GAETANO CONTE

MATTEO CESERANI

EMANUELE IMPALLOMENI

CORSO DI

ELETTROTECNICA

ED ELETTRONICA

Per l’articolazione

ELETTROTECNICA degli Istituti

Tecnici settore Tecnologico

1

HOEPLI

CORSO DI ELETTROTECNICA

ED ELETTRONICA





GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI

CORSO DI ELETTROTECNICA

ED ELETTRONICA

Per l’articolazione Elettrotecnica

degli Istituti Tecnici settore Tecnologico





VOLUME 1


EDITORE ULRICO HOEPLI MILANO




UN TESTO PIÙ RICCO E SEMPRE AGGIORNATO

Nel sito www.hoepliscuola.it sono disponibili:

• materiali didattici integrativi;

• eventuali aggiornamenti del testo;

• un estratto esemplificativo del volume in formato PDF

che può essere consultato, scaricato e stampato.

Copyright © Ulrico Hoepli Editore S.p.A. 2012

via Hoepli 5, 20121 Milano (Italy)

tel. +39 02 864871 – fax +39 02 8052886

e-mail hoepli@hoepli.it

www.hoepli.it

Tutti i diritti sono riservati a norma di legge

e a norma delle convenzioni internazionali

ISBN 978-88-203-4996-7

Ristampa:

4 3 2 1 2012 2013 2014 2015 2016

Copertina: mncg S.r.l., Milano

Realizzazione editoriale: Thèsis Contents S.r.l., Firenze-Milano

Stampa: LTV – La Tipografica Varese S.p.A., Varese

Printed in Italy





V

Indice

Prefazione

XIII

A2

Bipoli elettrici e loro collegamenti

30

ELETTROTECNICA

A2.1 Concetto di bipolo elettrico

30

A2.2 Convenzioni di segno

31

A2.3 Caratteristica esterna

32

Modulo A

A2.4 Tensione a vuoto e corrente

di cortocircuito

33

Grandezze elettriche fondamentali

A2.5 Bipoli ideali

34

e loro legami, bipoli elettrici

GENERATORE IDEALE DI TENSIONE

34

3

GENERATORE IDEALE DI CORRENTE

34

RESISTORE IDEALE

35

Obiettivi

4

CIRCUITO APERTO IDEALE

35

Prerequisiti

4

CORTOCIRCUITO IDEALE

36

A2.6 Maglie e nodi, leggi di Kirchhoff

36

SCHEDA PRE-1

LEGGE DI KIRCHHOFF DELLE CORRENTI

Unità di misura

4

(O PRIMO PRINCIPIO DI KIRCHHOFF)

37

LEGGE DI KIRCHHOFF DELLE TENSIONI

SCHEDA PRE-2

(O SECONDO PRINCIPIO DI KIRCHHOFF)

39

Elementi di geometria analitica

6

A2.7 Tensione tra due punti

40

A2.8 Bipoli in serie, in parallelo,

A1

Grandezze elettriche

in serie-parallelo

42

10

A2.9 Collegamento in serie dei resistori

44

A1.1 Intensità della corrente elettrica

10

A2.10 Regola del partitore di tensione

46

A1.2 Forma d’onda della corrente

11

A2.11 Collegamento in parallelo dei resistori

47

A1.3 Densità di corrente

13

A2.12 Regola del partitore di corrente

50

A1.4 Differenza di potenziale,

A2.13 Risoluzione dei circuiti con resistori

tensione elettrica

13

in serie-parallelo

52

A1.5 Potenza elettrica

15

A2.14 Resistori collegati a stella e a triangolo

55

A1.6 Resistenza e conduttanza,

TRASFORMAZIONE DA TRIANGOLO A STELLA

57

legge di Ohm

15

TRASFORMAZIONE DA STELLA A TRIANGOLO

57

A1.7 Resistività e conduttività

17

CASO PARTICOLARE DI TRE RESISTENZE UGUALI

58

A1.8 Variazione della resistività e della

A2.15 Resistenza tra due punti di una rete

resistenza con la temperatura

20

elettrica passiva

61

A1.9 Effetto Joule

24

A2.16 Circuito equivalente del generatore

reale

63

Esercizi di verifica

27

A2.17 Generatore reale di tensione

64

Test di verifica

28

FUNZIONAMENTO A VUOTO

64

VI

Indice

FUNZIONAMENTO IN CORTOCIRCUITO

65

A4

Attività di laboratorio proposte

118

CARATTERISTICA ESTERNA

65

PUNTO DI LAVORO

65

A4.1 Misura della resistenza con il metodo

POTENZE E RENDIMENTO

66

volt-amperometrico

118

ANALISI DELLE POTENZE AL VARIARE

A4.2 Misura della potenza con il metodo

DEL CARICO ESTERNO

68

volt-amperometrico

119

A2.18 Generatore reale di corrente

71

A4.3 Generatore reale di tensione

FUNZIONAMENTO A VUOTO

72

con carico variabile

120

FUNZIONAMENTO IN CORTOCIRCUITO

72

CARATTERISTICA ESTERNA

72

PUNTO DI LAVORO

73

Modulo B

POTENZE E RENDIMENTO

73

A2.19 Equivalenza tra i generatori reali

Risoluzione delle reti elettriche lineari

di tensione e di corrente

74

in corrente continua

121

A2.20 Utilizzatore attivo

76

CARATTERISTICA ESTERNA

77

Obiettivi

P

122

OTENZE E RENDIMENTO

78

Prerequisiti

122

Esercizi di verifica

80

Test di verifica

85

SCHEDA PRE-1

Risoluzione di un sistema

A3

di equazioni lineari

122

Misure elettriche: aspetti generali

e misura delle grandezze fondamentali

88

B1

Metodi di risoluzione delle reti lineari

126

A3.1 Concetto di misura

88

A3.2 Errori di misura e loro

B1.1 Applicazione dei principi di Kirchhoff

126

P

classificazione

89

RESENZA DI GENERATORI DI CORRENTE

128

A3.3 Errore nella misura indiretta di una

B1.2 Bilancio delle potenze in una rete

grandezza

91

elettrica

129

E

B1.3 Teorema di Millmann

130

RRORE RISULTANTE DALLA SOMMA

92

E

B1.4 Sovrapposizione degli effetti

133

RRORE RISULTANTE DALLA DIFFERENZA

93

E

B1.5 Generatore equivalente di Thevenin

137

RRORE RISULTANTE DAL PRODOTTO

95

E

B1.6 Generatore equivalente di Norton

141

RRORE RISULTANTE DAL QUOZIENTE

96

A3.4 Classificazione degli strumenti

B1.7 Principio di dualità

143

di misura

98

B1.8 Reti con generatori dipendenti

144

A3.5 Caratteristiche degli strumenti

Esercizi di verifica

di misura

99

146

P

Test di verifica

150

ORTATA

99

COSTANTE DI LETTURA

99

SENSIBILITÀ

100

B2

Regolazione reostatica e verifica

CLASSE DI PRECISIONE

100

dei metodi di risoluzione delle reti

151

ERRORE SULL’ULTIMA CIFRA

101

B2.1 Reostati e potenziometri

151

A3.6 Misura di corrente

101

B2.2 Regolazione con reostato in serie

153

A3.7 Misura di tensione

103

B2.3 Regolazione potenziometrica

154

A3.8 Misura di resistenza,

B2.4 Verifica dei principi di Kirchhoff

157

metodo volt-amperometrico

105

B2.5 Verifica della sovrapposizione

INSERZIONE CON VOLTMETRO A VALLE

106

degli effetti

157

INSERZIONE CON VOLTMETRO A MONTE

107

B2.6 Determinazione del generatore

A3.9 Misura di resistenza,

equivalente

158

ponte di Wheatstone

109

A3.10 Misura di potenza

111

Esercizi di verifica

159

INSERZIONE CON VOLTMETRO A VALLE

111

Test di verifica

159

INSERZIONE CON VOLTMETRO A MONTE

112

MISURA DIRETTA DELLA POTENZA,

B3

Attività di laboratorio proposte

160

WATTMETRO

112

B3.1 Regolazione reostatica della corrente

160

Esercizi di verifica

115

B3.2 Regolazione potenziometrica

Test di verifica

117

della tensione

161

Indice

VII

B3.3 Verifica del primo principio

C2.3 Risoluzione di reti capacitive

di Kirchhoff

162

nel periodo transitorio

212

B3.4 Verifica del secondo principio

C2.4 Rilievo sperimentale del transitorio

di Kirchhoff

162

di carica e scarica mediante

B3.5 Verifica della sovrapposizione

oscilloscopio

216

degli effetti

163

B3.6 Determinazione del generatore

Esercizi di verifica

220

equivalente

164

Test di verifica

222

Modulo C

Modulo D

Reti elettriche capacitive

165

Elettromagnetismo, circuiti magnetici

223

Obiettivi

166

Obiettivi

224

Prerequisiti

166

Prerequisiti

224

SCHEDA PRE-1

SCHEDA PRE-1

Richiami di elettrostatica

166

Richiami di magnetismo

224

SCHEDA PRE-2

SCHEDA PRE-2

Grandezze con andamento

Funzioni trigonometriche

225

esponenziale nel tempo

169

C1

SCHEDA PRE-3

Reti capacitive a regime costante

174

Relazioni tra i lati di un triangolo

C1.1 Condensatore

174

rettangolo

227

POLARIZZAZIONE DEL DIELETTRICO

176

C1.2 Capacità di un condensatore

176

D1

Grandezze magnetiche e loro legami,

CAPACITÀ DEL CONDENSATORE PIANO

178

circuiti magnetici

228

C1.3 Energia elettrostatica

178

D1.1 Campo magnetico prodotto

C1.4 Condensatori in serie

180

C

da un conduttore rettilineo

228

ONDENSATORI CON CAPACITÀ UGUALI

181

D

D1.2 Vettore induzione magnetica

229

UE CONDENSATORI IN SERIE

181

D1.3 Campo magnetico prodotto

C1.5 Regola del partitore di tensione

182

da una spira circolare

232

C1.6 Condensatori in parallelo

184

C

D1.4 Campo magnetico prodotto

ONDENSATORI CON CAPACITÀ UGUALI

185

da un solenoide

233

C1.7 Regola del partitore di carica

186

D1.5 Forza magnetomotrice e forza

C1.8 Condensatori in serie-parallelo

187

magnetizzante

235

C1.9 Collegamento a stella

D1.6 Permeabilità magnetica relativa,

e a triangolo

188

C

classificazione dei materiali

ASO DEI CONDENSATORI DI UGUALE CAPACITÀ

190

magnetici

237

C1.10 Risoluzione delle reti capacitive

D1.7 Caratteristica di magnetizzazione

238

a regime costante

191

D1.8 Isteresi magnetica

240

Esercizi di verifica

197

D1.9 Flusso magnetico

241

➝

Test di verifica

200

SUPERFICIE NON PERPENDICOLARE AL VETTORE B

242

D1.10 Riluttanza e permeanza,

C2

legge di Hopkinson

243

Fenomeni transitori

U

nei circuiti capacitivi

NITÀ DI MISURA

245

203

D1.11 Legge della circuitazione magnetica

246

C2.1 Transitorio di carica

D1.12 Induttanza

249

di un condensatore

203

D1.13 Energia del campo magnetico

251

ESPRESSIONE DELLA COSTANTE DI TEMPO

207

ENERGIA MAGNETICA SPECIFICA

252

CASO DEL CONDENSATORE INIZIALMENTE CARICO

207

ENERGIA PERSA NEL CICLO D’ISTERESI

254

C2.2 Transitorio di scarica

di un condensatore

209

Esercizi di verifica

255

CASO DELLA SCARICA INCOMPLETA

211

Test di verifica

256

VIII

Indice

D2

Interazioni tra circuiti elettrici

E1.2 L’elettronica digitale

308

e campi magnetici

LA COMUNICAZIONE TRA DISPOSITIVI ANALOGICI

257

E DISPOSITIVI DIGITALI

309

D2.1 Forza agente su un conduttore elettrico 257

D2.2 Coppia agente su una spira

259

Test di verifica

310

COPPIA PRODOTTA DA UN CAMPO MAGNETICO RADIALE

260

COPPIA AGENTE SU UNA BOBINA

260

E2

Variabili binarie, operatori logici

D2.3 Forze agenti tra conduttori paralleli

261

elementari, porte logiche

311

D2.4 Induzione elettromagnetica

262

D2.5 Tensione indotta in un conduttore

E2.1 Variabili binarie, bit

311

in moto relativo rispetto al campo

E2.2 Operatori logici NOT, AND, OR,

magnetico

264

circuiti con interruttori

311

D2.6 Funzionamento da generatore e da

OPERATORE NOT

312

motore, potenza elettrica e meccanica

268

OPERATORE AND

312

GENERATORE ELETTRICO

268

OPERATORE OR

313

MOTORE ELETTRICO

268

TABELLE DELLA VERITÀ

314

D2.7 Tensione indotta in una spira

CIRCUITI LOGICI CON RELÉ

314

rotante in un campo magnetico

269

E2.3 Circuiti logici integrati

315

D2.8 Autoinduzione

272

CARATTERISTICHE GENERALI DEGLI INTEGRATI

315

D2.9 Mutua induzione

275

FAMIGLIE TECNOLOGICHE DEI CIRCUITI LOGICI

316

TENSIONE INDOTTA PER MUTUA INDUZIONE

277

DISPOSITIVI LOGICI ELEMENTARI INTEGRATI (SSI)

317

FAN-OUT (VENTAGLIO SULL’USCITA)

318

Esercizi di verifica

279

ALCUNI INTEGRATI CON PORTE LOGICHE ELEMENTARI

318

Test di verifica

281

E2.4 Configurazioni d’uscita dei circuiti

logici integrati

319

D3

Fenomeni transitori nei circuiti induttivi

283

STRUTTURA A TOTEM POLE

319

OPEN COLLECTOR, OPEN DRAIN

320

D3.1 Transitorio di magnetizzazione

USCITE 3-STATE

321

di un induttore

283

E2.5 Porte logiche con trigger

ESPRESSIONE DELLA COSTANTE DI TEMPO

286

di Schmitt

322

CASO DELL’INDUTTORE INIZIALMENTE MAGNETIZZATO

287

E2.6 Porte di trasmissione

D3.2 Transitorio di smagnetizzazione

(transmission gates)

323

di un induttore

288

CASO DELLA SMAGNETIZZAZIONE INCOMPLETA

289

Test di verifica

325

D3.3 Risoluzione di reti induttive

nel periodo transitorio

291

E3

Il laboratorio di elettronica digitale

327

Esercizi di verifica

296

E3.1 Strumentazione di base

327

Test di verifica

298

E3.2 Uso della breadboard

328

E3.3 I codici a colori dei resistori

329

E3.4 Utilizzazione di diodi LED

e resistenze

329

ELETTRONICA

E3.5 Utilizzazione del tester

330

E3.6 Utilizzazione dell’alimentatore

Modulo E

stabilizzato

330

E3.7 Utilizzazione del generatore

Introduzione all’elettronica digitale

di segnali

331

301

E3.8 Utilizzazione dell’oscilloscopio

331

E3.9 Organizzazione e realizzazione

Obiettivi

302

di una verifica pratica

332

Prerequisiti

302

Test di verifica

334

SCHEDA PRE-1

Semiconduttori, diodi e transistor

302

E4

Sistemi di numerazione

335

E1

Gli ambiti dell’elettronica

E4.1 Sistemi di numerazione posizionali

335

307

E4.2 Sistema di numerazione binario

336

E1.1 L’elettronica analogica

307

E4.3 Numerazione esadecimale

337

Indice

IX

E4.4 Conversione da decimale

AND E OR COME RICONOSCITORI DI CODICE BINARIO

363

a esadecimale/binario

338

DECODER DI NUMERI BINARI

364

E4.5 Conversione di numeri frazionari

LA PROPRIETÀ DI IDEMPOTENZA

364

da decimale a binario/esadecimale

338

LA PROPRIETÀ DI ASSORBIMENTO

364

E4.6 Operazioni aritmetiche con i numeri

IL PRINCIPIO DI DUALITÀ

365

binari

339

F1.7 L’algebra di Boole delle variabili

ADDIZIONE

339

binarie

366

SOTTRAZIONE

340

PROPRIETÀ DISTRIBUTIVA

366

MOLTIPLICAZIONE

340

F1.8 Teoremi dell’algebra di Boole

366

DIVISIONE

340

LEGGE DI UNIFICAZIONE O DI ADIACENZA

366

E4.7 Il codice binario BCD

340

SECONDO TEOREMA DI ASSORBIMENTO

367

E4.8 Il codice binario complemento a due

340

TEOREMA DI CONSENSO

367

TEOREMA DI DE MORGAN

367

Esercizi di verifica

343

GENERALIZZAZIONI DEL TEOREMA DI DE MORGAN

369

Test di verifica

347

TEOREMA DI ESPANSIONE DI SHANNON O DELLO SVILUPPO

DI FUNZIONI BOOLEANE

369

E5

Attività di laboratorio proposte

349

Esercizi di verifica

371

E5.1 Verifica di porte logiche

349

Test di verifica

374

E5.2 Caratteristica statica

di porta logica NOT

350

F2

Sviluppo e realizzazione di funzioni

E5.3 Composizione e visualizzazione

booleane

377

di un numero binario con 8 bit

350

F2.1 Tutte le funzioni di n variabili

377

FUNZIONI DI 2 VARIABILI

377

Modulo F

OPERATORI XOR E XNOR

377

PROPRIETÀ ASSOCIATIVA DELLA XOR

378

Circuiti logici combinatori

351

FUNZIONI DI N VARIABLI

378

F2.2 Applicazione del teorema di Shannon

Obiettivi

352

allo sviluppo di funzioni di n variabili

379

F2.3 Il multiplexer (MUX) o selettore

Prerequisiti

352

di linee di dato

382

APPLICAZIONE DEI MULTIPLEXER ALLA REALIZZAZIONE

F1

Algebra di Boole e circuiti logici

353

DI FUNZIONI BOOLEANE

383

F2.4 Forme canoniche

384

F1.1 Rappresentazione di variabili

COSTITUENTI O MINTERM

384

binarie mediante mappe

353

PROPRIETÀ DEI COSTITUENTI

385

RAPPRESENTAZIONE DI NOT A

354

COSTITUENTI O MINTERM DI UNA FUNZIONE

385

RAPPRESENTAZIONE DI DUE VARIABILI BINARIE INDIPENDENTI 355

PRIMA FORMA CANONICA

385

RAPPRESENTAZIONE DELLE FUNZIONI AND E OR

355

ASSEGNAZIONE DI UNA FUNZIONE MEDIANTE ELENCO

F1.2 Struttura reticolare dell’insieme

DEI SUOI MINTERM

386

delle variabili binarie

355

APPLICAZIONE DEI DECODER ALLA REALIZZAZIONE

RETICOLO

356

DI FUNZIONI BOOLEANE

386

LEGGI DI IDENTITÀ E DI ANNULLAMENTO

356

MAXTERM

387

IL CONCETTO DI ABILITAZIONE

357

PROPRIETÀ DEI MAXTERM

387

F1.3 Complemento di una variabile

MAXTERM DI UNA FUNZIONE

387

binaria e operatore NOT

358

SECONDA FORMA CANONICA

387

LEGGE DEI COMPLEMENTI

358

F2.5 Livelli delle porte logiche

LEGGE DELLA DOPPIA NEGAZIONE

359

di un circuito

389

LA LEGGE DEI COMPLEMENTI E LE PORTE LOGICHE REALI,

L’ALEA STATICA

359

Esercizi di verifica

390

F1.4 Porte logiche NAND-NOR

360

Test di verifica

392

REALIZZAZIONE DI NOT MEDIANTE NAND E NOR

361

F1.5 Regole di precedenza degli operatori

F3

Sintesi di forme algebriche minime

e uso delle parentesi

361

per le funzioni booleane

395

F1.6 Le proprietà del reticolo

361

PROPRIETÀ COMMUTATIVA

361

F3.1 Semplificazioni tra minterm

395

PROPRIETÀ ASSOCIATIVA

362

F3.2 Il codice Gray e le mappe di Karnaugh 396

X

Indice

F3.3 Minimizzazione della forma OR

F4.8 Unità Aritmetico Logica (ALU) /

di AND mediante mappa

Generatore di Funzioni

427

di Karnaugh

399

GLI INTEGRATI 74181 E 40181

427

F3.4 Minimizzazione della forma AND

di OR mediante mappa

Esercizi di verifica

429

di Karnaugh

400

Test di verifica

431

F3.5 Alee statiche e copertura

ridondante

401

F5

Attività di laboratorio proposte

435

F3.6 Mappe di Karnaugh per funzioni

di più di 4 variabili

402

F5.1 Leggi di identità e annullamento,

F3.7 Condizioni di indifferenza

403

concetto di abilitazione

435

F5.2 Legge dei complementi, alea statica

436

Esercizi di verifica

405

F5.3 Teorema di De Morgan

437

Test di verifica

408

F5.4 Circuito logico di un MUX 1 of 4

437

F5.5 Circuito generatore di funzione

F4

Circuiti combinatori integrati di base

410

mediante MUX 1 of 8

438

F5.6 Decoder/demultiplexer digitale

439

F4.1 Multiplexer o selettore di linee

410

F5.7 Espansione di decoder

439

L’INTEGRATO 74XX253

410

F5.8 Comparatore digitale

440

ESPANSIONE

410

F5.9 Espansione di un comparatore digitale

441

F4.2 Decoder e demultiplexer

411

F5.10 Decoder per display 7 segmenti

441

L’INTEGRATO 74XX139

411

ESPANSIONE IN PARALLELO

412

ESPANSIONE CON PIÙ LIVELLI

412

L’

Modulo G

INTEGRATO 74XX138

413

ESPANSIONE

413

Circuiti logici sequenziali

443

L’INTEGRATO 4051

413

F4.3 Codificatore con priorità

414

E

Obiettivi

444

SPANSIONE

415

L’INTEGRATO 4532

416

Prerequisiti

444

L’INTEGRATO 74XX148

416

F4.4 Decoder-driver per display

G1

Circuiti sequenziali di base:

con 7 segmenti

416

latch e flip-flop

445

DISPLAY A LED

416

DISPLAY A CRISTALLI LIQUIDI, LCD

416

G1.1 Una semplice trappola elettronica

445

GLI INTEGRATI 74LS47 E 74LS48

417

G1.2 Il concetto di stato di un sistema

446

USO DELLE FUNZIONI RBI E RBO

418

TABELLE DEGLI STATI O DI ECCITAZIONE

446

L’INTEGRATO 9368

418

DIAGRAMMA DEGLI STATI

447

GLI INTEGRATI 4543 E 74HCT4543

419

G1.3 Latch SR

447

F4.5 Generatore-verificatore di parità

420

DIAGRAMMA DEGLI STATI DI UN SR

449

L’INTEGRATO 74HCT280

421

EQUAZIONE DELLO STATO SUCCESSIVO DI UN SR

449

ESPANSIONE

421

G1.4 Circuito antirimbalzo

449

F4.6 Comparatore

421

G1.5 Latch SR con abilitatore

450

L’INTEGRATO 74HCT85

422

G1.6 D-latch

450

ESPANSIONI

422

G1.7 Registri a ingressi

L’INTEGRATO 74HCT688

422

e uscite paralleli

451

ESPANSIONE

423

CORSA CRITICA

451

F4.7 Sommatori e generatori

INTEGRATO 74LS75

452

di riporto

423

INTEGRATO 74LS279

452

FULL ADDER

423

INTEGRATO 74LS373

452

RIPPLE ADDER

424

INTEGRATO CD4042

453

SOTTRAZIONE

424

G1.8 Caratteristiche di commutazione

GENERATORE E PROPAGATORE DI RIPORTO

425

dei latch

453

LOOK AHEAD CARRY

425

G1.9 Flip-flop

453

SOMMATORI CON LOOK AHEAD CARRY

425

MASTER-SLAVE

453

INTEGRATO 74XX283

426

INGRESSI ASINCRONI O DIRETTI

454

ESPANSIONE

426

EDGE-TRIGGERED

455

INTEGRATI 40182 E 74XX182

426

DATA LOCK-OUT

456

Indice

XI

G1.10 Flip-flop JK

456

START/STOP

490

EQUAZIONE DELLO STATO SUCCESSIVO DI UN JK

457

PRESET

490

G1.11 Dal SR al JK

457

COLLEGAMENTO IN CASCATA DI PIÙ CONTATORI

491

G1.12 Il flip-flop D

458

G1.13 Il flip-flop T

458

Esercizi di verifica

492

G1.14 Flip-flop integrati

458

Test di verifica

494

CARATTERISTICHE DI COMMUTAZIONE

459

G1.15 Trasformazioni di flip-flop

459

G4

Contatori e shift register integrati

496

Esercizi di verifica

461

G4.1 Contatori integrati binari e decadici

496

Test di verifica

462

GLI INTEGRATI 4510 E 4516

496

L’INTEGRATO 4029

497

G2

GLI INTEGRATI 74LS169 E 74LS168

497

Circuiti generatori di segnali impulsivi

465

L’INTEGRATO 40110

497

G2.1 Monostabile mediante un latch SR

465

GLI INTEGRATI 74LS90 E 74LS93

498

CALCOLO DEL TEMPO T

466

G4.2 Shift register integrati

498

0

G2.2 Astabile mediante un latch SR

466

L’INTEGRATO 74LS164

498

CALCOLO DEI TEMPI T E T

466

L’INTEGRATO 74LS194

499

1

2

G2.3 Monostabile con trigger

L’INTEGRATO 4015

499

di Schmitt

466

L’INTEGRATO 4094

499

G2.4 Astabile con trigger di Schmitt

468

Esercizi di verifica

500

G2.5 Astabile realizzato con porte

Test di verifica

501

NOT CMOS

469

CALCOLO DEI TEMPI T E T

470

1

2

G2.6 Circuiti monostabili e astabili

G5

Attività di laboratorio proposte

504

integrati

471

G5.1 Verifica di latch SR

504

L’INTEGRATO 4047

471

G5.2 Verifica di circuito antirimbalzo

504

INDICAZIONI PER L’UTILIZZAZIONE DELL’INTEGRATO

471

G5.3 Verifica di flip-flop JK

505

ASTABILE

471

G5.4 Monostabile con latch

506

MONOSTABILE

473

G5.5 Astabile con porte NOT CMOS

507

UTILIZZAZIONE DELL’INGRESSO RETRIGGER

474

G5.6 Contatore decimale con 7490

508

TIMER 555

474

MONOSTABILE

475

ASTABILE

475

Modulo H

Esercizi di verifica

477

Circuiti programmabili e a programma

Test di verifica

479

509

G3

Contatori e registri a scorrimento

Obiettivi

510

482

Prerequisiti

510

G3.1 Un modello per i sistemi sequenziali

sincroni

482

G3.2 Registri a scorrimento

482

H1

Memorie

511

G3.3 Contatori realizzati

H1.1 Memorie RAM (Random Access

con shift register

484

Memory)

511

CONTATORE AD ANELLO SEMPLICE

484

CICLI DI SCRITTURA E CICLI DI LETTURA

513

CONTATORE JOHNSON

484

H1.2 Memorie ROM

515

G3.4 Contatori binari sincroni

485

MEMORIE A MASCHERA

515

CONTATORE IN AVANTI (UP)

485

MEMORIE PROM

516

CONTATORE DOWN

487

MEMORIE EPROM

517

CONTATORE UP/DOWN

488

MEMORIE EEPROM E FLASH

518

FREQUENZA MASSIMA DEL CLOCK

488

H1.3 Applicazioni delle memorie

519

ERRORI NEI CODICI

488

NEI CIRCUITI COMBINATORI

519

CONTATORI SINCRONI MODULO QUALUNQUE

489

NEI CIRCUITI SEQUENZIALI

519

G3.5 Contatori asincroni

489

NEI SISTEMI A PROGRAMMA

519

CONTATORE BINARIO RIPLLE MODULO 2N

489

G3.6 Controllo ed espansione

Esercizi di verifica

520

dei contatori

490

Test di verifica

520

XII

Indice

H2

Dispositivi logici programmabili (PLD)

522

H3

Dispositivi logici esecutori di programma,

microprocessori

532

H2.1 Dalle PROM agli Array Logici

Programmabili PLA e FPLA

522

H3.1 Concepire un microprocessore

532

L’INTEGRATO PLS100

525

H3.2 Architettura di Von Neumann

535

L’INTEGRATO PLS405

525

H3.3 Modello di Harvard

536

H2.2 Programmable Array

Logic (PAL, FPAL)

525

Test di verifica

538

L’INTEGRATO 22V10

527

H2.3 Dispositivi Logici Programmabili

H4

Attività di laboratorio proposte

539

Complessi (CPLDs, FCPLDs)

528

H4.1 Operazioni manuali di scrittura

H2.4 Gate Array Programmabili

e lettura su una memoria RAM

539

(MPGAs, FPGAs)

528

Test di verifica

530

Soluzioni

541





XIII

Prefazione

L’opera recepisce le indicazioni contenute nei documenti ministeriali sui nuovi istituti tecnici del settore tec-

nologico per la disciplina Elettrotecnica ed elettronica sia per il secondo biennio, a cui sono dedicati i vo-

lumi 1 e 2, sia per il quinto anno, per il quale è stato previsto il volume 3.

Nel contempo viene proposto un percorso di apprendimento che tiene conto, oltre che degli elementi di

novità, anche di esperienze didattiche consolidate e funzionali alla formazione di una figura di tecnico in-

termedio in grado di inserirsi proficuamente in vari settori lavorativi con le competenze effettivamente ri-

chieste per le sue mansioni.

Altro obiettivo è quello di fornire agli studenti e ai docenti uno strumento didattico completo, efficace,

di facile consultazione e che consenta di misurare in modo continuo il grado di apprendimento degli argo-

menti. A tal fine la trattazione è arricchita da frequenti esempi, ogni unità didattica è corredata da numerosi

esercizi e test di verifica e sono state inserite delle unità di fine modulo che consentono di coniugare lo stu-

dio teorico con la necessaria attività didattica in laboratorio.

Struttura

Ciascun volume è articolato in moduli didattici, per ognuno dei quali vengono dichiarati gli obiettivi propri del modulo, sia in termini di conoscenze che di capacità che gli studenti dovranno acquisire, capacità che

concorreranno poi a formare le competenze associate alla disciplina e quelle più ampie connesse al profilo

professionale. Per ogni modulo vengono indicati o richiamati con apposite schede i prerequisiti che occorre

possedere per progredire nello studio.

Per i primi due volumi i moduli sono raggruppati in due parti: elettrotecnica ed elettronica. Tale divisione

è più formale che sostanziale e non esclude la possibilità di affrontare lo studio della materia con una diversa

sequenza dei moduli, in funzione della personale programmazione didattica.

Ogni modulo è diviso in unità didattiche, a loro volta comprendenti vari paragrafi e sottoparagrafi, tutti indicati nell’indice generale del volume. Questa suddivisione consente di orientarsi facilmente nei contenuti del modulo. Per aumentare la facilità di consultazione sono state evidenziate le definizioni e, me-

diante brevi scritte poste sul colonnino delle varie pagine, vengono richiamate le formule principali e le parti

in cui sono suddivisi gli argomenti.

Ogni unità didattica è corredata da esercizi, numerici e non, e test di verifica, sotto forma di quesiti a scelta multipla e a risposta aperta, per consentire un controllo continuo e graduale dell’apprendimento. I risultati degli esercizi sono riportati sotto il testo dell’esercizio stesso, in modo da avere un riscontro imme-

diato, mentre quelli dei test sono consultabili nelle pagine finali del volume. Non sono riportati, per evidenti

ragioni, le soluzioni di quegli esercizi che non hanno un risultato univoco in quanto dipendente da scelte che

deve effettuare il risolutore.

Nella maggior parte dei moduli sono presenti delle unità finali con le proposte di attività di laborato-

rio, da svolgere sia con strumentazione reale sia, in alcuni casi, con strumenti virtuali, avvalendosi del soft-

ware di simulazione fornito col testo.

XIV

Prefazione

Risorse online

Nel sito www.hoepliscuola.it i contenuti dei volumi sono ulteriormente arricchiti da utili risorse didattiche,

tra le quali:

• link di collegamento a siti significativi (aziende produttrici di componenti, macchine elettriche ecc.);

• manuale d’uso del software Multisim;

• simulazioni di circuiti elettrici ed elettronici svolte con tale software;

• temi d’esame degli anni precedenti svolti e commentati;

• esercizi aggiuntivi;

• svolgimento di alcuni degli esercizi di verifica proposti.

Contenuti del volume 1

Questo primo volume del Corso di elettrotecnica ed elettronica per il terzo anno dell’articolazione

Elettrotecnica comprende gli argomenti tipici della disciplina, trattati con un grado di approfondimento ido-

neo a fornire agli studenti una serie di conoscenze, abilità e competenze di base necessarie sia per lo studio

della materia negli anni successivi sia per il necessario raccordo con le altre discipline tecniche. Si è scelto

di presentare i vari temi partendo dai concetti iniziali, in modo da consentire al docente di individuare un

percorso didattico che tenga conto dell’effettivo livello di partenza della classe, escludendo eventualmente

delle unità quando lo ritiene opportuno.

Nel modulo A ( Grandezze elettriche fondamentali e loro legami, bipoli elettrici) vengono presentate le

varie grandezze elettriche e le leggi tra esse intercorrenti, vengono studiati i diversi bipoli elettrici e i circuiti

costituiti da più bipoli collegati tra loro e sono indicati i metodi di risoluzione dei circuiti con una sola sor-

gente di alimentazione. Nella parte di misure elettriche sono trattati gli aspetti generali e i metodi per la mi-

sura delle principali grandezze elettriche. L’unità conclusiva del modulo riporta alcune proposte di esercita-

zioni di laboratorio.

Nel modulo B ( Risoluzione delle reti elettriche lineari in corrente continua) sono illustrati i principali metodi di risoluzione delle reti elettriche lineari funzionanti in corrente continua e la loro verifica in laboratorio, con una vasta gamma di esercizi applicativi.

Il modulo C ( Reti elettriche capacitive) tratta l’argomento delle reti capacitive limitando all’indispensabile i concetti relativi al campo elettrico, propri della Fisica. La trattazione è incentrata sullo studio del con-

densatore visto come bipolo e sul comportamento delle reti capacitive, sia nel funzionamento a regime sia

durante il periodo transitorio di carica e scarica, per il quale viene anche presentato un metodo per il rilievo

sperimentale delle grandezze.

Nel modulo D ( Elettromagnetismo, circuiti magnetici) ampio spazio è riservato allo studio dell’elettro-

magnetismo e all’interazione tra circuiti elettrici e campo magnetico, nonché alla trattazione dei fenomeni

transitori nei circuiti induttivi, tutti argomenti basilari per molte applicazioni elettriche ed elettroniche e pro-

pedeutici allo studio delle macchine elettriche, sia tradizionali sia speciali.

Col modulo E ( Introduzione all’elettronica digitale) inizia la parte del testo dedicata a questo tema, con l’esposizione dei primi e più intuitivi concetti sulle variabili binarie, sugli operatori logici e sulle corrispondenti porte logiche con le loro reali caratteristiche fisiche e sui sistemi di numerazione. Il modulo com-

prende la presentazione del laboratorio di elettronica digitale e, come tutti i seguenti, anche un’unità finale

con le proposte di esercitazioni legate alle parti teoriche sviluppate.

Nel modulo F ( Circuiti logici combinatori) si espone l’impianto teorico su cui si fonda lo sviluppo dei

circuiti logici, evidenziando contestualmente l’applicazione di ciascun enunciato al circuito che gli corri-

sponde. Si perviene così a concepire le strutture logiche delle più importanti funzioni combinatorie e i me-

todi per la sintesi di funzioni più complesse. Vengono poi presentati alcuni componenti della media scala

d’integrazione importanti per le loro applicazioni o per le particolari funzioni in essi realizzate, sottolinean-

done la modularità.

Prefazione

XV

Il modulo G ( Circuiti logici sequenziali) tratta i sistemi sequenziali: vengono analizzati il comporta-

mento, le caratteristiche e le applicazioni di latch e flip-flop di vario tipo, dei circuiti generatori d’impulsi e

di segnali rettangolari e si mostra come è possibile progettare e realizzare i diversi tipi di registri e di conta-

tori. Vengono poi presentati alcuni circuiti integrati in cui sono state realizzate tali funzioni.

Nel modulo H ( Circuiti programmabili e a programma) vengono illustrati gli sviluppi dell’elettronica

digitale con l’introduzione dei circuiti a larga scala d’integrazione, partendo dalle memorie per arrivare ai

dispositivi logici programmabili e all’architettura di un microprocessore.

GAETANO CONTE MATTEO CESERANI EMANUELE IMPALLOMENI

CD-ROM allegato

Il CD-ROM allegato al volume 1 contiene il software Circuit Design Suite 11.0.2 di National Instruments

che include NI Multisim e Ultiboard (*). NI Circuit Design Suite è un ambiente integrato rivolto a inse-

gnanti, studenti e professionisti, per la schematizzazione di circuiti, la relativa simulazione e la realizzazione

del circuito stampato.

NI Multisim è una piattaforma software intuitiva, ricca e semplice da utilizzare, che integra in un solo am-

biente la schematizzazione di sistemi elettrici ed elettronici, la loro simulazione e la prototipizzazione su

breadboard. Multisim è ideale per motivare gli studenti e rafforzare le conoscenze teoriche, attraverso uno

studio attivo. È dotato di una vasta componentistica che consente, tra l’altro, di studiare circuiti elettrici in

corrente continua e in corrente alternata monofase e trifase, sia nel dominio del tempo che della frequenza,

sistemi elettronici digitali e analogici, convertitori elettronici di potenza e sistemi di automazione in quanto

include microcontrollori e componenti per ladder diagram.

NI Ultiboard è l’ambiente dove trasferire gli schemi progettati con Multisim, per la realizzazione del pro-

totipo del circuito stampato (PCB layout) e l’esportazione nei formati standard industriali di fabbricazione.

Grazie all’accordo tra Hoepli e National Instruments, studenti e docenti che utilizzano il testo Corso di elet-

trotecnica ed elettronica potranno ottenere gratuitamente il proprio codice di attivazione collegandosi al sito http://italy.ni.com/editoria/attivazione e attivare il software entro 30 giorni dalla data di installazione. Per l’installazione dei software e per i requisiti minimi di sistema richiesti si consulti il file Leggimi contenuto nel CD-ROM.

(*) Il software installato nel CD-ROM è copyright 2011 National Instruments Corporation. Tutti i diritti sono riservati.

LabVIEW, MULTISIM, National Instruments, NI, Ultiboard, il logo LabVIEW e il logo National Instruments sono marchi di

proprietà di National Instruments. Il Corso di Elettrotecnica ed elettronica, che comprende il primo volume e il CD-ROM allegato ad esso, sono prodotti da Hoepli che è la sola responsabile sia dei volumi che compongono il corso sia del CD-ROM

allegato al volume 1, nonché dei loro relativi contenuti. Né Hoepli né qualsiasi libro o altri beni o servizi offerti da Hoepli sono pubblicazioni o servizi ufficiali di National Instruments o attribuibili in qualsiasi modo a National Instruments. L’utilizzo dei software di National Instruments presenti nel CD-ROM è limitato a fini didattici in ambito domestico.



ELETTROTECNICA





Modulo A

Grandezze elettriche

fondamentali

e loro legami,

bipoli elettrici

Obiettivi

Prerequisiti

Scheda PRE-1 Unità di misura

Scheda PRE-2 Elementi di geometria analitica

Contenuti

• A1 Grandezze elettriche

• A2 Bipoli elettrici e loro collegamenti

• A3 Misure elettriche: aspetti generali e misura

delle grandezze fondamentali

• A4 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica



4

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1.

conoscere le varie grandezze elettriche e saper scrivere correttamente

i loro valori, utilizzando le unità di misura appropriate;

2.

conoscere i legami tra le varie grandezze;

3.

saper analizzare, classificare e determinare le caratteristiche di un bipolo

elettrico secondo i vari modelli proposti;

4.

saper ridurre al bipolo equivalente un insieme di bipoli variamente

collegati tra loro (limitatamente al caso dei resistori);

5.

saper risolvere un circuito elettrico con una sola fonte di alimentazione;

6.

saper misurare alcune grandezze elettriche (tensione, corrente, potenza,

resistenza), scegliendo in modo appropriato gli strumenti di misura;

7.

saper valutare i risultati di una misura e gli errori commessi.

Gli obiettivi 2, 3, 4, 5, 6 si riferiscono ai circuiti funzionanti in corrente

continua.

Prerequisiti

SCHEDA PRE-1 Unità di misura

Le unità di misura delle grandezze fisiche sono raggruppate nel Sistema

Internazionale (SI), adottato da quasi tutte le nazioni. Esso si basa su sette

grandezze fondamentali, due grandezze supplementari e un certo numero di

grandezze derivate, le cui unità di misura sono esprimibili in funzione di quelle

fondamentali.

Le tabelle PRE-1.1 e PRE-1.2 riportano le grandezze e le unità fondamen-

tali, quelle supplementari e alcune grandezze e unità derivate.

Tabella PRE-1.1 Grandezze e unità fondamentali e supplementari del Sistema Internazionale

Unità di misura

Grandezza

Nome

Simbolo

Grandezze e unità fondamentali

Lunghezza

metro

m

Massa

kilogrammo

kg

Intervallo di tempo

secondo

s

Intensità di corrente elettrica

ampere

A

Temperatura

kelvin

K

Intensità luminosa

candela

cd

Quantità di sostanza

mole

mol

Grandezze e unità supplementari

Angolo piano

radiante

rad

Angolo solido

steradiante

sr



Prerequisiti

5

Tabella PRE-1.2 Alcune grandezze e unità derivate del Sistema Internazionale

Grandezza

Nome dell’unità

Simbolo

Definizione

Area

metro quadrato

m2





Volume


metro cubo


m3

Forza, peso

newton

N

kg m/s2

Pressione pascal

Pa

N/m2

Energia, lavoro, calore

joule

J

N m

Velocità

metro al secondo

m/s

Accelerazione

metro al secondo quadrato

m/s2

Velocità angolare

radiante al secondo

rad/s

Accelerazione angolare

radiante al secondo quadrato

rad/s2

Potenza

watt

W

J/s

Carica elettrica

coulomb

C

A s

Intensità del campo elettrico

newton al coulomb

N/C

Tensione, differenza di potenziale elettrico,

forza elettromotrice

volt

V

J/C

Capacità elettrica

farad

F

C/V

Resistenza elettrica

ohm

Ω

V/A

Resistività elettrica

ohm per metro

Ωm

Induzione magnetica

tesla

T

N/(A m)

Flusso magnetico

weber

Wb

T m2

Induttanza

henry

H

Ωs

Frequenza

hertz

Hz

1/s

Regole per la scrittura delle unità di misura

1. Il simbolo dell’unità di misura segue, e non precede, il numero (esempio: 5 V

Tabella PRE–1.3

e non V 5).

2.

Prefissi per le unità di misura

Il simbolo dell’unità di misura non deve essere seguito dal punto finale

(salvo al termine della frase).

Nome Simbolo Moltiplica

3. I prefissi devono essere maiuscoli o minuscoli a seconda dei casi, come indi-

per

cato nella tabella PRE-1.3 (esempi: 10 kV e non 10 KV, 5 GW e non 5 gW).

4. L’unità di misura non accompagnata da un numero in cifre si esprime con il

exa

E

1018

nome e non con il simbolo, salvo nei disegni, prospetti ecc. (esempio: due

peta

P

1015

ampere e non due A).

tera

T

1012

5.

giga

G

109

I nomi delle unità di misura devono essere generalmente scritti con caratteri

mega

M

106

minuscoli, compresa la lettera iniziale, e, quando derivano da un nome pro-

kilo

k

103

prio, sono invariabili al plurale (esempi: “la tensione vale cinque volt” e non

etto

h

102

“la tensione vale cinque Volt” o “la tensione vale cinque volts”).

deca

da

101

deci

d

10–1

centi

c

10–2

ESEMPI

milli

m

10–3

micro

μ

10–6

nano

n

10–9

1. 25 mA = 25 × 10–3 A = 0,025 A

pico

p

10–12

2. 450 μF = 450 × 10–6 F = 0,450 × 10–3 F = 0,450 mF

femto

f

10–15

3.

atto

a

10–18

0,15 MW = 0,15 × 106 W = 150 × 103 W = 150 kW

4. 0,067 kJ = 0,067 × 103 J = 67 J



6

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

SCHEDA PRE-2 Elementi di geometria analitica

Piano cartesiano

Il piano dotato di un sistema di riferimento cartesiano viene detto piano carte-

siano. Il sistema di riferimento cartesiano è costituito da due rette, denominate

asse x e asse y, perpendicolari e incidenti nel punto O, detto origine o centro del riferimento.

Un qualsiasi punto P del piano (figura PRE-2.1) è completamente determi-

nato conoscendo le distanze di P dagli assi; tali distanze sono le coordinate di P

e prendono il nome di ascissa e di ordinata, con il seguente significato:

• l’ascissa xP è la distanza del punto P dall’asse y;

• l’ordinata yP è la distanza del punto P dall’asse x.

y

xP

P (xP , yP)

yP

Figura PRE-2.1

Piano cartesiano

O

x

e coordinate del punto P.

y

+ q

y = mx

P 2

Δ y = y 2 – y 1

Δ y

P

α

α

1

m = –––– = tg

Δ x

Δ x = x 2 – x 1

Figura PRE-2.2

Rappresentazione della retta

6

q = ( y) x = 0

q

α

y = mx + q; significato di m

O

x

e di q.

Equazione della retta

L’equazione y = mx + q rappresenta una retta sul piano cartesiano, dove m è il

coefficiente angolare della retta e q è il valore che assume y per x = 0 (figura

PRE-2.2). Il coefficiente angolare indica la pendenza della retta rispetto all’asse

x, corrisponde al rapporto Δ y/Δ x tra gli incrementi delle grandezze ed è pari al

valore della tangente trigonometrica dell’angolo α.

Si hanno i seguenti casi particolari (figura PRE-2.3):

• per q = 0 la retta passa per l’origine ( y = mx);

• per m = 0 la retta è y = q ed è parallela all’asse x;

• per m = 1 la retta è inclinata di 45°;

• per m tendente al valore infinito la retta diventa parallela all’asse y ( x = k), in

quanto l’angolo rispetto a x diventa di 90°;

• per m < 0 la pendenza diventa superiore a 90°.



Prerequisiti

7

y

y = k

1 y = x + q

∞

m =

➝ m

q = 0 y = mx

Figura PRE-2.3

Rappresentazione

45°

α > 90°

della retta: casi particolari.

O

x

m = 0 y = q

m < 0

Equazione della parabola

L’equazione di 2° grado y = ax 2 + bx + c rappresenta una parabola con asse di

simmetria parallelo all’asse y, avente vertice V di coordinate (figura PRE-2.4):

b

– b 2 + 4 ac

xV = – ––– yV = ––––––––––

2 a

4 a

y

y

y = x 2 – 2 x + 4 ( a > 0)

V ( xV , yV )

O

x

0

x

y = –x 2 – 2 x + 2 ( a < 0)

Figura PRE-2.4

Figura PRE-2.5

Rappresentazione

Parabola con concavità

della parabola

verso l’alto ( a > 0)

y = ax 2 + bx + c.

e verso il basso ( a < 0).



8

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

y

y

y = x 2 + 4

y = 2 x 2

0

x

0

x

Figura PRE-2.6

Figura PRE-2.7

Parabola con b = 0 e c = 0.

Parabola con b = 0.

Si hanno i seguenti casi particolari:

• per a > 0 la parabola ha la concavità rivolta verso l’alto, mentre per a < 0

la concavità è verso il basso (figura PRE-2.5);

• per b = 0 e c = 0 la parabola y = ax 2 ha il vertice che coincide con l’ori-

gine degli assi (figura PRE-2.6);

• per b = 0 l’ascissa del vertice è nulla e quindi l’asse di simmetria della para-

bola coincide con l’asse y (figura PRE-2.7).

a

8

a = 2 b

6

4

2

0 1 2 3 4

b

Figura PRE-2.8

Grandezze direttamente

proporzionali.



Prerequisiti

9

Grandezze direttamente proporzionali

Due grandezze a e b sono direttamente proporzionali quando all’aumentare del-

l’una aumenta proporzionalmente anche l’altra e, quindi, il loro rapporto rimane

costante:

a

––– = k

b

Rappresentando le grandezze su un piano cartesiano si ottiene la retta a = kb

(figura PRE-2.8), dove k è il coefficiente angolare della retta. Nella figura è

stato posto k = 2 e quindi si ha sempre a = 2 b.

Grandezze inversamente proporzionali

Due grandezze a e b sono inversamente proporzionali quando all’aumentare

dell’una diminuisce l’altra, in modo che il loro prodotto rimanga costante:

ab = k

La curva che rappresenta questa legge è detta iperbole equilatera; la figura

PRE-2.9 rappresenta l’andamento di a = f( b) nel caso a = 12/ b e quindi ab = 12.

a

12

ab = 12

12

6

a = –––

b

4

3

2

1

0

1 2 3 4

6

12

b

Figura PRE-2.9

Grandezze inversamente

proporzionali.





10

Grandezze

A1 elettriche

Verranno introdotte in questa unità, facendo riferimento ai circuiti funzionanti in corrente

continua, le principali grandezze elettriche e le relazioni che intercorrono tra esse.

A1.1 Intensità della corrente elettrica

La corrente elettrica che fluisce lungo un mezzo conduttore è costituita da cariche elet-

triche; a seconda del tipo di conduzione tali cariche possono essere negative (elettroni,

ioni negativi) o positive (ioni positivi).

Il verso di propagazione delle cariche dipende proprio dalla natura delle stesse: nello

studio dei circuiti elettrici, per ragioni storiche risalenti all’epoca in cui si credeva che le

cariche elettriche avessero soltanto polarità positiva, si suppone che la corrente sia for-

mata da cariche positive che si muovono all’interno di un circuito elettrico secondo

un verso convenzionale.

Poiché l’energia necessaria a far muovere le cariche elettriche all’interno di un cir-

cuito è fornita dal generatore elettrico, il verso convenzionale della corrente è così de-

terminato:

• dal polo positivo a quello negativo all’esterno del generatore, dato che le cariche posi-

tive vengono respinte dalla polarità positiva e attirate da quella negativa;

• dal polo negativo a quello positivo all’interno del generatore, in quanto è il ge-

neratore stesso che fornisce alle cariche l’energia necessaria a vincere la forza

contraria esercitata dalle proprie polarità, allo stesso modo che una pompa confe-

risce a una massa di liquido l’energia per passare da una quota più bassa a una più

alta, movimento che altrimenti sarebbe innaturale, dato che un liquido, per effetto

della gravità, è portato a scendere e non a salire.

Quanto detto in precedenza è riassunto nella figura A1.1.

Figura A1.1

L

Verso

convenzionale

G: generatore

della corrente

+

in un circuito

G

U

U: utilizzatore

elementare.

–

L: linea di

collegamento

L

Sorge, a questo punto, il problema di definire quantitativamente il flusso di cariche

elettriche, ossia introdurre una grandezza che consenta di dare un valore alla corrente

elettrica.

Per capire meglio la questione si consideri il seguente esempio: una persona, ferma su

A1 • Grandezze elettriche

11

un ponte dell’autostrada, guarda il movimento dei veicoli lungo una delle due direttrici di

marcia. Per valutare l’intensità del traffico stabilisce un certo intervallo di tempo (per

esempio 10 minuti) e conta i veicoli che passano sotto il ponte nel tempo prefissato (per

esempio 200). La persona a quel punto deduce, facendo il rapporto numero vei-

coli/tempo, che l’intensità media è di venti veicoli al minuto. Volendo ricavare informa-

zioni più precise sull’intensità del traffico in un dato momento è necessario ridurre sem-

pre più l’intervallo di tempo considerato; spingendo al limite tale ragionamento si arriva,

in astratto, a considerare un intervallo di tempo infinitesimo, a cui corrisponderà l’inten-

sità di traffico istantanea.

In modo analogo si definisce intensità della corrente elettrica all’interno di un con-

duttore il rapporto tra la carica elettrica Δq che transita lungo una sezione trasversale

del conduttore in un certo intervallo di tempo Δt e la durata di tale intervallo:

q

I = Δ

[A1.1]

t

Δ

L’espressione [A1.1] rappresenta l’intensità di corrente media nel tempo Δ t; ri-

ducendo l’intervallo al valore infinitesimale d t, durante il quale transita la carica d q, si

ottiene il valore istantaneo dell’intensità di corrente:

q

i

[A1.2]

= d t d

L’intensità di corrente si misura in ampere (simbolo A), che è un’unità di misura

fondamentale SI; da essa si ricava l’unità di misura della carica elettrica.

Dalla formula [A1.1] si ottiene:

Δ q = IΔ t

[A1.3]

L’unità di misura della carica elettrica è il coulomb (simbolo C); dalla [A1.3] si ri-

cava:

1 C 1

= A × 1 s = 1 As

A1.2 Forma d’onda della corrente

In generale la corrente elettrica in un circuito può variare nel tempo; questa variabilità fa

sì che l’intensità di corrente istantanea i diventi una funzione del tempo t.

La relazione i = f( t), rappresentata sul piano cartesiano ( t, i), indica la forma d’onda della corrente e visualizza l’andamento della corrente nel tempo.

I circuiti elettrici ed elettronici possono funzionare, in teoria, con grandezze elettriche

aventi una qualsiasi forma d’onda; in pratica vi sono però delle forme d’onda più ricor-

renti, alcune delle quali sono riportate nelle figure A1.2, A1.3, A1.4, A1.5, A1.6, A1.7:

• corrente continua (figura A1.2): il valore della corrente si mantiene costante nel

tempo; il segno positivo indica la circolazione secondo il verso convenzionale,

quello negativo il verso opposto;

• corrente alternata sinusoidale (figura A1.3): il valore della corrente cambia nel

tempo secondo una legge sinusoidale che si ripete periodicamente, alternando se-

mionde positive ad altre negative; di conseguenza, cambia periodicamente anche il

verso di percorrenza della corrente;

• corrente sinusoidale raddrizzata a doppia semionda (figura A1.4): la legge di

variazione è ancora sinusoidale, ma le semionde sono tutte positive e, quindi, la cir-

colazione della corrente avviene sempre lungo il verso convenzionale;

12

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

i

i

I

O

t

O

t

Figura A1.2 a, b

I

Corrente continua.

a) I > 0

b) I < 0

i

i

O

t

O

t

Figura A1.4

Corrente sinusoidale raddrizzata

a doppia semionda.

Figura A1.3

i

Corrente alternata sinusoidale.

Figura A1.5

Corrente sinusoidale raddrizzata a semplice semionda.

O

t

i

i

O

t

O

t

Figura A1.6

Figura A1.7

Corrente rettangolare simmetrica.

Corrente rettangolare raddrizzata a semplice semionda.

• corrente sinusoidale raddrizzata a semplice semionda (figura A1.5): non è con-

sentita la circolazione delle semionde negative; nei corrispondenti intervalli di

tempo l’intensità di corrente è nulla;

• corrente rettangolare simmetrica (figura A1.6): la corrente assume valori alter-

nativamente positivi e negativi, con semionde di pari durata, durante le quali l’in-

tensità di corrente rimane costante;

• corrente rettangolare raddrizzata a semplice semionda (figura A1.7): rispetto

al caso precedente mancano le semionde negative; nei corrispondenti intervalli di

tempo l’intensità di corrente è nulla.

Le forme d’onda che si ripetono dopo un determinato intervallo di tempo sono dette

periodiche. Elementi caratteristici di una grandezza periodica sono il periodo e la fre-

A1 • Grandezze elettriche

13

quenza, così definiti:

• il periodo è l’intervallo di tempo dopo il quale la grandezza riprende lo stesso an-

damento; si misura in secondi o nei suoi multipli e sottomultipli;

• la frequenza è il numero di periodi nell’unità di tempo e quindi rappresenta il nu-

mero di cicli descritti in 1 s; si misura in hertz (Hz).

Se, per esempio, una grandezza ha periodo T = 1/50 s, è evidente che in un secondo

il periodo si ripeterà 50 volte, ossia sarà f = 50 Hz. Questo valore è quello caratteristico

della corrente alternata utilizzata nella maggior parte delle applicazioni elettriche civili

e industriali, mentre per gli apparati elettronici (per esempio, nel campo delle teleco-

municazioni) si usano segnali con frequenza molto più elevata. In generale il periodo e

la frequenza sono legati alla relazione f = 1/ T.

A1.3 Densità di corrente

Si consideri una corrente di intensità I che circoli attraverso un conduttore di sezione

trasversale S, ipotizzando una distribuzione uniforme delle cariche lungo la sezione.

Si definisce densità di corrente J il rapporto tra l’intensità di corrente e l’area della se-

zione stessa, misurata normalmente in ampere su millimetri quadrati:

[A1.4]

J I

= S

L’esame dell’espressione [A1.4] permette di capire il significato di densità di cor-

rente: il suo valore rappresenta l’intensità di corrente che interessa l’unità di sezione del

conduttore. Per esempio, una densità di corrente di 5 A/mm2 indica che, mediamente,

passano 5 A per ogni millimetro quadrato di superficie trasversale di conduttore.

La densità di corrente rappresenta un indice di sfruttamento della sezione: un ele-

vato valore di J indica una maggiore corrente a parità di sezione oppure una minore se-

zione a parità di corrente. Come si vedrà in seguito, è necessario limitare il valore della

densità di corrente per contenere le perdite di potenza nel conduttore e il conseguente

riscaldamento.

Conoscendo la densità di corrente e l’area della sezione è immediato il calcolo del-

l’intensità di corrente:

Legame tra

intensità

I = J S

[A1.5]

e densità

di corrente

A1.4 Differenza di potenziale, tensione elettrica

La corrente elettrica può essere vista come un flusso di cariche elettriche, convenzio-

nalmente di segno positivo. Affinché sia possibile tale movimento, alle cariche deve

essere conferita dell’energia; in un circuito elettrico elementare tale energia viene for-

nita dal generatore, che trasforma in elettrica l’energia ricevuta sotto altra forma (chi-

mica, meccanica, luminosa ecc.).

Si supponga che una carica elettrica di valore Q debba fluire tra due punti di un cir-

1

cuito elettrico e che per tale spostamento sia necessario l’impiego di una energia W ; è

1

abbastanza intuitivo pensare che se la carica aumenta al valore Q anche l’energia ne-

2

cessaria aumenterà in maniera direttamente proporzionale, assumendo il valore W .

2

Data la proporzionalità diretta tra le due grandezze, il loro rapporto rimarrà costante:

W 1 W 2

=

Q 1 Q 2

14

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Si definisce tensione elettrica tra due punti di un circuito il rapporto tra l’energia che

viene fornita alla carica elettrica durante il movimento tra i due punti considerati e il va-

lore della carica stessa:

W

V =

[A1.6]

Q

Considerando la carica pari a 1 C, l’espressione [A1.6] mostra che la tensione co-

incide numericamente con l’energia che occorre fornire alla carica unitaria durante il

suo spostamento tra i punti considerati. L’unità di misura della tensione elettrica è il

volt (simbolo V); in base alla definizione si ha:

1 J

1 V = 1 C

Un asciugacapelli viene collegato a una presa con tensione 230 V e fatto funzionare per

ESEMPIO

1

15 min, durante i quali assorbe una corrente costante, di intensità 4 A. Calcolare l’energia

necessaria per il funzionamento.

■ La carica elettrica che percorre il circuito durante il tempo indicato è pari a:

Q = It = 4 × 15 × 60 = 3600 C

Si deve immaginare che tutto il sistema elettrico a monte della presa sia equivalente a un ge-

neratore che, per far funzionare l’asciugacapelli, deve fornire l’energia:

W = VQ = 230 × 3600 = 828 000 J = 828 kJ

Nello studio dei circuiti elettrici la tensione elettrica (o semplicemente tensione) è

detta anche differenza di potenziale elettrico (d.d.p.) tra i due punti, dove per poten-

ziale elettrico si deve intendere la tensione di un punto rispetto a un riferimento, che si

suppone a potenziale zero. Il concetto è analogo a quello delle altitudini geografiche,

dove il livello di riferimento è quello del mare: l’altezza di un punto rispetto al livello

del mare corrisponde al potenziale rispetto al riferimento, mentre la differenza di quota

tra due punti è analoga alla differenza di potenziale e quindi alla tensione elettrica.

I concetti espressi sono evidenziati nella figura A1.8, dove il punto GND indica

quello a potenziale zero, ossia la massa del circuito (in inglese ground).

VAB = 12 V

A

B

V

+

+

Figura A1.8

A: potenziale

del punto A

VA = 24 V

VB = 12 V

Esemplificazione

VB: potenziale

dei concetti

del punto B

di potenziale,

VAB: differenza

differenza

di potenziale

V = 0

di potenziale,

(tensione)

tensione.

tra i punti A e B

GND

Nel caso dei generatori elettrici, la tensione che si sviluppa al loro interno prende an-

che il nome di forza elettromotrice, spesso abbreviata in f.e.m.; il termine è esplicativo

in quanto induce a pensare alla forza che mette in movimento le cariche elettriche. In

realtà si tratta ancora di una tensione e corrisponde al valore dell’energia che il generatore

conferisce all’unità di carica elettrica che transita nel circuito in cui è inserito.

A1 • Grandezze elettriche

15

A1.5 Potenza elettrica

Si consideri una carica elettrica di valore Q che si muove all’interno di un circuito nel-

l’intervallo di tempo t, tra due punti aventi differenza di potenziale V. L’energia da fornire

alla carica corrisponde al lavoro fatto dal generatore ed è pari a:

L = W = VQ

La potenza elettrica è data dal rapporto tra lavoro e tempo e quindi si ha:

L

VQ

P =

=

t

t

dove il rapporto Q/ t rappresenta l’intensità della corrente.

Si definisce potenza elettrica il prodotto:

[A1.7]

P = VI

L’espressione [A1.7] consente di calcolare la potenza elettrica di un qualsiasi ele-

mento di circuito come prodotto tra la tensione e l’intensità di corrente; essa si presta,

inoltre, alle seguenti considerazioni:

• se la tensione e la corrente sono ambedue costanti nel tempo, anche la potenza, pari

al loro prodotto, lo è;

• se la tensione e la corrente sono, in generale, variabili nel tempo, l’espressione

[A1.7] fornisce una funzione del tempo p( t) = v( t)⋅ i( t);

• se in un circuito la corrente circola tra due punti allo stesso potenziale ( V = 0), la po-

tenza è nulla; l’elemento circuitale che consente la circolazione di corrente senza

tensione ai suoi capi è detto cortocircuito ideale;

• se tra due punti a potenziale diverso non circola corrente ( I = 0), la potenza è nulla;

un funzionamento di questo tipo è detto a vuoto e l’elemento circuitale che lo rap-

presenta prende il nome di circuito aperto ideale.

L’unità di misura della potenza è il watt (simbolo W); dalla definizione di potenza

e dalla formula [A1.7], si ricavano le due seguenti uguaglianze:

1 J

1 W =

1 W = 1 V × 1 A

1 s

Calcolare la potenza elettrica dell’utilizzatore considerato nell’esempio 1.

ESEMPIO

2

■ Trattandosi di un circuito funzionante con tensione e corrente costanti, il calcolo è immediato:

P = VI = 230 × 4 = 920 W

Allo stesso risultato si perviene applicando la definizione fisica di potenza:

P W

=

= 828 000 = 920 W

t

15 × 60

A1.6 Resistenza e conduttanza, legge di Ohm

Nel paragrafo A1.4 si è visto che la tensione elettrica tra due punti di un circuito corri-

sponde all’energia che occorre fornire all’unità di carica che si sposta tra i punti suddetti.

La circolazione di carica implica il passaggio di corrente elettrica e, quindi, vi è un rapporto

di causa/effetto tra la tensione e la corrente: per far circolare una corrente di intensità I tra

due punti di un circuito elettrico è necessario che tra questi due punti vi sia una d.d.p. pari

a V, legata all’energia fornita alla carica.

16

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Quanto sopra si può spiegare introducendo il concetto di resistenza elettrica: il mezzo

conduttore entro cui avviene il passaggio di carica si oppone alla circolazione della cor-

rente, richiedendo un dispendio di energia per far sì che tale circolazione avvenga.

L’energia elettrica che viene messa in gioco sarà dissipata sotto forma di calore, come av-

viene, per esempio, nei conduttori di collegamento, oppure verrà trasformata in un’altra

forma di energia, come succede nel caso degli utilizzatori elettrici (lampade, motori ecc.).

Nei normali materiali conduttori la tensione necessaria a far circolare la corrente

aumenta proporzionalmente all’aumentare dell’intensità di corrente, per cui il rapporto

V/ I può essere ritenuto costante e rappresenta il coefficiente di proporzionalità tra le

due grandezze.

Si definisce resistenza elettrica di un circuito il rapporto tra la tensione applicata e la

corrente circolante:

R V

=

[A1.8]

I

La resistenza elettrica si misura in ohm (simbolo Ω); dalla [A1.8] si ricava la se-

guente uguaglianza:

1 V

1 Ω = 1 A

Se nella [A1.8] si considera I = 1 A, si vede che il valore della resistenza coincide

con quello della tensione; questo consente di definire la resistenza elettrica come il

valore della tensione che occorre applicare tra due punti per ogni ampere di corrente

circolante.

Supporre costante la resistenza elettrica tra due punti di un circuito significa rite-

nere direttamente proporzionali tra loro tensione e corrente e quindi considerare lineare

la legge di variazione V = f( I), come mostrato graficamente nella figura A1.9.

L’equazione della retta è data da:

Espressione

della legge

V = RI

[A1.9]

di Ohm

ed esprime analiticamente la legge di Ohm.

Il valore della resistenza R rappresenta il coefficiente angolare della retta e ne deter-

mina l’inclinazione: all’aumentare di R cresce, a parità di corrente, il valore della ten-

sione e la retta ruota in senso antiorario, come mostrato nella figura A1.10.

Vi sono dei casi in cui la resistenza non è costante e quindi la legge che lega ten-

sione e corrente non è lineare, come mostrato, per esempio, nel grafico di figura

V

Figura A1.9

V

R 3 > R 2

Rappresentazione

R 2 > R 1

grafica dell’equazione

V

V

= RI.

3

V 2

R 1

V 1 = R 1 I

V 1

V 2 = R 2 I

Figura A1.10

V 3 = R 3 I

Influenza del valore

di

O

R nel grafico V = f ( I).

I

O

I

I

A1 • Grandezze elettriche

17

V

Figura A1.11

Caratteristica

tensione-corrente

di un resistore

O

I

non lineare.

A1.11, in cui è rappresentata la caratteristica tensione-corrente di un varistore, ossia di

un elemento circuitale la cui resistenza varia con la tensione.

Ricavando la corrente dall’equazione [A1.9] si ottiene la legge I = f( V):

I = 1 V

R

Si definisce conduttanza elettrica, indicata con il simbolo G, il rapporto:

1

I

G =

=

R

V

In funzione della conduttanza la legge di Ohm diventa pertanto:

Altra espressione

I = GV

[A1.10]

della legge

di Ohm

La conduttanza si misura in siemens (simbolo S) e rappresenta il reciproco della re-

sistenza: un elevato valore di G indica un piccolo valore di resistenza e, quindi, mag-

gior corrente circolante a parità di tensione applicata. L’esame della [A1.10] mostra

inoltre che, considerando V = 1 V, il valore della conduttanza coincide con quello della

corrente conseguente all’applicazione della tensione unitaria.

Calcolare la resistenza e la conduttanza di un circuito, sapendo che l’applicazione di una ten-

ESEMPIO

3

sione di 5 V determina la circolazione di una corrente pari a 20 mA.

■ Usando le formule viste in questo paragrafo, la risoluzione è immediata:

5

I

−

20 10 3

R V

=

=

= 0

×103

,25

= 250 Ω

G =

=

×

= 4 × −

10 3 S = 4 mS

I

20 × −

10 3

V

5

A1.7 Resistività e conduttività

Si consideri (figura A1.12) un conduttore di lunghezza l e sezione S, che collega i

punti A e B di un circuito e nel quale circoli la corrente I, nel senso da A verso B. Tale circolazione è possibile in quanto il generatore imprime al punto A un potenziale maggiore del punto B. Si può allora dire che vi è una diminuzione di potenziale elettrico

lungo il percorso della corrente, ossia una caduta di tensione ( c.d.t. ) tra i punti A e B, pari a V = V – V , con un andamento lineare, supponendo che il conduttore abbia ca-A

B

ratteristiche omogenee in tutti i punti.

18

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A

I

B

V = VA – VB

V

VA

u

Figura A1.12

1 m

Rappresentazione

grafica della caduta

VB

di tensione

per unità

di lunghezza.

Il rapporto:

V

u = l

espresso in volt per metro, rappresenta allora la c.d.t. per unità di lunghezza, essendo

pari alla caduta di tensione per ogni metro di conduttore. La caduta di tensione totale

tra i punti A e B sarà data da:

V = ul

Introducendo anche la densità di corrente, la resistenza elettrica del tratto A- B può es-

sere espressa nel modo seguente:

V

ul

R =

=

[A1.11]

I

JS

Le grandezze u e J, essendo riferite a lunghezza e sezione unitarie, non dipendono,

a differenza della resistenza, dalle dimensioni del conduttore, ma soltanto dal materiale

che lo costituisce e pertanto anche il valore del loro rapporto è solo funzione delle ca-

ratteristiche del materiale.

Il rapporto:

u

ρ = J

prende il nome di resistività elettrica del materiale conduttore.

L’espressione [A1.11] diventa:

l

Resistenza

R = ρ

[A1.12]

di un conduttore

S

La relazione [A1.12] esprime la resistenza elettrica di un conduttore in funzione

delle sue dimensioni geometriche e delle caratteristiche fisiche del materiale. Dal suo

esame si possono trarre le seguenti conclusioni:

• all’aumentare della sezione la resistenza elettrica diminuisce in quanto, a parità di

corrente, le cariche hanno più spazio per fluire attraverso il conduttore ( J diminui-

sce) e quindi incontrano minore resistenza;

• all’aumentare della lunghezza la resistenza elettrica aumenta perché diventa maggiore

la d.d.p. V = ul necessaria per far circolare la stessa corrente tra i due punti considerati;

A1 • Grandezze elettriche

19

• la resistenza elettrica è direttamente proporzionale alla resistività del materiale con-

duttore, grandezza legata alle sue caratteristiche intrinseche; per avere la minima

resistenza deve essere di piccolo valore la resistività, come avviene nei buoni con-

duttori (argento, rame, alluminio);

• il valore della resistività è pari a quello della resistenza di un conduttore avente lun-

ghezza e sezione unitaria.

Dalla [A1.12] si ricava:

ρ = RS

[A1.13]

Resistività

l

di un conduttore

L’unità di misura della resistività si ottiene dalla [A1.13], a seconda delle unità di

misura usate per S e l; normalmente si ha:

[

2

ρ] = Ω mm

m

In alcuni casi la sezione viene espressa in metri quadrati, ottenendo:

[

2

ρ] = Ω m = Ω m

m

Dalla relazione [A1.12] si può ricavare l’espressione della conduttanza:

S

G = 1

ρ l

La grandezza:

γ = 1

[A1.14]

ρ

è detta conduttività elettrica del materiale conduttore e rappresenta l’inverso della re-

sistività.

La sua introduzione consente di esprimere la conduttanza in funzione delle ca-

ratteristiche fisiche del materiale e delle dimensioni del resistore:

S

Espressione

= γ

[A1.15]

G

della

l

conduttanza

Il significato della conduttività è opposto a quello della resistività: un elevato valore

di γ implica, a parità di dimensioni, un elevato valore di conduttanza e quindi un basso

valore di resistenza.

Le unità di misura della conduttività elettrica si ricavano da quelle della resistività,

ottenendo:

−

2

1

−1

−1

⎛ Ω mm ⎞

[γ] =

Ω m

S m

[γ ] = (

−

Ω

1 = Ω

m)

= S

⎝⎜

m ⎠⎟ =

=

mm2

mm2

m

m

2

⎛

Ω

⎞

Calcolare la resistenza e la conduttanza di un conduttore in rame ρ = 0,0178

mm

ESEMPIO

4

di lunghezza 100 m e sezione 4 mm2.

⎝⎜

m ⎠⎟

20

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

■ Applicando le formule viste si ottiene:

l

ρ

0,0178 100

R =

=

×

= 0,445 Ω

S

4

1

1

G =

=

= 2,247 S

R

0, 445

Di un filo conduttore di sezione 6 mm2 si ignora il materiale di cui è costituito; provandone in la-

ESEMPIO

5

boratorio uno spezzone di lunghezza 1 m è stata misurata una caduta di tensione di 0,1 V facendo

circolare una corrente di 5 A. Calcolare resistenza, conduttanza, resistività e conduttività.

■ Applicando la legge di Ohm si ottengono i valori della resistenza e della conduttanza:

V

0,1

1

1

R =

=

= 0,02 Ω

G =

=

= 50 S

I

5

R

0, 02

Usando le espressioni [A1.13] e [A1.14] si ricavano i valori della resistività e della condut-

tività:

2

ρ = RS = 0,02 × 6 =

Ω mm

0,12

γ = 1 = 1 =

Sm

8, 333

l

1

m

ρ 0 12

2

,

mm

A1.8 Variazione della resistività

e della resistenza con la temperatura

Vari fattori influiscono sul valore della resistenza elettrica, modificando i parametri da

cui essa dipende (resistività, lunghezza, sezione). Una delle grandezze fisiche che mag-

giormente incide sul valore della resistenza è la temperatura: per la maggior parte dei

materiali metallici la conducibilità elettrica diminuisce all’aumentare della temperatura

e quindi la resistività aumenta.

Fisicamente il fenomeno si può spiegare considerando che nei solidi cristallini gli

atomi vibrano attorno alla loro posizione di equilibrio e queste vibrazioni interferi-

scono con il movimento degli elettroni di conduzione, determinando quel complesso di

azioni contrastanti la conduzione delle cariche che viene espressa analiticamente con il

concetto di resistività elettrica e che determina, in ultima analisi, una perdita di energia

degli elettroni, perdita che deve essere compensata dal generatore esterno, per mante-

nere la conduzione nel circuito.

Aumentando la temperatura, l’agitazione termica aumenta e cresce pertanto anche

l’opposizione del mezzo conduttore al passaggio della corrente. Alla temperatura dello

zero assoluto, cessando del tutto l’agitazione termica degli atomi, la resistività dovrebbe

essere nulla; in realtà subentrano altri fattori di disturbo, come i difetti reticolari e la pre-

senza di impurità, che producono una resistività residua ρ . L’andamento della resisti-

r

vità in funzione della temperatura assume pertanto la forma del grafico di figura A1.13,

ρ

Figura A1.13

ρr

Variazione

della resistività

nei metalli.

0

ϑ (K)

A1 • Grandezze elettriche

21

nel quale la resistività alle temperature di normale funzionamento risulta proporzionale

alla temperatura, con una legge lineare.

L’espressione R = ρ l/ S mostra che la resistenza dipende dalla resistività del materiale,

dalla lunghezza e dalla sezione del conduttore; si riterrà trascurabile la variazione di re-

sistenza dovuta alla variazione di lunghezza e sezione per cause termiche, considerando

come unico fattore influente la resistività. In questo modo, ai fini pratici, non cambia

nulla se si considera la variazione della resistività o della resistenza, essendo le due gran-

dezze legate da un fattore costante.

Per una trattazione analitica del fenomeno, si indichi con R il valore della resi-

0

stenza alla temperatura di 0 °C (273 K) e con R quello alla temperatura generica ϑ; la

differenza tra i due valori rappresenta la variazione di resistenza:

Δ R = R − R 0

Per semplificare lo sviluppo analitico si può ritenere tale differenza direttamente

proporzionale alla variazione di temperatura ϑ – 0 = ϑ, alla resistenza iniziale R e ad

0

un coefficiente α dipendente dal tipo di materiale; esprimendo queste considerazioni

0

in forma matematica si ha:

Δ R = R α ϑ

0

0

[A1.16]

e, sostituendo nell’espressione precedente, si ottiene:

R − R

α ϑ

0 = R

R R

=

0

0

0 + R α ϑ

0

0

Resistenza alla

e, quindi:

R = R

α ϑ

temperatura ϑ

0 (1 +

0

)

[A1.17]

in funzione

di quella a 0 °C

La relazione [A1.17] consente di calcolare il valore della resistenza a una certa tem-

peratura, in funzione del suo valore alla temperatura di riferimento, del salto termico e

del fattore α , detto coefficiente di temperatura della resistenza, dipendente dal tipo

0

di materiale.

Ricavando la formula inversa della [A1.16] si ottiene:

Espressione

α = Δ R

0

[A1.18]

del coefficiente

R ϑ

0

di temperatura

che consente di dedurre il significato del coefficiente di temperatura. Infatti, se nella

[A1.18] si pone R = 1 Ω e ϑ = 1 K, i valori di α e Δ R coincidono e, quindi, il valore

0

0

del coefficiente di temperatura rappresenta la variazione di resistenza di un conduttore

con resistenza iniziale 1 Ω, dovuta alla variazione di temperatura di 1 K (o di 1 °C).

La sua unità di misura si ricava dalla [A1.18]:

α

Ω

1

[ ]=

= −

K

(oppure °C –1)

0

Ω K

Dalla [A1.17], in base alle ipotesi fatte inizialmente, è possibile ricavare un’ana-

loga relazione per la resistività: ρ l ρ0 l

=

(1+α0ϑ)

S

S

Resistività alla

temperatura ϑ

e, quindi:

ρ = ρ0 (1+α ϑ

0

)

[A1.19]

in funzione

di quella a 0 °C

da cui si deduce che α è anche il coefficiente di temperatura della resistività.

0

22

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Figura A1.14

R

Andamento

Δ R = R 0

α0ϑ

della resistenza

in funzione della

R

temperatura,

0

ipotizzando

α costante.

0

0

ϑ (°C)

Supponendo che il valore di a resti costante al variare della temperatura, le espres-

0

sioni [A1.17] e [A1.19] indicano una variazione lineare della resistenza (o della resi-

stività), corrispondente all’andamento del grafico di figura A1.14, valido nel caso che

la resistenza aumenti con la temperatura.

Spesso la temperatura di riferimento si assume pari a 20 °C; in questo caso bisogna

considerare come salto termico la differenza ϑ – 20 e l’espressione [A1.17] diventa:

Resistenza alla

temperatura ϑ

R = R

α ϑ

20 ⎡1 +

⎣

20 (

− 20)⎤

[A1.20]

in funzione

⎦

di quella a 20 °C

dove R

è il valore della resistenza iniziale, R quello alla temperatura ϑ considerata e

20

a

è il valore del coefficiente alla temperatura di 20 °C. Un’espressione analoga vale

20

per la resistività.

Nella tabella A1.1 sono riportati i valori della resistività, della conduttività e del co-

efficiente di temperatura di alcuni materiali di uso comune nelle applicazioni elettriche.

Tabella A1.1 Caratteristiche elettriche di alcuni materiali conduttori

Materiale

Resistività

Conduttività

Coefficiente di temperatura

a 20 °C (Ω mm2/m)

a 20 °C (MS/m)

a 20 °C (K–1)

Argento

0,0163

61,3

3,8 × 10–3

Rame crudo

0,0178

56,2

3,81 × 10–3

Rame ricotto

0,0175

57,1

3,93 × 10–3

Rame ricotto campione

0,017241

58

3,9 × 10–3

Alluminio

0,0284

35,2

4 × 10–3

Aldrey

0,032

31,2

3,6 × 10–3

Tungsteno

0,055

18,2

4,5 × 10–3

Ferro puro

0,098

10,2

6 × 10–3

Acciaio

0,10 ÷ 0,25

10 ÷ 4

4,7 × 10–3

Ferro silicio (%Si = 1% ÷ 5%)

0,27 ÷ 0,67

3,7 ÷ 1,5

/

Argentana

0,38

2,63

0,07 × 10–3

Manganina

0,44

2,27

0,015 × 10–3

Costantana

0,5

2

0,002 × 10–3

Carbone

66,67

0,015

–0,45 × 10–3

Zinco

0,06

16,7

3,7 × 10–3

Stagno

0,12

8,33

4,3 × 10–3

Riguardo alla variazione della resistenza con la temperatura si possono fare, pren-

dendo in esame la relazione [A1.16], le seguenti considerazioni:

• essendo R e ϑ entrambi positivi, α e Δ R hanno lo stesso segno;

0

0

• se α è positivo lo è anche Δ R e, quindi, la resistenza aumenta con la temperatura,

0

come avviene, anche se in misura minima, in molti materiali conduttori (rame, al-

luminio, argento ecc.) e in modo accentuato per i materiali usati nella costruzione

dei termistori PTC ( Positive Temperature Coefficient);

• se α è negativo lo è anche Δ R e, quindi, la resistenza diminuisce con la tempera-

0

tura, come avviene in modo significativo in alcuni ossidi metallici usati per la co-

struzione dei termistori NTC ( Negative Temperature Coefficient);

A1 • Grandezze elettriche

23

• nel caso fosse verificata la condizione α = 0 si avrebbe Δ R = 0, ossia la resistenza non

0

varierebbe con la temperatura (caso ideale); in realtà vi sono dei materiali che si avvici-

nano molto a questa condizione e vengono usati per costruire resistori campione da la-

boratorio, per i quali la variazione della resistenza comporterebbe un errore di misura.

Un altro modo per valutare la variazione di resistenza con la temperatura si basa sul

confronto tra i valori della resistenza a due diverse temperature, prescindendo dal va-

lore assunto a 0 °C.

Indicando con R e R i valori delle resistenze alle temperature ϑ e ϑ e applicando

1

2

1

2

l’espressione [A1.17] si ottiene:

R =

( +α ϑ )

1

R 0 1

0 1

R =

( +α ϑ )

2

R 0 1

0

2

Facendo il rapporto tra le due espressioni e dividendo numeratore e denominatore

per α si ha:

0

1 +ϑ



R

2

α ϑ

α

2

1

0

2

0

= +

=

R

1

+ α ϑ

1

1

0 1

+ ϑ1

α0

Ponendo:

1 +ϑ



α

2

K =

0

Fattore di riporto

[A1.21]

θ

1

della resistenza

+ ϑ

α

1

0

si ottiene:

Relazione tra

R =

le resistenze

2

R 1 Kϑ

[A1.22]

a due diverse

temperature

Il coefficiente introdotto dà anche il rapporto tra le resistività e si ha pertanto:

ρ =

2

ρ1 Kϑ

[A1.23]

Di particolare importanza pratica è il caso dei conduttori in rame e in alluminio, per i

quali i valori del coefficiente di temperatura α sono rispettivamente pari a 0,004264 K–1

0

e 0,0043 K–1; sostituendo questi valori nella [A1.21] si ottiene:

• rame:

234, 5 ϑ

=

+ 2

[A1.24]

Kϑ

234, 5 + ϑ1

• alluminio:

232, 5 ϑ

K

2

ϑ =

+

[A1.25]

232, 5 + ϑ1

Un filo di tungsteno ha diametro 0,8 mm e lunghezza 25 m. Calcolare la resistività e la resi-

ESEMPIO 6

stenza a 150 °C.

■ Dalla tabella A1.1 si ricava:

2

ρ =

Ω mm

0, 055

20

α

3

−

1

= 4 5 ×10

−

,



K

20

m

24

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Applicando l’espressione [A1.20] per la resistività se ne ricava il valore a 150 °C:

2

Ω

ρ = ρ ⎡ + α

ϑ

( −

)

mm

3

1

20

0, 055 1

⎡⎣

4, 5 10

150

(

20)⎤

,



20 ⎣

⎤

20

⎦ =

+

×

−

−

⎦ = 0 0872

m

Si calcola quindi la sezione del conduttore e la sua resistenza a 150 °C:

π d 2

×

2

3,14

0, 8

l

ρ

×

0, 0872

25

=

=

= 0,

mm2

503

R =

=

= 4,334 Ω

S

4

4

S

0, 503

Un conduttore di rame presenta, a 20 °C, la resistenza di 0,5 Ω . Calcolarne il valore a 90 °C e

ESEMPIO

7

determinare l’aumento percentuale della resistenza.

■ Applicando le formule [A1.24] e [A1.22] si ottiene:

+ ϑ

+

234, 5

234, 5

90

K =

2 =

=

ϑ

1, 275

+ ϑ

+

234, 5

234, 5

20

1

R = R K = 0 5 × 1 275 =

ϑ

,

,

0, 6375 Ω

2

1

L’aumento percentuale, riferito al valore della resistenza iniziale, è dato da:

Δ

( − ) ×100 (

−

0 6375

0 5) ×

Δ

R

R

R

,

,

100

R% =

×

=

2

1

=

100

= 27,5%

R

R

0, 5

1

1

Un conduttore in alluminio presenta, a 35 °C, la resistenza di 2 Ω . Riscaldato, subisce un au-

ESEMPIO

8

mento di resistenza del 30%. Determinare la temperatura finale.

■ La variazione assoluta di resistenza si ricava applicando la formula inversa di quella vista

nell’esempio precedente:

Δ

×

Δ

R% R

=

30

2

1 =

=

Ω

R

,

0 6

100

100

La resistenza finale sarà pertanto pari a:

R = R + R

Δ = 2 + 0 6 = 2 6 Ω

,

,

2

1

Ricavando dalla [A1.22] il valore di Kϑ e applicando la [A1.25] si ottiene:

R

2, 6

232, 5 + ϑ

2

2

K =

=

= 1,3

=

ϑ

1, 3

R

2

232, 5 + 35

1

e, infine:

ϑ = 1 3 (232 5 + 35) − 232 5 =

,

,

,

115, 3

C

°

2

A1.9 Effetto Joule

Tra i vari effetti provocati dal passaggio della corrente, particolarmente importante, ai

fini della costruzione e del funzionamento delle apparecchiature elettriche, è il cosid-

detto effetto Joule, consistente nella trasformazione in calore dell’energia elettrica

prodotta dalla corrente.

Per far avvenire il passaggio di corrente attraverso un conduttore di resistenza R, è ne-

cessario che il generatore impieghi una potenza elettrica P, per consentire la circolazione

degli elettroni, potenza che, moltiplicata per il tempo di funzionamento, dà luogo a una

energia che viene dissipata in calore all’interno del mezzo conduttore, a causa delle inte-

A1 • Grandezze elettriche

25

razioni tra le particelle interessate alla conduzione. Il calore sviluppato determina il ri-

scaldamento del conduttore e dell’eventuale isolante che lo circonda, facendo aumentare

la temperatura fino a un regime termico di equilibrio tra il calore prodotto e quello dissi-

pato.

Partendo dal presupposto che la temperatura assunta da una qualunque apparecchia-

tura durante il funzionamento non può superare un determinato valore, dipendente prin-

cipalmente dal tipo di isolamento, è evidente che la potenza dissipata che si trasforma in

calore, di cui spesso quella per effetto Joule è però soltanto una componente, deve essere

limitata, compatibilmente con la temperatura ammissibile e con l’efficacia dei mezzi di

raffreddamento di cui l’apparecchiatura dispone.

Per valutare quali siano i fattori da cui dipende il valore della potenza prodotta per

effetto Joule si parte dall’espressione [A1.7] della potenza e si applica la legge di

Ohm, ottenendo:

P = VI = RII

e, infine:

P = RI 2

[A1.26]

Potenza persa

per effetto Joule

da cui si vede che la potenza che si trasforma in calore è direttamente proporzionale

alla resistenza e al quadrato della corrente.

Sostituendo l’espressione della resistenza e introducendo la densità di corrente si

ottiene:

l

ρ

2

l

ρ

P =

( JS) = J 2 S 2

S

S

e, quindi:

P = ρ J 2 lS

[A1.27]

L’esame della [A1.27] porta ad alcune interessanti conclusioni:

• la potenza persa per effetto Joule è direttamente proporzionale alla resistività del

materiale, aumentando la quale cresce la resistenza del mezzo e quindi le perdite;

• notevole peso ha la densità di corrente che influisce al quadrato: raddoppiando il

suo valore quadruplica la potenza, triplicandolo la potenza diventa nove volte ecc.;

questo implica che, per limitare le perdite per effetto Joule, occorre mantenere re-

lativamente basso il valore della densità di corrente, per esempio da 2 a 10 A/mm2

per i cavi elettrici e da 2 a 5 A/mm2 per le macchine elettriche;

• la perdita per effetto Joule è direttamente proporzionale al prodotto lS, che rappre-

senta il volume del conduttore.

Considerando unitario il volume si ha che il termine:

Potenza persa

P = ρ J 2

V

[A1.28]

per unità

di volume

rappresenta la potenza persa per effetto Joule per unità di volume, espressa in watt al

metro cubo se le dimensioni del conduttore sono in metri e metri quadrati; tale fattore

non dipende dalle dimensioni del conduttore, ma solo dalla densità di corrente e dalla

resistività del materiale.

La potenza persa per effetto Joule può anche essere espressa in funzione della ten-

sione, nel modo seguente:

P = VI = VGV

26

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Potenza persa

P = GV 2

[A1.29]

in funzione

della tensione

Da quanto esposto risulta evidente l’aspetto negativo dell’effetto Joule, che pro-

voca perdita di potenza, riscaldamento delle apparecchiature, diminuzione del rendi-

mento delle macchine. L’effetto termico della corrente viene però anche sfruttato, per

esempio nelle stufe elettriche, nei forni a resistenza, negli scaldacqua.

Calcolare la perdita per effetto Joule in un conduttore lungo 500 m, di sezione 25 mm2, di rame

ESEMPIO

9

(ρ = 0,0178 Ω mm2/m), che funziona con densità di corrente 6 A/mm2.

■ Applicando la [A1.27] si ha:

P = ρ J 2 lS = 0,0178 × 2

6 × 500 × 25 = 8010 W

Considerando che il volume del conduttore è:

Sl =

× −

25 10 6 × 500 = 0 0125

3

,



m

la potenza persa per unità di volume vale:

P

8010

P =

=

= 640

W m

800

3

V

Sl

0, 0125

2

⎛

Ω

⎞

ESEMPIO 10

Calcolare la densità di corrente ammissibile in un conduttore di alluminio ρ20 = 0,0284

mm ,

⎝⎜

m ⎠⎟

funzionante alla temperatura di 75 °C, di lunghezza 100 m e sezione 6 mm2, in modo che la potenza

persa per effetto Joule sia non superiore a 500 W.

■ Utilizzando le formule [A1.25] e [A1.23] si riporta a 75 °C la resistività dell’alluminio:

232, 5

75

Kϑ =

+

= 1,218

232, 5 + 20

2

ρ =

Ω mm

K = 0,0284 × 1,218 = 0,0346

75

ρ20 ϑ

m

Applicando la formula inversa della [A1.27] si ottiene:

P

500

A

J =

=

= 4,91

ρ lS

2

0, 0346 100

6

mm

75

×

×





A1 • Grandezze elettriche

27

Esercizi di verifica

Esercizio 1

Di un resistore sono noti P = 0,5 W e I = 50 mA. Calcolare la tensione, la resistenza, la conduttanza, la carica e l’energia dopo 0,5 h di funzionamento.

citazioni

[ Risultati: V = 10 V; R = 200 Ω; G = 5 mS; Q = 90 C; W = 900 J]

Esercizio 2

Eser

Di un resistore sono noti V = 5 V e R = 0,5 kΩ . Calcolare la corrente, la potenza e la conduttanza.

[ Risultati: I = 0,01 A; P = 0,05 W; G = 2 mS]

Esercizio 3

Un elettrodomestico è alimentato con tensione 230 V e assorbe la potenza di 460 W. Calcolare la corrente as-

sorbita; calcolare inoltre la carica e l’energia per ogni ora di funzionamento.

[ Risultati: I = 2 A; Q = 7200 C; W = 1,656 MJ ]

Esercizio 4

Ai capi di un filo conduttore di lunghezza 16 m e diametro 1 mm vi è una caduta di tensione di 50 V quando

circola una corrente di 2,5 A. Calcolare la resistenza del conduttore, la resistività del materiale e la densità di corrente.

[ Risultati: R = 20 Ω; ρ = 0,981 × 10–6 Ω m; J = 3,18 A/mm2]

Esercizio 5

Un filo conduttore in rame, di sezione 4 mm2 e lunghezza 100 m, funziona alla temperatura di 75 °C con densità

di corrente 4 A/mm2. Calcolare la resistenza, la conduttanza, la conduttività, la corrente, la caduta di tensione e la potenza prodotta per effetto Joule. Calcolare inoltre la sezione di un filo conduttore in alluminio che abbia lo stesso valore di resistenza nelle stesse condizioni.

[ Risultati: R = 0,541 Ω; G = 1,85 S; γ = 46,3 S m/mm2; I = 16 A;

V = 8,67 V; P = 138,5 W; SAl = 6,4 mm2]

Esercizio 6

Un filo conduttore in tungsteno, avente ρ0 = 0,05 Ω mm2/m e α0 = 4,5 × 10–3 K–1, ha un diametro di 0,8 mm, è lungo 25 m e funziona alla temperatura di 150 °C con densità di corrente di 3,5 A/mm2. Calcolare, nelle condizioni di funzionamento, la resistenza elettrica, la corrente assorbita, la caduta di tensione, la potenza persa per effetto Joule, l’energia dissipata dopo cinque ore di funzionamento, la carica transitata in tale tempo.

[ Risultati: R = 4,16 Ω; I = 1,76 A; V = 7,32 V; P = 12,9 W; W = 232200 J; Q = 31680 C ]

Esercizio 7

Un resistore avente R = 600 Ω scaldandosi da 20 °C a 120 °C assume un valore di resistenza pari a 750 Ω .

20

Calcolare la variazione percentuale di resistenza e il coefficiente α .

20

[ Risultati: Δ R% = 25%; α20 = 2,5 × 10–3 K–1]





28

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Test di verifica

Quesiti a risposta aperta

1. Spiegare che cosa s’intende per intensità della corrente elettrica.

2. Disegnare e spiegare le caratteristiche della forma d’onda di una tensione sinusoidale raddrizzata a doppia

citazioni

semionda.

3. Che cos’è la tensione elettrica tra due punti di un circuito? Che differenza c’è tra la tensione e il potenziale?

Eser 4. Se, a parità di tensione, aumenta la corrente in un componente, come varia la potenza elettrica?

5. Definire la resistenza elettrica di un generico elemento circuitale.

6. Spiegare la differenza tra la resistenza elettrica e la resistività.

7. Definire la conduttanza elettrica di un generico elemento circuitale.

8. Spiegare la differenza tra la conduttanza elettrica e la conduttività.

9. Che cos’è il coefficiente di temperatura della resistività e come influisce sulla variazione della resistenza elettrica con la temperatura?

10. Spiegare come varia la potenza persa per effetto Joule in un elemento conduttore al variare della densità di corrente.

11. Che cos’è la potenza persa per effetto Joule per unità di volume?

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Che cosa indica la forma d’onda di una corrente? ( Una sola risposta corretta)

a L’andamento dell’intensità di corrente in funzione della tensione.

b L’andamento dell’intensità di corrente in funzione del tempo.

c L’andamento della densità di corrente in funzione del tempo.

d L’andamento della densità di corrente in funzione della tensione.

2. Come si calcola la densità di corrente? ( Una sola risposta corretta)

a Mediante il rapporto tra l’intensità di corrente e la sezione del conduttore.

b Mediante il prodotto tra l’intensità di corrente e la sezione del conduttore.

c Mediante il rapporto tra l’intensità di corrente e la tensione.

d Mediante il prodotto tra l’intensità di corrente e la tensione.

3. Che cos’è la potenza elettrica? ( Più risposte corrette)

a È il rapporto tra la tensione e l’intensità di corrente.

b È il prodotto tra la tensione e l’intensità di corrente.

c È l’energia fornita alle cariche elettriche nell’unità di tempo.

d È il potenziale elettrico di un punto.





A1 • Grandezze elettriche

29

4. Che cos’è la resistività elettrica? ( Più risposte corrette)

a È la resistenza elettrica di un conduttore avente lunghezza e sezione unitarie.

b È la conduttanza elettrica di un conduttore avente lunghezza e sezione unitarie.

c È il rapporto tra la c.d.t. unitaria e l’intensità di corrente.

d È il rapporto tra la c.d.t. unitaria e la densità di corrente.

citazioni

5. Come varia la resistenza elettrica di un conduttore con la temperatura? ( Una sola risposta corretta)

a Aumenta con la temperatura solo se è negativo il suo coefficiente di temperatura della resistività.

b Rimane in ogni caso costante al variare della temperatura.

Eser

c Varia con la temperatura in funzione del valore e del segno del suo coefficiente di temperatura della resistività.

d Aumenta con la temperatura nello stesso modo per tutti i materiali aventi coefficiente di temperatura positivo.

6. Per un resistore con coefficiente di temperatura positivo come varia la potenza persa per effetto Joule

se aumenta la temperatura del componente? ( Una sola risposta corretta)

a Aumenta.

b Rimane costante.

c Diminuisce.

d Le due grandezze non sono in relazione.





30

Bipoli elettrici

A2 e loro collegamenti

Gli argomenti di questa unità verranno trattati ritenendo verificate le seguenti ipotesi:

• il funzionamento dei circuiti verrà considerato in regime stazionario, ossia supponendo già

esauriti eventuali fenomeni transitori e quindi con grandezze elettriche che hanno assunto

definitivamente la propria forma d’onda;

• si considererà la forma d’onda continua delle varie grandezze elettriche, così come definita al

paragrafo A1.2, anche se le leggi e i principi introdotti hanno validità generale.

A2.1 Concetto di bipolo elettrico

In generale un sistema elettrico può essere visto come un insieme di componenti inter-

connessi tra loro. Vi sono molti elementi che vengono collegati al resto del sistema me-

diante due morsetti, come insegna l’esperienza comune (apparecchi illuminanti, elet-

trodomestici, conduttori di collegamento, pile elettriche ecc.).

È quindi possibile definire come bipolo elettrico un componente (o un insieme di com-

ponenti riducibili a uno equivalente) che interagisce col resto del sistema elettrico in due

punti soltanto.

A

In questi punti si può immaginare che siano posti i morsetti di collegamento del bi-

polo, anche se, in realtà, tali morsetti possono non esserci. I concetti espressi sono illu-

strati nelle figure A2.1 e A2.2.

Ogni bipolo è caratterizzato dalle due seguenti grandezze:

• la tensione V tra i punti A e B, pari alla d.d.p. elettrico tra i due punti;

B

• la corrente I che circola tra i punti A e B.

Figura A2.1

A

Componente

elettrico

rappresentato

con il simbolo

del bipolo.

A

Insieme di

componenti

variamente

collegati

B

Figura A2.2

Bipolo rappresentante un insieme

di componenti variamente collegati.

B

A2 • Bipoli elettrici e loro collegamenti

31

A2.2 Convenzioni di segno

La tensione e la corrente possono essere positive o negative, dove i termini precedenti

assumono i seguenti significati:

• la tensione è positiva sul morsetto A del bipolo (e quindi negativa su B) quando un

voltmetro, inserito con il suo morsetto “+” nel punto A, dà una lettura positiva (fi-

gura A2.3); se il voltmetro, lasciando invariata l’inserzione, fornisce una lettura ne-

gativa, vuol dire che la tensione è positiva in B;

• la corrente è positiva nel percorso tra A e B all’interno del bipolo quando un ampe-

rometro, inserito con il suo morsetto “+” in corrispondenza di A, dà una lettura po-

sitiva (figura A2.4); se l’amperometro, lasciando invariata l’inserzione, fornisce

una lettura negativa, vuol dire che la corrente è positiva nel percorso da B ad A.

Il segno positivo viene indicato sugli schemi con il simbolo “+” per la tensione e

con la freccia per la corrente. A volte si usa la freccia anche per la tensione.

I

A+

A

A +

+

V

V = VA – VB > 0

–

Figura A2.3

Figura A2.4

–

Significato

Significato

B

di tensione positiva.

B

di corrente positiva.

Supponendo di aver stabilito che la tensione è positiva in un punto ( A o B), la cor-

rente può essere entrante o uscente da tale punto. Per l’esatta definizione della caratte-

ristica di un bipolo, ossia del legame tra la tensione e la corrente, occorre fissare una

convenzione di segno che permetta di definire operativamente i versi della tensione e

della corrente del bipolo, precisando come si intendono misurate queste due grandezze.

Vengono utilizzate le due seguenti convenzioni di segno:

• convenzione di segno degli utilizzatori (figura A2.5 a, b): si considera positivo il verso

della corrente quando la stessa, all’interno del bipolo, va dal morsetto positivo a quello

negativo della tensione, ossia entra nel bipolo dal punto con tensione positiva;

• convenzione di segno dei generatori (figura A2.6 a, b): si considera positivo il verso

della corrente quando la stessa esce dal bipolo dal morsetto positivo della tensione.

Le due convenzioni di segno indicate possono essere spiegate nel seguente modo: un

generatore è tale in quanto fornisce energia alle cariche elettriche, forzandole all’esterno di

esso dal polo positivo a quello negativo, mentre l’utilizzatore, assorbendo energia elettrica

dal circuito esterno, si comporta in modo opposto.

I

I

+

–

+

–

V

V

V

V

–

+

I

–

+

I

a)

b)

a)

b)

Figura A2.5 a, b

Figura A2.6 a, b

Convenzione di segno degli utilizzatori.

Convenzione di segno dei generatori.

32

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A2.3 Caratteristica esterna

Tra la tensione e la corrente di un bipolo esiste in generale una relazione, che può es-

sere espressa in forma analitica mediante leggi del tipo V = f ( I) e I = g( V), ossia assumendo come variabile indipendente la corrente o la tensione, oppure in forma grafica

sul piano cartesiano.

La curva che indica il legame tensione-corrente viene detta caratteristica esterna

del bipolo (o caratteristica volt-amperometrica).

L’aggettivo “esterna” è significativo: esso indica infatti che il grafico descrive il

comportamento del bipolo verso l’esterno, ossia nei confronti del circuito a cui è

collegato, senza tener conto dei fenomeni che avvengono all’interno del bipolo

stesso.

Riguardo la rappresentazione grafica della caratteristica, esistono due diverse mo-

dalità:

• ponendo sull’asse delle ascisse la corrente e su quello delle ordinate la tensione si

rappresenta graficamente la legge V = f ( I);

• ponendo sull’asse delle ascisse la tensione e su quello delle ordinate la corrente si

rappresenta graficamente la legge I = g( V).

Le figure A2.7 e A2.8 mostrano la caratteristica dello stesso bipolo (per ora non

specificato) nei due modi indicati.

V

I

10 V

50 A

0

50 A

I

Figura A2.7

Caratteristica esterna

di un bipolo nella forma V = f( I).

0

10 V V

Figura A2.8

Caratteristica esterna

di un bipolo nella forma I = g( V).

I due tipi di rappresentazione grafica possono essere usati indifferentemente; nel

prosieguo del testo si utilizzerà prevalentemente il primo tipo.

La forma della caratteristica esterna consente di classificare i bipoli in:

• bipoli lineari, aventi la caratteristica rappresentabile mediante una retta;

• bipoli non lineari, il cui comportamento non è rappresentabile tramite una retta.

Sono di tipo lineare i bipoli aventi le caratteristiche indicate nelle figure A2.7 e

A2.8, mentre la figura A2.9 rappresenta la caratteristica di un elemento non lineare

( diodo).

A2 • Bipoli elettrici e loro collegamenti

33

I

Figura A2.9

O

V

Caratteristica esterna

di un bipolo non lineare ( diodo).

A2.4 Tensione a vuoto e corrente di cortocircuito

Esaminando la caratteristica esterna di un generico bipolo elettrico è possibile definire

le due seguenti grandezze:

• tensione a vuoto V : è la tensione che si ha ai morsetti del bipolo quando è nulla la

0

corrente che vi circola, ossia quando il bipolo funziona a vuoto; essa è rappresen-

tata dal segmento intercettato dalla caratteristica esterna sull’asse della tensione (fi-

gura A2.10);

V

V 0

Figura A2.10

O

Tensione a vuoto

I

I

cc

e corrente di cortocircuito.

• corrente di cortocircuito Icc: è la corrente che si manifesta nel bipolo quando è

nulla la tensione ai morsetti, ossia quando gli stessi sono chiusi in cortocircuito;

graficamente è rappresentata dal segmento intercettato dalla caratteristica esterna

sull’asse della corrente (figura A2.10).

In base ai valori assunti da V e I

0

cc i bipoli si dividono in:

• bipoli passivi (o inerti), quando sia la tensione a vuoto che la corrente di cortocir-

cuito sono nulle e, di conseguenza, la caratteristica passa per l’origine degli assi;

• bipoli attivi, quando la tensione a vuoto e la corrente di cortocircuito sono entrambe

diverse da zero e la caratteristica esterna non passa per l’origine degli assi.

In sostanza, come si vedrà meglio in seguito, in un bipolo attivo è possibile avere

tensione ai morsetti anche in assenza di corrente (o corrente in assenza di tensione),

mentre nel bipolo passivo l’annullamento della tensione implica necessariamente an-

che quello della corrente.

La differenza risulta evidente considerando il comportamento di una batteria elet-

trica per auto e di una lampada: nel primo caso aprendo il circuito si annulla la corrente,

ma la tensione ai morsetti rimane (tensione a vuoto), mentre nel secondo l’apertura del

circuito determina lo spegnimento della lampada e l’annullamento anche della tensione.

34

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A2.5 Bipoli ideali

Lo studio di un circuito elettrico richiede, in genere, una operazione di “modellizza-

zione” del circuito stesso, nel senso che occorre rappresentare un sistema, formato da

componenti reali come generatori, utilizzatori, conduttori di collegamento ecc., me-

diante degli elementi aventi dei comportamenti definiti e soggetti a determinate ipotesi

semplificative.

Per questa ragione vengono introdotti i bipoli ideali, che sono dei bipoli lineari, di

tipo astratto, aventi determinate proprietà e dalla cui composizione si possono ricavare

dei bipoli reali, ancora di tipo lineare.

Generatore ideale di tensione

È un bipolo attivo che mantiene ai suoi morsetti una tensione costante in valore e se-

gno, qualunque sia la corrente erogata. La tensione si indica con E e prende il nome di

tensione impressa o forza elettromotrice; la sua equazione caratteristica è:

V = E

Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura

A2.11 a, b.

I

V

+

+

E

V

Figura A2.11 a, b

V = E

Generatore ideale

di tensione:

–

O

I

a) simbolo;

b) caratteristica

a)

b)

esterna.

La potenza erogata dal generatore è data da:

P = VI = EI

Generatore ideale di corrente

È un bipolo attivo che fornisce una corrente costante in valore e segno, qualunque sia

la tensione ai suoi morsetti. La corrente si indica con I e prende il nome di corrente

0

impressa; la sua equazione caratteristica è:

I = I 0

Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura

A2.12 a, b.

V

I

+

I = I 0

Figura A2.12 a, b

I 0

V

Generatore ideale

di corrente:

O

I

a) simbolo;

–

b) caratteristica

b)

esterna.

a)

b)

A2 • Bipoli elettrici e loro collegamenti

35

La potenza erogata dal generatore è data da:

P 5 VI 5 VI 0

Resistore ideale

È un bipolo passivo che conserva una resistenza elettrica costante qualunque siano i va-

lori assunti dalla tensione e dalla corrente; il suo simbolo è riportato nella figura A2.13 a.

La sua equazione caratteristica si desume dalla legge di Ohm ed è:

V = R I

oppure:

I = G V



a seconda che si consideri come parametro la resistenza o la conduttanza.

La caratteristica esterna è una retta passante per l’origine, avente inclinazione di-

pendente dal valore della resistenza (figura A2.13 b).

I

+

V

V = RI

R

V

–

I

Figura A2.13 a, b

O

Resistore ideale:

a) simbolo;

b) caratteristica

a)

b)

esterna.

Questo tipo di bipolo approssima il comportamento di un resistore reale, qualora si

possano trascurare le variazioni di resistenza dovute alla temperatura e ad altre cause.

La potenza assorbita dal resistore è data da:

V 2

P 5 VI 5 RI 2 5 ––– 5 GV 2

R

Circuito aperto ideale

È un bipolo passivo interessato da corrente nulla qualunque sia la tensione ai suoi mor-

setti e pertanto la sua equazione è:

I = 0

Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura

A2.14 a, b.

I

V

+

V

I = 0

Figura A2.14 a, b

–

Circuito aperto

O

I

ideale:

a) simbolo;

b) caratteristica

b)

esterna.

a)

36

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

La potenza elettrica del bipolo è nulla, essendo data da:

P = VI

con

I = 0

In pratica, questo bipolo approssima il comportamento di un qualunque circuito

aperto, come quello costituito dallo strato d’isolante tra i due poli di un interruttore, en-

tro un determinato limite di tensione, superato il quale la tenuta dell’isolante viene

meno e tra i due poli si manifesta la scarica ( arco elettrico).

Il circuito aperto ideale può anche essere visto come un resistore ideale di resistenza

infinita, che non consente il passaggio di corrente qualunque sia la tensione applicata.

Cortocircuito ideale

È un bipolo passivo che mantiene ai suoi morsetti tensione nulla qualunque sia il va-

lore della corrente e pertanto la sua equazione è:

V = 0

Il simbolo del bipolo e la sua caratteristica esterna sono rappresentati nella figura

A2.15 a, b.

+

V

I

V

Figura A2.15 a, b

V = 0

Cortocircuito

ideale:

–

O

I

a) simbolo;

b) caratteristica

a)

b)

esterna.

La potenza elettrica del bipolo è nulla, essendo data da:

P = VI

con

V = 0

Il cortocircuito ideale è assimilabile a un resistore ideale con resistenza nulla,

per il quale si ha sempre V = 0 3 I = 0 e quindi rappresenta il comportamento di un

qualsiasi collegamento elettrico per il quale sia trascurabile la resistenza.

A2.6 Maglie e nodi, leggi di Kirchhoff

Si consideri un insieme di bipoli elettrici collegati tra loro, costituenti in generale una

rete elettrica.

Si definisce maglia una qualunque successione di bipoli della rete, scelti in modo da co-

stituire un percorso chiuso.

Si definisce nodo un qualsiasi punto della rete a cui sono connessi più di due bipoli.

Si consideri la rete rappresentata nella figura A2.16, costituita da sei generici bi-

poli collegati tra loro da corto circuiti ideali; in essa si possono individuare tre ma-

glie (percorsi ABCDEFGA, ABCDA, ADEFGA) e due nodi (punti A e D), a ognuno

dei quali sono collegati tre bipoli. Gli altri punti della rete indicati con lettere non

sono nodi, dato che non soddisfano la condizione enunciata, essendo collegati a due

soli bipoli.

Si definiscono lati di una rete le parti che collegano tra loro due nodi adiacenti e che

comprendono uno o più bipoli.

A2 • Bipoli elettrici e loro collegamenti

37

G

A

B

4

1

F

3

5

2

Figura A2.16

6

Esempio di rete

E

D

C

di bipoli elettrici.

Nel caso della figura A2.16 vi sono tre lati, costituiti dai percorsi tra i nodi A e D e

comprendenti, rispettivamente, i bipoli 1 e 2, il bipolo 3 e i bipoli 4, 5 e 6.

Ai nodi e alle maglie di una rete vengono applicate le leggi di Kirchhoff delle cor-

renti e delle tensioni, detti anche primo e secondo principio di Kirchhoff.

Legge di Kirchhoff delle correnti (o primo principio di Kirchhoff)

Si consideri (figura A2.17) il nodo A di una generica rete elettrica, in cui convergono

i bipoli 1, 2, 3, 4, 5, ognuno percorso da corrente nel verso indicato.

2

I 2

I 1

I 3

A

1

3

I 4

I 5

5

4

Figura A2.17

Legge di Kirchhoff

delle correnti.

In regime stazionario non ci deve essere variazione di carica elettrica nel nodo, in

modo che il suo potenziale rimanga costante e quindi, nello stesso intervallo di tempo,

alla carica che arriva al nodo deve corrispondere una uguale quantità di carica in par-

tenza dallo stesso.

Dato che la carica nell’unità di tempo corrisponde alla intensità di corrente, risulta

evidente che la corrente totale entrante nel nodo (somma delle singole correnti dirette

verso il nodo) deve essere uguale alla corrente totale uscente dal nodo (somma delle

singole correnti dirette dal nodo verso l’esterno).

Quanto sopra costituisce la legge di Kirchhoff delle correnti (KLC: Kirchhoff ’s

Law Currents), così esprimibile:

È la somma delle correnti dirette verso un nodo di una rete elettrica è uguale alla

somma delle correnti che se ne allontanano.

In forma analitica si ha:

I + I + I = I + I

[A2.1]

1

3

4

2

5

38

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Portando tutti i termini al primo membro, l’equazione [A2.1] diventa:

I − I + I + I − I =

1

2

3

4

5

0

[A2.2]

in cui le varie correnti compaiono in valore e segno, positive quelle entranti e negative

quelle uscenti.

Poiché cambiando segno a tutti i termini l’equazione [A2.2] rimane soddisfatta, si

ha anche:

− I + I − I − I + I

1

2

3

4

5 = 0

[A2.3]

in cui figurano come negative le correnti entranti e con segno positivo quelle uscenti.

Le considerazioni precedenti consentono di esprimere la legge di Kirchhoff delle

correnti anche nel modo seguente:

È attribuendo un verso arbitrario alle correnti che confluiscono in un nodo, la

somma algebrica delle varie intensità di corrente deve essere nulla.

L’arbitrarietà del verso è giustificata dall’equivalenza delle espressioni [A2.2] e

[A2.3].

È evidente però che, in base al regime di funzionamento della rete, i versi delle va-

rie correnti sono definiti. Come si vedrà in dettaglio nel Modulo B, riguardante la riso-

luzione di reti complesse, l’applicazione dei principi di Kirchhoff porta a un sistema di

equazioni aventi come incognite le correnti dei vari lati, risolvendo il quale si determi-

nano, in valore e segno, le varie correnti.

L’esame dei segni dei vari risultati porta alle seguenti conclusioni:

• per i lati con correnti positive il verso effettivo della corrente corrisponde a quello

arbitrariamente scelto all’atto della scrittura delle equazioni;

• per i lati con correnti negative il verso effettivo della corrente è opposto a quello ar-

bitrario.

Calcolare, per la parte di rete di figura A2.18, il valore della corrente nel bipolo 3.

ESEMPIO

1

I 1 = 0,5 A

I 2 = 1 A

1

A

2

I 3

3

Figura A2.18

Esempio 1.

■ La corrente I dovrà essere senz’altro diretta verso il nodo A, per bilanciare la maggior cor-

3

rente uscente e, quindi, si avrà:

I + I = I

1

3

2

da cui:

I = I − I = 1 − 0,5 = 0,5 A

3

2

1

A2 • Bipoli elettrici e loro collegamenti

39

Legge di Kirchhoff delle tensioni (o secondo principio di Kirchhoff)

Si consideri la maglia rappresentata nella figura A2.19, formata da cinque generici bi-

poli, sui quali sono state indicate le polarità delle tensioni.

Se, partendo da un punto generico (per esempio dal nodo A), si effettua un percorso

chiuso secondo un verso di percorrenza arbitrario, orario o antiorario, e si sommano le

tensioni dei singoli bipoli, si ottiene una tensione risultante nulla, in quanto la d.d.p.

elettrico tra un punto e se stesso è necessariamente zero ( VAA = 0).

A

E

5

V 5

+ –

+

–

1 V 1

V 4 4

–

+

B

+ V 2

V 3 +

D

2

–

–

3

Figura A2.19

C

Legge di Kirchhoff

delle tensioni.

Supponendo di percorrere la maglia in senso antiorario e considerando positive

le tensioni dei bipoli che presentano, in base al senso di percorrenza scelto, come

punto d’ingresso il morsetto con tensione positiva e come punto d’uscita quello ne-

gativo, si ha:

V +

−

+

−

=

1

V 2 V 3 V 4 V

[A2.4]

5

0

Cambiando segno a tutti i termini, l’equazione [A2.4] rimane soddisfatta e quindi

si ha anche:

− V 1 − V 2 + V 3 − V 4 + V 5 = 0

[A2.5]

Il cambiamento di segno equivale a considerare positive le tensioni dei bipoli che

vengono percorsi dal morsetto negativo a quello positivo della tensione e quindi la

scelta della convenzione di segno è indifferente.

L’equazione [A2.5] si ottiene anche percorrendo la maglia in senso orario e adot-

tando la prima convenzione di segno, il che dimostra che anche la scelta del senso di

percorrenza è ininfluente sull’equazione.

Quanto sopra costituisce la legge di Kirchhoff delle tensioni (KLV: Kirchhoff ’s

Law Voltages), così esprimibile:

È la somma algebrica delle tensioni che agiscono in qualsiasi maglia di una rete

elettrica è uguale a zero.

Nelle espressioni [A2.4] e [A2.5] le tensioni dei singoli bipoli dovranno essere poi

esplicitate, utilizzando le leggi relative ai bipoli stessi, come evidenziato nell’esempio

seguente.

40

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Scrivere l’equazione di Kirchhoff delle tensioni per la maglia di figura A2.20.

ESEMPIO

2

A

E

+

1

–

+

R 3

–

I 3

–

R 1

+

I 1

I 2

Figura A2.20

C

–

+

+

–

B

R

Esempio 2.

E

2

2

■ Nello schema in esame i tre lati della maglia sono costituiti da generatori ideali di tensione e

da resistori; per questi bipoli valgono le seguenti regole:

• le tensioni dei generatori ideali sono già definite in valore e segno, dato che corrispondono

alle f.e.m.;

• le tensioni dei resistori sono date dai prodotti V = RI, con il segno positivo nel morsetto in

cui entra la corrente (convenzione di segno degli utilizzatori).

Percorrendo la maglia in senso antiorario e considerando positive le tensioni dei bipoli in cui

si entra dal morsetto “+”, l’equazione richiesta è:

E − R I − E + R I − R I = 0

[A2.6]

1

1 1

2

2 2

3 3

È interessante osservare che per i resistori aventi corrente con il verso concorde a quello di per-

correnza della maglia le relative tensioni figurano nell’equazione con il segno positivo e viceversa.

Dall’esempio precedente si possono ricavare le seguenti regole pratiche per la

scrittura della legge di Kirchhoff delle tensioni:

È per i generatori ideali di tensione le relative f.e.m. saranno considerate positive

se, in base al verso di percorrenza scelto, si entra dal morsetto positivo del gene-

ratore stesso e viceversa;

È per i resistori le relative tensioni saranno considerate positive se il verso di per-

correnza coincide con quello della corrente e viceversa.

Dato che è possibile sempre invertire il segno dei vari termini dell’equazione è cor-

retta anche la scelta opposta; nel prosieguo del testo, per evitare confusioni, le equa-

zioni delle tensioni verranno scritte con le convenzioni sopra indicate.

A2.7 Tensione tra due punti

Si riconsideri il circuito di figura A2.20 dell’esempio 2. L’equazione [A2.6] può essere

scritta nel modo seguente:

E − R I − E + R I = R I

1

1

1

2

2

2

3

3





Il secondo membro dell’equazione rappresenta la tensione sul resistore R , ossia la

3

tensione tra i punti A e B; data l’uguaglianza dei due membri è evidente che anche il

primo corrisponde alla stessa tensione V

e quindi si può scrivere:

AB

A2 • Bipoli elettrici e loro collegamenti

41

V

= R I

AB

3

3

V

= E 1 − R I

1

1 − E 2 + R

I

AB

2

2



Questo consente di formulare la seguente regola per il calcolo della tensione tra

due punti di una rete elettrica:

È per calcolare la tensione tra due punti di una rete è necessario scegliere un

percorso qualsiasi che vada dal primo al secondo punto e sommare le tensioni

dei vari bipoli incontrati lungo il percorso, secondo le regole indicate per la

legge di Kirchhoff delle tensioni, ossia considerando positive le f.e.m. dei bi-

poli attivi quando il primo morsetto incontrato è il “+” e viceversa e positive le

tensioni sui resistori quando il percorso coincide con quello della corrente e

viceversa.

Calcolare la tensione V

per la rete di figura A2.21, di cui sono già note le f.e.m. dei bipoli at-

AC

ESEMPIO 3

tivi e le correnti nei vari lati.

R 1

A

R 3

B

E = 80 V

= 20

1

R 1

Ω

I = 2,75 A R = 20 Ω

I

1

2

5

I

I

I

I = 1,25 A R = 10 Ω

1

2

I 3

4

2

3

I = 1,5 A

= 20

3

R 4

Ω

+

+

I = 0,5 A

= 10 V

4

E 5

E 1

R 2

R 4

E 5

I = 1 A

5

Figura A2.21

Esempio 3.

C

■ Per andare da A a C sono possibili quattro differenti percorsi e quindi si può calcolare la ten-

sione richiesta in quattro modi differenti, ottenendo sempre lo stesso risultato:

V

= − R I

20

2, 75



80

25 V

V

= R I

20 1, 2

25 = 25 V

2 2 =

×

1 1 + E 1 = −

×

+

=

AC

AC

V

= R I + R I

,

,

V

= R I + E

10 1, 5



10

25 V

3 3

5 =

×

+

=

AC

= 10 ×1 5 + 20 × 0 5 = 25 V

3 3

4 4

AC

La scelta del percorso più comodo per calcolare la tensione tra due punti dipende dai dati a

disposizione; nel caso in esame, conoscendo tutte le correnti, era possibile avvalersi di tutti i

percorsi; è evidente che quello che consente il calcolo più immediato è il percorso che com-

prende il solo resistore R .

2

Per la rete di figura A2.22 calcolare la tensione V

ai capi del generatore ideale di corrente.

AB

ESEMPIO 4

R

A

1

I = 0,5 A

01

I 2

R = 50

1

Ω

E = 12 V

1

+

R = 100

2

Ω

I 01

E 1

R 2

Figura A2.22

B

Esempio 4.

42

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

■ Il generatore ideale di corrente è un bipolo in cui è definito il valore della corrente, ma non

quello della tensione ai capi, che dipende dal regime di funzionamento del circuito; per questa

ragione non è possibile scegliere come percorso quello comprendente il generatore stesso.

Ricavando la tensione dai due percorsi possibili e tenendo conto che I = 0,12 A ( E / R ), si

2

1

2

ottiene:

V

= R I

50

0, 5



12

37 V

1 01 + E 1 =

×

+

=

AB

V

= R I

50

0 × 0,5 + 100 × 0,12 = 37 V

1 01 + R I

2 2 =

AB

A2.8 Bipoli in serie, in parallelo, in serie-parallelo

Si consideri, nel circuito di figura A2.22, il collegamento tra il generatore ideale di corrente

I e il resistore R . Esso è tale che la corrente impressa dal generatore interessa anche il re-

01

1

sistore, non essendoci bipoli intermedi in grado di derivare una parte della corrente.

Tale collegamento è detto in serie; in generale si ha che due o più bipoli sono col-

legati in serie quando sono soggetti alla stessa corrente.

Il collegamento in serie è caratterizzato dall’assenza di nodi tra i vari bipoli, dato

che nei punti intermedi (punto A di figura A2.22) confluiscono sempre due soli bipoli.

Nella figura A2.23 è rappresentata una serie di n bipoli, tutti caratterizzati dalla

stessa corrente I ma da tensioni diverse V , V ,…, V e facenti capo ai punti A e B. Nei 1

2

n

riguardi della rete a cui sono collegati il complesso è equivalente a un unico bipolo,

avente come corrente il valore I e come tensione totale la tensione V , calcolata col

AB

metodo della tensione tra due punti.

A

+

I

1

V 1

A

+

2

V

I

2

VAB

VAB

− B

Figura A2.23

n

Vn

Serie di n bipoli

e bipolo

equivalente.

− B

Si parla in questo caso di equivalenza esterna, nel senso che è possibile sostituire

a una serie di bipoli un bipolo equivalente avente la stessa tensione e la stessa corrente,

senza modificare il comportamento del circuito esterno.

L’equivalenza non vale ai fini interni: è evidente, infatti, che nel bipolo equivalente

non figurano più le tensioni dei singoli bipoli componenti.

A2 • Bipoli elettrici e loro collegamenti

43

Si consideri ora, sempre per il circuito di figura A2.22, il collegamento tra il gene-

ratore ideale di tensione E e il resistore R .

1

2

I due bipoli sono connessi in modo tale che la tensione impressa dal generatore agi-

sce anche sul resistore, ossia sono sottoposti alla stessa tensione.

Tale collegamento è detto in parallelo o in derivazione; in generale si ha che due

o più bipoli sono collegati in parallelo quando sono soggetti alla stessa tensione.

Il collegamento in parallelo è caratterizzato dal fatto che i bipoli sono collegati agli

stessi nodi della rete.

Nella figura A2.24 è rappresentato un parallelo di n bipoli, tutti caratterizzati dalla

stessa tensione V ma da correnti diverse I , I ,…, I

1

2

n e collegati ai nodi A e B. Anche in

questo caso è possibile sostituire il complesso di n bipoli con un unico bipolo equiva-

lente, caratterizzato dalla stessa tensione V e dalla corrente totale I, somma algebrica

della corrente dei singoli bipoli.

I

A

+

I

I

n

1

I

I 2

+

A

V

1

2

n

V

−

B

Figura A2.24

Parallelo di n bipoli

−

e bipolo

B

equivalente.

Si definiscono reti di tipo serie-parallelo quelle reti costituite da bipoli tutti col-

legati in serie o in parallelo; in questi casi si può arrivare al bipolo equivalente me-

diante successive riduzioni di bipoli in serie o in parallelo.

Non tutte le reti sono di tipo serie-parallelo: un esempio è la rete a ponte di fi-

gura A2.25.

A

1

2

B

3

C

4

5

Figura A2.25

D

Rete a ponte.

In questo caso non è possibile individuare una successione di operazioni di ridu-

zione di tipo serie-parallelo che consenta di arrivare al bipolo equivalente. Nel caso che

i bipoli siano tutti resistori, il bipolo equivalente si può determinare con le trasforma-

zioni stella-triangolo di cui al paragrafo A2.14.

44

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A2.9 Collegamento in serie dei resistori

Si considerino (figura A2.26) n resistori collegati in serie e quindi interessati dalla

stessa corrente I, circolante dal morsetto A al morsetto B in seguito all’applicazione

della tensione V ai capi della serie.

I

A +

+

R 1

V 1

–

+

I

A +

R 2

V 2

–

V

Req

V

+

Ri

Vi

–

–

B

+

Figura A2.26

Rn

Vn

n resistori in serie

e resistore

–

–

equivalente.

B

Il problema è quello di determinare la resistenza del resistore equivalente alla serie,

ossia di quel resistore che, sottoposto alla stessa tensione, assorbe il medesimo valore di

corrente; l’inserzione del resistore equivalente al posto della serie originaria non com-

porta variazioni per la rete esterna di alimentazione.

Tenendo conto che le tensioni sui singoli resistori hanno tutte la polarità positiva

nel punto di ingresso della corrente, la tensione totale tra i punti A e B si calcola sem-

plicemente come somma delle tensioni dei singoli resistori:

V = R

K

1 I + R 2 I + … + Rn I

V = ( R

K

1 + R 2 +… + Rn ) I

[A2.7]

Applicando la legge di Ohm al resistore equivalente, di resistenza Req, si ottiene:

V = ReqI

[A2.8]

Il confronto tra le espressioni [A2.7] e [A2.8] consente di trovare immediatamente la

formula per il calcolo della resistenza equivalente di una serie di n resistori:

Resistenza

equivalente

Req = R

K

1 + R 2 + … + Rn

[A2.9]

nel collegamento

in serie

Dall’espressione [A2.9] discende la regola:

È la resistenza equivalente di n resistori in serie è data dalla somma delle resistenze

dei singoli resistori.

A2 • Bipoli elettrici e loro collegamenti

45

La [A2.9] può anche essere scritta in forma contratta, indicando con R la resistenza

i

del generico termine i-esimo della serie e introducendo il concetto di sommatoria:

n

R

=

R

∑

eq

i

[A2.10]

i=1

Nel caso particolare di n resistori aventi uguale resistenza R, la resistenza equiva-

lente risulta pari a n volte la resistenza di un singolo resistore:

Serie di n

R

= nR

eq

[A2.11]

resistori uguali

Tenendo conto che, per effetto Joule, ogni resistore assorbe dal circuito esterno una

potenza elettrica data dall’espressione [A1.26], le potenze assorbite dai singoli resi-

stori della serie sono pari a:

P = R I 2

P = R I 2

... P = R I 2

1

1

2

2

n

n

La potenza totale assorbita dalla serie risulta pari a:

P = R I 2

2

2

2

K

…

K

1

+ R I

2

+ + R I = ( R 1 + R 2 +…+ R ) I

[A2.12]

t

n

n

e, quindi:

2

Potenza totale

P = R I

t

eq

[A2.13]

della serie

L’espressione [A2.13] porta alla conclusione, a cui si poteva arrivare anche intuiti-

vamente, che:

È la potenza totale assorbita da un gruppo di resistori in serie è, a parità di corrente,

uguale a quella assorbita dal resistore equivalente.

Calcolare la resistenza equivalente di una serie di tre resistori aventi resistenze pari a 100 Ω ,

ESEMPIO 5

180 Ω , 220 Ω . Calcolare le potenze assorbite dai singoli resistori e quella totale, supponendo

di applicare alla serie una tensione totale di 15 V.

■ La resistenza equivalente è data da:

Req = R 1 + R 2 + R 3 = 100 +180 + 220 = 500 Ω

La corrente che interessa tutta la serie è pari a:

V



15

I =

=

= 0, A

03

= 30 mA

R

500

eq

Le potenze dei singoli resistori sono date da:

P = R I 2

2

= 100 × 0,03 = 0,09 W = 90 mW P = R I 2 = 180 × 0,032 = ,

0 162 W=162 mW

1

1

2

2

P = R I 2

2

= 220×0,03 = 0 198

,



W =198 mW

3

3

La potenza totale può essere calcolata nei due seguenti modi, ottenendo il medesimo risultato:

P = P

90 162 198

450 mW

P = R I 2 = 500 × 0,032 = ,

0 45 W = 450 mW

1 + P 2 + P 3 =

+

+

=

t

t

eq

46

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Una serie di quattro resistori uguali, alimentata con tensione 12 V, assorbe la potenza di 2 W.

ESEMPIO

6

Calcolare il valore della resistenza di ogni resistore.

■ Per risolvere il quesito è opportuno modificare la [A2.13], cercando un legame tra la potenza

totale e la tensione.

V

Dalla legge di Ohm si ottiene I =

; sostituendo nella [A2.13] e semplificando si ha:

Req

V 2

P =

t

[A2.14]

Req

La formula inversa della [A2.14] consente di ricavare la resistenza equivalente:

V 2

2

12

R

=

=

= 72 Ω

eq

P

2

t

1

Trattandosi di quattro resistenze uguali, la resistenza di ogni resistore è

di quella totale:

4

R

72

R = eq =

= 18 Ω

4

4

A2.10 Regola del partitore di tensione

Si riconsideri la serie di figura A2.26, con lo scopo di calcolare la tensione ai capi di un

qualsiasi resistore. Applicando la legge di Ohm a un generico resistore della serie (ter-

mine i-esimo), si ha:

V = R I

i

i

Ricavando la corrente dalla [A2.8] e sostituendo si ha:

V

V = R

i

i Req

ossia:

Tensione ai capi

di un generico

Ri

[A2.15]

=

resistore

V

V

i

R

K

1 + R 2 + … + R

della serie

n

L’espressione [A2.15] consente di calcolare la tensione ai capi di un resistore della

serie in funzione della tensione totale e costituisce la regola del partitore di tensione,

così esprimibile:

È la tensione su un qualsiasi resistore di un gruppo di resistori connessi in serie è pari

alla tensione totale moltiplicata per un coefficiente di riduzione, dato dal rapporto

tra la resistenza del resistore considerato e quella equivalente della serie.

È possibile notare che la tensione è proporzionale alla resistenza e quindi per il col-

legamento in serie vale la regola che:

È il resistore di resistenza maggiore è soggetto alla tensione maggiore e viceversa,

ossia la tensione si ripartisce in maniera direttamente proporzionale alle resi-

stenze dei vari elementi della serie.

Nel caso di n resistenze uguali di valore R, l’espressione [A2.15] diventa:

R

V = V

i

nR

A2 • Bipoli elettrici e loro collegamenti

47

da cui:

Ripartizione

V

della tensione

V =

[A2.16]

i

tra n resistori

n

uguali in serie

e, quindi, la tensione totale si ripartisce in n parti uguali.

Calcolare le tensioni parziali ai capi dei tre resistori dell’esempio 5.

ESEMPIO 7

■ Applicando la regola del partitore di tensione si ha:

R



100





R

180



V = V

1

= 15

= 3 V

2

V = V

= 15

= 5,4

V

1

2

R + R + R

100 + 180 + 220

R + R + R

100 + 180 + 2220

1

2

3

1

2

3



R

220

3

V = V

= 15

= 6,6

V

3

R + R + R

100 + 180 + 220

1

2

3

A2.11 Collegamento in parallelo dei resistori

Si considerino (figura A2.27) n resistori collegati in parallelo tra i nodi A e B e quindi soggetti tutti alla stessa tensione V, supposta positiva sul morsetto A. Nei singoli resistori, da A verso B, circoleranno delle correnti, la cui somma, per il primo principio di

Kirchhoff, sarà pari alla corrente totale I.

Figura A2.27

I

n resistori in

+

A

parallelo e resistore

equivalente.

I

A+

I 1

I 2

Ii

In

R 1

R 2

Ri

Rn

V

Req

V

–

B

B

–

Anche in questo caso il problema consiste nel determinare la resistenza del resistore

equivalente, che sarà pertanto interessato dalla corrente totale e dalla tensione V co-

mune a tutti i resistori.

Utilizzando le conduttanze dei vari resistori si ottiene la corrente totale:

I = I

K

…

K

1 + I 2 +

+ I = G V

1

+ G V

2

+…+ G V

n

n

I = ( G

K

1 + G 2 + … + G ) V

[A2.17]

n

Applicando la stessa legge al resistore equivalente, di conduttanza G , si ottiene:

eq

I = G V

[A2.18]

eq

48

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Il confronto tra la [A2.17] e la [A2.18] consente di esprimere la conduttanza equi-

valente in funzione delle conduttanze dei singoli resistori:

Conduttanza

equivalente

=

K

1 +

2 +… +

nel collegamento

G

G

G

G

[A2.19]

eq

n

in parallelo

Dall’espressione [A2.19] discende la regola:

È la conduttanza equivalente di n resistori in parallelo è data dalla somma delle

conduttanze dei singoli resistori.

Indicando con G la conduttanza del termine i-esimo del parallelo, si ha anche:

i

n

G = ∑ G

[A2.20]

eq

i

i=1

Nel caso particolare di n resistori aventi uguale conduttanza G, la conduttanza

equivalente risulta pari a n volte la conduttanza di un singolo resistore:

Conduttanza

equivalente

=

di n resistori

G

nG

[A2.21]

eq

uguali in parallelo

Nota la conduttanza equivalente, è immediato il calcolo della resistenza equiva-

lente, utilizzando l’espressione generale:

R = 1

eq

Geq

Volendo comunque esprimere la resistenza equivalente in funzione delle singole re-

sistenze, si può esplicitare la formula precedente, ottenendo:

1

R =

eq

G

K

1 + G 2 + … + Gn

Resistenza

1

equivalente

R =

eq

1

1

1

nel collegamento

[A2.22]

+

+ ... +

in parallelo

R 1

R 2

Rn

Nel caso di n resistori uguali, dalla [A2.21] si ottiene facilmente:

1

1

1

R =

=

=

eq

G

nG

1

eq

n R

da cui:

Parallelo

R

di n resistori

=

[A2.23]

Req

uguali

n

L’espressione [A2.23] mostra che

È la resistenza equivalente di n resistori uguali in parallelo è pari alla resistenza di

un singolo resistore diviso il numero di rami del parallelo.

Particolarmente importante è il caso di due resistori in parallelo, di resistenze R e

1

R . Dall’espressione [A2.22] si ricava:

2

A2 • Bipoli elettrici e loro collegamenti

49

1

1

R

=

=

eq

1

1

R 1 + R

+

2

R

R

R R

1

2

1 2

Resistenza

R R

1 2

equivalente

R

=

eq

[A2.24]

di due resistori

R 1 + R 2

in parallelo

Utilizzando l’espressione [A1.29], le potenze assorbite dai singoli resistori del

parallelo sono pari a:

P

G V 2

=

P

G V 2

=

P = G V 2

…

1

1

2

2

n

n

La potenza totale assorbita dal parallelo sarà quindi uguale a:

P = G V 2

2

2

2

K

…

(

K

…

[A2.25]

1

+ G V

2

+ + G V = G 1 + G 2 + + G V

t

n

n )

e, pertanto:

2

Potenza totale

P = G V

t

eq

[A2.26]

del parallelo

L’espressione [A2.26] porta alla conclusione che la potenza totale assorbita da un

gruppo di resistori in parallelo è, a parità di tensione, uguale a quella del resistore

equivalente.

La regola enunciata, verificata sia per il collegamento in serie che per quello in

parallelo, ha validità generale e si può così esprimere:

È la potenza totale di un gruppo di resistori, pari alla somma delle singole potenze, è

uguale a quella del resistore equivalente, qualunque sia il collegamento dei resistori.

Calcolare la resistenza equivalente di tre resistori in parallelo, aventi resistenze pari a 1,2 kΩ ,

ESEMPIO 8

1,8 kΩ , 3,6 kΩ; supponendo di applicare al parallelo la tensione V = 48 V, calcolare le potenze assorbite dai singoli resistori e quella totale.

■ Le conduttanze dei vari resistori sono uguali a:

1

1

1

1

1

1

G

3

=

=

= 0,833



×10− S G =

=

=

× −

0 556 10 3

,



S

3

G

,



S

3 =

=

= 0 278 × −

10

1

2

R

3

1, 2 × 10

R

3

1, 8 × 10

R

3, 6

3

3

×10

1

2

Applicando la [A2.19] si ottiene:

G

= G + G + G = ( ,

+ ,

+ ,

) ×

−3

0 833 0 556

0 278

10

1, 667 ×

−

10 3 S

1

2

3

=

eq

e, quindi:

1

1

R

=

=

= 600 Ω

eq

G

1 667 ×

−

10 3

,

eq

Allo stesso risultato si arriva operando con le resistenze, mediante la formula [A2.22]:



1



1



1

R

=

=

=

eq

= 3,6 = 0,6 kΩ = 600 Ω

1

1

1

1

1

1

3 + 2 + =

1

6

+

+

+

+

R

R

R

1, 2

1, 8

3, 6

3, 6

1

2

3

50

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Le potenze assorbite dai singoli resistori sono date da:

P = G V 2

3

−

2

= 0,833 ×10 × 48 = 1,92 W

P = G V 2 = 0,556 × 110 3

− × 482 = 1,28 W

1

1

2

2

2

P

G V

0, 278 10 3

−

=

=

×

× 482 = 0,64 W

3

3

e, quindi, la potenza totale è pari a:

P = P

1,92 1,28

0 64

,

3 84

,

W

1 + P 2 + P 3 =

+

+

=

t

Allo stesso risultato si perviene applicando la formula [A2.26]:

P = G V 2 = ,

× −3 × 2

1 667 10

48 = 3,84 W

t

eq

Quattro resistori uguali, connessi in parallelo e alimentati con tensione 20 V, assorbono una po-

ESEMPIO

9

tenza totale di 16 W. Calcolare il valore della resistenza di ogni resistore.

■ Applicando le formule inverse ricavabili dalla [A2.26] e della [A2.21] si ottiene:

P

16

G

0, 04

G

t

=

=

= 0,04

S

G

eq

=

=

= 0,01 S

eq

V 2

2

20

n

4

e, quindi, la resistenza di ogni resistore è data da:

1

1

R =

=

= 100 Ω

G

0, 01

A2.12 Regola del partitore di corrente

Si riconsideri il parallelo di figura A2.27, con l’intento di calcolare la corrente che in-

teressa un generico resistore. Applicando la legge di Ohm (espressione [A1.10]) al ter-

mine i-esimo del parallelo, si ha:

I = G V

i

i

Ricavando la tensione dalla [A2.18] e sostituendo si ottiene:

I

I = G

i

i Geq

ossia:

Corrente in un

G

generico resistore

I = I

i

i

[A2.27]

del parallelo

G

K

1 + G 2 + … + Gn

L’espressione [A2.27] consente di calcolare la corrente in un ramo del parallelo in

funzione della corrente totale e costituisce la regola del partitore di corrente, così

esprimibile:

È la corrente in un qualsiasi resistore di un gruppo di resistori connessi in parallelo

è pari alla corrente totale moltiplicata per un coefficiente di riduzione, dato dal rap-

porto tra la conduttanza del resistore considerato e quella equivalente del parallelo.

Si può notare che la corrente è proporzionale alla conduttanza e quindi, per il colle-

gamento in parallelo, vale la regola che:

È il resistore di conduttanza maggiore (ossia di resistenza minore) è interessato dalla

corrente maggiore e viceversa.

Nel caso di due soli resistori in parallelo (arco doppio) è possibile ricavare due for-

mule operative molto usate in pratica, utilizzando l’espressione [A2.24]. Con semplici

passaggi si ottiene:

A2 • Bipoli elettrici e loro collegamenti

51

1

1

G

R

R

1

I = I

1 = I 1 = I

1

I

1

G

1

R +

=

R

⎛

⎞

eq

1

2

R + R

R

1

2

R

R R

1

eq

1 2

⎝⎜ R R ⎠⎟

1 2

e, infine:

R

I = I

2

[A2.28]

1

R + R

1

2

Regola

del partitore

In modo analogo si ricava la corrente nell’altro resistore:

di corrente

nel caso

di due resistori

R

I = I

1

2

[A2.29]

R + R

1

2

L’esame delle espressioni [A2.28] e [A2.29] consente di formulare la seguente

regola:

È la corrente in uno dei due rami di un arco doppio è data dalla corrente totale per

il rapporto di riduzione tra la resistenza dell’altro ramo e la somma delle due re-

sistenze.

Nel caso di n resistenze uguali di valore R, l’espressione [A2.27] diventa:

G

I = I

i

nG

da cui:

Ripartizione

I

della corrente

I =

[A2.30]

i

tra n resistori

n

uguali in parallelo

e, quindi, la corrente totale si ripartisce in n parti uguali.

Calcolare le correnti parziali nei tre resistori dell’esempio 8.

ESEMPIO 10

■ La corrente totale è data da:

I = G V =

× −

1 667 10 3

,

× 48 = 80 mA

eq

Applicando la regola del partitore di corrente si ha:

G

3

0, 833 10−





I = I

1

=

×

80

40 mA

1

G + G + G

(0,833+ 0,556 + 0 278)

=

10 3

,

−



1

2

3

G

3

0, 556 10−





I = I

2

=

×

80

26, 7 mA

2

G + G + G

(0,833+ 0,556 + 0 278)

=

10 3

,

−



1

2

3

G

3

0, 278 10−





I = I

3

=

×

80

13, 3 mA

3

G + G + G

(0,833+ 0,556 + 0 278)

=

10 3

,

−



1

2

3

52

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A2.13 Risoluzione dei circuiti con resistori

in serie-parallelo

Per un circuito comprendente solo resistori collegati in serie o in parallelo e alimentato

su una coppia di morsetti, il calcolo della resistenza equivalente, delle correnti e delle

tensioni dei singoli resistori si può effettuare con un algoritmo di calcolo composto dai

seguenti passi:

• analisi della rete, con l’individuazione dei collegamenti tra i bipoli;

• riduzione al resistore equivalente dei gruppi di bipoli per i quali è stato individuato

il collegamento, fino ad arrivare a un unico bipolo;

• schematizzazione dei circuiti derivanti dalle varie riduzioni effettuate;

• calcolo delle correnti e delle tensioni per i vari circuiti equivalenti, partendo dall’ul-

timo, fino a risolvere completamente la rete; per tale calcolo si utilizzano la legge di

Ohm, i principi di Kirchhoff e le regole del partitore di tensione e di corrente.

I seguenti esempi hanno lo scopo di chiarire quanto indicato.

Data la rete resistiva di figura A2.28 calcolare la resistenza equivalente tra i morsetti A e B ; ESEMPIO 11

calcolare inoltre le correnti e le tensioni nei vari resistori quando V

= 50 V.

AB

A

I

C

R 2

I 2

D

I 67

+

+

–

V

I

2

3

+

+

I 1

R 3

V 3

R 6

V 6

R

+

1 = 50 Ω R 2 = 10 Ω

–

–

V

E

R 3 = 30 Ω R 4 = R 5 = 120 Ω

AB

R 1

V 1

+

+

+

–

R 6 = 40 Ω R 7 = 80 Ω

R 4

V 4 R 5

V 5

R 7

V 7

– I

–

–

5

I 4

Figura A2.28

–

Esempio 11.

B

F

■ L’esame della rete mostra che:

• la corrente totale I si ripartisce, in corrispondenza del nodo C, nelle correnti I e I ; 1

2

• nel nodo D la corrente I si divide nelle correnti I e I ;

2

3

67

• la corrente I si divide, a sua volta, nelle correnti I e I (nodo E); le due correnti sono uguali, 3

4

5

essendo R = R ;

4

5

Figura A2.29 a, b

• i resistori R e R sono in serie, in quanto interessati dalla stessa corrente I ;

6

7

67

Successive riduzioni

• i resistori R e R sono in parallelo, soggetti alla stessa tensione V = V = V .

4

5

EF

4

5

del circuito di

Eseguendo queste prime riduzioni si ottiene lo schema di figura A2.29 a, in cui non com-

figura A2.28.

paiono più le tensioni V e V e le correnti I e I .

6

7

4

5

R

A

I

C

R 2

I

I

2

I

2

D

A

C

2

D

+

+

+

–

V

+ V –

2

I 3

2

I

+

I

I

1

67

1

R 3

V 3

+

+

+

–

+

VAB

R 1

V 1

E

R

V

R

67

V 67

AB R 1

V 1

37

V 37

–

+

–

–

–

R 45

V 45

–

– B

F

a)

B

F b)

A2 • Bipoli elettrici e loro collegamenti

53

A

I

C

I 2

A

I

+

+

I 1

+

+

VAB

R 1

V 1

R 27

V 27

VAB

Req

–

–

Figura A2.29 c, d

Successive riduzioni

–

–

del circuito di figura

B

F

c)

B

d)

A2.28.

Osservando la nuova rete si può notare che:

• i resistori R ed R sono in serie, in quanto percorsi dalla stessa corrente I ;

3

45

3

• la serie precedente è in parallelo col resistore R , in quanto ambedue soggetti alla tensione

67

V .

DF

Effettuando queste riduzioni si ottiene lo schema di figura A2.29 b, dal quale risulta che i

resistori R ed R sono in serie in quanto interessati dalla stessa corrente I .

2

37

2

Si ottiene quindi lo schema di figura A2.29 c, in cui i resistori R ed R sono in parallelo

1

27

perché soggetti entrambi alla tensione V

= V e quindi possono essere ridotti alla resistenza

AB

CF

equivalente R (figura A2.29 d).

eq

Applicando le regole di riduzione valide per il collegamento in serie e per quello in parallelo

si ottiene:

R

120

4 R 5

R

R =

+

= 40 + 80 = 120 Ω

67

R 6

R 7

R

4

=

=

=

= 60 Ω

45

R +

2

2

4

R 5

R

90 120

35 R

R =

+

= 30 + 60 = 90 Ω

R

67

=

=

×

= 51,4 Ω

35

R 3 R 45

37

R +

90 + 120

35

R 67

R

50

61, 4

1 R

R =

+

= 10 + 51,4 = 61,4 Ω

R =

27

=

×

= 27,56 Ω

27

R 2

R 37

eq

R

50

61, 4

1 + R 27

+

Per il calcolo delle correnti e delle tensioni parziali si procede a ritroso, partendo dall’ultimo cir-

cuito ottenuto e applicando le leggi viste finora (legge di Ohm, regole di partizione).

Dallo schema di figura A2.29 d si ricava la corrente totale:

V

50

I

AB

=

=

= 1,814 A

R

27, 56

eq

Applicando la legge di Ohm agli schemi c e b di figura A2.29 si ottiene:

V

50

50

CF

V

V

I

AB

=

=

=

= 1 A

CF

=

=

= 0 814

,

A

1

I

R

50

2

61,4

1

R 1

R 27

V =

=

= 50 V

=

=

× ,

=

1

VCF VAB

V

10

0 814

8,14 V

2

R 2 I 2

V

=

51, 4

0, 814

41, 84 V

37 =

37 2 =

×

=

DF

V

R I

La risoluzione del circuito di figura A2.29 a porta ai seguenti risultati:

V

41, 84

V

41, 84

I

DF

=

=

= 0,465 A

I =

=

=

=

= 0,349 A

6

I 7

I

DF

3

R

90

67

R

120

35

67

V =

= 30 × 0,465 = 13,95 V

=

=

=

= 60 × 0,465 = 27,9 V

3

R 3 I 3

V 4

V 5

V 45

R 45 I 3

Ritornando, infine, allo schema di figura A2.28 si calcolano le ultime grandezze incognite:

54

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

I

0, 465

I = I

3

=

=

= 0,2325 A

V = R I = 40 × 0, 349 = 13,96 V

4

5

6

6 67

2

2

V = R I = 80 × 0, 349 = 27,92 V

7

7 67

È possibile effettuare il controllo dei risultati ottenuti; nel caso in esame il primo principio

di Kirchhoff non è stato usato per la risoluzione e può quindi essere utilizzato per la verifica, ot-

tenendo le seguenti identità:

• nodo C: I = I 1 + I

1, 814

2

= 1+ 0,814

1, 814 = 1,814

• nodo D:

I = I + I

0, 814

2

3

67

= 0,465 + 0,349

0, 814 = 0,814

• nodo F: I + I + I + I = I

1

1

4

5

67

+ 0,2325 + 0,2325 + 0,349 = 1,814

1, 814 = 1,814

Un altro modo per verificare i risultati ottenuti è quello di calcolare la tensione nota V

sce-

AB

gliendo un percorso opportuno sul circuito originario; tenendo presente che V

e V

sono en-

AC

FB

trambe nulle perché relative a corto circuiti ideali, si ha:

V

= V + R I

= 0 +10 × 0,814 + 40 × 0,349 + 80 × 0,349 + 0 = 50 V

2 2 + R I

6 67 + R I

7 67 + V

=

AB

AC

FB

Calcolare la resistenza equivalente, le correnti e le tensioni dei singoli bipoli per il circuito

ESEMPIO 12

di figura A2.30.

I = 1,2 A R = 20 Ω

7

1

A

R 1

I 1

C

+

R = 30 Ω R = 60 Ω

2

3

+

= 30

V

–

I

1

4

R

Ω

4

+

I 23

+

I 7

R = R = 50 Ω

5

6

R 2

V 2

R 4

V 4

R = 40 Ω

7

+

V

–

–

AB

D

R 7

V 7

+

+

+

–

R 3

V 3

R 5

V 5

R 6

V 6

–

–

–

I 6

I 5

Figura A2.30

–

Esempio 12.

B

E

■ L’esame della rete consente di individuare i collegamenti di seguito indicati e di ridurre pro-

gressivamente il circuito secondo gli schemi della figura A2.31 a, b, c:

Figura A2.31 a, b, c

• collegamento in serie di R ed R (riduzione alla R );

2

3

23

Successive riduzioni

• collegamento in parallelo di R ed R , il tutto in serie con R (riduzione alla R );

5

6

4

46

del circuito

• collegamento in parallelo tra R , R ed R (riduzione alla R );

23

46

7

27

di figura A2.30.

• collegamento in serie tra R ed R , con riduzione finale alla R .

1

27

eq

A

R

I

1

I 1

I

C

A

R 1

1

C

A

1

+

+

+

+ V –

I

+

–

1

I

4

V

23

I

1

7

+

+

+

+

VAB

R

VAB

R

V

27

V 27

eq

AB

R 23

V 23

R 46

V 46

R 7

V 7

–

–

–

–

–

–

–

B

E

B

E

B

a)

b)

c)

A2 • Bipoli elettrici e loro collegamenti

55

Eseguendo i calcoli si ottiene:

R =

+

= 30 + 60 = 90 Ω

23

R 2 R 3

R =

+ (

/ R

50

) = 30 + = 55 Ω

46

R 4

R 5 // 6

2

R

1

1

1

=

=

=

= 18,42 Ω

27

1

1

1

1

1

1

0, 0543



+

+

+

+



R

90

55

40

23

R 46 R 7

Req = R

20 18, 42

38, 42 Ω

1 + R 27 =

+

=

In questo caso, non essendo nota la tensione VAB ma la corrente I , si deve partire da R ,

7

7

ottenendo:

V

V

CE

48

=

=

=

CE = V

40 1,2

48 V

I

0 873

,

A

7 = R 7 I 7 =

×

=

4

R

55

46

I = I

I

0 873

,

48

4

=

=

= 0,4365 A

I = =

=

=

= 0,533 A

2

I 3 I

VCE

5

6

2

2

23

R

90

23

I =

+ + = 0,533 + 0 873

,

+1,2 = 2 606

,

A

1

I 23 I 4 I 7

V =

= 20 × 2 606

,

= 52 12

,

V

V =

= 30 × 0,533 = 16 V

2

R 2 I

1

R 1 I 1

23

V =

= 60 × 0,533 = 32 V

V =

= 30 × 0 873

,

= 26,2 V

4

R 4 I

3

R 3 I 23

4

V =

=

= 50 × 0,4365 = 21 8

, V

VAB = ReqI 38,42 2 606

,

100 V

1 =

×

=

5

V 6 R 5 I 5

A2.14 Resistori collegati a stella e a triangolo

Nel paragrafo A2.8 era stato già anticipato che vi sono dei collegamenti tra bipoli

non riconducibili a quelli in serie e in parallelo, portando come esempio la rete a

ponte, indicata nella figura A2.25.

Dal suo esame si vede che i bipoli 1, 3 e 4 hanno un terminale in comune (nodo B)

e gli altri collegati a tre nodi distinti (nodi A, C, D); lo stesso collegamento è riscon-

trabile per i bipoli 2, 3 e 5.

Considerando invece i bipoli 1, 2, 3, si vede che essi costituiscono un circuito

chiuso a tre lati, i cui vertici sono collegati a tre nodi della rete ( A, B, C); lo stesso

tipo di collegamento si ha anche per i bipoli 3, 4, 5.

Nel caso di tre bipoli resistivi si possono introdurre i due seguenti tipi di collega-

mento tra resistori:

• collegamento a stella, quando i resistori hanno tre dei loro terminali uniti assieme

Figura A2.32 a, b, c

a creare il centro stella O e gli altri tre sono connessi a tre diversi nodi della rete,

Esempi di resistori

come indicato nella figura A2.32 a, b, c;

collegati a stella.

A

A

A

B

C

RA

RA

RA

RB

RC

RB

O

B

RC

O

RB

O

RC

C

B

a)

C

b)

c)

56

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

• collegamento a triangolo, quando i resistori hanno i terminali connessi uno di se-

guito all’altro a formare un circuito chiuso a tre lati ( triangolo), i cui vertici sono

collegati a tre diversi nodi della rete, come indicato nella figura A2.33 a, b, c.

RAB

R

A

A

B

AB

B

RCA

RAB

A

RCA

RBC

C

B

RBC

C

Figura A2.33 a, b, c

R

C

BC

RCA

Esempi di resistori

collegati a triangolo.

a)

b)

c)

Nella valutazione del tipo di collegamento occorre fare bene attenzione ai nodi:

nello schema di figura A2.33 c, per esempio, se al punto B non fosse collegato alcun al-

tro bipolo, lo stesso non sarebbe un nodo e quindi il collegamento sarebbe di tipo se-

rie-parallelo ( R in serie con R

e il complesso in parallelo con R ).

AB

BC

CA

Per la risoluzione delle reti resistive occorre spesso sostituire a un gruppo di resi-

stori a stella l’equivalente gruppo collegato a triangolo o viceversa; tale sostituzione è

corretta se i due gruppi sono equivalenti, ossia se il regime di funzionamento della rete

resta invariato.

Per ricavare le relazioni che consentono di trasformare un collegamento a stella in uno

equivalente a triangolo e viceversa, rispettando il principio precedentemente esposto, oc-

corre che la resistenza equivalente valutata rispetto alla medesima coppia di morsetti sia

la stessa per il collegamento a stella e per quello a triangolo.

Considerando, per esempio, la coppia di morsetti A- B, le corrispondenti resi-

stenze equivalenti possono essere dedotte dagli schemi delle figure A2.34 a, b, sui

quali sono indicati anche i percorsi delle correnti che l’eventuale generatore esterno

farebbe circolare nei resistori e da cui si vede che i resistori R ed R sono in serie,

A

B

mentre nel triangolo vi sono due rami in parallelo, costituiti dal resistore R

e dalla

AB

serie R

ed R .

CA

BC

A

A

R

+

A

+

G

RCA

RAB

G

Figura A2.34 a, b

Resistenza vista dai

O

morsetti A-B per i

collegamenti a

RC

RB

C

B

stella e a triangolo.

C

B

RBC

)

a)

b)

Ripetendo il ragionamento per le altre due coppie di terminali si ottengono le se-

guenti espressioni per le resistenze viste dalle tre coppie di morsetti:

• collegamento a stella:

R

= R + R

R

= R + R

R

= R + R

A-B

A

B

B-C

B

C

C-A

C

A

A2 • Bipoli elettrici e loro collegamenti

57

• collegamento a triangolo:

R

( R + R )

R

( R + R )

R

( R + R )

R

AB

BC

CA

=

R

BC

CA

AB

=

CA

AB

BC

=

C

R

A-B

B-C

C-A

R

+ R + R

+

+

A

+

+

AB

BC

CA

R

R

R

AB

BC

CA

R

R

R

AB

BC

CA

Uguagliando tra loro le espressioni delle resistenze viste dalle corrispondenti cop-

pie di morsetti, si ottiene il seguente sistema di tre equazioni:

⎧

R ( R

+ R )

R + R

AB

BC

CA

=

A

B

⎪

R

+ R + R

AB

BC

CA

⎪

Condizioni

⎪

(

)

di equivalenza

R

R

+ R

⎪ R + R

BC

CA

AB

=

[A2.31]

tra i collegamenti

B

C

⎨

R

+ R + R

a stella

AB

BC

CA

⎪

e a triangolo

⎪

R ( R

+ R )

R + R

CA

AB

BC

=

⎪ C

A

R

+ R + R

AB

BC

CA

⎩⎪

Trasformazione da triangolo a stella

In questo caso sono note le tre resistenze del triangolo; risolvendo il sistema [A2.31]

considerando come incognite le resistenze R , R ed R , si ottengono le resistenze della

A

B

C

stella equivalente al triangolo dato:

⎧

R R

R

CA AB

=

⎪ A R + R + R

AB

BC

CA

⎪

Resistenze

dei lati

⎪

R R

⎨ R

AB BC

=

della stella

B

R

+ R + R

[A2.32]

in funzione

⎪

AB

BC

CA

di quelle

⎪

BC CA

del triangolo

⎪ R =

R

R

C

R

+ R + R

⎩

AB

BC

CA

Per ricordare facilmente le relazioni [A2.32] e, nello stesso tempo, svincolarsi dai

particolari simboli usati per indicare le resistenze, vale la seguente regola, che si può

dedurre osservando la struttura delle espressioni:

È la resistenza relativa a un nodo della stella è data dal rapporto tra il prodotto delle

resistenze dei lati del triangolo equivalente che confluiscono in quel nodo e la

somma delle resistenze del triangolo.

Trasformazione da stella a triangolo

In questo caso sono note le tre resistenze della stella; risolvendo il sistema [A2.31] con-

siderando come incognite le resistenze R , R , R , si ottengono le resistenze del

AB

BC

CA

triangolo equivalente alla stella data:

58

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

⎧

R R

R R

R R

R

A B

B C

C A

=

+

+

⎪ AB

Resistenze

RC

⎪

dei lati

del triangolo

⎪

R R

R R

R R

in funzione

⎨ R

A B

B C

C A

=

+

+

BC

[A2.33]

R

di quelle

⎪

A

della stella

⎪

R R

R R

R R

⎪ R =

+

+

A B

B C

C A

CA

⎩

RB

Esiste anche in questo caso una regola pratica per ricordare le relazioni [A2.33], in-

dipendentemente dai simboli usati per indicare le resistenze:

È la resistenza di un lato del triangolo è data dal rapporto tra la somma dei prodotti

delle coppie di resistenze della stella equivalente e la resistenza del ramo della

stella che fa capo al vertice opposto al lato in esame.

Caso particolare di tre resistenze uguali

In questo caso particolare sia la stella che il triangolo sono formati da tre resistenze di

uguale valore tra loro. Indicando con:

R = R = R = R

Y

A

B

C

le tre resistenze della stella e con:

R = R

= R = R

D

AB

BC

CA

le tre resistenze del triangolo equivalente, l’applicazione di una qualsiasi delle relazioni

[A2.32] consente di ottenere il legame tra le due resistenze equivalenti:

R R

R 2

R

D D

D

=

=

Y

R + R + R

3 R

D

D

D

D

Trasformazioni

RD

[A2.34]

R =

Y

stella-triangolo

3

nel caso

di tre resistori

e, quindi:

uguali

= 3

[A2.35]

R

R

D

Y

Vale pertanto la seguente regola:

È tre resistori di uguale resistenza collegati a stella sono equivalenti a tre resistori

a triangolo aventi resistenza tripla.

Calcolare la resistenza equivalente della rete resistiva di figura A2.35.

ESEMPIO 13

■ Il circuito è composto dal resistore R in serie con una rete a ponte, per la quale si possono

1

individuare i seguenti collegamenti:

• R , R , R collegate a stella

2

4

5

• R , R , R collegate a stella

3

4

6

• R , R , R collegate a triangolo

2

3

4

• R , R , R collegate a triangolo

4

5

6

Per il calcolo della resistenza equivalente si può effettuare la trasformazione di uno qualsiasi

A2 • Bipoli elettrici e loro collegamenti

59

R 1

A

R 2

R 3

R 4

R 1 = 5 Ω

R 2 = 20 Ω

B

C

R 3 = 12 Ω

R 4 = 16 Ω

R 5 = 25 Ω

R 6 = 30 Ω

R 5

R 6

Figura A2.35

Esempio 13.

D

dei precedenti gruppi, ottenendo, ovviamente, lo stesso risultato. A titolo di esempio si risolverà

il problema nei quattro modi possibili.

A) Trasformazione della stella R - R - R

2 4 5

Sostituendo la stella indicata con il triangolo equivalente si ottiene lo schema di figura A2.36 a.

Riducendo i collegamenti in parallelo RAC- R e R

si arriva allo schema di figura A2.36 b,

3

CD- R 6

per il quale i collegamenti sono facilmente riconoscibili.

R 1

A

R 1

A

RAC

R 3

R 3 AC

RDA

C

RDA

Figura A2.36 a, b

Soluzione A:

R 6

R

trasformazione

R

6 CD

CD

del circuito di

figura A2.35.

D

D

a)

b)

Eseguendo i relativi calcoli si ha:

R

R

20 16 16

25

25

20

1220

2 R 4

R 4 R 5 R 5 R 2

AC =

+

+

=

×

+

×

+

×

=

= 48,8 Ω

R

25

25

5

R

R

1220

2 R 4

R 4 R 5 R 5 R 2

CD =

+

+

=

= 61 Ω

R

20

2

R

R

1220

2 R 4

R 4 R 5 R 5 R 2

DA =

+

+

=

= 76,25 Ω

R

16

4

R

R

12

48, 8

3 RAC

=

=

×

= 9,63 Ω

3 AC

R +

12 + 48,8

3

RAC

R

R

30

61

6 RCD

CD =

=

×

= 20,

11 Ω

6

R

30

61

6 + RCD

+

R (

76, 25 (9,63 + 20,11)

3

6

)

DA R AC + R

R

CD

eq = R

5

= 26,4 Ω

1 +

= +

RDA + R

76, 25 + 9,63 + 20,11

3 AC + R 6 CD

60

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

B) Trasformazione della stella R - R - R

3 4 6

Sostituendo la stella indicata con il triangolo equivalente si ottiene lo schema di figura A2.37 a.

Riducendo i collegamenti in parallelo RAB-R2 e RBD-R si arriva allo schema di figura A2.37 b,

5

con collegamenti serie-parallelo facilmente riducibili.

A

A

R 1

R 1

R 2

RAB

R 2 AB

B

R

R

DA

DA

Figura A2.37 a, b

Soluzione B:

R 5

RBD

R 5 BD

trasformazione del

circuito di

figura A2.35.

D

D

a)

b)

Eseguendo i calcoli relativi alle trasformazioni indicate si ha:

R

R

12 16 16

30 12

30

1032

3 R 4

R 4 R 6 R 3 R 6

AB =

+

+

=

×

+

×

+

×

=

= 34,4 Ω

R

30

30

6

R

R

1032

3 R 4

R 4 R 6 R 3 R 6

BD =

+

+

=

= 86 Ω

R

12

3

R

R

1032

20

34, 4

3 R 4

R 4 R 6 R 3 R 6

2

AB

DA =

+

+

=

= 64,5 Ω

R

R R

=

=

×

= 12,65 Ω

R

2 AB

16

R +

20 + 34, 4

2

R

4

AB

R

R

25

86

5 RBD

=

=

×

= 19,37 Ω

5 BD

R +

25 + 86

5

RBD

( R



12

( ,65 +19,37) 64,5

2

5

)

AB + R BD

R

R

DA

eq = R

5

= 26,4 Ω

1 +

= +

R

12, 65 + 19, 37 + 64,5

2 AB + R 5 BD + RDA

C) Trasformazione del triangolo R - R - R

2 3 4

Sostituendo il triangolo indicato con la stella equivalente si ottiene lo schema di figura A2.38 a.

Riducendo i collegamenti in serie RB- R e R

si arriva allo schema di figura A2.38 b, dal

5

C- R 6

quale è semplice calcolare la resistenza equivalente.

R 1

A

R 1

A

RA

RA

RB

RC

B

C

R 5 B

R 6 C

Figura A2.38 a, b

R 5

R 6

Soluzione C:

trasformazione

del circuito

D

di figura A2.35.

D

a)

b)

A2 • Bipoli elettrici e loro collegamenti

61

Eseguendo i calcoli relativi alle varie trasformazioni si ha:

R

R

20 12

20 16

2 R 3

2

4

A =

=

×

= 5 Ω

R

R R

=

×

= 6,67 Ω

R

B =

20 12 16

R

20 12 16

2 + R 3 + R 4

+

+

2 + R 3 + R 4

+

+

R

R

12 16

3 R 4

=

+

= 25 + 6,67 = 31,67 Ω

C =

=

×

= 4 Ω

R 5 B R 5 R

R

B

20 12 16

2 + R 3 + R 4

+

+

R =

+

=

31, 67

34

30 + 4 = 34 Ω

R

5 B

6 C

eq = R

5

5

= 26,4 Ω

1 + R

R R

+

= + +

×

6 C

R 6 RC

A

R

31, 67

34

5 B + R 6 C

+

D) Trasformazione del triangolo R - R - R

4

5

6

Sostituendo il triangolo indicato con la stella equivalente si ottiene lo schema di figura A2.39 a.

Riducendo i collegamenti in serie R - R

- R

2

B ed R 3

C si arriva allo schema di figura A2.39 b, dal

quale si determina facilmente la resistenza equivalente.

R 1

A

R 1

A

R 2

R 3

R 2 B

R 3 C

B

C

RB

RC

Figura A2.39 a, b

RD

Soluzione D:

RD

trasformazione

del circuito di

figura A2.35.

D

D

a)

b)

Eseguendo i calcoli relativi alle trasformazioni indicate si ha:

R

R

16

25

16

30

4 R 5

4

6

B =

=

×

= 5,63 Ω

R

R R

=

×

= 6,76 Ω

R

C =

16

25

30

R

16

25

30

4 + R 5 + R 6

+

+

4 + R 5 + R 6

+

+

R

R

25

30

5 R 6

=

+

=

+ , =

D =

=

×

= 10,56 Ω R

20

5 63

25, 63 Ω

2 B

R 2 R

R

B

16

25

30

4 + R 5 + R 6

+

+

R C =

+

= 12 + 6,76 = 18,76 Ω

3

R 3 RC

R

25, 63 18, 76

2 B

3 C

eq = R

R R

5

+10,56 = 26,4 Ω

1 +

+ R = +

×

R

D

25, 63 1

18, 76

2 B + R 3 C

+

A2.15 Resistenza tra due punti di una rete

elettrica passiva

Si consideri (figura A2.40 a) una rete elettrica formata soltanto da resistori (bipoli pas-

sivi). Se si collega la rete a un generatore elettrico, circolerà una corrente che, a parità

di tensione applicata, dipenderà dalla resistenza presentata dalla rete nei confronti del

sistema esterno di alimentazione, resistenza che varierà in funzione dei punti in cui av-

viene il collegamento.

62

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Si definisce resistenza tra due punti della rete passiva la resistenza elettrica che la rete

presenta verso un generatore esterno collegato nei punti considerati; essa corrisponde al

rapporto V tra la tensione applicata dal generatore e la corrente totale assorbita dalla rete.

I

Considerando, per esempio, le coppie di punti B- C e A- C e supponendo di applicare tra gli stessi un generatore di tensione con f.e.m. E, i due circuiti si presenteranno come nelle

figure A2.40 b e A2.40 c.

A

R

I

2

R 4

B

1

B

R

E

1

R 3

R 5

R 2

R 4

+

RBC = I 1

R 3

E

R 1

R 5

C

a)

C

b)

I 2

A

R 2

B

R 4

+

E

R

E

1

R 3

R 5

R

Figura A2.40 a, b, c

AC =

I 2

Resistenza tra due

punti di una rete:

a) rete passiva;

b) rete vista tra

C

i morsetti B- C;

c) rete vista tra

c)

i morsetti A- C.

Nel caso della figura A2.40 b la rete si presenta con tre rami in parallelo, due dei quali for-

mati da resistori in serie ( R - R ed R - R ), mentre nel circuito di figura A2.40 c la serie 1

2

4

5

R - R è in parallelo con R , il bipolo risultante è in serie con R e il tutto in parallelo con R .

4

5

3

2

1

Calcolare le resistenze R

ed R

per la rete passiva di figura A2.40, nell’ipotesi che tutte le re-

ESEMPIO

14

BC

AC

sistenze siano uguali tra loro e pari a 120 Ω . Supponendo di alimentare la rete con un generatore

di tensione avente E = 15 V, calcolare le correnti assorbite nei due casi.

■ Per il circuito di figura A2.40 b si ottiene:

R = R + R = 120 + 120 = 240 Ω

R = R + R = 120 + 120 = 240 Ω

12

1

2

45

4

5

1

1

R

=

=

= 60 Ω

BC

1 + 1 + 1

1 + 1 + 1

R

R

R

240

120

240

12

3

45

La corrente che la rete richiede al generatore è uguale a:

A2 • Bipoli elettrici e loro collegamenti

63

E

I

15

=

=

= 0,25 A

1

RBC 60

Per il circuito di figura A2.40 c si ottiene:

R R

R = R + R = 120 +120 = 240 Ω

R

120

240

3

45

45

4

5

=

=

×

= 80 Ω

3-5

R + R

120 + 240

3

45

R R

R = R + R = 120 + 80 = 200 Ω

R

120

200

1

2-5

AC =

=

×

= 75 Ω

2-5

2

3-5

R

120

200

1 + R 2-5

+

La rete presenta, rispetto al caso precedente, una resistenza maggiore e, di conseguenza, as-

sorbe una minore corrente, data da:

E

I

15

=

=

= 0,2 A

2

RAC

75

A2.16 Circuito equivalente del generatore reale

Nel paragrafo A2.5 sono stati introdotti due bipoli ideali chiamati, rispettivamente, ge-

neratore ideale di tensione e generatore ideale di corrente.

Si supponga ora di voler ricavare un bipolo che rappresenti un generatore elettrico

reale; occorre tenere presenti i seguenti aspetti:

• un generatore elettrico non è mai solo “di tensione” o solo “di corrente”; esso, in realtà,

fornisce al circuito esterno una potenza elettrica, che esiste solo se vi sono contempo-

raneamente tensione e corrente; parlare di generatore di tensione o di corrente serve

solo a indicare qual è la grandezza elettrica che viene maggiormente messa in risalto;

• all’interno di un generatore reale vi sono dei fenomeni dissipativi dovuti a cause

elettriche, magnetiche e meccaniche e quindi una parte della potenza generata viene

persa all’interno del componente; per tener conto di tale perdita bisogna inserire

una resistenza interna nel circuito equivalente.

Per rappresentare con un circuito equivalente un generatore elettrico reale, funzio-

nante in corrente continua, vengono comunemente usati due modelli, corrispondenti a

due bipoli reali, detti rispettivamente:

• generatore reale di tensione (figura A2.41), formato dalla serie tra un generatore

ideale di tensione e un resistore; esso può anche essere visto come il circuito equi-

valente serie del generatore;

• generatore reale di corrente (figura A2.42), formato dal parallelo tra un genera-

tore ideale di corrente e un resistore; può anche essere visto come il circuito equi-

valente parallelo del generatore.

+

E

I 0

Ri

Ri

Figura A2.41

Figura A2.42

Generatore reale di tensione.

Generatore reale di corrente.

64

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

In entrambi i casi la resistenza R ha il significato di resistenza interna del genera-

+

I

i

tore e, insieme alla f.e.m. E o alla corrente impressa I , dipende dalla costituzione in-

0

terna dell’apparecchio.

+

E

A2.17 Generatore reale di tensione

V

Ru Si consideri (figura A2.43) un generatore reale di tensione, collegato a una resistenza

Vi

Ri

R che rappresenta la resistenza equivalente dell’utilizzatore connesso al generatore

u

( resistenza di carico). Sotto l’azione della f.e.m. nel circuito circolerà una corrente I

che determinerà una caduta di tensione interna V nel generatore. La tensione V indica

i

invece la d.d.p. tra i due morsetti del generatore e corrisponde alla tensione applicata

–

sulla resistenza di carico.

Figura A2.43

Applicando la legge di Kirchhoff delle tensioni all’unica maglia presente, si ot-

Generatore reale di

tiene:

tensione collegato

alla resistenza di

− E + V + V =

V = E − V

i

0

i

carico.

e quindi:

V = E − R I

[A2.36]

i

L’espressione [A2.36] dice che in una determinata condizione di carico la tensione

V fornita dal generatore è minore della f.e.m. E ; tale differenza corrisponde alla

c.d.t. interna e dipende in maniera direttamente proporzionale dalla corrente ero-

gata e dalla resistenza interna.

L’equazione [A2.36] rappresenta anche, in forma analitica, la caratteristica

esterna del bipolo, ossia la legge V = f ( I), considerando costanti i parametri E ed R e i

utilizzando la convenzione di segno dei generatori.

La [A2.36] è l’equazione di una retta: scrivendola infatti nella forma V = − R I + E

i

e confrontandola con l’equazione caratteristica della retta y = mx + q, si deduce

che (− R ) rappresenta il coefficiente angolare ed E l’intercetta sull’asse delle ordinate.

i

Il tracciamento della caratteristica esterna in forma grafica si può fare considerando

due condizioni tipiche di funzionamento del generatore, corrispondenti ai due punti di

intersezione della retta con gli assi cartesiani.

Funzionamento a vuoto

Si ha quando il generatore non eroga corrente, ossia quando il carico non è collegato (la

resistenza di carico può essere considerata infinita), come indicato nella figura A2.44.

I = 0

+

+

+

I = Icc

E

Ru ∞

E

V = 0

V 0 = E

Ri

Ri

Ru = 0

–

Figura A2.44

Figura A2.45

Funzionamento a vuoto.

Funzionamento in cortocircuito.

Ponendo I = 0 nella [A2.36] si ha che la c.d.t. interna è nulla e la tensione a vuoto

del generatore assume il valore:

A2 • Bipoli elettrici e loro collegamenti

65

V =

0

E

[A2.37]

Tensione a vuoto

Il punto (0, V ) della caratteristica esterna indica tale funzionamento.

0

Funzionamento in cortocircuito

Si ha quando il generatore non fornisce tensione ai morsetti essendo collegato a un cor-

tocircuito ideale (la resistenza di carico può essere considerata nulla), come indicato

nella figura A2.45.

Ponendo V = 0 nella [A2.36] si ha che la tensione interna sviluppata dal generatore

(f.e.m. E) coincide con la c.d.t. interna e la corrente erogata assume il valore della cor-

rente di cortocircuito, che si ricava da:

0 = E − Ri Icc

da cui:

I

E

=

[A2.38]

cc

Corrente di

Ri

cortocircuito

Il punto ( Icc, 0) della caratteristica esterna indica tale funzionamento.

Caratteristica esterna

Tracciando la retta passante per i due punti precedentemente determinati, si ottiene la

caratteristica esterna del bipolo in forma grafica, riportata nella figura A2.46.

V

a vuoto

V 0 = E

in cortocircuito

Figura A2.46

Caratteristica

volt-amperometrica

O

I

del generatore

cc = E

I

Ri

reale di tensione.

L’esame della figura A2.46 consente di classificare il bipolo in esame come bipolo

attivo lineare, essendo la caratteristica una retta non passante per l’origine.

Punto di lavoro

La determinazione del punto di lavoro del generatore richiede il calcolo della tensione

V e della corrente I corrispondenti a un dato valore della resistenza di carico Ru.

Per la sua determinazione analitica si applica la legge di Ohm al carico, ottenendo:

V = R

Tensione ai capi

u I

[A2.39]

del carico

Confrontando l’espressione precedente con la [A2.36] si ha:

RuI = E − RiI

RuI + RiI = E;

( Ru + Ri) I = E

66

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

da cui si ottiene il valore della corrente erogata dal generatore in funzione dei suoi

parametri interni E ed Ri e della resistenza di carico Ru:

Corrente

assorbita

I

E

=

[A2.40]

dal carico

Ru + Ri

Il valore della tensione V si calcola con la formula [A2.39] o con la [A2.36].

La determinazione del punto di lavoro può anche essere fatta graficamente, interse-

cando la caratteristica del generatore con quella del carico, che è una retta passante per

l’origine, disegnata con la convenzione di segno degli utilizzatori (figura A2.47). Dato

che i due bipoli devono avere la stessa tensione e la stessa corrente, il punto di lavoro

non può essere che quello d’intersezione P.

È importante notare che, a parità di altre condizioni, la diminuzione della resistenza

Ru, facendo abbassare la caratteristica del carico, determina lo spostamento del punto

di lavoro del generatore, con l’aumento della corrente e la diminuzione della tensione,

come mostrato nella figura A2.48. Per Ru variabile da infinito a zero il punto P si spo-

sta da quello a vuoto a quello di cortocircuito.

V

V

Ru 1

V = R

Ru

u I

1 > Ru 2 > Ru 3

Ru 2

P(I,V)

P 1

P 2

Ru 3

V = E – Ri I

P 3

O

I

O

I

Figura A2.47

Figura A2.48

Punto di lavoro del generatore reale di tensione.

Spostamento del punto di lavoro al variare di Ru.

Potenze e rendimento

Si consideri l’espressione [A2.36] e la si scriva nella forma:

E = V + RiI

Moltiplicandone tutti i termini per la corrente si ottiene:

EI = VI + R 2

i I

[A2.41]

Tutti i termini della [A2.41] sono delle potenze elettriche, a cui si possono attribuire

dei precisi significati.

Il termine:

Potenza generata

Pg = EI

[A2.42]

rappresenta la potenza generata dal bipolo, dipendente dalla sua tensione interna E;

essa è la potenza elettrica che il generatore produce tramite la trasformazione della po-

tenza di altro tipo (meccanica, chimica ecc.) che gli viene fornita.

A2 • Bipoli elettrici e loro collegamenti

67

Il termine:

P

VI

u =

[A2.43]

Potenza utile

è invece la potenza utile del generatore, ossia quella che effettivamente esso fornisce

al circuito esterno, dipendente dalla tensione V con cui il generatore alimenta il carico

ai suoi morsetti. Applicando la legge di Ohm al resistore Ru si ha anche:

P = R I 2

[A2.44]

u

u

Potenza utile

Il termine:

P = R I 2

p

i

[A2.45]

Potenza persa

rappresenta, infine, la potenza persa all’interno del generatore, conglobata nella po-

tenza dissipata per effetto Joule dalla resistenza interna Ri. Tale potenza è anche data da:

P = V I

[A2.46]

p

i

La [A2.41] può pertanto essere espressa nella seguente forma:

Bilancio

P = P + P = VI + R I 2

g

u

p

i

[A2.47]

delle potenze

del generatore

e definisce il bilancio delle potenze del generatore reale: la potenza che viene com-

plessivamente generata è somma della potenza effettivamente fornita al carico

esterno (utile) e di quella persa all’interno del generatore.

Dalla [A2.47] si ricavano le formule equivalenti:

P = P − P = EI − R I 2

[A2.48]

u

g

p

i

P = P − P = ( E − V ) I

p

g

u

[A2.49]

Si definisce rendimento del generatore il rapporto tra la potenza utile e quella generata:

Pu

[A2.50]

η = Pg

Altre formule derivate per il calcolo del rendimento sono le seguenti:

VI

V

[A2.51]

η =

=

EI

E

Formule

R I

R

η =

u

=

u

per il calcolo

[A2.52]

del rendimento

( Ru + R ) I

R

i

u + Ri

del generatore

Pg − P

P

η =

p = 1− p

[A2.53]

P

P

g

g

68

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Il valore del rendimento, essendo un rapporto tra grandezze omogenee, è un nu-

mero adimensionato; esso può variare tra 0 e 1, dove si ha:

• η = 0 quando P = 0, ossia quando R = 0 ( funzionamento in cortocircuito);

u

u

• η = 1 quando P = P , ossia quando P = 0 e quindi R = 0 ( generatore ideale senza

u

g

p

i

resistenza interna).

Nel caso del funzionamento a vuoto, non essendoci corrente, tutte le potenze sono

nulle e non ha senso parlare di rendimento.

Spesso il valore del rendimento si esprime percentualmente, moltiplicando per

cento il suo valore decimale; le espressioni del rendimento percentuale si ottengono

facilmente da quelle viste in precedenza:

η

P

% = 100 u

[A2.54]

Pg

Espressioni

del rendimento

percentuale

⎛

Pp ⎞

η% = 100 1−

[A2.55]

⎜

⎟

⎝

Pg ⎠

Analisi delle potenze al variare del carico esterno

La condizione di carico del generatore può variare tra i seguenti limiti:

• funzionamento a vuoto, con R → ∞, V = V = E, I = 0

u

0

• funzionamento in cortocircuito, con R = 0, V = 0, I = I = E/ R

u

cc

i

Per rappresentare le potenze in funzione della corrente erogata dal generatore si

consideri che:

• la potenza generata P = EI, con E costante, è analoga all’espressione y = mx, g

che è l’equazione di una retta passante per l’origine; la potenza generata è

⎛

E 2 ⎞

nulla a vuoto ed è massima in cortocircuito

= Icc =

gM

⎝⎜ P

E

⎟

Ri ⎠

• la potenza persa P = R I 2, con R costante, è analoga all’espressione y = ax 2, che è p

i

i

l’equazione di una parabola con concavità verso l’alto ( a > 0), asse coincidente con

quello delle ordinate e con vertice nell’origine; la potenza persa è nulla a vuoto e

massima in cortocircuito, quando coincide con quella generata;

• la potenza utile P = P − P è data dalla differenza tra le ordinate delle due curve

u

g

p

precedenti; dalla [A2.48] si ha anche P = − R I 2 + EI, analoga all’espressione

u

i

y = ax 2 + bx, che rappresenta una parabola con concavità verso il basso ( a < 0) e

passante per l’origine ( c = 0); la potenza utile è nulla sia a vuoto che in cortocir-

cuito.

Rappresentando le tre curve in funzione della corrente si ottengono i grafici delle fi-

gure A2.49 e A2.50.

Il regime di funzionamento a cui corrisponde il massimo valore di potenza utile

corrisponde alla condizione di adattamento del generatore. Tale condizione di carico

si ha in corrispondenza del vertice della parabola, ossia per una corrente pari a:

I

E

I

cc

=

=

v

2

2 Ri

come si può facilmente verificare analiticamente mediante le espressioni delle coordi-

nate del vertice.

A2 • Bipoli elettrici e loro collegamenti

69

Pg, Pp

Figura A2.49

Variazione della potenza generata e della potenza persa in un generatore

reale di tensione, al variare della corrente.

Pu

Pg = EI

Pu P

P

p = Ri I 2

uM

Figura A2.50

Variazione della

potenza

utile in un generatore

reale di tensione,

O

al variare della

I

Icc

I

O

I

v = Icc

cc

I

corrente.

2

Confrontando quest’espressione con la [A2.40] si vede che tale regime di funzio-

namento si ha quando la resistenza di carico è tale da soddisfare la relazione:

R + R = 2 R

u

i

i

Condizione

da cui si ha:

R = R

[A2.56]

di adattamento

u

i

del generatore

Nei circuiti elettronici la condizione di adattamento è molto importante: un genera-

tore è adattato quando è caricato con un circuito esterno di resistenza equivalente a

quella interna del generatore: in tale condizione esso eroga la potenza utile massima.

Nella condizione di adattamento si ha:

E

E

E

V = R I = R

= R

=

ad

u v

u 2 R

u 2 R

i

u

2

e, quindi, la massima potenza utile del generatore sarà pari a:

E

E

P

= V I =

uM

ad v



2 2 Ri

da cui:

E 2

Massimo valore

P

=

[A2.57]

uM

della potenza

4 Ri

utile

Il rendimento nella condizione di adattamento è dato da:

E

η

uM

P

ad

V Iv

=

=

= 2

ad

g

P

EIv

E



ossia:

Valore

η = 1 =

del rendimento

ad

0, 5

2

nella condizione

di adattamento

La condizione di massima potenza utile non è conveniente per i generatori di

grande potenza, dato che, con rendimento 0,5, la potenza utile è solo il 50% di quella

generata e l’altro 50% se ne va in perdite. Nei circuiti elettronici, invece, le potenze in

gioco sono modeste e tale condizione di funzionamento non comporta, in assoluto, fe-

nomeni dissipativi gravi.

70

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Un generatore reale di tensione, avente E = 100 V ed R = 5 Ω , è collegato a un carico di resi-i

ESEMPIO 15

stenza R = 20 Ω . Calcolarne il punto di lavoro (corrente e tensione), le potenze (generata,

u

utile, persa) e il rendimento.

■ La risoluzione del problema è immediata; applicando le formule [A2.40], [A2.39], [A2.42],

[A2.43], [A2.45], [A2.50] si ottengono i valori delle grandezze richieste:

E

100

I =

=

= 4 A

V = R I = 20 × 4 = 80 V

P = EI = 100 × 4 = 400 W

u

g

R + R

20 + 5

u

i

P

320

P = VI = 80 × 4 = 320 W

P = R I 2 = × 2

5

4 = 80 W

η = u =

= 0,8

u

p

i

P

400

g

Un generatore reale di tensione, avente E = 10 V ed R = 2,5 Ω, eroga al carico a cui è collegato i

ESEMPIO 16

una potenza pari a 8 W. Calcolarne il punto di lavoro, la resistenza del carico, la potenza ge-

nerata, quella persa, il rendimento. Determinare il valore della resistenza da collegare in serie

o in parallelo a quella di carico per ottenere la condizione di adattamento del generatore.

■ DallÕesame della figura A2.50 si vede che per ogni valore della potenza utile vi sono due di-

versi valori della corrente, entrambi possibili, escluso il punto di vertice della parabola, a cui

corrisponde la potenza utile massima e un solo valore di corrente.

Nel caso in esame tale potenza è pari a:

E 2

2

10

P

=

=

= 10 W

uM

4 R

4 × 2,5

i

La potenza utile erogata al carico (8 W) è inferiore a tale valore e quindi vi saranno due possi-

bili valori della corrente, corrispondenti a due diversi punti di lavoro (figura A2.51).

Pu

10 W

8 W

Figura A2.51

Esempio 16.

O

I 1

I 2

Icc

I

Per il loro calcolo si parte dalla relazione [A2.47] che lega le potenze, ottenendo:

P = P + P

P − P − P = 0

EI − P − R I 2 = 0

10

I

g

u

p

g

u

p

u

i

− 8 − 2 5 I 2

,

= 0

Cambiando segno e ordinando i vari termini, si arriva alla seguente equazione di secondo

grado:

2 5 2

,

I − 10



I + 8

= 0

risolvendo la quale si ricavano i due valori della corrente:

5

25

20

5

5

I

= ±

−

= ±

1,2

2, 5

2, 5

e, quindi:

I = 1,1 A

I

1

= 2,9 A

2

Il calcolo delle altre grandezze incognite dovrêssere fatto separatamente per le due soluzioni.

A2 • Bipoli elettrici e loro collegamenti

71

Prima soluzione

Applicando le formule viste nel paragrafo A2.17 si ottiene:

P

V

u

=

= 8 =

V

7, 27

7, 27 V

R

10 1 1

,



11 W

I

6, 61 Ω

P

EI

g =

= × =

1,1

u =

=

=

I

1,1

P

P = R I

8

2

2

u

p

i

= 2,5 ×1,1 = 3 W

η =

=

= 0,727

Pg 11

Essendo Ru > Ri, per ottenere l’adattamento del generatore occorre ridurre la resistenza com-

plessiva del carico. Questo si può ottenere ponendo in parallelo a Ru una resistenza R, tale che

sia soddisfatta la relazione:

RRu

,

6



61 R

= R

= ,

2 5

R R

i

+ u

,

6 61 + R

risolvendo la quale si ottiene:

16, 525

6, 61 R = 16,525 + 2,5 R

6, 61

− 2,5 = 16,525



R

R

4,



11 R = 16,525

R =

= 4 Ω

4,11

Seconda soluzione

Procedendo allo stesso modo si ha:

P

V

V

u

=

= 8 =

2, 76

2, 76 V

R

0, 952 Ω

P

EI 10 2,9



29 W

I

u =

=

=

g =

=

×

=

2, 9

I

2, 9

P

8

P = R I 2

2

u

p

i

= 2,5 × 2,9 = 21 W

η =

=

= 0,276

Pg 29

Si può notare che nel secondo caso il rendimento è piuttosto basso e la maggior parte della

potenza generata viene persa nel generatore.

In questa condizione di funzionamento si ha Ru < Ri e quindi, per ottenere la condizione di

adattamento, bisogna aumentare la resistenza complessiva del carico, ponendo in serie a Ru una

resistenza R di valore tale che sia:

R + R = R

R = R − R

u

i

i

u = 2, 5 − 0, 952 = 1, 548 Ω

A2.18 Generatore reale di corrente

Si consideri un generatore reale di corrente collegato a una resistenza di carico Ru (fi-

gura A2.52). La corrente impressa I si dividerà nella corrente interna I

0

i, circolante

nella resistenza propria del generatore, e nella corrente I fornita al carico esterno.

I

+

Ii

Figura A2.52

I

Generatore reale

0

Ri

V

Ru

di corrente

collegato

alla resistenza

–

di carico.

Applicando la legge di Kirchhoff delle correnti al nodo si ha:

I = I + I

0

i

72

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

dove:

V

I =

= G V

i

R

i

i

Sostituendo e ricavando la corrente nel carico si ottiene:

Relazione

I

tra la corrente

= I 0 − G V

i

[A2.58]

e la tensione

L’espressione [A2.58] dice che, in una determinata condizione di carico, la cor-

rente I fornita dal generatore è minore della corrente impressa I ; tale differenza

0

corrisponde alla corrente interna e dipende in maniera direttamente proporzionale

dalla tensione e dalla conduttanza interna.

L’equazione [A2.58] rappresenta anche, in forma analitica, la caratteristica

esterna del bipolo, ossia la legge I = f ( V), considerando costanti I e G

0

i e utilizzando

la convenzione di segno dei generatori.

La [A2.58] è l’equazione di una retta: scrivendola nella forma I = − G V

i

+ I viene

0

evidenziato il coefficiente angolare (− G )

i e l’intercetta con l’asse delle ordinate I .

0

Analogamente al generatore reale di tensione, vi sono due condizioni tipiche di fun-

zionamento, corrispondenti ai due punti di intersezione della retta con gli assi cartesiani.

Funzionamento a vuoto

Analizziamo il circuito di figura A2.53. Ponendo I = 0 nella [A2.58] si ricava:

0 = I − G V

0

i 0

e, quindi:

I

Tensione a vuoto

V

0

=

= R I

0

i 0

[A2.59]

Gi

Il punto ( V , 0) della caratteristica esterna indica tale funzionamento.

0

I = 0

+

Figura A2.53

Funzionamento

Ii = I 0

a vuoto.

R

Ii = 0

u ➞ ∞

Ru = 0

I 0

Ri

V 0 = Ri I 0

I

V = 0

0

Ri

Figura A2.54

Icc = I 0

Funzionamento

–

in cortocircuito.

Funzionamento in cortocircuito

Analizziamo il circuito di figura A2.54. Ponendo V = 0 nella [A2.58] si annulla la cor-

rente interna e si ha:

Corrente di

I

I

[A2.60]

cc = 0

cortocircuito

Il punto (0, Icc) della caratteristica esterna indica il funzionamento in cortocircuito.

Caratteristica esterna

Tracciando la retta passante per i due punti precedentemente determinati, si ottiene la

caratteristica esterna del bipolo in forma grafica, indicata nella figura A2.55.

Anche il generatore reale di corrente è un bipolo attivo lineare, avendo come caratteri-

stica una retta non passante per l’origine.

A2 • Bipoli elettrici e loro collegamenti

73

I

in cortocircuito

Icc = I 0

a vuoto

Figura A2.55

Caratteristica

volt-amperometrica

O

V

del generatore

V

reale di corrente.

0 = RiI 0

Punto di lavoro

Anche in questo caso il punto di lavoro può essere determinato per via analitica o grafica.

Operando nel primo modo occorre confrontare l’equazione [A2.58] con quella ti-

pica del resistore di carico, data da:

Corrente

I

V

=

= GuV

[A2.61]

assorbita

Ru

dal carico

Si ottiene:

GuV = I 0 − GiV

GuV + GiV = I 0

( Gu + Gi) V = I 0

e, infine:

V

I

=

0

[A2.62]

Tensione ai capi

G

del carico

u + Gi

Il valore della corrente si calcola con le espressioni [A2.61] o [A2.58].

Il metodo grafico (figura A2.56) consiste nel trovare il punto d’intersezione tra la

caratteristica del generatore e quella del resistore di carico, tracciata con la conven-

zione di segno degli utilizzatori e corrispondente all’equazione [A2.61]. Anche in que-

sto caso si possono fare considerazioni analoghe a quelle relative al generatore reale di

tensione, in merito all’influenza del carico esterno Gu.

I

I = GuV

P ( V, I)

I = I 0 – GiV

Figura A2.56

Punto di lavoro

O

V

del generatore

reale di corrente.

Potenze e rendimento

Scrivendo l’equazione [A2.58] nella forma I = I + G

0

i V e moltiplicandone tutti i ter-

mini per V, si ottiene:

74

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

VI

VI

G V 2

=

+

[A2.63]

0

i

Tutti i termini della [A2.63] sono delle potenze, analogamente a quanto succede per

il generatore reale di tensione; essi rappresentano rispettivamente:

• potenza generata: [A2.64]

P = VI

g

0

Potenze

2

del generatore

•

V

potenza utile: [A2.65]

P = VI = R I 2 =

= G V 2

u

u

reale di corrente

R

u

u

• potenza persa: [A2.66]

2

P = G V

p

i

Per i termini precedenti vale ancora il bilancio delle potenze indicato per il genera-

tore reale di tensione, ossia P = P + P , con le relative formule inverse.

g

u

p

Il rendimento del generatore reale di corrente è ancora il rapporto tra la potenza

utile e quella generata e si può esprimere nei seguenti modi:

u

[A2.67]

η = PPg

VI

I

[A2.68]

η =

=

Formule

VI

I

0

0

per il calcolo

del rendimento

del generatore

G V

G

u

u

[A2.69]

η = ( Gu + Gi) =

V

Gu + Gi

Pg − P

P

p

p

[A2.70]

η =

= 1−

P

P

g

g

A2.19 Equivalenza tra i generatori reali

di tensione e di corrente

Nel paragrafo A2.16 è stato sottolineato che i generatori reali di tensione e di corrente sono

dei bipoli che rappresentano due modelli del generatore elettrico reale; per questa ragione

essi, rispettando determinate condizioni, devono essere equivalenti, ossia sostituendo

l’uno all’altro non deve mutare il funzionamento del circuito esterno e quindi, a parità di

tensione applicata, deve rimanere uguale la corrente erogata e viceversa.

Le condizioni di equivalenza si possono ricavare considerando il funzionamento

dei due bipoli con la stessa resistenza esterna e imponendo che siano uguali la tensione

e la corrente ai morsetti del carico.

Se si ricava l’espressione della corrente dalla [A2.36], relativa al generatore reale di

tensione, data la:

E

V

E

= −

I

i

= − =

− 1

R I

E

V

V

R

R

R

i

i

i

e la si confronta con l’espressione [A2.58] tipica del generatore reale di corrente, si de-

duce che i due bipoli sono equivalenti quando sono soddisfatte le seguenti condizioni:

A2 • Bipoli elettrici e loro collegamenti

75

E

I =

Formule

0

[A2.71]

R

per il passaggio

i

da generatore

di corrente

a generatore

G

[A2.72]

= 1

i

R

di tensione

i

corrispondenti alla regola:

È un generatore reale di tensione è equivalente a un generatore reale di corrente

avente la stessa resistenza interna e corrente impressa pari alla corrente di corto-

circuito del generatore di tensione.

Dalla [A2.71] si ricava la condizione di equivalenza inversa:

E = I R

0

= V

[A2.73]

i

0

e, quindi:

È un generatore reale di corrente è equivalente a un generatore reale di tensione

avente la stessa resistenza interna e f.e.m. pari alla tensione a vuoto del genera-

tore di corrente.

Un generatore reale di corrente, avente I = 1 A e R = 10 Ω , è collegato a un carico di resi-0

i

ESEMPIO 17

stenza R = 10 Ω. Calcolarne il punto di lavoro (corrente e tensione), le potenze (generata,

u

utile, persa) e il rendimento. Ricavare, inoltre, le caratteristiche del generatore reale di tensione

equivalente.

■ Applicando le formule del paragrafo A2.18 si ottengono i valori delle grandezze richieste:

I

1

1

0

1

V =

=

=

= 5 V

I = G V =

× 5 = 0,5

A

u

G + G

1

1

0, 2

u

i

10

+



10

10

P = VI

5 1

5 W

0 =

× =

g

P = VI = 5 × 0,5 = 2,5 W

u

1

P

2, 5

P = G V 2 =

× 2

5 = 2,5

W

η = u =

= 0,5

p

i

10

P

5

g

Il valore ottenuto per il rendimento non è casuale: essendo, infatti, R = R , il generatore è in

u

i

condizioni di adattamento, con rendimento 50%.

Il generatore reale di tensione equivalente ha la stessa resistenza interna e f.e.m. pari a:

E = I R

1 10

10 V

0

= ×

=

i

Un generatore reale di corrente eroga a un carico di resistenza 0,5 kΩ una potenza utile pari a

ESEMPIO 18

15 W, funzionando con rendimento del 75%. Calcolare P , P , I , V , R , I .

g

p

i

0

■ Dall’espressione del rendimento e dal bilancio delle potenze si calcolano le due potenze ri-

chieste:

P

15

P

u

=

=

= 20 W

P = P − P = 20 − 15 = 5 W

g

η

0, 75

p

g

u

La resistenza interna si ricava dalla [A2.69], che lega il rendimento alle conduttanze del cir-

cuito:

η = G

G

u

G

G

u

G

u

i =

−

u + Gi =

G

G

η

η

u

u + Gi

1

1

1

1

1

1

G = 500 −

=

−

= 0,000667 S

=

=

= 1500 Ω =

Ω

i

R

1, 5 k

0, 75

500



375

500

i

G

0, 000667

i

76

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Utilizzando le formule inverse ricavabili dalle relazioni [A2.64], [A2.65], [A2.66] si calco-

lano i valori delle altre grandezze richieste:

P

P

P

V

p

=

= R P =

15

g

20

1500 × 5 = 86,6 V I

u

=

=

= 0,173 A I =

=

= 0,231 A

G

i p

V

0

V

i

86, 6

86, 6

A2.20 Utilizzatore attivo

Si considerino due bipoli attivi di tipo serie, ognuno composto cioè da un generatore

ideale di tensione in serie a un resistore, collegati tra loro in opposizione, come indi-

cato nella figura A2.57.

I

+

+

E 1

E 2

V

Figura A2.57

E

Collegamento

R

1 > E 2

i 1

Vi 1

Vi 2

Ri 2

in opposizione

di due bipoli attivi

di tipo serie.

Il verso della corrente dipenderà dai valori delle due f.e.m.: supponendo che sia

E1 > E2, la corrente circolerà nel verso indicato in figura, in quanto prevale la f.e.m. del

primo bipolo.

Applicando la legge di Kirchhoff delle tensioni alla maglia si ha:

− E 1 + E 2 + R I

2

+ R I

i

i 1 = 0

e quindi la corrente circolante è data da:

E

E

I = 1 − 2

[A2.74]

R 1 + R

i

i 2

Si possono fare a questo punto delle osservazioni sul comportamento del bipolo E - R :

2

i 2

• è un bipolo attivo in quanto la presenza della E fa sì che, in mancanza di corrente, la

2

tensione non sia nulla e, quindi, la sua caratteristica esterna non passerà per l’origine;

• la tensione interna E si oppone al passaggio della corrente, facendone diminuire il

2

valore rispetto a quello che si avrebbe se ci fosse solo la E , come si vede chiaramente

1

I

+

E

Rete

esterna

V

di alimen-

tazione

Ri

Vi

Figura A2.58

Utilizzatore attivo

di tensione.

A2 • Bipoli elettrici e loro collegamenti

77

dalla [A2.74]; per questa ragione essa è detta forza controelettromotrice ( f.c.e.m. ),

indicando, con tale termine, una causa di opposizione al passaggio della corrente;

• il bipolo riceve corrente dal circuito esterno e quindi si comporta da utilizzatore,

non da generatore.

Il bipolo in esame prende pertanto il nome di utilizzatore attivo di tensione e il suo

circuito equivalente è riportato nella figura A2.58.

Caratteristica esterna

Applicando la regola per il calcolo della tensione tra due punti, si ricava l’espressione

analitica della caratteristica volt-amperometrica V = f( I) del bipolo: V = E + R

Relazione

i I

[A2.75]

tra la tensione

e la corrente

dalla quale si deduce che per far circolare la corrente I occorre applicare una tensione

V tale da bilanciare la f.c.e.m. E e la caduta di tensione interna Vi = RiI.

Il grafico della caratteristica esterna dell’utilizzatore attivo, disegnato con la con-

venzione di segno degli utilizzatori, è mostrato nella figura A2.59.

V

P

V

V = E + RiI

RiI

E

Figura A2.59

E

Caratteristica

esterna

dell’utilizzatore

attivo di tensione.

O

I

I

Per determinare il punto di lavoro dell’utilizzatore attivo occorre conoscere la ca-

ratteristica della rete esterna di alimentazione. Supponendo che essa sia costituita da un

generatore di tensione (o che possa essere ricondotta a un generatore di tensione equi-

valente), si ha la situazione di figura A2.57; la corrente assorbita dall’utilizzatore attivo

si calcola con la [A2.74] e la tensione con la [A2.75].

Graficamente il punto di lavoro corrisponde all’intersezione delle due caratteristi-

che esterne (figura A2.60).

V

E 1

P

V = E 2 + Ri 2 I (utilizzatore attivo)

V

E 2

V = E 1 – Ri 1 I (generatore)

Figura A2.60

Punto di lavoro

O

I

I

dell’utilizzatore

attivo di tensione.

78

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Potenze e rendimento

Moltiplicando i due membri della [A2.75] per la corrente, si ottiene:

VI = EI + R I 2

i

[A2.76]

espressione nella quale tutti i termini sono delle potenze.

Il prodotto:

Potenza assorbita

P

VI

[A2.77]

a =

indica la potenza che complessivamente la rete esterna di alimentazione fornisce all’u-

tilizzatore attivo e rappresenta quindi la potenza assorbita dal componente.

Il termine:

Potenza persa

P = R I 2

p

i

[A2.78]

indica la potenza persa nell’utilizzatore attivo; nel circuito equivalente essa è rappre-

sentata dalla potenza dissipata per effetto Joule nella resistenza interna.

Il termine:

Potenza utile

P = EI = VI − R I 2 = P − P

u

i

a

p

[A2.79]

è la differenza tra la potenza assorbita e quella persa e rappresenta pertanto la potenza

utile del componente, ossia la potenza elettrica netta che l’utilizzatore attivo trasforma

in un’altra forma di potenza.

Nello studio delle macchine elettriche si vedrà che l’utilizzatore attivo può rappre-

sentare il circuito equivalente di un motore elettrico, nel qual caso la potenza utile è

quella parte di potenza che viene trasformata in meccanica e fornita al carico mecca-

nico del motore.

Il rendimento dell’utilizzatore attivo è dato dal rapporto tra la potenza utile e la po-

tenza assorbita e si può esprimere in uno dei seguenti modi:

Pu

[A2.80]

η = Pa

Formule

per il calcolo

EI

E

del rendimento

η =

=

[A2.81]

dell’utilizzatore

VI

V

attivo

Pa − P

P

η =

p = 1− p

[A2.82]

P

P

a

a

A2 • Bipoli elettrici e loro collegamenti

79

Un generatore reale di tensione, avente f.e.m. E = 120 V e resistenza interna R = 4 Ω, ali-1

i1

ESEMPIO 19

menta un utilizzatore attivo con f.c.e.m. E = 100 V e resistenza interna R = 6 Ω. Calcolare il 2

i2

punto di lavoro dei due bipoli, le potenze e il rendimento del generatore, le potenze e il rendi-

mento dell’utilizzatore attivo.

■ La corrente circolante, comune ai due bipoli, si calcola con la [A2.74]:

E

E

120 100

I =

1 −

2

=

−

= 2 A

R

4

6

1 + R 2

+

i

i

La tensione ai capi dei bipoli si può determinare mediante l’equazione caratteristica del ge-

neratore o dell’utilizzatore attivo, ottenendo lo stesso risultato:

V = E

120

4

2

112 V

V = E

100

6

2

112 V

2 + R

I

2

=

+ × =

1 − R I

1

=

− × =

i

i

Le potenze del generatore sono date da:

P = E I = 120 × 2 = 240 W

P = VI = 112 × 2 = 224 W

P = R 2

2

I = 4 × 2 = 16 W

g 1

1

u 1

p 1

i 1

Il rendimento del generatore risulta pari a:

η

P

224

u 1

=

=

= 0,933

1

P

240

1

g

Le potenze e il rendimento dell’utilizzatore attivo si calcolano applicando le formule viste in

questo paragrafo:

P = VI = 112 × 2 = 224 W

P

= R I 2

2

= 6 × 2 = 24 W

a 2

p 2

i 2

P

200

P = E I = 100 × 2 = 200 W

u 2

η

,

2 =

=

= 0 893

u 2

2

P

224

a 2

Si può notare che la potenza utile del generatore è uguale a quella assorbita dall’utilizzatore

attivo. Tale risultato non è casuale: l’utilizzatore attivo costituisce il carico del generatore e quindi

la potenza utile che il generatore eroga corrisponde a quella che l’utilizzatore attivo assorbe.





80

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Esercizi di verifica

Esercizio 1

Tre resistori collegati in serie hanno resistenze R1 = 120 Ω , R2 = 60 Ω , R3 = 40 Ω e sono alimentati con tensione citazioni V = 44 V. Calcolare la resistenza equivalente, l’intensità di corrente, le tensioni e le potenze di ogni resistore, la potenza totale.

[ Risultati: Req = 220 Ω; I = 0,2 A; V1 = 24 V; V2 = 12 V; V3 = 8 V; Eser

P1 = 4,8 W; P2 = 2,4 W; P3 = 1,6 W; Pt = 8,8 W]

Esercizio 2

Quattro resistori uguali sono collegati in serie e dissipano la potenza P = 100 W, con corrente I = 5 A. Calcolare la tensione sulla serie, la resistenza equivalente, la resistenza e la tensione dei singoli bipoli.

[ Risultati: V = 20 V; Req = 4 Ω; Ri = 1 Ω; Vi = 5 V]

Esercizio 3

Tre resistori collegati in parallelo hanno resistenze R1 = 100 Ω , R2 = 150 Ω , R3 = 120 Ω e sono interessati dalla corrente I = 125 mA. Calcolare la resistenza equivalente, la tensione, le correnti e le potenze di ogni resistore, la potenza totale.

[ Risultati: Req = 40 Ω; V = 5 V; I1 = 50 mA; I2 = 33,3 mA; I3 = 41,7 mA;

P1 = 0,25 W; P2 = 0,166 W; P3 = 0,209 W; Pt = 0,625 W]

Esercizio 4

Quattro resistori uguali sono collegati in parallelo e dissipano la potenza P = 16 W, con tensione V = 10 V.

Calcolare la corrente totale, la resistenza equivalente, la resistenza e la corrente dei singoli bipoli.

[ Risultati: I = 1,6 A; Req = 6,25 Ω; Ri = 25 Ω; Ii = 0,4 A]

Esercizio 5

Per la rete di figura A2.61 tutte le resistenze valgono 60 Ω . Calcolare la resistenza equivalente tra le coppie di nodi A-B , C-D , A-C e B-D .

A

R 4

B

R 1 = R 2 = R 3 = R 4 = R 5 = R 6 = R 7 = R 8 = 60 Ω

R 2

R 6

R 1

R 8

R 3

R 7

Figura A2.61

R 5

Esercizio 5.

C

D

[ Risultati: RAB = RCD = 42 Ω; RAC = RBD = 32 Ω]





A2 • Bipoli elettrici e loro collegamenti

81

Esercizio 6

Del circuito di figura A2.62 calcolare la resistenza equivalente tra i punti A e D e la tensione VBC , sia con il contatto aperto che chiuso.

R 1

R 4

B

R 1 = 50 Ω

R 2 = 40 Ω

R 3 = 60 Ω

R 4 = 80 Ω

R 3

R 5 = 30 Ω

VAD = 50 V

citazioni

R

K

2

R 5

Eser

C

Figura A2.62

A

D

Esercizio 6.

[ Risultati: con K aperto: R = 45,5

= 9,34 V;

eq

Ω; VBC

con K chiuso: R = 44,8

= 5,19 V]

eq

Ω; VBC

Esercizio 7

Del circuito di figura A2.63 calcolare il valore da assegnare alla resistenza R per avere una resistenza equivalente tra i punti A e B pari a 10 Ω.

A

R 1 = R 2 = 10 Ω

R

R

1

R 2

4 = R 5 = 20 Ω

R

R 3 = 5 Ω

3

R

R 4

R 5

Figura A2.63

Esercizio 7.

B

[ Risultato: R = 30 Ω]

Esercizio 8

Del circuito di figura A2.64 calcolare la resistenza equivalente vista dal generatore, le correnti nei vari resistori, le tensioni E , VAC , VAD e la potenza erogata dal generatore.

I 1

R 1

A

R 4

B

I 6 = 0,5 A

I

I

I

4

5

R

6

R

2

1 = 5 Ω

+

R 2 = R 3 = 25 Ω

E

I

R 4 = 10 Ω

23

R 5

R 6

R 5 = R 6 = 20 Ω

R 3

Figura A2.64

Esercizio 8.

C

D

[ Risultati: R = 19,3

= 1,4 A;

= 0,4 A; = 1 A;

eq

Ω; I1

I23

I4

I = 0,5 A;

= 20 V;

= 20 V;

= 37,8 W]

5

E = 27 V; VAC

VAD

Pe





82

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Esercizio 9

Del circuito di figura A2.65 calcolare la resistenza equivalente vista dal generatore, le correnti in tutti i rami del circuito, la tensione del generatore.

R 4

R 1 = 100 Ω R 2 = 24 Ω

R 3 = 12 Ω

R 4 = 20 Ω

citazioni

R 5 = 30 Ω R 6 = R 7 = 100 Ω

R 1

R 5

I

+

6 = 20 mA

R 7

Eser

E

R

I

2

R 3

6

R 6

Figura A2.65

Esercizio 9.

[ Risultati: Req = 51,9 Ω; I = 0,077 A; I = 0,037 A; I = 0,0123 A; I = 0,0247 A; 1

2

3

I = 0,04 A; I = I = 0,02 A; E = 4 V]

45

6

7

Esercizio 10

Dimostrare che per il circuito di figura A2.66 si ha I = 2 A per ognuna delle seguenti condizioni di funzionamento: a) K1 aperto, K2 aperto

I

b) K1 aperto, K2 chiuso

R = 10 Ω

c) K1 chiuso, K2 aperto

d) K1 chiuso, K2 chiuso

R

R

E = 30 V

K1

+

E

R

R

K2

R

R

Figura A2.66

Esercizio 10.

Esercizio 11

Del circuito di figura A2.67 calcolare le correnti I e I3 , la tensione V e la f.e.m. E , le potenze e il rendimento del generatore.

I

R 1

Ri = 10 Ω

R 1 = 100 Ω

+

R 2 = 50 Ω

R 3 = 50 Ω

E

R 2

R 4 = 100 Ω

I 4 = 0,5 A

I 4

V

Ri

I 3

R 3

R 4

Figura A2.67

Esercizio 11.

[ Risultati: I = 1,5 A; I = 1 A; V = 275 V; E = 290 V; P

3

g = 435 W;

Pu = 412,5 W; Pp = 22,5 W; η = 0,948]





A2 • Bipoli elettrici e loro collegamenti

83

Esercizio 12

Nel circuito di figura A2.68 la potenza PR = 15 W è quella assorbita in totale dalle tre resistenze di carico.

Calcolare i valori delle resistenze R1 e R2 , le correnti nei vari rami e la f.e.m. del generatore.

R 1 = R 2

R 3 = 40 Ω

+

V = 30 V

Ri = 10 Ω

E

R 1

R 2

PR = 15 W

citazioni

V

Ri

R 3

Eser

Figura A2.68

Esercizio 12.

[ Risultati: R1 = R2 = 40 Ω; I = 0,5 A; I1 = I2 = 0,25 A; E = 35 V]

Esercizio 13

Un generatore reale di tensione, avente resistenza interna 5 Ω , alimenta, tramite una linea di resistenza 4 Ω , un carico che assorbe una potenza di 500 W con tensione 200 V. Calcolare la tensione ai morsetti del generatore, il rendimento della linea, quello del generatore e il rendimento totale del complesso generatore-linea.

[ Risultati: V = 210 V; η L = 0,952; η G = 0,944; η T = 0,899]

Esercizio 14

Un generatore reale di tensione avente E = 25 V e Ri = 5 Ω è collegato a un carico che assorbe la potenza Pu = 20 W.

Calcolare i valori di V , I , Ru , Pg , Pp ed η per entrambi i punti di lavoro possibili.

[ Risultati 1° punto: I = 1 A; V = 20 V; Ru = 20 Ω; Pg = 25 W; Pp = 5 W; η = 0,8

Risultati 2° punto: I = 4 A; V = 5 V; Ru = 1,25 Ω; Pg = 100 W; Pp = 80 W; η = 0,2]

Esercizio 15

Un generatore reale di tensione avente E = 25 V e Ri = 5 Ω è collegato a un carico di resistenza Ru variabile.

Calcolare i valori di I , V, Pu , Pg , Pp facendo variare Ru da 0 a 25 Ω con variazioni di 1 Ω e rappresentare con grafici cartesiani le cinque grandezze calcolate in funzione di Ru . Verificare che la potenza utile aumenta da 0 a 31,25 W ( PuM per Ru = Ri , condizione di adattamento) e poi diminuisce. Si consiglia, per i calcoli e i grafici, l’utilizzazione di un foglio elettronico per PC (tipo Excel).

Esercizio 16

Dato il circuito di figura A2.69 calcolare le tensioni V e V2 , le potenze assorbite dai vari resistori e quella totale.

R 1

I 0 = 20 mA

R 1 = 0,25 k Ω

R 2 = 0,33 k Ω

I 0

V

V 2

R

R

3 = R 4 = 120 Ω

2

R 4

R 3

Figura A2.69

Esercizio 16.

[ Risultati: V = 16,4 V; V2 = 6,6 V; P1 = 0,1 W; P2 = 0,132 W; P3 = P4 = 48 mW; Pt = 0,328 W]





84

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Esercizio 17

Dato il circuito di figura A2.70 calcolare le correnti nei tre resistori, la tensione VAB e la potenza totale.

I 1

R 1

I 2

R 2

citazioni

A

B

I 3

R 3

I 0 = 60 mA

Eser

R 1 = 0,12 k Ω

I 0

R 2 = 80 Ω

Figura A2.70

Esercizio 17.

R 3 = 0,22 k Ω

[ Risultati: I1 = 19,7 mA; I2 = 29,6 mA; I3 = 10,7 mA; VAB = 2,36 V; Pt = 0,142 W]

Esercizio 18

Un generatore reale di corrente, avente I0 = 1 A e V0 = 5 V, eroga la corrente I = 0,5 A. Calcolare V , Ru , Pg , Pu , Pp e η.

[ Risultati: V = 2,5 V; Ru = 5 Ω; Pg = 2,5 W; Pu = 1,25 W; Pp = 1,25 W; η = 0,5]

Esercizio 19

Per il circuito di figura A2.71 verificare che il bipolo E -R

2

2 si comporti come utilizzatore attivo di tensione e cal-

colarne le potenze e il rendimento. Calcolare inoltre la tensione V

.

AB

A

+

R 1 = 120 Ω R 2 = 40 Ω

E

R

2

3 = 120 Ω

I 01 = 0,5 A

E 2 = 12 V

R 1

I 01

R 3

R 2

Figura A2.71

Esercizio 19.

B

[ Risultati: Pa2 = 3,456 W; Pu2 = 2,16 W; Pp2 = 1,296 W; η2 = 0,625; VAB = 19,2 V]





A2 • Bipoli elettrici e loro collegamenti

85

Test di verifica

Quesiti a risposta aperta

1. Definire il concetto di bipolo elettrico.

2. Spiegare la differenza tra la convenzione di segno degli utilizzatori e quella dei generatori.

citazioni

3. Che cosÕ• la caratteristica esterna di un bipolo?

4. Classificare i bipoli in base alla loro caratteristica esterna.

Eser

5. Che cosÕ• la corrente di cortocircuito di un bipolo?

6. Spiegare la differenza tra generatore ideale di tensione e di corrente.

7. PerchŽ un resistore in cui non • trascurabile la variazione della resistenza con la temperatura non • classificabile come resistore ideale?

8. Che cosa sÕintende per cortocircuito e per circuito aperto ideali?

9. Enunciare le leggi di Kirchoff delle correnti e delle tensioni.

10. Di tre resistori collegati in serie ricavare lÕespressione della resistenza equivalente.

11. Dimostrare che, collegando in serie due resistori aventi resistenza R e 2 R, le tensioni sui due bipoli sono 1/3

e 2/3 di quella totale.

12. Di tre resistori collegati in parallelo ricavare lÕespressione della resistenza equivalente.

13. Dimostrare che, collegando in parallelo due resistori aventi resistenza R e 2 R, le correnti nei due bipoli sono 2/3 e 1/3 di quella totale.

14. Ricavare le condizioni di equivalenza tra i collegamenti a stella e a triangolo.

15. Disegnare e spiegare la caratteristica esterna del generatore reale di tensione.

16. Definire le potenze e il rendimento del generatore reale di tensione e ricavarne le relative espressioni.

17. Disegnare e spiegare la caratteristica esterna del generatore reale di corrente.

18. Definire le potenze e il rendimento del generatore reale di corrente e ricavarne le relative espressioni.

19. Ricavare le condizioni di equivalenza tra i generatori reali di tensione e di corrente.

20. Spiegare in quali condizioni un bipolo attivo di tensione funziona da utilizzatore attivo.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Per il circuito di figura A2.72 la resistenza equivalente vale:

R

a R

b 2 R

c 3/2 R

3 R

2 R

2 R

d R/3

R

Figura A2.72





86

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

2. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e B vale:

a 0

R

A

b 2/3 R

c R

R

d 2 R

R

B

citazioni

R

R

Eser

Figura A2.73

D

C

3. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e C vale:

a 2/3 R

b 0

c 2 R

d R

4. Per il circuito di figura A2.73 la resistenza equivalente tra i punti A e D vale:

a 2 R

b R

c 0

d 2/3 R

5. Per il circuito di figura A2.73 la resistenza equivalente tra i punti C e D vale:

a 0

b 2/3 R

c R

d 2 R

6. Per il circuito di figura A2.74 la tensione VAB vale:

a 3 V

R

2 R

3 R

R

b 6 V

B

C

c 0

d 4 V

12 V

A

+

D

Figura A2.74

7. Per il circuito di figura A2.74 la tensione VBC vale:

a 3 V

b 6 V

c 0

d 4 V

8. Per il circuito di figura A2.75 la corrente I vale:

a 0

b 0,5 A

c 5 A

R

d 1,5 A

3 A

R

R

R

I

2

Figura A2.75





A2 • Bipoli elettrici e loro collegamenti

87

9. Che cos’è la tensione a vuoto di un bipolo?

a È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è uguale a quella interna.

b È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è nulla.

c È la tensione che si ha ai morsetti del bipolo quando è nulla la corrente che vi circola.

d È la tensione che si ha ai morsetti del bipolo quando la resistenza di carico è doppia di quella interna.

citazioni

10. Quanto vale la corrente di cortocircuito di un generatore reale di tensione?

a È uguale a zero.

b È data dal rapporto E/ Ri.

Eser

c È data dal rapporto V/ Ri.

d Assume valore infinito.

11. Nella condizione di adattamento, un generatore reale:

a eroga la massima potenza utile.

b funziona con il massimo rendimento possibile.

c fornisce la massima tensione al carico.

d non ha potenza persa.





88

Misure elettriche:

A3 aspetti generali e misura

delle grandezze fondamentali

L’attività di laboratorio è di fondamentale importanza nello studio dell’Elettrotecnica: essa per-

mette non solo di misurare i valori che assumono le varie grandezze elettriche durante il funzio-

namento di un circuito, ma anche di verificare sperimentalmente le leggi che legano tali gran-

dezze, sia come conferma dello studio teorico che come anticipazione dello stesso.

In questa unità, dopo aver introdotto gli aspetti generali della misurazione, verranno presentati

alcuni metodi di misura delle principali grandezze elettriche.

A3.1 Concetto di misura

È noto che misurare una grandezza significa associare alla stessa un valore,

espresso con una appropriata unità di misura; tale valore indica il rapporto che lega

quantitativamente la grandezza in esame con un’altra, della stessa specie, assunta come

unità di misura.

Dire, per esempio, che la lunghezza misurata tra due punti di una pista di atletica

vale 100 m significa:

• avere scelto il metro come unità di misura della lunghezza;

• avere a disposizione un campione di lunghezza unitaria 1 m;

• avere stabilito che questa unità di misura è contenuta 100 volte nella grandezza da

misurare e che, quindi, il rapporto grandezza/campione vale 100.

È chiaro che il confronto ha significato solo se la grandezza e il campione sono

omogenei; nell’esempio precedente sono ambedue delle lunghezze.

Affinché misure fatte su grandezze della stessa specie siano tra loro confrontabili,

è necessario che vengano espresse tutte nella stessa unità di misura: è evidente, per

esempio, che di due lunghezze, una in metri e l’altra in miglia, non si riesce a stabilire

immediatamente qual è la maggiore, ma occorre prima effettuare la conversione dei

metri in miglia o viceversa.

Per questa ragione è stato introdotto il Sistema Internazionale (SI) delle unità di

misura, descritto nella scheda PRE-1, alla quale si rimanda.

Le misure, in funzione del metodo utilizzato, possono essere divise in due differenti

categorie:

• sono dette misure dirette quelle in cui la grandezza da misurare viene direttamente

letta sullo strumento utilizzato, come, per esempio, la misura di una temperatura con

un termometro, quella di una tensione con un voltmetro ecc.;

• sono, invece, misure indirette quelle in cui la grandezza da misurare viene dedotta

dalla misura di altre grandezze (almeno due), utilizzando una relazione nota; sono,

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

89

per esempio, indirette la determinazione dell’area di un rettangolo di cui sono stati

misurati i lati e quella di una resistenza ricavata dal rapporto tra la misura della ten-

sione e quella dell’intensità di corrente.

A3.2 Errori di misura e loro classificazione

Si supponga di aver misurato una generica grandezza X e di conoscerne, quindi, il va-

lore misurato X . Su ogni misurazione gravano però degli errori di misura, di diverso

m

tipo, dovuti alla strumentazione usata, al metodo di misura, all’operatore che ha ese-

guito la misura. L’errore commesso in quella particolare misura non è noto, però si può

valutare un intervallo di incertezza Δ x, di ampiezza tale da poter ritenere che il valore

effettivo della grandezza misurata sia compreso tra i valori limite X − Δ x e X + Δ x.

m

m

Si potrà allora dire che il risultato della misura è dato da:

Risultato

di una misura

X = X ± x

Δ

m

[A3.1]

in funzione

dell’intervallo

di incertezza

Per esempio, scrivere che una tensione vale V = (24 ± 0,5) V significa che la ten-

sione in oggetto ha un valore compreso tra 23,5 V e 24,5 V, con una incertezza valu-

tata, al massimo, in ± 0,5 V.

Nella teoria degli errori si fa spesso riferimento al valore vero X di una grandezza,

v

rispetto al quale:

si definisce come errore assoluto εa la differenza:

ε = X − X

a

m

v

[A3.2]

È da notare che il valore vero di una grandezza è un concetto solo teorico, in quanto

tale valore non è misurabile e, quindi, non si può conoscere; l’espressione [A3.2] non

si può, pertanto, utilizzare in modo diretto, per calcolare l’errore, ma occorre conoscere

ε per poter ricavare la grandezza:

a

X = X − ε

v

m

a

[A3.3]

che non è da intendere come valore vero della grandezza, ma come risultato X della mi-

sura, conseguente a un errore valutato, al massimo, pari a ε .

a

Da quanto detto e confrontando tra loro le espressioni [A3.1] e [A3.3], risulta che

l’incertezza Δ x e l’errore assoluto ε hanno lo stesso significato, con la differenza che

a

Δ x è da intendere sempre positivo, in quanto viene sommato e sottratto a X , mentre ε

m

a

è una grandezza con segno. Da come è stato definito, l’errore assoluto è:

• positivo, se la misura è stata fatta in eccesso ( X > X );

m

v

• negativo , se la misura è stata fatta in difetto ( X < X ).

m

v

L’errore assoluto viene sempre espresso nella stessa unità di misura della grandezza

a cui si riferisce.

Si supponga di aver misurato la corrente I = 10 A commettendo un errore assoluto sicuramente

m

ESEMPIO 1

positivo e non superiore a ε = 0,5 A.

a

■ Il valore della corrente sarà compreso tra i valori limite 10 A (corrispondente a un errore

nullo) e 9,5 A (corrispondente al valore massimo dell’errore).

90

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Se 0,5 A è invece da considerare come incertezza sulla misura, allora il valore effettivo della

corrente sarà compreso tra 9,5 A e 10,5 A.

Nel caso in cui non sia possibile conoscere il segno dell’errore assoluto commesso, non vi è

più alcuna differenza numerica sul risultato della misura. Se ε = ± 0,5 A, si ha infatti:

a

I = I − ε = 10 − (± 0,5) = (9,5 ÷ 10,5) A

m

a

come nel caso in cui 0,5 A rappresenta il valore dell’incertezza.

Spesso è importante riferire l’errore assoluto al valore misurato; è evidente, infatti,

che un errore di 10 cm è poco significativo se la lunghezza misurata è molto più grande

(per esempio 10 km), mentre incide molto di più se il valore misurato è più piccolo (per

esempio 10 m).

Il rapporto:

ε

ε a

=

r

[A3.4]

Xm

è detto errore relativo.

Esso è un numero adimensionato. essendo il rapporto di due grandezze omogenee,

ed è tanto minore quanto più piccolo è l’errore assoluto e maggiore è il valore misu-

rato.

Si definisce come errore relativo percentuale il valore percentuale dell’errore relativo,

dato da:

ε

ε a

r % =

100 = 100ε r

[A3.5]

Xm

Sia l’errore relativo che quello percentuale sono indici di qualità della misura, nel

senso che quanto più il loro valore è ridotto tanto più la misura è precisa.

Si supponga di aver misurato le due tensioni V

= 10 V con un errore assoluto ε = 0,5 V e

m1

a1

ESEMPIO

2

V

= 50 V con un errore assoluto ε = 1 V. Si calcolino i rispettivi errori relativi e percentuali.

m2

a2

■ Applicando le espressioni [A3.4] e [A3.5] si ottiene:

ε

ε

0, 5

a 1

=

=

= 0,05

r 1

ε % = 100

= 100 × 0,05 =



5%

r 1

ε r 1

V

10

m 1

1

a 2

ε

ε

=

=

= 0,02

r 2

ε % = 100

=

×

= 2%

r

ε

100

0, 02

2

r 2

V

50

m 2

Si può notare che la seconda misura è più precisa della prima, pur se l’errore assoluto è mag-

giore.

Gli errori che si commettono nella esecuzione di una misura possono essere classi-

ficati, in base alle cause che li determinano, in:

• errori sistematici;

• errori accidentali;

• errori soggettivi.

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

91

Gli errori sistematici dipendono dal sistema di misura usato; rientrano in que-

sto gruppo gli errori legati alla precisione degli strumenti utilizzati e quelli derivanti

dalle variazioni circuitali prodotte dall’inserzione degli apparecchi di misura,

aventi una loro resistenza elettrica che va ad aggiungersi a quelle proprie del cir-

cuito.

Gli errori sistematici si ripercuotono sul risultato della misura sempre nello stesso

senso e, pertanto, non possono essere compensati facendo la media dei risultati di più

determinazioni. Scegliendo in modo opportuno il sistema di misura e gli strumenti, tali

errori si possono ridurre e, conoscendone il massimo valore che possono assumere, se

ne può tenere conto nell’espressione del risultato della misura.

Gli errori accidentali sono quelli non prevedibili e sono sostanzialmente dovuti

alle condizioni ambientali in cui si svolge la misura. Le cause di perturbazione sono

varie: le più comuni riguardano l’influenza dei campi magnetici ed elettrici esterni

sul circuito di misura e la variazione delle caratteristiche delle apparecchiature per

cause termiche.

Gli errori accidentali sono di difficile valutazione, però si possono contenere entro

limiti tollerabili utilizzando strumenti poco sensibili ai disturbi indotti dall’esterno e se

ne può tenere conto con operazioni statistiche effettuate sui risultati di una serie di de-

terminazioni della stessa grandezza.

Gli errori soggettivi sono quelli dovuti all’operatore che esegue la misura, il

quale può commettere degli errori di lettura, per motivi vari legati a disattenzione,

stanchezza o altro. Utilizzando strumenti analogici, per i quali la lettura è indicata

dalla posizione dell’indice su una scala, si possono commettere errori di apprezza-

mento, quando l’indice si ferma in una posizione intermedia tra due tacche adia-

centi della scala, ed errori di parallasse, quando si guarda in direzione diversa ri-

spetto alla perpendicolare alla scala passante per l’indice; mediante opportuni ac-

corgimenti costruttivi questo tipo di errore può essere eliminato, mentre quello di

apprezzamento può essere ridotto utilizzando scale con un maggior numero di di-

visioni.

Caratteristica degli errori soggettivi è quella di non avere un segno proprio ben de-

terminato, ma di influire in modo casuale sul risultato della misura. Eseguendo più let-

ture è probabile che gli errori in più e in meno si compensino e, pertanto, dalla media

dei vari risultati si può ottenere un valore più attendibile della grandezza in esame, ri-

spetto a quello relativo a una sola lettura. Sotto questo aspetto gli errori soggettivi si

comportano come accidentali.

A3.3 Errore nella misura indiretta

di una grandezza

Quando una grandezza viene dedotta dalla misura di altre grandezze secondo una rela-

zione nota, è necessario saper valutare quale sarà l’errore risultante, in funzione degli

errori da cui sono affette le grandezze che compaiono nella relazione. Questo succede,

per esempio, quando si valuta la potenza come prodotto P = VI, supponendo di avere

misurato la tensione e la corrente.

Si considererà, per semplicità, solo il caso in cui le grandezze di partenza sono due; le

espressioni ottenute si possono comunque estendere a casi più complessi.

Indicando con X e Y le grandezze di partenza, con X e Y i loro valori misurati e

m

m

con ε

ed ε i relativi errori assoluti, i valori che risultano dalla misura, considerati

aX

aY

con l’errore, sono calcolabili con l’espressione [A3.3]:

X = X − ε

Y

m

aX

= Y − ε

m

aY

92

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Gli errori relativi saranno dati, secondo la [A3.4], da:

ε

ε aX

rX =

ε

ε aY

rY =

Xm

m

Y

Ricavando gli errori assoluti e sostituendo, si ottiene:

ε aX = ε rX Xm

ε

aY = ε

[A3.6]

rY m

Y

X = Xm − ε rX Xm

Y = Ym − ε rYYm

Valori

delle grandezze

X = (1− ε rX ) Xm Y



= (1− ε rY ) Y

[A3.7]

m

in funzione degli

errori relativi

Errore risultante dalla somma

Indicando con S la grandezza misurata indirettamente come somma di X e Y, si ot-

tiene:

S = X + Y = Xm − ε aX + Ym − ε aY = ( Xm + Ym ) − (ε aX + ε aY ) Confrontando questa espressione con la [A3.3], si ricava il valore misurato della

somma, che è dato da:

Sm = Xm + Ym

mentre l’errore assoluto è pari a:

Errore assoluto

ε aS = ε aX + ε aY

[A3.8]

sulla somma

Si deduce pertanto la seguente regola:

È l’errore assoluto commesso nella misura indiretta di una grandezza somma di

due o più grandezze è pari alla somma dei singoli errori assoluti.

Nell’applicazione della formula [A3.8] si deve tener presente che l’errore assoluto

è una grandezza con segno: la situazione più sfavorevole si ha quando i due errori

hanno lo stesso segno, nel qual caso i loro valori assoluti si sommano.

Per calcolare l’errore relativo sulla somma si applica la definizione, ottenendo:

ε

ε aS ε aX ε aY

rS =

=

+

Sm

Xm + m

Y

Esprimendo gli errori assoluti in funzione di quelli relativi, si ha:

Errore relativo

ε

ε rX Xm ε rY m

Y

=

+

[A3.9]

rS

sulla somma

Xm + m

Y

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

93

L’espressione [A3.9] indica che:

È l’errore relativo sulla somma è pari alla media ponderale degli errori relativi

commessi sulle grandezze componenti.

Il fatto che la media sia di tipo ponderale significa che i singoli errori influiscono pro-

porzionalmente al valore della grandezza corrispondente e, quindi, l’errore sul termine di

valore più elevato influisce maggiormente sull’errore risultante; di conseguenza occorre

misurare con più accuratezza i termini della somma di valore maggiore.

Moltiplicando per 100 ambedue i membri della [A3.9] e tenendo presente che

100 ε = ε %, si ottiene la stessa relazione valida per l’errore relativo percentuale.

r

r

La tensione su un bipolo costituito da due bipoli in serie viene calcolata come somma delle ten-

ESEMPIO 3

sioni sui bipoli componenti. Supponendo che i valori misurati siano V

= 2 V con errore rela-

1m

tivo ε % = 5% e V

= 12 V con errore relativo ε % = 0,5%, calcolare l’errore relativo e as-

r1

2m

r2

soluto sulla tensione somma.

■ Il valore misurato della tensione risultante è dato da:

V = V

2 12

14 V

1

+ V 2 = +

=

m

m

m

Applicando la [A3.9] con i valori relativi percentuali si ottiene immediatamente l’errore re-

lativo percentuale sulla somma:

ε

ε

V

%

V

%

5 2

,5

0

12

r 1

m

1

ε r 2

2 m

% =

+

= × +

×

= ,

1143%

r

V

2 12

1

+ V 2

+

m

m

valore assai più vicino al secondo errore, corrispondente al termine maggiore, che al primo.

L’errore assoluto si può calcolare direttamente sulla tensione risultante oppure applicando la

[A3.8]. Si ottiene, infatti:

ε

%

,

1 143 14

r

= V =

V =

×

= ,

0 16 V

a

ε

ε

r

m

m

100

100

ε

ε %

5

2

r 1

V

= × = 0,1 V

1 =

a

1

100 1 m

100

%

0, 5 12

r 2

ε

ε

=

V

=

×

= 0,06 V

a 2

100

2 m

100

ε a = ε a + ε a = 0,1+ 0,06 = 0,16 V

1

2

Errore risultante dalla differenza

Indicando con D la grandezza misurata indirettamente come differenza di X e Y, si ot-

tiene:

D = X − Y = X − ε

− Y + ε = X − Y − (ε − ε )

m

aX

m

aY

m

m

aX

aY

Confrontando questa espressione con la [A3.3], si ricava il valore misurato della

differenza, che è dato da:

D = X − Y

m

m

m

mentre l’errore assoluto è pari a:

ε =

−

Errore assoluto

aD

ε aX ε

[A3.10]

aY

sulla differenza

94

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Si deduce pertanto la seguente regola:

È l’errore assoluto commesso nella misura indiretta di una grandezza differenza di

due grandezze è pari alla differenza dei singoli errori assoluti.

Anche nell’applicazione della formula [A3.10] si deve tener presente che l’errore

assoluto è una grandezza con segno: la situazione più sfavorevole si ha quando i due

errori hanno segno opposto, nel qual caso i loro valori assoluti si sommano.

Per calcolare l’errore relativo sulla differenza si applica la definizione, ottenendo:

ε

ε aD ε aX ε aY

=

=

−

rD

D

X − Y

m

m

m

Utilizzando le espressioni [A3.6] si ha:

Errore relativo

ε

ε X

Y

rX

m

ε rY m

=

−

rD

[A3.11]

sulla differenza

X − Y

m

m

L’espressione [A3.11] mostra che la situazione più sfavorevole si ha quando i due

errori relativi hanno segno opposto e i valori misurati X e Y non sono molto diversi

m

m

tra loro; in questo caso i termini al numeratore si sommano e il valore del denomina-

tore tende ad annullarsi, facendo aumentare l’errore relativo risultante.

Moltiplicando per 100 ambedue i membri della [A3.11] e tenendo presente che

100 ε = ε %, si ottiene la stessa relazione valida per l’errore relativo percentuale.

r

r

Si vuole determinare la corrente in un bipolo come differenza tra le correnti circolanti in altri due

ESEMPIO

4

bipoli, collegati allo stesso nodo. Le correnti misurate e i relativi errori assoluti sono pari a:

I

= 5 A, I

= 4 A, ε = – 0,1 A, ε = + 0,12 A.

m1

m2

a1

a2

Calcolare l’errore assoluto e relativo percentuale sulla corrente risultante.

■ Il valore misurato della corrente risultante è dato da:

I = I

5

4

1 A

1 − I

2 =

− =

m

m

m

Applicando la [A3.10] si calcola l’errore assoluto sulla differenza:

ε =

0,1 0,12

0, 22 A

1 −

2 = −

−

= −

a

ε a ε a

L’errore relativo percentuale si può calcolare direttamente oppure applicando la [A3.11], ot-

tenendo:

ε

εα

0

100

r %

,22

=

100 = −

×

= – 22%

Im

1

ε

ε

– ,

0 1 100

a

% =

1 100 =

×

= − 2%

r

ε

ε

0,12 100

a 2

% =

100 =

×

= 3%

r 2

I

5

m

I

1

4

m 2

ε

ε % I

% I

2

5

3

4

r 1

m 1

ε r 2 m

% =

−

2 = − × − × = −22%

r

I

5

4

1 − I

2

−

m

m

Il valore dell’errore relativo percentuale sulla corrente differenza è notevolmente maggiore

di quelli commessi sulle correnti componenti, a causa dei valori abbastanza vicini tra loro delle

correnti misurate.

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

95

Errore risultante dal prodotto

Indicando con P la grandezza misurata indirettamente come prodotto di X e Y, si ottiene:

P = XY = ( X − ε ) Y

( − ε ) =

m

aX

m

aY

= X Y − X ε − Y ε

ε ε

m m

m aY

m aX +

aX aY = X Y

− ( X ε + Y ε

ε ε

m m

m aY

m aX −

aX aY )

Confrontando questa espressione con la [A3.3], si ricava il valore misurato del

prodotto, che è dato da:

P = X Y

m

m m

mentre l’errore assoluto è pari a:

ε = X

+ Y

−

aP

mε aY

mε aX

ε aXε aY

Nell’espressione precedente il prodotto tra i due errori assoluti è trascurabile ri-

spetto agli altri due termini e quindi si può ritenere, con sufficiente approssimazione,

che sia:

ε ≅ X

+ Y

Errore assoluto

aP

mε aY

mε

[A3.12]

aX

sul prodotto

L’errore relativo sul prodotto è dato da:

ε

ε

X

Y

aP

mε aY

mε aX

ε aY ε aX

=

=

+

=

+

rP

P

X Y

Y

X

m

m m

m

m

I due termini al secondo membro dell’espressione precedente rappresentano gli er-

rori relativi sui singoli fattori e, quindi, si ha:

ε =

+

Errore relativo

rP

ε rX ε

[A3.13]

rY

sul prodotto

L’espressione [A3.13] stabilisce la seguente regola:

È l’errore relativo su una grandezza misurata indirettamente come prodotto di al-

tre grandezze componenti è pari alla somma algebrica degli errori relativi com-

messi sui singoli fattori.

Moltiplicando per 100 ambedue i membri della [A3.13], si ottiene la stessa rela-

zione valida per l’errore relativo percentuale.

Come conseguenza della regola precedente si ha che:

• la situazione più sfavorevole si ha quando tutti gli errori hanno lo stesso segno, nel

qual caso i valori assoluti dei singoli errori si sommano;

• la probabilità di commettere un errore elevato cresce all’aumentare del numero dei

fattori, dato che aumenta il numero di errori da sommare, errori che potrebbero es-

sere tutti di segno concorde.

Si vuole determinare la potenza P di un circuito, misurando la tensione e la corrente.

ESEMPIO 5

I valori ottenuti dalle prove sono pari a 25 V con errore 1,3% e 2 A con errore 0,7%.

Calcolare lÕerrore assoluto e relativo sulla potenza.

■ Il valore della potenza risultante dalle misure è dato da:

P = V I = 25 × 2 = 50 W

m

m m

96

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Gli errori assoluti commessi sulla tensione e sulla corrente sono pari a:

ε

ε rV% m

V

,

1 3

25

aV =

=

×

= ,

0 325 V

ε

ε rI% Im

,

0 7

2

aI =

=

× = ,0014 A

100

100

100

100

Applicando l’espressione [A3.12], si ricava l’errore assoluto sulla potenza:

ε aP = m

V ε aI + Imε aV = 25 × 0,014 + 2 × 0,325 = 1 W

Il calcolo dell’errore relativo percentuale si può eseguire con la [A3.13], oppure partendo

dalla definizione; si ottiene:

ε rP% = ε rV% + ε rS% = ,13+ ,

0 7 = %

2

ε

100 ε

aP

100 × 1

rP % =

=

= 2%

m

P

50

Errore risultante dal quoziente

Indicando con R la grandezza misurata indirettamente come rapporto tra X e Y, si ottiene:

ε

ε

X (1− ε )

R X

Xm

aX

Xm

rX Xm

m

rX

=

=

−

=

−

=

Y

Ym − ε aY

Ym − ε rYYm

Ym (1− ε rY )

Indicando con Rm il valore del rapporto derivante dalle misure, l’espressione prece-

dente diventa:

ε

R = R 1− rX

[A3.14]

m 1− ε rY

Partendo dalla definizione di errore assoluto si ricava:

1

⎛

1

⎞

ε

ε rX

ε rX

1 ε rY 1 ε rX

aR = m

R − R = m

R −

−

m

R

= R 1− −

R

1− ε

m

m

rY

⎝⎜

1− ε rY ⎠⎟ =

−

− +

1− ε rY

e, infine:

Errore assoluto

ε

ε rX − ε rY

= R

[A3.15]

aR

m

sul quoziente

1 − ε rY

Dividendo entrambi i membri della [A3.15] per Rm si ottiene l’espressione dell’er-

rore relativo:

Errore relativo

ε

ε rX ε rY

=

−

[A3.16]

rR

sul quoziente

1 − ε rY

Normalmente l’errore relativo ε rY è molto minore di 1 e, quindi, la [A3.16] può es-

sere scritta, con sufficiente approssimazione, nel seguente modo semplificato:

ε rR ≅ ε rX − ε

[A3.17]

rY

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

97

Dalle espressioni [A3.15] e [A3.17] si deduce che l’errore risultante sul rapporto

dipende dalla differenza algebrica degli errori sulle grandezze componenti e, quindi,

la situazione più sfavorevole si ha quando i due errori hanno segno discorde, nel qual

caso i loro valori assoluti si sommano.

Per trovare l’errore relativo percentuale basta moltiplicare per 100 le espressioni

[A3.16] e [A3.17]:

ε

ε rX ε rY

ε rX% ε rY %

% =

−

100

=

−

[A3.18]

rR

1 − ε

1 −

rY

ε rY

Errore relativo

percentuale

sul quoziente

ε

≅

−

rR %

ε rX% ε %

[A3.19]

rY

Dalle misure riportate nell’esempio 5 calcolare il valore della resistenza e i relativi errori, as-

ESEMPIO 6

soluto e percentuale.

■ Applicando la legge di Ohm si ricava:

V

25

R

m

=

=

= 12,5 Ω

m

I

2

m

Gli errori relativi commessi sulla tensione e sulla corrente sono dati da:

ε

ε %

,

1 3

rV

=

=

= ,

0 013

rV

100

100

ε

ε %

,

0 7

rI

=

=

= ,

0 007

rI

100

100

Con la [A3.15] si calcola l’errore assoluto:

ε

ε −

0,013

0,007

rV

ε rI

= R

=

−

12,5

= 0,0755 Ω

aR

m

1 − ε

1 − 0,007

rI

L’errore relativo e quello percentuale, utilizzando le formule esatte, sono dati da:

ε

ε

0, 013 0, 007

rV

ε rI

=

−

=

−

= 0,00604

rR

1 − ε

1 − 0,007

rI

ε

ε %

%

,

1 3

,

0 7

rV

ε rI

% =

−

=

−

= ,

0

%

604

rR

1 − ε

1 − ,

0 007

rI

Utilizzando, invece, le formule approssimate si ha:

ε =

−

= 0,013 − 0,007 = 0,006

rR

ε rV ε rI

ε % =

%

rI

−

%

rV

= ,

1 3 − ,

0 7 = ,

0 6%

rR

ε

ε

con risultati quasi identici.

98

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A3.4 Classificazione degli strumenti di misura

Vi sono vari tipi di strumenti di misura, differenti tra loro per la grandezza misurata,

per il tipo di indicazione fornita, per il principio di funzionamento.

La classificazione in funzione della grandezza misurata viene effettuata indicando il

nome della grandezza o della sua unità di misura; alcuni esempi sono i seguenti:

• amperometro per la misura di correnti;

• voltmetro per la misura di tensioni;

• wattmetro per la misura di potenze;

• frequenzimetro per la misura di frequenze.

Vi sono anche degli strumenti multifunzione, ossia che possono misurare vari tipi

di grandezze elettriche, come i multimetri.

Gli strumenti vengono distinti anche, in funzione del tipo di indicazione che for-

niscono, in:

• strumenti indicatori, che misurano il valore della grandezza in quel momento e,

quindi, non consentono di risalire ai valori assunti precedentemente;

• strumenti registratori che, appunto, registrano l’andamento della grandezza nel

tempo, per esempio mediante una penna scrivente su un disco di carta o usando me-

morie elettroniche;

I

• strumenti rivelatori, come i galvanometri, che non hanno il compito di misurare

la corrente circolante, ma solo di rilevarne l’esistenza.

N

S

Un’altra importante suddivisione si ha tra strumenti analogici e digitali.

Gli strumenti analogici indicano il valore misurato mediante lo spostamento di un in-

I

dice su una scala graduata. Essi, quindi, misurano lo spostamento angolare dell’indice,

spostamento che viene reso corrispondente al valore della grandezza elettrica misurata,

Figura A3.1

stabilendo un’ analogia (da qui la denominazione di tali strumenti) tra grandezze diverse.

Schema costruttivo

di uno strumento

Per il funzionamento è necessario che, all’interno dello strumento, si creino due

analogico

coppie di forze: una coppia motrice, proporzionale al valore della grandezza misurata

a bobina mobile.

e che determina lo spostamento dell’indice, e una coppia antagonista, normalmente

fornita da due molle di torsione, che, equilibrando la coppia motrice, arresta l’indice

nella posizione corrispondente al valore misurato.

La figura A3.1 mostra uno strumento analogico in cui la coppia motrice è creata

dall’azione di un magnete permanente su una bobina percorsa da corrente. Volendo ot-

tenere un amperometro, occorre fare in modo che la coppia motrice sia proporzionale

alla corrente, secondo la relazione:

C

= k I

m

m

La coppia antagonista è proporzionale all’angolo di rotazione α dell’indice, corri-

spondente all’angolo di torsione della molla:

C = k α

a

a

In condizioni di equilibrio l’equipaggio mobile dello strumento è fermo, in quanto

le due coppie sono uguali, e quindi si ha:

k I = k α

m

a

da cui:

Deviazione

dell’indice

α = km I

[A3.20]

in uno strumento

ka

analogico

La relazione [A3.20] mostra che i valori della corrente e dell’angolo di rotazione

sono direttamente proporzionali e, quindi, misurando α, si può risalire al valore di I.





A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

99

Figura A3.2 a, b

Multimetri portatili,

di tipo analogico (a)

e digitale (b).

a)

b)

Quando viene effettuata la taratura dello strumento, sulla scala vengono indicati, me-

diante tacche graduate, i valori di corrente corrispondenti alle diverse deviazioni del-

l’indice, in modo che la lettura risulti immediata.

Negli strumenti digitali, invece, il valore misurato viene visualizzato mediante ci-

fre che compaiono su un apposito display, per cui non vi sono né l’indice né la scala

graduata. La figura A3.2 a, b mostra l’aspetto esterno di due multimetri portatili, uno

analogico e l’altro digitale.

Gli strumenti digitali sono assai diffusi ed è opinione comune che siano più precisi

di quelli analogici. In realtà in essi non vi sono gli errori di parallasse e di apprezza-

mento, in quanto non si deve valutare la posizione dell’indice sulla scala, ma questo

non riguarda la precisione propria dello strumento, che potrebbe essere inferiore a

quella di uno di tipo analogico.

Un’ulteriore classificazione distingue gli strumenti elettrici in funzione del princi-

pio scientifico su cui si basa il loro funzionamento; per esempio, nel caso degli stru-

menti analogici, si possono avere strumenti elettromagnetici, elettrodinamici, elettro-

statici, termici, a induzione.

A3.5 Caratteristiche degli strumenti di misura

Portata

La portata rappresenta il valore massimo misurabile dallo strumento, detto anche

range; per gli strumenti analogici corrisponde al valore di fondo scala V .

fs

Per esempio un voltmetro con portata 50 V può misurare una tensione fino a tale va-

lore, superato il quale si rischia di danneggiare lo strumento.

Nel caso degli strumenti analogici valori superiori alla portata non possono es-

sere letti, in quanto si esce dalla scala. Negli strumenti digitali, invece, può essere

prevista una certa percentuale di sovraccarico ( overrange), che permette di esten-

dere il campo di misura; la lettura viene resa possibile aumentando il numero di ci-

fre a disposizione.

Molti strumenti possono operare su più portate, mediante commutatori di vario tipo.

Costante di lettura

Negli strumenti con indice e scala graduata la costante di lettura è il rapporto tra la por-

tata e il numero di divisioni di fondo scala.

Per esempio un voltmetro di portata 50 V e numero di divisioni 100 ha una costante di

lettura pari a 50/100 = 0,5 V/div. Se la lettura effettuata è pari a 60 divisioni, la tensione

misurata sarà uguale a 60 × 0,5 = 30 V.

100

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Sensibilità

La sensibilità di uno strumento indica la capacità di rispondere a piccole variazioni

della grandezza da misurare e può essere definita come la più piccola variazione indi-

cata, riferita alla portata minore.

Nel caso degli strumenti analogici essa dipende dal numero di divisioni della scala:

maggiore è il loro numero, più sensibile è lo strumento. Per esempio, su un ampero-

metro con portate 1, 5 e 10 A e 100 divisioni di fondo scala si riesce ad apprezzare una

variazione minima di corrente pari a una divisione, che corrisponde, con la portata mi-

nore, a 1/100 = 0,01 A e, quindi, coincide numericamente con la costante di lettura

dello strumento, per quel valore di portata.

Per gli strumenti digitali la sensibilità dipende dal numero di cifre del display; per

esempio, un voltmetro a tre cifre, con portata minima 1 V, consente di misurare tensioni

da 1 mV a 999 mV, con sensibilità 1 mV, non essendo possibili valutazioni intermedie.

Classe di precisione

La classe di uno strumento indica la sua precisione intrinseca, indipendentemente dagli

altri errori commessi nella misura; essa dipende, in generale, dall’accuratezza con cui lo

strumento è stato costruito.

Per gli strumenti analogici la classe di precisione è indicata da un numero, che rap-

presenta l’ errore relativo percentuale massimo riferito al valore di fondo scala e,

quindi, è data da:

ε

ε a

= 100

c

[A3.21]

Vfs

dove ε indica la classe ed ε è l’errore assoluto, supposto costante su tutta la scala dello

c

a

strumento.

Ricavando dalla [A3.21] l’errore assoluto e sostituendolo nell’espressione dell’er-

rore relativo percentuale, si ricava il valore di tale errore commesso nella misura di un

generico valore V :

m

Errore assoluto

ε V

dovuto

ε

c

fs

=

[A3.22]

a

alla classe

100

100

V

ε

ε

ε

a

c

fs

100

r % =

=



V

100

V

m

m

Errore relativo

percentuale

ε V

ε

c

fs

% =

[A3.23]

r

dovuto

Vm

alla classe

Dall’esame dell’espressione [A3.23] risulta chiaramente che:

• l’errore dovuto allo strumento è uguale alla classe solo quando la misura viene ef-

fettuata a fondo scala e rappresenta l’errore relativo minimo che lo strumento può

commettere;

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

101

• quando V < V l’errore relativo è maggiore della classe ed è tanto più grande

m

fs

quanto più la misura viene effettuata lontano dal fondo scala;

• per migliorare la precisione di una misura occorre scegliere lo strumento con un va-

lore di portata non molto maggiore del valore da misurare, per effettuare la misura

nella parte finale della scala.

Con un amperometro di portata 1 A e classe 0,5 si effettuano due misure, rilevando i valori 0,4 A e

ESEMPIO 7

0,95 A. Calcolare, supponendo che la sola causa di errore sia la classe di precisione dello stru-

mento, il valore dell’errore assoluto e di quello relativo percentuale in entrambe le rilevazioni.

■ L’errore assoluto si calcola con la [A3.22] ed è indipendente dal valore misurato:

ε V

ε

c

fs

=

= 0,5 ×1 = 0,005 A

a

100

100

L’errore relativo percentuale, applicando la [A3.23], è dato da:

ε V

c

fs

0, 5 1

ε V

ε % =

=

× =1,25%

r 1

ε

c

fs

0, 5 1

% =

=

× = 0,526%

r 2

I

0, 4

I

0, 95

m 1

m 2

L’esame dei risultati ottenuti conferma le conclusioni precedenti.

I valori assunti dalla classe dipendono dall’utilizzazione dello strumento: si va dalle

classi 0,1 o 0,2 per gli strumenti più precisi ( strumenti da laboratorio) a 2,5 e 5 per quelli

a cui è richiesta una indicazione grossolana della grandezza ( strumenti da quadro).

Errore sull’ultima cifra

Nel caso degli strumenti digitali l’ultima cifra del display (meno significativa) può es-

sere affetta da errore; in questo caso si indica il numero di digit di incertezza, a cui bi-

sogna sommare l’errore proprio dello strumento, che viene normalmente indicato con

la percentuale sulla lettura più quella sul fondo scala.

Un voltmetro digitale a tre cifre ha portata 1 V, errore sul fondo scala 0,2%, errore sulla lettura

ESEMPIO 8

1% ed errore sull’ultima cifra di 1 digit. Calcolare l’errore assoluto e quello relativo che si

commettono misurando la tensione di 600 mV.

■ Esprimendo tutto in millivolt e tenendo conto che l’errore sull’ultima cifra è di 1 mV, si ha:

ε = 1

0, 2

600 +

1000 + 1 = 6 + 2 + 1 = 9 mV

a

100

100

a cui corrisponde l’errore relativo percentuale:

ε

9

% =

100



= ,

1 %

5

r

600

A3.6 Misura di corrente

La misura diretta di una corrente viene effettuata mediante uno strumento chiamato

A

amperometro, il cui simbolo è rappresentato nella figura A3.3. Esso va collegato in

serie al bipolo di cui si vuole misurare la corrente (o, in generale, al circuito in prova),

Figura A3.3

in modo che entrambi siano interessati dalla stessa corrente.

Simbolo

L’inserzione di un amperometro modifica il regime di funzionamento del circuito in

dell’amperometro.

102

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

prova, in quanto lo strumento presenta una resistenza interna RA non nulla, dovuta al

suo circuito interno, che fa variare la corrente circolante, introducendo un errore di mi-

sura, di tipo sistematico, dovuto all’ autoconsumo dello strumento. Negli strumenti

elettronici, come i multimetri, questa resistenza è molto piccola e i suoi effetti si pos-

sono trascurare.

Quanto detto risulta evidente dall’esame della figura A3.4 a, b, in cui sono rappre-

sentate, rispettivamente, l’inserzione di un amperometro ideale (privo di resistenza in-

terna) e quella di uno strumento reale, con resistenza interna RA.

Im

Im

RA

A

A

+

+

E

R

E

R

Im = E

Im = E

R + R

R

A

a)

b)

Figura A3.4 a, b

Nel primo caso l’amperometro misura realmente la corrente che il generatore forni-

Inserzione

sce al resistore di resistenza R:

dell’amperometro:

amperometro

ideale (a);

Im = I E

=

[A3.24]

amperometro

R

reale (b).

Nel secondo caso la corrente misurata è quella assorbita dalla serie RA + R, data da

E/( RA + R); sostituendo E = RI si ha:

Relazione

tra la corrente

reale e quella

I

RI

=

[A3.25]

m

misurata

R + RA

Dall’esame della [A3.25] si deduce che:

• la corrente misurata è minore di quella che passerebbe nel circuito in assenza del-

l’amperometro;

• la differenza tra le correnti è tanto più piccola quanto minore è RA rispetto a R; se

RA = 0, non vi è alcuna differenza tra le correnti (si ricade nel caso di figura A3.4 a).

L’errore assoluto dovuto all’autoconsumo dello strumento si può calcolare con la

formula [A3.2]:

ε a = Im − I

Ricavando I dalla [A3.25] e sostituendo, si ha:

ε

+ A

⎛

A ⎞

A

a = Im − I

R R

m

= I

R R

m

− +

I R R R

m

R

⎝⎜

R ⎠⎟ =

− −

1

R

e, infine:

Amperometro

reale: errore

ε

A

= − I R

[A3.26]

a

m

assoluto

R

L’errore relativo percentuale si calcola con la [A3.5]:

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

103

ε

ε

I R

a

m

A

100

r % =

100 = −



I

R

I

m

m

e, quindi:

Amperometro

RA

reale: errore

ε % = −100

[A3.27]

r

relativo

R

percentuale

Le espressioni [A3.26] e [A3.27] confermano le conclusioni precedenti, ossia che

È l’errore dovuto all’autoconsumo dello strumento è tanto minore quanto più è

piccola la resistenza interna dello strumento rispetto a quella del circuito in

prova.

L’autoconsumo dello strumento, espresso in termini di potenza persa per effetto

Joule all’interno dello stesso, è dato da:

2

Potenza persa

P = R I

A

A m

[A3.28]

nell’amperometro

e dipende dalla corrente misurata; l’autoconsumo massimo si ha con la corrente di

fondo scala.

Un amperometro di portata 0,5 A e autoconsumo a fondo scala di 50 mW viene inserito in un

ESEMPIO 9

circuito di resistenza 50 Ω ; la corrente misurata vale 0,4 A. Determinare, in valore assoluto e

percentuale, l’errore dovuto all’autoconsumo.

■ La resistenza interna dello strumento è data da:

P

−3

50 10

R

A

=

=

×

= 0,2 Ω

A

I 2

2

0, 5

fs

Gli errori richiesti si calcolano direttamente applicando le formule [A3.26] e [A3.27]:

ε

R

0,4

0,2

A

= − I

= −

×

= − 0,0016 A = −1,6 mA ε

R

,

0 2

A

% = −100

= −100

= − ,

0 %

4

r

a

m

R

50

R

50

A3.7 Misura di tensione

La misura diretta di una tensione viene effettuata mediante uno strumento chiamato

voltmetro, il cui simbolo è rappresentato nella figura A3.5. Esso va collegato in

parallelo al bipolo di cui si vuole misurare la tensione (o, in generale, al circuito in

prova), in modo che entrambi siano interessati dalla stessa tensione.

V

Nel campo degli strumenti analogici sono molto diffusi i voltmetri amperome-

trici, derivati direttamente da amperometri di piccola portata (milli o microamperome-

tri), nei quali la misura della tensione viene effettuata misurando, in realtà, una cor-

rente che, circolando in una resistenza di valore noto, risulta proporzionale alla ten-

sione che l’ha determinata.

Figura A3.5

Si consideri (figura A3.6) uno strumento amperometrico con resistenza interna R ,

Simbolo

V

del voltmetro.

collegato in parallelo a un bipolo resistivo di cui si vuole misurare la tensione; tutto il

circuito è alimentato da un generatore di corrente I .

0

Indicando con k la costante amperometrica dello strumento, la deviazione n del-

A

l’indice è legata alla corrente I dalla relazione:

V

I = k n

V

A

104

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

I

A

I 0

IV

Vm

R

Figura A3.6

Inserzione

RV

di un voltmetro

amperometrico.

La tensione ai morsetti dello strumento sarà data da:

V = R I = R k n

m

V V

V A

In questo modo si è ottenuto un voltmetro analogico, per il quale la deviazione del-

l’indice e la tensione misurata sono legate dalla relazione:

V = k n

[A3.29]

m

V

dove k = R k è la costante voltmetrica dello strumento.

V

V A

L’inserzione di un voltmetro modifica il regime di funzionamento del circuito in

prova, in quanto lo strumento, per funzionare, deve assorbire dal circuito una corrente

I non nulla, che fa variare la corrente circolante, introducendo un errore di misura, di

V

tipo sistematico, dovuto all’ autoconsumo dello strumento. Tale errore è tanto minore

quanto più è piccola la corrente assorbita e, quindi, quanto più è elevata la resistenza

interna del voltmetro; il voltmetro ideale dovrebbe avere resistenza infinita e corrente

assorbita nulla.

Per quantificare l’errore dovuto all’autoconsumo, si riconsideri il circuito di figura

A3.6. In assenza del voltmetro il bipolo è interessato dalla corrente impressa dal gene-

ratore e la tensione ai suoi capi è data da:

V = RI 0

Inserendo il voltmetro, la tensione misurata è pari a:

V = RI = R ( I 0 − I ) = RI 0 − RI

m

V

V

Relazione

V

tra la tensione

V = V − R m

[A3.30]

m

reale e quella

RV

misurata

Dall’esame della [A3.30] si deduce che:

• la tensione misurata è minore di quella che si avrebbe in assenza del voltmetro;

• la differenza tra le tensioni è tanto più piccola quanto maggiore è R rispetto a R;

V

con resistenza teoricamente infinita non vi è alcuna differenza tra le tensioni.

L’errore assoluto dovuto all’autoconsumo dello strumento si può calcolare con la

formula [A3.2]:

ε =

−

a

m

V

V

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

105

Ricavando V dalla [A3.30] e sostituendo, si ha:

⎛

⎞

ε

R

= V − V +

V

a

m

m

m

⎝⎜

R

⎠⎟

V

e, infine:

ε

R

= −

V

Voltmetro reale:

[A3.31]

a

m

R

errore assoluto

V

L’errore relativo percentuale si calcola con la [A3.5]:

ε

ε

R

a

100

% =

100 = −

V

r

m

V

R

V

m

V

m

e, quindi:

ε

R

Voltmetro reale:

r % = −100

[A3.32]

errore relativo

RV

percentuale

Le espressioni [A3.31] e [A3.32] confermano le conclusioni precedenti, ossia che:

È l’errore dovuto all’autoconsumo dello strumento è tanto minore quanto più è ele-

vata la resistenza interna del voltmetro rispetto a quella del circuito in prova.

Spesso la resistenza interna viene data per unità di tensione, in ohm/volt.

L’autoconsumo dello strumento, espresso in termini di potenza persa per effetto

Joule all’interno dello stesso, è dato da:

V 2

Potenza persa

P = G V 2

m

=

[A3.33]

V

V

m

nel voltmetro

RV

e dipende dalla tensione misurata; l’autoconsumo massimo si ha con la tensione di

fondo scala. Negli strumenti elettronici come i multimetri, la resistenza interna è molto

elevata e si possono trascurare i suoi effetti.

Un voltmetro, di portata 10 V e autoconsumo a fondo scala di 10 mW, viene inserito in un cir-

ESEMPIO 10

cuito di resistenza 500 Ω ; la tensione misurata vale 8 V. Determinare, in valore assoluto e per-

centuale, l’errore dovuto all’autoconsumo.

■ La resistenza interna dello strumento è data da:

V 2

2

10



R

fs

=

=

= 10 kΩ

V

P

0, 01

V

Gli errori richiesti si calcolano direttamente applicando le formule [A3.31] e [A3.32]:

ε

R

0,5 8

α = −

V =

0,4 V

m

−

× = −

ε

R

,

0 5

% = −100

= −100

= − %

5

r

R

10

V

R

10

V

A3.8 Misura di resistenza,

metodo volt-amperometrico

La misura diretta di una resistenza viene effettuata per mezzo di un ohmmetro, ossia

di uno strumento appositamente dedicato a tale funzione. In pratica si usa un multime-

tro, digitale o analogico, selezionando la funzione richiesta.

106

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Im

IR

VA

A

I

Im

I

A

V

V

V

Vm

Rx

V

V

Vm

VR

Rx

Figura A3.7

Figura A3.8

Metodo volt-amperometrico: inserzione con voltmetro a valle.

Metodo volt-amperometrico: inserzione con voltmetro a monte.

La misura diretta non è però molto precisa; maggiore accuratezza si ottiene con il

metodo volt-amperometrico, meno pratico e immediato di quello precedente. Con tale

metodo viene effettuata una misura indiretta della resistenza: il resistore in esame

viene alimentato da un apposito generatore e vengono misurati i valori della tensione e

della corrente; il rapporto V/ I fornisce il valore della resistenza incognita.

A seconda di come gli strumenti vengono collegati al resistore in prova si possono

avere due tipi d’inserzione:

• inserzione con voltmetro a valle (figura A3.7), in cui il voltmetro viene collegato

direttamente in parallelo al resistore e, quindi, a valle dell’amperometro, rispetto ai

morsetti di alimentazione;

• inserzione con voltmetro a monte (figura A3.8), in cui l’amperometro viene colle-

gato direttamente in serie al resistore e, quindi, il voltmetro si trova, con riferimento

all’alimentazione, a monte dell’amperometro.

In entrambi i casi la misura è affetta da un errore sistematico d’inserzione, dovuto

all’autoconsumo degli strumenti, che si può valutare ed eliminare conoscendo le carat-

teristiche degli stessi.

Inserzione con voltmetro a valle

In questo caso la tensione V misurata dal voltmetro è esattamente pari alla tensione V

m

R

del resistore, mentre la corrente I misurata dall’amperometro è la somma della cor-

m

rente I assorbita dal resistore e della I del voltmetro:

R

V

V

V = V

I

R

m

= I − I = I

m

−

R

m

V

m

RV

Il rapporto:

V

R

m

=

m

Im

rappresenta la resistenza misurata, calcolata con i valori letti sui due strumenti, mentre

il rapporto:

V

V

R

R

m

=

=

x

I

V

R

I

m

−

m



RV

corrisponde al valore effettivo della resistenza incognita; sviluppando l’espressione

precedente si arriva alla seguente formula:

R R

R

Voltmetro

R

m

V

m

=

=

x

[A3.34]

a valle: resistenza

R − R

R

V

m

m

incognita

−



1

RV

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

107

Dall’esame della [A3.34] si possono trarre alcune conclusioni:

• il valore della resistenza effettiva differisce da quello misurato a causa della resi-

stenza interna del voltmetro; se è noto il valore di RV con la [A3.34] si può calco-

lare il valore effettivo della resistenza incognita;

• all’aumentare di RV rispetto a Rm la differenza si riduce, fino ad annullarsi se RV as-

sume un valore teoricamente infinito.

Applicando la formula [A3.2] si valuta l’errore assoluto commesso nella misura:

ε

m V

a = m

R − x

R = m

R

R R

− VR − m

R

Sviluppando l’espressione precedente si arriva alla formula:

2

Voltmetro

ε

m

R

= −

[A3.35]

a

a valle:

V

R − m

R

errore assoluto

Essendo, normalmente, RV > Rm, l’errore assoluto sarà negativo e quindi il valore

della resistenza misurata risulterà minore di quello effettivo.

Con la formula [A3.5] si valuta l’errore relativo percentuale:

ε

ε a

r % =

100

m

R

Eseguendo opportuni passaggi matematici, si arriva all’espressione:

Voltmetro

ε

x

R

a valle:

% = −100

[A3.36]

r

errore relativo

V

R

percentuale

dalla quale si deduce che l’errore commesso, derivante dall’inserzione usata, dipende

dal rapporto Rx / RV, diminuendo con esso. L’inserzione con voltmetro a valle risulta

pertanto conveniente per piccoli valori della resistenza incognita, tali da portare l’er-

rore entro limiti accettabili, nel caso che non fosse possibile eliminarlo.

Inserzione con voltmetro a monte

In questo caso la tensione Vm misurata dal voltmetro è pari alla somma della tensione VR

del resistore e della caduta di tensione VA dovuta all’amperometro, mentre la corrente Im

misurata dall’amperometro è esattamente uguale a quella assorbita dal resistore:

VR = Vm − VA = Vm − RAIm

IR = Im

Il rapporto:

R

Vm

m = Im

rappresenta la resistenza misurata, calcolata con i valori letti sui due strumenti, mentre

il rapporto:

R

VR Vm RAIm Vm

x =

=

−

=

− R

I

A

R

Im

Im

corrisponde al valore effettivo della resistenza incognita. Sostituendo Rm nell’espres-

sione precedente si arriva alla seguente formula:

Voltmetro

R

a monte:

x = Rm − R

[A3.37]

A

resistenza

incognita

Dall’esame della [A3.37] si possono trarre alcune conclusioni:

• il valore della resistenza effettiva differisce da quello misurato a causa della resi-

stenza interna dell’amperometro; se è noto il valore di RA con la [A3.37] si può cal-

colare il valore effettivo della resistenza incognita;

108

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

• al diminuire di R rispetto a R la differenza si riduce, fino ad annullarsi se R as-

A

m

A

sume un valore teoricamente nullo.

Applicando la formula [A3.2] si valuta l’errore assoluto commesso nella misura:

ε = R − R = R − R + R

a

m

x

m

m

A

e, quindi:

Voltmetro

a monte:

ε = R

a

A

[A3.38]

errore assoluto

La [A3.38] mostra che l’errore assoluto è positivo e quindi il valore di resistenza

misurato risulta maggiore di quello effettivo e corrisponde alla somma della resi-

stenza incognita più quella interna dell’amperometro. Applicando la formula [A3.5] e

tenendo conto della [A3.38], si valuta l’errore relativo percentuale, ottenendo:

Voltmetro

a monte: errore

ε

RA

r % = 100

[A3.39]

relativo

Rm

percentuale

dalla quale si deduce che l’errore commesso, derivante dall’inserzione usata, dipende

dal rapporto R / R , diminuendo con esso. L’inserzione con voltmetro a monte risulta

A

m

pertanto conveniente per elevati valori della resistenza misurata, tali da portare l’er-

rore entro limiti accettabili, nel caso che non fosse possibile eliminarlo.

Utilizzando il metodo volt-amperometrico con voltmetro a valle sono stati rilevati i seguenti va-

ESEMPIO 11

lori: V = 8 V, I = 0,04 A. Gli strumenti utilizzati, entrambi di classe 1, hanno portate pari a m

m

10 V e 50 mA e resistenze interne R = 1 Ω e R = 10 kΩ . Valutare gli errori assoluti e relativi A

V

percentuali dovuti, rispettivamente, al tipo d’inserzione e alla classe degli strumenti.

■ La resistenza misurata e quella incognita sono date da:

V

8

R R

200 10 103

R

m

=

=

= 200 Ω

R

m

V

m

=

=

×

×

= 204,08 Ω

x

I

0, 04

R

m

− R

10 × 103 − 200

V

m

L’errore assoluto dovuto all’inserzione si può ricavare sia dalla definizione sia applicando la

[A3.35], ottenendo:

ε = R − R = 200 − 204,08 = − 4,08 Ω

a

m

x

2

2

ε

R

200

m

= −

= −

4,08 Ω

3

= −

a

R − R

10 × 10 − 200

V

m

Applicando la [A3.36] si calcola l’errore relativo percentuale dovuto all’inserzione:

ε

R

204, 08

x

% = −100

= −100

= − ,

2 04%

r

R

10 × 103

V

Gli errori relativi percentuali dovuti alla classe degli strumenti si calcolano con la formula

[A3.23], ottenendo:

ε V

ε

c

fs

1 10

% =

= ×

= ,

1

%

25

rV

V

8

m

ε I

ε

c

fs

1

,

0 05

% =

= ×

= ,

1 25%

rI

I

,

0 04

m

rispettivamente per la tensione e per la corrente.

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

109

Si deve ora considerare l’effetto di questi errori sulla resistenza, pari al rapporto V/ I.

Applicando la [A3.19] e considerando il caso più sfavorevole di errori con segni discordi, i cui

valori assoluti si sommano, l’errore risultante dovuto alla classe sarà dato da:

ε % =

% +

% = ± ,25

1

± ,25

1

= ± ,5%

2

rc

ε rV

ε rI

a cui corrisponde un errore assoluto pari a:

ε

ε % R

,

2 5

200

rc

m

=

= ±

×

= ±5 Ω

ac

100

100

Occorre ora valutare la ripercussione di entrambi gli errori sulla misura; essendo negativo

quello dovuto all’inserzione, la condizione più sfavorevole si ha quando è negativo anche quello

derivante dalla classe, nel qual caso si ha:

ε % = % +

% = − ,

2 04 − ,5

2

= − ,54%

4

rT

ε r

ε rc

che è un valore piuttosto elevato, tale da rendere poco accurata la misura.

Nel caso in esame, avendo potuto valutare l’errore d’inserzione, si può prendere come va-

lore di resistenza non R ma R = 204,08 Ω e considerare come incertezza sul risultato solo l’er-

m

x

rore dovuto alla classe. Occorre osservare che quando la resistenza interna del voltmetro non è

nota, tale correzione non può essere apportata.

Si supponga di ripetere la misura dell’esempio 11 con il collegamento del voltmetro a monte.

ESEMPIO 12

Calcolare l’errore dovuto al tipo d’inserzione.

■ L’applicazione delle espressioni [A3.38] e [A3.39] fornisce direttamente i valori richiesti:

ε = R = 1 Ω

a

A

ε

R

100 1

A

% = 100

=

× = ,0 %

5

r

R

200

m

da cui si vede che l’errore d’inserzione è, in questo caso, nettamente inferiore al valore calcolato

nell’esempio precedente e, pertanto, l’inserzione con voltmetro a monte risulta più idonea per

l’effettuazione della misura esaminata.

A3.9 Misura di resistenza, ponte di Wheatstone

Per la misura di precisione di resistenze di valore medio viene usato un particolare me-

todo di riduzione a zero, detto ponte di Wheatstone, il cui schema elettrico è ripor-

tato nella figura A3.9.

Esso è costituito da un circuito a sei lati, comprendente:

• una diagonale di alimentazione (lato AC), costituita da un generatore in corrente

continua (pila o accumulatore) con in serie un tasto d’inserzione T , avente lo scopo

P

di alimentare tutto il circuito;

• una diagonale di rilevazione (lato BD), in cui è inserito un galvanometro G e un ta-

sto T ; il galvanometro ha la funzione di indicare in maniera molto precisa il pas-

G

saggio della corrente nel lato BD, senza misurarla;

• due lati di proporzione ( AB e AD), in cui sono inserite le resistenze R e R , ottenute 1

2

mediante resistori di precisione, regolabili in modo da poter realizzare diversi va-

lori del rapporto R / R ;

1

2

• un lato di paragone ( CD), costituito da un resistore di precisione variabile entro

un’ampia gamma di valori;

• un lato ( BC) in cui viene inserito il resistore di resistenza incognita R . x

Poiché il generatore impone un potenziale positivo in A e negativo in C, il verso

delle correnti nei quattro lati e nella diagonale di alimentazione non può essere diverso

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

110

B

I 4

R 1

T

Rx

g

I 1

A

G

I

C

2

R 2

R 3

I

I

Figura A3.9

3

D

Schema elettrico

del ponte

di Wheatstone.

+

–

Tp

E

da quello indicato nella figura, mentre la corrente nel galvanometro dipende, in intensità

e verso, dalla differenza di potenziale tra i punti B e D.

La particolarità del metodo sta proprio in questo: variando le resistenze R , R e R

1

2

3

si deve ricercare la condizione di equilibrio del ponte, che si avrà quando i potenziali

dei punti B e D saranno uguali e, quindi, la corrente nel galvanometro risulterà nulla e

lo strumento non avrà più alcuna deviazione.

La condizione I = 0 comporterà, per il primo principio di Kirchhoff, l’uguaglianza

G

tra le correnti che interessano i nodi B e D, ossia:

I =

1

I 4

I =

2

I 3

[A3.40]

Essendo uguali i potenziali dei nodi B e D, saranno uguali tra loro anche le seguenti

tensioni:

V

= V V = V

AB

AD

BC

DC

e, quindi:

R

=

1 I 1

R 2 I 2

R I = R I

[A3.41]

x 4

3 3

Eseguendo il rapporto membro a membro delle espressioni [A3.41] e tenendo conto

delle [A3.40], si ottiene:

R I

R 3 I 3

R I

R

x 4

3 I 3

R

R

x 1

x

3

=



=

=

R 1 I 1

R 2 I 2

R 1 I 1

R 2 I 3

R 1

R 2

da cui si ha:

Ponte di

Wheatstone:

R R = R R

[A3.42]

x 2

1 3

condizione

di equilibrio

Dall’espressione [A3.42] si deduce che:

È il ponte è in condizioni di equilibrio quando i prodotti delle resistenze delle due

coppie di lati opposti tra loro rispetto alla diagonale del galvanometro sono

uguali.

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

111

Noti i valori delle tre resistenze che consentono l’azzeramento del galvanometro,

quello della resistenza incognita è dato da:

Ponte di

R

R

x =

1 R

Wheatstone:

3

[A3.43]

R

resistenza

2

incognita

La ricerca della condizione di equilibrio viene comunemente effettuata fissando

il rapporto R / R e variando la resistenza R ; se non si riesce a ottenere l’azzera-

1

2

3

mento si effettuano altri tentativi, con diversi valori del rapporto. In una prima fase

si cerca un azzeramento grossolano, inserendo un resistore nella diagonale del gal-

vanometro e limitando la tensione di alimentazione, in modo da ridurre le correnti

nei rami; si passa poi all’azzeramento fine, togliendo il

resistore del galvanometro per aumentarne la sensibilità

Rx

e portando la tensione di alimentazione al massimo va-

R

lore compatibile con le caratteristiche dei resistori.

1

x 1 k

+

I ponti normalmente usati comprendono già i tre resi-

stori variabili collegati tra loro e sono predisposti con mor-

R 3 x 100

Figura A3.10

setti per il collegamento del resistore incognito, della batte-

Schematizzazione

ria e del galvanometro (figura A3.10). Nei ponti portatili,

–

x 10

dell’aspetto esterno

di minor precisione, sono inclusi anche l’alimentazione e il

R 2

di un ponte

galvanometro e, quindi, occorre collegare solo il resistore

Galv

di Wheatstone

x 1

in prova.

a cassetta.

A3.10 Misura di potenza

La misura indiretta della potenza in un circuito funzionante in corrente continua può

essere eseguita con il metodo volt-amperometrico, illustrato nel paragrafo A3.8 relati-

vamente alla misura di resistenza.

Essendo P = V I, la potenza misurata sarà data dal prodotto tra i valori misurati

della tensione e della corrente:

Pm = VmI

[A3.44]

m

Anche sulla misura della potenza influisce l’errore d’inserzione dovuto all’auto-

consumo degli strumenti, in modo diverso a seconda del collegamento.

Inserzione con voltmetro a valle

Tenendo conto delle relazioni VR = Vm e IR = Im – IV, la potenza effettiva assorbita dall’utilizzatore in prova è data da:

Px = VRIR = Vm( Im − IV ) = VmIm − VmIV

e, quindi:

2

Voltmetro

P

m

x = P

V

−

[A3.45]

m

a valle:

RV

potenza incognita

dove il termine:

2

P

Vm

V = RV

rappresenta la potenza relativa all’autoconsumo del voltmetro.

112

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Se è noto il valore di R , con la [A3.45] si calcola direttamente la potenza effettiva. In

V

caso contrario l’errore d’inserzione non si può eliminare, ma è possibile ridurlo usando

come voltmetro un multimetro digitale, avente un valore di R molto elevato.

V

Va osservato, infine, che l’autoconsumo del voltmetro aumenta col quadrato di V ,

m

per cui questo tipo di inserzione è adatto per circuiti funzionanti con piccoli valori della

tensione.

Inserzione con voltmetro a monte

Tenendo conto delle relazioni V = V – V e I = I , la potenza assorbita dall’utilizzaR

m

A

R

m

tore in prova è data da:

P = V I = V

( − V ) I = V I − V I

x

R R

m

A

m

m m

A m

e, quindi:

Voltmetro

a monte:

P = P − R I 2

x

m

A m

[A3.46]

potenza incognita

dove il termine:

P = R I 2

A

A m

rappresenta la potenza relativa all’autoconsumo dell’amperometro.

Se è noto il valore di R , con la [A3.46] si calcola direttamente la potenza effettiva. In

A

caso contrario l’errore d’inserzione non si può eliminare, ma è possibile ridurlo usando

come amperometro un multimetro digitale, avente un valore di R molto elevato.

A

Va osservato, infine, che l’autoconsumo dell’amperometro aumenta col quadrato

di I , per cui questo tipo di inserzione è adatto per circuiti funzionanti con piccoli va-

m

lori della corrente.

ESEMPIO 13

Con i dati relativi all’esempio 11, calcolare i valori della potenza misurata e di quella effettiva.

■ Trattandosi dell’inserzione con voltmetro a valle, bisogna tener conto dell’autoconsumo del

voltmetro, ottenendo:

V 2

8

P = V I = 8 × 0,04 = 0, 32 W

P

m

m

m m

=

=

= 0,8

mW

V

R

10 ×

3

10

V

P = P − P = 320 − 0,8 = 319,2 mW = 0, 3192 W

x

m

v

Misura diretta della potenza, wattmetro

La misura diretta della potenza si effettua mediante un apposito strumento, detto watt-

W

metro, il cui simbolo è riportato nella figura A3.11. Nel campo degli strumenti analo-

gici è molto diffuso il wattmetro elettrodinamico, che si basa sul metodo volt-ampe-

Figura A3.11

rometrico e può essere visto come l’insieme di un amperometro e di un voltmetro rac-

Simbolo

chiusi in un unico strumento, per il quale la deviazione dell’indice sulla scala è pro-

del wattmetro.

porzionale alla potenza elettrica misurata.

Questo strumento si presenta verso l’esterno con due coppie di morsetti (figura

A3.12), precisamente:

+

−

• due morsetti amperometrici ( A e A ), corrispondenti ai terminali del circuito am-

perometrico interno, circuito da collegare in serie all’utilizzatore in prova, in modo

che sia interessato dalla stessa corrente;

+

−

• due morsetti voltmetrici ( V e V ), corrispondenti ai terminali del circuito voltmetrico

interno, circuito da collegare in parallelo all’utilizzatore in prova, in modo che sia in-

teressato da una corrente proporzionale alla tensione.

A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

113

+

Figura A3.12

V +

Distinzione

tra morsetti

amperometrici

e voltmetrici

+

–

in un wattmetro.

A+

A–

– V –

Le polarità “+” e “–” indicano i morsetti di entrata e di uscita della corrente e ser-

vono per il collegamento esterno delle bobine.

A seconda di come vengono collegate tra loro le due bobine si ha, in analogia al me-

Figura A3.13 a, b

todo volt-amperometrico, l’inserzione con bobina voltmetrica a valle e con bobina

voltmetrica a monte

Inserzione del

, come indicato nella figura A3.13.

wattmetro con

Riguardo agli errori di autoconsumo dovuti all’inserzione, essi dipendono dalle re-

bobina voltmetrica

sistenze interne RAW ed RVW dei due circuiti, in modo del tutto analogo a quanto indi-

a valle (a)

cato per la misura di potenza con il metodo volt-amperometrico.

e a monte (b).

+

W

+

–

V

V

–

a)

+

W

+

–

V

V

–

b)

La portata di un wattmetro analogico utilizzato in corrente continua dipende dalle

portate delle due bobine; indicando con Vfs la portata voltmetrica e con Ifs quella am-

perometrica, la portata wattmetrica sarà data da:

P

Portata

fs = Vfs I fs

[A3.47]

di un wattmetro

Entrambi i circuiti interni, amperometrico e voltmetrico, hanno normalmente più

portate; applicando la [A3.47] si calcolano le portate wattmetriche corrispondenti alle

coppie scelte.

114

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Mediante un wattmetro analogico con 100 divisioni a fondo scala si esegue una misura di po-

ESEMPIO 14

tenza, utilizzando le portate V = 5 V e I = 0,5 A. Supponendo che la lettura sia stata n = 85

fs

fs

divisioni, calcolare la potenza misurata.

■ La portata wattmetrica scelta è data da:

P = V I = 5 × 0,5 = 2,5 W

fs

fs

fs

La costante di lettura risulterà pari a:

P

2, 5

W

k

fs

=

=

= 0,025

W

N

100

div

fs

a cui corrisponde la potenza misurata:

P = k n = 0,025 × 85 = 2,125 W

m

W





A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

115

Esercizi di verifica

Esercizio 1

Calcolare l’errore relativo e quello assoluto commessi nella misura di una corrente, sapendo che εr % = 2%

e Im = 0,5 A.

citazioni

[ Risultati: ε r = 0,02; ε a = 0,01 A]

Esercizio 2

Eser

Sapendo che l’errore assoluto commesso nella misura di una tensione è εa = – 1,2 V e che Vm = 12 V, calcolare l’errore relativo e quello percentuale.

[ Risultati: ε r = − 0,1; ε r% = − 10%]

Esercizio 3

Nello schema di figura A3.14 entrambi gli amperometri sono di classe 1 e hanno fondo scala 5 A e 100 div. Le letture sono rispettivamente: l1 = 70 div e l2 = 55 div. Calcolare la corrente I risultante e gli errori, relativo percentuale e assoluto, commessi su tale grandezza.

I 1

A1

I 2

A2

I

Figura A3.14

V

Esercizio 3.

[ Risultati: I = 6,25 A; ε a = 0,1 A; ε r% = 1,6%]

Esercizio 4

Nello schema di figura A3.15 entrambi i voltmetri sono di classe 1 e hanno 100 divisioni di fondo scala. Le portate sono rispettivamente pari a 50 V e 25 V e sono state effettuate le letture l1 = 80 div e l2 = 90 div.

Determinare la tensione incognita Vx e gli errori, assoluto e relativo percentuale, commessi su tale tensione.

[ Risultati: Vx = 17,5 V; ε a = 0,75 V; ε r% = 4,286%]

V2

V

V1

Vx

Figura A3.15

Esercizio 4.





116

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

Esercizio 5

Determinare la resistenza interna che deve avere un amperometro da utilizzare in un circuito di resistenza R = 330 Ω , per avere un errore relativo percentuale dovuto all’autoconsumo non superiore allo 0,5% in valore assoluto.

Calcolare l’autoconsumo dello strumento quando Im = 0,5 A.

[ Risultati: RA = 1,65 Ω; PA = 0,4125 W]

citazioni Esercizio 6

Determinare la resistenza interna che deve avere un voltmetro da utilizzare in un circuito di resistenza R = 220 Ω , Eser per avere un errore relativo percentuale dovuto all’autoconsumo non superiore allo 0,2% in valore assoluto.

Calcolare l’autoconsumo dello strumento quando Vm = 12 V.

[ Risultati: RV = 110 kΩ; PV = 1,31 mW]

Esercizio 7

Mediante il metodo volt-amperometrico con voltmetro a monte sono stati misurati i seguenti valori: Vm = 15 V, Im =

= 7,5 mA. Gli strumenti sono entrambi di classe 1, con portate 25 V e 10 mA e resistenze interne 10 Ω (amperometro) e 5 kΩ (voltmetro). Calcolare i valori della resistenza e della potenza, depurati dall’autoconsumo degli strumenti, e gli errori, assoluto e relativo percentuale, commessi su tali grandezze a causa della classe di precisione.

[ Risultati: Rx = 1,99 kΩ; Px = 111,9 mW; ε aR = 60 Ω; ε aP = 3,375 mW; ε r% = 3%]

Esercizio 8

Calcolare i valori della costante di lettura kW di un wattmetro con portate voltmetriche 5 V, 10 V, 15 V, portate amperometriche 1 A, 5 A e 100 divisioni a fondo scala.

[ Risultati: 0,05 W/div – 0,1 W/div – 0,15 W/div

0,25 W/div – 0,5 W/div – 0,75 W/div]





A3 • Misure elettriche: aspetti generali e misura delle grandezze fondamentali

117

Test di verifica

Quesiti a risposta aperta

1. Definire il concetto di misura.

2. Spiegare la differenza tra una misura diretta e una indiretta.

citazioni

3. Che cos’è l’errore assoluto commesso in una misura?

4. Definire l’errore relativo e quello relativo percentuale.

Eser

5. Spiegare la differenza tra errore sistematico e accidentale.

6. Che cos’è l’errore soggettivo? Fare due esempi di errori di questo tipo.

7. Ricavare le espressioni dell’errore assoluto e di quello relativo commessi sul prodotto di tre grandezze.

8. A che cosa sono uguali gli errori relativi commessi sulla somma e sulla differenza di due grandezze?

9. In quale caso l’errore relativo percentuale commesso sul quoziente di due grandezze è uguale alla somma al-

gebrica degli errori del numeratore e del denominatore?

10. Classificare gli strumenti di misura in funzione del tipo di indicazione fornita.

11. Che cos’è la costante di lettura di uno strumento analogico?

12. Che cosa s’intende per sensibilità di uno strumento?

13. Ricavare l’espressione dell’errore relativo in funzione della classe di precisione di uno strumento analogico.

14. Spiegare perché un amperometro di piccola resistenza interna influenza poco il regime di funzionamento del

circuito in cui è inserito.

15. Spiegare perché un voltmetro di elevata resistenza interna influenza poco il regime di funzionamento del circuito in cui è inserito.

16. Spiegare il criterio di scelta della connessione degli strumenti per la misura di resistenza con l’inserzione volt-amperometrica.

17. Ricavare le espressioni della resistenza Rx e della potenza Px, per entrambi i circuiti dell’inserzione volt-amperometrica.

18. Ricavare la condizione di equilibrio del ponte di Wheatstone.





118

Attività di laboratorio

A4 proposte

L’attività di laboratorio è di fondamentale importanza nello studio dell’Elettrotecnica, sia

come verifica dei concetti studiati sia come approccio sperimentale ai vari argomenti. In que-

sta unità vengono proposte delle esercitazioni attinenti ai contenuti del modulo che richie-

dono l’impiego della strumentazione di cui sono normalmente dotati i laboratori elettrici,

mentre per l’ultima proposta basta l’uso di un semplice PC.

A4.1 Misura della resistenza con il metodo

volt-amperometrico

Obiettivo dell’esercitazione è quello di misurare il valore della resistenza elettrica di un

resistore incognito, con l’uso di un voltmetro e di un amperometro. La prova compren-

derà quindi la misura diretta della tensione, la misura diretta della corrente e la misura

indiretta della resistenza.

A seconda del valore presunto della resistenza incognita si potrà utilizzare uno de-

gli schemi riportati nella figura A4.1 a, b.

+

+

A

A

+

+

+

+

V

Rx

V

Rx

=

–

=

–

a)

b)

Figura A4.1 a, b

Inserzione col voltmetro a valle (a); inserzione col voltmetro a monte (b).

Lo svolgimento della prova è simile nei due casi. Avendo a disposizione un alimen-

tatore regolabile si possono eseguire più misure, con diversi valori di tensione e cor-

rente, tenendo conto dei valori di targa del resistore incognito R . Per evitare un ecces-

x

sivo riscaldamento del resistore è opportuno che la corrente massima di prova non su-

peri il valore I /10, dove I è la corrente nominale del resistore, e che la misura venga

n

n

effettuata per valori decrescenti della corrente.

Per ogni prova sugli strumenti verranno letti i valori della tensione misurata V e

m

della corrente misurata I , dai quali si deduce il valore della resistenza misurata con

m



A4 • Attività di laboratorio proposte

119

la relazione:

R

Vm

m =

[A4.1]

Im

Se vengono utilizzati strumenti elettronici come i multimetri, che hanno valori della

resistenza interna tali da non influire in modo significativo sulla misura, oppure se non

sono noti i valori della resistenza interna del voltmetro e dell’amperometro, il valore

della resistenza incognita coincide con quello misurato: Rx = Rm.

Se, invece, sono noti i valori delle resistenze interne del voltmetro e dell’ampero-

metro, si calcola il valore della resistenza incongita con le relazioni:

• inserzione col voltmetro a valle: R

Rm

x =

[A4.2]

Rm

1 − RV

• inserzione col voltmetro a monte: Rx = Rm – RA

[A4.3]

Avendo effettuato più misure, il valore della resistenza incognita piò essere calco-

lato come media aritmetica dei valori risultanti dalle varie prove.

Dai risultati delle misure è possibile ricavare la caratteristica volt-amperome-

trica del bipolo incognito, riportando sul piano cartesiano V, I (o I, V) i punti corrispondenti ai valori della tensione e della corrente misurati per ogni prova. Se l’oggetto

in prova è un normale resistore con comportamento lineare, i punti suddetti devono

stare su una retta passante per l’origine degli assi.

A4.2 Misura della potenza con il metodo

volt-amperometrico

Mediante il circuito di misura del paragrafo precedente può anche essere effettuata la

misura della potenza assorbita dal resistore in prova. In pratica, se il componente

usato non cambia, non è necessario fare altre misure ma si possono usare i valori della

tensione e della corrente della prova precedente.

La potenza misurata si calcola in modo indiretto con la relazione:

Pm = Vm Im

[A4.4]

Se vengono utilizzati strumenti elettronici come i multimetri, che hanno valori della

resistenza interna tali da non influire in modo significativo sulla misura, oppure se non

sono noti i valori della resistenza interna del voltmetro e dell’amperometro, il valore

della potenza incognita coincide con quello misurato: Px = Pm.

Se, invece, sono noti i valori delle resistenze interne del voltmetro e dell’ampero-

metro, si calcola il valore della potenza incognita con le relazioni:

•

2

inserzione col voltmetro a valle: P

m

x = P

V

−

[A4.5]

m

RV

• inserzione col voltmetro a monte: P

2

x = Pm – RAIm

[A4.6]

Riportando su un grafico cartesiano i valori di Px sull’asse delle ordinate in fun-

zione di quelli di V sull’asse delle ascisse, per le varie misure effettuate, si ricava la

curva della potenza in funzione della tensione. Se l’oggetto in prova è un normale re-

sistore con comportamento lineare, avente resistenza e conduttanza costanti al variare

della tensione, i punti suddetti devono stare sul ramo di una parabola avente come ver-

tice l’origine degli assi, di equazione P = GV 2.



120

Modulo A • Grandezze elettriche fondamentali e loro legami, bipoli elettrici

A4.3 Generatore reale di tensione

con carico variabile

Mediante l’uso di un PC e di un foglio elettronico (tipo Excel) si può studiare il com-

portamento di un generatore reale di tensione, per il quale vengono assegnati i valori

della f.e.m. E e della resistenza interna R , collegato a un utilizzatore passivo di resi-

i

stenza R variabile da zero a R

(da assegnare) con passo Δ R , anch’esso da scegliere.

u

uM

u

Per esempio, se si fissa R = 5 Ω e R

= 25 Ω, si può scegliere Δ R = 1 Ω e ottenere

i

uM

u

una tabella di 25 valori oltre quello iniziale con R = 0, corrispondente alla condizione

u

di cortocircuito.

Per ogni valore della resistenza di carico si determinano i valori delle seguenti gran-

dezze.

E

• corrente assorbita dal carico: I =

[A4.7]

R + R

i

u

• tensione ai capi del carico: V = R I = E – R I

[A4.8]

u

i

2

•

E

potenza generata: P = EI =

[A4.9]

g

R + R

i

u

• potenza utile: P = VI = R I 2

[A4.10]

u

u

• potenza persa: P = P – P = R I 2

[A4.11]

p

g

u

i

Mediante le apposite funzioni del foglio elettronico si ricavano i grafici delle varie

grandezze, riportando sull’asse delle ascisse i valori di R , da zero a R

. In accordo

u

uM

con la teoria del bipolo generatore, i grafici cartesiani dovranno rispettare i seguenti an-

damenti:

• la corrente dovrà diminuire all’aumentare di R , partendo dal valore I = E/ R che u

cc

i

si ha con resistenza di carico nulla;

• la tensione dovrà aumentare al crescere di R , partendo dal valore V = 0 in corto-

u

circuito; dalla [A4.8] risulta, infatti, che se la corrente diminuisce si riduce anche la

c.d.t. interna al generatore e la tensione sul carico aumenta;

• la potenza generata dovrà diminuire all’aumentare di R , dato che diminuisce l’in-

u

tensità di corrente alla quale è proporzionale;

• la potenza utile dovrà aumentare con R fino a un valore massimo che si avrà per

u

R = R ( condizione di adattamento) e poi diminuirà al crescere ulteriore di R ; il va-

u

i

u

lore iniziale sarà P = 0 per V = 0 (cortocircuito), mentre il valore massimo sarà pari

u

a P

= E 2/(4 R );

uM

i

• la potenza persa dovrà diminuire all’aumentare di R , essendo legata al quadrato

u

dell’intensità di corrente che, a sua volta, diminuisce.





Modulo B

Risoluzione

delle reti elettriche

lineari in corrente

continua

Obiettivi

Prerequisiti

Scheda PRE-1 Risoluzione di un sistema di equazioni lineari

Contenuti

• B1 Metodi di risoluzione delle reti lineari

• B2 Regolazione reostatica e verifica dei metodi

di risoluzione delle reti

• B3 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica



122

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1. conoscere i principali metodi di risoluzione di una rete elettrica lineare;

2. saper risolvere completamente una rete, ricavandone le grandezze elettriche

di tutti i lati, mediante il metodo di risoluzione indicato;

3. saper risolvere completamente una rete scegliendo autonomamente il me-

todo di risoluzione più appropriato;

4. saper risolvere parzialmente una rete, calcolando le grandezze elettriche ri-

chieste dalle specifiche del problema;

5. saper analizzare il comportamento dei bipoli costituenti la rete e saper ese-

guire il bilancio energetico della stessa;

6. essere in grado di verificare sperimentalmente i metodi di risoluzione stu-

diati.

Tutti gli obiettivi si riferiscono a reti elettriche lineari di media complessità, fun-

zionanti in corrente continua e alimentate da uno o più generatori.

Prerequisiti

SCHEDA PRE-1 Risoluzione di un sistema di equazioni lineari

Sistema di equazioni lineari

Un’equazione nelle n incognite x , x , …, x

1

2

n, si dice di 1° grado o lineare

quando può essere ridotta alla forma seguente, in cui tutte le incognite com-

paiono alla prima potenza:

a

+

+K

… +

=

1 x 1

a 2 x 2

anxn h

dove a , a , …, a

1

2

n sono dei numeri reali noti, detti coefficienti delle incognite,

e h è il termine noto, anch’esso di tipo reale. L’equazione è omogenea se

h = 0, non omogenea in caso contrario.

Considerando un insieme di n equazioni nelle n incognite indicate, si ottiene un

sistema di equazioni lineari:

⎧ a

+

+K

… +

=

11 x 1

a 12 x 2

a n 1 xn h 1

⎪⎪ a +

+K

… +

=

21 x 1

a 22 x 2

a 2 nxn h 2

⎨.................................................

⎪⎪ a⎩ n +

+K

… +

=

1 x 1

an 2 x 2

annxn hn

Si chiama soluzione del sistema un gruppo ordinato di n numeri che, sostituiti

alle n incognite, soddisfano tutte le equazioni del sistema.

Nel seguito, limitandosi a un massimo di tre equazioni, le incognite verranno in-

dicate con i simboli x, y, z.

Metodo di confronto

Il metodo di confronto è adatto ai sistemi di due equazioni e si applica usando la

seguente procedura:

1. si ricava dalle due equazioni la stessa incognita, ponendo ogni equazione

nella forma x = …, oppure y = …;



Prerequisiti

123

2. si uguagliano i secondi membri, ottenendo un’equazione in una sola inco-

gnita;

3. si risolve l’equazione, ricavando il valore dell’incognita;

4. si sostituisce il valore in una delle equazioni e si ricava l’altra incognita.

Per chiarire la procedura, si segua la risoluzione del seguente sistema:

⎧5 x + 2 y = 18

⎨ x = 4 y

⎩

Procedendo nel modo indicato si ottiene:

⎧

18

2

⎪ x

y

=

−

18 − 2 y

⎨

5

= 4 y

18 − 2 y = 20 y

5

x = 4 y

⎩⎪

22 y = 18

y = 18

y = 9

22

11

x = 9

4



x = 36

11

11

Metodo di sostituzione

Le operazioni da seguire per applicare il metodo di sostituzione sono le seguenti:

1. si ricava da un’equazione una delle incognite, ottenendo un’espressione in

funzione delle altre incognite;

2. si sostituisce l’espressione in tutte le restanti equazioni, ottenendo n – 1

equazioni in n – 1 incognite;

3. per questo sistema ridotto si ripetono le operazioni 1 e 2, fino a ottenere una

sola equazione in una incognita;

4. si risolve l’equazione e si ricava il valore dell’incognita;

5. rifacendo a ritroso il cammino percorso, si calcolano le altre incognite.

Per chiarire la procedura si segua la risoluzione del seguente sistema:

⎧2 x + y + 3 z = 20

⎧ y = 20 − 2 x − z

3

⎪

⎪

⎨ x + 4 y – 2 z = 3

⎨ x + 4(20 − 2 x − z

3 ) − 2 z = 3

⎪

3 x + 5 y + 4 z = 38

3

⎩⎪

x + 5

⎩

(20 − 2 x − z

3 ) + 4 z = 38

............................................

⎧

.....

..........................

⎧

⎪

⎪

⎨ x + 80 − 8 x −12 z − 2 z = 3

⎨−7 x −14 z = −77

3 x + 100 − 10 x − 15 z + 4 z = 38

−7 x −11 z = −

⎩⎪

⎩⎪

62

⎧...................

⎪

....................

⎧

.................

⎪

⎧

⎪

⎪

77 14

⎪

7

⎨ x +14 z = 77

⎨ x

z

=

−

.................

⎨

7

⎪

7 x + 11 z = 62

−3 z = −15

⎩⎪

⎪ 77 −14 z

⎩⎪

7

+ z

11 = 6



2

⎩⎪

7



124

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

z = 15

z = 5

3

x = 77 −14 × 5 = 77 − 70

x = 1

7

7

y = 20 − 2 ×1− 3 × 5

y = 3

Metodo di riduzione

Nel caso di sistemi con due equazioni la procedura da seguire per applicare que-

sto metodo è la seguente:

1. si moltiplica ogni equazione per un numero reale diverso da zero, in modo

che i coefficienti di una incognita (per esempio x) risultino opposti nelle due

equazioni;

2. si sommano membro a membro le due equazioni, in modo da ottenere una

terza equazione, combinazione lineare delle due iniziali, in una sola inco-

gnita ( y, nell’esempio);

3. si risolve l’equazione ottenuta, determinando il valore di un’incognita;

4. si sostituisce tale valore in una delle equazioni iniziali e, risolvendola, si ot-

tiene il valore dell’altra incognita.

Per maggiori chiarimenti si consideri l’esempio seguente:

⎧6 x − 7 y = 1

⎨4 x − 2 y =10

⎩

I coefficienti di x, 6 e 4, hanno minimo comune multiplo pari a 12, per cui, mol-

tiplicando la prima equazione per 2 e la seconda per – 3 e sommando membro a

membro, si ottiene:

+12 x −14 y = 2

−12 x + 6 y = −30

8 y = 28

y = 7

/ / − 8 y = −28

2

7

4 x − 2

= 10

4 x − 7 = 10

x = 17

2

4

Metodo di Cramer

Quello di Cramer è un metodo applicabile a sistemi lineari con un qualsiasi nu-

mero di equazioni e fa uso dei concetti di matrice e determinante.

Dato che tali concetti esulano dai limiti del testo, ci si limiterà a riportare le for-

mule risolutive valide per un sistema di due equazioni, scritto nella forma:

⎧ a +

=

1 x

b 1 y c 1

⎨ a + =

⎩ 2 x b 2 y c 2

La soluzione del sistema è data da:

x b 2 c 1 b 1 c

=

−

2

y a c

1 2

a 2 c

=

−

1

a b

1 2 − a 2 b 1

a b

1 2 − a 2 b 1



Prerequisiti

125

valida quando è verificata la condizione: a b −

≠

1 2

a 2 b 1 0

Nel caso del sistema dell’esempio precedente, i coefficienti e i termini noti sono:

a =

1

6

b = −

1

7

c =

1

1

a =

2

4

b = −

2

2

c =

2

10

e, quindi, essendo rispettata la condizione:

a b −

= × (− ) − × (− ) = − +

=

≠

1 2

a 2 b 1 6

2

4

7

12

28

16

0

le soluzioni del sistema sono date da:

(−2) ×1− (−7) ×

x =

10 = −2 + 70 = 68

x = 17

16

16

16

4

y = 6 ×10 − 4 ×1 = 60 − 4 = 56

y = 7

16

16

16

2





126

Metodi di risoluzione

B1 delle reti lineari

In questa unità verranno presentati alcuni metodi di risoluzione delle reti lineari, formate cioè

dalla connessione di bipoli tutti lineari, sia di tipo attivo che passivo.

La risoluzione di una rete contenente un numero l di lati comporta, in generale, il calcolo della

corrente e della tensione per ogni lato; pur essendo molteplici i casi che possono presentarsi, è

possibile distinguere due categorie di problemi; precisamente:

• casi in cui è richiesta la risoluzione completa della rete e quindi il calcolo di l correnti e di l

tensioni, per effettuare il quale sono necessarie 2 l equazioni, di cui l sono rappresentate dalle

equazioni caratteristiche V = f (I ) dei singoli lati;

i

i

• casi in cui è richiesta la risoluzione parziale della rete, ossia il calcolo della tensione e

della corrente in uno o più lati, senza curarsi del resto della rete, che può anche subire tra-

sformazioni equivalenti durante la risoluzione.

B1.1 Applicazione dei principi di Kirchhoff

L’applicazione dei due principi di Kirchhoff, introdotti nel paragrafo A2.6, consente

di effettuare la risoluzione completa di una rete lineare, ossia di scrivere le l equa-

zioni che, unite alle l equazioni caratteristiche dei lati, permettono il calcolo delle

tensioni e delle correnti incognite. Dal sistema completo di 2 l equazioni è facile pas-

sare al sistema ridotto, detto sistema di Kirchhoff, scrivendo le equazioni dei sin-

goli bipoli solo in funzione delle correnti, in modo da avere un sistema lineare di l

equazioni contenenti le l correnti incognite, una per lato.

Indicando con n il numero dei nodi, la scrittura delle l equazioni di Kirchhoff av-

viene adottando la procedura seguente:

• si scelgono n – 1 nodi (tutti i nodi della rete meno uno) e si scrivono n – 1 equazioni

ai nodi, applicando a ogni nodo la legge di Kirchhoff delle correnti ( KLC o primo

principio), con le modalità descritte al paragrafo A2.6, scegliendo arbitrariamente i

versi delle correnti;

• si scelgono l – n + 1 maglie e si scrivono l – n + 1 equazioni alle maglie, applicando

a ogni maglia la legge di Kirchhoff delle tensioni ( KLV o secondo principio), con le

modalità descritte al paragrafo A2.6, scegliendo arbitrariamente i versi di percor-

renza e lasciando come incognite le sole correnti;

• si ottiene così un sistema lineare di n – 1 + l – n + 1 = l equazioni, risolvendo il

quale si ottengono i valori delle l correnti dei lati;

• si valutano i segni dei risultati ottenuti, tenendo presente che il segno negativo in-

dica che il verso effettivo della corrente è opposto a quello inizialmente prefissato,

il quale va quindi cambiato se si vuole considerare positivo, da quel momento in

poi, il valore della corrente;

• applicando le equazioni caratteristiche dei singoli bipoli si calcolano le tensioni, se

richieste.

B1 • Metodi di risoluzione delle reti lineari

127

Si calcolino le correnti circolanti nei lati della rete di figura B1.1 e le tensioni ai capi dei bipoli,

ESEMPIO 1

considerando le serie E - R ed E - R come singoli bipoli attivi.

1

1

2

2

I 1

I

A

3

I 2

+

+

E 1

E 2

R 1 = R 2 = 10 Ω

E

α

β

R 3

1 = 60 V

E 2 = 40 V

R 1

R 2

R 3 = 15 Ω

B

Figura B1.1

Esempio 1.

■ La rete è formata da l = 3 lati ed n = 2 nodi; occorre pertanto scrivere n – 1 = 1 equazione ai nodi e l – n + 1 = 2 equazioni alle maglie. Scegliendo il nodo A e le maglie α e β, con i versi indicati nella figura B1.1, si ottengono le seguenti tre equazioni nelle incognite I , I , I : 1

2

3

nodo A) I + I = I

1

2

3

maglia α) R I − E + E − R I = 0

1 1

1

2

2 2

maglia β) R I − E + R I = 0

2 2

2

3 3

Ponendole a sistema e risolvendole con il metodo di sostituzione si ha:

⎧ I + I = I

⎧ I

1

2

3

= I + I

3

1

2

⎧ I = I + I

3

1

2

⎪

⎪

⎪

10 I

⎨

− 60 + 40 −10 I = 0

10 I



1

2

⎨

− 20 −10 I = 0



1

2

I

⎨ − 2 − I = 0

1

2

⎪

10 I − 40 + 15 I = 0



⎩⎪

2

3

10 I − 40 + 15

⎩

( I + I ) =



0

2

1

2

10

⎪ I − 40 +15 I +15 I = 0

⎩



2

1

2

⎧ I

⎧ I = I + I

= I + I

3

1

2

⎧ I = I + I

3

1

2

3

1

2

⎪

⎪

⎪

I

I

⎨ − 2 − I = 0

⎨ = 2 + I

1

2

I

1

2

⎨ = 2 + I

1

2

⎪25 I

25 I − 40 + 15 I = 0

− 40 +15

⎩⎪

2

1

⎩

(2 + I ) = 0 25 I

2

2

− 40 + 30 +15 I = 0

⎩⎪

2

2

10

40 I − 10 = 0

I

2

=

I

2

= 0,25 A

2

40

I = 2 + I = 2 + 0,25

I

1

2

= 2,25 A

1

I = I + I = 2,25 + 0,25

I

3

1

2

= 2,5 A

3

Tutte le correnti hanno segno positivo e, quindi, i versi scelti corrispondono a quelli effettivi.

I due bipoli attivi, avendo correnti uscenti dal morsetto positivo della tensione, si comportano

come generatori reali di tensione, fornendo entrambi potenza al resistore R .

3

I tre bipoli sono in parallelo, sottoposti alla stessa tensione VAB, per calcolare la quale si può

usare l’equazione caratteristica di uno qualsiasi dei bipoli. Calcolandola, per verifica, in tutti e

tre i modi si ottiene:

V

= E

60 10

2, 25

37, 5 V

1 − R I

1 1 =

−

×

=

AB

V

= E

40 10

0, 25

37, 5 V

2 − R I

2 2 =

−

×

=

AB

V

= R I

15

2, 5

37, 5 V

3 3 =

×

=

AB

128

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Presenza di generatori di corrente

Si supponga che nel lato di una rete vi sia un generatore ideale di corrente, che impone

la propria corrente impressa a tutti i bipoli del lato, collegati in serie tra loro. In questo

caso vi è una corrente incognita in meno, dal momento che la corrente impressa dal ge-

neratore è un dato; però compare come incognita la tensione ai capi del generatore e,

quindi, nel complesso, il numero di incognite rimane invariato.

Il metodo più conveniente per risolvere casi del genere è quello sintetizzato nella

seguente regola:

È in presenza di un numero p di lati contenenti generatori ideali di corrente con cor-

rente impressa nota, si considerano come incognite l – p correnti, riducendo di p il

numero delle equazioni alle maglie, con l’avvertenza di non scegliere come maglie

quelle che includono lati con generatori di corrente.

Per ulteriori chiarimenti si veda l’esempio seguente.

Del circuito di figura B1.2 calcolare le correnti nei lati e le tensioni ai capi dei generatori di cor-

ESEMPIO

2

rente.

I 1

C

+

I 5

E 1

R 5

α

R 1 = 50 Ω

R 2 = 30 Ω

R 1

R 5 = 60 Ω

R 6 = 80 Ω

I 03

I 04

I 03 = 1 A

I 04 = 0,5 A

A

B

E 1 = 20 V

E 2 = 40 V

+

E 2

R 6

I 2

I 6

Figura B1.2

Esempio 2.

R

D

2

■ Nel caso in esame si ha: n = 4 nodi ( A, B, C, D), l = 6 lati ( A-B, A-C, A-D, B-C, B-D, C-D), p = 2 lati con generatori ideali di corrente e quindi l – p = 4 equazioni, di cui n – 1 = 3 ai nodi e una sola equazione alle maglie, a differenza delle tre necessarie nei casi ordinari.

Scegliendo i nodi A, B, C e la maglia α (maglia A-C-B-D-A che non contiene i due generatori di corrente), con i versi indicati nella figura B1.2, si possono scrivere le seguenti equazioni:

nodo A) I + I = I

1

2

03

nodo B) I

= I + I

03

5

6

nodo C) I + I

= I

5

04

1

maglia α) E + R I + E − R I − R I + R I = 0

1

1 1

2

2 2

6 6

5 5

Sostituendo i valori noti, si ottiene il seguente sistema, nelle incognite I , I , I , I : 1

2

5

6

I

⎧ + I = 1

1

2

⎪1

⎪ = I + I

5

6

⎨ I + 0,5 = I

5

1

⎪

20

⎪ + 50 I + 40 − 30 I − 80 I + 60 I = 0

⎩

1

2

6

5

B1 • Metodi di risoluzione delle reti lineari

129

risolvendo il quale (la soluzione viene omessa per brevità), si arriva ai seguenti valori:

I = 0,5454 A

I

1

= 0,4546 A

I

2

= 0,0454 A

I

5

= 0,9546 A

6

I segni tutti positivi delle correnti indicano che i versi assunti sono quelli effettivi.

I valori delle tensioni ai capi dei generatori di corrente si calcolano usando il concetto di ten-

sione tra due punti, illustrato al paragrafo A2.7.

Scegliendo i percorsi B-D-A e C-B-D si ottiene:

V

= V

80

0, 9546

30

0, 4546

40 = 50 V

03 = R I

6 6 + R I

2 2 − E 2 =

×

+

×

−

BA

V

= V

60

0, 0454

80

0, 9546

73, 64

V

04 = − R I

5 5 + R I

6 6 = −

×

+

×

=

CD

B1.2 Bilancio delle potenze in una rete elettrica

In una rete elettrica sono presenti bipoli di vario tipo; precisamente:

• utilizzatori passivi, costituiti da resistori che assorbono potenza elettrica, senza ge-

nerarne alcuna;

• generatori ideali, di tensione e di corrente, che erogano agli altri bipoli della rete

tutta la potenza elettrica generata, in quanto hanno perdite nulle;

• generatori reali, di tensione e di corrente, che erogano agli altri bipoli della rete la

differenza tra la potenza generata e quella persa al loro interno;

• utilizzatori attivi che assorbono dalla rete una potenza pari alla somma della po-

tenza utilizzata e di quella persa al loro interno.

Poiché la rete è isolata rispetto all’esterno, è evidente che la somma delle potenze

erogate dai generatori (corrispondenti alle loro potenze utili) deve essere uguale alla

somma delle potenze assorbite dagli utilizzatori, attivi o passivi che siano.

Il bilancio delle potenze può quindi essere espresso con la seguente formula:

(

Bilancio delle

Σ P )

=

potenze di una

.

( )

+

.

.

( )

u

Σ P

Σ P

[B1.1]

Gen

R Ut pass

a Ut a

. tt.

rete

dove per utilizzatori passivi si intendono tutti i resistori della rete, eccetto quelli che

rappresentano le resistenze interne dei generatori reali e degli utilizzatori attivi reali.

Eseguire il bilancio delle potenze per la rete dell’esempio 1.

ESEMPIO 3

■ Le potenze utili dei generatori E - R ed E - R sono date da:

1

1

2

2

P = V I = V I = 37,5 × 2,25 = 84, 375 W

u 1

1 1

AB 1

P = V I = V I = 37,5 × 0,25 = 9, 375 W

u 2

2 2

AB 2

La potenza assorbita dall’utilizzatore passivo R è data da:

3

P

= R I 2

2

= 15 × 2,5 = 93,75 W

R 3

3 3

Il bilancio delle potenze è verificato in quanto si ha:

P + P = P

84, 375

u 1

u 2

R 3

+ 9,375 = 93,75

93, 75 W =

93, 75 W

130

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

B1.3 Teorema di Millmann

Il teorema di Millmann è un mezzo molto efficace per risolvere le reti binodali, ossia

aventi soltanto due nodi, consentendo di calcolare in modo immediato la tensione tra i

due nodi, nota la quale è facile risalire alle correnti nei lati.

A

I

+

23

I 1

E 1

R 2

I 02

R 1

R 3

Figura B1.3

Teorema di Millmann.

B

Si consideri il circuito di figura B1.3, in cui il nodo B, collegato a massa, si assume

come riferimento a potenziale zero ( VB = 0). Scrivendo l’equazione al nodo A si ottiene:

E – V

1

AB

VAB

I = I + I

–––––––– = ––––– + I

1

23

02

02

R

R

1

23

E G – V

= V

+ I

1

1

AB G 1

AB G 23

02

VAB ( G + G ) = E G – I

1

23

1

1

02

Ricavando VAB si ottiene:

V

G 1 E 1 I 02

AB =

−

G 1 + G 23

Generalizzando la formula precedente per una rete binodale con l lati si può scri-

vere:

n

m

Calcolo della

∑ GiEi + ∑ I 0 j

tensione tra due

V

i=1

j

=

=1

[B1.2]

AB

nodi col teorema

l

di Millmann

∑ Gq

q=1

dove n è il numero dei lati contenenti bipoli attivi di tensione con f.e.m Ei e condut-

tanze Gi, m è il numero dei lati con bipoli attivi di corrente con correnti impresse I 0 j e l è il numero totale dei lati, le cui conduttanze Gq comprendono anche le Gi.

La regola generale si esprime pertanto nel seguente modo:

È la tensione tra i nodi di una rete binodale è data da un rapporto, il cui denomi-

natore è la somma aritmetica delle conduttanze di tutti i lati, mentre il numera-

tore si calcola come somma algebrica (con segno) delle correnti di cortocircuito

G E dei bipoli attivi di tensione più la somma algebrica delle correnti impresse

i i

dai bipoli attivi di corrente.

B1 • Metodi di risoluzione delle reti lineari

131

I termini della prima sommatoria al numeratore sono positivi se il morsetto “+”

della relativa f.e.m. corrisponde al primo nodo ( A per la tensione V ) e negativi in caso

AB

contrario. I termini della seconda sommatoria al numeratore sono positivi se le correnti

impresse sono dirette verso il primo nodo e viceversa.

Della rete di figura B1.4 calcolare la tensione V

e le correnti nei lati.

AB

ESEMPIO 4

A

E 1 = 6 V

+

+

R 1 = 120 Ω

E 1

E 3

I 02 = 20 mA

I 02

R 2

R 2 = 25 Ω

R 1

R 3

E 3 = 25 V

R 3 = 50 Ω

R 4

R 5

R 4 = 80 Ω

B

Figura B1.4

R 5 = 50 Ω

Esempio 4.

■ Le conduttanze dei singoli lati sono date da:

1

1

1

G =

=

=

= 0,005 S

14

R

+

120 + 80

14

R 1 R 4

1

1

G =

=

= 0,04 S

2

R

25

2

1

1

1

G =

=

=

= 0,01 S

35

R

+

50 + 50

35

R 3 R 5

Applicando il teorema di Millmann, si ha:

G

0, 005

6

0, 020 + 0,01 × 25

14 E 1

I 02 G 35 E

=

−

+

3 =

× −

= 4,73

V

VAB

G

0, 005 + 0,04 + 0,01

14 + G 2 + G 35

Per decidere il verso delle correnti (figura B1.5) occorre osservare che:

I 1

I

A

3

+

I 2

+

E 1

E 3

I 02

R 2

R 1

R 3

Figura B1.5

R 4

R 5

Esempio 4.

Correnti nei lati.

B

• V > 0 e quindi V > V ; nel resistore R la corrente andrà da A verso B; AB

A

B

2

• V < E e pertanto il lato E - R - R si comporterà da generatore, con corrente uscente dal AB

1

1

1

4

“+” di E ;

1

132

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

• V < E e quindi anche il lato E - R - R si comporterà da generatore, con corrente uscente AB

3

3

3

5

dal “+” di E .

3

Eseguendo i calcoli, si ha:

E

V

6

4, 73

V

= E

⇒

I

1

AB

= 0,

00635 A =

6, 35 m

1 =

−

= −

1 − ( R 1 + R 4 ) I

AB

1

R

120

80

1 + R 4

+

V

4, 73

V

= R I ⇒

I

AB

0,1892 A=189,2 mA

2 =

=

=

AB

2 2

R

25

2

E

V

25

4, 73

V

= E

⇒

I

3

AB

= 0,2027 A=202,7 mA

3 =

−

=

−

3 − ( R 3 + R 5 ) I

AB

3

R

50

50

3 + R 5

+

Per controllo si può verificare il primo principio di Kirchhoff al nodo A:

I + I = I + I

1

3

02

2

6, 35 + 202, 7 = 20 + 189,2

209, 05 mA ≅ 209,2 mA

La lieve differenza nei valori deriva dalle approssimazioni di calcolo.

Nel circuito di figura B1.6 calcolare la corrente I applicando il teorema di Millmann.

4

ESEMPIO

5

■ Essendo I = V / R il problema si può risolvere calcolando la tensione V . L’applicazione 4

AB

4

AB

del teorema di Millmann non è immediata, dato che la rete ha tre nodi.

R 2

Figura B1.6

Esempio 5.

I 02

C

A

E 1 = 50 V

R 1 = 25 Ω

+

+

I

I

4

02 = 4 A

R 2 = 10 Ω

E 1

E 3

E 3 = 60 V

R 3 = 10 Ω

R

R 4 = 100 Ω

4

R 1

R 3

B

Per eliminare il nodo C si trasforma il bipolo attivo parallelo I - R nell’equivalente bipolo

02

2

serie E - R , con E = I

R = 4 × 10 = 40 V. Si ottiene il circuito di figura B1.7 a.

2

2

2

02

2

Il lato di sinistra comprende due resistori in serie e due bipoli attivi con f.e.m. agenti nello

stesso senso; può essere ridotto come mostrato nella figura B1.7 b, dove:

R = R + R = 25 + 10 = 35

Ω

E

12

1

2

= E + E = 50 + 40 = 90 V

12

1

2

Applicando il teorema di Millmann si ottiene:

90 + 60

G E

G E

8, 57

V

= 12 12 + 3 3 =

35

10

=

= 61,83 V

AB

G

1

1

1

0,1386

12 + G 3 + G 4

+

+

35

10

1

100

B1 • Metodi di risoluzione delle reti lineari

133

E

R

2

2

+

A

A

+

+

+

+

I 4

I 4

E 1

E 3

E 12

E 3

R 4

R 4

R 1

R 3

R 12

R 3

Figura B1.7 a, b

Trasformazioni

del circuito

di figura B1.6.

a)

B

b)

B

e, quindi:

I

VAB 61,83

=

=

= 0,6183 A

4

R

100

4

B1.4 Sovrapposizione degli effetti

Si consideri il circuito di figura B1.8, del quale si vuole calcolare la corrente I.

Applicando il teorema di Millmann si ricava la tensione VAB:

A

+

I

E 1

I

R

02

R 1

Figura B1.8

Sovrapposizione

B

degli effetti.

E 1 + I 02

V

G 1 E 1 I 02

R

= 1

[B1.3]

AB =

+

G

1

1

1 + G

+

R 1 R

Ponendo:

K

1

R 1 R

=

=

1

1

R + R

+

1



R 1 R

l’espressione [B1.3] diventa:

⎛ 1

⎞

V

1

AB = K E + I

K

I

02

E 1 KI

R

02

E

R R

1 +

⎝⎜ R

+ R 02

1

⎠⎟ =

+

=

R 1

R + R 1

R

1

134

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

La corrente I è data da:

I VAB

=

=

1

E

R 1

1 +

I 02

[B1.4]

R

R + R 1

R + R 1

L’espressione [B1.4] mostra che la corrente I è data dalla somma di due termini;

precisamente:

E

• la corrente I′ =

1

dovuta al solo generatore di tensione, supponendo nulla la

R + R 1

corrente I impressa dal generatore di corrente;

02

R

• la corrente I ′′ =

1

I dovuta al solo generatore di corrente, supponendo nulla

R + R 02

1

la f.e.m. E del generatore di tensione.

1

Le precedenti osservazioni consentono di individuare il seguente metodo di calcolo

della corrente I:

• si annulla la corrente I , sostituendo al generatore di corrente un circuito aperto

02

ideale (figura B1.9 a) e si determina la corrente I′ dovuta al generatore di tensione;

• si annulla la f.e.m. E , sostituendo al generatore di tensione un cortocircuito ideale

1

(figura B1.9 b) e si determina la corrente I′′ dovuta al generatore di corrente;

• si calcola la corrente effettiva I sommando, tenendo conto dei versi di percorrenza,

i due contributi I′ e I′′.

A

A

+

I′ = E 1

I′′ = I 02 R 1

E 1

R + R 1

E

R + R 1

1 = 0

R

I

I

R

02 = 0

02

R 1

R 1

B

a)

B

b)

Figura B1.9 a, b

Circuito di figura B1.8: a) Effetto della f.e.m. E ; b) Effetto della corrente impressa / .

1

02

La regola esposta corrisponde all’applicazione di un principio generale, detto di

sovrapposizione degli effetti, valido per tutti i sistemi fisici lineari, non solo per quelli

elettrici. Esso consente di ricavare la corrente o la tensione di un qualsiasi bipolo di una

rete lineare scomponendo il circuito complessivo in tanti circuiti elementari, in ognuno

dei quali agisce un solo generatore, in quanto vengono disattivati tutti gli altri.

La regola generale per la sua applicazione è quindi la seguente:

• data una rete lineare contenente n bipoli attivi (di corrente o di tensione) di cui si

vuole calcolare una grandezza elettrica (tensione o corrente) in un generico punto

della rete, si scompone il circuito in n circuiti parziali, in ognuno dei quali agirà un

B1 • Metodi di risoluzione delle reti lineari

135

solo bipolo attivo, avente funzione di generatore in quanto rimane l’unico compo-

nente in grado di fornire energia elettrica al resto della rete;

• ogni circuito parziale si ricava dalla rete iniziale disattivando tutti i bipoli attivi

meno uno, dove per “disattivazione” s’intende la sostituzione dei bipoli attivi di

corrente con circuiti aperti ideali (corrente impressa I = 0) e la sostituzione dei bi-

0

poli attivi di tensione con corto circuiti ideali (tensione interna E = 0);

• si calcola la grandezza elettrica incognita in ognuno dei circuiti parziali; i vari ri-

sultati ottenuti sono da intendere come i contributi dei vari generatori alla gran-

dezza incognita effettiva;

• si sommano algebricamente gli n risultati ottenuti, tenendo conto dei segni dei ri-

sultati parziali; più specificamente, occorre tener conto dei versi delle correnti par-

ziali e delle polarità delle tensioni parziali, a seconda dei casi.

Questo metodo si presta, in genere, alla risoluzione parziale di una rete, quando è

I

richiesto il calcolo di una determinata corrente o tensione. La sua applicazione alla ri-

+

soluzione totale, che si basa sempre sulla procedura descritta precedentemente, risulta

normalmente piuttosto onerosa, dato che prevede la risoluzione completa di n circuiti,

E 1 = 50 V

ognuno con un solo generatore.

È utile osservare che la sovrapposizione degli effetti non è applicabile a reti non

R

+

lineari, ossia aventi anche un solo bipolo con parametri non costanti al variare delle

grandezze elettriche. Si consideri, per esempio, il semplice circuito di figura B1.10,

E 2 = 50 V

per il quale si suppone che il resistore abbia una resistenza R variabile con la tensione.

Ipotizzando che R valga 50 Ω con tensione 50 V e 80 Ω con tensione di 100 V, la cor-

rente effettiva sarà pari a 100/80 = 1,25 A, in quanto nelle reali condizioni di funzio-

Figura B1.10

namento la resistenza è 80 Ω; l’applicazione della sovrapposizione degli effetti porte-

Inapplicabilità della

rebbe invece a due contributi di corrente pari ognuno a 50/50 = 1 A e, quindi, a una cor-

sovrapposizione

rente di 2 A, diversa da quella reale.

degli effetti.

Determinare, in valore e verso, la corrente nel resistore R della rete di figura B1.11.

4

ESEMPIO 6

A

R 4

+

+

E 1 = 12 V

R 1 = 120 Ω

E 1

E 3

I 02 = 0,25 A E 3 = 6 V

I

R 3 = 60 Ω

R 4 = 0,33 kΩ

02

R 1

R 3

Figura B1.11

Esempio 6.

B

■ La rete comprende tre bipoli attivi, due di tensione e uno di corrente. Per applicare il principio di

sovrapposizione degli effetti bisogna risolvere i circuiti parziali riportati nelle figure B1.12 a, B1.12 b

e B1.12 c, in cui le correnti parziali hanno i versi segnati, dipendenti dalle polarità dei generatori.

Applicando la legge di Ohm e la regola del partitore di corrente si calcolano i tre contributi

alla corrente I :

4

E

12

I

1

=

=

= 0,0235 A = 23,5

mA

4 a

R + R + R

120 + 60 + 330

1

3

4

R

120

I

= I

1

= 0,25

= 0,0588

A = 58,8 mA

4 b

02 R + R + R

120 + 60 + 330

1

3

4

E

6

I

3

=

=

= 0,0118 A = 11,8 mA

4 c

R + R + R

120 + 60 + 330

1

3

4

136

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

R 4

R 4

A

+

I 4 a

I 4 b

E 1

I 02

R

R

R

1

R 3

1

3

a)

b)

B

R 4

I

+

4 c

E 3

Figura B1.12 a, b, c

R 1

R 3

Applicazione della sovrapposizione

degli effetti: scomposizione

della rete di figura B1.11.

c)

La corrente totale avrà il verso di I

e di I , in quanto prevalenti rispetto a I , e il suo va-

4 b

4 c

4 a

lore sarà pari a:

I = − I

+ I + I = 23

− ,5 + 58,8 +11,8 = 47,1 mA

4

4 a

4 b

4 c

Calcolare la corrente I e il potenziale di B rispetto a massa nel circuito di figura B1.13.

2

ESEMPIO

7

R

A

1 = 220 Ω

B

+ 10 V

I 02 = 100 mA

I 2

R 2 = 100 Ω

Figura B1.13

Esempio 7.

■ Il circuito è disegnato in modo un po’ diverso dall’usuale, con le notazioni tipiche dei circuiti

elettronici. Si deve intendere che tra il punto A e massa è applicato un generatore di tensione

Figura B1.14 a, b

ideale con E = 10 V, mentre tra il punto B e massa agisce un generatore ideale di corrente di va-

Applicazione della

1

sovrapposizione

lore 100 mA.

degli effetti

I due circuiti parziali sono riportati nelle figure B1.14 a e B1.14 b.

all’esempio 7.

R 1

R

B

1

B

+

E 1

I 2 a

R 2

I 2 b

R 2

I 02

a)

b)

B1 • Metodi di risoluzione delle reti lineari

137

Risolvendo i due circuiti, si ha:

I

E

10

1

=

=

= 0,03125 A=31,25 mA

2 a

R +

220 + 100

1

R 2

VBa = R

100

0, 03125

3,125 V

2 I 2 a =

×

=

I

220

1

=

= 100

= 68,75 mA

2 b

I

R

02 R +

220 + 100

1

R 2

V

−3

Bb = R

100

68, 75 10

6, 875 V

2 I 2 b =

×

×

=

Dato che entrambi i contributi, per ambedue le grandezze, hanno lo stesso verso, la corrente

e la tensione richieste sono date da:

I =

+

= 31,25 + 68,75 = 100 mA

2

I 2 a I 2 b

VB = VBa + VBb = 3,125 + 6,875 = 10 V

Si può notare che il potenziale di B rispetto a massa è esattamente uguale alla tensione ap-

plicata al punto A: questo significa che il generatore di tensione funziona a vuoto e, infatti, tutta

la corrente I = 100 mA fluisce nella resistenza R .

02

2

B1.5 Generatore equivalente di Thevenin

Si è visto nei paragrafi precedenti che nello studio delle reti elettriche lineari si fa

largo uso delle trasformazioni di bipoli in altri equivalenti (per esempio, da genera-

tore reale di tensione a generatore reale di corrente) e delle riduzioni di più bipoli a

uno o più equivalenti (per esempio, trasformazione serie-parallelo e stella-trian-

golo).

In queste operazioni è fondamentale rispettare il concetto di equivalenza agli ef-

fetti esterni, per chiarire il quale si considerino (figura B1.15) le reti elettriche lineari

S e S′, facenti capo, rispettivamente, ai morsetti A-B e A′ -B′.

A

I

A′

I

S

V

R

S′

V

R

Figura B1.15

Reti elettriche

B

B′

equivalenti.

È evidente che S e S′ saranno equivalenti agli effetti esterni, prescindendo da come

si presentano internamente, se, collegate allo stesso resistore R (o, in generale, allo

stesso bipolo), impongono ai morsetti la stessa tensione V e fanno circolare la stessa

corrente I.

Essendo reti lineari, la cui caratteristica esterna risultante è una retta, l’equivalenza

tra S e S′ si avrà su tutti i punti della caratteristica e, quindi, anche nel funzionamento

a vuoto (circuito aperto) e in cortocircuito (circuito chiuso con R = 0).

Ci si può chiedere, a questo punto, quale sia la più semplice rete S′ equivalente a S:

per rispettare l’equivalenza tra S e S′ , la rete cercata dovrà essere un bipolo attivo,

avente la stessa tensione a vuoto V e la stessa corrente di cortocircuito I

0

cc della rete S.

Queste condizioni vengono rispettate sostituendo alla rete S un generatore reale

di tensione, avente f.e.m. ETh e resistenza interna RTh (figura B1.16).

138

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

A'

I

A

I

+

ETh

S

V

R

V

R

Figura B1.16 a, b

RTh

Generatore

equivalente

B

di Thevenin.

a)

b)

B'

Per la rete di figura B1.16 a si ha:

• tensione a vuoto V ;

0

• corrente di cortocircuito Icc.

Per la rete di figura B1.16 b le omonime grandezze sono:

• tensione a vuoto ETh;

• corrente di cortocircuito Icc = ETh / RTh.

Imponendo l’equivalenza a vuoto e in cortocircuito si ha:

E

F.e.m. e resistenza

Th = V

[B1.5]

0

interna del

generatore

equivalente

R

ETh V

=

= 0

[B1.6]

di Thevenin

Th

Icc

Icc

Quanto sopra costituisce il teorema del generatore equivalente di Thevenin, che

afferma:

È una rete elettrica lineare, facente capo a due morsetti, pu˜ essere sostituita, rispet-

tando lÕequivalenza agli effetti esterni, da un generatore reale di tensione, avente

f.e.m. E

pari alla tensione a vuoto della rete e resistenza interna R pari al rap-

Th

Th

porto tra la tensione a vuoto e la corrente di cortocircuito della rete; tale resistenza

coincide con quella interna della rete vista dai due morsetti considerati.

Per il calcolo delle due grandezze caratteristiche ETh e RTh si usa la seguente procedura:

• si interrompe la rete in due punti, in modo da separare la parte di rete di cui si

vuole calcolare il generatore equivalente da quella che verrà poi collegata a tale

generatore;

• si calcola la tensione che si ha a vuoto tra i due punti d’interruzione, per la parte

di rete da sostituire, e si attribuisce tale valore alla f.e.m. ETh;

• si calcola la resistenza equivalente RTh della parte di rete da sostituire, vista tra i

due punti d’interruzione, in condizioni di “rete passiva”, ossia sostituendo i bi-

poli attivi di tensione con corto circuiti ( E = 0) e quelli attivi di corrente con cir-

cuiti aperti ( I = 0).

0

In genere si parla di generatore di tensione equivalente e ciò è certamente vero

per la parte di rete che viene sostituita, nel senso che il bipolo attivo ottenuto si

comporta da generatore per quella parte di rete, considerata da sola; quando, però,

tale bipolo attivo di tensione viene collegato con il resto della rete potrebbe anche

funzionare come utilizzatore attivo, nel caso in cui si venisse a localizzare ai suoi

capi una tensione superiore alla f.e.m. ETh.

B1 • Metodi di risoluzione delle reti lineari

139

Calcolare la corrente I nella rete di figura B1.17 .

3

ESEMPIO 8

R 4

E 1 = 10 V

R 1 = 10 Ω

R 2

I 02 = 0,5 A

R 2 = 20 Ω

+

I 3

R 3 = 40 Ω

R 4 = 80 Ω

E 1

I 02

R 3

R 1

Figura B1.17

Esempio 8.

■ Interrompendo il lato contenente R e sostituendo alla rete data (escluso R ) il generatore

3

3

equivalente di Thevenin si ottiene lo schema di figura B1.18.

R 4

R 2

+

+

E

I 3

Th

E 1

I 02

R 3

R 3

Figura B1.18

Esempio 8.

R 1

RTh

Generatore

equivalente

di Thevenin.

Per il calcolo di R bisogna agire sulla rete passiva di figura B1.19, in cui sono stati disat-

Th

tivati i bipoli attivi.

R 4

R 2

R

Figura B1.19

1

RTh

Esempio 8. Calcolo

della resistenza

del generatore

equivalente.

Si ottiene:

R

20

80

2 R

R =

4

+

10

26 Ω

1 =

×

+

=

Th

R

R

20

80

2 + R 4

+

La f.e.m. E è la tensione a vuoto (con R scollegato) tra i punti d’interruzione. Consideran-

Th

3

do che R e R sono in parallelo, si ottiene il circuito di figura B1.20.

2

4

140

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

R 24

+

E 1

I

V

Figura B1.20

I

02

0

02

Esempio 8.

R 1

Calcolo della f.e.m.

del generatore

equivalente.

In R

non circola corrente e non vi è caduta di tensione; la corrente I

interessa l’unica ma-

24

02

glia della rete e, quindi, si ha:

E

= V

10 10

0, 5



15 V

0 = E 1 + R I

1 02 =

+

×

=

Th

Dal circuito equivalente di figura B1.18 si ricava:

E

15

I

Th

=

=

= 0,227 A

3

R + R

26 + 40

Th

3

Calcolare la corrente nel resistore R e la tensione V

del circuito a ponte di figura B1.21.

3

BC

ESEMPIO

9

A

E 1 = 10 V

R 1 = 0,5 kΩ

R 1

R 2

+

R 2 = 1 kΩ

R 3 = 0,33 kΩ

R 3

E 1

B

C

R 4 = 1,2 kΩ

R 5 = 0,6 kΩ

R 4

R 5

Figura B1.21

Esempio 9.

D

■ Interrompendo il lato B-C e disattivando il generatore, si ottiene il circuito di figura B1.22

per il calcolo di R :

Th

0, 5 1, 2

1 0, 6

R

= R

Th

1 // R

+ R

4

2 // R

=

×

+ ×

= 0,728 kΩ

5

0, 5 + 1,2

1 + 0,6

A

R 1

B

A D

R 4

R 1

R 2

B

C

RTh

Figura B1.22

R 2

Esempio 9.

R

Calcolo della

4

R 5

resistenza

del generatore

C

R 5

A D

equivalente.

D

B1 • Metodi di risoluzione delle reti lineari

141

Per il calcolo di ETh si consideri il circuito di figura B1.23. Le correnti nei due rami in paral-

lelo sono date da:

I

E

10

1

=

=

= 5,88 mA

14

I

E

10

1

=

=

= 6,25 mA

25

R +

0, 5 + 1,2

1

R 4

R +

1 + 0,6

2

R 5

A

I 14

I 25

R 1

R 2

+

V 0

E 1

B

C

R 4

R 5

Figura B1.23

Esempio 9.

Calcolo della f.e.m.

del generatore

D

equivalente.

La ETh, pari alla tensione a vuoto V , corrisponde alla d.d.p. tra i punti B e C ed è data da: 0

ETh = V −

0,5 5 88

,

1 6,25

3 31

,

V

0 =

R I

1 14 + R 2 I 25 = −

×

+ ×

=

Il risultato positivo indica che B è il punto a potenziale maggiore; il circuito equivalente è

rappresentato nella figura B1.24.

B

+

I 3

ETh

VBC

R 3

RTh

Figura B1.24

Esempio 9.

Circuito equivalente.

C

La corrente e la tensione cercate sono date da:

I

ETh

3, 31

=

=

= 3,13 mA

3

VBC = R I = 0,33 × 3,13 = 1,03 V

3 3

RTh + R

0, 728 + 0, 33

3

B1.6 Generatore equivalente di Norton

Nel paragrafo A2.19 è stata dimostrata l’equivalenza tra un generatore reale di ten-

sione, avente f.e.m. E e resistenza interna Ri, e un generatore reale di corrente avente la

stessa resistenza interna (o conduttanza Gi = 1/ Ri) e corrente impressa I = E/ R

0

i.

Applicando questo concetto al generatore equivalente di Thevenin si ottiene, per

trasformazione, un generatore reale di corrente (figura B1.25), le cui grandezze carat-

Corrente impressa

teristiche sono date da:

e conduttanza

interna del

I

ETh

generatore

N =

G

1

N =

( R

o N = R )

[B1.7]

R

equivalente

Th

R

Th

Th

di Norton

142

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

I

I

+

ETh

Figura B1.25

V

R

IN

GN

V

R

Trasformazione

del generatore

equivalente

RTh

di Thevenin

in quello di Norton.

E

Il rapporto Th = I

rappresenta la corrente di cortocircuito del generatore

R

cc

Th

di Thevenin e, quindi, anche la corrente di cortocircuito della rete S, a cui il generatore

è equivalente.

Quanto sopra costituisce il teorema del generatore equivalente di Norton che af-

ferma:

È una rete elettrica lineare, facente capo a due morsetti, può essere sostituita, ri-

spettando l’equivalenza agli effetti esterni, da un generatore reale di corrente,

avente corrente impressa I pari alla corrente di cortocircuito della rete e resi-

N

stenza interna R uguale alla resistenza presentata dalla rete, tra i due morsetti

N

considerati, in condizioni di “passività”, ossia con i bipoli attivi di tensione sosti-

tuiti da corto circuiti e con i bipoli attivi di corrente sostituiti da circuiti aperti.

La procedura per il calcolo delle grandezze caratteristiche è analoga a quella espo-

sta per il generatore equivalente di Thevenin, con la differenza che per calcolare I bi-

N

sogna determinare la corrente di cortocircuito della parte di rete sostituita, ossia quella

che circolerebbe in un conduttore ideale, privo di resistenza, collegato tra i due punti

d’interruzione.

Ripetere l’esempio 8 (figura B1.17) con il metodo del generatore equivalente di Norton.

ESEMPIO 10

■ Il calcolo della resistenza rimane invariato rispetto all’esempio 8 e, quindi, si ha: R = 26 Ω. Il

N

circuito per il calcolo di I è quello di figura B1.26.

N

Applicando il teorema di Millmann ai nodi A- B, si ha:

E

1 I

+



10

02

+



0, 5

R

V

9, 23

V

=

1

= 10

= 9,23 V

e quindi

I

AB

AB

=

=

= 0,577 A

N

1

1

1

1

R

16

24

+

+

R

R

10

16

1

24

A

R 24

+

E 1

I 02

IN

Figura B1.26

R 1

Esempio 10.

Circuito per

il calcolo di IN.

B

B1 • Metodi di risoluzione delle reti lineari

143

Il circuito iniziale si trasforma in quello di figura B1.27, per il quale si ha:

R

26

I = I

N

= 0,577

= 0,227 A

3

N R + R

26 + 40

N

3

I 3

IN

RN

R 3

Figura B1.27

Esempio 10.

Circuito equivalente.

B1.7 Principio di dualità

Si consideri la seguente frase, corrispondente a una legge dell’Elettrotecnica: “la resi-

stenza equivalente di n resistori in serie è pari alla somma delle resistenze dei singoli re-

sistori”.

Se si sostituiscono le parole “resistenza” e “serie” con i termini “conduttanza” e

“parallelo” si ottiene la seguente affermazione, anch’essa relativa a una delle leggi stu-

diate: “la conduttanza equivalente di n resistori in parallelo è pari alla somma delle con-

duttanze dei singoli resistori”.

Quanto sopra corrisponde al principio di dualità, secondo il quale affermata una

certa proposizione, è possibile ricavare un’altra affermazione operando un cambia-

mento di termini, secondo una certa corrispondenza.

La corrispondenza, per i termini incontrati finora, è la seguente:

tensione ⇔ corrente

resistenza ⇔ conduttanza

maglia ⇔ nodo

serie ⇔ parallelo

a vuoto ⇔ in cortocircuito

aperto ⇔ chiuso

Questo principio non ha un’applicazione immediata per la risoluzione delle reti

elettriche, ma può essere un’utile regola per ricordare le varie leggi o controllarne l’e-

sattezza della formulazione.

Dimostrare che i due principi di Kirchhoff sono duali.

ESEMPIO 11

■ Formulando il primo principio di Kirchhoff nel seguente modo:

“la somma algebrica delle correnti in un nodo è uguale a zero”

e sostituendo i termini “correnti” e “nodo” con “tensioni” e “maglia”, si ottiene:

“la somma algebrica delle tensioni in una maglia è uguale a zero”

corrispondente proprio al secondo principio di Kirchhoff.

144

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

B1.8 Reti con generatori dipendenti

Nello studio di alcuni dispositivi elettronici si ricorre spesso alla loro modellizzazione

mediante una rete elettrica, che costituisce il circuito equivalente del dispositivo in

esame. In tali circuiti equivalenti possono comparire dei bipoli particolari, detti gene-

ratori dipendenti (o pilotati), di tensione o di corrente, la cui tensione o corrente ai

morsetti dipende linearmente dalla tensione o dalla corrente presente in un’altra parte

della rete.

In particolare, si possono avere:

• generatori di tensione dipendenti da tensione (figura B1.28 a), la cui tensione

impressa Ei dipende dalla tensione Vj presente tra due punti della rete, secondo un

coefficiente kV che, essendo un rapporto tra tensioni, è un numero adimensionato;

• generatori di tensione dipendenti da corrente (figura B1.28 b), la cui tensione

impressa Ei dipende dalla corrente Ij presente in un lato della rete, secondo un co-

efficiente h che, essendo un rapporto tensione/corrente, ha le dimensioni di una re-

sistenza;

• generatori di corrente dipendenti da tensione (figura B1.28 c), la cui corrente

impressa I 0 i dipende dalla tensione Vj presente tra due punti della rete, secondo un

coefficiente γ che, essendo un rapporto corrente/tensione, ha le dimensioni di una

conduttanza;

• generatori di corrente dipendenti da corrente (figura B1.28 d), la cui corrente

impressa I 0 i dipende dalla corrente Ij in un lato della rete, secondo un coefficiente

kA che, essendo un rapporto tra correnti, è un numero adimensionato.

Per la risoluzione delle reti contenenti anche generatori dipendenti si usano le leggi

viste finora, con le seguenti avvertenze:

• l’uso della legge di Ohm, dei principi di Kirchhoff e del teorema di Millmann non

richiede particolari cautele;

• il metodo della sovrapposizione degli effetti non è, in generale, conveniente in

quanto si applica solo ai generatori indipendenti e quindi non consente di conside-

rare la rete come somma di n reti con un unico generatore;

• nell’applicazione dei teoremi di Thevenin e di Norton si deve tener presente che

non è possibile separare un generatore dipendente da quelle parti di rete contenenti

la grandezza da cui il generatore dipende;

• una parte di rete contenente solo generatori dipendenti, non avendo componenti in

grado di fornire energia elettrica, si comporta come un bipolo passivo ed è quindi

assimilabile a un resistore.

+

+

Ei = kV Vj

Ei = h Ij

I 0 i =

γ Vj

I 0 i = kA Ij

Figura B1.28 a, b, c, d

Generatori dipendenti.

a)

b)

c)

d)

B1 • Metodi di risoluzione delle reti lineari

145

Risolvere la rete di figura B1.29 utilizzando i principi di Kirchhoff.

ESEMPIO 12

I 1

A

+

I 2

E 1

E 1 = 25 V

α

R

β

2

I 02 = γ VAB

R 1 = R 2 = 100 Ω

γ

R

= 0,04 A

1

V

Figura B1.29

Esempio 12.

B

■ Scegliendo il nodo A e le maglie α e β si ottiene il seguente sistema:

⎧ I + I = I

1

02

2

⎧ I + 0,04 V



= I

1

AB

2

⎪

⎪

R I

⎨

+ R I − E = 0

100 I

2 2

1 1

1

⎨

+100 I − 25 =

0

2

1

V

− R I = 0

V

⎩⎪ AB

2 2

−100 I =



0

⎩⎪ AB

2

Risolvendo il sistema nelle incognite V , I , I (si omettono, per brevità, i passaggi mate-

AB

1

2

matici), si ottiene:

I = 0, 375 A

I

1

= − 0,125 A

V

2

= −12,5

V

AB

La corrente impressa dal generatore dipendente è data da:

I

= 0,04 V = 0,04 ( 12

− ,5) = − 0,5 A

02

AB



I segni negativi di I e I

indicano che i versi effettivi di queste correnti sono opposti rispetto

2

02

a quelli indicati nella figura; il segno negativo di V

indica che il nodo B è a potenziale mag-

AB

giore rispetto ad A.

Per il circuito dell’esempio precedente ricavare la tensione V

applicando il teorema di

AB

ESEMPIO 13

Millmann.

■ Si ha:

E 1 + I



25

02



+ 0,04 V



R

AB

0, 25

0, 04 V

V

=

1

= 100

=

+

AB

AB

1 + 1

1 + 1

0,02

R

R

100

100

1

2

L’equazione è in forma implicita, contenendo V

in ambedue i membri. Risolvendo si ot-

AB

tiene:

V

= 12,5 + 2 V

AB

AB

−2

+

= 12,5

− V

12, 5



V

V

AB

AB

AB =

V

= −12,5

V

AB





146

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Esercizi di verifica

Esercizio 1

Per la rete di figura B1.30 calcolare le correnti I1 e I23 , la tensione VAB , le potenze assorbite dai tre resistori e il citazioni rendimento del bipolo attivo E1-R1 . Eseguire infine il bilancio delle potenze.

I

Figura B1.30

1

R 1

A

R 2

I 23

Esercizio 1.

Eser

+

E 1 = 10 V

E

R 3

1

I 02

I 02 = 20 mA

R 1 = 200 Ω

R 2 = 120 Ω

R 3 = 80 Ω

B

[Risultati: I1 = 15 mA; I23 = 35 mA; VAB = 7 V; PR1 = 45 mW; PR2 = 147 mW; PR3 = 98 mW; η1 = 0,7]

Esercizio 2

Per la rete di figura B1.31 calcolare le correnti I1 e I3 e le tensioni VAB e VCB .

I 1

A

I 3

Figura B1.31

Esercizio 2.

+

E 1

R 2

E 1 = 20 V

C

R 3

R 1 = 50 Ω

I 02 = 0,12 A

R 2 = 15 Ω

R 1

I 02

R 3 = 120 Ω

B

[Risultati: I1 = 33 mA; I3 = 153 mA; VAB = 18,36 V; VCB = 20,16 V]

Esercizio 3

Data la rete di figura B1.32, calcolare:

• le correnti I1 , I2 e I4 mediante i principi di Kirchhoff;

• la tensione VAB con il teorema di Millmann;

• la corrente I4 col metodo del generatore equivalente di Thevenin;

• la corrente I2 applicando la sovrapposizione degli effetti;

• la corrente I2 col metodo del generatore equivalente di Norton.





B1 • Metodi di risoluzione delle reti lineari

147

A

I 1

+

I 4

I 2

E 1 = 25 V

E 1

R 1 = 10 Ω

R

R 2 = 50 Ω

2

I

R

03

4

I 03 = 0,5 A

citazioni

R 1

R 4 = 80 Ω

Figura B1.32

Eser

B

Esercizio 3.

[Risultati: I1 = 0,991 A; I2 = 0,302 A; I4 = 0,189 A; VAB = 15,1 V]

Esercizio 4

Data la rete di figura B1.33, calcolare:

• la corrente I e la tensione V applicando la sovrapposizione degli effetti;

• la corrente I e la tensione V mediante il generatore equivalente di Thevenin;

• le potenze e il rendimento del generatore equivalente che alimenta la resistenza di carico;

• la tensione VAB e le correnti I e I1 applicando il teorema di Millmann;

• la corrente I e la tensione V col metodo del generatore equivalente di Norton.

I 1

Figura B1.33

A

R 2

I

Esercizio 4.

+

E 1 = 12 V

E 1

R 1 = 48 Ω

I 02

V

R u

I 02 = 0,2 A

R 1

R 2 = 10 Ω

Ru = 33 Ω

B

[Risultati: I = 0,2375 A; I1 = 0,0375 A; V = 7,83 V; VAB = 10,2 V; Pg = 5,13 W; Pu = 1,86 W;

Pp = 3,27 W; η = 0,363]

Esercizio 5

Calcolare le correnti I1 e I3 e le tensioni VBH , VCH e VAC del circuito di figura B1.34.

A I 1

R 1

B

R 2

C

5 V +

10 mA

+

E 3

R 1 = 0,25 k Ω

R 2 = 0,33 k Ω

I 3

R 3 = 100 Ω

R 3

E 3 = 0,5 V

Figura B1.34

H

Esercizio 5.

[Risultati: I1 = 10 mA; I3 = 20 mA; VBH = 2,5 V; VCH = 5,8 V; VAC = – 0,8 V]





148

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Esercizio 6

Calcolare le correnti nei lati della rete di figura B1.35, usando le equazioni di Kirchhoff.

B

R 4

A

+

citazioni

I

I

1

01 = 2 A

R 1 = 10 Ω

I 4

I 3

E 2

E 2 = 40 V R 2 = 5 Ω

I 01

R 1

I 2

R 3

R 3 = 20 Ω R 4 = 40 Ω

Eser

R 2

C

Figura B1.35

Esercizi 6, 7, 8, 9, 10.

[ Risultati: I1 = 2,222 A; I2 = 1,78 A; I3 = 1,558 A; I4 = 0,222 A]

Esercizio 7

Per la rete di figura B1.35 calcolare il potenziale del nodo A rispetto a massa usando il teorema di Millmann.

[ Risultato: VA = 31,1 V]

Esercizio 8

Calcolare la corrente I3 nella rete di figura B1.35 usando la sovrapposizione degli effetti.

[ Risultato: I3 = 1,558 A]

Esercizio 9

Calcolare la corrente I4 nella rete di figura B1.35 usando il teorema del generatore equivalente di Thevenin.

[ Risultato: I4 = 0,222 A]

Esercizio 10

Calcolare la corrente I2 nella rete di figura B1.35 usando il teorema del generatore equivalente di Norton.

[ Risultato: I2 = 1,78 A]

Esercizio 11

Dopo aver calcolato il potenziale del punto A rispetto a massa per la rete di figura B1.36, determinare le correnti nei lati ed eseguire il bilancio delle potenze.

[ Risultati: VA = 12,73 V; I1 = 0,273 A;

I2 = 0,182 A; I3 = 0,227 A; I4 = 0,045 A]





B1 • Metodi di risoluzione delle reti lineari

149

Esercizio 12

Calcolare la corrente I3 nella rete di figura B1.36 usando il teorema del generatore equivalente di Thevenin.

R 4

I 4

I 2

A

B

E 1 = 10 V R 1 = 10 Ω

citazioni

I 1

R 2

I 02 = 0,5 A R 2 = 20 Ω

+

I 3

R 3 = 40 Ω R 4 = 80 Ω

E 1

Eser

I 02

R 3

R 1

C

Figura B1.36

Esercizi 11, 12, 13, 14.

[ Risultato: I3 = 0,227 A]

Esercizio 13

Calcolare la corrente I4 nella rete di figura B1.36 usando il teorema del generatore equivalente di Norton.

[ Risultato: I4 = 0,045 A]

Esercizio 14

Calcolare la corrente I2 nella rete di figura B1.36 usando la sovrapposizione degli effetti.

[ Risultato: I2 = 0,182 A]

Esercizio 15

Calcolare la corrente I4 e la tensione d’uscita Vu della rete di figura B1.37.

F

R 3

G

E 1 = 100 V

+

R 1 = 25 Ω

I

I

E

2

3

I 4

1

R 2 = 50 Ω

R 3 = 15 Ω

R 2

I 04

R 4

Vu

I 04 = 0,5 A

R 1

R 4 = 15 Ω

H

Figura B1.37

Esercizi 15, 16, 17, 18.

[ Risultato: I04 = 1,767 A; Vu = 26,5 V]

Esercizio 16

Calcolare, per la rete di figura B1.37, il valore che deve assumere la corrente impressa I04 per avere I4 = 2 A.

[ Risultato: I04 = 0,8425 A]





150

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Esercizio 17

Calcolare la corrente I della rete di figura B1.37 usando i seguenti metodi: generatore equivalente di Thevenin, 3

generatore equivalente di Norton, sovrapposizione degli effetti.

[ Risultato: I3 = 1,267 A]

citazioni Esercizio 18

Calcolare la corrente I della rete di figura B1.37 usando i seguenti metodi: generatore equivalente di Thevenin, 2

generatore equivalente di Norton, sovrapposizione degli effetti.

Eser

[ Risultato: I2 = 0,91 A]

Esercizio 19

Calcolare la corrente d’ingresso I e la tensione d’uscita V nella rete di figura B1.38, contenente un generatore 1

u

di corrente dipendente da tensione.

I

R

1

1

A

R 3

B

+

Vi

R 2

I 0

R 4

Vu

H

Figura B1.38

Vi = 10 V R 1 = 100 Ω R 2 = 200 Ω

Esercizio 19.

R 3 = 120 Ω R 4 = 80 Ω I 0 = 531023 VAH

[ Risultati: I1 = 44,4 mA; Vu = 3,56 V]

Test di verifica

Quesiti a risposta aperta

1. Disegnare una rete di almeno quattro lati e con almeno due bipoli attivi, in cui è applicabile direttamente il teorema di Millmann e spiegare come si possono calcolare le correnti nei lati mediante tale applicazione.

2. Spiegare perché il principio di sovrapposizione degli effetti non è applicabile a reti non lineari.

3. Definire, utilizzando i termini specifici, che cosa si intende per generatore equivalente di Thevenin.

4. Definire, utilizzando i termini specifici, che cosa si intende per generatore equivalente di Norton.

5. Dimostrare che le definizioni di cui ai quesiti 3 e 4 rispettano il principio di dualità.

6. Definire che cosa si intende per generatore di tensione dipendente da corrente.

7. Definire che cosa si intende per generatore di corrente dipendente da tensione.





151

Regolazione reostatica

e verifica dei metodi B2

di risoluzione delle reti

B2.1 Reostati e potenziometri

I reostati e i potenziometri sono dei resistori che consentono di inserire in un circuito

una resistenza variabile in funzione della posizione di una presa intermedia mobile,

detta cursore, come mostrato schematicamente nella figura B2.1, in cui R è la resi-

stenza totale dell’elemento tra i terminali fissi 1 e 2 ed r è la resistenza tra il terminale

2 e il cursore 3, variabile con la posizione del contatto strisciante.

3

r

C

Figura B2.1

1

2

Resistore con

presa intermedia

mobile (reostato

R

o potenziometro).

I reostati, usati normalmente nei laboratori di misure elettriche per regolare la corrente

o la tensione in un circuito con alimentazione a tensione fissa, sono costituiti (figura B2.2)

da un filo nudo avvolto a spire su un supporto isolante e collegato ai morsetti 1 e 2; il cur-

sore C, collegato al morsetto 3, scorre sulle spire con movimento rettilineo.

L’isolamento tra le spire è ottenuto mediante il sottile strato di aria dovuto al loro di-

stanziamento.

x

C

3

1

2

r

Figura B2.2

R

Reostato a filo.

Indicando con x la distanza di C dal terminale 2, la lunghezza lx del filo compreso

tra i morsetti 2 e 3 è proporzionale a x, secondo la relazione: lx = kx, dove il coefficiente

k dipende dalle caratteristiche costruttive del reostato. La resistenza r inserita tra i mor-

setti 2 e 3 sarà pertanto data da:

Resistenza

ρ

di un reostato

x

ρ k



[B2.1]

r

l

=

=

x

in funzione

S

S

della posizione

del cursore

152

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Supponendo che il filo abbia resistività e sezione costante per tutta la sua lun-

ghezza, la relazione [B2.1] indica che r varia linearmente con x, secondo il grafico di

figura B2.3, dove lr è la lunghezza totale del reostato.

r

Figura B2.3

R

Variazione

della resistenza

in funzione

dello spostamento

del cursore.

0

lr

x

I potenziometri sono prevalentemente usati nei circuiti elettronici per la regola-

zione della tensione e in quelli di controllo come trasduttori, ossia come componenti in

grado di trasformare uno spostamento, rettilineo o rotatorio, in una variazione di resi-

stenza. Vi sono vari tipi costruttivi: quelli rotativi sono costituiti da un elemento resi-

stivo di forma circolare, sul quale può muoversi il cursore, con un movimento rotato-

rio, ottenibile in vari modi (albero rotante, vite ecc.), come mostrato schematicamente

nella figura B2.4.

α M

3

C

α

r

Figura B2.4

2

1

Schema di

un potenziometro

R

rotativo.

La posizione del cursore è indicata dall’angolo α, che può variare da zero a α M; di

conseguenza, la resistenza r inserita tra i morsetti 2 e 3 varierà da zero a quella totale

R di tutto l’elemento resistivo. Nel caso dei potenziometri lineari la costruzione del

componente viene fatta in modo che la variazione di r in funzione di α sia lineare,

come mostrato nel grafico di figura B2.5. Esistono comunque potenziometri costruiti

anche secondo altre leggi di variazione, come quelli logaritmici ed esponenziali.

Figura B2.5

r

Variazione

della resistenza

R

in funzione

dello spostamento

angolare del cursore

(potenziometro

lineare).

0

α M α

B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti

153

B2.2 Regolazione con reostato in serie

Questo tipo d’inserzione, il cui schema elettrico è indicato nella figura B2.6, viene ge-

neralmente realizzato con un reostato (e non con un potenziometro) e serve per variare

la corrente in un circuito alimentato con tensione d’ingresso costante Vi.

R

2

1

r

I

+

3

Vi

Figura B2.6

Vu

Rc

Regolazione

della corrente

con reostato in serie.

Indicando con r la resistenza della parte di reostato inserita nel circuito, collegata in

serie con la resistenza di carico Rc, la corrente circolante è data da:

Reostato in serie:

corrente

I

Vi

=

[B2.2]

r + R

in funzione

c

della resistenza

inserita

Tale corrente può variare, a seconda della posizione del cursore, tra i seguenti due

valori estremi:

• un valore minimo I

Vi

con il cursore in posizione 1 (reostato tutto inseri-

min = R + Rc

to, r = R);

• un valore massimo I

Vi con il cursore in posizione 2 (reostato disinserito,

max = Rc

r = 0).

La variazione non è lineare in quanto la [B2.2] non è l’equazione di una retta: il gra-

fico indicativo è mostrato nella figura B2.7, mentre quello effettivo dipende anche dai

valori delle grandezze Vi e Rc che compaiono nella [B2.2].

I

lmax

Figura B2.7

lmin

Variazione

della corrente

0

R

r

in funzione di r.

154

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

La tensione V sul carico varia, di conseguenza, dal valore minimo V

= R I

al va-

u

u min

c min

lore massimo V

= R I

; esplicitando le due espressioni precedenti si ottiene:

u max

c max

1

V

=



V



V

=

u min

i



V

u max

i

R



1 + Rc

È da notare che la regolazione con reostato in serie non consente di ottenere cor-

rente nulla nel circuito: per portare la corrente a zero occorrerebbe un reostato di resi-

stenza totale infinita. Il vantaggio di tale regolazione è costituito dalle ridotte perdite di

potenza che comporta, dato che la parte di reostato disinserita non è percorsa da cor-

rente.

Con un reostato in serie si vuole regolare da 0,1 A a 1 A la corrente in un circuito con resistenza

ESEMPIO

1

di carico R = 50 Ω . Determinare la tensione di alimentazione e la resistenza totale che deve

c

avere il reostato.

■ La tensione di alimentazione si calcola in funzione della corrente massima:

V =

50 1

50 V

max =

× =

i

RcI

mentre dalla formula della corrente minima si ricava:

V

50

R R

i

+

=

=

= 500 Ω

c

I

0,1

min

e, quindi:

R = 500 − R = 500 − 50 = 450 Ω

c

B2.3 Regolazione potenziometrica

Tale regolazione è tipica dei potenziometri, ma può essere effettuata anche mediante un

reostato; nel caso di funzionamento a vuoto ( R infinita o comunque molto maggiore

c

della resistenza del potenziometro) lo schema d’inserzione è quello della figura B2.8,

dove tutto il reostato è collegato in parallelo all’alimentazione e la tensione d’uscita è

prelevata tra i morsetti 2 e 3 (il morsetto 2 potrebbe essere collegato a massa).

I 1

1

I 2 = 0

+

R – r

3

Vi

R

Vu Rc ➞ `

Figura B2.8

Regolazione

r

potenziometrica:

funzionamento

a vuoto.

2

In questo caso la corrente in uscita è nulla ( I = 0) e tutto il reostato è percorso dalla

2

corrente I = V / R; le due sezioni del reostato possono quindi essere considerate in se-

1

i

rie. La tensione in uscita si calcola facilmente applicando la regola del partitore di ten-

Potenziometro

sione:

a vuoto: tensione

d’uscita

r

in funzione

V = V

[B2.3]

u

i

della resistenza

R

B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti

155

Essendo costante il rapporto Vi / R, l’espressione [B2.3] rappresenta l’equazione di

una retta, del tipo y = mx, e quindi la legge di variazione di Vu in funzione di r sarà rappresentata da una semiretta passante per l’origine (figura B2.9). La tensione in uscita

varierà linearmente dal valore zero ( r = 0, cursore nella posizione 2) al valore massimo,

pari alla tensione d’ingresso Vi ( r = R, cursore in posizione 1).

Vu

Vi

Figura B2.9

Variazione

di Vu in funzione

0

di r per il circuito

R

r

di figura B2.8.

Nel caso di funzionamento su una resistenza di carico di valore finito occorre

considerare lo schema di figura B2.10, corrispondente al circuito di figura B2.11 a,

I 1

1

I 2

+

R – r

Vi

R

3

Vu

Rc

Figura B2.10

Regolazione

I

r

potenziometrica:

funzionamento a

carico.

2

I 1

I 1

R – r

R – r

+

I

+

2

Vi

Vi

I

r

Rc

Vu

Req

Vu

a)

b)

a sua volta equivalente a quello di figura B2.11 b, dove Req è la resistenza del parallelo

Figura B2.11 a, b

tra r e R

Schemi equivalenti

c, pari a:

del circuito

R

rRc

di figura B2.10.

eq = r + Rc

Applicando la regola del partitore di tensione allo schema di figura B2.11 b e sosti-

tuendo l’espressione precedente si ottiene:

rRc

R



V

eq

+ c

u = Vi

= V

r R

R

i

eq + R − r

rRc + R− r

r + Rc

156

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Svolgendo i vari passaggi si arriva, infine, alla seguente espressione, che lega Vu

alla resistenza r della parte di potenziometro che alimenta il circuito secondario:

Potenziometro

R

a carico: tensione

V = V

c

u

i

d’uscita

R

[B2.4]

in funzione

R − r +

R

r

c

della resistenza

L’espressione [B2.4] mostra che la variazione di V in funzione di r non è più li-

u

neare e, inoltre, dipende dal valore assunto da R . Gli estremi di variazione sono co-

c

munque sempre gli stessi, dato che per r = 0 si ha V = 0 e per r = R si ha V = V .

u

u

i

La corrente I erogata al carico, essendo pari a V / R , sarà legata a r dalla seguente 2

u

c

legge:

Potenziometro

V

a carico:

I

i

=

2

corrente erogata

R

[B2.5]

in funzione

R − r +

R

r

c

della resistenza

e varierà tra gli estremi I = 0 ( r = 0) e I = V / R ( r = R).

2

2

i

c

Mediante un potenziometro di resistenza R = 10 kΩ si vuole regolare la tensione ai capi di un

ESEMPIO

2

carico con R = 1 kΩ , alimentato con tensione V = 5 V. Ricavare il grafico di variazione della c

i

tensione.

■ Sostituendo nella [B2.4] i valori noti (le resistenze si possono lasciare espresse in kiloohm,

dato che compaiono sia al numeratore che al denominatore), si ha:

5

V =

u

10

10 − r + r

Assegnando a r dieci valori, da 1 kΩ a 10 kΩ, corrispondenti ad altrettante posizioni del cur-

sore del potenziometro, e calcolando i relativi valori della tensione di uscita, si ottiene la tabella

seguente:

r (kΩ)

1

2

3

4

5

6

7

8

9

10

Vu (V) 0,263 0,385 0,484 0,588 0,714 0,882 1,13 1,54 2,37

5

Riportando sul piano cartesiano la tensione V in funzione della resistenza r si ricava il gra-

u

fico di figura B2.12, dal quale si vede che la variazione di tensione non avviene linearmente e

che la pendenza della curva è maggiore per i valori più elevati di r: ciò significa che, a parità di

variazione della resistenza r inserita sul circuito secondario, la corrispondente variazione di ten-

sione è maggiore se il cursore è prossimo al morsetto 1.

Figura B2.12

Vu (V)

Esempio 2.

5

Grafico della

funzione Vu = f( r).

4

3

2

1

0

5

10

r (kΩ)

B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti

157

B2.4 Verifica dei principi di Kirchhoff

La verifica sperimentale in laboratorio delle leggi di Kirchhoff delle correnti e delle

tensioni non presenta particolari difficoltà.

Per quanto riguarda il primo principio è sufficiente realizzare una rete resistiva con

almeno due nodi, inserire in ogni lato un amperometro e alimentarla con tensione va-

riabile, ottenuta con un alimentatore regolabile o con uno fisso con regolazione poten-

ziometrica, in modo da poter eseguire diverse misure.

Per ogni prova si rilevano le correnti lette dai vari strumenti e con i risultati ottenuti

si verifica che per ogni nodo la somma algebrica delle correnti sia nulla.

Nell’esecuzione della misura e nella valutazione dei segni delle correnti è importante

considerare la polarità d’inserzione degli strumenti: ogni amperometro misura una cor-

rente positiva quando la stessa è entrante nel morsetto “+”; se l’indicazione è negativa

la relativa corrente dovrà essere considerata con il segno meno.

Per la verifica del secondo principio bisogna misurare, per ogni prova, le tensioni

sui vari lati di una maglia e verificare che la loro somma algebrica sia nulla, tenendo

presente che la polarità positiva di ogni tensione corrisponde al morsetto “+” del rela-

tivo voltmetro e viceversa. È possibile utilizzare la stessa rete realizzata per la verifica

del primo principio.

Per maggiori dettagli si rimanda alle attività di laboratorio proposte dell’unità B3.

B2.5 Verifica della sovrapposizione degli effetti

Si supponga di voler verificare sperimentalmente che nella rete di figura B2.13 la cor-

rente I è pari alla somma algebrica delle correnti I

3

3 a e I 3 b, dovute rispettivamente al-

l’azione del generatore di f.e.m. E con E = 0 (generatore in cortocircuito) e all’azione

1

2

del generatore di f.e.m. E con E = 0 (generatore in cortocircuito).

2

1

R 1

A

R 3

B

R 2

Figura B2.13

Rete resistiva

alimentata

I 3

+

+

da due generatori

di tensione.

E 1

R 4

R 5

E 2

Per effettuare tale verifica occorre realizzare in laboratorio una rete resistiva con

cinque resistori e alimentarla con due alimentatori regolabili che rappresentano i gene-

ratori dello schema, collegati in modo tale che sia possibile disconnetterli e sostituirli

con dei cortocircuiti. In serie a R va collegato un amperometro di resistenza interna

3

trascurabile, in modo che non influisca sul valore della resistenza del lato.

Lo svolgimento della prova prevede le seguenti fasi:

a) si fissa un determinato valore di E , si pone in cortocircuito E e si misura la cor-

1

2

rente I 3 a dovuta al primo generatore che, stante le polarità del circuito, dovrà essere

diretta da A verso B;

b) si fissa un determinato valore di E , si pone in cortocircuito E e si misura la cor-

2

1

rente I 3 b dovuta al secondo generatore che, stante le polarità del circuito, dovrà es-

sere diretta da B verso A;

c) si inseriscono ambedue gli alimentatori, regolandoli ai valori di tensione E ed E

1

2

usati nelle fasi precedenti, e si misura la corrente I dovuta all’azione congiunta dei

3

due generatori e se ne rileva il verso.

158

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

Il principio di sovrapposizione degli effetti sarà rispettato se i risultati delle tre mi-

sure verificano le seguenti uguaglianze:

I =

−

3

I 3 a I b 3

nel caso di corrente I diretta da A verso B e:

3

I =

−

3

I b 3 I 3 a

in caso contrario.

B2.6 Determinazione del generatore equivalente

Sull’argomento dell’equivalenza tra una rete elettrica lineare e un generatore di ten-

sione (Thevenin) o di corrente (Norton) si può svolgere attività di laboratorio, con i se-

guenti obiettivi:

• data una rete, di cui non si conosce la composizione interna, determinare, mediante

apposite misure, le caratteristiche del generatore di tensione o di corrente equiva-

lente alla rete stessa;

• partendo da una rete la cui composizione interna è nota, verificare che le caratteri-

stiche del generatore equivalente di tensione o di corrente determinate mediante le

misure siano corrispondenti a quelle calcolate analiticamente.

In entrambi i casi la base di partenza è costituita da quanto visto nella trattazione

teorica, riassumibile nelle seguenti affermazioni:

• la f.e.m. ETh del generatore equivalente di Thevenin corrisponde alla tensione a

vuoto V della rete;

0

• la corrente impressa IN del generatore equivalente di Norton corrisponde alla cor-

rente di cortocircuito Icc della rete;

• la resistenza RTh del generatore equivalente di Thevenin è pari al rapporto V / I

0

cc;

• la conduttanza GN del generatore equivalente di Norton è pari al rapporto Icc / V .0

A questo punto dovrebbe essere chiaro che per determinare sperimentalmente le ca-

ratteristiche del generatore equivalente è sufficiente misurare la tensione a vuoto e la

corrente di cortocircuito della rete in esame, tra i punti corrispondenti ai terminali del

bipolo equivalente.





B2 • Regolazione reostatica e verifica dei metodi di risoluzione delle reti

159

Esercizi di verifica

Esercizio 1

Ricavare per punti la curva di I in funzione di r per la regolazione con reostato in serie di cui all’esempio 1.

citazioni

Esercizio 2

Ripetere l’esempio 2 relativo alla regolazione potenziometrica della tensione nei due seguenti casi:

= 10 k

= 100 k

Eser

R

Ω e R

Ω , lasciando inalterati gli altri valori. Verificare che all’aumentare della resistenza di

c

c

carico il grafico di V in funzione di r tende sempre più alla forma lineare; spiegarne intuitivamente il perché.

u

Test di verifica

Quesiti a risposta aperta

1. Spiegare la costituzione di un reostato a filo e dire come varia la resistenza inserita in funzione della posizione del cursore.

2. Disegnare lo schema del circuito per la regolazione della corrente con un reostato in serie e ricavare le leggi della variazione della corrente e della tensione sul carico. Come variano queste grandezze in funzione della

resistenza della parte di reostato inserita?

3. Disegnare lo schema del circuito per la regolazione potenziometrica della tensione, nell’ipotesi di considerare molto elevata la resistenza del carico. Ricavare l’espressione della tensione d’uscita e descriverne, anche graficamente, la sua variazione in funzione della resistenza della parte di potenziometro (o di reostato) collegata

con l’uscita.

4. Disegnare lo schema del circuito per la regolazione potenziometrica della tensione, nell’ipotesi di funziona-

mento a carico. Ricavare l’espressione della tensione d’uscita e della corrente erogata e descriverne, anche

graficamente, la loro variazione in funzione della resistenza della parte di potenziometro (o di reostato) col-

legata con l’uscita.

5. Quali grandezze elettriche bisogna misurare e quali relazioni occorre usare per determinare sperimentalmente

il generatore equivalente di Thevenin di una rete elettrica lineare?

6. Quali grandezze elettriche bisogna misurare e quali relazioni occorre usare per determinare sperimentalmente

il generatore equivalente di Norton di una rete elettrica lineare?





160

Attività di laboratorio

B3 proposte

Le proposte presentate in questa unità hanno l’obiettivo di verificare sperimentalmente gli

argomenti di misure elettriche presentati nell’unità B2. La loro esecuzione richiede semplice-

mente l’impiego della strumentazione di cui sono normalmente dotati i laboratori elettrici.

B3.1 Regolazione reostatica della corrente

La prova ha lo scopo di ricavare la caratteristica di regolazione di un circuito in cui

un reostato è collegato in serie a una resistenza di carico, in modo da tracciare la curva

della corrente in funzione della resistenza r inserita. Il circuito di prova è riportato nella

figura B3.1. L’alimentazione viene effettuata con un alimentatore regolabile, sul quale

viene letto direttamente il valore della tensione d’ingresso V . In alternativa questa ten-

i

sione può essere misurata mediante un voltmetro di controllo.

R

T

2

1

r

I

3

+ A

+

Vi

Figura B3.1

RC

Regolazione della

corrente: circuito

di prova.

Per effettuare la prova si divide la guida di scorrimento del reostato (generalmente

già graduata) in 10 parti uguali e, in ogni posizione, si effettua la lettura dell’ampero-

metro, raccogliendo i risultati delle misure in una apposita tabella.

Ponendo in ordinate i valori della corrente misurata I e in ascisse le posizioni del cur-

sore del reostato e i corrispondenti valori della resistenza inserita, si ricava la curva di re-

golazione del circuito. Se la prova è stata condotta correttamente la corrente deve diminuire

in modo non lineare dal valore massimo I

Vi al

max =

valore minimo I

Vi .

min =

Rc

R + Rc

Indicando con I la corrente nominale della resistenza di carico e con R la sua re-

n

n

sistenza nominale, i componenti dovranno essere scelti in modo da rispettare le condi-

zioni seguenti:

• il valore della I deve essere inferiore a quello della I , in modo da non surri-

max

n

scaldare il componente; per tale ragione la tensione di alimentazione deve essere

V < R I ;

i

n n



B3 • Attività di laboratorio proposte

161

• la corrente nominale del reostato deve essere anch’essa superiore a quella massima

prevista nel circuito;

• la portata dell’amperometro va scelta in base alla corrente massima;

• la resistenza R del reostato va scelta fissando il valore della I e facendo in modo

min

che si abbia:

R R

Vi

+ n ≥ Imin

B3.2 Regolazione potenziometrica della tensione

La prova ha lo scopo di ricavare la caratteristica di regolazione di un circuito in cui

un reostato (o un potenziometro) è collegato in parallelo a una resistenza di carico, in

modo da tracciare la curva della tensione d’uscita V in funzione della resistenza r in-

u

serita. Il circuito di prova è riportato nella figura B3.2. L’alimentazione viene effet-

tuata con un alimentatore regolabile, sul quale viene letto direttamente il valore della

tensione d’ingresso V . In alternativa questa tensione può essere misurata mediante un

i

voltmetro di controllo.

D

+

+

1

2

Vi

V

Vu

0

R

r

Rc 1

Rc 2

Figura B3.2

Regolazione della tensione: circuito di prova.

Per effettuare la prova si divide la guida di scorrimento del reostato (generalmente

già graduata) in 10 parti uguali, in modo che alla posizione “10” corrisponda r = R. Per

ogni posizione si misura, mediante il voltmetro, la tensione di uscita V a vuoto, po-

u

nendo il deviatore D nella posizione “0” di aperto, e le due diverse tensioni d’uscita a

carico, rispettivamente con il deviatore nelle posizioni “1” (inserzione di R ) e “2” (in-

c 1

serzione di R ). I risultati delle misure vanno raccolti in un’apposita tabella.

c 2

Ponendo in ordinate i valori della tensione di uscita V e in ascisse le posizioni del

u

cursore del reostato e i corrispondenti valori della resistenza inserita, si ricavano le tre

curve di regolazione del circuito (a vuoto, con resistenza R , con resistenza R ).

c 1

c 2

Se la prova è stata condotta correttamente le caratteristiche di regolazione avranno

il seguente andamento:

• la caratteristica a vuoto aumenterà linearmente da zero al valore V della tensione

i

d’ingresso;

• le caratteristiche a carico aumenteranno anch’esse da zero a V , ma non in modo li-

i

neare;

• per ogni posizione del cursore la differenza tra la tensione a vuoto e quella a carico

sarà maggiore per la caratteristica con resistenza di carico minore.

Per la scelta dei componenti (potenziometro, voltmetro e resistori di carico) si do-

vrà tener conto del valore della tensione V , che è il massimo valore di tensione agente

i

sul circuito secondario.



162

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

B3.3 Verifica del primo principio di Kirchhoff

Scopo della prova è quello di verificare sperimentalmente, con l’uso di tre amperome-

tri, l’enunciato della legge di Kirchhoff delle correnti. Usando lo schema di misura ri-

portato nella figura B3.3, le letture dei tre amperometri devono soddisfare il primo

principio di Kirchhoff applicato al nodo B:

I = I + I

1

2

3

+

I 1

A1

R 1

+

B

+

+

= –

A2

A3

I 2

I 3

R 2

R 3

Figura B3.3

Verifica del primo principio di Kirchhoff: circuito di prova.

Usando un alimentatore regolabile si possono effettuare più prove con diversi valori

della tensione di alimentazione, facendo comunque circolare correnti di valore non su-

periore a quelli nominali ammessi per i tre resistori. I risultati delle misure verranno

raccolti in una apposita tabella.

Se, per esempio, vengono utilizzati resistori di potenza nominale 1 W e resistenze

R = 120 Ω, R = 150 Ω, R = 220 Ω, le correnti massime che possono circolare saranno

1

2

3

pari a: I 1 M = 91,3 mA, I 2 M = 81,6 mA, I 3 M = 67,4 mA e si potranno utilizzare milliam-perometri di portata 100 mA. Poiché la resistenza equivalente del circuito, data dalla

serie tra R e il parallelo R // R , è pari a 209,2 Ω, la tensione massima di alimentazione

1

2

3

dovrà essere: V 1 M = Req I 1 M = 19 V.

Se vengono considerati anche gli errori assoluti commessi sulle varie letture e do-

vuti alla classe degli strumenti, per ogni prova dovrà essere verificata la seguente di-

sequazione:

( I + I ) – (ε + ε ) ≤ ( I ± ε ) ≤ ( I + I ) + (ε + ε )

2

3

a 2

a 3

1

a 1

2

3

a 2

a 3

ossia i margini di variazione della corrente I devono essere compresi tra quelli di va-

1

riazione della somma ( I + I ).

2

3

B3.4 Verifica del secondo principio di Kirchhoff

Scopo della prova è quello di verificare sperimentalmente, con l’uso di tre voltmetri,

l’enunciato della legge di Kirchhoff delle tensioni. Usando lo schema di misura ripor-

tato nella figura B3.4, relativo alla stessa rete resistiva usata per la verifica del primo

principio, le letture dei tre voltmetri devono soddisfare il secondo principio di

Kirchhoff applicato alla maglia α:

V = V + V

1

2

3

Usando un alimentatore regolabile si possono effettuare più prove con diversi valori

della tensione di alimentazione, facendo comunque circolare correnti di valore non su-



B3 • Attività di laboratorio proposte

163

periore a quelli nominali ammessi per i tre resistori. I risultati delle misure verranno

raccolti in una apposita tabella.

+

α

V2

R 1

+

+

= –

V1

Figura B3.4

+

Verifica del secondo

R 2

V

R

3

3

principio di Kirchhoff:

circuito di prova.

Se, per esempio, vengono utilizzati resistori con caratteristiche uguali a quelle indi-

cate nel paragrafo precedente e con tensione massima di alimentazione 19 V, è facile ve-

rificare, con la regola del partitore di tensione, che si avrà: V 1 M = 10,9 V e V 2 M = 8,1 V.

Si potranno pertanto usare voltmetri con portate massime 20 V, 15 V e 10 V.

Se vengono considerati anche gli errori assoluti commessi sulle varie letture e

dovuti alla classe degli strumenti, per ogni prova dovrà essere verificata la seguente

disequazione:

( V + V ) – (ε + ε ) ≤ ( V ± ε ) ≤ ( V + V ) + (ε + ε )

2

3

a 2

a 3

1

a 1

2

3

a 2

a 3

ossia i margini di variazione della tensione V devono essere compresi tra quelli di va-

1

riazione della somma ( V + V ).

2

3

B3.5 Verifica della sovrapposizione degli effetti

L’esercitazione ha lo scopo di verificare sperimentalmente il principio di sovrapposi-

zione degli effetti applicato a una rete resistiva da realizzare in laboratorio.

Per effettuare la misura si costruisce il circuito di figura B3.5, utilizzando cinque

resistori fissi e due alimentatori regolabili, per realizzare i due generatori; i due corto-

circuiti saranno costituiti da conduttori di piccola lunghezza e sezione tale da poter ri-

tenere nulle le loro resistenze.

È opportuno che la prova si svolga velocemente e con valori di corrente decisa-

mente inferiori a quelli nominali dei resistori, in modo da limitarne il riscaldamento,

che potrebbe essere causa di non linearità della rete.

Lo svolgimento della prova prevede le seguenti fasi:

• fase a: si porta il deviatore D1 in posizione 1 e D2 in posizione 2, in modo da inse-

rire il primo generatore e cortocircuitare il secondo; sul voltmetro V si controlla la

1

tensione di alimentazione, mentre V dovrà segnare zero; in questa fase si legge sul-

2

l’amperometro A la corrente misurata I

3

3 a, che dovrà circolare dal nodo A al nodo

B, data la polarità di E ;1

R 1

R 3

R 2

A

+

B

A3

D1

2

D2

1

1

+

+

+

2

+

V1

R 4

R 5

V2

E 1

E 2

Figura B3.5

Verifica del

principio di

H

sovrapposizione

degli effetti:

circuito di prova.



164

Modulo B • Risoluzione delle reti elettriche lineari in corrente continua

• fase b: si porta il deviatore D1 in posizione 2 e D2 in posizione 1, inserendo così il

secondo generatore e cortocircuitando il primo; il voltmetro V segnerà zero e V la

1

2

tensione di alimentazione; in questa fase si legge sull’amperometro A la corrente

3

misurata I

, dal nodo B al nodo A (A do-

3 b, che dovrà circolare, data la polarità di E 2

3

vrà essere invertito di polarità, in modo che la lettura sia positiva);

• fase c: si portano i due deviatori in posizione 1, in modo da inserire entrambi i gene-

ratori, e si regolano gli alimentatori in modo che i valori di E ed E , letti sui volt-

1

2

metri, siano esattamente uguali a quelli usati nelle fasi a e b; si legge su A la cor-

3

rente effettiva I ; se l’amperometro è inserito con la polarità di figura B3.5 e la let-

3

tura è positiva vuol dire che I circola da A verso B; se la lettura è negativa si inverte

3

l’inserzione dell’amperometro e si considera la corrente circolante da B verso A.

I risultati delle misure dovranno soddisfare, pur con una certa approssimazione a

causa degli inevitabili errori, le seguenti relazioni:

• I = I

è diretta dal nodo A al nodo B;

3

3 a – I 3 b

se la corrente I 3

• I = I

è diretta dal nodo B al nodo A.

3

3 b – I 3 a

se la corrente I 3

B3.6 Determinazione del generatore equivalente

L’esercitazione ha lo scopo di determinare le grandezze caratteristiche del generatore

equivalente secondo Thevenin e Norton di una rete elettrica lineare da costruire in la-

boratorio e comprendente, come indicato nella schema di figura B3.6, un alimentatore

e tre resistori. Completano lo schema un amperometro, un voltmetro, un deviatore e un

reostato di carico.

Dovrà essere ricavata anche la caratteristica volt-amperometrica del generatore.

R 1

R 3

+

1

D

A

2

+

R

+

2

V

R

Figura B3.6

E

Generatore equivalente:

circuito di prova.

Con il deviatore in posizione “1” si misura la tensione a vuoto V , dopo aver rego-

0

lato l’alimentatore nella posizione prescelta. Successivamente, con il deviatore in posi-

zione “2” e il reostato R completamente disinserito, si misura la corrente di cortocir-

cuito Icc; in tale condizione il voltmetro segnerà una tensione nulla.

Agendo sul reostato R si fa variare la corrente circolante e si misurano, per ogni con-

dizione di funzionamento, i valori della tensione e della corrente. In questo modo è pos-

sibile ricavare, oltre ai valori a vuoto e in cortocircuito, altri punti intermedi della carat-

teristica esterna del generatore. Tutti i valori misurati verranno raccolti in una apposita ta-

bella. Con i risultati ottenuti dalle misure si eseguono, infine, le seguenti elaborazioni:

• riportando sul piano cartesiano I-V le corrispondenti coppie di valori della corrente e

della tensione si disegna la caratteristica esterna del generatore, che dovrà essere un

segmento di retta avente come estremi il punto a vuoto e quello di cortocircuito;

• si determinano i parametri del generatore equivalente di Thevenin:

R

V

th = 0

th =

0

E

V

Icc

• si determinano i parametri del generatore equivalente di Norton:

IN = I

G

Icc

cc

N = V 0





Modulo C

Reti elettriche

capacitive

Obiettivi

Prerequisiti

Scheda PRE-1 Richiami di elettrostatica

Scheda PRE-2 Grandezze con andamento

esponenziale nel tempo

Contenuti

• C1 Reti capacitive a regime costante

• C2 Fenomeni transitori nei circuiti capacitivi

Esercitazioni

• Esercizi di verifica

• Test di verifica



166

Modulo C • Reti elettriche capacitive

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1. conoscere il bipolo “condensatore elettrico” e il suo comportamento

circuitale;

2. conoscere le leggi relative alle reti capacitive a regime costante;

3. saper risolvere completamente una rete capacitiva, scegliendo

autonomamente il metodo di risoluzione più appropriato;

4. saper risolvere parzialmente una rete, calcolando le grandezze elettriche

richieste dalle specifiche del problema;

5. conoscere i fenomeni che avvengono in una rete capacitiva durante

il periodo transitorio di carica e di scarica di un condensatore;

6. saper risolvere una rete capacitiva durante il periodo transitorio;

7. essere in grado di verificare sperimentalmente l’evoluzione delle grandezze

elettriche durante il periodo transitorio.

Gli obiettivi dal numero 5 al numero 7 si riferiscono a reti elettriche lineari di

media complessità, con una sola costante di tempo.

Prerequisiti

SCHEDA PRE-1 Richiami di elettrostatica

• Legge di Coulomb ( nel vuoto). Due corpi puntiformi, aventi cariche elettri-

che Q e Q , posti a distanza r tra loro, si attraggono (se le cariche hanno se-

1

2

gno opposto) o si respingono (se le cariche hanno lo stesso segno) con una

forza direttamente proporzionale al prodotto tra le cariche e inversamente

proporzionale al quadrato della distanza:

Q Q

F

1

2

=

0

k 0 r 2

dove la costante k vale:

0

Nm2

k

9

=

×

0

8, 99 10 C2

• Costante dielettrica assoluta ( del vuoto). La costante dielettrica assoluta è

data da:

2

ε

1

1

C

12

=

=

=

×

−

0

8, 85 10



π

π

9

4

×

2

k 0

4

8, 99 10



Nm

• Costante dielettrica del mezzo e costante dielettrica relativa. La forza di

Coulomb che si sviluppa non nel vuoto, ma in un mezzo dielettrico, è pro-

porzionale non alla costante k , ma alla costante k, data da:

0

k =

1

4π ε



Il rapporto:

1

k

π ε

ε

0

4 0

=

=

= ε

k

r

1

ε0

4π ε





Prerequisiti

167

è la costante dielettrica relativa del mezzo isolante ed è un numero adi-

mensionato. Invece il prodotto:

ε = ε0 ε r

rappresenta la costante dielettrica di tale mezzo, espressa nella stessa unità

di misura di ε .

0

Normalmente si ha ε r > 1; quindi: ε > ε , k < k , F < F , ossia la forza che si

0

0

0

crea tra due cariche poste in un mezzo isolante è minore di quella nel

vuoto, a parità di altre condizioni.

• Campo elettrico. Una regione di spazio è sede di un campo elettrico se una

carica di prova, posta in un qualsiasi punto di quello spazio, è soggetta a una

forza di origine elettrica.

• Vettore campo elettrico. Il vettore campo elettrico indica, in modo quanti-

tativo, l’intensità del campo elettrico in un punto P dello spazio, intensità

che è tanto maggiore quanto maggiore sarà la forza agente su una carica q

posta in quel punto. È una grandezza vettoriale, definita dal rapporto:

ur ur F

E = q

e, quindi, è un vettore caratterizzato da:

F

a) intensità pari al rapporto E =

, avente unità di misura [N/C] o [V/m];

q

b) direzione coincidente con quella della forza;

c) verso anch’esso coincidente con quello della forza.

• Linee di campo. Dette anche linee di forza, le linee di campo sono delle li-

nee orientate che consentono di rappresentare graficamente l’azione del

campo elettrico (o di un qualsiasi altro campo vettoriale). La forza esercitata

dal campo su una carica esploratrice q, supposta convenzionalmente posi-

tiva e posta in un punto P, ha sempre direzione tangente alla linea di forza in

quel punto e verso coincidente con quello della linea di forza.

La figura PRE-1.1 a, b, c, d mostra l’andamento delle linee di forza nei se-

guenti casi: campo prodotto da una sola carica negativa, campo prodotto da

una sola carica positiva; campo prodotto da due cariche uguali e opposte;

campo prodotto da due cariche uguali, positive.

• Campo elettrico uniforme. Si ha un campo elettrico uniforme quando il vet-

tore E è costante in intensità, direzione e verso; questo significa che: la

forza F prodotta sulla stessa carica q deve essere costante in ogni punto del

campo; la direzione della forza non deve variare e, quindi, le linee di campo

devono essere rettilinee; il verso della forza non deve cambiare e, pertanto,

le linee di campo devono essere tutte orientate allo stesso modo.

La figura PRE-1.2 mostra un caso di campo elettrico uniforme, creato da

due lamine piane e parallele, di lunghezza teoricamente infinita, caricate

elettricamente con due cariche uguali e opposte, distribuite uniformemente

lungo la superficie delle lamine.

• Differenza di potenziale elettrico (tensione elettrica). La forza F agente

sulla carica q provoca uno spostamento Δ s della carica stessa, compiendo il



168

Modulo C • Reti elettriche capacitive

F P

P F

–

+

+ q

+ q

a) Campo elettrico prodotto

b) Campo elettrico prodotto

da una carica negativa.

da una carica positiva.

F

F

+ q P

P+q

+

–

+

+

c) Campo elettrico prodotto da

d) Campo elettrico prodotto da

due cariche uguali e opposte.

due cariche uguali, positive.

Figura PRE-1.1 a, b, c, d

Andamento delle linee di forza del campo elettrico, in quattro casi tipici.

+Q

– Q

+Q

– Q

+

+

F

–

+

–

+

–

+

–

+

+

F

–

+

–

+

–

+

–

+

+

F

–

+

–

Figura PRE-1.3

Figura PRE-1.2

Superfici equipotenziali nel

Campo elettrico

caso del campo elettrico

0 V

uniforme.

uniforme.

75 V

50 V

25 V

100 V

1

1

1

12



Prerequisiti

169

lavoro Δ L. La possibilità che ha il campo elettrico di compiere lavoro testi-

monia che in ogni suo punto vi è dell’energia, a livello potenziale. Si defini-

sce come differenza di potenziale elettrico (d.d.p.) tra due punti A e B del

campo la differenza di energia per unità di carica e quindi il rapporto:

Δ

W

W

W

W

V

B

A

B

A

=

−

=

−

= V − V

q

q

q

B

A

dove V e V sono i potenziali elettrici dei due punti, proporzionali ai loro

B

A

livelli energetici.

• Superfici equipotenziali. Le superfici equipotenziali sono formate, nello

spazio sede del campo, da tutti i punti aventi lo stesso potenziale elettrico e

quindi lo stesso livello energetico. Una carica q che si muove tra due punti

di una superficie equipotenziale non subisce alcuna variazione di energia e

su di essa non si compie lavoro. Dato che il lavoro è nullo quando lo sposta-

mento è perpendicolare alla direzione della forza, ne consegue che: le su-

perfici equipotenziali sono perpendicolari, in ogni punto, alle linee di

forza.

Nella figura PRE-1.3 sono indicate le superfici equipotenziali relative al

campo elettrico uniforme di figura PRE-1.2.

SCHEDA PRE-2 Grandezze con andamento esponenziale

nel tempo

Andamento esponenziale crescente

Molti processi fisici (per esempio, il riscaldamento di un corpo, la carica di un

condensatore ecc.) avvengono, sotto determinate ipotesi, secondo una legge ma-

tematica descritta dalla funzione:

t

⎛

− ⎞

y = Y ⎜1− e τ

f

⎟

[P2.1]

⎝

⎠

dove:

• y è il valore della grandezza fisica in esame all’istante t (variabile dipendente

della funzione);

• t è il tempo (variabile indipendente della funzione);

• Y è il valore finale della grandezza y;

f

• τ è la costante di tempo, il cui ruolo nell’evoluzione della grandezza y verrà

definito nel seguito della trattazione;

• e = 2,71828… è la base dei logaritmi naturali o neperiani;

t

−

• e τ è una funzione esponenziale, con esponente negativo e base e.

I valori assunti dalla funzione [P2.1], in corrispondenza di determinati valori

del tempo, sono riportati nella tabella PRE-2.1. Per il calcolo dell’esponenziale

basta usare una normale calcolatrice provvista di tale funzione.



170

Modulo C • Reti elettriche capacitive

Tabella PRE-2.1 Valori tipici della funzione [P2.1]

t

t

t

e– τ

y

y

% del valore

τ

Yf

finale

0

0

1

0

0

0

1 τ

1

0,368

0,632 Yf

0,632

63,2

2 τ

2

0,135

0,865 Yf

0,865

86,5

3 τ

3

0,0498

0,950 Yf

0,950

95

4 τ

4

0,0183

0,982 Yf

0,982

98,2

4,6 τ

4,6

0,010

0,990 Yf

0,990

99

5 τ

5

0,00674

0,993 Yf

0,993

99,3

y

Yf 100%

95% 98% 99%

86%

63%

Figura PRE-2.1

Andamento esponenziale

crescente.

0

1τ

2τ

3τ

4τ

5τ

t

Il grafico che mostra l’andamento di y in funzione del tempo è riportato nella

figura PRE-2.1.

Esaminando il grafico e la tabella si possono fare le seguenti considerazioni:

• la grandezza y parte da un valore iniziale nullo e tende a un valore finale Y , f

senza però mai raggiungerlo; nel linguaggio matematico Y rappresenta l’ a-

f

sintoto orizzontale della funzione e i valori di y tendono asintoticamente a Y ;

f

• in teoria la grandezza y non arriva mai a un valore costante; in pratica la sua

evoluzione si considera conclusa quando lo scostamento rispetto al valore fi-

nale diventa minore di un valore prefissato, normalmente pari all’1%;

• particolarmente significativo diventa il valore 4,6τ, per il quale si ha

y = 0,99 Y (scostamento pari a 1%); il tempo T = 4,6τ è detto tempo di as-

f

a

sestamento e rappresenta la durata pratica del processo di crescita espo-

nenziale della grandezza y; esso è direttamente proporzionale al valore

della costante di tempo, dalla quale dipende, pertanto, tale durata;

• l’aumento della grandezza y avviene con incrementi sempre decrescenti;

questo si nota facilmente dalla tabella: nel primo intervallo (da 0 a 1τ) la y

aumenta da 0 a 0,632 Y (incremento del 63,2%), mentre nel secondo inter-

f

vallo (da 1τ a 2τ) cresce dal 63,2% all’86,5% del valore finale (incremento

del 23,3%) e successivamente sempre meno.



Prerequisiti

171

Calcolo del valore di y, noto t

Questa operazione si esegue direttamente usando l’espressione [P2.1], come ri-

portato nell’esempio seguente.

ESEMPIO a)

Conoscendo τ = 2 s e Y = 10, calcolare il valore y all’istante t = 5 s.

f

1

1

■ Si ha:

t

5

⎛

− ⎞

⎛

− ⎞

y = Y

1

⎜ − e τ

10 1 e 2

10 1 e 2

− ,5

(

)=10(1−0,

)

0821 =

1

f

⎟ =

⎜ −

⎟ =

−

9,18

⎝

⎠

⎝

⎠

Calcolo del valore di t, noto y

Questa operazione è più complessa della precedente, dato che t compare nell’e-

spressione dell’esponente e non in modo esplicito. Si può ricavare una formula

diretta per il calcolo del tempo, operando nel seguente modo:

t

t

t

⎛

− ⎞

y

−

y

y = Y ⎜1− e τ

f

⎟

= − −

1 e τ

e τ = 1 −

Y

Y

⎝

⎠

f

f

A questo punto, per ricavare l’esponente, si ricorre alla funzione inversa del-

l’esponenziale, ossia al logaritmo naturale ln (funzione anch’essa presente sulle

comuni calcolatrici), ottenendo:

t

⎛

y ⎞

⎛

y ⎞

− = ln⎜1− ⎟

− t = τ ln⎜1− ⎟

τ

⎝

Y f ⎠

⎝

Y f ⎠

e, infine:

⎛

y ⎞

t = −τ ln ⎜1−

[P2.2]

⎟

Y

⎝

f ⎠

ESEMPIO b)

Con i dati dell’esempio a) calcolare dopo quanto tempo la grandezza y assume

il valore 6.

■ Applicando la formula [P2.2] con y = 6, si calcola il tempo t richiesto:

1

1

⎛

y ⎞

⎛

6 ⎞

t = −τ ln ⎜ −

−2(− 0,916) =

1

1

2 ln 1

2 ln 0, 4

⎟ = −

−

1, 832 s

Y

⎝

⎝⎜

⎠⎟ = −

=

f

10

⎠

Andamento esponenziale decrescente

L’andamento nel tempo di una grandezza y che parte da un valore iniziale Y e

0

tende esponenzialmente a zero è descritto dalla funzione:

t

τ

[P2.3]

y =

−

Y e

0



172

Modulo C • Reti elettriche capacitive

I valori assunti dalla funzione [P2.3], in corrispondenza di determinati va-

lori del tempo, sono riportati nella tabella PRE-2.2.

Tabella PRE-2.2 Valori tipici della funzione [P2.3]

t

t

y

t

e–

y

% del valore

τ

τ

Y0

iniziale

0

0

1

Y 0

1

100

1 τ

1

0,368

0,368 Y 0

0,368

36,8

2 τ

2

0,135

0,135 Y 0

0,135

13,5

3 τ

3

0,0498

0,0498 Y 0

0,0498

4,98

4 τ

4

0,0183

0,0183 Y 0

0,0183

1,83

4,6 τ

4,6

0,010

0,010 Y 0

0,010

1

5 τ

5

0,00674

0,00674 Y 0

0,00674

0,674

Il grafico che mostra l’andamento di y in funzione del tempo è riportato nella

figura PRE-2.2.

y

Y 0 100%

37%

14%

Figura PRE-2.2

Andamento esponenziale

5%

2%

1%

decrescente.

0

τ

1 t

2τt

3τt

4τt

5 t

τ

t

Dall’esame del grafico e della tabella scaturiscono le seguenti considera-

zioni:

• la grandezza y parte dal valore iniziale Y e tende a un valore finale nullo,

0

senza però mai raggiungerlo; nel linguaggio matematico si dice che y tende

asintoticamente a zero;

• in teoria la grandezza y non si annulla mai; in pratica la sua evoluzione si

considera conclusa dopo il tempo di assestamento T = 4,6τ, quando il suo

a

valore è pari all’1% di quello iniziale;

• la diminuzione della grandezza y avviene con decrementi sempre più piccoli;

questo si nota facilmente dalla tabella: nel primo intervallo (da 0 a 1τ) la y

diminuisce da Y a 0,368 Y (decremento del 63,2%), mentre nel secondo in-

0

0

tervallo (da 1τ a 2τ) diminuisce dal 36,8% al 13,5% del valore iniziale (de-

cremento del 23,3%) e successivamente sempre meno.



Prerequisiti

173

Calcolo del valore di y, noto t

Questa operazione si esegue direttamente usando l’espressione [P2.3], come ri-

portato nell’esempio seguente.

ESEMPIO c)

Conoscendo τ = 0,1 s e Y = 100, calcolare il valore y all’istante t = 0,35 s.

0

1

1

■ Si ha:

t

0, 35

1

−

−

y = Y e τ = 100 e

0 1

,

= 100

e− 3,5 =

×

=

1

0

100

0, 0302

3, 02

Calcolo del valore di t, noto y

In questo caso l’incognita t compare nell’espressione dell’esponente e non in

modo esplicito. Si può ricavare una formula diretta per il calcolo del tempo,

operando nel seguente modo:

t

t

−

−

⎛ y ⎞

t

⎛ y ⎞

y

τ

ln e τ

e

= ln

− = ln

= Y

⎝⎜ Y 0 ⎠⎟

τ

⎝⎜ Y 0 ⎠⎟

0

e, infine:

⎛ y ⎞

t

[P2.4]

= −τ ln⎝⎜ Y 0 ⎠⎟

ESEMPIO d)

Con i dati dell’esempio c) calcolare dopo quanto tempo la grandezza y assume

il valore 70.

■ Applicando la formula [P2.4] con y = 70, si calcola il tempo t richiesto:

1

1

⎛ y ⎞

70 ⎞

t

1

= −τ

= −

−

=

1

ln

– 0,1ln

0,1ln 0, 7

,

0 (

1

,

0 357)

,

0 0357 s

⎝⎜ Y ⎠⎟ =

⎛⎝⎜ ⎠⎟ = −

0

100





174

Reti capacitive

C1 a regime costante

In questa unità verrà studiato un nuovo tipo di bipolo, detto condensatore, e verranno esaminate

le reti capacitive, ossia reti comprendenti condensatori variamente collegati tra loro. Lo studio

verrà condotto a regime costante, supponendo che si siano esauriti i fenomeni transitori di ca-

rica dei condensatori e che tutte le grandezze elettriche interessanti la rete si possano ritenere

costanti nel tempo.

C1.1 Condensatore

Nella sua forma più semplice (condensatore piano), un condensatore è un dispositivo

elettrico costituito da due piastre conduttrici ( armature) piane e parallele, provviste di

due terminali di collegamento e separate tra loro da uno strato di isolante, detto dielet-

trico (figura C1.1); il suo simbolo elettrico è indicato nella figura C1.2.

terminale

terminale

Figura C1.1

armature

Figura C1.2

Schematizzazione del

Simbolo del

condensatore piano.

dielettrico

condensatore.

Quando il condensatore non è elettricamente carico, entrambe le armature sono

nello stato “neutro”, ossia possiedono in uguale misura cariche elettriche positive (pro-

toni) e negative (elettroni). Collegando il condensatore a un generatore elettrico avente

f.e.m. E ai suoi capi (figura C1.3 a), gli elettroni dell’armatura A vengono forzati dal

generatore, che fornisce loro energia, a fluire verso l’armatura B, stabilendo così un

moto di elettroni da A verso B e quindi una circolazione di corrente elettrica (avente

convenzionalmente il verso delle cariche positive, opposto a quello degli elettroni) da

B verso A, in accordo con la polarità del generatore.

L’armatura A, perdendo elettroni, si caricherà positivamente (eccesso di cariche po-

sitive), mentre l’armatura B acquisterà un’uguale carica negativa; tra le due armature

nascerà una d.d.p. elettrica e, quindi, una tensione che aumenterà proporzionalmente

alla carica elettrica delle due armature.

C1 • Reti capacitive a regime costante

175

È importante tener presente che, durante tutto il processo di carica del condensa-

tore, gli elettroni circoleranno soltanto all’esterno del condensatore stesso, attraverso i

terminali di collegamento e il generatore; nessun elettrone passerà attraverso il dielet-

trico, data la sua natura di isolante elettrico. Questo significa che la corrente di carica

di un condensatore interessa soltanto il circuito esterno.

La circolazione degli elettroni terminerà quando la tensione VC sul condensatore ar-

riverà al valore della f.e.m. E del generatore: in queste condizioni le due tensioni,

agendo in opposizione, faranno sì che nella maglia non vi sia più alcuna tensione in

grado di far circolare corrente (figura C1.3 b).

Se il condensatore viene scollegato dall’alimentazione (figura C1.3 c), la carica ac-

cumulata sulle armature fino a quel momento rimarrà immagazzinata nel condensatore

stesso, dato che le due armature sono tra loro isolate dallo strato di dielettrico. In teo-

ria il condensatore non si dovrebbe scaricare mai; in realtà, a causa delle inevitabili im-

perfezioni dello strato isolante, vi sarà una debolissima circolazione di elettroni da B

verso A, fino ad annullare la d.d.p. tra le armature.

Per far avvenire velocemente il processo di scarica occorre collegare tra loro le ar-

mature, tramite un resistore (figura C1.3 d): gli elettroni sull’armatura B, non più for-

zati dal generatore, fluiranno verso l’armatura A e si creerà pertanto una corrente di

scarica da A verso B, di verso opposto a quella di carica, che cesserà quando le arma-

ture ritorneranno allo stato neutro. L’energia elettrostatica immagazzinata nel conden-

satore durante la carica verrà interamente dissipata per effetto Joule nel resistore.

A

B

A

B

+

–

+

–

+

–

-

-

+

–

-

-

+

–

I

I

VC = E

I = 0

-

-

-

E

-

E

+

–

+

–

a) Durante il processo di carica

b) Il condensatore è carico alla

gli elettroni passano

tensione VC = E ; il flusso di

dall’armatura A alla B.

elettroni si è interrotto.

A

B

+

–

A

B

+

–

+

–

+

–

+

–

-

-

+

–

+

–

-

-

+

–

+

–

I

V

I

C

+

–

-

-

VC = E

-

-

c) Il condensatore, scollegato dal

R

generatore, rimane carico.

Figura C1.3 a, b, c, d

Fasi del processo

d) Durante il processo di scarica

di carica e di scarica

gli elettroni ritornano sull’armatura

A e la tensione V

di un condensatore.

C diminuisce.

176

Modulo C • Reti elettriche capacitive

Nella pratica costruttiva le forme che assumono i condensatori sono varie, a se-

+ Q

– Q

conda del tipo (condensatori ceramici, elettrolitici, a film plastico ecc.); la descrizione

delle particolarità tecnologiche esula dai limiti del testo.

Polarizzazione del dielettrico

La presenza di cariche elettriche uguali e opposte sulle armature di un condensatore fa

nascere al suo interno un campo elettrico, le cui linee di forza, nel caso di un conden-

satore piano ideale, sono rettilinee e parallele tra loro (figura C1.4).

L’intensità E del vettore campo elettrico, da non confondere con la f.e.m. di un

generatore, visto che hanno lo stesso simbolo, è legata alla tensione V tra le armature e

V

alla distanza d tra le stesse, secondo la relazione:

V

Figura C1.4

E =

[C1.1]

Campo elettrico

d

all’interno di un

condensatore piano.

L’espressione [C1.1] mostra che E si misura in volt su metri (più frequentemente in

kilovolt su millimetro o kilovolt su centimetro) e che l’intensità del campo è tanto mag-

giore quanto più piccola è la distanza, a parità di tensione V.

+ Q

– Q

Il campo elettrico agisce per induzione elettrostatica sulle molecole del dielettrico,

– + – + – +

polarizzandole, ossia attirando la parte positiva delle stesse verso l’armatura negativa e

– + – + – +

viceversa (figura C1.5); questo fenomeno è maggiormente evidente se il dielettrico è

formato da molecole di tipo polare, costituite con legami ionici.

– + – + – +

A questa azione si oppongono le forze di coesione molecolare, per cui all’interno

– + – + – +

del condensatore si crea uno stato di equilibrio tra forze contrapposte, simile a quello

che si ha in una molla tesa. Se la tensione tra le armature aumenta, anche l’intensità del

– + – + – +

campo elettrico cresce e, di conseguenza, aumenta la forza esercitata sulle molecole

– + – + – +

dalla carica presente sulle armature; lo stato di equilibrio permane sino a quando non si

– + – + – +

supera la forza di coesione molecolare: oltre tale limite gli elettroni del dielettrico ven-

V

gono “strappati” dalle molecole, innescando una scarica interna che danneggia il con-

densatore (scarica disruptiva). Il massimo valore del rapporto V/ d sopportabile dal

dielettrico costituisce la sua rigidità dielettrica, che dipende dal tipo di isolante: nor-

Figura C1.5

malmente si va da qualche unità alle centinaia di kilovolt al millimetro.

Polarizzazione

del dielettrico.

C1.2 Capacità di un condensatore

Un condensatore, dal punto di vista del comportamento circuitale, è un bipolo in grado

di accumulare carica elettrica sulle sue armature quando viene caricato da un circuito

esterno e di conservarla anche dopo essere stato scollegato.

Dato che il processo di carica continua fino a quando non si raggiunge la tensione

imposta dal circuito esterno (compatibilmente con la tensione massima sopportabile

dal condensatore), è evidente che la quantità di carica accumulata sarà direttamente

proporzionale alla tensione, secondo la relazione:

Carica di un

Q = C V



[C1.2]

condensatore

Si definisce capacità del condensatore il rapporto:

Q

C =

[C1.3]

V

Ponendo V = 1 V nell’espressione [C1.3] si ha che C e Q coincidono numericamente

e quindi si può affermare che:

C1 • Reti capacitive a regime costante

177

È la capacità di un condensatore rappresenta la carica elettrica accumulata sul

condensatore stesso per unità di tensione applicata.

La capacità si misura in farad (F): il valore di 1 F indica che il condensatore imma-

gazzina la carica di 1 C per ogni volt di tensione applicata. Dato che i condensatori

reali hanno capacità molto inferiori a 1 F, in pratica si usano i sottomultipli microfarad

(1 μF = 1 × 10–6 F), nanofarad (1 nF = 1 × 10–9 F) e picofarad (1 pF = 1 × 10–12 F).

Dall’espressione [C1.2] si ottiene la formula inversa:

Q

Tensione

V =

[C1.4]

ai capi di un

C

condensatore

che consente di ricavare la tensione sul condensatore.

a) Un condensatore accumula la carica Q = 100 μ C con V = 10 V. Calcolare la sua capacità ESEMPIO 1

in microfarad.

b) Un condensatore di capacità 5 μ F viene caricato con tensione 100 V. Calcolare la carica

immagazzinata.

c) Calcolare la tensione occorrente per avere una carica di 100 nC in un condensatore di ca-

pacità 0,005 μ F.

■ Per il calcolo a si ha:

Q

−

100

10 6

C =

=

×

= 10 × −

10 6 F =

10 F

μ

V

10

Nel calcolo b la carica è data da:

Q = CV = ×

−6 ×

=

× −

5

10

100

500

10 6 C=500 C

μ

Per il calcolo c si ha:

Q

−9

−

100

10

100

10 9

V =

=

×

=

×

= 20 V

C

0 005 ×

−

10 6

5 ×

−

10 9

,

L’espressione [C1.2], essendo C costante, può essere intesa come l’equazione di

una retta passante per l’origine (figura C1.6); essa costituisce l’ equazione caratteri-

stica del bipolo condensatore.

Q

Q = CV

O

V

Figura C1.6

Caratteristica

carica-tensione

di un condensatore.

All’aumentare della capacità C la carica, a parità di tensione, aumenta; nella figura

C1.7 sono riportate le caratteristiche, limitate ai semiassi positivi, di due condensatori

di diversa capacità.

178

Modulo C • Reti elettriche capacitive

Q

C 2 > C 1

Q 2 > Q 1

C 1

Figura C1.7

Q 1

All’aumentare della

capacità aumenta la carica,

a parità di tensione.

O

V

V

Capacità del condensatore piano

L’espressione [C1.3] è valida per un qualsiasi condensatore, in quanto discende dalla

definizione di capacità. Nel caso di un condensatore piano è possibile ricavare un’altra

espressione della capacità, in funzione delle caratteristiche costruttive del componente:

Capacità di un

A

condensatore

C

[C1.5]

= ε

piano

d

dove A è la superficie delle armature, d è la loro distanza ed ε è la costante dielettrica

del materiale isolante interposto, pari al prodotto:

ε = ε0ε r

[C1.6]

tra la costante dielettrica assoluta del vuoto ε (detta anche permettività assoluta) e la

0

costante dielettrica relativa ε dell’isolante, dipendente dal tipo di materiale dielettrico.

r

−12

Essendo ε = 8,85 × 10

F/m, l’espressione [C1.5] diventa:

0

Capacità

in funzione

della costante

(

× −

8 85 10 12

,

F m ε A

) r

[C1.7]

C

dielettrica

=

d

relativa

Esprimendo A in metri quadrati e d in metri, la [C1.7] fornisce il valore di C in farad.

La costante dielettrica relativa gioca un ruolo importante nella costruzione di con-

densatori di elevata capacità: usando materiali con elevati valori di ε aumenta la capa-

r

cità del condensatore, a parità di dimensioni geometriche. Per la maggior parte dei die-

lettrici i valori di ε variano da 1 a 10, ma vi sono anche materiali particolari, come il

r

titanato di bario, con costante dielettrica relativa di qualche migliaio.

Calcolare la capacità di un condensatore piano avente A = 0,1 m2, d = 5 mm, ε = 5.

r

ESEMPIO

2

■ Mediante l’espressione [C1.7] si ricava immediatamente:

8, 85 ×

−

10 12 ε A

−

8, 85

10 12

5

0,1

C

r

=

=

×

× ×

= 0,8885 10 9

× − F=0,885 nF

d

5 ×

−

10 3

C1.3 Energia elettrostatica

Durante il processo di carica il generatore esterno fornisce al condensatore energia elet-

trica, che resta immagazzinata nel condensatore stesso sotto forma di energia poten-

ziale elettrostatica.

Per calcolare la quantità di energia accumulata in un condensatore di capacità C si

consideri il grafico di figura C1.8, dove V e Q sono rispettivamente i valori finali della

tensione e della carica elettrica.

C1 • Reti capacitive a regime costante

179

q

Q

q2

q

W

1

Figura C1.8

Δ W

Energia

immagazzinata

O

Δ v

V

v

in un condensatore.

Quando il condensatore subisce una variazione di tensione Δ v, la carica si

q

q

incrementa dal valore q al valore q . Indicando con q = 1 + 2 il valore medio del-

1

2

m

2

la carica nell’intervallo considerato, l’incremento di energia immagazzinata nel conden-

satore sarà pari a:

Δ W = q Δ v

m

e corrisponderà all’area del rettangolo evidenziato nella figura C1.8.

Durante tutto il processo di carica la tensione passerà da zero a V e la carica da zero

a Q; l’energia totale sarà data dalla somma di tutti gli incrementi:

W =

W

∑Δ

e corrisponderà all’area del triangolo sotteso al segmento di retta del grafico di figura

C1.8, area data da:

QV

W =

[C1.8]

2

Sostituendo nella [C1.8] le espressioni [C1.2] e [C1.4] si ha anche:

W = 1 CV 2

[C1.9]

2

Formule

per il calcolo

dell’energia

elettrostatica

Q 2

W = 1

[C1.10]

2

C

Dalla formula [C1.9] si deduce che, a parità di tensione applicata, l’energia im-

magazzinata in un condensatore è direttamente proporzionale alla sua capacità.

Un condensatore di capacità C = 20 μ F viene caricato con tensione V = 100 V; calcolare la ca-ESEMPIO 3

rica e l’energia accumulate.

■ Usando le formule [C1.2] e [C1.8] si ha:

Q = CV =

× −6 ×

=

× −

20

10

100

2000

10 6 C = 2 mC

QV

−

2

10 3

100

W =

= ×

×

= 100 × −

10 3 J=0,1 J

2

2

Allo stesso risultato si perviene calcolando l’energia con la [C1.9] o con la [C1.10]:

2

1

1 Q 2

2

6

2

(2 × −

10 3 )

W =

CV

−

0, 5

20

10

100

0,1 J

W

=

×

×

×

=

=

=

= 0,1

J

2

2 C

2 × 20 ×

−

10 6

180

Modulo C • Reti elettriche capacitive

C1.4 Condensatori in serie

Si considerino n condensatori di capacità C , C , …, C

1

2

n, collegati tra loro in serie, come

mostrato nella figura C1.9, con il terminale di uscita dell’uno connesso al terminale

d’ingresso dell’altro.

C 1

C 2

Cn

A

B A B

A B

I

I

Figura C1.9

I

Collegamento

in serie: la corrente

di carica è la stessa

+

R

per gli n condensatori.

E

Chiudendo il circuito esterno inizierà il processo di carica, durante il quale si avrà

la circolazione della stessa corrente I nei conduttori di collegamento tra un condensa-

tore e l’altro e nel lato del generatore, fino a quando i condensatori saranno completa-

mente carichi e la tensione totale bilancerà la f.e.m. E del generatore.

Dato che ogni condensatore viene caricato dalla stessa corrente e per lo stesso in-

tervallo di tempo, le cariche saranno uguali per tutti i condensatori ( Q = It, in gene-

rale) e si avrà la situazione indicata nella figura C1.10 a.

Q

C

1 = Q 2 = . . . = Qn = Q

1

C 2

Cn

Ceq

+ – + –

+ –

+ –

V 1

V 2

Vn

Q

VT = E

V

I = 0

T = E

Figura C1.10 a, b

Condensatori

+

+

R

R

in serie e circuito

E

E

equivalente.

a)

b)

Indicando con Q il valore comune della carica, le tensioni sui vari condensatori sa-

ranno date da:

Condensatori

in serie: tensioni

V

Q

=



=





=

1

V

Q

2

V

Q

[C1.11]

parziali

C 1

C

n

2

Cn

La tensione totale sarà pari alla somma di quelle parziali:

VT = V 1 + V 2 + + Vn

[C1.12]

Gli n condensatori collegati in serie dello schema di figura C1.10 a saranno equiva-

lenti a un solo condensatore di capacità Ceq (figura C1.10 b), avente la stessa carica Q

e tensione pari a quella totale; per questo condensatore vale la legge:

Condensatori

in serie: tensione

V

Q

=

[C1.13]

T

C

totale

eq

C1 • Reti capacitive a regime costante

181

Sostituendo le espressioni [C1.11] e [C1.13] nella [C1.12] si ha:

Q

Q

Q

Q

=

+

+ ... +

Ceq C 1 C 2

Cn

e, quindi, semplificando Q:

1

1

1

1

=

+

+ ... +

Ceq C C

C

1

2

n

da cui si ottiene:

Capacità

C

1

eq =

equivalente

1

1

1

[C1.14]

+

+ ... +

di una serie



C

di condensatori

1

C 2

Cn

L’espressione [C1.14] permette di calcolare il valore della capacità equivalente di n

condensatori in serie, note le capacità dei singoli condensatori.

È facile notare che l’espressione è analoga a quella di n resistori in parallelo. Ciò

consente di affermare che la capacità equivalente di una serie di condensatori ha va-

lore inferiore a quello della capacità più piccola.

Per quanto riguarda le cariche e le tensioni parziali, valgono le seguenti regole:

• tutti i condensatori collegati in serie hanno carica elettrica uguale;

• le tensioni sui condensatori in serie sono inversamente proporzionali alle ri-

spettive capacità, come risulta evidente dalle relazioni [C1.11]; il condensatore

con capacità minore assume la massima tensione e viceversa.

Condensatori con capacità uguali

Se tutti i condensatori in serie hanno la stessa capacità C, la formula [C1.14] diventa:

C

1

1

eq =

=

1

1

1

+

+



n 1

+



C C

C

C

e, quindi:

Capacità

C

C

equivalente

[C1.15]

eq = n

di una serie

di condensatori

uguali

La capacità equivalente è pari a quella dei vari condensatori divisa per il loro

numero.

Due condensatori in serie

In questo caso si ha:

C

1

1

eq =

=

1

1

C 2 + C

+

1

C 1 C 2

C 1 C 2

e, quindi:

Capacità

equivalente

C

C C

di due

1

2

eq =

[C1.16]

C

condensatori

1 + C 2

in serie

182

Modulo C • Reti elettriche capacitive

formula analoga a quella di due resistori in parallelo.

Se C = C = C, dalla [C1.15] si ottiene:

1

2

C

C

=

eq

2

ossia la capacità equivalente si dimezza.

Tre condensatori, di capacità C = 10 μ F, C = 5 μ F e C = 20 μ F, sono collegati in serie e sot-1

2

3

ESEMPIO

4

toposti alla tensione V = 15 V. Calcolare la capacità equivalente e le tensioni parziali.

T

■ Applicando la formula [C1.14] si ha:



1



1

C

=

=

= 2,86 F

μ

eq

1 + 1 + 1

1 + 1 + 1

C

C

C

10

5

20

1

2

3

La carica Q, comune ai tre condensatori, è data da:

Q = C V =

× −

2 86

10 6

,

× 15 = 42,9 C

μ

eq T

Con le espressioni [C1.11] si calcolano le tensioni sui tre condensatori:

6

−

6

−

6

−

V

Q

42,9 10

42,9 10

42,9 10

1 =

=

×

= 4,29 V V

Q

=

=

×

= 8,58 V V

Q

=

=

×

= 2 14

, V

C

6

−

2

6

−

3

6

−

1

10 ×10

C 2

5 ×10

C 3

20 ×10

Calcolare quanti condensatori della stessa capacità C = 330 pF occorre collegare in serie per

ESEMPIO

5

avere una capacità equivalente pari a 22 pF.

■ Dalla formula inversa della [C1.15] si ricava:

C

330

n =

=

= 15

C

22

eq

+

C1.5 Regola del partitore di tensione

+

C 1

V 1

La regola del partitore di tensione capacitivo consente di calcolare le tensioni parziali

–

sui singoli condensatori in serie, in funzione della tensione totale, senza dover ricorrere

+

al calcolo della carica.

C 2

V

–

2

Considerando il condensatore i-esimo della serie di figura C1.11, la carica è data da:

Q = C V

V

i i

T

+

La stessa carica è pari a:

Ci

Vi

–

Q = C V

eq T

e, quindi:

+

C

C V = C V

n

Vn

i i

eq T

–

–

da cui si ricava:

Figura C1.11

Ceq

[C1.17]

Regola del partitore

V = V

i

T

C

dI tensione.

i

C1 • Reti capacitive a regime costante

183

Si può, quindi, affermare che:

È nel collegamento in serie la tensione su ogni condensatore è pari alla tensione

totale per il rapporto tra la capacità equivalente e quella del condensatore con-

siderato.

I condensatori in serie sono spesso usati come divisori di tensione capacitivi, uti-

lizzati per ottenere una tensione d’uscita (tensione su uno o più condensatori della se-

rie) minore di quella d’ingresso (tensione totale). Il rapporto C / C rappresenta allora

eq

i

il fattore di riduzione, pari al rapporto V

/ V .

out

in

Nel caso di n condensatori uguali in serie la [C1.17] diventa:

C



C

V = V

n

= V

i

T

C

T nC

e, quindi:

Condensatori

V

uguali in serie:

V

T

=

[C1.18]

i

tensione su un

n

condensatore

ossia su n condensatori uguali in serie la tensione totale si divide in n parti uguali.

Nel caso di due condensatori, di capacità C e C , l’applicazione della [C1.17] porta

1

2

alle seguenti espressioni:

Partitore

C

C

di tensione

V = V

2

V

capacitivo

1

T

= V

1

2

T

C + C

C

1

2

+ C

1

2

nel caso di due

condensatori

la cui dimostrazione si lascia per esercizio.

Calcolare la tensione V

per il circuito di figura C1.12.

AB

ESEMPIO 6

C 1

+

–

A

+

+

C 1 = 2,5 μF

C 2

–

C 2 = 1 μF

VT

VAB

C 3 = 2 μF

+

C 4 = 10 μF

C 3

–

VT = 5 V

Figura C1.12

–

+

–

Esempio 6.

B

C 4

■ La C della serie dei quattro condensatori è pari a:

eq



1



1

C

=

=

= 0,5 F

μ

eq

1 + 1 + 1 + 1

1 + 1 + 1 + 1

C

C

C

C

2, 5

1

2

10

1

2

3

4

184

Modulo C • Reti elettriche capacitive

La tensione cercata è quella ai capi della serie C - C , la cui capacità equivalente è data da:

2

3

C

1

2

2 C

C

3

=

= × = 0,667 F

μ

23

C +

1 + 2

2

C 3

Applicando la [C1.17] si ricava:

C

V

eq

0, 5

AB = VT

= 5

= 3,75 V

C

0, 667

23

C1.6 Condensatori in parallelo

Si considerino n condensatori di capacità C , C , …, C

1

2

n, collegati tra loro in parallelo,

come mostrato nella figura C1.13, con i terminali omonimi (armature di tipo A e di

tipo B) collegati tra loro.

I

R

I 1

I 2

In

Figura C1.13

A

A

A

Collegamento

C 1

C 2

Cn

in parallelo: ogni

+

B

B

B

condensatore viene

E

I 1

I 2

In

caricato da una

diversa corrente.

I

Durante il processo di carica, sul circuito esterno di ogni condensatore circolerà una

diversa corrente ( I , I , …, I

1

2

n); il generatore fornirà una corrente I, somma delle correnti

parziali. Quando tutti i condensatori saranno carichi, la circolazione di corrente cesserà

e ogni condensatore presenterà ai suoi capi una tensione pari alla f.e.m. del generatore,

mentre le cariche saranno diverse, in quanto causate da differenti correnti ( Q = I t, in

generale); la situazione si presenterà come indicato nella figura C1.14 a.

I = 0

R

R

+ Q 1

+ Q 2

+ Qn

+ QT

V

V

+

– C

+

1

– C 2

– Cn

– Ceq

Figura C1.14 a, b

Condensatori

E

E

in parallelo e

circuito equivalente.

V 1 = V 2 = . . . = Vn = V = E

a)

b)

La carica totale sarà data dalla somma aritmetica delle cariche parziali:

QT = Q 1 + Q 2 +…+ Qn

e, quindi:

Condensatori in

parallelo: carica

QT = C V

1

+ C V

2

+…+ C V

n

= ( C 1 + C 2 +…+ Cn ) V

[C1.19]

totale

C1 • Reti capacitive a regime costante

185

Il parallelo degli n condensatori sarà equivalente a un solo condensatore di capacità

C

(figura C1.14 b), a patto che la carica totale e la tensione siano uguali. Per il con-

eq

densatore equivalente si avrà:

Q = C V

T

eq

[C1.20]

Uguagliando i secondi membri delle espressioni [C1.19] e [C1.20] si ha:

( C + C +…+ C ) V = C V

1

2

n

eq

da cui si ricava:

Capacità

C

= C

equivalente dei

1 + C 2 + … + C

eq

n

[C1.21]

condensatori in

parallelo

Per il collegamento in parallelo la capacità equivalente è la somma aritmetica

delle capacità dei singoli condensatori, analogamente al collegamento in serie dei re-

sistori. Si può notare che la capacità equivalente è sempre maggiore della capacità

più grande tra quelle dei singoli condensatori in parallelo.

Per quanto riguarda le cariche e le tensioni parziali, valgono le seguenti regole:

• tutti i condensatori collegati in parallelo hanno la stessa tensione;

• le cariche sui vari condensatori in parallelo, date da Qi = Ci V , sono direttamente

proporzionali alle rispettive capacità e quindi sul condensatore con capacità mag-

giore si accumulerà la maggiore carica elettrica e viceversa.

Condensatori con capacità uguali

Se tutti gli n condensatori in parallelo hanno la stessa capacità C, la formula [C1.21]

diventa:

Capacità

C

= nC

equivalente

eq

[C1.22]

di condensatori

uguali in parallelo

e quindi:

la capacità equivalente è pari alla capacità di un condensatore moltiplicata per il

numero dei condensatori uguali in parallelo.

Tre condensatori di capacità C = 47 pF, C = 10 pF e C = 0,001 nF sono collegati in paral-1

2

3

ESEMPIO 7

lelo e sottoposti alla tensione V = 10 V. Calcolare la capacità equivalente, la carica totale e

quelle parziali.

■ Considerando che C = 0,001 nF = 1 pF, con l’applicazione della formula [C1.21] si ha:

3

C

= C

47

10

1

58 pF

1 + C 2 + C 3 =

+

+ =

eq

La carica totale è pari a:

Q = C V =

× −

58

10 12 × 10 = 580 pC

T

eq

Le cariche parziali saranno date da:

Q = C V

12

= 47 × 10− × 10 = 470 pC

Q

1

1

= C V

12

= 10 × 10− × 10 = 100 pC

2

2

Q = C V

12

= 1 × 10− × 10 = 10 pC

3

3

186

Modulo C • Reti elettriche capacitive

C1.7 Regola del partitore di carica

La regola del partitore di carica consente di calcolare le cariche parziali sui singoli con-

densatori in parallelo, in funzione della carica totale, senza dover ricorrere al calcolo

della tensione.

Considerando il condensatore i-esimo del parallelo di figura C1.15, la tensione è

data da:

V Qi

= Ci

+

+ C 1

+ C 2

+ Ci

+ Cn

V

Figura C1.15

– Q 1

– Q 2

– Qi

– Qn

Regola del partitore

di carica.

–

La stessa tensione è pari a:

V QT

= Ceq

e, quindi:

Qi QT

=

Ci Ceq

da cui si ricava:

Partitore di carica

i

per i condensatori

Qi = Q C

T

[C1.23]

in parallelo

Ceq

Si può quindi affermare che:

È nel collegamento in parallelo la carica su ogni condensatore è pari alla carica

totale per il rapporto tra la capacità del condensatore considerato e quella to-

tale.

Nel caso di n condensatori in parallelo di uguale capacità, la [C1.23] diventa:

Qi = Q C

T nC

da cui si ricava:

Partitore di carica

nel caso

Q

QT

=

di condensatori

i

[C1.24]

n

uguali in parallelo

ossia su condensatori in parallelo di uguale capacità la carica totale si divide in parti

uguali.

C1 • Reti capacitive a regime costante

187

Tre condensatori in parallelo, di capacità C = C, C = 2 C, C = 3 C sono collegati in parallelo 1

2

3

ESEMPIO 8

e hanno carica totale Q = 600 μ C. Calcolare le cariche parziali.

T

■ Essendo C = C + C + C = C + 2 C + 3 C = 6 C, con l’applicazione della [C1.23] si ot-eq

1

2

3

tiene:

Q

1

2

1 = Q C

C

T

= 600

= 100 C

μ

Q 2 = Q C

C

= 600 2 = 200 μC

C

T

eq

6 C

Ceq

6 C

Q 3 = Q C 3

C

T

= 600 3 = 300 μC

Ceq

6 C

C1.8 Condensatori in serie-parallelo

Per calcolare la capacità equivalente, le cariche e le tensioni parziali nel caso di reti ca-

pacitive dove sono presenti collegamenti di tipo serie e di tipo parallelo, basta appli-

care le regole viste nei paragrafi precedenti, come illustrato nell’esempio seguente.

In generale, analogamente a come si opera nelle reti con resistori, si inizia a risol-

vere la rete partendo dai lati più lontani dal generatore che impone la tensione sui con-

densatori.

Per la rete di figura C1.16 calcolare la capacità equivalente, la carica totale e le tensioni par-

ESEMPIO 9

ziali.

C 1

C 4

A

B

C 1 = 10 pF

C 2 = 20 pF

C 2

+

C 3 = 40 pF

V

C 5

C 4 = 15 pF

C

C 5 = 25 pF

3

C 6 = 50 pF

Figura C1.16

V = 250 V

Esempio 9.

H

C 6

■ Riducendo le serie C - C e C - C - C ai condensatori equivalenti si ottiene il circuito di fi-2

3

4

5

6

gura C1.17 a, dove:

C C

20

40

1



1



C

2

3

=

=

×

= 13,3 pF C

23

=

=

= 7,89 pF

46

C + C

20 + 40

1

1

1

1

1

1

2

3

+

+

+

+

C

C

C

15

25

50

4

5

6

Sostituendo al parallelo C - C

la capacità equivalente:

23

46

C

= C + C = 13,3 + 7,89 = 21,2 pF

26

23

46

si ottiene lo schema di figura C1.17 b, per il quale è immediato il calcolo della capacità equi-

valente:

C C

10

21, 2

C

=

1

26

=

×

= 6,79 pF

eq

C

10

21, 2

1 + C 26

+

188

Modulo C • Reti elettriche capacitive

C 1

C 1

A

B

A

B

+

C

+

23

C 46

V

V

C 26

Figura C1.17 a, b

Esempio 9.

H

H

Schemi equivalenti.

a)

b)

La carica totale è data da:

Q

−

6 79 10 12

,

250 1698 pC

T = CeqV =

×

×

=

Applicando la regola del partitore di tensione allo schema di figura C1.17 b si ottiene:

C

21, 2

26

C

V =

= 250

= 170 V

1

V

V

10

1

BH = V

250

80 V

26 = V

=

=

C +

10 + 21,2

1

C 26

C

10

21, 2

1 + C 26

+

Riapplicando tale regola tra i nodi B e H (figura C1.16) si calcolano le tensioni parziali su-

gli altri condensatori:

C

40

3

C

V =

= 80

= 53,3 V

2

VBH

V

20

2

=

= 80

= 26,7 V

3

VBH

C +

20 + 40

2

C 3

C +

20 + 40

2

C 3

C

7, 89

46

C

V =

= 80

= 42,1 V

4

VBH

V

7, 89

46

=

= 80

= 25,3 V

5

VBH

C

15

4

C

25

5

C

V

7, 89

46

=

= 80

= 12,6 V

6

VBH C

50

6

Per stabilire le polarità dei vari condensatori basta tener presente che tutte le armature dirette

verso il punto A (punto della rete di polarità positiva a potenziale maggiore) si caricheranno po-

sitivamente e le altre negativamente, come evidenziato sullo schema di figura C1.18.

C 1

C 4

A

+

–

B

+

–

+

C 2

+

–

+

V

C

Figura C1.18

5

Esempio 9.

+

–

C

Indicazione delle

3

–

polarità delle

tensioni parziali.

–

+

H

C 6

C1.9 Collegamento a stella e a triangolo

I condensatori C , C e C di figura C1.19 a sono collegati a stella, in quanto hanno un 1

2

3

terminale in comune e gli altri connessi a tre diversi punti della rete. Nella figura C1.19 b

è invece rappresentato il collegamento a triangolo: i tre condensatori costituiscono un cir-

cuito chiuso, collegato in tre punti diversi al resto della rete.

C1 • Reti capacitive a regime costante

189

1

1

C 1

C 31

C 12

C

Figura C1.19 a, b

3

C 2

3

2

Condensatori

a stella (a)

3

2

C 23

e a triangolo (b).

a)

b)

Per ricavare le formule di conversione da un collegamento all’altro si segue un me-

todo analogo a quello usato per i resistori: considerando coppie omonime di morsetti si

uguagliano le capacità viste da ogni coppia per i due collegamenti, ottenendo:

• morsetti 1-2: nella stella i condensatori C e C sono in serie e C risulta scollegato; 1

2

3

nel triangolo il condensatore C è in parallelo alla serie C - C ; si ha pertanto:

12

23

31

C C

1

2

= C

C C

23

31

+

C

12

+

+

1

C 2

C 23 C 31

• morsetti 2-3: nella stella i condensatori C e C sono in serie e C risulta scollegato; 2

3

1

nel triangolo il condensatore C è in parallelo alla serie C - C ; si ha pertanto:

23

31

12

C 2 C 3 = C

C C

31 12

+

C

23

+

+

2

C 3

C 31 C 12

• morsetti 3-1: nella stella i condensatori C e C sono in serie e C risulta scollegato; 3

1

2

nel triangolo il condensatore C è in parallelo alla serie C - C ; si ha pertanto:

31

12

23

C C

3 1

= C

C 12 C 23

+

C

31

+

+

3

C 1

C 12 C 23

Considerando note le capacità della stella e risolvendo il sistema in cui sono inco-

gnite le capacità del triangolo, si ottengono le formule della trasformazione da stella

a triangolo:

⎧ C

C C

1

2

=

⎪ 12 C + +

1

C 2 C 3

⎪⎪

Formule

C

C 2 C 3

⎨

=

per il calcolo

[C1.25]

23

C +

+

delle capacità

1

C 2 C 3

⎪

del triangolo

⎪⎪ C

C C

3 1

=

31

C + C +

⎩

2

C

1

3

Se, invece, sono note le capacità del triangolo e si risolve il sistema considerando

come incognite quelle della stella, si ottengono le formule della trasformazione da

triangolo a stella:

190

Modulo C • Reti elettriche capacitive

⎧

C C

C C

C C

C

12

23

23

31

31 12

=

+

+

⎪ 1

C 23

⎪

Formule

per il calcolo

⎪

C C

C C

C

12

23

23

31

delle capacitˆ

⎨

=

+

+ C C

31 12

[C1.26]

2

C 31

della stella

⎪⎪ C C C C C C

C

12

23

23

31

31 12

⎪

=

+

+

3

C

⎩

12

Caso dei condensatori di uguale capacitÎn questo caso, indicando con C la capacità dei condensatori a stella e con C quella Y

D

dei condensatori a triangolo, dall’applicazione di una qualsiasi delle espressioni

[C1.25] si ricava:

C C

C 2

C

Y

Y

Y

=

=

D

C + C + C

3 C

Y

Y

Y

Y

da cui:

Condensatori

uguali: capacitˆ

C

C

Y

=

[C1.27]

di un lato del

D

3

triangolo

mentre da una qualsiasi delle espressioni [C1.26] si ha:

C C

C C

C C

C

C

D

D

D

D

D

D

D

=

+

+

= 3 2



Y

C

C

D

D

Condensatori

e, quindi:

uguali: capacitˆ

C = C

Y

3 D

[C1.28]

di un lato della

stella

che è esattamente la formula inversa della [C1.27].

Le formule [C1.27] e [C1.28] mostrano che i collegamenti sono equivalenti se i

condensatori connessi a stella hanno capacità tripla rispetto a quelli collegati a trian-

golo.

Calcolare la capacità equivalente tra i morsetti A-F e la carica totale della rete di figura C1.20.

ESEMPIO 10

C 1

A

B

C 1 = 10 pF

C 2 = C 4 = 2 pF

C 2

C 3

C 3 = C 5 = 3 pF

V

C 4

C

D

C 6 = C 7 = 5 pF

V = 50 V

C 5

C 6

Figura C1.20

Esempio 10.

F

E

C 7

■ Nello schema si possono individuare due collegamenti a triangolo ( C - C - C e C - C -serie 2

3

4

4

5

C ) e due a stella ( C - C - C e C - C -serie C ), per cui il calcolo della capacità equivalente può 67

2

4

5

3

4

67

essere condotto in vari modi.

C1 • Reti capacitive a regime costante

191

C 1

C 1

A

B

A

B

CB

CB

V

G

G

V

CC

CD

C 5 C

C 67 D

C

D

b)

F

E

C 5

C 6

Figura C1.21 a, b

Esempio 10.

a)

Trasformazione

F

E

del circuito

C 7

di figura C1.20.

Trasformando il triangolo C - C - C nella stella equivalente, si ottiene lo schema di figura

2

3

4

C1.21 a.

Per applicare le espressioni [C1.26] si calcola il numeratore comune N delle stesse, pari alla

somma dei prodotti delle varie coppie di capacità:

N = C

2

2

3

3

2

2

2

16 pF

2 C 3 + C 3 C 4 + C 2 C 4 =

× + × + × =

( )

Al denominatore di ognuna delle [C1.26] compare la capacità del lato del triangolo opposto

al nodo a cui converge il corrispondente condensatore della stella equivalente e, quindi, si ha:

C

N

16

B =

=

= 8 pF C

N

16

C =

=

= 5,33 pF C

N

16

D =

=

= 8 pF

C

2

4

C

3

3

C

2

2

Riducendo i collegamenti in serie presenti nello schema di figura C1.21 a si ottiene quello

di figura C1.21 b, dove:

C

3

5, 33

5 C

C

C

=

= ×

= 1,92 pF

5 C

C

1

1

=

=

= 1,9 pF

67 D

+

3 + 5, 33

1

1

1

1

1

1

C 5 CC



+

+

+ +

CD C

8

5

5

6

C 7

I condensatori di capacità C , C

1

B e CGE (parallelo tra C 5 C e C 67 D) sono in serie, quindi si ha:

CGE = C

1, 92

1, 9

3, 82 pF

5 C + C 67 D =

+

=

C



1



1

eq =

=

= 2,05 pF

1 + 1 + 1

1 + 1 + 1

C

,

1

CB CGE

10

8

3 82

La carica totale è data da:

Q

−12

T = CeqV = 2, 05 × 10

× 50 = 102,5 pC

C1.10 Risoluzione delle reti capacitive

a regime costante

Il comportamento a regime di una rete capacitiva può essere studiato tenendo presente

che, dopo il periodo transitorio durante il quale i vari condensatori si caricano, nella

rete avvengono i seguenti fenomeni:

192

Modulo C • Reti elettriche capacitive

• ogni condensatore rimane carico, con un valore di tensione ai capi dipendente da

come si ripartiscono le tensioni imposte dai bipoli attivi presenti nella rete;

• le correnti nei lati contenenti condensatori sono nulle, in quanto, esaurito il tran-

sitorio di carica, non vi è più flusso di cariche elettriche tra i vari condensatori e tra

questi e i generatori;

• i generatori, essendo nulle le correnti, funzioneranno a vuoto, a meno che non vi

siano dei circuiti chiusi oltre quelli costituiti dai condensatori;

• sulle armature di ogni condensatore di capacità C si stabilirà una carica elettrica

i

Q = C V dipendente dalla tensione, positiva sull’armatura a potenziale elettrico

i

i i

maggiore e negativa sull’altra.

Esiste un’ analogia tra le reti resistive e quelle capacitive; se si considerano le equazioni:

I = GV

Q

e

= CV

si nota che esse sono formalmente identiche se si rispettano le seguenti corrispondenze:

corrente ⇔ carica

I ⇔ Q

Analogia tra reti

resistive

conduttanza ⇔ capacità

G ⇔ C

e capacitive

tensione ⇔ tensione

V ⇔ V

Essendo G = 1/ R si avrà anche la corrispondenza R ⇔ 1/ C, dove la grandezza 1/ C

(reciproca della capacità) è chiamata, in alcuni testi, elastanza.

Risolvere una rete capacitiva a regime costante significa, in generale, calcolare le

cariche parziali Q , una per ogni lato della rete. Dato che ogni lato può comprendere

i

solo condensatori in serie (un parallelo di n condensatori corrisponde a n lati), aventi la

stessa carica, le cariche incognite sono, in ogni caso, pari al numero dei lati. Note le ca-

riche si calcolano le tensioni, con le espressioni V = Q / C .

i

i

i

È valido anche il procedimento inverso: si risolve la rete calcolando le tensioni e da

queste si risale alle cariche, con le relazioni Q = C V . Per far questo occorre, però, ridurre

i

i

i

gli eventuali condensatori in serie sui lati a quello equivalente, in modo da avere sempre

un numero di tensioni incognite pari a quello dei lati della rete. Note le tensioni totali dei

lati è facile risalire a quelle parziali della serie, mediante la regola del partitore di tensione.

I metodi di risoluzione delle reti capacitive sono sostanzialmente gli stessi usati per

quelle resistive, ove si tenga conto dell’analogia illustrata in precedenza. I seguenti

esempi mostreranno l’applicazione dei metodi maggiormente usati.

Teorema di Millmann

ESEMPIO 11

Calcolare le tensioni e le cariche di ogni condensatore della rete di figura C1.22.

C 2

C 5

A

80 V +

+ 40 V

C 1

C

C

1 = C 2 = 5 nF

3

C 3 = C 4 = 10 nF

C 5 = 8 nF

C 4

Figura C1.22

B

Esempio 11.

C1 • Reti capacitive a regime costante

193

C 12

C 5

A

+

+

E 1

C 34

E 2

Figura C1.23

B

Esempio 11.

Circuito equivalente.

■ Riducendo i condensatori in parallelo C - C e quelli in serie C - C e inserendo i generatori di 1

2

3

4

tensione con f.e.m. E = 80 V ed E = 40 V, per tener conto delle tensioni applicate tra i due

1

2

estremi della rete e massa, si ottiene lo schema di figura C1.23, dove:

C

C

10

C

= C + C = 5 + 5 = 10 nF C

3

4

12

1

2

=

=

=

= 5 nF

34

2

2

2

Il teorema di Millmann si applica alle reti resistive senza bipoli attivi di corrente nella

forma:

n

E G

∑ i i

V

i

= =1

AB

n

G

∑ i

i=1

Per l’analogia conduttanza ⇔ capacità, nel caso delle reti capacitive esso assumerà invece

la seguente forma:

n

E C

∑ i i

Teorema di

V

i

= =1

Millmann per le

AB

[C1.29]

n

C

∑

reti capacitive

i

i=1

dove nella sommatoria al numeratore si deve tener conto delle polarità delle varie f.e.m. rispetto

al nodo A.

Nel caso in esame, con l’applicazione della [C1.29] si ricava:

E C

80

10

40

8

1

12 + E C

V

=

2

5

=

×

+

× = 48,7 V

AB

C

10

5

8

12 + C 34 + C 5

+ +

Essendo C = C si avrà:

3

4

V

48, 7

V = V

AB

=

=

= 24,35 V

3

4

2

2

con polarità positiva verso il nodo A.

Poiché V

< E , per il lato di sinistra si avrà:

AB

1

V

= E 1 − V

V

AB

12

= E − V = 80 − 48,7 = 31,3 V

12

1

AB

con polarità opposta a E (negativa verso il nodo A).

1

Il collegamento in parallelo tra C e C fa sì che sia:

1

2

V = V = V = 31, 3 V

1

2

12

Poiché V

> E , per il lato di destra si ha:

AB

2

V

= V 5 + E

V

AB

2

= V − E = 48,7 − 40 = 8,7 V

5

AB

2

con polarità uguale a E (positiva verso il nodo A).

2

194

Modulo C • Reti elettriche capacitive

Note le tensioni, il calcolo delle cariche è immediato:

Q = C V

9

= 5 × 10− × 31,3 = 156,5 nC

Q

1

1 1

= C V

9

= 5 × 10− × 31,3 = 156,5 nC

2

2 2

Q = Q = C V

9

= 10 × 10− × 24,35 = 243,5 nC

Q

3

4

3 3

= C V

9

= 8 × 10− × 8,7 = 69,6 nC

5

5 5

Sovrapposizione degli effetti

ESEMPIO 12

Ripetere l’esempio 11 applicando il principio di sovrapposizione degli effetti.

■ L’applicazione della sovrapposizione degli effetti si svolge come per le reti resistive, facendo

agire separatamente i generatori. Gli schemi per il calcolo dei contributi di ogni generatore sono

rappresentati nella figura C1.24 a e b.

C 2

C 2

+

–

–

+

C 5

C 5

+

–

A +

–

–

+

A –

+

C 1

C 1

+

+

+

C

+

3

C 3

E

–

–

1 = 80 V

E 2

+

+

C 4

C 4

–

–

B

B

Figura C1.24 a, b

a)

b)

Esempio 12.

Il circuito di figura C1.24 a si può risolvere applicando ancora il teorema di Millmann; si ha:

E C

80

10

V ′

1

12

34, 8

V

AB =

=

×

=

V ′

34, 8

V

5 = V ′

AB =

C

10

5

8

12 + C 34 + C 5

+ +

V

34, 8

V ′ = V ′ =

′ AB

17, 4 V

3

4

=

=

V ′

80

34, 8

45, 2 V

1 = V ′

2 = E 1 − V ′

AB =

−

=

2

2

Con l’applicazione del teorema di Millmann si risolve anche il circuito di figura C1.24 b:

E C

40

8

V ′′

2

5

13, 9

V

AB =

=

×

=

V ′′

13, 9

V

1 = V ′′

2 = V ′′

AB =

C

10

5

8

12 + C 34 + C 5

+ +

V

13, 9

V ′′= V ′′=

′′ AB

6, 95 V

3

4

=

=

V ′′

40

13, 9

26,1 V

5 = E 2 − V ′′

AB =

−

=

2

2

Nel sommare i contributi dei due generatori occorre tener conto dei relativi segni. Nel caso

in esame si ha:

V = V ′− V ′′= 45,2 − 13,9 = 31, 3 V

V

1

1

1

= V ′ − V ′′= 45,2 − 13,9 = 31,3 V

2

2

2

V = V ′ + V ′′= 17, 4 + 6,95 = 24, 35 V

V

3

3

3

= V ′ + V ′′= 17,4 + 6,95 = 24,35 V

4

4

4

V = V ′ − V ′′= 34,8 − 26,1 = 8, 7 V

5

5

5

Il calcolo delle cariche si effettua come per l’esempio 11.

C1 • Reti capacitive a regime costante

195

Principi di Kirchhoff

ESEMPIO 13

Calcolare le cariche e le tensioni di ogni condensatore della rete di figura C1.25.

■ Per applicare i principi di Kirchhoff è opportuno che la rete venga ridotta a quella equiva-

lente, contenente un solo condensatore per lato (figura C1.26). Eseguendo le riduzioni si ha:

C 4

A

B

C 5

C 6

C

E

1

C 2

1 = E 2 = 200 V

C 1 = 10 pF C 2 = 20 pF

C

+

C

+

C 3 = 30 pF C 4 = 60 pF

3

E 1

E 2

C 5 = 20 pF C 6 = 30 pF

Figura C1.25

Esempio 13.

D

A

–

–

V 1

C

V

1

46

C 46

+

+

+

+

α

V

Figura C1.26

23

C 23

β

+

–

Esempio 13.

E 1

E

Schema equivalente,

2

con l’indicazione

della polarità.

D

C

20

30

2 C

C

3

( + ) 60 (20 + 30)

4

C 5

C

C =

=

×

= 12 pF

23

C

6

=

=

= 27,3 pF

46

C +

20 + 30

2

C 3

C +

+

60 + 20 + 30

4

C 5

C 6

Se si tiene conto dell’equivalenza corrente ⇔ carica, il primo principio di Kirchhoff per le

Principi di

reti capacitive si può formulare nel seguente modo: la somma algebrica delle cariche sulle ar-

Kirchhoff per le

mature collegate a un nodo deve essere nulla.

reti capacitive

Il secondo principio rimane lo stesso e può essere formulato come segue: la somma alge-

brica delle tensioni lungo una maglia deve essere nulla.

Per applicare questo metodo si fissano arbitrariamente le polarità dei vari condensatori e il

verso di percorrenza delle maglie, si scrivono n – 1 equazioni ai nodi e l – n + 1 equazioni alle maglie e si risolve il relativo sistema.

Facendo riferimento allo schema di figura C1.26 si ha:

nodo :

A − Q

0

1 + Q 23 − Q 46 =

− C V

0

1 1 + C

V

23 23 − C 46 V 46 =

maglia α: +

−

= 0

1 +

23

V

E

V 1

mag

−

lia :

β

V + E − V = 0

46

2

23

Sostituendo i valori noti si ottiene il sistema:

⎧−10

V

V

,

1 + 12

23 − 27 3

46

V = 0

⎪⎨ 23

V − 200 + 1

V = 0

−

0 − V = 0

⎩⎪ 46

V + 20

23

I risultati sono i seguenti (si omettono, per brevità, i passaggi matematici):

V = 48, 7 V

1

V = 151, 3 V

23

V = 48, 7 V

46

196

Modulo C • Reti elettriche capacitive

a cui corrispondono le cariche:

Q = C V = 10 × 48, 7 = 487 pC

Q

1

1 1

= C V = 12 × 151,3 = 1816 pC

23

23 23

Q

= C V = 27,3 × 48,7 = 1330 pC

46

46

46

Essendo C e C collegati in serie si avrà:

2

3

Q = Q = Q = 1816 pC

2

3

23

e, quindi:

Q

1816

Q

1816

V

2

=

=

= 90,8 V

V

3

2

=

=

= 60,5 V

3

C

20

C

30

2

3

Anche C e C

sono collegati in serie, per cui:

4

56

Q

1330

Q = Q = Q = 1330 pC

V

4

=

=

= 22,2 V

4

56

46

4

C

60

4

V = V = V − V = 48, 7 − 22,2 = 26,5 V

5

6

46

4

Q = C V = 20 × 26,5 = 530 pC

Q

5

5 5

= C V = 30 × 26,5 = 795 pC

6

6 6

Nel circuito di figura C1.27 calcolare il valore della capacità C , in modo che la tensione di

1

ESEMPIO 14

uscita sia V = 50 V.

u

C

R

1

1

A

Vi = 200 V

+

I

C 2

R 1 = 60 Ω

Vi

R 2

Vu

R 2 = 90 Ω

C 3

Figura C1.27

C 2 = C 3 = 8 μF

Esempio 14.

B

■ A regime, con i condensatori carichi, la corrente circola solo nella maglia contenente R e R ,

1

2

tra loro in serie. La parte capacitiva della rete sarà quindi soggetta a una tensione pari alla c.d.t.

su R , uguale a:

2

R

90

V

= V

2

= 200

= 120 V

AB

i R

60

90

1 + R 2

+

La tensione V è legata alla V

dalla relazione:

u

AB

C

V = V

1

u

AB C 1 + C 23

dove:

C

C

8

C

2

3

=

=

= = 4 F

μ

23

2

2

2

Sostituendo i valori noti e risolvendo l’equazione, si calcola il valore della capacità C :

1

50 = 120

1

C

50( 1

C + 4) = 120 1

C

50 1

C + 200 = 120 1

C

200 = 70 1

C

1

C + 4

200

1

C =

= 2 86

, μF

70





C1 • Reti capacitive a regime costante

197

Esercizi di verifica

Esercizio 1

Un condensatore piano, con dielettrico avente εr = 5,5, ha le armature di area 0,04 m2 e distanti tra loro 3 mm.

Il condensatore è stato caricato con Q = 0,2 μ C. Calcolare la capacità del condensatore, la tensione ai capi, citazioni

l’energia elettrostatica immagazzinata, l’intensità del campo elettrico interno, la tensione massima sopporta-

bile dal dielettrico se la sua rigidità dielettrica è di 25 kV/mm.

[ Risultati: C = 0,649 nF; V= 308 V; W = 30,8 μJ; E = 102,7 kV/m; VM = 75 kV]

Eser

Esercizio 2

Risolvere la rete dell’esempio 10 trasformando nel triangolo equivalente la stella C2 - C4 - C5 .

[ Risultati: si rimanda all’esempio 10]

Esercizio 3

Data la rete capacitiva di figura C1.28, calcolare la capacità vista tra i punti A e H , la carica del condensatore equivalente, le cariche e le tensioni dei vari condensatori.

C 1

C 1 = C 2 = C 3 = C 4 = C 5 = C 6 = 10 pF

A

B

100 V +

C 2

C 4

C 3

C 5

C 6

Figura C1.28

H

Esercizio 3.

[ Risultati: Ceq = 5,39 pF; QT = 539 pC; V = 53,9 V; V = 23,1 V; V = 23,1 V; 1

2

3

V = 30,8 V; V = 15,4 V; V = 15,4 V; Q = 539 pC; Q = 231 pC; Q = 231 pC; 4

5

6

1

2

3

Q = 308 pC; Q = 154 pC; Q = 154 pC]

4

5

6

Esercizio 4

Per il circuito di figura C1.29 calcolare il valore della capacità C3 per il quale si ha VAB = – 50 V; calcolare inoltre le tensioni e le energie elettrostatiche dei vari condensatori.

C 1

C 3

A

B

+

E = 250 V R = 5 Ω

E

C 1 = 2 μF C 2 = 4 μF

C

C

2

C 4

4 = 0,5 μF

R

Figura C1.29

Esercizio 4.

[ Risultati: C = 0,571 μF; V = 166,7 V; V = 83,3 V; V = 116,7 V; V = 133,3 V; 3

1

2

3

4

W = 27,8 mJ; W = 13,9 mJ; W = 3,89 m J; W = 4,44 mJ]

1

2

3

4





198

Modulo C • Reti elettriche capacitive

Esercizio 5

Della rete capacitiva di figura C1.30 calcolare la capacità e la carica del condensatore equivalente, l’energia elettrostatica totale e la d.d.p. tra i punti A e B .

C 5

C 6

C 7

B

C

citazioni

1 = 20 nF



C 2 = 40 nF

C 3

C 4

C 3 = C 4 = 50 nF

C 5 = 15 nF

C 6 = 25 nF

Eser

C 7 = 8 nF

V = 150 V

C 1

C 2

A

Figura C1.30

V

Esercizio 5.

+



–

[ Risultati: C = 19,8 nF;

= 2973 nC;

eq

QT

W = 223

=

T

μJ; VAB − 71,7 V]

Esercizio 6

Mediante l’applicazione del teorema di Millmann risolvere la rete di figura C1.31, calcolando le tensioni e le cariche dei vari condensatori.

+ 150 V

C 3

C 4

A

B

C 2

C 1 = 10 pF C 2 = 20 pF

C 3 = 15 pF C 4 = 10 pF

C 5

C 6

C 5 = 12 pF C 6 = 8 pF

C 1

Figura C1.31

Esercizio 6.

H

[ Risultati: V = 52,9 V; = 26,5 V; = 70,6 V; = 52,9 V; = 26,5 V;

1

V2

V3

V4

V5

V = 26,5 V;

= 529 pC;

= 529 pC;

= 1059 pC;

= 529 pC;

6

Q1

Q2

Q3

Q4

Q = 318 pC;

= 212 pC]

5

Q6

Esercizio 7

Risolvere la rete di figura C1.32, calcolando le cariche dei vari condensatori mediante i seguenti metodi: principi di Kirchhoff, sovrapposizione degli effetti, teorema di Millmann.





C1 • Reti capacitive a regime costante

199

C 1 = 10 pF C 2 = 30 pF

C 3

C 4

C 1

E

C 3 = 20 pF C 4 = 40 pF

2

+

C 5 = 50 pF

+

E 1 = 100 V E 2 = 80 V

C 2

E 1

C 5

Figura C1.32

Esercizio 7.

citazioni

[ Risultati: Q1 = 0,128 nC; Q2 = 0,128 nC; Q3 = 1,66 nC;

Eser

Q4 = 3,32 nC; Q5 = 4,85 nC]

Esercizio 8

Calcolare la capacità equivalente, la carica e l’energia totali del circuito capacitivo di figura C1.33.

C 1

B

V = 200 V

C 4

C 1 = 30 μ F

C

C

6

2 = 90 μ F

A

+

D

C 3 = 60 μ F

C 2

C

C

5

4 = C 5 = C 6 = 10 μ F

V

C 3

E

Figura C1.33

Esercizio 8.

[ Risultati: Ceq = 13,04 μF; QT = 2,608 mC;

WT = 0,2608 J]

Esercizio 9

Per il circuito di figura C1.34 calcolare il valore che deve assumere la f.e.m. E del generatore, in modo che si abbia, a regime, VAB = 70 V.

C 1

R = 1,2 kΩ

A

C 1 = 50 μF C 2 = 20 μF

+

C 3 = 40 μF C 4 = 80 μF

E

C 2

C 4

C 3

R

Figura C1.34

Esercizio 9.

B

[ Risultato: E = 200 V]





200

Modulo C • Reti elettriche capacitive

Esercizio 10

Per la rete di figura C1.35 calcolare, a regime: la tensione V , la capacità equivalente, la tensione d’uscita V , AB

u

le tensioni e le energie di tutti i condensatori, la carica e l’energia elettrostatica totali.

A

C 1

citazioni

C 2

C 3

R 1

E 1 = 120 V

Vu

Eser

R 2

+

R 1 = 0,5 k Ω R 2 = 0,7 k Ω

C 1 = 20 μ F C 2 = 10 μ F

E

C

1

4

C 3 = 10 μ F C 4 = 50 μ F

C 5 = 20 μ F

C

Figura C1.35

B

5

Esercizio 10.

[ Risultati: VAB = 70 V; Ceq = 5,88 μF; Vu = 28,8 V; V1 = 20,6 V; V2 = 20,6 V;

V3 = 20,6 V; V4 = 8,2 V; V5 = 20,6 V; W1 = 4,24 mJ; W2 = 2,12 mJ;

W3 = 2,12 mJ; W4 = 1,68 mJ; W5 = 4,24 mJ; QT = 412 μC; WT = 14,4 mJ]

Test di verifica

Quesiti a risposta aperta

1. Definire la capacità di un condensatore elettrico.

2. In quali modi si può calcolare l’energia elettrostatica di un condensatore?

3. Ricavare la formula della capacità equivalente per il collegamento in serie dei condensatori.

4. Tra due condensatori in serie, uno di capacità doppia dell’altro, come si ripartisce la tensione?

5. Ricavare la formula della capacità equivalente per il collegamento in parallelo dei condensatori.

6. Per quale ragione, tra due condensatori in parallelo, quello di capacità maggiore è interessato da una maggiore carica elettrica?

7. Dimostrare che l’energia elettrostatica accumulata in un condensatore piano è direttamente proporzionale al

volume del dielettrico interposto tra le armature.

8. Spiegare l’analogia tra reti resistive e reti capacitive.

9. Nel caso delle reti capacitive in quale modo si applicano i due principi di Kirchhoff?





C1 • Reti capacitive a regime costante

201

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte, senza risolvere i circuiti.

1. Per il circuito di figura C1.36 la capacità equivalente vale:

a

3 C

b C/3

c

2 C/3

d 3 C/2

2. Per il circuito di figura C1.36 la tensione d’uscita Vu vale:

citazioni

a

V/2

b V

c

V/4

d V/3

C

Eser

V

C

C

2

2

Vu

C

Figura C1.36

3. Per il circuito di figura C1.37 la capacità equivalente vale:

a

2 C/3

b 3 C/2

c

C/3

d 3 C

4. Per il circuito di figura C1.37 la tensione d’uscita Vu vale:

a

V/2

b V

c

V/3

d (3/4) V

2 C

V

C

C

Vu

2 C

Figura C1.37

5. Per il circuito di figura C1.38 la tensione d’uscita vale:

a

50 V

b 100 V

c

25 V

d 75 V

6. Per il circuito di figura C1.38 la capacità equivalente vale:

a

10 pF

100 V +

b 5 pF

10 pF

c

2,5 pF

d 0,5 pF

10 pF

Vu

10 pF

10 pF

Figura C1.38





202

Modulo C • Reti elettriche capacitive

7. Per il circuito di figura C1.39 la tensione sul condensatore, a regime, vale:

a 15 V

I

b 25 V

+

c 0

d 50 V

50 V

citazioni

C

VC

2,5 kΩ

2,5 kΩ

Eser

Figura C1.39

8. Per il circuito di figura C1.39 la corrente I, a regime, vale:

a 0

b 10 A

c 5 mA

d 10 mA

9. Per il circuito di figura C1.40 la tensione V , a regime, vale:

1

a 0

b 25 V

c 50 V

d 100 V

10. Per il circuito di figura C1.40 la tensione V a regime, vale:

2

a 0

V 1

V 2

b 25 V

c 50 V

5 μF

10 μF

d 100 V

+

100 V

2 kΩ

Figura C1.40





Fenomeni transitori C2203

nei circuiti capacitivi

Si esaminerà, in questa unità, il comportamento di un circuito capacitivo durante l’intervallo di

tempo in cui il condensatore scambia energia elettrica con il resto del circuito a cui è collegato.

Durante questo tempo la carica elettrica sulle armature del condensatore varia: quando essa au-

menta si parla di transitorio di carica, in caso contrario di transitorio di scarica.

Il termine “transitorio” indica che il fenomeno non è permanente, ma temporaneo e, quindi,

cessa dopo un certo tempo. Questo avviene nelle reti in cui sono presenti generatori elettrici di

tipo continuo, che impongono tensioni costanti nel tempo: quando i condensatori sono comple-

tamente carichi, le d.d.p. ai loro capi raggiungono i valori imposti dal regime di funzionamento

del circuito e la circolazione di corrente nei lati capacitivi della rete cessa. Così non avviene con

generatori in corrente alternata.

C2.1 Transitorio di carica di un condensatore

Si consideri (figura C2.1) un circuito formato da un generatore di tensione continua,

di f.e.m. E., collegato a un condensatore di capacità C, supposto inizialmente scarico;

un interruttore permette di collegare il condensatore al generatore. Il resistore R rap-

presenta la resistenza complessiva di tutto il circuito.

+

E

C

Figura C2.1

Il condensatore,

staccato

R

dal generatore,

è inizialmente

scarico ( V = 0).

0

Alla chiusura dell’interruttore (figura C2.2 a) inizia il processo di carica del

condensatore e una corrente i fluisce nel circuito esterno; sul condensatore inizia ad

accumularsi una carica elettrica q e tra le armature comincia a manifestarsi una ten-

sione vc che agisce in opposizione alla f.e.m. E e, quindi, si oppone anche alla cor-

rente di carica.

Quando il condensatore sarà completamente carico (figura C2.2 b), la tensione

sullo stesso sarà pari alla E, la corrente si annullerà e il condensatore avrà accumulato

la carica finale Q = CE.

204

Modulo C • Reti elettriche capacitive

If = 0

+

i

+

E

E

+ q

+ Q

vc

C

Vf = E

C

– q

– Q

R

R

a) Durante la fase di carica

b) Alla fine della fase di

Figura C2.2 a, b

la corrente i circola nel

carica la corrente è nulla

Carica

circuito esterno; vc e q

e la tensione assume

del condensatore.

aumentano.

il valore finale.

Per studiare quello che avviene durante il periodo di carica, si consideri l’equazione

di Kirchhoff alla maglia, per il circuito di figura C2.2 a:

− E + vc + Ri = 0

[C2.1]

da cui si ricava la corrente di carica:

Corrente

di carica di

i E vc

= −

[C2.2]

un condensatore

R

L’esame della relazione [C2.2] consente di fare un’importante osservazione: al-

l’aumentare della tensione vc, essendo E costante, il numeratore della [C2.2] diminui-

sce e, quindi, diminuisce anche la corrente; pertanto la carica di un condensatore av-

viene con corrente variabile nel tempo e man mano decrescente. Dato che, in realtà,

sono gli elettroni che si spostano da un’armatura all’altra, con verso opposto alla cor-

rente, si può dire che il flusso di elettroni durante il processo di carica diventa sempre

meno intenso.

Si consideri ora un intervallo di tempo Δ t, scelto sufficientemente piccolo da poter

ritenere costante la corrente per tutto l’intervallo (è, ovviamente, un’approssimazione,

dato che la corrente varia nel tempo); in tale intervallo vi sarà una variazione di carica

elettrica Δ q sulle armature del condensatore, legata alla corrente dalla relazione:

Δ q = i Δ t

La variazione di carica comporterà una variazione della tensione sul condensatore,

data da:

Δ

Δ

i Δ

v

q

t

[C2.3]

c =

=

C

C

Anche l’esame della [C2.3] consente di fare un’importante osservazione: suppo-

nendo di dividere la durata del fenomeno di carica in tanti intervalli di tempo uguali tra

loro, nella [C2.3] il rapporto Δ t/C rimane costante e, quindi, al diminuire della cor-

rente, si riducono anche le variazioni della tensione; si deduce pertanto che la carica

del condensatore avviene con variazioni sempre minori della tensione ai suoi capi,

ossia la tensione sul condensatore andrà man mano aumentando, ma con incre-

menti sempre più piccoli. Dato che la corrente tende a zero quando nella [C2.2] vc

tende ad E, anche la Δ vc tenderà a zero e la tensione vc tenderà a un valore costante,

dato appunto dalla f.e.m. E.

C2 • Fenomeni transitori nei circuiti capacitivi

205

Per trovare la funzione matematica v = f ( t) che descrive la legge di variazione

c

della tensione, occorre risolvere l’equazione che si ottiene dalla [C2.1] sostituendo in

essa l’espressione di i ricavata dalla [C2.3]; si ha:

v

i

C

c

= Δ tΔ

−

v

Δ

Equazione tipica

E + v

c

c + RC

= 0

[C2.4]

della carica

t

Δ

Nell’equazione [C2.4] compaiono gli incrementi finiti delle grandezze v e t, ossia

c

variazioni piccole quanto si vuole, ma di valore ben definito (per esempio, nel caso di

Δ t, un decimo di secondo, un centesimo di secondo, un millesimo di secondo ecc.); per

applicare i metodi dell’analisi matematica si devono considerare, invece, gli intervalli

infinitesimi d t e d v , a cui non si possono attribuire dei valori. Procedendo in questo

c

modo, l’equazione [C2.4] diventa:

Equazione

−

v

d

E + v

c

differenziale

c + RC

= 0

[C2.5]

t

d

della carica

espressione che si chiama equazione differenziale, la cui soluzione esula dai limiti

del testo.

Ritornando alle considerazioni fatte prima, si può comunque affermare che la

curva che descrive l’andamento della tensione v nel tempo dovrà possedere i se-

c

guenti requisiti:

• valore iniziale nullo (condensatore inizialmente scarico);

• andamento crescente nel tempo (la tensione sul condensatore aumenta al procedere

della carica);

• incrementi della tensione man mano più piccoli;

• tendenza a raggiungere un valore finale ben definito (la tensione sul condensatore

non aumenta fino all’infinito, ma tende al valore E).

La legge matematica che soddisfa le condizioni indicate e che è soluzione dell’e-

quazione differenziale [C2.5] è la curva esponenziale crescente di figura C2.3; essa

rappresenta la curva di carica del condensatore collegato a un generatore di tensione

costante e corrisponde alla funzione:

t

⎛

Tensione

− ⎞

v = V ⎜1− e τ

sul condensatore

c

f

[C2.6]

⎟

⎝

⎠

in funzione

del tempo

vc

Vf

Figura C2.3

Carica

del condensatore:

andamento

esponenziale

O

t

della tensione v .c

206

Modulo C • Reti elettriche capacitive

dove V = E è la tensione finale e τ è la costante di tempo del sistema, da cui dipende

f

la durata del fenomeno di carica.

L’analisi del grafico di figura C2.3 mostra che, in teoria, il processo di carica di un

condensatore, come tutti i processi che avvengono in maniera esponenziale, dura per

un tempo infinito, dato che la tensione v si avvicina sempre più a quella finale, senza

c

tuttavia mai raggiungerla (in matematica si dice che tende asintoticamente).

In pratica, il processo di carica si considera concluso quando la tensione effettiva si

discosta da quella teorica finale di uno scarto percentuale prefissato. Normalmente si

considera uno scarto dell’1% e il tempo corrispondente viene detto tempo di assesta-

mento (in questo caso all’1%).

Da quanto riportato nella scheda PRE-2 si ha:

T = 4, 6 τ

[C2.7]

a

espressione che giustifica l’affermazione qualitativa che considera concluso il feno-

meno di carica dopo 4÷5 volte la costante di tempo.

Il ruolo della costante di tempo è fondamentale in questi processi: la durata del

transitorio di carica è direttamente proporzionale alla costante di tempo del circuito

di carica, aumentando con il suo valore.

Per quanto riguarda l’andamento della corrente si può dire che:

• nell’istante iniziale del processo di carica, essendo ancora v = 0, la corrente nel cir-

c

cuito assume il valore massimo; ponendo v = 0 nella [C2.2] si ricava il valore ini-

c

ziale della corrente:

Corrente iniziale

E

[C2.8]

di carica

I =

0

R

• all’aumentare della tensione sul condensatore la corrente diminuisce;

• quando il processo di carica è concluso, la corrente è nulla ( I = 0); in teoria, dato che

f

la tensione non arriva mai al valore finale, anche la corrente non arriverà mai a zero.

La funzione che descrive l’andamento nel tempo della corrente è ancora di tipo

esponenziale, ma decrescente, data da:

Corrente di carica

t



in funzione

[C2.9]

i =

−

I

τ

del tempo

0 e

il cui grafico è rappresentato nella figura C2.4.

i

I 0

Figura C2.4

Carica

del condensatore:

andamento

esponenziale

della corrente i.

O

t

C2 • Fenomeni transitori nei circuiti capacitivi

207

Espressione della costante di tempo

È possibile ricavare l’espressione della costante di tempo del circuito R- C partendo

dalla seguente definizione:

la costante di tempo è pari al tempo necessario per caricare il condensatore alla ten-

sione E del generatore, supponendo che la carica avvenga con corrente costante, pari a

quella iniziale.

In questo caso la carica finale, data dal prodotto Q = CE, sarà anche pari a

Q = I τ , dove I = E/ R; uguagliando i secondi membri si avrà:

0

0

CE E

= τ

R

da cui:

Costante

τ = RC

[C2.10]

di tempo

del circuito R-C

La formula [C2.10] mostra che la costante di tempo è direttamente proporzionale

al valore dei parametri R e C del circuito e, quindi, aumenta con essi. Considerando che τ è legata alla durata del processo di carica, la dipendenza può essere spiegata nel

seguente modo: all’aumentare della capacità cresce anche la carica finale e quindi oc-

corre più tempo per accumularla sulle armature del condensatore; invece all’aumentare

della resistenza diminuisce la corrente di carica e quindi aumenta il tempo necessario

per compiere il processo di carica.

Caso del condensatore inizialmente carico

Se il condensatore è inizialmente carico con tensione V e tende ad arrivare alla ten-

0

sione finale Vf , la legge di variazione della tensione è data da:

t

Formula generale

−

[C2.11]

v

della tensione

c = Vf + V

(

τ

0 − Vf ) e

sul condensatore

rappresentata dal grafico di figura C2.5.

vc

Vf

Figura C2.5

V

Andamento

0

della tensione

in un condensatore

inizialmente carico

O

con tensione V .

t

0

Si può verificare che i valori estremi sono rispettati:

•

per t = 0 si ha e− 0 = 1/ e 0 = 1 e vc = Vf + V − V

0

f = V 0

•

per t → ∞ si ha e− ∞ = 1/ e∞ = 0 e vc = Vf

L’espressione [C2.11] può essere considerata una formula generale, valida ogni

volta che la tensione varia esponenzialmente da un valore iniziale a uno finale. Da essa

si ricava anche l’espressione [C2.6], ponendo V = 0.

0

208

Modulo C • Reti elettriche capacitive

Una formula analoga può essere scritta per la corrente:

Formula generale

t



della corrente

τ

[C2.12]

i = I + I

di carica

( 0 − I e

) −

f

f

Nel caso I = 0, dalla [C2.12] si ricava la [C2.9].

f

Un condensatore di capacità C = 10 μ F, inizialmente scarico, viene caricato da un generatore

ESEMPIO

1

con f.e.m. E = 200 V, tramite un circuito che presenta complessivamente una resistenza di 1 kΩ .

Calcolare la costante di tempo, la corrente iniziale di carica, il tempo di assestamento all’1% e

l’energia elettrostatica accumulata dopo tale tempo.

■ Con le formule [C2.10] e [C2.7] si calcolano i valori della costante di tempo e del tempo di

assestamento:

τ =

= × 3 ×

× −6 =

× −

RC

1 10

10 10

10 10 3s = 10 ms

T = 4,6 τ = 4,6 × 10 = 46 ms

a

Al tempo di assestamento la tensione sul condensatore è pari al 99% di quella finale, ossia

uguale a:

V = 0,99 E = 0,99 × 200 = 198 V

c

e, quindi, l’energia sarà pari a:

1

W =

CV 2 = 0 5 × 10 ×

−

10 6 × 1982

,

= 0,196 J

c

2

La corrente iniziale di carica è data dalla [C2.8]:

E

200

I =

=

= 0,2 A

0

R

1000

Per il condensatore dell’esempio precedente calcolare la tensione sul condensatore e la cor-

ESEMPIO

2

rente nel circuito al tempo t = 30 ms e il tempo t necessario affinché la tensione arrivi al va-

1

2

lore V = 60 V.

2

■ Dato che il condensatore è inizialmente scarico, la tensione e la corrente variano con le leggi

espresse dalla [C2.6] e dalla [C2.9]; sostituendo il valore di t si ha:

1

t

30

1

⎛

− ⎞

⎛

−

⎞

V = V

− e τ

e 10

1

200 1

190 V

1

f ⎝⎜

⎠⎟ =

−

⎝⎜

⎠⎟ =

t

30

1

−

−

I = I e τ

10

= 0,2 e

=



9,96 mA

1

0

Per calcolare la tensione V bisogna risolvere la seguente equazione con incognita t , che de-

2

2

riva dall’applicazione della [C2.6]:

t 2

⎛

−

⎞

V = V 1 − e τ

2

f ⎝⎜

⎠⎟

Usando la formula [P2.2] della scheda PRE-2 per il calcolo del tempo si ha:

⎛

V ⎞

−

⎛

60 ⎞

t

2

3

= −τ ln 1

⎜ −

10

10 ln 1

= 3,57 ms

2

⎟ = − ×

−

V

⎝⎜

200

⎝

⎠⎟

f ⎠

C2 • Fenomeni transitori nei circuiti capacitivi

209

Un condensatore di capacità C = 20 nF, inizialmente carico con tensione 5 V, viene ulterior-

ESEMPIO 3

mente caricato fino alla tensione di 25 V. Il circuito di carica ha una costante di tempo di 20 ms.

Calcolare la resistenza del circuito, la carica iniziale, la carica finale, l’energia che il circuito

di carica ha fornito al condensatore, la tensione sul condensatore nell’istante t = 2τ .

1

■ La resistenza del circuito di carica è data da:

−

τ

20

10 3

R =

=

×

= 1 × 106 Ω = 1 Ω

M

C

20 ×

−

10 9

I valori iniziale e finale della carica elettrica sono legati ai corrispondenti valori di tensione:

Q = CV

9

= 20 × 10− × 5 = 100 nC

Q

0

0

= CV =

× −

20

10 9 × 25 = 500 nC

f

f

Durante il transitorio di carica l’energia elettrostatica immagazzinata dal condensatore au-

menta: l’incremento di energia nel condensatore sarà pari all’energia che il circuito esterno gli

ha fornito:

Δ

1

1

1

W = W − W

2

2

2

2



0, 5

20

10 9

− (252 52

×

− ) = 6 J

μ

0 =

CV − CV 0 =

C V

( − V 0 ) = ×

f

f

f

2

2

2

Il calcolo della tensione all’istante t si esegue applicando la [C2.11]:

1

t

2

1

τ

−

−



V = V + V

( − V e τ 25 (5 25) e τ = 25− 20

)

=

+

−



e−2 = 22, V

3

1

f

0

f

C2.2 Transitorio di scarica di un condensatore

Si consideri (figura C2.6 a) un condensatore di capacità C, carico con tensione iniziale

V e quindi avente un’energia elettrostatica W . Se il condensatore viene collegato con

0

0

un resistore R, inizia il processo di scarica del condensatore stesso (figura C2.6 b) e

nasce una corrente i, in senso opposto a quella che si aveva durante la carica. Il con-

densatore si comporta come un “generatore temporaneo”, nel senso che la circolazione

di corrente è sostenuta dalla tensione v ed è il condensatore che fornisce energia al cir-

c

cuito esterno, energia che viene dissipata per effetto Joule nel resistore. Dato che nel

condensatore, a differenza di un vero generatore, non vi è alcun processo di trasforma-

Figura C2.6 a, b, c

zione in grado di produrre continuamente energia, si andrà verso l’esaurimento di

Scarica del

quella disponibile e il conseguente annullamento della corrente (figura C2.6 c).

condensatore.

If = 0

i

+ Q 0

+ q

R

V

R

R

0

C

vc

C

Vf = 0

C

– Q

– q

0

a) Il condensatore è inizialmente

b) Durante la fase di scarica

c) Alla fine della fase di scarica

carico con tensione V 0.

la corrente i circola nel

la corrente e la tensione sono

circuito esterno; vc e q

entrambe nulle.

diminuiscono.

Si comprende, pertanto, che anche il processo di scarica è un fenomeno transitorio

che, nei circuiti in corrente continua, non permane nel tempo.

210

Modulo C • Reti elettriche capacitive

La corrente e la tensione sul condensatore sono legate tra loro dalla legge di Ohm,

applicata al circuito di figura C2.6 b:

vc

=

[C2.13]

i

R

e, quindi, man mano che la corrente tende a zero, anche la tensione tenderà ad annul-

larsi. Tenendo presente lo studio del fenomeno di carica, si possono fare le seguenti os-

servazioni:

• la tensione sul condensatore partirà dal valore iniziale V e tenderà al valore finale

0

V = 0, con un decadimento esponenziale;

f

• la corrente nel circuito di scarica partirà dal valore iniziale I = V / R e tenderà al va-

0

0

lore finale I = 0, anch’essa con legge esponenziale decrescente;

f

• il verso della corrente sarà opposto a quello che aveva durante la carica;

• la costante di tempo del processo è ancora data da τ = RC, dove R è la resistenza del

circuito di scarica e può non avere lo stesso valore della resistenza di carica;

• la durata pratica del processo di scarica è ancora pari a 4,6 τ, istante nel quale la ten-

sione sul condensatore sarà uguale all’1% di quella iniziale.

L’espressione analitica delle forme d’onda della tensione e della corrente si pos-

sono ricavare da quelle generali [C2.11] e [C2.12], considerando nulli i valori finali; si

ottengono le funzioni:

t



[C2.14]

Espressioni

v =

−

V

τ

0 e

c

della tensione

e della corrente

nel processo

t

di scarica



[C2.15]

i =

−

I

τ

0 e

i cui grafici sono rappresentati nelle figure C2.7 e C2.8. Quando si vuole evidenziare

che la corrente di scarica è opposta a quella di carica, assunta come riferimento posi-

tivo, il relativo grafico viene invertito, come nella figura C2.9.

vc

i

V 0

I 0

O

t

O

t

Figura C2.7

Figura C2.8

Scarica del condensatore: andamento

Scarica del condensatore: andamento

esponenziale della tensione.

esponenziale della corrente.

i

O

t

– I 0

Figura C2.9

Scarica del condensatore: andamento

esponenziale della corrente, considerata negativa.

C2 • Fenomeni transitori nei circuiti capacitivi

211

Caso della scarica incompleta

Si consideri il circuito di figura C2.10, in cui un condensatore carico con tensione V 0

viene collegato a un bipolo attivo di tensione, con f.e.m. E < V . Dato che la tensione

0

i

+

V 0 > E

E

+

C

vc

–

Figura C2.10

R

Scarica parziale

di un condensatore

su un bipolo attivo.

del condensatore prevale su quella del generatore, nascerà una corrente i nel verso in-

dicato, data da:

v

E

i

c

=

−

[C2.16]

R

essendo v il valore di tensione sul condensatore nell’istante considerato.

c

Per effetto di questa corrente il condensatore si scaricherà e il bipolo attivo funzio-

nerà da utilizzatore attivo, con la corrente entrante nel morsetto “+”. Il fenomeno pro-

seguirà fino all’equilibrio tra le due tensioni e, quindi, il valore finale di v sarà pari a

c

E, come indicato sul grafico di figura C2.11, la cui espressione matematica rientra

nella formula generale [C2.11].

vc

V 0

Figura C2.11

Andamento

Vf = E

della tensione nel caso

della scarica incompleta

di un condensatore.

O

t

La corrente partirà dal valore iniziale:

Corrente iniziale

V

E

nel caso

I

0

=

−

[C2.17]

0

R

della scarica

incompleta

e tenderà a zero, con l’andamento di figura C2.8 o di figura C2.9, a seconda del se-

gno che si considera.

Un condensatore di capacità 1 μ F e V = 50 V viene collegato con un resistore avente

0

ESEMPIO 4

R = 2,5 kΩ . Calcolare la carica sul condensatore all’istante t = 6 ms.

1

■ La costante di tempo del circuito di scarica è data da:

τ =

=

× 3 × × −6 =

× −

RC

2 5

10

1 10

2 5

10 3

,

,

s=2,5 ms

212

Modulo C • Reti elettriche capacitive

Usando la relazione [C2.14] si calcola la tensione V all’istante considerato:

1

t

6

1

−

−

V = V e τ = 50 e 2 5, = 50 e 2

− ,4 = 50×

0,0907 = 4,54 V

1

0

La carica corrispondente è data da:

Q = CV

6

= 1 × 10− × 4,54 = 4,54 C

μ

1

1

Ripetere l’esempio precedente supponendo che il condensatore, carico con V = 50 V, venga

0

ESEMPIO

5

collegato con un bipolo attivo di tensione avente R = 2,5 kΩ ed E = 25 V.

■ La costante di tempo è la stessa dell’esempio 4. In questo caso il condensatore si scarica par-

zialmente, tendendo al valore finale V = 25 V. Usando l’espressione generale [C2.11] si ottiene:

f

t

6

1

−

−

V = V + V

( − V e τ 25 (50 25) e 2,5 = 25

)

=

+

−

+



25

2,4

e−

= 27,3 V

1

f

0

f

La carica Q è pari a:

1

Q = CV

6

= 1 × 10− × 27,3 = 27,3 C

μ

1

1

C2.3 Risoluzione di reti capacitive

nel periodo transitorio

Per risolvere una rete contenente condensatori, durante il periodo transitorio di ca-

rica e scarica degli stessi, bisogna tener conto che le grandezze elettriche (tensione

e corrente) nei lati capacitivi non sono costanti, ma variano nel tempo con legge

esponenziale.

È particolarmente importante calcolare tre elementi caratteristici di tali gran-

dezze: il valore iniziale, il valore finale e la costante di tempo, note le quali si rica-

vano le leggi di variazione delle tensioni o delle correnti mediante le formule gene-

rali [C2.11] e [C2.12].

Occorre inoltre tener presente la durata del funzionamento: se il condensatore

resta collegato al circuito di carica o di scarica per un tempo non inferiore a 4,6τ, si

può considerare che la corrente e la tensione siano arrivate ai valori di regime, al-

trimenti occorre calcolarne i valori nell’istante in cui il condensatore viene scolle-

gato dal circuito.

Per quanto riguarda gli altri elementi della rete, occorre valutare se il loro compor-

tamento sia oppure no influenzato direttamente dai condensatori: per esempio la cor-

rente in un resistore collegato in parallelo a un condensatore, essendo data da i = v / R,

c

sarà direttamente proporzionale alla tensione sul condensatore e, pertanto, ne seguirà

l’andamento.

I seguenti esempi hanno lo scopo di chiarire quanto precedentemente esposto.

Nel circuito di figura C2.12 il condensatore è inizialmente scarico. Determinare il valore e

ESEMPIO

6

l’andamento nel tempo della corrente i prima e dopo la chiusura del tasto T, supponendo

2

che il condensatore resti poi collegato al circuito per un tempo superiore a quello di asse-

stamento.

C2 • Fenomeni transitori nei circuiti capacitivi

213

+

E

R 1

E = 60 V Ri = 200 Ω

T

R 1 = 1 kΩ

R 2 = 4,8 kΩ

i 2

C = 50 μF

Ri

R 2

C

Figura C2.12

Esempio 6.

■ Con il tasto T aperto, in R circola una corrente costante nel tempo, pari a:

2

I

E

60

=

=

= 10 mA

2

Ri + R +

0, 2 + 1 + 4,8

1

R 2

Alla chiusura del tasto T inizia la carica del condensatore, per studiare la quale è conveniente

ridurre la rete resistiva al suo generatore equivalente di Thevenin, ottenendo:

R

4, 8

0, 2

1

2 ( R

1 )

i + R

× (

+ )

RTh =

=

= 0,96

kΩ

R

4, 8

0, 2

1

2 + Ri + R 1

+

+

RTh

i

R

E

4, 8

2

Th = E

= 60

= 48 V

+

Ri + R

0,1 1

4, 8

1 + R 2

+ +

+

ETh

C

vc

Il circuito equivalente è riportato nella figura C2.13.

–

La tensione sul condensatore aumenterà esponenzialmente, da zero

fino al valore Vf = ETh = 48 V, con costante di tempo pari a:

τ =

6

6

Figura C2.13

Th

= 960 × 50 × −

10

= 48 000 × −

R C

10 s = 48 ms

Esempio 6. Circuito

equivalente

e quindi la sua legge di variazione nel tempo è data da:

di carica.

t

t

⎛

− ⎞

⎛

− ⎞

v

τ

τ

c = Vf 1 − e

48 1

e

⎝⎜

⎠⎟ =

−

⎝⎜

⎠⎟

Nel periodo transitorio il condensatore è in parallelo con R e quindi la tensione su R segui-

2

2

rà la stessa legge di variazione; di conseguenza, la corrente i sarà data da:

2

t

⎛

− ⎞

48 1 − e τ

v

t

⎝⎜

⎠⎟

⎛

⎞

i

c

−

−

3

τ

c =

=

= 10 × 10

1 − e

R

3

4, 8

10

⎝⎜

⎠⎟

2

×

La corrente aumenterà esponenzialmente, partendo dal valore zero e tendendo al valore fi-

nale 10 mA, esattamente uguale a quello che aveva prima della chiusura del tasto. Il grafico di

figura C2.14 mostra l’andamento nel tempo della corrente; l’istante zero del grafico corri-

sponde a quello di chiusura dell’interruttore.

i 2 (mA)

10

Figura C2.14

Esempio 6. Grafico

della corrente i 2

in funzione

del tempo.

0

t

214

Modulo C • Reti elettriche capacitive

La rete di

ESEMPIO

7

figura C2.15, contenente un condensatore inizialmente carico con tensione V = 30 V,

0

funziona nel seguente modo:

• dall’istante t = 0 all’istante t = 3 τ l’interruttore T1 è chiuso e T2 è aperto (τ : costante di 1

1

1

tempo del circuito di carica);

• dall’istante t in poi l’interruttore T1 è aperto e T2 è chiuso.

1

R 1

R 3

T1

T2

A

+

+

E 1

R 2

C

V 0

R 4

–

Figura C2.15

Esempio 7.

B

E 1 = 400 V R 1 = 100 Ω R 2 = 150 Ω R 3 = 240 Ω R 4 = 2 kΩ

C = 100 nF

Determinare l’andamento nel tempo della tensione e della corrente nel lato capacitivo.

Determinare, inoltre, gli andamenti delle correnti nei resistori R e R .

3

4

■ Primo periodo di funzionamento

Riducendo al generatore equivalente di Thevenin la parte di rete a sinistra del condensatore, si ha:

R R

100

150

R

150

R

= R

1

2

240

300 Ω

3 +

=

+

×

=

E

Th

= E

2

400

240 V

1

=

=

Th

R

100

150

1 + R 2

+

R

100

150

1 + R 2

+

Il circuito equivalente corrispondente al primo periodo di funzionamento è mostrato nella fi-

gura C2.16.

RTh

A

i

+

+

ETh

C

vc

–

Figura C2.16

Esempio 7. Circuito

equivalente di carica.

B

Durante questo periodo il condensatore si carica, essendo E

> V . Le grandezze caratteri-

Th

0

stiche della legge esponenziale di carica sono pari a:

V = 30 V

V

0

= E = 240 V

f

Th

τ

9

=

= 300 × 100 × 10−

R C

30 s

μ

Th

=

1

Mediante l’espressione [C2.11] si ricava la legge di variazione della tensione:

t

t

−

−

t



−

v = V + V – V

e τ1

τ1

240

30

240



24



0

210

τ1

−

e

0

(

) e

(

)

=

+

−

=

c

f

f

La carica non è però completa, dato che il primo periodo di funzionamento dura per un

tempo t = 3τ , minore di quello necessario per considerare raggiunte le condizioni di regime.

1

1

L’effettivo valore finale della tensione sarà pertanto dato da:

3 τ1

−

V

e

τ1

=

−

=

−

e 3

240

210

240

210 − = 229,5



V

1

C2 • Fenomeni transitori nei circuiti capacitivi

215

La corrente di carica diminuirà esponenzialmente, partendo dal valore iniziale I e tendendo

0

a zero; le grandezze caratteristiche della legge di variazione sono date da:

ETh − V

I

240

30

0

=

=

−

= 0,7 A

0

I f = 0

τ = 30 s

μ

1

RTh

300

Utilizzando l’espressione [C2.12] si ricava la relativa legge di variazione:

t

t

t

−

−

−





i = I

(

τ1

τ1

0

0, 7

0

0, 7





τ1

0

)

(

)

f + I − I f

e

= +

−

e

=

e

Il valore della corrente di carica, al termine del primo periodo di funzionamento, è dato da:

3 τ1

−

I

τ

3

0 7

1

=



= 0 7 −

,

,

= 0,0349 A=34,9 mA

1

e

e

■ Secondo periodo di funzionamento

Il circuito relativo a questa fase è mostrato nella figura C2.17.

Il condensatore si scarica completamente, partendo dalla tensione V che aveva precedente-

1

mente assunto durante la carica; le grandezze caratteristiche della legge di variazione della ten-

sione saranno quindi pari a:

V =

= 229,5 V

A

0

V 1

Vf = 0

τ

3

9

=

= 2 × 10 × 100 × 10−

R C

= 200 s

μ

i

2

4

+

La legge esponenziale di scarica è la seguente:

C

vc

R 4

–

t

t

t

−

−



−

v

(

τ2

τ2

0

229, 5

0

229



, 5

τ2

e

0

)

(

)

c = Vf + V − Vf

e

= +

−

e

=

B

La corrente nel ramo A-B ha verso di percorrenza opposto a quello di carica

e decresce esponenzialmente fino a zero, con la seguente legge:

Figura C2.17

Esempio 7.

t

−

Circuito di scarica.

t

τ 2

−

i

vc

229,5 e

= −

= −

= − 0 115

,

e τ2

R 4

2000

dove 0,115 A è il valore iniziale e il segno “–” indica il cambiamento di verso.

Grafici di v e i

c

Le figure C2.18 e C2.19 mostrano gli andamenti qualitativi della tensione e della corrente durante

tutto il funzionamento del circuito. Si può notare che la corrente subisce una brusca variazione nel-

l’istante t di commutazione degli interruttori, mentre la tensione non presenta salti del genere.

1

vc (V)

i (mA)

700

240

229,5

34,9

30

0

3 τ1

t

– 115

0

3 τ

t

1

Figura C2.18

Figura C2.19

Esempio 7. Grafico della tensione vc in funzione del tempo.

Esempio 7. Grafico della corrente i in funzione del tempo.

216

Modulo C • Reti elettriche capacitive

Correnti in R e in R

3

4

Osservando il circuito iniziale (figura C2.15) si può osservare che:

• nel primo periodo di funzionamento la corrente in R coincide con la corrente di carica nel

3

lato A- B, mentre nel secondo periodo è nulla (T1 aperto);

• nel primo periodo di funzionamento la corrente in R è nulla (T2 aperto), mentre nel secondo

4

periodo essa coincide con quella di scarica nel lato A- B.

I grafici delle due correnti sono riportati nelle figure C2.20 e C2.21.

i 3 (mA)

700

Figura C2.20

Esempio 7. Grafico

della corrente i 3

34,9

in funzione

del tempo.

0

3 τ1

t

i 4 (mA)

Figura C2.21

Esempio 7. Grafico

della corrente i 4

in funzione

0

3 τ1

t

del tempo.

– 115

C2.4 Rilievo sperimentale del transitorio

di carica e scarica mediante oscilloscopio

Si consideri (figura C2.22) un circuito R- C alimentato con una tensione d’ingresso Vi

di tipo impulsivo, a onda rettangolare, con duty factor 50%, ossia caratterizzata da (fi-

gura C2.23):

V

R

i

A

VM

Vi

C

Vu

0

T/ 2

t

B

T

Figura C2.22

Figura C2.23

Circuito R- C alimentato con una tensione impulsiva.

Forma d’onda della tensione d’ingresso.

C2 • Fenomeni transitori nei circuiti capacitivi

217

• andamento di tipo periodico, di periodo T e frequenza f;

• presenza di una semionda di forma rettangolare, di valore costante V e durata pari

M

a metà periodo ( duty factor 50%), con un fronte di salita e uno di discesa idealmente

verticali;

• valore nullo per tutto il semiperiodo successivo.

Una forma d’onda del genere è ideale, in quanto, in realtà, il passaggio da zero a VM

e viceversa non avverrà istantaneamente; dato però che la durata dei fronti di salita e di

discesa è molto piccola (dell’ordine dei milionesimi di secondo o meno) la si può tran-

quillamente ritenere nulla. Il comportamento del circuito, in presenza di una tensione

d’ingresso di tipo impulsivo, sarà il seguente:

• durante il semiperiodo in cui V = V è come se tra i morsetti A-B vi fosse un gene-

i

M

ratore di tensione continua pari a V : il condensatore si caricherà e la sua tensione

M

( V ) tenderà, a regime, alla tensione V ;

u

M

• durante il semiperiodo in cui V = 0 è come se tra i morsetti A- B vi fosse un cortocir-

i

cuito: il condensatore si scaricherà e la tensione V tenderà, a regime, al valore zero;

u

• nei successivi periodi i fenomeni di carica e scarica del condensatore si ripeteranno,

con le stesse modalità.

In questo discorso gioca, però, un ruolo importante il valore del periodo (e quindi

della frequenza) della tensione d’ingresso; ritenendo pari a 5τ il tempo necessario af-

finché si raggiunga il regime, la carica e la scarica saranno complete se la durata del-

l’impulso sarà sufficientemente lunga, altrimenti ambedue i fenomeni resteranno in-

completi.

Più precisamente si avrà:

a)

T

se è verificata la condizione

≥ 5τ , allora il condensatore raggiungerà le condizio-

2

ni di regime, sia durante la carica che durante la scarica;

b)

T

se, invece, si ha

< 5τ , allora sia la carica che la scarica saranno incomplete.

2

Poiché della tensione d’ingresso si conosce, in genere, la frequenza e non il pe-

riodo, conviene convertire le due disequazioni precedenti in funzione di f, otte-

nendo:

1

• caso a: T ≥ 10τ

≥ 10τ

f

Frequenza

e, quindi:

per la quale

f ≤ 1

[C2.18]

10τ

si ha la carica

completa

1

• caso b: T ≥ 10τ

< 10τ

f

Frequenza

per la quale

e, quindi:

f > 1

[C2.19]

10τ

la carica non

è completa

Gli andamenti nel tempo della tensione d’uscita, confrontati con quelli della ten-

sione d’ingresso, sono rappresentati, per i due casi, nei grafici di figura C2.24 a e b.

Nel primo caso la tensione di uscita arriva, durante la carica, al valore V e durante la

M

scarica si annulla; nel secondo caso la tensione d’uscita si stabilizza, dopo un certo

numero di periodi, tra un valore iniziale V e un valore finale V < V ; i due valori sud-

0

f

M

detti saranno tanto più prossimi tra loro quanto più è elevata la frequenza della ten-

sione d’ingresso.

218

Modulo C • Reti elettriche capacitive

v

V

V

i

M

Vu

a)

t

T ≥ 10 f ≤ 1

τ

10τ

Figura C2.24 a, b

Forme d’onda

v

delle tensioni Vi e Vu

del circuito R- C,

V

V

V

i

i

M

per due diversi valori

della frequenza

della tensione

Vu

Vu

Vf

d’ingresso

b)

V 0

(τ costante).

T < 10 f > 1

τ

t

10τ

Per visualizzare il fenomeno, e misurare anche i valori delle due tensioni e del

tempo, si può usare il circuito di prova di figura C2.25, impiegante un oscilloscopio a

doppia traccia, in grado di fornire contemporaneamente sullo schermo ambedue i se-

gnali V e V , inviati, rispettivamente, ai canali 1 (CH1) e 2 (CH2) dell’oscilloscopio.

i

u

V/div

V/div

ms/div

R

OSC.

CH1

CH2

+

Figura C2.25

G.S.

Rilievo

G.S. generatore

del transitorio

di segnali

di carica e scarica

CH1 canale 1

di un condensatore

CH2 canale 2

C

Vi

Vu

mediante

OSC. oscilloscopio

oscilloscopio:

a doppia

traccia

schema del circuito

di prova.

Per ottenere la tensione d’ingresso si usa un generatore di segnali, in grado di for-

nire tensioni con diverse forme d’onda e frequenza regolabile; si selezionerà la forma

d’onda voluta e, con l’apposito comando, si potrà variare la frequenza.

In merito alla scelta del valore di frequenza da impiegare, occorre far riferimento ai

valori di R e di C. Supponendo di scegliere:

R = 1 kΩ

C = 100 nF

si avrà:

τ =

= × 3 ×

× −9 =

× −

RC

1 10

100 10

100 10 6 s = 0,1 ms

e, quindi, la frequenza limite oltre la quale il circuito R-C non raggiunge il regime è

data da:

1

1

f

=

=

= 1000 Hz =

lim

1 kHz

10

10 × 0 1 ×

−

10 3

τ

,

Dopo aver collegato il circuito e aver regolato le scale di lettura dell’oscilloscopio

(V/div. e ms/div.) si eseguono varie prove, con frequenza crescente; è opportuno effet-

tuare almeno le seguenti quattro prove:

C2 • Fenomeni transitori nei circuiti capacitivi

219

1. f < f

1

lim (per esempio 0,5 kHz), per la quale la durata dell’impulso è tale da far cer-

tamente arrivare il circuito a regime; le tracce sullo schermo si presenteranno come

quelle della figura C2.26 a;

v

f = 0,5 kHz T = 2 ms T = 1 ms τ = 0,1 ms

τ

2

( T = 10

2

)

Figura C2.26 a, b, c, d

Forme d’onda

V

V

i

delle tensioni

M

d’ingresso

Vu

e d’uscita,

per diversi valori

a)

della frequenza.

t

2. f = f

2

lim (1 kHz), frequenza per la quale si ha la condizione limite di carica e scarica

complete (figura C2.26 b);

v

f = 1 kHz T = 1 ms T = 0,5 ms τ = 0,1 ms

τ

2

( T = 5

2

)

V

V

i

M

Vu

b)

t

3. f > f

3

lim (per esempio 2 kHz), frequenza per la quale i transitori di carica e scarica ri-

sulteranno incompleti, ma con valori di V e V

0

f abbastanza diversi tra loro (figura

C2.26 c);

v

f = 2 kHz T = 0,5 ms T = 0,25 ms τ = 0,1 ms

τ

2

( T = 2,5

2

)

V

V

i

M

V

V

u

f

V 0

c)

t

4. f >> f

e V

4

lim (per esempio 5 kHz); sullo schermo i valori di V 0

f appariranno molto

più prossimi tra loro rispetto al caso precedente (figura C2.26 d).

v

f = 5 kHz T = 0,2 ms T = 0,1 ms τ = 0,1 ms

2

( T = τ

2

)

V

V

i

M

Vu

V

V

f

0

d)

t

Dalla lettura delle divisioni sullo schermo e usando le due scale selezionate si po-

tranno rilevare, per ogni prova, i valori di: T/2 (semiperiodo dell’impulso), τ (costante

per le quattro prove e pari al valore T/10 misurato nella seconda prova), Ta ≅ 5τ (pari

a T/2 nella seconda prova), VM , V e V

0

f . Il valore sperimentale della costante di tempo

verrà poi confrontato con quello calcolabile dai parametri R e C del circuito, per valu-

tare eventuali scostamenti.





220

Modulo C • Reti elettriche capacitive

Esercizi di verifica

Esercizio 1

citazioni Un condensatore di capacità C = 100 μ F viene caricato da 0 a 100 Vmediante un circuito con costante di tempo 20 ms. Calcolare: la carica e l’energia finali; la resistenza del circuito di carica; la tensione V1 al-l’istante t1 = 40 ms; il tempo t2 dopo il quale la tensione vale 80 V.

Eser

[Risultati: Qf = 10 mC; Wf = 0,5 J; R = 200 Ω;

V = 86,5 V; t = 32,2 ms]

1

2

Esercizio 2

Un condensatore inizialmente scarico, di capacità C = 50 μ F, viene caricato mediante un generatore di tensione avente f.e.m. E = 25 V. Misurando la tensione all’istante t1 = 0,2 s si trova il valore V1 = 20 V. Calcolare la costante di tempo e la resistenza del circuito di carica.

[Risultati: τ = 0,124 s; R = 2,48 kΩ]

Esercizio 3

Per il circuito di figura C2.27, in cui il condensatore è inizialmente scarico, calcolare: la costante di tempo del circuito di carica; i valori finali della tensione e dell’energia del condensatore; la corrente iniziale di carica; la corrente i2 prima e dopo la chiusura del tasto T, disegnandone l’andamento.

A

T

+

V 0 = 0

i2

E

C = 40 nF

1

R 1 = 0,5 k Ω

R 2

C

R 2 = 2 k Ω

R

E = 50 V

1



B

Figura C2.27

Esercizio 3.

[Risultati: τ = 16 μs; Vf = 40 V; Wf = 32 μJ; I = 0,1 A; prima della chiusura: I = 20 mA, costante; 0

2

dopo la chiusura: i aumenta esponenzialmente da 0 a 20 mA]

2

Esercizio 4

Nel circuito di figura C2.28 il condensatore è inizialmente carico con tensione V0 = 30 V e, mediante la chiusura di T 1 (con T 2 aperto), viene caricato fino al raggiungimento del regime. Successivamente, aprendo T 1 e chiudendo T 2, il condensatore viene completamente scaricato sulla resistenza R3 .

Per la prima fase del processo calcolare: la costante di tempo τ1 ; la tensione finale sul condensatore; la corrente iniziale di carica; la variazione di carica elettrica sul condensatore; l’andamento nel tempo della tensione v2 .

Per la seconda fase del processo calcolare: la costante di tempo τ2 ; l’andamento della corrente nel resistore R3 ; l’energia elettrica dissipata in R3 .





C2 • Fenomeni transitori nei circuiti capacitivi

221

v 2

T1

T2

A

V 0 = 30 V

R 2

I 01 = 0,5 A

I 01

R

R 1 = 200 Ω

1

C

V

R

0

3

R 2 = 150 Ω

R 3 = 500 Ω

C = 40 μF

Figura C2.28

B

Esercizio 4.

citazioni

[Risultati: τ = 14 ms; V

= 0,2 A; Δ Q = 2,8 mC; v diminuisce esponenzialmente

1

f = 100 V; I0

2

da 30 V a zero; τ = 20 ms; i diminuisce esponenzialmente da 0,2 A a zero; W

= 0,2 J]

2

3

Eser

R3

Esercizio 5

Nella rete di figura C2.29 il condensatore C è inizialmente scarico. Calcolare il valore della corrente i3 con il tasto T aperto. Supponendo di chiudere T e di lasciare il circuito in tale condizione, calcolare: la costante di tempo del circuito di carica, la corrente iniziale nel lato capacitivo, la tensione sul condensatore e la corrente di carica al tempo t1 = 3 τ , il valore finale della tensione sul condensatore, l’andamento della corrente i3 durante il transitorio di carica. Disegnare gli andamenti della tensione vc e della corrente i3 in funzione del tempo.

+

E 1 = 200 V R 1 = 20 Ω

E

I

1

I 01

R 2

01 = 1 A

R 2 = 400 Ω

T

R 3 = 800 Ω C = 50 nF

i 3

R 1

R 3

C

Figura C2.29

Esercizio 5.

[ Risultati: I = 0,18 A; τ = 13,8 μs; I = 0,523 A; V = 136,8 V; I = 26 mA; 3

0

1

1

Vf = 144 V; andamento esponenziale crescente, da zero a 0,18 A]

Esercizio 6

Nel circuito di figura C2.30 il condensatore è inizialmente scarico. Il funzionamento del circuito è il seguente: per i primi 30 s è chiuso T1 ed aperto T2; per i seguenti 10 s è aperto T1 e chiuso T2; successivamente sono aperti ambedue gli interruttori.

Calcolare: la corrente iniziale di carica; la tensione v dopo i primi 30 s; la corrente i

c

c subito prima e subito

dopo la chiusura di T2; la tensione vc e la corrente ic al tempo finale di 40 s.

Disegnare gli andamenti di vc e ic in funzione del tempo.

T1

T2

R 1 = 500 kΩ

R 2 = 100 kΩ

+

C = 20 μF

E

ic

1

E 1 = 400 V

vc

C

R 2

R 1

Figura C2.30

Esercizio 6.

[ Risultati: I = 0,8 mA; V = 380 V; I = 0,04 mA (prima) e I = − 3,8 mA 0

1

1

1

(dopo); V = 2,56 V; I = − 0,0256 mA]

2

2





222

Modulo C • Reti elettriche capacitive

Test di verifica

Quesiti a risposta aperta

1. Dimostrare che la corrente di carica di un condensatore diminuisce all’aumentare della tensione sul conden-

citazioni

satore stesso.

2. Dimostrare che durante il processo di carica la tensione su un condensatore aumenta con incrementi sempre

minori.

Eser 3. Definire la costante di tempo del processo di carica e ricavarne l’espressione.

4. Dopo quando tempo un condensatore è carico al 99% della sua tensione finale?

5. Perché all’aumentare dei valori di R e di C aumenta la durata del periodo transitorio di carica?

6. Come variano la carica elettrica e l’energia elettrostatica durante il transitorio di carica?

7. Per quale ragione, in termini energetici, un condensatore si scarica quando viene collegato a un resistore? E

perché la corrente di scarica non permane nel tempo?

8. Spiegare cosa succede quando un condensatore, carico con tensione iniziale V , viene collegato a un bipolo 0

attivo di tensione, con tensione interna E e resistenza R. Esaminare i tre casi possibili: E > V ; E = V ; 0

0

E < V .0

9. La costante di tempo del circuito di carica è necessariamente uguale a quella del circuito di scarica?





Modulo D

Elettromagnetismo,

circuiti magnetici

Obiettivi

Prerequisiti

Scheda PRE-1 Richiami di magnetismo

Scheda PRE-2 Funzioni trigonometriche

Scheda PRE-3 Relazioni tra i dati di un triangolo rettangolo

Contenuti

• D1 Grandezze magnetiche e loro legami, circuiti magnetici

• D2 Interazioni tra circuiti elettrici e campi magnetici

• D3 Fenomeni transitori nei circuiti induttivi

Esercitazioni

• Esercizi di verifica

• Test di verifica



224

Modulo D • Elettromagnetismo, circuiti magnetici

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1.

conoscere le grandezze magnetiche e i loro legami;

2.

conoscere le principali leggi dell’elettromagnetismo e saperle associare ai

relativi fenomeni;

3.

conoscere il bipolo “induttore” e il suo comportamento circuitale;

4.

conoscere i fenomeni che avvengono durante il periodo transitorio di ma-

gnetizzazione e smagnetizzazione di un induttore;

5.

saper risolvere una rete elettrica di media complessità contenente un indut-

tore, durante il periodo transitorio.

Prerequisiti

SCHEDA PRE-1 Richiami di magnetismo

• Campo magnetico. Una regione di spazio è sede di un campo magnetico se

un magnete di prova, posto in un qualsiasi punto di quello spazio, è soggetto

a forze che tendono a farlo ruotare fino a disporlo in direzione parallela al

campo magnetico.

• Magnete di prova. Per “magnete di prova” si intende un ago magnetico

(come quello della bussola), ossia una piccola calamita, di forma stretta e al-

lungata, che può ruotare intorno a un perno centrale; esso è provvisto, come

tutti i magneti, di due poli magnetici, indicati con N (nord) e S (sud).

• Origine del campo magnetico. Un campo magnetico è generato sempre da

cariche elettriche in movimento. Nel caso dei magneti permanenti il movi-

mento di cariche è dovuto al moto degli elettroni degli atomi del magnete,

mentre nel caso degli elettromagneti è la corrente elettrica circolante entro

un filo conduttore che produce il campo magnetico.

• Linee di campo. Dette anche linee di forza, sono linee orientate che consen-

tono di rappresentare graficamente l’azione del campo magnetico. Un ma-

gnete di prova, posto in un punto del campo magnetico, sotto l’azione della

forza magnetica si orienta sempre nella direzione tangente alla linea di forza

in quel punto, mentre il verso della linea di forza va dal polo S al polo N del

magnete di prova.

Nella figura PRE-1.1 a, b sono rappresentate le linee di forza in due casi

tipici: barra magnetica rettangolare e magnete con polarità contrapposte.

• Polarità di un magnete. Le polarità di un magnete permanente o di un elet-

tromagnete sono determinate dal verso delle linee di forza: all’esterno del

magnete le linee di forza escono dal polo N ed entrano nel polo S (figura

PRE-1.1 a, b).

• Poli magnetici isolati. Non è possibile avere un magnete con una sola pola-

rità, a differenza di quanto accade per le cariche elettriche, che possono es-

sere positive o negative. Dividendo in due parti una calamita, ciascuna parte

formerà un magnete, dotato di entrambe le polarità.



Prerequisiti

225

a)

b)

N S

S

N

N S

S N

Figura PRE-1.1 a, b

S N

Le linee di forza, all’esterno del magnete che produce

N

S

il campo, segnano l’orientamento S- N del magnete di prova.

S N

SCHEDA PRE-2 Funzioni trigonometriche

Nella figura PRE-2.1 è rappresentata una circonferenza trigonometrica,

avente raggio unitario, divisa in quattro quadranti dagli assi cartesiani x e y.

y

II

I

T

B

D

t2

1

P

α

A

−1

O

C

1

x

Figura PRE-2.1

t1

Definizioni delle funzioni

III −1

IV

trigonometriche.

––

Preso un punto P sulla circonferenza, con OP = 1 in quanto corrispondente

al raggio, e individuati i punti A e C sull’asse x, B sull’asse y, T sulla retta t e D

1

sulla retta t , si definiscono le seguenti funzioni trigonometriche aventi per ar-

2

gomento l’angolo α:

CP

funzione seno:

senα =

= CP

OP



OC

funzione coseno:

cosα =

= OC

OP



AT

funzione tangente:

tgα =

= AT

OP



BD

funzione cotangente:

ctgα =

= BD

OP



L’andamento delle funzioni trigonometriche al variare di α è indicato nella

figura PRE-2.2 a, b, relativamente all’intervallo da zero a 2π, corrispondente a

un giro del punto P sulla circonferenza.



226

Modulo D • Elettromagnetismo, circuiti magnetici

tg a

α ; ctgα

ctg α a

tg αa

cos a

α ; sen α a

cos α a

sen α a

1

1

0

α

0

α

π

2 π

π

2π

−1

−1

a)

Figura PRE-2.2 a b

b)

Andamento delle funzioni

trigonometriche sen α,

cos α, tg α, ctg α

Nella tabella PRE-2.1 sono riportati i valori delle quattro funzioni per al-

nell’intervallo 0 ≤ α ≤ 2 π.

cuni valori particolari dell’angolo α.

Tabella PRE-2.1 Valori delle funzioni trigonometriche per alcuni angoli notevoli

Archi

sen

cos

tg

ctg

gradi

radianti

0

0

0

1

0

∞

π

1

30

3

3

3

6

2

2

3

π

45

2

2

1

1

4

2

2

π

3

1

60

3

3

3

2

2

3

π

90

1

0

∞

0

2

180

π

0

–1

0

∞

3π

270

–1

0

∞

0

2

360

2π

0

1

0

∞

Tra le quattro funzioni trigonometriche introdotte valgono le seguenti iden-

tità trigonometriche:

senα

α

cos

1

sen2

2

α +

α =

cos



1

tgα =

ctgα =

=

α

cos

senα

tgα



Prerequisiti

227

SCHEDA PRE-3 Relazioni tra i lati di un triangolo

rettangolo

In un triangolo rettangolo di cateti a e b e ipotenusa c (figura PRE-3.1) valgono

le seguenti relazioni, ricavabili dalla similitudine tra il triangolo dato e quello

corrispondente sul cerchio trigonometrico:

[P3.1]

a = c senα

b = c senβ

[P3.2]

a = c cosβ

b = c cosα

[P3.3]

a = b tgα

b = a tgβ

β

c

a

Figura PRE-3.1

γ = 90°

Relazioni tra i lati

α

e gli angoli di un triangolo

b

rettangolo.

Le formule scritte corrispondono alle seguenti regole:

• la misura di un cateto è uguale a quella dell’ipotenusa per il seno del-

l’angolo opposto al cateto (formule [P3.1]);

• la misura di un cateto è uguale a quella dell’ipotenusa per il coseno del-

l’angolo compreso tra cateto e ipotenusa (formule [P3.2]);

• la misura di un cateto è uguale a quella dell’altro cateto per la tangente

dell’angolo opposto al primo (formule [P3.3]).

Valgono anche tutte le relazioni ricavabili come formule inverse da quelle ri-

portate.





228D1 Grandezze magnetiche

e loro legami,

circuiti magnetici

In questa unità verranno trattate le grandezze fisiche tipiche del campo magnetico e le leggi che

le riguardano, facendo riferimento a campi magnetici prodotti da correnti elettriche circolanti en-

tro circuiti di varia conformazione. Verrà, inoltre, introdotto un bipolo caratteristico delle reti elet-

tromagnetiche, detto induttore.

D1.1 Campo magnetico prodotto

da un conduttore rettilineo

Un conduttore rettilineo, percorso dalla corrente I, genera nello spazio che lo circonda

un campo magnetico, in quanto è in grado di orientare un ago magnetico di prova, se-

condo la direzione tangente alla circonferenza passante per il punto in cui si trova l’ago

e avente come centro il punto in cui si trova il conduttore (figura D1.1). L’ago di prova

si orienta con le polarità S/ N nel verso del palmo della mano destra, con il pollice po-

sto secondo la direzione e il verso della corrente. Questo vale se il conduttore agisce da

solo nello spazio considerato, ossia se si possono ritenere trascurabili le azioni di even-

tuali altre sorgenti del campo magnetico.

Linee di forza

S

I

N

I

N

S

I

S

N

Figura D1.1

S

I

N

Campo magnetico

prodotto da un

conduttore

percorso da

corrente.

Si può pertanto dire che:

È un conduttore rettilineo percorso da corrente produce un campo magnetico

nello spazio circostante, le cui linee di forza, per ogni piano perpendicolare al

conduttore, sono delle circonferenze aventi il centro nel punto d’intersezione tra

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

229

il conduttore e il piano considerato e orientate secondo il palmo della mano de-

stra, con il pollice che indica la direzione e il verso della corrente (esperienza di

Oersted ).

Considerando un qualsiasi piano perpendicolare al conduttore, le linee di forza si

possono rappresentare come indicato nella figura D1.2 a e b, per la quale si è adottata

la convenzione comune di rappresentare la corrente uscente dal piano con la punta di

una freccia (figura D1.2 a) e quella entrante nel piano con la coda della freccia (figura

D1.2 b). L’orientamento delle linee di forza viene stabilito con la regola precedente-

mente illustrata, oppure utilizzando quella della vite destrorsa: il verso delle linee di

forza coincide con quello di rotazione della vite, quando il verso di avanzamento della

stessa corrisponde al verso della corrente.

N S

S N

I

I

Figura D1.2 a, b

Orientamento delle

linee di forza del

campo magnetico

prodotto da una

a) I “esce” dal piano

b) I “entra” nel piano

corrente.

Ci si può chiedere, a questo punto, quanto sarà “intenso” il campo magnetico in un

punto qualsiasi dello spazio attorno al conduttore. È intuitivo pensare che tale intensità

dipenderà da vari fattori; precisamente:

• dall’intensità della corrente elettrica: dato che tale corrente produce il campo, lo

stesso aumenterà in maniera direttamente proporzionale con la corrente;

• dalla distanza del punto considerato dal conduttore: all’aumentare di tale distanza

l’effetto della corrente sarà sempre più debole e, quindi, l’intensità del campo ma-

gnetico andrà man mano diminuendo;

• dal tipo di ambiente entro cui il campo si sviluppa, ambiente che può essere il

vuoto, l’aria o un qualsiasi materiale magnetico; il campo sarà tanto più intenso

quanto più il mezzo magnetico interposto sarà facilmente magnetizzabile.

D1.2 Vettore induzione magnetica

L’intensità del campo magnetico viene definita mediante il vettore induzione magne-

tica B

➝, avente la direzione tangente alla linea di forza passante nel punto considerato

e verso determinato da quello delle linee di forza (figura D1.3 a). Nel caso in esame

di campo prodotto da un conduttore, l’intensità del vettore B

➝ in un punto a distanza r

dal conduttore è data, in accordo con le osservazioni fatte nel paragrafo precedente, da:

Induzione del

μ

campo magnetico

B

I

=



[D1.1]

prodotto

π

2

r

da un conduttore

rettilineo

230

Modulo D • Elettromagnetismo, circuiti magnetici

L’espressione [D1.1] mostra che il valore di B decresce all’aumentare della distanza

r, secondo il grafico rappresentato nella figura D1.3 b.

B

I

r 1 < r 2 ⇒ B 1 > B 2

Figura D1.3 a, b

B 1

B 2

Campo magnetico

prodotto da un

B

conduttore

1

rettilineo:

B 2

andamento di B in

O

r 1

r 2

r

funzione della

a)

distanza r.

b)

Il fattore μ, dipendente dal tipo di mezzo entro cui si sviluppa il campo magnetico,

è detto permeabilità magnetica: maggiore è il valore della permeabilità magnetica,

tanto più elevato è il campo magnetico prodotto, a parità di altre condizioni. La per-

meabilità magnetica costituisce, quindi, un indice dell’attitudine del materiale a farsi

magnetizzare.

Il valore della permeabilità magnetica nel vuoto è una costante fisica, detta per-

meabilità assoluta μ , pari a:

0

μ = π

H

7

−

6

×

=

×

−

0

4

10

1, 257 10

m

Per l’aria, per i gas e, in generale, per tutti i materiali non ferromagnetici, il valore

della permeabilità μ è praticamente uguale a quello della permeabilità del vuoto.

Nello studio dell’elettromagnetismo, per definire l’intensità del vettore induzione

magnetica si parte da un altro fenomeno, che si verifica quando interagiscono un

campo magnetico e un conduttore percorso da corrente, fenomeno evidenziato dal-

l’esperienza di Faraday:

È su un filo conduttore percorso da corrente e immerso in un campo magnetico, si

sviluppa una forza che agisce in direzione perpendicolare sia al campo magne-

tico che alla corrente (figura D1.4 ).

F

B

x I

F

Figura D1.4

I

Forza prodotta dal

B

campo magnetico

su un conduttore

percorso da

corrente.

Per individuare il verso della forza si possono usare varie regole, di cui una è la re-

gola della mano sinistra: il verso della forza elettromagnetica è indicato dal pollice

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

231

della mano sinistra disposta lungo il conduttore nel verso della corrente, con le linee di

forza del campo entranti nel palmo della mano.

Ripetendo l’esperimento con vari valori della corrente si vede che il valore della

forza varia, ma rimane sempre costante il rapporto:

F = B

[D1.2]

I l

dove l è la lunghezza della parte di conduttore interessata dal campo magnetico.

Questo rapporto rappresenta, per definizione, l’intensità B del vettore induzione

magnetica nel punto dello spazio in cui è posto il conduttore, intensità che può essere

determinata sperimentalmente misurando il valore della forza prodotta da un valore di

corrente noto.

L’induzione magnetica si misura in tesla (T); per definizione si ha:

N

1 T=1 Am

La forza agente sul conduttore sarà data da:

Forza su un

F = B

conduttore posto

I l

[D1.3]

in un campo

magnetico

Ponendo nella [D1.3] I = 1 A e l = 1 m, i valori numerici di F e B coincidono e,

quindi, si ha che un campo magnetico ha induzione magnetica pari a 1 T se produce

la forza di 1 N su un conduttore di lunghezza 1 m percorso dalla corrente di 1 A.

Il valore B = 1 T indica un campo magnetico piuttosto intenso; per confronto si

consideri che il valore del campo magnetico terrestre varia da 0,6 × 10 – 4 T ai poli a

0,3 × 10 – 4 T all’equatore e, quindi, è mediamente ventimila volte più piccolo.

Calcolare il campo magnetico prodotto nell’aria da un conduttore percorso dalla corrente

I = 10 A, nei casi in cui la distanza sia 1 cm e 10 cm dal conduttore stesso.

ESEMPIO 1

■

H

Essendo μ ≅ μ = 1,257 × 10–6

, si ha nei due casi:

0

m

6

μ

×

−

×

μ

I



1, 257

10

10

−

I

6

1, 257 × 10− × 10

B

4

=

=

= 2 × 10 T

B =

=

= 0,2 × 10−4 T

1

−

2

2

π

π × ×

π

2

r



2

1 10

r

2

2

2π × 10 × 10−

1

2

e, quindi, l’intensità del campo magnetico è, nel secondo punto, dieci volte minore rispetto al

primo, diminuendo in misura inversa rispetto all’aumento della distanza.

Calcolare la forza prodotta da un campo magnetico con B = 0,5 T su un conduttore percorso

dalla corrente I = 5 A, per ogni metro di lunghezza del conduttore stesso.

ESEMPIO 2

■ Applicando l’espressione [D1.3] con l = 1 m, si ha:

F = BIl =

× × =

0,5 5 1 2,5 N

La forza elettromagnetica misurata su un conduttore di lunghezza l = 25 cm percorso dalla cor-

rente I = 4 A è pari a 0,8 N. Calcolare l’intensità del vettore induzione magnetica nel punto in

ESEMPIO 3

cui è posto il conduttore.

■ Applicando la formula [D1.2], si ha:

B F

=

=

0 8

,

= 0 8

, T

Il

×

4 0,25

232

Modulo D • Elettromagnetismo, circuiti magnetici

D1.3 Campo magnetico prodotto

da una spira circolare

Se il conduttore rettilineo di cui al paragrafo D1.1 viene avvolto in modo che formi

una circonferenza di raggio r, si ottiene una spira circolare, in cui il verso di percor-

renza della corrente può essere orario o antiorario (figura D1.5 a). Le linee di forza

del campo magnetico prodotto, che nel caso del conduttore rettilineo si disponevano

su piani tra loro paralleli, si disporranno adesso su piani perpendicolari al conduttore,

non più paralleli tra loro, ma posti su direzioni radiali, convergenti nel centro della

spira. Immaginando di tagliare la spira con un piano perpendicolare alla spira stessa,

si ottiene la rappresentazione di figura D1.5 b, in cui le linee di forza sono linee

chiuse attorno al conduttore, più dense all’interno della spira e più rade all’esterno.

Man mano che ci si avvicina al centro della spira, la lunghezza delle linee di forza au-

menta, diventando infinita per quella centrale, rettilinea, ma che va immaginata come

una linea chiusa all’infinito.

Il verso delle linee di forza può ancora essere determinato con il palmo chiuso della

mano destra, orientando il pollice secondo il verso della corrente.

A

I

r

B

I

+

Figura D1.5 a, b

Campo magnetico

prodotto da una

B

sezione A-B

spira circolare.

a)

b)

L’intensità del campo magnetico varia, a seconda del punto dello spazio conside-

rato; il valore maggiore lo si ha nel centro della spira, che è il punto che più risente del-

l’azione combinata dei due conduttori; in tale punto l’intensità del vettore induzione

magnetica è pari a:

Induzione

del campo

magnetico

B

I

= μ

[D1.4]

2 r

prodotto da una

spira circolare

Il campo magnetico risulta, quindi, tanto più intenso quanto maggiore è il valore

della corrente magnetizzante che l’ha prodotto e quanto minore è il raggio r della spira

(i conduttori risultano più vicini al punto considerato e, quindi, la loro azione magne-

tizzante è maggiore); il valore di B è, inoltre, tanto più elevato quanto maggiore è la

permeabilità del mezzo, ossia quanto più facilmente il materiale magnetico si presta a

essere magnetizzato.

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

233

Calcolare la corrente che deve circolare in una spira di raggio 1,5 cm, in aria, per produrre al

suo interno un’induzione magnetica di 0,05 T.

ESEMPIO 4

■ Utilizzando per la permeabilità il valore di quella del vuoto e ricavando la formula inversa

della [D1.4], si ottiene:

2 rB

−

2

1, 5

10 2

0, 05

I =

= ×

×

×

= 1193 A

μ

1, 257 ×

−

10 6

Il risultato ottenuto mostra che per creare un campo magnetico di valore apprezzabile oc-

corre impiegare correnti di valore molto elevato; a questo si può porre rimedio, come si vedrà in

seguito, aumentando il numero di spire in serie e usando materiali magnetici con permeabilità

magnetica molto maggiore di quella dell’aria.

D1.4 Campo magnetico prodotto da un solenoide

Si considerino due spire accostate, percorse nello stesso senso dalla stessa corrente I

(figura D1.6). Osservando i versi delle linee di forza prodotte separatamente dalle due

spire, si può osservare che all’interno e all’esterno delle spire le linee di forza hanno lo

stesso verso, mentre nello spazio tra i conduttori hanno verso opposto. Dato che le

spire sono uguali e percorse dalla stessa corrente, è lecito affermare che i due contri-

buti al campo risultante saranno uguali e opposti e, quindi, l’intensità del campo sarà

nulla nello spazio compreso tra le spire.

Per ottenere un solenoide rettilineo occorre avvolgere più spire attorno a un supporto

(figura D1.7), in modo che tutte le spire siano percorse dalla stessa corrente, nello stesso

senso. Le linee di forza del campo magnetico prodotto dal solenoide si svilupperanno sia

all’interno che all’esterno dello stesso, dando luogo alla configurazione indicata nella fi-

gura D1.7, simile a quella di un magnete permanente della stessa forma del solenoide.

Il campo magnetico avrà polarità N all’estremità del solenoide dove escono le linee di

forza ed S all’altro estremo (linee di forza entranti). Dato che il verso delle linee di forza

dipende da quello della corrente, ne consegue che invertendo il verso di percorrenza della

corrente nell’avvolgimento, si invertono le polarità del campo magnetico prodotto.

Figura D1.6

Figura D1.7

Due spire

Solenoide rettilineo.

accostate percorse

da corrente:

S

N

all’esterno

e all’interno

delle spire le linee

di forza sono

I

concordi, mentre

+

nello spazio

tra le spire esse

sono discordi.

−

+

+

I

Il campo magnetico all’interno del solenoide si può ritenere costante e l’intensità

➝

del vettore B è data da:

Induzione del

N I

campo magnetico

B

[D1.5]

= μ

prodotto

l

da un solenoide

rettilineo

dove N è il numero di spire ed l è la lunghezza del solenoide.

234

Modulo D • Elettromagnetismo, circuiti magnetici

L’espressione [D1.5], pur non essendo stata dimostrata analiticamente, si può giu-

stificare intuitivamente, considerando che:

• l’intensità del campo magnetico è direttamente proporzionale alla permeabilità del

mezzo e all’intensità della corrente magnetizzante, così come avveniva per i campi

prodotti da un conduttore e da una spira;

• all’aumentare del numero di spire aumenta B, in quanto la corrente, percorrendo le

N spire, ripete per N volte la sua azione magnetizzante;

• l’intensità del campo magnetico è inversamente proporzionale alla lunghezza del

solenoide, in quanto all’aumentare di l diventa più lungo il tratto da magnetizzare

e, quindi, meno efficace l’azione della corrente.

Se le spire vengono avvolte attorno a un supporto chiuso su se stesso, di forma cir-

colare, si ottiene un solenoide toroidale (figura D1.8), nel quale le linee di forza sono

tutte confinate all’interno delle spire. In questo caso le polarità N/ S non sono più evi-

denti, a meno che non si pratichi un’interruzione nel supporto (detta traferro), le cui

estremità costituiranno i poli N e S del magnete (figura D1.9).

B

I

+

r

–

I

Figura D1.9

S

N

I

Figura D1.8

Solenoide toroidale

I

−

+

Solenoide toroidale.

con traferro.

➝

L’intensità del vettore B può ancora essere calcolata con la formula [D1.5]; indi-

cando con r il raggio medio del toroide, la lunghezza l del solenoide sarà pari a quella

della circonferenza media e, quindi, il valore di B relativo alla linea di forza centrale

sarà dato da:

Induzione del

campo magnetico

μ N I

prodotto

B =

[D1.6]

π

da un solenoide

r

2

toroidale

Dato che la differenza di lunghezza tra le varie linee di forza è trascurabile, si può

ritenere che il valore di B calcolato con la [D1.6] sia costante per tutti i punti interni al

toroide.

Calcolare il numero di spire occorrente affinché all’interno di un solenoide rettilineo avvolto su

ESEMPIO

5

un nucleo di materiale avente μ ≅ μ , di lunghezza 15 cm, si crei un campo di induzione ma-

0

gnetica B = 0,01 T quando la corrente magnetizzante è pari a 20 A.

■ Se si ricava N dall’espressione [D1.5] si ha:

Bl

×

0, 01

0,15

N =

=

≅ 60 spire

I

×

−

μ

6 ×

1, 257

10

20

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

235

Su un solenoide toroidale, di raggio medio r = 10 cm, sono avvolte 100 spire percorse dalla cor-

rente I = 5 A. Calcolare il valore dell’induzione magnetica nei due casi seguenti:

ESEMPIO

6

a) spire avvolte su un nucleo con permeabilità magnetica circa pari a quella del vuoto;

b) spire avvolte su un nucleo con permeabilità pari a 1000 μ . 0

■ Per entrambi i casi si può usare la formula [D1.6], ottenendo:

μ N I

×

−6 ×

×

1, 257

10

100

5

caso a

B =

=

= ×

−

1 10 3 T

π r

π ×

2

2

0,10

N I

×

×

−

μ

6 ×

×

1000

1, 257

10

100

5

caso b B =

=

= 1 T

π

2

r

π ×



2

0,10

Come era logico attendersi, nel secondo caso il campo ottenuto ha un’induzione magnetica

di valore 1000 volte superiore rispetto al primo, a conferma dell’importanza della permeabilità

magnetica del materiale.

D1.5 Forza magnetomotrice e forza magnetizzante

μ N I

Riprendendo in esame la formula B =

che esprime l’intensità del vettore

➝

l

induzione B all’interno di un solenoide rettilineo, si possono definire altre due gran-

dezze che interessano lo studio dei circuiti magnetici.

Il prodotto:

F = N I

m

[D1.7]

tra il numero di spire e l’intensità della corrente magnetizzante è detto forza magne-

tomotrice (f.m.m. ).

La sua unità di misura è l’ampere, dato che il numero di spire è adimensionato.

Nella terminologia pratica si usa però misurare la f.m.m. in amperspire (Asp), per met-

tere in risalto la funzione di N.

Analogamente alla f.e.m., che è la grandezza che produce la circolazione della cor-

rente in un circuito elettrico, la f.m.m. deve essere intesa come la grandezza che pro-

duce la magnetizzazione di un circuito magnetico.

Il rapporto:

F

N I

H

m

=

=

[D1.8]

l

l

tra la f.m.m. e la lunghezza della linea di forza sulla quale essa agisce può essere defi-

nito come la forza magnetizzante e rappresenta il valore della f.m.m. per unità di

lunghezza della linea di forza.

Dalla [D1.8] si ricava immediatamente la sua unità di misura, che è l’amperspire su

metro (Asp/m), equivalente all’ampere su metro (A/m).

236

Modulo D • Elettromagnetismo, circuiti magnetici

Sostituendo l’espressione di H nella [D1.5] si ricava il legame tra B e H:

Legame

tra induzione

magnetica

B = μ H

[D1.9]

e forza

magnetizzante

L’espressione [D1.9], pur essendo stata ricavata per un caso particolare, è del tutto

generale e stabilisce la relazione tra l’induzione magnetica e la forza magnetizzante per

ogni punto del campo magnetico. Il rapporto fra le due grandezze, pari al valore della

permeabilità magnetica μ, dipende solo dal tipo di materiale entro il quale si sviluppa

il campo magnetico.

Le relazioni [D1.8] e [D1.9] possono essere interpretate nel seguente modo:

• la corrente elettrica che circola in una bobina di N spire produce una forza magne-

tizzante H direttamente proporzionale alla f.m.m. F = NI e inversamente propor-

m

zionale alla lunghezza della linea di forza interessata da tale f.m.m.; nel linguaggio

tecnico si parla di linea di forza concatenata con le N spire della bobina (figura

D1.10), nel senso che la linea di forza passa attraverso tutte le spire della bobina;

I

I

N

Figura D1.10

La linea di forza 1 è

2

concatenata con le

N spire della

bobina; la linea 2

1

solo con una parte

delle spire.

• la forza magnetizzante H non dipende dal tipo di materiale entro cui si sviluppa il

campo magnetico;

• l’intensità del campo magnetico creato, indicata tramite il modulo del vettore indu-

➝

zione magnetica B, dipende, invece, in misura direttamente proporzionale dalla per-

meabilità del materiale magnetico, vale a dire che la stessa forza magnetizzante H

produce effetti diversi a seconda del mezzo magnetico interessato dal campo.

L’espressione [D1.9] può anche essere scritta in forma vettoriale:

ur

uru

Legame tra i

➝

➝

B = μ H

[D1.10]

vettori B e H

➝

➝

In questo modo si introduce il vettore H che, essendo legato a B da una grandezza

scalare positiva, avrà le seguenti caratteristiche:

➝

• direzione e verso coincidenti con quelli del vettore B ;

➝

• intensità legata a quella di B dalla relazione:

B

H =

[D1.11]

μ

Calcolare il valore della f.m.m. e della forza magnetizzante relative allÕesempio 6.

ESEMPIO

7

■ Usando le formule [D1.7] e [D1.8] si ha:

NI

NI

500

Asp

F = NI =

×

=

100

5

500 Asp H =

=

=

= 796

m

l

2 π r



2 π 0,1

m

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

237

D1.6 Permeabilità magnetica relativa,

classificazione dei materiali magnetici

Nel paragrafo 1.2 sono state introdotte la permeabilità magnetica μ di un materiale e

quella del vuoto μ = 4 π × 10–7 H/m, detta permeabilità magnetica assoluta.

0

Riferendo il valore della permeabilità magnetica di un materiale a quella del vuoto,

si ottiene la permeabilità magnetica relativa, data dal rapporto:

μ

Definizione

μ =

di permeabilità

r

[D1.12]

μ

magnetica

0

relativa

che indica quante volte la permeabilità del materiale considerato è maggiore di quella

del vuoto, presa come riferimento. È evidente che la permeabilità relativa, essendo un

rapporto tra grandezze che hanno la stessa unità di misura, è un numero adimensionato.

A parità di forza magnetizzante H, l’induzione magnetica B creata in un materiale di

permeabilità μ e l’induzione B creata nel vuoto sono legate dal rapporto:

0

B

μ H

μ

=

=

= μ

B

μ0 H

r

μ

0

0

e, quindi:

B = μ rB 0

[D1.13]

A seconda del valore di μ r, i materiali magnetici possono essere classificati come di

Classificazione

seguito indicato.

dei materiali

magnetici

• Materiali diamagnetici, per i quali si ha μ r < 1 (μ < μ ; B < B ): in questo caso il 0

0

campo prodotto nel materiale è meno intenso di quello che si produrrebbe nel

vuoto, in quanto il materiale stesso si oppone alla magnetizzazione.

Hanno tale comportamento, per esempio, l’acqua, l’argento e il rame. È da tenere

presente che il comportamento diamagnetico non è mai vistoso, nel senso che la

permeabilità relativa, anche se inferiore a 1, non si discosta molto dall’unità. Per

esempio, la permeabilità relativa del rame è pari a 1 – 10 × 10–6.

• Materiali paramagnetici, per i quali si ha μ r > 1 (μ > μ ; B > B ): in questo caso il 0

0

campo prodotto nel materiale è più intenso di quello che si produrrebbe nel vuoto,

in quanto il materiale stesso favorisce la magnetizzazione.

Comportamento paramagnetico è presentato dall’alluminio, dal platino e, in misura

molto limitata, dall’aria, per la quale si considera, in pratica, μ = μ . Anche il com-

0

portamento paramagnetico è, in genere, poco vistoso e la permeabilità relativa su-

pera di poco l’unità. Per esempio, nel caso dell’alluminio, si ha: μ r = 1 + 22 × 10–6.

• Materiali ferromagnetici, per i quali si ha μ r >> 1 (μ >> μ ; B >> B ): per questi 0

0

materiali il comportamento paramagnetico è molto accentuato, dato che hanno va-

lori della permeabilità migliaia di volte più elevati di quella del vuoto. Il loro uso

consente di ottenere induzioni molto intense con limitati valori di H e, quindi, di

corrente magnetizzante.

Tra i metalli il più importante materiale ferromagnetico è il ferro (da cui la denomina-

zione attribuita a questi materiali); hanno questo comportamento anche il nichel e il co-

balto. Nelle applicazioni pratiche non vengono usati metalli allo stato puro, ma nume-

rose leghe, generalmente a base di ferro, e materiali particolari, denominati ferriti.

Tutti i materiali ferromagnetici perdono le loro peculiari caratteristiche e si com-

portano come paramagnetici al disopra di una certa temperatura, detta tempera-

tura di Curie, che è una grandezza tipica del materiale. Per esempio, il ferro ha una

temperatura di Curie di 770 °C.

238

Modulo D • Elettromagnetismo, circuiti magnetici

D1.7 Caratteristica di magnetizzazione

Si consideri (figura D1.11) un nucleo di materiale magnetico su cui è avvolta una bo-

bina di N spire, percorsa dalla corrente I. Sul nucleo agirà una f.m.m. Fm = NI, che darà luogo a una forza magnetizzante H = Fm/ l, essendo l la lunghezza della linea di forza

media concatenata con la bobina. All’interno del nucleo verrà prodotto un campo ma-

gnetico di induzione B = μ H, dipendente dal valore della permeabilità magnetica.

Lunghezza media

Numero

( )

di spire

N

H = Fm

Figura D1.11

Forza

magnetomotrice F

Fm = NI

m

e forza

I

I

magnetizzante H.

+

−

Supponendo di far variare la corrente I, cambieranno, di conseguenza, la f.m.m. Fm

e la forza magnetizzante H, entrambe in modo direttamente proporzionale alla cor-

rente. La variazione dell’induzione magnetica B sarà legata, oltre che ai valori assunti

da H, anche a quelli di μ; si possono avere i seguenti due casi:

• per i materiali diamagnetici e paramagnetici la permeabilità magnetica si mantiene

costante al variare di H; la legge B = μ H, analoga all’equazione y = mx, rappresenterà allora l’equazione di una retta passante per l’origine del piano cartesiano

avente H come ascisse e B come ordinate;

• per i materiali ferromagnetici la permeabilità magnetica non è costante al variare di

H e il legame tra B e H non è più di tipo lineare.

Il grafico che descrive l’andamento dell’induzione magnetica al variare della forza

magnetizzante prende il nome di caratteristica di magnetizzazione. Nel caso di ma-

teriali con μ costante si ha l’andamento lineare di figura D1.12, in cui la pendenza

della retta è proporzionale al valore della permeabilità.

B

B = μ H

O

H

Figura D1.12

Caratteristica di

magnetizzazione di

un materiale con μ

costante.

Nei materiali ferromagnetici il fenomeno della magnetizzazione è più complesso e

non si svolge linearmente, in quanto la permeabilità varia con il grado di magnetizza-

zione del materiale; nel caso di materiali non precedentemente magnetizzati si ottiene

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

239

una curva di prima magnetizzazione, avente la forma tipica mostrata nella figura

D1.13, in cui sono distinguibili vari tratti.

Nel primo tratto (fino al punto A) l’induzione aumenta poco al variare di H, a causa

di una permeabilità magnetica iniziale piuttosto bassa.

Nel tratto A- B la caratteristica diventa pressoché lineare e presenta la massima pen-

denza: questo significa che, a parità di incremento Δ H della forza magnetizzante, si ha

il massimo incremento Δ B dell’induzione.

Aumentando il valore di H oltre il punto B, l’induzione aumenta ancora, ma con in-

crementi sempre più piccoli, fino a quando, oltre il tratto B- C (detto ginocchio della

curva), interviene il fenomeno della saturazione magnetica e il materiale si comporta

come paramagnetico: l’induzione aumenta pochissimo, anche incrementando notevol-

mente il valore di H, e la curva prosegue linearmente, con pendenza circa uguale a

quella di magnetizzazione del vuoto (linea tratteggiata). In termini fisici la saturazione

è dovuta al fatto che i vari domini magnetici in cui il materiale può essere suddiviso

sono ormai tutti orientati e non possono essere ulteriormente magnetizzati; il contri-

buto del materiale al campo magnetico totale raggiunge il suo massimo e l’ulteriore

magnetizzazione è dovuta solo alla forza magnetizzante della bobina.

Dall’esame della caratteristica di magnetizzazione è possibile trarre un’interpreta-

Significato

zione geometrica della permeabilità magnetica. Considerando, infatti, il grafico di fi-

geometrico

gura D1.14, si ha che il termine:

di μ

tg α = PF

B

=

= μ

OF H

rappresenta proprio la permeabilità del materiale quando è magnetizzato nel punto P

della caratteristica. Facendo variare P lungo tutta la caratteristica di magnetizzazione

si vede che tg α varia, raggiunge un punto massimo e poi decresce, secondo l’anda-

mento rappresentato nella figura D1.14.

B

B

C

B

P

Δ B

B

μ =

μ f( H)

0 = μ0

μ H

A

α

O Δ H

H

O

F

H

Figura D1.13

Figura D1.14

Caratteristica di magnetizzazione di un

Andamento qualitativo della permeabilità

materiale ferromagnetico.

di un materiale ferromagnetico.

I valori della permeabilità magnetica e della forza magnetizzante, corrispondenti a

determinati valori di induzione magnetica, sono riportati, per i materiali ferromagnetici

di più comune impiego, nella tabella D1.1 della pagina successiva.

Per “lamiere normali” si intendono quelle composte dalla lega ferro-carbonio (ac-

ciaio normale), senza l’aggiunta di silicio; comunemente si parla di “nucleo in ferro”,

anche se sarebbe più corretto il termine “acciaio”. Le “lamiere al silicio” sono invece

formate da una lega ferro-carbonio-silicio, mentre le “lamiere a cristalli orientati” sono

quelle sottoposte a particolari procedimenti tecnologici che ne esaltano le proprietà

magnetiche in una determinata direzione di magnetizzazione.

240

Modulo D • Elettromagnetismo, circuiti magnetici

Tabella D1.1 Caratteristiche di magnetizzazione di alcuni materiali ferromagnetici e dell’aria

Materiale

AcciaIo fuso

Ghisa

Lamiere

Lamiere

Lamiere

e ferro

normali

al silicio

a cristalli

Aria

Induzione

magnetica

fucinato

orientati

B

H

μ r

H

μ r

H

μ r

H

μ r

H

μ r

H = B

μ



0

( T )

(A/m)

(A/m)

(A/m)

(A/m)

(A/m)

(A/m)

0,10

70

1140

200

400

45

1770

80

1000

Ð

Ð

80 000

0,20

90

1770

450

350

50

3180

100

1590

Ð

Ð

160 000

0,30

100

2390

800

300

60

4980

125

1910

Ð

Ð

240 000

0,40

120

2650

1300

245

70

4550

145

2200

Ð

Ð

320 000

0,50

150

2840

2000

200

90

4420

160

2500

Ð

Ð

400 000

0,60

170

2810

2800

170

130

3670

180

2650

Ð

Ð

480 000

0,70

220

2530

4000

140

170

3280

200

2800

Ð

Ð

560 000

0,80

270

2360

5500

115

230

2770

250

2550

Ð

Ð

640 000

0,90

320

2240

8000

90

330

2170

310

2310

Ð

Ð

720 000

1,00

400

1990 11 000

72

470

1700

400

2000

40

20 000

800 000

1,10

500

1750 15 000

58

630

1390

500

1750

58

15 100

880 000

1,20

620

1540 20 000

48

800

1200

700

1360

75

12 700

960 000

1,30

850

1220

Ð

Ð

1050

990

1200

860

88

11 800 1 040 000

1,40

1200

930

Ð

Ð

1350

830

2300

480

100

11 140 1 120 000

1,50

2000

600

Ð

Ð

1800

660

4000

300

140

8 500

1 200 000

1,60

3500

365

Ð

Ð

3100

410

7500

170

450

2 830

1 280 000

1,70

6000

225

Ð

Ð

5200

260

14 000

100

1 600

850

1 360 000

1,80

10 000

140

Ð

Ð

9000

160

24 000

60

Ð

Ð

1 440 000

1,90

16 000

95

Ð

Ð

14 800

100

Ð

Ð

Ð

Ð

1 520 000

2,00

25 000

64

Ð

Ð

30 000

53

Ð

Ð

Ð

Ð

1 600 000

D1.8 Isteresi magnetica

Un altro fenomeno peculiare dei materiali magnetici • lÕisteresi magnetica: magnetiz-

zando un nucleo ferromagnetico e annullando poi la forza magnetizzante H, il mate-

riale rimane magnetizzato con una induzione residua Br, anche in assenza di corrente

magnetizzante.

Per illustrare tale fenomeno si supponga di magnetizzare un nucleo di materiale fer-

romagnetico (per esempio, quello di figura D1.11) e di riportare su un grafico cartesiano

le relative coppie di valori B-H, ipotizzando che la corrente magnetizzante possa variare

sia in intensitˆ (da zero a IM) che come verso di percorrenza dellÕavvolgimento, deter-

minando, di conseguenza, una forza magnetizzante variabile tra gli estremi + HM e Ð HM;

il cambiamento di segno implica anche lÕinversione delle linee di forza del campo ma-

gnetico allÕinterno del nucleo.

Con riferimento al grafico di figura D1.15, si ha che inizialmente, facendo variare H

da zero a + HM, si ottiene lÕandamento della curva di prima magnetizzazione O- a, al ter-

mine della quale lÕinduzione magnetica assume il valore + BM.

Facendo diminuire il valore della corrente, la forza magnetizzante si riduce, il ma-

teriale si smagnetizza e si riduce di conseguenza il valore dellÕinduzione, seguendo

per˜ un andamento diverso dal precedente (curva a-b), caratterizzato da valori di B pi•

elevati, a paritˆ di H, rispetto alla prima magnetizzazione. Annullando H (corrente

nulla nella bobina) permane una induzione residua Br, dipendente dal tipo di materiale,

ossia il nucleo magnetico rimane magnetizzato anche in assenza di una causa esterna

(punto b del grafico).

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

241

B

+BM

Br

a

– Hc

b

–HM

c

O

f

+HM H

e

+ Hc

Figura D1.15

– B

Ciclo di isteresi di

r

d

– B

un materiale

M

ferromagnetico.

Questo comportamento, verificabile sperimentalmente, è giustificato dal fatto che

una parte dei domini magnetici che costituiscono il nucleo rimangono orientati nella

precedente direzione di magnetizzazione, anche in assenza della forza magnetizzante

esterna.

Invertendo il senso della corrente e facendone aumentare l’intensità fino a I , il va-

M

lore di H passa da zero a – H , a cui corrisponde l’induzione – B , secondo l’andamento

M

M

della curva b-d. Il valore – H che produce l’annullamento dell’induzione (punto c) è

c

detto forza coercitiva, dicitura derivata dal verbo “coercire” che significa forzare, co-

stringere. Esso è, infatti, il valore della forza magnetizzante che determina la smagne-

tizzazione forzata del nucleo magnetico.

Riducendo fino all’annullamento il valore della corrente, diminuisce fino a zero il

valore di H (curva d-e), però il nucleo resta magnetizzato con induzione residua nega-

tiva – B (le linee di campo hanno verso opposto al precedente). Per smagnetizzare

r

completamente il nucleo si deve far crescere positivamente H fino al valore della forza

coercitiva + H (punto f). Facendo ulteriormente aumentare fino ad H la forza magne-

c

M

tizzante, il nucleo si magnetizza nuovamente e si ritorna al punto a di induzione + B ,

M

seguendo la curva f-a.

Ripetendo le vicende descritte, senza variare il valore H , le fasi di magnetizza-

M

zione e smagnetizzazione si ripetono identicamente alle precedenti, salvo la curva di

prima magnetizzazione, che non verrà più percorsa. L’insieme delle curve a-b-c-d e

d-e-f-a viene detto ciclo d’isteresi, denominando come isteresi magnetica il com-

plesso dei fenomeni che accompagnano la magnetizzazione ciclica dei materiali fer-

romagnetici.

La forma effettiva del ciclo d’isteresi dipende dal tipo di materiale ferromagnetico,

di cui costituisce una caratteristica peculiare. In particolare, vengono denominati ma-

teriali duri quelli con elevata forza coercitiva e materiali dolci quelli che si smagne-

tizzano facilmente, in quanto aventi piccoli valori di H .

c

D1.9 Flusso magnetico

Si consideri (figura D1.16) un campo magnetico di induzione B costante, con linee di

forza rettilinee e parallele e si supponga di disporre, perpendicolarmente al campo

stesso, una superficie che abbracci le linee di forza del campo.

90°

B

Figura D1.16

Flusso magnetico:

caso della superfi-

cie perpendicolare

al vettore B➝.

242

Modulo D • Elettromagnetismo, circuiti magnetici

Si definisce flusso magnetico Φ relativo alla superficie considerata il prodotto dell’in-

tensità del vettore induzione per l’area della superficie perpendicolare alle linee di

campo:

Φ = Β S

[D1.14]

L’unità di misura del flusso magnetico è il weber (Wb); dalla [D1.14] si ha:

Wb

Wb

T 1 m2

=

×

1 T = 1

1

1

1 m2

e quindi il flusso di 1 Wb si ha quando l’induzione di 1 T interessa la superficie di 1 m2.

Il flusso magnetico è una grandezza che indica, in un certo senso, il numero di linee

di forza (che si possono denominare, a questo punto, anche linee di flusso) che si con-

catenano con una superficie normale alla loro direzione. Infatti, supponendo per con-

venzione che al valore B = 1 T corrisponda una certa densità di linee di flusso (numero

di linee per unità di superficie), il prodotto Φ = BS indicherà il numero totale di linee

di flusso che interessano la superficie considerata.

L’esame della relazione [D1.14] porta alle seguenti conclusioni:

• il flusso magnetico, a parità di superficie, aumenta con l’induzione magnetica, in

quanto sulla superficie interessata si ha una maggiore densità di linee di flusso;

• il flusso magnetico, a parità di induzione, aumenta con l’area della superficie, in

quanto, a parità di densità di linee di flusso, una superficie maggiore abbraccerà un

maggior numero di linee;

• a parità di flusso magnetico l’induzione è inversamente proporzionale alla superfi-

cie; nella figura D1.17 le due superfici si concatenano con lo stesso flusso e quindi

dovrà essere B S = B S .

1 1

2 2

Figura D1.17

B 2

Φ1 = Φ2 B 1 S 1 = B 2 S 2

Aumentando

B 1

S

Φ

1

S 2

S

la sezione del

2 > S 1 ⇒ B 2 < B 1

tubo di flusso,

l’induzione

magnetica

diminuisce.

➝

Superficie non perpendicolare al vettore B

Se la superficie piana considerata forma col vettore B

➝ un angolo α diverso da 90° (fi-

gura D1.18 a), nella [D1.14] si deve considerare l’area della superficie che si ottiene

proiettandola su un piano perpendicolare a B

➝.

α

B

Figura D1.18 a, b

b

b′

Calcolo del flusso

b

magnetico

a

α

b′ = b senα

nel caso α ≠ 90°.

a)

b)

Nell’esempio considerato la dimensione a rimane inalterata, mentre la dimensione

b diventa b′ = b senα, come evidenziato nella figura D1.18 b.

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

243

La nuova superficie sarà pari a S ′ = a b senα = S senα e il flusso magnetico sarà

dato da:

Flusso magnetico

per una

Φ = BS senα

[D1.15]

superficie

inclinata di α

➝

rispetto a B

L’espressione [D1.15] è una formula generale, nella quale rientra la [D1.14] come caso

particolare (α = 90°; senα = 1); nel caso che sia α = 0° (superficie parallela alle linee di

flusso) si ha Φ = 0, in quanto nessuna linea di flusso si concatena con la superficie.

Una spira elettrica di forma rettangolare, con lati a = 5 cm e b = 10 cm, è posta in un campo

ESEMPIO 8

magnetico di induzione B = 0,6 T. Calcolare il flusso magnetico quando l’angolo α vale: 30°,

45°, 60°, 90°.

■ La superficie della spira è pari a:

S = ab = ×

−2 ×

× −2 =

× −

5

10

10

10

50

10 4 m2

La funzione trigonometrica senα vale, nei casi indicati:

sen 30° = 0,5

sen 45° = 0,707

sen 60° = 0,866

sen 90° = 1

Applicando la formula [D1.15] nei quattro casi richiesti, si ha:

Φ

−4

4

=

°

×

×

× 0,5 = 15 × 10−

BS sen 30 =0,6

50

10

Wb

1

Φ = BS sen 45 =0,6 50 10 4

°

×

× − ×

=

× −

0 707

21 2

10 4

,

,

Wb

2

Φ

−4

4

=

°

×

×

× 0,866 = 26 × 10−

BS sen 60 =0,6

50

10

Wb

3

Φ

−4

4

=

°

×

×

× 1 = 30 × 10−

BS sen 90 =0,6

50

10

Wb

4

Come era lecito attendersi, il flusso magnetico maggiore si ha nel caso di spira perpendico-

lare al vettore induzione.

D1.10 Riluttanza e permeanza, legge di Hopkinson

Si consideri un nucleo magnetico costituito da un materiale di permeabilità magnetica

μ, con sezione perpendicolare alle linee di flusso di valore S costante e lunghezza me-

dia l, sul quale è avvolta una bobina di N spire, percorse dalla corrente I. Nella figura

D1.19 è stato rappresentato un nucleo toroidale, ma nulla cambia nel caso di un nucleo

di forma diversa.

S

N

I

I

Figura D1.19

Nucleo toroidale

+

−

di sezione circolare.

Il flusso magnetico che si crea nel nucleo è dato da:

Φ =

F

BS = HS =

m

μ

μ

S

l

244

Modulo D • Elettromagnetismo, circuiti magnetici

Il fattore:

μ

℘ = S

[D1.16]

l

è detto permeanza magnetica del nucleo e dipende dalle caratteristiche magnetiche

del materiale e dalle dimensioni geometriche del nucleo.

La grandezza reciproca della permeanza, data da:

ℜ = 1 = l

[D1.17]

℘ μ S

è detta riluttanza magnetica del nucleo e dipende anch’essa dalle caratteristiche ma-

gnetiche e dalle dimensioni del nucleo stesso.

Sostituendo la [D1.16] e la [D1.17] nell’espressione del flusso, si ottengono due di-

verse relazioni tra il flusso magnetico nel nucleo e la forza magnetomotrice del circuito

magnetizzante, che esprimono ambedue, in forma matematica, la legge di Hopkinson

dei circuiti magnetici:

Φ =℘ F

[D1.18]

m

Espressioni

della legge

di Hopkinson

Φ = Fm

[D1.19]

ℜ

Dall’espressione [D1.19] si deduce che la riluttanza è una grandezza che indica

l’opposizione di un nucleo magnetico a farsi magnetizzare; infatti, all’aumentare di ℜ

diminuisce il flusso magnetico prodotto da una data f.m.m. e quindi, se è costante S, di-

minuisce l’induzione B. L’aumento di ℜ implica la diminuzione di℘ e quindi la per-

meanza magnetica è una grandezza che indica la facilità di magnetizzazione di un

nucleo magnetico; essa rappresenta, per la [D1.18], il valore del flusso magnetico per

unità di f.m.m. Entrambe queste grandezze sono legate alla permeabilità magnetica e

alle dimensioni del nucleo. In particolare, dall’esame delle espressioni [D1.16] e

[D1.17] si deduce che:

• all’aumentare di μ la permeanza aumenta e la riluttanza diminuisce, in accordo con

il significato di permeabilità, che indica proprio la facilità di magnetizzazione di un

materiale magnetico;

• all’aumentare di S la permeanza aumenta e la riluttanza diminuisce, in quanto, a pa-

rità di altre condizioni, il flusso magnetico aumenta;

• all’aumentare di l la permeanza diminuisce e la riluttanza aumenta, dato che diminui-

sce, a parità di f.m.m., la forza magnetizzante H = Fm/ l agente sul nucleo.

La legge di Hopkinson consente di stabilire un’analogia tra circuiti magnetici ed

elettrici, secondo la seguente corrispondenza:

flusso Φ ⇔ corrente I

f.m.m. Fm ⇔ tensione V

riluttanza ℜ ⇔ resistenza R

permeanza ℘ ⇔ conduttanza G

legge di Hopkinson Φ =℘ Fm = Fm/ℜ

⇔ legge di Ohm I = GV = V/ R

Per questa ragione la legge di Hopkinson è detta anche legge di Ohm magnetica.

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

245

Unità di misura

Per definire in modo appropriato l’unità di misura della permeanza e della riluttanza si

può partire dalla seguente relazione, che verrà chiarita nel capitolo seguente, quando si

troverà un legame tra la tensione indotta in un circuito e la variazione del flusso ma-

gnetico che lo interessa:

1 Wb = 1 V × 1 s

Dalla relazione [D1.18] si ricava:

[Φ]

℘

[ ] =

Vs

[

Ω s H

F ] =

=

=

m

A

dove per la f.m.m. è stato usato l’ampere e non l’amperspire, dato che il numero di spire

è, in realtà, adimensionato ed è stata introdotta una nuova unità di misura, l’ henry (H),

pari a: 1 H = 1 Ω × 1 s.

Per la riluttanza, essendo ℜ = 1/℘, si avrà:

[ℜ] = −

H 1

Quanto sopra consente anche di giustificare l’uso dell’henry su metro come unità di

℘ l

misura della permeabilità; essendo μ =

si ricava infatti:

S

[μ] = H m = H

m2

m

Un nucleo di forma toroidale, con sezione circolare, è costituito da materiale ferromagnetico

che presenta una permeabilità relativa pari a 1500 quando l’intensità del vettore induzione è di

ESEMPIO 9

1 T. Il toroide ha diametro interno 16 cm e diametro esterno 20 cm. Calcolarne la permeanza e

la riluttanza; calcolare, inoltre, il flusso magnetico e la f.m.m. necessaria per ottenere B = 1 T.

■ Rappresentando il nucleo in sezione, si ottiene il disegno di figura D1.20, nel quale sono evi-

denziati il diametro interno D , quello esterno D , il diametro medio D corrispondente alla li-i

e

m

nea di forza centrale, e il diametro d della sezione del nucleo, perpendicolare alle linee di forza. d

Con semplici relazioni geometriche si ottiene:

D + D

+

20

16

D

D

e

i

=

=

=

=

18 cm

0,18 m

i Dm

De

m

l = π D = π ×

=

0,18

0, 565 m

m

2

2

π

D

D

20

16

d 2

π ×

2

0, 02

e

i

=

−

=

−

= 2 cm

S =

=

=

×

−4

3,14

10 m2

d

2

2

2

2

4

4

La permeabilità del nucleo magnetico è pari a:

Figura D1.20

Esempio 9.

μ = μ μ =

×

−

H

6 ×

=

×

−3

1, 257

10

1500

1, 886

10

0

r

m

Con le espressioni [D1.16] e [D1.17] si calcolano la permeanza e la riluttanza:

μ

×

−3 ×

×

−4

℘ =

S = 1,886 10

3,14

10

=

×

−

10, 5



10 7 H

l

0, 565

ℜ = l = 1 =

1

=

×

−

9, 52



105

1

H

μ

℘

×

−

S

10, 5

10 7

246

Modulo D • Elettromagnetismo, circuiti magnetici

Il flusso magnetico nel nucleo è pari a:

Φ =

= ×

× −4 =

× −

BS

1

3 14

10

3 14

10 4

,

,

Wb

La f.m.m. necessaria a produrre l’induzione di 1 T si ricava, con la legge di Hopkinson, me-

diante la formula inversa della [D1.19]:

F = ℜ

=

× 5 ×

× −

Φ 9 52 10

3 14

10 4

,

,

= 299 Asp

m

Questo valore, pari anche a NI, serve poi per dimensionare la bobina magnetizzante.

Ripetere l’esempio 9 nel caso che il nucleo toroidale sia costituito da materiale non ferroma-

ESEMPIO 10

gnetico, con μ ≅ μ .

0

■ Le dimensioni geometriche del nucleo non cambiano, mentre per le altre grandezze si ricava:

μ ≅ μ =

H

,

× −6

1 257

10

0

m

−6

−

μ

4

℘ = S = 1,257 × 10 × 3,14 × 10 =

l

1

1

6, 98 ×

−

10 10

H ℜ =

=

=

= 0,143



× 10 −

10

1

H

l

0, 565

μ S ℘ 6,98 × −

10 10

Φ =

= ×

× −4 =

× −

10

−

BS

1

3 14

10

3 14

10 4

,

,

Wb

F = ℜΦ = 0 143 × 10 × 3 14 × 10 4 = 449 × 103

,

,

Asp

m

Dai risultati ottenuti si vede che, a causa della minore permeabilità, la permeanza è diminuita

e la riluttanza è aumentata; il flusso magnetico è rimasto costante, ma la f.m.m. necessaria per

ottenerlo è aumentata. Se si eseguono i calcoli di confronto si vedrà che gli aumenti e le dimi-

nuzioni sono proprio in rapporto 1:1500, che è il valore della permeabilità relativa.

ESEMPIO 11

Mediante un flussometro (strumento per misurare il flusso magnetico) e un amperometro sono

stati misurati i valori Φ = 2 mWb nel nucleo magnetico di un solenoide e I = 5 A nella bobina

magnetizzante, composta da 500 spire. Calcolare la riluttanza e la permeanza del circuito

magnetico.

■ Dalla legge di Hopkinson scritta nella forma [D1.19] si ricava, come formula inversa:

ℜ = F = NI

500

5

m

=

× = 1 25 × 6 −

10

1

,



H

Φ

Φ

2 ×

−

10 3

e, quindi:

℘ = 1 =

1

= 0,8

×

−

10 6 H

ℜ 1,25 × 106

D1.11 Legge della circuitazione magnetica

N I

Si consideri la relazione H =



che consente di calcolare la forza magnetizzante, sia

l

per un solenoide rettilineo che toroidale, dando l’opportuno valore a l.

Da essa si ricava facilmente l’espressione:

F = NI = Hl

[D1.20]

m

che sancisce l’uguaglianza tra la f.m.m. e il prodotto Hl.

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

247

All’espressione [D1.20] si può dare un’interpretazione più generale: considerata

una linea di forza chiusa, scomponibile in tratti elementari di lunghezza Δ l , Δ l , …,

➝

1

2

Δ l , …, Δ l , per ognuno dei quali il vettore H agisce nella direzione della linea di forza,

i

n

con intensità H , H , …, H , …, H , vale la relazione:

1

2

i

n

n

Legge della

F

=

H

l

Δ

[D1.21]

mT

∑ i i

circuitazione

i =1

magnetica

dove il primo termine è la f.m.m. totale agente lungo la linea chiusa, somma delle

f.m.m. di tutte le bobine magnetizzanti concatenate con la linea considerata, mentre il

secondo termine, pari alla somma dei prodotti tra il valore assunto dalla forza magne-

tizzante e la lunghezza del tratto in cui tale valore si mantiene costante, è detta circui-

tazione del vettore H

➝.

La legge precedente prende il nome di legge della circuitazione magnetica e con-

sente di calcolare la f.m.m. necessaria per ottenere un determinato valore della forza

magnetizzante nei vari tratti di un circuito magnetico.

È importante osservare che la f.m.m. totale va calcolata tenendo conto del segno dei

vari contributi, nel senso che se una bobina esercita un’azione magnetizzante opposta

a quella assunta come positiva, la sua f.m.m. va considerata negativa nel computo della

f.m.m. totale.

Nel nucleo magnetico di figura D1.21, di spessore costante e permeabilità relativa uguale a

ESEMPIO 12

1500, la lunghezza della linea di flusso media è pari a l = 20 cm e la lunghezza della parte in

m

aria (traferro) è δ = 1 mm. Se N = 100 spire e N = 20 spire, calcolare il valore della corrente 1

2

I per avere una induzione al traferro di 0,5 T.

I

+

N 1

δ

N 2

I

Figura D1.21

–

Esempio 12.

■ Le due bobine sono collegate in serie, in quanto interessate dalla stessa corrente I. Tenendo

conto del senso di avvolgimento e del verso di percorrenza della corrente, si vede che la loro

azione magnetizzante è concorde ed è tale da orientare le linee di campo in senso orario. Per ve-

rificarlo basta porre il palmo della mano destra nel senso di percorrenza della corrente: il pollice

indicherà il verso delle linee di forza.

Le due f.m.m. si sommeranno e si avrà:

F

= F 1 + F 2 = N I

1

+ N I

2

= N

( 1 + N I

2 )

mT

m

m

e, quindi, è come se agisse una sola bobina di ( N + N ) spire.

1

2

248

Modulo D • Elettromagnetismo, circuiti magnetici

L’intero percorso della linea di forza può essere diviso in due parti:

• una parte, di lunghezza l = l − δ = 20 − 0,1 = 19,9 cm = 0,199 m

1

m

, che si svolge nel mate-

riale ferromagnetico;

• una parte, di lunghezza l

3

= = 1

= 1 × 10−

δ

mm

m , che si svolge in aria.

2

I due tratti sono magneticamente in serie, ossia sono interessati dallo stesso valore del flusso

magnetico; tutte le linee di forza, infatti, interessano sia il tratto in aria che quello nel materiale

ferromagnetico.

Φ

Φ

Le induzioni nei due tratti saranno pari a B =

e B

1

=

. Le aree delle due sezioni

2

S

S

1

2

trasversali alle linee di flusso sono praticamente uguali, in quanto il nucleo ha spessore costante

ed è del tutto trascurabile il fenomeno magnetico per il quale, passando dalla parte in ferro a

quella in aria, la larghezza del tubo di flusso tende ad aumentare (figura D1.22).

Si può ritenere pertanto che sia:

Φ

B = B = B =

1

2

S

Quello che invece non è costante nei due tratti è il valore della forza magnetizzante, data dal

Figura D1.22

rapporto B/μ, poiché il materiale ferromagnetico e l’aria hanno valori della permeabilità molto

Allargamento

diversi tra loro. Tenendo conto del valore dato B = 0,5 T, per i due tratti si avranno i seguenti va-

delle linee di flusso

lori di H:

a causa

B

B

0, 5

Asp

dell’interruzione

H =

=

=

= 265,2

1

6

del circuito

1, 257 × 10−

μ

μ μ

× 1500

m

1

0

r

magnetico

B

B

0, 5

Asp

( traferro).

H

3

=

=

=

= 398 × 10

2

6

1, 257 × 10−

μ

μ

m

2

0

Il valore 1500 volte più elevato di H rispetto ad H testimonia la maggiore difficoltà che si

2

1

incontra nel magnetizzare l’aria rispetto a un materiale ferromagnetico.

Applicando la legge [D1.21] della circuitazione magnetica alla linea di forza media, conca-

tenata con entrambe le bobine, si ha:

F

= H l

1 1 + H l

N

mT

2 2

( 1 + N I H l H l

2 )

= 1 1 + 2 2

100

(

20) = 265 2 × 0 199 + 398 × 103 × 1 × 10 3

+

−

I

,

,

120 I = 52,8 + 398

e, quindi:

52, 8 + 398

I =

= 3, 76 A

120

È da notare che la f.m.m. necessaria per magnetizzare il traferro (398 Asp) è, in realtà, non

molto maggiore di quella necessaria per la parte in ferro (52,8 Asp), nonostante l’elevata diffe-

renza tra i valori di H; questo è dovuto al fatto che la lunghezza del traferro è molto minore di

quella del nucleo ferromagnetico.

Ripetere l’esempio 12 nel caso che la bobina di N spire venga avvolta in senso opposto al-

2

ESEMPIO 13

l’altra.

■ In questo caso le due f.m.m. sono discordi e, quindi, si ha:

FmT = Fm 1 – Fm 2 = N 1 I– N 2 I = ( N 1 – N 2) I =80 I Tutto il resto dell’esercizio rimane uguale; dall’applicazione della legge della circuitazione

si ricava:

52, 8 + 398

80

52, 8

398

I =



I =

+

= 5,64 A

80

La corrente necessaria per la magnetizzazione è, in questo caso, ovviamente maggiore, dato

che una delle due bobine esercita un’azione smagnetizzante.

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

249

D1.12 Induttanza

Una bobina elettrica di N spire, avvolta su un nucleo magnetico, che può essere anche

di tipo non ferromagnetico come l’aria, costituisce un induttore. L’induttore può es-

sere visto come un bipolo, dato che interagisce con il resto del circuito a cui è collegato

mediante due morsetti (figura D1.23). Come il resistore è caratterizzato dalla resi-

stenza e il condensatore dalla capacità, anche l’induttore ha un parametro che lo iden-

tifica, l’induttanza.

L

Figura D1.23

Simbolo generale

dell’induttore.

Per definire tale parametro si consideri il funzionamento dell’induttore: quando è

percorso da una corrente di intensità costante I, esso produce un campo magnetico, le

cui linee di forza si concatenano con le spire della bobina, come nel caso del solenoide

rettilineo, che è un tipico esempio di induttore.

Il prodotto:

Φ c = NΦ

[D1.22]

tra il flusso magnetico e il numero di spire della bobina è detto flusso concatenato.

Per definizione si considera come induttanza il rapporto:

Φ

L

c

=

[D1.23]

I

tra il flusso concatenato e l’intensità della corrente che lo ha prodotto.

Se nella [D1.23] si pone I = 1 A, si vede che numericamente L e Φ c coincidono e,

quindi, si può dire che l’induttanza rappresenta il valore del flusso concatenato per

unità di corrente magnetizzante.

L’equazione caratteristica dell’induttore è data da:

Flusso

Φ

concatenato

c = LI

[D1.24]

in funzione

della corrente

Nel caso che sia L costante, la [D1.24] è l’equazione tipica di una retta passante per

l’origine, del tipo y = mx, rappresentata nella figura D1.24.

Φ c

Φ c = LI

Φ

I

O

Figura D1.24

Caratteristica

Φ = f ( I )

c

per un induttore

con L costante.

250

Modulo D • Elettromagnetismo, circuiti magnetici

Applicando la legge di Hopkinson alla [D1.23] si ottiene:

Φ

ΝΦ

N

F

℘

N

NI

℘

L

c

m

=

=

=

=

I

Ι

I

I

N 2

L = N ℘

2

=

[D1.25]

ℜ

Sostituendo nella [D1.25] l’espressione della permeanza, si ha anche:

Espressione

dell’induttanza

N 2μ S

in funzione dei

L =

[D1.26]

parametri della

l

bobina

formula che lega l’induttanza di una bobina alle sue caratteristiche costruttive.

La [D1.26] mostra che l’induttanza aumenta con il numero di spire e con la sezione

del nucleo su cui è avvolta la bobina, mentre diminuisce all’aumentare della lunghezza

del nucleo. Il valore di L dipende anche, in modo direttamente proporzionale, da quello

della permeabilità magnetica. È da rilevare inoltre che, per avere un’induttanza co-

stante per tutti i valori della corrente magnetizzante, la permeabilità deve essere co-

stante al variare del grado di magnetizzazione del nucleo.

Ciò porta alla seguente conclusione: un induttore si comporta da bipolo lineare,

presentando un’induttanza costante, solo quando è costante il valore della permea-

bilità del nucleo e, quindi, se il materiale usato non è di tipo ferromagnetico o se fun-

ziona solo sul tratto lineare della caratteristica di magnetizzazione.

L’unità di misura dell’induttanza è l’ henry (H); dalla [D1.25] si vede infatti che L,

essendo legato a ℘ da un fattore adimensionato, deve avere la sua stessa unità di mi-

sura che è, appunto, l’henry.

Calcolare l’induttanza di un solenoide rettilineo composto da 200 spire avvolte su un nucleo non

ESEMPIO 14

ferromagnetico, di diametro 2 cm e lunghezza 10 cm.

■ La sezione del nucleo è pari a:

π d 2

π × 2

2

S =

=

=

2 =

×

−4

3,14 cm

3,14

10 m2

4

4

Usando la [D1.26] con μ ≅ μ , si ottiene:

0

N μ S

×

×

−

×

×

−

2

2

6

4

200

1, 257

10

3,14

10

L =

=

=

×

1, 58

10 4

− H=0,158 mH

l

0,1

Calcolare il numero di spire occorrente per avere L = 1 mH nel caso del solenoide dell’esempio

ESEMPIO 15

14.

■ Il valore di N si ricava con la formula inversa della [D1.26]:

Ll

×

−3 ×

1 10

0,1

N =

=

= 503 spire

S

×

−6 ×

×

−

μ

1, 257

10

3,14

10 4

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

251

D1.13 Energia del campo magnetico

Quando un circuito elettrico crea un campo magnetico vi è uno scambio di energia: il

circuito, durante la fase di magnetizzazione, fornisce energia elettrica all’induttore,

energia che, a magnetizzazione conclusa, resta immagazzinata nello spazio interessato

dal campo magnetico a livello di energia potenziale, in grado di compiere lavoro, come

avviene, per esempio, in un elettromagnete che attira un pezzo di ferro. Durante la

smagnetizzazione, invece, l’energia viene restituita al circuito induttore.

Per valutare analiticamente il valore dell’energia del campo magnetico si consideri

un induttore lineare, di induttanza L costante, con le N spire percorse da una corrente

variabile i. Facendo aumentare i da zero al valore finale I, il flusso concatenato ϕ c varierà anch’esso da zero a Φ c = LI, con la legge lineare ϕ c = Li, rappresentata dal seg-

mento di retta di figura D1.25.

ϕ c

W = Φ cI

2

B

A

Φ c

Δ W

Δ ϕ c

Figura D1.25

Induttore con L

costante: l’area del

triangolo OAB

O

im

I

i

corrisponde

Δ i

all’energia

magnetica.

Prendendo in esame l’incremento finito di flusso concatenato Δϕ c e considerando il

valore medio im della corrente in tale intervallo, l’area del rettangolo evidenziato rap-

presenta il prodotto Δϕ c im. Esso equivale all’incremento di energia elettromagnetica

che si ha nell’induttore, conseguente all’incremento del flusso concatenato. Che tale

prodotto sia un’energia lo si può vedere esaminando le unità di misura:

[Δϕ c mi]= Wb × A = V ×s× A = W ×s = J

Si avrà, quindi:

Δ W = Δϕ c im

Per calcolare l’energia totale che, in seguito alla magnetizzazione del volume in-

terno all’induttore, resta immagazzinata nel componente, occorre sommare tutti i con-

tributi che si hanno quando il flusso concatenato passa da zero al valore Φ c. La somma

delle aree dei vari rettangoli corrisponde a quella del triangolo OAB e, quindi:

c

Φ

Energia

[D1.27]

W

I

=

magnetica

2

Sostituendo l’espressione Φ c = LI si ricava facilmente:

Energia

magnetica

W = 1 LI 2

[D1.28]

in funzione

2

dell’induttanza

L’energia immagazzinata in un induttore dipende, quindi, dalla sua induttanza e

dal valore della corrente magnetizzante, che gioca un ruolo importante in quanto com-

pare al quadrato: un aumento del doppio della I fa aumentare di quattro volte l’ener-

gia e così via.

252

Modulo D • Elettromagnetismo, circuiti magnetici

Si noti l’analogia tra la [D1.28] e la formula W = 1 CV 2 dell’energia del campo elet-

2

trico: la struttura matematica è la stessa, L e C hanno lo stesso ruolo, mentre vi è lo scam-

bio tra V e I, dato che un condensatore si “carica in tensione”, a differenza dell’induttore,

per il quale la grandezza che indica il livello di magnetizzazione è la corrente.

Operando sulla [D1.27] con le leggi che legano le grandezze magnetiche, si otten-

gono altre utili espressioni dell’energia del campo magnetico:

Φ I NΦ I

F

c

Φ

W =

=

⇒ W

m



=

[D1.29]

Altre espressioni

2

2

2

dell’energia

magnetica

F Φ

ΦΦ

1

1

2

W

m

=

= ℜ

⇒ W =

ℜΦ2

Φ

=

[D1.30]

2

2

2

2 ℘

Calcolare l’energia magnetica immagazzinata in un induttore di induttanza L = 5 mH, quando

ESEMPIO

16

la corrente vale 2 A. Calcolarne inoltre la riluttanza, sapendo che la bobina è composta da 100

spire.

■ Con la [D1.28] si calcola l’energia magnetica:

1

W =

LI 2 = 0 5 × 5 ×

−

10 3 × 22

,

= 10 mJ

2

Il flusso magnetico è dato da:

−3

Φ Φ

=

LI

5

10

2

c =

= ×

× = 0,1 mWb

N

N

100

La riluttanza del circuito magnetico si calcola con la formula inversa ricavabile dalla [D1.30]:

−3

ℜ = 2 W = 2 ×10 ×10

6

−1

H

Φ

(

2 10

2

0 1

, × −

10 3) = ×

2

Energia magnetica specifica

Per energia magnetica specifica si intende il rapporto tra l’energia del campo ma-

gnetico e il volume del mezzo magnetico sede del campo stesso e quindi essa rap-

presenta l’energia magnetica per unità di volume, espressa in joule su metro

cubo.

Nel caso di un induttore di lunghezza l e sezione S, il volume è dato da lS e l’ener-

gia dalla [D1.29]. Tenendo conto che F = Hl e Φ = BS, si avrà:

m

W

F Φ

HlBS

W

m

=

=

=

s

lS

2 lS

2 lS



e, quindi:

Energia

magnetica

W = 1 BH

[D1.31]

s

specifica

2

D1 • Grandezze magnetiche e loro legami, circuiti magnetici

253

Usando la relazione B = μ H si ottengono le espressioni equivalenti:

W = 1 H 2

μ

[D1.32]

s

2

B 2

W = 1

[D1.33]

s

2 μ

Nel caso di materiale magnetico con permeabilità costante, la legge B = μ H è l’e-

quazione di una retta passante per l’origine e la formula [D1.31] corrisponde all’area

del triangolo evidenziato sulla caratteristica di magnetizzazione di figura D1.26.

B

Ws = BH

2

B

Figura D1.26

Materiale

magnetico con μ

costante: l’area

evidenziata in

colore corrisponde

all’energia

magnetica

O

H

H

specifica.

La corrispondenza tra l’area compresa fra la curva di magnetizzazione e l’asse delle

ordinate e l’energia magnetica specifica vale, in realtà, anche se la caratteristica non è

lineare (figura D1.27).

B

Ws

B

Figura D1.27

Materiale

ferromagnetico

(μ variabile): l’area

evidenziata in

colore corrisponde

all’energia

magnetica

O

H

H

specifica.

Calcolare l’energia magnetica specifica del solenoide rettilineo dell’esempio 14, quando la

ESEMPIO 17

corrente magnetizzante è pari a 5 A.

■ La forza magnetizzante è data da:

F

NI

200

5

Asp

H

m

=

=

=

× = 1×104

l

l

0,1

m

L’energia specifica si calcola con la [D1.32], ottenendo:

1

2

W =

μ H 2 = 0,5 × 1,257 × −

10 6 × (104 ) = 62,85 J m3

s

2

254

Modulo D • Elettromagnetismo, circuiti magnetici

Energia persa nel ciclo d’isteresi

Si consideri (figura D1.28) una parte del ciclo d’isteresi di un materiale ferromagne-

tico, composto dalla curva di magnetizzazione f-a e da quella di smagnetizzazione a-b.

Durante le varie fasi del ciclo vi è uno scambio di energia tra il circuito esterno e

l’induttore sede del campo magnetico, precisamente:

• durante la magnetizzazione il circuito esterno fornisce energia, che viene immagaz-

zinata nello spazio sede del campo magnetico;

• durante la smagnetizzazione l’induttore restituisce energia al circuito.

B

Energia restituita dal nucleo magnetico

g

durante la smagnetizzazione

BM

a

Figura D1.28

Energia che rimane nel nucleo

Rappresentazione

b

magnetico

grafica degli

scambi energetici

durante il ciclo

+

Energia fornita al nucleo magnetico

d’isteresi.

O

f

H

durante la magnetizzazione

M

H

Nel caso in esame l’energia specifica fornita durante la magnetizzazione corri-

sponde all’area della figura piana O- f-a-g, mentre quella restituita durante la smagne-

tizzazione è data dall’area della figura b-a-g. Dato che le due curve non coincidono,

l’energia restituita è minore di quella fornita e la differenza corrisponde all’area della

figura interna O- f-a-b.

Considerando tutto il ciclo d’isteresi succede che per ogni ciclo la differenza tra

l’energia specifica fornita dal circuito elettrico magnetizzante e quella restituita a

tale circuito corrisponde all’area interna del ciclo d’isteresi ed è, quindi, tanto più

elevata quanto maggiore è l’area del ciclo stesso. Questa energia si trasforma in calore,

producendo il riscaldamento del nucleo magnetico.

Il valore dell’energia persa nell’unità di tempo corrisponde a una potenza, detta

perdita per isteresi magnetica.

B

BM

Figura D1.29

– HM

In un materiale non

O

ferromagnetico

HM H

(μ costante) non vi

sono né ciclo di

isteresi né perdite

– BM

per isteresi.

Nei materiali non ferromagnetici, di permeabilità costante, il fenomeno non si veri-

fica, in quanto, essendo le caratteristiche di magnetizzazione e smagnetizzazione li-

neari e coincidenti, non vi è isteresi e l’area interna alle curve è nulla (figura D1.29).





D1 • Grandezze magnetiche e loro legami, circuiti magnetici

255

Esercizi di verifica

Esercizio 1

Un nucleo di materiale magnetico ha permeabilità magnetica costante, con μ = 1500. Il nucleo è di forma ret-r

tangolare, con dimensioni medie 20 × 15 cm e sezione 4 cm2; su di esso è montata una bobina, attraversata da una corrente di valore 0,5 A. Calcolare il numero di spire necessario per ottenere B = 0,5 T, il flusso magnetico, citazioni

la forza magnetizzante, la permeanza, la riluttanza e l’induttanza. Supponendo di praticare nel nucleo un traferro

di spessore 0,5 mm, calcolare la corrente necessaria per ottenere lo stesso valore di B , le energie magnetiche specifiche nel ferro e nel traferro e l’energia magnetica totale.

Eser

[ Risultati: N = 372 spire; Φ = 2 × 10–4 Wb; H = 265,4 A

m ; ℘ = 1,075 × 10–6 H;

ℜ = 9,3 × 105 H–1; L = 0,149 H; I ′ = 1,034 A; W = 99,5 kJ/m3;

= 66,4 J/m3;

s0

Ws1

W = 0,0385 J]

Esercizio 2

Un nucleo magnetico di forma toroidale, di sezione circolare, con D = 30 cm e D = 25 cm, è composto da ma-e

i

teriale non ferromagnetico, con permeabilità relativa circa pari a 1. Facendo circolare nell’avvolgimento una

corrente di 2 A si ottiene un flusso magnetico di 2,5 μ Wb. Calcolare il numero di spire dell’avvolgimento, i valori dell’induzione e della forza magnetizzante, la riluttanza e la permeanza del nucleo, l’induttanza della bo-

bina, l’energia magnetica totale.

[ Risultati: N = 1751 spire; B = 5,09 mT; H = 4053 A/m; ℜ = 14 × 108 H–1;

℘ = 7,143 × 10–10 H; L = 2,188 mH; W = 4,376 mJ]

Esercizio 3

Un nucleo magnetico di forma toroidale, di sezione circolare, ha diametro esterno 18 cm e interno 14 cm. Il nu-

cleo è costituito da acciaio fuso, presenta un traferro di spessore 0,2 mm ed è magnetizzato mediante una bobina

di 500 spire. Calcolare la corrente necessaria per avere B = 0,7 T, il flusso magnetico, l’induttanza, l’energia magnetica totale, le energie specifiche del ferro e del traferro, la corrente magnetizzante necessaria per avere la

stessa induzione in assenza di traferro.

[ Risultati: I = 0,444 A; Φ = 2,2 × 10–4 Wb; L = 0,248 H; W = 0,0244 J;

W = 195 kJ/m3;

= 77 J/m3;

s0

Ws1

I ′ = 0,221 A]

Esercizio 4

In un solenoide rettilineo le spire sono avvolte in un solo strato su un nucleo di materiale con permeabilità magnetica costante con μ ≅ 1, di forma cilindrica, lungo 30 cm e con diametro d = 4 cm. L’avvolgimento è in filo tondo, r

con diametro del filo d = 0,8 mm, copre interamente il nucleo e funziona con densità di corrente 4 A/mm2.

f

Trascurando il campo esterno al solenoide, calcolare la forza magnetizzante, il flusso magnetico, l’induzione ma-

gnetica, la permeanza, la riluttanza e l’induttanza.

[ Risultati: H = 2500 A

m ; Φ = 3,95 μWb; B = 3,14 mT; ℘ = 5,26 × 10–9 H;

ℜ = 190 × 106 H–1; L = 0,741 mH]

Esercizio 5

In un solenoide rettilineo la bobina elettrica, avente 333 spire, è montata su un nucleo di materiale magnetico

avente permeabilità magnetica costante, con μ = 2500, di lunghezza 20 cm e diametro 8 cm. Calcolare la corrente r

necessaria per produrre l’induzione magnetica di 1,2 T, il flusso magnetico, l’induttanza del solenoide, l’energia

magnetica totale e specifica.

J

[ Risultati: I = 0,23 A; Φ = 6,03 mWb; L = 8,73 H; W = 0,231 J; W = 229,3 — ]

s

m3





256

Modulo D • Elettromagnetismo, circuiti magnetici

Esercizio 6

Un induttore ha L = 0,1 H e N = 250 spire. Calcolare la corrente necessaria affinché esso accumuli un’energia magnetica pari a 1,25 J. Calcolare inoltre il flusso magnetico, la f.m.m., la permeanza e la riluttanza magnetiche.

[ Risultati: I = 5 A; Φ = 2 mWb; F = 1250 Asp;

m

℘ = 1,6 μH; ℜ = 625 × 103 HÐ1]

citazioni

Eser

Test di verifica

Quesiti a risposta aperta

1. Spiegare che cosa sono le linee di forza di un campo magnetico e come si determina la loro direzione e il loro verso.

2. Definire le caratteristiche (direzione, verso, intensità) del vettore induzione magnetica.

3. Come varia l’induzione magnetica nel punto centrale di una spira circolare in funzione dell’intensità di cor-

rente e del raggio della spira?

4. Dato un solenoide rettilineo, per il quale si suppone trascurabile il campo magnetico esterno, dire come si determinano, partendo dal numero di spire, dall’intensità di corrente e dalla lunghezza del solenoide, la forza

magnetomotrice, la forza magnetizzante e l’intensità del vettore induzione magnetica.

5. Spiegare la differenza tra la forza magnetomotrice e la forza magnetizzante.

6. Dato un solenoide toroidale dire come si determinano, partendo dal numero di spire, dall’intensità di corrente e dal raggio medio del toroide, la forza magnetomotrice, la forza magnetizzante e l’intensità del vettore induzione magnetica.

7. Definire che cos’è la permeabilità relativa e classificare, in funzione di essa, i materiali magnetici.

8. Disegnare e spiegare la caratteristica di prima magnetizzazione di un materiale ferromagnetico.

9. Spiegare il fenomeno dell’isteresi magnetica.

10. Se si suppone costante la sezione di un tubo di flusso, come varia il flusso magnetico in funzione dell’induzione?

11. Indicare il legame tra il flusso e la forza magnetomotrice secondo la legge di Hopkinson.

12. Che cosa stabilisce, per un circuito magnetico chiuso, la legge della circuitazione magnetica?

13. Definire l’induttanza di un induttore.

14. Come si calcola l’energia magnetica in funzione dell’induttanza?

15. Che cos’è e da quali fattori dipende l’energia magnetica specifica?

16. Che cosa sono le perdite per isteresi magnetica?





Interazioni D2257

tra circuiti elettrici

e campi magnetici

In questa unità verranno presentati alcuni fenomeni dell’elettromagnetismo che rivestono parti-

colare interesse per le loro applicazioni in campo elettrico, in quanto costituiscono i principi fon-

damentali su cui si basa il funzionamento di varie apparecchiature, dalle macchine elettriche

(trasformatore, motori e generatori elettrici) agli strumenti di misura analogici (amperometri,

voltmetri, wattmetri ecc.).

D2.1 Forza agente su un conduttore elettrico

Nel paragrafo D1.2 è stata introdotta l’esperienza di Faraday, secondo la quale su un

filo conduttore, percorso da corrente elettrica e posto in un campo magnetico, si svi-

luppa una forza che, considerata come grandezza vettoriale, ha le seguenti caratteristi-

che:

• intensità F = BIl direttamente proporzionale al valore dell’induzione magnetica nel

punto in cui è posto il conduttore, all’intensità della corrente e alla lunghezza della

parte di conduttore interessata dal campo magnetico;

• direzione perpendicolare sia al campo magnetico che alla corrente;

• verso individuato dal pollice della mano sinistra disposta lungo il conduttore nel

senso della corrente, con le linee di forza del campo entranti nel palmo della mano.

➝

Le figure D2.1 e D2.2 mostrano la direzione e il verso del vettore F , secondo

due diverse rappresentazioni grafiche: nella prima figura le linee di forza del campo

magnetico sono perpendicolari al piano del disegno ed entranti nello stesso (indicate

dai segni + + + ...), nella seconda la corrente è perpendicolare al piano del disegno ed

Figura D2.1

Forza agente su

un conduttore posto in

un campo magnetico

I

B

di induzione B

➝ costante,

F

con linee di forza

I

entranti nel foglio.

F

Figura D2.2

Forza agente su un conduttore posto

in un campo magnetico di induzione

B➝costante, con linee di forza giacenti

su piani paralleli al foglio.

258

Modulo D • Elettromagnetismo, circuiti magnetici

entrante nello stesso (indicata dalla coda della freccia), mentre le linee di campo giac-

ciono sul piano del disegno e su quelli a esso paralleli, per una certa lunghezza l. In

ogni caso la lunghezza da considerare è sempre quella interessata dalle linee del campo

α

magnetico; la parte di conduttore fuori dall’azione del campo magnetico non è soggetta

Bt

B

ad alcuna forza.

La legge F = BIl vale quando l’induzione magnetica è costante in ogni punto del

I

Bn

conduttore elettrico. In caso contrario bisogna dividere il conduttore in tanti tratti ele-

mentari, di lunghezza Δ l , Δ l , …, Δ l , …, Δ l , su ognuno dei quali l’induzione magne-

1

2

i

n

tica, supposta perpendicolare al tratto di conduttore, vale B , B , …, B , …, B , calco-1

2

i

n

lare le forze elementari su ognuno dei tratti con la legge Δ F = B IΔ l e sommare vetto-

i

i

i

Figura D2.3

rialmente le varie forze, calcolandone la risultante.

La forza agente

sul conduttore

Si consideri ora (figura D2.3) un conduttore disposto non perpendicolarmente alla

è proporzionale

direzione delle linee di forza di un campo magnetico costante, avente la stessa

a Bn = B senα.

induzione magnetica B in ogni punto. Il vettore B può essere scomposto in due vettori

componenti, Bn perpendicolare al conduttore e Bt nella direzione del conduttore

stesso. La forza esercitata dal campo magnetico è dovuta alla componente normale del-

l’induzione, pari a B = B senα e quindi si avrà:

n

Forza agente

[D2.1]

F = B

su un conduttore

n Il = BIl senα

A seconda del valore di α la forza varierà, assumendo il valore massimo F = BIl

M

quando α = 90° (figura D2.4 a) e il valore zero quando α = 0° (figura D2.4 b). Quindi

un conduttore immerso in un campo magnetico avente la stessa direzione della cor-

rente non è soggetto ad alcuna forza.

I

α = 90° B

B

Figura D2.4 a, b

La forza agente

I

è massima se il

conduttore

è perpendicolare

alle linee di flusso,

a) α = 90°

α

sen = 1

α

b) α = 0 sen

°

α

α = 0

nulla se è allineato

con esse.

F = FM = BI

F = 0

Un conduttore di lunghezza l = 0,5 m, percorso dalla corrente I = 10 A, • posto in un campo ma-

ESEMPIO

1

gnetico di induzione costante B = 1 T. Calcolare la forza agente sul conduttore nei seguenti

casi: α = 30¡, α = 45¡, α = 60¡, α = 90¡.

■ Applicando la formula [D2.1] per i quattro casi previsti si ha:

α = °

30 ⇒ F = BIl sen °

30 = 1× 10 × 0,5 × 0,5 = 2,5 N

α = 45°⇒ F = BIl sen 45°= 1 ×10 × 0,5 × 0,707 = 3,535 N

α = 60°⇒ F = BIl sen 60°=1×10 × 0,5 × 0,866 = 4,33 N

α = 90°⇒ F = BIl sen 90°= 1×10 × 0,5 ×1 = 5 N

D2 • Interazioni tra circuiti elettrici e campi magnetici

259

D2.2 Coppia agente su una spira

Si consideri (figura D2.5) una spira elettrica, percorsa dalla corrente I, posta in un

campo magnetico di induzione costante, con linee di forza parallele tra loro. I lati BC

e AD (lati attivi) sono posti all’interno del campo per una lunghezza a, mentre i lati AB

e CD, di lunghezza d, sono fuori dal campo magnetico.

Su ognuno dei lati attivi agirà una forza F perpendicolare a B e al conduttore,

come mostrato nella rappresentazione piana di figura D2.6.

Figura D2.5

C

I

Spira posta in un campo

B

magnetico di induzione

a

B

B➝ costante. Si suppone

α

che i lati AB e CD siano

d

B

fuori dal campo.

d

F

b = d cosα

D

F

I

Figura D2.6

A

Coppia di forze agenti

α

su una spira posta in un

d

B

campo magnetico di

b

induzione B

➝ costante.

α

La forza agente su ogni conduttore di lunghezza a è data da: F = BIa.

Essendoci due forze uguali, parallele e di verso opposto, sulla spira agirà una cop-

b

pia di forze, il cui momento è dato da: C = Fb = BIab, dove b è il braccio della coppia, Figura D2.7

legato alla dimensione d della spira e all’angolo α di inclinazione della spira rispetto

Calcolo del braccio

alle linee di campo, secondo la relazione b = d cosα (figura D2.7). Sostituendo nel-

della coppia

l’espressione del momento si ha:

di forze.

C = BIad cosα

[D2.2]

Il prodotto ad tra le dimensioni della spira è pari all’area S della sua sezione interna

e, quindi, si ottiene:

C = BIS cosα

Coppia agente su

[D2.3]

una spira

L’espressione [D2.3] mostra che il momento della coppia (o, semplicemente, la

coppia) agente sulla spira varia in funzione dell’angolo α, con valori estremi dati da:

• C = C = BIS quando α = 0° (cosα = 1), ossia quando il piano della spira è paral-

M

lelo alle linee di campo e il braccio della coppia è massimo (figura D2.8 a);

• C = 0 quando α = 90° (cosα = 0), ossia quando il piano della spira è perpendicolare

alle linee di campo e il braccio della coppia è nullo (figura D2.8 b).

F

B

B

F

B

Figura D2.8 a, b

F

Spira posta in un

F

campo magnetico di

b = d

induzione B

➝

B

costante: casi α = 0°

a) α = 0°

e α = 90°.

b = d C = BIS

b) α = 90° b = 0 C = 0

260

Modulo D • Elettromagnetismo, circuiti magnetici

Coppia prodotta da un campo magnetico radiale

Per avere una coppia costante, indipendente dalla posizione della spira, il campo ma-

gnetico deve essere radiale, ossia con le linee di forza dirette tutte verso il centro della

spira e perpendicolari in ogni punto alla circonferenza che la spira stessa descriverebbe

con un movimento rotatorio intorno al proprio centro.

In questo caso il braccio delle forze è sempre pari alla dimensione d e, quindi, si ha:

Coppia su una

spira in un

campo

C = BIS

[D2.4]

magnetico

radiale

per qualsiasi posizione della spira.

Un modo per ottenere un campo magnetico radiale è quello di porre, tra le

espansioni polari di un magnete, un nucleo cilindrico di ferro dolce, in grado di modi-

ficare l’andamento delle linee di forza e di renderle radiali nel traferro circostante il nu-

cleo stesso (figura D2.9).

Figura D2.9

L’interposizione di

un nucleo di ferro

dolce tra

N

S

le espansioni polari

di un magnete

rende radiale

il campo nel

traferro.

Coppia agente su una bobina

Se invece di una spira si considera una bobina di N spire, ogni lato sarà composto da N

conduttori e quindi la forza agente su un lato sarà pari a N volte quella relativa a una

spira, come pure la coppia totale ottenuta.

Si avrà pertanto:

C = NBIS cosα

[D2.5]

Coppia agente

oppure:

su una bobina

C = NBIS

[D2.6]

a seconda che la coppia sia dovuta a un campo con linee di forza parallele o radiali.

Calcolare la coppia agente su una spira quadrata, di dimensioni 10 × 10 cm, percorsa dalla

ESEMPIO

2

corrente I = 5 A e posta in un campo magnetico di induzione costante B = 1 T con linee di forza

parallele, nelle seguenti posizioni: α = 0°, α = 30°, α = 60°, α = 90°.

■ La sezione della spira è S = 10 × 10 = 100 cm2 = 100 × 10 –4 m2; applicando la formula [D2.3]

per i diversi valori dell’angolo si ottiene:

α = 0° ⇒ C = BIS cos 0°= 1× 5 ×100 × −4

10 × 1= 500 × −

10 4 Nm

α = 30°⇒ C = BIS cos 30°= 1× 5 ×100 ×10 4

− × 0 866

,

= 433 ×10 4

− Nm

α = 60°⇒ C = BIS cos 60°= 1× 5 ×100 ×10 4

− × 0,5 = 250 ×10−4 Nm

α = 90°⇒ C = BIS cos 90°= 1× 5 ×100 × −4

10 × 0 = 0

D2 • Interazioni tra circuiti elettrici e campi magnetici

261

Ripetere l’esempio precedente nel caso di una bobina di 100 spire posta in un campo magnetico

ESEMPIO 3

con linee di forza radiali.

■ In questo caso occorre applicare l’espressione [D2.6], dato che il valore di C è indipendente

dalla posizione:

C = NBIS =

× × ×

×

−4 =

100

1

5

100

10

5 Nm

e il valore che si ottiene è pari a 100 volte quello dell’esempio 2 nel caso α = 0°.

D2.3 Forze agenti tra conduttori paralleli

Tra due conduttori percorsi da corrente, considerati per semplicità rettilinei e paralleli,

si instaurano delle forze, di attrazione o di repulsione a seconda dei versi delle correnti,

dovute al campo magnetico creato da un conduttore e agente sull’altro. La forza agente

su ogni conduttore è direttamente proporzionale al prodotto delle correnti e inversa-

mente proporzionale alla distanza tra i conduttori (figura D2.10 a, b). Questo feno-

meno fu evidenziato per la prima volta mediante l’esperienza di Ampère e le forze

agenti sui conduttori sono comunemente dette forze elettrodinamiche.

I

I 2

1

I 2

I 1

F

F

F

F

Figura D2.10 a, b

d

d

Forze

elettrodinamiche

a) Conduttori percorsi da

b) Conduttori percorsi da

tra conduttori

correnti nello stesso

correnti di verso opposto

percorsi da

verso si attirano.

si respingono.

corrente.

Nella figura D2.11 a, b è stata rappresentata la situazione che si crea su un piano

perpendicolare al conduttore, nei due casi di correnti concordi ( a) e discordi ( b).

B 1

B 2

B 1

I 1

F

F

F

F

1

2

1

2

I 2

I 1

I 2

B 2

a) Correnti nello stesso verso

b) Correnti in verso opposto

Supponendo di essere nel vuoto (o nell’aria, avente quasi la stessa permea-

Figura D2.11 a, b

bilità magnetica), l’intensità del vettore induzione B

Forze

1 creato dalla corrente I

nel

1

punto in cui è posto il conduttore 2 è data dalla [D1.1], facendo comparire d invece di r:

elettrodinamiche:

rappresentazione

μ I

➝ ➝

B

0 1

=

dei vettori F e B .

1

π

2 d

262

Modulo D • Elettromagnetismo, circuiti magnetici

Sul conduttore 2 agirà la forza F, che dipende dalla corrente I e dall’induzione B :

2

1

F = B I l, essendo l la lunghezza comune dei due conduttori. Sostituendo si ha:

1 2

μ 0 I 1 I 2 l

=

[D2.7]

F

π

2 d

Facendo lo stesso ragionamento per il conduttore 1, soggetto all’induzione B , si ot-

2

tiene la stessa espressione.

Nel caso di conduttori posti in un mezzo magnetico di permeabilità μ ≠ 1, occorre

r

considerare la permeabilità del mezzo invece di quella del vuoto, ottenendo:

Forza tra

μ μ

0 r I 1 I 2 l

conduttori

=

[D2.8]

F

π

paralleli

2 d

e la forza diventa maggiore, dipendentemente dal valore di μ .

r

Nel caso di due conduttori percorsi dalla stessa corrente (come i due fili di andata

e ritorno di un cavo elettrico), si ha I = I = I e, quindi:

1

2

Forza tra

μ μ 2

conduttori

0 r I l

paralleli con

F =

[D2.9]

π

2 d

correnti uguali

Quanto è stato detto a proposito delle forze elettrodinamiche si può così riassumere:

➔ due conduttori paralleli, percorsi da corrente, sono soggetti ognuno a una forza

di attrazione (correnti concordi) o di repulsione (correnti discordi), che aumenta

con il prodotto delle intensità delle due correnti (o con il loro quadrato, se

uguali), con la permeabilità del mezzo magnetico dove sono posti i conduttori e

con la lunghezza degli stessi; la forza diminuisce, invece, all’aumentare della di-

stanza tra i conduttori.

Calcolare le forze elettrodinamiche agenti per ogni metro di lunghezza su due conduttori, per-

ESEMPIO

4

corsi dalla stessa corrente I = 100 A, posti a distanza di 5 cm, nei seguenti due casi: in aria e

all’interno di una materiale ferromagnetico con μ = 2000.

r

■ Usando l’espressione [D2.9], con l = 1 m, μ = 1 e μ = 2000 per i due casi, si ha:

r

r

−

μ 2

6

2

0 I l

×

×

×

1,257 10

100

1

N

F =

=

=

−

0,04

π

2 d

π ×

2

2 5 10

m

μ μ 2

=

0

N

r I l

F

=

×

=

2000 0,04 80

π

2 d

m

D2.4 Induzione elettromagnetica

Il fenomeno dell’induzione elettromagnetica (da non confondere con il vettore indu-

zione magnetica), scoperto nella prima metà dell’800, consiste nella generazione di

tensioni e di correnti indotte all’interno di circuiti elettrici, interessati da un campo ma-

gnetico variabile. La variabilità del campo magnetico, e più precisamente del flusso

magnetico concatenato con il circuito, è proprio la condizione imprescindibile affinché

vi sia nel circuito la nascita di una tensione indotta, cioè provocata dalla variazione del

flusso, e di una conseguente corrente, se il circuito è chiuso.

D2 • Interazioni tra circuiti elettrici e campi magnetici

263

Se il circuito si concatena con un flusso costante nel tempo, non si crea alcuna

tensione e non circola in esso alcuna corrente.

Vari esperimenti hanno verificato tale fenomeno e hanno mostrato che il valore

della tensione indotta è direttamente proporzionale alla variazione ΔΦ del flusso

c

concatenato e inversamente proporzionale all’intervallo di tempo Δt durante il quale

si ha tale variazione, secondo la relazione:

Relazione tra

Φ

la variazione

E

c

= Δ

[D2.10]

di flusso e

t

Δ

la tensione

indotta

nota come legge di Faraday-Neumann.

L’espressione [D2.10] indica che la tensione indotta è pari al rapporto incrementale

tra le grandezze Φ e t e quindi dipende dalla pendenza della curva che lega le due

c

grandezze: quanto maggiore è la pendenza tanto più grande è la variazione ΔΦ a

c

parità di Δt e quindi tanto più elevata è la tensione indotta.

La [D2.10] giustifica anche la relazione che lega il weber al volt: essendo

ΔΦ = E Δ t, si ha che 1 Wb = 1 V × 1 s.

c

Calcolare la tensione indotta in un circuito che si concatena con un flusso variabile nel tempo

ESEMPIO 5

secondo il grafico di figura D2.12.

■ L’intervallo di tempo considerato può essere diviso in quattro intervalli elementari, durante i

quali il flusso varia linearmente, la pendenza dei singoli tratti rimane costante e, di conseguenza,

è costante anche la tensione indotta. I valori degli intervalli di tempo e delle rispettive variazioni

di flusso concatenato sono pari a:

Δ t 1 = 2 − 0 = 2 ms

Δ t 2 = 3 − 2 = 1 ms

Δ t 3 = 7 − 3 = 4 ms

Δ t 4 = 9 − 7 = 2 ms

Δ c

Φ 1 = 10 − 0 = 10 mWb

Δ c

Φ 2 = 10 −10 = 0 mWb

Δ c

Φ 3 = 12 −10 = 2 mWb

Δ c

Φ 4 = 0 −12 = 1

− 2 mWb

Applicando la [D2.10] si ricavano i corrispondenti valori della tensione indotta:

3

Φ

Δ

10

10−

c 1

Φ

Δ

0

E =

=

×

= 5 V

E

c 2

1

=

=

= 0 V

2

t

3

Δ

2 × 10−

t

1

Δ

1 ×

−

10 3

2

3

Φ

Δ

2

10−

c 3

Φ

Δ

3

12

10−

E =

= ×

= 0,5 V

E

c 4

3

=

= − ×

= − 6 V

4

t

3

Δ

4 × 10−

3

Δ t

3

2 × 10−



4

Φ c (mWb)

E (V)

Figura D2.13

Esempio 5.

12

5 V

5

Variazione della

10

tensione indotta

in funzione

del tempo.

0,5 V

0

0

2 3

7

9

t (ms)

0

2 3

7

9

t (ms)

Δ t 1 Δ t 2

Δ t 3

Δ t 4

Figura D2.12

Esempio 5. Variazione del flusso concatenato in funzione

– 6

– 6 V

del tempo.

264

Modulo D • Elettromagnetismo, circuiti magnetici

il cui grafico, in funzione del tempo, è riportato nella figura D2.13, dalla quale si può notare che:

• negli intervalli di tempo in cui la pendenza è maggiore si ha la maggiore tensione indotta;

• negli intervalli di tempo in cui il flusso concatenato rimane costante la tensione indotta è

nulla;

• negli intervalli di tempo in cui il flusso concatenato diminuisce (variazione negativa) si in-

verte il segno della tensione.

Se il circuito che subisce il fenomeno dell’induzione elettromagnetica è chiuso e

non vi è alcun altro generatore in grado di far circolare corrente, la tensione indotta si

comporta da forza elettromotrice e genera una corrente che, a sua volta, provoca un

campo magnetico indotto. Esperimenti successivi a quelli di Faraday hanno dimostrato

che la corrente indotta genera un campo magnetico che si oppone alle variazioni di

quello induttore; se il flusso concatenato induttore tende a diminuire il campo indotto

ha un effetto magnetizzante, concorde con quello induttore, e viceversa.

Queste osservazioni hanno portato alla formulazione della legge di Lenz:

➔ il verso della tensione indotta è sempre tale da opporsi alla variazione del flusso

concatenato induttore.

Per tener conto di tale opposizione, nella relazione [D2.10] viene spesso posto il se-

gno “–”, esprimendo matematicamente la legge di Faraday-Neumann-Lenz nel modo

seguente:

Legge di Faraday-

Φ

Neumann-Lenz

E

c

= − Δ

[D2.11]

t

Δ

Nel prosieguo della trattazione si userà spesso anche la formulazione senza il se-

gno: il non tenere conto del segno “−” è una procedura corretta se, nell’attribuire il

verso della tensione indotta, si tiene conto del fatto che la stessa deve opporsi alla va-

riazione del flusso induttore.

Dall’espressione [D2.10] si ricava:

Espressione

dell’impulso

E t

Δ = ΔΦ

[D2.12]

c

di tensione

Il prodotto EΔ t, pari alla variazione del flusso concatenato, è detto anche impulso

di tensione; esso si misura in weber o in volt per secondo e corrisponde, sul grafico

E = f( t), all’area del rettangolo elementare avente altezza E e base Δ t.

D2.5 Tensione indotta in un conduttore

in moto relativo rispetto al campo magnetico

Si consideri (figura D2.14) un conduttore elettrico che si muove di moto rettilineo uni-

forme, con velocità costante v, in un campo magnetico di induzione B costante, le cui

linee di forza sono tra loro parallele ed “entranti” perpendicolarmente nel piano del di-

segno. Il conduttore è collegato, mediante due guide conduttrici, a un resistore esterno

di resistenza R; si suppone che la resistenza propria del conduttore e quella delle guide

sia trascurabile rispetto a R.

Tutto il complesso costituirà una bobina con N = 1 spira, di sezione S variabile in

funzione della posizione del conduttore, concatenata con un flusso Φ c = NΦ = Φ = BS

che sarà anch’esso variabile con la sezione e quindi sul conduttore verrà indotta una

tensione che, comportandosi da f.e.m., farà circolare una corrente I, dato che il cir-

cuito è chiuso e non vi sono altri generatori.

D2 • Interazioni tra circuiti elettrici e campi magnetici

265

H

H′

I

I

v

B

R

Fr

Fm

K

K′

Figura D2.14

Conduttore in moto

t 1

t 2

rettilineo uniforme

in un campo

Δ s

b

magnetico

di induzione B

➝

costante:

a

funzionamento

da generatore.

Se nell’intervallo di tempo Δ t = t – t il conduttore ha percorso lo spazio

2

1

Δ s = vΔ t, la variazione del flusso concatenato è stata pari a:

Φ

Δ

= c

Φ

(

)

( Δ )

c

2 − Φ c 1 = BS 2 − BS 1 = Bbl − Bal = Bl b − a = Bl − s La tensione indotta è data da:

ΔΦ

( Δ )

c

Bl − s

E

Bl s

= −

= −

= Δ

t

Δ

t

Δ

t

Δ

Δ s

Il rapporto

è pari alla velocità di traslazione del conduttore e quindi si avrà:

= v

Δ t

Tensione indotta

E = Blv

[D2.13]

in un conduttore

in movimento

ossia:

➔ la tensione indotta in un conduttore che si muove di moto traslatorio in un campo

magnetico di induzione costante è direttamente proporzionale ai valori dell’indu-

zione magnetica, della velocità e della lunghezza del conduttore interessato dalle

linee di flusso.

È facile constatare che allo stesso risultato si sarebbe arrivati facendo traslare le li-

nee di campo con il conduttore fermo, alla stessa velocità, ma in senso opposto; questo

perché la velocità che compare nella [D2.13] è la velocità relativa del conduttore ri-

spetto al campo magnetico, pari alla differenza vettoriale tra le due velocità. Se en-

trambi i sistemi (circuito elettrico e magnete induttore) si muovessero alla stessa velo-

cità e nello stesso senso, non ci sarebbe tensione indotta, dato che il conduttore risulte-

rebbe fermo rispetto al campo magnetico.

La presenza di una tensione in un circuito chiuso determina la circolazione di

una corrente che, per la legge di Lenz, deve opporsi alla causa che l’ha determinata.

Dato che, nel caso in esame, il flusso concatenato diminuisce, la corrente deve pro-

durre un campo magnetico avente lo stesso verso di quello preesistente e quindi

deve circolare in senso orario nella spira e dal punto K al punto H nel conduttore (fi-

gura D2.14).

Affinché la corrente possa circolare in questo senso, la tensione indotta deve com-

portarsi da f.e.m., con la polarità positiva in H e negativa in K.

266

Modulo D • Elettromagnetismo, circuiti magnetici

Il valore della corrente circolante è dato da:

H

I

+

I E Blv

=

=

[D2.14]

R

R

E

R

–

Si è ottenuto, in questo modo, un generatore elettrico elementare, che forza la cir-

colazione della corrente sul circuito esterno, dalla sua polarità positiva a quella nega-

tiva (figura D2.15).

K

La polarità della tensione indotta può essere stabilita, oltre che con il ragionamento

Figura D2.15

precedente, anche con la regola di Fleming o delle tre dita della mano destra (figura

Funzionamento

D2.16): disponendo il medio, l’indice e il pollice a 90° tra loro, vi è la seguente corri-

da generatore:

spondenza:

schema elettrico

equivalente.

medio ⇒ indica la polarità della grandezza elettrica (tensione indotta)

indice ⇒ indica il verso della grandezza magnetica (vettore induzione)

pollice ⇒ indica il verso della grandezza meccanica (vettore velocità)

v (pollice)

La circolazione della corrente nel conduttore fa nascere una forza meccanica (con-

duttore percorso da corrente, posto in un campo magnetico), diretta nella direzione del

moto, ma in verso opposto (figura D2.14), in base alla regola della mano sinistra ri-

chiamata al paragrafo D2.1.

90

Tale forza è da intendere come

°

forza resistente, in quanto opposta alla direzione del

B

90°

moto: per far muovere il conduttore a velocità v costante occorre allora applicare una

(indice)

90°

forza motrice uguale e opposta a quella resistente esercitata dal campo, in modo da

avere:

E –

+

Fm − Fr = ma = 0

Fm = Fr = F = BIl

(medio)

dato che v = costante implica un’accelerazione nulla.

Figura D2.16

Quanto descritto corrisponde al comportamento da generatore elettrico, al quale

Regola delle tre dita

il sistema meccanico esterno fornisce la forza motrice che determina il movimento

della mano destra

della parte mobile, movimento a cui si oppone il sistema elettromagnetico, mediante la

( di Fleming)

forza resistente. La tensione indotta si comporta da forza elettromotrice e determina la

per individuare il

verso della tensione

circolazione della corrente elettrica verso l’utilizzatore esterno, così come avviene nei

indotta.

bipoli generatori.

Si consideri ora (figura D2.17) lo stesso sistema di figura D2.14, ma alimentato da un

generatore di corrente costante I. I fenomeni elettromagnetici che avvengono sono gli

stessi, ma la loro sequenza logica cambia. In particolare si ha che:

H

H′

I

I

v

B

V

Fr

Fm

Figura D2.17

K

K′

Conduttore in moto

rettilineo uniforme

t 1

t 2

in un campo

magnetico

Δ s

b

➝

di induzione B

costante:

a

funzionamento

da motore.

D2 • Interazioni tra circuiti elettrici e campi magnetici

267

• la corrente I, circolando da H verso K nel conduttore posto in un campo magnetico,

fa nascere una forza motrice F = BIl, diretta verso destra;

m

• supponendo che questa forza motrice sia contrastata da una forza resistente F ap-

r

plicata da un sistema meccanico esterno, uguale e opposta a F , il conduttore si

m

muoverà di moto rettilineo uniforme verso destra;

• sul conduttore, a causa della diminuzione del flusso concatenato con la spira, na-

sce una tensione indotta E = Blv, positiva in H e negativa in K, che si comporta

come forza controelettromotrice, in quanto contrasta la circolazione della corrente

I del generatore; essa, infatti, tenderebbe a creare una circolazione di corrente in

senso orario nella spira, in modo da rinforzare il flusso concatenato che è dimi-

nuito (figura D2.18).

Si ottiene, in questo modo, il comportamento da motore elettrico in cui il si-

stema elettromagnetico crea la forza motrice che determina il movimento della parte

mobile, movimento a cui si oppone il carico meccanico collegato al motore, mediante

la forza resistente. La corrente elettrica deve essere fornita da un generatore esterno e

a essa si oppone la tensione indotta, così come avviene negli utilizzatori attivi.

H

Figura D2.18

Figura D2.19

Funzionamento

La tensione indotta

I

da motore: schema

nel conduttore dipende

+

I

v

elettrico equivalente.

n

solo dalla componente

v

α

E

V

n = v sen

normale

α

vt = v cosα

v➝ n della velocità.

–

vt

v

B

K

Se il conduttore (figura D2.19) si muove nel campo magnetico in direzione non

perpendicolare alle linee di forza, occorre scomporre il vettore velocità nelle seguenti

componenti:

• velocità tangenziale v = v cosα, che non produce alcuna tensione indotta, in

t

quanto origina un movimento che “non taglia” le linee di flusso del campo e quindi

non fa variare il flusso concatenato;

• velocità normale v = v senα, dalla quale dipende la tensione indotta, essendo l’u-

n

nica componente che determina la variazione del flusso concatenato.

L’espressione [D2.13] diventa pertanto:

Tensione indotta

E = Blv

in un conduttore

n = Blv senα

[D2.15]

in movimento

(α ≠ 90°)

Per il sistema elettromagnetico di figura D2.14 la corrente indotta è pari a 5 mA, R = 1 kΩ ,

B = 1 T, l = 0,5 m. Calcolare la velocità normale di traslazione del conduttore e la tensione in-

ESEMPIO 6

dotta.

■ La tensione indotta è data da:

E = IR = ×

−

5

10 3 × 1 × 103 = 5 V

Dalla [D2.13] si ricava:

v

E

=

=

5

= 10 m/s

Bl 1× 0,5

268

Modulo D • Elettromagnetismo, circuiti magnetici

D2.6 Funzionamento da generatore e da motore,

potenza elettrica e meccanica

Nel paragrafo precedente sono stati descritti i principi di funzionamento elementari dei

generatori e dei motori elettrici, di tipo elettromagnetico; le macchine elementari viste

sono del tutto ideali e hanno un movimento di traslazione, non rotatorio come avviene

in pratica. Nonostante questi limiti, i concetti espressi sono pienamente validi e pos-

sono essere approfonditi considerando le potenze in gioco nei due casi.

Generatore elettrico

Un generatore elettrico è, in generale, un sistema che trasforma la potenza meccanica

P fornita da un motore primo nella potenza elettrica P data a una rete elettrica utiliz-

m

e

zatrice (figura D2.20). Indicando con P la potenza persa nel blocco di generazione, il

p

bilancio delle potenze impone che sia:

P = P + P

m

p

e

[D2.16]

Figura D2.20

Schema a blocchi

di un sistema di

trasformazione

della potenza

Motore

Pm

Generatore

Pe

Utilizzatore

primo

elettrico

elettrico

meccanica

in elettrica.

Nel caso di figura D2.14 la potenza meccanica fornita dall’esterno è quella che

serve a far muovere il conduttore nel campo magnetico e quindi è legata alla forza mo-

trice secondo la relazione:

P = F v

m

m

La potenza elettrica è quella che il sistema fornisce al resistore esterno, data da:

P = EI

e

Il sistema che genera potenza elettrica è stato considerato ideale, in quanto non si è

tenuto conto né dell’attrito né della resistenza elettrica del filo generatore. Le due po-

tenze, meccanica ed elettrica, dovranno quindi essere uguali. Si ha infatti:

Pm = Fmv = BIlv = BlvI = EI = Pe

Motore elettrico

Un motore elettrico è, in generale, un sistema che trasforma la potenza elettrica P for-

e

nita da una rete elettrica di alimentazione nella potenza meccanica P data a un utiliz-

m

zatore meccanico (figura D2.21). Indicando con P la potenza persa nel blocco motore,

p

il bilancio delle potenze impone che sia:

P = P + P

[D2.17]

e

p

m

Nel caso di figura D2.17 la potenza elettrica fornita dall’esterno è pari a:

P 5 VI 5 EI

e

D2 • Interazioni tra circuiti elettrici e campi magnetici

269

dato che la tensione V imposta dal generatore è uguale a quella indotta, avendo trascu-

Figura D2.21

rato le cadute di tensione interne.

Schema a blocchi di

un sistema di

trasformazione

P

della potenza

e

Pm

Rete elettrica

Motore

Utilizzatore

elettrica

di alimentazione

elettrico

meccanico

in meccanica.

La potenza meccanica che il sistema fornisce all’esterno è legata alla forza motrice

prodotta dal motore, secondo la relazione:

Pm = Fmv = BlIv = BlvI = EI

ed è esattamente pari a quella elettrica, avendo considerato il sistema privo di perdite

di potenza.

Il sistema funzionante da motore di figura D2.17 viene alimentato con tensione V = 5 V.

ESEMPIO 7

Sapendo che B = 1 T e l = 0,20 m, calcolare la velocità del conduttore necessaria per avere una

potenza meccanica di 10 W.

■

P

10

Essendo P = P e V = E, la corrente circolante è data da: I

e

=

=

= 2 A

m

e

V

5

Pm

P

10

La velocità del conduttore dovrà essere uguale a: v

m

=

=

=

= 25 m/s

Fm BlI 1× 0,2 × 2

D2.7 Tensione indotta in una spira

rotante in un campo magnetico

Si supponga che una spira aperta di forma rettangolare (figura D2.22), di dimensioni l e

d, venga posta in rotazione con velocità angolare ω costante all’interno di un campo ma-

gnetico di induzione B costante, con linee di forza perpendicolari all’asse della spira. Il

movimento della spira presuppone che sulla stessa agisca una coppia motrice, in grado di

produrne la rotazione. Si ipotizza, inoltre, che i lati FG e MN siano attivi durante il movimento, mentre i lati FN e GM siano posti fuori dal campo magnetico.

Rappresentando lo schema su un piano perpendicolare alla spira stessa, si ottiene la

figura D2.23

➝

, nella quale la velocità v è quella periferica di ogni conduttore, legata alla

velocità angolare dalla relazione:

d

v = ω

ω

r =

2

G

d

M B

F

Figura D2.22

Spira rotante

in un campo

magnetico

di induzione B

➝

costante.

ω

N

270

Modulo D • Elettromagnetismo, circuiti magnetici

La componente della velocità che “taglia” le linee di flusso è quella normale, per-

pendicolare alle linee di campo e data da:

ω d

v = senα = ω senα =

senα

n

v

r

2

Su ogni conduttore attivo, in movimento all’interno del campo magnetico, nasce

una tensione indotta E , data dall’espressione [D2.15]:

c

d

E = Blv senα

ω

= Bl

senα

c

2

le cui polarità, individuate con la regola delle tre dita della mano destra, sono riportate

nella figura D2.24. Le tensioni indotte nei due conduttori hanno lo stesso valore e agi-

scono in modo concorde tra loro e quindi la tensione indotta nella spira sarà la somma

delle due:

ω d

E = 2 E = 2 Bl

senα = B lω



d senα

[D2.18]

s

c

2

Essendo ld = S la sezione della spira, il prodotto Bld = BS = Φ rappresenta il flusso

M

magnetico massimo che si può concatenare con la spira, ossia il flusso che la spira ab-

braccia quando è perpendicolare alle linee di campo (α = 0°).

Considerando inoltre che α è lo spostamento angolare della spira rispetto alla posi-

zione verticale di partenza ( t = 0), dato da α = ω t, e sostituendo nella [D2.18] si ottiene:

e = ω Φ sen (ω t

[D2.19]

)

s

M

dove con la lettera minuscola è stato evidenziata la variabilità nel tempo della tensione

indotta.

La relazione [D2.19] è molto importante: da essa si vede che:

➔ la tensione indotta in una spira che si muove di moto circolare uniforme in un

campo magnetico di induzione costante non è costante nel tempo, ma varia con la

funzione sen (ωt ), ossia varia con legge sinusoidale.

– G

d

B

Figura D2.23

Scomposizione della

Ec

B

velocità nelle sue

vn

+ M

α

v

componenti,

t

v

vn

normale e

+

r

F

tangenziale.

vn

Ec

ω

v

v

B

n

vt

+

Figura D2.24

Es

Polarità delle

–

N –

tensioni indotte.

D2 • Interazioni tra circuiti elettrici e campi magnetici

271

Si è ottenuta, in questo modo, una tensione alternata sinusoidale.

Dato che il seno di un angolo può assumere al massimo il valore uno, indicando con

E = ω Φ il valore massimo della tensione sinusoidale, la (D2.19) diventa:

M

M

Tensione indotta

e =

( )

s

EM sen ω t

[D2.20]

in una spira

rotante

L’andamento nel tempo della tensione e è rappresentato nella figura D2.25: la ten-

s

sione varia periodicamente, riprendendo gli spessi valori a ogni giro della spira. Le po-

sizioni della spira relative ai valori α = 0, α = π/2, α = π, α = 3π/2, α = 2π, sono ri-

portate nella figura D2.26 a, b, c, d.

es

EM

π

3π

5 π

0

2

π

2

π

2

2

Figura D2.25

ω t

Andamento

sinusoidale della

tensione indotta

Ð EM

nella spira.

1

2

α = π

3

2

α = π

2

α = 0

α = π

α = 2π

2

1

1

2

B

B

B

B

2

1

a) es = 0

b) es = EM

c) es = 0

d) es = – EM

In merito ai fenomeni elettromagnetici che si hanno nel caso della spira rotante, si

Figura D2.26 a, b, c, d

possono ripetere le considerazioni fatte per il conduttore in movimento traslatorio; bre-

Posizioni tipiche

vemente si può osservare che:

della spira: la

tensione è nulla

quando la spira è

• si ha tensione indotta anche se la spira è ferma e ruota il campo magnetico, dato che, an-

perpendicolare

che in questo caso, conta la velocità relativa della spira rispetto al campo;

al vettore B

➝.

• nel funzionamento da generatore la spira è posta in rotazione da un motore primo

esterno, che fornisce la coppia motrice e la potenza meccanica, mentre la spira ero-

gherà corrente (e, quindi, potenza elettrica) all’utilizzatore elettrico collegato ai

suoi capi (la tensione indotta si comporta da f.e.m.); su ogni lato della spira nascerà,

a causa del campo magnetico, una forza meccanica e quindi una coppia di forze

avente la funzione di coppia resistente;

• nel funzionamento da motore la spira è alimentata da un generatore elettrico esterno

che fornisce la potenza elettrica (la tensione indotta si comporta da f.c.e.m.); la cop-

pia di forze generate dal campo magnetico ha funzione di coppia motrice e pone in

rotazione la spira che trasmette il suo moto al carico meccanico, moto al quale si

opporrà la coppia resistente del carico.

272

Modulo D • Elettromagnetismo, circuiti magnetici

Calcolare la tensione massima che si ha in una spira che ruota con velocità di 1000 giri /min in

ESEMPIO

8

un campo magnetico di induzione B = 1,2 T e ha una sezione di 200 cm2. Calcolare, inoltre, la

tensione indotta dopo 1/8 di giro.

■ Una velocità di 1000 giri/min corrisponde a 1000/60 giri/s; dato che 1 giro = 2π radianti, la

velocità angolare sarà data da:

× π

ω = 1000

2

= 104,7 rad s

60

Il flusso massimo è pari a:

Φ = BS =

×

×

−4 =

1, 2

200

10

24 mWb

M

e, quindi, il valore massimo della tensione indotta è uguale a:

E

=

Φ =

×

×

−

ω

3



=

104, 7

24

10

2,

V

51

M

M

π

π

2

Dopo un ottavo di giro si ha α =

=

e, quindi, la tensione indotta nella spira

8

4

sarà pari a:

⎛ π ⎞

e = E

2, 51

0, 707

1, 775 V

2

M

⎝⎜ ⎠⎟ =

×

=

sen 4

D2.8 Autoinduzione

I

Si consideri (figura D2.27) un induttore di induttanza L costante, inserito in un cir-

cuito in cui è possibile variare la corrente circolante I. Il flusso concatenato con l’in-

+

duttore è dato da Φ = LI ed è variabile nel tempo con la corrente.

c

V

L

L’induttore sarà soggetto a un flusso concatenato variabile, prodotto dalla sua stessa

corrente, e quindi ai suoi capi nascerà una tensione per autoinduzione magnetica,

dove il termine “autoinduzione” indica che la causa del fenomeno induttivo è da im-

putare allo stesso circuito che ha prodotto il flusso magnetico.

Indicando con ΔΦ la variazione del flusso concatenato nell’intervallo di tempo Δ t,

c

R

dovuta alla variazione Δ I della corrente, si avrà:

ΔΦ =

Δ

L I

c

Figura D2.27

ΔΦ

Autoinduzione

e, quindi, la tensione indotta per autoinduzione nella bobina sarà data da E

c

= −

,

t

Δ

magnetica.

da cui si ricava immediatamente:

Tensione indotta

I

Δ

= −

[D2.21]

E

L

per autoinduzione

t

Δ

formula in cui compare il rapporto incrementale Δ I/Δ t, che può essere interpretato

come la velocità di variazione della corrente nel tempo, analogamente al rapporto

Δ s/Δ t che rappresenta la velocità di un corpo che percorre lo spazio Δ s nel tempo Δ t.

Dall’esame della [D2.21] si deduce che il valore della tensione di autoinduzione •

direttamente proporzionale allÕinduttanza della bobina e alla velocitˆ di variazione

della corrente; quanto più la corrente nel circuito varia rapidamente, tanto maggiore è

l’incremento (o il decremento) Δ I nello stesso intervallo di tempo Δ t e tanto maggiore

sarà la tensione indotta.

D2 • Interazioni tra circuiti elettrici e campi magnetici

273

Considerando un intervallo infinitesimo di tempo d t, a cui corrisponde la variazione

d i, il rapporto incrementale diventa la derivata d i/ d t della corrente rispetto al tempo e

la [D2.21] assume la forma:

i

e = − d

L

[D2.22]

d t

In merito alla polarità della tensione indotta va precisato che:

• se la corrente aumenta, si ha Δ I > 0 e quindi dalla [D2.21], essendo L e Δ t entrambi positivi, si ricava E < 0; la tensione indotta, per la legge di Lenz, deve opporsi all’aumen-

to della corrente e quindi dovrà avere la polarità indicata nella figura D2.28 a, in modo

che il verso effettivo della tensione (– E), positiva, sia in opposizione alla corrente;

• se la corrente diminuisce, si ha Δ I < 0 ed E > 0; la tensione indotta deve opporsi alla diminuzione della corrente, favorendone la circolazione nella maglia e quindi do-vrà avere la polarità indicata nella figura D2.28 b.

I

I

+

+

V

–

V

–

– E

Δ I

Δ I

(> 0)

E = – L

(< 0)

E

Δ t

= – L

(> 0)

Δ t

Figura D2.28 a, b

R

+

R

+

Polarità della

tensione di

autoinduzione con

la convenzione di

segno dei

a) I aumenta, Δ I > 0, E < 0

b) I diminuisce, Δ I < 0, E < 0

generatori.

In entrambi i casi la corrente esce dal “+” della tensione indotta, secondo la con-

venzione di segno dei generatori. Dato che nelle reti elettriche gli induttori sono consi-

derati come utilizzatori, conviene usare la convenzione di segno di questi ultimi, con

corrente entrante dove c’è il “+” della tensione indotta; per far questo occorre conside-

rare le espressioni [D2.21] e [D2.22] senza il segno “–”, ottenendo:

Tensione di

i

autoinduzione:

E =

Δ

L

[D2.23]

convenzione

t

Δ

di segno degli

utilizzatori

Le polarità della tensione indotta sono indicate nella figura D2.29 a, b.

I

I

+

+

V

+

V

+

E

Δ I

Δ I

= L

(> 0)

– E (> 0)

E

Δ t

= L

(< 0)

Δ t Figura D2.29 a,b

R

–

R

–

Polarità della

tensione di

autoinduzione con

la convenzione di

segno degli

a) I aumenta, Δ I > 0, E > 0

b) I diminuisce, Δ I < 0, E < 0

utilizzatori.

274

Modulo D • Elettromagnetismo, circuiti magnetici

La corrente in una bobina di induttanza L = 10 mH aumenta linearmente da 0 a 5 A in 5 ms, ri-

ESEMPIO

9

mane poi costante per 10 ms e si annulla nei successivi 20 ms. Calcolare la tensione indotta e

l’impulso di tensione nei tre intervalli di tempo indicati.

■ Le variazioni di corrente nei tre intervalli sono date da:

Δ I = 5 − 0 = 5 A

I

1

Δ = 5 − 5 = 0 A

I

2

Δ = 0 − 5 = 5

− A

3

I

Δ

5

Applicando la [D2.23] si ottiene: E = L

1

3

= 10 × 10−

= 10 V

1

t

3

Δ

5 × 10−

1

I

Δ

0

I

2

3

Δ

5

E = L

= 10 × 10−

= 0 V E

2

= L 3

3

= 10 ×

−

10−

= 2

− ,5 V

3

t

3

Δ

10 × 10−

t

3

2

Δ

20 × 10−

3

Per ogni intervallo di tempo l’impulso di tensione è dato da: U = E Δ t = LΔ I e, quindi, si ha: U = E t

3

= 10 × 5 × 10−

Δ

= 50 mWb

1

1

1

U = E t

Δ = 0 mWb

2

2

2

U = E t

3

= 2

− 5 × 20 × 10−

Δ

,

= 50

− mWb

3

3

3

Sommando i tre valori si ottiene zero, dato che la variazione totale di corrente è nulla.

Nella figura D2.30 sono riportati gli andamenti nel tempo della corrente e della tensione in-

dotta; le aree del grafico E = f( t) rappresentano gli impulsi di tensione.

I (A)

5

0

5

15

35

t (ms)

E (V)

10

U 1

U 2 = 0

0

5

15

U 3

35

t (ms)

Figura D2.30

Ð 2,5

Esempio 9.

Si può notare che la tensione indotta è maggiore nei tratti in cui la pendenza del grafico di

I( t) è più accentuata, mentre è nulla nei tratti in cui la corrente è costante. Inoltre, la tensione è

positiva quando la corrente aumenta e viceversa.

D2 • Interazioni tra circuiti elettrici e campi magnetici

275

D2.9 Mutua induzione

Nella figura D2.31 sono rappresentate due bobine di N e N spire, avvolte sullo stesso

1

2

nucleo magnetico. Le due bobine sono mutuamente accoppiate, in quanto la circola-

zione di corrente in una delle due produce un flusso magnetico nel nucleo, che va a in-

teressare, in tutto o in parte, anche l’altra bobina. Questo è quanto avviene, per esem-

pio, nei trasformatori elettrici.

Figura D2.31

Figura D2.32

N 1

N 2

Bobine mutuamente

Bobine montate

accoppiate, avvolte

coassialmente

sullo stesso nucleo

attorno al nucleo

magnetico.

magnetico.

Nella pratica costruttiva, per migliorarne l’accoppiamento, le due bobine ven-

gono spesso disposte in modo coassiale, una all’interno dell’altra (come indicato

nella figura D2.32).

Nella figura D2.33 a, b è riportato lo schema di due bobine mutuamente accoppiate,

nei casi in cui è alimentata la bobina 1 e l’altra è aperta (figura D2.33 a) e viceversa (fig.

D2.33 b). I flussi magnetici che compaiono nello schema hanno il seguente significato:

• nel caso a il flusso Φ è il flusso utile che, prodotto dalla bobina 1, va a interessare

u

anche tutte le spire della bobina 2; il flusso Φ è, invece, il flusso disperso che,

d 1

prodotto dalla bobina 1, non si richiude entro nessuna spira della bobina 2; Φ è il

1

flusso totale della bobina 1, somma dei due flussi;

• nel caso b il flusso Φ è ancora il flusso utile, questa volta prodotto dalla bobina 2

u

e che si richiude in tutte le spire della bobina 1; il flusso Φ è, invece, il flusso di-

d 2

sperso che, prodotto dalla bobina 2, non si richiude entro nessuna spira della bo-

bina 1; Φ è il flusso totale della bobina 2, somma dei due flussi.

2

I 1

I 2

Φ u

1

2

1

2

N 1

Φ d 1

N 2

N 1

Φ d 2

N 2

Φ u

Figura D2.33 a, b

a) Φ

Circuiti

1 = Φ + Φ

b)

+ Φ

u

d 1

Φ2 = Φ u

d 2

mutuamente

accoppiati: flusso

Considerando il caso di figura D2.33 a e applicando la legge di Hopkinson e la re-

utile e flussi

dispersi.

lazione ℘ = L/ N 2, si ricava l’espressione del flusso totale prodotto dalla bobina 1:

Φ

L

L I

1

1 1

=℘ Fm =℘ N I =

N I =

1

1

1 1

2

1 1

N

N

1

1

Il flusso utile che si richiude nella bobina 2 è una parte di questo flusso; introdu-

cendo il coefficiente adimensionato α = Φ /Φ , variabile tra 0 (flusso utile nullo) e 1

1

u

1

(flusso utile uguale a quello totale e quindi flusso disperso nullo), si ottiene:

Φ

L I

= α

α1 1 1

1 1 =

u

Φ

N 1

276

Modulo D • Elettromagnetismo, circuiti magnetici

Il flusso concatenato con la bobina 2 è dato da:

Φ

α L I N

=

N

1 1 1

2

=

c 2

Φ u 2

N 1

Si definisce coefficiente di mutua induzione M il rapporto tra il flusso concatenato

con la bobina 2 e la corrente della bobina 1 che l’ha prodotto:

Φ

α L N

M

c

= 2 = 1 1 2

[D2.24]

I

N

1

1

Ripetendo il ragionamento precedente per il caso della figura D2.33 b è facile veri-

ficare che il coefficiente di mutua induzione tra le bobine, pari in questo caso al rap-

porto Φ / I sarà dato da:

c 1 2

L N

M = α2 2 1

[D2.25]

N 2

Moltiplicando membro a membro le espressioni [D2.24] e [D2.25] si ha:

α L N α L N

M 2

1 1

2

2

2

1

=



= α α L L

N

N

1

2 1 2

1

2

Indicando con k = α α

1

2

il coefficiente o fattore di accoppiamento tra le due bo-

bine, si ottiene infine:

Coefficiente di

M

mutua induzione

= k L L

[D2.26]

1 2

relazione che lega il coefficiente di mutua induzione alle induttanze delle due bobine e

al loro fattore di accoppiamento.

Il coefficiente k è un numero adimensionato, per cui l’unità di misura di M è la

stessa dell’induttanza, cioè l’ henry (H).

Se le due bobine hanno la stessa induttanza L si ricava facilmente la relazione M = kL.

Riguardo i valori che può assumere il fattore di accoppiamento, si ha che:

• k = 0 ( M = 0) indica che l’accoppiamento tra le bobine è nullo e quindi nessuna li-

nea di flusso prodotta dall’avvolgimento magnetizzante si concatena con l’altro;

• k = 1 M

( = L L indica che l’accoppiamento tra le due bobine è perfetto, in quan-

1 2 )

to tutto il flusso prodotto da una bobina si concatena con l’altra (flussi dispersi nulli).

L’accoppiamento è tanto più stretto quanto più k si avvicina a 1, tanto più debole o

lasco quanto più il valore di k è prossimo a zero.

Calcolare il coefficiente di mutua induzione tra due bobine le cui induttanze sono L = 0,1 H e

1

ESEMPIO 10

L = 25 mH, con coefficiente di accoppiamento 75%.

2

■ Utilizzando la [D2.26] con k = 0,75, si ricava:

M = k L L = 0, 75 0,1 × 25 ×

−3

1 2

10

= 0,0375 H=37,5 mH

D2 • Interazioni tra circuiti elettrici e campi magnetici

277

Tensione indotta per mutua induzione

Se nel circuito di figura D2.33 a la corrente I viene resa variabile nel tempo, accadono

1

due fenomeni di induzione elettromagnetica:

• nella bobina 1 nasce una tensione per autoinduzione, dovuta alla variazione di I , in

1

modo analogo a quanto visto nel paragrafo precedente;

• nella bobina 2 nasce una tensione di mutua induzione, dovuta alla variazione del

flusso concatenato Φ , variazione conseguente a quella di I ; l’avvolgimento 1 è

c 2

1

detto induttore in quanto produce la variazione di flusso, mentre l’avvolgimento 2

è detto indotto, dato che subisce gli effetti di tale variazione.

Indicando con Δ I la variazione della corrente nell’intervallo di tempo Δ t e suppo-

1

nendo M costante, la variazione del flusso concatenato con la bobina 2, in base alla

[D2.24], è pari a:

ΔΦ =

2

Δ

c

M I 1

e, quindi, la tensione indotta nella bobina 2 sarà data, per la legge di Faraday-Neumann, da:

I

Tensione indotta

1

=

Δ

[D2.27]

E

di mutua

2

M

t

Δ

induzione

Come si vede, è stata usata l’espressione senza il segno “−”; però si deve sempre te-

ner conto della legge di Lenz e quindi la polarità di E deve essere tale da opporsi alla

2

variazione del flusso concatenato Φ . Per capire come va applicata la legge di Lenz in

c 2

questo caso, si consideri lo schema di figura D2.34, in cui si suppone che entrambe le

bobine siano avvolte in senso antiorario e che la bobina 2 sia chiusa su un resistore.

A

C

I 1

I 2

C

1

– 2

–

N 1

N 2

R

E 2

R

Figura D2.34

+

Se I aumenta, la

1

I 2

corrente I deve

+

2

circolare in modo

D

tale da sviluppare

I 2

una f.m.m.

in opposizione al

B

D

flusso induttore.

Se I aumenta (Δ I > 0) per la [D2.27] si ha E > 0; tale tensione deve far circolare

1

1

2

nel secondario la corrente I in modo che essa, attraversando la bobina 2, produca un

2

flusso di reazione diretto verso l’alto, opposto al flusso induttore che sta aumentando;

ciò avviene se la tensione E è positiva in D e negativa in C. Si può anche dire, più cor-

2

rettamente, che la f.m.m. di reazione N I deve essere smagnetizzante, in modo da op-

2 2

porsi all’aumento della f.m.m. N I .

1 1

Per evitare possibili confusioni dovute al senso di avvolgimento delle bobine che,

cambiando, fa variare il senso del flusso, viene adottata la seguente convenzione per i

Figura D2.35

circuiti mutuamente accoppiati (figura D2.35): quando la corrente entrante nel mor-

Convenzione di

setto segnato con il pallino di una bobina aumenta, la tensione mutuamente indotta

segno per i circuiti

nell’altra è positiva sul corrispondente morsetto segnato. Ovviamente se la corrente en-

mutuamente

trante nel morsetto segnato diminuisce, si inverte la polarità della tensione indotta.

accoppiati.

278

Modulo D • Elettromagnetismo, circuiti magnetici

Il fenomeno della mutua induzione è molto importante ed è alla base del fun-

zionamento di molte macchine elettriche: sfruttando questo fenomeno è possibile tra-

sferire energia elettrica tra due circuiti elettricamente separati, dato che la variazione

della corrente in un circuito fa nascere tensione nell’altro (e anche corrente, se il cir-

cuito è chiuso).

Con i dati dell’esempio 10 si calcolino le tensioni indotte di auto e mutua induzione che si hanno

ESEMPIO 11

quando la corrente nella prima bobina subisce una variazione incrementale di 50 A/s.

■ Il dato 50 A/s corrisponde al rapporto incrementale Δ I /Δ t. Nella prima bobina si ha una ten-

1

sione di autoinduzione, mentre nella seconda avviene un fenomeno di mutua induzione. Le due

tensioni indotte saranno pari a:

I

Δ

I

1

Δ

E = L

= 0,1

× 50 = 5 V

E

1

1

= M 1 = 0,0375 × 50 = 1,875 V

2

t

Δ

t

Δ





D2 • Interazioni tra circuiti elettrici e campi magnetici

279

Esercizi di verifica

Esercizio 1

Nello schema di figura D2.36 il conduttore H-K ha una resistenza propria R2 e si muove di moto rettilineo uniforme entro un campo magnetico di induzione B costante. Calcolare: la velocità del conduttore; la tensione in-citazioni

dotta; la forza esercitata dal campo sul conduttore, specificando se è motrice o resistente; la tensione VHK , le potenze elettriche e il rendimento del sistema in movimento. Supponendo di invertire il senso del moto, calcolare i

nuovi valori della corrente e della forza.

Eser

H

E 1 = 6 V

I = 1,6 A

R

= 40 cm

B = 1 T

1

I

R 1 = 2 Ω

R 2 = 0,5 Ω

v

+

E

B

1

R 2

Figura D2.36

K

Esercizio 1.

[ Risultati: v = 5 m/s; E2 = 2 V; F = 0,64 N (motrice); VHK = 2,8 V; Pa = 4,48 W;

Pu = 3,2 W; Pp = 1,28 W; η = 0,714; I′= 3,2 A; F′= 1,28 N, resistente]

Esercizio 2

Nello schema di figura D2.37 il conduttore H-K ha una resistenza propria Ri e si muove di moto rettilineo uniforme entro un campo magnetico di induzione B costante. Calcolare: la forza esercitata dal campo sul conduttore, specificando se è motrice o resistente; la tensione indotta sul conduttore; la tensione VHK ; le resistenze Ri e R ; le potenze elettriche del sistema in movimento.

I

H

v = 2,5 m

B = 0,6 T

s

= 50 cm

I = 2 A

v

V

R

η = 0,75

Ri

B

Figura D2.37

K

Esercizio 2.

[ Risultati: F = 0,6 N (resistente); E = 0,75 V; VHK = 0,563 V; Ri = 0,0937 Ω;

R = 0,281 Ω; Pg = 1,5 W; Pu = 1,125 W; Pp = 0,375 W]

Esercizio 3

Per la bobina di figura D2.38, interessata da un campo magnetico di induzione B costante, calcolare: la coppia prodotta dal campo, con la bobina nella posizione di figura; la forza agente su ogni conduttore; la forza agente

su ogni lato; la coppia massima che il campo può produrre sulla bobina, specificando in quale posizione si ha

tale coppia; la corrente necessaria per produrre la stessa coppia se l’angolo α vale 30° anziché 45°.





280

Modulo D • Elettromagnetismo, circuiti magnetici

F

d

N = 150 spire

d = 30 cm

B

45°

= 60 cm

α = 45

α

°

citazioni

I = 1,5 A

B = 0,21 T

Eser

Figura D2.38

F

Esercizio 3.

[ Risultati: C = 6 Nm; Fc = 0,189 N; Fl = 28,4 N; CM = 8,5 Nm; I′= 1,22 A]

Esercizio 4

Calcolare la coppia agente sulla bobina dell’esercizio 3, nel caso di campo magnetico con linee di forza radiali.

[ Risultato: C = 8,5 N]

Esercizio 5

Determinare la forza elettrodinamica che si origina tra due conduttori a barra, lunghi 10 m, di sezione rettango-

lare 5 × 20 mm, posti in aria alla distanza di 20 cm, quando la densità di corrente in ognuno di essi è di 5 A/mm2.

[ Risultato: F = 2,5 N]

Esercizio 6

Calcolare la forza di cui all’esercizio precedente, nel caso che, in seguito a un cortocircuito, la corrente nelle

barre diventi 20 volte maggiore di quella che si ha nel funzionamento normale.

[ Risultato: F = 1000 N]

Esercizio 7

Una spira elettrica, di dimensioni 10 × 15 cm, ruota con velocità angolare costante in un campo magnetico uniforme di induzione B = 1,3 T. Calcolare: il flusso magnetico massimo concatenato con la spira; la velocità di rotazione, espressa in giri/min, per avere nella spira una EM = 2 V.

[ Risultati: Φ M = 19,5 mWb; n = 980 giri/min]

Esercizio 8

Su un nucleo chiuso di materiale ferromagnetico con traferro, avente permeabilità relativa μr = 1200 supposta costante, lunghezza della parte in ferro 60 cm, lunghezza del traferro 0,3 mm, sezione trasversale 10 cm2, sono

montate due bobine con N1 = 500 spire ed N2 = 800 spire, con coefficiente di accoppiamento k = 0,8. Calcolare: le induttanze delle bobine; il coefficiente di mutua induzione; le tensioni indotte nelle due bobine quando nella

prima la corrente circolante, pari a 2 A, si annulla linearmente in 10 ms e la seconda bobina è aperta.

[ Risultati: L1 = 0,393 H; L2 = 1 H; M = 0,501 H; E1 = − 78,5 V; E2 = −100 V]

Esercizio 9

Due bobine, aventi rispettivamente N1 = 400 spire e N2 = 250 spire, mutuamente accoppiate al 75%, sono montate su un nucleo magnetico di riluttanza totale 358,1 kH− 1. Calcolare: le induttanze delle due bobine; il coefficiente di mutua induzione; le tensioni indotte quando nella prima bobina la corrente varia secondo il grafico di

figura D2.39 e la seconda bobina è aperta.





D2 • Interazioni tra circuiti elettrici e campi magnetici

281

I 1 (A)

0,3

0

2

5

7

10

t (ms)

citazioni

Figura D2.39

– 0,3

Esercizio 9.

Andamento nel tempo

della corrente I .

1

Eser

[ Risultati: L = 0,447 H; = 0,175 H;

1

L2

M = 0,21 H;

E : 67 V, 0 V, – 134 V, 44,7 V; : 31,5 V, 0 V,

1

E2

− 63 V, 21 V]

Esercizio 10

Su due bobine mutuamente accoppiate sono state svolte le seguenti prove:

a) tenendo aperta la seconda bobina e facendo aumentare linearmente la corrente nella prima da zero a 10 A

in 0,1 s, sono state misurate le tensioni indotte E = 10 V e E = 6 V;

1

2

b) tenendo aperta la prima bobina e facendo aumentare linearmente la corrente nella seconda da zero a

10 A in 0,1 s, sono state misurate le tensioni indotte E = 6 V e E = 5 V.

1

2

Calcolare: le induttanze delle due bobine; il coefficiente di mutua induzione; il fattore di accoppiamento;

il numero di spire della seconda bobina, sapendo che N = 300 spire.

1

[ Risultati: L = 0,1 H, = 0,05 H,

= 212 spire]

1

L2

M = 0,06 H; k = 0,849; N2

Test di verifica

Quesiti a risposta aperta

1. Spiegare come varia l’intensità della forza prodotta da un campo magnetico uniforme su un conduttore retti-

lineo percorso da corrente, in funzione dell’angolo di inclinazione del conduttore rispetto alle linee di forza

del campo magnetico.

2. Su due spire perfettamente uguali tra loro agiscono due campi magnetici diversi: uno con linee di forza tra

loro parallele e l’altro con linee di forza radiali. A parità di induzione magnetica B, quali differenze vi sono tra le coppie di forze prodotte nei due casi?

3. Da quali fattori dipendono il verso e l’intensità delle forze agenti tra due conduttori rettilinei e paralleli, percorsi da due correnti diverse?

4. Enunciare, in generale, la legge dell’induzione elettromagnetica di Faraday-Neumann-Lenz e spiegare la sua

applicazione nel caso dell’autoinduzione.

5. In quale caso un conduttore che si muove di moto rettilineo uniforme in un campo magnetico costante si com-

porta da utilizzatore attivo?

6. In quale caso un conduttore che si muove di moto rettilineo uniforme in un campo magnetico costante si com-

porta da generatore elettrico?

7. Ricavare l’espressione della tensione indotta in una spira rotante con velocità angolare costante in un campo magnetico uniforme.

8. Spiegare il fenomeno della generazione di una tensione indotta per mutua induzione magnetica.





282

Modulo D • Elettromagnetismo, circuiti magnetici

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. La forza esercitata da un campo magnetico su un conduttore elettrico disposto perpendicolarmente al vet-

tore B è una grandezza di che tipo?

a È una grandezza scalare, la cui intensità è data dal prodotto BIl.

citazioni b È una grandezza vettoriale, diretta perpendicolarmente rispetto B e I, di intensità pari a BIl.

c

È una grandezza vettoriale, di intensità pari a BIl, avente lo stesso verso della corrente elettrica.

Eser d È una grandezza vettoriale, diretta perpendicolarmente rispetto B e I, di intensità pari a Blv.

2. Considerando due conduttori paralleli, di lunghezza unitaria e percorsi da corrente, su ognuno di essi

si genera una forza avente quali caratteristiche?

a Direttamente proporzionale alle intensità delle correnti e alla permeabilità magnetica del mezzo e inversamente proporzionale alla distanza tra i conduttori.

b Direttamente proporzionale alle intensità delle correnti, alla permeabilità magnetica del mezzo e alla lun-

ghezza dei conduttori e inversamente proporzionale alla loro distanza.

c

Di valore indipendente dalla permeabilità magnetica relativa del mezzo.

d Inversamente proporzionale alla distanza tra i conduttori e quindi crescente man mano che i conduttori ven-

gono allontanati.

3. Un conduttore che si muove di moto rettilineo uniforme, perpendicolarmente alle linee di forza di un

campo magnetico di induzione costante, quando si comporta da generatore?

a Quando la tensione indotta nel conduttore si oppone alla circolazione di corrente nel conduttore stesso.

b Quando la forza esercitata dal campo magnetico sul conduttore è di tipo motrice, avente lo stesso verso della

velocità.

c

Quando diventa sede di una tensione indotta E = Blv che, agendo da f.e.m., provoca la circolazione di una corrente verso l’utilizzatore esterno.

d Quando diventa sede di una tensione indotta E = BlI che, agendo da f.e.m., provoca la circolazione di una corrente verso l’utilizzatore esterno.

4. La tensione indotta in una spira che si muove di moto circolare uniforme in un campo magnetico di in-

duzione B costante come varia nel tempo e che valore massimo ha?

a Varia sinusoidalmente nel tempo e ha valore massimo indipendente dalla velocità angolare della spira.

b Varia sinusoidalmente nel tempo e ha valore massimo direttamente proporzionale alla velocità angolare della

spira e al flusso magnetico.

c

È costante nel tempo, di valore direttamente proporzionale alla velocità angolare della spira.

d Varia sinusoidalmente nel tempo e ha valore massimo indipendente dall’intensità dell’induzione magnetica.

5. A che cosa è dovuta la tensione indotta per autoinduzione in un induttore magnetico?

a Alla variazione del flusso prodotto da un altro induttore.

b Al movimento della bobina all’interno di un campo magnetico.

c Alla variazione nel tempo della corrente circolante in un altro induttore, mutuamente accoppiato col primo.

d Alla variazione nel tempo della corrente circolante nell’induttore.





283

Fenomeni

transitori nei circuiti D3

induttivi

Si esaminerà, in questa unità, il comportamento di un induttore durante l’intervallo di tempo in

cui esso scambia energia con il circuito a cui è collegato. Durante questo tempo il flusso ma-

gnetico concatenato con le spire dell’induttore varia: quando esso aumenta si parla di transito-

rio di magnetizzazione, in caso contrario di transitorio di smagnetizzazione.

Il termine “transitorio” indica, analogamente alla carica e scarica di un condensatore, che il

fenomeno non è permanente, ma temporaneo, e pertanto cessa dopo un certo tempo; que-

sto avviene nelle reti in cui sono presenti generatori elettrici di tipo continuo, che impongono

tensioni e correnti costanti nel tempo: quando l’induttore è completamente magnetizzato, la

corrente che lo percorre raggiunge il valore costante imposto dal regime di funzionamento

del circuito e la tensione ai suoi capi, nel caso di induttore ideale privo di resistenza, si an-

nulla. Così non avviene nel caso di reti alimentate con generatori in corrente alternata.

D3.1 Transitorio di magnetizzazione

di un induttore

Si consideri (figura D3.1) un circuito formato da un generatore di tensione continua,

di f.e.m. E, collegato a un induttore di induttanza L, supposto inizialmente smagnetiz-

zato; un interruttore permette di collegare l’induttore al generatore.

La resistenza R rappresenta quella complessiva del circuito, compresa la resistenza

interna del generatore.

+

E

L

R

t = 0Ð i = 0 vL = 0

Figura D3.1

Magnetizzazione di un induttore: istante immediatamente

precedente la chiusura dell’interruttore.

284

Modulo D • Elettromagnetismo, circuiti magnetici

La trattazione verrà svolta supponendo che l’induttore sia lineare, con induttanza L

2

costante; dato che L = N ℘, l’ipotesi fatta implica che sia costante la permeanza ma-

gnetica e che quindi l’induttore sia avvolto in aria o su un materiale non ferromagne-

tico oppure che funzioni sul tratto lineare della caratteristica di magnetizzazione di un

nucleo ferromagnetico. Si ipotizzerà inoltre, salvo quando diversamente specificato,

che l’induttore abbia una resistenza elettrica propria nulla o comunque trascurabile

rispetto a quella totale del circuito esterno.

Per spiegare quello che avviene nel circuito durante il transitorio di magnetizza-

zione, occorre considerare che il comportamento di un induttore è determinato dalla

tensione di autoinduzione, data da:

i

v =

Δ

L

[D3.1]

L

t

Δ

L’esame della [D3.1] porta a due importanti considerazioni.

• In un induttore ideale, senza resistenza elettrica propria, attraversato da una cor-

rente costante I e soggetto al solo flusso concatenato di autoinduzione, tale flusso è

costante nel tempo e non vi è alcuna tensione indotta (nella formula [D1.1] l’incre-

mento Δ I è nullo); questo significa che l’induttore ideale, attraversato da corrente

costante nel tempo, si comporta come un cortocircuito.

i

• L’induttore non consente brusche variazioni di corrente nel circuito

in cui è inserito, ossia la corrente non può “saltare” da un valore all’al-

2 A

tro nello stesso istante di tempo, come avverrebbe, per esempio, nel caso

indicato nella figura D3.2. Se così fosse si avrebbe una variazione Δ i di

valore finito (1 A nel caso di figura) in un intervallo di tempo

1 A

Δ t = 0 e,

in base alla [D3.1], nascerebbe una tensione indotta di valore infinito,

cosa evidentemente impossibile. La corrente in un induttore deve va-

0

Δ t = 0

t

riare, quindi, con continuità.

Figura D3.2

Si consideri, adesso, quello che avviene nel circuito di figura D3.1 in seguito alla

–

La corrente in un

chiusura dell’interruttore. Verrà indicato con t = 0 l’istante immediatamente prece-

induttore non può

+

dente la chiusura dell’interruttore, con t = 0 quello immediatamente successivo a tale

variare

chiusura e con t → ∞ il termine del periodo transitorio, quando le grandezze elettriche

con discontinuità.

sono a regime.

−

• per t = 0 (figura D3.1) l’induttore è scollegato dal generatore ed è smagnetizzato,

per cui si ha i = 0 e v = 0;

L

•

+

per t = 0 (figura D3.3 a) la corrente è ancora nulla, dato che, non essendo tra-

scorso alcun tempo dalla chiusura dell’interruttore e non essendo possibili salti di

corrente, si conserverà il valore precedente; per quanto riguarda la tensione v ,

L

essendo Ri = 0, si avrà: V

= E, ossia sull’induttore si localizzerà tutta la f.e.m.

L 0

del generatore;

+

i

+

i

E

E

L

vL

L

vL

Figura D3.3 a, b

Magnetizzazione

R

R

di un induttore:

condizioni iniziali

(a) e a regime (b).

a) t = 0+ i = 0 vL = VL 0 = E

b) t ➝ ∞ i ➝ If = E vL ➝ VLf = 0

R

D3 • Fenomeni transitori nei circuiti induttivi

285

• per t → ∞ (figura D3.3 b) la fase transitoria si è estinta e l’induttore si comporta

come un cortocircuito, con V = 0; la corrente nel circuito assumerà il suo valore fi-

Lf

nale, dato da:

E

Valore finale

I =

[D3.2]

f

della corrente

R

Durante il transitorio di magnetizzazione, l’equazione che lega la corrente alle al-

tre grandezze del circuito si ricava applicando il secondo principio di Kirchhoff alla

maglia:

− E + Ri + v =

[D3.3]

L

0

da cui, sostituendo la [D3.1], si ricava:

Equazione

−

i

Δ

E + Ri + L

= 0

caratteristica

[D3.4]

t

Δ

del processo di

magnetizzazione

Nell’equazione [D3.4] compaiono, analogamente a quella della carica del conden-

satore, gli incrementi finiti delle grandezze i e t; passando agli infinitesimi d i e d t, si ottiene l’ equazione differenziale seguente:

−

i

d

E + Ri + L

= 0

[D3.5]

d t

la cui soluzione dà la funzione i = f( t) che descrive l’andamento della corrente durante

la fase di magnetizzazione dell’induttore.

La tensione indotta è legata alla f.e.m. e alla corrente dalla relazione seguente, che

si ricava dalla [D3.3]:

v = E − Ri

Tensione

[D3.6]

L

sull’induttore

Per arrivare in modo intuitivo a definire i grafici della corrente e della tensione in-

dotta si possono fare le seguenti considerazioni:

• all’istante iniziale di chiusura dell’interruttore, la corrente è nulla e la tensione in-

dotta ha il valore iniziale V = E;

L 0

• a regime la corrente arriva al valore finale I = E/R e la tensione tende a zero;

f

• durante il periodo transitorio la corrente aumenta e la tensione indotta, per la

[D3.6], diminuisce;

• la pendenza della curva della corrente, rappresentata dai valori del rapporto incre-

mentale:

Δ I vL

=

Δ t

L

diminuisce, in quanto si riduce v ; la corrente, pertanto, aumenterà con incrementi

L

sempre minori.

286

Modulo D • Elettromagnetismo, circuiti magnetici

La corrente e la tensione indotta varieranno, in base alle considerazioni esposte e

analogamente a quanto succede nella carica di un condensatore, secondo gli andamenti

esponenziali di figura D3.4 a, b, di tipo crescente per la corrente e decrescente per la

tensione.

Figura D3.4 a, b

i

a)

vL

b)

Magnetizzazione

di un induttore:

If

VL0

andamento

nel tempo della

corrente e della

tensione indotta.

O

t

O

t

Le relative espressioni matematiche sono le seguenti:

t

⎛

− ⎞

[D3.7]

i = I ⎜1 − e τ

f

⎟

Leggi di

⎝

⎠

variazione

della corrente

e della tensione

t



[D3.8]

v =

−

V

e τ

L

L 0

dove τ è la costante di tempo del sistema.

Anche in questo caso è possibile definire il tempo di assestamento all’1%, dato da:

T =

τ

a

4, 6

[D3.9]

e avente significato identico a quello introdotto nel paragrafo C2.1 e nella scheda

PRE-2.

Espressione della costante di tempo

È possibile ricavare l’espressione della costante di tempo del circuito R-L partendo

dalla seguente definizione:

la costante di tempo è uguale al tempo necessario per magnetizzare l’induttore fino a

una corrente pari a quella finale E/R, supponendo che la magnetizzazione avvenga con

tensione costante, uguale a quella iniziale.

In questo caso la tensione indotta dovrà sempre essere uguale a quella iniziale E; il

flusso concatenato varierà da zero a Φ = LI nel tempo τ e quindi dovrà essere:

c

f

0

LI

ΔΦ

Φ

Φ

L E

E

c

c

c

f

=

=

− = =

=

t

Δ

τ

τ

τ

τ R

da cui si ricava:

Costante

di tempo del

τ = L

[D3.10]

circuito R-L

R

D3 • Fenomeni transitori nei circuiti induttivi

287

Dall’esame dell’espressione [D3.10] si deduce che:

• all’aumentare della resistenza elettrica del circuito la costante di tempo diminuisce

e la magnetizzazione dell’induttore avviene più velocemente;

• all’aumentare dell’induttanza la costante di tempo aumenta e il fenomeno diventa

più lento; dato che l’energia magnetica è direttamente proporzionale a L, aumenta

anche l’energia accumulata nell’induttore al termine della sua magnetizzazione.

Caso dell’induttore inizialmente magnetizzato

Se l’induttore è inizialmente magnetizzato, con corrente iniziale I , e tende esponen-

0

zialmente alla corrente I , la legge di variazione della corrente è data da:

f

t

Legge di

τ

[D3.11]

i = I + I

(

variazione della

0 − I

e

) −

f

f

corrente

rappresentata dal grafico di figura D3.5.

i

If

Figura D3.5

I 0

Andamento

nel tempo

della corrente,

partendo dal valore

O

t

iniziale I .

0

L’espressione [D3.11] può essere considerata una formula generale, valida ogni

volta che la corrente varia esponenzialmente da un valore iniziale a uno finale. Da essa

discende l’espressione [D3.7], come caso particolare per I = 0.

0

Una formula analoga può essere scritta per la tensione indotta:

t

Legge di



[D3.12]

v = V + V

(

τ

variazione

0 − V

e

) −

L

Lf

L

Lf

della tensione

Nel caso V = 0, dalla [D3.12] si ricava la [D3.8].

Lf

Un induttore di induttanza L = 0,1 H, inizialmente smagnetizzato, viene collegato a un generatore

ESEMPIO 1

di f.e.m. E = 100 V, tramite un circuito che presenta complessivamente una resistenza di 10 Ω .

Calcolare: la costante di tempo, la tensione indotta iniziale, la corrente finale, il tempo di asse-

stamento all’1% e l’energia magnetica accumulata dopo tale tempo.

■ Con le formule [D3.10] e [D3.9] si calcolano i valori della costante di tempo e del tempo di

assestamento:

τ = L = 0,1 = 0,01 s=10 ms

R

10

T = 4,6 τ = 4,6 × 10 = 46 ms

a

La tensione indotta iniziale è uguale alla f.e.m. del generatore: V

= E = 100 V

L 0

288

Modulo D • Elettromagnetismo, circuiti magnetici

E

100

La corrente finale è data dalla [D3.2]: I =

=

= 10 A

f

R

10

Al tempo di assestamento la corrente nell’induttore è il 99% di quella finale, ossia uguale a:

I = 0,99 I = 0,99 × 10 = 9,9 A

f

e, quindi, l’energia magnetica accumulata nell’induttore è pari a:

1

W =

LI 2 = 0 5 × 0 1 × 9 92

,

,

,

= 4,9 J

2

Per l’induttore dell’esempio precedente calcolare la corrente nel circuito e la tensione indotta

ESEMPIO

2

al tempo t = 30 ms e il tempo t necessario affinché la corrente arrivi al valore I = 8 A.

1

2

2

■ Dato che l’induttore è inizialmente smagnetizzato, la corrente e la tensione varieranno con le

leggi espresse dalla [D3.7] e dalla [D3.8]; sostituendo il valore di t si ha:

1

t

30

⎛

− ⎞

⎛

−

⎞

I = I

− e τ

e 10

1

10 1

9, 5 A

1

f ⎝⎜

⎠⎟ =

−

⎝⎜

⎠⎟ =

t

30

1

−

−

V

= V e τ = 100 e 10 = 4,98

V

L 1

L 0

Per calcolare il tempo t bisogna applicare la formula [P2.2] della scheda PRE-2 del modulo

2

C, ottenendo:

⎛

I ⎞

⎛

8 ⎞

t

2

= −τ ln 1

⎜ −

10 ln 1

16,1 ms

2

⎟ = −

−

I

⎝⎜

10

⎝

⎠⎟ =

f ⎠

D3.2 Transitorio di smagnetizzazione

di un induttore

Si consideri un induttore lineare di induttanza L, inserito nel circuito di figura D3.6 a,

in cui un tasto T può mettere in cortocircuito il generatore di tensione, in modo da an-

nullare la tensione V . Si deve anche supporre che il generatore venga diseccitato o

AB

aperto, in modo che non fornisca più alcuna corrente.

–

Nell’istante immediatamente prima della chiusura di T ( t = 0 ), supponendo che il

circuito sia a regime, la corrente sarà uguale a quella finale I′ = E/R raggiunta durante

f

il precedente transitorio di magnetizzazione e la tensione indotta sarà nulla, essendo la

corrente costante. +

All’istante t = 0 (immediatamente dopo la chiusura di T) il circuito si presenterà come

nella figura D3.6 b. La corrente nell’induttore, dovendo conservare il valore che aveva

precedentemente, sarà pari a I = I′, mentre la tensione indotta sarà esattamente uguale a

0

f

quella sul resistore, con polarità opposta rispetto alla fase precedente; si avrà quindi:

Tensione iniziale

v = V 0 = − RI

L

L

0

[D3.13]

sull’induttore

L’induttore, non più collegato al generatore, inizierà a smagnetizzarsi, trasferendo

l’energia accumulata durante la magnetizzazione al resistore, che la dissiperà sotto

forma di calore. L’induttore, in questo caso, si comporta da “generatore temporaneo”, so-

stenendo la circolazione della corrente con l’energia posseduta; dato, però, che tale ener-

gia diminuisce man mano che viene dissipata in calore dal resistore, la corrente circolante

diminuirà nel tempo, tendendo a zero. È da notare che il verso della corrente non subisce

variazioni, passando dalla fase di magnetizzazione a quella di smagnetizzazione.

D3 • Fenomeni transitori nei circuiti induttivi

289

A

+

i

i

i

T

E

B

L

v

v

v

L

R

R

L

vL

R

R

L

vL

R

a)

b)

c)

a) t = 0– i = I′ f = E vL = 0

b) t = 0+ i = I

t ➝ ∞ i ➝ I

R

0 = I′ f vL = VL 0 = – RI 0

f = 0 vL ➝ VLf = 0

vR = RI 0

vR ➝ 0

Per t → ∞ (figura D3.6 c) il processo di smagnetizzazione risulterà concluso, tutta

Figura D3.6 a, b, c

l’energia dell’induttore sarà stata dissipata dal resistore e nel circuito non vi sarà più né

Smagnetizzazione

corrente né tensione indotta.

di un induttore:

condizioni iniziali

(a, b) e a regime (c).

Riassumendo quanto detto in precedenza e tenendo presente che anche per la sma-

gnetizzazione gli andamenti nel tempo delle grandezze sono di tipo esponenziale, si

può osservare che:

• la corrente nel circuito dell’induttore partirà dal valore iniziale I e tenderà al valore

0

finale If = 0, con un decadimento esponenziale;

• la corrente conserverà il verso che aveva nella fase di funzionamento precedente la

magnetizzazione;

• la tensione indotta partirà dal valore iniziale VL e tenderà al valore finale V

0

Lf = 0,

anch’essa con legge esponenziale decrescente;

• il verso della tensione indotta sarà opposto rispetto a quello che aveva durante la

magnetizzazione;

• la costante di tempo del processo è ancora data da τ = L/R, dove R è la resistenza

del circuito di smagnetizzazione e può non avere lo stesso valore della resistenza

di magnetizzazione;

• la durata pratica del processo di smagnetizzazione è ancora pari a 4,6τ, istante nel

quale la corrente nell’induttore sarà uguale all’1% di quella iniziale.

Le espressioni analitiche delle forme d’onda della corrente e della tensione indotta

si possono ricavare da quelle generali [D3.11] e [D3.12], considerando nulli i valori fi-

nali; si ottengono le funzioni:

t

−

[D3.14]

i = I e τ

0

Leggi di

variazione

della corrente

t

−

e della tensione

τ

[D3.15]

v = V e

L

L 0

i cui grafici sono rappresentati nelle figure D3.7 e D3.8. Nella figura D3.8 è stato evi-

denziato che la tensione indotta durante la smagnetizzazione è opposta (e quindi nega-

tiva) rispetto a quella che si ha durante la magnetizzazione, assunta come riferimento

positivo.

Caso della smagnetizzazione incompleta

Se l’induttore non si smagnetizza completamente, ma, a causa del circuito in cui è in-

serito, la corrente passa dal valore iniziale I a quello finale I

, si ha ancora una di-

0

f < I 0

290

Modulo D • Elettromagnetismo, circuiti magnetici

i

Figura D3.7

i

Smagnetizzazione di

I 0

I

un induttore: andamento

0

nel tempo della corrente.

If

O

t

vL

O

t

Figura D3.9

Smagnetizzazione incompleta di un induttore.

O

t

Figura D3.8

Smagnetizzazione

di un induttore: andamento

nel tempo della tensione

VL 0

VL 0 = – RI 0

indotta.

minuzione esponenziale della corrente, la cui equazione rientra nella formula generale

[D3.11] e il cui grafico è rappresentato nella figura D3.9.

La tensione indotta partirà da un valore iniziale dipendente dai parametri del cir-

cuito è tenderà a zero, dato che a transitorio estinto si ha ancora Δ I = 0, secondo l’an-

damento esponenziale decrescente descritto dalla formula [D3.15].

Un induttore di induttanza L = 0,15 H, inizialmente magnetizzato con I = 2 A, si smagnetizza

0

ESEMPIO

3

in un circuito avente resistenza R = 3 Ω . Calcolare l’energia magnetica nell’induttore all’i-

stante t = 0,1 s.

1

■

L

0,15

La costante di tempo del circuito di smagnetizzazione è data da: τ =

=

= 0,05 s

R

3

t

0 1

1

,

−

−

Usando la [D3.14] si calcola la corrente nell’istante t : I = I e τ = 2 e 0,05 =

0, 271 A

1

1

0

1

valore a cui corrisponde l’energia: W =

L I 2

2



= 0,5 × 0,15 × 0,271 = 5,51 mJ

1

1

2

Ripetere l’esempio precedente supponendo che la corrente finale nell’induttore sia I = 0,5 A.

f

ESEMPIO

4

■ In questo caso la corrente I si calcola applicando la [D3.11]:

1

t

0 1

1

,

−

−

I = I + I

( − I e τ 0,5 (2 0,5) e 0,05 = 0,7

) = + −

03 A

1

f

0

f

e, quindi:

1

W =

L I 2

2

= 0,5 × 0,15 × 0,703 = 37,1 mJ

1

2

1

D3 • Fenomeni transitori nei circuiti induttivi

291

D3.3 Risoluzione di reti induttive

nel periodo transitorio

In questo paragrafo verranno esaminate reti elettriche contenenti un solo induttore,

di induttanza costante. Non si considererà la presenza contemporanea di più indut-

tori e quindi l’unico fenomeno elettromagnetico di cui bisognerà tener conto è l’au-

toinduzione.

Per risolvere la rete nel periodo transitorio di magnetizzazione e smagnetizzazione

dell’induttore, durante il quale le grandezze elettriche (corrente e tensione) nel lato

contenente l’induttore variano nel tempo con legge esponenziale, bisogna calcolare tre

elementi caratteristici di tali grandezze: il valore iniziale, il valore finale e la costante

di tempo, noti i quali si ricavano le leggi di variazione della corrente e della tensione

indotta mediante le formule generali [D3.11] e [D3.12]. Per il calcolo della resistenza

del circuito di magnetizzazione o di smagnetizzazione che compare nell’espressione

[D3.10] della costante di tempo si ricorre generalmente alla determinazione del gene-

ratore equivalente di Thevenin del relativo circuito.

Occorre inoltre tener presente la durata del funzionamento: se l’induttore resta col-

legato al circuito di magnetizzazione o di smagnetizzazione per un tempo non inferiore

a 4,6τ, si può considerare che la corrente e la tensione siano arrivate ai valori di regime,

altrimenti occorre calcolarne i valori nell’istante in cui si ha la variazione di configu-

razione del circuito.

Per quanto riguarda gli altri elementi della rete, occorre valutare se il loro compor-

tamento sia oppure no influenzato direttamente dall’induttore: per esempio la tensione

in un resistore collegato in serie con un induttore, data da v = Ri, segue l’andamento

esponenziale della corrente.

Gli esempi seguenti hanno lo scopo di chiarire quanto precedentemente esposto.

Per la rete di figura D3.10 calcolare, dopo la chiusura dell’interruttore T, la costante di tempo

ESEMPIO 5

del circuito di magnetizzazione e gli andamenti della corrente e della tensione sull’induttanza,

disegnandone i relativi grafici. Determinare, inoltre, l’andamento della corrente nel resistore

R , sia prima che dopo la chiusura di T.

2

R 1

T

R 3

A

E = 25 V

R 1 = 10 Ω

+

R 2 = 40 Ω R 3 = 2 Ω

E

R 2

L

L = 0,2 H

Figura D3.10

Esempio 5.

B

■ Con l’applicazione del teorema di Thevenin alla rete a sinistra dell’interruttore, si ottiene:

R R

10

40

R

25

40

R

=

1

2

=

×

= 8 Ω

E

Th

= E

2

=

×

= 20 V

Th

R

10

40

1 + R 2

+

R

10

40

1 + R 2

+

Il circuito equivalente è riportato nella figura D3.11. Il valore della costante di tempo è dato

da:

τ =

L

= 0,2 = 0,02 s

R

+ R

8

2

Th

3

+

292

Modulo D • Elettromagnetismo, circuiti magnetici

R 3

Figura D3.11

A

i

Esempio 5.

+

i

Riduzione

2 A

del circuito

ETh

di figura D3.10

mediante

L

vL l’applicazione

Figura D3.12

R

del teorema

Th

Esempio 5.

di Thevenin.

Andamento nel

tempo della

B

corrente i.

0

t

Poiché a regime l’induttanza si comporta come un cortocircuito, il valore finale della cor-

rente i è uguale a:

I

ETh

20

f =

=

= 2 A

RTh + R

8

2

3

+

La corrente aumenterà esponenzialmente da zero a 2 A, secondo la legge:

t

t

⎛

− ⎞

⎛

−

⎞

i = I

τ

0,02

f

1 − e

2 1 e

⎝⎜

⎠⎟ =

−

⎝⎜

⎠⎟

rappresentata nella figura D3.12.

La tensione indotta vL partirà dal valore iniziale VL = E

= 0) e tenderà espo-

0

Th = 20 V ( I 0

nenzialmente a zero, secondo la legge:

t

t

vL

v

−

−

τ

0,02

L = VL

20



0 e

=

e

20 V

rappresentata nella figura D3.13.

Figura D3.13

Esempio 5.

Andamento

nel tempo

della tensione v

0

t

L.

Per calcolare l’andamento della corrente in R , si considerino i circuiti di figura D3.14 a, b,

2

rappresentanti, rispettivamente, la rete data prima della chiusura di T e dopo tale chiusura, in

condizioni di regime, con l’induttanza sostituita da un cortocircuito.

R 1

R 1

A

I 1 f

A

I 20

I 2 f

Figura D3.14 a, b

+

+

Esempio 5.

Circuiti per il

E

R 2

E

R 2

R 3

calcolo del valore

iniziale (a) e finale

(b) della corrente i .

a)

b)

2

B

B

Si ricava:

I

E

25

=

=

= 0,5 A

20

R +

10 + 40

1

R 2

D3 • Fenomeni transitori nei circuiti induttivi

293

E

E

25

I

=

=

=

= 2,1 A

1 f

R

R R

40

2

eq

R

2

3

+



10 +

×

1

R + R

40 + 2

2

3

R

2,1

2

I

= I

3

=

× = 0,1 A

2 f

1 f R + R

40 + 2

2

3

La corrente i diminuirà esponenzialmente da 0,5 A a 0,1 A, con la seguente legge, ricavata

2

applicando l’espressione [D3.11]:

t

t

t

−

−



i = I

+ I

( − I e τ , ( , , ) e 0

0 1

0 5

0 1

) = + −



,02

0,02

= 0 1 +

−

,

0, 4 e

2

2 f

20

2 f

il cui grafico è riportato nella figura D3.15.

i 2

0,5 A

Figura D3.15

Esempio 5.

Andamento nel

0,1 A

tempo della

corrente i .

0

t

2

Per il circuito di figura D3.16, a regime con l’interruttore aperto, calcolare le correnti i , i , 1

2

ESEMPIO 6

i e la tensione v e disegnarne gli andamenti nel tempo, prima e dopo la chiusura dell’in-

L

L

terruttore.

R

i

3

1

A

i 2

iL

E

R

1 = 24 V

1

R 1 = R 2 = 100 Ω

+

R 2

L

vL

R 3 = 50 Ω

E 1

L = 200 mH

Figura D3.16

B

Esempio 6.

■ Interruttore aperto

La corrente nell’induttore è nulla, essendo il ramo aperto; anche la tensione v è nulla, dato che

L

l’induttore si comporta a regime come un cortocircuito. Nella maglia a sinistra dell’interruttore le

due correnti sono uguali, essendo le resistenze in serie. Si avrà quindi:

–

E

24

I

= 0

V

L 0

= 0 ( istante t = 0 ) I

L 0

= I

1

=

=

= 0,12 A

10

20

R + R

100 + 100

1

2

■ Interruttore chiuso

Applicando il teorema di Thevenin si ottiene il circuito equivalente di figura D3.17, per il quale

si ha:

100

E

24

R

= ( R // R

50

100 Ω

1

2 ) + R 3 =

+

=

E

Th

= 1 =

= 12 V

Th

2

2

2

294

Modulo D • Elettromagnetismo, circuiti magnetici

+

iL

ETh

Figura D3.17

L

vL

Esempio 6.

Circuito equivalente

RTh

di Thevenin con

l’interruttore chiuso.

−

L

200

10 3

Il valore della costante di tempo è dato da: τ =

=

×

= 2 ms

RTh

100

La corrente iL avrà un andamento esponenziale crescente, da zero al valore finale:

E

I

Th

12

Lf =

=

= 0,12

A

RTh 100

t

t

⎛

− ⎞

⎛

−

⎞

secondo la legge: i

τ

0,002

L = I Lf

1 − e

0,12 1 e

⎝⎜

⎠⎟ =

−

⎝⎜

⎠⎟

+

La tensione indotta partirà, all’istante t = 0 , dal valore iniziale VL =

= 12 V

0

ETh

e tenderà

esponenzialmente a zero, con legge:

t

t

v

−

−

τ

0,002

L = VL

12



0 e

=

e

Con l’interruttore chiuso la tensione vAB sarà data da:

t

t

⎛

t

t

t

−

⎞

–

v

−

−

−

0 002

,0

002

0,002

0,002

0,002

AB = R

50

0 12 1

12

0

,

,

= 6 − 6 e

+ 12 e

= 6 + 6 e

3 iL + vL =

×

− e

e

⎝⎜

⎠⎟ +

t

⎛

−

⎞

v

0,002

AB = 6 1 + e

⎝⎜

⎠⎟

+

legge che indica un andamento esponenziale decrescente da 12 V ( t = 0 ) a 6 V ( t → ∞).

Applicando la legge di Ohm e il primo principio di Kirchhoff, si calcolano gli andamenti

delle correnti i e i :

1

2

t

⎛

−

⎞

6 1 + e 0,002

v

t

⎝⎜

⎠⎟

⎛

⎞

i

AB

− 0,00

=

=

= 0,06 1 +

2

2

e

R

100

2

⎝⎜

⎠⎟

t

t

t

i

−

−



0,002

= + = 0,06 + 0,06

+ 0,12 − 0,12



0,002

1

i 2 iL

e

e

i

0,002

= 0 18 −

−

,

0, 06

1

e

+

Per t = 0 gli esponenziali assumono il valore 1 e si ha:

i 0+

( ) = 0,18 − 0,06 = 0,12 A

1

i 0+

( ) = 0,06 1(+1) = 0,12 A

2

che sono esattamente i valori che avevano le due correnti prima della chiusura dell’interrut-

tore.

Per t → ∞ gli esponenziali si annullano e si ricavano i valori di regime delle due correnti:

I = 0,18 A

1 f

I = 0,06 A

2 f

Si può notare che è rispettata la condizione I 1 f = I 2 f + ILf stabilita dal primo principio di Kirchhoff.

D3 • Fenomeni transitori nei circuiti induttivi

295

Gli andamenti richiesti delle correnti e della tensione sono riportati nelle figure D3.18,

D3.19, D3.20, D3.21.

iL (A)

vL (V)

0,12 A

12 V

0

t (ms)

0

t (ms)

Figura D3.18

Figura D3.19

Esempio 6.

Esempio 6.

Andamento nel tempo della corrente iL.

Andamento nel tempo della tensione vL.

i 1 (A)

0,18

i 2 (A)

0,12

0,12

0,06

0

t (ms)

0

t (ms)

Figura D3.20

Figura D3.21

Esempio 6.

Esempio 6.

Andamento nel tempo della corrente i .

1

Andamento nel tempo della corrente i .

2





296

Modulo D • Elettromagnetismo, circuiti magnetici

Esercizi di verifica

Esercizio 1

Un induttore viene magnetizzato mediante un generatore reale di tensione, avente E = 12 V e R = 6 Ω ; sapendo che la corrente iniziale nell’induttore è nulla e che all’istante t1 = 0,1 s si ha I1 = 0,5 A, calcolare: la costante di citazioni tempo; l’induttanza; il tempo t2 necessario per avere una corrente pari all’85% di quella finale; l’energia magnetica nell’induttore in tale istante.

[ Risultati: τ = 0,348 s; L = 2,09 H; t = 0,66 s; W = 3,02 J]

2

2

Eser Esercizio 2

Un induttore di induttanza L = 0,5 H viene magnetizzato, partendo da corrente nulla, mediante un generatore reale di tensione avente E = 10 V; la costante di tempo del circuito è 0,1 s. Calcolare: la resistenza del circuito; la corrente finale nell’induttore; la tensione iniziale ai suoi capi; la corrente e la tensione indotta nell’istante t1 = 0,25 s; il tempo t2 necessario per avere una tensione ai capi dell’induttore di 4 V; l’energia magnetica immagazzinata nell’induttore al termine del periodo transitorio.

[ Risultati: R = 5 Ω; If = 2 A; V = 10 V; I = 1,84 A; V = 0,821 V; 0

1

1

t = 91,6 ms; W

2

f = 1 J]

Esercizio 3

Durante la fase di magnetizzazione il flusso concatenato con un induttore di induttanza L = 0,1 H passa dal valore iniziale di 5 mWb al valore finale, a regime, di 50 mWb. Sapendo che la resistenza del circuito di magnetiz-

zazione vale 10 Ω determinare: la legge di variazione della corrente nel tempo; l’istante t1 in cui il flusso concatenato vale 15 mWb.

t

– ––––

[ Risultati: i = 0,5 – 0,45 e

;

0,01 t = 2,51 ms]

1

Esercizio 4

Una bobina di induttanza L = 25 mH viene magnetizzata e, a regime, raggiunge un livello di energia magnetica pari a 0,45 J. Supponendo di smagnetizzarla mediante un circuito di resistenza R = 2,5 Ω , calcolare: la corrente e la tensione iniziali di smagnetizzazione, la corrente I1 dopo 20 ms dall’inizio della smagnetizzazione, il tempo t2 dopo il quale l’energia magnetica della bobina diventa la metà di quella iniziale.

[ Risultati: I = 6 A; V

= – 15 V; I = 0,812 A; t = 3,466 ms]

0

L0

1

2

Esercizio 5

Nel circuito di figura D3.22 la chiusura del contatto T determina la magnetizzazione dell’induttore, fino alle condizioni di regime. Calcolare: la costante di tempo; l’intensità di corrente e l’energia finale dell’induttore; gli andamenti della tensione vL , della corrente iL e della corrente i1 prima e dopo la chiusura di T, disegnandone i relativi grafici.

R 2

A

T

[ Risultati: τ = 4 ms;

i

I

1

iL

I

Lf = 0,4 A; WLf = 16 mJ; vL

01 = 0,5 A

diminuisce esponenzialmente

R

da 20 V a zero;

I

1 = 40 Ω

01

R 1

L

VL

R

i

2 = 10 Ω

L aumenta esponenzialmente

da zero a 0,4 A; I = 0,5 A

L = 0,2 H

1

(prima della chiusura)

e diminuisce

B

Figura D3.22

esponenzialmente da 0,5 A

Esercizio 5.

a 0,1 A dopo la chiusura]





D3 • Fenomeni transitori nei circuiti induttivi

297

Esercizio 6

Nel circuito di figura D3.23 l’interruttore T viene chiuso e lasciato in tale posizione fino al termine del periodo transitorio. Calcolare: la costante di tempo; le espressioni di iL e vL in funzione del tempo, disegnandone i grafici; il valore iniziale e finale della tensione VAB ; l’espressione in funzione del tempo della tensione su R2 .

R

A

2

T

E 1 = 20 V R 1 = 20 Ω

+

I 02 = 0,5 A R 2 = 5 Ω

citazioni

E 1

R 3

R 3 = 15 Ω L = 0,08 H

I 02

iL

Eser

R 1

L

vL

B

Figura D3.23

[

t

t

– ––

– ––

Risultati: τ = 2 ms; i

τ

τ

L = 0,75 (1 – e

); vL= 30 e ; VAB0= 30 V; t–––

Esercizio 6.

V

τ

ABf = 15 V; vR2 = 3,75 (1 – e

)]

Esercizio 7

La rete di figura D3.24 è inizialmente in condizioni di regime, con T aperto. L’interruttore T viene poi chiuso, fino al raggiungimento del nuovo regime, e infine riaperto. Calcolare: i valori di VAB e iL prima della chiusura di T; il valore di VAB subito dopo la chiusura di T; la costante di tempo con T chiuso; i valori finali della corrente e dell’energia dell’induttore con T chiuso; la costante di tempo con T aperto; la tensione iniziale sull’induttore

con T aperto.

Verificare che il valore finale della iL con T aperto coincide con quello iniziale della prima fase e disegnare gli andamenti nel tempo della tensione e della corrente dell’induttore.

T

A

E 1 = 25 V

R 1 = 10 Ω

iL

L = 50 mH

I 03 = 0,5 A

R 1

R 2

R 2 = 50 Ω

E 2 = 10 V

L

I 03

+

E 1

E 2

+

B

Figura D3.24

[ Risultati: VAB0 = 0 V; IL0 = 2,5 A; V′ AB0 = 2,5 V; τ1 = 6 ms; ILf = 2,8 A; Esercizio 7.

Wf = 0,196 J; τ2 = 5 ms; V′′ AB0 = – 3 V]





298

Modulo D • Elettromagnetismo, circuiti magnetici

Test di verifica

Quesiti a risposta aperta

1. Spiegare come varia la corrente durante il transitorio di magnetizzazione di un induttore inizialmente non magnetizzato e disegnarne il relativo grafico. Specificare, in particolare, quanto vale la corrente finale e perché

citazioni

le variazioni di corrente che si hanno nei successivi intervalli Δ t sono sempre più piccoli.

2. Disegnare e spiegare l’andamento della tensione vL durante il transitorio di magnetizzazione di un induttore.

3. Ricavare l’espressione della costante di tempo del circuito di magnetizzazione di un induttore.

Eser 4. Come varia il tempo di assestamento in funzione dei valori di R e di L?

5. Dimostrare che durante il transitorio di magnetizzazione il flusso concatenato con un induttore varia espo-

nenzialmente con la stessa legge della corrente.

6. Spiegare come variano la corrente e la tensione durante il transitorio di smagnetizzazione di un induttore e disegnarne i relativi grafici.

7. Per quale ragione un induttore di resistenza propria trascurabile si comporta, a regime, come un cortocircuito?

8. Le costanti di tempo di magnetizzazione e di smagnetizzazione di un induttore sono necessariamente uguali?



ELETTRONICA





Modulo E

Introduzione

all’elettronica

digitale

Obiettivi

Prerequisiti

Scheda PRE-1 Semiconduttori, diodi e transistor

Contenuti

• E1 Gli ambiti dell’elettronica

• E2 Variabili binarie, operatori logici elementari, porte logiche

• E3 Il laboratorio di elettronica digitale

• E4 Sistemi di numerazione

• E5 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica





302

Modulo E • Introduzione all’elettronica digitale

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1. conoscere la struttura generica di un sistema elettronico e della

comunicazione tra parti analogiche e parti digitali;

2. saper descrivere i campi di variabilità di una grandezza analogica e di una

grandezza digitale;

3. conoscere l’insieme delle variabili binarie con gli operatori logici

elementari;

4. saper definire e rappresentare gli operatori logici elementari;

5. conoscere le principali famiglie tecnologiche dei circuiti integrati logici

TTL e CMOS, le loro caratteristiche essenziali, le configurazioni dei

circuiti d’uscita;

6. saper descrivere le caratteristiche di ingresso e di uscita di un circuito

logico integrato e i problemi di compatibilità tra integrati di famiglie

logiche differenti;

7. conoscere le funzionalità dei principali strumenti e attrezzature del

laboratorio di elettronica digitale e le modalità della loro utilizzazione;

8. saper descrivere i criteri da osservare nella realizzazione di esperienze in

laboratorio di elettronica digitale;

9. conoscere i principali sistemi di numerazione posizionale;

10. saper rappresentare e convertire i numeri nei codici posizionali di base 2,

16, BCD, complemento a due, ed eseguire su essi operazioni aritmetiche.

Prerequisiti

SCHEDA PRE-1 Semiconduttori, diodi

e transistor

Si suppone che lo studente conosca il significato delle grandezze elettriche tensione,

corrente, resistenza, e che conosca e sappia applicare la legge di Ohm, le regole di

calcolo di un partitore di tensione e il principio di sovrapposizione degli effetti.

La conoscenza delle strutture di diodi e transistor, dei modelli che ne illu-

strano il funzionamento, e dei simboli che li rappresentano, sono utili per una

maggiore comprensione delle caratteristiche elettriche dei circuiti delle varie fa-

miglie tecnologiche.

Semiconduttori puri

Semiconduttori come il Silicio (Si) e il Germanio (Ge) sono tetravalenti (quat-

tro elettroni periferici vengono condivisi tra atomi vicini). In un cristallo puro

di Si o di Ge la densità di atomi è di 5 o 4,4 · 1022 atomi per cm3. A temperatura

ambiente la concentrazione intrinseca di cariche libere di muoversi al loro in-

terno è rispettivamente di 1,5 · 1010/cm3 e 2,5 · 1013/cm3, meno di una carica

ogni miliardo di atomi. Quando, a causa dell'agitazione termica, un elettrone

sfugge al legame che lo teneva vincolato agli atomi del reticolo cristallino, uno

di quegli atomi resta con una carica positiva non più compensata da quella del-

l’elettrone divenendo uno ione positivo. Ogni elettrone che sfugge lascia un

buco, una lacuna, e anche la lacuna, come l’elettrone, inizia a vagare all’interno

del cristallo; ciò perché l’atomo rimasto senza un elettrone tende ad attirarne

uno a spese dei suoi vicini, con l’effetto di una carica positiva che si sposta da





Prerequisiti

303

un atomo all’altro. Naturalmente può capitare che un elettrone libero si ricom-

bini con una lacuna. In un semiconduttore puro la densità intrinseca di elettroni

liberi è uguale a quella delle lacune ni = pi. Il loro valore dipende dal materiale

e dalla temperatura.

Semiconduttori con impurità

Se nella struttura cristallina di un semiconduttore intrinseco si introducono

atomi di un elemento pentavalente, questi cedono facilmente uno degli elettroni

periferici che, entrando in conduzione, lasciano altrettanti ioni positivi bloccati

nella struttura cristallina; questi non tendono a catturare un altro elettrone. Si

dice che il semiconduttore è stato drogato con impurità di tipo n poiché in esso

le cariche libere di muoversi sono in maggioranza elettroni.

Se gli atomi introdotti sono invece di tipo trivalente, ciascuno di essi cattura

un elettrone a spese degli atomi di semiconduttore vicini, diviene uno ione ne-

gativo bloccato nella struttura cristallina, e genera una lacuna che, con la sua ca-

rica positiva, comincia a vagare. In questo caso si dice che il semiconduttore è

drogato con impurità di tipo p poiché le cariche in esso libere di muoversi, le la-

cune, sono positive.

In un semiconduttore drogato i portatori di carica maggioritari si ricombi-

nano in parte con quelli minoritari facendo così diminuire la loro densità. Dette

n e p la densità degli elettroni di conduzione e quella delle lacune, vale la legge

di azione di massa: n · p = n2 i.

Giunzione p-n, diodi a semiconduttore

In un cristallo di semiconduttore si creano una zona di tipo p e una di tipo n con-

finanti l’una con l’altra, poiché i portatori maggioritari tendono, in assenza di

forze contrarie, a distribuirsi uniformemente su tutto il cristallo; da ciascuna

delle rispettive zone un po’ di essi migra, diffonde, nell’altra zona. Il fenomeno

termina però non appena sul confine tra le due zone si forma un campo elettrico

di intensità sufficiente a contrastare il fenomeno. La figura PRE-1.1 rappre-

senta la situazione finale: nella zona n gli elettroni sono rappresentati da piccoli

pallini neri e gli ioni donatori da cerchietti col segno +; nella zona p le lacune

sono rappresentate da piccoli cerchietti blu e gli ioni accettori da cerchietti col

segno –; alcuni elettroni della zona n passano nella zona p lasciando in parte non

compensata la carica positiva (+) degli ioni donatori, e, in prossimità del con-

fine, colmano un corrispondente numero di lacune; analogo discorso vale per le

lacune della zona p. Il risultato complessivo è una sottile zona (mezzo micron),

priva di cariche di conduzione, depletion layer, a cavallo del confine, con un

campo elettrico interno diretto da n a p che contrasta la diffusione.

Il dispositivo così realizzato è un diodo; la zona di tipo n è detta catodo e

quella di tipo p, anodo. La figura PRE-1.2 ne riporta il simbolo.

Figura PRE-1.1

Giunzione p – n.

A

Anodo

p

n

Catodo

K

Figura PRE-1.2

Simbolo di un diodo.



304

Modulo E • Introduzione all’elettronica digitale

Polarizzazione diretta della giunzione p-n

L’applicazione di una tensione positiva tra anodo e catodo contrasta il campo

elettrico del depletion layer, il fenomeno di diffusione riprende e il diodo entra

in conduzione: elettroni diffondono nella zona p, dove sono cariche minoritarie,

e lacune diffondono nella zona n, dove sono minoritarie. Il depletion layer è po-

polato da cariche minoritarie provenienti dalle due zone opposte, cariche che

vengono via via neutralizzate da quelle maggioritarie. In questo caso si dice che

il diodo è polarizzato in modo diretto.

Per tensioni dirette inferiori a una soglia Vγ (0,7 V per i diodi al silicio), la

corrente resta fino a 100 volte inferiore al massimo consentito, poi la tensione

ai suoi capi si mantiene quasi costante e la corrente cresce esponenzialmente;

occorre perciò porre in serie al diodo una resistenza che ne limiti la corrente

massima.

Diodi LED

La ricombinazione di una coppia elettrone-lacuna avviene grazie a imperfe-

zioni nella struttura cristallina e ad impurità di tipo metallico che funzionano

come trappole; grazie a esse si riesce a dosare il tempo di vita dei portatori di

carica (da 1 ns a 1 μ s).

Nella ricombinazione elettrone-lacuna viene restituita energia sotto forma

di calore. In altri semiconduttori come l’arseniuro di gallio una buona parte

delle ricombinazioni avviene direttamente e in questo caso l’energia viene re-

stituita sotto forma di radiazione in buona parte infrarossa e in parte visibile. I

diodi LED sono realizzati con questi materiali.

Polarizzazione inversa

L’applicazione di una tensione positiva tra catodo e anodo, cioè nel verso oppo-

sto al precedente, allontana ancora di più i portatori maggioritari dal depletion la-

yer; in tal caso può esserci solo una corrente molto piccola (corrente inversa di

saturazione), dovuta a coppie elettrone-lacuna che si originano all’interno del

depletion layer; questa corrente per i diodi al silicio è dell’ordine dei 10–9 A.

Anche per la tensione inversa c’è un limite oltre il quale all’interno del depletion

layer il campo elettrico diviene così forte da generare molte coppie elettrone-la-

cuna o da provocare, per urto delle cariche minoritarie contro gli atomi del cri-

stallo, un effetto a valanga.

Reverse recovery time

Quando la tensione applicata a un circuito con resistore e diodo in serie commuta

da diretta a inversa, la migrazione delle cariche da una zona all’altra si inter-

rompe; tuttavia, a causa delle cariche minoritarie inizialmente presenti nel deple-

tion layer, per un breve intervallo di tempo il diodo si comporta come un corto

circuito, ciò finché l’eccesso di cariche minoritarie non viene eliminato grazie

alla loro ricombinazione. A quest’intervallo va aggiunto un tempo di transizione

dovuto all’effetto capacitivo proprio della giunzione. Complessivamente questo

ritardo (detto tempo di recupero nel passaggio alla polarizzazione inversa) può

valere da 1 ns a 1 μ s.

Transistor BJT

BJT è l’acronimo di bipolar junction transistor. I BJT sono dotati di tre elet-

trodi collegati rispettivamente a tre zone, dette Emettitore, Base e Collettore.

Questo tipo di transistor è realizzato con una struttura simile a quella di figura

PRE-1.3 dove sono visibili due giunzioni, una tra emitter e base e l’altra tra

base e collettore. Qui gli elettroni di conduzione sono rappresentati da piccoli

segni “–”, le lacune da pallini blu, gli ioni da cerchietti con segno + o segno –.



Prerequisiti

305

Base

Emitter

Figura PRE-1.3

Struttura di un BJT n-p-n.

n

p

n

Collettore

Con riferimento al drogaggio delle tre zone, un BJT può essere di tipo npn,

come nel caso di figura, o pnp; la figura PRE-1.4 ne riporta schemi e simboli.

C

C

Figura PRE-1.4

C

C

Schemi e simboli

Collettore

Collettore

di BJT pnp e npn.

n

p

B

p

B

B

n

B

Base

Base

n

p

Emettitore

Emettitore

E

E

E

E

a)

b)

c)

d)

Se, come in figura PRE-1.3, in un BJT npn si polarizza in modo diretto la

giunzione emitter-base, e inversamente la giunzione base-collettore, gli elet-

troni dell’emitter diffondono nella base; di essi una piccola percentuale si ri-

combina con le lacune mentre la maggior parte si diffonde nel depletion layer

base-collettore dove incontra un forte campo elettrico che la porta nel collettore

e da qui nel circuito di polarizzazione. In queste condizioni la tensione VBE è

quella di un diodo polarizzato direttamente e la corrente di collettore IC è del-

l’ordine di 100 volte quella di base, da cui dipende principalmente. Dette Ie, Ib,

Ic, le correnti di emitter, base e collettore, è Ie = Ic + Ib.

Il BJT come interruttore

Il transistor viene usato anche per realizzare amplificatori analogici; qui inte-

ressa il suo funzionamento come interruttore.

Nel circuito di figura PRE-1.5 il transistor va in conduzione quando è ap-

plicata una tensione VBE che polarizza in modo diretto la giunzione base-emet-

titore; se la corrente IC e la resistenza RC sono tali da provocare una sufficiente

caduta di tensione, la tensione VCE diviene abbastanza piccola (circa 0,2 V),

tanto che la giunzione base-collettore risulta polarizzata direttamente e il colle-

gamento collettore-emitter si può considerare come un interrutore chiuso. In

Figura PRE-1.5

queste condizioni si dice che il transistor è in saturazione.

BJT npn in conduzione.

RC

IC

VCC

RB IB

VCE

VBE

VBB

E

IE



306

Modulo E • Introduzione all’elettronica digitale

Se la polarizzazione base-emitter viene annullata o invertita, la corrente si

interrompe, il collegamento collettore-emitter è come un interruttore aperto, e si

dice che il transistor è in interdizione. I tempi di ritardo tra una commutazione

sul circuito di polarizzazione di base e la conseguente transizione da una condi-

zione all’altra sono dell’ordine di alcune decine di ns.

Discorsi del tutto analoghi valgono per il BJT di tipo pnp.

Transistor MOSFET

I transistor MOSFET hanno tre elettrodi detti Source, Drain e Gate. Nei MOS

a canale n source e drain fanno capo a due zone n+, cioè fortemente drogate di

tipo n, immerse in un substrato debolmente drogato di tipo p, e tra loro distanti

qualche decina di micron. Il gate consiste in una lamina di alluminio o di silicio

policristallino drogato con boro intermedia tra gli altri due elettrodi e isolata dal

resto del dispositivo mediante una sottilissima zona di biossido di silicio. La fi-

gura PRE-1.6 rappresenta la struttura di un MOS a canale n. Il substrato è in ge-

nere internamente collegato con il source.

MOSFET a riempimento

In questi MOS non c’è inizialmente un canale conduttivo tra Source e Drain.

Quando tra gate e substrato di un MOS a canale n si impone una tensione posi-

tiva superiore al valore di soglia (da 2.5 a 6 V); allora le cariche minoritarie che

si accumulano nella zona sotto il gate stabiliscono un collegamento sufficiente-

mente conduttivo tra source e drain. Discorso del tutto analogo vale per i MO-

SFET a riempimento a canale p, dove il substrato è di tipo n e source e drain

sono di tipo p+.

MOSFET a svuotamento

Esistono anche MOSFET a svuotamento nei quali il canale nel substrato è pre-

costituito da una zona leggermente drogata dello stesso tipo del drain e del

source. In questo caso la tensione tra gate e source, a seconda del suo segno e

dell’intensità, regola la conducibilità del canale aumentandola o diminuendola

fino alla sua chiusura. La figura PRE-1.7 mostra i simboli utilizzati per i vari

tipi di MOSFET.

Source

Gate

Drain

Figura PRE-1.6

Struttura di un MOS

a canale n.

n

n

p

Substrato

D

D

D

D

D

D

G

G

G

G

G

G

S

S

S

S

S

S

a)

b)

c)

d)

e)

f)

Figura PRE-E1.7

Simboli di MOS. a) e b) a canale p a riempimento, c) e d) a canale n a riempimento, e) e f) a svuotamento a canale n e a canale p.





307

Gli ambiti

dell’elettronica E1

Oggetto di studio dell’elettronica è la generazione, l’elaborazione e la trasformazione di segnali

elettrici di potenza relativamente piccola.

L’elettronica interagisce con altre grandezze del mondo fisico mediante trasduttori, ad esempio

i segnali elettrici in uscita da un microfono possono essere amplificati e poi inviati a degli alto-

parlanti, o essere trasformati in onde elettromagnetiche ricevute a distanza dall’antenna di un

ricevitore; o ancora: un computer riceve segnali dalla tastiera, dal mouse, e da altri dispositivi, li

interpreta, esegue i comandi ricevuti, e ne visualizza i risultati sul monitor.

Attualmente il mondo dell’elettronica è fatto di componenti passivi come resistori, condensatori,

induttanze, diodi, e di componenti attivi discreti, come i transistor di vario genere, e integrati

come gli amplificatori operazionali, i generatori di tensione di riferimento, i circuiti logici, le me-

morie, i circuiti programmabili. La conoscenza delle loro caratteristiche ne consente il corretto

utilizzo e l’applicazione nella realizzazione delle funzioni più complesse.

L’elettronica ha due rami principali che si sviluppano ampiamente in modo abbastanza indipen-

dente l’uno dall’altro, essi sono il digitale e l’analogico.

E1.1 L’elettronica analogica

L’elettronica analogica è una parte dell’elettronica che studia il modo di generare, con-

trollare e trasformare i segnali elettrici considerandoli come grandezze che possono ac-

quisire tutti i possibili valori compresi all’interno del loro campo di variabilità. Segnali

di questo tipo sono rappresentati in figura E1.1. Sono dispositivi analogici i raddriz-

zatori, i filtri, gli amplificatori, gli oscillatori e vari altri circuiti la cui risposta a un se-

gnale di ingresso è una funzione continua.

vI

VSS

t

VSI

v 2

t

Figura E1.1

V

Segnali di tipo

min

analogico.

308

Modulo E • Introduzione all’elettronica digitale

E1.2 L’elettronica digitale

L’elettronica digitale è una parte dell’elettronica che si occupa di circuiti i cui segnali

d’ingresso e d’uscita, per la parte significativa del loro tempo, possono acquistare va-

lori compresi solo in alcuni e ben distinti intervalli del loro campo di variabilità.

La figura E1.2 mostra due esempi di segnali digitali.

Figura E1.2

Segnali di tipo

R/W

digitale.

CS

Come si vedrà in questa parte del testo, questo ramo si estende dalle più semplici

porte logiche ai più complessi circuiti integrati, dai semplici flip-flop ai circuiti di con-

teggio, di memoria, di generazione o riconoscimento di sequenze, e infine ai circuiti

programmabili e ai microprocessori che sono il cuore degli attuali computer.

Il termine ‘digitale’ viene dalla parola inglese ‘digit’ che significa cifra. I numeri

sono espressi in cifre. Di una somma di centinaia di milioni si dice che è a 9 cifre, poi-

ché la si pensa espressa nel sistema decimale, dunque con 9 caselle ciascuna destinata

Bit

a ospitare uno dei simboli da 0 a 9. I digit dell’elettronica sono cifre binarie, bit (acro-

nimo di binary digit). In un numero espresso in binario ciascun bit può ospitare o uno

zero (0) o un uno (1); ciò non impedisce di esprimere numeri comunque grandi, posto

che si disponga di un adeguato numero di bit.

Dal punto di vista concettuale la traduzione di un bit in segnale elettrico è presto

fatta: un bit vale zero oppure uno; a ciascun bit si fa corrispondere l’uscita di un cir-

cuito la cui tensione deve essere compresa in due ben distinte fasce di valori (figura

E1.3): una definita come livello basso (0), l’altra fascia definita come un livello alto

(1); sono esclusi valori intermedi. Un circuito che rappresenti più bit disporrà di tante

uscite quanti sono i suoi bit. La figura E1.4 propone un semplice esempio in cui con

componenti passivi alimentati da una batteria si realizza elettronicamente un numero di

4 bit: con tutti gli interruttori aperti il numero in binario ABCD è 1111; se si chiudono

gli interruttori SWB e SWC il numero diventa 1001, e così di seguito.

Figura E1.3

Livelli logici.

V

Livello Alto

Livello Basso

Normalmente un sistema elettronico contiene sia circuiti digitali che circuiti ana-

logici. Si pensi come esempio a un moderno sistema di registrazione dove l’input è co-

stituito da microfoni che trasformano il segnale audio, che è analogico, in segnale elet-

trico, da amplificatori che portano questo segnale a livelli adatti alle caratteristiche di

ingresso di dispositivi di conversione in formato digitale, da circuiti di elaborazione e

memorizzazione digitale.

E1 • Gli ambiti dell’elettronica

309

V

Figura E1.4

CC

Rappresentazione

elettrica di un

numero di 4 bit.

R1

R2

R3

R4

330

330

330

330

A

B

C

D

SWA

SWB

SWC

SWD

GND

La comunicazione tra dispositivi analogici e dispositivi digitali

Della comunicazione tra le due parti, l’analogica e la digitale, si occupano particolari

dispositivi elettronici detti convertitori A-D e D-A. I primi traducono un segnale ana-

logico in una sequenza di numeri che indicano la successione dei valori del segnale

analogico campionato a intervalli regolari abbastanza frequenti da consentire l’even-

tuale precisa ricostruzione del segnale originario. I secondi trasformano ogni numero

binario, espresso mediante livelli alti e bassi, sui suoi ingressi, in un corrispondente li-

vello di tensione.

In figura E1.5 il segnale analogico, in nero, viene campionato a una frequenza 4

volte maggiore della sua massima frequenza; il segnale che se ne ottiene, in blu, pre-

senta una successione di livelli di tensione che un convertitore A/D tradurrà in una suc-

cessione di codici binari.

5

Figura E1.5

4

Trasformazione

di una grandezza

3

analogica in una

2

digitale.

1

0

-1

-2

-3

-4

-5 0 50 100 150 200 250 300 350 400 450 500





310

Modulo E • Introduzione all’elettronica digitale

Test di verifica

Quesiti a risposta aperta

1. Descrivere la caratteristica comune delle grandezze di tipo analogico.

2. Dire che cosa si intende per segnale di tipo digitale.

citazioni 3. Descrivere gli ambiti dell’elettronica analogica e dell’elettronica digitale.

4. Dire attraverso quali dispositivi riescono a comunicare tra loro circuiti elettronici di tipo analogico e di tipo digitale.

Eser 5. Spiegare il significato di bit.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. I valori di tensione di un segnale analogico possono:

a variare con continuità da un valore estremamente negativo a uno estremamente positivo.

b assumere alcuni valori compresi tra un massimo e un minimo.

c assumere uno qualsiasi dei valori compresi tra un massimo e un minimo.

d variare con continuità per la maggior parte del tempo all’interno di uno dei livelli consentiti.

2. I valori di tensione di un segnale digitale:

a variano con continuità tra due soli livelli ammessi.

b restano per la maggior parte del tempo compresi all’interno di due sole fasce di valori.

c possono valere solo 0 V o 5 V.

d saltano continuamente da un livello all’altro dei due soli livelli consentiti.

3. Un digit:

a può valere 0 oppure 1.

b può valere da 0 a 9.

c è un bit.

d è un simbolo mediante cui si esprimono i numeri.

4. In un sistema complesso:

a l’elettronica digitale può da sola effettuare qualsiasi operazione, anche interfacciandosi col mondo fisico.

b l’elettronica digitale è più adatta a realizzare le parti di elaborazione dei segnali.

c l’elettronica digitale è più adatta a realizzare le parti di interfacciamento col mondo fisico.

d l’elettronica analogica è più adatta a realizzare le parti di elaborazione dei segnali.

5. Un segnale analogico può essere digitalizzato:

a campionandolo periodicamente.

b campionandolo periodicamente a una frequenza sufficientemente alta.

c codificandone con un numero sufficiente di bit i campioni prelevati a frequenza abbastanza alta.

d codificandone, mediante un convertitore D-A e un numero sufficiente di bit, i campioni prelevati a frequenza

abbastanza alta.





311

Variabili binarie,

operatori logici elementari, E2

porte logiche

Ingressi e uscite dei circuiti digitali possono assumere solo valori di tensione compresi in una di

due fasce dette livello basso e livello alto. Poiché le variabili di ingresso e di uscita di questi cir-

cuiti sono del tutto simili ai predicati contenuti in una qualsiasi proposizione ai quali si attribui-

scano i valori di vero o di falso, e le funzioni da essi svolte corrispondono alle più semplici regole

della logica in base alle quali, accertata la verità delle premesse, è possibile dedurre la verità o

falsità delle conclusioni, questi circuiti sono anche detti circuiti logici.

E2.1 Variabili binarie, bit

Una variabile binaria può assumere di volta in volta uno tra due ben distinti valori

possibili.

Un interruttore, un LED, diodo a emissione di luce, un semaforo in cui non sia previ-

sto il giallo, una proposizione come: “Il limite di velocità su questa strada è di 70

km/h”, sono tutti esempi di variabili binarie. In generale, i valori assunti da una varia-

bile binaria sono convenzionalmente indicati semplicemente con 0 e 1.

Si dice che si usa una logica positiva quando zero sta per basso, falso, spento,

Logica positiva

aperto, rosso, mentre uno sta per alto, vero, chiuso, acceso, verde. Quando si sostitui-

e logica negativa

sce zero ad alto, vero, chiuso, acceso, verde, e uno a basso, falso, spento, aperto, rosso

la logica adottata è negativa.

Una variabile binaria va pensata come un cassettino con giusto lo spazio per conte-

nere uno 0 oppure un 1; per esprimere il suo valore è cioè sufficiente un bit.

E2.2 Operatori logici NOT, AND, OR, circuiti con

interruttori

Verso la metà del XIX secolo, un matematico di nome George Boole, presentò la sua

Indagine sulle leggi del pensiero…. Egli intese proporre un formalismo matematico

che, applicato alle proposizioni, consentisse di calcolarne la veridicità. Egli scoprì che

nella formulazione di costrutti logici, e nella loro verifica, si utilizza una struttura co-

stituita da proposizioni che possono avere uno solo dei due valori, “vero” e “falso”, e

da semplici leggi di composizione come il prodotto logico, AND (il connettivo “e”), e

la somma logica, OR (il connettivo “o”).

Dopo circa cento anni le leggi formulate da George Boole sono state applicate allo

studio dei circuiti con interruttori che, perciò, sono anche detti circuiti logici. Un inter-

ruttore e una proposizione semplice condividono in effetti la stessa natura di una va-

riabile binaria.

312

Modulo E • Introduzione all’elettronica digitale

Operatore NOT

A A–

0

1

Per ogni proposizione che dichiara per vero un fatto è possibile crearne un’altra che

dice esattamente il contrario. Entrambe le proposizioni possono rivelarsi vere oppure

1

0

false, e tuttavia, se una risulta vera l’altra non può che essere falsa. Ad esempio di una

Tabella E2.1

stessa persona si potrà dire che A): “ha conseguito la laurea in matematica”, oppure che

NOT.

B): “non ha conseguito la laurea in matematica”. Ora, sia A che B possono essere di-

chiarazioni vere o false; ma se A è vera, B non può che essere falsa; se invece B è vera,

A è falsa. Evidentemente queste due variabili A e B non sono tra loro indipendenti. Se

la variabile indipendente è A, allora è B = B( A), cioè B è funzione di A, e visto che B

nega ciò che A afferma, si può scrivere: B = NOT( A) = A

Ð . La sopralineatura sul nome

della variabile ne indica la negazione.

La funzione NOT () è definita dalla tabella E2.1 e la si può anche pensare come un ope-

ratore: NOT è un operatore che applicato a una variabile A ne assegna una seconda

B = NOT(A) che vale 1 quando A = 0 e vale 0 quando A = 1.

La figura E2.1 rappresenta un circuito in cui il LED si accende quando l’interrut-

tore è aperto (Off): quando l’interruttore è chiuso cortocircuita il ramo con il LED, as-

sorbendo tutta la corrente erogata dalla batteria; se invece l’interruttore è aperto, tutta

la corrente va sul LED.

Figura E2.1

+ VCC

LED = NOT(Sw).

5V

470

SW

LED

SW

LED

off

on

on

off

GND

Se nella tabella che descrive la relazione tra la variabile SW e la variabile LED si

sostituiscono Off o Spento con 0, e On o Acceso con 1, si ottiene esattamente la tabella

della funzione NOT. Pertanto: LED = NOT(SW).

Operatore AND

B

A P

0

0

0

Si consideri ora il seguente problema: una cassaforte si apre se in ciascuna delle due

serrature A e B sono inserite le chiavi giuste. Due nuovi cassieri hanno ricevuto cia-

0

1

0

scuno una chiave ma non sanno se si tratta di chiavi della cassaforte.

1

0

0

Come potranno andare le cose quando essi tenteranno di accedervi?

1

1

1

Mediante la tabella E2.2, con tre colonne, una per ciascuna serratura e una per l’e-

Tabella E2.2

sito dell’operazione, si possono descrivere ordinatamente tutti i possibili casi. Le co-

P = AND( A, B).

lonne A e B rappresentano, una per ciascuna serratura, le proposizioni: “è inserita la

chiave giusta”. La colonna P rappresenta la proposizione: “la cassaforte si apre”; i va-

lori 0 e 1 stanno rispettivamente per falso e vero.

P( A, B), è una funzione binaria a due ingressi, la cui tabella della verità si riassume

in questo modo: “La cassaforte si apre solo se nella serratura A e nella B (contempora-

neamente) sono inserite le chiavi appropriate”.

Il connettivo e (AND), che mette insieme le due frasi, “la chiave giusta è inserita in

A” e “la chiave giusta è inserita in B”, ha il significato di congiungerle, attribuendo alla

frase complessiva, e quindi alla sua conclusione “la cassaforte si apre”, il valore di vero

solo se entrambi i presupposti sono veri. La verifica delle due affermazioni A e B con-

sente di dedurre la verità della conclusione P.

La funzione P(A, B), definita dalla tabella E2.2 è detta AND e la si può anche pensare come

un operatore: si definisce AND un operatore che associa a una coppia di variabili binarie A

e B una terza variabile P che vale 1 solo se contemporaneamente sono A = 1 e B = 1.

E2 • Variabili binarie, operatori logici elementari, porte logiche

313

Si scrive P(A, B) = A AND B o, più brevemente, P(A, B) = A · B, con il segno di prodotto

al posto di “AND“. Le due espressioni si leggono nello stesso modo: “P è il prodotto lo-

gico di A e B“ o anche “P è la AND di A e B”.

Quando si collegano tra loro due interruttori uno dietro l’altro, come in figura E2.2 a,

si dice che sono posti in serie. Due dispositivi collegati in serie sono percorsi dalla stessa

corrente. Nel circuito qui rappresentato la corrente può attraversare il LED e accenderlo

solo se entrambi gli interruttori vengono chiusi. Se nella tabella di figura E2.2 b che de-

scrive il comportamento del circuito si sostituiscono Off e Spento con 0, e On e Acceso

con 1, essa coincide esattamente con quella di una AND.

+ VCC

5V

Figura E2.2 a, b

LED = AND(Sw1,

R1 330

SW1

SW2

SW1

SW2

LED

Sw2).

off

off

off

LED

off

on

off

on

off

off

on

on

on

a)

b)

GND

Operatore OR

Un analogo ma diverso esempio è quello di due amici che si sono dati appuntamento

B

A S

per visionare un appartamento di cui entrambi hanno ricevuto la chiave. Cosa può av-

0

0

0

venire se entrambi si recano all’appuntamento un po’ sovrappensiero?

Anche qui ci sono due variabili binarie: A = “il 1° amico ha con sé la chiave” e

0

1

1

B = “il 2° amico ha con sé la chiave”, e una funzione binaria S( A, B) = “sarà possibile 1

0

1

entrare”. Ciascuna delle due proposizioni A e B può essere vera oppure falsa, mentre S

1

1

1

dipende dal valore delle prime due.

Di nuovo tutte le possibilità sono descritte da una tabella che si può sintetizzare con

Tabella E2.3

la frase: “Sarà possibile entrare se uno o (OR) l’altro (o entrambi) hanno con sé la

S = OR( A, B).

chiave”.

Questa volta le due frasi A e B sono messe insieme dal connettivo o, che ha il si-

gnificato di attribuire alla conclusione S il valore di vero se uno o l’altro, anche sepa-

ratamente (la o è un connettivo che disgiunge), dei presupposti è vero.

Si dice OR una funzione S(A, B) definita dalla tabella della verità E2.3; essa vale 1 se al-

meno una o entrambe le sue variabili valgono 1.

Per l’operatore OR si usa il segno “+”, e si potrà scrivere: S( A, B) = A OR B, oppure S( A, B) = A + B. S( A, B) è anche detta somma logica di A e B.

Nella figura E2.3 a i due interruttori sono tra loro collegati in parallelo: essi sono

due possibili percorsi per la corrente che, giunta al primo nodo dove due estremità de-

gli interruttori sono collegate insieme, si divide in due parti (non necessariamente

uguali), che vanno poi a confluire sul secondo nodo.

In questo caso il LED si accende se almeno uno dei due interruttori è chiuso. Se

nella tabella di figura E2.3 b che descrive il comportamento del circuito si scrive 0 al

posto di Off e 1 al posto di On, essa coincide esattamente con quella di una OR.

+ VCC

Figura E2.3 a, b

5V

LED = OR(Sw1,

Sw2).

R1 330

SW1

SW1

SW2

LED

SW2

LED

off

off

off

off

on

on

on

off

on

GND

on

on

on

a)

b)

314

Modulo E • Introduzione all’elettronica digitale

Tabelle della verità

Tabelle che definiscono le funzioni binarie di variabili binarie, come quelle di NOT, AND e

OR, sono dette tabelle della verità.

L’operatore NOT si applica a una singola variabile (è unario), AND e OR sono invece

applicate ad almeno due variabili.

Ciò che rende diverse AND e OR, è la terza colonna delle rispettive tabelle; le due

colonne di sinistra nelle due tabelle sono identiche perché entrambe indicano, nello

stesso ordine, le possibili combinazioni di valori dei due ingressi binari. Esse corri-

spondono ai primi quattro numeri binari espressi con 2 bit.

Le funzioni binarie di variabili binarie sono anche dette funzioni booleane, esse

possono avere molte variabili di ingresso, e sono definite ciascuna dalla sua tabella

della verità.

Nella compilazione delle tabelle della verità si ricorre alla numerazione binaria in

modo da non dimenticare nessuna delle possibili combinazioni di valori delle variabili

di ingresso. Seguendo quest’ordine è inoltre possibile riconoscere facilmente alcune

funzioni fondamentali. Il numero di righe necessarie dipende dal numero di variabili

indipendenti; se il loro numero è n, 2 n è il numero di righe della tabella. Per definire

una funzione binaria Q( A, B, C), di tre variabili A, B e C, occorre una tabella di 8 righe (più l’intestazione), per potervi inserire tutte le combinazioni di valori delle variabili di

ingresso, cioè i codici binari dei numeri da 0 a 7. Per una funzione di quattro variabili

le righe necessarie oltre all’intestazione saranno 16.

Circuiti logici con relè

Il relè più semplice è un dispositivo con un circuito di ingresso costituito da un avvol-

gimento di rame intorno a un nucleo magnetico, e da un circuito d’uscita costituito da

un interruttore normalmente aperto. Quando nell’avvolgimento di rame viene fatta

passare una corrente, si genera una forza magnetica che chiude l’interruttore del cir-

cuito d’uscita. In assenza della corrente, e del campo magnetico da essa generato, una

molla mantiene aperto l’interruttore.

Nel circuito di figura E2.4, i due interruttori in serie sono quelli di due relè i cui in-

gressi, rispettivamente A e B, possono essere collegati a massa oppure alla tensione di ali-

mentazione. Le resistenze in serie agli avvolgimenti hanno la funzione di limitare in essi

la corrente. Quando i circuiti d’entrata vengono interrotti, l’energia in essi accumulata si

scarica velocemente e senza shock attraverso i diodi. I due livelli di tensione applicabili

ad A e B sono indicati con L (Low = basso) o 0, e con H (High = alto) o 1. Se a entrambi gli ingressi viene applicato il livello 1, l’uscita U viene collegata direttamente alla tensione Vcc, e si dirà che U = H, o U = 1, altrimenti essa resta collegata a massa attraverso la resistenza R, e si dirà che U = L, o U = 0. Il circuito realizza dunque la funzione AND.

In modo del tutto analogo, ma collegando in parallelo gli interruttori dei due relè, si

realizza una OR.

Figura E2.4

VCC

5V

AND realizzata

con due relè.

A

SW1

GND

B

SW2

GND

U

R 1k

GND

E2 • Variabili binarie, operatori logici elementari, porte logiche

315

E2.3 Circuiti logici integrati

Dopo i relè e le valvole elettroniche sono stati inventati dispositivi come i diodi e i

transistor di vario tipo che si costruiscono dentro minuscoli cristalli di semiconduttore,

e si sono realizzati circuiti con transistor e diodi che si comportano secondo le tabelle

della NOT, della AND e della OR. In essi i transistor sono utilizzati come interruttori

elettronici comandati da un livello di tensione basso oppure alto. Spesso ci si riferisce

a questi circuiti di base indicandoli come porte logiche.

Si è successivamente trovato il modo di costruire, all’interno di piccoli cristalli di

semiconduttore, circuiti elettronici contenenti un gran numero di porte logiche colle-

gate in modo da ottenere le più varie e complesse funzioni. A seconda del numero di

porte logiche elementari, essi sono catalogati come circuiti integrati della piccola, o

della media o della larga scala di integrazione… rispettivamente: SSI, MSI, LSI, …

Caratteristiche generali degli integrati

Come nella costruzione di frasi composte da più proposizioni, AND, OR e NOT sono

gli elementi costitutivi dei circuiti logici; per questo a ciascuno di essi è stata assegnata

una rappresentazione grafica. La figura E2.5 mostra nell’ordine a sinistra i simboli

delle porte logiche OR ed AND, e a destra quelli delle porte NOT.

OR A

Figura E2.5

B

C

A

B

Simboli di porte

logiche OR, AND,

NOT

NOT.

A

AND

C

A

B

B

I circuiti logici vengono costruiti dentro piccoli cristalli di semiconduttore e con ca-

ratteristiche che consentono di collegarne diversi tra loro, e in vari modi, per costruire

funzioni più complesse.

Alcuni integrati mettono a disposizione dell’utente singole porte logiche o singole

funzioni elementari, altri forniscono funzioni logiche di media complessità frequente-

mente utilizzate, altri ancora sono circuiti molto complessi e potenti, capaci di eseguire

più funzioni secondo come vengono programmati. Naturalmente il numero di porte lo-

giche in essi contenuto è tanto più elevato quanto maggiore è la complessità delle fun-

zioni realizzate. Nella realizzazione di qualunque dispositivo che utilizzi circuiti logici

sono spesso necessari anche i circuiti più elementari.

I dispositivi fisici che realizzano le funzioni logiche hanno dei limiti entro i quali il

loro funzionamento resta coerente con il modello astratto di riferimento. Un esempio

di questi limiti è l’esistenza di fasce di valori per le tensioni da applicare agli ingressi.

Per questi limiti, e a seconda della tecnologia con cui i dispositivi sono costruiti,

sono rispettati degli standard. Nei data sheet i produttori forniscono tutte le informa-

zioni per l’uso corretto, inclusi gli schemi logici, l’individuazione di ingressi, uscite e

alimentazioni, le caratteristiche elettriche, le condizioni fisiche entro cui è garantito il

loro corretto funzionamento.

Si segnalano qui di seguito alcune delle caratteristiche più importanti:

• la piedinatura, ovvero la corrispondenza tra i piedini del dispositivo integrato e i

suoi circuiti logici;

• le tabelle della verità;

• la tensione di alimentazione, spesso indicata con Vcc, da applicare tra i pin Vcc e

GND, o VDD e VSS;

• la massima tensione riconosciuta come livello basso, ViLmax;

• la minima tensione riconosciuta come livello alto, ViHmin;

• la massima tensione in uscita al livello basso, VoLmax;

316

Modulo E • Introduzione all’elettronica digitale

• la minima tensione in uscita al livello alto, VoHmin;

• le correnti massime agli ingressi ai livelli basso e alto, IiLmax e IiHmax;

• le correnti massime alle uscite a livello basso e alto, IoLmax e IoHmax;

• i tempi di propagazione, tp, e di transizione tt.

Ad esempio, per i circuiti logici di tecnolgia TTL-LS per uso non militare, identifi-

cati con sigle del tipo 74LSNN, dove NN identifica il particolare circuito integrato,

sono forniti i seguenti valori:

Vcc = 5 ± 0,25 V; VILmax = 0,8 V;

VIHmin = 2,0 V;

VoLmax = 0,5 V,

VoHmin = 2,7 V;

IILmax = –0,36 mA;

IIHmax = 20 μA;

IoLmax = 8 mA,

IoHmax = –0,4 mA;

tpmax = 15 ns.

Il segno della corrente indica che esce (segno –) o che entra (segno +) nel dispositivo.

La figura E2.6 mostra lo schema logico-funzionale del circuito integrato 74HCT32;

esso indica che all’interno del suo corpo, a forma di un rettangolino con 14 pin (piedini

per i collegamenti), distribuiti equamente su ciascuno dei lati più lunghi, e numerati an-

dando in senso antiorario a partire da un segno di riferimento, l’integrato contiene quat-

tro OR e che la tensione di alimentazione va applicata tra i pin 14 e 7.

Figura E2.6

14

13

12

11

10

9

8

Circuito integrato

74HCT32.

VCC

74HCT3212

GND

1

2

3

4

5

6

7

Famiglie tecnologiche dei circuiti logici

Dai due principali tipi di transistor discende la sigla che contraddistingue le due prin-

cipali famiglie di circuiti integrati logici; si tratta dei transistor a giunzione bipolare,

BJT, e dei transistor unipolari a metallo, ossido e semiconduttore, MOS.

Per ciascuna di queste tecnologie, quella a BJT e quella a MOS, allo scopo di mi-

gliorare la velocità o il consumo energetico, sono state sviluppate le diverse solu-

zioni elencate nello schema di figura E2.7. In essa sono anche indicati i valori della

potenza dissipata (Pd) da una porta logica in condizioni di riposo e della frequenza

massima dei segnali a onda rettangolare cui i dispositivi possono rispondere in modo

corretto.

I dispositivi TTL sono per lo più contraddistinti da una sigla che nella parte iniziale

include le cifre 54 o 74; la serie 54 può essere utilizzata in condizioni di temperatura

più estreme, come quelle previste nelle applicazioni militari; la serie 74, di tipo più

economico, è più adatta per applicazioni commerciali.

Le sigle che contraddistinguono gli integrati CMOS contengono nella parte iniziale

le cifre 40 o 45.

Le lettere all’inizio delle sigle indicano la casa costruttrice, le cifre finali la parti-

colare funzione dell’integrato; per le TTL, tra le cifre iniziali (54 o 74) e le finali sono

inserite delle lettere che ne specificano la particolare tecnologia (come LS, ALS, F …).

E2 • Variabili binarie, operatori logici elementari, porte logiche

317

BJT

ECL (Emitter Coupled Logic, le più veloci)

Figura E2.7

TTL

Pd (mW) f

Famiglie

max(Mhz)

tecnologiche TTL

STD (Standard)

10

35

e CMOS.

LS (Low power Schottky)

5

45

S (Schottky)

20

125

ALS (Advanced L S)

1

70

AS (Advanced S)

8

200

F (Fast)

4

130

Pd (mW) fmax(Mhz)

CMOS

Serie 4000

0.001

10

HC/HCT

0.025

50

Nell’utilizzazione in uno stesso circuito di integrati di famiglie logiche diverse

come CMOS e TTL occorre affrontare problemi legati alle diverse caratteristiche elet-

triche di ciascun integrato. I CMOS-HCT alimentati a 5 V hanno caratteristiche com-

patibili con i circuiti TTL.

Dispositivi logici elementari integrati (SSI)

Nella tabella E2.4 si riportano i valori tipici di alcune principali caratteristiche degli

integrati TTL e CMOS tratti da data book.

Gli integrati HCT sono perfettamente compatibili con quelli TTL, mentre quelli HC

HCT e TTL

possono pilotare direttamente TTL, ma non vale il viceversa: la VoH di un TTL è infe-

sono compatibili

riore alla ViHmin di qualunque CMOS.

Le serie 54 e 74 di tutti questi integrati e i loro equivalenti HCT hanno in genere la

stessa piedinatura; perciò un integrato 74LSNN e uno 74HCTNN alimentati a 5 V sono

il più delle volte intercambiabili. Per questo motivo nelle sigle degli integrati qui di se-

guito presentati le lettere “xx” che specificano la particolare tecnologia stanno a indi-

care sia gli integrati TTL che i QMOS-HCT.

Dai valori di tensione di ingresso di un CMOS e di uscita di un TTL si deduce che

un TTL non può direttamente pilotare un CMOS: il livello alto d’uscita assicurato per

Un TTL non può

pilotare un CMOS

un TTL LS è 2,7 V, ed è ancora più basso per un TTL standard, mentre un CMOS ri-

conosce come alto un livello di almeno 3.5 V.

Un CMOS della serie 4000B non può pilotare direttamente l’ingresso di un TTL STD,

Un CMOS non può

non a causa dei livelli di tensione in uscita del CMOS ma perché la corrente che questo tipo

pilotare

di CMOS è in grado di assorbire a livello basso non è sufficiente (0,44 contro 1,6 mA).

un TTL STD

Tabella E2.4 Alcune caratteristiche elettriche di integrati TTL e CMOS

TTL - Alimentazione V = 5 V ± 5%

cc

V

V

I

I

V

V

I

I

f

IL

IH

IL

IH

OL

OH

OL

OH

max

STD

0,8 V

2 V

–1,6 mA

40 μA

0,4 V

2,4 V

16 mA

–0,4 mA

35 MHz

TTL-LS

0,8 V

2 V

–0,36 mA 20 μA

0,5 V

2,7 V

8 mA

–0,4 mA

45 MHz

CMOS - Alimentazione 3÷18 V

V – V = 5V

V

V

I

I

V

con I

V

con I

f

dd

ss

IL

IH

IL

IH

OL

O

OH

O

max

Serie 4000B

1,5 V

3,5 V

–0,1 μA

0,1 μA

0,4 V 0,44 mA

4,6 V –0,16 mA

10 MHz

HC

1,35 V

3,15 V

–0,1 μA

0,1 μA

0,4 V

4 mA

3,7 V –4 mA

50 MHz

HCT

0,8 V

2 V

–1 μA

1 μA

0,4 V

4 mA

3,7 V –4 mA

50 MHz

318

Modulo E • Introduzione all’elettronica digitale

Fan-Out (ventaglio sull’uscita)

Fan-out è termine con cui si indica il numero di ingressi della stessa famiglia tecnolo-

gica collegabili a un’uscita. Si tratta in definitiva del rapporto Io/ Ii; esso vale 10 nel

caso di TTL-STD e 20 nel caso di TTL-LS. Ha poco senso parlare di fan-out per i

CMOS dal momento che questi circuiti hanno correnti di ingresso particolarmente

basse.

Alcuni integrati con porte logiche elementari

Le figure E2.8 e E2.9 riportano gli schemi funzionali degli integrati TTL (serie 74) e

CMOS (serie 40) qui di seguito descritti.

Figura E2.8

14

13

12

11

10

9

8

14

13

12

11

10

9

8

Porte logiche

integrate TTL.

V

V

CC

CC

74ALS00

74LS02

GND

GND

1

2

3

4

5

6

7

1

2

3

4

5

6

7

14

13

12

11

10

9

8

14

13

12

11

10

9

8

V

V

CC

CC

74ALS04

74ALS08

GND

GND

1

2

3

4

5

6

7

1

2

3

4

5

6

7

14

13

12

11

10

9

8

14

13

12

11

10

9

8

V

V

CC

CC

74xx10

74HCT32

GND

GND

1

2

3

4

5

6

7

1

2

3

4

5

6

7

Figura E2.9

14

13

12

11

10

9

8

14

13

12

11

10

9

8

Porte logiche

Vdd

Vdd

integrate CMOS.

4001

4011

Vss

Vss

1

2

3

4

5

6

7

1

2

3

4

5

6

7

14

13

12

11

10

9

8

16

15

14

13

12

11

10

9

Vdd

Vdd

4012

4049

Vss

Vss

1

2

3

4

5

6

7

1

2

3

4

5

6

7

8

E2 • Variabili binarie, operatori logici elementari, porte logiche

319

L ’ integrato 74xx00 è un Quad 2-input NAND Gate. La funzione NAND corrisponde

alla negazione della AND; il cerchietto sull’uscita della AND indica la negazione.

L’integrato 74xx02 è un Quad 2-input NOR Gate. La funzione NOR corrisponde

alla negazione della OR.

L’integrato 74xx04 e il 74LS05 sono HEX Inverter (NOT), hanno la stessa piedi-

natura, ma il secondo ha uscite open collector.

L’integrato 74xx08 è un Quad 2-input AND Gate; stessa piedinatura del 74xx00.

L’integrato 74xx10 è un Triple 3-input NAND Gate.

L’integrato 74xx32 è un Quad 2-input OR Gate.

L’integrato 4001 è un Quad 2-input NOR gate.

L’integrato 4011 è un Quad 2-input NAND gate.

L’integrato 4012 è un Dual 4-input NAND gate.

L’integrato 4049 e il 4050 hanno la stessa piedinatura e sono rispettivamente un

HEX Inverter e un HEX buffer; essi hanno la speciale (per la serie 4000B) caratteri-

stica di poter pilotare due ingressi TTL.

E2.4 Configurazioni d’uscita dei circuiti logici

integrati

Struttura a totem pole

I circuiti d’uscita dei circuiti logici sono il più delle volte realizzati con due transistor,

T e T , posti tra i due estremi di alimentazione del circuito; la loro rappresentazione, fi-

1

2

gura E2.10, ricorda un palo scolpito come un totem. I due transistor funzionano come

interruttori controllati in modo che se uno è chiuso l’altro è aperto. L’uscita del circuito

sta proprio tra i due transistor e perciò essa presenta un livello alto, o basso, a seconda

di quale dei due transistor è in conduzione; per questo i due transistor sono detti l’uno di

pull up (spinge la tensione d’uscita verso il livello alto) e l’altro di pull down.

Con questo tipo di uscite i limiti delle correnti IOH e IOL sono entrambi legati alle

caratteristiche dei due transistor.

Normalmente non è possibile collegare sulla stessa linea più uscite di circuiti logici.

Lo schema in figura E2.11 mostra che se le uscite di due circuiti logici vengono colle-

gate sulla stessa linea, può avvenire che mentre una va al livello 0 (T ) l’altra va a li-

2

vello 1 (T ), e in tal caso tra l’alimentazione e massa si stabilisce un cortocircuito, at-

1

traverso il transistor di pull up del primo circuito e il transistor di pull down del se-

condo circuito. Ciò determina la rottura di almeno uno dei due transistor a causa della

corrente eccessiva.

VCC

VCC

T1

A

u

T1

B

A

u

T2

B

GND

T2

VCC

GND

T1

A

u

Figura E2.10

B

Uscita Totem pole.

Figura E2.11

T

Cortocircuito a

2

causa del collega-

mento di due uscite

totem pole.

GND

320

Modulo E • Introduzione all’elettronica digitale

Open collector, open drain

Altre volte il circuito d’uscita ha solo un transistor con un terminale non collegato, il col-

lettore nel caso di transistor bipolari o il drain nel caso dei CMOS, cui fa capo l’uscita del

dispositivo. In tal caso si dice che l’uscita è di tipo open collector, o open drain.

Questa configurazione richiede il collegamento dell’uscita a un resistore di pull up,

figura E2.12. Il valore della sua resistenza si calcola in base alla corrente da fornire al

circuito esterno da pilotare quando il livello è alto (e il transistor non è in conduzione).

Dunque non è più prescritto il limite massimo per la corrente I . La resistenza si cal-

oH

cola con R = ( V – V

)/ I , dove I è la corrente complessiva minima richiesta in in-

cc

oHmin

u

u

gresso dal dispositivo pilotato dall’uscita u, e V

è il valore minimo consentito per

oHmin

un livello alto della tensione in uscita.

È possibile collegare tra loro e ad un unico resistore di pull up più uscite di tipo

open collector o open drain, figura E2.13, realizzando così una AND cablata (wired

AND) delle uscite. In effetti, se per esempio si collegano in tal modo due uscite, u e

1

u , e si indica con U l’uscita del circuito così ottenuto, se anche solo una delle due

2

uscite u o u viene cortocircuitata al livello 0, anche U va al livello 0; perché U sia al

1

2

livello logico 1 occorre che entrambi i circuiti di u e u si comportino come interrut-

1

2

tori aperti, cioè siano al livello alto. Dunque è U = u · u .

1

2

Nel caso di un open collector la corrente d’uscita è comunque positiva, nel senso

che sia al livello basso che a quello alto il transistor d’uscita riceve corrente dall’e-

sterno. La resistenza di pull-up va inoltre dimensionata in modo da rispettare i valori

limite di V

e V

normalmente garantiti nei circuiti pilotati dalla AND cablata.

oH

oL

Figura E2.12

V

V

Uscita open

CC

CC

collector.

R

R

I

A

u

A

u 1

u

B

T1

T

GND

U

GND

VCC

B

u

Figura E2.13

2

Collegamento

T

di due uscite open

2

collector.

GND

Si dispone dell’integrato 74LS09 che ha al suo interno 4 porte AND open collector a due in-

ESEMPIO

1

gressi; con esso si vuole realizzare una AND cablata con 8 ingressi che sia in grado di pilotare

8 ingressi di integrati TTL-LS. Le caratteristiche d’uscita dell’integrato sono le seguenti:

I

= 8 mA; I

= 100 μ A. Si dimensioni un adeguato resistore di pull-up.

oLmax

oH

■ La AND con 8 ingressi si ottiene collegando le quattro uscite di ciascuna AND del 74LS09

a un unico resistore di pull-up.

Dovendo dimensionare questo resistore, si dovrà tener conto dei seguenti valori caratteristici

degli integrati TTL-LS: V

= 4,75 V, V

= 5,25 V, I

= 20 μA = 0,02 mA, I

=

ccmin

ccmax

iHmax

iLmax

= –0,36 mA; V

= 2,7 V, V

= 0,5 V.

oHmin

oLmax

Occorre garantire che l’uscita della AND cablata al livello alto valga almeno 2,7 V. La resi-

stenza di pull-up in questo caso sarà attraversata da 4 correnti I , una per ogni transistor d’u-

oH

scita, più 8 correnti I , una per ogni ingresso da pilotare. Inoltre nel caso più sfavorevole la ten-

iH

sione di alimentazione può valere V

, quindi sulla resistenza di pull-up la caduta di tensione

ccmin

deve restare inferiore a V

– V

. Applicando la legge di Ohm si calcola il massimo valore

ccmin

oHmin

per la resistenza:

R

= ( V

– V

)/(4 · I

+ 8 · I

) = (4,75 – 2,7)/(4 · 0,1 + 8 · 0,02) V/mA = 3,66 kΩ

max

ccmin

oHmin

oHmax

iHmax

E2 • Variabili binarie, operatori logici elementari, porte logiche

321

Occorre anche garantire che la tensione della AND cablata al livello basso resti inferiore alla

V oLmax. In questo caso la caduta di tensione sulla resistenza deve essere superiore a Vccmax – VoLmax.

D’altra parte in questo caso la corrente sulla resistenza di pull-up è pari a ( x · IoL – 8 · IiL), dove x è il numero degli open collector che potrebbero andare al livello basso trascinando a quel livello l’uscita della AND cablata. Il caso meno favorevole è qui che la corrente sulla resistenza sia piccola,

( x = 1), provocando una caduta di tensione inferiore; in questo caso la resistenza deve avere un va-

lore sufficiente da garantire comunque in uscita il livello di tensione basso:

Rmin = ( Vccmax – VoLmax)/( IoLmax – 8 · IiLmax) = (5,25 – 0,5)/(8 – 8 · 0,36) = 0,93 kΩ

Dovendo scegliere una resistore con valore nominale compreso tra 0,93 e 3,66 kΩ si può sce-

gliere R = 2,7 kΩ.

Uscite 3-state

Quando è necessario che più dispositivi condividano la stessa linea per comunicare i

loro dati in uscita occorre assicurarsi che solo un dispositivo per volta sia in grado di

condizionare con il suo livello logico la linea di comunicazione mentre tutti gli altri

dispositivi restano disconnessi da essa.

Per realizzare la disconnessione del dispositivo occorre controllare i transistor del

circuito d’uscita in modo che si comportino entrambi contemporaneamente come in-

terruttori aperti. A tale scopo questi circuiti sono dotati di un particolare ingresso di

abilitazione, E, e di appositi circuiti di controllo dei transistor d’uscita, figura E2.14.

Uno dei due livelli logici applicato all’abilitatore porta entrambi i transistor in inter-

dizione (cioè ne impedisce la conduzione), e in tal caso l’impedenza, che qui basta in-

tendere come resistenza, tra l’uscita u e il circuito d’alimentazione è dell’ordine di

300 kΩ. L’altro livello di E abilita il circuito al suo funzionamento logico normale. In

questi circuiti, l’uscita può perciò trovarsi al livello alto, al livello basso, oppure nella

condizione di alta impedenza. Per questo motivo si dice che questi circuiti hanno uscite

di tipo three-state, che cioè possono trovarsi in una di tre possibili condizioni.

Alcuni dispositivi logici hanno la semplice funzione di ripetere potenziandolo il

segnale logico ricevuto in ingresso, e sono detti buffer.

Altri dispositivi a questa caratteristica uniscono quella di poter isolare la loro

uscita dalla linea su cui è collegata; essi sono detti buffer three-state.

La figura E2.15 ne mostra i simboli del tutto simili a quelli della NOT, ma senza

alcun cerchietto e, nel caso dei 3-state, con un ingresso di controllo.

I buffer possono anche essere invertenti, e in questo caso sul loro ingresso ricom-

pare il cerchietto; un buffer 3-state trasferisce sull’uscita il segnale sul suo ingresso

solo se abilitato; altrimenti si comporta come un interruttore aperto.

VCC

T1

E

A

u

A

B

A

B

B

T

E

2

A

B

A

B

E

GND

Figura E2.14

Figura E2.15

Uscita 3-state.

Simboli di buffer.

322

Modulo E • Introduzione all’elettronica digitale

E2.5 Porte logiche con trigger di Schmitt

La figura E2.16 a mostra le caratteristiche minima e massima a 25 °C di un inverter

della serie 40 (CMOS) alimentato a 5 V. Essa è coerente con i dati ViLmax = 1,5 V e

ViHmin = 3,5 V che indicano rispettivamente il valore al di sotto del quale il segnale in

ingresso è sicuramente riconosciuto come basso e quello al di sopra del quale esso è ri-

conosciuto sicuramente come alto.

Si supponga ora che l’inverter utilizzato abbia una caratteristica intermedia prossima

a quella di figura E2.16 b dove VT si è indicato il valore della tensione Vi superato il

quale la tensione in uscita passa da un livello all’altro.

Figura E2.16 a, b, c

V 0

V 0

Porta logica NOT,

sue caratteristiche:

reale e ideale.

Vi

V 0

Vi

V

V

T

i

1,5 3,5 5

a)

b)

c)

Infine si immagini di realizzare con due inverter di questo tipo il circuito di figura

E2.17 e, nell’ipotesi che le correnti entranti o uscenti dalle porte NOT siano sempre tra-

scurabili, se ne analizzi la caratteristica ingresso-uscita.

Partendo da Vi = VA = Vo = 0, man mano che si aumenta Vi e fino a quando resta

Vo = 0 è VA = Vi · R /( R + R ).

2

1

2

Non appena VA supera il valore VT si ha la transizione dell’uscita al livello alto. Sia

VT il valore di V

+

i nel momento in cui VA raggiunge VT e non è ancora avvenuta la trans-

izione: dalla relazione precedente, e posto VA = VT, si ricava VT = V

+ R )/ R ; si

+

T · ( R 1

2

2

tratta di una tensione di soglia superiore alla VT.

Figura E2.17

V 0

R

Realizzazione di

2

trigger di Schmitt

mediante porte

NOT.

Vi

V 0

R 1

A

VT– VT+

Vi

A transizione avvenuta e con Vi sostanzialmente ancora uguale a VT si ha V = V

+

0

cc

(livello logico alto) e, applicando la sovrapposizione degli effetti:

VA = Vi · R /( R + R ) + V

/( R + R ) =

2

1

2

cc · R 1

1

2

= VT · R /( R + R ) + V

/( R + R ) = V

/( R + R )

+

2

1

2

cc · R 1

1

2

T + Vcc · R 1

1

2

il che non fa altro che confermare il livello alto in uscita e fa intuire che (per effetto

della retroazione positiva), non appena Vi raggiunge la soglia VT la transizione dal li-

+

vello basso a quello alto avviene alquanto velocemente.

Diminuendo ora la Vi, perché la transizione inversa possa avvenire occorre che VA

torni ad attraversare, questa volta andando verso i valori più piccoli, la tensione VT.

Poiché ora è VA = Vi · R /( R + R ) + V

/( R + R ), il valore di V

2

1

2

cc · R 1

1

2

i per cui ciò av-

viene è dato da:

Vi · R /( R + R ) = V

/( R + R ) = V

/( R + R ) da cui:

2

1

2

A – Vcc · R 1

1

2

T – Vcc · R 1

1

2

Vi = VT = V

+ R )/ R – V

/ R = V – V

/ R

–

T · ( R 1

2

2

cc · R 1 2

T+

cc · R 1 2

E2 • Variabili binarie, operatori logici elementari, porte logiche

323

Ciò significa che per avere la transizione inversa occorre superare verso il basso la

soglia precedente VT , della quantità V

/ R . V

+

H = Vcc · R 1

2

H è l’ampiezza della curva di

isteresi che caratterizza questo circuito.

Circuiti con questo tipo di comportamento sono detti trigger di Schmitt; essi pos-

sono essere invertenti o non invertenti e si realizzano anche con amplificatori di vario

tipo.

Sui simboli dei circuiti logici con trigger di Schmitt si riporta il segno della curva

di isteresi.

Per le porte TTL-LS i valori delle soglie e dell’isteresi a 25 °C sono:

VT = 0,8 ÷1,2 V, V = 1,4 ÷ 2 V, V

–

T+

Hmin = 0,5 V

Per le porte CMOS alimentate a 5 V sono:

VT = 1,9 ÷2,8 V, V = 2,9 ÷ 3,6 V, V

–

T+

Hmin = 0,9 V

L’integrato 74ALS14 è un “Hex inverters with Schmitt Trigger Inputs”.

Della stessa famiglia è l’integrato 74ALS132, un “Quad 2-input NAND Gates with

Schmitt Trigger Inputs”. La figura E2.18 ne riporta gli schemi funzionali.

Figura E2.18

14

13

12

11

10

9

8

14

13

12

11

10

9

8

Porte logiche

triggerate.

Vcc

Vcc

74ALS14

74ALS132

GND

GND

1

2

3

4

5

6

7

1

2

3

4

5

6

7

Le porte con trigger di Schmitt sono molto utili quando il segnale in ingresso va-

ria lentamente. Poiché esso attraversa lentamente la zona tra il livello alto e quello

basso, una comune porta logica manifesterebbe sbalzi di tensione o livelli errati. Ciò

non avviene con le porte triggerate dal momento che la loro uscita non si muove dal

livello raggiunto finché il segnale d’ingresso non raggiunge la soglia necessaria per la

transizione.

E2.6 Porte di trasmissione (transmission gates)

La tecnologia CMOS è la più adatta alla realizzazione di veri e propri interruttori elet-

tronici controllati in tensione detti transmission gates. Essi sono costruiti mediante due

transistor MOS, uno a canale n e l’altro a canale p.

La figura E2.19 mostra lo schema elettronico e quello funzionale di questo tipo di

dispositivi.

Vi controlla i due gate G e G dei transistor; se V

1

2

i è a livello alto, entrambi i transistor

vanno in conduzione e presentano una resistenza di qualche decina di ohm; se invece

Vi è a livello basso entrambi i transistor vanno in interdizione, cioè non lasciano pas-

sare la corrente. I due terminali in/out e out/in possono dunque essere collegati in modo

bidirezionale, o scollegati. Anche un segnale analogico, contenuto nell’intervallo delle

tensioni di alimentazione del dispositivo, può essere applicato sull’uno o l’altro dei ter-

minali ed essere trasmesso sull’altro.

L’integrato 4016 è un quad bilateral switch; i suoi elementi hanno una particolare

struttura che conferisce loro la caratteristica di veri e propri interruttori elettronici. La

324

Modulo E • Introduzione all’elettronica digitale

figura E2.20 ne mostra lo schema funzionale e la piedinatura. I pin di controllo sono

contraddistinti dalla lettera C; gli altri pin fungono da ingresso/uscita. Quando un

switch è in conduzione presenta una resistenza di alcune centinaia di ohm, quando è

aperto la corrente di dispersione che può attraversarlo è dell’ordine di 0,1 μ A. In

questo integrato, a parte i circuiti di protezione sull’ingresso di controllo, il circuito

di ciascun switch è realizzato come nello schema della figura E2.19, perciò un

switch entra in conduzione quando la tensione di controllo è al livello alto.

Figura E2.19

Vi

Transmission gate.

G1 n

in/out

out/in

p

G2

Vi

in/out

out/in

SW

Figura E2.20

14

13

12

11

10

9

8

Integrato con 4

transmission gate.

VDD CA

CD

SW

SW

D

C

4016

SW

SW

A

B

C

V

B

CC

SS

1

2

3

4

5

6

7





E2 • Variabili binarie, operatori logici elementari, porte logiche

325

Test di verifica

Quesiti a risposta aperta

1. Proporre tre esempi di variabili binarie.

2. Dire cosa si intende per logica positiva e per logica negativa.

3. Produrre e commentare la tabella della funzione NOT.

citazioni

4. Compilare la tabella della funzione AND e descriverla con una frase sintetica.

5. Compilare e descrivere sinteticamente la tabella della funzione OR.

Eser

6. Disegnare uno schema elettrico con switch e led che realizzi la funzione OR.

7. Disegnare uno schema elettrico con switch e led che realizzi la funzione AND.

8. Disegnare i simboli delle porte logiche NOT, AND e OR.

9. Riprodurre lo schema logico funzionale dell’integrato 7432.

10. Riprodurre e commentare lo schema funzionale di una configurazione d’uscita tipo totem pole.

11. Spiegare perché non si devono collegare direttamente tra loro due uscite di tipo totem pole.

12. Spiegare l’utilità di porte logiche con uscita di tipo open collector o open drain.

13. Dimostrare che collegando tra loro due uscite di porte logiche di tipo open drain si realizza la AND cablata delle uscite.

14. Dire in cosa consiste un’uscita di tipo 3-state e quale sia la sua utilità.

15. Descrivere gli intervalli dei livelli di tensione in ingresso e in uscita per i dispositivi logici.

16. Dire perché un dispositivo TTL non può pilotare l’ingresso di un CMOS.

17. Dire perché un CMOS può pilotare un dispositivo TTL-LS.

18. Predisporre e compilare la tabella della verità di una porta NAND a due ingressi.

19. Predisporre e compilare la tabella della verità di una porta NOR a due ingressi.

20. Descrivere la caratteristica ingresso-uscita di una porta NOT triggerata.

21. Descrivere la struttura di una giunzione p- n.

22. Disegnare i simboli di un transistor npn e di un pnp.

23. Disegnare i simboli di un MOS a riempimento a canale n e uno a canale p.

24. Dire come va polarizzato un transistor npn perché ci sia una corrente di collettore.

25. Dire come va polarizzato un MOS a canale n perché si comporti come un interruttore aperto.

26. Spiegare cos’è un transmission gate e se ne produca lo schema con CMOS.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. La funzione AND di due variabili:

a vale 1 se entrambe assumono contemporaneamente il valore 0.

b vale 0 se una delle due variabili vale 1.

c vale 0 se e solo se una delle due o entrambe valgono 0.

d vale 1 ogni volta che gli ingressi assumono lo stesso valore.





326

Modulo E • Introduzione all’elettronica digitale

2. La funzione OR di due variabili:

a vale 1 se entrambe assumono contemporaneamente il valore 0.

b vale 0 se una delle due variabili vale 1.

c vale 0 se e solo se una delle due o entrambe valgono 0.

d vale 1 ogni volta che almeno un ingresso vale 1.

citazioni 3. Si può realizzare la AND cablata di due uscite collegando insieme:

a le uscite di due porte logiche.

Eser b le uscite di due open collector.

c le uscite di due open collector a una resistenza di pull up.

d le uscite di due 3-state.

4. Collegando insieme le uscite di una porta 7405 a un resistore di pull up si ottiene:

a la AND cablata degli ingressi.

b la NAND degli ingressi.

c la NOR degli ingressi.

d la OR degli ingressi.

5. Scegliere la frase corretta.

a Una porta TTL-STD può pilotare un CMOS.

b Un CMOS 4000B non può pilotare un TTL a causa dei livelli delle sue uscite.

c Una porta TTL-LS può pilotare non più di 5 ingressi di TTL-STD.

d Qualunque CMOS può pilotare un TTL.





327

Il laboratorio

di elettronica digitale E3

Note per la realizzazione di verifiche sperimentali su circuiti logici elettronici.

E3.1 Strumentazione di base

Molte verifiche sui circuiti logici, sia combinatori che sequenziali, si possono effet-

tuare con poca spesa utilizzando le seguenti attrezzature che però da sole non consen-

tono di osservare il comportamento dei circuiti durante le loro commutazioni.

• Una breadboard, base per il montaggio di prototipi, figura E3.1.

• Forbici, pinze e pinzette da elettricista, figura E3.2.

• Fili rigidi isolati di vario colore dal diametro di 0.5 mm, figura E3.3.

Figura E3.2

Pinze, forbice,

cacciavite.

Figura E3.3

Fili rigidi con

estremità spellate.

Figura E3.1

Breadboard.

• Resistori da 1⁄4 di watt, figura E3.4.

• Diodi LED, figura E3.5.

Figura E3.4

Figura E3.5

Resistori da 1/4 di watt.

Diodi LED.





328

Modulo E • Introduzione all’elettronica digitale

• Un tester, figura E3.6.

• Un alimentatore stabilizzato che fornisca una tensione di 5 V e sia in grado di for-

nire correnti fino ad alcune centinaia di mA, figura E3.7.

Figura E3.6

Tester.

Figura E3.7

Alimentatore stabilizzato.

L’osservazione dei transitori, richiede in più la disponibilità di:

• un generatore di segnali a onda quadra, strumento che fornisce tensioni impul-

sive di ampiezza, frequenza e durata regolabile, con frequenze fino ad alcuni MHz,

figura E3.8;

• un oscilloscopio con almeno due canali, capace di visualizzare segnali fino a

qualche decina di MHz, figura E3.9.

Figura E3.8

Figura E3.9

Generatore di segnali.

Oscilloscopio.

E3.2 Uso della breadboard

Le distanze tra i fori della breadboard corrispondono a quelle tra i piedini degli inte-

grati DIP (Dual In Line, cioè con i pin disposti su due linee parallele). I fori in cia-

scuna zona centrale sono disposti su due lati separati da un solco isolante e organiz-

zati in gruppi di 5. Sotto ciascun gruppo c’è un incavo contenente una striscia metal-

lica incurvata ed elastica capace di serrare le estremità dei componenti elettronici che

vi vengono inseriti, stabilendo tra essi il collegamento ohmico. Gli integrati con i pin

su due linee parallele vanno inseriti a cavallo del solco; accanto a ciascuno dei pin re-

stano disponibili 3 o 4 fori per l’inserimento di fili di collegamento con altri punti del

circuito da realizzare.

I fori periferici sono organizzati su due righe parallele corrispondenti ciascuna a

due gruppi di fori metallicamente collegati. In genere si usa collegarli all’alimenta-

zione, ciò consente di alimentare i vari dispositivi posti sulla breadboard attraverso

brevi ponticelli realizzati con fili rigidi.

E3 • Il laboratorio di elettronica digitale

329

E3.3 I codici a colori dei resistori

Il valore nominale di un resistore e la sua precisione sono segnati su di esso mediante

quattro cerchietti colorati di cui l’ultimo, il più interno, indica la precisione: 10% se

di colore argento o 5% se di colore oro. I due primi cerchietti stanno al po-

sto di due cifre decimali, e il terzo indica la potenza del 10 per cui va mol-

Tabella E3.1 Codice dei colori delle

tiplicato il numero espresso dalle prime due cifre. Per esempio la succes-

resistenze

sione di colori giallo-viola-arancio-oro significa 47000 Ω con la precisione

Colore

1°o 2°

3°

del 5%. Il cerchietto giallo infatti indica un 4 (o quattro zeri se sta al pe-

posto

posto

nultimo posto), quello viola sta a indicare un 7, quello colore arancio, il pe-

nero

0

x100

nultimo, sta per 3 zero da porre dopo le prime due cifre. In particolare il co-

lore nero al secondo posto sta per uno zero, e al terzo posto indica che bi-

marrone

1

x101

sogna moltiplicare per 100, cioè per 1. La tabella E3.1 riporta i valori da

rosso

2

x102

attribuire a ciascun colore.

arancio

3

x103

Sui resistori di precisione i cerchietti colorati sono 6, di essi i primi tre

giallo

4

x104

formano un numero di tre cifre da moltiplicare per una potenza del 10 con

verde

5

x105

esponente da –1, colore oro, a +7 dal marrone al viola come nella tabella

blu

6

x106

precedente; il quinto cerchietto indica la precisione, 5% se colore oro, 1% se

viola

7

x107

marrone, 2% se rosso, 0,5% se verde, 0,25% se blu, 0,1% se viola, e infine

grigio

8

–

l’ultimo cerchietto indica il coefficiente di temperatura in ppm/K, 200 se

bianco

9

–

nero, 100 se marrone, 50 se rosso, 25 se arancio, 15 se giallo.

E3.4 Utilizzazione di diodi LED e resistenze

Il LED è un diodo realizzato con semiconduttori che può emettere luce. Per ora basti

sapere che esso ha due estremità dette anodo e catodo, che polarizzato direttamente,

cioè con una tensione V positiva tra anodo e catodo, può essere attraversato da una

d

corrente I compresa tra i 5 e i 20 mA e quando ciò avviene emette luce. In questo caso

d

la tensione V si mantiene intorno ai 2 V. Con una polarizzazione diretta insufficiente,

d

o se polarizzato inversamente entro i limiti non distruttivi, il diodo sostanzialmente non

è attraversato da corrente e non emette luce.

Il catodo di un LED si può riconoscere perché corrisponde all’elettrodo più grosso

all’interno dell’involucro trasparente, inoltre il suo piedino metallico è il più corto e

l’involucro è appiattito dal lato del catodo.

Un circuito costituito da una resistenza R e un LED, come in figura E3.10, V

collegati in serie è adatto a verificare i livelli di tensione sui circuiti logici.

CC

5 V

A e K indicano i terminali del LED connessi all’anodo e al catodo; il simbolo

del LED sta a indicare la sua unidirezionalità nel lasciar passare la corrente entro

R 1 330

i limiti consentiti dalle sue caratteristiche elettriche. Si preferisce collegare il cir-

A

cuito alla tensione di alimentazione, mentre l’altra sua estremità, P, verrà colle-

gata al punto da testare: il LED si accenderà se la tensione sul punto P è ad un li-

LED

vello basso. Infatti il più delle volte l’uscita di un circuito logico è in grado di pi-

lotare un LED con una corrente sufficiente a farlo accendere solo se essa è al li-

vello basso (si rivedano i valori di I

e I ; si ricordi però che un CMOS della

OL

OH

K

serie 4000B non è comunque in grado di accendere un LED mantenendo il cor-

P

retto valore di tensione in uscita).

Per dimensionare il circuito si supponga di doverlo sottoporre a una tensione di va-

Figura E3.10

lore massimo V = 5 V, e di volere per la corrente un valore I = 10 mA. Poiché in

Realizzazione di

cc

d

queste condizioni sarà V = 2 V, sul resistore che limita la corrente si deve avere una

una semplice sonda

d

caduta di tensione V = V – V = (5 – 2) = 3 V. Si può perciò calcolare R applicando

logica.

R

cc

d

1

su di essa la legge di Ohm:

R = V / I = 3 V/10 mA = 3/(10 · 10-3) = 300 Ω

1

R 1 d

da cui il valore commerciale più prossimo di 330 Ω proposto in figura.

330

Modulo E • Introduzione all’elettronica digitale

Le sonde logiche sono dispositivi analoghi a quello così realizzato, adatti a rivelare

il livello logico su un punto di un circuito; esse hanno la forma di una matita la cui

punta va posta sul punto da verificare e il suo LED indica il livello di tensione. Le

sonde logiche possono anche segnalare, con uno o più lampeggi, un impulso o un treno

di impulsi. Esistono inoltre dispositivi più complessi detti pinze logiche, adatti a veri-

ficare contemporaneamente lo stato logico di più punti di un circuito.

E3.5 Utilizzazione del tester

Un tester elettronico, figura E3.6, è uno strumento facilmente acquistabile che con-

sente di effettuare misure di tensione, di corrente (continua o alternata) e di resistenza;

per questo motivo è anche detto multimetro.

Un commutatore consente di scegliere la funzione di misura desiderata e il valore

massimo (fondo scala) previsto. Il tester si collega mediante due connettori (puntali) ai

punti su cui va fatta la misurazione. Il connettore nero va inserito nel foro (boccola) in-

dicato come COM (comune), l’altro va inserito nella boccola contrassegnata dai sim-

boli V, mA ecc.

La figura E3.11 mostra come collegare il tester nelle sue diverse applicazioni.

v

V

V

n

A

CC

CC

Vr

I

LED

LED

GND

GND

Misura di resistenza

Misura di tensione

Misura di corrente

Figura E3.11

Principali utilizzazioni del tester.

Per le misure di resistenza occorre portare i puntali sulle estremità (reofori) del re-

sistore non collegato ad altri circuiti

Per le misure di tensione sul ramo di un circuito i puntali vanno portati sulle estre-

mità di quel ramo: lo strumento viene collegato in parallelo al ramo in questione.

Per le misure di corrente in un ramo di un circuito occorre interrompere il ramo e

inserirvi in serie il il tester in funzione di milliamperometro in modo che esso venga at-

traversato dalla stessa corrente che attraversa il ramo.

Naturalmente sia la misura di tensione che quella di corrente, come del resto qualun-

que intervento di misura su un fenomeno fisico, altera la realtà del circuito rispetto a

quando lo strumento non viene collegato. Tuttavia le caratteristiche del multimetro sono

oggi tali da poter considerare abbastanza piccole tali alterazioni da cui la misura è affetta.

Per non danneggiare lo strumento è inoltre necessario prevedere l’ordine di gran-

dezza della misura che si intende effettuare e predisporre il commutatore dello stru-

mento su un valore di fondo scala appena superiore al valore previsto.

E3.6 Utilizzazione dell’alimentatore stabilizzato

Questo strumento fornisce tra i suoi due morsetti d’uscita una tensione continua rego-

labile attraverso delle manopole, e il cui valore viene indicato su un quadrante. In ge-

nere è anche possibile regolare la massima corrente che può essere fornita dall’ali-

mentatore; si tratta di una protezione dai cortocircuiti sia per l’alimentatore che per il



E3 • Il laboratorio di elettronica digitale

331

suo carico. Per i circuiti digitali si utilizza il più delle volte una tensione di 5 V. Spesso

gli alimentatori stabilizzati sono doppi e ciò consente di utilizzarli in circuiti che ne-

cessitano di doppia alimentazione.

Nello stabilire la tensione di alimentazione per i circuiti digitali occorre tener conto

della precisione del 5% richiesta, pertanto conviene preventivamente controllare me-

diante un tester la tensione continua fornita dall’alimentatore.

E3.7 Utilizzazione del generatore di segnali

In laboratorio si può disporre di segnali di forma rettangolare forniti da uno strumento

generatore di segnali. Questo tipo di strumento può dare in uscita, attraverso un colle-

gamento di tipo BNC, segnali la cui forma va scelta mediante un commutatore.

Un altro commutatore e una manopola consentono di scegliere l’ordine di gran-

dezza e di regolare la frequenza; l’ampiezza del segnale si regola mediante un’altra

manopola. Spesso è anche possibile regolare la simmetria del segnale rispetto al suo

periodo. Per il laboratorio di elettronica digitale si utilizza il più delle volte la forma

d’onda rettangolare con commutazioni tra 0 e 5 V e se ne regola la frequenza.

La figura E3.12 a mostra un cavo con connettore BNC. La sua parte esterna, la

schermatura, si collega a massa, mentre la sua parte interna porta il segnale; il connet-

tore BNC si avvita all’uscita del generatore di segnali.

Utilizzando anche un connettore BNC a T, figura E3.12 b, è possibile inviare il se-

gnale del generatore sia all’ingresso del circuito che all’ingresso di un oscilloscopio.

Figura E3.12 a, b

Cavo con

connettore BNC (a)

e connettore BNC

a T (b).

a)

b)

E3.8 Utilizzazione dell’oscilloscopio

Questo strumento è dotato di almeno due ingressi, canali, di tipo BNC per i segnali da

visualizzare sul suo schermo. Ciascun canale dispone di manopole per selezionare la

corrispondenza tra la graduazione verticale sullo schermo e i valori della tensione; ciò

consente di rilevare le ampiezze dei segnali visibili sullo schermo. Mediante un altro

commutatore si regola la periodicità con cui i segnali in entrata vengono rilevati e la

loro traccia riportata sullo schermo in modo da poterli osservare come una traccia fissa.

Con questo commutatore si stabilisce la scala dei tempi, ed è quindi possibile misurare

anche altri parametri come il periodo, la durata di ciascun impulso, i tempi di salita, il

ritardo tra un segnale e l’altro.

Agli oscilloscopi a raggi catodici stanno subentrando strumenti con display a LCD,

più leggeri e compatti; un computer dotato di una opportuna scheda e relativo software

può svolgere le medesime funzioni di un oscilloscopio e in più memorizzare i segnali

rilevati.

332

Modulo E • Introduzione all’elettronica digitale

E3.9 Organizzazione e realizzazione di una verifica

pratica

Conviene innanzi tutto disegnare uno schema logico del circuito oggetto della verifica

di laboratorio e indicarvi chiaramente i collegamenti da realizzare. Oltre alle lettere

con cui si contraddistinguono i punti più importanti del circuito occorre che per ogni

pin di ingresso o di uscita delle parti degli integrati utilizzati sia indicato il numero che

lo contraddistingue. È bene inoltre riflettere preliminarmente su come condurre l’espe-

rienza e predisporre delle tabelle con l’elenco delle misurazioni o delle grandezze og-

getto della verifica.

Si consideri, come esempio da seguire nella maggior parte delle verifiche su circuiti

logici, il semplice caso qui proposto in cui si voglia verificare il comportamento di una

porta NAND contenuta nell’integrato 74LS00 e della successiva realizzazione di una

AND con l’inserimento in uscita di una porta NOT dell’integrato 74LS04.

Come prima cosa si produce lo schema dei collegamenti da realizzare, e la tabella

con l’elenco dei valori da porre in ingresso e gli spazi per la registrazione delle osser-

vazioni. Essi sono riportati in figura E3.13.

Si osservi che su ciascun pin della porta usata è indicato il numero che lo identifica

sull’integrato.

Figura E3.13

+VCC

Schema dei

5V

collegamenti e

predisposizione di

tabella in una

verifica di

R 1

R 2

R 3

R 4

laboratorio.

1k

1k

330

330

A B U

U

LED

LED

L

L

L

A

H

1

3

U

1

2

U

B

H L

2 1/4

1/6

H H

7400

SW1

SW2

7404

GND

Gli ingressi A e B del circuito sono collegati a Vcc mediante resistori di pull-up da

1 kΩ e a massa mediante due switch; in tal modo si impone loro un livello logico alto

oppure basso a secondo che lo switch sia aperto oppure chiuso.

–

I livelli logici delle uscite U ed U sono visualizzati da LED con anodi collegati a

Vcc mediante resistori da 330 Ω, e catodi collegati alle uscite; essi si accendono se il li-

vello di quell’uscita è basso, altrimenti restano spenti. Il collegamento dei LED va

fatto così perché questi integrati possono fornire una corrente massima al livello alto

IOH = –0,4 mA, insufficiente a fare accendere un diodo LED, mentre la corrente mas-

sima che possono ricevere al livello basso è IOL = 8 mA.

Il circuito viene poi realizzato sulla breadboard come in figura E3.14. Essa vuol

suggerire alcuni criteri da seguire nel cablaggio del circuito per evitare di trovarsi a ge-

stire un groviglio di fili dai collegamenti difficilmente controllabili.

• I fili rigidi vanno ripiegati opportunamente in modo da poterne seguire visivamente

il percorso senza eccessiva difficoltà.

• Fili rigidi con percorsi simili devono correre parallelamente l’uno all’altro ed è

bene che siano di diverso colore.



E3 • Il laboratorio di elettronica digitale

333

• I fili che vanno ai pin di un integrato conviene vi giungano con una direzione per-

pendicolare al corpo dell’integrato stesso.

Si notino inoltre alcuni particolari di utilità pratica:

• Il dispositivo sulla sinistra è un gruppo di 8 interruttori, detto dip-switch. Ciascun

switch utilizzato va collegato da un lato a una resistenza di pull-up e dall’altro a

massa. I due switch utilizzati nel circuito di figura controllano ciascuno un ingresso

della NAND. Nella foto l’ingresso 1 della NAND (integrato al centro della figura)

è a livello basso, il 2 è a livello alto, l’uscita (pin 3) come ci si aspetta, è al livello

alto (LED a sinistra spento), l’uscita della NOT è al livello basso (LED a destra ac-

ceso).

• In alternativa al dip switch è sufficiente un resistore di pull-up da 1 kΩ sull’ingresso

e un filo che da quell’ingresso va a massa o resta scollegato; si può vedere questo

tipo di soluzione sui pin 9 e 10; il 9 è al livello alto mentre il 10 è al livello basso.

• Il LED a destra è stato montato per funzionare da sondino logico: il suo catodo non

è stato fissato direttamente su un’uscita determinata, ma a un filo abbastanza lungo

la cui altra estremità può essere facilmente spostata su diversi punti da testare; nella

foto l’altra estremità del filo verso va sul pin 2 della 7404.

Seguire le raccomandazioni ora proposte è tanto più necessario quanto più il cir-

cuito da realizzare diviene complesso a causa della molteplicità dei collegamenti. In

questi casi, inoltre, non conviene mai realizzare tutto il circuito prima di iniziare a con-

trollarne il funzionamento, ma è meglio suddividerlo in varie sezioni da realizzare con

molta cura e da verificare singolarmente. Solo dopo essersi accertati del loro buon fun-

zionamento si procederà a collegarle l’una all’altra verificandone progressivamente il

corretto funzionamento.

Figura E3.14

Cablaggio di un

circuito in una

verifica di

laboratorio.





334

Modulo E • Introduzione all’elettronica digitale

Test di verifica

Quesiti a risposta aperta

1.

Elencare le principali funzioni del tester.

2.

Elencare le principali funzioni di un alimentatore stabilizzato.

citazioni 3. Elencare le principali funzioni di un oscilloscopio.

4.

Elencare le principali funzioni di un generatore di segnali.

Eser 5. Descrivere i collegamenti tra generatore di segnali, ingresso del circuito da testare, uscita del circuito da testare, oscilloscopio.

6.

Disegnare lo schema per l’utilizzo di un LED come sonda logica.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Per misurare la corrente che fluisce in un resistore che fa parte di un circuito si deve:

a collegare il tester in serie al resistore.

b interrompere il circuito e collegare il tester al posto del resistore.

c dopo aver predisposto il commutatore del tester sul corretto fondo scala in mA, portare i puntali del tester

sui capi del resistore.

d predisporre il tester per la misura dei volt e inserirlo in serie al resistore.

2. La tensione ai capi di un ramo di un circuito si misura:

a predisponendo il tester sul corretto fondo scala in volt e collegandolo in parallelo al ramo.

b predisponendo il tester sul corretto fondo scala e inserendo il tester in serie al ramo.

c predisponendo il commutatore sulla scala dei volt e portando i puntali del tester sulle estremità del ramo

dopo avere prudentemente spento il circuito.

d ponendo il puntale nero a massa e l’altro sull’estremità del ramo da cui convenzionalmente entra la

corrente.

3. Un LED si accende:

a collegando il catodo a massa e l’anodo a 5 volt.

b polarizzandolo direttamente.

c collegando l’anodo a massa e il catodo all’alimentazione attraverso una resistenza di protezione.

d collegando il catodo a massa e l’anodo all’alimentazione attraverso una resistenza di protezione.

4. Posto che la tensione di un diodo LED acceso valga 2 V, e che la tensione di alimentazione valga 5 V, la

resistenza che limita la corrente a 5 mA deve valere:

a 300 Ω

b 330 Ω

c 1,2 kΩ

d 600 Ω





335

Sistemi di

numerazione E4

Nei circuiti digitali sia le variabili d’ingresso che quelle d’uscita sono binarie. Le combinazioni di

valori delle variabili sia d’entrata che d’uscita sono perciò interpretabili come numeri binari.

Inoltre alcuni circuiti digitali eseguono funzioni di calcolo basate sui numeri binari; codici binari

sono anche quelli utilizzati nei circuiti di conteggio, o nei circuiti con microprocessori per sele-

zionare locazioni di memoria, o individuare operazioni da eseguire. Lo studio dei circuiti logici ri-

chiede dunque una sufficiente familiarità con numeri binari, operazioni in binario e codici affini.

E4.1 Sistemi di numerazione posizionali

L’abitudine al sistema di numerazione decimale porta a volte a dimenticarne il geniale

meccanismo, concepito in India e diffuso in Europa dagli arabi fin dall’ottavo secolo,

su cui esso si fonda. Occorre ora ricordarlo perché lo stesso meccanismo vale per altri

analoghi sistemi di numerazione come il binario e l’esadecimale.

Come è noto, nel sistema di numerazione decimale, ogni numero è espresso me-

9 1 2, 3

3

diante una sequenza ordinata costruita con le cifre [0, 1, 2, 3, 4, 5, 6, 7, 8, 9] e una vir-

2

1

0 –1

–2

gola che separa la parte intera da quella frazionaria. I posti occupati da ciascuna cifra

nella sequenza sono numerati a partire dalla virgola e, cominciando con 0, in ordine

Tabella E4.1

crescente verso sinistra e decrescente verso destra. Si dice che dieci è la base del si-

Numerazione dei

stema di numerazione sia per il numero dei simboli che per il meccanismo di calcolo

posti occupati dalle

del valore rappresentato: il valore di una cifra che occupa il posto i si ottiene moltipli-

cifre in un sistema

posizionale.

cando la cifra stessa per la potenza, bi, della base b = 10. Per questo fatto, un sistema di

numerazione di questo tipo è detto posizionale.

Nello schema di tabella E4.1, sotto ciascuna delle cifre si è indicata la posizione da

essa occupata; la posizione zero è quella delle unità. Nel calcolo del valore di ciascuna

cifra la posizione corrisponde all’esponente del 10: nel calcolo del numero N di tabella

E4.1, il peso della cifra 9 è 102, quello della cifra 1 è 101, e così di seguito.

Dunque nel sistema decimale il numero N = 912,33 vale NoveCento + Dieci + Due

+ TreDecimi + TreCentesimi, ovvero:

N = 912,33 = 9 · 102 + 1 · 101 + 2 · 100 + 3 · 10–1 + 3 · 10–2

Non esiste una cifra per esprimere il valore della base, b = dieci, essa viene espressa

con la sequenza 10. Nel contare da zero a nove non ci sono problemi, ciascun numero

ha un suo simbolo; quando non si hanno più simboli diversi da usare non si fa altro che

aggiungere una cifra in più a sinistra, riempirla con l’1, e azzerare la cifra più a destra:

dopo il 9 viene il 10.

Dopo il 10, il conteggio può proseguire fino al 19, poi la cifra delle decine si incre-

menta mentre quella delle unità si riazzera: 20. E così via fino al 99.

A questo punto le cifre non bastano più, e allora si ripete il trucco: 100 indica il nu-

mero successivo di 99.

336

Modulo E • Introduzione all’elettronica digitale

Occorre pensare come se le cifre più significative esistessero già tutte con valore

iniziale 0. Se nel contare si esplicitano solo le prime quattro cifre significative la nu-

merazione sopra descritta appare così:

p

0000... 0009, 0010... 0099, 0100... 0999, 1000... 9999

d

3

2

1

0

Di sistemi posizionali se ne possono inventare quanti se ne vuole: basta stabilire

0

0

0

0

0

una base maggiore di 1 e un corrispondente numero di simboli.

1

0

0

0

1

2

0

0

1

0

3

0

0

1

1

E4.2 Sistema di numerazione binario

4

0

1

0

0

Il sistema di numerazione binario usa la base due e i due simboli 0 e 1. Utilizzando una

5

0

1

0

1

sola cifra si può contare solo da 0 a 1; il due, la base, è espresso da 10 , e il tre da 11 .

b

b

Per esprimere il 4 è necessaria un’altra cifra: 100 . Con tre cifre si arriva fino al sette...

6

0

1

1

0

b

Il pedice “b” sulla destra del numero indica, quando necessario, che si tratta di un co-

7

0

1

1

1

dice binario.

8

1

0

0

0

Lo schema di tabella E4.2 rappresenta i codici binari dei numeri da 0 a 8, accanto

ai corrispondenti codici decimali. Nella riga in testa sono indicate le posizioni di cia-

Tabella E4.2

Codici binari dei

scuna cifra. Questa volta la base b vale due, e il valore di una cifra si ottiene moltipli-

primi 9 numeri.

candola per il peso, b p, che le è assegnato in base al posto occupato.

Il valore in decimale del numero binario 0111, è dato da:

ESEMPIO

1

0111 = 0 · 23 + 1 · 22 + 1 · 21 + 1 · 20 = 7

b

p

Per rappresentare il numero 8 si deve porre a 1 il bit di posto 3, e vanno azzerate le ci-

d

3

2

1

0

fre meno significative. Per esprimere i numeri successivi nelle tre cifre meno signifi-

9

1

0

0

1

cative si ripete la sequenza precedente; si arriva così al 15, tabella E4.3.

10 1

0

1

0

Per proseguire oltre il quindici, occorre utilizzare anche la cifra in posizione 4 e

porla a 1. Il suo valore è 1 · 24, cioè sedici.

11 1

0

1

1

Con un 1 come cifra di posto 4 e ripetendo la solita sequenza per le cifre meno si-

12 1

1

0

0

gnificative, si può contare fino a 11111 = 16 + 15 = 31 . I pedici ‘ ’ e ‘ ’ distinguono

b

d

d

d

b

d

13 1

1

0

1

i numeri in notazione binaria da quelli in notazione decimale.

14 1

1

1

0

15 1

1

1

1

Tabella E4.3 Codici binari per i numeri da 9 a 15.

Dopo 01111 seguono: 10000 , 10001 , 10010 , 10011 , …

b

b

b

b

b

ESEMPIO

2

rispettivamente: 16 , 17 , 18 , 19 , …

d

d

d

d

Il numero di digit utilizzabile da un punto di vista astratto è infinito, nei fatti esso è li-

mitato per esempio dalla struttura della memoria in cui i numeri vengono memorizzati;

è bene pertanto avere un’idea del massimo numero, N

, rappresentabile quando si

max

dispone di un certo numero n di digit. Nel sistema decimale, con n = 1 si conta fino a

9, con n = 2 fino a 99, con n = 3 fino a 999; dunque è sempre Nmax = bn – 1. Questa re-

lazione, Nmax = bn – 1, vale, per ogni sistema di numerazione posizionale, qualunque sia la base b. Infatti bn è il valore della cifra di posto n (si ricordi che le cifre sono nu-merate a partire da 0), da aggiungere a sinistra delle precedenti n cifre disponibili, azze-

randole, per esprimere il numero successivo a quello massimo precedentemente otte-

nuto. Nel caso del sistema di numerazione binario, con n cifre si potrà al massimo con-

tare fino a N

= 2 n – 1. Dovendo acquisire una certa familiarità con il sistema binario

max

di numerazione, conviene ricordare il valore delle prime potenze del 2, tabella E4.4.

Tabella E4.4

n

0

1

2

3

4

5

6

7

8

...

10

...

16

Potenze del 2.

2 n 1

2

4

8

16

32

64

128

256

...

1024

...

65536

E4 • Sistemi di numerazione

337

Esprimere in binario il numero 45 .

d

ESEMPIO 3

■ La tabella delle potenze del 2 mostra che sono necessari 6 digit il più significativo dei quali,

di posto 5, vale 25, cioè 32 . Occorre poi, con gli altri digit, formare il numero binario di valore

d

13 che sommato a 32 fa proprio 45. Si ha quindi 45 = 101101 .

d

d

b

E4.3 Numerazione esadecimale

Quando le cifre utilizzate diventano numerose, per una maggiore leggibilità del nu-

mero si usa separare gruppi di più cifre mediante un punto o una virgola. Per esempio

nel sistema decimale la sequenza 1.799.920 appare più leggibile di 1799920. Per

quanto riguarda i numeri binari è conveniente utilizzare gruppi di 4 cifre, così il nu-

mero binario 11011100 può essere scritto: 1101.1100. In esso il valore del gruppo

meno significativo si riconosce facilmente: (8 + 4 = 12 ). Il gruppo più significativo,

d

1101, vale (128 + 64 + 16) ; si noti però che tutti i suoi addendi sono multipli di 16,

d

così come i pesi di tutti i suoi bit: 27, 26, 25, 24. Se si mette in evidenza il fattore 16,

diventa relativamente facile calcolarne il significato decimale: (128 + 64 + 16) =

d

= (8 + 4 + 1) · 16: basta cioè riconoscere il numero di 4 bit che gli corrisponde e poi

moltiplicarlo per 16. Analogamente il valore del numero binario 1010.1101.1100 può

essere calcolato come 10 · 162 + 13 · 161 + 12 · 160, dove 10 , 13 , 12 , sono i valori

d

d

d

d

d

d

di ciascun gruppo preso a sé.

Come si vede c’è una stretta corrispondenza tra il sistema di numerazione binario e

HEX

b

d

quello a base 16 (esadecimale). Il passaggio dal sistema binario a quello esadecimale è

A

1010

10

praticamente immediato, e il ricorso al codice esadecimale può esser visto come un

B

1011

11

modo più compatto di esprimere i numeri binari.

C

1100

12

Poiché il sistema a base 16 ha bisogno di 16 simboli elementari, per i primi dieci si

utilizzano gli stessi del sistema decimale (da 0 a 9), poi si ricorre alle lettere da A a F alle

D

1101

13

quali sono assegnati i valori di base da dieci a quindici. La tabella E4.5 riporta la corri-

E

1110

14

spondenza tra le cifre esadecimali da A a F e i valori espressi in binario e in decimale.

F

1111

15

Si può dunque scrivere:

Tabella E4.5

1010.1101.1100.0101 = A D C 5 = 10 · 163 + 13 · 162 + 12 · 161 + 5· 160

b

H

Codici esadecimali e

binari da 10 a 15.

La conversione da esadecimale a binario è altrettanto immediata di quella da bina-

rio a esadecimale poiché consiste nella sostituzione di ciascun digit esadecimale con il

corrispondente gruppo di quattro bit.

Esprimere in binario il numero 8E2F .

H

ESEMPIO 4

■ 8 E 2 F = 1000 1110 0010 1111 , dove ciascun gruppo di 4 bit corrisponde, nell’ordine, a un

H

b

digit del numero in esadecimale.

Utilizzando la tabella E4.6 si esprima in codice decimale il valore del numero 8 E 2 F .

H

ESEMPIO 5

■ 8 E 2 F = 8 · 163 + 14 · 162 + 2 · 16 + 15 = 8 · 4096 + 14 · 256 + 32 + 15 =

H

= 32768 + 3584 + 32 + 15 = 36399

È utile ricordare le prime potenze del 16 riportate nella tabella E4.6

n

0

1

2

3

16

Tabella E4.6

Potenze del 16.

16 n

1

16

256

4096

65536

338

Modulo E • Introduzione all’elettronica digitale

E4.4 Conversione da decimale a esadecimale/binario

Per convertire in codice esadecimale o binario un numero intero espresso in decimale

si può procedere col metodo delle divisioni successive; esso consiste nel dividere per

la nuova base (16 o 2) il numero dato e i successivi quozienti ottenuti e accantonare i

resti, fino a quando non si ottiene il quoziente zero. Il nuovo codice si ottiene scrivendo

ordinatamente in successione e a partire dall’ultimo i resti ottenuti.

Per convertire in esadecimale il numero N = 8228 applicare il metodo delle divisioni suc-

d

ESEMPIO

6

cessive.

■ La figura E4.1 mostra l’applicazione di questo metodo: la prima divisione dà resto 4 e quo-

ziente 514, la seconda dà resto 2 e quoziente 32 ecc.

Il resto, r, della prima divisione corrisponde alle unità che restano dopo aver tolto 514

gruppi da 16; il resto della seconda divisione corrisponde ai gruppi da 16 rimasti dopo avere rac-

colto 32 gruppi ciascuno con 256 elementi; questi ultimi infine si possono organizzare in due

gruppi ciascuno da 4096 elementi...

Pertanto la successione dei resti ottenuti dice che

N = 4unità + 2gruppi_da_16 + 0gruppi_da_162 + 2gruppi_da_163 = 8228 = 2024

d

H

Lo stesso metodo può essere applicato nella conversione

8228 : 16

in codice binario, ma, se non si hanno problemi con le divi-

4

514 : 16

sioni per 16, conviene prima effettuare la conversione in esa-

decimale, e da questa passare al corrispondente codice bina-

2

32 : 16

rio:

Figura E4.1

Conversione in

0

2 : 16

N = 8228 = 2024 = 0010.0000.0010.0100

d

H

b

esadecimale per

2

0

divisioni successive.

E4.5 Conversione di numeri frazionari da decimale

a binario/esadecimale

La conversione si ottiene con il metodo delle moltiplicazioni successive; questo consi-

ste nel moltiplicare per 2 la parte frazionaria del numero dato, stornare dal risultato e con-

servare la parte intera, ripetere le stesse operazioni sulla parte frazionaria rimanente, fin-

ché non rimane una parte frazionaria nulla o non si ottiene l’approssimazione desiderata.

Si consideri il numero 0, N dove N è espresso in decimi, centesimi, millesimi …, la

sua conversione in binario corrisponde a trovare il codice 0, b b b

dove le b rap-

–1 –2 –3

– i

presentano i vari bit di peso 2– i. Ora b

è il numero intero di volte (0 o 1) che la quantità

–1

2–1 è contenuta in 0, N, e per trovarlo occorre eseguire 0, N/2–1 ovvero 0, N · 2. Il risultato sarà costituito da una parte intera di valore 0 o 1 e di una parte frazionaria. La parte intera dice quante volte il 2–1 è contenuta in 0, N. Accantonata e tolta questa parte, una se-

conda divisione per 2–1 di questo risultato, ovvero una seconda moltiplicazione per 2,

dirà quanti 2–2 possono essere contenuti ancora nel numero frazionario dato... e così via.

Nel procedimento conviene utilizzare una variabile F che contenga il numero fra-

zionario su cui effettuare i calcoli successivi e porre inizialmente F = 0, N. Supponendo

che basti fermare il calcolo alla terza cifra dopo la virgola, i passaggi successivi sono i

seguenti:

• F = 0, N

• F · 21 = b , abc ( b , a, b, c sono le cifre del risultato ottenuto)

–1

–1

• si accantona b e si pone F = 0, abc

–1

• F · 21 = b , def

–2

• si accantona b e si pone F = 0, def

–2

• F · 21 = b , ghi

–3

• si accantona b e si pone F = 0, ghi

–3

E4 • Sistemi di numerazione

339

Si è ottenuto:

• 0, N = b · 2–1 + b · 2–2 + b · 2–3 + 0, ghi · 2–3

–1

–2

–3

ovvero:

• 0, N = (0, b b b )

d

–1

–2

–3 b

Si noti l’iteratività del procedimento.

Si converta in binario il decimale N = 0,927 .

d

ESEMPIO 7

■ Per una esecuzione più veloce e ordinata conviene utilizzare una tabella dove nella prima co-

lonna vengono trascritti i risultati interi dei prodotti per 2, nella seconda le parti frazionarie, ta-

bella E4.7.

b– i

F

Poiché N/2–1 = N · 2 = 0,927 · 2 = 1,854, il 2–1, cioè 0,5, è contenuto 1,854 volte in 0,927; ri-

0,927

sulta b

= 1. Si accantona questo valore, sulla colonna b della tabella, si impone F = 0,854. Si

–1

–i

ripete: 0,854 · 2 = 1,708, dunque b

= 1; 0,708 · 2 = 1,416, dunque è b

= 1; …

b = 1

0,854

–1

–2

–3

Infine si scrivono in sequenza e nello stesso ordine in cui sono stati ottenuti i valori di b :

b

– i

= 1

0,708

–2

0,927 = 0,11101.

b = 1

0,416

Il procedimento dovrebbe terminare con la parte frazionaria uguale a zero, tuttavia conti-

–3

nuare ostinatamente oltre il necessario livello di approssimazione non ha senso. Nell’esempio

b = 0

0,832

–4

proposto il numero 0,927 da convertire è approssimato di ± 0,001, dunque occorrerebbe proce-

b = 1

0,664

dere fino alla cifra di peso 2– i ≤ 10–3 cioè 103 ≤ 2 i da cui si trova i ≥ 10, (210 = 1024); sarebbero

–5

perciò richieste 10 iterazioni. In questo caso perciò la via più breve consiste nell’applicare il

Tabella E4.7

metodo passando per la conversione in codice esadecimale che sarà poi facilmente tradotto in

Da decimale

binario.

a binario.

Quanto appena detto a proposito della conversione nel codice in base 2 è a tutti gli

effetti valido qualunque sia la base B del codice da ottenere; nel formalismo proposto

le equazioni e i passaggi algebrici restano infatti validi se al posto delle potenze del 2 k

si sostituiscono le potenze Bk dove B può valere per esempio 16. Naturalmente se

B = 16, dopo ogni moltiplicazione per 16 la quantità intera da accantonare potrà va-

lere da 0 a 15 e verrà trascritta in esadecimale.

Si applichi il metodo delle moltiplicazioni successive per convertire in esadecimale il numero

ESEMPIO 8

0,927 ; successivamente si traduca il risultato in codice binario.

d

■ La tabella E4.8 riporta i risultati delle successive moltiplicazioni per 16.

r

F

Si ottiene: 0,927 = 0,E D 4 = 0,1110.1101.0100 .

H

b

0,927

Come si vede i primi cinque bit così ottenuti combaciano con quelli precedentemente cal-

colati.

E(=14)

0,312

Come si è detto, nel caso esaminato il numero di cifre binarie richieste dopo la virgola è 10,

D(=13)

0,708

dunque: 0,927 = 0,1110.1101.01 .

b

4

0,992

Tabella E4.8 Da decimale a esadecimale.

E4.6 Operazioni aritmetiche con i numeri binari

Addizione

Seguendo l’esempio in figura E4.2 (0111 + 1), e cominciando dalle cifre

meno significative, l’operazione viene eseguita così:

1 1 1

riporti

0 1 1 1+

1° addendo

“1 + 1 = 2,

scrivo 0 e riporto 1;

1

2° addendo

1 di riporto +1 = 2,

scrivo 0 e riporto 1;

1 0 0 0

somma

1 di riporto +1 = 2,

scrivo 0 e riporto 1;

1 di riporto + 0 = 1,

scrivo 1 (con riporto 0).”

Figura E4.2

Come si vede essa è del tutto analoga all’operazione di addizione con numeri deci-

Eseguendo

mali.

l’addizione.

340

Modulo E • Introduzione all’elettronica digitale

Sottrazione

L’operazione viene eseguita come nell’esempio in figura E4.3:

“0 – 1 non si può; prendo una coppia in prestito dal valore della cifra accanto a

1 1

prestiti

sinistra; 2 – 1 = 1;

0 1 1 0–

1° operando

1 – 1 di prestito fa 0; prendo un prestito (che che vale 2) dalla cifra accanto a si-

1 1

2° operando

nistra;

2 – 1 = 1;

0 0 1 1

differenza

1 – 1 di prestito fa 0.”

Figura E4.3

Eseguendo

la sottrazione.

Moltiplicazione

Moltiplicare per due equivale ad aggiungere uno 0 a destra del numero, o a spostare la

virgola a destra di un posto. Es.: 011 · 10 = 0110.

L’operazione viene eseguita come nell’esempio in figura E4.4:

“Moltiplico il primo operando per l’1 più a destra del secondo operando (che

0 1 1 0*

1° operando

1 1

2° operando

qui vale 1), e scrivo il risultato;

lo moltiplico per il secondo 1 (che vale 2) e scrivo il risultato spostato a sini-

0 1 1 0

0 1 1 0

stra di un posto per tener conto che le sue cifre valgono il doppio rispetto a

1 0 0 1 0

prodotto

quelle del risultato precedente;

sommo i due risultati parziali”

Figura E4.4

Eseguendo

la moltiplicazione.

Divisione

Dividere per 2 equivale a spostare la virgola a sinistra di un posto; per esempio:

01100/10 = 0110,0.

L’operazione viene eseguita come nell’esempio di figura E4.5:

dividendo

“ Comincio dalla cifra più significativa del dividendo:

il 3 del divisore non sta nell’1; sul dividendo prendo una cifra in più: 3 : 3 fa

1 1 0 0 1 1

divisore

1; scrivo 1; il resto è 0 (

);

= 0 0 1 0 0

quoziente

considero la prima cifra successiva del dividendo: 0/3 fa 0; scrivo 0;

resto

considero la cifra successiva del dividendo 0: 00/3 fa 0; scrivo 0.”

Figura E4.5

Eseguendo

la divisione.

E4.7 Il codice binario BCD

L’acronimo BCD sta per Binary Coded Decimal. Si tratta di un metodo di rappresen-

tazione dei numeri che utilizza il sistema di numerazione decimale, ma codifica con 4

bit le singole cifre.

Il numero 721 viene codificato con 0111.0010.0001

; i punti sono opzionali e separano i

ESEMPIO

9

d

BCD

gruppi di 4 cifre binarie che rappresentano rispettivamente le cifre 7, 2 e 1.

E4.8 Il codice binario complemento a due

Uno dei modi di rappresentare i numeri interi (positivi e negativi) è il codice binario in

complemento a due; esso consiste nell’utilizzare un numero fisso di bit, e nell’asse-

gnare al bit più significativo il valore della corrispondente potenza di due, ma di segno

negativo. Con questa convenzione il valore del numero binario Bn Bn–1 ... B , di n + 1

0

bit, si calcola con la formula

B B

... B = – B · 2 n + ( B

· 2 n–1 + ... + B · 20)

[E4.1]

n

n–1

0

n

n–1

0

E4 • Sistemi di numerazione

341

Con questa codifica i numeri positivi hanno tutti come prima cifra lo 0, e il loro valore

va da 0 a 2 n – 1; mentre i numeri negativi hanno come prima cifra l’1 e vanno da –1 a –2 n.

La figura E4.6 riporta i codici in complemento a due per numeri di 4 bit. Essa sug-

gerisce che tutti i codici possibili a 4 bit possono esser disposti in sequenza ordinata su

una ruota orientata, in modo che dal codice di –8 si va verso –1, poi si passa a 0 e da

qui si va fino a +7 per poi tornare a –8. In questo caso, non essendoci il 5° bit, non è

possibile rappresentare numeri di modulo maggiore.

Se i bit utilizzati fossero 8, i numeri interi rappresentabili andrebbero da –128 a

+127. Con 16 bit si potrebbero rappresentare i numeri interi da –32768 a 32767.

P

P

3

2

1

0

d

3

2

1

0

d

0 0 0

0

0

-1 1 1 1

1

1 0 0

0

1

-2 1 1

1

0

2 0 0

1

0

-3 1 1

0

1

3 0 0 1 1

-4 1 1

0 0

4 0 1 0 0

-5 1 0 1 1

5 0 1 0 1

-6 1 0 1 0

Figura E4.6

6 0 1 1 0

-7 1 0 0 1

Codici

complemento

7 0 1 1 1

-8 1 0 0

0

a due con 4 bit.

Il nome di codice in complemento a due discende dal calcolo che si fa nel determi-

nare la parte positiva del codice di un numero negativo: essa corrisponde a ciò che

manca al modulo del numero da rappresentare per raggiungere il valore 2 n rappresen-

tabile con le n + 1 cifre disponibili.

Con 4 cifre binarie si rappresenti in complemento a due il numero decimale –5.

ESEMPIO 10

■ Con n + 1 = 4 cifre disponibili n = 3; poiché il numero da rappresentare è negativo, la cifra

più significativa deve essere 1 e vale –23 = –8; dunque le altre tre cifre del numero devono in

tutto valere +3. Si ha dunque:

–5 = –23 + 3 = 1011

Si noti che 011 = 3 è proprio ciò che manca a 5 per raggiungere il valore di 23.

b

d

Il codice in complemento a due di un numero negativo si può anche ottenere dal co-

dice binario del modulo del numero dato, mediante complemento a 1, bit per bit, e

somma con 1.

Con 4 bit si calcoli mediante complementazione a 1 del modulo il codice in complemento a due

ESEMPIO 11

di –6.

■ Il procedimento si applica con i seguenti passi:

• +6 = 0110 ; b

• complemento a 1 di 0110 = 1001;

• 1001 + 1 = 1010;

• –6 = 1010.

Lo stesso meccanismo funziona più in generale per cambiare il segno di un numero

espresso in complemento a due.

342

Modulo E • Introduzione all’elettronica digitale

Si cambi il segno del numero –6, espresso nel suo codice in complemento a due.

ESEMPIO 12

■ Il procedimento si applica con i seguenti passi:

• (–6) = 1010;

• il complemento a 1 di 1010 è 0101;

• 0101 + 1 = 0110;

• +6 = 0110.

Si calcoli con 8 bit e mediante complementazione a 1 il codice complemento a due di –76.

ESEMPIO 13

■ Il procedimento si applica con i seguenti passi:

• 76 = 01001100 → –76 = 10110011 + 1 = 10110100

d

b

• verifica: 10110100 = –27 + (32 + 16 + 4) = –76 d

Il codice complemento a due si applica alla somma tra numeri relativi, nel senso

che il risultato della somma tra numeri relativi espressi con questo codice si ottiene

semplicemente per mezzo dell’addizione. L’unica cosa cui bisogna stare attenti è che il

risultato non vada oltre i limiti consentiti dal numero di bit utilizzato; quando ciò suc-

cede si dice che si è verificato un errore di overflow (traboccamento).

Se non si va in overflow la somma di numeri con segno funziona anche nel caso di

un risultato negativo. D’altra parte l’overflow si verifica solo nel caso di somme tra nu-

meri dello stesso segno ed è facilmente riconoscibile perché il segno del risultato è di-

verso da quello dei due operandi.

In complemento a due con 4 bit si calcoli –3 + 7.

ESEMPIO 14

–3 = 1101( cp ); 7 = 0111( cp );

2

2

■ La loro somma, eseguita in figura E4.7 dà 1101 + 0111 = 0100 = 4.

Nel calcolo non si considera il riporto risultante dalla somma dei bit più significativi; esso co-

stituirebbe un quinto bit che in questa rappresentazione non è previsto, ma proprio questo fatto

rende corretto il risultato.

1 1 1 1

riporti

1 1 0 1+

1° addendo

Figura E4.7

Somma in

1 1 1

2° addendo

complemento a 2.

0 1 0 0

somma

Si dimostri che in complemento a due con quattro bit non è possibile eseguire la somma di –6 e –3.

ESEMPIO 15

■ –6 – 3 = –9, il codice complemento a due con 4 bit di –9 non esiste, dunque la corrispondente

operazione di somma non può funzionare.

Eseguendo comunque l’operazione, figura E4.8, si osserva che il risultato è un numero di

segno positivo (la cifra più significativa è 0), chiaramente non valido dato che i due operandi

sono entrambi negativi.

1

riporti

Figura E4.8

1 0 1 0+

1° addendo

Somma in

1 1 0 1

2° addendo

complemento

a 2 con overflow.

0 1 1 1

somma





E4 • Sistemi di numerazione

343

Esercizi di verifica

Esercizio 1

Esprimere come somma di esponenti del 10 il valore del numero in base 10: 805,74.

citazioni

Esercizio 2

Per un sistema di numerazione posizionale di base 5 stabilire i simboli necessari e il corrispondente peso deci-

male delle cifre di posto 2, 1, 0, –1, –2.

Eser

Esercizio 3

Esprimere in decimale il valore del numero in base 5: 421,02.

Esercizio 4

Ricavare i codici dei numeri in base 5 con 2 cifre intere.

Esercizio 5

Esprimere il massimo numero con 4 cifre intere in base 5 (a), e calcolarne il corrispondente valore decimale (b).

Esercizio 6

Scrivere in codice binario i numeri da 0 a 18.

Esercizio 7

Dire fino a che numero si può contare con 9 cifre binarie indicandone il valore in codice decimale.

Esercizio 8

Scrivere i successivi codici binari dei numeri da 32 a 64.

Esercizio 9

Scrivere i successivi 16 codici binari di 1010.1111 .

b

Esercizio 10

Calcolare i codici decimali di 1010.1110 e di 0101.0111 .

b

b

Esercizio 11

Contare in esadecimale da 100 a 120 .

H

H





344

Modulo E • Introduzione all’elettronica digitale

Esercizio 12

Tradurre in decimale il codice del numero 14A ; calcolarne poi il codice binario.

H

Esercizio 13

Calcolare il valore decimale del massimo numero naturale rappresentabile con 4 digit esadecimali.

citazioni Esercizio 14

Eser Convertire in esadecimale (a) e poi in decimale (b) il numero 1001.0011.1110 .b

Esercizio 15

Convertire in binario (a) e in decimale (b) il numero 1029 .

H

Esercizio 16

Convertire col metodo delle divisioni successive in esadecimale (a) e poi direttamente in binario (b) il numero

12800 .

d

Esercizio 17

Trovare le potenze massime del 16 contenute nel numero 12800 (a) e utilizzarle per ricavarne il codice esadeci-

d

male (b).

Esercizio 18

Convertire in esadecimale il numero 65536 .

d

Esercizio 19

Calcolare quanti digit esadecimali sono necessari per esprimere in quel codice il numero 2.800.000 .

d

Esercizio 20

Convertire prima in binario (a) e, da qui, in esadecimale (b) il numero 4097 .

d

Esercizio 21

Esprimere in codice decimale il numero binario frazionario 01.1100,011.

Esercizio 22

Esprimere in binario il numero frazionario 0,82 .

d

Esercizio 23

Esprimere in binario il numero A0,2A .

H





E4 • Sistemi di numerazione

345

Esercizio 24

Calcolare in decimale il valore di 1B,7E .

H

Esercizio 25

Esprimere in binario (a) e, da qui, in esadecimale (b) il numero 535,96 .

d

citazioni

Esercizio 26

Eseguire le seguenti operazioni tra numeri binari e verificare la coerenza dei risultati con il corrispondente cal-

colo in decimale: a) 1101 + 0110; b) 1.0011 + 01111; c) 1101 – 0111; d) 1011.1110 – 1001.0111.

Eser

Esercizio 27

Eseguire le seguenti operazioni tra numeri binari e verificare la coerenza dei risultati con il corrispondente cal-

colo in decimale: a) 1101 · 011; b) 1.0011 · 110; c) 1.1001 : 101; d) 1011.1110 : 101.

Esercizio 28

Eseguire le seguenti operazioni tra numeri binari: a) 1011,0111 + 0101,1010; b) 1011,0111 – 0101,1010.

Esercizio 29

Premessa:

Le operazioni di addizione e di sottrazione in esadecimale possono rendere più breve il calcolo rispetto a quello dei corrispondenti codici in binario; le regole sono analoghe a quelle del calcolo in decimale o in binario; il riporto scatta quando si supera il numero 16, inoltre riporti e prestiti valgono 16.

Per esempio l’addizione 0B + 0F viene eseguita così: B + F = 26 che in esadecimale si scrive 1A; scrivo A

d

(dieci) e riporto 1 (sedici); 0 + 0 + 1 = 1. Risultato: 0B + 0F = 1A .”

H

La sottrazione viene eseguita come nel seguente esempio: “BA – AD: poiché è A < D prendo da B un 16 in prestito; ora ho 16 + 10 che fa 26; 26 – 13 fa 13; scrivo D. B meno il prestito dato fa A; A – A = 0; scrivo 0. Risultato: BA – AD = 0D.”

Proposta:

Eseguire le seguenti operazioni in esadecimale: a) EF + 2A; b) ED – 2F; c) D,7 + 5,A; d) B,7 – 5,A.

Esercizio 30

Esprimere in codice BCD il numero 13784.

Esercizio 31

Convertire da BCD a decimale il numero 1001.0111.0110,1000.0101.

Esercizio 32

Esprimere in BCD il numero 870,42.

Esercizio 33

Eseguire in BCD le seguenti operazioni:

a) 1000.0110,0111.0101 + 0110.1000,0011.0110;





346

Modulo E • Introduzione all’elettronica digitale

b) 1000.0110,0111.0101 – 0110.1000,0011.0110.

(occorre ricordare che ciascun gruppo di 4 bit va trattato come un numero decimale, es.: 1001 + 0111 =

= 0001.0110 perché 9 + 7 = 16; scrivo 6 in BCD e riporto una decina …).

Esercizio 34

citazioni Convertire in binario il codice BCD 0110.1000,0101.

Esercizio 35

Eser Esprimere in codice complemento a due con 8 bit i numeri 36 e –68 .

d

d

Esercizio 36

Convertire in codice decimale i seguenti numeri espressi in complemento a due:

a) 1010.1101.1100;

b) 0111.0110.1110.

Esercizio 37

Eseguire in complemento a due le seguenti operazioni tra numeri binari:

a) 1011.1100 + 0111.0110;

b) 1101.1100 – 0010.1000.

(i numeri con segno – vanno prima convertiti nel corrispondente codice complemento a due).

Esercizio 38

Riconoscere i casi di overflow nelle seguenti operazioni in complemento a due:

a) 1011 + 1110);

b) 0110 + 1000;

c) 1010 + 1101;

d) 1011 + 1101;

e) 01110 + 00010.





E4 • Sistemi di numerazione

347

Test di verifica

Quesiti a risposta aperta

1.

Dire perché certi sistemi di numerazione sono detti posizionali.

2.

Definire un sistema di numerazione posizionale con base dodici.

3.

Definire il sistema di numerazione binario.

citazioni

4.

Definire il sistema di numerazione esadecimale.

5.

Dimostrare la corrispondenza tra il sistema di numerazione binario e quello esadecimale (limitarsi al caso di

2 digit esadecimali).

Eser

6.

Spiegare la codifica BCD.

7.

Spiegare la codifica in complemento a due e indicarne i vantaggi.

8.

Il codice in complemento a due con 4 bit di –6 è 1010; confrontarlo con il corrispondente codice a 8 bit.

9.

Confrontare i codici in complemento a due a 4 bit e quello a 8 bit indicandone differenze e corrispondenze.

10. Spiegare il significato di overflow nel caso di somma in complemento a due.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. I codici di numerazione posizionali necessitano di:

a un numero di simboli pari al valore della base elevata a n – 1.

b un numero di simboli pari al numero di cifre da utilizzare.

c un numero di simboli pari al valore della base.

d tanti simboli quanti ne contiene la base.

2. In un sistema di numerazione posizionale di base b:

a con n cifre intere si può contare fino a 2 n.

b con n cifre intere si può contare da 0 a 2 n–1.

c con n cifre intere si può contare da 0 a bn.

d con n cifre intere si può contare fino a bn – 1.

3. Nel sistema di numerazione binario il peso delle cifre vale:

a 2 n con n = numero di posto della cifra contato a partire da 0 e dalla virgola andando verso sinistra.

b 2 n dove n è il numero delle cifre utilizzate.

c 2 n con n = numero di posto della cifra a partire da 1 e dalla virgola andando verso sinistra.

d 2 n–1 dove n è il posto occupato dalla cifra.

4. Nel sistema di numerazione esadecimale:

a le cifre utilizzate sono in tutto 16.

b si conta più velocemente che con i sistemi binario o decimale.

c il valore di ciascuna cifra si calcola moltiplicandone il valore del simbolo per 16 n dove n è il numero di posto della cifra.

d il peso di ciascuna cifra è pari al posto da essa occupato moltiplicato per 16.





348

Modulo E • Introduzione all’elettronica digitale

5. Il passaggio da esadecimale a binario si ottiene:

a sostituendo ciascun digit esadecimale con il corrispondente valore binario.

b sostituendo ciascun digit esadecimale preso singolarmente con quattro bit di valore binario equivalente.

c calcolando ciascun digit in base al posto occupato e sostituendolo con un numero binario equivalente.

d con il metodo delle divisioni successive per 2.

citazioni 6. Il passaggio da esadecimale a BCD si ottiene:

a sostituendo ciascun digit esadecimale preso singolarmente con quattro bit che ne esprimano il valore.

Eser b traducendo il suo codice in binario e da qui in BCD.

c calcolando il valore del numero mediante le potenze del 16 e convertendone il risultato in codice binario.

d traducendo in BCD il valore del numero preliminarmente convertito in codice decimale.

7. Il codice BCD è:

a un codice posizionale binario le cui cifre sono raggruppate a quattro a quattro.

b un codice decimale posizionale i cui dieci simboli sono costituiti ciascuno dalla corrispondente codifica in

numero binario di 4 bit.

c un codice che utilizza la base dieci e due soli simboli.

d un codice posizionale binario che utilizza la base due e dieci simboli.

8. In codice binario le cifre dopo la virgola valgono:

a 20, 2–1, 2–2,..., 2– n.

b 0,5; 0,25; 0,125; 0,0615.

c 0 oppure 1.

d 2–1, 2–2,..., 2– n.

9. In codice esadecimale il valore decimale delle cifre dopo la virgola si calcola:

a moltiplicandone il singolo valore per le potenze negative del 16.

b col metodo delle moltiplicazioni successive per 16.

c traducendole prima in binario e poi mediante le potenze negative di 2.

d assegnando a ciascuna di esse il valore 16– n, dove n è il posto occupato dopo la virgola.

10. Il codice complemento a due con 5 bit esprime in binario i numeri con segno:

a da –15 a +15.

b da –16 a +16.

c da 00000 Cp a 11111 .

2

Cp 2

d da –16 a +15.

11. Per esprimere in complemento a due i numeri da –128 a +127:

a sono necessari almeno 7 bit.

b occorre un numero di bit ≥8.

c non bastano 8 bit.

d si devono usare esattamente 8 bit.





349

Attività di laboratorio

proposte E5

Nell’unità E3 si sono date indicazioni generali sulla preparazione e realizzazione di esperienze di la-

boratorio di elettronica digitale. Le successive schede di laboratorio in questo e nei prossimi moduli

propongono alcune esperienze significative. Nelle prime esercitazioni si dovrebbe fare pratica con

tester, breadboard, alimentatori, resistori, diodi LED. Le cose da fare potrebbero essere le seguenti:

• eseguire una mappatura dei collegamenti tra i fori della breadboard;

• misurare la resistenza di alcuni resistori verificando la corrispondenza con il codice dei colori;

• regolare la tensione di un alimentatore e predisporre i collegamenti tra alimentatore e

breadboard;

• realizzare e collaudare un semplice sondino costituito da resistore e diodo LED.

Le esercitazioni di questo modulo consistono nella verifica di porte logiche. A ciascun gruppo po-

trebbe essere affidato un integrato con funzioni e caratteristiche tecnologiche diverse, corredato

della necessaria documentazione. Se si dispone di software per il disegno elettronico lo si può

utilizzare per predisporre gli schemi dei collegamenti. I gruppi di laboratorio aggiungeranno alle

schede di lavoro qualche nota essenziale sulle operazioni effettuate e proporranno brevemente

delle considerazioni sull’esito delle misure effettuate.

E5.1 Verifica di porte logiche

I livelli delle tensioni sugli ingressi A e B e sull’uscita y si possono verificare utiliz-

zando un tester come voltmetro e inserendo i puntali tra un morsetto di ingresso o di

uscita e massa. I valori misurati vanno riportati nella prima delle tabelle E5.1.

Per compilare la seconda tabella si devono valutare le tensioni della prima tabella

in base alle caratteristiche dell’integrato come livelli alti (H) o bassi (L). In questo caso

(integrato della famiglia LS) va ricordato che VILmax = 0,8 V, VIHmin = 2 V, VOLmax = 0,5 V,

V OHmin = 2,7 V. In alternativa, per verificare i livelli logici, si può usare una sonda lo-

gica realizzata con diodo e resistenza, come quella che nello schema è inserita sull’u-

scita del circuito. L’estremità con il resistore della sonda va sull’alimentazione mentre

il catodo del diodo va inserito sul punto da verificare (il diodo acceso rivela un livello

basso).

+ V

V

V V

A

B

y

A

B

y

CC

5 V

R 1

R 2

R 3

1 k

1 k

330

LED

A

1

Y

Tabella E5.1

3

a) tensione in volt; b) livelli logici.

B

2 74LS32

SW1

SW2

Figura E5.1

Schema per la verifica statica di una porta

logica OR dell’integrato 74LS32.

GND



350

Modulo E • Introduzione all’elettronica digitale

E5.2 Caratteristica statica di porta logica NOT

Si monti su breadboard il circuito di figura E5.2. Se si dispone di un doppio alimenta-

tore si può utilizzare la seconda alimentazione per controllare direttamente l’ingresso

A (lo studente ricordi che le masse vanno collegate insieme); altrimenti si utilizza un

potenziometro come nello schema in figura.

+ VCC

V (V) V (V)

V

5 V

A

y

A ≥ V IHmin

I (mA) V (V)

o

y

R 2

2 k

R 3

10 k

1

2

A

R

Y

1

3

2

10 k

4049

3

Va

Vy

GND

Figura E5.2

Tabella E5.2

Tabella E5.3

Rilievo della caratteristica statica di I/O.

Senza carico

Con carico

a) Misurazioni senza carico sull’uscita.

Si regola la tensione dell’ingresso VA cominciando da VA = 0 e si rileva la tensione

in uscita Vy. Ciascuna coppia di valori VA, Vy si registra sulla tabella E5.2. Si regi-

strino in particolare i valori con VILmax e VIHmin che nel caso di questo integrato sono

rispettivamente 1,5 V e 3,5 V.

b) Misurazioni con il carico sull’uscita.

Si fissa la tensione di ingresso con un valore VA ≥ VIHmin; ciò assicura una tensione

in uscita a vuoto Vy ≤ VOLmax, cioè un livello basso. Il carico è costituito da un resi-

store fisso di 2 kΩ in serie con un potenziometro da 5 o 10 kΩ. Il resistore da 2k li-

mita la corrente massima assorbita per evitare di danneggiare l’integrato. Si inseri-

sce un tester usato come milliamperometro tra il terminale libero del potenziometro

e l’uscita della porta logica per rilevare la corrente Io assorbita dall’uscita dell’inte-

grato. Con un altro tester usato come voltmetro si misura la tensione Vy. Si registrano

in tabella E5.2 le coppie Io, Vy man mano che si abbassa il valore del carico RL.

E5.3 Composizione e visualizzazione di un numero

binario con 8 bit

Si realizzi il circuito in figura E5.3. Lo schema proposto suggerisce anche il posizio-

namento dei componenti per il cablaggio su breadboard. Sul dip switch si compone il

numero binario: ciascun interruttore chiuso corrisponde a uno 0 e aperto corrisponde a

un 1. I bit più significativi sono a sinistra. A ciascun interruttore aperto corrisponde un

LED acceso. Lo studente può comporre qualunque numero da 0 a 255.

Figura E5.3

1 2 3 4 5 6 7 8

8 7 6 5 4 3 2 1

R

Composizione e 330

visualizzazione

9

9

16 15 14 13 12 11 10

10 11 12 13 14 15 16

di un numero

+ V

binario.

CC

5 V





Modulo F

Circuiti logici

combinatori

Obiettivi

Prerequisiti

Contenuti

• F1 Algebra di Boole e circuiti logici

• F2 Sviluppo e realizzazione di funzioni booleane

• F3 Sintesi di forme algebriche minime per le funzioni booleane

• F4 Circuiti combinatori integrati di base

• F5 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica



352

Modulo F • Circuiti logici combinatori

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1. conoscere la struttura dell’algebra di Boole;

2. sapere enunciare, rappresentare, verificare le proprietà dell’algebra di

Boole delle variabili binarie con gli operatori NOT, AND, OR e saperle ap-

plicare ai circuiti logici reali;

3. conoscere i teoremi dell’algebra di Boole, il teorema di De Morgan, il teo-

rema di Shannon;

4. sapere applicare i teoremi dell’algebra di Boole ai circuiti logici per realiz-

zare funzioni combinatorie;

5. conoscere i metodi di semplificazione di espressioni booleane;

6. sapere applicare i metodi di semplificazione alla sintesi di funzioni boo-

leane;

7. conoscere le principali funzioni della logica combinatoria;

8. saper descrivere i circuiti che realizzano queste funzioni e saper utilizzare la

modularità di detti circuiti per aumentare il numero di ingressi o di uscite.

Prerequisiti

Per lo studio di questo modulo è richiesta una sufficiente conoscenza di quanto

esposto nel modulo E.





353

Algebra di Boole

e circuiti logici F1

Con la definizione degli operatori AND, OR, NOT l’insieme delle variabili binarie acquisisce una

George Boole,

matematico,

struttura costituita da precise regole di composizione e di calcolo. Anche i circuiti logici sono de-

(Lincoln, 1815 –

scritti da variabili binarie e per essi valgono le stesse regole di composizione.

Cork, 1860)

Le porte logiche AND, OR e NOT operano sugli ingressi di questi circuiti esattamente come i cor-

rispondenti operatori nell’ambito delle variabili binarie; con esse è possibile costruire qualunque

altro dispositivo digitale.

F1.1 Rappresentazione di variabili binarie

mediante mappe

Una mappa di Venn è un disegno delimitato da un rettangolo all’interno del quale si

John Venn,

rappresentano insiemi come parti delimitate da curve chiuse; l’insieme più ampio pos-

filosofo, logico,

sibile è delimitato dai bordi stessi della mappa e viene detto insieme universo, poiché

matematico (Hull,

contiene la totalità degli elementi di cui si sta trattando.

1834 – Cambridge

1923)

Nella figura F1.1, I rappresenta l’insieme universo, x un suo elemento, A un sottoinsieme di I.

Figura F1.1

I

Rappresentazione

di un insieme A

su mappa di Venn.

x

A

Di volta in volta l’insieme universo e i suoi sottoinsiemi possono essere definiti se-

condo l’ambito che si vuole studiare. Le mappe di Venn applicate alle variabili binarie

consentono di renderne evidenti alcune semplici proprietà.

È possibile stabilire una corrispondenza tra l’insieme delle variabili binarie e i sot-

toinsiemi dell’insieme universo con il seguente meccanismo: a ogni variabile binaria a

si assegna una suddivisione in due parti dell’insieme universo costituita da un sottoin-

sieme A, che rappresenta tutte e solo le condizioni in cui la variabile binaria è vera, e

dal suo complemento, cioè tutta la parte che manca all’insieme A, e che rappresenta

tutte e sole le condizioni in cui la variabile a è falsa.

Tra i possibili sottoinsiemi definibili all’interno dell’insieme universo I vanno con-

siderati lo stesso insieme I, e l’insieme vuoto, Φ. Le variabili binarie a essi associate

valgono rispettivamente sempre 1 e sempre 0, cioè sono delle costanti.

354

Modulo F • Circuiti logici combinatori

Su una mappa di VENN siano I l’insieme di tutti gli esseri viventi, A il sottoinsieme contenente

ESEMPIO

1

tutti gli umani; e x un elemento di I. Sia a la proposizione: “l’essere vivente x fa parte della specie uomo”.

Ora la proposizione a risulta vera se x è contenuto in A, altrimenti è falsa. Inoltre all’interno dell’universo degli esseri viventi si possono individuare molte altre categorie più o meno ampie

come i vegetali, le leguminose, gli ovipari, i rettili, i felini e così via; per ciascuna di esse si pos-

sono inoltre assegnare una proposizione binaria come: b = “x é un felino”, e un sottoinsieme B

contenente tutti i felini.

Il monitor di un computer sia l’insieme universo: esso contiene tutto ciò che si può attivare con

ESEMPIO

2

il click del mouse. Si consideri poi l’insieme A dei punti dell’area sensibile di un’icona di colle-

gamento al programma pa.

Col mouse si può toccare quell’area per avviare il corrispondente programma pa, altrimenti quel

programma non verrà avviato. L’icona A rappresenta perciò la proposizione a: “avvia il pro-

gramma pa”, che in base alla posizione del mouse può essere “vera” o “falsa”. Ancora l’icona A,

sottoinsieme, suddivide il monitor, universo, in due zone complementari, che individuano uni-

vocamente le condizioni in cui la frase a è vera o è falsa.

In definitiva si può stabilire di volta in volta una perfetta corrispondenza (biuni-

voca) tra l’insieme dei sottoinsiemi di I e l’insieme delle variabili binarie in modo che

l’uno sia l’immagine dell’altro. All’insieme I corrisponde una particolare variabile bi-

naria il cui valore resta sempre uguale a 1, e che viene chiamato elemento 1. L’insieme

vuoto Φ corrisponde a un altro elemento il cui valore è sempre uguale a 0, e che viene

chiamato elemento 0. Data la corrispondenza tra una variabile binaria e il sottoinsieme

di I che ne rappresenta la condizione in cui essa è vera, da ora in avanti si userà per en-

trambi lo stesso nome.

Rappresentazione di NOT A

Definiti ora una variabile A e il corrispondente insieme A nella rappresentazione su

–

mappa di Venn, si osserva subito che alla variabile A = NOT A corrisponde, come in-

–

sieme in cui A è vera, il complemento di A in I, I – A; essa infatti vale 1 nei punti dove A vale 0, e vale 0 dove A vale 1.

–

La figura F1.2 rappresenta su mappa di Venn le due variabili A e A evidenziando

che l’una è il complemento dell’altra.

Figura F1.2

A e NOT A.

A = I - A

I

A

–

Si noti che nel caso di una variabile A con valore fisso pari a 1, si avrebbe A = co-

–

stante = 0 e sulle mappe di Venn si avrebbe A = I e A = Φ: l’insieme universo e l’in-

sieme vuoto sono l’uno il complemento dell’altro.

F1 • Algebra di Boole e circuiti logici

355

Rappresentazione di due variabili binarie indipendenti

Due variabili binarie indipendenti vanno rappresentate (figura F1.3 ) come due insiemi

con una parte in comune; ciò consente di considerare tutte le possibili combinazioni

dei loro valori.

A B

Figura F1.3

I

Mappa di Venn di

0 0

A

due variabili binarie

0 1

indipendenti.

1 0

B

1 1

La figura mostra che a ciascuna combinazione di valori di A e B corrisponde un par-

ticolare sottoinsieme. AB = 00 corrisponde all’insieme dei punti che non appartengono

né ad A né a B, AB = 01 all’insieme dei punti di B ma non condivisi con A, AB = 10 ai punti di A ma non anche di B, AB = 11 ai punti che sono sia di A che di B. Se si fossero scelti due insiemi senza punti comuni si sarebbero rappresentate due variabili non del

tutto indipendenti, avendo escluso per una variabile la possibilità di valere 1 contem-

poraneamente all’altra.

Rappresentazione delle funzioni AND e OR

Il prodotto logico e la somma logica di due variabili binarie A e B sono variabili bina-

rie dipendenti.

La AND di due variabili, P = A · B, vale 1 solo se entrambe le variabili valgono 1.

Sulla mappa di Venn (figura F1.4) ciò corrisponde al sottoinsieme dei punti comuni di

A e B, P = A ∩ B, cioè l’intersezione di A e B. Il simbolo ∩ è l’operatore di intersezione tra insiemi.

La OR di due variabili, S = A + B, vale 1 se una o l’altra, o entrambe, valgono 1.

Sulla mappa di Venn l’insieme che corrisponde a S è costituito dai punti di A e di B, co-

muni e non. Si tratta dell’insieme unione S = A ∪ B. Il simbolo ∪ è l’operatore unione

tra insiemi.

I

I

Figura F1.4

A

A

A AND B e A OR B.

B

B

A B

A B

A AND B

A OR B

F1.2 Struttura reticolare dell’insieme

delle variabili binarie

Tra due sottoinsiemi A e B di I è a volte possibile stabilire quale di essi è il più grande

Relazione

e quale il più piccolo; ciò avviene quando uno dei due sottoinsiemi è contenuto nel-

⊂

d’ordine parziale

l’altro. A

B significa che l’insieme A contiene l’insieme B, e quindi è più grande.

Non sempre però è possibile stabilire questa relazione (si pensi ad A e B di figura

⊂

F1.4): si dice perciò che la relazione d’ordine

è parziale.

356

Modulo F • Circuiti logici combinatori

Ciò che invece è sempre possibile, qualunque sia la coppia di sottoinsiemi di

Massimo

I, è

limite inferiore

trovarne l’intersezione e l’unione.

Ora, come mostra la figura F1.5, l’intersezione di A e B è il più grande dei sottoin-

Minimo

siemi contenuto sia in A che in B e viene detto il massimo limite inferiore di A e B.

limite superiore

Invece l’unione di A e B è il più piccolo dei sottoinsiemi che contiene sia A che B, ciò che viene detto il minimo limite superiore.

Figura F1.5

P = A B

P ’, un limite

I

I

S = A B

inferiore di A e B;

A

A

S ’, un limite

superiore di A e B.

B

B

P'

S'

P', un limite inferiore di A e B

S', un limite superiore di A e B

Queste due operazioni, l’unione e l’intersezione, danno sempre un risultato in I gra-

Chiusura di un

zie al fatto che, come si è stabilito, dell’insieme dei sottoinsiemi di

insieme rispetto a

I fanno parte I

un operatore

stesso e l’insieme vuoto Φ. Ciò corrisponde a dire che l’insieme dei sottoinsiemi di I è

chiuso rispetto alle operazioni d’unione e di intersezione.

Vista la corrispondenza tra variabili binarie e insiemi, e tra gli operatori AND e OR

e gli operatori ∩ e ∪, questi concetti si trasferiscono automaticamente all’insieme

delle variabili binarie: esso è parzialmente ordinato; gli operatori AND e OR di due

variabili binarie sono il loro massimo limite inferiore e il minimo limite superiore; l’in-

sieme delle variabili binarie è chiuso rispetto agli operatori AND e OR (cioè si tratta di

due operazioni sempre possibili e il cui risultato è ancora una variabile binaria).

Si considerino due variabili binarie A e B tali che se B = 1 allora anche A = 1, mentre A = 1 non ESEMPIO

3

implica necessariamente che lo valga anche B. La rappresentazione su mappa di Venn corri-

⊂

sponde a un insieme A che contiene B, A

B. Nell’ambito delle variabili binarie questa rela-

zione si traduce in A > B.

Reticolo

Si definisce reticolo un insieme parzialmente ordinato e chiuso rispetto alle operazioni

di massimo limite inferiore e di minimo limite superiore.

Da quanto esposto finora l’insieme delle variabili binarie con gli operatori AND e OR

ha la struttura di un reticolo.

Leggi di identità e di annullamento

Dalle definizioni di I e Φ, il più grande dei sottoinsiemi di I e l’insieme vuoto, discen-

dono le seguenti proprietà:

per qualunque sottoinsieme A di I

Identità

a) A ∩ I = A

b)

A ∪ Φ = A

[F1.1]

Leggi di identità e

annullamento

Annullamento:

a) A ∩ Φ = Φ

b)

A ∪ I = I

[F1.2]

La loro traduzione nell’ambito delle variabili binarie è immediata:

F1 • Algebra di Boole e circuiti logici

357

per qualunque variabile binaria A:

Identità:

a) A · 1 = A

b)

A + 0 = A

[F1.3]

Annullamento:

a) A · 0 = 0

b)

A + 1 = 1

[F1.4]

Come si vede Φ e I, 0 e 1 sono gli elementi neutri rispettivamente dell’unione, o

della somma logica, e dell’intersezione, o del prodotto logico, così come nell’aritme-

tica lo sono lo 0 per l’addizione e l’1 per la moltiplicazione; inoltre, come in aritme-

tica, 0 · A = 0, legge di annullamento del prodotto. Qui però, diversamente che nell’a-

ritmetica, l’elemento 1 ha nella somma logica un effetto simile a quello dello 0 nel

prodotto logico: la somma logica di 1 con qualunque altro elemento ne annulla la vi-

sibilità: 1 + A = 1.

Il concetto di abilitazione

Se dalla tabella della verità della AND si estraggono le due righe con B = 1, e dalla

tabella della OR le due righe con B = 0 si ottiene il risultato previsto dalla legge di

identità, cioè Y = A · 1 = A e Y = A + 0 = A. Ciò significa che l’uscita segue esattamente l’andamento di A.

Analogamente, se un ingresso della AND viene mantenuto al livello 0 il segnale

sull’altro ingresso non giunge all’uscita che resta bloccata sullo 0. Se uno degli ingressi

della OR viene fissato a 1 l’altro ingresso non arriva sull’uscita, essa resta bloccata sul

livello 1.

Da questo punto di vista la OR e la AND si comportano come porte (gate) in cui uno

AND e OR come

degli ingressi può essere usato come segnale di controllo che abilita o non abilita il pas-

porte logiche

saggio del segnale posto sull’altro ingresso. In questi casi si preferisce indicare l’in-

gresso di controllo con una E (enable = abilitatore) se lascia passare il segnale quando

vale 1, o con una E– se lascia passare il segnale quando vale 0.

La figura F1.6 mostra i casi ora esposti: sulla AND l’abilitatore E = 1 consente il

passaggio del segnale sull’altro ingresso A, mentre E = 0 lo blocca; sulla OR l’abilita-

tore E– = 1 blocca il passaggio del segnale sull’altro ingresso, mentre E– = 0 lo fa passare.

+V

Figura F1.6

CC

+VCC

Verifica sui circuiti

logici delle leggi

di identità e di

R 1

R 1

annullamento.

1 k

1 k

B

B

A

A

Y = A

Y = 1

B = E

B = E

A

A

Y = 0

Y = A

B

B

GND

GND

358

Modulo F • Circuiti logici combinatori

Di un abilitatore si usa dire che è attivo al livello alto o che è attivo al livello basso

a seconda che abiliti quando vale 1 o quando vale 0.

Un negatore posto all’ingresso di abilitazione della porta AND, rende l’abilitatore

attivo al livello basso.

Il concetto di abilitazione si estende facilmente al caso più generale di circuiti lo-

gici con più ingressi. Se infatti F(...) è la funzione di tale circuito (figura F1.7) per mu-

nirlo di abilitatore è sufficiente collegare l’uscita del circuito a uno degli ingressi di una

AND, e utilizzare l’altro ingresso come abilitatore. Nota la funzione F(...), il circuito

munito di abilitatore sarà ora sinteticamente descritto dalla tabella F1.1.

V

Figura F1.7

CC

1 k

Utilizzazione come

E

y

abilitatore di un

R

SW1

0

0

ingresso di porta

GND

AND.

1 F(...)

E

Tabella F1.1

Tabella di funzione con ingresso di

F(...)

y = E · F(...)

abilitazione.

F1.3 Complemento di una variabile binaria

e operatore NOT

Per ogni variabile A appartenente all’insieme delle variabili binarie esiste ed è unica

una variabile A

– che è falsa quando A è vera, ed è vera quando A è falsa. Le due varia-

bili sono dette una il complemento dell’altra. L’operatore NOT associa a una variabile

il suo complemento. Una porta logica NOT fornisce in uscita la negazione della varia-

bile in ingresso.

Si è visto (figura F1.2) che, rappresentata una variabile A su mappa di Venn, si in-

dividua subito l’unico insieme corrispondente al suo complemento. Se la variabile A

coincide con l’insieme universo I, cioè vale sempre 1, il suo complemento è l’insieme

vuoto Φ, cioè è la “variabile” che vale sempre 0.

Si dice reticolo complementato un reticolo che per ogni sua variabile A possiede il suo

complemento. L’insieme delle variabili binarie è un reticolo complementato.

Legge dei complementi

Legge dei

complementi

a) A · A

– = 0

b) A + A

– = 1

[F1.5]

La prima di queste due espressioni esprime il fatto che per queste variabili non è

prevista una via di mezzo: se una variabile è vera, nello steso istante la sua negazione

non può che essere falsa; a essa corrisponde, nella rappresentazione di Venn, la pro-

prietà A ∩ ( I – A) = Φ.

La seconda espressione indica che, nel mondo delle variabili binarie, A e la sua ne-

gazione coprono tutte le possibilità esistenti per quanto riguarda i valori che si possono

assumere; a essa corrisponde l’espressione A ∪ ( I – A) = 1.

Come nel mondo della logica, almeno quella del buon senso, non è consentito a un

oggetto di possedere nello stesso istante un attributo e il suo contrario.

Se A afferma che un determinato biglietto da 500 euro è falso, allora A

– afferma che esso è vero;

ESEMPIO

4

le due possibilità non si verificano mai contemporaneamente ma, in ogni caso, l’una o l’altra

delle due possibilità è in atto.

F1 • Algebra di Boole e circuiti logici

359

È TEOREMA . Condizione necessaria e sufficiente perché due variabili binarie A e B

siano una il complemento dell’altra è che valgano contemporaneamente en-

trambe le espressioni A · B = 0 e A + B = 1.

Necessità: se A è il complemento di B le due espressioni sono vere per la legge

dei complementi.

Sufficienza: se le due espressioni sono contemporaneamente vere, mentre per la

prima relazione almeno una delle due vale 0 , per la seconda almeno una delle due

vale 1, quindi o A = 0 e B = 1, o B = 0 e A = 1, perciò A e B sono una il complemento dell’altra.

Legge della doppia negazione

–

–

La negazione di NOT A è ancora la variabile A: A = NOT(NOT A) = A.

A = A

Questa legge riconosce che una proposizione della forma “non è vero che non è vero

che...”, equivale a “è vero che...”. Insomma, applicare due volte la negazione a una va-

riabile equivale a non negarla affatto.

Coerentemente con questa proprietà, con due porte NOT collegate in cascata, l’u-

scita della seconda porta logica riproduce ciò che entra sulla prima porta. Tuttavia, date

le caratteristiche reali dei circuiti elettronici, il ritardo del segnale in uscita è pari a due

volte il tempo di propagazione attraverso una singola porta NOT.

La legge dei complementi e le porte logiche reali, l’alea statica

La figura F1.8 fornisce gli schemi per la verifica della legge dei complementi. Agli in-

gressi della AND o della OR giungono A e NOT A. Il Led sull’uscita della AND resta

Figura F1.8

sempre acceso, rivelando un livello basso, qualunque sia la posizione dello switch in

Circuiti per la

ingresso. Il led sull’uscita della OR resta invece sempre spento rivelando un livello

verifica della legge

sempre alto.

dei complementi.

+VCC

+VCC

5V

5V

R 1

R 2

R 1

R 2

1 k

330

1 k

330

LED

LED

1

3

1

3

2

A · A

2

A + A

7408

1

2

7432

1

2

1

2

1

2

SW1

A

7404

SW1

A

7404

GND

GND

Tuttavia occorre tener conto che in questa esperienza le cose avvengono con i no-

stri tempi di manovra e di osservazione.

Se per controllare gli ingressi si usa un generatore di onda quadra con frequenza

dell’ordine di qualche MHz, e se si osservano i segnali con un oscilloscopio, sulle

uscite si notano degli impulsi molto brevi durante i quali la legge dei complementi ap-

pare non rispettata.

Il fatto è che le porte logiche, come ogni altro dispositivo, hanno delle caratteristi-

che fisiche per le quali si discostano dai modelli ideali che li descrivono, caratteristiche

che a volte non possono esser trascurate. In questo caso non si può trascurare il ritardo

di propagazione del segnale attraverso la porta NOT che rende i due segnali sugli in-

gressi della AND e della OR non del tutto complementari.

360

Modulo F • Circuiti logici combinatori

Se, come in figura F1.9, se ne analizza l’andamento tenendo conto del ritardo di

propagazione e se ne calcola la risposta in uscita, si osserva nel caso del circuito con la

AND che, per un breve intervallo di tempo, gli ingressi della AND si trovano entrambi

al livello alto, e in quell’intervallo l’uscita della AND deve perciò valere 1. Analogo

discorso vale per l’altro circuito dove i segnali all’ingresso della OR per un breve in-

tervallo valgono entrambi 0, provocando un guizzo verso il livello basso.

Il ritardo di propagazione attraverso una porta TTL è dell’ordine di 10 ns; per os-

servare più facilmente il fenomeno all’oscilloscopio conviene aumentare il ritardo tra

A e A

– inserendo 3 o 5 porte NOT in cascata ottenendo così degli impulsi della durata

di 30 o 50 ns.

A fenomeni come quelli or ora esaminati si è dato il nome di alea statica; la parola

Alea statica

e ritardo

latina alea significa dado. Anche se con il termine alea ci si riferisce il più delle volte

di propagazione

a fenomeni del tutto casuali come quello del lancio dei dadi, l’alea statica è del tutto

prevedibile se sono ben note le caratteristiche di ritardo dei dispositivi logici reali.

L’alea statica, quando non prevista, può avere delle conseguenze indesiderate, ma

in certi casi la si utilizza per generare brevi impulsi.

+VCC

+VCC

R 1

R 1

1 k

1 k

1

Y = A · A

1

Y = A + A

1

2

2

1

2

3

3

A

A

7404

7408

A

7404

A 7432

Figura F1.9

Alee statiche sui

circuiti di verifica

della legge dei

complementi.

A

A

t

t

A

A

t

t

Y

Y

t

t

F1.4 Porte logiche NAND-NOR

Collegando l’uscita di una porta logica all’ingresso di una NOT si ottiene la negazione

della funzione originaria.

La colonna d’uscita della tabella della verità della nuova funzione è esattamente il

complemento di quella della funzione di partenza. In tal modo, da una AND e da una

OR si ottengono rispettivamente una NAND e una NOR; le tabelle e i simboli di que-

ste porte logiche sono riportati nella figura F1.10.

Figura F1.10

A B A · B

A B A + B

Porte logiche NAND,

0 0

1

A

0 0

1

NOR e relative

A

0 1

1

B

0 1

0

B

tabelle della verità.

A · B

A + B

1 0

1

NAND

1 0

0

NOR

1 1

0

1 1

0

F1 • Algebra di Boole e circuiti logici

361

Realizzazione di NOT mediante NAND e NOR

Si può subito osservare che, se si collegano tra loro gli ingressi A e B di una porta

NOT da NAND e

NAND o NOR, imponendo con ciò A = B, allora le uscite sono esattamente la nega-

NOR

zione degli ingressi; si ottiene perciò una porta NOT (delle tabelle delle funzioni re-

stano in tal caso valide solo la prima e l’ultima riga).

Lo stesso risultato si ottiene per una NAND fissando uno degli ingressi al livello 1:

l’uscita nega l’altro ingresso. Analogamente da una NOR, fissando uno degli ingressi

al livello 0, si ottiene la NOT dell’altro ingresso. Ciò dal punto di vista algebrico cor-

risponde nell’ordine alle operazioni:

A · A

––––

–––

––––

= A

– , A + A

––––– = A–, A · 1= A– , A + 0 = A–

La figura F1.11 ne mostra i corrispondenti circuiti logici.

A

A

Figura F1.11

B

B

A

A

NAND e NOR

utilizzate come NOT.

+ VCC

R 1

1k

A

A

B

A

A

GND

F1.5 Regole di precedenza degli operatori

e uso delle parentesi

Il significato di un’espressione con AND e OR può cambiare a seconda dell’ordine di

esecuzione degli operatori. Come nell’aritmetica, anche nelle espressioni dell’algebra

di Boole si conviene di dare la precedenza all’operatore AND per cui nell’espressione

A · B + C si intende che prima si effettua il prodotto A · B e poi si somma il risultato a C. Se le parentesi racchiudono un’espressione, allora essa va calcolata prima di eseguire altre operazioni esterne alle parentesi. Così l’espressione A · ( B + C) indica che

prima va calcolato ( B + C) e poi il risultato deve essere posto in AND con A. Come nel-

l’aritmetica, il segno · tra due variabili si può omettere, così AB va inteso come pro-

dotto logico di A e B.

F1.6 Le proprietà del reticolo

L’insieme delle variabili binarie con gli operatori + e · , l’insieme dei sottoinsiemi di I

con gli operatori ∪ e ∩, e l’insieme delle proposizioni semplici con i connettivi AND

e OR sono tre esempi perfettamente simili, più precisamente isomorfi, di reticolo.

Si esaminano ora le proprietà degli operatori AND e OR sulle variabili binarie.

Proprietà commutativa

Le definizioni tabellari di AND e di OR, e la loro rappresentazione su mappe di Venn

come insiemi intersezione e unione, implicano che il risultato della AND e della OR non

dipende dall’ordine usato nel considerare le due variabili. Valgono perciò le relazioni:

a) A · B = B · A

b) A + B = B + A

[F1.6]

362

Modulo F • Circuiti logici combinatori

I

Proprietà associativa

A

OR e AND sono stati introdotti come operatori su due variabili, tuttavia dopo una

B

prima applicazione della AND il risultato può ancora essere posto in AND con una

C

terza variabile. Lo stesso vale per la OR.

A B C

La proprietà associativa afferma che il risultato finale non dipende dalla scelta delle

( A · B) · C = A · ( B · C)

prime due variabili su cui si opera:

I

a) ( A · B) · C = A · ( B · C)

b) ( A + B) + C = A + ( B + C)

[F1.7]

A

B

La figura F1.12 mostra una verifica della proprietà associativa mediante mappe di

Venn: il prodotto e la somma delle tre variabili corrispondono, comunque li si esegua,

C

A B C

all’intersezione e all’unione dei tre insiemi che li rappresentano.

Vista la validità della proprietà associativa, nel prodotto o nella somma di più va-

( A + B) + C = A + ( B + C)

riabili è possibile omettere le parentesi.

Figura F1.12

La figura mostra inoltre che il prodotto vale 1 solo quando tutte e tre i suoi fattori

Verifica su mappe di

valgono 1; e che la somma vale 1 se almeno uno dei suoi termini vale 1.

Venn della proprietà

La proprietà associativa si dimostra anche applicando il metodo di perfetta indu-

associativa.

zione che consiste nel verificare una proprietà, o un teorema, considerando tutti i possi-

Metodo di

bili casi. Questo metodo si adatta bene alla logica combinatoria, dove i casi da verificare

perfetta induzione

sono i risultati per ciascuna delle combinazioni di valori delle variabili di ingresso.

ESEMPIO

5

Si applichi il metodo di perfetta induzione per dimostrare la validità della proprietà associativa

della AND e della OR.

■ Si preparano innanzi tutto due tabelle organizzate come quelle di tabella F1.2 e tabella F1.3.

Ciascuna di esse ha tre colonne A, B, C per i valori delle variabili d’ingresso, due colonne per i prodotti/somme di A e B, e di B e C, due colonne per i risultati complessivi. Si noti l’ordine della

numerazione binaria da 0 a 7 con cui si sono inserite le combinazioni di valori delle tre variabili

d’ingresso. I valori inseriti nelle altre colonne derivano dall’applicazione riga per riga delle de-

finizioni di AND e di OR a due ingressi considerando, nel caso dei calcoli intermedi, i valori

delle variabili d’ingresso, A e B o B e C, e nel caso dei risultati complessivi i valori dei risultati intermedi e della terza variabile. Così alla quarta riga della tabella F1.2 A · B = 0 e C = 1 danno ( A · B) · C = 0; alla quinta riga della tabella F1.3 A = 1 e B + C = 0 danno A + ( B + C) = 1. Infine si osserva che in ciascuna tabella le colonne con i risultati complessivi contengono gli stessi valori.

A B C A· B ( A· B )· C

B· C

A·( B· C )

A B C A+ B ( A+ B )+ C B+ C A+( B+ C )

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

1

1

1

0

1

0

0

0

0

0

0

1

0

1

1

1

1

0

1

1

0

0

1

0

0

1

1

1

1

1

1

1

0

0

0

0

0

0

1

0

0

1

1

0

1

1

0

1

0

0

0

0

1

0

1

1

1

1

1

1

1

0

1

0

0

0

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Tabella F1.2

Tabella F1.3

Verifica della proprietà associativa della AND.

Verifica della proprietà associativa della OR.

La corrispondenza tra variabili binarie AND-OR e sottoinsiemi di I intersezione-

unione e le proprietà associativa e commutativa dei rispettivi operatori consentono di

AND e OR

estendere le definizioni di AND e OR al caso di un numero qualsiasi di variabili.

di più variabili

La AND di più variabili vale 1 quando e solo tutte le variabili assumono il valore 1; la fun-

zione OR di più variabili vale 1 se almeno una delle variabili lo vale.

F1 • Algebra di Boole e circuiti logici

363

Dispositivi AND e OR con due, tre, quattro, otto ingressi sono disponibili in circuiti

integrati della piccola scala di integrazione; a parte il numero di ingressi, i loro simboli

logici sono del tutto simili a quelli già noti per le porte con due soli ingressi.

Anche il concetto di abilitazione viene esteso al caso di porte con più ingressi. In

una AND a tre ingressi se ne possono utilizzare due come abilitatori; il terzo ingresso

ha la funzione di dato, e raggiunge l’uscita solo se entrambi gli abilitatori valgono 1.

Se invece si usa uno solo degli ingressi come abilitatore, in uscita si avrà o uno 0 fisso

(dispositivo disabilitato) oppure la AND degli altri due ingressi.

In una OR a tre ingressi, utilizzandone due come abilitatori, il segnale del terzo in-

gresso passa in uscita solo se entrambi gli abilitatori sono al livello 0, altrimenti l’u-

scita resta bloccata sul livello 1.

Il discorso si estende facilmente nel caso di un numero qualsiasi di ingressi.

AND e OR come riconoscitori di codice binario

Una AND con n ingressi può esser descritta come un dispositivo che riconosce il co-

dice binario di n bit tutti uguali a 1 segnalando con un 1 in uscita se questo fatto av-

viene. Ad esempio, se n = 3 si può dire che la AND con tre ingressi riconosce il codice

B B B = 111 .

2

1

0

b

Più in generale si può utilizzare la AND per riconoscere il codice di qualunque al-

tro numero binario con un numero ragionevole di bit non necessariamente fatto solo di

1: il trucco sta nel negare con una NOT quegli ingressi sui quali si prevede uno 0 del

codice da riconoscere. A questa funzione, che è detta di decodifica, si ricorre tutte le

volte che si deve segnalare il verificarsi di un particolare evento codificato in binario,

per esempio per attivare un particolare dispositivo. Essa può anche essere svolta se-

gnalando con uno 0 piuttosto che con un 1 il fatto che interessa; in questo caso si ri-

corre a una NAND, si dice che la decodifica è attiva al livello basso, e per sottolineare

questo fatto se ne indica la funzione d’uscita con un negatore.

Si utilizzi una AND con tre ingressi per ottenere un dispositivo che segnala con un 1 la presenza

ESEMPIO 6

in ingresso del codice 100.

■ Il circuito logico è rappresentato in figura F1.13 a . Detti B , B e B gli ingressi del dispo-2

1

0

sitivo che si vuole realizzare, si collegano B e B ciascuno sull’ingresso di una NOT e poi si

1

0

collegano le uscite delle NOT e B ciascuno su un ingresso della AND. In tal modo quando

2

B B B = 100, le uscite di ciascuna delle NOT valgono 1, la AND riceve in ingresso tre livelli

2 1 0

alti e risponde con un 1 in uscita.

In alternativa si può realizzare il circuito di figura F1.13 d dove l’uscita vale 1 solo se i tre

ingressi della NOR sono al livello 0 e ciò avviene solo se il codice immesso è 100.

Si realizzi un dispositivo che segnala con uno 0 la presenza in ingresso del codice 100 .

b

ESEMPIO 7

■ È sufficiente negare le uscite dei due circuiti proposti nell’esempio precedente. Si ottengono

gli schemi di figura F1.13 b, c.

B 2

B 2

Figura F1.13 a, b, c, d

1

2

1

1

2

12

1

2

2

12

B 1

B

Esempi di decodifica

13

1

13

y

y

74LS04

74LS11

74LS04

74LS10

del numero 100b.

3

4

1

2

B 0

B 0

74LS04

74LS04

a)

b)

3

2

1

2

B 2

B 2

1

1

CD4049

2

74LS04

2

8

y

13

y

B 1

CD4075

B 1

74LS27

B 0

c)

B 0

d)

364

Modulo F • Circuiti logici combinatori

Decoder di numeri binari

Con 4 AND, ciascuna di due ingressi B e B , e opportuni negatori si può realizzare un

1

0

dispositivo le cui quattro uscite segnalano con un 1 quale dei codici di due bit è pre-

sente in ingresso. È sufficiente infatti che le uscite corrispondano ordinatamente cia-

scuna a una diversa funzione di riconoscimento del codice binario di due bit:

y = B · B

y = B · B– , y = B– · B , y = B– · B–

3

1

0

2

1

0

1

1

0

0

1

0

Un dispositivo di questo tipo è detto decoder/demultiplexer da 2 bit in ingresso a

quattro linee d’uscita, o più brevemente: decoder da 2 a 4, dove 2 si riferisce ai bit del

codice in entrata e 4 al numero complessivo delle uscite. Sul termine demultiplexer si

tornerà più avanti.

In genere i decoder integrati sono attivi a livello basso, si realizzano perciò con

delle NAND e hanno anche almeno un ingresso di abilitazione. Quando il decoder non

è abilitato, tutte le sue uscite restano sul livello non attivo. La figura F1.14 mostra il

circuito logico (a) e il simbolo (b) di un decoder da 2 a 4 linee; la tabella F1.4 ne defi-

nisce le funzioni.

Un decoder da 3 a 8 decodifica numeri di tre bit attivando una sola delle sue 8 uscite

per volta.

Se le uscite di un decoder binario sono 2 n il codice binario in ingresso è di n bit.

Naturalmente un decoder può anche essere decadico nel senso che attiva una sola di 10

uscite; in questo caso ai suoi ingressi deve poter ricevere i codici dei numeri da 0 a 9,

e quindi deve comunque avere 4 ingressi di dato.

E

y 3

E– S–

S–

y–

y–

y–

y–

1

0

3

2

1

0

y

1

x

x

1

1

1

1

2

E

y 3

B 1

y 2

0

0

0

1

1

1

0

B 0

B

y 1

y

1

0

1

0

1

0

0

1

1

B 0

y 0

0

1

0

1

0

1

1

b)

0

1

1

0

1

1

1

y 0

Figura F1.14

Tabella F1.4

a)

Decoder da 2 a 4 linee.

Tabella di decoder da 2 a 4 linee.

La proprietà di idempotenza

a) A · A = A

b) A + A = A

[F1.8]

Questa proprietà è implicita nelle definizioni e nelle rappresentazioni già date per

A

le variabili binarie e per gli operatori AND e OR: si pensi alla rappresentazione su

A

a)

mappe di Venn della AND o della OR di una variabile A con una variabile B che istante

per istante coincida con A.

Dal punto di vista delle porte logiche,

A

A · A o A + A equivalgono a collegare insieme

tutti gli ingressi della porta (figura F1.15) rendendoli perciò tutti uguali alla variabile A.

A

b)

La proprietà di assorbimento

Figura F1.15

a) A · A = A

Questa proprietà fornisce uno strumento di semplificazione nelle espressioni logiche:

b) A + A = A

a) A · ( A + B) = A

b) A + A · B = A

[F1.9]

Una frase come “Possono votare i cittadini maggiorenni oppure i cittadini maschi e

maggiorenni” contiene una parte che è superflua: se con A si indica l’insieme dei citta-

dini maggiorenni e con B quello dei cittadini maschi, l’insieme dei cittadini maschi e

F1 • Algebra di Boole e circuiti logici

365

maggiorenni ( A · B) è contenuto in quello più ampio dei cittadini maggiorenni, dunque

( A B)

I

è inutile specificarlo nella frase.

A

La rappresentazione su mappe di Venn (figura F1.16) mostra facilmente la parte

superflua delle due frasi. Altrettanto semplice è la dimostrazione per perfetta indu-

B

zione, cioè mediante tabelle della verità.

A

( A B)

Il principio di dualità

La tabella F1.5 riporta le proprietà e le leggi del reticolo delle variabili binarie con gli

( A B)

I

operatori AND e OR. Si è visto che ciascuna di esse consiste in due relazioni diverse

A

ma simili nella forma. Si osserva dalla tabella che, per ciascuna delle proprietà del re-

B

ticolo, presa una delle due relazioni e sostituendo ogni segno · con un + e ogni segno +

con un · si ottiene l’altra. Come mostra la tabella, questa regola funziona ancora nel

A

( A B)

caso delle leggi di identità, di annullamento e dei complementi a patto che gli 1 e 0

della relazione di partenza vengano sostituiti rispettivamente da 0 e da 1. Tutto ciò si

Figura F1.16

riassume dicendo che le proprietà e le leggi del reticolo sono duali.

Verifica su mappe

di Venn della

In generale da ogni espressione valida con variabili binarie, AND e OR, se ne può

idempotenza.

scrivere una duale altrettanto valida sostituendo il + con il · e gli 1 con gli 0 e viceversa.

È questo il principio di dualità che si può riformulare nel seguente modo: se me-

diante le leggi del reticolo si dimostra una nuova proprietà espressa come relazione tra

Principio

espressioni con variabili e operatori + e · , allora anche la forma duale della relazione è

di dualità

vera (e perciò non è necessario dimostrarla).

Leggi/Proprietà

Relazione a

Relazione b

Associativa

A + ( B + C ) = A + ( B + C )

A · ( B · C ) = A · ( B · C )

Commutativa

A + B = B + A

A · B = B · A

Idempotenza

A + A = A

A · A = A

Assorbimento

A + ( A · B) = A

A · ( A + B) = A

Tabella F1.5

Dualità delle

Identità

A + 0 = A

A · 1 = A

proprietà del reti-

Annullamento

A + 1 = 1

A · 0 = 0

colo delle variabili

Complementi

A + A– = 1

A · A– = 0

binarie.

Dalle espressioni a sinistra della freccia si ricavino per dualità quelle a destra:

ESEMPIO 8

–––

A · 0 = 1 → A + 1 = 0;

A · B + 1 = 1 → ( A + B) · 0 = 0;

A ⋅ B ⋅ C = A + B + C → A + B + C = A ⋅ B ⋅ C

Il principio di dualità si applica anche al caso di definizioni o verifiche mediante ta-

belle. Se y = f ( A, B) è una funzione definita mediante tabella della verità, seguendo la regola di sostituzione di 1 con 0 e 0 con 1 e riordinando la tabella si ricava la funzione

duale y = f ( A, B) di y.

d

d

Dalla tabella della verità della funzione AND si ricavi la funzione duale.

ESEMPIO 9

■ Il procedimento è in parte riportato in tabella F1.6: la

A

B A· B

A

B A+ B

tabella della AND è stata complementata in ogni sua cella;

si è così ottenuta la seconda tabella nella quale è ricono-

0

0

0

1

1

1

scibile la funzione OR.

0

1

0

1

0

1

La frase che definisce la AND: “A · B vale 1 solo se

Tabella F1.6

1

0

0

0

1

1

entrambe le variabili valgono 1” diviene: “A + B vale 0

Dualità della AND e

solo se entrambe le variabili valgono 0”.

1

1

1

0

0

0

della OR.

366

Modulo F • Circuiti logici combinatori

F1.7 L’algebra di Boole delle variabili binarie

Si è precedentemente detto che l’insieme delle variabili binarie con gli operatori AND

e OR ha la struttura di un reticolo complementato. Inoltre, come si vedrà qui di seguito,

in esso vale la proprietà distributiva tra gli operatori AND e OR. Si dice allora che esso

è un reticolo complementato e distributivo o, più concisamente e in omaggio a George

Boole, che esso è un’algebra di Boole.

Proprietà distributiva

Il prodotto logico per una somma si può eseguire distribuendolo su ciascuno degli ad-

dendi e poi eseguendo la somma logica dei risultati parziali.

La somma logica per un prodotto di operandi si può eseguire distribuendola su cia-

scuno dei fattori e eseguendo il prodotto dei risultati parziali.

a) A · ( B + C) = A · B + A · C

b) A + ( B · C) = ( A + B) · ( A + C)

[F1.10]

La prima relazione è del tutto simile a quella ben nota dell’aritmetica; la seconda re-

lazione è duale della prima, ma non ne ha una simile nell’aritmetica.

La tabella F1.7 dimostra la validità della seconda relazione: prima si sono ricavate

le funzioni parziali B · C, A + B e A + C, poi i valori assunti dal primo e dal secondo

membro della relazione A + ( B · C) = ( A + B) · ( A + C). Le due colonne evidenziate in

grigio, che ne contengono i valori, risultano identiche.

Per il principio di dualità anche l’altra espressione della proprietà distributiva resta

dimostrata. In alternativa a questa dimostrazione si può ricorrere alle mappe di Venn

individuando i due insiemi corrispondenti ai termini dell’equazione e verificandone la

coincidenza.

A B C B· C A+( B· C ) A+ B

A+ C ( A+ B )·( A+ C )

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

1

0

0

0

1

0

0

0

1

1

1

1

1

1

1

1

0

0

0

1

1

1

1

Tabella F1.7

1

0

1

0

1

1

1

1

Verifica della

1

1

0

0

1

1

1

1

proprietà

1

1

1

1

1

1

1

1

distributiva.

F1.8 Teoremi dell’algebra di Boole

Nelle dimostrazioni che seguono si ricorrerà a passaggi algebrici; sono altrettanto va-

lidi metodi grafici (Venn) o il ricorso alla perfetta induzione.

Per il principiò di dualità sarà sempre sufficiente dimostrare una delle due relazioni duali.

Legge di unificazione o di adiacenza

a) A · B + A · B– = A

b) ( A + B) · ( A + B–) = A

[F1.11]

Dimostrazione: A · B + A · B– = A · ( B + B–) = A · 1 = A

Nei passaggi si sono applicate nell’ordine: la proprietà distributiva, la legge dei

complementi e la legge di identità. Per il principio di dualità anche la seconda forma

resta dimostrata.

F1 • Algebra di Boole e circuiti logici

367

Secondo teorema di assorbimento

a) A + A– · B = A + B

b) A · ( A– + B) = A · B

[F1.12]

Dimostrazione: A + A– · B = ( A + A–) · ( A + B) = 1 · ( A + B) = A + B

Si sono applicate nell’ordine: la proprietà distributiva della somma rispetto al pro-

dotto, la legge dei complementi e quella di identità.

Teorema del consenso

a) AB + BC + A–C = AB + A–C

b) ( A + B)( B + C)( A– + C) = ( A + B)( A– + C) [F1.13]

Dimostrazione:

AB + BC + A–C = AB + ( A + A–) BC + A–C = ( AB + ABC) + ( A–BC + A–C) =

= AB(1 + C) + A–C( B + 1) = AB + A–C

Nel primo passaggio si è moltiplicato BC per ( A + A–); poi si sono applicate la pro-

prietà distributiva, la associativa, ancora la proprietà distributiva, la legge di identità e

infine le leggi di annullamento.

Augustus De

Morgan,

Teorema di De Morgan

matematico,

(India, 1806 –

a) A · B

––– = A– + B–

b) A + B = A– · B–

[F1.14]

Inghilterra, 1871)

Il complemento del prodotto logico di due variabili è uguale alla somma logica dei

loro complementi, e il complemento della somma logica è uguale al prodotto logico dei

complementi. Come al solito le due espressioni sono una la duale dell’altra.

Dimostrazione: Si è visto che due variabili binarie sono una il complemento dell’altra

se il loro prodotto vale sempre 0 e la loro somma sempre 1.

Dunque ( A– + B–) e ( A · B) sono una la negazione dell’altra, come il teorema afferma,

se la loro somma fa 1 e il loro prodotto fa 0.

In effetti:

1) ( A– + B–) + A · B = (( A– + B–) + A ) · (( A– + B–) + B ) = ( A– + B– + A) · ( A– + B– + B) =

= (1 + B–)(1 + A–) = 1

2) AB · ( A– + B–) = ABA– + ABB– = 0 + 0 = 0

Nella prima riga si sono applicate nell’ordine la proprietà distributiva della somma

rispetto al prodotto, la proprietà associativa, le leggi dei complementi e di annulla-

mento. Nella seconda riga: la proprietà distributiva e la legge dei complementi.

Con ciò il teorema è dimostrato.

La figura F1.17 mostra l’applicazione del teorema di De Morgan alle porte logi-

che: l’equivalente di una porta NAND è una OR con gli ingressi negati, e l’equivalente

di una porta NOR è una AND con gli ingressi negati. Dal punto di vista grafico e mne-

monico, nel passaggio da un circuito al suo equivalente il negatore si trasferisce dal-

l’uscita agli ingressi della porta logica distribuendosi su ciascuno di essi e questa si tra-

sforma da AND in OR, o da OR in AND.

A

A

B

AB

B

A

B

Figura F1.17

Il teorema

A

di De Morgan

B

B

A

B

A · B

applicato alle porte

AND e OR.

368

Modulo F • Circuiti logici combinatori

Se poi si aggiunge una NOT sulle uscite di ciascuno dei circuiti di figura F1.17 si

ottiene anche il seguente risultato (figura F1.18): la AND di A e B si può realizzare uti-

lizzando una NOR con ingressi negati; la OR di A e B si può realizzare mediante una

NAND con ingressi negati.

Ciò del resto discende dalla proprietà della doppia negazione e dall’applicazione

–––

del teorema di De Morgan ad A · B e :

A + B

A · B = A ⋅ B = (

A + B

A + B) = A + B = A ⋅ B

[F1.15]

D’altra parte si è visto che con le NAND o con le NOR è possibile realizzare le

NOT. Dunque con le sole porte NAND si possono realizzare le NOT, le AND, le OR e

le NOR; con le sole porte NOR si possono realizzare le NOT, le OR, le AND, le

NAND e NOR

NAND. In pratica, a quanto pare (e come è effettivamente), le NAND da sole o le NOR

come porte

logiche universali

da sole bastano a comporre ogni frase contenente proposizioni semplici; le omonime

porte logiche bastano da sole a realizzare ogni tipo di circuito logico. Per questo mo-

tivo le porte NAND e le NOR sono dette universali.

A

A

B

AB

B

A

B

A

B

A

B

B

A · B

Figura F1.18

Realizzazione di AND mediante NOR e di OR mediante NAND.

Applicare il teorema di De Morgan all’espressione AB(C + D) ⋅1.

ESEMPIO 10

■

–

–

–

–

–

AB C

(

+ D)⋅1 = AB + ( C + D ) + 1 = A + B + C · D + 0

Dal confronto dell’espressione data e di quella finale si nota il seguente meccanismo: il ne-

gatore si è spezzato distribuendosi su ciascuna variabile e su ciascuna costante, i · sono stati so-

stituiti da + e i + da · ; in particolare l’effetto della negazione sulle costanti è quello di cambiare

gli 0 con 1 e gli 1 con 0.

Il circuito di figura F1.19 esegue il confronto tra i suoi ingressi considerati come numeri binari

ESEMPIO 11

di un solo bit e segnala con uno 0 alle sue uscite quale di tre eventi, A > B , A = B , o A < B è in corso.

Ricavare 1) la tabella della verità del circuito, 2) le espressioni algebriche di y , y e y , 3) ap-1

2

3

plicare il teorema di De Morgan alle espressioni di y , y e y e, se possibile, semplificarle.

1

2

3

Figura F1.19

5

Comparatore di

6

y 1

due bit.

4

9

A

1

3

8

74LS00

y 2

B

2

10

12

11

y 3

13

F1 • Algebra di Boole e circuiti logici

369

■ 1) Si predispone una tabella della verità con i due ingressi e le uscite delle porte

A B AB

–– y y y

NAND, poi, per ciascuna combinazione degli ingressi A e B e seguendo sul circuito i se-

1

3

2

gnali, si calcolano prima l’uscita della prima NAND, poi nell’ordine y , y , y . Nel fare ciò

0

0

1

1

1

0

1

3

2

aiuta ricordare che la funzione NAND vale 0 solo se entrambi i suoi ingressi valgono 1.

0

1

1

1

0

1

Si ottiene così la tabella F1.8.

La tabella mostra che le tre funzioni indicano con uno zero l’esito del confronto tra i

1

0

1

0

1

1

due bit A e B: y = 0 indica che A > B; y = 0 che A < B; y = 0 che A = B.

1

1

0

1

1

0

1

3

2

––

2) L’uscita della prima NAND è uguale ad AB; questa è anche un ingresso per la seconda e la

Tabella F1.8

terza NAND le cui uscite sono perciò:

Funzioni dei circuiti

y =

⋅

F1.19.

1

AB A

e y =

⋅

3

AB B

Queste a loro volta sono ingressi per la quarta NAND la cui uscita vale perciò:

y = ⋅ =

⋅ ⋅

⋅

2

y 1 y 3 AB A AB B

––

––

3) y = AB · A = ( A– + B–) · A = AB– ; y = AB · B = ( A– + B–) · B = A– B; 1

3

––

––

––

y = AB ⋅ A ⋅ AB ⋅ B = AB · A + AB · B = AB · ( A + B) = ( A– + B–) · ( A+ B) = A–B + AB–.

2

Nel calcolo di y si sono applicate nell’ordine anche la proprietà della doppia negazione, la

2

distributiva, e la legge dei complementi.

Si potrebbe compilare la tabella della verità delle funzioni ora ricavate; la sua coincidenza

con la tabella costruita sulla base del circuito logico confermerebbe la correttezza dei risultati.

Generalizzazioni del teorema di De Morgan

Il teorema di de Morgan si applica anche al caso di NAND e NOR con più ingressi. Per

verificarlo è sufficiente considerare il caso di una NAND con tre ingressi, suddividere

il prodotto mediante la proprietà associativa e applicare il teorema a ciascuna delle due

parti.

ABC = ( AB) C = ( AB) + C– = ( A– + B–) + C– = A– + B– + C–

[F1.16]

Più in generale il teorema si può applicare ordinatamente a qualsiasi espressione

booleana:

sia E( A, B, C, ..., 0, 1, +, ·) un’espressione booleana in cui compaiono le variabili A, B, C, ... , le costanti 0 e 1, e i segni + e ·, dal teorema di De Morgan discende che:

E( A, B, C, ..., ,

0 ,

1 +, )

⋅ = E( A–, B–, C–, ...,1, 0, ·, +)

[F1.17]

Teorema di espansione di Shannon o dello sviluppo di funzioni booleane

Claude Elwood

Siano f( A) una funzione booleana della variabile A, f(0) il valore di f( A) quando A = 0

Shannon,

e f(1) il valore di f( A) quando A = 1, allora valgono le seguenti relazioni:

matematico (USA,

1916 – USA, 2002)

a) f( A) = A · f(1) + A– · f(0)

b) f( A) = ( A + f(0)) · ( A– + f(1))

[F1.18]

La prima delle equazioni afferma che il valore della funzione f( A) è f(0) se A = 0 op-

pure f(1) se A = 1. La seconda equazione è la duale della prima, e in questo caso af-

ferma esattamente la stessa cosa.

La dimostrazione per completa induzione è immediata: se è A = 1, sostituendolo

nella prima relazione si ottiene l’identità f(1) = f(1); se invece è A = 0 si ottiene

f(0) = f(0).

Anche la seconda relazione si può verificare per perfetta induzione ma, data la dua-

lità, ciò non è necessario.

370

Modulo F • Circuiti logici combinatori

Si verifichi su un circuito logico la forma a) del teorema di Shannon per tutte le possibili fun-

ESEMPIO 12

zioni della sola variabile A .

■ La figura F1.20 riporta la schema del circuito richiesto. Si può osservare che in essa A fun-

ziona da abilitatore di una o l’altra delle due porte AND, consentendo il passaggio di f (1)

quando A = 1, e di f (0) quando A = 0. In queste condizioni uno degli ingressi della porta OR vale comunque 0 e lascia passare il segnale abilitato. In altre parole l’ingresso A sceglie quale dei due

segnali d o d deve giungere in uscita.

1

2

1

6

A f0 f1 f2 f3

d

1

1 = f(1)

5 74LS08

0

0

0

1

1

f(0)

1

2

1

0

1

0

1

f(1)

3

A

74LS04

Tabella F1.9

2

1

y = f( A)

74LS32

Tutte le funzioni

1

di una sola variabile.

d

3

0 = f(0)

2

2 74LS08

Figura F1.20

Le funzioni di una sola variabile sono in tutto 4, e sono riportate in tabella F1.9. Si può no-

Esempio 12.

tare che queste funzioni sono definite da una tabella di due righe. Se si considera ciascuna co-

lonna che definisce una funzione come un numero binario si vede che in questo caso si possono

esprimere solo i numeri che vanno da 0 a 3.

Nel caso della funzione f la verifica consiste nell’imporre sull’ingresso d il valore f(0) = 1, 2

0

e sull’ingresso d il valore f(1) = 0. I valori sulle uscite delle porte logiche nei due casi A = 0 e 1

A = 1 si possono prevedere considerando che con A = 0 l’uscita della prima AND vale 0, quella

della seconda vale f(0) = 1, quindi y = f(0) = 1; e con A = 1 la prima AND dà f(1) = 0, la seconda dà 0, quindi y = f(1) = 0.

Il teorema fu a suo tempo enunciato dal matematico George Boole, che cercava

un’analogia tra la scomposizione di funzioni logiche e lo sviluppo in serie di funzioni

matematiche. Il suo significato è più ampio di quanto possa apparire in prima lettura.

Esso si applica infatti a qualunque funzione booleana f( x, A) di più variabili (x sta per

tutte le altre variabili) e in questo caso f( x, 1) e f( x, 0) sono le funzioni ottenute da f( x, A) considerando i casi in cui A è presa come costante con valore 1 oppure con valore 0.

Nella tabella F1.10 è definita la funzione f(A, B) ; accanto sono state riportate le funzioni

ESEMPIO 13

f(0, B) e f(1, B) ottenute dalla tabella completa della funzione prendendo le righe con A = co-

–

stante; esse sono due funzioni di B , e in questo caso valgono rispettivamente B e B .

f(1, B)

4

A B f(A,B) f(0,B) f(1,B)

A · f(1, B)

6

0 0

1

1

–

A

5 74LS08

0 1

0

0

–

1

2

3

1 0

0

–

0

74LS04

1

1 1

1

–

1

f( A, B)

2

74LS32

1

Tabella F1.10

3

Funzioni parziali di una funzione

74LS04

2

f

f(0, B)

A · f(0, B)

( A, B).

74LS08

3

4

Figura F1.21

B

Esempio 13.

■ Applicando la forma a) del teorema di Shannon si ottiene pertanto:

–

– –

f( A, B) = A · f(1, B) + A · f(0, B) = A · B + A · B

La funzione si può dunque realizzare mediante il circuito logico di figura F1.21 .





F1 • Algebra di Boole e circuiti logici

371

Esercizi di verifica

Esercizio 1

Su mappa di Venn rappresentare A B

⋅ .

Esercizio 2

citazioni

Su mappa di Venn rappresentare A + B .

Eser

Esercizio 3

Utilizzare uno dei due ingressi di una AND come abilitatore attivo a livello basso.

Esercizio 4

Utilizzare uno dei tre ingressi di una OR come abilitatore. Costruire la tabella della verità sintetica del dispositivo e dire se in questo caso l’abilitatore è attivo (cioè lascia che gli altri segnali abbiano effetto) quando si trova al livello basso o al livello alto.

Esercizio 5

Dei tre ingressi di una AND utilizzarne due come abilitatori, uno attivo a livello basso e uno attivo a livello alto.

Produrre lo schema logico.

Esercizio 6

Costruire la risposta di una AND quando ai due ingressi sono applicati i segnali di figura F1.22.

Figura F1.22

A

Segnali

d’ingresso

per la AND

B

dell’esercizio 6.

Esercizio 7

Lo stesso segnale rettangolare viene inviato ai due ingressi di un circuito. Il primo va direttamente sull’ingresso A di una AND, l’altro porta al secondo ingresso, B , della medesima AND ma attraverso tre porte NOT in cascata.

Costruire la risposta della AND.

Esercizio 8

Il ritardo di propagazione del segnale attraverso un tipo di porte NOT vale 10 ns. Proporre un circuito che sfrut-

tando l’alea statica fornisca impulsi positivi della durata di 50 ns; costruire la risposta y del circuito quando l’ingresso è un’onda quadra di periodo 200 ns (figura F1.23).

Figura F1.23

Diagrammi per

A

l’esercizio 8.

B

y

0

50

100

200

250

s





372

Modulo F • Circuiti logici combinatori

Esercizio 9

Utilizzare tre AND dell’integrato 7408 per ottenere una AND con 4 ingressi.

Esercizio 10

L’integrato 74LS09 contiene 4 AND open collector a due ingressi. Realizzare con esso una AND a 8 ingressi e di-

citazioni mensionare la resistenza di pull-up in modo che sia possibile pilotare due ingressi di TTL-LS.

[Risultato: 666 Ω < R < 1,97 kΩ]

Eser Esercizio 11

Utilizzare le due NAND con 4 ingressi dell’integrato 7420 e le porte NOT che si ritengono necessarie per realiz-

zare la decodifica dei codici binari di 11 e 14 .

d

d

Esercizio 12

Utilizzare 3 integrati 7412, contenenti ciascuno 3 NAND con tre ingressi, per realizzare un decoder da 2 a 4 con

abilitatore attivo a livello basso.

Esercizio 13

Compilare la tabella e produrre lo schema funzionale di un decoder da 3 a 8.

Esercizio 14

Realizzare una decodifica per numeri di 6 bit che riconosca il numero 47d.

Esercizio 15

Proporre un circuito che segnala con 1 logico sulla sua unica uscita la presenza ai suoi ingressi di un 24 o di un 22.

Esercizio 16

Un decoder con abilitatore deve riconoscere i codici dei numeri naturali da 0 a 31. Dire quante porte logiche

sono necessarie e quanti ingressi deve avere ciascuna di esse. Proporre uno schema parziale del circuito logico

con le ultime 4 decodifiche.

Esercizio 17

Proporre lo schema logico di un decoder da 3 a 8 con abilitatore e uscite attivi al livello alto; scrivere le espressioni algebriche per ciascuna delle uscite.

Esercizio 18

Proporre lo schema logico di un decoder da 3 a 8 con abilitatore e uscite attivi al livello basso; scrivere le espressioni algebriche per ciascuna delle uscite.

Esercizio 19

Disegnare il circuito logico di un decoder da 3 a 8 con due abilitatori di cui uno attivo al livello basso.

Esercizio 20

Scrivere le leggi del reticolo per l’insieme delle variabili binarie.





F1 • Algebra di Boole e circuiti logici

373

Esercizio 21

– –

Scrivere la duale dell’espressione A · B + 1 · ( A · B + 0).

Esercizio 22

–

–

Semplificare l’espressione AB · C + A · BC + ABC + AB · C.

[Risultato: C + AB]

citazioni

Esercizio 23

Semplificare e dire quale regola si è applicata:

–

–

a) A + BC ; b) A +AB; c) A + AB; d) A + AB.

Eser

Esercizio 24

Semplificare e dire quale regola si è applicata:

–

–

–

a) AB + AB; b) AB + AB; c) AB + BC + 1; d) B + ABC.

Esercizio 25

Semplificare e dire quale regola si è applicata:

–

–

a) AB + BCD + ACD;

b) ( A + B)( A + B + C);

–

– –

–

–

–

c) ( A + B + C) · C + A;

d) A( B + C) + ( B + C) D + AD.

–

–

–

–

–

[Risultato: a) AB + ACD; b) A + BC; c) A + C; d) AC + AD + AB]

Esercizio 26

Dimostrare per perfetta induzione la proprietà distributiva del prodotto rispetto alla somma.

Esercizio 27

Applicare il teorema di De Morgan alle seguenti espressioni ed eventualmente semplificare:

a) A + B + C ; b) A ⋅ B + C ; c) AB + BC + AC ; d) ( A + B) ⋅ ( B + C) ⋅ ( A + C) .

–

–

[Risultato: c) A + B + C; d) 1]

Esercizio 28

Del circuito di figura F1.24: a) applicando il teorema di De Morgan, ricavare le espressioni algebriche sempli-ficate delle funzioni y1 , y2 , y3 ; b) ricavare le loro tabelle della verità; c) dire sinteticamente quale funzione aritmetica svolge.

–

8

[Risultati: y = AB

1 – –

10

y 1

y = A · B + A · B

2

–

9

y = AB]

3

6

11

A

4

13

74LS02

y 2

B

5

12

Figura F1.24

3

1

Circuito logico

y 3

dell’esercizio 28.

2

Esercizio 29

A B f(A,B) f(0,B) f(1,B)

Tabella F1.11

Funzione dell’esercizio 29.

Applicare il teorema di Shannon alla funzione

0 0

0

di tabella F1.11 rispetto alla variabile A.

0 1

1

1 0

1

1 1

0





374

Modulo F • Circuiti logici combinatori

Esercizio 30

a) Applicare alla funzione di tabella F1.12 il teorema di Shannon rispetto alla variabile A .

b) Ripetere l’esercizio applicandolo alla variabile B .

A B C f() f(0, B, C)

f(1, B, C)

f( A, 0, C)

f( A, 1, C)

Tabella F1.12

Esercizio 30.

0 0 0

0

citazioni

0 0 1

1

0 1 0

1

0 1 1

0

Eser

1 0 0

1

1 0 1

0

1 1 0

0

1 1 1

1

Test di verifica

Quesiti a risposta aperta

1. Dire in che modo alle variabili binarie corrispondono sottoinsiemi nelle mappe di Venn.

2. Spiegare perché la rappresentazione di due variabili indipendenti su mappa di Venn deve prevedere che i due

insiemi a esse corrispondenti abbiano una parte in comune.

3. Definire con una frase del tipo “se B vale 1 allora ….. ma se vale 0 allora .....” la relazione tra due variabili A e B nel caso in cui i due insiemi rappresentativi di A e B non abbiano punti in comune e non siano uno il complemento dell’altro.

4. Definire la relazione tra due variabili A e B nel caso che l’insieme rappresentativo di B sia contenuto in quello di A, ma non coincida con esso.

5. Il prodotto di due variabili A e B fa sempre 0. Rappresentare su mappa di Venn A e B, e spiegare perché questa condizione non basta per dire che A e B sono una il complemento dell’altra.

6. La somma di due variabili A e B fa sempre 1. Spiegare perché ciò non basta per affermare che esse sono una il complemento dell’altra.

7. Spiegare cosa può significare la relazione A > B nel caso di due variabili binarie.

8. Dire in che modo si possono utilizzare NAND e NOR per ottenere NOT.

9. Spiegare il concetto di alea statica.

10. Dire che cos’è in matematica un reticolo.

11. Enunciare le proprietà caratteristiche di un reticolo.

12. Spiegare il principio di dualità.

13. Scrivere le due espressioni della proprietà distributiva degli operatori AND e OR.

14. Verificare mediante tabella la proprietà distributiva della OR rispetto alla AND.

15. Mediante mappe di Venn verificare la proprietà distributiva della somma rispetto al prodotto.

16. Dimostrare la legge di adiacenza utilizzando la forma b).

17. Dimostrare il secondo teorema di assorbimento nella sua forma b).

18. Dimostrare il teorema del consenso nella sua forma b).

19. Dimostrare il teorema di De Morgan nella sua forma b).

20. Spiegare perché si può ottenere una AND da una NOR negandone gli ingressi.

21. Spiegare come si può ottenere una OR utilizzando solo porte NAND.

22. Spiegare il teorema di Shannon dello sviluppo di funzioni applicandolo al caso di una funzione di due variabili.





F1 • Algebra di Boole e circuiti logici

375

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Su una mappa di Venn due variabili binarie indipendenti A e B sono rappresentate da: a due insiemi del tutto separati.

b due insiemi A e B di cui uno contiene l’altro.

c due insiemi con qualche punto comune più piccoli dell’insieme universo.

citazioni

d due insiemi con tanti punti in comune e tali da riempire, insieme, tutto l’insieme universo.

2. Su una mappa di Venn due insiemi che corrispondono alla variabile A e alla sua negazione:

Eser

a non hanno punti in comune e la loro unione non copre l’insieme universo.

b condividono solo i punti di confine e la loro intersezione è un insieme praticamente vuoto.

c uniti fanno l’insieme universo ma singolarmente danno l’insieme vuoto.

d uniti coprono l’insieme universo mentre la loro intersezione è un insieme vuoto.

3. Su una mappa di Venn il massimo limite inferiore di due insiemi A e B che non hanno punti in comune: a è l’insieme vuoto.

b è l’insieme universo meno A e B.

c è l’unione di A e B.

d è l’insieme universo.

4. Il minimo limite superiore di due insiemi A e B con B che contiene A: a è A.

b è B.

c è l’insieme intersezione di A e B.

d è l’insieme vuoto.

5. Le mappe di Venn sono utili per:

a dimostrare la proprietà distributiva dell’unione e dell’intersezione.

b la dimostrazione di semplici proprietà degli operatori aritmetici.

c dimostrare che i sottoinsiemi di I rappresentano le variabili binarie.

d dimostrare alcune semplici proprietà degli operatori · e + nell’insieme delle variabili binarie.

6. Gli operatori AND e OR:

a rappresentano il massimo limite inferiore e il minimo limite superiore di due variabili binarie.

b sono operatori universali.

c possiedono tutte le proprietà del reticolo e la proprietà distributiva.

d sono sufficienti a comporre ogni tipo di frase fatta con proposizioni semplici.

7. LÕalgebra di Boole:

a è un insieme di regole che valgono per le operazioni AND e OR.

b è un insieme complementato e distributivo.

c si basa sulle operazioni binarie.

d è un reticolo complementato e distributivo.





376

Modulo F • Circuiti logici combinatori

8. La legge dei complementi afferma che:

a A e NOT ( A) sono una il complemento dell’altra.

b A + A– = 0.

c A– + 0 = 1.

d A + A– = 1 e A · A– = 0.

citazioni 9. La legge di annullamento dice che:

a A · I = 0 e A + I = 1.

Eser

b A · 1 = A e A · 0 = 0.

c A + 1 = 1 e A · 0 = 0.

d A + 0 = A e A · 1 = A.

10. La proprietà di assorbimento dice che:

a B · ( A + B) = B e B + A · B = B.

b A · ( A + B) = A e A + A · B– = A.

c AB + A B– = A e ( A + B) · ( A + B–) = A.

d A · AB = AB e A + ( A + B) = A + B.

11. È corretto dire che sono duali una dell’altra:

a la OR e la NOR.

b la funzione NOR e la NAND.

c la AND e la NOR.

d la AND e la NOR con ingressi negati.

12. Il concetto di abilitazione discende:

a dalle leggi di assorbimento e di idempotenza.

b dalle proprietà della AND e della OR.

c dalla proprietà associativa.

d dalle leggi di identità e di annullamento.

13. Il teorema di De Morgan afferma che:

a A– · B– = e

A + B

A– + B– = AB

––.

b

A + B = A ⋅ B

e

AB = A + B .

c

A ⋅ B = A– + B–

e

A– + B– = AB

––.

d

A + B = A– · B–

e

A– · B– = .

A + B

14. Per il teorema di scomposizione funzionale:

a f( A, B) = B– · f(0, B) + B · f(1, B).

b f( A, B) = A– · f(0, B) + B · f(1, B).

c f( A, B) = ( A– + f(1, B)) · ( A + f(0, B)).

d f( A, B) = A– + f(1, B) + A + f(0, B).





377

Sviluppo e realizzazione

di funzioni booleane F2

Una funzione booleana è definita dalla sua tabella della verità o, ciò che è lo stesso, dai suoi

uno, oppure dai suoi zero; ciascuno dei suoi uno si manifesta al verificarsi di una particolare

combinazione di valori delle variabili di ingresso; la funzione cioè vale 1 se una o l’altra di que-

ste combinazioni si realizzano, altrimenti vale zero. Perciò, data una funzione booleana, deve es-

sere possibile scrivere un’espressione algebrica fatta di OR, AND e NOT delle variabili che ri-

specchia la tabella della funzione. La traduzione in circuito logico di questa espressione è poi

cosa relativamente semplice.

F2.1 Tutte le funzioni di n variabili

Funzioni di 2 variabili

Ogni funzione di due variabili ha una tabella della verità di quattro righe oltre all’in-

testazione; una riga per ciascuna combinazione di valori delle sue variabili. Se si

guarda alla colonna che definisce la funzione come a un numero di quattro bit con le

cifre più significative più in alto, si comprende che a ogni funzione si può associare un

numero di quattro bit. Le funzioni di due variabili che si possono definire sono perciò

Tabella F2.1

Tutte le funzioni

in tutto 16 e si possono indicare con f .. f

0

F. Esse sono tutte riportate in tabella F2.1. La

di due variabili.

tabella riporta anche il nome o l’espressione algebrica di ciascuna funzione.

A B

f

f

f

f

f

f

f

f

f

f

f

0

1

2

3

4

5

6

7

8

9

A

fB

fC

fD

fE

fF

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

1

0

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

AND

AB–

A

A–B

B

XOR

OR

NOR XNOR

B–

A + B–

A–

A– + B NAND

1

Operatori XOR e XNOR

In particolare si notino la funzione f , la XOR, acronimo di eXclusive OR, cioè una OR

6

salvo il fatto che non vale 1 se i due ingressi coincidono, e perciò detta anche anticoin-

cidenza, e la funzione f , la XNOR, eXclusive NOR, che è esattamente una XOR ne-

9

gata, ed è come una NOR salvo il fatto che vale 1 anche se entrambi gli ingressi val-

gono 1. Anche la XOR e la XNOR si possono considerare come operatori e in tal caso

si rappresentano con i simboli + e · , così si può scrivere y = XOR( A, B) = A + B e y– = XNOR ( A, B) = A · B. Poiché queste funzioni sono utilizzate abbastanza di frequente, a ciascuna di esse è stato assegnato un simbolo grafico; sono disponibili circuiti

integrati che le realizzano.

La figura F2.1 riporta le tabelle della verità e i simboli grafici della XOR e della

XNOR.

378

Modulo F • Circuiti logici combinatori

Figura F2.1

A

A B A B

+

A

· B

Tabella e simboli

B

C

di XOR e XNOR.

0 0

0

1

XOR

0 1

1

0

1 0

1

0

A

B

C

1 1

0

1

XNOR

XOR XNOR

Si può ora riconoscere che le tabelle della verità della funzione y dell’esempio 12

2

e della funzione f( A, B) dell’esempio 14 nel precedente capitolo sono esattamente

quella della XOR e quella della XNOR, dunque per queste due funzioni valgono le

espressioni algebriche allora ricavate:

XOR( A, B) = A + B = A

ÐB + ABÐ

[F2.1]

XNOR( A, B) = A · B = A á B + A

Ð áBÐ

[F2.2]

Una delle applicazioni della XOR consiste nell’utilizzare un suo ingresso per deci-

XOR e XNOR

dere se negare o no il segnale che arriva sull’altro. Si nota infatti dalla tabella della verità

come negatori

che, preso A come controllore, se A = 0 l’uscita è uguale a B; se invece A = 1 l’uscita vale o ripetitori

BÐ. Analogo discorso vale per la XNOR, ma qui è A = 0 che impone BÐ in uscita.

Proprietà associativa della XOR

Queste ultime osservazioni si possono applicare alla XOR di A con ( B + C):

se A = 0 → A + ( B + C) = B + C, e se A = 1 → A + ( B + C) = B · C

Tabella F2.2

Si ricava così la tabella F2.2.

A B C A + ( B C

+ )

XOR di 3 variabili.

0 0

0

0

Si applichino ora le espressioni [F2.1] e [F2.2] alla XOR di

0 0

1

1

A + B con C si ottiene:

0 1

0

1

( A + B) + C = ( A + B

ÐÐÐÐ) · C + ( A+ B) · CÐ =

0 1

1

0

1 0

0

1

= ( A · B + AÐ · BÐ) · C + ( AÐB + ABÐ) · CÐ

1 0

1

0

Da cui: ( A + B) + C = ABC + AÐBÐC + AÐBCÐ + ABÐCÐ

1 1

0

0

Si può verificare che gli 1 di questa funzione sono esatta-

1 1

1

1

mente quelli di tabella F2.2, dunque

A + ( B + C) = ( A + B) + C

[F2.3]

Si dimostra così che per la XOR vale la proprietà associativa.

Si può verificare che valgono anche la proprietà commutativa e la proprietà distri-

butiva del prodotto logico rispetto alla XOR. Si noti inoltre che A + ( B + C) vale 1

solo se la combinazione di valori ABC ha un numero dispari di uno.

Gli integrati 74XX86 e 4077, di cui si riportano gli schemi funzionali in figura

F2.2, sono rispettivamente un quadruplo XOR e un quadruplo XNOR.

Funzioni di n variabili

Una funzione di n variabili è definita da una tabella di 2 n righe oltre all’intestazione, tante quante le possibili combinazioni di valori delle variabili.

Se n = 3 le righe sono 8, dunque la colonna che definisce la funzione ha 8 bit, e

le funzioni che è possibile definire sono in tutto 256. Con n = 4 si possono definire

216 = 65536 funzioni, con n = 5 se ne possono definire 232 = 4.294.967.296. La re-

gola di calcolo è 2^(2 n), cioè 2 elevato a 2 n.

F2 • Sviluppo e realizzazione di funzioni booleane

379

14

13

12

11

10

9

8

Figura F2.2

Integrati con porte

XOR e con porte

VCC

XNOR.

Quad XOR

74LS86

GND

1

2

3

4

5

6

7

14

13

12

11

10

9

8

Vdd

Quad XNOR

4077

Vss

1

2

3

4

5

6

7

Poiché ogni funzione è definita dalla sua tabella della verità, se si stabilisce in che

ordine si dispongono le colonne con i valori delle variabili è possibile identificare in

modo univoco ogni funzione con un numero, nello stesso modo in cui lo si è fatto in

tabella F2.1. Per esempio la colonna che definisce la funzione f

di tre variabili ABC

7B

contiene dall’alto verso il basso la sequenza 0111.1011.

F2.2 Applicazione del teorema di Shannon

allo sviluppo di funzioni di n variabili

Si consideri una funzione booleana di due variabili f( A,B) e si applichi la forma a) del teorema di Shannon, espressione F1.18 a, prima rispetto alla variabile A, poi lo si

applichi alle due sotto-funzioni f(0, B) e f(1, B), e infine si calcoli l’espressione algebrica complessiva per la funzione data:

f ( A, B) = A ⋅ f ( ,

1 B) + A ⋅ f ( ,

0 B);

f ( ,

1 B) = B ⋅ f ( ,

1 )

1 + B ⋅ f ( ,

1 0);

f ( ,

0 B) = B ⋅ f ( ,

0 )

1 + B ⋅ f ( ,

0 0);

f ( A, B) = A ⋅( B ⋅ f ( ,

1 )

1 + B ⋅ f ( ,

1 0) ) + A ⋅ ( B ⋅ f ( ,

0 )

1 + B ⋅ f ( ,

0 0) );

f ( A, B) = AB ⋅ f ( ,

1 )

1 + AB ⋅ f ( ,

1 0) + AB ⋅ f ( ,

0 )

1 + A ⋅ B ⋅ f (0, 0)

[F2.4]

Anche questo risultato sembrerebbe scontato: dopo tutto l’espressione trovata

significa che se la coppia AB vale 11, allora la funzione vale f(1,1); oppure, se AB

vale 10, la funzione vale f(1,0) ecc.

La figura F2.3 mostra il circuito logico corrispondente all’espressione [F2.4]. Gli

ingressi A e B funzionano come abilitatori delle porte AND da essi controllati e, a se-

conda della combinazione di valori da essi assunti, abilitano uno degli ingressi d , d , d

3

2

1

e d su ciascuno dei quali è imposto il valore che la funzione f( A, B) deve assumere in

0

corrispondenza alla combinazione di A e B che lo abilita: AB fa passare f(1,1) se in ingresso c’è il codice 11, AB– fa passare f(1,0) se in ingresso c’è 10 e così di seguito.

380

Modulo F • Circuiti logici combinatori

Figura F2.3

A B

Applicazione

del teorema

di Shannon

alla realizzazione

d 3 = f(1,1)

AB á f(1,1)

di funzione

di due variabili.

d 2 = f(1,0)

AB á f(1,0)

f( A, B)

d 1 = f(0,1)

AB á f(0,1)

d 0 = f(0,0)

AB á f(0,0)

L’espressione F2.4 tuttavia dà informazioni importanti per lo sviluppo di qua-

lunque altra funzione di n variabili.

1) L’espressione di f( A, B) è la somma logica di tanti termini quante le possibili combinazioni delle variabili, ciascuno dei quali è il prodotto del valore della funzione per una

–

AND di decodifica di quella combinazione ( AB decodifica il codice 11, AB decodifica

10, e così via).

2) Questo discorso si applica a funzioni booleane di qualsiasi numero di variabili, per

esempio una funzione di tre variabili f( A, B, C) vale f(1,1,1) se è ABC = 111, e vale f(1,1,0) se è ABC = 110, ... .

3) Nella forma a) di Shannon lo sviluppo completo di una funzione di n variabili con-

terrà la somma di tutti i 2 n prodotti costituiti ciacuno dal valore della funzione assunto

per una combinazione di valori delle variabili per il prodotto di decodifica di quella

combinazione.

4) Applicando il principio di dualità alla [F2.4] si ottiene direttamente l’espressione

dello sviluppo completo di una funzione di due variabili nel caso si applichi la forma

b) del teorema di Shannon:

f ( A, B) = ( A + B + f ( ,

0 0)) ⋅ ( A + B + f ( ,

0 ))

1 ⋅ ( A + B + f ( ,

1 0)) ⋅( A + B + f ( ,

1 ))

1

[F2.5]

Dunque nella forma b) lo sviluppo completo di una funzione di n variabili conterrà

il prodotto di 2 n somme logiche costituite ciascuna dal valore assunto dalla funzione

per ciascuna delle combinazioni di valori delle variabili più la OR di decodifica di

quelle combinazioni.

ESEMPIO

1

Applicando il teorema della scomposizione funzionale si progetti il circuito logico che rea-

lizza la funzione di tabella F2.3

■ Lo schema di figura F2.3 viene applicato imponendo ordinatamente in entrata sul terzo in-

A B f( A, B)

gresso delle AND i valori della tabella che definisce la funzione.

La figura F2.4 propone il circuito logico richiesto. Per realizzare la funzione OR si è appli-

0

0

1

cato il teorema di De Morgan, ciò consente di utilizzare porte NAND e un minor numero di in-

0

1

0

tegrati. Poiché l’integrato 7410 contiene solo 3 porte NAND, si è utilizzata la seconda NAND

dell’integrato 7420 fissandone a livello alto il suo quarto ingresso, pin #5, non utilizzato. Si noti

1

0

1

la corrispondenza tra la sequenza di valori imposti in ingresso e quelli della colonna f( A, B) della 1

1

1

tabella.

Si noti inoltre che in questo caso la NAND che riceve in ingresso il valore 0 è in realtà inu-

Tabella F2.3

tile, essa infatti dà in uscita un 1 fisso, quindi per realizzare il circuito sono sufficienti quattro

Esempio 1.

NAND da tre ingressi.

F2 • Sviluppo e realizzazione di funzioni booleane

381

A

B

Figura F2.4

Realizzazione

del circuito

dell’esempio 1.

R 1

1K

U2A

12

12

13

1

74LS10

1

2

3 U2B

74LS04

4

6

5

1

74LS10

9 U3B

10

8

f( A, B)

9

8

12

U2C

13

U1D

9

74LS20

10

8

11

0

74LS10

1 U3A

2

6

1

45 74LS20

GND

Generalizzando si può fin da ora osservare che l’applicazione dello sviluppo fun-

zionale implica l’eliminazione di tutti i prodotti che hanno come coefficiente un valore

0 della funzione.

È possibile dimostrare che il teorema di Shannon vale in generale anche quando le

variabili sono n.

Per una funzione booleana di tre variabili si può direttamente scrivere:

f ( A, B, C) = ABC ⋅ f ( ,

1 ,

1 )

1 + ABC ⋅ f ( ,

1 ,

1 0) + ABC ⋅ f ( ,

1 0, 1) + A B C ⋅ f 1

( , 0, 0) +

+ ABC ⋅ f ( ,

0 ,

1 )

1 + ABC ⋅ f ( ,

0 ,

1 0) + A BC ⋅ f ( ,

0

,

0 )

1 + A BC ⋅ f ( ,

0

,

0 0)

[F2.6]

Cioè se ABC = 111 la funzione vale f(1,1,1), ..., se ABC = 011 è f( A, B, C)) =

= f(0,1,1), ..., se ABC = 000 è f( A, B, C)) = f(0,0,0). Si tratta della somma di otto prodotti ciascuno dei quali contiene come coefficiente il valore della funzione assunto per una

particolare combinazione di ingresso e la corrispondente AND che riconosce (decodi-

fica) quella combinazione. Vi sono incluse tutte le possibili combinazioni d’ingresso.

La forma duale di questa espressione è:

f ( A, B, C) = ( A + B + C + f ( ,

0

,

0 0)) ⋅ ( A + B + C + f ( ,

0

,

0 ))

1 ⋅ ( A + B + C + f ( ,

0 ,

1 0)) ⋅

⋅ ( A + B + C + f ( ,

0 ,

1 ))

1 ⋅ ( A + B + C + f ( ,

1 ,

0 0)) ⋅ ( A + B + C + f ( ,

1 ,

0 ))

1 ⋅

⋅ ( A + B + C + f ( ,

1 ,

1 0)) ⋅ ( A + B + C + f ( ,

1 ,

1 ))

1

[F2.7]

Si tratta di una AND di OR. Per ciascuna combinazione di valori delle variabili c’è

una OR che lascia passare solo il corrispondente valore assunto dalla funzione; per

esempio A– + B + C abilita il passaggio di f(1,0,0).

382

Modulo F • Circuiti logici combinatori

F2.3 Il multiplexer (MUX) o selettore di linee di dato

Un multiplexer (brevemente: MUX) possiede n ingressi di selezione, 2 n ingressi di

dato e un’uscita. La combinazione di valori sugli ingressi di selezione decide quale

degli ingressi di dato va in uscita.

Nel circuito di figura F2.3 gli ingressi di selezione A e B decidono, scelgono, quale

dei dati posti sugli ingressi d , d , d , d deve passare all’uscita; esso è un “1 of 4 line 3

2

1

0

data selector”. Il circuito di figura F1.20 è un “1 of 2 line data selector”; in esso il se-

lettore A sceglie quale delle due linee d , d va in uscita. Questi due esempi suggeri-

1

0

scono che un multiplexer con un adeguato numero di ingressi sia utilizzabile per rea-

lizzare qualunque funzione booleana.

I multiplexer integrati possiedono anche un abilitatore generale che abilita la loro

funzione o impone un livello fisso in uscita. Gli abilitatori conferiscono modularità:

essi consentono di collegare più dispositivi simili per ottenerne uno con un maggior

numero di ingressi o di uscite. La figura F2.5 mostra lo schema logico di un mux da 4

linee a una con abilitatore attivo al livello basso. Qui i selettori sono più propriamente

indicati con S e S .

1

0

Figura F2.5

E S 1 S 0

MUX da 4 linee

a 1 con abilitatore.

D 3

D 2

y

D 1

D 0

E

S

Quando l’abilitatore vale 1 l’uscita y resta bloccata a 0 indipendentemente dagli al-

1

S0

y

tri ingressi. L’espressione algebrica per la funzione y è:

1

x

x

0

0

0

0

D 0

y = E ( S S ⋅ D + S S ⋅ D + S S ⋅ D + S S ⋅ D ) 1 0

3

1

0

2

1 0

1

1

0

0

[F2.8]

0

0

1

D 1

Applicando il teorema di De Morgan il circuito di un multiplexer si può realizzare

0

1

0

D 2

anche utilizzando solo porte NAND analogamente a quanto fatto in figura F2.4.

0

1

1

D 3

La tabella della verità di un dispositivo come questo, con sette ingressi, prevede 27

righe, ma è possibile sintetizzarla efficacemente con le sole 5 righe della tabella F2.4.

Tabella F2.4

La funzione di un multiplexer è sinteticamente indicata dalla sigla MUX e dal nu-

MUX 1 of 4.

mero di ingressi di dato. Così “1 of 8 mux” indica che il multiplexer sceglie tra 8 linee

D 7

di dato, e perciò deve avere tre selettori.

D 6

Quando non interessa conoscere in dettaglio lo schema logico del dispositivo e si

D 5

D 4

vuole rappresentarne solo la funzione è sufficiente uno schema come quello di figura

D 3

D 2

Y F2.6; in esso si riconosce un mux 1 of 8 con abilitatore attivo al livello basso. Si noti

–

D 1

che, per coerenza di rappresentazione, l’indicazione

D

E è stata posta prima del segno di

0

negazione; se la si fosse posta dopo il negatore, cioè all’interno del rettangolo, la si sa-

E

rebbe indicata con E.

Oltre che nella realizzazione di funzioni booleane i multiplexer si applicano alla

utilizzazione di una linea di comunicazione da parte di più dispositivi. In questo caso

S 2 S 1 S 0

si collega l’uscita di ciascun dispositivo su un diverso ingresso di dato del multiplexer

Figura F2.6

e si usano gli ingressi di selezione per far passare l’uno o l’altro dei segnali sugli in-

MUX 1 of 8.

gressi di dato.

F2 • Sviluppo e realizzazione di funzioni booleane

383

Scrivere l’espressione algebrica della funzione d’uscita del multiplexer 1 of 8.

ESEMPIO 2

■ Il circuito logico di questo dispositivo è simile a quello di figura F2.5 ma ora gli ingressi di

selezione sono tre e controllano 8 linee abilitandone una sola per volta. La linea D è abilitata se

7

S S S = 111, la D se S S S = 110 …; la D se S S S = 000. A ciascuna di queste condizioni cor-2 1 0

6

2 1 0

0.

2 1 0

risponde una AND abilitata dalla combinazione S S S uguale al numero della linea controllata.

2 1 0

– –

Ad esempio la AND che controlla D deve essere abilitata da S S S .

4

2 1 0

In conclusione l’espressione [F2.8] viene estesa come segue al caso di tre selettori:

y = E ( S S S

+

2 1 0 ⋅ D 7 + S S S

2 1

0⋅ D 6 + S S S

2

1 0 ⋅ D 5 + S S S

2

1

0⋅ D 4

+ S S S ⋅ D + S S S ⋅ D + S S S ⋅ D + S S S ⋅ D )

2 1 0

3

2 1

0

2

2

1 0

1

2

1

0

0

Applicazione dei multiplexer alla realizzazione di funzioni booleane

Il teorema di Shannon della scomposizione di funzioni nella forma (a) porta a espres-

sioni equivalenti a quelle dell’uscita di un MUX. Per rendersene conto è sufficiente so-

stituire con i selettori le variabili cui si è applicato il teorema e le sotto-funzioni con gli

ingressi di dato del multiplexer. Dunque un mux è utilizzabile per realizzare funzioni

booleane. Se il numero di selettori è uguale a quello delle variabili della funzione, gli

ingressi di dato del MUX che la realizza corrispondono esattamente ai valori assunti

dalla funzione per ciascuna combinazione di valori delle sue variabili. Più in generale

si sviluppa la funzione assegnata rispetto a tante variabili quanti sono gli ingressi di se-

lezione del MUX che si vuole utilizzare, e sugli ingressi di dato si applicano le uscite

di blocchi che realizzano le sotto-funzioni delle variabili rimanenti.

Verificare la corrispondenza tra le espressioni dello sviluppo funzionale di una funzione f(A, B)

ESEMPIO 3

applicata alla sola variabile A e della funzione d’uscita di un MUX 1 of 2.

■ A parte l’abilitatore del MUX, che va posto sul livello che lo rende attivo, si hanno le espres-

sioni:

f ( A, B) = A ⋅ f ( ,

1 B) + A ⋅ f ( ,

0 B) e y = S 0 ⋅ D 1 + S 0 ⋅ D 0

Se si impone S = A; f(1, B) = D

e f(0, B) = D

le due espressioni coincidono.

0

1

0.

Si utilizzi un mux 1 of 8 per realizzare la funzione y(C, B, A) di tabella F2.5.

ESEMPIO 4

■ Il numero di selettori del mux da utilizzare è uguale a quello

+V

delle variabili della funzione. Su ciascun ingresso di dato del mux

CC

va posto il valore che la funzione assume per la combinazione di

valori d’entrata che seleziona quel dato. La figura F2.7 mostra lo

schema logico funzionale del circuito richiesto.

R 1

D 7

C

B

A

y

D

0

6

D

0

0

0

0

5

1

D 4

0

0

1

1

0

D 3

0

Y

0

1

0

1

D 2

1

D

y( C, B, A)

0

1

1

0

1

1

D 0

0

1

0

0

0

1

0

1

1

E

1

1

0

0

1

1

1

1

FIgura F2.7

Realizzazione

Tabella F2.5

della funzione

Funzione y( ) dell’esempio 4.

esempio 4.

C B A

384

Modulo F • Circuiti logici combinatori

La colonna con i valori imposti sugli ingressi di dato è quella di tabella riportata partendo dal

basso, poiché sullo schema il dato D = f(1,1,1) sta in cima mentre nella tabella è l’ultimo.

7

Fissato l’abilitatore, sul livello basso per l’uscita y vale la relazione:

y = CBA ⋅ D

+ C BA ⋅ D 1 + C B A D

7 + CB A ⋅ D 6 + C BA ⋅ D 5 + C B A ⋅ D 4 + CBA ⋅ D 3 + CB A ⋅ D 2

0

ESEMPIO

5

Si utilizzi un MUX 1 of 2 per realizzare la funzione di tabella F2.6.

■ Il mux ha un solo selettore; si sceglie la variabile C come selettore e si applica lo sviluppo

funzionale:

–

f( C, B, A) = C · f(1, B, A) + C · f(0, B, A) y = S · D + S

· D ; S = C

0

1

0

0

0

Le due sotto-funzioni sono definite dalle due metà della tabella della funzione e sono state

riportate nelle due ultime colonne di tabella F2.6; in esse si riconoscono:

–

f(0, B, A) = B XNOR A e f(1, B, A) = B + A, dunque: f( C, B, A) = C · ( B + A) + C · ( B · A) Il circuito richiesto è riportato in figura F2.8.

C B A f() f(0, B, A) f (1, B, A)

C

0

0

0

1

1

B

E

E

A

0

0

1

0

0

S

f( C,B,A)

0

0

1

0

0

0

D 1

D

0

1

1

1

1

0

1

0

0

0

0

1

0

1

1

1

Tabella F2.6

1

1

0

1

1

Funzioni

Figura F2.8

1

1

1

1

1

dellÕesempio 5.

Realizzazione della funzione di tabella F2.6.

F2.4 Forme canoniche

Nella forma a) lo sviluppo completo di una funzione di n variabili conterrà la somma

di 2 n prodotti costituiti dai valori assunti dalla funzione in ciascuna delle combinazioni

di valori delle variabili per i prodotti di decodifica di quelle combinazioni. Di tutti que-

sti prodotti restano nella somma solo quelli i cui coefficienti sono non nulli, corrispon-

denti cioè alle combinazioni di valori per le quali la funzione vale 1.

Nella forma b) lo sviluppo completo di una funzione di n variabili conterrà il pro-

dotto di 2 n somme logiche costituite dal valore assunto dalla funzione per ciascuna

delle combinazioni di valori delle variabili più la OR di decodifica di quelle combina-

zioni. Di tutti questi fattori restano solo quelli il cui valore non è 1, cioè quelle somme

di variabili corrispondenti alle combinazioni di valori per le quali la funzione vale 0.

Costituenti o minterm

Un costituente o minterm di n variabili è un prodotto in cui compaiono tutte le n va-

riabili, ciascuna una sola volta, nella forma naturale oppure negata.

Costituente, minterm o decodifica sono sinonimi. Se le variabili sono n si tratta di

AND con n ingressi; le loro tabelle della verità hanno in uscita un solo 1 corrispon-

dente a un determinato codice binario di ingresso. Si ha un minterm m per ciascun nu-

k

mero binario k che costituisce una combinazione di valori delle variabili.

Se per esempio le variabili, nell’ordine in cui sono inserite nella tabella della verità

di una funzione, sono B , B , e B , i minterm sono:

2

1

0

F2 • Sviluppo e realizzazione di funzioni booleane

385

m = B B B , m = B B B , m = B B B , m = B B B

0

2

1

0

1

2

1

0

2

2

1

0

3

2

1

0 ,

m = B B B , m = B B B , m = B B B , m = B B B

4

2

1

0

5

2

1

0

6

2

1

0

7

2

1

0

Ciascuno di essi si ricava molto semplicemente scrivendo per ciascuna combina-

zione il prodotto di tutte le variabili e ponendo il negatore su quelle che valgono 0.

Scrivere tutti i minterm di quattro variabili D , C , B , A .

ESEMPIO

6

■ Si scrivono ordinatamente le combinazioni di valori per le variabili e, accanto, i corrispon-

denti minterm:

DCBA = 0000 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 0001

;

0

→ m 1 = D ⋅ C ⋅ B ⋅ A

DCBA = 0010 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 0011

;

2

→ m 3 = D ⋅ C ⋅ B ⋅ A

DCBA = 0100 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 0101

;

4

→ m 5 = D ⋅ C ⋅ B ⋅ A

DCBA = 0110 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 0111

;

6

→ m 7 = D ⋅ C ⋅ B ⋅ A

DCBA = 1000 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 1001

;

8

→ m 9 = D ⋅ C ⋅ B ⋅ A

DCBA = 1010 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 1011

;

10

→ m 11 = D ⋅ C ⋅ B ⋅ A

DCBA = 1100 → m = D ⋅ C ⋅ B ⋅ ;

A

DCBA = 1101

⋅ A;

12

→ m 13 = D ⋅ C ⋅ B

DCBA = 1110 → m = D ⋅ C ⋅ B ⋅ A;

DCBA = 1111

⋅ B ⋅ A;

14

→ m 15 = D ⋅ C

Proprietà dei costituenti

1. Il prodotto di due costituenti diversi fa 0.

Ciascuno di essi, infatti, contiene il prodotto di tutte le variabili e, poiché sono uno

diverso dall’altro, deve contenere almeno una variabile che in uno è naturale e nel-

l’altro negata, dunque per la legge dei complementi il loro prodotto fa 0.

2. La somma di tutti i costituenti fa 1.

Infatti in una somma siffatta, qualunque sia la combinazione di valori imposta alle

variabili, ci sarà sempre un minterm che vale 1.

Costituenti o minterm di una funzione

I costituenti corrispondenti agli 1 della funzione sono appunto i costituenti della fun-

zione.

Nella forma a) dello sviluppo funzionale di Shannon applicato su tutte le variabili, can-

cellati i prodotti con coefficiente 0, restano solo questi costituenti.

Prima forma canonica

La somma di tutti i costituenti di una funzione è detta prima forma canonica.

Essa deriva dall’applicazione del teorema dello sviluppo funzionale nella forma a).

Nella tabella F2.7 accanto ai valori 1 della colonna f(A, B) sono stati inseriti i costituenti della ESEMPIO

7

funzione. La prima forma canonica per questa funzione è la OR dei suoi minterm:

f(A, B) = A ⋅ B + AB + AB

A B f(A, B) y

■ Si noti che la funzione qui proposta è quella dell’esempio 1, la cui soluzione prevedeva un

0 0

1

A ⋅B

multiplexer con 4 AND. D’altra parte si era già notato che in quel circuito la AND con l’entrata

0 1

0

f(0,1) era non necessaria dato che la sua uscita restava fissa sul livello 0.

1 0

1

AB–

Conviene ora anche osservare che, in questo esempio, sull’espressione ottenuta è possibile ap-

plicare la proprietà di idempotenza e il teorema dell’adiacenza ottenendo una notevole sempli-

1 1

1

AB

ficazione:

Tabella F2.7

f ( A, B) = A ⋅ B + AB + AB = ( A ⋅ B + AB) + ( AB + AB) = B + A Una funzione

e i suoi mintern.

386

Modulo F • Circuiti logici combinatori

Ciò significa, più in generale, che la forma canonica è solo il primo passo verso il calcolo del-

l’espressione più semplice ed economica per la funzione da realizzare.

ESEMPIO

8

Si scriva la prima forma canonica per la funzione y di

C B A y

tabella F2.8.

0 0

0

0

■ Accanto agli 1 della funzione data si scrivono i minterm corri-

0 0

1

1

C ⋅ B ⋅ A

spondenti alle combinazioni di valori delle variabili come descritto

nell’esempio precedente.

0 1

0

1

C ⋅ B ⋅ A

Infine si scrive la somma logica dei minterm della funzione.

0 1

1

0

y = C ⋅ B ⋅ A + C ⋅ B ⋅ A + C ⋅ B ⋅ A + C ⋅ B ⋅ A 1 0

0

0

1 0

1

1

C ⋅ B ⋅ A

1 1

0

0

Tabella F2.8

1 1

1

1

C á B á A

Tabella dellÕesempio 8.

Assegnazione di una funzione mediante elenco dei suoi minterm

Ogni funzione booleana è definita dalla sua tabella della verità, ma è anche sufficiente

dire quali sono i suoi uno, o ciò che è lo stesso, i suoi minterm. Per definirla è dunque suf-

ficiente elencare i minterm della funzione o ancor meglio dire che essa è la somma lo-

gica dei suoi minterm scrivendo:

f(A, B, ...) = ∑(m , m , m ,..., m )

[F2.9]

i

j

k

z

dove ∑ sta per somma logica ed m sono i minterm della funzione.

W

–

–

ESEMPIO

9

f( A, B) = ∑( m , m ) ha i minterm m = A · B e m = A · B; la colonna che la definisce contiene, 0

3

0

3

dall’alto verso il basso, la sequenza di valori 1001; si tratta dunque della funzione f ( A, B), cioè 9

della XNOR di A e B.

Applicazione dei decoder alla realizzazione di funzioni booleane

Un decoder di numeri binari di n bit contiene in genere tutte le 2 n decodifiche dei co-

dici in entrata, ma queste altro non sono che i 2 n minterm di n variabili binarie; perciò

se si ha un decoder con n bit d’ingresso e si deve realizzare una funzione booleana di n

variabili, tutto ciò che resta da fare è di utilizzare le decodifiche corrispondenti ai co-

stituenti della funzione e metterle in OR.

ESEMPIO

10

Si utilizzi un decoder da 2 ingressi a 4 uscite per realizzare la funzione f(A, B) = ∑(m , m ) .

0

3

■ Gli ingressi di codice sono

E

y 3

utilizzati come variabili A e B (fi-

A á B

gura F2.9); si mettono in OR le

GND

uscite y e y che ora sono i min-

3

0

y

term della funzione; il decoder

2

B

viene abilitato.

A

1

f 9( A, B)

B

B

0

y 1

Figura F2.9

Realizzazione mediante

y 0

decoder della funzione

A á B

f( A, B) = ∑( m , m ).

0

3

F2 • Sviluppo e realizzazione di funzioni booleane

387

Si realizzi mediante decoder la funzione di tabella F2.8.

ESEMPIO 11

■ La funzione espressa come somma dei suoi minterm è f( C, B, A) = ∑( m , m , m , m ); essa 1

2

5

7

ha tre ingressi, quindi serve un decoder da tre ingressi a 8 uscite. L’integrato 74LS38 ha queste

caratteristiche.

Come ingressi C, B, e A della funzione si useranno gli ingressi S , S e S del decoder. Le uscite 2

1

0

di decodifica y , y , y e y realizzate con porte NAND, attive al livello basso, forniscono i min-1

2

5

7

term negati della funzione. La OR dei minterm si ottiene applicando il teorema di De Morgan

mediante un’altra NAND. Il circuito è quello di figura F2.10.

+ VCC

Figura F2.10

Realizzazione

R 1

della funzione

1k

GND

dell’esempio 11.

5

G

7

2 B

Y 7

4

G 2 A

Y

9

6

6

G 1

Y

10

5

1

Y

11

4

2

6

Y

4

3

12

5

y( C, B, A)

3

C

S

13

2

Y 2

2

B

S 1

Y

14

1

1

A

S

Y

15

0

0

Maxterm

Un maxterm di n variabili è una somma logica in cui compaiono tutte le n variabili, cia-

scuna una sola volta, nella forma naturale oppure negata. Si tratta perciò di una OR con

n ingressi la cui tabella della verità ha in uscita un solo 0.

A ciascun numero binario k che costituisce una combinazione di valori delle variabili cor-

risponde un maxterm M . Se ad esempio, nell’ordine in cui sono inserite nella tabella

k

della verità di una funzione, le variabili sono B , B e B , i maxterm sono

2

1

0

M =

+

+

,

=

+

+ ,

=

+

+

,

=

+

+

7

B

B ,

2

B 1 B 0

M 6

B 2 B 1 B 0

M 5

B 2 B 1 B 0

M 4

B 2 B 1

0

M =

+

+

,

=

+

+

,

=

+

+

,

=

+ B +

3

B 2

B

B

1

B 0

M 2

B 2

B 1 B 0

M 1

B 2

B 1 B 0

M 0

B 2

1

0

Ciascuno di essi si ricava molto semplicemente scrivendo per ciascuna combina-

zione la somma di tutte le variabili e ponendo il negatore su quelle che valgono 1.

Proprietà dei maxterm

1. La somma di due maxterm diversi fa 1.

Ciascuno di essi infatti contiene la somma di tutte le variabili e, poiché sono uno di-

verso dall’altro, devono contenere almeno una variabile che in uno è naturale e nel-

l’altro negata, dunque per la legge dei complementi la loro somma fa 1.

2. Il prodotto di tutti i costituenti fa 0.

Infatti in un prodotto siffatto, qualunque sia la combinazione di valori imposta alle

variabili, ci sarà sempre un maxterm che vale 0.

Maxterm di una funzione

I maxterm di una funzione data sono quei maxterm corrispondenti agli 0 della funzione.

Se dalla forma b) dello sviluppo funzionale di Shannon si cancellano i maxterm con ter-

mine costante 1 rimane solo il prodotto dei maxterm della funzione.

Seconda forma canonica

Il prodotto di tutti i maxterm di una funzione è detto seconda forma canonica.

Come visto, essa deriva dall’applicazione del teorema dello sviluppo funzionale nella

forma b).

388

Modulo F • Circuiti logici combinatori

ESEMPIO

12

Si scriva la seconda forma canonica per la funzione di tabella F2.9.

■ La tabella F2.9 propone la stessa funzione dell’esempio 8. Ora però nella colonna più a de-

stra sono indicati i maxterm della funzione. Si può dunque scrivere:

–

–

–

–

–

y = ( C + B + A) · ( C + B + A) · ( C + B + A) · ( C + B + A) Il corrispondente circuito logico è rappresentato in figura F2.11.

Figura F2.11

C+B+A

Circuito della

funzione di tabella

F2.9 ottenuto

dalla seconda

C+B+A

forma canonica.

C

y( C,B,A)

B

A

C+B+A

C+B+A

C B A y

0 0

0

0

C + B + A

0 0

1

1

0 1

0

1

0 1

1

0

+

+

C B A

1 0

0

0

+

+

C B A

1 0

1

1

1 1

0

0

+

+

C B A

Tabella F2.9

1 1

1

1

Funzione dell’esempio 12.

ESEMPIO

13

Si scriva la seconda forma canonica per la funzione XNOR.

A B f( A,B)

■

0

0

1

Nella tabella F2.10 accanto ai valori 0 della colonna f( A, B)

sono stati inseriti i maxterm della funzione.

0

1

0

+

A B

La seconda forma canonica per questa funzione è:

1

0

0

+

A B

f ( A, B) = ( A + B) ⋅ ( A + B)

1

1

1

Tabella F2.10

Funzione dell’esempio 13,

suoi maxterm.

La seconda forma canonica di una funzione si può sinteticamente esprimere con:

f( A, B, ...) = ∏ ( M , M ,..., M )

[F2.10]

i

j

z

dove ∏( ) indica il prodotto dei termini compresi tra le parentesi e M sono i maxterm

K

della funzione. Questa forma è anche sufficiente per definire una funzione.

La funzione di tabella F2.10 può essere definita con l’espressione:

ESEMPIO

14

f( A, B) = ∏ ( M , M )

1

2

F2 • Sviluppo e realizzazione di funzioni booleane

389

F2.5 Livelli delle porte logiche di un circuito

Tra le caratteristiche fisiche di un circuito logico c’è il ritardo di propagazione tra le va-

riazioni dei segnali in ingresso e il loro effetto sull’uscita. A parità di tecnologia utiliz-

zata, questo è tanto maggiore quanto più numerose sono le porte logiche che il segnale

deve attraversare. Quando si realizza una forma canonica le porte logiche che il se-

gnale deve attraversare sono sostanzialmente due. Prendendo per esempio la prima

forma canonica e seguendo a ritroso il percorso del segnale, cioè partendo dall’uscita,

si incontra prima una OR e poi una delle AND. Si dice allora che il segnale deve attra-

versare due livelli di porte logiche. Lo stesso avviene se il circuito è quello della se-

conda forma canonica.

I circuiti delle figure F2.8 e F2.10 sono invece esempi dove i livelli di porte logi-

che che il segnale deve attraversare sono più di due; percorrendo a ritroso i due schemi

si incontra un terzo livello costituito nel primo caso da una XOR o da una OR e nel se-

condo caso da una AND.

Più livelli di porte logiche da superare implicano maggiori ritardi nella propaga-

zione del segnale. Tuttavia il ricorso a circuiti con un maggior numero di livelli di porte

logiche può portare il vantaggio di un minore e più efficiente utilizzo di integrati.

Inoltre può capitare di trovare funzioni intermedie (sotto-funzioni) comuni a più parti

di un circuito complesso e che perciò conviene realizzare a parte per risparmiare nu-

mero di porte logiche e di ingressi. Il circuito di figura F1.19, per esempio, si realizza

con un unico integrato anche se in esso i livelli di propagazione sono 3.





390

Modulo F • Circuiti logici combinatori

Esercizi di verifica

Esercizio 1

Compilare la tabella della verità della funzione f128(A, B, C) e indicare il più semplice circuito per realizzarla.

citazioni Esercizio 2

Eser Dimostrare la proprietà distributiva della AND rispetto alla XOR.

Esercizio 3

Realizzare lo schema di un dispositivo che riconosce con un livello basso un codice di due bit settabile me-

diante due XNOR utilizzate come dispositivi che possono negare oppure no un dato in ingresso.

Esercizio 4

Compilare la tabella sintetica di un multiplexer con un abilitatore e tre ingressi di selezione.

Esercizio 5

Realizzare mediante multiplexer 1 of 8 la funzione fB7(A, B, C) .

Esercizio 6

Realizzare mediante multiplexer 1 of 2 la funzione f1E(A, B, C) .

Esercizio 7

Scrivere la prima forma canonica per la funzione f9A(A, B, C) .

Esercizio 8

Utilizzare un decoder per realizzare la funzione f67H(A, B, C) .

Esercizio 9

Disegnare tre circuiti che realizzino la funzione f(A, B, C) = ∑ (0, 3, 5, 6, 7) utilizzando: a) un MUX, b) un decoder, c) porte logiche.

Esercizio 10

Progettare il circuito della funzione f(A, B, C, D) = ∑ (0, 3, 5, 6, 7, 8, 12, 13, 14) utilizzando un MUX 1 of 4 .

Esercizio 11

La tabella della verità della funzione f(B2, B1, B0) ha un 1 nelle righe 2 , 3 , 5 e 7 .

a. Scriverne l’espressione secondo la prima forma dello sviluppo funzionale.

b. Realizzarne i corrispondenti circuiti utilizzando decoder e porte logiche.

c. Realizzarne i corrispondenti circuiti utilizzando un MUX.





F2 • Sviluppo e realizzazione di funzioni booleane

391

Esercizio 12

Scrivere i maxterm M14 , M7 ed M9 di quattro variabili e disegnarne i corrispondenti circuiti logici.

Esercizio 13

Scrivere le espressioni della seconda forma canonica per la XOR( A , B ) e la XNOR( A , B ).

citazioni

Esercizio 14

Scrivere la seconda forma canonica per la funzione f9A(A, B, C) .

Eser

Esercizio 15

Dalla seconda forma canonica della funzione f9A(A, B, C) ottenere un circuito realizzato con una NOR di NOR.

Esercizio 16

Data la funzione f(B2, B1, B0) = ∑ (0, 2, 4, 6, 7) :

a) applicare lo sviluppo nella forma (a) rispetto alle variabili B 2 e B 1 ;

b) proporne la realizzazione mediante un MUX 1 of 4;

c) proporne la realizzazione utilizzando un MUX 1 of 2.

Esercizio 17

Della funzione f(B2, B1, B0) = ∑ (0, 1, 5, 6, 7) scrivere la prima forma canonica, e proporre gli schemi di realizzazione mediante un decoder e mediante un MUX.

Esercizio 18

Scrivere la seconda forma canonica della funzione f(B2, B1, B0) = ∑ (1, 3, 4, 5, 6, 7) e disegnare lo schema del corrispondente circuito logico.

Esercizio 19

Trasformare il circuito della funzione f(B2, B1, B0) = ∏ (0, 5) in una NOR di AND; utilizzare poi un MUX 1 of 2

e le porte logiche necessarie per realizzarlo.





392

Modulo F • Circuiti logici combinatori

Test di verifica

Quesiti a risposta aperta

1.

Dire, motivando la risposta, quante funzioni si possono definire con 5 variabili.

citazioni 2. Spiegare che la forma a) del teorema dello sviluppo funzionale porta alla prima forma canonica.

3.

Spiegare che la forma b) del teorema dello sviluppo funzionale porta alla seconda forma canonica.

4.

Spiegare perché un mux 1 of 4 è particolarmente adatto a realizzare funzioni di due variabili.

Eser 5. Spiegare perché un decoder da 3 a 8 è adatto per realizzare funzioni di 3 variabili.

6.

Spiegare perché un solo decoder da 3 a 8 non è adatto per realizzare funzioni con più di tre variabili.

7.

Spiegare perché la prima forma canonica di una funzione si può realizzare mediante una NAND di NAND.

8.

Spiegare perché la seconda forma canonica di una funzione si può realizzare mediante una NOR di NOR.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. La funzione f ( A, B):

12

–

a corrisponde alla A.

b è la XOR di A e B.

c corrisponde a B–.

d corrisponde a B.

2. Mediante una XOR si può realizzare una NOT:

a negandone l’uscita.

b collegando insieme i suoi ingressi.

c inserendo una NOT su un ingresso e collegando l’altro ingresso con quello della NOT.

d imponendo un 1 logico su uno dei due ingressi.

3. Una XOR:

a deve avere necessariamente 2 ingressi.

b può avere 3 ingressi.

c deve avere due livelli logici diversi sugli ingressi.

d deve avere due livelli logici uguali sugli ingressi.

4. Una XOR con tre ingressi:

a non può esistere.

b dà sempre 0 in uscita.

c deve avere due livelli logici diversi sugli ingressi.

d con un ingresso a 0 dà la XOR degli altri due.





F2 • Sviluppo e realizzazione di funzioni booleane

393

5. Un costituente:

a è una AND di alcune variabili.

b è una AND di tutte le variabili e corrisponde a un 1 della funzione.

c è una OR di tutte le variabili naturali oppure negate prese una volta sola.

d corrisponde a una combinazione di valori delle variabili della quale esegue il riconoscimento.

citazioni

6. Il prodotto di tutti gli implicanti di una stessa funzione:

a fa 1.

b contiene almeno due variabili di cui una è il complemento dell’altra.

Eser

c corrisponde alla seconda forma canonica.

d è sufficiente a definire la funzione.

7. La somma di tutti gli implicanti di una funzione:

a fa 1.

b fa zero.

c costituisce la seconda forma canonica.

d è sufficiente a definire la funzione.

8. Un multiplexer 1 of 16:

a contiene tutti i minterm con 4 variabili.

b dirotta con 4 selettori l’accesso da un ingresso a una di 16 linee d’uscita.

c ha 16 ingressi e una sola uscita.

d ha 4 selettori per scegliere quale dei 16 ingressi mandare all’uscita.

9. Con un multiplexer 1 of 16:

a si può realizzare una di 216 funzioni di 4 variabili imponendo i valori assunti dalla funzione sugli ingressi di dato e sui selettori.

b si può realizzare una di 216 funzioni di 4 variabili imponendo un minterm della funzione su ciascun ingresso

di dato.

c si può realizzare una di 216 funzioni di 4 variabili usando gli ingressi di dato come sotto-funzioni dello sviluppo di Shannon.

d si può realizzare una di 216 funzioni di 4 variabili imponendo i valori assunti dalla funzione sugli ingressi di dato e utilizzando i selettori come variabili della funzione.

10. Un decoder da 4 a 16:

a contiene tutti i minterm con 4 variabili.

b è tutto ciò che occorre per realizzare una funzione di 4 variabili.

c ha 16 ingressi e una sola uscita.

d ha 4 selettori per scegliere quale dei 16 ingressi di selezione mandare all’uscita.





394

Modulo F • Circuiti logici combinatori

11. La prima forma canonica di una funzione:

a è l’elenco dei suoi minterm.

b è la OR di tutti i suoi costituenti.

c è la NAND di tutti i suoi costituenti.

d è la OR di tutti i suoi minterm ed è la sua forma minima.

citazioni 12.La seconda forma canonica di una funzione:

a

Eser

è la AND di tutti i suoi minterm.

b è l’elenco dei suoi maxterm.

c è la NOR di tutti i suoi maxterm.

d è la AND di tutti i suoi maxterm.





395

Sintesi di forme algebriche

minime per le funzioni F3

booleane

Sulle espressioni algebriche delle funzioni booleane si possono spesso operare semplificazioni.

Ciò porta a una riduzione sia del numero di porte logiche che dei loro ingressi. I corrispondenti

circuiti elettronici saranno perciò più semplici, meno costosi e più efficienti, anche per il minor

numero di collegamenti richiesti. In base alle regole dell’algebra di Boole sono stati messi a

punto dei metodi che consentono di individuare in modo semplice e sicuro le forme minime in

cui una funzione può essere espressa algebricamente.

F3.1 Semplificazioni tra minterm

Una funzione è definita dalla somma dei suoi minterm ciascuno dei quali corrisponde

a un 1 della funzione e, posto in OR con gli altri, assicura che la funzione valga 1 per

quella combinazione di valori per cui esso stesso lo vale. In questo senso ciascun min-

term provvede alla copertura degli 1 della funzione.

Spesso è possibile semplificare la somma fondendo tra loro alcuni minterm in una

sola AND con un minor numero di variabili e coprente più 1 della funzione. Le regole

che si applicano in queste operazioni sono principalmente le proprietà di idempotenza

e la legge di adiacenza.

Si definisce implicante di una funzione qualunque prodotto di sue variabili che valga

1 esclusivamente per combinazioni di valori per le quali la funzione vale 1.

Il termine “implicante” sta a significare che se il suo valore è “vero” lo è anche

quello della frase più ampia, la funzione, che nella sua composizione fatta con il con-

nettivo OR lo contiene. Un implicante copre uno o più 1 della funzione. I minterm di

una funzione sono anche suoi implicanti (con un solo 1), non viceversa.

Si dice che due minterm sono adiacenti quando differiscono per una sola delle varia-

bili (quindi la variabile per cui differiscono è naturale in uno e negata nell’altro).

Per il teorema di adiacenza la somma di due minterm adiacenti è riducibile a un

unico implicante con in meno la variabile per cui essi sono diversi.

Anche due implicanti qualsiasi possono essere adiacenti, nel senso che differiscono

solo per una stessa variabile; in tal caso la loro somma è l’implicante ottenuto da cia-

scuno di essi con in meno la variabile per cui sono diversi.

–

I due implicanti ABC e ABC differiscono per la sola variabile B .

■

–

ESEMPIO

1

Per il teorema di adiacenza ABC + ABC = AC.

La loro somma si riduce a un’unica AND con in meno la variabile B, quella che rende diversi i

due implicanti. Si noti inoltre che, sebbene AC come AND di A e C abbia un solo 1, la funzione f( A, B, C) vale 1 quando A = C = 1 indipendentemente da B, cioè sia con B = 0 che con B = 1; in tal senso l’implicante AC di questa funzione copre due dei suoi 1.

396

Modulo F • Circuiti logici combinatori

Può capitare che nella somma di più minterm uno di essi sia adiacente a due altri

che tra loro non lo sono. Per effettuare una maggiore riduzione conviene allora repli-

care il minterm adiacente a entrambi gli altri due; ciò è lecito grazie alla proprietà di

idempotenza.

–

–

–

–

ESEMPIO

2

ABC + ABC + ABC = ABC + ABC + ABC + ABC = AC + AB .

■ Il primo minterm è adiacente agli altri due. Lo si scrive due volte, poi si eseguono le due sem-

plificazioni. Il circuito si riduce da una OR di tre AND con tre ingressi, a una OR di due AND

con due ingressi.

F3.2 Il codice Gray e le mappe di Karnaugh

Per facilitare l’individuazione dei minterm adiacenti di una

Tabella F3.1

d

B

B

B

B

3

2

1

0

Codice Gray

funzione onde procedere alle semplificazioni conviene scri-

0

0

0

0

0

per i primi

vere la sua tabella della verità con un diverso ordine facendo

sedici numeri.

1

0

0

0

1

in modo che le combinazioni di valori delle variabili diverse

2

0

0

1

1

per un solo bit siano in qualche modo anche esse adiacenti. In

una tale rappresentazione agli uno vicini della funzione corri-

3

0

0

1

0

sponderanno minterm adiacenti.

4

0

1

1

0

Il codice Gray ha proprio la caratteristica di far variare un

5

0

1

1

1

solo bit nel passaggio da una combinazione di valori dei suoi

6

0

1

0

1

bit alla successiva. È questa una caratteristica comune ai co-

Costruzione

di codice Gray

7

0

1

0

0

dici ciclici di cui il codice Gray fa parte; essa è utile anche in

alcune applicazioni pratiche come negli encoder trasduttori

8

1

1

0

0

da posizione angolare a numero binario.

9

1

1

0

1

La tabella F3.1 mostra il codice Gray dei numeri da 0 a

10

1

1

1

1

15. Le sottolineature colorate vogliono evidenziare il metodo

11

1

1

1

0

delle riflessioni successive con cui è possibile costruire la se-

quenza di questo codice:

12

1

0

1

0

a) si considerano inizialmente solo i due bit meno significa-

13

1

0

1

1

tivi e si scrive in colonna la sequenza 00, 01;

14

1

0

0

1

b) si immagina poi un piano di riflessione (rappresentato

15

1

0

0

0

dalla sottolineatura), posto sull’ultima riga, e si riproduce la

sequenza del bit meno significativo come se la si vedesse

nello specchio posto su quel piano: 1, 0;

c) il bit più significativo invece viene complementato dallo specchio;

d) per aumentare il numero di bit si aggiunge uno zero a sinistra dei codici fin qui ot-

tenuti e si ricomincia dal punto b) riflettendo su un nuovo specchio posto sotto l’ultima

riga tutta la sequenza precedente.

In questa disposizione le coppie di combinazioni adiacenti sono, oltre che quelle su

celle consecutive, anche quelle simmetriche rispetto alle linee di riflessione.

Riportando poi le combinazioni del codice Gray di tabella F3.1 su una tabella bidi-

mensionale (tabella F3.2) seguendo l’ordine di compilazione in essa indicato dalle

frecce, la visibilità delle coppie adiacenti migliora di molto.

Tabella F3.2

B B B B

0000

0001

0011

0010

Codici Gray

3

2

1

0

0100

0101

0111

0110

su tabella

bidimensionale.

1100

1101

1111

1110

1000

1001

1011

1010

Ora le combinazioni adiacenti sono in celle tutte fisicamente adiacenti, a patto che

si considerino tali anche quelle che si corrispondono tra due bordi opposti.

F3 • Sintesi di forme algebriche minime per le funzioni booleane

397

Si noti che in questa tabella le celle di ciascuna riga hanno in comune le combi-

nazioni di valori di B e B , che perciò si possono usare come coordinate di riga,

3

2

mentre quelle di ciascuna colonna hanno in comune le combinazioni di B B , che si

1 0

possono usare come coordinate di colonna. Ogni cella ha così le sue coordinate di

riga e di colonna che, messe insieme, formano esattamente una combinazione di va-

lori delle variabili.

Si possono dunque introdurre un’intestazione di riga e una di colonna con le rela-

tive coordinate delle celle e lasciare libero lo spazio al loro interno per copiarvi la co-

lonna dei valori assunti da qualunque funzione di 4 variabili (tabella F3.3): basta even-

tualmente rinominare le intestazioni e riportare all’interno di ciascuna cella il valore fk

della funzione assunto per la combinazione di valori che individua la cella. La nuova

Mappa

tabella è detta mappa di Karnaugh della funzione. Essa è ancora una tabella della ve-

di Karnaugh

rità ma ordinata in modo da rendere visivo il riconoscimento della maggior parte degli

uno, e quindi dei minterm, adiacenti.

B B

1 0

B B

00

01

11

10

Tabella F3.3

3 2

Tabella della verità

00

f

f

f

f

0

1

3

2

bidimensionale.

01

f

f

f

f

4

5

7

6

11

f

f

f

f

12

13

15

14

10

f

f

f

f

8

9

11

Naturalmente se le variabili sono solo tre la mappa si riduce della metà e, nel caso

di 5 variabili, la mappa raddoppia...

Su una mappa di Karnaugh si individuano facilmente gruppi di minterm semplifi-

cabili.

1) Riportare su mappa di Karnaugh la funzione di tabella F3.4;

ESEMPIO 3

2) individuare le coppie di minterm adiacenti;

3) eseguire le semplificazioni sulla prima forma canonica.

■

C

B

A

y

1. Data la disposizione in tabella delle tre variabili, si considera C come il bit più significa-

tivo dei numeri binari CBA, si predispone una mappa vuota, con solo le intestazioni C/BA e le

0

0

0

0

combinazioni di valori in codice Gray sui bordi (00, 01, 11, 10 per i valori di BA). Nella mappa

0

0

1

1

ciascuna cella è individuata da un numero formato dalla combinazione dei valori di C e BA.

Si copia in ciascuna cella il corrispondente valore della funzione ( f nella cella 0, ... f nella

0

1

0

1

0

7

cella 7). Si ottiene così la mappa di figura F3.1 .

0

1

1

0

Figura F3.1

1

0

0

1

BA 00

C

01

11

10

Mappa di Karnaugh

1

0

1

1

0

0

1

0

1

della funzione

1

1

0

1

di tabella F3.4.

1

1

1

0

1

1

1

1

0

■ 2. Le coppie di uno adiacenti sono segnate con delle curve idealmente chiuse: sono adiacenti

Tabella F3.4

anche il primo e l’ultimo 1 della seconda riga.

Funzione

Gli 1 che appartengono a più coppie corrispondono a minterm da usare eventualmente più volte

dell’esempio 3.

come nell’esempio 2. Le coppie di minterm adiacenti sono dunque le seguenti:

– –

–

–

– –

C B A e C B A;

C B A e C B A;

–

–

–

–

– –

C B A e C B A;

C B A e C B A.

■ 3. Si scrive la prima forma canonica della funzione:

– –

–

– –

–

–

–

y = C B A + C B A + C B A + C B A + C B A

In essa i primi due e gli ultimi due minterm sono coppie immediatamente semplificabili; il terzo

minterm, m , si può semplificare con il secondo, m , che va perciò utilizzato due volte.

1

5

398

Modulo F • Circuiti logici combinatori

Si ottiene:

y = ( C B– A– + C B– A) + ( C B– A + C– B– A) + ( C– B A– + C B A– ) = CB– + B– A + BA–.

La somma degli implicanti così ottenuta copre esattamente tutti gli 1 della funzione e

perciò ne è una forma equivalente. Si noti che la somma di ogni coppia di costituenti adia-

centi è un implicante che copre gli 1 associati ai due minterm, contiene solo la parte comune

dei costituenti, non contiene la variabile che nel passaggio da un costituente all’altro cambia.

Così da m = C B– A– e m = C B– A si ottiene m + m = CB–: la variabile A che nella cella 4 vale 4

5

4

5

0 e nella 5 vale 1 non compare nel risultato, mentre con la variabile C e la variabile B che val-

gono 1 e 0 si compone il nuovo costituente.

ESEMPIO

4

In figura F3.2 è definita la funzione f( C, B, A). B– A– e B– A sono le due coppie di implicanti evidenziate sulle colonne 00 e 01. Esse vengono da m + m e m + m e a loro volta sono adiacenti.

0

4

1

5

BA

La loro OR dà

00 01 11 10

B– A– + B– A = B– e copre le 4 celle associate ai minterm di cui è la somma.

C

Si noti che, se ci si muove all’interno del blocco delle 4 celle, le variabili C e A cambiano

0

1

1

1

1

mentre resta B = 0. Ora C e A sono sparite dal risultato che è B–.

1

1

1

0

0

Le due coppie adiacenti di celle si possono allora considerare come un unico blocco al quale

associare direttamente l’implicante

BA BA CB CB

B–.

Figura F3.2

Lo stesso discorso vale per la coppia di implicanti C– B– e C– B sulla riga 0; essi vengono da

Coppie di implicanti

m + m e m + m , si tratta ancora di implicanti adiacenti, la loro somma fa C–, copre il blocco di adiacenti ( B–A

– , B–A),

0

1

3

2

4 celle corrispondenti ai minterm di cui è la OR. Il risultato della semplificazione si può scrivere

( C–B– , C–B).

direttamente facendo la AND delle sole variabili che se ci si sposta all’interno di quel blocco

non cambiano.

BA 00

C

01 11 10

In entrambi i casi le due coppie adiacenti di celle si possono raccogliere in unico blocco (

0

1

1

1

1

fi-

gura F3.3); da ciascuno dei blocchi si ricava direttamente l’implicante che lo copre e infine si

1

1

1

0

0

scrive: f( C, B, A) = B–+ C–.

B

C

Figura F3.3

Blocchi di 4 minterm adiacenti e relativi implicanti B– e C–.

Si definisce sottocubo ogni blocco di 2k celle ciascuna adiacente a k celle del blocco.

Dai precedenti esempi discende la seguente regola:

È Aogni sottocubo corrisponde un implicante che lo copre esattamente: esso è uguale alla

AND delle sole variabili che, all’interno del blocco, mantengono un valore costante:

quelle che valgono 1 vi compaiono naturali, e quelle che valgono 0 vi compaiono negate.

La corrispondenza tra implicante e sottocubo consente di usare i due termini come

sinonimi.

La figura F3.4 mostra alcuni sottocubi corrispondenti a implicanti della funzione di 4 variabili

ESEMPIO

5

assegnata nella mappa.

Al sottocubo più ampio corrisponde l’implicante D che è l’unica variabile che al suo interno non

cambia. Al sottocubo di 4 celle in basso a sinistra corrisponde DB–, le altre due variabili cam-

biano all’interno di esso. Ai sottocubi di due celle sulle righe 00 e 10 corrispondono gli impli-

canti D–C– B e D C– B che sono anche adiacenti; essi si possono perciò fondere in un unico sotto-

cubo di 4 celle dando così l’implicante C–B.

BA

Figura F3.4

00

DC

01 11 10

Sottocubi per la

00

0

0

1

1

funzione y( ).

01

0

0

0

0

11

1

1

1

1

10

1

1

1

1

y()

F3 • Sintesi di forme algebriche minime per le funzioni booleane

399

F3.3 Minimizzazione della forma OR di AND

Maurice

Karnaugh, fisico,

mediante mappa di Karnaugh

ricercatore,

docente di

Un implicante di una funzione si dice primo se il corrispondente sottocubo non può es-

informatica

(New York, 1924)

sere coperto da un sottocubo più grande.

Un implicante primo è anche essenziale se copre qualche 1 che non è ricoperto da al-

cun altro implicante primo.

Nella figura F3.5 tutti gli implicanti evidenziati sono primi; quelli in azzurro sono anche es-

ESEMPIO

6

senziali, quello in nero non lo è.

BA 00

DC

01 11 10

00

1

0

0

0

01

1

0

1

1

11

1

0

1

1

Figura F3.5

10

1

0

0

0

Implicanti primi

y

essenziali e non.

()

La ricerca mediante mappa di Karnaugh di una forma minima OR di AND per una

funzione consiste nel realizzare una copertura degli 1 della funzione con il minimo nu-

mero possibile di sottocubi quanto più possibile ampi. Si comincia individuando tutti

Ricerca di una

forma minima

gli implicanti primi essenziali, poi si sceglie il più piccolo insieme di implicanti primi

in grado di completare la copertura della mappa.

Le figure F3.6 e F3.7 propongono due coperture diverse per la stessa funzione y. Gli implicanti

ESEMPIO

7

nelle colonne 01 e 10 sono essenziali. Si ottengono perciò due forme minime:

– –

–

–

– – –

–

y = C B + B A + BA

e

y = CA+ B A + BA

BA

BA

00

C

01

11

10

00

C

01

11

10

0

1

1

0

1

0

1

1

0

1

1

0

1

0

1

1

0

1

0

1

Figura F3.6

Figura F3.7

Copertura col minimo numero di sottocubi.

Copertura col minimo numero di sottocubi.

Si determini la forma OR di AND minima per la funzione di figura F3.8.

ESEMPIO

8

■ La mappa della funzione può esser coperta dai 3 implicanti primi ed essenziali indicati in fi-

gura. Si ha perciò:

–

–

– –

y = B + B B + B B .

1

3 2

2

0

B B

1 0

Figura F3.8

B B

00 01 11 10

Copertura

3 2

00

1

1

0

1

di y, esempio 8.

01

1

1

1

1

11

1

1

0

0

10

1

1

0

1

400

Modulo F • Circuiti logici combinatori

Calcolare una forma minima per la funzione f = ∑ (1, 4, 5, 6, 7, 9, 10, 11, 13, 14, 15).

ESEMPIO

9

■ Si compila la mappa di Karnaugh della funzione e si individua una copertura della mappa

mediante il minor numero possibile di sottocubi di massima estensione. In figura F3.9 gli im-

plicanti utilizzati sono primi ed essenziali e sono sufficienti a coprire la mappa. Si procede poi

alla individuazione delle espressioni algebriche di ciascun implicante primo essenziale e al suo

inserimento nella somma logica richiesta:

–

–

y = B B + B B + B B

3 2

1 0

3 1

Figura F3.9

B B

1 0

Copertura

B B

00 01 11 10

3 2

di y, esempio 9.

00

0

1

0

0

01

1

1

1

1

11

0

1

1

1

10

0

1

1

1

ESEMPIO

10

Calcolare una forma minima per la funzione f = ∑ (0, 2, 3, 4, 5, 7, 13, 15).

■ In figura F3.10 è riportata la mappa di Karnaugh per la funzione assegnata. La figura ne pro-

pone inoltre una copertura. Gli implicanti primi corrispondenti ai sottocubi di due celle non

sono essenziali poiché i loro 1 sono coperti anche da altri implicanti primi. Un’altra scelta però

avrebbe richiesto un implicante in più.

Si ottiene infine:

– – –

– –

y = B B B + B B + B B B

3

1

0

2 0

3

2 1

Figura F3.10

B B

1 0

Copertura

B B

00 01 11 10

3 2

di y, esempio 10.

00

1

0

1

1

01

1

1

1

0

11

0

1

1

0

10

0

0

0

0

F3.4 Minimizzazione della forma AND di OR

mediante mappa di Karnaugh

Per calcolare una forma minima AND di OR di una funzione si può molto semplice-

mente lavorare sul complemento della funzione data, determinare per essa una forma

minima OR di AND e poi applicarvi un negatore e il teorema di De Morgan.

Si determini una forma minima AND di OR per la funzione y( ) definita in

ESEMPIO

11

tabella F3.5.

C

B

A

y

■ Dalla mappa di Karnaugh della funzione negata, figura F3.11, si ricava la forma minima

– –

0

0

0

0

y( ) = CA + B; da questa, per la doppia negazione e il teorema di De Morgan, si ottiene:

– –

–

–

0

0

1

1

y( ) = CA · B = ( C + A) · B

0

1

0

0

BA

0

1

1

0

00

C

01

11

10

0

1

0

1

1

1

0

0

1

1

0

1

1

1

0

0

1

1

1

1

0

0

Tabella F3.5

Figura F3.11

1

1

1

0

Funzione y( ) di esempio 11.

Copertura di

, esempio 11.

y( )

F3 • Sintesi di forme algebriche minime per le funzioni booleane

401

In alternativa si applica adattandolo il discorso fatto nel precedente paragrafo con-

siderando i maxterm e gli 0 al posto dei minterm e degli 1 e sottocubi di celle con zero

e corrispondenti implicanti-OR al posto di implicanti-AND.

La regola per ricavare gli implicanti OR che coprono esattamente un sottocubo di 0

diviene:

È a ogni sottocubo di 0 corrisponde un implicante-OR che lo copre esattamente.

Esso è uguale alla OR delle sole variabili che all’interno del blocco mantengono

un valore costante: quelle che valgono 0 vi compaiono naturali e quelle che val-

gono 1 vi compaiono negate.

Si determini una forma minima AND di OR per la funzione definita in tabella F3.5.

ESEMPIO 12

■ Si compila la mappa di Karnaugh della funzione (figura F3.12), si esegue una copertura dei

suoi 0 con il minimo numero di sottocubi ampi quanto più possibile, si scrivono le espressioni

–

degli implicanti-OR corrispondenti ai sottocubi: ( C + A) è l’implicante con due 0, B copre il sot-

tocubo con quattro 0. Infine si scrive il prodotto logico degli implicanti-OR:

–

y( ) = ( C + A) · B

BA

Figura F3.12

00

C

01

11

10

Copertura degli

0

0

1

0

0

zero con il minimo

numero di

1

1

1

0

0

sottocubi.

Si noti che la funzione assegnata è la stessa dell’esempio precedente e che questo diverso me-

todo porta alla medesima soluzione.

F3.5 Alee statiche e copertura ridondante

Il circuito elettronico che mette in atto la forma minima trovata per una funzione può

presentare qualche problema non trascurabile a causa dell’alea statica. Questo può av-

venire quando il valore di una variabile cambia e, corrispondentemente, sulla mappa di

Karnaugh si attraversa il confine tra due sottocubi.

Dalla mappa di Karnaugh della funzione y in figura F3.13 si è ricavata la sua forma minima

– –

–

–

ESEMPIO 13

y = CA + BA + BA . Si esamini graficamente l’andamento dei segnali nel corrispondente circuito

logico quando dalla combinazione di valori CBA = 001 si passa alla combinazione CBA = 000 .

■

Figura F3.14

Nel passaggio dalla prima alla seconda combinazione resta B = 0 quindi l’uscita della terza

Ð Ð

Alea statica nel

AND, e terzo ingresso della OR, resta al livello 0. Inizialmente l’uscita di C A vale 0 e quella di

–

passaggio di CBA

B A vale 1. Dopo il cambiamento del valore di A i valori in uscita delle due AND si scambiano.

da 001 a 000.

In entrambe le situazioni l’uscita della OR dovrebbe restare 1. Il problema si pone nel transito-

rio tra una situazione e l’altra.

La figura F3.14 mostra l’andamento dei segnali: a causa del ritardo di propagazione attraverso

A

la porta NOT sull’ingresso A la prima AND tarda a passare al livello 1 mentre la seconda ha già

raggiunto il livello 0. Come conseguenza sull’uscita della OR si manifesta un breve impulso

verso il basso.

A

CA

BA 00

C

01

11

10

0

1

1

0

1

B A

Figura F3.13

1

1

0

1

y

Mappa dell’esempio 13.

t

402

Modulo F • Circuiti logici combinatori

Il problema si risolve con una copertura ridondante della mappa inserendo un im-

plicante di raccordo tra i due sottocubi. Nel caso dell’esempio 13 si introduce l’impli-

cante C– · B– corrispondente al sottocubo tratteggiato: nel passaggio tra le due celle 001

e 000 esso resta uguale a 1 e quindi garantisce che durante il transitorio l’uscita y man-

tenga il livello alto.

F3.6 Mappe di Karnaugh per funzioni

di più di 4 variabili

I valori delle variabili sui bordi della mappa bidimensionale sono ancora riportati se-

guendo la numerazione in codice Gray; ora però vanno individuate righe e colonne

adiacenti non immediatamente visibili.

ESEMPIO

14

La figura F3.15 mostra una mappa di Karnaugh in cui è definita una funzione di 5 variabili. Si

noti la sequenza secondo il codice Gray sulla riga di intestazione delle colonne. In questa rap-

presentazione sono adiacenti anche le colonne simmetriche rispetto alla linea che divide in due

la mappa, pertanto i raggruppamenti delle colonne 1 e 3 e quelli delle colonne 5 e 7 formano un

unico implicante primo, B .

0

La forma minima così ottenuta è:

y = B B– + B + B– B B + B– B B–

4

1

0

4 3 1

3 2

1

Figura F3.15

B B B

2 1 0

Copertura

B B

000 001 011 010 110 111 101 100

4 3

con implicanti primi

00

0

1

1

0

0

1

1

1

di mappa

01

0

1

1

1

1

1

1

0

con 5 variabili.

11

1

1

1

0

0

1

1

1

10

1

1

1

0

0

1

1

1

B B

B

B B B B B B

4 1

0

4 3 1

3 2 1

ESEMPIO

15

Nella figura F3.16 è stata definita su mappa di Karnaugh una funzione di 5 variabili e ne è stata

effettuata la copertura. La corrispondente forma minima OR di AND è:

y = B– + B– B– B + B B–

0

4

2 1

2

1

B B B

2 1 0

Figura F3.16

B B

000 001 011 010 110 111 101 100

Copertura

4 3

00

1

0

1

1

1

0

1

1

con implicanti primi

01

1

0

1

1

1

0

1

1

di mappa

11

con 5 variabili.

1

0

0

1

1

0

1

1

10

1

0

0

1

1

0

1

1

B B B

B B

4 2 1

B 0

2 1

Il metodo delle mappe di Karnaugh si può ancora applicare senza eccessive diffi-

coltà quando le variabili sono 6. La mappa viene organizzata come in figura F3.17.

Con questo schema la funzione è suddivisa in 4 sottomappe di altrettante sottofunzioni

nelle quali due delle variabili sono, di volta in volta, tenute costanti.

Si potrebbe a questo punto applicare il teorema di espansione rispetto a queste va-

riabili e minimizzare solo le sottofunzioni, tuttavia su questo schema è ancora facile ri-

conoscere sottocubi di celle appartenenti a più sottomappe.

F3 • Sintesi di forme algebriche minime per le funzioni booleane

403

Figura F3.17

y()

B

0

1

Minimizzazione

4

su mappa

B

di Karnaugh

5

B B

1 0

di 6 variabili.

B B

00

01

11

10

10

11

01

00

3 2

00

1

1

1

1

01

1

1

1

1

0

11

1

1

1

1

10

1

1

10

1

1

11

1

1

1

1

1

01

1

1

1

1

00

1

1

1

1

In questa rappresentazione le celle appartenenti a sottomappe diverse ma in posi-

zioni simmetriche rispetto alle linee che dividono le quattro mappe sono adiacenti.

Per la funzione y definita in figura F3.17 i sottocubi di 4 celle raccolti sugli spigoli costituiscono

ESEMPIO

un unico implicante primo; lo stesso discorso vale per i sottocubi di due celle segnati sulle righe

16

011 e 111. Si ottiene:

y = B– B– + B B B + B– B B

3

1

3 2 0

4 3 0

Con un numero superiore di variabili l’individuazione di una copertura minima con

le mappe di Karnaugh diviene sempre più complicata. Esiste un altro metodo di calcolo

della forma minima, detto di Quine-Mc Cluskey; esso è più analitico, meno visivo, ma

più adatto al calcolo automatico.

F3.7 Condizioni di indifferenza

A volte, quando si definiscono le caratteristiche di un dispositivo logico, si esclude

qualche combinazione di valori in ingresso perché si ritiene impossibile il suo verifi-

carsi. Ciò lascia al progettista, per quelle combinazioni, la libertà di assegnare alla fun-

zione valori del tutto arbitrari. Inizialmente questi valori vengono indicati in tabella

con delle ‘ x’: sono dette condizioni di indifferenza, e il loro valore sarà assegnato in

base alle esigenze di minimizzazione.

Quando, in alternativa alla definizione mediante tabella della verità, si assegna una

funzione come somma dei suoi minterm, le condizioni di indifferenza vengono elen-

cate in una somma di eventuali minterm marcata dal pedice “Φ”.

Così l’espressione f( B , B , B , B ) = ∑(0, 2, 5, 7, 13, 15) + ∑

3

2

1

0

Φ(3, 4, 8, 10) defini-

sce una funzione i cui minterm sono quelli corrispondenti alle combinazioni indicate

dentro le parentesi di ∑( ), e tra le parentesi di ∑Φ( ) sono elencate le combinazioni di

valori in ingresso per le quali il valore della funzione non è stato assegnato.

Le condizioni di indifferenza consentono spesso una maggiore semplificazione

della forma algebrica che realizza la funzione.

404

Modulo F • Circuiti logici combinatori

Si calcoli una forma minima per la funzione f(B , B , B , B ) = ∑(0, 2, 5, 7, 13, 15) + ∑

ESEMPIO

17

3

2

1

0

Φ(3, 4,

8, 10) definita in modo incompleto.

■ Si compila la mappa di Karnaugh della funzione segnando con delle × le celle in cui il valore

della funzione non è stato assegnato (figura F3.18).

Le celle 8 e 10, con la ×, vengono raccolte con le celle 0 e 2 per formare il sottocubo degli spi-

goli.

Si decide così la copertura indicata in figura. Questo significa che, ora, per le combinazioni 8 e

10 che sono state incluse in un sottocubo è assegnato alla funzione il valore 1, mentre per le

combinazioni 3 e 4, che non sono state incluse in alcun sottocubo, alla funzione è assegnato il

valore 0.

La forma minima per la funzione è dunque:

– –

f( ) = B B + B B

2 0

2

0

Figura F3.18

B B

1 0

Copertura minima

B B

00 01 11 10

3 2

di mappa

00

1

0

x

1

con condizioni

01

x

1

1

0

di indifferenza.

11

0

1

1

0

10

x

0

0

x

f()





F3 • Sintesi di forme algebriche minime per le funzioni booleane

405

Esercizi di verifica

Esercizio 1

Semplificare le seguenti espressioni:

–

–

1) XYZ + XY Z + XYZ

– – –

– – –

– –

–

2) AB C D +ABC D +ABC D +ABCD

citazioni

– – – – – –

– –

– –

3) AB C D +AB CD + AB CD + ABC D

– –

–

–

– –

4) ABC D +ABCD + ABCD + ABCD + AB CD

[ Risultati: 1) XZ + XY; 2) A– C– D + A– BC– + A– BD; 3) AC– D– + B– CD–; 4) A– BD + ABC + ACD–]

Eser

Esercizio 2

Compilare la mappa di Karnaugh della funzione f6E(B2, B1, B0) .

Esercizio 3

Rappresentare su mappa di Karnaugh i minterm delle espressioni dell’esercizio 1.

Esercizio 4

Dei seguenti implicanti di funzioni di 4 variabili mostrare i corrispondenti sottocubi.

–

1) B 3 B 1

2) B 0

–

3) B 3 B 2 B 1

–

–

4) B 3 B 2 B 0

Esercizio 5

Elencare tutte le possibili coppie di minterm adiacenti della funzione f(B2, B1, B0) = ∑(0, 2, 4, 6, 7) ; da ciascuna di esse ottenere un implicante con due variabili; poi formare tutte le possibili coppie adiacenti di implicanti con due variabili e semplificare ancora.

Esercizio 6

Della funzione f 34FF(B3, B2, B1, B0) :

a) individuare implicanti primi e primi essenziali;

b) scrivere la forma minima OR di AND;

c) trasformare il circuito definito dalla forma minima in NAND di NAND.

[ Risultati: b) f( ) = B3 + B2 B–1 B0 + B–2 B1]

Esercizio 7

Della funzione f(B2, B1, B0) = ∑(0, 2, 4, 6, 7) trovare, mediante mappa di Karnaugh, le possibili forme minime.

[ Risultati: b) f( ) = B–0 + B–2 B1]

Esercizio 8

Calcolare, mediante mappa di Karnaugh, una forma minima per la funzione f(B4, B3, B2, B1, B0) = ∑(30, 28, 27,

22, 20, 16, 14, 12, 9, 7, 5, 1, 0) .





406

Modulo F • Circuiti logici combinatori

Esercizio 9

Della funzione f8BAB(B3, B2, B1, B0) :

a) individuare implicanti primi e primi essenziali;

b) scrivere la forma minima OR di AND;

c) trasformare il circuito definito dalla forma minima in NAND di NAND.

[ Risultati: b) f() = BÐ1 BÐ0 + B2 B1 + B3 BÐ0]

citazioni Esercizio 10

Eser Della funzione f34BF(B3, B2, B1, B0) :

a) individuare implicanti primi e primi essenziali;

b) scrivere le forme minime OR di AND.

[ Risultati: b) f() = BÐ2 B0 + B2 BÐ1 B0 + B3 BÐ0 + B3 B2;

f() = BÐ2 B0 + B2 BÐ1 B0 + B3 BÐ0 + B3 B1]

Esercizio 11

Della funzione f(B3, B2, B1, B0) = ∑(0, 1, 5, 6, 7, 12, 15) calcolare, mediante mappa di Karnaugh, una forma minima, individuare poi le possibili alee statiche ed eliminarle mediante ridondanza della copertura.

Esercizio 12

Della funzione y53H(C, B, A) :

a) scrivere la forma minima OR di AND;

b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[ Risultati: a) y = CÐ A + CB; b) y = CÐ A + CB + BA]

Esercizio 13

Della funzione y55CC(D, C, B, A) :

a) scrivere la forma minima OR di AND;

b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[ Risultati: a) y = DBÐ + DÐ A; b) y = DBÐ + DÐ A + BÐ A]

Esercizio 14

Calcolare mediante mappa di Karnaugh una forma minima AND di OR della funzione:

f(B2, B1, B0) = ∑(1, 3, 4, 5, 6, 7) .

[ Risultati: f( ) = B2 + B0]

Esercizio 15

Della funzione f34FF(B3, B2, B1, B0) :

a) individuare implicanti-OR primi e primi essenziali;

b) scrivere la forma minima AND di OR.

[ Risultati: b) f() = ( D + C + B)( D + CÐ + BÐ)( D + CÐ + AÐ);

f() = ( D + C + B)( D + CÐ + BÐ)( D + BÐ + AÐ)]

Esercizio 16

Della funzione f8BAB(B3, B2, B1, B0) :

a) individuare implicanti-OR primi e primi essenziali;

b) scrivere la forma minima AND di OR.

[ Risultati: b) f() = ( B1 + BÐ0)( B3 + B2 + BÐ1)( B2 + BÐ1 + BÐ0);

f() = ( B1 + BÐ0)( B3 + B2 + BÐ1)( BÐ3 + B2 + BÐ0)]





F3 • Sintesi di forme algebriche minime per le funzioni booleane

407

Esercizio 17

Della funzione f34BF(B3, B2, B1, B0) :

a) individuare implicanti-OR primi e primi essenziali;

b) scrivere le forme minime AND di OR.

[ Risultati: b) f() = ( B3 + B2 + B1)( B3 + B–2 + B–1)( B2 + B–1 + B–0)( B3 + B–2 + B0);

f() = ( B3 + B2 + B1)( B3 + B–2 + B–1)( B2 + B–1 + B–0)( B3 + B1 + B0)]

citazioni

Esercizio 18

Della funzione y53H(C, B, A) :

a) scrivere la forma minima AND di OR;

Eser

b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[ Risultati: a) y = ( C + A)( C– + B); b) y = ( C + A) ( C– + B) ( B + A)]

Esercizio 19

Della funzione y55CC(D, C, B, A) :

a) scrivere la forma minima AND di OR;

b) individuare eventuali alee statiche e, se ci sono, proporre una adeguata copertura ridondante.

[ Risultati: a) f() = ( B3 + B0)( B–3 + B–1); b) f( ) = ( B3 + B0)( B–3 + B–1)( B–1 + B0)]

Esercizio 20

Applicare alla funzione di 5 variabili y55C66A7A( ) il teorema di scomposizione funzionale, applicare poi alle sottofunzioni la minimizzazione con mappe di Karnaugh per ottenere un’espressione nella forma OR di AND.

[ Risultati: b) f() = B–4 ( B3 B–2 B–1 + B–1 B0 + B–3 B0 + B3 B2 B1 B–0) +

+ B4 ( B1 B–0 + B2 B–0 + B3 B–2 B1 + B–2 B–1 B0)]

Esercizio 21

Calcolare una forma minima OR di AND per la funzione di 5 variabili y558C667F( ) .

[ Risultati: a) y = B–4 B–3 B0 + B–4 B3 B–1 B–0 + B3 B2 B–1 + B4 B–1 B0 + B4 B3 B1 + B4 B1 B–0]

Esercizio 22

Calcolare una forma minima OR di AND per la funzione parzialmente definita:

f(B3, B2, B1, B0) = ∑(0, 2, 6, 8, 13, 15) + ∑Φ(3, 4, 7, 10) .

[ Risultati: a) f( ) = B–2 B–0 + B–3 B1 + B3 B2 B0]

Esercizio 23

Calcolare una forma minima AND di OR per la funzione parzialmente definita:

f(B3, B2, B1, B0) = ∑(0, 2, 6, 8, 14, 15) + ∑Φ(3, 4, 7, 10, 13) .

[ Risultati: a) f( ) = B–2 B–0 + B–3 B1 + B2 B1]





408

Modulo F • Circuiti logici combinatori

Test di verifica

Quesiti a risposta aperta

1.

Definire e proporre un esempio di due minterm adiacenti.

2.

Definire e proporre un esempio di sotto-cubi adiacenti.

citazioni 3. Dare una definizione di implicante ed esemplificare nel caso di una funzione di tre variabili.

4.

Distinguere tra implicanti, implicanti primi e implicanti essenziali.

Eser 5. Dire perché in genere è possibile semplificare una forma canonica.

6.

Dire perché in una mappa di Karnaugh per i valori delle variabili si segue l’ordine della numerazione in co-

dice Gray.

7.

Descrivere il procedimento di riduzione di un’espressione algebrica booleana mediante mappa di Karnaugh.

8.

Spiegare perché a una forma minima AND di OR di una funzione si può giungere mediante individuazione

degli implicanti primi della sua negata.

9.

Spiegare cosa sono e come si sfruttano le condizioni di indifferenza.

10. Dire come si può applicare il metodo delle mappe di Karnaugh a una funzione espressa mediante suoi impli-

canti non necessariamente primi. Proporre un esempio.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Due implicanti sono adiacenti se:

a hanno tutte le variabili ma differiscono solo per una di esse.

b hanno le stesse variabili.

c corrispondono a due 1 adiacenti sulla mappa di Karnaugh.

d hanno le stesse variabili e differiscono solo per una di esse.

2. Nella semplificazione della somma di due implicanti con le stesse variabili:

a si applicano la proprietà distributiva e la legge di annullamento.

b si applicano le proprietà distributiva e di idempotenza.

c si applicano le proprietà di assorbimento e idempotenza.

d si applica il teorema di adiacenza.

3. La proprietà di idempotenza è utile nella semplificazione di espressioni perché:

a si possono aggiungere minterm alla prima forma canonica.

b si può utilizzare più volte un implicante per semplificarlo con più implicanti a esso adiacenti.

c si può ridurre una forma canonica fino a ottenere un’espressione minima.

d la somma di più implicanti uguali non cambia.

4. Un implicante di una funzione di 3 variabili corrisponde a un sottocubo di:

a 23 celle, ciascuna delle quali è adiacente a 3 celle del sottocubo.

b 2 k celle, con k ≤ 3, ciascuna delle quali è adiacente a 3 celle del sottocubo.

c 2 k celle, ciascuna delle quali è adiacente a 3 celle del sottocubo.

d 2 k celle, con k ≤ 3, ciascuna delle quali è adiacente a k celle del sottocubo.





F3 • Sintesi di forme algebriche minime per le funzioni booleane

409

5. Un sottocubo di una mappa di 4 variabili:

a può includere da 1 a 24 celle, tutte tra loro adiacenti.

b può includere 2 n celle, con n ≤ 4, ciascuna delle quali è adiacente, a n celle dello stesso sottocubo.

c può includere 2 n celle con n ≤ 4.

d corrisponde a un implicante con lo stesso numero di variabili.

6. Un implicante primo essenziale:

citazioni

a è una AND di tutte le variabili che all’interno del sottocubo non variano.

b è l’unico sottocubo che copre in modo esclusivo qualche minterm.

Eser

c copre il più grande sottocubo che contiene qualche 1 non coperto da altri implicanti primi.

d è un implicante primo indispensabile per scrivere l’espressione algebrica di una funzione.

7. Un implicante primo:

a corrisponde a un sottocubo che non è ricoperto da un sottocubo più grande.

b è una AND di tutte le variabili che copre il massimo numero di uno.

c è una AND col minimo numero possibile di variabili necessario a coprire un sottocubo.

d è una OR che copre il massimo numero di zero di una funzione.

8. Per ottenere una forma minima AND di OR di una funzione:

a occorre effettuare una copertura degli zero della mappa di Karnaugh della funzione.

b è sufficiente trovare una forma minima per la funzione negata.

c occorre effettuare una copertura degli zero della funzione con gli implicanti-OR primi essenziali e col mi-

nimo numero di implicanti-OR primi.

d occorre effettuare una copertura degli zero della funzione con gli implicanti-OR primi essenziali e primi.

9. Quando nella minimizzazione si utilizzano le condizioni di indifferenza:

a si decide che per le corrispondenti combinazioni di valori la funzione assumerà il valore 1.

b si assegna alla funzione il valore 1 per le combinazioni che corrispondono a condizioni di indifferenza incluse nella copertura della funzione e 0 per quelle non incluse.

c le si inglobano tutte in sottocubi il più possibile ampi.

d si decide in modo arbitrario il valore che la funzione assumerà per ciascuna di esse.

10. La forma minima di una funzione nella forma AND di OR e quella nella forma OR di AND:

a si ottengono una dall’altra per semplice applicazione del teorema di De Morgan.

b sono uniche.

c sono uniche se discendono solo da implicanti primi essenziali.

d sono uniche se ottenute da implicanti primi e primi essenziali.





410 F4 Circuiti combinatori

integrati di base

Le funzioni combinatorie si realizzano sia ricorrendo alle tecniche di sintesi e minimizzazione, sia

mediante scomposizioni e utilizzo di circuiti integrati come il multiplexer o il decoder.

Alcune funzioni di uso più ricorrente sono realizzate in circuiti integrati utili per costruire circuiti

più complessi. In genere questi circuiti hanno la caratteristica comune della modularità cioè

con più moduli uguali se ne può costruire uno con la stessa funzione ma con maggior numero

di ingressi e di uscite. Al progettista conviene conoscerne la disponibilità e le potenzialità appli-

cative di questi circuiti. L’analisi della loro struttura logica ne consente una piena comprensione

ed è anche un ottimo esercizio di approfondimento delle tecniche fin qui esaminate.

F4.1 Multiplexer o selettore di linee

I multiplexer integrati si distinguono per la famiglia tecnologica di appartenenza, per

numero di ingressi, di abilitatori, e per il tipo di circuito di uscita.

L’integrato 74xx253

L’integrato 74xx253 è un ‘dual 1 of 4 data selector/multiplexer’. Esso contiene due se-

lettori di 4 linee (1 of 4) ciascuno. Essi condividono i selettori. Le rispettive uscite 3-

state sono controllate ciascuna da un proprio abilitatore attivo al livello basso. Con i se-

lettori si sceglie una tra 4 coppie di linee d’ingresso e la si invia sulle due linee d’uscita.

La figura F4.1 mostra la piedinatura e lo schema funzionale di questo integrato.

13 12 11 10

2 14

3 4 5 6

Figura F4.1

Integrato 74253.

I 3 I 2 I 1 I 0 S 1 S 0 I 3 I 2 I 1 I 0

b)

a)

15

OE 2

OE 1

1

Y 2

Y 1

9

7

VCC = 16

GND = 8

Espansione

Se dai due mux nello stesso integrato se ne vuole ottenere uno con doppio numero di li-

nee di ingresso si procede come in figura F4.2.

Si collegano tra loro le due uscite (il che è consentito perché sono uscite 3-state e

perché se ne abiliterà una sola alla volta). Dei due ingressi delle OR che vanno a con-

trollare gli ingressi di abilitazione, uno è usato da abilitatore OE di tutto il circuito,

l’altro è usato come ulteriore ingresso di selezione S : poiché questo giunge naturale alla

2

OR che controlla il circuito a) e negato all’altra, quando è S = 1 si abilita il mux b); e

2

quando è S = 0 si abilita il mux a).

2

F4 • Circuiti combinatori integrati di base

411

OE

Figura F4.2

Utilizzazione

dell’integrato 74253

S 2

come MUX 1 of 8.

I 7 I 6 I 5 I 4 S 1 S 0 I 3 I 2 I 1 I 0

I3 I2 I1 I0

b)

a)

OE 2

OE 1

Y 2

Y 1

Y

Coerentemente con i valori assunti da S S S conviene rinominare come I

gli in-

2 1 0

7..4

gressi di dato del mux abilitato da S = 1.

2

Se le uscite dei due mux non fossero di tipo 3-state, per ottenere l’unica uscita ri-

chiesta occorrerebbe metterle in OR.

Il circuito ottenuto è a sua volta espandibile con la stessa tecnica or ora proposta.

F4.2 Decoder e Demultiplexer

La tabella F4.1 definisce un decoder ‘da 2 a 4’ con abilitatore e uscite attivi al livello

basso. Ora, presa una qualunque delle uscite y–k, si può osservare che quando è selezio-

nata essa vale 1 se è E = 1 e 0 se E = 0.

Si può perciò descrivere lo stesso dispositivo con la tabella F4.2, equivalente alla

precedente tabella, e interpretare E come una linea di dato in ingresso D che viene in-

dirizzata da S S a una delle quattro uscite. Da questo punto di vista il decoder esegue

1 0

la funzione opposta del multiplexer; da qui il secondo nome, demultiplexer, o breve-

mente, demux.

E– S

S

y–

y–

y–

y–

Tabella F4.1

S

S

y–

y–

y–

y–

Tabella F4.2

1

0

3

2

1

0

1

0

3

2

1

0

Tabella

Tabella

1

x

x

1

1

1

1

0

0

1

1

1

E–

di decoder da 2 a 4.

di demux da 1 a 4.

0

0

0

1

1

1

0

0

1

1

1

E–

1

0

0

1

1

1

0

1

1

0

1

E–

1

1

0

1

0

1

0

1

1

1

1

E–

1

1

1

0

1

1

0

1

1

1

Poiché questi dispositivi sono spesso utilizzati per selezionare chip di memoria o per

instradare dati verso il giusto destinatario, il significato del codice posto sugli ingressi di

selezione è il più delle volte quello dell’indirizzo parziale del dispositivo che si va a se-

lezionare, perciò essi sono anche detti ingressi di indirizzo. Per lo stesso motivo una

delle caratteristiche importanti per questo tipo di dispositivi è il ritardo di propagazione.

L’integrato 74xx139

L’integrato 74xx139 è un “Dual 2-to-4 Line decoder/demux”. Esso contiene due cir-

cuiti logici identici e distinti il cui schema, insieme con l’indicazione dei numeri di pin,

è riportato in figura F4.3 ( Vcc e GND vanno ai pin 16 e 8). Per essi è valida la tabella

F4.2. Nel caso di tecnologia LS, se il carico ( RL e CL) è appropriato, il ritardo di pro-

pagazione va dai 24 ai 40 ns.

412

Modulo F • Circuiti logici combinatori

Figura F4.3

Integrato 74139.

S 1

y 3

2(14)

7(9)

S 0

1(15)

y 2

6(10)

y 1

E

5(11)

3(13)

y 0

4(12)

Espansione in parallelo

Utilizzando le due sezioni dell’integrato si può ottenere un decoder da 3 a 8 linee. Si

procede collegando in parallelo gli ingressi di selezione delle due sezioni e utilizzando

gli abilitatori per una nuova linea di selezione S .

2

La figura F4.4 mostra lo schema del circuito di espansione. In esso ciascun abili-

tatore viene pilotato da una OR con due ingressi. Un ingresso di una OR e un ingresso

dell’altra si collegano insieme e si utilizzano come unico abilitatore di tutto il circuito.

Il terzo segnale di selezione S va direttamente alla OR che controlla la sezione ‘0’ del-

2

l’integrato, mentre il suo complemento S– va all’altra OR che controlla la sezione ‘1’.

2

In tal modo, a circuito abilitato, quando è S = 0 “funziona” la sezione ‘0’ le cui

2

uscite resteranno indicate come y– ... y– , mentre con S = 1 è selezionata l’altra sezione

3

.

0

2

le cui uscite vengono rinominate come y– ... y– .

7

4

Questa tecnica si può naturalmente applicare ad altri decoder indipendenti.

Figura F4.4

E

E

y 7

Espansione

1

y 6

in parallelo

S 1

y 5

S

applicata

0

y 4

al decoder 74139.

S 2

E

y 3

S

0

1

y

S

2

1

y

S

1

0

S

y 0

0

Espansione con più livelli

Si considerino 5 decoder ‘1 of 4’ (come quello di una sezione del 74xx139) e si utiliz-

zino le 4 uscite di uno di essi per abilitare ciascuno degli altri 4 decoder (figura F4.5).

Si useranno gli ingressi di selezione del decoder più a monte come S e S mentre i de-

3

2

coder più a valle condivideranno gli ingressi S e S . In tal modo si ottiene un decoder

1

0

da 4 a 16 linee che ha anche un abilitatore, quello del decoder più a monte.

Si potrebbe applicare ancora la stessa tecnica controllando, da ciascuna delle 4

uscite dei decoder (3)...(0), un altro decoder da 2 a 4 linee e ottenendo così un decoder

con 64 linee d’uscita e 6 di selezione. Il limite sta nell’aumento del ritardo con cui il

circuito ottenuto risponde al cambiamento dei segnali in ingresso per cui il circuito po-

trebbe risultare non utilizzabile quando si richiedono prestazioni veloci.

La tecnica di espansione con più livelli si può applicare naturalmente ad altri deco-

der integrati.

F4 • Circuiti combinatori integrati di base

413

E

Figura F4.5

y 3

y 15

(3) y 2

y 14

Espansione

S

y

1

1

y 13

con più livelli

S

y

0

0

y 12

del decoder 74139.

E

y 3

y 11

(2) y 2

y 10

S

y 1

y

1

9

E

E

y

S

y

0

0

y

3

8

0 y 2

S

y

3

S 1

1

S 2

S

y

0

0

E

y 3

y 7

(1) y 2

y 6

S

y 1

y

1

5

S

y

0

0

y 4

S 1

S 0

E

y 3

y 3

(0) y 2

y 2

S

y 1

y

1

1

S

y

0

0

y 0

L’integrato 74xx138

L’integrato 74xx138 è un “1 of 8 Line Decoder/Demux”. Esso ha tre abilitatori, attivi due a

livello basso e uno al livello alto, tre ingressi di selezione, 8 uscite attive di livello basso.

Espansione

La disponibilità di più abilitatori rende semplice l’utilizzazione di due di questi inte-

grati per ottenere, con una semplice espansione in parallelo, un decoder da 4 a 16 linee.

Il quarto selettore si ottiene dall’abilitatore attivo al livello alto di uno collegato a un

abilitatore attivo al livello basso dell’altro.

L’integrato 4051

L’integrato 4051 è un “8-Channel Analog Multiplexer/Demultiplexer”. La figura F4.6 ne

riporta uno schema funzionale e la piedinatura. Esso è costituito da un decoder ‘da 3 a 8’

e da 8 switch analogici (o transmission gate) i cui terminali ‘out/in’ sono collegati su un’u-

nica linea X; il decoder controlla gli otto switch analogici chiudendone uno solo per volta.

Nell’utilizzazione come multiplexer, X ... X sono gli ingressi di dato, X è l’uscita; e

7

0

S ... S sono gli ingressi di selezione che decidono quale degli ingressi di dato può por-

2

0

tare il suo segnale su X.

Figura F4.6

X 4 X 5 X 6 X 7

1 5 2 4 in/out

Integrato 4051.

SW7

16

Vdd

SW

3 to 8

6

decoder

SW5

9

S

SW4

2

10

3

S

X

1

out/in

11

S 0

SW3

SW2

6

E

7

VEE

SW1

8

Vss

SW0

12 151413 in/out

X 2 X 1 X 0

414

Modulo F • Circuiti logici combinatori

Se si utilizza il dispositivo come demux, X è l’ingresso di dato, il cui segnale viene

dirottato su una delle uscite X ... X dagli ingressi di selezione. L’ingresso E è un abi-

7

0

litatore attivo a livello basso; se è al livello 1 logico tutti gli switch vengono aperti (e i

segnali di dato non passano). VDD e VSS sono i terminali di alimentazione; VEE regola i

valori minimo e massimo consentiti per i segnali di dato; per esempio se VDD = 5 V,

VSS = 0 V e VEE = –5 V il segnale analogico può assumere valori da + 5 V a

– 5 V.

Ciascun switch, quando è in conduzione, ha una resistenza di qualche centinaio di

ohm, mentre quando è aperto lascia passare correnti di dispersione molto piccole.

F4.3 Codificatore con priorità

Un codificatore produce in uscita il codice binario di n bit corrispondente a quello dei

suoi 2 n ingressi che è stato attivato. Si pensi per semplicità a un dispositivo (il codifi-

catore) che debba produrre il codice di due bit del tasto che viene premuto su un ta-

stierino con solo 4 tasti, T , T , T , T Supponendo che l’attivazione di un tasto porti a 0

1

2

3.

un livello alto il conduttore a esso collegato, il codificatore dovrebbe funzionare se-

condo la tabella F4.3.

Se il tastierino avesse 8 tasti il codificatore dovrebbe produrre codici di 3 bit,

I

I

I

I

B

B

3

2

1

0

1

0

se i tasti fossero 16 i bit dovrebbero essere 4, e così via.

0

0

0

1

0

0

Quando i tasti sono numerosi sia l’hardware della tastiera che il progetto del

codificatore si complicano a causa del gran numero di variabili. In questo caso

0

0

1

0

0

1

l’hardware si organizza in una matrice di conduttori isolati con un interruttore a

0

1

0

0

1

0

ciascun incrocio di una riga con una colonna, ciascun interruttore controllato

1

0

0

0

1

1

dalla pressione di un tasto stabilisce quando è chiuso il contatto tra la riga e la co-

lonna su cui è piazzato e il tutto viene controllato da un sistema sequenziale o a

Tabella F4.3

programma.

Codifiche

Quando i tasti sono pochi sia l’hardware della tastiera che il progetto del codifica-

corrispondenti

tore non sono complicati, tuttavia un dispositivo che funzioni secondo la tabella F4.7

all’attivazione

non è sufficiente perché non tiene conto dei seguenti problemi:

di un solo tasto.

l capita spesso di schiacciare insieme senza volerlo più tasti;

l quando non si schiaccia alcun tasto il codice in uscita deve essere diverso da qua-

lunque altro codice;

l il dispositivo così concepito non ha la caratteristica della modularità.

Il primo problema si risolve stabilendo che nel caso di più ingressi contemporanea-

mente attivi il codice prodotto sia quello del tasto cui è assegnato il numero più alto. Il

dispositivo diviene così un codificatore con priorità (priority encoder).

Il secondo problema pone la necessità di un ulteriore bit in uscita che segnali se il

codice in uscita corrisponde effettivamente a un tasto attivo in quel momento. Questa

uscita, indicata con GS (segnale di gruppo), non è altro che la OR degli ingressi I .. I .

3

0

Il terzo problema si risolve introducendo in ingresso un abilitatore Ei che abiliti il

circuito a produrre i suoi codici e aggiungendo un ulteriore uscita E 0

E

I

I

I

B

B

E GS

2

1

0

1

0

0

attiva solo quando il dispositivo è abilitato mentre gli altri ingressi

i

I 3

0

x

x

x

x

0

0

0

0

sono non attivi. Quest’ultimo segnale sarà usato per abilitare o no un

eventuale altro codificatore con priorità inferiore.

1

0

0

0

0

0

0

1

0

Si concepisce così la tabella F4.4; in essa la prima riga indica che

1

0

0

0

1

0

0

0

1

se il dispositivo è disabilitato le sue uscite sono tutte non attive; in

1

0

0

1

x

0

1

0

1

particolare la disabilitazione si propaga sull’uscita E . Nelle altre ri-

0

1

0

1

x

x

1

0

0

1

ghe il dispositivo è abilitato: nella seconda riga nessun ingresso Ii è

attivo, GS segnala il fatto con uno 0 e contemporaneamente l’uscita

1

1

x

x

x

1

1

0

1

E = 1 può abilitare un eventuale altro codificatore di priorità imme-

0

diatamente inferiore; nelle righe sottostanti qualche tasto è attivato,

Tabella F4.4

GS vale 1,

Tabella di un

E = 0 disabilita l’eventuale altro codificatore di priorità più bassa e B B

0

1 0

encoder con priorità.

fornisce il codice del tasto attivato.

F4 • Circuiti combinatori integrati di base

415

Le x in questa tabella non vanno confuse con condizioni di indifferenza per le fun-

zioni: esse infatti indicano più combinazioni delle variabili di ingresso.

Espansione

Con lo schema di figura F4.7 da due priority encoder se ne ottiene uno con un doppio

numero di ingressi. Esso si può ricavare dalle seguenti considerazioni.

1. Stabilito che il codificatore ( a) deve avere priorità su ( b) e rinominati con I , I , I , 7

6

5

I i suoi ingressi, si collega E

4

oa con Eib, così se ( a) sta ponendo in uscita un codice

disabilita ( b); se invece ( a) è abilitato ma gli altri suoi ingressi sono inattivi, abi-

lita ( b).

Ei

Ei

GS

Figura F4.7

GS

I 7

I3

Espansione

I 6

I2

(a)

di un encoder

I 5

I1

B 1

con priorità.

I 4

I0

B 0

B 2

E 0

B 1

E

GS

i

I 3

I 3

I 2

I 2

(b)

B 0

I 1

I

B

1

1

I 0

I

B

0

0

E 0

E 0

2. Il nuovo segnale di gruppo deve indicare che su uno o sull’altro dei due codificatori

c’e un codice valido, dunque è GS = GSa + GSb.

3. Occorre disporre di un terzo bit B in uscita e ottenere da questo e dai segnali B e

2

1

B dei due encoder i codici corrispondenti agli ingressi attivati. Poiché B deve va-

0

2

lere 1 tutte le volte che su ( a) c’è un codice valido, altrimenti deve valere 0, è

B = GS.

2

4. Se GSa = 1 i codici B B

, I , I , I e

2 1 aB 0 a corrispondono correttamente agli ingressi I 7

6

5

4

contemporaneamente sono B 1 b = B 0 b = 0; se GS = 1 ma GSa = 0 sono validi i codici formati da B B

= B

2

1 bB 0 b mentre B 1 a = B 0 a = 0. Dunque si deve porre B 1

1 a + B 1 b e

B = B

0

0 a + B 0 b.

Il dispositivo così ottenuto dispone ancora dei segnali GS ed E e perciò è a sua

0

volta adatto alla espansione.

Figura F4.8

8

V

8

GND

ss

Priority encoder

5

5

E

15

integrati.

i

E 0

4

D 7

4

D 7

3

D

GS

14

6

3

D 6

2

D

2

5

D 5

1

D

E

1

4

0

15

D 4

GS

14

13

D 3

13

D 3

12

D

Q 2

6

12

A

2

D

2

2

6

11

D

Q

11

A

1

1

7

D

1

1

7

10

D

Q 0

9

A

0

10

D

0

0

9

16

Vdd

16

VCC

4532

a)

b)

74LS148

416

Modulo F • Circuiti logici combinatori

L’integrato 4532

L’integrato CMOS 4532, figura F4.8 a, è un “8-BIT Priority Encoder”, con ingressi e

uscite tutti attivi al livello alto. L’espansione a 16 ingressi viene fatta in modo del tutto

simile a quello sopra descritto.

L’integrato 74xx148

L’integrato TTL 74xx148, figura F4.8 b, è un priority encoder con 8 linee di ingresso,

tre linee d’uscita per il codice binario, un ingresso di abilitazione, i segnali E e GS

0

per l’espansione. Ingressi e uscite sono tutti attivi al livello basso.

F4.4 Decoder-driver per display con 7 segmenti

Per visualizzare cifre decimali, o anche esadecimali, si ricorre a dispositivi a LED o a

LCD, nei quali ciascuna cifra viene costruita mediante segmenti che si illuminano o si

scuriscono disegnando così la cifra richiesta.

Esistono integrati adatti al controllo di display a LED a catodo comune, o ad anodo

comune, altri ancora sono adatti al controllo di display a LCD.

Display a LED

In un display a sette segmenti costruito con LED (figura F4.9) i diodi sono disposti in

modo da formare, se tutti accesi, la cifra 8.

Figura F4.9

Struttura

a

a

a

di display

con 7 segmenti

a LED.

f

f

f

b

b

b

g

g

g

e

c

e

e

c

c

d

d

d

Anodo Comune

Catodo Comune

Ciascuno dei segmenti è costituito da uno o più LED e tutti i segmenti sono colle-

gati insieme dal lato del catodo o dal lato dell’anodo. Nel tipo a catodo comune il ca-

todo va collegato a massa e i segmenti si accendono se il loro terminale viene collegato

attraverso un adeguato resistore a una tensione positiva. Nel tipo ad anodo comune l’a-

nodo va collegato a una tensione positiva e i catodi vanno collegati a massa attraverso

un resistore. I dispositivi di questo tipo sono robusti, poco sensibili alle condizioni di

temperatura e offrono una buona visibilità della cifra in essi rappresentata, però richie-

dono per ciascun segmento una corrente dell’ordine di una decina di mA, con conse-

guente consumo delle batterie eventualmente usate.

Display a cristalli liquidi, LCD

I display a LCD sono più delicati, il range di temperatura richiesto per il loro funziona-

mento è più ristretto, le cifre rappresentate sono meno visibili, devono essere controllati

con impulsi senza componente continua; in compenso richiedono correnti molto basse.

Essi sono composti da due superfici di vetro separate da uno strato di circa 10 μm di un

materiale che ha caratteristiche intermedie tra quelle di un cristallo e quelle di un liquido

e che agisce diversamente sulla luce polarizzata a secondo che sia o no sottoposto a un

campo elettrico. La superficie posteriore dell’LCD, backplane, è in genere riflettente e su

F4 • Circuiti combinatori integrati di base

417

di essa è depositato un sottile strato conduttore, sull’altra superficie sono depositati dei

segmenti di conduttore, tanto sottili da essere trasparenti, ciascuno collegato a un suo ter-

minale. Il backplane costituisce l’elettrodo comune. Sui due vetri sono inoltre applicate

due pellicole polarizzanti della luce ruotate di 90 gradi l’una rispetto all’altra.

In assenza di campo elettrico la luce attraversa l’LCD che invece sotto l’azione di

un campo elettrico appare oscurato.

L’applicazione di un campo elettrico costante danneggia però l’LCD; una compo-

nente continua maggiore di 100 mV applicata tra il piano posteriore e un qualunque

suo segmento sulla superficie anteriore lo renderebbe definitivamente opaco. Per que-

sto motivo i segmenti dell’LCD che si vogliono visualizzare e il backplane devono es-

sere pilotati da due segnali a onda quadra in controfase (e quindi uno negato rispetto al-

l’altro) di frequenza compresa tra i 30 e i 150 Hz.

La quantità di energia consumata dagli LCD è molto inferiore a quella dei display

a LED che perciò sono stati sostituiti dagli LCD.

Gli integrati 74LS47 e 74LS48

Gli integrati 74LS47 e 74 LS48 sono “Decoders/Drivers BCD/7-Segment” per display a

LED, figura F4.10. Il primo è adatto per i display ad anodo comune, il secondo per quelli

a catodo comune. Nelle rispettive tabelle della verità, del tutto simili, le funzioni da a a g

del secondo sono esattamente il complemento di quelle del primo. La tabella F4.5 si rife-

risce al circuito 74LS47, in essa H e L indicano i livelli logici basso (Low) e alto (High).

3

Figura F4.10

LT

g

14

3

LT

g

14

4

RBI

f

15

4

RBI

f

15

Integrati

e

9

e

9

decoder/driver

6

B 3

d

10

6

B 3

d

10

BCD/7 segmenti.

2

B 2

c

11

2

B 2

c

11

1

B 1

b

12

1

B 1

b

12

7

B 0

a

13

7

B 0

a

13

Vcc=16

BI/RBO

4

Vcc=16

BI/RBO

4

GND=8

GND=8

74LS47

74xx48

LT RBI

B

B

B

B

/

a

b

c

d

e

f

g

Note

3

2

2

0

BI RBO

H

H

L

L

L

L

H

L

L

L

L

L

L

H

0

H

x

L

L

L

H

H

H

L

L

H

H H

H

1

H

x

L

L

H

L

H

L

L

H

L

L

H

L

2

H

x

L

L

H

H

H

L

L

L

L

H H

L

3

H

x

L

H

L

L

H

H

L

L

H

H

L

L

4

H

x

L

H

L

H

H

L

H

L

L

H

L

L

5

H

x

L

H

H

L

H

H

H

L

L

L

L

L

6

H

x

L

H

H

H

H

L

L

L

H

H H

H

7

H

x

H

L

L

L

H

L

L

L

L

L

L

L

8

H

x

H

L

L

H

H

L

L

L

H

H

L

L

9

H

x

H

L

H

L

H

H

H

H

L

L

H

L

H

x

H

L

H

H

H

H

H

L

L

H H

L

H

x

H

H

L

L

H

H

L

H

H

H

L

L

H

x

H

H

L

H

H

L

H

H

L

H

L

L

H

x

H

H

H

L

H

H

H

H

L

L

L

L

H

x

H

H

H

H

H

H

H

H

H

H H

H

blank

x

x

x

x

x

x

L

H

H

H

H

H H

H

BI

Tabella F4.5

H

L

L

L

L

L

L

H

H

H

H

H H

H

RBO

Tabella

dell’integrato

L

x

x

x

x

x

H

L

L

L

L

L

L

L

LT

7447.

418

Modulo F • Circuiti logici combinatori

Oltre agli ingressi per il codice BCD, B B B B , l’integrato ha altri due ingressi,

3

2

1

0

LT (Lamp Test) ed RBI (Ripple Blanking Input) e un ingresso/uscita BI / RBO

(Blanking Input / Ripple Blanking Output). Attivando LT (livello L), tutti i LED si de-

vono accendere: ciò indica che il display funziona correttamente. Attivando BI tutte le

uscite vengono disattivate spegnendo così tutti i LED. RBI ed RBO ven-

gono utilizzati quando si mettono insieme più decoder.

Uso delle funzioni RBI e RBO

Quando RBI è attivo (L), e B B B B = 0000, il display viene spento e il valore di RBI

3 2 1 0

si propaga sull’uscita RBO.

Per visualizzare numeri con più digit si devono mettere uno accanto all’altro più

display e i relativi decoder. RBI ed RBO sono stati progettati per evitare di visualizzare

gli zero (blanking = cancellare) non significativi, cioè gli zero che in un numero intero

precedono la prima cifra non nulla o quelli che dopo la virgola seguono l’ultima cifra

Figura F4.11

non nulla. Si consideri per esempio il circuito di figura F4.11 a e si supponga che in

Uso di RBI e RBO

ingresso ci sia il numero di 4 digit 0092: poiché è RBI = 0, la prima cifra 0 non si ac-

3

per spegnere

cende e

gli zero non

RBO = 0; poiché RBI è collegato a RBO anche la seconda cifra con il va-

3

2

3

significativi.

lore 0 resta spenta; il numero è dunque visualizzato come 92 .

RBI 3

B 3 B 2 B 1 B 0

RBI 2

B 3 B 2 B 1 B 0

RBI 1

B 3 B 2 B 1 B 0

RBI 0

B 3 B 2 B 1 B 0

GND

RBO 3

a...g

RBO 2

a...g

RBO 1

a...g

,

7

7

7

7

a)

b)

B 3 B 2 B 1 B 0 RBI

B

B

B

–1

3 B 2

B 1 B 0 RBI–2

3 B 2

B 1 B 0 RBI–3

3 B 2

B 1 B 0 RBI–4

GND

, RBO–1

a...g

RBO–2

a...g

RBO–3

a...g

RBO–4

a...g

7

7

7

7

Nel caso di cifre frazionarie il collegamento tra gli RBI e RBO (figura F4.11 b)

deve partire dalla cifra meno significativa; in tal modo, per esempio, il numero 0.1200

sarà visualizzato come .12. Il percorso dei collegamenti RBI-RBO dalla forma ondeg-

giante spiega il motivo del termine inglese “ripple”.

L’integrato 9368

L’integrato 9368 è un decoder BCH-7 segmenti a catodo comune. BCH sta per Binary

Code Hexadecimal, esso cioè traduce il numero binario acquisito in un codice adatto

per la sua visualizzazione in esadecimale su un display a catodo comune (le sue uscite

a... g sono attive a livello alto) e, quando attive, si comportano come generatori di cor-

rente da 20 mA, perciò si possono direttamente collegare (senza resistori) ai pin del

display. La figura F4.12 mostra lo schema funzionale del circuito e i caratteri esadeci-

mali corrispondenti ai codici binari.

In questo circuito il codice in entrata passa inizialmente attraverso 4 latch control-

lati dall’abilitatore LE attivo al livello basso. LE sta per Latch Enable.

F4 • Circuiti combinatori integrati di base

419

0

1

2

3

4

5

6

7

Figura F4.12

Integrato 9368

3

LE

g

14

e sue rappresentazioni

5

RBI

15

f

dei codici esadecimali.

e

9

6

B 3

d

10

2

B 2

c

11

8

9

10

11

12

13

14

15

1

B

b

12

1

7

B

a

0

13

VCC = 16

BI/RBO

4

GND = 8

Dei latch ci si occuperà più avanti, qui è sufficiente sapere che “latch” significa ser-

ratura con scatto: quando la porta di un appartamento si chiude a causa d’una corrente

d’aria, resta chiusa e l’evento resta così memorizzato; la porta però non risponde più

alle sollecitazioni finché il meccanismo non viene sbloccato.

In elettronica un latch è un dispositivo che quando è abilitato (LE attivo) scatta ad

ogni nuovo valore presente sul suo ingresso di dato e quando è disabilitato (LE non at-

tivo) non sente più i cambiamenti su quell’ingresso ma mantiene in uscita l’ultimo va-

lore memorizzato.

Con questa funzione l’integrato 9368 consente di effettuare letture del valore di un

dato che sta velocemente cambiando. Per esempio se il dato proviene da un cronome-

tro è possibile effettuare letture di tempi parziali ponendo di volta in volta il pin3, LE

a livello alto, cioè disabilitando i latch interni.

Gli integrati 4543 e 74HCT4543

Gli integrati 4543 e 74HCT4543 sono “BCD to 7-Segment Latch/Decoder/Driver for

LCD” realizzati entrambi in tecnologia CMOS; il secondo è compatibile TTL. La fi-

gura F4.13 ne riporta la piedinatura, lo schema funzionale e le cifre formate in corri-

spondenza agli ingressi BCD da 0 a 9. Per gli altri valori le uscite restano non attive.

9

a

Figura F4.13

4

D

D

BCD

10

b

Integrato 4543,

2

Latch

Display

C

a

9

C

To

11

c

sua struttura,

3

Driver

B

b

10

B

7-Seg.

12

d

visualizzazioni.

5

A

c

11

A

Decoder

13

e

d

12

15

f

e

13

14

g

6

Ph

f

15

7

BL

g

14

LE

1

LE

BL

Ph

Vdd=16

Vss=8

4543

0

1

2

3

4

5

6

7

8

9

BL è un ingresso di Blanking ed è attivo al livello alto, LE è il latch enable ed è attivo

al livello alto.

Con Ph = 0 le uscite a... g sono attive al livello alto e il circuito può pilotare display

a LED con catodo comune. Con Ph = 1 le uscite a... g si invertono, cioè sono il com-

plemento di quelle ottenute con Ph = 0, sono attive al livello basso e possono pilotare

display a LED con anodo comune.

Per pilotare un display a LCD l’ingresso Ph (fase), altre volte indicato con DF

(Display Frequency), deve ricevere un’onda quadra e deve anche essere connesso al

backplane del display.

420

Modulo F • Circuiti logici combinatori

a

BCD to 7seg.

decoder

a

Ph

a'

b

f

b

b'

c

g'

c'

d

g

d'

e

g

e'

f

f'

g

+5

g'

e

c

g-Ph

Ph

–5

d

backplane

Figura F4.14

Dal punto di vista logico le cose funzionano così (figura F4.14): le uscite, a'... g', del

Logica del display

circuito di decodifica interno all’integrato vanno ciascuna a una porta XOR a due in-

driver dell’integrato

gressi; all’altro ingresso delle XOR va il segnale Ph; se ora, per esempio, si ha g' = 1, la

4543, ed esemplifi-

XOR si comporta come un negatore del segnale Ph, la sua l’uscita g sarà un’onda qua-

cazione

dra di fase opposta a quella di Ph, la tensione applicata tra l’elettrodo g e il backplane

del controllo

sul segmento

del display, g – Ph, sarà un’onda quadra di ampiezza doppia rispetto a quella di Ph, e

g.

il segmento g è reso visibile. Se invece g' = 0 l’uscita g della XOR sarà uguale a Ph, tra backplane ed elettrodo risulterà applicata una differenza di potenziale uguale a 0, e il

segmento viene nascosto.

F4.5 Generatore-verificatore di parità

I sistemi digitali di trasmissione e ricezione di dati devono anche verificare che la tra-

smissione avvenga senza errori. Una verifica consiste nel controllare su ciascuna pa-

rola ricevuta, se il suo numero di bit di valore 1 è pari o dispari. Tra ricevitore e tra-

smettitore si stabilisce preliminarmente qual è il numero di bit di ogni parola tra-

Bit di parità

smessa, si stabilisce di aggiungere in coda a ciascuna parola un bit di parità e se il nu-

mero complessivo di 1 di ciascuna parola più il bit di parità deve essere pari o dispari.

Per esempio, stabilito che ciascuna parola è fatta di 4 bit più uno di parità, e che la pa-

rità deve essere pari, la parola 0111 viene trasmessa come 10111; il bit di parità in que-

sto caso deve valere 1 per rendere pari il numero complessivo di bit; se invece si stabi-

lisse una parità dispari la parola da trasmette è 00111.

Per potere effettuare il controllo di parità il circuito che trasmette deve aggiungere

a ogni parola il bit di parità e il circuito che riceve deve verificare la parità della parola

ricevuta.

Si supponga ora di voler calcolare se il numero di 1 contenuti in una parola AB di

due soli bit è dispari. La funzione d = A + B vale 1 proprio se in AB il numero di 1 è dispari (e vale 0 nel caso opposto) e il codice di 3 bit dAB avrà perciò un numero pari di

1. La funzione p = d indica invece con un 1 che AB ha parità pari, e il codice dAB contiene un numero dispari di 1. Se si è stabilito che ogni parola, incluso il bit di parità,

deve avere una parità dispari si dovrà spedire pAB se invece la parità deve essere pari

la parola da spedire sarà dAB.

Si è stabilito che ogni parola di due bit più il bit di parità deve avere un numero pari di bit. Si

ESEMPIO

1

calcoli il bit di parità da aggiungere a ciascuna parola del messaggio 00 10 11 01 e si scriva il

messaggio che deve essere ricevuto.

■ l Calcolo del bit di parità pari: 00 → d = 0; 10 → d = 1; 11 → d = 0; 01 → d = 1; l messaggio in ricezione: 000 110 011 101.

F4 • Circuiti combinatori integrati di base

421

Il discorso ora fatto è valido anche se la lunghezza delle parole da trasmettere è di 3 bit:

la funzione d = A + B C

+ (tabella F2.2) segnala con un 1 che ABC contiene un numero

dispari di 1 e con uno 0 che ne contiene un numero pari, perciò se si usa una parità pari

ogni parola deve essere composta come dABC....

Poiché per la XOR valgono le proprietà associativa e commutativa è possibile col-

legare in cascata XOR con tre ingressi per ottenere il calcolo della parità su parole con

più bit.

L’integrato 74HCT280

L’integrato 74HCT280 è un “9-bit Odd/Even Parity Generator/Checker” (genera-

tore/verificatore di parità dispari/pari). La documentazione tecnica dice che esso con-

tiene 4 XOR e una XNOR ciascuna con tre ingressi, collegate come in figura F4.15.

La figura riporta anche l’assegnazione dei pin. L’uscita e (even, pari) è il complemento

di d (odd, dispari). La XNOR serve a generare la funzione e. Con un numero pari di 1

in ingresso è e = 1 e d = 0, viceversa sono e = 0 e d = 1.

Se la parola su cui si vuole calcolare la parità ha un numero di bit inferiore a 9 gli in-

gressi non utilizzati vanno collegati a massa per evitare l’inserimento casuale di altri 1.

74xx280

A

Figura F4.15

y

8

1 d

A

B

Integrato 74280,

9

B

C

e sua struttura

10

C

interna.

11

D

e

5

d

12

D

E

y 2 d

13

E

F

d

6

e

F

1

G

2

H

4

I

G

y 3 d

H

V =14, GND=7

I

cc

Espansione

Si può riprodurre lo schema di espansione di figura F4.15 collegando le uscite d

(XOR) di 2 o più integrati 74280 ad altrettanti ingressi di un’altra XOR o di un altro

integrato 74280. La cosa funziona altrettanto bene se si ricorre a un numero pari di

uscite e. Nel primo caso si ottiene la disparità complessiva delle parole in ingresso,

nel secondo caso la parità.

F4.6 Comparatore

Il circuito di figura F4.16, simile a quello di figura F1.19 ma con le uscite attive al li-

vello alto, realizza la funzione di confronto tra i due bit in ingresso.

Il confronto tra due numeri di n bit si ottiene utilizzando n di questi blocchi oppor-

tunamente collegati ad altre porte logiche.

Si noti innanzi tutto che, se si vuole fare un veloce confronto tra due numeri aventi

lo stesso numero di cifre, conviene confrontare ordinatamente le singole cifre dei due

numeri cominciando dalle più significative. Se se ne trovano due che sono diverse il

confronto si conclude poiché il numero più grande è quello con la cifra maggiore. Se

le cifre confrontate sono uguali si passa a confrontare le successive. Se infine anche le

ultime cifre sono uguali lo sono anche i due numeri.

Si confrontino i numeri 99998888758466666 e 99998898758466666.

ESEMPIO 2

■ Si parte dalle cifre più significative; si incontrano quattro coppie di 9, due coppie di 8, poi un

8 e un 9, dunque il numero più grande è il secondo.

422

Modulo F • Circuiti logici combinatori

Figura F4.16

y A>B

Circuito logico

che confronta

due bit.

A

y A=B

B

y A<B

Il discorso è valido qualunque sia la base del sistema di numerazione posizionale. In

particolare un numero binario è più grande dell’altro se i bit più significativi lo sono,

oppure, nel caso questi risultino uguali, se i successivi bit più significativi lo sono ecc.

Il ragionamento corrisponde a un circuito logico che abilita il confronto tra i bit via

via meno significativi man mano che trova uguali i bit superiori, e che fa la OR dei ri-

sultati yA> B dei vari blocchi elementari usati.

Detti a = An... Ak ... A e b = B

i due numeri binari, e Y

0

n... Bk... B 0

a<b, Ya = b, Ya>b le

uscite del circuito comparatore, si possono trarre le seguenti conclusioni:

l si deve avere Ya = b = 1 se tutte le coppie di cifre ( Ak, Bk) dello stesso peso sono

uguali. Ciò significa che Ya = b deve essere il prodotto logico di tutte le uscite yk A = B; l deve risultare Ya

oppure se y

> b = 1 se yn A> B,

n A = B = 1 e yn-1 A> B, e così via…

l deve risultare Ya

oppure se y

< b = 1 se yn A< B,

n A = B = 1 e yn-1 A< B, e così via…

L’integrato 74HCT85

L’integrato 74HCT85, figura F4.18 a, è un comparatore di numeri di 4 bit con ingressi

Figura F4.17

di espansione IA> B, IA< B e IA = B che vengono “interrogati” se i numeri A e B in entrata Espansione

sono uguali. Se gli ingressi di espansione non vengono utilizzati del tutto, conviene

del comparatore

configurarli rispettivamente con 001; se serve solo un bit in più si utilizzano IA> B e IA< B

7485.

come bit meno significativi e si impone IA = B = 0.

Espansioni

A 24... A 21

a

y

#4

a>b

Uno schema di espansione del comparatore 7485 si rea-

B 24... B 21

b

ya<b

lizza mediante una cascata di integrati, innestando le

A 20

IA>B

ya=b

uscite del dispositivo che confronta il gruppo di bit meno

B 20

IA<B

IA=B

significativo sugli ingressi di espansione del dispositivo

che confronta il gruppo di bit immediatamente più signi-

ficativo.

Un altro modo per ottenere un comparatore più ca-

pace, otre che più veloce, è quello riportato nello schema

A 9... A 6

a

ya>b

A 3

ya>b

di figura F4.17 dove le uscite ya> b e ya< b degli integrati

#1

B 3

più a monte sono utilizzate come ingressi

B

y

y

A

9... B 6

a<b

b

a<b

k e Bk del

A

B 0

comparatore più a valle. Si può così ottenere un compa-

A

0

5

IA>B

ya=b

IA>B

ya=b

B 5

I

ratore di numeri da 25 bit con un ritardo nella risposta

A<B

IA<B

IA=B

IA=B

molto ridotto rispetto a quello di un corrispondente com-

paratore realizzato con integrati collegati in cascata.

L’integrato 74HCT688

A 4... A 1

a

ya>b

#0

L’integrato 74HCT688,

B

y

figura F4.18 b, è un compa-

4... B 1

b

a<b

ratore di numeri di 8 bit dotato solo di un abilitatore

A 0

IA>B

ya=b

B 0

IA<B

G e una sola uscita Y– A = B entrambi attivi al livello lo-

IA=B

gico basso.

F4 • Circuiti combinatori integrati di base

423

Il suo schema interno presenta due gruppi di 4 XOR che confrontano bit a bit ri-

spettivamente i bit A .. A con i bit B .. B e A .. A con B .. B ; le uscite di ciascun gruppo 7

4

7

4

3

0

3

0

vanno in una OR costruita con due NOR a 4 ingressi e una NAND a tre ingressi, uno

dei quali è abilitato da G. Se il dispositivo è disabilitato o se in una o più coppie AiBi i

bit sono diversi, la loro XOR dà 1 e la OR dà un 1 in uscita. Se il dispositivo è abilitato

e in ciascuna coppia AiBi i bit sono uguali, l’uscita del dispositivo dà 0.

a)

6

7

5

b)

19

Figura F4.18

Circuiti comparatori

integrati:

= B 0 < B 0 > B 0

74LS85

A

A

A

74LS688

P=Q

a) 74LS85;

b) 74LS88.

< B i = B i > B i

7

6

5

4

3

V cc

B 3 B 2 B 1 B 0 A 3 A 2 A 1 A 0

A

A

A

GND

V cc

Q Q

Q

Q

Q

A 2 A 1 A 0

P 7 P 6 P 5 P 4 P 3 P 2 P 1 P 0 G

GND

16

1

14

11

9

15

13

12

10

2

3

4

8

20

18 16

14

12

9

7

5

3

17

15

13

11

8

6

4

2

1

10

Espansione

Utilizzando due comparatori 74688 si collega l’uscita di uno sull’abilitatore dell’altro.

Si ottiene un comparatore di numeri di 16 bit: quello più a monte abilita il secondo se

è a sua volta abilitato e se i codici sui suoi ingressi sono uguali; il secondo integrato dà

in uscita uno zero se anche i suoi codici in entrata sono uguali.

La cosa può ripetersi abilitando il primo integrato con l’uscita di un altro compara-

tore ancora più a monte e così via. In alternativa, e se si devono usare più di due com-

paratori, conviene realizzare la OR delle loro uscite.

F4.7 Sommatori e generatori di riporto

Full adder

Si consideri l’operazione di addizione di due numeri binari, a e b, di n cifre. Si comin-

cia dalle cifre meno significative: A + B = S con riporto C , si continua con A + B +

0

0

0

1

1

1

+ C = S con riporto C , e così di seguito (figura F4.19).

1

1

2

Le operazioni si ripetono con le stesse regole partendo dalla cifra meno significa-

tiva. Per esempio alla somma delle cifre di posto 2, A + B , va aggiunto il riporto C ot-

2

2

2

tenuto dalla somma delle cifre di posto 1; il risultato dà un bit di somma, S , e un bit di

2

riporto, C . Il numero di due bit C S è proprio il risultato dell’addizione A + B + C .

3

3 2

2

2

2

Figura F4.19

La tabella F4.6 definisce le funzioni di riporto e di somma delle cifre di un generico

Operazione di

posto k ricavate semplicemente dalla somma dei bit in ingresso. Per esempio nell’ul-

addizione

tima riga si ha Ak + Bk + Ck = 11 b, dunque Ck = 1 e S

con 4 cifre.

+ 1

k = 1. Il circuito che esegue que-

ste funzioni è un full adder.

C 3 C 2 C 1

A 3 A 2 A 1 A 0 +

B

B

B

B =

C

3

2

1

0

k

Bk Ak Ck

S

+1

k

C 4 S

S

S

S

0

0

0

0

0

3

2

1

0

0

0

1

0

1

0

1

0

0

1

Ck+1

0

1

1

1

0

1

0

0

0

1

Ak

1

0

1

1

0

Bk

S

1

1

0

1

0

k

1

1

1

1

1

Ck

Tabella F4.6

Figura F4.20

Funzioni

Circuito logico di un full adder.

di un full adder.

424

Modulo F • Circuiti logici combinatori

Le forme algebriche per le due funzioni si ricavano direttamente dalla tabella con-

siderando separatamente e poi sommandoli i casi con Ck = 0 e Ck = 1:

C

+

+

k

= C–

+1

k · AkBk + Ck · [( AkBk) + ( Ak

Bk)] = C–k · AkBk + Ck · AkBk + Ck · ( Ak Bk)

S

+

+

k = C–k · ( Ak

Bk) + Ck · ( Ak Bk)

Si ottengono così le due espressioni:

C

+

k

= A

+ 1

k · Bk + Ck · ( Ak

Bk)

[F4.1]

S

+

+

k = Ck

Ak Bk

[F4.2]

e il corrispondente circuito di figura F4.20.

In esso si riconoscono due moduli identici contenenti una XOR e una AND le cui

funzioni sono quelle di un sommatore senza riporto in entrata, detto half adder.

Ripple adder

Con più full adder si possono realizzare sommatori di numeri con più bit. Con lo

schema di figura F4.21 si ottiene un sommatore di due numeri, ciascuno di 4 bit.

Ciascun full adder passa il suo riporto uscente al full adder immediatamente più signi-

ficativo. Il nome ripple adder di questo sommatore discende dall’andamento ondeg-

giante del collegamento tra i riporti.

In un ripple adder il giusto risultato è però disponibile solo dopo che il riporto del

primo elemento abbia avuto effetto sul secondo, e poi sul terzo e così via, perciò col

crescere del numero di bit il ritardo diviene inaccettabile.

Figura F4.21

A 3 B 3 C 3

A 2 B 2 C 2

A 1 B 1 C 1

A 0 B 0 C 0

Ripple adder.

C 4

S 3

C 3

S 2

C 2

S 1

C 1

S 0

Sottrazione

Un sommatore opera correttamente anche su numeri in complemento a due. Se perciò si

vuole effettuare l’operazione A – B tra due numeri in codice binario occorre rappresen-

tare – B nel suo codice complemento a due, poi si pongono A e – B sui rispettivi ingressi

del sommatore. In figura F4.22 mediante le XOR si ottiene il complemento a 1 di B e

lo stesso 1 che controlla le XOR si utilizza come riporto entrante sul sommatore, il che

equivale ad aggiungere 1 al numero B 3 B 2 B 1 B 0 , ottenendo così il codice in complemento a due di – B.

Figura F4.22

A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0

A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0

Schemi di circuiti

sottrattori in

complemento a due:

a) sottrattore a 4 bit;

b) sommatore-

CO

CI=1

sottrattore.

Sommatore

CO

CI

Sommatore

S 3 S 2 S 1 S 0

S 3 S 2 S 1 S 0

a)

b)

F4 • Circuiti combinatori integrati di base

425

Generatore e propagatore di riporto

L’espressione algebrica [F4.1] suggerisce che il riporto in uscita si genera quando A e B

k

k

valgono entrambi 1, oppure si ottiene per propagazione del riporto di ingresso se A + B

k

k

vale 1. Per questo motivo le due uscite di un half adder G = A · B e P = A + B sono k

k

k

k

k

k

detti generatore e propagatore di riporto. L’espressione del riporto in uscita diviene:

C

= G + P · C

[F4.3]

k + 1

k

k

k,

con:

G = A · B

e P = A + B

[F4.4]

k

k

k

k

k

k

Queste funzioni si utilizzano nei circuiti di calcolo anticipato del riporto per som-

matori di numeri binari con più cifre.

Look ahead carry

Se si utilizza più volte la relazione [F4.3], per ciascun riporto si può ottenere un’e-

spressione di due soli livelli di propagazione. I circuiti che realizzano queste espres-

sioni calcolano simultaneamente i vari riporti da passare agli ingressi dei full adder che

perciò vedono in anticipo il riporto da utilizzare e danno ciascuno autonomamente il

proprio risultato.

Si applica dunque la relazione C

= G + P · C al calcolo di C , poi di C , C , e

k + 1

k

k

k

1

2

3

così via:

C = G + P C ;

1

0

0

0

C = G + P C = G + P ( G + P C ) = G + P G + P P C ; 2

1

1

1

1

1

0

0

0

1

1

0

1 0

0

C = G + P C = G + P ( G + P G + P P C ) = G + P G + P P G + P P P C ; 3

2

2

2

2

2

1

1

0

1 0

0

2

2

1

2 1

0

2 1 0

0

C = G + P C = G + P ( G + P G + P P G + P P P C ) =

4

3

3

3

3

3

2

2

1

2 1

0

2 1 0

0

= G + P G + P P G + P P P G + P P P P C .

3

3

2

3 2

1

3 2 1

0

3 2 1 0

0

Si vede che l’espressione finale per ciascun riporto di indice k + 1 si può costruire

meccanicamente a partire dal generatore e dal propagatore di riporto di indice k: si ini-

zia con G + P G , si aggiungono via via prodotti con un propagatore in più e con un

k

k

k-1

generatore di indici sempre più bassi; l’ultimo termine è un prodotto di tutti i propaga-

tori per C :

0

C

G + P G

+ P P G

+ P P P G

+ …

k + 1 = k

k

k-1

k k-1

k-2

k k-1 k-2

k-3

+ P P

P G + P P

P P C

[F4.5]

k k-1... 1

0

k k-1... 1 0

0

Più in generale, se si indica C come riporto entrante in un generico sommatore ve-

n

loce, i riporti successivi saranno C

, C

,... , C

.

n + 1

n + 2

n + x

Per un sommatore a 4 bit con riporto in ingresso C si possono definire un generatore

n

e un propagatore di riporto di gruppo:

g = G + P G + P P G + P P P G

e p = P P P P

3

3

2

3 2

1

3 2 1

0

3 2 1 0

per poi scrivere in modo più semplice l’espressione del riporto in uscita:

C

= g + pC

n + 4

n

Il discorso si può estendere al caso di un sommatore di numeri di x bit e la relazione

diviene:

C

= g + pC

[F4.6]

n + x

n

Sommatori con look ahead carry

All’interno di un sommatore con look ahead carry ciascun modulo di somma tra due bit

produce il proprio generatore e il proprio propagatore di riporto che sono gli ingressi per

il generatore di riporto anticipato, e da questo riceve il proprio riporto in entrata.

426

Modulo F • Circuiti logici combinatori

Integrato 74xx283

Il 74xx283 è un sommatore da 4 bit con look ahead carry. La figura F4.23 ne riporta

la piedinatura.

Espansione

Utilizzando due integrati 74283 si collega l’uscita di riporto del meno significativo al-

l’ingresso del più significativo. Si ottiene così un sommatore di numeri di 8 bit. Il col-

legamento tra gli integrati è di tipo ripple.

Figura F4.23

74LS283

Figura F4.24

40182

Integrato 74283.

Integrato xx182.

5

A 1

3

G 0

CN+ X

12

3

A 2

3

G 1

CN+ Y

11

14

A 3

14

G

CN+ Z

9

2

12

A 4

5

G 3

S 1

4

P

7

S 2

1

4

P 0

G

10

6

B 1

S 3

13

2

P 1

2

B 2

S 4

10

15

P 2

15

B 3

6

P 3

11

B 4

13

Cn

7

C 0

C 4

9

Vcc=16; GND=8

Vcc=16; GND=8

Integrati 40182 e 74xx182

Gli integrati 40182 e 74xx182 sono generatori di riporto anticipato: il primo in tecnolo-

gia CMOS e il secondo in tecnologia TTL. Essi hanno la stessa piedinatura riportata in

figura F4.24 e circuiti logici praticamente uguali. Gli ingressi sono un riporto iniziale

Cn, e 4 coppie di generatori e propagatori di riporto attivi al livello basso G– , P– , G–

0

0

1

P– , G– , P– , G– , P– . Le uscite sono i riporti C

1

–

2

2

3

3

–

n + x, Cn + y, Cn + z, un generatore di riporto

G e un propagatore di riporto P anch’essi attivi al livello basso.

Per comprendere l’utilità di questi circuiti si supponga di disporre di 4 integrati

sommatori veloci rispettivamente di x, y, z e w bit che abbiano come uscite anche il generatore e il propagatore del riporto più significativi si supponga di voler realizzare con

essi un sommatore con un maggior numero di bit senza i ritardi dovuti all’espansione

di tipo ripple. Si utilizza allora un xx182: si collega l’ingresso Cn del sommatore meno

significativo con l’ingresso CN del generatore di riporto e si riportano ordinatamente le

uscite g

– e p– dei quattro sommatori sui corrispondenti ingressi del generatore di riporto.

Questo produce i riporti C

–

–

n + x, Cn + y, Cn + z per i tre sommatori più significativi e le fun-

zioni G e P da utilizzare per una ulteriore espansione.

In effetti Cn + x è il riporto calcolato in base a Cn e al generatore g e al propagatore di riporto p, del primo e meno significatico sommatore, è dunque il risultato di riporto

della somma dei primi x bit e va passato all’ingresso del secondo sommatore, e così di

seguito per Cn + y e Cn + z.

La figura F4.25 mostra i collegamenti di 4 sommatori veloci di 4 bit con il genera-

tore esterno di riporto. Ciascun sommatore provvede alla propagazione veloce del ri-

porto al suo interno, mentre il circuito esterno di look ahead carry provvede alla pro-

pagazione veloce dei riporti tra i sommatori.

Le uscite P e G servono per ulteriori espansioni. Si pensi a 4 gruppi, ciascuno co-

struito con un circuito come quello di figura F4.25, e ad un ulteriore integrato xx182

utilizzato per calcolare il riporto d’ingresso per ciascun gruppo, figura F4.26. Esso ri-

ceve lo stesso ingresso C del primo gruppo e i valori di P e G da ciascun gruppo, e

0

passa i valori di Cn + x, Cn + y e Cn + z ai tre gruppi più significativi.

F4 • Circuiti combinatori integrati di base

427

S 15-12 A 15-12 B 15-12 S 11-8 A 15-8 B 15-8

S 7-3 A 7-3 B 7-3

S3-0 A 3-0 B 3-0

Figura F4.25

Espansione

di sommatori

C

con generatore

12

C 8

C 4

C 0

g

p

g

p

g

p

g

p

di riporto anticipato

esterno.

p 3 g 3

C

p

n+12

2

g 2

C

p

n+8

1

g 1

C

p

n+4

0

g 0

P

C

G

n

In alternativa si può realizzare un’espansione di tipo ripple in cui il riporto uscente

Figura F4.26

Sommatore a 64 bit,

da ciascun gruppo è posto sull’ingresso di riporto del gruppo immediatamente più si-

realizzato con

gnificativo.

gli integrati 74181

e 74182.

74181

74181

74181

74181

74181

74181

74181

74181

74181

74181

74181

74181

C

C

C

C

C

C

o

n

n

n

n

n

Cn

C

C

C

n

n

n

Cn

Cn

Cn

P G

P G

P G

P G

P G

P G

P G

P G

P G

P G

P G

P G

P G

P G

P G

P

P

3

C

3

n+z

2

C

2

n+y

1

C

1

n+x

0 G 0

3 G

C

3

n+z P 3 G

C

3

n+z

P G

P

P

3

C

3

n+z

3 G 3

3 G

C

3

n+z P 2 G

C

2

n+y P 1 G

C

1

n+x P 0 G 0

C

C

n

n

Cn

P G

74182

P G

74182

74182

P G

74182

13

12

11

10

P 3 G

C

3

n+z P 2 G

C

2

n+y P 1 G

C

1

n+x P 0 G 0 Cn

74182

14

F4.8 Unità Aritmetico Logica (ALU) / Generatore

di Funzioni

Le 16 funzioni definibili tra due variabili binarie si possono applicare bit a bit su due

parole a e b aventi lo stesso numero di bit. Per esempio se a e b sono dati di 8 bit, a · b significa A · B , A · B , ..., A · B .

7

7

6

6

0

0

Con le conoscenze fin qui acquisite si può concepire un dispositivo dotato di selettori

che opera su due parole della stessa lunghezza in base alle funzioni selezionate.Una

unità aritmetico logica (ALU) è un circuito che oltre alle 16 funzioni logiche esegue

alcune operazioni di calcolo aritmetico disponendo dei necessari sommatori, di un ulte-

riore ingresso di riporto dei necessari selettori per scegliere la funzione che si vuole sia

eseguita.

Gli integrati 74181 e 40181

Gli integrati 74181 e 40181 sono unità aritmetico logiche / generatori di funzioni. Essi

operano su due parole da 4 bit di ingresso, A A A A e B B B B e sul riporto C

3 2 1 0

3 2 1 0

n. Le ope-

razioni logiche vengono eseguite bit a bit, cioè tra A e B , A e B ecc.; le operazioni arit-3

3

2

2

metiche sono invece eseguite sulle due parole da 4 bit calcolando anche i riporti.

La figura F4.27 riporta la piedinatura identica nei due integrati. Si notino le uscite

P– e G– per l’espansione con generatore di riporto esterno. Il dispositivo ha cinque in-

gressi di selezione: con l’ingresso M si seleziona il tipo di funzione da eseguire, logica

se M = H, o aritmetica se M = L; con i selettori S , S , S , S , si sceglie la particolare 3

2

1

0

funzione/operazione aritmetica.

428

Modulo F • Circuiti logici combinatori

La tabella F4.7 riporta le funzioni corrispondenti a ciascuna selezione. In essa dati

e uscite non di riporto sono considerati attivi al livello alto mentre i riporti in entrata e

in uscita sono attivi al livello basso. Le operazioni logiche sono indicate con i segni

consueti (il + indica OR, i segni ·, AND, sono sottintesi). Il segno ‘–’ indica sottrazione in complemento a due, e ‘più’ indica l’operazione di addizione. Per esempio, con MS S

3 2

S S = 00000 l’operazione scelta è AplusC

1 0

– n, e se Cn = 0 c’è riporto in entrata e il risul-

tato è Aplus1. A – B si ottiene come A + B + Cn, ciò richiede che Cn sia attivo.

Questi integrati dispongono anche di un’uscita UA = B ricavata come AND open-col-

lector delle uscite che segnala con un 1 l’uguaglianza delle due parole in ingresso.

Questa funzione va usata selezionando l’operazione aritmetica AminusB con un riporto

in ingresso C

F F F

n = 1 (non attivo) così se A = B si ottiene F

= 1111.

3 2 1 0

Per lo stesso circuito è data anche una seconda tabella valida quando siano consi-

derati come attivi al livello basso i dati e le uscite, e attivi al livello alto i riporti. Per

questa seconda tabella si rimanda al data sheet del dispositivo.

Dati attivi alti

74LS181

M = L

8

M

M = H

Funzioni Aritmetiche

3

S 3

Funzioni Logiche

4

S 2

P

15

S3 S2 S1 S0

C

S

n = H

Cn = L

5

1

G

17

6

S

L

L

L

L

0

A–

A

A più 1

CN+4

16

L

L

L

H

A + B

––––

A + B

( A + B) più 1

7

CN

A=B

14

L

L

H

L

A–B

A + B–

( A + B– ) più 1

18

B

L

L

H

H

0

– 1

0

3

20

B 2

L H

L

L

––

AB

A più AB–

A più AB– più 1

22

B 1

L H

L

H

1

B–

( A + B) più AB–

( A + B) più AB– più 1

B 0

F 3

13

L H

H

L

F

11

A + B

A – B – 1

A - B

2

19

A 3

F 1

10

L H

H

H

AB–

AB– – 1

AB–

21

A 2

F 0

9

H L

L

L

A– + B

A più AB

A più AB più 1

23

A 1

2

A

H L

L

H

0

A + B

–––––

A più B

A più B più 1

H L

H

L

B

( A + B– ) più AB

( A + B– ) più AB più 1

Vcc=24; GND=12

H L

H

H

AB

AB – 1

AB

H H

L

L

Figura F4.27

1

A più A

A più A più 1

Piedinatura degli integrati 74181 e 40181.

H H

L

H

A + B–

( A + B) più A

( A + B) più A più 1

H H

H

L

A + B

( A + B– ) più A

( A + B–) più A più 1

H H

H

H

A

A – 1

A

Tabella F4.7 Funzioni della ALU 74181.





F4 • Circuiti combinatori integrati di base

429

Esercizi di verifica

Esercizio 1

Scrivere l’equazione della funzione d’uscita di uno dei circuiti dell’integrato 74253 quando è abilitato.

citazioni

Esercizio 2

Scrivere l’equazione della funzione realizzata con il circuito di figura F4.2 quando è abilitato.

Eser

Esercizio 3

Scrivere l’equazione dell’uscita Y (E–, S, I1, I0) di un MUX 1 of 2 .

Esercizio 4

Utilizzando integrati 74157 realizzare un dispositivo in grado di selezionare una di due sorgenti di dato, ciascuna di 8 bit.

Esercizio 5

Scrivere l’equazione della funzione Y3 di figura F4.5.

Esercizio 6

Scrivere le equazioni delle uscite di un decoder 74138.

Esercizio 7

Utilizzando un integrato 74139 e un 7410 realizzare la funzione f(B2, B1, B0) = ∑(0, 3, 5, 6) . (Si utilizza il primo integrato per ottenere un decoder 3 -to- 8 . Esso fornisce tutti i minterm negati necessari, … si applica il teorema di De Morgan).

Esercizio 8

Mediante 3 integrati 74139 realizzare un decoder 4 -to- 16 (una sezione di un integrato va usata per controllare gli abilitatori degli altri 2 integrati).

Esercizio 9

Mediante 2 integrati 74139 e le necessarie porte logiche realizzare un decoder 4 -to- 16 .

Esercizio 10

Mediante un solo integrato 74138 e le necessarie porte logiche realizzare le funzioni ya = ∑(0, 3, 5, 6) ,

yb = ∑(1, 2, 4, 7) , yc = ∑(3, 5, 6, 7) .

Esercizio 11

Proporre uno schema logico per un decoder 4 to 16.





430

Modulo F • Circuiti logici combinatori

Esercizio 12

Utilizzare due encoder 4532 per ottenere un encoder con priorità di 16 ingressi.

Esercizio 13

Produrre lo schema del circuito logico del codificatore con priorità con 4 ingressi.

citazioni Esercizio 14

Eser Mediante porte logiche trasformare un encoder con priorità con 4 ingressi in un encoder a 6 ingressi.

Esercizio 15

Da un priority encoder con 8 ingressi ottenerne uno a 10 ingressi.

Esercizio 16

Progettare le funzioni a...g del decoder interno all’integrato 9368 (figura F4.12).

Esercizio 17

Produrre la tabella della verità di un verificatore di parità per parole di 3 bit, ed esprimere poi la forma algebrica della funzione d come somma dei suoi minterm.

Esercizio 18

Verificare il funzionamento di un generatore di parità realizzato con tre integrati 74280 se si portano le uscite dei primi due su altrettanti ingressi del terzo.

Esercizio 19

Utilizzare due integrati 7485 per ottenere un comparatore di due numeri binari di 8 bit.

Esercizio 20

Utilizzare due integrati 7486 e appositi integrati NOR e NAND per realizzare lo schema equivalente di un com-

paratore 74688.

Esercizio 21

Mediante un integrato 74688 realizzare un dispositivo in grado di riconoscere il codice di 8 bit 7B .

H

Esercizio 22

Realizzare un comparatore di numeri di 12 bit mediante tre integrati 7485.

Esercizio 23

Mediante tre integrati 74688 realizzare un comparatore di codici a 24 bit.





F4 • Circuiti combinatori integrati di base

431

Esercizio 24

Mediante un doppio multiplexer 1 of 2 e altre porte logiche realizzare un full adder (si utilizzi l’ingresso di ri-

porto come selettore).

Esercizio 25

Realizzare un sommatore di numeri di 4 bit mediante 4 full adder.

citazioni

Esercizio 26

Utilizzare due integrati 74283 per ottenere un sommatore di numeri da 8 bit ciascuno.

Eser

Esercizio 27

Proporre uno schema per la visualizzazione mediante 7 -segmenti dei codici in entrata e in uscita di un sommatore di numeri di 8 bit.

Esercizio 28

Utilizzare l’integrato 74182 e 4 full adder (con le rispettive funzioni intermedie P e G ) per ottenere un addizio-natore a 4 bit con look ahead carry.

Esercizio 29

Realizzare un circuito che effettua somme in complemento a due su numeri di 4 bit e segnala l’eventuale errore

di overflow.

Esercizio 30

Utilizzare 2 ALU 74181 e altrettanti integrati 74182 per realizzare una ALU che operi su parole di 8 bit.

Test di verifica

Quesiti a risposta aperta

1. Spiegare l’utilità degli abilitatori di un multiplexer integrato ai fini dell’espansione.

2. Utilizzare più mux con 2 ingressi e senza abilitatori per ottenere un mux con 4 ingressi.

3. Spiegare perché un decoder con abilitatore funziona anche da demultiplexer.

4. Descrivere in quali modi si può effettuare l’espansione di un decoder.

5. Spiegare la particolare funzione dei transmission gate nella realizzazione di un mux/demux a canali analogici.

6. Spiegare le funzioni dei segnali GS e E in un codificatore con priorità.

0

7. Descrivere un display con 7 segmenti a LED.

8. Descrivere un display con 7 segmenti a LCD.

9. Descrivere le funzioni LT, RBI, BI/RBO di un decoder per display con 7 segmenti a LED.

10. Produrre e descrivere uno schema in cui si applicano le funzioni RBI e RBO.

11. Descrivere la funzione del segnale ph in un decoder da BCD a 7 segmenti per LCD e spiegare perché questo tipo di decoder si può applicare anche a display a LED.

12. Spiegare i due principali modi in cui si può espandere un comparatore come l’integrato 7485.





432

Modulo F • Circuiti logici combinatori

13. Descrivere come si può utilizzare un comparatore 74688 come riconoscitore di un codice di più di 8 bit come

per esempio il numero A78 .

H

14. Descrivere le funzioni di un full adder.

15. Descrivere un sommatore di numeri di 8 bit realizzato con altrettanti full adder e spiegare i limiti di questo tipo di soluzione.

citazioni 16. Dire quale funzione ha il circuito di calcolo anticipato di riporto all’interno di un sommatore come il circuito integrato 74283.

17. Descrivere gli ingressi e le uscite che deve avere un generatore di riporto anticipato e dire con quali tipi di sommatore è utilizzabile.

Eser 18. Descrivere ingressi e uscite di una ALU come la 74281 indicandone le funzionalità e l’uso.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. I multiplexer all’interno di un integrato:

a si possono utilizzare tutti, l’uno indipendentemente dall’altro.

b dispongono di abilitatori che ne consentono l’espansione.

c dispongono sempre di abilitatori separati ma condividono i selettori.

d condividono gli abilitatori e i selettori.

2. Con un doppio multiplexer ‘1 di 4’ 74253:

a se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati a patto di mettere in OR le uscite Y.

b se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati e collegando insieme le uscite Y.

c se ne può fare uno ‘1 di 8’ sfruttando i due abilitatori separati e collegando insieme le uscite Y dato che sono di tipo open collector.

d se ne può fare uno ‘1 di 8’ utilizzando una OR per controllare i due abilitatori separati.

3. Per realizzare un dispositivo che, mediante dip-switch consenta di scegliere una tra le 256 funzioni di 3

variabili che può fornire, si utilizzano un integrato 74139, una NOT, una NAND con 8 ingressi e un dip-

switch con 8 interruttori collegati nel seguente modo:

a la NOT tra i due abilitatori, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND.

b la NOT tra i due abilitatori, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND.

c i due abilitatori insieme controllati dalla NOT, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli ingressi della NAND, pull-up sugli ingressi della NAND.

d la NOT tra i due abilitatori, i selettori con la stessa sigla insieme, gli switch tra le uscite dei decoder e gli ingressi della NAND.

4. L’abilitatore di un decoder consente di distinguere se il codice ai suoi ingressi è intenzionale o for-

tuito:

a perché tutte le uscite del decoder si attivano solo se esso è abilitato.

b perché il decoder attiva l’uscita corrispondente al codice entrante solo se è abilitato, altrimenti nessuna delle sue uscite viene attivata.





F4 • Circuiti combinatori integrati di base

433

c perché il valore dell’abilitatore segnala a chi osserva le uscite se il codice entrante è inserito volutamente.

d perché il decoder attiva solo l’uscita corrispondente al codice entrante.

5. In un codificatore con priorità:

a il segnale GS indica la presenza di almeno un ingresso attivo e serve ad attivare o disattivare eventuali codificatori con priorità maggiore.

b il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale Eo passa a eventuali codifica-citazioni

tori con priorità minore il valore dell’ingresso Ei.

c il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale Eo serve ad attivare o disattivare un eventuale codificatore con priorità minore.

Eser

d il segnale GS indica la presenza di almeno un ingresso attivo mentre il segnale Eo serve ad attivare o disattivare eventuali codificatori con priorità maggiore.

6. Un decoder da BCD-7 segmenti per LED a catodo comune:

a porta tutte le sue uscite al livello basso quando il codice entrante vale 8.

b porta al livello alto le uscite a, b, c, g se sugli ingressi c’è il codice 0111.

c porta tutte le sue uscite a... g e RBO al livello basso quando RBI = 0 e il codice entrante è 0.

d porta tutte le sue uscite al livello alto quando il codice entrante vale 8.

7. In un decoder da BCD-7 segmenti per LCD:

a il segnale ph va al back-plane e alle XOR che controllano i segnali a... g da mandare a ciascun segmento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’LCD giunga la negazione

di ph.

b il segnale ph va al back-plane e alle XOR che controllano i segnali a... g da mandare a ciascun segmento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’LCD giunga lo stesso segnale ph.

c il segnale ph va a ciascun segmento e alle XOR che controllano i segnali a... g da mandare a ciascun segmento; quelli di questi segnali che valgono 1 fanno sì che ai corrispondenti segmenti dell’ LCD giunga la ne-

gazione di ph.

d il segnale ph va alle XOR che controllano i segnali a.. g da mandare a ciascun segmento; quelli di questi segnali che valgono 0 fanno sì che ai corrispondenti segmenti dell’LCD giunga la negazione di ph.

8. Un verificatore di parità utilizza:

a la funzione XOR la quale dà un 1 in uscita se il numero di 1 ai suoi ingressi è pari.

b la funzione XOR la quale dà un 1 in uscita se il numero di 1 ai suoi ingressi è dispari.

c tre XOR le quali danno un 1 in uscita se il numero di 1 ai loro ingressi è dispari.

d la proprietà associativa della funzione XOR che dà uno 0 in uscita se il numero di 1 ai suoi ingressi è dispari.

9. Un comparatore è concepito sulla base del seguente ragionamento:

a tra due numeri il maggiore è quello che ha i digit più significativi più grandi.

b tra due numeri il maggiore è quello che ha il primo digit meno significativo maggiore.

c tra due numeri il maggiore è quello che ha il primo digit più significativo maggiore.

d tra due numeri il maggiore è quello che ha il primo digit più significativo minore.





434

Modulo F • Circuiti logici combinatori

10. Utilizzando due integrati 7485, per raddoppiare il numero di bit dei numeri da confrontare:

a si innestano le uscite dell’integrato più significativo sugli ingressi di espansione di quello meno significativo.

b si mettono in AND le uscite yA = B; si abilitano con l’uscita yA = B del più significativo i segnali yA> B e yA< B del meno significativo e li si mettono in OR con gli omologhi del più significativo.

c si mettono in AND le uscite yA = B; si abilitano con l’uscita yA = B del più significativo i segnali yA> B e yA< B del meno significativo e li si mettono in OR con gli omologhi del più significativo; si configurano con 001 gli in-citazioni

gressi di espansione IA> B, IA< B , IA = B dei due integrati.

d si innestano le uscite dell’integrato meno significativo sugli ingressi di espansione di quello più significativo.

Eser 11.Un full addercon ingressi A, B, Cnesegue la somma con riporto in ingresso di numeri di 1 bit dando in uscita:

a Cn = P + G • C

+

+

+

+ 1

n, S = A

B

Cn, dove P = AB e G = A B

b Cn

+

+

+

+ x = AB + ( A

B) Cn, S = A B Cn.

c Cn = G + P • C

+

+

+

+ 1

n, S = A

B

Cn, dove P = A B e G = AB

d Cn = P + G • C

+

+

+ 1

n, S = A

B

Cn, dove P = AB e G = A + B

12. In un full adder veloce 74283:

a i riporti sono calcolati tutti insieme da un circuito logico look ahead carry in base ai generatori e ai propagatori di riporto.

b i riporti sono calcolati tutti insieme da un circuito logico look ahead carry in base ai generatori, ai propagatori di riporto e al riporto in entrata.

c i riporti sono calcolati mediante i generatori, i propagatori di riporto e i riporti delle somme dei bit meno significativi.

d i riporti sono calcolati mediante i generatori di riporto anticipato.

13. Un circuito esterno di look ahead carry:

a calcola gli ingressi di riporto per ciascun blocco di somma più significativo in base al riporto iniziale entrante nel primo circuito sommatore meno significativo e ai generatori e propagatori di riporto uscenti da ciascun

sommatore.

b calcola gli ingressi di riporto per ciascun blocco di somma più significativo in base al riporto iniziale entrante nel circuito sommatore meno significativo e ai generatori e propagatori di riporto interni a ciascun sommatore.

c calcola i generatori e propagatori di riporto per ciascun blocco di somma in base anche al riporto iniziale entrante nel primo circuito sommatore.

d calcola i riporti finali per ciascun blocco di somma in base al riporto iniziale entrante anche nel primo circuito sommatore e ai generatori e propagatori di riporto interni a ciascun sommatore.





435

Attività di laboratorio

proposte F5

In questa sezione alcune esperienze sono dedicate alla verifica di proprietà algebriche, di

porte logiche, di circuiti integrati precedentemente presentati. Altre ripropongono le appli-

cazioni di MUX e decoder e i metodi di espansione di alcuni integrati di più frequente uso.

F5.1 Leggi di identità e annullamento,

concetto di abilitazione

La figura F5.1 mostra lo schema del circuito da realizzare. L’ingresso E fa da abilitatore.

Nella prima fase si può osservare che con E = 1 il LED resta spento qualunque cosa si

faccia sull’ingresso A della OR, mentre con E = 0 il LED risponde alle variazioni del-

l’ingresso A imposte tramite un cavetto con cui lo si collega e scollega con GND.

+VCC

Figura F5.1

Schema

per verificare

R

l’abilitazione

1

R 2

R 3

1 k

1 k

330

di una porta logica.

LED

A

2

3

E

1

2

y

74LS32

SW11

GND

Figura F5.2 a, b, c

Tracce sull’oscilloscopio:

a)

a) ingresso;

b) y con E = 0;

c ) y con E = 1.

b

c)



436

Modulo F • Circuiti logici combinatori

Si può poi ricorrere a un generatore di onda quadra e ad un oscilloscopio:

l predisporre il generatore di segnali per emettere un segnale a onde quadre di

ampiezza 5 V e frequenza 100 kHz e collegarne l’uscita al canale A dell’oscillo-

scopio e all’ingresso A della OR;

l collegare l’ uscita y della OR al canale B dell’oscilloscopio;

l predisporre la base dei tempi dell’oscilloscopio su 1 μs per divisione.

Infine, acceso il generatore di segnali, registrare sullo schema di figura F5.2 quanto

visto sullo schermo dell’oscilloscopio quando si pone E = 0 e quando si pone E = 1.

F5.2 Legge dei complementi, alea statica

La figura F5.3 mostra lo schema del circuito da realizzare.

Per rendere agevole l’osservazione si inseriscono 5 porte NOT in modo che il ri-

tardo tra i segnali A e A– sia 5 volte quello di una singola porta NOT.

Se si usano semplici TTL il ritardo di propagazione per ciascuna porta è dell’ordine

di 10 ns e il ritardo complessivo è di circa 50 ns.

Si utilizzano un generatore di onda quadra e un oscilloscopio:

l predisporre il generatore di segnali su una frequenza di 1 MHz e collegarne l’uscita

al canale A dell’oscilloscopio e all’ingresso A del circuito;

l collegare l’uscita y della AND al canale B dell’oscilloscopio;

l predisporre la base dei tempi dell’oscilloscopio su 0.1 μs per divisione.

VCC

Figura F5.3

Circuito

R

per l’osservazione

1

10k

dell’alea statica.

A

1

Y = A · A

1

2

11

10 9

8

2

3

A

7404

7404

A

7408

3

4

5

6

7404

7404

Registrare sullo schema di figura F5.4 quanto visto sullo schermo dell’oscillosco-

pio e valutare il ritardo di propagazione di una singola porta NOT.

a)

Figura F5.4 a, b

Tracce

b)

sull’oscilloscopio:

a) ingresso;

b) uscita y.



F5 • Attività di laboratorio proposte

437

F5.3 Teorema di De Morgan

Gli schemi a) e b) di figura F5.5 realizzano le funzioni A ⋅ B e A + B.

Ricavare sperimentalmente e compilare le tabel e F5.1 e F5.2 della verità delle due fun-

zioni. Commentare brevemente i risultati.

+VCC

+VCC

R 1

R 2

R 3

R 1

R 2

R 3

1k

1k

330

1k

1k

330

A

1

3

5

LED

A

4

LED

4

3

2

6

6

1

9

11

8

5

Y

13 2

Y

2

B 2

10

B

12

2

2

SW1

SW2

SW1

SW2

1

1

1

1

GND

GND

Figura F5.5

Schemi per la verifica del teorema di De Morgan.

A B

y Tabella F5.1

A B

y

Tabella F5.2

Tabella della

Tabella della

funzione

funzione

= ⋅B .

= + .

y A

y A B

F5.4 Circuito logico di un MUX 1 of 4

Realizzare il circuito di figura F5.6 per poi verificarne il funzionamento. Dopo il ca-

blaggio del circuito e la verifica delle sue varie parti, si stabilisce un valore per gli in-

gressi di selezione e si fanno variare uno per volta gli ingressi I per scoprire quale di

essi viene trasferito sull’uscita.

Registrare i risultati sulla tabella F5.3.

S 1 S 0

Tabella F5.3

S

S

y

1

0

Verifica

U2A

1

del circuito

I

2

12

3

13

di figura F5.6

74LS10

U1A

1

2

R 1 10k

74LS04

U2B

3

I

4

6

2

5

74LS10

9 U3B

U1D

y

9

8

10

8

12

R 2 10k

13

74LS04

74LS20

9 U2C

I

10

8

1

11

R

R

3 10k

R 6

7

10k

10k

1 U3A

I

2

0

4

6

5

74LS20

R

R

4 10k

5 330

+ VCC

Figura F5.6 Circuito logico di un mux 1 of 4.



438

Modulo F • Circuiti logici combinatori

F5.5 Circuito generatore di funzione

mediante MUX 1 of 8

Mediante gli switch del circuito di figura F5.7 si impone la tabella della verità della

funzione y( S , S , S ): un interruttore per ciascun ingresso D

2

1

0

i del MUX impone il va-

lore della funzione, uno 0 se è chiuso e un 1 se è aperto. In tal modo ciascuna combi-

nazione di valori S , S , S sui selettori del mux corrisponde in uscita al valore imposto

2

1

0

alla corrispondente linea d’ingresso del mux.

S 10k

330

+ VCC

GND

1 2

3

4 5

6

7

8

8 7

6

5 4

3

2

1

1

2

3

7

9

12

13

14

15

4

10

11

R

7

6

5

4

3

2

1

0

2

1

0

D

D

D

D

D

D

D

D

E

S

S

S

10k 16 15 14 13 12 11 10 9

9 10 11 12 13 14 15 16

74151

Y

+ V

W

CC

GND

5

6

y( S 2, S 1, S 0)

Figura F5.7

Generatore di funzione y( S , S , S ) realizzato con multiplexer 1 of 8.

2

1

0

Lo schema proposto suggerisce il posizionamento dei vari componenti sulla bread

board.

Il mux va abilitato mediante un ponticello tra il pin 7 e massa.

I livelli logici per gli ingressi S , S , S , inizialmente posti a 1 mediante resistori di

2

1

0

pull up, si impongono mediante ponticelli realizzati con fili rigidi.

Poiché il diodo LED è collegato all’uscita W, attiva al livello basso, esso si accende

quando y vale 1.

Verificare il funzionamento del circuito nella realizzazione delle funzioni y

,

E7H

y

, y

registrando i risultati sulle tabelle F5.4; in esse la prima colonna va compi-

ACH

85H

lata con la posizione di ciascuno switch ( SW … SW ).

1

8

SW S

S

S

Y

SW S

S

S

Y

SW S

S

S

Y

2

1

0

2

1

0

2

1

0

1

1

1

2

2

2

3

3

3

4

4

4

5

5

5

6

6

6

7

7

7

8

8

8

SW chiusi = 0, aperti = 1

SW chiusi = 0

SW chiusi = 0

Funzione E7H

Funzione ACH

Funzione 85H

a)

b)

c)

Tabelle F5.4 a, b, c Verifica delle funzioni realizzate col circuito di figura F5.7



F5 • Attività di laboratorio proposte

439

F5.6 Decoder/demultiplexer digitale

Dopo aver montato il circuito di figura F5.8 lo studente osservi:

1. decoder: i valori delle uscite y corrispondenti alle varie combinazioni degli in-

gressi di selezione, a) quando il decoder non è abilitato, b) quando il decoder è abi-

litato;

2. demultiplexer: per ciascuna combinazione di valori degli ingressi di selezione,

su quale delle uscite è trasferito il valore di E– che si fa variare azionando ripetuta-

mente l’interruttore.

Le osservazioni vanno registrate sulle tabelle F5.5 e F5.6.

Trarre poi brevemente le opportune conclusioni.

+ VCC

R

10k

R 330

74139

SW1

E

y

1

2

15

3

G

Y

9

3

Y 2

10

13

S

Y

1

B

1

Figura F5.8

14

S

A

Y

11

0

0

Circuito per

y 0

la verifica di un

GND

12

decoder/demux.

E– S

S y–

y–

y– y–

Tabella F5.5

S

S

y–

y–

y–

y–

Tabella F5.6

1

0

3

2

1

0

1

0

3

2

1

0

Tabella

Tabella

1

del decoder.

del demux.

0

F5.7 Espansione di decoder

Dopo aver montato il circuito di figura F5.9 verificare il funzionamento e registrare le

osservazioni sulla tabella F5.7.

Spiegare in una breve relazione quanto osservato sul funzionamento del circuito.

+ V

R 10 k

CC

R 330

S

S

S y–

y–

y–

y– y– y– y– y–

1

2

1

0

7

6

5

4

3

2

1

0

G

Y

7

3

Y 2 6

S

3

5

2

B

Y 1

1

2 A

Y

4

0

74LS04

2

74LS139

S 1

R 330

y 7

15 G

Y

9

3

Y 2 10

13

Y

B

1 11

S

14

12

0

Y

A

0

y 4

GND

Tabella F5.7

Figura F5.9 Espansione di decoder.

Tabella del circuito di figura F5.9.



440

Modulo F • Circuiti logici combinatori

F5.8 Comparatore digitale

Sul circuito di figura 5.10 esaminare il funzionamento dell’integrato 7485 quando sui

suoi ingressi B e A si impongono le coppie ( B, A) di numeri: ( F, E), ( F, F), ( A, B), ( A, A): a) con ingressi di espansione IA> B = L, IA< B = L, IA = B = H.

b) con ingressi di espansione IA> B = H, IA< B = L, IA = B = L.

c) con ingressi di espansione IA> B = L, IA< B = H, IA = B = L.

Registrare le osservazioni nella tabella F5.8 sotto predisposta e commentare bre-

vemente i risultati.

+ V

Figura F5.10

CC R 10k

Circuito per la verifica del componente 7485.

SW1 DIP-4

74LS85

1

1

8

2

7

1

3

6

B 3

4

5

14

B

D 3

11

2

B

9

1

U

5

A>B

B 0

D 2

6

U

15

A=B

7

A

U

D 1

13

3

A<B

A 2

R 330

SW2 DIP-4

12

A 1

1

1

8

10

A

2

7

0

3

6

4

5

I A>B I A=B I A<B

+ V

4 3 2

CC

R 10k

R 10k

GND

IA>B IA=B IA<B B A UA>B UA=B UA<B

L

H

L

H

L

L

L

L

H

Tabella F5.8

Verifica del comparartore 7485.



F5 • Attività di laboratorio proposte

441

F5.9 Espansione di un comparatore digitale

Realizzare l’espansione di figura F5.11 e verificare il funzionamento del circuito

quando si inseriscono ai suoi ingressi le coppie ( B, A) di valori (0 F, 1 E), (1 F, 1 F), (1 A, 0 B), (0 A, 0 A). Registrare i risultati delle prove effettuate in tabella F5.9.

+ VCC

R 10k

SW1 DIP-4

74LS85

1

1 8

2

7

1

+ V

3

6

B

CC

3

4

5

14

11 B 2

D 3

9 B 1

5

B

U

0

A>B

D 2

6

U

15

A=B 7

A

U

D 1

13

3

A<B

A 2

R 330

SW2 DIP-4

12 A 1

1

1 8

10 A

2

7

0

3

6

4

5

I A>B I A=B I A<B

4 3 2

GND

R 10k

SW1

1

2

R 10k

B 0

> B 0 = B 0

0<

SW2

A 0 A 0

A

1

2

8

10

B 0

6

11

4 9

13

74LS02

3

5

1 12

A 0

2

Figura F5.11

B A y

Espansione di comparatore da 4 a 5 bit.

A>B yA=B

yA<B

0F 1E

Tabella F5.9

Verifica del circuito di figura F5.11.

NOTA: Il circuito comparatore da 1 bit realizzato con porte NOR va collaudato a

parte; lo si collegherà agli ingressi di espansione dell’integrato 7485 dopo averne veri-

ficato il buon funzionamento.

F5.10 Decoder per display 7 segmenti

Realizzare il circuito logico di figura F5.12. Esso utilizza due decoder per display con

7 segmenti a catodo comune. La piedinatura dell’integrato 9368 è compatibile con

quella degli integrati 7447, per anodo comune e 4748 per catodo comune, ma in questi

integrati l’ingresso LT sostituisce LE. Se al posto delle 9368 si usano questi integrati,

le loro uscite a... f vanno collegate ai rispettivi ingressi dei display attraverso resistori

da 330 Ω. I display qui usati sono a catodo comune.



442

Modulo F • Circuiti logici combinatori

L’assegnazione per i display a LED è in genere quella riportata in tabella F5.10

dove K/A sta per Catodo/Anodo e dp è il punto decimale.

In mancanza di documentazione è possibile verificare il display collegando due pin

per volta tra massa e V attraverso una resistenza limitatrice di corrente.

cc

Le due parti vanno montate e collaudate una alla volta.

Si verifichino successivamente le funzioni di RBI e RBO, e la funzione LE.

Lo studente riferisca brevemente sulle prove e le osservazioni effettuate.

pin

1

2

3

4

5

6

7

8

9 10

input e d K/A c

dp b

a K/A f

g

Tabella F5.10 Piedinatura di un display 7-seg.

a

a

f

b

f

b

g

g

k

k

GND

e

c

e

c

GND

d

d

13

12

11

10

9

15

14

4

13

12

11

10

9

15

14

4

A

B

C

D

E

F

G

A

B

C

D

E

F

G

9368

BI/RB0

9368

BI/RB0

RBI

8

4

2

1

LE

RBI

8

4

2

1

LE

5

6

2

1

7

3

5

6

2

1

7

3

R 10k

8

7

6

5

8

7

6

5

1

SW1 DIP-4 SW2 DIP-4

10k

1

10k

R

1

2

3

4

1

2

3

4

R

+ VCC

GND

Figura F5.12

Circuito per la verifica di decoder per 7 segmenti.





Modulo G

Circuiti logici

sequenziali

Obiettivi

Prerequisiti

Contenuti

• G1 Circuiti sequenziali di base: latch e flip-flop

• G2 Circuiti generatori di segnali impulsivi

• G3 Contatori e registri a scorrimento

• G4 Contatori e shift register integrati

• G5 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica



444

Modulo G • Circuiti logici sequenziali

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1. conoscere il significato di stato di un sistema;

2. saper rappresentare l’evoluzione di un sistema digitale;

3. conoscere i dispositivi logici sequenziali di base (latch e flip-flop);

4. saper definire i principali tipi di latch e di flip-flop, rappresentarne funzioni

e struttura logica;

5. conoscere i principi su cui si basano i circuiti multivibratori monostabili e

astabili;

6. saper realizzare gli schemi dei circuiti suddetti utilizzando latch e porte

logiche, o appositi integrati, e indicare i tempi che li caratterizzano;

7. conoscere le strutture di un sistema sequenziale sincrono e di uno asin-

crono;

8. saper distinguere tra un sistema sequenziale sincrono e uno asincrono;

9. conoscere la struttura, le funzioni, le fondamentali applicazioni di un gene-

rico registro a scorrimento;

10. saper disegnare la logica interna di un registro a scorrimento, saper realiz-

zare un contatore ad anello;

11. conoscere il metodo di progetto di un contatore sincrono, le strutture di con-

tatori binari sincroni up e down e dei contatori binari asincroni;

12. saper riprodurre gli schemi e le relazioni delle funzioni di eccitazione di

detti contatori;

13. conoscere le funzioni necessarie per espandere il modulo dei contatori o per

alterarne il ciclo;

14. saper collegare più contatori per ottenere contatori di modulo desiderato.

Prerequisiti

Sono necessarie le conoscenze e le abilità acquisite con lo studio dei precedenti

moduli di elettronica. In particolare è richiesta una sufficiente conoscenza del-

l’algebra di Boole, delle regole di semplificazione, scomposizione e minimizza-

zione di funzioni booleane e una sufficiente familiarità con l’applicazione di cir-

cuiti della media scala d’integrazione.





445

Circuiti sequenziali

di base: latch e flip-flop G1

Un circuito combinatorio risponde sempre nello stesso modo a una combinazione di valori impo-

sta ai suoi ingressi. In esso non resta traccia della storia degli input cui è stato sottoposto. Quando

però l’uscita di un circuito combinatorio viene collegata su un suo ingresso avviene qualcosa di

diverso: il circuito reagisce agli input esterni tenendo conto anche della condizione di quell’uscita.

Si ottengono così i circuiti dell’elettronica sequenziale, dai più semplici latch ai più complessi mi-

crocontrollori.

G1.1 Una semplice trappola elettronica

Si consideri il primo schema di figura G1.1 e si operi ordinatamente seguendo le sue

varie sezioni: (1) chiudendo l’interruttore si porta l’uscita a livello 0; (2) si collega l’u-

scita y all’ingresso B (non c’è conflitto tra i livelli poiché entrambi sono al livello 0);

(3) si taglia il collegamento tra B e massa: ora B resta al livello 0 perché riceve questo

valore dall’uscita e, poiché A non è cambiato, l’uscita resta al livello 0. Dunque, in que-

sto momento, con l’ingresso A = 0 l’uscita del circuito dà uno 0.

Si porti ora (4) l’ingresso A al livello 1: la porta OR risponde con un 1 in uscita. Da

questo momento sull’ingresso B è riportato il livello 1. Se ora (5) si riporta l’ingresso

A al livello 0, l’uscita resta al livello logico 1.

VCC

VCC

VCC

Figura G1.1

Trappola

R

(1)

R

(2)

R

(3)

elettronica: 1), 2),

y=0

3) predisposizione;

A

y=0

A

y=0

A

4) la trappola

scatta, 5) e non si

B

B

riapre.

B

GND

GND

GND

VCC

VCC

R

(4)

R

(5)

y=1

A

y=1

A

B

B

GND

GND

Si noti che nelle fasi (3), (4), e (5) il circuito è sempre lo stesso, eppure, all’inizio,

quando A = 0, si ha y = 0, ma quando, dopo l’evento (4), si ritorna ad A = 0, si ha y = 1.

Alla stessa sollecitazione sull’ingresso A il circuito ha risposto in modo diverso; a

quanto pare esso ricorda l’evento (4) in cui l’interruttore è stato aperto. Il suo compor-

tamento è simile a quello di una trappola che scatta e non può essere riaperta senza che

il suo meccanismo venga nuovamente forzato (ponendo in questo caso A = 0 e corto-

circuitando B a massa). Questo è un primo esempio di circuito sequenziale.

446

Modulo G • Circuiti logici sequenziali

G1.2 Il concetto di stato di un sistema

Studiando l’evoluzione nel tempo dei sistemi fisici si è osservato che il più delle volte il

loro comportamento non dipende solo dai segnali imposti ai loro ingressi indipendenti,

ma anche da qualche altra loro condizione interna, indicata come stato del sistema e de-

scrivibile attraverso alcune variabili diverse da quelle di ingresso e dette perciò variabili

di stato. Queste non corrispondono necessariamente alle uscite del sistema, ma contri-

buiscono a determinarne il valore. Sistemi di questo tipo sono detti dinamici.

La figura G1.2 rappresenta un generico sistema dinamico. Nel blocco 1 l’uscita S

in un determinato istante determina, insieme con gli ingressi indipendenti X, il suo va-

lore successivo. I valori assunti da S sono gli stati del sistema e S sono le

X

Y

variabili di stato. Gli ingressi indipendenti X sono spesso definiti ingressi

1

2

S

primari o di eccitazione, le uscite Y sono primarie, mentre le uscite e gli

ingressi S sono detti secondari o di stato.

Figura G1.2

In generale si definisce stato di un sistema ciò che, insieme con gli ingressi indipen-

Sistema dinamico.

denti, determina lo stato successivo.

Si dice sequenziale un sistema digitale la cui evoluzione dipende, oltre che dagli in-

gressi indipendenti anche dal suo stato.

Detti S lo stato all’istante t e S

lo stato dell’istante successivo, t

, un sistema

n

n

n+1

n+1

sequenziale è descritto da due equazioni:

S

= λ ( X, S ) e Y = δ ( X, S )

[G1.1]

n+1

n

n

dove è λ è la funzione di stato prossimo; essa indica, per ogni configurazione d’in-

gresso e per ogni stato presente quale sarà lo stato successivo;

δ è la funzione d’uscita; essa indica, per ogni configurazione d’ingresso e ogni stato

presente, la corrispondente configurazione d’uscita.

Nel circuito precedentemente analizzato lo stato del sistema coincide con l’uscita

della porta OR; si ha S

= λ( ) = A + S : dallo stato S = 0 iniziale, con l’ingresso

n+1

n

A = 0 si resta nello stato 0; mentre, dal medesimo stato, con A = 1 si passa allo stato

S = 1, e da questo (indipendentemente dal valore di A) si resta in S = 1.

La funzione d’uscita è δ( ) = S .

n

Tabelle degli stati o di eccitazione

In un sistema digitale anche le variabili di stato sono binarie; pertanto, a un numero fi-

nito n di variabili di stato corrisponde un numero finito 2 n di stati possibili.

Le tabelle della verità che descrivono le funzioni di stato prossimo di un sistema se-

quenziale devono in qualche modo rappresentare il legame tra stato successivo e stato

presente. Esse sono dette tabelle di eccitazione. Le colonne degli ingressi devono per-

tanto prevedere tutte le possibili combinazioni di valori dello stato iniziale e degli in-

gressi indipendenti; nelle colonne delle uscite si riportano i valori successivi delle me-

desime variabili di stato. Si ricorre a una simbologia dove la stessa variabile S, con pe-

dice n, cioè S , significa stato presente, mentre con pedice n + 1, cioè S

, significa

n

n +1

stato successivo.

Il sistema del circuito di figura G1.1, è descritto dalla tabella G1.1.

ESEMPIO

1

A

Sn Sn+1

0

0

0

0

1

1

1

0

1

Tabella G1.1

1

1

1

Tabella di eccitazione Sn = A + S

+1

n

G1 • Circuiti sequenziali di base: latch e flip-flop

447

A volte, quando la dipendenza dello stato successivo è semplice, è possibile ridurre

la tabella a una forma più sintetica, in cui gli ingressi di stato sono omessi e lo stato

successivo viene riferito a quello precedente.

La prima riga di tabella G1.2 corrisponde alle prime due righe di tabella G1.1; la

A Sn–1

ESEMPIO 2

seconda riga corrisponde alle altre due righe.

0

Sn

Tabella G1.2

1

1

Versione sintetica di tabella G1.1.

Diagramma degli stati

In questi diagrammi gli stati del sistema si rappresentano mediante forme ovali con al-

l’interno la combinazione di valori delle variabili di stato, e le transizioni mediante ar-

chi orientati con su indicata la combinazione di entrata che le determina.

Nel caso del primo circuito proposto gli stati sono due: S = 0 e S = 1, e la figura

0

1

G1.3 ne rappresenta il diagramma degli stati. La x sull’arco uscente da S indica che in

1

quel caso qualunque sia il valore 1 o 0 dell’ingresso A, il comportamento del sistema è

il medesimo. Gli archi che rientrano nello stesso stato, autoanelli, indicano che con

quel valore in ingresso lo stato è stabile e non si hanno transizioni.

A=0

A= x

Figura G1.3

Esempio di

A = 1

S 0

S 1

diagramma

degli stati.

G1.3 Latch SR

Il significato della parola inglese latch è chiavistello, più precisamente qui si riferisce

al meccanismo a scatto di cui sono dotate molte porte, quello per cui, se mentre si è

fuori si chiude la porta di casa per rientrare occorrono le chiavi. Il circuito proposto al-

l’inizio di questo capitolo è un latch elettronico.

Come nell’elettronica combinatoria anche nella sequenziale i circuiti più complessi

si compongono mediante dispositivi standard elementari che ne costituiscono i mat-

toni, il primo di questi è il latch SR.

La tabella G1.3 definisce questo tipo di latch che si realizza con i circuiti logici di

figura G1.4.

S

Q

S

R Qn+1

0

0

Qn

0

1

0

R

Q

1

0

1

1

1

–

S

Q

Tabella G1.3

Definizione di latch SR.

R

Q

Figura G1.4

Latch SR realizzati con NOR e con NAND.

448

Modulo G • Circuiti logici sequenziali

Il trattino nell’ultima riga della tabella riguarda il caso che entrambi gli ingressi

vengano posti al livello logico alto ed è motivato dalle 3 seguenti considerazioni:

• le uscite dei latch di figura non sono più l’una il complemento dell’altra come in-

vece la figura suggerisce;

• le uscite del latch realizzato con porte NAND valgono entrambe 1, mentre quelle

del latch realizzato con porte NOR valgono entrambe 0;

• quando da questa ultima condizione (due uno o due zero in uscita) si riportano con-

temporaneamente entrambi gli ingressi al livello 0, lo stato successivo è impreve-

dibile.

Si analizza ora il funzionamento di un SR con riferimento allo schema con porte

NOR.

SR = 01 → Reset

1. SR = 01 Posti S = 0 e R = 1 indipendentemente dallo stato presente, R = 1 porta l’uscita Q al livello 0; perciò nell’altra NOR si hanno entrambi gli ingressi a livello

zero e l’uscita Q

– varrà 1; quest’ultimo non ha conseguenze sulla NOR in cui entra

R. Si dice che la condizione SR = 01 determina un RESET del latch.

Resettare un latch significa imporre un livello 0 al suo stato individuato da Q. Più

in generale resettare un dispositivo sequenziale significa azzerare tutte le sue uscite

di stato.

2. SR = 10 In modo del tutto simmetrico è possibile descrivere quanto avviene se si

SR = 10 → Set

impone SR = 10: il latch si pone nello stato Q = 1 (e Q

– = 0), stato di SET. Settare

un latch equivale a imporre il suo stato al livello 1.

Si può notare che in questi due casi il comportamento del circuito non dipende dal

suo stato precedente.

3. SR = 00 L’analisi del caso SR = 00 richiede di tener conto dello stato iniziale.

SR = 00 → Memoria

a. Se si parte con Q = 0 (e Q– = 1) si osserva che la NOR con ingresso S ha due zero in ingresso; ciò impone Q

– = 1 che impone Q = 0 sull’uscita dell’altra NOR.

Questa rientra sulla NOR con ingresso S e conferma Q

– = 1. Dunque lo stato ini-

ziale di reset si mantiene.

b. Se si impone SR = 00 partendo da uno stato di SET ( Q = 1 e Q– = 0), in modo del

tutto simmetrico al caso precedente si perviene a un’analoga conclusione: lo

stato di partenza viene mantenuto.

Si può riassumere ciò dicendo che portando S e R entrambi al livello 0, il circuito

ricorda e mantiene lo stato di partenza; o, più sinteticamente, che SR = 00 pone il latch

nella condizione di memoria.

SR = 11 → Not used 4. SR = 11 Si consideri ora il caso con S = R = 1. Un uno all’ingresso di una NOR impone uno zero alla sua uscita, e questo vale per entrambe le NOR del latch. In que-

sto caso le due uscite non sono più l’una la negazione dell’altra. Inoltre, si imma-

gini di aver collegato insieme i due ingressi S e R e di riportarli contemporanea-

mente al livello 0. Da questo momento sono possibili tre diversi ragionamenti.

• I due zero delle uscite, essendo riportati agli ingressi delle NOR, hanno con-

temporaneamente effetto, le due NOR ricevono contemporaneamente due zero

in ingresso, e ciò le fa commutare portandone le uscite contemporaneamente al

livello 1. Poi i due 1, riportati agli ingressi, contemporaneamente fanno com-

mutare le due NOR portandone le uscite a zero, e così via...

• La NOR con ingresso S commuta per prima portando l’uscita al livello 1; que-

sta, per prima ha effetto sulla NOR con ingresso R, che si porta al livello 0. Da

questo momento la NOR con ingresso S ha due zero in ingresso e continua a

dare un 1 in uscita, quella con ingresso R continua a dare 0 in uscita. Si è per-

tanto raggiunto uno stato di equilibrio di RESET.

• Lo stesso ragionamento vale nel caso che commuti prima la NOR con ingresso

R, ma ora con la conclusione che si raggiunge uno stato di equilibrio di SET.

G1 • Circuiti sequenziali di base: latch e flip-flop

449

Ciò che nella realtà accade lo dicono le prove sperimentali (si collegano insieme S e

R, li si porta prima entrambi a 1 e poi entrambi a 0); ripetendo più volte la stessa prova si

nota che passando da SR = 11 a SR = 00 a volte si raggiunge uno stato, a volte l’altro.

Corsa critica

Un problema come questo è indicato come problema di corsa critica.

Questo spiega perché la condizione SR = 11 è indicata come not used (non usata).

Lo stato in cui il circuito andrà ad assestarsi dopo una commutazione da SR = 11 a

SR = 00 non è prevedibile.

Per il circuito SR realizzato mediante NAND le cose vanno in maniera del tutto si-

mile a quella testé esaminata, salvo che con SR = 11 le uscite vanno entrambe a 1.

Da ora in poi quando non interessa il particolare circuito che realizza un latch SR lo

si rappresenterà con uno schema a blocchi costituito da un rettangolo con i due ingressi

S e R e le uscite di stato Q e Q–.

Diagramma degli stati di un SR

Nel caso dell’SR gli stati sono due, corrispondenti rispettivamente ai va-

0x

10

x0

lori Q = 0 e Q = 1. La tabella di eccitazione viene tradotta nel diagramma de-

gli stati riportato in figura G1.5 .

Q=0

SR

Q=1

Gli autoanelli corrispondono alle situazioni in cui lo stato presente e lo

stato successivo coincidono, esse si verificano quando SR = 00, o quando si è

01

nello stato Q = 0 e si impone un reset, oppure si è nello stato 1 e si impone un set. La x

Figura G1.5

indica indifferenza rispetto al valore della variabile a cui è riferita.

Diagramma degli

stati di un SR.

Equazione dello stato successivo di un SR

SR

La tabella di eccitazione può essere trascritta in una mappa di Karnaugh con ingressi

Q

00 01 11 10

n

Qn, S e R, e uscita Qn ( ) (tabella G1.4). Risolvendo si trova l’espressione di Q

in

0 0

0

x

1

+ 1

n + 1

funzione dello stato precedente e degli ingressi:

1 1

0

x

1

Qn = S + Q

+ 1

nR

–

[G1.2a]

Tabella G1.4

Qn ( Q

+1

n, S, R).

Poiché nella copertura della mappa si sono incluse le condizioni di indifferenza, la

soluzione proposta corrisponde al caso di SR realizzato con NAND. Alla stessa espres-

sione si giunge partendo dal circuito logico dell’ SR realizzato con porte NAND.

Se invece si impone x = 0, e si utilizzano maxterm, si ottiene l’espressione che cor-

risponde allo schema con porte NOR:

Qn = R– ( Q

+ 1

n + S)

[G1.2b]

G1.4 Circuito antirimbalzo

Quando si pilotano manualmente circuiti sequenziali sensibili ai fronti di discesa o di

salita del segnale di sincronismo, l’utilizzo di switch comporta l’osservazione di ano-

malie dovute al fatto che la commutazione degli switch genera in realtà un segnale con

un transitorio molto sporco. Con un oscilloscopio a memoria si può osservare che il se-

gnale della commutazione di un interruttore, prima di assestarsi sul nuovo livello pre-

senta una serie imprevedibile di passaggi da un livello all’altro (rimbalzi).

Il circuito antirimbalzo di figura G1.6 utilizza un latch S–R

–; pilotato da uno switch,

restituisce un segnale privo di disturbi. Esso consente perciò, quando richiesto, il con-

trollo manuale dei segnali di sincronismo. Nella figura si suppone che inizialmente il

deviatore tocchi l’ingresso S–, che essendo attivo, setta il latch.

Successivamente, nello spostamento del deviatore verso R

– i valori di S–R– passano di-

verse volte da 11 a 01, condizioni in cui il latch mantiene lo stato di set. Quando il de-

viatore tocca R

– si verifica per la prima volta la condizione S–R– = 10 che resetta lo stato,

poi, a causa dei rimbalzi, i valori degli ingressi passano diverse volte da 11 a 10, con-

dizioni in cui il latch mantiene lo stato di reset. Si vede perciò che l’uscita Q non risente

dei rimbalzi.

450

Modulo G • Circuiti logici sequenziali

S

4

Q

6

S

V

5

CC

8

R

1

R

Figura G1.6

Circuito

3

R

12

antirimbalzo: sua

11

Q

13

risposta alle

variazioni di S ed R.

R

Q

G1.5 Latch SR con abilitatore

L’introduzione di un abilitatore sugli ingressi R ed S di un latch costituisce un primo

passo verso la soluzione del problema costituito dalla necessità di evitare S = R = 1 e

verso la sincronizzazione del dispositivo. L’abilitatore ha lo scopo di rendere insensi-

bile il dispositivo durante le manovre sugli ingressi imponendogli la condizione di

mantenimento dello stato. Ciò si ottiene facendo passare S ed R attraverso porte AND

controllate da un abilitatore.

La figura G1.7 mostra lo schema di un latch con abilitatore attivo al livello basso.

Il blocco con ingressi S’ ed R’ è un latch SR senza abilitatore e con ingressi rinominati.

––

I nuovi ingressi S e R sono ora sulle due AND. Con LE = 1 le uscite delle AND vanno

a 0 e il latch mantiene lo stato attuale; come fosse “anestetizzato” esso non sente

––

quanto avviene durante le manovre su S ed R. Terminate le manovre si pone LE = 0, e

i nuovi valori di S ed R giungono al latch che si comporterà di conseguenza. Il disposi-

tivo è ora descritto dalla tabella G1.5 e dall’equazione:

––

–

Qn = LE · ( S + R · Q

+ 1

n) + LE · Qn

[G1.3]

Un SR con abilitatore si rappresenta più semplicemente come in figura G1.8 con

un blocco funzionale dotato di ingressi e uscite. Normalmente il latch enable ( LE)

viene realizzato in modo da essere attivo (cioè abilitare) al livello basso e viene indi-

cato come in figura con un negatore sul suo nome e un negatore in corrispondenza al

suo punto di applicazione al blocco. Nei data sheet il latch enable è indicato spesso con

la lettera G.

S

1

LE

–– S R Q

3

n+1

S

Q

2

S'

Q

1

x

x

Qn

0

0

0

Q

2

n

R

3

1

R'

Q

0

0

1

0

R

Q

0

1

0

1

LE

0

1

1

Ð

LE

Figura G1.7

Tabella G1.5

Figura G1.8

Introduzione del latch enable in un SR.

SR con latch enable.

Latch SR con latch enable

attivo al livello basso.

G1.6 D-latch

Un latch di tipo D si ottiene da un SR collegando R a S mediante un negatore (figura

G1.9). All’unico ingresso rimasto, S, viene assegnato il nuovo nome D. Ora, poiché si

è imposto R = S–, eliminando dalla tabella di eccitazione dell’SR le due righe con

S = R si ottiene la tabella del latch di tipo D (tabella G1.6).

––

I diagrammi in figura mostrano le correlazioni tra i segnali LE, D e Q; in essi si è

supposto che inizialmente lo stato fosse alto. Il primo valore basso di D non viene letto

G1 • Circuiti sequenziali di base: latch e flip-flop

451

––

se prima il latch enable non diviene basso. L’ultimo valore di D prima che LE ritorni

––

alto, resta memorizzato fino al successivo ritorno di LE al valore 0.

Il tutto si riassume dicendo che, quando l’abilitatore del latch è attivo, il latch è tra-

sparente

Un latch D

nel senso che il latch copia sulla sua uscita Q il valore dell’ingresso D, men-

abilitato

tre quando viene disabilitato conserva (ricorda) l’ultimo valore di Q che gli era stato

è trasparente

imposto.

L’uscita di stato viene ritardata rispetto all’ingresso D per tutto il tempo in cui l’a-

bilitatore resta non attivo. Probabilmente ciò è all’origine del nome dato all’ingresso

D, da Delay, cioè ritardo.

D

S

Q

LE

LE

–– D Qn+1

1

x

Qn

R

Q

D

0

0

0

LE

Q

0

1

1

t

Figura G1.9

Tabella G1.6

Latch di tipo D, sua risposta agli ingressi D ed LE.

Latch D con LE.

G1.7 Registri a ingressi e uscite paralleli

Si prendano più D-latch e si colleghino tra loro i vari abilitatori; il dispositivo così ot-

Più latch collegati

tenuto (figura G1.10) ha un unico latch enable, più ingressi D , e altrettante uscite Q

in parallelo

i

i.

Se i latch utilizzati sono 8, è possibile registrare nel dispositivo così ottenuto un dato di

costituiscono

un registro

8 bit; per farlo si predispone il dato sugli ingressi Di e si abilita il latch per un breve e

sufficiente intervallo di tempo. In tal modo il dato viene copiato sulle uscite di stato e

ivi mantenuto fino a un nuovo impulso sull’abilitatore. Questo tipo di dispositivo è un

registro a ingressi e uscite paralleli.

Una delle funzioni dei registri è quella di mantenere fermo il dato in uscita affinché

esso possa essere ben visualizzato mentre il dato in ingresso sta cambiando o continua

a essere aggiornato. Questa esigenza si ha per esempio quando, nel cronometrare i

tempi durante una gara, si vuole leggere il tempo parziale impiegato al termine di un

giro senza per questo fermare il cronometro. Alcuni circuiti integrati come i decoder

per 7 segmenti 9368 e 4543 contengono registri.

D 0

D 1

D 2

D 3

Figura G1.10

Esempio di registro

realizzato con 4

latch.

D

Q

D

Q

D

Q

D

Q

EN

EN

EN

EN

EN

Q 0

Q 1

Q 2

Q 3

Corsa critica

Collegare in cascata più latch, ad esempio l’uscita Q del precedente sull’ingresso D del suc-

cessivo, e controllare i latch enable con un unico segnale, non ha molto senso poiché il dato

posto sull’ingresso D del primo latch si propagherebbe velocemente su tutte le uscite Q alla

prima abilitazione.

452

Modulo G • Circuiti logici sequenziali

Un simile circuito avrebbe lo scopo di caricare serialmente, cioè un bit dietro l’altro,

un dato di n bit diversi in un registro di altrettanti D-latch, ma per poterlo fare bisogne-

rebbe mettere le briglie alla veloce propagazione del dato o essere in grado di controllare

il latch enable con impulsi di durata appena sufficiente da consentire a ciascun latch l’ac-

quisizione del proprio ingresso D, e abbastanza brevi da impedirgli di leggerne il succes-

sivo cambiamento. In tal modo i bit del dato potrebbero essere immessi uno dopo l’altro

sull’ingresso del primo latch e avanzare di un posto a ogni impulso.

Si tratta ancora di un problema di corsa critica: questa volta la competizione, persa

in partenza dal manovratore del latch enable, è tra il manovratore e la propagazione del

segnale attraverso i latch.

Integrato 74LS75

La figura G1.11 mostra lo schema di un D-latch costruito direttamente senza ricorrere

a un SR. L’integrato contiene due coppie di questi dispositivi controllate ciascuna da un

latch enable attivo al livello alto. Ciascun latch funziona così: quando è LE = 1, D è

abilitato e impone il suo valore sull’uscita Q; contemporaneamente il rientro di Q viene

disabilitato. Quando diviene LE = 0, D è disabilitato mentre Q rientra e si conferma at-

traverso la OR. Il circuito è una versione più evoluta del primo esempio proposto all’i-

nizio di questo capitolo.

Figura G1.11

D

D-latch 74LS75.

Q

LE

Q

Integrato 74LS279

L’integrato 74LS279 è un quadruplo latch con ingressi S– e R

– . Il circuito logico di cia-

Latch integrati

scuno di questi latch è costituito da due porte NAND collegate come in figura G1.4,

ma senza negatori agli ingressi delle NAND. Due dei latch di quest’integrato hanno un

doppio ingresso S–.

Integrato 74LS373

Figura G1.12

L’integrato 74LS373 contiene 8 D-latch con uscite 3-state. Essi condividono un unico

Alcuni integrati con

latch enable G attivo sul livello alto, e un unico abilitatore OE

–– delle uscite attivo al li-

latch.

vello basso. Con G = 1 e OE

–– = 0 i latch sono trasparenti.

16

VCC

20

VCC

1

1 R

1 Q

4

2

1 S 1

3

D 1

3

1 S 2

4

D 2

2

5

VCC

7

D 3

Q 2

5

16

VDD

Q 1

16

5

2 R

8

D 4

Q 3

Q 0

2

2 Q

7

6

2

D 1

Q 1

1

6

2 S

13

D 5

Q 4

9

4

D 0

Q 0

3

3

D 2

Q 2

15

14

D 6

7

D 1

Q 1

10

13

G-1,2

Q 2

14

10

3 R

3 Q

9

17

D 7

Q 5

12

13

D 2

Q 1

9

11

3 S 1

D 8

14

Q 6

15

D 3

6

D 3

Q 3

10

12

3 S 2

Q 7

16

Q 2

11

7

D 4

Q 3

11

11

G

Q 8

19

5

CLK

Q 2

12

4

G-3,4

Q 4

9

14

4 R

4 Q

13

1

OE

6

POL

Q 3

1

Q 4

8

15

4 S

Q 3

15

12

GND

8

GND

10

GND

8

VSS

74LS75

74LS279

74LS373

4042

G1 • Circuiti sequenziali di base: latch e flip-flop

453

Integrato 4042

L’integrato CD4042 è un quadruplo “clocked D-latch”. Il clock, che più propriamente

è un latch enable, è comune ai quattro latch e può essere negato grazie a una XOR il

cui altro ingresso è indicato come “polarità”. Con polarità = 0 il latch enable è attivo,

cioè il latch è trasparente, quando è al livello alto.

G1.8 Caratteristiche di commutazione dei latch

Si è visto che, per il buon funzionamento dei circuiti reali, occorre rispettare le loro ca-

ratteristiche fisiche come le tensioni di alimentazione, le correnti e i livelli delle ten-

sioni in ingresso e in uscita, i ritardi di propagazione.

Con i circuiti sequenziali le caratteristiche che riguardano l’andamento dei segnali

divengono particolarmente importanti. Qui di seguito si elencano le principali caratte-

ristiche di commutazione dei latch:

• tpLH e tpHL sono i ritardi di propagazione tra una variazione su un ingresso (di eccitazione o di latch enable) e la corrispondente commutazione (quando prevista) da

basso ad alto e da alto a basso dell’uscita Q;

• tsu, tempo di setup, è il minimo intervallo di tempo che precede il passaggio del

latch enable al livello che memorizza il dato durante il quale gli ingressi di eccita-

zione devono restare costanti;

• th, tempo di hold, è il minimo intervallo di tempo che segue il passaggio del segnale

del latch enable al livello che memorizza il dato durante il quale gli ingressi di ec-

citazione devono ancora mantenere il loro valore;

• tw, durata dell’impulso, è la durata minima di un impulso di acquisizione di un dato

per memorizzarlo.

La tabella G1.7 riporta alcuni valori tipici in ns per gli integrati LS e CMOS ali-

mentati a 5 V precedentemente presentati.

Tabella G1.7

t

t

t

t

t

pLH

pHL

su

h

w

Tempi di

commutazione

LS

15

15

20

5

20

dei latch.

CMOS

da110 a 250

0

60

100

G1.9 Flip-flop

I latch leggono gli ingressi non appena sono abilitati e questo, a parte il ritardo di propa-

gazione, ha subito effetto sullo stato del dispositivo. Il problema di corsa critica nel colle-

gamento a cascata ne è una conseguenza. I flip-flop (nel seguito FF) non commutano sul

livello del clock ma su un suo fronte, con ciò risolvendo il problema della corsa critica.

Master-slave

I master-slave sono costituiti da due latch collegati in cascata, i cui abilitatori sono col-

legati insieme, ma attivi su livelli opposti (figura G1.13 a). Il segnale che controlla i

due latch-enable è ora indicato con Ck (clock).

Master

Slave

S

Q QM

S

S

Q

Q

S R

Ck

Q Q

Figura G1.13 a, b

EN

EN

0

0

Q Q

0

0

Memoria

Flip-flop SR master-

R

R

QM

Q

R

Q

Q

0

1

0

1

Reset

slave: a) schema

di principio;

1

0

1

0

Set

b) tabella della

Ck

Ck

a)

b)

verità.

1

1

NV

Non valida

454

Modulo G • Circuiti logici sequenziali

Il primo dei due latch, quello che riceve direttamente gli ingressi S ed R, è detto ma-

ster (padrone), e il secondo è lo slave (schiavo). Se, come nell’esempio di figura, il

master è abilitato al livello alto e lo slave al livello basso, nell’intervallo di tempo in

cui il segnale ck è alto, il master legge gli ingressi S ed R e può commutare, mentre lo

slave, non essendo abilitato, resta insensibile ai cambiamenti avvenuti ai suoi ingressi

collegati alle uscite del master. Quando successivamente il ck va al livello basso, lo

slave può leggere i valori passatigli dal master, valori che intanto restano costanti, dal

momento che il master è ora disabilitato. Se si guarda il tutto come un unico disposi-

tivo, si può dire che esso recepisce il valore dei suoi ingressi sul livello alto del clock,

ma aggiorna il suo stato (ora individuato dalle uscite dello slave) non appena il clock

diventa basso. Alla tabella di eccitazione dell’SR si aggiunge spesso la colonna con il

segnale di clock, figura G1.13 b, la cui simbologia sta a significare appunto che dal

primo dei fronti e fino a quando il clock resta alto la sezione master acquisisce il dato

sui suoi ingressi ed eventualmente commuta, mentre lo slave lo fa sul secondo fronte.

A parte il ritardo di propagazione, il master-slave ora descritto aggiorna il suo stato

dal momento in cui il segnale di clock passa da un livello alto a uno basso, cioè sul

fronte di discesa. Il suo simbolo logico è riportato in figura G1.14 .

Naturalmente è sufficiente negare lo stesso segnale per ottenere un master-slave

che commuti sul fronte di salita e in questo caso nella tabella di eccitazione il segnale

del clock appare come un impulso alto-basso-alto, a significare che il dispositivo ac-

quisisce gli ingressi per tutto il tempo in cui il clock è basso, e commuta quando il

clock va al livello alto.

I flip-flop master-slave costituiscono una soluzione per il problema di corsa critica

precedentemente descritto, ciò perché il dato letto durante una fase del clock viene tra-

sferito sullo slave non direttamente ma solo nella fase successiva del clock. Tuttavia essi

sono relativamente lenti perché occorre rispettare i tempi di transizione di ciascuna delle

due sezioni che li compongono.

Ingressi asincroni o diretti

Oltre agli ingressi di eccitazione, i flip-flop dispongono di uno o due ingressi diretti, at-

traverso i quali è possibile settare o resettare il dispositivo in maniera indipendente dal

clock, figura G1.15. Per questo motivo, questi ingressi sono anche detti asincroni.

L’ingresso asincrono che setta è indicato con Pr, o Preset; quello che resetta è indicato

con Cl, o Clear.

Gli ingressi asincroni sono in genere attivi al livello basso e funzionano come il

Set e il Reset di un normale SR quindi non vanno attivati contemporaneamente. La

loro utilità è legata all’esigenza di imporre al dispositivo un determinato stato indi-

pendentemente dal segnale di clock. Ciò può essere necessario per imporre a un dis-

positivo con più flip-flop un particolare stato, per esempio appena lo si collega al-

l’alimentazione.

Pr

S

Q

S

Q

CLK

CLK

R

Q

R

Q

CI

Figura G1.14

Figura G1.15

Commuta sul fronte di discesa del clock.

Flip-flop con ingressi asincroni.

G1 • Circuiti sequenziali di base: latch e flip-flop

455

Edge-triggered

Una tecnica alternativa a quella del master-slave consiste nel realizzare, a monte del-

l’ingresso di abilitazione del latch, un dispositivo in grado di trasformare il segnale di

clock entrante in un impulso di durata appena sufficiente a consentire una transizione.

A tale scopo si può sfruttare il fenomeno dell’alea statica. Nel circuito di figura

G1.16 si utilizza l’alea statica delle OR. Nella figura è riportato anche un esempio della

correlazione tra i segnali di risposta agli ingressi S e ck. Con ck = 1 si abilitano gli in-

––

––

–

–

gressi S ed R, questi condizionano S ed R che però non possono passare su S ed R

– d

– d

1

1

perché disabilitati dallo stesso ck. S ed R valgono 1 e il latch mantiene lo stato in cui

Figura G1.16

1

1

si trovava.

SR edge-triggered.

Sd

Cl

S

S 1

Q

S

ck

ck

Sd

R

R 1

R

Pr

d

Q

S 1

t

––

––

Appena ck = 0 i segnali S ed R vengono immediatamente abilitati e, per un inter-

d

d

vallo di tempo Δ t pari al ritardo di propagazione delle NAND da cui provengono, pos-

––

––

sono condizionare il latch. Dopo questo tempo S ed R tornano al livello 1 perché le

d

d

NAND da cui escono sono state disabilitate; ciò impone al latch di restare sullo stato

appena raggiunto.

I circuiti con questo tipo di sincronismo sono detti edge-triggered (cioè triggerati

sul fronte) a ritardo di propagazione. Nel caso ora esaminato il fronte attivo, quello che

segna la commutazione dell’uscita, è quello di discesa.

In sintesi, sul fronte attivo un edge-triggered acquisisce e subito dopo commuta.

Il simbolo grafico e la tabella di un edge-triggered sono riportati in figura G1.17.

Il triangolino sull’ingresso di sincronismo indica che le commutazioni avvengono sul

fronte di salita; o, se il triangolino è preceduto dal segno di negazione, sul fronte di di-

scesa del clock.

Nella tabella di eccitazione la freccetta rivolta verso l’alto o verso il basso ha lo

stesso significato del triangolino sul simbolo grafico.

Gli edge-triggered hanno dei tempi di risposta più brevi di quelli dei master-slave.

S

Figura G1.17

R

Ck

Q

Q

SR edge-triggered

0

0

Q

con clock attivo sul

0 Q 0

S

fronte di salita.

Q

0

1

0

1

Ck

1

0

1

0

R

Q

1

1

NV

456

Modulo G • Circuiti logici sequenziali

ESEMPIO

3

Il circuito di figura G1.18 è un SR edge-triggered, a ritardo di propagazione.

Verificarne la logica di funzionamento.

Sd

S

a

1

Q

Figura G1.18

2

Altro schema di SR

edge-triggered.

c

ck

d

3

Q

4

b

R

Rd

■ Con ck = 0 resta abilitata la parte di circuito costituita dalle porte 1, 2, 3 e 4; si tratta di un

latch con ingressi S R = 11, quindi: Q

= Q .

d

d

n + 1

n

Con ck = 1 l’equazione dello stato successivo, ricavabile dal circuito, dà:

Q

Q 1

R 1 S

Q

1

( )( + )=

n+ =

+

n

n

cioè lo stato si conserva anche in questo caso.

Tuttavia con il fronte di discesa del clock le porte c e d ricevono in ingresso uno 0 mentre le

–

–

porte 1 e 4 ricevono, ancora per un tempo pari al ritardo di propagazione in a e b, i valori di S ed R.

In questo breve intervallo di tempo l’equazione del circuito è esattamente quella del latch

SR:

–

–

–

Q

= R · Q · S = RQ + S

n + 1

n

n

e perciò risponde ai valori di S ed R appena precedenti il fronte di discesa del clock.

Data lock-out

J

I flip-flop di questo tipo sono dei master-slave nei quali però il master è sensibile agli

Ck

ingressi di eccitazione solo sul fronte positivo del segnale di clock, e non più per tutto

il tempo in cui il clock resta sul livello alto. Lo slave torna attivo quando il clock torna

K

sul livello basso. Questi dispositivi sono più lenti degli edge-triggered, ma superiori ai

master-slave perché non richiedono più che gli ingressi di eccitazione siano tenuti co-

Figura G1.19

stanti per tutto il tempo richiesto per una transizione del master. La figura G1.19 ri-

Simbolo di un data

lock-out.

porta il simbolo utilizzato per questo tipo di flip-flop.

G1.10 Flip-flop JK

La tabella di eccitazione, il diagramma degli stati e il simbolo di un flip-flop JK sono ri-

portati in figura G1.20. Si noti la quarta riga della tabella del JK. Ora la condizione con

ingressi uguali a 1 è consentita e porta nello stato opposto a quello precedente.

Se è J = K = 1, con l’arrivo del fronte attivo del clock il flip-flop passerà dallo stato pre-

sente Q = 0 allo stato Q

= 1; o dallo stato presente Q = 1 allo stato Q

= 0. Con

n

n + 1

n

n + 1

J = K = 1, fissi a ogni impulso di clock, il dispositivo commuta da uno stato all’altro. Se

invece di un flip-flop JK si fosse realizzato un latch di tipo JK, questo, con i due ingressi

di eccitazione al livello alto, entrerebbe in oscillazione non appena abilitato e non sa-

rebbe possibile prevedere in quale dei due stati andrebbe a fermarsi disabilitandolo.

G1 • Circuiti sequenziali di base: latch e flip-flop

457

Nel diagramma degli stati, che è la versione grafica della tabella di eccitazione, le

× indicano indifferenza del comportamento rispetto alla variabile cui si riferiscono:

dallo stato 0 con JK = 11 o JK = 10 si passa comunque nello stato 1, e dallo stato 1 si

va nello stato 0 se K = 1, qualunque sia il valore di J.

Figura G1.20

J

K

Ck Q

JK

n+1 Qn+1

Flip-flop JK

0

0

Q

1X

edge-triggered:

n Qn Memoria

0X

0

1

X0

a) tabella di

0

1

0

1 Reset

eccitazione;

X1

b)

b) diagramma

degli stati

1

0

1

0 Set

J

Q

c) simbolo.

1

1

Qn Qn Toggle

Ck

a)

K

Q

c)

Equazione dello stato successivo di un JK

JK

Q

00 01

11 10

Traducendo la tabella di eccitazione del JK in mappa di Karnaugh con ingressi Qn, J,

0

0

0

1

1

K e uscita Qn , tabella G1.8, si ricava l’equazione che esprime lo stato successivo in

+ 1

1

1

0

0

1

funzione degli ingressi J e K e dello stato presente, Qn.

Qn ( Q

+1

n, J, K)

Qn = JQ–

+ 1

n + K

– Qn

[G1.4]

Tabella G1.8

Calcolo della

funzione stato

prossimo di un JK.

G1.11 Dal SR al JK

Il flip-flop JK deriva da un SR con qualche modifica: si fa in modo che a ciascuna com-

binazione di valori dei nuovi ingressi J e K e dello stato presente del sistema corri-

spondano valori di S e R tali da imporre lo stato successivo desiderato.

S e R divengono cioè funzioni di Qn, J, e K i cui valori vanno imposti considerando lo stato successivo voluto per il nuovo flip-flop. A tale scopo conviene preparare la tabella G1.9 con gli ingressi Qn, J, K, con in più una colonna per lo stato successivo de-

siderato, Qn , e con le uscite S e R che sono le funzioni da definire. Si procede poi a

+ 1

compilare le colonne delle due funzioni:

1a e 2a riga: Qn = 0,

Qn = 0 → SR = 0×;

+ 1

3a e 4a riga: Qn = 0,

Qn = 1 → SR = 10;

+ 1

5a e 7a riga: Qn = 1,

Qn = 1 → SR = ×0;

+ 1

6a e 8a riga: Qn = 1,

Qn = 0 → SR = 01.

+ 1

Qn J

K Qn+1 S

R

0

0

0

0

0

x

0

0

1

0

0

x

0

1

0

1

1

0

0

1

1

1

1

0

1

0

0

1

x

0

1

0

1

0

0

1

1

1

0

1

x

0

Tabella G1.9

1

1

1

0

0

1

Assegnazione di S ( ) e R ( ).

458

Modulo G • Circuiti logici sequenziali

Infine mediante mappe di Karnaugh, tabelle G1.10, si ricavano le espressioni e il

corrispondente circuito di figura G1.21 .

S = JQ– n R = KQn

[G1.5]

Q

JK

JK

J

S

Q

Qn 00 01 11 10

Q

00 01

11 10

n

0

0

0

1

1

0

x

x

0

0

K

Q

R

1

x

0

0

x

1

0

1

1

0

CLK

Q

S = JQ– n

R = KQn

Tabella G1.10

Figura G1.21

Calcolo delle funzioni S ( Q

Realizzazione di flip-flop JK.

n , J, K ) e R ( Qn , J, K ).

G1.12 Il flip-flop D

Collegando K a J attraverso una NOT, si impone K = J e dalla tabella del JK restano escluse le righe con J = K. Diversamente dal latch D, il flip-flop D memorizza il valore in ingresso sui fronti attivi del segnale di clock. Come per gli altri flip-flop, se si tratta

di un master-slave la lettura dell’ingresso avviene nella fase del segnale di clock prece-

dente il fronte attivo; se si tratta di un edge-triggered la lettura avviene sul fronte attivo.

Un flip-flop di tipo D si ottiene anche da un flip-flop di tipo SR imponendo R = S

–.

G1.13 Il flip-flop T

Se si collegano insieme i due ingressi di un JK si ottiene un flip-flop di tipo T (figura

G1.22). Il nome T di questo tipo di flip-flop viene dall’inglese toggle (switch elettrico

che funziona scambiando la posizione di una piccola leva ogni volta che viene pre-

muto). La sua tabella di eccitazione corrisponde alle due righe di quella del JK con

J = K. Quando T = 0 il dispositivo conserva lo stato in cui si trova; quando T = 1 a ogni fronte attivo del segnale di sincronismo avviene una commutazione. Se il flip-flop è resettato, un impulso di clock lo setta e, se è settato, lo resetta. Questo tipo di risposta si

osserva comunemente per esempio quando su una tastiera di computer si attiva, o dis-

attiva, la scrittura in maiuscolo.

Figura G1.22

Flip-flop T,

PRE

PRE

edge-triggered.

T

J

Q

T

Q

Ck

Ck

Ck

K

Q

Q

CLR

CLR

G1.14 Flip-flop integrati

La figura G1.23 riporta la disposizione dei pin di alcuni flip-flop integrati.

• L’integrato 74LS74 è un “dual positive-edge-triggered D flip-flop” con Preset e

Clear attivi al livello basso.

• L’integrato 74LS76 è un “dual negative-edge-triggered JK flip-flop” con Preset e

Clear attivi al livello basso.

G1 • Circuiti sequenziali di base: latch e flip-flop

459

• L’integrato 74LS109 è un “dual JK positive-edge-triggered flip-flop” con Preset e

Clear attivi al livello basso.

• L’integrato CD 4027 è un “dual JK master-slave flip-flop”. Ciascuno dei due cir-

cuiti è dotato di clock attivo sui fronti di salita, e di ingressi asincroni propri, attivi

al livello alto.

14

VCC

5

VCC

13

CL

Q

9

9

J

Q

11

16

VCC

16

VDD

12

K

12

D

6

CLK

15

CL

Q

10

9

S

Q

15

11

CLK

14

J

10

J

Q

8

7

PR

Q

10

13

K

11

K

Q

14

10

PR

8

CL

12

CLK

Q

9

13

CLK

11

PR

12

R

5

1

CL

Q

4

J

Q

15

16

K

1

CL

7

S

D

1

CLK

2

J

Q

6

6

J

Q

CLK

3

K

5

K

1

Q

6

Q

14

4

CLK

3

CLK

4

PR

2

PR

5

PR

Q

7

4

R

Q

2

3

CL

7

GND

13

GND

8

GND

8

VSS

74LS74

74LS76

74LS109

4027

Figura G1.23

Alcuni flip-flop

Caratteristiche di commutazione

integrati.

• tpLH e tpHL sono i ritardi di propagazione tra una variazione su un ingresso (di eccitazione, di ck, di clear o di preset) e la corrispondente commutazione (quando

prevista) da basso ad alto e da alto a basso dell’uscita Q;

• tsu, tempo di setup, è il minimo intervallo di tempo che precede un fronte del clock

durante il quale gli ingressi di eccitazione devono restare costanti;

• th, tempo di hold, è il minimo intervallo di tempo successivo al fronte del clock di

acquisizione del dato durante il quale gli ingressi di eccitazione devono ancora

mantenere il loro valore;

• tw, durata dell’impulso, è la durata minima di un impulso di clock o di un impulso

di preset o di clear.

La tabella G1.11 riporta a titolo di esempio alcuni tipici valori in ns per gli integrati

74 LS74 e 4027 alimentati a 5 V.

Tabella G1.11

t

t

tsu

t

t

pLH

pHL

h

w

Tempi di

commutazione dei

LS

13

25

25

5

25

flip-flop.

CMOS

da 150 a 200

100

–

90

G1.15 Trasformazioni di flip-flop

Si è già visto come da un flip-flop di tipo SR si ottiene un JK, e da un JK si ottengono

il tipo D e il tipo T. In generale da un flip-flop di un certo tipo se ne può ottenere uno

di un altro tipo condizionando i vecchi ingressi, in base ai nuovi ingressi e allo stato

che si vuole come prossimo. I vecchi ingressi divengono così funzione dei nuovi e

dello stato presente.

460

Modulo G • Circuiti logici sequenziali

ESEMPIO

4

Trasformare un flip-flop di tipo D in un JK.

■ L’ingresso D diviene funzione di Q , J e K. Per definire la funzione D( Q , J, K) si predispone n

n

la tabella G1.12 con le colonne Q , J, K come variabili di ingresso, Q

stato successivo da ot-

n

n + 1

tenere in base alla definizione del JK, e la colonna della funzione D. Questa va compilata in base

allo stato di partenza Q , quello di arrivo, Q

, e al comportamento noto del flip-flop di tipo D.

n

n + 1

Qn J

K Qn

D

+1

0

0

0

0

0

0

0

1

0

0

0

1

0

1

1

0

1

1

1

1

1

0

0

1

1

1

0

1

0

0

1

1

0

1

1

Tabella G1.12

1

1

1

0

0

Assegnazione di D( Qn , J, K ).

Dalla mappa di Karnaugh della funzione D( ) si ottengono l’espressione:

–

–

D( ) = J · Q

+ K · Q

n

n

e il corrispondente circuito logico di figura G1.24.

Figura G1.24

Trasformazione in

1

Pr

74LS74

3

JK di un flip-flop D.

J

2

4

4

PR

Q

6

6

2

Q

K

74LS00

5

D

12

1

5

11

10

CL

Q

Q

13

8

9

3

Cl

ck

ESEMPIO

5

Trasformare un flip-flop di tipo D in uno di tipo T.

■ Si compila la tabella G1.13 di D in funzione di Q e T. Si riconosce che D = T + Q , a cui n

corrisponde il circuito di figura G1.25 .

Qn T Qn

D

+1

0

0

0

0

0

1

1

1

1

0

1

1

Tabella G1.13

1

1

0

0

Assegnazione di D( Qn , T ).

Figura G1.25

Trasformazione

di flip-flop D in T.

Q

D

T

Q

ck

ck





G1 • Circuiti sequenziali di base: latch e flip-flop

461

Esercizi di verifica

Esercizio 1

Disegnare il circuito logico di un latch SR realizzato con porte NOR e indicare su di esso gli ingressi di eccita-

zione e le uscite.

citazioni

Esercizio 2

Di un latch SR disegnare il diagramma degli stati.

Eser

Esercizio 3

Ricavare le espressioni algebriche dello stato prossimo di un latch SR.

Esercizio 4

Disegnare il circuito logico di un latch di tipo D con abilitatore realizzato con porte logiche NAND.

Esercizio 5

Scrivere l’equazione dello stato prossimo di un latch di tipo D con abilitatore.

Esercizio 6

Disegnare il circuito logico di un antirimbalzo realizzato con porte NOR.

Esercizio 7

Utilizzando un integrato 7475 (quadruplo D latch) realizzare un registro parallelo di 4 bit.

Esercizio 8

A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dei segnali Qm e Qs di un flipflop D master-slave la cui uscita Qs commuta sul fronte di discesa del clock.

D

ck

Qm

Q

Figura G1.26

s

t

Correlazioni dei segnali in un master-slave.

Esercizio 9

A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dei segnali Qm e Qs di un flipflop D di tipo data lock-out la cui uscita Qs commuta sul fronte di discesa del clock.





462

Modulo G • Circuiti logici sequenziali

Esercizio 10

A partire dall’andamento dei segnali D e ck di figura G1.26 costruire l’andamento dell’uscita Q di un flip-flop D edge-triggered con clock attivo sul fronte di discesa.

Esercizio 11

citazioni Disegnare il diagramma degli stati di un flip-flop JK, scriverne la tabella di eccitazione e infine ricavare l’espressione dello stato successivo.

Eser Esercizio 12

A partire da tutte le possibili situazioni provare che il circuito che trasforma un flip-flop SR in un JK (figura

G1.21) funziona correttamente.

Esercizio 13

Trasformare un flip-flop di tipo T in uno di tipo D.

Test di verifica

Quesiti a risposta aperta

1. Spiegare la differenza tra un circuito combinatorio e uno sequenziale.

2. Illustrare il problema della corsa critica in un latch SR.

3. Spiegare perché non ha molto senso collegare più latch in cascata.

4. Descrivere un master-slave e il suo funzionamento.

5. Spiegare perché un flip-flop JK si deve realizzare con edge-triggered o con master-slave.

6. Spiegare come funziona un circuito realizzato con 4 flip-flop D collegati in cascata.

7. Dire in che modo un edge-triggered risolve il problema di corsa critica dei latch collegati in cascata.

8. Esporre la tecnica di trasformazione dei flip-flop da un tipo a un’altro.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Un circuito logico sequenziale si distingue da uno combinatorio:

a per via dei diagrammi degli stati.

b perché al suo interno non ci sono solo porte logiche.

c perché il suo comportamento non è sempre lo stesso.

d perché almeno una sua uscita ritorna su qualcuno dei suoi ingressi.





G1 • Circuiti sequenziali di base: latch e flip-flop

463

2. La tabella di eccitazione di un latch SR:

a ha come ingressi S e R e come uscita lo stato successivo Q.

b non è per niente diversa da qualsiasi tabella della verità.

c in realtà ha tre ingressi: Q, S ed R, dove Q è lo stato presente.

d ha un’uscita che dipende dalle combinazioni di valori di S ed R.

3. Il problema della corsa critica in un SR consiste nel fatto che:

citazioni

a con il valore SR = 11 l’uscita Q dipende dal tipo di porte NOR o NAND che realizzano il latch.

b passando da SR = 11 a SR = 00 lo stato successivo non è prevedibile.

c la combinazione 11 porta le uscite Q e Q– ad avere lo stesso livello logico.

Eser

d con la combinazione 11 non è prevedibile lo stato successivo.

4. In un latch di tipo D:

a lo stato successivo è esattamente quello imposto dall’ingresso.

b lo stato successivo dipende anche dall’abilitatore del latch.

c lo stato non può cambiare se il latch-enable è attivo.

d lo stato diviene uguale all’ingresso D non appena il latch-enable viene disattivato.

5. Il latch-enable:

a è un segnale di sincronismo che con il suo fronte attivo consente al latch di reagire agli altri ingressi.

b consente di manovrare sugli ingressi di eccitazione eliminando i problemi di corsa critica.

c quando non è attivo disabilita gli ingressi di eccitazione.

d quando è attivo abilita il latch a reagire agli ingressi di eccitazione mentre quando non è attivo pone il latch nella condizione in cui mantiene lo stato appena raggiunto.

6. L’equazione di stato di un SR realizzato con porte NAND è:

a Qn = S + R · Q–

+ 1

n

b Qn = S– + R · Q

+ 1

n

c Qn = S + R– · Q

+ 1

n

d Qn = S + R– · Q–

+ 1

n

7. In un master-slave attivo sul fronte di discesa del clock:

a il master legge gli ingressi di eccitazione sul fronte di salita del clock e lo slave legge sul fronte di discesa ciò che il master gli passa.

b lo slave commuta non appena il clock va sul livello basso, contemporaneamente il master conserva lo stato

ultimamente raggiunto e vi resta fino a che il clock non torna alto.

c il master legge gli ingressi di eccitazione durante tutto il tempo in cui il clock resta alto e lo slave può commutare durante tutto il tempo in cui il clock resta basso.

d il master legge gli ingressi di eccitazione fino a un istante prima della commutazione del clock al livello basso e lo slave può commutare appena il clock passa dal livello alto a quello basso.

8. In un edge-triggered:

a si fa in modo che a ogni fronte attivo del clock i latch interni al dispositivo possano leggere gli ingressi di eccitazione durante intervalli di tempo appena sufficienti da consentire una sola commutazione per volta e poi

restino nella condizione di memoria.





464

Modulo G • Circuiti logici sequenziali

b è necessario utilizzare impulsi di clock così brevi da consentire una sola commutazione per volta.

c le commutazioni possono avvenire sul fronte attivo del clock mentre gli ingressi di eccitazione vengono

acquisiti durante tutto il precedente intervallo di tempo.

d le commutazioni possono avvenire sul fronte attivo del clock mentre gli ingressi di eccitazione vengono

acquisiti sul livello logico che precede il fronte attivo.

citazioni 9. Un JK ha equazione di stato:

a S = JQ–n; R = K–Qn.

Eser b Qn = J–Q

+ 1

n + KQ

– n.

c S = JQ–n; R = KQn.

d Qn = JQ–

+ 1

n + K

–Qn.

10. Un JK si ottiene da un flip-flop SR mediante i seguenti collegamenti:

a l’uscita della AND di J con Qn va su S, l’uscita della AND di K e Q–n va su R.

b l’uscita della AND di J con Qn va su S, l’uscita della AND di K e Qn va su R.

c l’uscita della AND di J con Q–n va su S, l’uscita della AND di K e Qn va su R.

d l’uscita della AND di J con Q–n va su S, l’uscita della AND di K e Q–n va su R.





465

Circuiti generatori

di segnali impulsivi G2

Si propongono qui alcune applicazioni dei circuiti logici alla generazione di segnali adatti a pilo-

tare in modo automatico sistemi sequenziali. Contestualmente si danno indicazioni su come

analizzare i processi in questi circuiti e calcolarne i tempi che li caratterizzano. I latch sono anche

detti multivibratori bistabili; posti in uno dei due stati stabili essi vi restano fino a che non

vengono dall’esterno sollecitati a passare nell’altro stato. I circuiti multivibratori monostabili

e astabili sono invece caratterizzati da uno o due stati quasi stabili. Raggiunto uno stato quasi

stabile essi vi restano solo per un intervallo di tempo determinato da processi di carica e scarica

di circuiti con resistenza e capacità trascorso il quale passano nell’altro loro stato.

G2.1 Monostabile mediante un latch SR

La figura G2.1 propone lo schema di un monostabile realizzato mediante un latch e ne

mostra la correlazione fra i segnali.

Inizialmente il circuito è resettato e se non lo fosse andrebbe a resettarsi dopo un

tempo sufficiente a far diventare attivo l’ingresso di reset del latch.

Quando l’impulso di trigger Vi setta il latch; l’uscita Vo passa al livello alto e co-

mincia a caricare la capacità C attraverso la resistenza R . La tensione V

2

2

c sull’ingresso

di reset cresce fino al livello ViH riconosciuto come alto; a questo punto il latch si re-

setta, Vo torna al livello basso e la capacità C si scarica attraverso il diodo.

2

Il circuito C – R in ingresso, sostituibile con un sistema che sfrutta l’alea statica

1

1

(come quello che vedremo in figura G2.3 b) deve rendere breve ma di durata suffi-

ciente il segnale di set che avvia il transitorio; in tal modo, quando diviene R = 1 è già

S = 0. Dopo il reset il latch si trova con S = R = 0, e il suo stato non cambia fino all’ar-

rivo di un nuovo impulso Vi.

V 0

t 0

Figura G2.1 a, b

C

V

1

CC

Monostabile

Vi

S

Q

V 0

con SR (a) e

V

V

C

iH

correlazione fra i

R

Q

R

suoi segnali (b).

1

VS

C 2

R 2

Vi

a)

b)

466

Modulo G • Circuiti logici sequenziali

Calcolo del tempo t0

La tensione Vc segue la legge di carica di una capacità C attraverso una resistenza R =

R .2Supponendo che nella fase di carica sia Vo= Vcc , si ha: Vc= Vcc(1 – e– t/ RC).

Detto t l’istante in cui diviene V

:

0

c = ViH, si scrive ViH = Vcc (1 – e– t 0/ RC) e si ricava t 0

Vcc – ViH = Vcc e– t 0/ RC Vcc/( Vcc – ViH) = et 0/ RC

t = RC ln( V

[G2.1]

0

cc /( Vcc – ViH))

Occorre tuttavia osservare che la tensione Vo al livello alto potrebbe essere diversa

da Vcc e dipendere dal valore della corrente fornita. Occorre perciò dimensionare R in

modo da limitare la corrente massima.

G2.2 Astabile mediante un latch SR

Il circuito di figura G2.2 utilizza anche l’uscita Q

– del latch per caricare un circuito RC e

agire sull’ingresso di set. Inizialmente le due capacità sono scariche, quindi è S = R = 0.

Si supponga il latch nello stato Q = 1: mentre resta V = 0 la tensione V

s

R cresce con la

legge di carica del circuito R C fino a raggiungere, dopo un tempo t , la tensione

1

1

1

ViH. A questo punto il latch commuta allo stato Q = 0, la capacità C si scarica veloce-

1

mente attraverso il diodo, e contemporaneamente inizia il processo di carica della ca-

pacità C . Dopo un tempo t , V

2

2

s raggiunge il valore riconosciuto come alto e il latch si

setta, C si scarica attraverso il diodo, V

2

R torna a crescere e il ciclo si ripete.

La figura mostra anche la correlazione tra i segnali.

Calcolo dei tempi t e t

1

2

I processi di carica di C e C sono del tutto simili a quello descritto per il precedente

1

2

circuito monostabile, pertanto valgono le relazioni:

t = R C ln( V

= R C ln( V

1

1

1

cc /( Vcc – ViH)) t 2

2

2

cc /( Vcc – ViH))

[G2.2]

R 2

Figura G2.2

V 0

Astabile con SR e

correlazione dei

t 1

t 2

segnali.

S

Q

VCC

V

R

Q

0

VR

C

ViH

2

C

V

1

R

CC

1

VS

ViH

G2.3 Monostabile con trigger di Schmitt

Il circuito monostabile di figura G2.3 a utilizza un trigger di Schmitt. Per compren-

derne il funzionamento si consideri il MOS come un semplice interruttore normal-

mente aperto. In questa condizione di riposo i due ingressi della porta NAND sono nor-

malmente al livello 1 e quindi è Vo = 0. Se l’interruttore viene chiuso la capacità si sca-

rica abbastanza velocemente e divengono Vc = 0 e Vo = Vcc. Non appena l’interruttore

G2 • Circuiti generatori di segnali impulsivi

467

viene riaperto la capacità comincia a caricarsi, e la sua tensione, V , sale per raggiun-

c

gere il valore finale V . Questo processo si interrompe non appena viene raggiunta la

cc

soglia V che fa tornare la V al livello 0.

t+

o

L’impulso che provoca la scarica della capacità dovrebbe essere di durata trascura-

bile rispetto a quello generato in uscita, ma sufficiente a fare scaricare del tutto la ca-

pacità; è possibile ottenerlo con un circuito come quello di figura G2.3 b che sfrutta

l’alea statica; occorre però che il MOS possa essere attraversato da un impulso di cor-

rente sufficientemente intensa. Nel caso proposto in figura l’uscita V si mantiene nor-

1

malmente al livello alto; quando si schiaccia il pulsante si ottiene su V un breve im-

1

pulso di trigger verso il basso durante il quale la capacità dovrebbe scaricarsi comple-

tamente, e terminato il quale inizia il transitorio. V resta sul livello alto dall’inizio del-

o

l’impulso a transitorio esaurito.

I diagrammi di figura G2.3 mostrano la correlazione tra i segnali: V diventa alto per

i

tutto il tempo in cui si agisce sul pulsante P; dal primo istante di attivazione del pul-

sante si genera l’impulso di trigger V che chiude l’interruttore MOS, e provoca la

1

transizione su V = 1. Terminato l’impulso V l’interruttore MOS si riapre e la carica

o

1

della capacità inizia; il ritorno allo stato d’equilibrio con interruttore aperto avviene

dopo un tempo:

t = RC ln( V /( V – V ))

[G2.3]

0

cc

cc

t+

quando V raggiunge la soglia V .

c

t+

V 0

Figura G2.3 a, b, c

VCC

t 0

a) Monostabile con

trigger di Schmitt,

R

b) circuito di

V 0

comando,

U

V

V

C

T+

c) correlazione

V

V

TÐ

C

C

tra i segnali.

V 1

a)

V 1

VCC

P

Vi

Vi

V 1

b)

c)

Calcolo del tempo t0

ESEMPIO 1

L’equazione di carica della capacità C attraverso R con valore iniziale 0 e valore finale cui tende

V è: V = V (1 – e – t/ RC ).

cc

c

cc

Quando t = t è V = V

quindi:

0

c

t +,

V = V (1 – e– t / RC ); V – V

= V e– t / RC; V /( V – V ) = et / RC

t+

cc

0

cc

t +

cc

0

cc

cc

t+

0

ln( V /( V – V )) = t / RC

cc

cc

t+

0

da cui segue la relazione [G2.3].

Calcolare t dati R = 470 kΩ , C = 100 nF, V = 5 V, V = 1,7 V.

0

cc

t+

ESEMPIO 2

■ t = RC ln( V /( V – V )) = 470 10 + 3 · 100 · 10–9 · ln(5/(5 – 1,7)) =

0

cc

cc

t +

= 470 · 10-4 · 0,42 = 20 ms

468

Modulo G • Circuiti logici sequenziali

G2.4 Astabile con trigger di Schmitt

Un multivibratore astabile è un circuito che commuta con regolarità tra due livelli di

tensione: esso perciò è un generatore di impulsi. Lo schema di figura G2.4 mostra

un’applicazione delle porte NAND con trigger di Schmitt per generare segnali impul-

sivi. Se ne descrive di seguito il funzionamento.

Se si alimenta il circuito con Vcc = 5 V, quando V = 0 è V

1

o = H = 5 V; in queste con-

dizioni la capacità si carica fino a che diviene Vi = 5 V.

Non appena si pone V = 5 V l’uscita della NAND (anche su V

1

i c’è un uno logico)

si porta al livello basso, Vo = L = 0 V; la capacità comincia a scaricarsi attraverso la re-

sistenza R, Vi scende dal valore 5 V verso il valore 0 V, ma non appena diviene Vi = VT–

il trigger scatta e impone Vo = H = 5 V.

Da questo istante la capacità comincia a ricaricarsi e la Vi sale verso i 5 V, ma

quando dopo un tempo t la tensione V

il trigger scatta nuova-

1

i raggiunge il valore VT+

mente questa volta imponendo Vo = L = 0 V. La capacità torna a scaricarsi verso Vi = 0,

fino a raggiungere di nuovo dopo un tempo t la tensione V

, e così di seguito. La

2

i = VT–

figura mostra anche la correlazione tra i segnali Vi e Vo. Per gli intervalli di tempo t e

1

t valgono le relazioni:

2

a) t = RC ln[( V

)/( V

)] b) t = RC ln( V / V )

[G2.4]

1

cc – VT–

cc – VT+

2

T+ T-

Figura G2.4

V

Astabile con trigger

0

di Schmitt e

correlazione dei

segnali.

V 1

t 1

t 2

V 0

Vi

VCC

Vi

VT+

C

R

VT–

Calcolo dei tempi t e t

1

2

ESEMPIO

3

Supponendo che la porta logica sia in grado di fornire la massima corrente di carica e scarica del

circuito RC, si scrivono le due equazioni di carica e scarica della capacità, e si calcolano i valori

di t nel momento in cui Vi raggiunge il valore della soglia di commutazione. VH = VT – V è la

+

T–

larghezza del ciclo di isteresi.

Durante la carica del condensatore è:

Vi = VT + ( V

)(1 – e– t/ RC )

–

cc – VT–

Imponendo t = t e V

si ottiene:

1

i = VT+

1 – ( V

/ RC

T – V )/( V

) = e– t

ln[1 – V

)] = – t / RC

+

T-

cc – VT–

1

H /( Vcc – VT–

1

t 1 = −ln⎡⎣( V(

⎡⎣(

)/(

)

− )

)/(

− )⎤

cc − VT

− VH

Vcc − VT

ln V

VT− Vcc − V ⎤

RC

cc

⎦ =

−

T + ⎦

da cui la relazione [G2.4a]

Durante la scarica del condensatore è:

Vi = VT e– t/ RC

+

imponendo t = t e V

si ottiene:

2

i = VT–

V

/ RC

/ RC

T = V

e– t

et

= V / V

t = RC·ln( V / V )

–

T+

2

2

T+

T–

2

T+ T–

G2 • Circuiti generatori di segnali impulsivi

469

G2.5 Astabile realizzato con porte NOT CMOS

Le porte logiche CMOS hanno correnti di ingresso molto piccole (dell’ordine di

10 pA); inoltre i lori ingressi sono protetti da circuiti con diodi che impediscono ai se-

gnali di ingresso troppo alti o negativi di giungere sui gate danneggiandoli (figura

G2.5 a). Questi circuiti “agganciano” una tensione positiva che supera quella di ali-

mentazione a un livello di poco superiore a quello dell’alimentazione stessa; e una ten-

sione negativa a un livello di poco inferiore a quello di riferimento.

Figura G2.5 a, b, c

Queste caratteristiche consentono di realizzare un generatore di impulsi mediante

a) Diodi di

schemi come quelli di figura G2.5 b e c utilizzando l’integrato 4049B. Con V

protezione in

cc = 5 V

entrata sui CMOS;

per la famiglia della serie 4000 si hanno V

= 1,5 V e V

= 3,5 V con una curva

iLmax

iHmin

b) e c) astabili

di I/O piuttosto ripida. Inoltre, nei circuiti proposti, durante le transizioni di Vo la ca-

realizzati con porte

pacità realizza una retroazione positiva, rendendo ancora più brusca la commutazione.

NOT CMOS.

VC

A

B

V 0

D 2

C

R

in

N

V 0

R 1

CMOS

out

M

C

D 1

R 2

D

R

VC

V

a)

SS

b)

c)

Circuito di figura G2.5 b

Si consideri una caratteristica ingresso-uscita intermedia delle porte CMOS con livelli

di ingresso riconosciuti come uno zero logico fino a Vt = 2,5 V e come un uno logico

da Vt in su. Si pensino inoltre i circuiti d’uscita degli inverter come generatori di ten-

sione Vcc accesi se i rispettivi ingressi sono al livello logico 0.

Se inizialmente è Vo = VM = 0, e quindi VN = Vcc, la resistenza R è percorsa da una corrente nella direzione N a M che attraverso il circuito N- R- C- Vo, con Vo = 0, va a caricare la capacità. In questa situazione, mentre resta Vo = 0, la tensione VM cresce tendendo al valore finale Vcc, ma, non appena superato il valore Vt essa è riconosciuta

come un livello alto, fa commutare l’uscita N (al livello basso), e Vo passa al livello

alto. Per breve tempo diviene VM = Vcc + Vt a causa della capacità che tra i suoi estremi

M e Vo ha ancora la tensione + Vt. Qui intervengono i diodi di protezione D che sca-

2

ricano velocemente sull’alimentazione la capacità.

A questo punto la situazione è la seguente: Vo = V = V

M

cc, VN = 0 V, una corrente at-

traversa il circuito V

a

o- C- R- N percorrendo la resistenza R in direzione M

N e la ca-

pacità si carica in senso opposto a quello precedente. Mentre rimane Vo = Vcc, la ten-

sione del punto M dal valore iniziale V

Figura G2.6

cc scende tendendo al valore 0, ma non appena

Correlazione dei

questa supera il valore Vt viene riconosciuta come un livello basso e avviene una nuova

segnali del circuito

commutazione. Un istante prima erano VM = Vt, VN = 0 e Vo = Vcc; ora divengono

di figura G2.5 b.

VN = Vcc e Vo = 0 e per breve tempo VM = – Vcc + Vt a causa della carica posseduta dalla capacità nell’istante della commutazione. Questa volta sono i diodi D a

1

V

VCC

scaricare velocemente la capacità e la tensione V

0

M torna subito al valore 0.

Il processo riprende quindi ciclicamente dal punto in cui se ne è iniziata

la descrizione. I diagrammi di figura G2.6 ne descrivono l’andamento.

t 1 t 2

I fenomeni di carica e scarica della capacità avvengono con legge pura-

mente esponenziale se il circuito d’uscita delle NOT è in grado di fornire

le massime correnti previste, perciò deve essere Vcc / R < IOH. Se si utilizza

l’integrato 4049 alimentato a 5 V i valori tipici delle correnti d’uscita sono

VM

VCC

IOL = 5,2 mA e IOH = –1,2 mA; in questo caso conviene utilizzare valori di

R > Vcc/ IOH = 4,2 KΩ. Inoltre, poiché la capacità si carica alternativamente

VT

con polarità diverse, non si possono utilizzare condensatori polarizzabili

solo in un verso come, per esempio, quelli elettrolitici o al tantalio.

470

Modulo G • Circuiti logici sequenziali

Calcolo dei tempi t e t

1

2

Nella fase di crescita è V = V = V (1 – e– t/ RC); detto t il tempo necessario a V per M

c

cc

1

M

raggiungere il valore di soglia V , si ricava t :

t

1

V = V (1 – e– t 1/ RC) e– t 1/ RC = 1 – V / V

e+ t 1/ RC = V /( V – V );

t

cc

t

cc

cc

cc

t

t = RC · ln( V / ( V – V ))

[G2.5a]

1

cc

cc

t

Nella fase discendente è V = V · e– t/ RC; detto t il tempo per tornare al valore V

M

cc

2

t

si ricava t :

2

V = V · e– t 2/ RC; e + t 2/ RC = V / V ;

t

cc

cc

t

t = RC · ln( V / V )

[G2.5b]

2

cc

t

Nel caso sia proprio V = V /2 si ottiene t = t = RC · ln(2) e un periodo T = 2 RC · ln(2).

t

cc

1

2

Dimensionare il circuito di figura G2.5 b in modo da ottenere un segnale di frequenza 1 kHz.

ESEMPIO

4

■ Si vuole un periodo di 1 ms. Dalla relazione T = 2 RC · ln(2) si ricava:

RC = T/(2 · ln(2)) = 10–3/1,4 = 0,7 ms

Scelta una capacità C = 100 nF si ottiene R = 0,7 · 10–3·107 = 7 kΩ. Si sceglie il valore com-

merciale più vicino.

Analizzare il funzionamento del circuito di figura G2.5 c e calcolare i tempi di permanenza in

ESEMPIO

5

ciascuno dei due stati supponendo che la caratteristica di I/O del CMOS sia quella intermedia

tra la minima e la massima previste.

■ Data l’ipotesi, le commutazioni da un livello all’altro avvengono quando V attraversa il va-

i

lore V /2. Quando B è alto V è basso e la capacità si carica attraverso R ; la tensione del punto cc

o

1

D tende a crescere verso V ma, raggiunto il valore V /2, che si trasmette tramite la R (senza

cc

cc

2

caduta di tensione) al punto A, fa commutare il circuito.

Ora V è basso, V = V , V = V /2 e V = 3/2 V ; la capacità comincia a scaricarsi attra-B

o

cc

c

cc

D

cc

verso R e la tensione del punto D tende a scendere verso il valore 0, ma dopo un tempo t , ap-

1

1

pena scesa sotto il valore V /2 fa commutare il circuito riportando B al valore alto ...

cc

Calcolo dei tempi t e t

1

2

• tempo t : il circuito RC è tra V = 0 e V = V ; la capacità inizialmente con una tensione 1

B

o

cc

V = V /2 si scarica e la tensione del punto D dal valore V = 3/2 · V scende verso il valore c

cc

D

cc

V = 0; il fenomeno si ferma quando V = V /2. L’andamento di V è esponenziale con va-

D

D

cc

D

lore iniziale 3/2 · V e valore finale 0:

cc

V = 3/2 · V · e– t/ R 1 C

D

cc

Quando t = t è:

1

V = V /2 a

V /2 = 3/2 · V · e– t 1/ R 1 C a

3 = et 1/ R 1 C;

D

cc

cc

cc

t = ln(3) · R C = 1,1 · R C

[G2.6]

1

1

1

• tempo t : il circuito RC è tra V = V e V = 0. Un istante prima la tensione del punto D va-2

B

cc

o

leva V /2 con V = V , ciò significa che la tensione V vale V /2 ma ha una polarità oppo-cc

o

cc

c

cc

sta a quella di figura. Ora si è avuta la commutazione di V al livello 0, quindi è V = – V /2.

o

D

cc

Da questo valore V va verso V con andamento esponenziale.

D

cc

L’equazione è V = V · 3/2 · (1 – e– t/ R 1 C) – V /2.

D

cc

cc

Il fenomeno si interrompe dopo un tempo t , non appena è V = V /2, :

2

D

cc

V /2 = V · 3/2 · (1 – e– t 2/ R 1 C) – V /2;

1 = 3(1 – e– t 2/ R 1 C ) – 1

cc

cc

cc

+1 = +3 e– t 2/ R 1 C ;

3 = et 2/ R 1 C

t = ln(3) · R C = 1,1 · R C

[G2.7]

2

1

1

G2 • Circuiti generatori di segnali impulsivi

471

G2.6 Circuiti monostabili e astabili integrati

Esistono circuiti integrati come i 4098, 4538, 74xx122, 74xx123, 74xx221, dedicati

alla generazione di impulsi singoli (one shot); alcuni di essi sono “retriggerabili”, cioè

il tempo di permanenza nello stato quasi stabile può essere prolungato mediante un

nuovo impulso di trigger. Altri integrati come quelli qui di seguito esaminati sono an-

che adatti per generare segnali rettangolari periodici. Tutti vanno utilizzati collegandoli

con una resistenza e una capacità esterni.

L’integrato 4047

L’integrato 4047 è un ‘CMOS Low-Power Monostable/Astable Multivibrator’. Il suo

circuito logico, rappresentato in figura G2.7, è costituito da quattro parti interagenti.

Per semplificare sono stati omessi gli ingressi 4 e 8 che sono rispettivamente i ne-

gati degli ingressi 5 e 6 e i pin per l’alimentazione che sono il 14 ( V ) e il 7 ( V ).

dd

ss

Il circuito (2) è un astabile controllato da un MOS a canale p, a sua volta control-

Figura G2.7

lato dal segnale E . Si riconoscono inoltre quattro flip-flop di tipo D dotati di vari set e

Circuito logico

reset asincroni, e un latch.

dell’integrato 4047.

2 (RTC)

Vdd

3 ( RC com.)

1 (CTC)

5 (Astab.)

6 (– Trigger)

(2)

A

E

Vdd

(1)

R 3

Q 3

13

D 3 ck

11 ( Q)

9 (Reset)

10 ( Q)

Q 2

R 2

(3)

(4)

Q 1

R 1

ck

Q 2

ck

D 2

Q 1

Ra

S 2

D 1

D 4

Q 4

S 1

12 (Retr.)

ck

Rb

Indicazioni per l’utilizzazione dell’integrato

Inizialmente gli ingressi di controllo dell’astabile e del trigger vanno disattivati ( V = 0 e

5

V = 1) e tramite l’ingresso 9 si impone un reset al flip-flop 2. Ciò impone E = 1, il MOS in

6

conduzione, V = 1, V = 0 e V = 1. In questa situazione la capacità si carica con una ten-

3

1

13

sione V e il sistema resta fermo in questo stato con le uscite 13 e 11 al livello alto.

dd

Astabile

Portando l’ingresso 5 (Astab.) al livello alto diviene E = 0, il MOS interrompe il suo circuito,

la porta NAND del circuito 2 diviene un negatore, la tensione dell’ingresso 3 già al livello alto

balza a 2 V a causa della tensione al livello alto dell’uscita 1 e della carica iniziale della ca-

dd

pacità; ora però il circuito di protezione del punto comune all’ RC è diverso da quello degli in-

gressi delle CMOS, regge alla tensione 2 V e non scarica la sovratensione attraverso i diodi

dd

di protezione. Il circuito 2, del tutto simile al circuito di figura G2.5 b, funziona da astabile.

Più precisamente si hanno le seguenti fasi, rappresentate in figura G2.8.

a. Il circuito tende inizialmente a portare la tensione V dal valore 2 V al valore 0 V

3

dd

ma quando, dopo un tempo T ', V supera verso il basso la tensione V di soglia della

1

3

t

porta NOT, questa commuta. Un istante prima la tensione V è V mentre V è V ,

3

t

1

dd

il che significa che V

= V – V

è negativa.

31

t

dd

472

Modulo G • Circuiti logici sequenziali

b. L’istante dopo è V = 0 V, V = – V + V , e inizia la carica della capacità attraverso 1

3

dd

t

R verso il valore V = V .

3

dd

c. Dopo un tempo T , non appena V supera verso l’alto la tensione V , si ha una nuova 2

3

t

commutazione.

d. La tensione V balza al valore V + V , e comincia a scendere verso 0 V fino a che,

3

dd

t

dopo un tempo T , non supera verso il basso la soglia V .

1

t

Con la commutazione successiva si ritorna nella fase b).

Se si rimette V = 0, non appena Q torna basso diviene E = 1 e l’oscillazione termina.

5

2

–

Il circuito (3) fornisce sulle uscite 10 e 11 due segnali Q e Q a onda quadra di fre-

quenza dimezzata rispetto a quella di V .

1

Esso riceve ck = V e commuta sui fronti di salita. Q è stato inizialmente resettato

1

2

e a sua volta ha resettato Q che rimane sempre al livello basso (infatti è D = 0 a meno

1

1

che non venga settato dal circuito (4) di retrigger) e, poiché Q rientra negato in D , a

2

2

ogni fronte di salita del clock, si avrà una commutazione di Q . Il periodo dell’onda

2

quadra così ottenuta è T = 2 · ( T + T ).

A

1

2

Il data sheet fornisce anche dei dati qui riportati in tabella G2.1 per il calcolo del

periodo T in base ai valori di V . Esso inoltre avverte che le formule di calcolo propo-

A

t

ste sono corrette se si rispettano per R e C i seguenti vincoli:

10 kΩ ≤ R ≤ 1 MΩ C ≥ 100 pF

Il calcolo dei tempi si fa come al solito a partire dalle equazioni esponenziali dei

transitori del circuito RC scritte tenendo conto delle condizioni iniziale e finale. Si im-

pone poi il valore della tensione di soglia che fa terminare ciascuna fase e si calcola il

corrispondente valore del tempo. Si ottengono i seguenti risultati:

T = RC · ln(( V + V )/ V )

[G2.8]

1

dd

t

t

che è il tempo della discesa da V + V a V ;

dd

t

t

T = RC · ln((2 V

– V )/( V – V ))

[G2.9]

2

dd

t

dd

t

che è il tempo della salita da – V + V a V ;

dd

t

t

T = 2 · RC · ln(( V + V ) · (2 V – V )/ V ( V – V ))

[G2.10]

A

dd

t

dd

t

t

dd

t

che è il periodo dell’oscillazione di Q .

2

V 5

VE

V 3

2Vdd

Vdd+Vt

Vdd

Vdd ÐVt

Vt

TA

ÐVdd+Vt

Min.

0.33 V

4.62 RC

dd

Typ.

0.5 V

4.40 RC

dd

MAX

0.67 V

4.62 RC

dd

Figura G2.8

V 1

Correlazione

Tabella G2.1

dei segnali

Astabile 4047, dipendenza

dell’astabile

Q

del periodo da

2

V .

con 4047.

t

G2 • Circuiti generatori di segnali impulsivi

473

Calcolo dei tempi del circuito astabile

ESEMPIO 6

T ': La tensione

1

V vale inizialmente 2 V per poi tendere al valore 0; il processo si interrompe

3

dd

appena diviene V = V .

3

t

La sua equazione è:

V = 2 V · e– t/ RC

3

dd

Imponendo V = 2 V · e– T '1/ RC si calcola T ' = RC · ln(2 V / V ).

t

dd

1

dd

t

T : V parte da V + V per raggiungere il valore 0, ma poi si interrompe quando V = V .

1

3

dd

t

3

t

La sua equazione è:

V = ( V + V ) e– t/ RC

3

dd

t

Dopo un tempo T essa vale V , dunque: V = ( V + V )· e– T 1/ RC; da cui: 1

t

t

dd

t

( V + V )/ V = eT 1/ RC; T = RC · ln(( V + V )/ V ) dd

t

t

1

dd

t

t

T : V parte da – V + V e tende a raggiungere il valore finale V .

2

3

dd

t

dd

La sua equazione è:

V = (2 V – V ) · (1 – e– t/ RC) – V + V

3

dd

t

dd

t

Imponendo che dopo un tempo T sia V = V , si calcola T :

2

3

t

2

V = (2 V – V )(1 – e– T 2/ RC) – V + V ; V = (2 V – V )(1 – e– T 2/ RC ); t

dd

t

dd

t

dd

dd

t

V /(2 V – V ) = (1 – e– T 2/ RC );

dd

dd

t

( V – V )/(2 V – V ) = – e– T 2/ RC; (2 V – V )/( V – V ) = eT 2/ RC; t

dd

dd

t

dd

t

dd

t

T = RC ln((2 V – V )/( V – V )).

2

dd

t

dd

t

Monostabile

Portando l’ingresso 6 (–Trigger) al livello basso si disattiva il reset del flip-flop 3, la

prima porta NOR dà un 1 in uscita e porta l’uscita E del latch al livello 0. L’astabile ini-

–

zia il suo processo, ma quando Q torna a 1, il clock del flip-flop 3 riceve un fronte di sa-

2

lita, Q va sul livello alto e l’uscita E del latch torna al livello alto bloccando le oscilla-

3

zioni del circuito astabile. Il tempo complessivo del mo-

nostabile corrisponde così alla durata dell’impulso Q : T

2

0

V 6

= T ' +

1

T ; i due intervalli sono uguali a quelli calcolati

2

precedentemente per l’astabile. L’andamento dei se-

gnali è mostrato nella figura G2.9.

Il data sheet fornisce anche dei dati, qui riportati in

tabella G2.2, per il calcolo del tempo T . Esso inoltre

Q 3

0

afferma che le formule di calcolo proposte sono rispet-

tate se si utilizzano per R e C i seguenti valori:

VE

10 kΩ ≤ R ≤ 1 MΩ e C ≥ 1000 pF

V 3

2Vdd

Vdd+Vt

Vdd

Vt

Vt

TA

ÐVdd+Vt

Min.

0.33 V

2.71 RC

dd

Typ.

0.5

V

2.48 RC

dd

V

MAX

0.67 V

2.48 RC

1

dd

Figura G2.9

Correlazione

Tabella G2.2

Q

dei segnali

Monostabile 4047, dipendenza

2

del monostabile

del tempo T da V

0

t.

con 4047.

T 0

474

Modulo G • Circuiti logici sequenziali

Utilizzazione dell’ingresso retrigger

Si lasciano non attivi gli ingressi di controllo dell’astabile e di trigger e, dopo il reset

iniziale, si inviano uno o più impulsi positivi all’ingresso 12 (retrigger). Questo è an-

che il preset del flip-flop 2. Con il primo impulso il circuito funziona da monostabile,

e l’uscita Q( Q ) va al livello alto per un tempo T = +

T '1

T . Ogni impulso succes-

2

0

2

sivo, dato mentre è Q = 1, prolunga di T + T il tempo del monostabile.

1

2

a) Al sopraggiungere del primo impulso sull’ingresso 12 (Retr.) è ancora D = Q = 0

4

2

quindi questo primo impulso non cambia Q ma setta il flip-flop 2, che così impone

4

E = 0 e fa partire l’astabile.

b) Ora la situazione è la seguente: come nei casi prima esaminati il flip-flop 1 è reset-

tato, è Q = 1 e, se non avviene altro, tornerà a 0 al prossimo fronte di salita dell’a-

2

stabile, bloccandolo.

c) Se però, mentre è Q = 1, sull’ingresso 12 giunge un altro impulso positivo, Q

2

4

viene settato, S = Q impone un set al flip-flop 1, che a sua volta impone D = 1 e

1

4

2

col prossimo fronte di salita dell’astabile si avrà ancora Q = 1 per cui l’astabile an-

2

drà ancora avanti per un ciclo. Contemporaneamente poiché è R = Q = 1, Q e S

b

1

4

1

tornano al livello 0.

Con il successivo fronte di salita dell’astabile Q torna a resettarsi e la situazione

1

torna a essere quella del punto b).

L’ingresso 12 può anche esser portato per un certo tempo al livello alto e per tutto

questo tempo l’uscita Q resterà alta e l’astabile continuerà le sue oscillazioni. Poi, dall’i-

stante in cui l’ingresso 12 viene riportato al livello 0, si verifica quanto detto al punto b).

Timer 555

L’integrato Timer 555 è un circuito utilizzabile come monostabile e come astabile.

Esso contiene un latch SR controllato da due comparatori di tensione e un circuito di

reset (figura G2.10). Un partitore di tensione porta l’ingresso invertente del primo

comparatore a una tensione pari a 2/3 V e l’ingresso non invertente del secondo parti-

cc

tore alla tensione 1/3 V ; questi valori costituiscono le soglie da attraversare per fare

cc

commutare da un livello all’altro le uscite dei comparatori. L’ingresso 5 ( control vol-

tage) si usa quando si vogliono modificare queste soglie; quando non lo si usa con-

viene collegarlo dinamicamente a massa mediante un condensatore da 0,01 μF.

Quando l’ingresso di reset non è usato va collegato a V ; se lo si pone a livello basso

cc

il latch si resetta ( R diviene attivo), il transistor T si comporta come un interruttore

d

2

chiuso e collega a massa l’uscita 7 ( Discharge).

Un livello di tensione superiore a 2/3 V sull’ingresso 6 ( Treshold) attiva l’ingresso

cc

–

R del latch, porta a livello alto l’uscita Q e il transistor T va in saturazione (come un

2

interruttore chiuso). Un livello inferiore a 1/3 V sull’ingresso di trigger attiva l’in-

cc

–

gresso S del latch, porta al livello basso Q e interdice T (interruttore aperto).

2

8

Figura G2.10

VCC

Integrato 555, sua

struttura interna e

R

3

piedinatura.

5

Control

1)

Output

6

Treshold

R

R

T1

R

4

d

Q

Reset

S

ref.

2

7

Trigger

Discharge

2)

R

T2

1

GND

G2 • Circuiti generatori di segnali impulsivi

475

Monostabile

Il partitore di tensione di figura G2.11, realizzato con due resistori R e R dell’ordine

1

2

di qualche decina di kΩ, impone all’ingresso di trigger (pin2) una tensione nettamente

superiore da 1/3 Vcc e l’ingresso S del latch è al livello basso, cioè non attivo.

Inizialmente il latch è resettato, T è on e la capacità C resta scarica nonostante il suo

2

collegamento all’alimentazione attraverso il resistore Ra.

Non appena attraverso l’accoppiamento capacitivo giunge sull’ingresso 2 un se-

gnale di trigger (impulso negativo), il comparatore 2 attiva per un breve intervallo di

tempo l’ingresso S del latch, che si setta, T va in interdizione e il condensatore inizia

2

a caricarsi attraverso Ra verso la tensione Vcc. Il processo di carica si interrompe dopo

un tempo t non appena la tensione dell’uscita 7 e ingresso 6 supera il valore 2/3 V

0

cc, li-

vello che, attraverso il comparatore 1, fa resettare il latch. A questo punto T va in sa-

2

turazione, C si scarica velocemente, il latch con S e R non attivi mantiene il suo stato.

L’equazione di carica del circuito RaC è:

Vc = Vcc (1 – e– t/ RaC)

Imponendo Vc = 2/3· Vcc per t = t si ottiene:

0

t = R

0

aC · ln(3) = 1,1 · RaC

[G2.11]

Figura G2.11

Monostabile

V

8

CC

realizzato con

l’integrato 555.

R

3

Output

5

1)

6

R

R

T1

4

Rd

Q

Ra

ref.

R

S

1

2

7

2)

R 2

T

R

2

C

1

Astabile

Il circuito di carica della capacità, figura G2.12, è ora costituito da due resistori in serie,

Ra e Rb; mentre la scarica della capacità avviene solo attraverso Rb (e il transistor T ), il

2

livello di tensione del condensatore viene riportato sui pin 2 (trigger) e 6 (treshold).

a) All’accensione la capacità è scarica, S = 1, R = 0, il flip-flop si setta, T è interdetto

2

e, attraverso Ra + Rb, inizia la carica di C verso Vcc. Quando la sua tensione Vc su-Figura G2.12

V

8

Circuito astabile

CC

realizzato con

integrato 555.

R

5

3

Output

1)

6

R

R

T1

4

Rd

Q

ref.

S

2

Ra

7

2)

R

T2

Rb

1

C

476

Modulo G • Circuiti logici sequenziali

pera la prima soglia V

= 1/3 V , anche S si disattiva, ma il latch mantiene il suo

th1

cc

stato di set e la carica di C continua.

b) Quando V = 2/3 V = V , seconda soglia, diviene R = 1, il latch si resetta, T va in c

cc

th2

2

saturazione e la capacità comincia a scaricarsi attraverso R dalla tensione V

b

th 2

verso zero. R torna a 0 e il latch conserva lo stato di reset fino a quando la tensione

V non supera verso il basso la soglia V

e riporta il latch nello stato di set.

c

th1

c) Ora la capacità riprende a caricarsi verso V , questa volta partendo dalla tensione

cc

V

e il fenomeno si invertirà una volta raggiunta la tensione V , ripetendo quanto

th1

th2

detto al punto b).

Le costanti di tempo sono τ = ( R + R ) C e τ = R C.

1

a

b

2

b

• Dalla relazione V = V (1 – e– ta/τ1) si ottiene:

th2

cc

t = ( R + R ) C · ln(3) = 1,1 · ( R + R ) C

[G2.12]

a

a

b

a

b

in quest’intervallo l’uscita 3 del timer è al livello alto.

• Successivamente ogni scarica della capacità dura un tempo t dato da:

2

V

= V ( e– t 2/τ2)

th1

th2

da cui segue 1/3 = 2/3 e– t 2/τ 2, e:

t = R C · ln(2) = 0,7 · R C

[G2.13]

2

b

b

• Ora ogni carica della capacità dura un tempo t dato da V = ( V – V )(1 – e– t 1/τ1) + V

1

th2

cc

th1

th1

t = 0,7 · ( R + R ) C

[G2.14]

1

a

b

Il periodo del segnale è dunque T = 0,7 · ( R + 2 R ) C.

a

b

Durante gli intervalli t l’uscita 3 è al livello alto, ed è al livello basso negli inter-

1

valli t Il duty cicle, cioè il rapporto tra il tempo con segnale d’uscita a livello alto e il

2.

periodo, vale d = ( R + R )/( R + 2 R ) e perciò è sempre superiore al 50%.

a

b

a

b





G2 • Circuiti generatori di segnali impulsivi

477

Esercizi di verifica

Esercizio 1

Dimensionare il circuito RC del monostabile di figura G2.1 per ottenere un intervallo t0 = 0,05 s.

citazioni

Esercizio 2

Il circuito di figura G2.13 è quello di un astabile realizzato con un latch i cui ingressi di set e di reset sono attivi al livello basso. Costruire i diagrammi correlati dei suoi segnali.

Eser

R 2

S

Q

V 0

R

Q

C 2

VCC

Figura G2.13

C 1

R 1

Astabile dell’esercizio 2.

Esercizio 3

Dimensionare i componenti R1 , C1 , R 2 , C2 dell’astabile di figura G2.2 in modo da ottenere i tempi t1 = 0,1 ms e t2 = 0,01 ms.

Esercizio 4

Il circuito di figura G2.14 utilizza una Nand Gate open drain a canale n dell’integrato 40107, due 2-input Nand Gate con Schmitt trigger dell’integrato 74HC132 e un’alimentazione di 5 V. Si dispone inoltre dei seguenti dati:

integrato 74HC132: tpmax = 31 ns e 1,7 V ≤ Vt ≤ 3,15 V; integrato 40107: I

+

OLMAX = 16 mA.

a) Costruire i diagrammi correlati dei segnali V

, V

i , V 1

c .

b) Dimensionare la costante di tempo RC in modo da ottenere un tempo massimo t0 = 0,01 ms.

c) Ipotizzando per il MOS in conduzione una resistenza pari a 100 Ω dimensionare la capacità C in modo da assicurarsi che la durata dell’impulso V1 generato dall’alea statica sia sufficiente a scaricarla completamente.

uVCC

VCC

R

V 0

Vi

V 1

C VC

P

Figura G2.14

Monostabile dell’esercizio 4.

Esercizio 5

Utilizzando l’integrato 74LS14 realizzare un astabile con periodo T = 1 ms. I valori delle tensioni di soglia sono Vt = 1,6 e V = 0,8; inoltre sono I

+

t –

OH = – 0,4 mA e IOL = 4 mA.





478

Modulo G • Circuiti logici sequenziali

Esercizio 6

Utilizzando l’integrato 4049 alimentato a 5 V realizzare un astabile con periodo T = 0,1 ms. Ipotizzare un andamento intermedio della caratteristica di I/O delle porte NOT.

Esercizio 7

citazioni Il circuito di figura G2.15 è realizzato con porte NAND CMOS. Supponendo che le porte logiche utilizzate abbiano una caratteristica di I/O intermedia tra la minima e la massima verificare l’andamento dei segnali ripor-

tato in figura e calcolare il tempo di permanenza nello stato quasi stabile.

Eser

V 0

VCC

Vb

VCC/2

Va

V

V

b

V

i

0

C

R

Va

t 0

Figura G2.15

Vi

Monostabile e timing dell’esercizio 7.

Esercizio 8

Mediante l’integrato 4047 realizzare un generatore di onda quadra con frequenze regolabili da 1 Hz a 100 Hz e

da 100 Hz a 10 kHz.

Esercizio 9

Mediante l’integrato 4047 realizzare un generatore di impulsi (monostabile) di durata compresa tra 0,01 s e 1 s.

Esercizio 10

Disegnare il timing di un monostabile realizzato con l’integrato 555.

Esercizio 11

Disegnare il timing di un astabile realizzato con l’integrato 555.

Esercizio 12

Dimensionare un astabile realizzato con l’integrato 555 che abbia un periodo di 0,1 ms e un duty cycle non infe-

riore al 60%.





G2 • Circuiti generatori di segnali impulsivi

479

Test di verifica

Quesiti a risposta aperta

1.

Illustrare le caratteristiche di un circuito monostabile.

2.

Dire cosa è un circuito astabile e quali sono le sue caratteristiche.

3.

Disegnare lo schema di un monostabile realizzato con un latch, rappresentarne il funzionamento mediante

citazioni

diagrammi correlati dei segnali e ricavare la relazione per il calcolo del tempo t .

0

4.

Disegnare lo schema di un astabile realizzato con un latch e scrivere le relazioni per il calcolo del periodo.

5.

Disegnare lo schema di un astabile realizzato mediante trigger di Schmitt e spiegarne il funzionamento.

Eser

6.

Disegnare lo schema di un astabile realizzato mediante porte CMOS e ricavare le relazioni per il calcolo del

periodo.

7.

Descrivere le funzioni dei principali blocchi che interagiscono all’interno dell’integrato 4047 utilizzato come

multivibratore astabile.

8.

Illustrare lo schema funzionale di un integrato 555.

9.

Dare indicazioni per l’utilizzazione del 555 come astabile.

10. Dare indicazioni per l’utilizzazione del 555 come monostabile.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. Un circuito monostabile:

a resta per un tempo limitato in uno dei suoi due stati e dopo l’impulso di trigger passa nell’altro stato.

b possiede due stati quasi stabili in uno dei quali resta per un tempo limitato che dipende dal suo circuito RC.

c possiede uno stato stabile e uno stato instabile nel quale resta per un tempo limitato.

d possiede uno stato stabile e uno stato quasi stabile nel quale resta per un tempo limitato.

2. Il tempo che caratterizza un monostabile:

a dipende dalla durata dell’impulso di trigger e dalla costante di tempo del circuito RC.

b dipende dal circuito RC, dall’impulso di trigger e dalla tensione di soglia che lo fa tornare allo stato stabile.

c dipende dalla costante di tempo RC, dall’alimentazione, dalla tensione di soglia che lo fa tornare allo stato

stabile.

d dipende dalla costante di tempo RC, e dalla tensione di soglia che lo fa tornare allo stato stabile.

3. Un circuito multivibratore astabile:

a genera segnali periodici a onda quadra perché continua a commutare tra due stati stabili.

b genera segnali periodici di forma rettangolare grazie alle sue commutazioni tra due stati quasi stabili.

c genera un’onda rettangolare passando da uno stato instabile all’altro.

d genera segnali periodici a onda quadra perché dallo stato quasi stabile passa a uno stato stabile e da lì viene sollecitato a ritornare nello stato quasi stabile.





480

Modulo G • Circuiti logici sequenziali

4. Il periodo di un circuito multivibratore astabile:

a è la somma di due tempi t e t che sono necessari per i suoi circuiti RC a raggiungere le soglie di commuta-1

2

zione da uno stato all’altro.

b è la somma di due tempi t e t che dipendono comunque da due costanti di tempo.

1

2

c dipende comunque da un’unica costante di tempo e dalle tensioni di soglia.

d

citazioni

è la somma di due intervalli di tempo che sono uguali se lo sono le costanti di tempo che li determinano.

5. In un astabile realizzato con un latch:

Eser a gli ingressi di set e di reset sono controllati da circuiti RC che caricano e scaricano con leggi esponenziali i rispettivi condensatori.

b i circuiti di carica dei condensatori agiscono alternativamente sul set e sul reset caricando e scaricando progressivamente i rispettivi condensatori.

c occorrono un circuito che, a partire da uno stato di set, faccia salire la tensione dell’ingresso di reset fino ad attivarlo e un circuito che a partire dallo stato di reset agisca allo stesso modo sull’ingresso di set.

d i circuiti di carica dei condensatori agiscono alternativamente sul set e sul reset caricando i rispettivi condensatori e scaricandoli immediatamente a commutazione avvenuta.

6. In un astabile con trigger di Schmitt:

a l’uscita del trigger è riportata sul suo ingresso non invertente attraverso un circuito RC. Essa carica la capacità fino al superamento di una tensione di soglia, poi commuta, la scarica e così di seguito.

b la tensione di ingresso del trigger è controllata da un circuito RC. Quando la tensione della capacità supera la soglia Vt l’uscita del trigger commuta al livello alto; e quando si carica e la supera, la soglia V l’uscita com-

+

t–

muta al livello basso.

c la tensione dell’ingresso invertente del trigger è controllata da un circuito di carica e scarica di un condensatore collegato all’uscita del trigger. Quando l’uscita è bassa la capacità si scarica e, superata la soglia Vt , pro-

–

voca la commutazione del trigger; quando è alta la capacità si carica e la commutazione avviene appena si su-

pera la soglia Vt .

+

d la tensione dell’ingresso del trigger è controllata da un circuito di carica e scarica di un condensatore collegato all’uscita del trigger. Quando l’uscita è bassa la capacità si scarica e, superata la soglia Vt , provoca la

+

commutazione del trigger; quando è alta la capacità si carica e la commutazione avviene appena si supera la

soglia Vt .

–

7. La parte del circuito integrato 4047 utilizzata come multivibratore astabile è costituita da:

a un MOS a canale p che controlla un astabile con porte CMOS e un flip-flop che fornisce un’onda quadra.

b un latch che attraverso un MOS a canale p controlla un astabile con porte CMOS e da un flip-flop che ne dimezza la frequenza.

c un latch che attraverso un MOS a canale n controlla un astabile e un flip-flop che a sua volta controlla il latch.

d un astabile con porte CMOS controllato dal segnale di ingresso “Astab” attraverso un MOS a canale p.

8. Quando si utilizza l’integrato 4047 come monostabile entrano in gioco le seguenti sue parti:

a il latch d’ingresso, l’astabile a CMOS, i flip-flop 2 e 3.

b il latch in ingresso, l’astabile a CMOS, i flip-flop 2 e 4.

c il latch in ingresso, l’astabile a CMOS, i flip-flop 1 e 2.

d il latch in ingresso, il MOS a canale p, l’astabile a CMOS, i flip-flop 1 e 2.





G2 • Circuiti generatori di segnali impulsivi

481

9. Nell’integrato 555:

a due comparatori confrontano uno con il livello 2/3 Vcc e l’altro con il livello 1/3 Vcc la tensione sui loro morsetti esterni e controllano direttamente un transistor npn usato come interruttore per scaricare la capacità a

esso collegata.

b due comparatori confrontano con il livello 2/3 Vcc la tensione ai loro ingressi esterni e settano o resettano il latch da essi controllato.

c due comparatori binari controllano gli ingressi SR di un latch che a sua volta controlla un transistor pnp usato come interruttore.

citazioni

d due comparatori di livelli di tensione controllano gli ingressi SR di un latch che a sua volta controlla un transistor npn usato come interruttore.

Eser

10. Nell’astabile realizzato con l’integrato 555 i tempi di carica ta e scarica tb si ricavano dalle seguenti relazioni:

a (1/3) Vcc = ( Vcc – (1/3) Vcc)(1 – e– t1/( Ra + Rb)· C) + (1/3) Vcc (2/3) Vcc = (2/3) Vcc · e– t2 / RbC

b t

C

1 = ( Ra + Rb)C;

t2 = Rb

c (2/3) Vcc = ( Vcc – (1/3) Vcc)(1 – e– t1/( Ra + Rb)· C) + (1/3) Vcc (1/3) Vcc = (2/3) Vcc · e– t2 / RbC

d (2/3) Vcc = ( Vcc – (1/3) Vcc)(1 – e– t2/( Ra + Rb)· C ) + (1/3) Vcc (1/3) Vcc = (2/3) Vcc · e– t1/ RbC





482

Contatori e registri

G3 a scorrimento

Nell’ambito dei sistemi sequenziali si distinguono due famiglie, quella dei circuiti sequenziali

sincroni, caratterizzati da un segnale periodico di clock che li fa avanzare da uno stato al suc-

cessivo, e quelli asincroni le cui transizioni da uno stato all’altro sono indotte da eventi colle-

gati a livelli logici o ad impulsi sui loro ingressi principali. Per i primi gli elementi di memoria nei

quali si concretizza lo stato del sistema sono dei flip-flop; per i secondi gli elementi di memo-

ria sono realizzati dai ritardi con cui le variabili di stato sono riportate in ingresso.

In questo capitolo si esaminano la struttura e i metodi di progetto di alcuni circuiti sequenziali

sincroni.

G3.1 Un modello per i sistemi sequenziali sincroni

I flip-flop sono elementi di memoria ciascuno di un bit; hanno due possibili stati e il

passaggio da uno stato al successivo è determinato dallo stato presente e dagli ingressi

di eccitazione. Si può ora concepire un sistema digitale, come quello di figura G3.1,

fatto da un insieme ordinato di n flip-flop le cui uscite Q

... Q sono collegate ad al-

n–1

0,

cuni ingressi di una rete combinatoria che va a condizionare gli ingressi di eccitazione

dei flip-flop.

In questo sistema ciascuno stato è individuato da una combinazione di valori delle

variabili Q

… Q e, attraverso la rete combinatoria, contribuisce a determinare, in-

n–1

0

sieme con gli altri ingressi della rete combinatoria, lo stato successivo. In esso gli stati

diversi possono in tutto essere 2 n.

Nell’esempio di figura, attraverso la rete combinatoria, gli ingressi di stato,

Q

... Q , e quelli primari, x, controllano gli ingressi di eccitazione dei flip-flop; con

n–1

0

il prossimo fronte attivo del clock questi passeranno nello stato prossimo

S ' = Q' +1 Q

… ' . Le uscite della rete combinatoria si distinguono in uscite secondarie,

n

0

quelle che controllano gli ingressi di eccitazione dei flip-flop e uscite primarie, y, che

sono le uscite vere e proprie del sistema.

In generale queste ultime dipendono dagli ingressi primari e dalle variabili di stato:

y = y( x, Q). In un sistema sincrono almeno uno dei flip-flop riceve direttamente il se-

gnale di clock detto clock principale mentre i clock degli altri flip-flop possono essere

derivati dalle transizioni di stato e dagli ingressi principali.

G3.2 Registri a scorrimento

Se si collegano N flip-flop di tipo D con il clock in comune, disposti come in figura

G3.2, portando l’uscita Q

di ciascun flip-flop sull’ingresso D di quello immediata-

i + 1

i

mente alla sua destra, si ottiene un registro a scorrimento (shift register) con shift

verso destra.

Attraverso l’ingresso D del primo flip-flop è possibile caricare in esso un bit dopo

l’altro, un dato d di N bit. A ogni colpo di clock ciascun bit avanza verso destra di un

G3 • Contatori e registri a scorrimento

483

posto e, dopo N fronti attivi del clock, tutto il dato è contenuto nel registro. Se è N = 4,

d = 1011, e il registro è inizialmente resettato; man mano che giungono i fronti attivi

del clock, sulle uscite Q si osserva la sequenza:

0000 —> 1000 —> 1100 —> 0110 —> 1011

X

R.C.

y

1011

D 3 Q 3

D 2 Q 2

D 1 Q 1

D 0 Q 0

S

Cl

Cl

Cl

Cl

ck

reset

Figura G3.2

Q

Registro

n–1

a scorrimento

Q

realizzato con 4

flipflop D.

Q1

Q0

Figura G3.1

Modello di sistema sequenziale sincrono.

ck

Il dato inserito in modo seriale nel registro è infine disponibile per intero sulle sue

uscite Q, e può esser prelevato in blocco (in modo parallelo). Un registro di questo tipo

è indicato come SIPO (Serial Input Parallel Output). Il dato può essere anche trasferito serialmente utilizzando come uscita quella dell’ultimo flip-flop; in questo caso lo

shift register è detto SISO (Serial Input Serial Output).

Naturalmente i flip-flop di uno shift register possono anche essere sia degli SR che

dei JK; è sufficiente che il primo di essi sia trasformato in tipo D e poi si collegheranno

–

in cascata le uscite Q e Q agli ingressi S e R o J e K degli altri flip-flop.

Se per ciascun flip-flop sono disponibili gli ingressi di Clear e Preset, figura G3.3,

si può agire su di essi per inserire nel registro in modo parallelo, cioè tutti in una volta,

i bit di un dato per poi trasferirli uno alla volta su un’unica linea di trasmissione colle-

gata sull’uscita Q . Si dice in questo caso che il registro è di tipo PISO (Parallel Input 0

Serial Output).

Gli shift register SIPO e PISO hanno applicazione nelle trasmissioni a distanza su

un’unica linea di comunicazione.

D

Figura G3.3

3

Q 3

D 2

Q 2

D 1

Q 1

D 0

Q 0

Registro

Pr Cl

Pr Cl

Pr Cl

Pr Cl

a scorrimento

con caricamento

ck

parallelo asincrono.

Pl

P 3

P 2

P 1

P 0

Per mezzo di un multiplexer e di collegamenti appropriati è possibile ottenere uno

shift register sul quale sia possibile operare lo shift in una direzione, o nell’altra, o il

caricamento parallelo.

La figura G3.4 mostra lo schema dell’elemento j-esimo di uno shift register di que-

sto tipo.

484

Modulo G • Circuiti logici sequenziali

Figura G3.4

S 1

Cella di shift

S 0

register con

scorrimento nei due

Qj

Q

Q

j+ 1

sensi e caricamento

jÐ1

Qj

parallelo.

Dj

Qj

Cl

reset

ck

Pj

Qj

Il registro è costituito da N moduli uguali a quello nel blocco evidenziato e colle-

gati in cascata. In esso tutte le operazioni selezionate con S S (anche il caricamento

1 0

parallelo) avvengono in maniera sincrona; precisamente:

• S1 S0 = 11 determina il caricamento parallelo;

• S1 S0 = 10 determina il caricamento del dato da sinistra con lo scorrimento verso destra;

• S1 S0 = 01 determina il caricamento del dato da destra con lo scorrimento verso sinistra;

• S1 S0 = 00 in questo caso l’uscita di ciascun flip-flop rientra sul proprio ingresso e quindi il dato rimane fermo.

Se il codice inserito nel registro è quello di un numero, uno shift del dato verso de-

stra o uno verso sinistra, con inserimento di uno zero dal lato opposto, equivalgono ri-

spettivamente a una divisione o ad un prodotto per 2.

G3.3 Contatori realizzati con shift register

Contatore ad anello semplice

Si colleghino insieme l’uscita Q e l’ingresso D

di un registro a scorrimento, figura

0

N–1

G3.5, si resetti il registro e poi si imponga QN = 1. Da questo momento a ogni fronte

–1

attivo del clock lo stato dell’ultimo flip-flop si trasferisce sul primo, l’1 avanza fino

all’ultimo flip-flop per poi rientrare nel primo, e così di seguito. Se i flip-flop sono 4,

( N = 4), l’uscita parallela del registro mostra la sequenza dei quattro codici 1000,

0100, 0010, 0001, corrispondenti ai 4 stati del sistema.

La stessa sequenza si avrebbe sulle uscite di un decoder da due a quattro pilotato da

un contatore di due bit che conti da 0 a 3.

Figura G3.5

Contatore ad anello

con N = 4 flip-flop.

D 3

Q 3

D 2

Q 2

D 1

Q 1

D 0

Q 0

Pr Cl

Pr Cl

Pr Cl

Pr Cl

ck

Contatore Johnson

Questo tipo di contatore si ottiene se si modifica lo schema precedente collegando l’u-

scita Q

– all’ingresso D . Qui non è necessario caricare il primo 1.

0

N–1

G3 • Contatori e registri a scorrimento

485

Per N = 4, la sequenza prodotta in un ciclo completo diviene: 1000, 1100, 1110,

1111, 0111, 0011, 0001, 0000. Come si vede, rispetto al contatore ad anello semplice,

il numero degli stati è raddoppiato.

Se si utilizzano 5 flip-flop il contatore diviene dedicato. Inoltre facendo rientrare sul-

–

–

–

–

l’ingresso di dato uno dei segnali Q , Q , Q , Q oppure una delle configurazioni

1

2

3

4

Q + Q , Q + Q , Q + Q , Q + Q , il contatore Johnson può essere utilizzato come di-1

0

2

1

3

2

4

3

visore di frequenza per n, dove rispettivamente è n = 8, 6, 4, 2, 9, 7, 5, 3. In questi casi

non vanno considerati i flip-flop più a valle di quelli da cui si prelieva il segnale.

Il contatore potrebbe casualmente (per esempio all’accensione) posizionarsi su uno

stato non utile, e da qui entrare indefinitamente in un ciclo di stati non utili. Questo pro-

blema viene normalmente risolto introducendo dei circuiti che lo costringono a rien-

trare nel ciclo utile per cui è stato progettato. Per esempio in un contatore Johnson con

5 flip-flop si impone D = ( Q + Q ) · Q .

2

4

2

3

–

–

In uno shift register con 5 flip-flop si riporta Q · Q sull’ingresso. Si costruisca, a partire dallo 1

0

ESEMPIO 1

stato 00000, la sequenza degli stati.

■ La sequenza si costruisce mediante la tabella G3.1: avan-

–

–

Q Q

Q

Q

Q

Q

– · Q–

zando di una riga si riporta su Q il valore di Q · Q e si ri-

4

3

2

1

0

1

0

4

1

0

portano i valori dello stato precedente spostandoli di un posto

0

0

0

0

0

1

più a destra.

1

0

0

0

0

1

Si osserva che dopo 9 righe si torna allo stato di partenza e la

1

1

0

0

0

1

sequenza verrà ripetuta. Decodificando poi una delle combi-

nazioni di Q Q Q si ottiene un segnale di periodo 9 volte

1

1

1

0

0

1

4

3

2

maggiore di quello del clock.

1

1

1

1

0

0

0

1

1

1

1

0

0

0

1

1

1

0

Tabella G3.1

0

0

0

1

1

0

Sequenza

0

0

0

0

1

0

degli stati con

shift register in cui

0

0

0

0

0

1

rientra Q

– · Q– .

1

0

G3.4 Contatori binari sincroni

Tutti i flip-flop dei contatori sincroni ricevono lo stesso segnale di clock. A ogni fronte

attivo del clock i contatori avanzano nello stato successivo. I codici della sequenza di

stati che essi attraversano corrispondono al ciclo di conteggio progettato. Come si è

detto, lo stato successivo dipende dallo stato precedente e dagli ingressi principali, il

che si traduce in una tabella che ha per ingressi x, Q

... Q e per uscite gli ingressi di

n-1

0

eccitazione dei flip-flop.

Il numero N di flip-flop necessari è quello sufficiente ad assegnare a ciascuno stato

un codice distinto; se gli stati sono n il numero dei flip-flop è N ≥ log ( n).

2

Le funzioni di eccitazione devono essere definite in base allo stato presente e allo

stato prossimo che da esso si vuole raggiungere. Il procedimento di progetto è simile a

quello della trasformazione di flip-flop.

Contatore in avanti (up)

Si consideri n = 3. Per contare in modulo 8 ci vogliono 3 flip-flop. Si supponga di ri-

correre a flip-flop di tipo JK. Si devono assegnare tre coppie di funzioni J e K in modo

che per ciascuno stato considerato come presente sia imposto lo stato successivo. Per

farlo si compila la tabella di eccitazione del contatore, tabella G3.2, che ha come in-

gressi la sequenza degli stati e come uscite le funzioni J e K.

486

Modulo G • Circuiti logici sequenziali

I valori delle J e K si assegnano considerando per ciascun flip-flop il valore della

variabile Q della riga che si sta compilando e quello della riga successiva che indica lo

stato in cui si vuole che il flip-flop vada con il prossimo fronte attivo del clock. La

compilazione è facilitata se si ha sotto gli occhi il diagramma degli stati del flip-flop

JK riportato per comodità in figura G3.6.

S

Q

Q

Q

J

K

J

K

J

K

0x

1x

x0

2

1

0

2

2

1

1

0

0

S

0

0

0

0

x

0

x

1

x

0

S

0

0

1

0

x

1

x

x

1

Q = 0

JK

Q = 1

1

S

0

1

0

0

x

x

0

1

x

2

S

0

1

1

1

x

x

1

x

1

3

x1

S

1

0

0

x

0

0

x

1

x

4

Tabella G3.2

Figura G3.6

S

1

0

1

x

0

1

x

x

1

Tabella di

5

Diagramma degli stati del flip-flop JK.

eccitazione di

S

1

1

0

x

0

x

0

1

x

6

contatore up

S

1

1

1

x

1

x

1

x

1

7

modulo 8.

Partendo dallo stato S si considera lo stato prossimo S ; poiché Q = 0 = Q ' e

0

1

2

2

Q = 0 = Q ' si deve imporre J K = 0x e J K = 0x, ciò mantiene i due flip-flop nello

1

1

2

2

1

1

stato di reset; poiché Q = 0 e Q ' = 1 si deve imporre J K = 1x, ciò impone al flip-flop

0

0

0

0

0 di passare allo stato di set con il prossimo fronte attivo del clock.

Si procede così per tutte le righe; si badi che lo stato successivo di S è S .

7

0

Assegnate così le funzioni J e K per i tre flip-flop si passa a cercarne le forme alge-

briche. La stessa tabella suggerisce di porre J = K = 1 e J = K = Q .

0

0

1

1

0

Dalle mappe di Karnaugh, figura G3.7, si trova poi J = K = Q Q . Q uesto risul-

2

2

1

0

tato, dove è sempre Ji = Ki, suggerisce di utilizzare dei flip-flop di tipo T. Si nota d’al-

tra parte che mentre il flip-flop 0 deve commutare a ogni fronte attivo del clock e

quindi deve avere sempre T = 1, il secondo commuta ogni due fronti, dunque deve es-

0

sere T = Q , il terzo deve commutare nei fronti immediatamente successivi al verifi-

1

0

carsi di Q Q = 11, dunque T = Q Q , e, se ci fosse, il quarto flip-flop dovrebbe avere

1

0

2

1

0

T = Q Q Q in modo da commutare sul fronte successivo al verificarsi della combi-

3

2

1

0,

nazione Q Q Q = 111.

2

1

0

Del resto tutto ciò corrisponde al contare in codice binario: la cifra immediatamente

più significativa commuta dopo che tutte quelle meno significative hanno raggiunto il

massimo valore. Se è Q Q Q Q Q Q = 101111, per passare al numero successivo Q

5

4

3

2

1

0

4

dovrà commutare insieme a tutte le altre cifre meno significative, mentre Q resta inal-

5

terata.

Quanto detto è valido in generale per un contatore modulo 2 n, con n naturale per il

quale saranno:

T = 1 e T

= Π k

Q

0

k + 1

i = 0 i

[G3.1]

cioè l’ingresso T del ( k + 1)-esimo flip-flop deve essere pilotato dal prodotto logico

delle uscite Q di tutti i flip-flop meno significativi.

Q Q

Q Q

1

0

1

0

Figura G3.7

Q

Q

2

00 01

11 10

2

00 01

11 10

Calcolo di J e K

0

0

0

1

0

0

x

x

x

x

2

2

per il contatore

1

x

x

x

x

1

0

0

1

0

modulo 8.

J = Q Q

K = Q Q

2

1

0

2

1

0

G3 • Contatori e registri a scorrimento

487

La figura G3.8 propone lo schema di un contatore sincrono parallelo modulo 24.

Contatore

Il termine parallelo si riferisce al fatto che ciascuna funzione d’eccitazione è calcolata

sincrono parallelo

parallelamente (in contemporanea) alle altre. In una struttura del genere al crescere di

n cresce il numero di ingressi che i flip-flop devono essere in grado di pilotare e cresce

anche il numero di ingressi delle porte AND. In alternativa è possibile realizzare cia-

scuna delle funzioni T

= Π k Q mediante la proprietà associativa del prodotto:

k + 1

i = 0

i

• T = Q

= Q Q = Q · T

1

0

• T 2

1

0

1

1

• T = Q · ( Q Q ) = Q · T

= Q · ( Q Q Q ) = Q · T

3

2

1

0

2

2

• T 4

3

2

1

0

3

3

• ...

cioè mediante una cascata di AND a due soli ingressi, figura G3.9 . Il contatore così rea-

Contatore

lizzato è detto sincrono seriale. Il termine seriale si riferisce al fatto che la funzione

sincrono seriale

d’eccitazione di ciascun flip-flop è calcolata mediante quella del flip-flop che lo precede.

Figura G3.8

Contatore sincrono

parallelo modulo

16-up.

VCC

Q 3

T 3

Q 2

T 2

Q 1

T 1

Q 0

T 0

ck

ck

ck

ck

ck

Q 3

Q 2

Q 1

Q 0

9

9

4

Figura G3.9

11

11

5

Contatore sincrono

10

10

3

VCC

seriale modulo

16-up.

Q 3

T 3

Q 2

T 2

Q 1

T 1

Q 0

T 0

ck

ck

ck

ck

ck

Q 3

Q 2

Q 1

Q 0

Contatore down

–

Si può osservare che le uscite Q di un contatore binario up forniscono proprio il con-

teggio all’indietro, dunque lo stesso contatore up fornisce anche un conteggio down.

Tabella G3.3

La necessità di realizzare un contatore up-down mediante due circuiti combinatori

Tabella di

indipendenti si pone quando il conteggio deve subire di volta in volta un incremento o

eccitazione del

–

un decremento, a seconda dell’ingresso di controllo u/d (up/ down ).

contatore down.

Si consideri n = 3 e si utilizzino flip-flop di tipo T. Si compila la tabella

di eccitazione del contatore binario down, con il semplice criterio che

S

Q

Q

Q

T

T

T

2

1

0

2

1

0

quando Q deve commutare occorre che sia T = 1 (tabella G3.3).

S

1

1

1

0

0

1

i

i

7

S

1

1

0

0

1

1

6

Direttamente dalla tabella si osserva che:

S

1

0

1

0

0

1

5

–

– –

T = 1 T = Q

T = Q Q

S

1

0

0

1

1

1

0

1

0

2

1

0

4

S

0

1

1

0

0

1

Da considerazioni del tutto simili a quelle fatte per il contatore up si può

3

S

0

1

0

0

1

1

concludere che per un modulo n down si deve porre:

2

–

S

0

0

1

0

0

1

1

T = 1 T

= Π k

Q

[G3.2]

0

k + 1

i = 0

i

S

0

0

0

1

1

1

0

488

Modulo G • Circuiti logici sequenziali

Gli schemi per questo contatore sincrono sono del tutto simili a quelli dell’analogo

–

contatore up, con la sola differenza che ora sono utilizzate le uscite Q .

–

Anche i prodotti Π k Q si possono ricavare con successive applicazioni della pro-

i = 0

i

prietà associativa, dunque è possibile ottenere un contatore binario sincrono seriale down

–

con una struttura del tutto analoga a quella di figura G3.9 ma con le Q al posto delle Q .

i

i

Contatore up/down

Si utilizzano le due reti combinatorie del contatore up e di quello down e dei multiple-

–

xer. Il controllo u/d va sull’ingresso di selezione di ciascun mux e decide se inviare su-

gli ingressi T le uscite del circuito combinatorio che fa avanzare il conteggio o quello

Figura G3.10

del circuito che lo fa andare indietro (figura G3.10).

Contatore up/down

–

modulo 16

Il segno di negazione sulla lettera d di “u/d” indica che la modalità down viene at-

sincrono.

tivata quando quell’ingresso è basso.

u/d

Q 3

T

Q

Q

Q

3

2

T 2

1

T 1

0

T0

Q 3

ck

Q 2

ck

Q 1

ck

Q 0

ck

ck

Frequenza massima del clock

Nei contatori sincroni paralleli dopo ogni nuovo fronte attivo del clock ci vuole un

tempo T

perché ogni flip-flop possa compiere la sua transizione, e un tempo T

pdFF

pdAND

perché il nuovo stato giunga agli ingressi di eccitazione. Perciò il successivo fronte at-

tivo non deve arrivare prima, pena una sequenza errata.

Dunque per il periodo del clock deve essere rispettata la relazione:

T ≥ T

+ T

[G3.3]

ck

pdFF

pdAND

In un contatore sincrono seriale modulo 2 N il flip-flop ( N – 1)-esimo e più signifi-

cativo riceve un nuovo valore sul suo ingresso T

con un ritardo dovuto al tempo di

N – 1

transizione del primo flip-flop più il ritardo di propagazione attraverso N – 1 porte

AND. Q uesto è il tempo che occorre attendere prima di inviare un nuovo fronte attivo

del clock. Dunque il periodo del segnale di sincronismo deve essere:

T ≥ T

+ ( N – 1) · T

[G3.4]

ck

pdFF

pdAND

Errori nei codici

Poiché a ogni fronte attivo del clock le commutazioni dei flip-flop avvengono con pic-

coli ritardi non tutti uguali il contatore può presentare per brevi intervalli di tempo dei

codici non previsti.

Nei contatori sincroni paralleli e seriali si è certi che il contatore raggiunge il nuovo

stato solo dopo un tempo pari al maggiore dei ritardi t = ( T

)

di commutazione

d

pdFF max

dei flip-flop. Per questo motivo il circuito che utilizza i codici prodotti dal contatore

dovrebbe essere abilitato a leggere ogni nuovo stato da un segnale che abbia, rispetto

al clock, un ritardo almeno pari a t .

d

G3 • Contatori e registri a scorrimento

489

Contatori sincroni modulo qualunque

Il modulo M di un contatore binario non deve necessariamente essere una potenza del

2. Il metodo di progetto di un contatore con modulo M è il medesimo. Preliminarmente

occorre stabilire il numero N ≥ log ( M) necessario di flip-flop. Poiché in questo caso

2

nel conteggio non vengono utilizzati tutti gli stati, le tabelle di eccitazione presente-

ranno implicitamente condizioni di indifferenza in corrispondenza degli stati non utili.

Ciò consente una maggiore minimizzazione delle funzioni di eccitazione, ma può por-

tare a realizzare contatori con cicli chiusi non previsti.

Occorre perciò verificare che nel contatore che si intende realizzare ciò non av-

venga. In ogni caso ci si può assicurare che all’accensione il contatore non finisca in

uno stato non desiderato imponendo, tramite gli ingressi asincroni, un reset iniziale.

G3.5 Contatori asincroni

Questi contatori fanno sempre parte dei sistemi sincroni perchè i passaggi di stato av-

vengono in seguito al fronte attivo di un unico segnale ci clock; tuttavia essi si distin-

guono dai contatori sincroni perché il segnale di clock di alcuni dei flip-flop deriva da

transizioni di stato di altri.

Contatore binario ripple modulo 2n

Si considerino 3 flip-flop di tipo T con clock attivo sul fronte di discesa, tutti con T = 1

Contatore up

e collegati come in figura G3.11: il primo flip-flop riceve direttamente il segnale di

clock, l’uscita Q di ciascuno di essi controlla il clock del flip-flop immediatamente più

significativo.

In figura G3.12 si è costruita graficamente la sequenza degli stati: il flip-flop 0

commuta a ogni fronte di discesa del clock principale e ogni altro flip-flop commuta a

ogni fronte di discesa delle uscite Q del flip-flop che nella numerazione lo precede.

Si riconosce così che il dispositivo esegue la sequenza del conteggio binario up.

Con n flip-flop si otterrebbe il conteggio modulo 2 n.

Nel caso di flip-flop con clock attivi sul fronte di salita il contatore si ottiene colle-

gando ciascun clock all’uscita Q

– del flip-flop che lo precede.

VCC

Figura G3.11

Contatore binario

asincrono up

modulo 8.

Q 2

T

Q

Q

2

1

T 1

0

T 0

ck 2

ck 1

ck 0

ck

Q 2

Q 1

Q 0

Figura G3.12

Correlazione dei

ck

segnali nel

contatore binario

asincrono up.

0

1

0

1

0

1

0

1

0

Q 0

0

0

1

1

0

0

1

1

0

Q 1

0

0

0

0

1

1

1

1

0

Q 2

t

490

Modulo G • Circuiti logici sequenziali

–

Si è già osservato che se nel contatore up si considerano come uscite le Q si ot-

Contatore down

i

tiene un conteggio all’indietro. In alternativa e con clock attivi sul fronte di discesa si im-

–

pone ck

= Q . Se ne lascia la verifica allo studente.

i+1

i

Si consideri n = 4 e il contatore nello stato 1111; al sopraggiungere del prossimo

Errori di

fronte attivo del clock principale il primo flip-flop commuta con un ritardo T

decodifica

pdFF; ciò

provoca la commutazione del secondo, e così via. Lo zero si propaga come un’onda

(in inglese ripple) lungo la catena dei flip-flop. Lo stato 0000 si raggiunge perciò con

un ritardo pari a n · T

.

pdFF

In tutto quest’intervallo di tempo le uscite del contatore assumono in successione i

valori 1110, 1100, 1000. Questo è il caso più critico, ma in tutte le transizioni da un

stato all’altro il contatore presenta per brevi intervalli di tempo dopo il fronte attivo del

clock, dei codici non desiderati. Occorre evitare che questi abbiano effetto su altre parti

del sistema. Una possibile soluzione è di utilizzare un segnale che abiliti l’acquisizione

del codice con un ritardo t ≥ n · T

rispetto a ciascun fronte attivo del clock.

d

pdFF

Affinché il conteggio possa avvenire correttamente occorre che tutti i flip-flop ab-

Frequenza

massima

biano il tempo di compiere la loro commutazione. Occorre anche prevedere che il con-

del clock

tatore rimanga in ciascuno dei suoi stati per un tempo T sufficiente all’acquisizione da

s

principale

parte del dispositivo che utilizza il conteggio. Ciò significa che per il periodo del clock

principale va previsto un tempo T > n · T

+ T . Dunque la frequenza del clock

ck

pdFF

s

principale dovrà essere f < 1/ T .

ck

G3.6 Controllo ed espansione dei contatori

Start/stop

Sospendere e riprendere il conteggio per mezzo di un abilitatore del segnale di clock

non è la migliore soluzione perché durante una delle due fasi si provocano sugli in-

gressi di clock del contatore fronti attivi non dovuti al segnale di sincronismo.

Conviene piuttosto intervenire sugli ingressi di eccitazione di ciascun flip-flop me-

diante un circuito controllato dal segnale di start/ stop che su di essi fa passare il valore

prodotto dalla rete combinatoria del contatore oppure il valore che blocca il flip-flop

sullo stato precedente. Nel caso di flip-flop di tipo T è sufficiente un gating con AND

(cioè far passare il segnale T attraverso una AND con il segnale start/ stop che impone

T = 0 quando il segnale di stop è attivo). Se i flip-flop sono di tipo D si può prelimi-

narmente trasformarli in T e poi applicare lo stesso tipo di controllo (figura G3.13).

Figura G3.13

Rete

Controllo di

Combinatoria

start/stop con

flip-flop di tipo D.

D

Q

T

j

start/stop

Qj

ck

ck

Preset

Lo stato di un contatore si può forzare in modo asincrono attraverso gli ingressi di

preset e clear dei flip-flop, oppure, in modo sincrono, mediante un caricamento paral-

lelo su flip-flop di tipo D. In questo caso, un segnale di parallel load (PL) disabilita il

controllo degli ingressi D da parte degli altri circuiti, abilita il passaggio degli input di

caricamento parallelo e il dato viene acquisito con il primo fronte positivo del clock.

Il circuito di figura G3.14 completa quello di figura G3.13 con il caricamento parallelo:

PL abilita il passaggio su D del dato esterno P ; e contemporaneamente disabilita tutti gli al-

j

tri circuiti che portano a D. Mediante il caricamento parallelo e un circuito di decodifica si

può ridurre il modulo del conteggio costringendo il contatore, quando viene riconosciuto

uno stato particolare, a caricare lo stato iniziale degli ingressi di caricamento parallelo.

G3 • Contatori e registri a scorrimento

491

L’ingresso EnT (o Ten, abilitatore di T) funziona nello stesso modo di start/stop : an-

ch’esso abilita il segnale che fa avanzare il conteggio proveniente dalla rete combina-

toria, ma viene usato nel collegamento in cascata con altri contatori.

Rete

Figura G3.14

Combinatoria

Circuito

di start/stop,

di caricamento

parallelo, e

di espansione.

D

Qj

start/stop

T

Q

T

ck

j

en

PL

P

ck

j

Collegamento in cascata di più contatori

Collegando più contatori si possono ottenere contatori di modulo superiore. Un metodo

per ottenere ciò consiste nello sfruttare come segnale di clock del contatore più signifi-

cativo il bit di maggiore valore del contatore che lo precede. Così da due contatori mo-

dulo 16 con clock attivo sul fronte di discesa se ne ottiene uno modulo 256 collegando

l’uscita Q al clock del contatore con uscite Q ... Q che così avanzerà di uno a ogni

3

4

7

transizione alto –> basso di Q . Q uesto metodo ha però l’inconveniente di una propaga-

3

zione tipo ripple dei fronti di discesa da un contatore all’altro, con un ritardo che au-

menta con il numero dei contatori utilizzati e genera codici temporanei indesiderati.

Per evitare questo fenomeno i contatori integrati sincroni sono dotati di un ingresso

Carry-In o EnT, o Ten, che li abilita ad avanzare nel conteggio, e di un’uscita di riporto,

Carry-Out, o Ripple-Carry, che abilita un eventuale contatore più significativo quando

questo deve essere sensibile al fronte attivo del medesimo segnale di sincronismo.

Il circuito di Carry-Out deve abilitare l’eventuale contatore immediatamente più si-

gnificativo quando a sua volta il contatore che lo emette ha un Carry-In attivo ed è ar-

rivato al suo ultimo stato:

Cout = Q Q Q Q · C

3

2

1

0

in

[G3.5]

La figura G3.15 mostra questo tipo di connessione nel caso di tre contatori modulo

16: quando il contatore più a destra raggiunge lo stato Q Q Q Q = 1111 , il suo C

3

2

1

0

b

out

va alto; con il prossimo fronte attivo al clock esso tornerà allo stato 0 e il contatore al

centro avanzerà di 1. Se anche il contatore al centro si trova in quel momento nello

stato 1111 , abiliterà a sua volta l’avanzamento del contatore più a sinistra. Si nota che

b

c’è ancora un rallentamento dovuto alla propagazione del Ripple-Carry. A questo pro-

Figura G3.15

blema si può rimediare mediante AND esterne dei Cout dei contatori meno significativi

Espansione di

da portare nell’ingresso Cin di ciascun contatore più significativo:

contatore binario

mediante Carry-In e

Cin

= Π k

C

[G3.6]

Carry-Out.

( k + 1)

i = 0 out( i)

Cout

Cout

Cout

Q 3 Q 2 Q 1 Q 0

Q 3 Q 2 Q 1 Q 0

Q 3 Q 2 Q 1 Q 0

Cin

Cin

Cin

ck





492

Modulo G • Circuiti logici sequenziali

Esercizi di verifica

Esercizio 1

Proporre uno schema per il circuito di caricamento parallelo sincrono su flip-flop con clock attivo sul fronte di

citazioni salita: per questa operazione ciascun flip-flop deve essere controllato dal medesimo abilitatore di caricamento parallelo e dal suo ingresso Pi .

Esercizio 2

Eser Produrre lo schema di un registro a scorrimento con caricamento parallelo asincrono.

Esercizio 3

Produrre lo schema di un registro a scorrimento con caricamento parallelo sincrono.

Esercizio 4

Utilizzando lo schema di figura G3.4 proporre uno schema completo per un registro a scorrimento di 4 bit, e do-

tato di controlli shift a destra, shift a sinistra e caricamento parallelo.

Esercizio 5

Dire come è possibile ottenere la stessa sequenza di un contatore ad anello di 4 bit utilizzando un contatore di

solo due flip-flop e un adatto circuito combinatorio.

Esercizio 6

Produrre lo schema di un contatore Johnson decadico.

Esercizio 7

Utilizzare un contatore Johnson realizzato con 4 flip flop e altri circuiti logici per visualizzare su un display a 7 segmenti la conta da 7 a 0.

Esercizio 8

Partendo dallo stato 00000 costruire la sequenza degli stati ottenuti con un contatore Johnson di 5 bit.

Esercizio 9

Progettare un contatore sincrono modulo 5 up con flip-flop JK. Disegnare poi il diagramma completo degli stati.

Esercizio 10

Progettare un contatore sincrono modulo 16 up con flip-flop di tipo T.

Esercizio 11

Progettare un contatore binario sincrono parallelo modulo 7 utilizzando flip-flop JK. Determinare anche il dia-

gramma completo degli stati.





G3 • Contatori e registri a scorrimento

493

Esercizio 12

Progettare un contatore binario parallelo sincrono up/down modulo 7.

Esercizio 13

Progettare un contatore binario parallelo sincrono modulo 8 che avanzi secondo il codice Gray.

citazioni

Esercizio 14

Progettare un contatore binario parallelo sincrono up/down modulo 8 che avanzi secondo il codice Gray.

Eser

Esercizio 15

Per ciascun flip-flop di tipo T di un contatore realizzare un circuito che consenta i controlli di Start e Stop.

Esercizio 16

Progettare un contatore sincrono modulo 10 up con flip-flop di tipo D.

Esercizio 17

Per ciascun flip-flop di tipo D di un contatore realizzare un circuito che consenta i controlli di Start e Stop e di caricamento parallelo sincrono.

Esercizio 18

Progettare un contatore asincrono up modulo 16. Successivamente, trasformarlo in un modulo 10 mediante un

circuito che agisca sugli ingressi asincroni di ciascun flip-flop.

Esercizio 19

Progettare un contatore asincrono down modulo 16. Successivamente, trasformarlo in un modulo 10 mediante un

circuito che agisca sugli ingressi asincroni di ciascun flip-flop.

Esercizio 20

Utilizzare un contatore binario asincrono modulo 5 e uno modulo 2 per realizzare un contatore modulo 10.

Esercizio 21

Mediante due contatori sincroni modulo 10 presettabili realizzare un contatore modulo 60.





494

Modulo G • Circuiti logici sequenziali

Test di verifica

Quesiti a risposta aperta

1.

Descrivere la struttura di una rete logica sequenziale indicando le funzioni di ciascuna delle sue parti.

2.

Dire con quali tipi di dispositivi sequenziali elementari conviene realizzare un registro a scorrimento e con

citazioni

quali altri tipi non è possibile realizzarlo.

3.

Confrontare un contatore Johnson e un contatore ad anello semplice realizzati con lo stesso numero di flip-flop.

4.

Descrivere il procedimento di progetto di un contatore sincrono di modulo dato.

Eser 5. Dire in che modo è possibile alterare il modulo di un contatore binario.

6.

Spiegare perché è possibile utilizzare lo stesso contatore binario up per ottenere la sequenza di conteggio down.

7.

Spiegare la differenza tra un contatore binario sincrono parallelo e uno sincrono seriale.

8.

Discutere gli errori di decodifica nei contatori sincroni e nei contatori asincroni.

9.

Mettere a confronto i controlli di start/stop effettuati agendo sul segnale di clock con quelli realizzati agendo

sugli ingressi di eccitazione dei flip-flop.

10. Confrontare il collegamento in cascata di tipo ripple tra contatori con quello di tipo sincrono.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. In un sistema sequenziale sincrono:

a la sequenza degli stati è pilotata solo dagli ingressi e dallo stato di partenza.

b le transizioni di stato avvengono appena gli ingressi assumono determinati livelli logici.

c le transizioni di stato avvengono in corrispondenza dei livelli attivi di un segnale di clock.

d le transizioni di stato avvengono in corrispondenza dei fronti attivi di un segnale di clock.

2. Un sistema sequenziale sincrono utilizza come memoria:

a latch con abilitatori.

b flip-flop che ricevono lo stesso segnale di sincronismo.

c flip-flop dei quali almeno uno riceve il segnale di sincronismo.

d il ritardo di propagazione dei segnali che vengono riportati sugli ingressi secondari.

3. Uno shift register si realizza:

a collegando più flip-flop in cascata con l’uscita Q sull’ingresso di clock del successivo.

b collegando più flip-flop in cascata con le uscite Q sugli ingressi di eccitazione e i clock tutti insieme.

c collegando più flip-flop in cascata con l’uscita Q di ciascuno sull’ingresso T del successivo.

d collegando più latch in cascata con le uscite Q sugli ingressi di eccitazione e i clock tutti insieme.

4. Un contatore Johnson:

a ha il doppio degli stati di un contatore ad anello semplice.

b riporta in ingresso l’uscita Q del suo ultimo flip-flop.

–

c riporta sull’ingresso D l’uscita Q– del suo ultimo flip-flop.

d diversamente da un contatore ad anello semplice non ha stati non utili.

5. Un contatore binario sincrono up:

a si realizza imponendo per il flip-flop n° k, T

k–1 Q

k = Π i

e T = 1 e osservando le uscite Q

–.

= 0

i

0

b imponendo T = 1 su tutti gli ingressi dei flip-flop e collegando in cascata l’uscita Q di ciascuno con l’ingresso di sincronismo del flip-flop immediatamente più significativo.





G3 • Contatori e registri a scorrimento

495

c si realizza solo con flip-flop di tipo T e imponendo T

= Π k Q e T = 1.

k + 1

i = 0

i

0

d si realizza imponendo per i flip-flop n° k con K ≥ 1, T = Π k–1 Q e T = 1.

k

i = 0

i

0

6. Un contatore binario sincrono down:

–

a si realizza con una cascata di flip-flop collegando l’uscita Q di ciascuno con il clock del successivo e più significativo.

b imponendo per ciascuno dei suoi flip-flop che l’ingresso T sia uguale alla NAND delle uscite Q dei flip-flop citazioni

che lo precedono.

–

c si realizza imponendo per il flip-flop n° k + 1, T

= Π k

Q e T = 1 e osservando le uscite Q.

k + 1

i = 0

i

0

–

–

d si realizza anche imponendo per il flip-flop n° k con k ≥ 1, T = Π k–1 Q , T = 0 e osservando le Q .

k

i = 0

i

0

Eser

7. Per ottenere un contatore binario up/down con flip-flop di tipo D:

a basta realizzare il contatore up e poi, tramite mux, decidere se mandare in uscita i valori delle Q o quelle delle

–

Q .

b sono necessarie una rete combinatoria per l’up e una per il down che forniscano ciascuna il valore dello stato successivo e dei mux 1 of 2 con selettore u/d che decida quale dei due valori passare agli ingressi D.

c conviene convertire i flip-flop da D a T e poi decidere se collegare a ciascun ingresso T i prodotti delle Q o

–

delle Q dei flip-flop meno significativi.

d conviene collegare due identici contatori up agli stessi segnali di clock, preset e reset e osservare le uscite Q

–

del primo (conteggio up) e le uscite Q dell’altro (conteggio down).

8. Un contatore binario sincrono seriale con n flip-flop di tipo T:

a richiede un periodo di clock T > ( n – 1) · t

+ t

, tempo necessario perché anche il flip-flop più si-

ck

pdAND

pdFF

gnificativo riceva sull’ingresso il valore che ne determina lo stato successivo.

b richiede un periodo di clock T > ( n – 1) · t

+ t

, tempo necessario perché dopo un fronte attivo del

ck

pdAND

pdFF

clock anche il flip-flop più significativo raggiunga il suo prossimo stato.

c richiede un periodo di clock T ≥ T

+ T

, tempo necessario perché anche il flip-flop più significativo

ck

pdFF

pdAND

riceva sull’ingresso il valore che ne determina lo stato successivo.

d richiede un periodo di clock T > N · T

+ T dove T è il tempo di acquisizione di ciascuno stato da parte

ck

pdFF

s

s

del dispositivo che utilizza il contatore.

9. Il controllo di start/ stop per un contatore:

a si può effettuare con un abilitatore del segnale di clock purché non si formino fronti attivi del clock non desiderati.

b va effettuato sugli ingressi di eccitazione di ciascuno dei suoi flip-flop per evitare fronti attivi di clock non voluti. stop = 0 impone T = 0, o D = Q a secondo del tipo di flip-flop.

k

k

k

c effettuato sugli ingressi di eccitazione di ciascuno dei suoi flip-flop, Start = 1 impone, a seconda del tipo di flip-flop, T = 1 o D = Q ' dove Q ' è lo stato prossimo che si vuole ottenere.

k

k

k

k

d effettuato sui suoi flip-flop di tipo T impone con start/ stop = 0 a ciascun flip-flop di rileggere il suo proprio stato.

10. Il collegamento in cascata di due contatori asincroni con clock attivo sul fronte di salita:

–

a si fa portando l’uscita Q più significativa di un contatore sull’ingresso di clock dell’altro.

b si fa portando l’uscita Q più significativa di un contatore sull’ingresso di clock dell’altro.

c si fa portando l’uscita Q più significativa di un contatore sull’ingresso T dell’altro.

–

d si fa portando l’uscita Q più significativa di un contatore sull’ingresso T dell’altro.





496

Contatori e shift register

G4 integrati

Diversi circuiti integrati forniscono contatori e registri di vario tipo. La loro struttura modulare

consente di estendere le loro funzioni e ottenere dispositivi con un maggior numero di bit.

Con essi è possibile costruire sistemi sequenziali di maggiore complessità come cronometri,

divisori di frequenza, generatori di impulsi con periodo abbastanza lungo, generatori di se-

quenze. I circuiti presentati in questo capitolo hanno caratteristiche comuni con altri circuiti

contatori o registri dalle funzioni più varie e complesse che è possibile esplorare nei data

book. Nei circuiti logici di molti di questi dispositivi si possono riconoscere le strutture pre-

sentate nel precedente capitolo.

G4.1 Contatori integrati binari e decadici

Molti dei contatori sincroni disponibili sono binari o decadici e utilizzano flip-flop di

tipo T.

Per i contatori binari valgono le relazioni precedentemente ricavate:

• up:

C = Q Q Q Q ,

T = 1 e T

= Π k

Q

out

3

2

1

0

0

k + 1

i=0

i

[G4.1]

• down: C = Q

– Q– Q– Q– ,

T = 1 e T

= Π k

Q–

out

3

2

1

0

0

k + 1

i=0

i

[G4.2]

Per i contatori decadici si possono ricavare le seguenti relazioni:

• up:

C = Q Q , T = Q Q + Q Q Q , T = Q Q , T = Q– Q , T = 1 [G4.3]

out

3

0

3

3

0

2

1

0

2

1

0

1

3

0

0

• down: C = Q

– Q– Q– Q– , T = Q Q Q– + Q– Q– Q– , T = ( Q + Q Q– ) Q– [G4.4]

out

3

2

1

0

3

3

2

0

2

1

0

2

3

2

1

0

(oppure T = ( Q + Q ) Q

– Q– ), T = ( Q + Q + Q ) Q– , T = 1

2

3

2

1

0

1

3

2

1

0

0

Va inteso che tutte queste relazioni vanno moltiplicate per il controllo di start/stop, Cin.

Gli integrati 4510 e 4516

Gli integrati 4510 e il 4516 sono contatori sincroni up/down a 4 bit presettabili in

modo asincrono, rispettivamente BCD e modulo 16, con flip-flop di tipo D trasformati

in T. Commutano sul fronte di salita del clock e hanno carry in e carry out attivi al li-

vello basso. La figura G4.1 a ne riporta il diagramma funzionale e lo schema del cir-

cuito di caricamento parallelo e di reset (figura G4.1 b).

L’ingresso di Preset enable (Pe) costringe il contatore a caricare il valore dagli in-

gressi di caricamento parallelo; contemporaneamente esso impone un livello alto sugli

ingressi di clock dei flip-flop garantendo che il conteggio riparta dal valore appena ca-

ricato e solo dal primo fronte di salita del clock successivo alla disattivazione del preset.

L’ingresso di reset (CI) agisce in modo analogo imponendo uno zero sugli ingressi

di caricamento parallelo, attivando il preset e imponendo il livello logico 1 sul clock.

G4 • Contatori e shift register integrati

497

4

12

13

3

Figura G4.1 a, b

Integrato

D 0

D 1

D 2

D 3

Qi

Ti

4510/4516.

1

Pe

Caricamento parallelo

Reset

a) Diagramma

9

Pi

Pe

funzionale;

ck

b) circuito di

Ck

15

caricamento

C

5

in

Contatore

C

parallelo e di reset.

out

u/d

7

10

Q 0

Q 1

Q 2

Q 3

Vdd =16

Pi

6

11

14

2

Vss =8

Cl

Pe

a)

b)

L’integrato 4029

L’integrato 4029 è un contatore sincrono a 4 bit, con clock attivo sui fronti di salita; può

contare in codice BCD o modulo 16, in avanti o indietro; è dotato di carry in e carry out

attivi sul livello basso, è presettabile in modo asincrono con il valore imposto sugli in-

gressi Pi di caricamento parallelo. Il caricamento parallelo aviene quando l’apposito abi-

litatore Pe è portato al livello alto. Il segnale di Cout nel modo up diviene attivo quando il

conteggio ragiunge il massimo valore (15 o 10), mentre nel modo down quando rag-

giunge il valore 0. La figura G4.2 riporta il diagramma funzionale del contatore.

Gli integrati 74LS169 e 74LS168

Gli integrati 74LS169 e il 74LS168 sono contatori up/down rispettivamente binario e

decadico sincroni, presettabili in modo sincrono; ingresso e uscita di espansione sono

attivi al livello basso. La figura G4.3 ne riporta lo schema funzionale e la piedinatura.

Il contatore binario 74169 utilizza flip-flop di tipo D trasformati in T. I suoi circuiti

di caricamento parallelo e di abilitazione al conteggio sono uguali a quelli di figura

G3.14 salvo il fatto che ora gli abilitatori sono tutti attivi al livello basso. Nel contatore

decadico si trasforma in T solo il flip-flop meno significativo, tuttavia le funzioni d’ec-

citazione sono realizzate in modo da sfruttare con poche varianti la stessa logica del

contatore binario.

3

13

12

4

9

6

5

4

3

P 3

P 2

P 1

P 0

Pe

1

Caricamento parallelo

Pe

P 3

P 2

P 1

P 0

1

ck

u/d

15

5

7

Start

15

Cin

C

10

out

C

Contatore

in

Cout

2

bin/dec

7

9

ck

up/dw

10

Q 3

Q 2

Q 1

Q 0

Vdd =16, Vss=8

Q 3

Q 2

Q 1

Q 0

VCC =16

2

14

11

6

GND = 8

11

12

13

14

Figura G4.2

Figura G4.3

Diagramma funzionale dell’integrato 4029.

Integrato 74168/169.

L’integrato 40110

L’integrato 40110 è un contatore Johnson decadico dotato di un clock-up e un clock-

down e di un decoder che trasforma ciascuno stato in codice per display a 7-segmenti

a catodo comune. Su ciascuna delle uscite a... f può fornire correnti fino a 16 mA.

Un fronte di salita su uno degli ingressi di clock provoca uno shift verso destra o

verso sinistra e così fa avanzare il conteggio in una direzione o nell’altra a partire

dallo stato presente e indipendentemente dall’altra linea di clock purché sia rispettato

un intervallo adeguato dall’ultimo fronte di salita. Il contatore ha un ingresso di reset

attivo alto, uno di Ten attivo basso per bloccare il conteggio, un’uscita di Carry-Out e

498

Modulo G • Circuiti logici sequenziali

una di Borrow che a ogni fine ciclo emettono un breve impulso negativo e si possono

utilizzare per controllare il clock-up e il clock-down di un altro integrato 40110 im-

mediatamente più significativo. Inoltre le uscite del contatore sono dotate di latch

controllate da un latch enable attivo sul livello alto. La

Figura G4.4

figura G4.4 mostra il dia-

gramma funzionale e la piedinatura dell’integrato.

Integrato 40110.

9

ck-up

Precondizionamento

7

ck-down

del segnale

10

Carry-Out

Contatore

Controllo

Johnson

11

Borrow-Out

5

Reset

1

4

TEn

a

15

b

14

c

13

6

d

LE

Latch

Decoder-Driver

12

e

3

f

2

g

Vdd=16, Vss=8

Gli integrati 74LS90 e 74LS93

Gli integrati 74LS90 e il 74LS93 (figura G4.5) sono contatori asincroni contenenti un

divisore per due e rispettivamente un modulo 5 e un modulo 8. Le commutazioni av-

vengono con i fronti di salita dei clock. R 0 a e R 0 b resettano il contatore se sono entrambi alti. Nell’integrato 7490 R

Q Q Q

9 a e R 9 b, entrambi a 1 impongono che QB 2 B 1 B 0 A = 1001 b.

La piedinatura dei due integrati è la stessa salvo i pin 6 e 7. I pin non riportati, e nel-

l’integrato 7493 anche i pin 6 e 7, fungono solo da supporti meccanici.

ckA

QA

ckB

QB2 QB1 QB0

Figura G4.5

Integrato 7490:

14

12

1

11

8

9

diagramma

funzionale.

Mod.

Mod. 5

2

R0a 2

6 R9a

R0b 3

7 R9b

VCC=5, GND=10

G4.2 Shift register integrati

L’integrato 74LS164

L’integrato 74LS164 (figura G4.6 a) è uno shift register realizzato con 8 flip-flop SR

edge-triggered. Ha un ingresso seriale costituito dalla AND di A e B, uscite parallele,

clock attivo sul fronte di salita, reset asincrono attivo basso.

G4 • Contatori e shift register integrati

499

74LS164

74LS194

4015

4094

14

V

V

16

Vdd

16 16

CC

CC

V

2

dd

Sr

15

Qa

13

Q 1

4

Qa

3

D

3

A

12

Q 2

5

1

A

1

ck

Qb

Qb

4

4

B

Qc

11

Q 3

6

2

B

Qc

5

5

Qa

14

1

C

15

Cl

Qd

2

STR

Q 4

7

Qd

6

6

D

Qb

14

2

D

Q 5

14

8

Ck

Qe

10

7

Sl

Qc

13

Q 6

13

Qa

5

3

9

Qd

12

ck

Q 7

12

CLR

Qf

11

11

7

ck

D

Qb

4

Q 8

11

Qg

12

9

15

OE

S 0

9

ck

Qc

3

Qh

13

10

S 1

6

Cl

Qd

10

Q S

9

7

GND

1

CI

Vss

8

Q S

10

GND

8

8

Vss

a)

b)

c)

d)

L’integrato 74LS194

Figura G4.6 a, b, c, d

L’integrato 74LS194 (figura G4.6 b) è uno shift register bidirezionale realizzato con

Registri a

4 flip-flop SR edge-triggered. Ha un ingresso seriale da destra ( Sr) e uno da sinistra

scorrimento

( Sl), caricamento parallelo sincrono, uscite parallele, clock attivo sul fronte di salita,

integrati.

reset asincrono attivo basso. Con gli ingressi S e S si sceglie la funzione desiderata

1

0

come indicato in tabella G4.1.

Tabella G4.1

S1 S0

00

01

10

11

Selezione delle

funzioni del 74194.

funzione

memoria

shift right

shift left

parallel load

Valori tipici per gli shift register della serie 74LS sono:

fmax = 25 MHz, tp = 25 ns

L’integrato 4015

L’integrato 4015 (figura G4.6 c) è un CMOS con due shift register indipendenti cia-

scuno di 4 bit con flip-flop D di tipo master-slave; l’uscita Q di ciascun flip-flop va su-

gli ingressi D del successivo.

Ciascuno shift register ha inoltre 4 uscite parallele, reset asincrono attivo al livello

alto, e clock. Ciascun dato acquisito dai master sul livello basso del clock viene trasfe-

rito sulle uscite Q quando il clock passa al livello alto.

Con una Vcc = 5 V si richiedono per il clock tempi di salita e di discesa inferiori a

15 μs, durata degli impulsi maggiore di 180 ns, fmax = 3 MHz. L’impulso di reset deve

durare più di 200 ns.

L’integrato 4094

L’integrato 4094 (figura G4.6 d) è uno shift register realizzato con 8 flip-flop di tipo

D. Il dato viene traslato sui fronti di salita del clock. Ha un ingresso seriale, D, e due

uscite seriali Q

Q

s e

. La prima è aggiornata a ogni fronte di salita del clock ed è adatta

s'

per collegamenti in cascata quando i tempi di salita dei clock sono brevi; la seconda sul

fronte di discesa immediatamente successivo ed è adatta per collegamenti in cascata

quando i tempi di salita del clock sono lenti.

Le uscite parallele di questo dispositivo non giungono direttamente dallo shift regi-

ster: passano prima in un registro parallelo interno costituito da 8 latch con abilitatore

(STR da Strobe) attivo al livello alto e con uscite 3-state abilitate quando l’ingresso OE

dell’integrato è al livello alto.

Con una Vcc = 5 V si richiedono per il clock fmax = 2,5 MHz, e durata minima degli

impulsi di clock e di strobe100 ns.





500

Modulo G • Circuiti logici sequenziali

Esercizi di verifica

Esercizio 1

Progettare un contatore decadico up con flip-flop di tipo T. Confrontare i risultati ottenuti con le relazioni [G4.3].

citazioni Esercizio 2

Progettare un contatore decadico down con flip-flop di tipo T. Confrontare i risultati ottenuti con le relazioni

Eser [G4.4].

Esercizio 3

Utilizzare un contatore 4516 per ottenere un circuito contatore up/down da 0 a 11d. A fine conteggio il nuovo con-

tatore deve anche avere un’uscita di Cout che segnali di aver raggiunto l’ultimo stato del ciclo di conteggio.

Esercizio 4

Mediante due contatori 4510 ottenere un contatore up/down da 0 a 99.

Esercizio 5

Mediante integrati 74168 progettare un contatore modulo 60.

Esercizio 6

Progettare un circuito che utilizza un segnale rettangolare di frequenza f = 1 kHz e dei contatori per ottenere un 0

segnale di clock di periodo T = 0,1 s.

Esercizio 7

Utilizzare integrati 40110 per realizzare un cronometro che conta dai decimi di secondo ai minuti, dotato di re-

set, start/stop, visualizzazione del tempo parziale.

Esercizio 8

Progettare la rete logica che converte gli stati di un contatore Johnson decadico in codice per 7-segmenti.

Esercizio 9

Ricavare la sequenza degli stati di un integrato 7490 che riceve il segnale di clock sull’ingresso ckB e in cui l’uscita QB è collegata all’ingresso ck

2

A .

Esercizio 10

Mediante due 7490 realizzare un contatore modulo 60.

Esercizio 11

Mediante due 7493 realizzare un contatore modulo 24.





G4 • Contatori e shift register integrati

501

Esercizio 12

Collegare due shift register 74194 per ottenere un analogo registro con doppio numero di bit.

Esercizio 13

Utilizzare un integrato 4015 per realizzare un contatore Johnson con 16 stati.

citazioni

Eser

Test di verifica

Quesiti a risposta aperta

1. Spiegare perchŽ nellÕintegrato 4510 il controllo P del caricamento parallelo asincrono opera anche sul se-e

gnale di clock.

2. Spiegare come funziona il segnale di Clear negli integrati 4510 e 4516.

ÐÐÐ

3. Dire a che cosa serve e come si realizza il segnale di C

in un contatore up decadico sincrono.

out

ÐÐ

4. Dire a che cosa serve e come opera il segnale C su un contatore sincrono.

in

5. Spiegare come opera il caricamento parallelo sincrono di un contatore su ciascuno dei suoi flip-flop.

6. Dire in che modo • possibile cambiare il modulo di un contatore integrato up.

7. Dire in che modo • possibile cambiare il modulo di un contatore integrato down.

8. Descrivere brevemente le funzioni di un integrato come il 74194.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. L’ingresso Cin di un contatore integrato:

a agisce sul clock dei singoli flip-flop bloccandoli se vale 0.

b serve per lÕespansione del contatore.

c serve come controllo di start-stop.

d • utilizzabile come controllo di Start-Stop e come ingresso di espansione.

–––

2. L’uscita C

di un contatore integrato:

out

a vale 0 se il contatore • allÕultimo stato del suo ciclo di conteggio.

b vale 0 se il contatore • abilitato a contare e cos“ abilita anche i contatori pi• significativi.

c vale 0 se il contatore • abilitato a contare ed • allÕultimo stato del suo ciclo di conteggio.

d si usa per lÕespansione del contatore come segnale di clock per il contatore immediatamente pi• significativo.





502

Modulo G • Circuiti logici sequenziali

3. Il segnale di caricamento parallelo sincrono:

a abilita il passaggio degli ingressi di caricamento parallelo.

b porta il dato di caricamento parallelo sugli ingressi D dei flip-flop.

c porta il dato di caricamento parallelo sugli ingressi D dei flip-flop e provoca un fronte attivo sull’ingresso di clock.

d setta o resetta i flip-flop a seconda che il dato da caricare su di essi valga 1 o 0.

citazioni 4. Perespandere un contatore sincrono up modulo 10 e ottenerne uno modulo 100 occorre:

a collegarne due modulo 10 sincroni con lo stesso clock e con l’uscita Cout del meno significativo sull’ingresso Eser

Cin dell’altro.

b collegarne due modulo 10, l’uscita Q del primo sull’ingresso di clock dell’altro e gli altri ingressi di con-3

trollo in parallelo.

c utilizzarne due e abilitare il contatore più significativo quando quello meno significativo raggiunge il 9.

d utilizzarne due, collegare l’uscita Cout del più significativo sull’ingresso Cin dell’altro; i clock vanno insieme.

5. Per espandere un contatore asincrono up modulo 10 con clock attivo sui fronti di salita e ottenerne uno

modulo 100 occorre:

a collegare ( Q + Q ) del meno significativo sull’ingresso di clock più significativo; e gli ingressi di controllo 3

1

in parallelo.

b collegare l’uscita Q del meno significativo sull’ingresso di clock più significativo; e gli ingressi di controllo 3

in parallelo.

c collegare ( Q– + Q– ) del meno significativo sull’ingresso di clock più significativo.

3

1

d collegare l’uscita Q– del meno significativo sull’ingresso di clock più significativo.

3

6. Per trasformare un contatore binario up modulo 256 con caricamento parallelo asincrono in uno mo-

dulo 128:

a si utilizza una decodifica del 127 che costringe il contatore a caricare uno 00000000.

b basta ignorarne il bit più significativo.

c basta imporgli un reset non appena il bit più significativo Q passa al valore 1.

7

d basta imporgli un reset non appena il bit Q torna al valore 0.

6

7. Per trasformare un contatore binario up modulo 256 con caricamento parallelo sincrono in uno modulo 128:

a si abilita il caricamento parallelo di uno 00000000 non appena diviene Q = 1.

7

b si predispone il valore 0 sugli ingressi di caricamento parallelo e si attiva l’ingresso Pe mediante una decodifica di Q ... Q che riconosca il 127.

6

0

c si utilizzano solo i suoi sette flip-flop meno significativi.

d gli si può imporre un reset asincrono appena raggiunge il valore 127.

8. Mediante shift register 74194 si possono ottenere le seguenti operazioni:

a moltiplicazione o divisione per potenze del 2, acquisizione in parallelo e trasferimento seriale, acquisizione seriale e trasferimento in parallelo, acquisizione e conservazione di un dato.

b acquisizione in parallelo e trasferimento seriale, acquisizione seriale e suo trasferimento in parallelo.

c acquisire dati in parallelo e trasferirli serialmente verso destra o verso sinistra.

d acquisire dati serialmente da destra o da sinistra e trasferirli in parallelo.





G4 • Contatori e shift register integrati

503

9. Un integrato 4094 è particolarmente adatto:

a come SIPO e come SISO.

b per realizzare contatori ad anello con 8 stati.

c per realizzare contatori Johnson con 16 stati.

d per l’acquisizione seriale di dati da parte di un sistema che ha un insieme di linee di comunicazione utilizzate da più dispositivi.

citazioni

10. Con due integrati 4015 si può realizzare:

a un contatore ad anello con 32 stati.

b un contatore Johnson con non più di 16 stati.

Eser

c un contatore Johnson con 32 stati.

d un contatore ad anello con almeno 16 stati.





504

Attività di laboratorio

G5 proposte

Le esperienze di questa sezione sono finalizzate all’osservazione di aspetti essenziali di alcuni

circuiti precedentemente esaminati.

G5.1 Verifica di latch SR

Si realizza il circuito di figura G5.1 in cui il latch è realizzato con porte NAND. Nella

prima fase le osservazioni vanno riportate nella tabella G5.1. Nella seconda fase, per

verificare la condizione Not Used ( S = R = 1) gli ingressi S e R vanno collegati insieme, si usa un solo interruttore e va detto quante volte su un totale di 20 prove dopo una

commutazione dell’ingresso da 1 a 0 si è osservato lo stato finale 0.

Da quanto osservato lo studente tragga brevemente le conclusioni.

VCC

10 k

330

1

S

3

4

Q

2

6

5

74LS00

9

R

12

8

11

10

13

Q

Figura G5.1

Qn S

R Qn+1 Q –n+1

Verifica di un SR

0

0

0

con porte NAND.

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

Tabella G5.1

Verifica dell’SR

1

1

1

con porte NAND.

G5.2 Verifica di circuito antirimbalzo

– –

Realizzato il circuito di figura G5.2 si pongono a massa alternativamente S e R e si os-

servano le uscite mentre si passa da una posizione all’altra. Si registra in tabella G5.2

lo stato Q osservato corrispondente alla posizione del deviatore. Il circuito non va

smontato perché sarà utilizzato anche nella successiva esperienza di laboratorio.



G5 • Attività di laboratorio proposte

505

Lo studente tragga brevemente le conclusioni da quanto osservato.

VCC

330

S

4

6

Q

5

POS S

–

intermedia

R–

intermedia

S–

10 k

Q

10 k

9

8

10

Tabella G5.2

R

Q

Verifica del circuito antirimbalzo.

Figura G5.2

Circuito antirimbalzo.

G5.3 Verifica di flip-flop JK

1. Sul circuito di figura G5.3 a si impone un reset iniziale del flip-flop, poi si impon-

gono i valori desiderati agli ingressi J e K seguendo le indicazioni di tabella G5.3

e ogni volta mediante il circuito antirimbalzo, si provoca un fronte di discesa del

clock (il LED dell’antirimbalzo deve passare dalla condizione di acceso a quella di

spento). Se le medesime prove si effettuano operando direttamente sul clock si può

osservare che anche una semplice operazione sul clock come quella di scollegarlo

da massa provoca la lettura del dato (JK) in ingresso rivelando l’esistenza di fronti

di discesa non intenzionali.

In particolare con J = K = 1 e pilotando il clock con l’antirimbalzo il flip-flop com-

muta a ogni fronte di discesa mentre il suo funzionamento appare del tutto casuale

se si opera direttamente sul clock.

VCC

VCC

10 k

330

10 k

74LS76

74LS76

4

J

Q

15

4

16

K

J

Q

15

16

2

K

Pr

14

3

Q

2

Cl

Pr

ck

3

Q

14

Cl

ck

S

4

Q

V

6

CC

5

10 k

10 k

9

8

A

B

10

a)

R

Q

b)

Figura G5.3 a, b

a) Verifica di JK con antirimbalzo; b) verifica di JK con generatore di segnali.

Qn J

K Qn+1

0

1

0

1

0

0

1

0

1

0

0

0

0

1

1

1

1

1

Tabella G5.3

Verifica del JK.



506

Modulo G • Circuiti logici sequenziali

2. Si predispone il generatore di segnali perché produca il segnale di sincronismo di

ampiezza 5 V e di frequenza 10 kHz. Si utilizza un connettore a T e, con un con-

nettore BNC/BNC, si collega il segnale di sincronismo all’ingresso A dell’oscillo-

scopio. Si seleziona sulla scala dei tempi un valore che consenta di visualizzare più

periodi, per esempio 25 μs/cm e si regola la scala del canale A in modo da visualiz-

zare il segnale. Con un secondo connettore BNC si collega il segnale di sincroni-

smo al clock del flip-flop.

Un terzo connettore BNC porta il segnale Q sul canale B dell’oscilloscopio.

Si osservano le risposte del flip-flop alle varie combinazioni sugli ingressi di ecci-

tazione e di reset asincrono. In particolare si riportino in figura G5.4 le figure viste

sullo schermo dell’oscilloscopio nel caso J = K = 1.

Si commenti brevemente quanto osservato.

ck

t

Q

t

Figura G5.4

Correlazione di ck e di Q quando J = K = 1.

G5.4 Monostabile con latch

Realizzato il circuito di figura G5.5 con R2 = 47 kΩ, C2 = 22 nF, R = 47 kΩ e

1

C = 10 nF, si verifichi che in assenza di impulsi esso si trova nello stato stabile Q = 0.

1

S

2

Q

1

3

C 1

R 1

74LS02

11

13

12

R

Q

t

A

B

C 2

A

R 2

Figura G5.5

Verifica di circuito monostabile.

Si predispone il generatore di segnali per ottenere brevi impulsi di 5 V con la fre-

quenza di 100 Hz e lo si collega sull’ingresso del circuito e sul canale A dell’oscillo-

scopio.

Il segnale va visualizzato scegliendo sulla scala dei tempi 1 ms/cm.

Si collega l’uscita Q del circuito sul canale B dell’oscilloscopio.



G5 • Attività di laboratorio proposte

507

Si riporta sul diagramma di figura G5.6 quanto osservato sull’oscilloscopio.

Si verifichi la validità della relazione

t = R C . ln( V

0

2

2

cc/( Vcc – Vih))

ck

t

Q

t

Figura G5.6

Correlazione dei segnali sul monostabile di figura G5.5.

G5.5 Astabile con porte NOT CMOS

Si realizzi il circuito di figura G5.7 alimentato con una tensione di 5 V, con C = 10 nF

ceramica e R = 68 kΩ. Dopo aver collegato i punti Y e M al canale A e al canale B di

un oscilloscopio, posta la base dei tempi su 0,5 ms/cm e fissati i segnali sullo schermo

dell’oscilloscopio, si riportino sul diagramma di figura G5.8 i grafici osservati.

Si spieghi brevemente quanto osservato e si verifichino le relazioni:

t = RC ln( V

)) e t = RC ln( V

1

cc /( Vcc – V t

2

cc / Vt)

C

4049

M 5

4

3

2

N

Y

R

Figura G5.7

Astabile con CMOS.

Y

t

M

t

Figura G5.8

Correlazione dei segnali sull’astabile di figura G5.7.



508

Modulo G • Circuiti logici sequenziali

G5.6 Contatore decimale con 7490

1. Dopo aver collegato un display a 7 segmenti con catodo comune al decoder driver

9368 e aver verificato questa parte del circuito di figura G5.9, si collega l’integrato

7490. L’uscita Q del divisore per 2 che riceve il clock principale fa da clock per il

a

contatore modulo 5. Come segnale di clock principale si utilizzi un antirimbalzo o

un generatore di clock con frequenza di 1 Hz. Si verifichi il corretto funzionamento

del circuito così realizzato.

VCC

9368

74LS90

FND500

16 VCC

5

VCC

5

13

7

RBI

a

a

2

12

6

Reset

R0-1

b

b

3

11

6

11

4

R0-2

Qd

D3

c

c

6

8

2

R9-1

10

2

Qc

D2

d

d

9

R9-2

1

9

1

Qb

D1

e

e

12

7

15

9

Qa

D0

f

f

14

10

ck

A

g

g

1

3

B

LE

dp

4

k

k

10

GND

BI/RBO

8

3

8

GND

LE

Figura G5.9

Contatore decimale con 7490, decoder e display.

2. Si realizzi un secondo modulo identico e, dopo averlo collaudato, si piloti il clock

del secondo modulo con l’uscita Q del primo. Come clock principale si può utiliz-

d

zare un generatore con frequenza 10 Hz.

Lo studente descriva brevemente quanto osservato e ne spieghi il funzionamento.





Modulo H

Circuiti programmabili

e a programma

Obiettivi

Prerequisiti

Contenuti

• H1 Memorie

• H2 Dispositivi logici programmabili (PLD)

• H3 Dispositivi logici esecutori di programma, microprocessori

• H4 Attività di laboratorio proposte

Esercitazioni

• Esercizi di verifica

• Test di verifica



510

Modulo H • Circuiti programmabili e a programma

Obiettivi

Al termine di questo modulo gli alunni dovranno:

1. conoscere gli sviluppi dell’elettronica dei dispositivi logici nell’ambito dei

circuiti a larga scala di integrazione;

2. conoscere l’organizzazione logica interna delle memorie elettroniche;

3. saper riconoscere le funzionalità degli ingressi e delle uscite di memorie

RAM e ROM;

4. conoscere struttura e principio di funzionamento dei principali elementi di

una memoria ROM;

5. saper descrivere i collegamenti di un elemento di memoria nella struttura a

matrice delle ROM;

6. saper descrivere come si applicano questi dispositivi di memoria nella rea-

lizzazione di funzioni logiche;

7. conoscere il tipo di strutture e organizzazione all’interno di dispositivi lo-

gici programmabili;

8. saper descrivere le fondamentali funzionalità di dispositivi logici program-

mabili;

9. conoscere come si rappresentano i collegamenti all’interno di dispositivi lo-

gici programmabili;

10. saper progettare, all’interno di un PLA o di un PAL, semplici funzioni com-

binatorie e sequenziali;

11. conoscere i principi su cui si basa un dispositivo elettronico a programma;

12. saper descrivere la struttura interna semplificata di un microprocessore.

Prerequisiti

Sono necessarie le conoscenze e le abilità acquisite con lo studio dei prece-

denti moduli di elettronica. In particolare i fondamenti della logica combina-

toria e della logica sequenziale.





511

Memorie H1

Il ricorso a circuiti con memoria consente un ulteriore sviluppo delle tecniche di realizzazione dei

circuiti logici combinatori e sequenziali. Ne vengono di seguito presentate logica, strutture e ap-

plicazioni.

Un semplice interruttore, che mantiene la sua posizione di On o di Off, è un elemento di memo-

ria in grado di conservare indefinitamente un’informazione di un bit. Una piccola capacità elet-

trostatica in grado di mantenere per un tempo ragionevole il suo stato di carica, o un latch, sono

elementi di memoria di 1 bit volatili nel senso che se si spegne l’alimentazione si perde il dato.

In questo capitolo ci si limita alla presentazione dei principi di funzionamento di questi compo-

nenti.

H1.1 Memorie RAM (Random Access Memory)

Il termine random si riferisce alla possibilità di accedere in ogni momento a una qual-

siasi cella di queste memorie. Tuttavia l’acronimo RAM si riferisce alle memorie vo-

latili. Le loro celle di memoria sono costituite da latch realizzati con semplici porte

NOT (memorie statiche), o dalla capacità elettrostatica parassita del gate di un MOS

(memorie dinamiche), capacità il cui livello di carica va periodi-

camente mantenuto attraverso cicli di ripristino prima che il li-

vello logico in esse immagazzinato si alteri. Ci sono anche memo-

rie pseudostatiche, dotate di circuiteria di refresh e che dal punto

di vista dell’utilizzatore si gestiscono come le memorie statiche, e

RAM i cui dati si mantengono in mancanza di alimentazione per

qualche anno grazie a una piccola batteria tampone interna.

All’interno di questi dispositivi, grazie a transmission-gate o a

3-state, più celle vengono collegate su una stessa linea di I/O (in-

gresso/uscita) per essere abilitate singolarmente nelle operazioni

D

di lettura rd (da read) o di scrittura wr (da write). Nello schema

A 1

EC

di figura H1.1 il decoder attiva una delle sue uscite e così collega

O

il latch scelto dagli ingressi A A alla linea di I/O dei dati. Quando

A 0

D

1

0

E

si attiva il segnale wr, il 3-state d’ingresso lascia passare il dato D

R

che impone lo stato al latch selezionato; quando si attiva il segnale

rd, si apre il 3-state d’uscita e lo stato dei latch viene posto sulla li-

nea D.

Gli ingressi di selezione del decoder sono ora detti ingressi di

indirizzo poiché con essi si decide la destinazione o la prove-

nienza di un dato.

wr

rd

Figura H1.1

D

Una memoria di 4 × 1 bit.

512

Modulo H • Circuiti programmabili e a programma

Figura H1.2

In figura H1.1 ciascuna cella della colonna di latch ha un solo bit; collegando n co-

Una memoria

lonne in modo che le celle di ciascuna riga abbiano la stessa la linea di abilitazione si

di 4 parole da

ottiene una memoria con celle di n bit, figura H1.2.

4 bit (4 × 4).

D

E

A 1

C

O

D

A 0

E

R

wr

cs

rd

D 3

D 2

D 1

D 0

L’ingresso di controllo cs ( chip select, sele-

zione del chip), attivo basso, controlla il collega-

A 1

D 3

D 3

mento della memoria alle linee di dato esterne e

A 0

D 2

D 2

consente la condivisione di queste ultime da parte

D 1

D 1

di più memorie. Ciò rende possibile l’espansione

y 1

CS

D 0

D 0

della memoria aumentandone il numero di celle.

A 2

In

wr rd

figura H1.3 le due memorie condividono

y 0

gli ingressi di indirizzo A e A , quelli di controllo

1

0

rd e wr e le linee di dato; mediante un decoder

Cs

che controlla gli ingressi di selezione del chip si è

introdotto un ulteriore ingresso di indirizzo. Ora

gli indirizzi delle celle di memoria sono A A A e

2 1 0

vanno da 000 a 011 e da 100 a 111.

A 1

Per limitare il numero di linee d’uscita dei de-

A 1

D 3

coder si preferisce organizzare le celle di memo-

A 0

A 0

D 2

ria su una matrice n

D 1

× m, e utilizzare un decoder

di riga e uno di colonna. Ciascuna cella di memo-

CS

D 0

ria si connette alle comuni linee interne di dato

wr rd

quando entrambe le linee di riga e di colonna che

ne identificano la locazione sono attive.

rd

Figura H1.3

wr

Raddoppio del numero di celle di memoria.

H1 • Memorie

513

Lo schema di figura H1.4 mostra questo tipo di organizzazione applicato per sem-

plicità al caso di una memoria con 16 locazioni, ciascuna da 4 bit.

Le linee di maggior spessore rappresentano con un unico tratto 4 linee di dato su cui

le singole locazioni accedono se abilitate. Il dettaglio nella prima riga rappresenta 4

latch che si affacciano ciascuno su una linea di dato mediante un buffer 3-state bidire-

zionale controllato dallo stesso abilitatore. Nella figura non sono riportati i dettagli re-

lativi ai controlli di scrittura, lettura e abilitazione del chip.

La struttura delle memorie dinamiche è un po’ più complicata perché, a causa del

decadimento della carica elettrica nei loro elementi di memoria, necessitano di un cir-

cuito di refresh che ne ripristina periodicamente lo stato.

Figura H1.4

Abilitazione delle

celle di una

memoria mediante

due decoder.

d

e

c

A 3

o

d

e

A 2

r

A 1

d

i

r

i

g

a

4

decoder

di colonna

6116

A 0

Dati

19

A 10

V

19

CC

22

A 9

23

A 8

D 7

17

1

A 7

D 6

16

2

A 6

D 5

15

Cicli di scrittura e cicli di lettura

3

A 5

D 4

14

4

A 4

D 3

13

5

A 3

D 2

11

La figura H1.5 riporta la piedinatura della RAM 6116. L’accesso in scrittura o in let-

6

A 2

D 1

10

7

9

tura alle celle di memoria deve rispettare i tempi necessari sia per il corretto indirizza-

A 1

D 0

8

A 0

mento che per la corretta trasmissione o memorizzazione dei dati, ed è previsto che ciò

18

CE

12

GND

avvenga da parte di sistemi come i microprocessori in tempi dell’ordine delle decine o

OE WE

centinaia di nanosecondi. I costruttori forniscono diagrammi temporali e tabelle che

20

21

mostrano le correlazioni tra i segnali da gestire e i valori degli intervalli di tempo da ri-

Figura H1.5

spettare.

RAM 6116.

514

Modulo H • Circuiti programmabili e a programma

In figura H1.6 sono riportati i diagrammi dei segnali con i tempi prescritti nei cicli

di scrittura e di lettura per la memoria 6116. I segnali di indirizzamento e di dato sono

indicati ciascuno con un unico diagramma, poiché ciò che interessa è rappresentare il

fatto che su quelle linee avviene complessivamente un cambiamento dovuto allo stabi-

lirsi di un indirizzo, o di un dato, o di una situazione di alta impedenza. L’incrociarsi

delle linee degli indirizzi, o dei dati indica l’istante in cui questi cambiano per assu-

mere un nuovo valore.

La condizione di alta impedenza è rappresentata da un unico tratto orizzontale po-

sto al centro tra il livello alto e quello basso.

Nel ciclo di lettura tAA è il tempo di accesso in lettura, va dall’istante in cui viene

inserito un nuovo indirizzo a quello della disponibilità in uscita del dato.

tOE è il tempo di accesso dall’istante in cui OE è attivato, tACS è il tempo di accesso

in lettura dall’istante in cui CS è attivato. Per un tempo tOLZ dall’attivazione di OE e

tCLZ dall’attivazione di CS, le uscite di dato restano in alta impedenza. Il dato letto per-

siste sulle linee d’uscita per un tempo di hold tOH, o tOHZ o tCHZ, rispettivamente dal

cambiamento dell’indirizzo, o dalla disattivazione di OE o dalla disattivazione di CS.

Nel ciclo di scrittura tAW è il tempo di accesso in scrittura, cioè il tempo necessa-

rio dopo l’indirizzamento perché il dato posto in ingresso venga memorizzato nella

cella di destinazione, inoltre il dato deve esser posto sulle linee di ingresso almeno un

tempo tDW prima della disattivazione di WE, e mantenuto costante su di esse ancora per

un tempo di hold tDH dopo la disattivazione di WE o di CS.

Ciclo di lettura

tRC

A 10 ... A 0

tAA

tOH

OE

tOE

tOHZ

tOLZ

tACS

tCHZ

tCLZ

D 7 ... D 0

Dato valido

Ciclo di scrittura

tWC

A 10 ... A 0

tWR

OE

tCW

CS

tAW

tAS

tWP

WE

tOHZ

Figura H1.6

Dout

t

Cicli di lettura e

DW

tDH

scrittura su una

RAM.

Din

H1 • Memorie

515

H1.2 Memorie ROM

ROM è l’acronimo di Read Only Memory. La scrittura dei dati in queste memorie av-

viene attraverso particolari cicli, o addirittura durante la loro fabbricazione, e i dati vi

restano conservati per molti anni. A questa categoria appartengono anche le memorie

Flash, che dal punto di vista dell’utilizzatore appaiono simili a delle memorie RAM

non volatili. Una memoria ROM può nascere in fabbrica con un contenuto deciso una

volta per tutte secondo le richieste della committenza, o può essere costruita in modo

che l’utente possa più o meno definitivamente “incidervi” i propri dati; in questi casi si

usano sigle come PROM (Programmable ROM), EPROM (Erasable ROM, cancella-

bile mediante esposizione a raggi ultravioletti, dunque riprogrammabile), EEPROM

(Electrically EPROM, cancellabile e riprogrammabile elettricamente).

La struttura di queste memorie è simile a quella delle RAM, ma ora gli 0 e gli 1 me-

morizzati consistono nella presenza o meno di collegamenti tra le colonne e le linee

provenienti dai selettori di riga. Inoltre le memorie non riscrivibili sono prive dei con-

trolli di accesso in scrittura.

Memorie a maschera

In fase di costruzione, su una matrice tipo quella di figura H1.7, mediante una ma-

scheratura si realizzano i collegamenti, tra gate o base dei transistor e linee del deco-

der, richiesti per la incisione della memoria commissionata. Lo schema di figura non

mostra i MOS scollegati e propone a scopo illustrativo uno schema per una ROM, rea-

lizzata con MOS, di 8 parole da 4 bit ciascuna. Quando il decoder di riga porta una

delle sue uscite al livello 1 i MOS da essa controllati divengono degli interruttori chiusi

e portano al livello 1 la colonna cui sono collegati. Dove il collegamento non c’è la co-

lonna resta al livello 0. Il decoder di colonna con i due MOS da esso controllati decide

quale dei due gruppi di colonne va collegato con le uscite.

V

V

V

CC

CC

V

CC

CC

A 2

Decoder

V

VCC

V

CC

VCC

VCC

CC

di

A 1

riga

V

V

CC

VCC

VCC

CC

V

V

CC

CC

VCC

Decoder

A 0

di

colonna

Figura H1.7

Struttura di

memoria ROM

D 3

D 2

D 1

D 0

realizzata con MOS.

516

Modulo H • Circuiti programmabili e a programma

Nell’esempio di figura su ciascuna riga sono incise due parole. Così, partendo dalla

riga superiore i contenuti incisi nella matrice sono:

1110

e

0001

0101

e

1110

1010

e

0101

0010

e

1010

Poiché il contenuto della matrice non è modificabile, il circuito di controllo della

scrittura qui non esiste.

Si noti che ciascuna colonna realizza la OR cablata delle uscite del decoder a essa

collegate tramite MOS, che a loro volta sono minterm costruiti con le variabili di in-

dirizzamento A , A , A ,. Perciò si possono vedere le uscite di dato come funzioni de-

2

1

0

gli ingressi di indirizzo. Nel caso di figura H1.7 le funzioni D , D , D e D hanno ri-3

2

1

0

spettivamente in colonna i valori 10011001, 10110100, 10011011, 01100100.

In definitiva, ciascuna singola uscita della ROM corrisponde alla forma canonica

di una funzione degli ingressi di indirizzo. Ciò significa che le memorie ROM si pos-

sono utilizzare come collezioni di funzioni booleane nello sviluppo di circuiti logici

complessi.

Memorie PROM

A ogni incrocio tra righe e colonne di una PROM, figura H1.8, viene posto un diodo

o un transistor con un fusibile in serie. Nell’esempio di figura, su tutti gli incroci riga-

colonna c’è un MOS che, se abilitato, collega la colonna al livello alto.

Inizialmente tutti i dati valgono 1; la programmazione consiste nel bruciare me-

diante un impulso di adeguate ampiezza e durata i fusibili nei punti in cui si vuole me-

morizzare uno zero.

Per esempio, per memorizzare la parola 1110 sulla seconda locazione della prima

riga si dovranno attivare quella riga, il secondo gruppo di colonne, e imporre su D un

0

impulso basso o negativo in grado di fondere il corrispondente fusibile. La program-

mazione di una PROM viene fatta mediante un apposito programmatore fornito dal

produttore.

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

A 2 Decoder

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

di

A 1

riga

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

Decoder

A 0

di

colonna

Figura H1.8

cs

Memoria MOS

rd

PROM.

D 3

D 2

D 1

D 0

H1 • Memorie

517

Memorie EPROM

Le EPROM sono memorie cancellabili, “Erasable”, mediante adeguata esposizione a

raggi ultravioletti attraverso una finestrella di vetro sul top del loro contenitore. In esse

l’elemento di memoria è un particolare tipo di MOS a riempimento a gate flottante o

FAMOS, Floating-Gate Avalanche-Injection MOS, dotato di un secondo gate isolato

interposto tra il primo gate e il canale.

La figura H1.9 descrive la struttura di una cella di memoria realizzata con un FA-

MOS. Per comprenderne il funzionamento, si consideri inizialmente il gate flottante

privo di carica; il canale si forma non appena il decoder di riga polarizza il gate G del

MOS con un livello logico alto e ciò porta al livello alto la colonna dei dati a esso col-

legata (si ipotizza che la colonna sia collegata a massa tramite una resistenza). Poiché

a tutti gli incroci riga colonna di una EPROM c’è un FAMOS, la EPROM contiene ini-

zialmente solo degli 1.

Se però sul gate flottante si deposita un’adeguata carica elettrica negativa, la pola-

rizzazione del gate G non riesce più a creare il canale tra source e drain, e il livello lo-

gico della colonna di dato rimane 0.

Colonna

Riga

G

D

S

VCC

n+

n+

Figura H1.9

FAMOS, cella di una

p

EPROM.

La figura H1.10 riporta il diagramma funzionale della EPROM 2764.

Vpp

Vcc

A 12

A 11

A 10

Decoder

A 9

di

A 8

A

riga

7

A 6

A 5

Matrice con 64k

(8k * 8)

celle di memoria

A 4

A

Decoder

3

A 2

di

A 1

colonna

A 0

CE

Controllo

Buffer

OE

PGM

di I/O

Figura H1.10

GND

Diagramma

funzionale della

D 7........................ D 0

EPROM 2764.

518

Modulo H • Circuiti programmabili e a programma

La programmazione di ciascuna cella avviene mediante il suo indirizzamento, l’ap-

plicazione sui pin di dato dei livelli logici corrispondenti al dato da inserire, l’applica-

zione di appositi livelli di tensione a un pin identificato come Vpp, e al pin Vcc di ali-

mentazione, e infine di un impulso al pin indicato come PGM.

Il dispositivo rappresentato in figura H1.10 tra il decoder di riga e la matrice porta al

valore Vpp la tensione della riga selezionata durante la fase di scrittura. Riferendosi al pre-

cedente modello di figura H1.9 si pensi a un livello 0 imposto alla colonna corrispon-

dente a un pin di dato, a una tensione Vcc = 6 V, a una Vpp = 12,5 V applicata al Gate, a un

impulso PGM che abilita il collegamento della colonna al bit di dato. Poiché durante que-

st’impulso la tensione del source vale 0, il canale del MOS è attraversato da una corrente,

mentre il campo elettrico nell’isolante tra gate flottante e canale è tale da innescare in

esso, per effetto valanga, una corrente di elettroni che vanno a depositarsi sul gate flot-

tante dove, terminato l’impulso, restano imprigionati a causa dell’isolamento.

Le operazioni di programmazione di una EPROM, diversamente da quelle possibili

su una RAM statica, richiedono intervalli di tempo minuscoli e precisi che un umano

non può manualmente rispettare, pertanto si deve ricorrere a un dispositivo program-

matore di EPROM gestito da un computer e da apposito software. Per cancellare una

EPROM occorre estrarla dal supporto su cui è montata ed esporla per un tempo suffi-

ciente alla luce di una lampada a raggi ultravioletti. Eccitati dalle radiazioni gli elettroni

imprigionati sui gate flottanti riattraversano lo strato isolante sottostante. Solo dopo la

cancellazione è possibile procedere a una corretta riprogrammazione della EPROM.

Memorie EEPROM e FLASH

Le memorie EEPROM sono cancellabili Elettricamente. Mediante impulsi elettrici

sono possibili sia l’inserimento di elettroni sul gate flottante, che la loro liberazione. Le

memorie flash sono EEPROM caratterizzate da una maggiore densità di integrazione e

dalla veloce cancellazione di tutta la memoria. Quest’ultima operazione è però richie-

sta a ogni riscrittura.

I particolari MOS che ne costituiscono le celle sono detti flotox. In essi le forme dei

gate e dello strato di ossido che li isolano sono tali che i campi elettrici generati da ade-

guati impulsi tra canale e gate flottante sono abbastanza intensi da costringere gli elet-

troni ad attraversare lo strato di ossido in un verso o nell’altro. In questo caso non si

provoca un effetto valanga ma una migrazione degli elettroni che è detta tuneling.

La figura H1.11 rappresenta una cella di una EEPROM (si noti che diversamente

dagli schemi precedenti qui le colonne sono collegate ciascuna a una resistenza di pull-

up; inoltre il canale dei flotox è a svuotamento). In serie al flotox è posto un secondo

MOS la cui funzione è di impedire che le celle non selezionate e con gate flottante sca-

rico colleghino a massa la colonna a causa del canale preesistente. Inoltre questo se-

condo transistor impedisce ai flotox non selezionati di scaricare il loro gate quando, in

fase di programmazione, la tensione della colonna va su.

Se si portano la linea di programmazione e quella di selezione a una tensione di

circa 20 V e la linea di dato a 0 V, il gate flottante si carica di elettroni. Quando la riga

di programmazione torna a 0 V il canale del flotox si interrompe e da quel momento il

dato nella cella vale 1.

Figura H1.11

VCC

Elemento di

Riga di selezione

memoria di una

Colonna

EEPROM.

Riga di programmazione

S

D

1

Gp

1 S 2

G 2

D 2

n+

n+

n+

p

H1 • Memorie

519

Per riscrivere 0 in una cella si portano alla tensione di 0 V la riga di programma, a

circa 20 V la riga di selezione e si pone a circa 18 V la colonna corrispondente a quel

bit; ciò provoca la migrazione dal gate flottante degli elettroni precedentemente de-

positati.

Dal punto di vista dell’utilizzatore la lettura di un dato avviene semplicemente in-

dirizzandolo e abilitandone l’uscita, mentre per la scrittura, oltre all’indirizzamento e

alla predisposizione del dato sui corrispondenti pin è necessario applicare un impulso

di 20 V e della giusta durata a un pin indicato come V .

pp

Nelle memorie EEPROM più evolute tuttavia l’applicazione dei giusti valori di ten-

sione sui gate e sulle colonne nelle fasi di scrittura avviene automaticamente, a partire

dall’attivazione del pin WR (scrittura) grazie a circuiti di controllo e di generazione in-

terni. Pertanto esse appaiono all’utilizzatore come delle RAM non volatili. Anche qui

vale quanto detto a proposito degli intervalli di tempo da rispettare; non è più necessa-

rio un programmatore di EPROM, ma l’operazione di scrittura va gestita da un com-

puter dotato del necessario software.

H1.3 Applicazioni delle memorie

Nei circuiti combinatori

Ciascuna singola uscita di una ROM è una OR di minterm costruiti con gli ingressi di

indirizzo. Una ROM è perciò adatta a realizzare qualsivoglia decodifica. Per esempio

in una ROM con 4 ingressi di indirizzo e 16 celle ciascuna di 7 bit si possono incidere

i codici per un display a 7 segmenti. Una soluzione del genere è utilizzata nell’inte-

grato 9368. Una ROM può contenere tabelle di funzioni matematiche ed essere utiliz-

zata in un calcolatore, si pensi per esempio alla funzione sin( x): si potrebbe esprimere

x in codice binario naturale di 9 bit, e nelle locazioni di memoria di 8 bit ciascuna, in-

dirizzate da x, incidere i corrispondenti valori in codice binario in complemento a due.

Nei circuiti sequenziali

Con una ROM si può realizzare la parte combinatoria di una rete sequenziale, quella

che determina lo stato successivo. Per esempio, un circuito sequenziale con 4 flip-flop

di tipo D si può realizzare collegando le uscite Q dei flip-flop e gli ingressi primari agli

ingressi di indirizzo di una ROM con celle di memoria di almeno 4 bit in cui sia inciso

lo stato successivo. Le uscite di dato della memoria vanno a loro volta collegate agli in-

gressi D che determinano il passaggio allo stato successivo.

Nei sistemi a programma

Una macchina sequenziale può eseguire diverse sequenze a secondo dei valori imposti

sugli ingressi principali. Si possono considerare questi valori come comandi per la

macchina sequenziale, inserire una successione di questi comandi in una memoria e

immaginare un meccanismo che costringa la macchina a eseguire un comando dopo

l’altro. La successione dei comandi è un programma e la macchina che li esegue è un

microprocessore.





520

Modulo H • Circuiti programmabili e a programma

Esercizi di verifica

Esercizio 1

L’integrato 74373 è un registro parallelo con 8 D latch abilitati da un unico latch enable, LE , e uscite 3-state abi-

––

citazioni litate da un unico controllo Output Enable, OE . Realizzare uno schema con 4 di questi registri collegati in modo da ottenere una memoria 4 × 8 con un bus dati bidirezionale e possibilità di accesso in scrittura e in lettura.

Eser Esercizio 2

Definire, mediante una tabella Indirizzi/Dati, i contenuti delle prime celle da 8 bit di una memoria in modo che

ciascuna uscita D corrisponda a una delle 16 funzioni di due variabili f ( A A ).

i

i

1

0

Esercizio 3

L’integrato 6148 è una memoria RAM statica CMOS contenente 1024 parole, ciascuna di 4 bit. Gli ingressi di in-

––

–––

dirizzo sono A … A , gli I/O di dato sono D … D , e gli ingressi di controllo sono CS e WE . Per scrivere devono 9

0

3

0

––

–––

––

–––

essere attivi sia CS che WE , per leggere si deve porre CS = 0 e WE = 1. Ingressi e uscite sono TTL compatibili.

Produrre lo schema dei collegamenti per ottenere con due di questi integrati una memoria 1024 × 8.

Esercizio 4

L’integrato 6148 è una memoria RAM statica CMOS contenente 1024 parole, ciascuna di 4 bit. Gli ingressi di in-

––

–––

dirizzo sono A … A , gli I/O di dato sono D … D , e gli ingressi di controllo sono CS e WE . Per scrivere devono 9

0

3

0

––

–––

––

–––

essere attivi sia CS che WE , per leggere si deve porre CS = 0 e WE = 1. Ingressi e uscite sono TTL compatibili.

Produrre lo schema dei collegamenti per ottenere con due di questi integrati una memoria 2048× 4.

Esercizio 5

L’integrato 2732 è una ROM 4096× 8 programmabile elettricamente e cancellabile mediante raggi ultravioletti.

Lo si vuole utilizzare insieme con altri integrati per realizzare dei circuiti sequenziali, tra questi un contatore binario e un contatore BCD sincroni, entrambi u/d e dotati di carry in e carry out. Proporne lo schema logico e i dati da inserire in memoria.

Test di verifica

Quesiti a risposta aperta

1. Descrivere una cella di memoria statica con bus bidirezionale e i suoi collegamenti al decoder degli indirizzi e ai segnali di controllo.

2. Descrivere le funzioni di ingresso, uscita e controllo di una RAM statica 1024×8.

3. Descrivere come vanno collegate 8 memorie RAM statiche 2048×1 per ottenere una memoria 2048×8.

4. Descrivere come vanno collegate 2 memorie RAM statiche 2048×8 per ottenere una memoria 4096×8.

5. Esporre sinteticamente in che modo si realizzano le celle di una memoria ROM e quali sono i loro collega-

menti al decoder degli indirizzi e ai segnali di controllo.

6. Descrivere la cella di una memoria EPROM e dire in che modo avviene la sua programmazione.

7. Descrivere la cella di una memoria EEPROM.

8. Esporre in che modo si può utilizzare una ROM nella realizzazione di un circuito sequenziale.





H1 • Memorie

521

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. In una memoria gli ingressi di indirizzo:

a servono per selezionare il gruppo di celle su cui si vuole inserire un dato.

b servono per abilitare la scrittura o la lettura su una delle cella di memoria.

c servono per abilitare i 3-state che collegano una delle celle di memoria agli I/O di dato.

citazioni

d servono per abilitare i 3-state che collegano una delle celle di memoria sulle linee interne di dato.

2. Per scrivere un dato in una RAM occorre eseguire ordinatamente le seguenti operazioni:

Eser

––

–––

a 1) attivare CE, 2) attivare WR, 3) indirizzare la locazione desiderata, 4) condizionare gli ingressi di dato, 5)

––

disattivare CE.

–––

b 1) settare gli ingressi di indirizzo e gli ingressi di dato, 2) dare un impulso di attivazione a WR, 3) dare un

––

impulso di attivazione a CE.

––

c 1) settare gli ingressi di indirizzo e gli ingressi di dato, 2) attivare l’abilitatore CE, 3) dare un impulso di at-

–––

tivazione a WR .

––

–––

d 1) attivare l’abilitatore CE, 2) settare gli ingressi di indirizzo, 3) dare un impulso di attivazione a WR, 4) set-

––

tare col valore voluto gli ingressi di dato, 5) disattivare CE.

3. Utilizzando due integrati di memoria uguali, per ottenere un maggior numero di bit per ciascuna lo-

cazione indirizzata:

a si devono collegare in parallelo gli ingressi di indirizzo e quelli di controllo RD e WR, utilizzare uno degli integrati per la parte alta dei dati e l’altro per la parte bassa, collegare gli abilitatori CE alle uscite di un decoder con un ingresso di selezione.

b si devono collegare in parallelo gli ingressi di indirizzo e quelli di controllo dei due integrati.

c si devono collegare in parallelo gli ingressi di indirizzo, quelli di controllo RD e WR, e utilizzare separatamente gli ingressi CE in modo da potere indirizzare la parte alta o la parte bassa di ciascun dato.

d si devono collegare in parallelo gli ingressi di indirizzo, quelli di controllo e quelli di dato dei due integrati.

4. Per ottenere con due integrati di memoria il doppio delle locazioni di ciascuno di essi, si devono:

a collegare in parallelo gli ingressi di indirizzo, collegare in parallelo gli I/O di dato, e collegare tra loro gli abilitatori CE di ciascun integrato mediante una NOT.

b collegare in parallelo gli ingressi di indirizzo, e collegare gli abilitatori CE di ciascun integrato mediante una NOT.

c collegare in parallelo gli ingressi di indirizzo, gli I/O di dato, e gli abilitatori CE di ciascun integrato.

d collegare in parallelo gli ingressi di indirizzo, e collegare tra loro gli abilitatori CE di ciascun integrato.

5. In una EPROM:

a a ciascun incrocio tra una riga proveniente dal decoder degli indirizzi e una colonna di dato può esserci un

FAMOS; dove non c’è il FAMOS il valore memorizzato è 0.

b ciascuna riga seleziona una cella i cui bit valgono inizialmente 1 grazie al collegamento della colonna a Vcc mediante il canale preesistente del FAMOS.

c ciascuna cella è costituita da FAMOS il cui gate flottante va eventualmente caricato positivamente in fase di

programmazione.

d a ciascun incrocio tra una riga proveniente dal decoder degli indirizzi e una colonna di dato c’è un FAMOS;

in quel punto a un gate flottante scarico corrisponde un 1.





522 H2 Dispositivi logici

H2 programmabili (PLD)

Un dispositivo logico programmabile costituisce una grande piattaforma sulla quale è possibile

cablare circuiti che richiederebbero una gran quantità di integrati logici della piccola e media

scala di integrazione, e un gran numero di collegamenti.

Un PLD è un integrato contenente molti circuiti logici di base combinatori e sequenziali e ciò che

occorre per collegarli e realizzare progetti anche alquanto complessi. Questo capitolo propone

alcune informazioni di base sulla loro struttura.

Alcuni PLD vanno programmati dal costruttore che, in base alle specifiche del cliente, crea una

apposita maschera, Mask, da applicare nelle ultime fasi di realizzazione; per questo motivo

nella sigla di questi dispositivi compare spesso la lettera M. Altri sono programmabili sul campo,

Field, di applicazione dall’utilizzatore, e nella sigla che li contraddistingue compare la lettera F;

tra questi alcuni sono anche riprogrammabili direttamente sul sistema di cui fanno parte senza

doverli estrarre da esso.

H2.1 Dalle PROM agli Array Logici Programmabili

PLA e FPLA

Si è osservato che ciascuna uscita di una ROM è una funzione logica nella prima forma

canonica OR di AND (paragrafo H1.2 e figura H1.7). In una ROM con n variabili di

indirizzo si possono incidere tante funzioni logiche di n variabili quante sono le uscite.

La figura H2.1 propone a titolo di esempio lo schema di una memoria program-

mabile 8 × 4 (8 parole di 4 bit) con cui sono state realizzate 4 funzioni.

7

6

decoder

5

A 2

4

A 1

3

2

A 0

1

0

Figura H2.1

Funzioni realizzate

rd

su PROM.

cs

D 3

D 2

D 1

D 0

H2 • Dispositivi logici programmabili (PLD)

523

La matrice con 8 × 4 incroci tra righe e colonne contiene a ciascun incrocio un

dispositivo (con gate flottante, o con flotox): i cerchietti agli incroci indicano che lì la

matrice è stata condizionata in modo da portare sulla colonna che costituisce la OR un

1 quando la riga su cui sono posti viene attivata. La mancanza del cerchietto su un in-

crocio indica che, a riga attivata, la colonna presenta un livello 0. Dal punto di vista

logico la OR ha 8 ingressi ma come si è precedentemente visto essa è realizzata come

OR cablata e nella figura è sufficiente accennarne il simbolo.

Si esprimano come somma di minterm le funzioni D , D , D , D realizzate nello schema di fi-3

2

1

0

ESEMPIO 1

gura H2.1.

■ D = m + m + m + m

D = m + m + m + m

3

7

4

3

0

2

7

5

4

2

D = m + m + m + m + m

D = m + m + m

1

7

4

3

1

0

0

6

5

2

Si sa che per realizzare funzioni logiche non sono necessari tutti i possibili minterm

forniti da un decoder.

Gli Array Logici Programmabili (PLA) sono come delle ROM in cui il decoder è sostituito

da una matrice di AND cablate di cui si possono decidere gli ingressi.

Ciò le rende più economiche e versatili nella realizzazione di funzioni combinatorie.

Molti PLA contengono un adeguato numero di flip-flop e perciò con essi si possono

realizzare, anche senza componenti esterni circuiti sequenziali complessi.

La figura H2.2 mostra la struttura essenziale di una FPLA. In essa si distinguono

un piano AND, la matrice con gli ingressi I , e un piano OR che riceve le uscite x del

i

i

piano AND e ha come uscite le funzioni y ; a ciascun incrocio tra righe e colonne di una

i

matrice c’è una cella, come quella mostrata in alto a sinistra, costituita per esempio da

un dispositivo con flotox. Ciascuna colonna x è la AND cablata di quegli ingressi I o I

i

i

i

che, dopo la programmazione, resteranno in grado di condizionarne il livello logico.

VCC

Piano AND

R

I 3

I 2

I 1

I 0

x 3

x 2

x 1

x 0

y 3

VCC

y 2

y 1

Figura H2.2

Piano AND e piano

y 0

OR di una FPLA.

Piano OR

524

Modulo H • Circuiti programmabili e a programma

Ciascuna delle righe yi è la OR cablata di quelle xi che dopo la programmazione reste-

ranno in grado di condizionarla.

La programmazione della FPLA consiste nel lasciare solo quei collegamenti che

realizzano le funzioni desiderate. Essi vengono indicati con dei cerchietti, gli incroci

non marcati da cerchietti indicano che lì il collegamento è stato rimosso.

La figura H2.3 rappresenta con simboli logici lo stesso dispositivo della figura pre-

cedente, con in più l’indicazione dei collegamenti che si vogliono programmare e con

la logica dei circuiti d’uscita. Nell’esempio di figura gli ingressi delle XOR vanno pro-

grammati in modo da restare al livello basso, salvo l’ultimo che perciò utilizza la XOR

come NOT. Le espressioni delle funzioni ottenute sono le seguenti:

y =

+

=

+

3

x 3 x 0 I 3 I 2 I 1 I 0 I 3 I 0

y =

+ =

+

2

x 2 x 1 I 3 I 2 I 1 I 0 I 2 I 1

y =

+

=

+

1

x 3 x 2 I 3 I 2 I 1 I 0 I 3 I 2 I 1 I 0

y =

=

+

0

x 0 I 3 I 0

(si è applicato il teorema di De Morgan)

Rispetto all’esempio proposto, i dispositivi FPLA in realtà sono dotati di un nu-

mero di gran lunga maggiore di ingressi, di termini prodotto, e di uscite; i punti di in-

crocio da programmare sono dell’ordine di qualche migliaio. Le loro celle sono realiz-

zate con tecnologie diverse, per esempio con diodi e fusibili (e in questo caso non sono

riprogrammabili) o con MOS a gate flottante come nelle EPROM. Inoltre le uscite

sono di tipo 3-state e possono essere negate grazie alla presenza di porte XOR il cui se-

condo ingresso può esser programmato collegandolo o no a massa.

Come per le EEPROM la programmazione di FPLA richiede strumentazione hard-

ware e software fornita dai costruttori insieme a programmi per la progettazione e la si-

mulazione.

Figura H2.3

3

2

1

0

I 3

Diagramma

funzionale

di una FPLA.

I 2

I 1

I 0

x 3

x 2

x 1

x 0

y 3

y 2

y 1

y 0

CE

H2 • Dispositivi logici programmabili (PLD)

525

L’integrato PLS100

Il PLS100 è un “16 × 48 × 8 programmable logic array” prodotto dalla Philips; esso ha

16 ingressi, 48 termini prodotto, 8 uscite. I punti di incrocio tra righe e colonne sono

costituiti da diodi con fusibili.

La logica dei circuiti d’uscita, è del tutto simile a quella precedentemente descritta.

I punti di incrocio sono in tutto 1928 (16 · 2 · 48 + 48 · 8 + 8).

L’integrato PLS405

Il PLS405 della Philips è un FPLA a fusibili; esso ha 16 ingressi I … I , 64 termini

0

15

prodotto, 8 uscite 3-state F ciascuna proveniente dall’uscita Q di un flip-flop, un in-

gresso di clock, uno di preset/OE. Altri 8 flip-flop con uscite P sono utilizzabili come

uscite di stato facendole rientrare come ingressi della rete combinatoria.

Anche due delle uscite della matrice OR sono riportate indietro nella parte AND

dopo essere state negate. Questo integrato è adatto per la realizzazione di macchine se-

quenziali.

FE*

1

28

VCC

CLK

1

28

VCC

Figura H2.4

Integrati PLS100

I7

2

27

I8

I7

2

27

I8

e PLS405.

I6

3

26

I9

I6

3

26

I9

I5

4

25

I10

I5/ CLK

4

25

I10

I4

5

24

I11

I4

5

24

I11

I3

6

23

I12

I3

6

23

I12

I2

7

22

I13

I2

7

22

I13

I1

8

21

I14

I1

8

21

I14

I0

9

20

I15

I0

9

20

I15

F7

10

19

CE

F7

10

19

INIT/OE

F6

11

18

F0

F6

11

18

F0

F5

12

17

F1

F5

12

17

F1

F4

13

16

F2

F4

13

16

F2

GND

14

15

F3

GND

14

15

F3

FE*= Fuse Enable

H2.2 Programmable Array Logic (PAL, FPAL)

Questi dispositivi mantengono la stessa struttura dei PLA ma in essi è programmabile

solo il piano delle AND e, in genere, il dispositivo d’uscita, OLC (Output Logic Cell),

contenente un flip-flop e dispositivi come multiplexer e 3-state.

La figura H2.5 (a pagina seguente) mostra lo schema ridotto nel numero di ingressi

e di uscite di un dispositivo del genere. In essa i contatti programmabili sono identifi-

cati mediante numerazione; i punti di congiunzione che portano sulle colonne i segnali

di ingresso e quelli di feedback sono fissi; i cerchietti indicano i contatti programmati

per realizzare il circuito dell’esempio 2. Come si vede, ciascun ingresso occupa due co-

lonne, altre due colonne sono per il feedback dell’I/O; le AND cablate sono individuate

dalle righe della matrice di contatti programmabili.

526

Modulo H • Circuiti programmabili e a programma

Q 0

Q 1

Q 2

Q 3

0

4

8

12

ckCl

0

16

OLC

32

Cl Q

I/ O 0

D

48

ck Q

VCC

64

0

1

MUX

I 0 u

GND

80

96

OLC

112

Cl Q

I/ O 1

D

138

ck Q

VCC

144

0

1

MUX

I 1

OE

GND

160

176

OLC

192

Cl Q

I/ O 2

D

208

ck Q

VCC

224

0

1

MUX

I 2

GND

240

256

OLC

272

Cl Q

I/ O 3

D

298

ck Q

VCC

304

0

1

MUX

I 3

GND

Figura H2.5

Il segnale di reset in genere arriva, come il segnale di clock, da una linea comune

Esempio di struttura

dedicata. Nell’esempio di figura c’è un unico segnale di clock per ciascuna delle celle

di un PAL.

d’uscita, mentre per ciascun 3-state d’uscita c’è una AND dedicata al suo controllo.

Ciascuna funzione OR prevede quattro AND, e dunque, se presa singolarmente, può

realizzare funzioni che abbiano solo 4 implicanti. La limitazione si supera però se si

prevede nell’OLC, come avviene di fatto, la possibilità di far uscire il dato anche senza

passare dal flip-flop; in tal caso lo si può far rientrare per essere posto in ingresso su

un’altra OR.

H2 • Dispositivi logici programmabili (PLD)

527

Si progetti sulla PAL di figura H2.5 un contatore modulo 5 le cui funzioni d’eccitazione sono le

ESEMPIO 2

seguenti:

– – –

D = u Q Q + u

– Q Q Q ;

2

1

0

2

1

0

–

–

– –

–

D = u ( Q Q + Q Q ) + u

– ( Q + Q Q ); D = uQ Q + u–( Q + Q Q )

1

1

0

1

0

2

1

0

0

2

0

2

1

0

■ Si utilizzano I come abilitatore delle uscite O , O , O e I = u come ingresso di controllo di 1

2

1

0

0

–

up/down, si collega a massa il selettore dei MUX in modo da riportare indietro le uscite Q dei

– –

flip-flop. Partendo dalle AND più in alto si sono realizzati gli implicanti uQ Q , la terza AND

0

2

–

dà u

– Q , la quarta u– Q Q , e la funzione D Discorso analogo vale per il resto del circuito.

2

1

0

0.

In figura H2.6 è visibile un altro possibile schema per la OLC dove il livello lo-

gico dei selettori dei MUX è programmabile in modo da scegliere come feedback l’I/O

o lo stato del flip-flop.

I dispositivi PAL, oltre che per il tipo di tecnologia, sono caratterizzati dal numero

di ingressi e uscite, dalla distribuzione delle AND sui dispositivi OR, dalla condivi-

sione del segnale di clock o dell’abilitazione dei 3-state d’uscita, e infine dalla struttura

delle celle d’uscita.

L’integrato 22V10

Il 22V10 viene prodotto in almeno 3 versioni: con matrice a fusibili, con MOS a gate

flottante (tipo uv-EPROM) e con MOS flotox (E2PROM). Come per altri integrati di

questo tipo la sigla, 22V10, si riferisce al numero complessivo degli ingressi disponi-

bili (22) e al numero degli ingressi utilizzabili anche come uscite (I/O); la V allude alla

versatilità dei circuiti d’uscita. La figura H2.6 mostra la logica di una sua macrocella

di I/O.

In ciascuna di esse l’uscita della OR va sull’ingresso D di un flip-flop e, con il suo

complemento, su due ingressi di un multiplexer 1 of 4. Sugli altri due ingressi del Mux

–

vanno le due uscite Q e Q del flip-flop. Un secondo multiplexer riceve l’uscita negata

del flip-flop e l’ingresso/uscita della macrocella.

Output Logic Macrocell

2

3

Cl

D

Q

0

ck

1

Q

Sin. S

1

0

G

From Clock Buffer

0

3

S 0

MUX 1

1

G

S 1

Figura H2.6

Macrocella di I/O di

un integrato 22V10.

528

Modulo H • Circuiti programmabili e a programma

I dispositivi S ed S , qui rappresentati come MOS a gate flottante, sono anch’essi

1

0

programmabili e decidono il funzionamento del circuito d’uscita secondo la tabella

H2.1.

Tabella H2.1

S S

Feedback

Uscita

Programmazione

1 0

dei circuiti d’uscita

0 0

da registro da registro, negata

dell’integrato

0 1

da registro

da registro

22V10.

1 0

da I/O

da OR, negata

1 1

da I/O

da OR

H2.3 Dispositivi Logici Programmabili Complessi

(CPLDs, FCPLDs)

Questi dispositivi contengono array di SPLD (PLA o PAL, ovvero Dispositivi Logici

Programmabili Semplici) collegabili tra loro e con i dispositivi di Input/Output me-

diante una rete di interconnessioni anch’esse programmabili. La loro capacità logica

corrisponde a quella di diverse decine di SPLD.

Lo sviluppo dei circuiti su CPLD richiede l’utilizzo di strumenti software che, a

partire dalla descrizione delle funzioni che si vogliono realizzare, consentono di defi-

nire il circuito all’interno del CPLD scelto, di simularlo, programmarlo e infine col-

laudarlo.

H2.4 Gate Array Programmabili (MPGAs, FPGAs)

Questi dispositivi contengono una matrice di blocchi logici configurabili

(Configurable Logic Bloc), una rete di interconnessioni, un insieme di blocchi di in-

put/output, tutti programmabili, figura H2.7. Le linee di interconnessione sono di va-

ria lunghezza, in modo che tra blocchi logici vicini è possibile realizzare collegamenti

più corti.

I/ O B

Figura H2.7

Struttura di

un Gate Array

Cella

Cella

programmabile.

Logica

Logica

H2 • Dispositivi logici programmabili (PLD)

529

I principali integrati FPGA in commercio sono realizzati con tecnologie SRAM o

con antifusibili. Questi sono switch in tecnologia MOS, ciascuno con le due parti ini-

zialmente isolate da un sottile strato di dielettrico o di silicio amorfo, e che si fondono

insieme se sottoposte a un adeguato impulso. Non sono riprogrammabili ma occupano

poco spazio e, grazie all’alta concentrazione di collegamenti, consentono di utilizzare

blocchi logici più semplici. Inoltre hanno valori più bassi di resistenza e capacità elet-

triche.

In alternativa, i gate dei MOS che fungono da interruttore tra due linee, o gli in-

gressi di selezione di multiplexer adibiti alla selezione dei segnali da trasferire, sono

polarizzati dalle uscite di celle di memoria statica da programmare a tal proposito.

Nell’esempio di figura H2.8 le celle in alto a sinistra e in basso a destra sono colle-

gate grazie al condizionamento di MOS e Mux da parte delle celle di SRAM. Le SRAM

vengono anche utilizzate, al posto della logica usata negli array programmabili, per rea-

lizzare funzioni. Diversamente dai dispositivi con tecnologia EEPROM, gli FPGAs con

tecnologia SRAM possono essere riprogrammati un numero illimitato di volte.

Naturalmente il sistema che li utilizza appena viene acceso deve, come prima cosa e

prima di utilizzarli, ricopiare nelle SRAM del FPGAs la configurazione richiesta.

Dato il loro costo, l’utilizzazione di questi dispositivi conviene quando si deve pro-

durre in grandi quantità qualcosa di molto complesso che consenta di sfruttarne buona

parte delle risorse. Progettare dispositivi così complessi richiede d’altra parte una

buona conoscenza degli automi a stati finiti; occorre poi una discreta conoscenza di lin-

guaggi atti a descrivere l’hardware che si vuole realizzare, per esempio il VHDL

( Hardware Description Language), e di uno strumento CAD ( Computer Aided Design)

che consenta di inserire gli schemi del circuito da realizzare, ottimizzarne la logica, al-

locarla nei blocchi del dispositivo, effettuare simulazioni e messe a punto, e infine con-

figurare il dispositivo.

Cella

Cella

Logica

Logica

SRAM

SRAM

SRAM

Figura H2.8

Cella

Cella

Collegamenti

Logica

Logica

programmabili

mediante SRAM.





530

Modulo H • Circuiti programmabili e a programma

Test di verifica

Quesiti a risposta aperta

1.

Spiegare perché ciascuna uscita di dato di una ROM può esser vista come una funzione degli ingressi di in-

citazioni

dirizzo realizzata come OR cablata dei suoi minterm.

2.

Descrivere la struttura interna di un FPLA.

3.

Spiegare in che cosa consiste il piano AND di un FPLA e in che cosa consiste la sua programmazione.

Eser 4. Spiegare in che cosa consiste il piano OR di un FPLAe come se ne definiscono le funzioni OR.

5.

Descrivere l’organizzazione interna di un PAL e di una sua cella di uscita.

6.

Dire come è possibile aumentare gli ingressi di una funzione OR in un PAL.

7.

Dire sinteticamente in che modo un PLA si presta alla realizzazione di funzioni sequenziali.

8.

Dire che cosa indica l’acronimo FPGA, e accennare alla sua struttura.

9.

Dire che cosa è un antifusibile e dove viene autilizzato.

10. Descrivere l’utilizzazione di SRAM nella programmazione di un FPGA.

Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. I minterm di una funzione realizzata con un’uscita di dato di una ROM:

a corrispondono ciascuno a un prodotto delle variabili di indirizzo in grado di abilitare il collegamento tra la colonna di dato e massa.

b corrispondono ciascuno a un prodotto delle variabili di indirizzo in grado di abilitare il collegamento tra una riga e una colonna di dato.

c sono tutti quelli corrispondenti agli incroci tra linee del decoder degli indirizzi e colonna di dato i cui collegamenti sono stati eliminati.

d sono tutti quelli corrispondenti agli incroci tra linee del decoder degli indirizzi e colonna di dato i cui collegamenti non sono stati eliminati.

2. In un FPLA il piano OR realizza su ciascuna riga la OR cablata:

a di quelle colonne AND al cui incrocio c’è un dispositivo a gate flottante programmato per restare interdetto.

b di quelle colonne AND al cui incrocio c’è un dispositivo a gate flottante programmato per entrare in condu-

zione.

c di quelle colonne AND in grado di abilitarne il collegamento a Vcc.

d di quelle colonne AND in grado di abilitarne il collegamento a massa.

3. In un FPAL:

a sono programmabili il piano OR e gli OLC.

b sono programmabili il piano AND e gli OLC.

c sono programmabili come i FPLA e dispongono anche di celle di uscita configurabili.

d sono programmabili gli OLC.





H2 • Dispositivi logici programmabili (PLD)

531

4. Una FPGA:

a contiene una matrice di blocchi logici e I/O configurabili tra i quali è possibile stabilire connessioni attraverso linee di varia lunghezza. Configurazioni e collegamenti si impongono programmando SRAM o antifu-

sibili interni al dispositivo.

b contiene una matrice di blocchi logici e I/O configurabili, e antifusibili. Collegamenti e configurazioni si effettuano in fase di programmazione stabilendo quali antifusibili devono interrompersi.

c contiene una matrice di blocchi logici e I/O configurabili, tra i quali è possibile stabilire connessioni attraverso linee di varia lunghezza. Configurazioni e collegamenti si impongono programmando RAM e antifusi-

citazioni

bili interni al dispositivo

d contiene una matrice di blocchi logici e I/O configurabili, RAM statiche e antifusibili. Collegamenti e confi-

gurazioni si effettuano in fase di inizializzazione copiando la configurazione sulle RAM statiche.

Eser





532

Dispositivi logici

H3 esecutori di programma,

microprocessori

I dispositivi logici programmabili sono in genere destinati a eseguire molte funzioni, ma pur sem-

pre quelle e solo quelle che verranno incise nel loro hardware; anche quando essi sono ripro-

grammabili, la loro riprogrammazione implica modifiche nei loro circuiti interni.

I microprocessori, o unità centrali di processo, e i microcontrollori sono dispositivi logici sequen-

ziali la cui programmazione non consiste nello stabilire collegamenti al loro interno e quindi non

incide sul loro hardware. Il fatto è che in essi sono già state incise tutte le possibili azioni ele-

mentari che possono eseguire; la loro programmazione consiste nell’incidere in una memoria,

eventualmente ma non necessariamente al loro interno, i codici delle sequenze di azioni da ese-

guire. Il microprocessore altro non fa che leggere ordinatamente quei codici ed eseguirne le cor-

rispondenti azioni. Un programma per questi dispositivi è una sequenza di codici di azioni ele-

mentari attraverso cui si ottengono i risultati complessi desiderati.

H3.1 Concepire un microprocessore

Si pensi a un dispositivo che può eseguire diverse sequenze, memorizzate una volta per

tutte nella sua ROM e ciascuna delle quali si seleziona attraverso un codice binario. Tra

queste sequenze una, detta ciclo di fetch, consiste nell’acquisire da una memoria, detta

di programma, il codice della successiva sequenza da eseguire.

Il dispositivo funziona così:

1. esegue un ciclo di fetch (to fetch = andare a prendere);

2. esegue la sequenza corrispondente al codice acquisito;

3. ricomincia dal punto 1.

Nella zona delimitata dal tratteggio di figura H3.1 si delinea uno schema sempli-

ficato per questo ‘nuovo’ tipo di sistema sequenziale. Esso comunica con la memoria

di programma attraverso le linee di indirizzo pilotate da un contatore PC (Contatore

di Programma), le linee di dato, e il segnale di controllo RD. Il codice letto dalla me-

moria di programma viene inserito in un registro IR (Registro delle Istruzioni) e uti-

lizzato come parte alta dell’indirizzo ROM della sequenza da eseguire. Il dispositivo

è controllato da un segnale di clock Φ, e può essere resettato. I bit di indirizzo più si-

gnificativi AddrH, per la memoria interna ROM, arrivano o dal registro IR o dal buf-

fer a esso affiancato, le cui uscite sono alternativamente abilitate dal FF ; i bit di in-

2

dirizzo meno significativi, AddrL, arrivano dal contatore SC (Contatore di

Sequenza). Le tabelle all’interno del riquadro ROM sono i contenuti delle locazioni di

indirizzo 0, 1, 2 e quelli di un gruppo di 5 locazioni, con indirizzo AddrH diverso da

0, corrispondente a un qualsiasi codice di istruzione.

H3 • Dispositivi logici esecutori di programma, microprocessori

533

D 2

D 1

D 3 D 2 D 1 D 0

D 3

CS

RD

ROM

ADDR

PC

4

1 0 1 0

3

1 x 1 1

Memoria di

Reset

programma

2

1 x 1 1

Q

D

DATA

1

1 x 1 1

D

IR

0

0

1 x 1 1

AddrH

PE

V

2

1 1 0 0

CC

AddrL

P

Q 2

D 2

T

1

0 0 1 1

SC

FF2

FF1

Cl

0

1 0 1 1

Q 1

Cl

Cl

D 3 D 2 D 1 D 0

Φ

RESET

Figura H3.1

All’atto dell’alimentazione i flip-flop FF ed FF e i contatori SC e PC si resettano.

2

1

Dispositivo che

Nello schema proposto le uscite D … D della ROM sono utilizzate per i dispositivi

3

0

acquisisce ed

preposti al controllo del ciclo di fetch e al passaggio da questo al ciclo di esecuzione e

esegue istruzioni

viceversa. Le altre uscite di dato della ROM sono utilizzate per gestire altri dispositivi,

inserite nella

non rappresentati nella figura, necessari per l’esecuzione di ciascuna delle istruzioni.

memoria di

programma.

Sinteticamente il sistema funziona così:

a) vengono indirizzate in successione le locazioni 0,1 e 2 della ROM, i valori di D ,

0

D , D e D impongono il caricamento nel registro IR del codice proveniente dalla

1

2

3

prima locazione della RAM; il contatore di programma si incrementa;

b) viene indirizzata la locazione ROM dove inizia la sequenza corrispondente al codice

contenuto in IR. Questa consiste nell’emissione di una successione di comandi di-

retti ai vari dispositivi del sistema e si conclude con l’emissione dei segnali neces-

sari per riportare a zero ADDH e ADDL in modo da rieseguire quanto detto in a).

Più in dettaglio la figura H3.2 mostra le correlazioni tra i segnali descritte qui di se-

guito.

Al reset Sc, Q , Q e PC valgono 0; di conseguenza anche AddrH e Pe (Parallel

2

1

Enable) valgono 0. Dalla ROM esce il dato D D D D = 1011. D abilita l’uscita del

3

2

1

0

2

primo codice d’istruzione dalla RAM puntata dal contatore di programma.

• Primo fronte di discesa del clock Φ: il contatore SC si incrementa, e poco dopo

dalla ROM esce il dato 0011, che provoca un fronte di discesa di D e la copiatura

3

del codice d’istruzione IC sul registro IR.

• Secondo fronte di discesa di Φ: dalla ROM esce il dato 1100 che mantiene in IR il

codice precedentemente acquisito, disabilita la lettura dalla RAM, provoca un

fronte di discesa su D con il conseguente avanzamento del contatore di programma

1

predisponendolo per la lettura del codice successivo, e un fronte di discesa su D 0

con la conseguente commutazione di FF . Ora Q = 1 e Q = 0; ciò predispone il

1

1

2

contatore SC per il caricamento parallelo, che avverrà con il prossimo fronte di di-

scesa del clock Φ; per ora la locazione ROM puntata è ancora la 2.

• Terzo fronte di discesa del clock Φ: ciò provoca il caricamento parallelo e il con-

seguente azzeramento di SC, e contemporaneamente diviene Q = 1, che disattiva il

2

534

Modulo H • Circuiti programmabili e a programma

caricamento parallelo (il che va eventualmente un po’ ritardato) e porta sui pin d’in-

dirizzamento AddrH l’uscita di IR. Ora su AddrH si trova il codice d’istruzione pre-

cedentemente acquisito, mentre in seguito al caricamento parallelo è AddL=0; con

ciò viene puntata in ROM la locazione 0 della prima sequenza da eseguire.

Con i successivi impulsi di clock il contatore di sequenza punta alle locazioni suc-

cessive della ROM e ne vengono emessi i contenuti; in particolare si mantengono

D = 1 e D = 1 dovendo restare fissi sia il valore di IR, che quello di PC; mentre con

3

1

gli ultimi due passi della sequenza si deve preparare D = 0 per abilitare la prossima let-

2

tura dalla memoria di programma, e si deve garantire un fronte di discesa di D che, ri-

0

portando Q = 0, abiliti il prossimo caricamento parallelo su SC.

1

Col successivo fronte di discesa del clock si avrà SC = 0, Q = 0, AddrH = 0, e dun-

2

que si torna a eseguire il ciclo di fetch.

Figura H3.2

Evoluzione del

Φ

sistema di figura

H3.1.

AddrL

0

1

2

0

1

2

3

4

0

D 0

Q 1

Q 2

AddH

0

IR

0

D 1

PC

0

1

D3

IR

IC

Le funzioni che un microprocessore o un microcontrollore deve eseguire non sono

definite a priori; tuttavia si può dire che come ogni altro circuito elettronico un micro-

processore nasce per svolgere funzioni di controllo nei sistemi cui viene applicato,

dunque innanzi tutto esso deve potere acquisire dati, confrontarli con altri di riferi-

mento, e reagire con azioni corrispondenti ai risultati del confronto.

Da questa sintetica descrizione si comprende che esso deve comunicare con diversi

dispositivi esterni per acquisire o emettere dati, disporre di una ALU per i calcoli, po-

ter indirizzare locazioni della memoria di programma diverse in base ai diversi risultati

ottenuti. Se poi si vuole che il microprocessore sia adatto all’esecuzione di programmi

organizzati in procedure, e in più che sia in grado di rispondere a eventi asincroni (in-

terruzioni) rispetto al normale flusso del programma, occorre prevedere segnali e se-

quenze per la gestione delle interruzioni e renderlo capace di gestire una zona della me-

H3 • Dispositivi logici esecutori di programma, microprocessori

535

moria organizzata a catasta (stack) per segnarvi e recuperare di volta in volta l’indi-

rizzo della istruzione che avrebbe dovuto eseguire se non fosse stato interrotto.

Le istruzioni diverse che un processore è in grado di compiere sono scolpite all’in-

terno della sua ROM, costituiscono il suo ‘firmware’ e interagiscono con i suoi circuiti

interni (hardware).

Alcuni processori sono dotati di un insieme di istruzioni ridotto, RISC (Reduced

Istrution Set Controller); altri dispongono di diverse centinaia si istruzioni.

Con il progredire della tecnologia è stato possibile realizzare microprocessori via

via più veloci; inoltre è stato possibile aumentare le capacità di indirizzamento della

memoria (maggior numero di bit di indirizzo) e il numero di bit per dato trattati in un

solo colpo. Migliori caratteristiche si sono ottenute anche mediante una gestione più

efficiente dei cicli di fetch e di esecuzione, con l’acquisizione di più codici operativi,

in registri organizzati come in una coda, nelle fasi in cui i cicli di esecuzione non im-

pegnano le linee di dato e di indirizzo; si sono inoltre introdotti segnali di controllo e

sequenze che consentono l’intervento di più processori su uno stesso sistema.

La preparazione di programmi adatti a un processore può richiedere la conoscenza

del set di istruzioni, la capacità di programmare nel corrispondente linguaggio as-

sembly, e l’utilizzo di strumenti che lo traducano nella giusta sequenza di codici ope-

rativi producendo il programma eseguibile; esistono inoltre software che consentono

di utilizzare linguaggi di programmazione di vario livello e che successivamente

creano (compilano) il corrispondente programma eseguibile.

H3.2 Architettura di Von Neumann

Nei microprocessori con questa architettura il bus dati, cioè l’insieme di linee parallele

John von

usate per il trasferimento dei dati, è utilizzato anche per la lettura dei codici di istru-

Neumann,

zione durante i cicli di fetch.

(Budapest, 1903 –

Washington, 1957)

La figura H3.3 fornisce, come esempio di questa architettura, uno schema logico

parziale del microprocessore Z80 progettato e realizzato in California negli anni 1970

da Federico Faggin (Vicenza, il 1 dicembre 1941) già progettista e coordinatore presso

Figura H3.3

la INTEL dello sviluppo dell’8080. Lo Z80 ha un bus dati di 8 bit, 16 linee di indirizzo,

Dispositivo di

segnali di controllo per l’I/O e la memoria esterni, e segnali di gestione delle interru-

microprocessore

zioni e di condivisione del bus.

con architettura

Le frequenze di clock per i processori della famiglia Z80 vanno dai 4 ai 20 MHz.

di Von Neumann.

Data Bus Interno

A

Instr. Reg

B

C

D

E

Temp 1

Temp 2

H

L

B

Generatore di

IX

F

u

sequenze

l

s

IY

a

ALU

SP

g

D

s

a

PC

t

a

1

A

d

Address Bus Interno

d

r

C

Control Bus

n

t

r

536

Modulo H • Circuiti programmabili e a programma

Essi sono dotati di un set di qualche centinaio di istruzioni. In figura i rettangoli rap-

presentano dei registri; alcuni di questi sono di 8 bit e utilizzabili dal programmatore

sia singolarmente che in coppia, altri sono di 16 bit, utili per l’indirizzamento della me-

moria; uno di questi è il contatore di programma, PC, e un’altro è il puntatore allo

stack, SP. Altri regitri, non tutti rappresentati, sono usati dal processore, tra essi il re-

gistro delle istruzioni, un altro registro (I) e due flip flop per la gestione delle interru-

zioni, dei registri temporanei per l’uso dell’unità arimetico logica (ALU). A quest’ul-

tima è associato il registro dei flags, nei quali viene memorizzato il tipo di risultato (ri-

porti, tipo di operazione, segno, parità, zero ...).

Il trasferimento dei dati tra i registri e verso l’esterno avviene attraverso un bus dati

costituito da 8 linee su cui il registro abilitato può porre il suo contenuto, e dal quale il

registro selezionato può riceverlo, ovviamente sotto il controllo del generatore di se-

quenze che provvede alla gestione dei cicli di fetch e di esecuzione. La linea marcata

in nero rappresenta il bus interno dei segnali di controllo dei vari dispositivi (mux, de-

coder, registri ecc.) del microprocessore.

H3.3 Modello di Harvard

Figura H3.4

Nei microprocessori con questa architettura il trasferimento dei codici di istruzione av-

Esempio di

viene tramite un bus diverso da quello usato per il trasferimento di dati tra registri e con

microcontrollore

realizzato secondo

l’esterno.

il modello di

La figura H3.4 riporta come esempio di questa architettura lo schema funzionale

Harvard.

del MicroChip 12F510, uno dei tanti processori RISC (Reduced Instruction Set

10-11

Data Bus

8

GPIO

Flash

Program Counter

1k x 12

GP0/ICSPDAT

GP1/ICSPCLK

RAM

GP2

Program

STACK 1

38 bytes

GP3

Memory

File

GP4

STACK 2

Registers

GP5

Program 12

Bus

RAM Addr

9

Addr MUX

Instruction Reg

Direct Addr

Indirect

5

5-7

Addr

FSR Reg

STATUS Reg

8

3

MUX

Device Reset

Timer

Instruction

C1IN+

Power-on

Decode &

Reset

Comparator

C1IN–

ALU

Control

C1OUT

Watchdog

8

Timer

OSC1/CLKIN

Timing

W Reg

Generation

Internal RC

CV REF

OSC2

Clock

AN0

Timer0

8-bit ADC

AN1

AN2

MCLR

VDD, VSS

T0CKI

H3 • Dispositivi logici esecutori di programma, microprocessori

537

Computer) cioè con un set di istruzioni ridotto, per applicazioni al controllo di sistemi.

Nella figura si notano a sinistra un bus di 12 linee su cui viaggiano le istruzioni prele-

vate dalla memoria di programma, e a destra un bus di 8 linee per la trasmissione di dati

tra i registri, la RAM e il dispositivo di I/O.

Come in altri microcontrollori qui la memoria di programma è integrata al suo in-

terno; è una memoria FLASH in cui l’utilizzatore inciderà il programma adatto al con-

trollo da realizzare. Si notano in particolare un registro puntatore alla memoria di pro-

gramma, il registro delle istruzioni, un dispositivo di controllo delle sequenze di fetch

e di esecuzione (i cui segnali di controllo sugli altri componenti sono da sottintendere),

i registri dello stack, una RAM interna, la ALU e il registro dei FLAG.

L’integrato dispone anche di un insieme di dispositivi di conteggio e di interfaccia-

mento e di un insieme di 10 registri dedicati al controllo delle operazioni interne e

verso le periferiche.

Il registro FSR, File Select Register, indirizza la parte di memoria usata per i dati.

Il dispositivo è dotato inoltre di reset interno al power-on, oscillatore interno di pre-

cisione, e di Watch-Dog, un sistema di sicurezza che, se non sollecitato, fa uscire da

eventuali cicli senza fine (non voluti) allo scadere di un tempo determinato.

Le istruzioni del suo set sono in tutto 38, ciascuna con un codice di 12 bit.

La frequenza del clock è di 8 MHz, e un ciclo macchina (fetch + esecuzione) dura

500 ns.





538

Modulo H • Circuiti programmabili e a programma

Test di verifica

Quesiti a risposta aperta

1. Descrivere le due principali fasi di funzionamento di una macchina a programma.

2. Delineare la struttura essenziale di una macchina a programma.

citazioni 3. Dire in che cosa si differenziano l’architettura di Von Neumann e quella di Harvard

4. Dire in che cosa differiscono un dispositivo programmabile e una macchina che esegue programmi.

Eser Quesiti a scelta multipla

Scegliere la risposta corretta tra quelle proposte.

1. In un ciclo di fetch un microprocessore:

a si predispone a eseguire l’istruzione il cui codice è nel registro IR e fa avanzare il contatore di programma.

b copia il contenuto della memoria di programma nel registro delle istruzioni e si predispone all’esecuzione

dell’istruzione acquisita.

c fa avanzare il contatore di programma, acquisisce dalla memoria di programma l’istruzione da eseguire, si

predispone per eseguirla.

d acquisisce il codice dell’istruzione da eseguire, fa avanzare il suo contatore di programma e si predispone per eseguire l’istruzione acquisita.

2. In un ciclo di esecuzione un microprocessore:

a controlla alcuni dispositivi interni e periferici allo scopo di trasferire dati da un registro a un altro.

b genera i segnali necessari per l’acquisizione del prossimo codice di istruzione.

c genera la sequenza di segnali che corrisponde all’esecuzione dell’istruzione corrente e si predispone all’ac-

quisizione del codice di istruzione successivo.

d genera una sequenza di segnali corrispondente all’esecuzione dell’istruzione corrente.

3. In un processore con la struttura di Harvard:

a i registri sono mappati all’interno della memoria dati.

b le linee su cui si trasferiscono i dati sono distinte da quelle su cui si trasferiscono i codici delle istruzioni.

c la memoria di programma è interna al microprocessore stesso.

d i dati e le istruzioni viaggiano su un unico bus istruzioni.

4. Un processore con la struttura di Von Neumann:

a ha molti registri tra cui un contatore di programma e uno delle istruzioni, e una ALU.

b ha un unico bus per i dati e le istruzioni.

c si serve di una memoria di programma esterna.

d indirizza la memoria esterna mediante un bus degli indirizzi diverso dal bus dei dati.





539

Attività di laboratorio

proposte H4

Data la complessità anche pratica di questa parte ci si limita qui ad una singolo proposta di la-

voro; tuttavia, disponendo del materiale necessario sarebbe interessante riprendere l’esempio 2

dell’unità H2.

H4.1 Operazioni manuali di scrittura e lettura

su una memoria RAM

La figura H4.1 propone lo schema del circuito da realizzare.

Lo studente deve innanzi tutto completare lo schema inserendo in esso il numero di

ciascun pin. La memoria utilizzata è la HM6116, la sua capacità è di 2048 byte.

VCC

1 k

1 k

6116

19

24

A 10 VCC

22

74244

A 9

23

17

A 8

D 7

1

16

A 7

D 6

2

15

A 6

D 5

3

14

A 5

D 4

4

13

A 4

D 3

5

11

A 3

D 2

6

10

A 2

D 1

7

9

A 1

D 0

8 A 0

18 CE GND 12

OE WE

9368 9368 9368

20 21

330

Figura H4.1

Circuito di lettura e scrittura manuale in una memoria RAM.



540

Modulo H • Circuiti programmabili e a programma

Per l’indirizzamento e per l’inserimento dei dati sono stati utilizzati dei circuiti con

switch che nella posizione OFF portano gli ingressi al livello alto. I valori degli indi-

rizzi assegnati sono resi visibili in esadecimale mediante decodifiche e display a 7 seg-

menti, mentre i valori dei byte in uscita, o entranti, sono resi visibili mediante un

gruppo di 8 LED.

Il buffer 3-state verrà abilitato solo nelle fasi di scrittura, mentre nelle fasi di lettura

separa le linee di dato dalle connessioni con switch predisposte per l’inserimento dei

dati.

L’esercitazione si svolge in quattro fasi:

a) preparare e collaudare il circuito con 3 display a 7 segmenti che serve a imporre e

visualizzare l’indirizzamento della memoria;

b) preparare e collaudare il circuito con l’integrato 74244 che servirà per imporre o

per leggere i dati nella memoria;

c) collegare l’integrato 6116 ai due circuiti precedentemente realizzati e alle linee per

il controllo di CE, OE e WE;

d) prove di scrittura in memoria e successiva lettura dei dati precedentemente inseriti.

In questa ultima fase l’inserimento dei dati deve seguire, anche se con i tempi con-

sentiti alle operazioni manuali, le sequenze proposte dai timing, così inizialmente CE,

WE e OE vanno disattivati ponendoli a livello alto (5 V), poi, nella fase di scrittura si

deve predisporre un indirizzo, predisporre un dato, quindi attivare CS, e WE; infine

disattivare WE e CS.

L’operazione si ripete su diversi indirizzi. Infine si accede in lettura alle locazioni

di memoria precedentemente scritte: si predispone l’indirizzo, si attivano CE e OE. Il

dato precedentemente inserito viene visualizzato sui LED. Si disattivano OE e CE.

Si propone di realizzare in memoria la seguente tabella H4.1 e poi in fase di lettura

di indirizzare le stesse locazioni e verificare la corrispondenza tra il dato uscente e

quello che vi era stato inserito.

Lo studente relazioni brevemente sulle osservazioni effettuate durante le fasi di col-

laudo delle varie parti e sulle procedure seguite durante la scrittura e la lettura della

RAM.

Addr

Data (WR)

Data (RD)

000

AA

001

BB

002

CC

003

DD

0A0

7C

0A1

7D

0A2

7E

0A3

7F

E00

82

E01

83

Tabella H4.1

E02

84

Dati scritti/letti

E03

85

in RAM.





541

Soluzioni

A1 Grandezze elettriche

D2 Interazioni tra circuiti

Quesiti a scelta multipla

elettrici e campi

magnetici

1) b

2) a

Quesiti a scelta multipla

3) b, c

1) b

4) a, d

2) a

5) c

3) c

6) a

4) b

5) d

A2 Bipoli elettrici e loro collegamenti

Quesiti a scelta multipla

E1 Gli ambiti dell’elettronica

1) c

Quesiti a scelta multipla

2) b

1) c

3) a

2) b

4) c

3) d

5) b

4) b

6) b

5) c

7) c

8) d

E2 Variabili binarie,

9) c

operatori logici

10) b

elementari, porte logiche

11) a

Quesiti a scelta multipla

C1 Reti capacitive

1) c

a regime costante

2) d

3) c

Quesiti a scelta multipla

4) c

1) b

5) c

2) d

3) a

E3 Il laboratorio

4) c

di elettronica digitale

5) a

Quesiti a scelta multipla

6) c

7) b

1) a

8) d

2) a

9) d

3) d

10) a

4) d

542

Soluzioni

E4 Sistemi di numerazione

3) b

Quesiti a scelta multipla

4) d

5) b

1) c

6) c

2) d

7) a

3) a

8) c

4) c

9) b

5) b

10) c

6) d

7) b

F4 Circuiti combinatori

8) d

integrati di base

9) a

Quesiti a scelta multipla

10) d

11) b

1) b

2) b

F1 Algebra di Boole

3) a

e circuiti logici

4) b

Quesiti a scelta multipla

5) c

6) d

1) c

7) a

2) d

8) b

3) a

9) c

4) b

10) d

5) d

11) c

6) a

12) b

7) d

13) a

8) d

9) c

G1 Circuiti sequenziali

10) a

di base: latch

11) b

e flip-flop

12) d

Quesiti a scelta multipla

13) a

14) c

1) d

2) c

F2 Sviluppo e

3) b

realizzazione di funzioni booleane

4) a

Quesiti a scelta multipla

5) d

6) c

1) a

7) d

2) d

8) a

3) b

9) d

4) d

10) c

5) d

6) b

7) d

G2 Circuiti generatori

8) d

di segnali impulsivi

9) d

Quesiti a scelta multipla

10) a

1) d

11) b

2) c

12) d

3) b

F3 Sintesi di forme

4) a

algebriche minime per le

5) d

funzioni booleane

6) c

7) b

Quesiti a scelta multipla

8) a

1) d

9) d

2) d

10) c

Soluzioni

543

G3 Contatori e registri

H1 Memorie

a scorrimento

Quesiti a scelta multipla

Quesiti a scelta multipla

1) d

1) d

2) c

2) c

3) b

3) b

4) a

4) a

5) d

5) d

6) c

H2 Dispositivi logici

7) b

programmabili (PLD)

8) b

Quesiti a scelta multipla

9) b

1) d

10) a

2) c

G4 Contatori

3) b

e shift register integrati

4) a

Quesiti a scelta multipla

H3 Dispositivi logici

1) d

esecutori di programma,

2) c

microprocessori

3) b

Quesiti a scelta multipla

4) a

1) d

5) d

2) c

6) c

3) b

7) b

4) b

8) a

9) d

10) c

ti





