`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/04/18 18:32:56
// Design Name: 
// Module Name: shift_reg16_p2s
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module shift_reg16_p2s(
    input RST,
    input ENI,
    input CLK,
    input [3:0] BIT,
    input [15:0] D,
    output DOUT,
    output ENO,
    output FINISH
    );
    
endmodule
