---
title: 数字设计和计算机体系结构笔记
date: 2023-08-17 17:39:28
tags:
- Book
categories:
- Book
---

### 1.6.3 噪声容限

接收端正确接收输入端电平，则必须满足：

$V_{OL} < V_{IL}\\ V_{OH}>V_{IH}$

低电平和高电平的噪声容限分别为：

$NM_L=V_{IL}-V_{OL}\\NM_H=V_{OH}-V_{IH}$

![逻辑电平和噪声容限](https://xyc-1316422823.cos.ap-shanghai.myqcloud.com/20230817150301.png)

### 1.6.5 静态约束

4种主流的逻辑电平:

![主流的逻辑电平](https://xyc-1316422823.cos.ap-shanghai.myqcloud.com/20230817150159.png)

# 第二章 组合逻辑设计

数字电路可分为：

- 组合电路。输出只取决于当前输入值。
- 时序电路。输出取决于当前输入值和之前的输入值。

# 第三章 时序逻辑设计

### 3.2.1 SR锁存器
- S=0, R=1, Q=0.
- S=1, R=0, Q=1.
- S=1, R=1, Q=0, Q非=0, 错误。
- S=0, R=0, 保持原来的Q值。

![](https://xyc-1316422823.cos.ap-shanghai.myqcloud.com/20231009174259.png)
### 3.2.2 D锁存器

CLK=1, D锁存器透明，数据D流向Q。
CLK=0, D锁存器不透明，阻塞D流向Q，报错原来的值不变。

![](https://xyc-1316422823.cos.ap-shanghai.myqcloud.com/20231009173954.png)
### 3.2.3 D触发器

D触发器在时钟上升沿将D复制到Q, 其他时间D触发器保持原来的状态。

![D触发器](https://xyc-1316422823.cos.ap-shanghai.myqcloud.com/20231009170651.png)
