[
    {
        "0": "Mnemonic,\nOperands\nrotatethispage90",
        "1": "",
        "2": "Description",
        "3": "Cycles",
        "4": "16-Bit Instruction Word\nMSb\nLSb",
        "5": "",
        "6": "",
        "7": "",
        "8": "Status\nAffected",
        "9": "Notes"
    },
    {
        "0": "BYTE-ORIENTED FILE REGISTER INSTRUCTIONS",
        "1": "",
        "2": "",
        "3": "",
        "4": "",
        "5": "",
        "6": "",
        "7": "",
        "8": "",
        "9": ""
    },
    {
        "0": "ADDWF",
        "1": "f, d, a",
        "2": "Add WREG and f",
        "3": "1",
        "4": "0010",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "ADDWFC",
        "1": "f, d, a",
        "2": "Add WREG and Carry bit to f",
        "3": "1",
        "4": "0010",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "ANDWF",
        "1": "f, d, a",
        "2": "AND WREG with f",
        "3": "1",
        "4": "0001",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "CLRF",
        "1": "f, a",
        "2": "Clear f",
        "3": "1",
        "4": "0110",
        "5": "101a",
        "6": "ffff",
        "7": "ffff",
        "8": "Z",
        "9": ""
    },
    {
        "0": "COMF",
        "1": "f, d, a",
        "2": "Complement f",
        "3": "1",
        "4": "0001",
        "5": "11da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "DECF",
        "1": "f, d, a",
        "2": "Decrement f",
        "3": "1",
        "4": "0000",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "INCF",
        "1": "f, d, a",
        "2": "Increment f",
        "3": "1",
        "4": "0010",
        "5": "10da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "IORWF",
        "1": "f, d, a",
        "2": "Inclusive OR WREG with f",
        "3": "1",
        "4": "0001",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "MOVF",
        "1": "f, d, a",
        "2": "Move f to WREG or f",
        "3": "1",
        "4": "0101",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "MOVFF",
        "1": "fs, fd",
        "2": "Move fs (12-bit source)\nto fd (12-bit destination)",
        "3": "2",
        "4": "1100",
        "5": "fsfsfsfs",
        "6": "fsfsfsfs",
        "7": "fsfsfsfs",
        "8": "None",
        "9": "1, 3, 4"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "fdfdfdfd",
        "6": "fdfdfdfd",
        "7": "fdfdfdfd",
        "8": "",
        "9": ""
    },
    {
        "0": "MOVFFL",
        "1": "fs, fd",
        "2": "Move fs (14-bit source)\nto fd (14-bit destination)",
        "3": "3",
        "4": "0000",
        "5": "0000",
        "6": "0110",
        "7": "fsfsfsfs",
        "8": "None",
        "9": "1, 3"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "fsfsfsfs",
        "6": "fsfsfsfs",
        "7": "fsfsfdfd",
        "8": "",
        "9": ""
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "fdfdfdfd",
        "6": "fdfdfdfd",
        "7": "fdfdfdfd",
        "8": "",
        "9": ""
    },
    {
        "0": "MOVWF",
        "1": "f, a",
        "2": "Move WREG to f",
        "3": "1",
        "4": "0110",
        "5": "111a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": ""
    },
    {
        "0": "MULWF",
        "1": "f, a",
        "2": "Multiply WREG with f",
        "3": "1",
        "4": "0000",
        "5": "001a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1"
    },
    {
        "0": "NEGF",
        "1": "f, a",
        "2": "Negate f",
        "3": "1",
        "4": "0110",
        "5": "110a",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "RLCF",
        "1": "f, d, a",
        "2": "Rotate Left f through Carry",
        "3": "1",
        "4": "0011",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, Z, N",
        "9": "1"
    },
    {
        "0": "RLNCF",
        "1": "f, d, a",
        "2": "Rotate Left f (No Carry)",
        "3": "1",
        "4": "0100",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "RRCF",
        "1": "f, d, a",
        "2": "Rotate Right f through Carry",
        "3": "1",
        "4": "0011",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, Z, N",
        "9": "1"
    },
    {
        "0": "RRNCF",
        "1": "f, d, a",
        "2": "Rotate Right f (No Carry)",
        "3": "1",
        "4": "0100",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "SETF",
        "1": "f, a",
        "2": "Set f",
        "3": "1",
        "4": "0110",
        "5": "100a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": ""
    }
], pages='1,
2,
3'