#Substrate Graph
# noVertices
40
# noArcs
98
# Vertices: id availableCpu routingCapacity isCenter
0 124 124 1
1 995 995 1
2 37 37 0
3 37 37 0
4 124 124 1
5 1314 1314 1
6 124 124 1
7 124 124 1
8 99 99 1
9 398 398 1
10 124 124 1
11 124 124 1
12 100 100 0
13 37 37 0
14 37 37 0
15 37 37 0
16 37 37 0
17 37 37 0
18 25 25 0
19 150 150 0
20 217 217 1
21 124 124 1
22 124 124 1
23 37 37 0
24 243 243 1
25 100 100 0
26 790 790 1
27 124 124 1
28 124 124 1
29 150 150 0
30 167 167 1
31 37 37 0
32 37 37 0
33 37 37 0
34 167 167 1
35 37 37 0
36 37 37 0
37 124 124 1
38 25 25 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 4 62
1 0 4 62
0 26 7 62
26 0 7 62
1 2 5 37
2 1 5 37
1 3 4 37
3 1 4 37
1 4 6 62
4 1 6 62
1 5 2 375
5 1 2 375
1 6 3 62
6 1 3 62
1 7 5 62
7 1 5 62
1 10 7 62
10 1 7 62
1 21 5 62
21 1 5 62
1 22 7 62
22 1 7 62
1 29 5 75
29 1 5 75
1 32 3 37
32 1 3 37
4 26 1 62
26 4 1 62
5 8 7 62
8 5 7 62
5 9 5 156
9 5 5 156
5 11 7 62
11 5 7 62
5 16 3 37
16 5 3 37
5 17 2 37
17 5 2 37
5 19 5 75
19 5 5 75
5 20 4 93
20 5 4 93
5 23 1 37
23 5 1 37
5 33 4 37
33 5 4 37
5 37 6 62
37 5 6 62
5 26 1 281
26 5 1 281
6 26 2 62
26 6 2 62
7 26 5 62
26 7 5 62
8 14 4 37
14 8 4 37
9 12 9 75
12 9 9 75
9 13 4 37
13 9 4 37
9 15 10 37
15 9 10 37
9 34 6 93
34 9 6 93
10 26 4 62
26 10 4 62
11 37 9 62
37 11 9 62
12 18 4 25
18 12 4 25
19 24 6 75
24 19 6 75
20 27 3 62
27 20 3 62
20 28 4 62
28 20 4 62
21 26 1 62
26 21 1 62
22 26 5 62
26 22 5 62
24 25 6 75
25 24 6 75
24 30 4 93
30 24 4 93
25 38 7 25
38 25 7 25
26 29 6 75
29 26 6 75
27 28 2 62
28 27 2 62
30 31 5 37
31 30 5 37
30 39 4 37
39 30 4 37
34 35 1 37
35 34 1 37
34 36 5 37
36 34 5 37
