TimeQuest Timing Analyzer report for Labb4
Fri Oct 13 13:58:10 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'STOP'
 14. Slow 1200mV 85C Model Hold: 'STOP'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'STOP'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'STOP'
 35. Slow 1200mV 0C Model Hold: 'STOP'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'STOP'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Setup: 'STOP'
 55. Fast 1200mV 0C Model Hold: 'STOP'
 56. Fast 1200mV 0C Model Hold: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'STOP'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Labb4                                              ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }  ;
; STOP       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { STOP } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 390.78 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.559 ; -66.612            ;
; STOP  ; -0.519 ; -3.895             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; STOP  ; 0.305 ; 0.000              ;
; clk   ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -65.000                          ;
; STOP  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                     ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.559 ; IR[9]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.486      ;
; -1.559 ; IR[9]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.486      ;
; -1.559 ; IR[9]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.486      ;
; -1.559 ; IR[9]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.486      ;
; -1.529 ; IR[7]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.456      ;
; -1.529 ; IR[7]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.456      ;
; -1.529 ; IR[7]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.456      ;
; -1.529 ; IR[7]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.456      ;
; -1.418 ; IR[6]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.345      ;
; -1.418 ; IR[6]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.345      ;
; -1.418 ; IR[6]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.345      ;
; -1.418 ; IR[6]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.345      ;
; -1.416 ; IR[9]                ; data_imm[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[0]~en   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[1]~en   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[2]~en   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.416 ; IR[9]                ; data_imm[3]~en   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.347      ;
; -1.398 ; current_state.s5_843 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.398 ; current_state.s5_843 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.187      ;
; -1.345 ; IR[7]                ; adr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[0]~en        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[1]~en        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[2]~en        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; IR[7]                ; adr[3]~en        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.277      ;
; -1.315 ; IR[7]                ; PC[2]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.247      ;
; -1.315 ; IR[7]                ; PC[0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.247      ;
; -1.313 ; IR[7]                ; PC[1]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.245      ;
; -1.312 ; IR[7]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.244      ;
; -1.312 ; IR[7]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.244      ;
; -1.308 ; IR[6]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.240      ;
; -1.291 ; IR[8]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_in[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_in[0]~en     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_in[1]~en     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_mux[0]~en    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_mux[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.291 ; IR[8]                ; sel_mux[1]~en    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.222      ;
; -1.277 ; current_state.s7_835 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.277 ; current_state.s7_835 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 2.066      ;
; -1.275 ; PC[1]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.206      ;
; -1.272 ; PC[0]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.203      ;
; -1.266 ; IR[7]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.529      ;
; -1.266 ; IR[7]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.529      ;
; -1.266 ; IR[7]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.529      ;
; -1.266 ; IR[7]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.529      ;
; -1.262 ; IR[6]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.525      ;
; -1.262 ; IR[6]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.525      ;
; -1.262 ; IR[6]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.525      ;
; -1.262 ; IR[6]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.525      ;
; -1.255 ; IR[8]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.182      ;
; -1.255 ; IR[8]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 2.182      ;
; -1.255 ; IR[8]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.182      ;
; -1.255 ; IR[8]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_in[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_in[0]~en     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_in[1]~en     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_mux[0]~en    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_mux[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.251 ; IR[9]                ; sel_mux[1]~en    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.182      ;
; -1.235 ; current_state.s6_839 ; next_state.s1    ; STOP         ; clk         ; 1.000        ; -0.187     ; 2.023      ;
; -1.224 ; current_state.s1_859 ; rw_reg~reg0      ; STOP         ; clk         ; 1.000        ; -0.169     ; 2.030      ;
; -1.193 ; current_state.s6_839 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.193 ; current_state.s6_839 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.982      ;
; -1.159 ; IR[9]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.091      ;
; -1.149 ; PC[3]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.080      ;
; -1.131 ; current_state.s6_839 ; PC[0]            ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.920      ;
; -1.131 ; current_state.s6_839 ; PC[1]            ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.920      ;
; -1.131 ; current_state.s6_839 ; PC[2]            ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.920      ;
; -1.131 ; current_state.s6_839 ; PC[3]            ; STOP         ; clk         ; 1.000        ; -0.186     ; 1.920      ;
; -1.128 ; IR[7]                ; data_imm[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
; -1.128 ; IR[7]                ; data_imm[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
; -1.128 ; IR[7]                ; data_imm[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
; -1.128 ; IR[7]                ; data_imm[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'STOP'                                                                                 ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.519 ; next_state.s0 ; current_state.s0_863 ; clk          ; STOP        ; 1.000        ; -0.015     ; 0.613      ;
; -0.516 ; next_state.s5 ; current_state.s5_843 ; clk          ; STOP        ; 1.000        ; 0.003      ; 0.594      ;
; -0.500 ; next_state.s6 ; current_state.s6_839 ; clk          ; STOP        ; 1.000        ; 0.002      ; 0.594      ;
; -0.491 ; next_state.s1 ; current_state.s1_859 ; clk          ; STOP        ; 1.000        ; -0.012     ; 0.593      ;
; -0.489 ; next_state.s7 ; current_state.s7_835 ; clk          ; STOP        ; 1.000        ; 0.002      ; 0.591      ;
; -0.480 ; next_state.s4 ; current_state.s4_847 ; clk          ; STOP        ; 1.000        ; 0.003      ; 0.592      ;
; -0.462 ; next_state.s3 ; current_state.s3_851 ; clk          ; STOP        ; 1.000        ; -0.129     ; 0.548      ;
; -0.438 ; next_state.s2 ; current_state.s2_855 ; clk          ; STOP        ; 1.000        ; -0.129     ; 0.548      ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'STOP'                                                                                 ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.305 ; next_state.s7 ; current_state.s7_835 ; clk          ; STOP        ; 0.000        ; 0.186      ; 0.531      ;
; 0.305 ; next_state.s4 ; current_state.s4_847 ; clk          ; STOP        ; 0.000        ; 0.187      ; 0.532      ;
; 0.307 ; next_state.s6 ; current_state.s6_839 ; clk          ; STOP        ; 0.000        ; 0.186      ; 0.533      ;
; 0.308 ; next_state.s5 ; current_state.s5_843 ; clk          ; STOP        ; 0.000        ; 0.186      ; 0.534      ;
; 0.316 ; next_state.s0 ; current_state.s0_863 ; clk          ; STOP        ; 0.000        ; 0.167      ; 0.523      ;
; 0.323 ; next_state.s1 ; current_state.s1_859 ; clk          ; STOP        ; 0.000        ; 0.170      ; 0.533      ;
; 0.422 ; next_state.s2 ; current_state.s2_855 ; clk          ; STOP        ; 0.000        ; 0.050      ; 0.512      ;
; 0.423 ; next_state.s3 ; current_state.s3_851 ; clk          ; STOP        ; 0.000        ; 0.049      ; 0.512      ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                     ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; out_en~reg0          ; out_en~reg0      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; alu_en~reg0          ; alu_en~reg0      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ROM_en~reg0          ; ROM_en~reg0      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; RWM_en~reg0          ; RWM_en~reg0      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.355 ; rw_reg~reg0          ; rw_reg~reg0      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.359 ; PC[0]                ; PC[0]            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.372 ; current_state.s3_851 ; out_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.500      ; 1.069      ;
; 0.377 ; current_state.s3_851 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.500      ; 1.074      ;
; 0.399 ; current_state.s3_851 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.500      ; 1.096      ;
; 0.414 ; current_state.s3_851 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.476      ; 1.087      ;
; 0.427 ; current_state.s0_863 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.386      ; 1.010      ;
; 0.443 ; current_state.s1_859 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.359      ; 0.999      ;
; 0.534 ; IR[8]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.755      ;
; 0.537 ; current_state.s3_851 ; adr[3]~reg0      ; STOP         ; clk         ; 0.000        ; 0.130      ; 0.864      ;
; 0.538 ; current_state.s3_851 ; adr[0]~reg0      ; STOP         ; clk         ; 0.000        ; 0.130      ; 0.865      ;
; 0.538 ; current_state.s3_851 ; adr[1]~reg0      ; STOP         ; clk         ; 0.000        ; 0.130      ; 0.865      ;
; 0.541 ; IR[7]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.762      ;
; 0.555 ; current_state.s3_851 ; next_state.s4    ; STOP         ; clk         ; 0.000        ; 0.131      ; 0.883      ;
; 0.573 ; IR[9]                ; sel_in[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; IR[9]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.577 ; PC[3]                ; adr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.798      ;
; 0.583 ; IR[3]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.828      ;
; 0.586 ; PC[0]                ; adr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.807      ;
; 0.590 ; PC[1]                ; adr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.811      ;
; 0.594 ; PC[2]                ; adr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.815      ;
; 0.603 ; current_state.s4_847 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; -0.005     ; 0.795      ;
; 0.608 ; current_state.s2_855 ; IR[0]            ; STOP         ; clk         ; 0.000        ; 0.129      ; 0.934      ;
; 0.608 ; current_state.s2_855 ; IR[2]            ; STOP         ; clk         ; 0.000        ; 0.129      ; 0.934      ;
; 0.612 ; IR[8]                ; alu_op[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.171      ;
; 0.615 ; current_state.s0_863 ; sel_op_1[1]~en   ; STOP         ; clk         ; 0.000        ; 0.012      ; 0.824      ;
; 0.617 ; current_state.s0_863 ; sel_op_1[0]~en   ; STOP         ; clk         ; 0.000        ; 0.012      ; 0.826      ;
; 0.637 ; current_state.s3_851 ; adr[2]~reg0      ; STOP         ; clk         ; 0.000        ; 0.130      ; 0.964      ;
; 0.639 ; IR[6]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.198      ;
; 0.644 ; current_state.s3_851 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.129      ; 0.970      ;
; 0.664 ; IR[2]                ; adr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.885      ;
; 0.668 ; current_state.s3_851 ; next_state.s6    ; STOP         ; clk         ; 0.000        ; 0.131      ; 0.996      ;
; 0.669 ; current_state.s0_863 ; sel_in[0]~en     ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.882      ;
; 0.670 ; current_state.s0_863 ; adr[0]~en        ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.883      ;
; 0.670 ; current_state.s0_863 ; sel_mux[0]~en    ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.883      ;
; 0.671 ; current_state.s0_863 ; adr[1]~en        ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.884      ;
; 0.672 ; current_state.s0_863 ; data_imm[3]~en   ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.885      ;
; 0.674 ; current_state.s0_863 ; PC[2]            ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.887      ;
; 0.674 ; current_state.s0_863 ; data_imm[0]~en   ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.887      ;
; 0.676 ; current_state.s0_863 ; sel_in[1]~en     ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.889      ;
; 0.678 ; current_state.s0_863 ; adr[3]~en        ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.891      ;
; 0.678 ; current_state.s0_863 ; sel_mux[1]~en    ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.891      ;
; 0.678 ; current_state.s3_851 ; next_state.s5    ; STOP         ; clk         ; 0.000        ; 0.131      ; 1.006      ;
; 0.679 ; current_state.s0_863 ; PC[1]            ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.892      ;
; 0.679 ; current_state.s0_863 ; adr[2]~en        ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.892      ;
; 0.679 ; current_state.s0_863 ; data_imm[2]~en   ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.892      ;
; 0.679 ; current_state.s3_851 ; next_state.s7    ; STOP         ; clk         ; 0.000        ; 0.131      ; 1.007      ;
; 0.681 ; current_state.s0_863 ; data_imm[1]~en   ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.894      ;
; 0.706 ; current_state.s3_851 ; sel_op_0[0]~en   ; STOP         ; clk         ; 0.000        ; 0.476      ; 1.379      ;
; 0.713 ; IR[0]                ; adr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.934      ;
; 0.714 ; current_state.s4_847 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.366      ; 1.277      ;
; 0.726 ; current_state.s3_851 ; next_state.s0    ; STOP         ; clk         ; 0.000        ; 0.129      ; 1.052      ;
; 0.732 ; IR[2]                ; data_imm[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.953      ;
; 0.735 ; current_state.s1_859 ; sel_op_0[0]~en   ; STOP         ; clk         ; 0.000        ; 0.359      ; 1.291      ;
; 0.743 ; IR[7]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.965      ;
; 0.746 ; IR[2]                ; PC[2]            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.967      ;
; 0.747 ; IR[8]                ; next_state.s7    ; clk          ; clk         ; 0.000        ; 0.066      ; 0.970      ;
; 0.750 ; IR[8]                ; next_state.s5    ; clk          ; clk         ; 0.000        ; 0.066      ; 0.973      ;
; 0.750 ; IR[8]                ; next_state.s6    ; clk          ; clk         ; 0.000        ; 0.066      ; 0.973      ;
; 0.767 ; IR[9]                ; sel_in[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.065      ; 0.989      ;
; 0.771 ; current_state.s1_859 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.383      ; 1.351      ;
; 0.809 ; IR[7]                ; alu_op[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.368      ;
; 0.818 ; IR[0]                ; sel_in[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.039      ;
; 0.842 ; current_state.s0_863 ; PC[0]            ; STOP         ; clk         ; 0.000        ; 0.016      ; 1.055      ;
; 0.843 ; IR[2]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.410      ; 1.410      ;
; 0.852 ; current_state.s0_863 ; PC[3]            ; STOP         ; clk         ; 0.000        ; 0.016      ; 1.065      ;
; 0.852 ; current_state.s2_855 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.498      ; 1.547      ;
; 0.855 ; IR[0]                ; data_imm[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.076      ;
; 0.859 ; current_state.s6_839 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.367      ; 1.423      ;
; 0.862 ; IR[4]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.262     ; 0.757      ;
; 0.863 ; IR[5]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.262     ; 0.758      ;
; 0.864 ; current_state.s4_847 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.366      ; 1.427      ;
; 0.866 ; current_state.s2_855 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.498      ; 1.561      ;
; 0.868 ; IR[8]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.427      ;
; 0.869 ; current_state.s4_847 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.366      ; 1.432      ;
; 0.873 ; IR[9]                ; sel_op_0[1]~en   ; clk          ; clk         ; 0.000        ; 0.411      ; 1.441      ;
; 0.885 ; IR[0]                ; PC[0]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.886 ; current_state.s3_851 ; PC[3]            ; STOP         ; clk         ; 0.000        ; 0.130      ; 1.213      ;
; 0.887 ; current_state.s3_851 ; PC[1]            ; STOP         ; clk         ; 0.000        ; 0.130      ; 1.214      ;
; 0.888 ; current_state.s2_855 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.474      ; 1.559      ;
; 0.889 ; current_state.s3_851 ; PC[2]            ; STOP         ; clk         ; 0.000        ; 0.130      ; 1.216      ;
; 0.890 ; current_state.s3_851 ; PC[0]            ; STOP         ; clk         ; 0.000        ; 0.130      ; 1.217      ;
; 0.892 ; current_state.s4_847 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.342      ; 1.431      ;
; 0.904 ; current_state.s0_863 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.015      ; 1.116      ;
; 0.905 ; current_state.s0_863 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.017      ; 1.119      ;
; 0.906 ; current_state.s2_855 ; IR[3]            ; STOP         ; clk         ; 0.000        ; 0.464      ; 1.567      ;
; 0.906 ; current_state.s2_855 ; IR[4]            ; STOP         ; clk         ; 0.000        ; 0.464      ; 1.567      ;
; 0.906 ; current_state.s2_855 ; IR[5]            ; STOP         ; clk         ; 0.000        ; 0.464      ; 1.567      ;
; 0.907 ; IR[6]                ; out_en~reg0      ; clk          ; clk         ; 0.000        ; 0.435      ; 1.499      ;
; 0.908 ; IR[7]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.467      ;
; 0.916 ; current_state.s2_855 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.129      ; 1.242      ;
; 0.930 ; PC[0]                ; PC[2]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.151      ;
; 0.931 ; PC[0]                ; PC[1]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.152      ;
; 0.931 ; current_state.s3_851 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.131      ; 1.259      ;
; 0.949 ; IR[9]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.170      ;
; 0.953 ; current_state.s7_835 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.367      ; 1.517      ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ROM_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; RWM_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[0]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[1]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[2]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[3]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[2]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[3]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rw_reg~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[0]~en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[1]~en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[0]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[1]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[1]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ROM_en~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; RWM_en~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_en~reg0      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; out_en~reg0      ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[0]~en   ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[0]~reg0 ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[1]~en   ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[1]~reg0 ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[3]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[4]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[5]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[0]~reg0   ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[1]~reg0   ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[2]~reg0   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[0]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[1]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[2]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[6]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[7]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[8]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[9]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[0]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[1]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[2]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[3]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[0]~en        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[0]~reg0      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[1]~en        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[1]~reg0      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[2]~en        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[2]~reg0      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[3]~en        ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[3]~reg0      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[0]~en   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[0]~reg0 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[1]~en   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[1]~reg0 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'STOP'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; STOP  ; Rise       ; STOP                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~inputclkctrl|outclk   ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s4_847|datac ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s6_839|datac ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s7_835|datac ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s5_843|datac ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s3_851       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s2_855       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s0_863|datac ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s1_859|datac ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s4_847       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s6_839       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s7_835       ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s0_863       ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s3_851|datad ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s5_843       ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s2_855|datad ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s1_859       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~input|i               ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s1_859       ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s2_855|datad ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s3_851|datad ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s0_863       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s4_847       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s5_843       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s6_839       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s7_835       ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s0_863|datac ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s1_859|datac ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s2_855       ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s3_851       ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s4_847|datac ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s5_843|datac ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s6_839|datac ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s7_835|datac ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.274 ; 2.725 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.169 ; 2.594 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.042 ; 2.465 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.934 ; 2.368 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.435 ; 1.853 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.465 ; 1.874 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.493 ; 1.898 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.015 ; 2.470 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 2.274 ; 2.725 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 1.837 ; 2.247 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.293 ; 0.385 ; Rise       ; clk             ;
; n_flag    ; clk        ; 3.052 ; 3.487 ; Rise       ; clk             ;
; o_flag    ; clk        ; 3.543 ; 4.012 ; Rise       ; clk             ;
; z_flag    ; clk        ; 3.311 ; 3.745 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 0.036  ; -0.059 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.760 ; -2.173 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.635 ; -2.049 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.534 ; -1.955 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.012 ; -1.410 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -1.042 ; -1.431 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.069 ; -1.455 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.614 ; -2.055 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.863 ; -2.300 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -1.437 ; -1.838 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.036  ; -0.059 ; Rise       ; clk             ;
; n_flag    ; clk        ; -2.568 ; -2.976 ; Rise       ; clk             ;
; o_flag    ; clk        ; -3.044 ; -3.480 ; Rise       ; clk             ;
; z_flag    ; clk        ; -2.816 ; -3.221 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 7.629 ; 7.611 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 6.791 ; 6.751 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 6.222 ; 6.125 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.907 ; 5.825 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.929 ; 5.847 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 6.126 ; 6.033 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 6.222 ; 6.125 ; Rise       ; clk             ;
; alu_en       ; clk        ; 6.714 ; 6.637 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 6.933 ; 6.858 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 6.715 ; 6.637 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 6.933 ; 6.858 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 6.710 ; 6.636 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 6.260 ; 6.162 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 6.260 ; 6.162 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.912 ; 5.832 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 6.116 ; 6.025 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 6.136 ; 6.059 ; Rise       ; clk             ;
; out_en       ; clk        ; 7.252 ; 7.195 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 6.960 ; 6.918 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 6.126 ; 6.037 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.885 ; 5.811 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 6.126 ; 6.037 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 6.217 ; 6.125 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 6.217 ; 6.125 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.894 ; 5.814 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 6.979 ; 6.962 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.979 ; 6.962 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 6.122 ; 6.048 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.872 ; 5.797 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.872 ; 5.797 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.866 ; 5.790 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 6.791 ; 6.751 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 7.363 ; 7.341 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 6.567 ; 6.525 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 5.721 ; 5.638 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.721 ; 5.638 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.741 ; 5.659 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.931 ; 5.837 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 6.018 ; 5.921 ; Rise       ; clk             ;
; alu_en       ; clk        ; 6.494 ; 6.416 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 6.491 ; 6.416 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 6.496 ; 6.416 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 6.704 ; 6.629 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 6.491 ; 6.416 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.725 ; 5.644 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 6.058 ; 5.960 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.725 ; 5.644 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.921 ; 5.829 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.939 ; 5.860 ; Rise       ; clk             ;
; out_en       ; clk        ; 7.010 ; 6.951 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 6.727 ; 6.684 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.698 ; 5.622 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.698 ; 5.622 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.931 ; 5.841 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.707 ; 5.627 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 6.013 ; 5.920 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.707 ; 5.627 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.921 ; 5.846 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.777 ; 6.760 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.921 ; 5.846 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.679 ; 5.602 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.684 ; 5.608 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.679 ; 5.602 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 6.567 ; 6.525 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr[*]       ; clk        ; 6.000 ; 5.843 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 6.041 ; 5.884 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 6.000 ; 5.843 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 6.194 ; 6.037 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 6.332 ; 6.184 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 6.008 ; 5.851 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 6.196 ; 6.039 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 6.039 ; 5.882 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 6.218 ; 6.061 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 6.008 ; 5.851 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 6.014 ; 5.857 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 6.014 ; 5.857 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 6.241 ; 6.084 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 6.004 ; 5.847 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 6.316 ; 6.168 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 6.004 ; 5.847 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 6.280 ; 6.132 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 7.105 ; 7.009 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 6.280 ; 6.132 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 6.194 ; 6.037 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 6.203 ; 6.046 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 6.194 ; 6.037 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr[*]       ; clk        ; 5.761 ; 5.604 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.800 ; 5.643 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.761 ; 5.604 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.947 ; 5.790 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 6.076 ; 5.928 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.767 ; 5.610 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.948 ; 5.791 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.798 ; 5.641 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.969 ; 5.812 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.767 ; 5.610 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.773 ; 5.616 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.773 ; 5.616 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.991 ; 5.834 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.764 ; 5.607 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 6.060 ; 5.912 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.764 ; 5.607 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 6.025 ; 5.877 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.851 ; 6.755 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 6.025 ; 5.877 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.945 ; 5.788 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.955 ; 5.798 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.945 ; 5.788 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; adr[*]       ; clk        ; 5.869     ; 6.026     ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.910     ; 6.067     ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.869     ; 6.026     ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 6.051     ; 6.208     ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 6.186     ; 6.334     ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.879     ; 6.036     ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 6.051     ; 6.208     ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.904     ; 6.061     ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 6.074     ; 6.231     ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.879     ; 6.036     ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.883     ; 6.040     ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.883     ; 6.040     ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 6.096     ; 6.253     ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.871     ; 6.028     ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 6.170     ; 6.318     ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.871     ; 6.028     ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 6.155     ; 6.303     ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 7.035     ; 7.131     ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 6.155     ; 6.303     ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 6.050     ; 6.207     ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 6.060     ; 6.217     ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 6.050     ; 6.207     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; adr[*]       ; clk        ; 5.629     ; 5.786     ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.668     ; 5.825     ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.629     ; 5.786     ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.803     ; 5.960     ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.930     ; 6.078     ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.638     ; 5.795     ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.802     ; 5.959     ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.662     ; 5.819     ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.825     ; 5.982     ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.638     ; 5.795     ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.641     ; 5.798     ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.641     ; 5.798     ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.846     ; 6.003     ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.630     ; 5.787     ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.913     ; 6.061     ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.630     ; 5.787     ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.899     ; 6.047     ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.780     ; 6.876     ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.899     ; 6.047     ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.802     ; 5.959     ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.811     ; 5.968     ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.802     ; 5.959     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 434.78 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.300 ; -54.148           ;
; STOP  ; -0.377 ; -2.762            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; STOP  ; 0.284 ; 0.000             ;
; clk   ; 0.296 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -65.000                         ;
; STOP  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.300 ; IR[9]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.234      ;
; -1.300 ; IR[9]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.234      ;
; -1.300 ; IR[9]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.234      ;
; -1.300 ; IR[9]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.234      ;
; -1.272 ; IR[7]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; IR[7]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; IR[7]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.272 ; IR[7]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.206      ;
; -1.180 ; IR[6]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.114      ;
; -1.180 ; IR[6]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.114      ;
; -1.180 ; IR[6]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.114      ;
; -1.180 ; IR[6]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.114      ;
; -1.178 ; current_state.s5_843 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.178 ; current_state.s5_843 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.995      ;
; -1.166 ; IR[9]                ; data_imm[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[0]~en   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[1]~en   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[2]~en   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.166 ; IR[9]                ; data_imm[3]~en   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.120 ; IR[7]                ; adr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[0]~en        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[1]~en        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[2]~en        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.120 ; IR[7]                ; adr[3]~en        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.059      ;
; -1.098 ; IR[7]                ; PC[0]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.037      ;
; -1.097 ; IR[7]                ; PC[2]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.036      ;
; -1.095 ; IR[7]                ; PC[1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.034      ;
; -1.094 ; IR[7]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.033      ;
; -1.074 ; IR[7]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.013      ;
; -1.070 ; IR[6]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.009      ;
; -1.066 ; current_state.s7_835 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.066 ; current_state.s7_835 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.883      ;
; -1.054 ; IR[8]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_in[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_in[0]~en     ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_in[1]~en     ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_mux[0]~en    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_mux[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.054 ; IR[8]                ; sel_mux[1]~en    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.992      ;
; -1.051 ; PC[1]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.057     ; 1.989      ;
; -1.046 ; PC[0]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.057     ; 1.984      ;
; -1.038 ; IR[7]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.272      ;
; -1.038 ; IR[7]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.272      ;
; -1.038 ; IR[7]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.239      ; 2.272      ;
; -1.038 ; IR[7]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.239      ; 2.272      ;
; -1.034 ; IR[6]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.268      ;
; -1.034 ; IR[6]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.268      ;
; -1.034 ; IR[6]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.239      ; 2.268      ;
; -1.034 ; IR[6]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.239      ; 2.268      ;
; -1.029 ; IR[8]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; IR[8]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; IR[8]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.963      ;
; -1.029 ; IR[8]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.061     ; 1.963      ;
; -1.020 ; IR[9]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_in[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_in[0]~en     ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_in[1]~en     ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_mux[0]~en    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_mux[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; IR[9]                ; sel_mux[1]~en    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -0.986 ; current_state.s6_839 ; next_state.s1    ; STOP         ; clk         ; 1.000        ; -0.160     ; 1.801      ;
; -0.981 ; current_state.s6_839 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.981 ; current_state.s6_839 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.798      ;
; -0.976 ; current_state.s1_859 ; rw_reg~reg0      ; STOP         ; clk         ; 1.000        ; -0.142     ; 1.809      ;
; -0.945 ; IR[9]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.056     ; 1.884      ;
; -0.927 ; current_state.s6_839 ; PC[0]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.744      ;
; -0.927 ; current_state.s6_839 ; PC[1]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.744      ;
; -0.927 ; current_state.s6_839 ; PC[2]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.744      ;
; -0.927 ; current_state.s6_839 ; PC[3]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.744      ;
; -0.918 ; current_state.s7_835 ; PC[0]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.735      ;
; -0.918 ; current_state.s7_835 ; PC[1]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.735      ;
; -0.918 ; current_state.s7_835 ; PC[2]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.735      ;
; -0.918 ; current_state.s7_835 ; PC[3]            ; STOP         ; clk         ; 1.000        ; -0.158     ; 1.735      ;
; -0.914 ; IR[7]                ; data_imm[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.852      ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'STOP'                                                                                  ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.377 ; next_state.s0 ; current_state.s0_863 ; clk          ; STOP        ; 1.000        ; -0.021     ; 0.550      ;
; -0.369 ; next_state.s5 ; current_state.s5_843 ; clk          ; STOP        ; 1.000        ; -0.004     ; 0.528      ;
; -0.355 ; next_state.s6 ; current_state.s6_839 ; clk          ; STOP        ; 1.000        ; -0.005     ; 0.528      ;
; -0.349 ; next_state.s1 ; current_state.s1_859 ; clk          ; STOP        ; 1.000        ; -0.019     ; 0.528      ;
; -0.346 ; next_state.s7 ; current_state.s7_835 ; clk          ; STOP        ; 1.000        ; -0.005     ; 0.525      ;
; -0.336 ; next_state.s4 ; current_state.s4_847 ; clk          ; STOP        ; 1.000        ; -0.003     ; 0.526      ;
; -0.326 ; next_state.s3 ; current_state.s3_851 ; clk          ; STOP        ; 1.000        ; -0.124     ; 0.491      ;
; -0.304 ; next_state.s2 ; current_state.s2_855 ; clk          ; STOP        ; 1.000        ; -0.123     ; 0.491      ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'STOP'                                                                                  ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.284 ; next_state.s7 ; current_state.s7_835 ; clk          ; STOP        ; 0.000        ; 0.158      ; 0.482      ;
; 0.284 ; next_state.s4 ; current_state.s4_847 ; clk          ; STOP        ; 0.000        ; 0.159      ; 0.483      ;
; 0.286 ; next_state.s6 ; current_state.s6_839 ; clk          ; STOP        ; 0.000        ; 0.158      ; 0.484      ;
; 0.286 ; next_state.s5 ; current_state.s5_843 ; clk          ; STOP        ; 0.000        ; 0.158      ; 0.484      ;
; 0.289 ; next_state.s0 ; current_state.s0_863 ; clk          ; STOP        ; 0.000        ; 0.142      ; 0.471      ;
; 0.299 ; next_state.s1 ; current_state.s1_859 ; clk          ; STOP        ; 0.000        ; 0.144      ; 0.483      ;
; 0.379 ; next_state.s2 ; current_state.s2_855 ; clk          ; STOP        ; 0.000        ; 0.035      ; 0.454      ;
; 0.379 ; next_state.s3 ; current_state.s3_851 ; clk          ; STOP        ; 0.000        ; 0.035      ; 0.454      ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                      ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; out_en~reg0          ; out_en~reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; alu_en~reg0          ; alu_en~reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ROM_en~reg0          ; ROM_en~reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; RWM_en~reg0          ; RWM_en~reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.310 ; rw_reg~reg0          ; rw_reg~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; PC[0]                ; PC[0]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.341 ; current_state.s3_851 ; out_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.457      ; 0.982      ;
; 0.346 ; current_state.s3_851 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.457      ; 0.987      ;
; 0.363 ; current_state.s3_851 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.457      ; 1.004      ;
; 0.383 ; current_state.s3_851 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.433      ; 1.000      ;
; 0.395 ; current_state.s0_863 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.354      ; 0.933      ;
; 0.406 ; current_state.s1_859 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.328      ; 0.918      ;
; 0.467 ; current_state.s3_851 ; adr[3]~reg0      ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.776      ;
; 0.468 ; current_state.s3_851 ; adr[0]~reg0      ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.777      ;
; 0.468 ; current_state.s3_851 ; adr[1]~reg0      ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.777      ;
; 0.478 ; IR[8]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.058      ; 0.680      ;
; 0.490 ; IR[7]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.058      ; 0.692      ;
; 0.499 ; current_state.s3_851 ; next_state.s4    ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.808      ;
; 0.520 ; PC[3]                ; adr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.522 ; IR[9]                ; sel_in[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.724      ;
; 0.526 ; current_state.s4_847 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.002      ; 0.712      ;
; 0.528 ; IR[9]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.730      ;
; 0.530 ; PC[0]                ; adr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.731      ;
; 0.532 ; PC[1]                ; adr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.733      ;
; 0.535 ; IR[3]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.756      ;
; 0.538 ; PC[2]                ; adr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.739      ;
; 0.538 ; current_state.s2_855 ; IR[0]            ; STOP         ; clk         ; 0.000        ; 0.123      ; 0.845      ;
; 0.538 ; current_state.s2_855 ; IR[2]            ; STOP         ; clk         ; 0.000        ; 0.123      ; 0.845      ;
; 0.545 ; current_state.s3_851 ; adr[2]~reg0      ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.854      ;
; 0.559 ; current_state.s0_863 ; sel_op_1[1]~en   ; STOP         ; clk         ; 0.000        ; 0.017      ; 0.760      ;
; 0.559 ; current_state.s3_851 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.124      ; 0.867      ;
; 0.561 ; current_state.s0_863 ; sel_op_1[0]~en   ; STOP         ; clk         ; 0.000        ; 0.017      ; 0.762      ;
; 0.573 ; IR[8]                ; alu_op[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.360      ; 1.077      ;
; 0.589 ; current_state.s3_851 ; next_state.s5    ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.898      ;
; 0.590 ; current_state.s3_851 ; next_state.s7    ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.899      ;
; 0.595 ; IR[6]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.360      ; 1.099      ;
; 0.595 ; current_state.s0_863 ; adr[0]~en        ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.801      ;
; 0.596 ; current_state.s0_863 ; sel_in[0]~en     ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.801      ;
; 0.597 ; current_state.s0_863 ; adr[1]~en        ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.803      ;
; 0.598 ; current_state.s0_863 ; sel_mux[0]~en    ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.803      ;
; 0.599 ; current_state.s0_863 ; PC[2]            ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.805      ;
; 0.599 ; current_state.s0_863 ; data_imm[3]~en   ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.804      ;
; 0.601 ; current_state.s0_863 ; data_imm[0]~en   ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.806      ;
; 0.601 ; current_state.s3_851 ; next_state.s6    ; STOP         ; clk         ; 0.000        ; 0.125      ; 0.910      ;
; 0.603 ; current_state.s0_863 ; adr[3]~en        ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.809      ;
; 0.604 ; current_state.s0_863 ; PC[1]            ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.810      ;
; 0.604 ; current_state.s0_863 ; sel_in[1]~en     ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.809      ;
; 0.605 ; current_state.s0_863 ; adr[2]~en        ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.811      ;
; 0.605 ; current_state.s0_863 ; sel_mux[1]~en    ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.810      ;
; 0.607 ; current_state.s0_863 ; data_imm[2]~en   ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.812      ;
; 0.608 ; current_state.s0_863 ; data_imm[1]~en   ; STOP         ; clk         ; 0.000        ; 0.021      ; 0.813      ;
; 0.611 ; IR[2]                ; adr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.812      ;
; 0.630 ; current_state.s4_847 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.335      ; 1.149      ;
; 0.643 ; current_state.s3_851 ; next_state.s0    ; STOP         ; clk         ; 0.000        ; 0.124      ; 0.951      ;
; 0.649 ; current_state.s3_851 ; sel_op_0[0]~en   ; STOP         ; clk         ; 0.000        ; 0.433      ; 1.266      ;
; 0.660 ; IR[0]                ; adr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.861      ;
; 0.668 ; current_state.s1_859 ; sel_op_0[0]~en   ; STOP         ; clk         ; 0.000        ; 0.328      ; 1.180      ;
; 0.675 ; IR[7]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.877      ;
; 0.678 ; IR[2]                ; data_imm[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.878      ;
; 0.682 ; IR[8]                ; next_state.s7    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.885      ;
; 0.683 ; IR[2]                ; PC[2]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.884      ;
; 0.685 ; IR[8]                ; next_state.s5    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.888      ;
; 0.685 ; IR[8]                ; next_state.s6    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.888      ;
; 0.698 ; IR[9]                ; sel_in[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.900      ;
; 0.704 ; current_state.s1_859 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.352      ; 1.240      ;
; 0.747 ; current_state.s2_855 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.455      ; 1.386      ;
; 0.750 ; current_state.s0_863 ; PC[0]            ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.956      ;
; 0.751 ; IR[7]                ; alu_op[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.360      ; 1.255      ;
; 0.753 ; IR[0]                ; sel_in[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.953      ;
; 0.756 ; current_state.s4_847 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.335      ; 1.275      ;
; 0.764 ; current_state.s0_863 ; PC[3]            ; STOP         ; clk         ; 0.000        ; 0.022      ; 0.970      ;
; 0.764 ; current_state.s2_855 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.455      ; 1.403      ;
; 0.773 ; current_state.s4_847 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.335      ; 1.292      ;
; 0.777 ; IR[4]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.236     ; 0.685      ;
; 0.778 ; IR[5]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.236     ; 0.686      ;
; 0.783 ; current_state.s6_839 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.337      ; 1.304      ;
; 0.786 ; IR[0]                ; data_imm[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.986      ;
; 0.787 ; current_state.s2_855 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.431      ; 1.402      ;
; 0.791 ; IR[2]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.365      ; 1.300      ;
; 0.796 ; current_state.s4_847 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.311      ; 1.291      ;
; 0.798 ; current_state.s3_851 ; PC[3]            ; STOP         ; clk         ; 0.000        ; 0.125      ; 1.107      ;
; 0.800 ; current_state.s3_851 ; PC[1]            ; STOP         ; clk         ; 0.000        ; 0.125      ; 1.109      ;
; 0.801 ; IR[8]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.360      ; 1.305      ;
; 0.801 ; current_state.s2_855 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.123      ; 1.108      ;
; 0.802 ; current_state.s0_863 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.022      ; 1.008      ;
; 0.802 ; current_state.s3_851 ; PC[2]            ; STOP         ; clk         ; 0.000        ; 0.125      ; 1.111      ;
; 0.802 ; current_state.s3_851 ; PC[0]            ; STOP         ; clk         ; 0.000        ; 0.125      ; 1.111      ;
; 0.807 ; current_state.s0_863 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.021      ; 1.012      ;
; 0.809 ; IR[9]                ; sel_op_0[1]~en   ; clk          ; clk         ; 0.000        ; 0.367      ; 1.320      ;
; 0.811 ; IR[0]                ; PC[0]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.012      ;
; 0.813 ; current_state.s3_851 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.125      ; 1.122      ;
; 0.814 ; current_state.s2_855 ; IR[3]            ; STOP         ; clk         ; 0.000        ; 0.423      ; 1.421      ;
; 0.814 ; current_state.s2_855 ; IR[4]            ; STOP         ; clk         ; 0.000        ; 0.423      ; 1.421      ;
; 0.814 ; current_state.s2_855 ; IR[5]            ; STOP         ; clk         ; 0.000        ; 0.423      ; 1.421      ;
; 0.835 ; IR[6]                ; out_en~reg0      ; clk          ; clk         ; 0.000        ; 0.391      ; 1.370      ;
; 0.838 ; IR[7]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.360      ; 1.342      ;
; 0.841 ; PC[0]                ; PC[1]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.042      ;
; 0.841 ; PC[0]                ; PC[2]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.042      ;
; 0.848 ; IR[9]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.050      ;
; 0.861 ; current_state.s7_835 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.337      ; 1.382      ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ROM_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; RWM_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[0]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[1]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[2]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[3]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[2]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[3]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rw_reg~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[0]~en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[1]~en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[0]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[1]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[1]~reg0 ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ROM_en~reg0      ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; RWM_en~reg0      ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_en~reg0      ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; out_en~reg0      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[0]~en   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[0]~reg0 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[1]~en   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[1]~reg0 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[1]            ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[6]            ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[7]            ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[8]            ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[9]            ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s0    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s1    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s3    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_1[0]~en   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_1[0]~reg0 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_1[1]~en   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_1[1]~reg0 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[0]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[2]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[0]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[1]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[2]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[3]            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[0]~en        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[0]~reg0      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[1]~en        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[1]~reg0      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[2]~en        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[2]~reg0      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[3]~en        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[3]~reg0      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[0]~reg0   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[1]~reg0   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[2]~reg0   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'STOP'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; STOP  ; Rise       ; STOP                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~inputclkctrl|outclk   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s2_855       ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s3_851       ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s6_839|datac ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s7_835|datac ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s4_847|datac ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s5_843|datac ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s0_863       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s0_863|datac ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s1_859|datac ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s6_839       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s7_835       ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s4_847       ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s5_843       ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s1_859       ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s2_855|datad ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s3_851|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~input|i               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s1_859       ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s2_855|datad ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s3_851|datad ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s0_863       ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s4_847       ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s5_843       ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s6_839       ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s7_835       ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s0_863|datac ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s1_859|datac ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s4_847|datac ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s5_843|datac ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s6_839|datac ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s7_835|datac ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s2_855       ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s3_851       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 1.983 ; 2.321 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 1.888 ; 2.200 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.759 ; 2.097 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.670 ; 1.997 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.215 ; 1.532 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.238 ; 1.552 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.262 ; 1.576 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 1.751 ; 2.093 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 1.983 ; 2.321 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 1.577 ; 1.891 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.277 ; 0.404 ; Rise       ; clk             ;
; n_flag    ; clk        ; 2.698 ; 2.987 ; Rise       ; clk             ;
; o_flag    ; clk        ; 3.155 ; 3.464 ; Rise       ; clk             ;
; z_flag    ; clk        ; 2.931 ; 3.233 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 0.019  ; -0.109 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.523 ; -1.828 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.397 ; -1.727 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.313 ; -1.632 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.840 ; -1.144 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.862 ; -1.163 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.886 ; -1.187 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.391 ; -1.725 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.614 ; -1.944 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -1.221 ; -1.528 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.019  ; -0.109 ; Rise       ; clk             ;
; n_flag    ; clk        ; -2.261 ; -2.532 ; Rise       ; clk             ;
; o_flag    ; clk        ; -2.698 ; -2.988 ; Rise       ; clk             ;
; z_flag    ; clk        ; -2.487 ; -2.762 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 6.841 ; 6.810 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 6.105 ; 6.008 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 5.565 ; 5.457 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.297 ; 5.188 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.317 ; 5.208 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.500 ; 5.372 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.565 ; 5.457 ; Rise       ; clk             ;
; alu_en       ; clk        ; 6.037 ; 5.912 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 6.244 ; 6.113 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 6.045 ; 5.913 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 6.244 ; 6.113 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 6.040 ; 5.913 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.621 ; 5.487 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.621 ; 5.487 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.300 ; 5.193 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.488 ; 5.367 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.505 ; 5.389 ; Rise       ; clk             ;
; out_en       ; clk        ; 6.539 ; 6.411 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 6.263 ; 6.157 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.498 ; 5.379 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.272 ; 5.171 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.498 ; 5.379 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.558 ; 5.455 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.558 ; 5.455 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.282 ; 5.178 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 6.196 ; 6.171 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.196 ; 6.171 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.454 ; 5.386 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.259 ; 5.156 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.259 ; 5.156 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.253 ; 5.151 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 6.105 ; 6.008 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 6.602 ; 6.569 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 5.901 ; 5.804 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 5.128 ; 5.019 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.128 ; 5.019 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.147 ; 5.038 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.323 ; 5.196 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.379 ; 5.273 ; Rise       ; clk             ;
; alu_en       ; clk        ; 5.837 ; 5.713 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 5.840 ; 5.714 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 5.845 ; 5.714 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 6.036 ; 5.906 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 5.840 ; 5.714 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.131 ; 5.024 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.439 ; 5.305 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.131 ; 5.024 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.312 ; 5.191 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.327 ; 5.211 ; Rise       ; clk             ;
; out_en       ; clk        ; 6.318 ; 6.191 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 6.056 ; 5.950 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.103 ; 5.002 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.103 ; 5.002 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.322 ; 5.203 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.114 ; 5.009 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.373 ; 5.272 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.114 ; 5.009 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.272 ; 5.205 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.013 ; 5.989 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.272 ; 5.205 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.085 ; 4.983 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.089 ; 4.987 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.085 ; 4.983 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 5.901 ; 5.804 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr[*]       ; clk        ; 5.373 ; 5.213 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.412 ; 5.252 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.373 ; 5.213 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.552 ; 5.392 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.657 ; 5.547 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.378 ; 5.218 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.553 ; 5.393 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.410 ; 5.250 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.574 ; 5.414 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.378 ; 5.218 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.386 ; 5.226 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.386 ; 5.226 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.597 ; 5.437 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.376 ; 5.216 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.639 ; 5.529 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.376 ; 5.216 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.595 ; 5.485 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.310 ; 6.224 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.595 ; 5.485 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.557 ; 5.397 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.568 ; 5.408 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.557 ; 5.397 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr[*]       ; clk        ; 5.150 ; 4.990 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.187 ; 5.027 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.150 ; 4.990 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.321 ; 5.161 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.417 ; 5.307 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.155 ; 4.995 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.322 ; 5.162 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.185 ; 5.025 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.342 ; 5.182 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.155 ; 4.995 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.161 ; 5.001 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.161 ; 5.001 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.365 ; 5.205 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.152 ; 4.992 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.400 ; 5.290 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.152 ; 4.992 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.357 ; 5.247 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.074 ; 5.988 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.357 ; 5.247 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.326 ; 5.166 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.336 ; 5.176 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.326 ; 5.166 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; adr[*]       ; clk        ; 5.219     ; 5.379     ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.254     ; 5.414     ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.219     ; 5.379     ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.381     ; 5.541     ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.515     ; 5.625     ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.226     ; 5.386     ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.380     ; 5.540     ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.249     ; 5.409     ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.401     ; 5.561     ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.226     ; 5.386     ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.229     ; 5.389     ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.229     ; 5.389     ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.420     ; 5.580     ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 5.219     ; 5.379     ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.497     ; 5.607     ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.219     ; 5.379     ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.485     ; 5.595     ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.229     ; 6.315     ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.485     ; 5.595     ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.378     ; 5.538     ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.386     ; 5.546     ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.378     ; 5.538     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; adr[*]       ; clk        ; 4.995     ; 5.155     ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.029     ; 5.189     ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 4.995     ; 5.155     ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 5.151     ; 5.311     ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 5.277     ; 5.387     ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 5.002     ; 5.162     ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 5.150     ; 5.310     ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.024     ; 5.184     ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 5.170     ; 5.330     ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 5.002     ; 5.162     ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 5.005     ; 5.165     ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.005     ; 5.165     ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 5.188     ; 5.348     ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 4.995     ; 5.155     ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 5.260     ; 5.370     ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 4.995     ; 5.155     ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 5.248     ; 5.358     ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 5.992     ; 6.078     ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 5.248     ; 5.358     ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.147     ; 5.307     ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.155     ; 5.315     ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.147     ; 5.307     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.455 ; -13.864           ;
; STOP  ; 0.127  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; STOP  ; 0.150 ; 0.000             ;
; clk   ; 0.177 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -66.920                         ;
; STOP  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.455 ; IR[9]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.401      ;
; -0.455 ; IR[9]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.401      ;
; -0.455 ; IR[9]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.401      ;
; -0.455 ; IR[9]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.401      ;
; -0.440 ; IR[7]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.386      ;
; -0.440 ; IR[7]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.386      ;
; -0.440 ; IR[7]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.386      ;
; -0.440 ; IR[7]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.386      ;
; -0.374 ; IR[6]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; IR[6]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; IR[6]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; IR[6]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.320      ;
; -0.365 ; IR[7]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.360 ; IR[6]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.311      ;
; -0.356 ; IR[9]                ; data_imm[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[0]~en   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[1]~en   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[2]~en   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; IR[9]                ; data_imm[3]~en   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.332 ; current_state.s5_843 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.332 ; current_state.s5_843 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.206      ;
; -0.320 ; current_state.s1_859 ; rw_reg~reg0      ; STOP         ; clk         ; 1.000        ; -0.081     ; 1.206      ;
; -0.303 ; IR[7]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.430      ;
; -0.303 ; IR[7]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.430      ;
; -0.303 ; IR[7]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.430      ;
; -0.303 ; IR[7]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.430      ;
; -0.303 ; current_state.s6_839 ; next_state.s1    ; STOP         ; clk         ; 1.000        ; -0.094     ; 1.176      ;
; -0.298 ; IR[6]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.425      ;
; -0.298 ; IR[6]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.425      ;
; -0.298 ; IR[6]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.425      ;
; -0.298 ; IR[6]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.425      ;
; -0.296 ; PC[1]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.245      ;
; -0.291 ; PC[0]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.240      ;
; -0.289 ; IR[7]                ; adr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[0]~en        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[1]~en        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[2]~en        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.289 ; IR[7]                ; adr[3]~en        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.239      ;
; -0.284 ; IR[8]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.230      ;
; -0.284 ; IR[8]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.230      ;
; -0.284 ; IR[8]                ; sel_op_1[0]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.230      ;
; -0.284 ; IR[8]                ; sel_op_1[1]~en   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.230      ;
; -0.275 ; IR[8]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_in[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_in[0]~en     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_in[1]~en     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_mux[0]~en    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_mux[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.275 ; IR[8]                ; sel_mux[1]~en    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.225      ;
; -0.271 ; IR[9]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.222      ;
; -0.269 ; IR[7]                ; PC[0]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.219      ;
; -0.268 ; IR[7]                ; PC[2]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.218      ;
; -0.266 ; IR[7]                ; PC[1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.216      ;
; -0.265 ; IR[7]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.256 ; current_state.s7_835 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.256 ; current_state.s7_835 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.130      ;
; -0.251 ; IR[9]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_in[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_in[0]~en     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_in[1]~en     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_mux[0]~en    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_mux[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.251 ; IR[9]                ; sel_mux[1]~en    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.201      ;
; -0.228 ; IR[8]                ; next_state.s4    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.224 ; PC[3]                ; PC[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.173      ;
; -0.216 ; IR[1]                ; sel_in[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.166      ;
; -0.209 ; IR[9]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.336      ;
; -0.209 ; IR[9]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.336      ;
; -0.209 ; IR[9]                ; sel_op_0[0]~en   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.336      ;
; -0.209 ; IR[9]                ; sel_op_0[1]~en   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.336      ;
; -0.208 ; current_state.s6_839 ; adr[0]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[0]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[1]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[1]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[2]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[2]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[3]~reg0      ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.208 ; current_state.s6_839 ; adr[3]~en        ; STOP         ; clk         ; 1.000        ; -0.093     ; 1.082      ;
; -0.195 ; IR[9]                ; adr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.145      ;
; -0.195 ; IR[9]                ; adr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.145      ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'STOP'                                                                                 ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.127 ; next_state.s5 ; current_state.s5_843 ; clk          ; STOP        ; 1.000        ; -0.018     ; 0.324      ;
; 0.128 ; next_state.s0 ; current_state.s0_863 ; clk          ; STOP        ; 1.000        ; -0.028     ; 0.334      ;
; 0.137 ; next_state.s6 ; current_state.s6_839 ; clk          ; STOP        ; 1.000        ; -0.018     ; 0.324      ;
; 0.142 ; next_state.s1 ; current_state.s1_859 ; clk          ; STOP        ; 1.000        ; -0.027     ; 0.324      ;
; 0.145 ; next_state.s7 ; current_state.s7_835 ; clk          ; STOP        ; 1.000        ; -0.018     ; 0.321      ;
; 0.150 ; next_state.s4 ; current_state.s4_847 ; clk          ; STOP        ; 1.000        ; -0.017     ; 0.323      ;
; 0.156 ; next_state.s3 ; current_state.s3_851 ; clk          ; STOP        ; 1.000        ; -0.090     ; 0.300      ;
; 0.172 ; next_state.s2 ; current_state.s2_855 ; clk          ; STOP        ; 1.000        ; -0.089     ; 0.300      ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'STOP'                                                                                  ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; next_state.s7 ; current_state.s7_835 ; clk          ; STOP        ; 0.000        ; 0.092      ; 0.282      ;
; 0.150 ; next_state.s4 ; current_state.s4_847 ; clk          ; STOP        ; 0.000        ; 0.093      ; 0.283      ;
; 0.152 ; next_state.s6 ; current_state.s6_839 ; clk          ; STOP        ; 0.000        ; 0.092      ; 0.284      ;
; 0.152 ; next_state.s5 ; current_state.s5_843 ; clk          ; STOP        ; 0.000        ; 0.092      ; 0.284      ;
; 0.161 ; next_state.s1 ; current_state.s1_859 ; clk          ; STOP        ; 0.000        ; 0.083      ; 0.284      ;
; 0.162 ; next_state.s0 ; current_state.s0_863 ; clk          ; STOP        ; 0.000        ; 0.082      ; 0.284      ;
; 0.219 ; next_state.s2 ; current_state.s2_855 ; clk          ; STOP        ; 0.000        ; 0.017      ; 0.276      ;
; 0.219 ; next_state.s3 ; current_state.s3_851 ; clk          ; STOP        ; 0.000        ; 0.017      ; 0.276      ;
+-------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                      ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; out_en~reg0          ; out_en~reg0      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; alu_en~reg0          ; alu_en~reg0      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; ROM_en~reg0          ; ROM_en~reg0      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; RWM_en~reg0          ; RWM_en~reg0      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.181 ; current_state.s3_851 ; out_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.288      ; 0.593      ;
; 0.186 ; rw_reg~reg0          ; rw_reg~reg0      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; current_state.s3_851 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.288      ; 0.598      ;
; 0.192 ; PC[0]                ; PC[0]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.196 ; current_state.s3_851 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.288      ; 0.608      ;
; 0.204 ; current_state.s0_863 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.226      ; 0.554      ;
; 0.205 ; current_state.s3_851 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.274      ; 0.603      ;
; 0.217 ; current_state.s1_859 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.211      ; 0.552      ;
; 0.252 ; current_state.s3_851 ; adr[0]~reg0      ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.467      ;
; 0.252 ; current_state.s3_851 ; adr[1]~reg0      ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.467      ;
; 0.252 ; current_state.s3_851 ; adr[3]~reg0      ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.467      ;
; 0.254 ; current_state.s3_851 ; next_state.s4    ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.469      ;
; 0.281 ; current_state.s4_847 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.016      ; 0.421      ;
; 0.285 ; IR[7]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.407      ;
; 0.292 ; IR[8]                ; next_state.s0    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.414      ;
; 0.296 ; current_state.s2_855 ; IR[0]            ; STOP         ; clk         ; 0.000        ; 0.089      ; 0.509      ;
; 0.296 ; current_state.s2_855 ; IR[2]            ; STOP         ; clk         ; 0.000        ; 0.089      ; 0.509      ;
; 0.296 ; current_state.s3_851 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.090      ; 0.510      ;
; 0.298 ; IR[9]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.300 ; IR[9]                ; sel_in[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.422      ;
; 0.305 ; IR[3]                ; sel_op_0[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.438      ;
; 0.305 ; current_state.s3_851 ; adr[2]~reg0      ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.520      ;
; 0.309 ; PC[3]                ; adr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; current_state.s0_863 ; sel_op_1[1]~en   ; STOP         ; clk         ; 0.000        ; 0.024      ; 0.458      ;
; 0.312 ; current_state.s0_863 ; sel_op_1[0]~en   ; STOP         ; clk         ; 0.000        ; 0.024      ; 0.460      ;
; 0.314 ; PC[0]                ; adr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.436      ;
; 0.317 ; PC[1]                ; adr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.317 ; current_state.s0_863 ; adr[0]~en        ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.470      ;
; 0.317 ; current_state.s0_863 ; sel_in[0]~en     ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.469      ;
; 0.318 ; PC[2]                ; adr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.440      ;
; 0.318 ; current_state.s3_851 ; next_state.s6    ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.533      ;
; 0.319 ; current_state.s0_863 ; adr[1]~en        ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.472      ;
; 0.319 ; current_state.s0_863 ; sel_mux[0]~en    ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.471      ;
; 0.321 ; current_state.s0_863 ; data_imm[3]~en   ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.473      ;
; 0.322 ; current_state.s0_863 ; PC[2]            ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.475      ;
; 0.322 ; current_state.s0_863 ; data_imm[0]~en   ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.474      ;
; 0.324 ; current_state.s3_851 ; next_state.s5    ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.539      ;
; 0.325 ; current_state.s0_863 ; sel_in[1]~en     ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.477      ;
; 0.325 ; current_state.s3_851 ; next_state.s7    ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.540      ;
; 0.326 ; current_state.s0_863 ; PC[1]            ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.479      ;
; 0.326 ; current_state.s0_863 ; adr[3]~en        ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.479      ;
; 0.327 ; current_state.s0_863 ; adr[2]~en        ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.480      ;
; 0.327 ; current_state.s0_863 ; sel_mux[1]~en    ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.479      ;
; 0.328 ; current_state.s0_863 ; data_imm[2]~en   ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.480      ;
; 0.330 ; current_state.s0_863 ; data_imm[1]~en   ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.482      ;
; 0.343 ; IR[8]                ; alu_op[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.218      ; 0.645      ;
; 0.346 ; IR[2]                ; adr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.348 ; current_state.s4_847 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.214      ; 0.686      ;
; 0.349 ; IR[6]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.218      ; 0.651      ;
; 0.354 ; current_state.s3_851 ; next_state.s0    ; STOP         ; clk         ; 0.000        ; 0.090      ; 0.568      ;
; 0.357 ; current_state.s3_851 ; sel_op_0[0]~en   ; STOP         ; clk         ; 0.000        ; 0.274      ; 0.755      ;
; 0.369 ; IR[0]                ; adr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; current_state.s1_859 ; sel_op_0[0]~en   ; STOP         ; clk         ; 0.000        ; 0.211      ; 0.704      ;
; 0.382 ; IR[2]                ; data_imm[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.391 ; IR[2]                ; PC[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.392 ; current_state.s1_859 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.225      ; 0.741      ;
; 0.395 ; IR[7]                ; sel_mux[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.517      ;
; 0.396 ; IR[8]                ; next_state.s7    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.519      ;
; 0.399 ; IR[8]                ; next_state.s5    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.522      ;
; 0.400 ; IR[8]                ; next_state.s6    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.523      ;
; 0.403 ; IR[9]                ; sel_in[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.525      ;
; 0.410 ; current_state.s0_863 ; PC[0]            ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.563      ;
; 0.423 ; current_state.s0_863 ; PC[3]            ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.576      ;
; 0.427 ; current_state.s6_839 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.215      ; 0.766      ;
; 0.432 ; IR[0]                ; sel_in[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.433 ; current_state.s3_851 ; PC[3]            ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.648      ;
; 0.434 ; current_state.s3_851 ; PC[1]            ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.649      ;
; 0.436 ; current_state.s3_851 ; PC[2]            ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.651      ;
; 0.437 ; current_state.s3_851 ; PC[0]            ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.652      ;
; 0.439 ; current_state.s0_863 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.029      ; 0.592      ;
; 0.442 ; IR[7]                ; alu_op[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.218      ; 0.744      ;
; 0.443 ; current_state.s4_847 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.214      ; 0.781      ;
; 0.445 ; IR[0]                ; data_imm[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.449 ; current_state.s4_847 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.214      ; 0.787      ;
; 0.449 ; current_state.s3_851 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.091      ; 0.664      ;
; 0.452 ; current_state.s0_863 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.028      ; 0.604      ;
; 0.452 ; current_state.s2_855 ; RWM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.286      ; 0.862      ;
; 0.454 ; IR[2]                ; sel_op_0[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.758      ;
; 0.455 ; IR[4]                ; sel_op_1[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.400      ;
; 0.456 ; IR[5]                ; sel_op_1[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.139     ; 0.401      ;
; 0.458 ; current_state.s2_855 ; alu_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.286      ; 0.868      ;
; 0.462 ; current_state.s4_847 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.200      ; 0.786      ;
; 0.466 ; current_state.s2_855 ; IR[3]            ; STOP         ; clk         ; 0.000        ; 0.268      ; 0.858      ;
; 0.466 ; current_state.s2_855 ; IR[4]            ; STOP         ; clk         ; 0.000        ; 0.268      ; 0.858      ;
; 0.466 ; current_state.s2_855 ; IR[5]            ; STOP         ; clk         ; 0.000        ; 0.268      ; 0.858      ;
; 0.467 ; IR[0]                ; PC[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.471 ; current_state.s2_855 ; sel_op_0[1]~en   ; STOP         ; clk         ; 0.000        ; 0.272      ; 0.867      ;
; 0.481 ; current_state.s2_855 ; rw_reg~reg0      ; STOP         ; clk         ; 0.000        ; 0.089      ; 0.694      ;
; 0.481 ; current_state.s7_835 ; ROM_en~reg0      ; STOP         ; clk         ; 0.000        ; 0.215      ; 0.820      ;
; 0.482 ; IR[8]                ; alu_op[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.218      ; 0.784      ;
; 0.486 ; IR[9]                ; sel_op_0[1]~en   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.792      ;
; 0.486 ; current_state.s5_843 ; next_state.s1    ; STOP         ; clk         ; 0.000        ; 0.017      ; 0.627      ;
; 0.491 ; current_state.s2_855 ; IR[9]            ; STOP         ; clk         ; 0.000        ; 0.088      ; 0.703      ;
; 0.491 ; current_state.s2_855 ; IR[8]            ; STOP         ; clk         ; 0.000        ; 0.088      ; 0.703      ;
; 0.491 ; current_state.s2_855 ; IR[6]            ; STOP         ; clk         ; 0.000        ; 0.088      ; 0.703      ;
; 0.491 ; current_state.s2_855 ; IR[7]            ; STOP         ; clk         ; 0.000        ; 0.088      ; 0.703      ;
+-------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; IR[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; PC[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ROM_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; RWM_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[0]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[1]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[2]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[3]~en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adr[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; alu_op[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[2]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[3]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_imm[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_en~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rw_reg~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[0]~en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[1]~en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_in[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[0]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[1]~en    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_mux[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_0[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[0]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[1]~en   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_op_1[1]~reg0 ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ROM_en~reg0      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; RWM_en~reg0      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_en~reg0      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; out_en~reg0      ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[0]~en   ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[0]~reg0 ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[1]~en   ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_op_0[1]~reg0 ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[3]            ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[4]            ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[5]            ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[0]~reg0   ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[1]~reg0   ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu_op[2]~reg0   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[0]            ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; IR[2]            ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[0]            ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[1]            ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[2]            ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PC[3]            ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[0]~en        ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[0]~reg0      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[1]~en        ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[1]~reg0      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[2]~en        ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[2]~reg0      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[3]~en        ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adr[3]~reg0      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[0]~en   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[0]~reg0 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[1]~en   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[1]~reg0 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[2]~en   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[2]~reg0 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[3]~en   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_imm[3]~reg0 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s2    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'STOP'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; STOP  ; Rise       ; STOP                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~input|o               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s4_847|datac ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s5_843|datac ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s6_839|datac ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s7_835|datac ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s2_855       ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s3_851       ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s0_863|datac ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s1_859|datac ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s4_847       ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s5_843       ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s6_839       ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s7_835       ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s2_855|datad ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s3_851|datad ;
; 0.137  ; 0.137        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s0_863       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~inputclkctrl|outclk   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; current_state.s1_859       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STOP  ; Rise       ; STOP~input|i               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~inputclkctrl|outclk   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s1_859       ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s0_863       ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s2_855|datad ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s3_851|datad ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s4_847       ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s5_843       ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s6_839       ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s7_835       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s0_863|datac ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s1_859|datac ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s2_855       ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s3_851       ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s4_847|datac ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s5_843|datac ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s6_839|datac ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; current_state.s7_835|datac ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; STOP  ; Rise       ; STOP~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 1.251 ; 1.860 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 1.174 ; 1.768 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.127 ; 1.717 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.029 ; 1.616 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 0.787 ; 1.370 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 0.797 ; 1.383 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 0.822 ; 1.407 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 1.100 ; 1.701 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 1.251 ; 1.860 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 0.995 ; 1.560 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.166 ; 0.417 ; Rise       ; clk             ;
; n_flag    ; clk        ; 1.641 ; 2.293 ; Rise       ; clk             ;
; o_flag    ; clk        ; 1.927 ; 2.612 ; Rise       ; clk             ;
; z_flag    ; clk        ; 1.815 ; 2.456 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 0.024  ; -0.233 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.941 ; -1.525 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.894 ; -1.477 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.801 ; -1.379 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.547 ; -1.116 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.557 ; -1.129 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.583 ; -1.153 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.869 ; -1.461 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.015 ; -1.614 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -0.766 ; -1.325 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.024  ; -0.233 ; Rise       ; clk             ;
; n_flag    ; clk        ; -1.362 ; -1.996 ; Rise       ; clk             ;
; o_flag    ; clk        ; -1.637 ; -2.307 ; Rise       ; clk             ;
; z_flag    ; clk        ; -1.529 ; -2.157 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 4.463 ; 4.608 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 3.951 ; 4.032 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 3.627 ; 3.659 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.476 ; 3.503 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.487 ; 3.515 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.589 ; 3.627 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.627 ; 3.659 ; Rise       ; clk             ;
; alu_en       ; clk        ; 3.912 ; 3.970 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 4.043 ; 4.117 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 3.920 ; 3.979 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 4.043 ; 4.117 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 3.920 ; 3.978 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.663 ; 3.701 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.663 ; 3.701 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.478 ; 3.506 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.594 ; 3.626 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.586 ; 3.626 ; Rise       ; clk             ;
; out_en       ; clk        ; 4.218 ; 4.319 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 4.127 ; 4.180 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.605 ; 3.636 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.457 ; 3.485 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.605 ; 3.636 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.629 ; 3.660 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.629 ; 3.660 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.469 ; 3.496 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 4.205 ; 4.236 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.205 ; 4.236 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.572 ; 3.584 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.440 ; 3.467 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.438 ; 3.466 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.440 ; 3.467 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 3.951 ; 4.032 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 4.303 ; 4.441 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 3.816 ; 3.894 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 3.362 ; 3.387 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.362 ; 3.387 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.372 ; 3.398 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.469 ; 3.506 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.503 ; 3.533 ; Rise       ; clk             ;
; alu_en       ; clk        ; 3.779 ; 3.834 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 3.787 ; 3.843 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 3.788 ; 3.844 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 3.906 ; 3.976 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 3.787 ; 3.843 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.365 ; 3.391 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.541 ; 3.578 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.365 ; 3.391 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.476 ; 3.506 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.467 ; 3.505 ; Rise       ; clk             ;
; out_en       ; clk        ; 4.072 ; 4.169 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 3.988 ; 4.038 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.343 ; 3.370 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.343 ; 3.370 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.487 ; 3.517 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.356 ; 3.381 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.506 ; 3.535 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.356 ; 3.381 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 3.452 ; 3.462 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.084 ; 4.113 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.452 ; 3.462 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.324 ; 3.351 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.324 ; 3.351 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.326 ; 3.352 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 3.816 ; 3.894 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr[*]       ; clk        ; 3.540 ; 3.500 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.560 ; 3.520 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.540 ; 3.500 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.645 ; 3.605 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.707 ; 3.662 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.543 ; 3.503 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.644 ; 3.604 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.557 ; 3.517 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.655 ; 3.615 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.543 ; 3.503 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.545 ; 3.505 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.545 ; 3.505 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.666 ; 3.626 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.540 ; 3.500 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.698 ; 3.653 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.540 ; 3.500 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 3.679 ; 3.634 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.301 ; 4.257 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.679 ; 3.634 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.640 ; 3.600 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.642 ; 3.602 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.640 ; 3.600 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr[*]       ; clk        ; 3.406 ; 3.366 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.425 ; 3.385 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.406 ; 3.366 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.507 ; 3.467 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.565 ; 3.520 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.411 ; 3.371 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.507 ; 3.467 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.424 ; 3.384 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.518 ; 3.478 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.411 ; 3.371 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.413 ; 3.373 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.413 ; 3.373 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.529 ; 3.489 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.408 ; 3.368 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.557 ; 3.512 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.408 ; 3.368 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 3.539 ; 3.494 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.162 ; 4.118 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.539 ; 3.494 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.503 ; 3.463 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.506 ; 3.466 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.503 ; 3.463 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; adr[*]       ; clk        ; 3.538     ; 3.578     ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.561     ; 3.601     ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.538     ; 3.578     ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.647     ; 3.687     ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.721     ; 3.766     ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.543     ; 3.583     ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.646     ; 3.686     ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.558     ; 3.598     ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.659     ; 3.699     ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.543     ; 3.583     ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.545     ; 3.585     ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.545     ; 3.585     ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.676     ; 3.716     ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.539     ; 3.579     ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.707     ; 3.752     ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.539     ; 3.579     ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 3.674     ; 3.719     ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.296     ; 4.340     ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.674     ; 3.719     ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.646     ; 3.686     ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.651     ; 3.691     ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.646     ; 3.686     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; adr[*]       ; clk        ; 3.403     ; 3.443     ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.425     ; 3.465     ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.403     ; 3.443     ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.507     ; 3.547     ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.576     ; 3.621     ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.409     ; 3.449     ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.508     ; 3.548     ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.423     ; 3.463     ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.520     ; 3.560     ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.409     ; 3.449     ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.410     ; 3.450     ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.410     ; 3.450     ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.537     ; 3.577     ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.405     ; 3.445     ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.564     ; 3.609     ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.405     ; 3.445     ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 3.533     ; 3.578     ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.155     ; 4.199     ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.533     ; 3.578     ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.507     ; 3.547     ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.512     ; 3.552     ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.507     ; 3.547     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.559  ; 0.150 ; N/A      ; N/A     ; -3.000              ;
;  STOP            ; -0.519  ; 0.150 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.559  ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -70.507 ; 0.0   ; 0.0      ; 0.0     ; -69.92              ;
;  STOP            ; -3.895  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -66.612 ; 0.000 ; N/A      ; N/A     ; -66.920             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.274 ; 2.725 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.169 ; 2.594 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.042 ; 2.465 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.934 ; 2.368 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.435 ; 1.853 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.465 ; 1.874 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.493 ; 1.898 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.015 ; 2.470 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 2.274 ; 2.725 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 1.837 ; 2.247 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.293 ; 0.417 ; Rise       ; clk             ;
; n_flag    ; clk        ; 3.052 ; 3.487 ; Rise       ; clk             ;
; o_flag    ; clk        ; 3.543 ; 4.012 ; Rise       ; clk             ;
; z_flag    ; clk        ; 3.311 ; 3.745 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 0.036  ; -0.059 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.941 ; -1.525 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.894 ; -1.477 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.801 ; -1.379 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.547 ; -1.116 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.557 ; -1.129 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.583 ; -1.153 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.869 ; -1.461 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.015 ; -1.614 ; Rise       ; clk             ;
;  data[8]  ; clk        ; -0.766 ; -1.325 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 0.036  ; -0.059 ; Rise       ; clk             ;
; n_flag    ; clk        ; -1.362 ; -1.996 ; Rise       ; clk             ;
; o_flag    ; clk        ; -1.637 ; -2.307 ; Rise       ; clk             ;
; z_flag    ; clk        ; -1.529 ; -2.157 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 7.629 ; 7.611 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 6.791 ; 6.751 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 6.222 ; 6.125 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 5.907 ; 5.825 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 5.929 ; 5.847 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 6.126 ; 6.033 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 6.222 ; 6.125 ; Rise       ; clk             ;
; alu_en       ; clk        ; 6.714 ; 6.637 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 6.933 ; 6.858 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 6.715 ; 6.637 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 6.933 ; 6.858 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 6.710 ; 6.636 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 6.260 ; 6.162 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 6.260 ; 6.162 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 5.912 ; 5.832 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 6.116 ; 6.025 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 6.136 ; 6.059 ; Rise       ; clk             ;
; out_en       ; clk        ; 7.252 ; 7.195 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 6.960 ; 6.918 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 6.126 ; 6.037 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 5.885 ; 5.811 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 6.126 ; 6.037 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 6.217 ; 6.125 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 6.217 ; 6.125 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 5.894 ; 5.814 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 6.979 ; 6.962 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 6.979 ; 6.962 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 6.122 ; 6.048 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 5.872 ; 5.797 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 5.872 ; 5.797 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 5.866 ; 5.790 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 6.791 ; 6.751 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ROM_en       ; clk        ; 4.303 ; 4.441 ; Rise       ; clk             ;
; RWM_en       ; clk        ; 3.816 ; 3.894 ; Rise       ; clk             ;
; adr[*]       ; clk        ; 3.362 ; 3.387 ; Rise       ; clk             ;
;  adr[0]      ; clk        ; 3.362 ; 3.387 ; Rise       ; clk             ;
;  adr[1]      ; clk        ; 3.372 ; 3.398 ; Rise       ; clk             ;
;  adr[2]      ; clk        ; 3.469 ; 3.506 ; Rise       ; clk             ;
;  adr[3]      ; clk        ; 3.503 ; 3.533 ; Rise       ; clk             ;
; alu_en       ; clk        ; 3.779 ; 3.834 ; Rise       ; clk             ;
; alu_op[*]    ; clk        ; 3.787 ; 3.843 ; Rise       ; clk             ;
;  alu_op[0]   ; clk        ; 3.788 ; 3.844 ; Rise       ; clk             ;
;  alu_op[1]   ; clk        ; 3.906 ; 3.976 ; Rise       ; clk             ;
;  alu_op[2]   ; clk        ; 3.787 ; 3.843 ; Rise       ; clk             ;
; data_imm[*]  ; clk        ; 3.365 ; 3.391 ; Rise       ; clk             ;
;  data_imm[0] ; clk        ; 3.541 ; 3.578 ; Rise       ; clk             ;
;  data_imm[1] ; clk        ; 3.365 ; 3.391 ; Rise       ; clk             ;
;  data_imm[2] ; clk        ; 3.476 ; 3.506 ; Rise       ; clk             ;
;  data_imm[3] ; clk        ; 3.467 ; 3.505 ; Rise       ; clk             ;
; out_en       ; clk        ; 4.072 ; 4.169 ; Rise       ; clk             ;
; rw_reg       ; clk        ; 3.988 ; 4.038 ; Rise       ; clk             ;
; sel_in[*]    ; clk        ; 3.343 ; 3.370 ; Rise       ; clk             ;
;  sel_in[0]   ; clk        ; 3.343 ; 3.370 ; Rise       ; clk             ;
;  sel_in[1]   ; clk        ; 3.487 ; 3.517 ; Rise       ; clk             ;
; sel_mux[*]   ; clk        ; 3.356 ; 3.381 ; Rise       ; clk             ;
;  sel_mux[0]  ; clk        ; 3.506 ; 3.535 ; Rise       ; clk             ;
;  sel_mux[1]  ; clk        ; 3.356 ; 3.381 ; Rise       ; clk             ;
; sel_op_0[*]  ; clk        ; 3.452 ; 3.462 ; Rise       ; clk             ;
;  sel_op_0[0] ; clk        ; 4.084 ; 4.113 ; Rise       ; clk             ;
;  sel_op_0[1] ; clk        ; 3.452 ; 3.462 ; Rise       ; clk             ;
; sel_op_1[*]  ; clk        ; 3.324 ; 3.351 ; Rise       ; clk             ;
;  sel_op_1[0] ; clk        ; 3.324 ; 3.351 ; Rise       ; clk             ;
;  sel_op_1[1] ; clk        ; 3.326 ; 3.352 ; Rise       ; clk             ;
; w_RWM        ; clk        ; 3.816 ; 3.894 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adr[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adr[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adr[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adr[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_RWM         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RWM_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ROM_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw_reg        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_op_1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_op_1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_op_0[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_op_0[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_in[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_in[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_mux[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_mux[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_op[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_op[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_op[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_imm[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_imm[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_imm[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_imm[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; STOP           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z_flag         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_flag         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; o_flag         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adr[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; adr[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; adr[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; adr[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; w_RWM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; RWM_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ROM_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; rw_reg        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sel_op_1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sel_op_1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sel_op_0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; sel_op_0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; sel_in[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sel_in[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; sel_mux[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; sel_mux[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_op[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_op[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_op[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alu_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_imm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_imm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_imm[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_imm[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adr[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; adr[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; adr[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; adr[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; w_RWM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; RWM_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ROM_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; rw_reg        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sel_op_1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sel_op_1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sel_op_0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; sel_op_0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; sel_in[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sel_in[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; sel_mux[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; sel_mux[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_op[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_op[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_op[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alu_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_imm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_imm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_imm[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_imm[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adr[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; adr[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; adr[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; adr[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; w_RWM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RWM_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ROM_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rw_reg        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sel_op_1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sel_op_1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sel_op_0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; sel_op_0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; sel_in[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sel_in[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; sel_mux[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; sel_mux[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_op[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_op[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_op[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alu_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_imm[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_imm[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_imm[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_imm[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 259      ; 0        ; 0        ; 0        ;
; STOP       ; clk      ; 219      ; 0        ; 0        ; 0        ;
; clk        ; STOP     ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 259      ; 0        ; 0        ; 0        ;
; STOP       ; clk      ; 219      ; 0        ; 0        ; 0        ;
; clk        ; STOP     ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Oct 13 13:58:06 2017
Info: Command: quartus_sta Labb4 -c Labb4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labb4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name STOP STOP
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.559             -66.612 clk 
    Info (332119):    -0.519              -3.895 STOP 
Info (332146): Worst-case hold slack is 0.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.305               0.000 STOP 
    Info (332119):     0.341               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.000 clk 
    Info (332119):    -3.000              -3.000 STOP 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.300             -54.148 clk 
    Info (332119):    -0.377              -2.762 STOP 
Info (332146): Worst-case hold slack is 0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.284               0.000 STOP 
    Info (332119):     0.296               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.000 clk 
    Info (332119):    -3.000              -3.000 STOP 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.455             -13.864 clk 
    Info (332119):     0.127               0.000 STOP 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 STOP 
    Info (332119):     0.177               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -66.920 clk 
    Info (332119):    -3.000              -3.000 STOP 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 527 megabytes
    Info: Processing ended: Fri Oct 13 13:58:10 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


