# LLVM 后端实践笔记 2

[TOC]

## 3 算术和逻辑指令

这一章首先增加了更多的 Cpu0 算术指令，并且在其中一个章节讲解了如何使用 Graphviz 图形化展示你的 DAG 优化步骤和 llc 显示选项。这些在各个优化步骤中存在的 DAG 转换过程可以使用 Graphviz 来图形化显示，展示出更多的有效信息。算术运算之后是逻辑运算。不同于上一章，这一章，你应该专注于 C 代码的操作和 llvm IR 之间的映射以及如何在 td 文件中描述更复杂的 IR 与指令。这一章定义了另外一些寄存器类，你需要了解为什么需要它们，如果有些设计没有看懂，可能是对 Cpu0 的硬件不够熟悉，可以结合硬件来理解。

### 3.1 算术运算

#### 3.1.1 文件修改

##### (1) Cpu0Subtarget.cpp

这个文件中新增了一个控制溢出处理方式的命令行选项：`-cpu0-enable-overflow`，默认是 false，如果在调用 llc 时的命令行中使用这个选项，则为 true。false 时，表示当算术运算出现溢出时，会触发 overflow 异常，true 时，表示算术运算出现溢出时，会截断运算结果。我们将 add 和 sub 设计为溢出时触发 overflow 异常，把 addu 和 subu 设计为不会触发异常，而是截断结果。

在 subtarget 中，将命令行选项的结果传入 EnableOverflow 类属性。

##### (2) Cpu0InstrInfo.td

新增了不少指令和节点的描述。

四则运算指令 subu，add，sub，mul，mult， multu， div， divu，其中 mult 和 mul 的区别是，mult 可以处理 64 位运算结果，为了能保存 64 位结果，Cpu0 引入两个寄存器 Hi 和 Lo，专用于保存 mult 的高 32 位和低 32 位运算结果（当然它还可以保存 div 的商和余数，后边会讲）。mult 和 multu 表示对符号扩展的值和对零扩展的值分别处理。

移位指令 rol， ror， sra， shr， srav， shlv， shrv， rolv， rorv，因为移位需要考虑是否是循环移位、逻辑移位还是算术移位等问题，所以衍生出多个指令，带 v 结尾的指令表示移位值存在寄存器中作为操作数。

其他辅助指令 mfhi， mflo， mthi， mtlo， mfc0， mtc0，c0mov，为了能将乘除法的结果返回到寄存器，需要提供 Hi 和 Lo 寄存器与通用寄存器之间的 move。C0 是一个协处理寄存器，目前还没有用途，一并实现。

##### (3) Cpu0ISelLowering.h/.cpp

在这里特殊处理除法和求余运算的 lowering 操作，实现了一个 performDivRemCombine 动作，这是因为在 ISD 中，除法和求余的节点是同一个节点，叫 ISD::SDIVREM，节点中有个值来表示这个节点是计算商还是计算余数，虽然 Cpu0 后端本身并不关心要计算哪个值，因为都是通过 div 来计算的，但 DAG 一级还是会根据 C 代码的逻辑来区分的。当然我们的输出也需要考虑把哪个值（Hi 或 Lo）返回。div 运算会将商放到 Lo 寄存器，将余数放到 Hi 寄存器。

这里还设计了类型合法化的声明，使用 setOperationAction 函数，用于将更大的类型展开成 i32 类型。

##### (4) Cpu0RegisterInfo.td

实现了 Hi 和 Lo 寄存器，以及 HILO 寄存器组。

##### (5) Cpu0Schedule.td

实现了乘除法和 HILO 操作的指令行程类。

##### (6) Cpu0SEISelDAGToDAG.h/.cpp

实现了 selectMULT 函数，用来处理乘法的高低位运算。在 ISD 中的乘法是区分 MUL 和 MULH 的，也就是用两个不同的 Node 来分别处理乘法返回低 32 位和高 32 位。

selectMULT 会放到 trySelect 接口函数中，专用来处理 MULH 的特殊情况，并将 Hi 作为返回值创建新的 Node。

##### (7) Cpu0SEInstrInfo.h/.cpp

实现了 copyPhysReg 函数，用来生成一些寄存器 move 的操作，会根据要移动的寄存器类型，生成不同的指令来处理。这个函数是基类的虚函数，直接覆盖实现，不需要考虑调用问题。

如果目的寄存器和源寄存器都是通用寄存器，会使用 addu 来完成，这是一种通用做法。如果源寄存器是 Hi 或 Lo，会选择生成 MFHI 或 MFLO 来处理。反之，如果目的寄存器是 Hi 或 Lo，会选择生成 MTHI 和 MTLO 来处理。

这里作为最后的指令选择阶段，会使用 BuildMI 直接生成 MI 结构。

#### 3.1.2 简要说明

#####  (1) 乘法和移位运算

C 语言中的 + - * 运算符通过 add，addu，sub，subu 和 mul 来实现，<< 和 >> 运算符通过 shl， shlv， sra， srav， shr， shrv 来实现。C 语言中 >> 对于负数操作的原语（比如左移 -1 位）是基于实现的，大多数编译器会将其翻译为算术右移。

对应到 llvm IR 中的指令分别是 add，sub，mul，shl，ashr，lshr 等，ashr 表示算术右移，或者说是符号扩展右移；lshr 表示逻辑右移，或者说是零扩展右移。不过，DAG node 中，使用 sra 表示 ashr 的 IR 指令，使用 srl 表示 lshr 的 IR 指令，看起来不是很直观，可能是历史设计的问题。

右移操作在不同的阶段的符号表示对应如：

| 描述                  | 零扩展移位 | 符号扩展移位 |
| --------------------- | ---------- | ------------ |
| LLVM IR 中指令（.bc） | lshr       | ashr         |
| DAG node 中符号       | srl        | sra          |
| Mips 指令             | srl        | sra          |
| Cpu0 指令             | shr        | sra          |

如果我们认为右移 1 位等效于对右移数字除以 2，在逻辑右移中，对于一些有符号数，结果有可能是错的；在算术右移中，对于一些无符号数，结果也是错的。同理，对于左移操作，也不能单纯的用乘除法取代。比如，有符号数 0xfffffffe（-2）做逻辑右移，得到 0x7fffffff（2G-1），我们期望得到 -1，却得到一个大数；无符号数 0xfffffffe（4G-2）做算术右移，得到 0xffffffff（4G-1），我们期望得到 2G-1，却得到 4G-1；有符号的 0x40000000（1G）做逻辑左移，是 0x80000000（-2G），我们期望的应该是 2G 却得到了 -2G。所以我们不能用乘除法指令来替代移位指令，必须要设计专用的硬件移位指令。

##### (2) 除法和求余运算

llvm IR 中的求余是 srem 指令，这个指令接受一个整型值作为操作数（也可以是整形值元素的向量），它返回一个除法操作的余数。通常情况下数学上有多种对余数的定义，比如最接近 0 的那个余数，或者最接近负无穷大的那个余数，这里的余数定义是与被除数（第一个操作数）一致符号的余数（或能整除时为 0）。

srem 是有符号数的求余，无符号数的求余指令是 urem。

除 0 后的余数是未定义行为，除法溢出也是未定义行为，和硬件实现相关。

LLVM 默认会把**带立即数的求余操作**通过一个算法转换为利用有符号高位乘法 mulhs 来实现，但我们目前没有 mulhs，所以这个通路有问题。（LLVM 这么做的原因是，乘法操作在硬件上通常比除法操作更省资源，所以会尽量把除法转换成乘法来做）

为了支持 mulhs 这种操作，Mips 的做法是用 mult 指令来将乘法运算结果的高 32 位放到 HI 寄存器，将低 32 位结果放到 LO 寄存器。然后使用 mfhi 和 mflo 指令来将两部分结果移动到通用寄存器中。 我们的 Cpu0 也在这块采用这种实现方式。

llvm DAG node 中定义了 mulhs 和 mulhu，我们需要在 DAGToDAG 指令选择期间，将其转换为 mult + mfhi / mflo 的动作，这就是 selectMULT 函数的功能。只有将 llvm IR 期间的 mulhs / mulhu 替换为 Cpu0 硬件支持的操作，才不会在后续报错（BTW，如果我们的后端能够直接支持 mulh 指令是最好的，但 Cpu0 没有支持）。

然后，我们来讨论一下如果求余操作的操作数不是立即数的情况。这时，LLVM 就会乖乖的生成除法求余的 node 了，这个 node 是 ISD::SDIVREM 和 ISD::UDIVREM，是除法和求余操作统一的 node。刚好我们的 Cpu0 支持一个 div 指令，这个指令的功能是将一个除法操作的商放到 LO 寄存器，将余数（满足我们上边说的那种规则的余数）放到 HI 寄存器。我们只需要使用 mfhi 和 mflo 指令将这两部分按需求取出来就好。

求余操作在不同阶段的符号表示如：

| 阶段                         | 符号                                                 | 相关函数                                      |
| ---------------------------- | ---------------------------------------------------- | --------------------------------------------- |
| llvm IR 指令                 | srem                                                 |                                               |
| DAG 指令选择的合法化阶段     | sdivrem                                              | setOperandAction(ISD::SREM, MVT::i32, Expand) |
| DAG 指令选择的优化合法化阶段 | Cpu0ISD::DivRem, CopyFromReg xx, Hi, Cpu0ISD::DivRem | setTargetDAGCombine(ISD::SDIVREM)             |
| 指令模式匹配                 | div, mfhi                                            | SDIV, MFLO in Cpu0InstrInfo.td                |



在代码中，Cpu0ISelLowering.cpp 中，注册了 setOperationAction(ISD::SREM, MVT::i32, Expand) 等操作，将 ISD::SDIV lowering 到 ISD::SDIVREM（有关于 Expand 的参考资料，可以查看 [http://llvm.org/docs/WritingAnLLVMBackend.html#expand](http://llvm.org/docs/WritingAnLLVMBackend.html#expand)）。然后实现了 PerformDAGCombine 函数，将 ISD::SDIVREM 根据它是除法还是求余（通过 `SDNode->hasAnyUseOfValue(0)` 来判断）操作，选择生成 div + mflo / mfhi 的 DAG。

#### 3.1.3 检验成果

构建编译器之后。执行：

```bash
clang -target mips-unknown-linux-gnu test.c -emit-llvm -S -o test.ll
```

观察 llvm IR 的结果。执行：

```bash
llc -march=cpu0 -relocation-model=pic -filetype=asm test.ll -o test.s
```

 观察输出汇编的结果。

##### (1) 乘法和移位操作

我提供了一个 ch3_1_math.c 的例子，可以查看加减乘除法和移位运算符的输出结果。

对于将变量移位一个字面常量的位数的操作（如 `a >> 2`），会 lowering 为带立即数操作数的移位操作；对于将字面常量移位一个变量指定的位数的操作，（如 `1 << b`），会 lowering 为带寄存器操作数的移位操作，并将字面常量通过 addi 移入要移位的寄存器中。

还记得我们的 `-cpu0-enable-overflow` 编译选项吧，它可以让编译器生成 addu 和 subu 指令（这两个指令是会截断加减法结果的）或者 add 和 sub（这两个指令是会抛出溢出错误的）。

使用 ch3_1_addsuboverflow.c 示例，不加该选项（默认是 false），可以查看汇编代码中，是否生成了 addu 和 subu 指令。然后执行：

```bash
llc -march=cpu0 -relocation-model=pic -filetype=asm -cpu0-enable-overflow=true ch3_1_addsuboverflow.ll -o ch3_1_addsuboverflow.s
```

再次查看汇编输出，发现生成了 add 和 sub 来替代 addu 和 subu。

现代 CPU 中的习惯做法是使用截断上溢的加减法。不过，我们提供了这个选项，就可以允许程序员生成需要抛出溢出异常的加减法，这可能有助于调试程序和修复 bug。

编译 ch3_1_rotate.c 这个例子，我们的 clang 会将某种 c 语言的组合解析为循环移位（如 `(a << 30) | (a >> 2)` 这种）。最后的汇编代码中会生成 rol 指令。

不过，对于 rolv 和 rorv 这两个指令，因为它们依赖于逻辑运算 or 指令来做后续的数值运算，所以当前还无法测试，也就是说，移位操作是寄存器的逻辑代码（如 `(a << n) | (a >> (32 - n))`），还无法正常输出汇编指令。

##### (2) 除法和求余操作

我们先执行一下 ch3_1_mult.c 这个例子，这个例子中是个求余操作，但因为我们上边叙述的，LLVM 对待字面常量的输入做求余是，会转换成乘法来执行，所以这个例子的汇编输出将会是 mult 和 mul 来实现的求余动作。

然后再看一下 ch3_1_mod.c 这个例子，我将字面常量替换成一个变量，查看汇编输出，会发现使用了 div 来实现求余动作。需要注意的是，编译器在开优化的情况下，会做常量传播优化，将我们的变量直接替换为立即数，并再次通过 mult 和 mul 来实现。可以使用 volatile 来修饰变量，从而避免编译器优化。

#### 