---
layout: post
title: i2c总线
categories: [i2c]
description: 
keywords: 
topmost: false
---

* TOC
{:toc}

## 简介

[https://www.i2c-bus.org/](https://www.i2c-bus.org/)

I2C总线(Inter Integrated-Circuit)是由PHILIPS公司在上世纪80年代发明的一种电路板级串行总线标准，通过时钟线SCL和数据线SDA即可完成主从机的单工通信，广泛应用于电路板级的内部通信。

-　总线上的所有设备通过软件寻址且具有唯一的地址(7位或10位)。7位从机专用地址码，其高4位为设备类型地址，由生产厂家制定。低3位为器件引脚定义地址，由使用者定义。

-　I2C总线上所有器件都具有自动应答功能，保证数据传输的正确性；

-　主机和从机的区别在于对SCL的发送权，只有主机才能发送SCL；

-　I2C数据传输速率有标准模式(100 kbps)、快速模式(400 kbps)和高速模式(3.4 Mbps)。

![ I2C连接示意图](/images/i2c/i2c-bus.png)

I2C总线上所有器件的SDA、SCL引脚输出驱动都为漏极开路结构，因此SDA和SCL可以被拉低为低电平，但是不能被驱动为高电平。通过外接上拉电阻实现总线上所有节点SDA、SCL信号的线与逻辑关系。**线与**的意思是只要总线上有一个设备输出底电平，总线信号就会被拉底。线与的作用在于可以实现总线的仲裁控制，总线的控制权会交给最后一个输出低电平的设备，其它设备(输出为高)通过检测总线上的电平状态(表现为低)，对比与自己输出状态不一致，则自动退出对总线的控制请求。低电平输出电压最大为0.4V，上拉电阻一般为4.7KΩ。

漏极开路/集电极开路的缺点是对于一个距离长的数据线，信号传输速率得不到有效保证。更长的走线对于输出驱动器表现为更大的容性负载，等效容性负载C和信号线的上拉电阻R构成RC振荡器。RC越大，意味着反射和振荡越强，从而影响总线的信号完整性。所以I2C总线允许挂载最多的设备数量取决于总线上最大电容值，一般为400pf(Hs模式100pf)。

## 时序

![数据序列](/images/i2c/i2c-data.webp)

### 数据有效性

协议没有规定I2C逻辑1和0的电平值，参考实际应用中的VDD。每传输一比特数据SDA，对应产生一个时钟脉冲SCL。**SCL为高时，SDA不允许变化；只有在SCL为低时，SDA才可以变化**。

![位的传输](/images/i2c/bit.png)

### 开始/结束条件

如果I2C总线空闲，那么SCL和SDA信号线将都为高电平。**在SCL为高电平时，将SDA由高到低电平跳变，作为起始信号，SDA由低到高电平跳变，作为结束信号**。

![开始和结束条件](/images/i2c/start-stop.png)

开始/结束条件总是由主机发起的。主机发出开始条件后，总线处于忙的状态；主机发出结束条件后，总线处于空闲状态。如果两个主机在同一时刻都希望获得总线的所有权，那么谁先将SDA拉低，谁就赢得了总线的控制权。

当所有数据都发送完成时，主设备需要产生一个停止信号，告诉从设备自己已经操作完成。停止信号在SDA置于低电平时，将SCL拉高并保持高电平，然后将SDA拉高。*在正常传输数据过程中，当SCL处于高电平时，SDA上的值不应该变化，防止意外产生一个停止信号*。

在操作中，如果主机发出重复开始条件而非结束条件，则总线仍处于忙的状态。也就是说重复开始条件和开始条件在功能上是相同的。

### 发送数据帧

在地址帧发送之后，就可以开始传输数据了。主设备负责产生时钟，并且在时钟上升沿之前准备好数据。每个数据帧8bits，数据帧的数量可以是任意的，直到产生停止条件。每一帧数据传输之后，接收方就需要回复一个ACK或NACK。数据传输过程中，先发送高位，再发送低位。

如果在数据传输过程中，从机如果没有准备好接收或发送下一个字节（比如内部中断需要处理等），它可以通过拉低SCL强制主机进入等待状态。直到从机释放SCL，主机才开始下一个字节的发送或接收。

![I2C总线的数据传输](/images/i2c/tu4.png)

### 应答

![I2C总线的数据应答](/images/i2c/ack.png)

当主设备发送完地址帧之后，在应答时钟周期内，会放弃SDA总线控制权，让从设备获得SDA控制权，这样从设备才能通过将SDA拉低通知发送器数据已被成功接收。此时从设备应该在第9个时钟脉冲之前回复一个ACK以表示接收正常。SCL为高的时候，SDA数据才是有效的，因此接收器发送ACK时，要保证SCL为高的同时，SDA为低电平；建立和保持时间也要满足规范要求。

如果在第9个时钟周期，SDA为高，表明接收设备无应答（NACK）。主机可以据此发出结束条件命令结束此次传输，或发起重传请求重新传输数据。有5种情况可能导致无应答：

* 总线上没有报文中所指定地址的设备不存在。
* 接收器件尚未准备好与主机的通信。
* 接收器件无法解析读取的数据。
* 接收器件无法收取更多的数据，比如程序或者芯片内置缓冲区已经满了。
* 主机作为接收器时，在读取从机发出的最后一个字节数据后，发出NACK通知从发送器释放数据线SDA，以便主机发起结束或重传指令。

主机作为发送器和接收器在写和读情况下的数据格式：

### 重复开始信号

主设备可以发起多个开始信号来完成数据的传输，只要不发停止信号，总线上的其他主设备就不能占据这条总线，有时候发送完一组数据后，希望重新发数据，所以就有了重复开始信号。重复的开始信号为，**SDA在SCL低电平时拉高，然后SCL拉高**。重复开始条件的传输时序如下图所示：

![重复开始条件的传输时序](/images/i2c/restart.jpg)

## 时钟同步和仲裁

I2C的一大特点是可以在同一条总线上接多个主机。两个及以上的主机同时发起传输请求时，需要通过某种机制确定哪个主机获得总线的使用权；另外，每个主机都独立产生时钟，时钟速率可能千差万别，这也需要某种机制解决时钟速率不一致的问题。这种机制就是时钟同步（Clock Synchronization）和仲裁（Arbitration）。在单主机的I2C系统中，不需要时钟同步和仲裁。

### 时钟同步

每个I2C的主机内部都有两个计数器，分别计数SCL上高电平和低电平的时间。如果总线上只有一个主机，则这两个计数器的值取决于系统时钟速率。当多个主机存在时，不同设备的计数器速度可能不一致，因此涉及时钟同步的概念。

时钟同步是通过I2C接口的“线与”逻辑实现的。SCL信号线由高变低时，所有连接在SCL上的主机都开始计数低电平的时间（低电平计数器复位），由线与的逻辑可知：只有当SCL总线上所有主机的时钟输出端都为高时，SCL总线才会由低变高。SCL的低电平时间由总线上低电平时间最长的主机决定。时钟端口先跳变为高的其它主机进入等待状态。这样所有主机的时钟输出和SCL线上的状态保持相同；当SCL由低变高后，所有主机（高电平计数器）开始计数SCL高电平的时间；最早由高跳变到低的主机再次将SCL拉低。通过这种方式产生的同步时钟：其低电平时间是所有主机时钟中最长的低电平时间，其高电平时间是所有主机时钟中最短的高电平时间。

![仲裁阶段的时钟同步](/images/i2c/clock_sync.png)

### 仲裁

当总线上有一个以上的主机时，协议通过仲裁的方法确定哪个主机获得总线的使用权。从机不参与仲裁的过程。

当总线处于空闲状态时，在最小的保持时间内，多个主机都可能发起开始条件在总线上传输数据。仲裁用来判断哪个主机的传输可以正常进行。

仲裁是按位进行的。仲裁开始时，对于每一位数据，SCL为高时，每个主机都检测SDA上的数据是否和自己发送的数据相同。可能需要进行多个位的比较，主机才开始检测到SDA上数据和自己发送的不一致。实际上，只要SDA上的数据和主机发送的数据一致，这些主机就可以将数据一致发送下去。当主机发送为HIGH，检测SDA上电平却为LOW，那么该主机就在仲裁中失去主控权，并将其SDA输出关闭。余下的主机获得总线控制权并继续数据的传输。如图8，当主机1在检测到SDA数据和它自身的输出DATA1不一致时，将自动关闭DATA1的输出，停止向总线上发送数据。

由此可见，在仲裁过程中胜出的主机是没有丢失数据的。在仲裁中失去总线控制权的主机在本次字节传输结束后继续产生时钟，并在总线空闲时开始上次数据的重传。如果同一个器件可以工作在主从两种模式，它在仲裁过程中失去总线控制权，那么有可能是仲裁胜出的主机将要访问该器件，该器件应该立即切换到从机模式。

![两个主机的仲裁过程](/images/i2c/arbitration.png)

从上面的原理分析可知，I2C不存在核心主机，是没有优先级的概念的。总线的控制权仅取决于主机在SDA上的竞争（SDA包含地址和数据）。

在仲裁过程中，存在以下未定条件会导致不可预期的结果：

* 主机1在主机2发送数据的过程中发出重复开始条件
* 主机1在主机2发送数据的过程中发出结束条件
* 主机1在主机发出结束条件的过程中发出重复开始条件

### 时钟拉伸

如果主设备发送的速度比从设备接收的速度快，因为是同步传输，可能就会出现问题，这时候，从设备可以通过控制时钟线，要求主设备线暂停传输，这就叫时钟拉伸(clock stretching)。

时钟拉伸通过拉低SCL延迟数据的传输。从机在主机释放SCL后，将SCL主动拉低并保持，此时主机停止在SCL上产生脉冲以及在SDA上发送数据，直到slave释放SCL，让SCL变成高电平。之后，主机便可以继续正常的数据传输了。可见时钟拉伸实际上是利用了时钟同步的机制，只是时钟由从机产生。

时钟拉伸是可选功能，实际上许多从机不包括SCL驱动器，因此也无法拉伸时钟。

包含时钟拉伸的I2C数据传输时序图为：

## 地址模式

### 7位地址

开始条件后的第一个字节包括寻址的从机地址和数据方向控制位R/W：

* 0 主机写数据
* 1 主机读数据

由读写位的特点可知对于I2C总线上的第一个字节，读操作都是奇数，写操作是偶数。有的厂商提供的是8位地址（包括读写位），这样对于读写会有两个不同的地址。更合理的办法是直接提供唯一的7位地址。如图所示：

![7位 vs 8位地址](/images/i2c/slave-address.png)

主机发送结束条件（P）终止一次传输。主机也可以通过发起重复开始条件（Sr）进行一次新的传输，而不需要先产生结束条件（P）。在一次传输过程中，可能存在多种读写组合，包括：

* 主机作为发送，向从机发送（写）数据，传输的方向不变；

![7位地址主发从收模式](/images/i2c/tu10.png)

* 主机发送开始条件（S）以及其后的第一个字节，立即改为从总线上读取状态。收到从机的应答（ACK）后，主机由主发模式切换到主收模式，从机由从收模式切换到从发模式。第一个应答是从机发出的。主机先发送NACK，再发送结束条件（P）结束本次传输；

![主机在第一个字节后立即读取从机内容](/images/i2c/tu11.png)

![混合模式](/images/i2c/tu12.png)

### 10位地址

任何I2C设备都有一个7位地址，理论上，现实中只能有127种不同的IIC设备。实际上，已有IIC的设备种类远远多于这个限制，在一条总线上出现相同的地址的IIC设备的概率相当高。为了突破这个限制，很多设备使用了双重地址，7位地址加引脚地址。IIC 标准也预知了这种限制，提出10位的地址方案。

在10-bit地址的I2C系统中，需要两帧来传输slave的地址。第一个帧的前**5个bit固定为b11110**，后接slave地址的高2位，第8位仍然是R/W位，接着是一个ACK位，然后再发送另外8bit的地址，发送完后从设备会给出应答。

![10位地址](/images/i2c/10-addr.bmp)

![主发送器寻址从接收器](/images/i2c/tu13.png)

主接收器读取10位地址的从发送器发送的数据。数据传送方向在第二个R/W后发生改变。如图15所示，A2之前的操作和主发送器向从接收器写数据没有区别。通过Sr，匹配地址的从机得知它就是被寻址的设备，接下来从机检测Sr后的七个比特是否和先前START后的七比特一致（1111 0XX），并检测第八位（R/W）是否为1。如果是，则从机据此判断它被寻址并将要作为发送器往总线上发送数据，此时从机产生响应A3。从机一直占用总线，直到接收到STOP或Sr指向另一个从机地址。收到Sr信号后，所有从机都会对比Sr后第一个字节的前七位（1111 0XX），并检测该字节的第八位（R/W）。对于10位地址设备R/W=1，对于7位地址设备，地址（1111 0XX）不匹配，因此这些设备都不会响应Sr，不会被寻址。

![主接收器寻址从发送器](/images/i2c/tu14.png)

### 保留地址

| 设备地址 | 读写位 | 描述                 |
| :------- | :----- | :------------------- |
| 0000 000 | 0      | 广播地址             |
| 0000 000 | 1      | 启动字节             |
| 0000 001 | X      | CBUS 地址            |
| 0000 010 | X      | 预留给不同的总线格式 |
| 0000 011 | X      | 预留未来扩展使用     |
| 0000 1XX | 1      | Hs-mode 主代码       |
| 1111 1XX | 1      | 设备 ID              |
| 1111 0XX | X      | 10 位从地址          |

### 通用广播地址

通用广播地址是为了寻址总线上所有设备。如果一个设备不需要使用广播功能，可以不响应广播。如果设备需要使用广播功能，则它在检测到广播地址后发送响应，并作为从接收器读取总线上发送的数据。主机不知道总线上有多少从机发送响应。总线上所有可以响应广播的从机读取广播地址后的第二个及后面的字节。不能处理这些广播数据的从机通过不发送响应的方式忽略它。同样地，如果有一个或一个以上的从机发送响应，则主机就检测不到总线上其它没有响应的设备。广播消息的含义总是定义在第二个字节。

![广播消息格式](/images/i2c/tu15.png)

有两种可能情况：

* 最低位“B”为0
* 最低位“B”为1

**“B”为0**，第二个字节包括以下定义：

* **0000 0110（06h）**：复位并通过硬件写内容到从机的可编程部分。所有可以响应此类广播的从机，收到此两字节后，进行复位并进入它们地址的可编程部分。注意确保设备在加电后不会将SDA或SCL拉低，因为这些低电平会阻塞总线；
* **0000 0100（04h）**：通过硬件写内容到从机的可编程部分，作用类似（06h），但设备不会复位；
* **0000 0000（00h）**：这个不应该作为第二个字节用。

编程时序参考相应设备的DATASHEET。

**“B”为1**，两字节广播定义为“硬件广播”。主机（如键盘扫描器）在编程后，可以发送既定的从机地址到总线上，构成两字节序列的“硬件广播”。既然主机可能并不知道总线上从机的地址，它只能通过硬件广播的方式，将自身地址通知给系统。

![主发送器的数据传输格式](/images/i2c/tu16.png)

硬件广播的第二个字节的前七位包括主机的地址。总线上的智能设备如微控制器，读取此地址并接收主机发送的其它信息。如果主机也可以作为从机使用，则以上读取的主机地址实际上也就是（切换主从模式后的）从机地址。

在系统中，一种可能是系统复位后设备由主机发送模式切换到从机接收模式，这时由系统主机先告诉硬件主机数据应送往的从机地址，这样当硬件主机发送数据时就可以直接向指定从机地址发送数据了。

## 软件复位

通用广播地址0000 0000后发送0000 0110（06h）可以使总线上设备进入复位过程。该功能是可选的，所有预留该功能的设备在收到该两字节序列（00 06h）后，开始响应（复位），并进入它们地址的可编程部分。注意确保设备在加电后不会将SDA或SCL拉低，因为这些低电平会阻塞总线。

## 设备号

设备号由三个字节（24bit）组成，包括以下信息：

* 12位厂商编号，每个厂商具有唯一的编号（如NXP）；
* 9位设备编号，由厂商自定义（如PCA9698）；
* 3位版本号，由厂商自定义（如RevX）

![设备号编码规则](/images/i2c/manufacturer_id.png)

## 电平转换

![分立电路实现的I2C双向电平转换](/images/i2c/i2c_level_shift.png)
