TimeQuest Timing Analyzer report for UART_PORT
Sun Jan 03 21:54:13 2021
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; UART_PORT                                           ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 250.75 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.988 ; -102.593           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -87.759                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.988 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.930      ;
; -2.988 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.930      ;
; -2.929 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.871      ;
; -2.929 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.871      ;
; -2.922 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.864      ;
; -2.922 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.864      ;
; -2.874 ; uart_rx:UART_RX|cnt0[3]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.816      ;
; -2.874 ; uart_rx:UART_RX|cnt0[3]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.816      ;
; -2.798 ; uart_rx:UART_RX|cnt0[12] ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.742      ;
; -2.798 ; uart_rx:UART_RX|cnt0[12] ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.742      ;
; -2.767 ; uart_rx:UART_RX|cnt0[9]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.709      ;
; -2.767 ; uart_rx:UART_RX|cnt0[9]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.709      ;
; -2.736 ; uart_tx:UART_TX|cnt0[10] ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.656      ;
; -2.717 ; uart_tx:UART_TX|cnt0[6]  ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.637      ;
; -2.689 ; uart_tx:UART_TX|cnt0[9]  ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.609      ;
; -2.688 ; uart_rx:UART_RX|cnt0[5]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.630      ;
; -2.688 ; uart_rx:UART_RX|cnt0[5]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.630      ;
; -2.683 ; uart_tx:UART_TX|cnt0[9]  ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.679 ; uart_tx:UART_TX|cnt0[8]  ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.599      ;
; -2.673 ; uart_tx:UART_TX|cnt0[8]  ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.593      ;
; -2.670 ; uart_tx:UART_TX|cnt0[10] ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_tx:UART_TX|cnt0[10] ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_tx:UART_TX|cnt0[10] ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.661 ; uart_rx:UART_RX|cnt0[0]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.603      ;
; -2.661 ; uart_rx:UART_RX|cnt0[0]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.603      ;
; -2.655 ; uart_tx:UART_TX|cnt0[9]  ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.575      ;
; -2.655 ; uart_tx:UART_TX|cnt0[9]  ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.575      ;
; -2.655 ; uart_tx:UART_TX|cnt0[9]  ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.575      ;
; -2.651 ; uart_tx:UART_TX|cnt0[6]  ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.571      ;
; -2.651 ; uart_tx:UART_TX|cnt0[6]  ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.571      ;
; -2.651 ; uart_tx:UART_TX|cnt0[6]  ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.571      ;
; -2.645 ; uart_tx:UART_TX|cnt0[8]  ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.565      ;
; -2.645 ; uart_tx:UART_TX|cnt0[8]  ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.565      ;
; -2.645 ; uart_tx:UART_TX|cnt0[8]  ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.565      ;
; -2.607 ; uart_tx:UART_TX|cnt0[4]  ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.527      ;
; -2.575 ; uart_rx:UART_RX|cnt0[6]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.519      ;
; -2.575 ; uart_rx:UART_RX|cnt0[6]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.519      ;
; -2.541 ; uart_tx:UART_TX|cnt0[4]  ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; uart_tx:UART_TX|cnt0[4]  ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; uart_tx:UART_TX|cnt0[4]  ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.523 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.897      ;
; -2.523 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.897      ;
; -2.518 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.892      ;
; -2.518 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.892      ;
; -2.517 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.891      ;
; -2.516 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.890      ;
; -2.509 ; uart_tx:UART_TX|cnt0[12] ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.429      ;
; -2.505 ; uart_tx:UART_TX|cnt1[0]  ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.424      ;
; -2.497 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.894      ;
; -2.497 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.894      ;
; -2.493 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.867      ;
; -2.493 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.867      ;
; -2.492 ; uart_rx:UART_RX|cnt0[1]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.434      ;
; -2.492 ; uart_rx:UART_RX|cnt0[1]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.434      ;
; -2.492 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.889      ;
; -2.492 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.889      ;
; -2.491 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.888      ;
; -2.490 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.887      ;
; -2.488 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.862      ;
; -2.488 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.862      ;
; -2.487 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.861      ;
; -2.486 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.373      ; 3.860      ;
; -2.480 ; uart_tx:UART_TX|cnt0[11] ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.400      ;
; -2.474 ; uart_tx:UART_TX|cnt0[11] ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.394      ;
; -2.472 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.869      ;
; -2.472 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.869      ;
; -2.468 ; uart_tx:UART_TX|cnt0[1]  ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.388      ;
; -2.467 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.864      ;
; -2.467 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.864      ;
; -2.466 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.863      ;
; -2.465 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.862      ;
; -2.463 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.860      ;
; -2.463 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.860      ;
; -2.458 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.855      ;
; -2.458 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.855      ;
; -2.457 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.854      ;
; -2.456 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.853      ;
; -2.446 ; uart_tx:UART_TX|cnt0[11] ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.366      ;
; -2.446 ; uart_tx:UART_TX|cnt0[11] ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.366      ;
; -2.446 ; uart_tx:UART_TX|cnt0[11] ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.366      ;
; -2.439 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|cnt1[2]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.381      ;
; -2.422 ; uart_rx:UART_RX|cnt0[1]  ; uart_rx:UART_RX|cnt0[12]   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.340      ;
; -2.410 ; uart_tx:UART_TX|cnt0[12] ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.330      ;
; -2.408 ; uart_rx:UART_RX|cnt0[8]  ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.350      ;
; -2.408 ; uart_rx:UART_RX|cnt0[8]  ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.350      ;
; -2.400 ; uart_tx:UART_TX|cnt0[1]  ; uart_tx:UART_TX|cnt0[12]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.320      ;
; -2.397 ; uart_rx:UART_RX|cnt1[0]  ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.316      ;
; -2.364 ; uart_tx:UART_TX|cnt0[10] ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.284      ;
; -2.364 ; uart_rx:UART_RX|cnt0[11] ; uart_rx:UART_RX|cnt1[2]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.306      ;
; -2.357 ; uart_rx:UART_RX|cnt0[7]  ; uart_rx:UART_RX|cnt1[2]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.299      ;
; -2.347 ; uart_rx:UART_RX|cnt1[3]  ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.266      ;
; -2.345 ; uart_tx:UART_TX|cnt0[7]  ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.265      ;
; -2.344 ; uart_tx:UART_TX|cnt0[12] ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.264      ;
; -2.344 ; uart_tx:UART_TX|cnt0[12] ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.264      ;
; -2.344 ; uart_tx:UART_TX|cnt0[12] ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.264      ;
; -2.341 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|cnt0[4]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.259      ;
; -2.340 ; uart_rx:UART_RX|cnt0[10] ; uart_rx:UART_RX|cnt0[6]    ; clk          ; clk         ; 1.000        ; -0.083     ; 3.258      ;
; -2.339 ; uart_tx:UART_TX|cnt0[7]  ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.259      ;
; -2.335 ; uart_tx:UART_TX|cnt1[1]  ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.254      ;
; -2.330 ; uart_tx:UART_TX|cnt0[2]  ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.250      ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_rx:UART_RX|rx_data[6]   ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:UART_RX|rx_data[5]   ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:UART_RX|rx_data[4]   ; uart_rx:UART_RX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:UART_RX|rx_data[2]   ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:UART_RX|rx_data[1]   ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:UART_RX|rx_data[0]   ; uart_rx:UART_RX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|cnt1[1]      ; uart_tx:UART_TX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:UART_RX|rx_data[3]   ; uart_rx:UART_RX|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|uart_tx      ; uart_tx:UART_TX|uart_tx      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|add_flag     ; uart_tx:UART_TX|add_flag     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:UART_TX|cnt1[2]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:UART_RX|rx_data[7]   ; uart_rx:UART_RX|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|flag_add     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.644 ; uart_rx:UART_RX|uart_sync[0] ; uart_rx:UART_RX|uart_sync[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.708 ; uart_rx:UART_RX|uart_sync[1] ; uart_rx:UART_RX|uart_sync[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.742 ; uart_tx:UART_TX|cnt0[11]     ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.743 ; uart_tx:UART_TX|cnt0[9]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; uart_rx:UART_RX|cnt0[1]      ; uart_rx:UART_RX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.748 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.760 ; uart_tx:UART_TX|cnt0[1]      ; uart_tx:UART_TX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.762 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_rx:UART_RX|cnt0[11]     ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_rx:UART_RX|cnt0[9]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_tx:UART_TX|cnt0[2]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.766 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[4]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.061      ;
; 0.779 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.786 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.080      ;
; 0.798 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.091      ;
; 0.802 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.869 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.163      ;
; 0.886 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.556      ; 1.654      ;
; 0.888 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.556      ; 1.656      ;
; 0.888 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.556      ; 1.656      ;
; 0.890 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.556      ; 1.658      ;
; 0.967 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.261      ;
; 0.998 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.292      ;
; 0.999 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.293      ;
; 1.023 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.316      ;
; 1.037 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.328      ;
; 1.071 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.365      ;
; 1.098 ; uart_rx:UART_RX|cnt0[1]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.102 ; uart_rx:UART_RX|uart_sync[2] ; uart_rx:UART_RX|flag_add     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.106 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.109 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.115 ; uart_tx:UART_TX|cnt0[1]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.117 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.128 ; uart_rx:UART_RX|cnt0[10]     ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.421      ;
; 1.133 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.146 ; uart_tx:UART_TX|cnt0[3]      ; uart_tx:UART_TX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.440      ;
; 1.150 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.104      ; 1.466      ;
; 1.161 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.104      ; 1.477      ;
; 1.195 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.556      ; 1.963      ;
; 1.195 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.556      ; 1.963      ;
; 1.229 ; uart_tx:UART_TX|cnt0[9]      ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.230 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.230 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.231 ; uart_tx:UART_TX|cnt0[3]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.239 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.533      ;
; 1.247 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.248 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; uart_rx:UART_RX|cnt0[9]      ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; uart_rx:UART_RX|cnt0[3]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.251 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.544      ;
; 1.251 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.544      ;
; 1.251 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.544      ;
; 1.252 ; uart_tx:UART_TX|cnt1[1]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.545      ;
; 1.257 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.262 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.556      ;
; 1.265 ; uart_tx:UART_TX|cnt0[2]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.279 ; uart_tx:UART_TX|cnt0[12]     ; uart_tx:UART_TX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.572      ;
; 1.280 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.573      ;
; 1.282 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.576      ;
; 1.296 ; uart_rx:UART_RX|cnt0[12]     ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.589      ;
; 1.300 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.556      ; 2.068      ;
; 1.300 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.556      ; 2.068      ;
; 1.301 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.556      ; 2.069      ;
; 1.302 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.556      ; 2.070      ;
; 1.304 ; uart_rx:UART_RX|cnt0[3]      ; uart_rx:UART_RX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.597      ;
; 1.307 ; uart_tx:UART_TX|cnt0[4]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.307 ; uart_rx:UART_RX|cnt0[10]     ; uart_rx:UART_RX|cnt0[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.315 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.609      ;
; 1.319 ; uart_rx:UART_RX|cnt0[6]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.083      ; 1.614      ;
; 1.324 ; uart_tx:UART_TX|cnt1[2]      ; uart_tx:UART_TX|uart_tx      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.617      ;
; 1.338 ; uart_tx:UART_TX|cnt0[10]     ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.631      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|flag_add        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|add_flag        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[8] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[9] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|uart_tx         ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[0]      ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[1]      ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[2]      ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[4]      ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[5]      ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[6]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[0]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[11]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[1]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[2]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[3]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[5]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[7]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[8]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[9]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[0]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[1]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[3]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[1] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[2] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[3] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[4] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[5] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[6] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[7] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[8] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[9] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|add_flag        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[10]        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[12]        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[4]         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[6]         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[2]         ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|uart_tx         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[0]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[1]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[2]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[3]         ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[3]      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[0]         ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[10]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[11]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_uart     ; clk        ; 3.103 ; 3.382 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.614 ; 2.770 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.569 ; 2.735 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 1.957 ; 2.221 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.464 ; 2.646 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.425 ; 2.637 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 2.035 ; 2.247 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 2.023 ; 2.229 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 2.614 ; 2.770 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 2.295 ; 2.499 ; Rise       ; clk             ;
; tx_vld      ; clk        ; 3.483 ; 3.702 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_uart     ; clk        ; -1.839 ; -2.116 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.510 ; -1.744 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -2.098 ; -2.257 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.510 ; -1.763 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.981 ; -2.144 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.964 ; -2.164 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -1.569 ; -1.761 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -1.557 ; -1.744 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -2.141 ; -2.291 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -1.835 ; -2.030 ; Rise       ; clk             ;
; tx_vld      ; clk        ; -1.927 ; -2.135 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 7.979 ; 7.867 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.629 ; 7.523 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 7.532 ; 7.396 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.522 ; 7.394 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 6.783 ; 6.701 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.979 ; 7.867 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.648 ; 7.537 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 7.527 ; 7.402 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.346 ; 7.269 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 6.918 ; 7.062 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 6.553 ; 6.472 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.365 ; 7.261 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 7.272 ; 7.139 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.262 ; 7.137 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 6.553 ; 6.472 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.700 ; 7.591 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.383 ; 7.275 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 7.266 ; 7.145 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.093 ; 7.017 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 6.681 ; 6.821 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 266.38 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.754 ; -90.594           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -87.759                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+---------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.754 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.704      ;
; -2.754 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.704      ;
; -2.656 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.606      ;
; -2.656 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.606      ;
; -2.641 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.591      ;
; -2.641 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.591      ;
; -2.587 ; uart_rx:UART_RX|cnt0[3]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.537      ;
; -2.587 ; uart_rx:UART_RX|cnt0[3]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.537      ;
; -2.508 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.458      ;
; -2.508 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.458      ;
; -2.478 ; uart_rx:UART_RX|cnt0[12]        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.051     ; 3.429      ;
; -2.478 ; uart_rx:UART_RX|cnt0[12]        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.051     ; 3.429      ;
; -2.458 ; uart_rx:UART_RX|cnt0[0]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.408      ;
; -2.458 ; uart_rx:UART_RX|cnt0[0]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.408      ;
; -2.433 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.362      ;
; -2.431 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.360      ;
; -2.429 ; uart_rx:UART_RX|cnt0[5]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.379      ;
; -2.429 ; uart_rx:UART_RX|cnt0[5]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.379      ;
; -2.425 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.354      ;
; -2.423 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.352      ;
; -2.416 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.346      ;
; -2.416 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.346      ;
; -2.416 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.346      ;
; -2.408 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.338      ;
; -2.408 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.338      ;
; -2.408 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.338      ;
; -2.372 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.372 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.301      ;
; -2.357 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.357 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.357 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.357 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.357 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.357 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.345 ; uart_rx:UART_RX|cnt0[6]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.051     ; 3.296      ;
; -2.345 ; uart_rx:UART_RX|cnt0[6]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.051     ; 3.296      ;
; -2.329 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.691      ;
; -2.329 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.691      ;
; -2.324 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.686      ;
; -2.324 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.686      ;
; -2.323 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.685      ;
; -2.323 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.685      ;
; -2.319 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.703      ;
; -2.319 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.703      ;
; -2.314 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.698      ;
; -2.314 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.698      ;
; -2.313 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.697      ;
; -2.313 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.697      ;
; -2.297 ; uart_rx:UART_RX|cnt0[1]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.247      ;
; -2.297 ; uart_rx:UART_RX|cnt0[1]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.247      ;
; -2.295 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.657      ;
; -2.295 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.657      ;
; -2.290 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.652      ;
; -2.290 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.652      ;
; -2.289 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.651      ;
; -2.289 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.651      ;
; -2.275 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.204      ;
; -2.264 ; uart_tx:UART_TX|cnt1[0]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.192      ;
; -2.260 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.190      ;
; -2.260 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.190      ;
; -2.260 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.190      ;
; -2.259 ; uart_tx:UART_TX|cnt0[11]        ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.188      ;
; -2.257 ; uart_tx:UART_TX|cnt0[11]        ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.186      ;
; -2.245 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.174      ;
; -2.242 ; uart_tx:UART_TX|cnt0[11]        ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; uart_tx:UART_TX|cnt0[11]        ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; uart_tx:UART_TX|cnt0[11]        ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.238 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.622      ;
; -2.238 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.622      ;
; -2.233 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.617      ;
; -2.233 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.617      ;
; -2.232 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.616      ;
; -2.232 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.616      ;
; -2.227 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[2]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.177      ;
; -2.224 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.608      ;
; -2.224 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.608      ;
; -2.219 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.603      ;
; -2.219 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.603      ;
; -2.218 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.602      ;
; -2.218 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.602      ;
; -2.201 ; uart_rx:UART_RX|cnt0[8]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.151      ;
; -2.201 ; uart_rx:UART_RX|cnt0[8]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.151      ;
; -2.192 ; uart_tx:UART_TX|cnt0[1]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.121      ;
; -2.160 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.088      ;
; -2.150 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.052     ; 3.100      ;
; -2.134 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.063      ;
; -2.130 ; uart_tx:UART_TX|cnt0[7]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.059      ;
; -2.129 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|cnt1[2]    ; clk          ; clk         ; 1.000        ; -0.052     ; 3.079      ;
; -2.128 ; uart_tx:UART_TX|cnt0[7]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.057      ;
; -2.126 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.054      ;
; -2.125 ; uart_tx:UART_TX|tx_data_temp[3] ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.053      ;
; -2.123 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.485      ;
; -2.123 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.485      ;
; -2.119 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.049      ;
; -2.119 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.049      ;
; -2.119 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.049      ;
; -2.119 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.503      ;
; -2.119 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.382      ; 3.503      ;
; -2.118 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.480      ;
; -2.118 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.360      ; 3.480      ;
+--------+---------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart_rx:UART_RX|rx_data[6]   ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:UART_RX|rx_data[5]   ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:UART_RX|rx_data[4]   ; uart_rx:UART_RX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:UART_RX|rx_data[2]   ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:UART_RX|rx_data[1]   ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:UART_RX|rx_data[0]   ; uart_rx:UART_RX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; uart_rx:UART_RX|rx_data[3]   ; uart_rx:UART_RX|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_rx:UART_RX|rx_data[7]   ; uart_rx:UART_RX|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|flag_add     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|uart_tx      ; uart_tx:UART_TX|uart_tx      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|add_flag     ; uart_tx:UART_TX|add_flag     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|cnt1[1]      ; uart_tx:UART_TX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|cnt1[2]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.600 ; uart_rx:UART_RX|uart_sync[0] ; uart_rx:UART_RX|uart_sync[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.656 ; uart_rx:UART_RX|uart_sync[1] ; uart_rx:UART_RX|uart_sync[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.690 ; uart_tx:UART_TX|cnt0[11]     ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; uart_rx:UART_RX|cnt0[1]      ; uart_rx:UART_RX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; uart_tx:UART_TX|cnt0[9]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.695 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.704 ; uart_tx:UART_TX|cnt0[1]      ; uart_tx:UART_TX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.708 ; uart_rx:UART_RX|cnt0[11]     ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_rx:UART_RX|cnt0[9]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; uart_tx:UART_TX|cnt0[2]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.719 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.724 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.991      ;
; 0.724 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.992      ;
; 0.726 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.993      ;
; 0.734 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.747 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.015      ;
; 0.751 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.019      ;
; 0.758 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.478      ;
; 0.760 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.480      ;
; 0.785 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.505      ;
; 0.788 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.508      ;
; 0.811 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.079      ;
; 0.901 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.170      ;
; 0.931 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.200      ;
; 0.931 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.198      ;
; 0.932 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.201      ;
; 0.962 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 1.000 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.269      ;
; 1.012 ; uart_rx:UART_RX|uart_sync[2] ; uart_rx:UART_RX|flag_add     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; uart_rx:UART_RX|cnt0[1]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.020 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.310      ;
; 1.026 ; uart_tx:UART_TX|cnt0[1]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.029 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; uart_rx:UART_RX|cnt0[10]     ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.044 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.049 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.339      ;
; 1.060 ; uart_tx:UART_TX|cnt0[3]      ; uart_tx:UART_TX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.067 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.787      ;
; 1.068 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.788      ;
; 1.111 ; uart_tx:UART_TX|cnt0[9]      ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.379      ;
; 1.114 ; uart_tx:UART_TX|cnt0[3]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.382      ;
; 1.114 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.382      ;
; 1.115 ; uart_tx:UART_TX|cnt1[1]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.382      ;
; 1.116 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.120 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.122 ; uart_rx:UART_RX|cnt0[3]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.390      ;
; 1.127 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; uart_rx:UART_RX|cnt0[9]      ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.137 ; uart_tx:UART_TX|cnt0[12]     ; uart_tx:UART_TX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.141 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.149 ; uart_rx:UART_RX|cnt0[12]     ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; uart_tx:UART_TX|cnt0[2]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.161 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.881      ;
; 1.162 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.882      ;
; 1.162 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.882      ;
; 1.163 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.163 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.163 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.163 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.525      ; 1.883      ;
; 1.165 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.433      ;
; 1.169 ; uart_tx:UART_TX|cnt0[4]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.437      ;
; 1.172 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.441      ;
; 1.175 ; uart_tx:UART_TX|cnt1[2]      ; uart_tx:UART_TX|uart_tx      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.443      ;
; 1.176 ; uart_rx:UART_RX|cnt0[6]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.445      ;
; 1.186 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.455      ;
; 1.195 ; uart_rx:UART_RX|cnt0[4]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.464      ;
; 1.195 ; uart_tx:UART_TX|cnt0[10]     ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.463      ;
; 1.196 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.465      ;
; 1.196 ; uart_tx:UART_TX|cnt0[6]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.464      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|flag_add        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|add_flag        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[8] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[9] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; uart_tx:UART_TX|uart_tx         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[0]      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[1]      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[2]      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[4]      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[5]      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[6]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[0]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[11]        ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[1]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[2]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[3]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[5]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[7]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[8]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[9]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[0]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[1]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[3]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[1] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[2] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[3] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[4] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[5] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[6] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[7] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[8] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[9] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|add_flag        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[10]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[12]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[4]         ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[6]         ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[2]         ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|uart_tx         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[0]         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[1]         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[2]         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[3]         ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[3]      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[0]         ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[10]        ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[11]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_uart     ; clk        ; 2.810 ; 2.863 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.337 ; 2.328 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.289 ; 2.299 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 1.689 ; 1.848 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.211 ; 2.204 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.157 ; 2.217 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 1.780 ; 1.849 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 1.767 ; 1.837 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 2.337 ; 2.328 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 2.019 ; 2.092 ; Rise       ; clk             ;
; tx_vld      ; clk        ; 3.155 ; 3.184 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_uart     ; clk        ; -1.635 ; -1.714 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -1.291 ; -1.409 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.867 ; -1.878 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.291 ; -1.445 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.777 ; -1.762 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -1.743 ; -1.799 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -1.363 ; -1.421 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -1.350 ; -1.409 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -1.913 ; -1.906 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -1.608 ; -1.679 ; Rise       ; clk             ;
; tx_vld      ; clk        ; -1.710 ; -1.752 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 7.329 ; 7.122 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 6.985 ; 6.817 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 6.896 ; 6.699 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 6.890 ; 6.698 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 6.174 ; 6.053 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.329 ; 7.122 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.004 ; 6.828 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 6.894 ; 6.703 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 6.710 ; 6.573 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 6.247 ; 6.453 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 5.944 ; 5.826 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 6.724 ; 6.561 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 6.638 ; 6.448 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 6.632 ; 6.447 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 5.944 ; 5.826 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.054 ; 6.854 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 6.743 ; 6.572 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 6.636 ; 6.452 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 6.459 ; 6.326 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 6.014 ; 6.213 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.779 ; -15.657           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -63.827                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+---------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.779 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.741      ;
; -0.779 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.741      ;
; -0.685 ; uart_rx:UART_RX|cnt0[12]        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.648      ;
; -0.685 ; uart_rx:UART_RX|cnt0[12]        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.648      ;
; -0.682 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.644      ;
; -0.682 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.644      ;
; -0.646 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.608      ;
; -0.646 ; uart_rx:UART_RX|cnt0[7]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.608      ;
; -0.631 ; uart_rx:UART_RX|cnt0[3]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.593      ;
; -0.631 ; uart_rx:UART_RX|cnt0[3]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.593      ;
; -0.623 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.574      ;
; -0.616 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.567      ;
; -0.611 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.573      ;
; -0.611 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.573      ;
; -0.596 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.547      ;
; -0.596 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.547      ;
; -0.596 ; uart_tx:UART_TX|cnt0[10]        ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.547      ;
; -0.595 ; uart_rx:UART_RX|cnt0[0]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.557      ;
; -0.595 ; uart_rx:UART_RX|cnt0[0]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.557      ;
; -0.589 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.540      ;
; -0.589 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.540      ;
; -0.589 ; uart_tx:UART_TX|cnt0[6]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.540      ;
; -0.579 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.713      ;
; -0.579 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.713      ;
; -0.573 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.707      ;
; -0.573 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.707      ;
; -0.573 ; uart_rx:UART_RX|cnt0[6]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.536      ;
; -0.573 ; uart_rx:UART_RX|cnt0[6]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.536      ;
; -0.572 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.706      ;
; -0.571 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.705      ;
; -0.559 ; uart_rx:UART_RX|cnt0[5]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.521      ;
; -0.559 ; uart_rx:UART_RX|cnt0[5]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.521      ;
; -0.557 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.508      ;
; -0.552 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.686      ;
; -0.552 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.686      ;
; -0.546 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.680      ;
; -0.546 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.680      ;
; -0.545 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.679      ;
; -0.544 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.495      ;
; -0.544 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[2]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.506      ;
; -0.544 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.678      ;
; -0.531 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.677      ;
; -0.531 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.677      ;
; -0.530 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.481      ;
; -0.530 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.481      ;
; -0.530 ; uart_tx:UART_TX|cnt0[4]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.481      ;
; -0.530 ; uart_tx:UART_TX|cnt1[0]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_rx:UART_RX|cnt0[1]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.492      ;
; -0.530 ; uart_rx:UART_RX|cnt0[1]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.492      ;
; -0.527 ; uart_rx:UART_RX|cnt1[0]         ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.525 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.671      ;
; -0.525 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.671      ;
; -0.524 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.475      ;
; -0.524 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.670      ;
; -0.523 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.669      ;
; -0.508 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt0[4]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.458      ;
; -0.508 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt0[6]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.458      ;
; -0.504 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.025     ; 1.466      ;
; -0.500 ; uart_rx:UART_RX|cnt1[3]         ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.450      ;
; -0.498 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; uart_tx:UART_TX|cnt0[9]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.449      ;
; -0.497 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.448      ;
; -0.497 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|cnt1[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.448      ;
; -0.497 ; uart_tx:UART_TX|cnt0[8]         ; uart_tx:UART_TX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.448      ;
; -0.494 ; uart_rx:UART_RX|flag_add        ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.457      ;
; -0.494 ; uart_rx:UART_RX|flag_add        ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.457      ;
; -0.487 ; uart_rx:UART_RX|cnt0[1]         ; uart_rx:UART_RX|cnt0[12]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.437      ;
; -0.479 ; uart_rx:UART_RX|cnt0[11]        ; uart_rx:UART_RX|rx_data[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.441      ;
; -0.477 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.428      ;
; -0.476 ; uart_tx:UART_TX|cnt0[1]         ; uart_tx:UART_TX|cnt0[12]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.427      ;
; -0.471 ; uart_tx:UART_TX|cnt0[1]         ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.469 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.615      ;
; -0.469 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.615      ;
; -0.467 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.466 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.600      ;
; -0.466 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.600      ;
; -0.465 ; uart_tx:UART_TX|tx_data_temp[3] ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.415      ;
; -0.464 ; uart_tx:UART_TX|cnt0[2]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.415      ;
; -0.463 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.609      ;
; -0.463 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.609      ;
; -0.462 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.608      ;
; -0.461 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[4] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.607      ;
; -0.461 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[0] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.607      ;
; -0.461 ; uart_rx:UART_RX|cnt0[10]        ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.607      ;
; -0.460 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.594      ;
; -0.460 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.594      ;
; -0.459 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.593      ;
; -0.458 ; uart_tx:UART_TX|cnt0[11]        ; uart_tx:UART_TX|uart_tx    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.409      ;
; -0.458 ; uart_rx:UART_RX|cnt1[1]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.592      ;
; -0.455 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[6] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.601      ;
; -0.455 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.601      ;
; -0.454 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[5] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.600      ;
; -0.453 ; uart_tx:UART_TX|cnt0[1]         ; uart_tx:UART_TX|add_flag   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:UART_RX|cnt0[9]         ; uart_rx:UART_RX|rx_data[1] ; clk          ; clk         ; 1.000        ; 0.159      ; 1.599      ;
; -0.451 ; uart_rx:UART_RX|cnt0[4]         ; uart_rx:UART_RX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.414      ;
; -0.451 ; uart_rx:UART_RX|cnt0[4]         ; uart_rx:UART_RX|cnt1[0]    ; clk          ; clk         ; 1.000        ; -0.024     ; 1.414      ;
; -0.450 ; uart_tx:UART_TX|cnt0[12]        ; uart_tx:UART_TX|cnt1[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.401      ;
+--------+---------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_rx:UART_RX|rx_data[6]   ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:UART_RX|rx_data[5]   ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:UART_RX|rx_data[4]   ; uart_rx:UART_RX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:UART_RX|rx_data[2]   ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:UART_RX|rx_data[1]   ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:UART_RX|rx_data[0]   ; uart_rx:UART_RX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|cnt1[1]      ; uart_tx:UART_TX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:UART_RX|rx_data[3]   ; uart_rx:UART_RX|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:UART_TX|uart_tx      ; uart_tx:UART_TX|uart_tx      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UART_TX|add_flag     ; uart_tx:UART_TX|add_flag     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UART_TX|cnt1[2]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UART_RX|rx_data[7]   ; uart_rx:UART_RX|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|flag_add     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.255 ; uart_rx:UART_RX|uart_sync[0] ; uart_rx:UART_RX|uart_sync[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.274 ; uart_rx:UART_RX|uart_sync[1] ; uart_rx:UART_RX|uart_sync[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.296 ; uart_tx:UART_TX|cnt0[11]     ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart_tx:UART_TX|cnt0[9]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:UART_RX|cnt0[1]      ; uart_rx:UART_RX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; uart_tx:UART_TX|cnt0[1]      ; uart_tx:UART_TX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[4]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_tx:UART_TX|cnt0[2]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; uart_rx:UART_RX|cnt0[11]     ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:UART_RX|cnt0[9]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.309 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.316 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.325 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.329 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.363 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.365 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.678      ;
; 0.367 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.680      ;
; 0.370 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.683      ;
; 0.372 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.685      ;
; 0.391 ; uart_tx:UART_TX|cnt1[0]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.514      ;
; 0.394 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.395 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.516      ;
; 0.409 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.528      ;
; 0.434 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.555      ;
; 0.447 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_rx:UART_RX|uart_sync[2] ; uart_rx:UART_RX|flag_add     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; uart_rx:UART_RX|cnt0[1]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.452 ; uart_tx:UART_TX|cnt0[1]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; uart_tx:UART_TX|cnt0[3]      ; uart_tx:UART_TX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; uart_rx:UART_RX|cnt0[0]      ; uart_rx:UART_RX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt1[1]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.592      ;
; 0.463 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; uart_rx:UART_RX|cnt0[2]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.598      ;
; 0.468 ; uart_rx:UART_RX|cnt0[10]     ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.489 ; uart_tx:UART_TX|cnt1[1]      ; uart_tx:UART_TX|cnt1[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.609      ;
; 0.506 ; uart_tx:UART_TX|cnt0[12]     ; uart_tx:UART_TX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.509 ; uart_tx:UART_TX|cnt0[9]      ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; uart_tx:UART_TX|cnt0[7]      ; uart_tx:UART_TX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|cnt1[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; uart_rx:UART_RX|cnt0[12]     ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; uart_tx:UART_TX|cnt0[3]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; uart_tx:UART_TX|cnt1[2]      ; uart_tx:UART_TX|uart_tx      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; uart_tx:UART_TX|cnt0[5]      ; uart_tx:UART_TX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.828      ;
; 0.516 ; uart_rx:UART_RX|cnt1[3]      ; uart_rx:UART_RX|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.829      ;
; 0.517 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; uart_rx:UART_RX|flag_add     ; uart_rx:UART_RX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; uart_rx:UART_RX|cnt0[7]      ; uart_rx:UART_RX|cnt0[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; uart_rx:UART_RX|cnt0[9]      ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; uart_rx:UART_RX|cnt0[3]      ; uart_rx:UART_RX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; uart_rx:UART_RX|cnt0[5]      ; uart_rx:UART_RX|cnt0[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; uart_rx:UART_RX|cnt0[3]      ; uart_rx:UART_RX|cnt0[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; uart_tx:UART_TX|cnt0[8]      ; uart_tx:UART_TX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; uart_rx:UART_RX|cnt0[10]     ; uart_rx:UART_RX|cnt0[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; uart_rx:UART_RX|cnt0[8]      ; uart_rx:UART_RX|cnt0[11]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[12]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; uart_tx:UART_TX|cnt0[0]      ; uart_tx:UART_TX|cnt0[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; uart_tx:UART_TX|cnt0[2]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; uart_tx:UART_TX|cnt0[4]      ; uart_tx:UART_TX|cnt0[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; uart_rx:UART_RX|cnt1[0]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.535 ; uart_rx:UART_RX|cnt1[2]      ; uart_rx:UART_RX|cnt1[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.538 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.851      ;
; 0.538 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.851      ;
; 0.539 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.852      ;
; 0.539 ; uart_rx:UART_RX|cnt1[1]      ; uart_rx:UART_RX|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.229      ; 0.852      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|flag_add        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|add_flag        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|cnt1[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|tx_data_temp[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:UART_TX|uart_tx         ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[0]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[1]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[2]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[4]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[5]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[6]      ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[0]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[10]        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[11]        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[12]        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[1]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[2]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[3]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[4]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[5]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[6]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[7]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[8]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt0[9]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|flag_add        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[7]      ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[0]    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[1]    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|uart_sync[2]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[0]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[1]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[2]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|cnt1[3]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:UART_RX|rx_data[3]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|add_flag        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[0]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[10]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[11]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[12]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[1]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[2]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[3]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[4]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[5]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[6]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[7]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx:UART_TX|cnt0[8]         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_uart     ; clk        ; 1.410 ; 2.085 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 1.171 ; 1.751 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 1.163 ; 1.739 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 0.931 ; 1.485 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 1.143 ; 1.745 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 1.095 ; 1.683 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 0.966 ; 1.537 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 0.957 ; 1.527 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 1.171 ; 1.751 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 1.054 ; 1.622 ; Rise       ; clk             ;
; tx_vld      ; clk        ; 1.558 ; 2.177 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_uart     ; clk        ; -0.882 ; -1.523 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.735 ; -1.282 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.958 ; -1.525 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -0.735 ; -1.282 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -0.934 ; -1.520 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -0.891 ; -1.472 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -0.763 ; -1.321 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -0.755 ; -1.311 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -0.966 ; -1.537 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -0.853 ; -1.414 ; Rise       ; clk             ;
; tx_vld      ; clk        ; -0.903 ; -1.488 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 3.684 ; 3.775 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 3.545 ; 3.611 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 3.482 ; 3.531 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.480 ; 3.533 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.185 ; 3.233 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.684 ; 3.775 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.551 ; 3.617 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.481 ; 3.538 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.460 ; 3.555 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 3.343 ; 3.292 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 3.084 ; 3.130 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 3.429 ; 3.493 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 3.369 ; 3.416 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.367 ; 3.418 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.084 ; 3.130 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.562 ; 3.650 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.435 ; 3.498 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.368 ; 3.423 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.348 ; 3.439 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 3.236 ; 3.187 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.988   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.988   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -102.593 ; 0.0   ; 0.0      ; 0.0     ; -87.759             ;
;  clk             ; -102.593 ; 0.000 ; N/A      ; N/A     ; -87.759             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_uart     ; clk        ; 3.103 ; 3.382 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.614 ; 2.770 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.569 ; 2.735 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 1.957 ; 2.221 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.464 ; 2.646 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.425 ; 2.637 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 2.035 ; 2.247 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 2.023 ; 2.229 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 2.614 ; 2.770 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 2.295 ; 2.499 ; Rise       ; clk             ;
; tx_vld      ; clk        ; 3.483 ; 3.702 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rx_uart     ; clk        ; -0.882 ; -1.523 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.735 ; -1.282 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.958 ; -1.525 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -0.735 ; -1.282 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -0.934 ; -1.520 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -0.891 ; -1.472 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -0.763 ; -1.321 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -0.755 ; -1.311 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -0.966 ; -1.537 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -0.853 ; -1.414 ; Rise       ; clk             ;
; tx_vld      ; clk        ; -0.903 ; -1.488 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 7.979 ; 7.867 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.629 ; 7.523 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 7.532 ; 7.396 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 7.522 ; 7.394 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 6.783 ; 6.701 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 7.979 ; 7.867 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 7.648 ; 7.537 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 7.527 ; 7.402 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 7.346 ; 7.269 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 6.918 ; 7.062 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_data[*]  ; clk        ; 3.084 ; 3.130 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 3.429 ; 3.493 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 3.369 ; 3.416 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.367 ; 3.418 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.084 ; 3.130 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.562 ; 3.650 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.435 ; 3.498 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.368 ; 3.423 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.348 ; 3.439 ; Rise       ; clk             ;
; uart_tx     ; clk        ; 3.236 ; 3.187 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx_uart                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_vld                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 838      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 838      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Sun Jan 03 21:54:08 2021
Info: Command: quartus_sta UART_PORT -c UART_PORT
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_PORT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.988
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.988            -102.593 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -87.759 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.754             -90.594 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -87.759 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.779             -15.657 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.827 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4857 megabytes
    Info: Processing ended: Sun Jan 03 21:54:13 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


