我在这里使用了别人修改版的MARS，源文件来源于网络，其余部分由自己完成


在src文件夹中放入cpu的所有.v文件，对于嵌套子模块的需要加`include "xxx.v"
`include "ALU.v"
`include "CTRL.v"
`include "DM.v"
`include "GRF.v"
`include "IFU.v"
`include "EXT.v"
例如mips.v中可能会用到这些，需要加在文件的开头

在setup.py文件中修改Mars_prj_add的内容即.asm文件的保存地址，点击getTest.bat即可进行cpu的输出与标准输出的比较
最终的差异可以在生成的diff_result.html中查看

注：
1.由于本次设计的CPU的add和sub都是视作addu和subu实现的，所以对于测试mars文件的编写也需要用addu和subu，不过不用担心，这个程序
对Mars和CPU的导入文件做了处理，对CPU导入的依旧是add，sub的指令。
2.由于iverilog的局限性，可能会出现本应该无差异却出现有差异的情况，如果比较结果是有差异的，还请在ise中测试一次，与std比较是否相同。
确保不是由于环境造成的评测错误。
3.如果遇上向0号寄存器写入，可能std会没有输出，但cpu有输出，这种差异可以忽略