
event 被记录到 event 队列,PRI 请求和全局 error 有相关中断来允许异步通知给 PE.

实现可能支持 MSI 中断,该中断以 32 位数据写一个配置值到配置寄存器中,在 GICv3 系统中,为 GITS_TRANSLATER 或 GICD_SETSPI_NSR 寄存器.当 SMMU_S_IDR1.SECURE_IMPL=1 时,ARM 希望安全 event 产生的 notification 在系统中使用 GICD_SETSPI_SR 寄存器来设置安全 SPI.

实现必须支持一个,或选择性两个都支持,线中断和 MSI.是否一个实现支持 MSI 由 SMMU_IDR0.MSI 和 SMMU_S_IDR0.MSI 决定.一个实现可能支持边沿触发的线中断.支持线中断的发现时实现定义的.

支持两个安全状态的实现,即 SMMU_S_IDR1.SECURE_IMP=1,可能为一个安全状态实现 MSI.ARM 建议在不支持非安全 MSI 时,也不支持安全 MSI.

在新信息被看到之前,不允许新信息的中断通知被看见.这使用于 MSI 和线中断,当:

(1)全局 error 条件发起.对全局 error 寄存器 GERROR 可见如果中断可见;

(2)新 entry 被写入到输出队列.如果中断可见,新的 entry 必须可见来读取队列 index 寄存器;

(3)CMD_SYNC 完成.如果中断可见,CMD_SYNC 的徐奥好必须可见来读取队列 index 寄存器;

每个 MSI 可独立的配置内存类型和 shareability.这使得将设备 MSI 目标寄存器放到正常内存中变成可能.SMMU_IDR0.COHACC 域表明 SMMU 和系统是否支持一致性访问,包括 MSI 写.

NOTE: PE 也可以轮询地址,比如在 ARMv8-A PE.在这个例子中,PE 和由共享 CACHE 访问的 SMMU 可以在没有线信号时完成相同的行为 WFE 唤醒 event 通知,使用 MSI 在共享内存位置.

NOTE: 若 MSI 写的目的时另一个设备的寄存器,ARM 建议它被配置为 Device-nGnRnE 或 Device-nGnRE 属性.

SMMU 由于错误的配置而不输出非连续的属性.当 Device 或 Normal Inner Non-cacheable Outer Non-cacheable 被配置时 Outer Shareablity 被使用.

由安全源产生的 MSI 由安全访问发起,NS=0.由非安全源产生的 MSI 由非安全访问发起,NS=1.除了中断的内存类型,可共享性和 NS 属性,MSI 写其他属性都是定义实现的.

GICv3 ITS 使用 DeviceID 来区分中断源.为支持它,SMMU 做如下:

(1)传递传入的 client 设备事务的 streamID.以系统相关的方式产生 DeviceID;

(2)产生一个独一无二的 DeviceID,这不会与以及产生的重叠.与其他的 MSI 产生方式,这将静态的以系统定义的方式设置.

SMMU MSI 被几个单独的寄存器状态被配置.MSI 目的地址,数据负载,shareability,内存类型,组成 MSI 写.

边沿中断可以在系统中断控制器中聚合.SMMU 可以聚合 event 和相同的中断,之发送最新的中断,但聚合不能明显延迟通知.这也应用于 MSI 和边沿的线中断.

当 MSI 不支持时,中断配置域中配置 MSI 地址和数据的不再用.仅中断使能域被使用.

1. MSI 同步
SMMU 保证之前的 MSI 写在下列同步点完成:

(1)对于寄存器位基础的 MSI 配置,通过 SMMU_S_IRQ_CTRL 禁用 MSI;

(2)CMD_SYNC 保证 MSI 的完成,这些 MSI 来源于之前来自于相同 command 队列的 CMD_SYNC 的完成;

MSI 的完成保证了 MSI 的写对 shareability domain 可见,或者如果 abort 返回,保证在 GERROR 中 SMMU_S_GERROR.MSI_*ABT_ERR 标志可见.

NOTE: 以 abort 中止的 MSI 的完成设置 GERROR 标志但不能保证后续的由标志的设置所引起的 GERROR 中断的完成.

这两个同步点对相关中断源定义了一个时间点 t.若 MSI 在这个点之前发生,它们在这个点之前不可见.

对于寄存器为基础的 MSI 配置,在 MSI 使能后被触发的 MSI 将使用新的配置.

2. 中断源
SMMU 有下列中断源.依赖实现,每个输入中断源发出一个对中断源唯一的线中断或 MSI 中断,或者两者都实现.

<table style="width:100%">
<caption>Description</caption>
  <tr>
    <th>
    source
    </th>
    <th>
    触发原因
    </th>
    <th>
    NOTE
    </th>
  </tr>
  <tr>
    <td>
    Event queue
    </td>
    <td rowspan="2">
    Event 列队转换从空到非空
    </td>
  </tr>
  <tr>
    <td>
    安全 Event queue
    </td>
  </tr>
  <tr>
    <td>
    PRI 队列
    </td>
    <td>
    PRI 队列中断条件
    </td>
  </tr>
  <tr>
    <td>
    命令队列 CMD_SYNC
    </td>
    <td rowspan="2">
    同步完成,保证中断的选项
    </td>
    <td rowspan="2">
    存在命令中的 MSI 配置(目的,数据)
    </td>
  </tr>
  <tr>
    <td>
    安全命令队列 CMD_SYNC
    </td>
  </tr>
  <tr>
    <td>
    GERROR
    </td>
    <td>
    在 SMMU_GERROR 寄存器中全局 ERROR 的激活
    </td>
  </tr>
  <tr>
    <td>
    S_GERROR
    </td>
    <td>
    在 SMMU_S_GERROR 寄存器中安全全局 ERROR 的激活
    </td>
  </tr>
</table>

如果存在,可以通过 SMMU_IRQ_CTRL 和 SMMU_S_IRQ_CTRL 来单独使能每个中断源.如果实现可使能,可以发送一个 pulse 给唯一的线中断输出.如果使能,MSI 支持时发送 MSI,若中断源的 MSI 配置通过 ADDR 值使能 MSI 的发送.

这允许实现支持同时使用 MSI 和线中断.比如,安全编程接口使用线中断(中断源可以使能,但 MSI ADDR=0 禁用 MSI)和非安全编程接口使用 MSI(中断源使能且包含 MSI 地址和数据配置).

造成一个中断触发的条件为短暂的 event 和有效边沿触发的中断输出.没有设备来复位中断源的 pending 状态.

当实现支持 RAS 特性时,其他的中断需要存在.这些中断的操作,配置和发起不会对上述所列的中断没有效果.后面章节再介绍 RAS 特性.

https://blog.csdn.net/flyingnosky/article/details/122520610