TimeQuest Timing Analyzer report for IIR_filter
Mon Oct 21 12:27:05 2019
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLK'
 39. Fast 1200mV 0C Model Hold: 'CLK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; IIR_filter                                                      ;
; Device Family      ; Cyclone IV GX                                                   ;
; Device Name        ; EP4CGX15BF14C6                                                  ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.62 MHz ; 76.62 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -12.052 ; -245.986          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.918 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -52.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                     ;
+---------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.052 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.979     ;
; -12.039 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.966     ;
; -12.033 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.960     ;
; -12.020 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.947     ;
; -11.982 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.910     ;
; -11.969 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.897     ;
; -11.936 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.863     ;
; -11.923 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.850     ;
; -11.917 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.844     ;
; -11.904 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.831     ;
; -11.890 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.818     ;
; -11.888 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.815     ;
; -11.877 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.805     ;
; -11.875 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.802     ;
; -11.866 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.794     ;
; -11.853 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.781     ;
; -11.822 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.750     ;
; -11.820 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.747     ;
; -11.809 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.737     ;
; -11.807 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.734     ;
; -11.801 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.728     ;
; -11.788 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.715     ;
; -11.774 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.702     ;
; -11.772 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.699     ;
; -11.761 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.689     ;
; -11.759 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.686     ;
; -11.759 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.686     ;
; -11.750 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.678     ;
; -11.746 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.673     ;
; -11.737 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.665     ;
; -11.734 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.662     ;
; -11.721 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.649     ;
; -11.717 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.647     ;
; -11.706 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.634     ;
; -11.704 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.634     ;
; -11.694 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.621     ;
; -11.693 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.621     ;
; -11.675 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.602     ;
; -11.663 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.590     ;
; -11.658 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.586     ;
; -11.656 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.583     ;
; -11.645 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.573     ;
; -11.644 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.571     ;
; -11.643 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.570     ;
; -11.643 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.570     ;
; -11.630 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.557     ;
; -11.624 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.552     ;
; -11.618 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.546     ;
; -11.605 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.533     ;
; -11.601 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.531     ;
; -11.593 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.521     ;
; -11.590 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.518     ;
; -11.588 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.518     ;
; -11.584 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.514     ;
; -11.577 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.505     ;
; -11.571 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.501     ;
; -11.545 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.472     ;
; -11.532 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.460     ;
; -11.530 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.457     ;
; -11.527 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.454     ;
; -11.526 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.453     ;
; -11.514 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.441     ;
; -11.502 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.430     ;
; -11.501 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.429     ;
; -11.499 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.426     ;
; -11.489 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.417     ;
; -11.485 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.415     ;
; -11.472 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.400     ;
; -11.472 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.402     ;
; -11.468 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.398     ;
; -11.464 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.392     ;
; -11.455 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.385     ;
; -11.433 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.361     ;
; -11.401 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.328     ;
; -11.393 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.320     ;
; -11.383 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.313     ;
; -11.380 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.308     ;
; -11.378 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.305     ;
; -11.377 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.307     ;
; -11.376 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.304     ;
; -11.374 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.301     ;
; -11.370 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.297     ;
; -11.370 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.300     ;
; -11.364 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.294     ;
; -11.359 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.289     ;
; -11.352 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.282     ;
; -11.345 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.273     ;
; -11.343 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 12.274     ;
; -11.339 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.269     ;
; -11.330 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 12.261     ;
; -11.328 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.258     ;
; -11.315 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.243     ;
; -11.288 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 12.216     ;
; -11.267 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.197     ;
; -11.263 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 12.194     ;
; -11.261 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.191     ;
; -11.254 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.184     ;
; -11.252 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 12.179     ;
; -11.249 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 12.180     ;
; -11.248 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 12.178     ;
+---------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.918 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.162      ;
; 1.223 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.446      ;
; 1.316 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.555      ;
; 1.322 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.542      ;
; 1.363 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.602      ;
; 1.442 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.681      ;
; 1.485 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.710      ;
; 1.625 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.850      ;
; 1.637 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.860      ;
; 1.645 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.868      ;
; 1.738 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.963      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.743 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.987      ;
; 1.777 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.002      ;
; 1.789 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.012      ;
; 1.795 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.039      ;
; 1.810 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.033      ;
; 1.844 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.069      ;
; 1.847 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.072      ;
; 1.879 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.102      ;
; 1.887 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.112      ;
; 1.901 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.124      ;
; 1.908 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.131      ;
; 1.913 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.157      ;
; 1.917 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.140      ;
; 1.929 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.152      ;
; 1.941 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.166      ;
; 1.946 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.169      ;
; 1.949 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.172      ;
; 1.979 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.202      ;
; 1.981 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.204      ;
; 1.993 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.216      ;
; 1.996 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.219      ;
; 2.007 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.230      ;
; 2.014 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.237      ;
; 2.014 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.237      ;
; 2.029 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.252      ;
; 2.036 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.259      ;
; 2.039 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.262      ;
; 2.044 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.267      ;
; 2.058 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.281      ;
; 2.069 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.292      ;
; 2.079 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.302      ;
; 2.081 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.304      ;
; 2.085 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.308      ;
; 2.088 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.332      ;
; 2.091 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.314      ;
; 2.093 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.318      ;
; 2.118 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.341      ;
; 2.121 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.344      ;
; 2.124 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.347      ;
; 2.126 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.351      ;
; 2.126 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.351      ;
; 2.126 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.351      ;
; 2.126 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.351      ;
; 2.134 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.357      ;
; 2.136 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.361      ;
; 2.142 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.365      ;
; 2.150 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.373      ;
; 2.156 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.379      ;
; 2.171 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.394      ;
; 2.180 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.424      ;
; 2.182 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.426      ;
; 2.183 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.406      ;
; 2.201 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.445      ;
; 2.204 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.427      ;
; 2.204 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.427      ;
; 2.204 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.448      ;
; 2.209 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.432      ;
; 2.238 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.461      ;
; 2.248 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.471      ;
; 2.248 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.471      ;
; 2.252 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.475      ;
; 2.255 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.490      ;
; 2.261 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.484      ;
; 2.268 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.512      ;
; 2.269 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.492      ;
; 2.271 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.494      ;
; 2.281 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.504      ;
; 2.296 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.540      ;
; 2.311 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.555      ;
; 2.314 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.537      ;
; 2.317 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.561      ;
; 2.324 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 2.558      ;
; 2.336 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.559      ;
; 2.342 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.565      ;
; 2.379 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.602      ;
; 2.384 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.628      ;
; 2.401 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.624      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 2.498  ; 3.000  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 2.040  ; 2.502  ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 2.118  ; 2.606  ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 2.498  ; 3.000  ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 2.312  ; 2.845  ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 2.396  ; 2.911  ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 2.306  ; 2.800  ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 1.917  ; 2.392  ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 1.802  ; 2.259  ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -0.358 ; -0.186 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.977  ; 2.436  ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; -0.552 ; -0.384 ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; 2.150  ; 2.644  ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 4.645  ; 5.278  ; Rise       ; CLK             ;
; VIN       ; CLK        ; 3.257  ; 3.764  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 0.844  ; 0.685  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -1.641 ; -2.079 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.713 ; -2.178 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -2.063 ; -2.527 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.898 ; -2.407 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -1.977 ; -2.469 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.892 ; -2.363 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -1.503 ; -1.946 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -1.409 ; -1.844 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 0.658  ; 0.495  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -1.575 ; -2.013 ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; 0.844  ; 0.685  ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; -1.746 ; -2.215 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -1.765 ; -2.278 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -2.116 ; -2.619 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 7.857 ; 7.874 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 7.094 ; 7.065 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 6.349 ; 6.282 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.923 ; 6.912 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.442 ; 6.369 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 6.362 ; 6.268 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.192 ; 6.112 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.857 ; 7.874 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 7.497 ; 7.466 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 7.611 ; 7.598 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.321 ; 6.294 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 5.924 ; 5.880 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.979 ; 6.967 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 5.732 ; 5.686 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.890 ; 6.860 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 6.141 ; 6.072 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.720 ; 6.708 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.233 ; 6.159 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 6.148 ; 6.053 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 5.994 ; 5.913 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.622 ; 7.637 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 7.242 ; 7.209 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 7.356 ; 7.340 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.117 ; 6.087 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 5.732 ; 5.686 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.779 ; 6.766 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.98 MHz ; 85.98 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -10.630 ; -215.669         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.842 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -52.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                      ;
+---------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.630 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.566     ;
; -10.620 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.556     ;
; -10.613 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.549     ;
; -10.603 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.539     ;
; -10.581 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.518     ;
; -10.571 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.508     ;
; -10.530 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.466     ;
; -10.520 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.456     ;
; -10.513 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.449     ;
; -10.503 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.439     ;
; -10.498 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.435     ;
; -10.493 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.429     ;
; -10.488 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.425     ;
; -10.483 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.419     ;
; -10.481 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.418     ;
; -10.471 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.408     ;
; -10.435 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.372     ;
; -10.430 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.366     ;
; -10.425 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.362     ;
; -10.420 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.356     ;
; -10.413 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.349     ;
; -10.403 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.339     ;
; -10.398 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.335     ;
; -10.393 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.329     ;
; -10.388 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.325     ;
; -10.383 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.319     ;
; -10.381 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.318     ;
; -10.374 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.310     ;
; -10.371 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.308     ;
; -10.364 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.300     ;
; -10.361 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.298     ;
; -10.351 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.288     ;
; -10.341 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.278     ;
; -10.335 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.272     ;
; -10.331 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.268     ;
; -10.325 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.262     ;
; -10.309 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.245     ;
; -10.306 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.242     ;
; -10.298 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.235     ;
; -10.294 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.230     ;
; -10.293 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.229     ;
; -10.289 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.225     ;
; -10.288 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.225     ;
; -10.283 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.219     ;
; -10.274 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.210     ;
; -10.264 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.200     ;
; -10.261 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.198     ;
; -10.257 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.194     ;
; -10.251 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.188     ;
; -10.243 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.180     ;
; -10.241 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.178     ;
; -10.235 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.172     ;
; -10.231 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.168     ;
; -10.225 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.162     ;
; -10.220 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.157     ;
; -10.210 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.147     ;
; -10.174 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.110     ;
; -10.174 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.111     ;
; -10.169 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.105     ;
; -10.164 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.100     ;
; -10.161 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.098     ;
; -10.160 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.097     ;
; -10.155 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.091     ;
; -10.154 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.090     ;
; -10.151 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.088     ;
; -10.141 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.078     ;
; -10.139 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 11.075     ;
; -10.131 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.068     ;
; -10.120 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.057     ;
; -10.116 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.053     ;
; -10.111 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.048     ;
; -10.110 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.047     ;
; -10.099 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 11.036     ;
; -10.056 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 10.992     ;
; -10.054 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 10.990     ;
; -10.052 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.989     ;
; -10.050 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 10.986     ;
; -10.044 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.981     ;
; -10.042 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.979     ;
; -10.041 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 10.977     ;
; -10.037 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.974     ;
; -10.034 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.971     ;
; -10.023 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.960     ;
; -10.020 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.957     ;
; -10.017 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.954     ;
; -10.016 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.953     ;
; -10.015 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 10.953     ;
; -10.011 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 10.947     ;
; -10.010 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.947     ;
; -10.005 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 10.943     ;
; -10.003 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.940     ;
; -9.961  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.898     ;
; -9.952  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.889     ;
; -9.944  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.881     ;
; -9.942  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.879     ;
; -9.941  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 10.879     ;
; -9.935  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.872     ;
; -9.934  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 10.871     ;
; -9.931  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 10.869     ;
; -9.915  ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 10.853     ;
+---------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.842 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.064      ;
; 1.114 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.317      ;
; 1.211 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.410      ;
; 1.218 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.434      ;
; 1.264 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.480      ;
; 1.331 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.547      ;
; 1.365 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.570      ;
; 1.493 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.698      ;
; 1.502 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.705      ;
; 1.506 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.709      ;
; 1.583 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.788      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.586 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.808      ;
; 1.615 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.820      ;
; 1.626 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.829      ;
; 1.640 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.843      ;
; 1.646 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.868      ;
; 1.661 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.866      ;
; 1.688 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.893      ;
; 1.705 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.908      ;
; 1.709 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.914      ;
; 1.722 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.925      ;
; 1.722 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.925      ;
; 1.745 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.948      ;
; 1.754 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.957      ;
; 1.755 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.977      ;
; 1.761 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.964      ;
; 1.772 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.975      ;
; 1.773 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.978      ;
; 1.786 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.989      ;
; 1.795 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.998      ;
; 1.801 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.004      ;
; 1.803 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.006      ;
; 1.816 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.019      ;
; 1.818 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.021      ;
; 1.819 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.022      ;
; 1.823 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.026      ;
; 1.833 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.036      ;
; 1.850 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.053      ;
; 1.853 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.056      ;
; 1.854 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.057      ;
; 1.859 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.062      ;
; 1.873 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.076      ;
; 1.874 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.077      ;
; 1.882 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.085      ;
; 1.894 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.097      ;
; 1.897 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.119      ;
; 1.898 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.101      ;
; 1.899 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.102      ;
; 1.905 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.110      ;
; 1.912 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.115      ;
; 1.915 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.118      ;
; 1.929 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.132      ;
; 1.932 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.135      ;
; 1.943 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.148      ;
; 1.943 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.148      ;
; 1.943 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.148      ;
; 1.943 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.148      ;
; 1.943 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.148      ;
; 1.947 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.150      ;
; 1.949 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.152      ;
; 1.954 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.157      ;
; 1.969 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.191      ;
; 1.970 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.173      ;
; 1.979 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.182      ;
; 1.994 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.216      ;
; 1.996 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.218      ;
; 1.999 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.202      ;
; 2.000 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.203      ;
; 2.008 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.211      ;
; 2.013 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.235      ;
; 2.025 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.228      ;
; 2.030 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.233      ;
; 2.040 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.243      ;
; 2.040 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.262      ;
; 2.046 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.249      ;
; 2.061 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.264      ;
; 2.063 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.266      ;
; 2.070 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 2.282      ;
; 2.080 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.283      ;
; 2.088 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.310      ;
; 2.094 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.316      ;
; 2.101 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.304      ;
; 2.110 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.332      ;
; 2.114 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.317      ;
; 2.129 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.340      ;
; 2.139 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.342      ;
; 2.165 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.387      ;
; 2.186 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.408      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 2.177  ; 2.551  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 1.752  ; 2.118  ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 1.831  ; 2.211  ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 2.177  ; 2.551  ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 2.007  ; 2.426  ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 2.082  ; 2.480  ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 2.007  ; 2.374  ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 1.638  ; 2.010  ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 1.537  ; 1.897  ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -0.304 ; -0.139 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.698  ; 2.055  ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; -0.481 ; -0.320 ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; 1.861  ; 2.248  ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 4.148  ; 4.630  ; Rise       ; CLK             ;
; VIN       ; CLK        ; 2.859  ; 3.262  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 0.744  ; 0.589  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -1.395 ; -1.745 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.470 ; -1.835 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.787 ; -2.136 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.639 ; -2.041 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -1.710 ; -2.091 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.638 ; -1.990 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -1.268 ; -1.618 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -1.187 ; -1.533 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 0.574  ; 0.416  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -1.341 ; -1.683 ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; 0.744  ; 0.589  ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; -1.499 ; -1.869 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -1.520 ; -1.921 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -1.832 ; -2.226 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 7.030 ; 6.995 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.321 ; 6.272 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 5.678 ; 5.607 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.178 ; 6.127 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 5.791 ; 5.676 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 5.702 ; 5.594 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 5.565 ; 5.450 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.030 ; 6.995 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 6.731 ; 6.674 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 6.871 ; 6.784 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 5.687 ; 5.608 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 5.296 ; 5.240 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.217 ; 6.185 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 5.121 ; 5.065 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.135 ; 6.086 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 5.489 ; 5.418 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 5.996 ; 5.946 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 5.601 ; 5.486 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 5.511 ; 5.404 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 5.386 ; 5.271 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 6.816 ; 6.781 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 6.499 ; 6.442 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 6.639 ; 6.551 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 5.502 ; 5.422 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 5.121 ; 5.065 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.035 ; 6.004 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -6.357 ; -124.950          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.508 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -53.518                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.357 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.304      ;
; -6.345 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.292      ;
; -6.313 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.260      ;
; -6.307 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.254      ;
; -6.295 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.242      ;
; -6.289 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.236      ;
; -6.277 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.224      ;
; -6.263 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.210      ;
; -6.256 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.203      ;
; -6.250 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.197      ;
; -6.245 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.192      ;
; -6.239 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.186      ;
; -6.227 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.174      ;
; -6.221 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.168      ;
; -6.221 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.168      ;
; -6.209 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.156      ;
; -6.206 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.153      ;
; -6.200 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.147      ;
; -6.195 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.142      ;
; -6.188 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.135      ;
; -6.186 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.133      ;
; -6.182 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.129      ;
; -6.177 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.124      ;
; -6.171 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.118      ;
; -6.171 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.118      ;
; -6.166 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.113      ;
; -6.159 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.106      ;
; -6.153 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.100      ;
; -6.149 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.096      ;
; -6.138 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.085      ;
; -6.137 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.084      ;
; -6.136 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.083      ;
; -6.132 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.079      ;
; -6.127 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.074      ;
; -6.120 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.067      ;
; -6.118 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.065      ;
; -6.116 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.063      ;
; -6.114 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.061      ;
; -6.105 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.052      ;
; -6.105 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 7.053      ;
; -6.103 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.050      ;
; -6.098 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.045      ;
; -6.088 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.035      ;
; -6.085 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.032      ;
; -6.076 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.023      ;
; -6.070 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.017      ;
; -6.068 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.015      ;
; -6.064 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 7.011      ;
; -6.055 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 7.003      ;
; -6.051 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.998      ;
; -6.050 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.997      ;
; -6.048 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.995      ;
; -6.048 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.995      ;
; -6.044 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.991      ;
; -6.042 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.989      ;
; -6.039 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.986      ;
; -6.037 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.985      ;
; -6.035 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.982      ;
; -6.030 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.977      ;
; -6.029 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.977      ;
; -6.013 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.960      ;
; -6.007 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.954      ;
; -6.000 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.947      ;
; -5.987 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.934      ;
; -5.987 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.935      ;
; -5.981 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.928      ;
; -5.980 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.927      ;
; -5.979 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.927      ;
; -5.978 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.925      ;
; -5.969 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.917      ;
; -5.961 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.909      ;
; -5.959 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.906      ;
; -5.958 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.905      ;
; -5.952 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.899      ;
; -5.950 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.897      ;
; -5.947 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.894      ;
; -5.944 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.891      ;
; -5.937 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.885      ;
; -5.919 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.867      ;
; -5.917 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.864      ;
; -5.915 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.862      ;
; -5.915 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.862      ;
; -5.915 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 6.865      ;
; -5.911 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.859      ;
; -5.908 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.856      ;
; -5.897 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.844      ;
; -5.897 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.845      ;
; -5.893 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.841      ;
; -5.887 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.835      ;
; -5.880 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.827      ;
; -5.875 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 6.825      ;
; -5.869 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.817      ;
; -5.865 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 6.815      ;
; -5.860 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.807      ;
; -5.858 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.805      ;
; -5.858 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.806      ;
; -5.852 ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 6.799      ;
; -5.847 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 6.797      ;
; -5.843 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.791      ;
; -5.840 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2] ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 6.788      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.508 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ; CLK          ; CLK         ; 0.000        ; 0.053      ; 0.645      ;
; 0.647 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.770      ;
; 0.725 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.844      ;
; 0.728 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.860      ;
; 0.754 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.886      ;
; 0.788 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.913      ;
; 0.802 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.934      ;
; 0.869 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.992      ;
; 0.870 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.993      ;
; 0.874 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.999      ;
; 0.919 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.044      ;
; 0.948 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.073      ;
; 0.950 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.073      ;
; 0.950 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.087      ;
; 0.954 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.077      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.957 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.094      ;
; 0.983 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.108      ;
; 0.989 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.114      ;
; 1.000 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.123      ;
; 1.012 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.137      ;
; 1.016 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.139      ;
; 1.017 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.140      ;
; 1.021 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.144      ;
; 1.028 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.151      ;
; 1.032 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.155      ;
; 1.039 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.176      ;
; 1.042 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.167      ;
; 1.051 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.174      ;
; 1.066 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.189      ;
; 1.066 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.189      ;
; 1.067 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.190      ;
; 1.071 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.194      ;
; 1.073 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.196      ;
; 1.081 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.204      ;
; 1.082 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.205      ;
; 1.087 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.210      ;
; 1.096 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.219      ;
; 1.099 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.222      ;
; 1.101 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.224      ;
; 1.111 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.248      ;
; 1.114 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.237      ;
; 1.116 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.239      ;
; 1.117 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.240      ;
; 1.120 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.245      ;
; 1.123 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.246      ;
; 1.129 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.252      ;
; 1.132 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.255      ;
; 1.138 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.261      ;
; 1.143 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.268      ;
; 1.144 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.267      ;
; 1.146 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.269      ;
; 1.149 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.272      ;
; 1.153 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.276      ;
; 1.162 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.299      ;
; 1.165 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.290      ;
; 1.165 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.290      ;
; 1.165 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.290      ;
; 1.165 ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.290      ;
; 1.165 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.288      ;
; 1.168 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.291      ;
; 1.177 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.300      ;
; 1.177 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.314      ;
; 1.183 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.306      ;
; 1.183 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.306      ;
; 1.185 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.322      ;
; 1.194 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.317      ;
; 1.198 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.321      ;
; 1.201 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.338      ;
; 1.207 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.338      ;
; 1.211 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.334      ;
; 1.213 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.336      ;
; 1.216 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.339      ;
; 1.217 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.340      ;
; 1.218 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.355      ;
; 1.224 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.347      ;
; 1.231 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.354      ;
; 1.239 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.362      ;
; 1.241 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.378      ;
; 1.247 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.370      ;
; 1.252 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.389      ;
; 1.261 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.384      ;
; 1.262 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.385      ;
; 1.264 ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.393      ;
; 1.267 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.404      ;
; 1.272 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.395      ;
; 1.285 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.422      ;
; 1.292 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.429      ;
; 1.295 ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.418      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_1|data_out[0]   ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_ctrl_2|data_out[0]   ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[5]  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[6]  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[0]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[10]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[11]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[1]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[2]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[3]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[4]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[5]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[6]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[7]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[8]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_in|data_out[9]       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[0]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[10]     ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[1]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[2]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[3]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[4]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[5]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[6]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[7]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[8]      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_out|data_out[9]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[0]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[10] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[11] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[1]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[2]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[3]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[4]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[7]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[8]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_1|data_out[9]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[10] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[11] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[8]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[9]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[0]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[1]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[2]  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[3]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[4]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[5]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[6]  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; IIR_filter_gen:filter|register_nbit:Reg_delay_2|data_out[7]  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; DIN[*]    ; CLK        ; 1.404  ; 2.061 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 1.141  ; 1.745 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 1.206  ; 1.839 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 1.404  ; 2.061 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 1.322  ; 1.996 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 1.354  ; 2.004 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 1.292  ; 1.935 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 1.071  ; 1.679 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 1.015  ; 1.618 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -0.208 ; 0.126 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.094  ; 1.710 ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; -0.328 ; 0.019 ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; 1.216  ; 1.847 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 2.681  ; 3.524 ; Rise       ; CLK             ;
; VIN       ; CLK        ; 1.823  ; 2.479 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 0.490  ; 0.149  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -0.916 ; -1.503 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -0.979 ; -1.595 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.162 ; -1.788 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.090 ; -1.746 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -1.120 ; -1.752 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.060 ; -1.687 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -0.842 ; -1.425 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -0.795 ; -1.383 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 0.375  ; 0.046  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -0.870 ; -1.470 ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; 0.490  ; 0.149  ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; -0.988 ; -1.601 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -1.017 ; -1.654 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -1.193 ; -1.838 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 4.701 ; 4.835 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.263 ; 4.327 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 3.704 ; 3.766 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.168 ; 4.219 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 3.747 ; 3.826 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 3.694 ; 3.742 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 3.620 ; 3.676 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.701 ; 4.835 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 4.362 ; 4.518 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 4.434 ; 4.608 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 3.692 ; 3.776 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 3.460 ; 3.505 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 4.206 ; 4.276 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 3.344 ; 3.387 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.140 ; 4.202 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 3.579 ; 3.638 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.047 ; 4.097 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 3.622 ; 3.697 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 3.567 ; 3.613 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 3.501 ; 3.555 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.562 ; 4.689 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 4.210 ; 4.359 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 4.283 ; 4.450 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 3.569 ; 3.650 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 3.344 ; 3.387 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 4.086 ; 4.153 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.052  ; 0.508 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -12.052  ; 0.508 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -245.986 ; 0.0   ; 0.0      ; 0.0     ; -53.518             ;
;  CLK             ; -245.986 ; 0.000 ; N/A      ; N/A     ; -53.518             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; DIN[*]    ; CLK        ; 2.498  ; 3.000 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 2.040  ; 2.502 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 2.118  ; 2.606 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 2.498  ; 3.000 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 2.312  ; 2.845 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 2.396  ; 2.911 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 2.306  ; 2.800 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 1.917  ; 2.392 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 1.802  ; 2.259 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -0.208 ; 0.126 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.977  ; 2.436 ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; -0.328 ; 0.019 ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; 2.150  ; 2.644 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 4.645  ; 5.278 ; Rise       ; CLK             ;
; VIN       ; CLK        ; 3.257  ; 3.764 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 0.844  ; 0.685  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -0.916 ; -1.503 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -0.979 ; -1.595 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.162 ; -1.788 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.090 ; -1.746 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -1.120 ; -1.752 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.060 ; -1.687 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -0.842 ; -1.425 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -0.795 ; -1.383 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 0.658  ; 0.495  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -0.870 ; -1.470 ; Rise       ; CLK             ;
;  DIN[10]  ; CLK        ; 0.844  ; 0.685  ; Rise       ; CLK             ;
;  DIN[11]  ; CLK        ; -0.988 ; -1.601 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -1.017 ; -1.654 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -1.193 ; -1.838 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 7.857 ; 7.874 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 7.094 ; 7.065 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 6.349 ; 6.282 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.923 ; 6.912 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.442 ; 6.369 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 6.362 ; 6.268 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.192 ; 6.112 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.857 ; 7.874 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 7.497 ; 7.466 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 7.611 ; 7.598 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.321 ; 6.294 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 5.924 ; 5.880 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.979 ; 6.967 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 3.344 ; 3.387 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.140 ; 4.202 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 3.579 ; 3.638 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.047 ; 4.097 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 3.622 ; 3.697 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 3.567 ; 3.613 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 3.501 ; 3.555 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.562 ; 4.689 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 4.210 ; 4.359 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 4.283 ; 4.450 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 3.569 ; 3.650 ; Rise       ; CLK             ;
;  DOUT[10] ; CLK        ; 3.344 ; 3.387 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 4.086 ; 4.153 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DOUT[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VOUT          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VIN            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; DOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; VOUT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0349 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0349 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; DOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; VOUT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00496 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00496 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; DOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DOUT[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; VOUT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 253182246 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 253182246 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 74    ; 74   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 21 12:26:56 2019
Info: Command: quartus_sta IIR_filter -c IIR_filter
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning: Synopsys Design Constraints File file not found: 'IIR_filter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.052
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.052      -245.986 CLK 
Info: Worst-case hold slack is 0.918
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.918         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -52.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -10.630
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -10.630      -215.669 CLK 
Info: Worst-case hold slack is 0.842
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.842         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -52.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -6.357
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.357      -124.950 CLK 
Info: Worst-case hold slack is 0.508
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.508         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -53.518 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 286 megabytes
    Info: Processing ended: Mon Oct 21 12:27:05 2019
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:07


