# üíª Implementaci√≥n de D Flip-Flop en Verilog

Este m√≥dulo Verilog implementa un **D Flip-Flop (D-FF)** activado por el flanco positivo del reloj (**Positive Edge Triggered**). Su funci√≥n principal es **almacenar el valor** de la entrada $D$ en la salida $Q$ justo en el flanco de reloj.
