clk 1 std_logic bool
rst 1 std_logic sc_logic
din_rsc_dat 8 std_logic_vector sc_lv
din_rsc_vld 1 std_logic sc_logic
din_rsc_rdy 1 std_logic sc_logic
coeffs 64 std_logic_vector sc_lv
dout_rsc_dat 8 std_logic_vector sc_lv
dout_rsc_vld 1 std_logic sc_logic
dout_rsc_rdy 1 std_logic sc_logic
