//---------------------------------------------------rtl

1、经过测试uart模块可以正常收发；
2、寄存器读取正常。


//---------------------------------------------------uart_rtl_rev00
rtl文件夹内是uart完整工程代码
07_fpga文件夹内是完整仿真工程
tb00 是uart 读仿真
tb01是uart 写仿真
tb02是uart 带del功能的读仿真
