        ci regbank.ld0 96:h
	ci vga.ldr 00:h
@dorow  ci alu.ldi C8:h
	ci vga.ldc 00:h
@docol	ci vga.ldi 01:h
	ci alu.sub 01:h
	jn @docol alu.Result
	cr alu.ldi regbank.Out0
	ci alu.sub 01:h
	cr regbank.ld0 alu.Result
	ci alu.ldi 96:h
	cr alu.sub regbank.Out0
	cr vga.ldr alu.Result
	jn @dorow regbank.Out0
@stop   ji @stop
