trend, the operations which may are removed to other 
parts with lower temperatures. It can lead overheat 
avoidance and system performance degradation. 
According to aforementioned ideas, we will research 
into the algorithms and architecture designs 
achieve ＇performance and thermal co-design.＇ By 
establishing a precise simulator with power/thermal 
prediction models, we will develop the following five 
techniques, such as 1) Dynamic thermal trend 
prediction and management, 2) 3D NoC mapping with 
thermal trend prediction analysis, 3) routing 
algorithm and traffic controls with thermal trend 
prediction of 3D NoCs, 4) 3D NoC flow control, and 5) 
3D NoC architecture design with thermal trend 
prediction 
英文關鍵詞： 3D NoC, Performance and Thermal co-design, Thermal-
trend prediction, Proactive thermal management 
 
 1 
 
前瞻三維積體電路之平台技術研究與發展— 
子計畫二：熱感知三維晶片內網路之演算法與架構設計 
研究成果報告 
 
 
一、前言  
(I) 晶片內網路系統 
晶片內連線複雜度隨著積體電路(IC)的進步急劇地增加，傳統點對點(point-to-point)直接連線的方式會造成連線過於複雜而無法
直接實現於晶片之中[14][34]，現今最常使用於晶片系統中矽智財間的連線方式為匯流排(Bus)架構。然而，匯流排會導致延展性方面的
設計困難。此外，未來晶片系統中傳輸延遲將大於時脈頻率，單一時脈來源已經不可能，若依然使用傳統的匯流排連線方式，只會使得
系統的效能降低、負荷大增[36][37]。因此，在學術上有許多晶片內網路(On-chip Network, OCN)設計方面的相關理論及架構被提出來
討論[14]-[16][29]-[31][38]-[53]，希望能夠取代傳統的匯流排架構以及點對點直接連線的方式，以克服未來單晶片系統中的全區性連
線設計瓶頸。以 Intel的 80核處理器[25]為例，其應用高效能的晶片內網路連線，作為計算單元間交換資料的平台的方式，目前成為多
核心平台之晶片內通訊的典範架構。 
隨著晶片需整合的單元越來越多，效能往往受限於電晶體數量以及連線或封裝上的頻寬限制。同時隨著半導體技術發展至 45nm以下，
銅導線線寬縮小所造成的阻抗增加，使得訊號延遲效應更明顯[28]，故利用製程縮小(scale down)來降低系統尺寸下界(form factor)變
得更加困難。目前三維積體電路(3D IC)的封裝技術發展被視為是解決傳統二維積體電路限制的方法[1]-[7]，而在 Through Silicon Via 
(TSV) 技術出現後，3D IC 更成為半導體產業下一步主力開發的技術[8]-[13]。隨著 TSV-3D IC 的製程日漸發展成熟，傳統的二維拓墣晶
片內網路也出現了改變的契機，帶起了三維晶片內網路的研究[54]-[60]。系統微小化下之晶片內網路演進趨勢可以圖一表示之。 
 
 
圖一：積體電路演進趨勢圖 
 
(II) 三維晶片內網路系統之優勢 
晶片內網路藉由其高彈性及高規律性的網路結構，提供了矽智財間簡單的連接模型和可容錯性(fault-tolerant)。然而，矽智財與路由
器(router)本身的延遲並無法由網路連結降低。另一方面，網路中路由器的連接路徑長度也受限於矽智財的面積，造成相當大的傳播延遲。
藉由結合3D IC製程，三維晶片內網路，如圖二(a)，將可以解決傳統二維晶片內網路之瓶頸，成為更強健(robust)的設計及更多可開發性 [17]。 
經由結合三維積體電路技術，如圖二所示三維晶片內網路將具有以下優勢： 
 3 
 
個矽層(silicon layer)距離散熱片(heat sink)的散熱路徑長度都不同，使得距離越遠的矽層將因為熱流密度隨堆疊數線性上升而較難散熱。
各矽層不同的散熱能力形成異質散熱環境，成為設計者新的挑戰。 
 
3D IC Layer
Package
Print Circuit Board
3D IC Layer
3D IC Layer
Heat Sink
3D IC Layer
3D IC Layer
3D IC Layer
3D IC Layer
主要散熱路
徑拉長
次要散熱路
徑
功率密度在
垂直方向疊加內部高溫
難以散溢
 
圖四：三維積體電路之散熱示意 
 
因此在三維運算平台的環境中，晶片內網路系統將常常操作在接近溫度極限(thermal limit)，將使得本來就嚴重的溫度問題更加惡化。
當系統的溫度升高，將會產生以下影響，成為電路設計上的挑戰[21][22]： 
 功率與能量消耗：電晶體漏電流將隨著溫度增加而指數上升，且在越先進製程將產生更大的漏電流，造成功率逸散問題，如圖五(a)所示。 
 效能降低：溫度每上升10°C將造成連線之傳遞延遲增加約5%，同樣在越先進製程此問題將更加嚴重，如圖五(b)所示。 
 可靠性：隨著溫度升高，所伴隨的電磁效應、電介質崩潰、熱循環等問題，都將使得晶片可靠性下降，甚至晶片損毀。 
 系統成本：系統溫度越高，所需花費的冷卻技術與封裝成本增加。 
Temperature
W
a
s
te
d
 e
n
e
rg
y
W
a
s
te
d
 e
n
e
rg
y
Temperature
D
e
la
y
D
e
la
y
(a) (b)
 
圖五：(a)功率逸散隨溫度上升而增加，(b)傳遞延遲隨溫度上升而增加[22] 
 
最直接的降溫設計是利用封裝上安置散熱片以及風扇等裝置。若這些封裝被針對最壞情況(worst-case)溫度熱點做設計，其勢必相當昂
貴，然而最壞情況的現象並不會常常發生。因此較適宜且具成本效益的作法是用較便宜的封裝並加上即時溫度控管技術(runtime 
thermal-management technique)[20][26][27]。過去溫度議題常以功率感知設計(power-aware design)來解決。然而溫度與功率考量上之最
大不同在於，功率注重的是一段時間的平均結果以避免系統消耗過多能量，而溫度則是不能有任何時間點或空間點發生過高的溫度[62][63]。
因此，溫度感知設計(thermal-aware design)的想法開始被提出討論。如Intel Pentium 4 [26]會在溫度過高時，使用全域時脈閘隔離(global 
clock gating)技術降溫。但是這類技術對於任何執行溫度過高的應用都會造成效能犧牲[74]。是否能在效能與溫度間取得平衡，是我們所關
注的重點。以下將針對目前幾個國際團隊在此相關領域之研究現況，從中討論其所不足之處，並歸納出本子計畫欲執行之要點。 
 
 
 
 
 
 
 
 
 5 
 
Heat sink Heat sink
 Downward Routing TLAR                
Heat sink
S1
D1
S2
D2
S3 D3
TLAR
Heat sink
S1
D1
S2
D2
S3 D3
 Downward Routing  
(a)                                                                 (b) 
圖七：(a) 兩種演算法的交通分布， (b) 兩種演算法的路由路徑 
 
本實驗室過去數年已致力於晶片內通訊傳輸技術研究，並在晶片內網路議題上頗有斬獲，相關研究成果已發表為期刊及會議論文
[66]-[68]。對於三維積體電路所帶來的衝擊，我們期望結合本實驗室既往在晶片內通訊傳輸以及晶片內網路方面的設計經驗，進而深入探討
前瞻性的三維晶片內網路的可能性與挑戰。基於之前實驗室之研究能量，本計畫預計探討三維晶片內網路中的溫度議題，提出「具溫度感知
三維晶片內網路之演算法與架構」為解決方法，提供三維積體電路系統下之必要技術。以下將詳加介紹本子計畫之研究方法與進行步驟。 
 
三、文獻探討 
以下將介紹過去在相關領域之研究。我們將參考三維晶片內網路之效能分析研究與架構設計，以其發揮三維晶片內網路之效能長處。再
來將參考溫度控管技術之相關研究，以實現溫度變異最小化之研究目標。本報告只針對與研究成果相關之文獻探討。 
 
(I) 根據空間資訊設計的演算法 
A. 熱感知垂直下傳路由演算法[11] 
由於三維晶片內網路的最底層的良好導熱環境，在此研究中將其視為永不因為過熱而關閉的一層。在[11]，提出垂直下傳演算法，當上
層路徑上遇到被關閉的節點時，便把封包傳遞到底層的路徑。然後，這樣的方法可能導致底層有較高的低率發生交通壅塞。因此，當溫度升
高導致許多結點被關閉後，將會嚴重衝擊整體的網路效能。 
 
B. 容錯式路由演算法 [13][14] 
以網路拓樸的角度來出發，擁有錯誤的節點的網路與擁有被關閉的節點的網路有類似的特性。所以容錯式路由演算法可以應用在有節點
被關閉的網路型態上面。在[13]裡面提出E-XY routing演算法，根據XY路由演算法(XY routing)與基偶方向模型(odd-even turn model)。在
[14]裡面提出另外可適用於不規則網狀拓樸的容錯式路由演算法。在前述的容錯式路由演算法，為了要避免死結(deadlock)而限制某些方向
的路徑。封包會沿著發生錯誤的節點的邊界傳遞。然而，容錯式路由演算法並不能直接套用在熱感知三維晶片內網路系統由於下面的原因： 
1) 由於容錯式的路由演算法的考量，會使得交通量落在發生錯誤的節點附近，造成不均勻的交通分布。 
2) 在封包傳遞之前，必須先知道錯誤節點的位置所在。然而，為了去方便演算法的開發，錯誤區間可能含有沒有錯誤的節點，使得通道使
用率低以及明顯的效能影響。 
 
 
 
 
 7 
 
 
圖九：(a) 傳統垂直路由演算法 (b)多階層垂直路由演算法 
 
(II) 拓樸感知可適性路由演算法(Topology Aware Adaptive Routing, TAAR) 
由於節流機制的影響，三維晶片內的網路拓樸會隨著時間有不同的變化。本計畫稱之為非穩態不規則網路拓樸效應(Non-Stationary 
Irregular Mesh，NSI-Mesh)。在前項主要技術中，本計畫提出了多階層垂直路由演算法來平衡非節流晶片層的交通流量，但是在節流晶片層
中的交通流量仍然相當不均衡。在此，本計畫提出了結合串接路由演算法與前項主要技術成為拓樸感知可適性路由演算法，如圖十所示。串
接路由演算法可增加封包水平傳輸可到的區域，使節流晶片層的水平交通流量增加，進而減少垂直路由的封包在非節流晶片層造成的額外負
擔。此舉可讓節流晶片層的交通流量與非節流晶片層相若，進而縮減因節流機制所產生的效能衝擊。與本計畫前期所提出的傳輸層輔助之路
由機制(Transport Layer Assisted Routing，TLAR)相比，在效能上可以進步 20%~118%。 
S0
1 2 3 40
1
2
3
4
S0
1 2 3 40
1
2
3
4
(a) (b)
Adaptive 
routable at one 
time
XY routable 
at one time
Cascaded 
adaptive routable
Cascaded XY 
routable
Downward 
routable
S
Source 
node
D Destination 
node
M Intermediate 
node
S
D
M
0
1 2 3 40
1
2
3
4
(c)
 
圖十：(a)傳統路由演算法可到區域 (b)串接路由演算法平面可到區域 (c)串接路由演算法實例 
 
六、 結果討論 
(I) 多階層垂直路由機制(Multi-layer Downward Routing) 
本計畫透過垂直交通節流機制(Vertical Throttling)進行快速降溫，在此機制下為使系統效能之衝擊降至最低，本計畫提出透過結合傳
統垂直路由演算法(Downward Routing)與節流資訊的多階層垂直路由演算法。在與本計畫前期之傳輸層輔助之路由演算法相比，效能可提升
約 35.3%~40.0%，如圖十六所示。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖十六：多階層垂直路由演算法與傳輸層輔助之路由演算法之比較 
 
 9 
 
[14] Shinji Kimura, et al, ”An On-Chip High Speed Serial Communication Method Based on 
Independent Ring Oscillators,” ISSCC Digest of Technical Papers, pages 390-391, 2003. 
[15] W. J. Dally and B. Towels, “Route Packets, Not Wires: On-Chip Interconnection Networks,” in Proceedings  of DAC 2001, pp. 684-689, June 
2001. 
[16] L. Benini and G. De Micheli, “Networks on chip: A new SoC paradigm,” IEEE Computer, vol. 31, no. 1, pp. 70–78, Jan. 2002. 
[17] Vasilis Pavlidis and Eby Friedman, “3-D Topologies for Networks-on-Chip,” IEEE TVLSI, pp. 1081-1090, 2007. 
[18] Y. Li et al., “Performance, energy, and thermal considerations for SMT and CMP architectures,” in Proceedings of International Symposium on 
Computer Architecture, pp. 71–82, Feb. 2005. 
[19] J. Donald and M. Martonosi, “Techniques for Multicore Thermal Management: Classification and New Exploration,” International Symposium on 
Computer Architecture, pp.78-88, 2006. 
[20] D. Brooks and M. Martonosi, “Dynamic thermal management for high-performance microprocessors,” in Proceedings of International Symposium 
on High-Performance Computer Architecture, pp. 171–182, Jan. 2001. 
[21] Changyun Zhu, Zhenyu Gu, Li Shang, Robert P. Dick, and Russ Joseph, “Three-Dimensional Chip-Multiprocessor Run-Time Thermal 
Management,” IEEE Transaction on Computer Aided Design of Integrated Circuits and Systems, vol. 27, no. 8, pp. 1479-1492, Aug. 2008. 
[22] Sheng Xu, Ibis Benito and Wayne Burleson,“Thermal Impacts on NoC Interconnects,” NOCS, pp.220-220, 2007 
[23] Chong Sun, Li Shang, and Robert P. Dick, “Three Dimensional Multiprocessor System-on-Chip Thermal Optimization,” ISSS, pp. 117 - 122, Oct. 
2007. 
[24] K. Puttaswamyy, and G. H. Lohz, “Thermal Herding: Microarchitecture Techniques for Controlling Hotspots in High-Performance 3D-Integrated 
Processors,” IEEE International Symposium on High Performance Computer Architecture, pp. 193-204, 2007  
[25] S. Vangal et al., “An 80-tile 1.28 TFLOPS networks-on-chip in 65 nm CMOS,” in Proceedings of International Solid-State Circuits Conference, pp. 
98–100, Feb. 2007. 
[26] S. Gunther, F. Binns, D. M. Carmean, and J. C. Hall. “Managing the impact of increasing microprocessor power consumption,” in Intel Technology 
Journal, Q1 2001. 
[27] W. Huang, J. Renau, S.-M. Yoo, and J. Torellas. “A framework for dynamic energy efficiency and temperature management,” in Proceedings of the 
33rd Annual IEEE/ACM International Symposium on Microarchitecture, pp. 202–13, Dec. 2000. 
[28] S. Bothra, B. Rogers, M. Kellam, C.M. Osburn, "Analysis of the effects of scaling on interconnect delay in ULSI circuits," IEEE Tran. on Electron 
Devices, vol.40, no.3, pp.591-597, Mar 1993. 
[29] D. Bertozzi, L. Benini, "Xpipes: a network-on-chip architecture for gigascale systems-on-chip," Circuits and Systems Magazine, IEEE , vol.4, no.2, 
pp. 18-31, 2004. 
[30] C.A. Zeferino, M.E. Kreutz, L. Carro, A.A. Susin, "A study on communication issues for systems-on-chip," in Proceedings of 15th Symposium on 
Integrated Circuits and Systems Design, pp. 121-126, 2002. 
[31] R. Thid, I. Sander, A. Jantsch, "Flexible Bus and NoC Performance Analysis with Configurable Synthetic Workloads," 9th EUROMICRO 
Conference on Digital System Design: Architectures, Methods and Tools, pp.681-688, 2006. 
[32] J. Joyner, P. Zarkesh-Ha, and J. Meindl, “A stochastic global net-length distribution for a three-dimensional system-on-chip (3D-SoC),” in 
Proceedings of 14th Annual IEEE International ASIC/SOC Conference, Sept. 2001. 
[33] M. B. Taylor et al., “Evaluation of the Raw microprocessor: An exposed-wire-delay architecture for ILP and streams,” in Proceedings of 
International Symposium Computer Architecture, pp. 2-13, June 2004. 
[34] Se-Joong Lee, et al, “An 800MHz Stat-Connected On-Chip Network for Application to Systems on a chip,”ISSCC Digest of Technical Papers, pp. 
468-469, 2003. 
[35] Shinji Kimura, et al, “An On-Chip High Speed Serial Communication Method Based on Independent Ring Oscillators,” ISSCC Digest of 
Technical Papers, pp. 390-391, 2003. 
[36] “IBM On-chip CoreConnect Bus Architecture White Paper.” http://www-306.ibm.com/chips/products/core- connect/index.html. 
[37] “ARM Advanced Microcontroller Bus Architecture (AMBA) specification rev 2.0. ”http://www.arm.com/products/solutions/AMBA_Spec.html. 
[38] D. Sylvester and K. Keutzer, “A Global Wiring Paradigm for Deep Submicron Design,” IEEE Transaction on CAD/ICAS, vol. 19, no. 2, pp. 
242-252, 2000. 
[39] J.A. Davis, et al, “Interconnect Limits on Gigascale Integration (GSI) in the 21st Century,” in Proceeding of the IEEE, vol. 89, no. 3, pp. 305-324, 
2001. 
[40] Ron Ho, et al, “The Future of Wires,” in Proceedings of the IEEE, vol. 89, no. 4, pp. 490-504, 2001. 
[41] K. Lahiri, et al, “Communication Architecture Tuners: a methodology for the design of high performance communication architectures for 
system-on-chips,” in Proceedings of Design Automation Conference, pp. 513-518, 2000. 
[42] K. Lahiri, et al, “Design of High-Performance System-on-Chips using Communication Architecture Tuners,”IEEE Transaction on CAD/ICAS, vol. 
23, no. 5, pp. 620-636, 2004. 
[43] K. Lahiri, et al, “Efficient Exploration of the SoC communication Architecture Design Space,” in Proceedings of International Conference on 
Computer Aided Design, pp. 424-430, 2000. 
[44] K. Lahiri, et al, “Design Space Exploration for Optimizing On-Chip Communication Architectures,” IEEE Transaction on CAD/ICAS, vol. 23, no. 
6, pp. 952-961, 2004. 
[45] Kangmin Lee, et al, “A 51mw 1.6GHz On-Chip Network for Low-Power Heterogeneous SoC Platform,”ISSCC Digest of Technical Papers, pp. 
152-153, 2004. 
 11 
 
the Twentieth Annual Symposium on Parallelism in Algorithms and Architectures, pp.182-184, June 2008. 
[76] F. Wang, Y. Xie, N. Vijaykrishnan, and M.J. Irwin, “On-chip bus thermal analysis and optimization,” in Proceedings of the Conference on Design, 
Automation and Test in Europe, pp. 850-855, March 2006. 
[77] K-H. Chen and G-M. Chiu, “Fault-Tolerant Routing Algorithm for Meshes without Using Virtual Channels,” Journal of Information Science and 
Engineering, vol.14, no.4, pp.765-783, Dec. 1998. 
[78] J.Hu, and R. Marculescu. “Energy-Aware Mapping for Tile-based NoC Architectures under Performance Constraints,” in Proceedings of ASPDAC, 
Jan. 2003. 
[79] W. Hung, C. Addo-Quaye, T.Theocharides, Y. Xie, N.Vijaykrishnan, and M. J. Irwin, "Thermal- Aware IP Virtualization and Placement for 
Networks-on-Chip Architecture," in Proceedings of ICCD 2004, Oct. 2004. 
[80] Greg Smith, Larry Smith, Sharath Hosali, and Sitaram Arkalgud, “Yield Considerations in the Choice of 3D Technology,” IEEE ISSM, pp. 1-3, 
2007. 
[81] S. Vangal, A. Singh, J. Howard, S. Dighe, N. Borkar, and A. Alvandpour, "A 5.1GHz 0.34mm2 Router for Network-on-Chip Applications,“ in 
Proceedings of IEEE Symposyum on VLSI Circuits (SOVC), pp. 42-43, June 2007. 
[82] Partha Pratim Pande, Amlan Ganguly, Brett Feero, Benjamin Belzer, and Cristian Grecu, "Design of Low power & Reliable Networks on Chip 
through joint crosstalk avoidance and forward error correction coding," IEEE International Symposium on Defect and Fault-Tolerance in VLSI 
Systems, pp. 466-476, 2006. 
[83] J. Upadhyay, et al., "A Traffic -Balanced Adaptive Wormhole Routing Scheme for Two-Dimensional Meshes," in IEEE Transactions on Computers, 
vol. 46, no. 2, pp. 190-197, Feb. 1997. 
[84] M. Palesi, G. Longo, S. Signorino, R. Holsmark, S. Kumar, and V. Catania, "Design of Bandwidth Aware and Congestion Avoiding Efficient 
Routing Algorithms for Networks-on-Chip Platforms," in Second ACM/IEEE International Symposium on Networks-on-Chip (NOCS 2008), pp. 
97-106, 2008 .   
[85] Y. Li et al., “CMP design space exploration subject to physical constraints,” International Symposium on High-Performance Computer 
Architecture, pp. 17–28, Feb. 2006. 
[86] S. Heo, K. Barr, and K. Asanovic, “Reducing power density through activity migration,” in Proceedings of International Symposium Low Power 
Electron. Des., pp. 217–222, Aug. 2003. 
[87] M. D. Powell, M. Gomaa, and T. N. Vijaykumar, “Heat-and-run: Leveraging SMT and CMP to manage power density through the operating 
system,” in Proceedings of 11th international conference on Architectural support for programming languages and operating systems, pp. 260 – 
270, 2004. 
[88] A. Kumar et al., “HybDTM: A coordinated hardware–software approach for dynamic thermal management,” in Proceedings of Design Automation 
Conference, pp. 548–553, Jul. 2006. 
[89] J. Donald and M. Martonosi, “Techniques for multicore thermal management: Classification and new exploration,” in Proceedings of International 
Symposium Computer Architecture, pp. 78–88, Jun. 2006. 
[90] Dominik Goumlddeke, Robert Strzodka, and Stefan Turek, "Performance and accuracy of hardware-oriented native-, emulated- and 
mixed-precision solvers in FEM simulations," International Journal of Parallel, Emergent and Distributed Systems, vol. 22, pp. 221 - 256, Jan. 
2007. 
[91] P. Chaparro, J. Gonzalez, and A. Gonzalez, “Thermal-aware clustered microarchitectures,” ICCD, pp.48-53 , 2004.  
[92] C. Lim, W. Daasch, and G. Cai, “A thermal-aware superscalar microprocessor, ” International Symposium on Quality Electronic Design, pp. 
517-522, 2002. 
 
 已發表之論文 
[93] (Best Paper) Kai-Yuan Jheng, Chih-Hao Chao, Hao-Yu Wang, and An-Yeu Wu, "Traffic-thermal mutual-coupling co-simulation 
platform for three-dimensional Network-on-Chip," in Proc. int. Sym. VLSI Design Automation and Test (VLSI-DAT), pp.135-138, 
April 2010. 
[94] Chih-Hao Chao, Kai-Yuan Jheng, Hao-Yu Wang, Jia-Cheng Wu, and An-Yeu Wu, "Traffic- and Thermal-Aware Run-Time Thermal 
Management Scheme for 3D NoC Systems," in Proc. ACM/IEEE int. Sym. Networks-on-Chip (NOCS), pp.223-230, May 2010. 
[95] Hao-Yu Wang, Chih-Hao Chao, Tzu-Chu Yin and An-Yeu Wu, " Buffer Depth Allocation for Thermal-Aware," in Proc. 2010 VLSI 
Design/CAD Symposium, Kaohsiung, Taiwan, Aug. 2010. 
[96] Shu-Yen Lin, Tzu-Chu Yin, Hao-Yu Wang and An-Yeu Wu, "Traffic-and Thermal-Aware Routing for Throttled Three-Dimensional 
Network-on-Chip Systems,” in Proc. IEEE Int. Symp. VLSI Design, Automation, and Test (VLSI-DAT-2011), pp. 320-323 ,April 
2011. 
[97] Kun-Chih Chen, Shu-Yen Lin, Wen-Chung Shen and An-Yeu Wu, "A scalable built-in self-recovery (BISR) VLSI architecture and 
design methodology for 2D-mesh based on-chip networks." in Design Automation for Embedded Systems, vol. 15, no.2, pp. 111–132, 
April 2011. 
[98] (Best Paper) Tzu-Chu Yin, Chih-Hao Chao, Hui-Shun Hung,and An-Yeu Wu, " Design of Transport Layer Assisted Routing for 
Thermal-Aware 3D Network-on-Chip," in Proc. 2011 VLSI Design/CAD Symposium, Taiwan, Aug. 2011. 
[99] Chih-Hao Chao, Tzu-Chu Yin, Shu-Yen Lin, and An-Yeu Wu, “Transport Layer Assisted Routing for Non-Stationary Irregular 
Mesh of Thermal-Aware 3D Network-on-Chip Systems,” in IEEE International SOC Conference,Sept. 2011. 
 
 學生學位論文 
 1 
2012 IEEE國際電路與系統研討會 
2012 IEEE International Symposium on Circuits and Systems 
 
國立台灣大學電子所 
 
吳安宇 
出  國  報  告 
 
一、參加會議過程 
2012年 IEEE國際電路與系統研討會於 5月 20日至 5月 23日在韓國首爾市
(Seoul, Korea) COEX 國際會議廳舉行。本次年會一共有 1651篇投稿論文，僅有
741 篇論文被接受，錄取率只有 44.9%，足見競爭之激烈及論文品質的控制。大
會並請到數位著名的專家學者進行三場大會專題演講(Keynote speech)，說明最
新的電路與系統技術與應用： 
 
 Ddr. Nam-Sung Woo, President & General Manager, Samsung Electronics, 
Korea , “Smart Mobile Devices and Semiconductor Solutions: Past, Present and 
Future.” 
 Prof. Chenming Hu, UC Berkeley, “FinFET and the New Scaling Path to Small 
Size and Low Power.” 
 Prof. Roland Thewes, TU Berlin, Germany, “CMOS Devices for Smart 
Biomedical Purposes – The Next Big Thing?.”  
 
除專題演講外，大會技術議程並以 Lecture (102場次)與 Poster (52場次)形式進行，
基本上分為 17 個技術項目︰ 
1. Analog Signal Processing. 
2. Biomedical and Life Science Circuits, Systems and Applications. 
3. Circuits and Systems for Communications. 
4. Computer-aided Network Design. 
5. Digital Signal Processing. 
6. Life-science Systems and Applications. 
 3 
除 Special Session 之外，所有被接受的論文可分為兩種形式來呈現，包含
Lecture 議程和 Poster 展示。在 Lecture 議程方面，將在數間不同的會議廳同
時進行，議程討論的風氣極為熱烈，在每一場 20 分鐘報告之後，大家都會積極
地詢問主講人各式各樣電路設計的問題，彼此交流大家對電路設計上的不同想法。
而 Poster 展示方面，亦將分為多個區域同時進行，在每個會場中，都可以看見
很多人與每篇論文的作者，做最直接的研究討論與意見交換。 
 
大會同時進行多場 Side meetings，主要是 IEEE電路與系統協會（Circuits and 
Systems Society）下屬的技術委員會(Technical Committee)的年度會議。本人
多年來固定參加 VLSI Systems and Architecture Technical Committee (VSA TC) 
Meeting，目前擔任 Secretary & Chair-Elect，今年的 VSA TC 會議在 5 月 21
日中午舉行，參與 TC member 共 49位，本來應由 TC Chair, Prof. Massimo Alioto
主持，但因他臨時簽證問題，而由筆者以 Secretary 的身分代為主持（會議投影
片見附件）。根據 VSA TC 的 Bylaw，本人於今年 TC年度會議後即接任 VSA TC主
席。此外，本人今年也擔任 ISCAS 兩項重要職務:International Coordinator
以及 VLSI Systems, Architectures and Applications 的 Track Co-Chair，主
要可以利用國際學術團體組織之研究討論與服務，增加台大在國際學術團體的能
見度! 
 
二、與會心得 
對於電路與系統領域的研究學者而言，可以透過此年度盛會 - ISCAS 國際
會議的機會，針對大家的研究方向進行經驗交流和心得分享。同時，大家可以透
過會議中的報告與討論，了解不同國家在電路與系統上的研究發展，以及不一樣
的研究特色，對本人學校研究室的未來研究十分有幫助。舉例而言，在會場中，
針對三維晶片系統與多核心系統之散熱議題，亦有學者提出了相關熱模型與架構
設計，對本人實驗室在執行國科會國家型科技計畫:「高速與高可靠度之三維積
體電路平台技術研究與發展」的各項子計畫議題上，提供了許多新的想法。 
此外，在 Poster 會場上，本人遇到很多研究成果十分卓越的教授和研究生，
與他們討論研究成果及聊天。在 Poster session 之中，聽到學者們針對這些不
 5 
 
圖一、大會 Keynote Speech: Prof. Chenming Hu。 
 
圖二、大會 Keynote Speech: Roland Thewes。 
 7 
 
圖五、與大會主席 Prof. Sunwoo Myung (中間拿餐點者)於會議 Coffee 
Break 時合影。 
 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：吳安宇 計畫編號：100-2220-E-002-016- 
計畫名稱：高速與高可靠度之三維積體電路平台技術研究與發展--子計畫三：適用於三維晶片內網路
之效能／散熱共同設計之新式演算法與架構研究(1/3) 
量化 
成果項目 
實際已達
成數（被接
受或已發
表） 
預期總達成
數(含實際
已達成數)
本計畫
實際貢
獻百分
比 
單位 
備註（質化說明：如數
個計畫共同成果、成
果列為該期刊之封面
故事...等） 
期刊論文 0 0 100%  
研究報告 /技術報
告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 2 50% 
[1][2] Chih-Hao Chao, 
Kun-Chih Chen, Tsu-Chu 
Yin, Shu-Yen Lin, and 
An-Yeu (Andy) 
Wu, ＇Transport Layer 
Assisted Routing for 
Run-Time Thermal 
Management of 3D NoC 
Systems,＇ to be 
appeared in ACM 
Transactions on 
Embedded Computing 
Systems 
研究報告 /技術報
告 0 0 100%  
國外 論文著作 
研討會論文 1 1 100% 
篇 
[1] [3] Kun-Chih Chen, 
Chih-Hao Chao, Shu-Yen 
Lin, Hui-Shun Hung, 
and An-Yeu (Andy) 
Wu, ＇Transport-Layer 
Assisted Vertical 
Traffic Balanced 
R ti f
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
學術： 
1. 在溫度感知技術中，提出了效能與溫度協同設計的相關演算法，並即將發表於明年度
的 VLSI-DAT、ACM TECS 等國內外知名期刊與研討會中。 
2. 在主動式溫度預測機制中，提出一低運算複雜度之高精準度溫度預測模型，計畫將投
稿至國內外知名期刊與研討會中。 
 
技術創新： 
1. 提出一可根據目前網路拓樸動態更改繞線機制之新式無死結繞線演算法。 
2. 發展一高精準度之熱預測模型，可應用於熱感知多核心動態調頻技術中。 
 
社會影響: 
三維積體電路是前瞻的先進技術，可以大幅縮短晶片上的通訊時間，增進系統晶片效能，
然而卻增加了散熱不易且功率消耗過大之潛在負面影響。在目前各方推動節能減碳等綠能
產業一片喊漲的環境下，本計畫對於社會上的正面助益如下： 
1. 透過所提出之動態繞線調整機制，可在一所設定之溫度極限下有效提升系統效能。由
於大幅降低封包傳輸時間，無形減少了傳輸功率以及儲存在暫存佇列中所消耗的功率。 
2. 透過所提出之溫度預測機制，可在溫度尚未達到過熱前及早執行溫度管理機制，此種
方法可以有效降低因為過熱而做垂直節流所造成的效能衝擊。 
