Timing Analyzer report for VanilaCore
Sat Dec 05 23:35:42 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'new_clock'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'seven_segment:seven_segment_0|cnt[15]'
 16. Slow 1200mV 85C Model Hold: 'new_clock'
 17. Slow 1200mV 85C Model Hold: 'seven_segment:seven_segment_0|cnt[15]'
 18. Slow 1200mV 85C Model Hold: 'clk'
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'new_clock'
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'seven_segment:seven_segment_0|cnt[15]'
 29. Slow 1200mV 0C Model Hold: 'new_clock'
 30. Slow 1200mV 0C Model Hold: 'seven_segment:seven_segment_0|cnt[15]'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Metastability Summary
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'new_clock'
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Setup: 'seven_segment:seven_segment_0|cnt[15]'
 41. Fast 1200mV 0C Model Hold: 'new_clock'
 42. Fast 1200mV 0C Model Hold: 'seven_segment:seven_segment_0|cnt[15]'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Metastability Summary
 45. Multicorner Timing Analysis Summary
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths Summary
 56. Clock Status Summary
 57. Unconstrained Input Ports
 58. Unconstrained Output Ports
 59. Unconstrained Input Ports
 60. Unconstrained Output Ports
 61. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; VanilaCore                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.8%      ;
;     Processor 3            ;   6.2%      ;
;     Processor 4            ;   6.2%      ;
;     Processors 5-6         ;   5.9%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; VanilaCore.sdc ; OK     ; Sat Dec 05 23:35:38 2020 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                  ;
+------------------------------------------+------+-----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period    ; Frequency ; Rise  ; Fall     ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+-----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clk                                      ; Base ; 20.000    ; 50.0 MHz  ; 0.000 ; 10.000   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                      ;
; debounce:debounce_rst|new_slow_clock[21] ; Base ; 10000.000 ; 0.1 MHz   ; 0.000 ; 5000.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { debounce:debounce_rst|new_slow_clock[21] } ;
; new_clock                                ; Base ; 40.000    ; 25.0 MHz  ; 0.000 ; 20.000   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { new_clock }                                ;
; seven_segment:seven_segment_0|cnt[15]    ; Base ; 1000.000  ; 1.0 MHz   ; 0.000 ; 0.500    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { seven_segment:seven_segment_0|cnt[15] }    ;
+------------------------------------------+------+-----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+------------+-----------------+---------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                  ;
+------------+-----------------+---------------------------------------+-------------------------------------------------------+
; 32.94 MHz  ; 32.94 MHz       ; new_clock                             ;                                                       ;
; 177.71 MHz ; 177.71 MHz      ; clk                                   ;                                                       ;
; 683.99 MHz ; 2.37 MHz        ; seven_segment:seven_segment_0|cnt[15] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; new_clock                             ; 4.819   ; 0.000         ;
; clk                                   ; 14.373  ; 0.000         ;
; seven_segment:seven_segment_0|cnt[15] ; 998.538 ; 0.000         ;
+---------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                            ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; new_clock                             ; 0.451 ; 0.000         ;
; seven_segment:seven_segment_0|cnt[15] ; 0.453 ; 0.000         ;
; clk                                   ; 0.465 ; 0.000         ;
+---------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+------------------------------------------+----------+---------------+
; Clock                                    ; Slack    ; End Point TNS ;
+------------------------------------------+----------+---------------+
; seven_segment:seven_segment_0|cnt[15]    ; 0.289    ; 0.000         ;
; clk                                      ; 9.783    ; 0.000         ;
; new_clock                                ; 19.673   ; 0.000         ;
; debounce:debounce_rst|new_slow_clock[21] ; 4999.794 ; 0.000         ;
+------------------------------------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'new_clock'                                                                                                                                          ;
+-------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.819 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.135     ; 15.047     ;
; 4.819 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.135     ; 15.047     ;
; 4.854 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[24][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.135     ; 15.012     ;
; 4.856 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[20][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.135     ; 15.010     ;
; 4.892 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.975     ;
; 4.894 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[2][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.973     ;
; 4.907 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[29][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.123     ; 14.971     ;
; 4.907 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[21][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.123     ; 14.971     ;
; 4.958 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.909     ;
; 4.960 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.907     ;
; 5.017 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.153     ; 14.831     ;
; 5.017 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.153     ; 14.831     ;
; 5.036 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.145     ; 14.820     ;
; 5.036 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.145     ; 14.820     ;
; 5.062 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.146     ; 14.793     ;
; 5.065 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.147     ; 14.789     ;
; 5.067 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.146     ; 14.788     ;
; 5.081 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.155     ; 14.765     ;
; 5.085 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.155     ; 14.761     ;
; 5.121 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.153     ; 14.727     ;
; 5.121 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.153     ; 14.727     ;
; 5.133 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.124     ; 14.744     ;
; 5.133 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.124     ; 14.744     ;
; 5.141 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.723     ;
; 5.141 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.723     ;
; 5.163 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.156     ; 14.682     ;
; 5.181 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.135     ; 14.685     ;
; 5.182 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.135     ; 14.684     ;
; 5.205 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.156     ; 14.640     ;
; 5.218 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.649     ;
; 5.219 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.648     ;
; 5.235 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.133     ; 14.633     ;
; 5.236 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.133     ; 14.632     ;
; 5.250 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.149     ; 14.602     ;
; 5.250 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.601     ;
; 5.251 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.600     ;
; 5.252 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.149     ; 14.600     ;
; 5.288 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[16][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.586     ;
; 5.290 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[28][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.584     ;
; 5.324 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.155     ; 14.522     ;
; 5.324 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.155     ; 14.522     ;
; 5.349 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.502     ;
; 5.393 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.125     ; 14.483     ;
; 5.395 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.125     ; 14.481     ;
; 5.416 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][30] ; new_clock    ; new_clock   ; 20.000       ; -0.126     ; 14.459     ;
; 5.421 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][30] ; new_clock    ; new_clock   ; 20.000       ; -0.126     ; 14.454     ;
; 5.439 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][17] ; new_clock    ; new_clock   ; 20.000       ; -0.147     ; 14.415     ;
; 5.452 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.145     ; 14.404     ;
; 5.473 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.391     ;
; 5.473 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.391     ;
; 5.481 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][17] ; new_clock    ; new_clock   ; 20.000       ; -0.147     ; 14.373     ;
; 5.495 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.145     ; 14.361     ;
; 5.499 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.138     ; 14.364     ;
; 5.502 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.139     ; 14.360     ;
; 5.504 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.138     ; 14.359     ;
; 5.521 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][8]   ; new_clock    ; new_clock   ; 20.000       ; -0.156     ; 14.324     ;
; 5.525 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.339     ;
; 5.525 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.339     ;
; 5.528 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.153     ; 14.320     ;
; 5.528 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.153     ; 14.320     ;
; 5.537 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[19][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.126     ; 14.338     ;
; 5.539 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[31][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.126     ; 14.336     ;
; 5.539 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.312     ;
; 5.541 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.310     ;
; 5.545 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.151     ; 14.305     ;
; 5.547 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.151     ; 14.303     ;
; 5.551 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.138     ; 14.312     ;
; 5.553 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.155     ; 14.293     ;
; 5.554 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.139     ; 14.308     ;
; 5.556 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.138     ; 14.307     ;
; 5.560 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][8]  ; new_clock    ; new_clock   ; 20.000       ; -0.159     ; 14.282     ;
; 5.562 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[20][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.312     ;
; 5.563 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][27] ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.288     ;
; 5.564 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][27] ; new_clock    ; new_clock   ; 20.000       ; -0.150     ; 14.287     ;
; 5.593 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.155     ; 14.253     ;
; 5.603 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][8]  ; new_clock    ; new_clock   ; 20.000       ; -0.159     ; 14.239     ;
; 5.603 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[24][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.271     ;
; 5.613 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.261     ;
; 5.614 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[27][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.260     ;
; 5.617 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[27][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.257     ;
; 5.618 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.127     ; 14.256     ;
; 5.620 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][28] ; new_clock    ; new_clock   ; 20.000       ; -0.159     ; 14.222     ;
; 5.622 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][28] ; new_clock    ; new_clock   ; 20.000       ; -0.159     ; 14.220     ;
; 5.623 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.244     ;
; 5.624 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.134     ; 14.243     ;
; 5.628 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[29][17] ; new_clock    ; new_clock   ; 20.000       ; -0.126     ; 14.247     ;
; 5.681 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.183     ;
; 5.681 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.137     ; 14.183     ;
; 5.682 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.151     ; 14.168     ;
; 5.707 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.138     ; 14.156     ;
; 5.710 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.139     ; 14.152     ;
; 5.712 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.138     ; 14.151     ;
; 5.714 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][29] ; new_clock    ; new_clock   ; 20.000       ; -0.147     ; 14.140     ;
; 5.714 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][29] ; new_clock    ; new_clock   ; 20.000       ; -0.147     ; 14.140     ;
; 5.721 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][28] ; new_clock    ; new_clock   ; 20.000       ; -0.147     ; 14.133     ;
; 5.721 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[18][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.128     ; 14.152     ;
; 5.724 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[30][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.128     ; 14.149     ;
; 5.724 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.151     ; 14.126     ;
; 5.728 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.126     ; 14.147     ;
; 5.730 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[26][29] ; new_clock    ; new_clock   ; 20.000       ; -0.128     ; 14.143     ;
+-------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.373 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.546      ;
; 14.464 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.455      ;
; 14.472 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.447      ;
; 14.519 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.400      ;
; 14.617 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.302      ;
; 14.669 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.250      ;
; 14.763 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.156      ;
; 14.815 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.104      ;
; 14.910 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 5.009      ;
; 14.962 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.957      ;
; 15.057 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.862      ;
; 15.105 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.814      ;
; 15.203 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.716      ;
; 15.253 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.666      ;
; 15.348 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.571      ;
; 15.398 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.521      ;
; 15.493 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.426      ;
; 15.541 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.378      ;
; 15.631 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.288      ;
; 15.687 ; debounce:debounce_rst|new_slow_clock[20] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.232      ;
; 15.784 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.082     ; 4.135      ;
; 16.779 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 3.140      ;
; 16.782 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 3.137      ;
; 16.811 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 3.108      ;
; 16.841 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 3.078      ;
; 16.902 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 3.017      ;
; 16.910 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 3.009      ;
; 16.925 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.994      ;
; 16.925 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.994      ;
; 16.928 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.991      ;
; 16.957 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.962      ;
; 16.957 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.962      ;
; 16.987 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.932      ;
; 16.987 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.932      ;
; 17.048 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.871      ;
; 17.055 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.864      ;
; 17.056 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.863      ;
; 17.071 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.848      ;
; 17.071 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.848      ;
; 17.071 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.848      ;
; 17.074 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.845      ;
; 17.103 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.816      ;
; 17.103 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.816      ;
; 17.107 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.812      ;
; 17.133 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.786      ;
; 17.133 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.786      ;
; 17.137 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.782      ;
; 17.194 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.725      ;
; 17.201 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.718      ;
; 17.201 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.718      ;
; 17.202 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.717      ;
; 17.217 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.702      ;
; 17.217 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.702      ;
; 17.217 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.702      ;
; 17.218 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.701      ;
; 17.220 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.699      ;
; 17.249 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.670      ;
; 17.249 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.670      ;
; 17.253 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.666      ;
; 17.253 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.666      ;
; 17.279 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.640      ;
; 17.279 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.640      ;
; 17.283 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.636      ;
; 17.283 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.636      ;
; 17.340 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.579      ;
; 17.347 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.572      ;
; 17.347 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.572      ;
; 17.348 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.571      ;
; 17.348 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.571      ;
; 17.363 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.556      ;
; 17.363 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.556      ;
; 17.363 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.556      ;
; 17.364 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.555      ;
; 17.364 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.555      ;
; 17.366 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.553      ;
; 17.395 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.524      ;
; 17.395 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.524      ;
; 17.399 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.520      ;
; 17.399 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.520      ;
; 17.400 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.519      ;
; 17.425 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.494      ;
; 17.425 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.494      ;
; 17.429 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.490      ;
; 17.429 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.490      ;
; 17.430 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.489      ;
; 17.486 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.433      ;
; 17.493 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.426      ;
; 17.493 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.426      ;
; 17.494 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.425      ;
; 17.494 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.425      ;
; 17.495 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.424      ;
; 17.509 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.410      ;
; 17.509 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.410      ;
; 17.510 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 2.410      ;
; 17.510 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.409      ;
; 17.510 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.409      ;
; 17.510 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.409      ;
; 17.513 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 2.407      ;
; 17.541 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.082     ; 2.378      ;
; 17.542 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 2.378      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'seven_segment:seven_segment_0|cnt[15]'                                                                                                                                               ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 998.538 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.081     ; 1.382      ;
; 999.062 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.081     ; 0.858      ;
; 999.062 ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.081     ; 0.858      ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'new_clock'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.451 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ_W1 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ_W1 ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ1   ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ1   ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[3]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[3]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[4]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[4]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[5]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[5]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[6]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[6]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[8]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[8]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[9]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[9]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[10]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[10]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[11]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[11]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[12]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[12]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[7]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[7]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_slave:uart_slave_0|wr                                       ; uart_slave:uart_slave_0|wr                                       ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA  ; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA  ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; console:console_0|current_state.STOP                             ; console:console_0|current_state.STOP                             ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; console:console_0|current_state.BIT_S                            ; console:console_0|current_state.BIT_S                            ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:CORE_0|control_unit:control_unit_0|cyc                      ; core:CORE_0|control_unit:control_unit_0|cyc                      ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; seven_segment:seven_segment_0|cnt[0]                             ; seven_segment:seven_segment_0|cnt[0]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.758      ;
; 0.500 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.794      ;
; 0.513 ; console:console_0|current_state.STOP                             ; console:console_0|current_state.IDDLE                            ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.806      ;
; 0.516 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.810      ;
; 0.522 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ2   ; core:CORE_0|memory_access:memory_access_0|data_valid             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.816      ;
; 0.523 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.817      ;
; 0.558 ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; console:console_0|rd                                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 0.852      ;
; 0.692 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[8]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.985      ;
; 0.694 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[2]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.987      ;
; 0.698 ; uart_slave:uart_slave_0|data[2]                                  ; uart_slave:uart_slave_0|data[1]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; uart_slave:uart_slave_0|data[5]                                  ; uart_slave:uart_slave_0|data[4]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 0.992      ;
; 0.724 ; core:CORE_0|memory_access:memory_access_0|address_reg[31]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.019      ;
; 0.733 ; seven_segment:seven_segment_0|cnt[14]                            ; seven_segment:seven_segment_0|cnt[14]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.027      ;
; 0.734 ; seven_segment:seven_segment_0|cnt[12]                            ; seven_segment:seven_segment_0|cnt[12]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; seven_segment:seven_segment_0|cnt[6]                             ; seven_segment:seven_segment_0|cnt[6]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; seven_segment:seven_segment_0|cnt[4]                             ; seven_segment:seven_segment_0|cnt[4]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; seven_segment:seven_segment_0|cnt[2]                             ; seven_segment:seven_segment_0|cnt[2]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.028      ;
; 0.735 ; seven_segment:seven_segment_0|cnt[10]                            ; seven_segment:seven_segment_0|cnt[10]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; seven_segment:seven_segment_0|cnt[8]                             ; seven_segment:seven_segment_0|cnt[8]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; seven_segment:seven_segment_0|cnt[7]                             ; seven_segment:seven_segment_0|cnt[7]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; seven_segment:seven_segment_0|cnt[3]                             ; seven_segment:seven_segment_0|cnt[3]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; seven_segment:seven_segment_0|cnt[13]                            ; seven_segment:seven_segment_0|cnt[13]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; seven_segment:seven_segment_0|cnt[11]                            ; seven_segment:seven_segment_0|cnt[11]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; seven_segment:seven_segment_0|cnt[5]                             ; seven_segment:seven_segment_0|cnt[5]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; seven_segment:seven_segment_0|cnt[9]                             ; seven_segment:seven_segment_0|cnt[9]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.032      ;
; 0.748 ; uart_slave:uart_slave_0|current_state.STOP                       ; uart_slave:uart_slave_0|wr                                       ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.042      ;
; 0.753 ; console:console_0|fifo:fifo_0|buff_cnt[2]                        ; console:console_0|fifo:fifo_0|buff_cnt[2]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.047      ;
; 0.756 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.050      ;
; 0.756 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.050      ;
; 0.760 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.053      ;
; 0.765 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.058      ;
; 0.772 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.065      ;
; 0.777 ; console:console_0|fifo:fifo_0|buff_cnt[0]                        ; console:console_0|fifo:fifo_0|buff_cnt[0]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.071      ;
; 0.782 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.075      ;
; 0.782 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.076      ;
; 0.784 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[1]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.077      ;
; 0.784 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[7]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.077      ;
; 0.785 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[4]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.078      ;
; 0.785 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[0]      ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.080      ;
; 0.786 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[3]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[6]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.079      ;
; 0.789 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.082      ;
; 0.792 ; core:CORE_0|memory_access:memory_access_0|data_bus.CYC           ; seven_segment:seven_segment_0|wb.ACK                             ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.087      ;
; 0.792 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.086      ;
; 0.792 ; console:console_0|current_state.BIT_S                            ; console:console_0|current_state.STOP                             ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.085      ;
; 0.793 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[0]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.086      ;
; 0.795 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[5]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.088      ;
; 0.795 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.089      ;
; 0.798 ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.092      ;
; 0.804 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.098      ;
; 0.826 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.120      ;
; 0.847 ; debounce:debounce_rst|dff_2                                      ; seven_segment:seven_segment_0|data[10]                           ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 1.495      ; 2.564      ;
; 0.865 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.159      ;
; 0.871 ; console:console_0|wb_states.TAKE_WB                              ; console:console_0|ACK_S                                          ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.165      ;
; 0.888 ; core:CORE_0|memory_access:memory_access_0|data_2[24]             ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[24]     ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.183      ;
; 0.907 ; uart_slave:uart_slave_0|data[1]                                  ; uart_slave:uart_slave_0|data[0]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.200      ;
; 0.907 ; uart_slave:uart_slave_0|data[6]                                  ; uart_slave:uart_slave_0|data[5]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.200      ;
; 0.908 ; uart_slave:uart_slave_0|data[3]                                  ; uart_slave:uart_slave_0|data[2]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.201      ;
; 0.909 ; uart_slave:uart_slave_0|data[4]                                  ; uart_slave:uart_slave_0|data[3]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.202      ;
; 0.926 ; core:CORE_0|memory_access:memory_access_0|data_2[27]             ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[27]     ; new_clock                                ; new_clock   ; 0.000        ; 0.081      ; 1.219      ;
; 0.935 ; core:CORE_0|memory_access:memory_access_0|address_reg[11]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[11]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.230      ;
; 0.937 ; core:CORE_0|memory_access:memory_access_0|address_reg[17]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[17]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.232      ;
; 0.939 ; core:CORE_0|memory_access:memory_access_0|address_reg[21]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[21]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.234      ;
; 0.942 ; core:CORE_0|memory_access:memory_access_0|address_reg[24]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[24]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.237      ;
; 0.942 ; core:CORE_0|memory_access:memory_access_0|address_reg[18]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[18]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.237      ;
; 0.942 ; core:CORE_0|memory_access:memory_access_0|address_reg[10]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[10]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.237      ;
; 0.942 ; core:CORE_0|memory_access:memory_access_0|address_reg[8]         ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[8]        ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.237      ;
; 0.944 ; core:CORE_0|memory_access:memory_access_0|address_reg[22]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]       ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.239      ;
; 0.949 ; core:CORE_0|memory_access:memory_access_0|address_reg[4]         ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[4]        ; new_clock                                ; new_clock   ; 0.000        ; 0.083      ; 1.244      ;
; 0.958 ; console:console_0|fifo:fifo_0|buff_cnt[1]                        ; console:console_0|fifo:fifo_0|buff_cnt[1]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.252      ;
; 0.958 ; console:console_0|fifo:fifo_0|buff_cnt[3]                        ; console:console_0|fifo:fifo_0|buff_cnt[3]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.252      ;
; 0.977 ; seven_segment:seven_segment_0|cnt[0]                             ; seven_segment:seven_segment_0|cnt[1]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.271      ;
; 0.979 ; seven_segment:seven_segment_0|cnt[1]                             ; seven_segment:seven_segment_0|cnt[1]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.082      ; 1.273      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'seven_segment:seven_segment_0|cnt[15]'                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.453 ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.081      ; 0.758      ;
; 0.815 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.081      ; 1.108      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.465 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[0]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.734 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.027      ;
; 0.735 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; debounce:debounce_rst|new_slow_clock[20] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.741 ; new_clock                                ; new_clock                                ; new_clock                                ; clk         ; 0.000        ; 2.603      ; 3.847      ;
; 0.756 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[1]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[1]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.049      ;
; 0.758 ; new_clock                                ; new_clock                                ; new_clock                                ; clk         ; 0.000        ; 2.603      ; 3.864      ;
; 1.089 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.089 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.383      ;
; 1.090 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.097 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.098 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.106 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.139 ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; clk         ; 0.000        ; 2.617      ; 4.249      ;
; 1.219 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.512      ;
; 1.219 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.513      ;
; 1.220 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.514      ;
; 1.220 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.513      ;
; 1.220 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.514      ;
; 1.221 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.221 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.222 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.229 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.229 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.230 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.230 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.237 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.531      ;
; 1.238 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.532      ;
; 1.238 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.532      ;
; 1.238 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.239 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.533      ;
; 1.239 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.246 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.542      ;
; 1.248 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.318 ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; clk         ; 0.000        ; 2.617      ; 4.428      ;
; 1.359 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.652      ;
; 1.359 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.653      ;
; 1.360 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.654      ;
; 1.360 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.653      ;
; 1.360 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.082      ; 1.654      ;
; 1.361 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.654      ;
; 1.362 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.362 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.081      ; 1.655      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+------------+-----------------+---------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                  ;
+------------+-----------------+---------------------------------------+-------------------------------------------------------+
; 34.65 MHz  ; 34.65 MHz       ; new_clock                             ;                                                       ;
; 193.2 MHz  ; 193.2 MHz       ; clk                                   ;                                                       ;
; 761.04 MHz ; 2.21 MHz        ; seven_segment:seven_segment_0|cnt[15] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; new_clock                             ; 5.570   ; 0.000         ;
; clk                                   ; 14.824  ; 0.000         ;
; seven_segment:seven_segment_0|cnt[15] ; 998.686 ; 0.000         ;
+---------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                             ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; new_clock                             ; 0.401 ; 0.000         ;
; seven_segment:seven_segment_0|cnt[15] ; 0.401 ; 0.000         ;
; clk                                   ; 0.416 ; 0.000         ;
+---------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+------------------------------------------+----------+---------------+
; Clock                                    ; Slack    ; End Point TNS ;
+------------------------------------------+----------+---------------+
; seven_segment:seven_segment_0|cnt[15]    ; 0.274    ; 0.000         ;
; clk                                      ; 9.772    ; 0.000         ;
; new_clock                                ; 19.684   ; 0.000         ;
; debounce:debounce_rst|new_slow_clock[21] ; 4999.789 ; 0.000         ;
+------------------------------------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'new_clock'                                                                                                                                           ;
+-------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.570 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 14.335     ;
; 5.571 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 14.334     ;
; 5.617 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[24][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.098     ; 14.287     ;
; 5.618 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[20][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.098     ; 14.286     ;
; 5.642 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.096     ; 14.264     ;
; 5.644 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[2][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.096     ; 14.262     ;
; 5.653 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[29][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.087     ; 14.262     ;
; 5.654 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[21][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.087     ; 14.261     ;
; 5.696 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.095     ; 14.211     ;
; 5.699 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.095     ; 14.208     ;
; 5.858 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 14.036     ;
; 5.862 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 14.032     ;
; 5.865 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.106     ; 14.031     ;
; 5.865 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.106     ; 14.031     ;
; 5.888 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 14.006     ;
; 5.888 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.087     ; 14.027     ;
; 5.888 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.087     ; 14.027     ;
; 5.897 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 14.005     ;
; 5.897 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 14.005     ;
; 5.909 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 13.980     ;
; 5.910 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 13.979     ;
; 5.934 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.969     ;
; 5.934 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.969     ;
; 5.967 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.095     ; 13.940     ;
; 5.968 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.095     ; 13.939     ;
; 5.977 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.114     ; 13.911     ;
; 5.981 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.924     ;
; 5.981 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.924     ;
; 5.981 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.114     ; 13.907     ;
; 6.012 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[16][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.090     ; 13.900     ;
; 6.014 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[28][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.090     ; 13.898     ;
; 6.108 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.795     ;
; 6.111 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.088     ; 13.803     ;
; 6.112 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.791     ;
; 6.113 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.088     ; 13.801     ;
; 6.115 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.790     ;
; 6.115 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.790     ;
; 6.123 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 13.768     ;
; 6.124 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 13.767     ;
; 6.126 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 13.763     ;
; 6.126 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 13.763     ;
; 6.138 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.765     ;
; 6.153 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][17] ; new_clock    ; new_clock   ; 20.000       ; -0.105     ; 13.744     ;
; 6.159 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 13.731     ;
; 6.166 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 13.720     ;
; 6.181 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.722     ;
; 6.184 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][17] ; new_clock    ; new_clock   ; 20.000       ; -0.105     ; 13.713     ;
; 6.185 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.718     ;
; 6.188 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.717     ;
; 6.188 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.717     ;
; 6.198 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 13.688     ;
; 6.200 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][8]   ; new_clock    ; new_clock   ; 20.000       ; -0.117     ; 13.685     ;
; 6.211 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.692     ;
; 6.239 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.109     ; 13.654     ;
; 6.241 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.109     ; 13.652     ;
; 6.243 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 13.651     ;
; 6.253 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][8]  ; new_clock    ; new_clock   ; 20.000       ; -0.120     ; 13.629     ;
; 6.256 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.647     ;
; 6.260 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.643     ;
; 6.263 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[19][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.089     ; 13.650     ;
; 6.263 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.642     ;
; 6.263 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.097     ; 13.642     ;
; 6.265 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[31][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.089     ; 13.648     ;
; 6.276 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 13.618     ;
; 6.285 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][8]  ; new_clock    ; new_clock   ; 20.000       ; -0.120     ; 13.597     ;
; 6.286 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.617     ;
; 6.306 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.115     ; 13.581     ;
; 6.307 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.115     ; 13.580     ;
; 6.320 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[29][17] ; new_clock    ; new_clock   ; 20.000       ; -0.087     ; 13.595     ;
; 6.344 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.090     ; 13.568     ;
; 6.345 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[27][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.090     ; 13.567     ;
; 6.367 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][27] ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 13.525     ;
; 6.367 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][27] ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 13.525     ;
; 6.370 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.114     ; 13.518     ;
; 6.373 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][30] ; new_clock    ; new_clock   ; 20.000       ; -0.090     ; 13.539     ;
; 6.378 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][30] ; new_clock    ; new_clock   ; 20.000       ; -0.090     ; 13.534     ;
; 6.398 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][28] ; new_clock    ; new_clock   ; 20.000       ; -0.120     ; 13.484     ;
; 6.399 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.114     ; 13.489     ;
; 6.400 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][28] ; new_clock    ; new_clock   ; 20.000       ; -0.120     ; 13.482     ;
; 6.403 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 13.487     ;
; 6.404 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 13.486     ;
; 6.409 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[20][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.088     ; 13.505     ;
; 6.409 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[0][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 13.490     ;
; 6.430 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[18][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.091     ; 13.481     ;
; 6.433 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[30][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.091     ; 13.478     ;
; 6.441 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[24][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.088     ; 13.473     ;
; 6.457 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.095     ; 13.450     ;
; 6.458 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.095     ; 13.449     ;
; 6.468 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][29] ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 13.426     ;
; 6.468 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[27][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.091     ; 13.443     ;
; 6.469 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][29] ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 13.425     ;
; 6.469 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.091     ; 13.442     ;
; 6.482 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[0][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 13.417     ;
; 6.490 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][28] ; new_clock    ; new_clock   ; 20.000       ; -0.105     ; 13.407     ;
; 6.493 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[3][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 13.410     ;
; 6.510 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[26][29] ; new_clock    ; new_clock   ; 20.000       ; -0.091     ; 13.401     ;
; 6.513 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[18][29] ; new_clock    ; new_clock   ; 20.000       ; -0.091     ; 13.398     ;
; 6.519 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][28]  ; new_clock    ; new_clock   ; 20.000       ; -0.106     ; 13.377     ;
; 6.520 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][28]  ; new_clock    ; new_clock   ; 20.000       ; -0.106     ; 13.376     ;
; 6.520 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 13.370     ;
+-------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 14.824 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 5.105      ;
; 14.907 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 5.022      ;
; 14.914 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 5.015      ;
; 14.950 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.979      ;
; 15.040 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.889      ;
; 15.080 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.849      ;
; 15.166 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.763      ;
; 15.207 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.722      ;
; 15.292 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.637      ;
; 15.333 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.596      ;
; 15.419 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.510      ;
; 15.455 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.474      ;
; 15.546 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.383      ;
; 15.584 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.345      ;
; 15.671 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.258      ;
; 15.710 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.219      ;
; 15.796 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.133      ;
; 15.831 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.098      ;
; 15.914 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 4.015      ;
; 15.957 ; debounce:debounce_rst|new_slow_clock[20] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 3.972      ;
; 16.047 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[21] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 3.882      ;
; 17.127 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.802      ;
; 17.132 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.797      ;
; 17.175 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.754      ;
; 17.214 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.715      ;
; 17.253 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.676      ;
; 17.253 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.676      ;
; 17.258 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.671      ;
; 17.258 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.671      ;
; 17.265 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.664      ;
; 17.301 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.628      ;
; 17.301 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.628      ;
; 17.340 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.589      ;
; 17.340 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.589      ;
; 17.379 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.550      ;
; 17.379 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.550      ;
; 17.379 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.550      ;
; 17.384 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.545      ;
; 17.384 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.545      ;
; 17.391 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.538      ;
; 17.391 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.538      ;
; 17.427 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.502      ;
; 17.427 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.502      ;
; 17.431 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.498      ;
; 17.466 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.463      ;
; 17.466 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.463      ;
; 17.470 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.459      ;
; 17.505 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.424      ;
; 17.505 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.424      ;
; 17.505 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.424      ;
; 17.505 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.424      ;
; 17.510 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.419      ;
; 17.510 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.419      ;
; 17.517 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.412      ;
; 17.517 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.412      ;
; 17.517 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.412      ;
; 17.553 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.376      ;
; 17.553 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.376      ;
; 17.557 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.372      ;
; 17.558 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.371      ;
; 17.592 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.337      ;
; 17.592 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.337      ;
; 17.596 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.333      ;
; 17.597 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.332      ;
; 17.631 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.298      ;
; 17.631 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.298      ;
; 17.631 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.298      ;
; 17.631 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.298      ;
; 17.632 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.297      ;
; 17.636 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.293      ;
; 17.636 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.293      ;
; 17.643 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.286      ;
; 17.643 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.286      ;
; 17.643 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.286      ;
; 17.643 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.286      ;
; 17.679 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.250      ;
; 17.679 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.250      ;
; 17.683 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.246      ;
; 17.684 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.245      ;
; 17.684 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.245      ;
; 17.718 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.211      ;
; 17.718 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.211      ;
; 17.722 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.207      ;
; 17.723 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.206      ;
; 17.723 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.206      ;
; 17.757 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.172      ;
; 17.757 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.172      ;
; 17.757 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.172      ;
; 17.757 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.172      ;
; 17.758 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.171      ;
; 17.759 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.170      ;
; 17.762 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.167      ;
; 17.762 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.167      ;
; 17.768 ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; clk         ; 20.000       ; 2.320      ; 4.794      ;
; 17.769 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.160      ;
; 17.769 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.160      ;
; 17.769 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.160      ;
; 17.769 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.160      ;
; 17.770 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.159      ;
; 17.805 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 20.000       ; -0.073     ; 2.124      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'seven_segment:seven_segment_0|cnt[15]'                                                                                                                                                ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 998.686 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.073     ; 1.243      ;
; 999.159 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.073     ; 0.770      ;
; 999.159 ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.073     ; 0.770      ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'new_clock'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.401 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ_W1 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ_W1 ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ1   ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ1   ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; console:console_0|current_state.STOP                             ; console:console_0|current_state.STOP                             ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; console:console_0|current_state.BIT_S                            ; console:console_0|current_state.BIT_S                            ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[3]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[3]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[4]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[4]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[5]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[5]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[6]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[6]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[8]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[8]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[9]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[9]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[10]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[10]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[11]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[11]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[12]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[12]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[7]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[7]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_slave:uart_slave_0|wr                                       ; uart_slave:uart_slave_0|wr                                       ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; core:CORE_0|control_unit:control_unit_0|cyc                      ; core:CORE_0|control_unit:control_unit_0|cyc                      ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA  ; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.669      ;
; 0.416 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; seven_segment:seven_segment_0|cnt[0]                             ; seven_segment:seven_segment_0|cnt[0]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.684      ;
; 0.465 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.732      ;
; 0.466 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.733      ;
; 0.473 ; console:console_0|current_state.STOP                             ; console:console_0|current_state.IDDLE                            ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.740      ;
; 0.486 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.753      ;
; 0.491 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ2   ; core:CORE_0|memory_access:memory_access_0|data_valid             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.761      ;
; 0.521 ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; console:console_0|rd                                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.789      ;
; 0.646 ; core:CORE_0|memory_access:memory_access_0|address_reg[31]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.914      ;
; 0.647 ; uart_slave:uart_slave_0|data[2]                                  ; uart_slave:uart_slave_0|data[1]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; uart_slave:uart_slave_0|data[5]                                  ; uart_slave:uart_slave_0|data[4]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[8]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.915      ;
; 0.650 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[2]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.917      ;
; 0.682 ; seven_segment:seven_segment_0|cnt[14]                            ; seven_segment:seven_segment_0|cnt[14]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; seven_segment:seven_segment_0|cnt[12]                            ; seven_segment:seven_segment_0|cnt[12]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; seven_segment:seven_segment_0|cnt[6]                             ; seven_segment:seven_segment_0|cnt[6]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; seven_segment:seven_segment_0|cnt[4]                             ; seven_segment:seven_segment_0|cnt[4]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.950      ;
; 0.684 ; seven_segment:seven_segment_0|cnt[7]                             ; seven_segment:seven_segment_0|cnt[7]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; seven_segment:seven_segment_0|cnt[2]                             ; seven_segment:seven_segment_0|cnt[2]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; seven_segment:seven_segment_0|cnt[10]                            ; seven_segment:seven_segment_0|cnt[10]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; seven_segment:seven_segment_0|cnt[8]                             ; seven_segment:seven_segment_0|cnt[8]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.953      ;
; 0.687 ; seven_segment:seven_segment_0|cnt[3]                             ; seven_segment:seven_segment_0|cnt[3]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; seven_segment:seven_segment_0|cnt[13]                            ; seven_segment:seven_segment_0|cnt[13]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; seven_segment:seven_segment_0|cnt[11]                            ; seven_segment:seven_segment_0|cnt[11]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; seven_segment:seven_segment_0|cnt[9]                             ; seven_segment:seven_segment_0|cnt[9]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; seven_segment:seven_segment_0|cnt[5]                             ; seven_segment:seven_segment_0|cnt[5]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.956      ;
; 0.700 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[1]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.967      ;
; 0.700 ; uart_slave:uart_slave_0|current_state.STOP                       ; uart_slave:uart_slave_0|wr                                       ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[7]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.968      ;
; 0.702 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[4]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.969      ;
; 0.703 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[3]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.970      ;
; 0.703 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[6]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.970      ;
; 0.703 ; console:console_0|fifo:fifo_0|buff_cnt[2]                        ; console:console_0|fifo:fifo_0|buff_cnt[2]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.971      ;
; 0.708 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.975      ;
; 0.716 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.982      ;
; 0.718 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.984      ;
; 0.726 ; console:console_0|fifo:fifo_0|buff_cnt[0]                        ; console:console_0|fifo:fifo_0|buff_cnt[0]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 0.994      ;
; 0.730 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 0.996      ;
; 0.734 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[0]      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.002      ;
; 0.734 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.002      ;
; 0.737 ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.005      ;
; 0.738 ; core:CORE_0|memory_access:memory_access_0|data_bus.CYC           ; seven_segment:seven_segment_0|wb.ACK                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.006      ;
; 0.738 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 1.004      ;
; 0.739 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[0]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 1.006      ;
; 0.740 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[5]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 1.007      ;
; 0.740 ; console:console_0|current_state.BIT_S                            ; console:console_0|current_state.STOP                             ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 1.007      ;
; 0.740 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.072      ; 1.007      ;
; 0.744 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.012      ;
; 0.749 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.017      ;
; 0.771 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.039      ;
; 0.792 ; console:console_0|wb_states.TAKE_WB                              ; console:console_0|ACK_S                                          ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.060      ;
; 0.808 ; core:CORE_0|memory_access:memory_access_0|data_2[24]             ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[24]     ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.076      ;
; 0.810 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.078      ;
; 0.822 ; core:CORE_0|memory_access:memory_access_0|data_2[27]             ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[27]     ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 1.088      ;
; 0.837 ; uart_slave:uart_slave_0|data[6]                                  ; uart_slave:uart_slave_0|data[5]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 1.103      ;
; 0.837 ; debounce:debounce_rst|dff_2                                      ; seven_segment:seven_segment_0|data[10]                           ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 1.349      ; 2.391      ;
; 0.839 ; uart_slave:uart_slave_0|data[3]                                  ; uart_slave:uart_slave_0|data[2]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 1.105      ;
; 0.842 ; uart_slave:uart_slave_0|data[1]                                  ; uart_slave:uart_slave_0|data[0]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 1.108      ;
; 0.845 ; uart_slave:uart_slave_0|data[4]                                  ; uart_slave:uart_slave_0|data[3]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.071      ; 1.111      ;
; 0.854 ; core:CORE_0|memory_access:memory_access_0|address_reg[24]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[24]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.122      ;
; 0.857 ; core:CORE_0|memory_access:memory_access_0|address_reg[22]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.125      ;
; 0.857 ; core:CORE_0|memory_access:memory_access_0|address_reg[18]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[18]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.125      ;
; 0.857 ; core:CORE_0|memory_access:memory_access_0|address_reg[10]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[10]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.125      ;
; 0.858 ; core:CORE_0|memory_access:memory_access_0|address_reg[8]         ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[8]        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.126      ;
; 0.859 ; core:CORE_0|memory_access:memory_access_0|address_reg[4]         ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[4]        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.127      ;
; 0.863 ; core:CORE_0|memory_access:memory_access_0|address_reg[21]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[21]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.131      ;
; 0.863 ; core:CORE_0|memory_access:memory_access_0|address_reg[11]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[11]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.131      ;
; 0.865 ; core:CORE_0|memory_access:memory_access_0|address_reg[17]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[17]       ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.133      ;
; 0.869 ; seven_segment:seven_segment_0|cnt[1]                             ; seven_segment:seven_segment_0|cnt[1]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.137      ;
; 0.870 ; seven_segment:seven_segment_0|cnt[0]                             ; seven_segment:seven_segment_0|cnt[1]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.138      ;
; 0.872 ; console:console_0|fifo:fifo_0|buff_cnt[1]                        ; console:console_0|fifo:fifo_0|buff_cnt[1]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.140      ;
; 0.872 ; console:console_0|fifo:fifo_0|buff_cnt[3]                        ; console:console_0|fifo:fifo_0|buff_cnt[3]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.073      ; 1.140      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'seven_segment:seven_segment_0|cnt[15]'                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.401 ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.073      ; 0.684      ;
; 0.759 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.073      ; 1.027      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.416 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[0]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.681 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.949      ;
; 0.682 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.950      ;
; 0.683 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; debounce:debounce_rst|new_slow_clock[20] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.707 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[1]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[1]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.720 ; new_clock                                ; new_clock                                ; new_clock                                ; clk         ; 0.000        ; 2.391      ; 3.576      ;
; 0.727 ; new_clock                                ; new_clock                                ; new_clock                                ; clk         ; 0.000        ; 2.391      ; 3.583      ;
; 0.918 ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; clk         ; 0.000        ; 2.406      ; 3.779      ;
; 1.003 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.271      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.008 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.276      ;
; 1.009 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.277      ;
; 1.010 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.019 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.021 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.021 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.096 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.364      ;
; 1.096 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.364      ;
; 1.097 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.097 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.097 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.102 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.370      ;
; 1.103 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.103 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.104 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.125 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.130 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.398      ;
; 1.131 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.399      ;
; 1.131 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.399      ;
; 1.141 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.143 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.411      ;
; 1.143 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.411      ;
; 1.144 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.144 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.144 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.144 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.144 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.145 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.413      ;
; 1.218 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.486      ;
; 1.218 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.486      ;
; 1.219 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.487      ;
; 1.219 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.487      ;
; 1.219 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.487      ;
; 1.224 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.225 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.493      ;
; 1.225 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.493      ;
; 1.247 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.073      ; 1.515      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; new_clock                             ; 13.124  ; 0.000         ;
; clk                                   ; 17.515  ; 0.000         ;
; seven_segment:seven_segment_0|cnt[15] ; 999.348 ; 0.000         ;
+---------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                             ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; new_clock                             ; 0.185 ; 0.000         ;
; seven_segment:seven_segment_0|cnt[15] ; 0.186 ; 0.000         ;
; clk                                   ; 0.194 ; 0.000         ;
+---------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+------------------------------------------+----------+---------------+
; Clock                                    ; Slack    ; End Point TNS ;
+------------------------------------------+----------+---------------+
; seven_segment:seven_segment_0|cnt[15]    ; 0.333    ; 0.000         ;
; clk                                      ; 9.435    ; 0.000         ;
; new_clock                                ; 19.701   ; 0.000         ;
; debounce:debounce_rst|new_slow_clock[21] ; 4999.786 ; 0.000         ;
+------------------------------------------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'new_clock'                                                                                                                                            ;
+--------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.124 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.117     ; 6.746      ;
; 13.124 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.117     ; 6.746      ;
; 13.132 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.109     ; 6.746      ;
; 13.132 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.109     ; 6.746      ;
; 13.163 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.105     ; 6.719      ;
; 13.165 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[24][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 6.711      ;
; 13.166 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[2][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.105     ; 6.716      ;
; 13.167 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[20][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 6.709      ;
; 13.175 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.118     ; 6.694      ;
; 13.180 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.118     ; 6.689      ;
; 13.182 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[29][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 6.706      ;
; 13.183 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[21][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.099     ; 6.705      ;
; 13.187 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 6.689      ;
; 13.192 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 6.684      ;
; 13.200 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.115     ; 6.672      ;
; 13.200 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.115     ; 6.672      ;
; 13.207 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.104     ; 6.676      ;
; 13.210 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.104     ; 6.673      ;
; 13.220 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 6.657      ;
; 13.220 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 6.657      ;
; 13.243 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 6.632      ;
; 13.260 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 6.614      ;
; 13.261 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 6.613      ;
; 13.268 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 6.619      ;
; 13.268 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 6.619      ;
; 13.291 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 6.584      ;
; 13.291 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.112     ; 6.584      ;
; 13.295 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.590      ;
; 13.300 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.585      ;
; 13.310 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 6.569      ;
; 13.311 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][30] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.574      ;
; 13.311 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.108     ; 6.568      ;
; 13.316 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][30] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.569      ;
; 13.321 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.117     ; 6.549      ;
; 13.322 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][17] ; new_clock    ; new_clock   ; 20.000       ; -0.109     ; 6.556      ;
; 13.322 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.117     ; 6.548      ;
; 13.327 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 6.550      ;
; 13.327 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 6.550      ;
; 13.328 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.558      ;
; 13.328 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.558      ;
; 13.329 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][17] ; new_clock    ; new_clock   ; 20.000       ; -0.109     ; 6.549      ;
; 13.334 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[9][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.119     ; 6.534      ;
; 13.338 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[16][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.547      ;
; 13.340 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[28][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.545      ;
; 13.342 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.119     ; 6.526      ;
; 13.351 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.533      ;
; 13.366 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 6.508      ;
; 13.367 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.518      ;
; 13.368 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 6.506      ;
; 13.369 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[29][17] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.517      ;
; 13.371 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[8][6]   ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 6.516      ;
; 13.372 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.513      ;
; 13.374 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 6.513      ;
; 13.380 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 6.496      ;
; 13.383 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 6.488      ;
; 13.384 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[19][27] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.501      ;
; 13.385 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.111     ; 6.491      ;
; 13.389 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[5][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 6.482      ;
; 13.389 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[4][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 6.482      ;
; 13.389 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[13][27] ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.496      ;
; 13.390 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[10][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.118     ; 6.479      ;
; 13.390 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[11][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.118     ; 6.479      ;
; 13.400 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.486      ;
; 13.400 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.486      ;
; 13.404 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[27][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.480      ;
; 13.404 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.480      ;
; 13.417 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[23][27] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.469      ;
; 13.417 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[31][27] ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.469      ;
; 13.418 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[24][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.467      ;
; 13.423 ; core:CORE_0|control_unit:control_unit_0|regfile_src[2] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.461      ;
; 13.425 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[20][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.460      ;
; 13.440 ; core:CORE_0|control_unit:control_unit_0|regfile_src[1] ; core:CORE_0|regfile:regfile_0|REGS[8][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.444      ;
; 13.467 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[19][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.419      ;
; 13.468 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.104     ; 6.415      ;
; 13.469 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[3][5]   ; new_clock    ; new_clock   ; 20.000       ; -0.104     ; 6.414      ;
; 13.470 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[31][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.101     ; 6.416      ;
; 13.475 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.118     ; 6.394      ;
; 13.476 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 6.411      ;
; 13.478 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[14][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.100     ; 6.409      ;
; 13.484 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[7][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.118     ; 6.385      ;
; 13.487 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 6.390      ;
; 13.488 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[1][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.397      ;
; 13.491 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[0][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.107     ; 6.389      ;
; 13.492 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.110     ; 6.385      ;
; 13.493 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[25][28] ; new_clock    ; new_clock   ; 20.000       ; -0.123     ; 6.371      ;
; 13.493 ; core:CORE_0|control_unit:control_unit_0|regfile_src[0] ; core:CORE_0|regfile:regfile_0|REGS[3][27]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.392      ;
; 13.495 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[17][28] ; new_clock    ; new_clock   ; 20.000       ; -0.123     ; 6.369      ;
; 13.504 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][27] ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 6.370      ;
; 13.505 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[12][27] ; new_clock    ; new_clock   ; 20.000       ; -0.113     ; 6.369      ;
; 13.505 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[23][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.380      ;
; 13.506 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[27][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.379      ;
; 13.509 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[15][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 6.362      ;
; 13.511 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[13][0]  ; new_clock    ; new_clock   ; 20.000       ; -0.116     ; 6.360      ;
; 13.513 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[0][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.114     ; 6.360      ;
; 13.516 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[1][0]   ; new_clock    ; new_clock   ; 20.000       ; -0.114     ; 6.357      ;
; 13.525 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[6][8]   ; new_clock    ; new_clock   ; 20.000       ; -0.121     ; 6.341      ;
; 13.525 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[18][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.359      ;
; 13.529 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[30][6]  ; new_clock    ; new_clock   ; 20.000       ; -0.103     ; 6.355      ;
; 13.538 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[28][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.347      ;
; 13.538 ; core:CORE_0|control_unit:control_unit_0|sr2_src[0]     ; core:CORE_0|regfile:regfile_0|REGS[16][5]  ; new_clock    ; new_clock   ; 20.000       ; -0.102     ; 6.347      ;
+--------+--------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.515 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.436      ;
; 17.564 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.387      ;
; 17.565 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.386      ;
; 17.584 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.367      ;
; 17.631 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.320      ;
; 17.656 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.295      ;
; 17.700 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.251      ;
; 17.723 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.228      ;
; 17.768 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.183      ;
; 17.792 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.159      ;
; 17.836 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.115      ;
; 17.856 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.095      ;
; 17.904 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.047      ;
; 17.927 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 2.024      ;
; 17.971 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.980      ;
; 17.995 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.956      ;
; 18.039 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.912      ;
; 18.059 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.892      ;
; 18.108 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.843      ;
; 18.127 ; debounce:debounce_rst|new_slow_clock[20] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.824      ;
; 18.175 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[21] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.776      ;
; 18.580 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.371      ;
; 18.584 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.367      ;
; 18.594 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.357      ;
; 18.594 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.357      ;
; 18.633 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.318      ;
; 18.634 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.317      ;
; 18.648 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.303      ;
; 18.649 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.302      ;
; 18.652 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.299      ;
; 18.653 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.298      ;
; 18.662 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.289      ;
; 18.662 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.289      ;
; 18.662 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.289      ;
; 18.700 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.251      ;
; 18.701 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.250      ;
; 18.702 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.249      ;
; 18.716 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.235      ;
; 18.717 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.234      ;
; 18.720 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.231      ;
; 18.721 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.230      ;
; 18.721 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.230      ;
; 18.725 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.226      ;
; 18.730 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.221      ;
; 18.730 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.221      ;
; 18.730 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.221      ;
; 18.730 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.221      ;
; 18.768 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.183      ;
; 18.769 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.182      ;
; 18.769 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.182      ;
; 18.770 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.181      ;
; 18.784 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.167      ;
; 18.785 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.166      ;
; 18.788 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.163      ;
; 18.788 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.163      ;
; 18.789 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.162      ;
; 18.789 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.162      ;
; 18.792 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.159      ;
; 18.793 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.158      ;
; 18.798 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.153      ;
; 18.798 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.153      ;
; 18.798 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.153      ;
; 18.798 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.153      ;
; 18.798 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.153      ;
; 18.836 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.115      ;
; 18.837 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.114      ;
; 18.837 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.114      ;
; 18.837 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.114      ;
; 18.838 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.113      ;
; 18.852 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.099      ;
; 18.853 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.098      ;
; 18.856 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.095      ;
; 18.856 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.095      ;
; 18.857 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.094      ;
; 18.857 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.094      ;
; 18.857 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.094      ;
; 18.860 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.091      ;
; 18.861 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.090      ;
; 18.861 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.090      ;
; 18.866 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.085      ;
; 18.866 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.085      ;
; 18.866 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.085      ;
; 18.866 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.085      ;
; 18.866 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.085      ;
; 18.867 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.084      ;
; 18.904 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[13] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.047      ;
; 18.905 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.046      ;
; 18.905 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[17] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.046      ;
; 18.905 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[15] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.046      ;
; 18.905 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.046      ;
; 18.906 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.045      ;
; 18.920 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[10] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.031      ;
; 18.921 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.030      ;
; 18.921 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[12] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.030      ;
; 18.924 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk          ; clk         ; 20.000       ; -0.036     ; 1.027      ;
; 18.924 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[16] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.027      ;
; 18.925 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[19] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.026      ;
; 18.925 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.026      ;
; 18.925 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.026      ;
; 18.925 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[11] ; clk          ; clk         ; 20.000       ; -0.036     ; 1.026      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'seven_segment:seven_segment_0|cnt[15]'                                                                                                                                                ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 999.348 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.037     ; 0.602      ;
; 999.591 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.037     ; 0.359      ;
; 999.591 ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 1000.000     ; -0.037     ; 0.359      ;
+---------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'new_clock'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.185 ; core:CORE_0|control_unit:control_unit_0|cyc                      ; core:CORE_0|control_unit:control_unit_0|cyc                      ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA  ; core:CORE_0|control_unit:control_unit_0|load_state.RECIEVE_DATA  ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; console:console_0|current_state.STOP                             ; console:console_0|current_state.STOP                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; console:console_0|current_state.BIT_S                            ; console:console_0|current_state.BIT_S                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ_W1 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ_W1 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ1   ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ1   ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[3]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[3]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[4]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[4]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[5]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[5]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[6]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[6]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[8]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[8]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[9]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[9]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[10]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[10]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[11]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[11]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[12]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[12]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                         ; core:CORE_0|fetch_stm:fetch_stm_0|PC[13]                         ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[7]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[7]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                          ; core:CORE_0|fetch_stm:fetch_stm_0|PC[2]                          ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_slave:uart_slave_0|wr                                       ; uart_slave:uart_slave_0|wr                                       ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; seven_segment:seven_segment_0|cnt[0]                             ; seven_segment:seven_segment_0|cnt[0]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.314      ;
; 0.202 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.323      ;
; 0.206 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.READ2   ; core:CORE_0|memory_access:memory_access_0|data_valid             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.328      ;
; 0.207 ; uart_slave:uart_slave_0|shamnt[2]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.328      ;
; 0.211 ; console:console_0|current_state.STOP                             ; console:console_0|current_state.IDDLE                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.332      ;
; 0.216 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.337      ;
; 0.222 ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; console:console_0|rd                                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.343      ;
; 0.253 ; debounce:debounce_rst|dff_2                                      ; seven_segment:seven_segment_0|data[10]                           ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 0.694      ; 1.041      ;
; 0.267 ; uart_slave:uart_slave_0|data[2]                                  ; uart_slave:uart_slave_0|data[1]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart_slave:uart_slave_0|data[5]                                  ; uart_slave:uart_slave_0|data[4]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.387      ;
; 0.272 ; core:CORE_0|memory_access:memory_access_0|address_reg[31]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[31]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.394      ;
; 0.280 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[8]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.401      ;
; 0.281 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[2]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.402      ;
; 0.291 ; seven_segment:seven_segment_0|cnt[14]                            ; seven_segment:seven_segment_0|cnt[14]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; seven_segment:seven_segment_0|cnt[4]                             ; seven_segment:seven_segment_0|cnt[4]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; seven_segment:seven_segment_0|cnt[12]                            ; seven_segment:seven_segment_0|cnt[12]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; seven_segment:seven_segment_0|cnt[8]                             ; seven_segment:seven_segment_0|cnt[8]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; seven_segment:seven_segment_0|cnt[6]                             ; seven_segment:seven_segment_0|cnt[6]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; seven_segment:seven_segment_0|cnt[2]                             ; seven_segment:seven_segment_0|cnt[2]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; seven_segment:seven_segment_0|cnt[10]                            ; seven_segment:seven_segment_0|cnt[10]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; seven_segment:seven_segment_0|cnt[7]                             ; seven_segment:seven_segment_0|cnt[7]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; seven_segment:seven_segment_0|cnt[3]                             ; seven_segment:seven_segment_0|cnt[3]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; seven_segment:seven_segment_0|cnt[13]                            ; seven_segment:seven_segment_0|cnt[13]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; seven_segment:seven_segment_0|cnt[11]                            ; seven_segment:seven_segment_0|cnt[11]                            ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; seven_segment:seven_segment_0|cnt[9]                             ; seven_segment:seven_segment_0|cnt[9]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; seven_segment:seven_segment_0|cnt[5]                             ; seven_segment:seven_segment_0|cnt[5]                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.415      ;
; 0.300 ; uart_slave:uart_slave_0|current_state.STOP                       ; uart_slave:uart_slave_0|wr                                       ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[1]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[7]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[4]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart_slave:uart_slave_0|shamnt[0]                                ; uart_slave:uart_slave_0|shamnt[1]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[3]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[6]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; console:console_0|fifo:fifo_0|buff_cnt[2]                        ; console:console_0|fifo:fifo_0|buff_cnt[2]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[2]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.426      ;
; 0.308 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[3]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[2]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[1]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; console:console_0|fifo:fifo_0|buff_cnt[0]                        ; console:console_0|fifo:fifo_0|buff_cnt[0]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; core:CORE_0|memory_access:memory_access_0|data_bus_state.UWRITE1 ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[0]      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; console:console_0|current_state.BIT_S                            ; console:console_0|current_state.STOP                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[4]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                  ; uart_slave:uart_slave_0|fifo:fifo_0|buff_cnt[0]                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; console:console_0|fifo:fifo_0|buff_cnt[4]                        ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.442      ;
; 0.321 ; console:console_0|shamnt[0]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.442      ;
; 0.324 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[0]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.445      ;
; 0.324 ; core:CORE_0|memory_access:memory_access_0|data_bus.CYC           ; seven_segment:seven_segment_0|wb.ACK                             ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; console:console_0|current_state.IDDLE                            ; console:console_0|delay_count[5]                                 ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.446      ;
; 0.325 ; uart_slave:uart_slave_0|shamnt[1]                                ; uart_slave:uart_slave_0|shamnt[0]                                ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.446      ;
; 0.327 ; debounce:debounce_rst|dff_2                                      ; core:CORE_0|memory_access:memory_access_0|data_1[6]              ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 0.691      ; 1.112      ;
; 0.327 ; debounce:debounce_rst|dff_2                                      ; core:CORE_0|memory_access:memory_access_0|data_2[6]              ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 0.691      ; 1.112      ;
; 0.328 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[2]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.449      ;
; 0.332 ; core:CORE_0|memory_access:memory_access_0|data_2[24]             ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[24]     ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.454      ;
; 0.334 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.455      ;
; 0.336 ; uart_slave:uart_slave_0|data[6]                                  ; uart_slave:uart_slave_0|data[5]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; uart_slave:uart_slave_0|data[3]                                  ; uart_slave:uart_slave_0|data[2]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.457      ;
; 0.339 ; uart_slave:uart_slave_0|data[1]                                  ; uart_slave:uart_slave_0|data[0]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; uart_slave:uart_slave_0|data[4]                                  ; uart_slave:uart_slave_0|data[3]                                  ; new_clock                                ; new_clock   ; 0.000        ; 0.036      ; 0.460      ;
; 0.343 ; console:console_0|shamnt[1]                                      ; console:console_0|shamnt[0]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.464      ;
; 0.350 ; console:console_0|wb_states.TAKE_WB                              ; console:console_0|ACK_S                                          ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.471      ;
; 0.360 ; core:CORE_0|memory_access:memory_access_0|address_reg[21]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[21]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.482      ;
; 0.360 ; core:CORE_0|memory_access:memory_access_0|address_reg[11]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[11]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.482      ;
; 0.360 ; console:console_0|shamnt[2]                                      ; console:console_0|shamnt[1]                                      ; new_clock                                ; new_clock   ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; debounce:debounce_rst|dff_2                                      ; core:CORE_0|regfile:regfile_0|REGS[29][2]                        ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 0.690      ; 1.144      ;
; 0.360 ; debounce:debounce_rst|dff_2                                      ; core:CORE_0|regfile:regfile_0|REGS[21][2]                        ; debounce:debounce_rst|new_slow_clock[21] ; new_clock   ; 0.000        ; 0.690      ; 1.144      ;
; 0.361 ; core:CORE_0|memory_access:memory_access_0|address_reg[18]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[18]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.483      ;
; 0.362 ; core:CORE_0|memory_access:memory_access_0|address_reg[17]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[17]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.484      ;
; 0.362 ; core:CORE_0|memory_access:memory_access_0|address_reg[10]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[10]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.484      ;
; 0.362 ; core:CORE_0|memory_access:memory_access_0|address_reg[8]         ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[8]        ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.484      ;
; 0.364 ; core:CORE_0|memory_access:memory_access_0|address_reg[24]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[24]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.486      ;
; 0.366 ; core:CORE_0|memory_access:memory_access_0|address_reg[22]        ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[22]       ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.488      ;
; 0.366 ; core:CORE_0|memory_access:memory_access_0|address_reg[4]         ; core:CORE_0|memory_access:memory_access_0|data_bus.ADR[4]        ; new_clock                                ; new_clock   ; 0.000        ; 0.038      ; 0.488      ;
; 0.367 ; core:CORE_0|memory_access:memory_access_0|data_2[27]             ; core:CORE_0|memory_access:memory_access_0|data_bus.DAT_O[27]     ; new_clock                                ; new_clock   ; 0.000        ; 0.035      ; 0.486      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'seven_segment:seven_segment_0|cnt[15]'                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.186 ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.037      ; 0.314      ;
; 0.337 ; seven_segment:seven_segment_0|sel_n[0] ; seven_segment:seven_segment_0|sel_n[1] ; seven_segment:seven_segment_0|cnt[15] ; seven_segment:seven_segment_0|cnt[15] ; 0.000        ; 0.037      ; 0.458      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.194 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[0]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.253 ; new_clock                                ; new_clock                                ; new_clock                                ; clk         ; 0.000        ; 1.181      ; 1.653      ;
; 0.264 ; new_clock                                ; new_clock                                ; new_clock                                ; clk         ; 0.000        ; 1.181      ; 1.664      ;
; 0.292 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[20] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.300 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[1]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[1]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.393 ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; clk         ; 0.000        ; 1.190      ; 1.792      ;
; 0.441 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.452 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[19] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[2]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.455 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[3]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.504 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.504 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.505 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.505 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.505 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.505 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; debounce:debounce_rst|new_slow_clock[18] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.507 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.627      ;
; 0.507 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.627      ;
; 0.508 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.508 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.508 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.508 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.517 ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; clk         ; 0.000        ; 1.190      ; 1.916      ;
; 0.518 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; debounce:debounce_rst|new_slow_clock[17] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[4]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; debounce:debounce_rst|new_slow_clock[9]  ; debounce:debounce_rst|new_slow_clock[13] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; debounce:debounce_rst|new_slow_clock[11] ; debounce:debounce_rst|new_slow_clock[15] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; debounce:debounce_rst|new_slow_clock[1]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; debounce:debounce_rst|new_slow_clock[7]  ; debounce:debounce_rst|new_slow_clock[11] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; debounce:debounce_rst|new_slow_clock[15] ; debounce:debounce_rst|new_slow_clock[19] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; debounce:debounce_rst|new_slow_clock[5]  ; debounce:debounce_rst|new_slow_clock[9]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; debounce:debounce_rst|new_slow_clock[13] ; debounce:debounce_rst|new_slow_clock[17] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; debounce:debounce_rst|new_slow_clock[3]  ; debounce:debounce_rst|new_slow_clock[7]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; debounce:debounce_rst|new_slow_clock[0]  ; debounce:debounce_rst|new_slow_clock[5]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.570 ; debounce:debounce_rst|new_slow_clock[8]  ; debounce:debounce_rst|new_slow_clock[12] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.570 ; debounce:debounce_rst|new_slow_clock[10] ; debounce:debounce_rst|new_slow_clock[14] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.571 ; debounce:debounce_rst|new_slow_clock[16] ; debounce:debounce_rst|new_slow_clock[20] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.571 ; debounce:debounce_rst|new_slow_clock[6]  ; debounce:debounce_rst|new_slow_clock[10] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.571 ; debounce:debounce_rst|new_slow_clock[14] ; debounce:debounce_rst|new_slow_clock[18] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.571 ; debounce:debounce_rst|new_slow_clock[12] ; debounce:debounce_rst|new_slow_clock[16] ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.572 ; debounce:debounce_rst|new_slow_clock[4]  ; debounce:debounce_rst|new_slow_clock[8]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.572 ; debounce:debounce_rst|new_slow_clock[2]  ; debounce:debounce_rst|new_slow_clock[6]  ; clk                                      ; clk         ; 0.000        ; 0.036      ; 0.692      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 4.819   ; 0.185 ; N/A      ; N/A     ; 0.274               ;
;  clk                                      ; 14.373  ; 0.194 ; N/A      ; N/A     ; 9.435               ;
;  debounce:debounce_rst|new_slow_clock[21] ; N/A     ; N/A   ; N/A      ; N/A     ; 4999.786            ;
;  new_clock                                ; 4.819   ; 0.185 ; N/A      ; N/A     ; 19.673              ;
;  seven_segment:seven_segment_0|cnt[15]    ; 998.538 ; 0.186 ; N/A      ; N/A     ; 0.274               ;
; Design-wide TNS                           ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                      ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  debounce:debounce_rst|new_slow_clock[21] ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  new_clock                                ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  seven_segment:seven_segment_0|cnt[15]    ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; select[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; select[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; select[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; select[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; select[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; select[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; select[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; select[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; select[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; select[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; select[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; select[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; select[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; select[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; select[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; select[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                              ;
+------------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk                                      ; clk                                   ; 252      ; 0        ; 0        ; 0        ;
; debounce:debounce_rst|new_slow_clock[21] ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; new_clock                                ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; debounce:debounce_rst|new_slow_clock[21] ; new_clock                             ; 3013     ; 0        ; 14       ; 0        ;
; new_clock                                ; new_clock                             ; 12296253 ; 138573   ; 4078     ; 8        ;
; seven_segment:seven_segment_0|cnt[15]    ; new_clock                             ; 1        ; 1        ; 0        ; 0        ;
; seven_segment:seven_segment_0|cnt[15]    ; seven_segment:seven_segment_0|cnt[15] ; 3        ; 0        ; 0        ; 0        ;
+------------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                               ;
+------------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk                                      ; clk                                   ; 252      ; 0        ; 0        ; 0        ;
; debounce:debounce_rst|new_slow_clock[21] ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; new_clock                                ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; debounce:debounce_rst|new_slow_clock[21] ; new_clock                             ; 3013     ; 0        ; 14       ; 0        ;
; new_clock                                ; new_clock                             ; 12296253 ; 138573   ; 4078     ; 8        ;
; seven_segment:seven_segment_0|cnt[15]    ; new_clock                             ; 1        ; 1        ; 0        ; 0        ;
; seven_segment:seven_segment_0|cnt[15]    ; seven_segment:seven_segment_0|cnt[15] ; 3        ; 0        ; 0        ; 0        ;
+------------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 135   ; 135  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                     ;
+------------------------------------------+------------------------------------------+------+-------------+
; Target                                   ; Clock                                    ; Type ; Status      ;
+------------------------------------------+------------------------------------------+------+-------------+
; clk                                      ; clk                                      ; Base ; Constrained ;
; debounce:debounce_rst|new_slow_clock[21] ; debounce:debounce_rst|new_slow_clock[21] ; Base ; Constrained ;
; new_clock                                ; new_clock                                ; Base ; Constrained ;
; seven_segment:seven_segment_0|cnt[15]    ; seven_segment:seven_segment_0|cnt[15]    ; Base ; Constrained ;
+------------------------------------------+------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; display_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; display_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Sat Dec 05 23:35:37 2020
Info: Command: quartus_sta VanilaCore -c VanilaCore
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VanilaCore.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Rise) to debounce:debounce_rst|new_slow_clock[21] (Rise) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Fall) to debounce:debounce_rst|new_slow_clock[21] (Rise) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Rise) to debounce:debounce_rst|new_slow_clock[21] (Fall) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Fall) to debounce:debounce_rst|new_slow_clock[21] (Fall) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.819               0.000 new_clock 
    Info (332119):    14.373               0.000 clk 
    Info (332119):   998.538               0.000 seven_segment:seven_segment_0|cnt[15] 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.451               0.000 new_clock 
    Info (332119):     0.453               0.000 seven_segment:seven_segment_0|cnt[15] 
    Info (332119):     0.465               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.289               0.000 seven_segment:seven_segment_0|cnt[15] 
    Info (332119):     9.783               0.000 clk 
    Info (332119):    19.673               0.000 new_clock 
    Info (332119):  4999.794               0.000 debounce:debounce_rst|new_slow_clock[21] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Rise) to debounce:debounce_rst|new_slow_clock[21] (Rise) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Fall) to debounce:debounce_rst|new_slow_clock[21] (Rise) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Rise) to debounce:debounce_rst|new_slow_clock[21] (Fall) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Fall) to debounce:debounce_rst|new_slow_clock[21] (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 5.570
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.570               0.000 new_clock 
    Info (332119):    14.824               0.000 clk 
    Info (332119):   998.686               0.000 seven_segment:seven_segment_0|cnt[15] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 new_clock 
    Info (332119):     0.401               0.000 seven_segment:seven_segment_0|cnt[15] 
    Info (332119):     0.416               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.274               0.000 seven_segment:seven_segment_0|cnt[15] 
    Info (332119):     9.772               0.000 clk 
    Info (332119):    19.684               0.000 new_clock 
    Info (332119):  4999.789               0.000 debounce:debounce_rst|new_slow_clock[21] 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Rise) to debounce:debounce_rst|new_slow_clock[21] (Rise) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Fall) to debounce:debounce_rst|new_slow_clock[21] (Rise) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Rise) to debounce:debounce_rst|new_slow_clock[21] (Fall) (setup and hold)
    Critical Warning (332169): From debounce:debounce_rst|new_slow_clock[21] (Fall) to debounce:debounce_rst|new_slow_clock[21] (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 13.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.124               0.000 new_clock 
    Info (332119):    17.515               0.000 clk 
    Info (332119):   999.348               0.000 seven_segment:seven_segment_0|cnt[15] 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 new_clock 
    Info (332119):     0.186               0.000 seven_segment:seven_segment_0|cnt[15] 
    Info (332119):     0.194               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.333
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.333               0.000 seven_segment:seven_segment_0|cnt[15] 
    Info (332119):     9.435               0.000 clk 
    Info (332119):    19.701               0.000 new_clock 
    Info (332119):  4999.786               0.000 debounce:debounce_rst|new_slow_clock[21] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 4841 megabytes
    Info: Processing ended: Sat Dec 05 23:35:42 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


