# 가시성 문제 
### CPU 캐시
* CPU 내에 위치하며 메인메모리(DRAM)의 저속으로 인한 병목을 완화하고자 메인메모리 데이터를 캐싱하는 저용량 고속 캐시(SRAM)
* CPU(엄밀히 말하자면 ALU) 는 CPU 캐시 먼저 조회후, 캐시 miss 시에만 메인메모리 조회 수행  
* L1, L2, L3 캐시로 나뉘며 숫자가 작을수록 저용량 고속

![image](https://user-images.githubusercontent.com/48702893/142239806-dd0bd1cb-9a1f-4d62-90bf-70357c879d7b.png)

### 가시성 문제
* 스레드는 작업에 사용되는 데이터(힙 데이터)를 메인메모리가 아닌, 자신이 할당받은 CPU의 CPU 캐시에서 먼저 조회/저장 
* 어느 시점에 메인메모리 데이터가 CPU 캐시로 로드될지, 혹은 CPU 캐시 데이터가 메인 메모리에 쓰일지 알 수 없음
* 한 스레드에서 데이터를 변경하더라도 바로 메인메모리에 반영하는 것을 보장하지 않기 때문에 다른 스레드에서 최신 값을 받아오지 못하는 문제 발생

### 재배치 문제
* 컴파일러가 성능을 위해 컴파일시, 기능이 달라지지 않는 범위에서 코드의 순서를 재조정 하여 컴파일
```java
int a = 1;
int b = 2;
a++;
b++;

//컴파일후
int a = 1;
a++;
int b = 2;
b++;
```
* 코드의 실행순서를 예측할 수 없기때문에, 데이터 수정 코드 또한 순서가 달라져 다른 스레드에서 수정 된 데이터를 가져간다는 보장이 없음

### 메모리 장벽 (Memory Barrier)
* 가시성 문제, 재배치 문제를 방지하기 위한 장치
* 메모리 장벽이 적용된 변수, 함수, 코드블럭 수행시, 코드 재배치 및 CPU 캐시 사용하지 않음
* volatile, synchronized 등 

> Reference
> * https://jronin.tistory.com/110
> * https://zion830.tistory.com/58?category=752447
> * https://zion830.tistory.com/57
> * https://enumclass.tistory.com/169
> * https://it.donga.com/215/
> * https://dingue.tistory.com/8
> * https://parkcheolu.tistory.com/16#recentComments