{"patent_id": "10-2024-0034018", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0139993", "출원번호": "10-2024-0034018", "발명의 명칭": "용량성 부하를 위한 펄스 DC 전원장치 및 이의 동작방법", "출원인": "주식회사 피에스텍", "발명자": "성환호"}}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "용량성 부하에 펄스 DC 전압을 인가하기 위한 펄스 DC 전원장치로서,하나 이상의 DC 전압원들로부터 인가되는 DC 전압을 3 이상의 전압 수준들을 갖는 출력 전압으로 변환하는 멀티-레벨 인버터; 및상기 멀티-레벨 인버터와 상기 용량성 부하 사이에 직렬로 연결되는 인덕터를 포함하되,상기 멀티-레벨 인버터는, 제2 시간구간에서 미리 정의된 제1 기준전압을 출력하고, 상기 제2 시간구간 이전의제1 시간구간과 상기 제2 시간구간 이후의 제3 시간구간에서 상기 제1 기준전압 대비 서로 다른 극성을 갖는 전압을 각각 출력하도록 구성되고, 상기 펄스 DC 전압은, 상기 용량성 부하와 상기 인덕터 사이의 공진에 의해 상승 또는 하강하는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 멀티-레벨 인버터를 제어하는 제어기를 더 포함하되,상기 제어기는, 상기 용량성 부하에 인가되는 상기 펄스 DC 전압의 링깅(ringing)이 최소화되도록, 상기 제2 시간구간의 길이 및/또는 상기 제1 기준전압의 크기를 조절하는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 멀티-레벨 인버터는, 복수개의 인버터들을 포함하되, 상기 복수개의 인버터들의 출력단자들이 직렬로 연결되는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 복수개의 인버터들은, 서로 다른 DC 전압원들로부터 DC 전압을 입력받되, 상기 DC 전압원들 중 적어도 일부는, 다른 DC 전압원들과 구별되는 전압 수준을 갖는 DC 전압을 제공하는, 펄스DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 제1 시간구간에서, 상기 복수개의 인버터들 중 적어도 일부의 제1 인버터들은, 영전압(zero voltage) 대비제1 극성을 갖는 전압을 출력하도록 구성되고, 상기 제3 시간구간에서, 상기 복수개의 인버터들 중 적어도 일부의 제3 인버터들은, 상기 영전압 대비 제2 극성을 갖는 전압을 출력하도록 구성되는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 제1 극성, 상기 제1 인버터들의 개수, 또는 이들의 조합은,상기 제2 극성, 상기 제3 인버터들의 개수, 또는 이들의 조합과 상이한 것인, 펄스 DC 전원장치.공개특허 10-2024-0139993-3-청구항 7 제3항에 있어서,상기 멀티-레벨 인버터는, 상기 제1 시간구간 이전 및/또는 상기 제3 시간구간 이후의 제4 시간구간에서, 상기제1 기준전압과 구별되는 제2 기준전압을 출력하도록 구성되는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제2 시간구간에서, 상기 복수개의 인버터들 중 적어도 일부의 제2 인버터들은 영전압을 출력하도록 구성되고, 상기 제4 시간구간에서, 상기 복수개의 인버터들 중 적어도 일부의 제4 인버터들은 상기 영전압을 출력하도록구성되며,상기 제4 인버터들의 개수는, 상기 제2 인버터들의 개수와 상이한 것인, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 제1 기준전압은, 상기 펄스 DC 전압의 최대치와 최소치 사이의 중위 전압을 하회하고, 상기 제2 기준전압은, 상기 중위 전압을 상회하는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 펄스 DC 전압은, 연속된 복수개의 펄스 주기들 - 상기 복수개의 펄스 주기들 각각은 상기 제1 시간구간,상기 제2 시간구간 및 상기 제3 시간구간을 포함함 - 동안 점진적으로 변화하는 진폭 및/또는 슬루율을 갖는,펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 멀티-레벨 인버터는, 인접한 펄스 주기들 - 각 펄스 주기는 상기 제1 시간구간, 상기 제2 시간구간, 및 상기 제3 시간구간을 포함함- 각각의 상기 제1 시간구간에서 상이한 전압을 출력하고,상기 인접한 펄스 주기들 각각의 상기 제3 시간구간에서 상이한 전압을 출력하는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서,상기 펄스 DC 전압의 최대치는 및 최소치는, 상기 멀티-레벨 인버터가 상기 제1 시간구간 및 제3 시간구간에서출력하는 전압에 기초하여 독립적으로 조절되는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,상기 기준전압과 상기 제1 시간구간에서 상기 멀티-레벨 인버터가 출력하는 전압 간의 차는, 상기 기준전압과제3 시간구간에서 상기 멀티-레벨 인버터가 출력하는 전압 간의 차와 상이한 절대치를 갖는, 펄스 DC 전원장치."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서, 상기 펄스 DC 전압은, 3 이상의 전압 수준을 가지는, 펄스 DC 전원장치.공개특허 10-2024-0139993-4-청구항 15 하나 이상의 DC 전압원들로부터 인가되는 DC 전압을 3 이상의 전압 수준들을 갖는 출력 전압으로 변환하는 멀티-레벨 인버터와, 용량성 부하 사이에 직렬로 연결되는 인덕터를 포함하며 펄스 DC 전원장치의 동작 방법으로서,상기 멀티-레벨 인버터가, 미리 정의된 제1 기준전압 대비 제1 극성을 갖는 제1 전압을 출력하는 과정; 상기 멀티-레벨 인버터가, 상기 제1 시간구간 이후의 제2 시간구간에서 상기 제1 기준전압을 출력하는 과정; 및상기 멀티-레벨 인버터가, 상기 제2 시간구간 이후의 제3 시간구간에서 상기 제1 기준전압 대비 상기 제1 극성과 구별되는 제2 극성을 갖는 제2 전압을 출력하는 과정을 포함하고,상기 펄스 DC 전원장치가 상기 용량성 부하에 인가하는 펄스 DC 전압은, 상기 용량성 부하와 상기 인덕터 사이의 공진에 의해 상승 또는 하강하는, 방법."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 용량성 부하에 인가되는 상기 펄스 DC 전압의 링깅(ringing)이 최소화되도록, 상기 제2 시간구간의 길이및/또는 상기 제1 기준전압의 크기가 조절되는, 방법."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 멀티-레벨 인버터는, 복수개의 인버터들을 포함하되, 상기 복수개의 인버터들의 출력단자들이 직렬로 연결되고, 상기 제1 전압을 출력하는 과정은, 상기 복수개의 인버터들 중 적어도 일부의 제1 인버터들 각각이, 영전압(zero voltage) 대비 제3 극성을 갖는 제1 서브 전압을 출력하도록 제어하는 과정을 포함하고,상기 제1 기준전압을 출력하는 과정은, 상기 복수개의 인버터들 중 적어도 일부의 제2 인버터들 각각이, 상기영전압을 출력하도록 제어하는 과정을 포함하고,상기 제2 전압을 출력하는 과정은, 상기 복수개의 인버터들 중 적어도 일부의 제3 인버터들 각각이, 상기 영전압 대비 제4 극성을 갖는 제2 서브 전압을 출력하도록 제어하는 과정을 포함하는, 방법."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에 있어서,상기 멀티-레벨 인버터가, 상기 제1 시간구간 이전 및/또는 상기 제3 시간구간 이후의 제4 시간구간에서, 상기제1 기준전압과 구별되는 제2 기준전압을 출력하는 과정을 추가로 포함하는, 방법."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,상기 멀티-레벨 인버터는, 복수개의 인버터들을 포함하되, 상기 복수개의 인버터들의 출력단자들이 직렬로 연결되고, 상기 제2 기준전압을 출력하는 과정은, 상기 복수개의 인버터들 중 적어도 일부의 제4 인버터들이 영전압을 출력하도록 제어하는 과정을 포함하되,상기 제4 인버터들의 개수는, 상기 제2 인버터들의 개수와 상이한, 방법."}
{"patent_id": "10-2024-0034018", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18항에 있어서,상기 멀티-레벨 인버터는, 상기 제2 시간구간 및 상기 제4 시간구간 중 상기 용량성 부하가 충전되는 어느 한 시간구간에서, 상기 펄스 DC공개특허 10-2024-0139993-5-전압의 최대치와 최소치 사이의 중위 전압을 상회하는 기준전압을 출력하고, 상기 제2 시간구간 및 상기 제4 시간구간 중 상기 용량성 부하가 방전되는 다른 한 시간구간에서, 상기 중위 전압을 하회하는 기준전압을 출력하는, 방법."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "용량성 부하를 위한 펄스 DC 전원장치 및 이의 동작방법을 개시한다. 본 개시의 일 측면에 의하면, 용량성 부하에 펄스 DC 전압을 인가하기 위한 펄스 DC 전원장치로서, 하나 이상의 DC 전압원들로부터 인가되는 DC 전압을 3 이상의 전압 수준들을 갖는 출력 전압으로 변환하는 멀티-레벨 인버터; 및 상기 멀티-레벨 인버터와 상기 용량성 부하 사이에 직렬로 연결되는 인덕터를 포함하되, 상기 멀티-레벨 인버 터는, 제2 시간구간에서 미리 정의된 제1 기준전압을 출력하고, 상기 제2 시간구간 이전의 제1 시간구간과 상기 제2 시간구간 이후의 제3 시간구간에서 상기 제1 기준전압 대비 서로 다른 극성을 갖는 전압을 각각 출력하도록 구성되고, 상기 펄스 DC 전압은, 상기 용량성 부하와 상기 인덕터 사이의 공진에 의해, 상승 또는 하강하는, 펄 스 DC 전원장치를 제공한다."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 용량성 부하를 위한 펄스 DC 전원장치 및 이의 동작방법에 관한 것이다."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니 다. 용량성 부하에 펄스 DC(Direct Current) 전압을 인가하기 위해서는 전압의 상승 기울기에 비례하는 펄스 형태의 전류를 공급해 주어야 한다. 전압원을 스위칭하는 방식으로 펄스 DC 전압을 인가하려고 하면, 배선 인덕턴스(또는 부유 인덕턴스(stray inductance))와 용량성 부하의 공진으로 인해 링깅(ringing)을 피할 수 없다. 예컨대, 전압원 및 용량성 부하를 포함하는 전체 시스템은 도 1a에 도시된 것과 같이 저항(R), 인덕터(L) 및 커패시터(C)가 직렬로 연결된 RLC 회 로로 모델링될 수 있다. 이러한 시스템에서, 용량성 부하에 인가되는 펄스 DC 전압은 도 1b에 도시된 단위계단 응답(unit step response)과 유사한 응답 특성을 가지게 된다. 특히, 감쇠비(Damping Ratio, ζ)가 충분히 작 은 경우, 시스템은 무감진동(undamped) 또는 이에 가까운 저감진동(under damped) 동작을 보이게 된다. 링깅을 피하기 위해서는 전류원으로 전압을 상승시키고, 전압원을 이용하여 특정 전압으로 출력을 제한하는 방 법을 사용할 수도 있다. 도 2a 및 도 2b는 전류원(IS)과 전압원(VS)을 이용해서 용량성 부하에 펄스전압을 인가 하는 회로와 이의 동작 파형을 보여준다. 도 2a에 도시된 전압원과 전류원은 도 2c와 같이 구현될 수 있다. 이 러한 회로를 이용하는 경우, 전원장치는 양의 최대치(positive peak)와 같은 크기의 음의 최대치(negative peak)를 갖는 대칭 양극성 펄스(Symmetric Bipolar Pulse) 만을 출력할 수 있으며, 펄스의 양의 최대치와 음의 최대치의 크기를 달리하기 위해서는 더 복잡한 회로가 요구된다. 또한, 용량성 부하와 전류원 사이에 배선 인덕 턴스(또는 부유 인덕턴스)가 존재하면, 전술한 RLC 직렬 회로의 응답 특성과 같은 링깅을 피할 수 없다."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는, 간단한 회로 구조를 사용하여 용량성 부하에 발생하는 링깅 현상을 최소화하면서 펄스 DC 전압을 인 가할 수 있는, 펄스 DC 전원장치 및 그 동작 방법을 제공하는 데 일 목적이 있다. 본 개시는, 펄스의 양의 최대치와 음의 최대치를 독립적으로 조절하고/거나 매 펄스마다 펄스의 진폭을 조절할 수 있는, 펄스 DC 전원장치 및 그 동작 방법을 제공하는 데 일 목적이 있다. 본 개시는, 회로 상에 물리적으로 존재할 수밖에 없는 배선 인덕턴스(또는 부유 인덕턴스)의 영향을 받지 않는 펄스 DC 전원장치 및 그 동작 방법을 제공하는 데 일 목적이 있다. 본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제 들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면에 의하면, 용량성 부하에 펄스 DC 전압을 인가하기 위한 펄스 DC 전원장치로서, 하나 이상의 DC 전압원들로부터 인가되는 DC 전압을 3 이상의 전압 수준들을 갖는 출력 전압으로 변환하는 멀티-레벨 인버터; 및 상기 멀티-레벨 인버터와 상기 용량성 부하 사이에 직렬로 연결되는 인덕터를 포함하되, 상기 멀티- 레벨 인버터는, 제2 시간구간에서 미리 정의된 제1 기준전압을 출력하고, 상기 제2 시간구간 이전의 제1 시간구 간과 상기 제2 시간구간 이후의 제3 시간구간에서 상기 제1 기준전압 대비 서로 다른 극성을 갖는 전압을 각각 출력하도록 구성되고, 상기 펄스 DC 전압은, 상기 용량성 부하와 상기 인덕터 사이의 공진에 의해, 상승 또는하강하는, 펄스 DC 전원장치를 제공한다. 본 개시의 다른 측면에 의하면, 하나 이상의 DC 전압원들로부터 인가되는 DC 전압을 3 이상의 전압 수준들을 갖 는 출력 전압으로 변환하는 멀티-레벨 인버터와, 용량성 부하 사이에 직렬로 연결되는 인덕터를 포함하며 펄스 DC 전원장치의 동작 방법으로서, 상기 멀티-레벨 인버터가, 제1 시간구간에서 미리 정의된 제1 기준전압 대비 제1 극성을 갖는 제1 전압을 출력하는 과정; 상기 멀티-레벨 인버터가, 상기 제1 시간구간 이후의 제2 시간구간 에서 상기 제1 기준전압을 출력하는 과정; 및 상기 멀티-레벨 인버터가, 상기 제2 시간구간 이후의 제3 시간구 간에서 상기 제1 기준전압 대비 상기 제1 극성과 구별되는 제2 극성을 갖는 제2 전압을 출력하는 과정을 포함하 고, 상기 펄스 DC 전원장치가 상기 용량성 부하에 인가하는 펄스 DC 전압은, 상기 용량성 부하와 상기 인덕터 사이의 공진에 의해 상승 또는 하강하는, 방법을 제공한다. 일부 실시예들에서, 상기 멀티-레벨 인버터는 상기 제2 시간구간과 상기 제3 시간구간에서 상이한 절대치를 갖 는 전압을 출력할 수 있다. 일부 실시예들에서, 상기 펄스 DC 전압은, 3 이상의 전압 수준을 가질 수 있다. 일부 실시예들에서, 상기 펄스 DC 전원장치는 상기 멀티-레벨 인버터를 제어하는 제어기를 더 포함할 수 있다. 일부 실시예들에서, 상기 제2 시간구간의 길이 및/또는 상기 제1 기준전압의 크기는, 상기 용량성 부하에 인가 되는 상기 펄스 DC 전압의 링깅(ringing)이 최소화되도록, 조절될 수 있다. 일부 실시예들에서, 상기 멀티-레벨 인버터는, 상기 제1 시간구간 이전 및/또는 상기 제3 시간구간 이후의 제4 시간구간에서, 상기 제1 기준전압과 구별되는 제2 기준전압을 출력하도록 구성될 수 있다. 일부 실시예들에서, 상기 멀티-레벨 인버터는, 복수개의 인버터들을 포함하되, 상기 복수개의 인버터들의 출력 단자들이 직렬로 연결될 수 있다. 일부 실시예들에서, 상기 복수개의 인버터들 중 적어도 일부의 제1 인버터들은, 상기 제1 시간구간에서 영전압 (zero voltage) 대비 제1 극성을 갖는 전압을 출력하도록 구성될 수 있다. 부가적으로 또는 대안적으로, 상기 복수개의 인버터들 중 적어도 일부의 제2 인버터들은 상기 제2 시간구간에서 상기 영전압을 출력하도록 구성될 수 있다. 부가적으로 또는 대안적으로, 상기 복수개의 인버터들 중 적어도 일부의 제3 인버터들은, 상기 제3 시 간구간에서, 상기 영전압 대비 제2 극성을 갖는 전압을 출력하도록 구성될 수 있다. 제2 극성은 제1 극성과 동 일 또는 상이한 극성일 수 있다. 부가적으로 또는 대안적으로, 상기 복수개의 인버터들 중 적어도 일부의 제4 인버터들은, 상기 제4 시간구간에서, 상기 영전압을 출력하도록 구성될 수 있다. 일부 실시예들에서, 상기 제1 극성, 상기 제1 인버터들의 개수, 또는 이들의 조합은, 상기 제2 극성, 상기 제3 인버터들의 개수, 또는 이들의 조합과 상이할 수 있다. 부가적으로 또는 대안적으로, 제4 인버터들의 개수는, 상기 제2 인버터들의 개수와 상이할 수 있다. 일부 실시예들에서, 상기 펄스 DC 전압의 최대치 및 최소치는 상기 제1 인버터들의 개수 및 상기 제3 인버터의 개수에 기초하여 독립적으로 조절될 수 있다. 부가적으로 또는 대안적으로, 상기 펄스 DC 전압의 상승 에지에서 의 슬루율(slew rate) 및 하강 에지에서의 슬루율은, 상기 제1 내지 제4 인버터의 개수에 기초하여 독립적으로 조절될 수 있다. 일부 실시예들에서, 상기 펄스 DC 전압은, 연속된 복수개의 펄스 주기들 - 상기 복수개의 펄스 주기들 각각은 상기 제1 시간구간, 상기 제2 시간구간, 상기 제3 시간구간 및 상기 제4 시간구간을 포함함 - 동안 점진적으로 변화하는 진폭 및/또는 슬루율을 가질 수 있다. 일부 실시예들에서, 상기 멀티-레벨 인버터는, 인접한 펄스 주기들 - 각 펄스 주기는 상기 제1 시간구간, 상기 제2 시간구간, 및 상기 제3 시간구간을 포함함 - 각각의 상기 제1 시간구간에서 상이한 전압을 출력하고, 상기 인접한 펄스 주기들 각각의 상기 제3 시간구간에서 상이한 전압을 출력할 수 있다. 일부 실시예들에서, 상기 인접한 펄스 주기들에 대응하는, 상기 제1 인버터들의 개수, 상기 제2 인버터들의 개 수, 상기 제3 인버터의 개수, 상기 제4 인버터의 개수, 또는 이들의 임의의 조합이 서로 다를 수 있다. 일부 실시예들에서, 상기 멀티-레벨 인버터는, 상기 제2 시간구간 및 상기 제4 시간구간 중 상기 용량성 부하가 충전되는 어느 한 시간구간에서, 상기 펄스 DC 전압의 양의 최대치와 음의 최대치 사이의 중위 전압을 상회하는 기준전압을 출력할 수 있다. 부가적으로 또는 대안적으로, 상기 멀티-레벨 인버터는, 상기 제2 시간구간 및 상 기 제4 시간구간 중 상기 용량성 부하가 방전되는 다른 한 시간구간에서, 상기 중위 전압을 하회하는 기준전압을 출력할 수 있다. 일부 실시예들에서, 상기 복수개의 인버터들은, 서로 다른 DC 전압원들로부터 DC 전압을 입력받되, 상기 DC 전 압원들 중 적어도 일부는, 다른 DC 전압원들과 구별되는 전압 수준을 갖는 DC 전압을 제공할 수 있다. 일부 실시예들에서, 상기 기준전압과 상기 제1 시간구간에서 상기 멀티-레벨 인버터가 출력하는 전압 간의 차는, 상기 기준전압과 제3 시간구간에서 상기 멀티-레벨 인버터가 출력하는 전압 간의 차와 상이한 절대치를 가질 수 있다."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시예에 의하면, 용량성 부하에 펄스 DC 전압을 인가하는 동시에, 링깅 현상을 최소화할 수 있다. 본 개시의 실시예에 의하면, 출력 인덕터와 부하 커패시터 사이의 공진을 이용하여 용량성 부하에 펄스성 전류 를 공급할 수 있다. 본 개시의 실시예에 의하면, 직렬 연결된 복수개의 인버터들(예컨대, 풀 브리지 인버터)을 이용하여, 펄스의 양 의 최대치와 음의 최대치를 독립적으로 조절하고/거나, 매 펄스의 진폭을 다르게 조절할 수 있다. 본 개시의 실시예에 의하면, 직렬 연결된 복수개의 인버터들을 이용하여, 펄스의 상승 시의 슬루율(slew rate) 과 하강 시의 슬루율을 독립적으로 조절하고/거나, 매 펄스의 슬루율을 다르게 조절할 수 있다. 본 개시의 실시예에 의하면, 직렬 연결된 복수개의 인버터들의 이용하여 출력 인덕터와 부하 커패시터의 공진을 일으키기 위한 중간 단계 전압을 조절함으로써, 부하 저항으로 인한 공진의 감쇠에도 불구하고 용량성 부하에 발생하는 전압 링깅을 최소화할 수 있다. 본 개시의 실시예에 의하면, 직렬 연결된 복수개의 인버터들의 이용하여, 용량성 부하에 고압의 펄스 DC 전압을 공급할 수 있다. 본 개시의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재 로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 개시의 일부 실시예들을 예시적인 도면을 이용해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 본 개시에 따른 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, i), ii), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례나 순서 등이 한정되지 않는다. 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한 다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 개시의 예시적인 실시형태를 설명하고자 하는 것이며, 본 개시가 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 도 3은 본 개시의 일 실시예에 따른 펄스 DC 전원장치를 개략적으로 나타낸 회로도이다. 도 3에 도시되듯이, 펄스 DC 전원장치는 DC 전압원, 멀티-레벨 인버터, 인덕터(LO), 및 제어기 를 전부 또는 일부 포함할 수 있다. 도 3에 도시된 모든 블록이 필수 구성요소인 것은 아니며, 다른 실시 예에서 일부 블록이 추가, 변경 또는 삭제될 수 있다. 예컨대, 도 3에서는 펄스 DC 전원장치가 제어기(34 0)를 포함하는 것으로 도시하고 있으나, 다른 예에서, 제어기는, 펄스 DC 전원장치와 별도로 구성되는 외부 장치로 구현될 수도 있다. 다른 예로, 펄스 DC 전원장치는 외부의 DC 전압원으로부터 DC 전압을 인가 받을 수도 있다. 멀티-레벨 인버터는 DC 전압원으로부터 인가되는 DC 전압(VS)을 3 이상의 전압 수준들을 갖는 출력 전압(VINV)으로 변환할 수 있다. 선택적으로, 멀티-레벨 인버터는 복수개의 DC 전압원들로부터 각각 인가되 는 복수개의 DC 전압들을 하나의 출력 전압(VINV)으로 변환할 수도 있다. 멀티-레벨 인버터의 출력 전압(VINV)은, 소정의 양전압, 소정의 음전압, 및 양전압과 음전압 사이의 중위 전압의 3 개의 전압 수준을 가질 수 있다. 선택적으로, 출력 전압(VINV)은 양전압과 중위 전압 사이에 하나 이상 의 전압 수준을 더 가질 수 있다. 부가적으로 또는 대안적으로, 출력 전압(VINV)은 음전압과 중위 전압 사이에 하나 이상의 전압 수준을 더 가질 수 있다. 멀티-레벨 인버터는 하나 이상의 스위칭 소자들을 포함할 수 있다. 스위칭 소자는, 예컨대, 트랜지스터 (transistor)로 구현될 수 있다. 인덕터(LO)는 멀티-레벨 인버터 및 용량성 부하(CO)의 사이에 직렬로 연결된다. 예컨대, 인덕터(LO)의 일단 은 멀티-레벨 인버터의 양의 출력 단자에 전기적으로 연결되고, 인덕터(LO)의 타단은 용량성 부하(CO)의 일 단에 전기적으로 연결되며, 용량성 부하(CO)의 타단은 멀티-레벨 인버터의 음의 출력 단자에 전기적으로 연결될 수 있다. 용량성 부하(CO)는 인덕터(LO)와 용량성 부하(CO) 사이의 공진에 의해 충전 및 방전될 수 있다. 즉, 용량성 부하 (CO)의 양단의 전압(이하, '펄스 DC 전압')(VO)은 인덕터(LO)와 용량성 부하(CO) 사이의 공진에 의해 상승 또는 하강할 수 있다. 도 1b를 참조하면, 저항이 없는 LC 직렬회로는 감쇠가 없어(ζ=0, undamped), 무한히 공진을 반복할 수 있다. LC 직렬회로의 공진주기는 인덕터의 인덕턴스 및 커패시터의 커패시턴스에 의해 정의된다. 예컨대, 인덕턴스 및 커패시턴스를 각각 L 및 C라고 할 때, 공진주기는 수학식 1과 같이 계산될 수 있다. 수학식 1"}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "LC 직렬회로의 양단에 순간적으로 상승하는 전압(예컨대 계단 입력)을 공급하면, 시간이 흐름에 따라 커패시터 의 전압이 증가하다가 공진주기의 절반(t/Tr=0.5)에 해당하는 시점에서 최대치에 도달한 후 다시 감소하기 시작 한다. 유사하게, LC 직렬회로의 양단에 순간적으로 하강하는 전원을 공급하면, 시간이 흐름에 따라 커패시터의전압이 감소하다가 공진주기의 절반에 해당하는 시점에서 최소치에 도달한 후 다시 증가하기 시작한다. 따라서, 인덕터(LO)와 용량성 부하(CO)의 양단에 인가되는 전압, 즉 멀티-레벨 인버터의 출력 전압(VINV)을 소정의 단위 전압만큼 상승(또는 하강) 시키고 인덕터(LO)와 용량성 부하(CO)의 공진주기의 절반 동안 해당 전압 을 유지한 후에, 출력 전압(VINV)을 단위 전압만큼 다시 상승(또는 하강) 시키면, 이론적으로 링깅(Ringing) 현 상을 완전이 제거할 수 있다. 제어기는 멀티-레벨 인버터(보다 구체적으로는, 이를 구성하는 스위칭 소자들)을 제어하는 제어 신호 를 생성할 수 있다. 일 예로, 제어기는 프로그램을 저장하는 메모리, 및 주어진 프로그램에 따른 처리를 실행함으로써 하나 이상의 제어 신호를 생성하는 프로세서를 포함할 수 있다. 다른 예로, 제어기는 미리 정해진 논리 연산에 따라 하나 이상의 제어 신호를 생성하도록 구성된 디지털 논리 회로를 포함할 수도 있다. 일부 예시들에서, 제어기는 멀티-레벨 인버터의 스위칭 시퀀스를 가변함으로써, 멀티-레벨 인버터 가 출력하는 전압(VINV)의 크기 및/또는 해당 전압(VINV)이 유지되는 시간구간의 길이를 조절할 수 있다. 이 를 통해, 제어기는 펄스 DC 전압(VO)에 나타나는 링깅의 정도를 조절할 수 있다. 실제 구현 환경에서는, 펄스 DC 전원장치와 용량성 부하(CO)를 연결하는 배선에 의한 배선 인덕턴스가 존재 할 수 있다. 이때, 제어기는 배선 인덕턴스를 고려한 등가 인덕턴스와 용량성 부하(CO)의 커패시턴스에 의 해 결정되는 공진주기의 절반에 해당하는 시간 동안 용량성 부하(CO)를 충전 또는 방전시킴으로써, 배선 인덕턴 스의 영향을 없앨 수 있다. 용량성 부하(CO)를 충전 또는 방전시킬 시간구간의 길이를 결정하는 과정은, 사용자(또는 설계자)에 의해 수작업 으로 수행되거나, 제어기에 의해 자동적으로 수행될 수 있다. 예컨대, 제어기는 소정의 조절범위 내 에서 충전/방전 시간을 가변해가며 인덕터(LO)에 흐르는 전류(IO) 및/또는 펄스 DC 전압(VO)을 측정하여, 링깅이 최소화되는 시간구간의 길이를 찾을 수 있다. 조절범위는, 미리 알고있는 인덕터(LO)의 인덕턴스와 용량성 부하 (CO)의 커패시턴스를 기초로 설정될 수 있다. 예컨대, 조절범위는 공진주기의 절반에서, 소정의 양의 마진을 부 가한 값과 및 음의 마진을 부가한 값 사이의 범위로 정의될 수 있다. 이를 위해, 제어기는 인덕터(LO)에 흐르는 전류(IO) 및/또는 펄스 DC 전압(VO)을 감지하는 센서를 더 포함할 수 있으나 이에 한정되는 것은 아니다. 일부 예시들에서, 제어기는 멀티-레벨 인버터의 스위칭 시퀀스를 가변함으로써, 멀티-레벨 인버터 가 출력하는 전압(VINV)의 상승폭 및/또는 하강폭을 조절할 수 있다. 이를 통해, 제어기는 용량성 부 하(CO)에 인가되는 펄스 DC 전압(VO)의 진폭 및/또는 슬루율(slew rate)을 조절할 수 있다. 일 예로, 제어기 는 펄스 DC 전압(VO)의 상승 에지(rising edge)에서의 슬루율과 하강 에지(falling edge)에서의 슬루율을 독립적으로 조절할 수 있다. 부가적으로 또는 대안적으로, 제어기는 펄스 DC 전압(VO)의 최대치와 최소치 를 독립적으로 조절할 수 있다. 펄스 DC 전원장치는, 시스템 요구사항에 따라, 펄스가 0 이상의 전압수준 또는 0 이하의 전압 수준만을 갖는 단극성 펄스(unipolar pulse) DC 전압, 펄스의 양의 최대치와 음의 최대치의 절대치가 동일한 대칭 양극성 펄스(symmetric bipolar pulse) DC 전압, 또는 펄스의 양의 최대치와 음의 최대치 의 절대치가 상이한 비대칭 양극성 펄스(Asymmetric Bipolar Pulse) DC 전압 중 어느 하나를 선택적으로 제공할 수 있다. 일부 예시들에서, 제어기는 멀티-레벨 인버터의 스위칭 시퀀스를 가변함으로써, 펄스 DC 전원장치 의 동작모드를 전환할 수 있다. 동작모드는, 예컨대, 펄스를 지속적으로 발생시키는 연속 모드(continuous mode)와, 미리 정해진 시간 동안 펄스열을 일시적으로 발생시키며 각 펄스열 사이에는 대기 시간이 있는 단속 모드(Burst Mode)를 포함할 수 있다. 여기서, 단속 모드는 간헐 모드(Intermittent Mode)로 지칭될 수도 있다. 부가적으로 또는 대안적으로, 동작모드는, 일정한 진폭 및/또는 슬루율을 갖는 펄스열을 출력하는 고정진폭 모 드, 및 각 펄스의 진폭 및/또는 슬루율이 변화하는 진폭변조 모드를 포함할 수도 있다. 예컨대, 제어기는 연속-고정진폭 모드, 연속-진폭변조 모드, 단속-고정진폭 모드 및 단속-진폭변조 모드 중 어느 하나에 대응하는 스위칭 시퀀스에 따라, 멀티-레벨 인버터를 제어할 수 있다. 이하, 도 4a 내지 도 8b를 참조하여, 펄스 DC 전원장치의 회로 구성 및 이의 동작 파형의 다양한 예시들을 설명하도록 한다. 본 개시에서, 펄스 DC 전원장치 또는 멀티-레벨 인버터에 의해 수행되는 것으로 기술된 동작은, 제어기의 제어신호에 의해 제어되는 것으로 이해될 수 있다. 도 4a 및 도 4b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 3-레벨 인버터를 포함하는 경우의 회로 구성 및 이의 동작 파형의 일 예를 보여주는 도면이다. 도 4a를 참조하면, 멀티-레벨 인버터는 풀 브리지 인버터(full bridge inverter)로 구현될 수 있다. 멀티- 레벨 인버터는 4개의 스위칭 소자들(Q1 내지 Q4)을 포함할 수 있다. 제1 내지 제4 스위칭 소자들(Q1 내지 Q4)은 제어기로부터 인가되는 제어 신호(VG1 내지 VG4)에 의해 온 또는 오프될 수 있다. 예를 들어, 제1 내 지 제4 스위칭 소자들(Q1 내지 Q4)은 로직 하이 레벨(logic high level)의 제어 신호(VG1 내지 VG4)가 인가되는 경우에 온되고, 로우 레벨(logic low level)의 제어 신호(VG1 내지 VG4)가 인가되는 경우에 오프될 수 있으나, 이러한 예시에 한정되는 것은 아니다. 스위칭 소자들(Q1 내지 Q4) 중 DC 전압원의 양극에 가까운 스위칭 소자들(Q1 및 Q2)은 '상단 스위칭 소 자'로 지칭되고, DC 전압원의 음극에 가까운 스위칭 소자들(Q3 및 Q4)은 '하단 스위칭 소자'로 지칭될 수 있다. 한편, 서로 전기적으로 접속되는 상단 스위칭 소자 및 하단 스위칭 소자의 쌍은 브릿지 암으로 지칭될 수 있다. 예를 들어, 제1 스위칭 소자(Q1) 및 제3 스위칭 소자(Q3)의 쌍은 제1 브릿지 암이라 지칭되고, 제2 스위 칭 소자(Q2) 및 제4 스위칭 소자(Q4)의 쌍은 제2 브릿지 암이라 지칭될 수 있다. 멀티-레벨 인버터의 출력 전압(VINV)은 제1 스위칭 소자(Q1) 및 제3 스위칭 소자(Q3)의 접점과, 제2 스위칭 소자(Q2) 및 제4 스위칭 소자(Q4)의 접점 사이의 전위차로 정의될 수 있다. 동일한 브릿지 암에 포함된 스위칭 소자들은 서로 상보적으로 스위칭될 수 있다. 일 예로, 제1 스위칭 소자(Q1) 및 제3 스위칭 소자(Q3)가 서로 상보적으로 스위칭된다. 제2 스위칭 소자(Q2) 및 제4 스위칭 소자(Q4)가 서로 상보적으로 스위칭될 수 있다. 즉, 특정 브릿지 암의 상단 스위칭 소자(Q1 또는 Q2)가 온(on) 되어 있을 때 해 당 브릿지 암의 하단 스위칭 소자(Q3 또는 Q4)는 오프(off)되어 있으며, 반대로 상단 스위칭 소자(Q1 또는 Q2) 가 오프되어 있을 때 하단 스위칭 소자(Q3 또는 Q4)는 온되어 있을 수 있다. 서로 다른 브릿지 암에 포함된 상단 스위칭 소자들(Q1 및 Q2)을 동시에 온(on)시키거나, 하단 스위칭 소자들(Q3 및 Q4)을 동시에 온시키는 경우, 멀티-레벨 인버터의 양의 출력 단자와 음의 출력 단자가 전기적으로 단락 될 수 있다. 이에 따라, 멀티-레벨 인버터는 영전압을 출력하게 된다. 반면, 서로 다른 브릿지 암에 포함된 한 쌍의 대각선 방향 스위치(즉, 어느 한 브릿지 암에 포함된 상단 스위칭 소자와, 다른 브릿지 암에 포함된 하단 스위칭 소자)를 동시에 온 시키는 경우, 멀티-레벨 인버터는 영전 압 대비 양(positive) 또는 음(negative)의 극성을 갖는 전압을 출력할 수 있다. 일 예로, 제1 스위칭 소자(Q 1)와 제4 스위칭 소자(Q4)가 온 되면, DC 전압원, 제1 스위칭 소자(Q1), 인덕터(LO), 용량성 부하(CO), 및 제4 스위칭 소자(Q4)를 포함하는 전류 경로가 형성되며, 멀티-레벨 인버터는 양의 극성을 갖는 전원 전압 (+VS)을 출력하게 된다. 다른 예로, 제2 스위칭 소자(Q2)와 제3 스위칭 소자(Q3)가 온 되면, DC 전압원, 제2 스위칭 소자(Q2), 용량성 부하(CO), 인덕터(LO), 및 제3 스위칭 소자(Q3)를 포함하는 전류 경로가 형성되며, 멀티-레벨 인버터는 음의 극성을 갖는 전원 전압(-VS)을 출력하게 된다. 표 1은 스위칭 소자들(Q1 내지 Q4)의 스위칭 상태(switching state)에 따른 출력 전압(VINV)을 보여준다. 표 1 스위칭 상태 출력 전압(VINV) 구분 Q1 Q3 Q2 Q4 S1 ON OFF OFF ON +VS S2 ON OFF ON OFF 0V S3 OFF ON OFF ON S4 OFF ON ON OFF -VS 표 1에 나타나는 것과 같이, 스위칭 소자들(Q1 내지 Q4)의 스위칭 상태는 네 가지 조합을 가질 수 있으며, 멀티 -레벨 인버터의 출력 전압(VINV)은 양의 전원 전압(+VS), 영전압(0 [V]), 및 음의 전원 전압(-VS)의 세 가지 전압 수준을 가질 수 있다. 펄스 DC 전원장치는, 용량성 부하(CO)와 인덕터(LO)의 공진주기의 절반에 해당하는 영전압 유지구간을 사이 에 두고, 멀티-레벨 인버터의 출력 전압(VINV)의 극성을 반전시킴으로써, 펄스 DC 전압(VO)의 링깅을 최소 화할 수 있다. 예컨대, 도 4b를 참조하면, 멀티-레벨 인버터는, 양의 전원 전압(+VS), 영전압(0 [V]), 음의 전원 전압(- VS), 및 영전압(0 [V])을 순차적으로 출력할 수 있다. 하나의 펄스 주기(Tcycle)는 멀티-레벨 인버터의 출력 전압(또는 스위칭 상태)에 따라 제1 내지 제4 시간구간(T1 내지 T4)으로 구분될 수 있다. 한 사이클의 펄스 DC 전압(VO)을 생성하기 위한 멀티-레벨 인버터의 스위칭 시퀀스는 {S1, S3, S4, S2}, {S1, S2, S4, S2}, {S1, S3, S4, S3}, 또는 {S1, S2, S4, S3}을 포함할 수 있다. 제1 시간구간(T1)에서 펄스 DC 전압(VO)이 음의 전원 전압(+VS)으로 유지된다고 가정할 때, 제2 시간구간(T2)의 시작시점에서 멀티-레벨 인버터의 출력 전압(VINV)이 전원 전압(VS)의 크기만큼 감소함에 따라 공진주기의 절반에 해당하는 시간 동안 펄스 DC 전압(VO)이 전원 전압(VS)의 2배 만큼 감소하게 된다. 즉, 제2 시간구간(T2) 동안 펄스 DC 전압(VO)은 양의 전원 전압(+VS)에서 음의 전원 전압(-VS) 까지 감소한다. 제2 시간구간(T2)의 종료시점에서 펄스 DC 전압(VO)은 최소치(즉, 음의 전원 전압(-VS))에 도달하며, 멀티-레벨 인버터의 스위칭 상태가 전환되어 인덕터(LO)와 용량성 부하(CO)의 직렬회로에 인가되는 전압(즉, 멀티-레 벨 인버터의 출력 전압(VINV))과 용량성 부하(CO)의 양단의 전압(즉, 펄스 DC 전압(VO))이 같아지게 된다. 이에 따라, 제3 시간구간(T3)에서 펄스 DC 전압(VO)은 음의 전원 전압(-VS)으로 일정하게 유지될 수 있다. 이후, 제4 시간구간(T4)의 시작시점에서 멀티-레벨 인버터의 출력 전압(VINV)이 전원 전압(VS)의 크기만큼 증가함에 따라 공진주기의 절반에 해당하는 시간 동안 펄스 DC 전압(VO)이 전원 전압(VS)의 2배 만큼 증가하게 된다. 즉, 제4 시간구간(T4) 동안 펄스 DC 전압(VO)은 음의 전원 전압(-VS)에서 양의 전원 전압(+VS) 까지 감소 한다. 제4 시간구간(T4)의 종료시점에서 펄스 DC 전압(VO)은 최대치(즉, 양의 전원 전압(+VS)에 도달하며, 멀티-레벨 인버터의 스위칭 상태가 전환되어 인덕터(LO)와 용량성 부하(CO)의 직렬회로에 인가되는 전압(즉, 멀티-레 벨 인버터의 출력 전압(VINV))과 용량성 부하(CO)의 양단의 전압(즉, 펄스 DC 전압(VO))이 같아지게 된다. 이에 따라, 제3 시간구간(T3)에서 펄스 DC 전압(VO)은 음의 전원 전압(-VS)으로 일정하게 유지될 수 있다. 도 5a 및 도 5b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 3-레벨 인버터를 포함하는 경우의 회로 구성 및 이의 동작 파형의 다른 예를 보여주는 도면이다. 도 5a 및 도 5b는, 도 4a 및 도 4b에서 전술한 예시에서, 용량성 부하(CO)에 부하 저항(RO)이 연결되는 경우의 등가 회로도 및 동작 파형을 보여준다. 한편 이하에서는, 용량성 부하(CO)에 부하 저항(RO)이 병렬로 연결되는 경우를 가정하나, 본 개시가 이에 한정되는 것은 아니다. 다른 예에서, 부하 저항(RO)은, 용량성 부하(CO)에 직 렬로 연결될 수 있고 이 경우 인덕터에 흐르는 전류(LO)의 파형이 달라질 수 있다. 멀티-레벨 인버터의 출력측에 저항 성분이 존재하는 경우, 회로의 응답 특성에 감쇠 현상이 나타나며, 이 는 신호의 진폭 감소로 이어진다. 즉, 부하 저항(RO)이 존재하는 경우에는, 멀티-레벨 인버터의 출력 전압 (VINV)을 소정의 단위 전압(예컨대, VS) 만큼 증가(또는 감소)시킨 시점으로부터 공진주기의 절반에 해당하는 시 간이 경과하더라도, 펄스 DC 전압(VO)은 해당 단위 전압의 2배 만큼 상승(또는 하강)하지 못한다. 예컨대, 도 5b를 참조하면, 제2 시간구간이 끝나는 시점(t1) 및 제4 시간구간이 끝나는 시점(t2)에서 펄스 DC 전압(VO)이 음의 전원 전압(-VS) 및/또는 양의 전원 전압(+VS)까지 도달하지 못한다. 이로 인해, 해당 시점 이후에 멀티-레벨 인버터의 출력 전압(VINV)을 단위 전압만큼 추가로 증가(또는 감소) 시키는 경우, 링깅이 발생하게 된다. 이러한 링깅은 멀티-레벨 인버터의 출력 전압(VINV)(예컨대, 음의 전원 전압(-VS) 또는 양의 전원 전압(+VS)))과 펄스 DC 전압(VO)의 차이에 대응하는 계단응답으로 인한 것으 로, DC 전압원과 부하 회로를 선택적으로 도통(또는 차단)하여 펄스를 인가하는 경우에 발생하는 링깅(예컨대, 도 1b의 저감진동(under damped) 케이스) 보다는 훨씬 적은 수준을 가진다. 한편, 펄스 DC 전원장치가 출력해야 하는 전압(VO)의 크기가 클 경우에는, 하나의 스위칭 소자로 스위칭이 힘들 수도 있다. 그럴 경우에는 스위칭 소자를 직렬로 연결해서 스위칭을 하거나 절연된 DC 전압에 풀 브리지 인버터를 각각 연결하고 그 출력을 직렬로 연결해야 한다. 두 가지 방법이 장단점이 있지만 스위칭 소자의 특성 차이에 민감하지 않은 두 번째 방법이 고주파 스위칭에는 더 적합하다. 도 6a 및 도 6b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 M-레벨 인버터(M은 4 이상)를 포함하는 경우의 회로 구성 및 이의 동작 파형의 일 예를 보여주는 도면이다. 멀티-레벨 인버터는 케스케이드된 멀티-레벨 인버터(cascaded multi-level inverter)로 구현될 수 있다. 예컨대, 도 6a를 참조하면, 멀티-레벨 인버터는 복수개의 인버터들(322-1 내지 322-N)을 포함할 수 있다. 복수개의 인버터들(322-1 내지 322-N)은 서로 다른 DC 전압원들(300-1 내지 300-N)로부터 DC 전압을 각각 인가 받을 수 있다. 복수개의 인버터들(322-1 내지 322-N)의 출력은 직렬로 연결될 수 있다. 이에 따라, 멀티-레벨 인버터의 출력 전압(VINV)은 복수개의 인버터들(322-1 내지 322-N)이 출력하는 전압(VSUB1 내지 VSUBN)의 합으 로 정의될 수 있다. 각 인버터(322-1 내지 322-N)는 풀 브리지 인버터일 수 있다. 풀 브리지 인버터의 회로 구성 및 스위칭 동작은, 도 4a에서 전술한 풀 브리지 인버터의 회로 구성 및 스위칭 동작에 대응되므로 더 이상의 상세한 설명은 생략한 다. 각 인버터(322-1 내지 322-N)는 독립적인 스위칭 상태를 가질 수 있다. 복수개의 인버터들 중 i번째 인버터에 공급되는 DC 전압 및 i번째 인버터의 스위칭 상태를 각각 VSi 및 si이라 할 때, 멀티-레벨 인버터의 출력 전압(VINV)은 수학식 2와 같이 표현될 수 있다. 수학식 2"}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "여기서, [·]은 내부의 명제가 참이면 1, 거짓이면 0의 값을 갖는 연산자이다. 각 인버터(322-1 내지 322-N)에 인가되는 DC 전압(VS1 내지 VSN)의 크기는 독립적으로 조절될 수 잇다. 일 예로, 적어도 하나의 인버터(322-1 내지 322-N)는 다른 인버터들(322-1 내지 322-N)과 구별되는 DC 전압(VS1 내지 VSN)을 제공받을 수 있다. 다른 예로, 각 인버터(322-1 내지 322-N)는 서로 다른 DC 전압원들(300-1 내지 300-N)로부터 동일한 크기의 DC 전압(예컨대, VS)을 제공받을 수도 있다. 임의의 시점에서, 스위칭 상태가 S1인 인버터들의 개수 및 스위칭 상 태가 S4인 인버터들의 개수를 각각 Npositive 및 Nnegative라 할 때, 해당 시점에서의 멀티-레벨 인버터의 출력 전압(VINV)은 수학식 3과 같이 표현될 수 있다. 수학식 3"}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이 경우, 멀티-레벨 인버터의 출력 전압(VINV)은 [-N·VS , +N·VS]의 범위 내에서 2N+1개의 전압 수준을 가 질 수 있다. 선택적으로, 임의의 시간구간에서, 복수개의 인버터들 각각이 출력할 수 있는 영이 아닌 전압은 동일한 극성을 가질 수 있다. 예컨대, 어느 한 시간구간에서 복수개의 인버터들 각각은 영전압 또는 양전압만을 출력하도록 제 어되고, 다른 시간구간에서 복수개의 인버터들 각각은 영전압 또는 음전압만을 출력하도록 제어될 수 있다. 이 때 각 시간구간에서 멀티-레벨 인버터의 출력 전압(VINV)은 각각 수학식 4 및 수학식 5와 같이 표현될 수 있다. 수학식 4"}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "수학식 5"}
{"patent_id": "10-2024-0034018", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 6, "content": "도 6b를 참조하면, 펄스 DC 전원장치는, 용량성 부하(CO)와 인덕터(LO)의 공진주기의 절반에 해당하는 기준 전압 유지구간(T2 또는 T4)을 사이에 두고, 멀티-레벨 인버터의 출력 전압(VINV)을 소정의 단위 전압(VSTE P)만큼 증가(또는 감소)시킴으로써, 펄스 DC 전압(VO)의 링깅을 최소화할 수 있다. 멀티-레벨 인버터의 출 력 전압(VINV)의 변화에 펄스 DC 전압(VO)의 형성 과정은 도 4b에서 전술한 것과 동일 또는 상응하므로, 이에 대 한 상세한 설명은 생략한다. 기준전압 유지구간(T2 또는 T4)에서 멀티-레벨 인버터는 용량성 부하(CO)에 인가하고자 하는 펄스 DC 전압 (VO)의 최대치(VP)와 최소치(-VN) 사이의 중위 전압((VP-VN)/2)에 해당하는 전압을 출력할 수 있다. 펄스 DC 전압 (VO)의 최대치(VP)와 최소치(-VN)는 기준전압 유지구간(T2 또는 T4)의 이전 시간구간 및 이후 시간구간에서 멀티 -레벨 인버터가 출력하는 전압(VINV)을 기초로 결정될 수 있다. 펄스 DC 전원장치는 용량성 부하(CO)에 인가하는 펄스 DC 전압(VO)의 최대치(VP)와 최소치(-VN)를 독립적으 로 제어할 수 있다. 선택적으로, 기준전압 유지구간(T2 또는 T4) 이전 및 이후의 시간구간들(T1 또는 T4)에서 멀티-레벨 인버터가 출력하는 전압(VINV)은 상이한 절대치를 가질 수 있다. 적어도 하나의 인버터(322-1 내지 322-N)에 인가되는 DC 전압(VS1 내지 VSN)의 크기가 상이한 경우, 펄스 DC 전원 장치는 제1 시간구간(T1)과 제4 시간구간(T4)에서 영이 아닌 전압을 출력하는 인버터의 조합을 다르게 조절 할 수 있다. 일 예로, 음의 전압 수준의 크기(VN)가 양의 전압 수준의 크기(VP)보다 커야 하는 경우를 가정하면, 제1 시간구간(T1)에서 양의 전압을 출력하는 인버터(들)보다 더 높은 DC 전압원을 인가받는 인버터(들)가 제3 시간구간(T3)에서 음의 전압을 출력하도록 제어할 수 있다. 부가적으로 또는 대안적으로, 펄스 DC 전원장치는 제1 시간구간(T1)과 제4 시간구간(T4)에서 영이 아닌 전 압을 출력하는 인버터의 개수를 다르게 조절할 수 있다. 예컨대, 복수의 인버터들(322-1 내지 322-N)이 모두 동일한 크기의 DC 전압(VS)을 입력받고, 펄스 DC 전압(VO) 이 양의 전압 수준 및 음의 전압 수준을 모두 가지되, 음의 전압 수준의 크기(VN)가 양의 전압 수준의 크기(VP) 보다 커야 하는 경우를 가정하자. 이 경우, 펄스 DC 전원장치는 제1 시간구간(T1)에서 양의 전압을 출력하 는 인버터의 개수보다 더 많은 수의 인버터들이 제3 시간구간(T3)에서 음의 전압을 출력하도록 제어할 수 있다. 또한, 이 경우 중위 전압이 음의 전압 수준을 가져야 하므로, 펄스 DC 전원장치는 제2 시간구간(T2) 및 제4 시간구간(T4)에서 일부 인버터들이 음의 전압을 출력하고 나머지 인버터들은 영전압을 출력하도록 제어할 수 있 다. 다른 예로, 양의 전압 수준의 크기(VP)가 음의 전압 수준의 크기(VN)보다 큰 경우를 가정하면, 펄스 DC 전원장치 는 제3 시간구간(T3)에서 음의 전압을 출력하는 인버터의 개수보다 더 많은 수의 인버터들이 제1 시간구간 (T1)에서 양의 전압을 출력하도록 제어할 수 있다. 또한, 이 경우 중위 전압이 양의 전압 수준을 가져야 하므로, 펄스 DC 전원장치는 제2 시간구간(T2) 및 제4 시간구간(T4)에서 일부 인버터들이 양의 전압을 출력 하고 나머지 인버터들은 영전압을 출력하도록 제어할 수 있다. 또 다른 예로, 펄스 DC 전압(VO)이 0 이상의 전압 수준을 가지는 경우를 가정하면, 펄스 DC 전원장치는 제3 시간구간(T3)에서 양의 전압을 출력하는 인버터의 개수보다 더 많은 수의 인버터들이 제1 시간구간(T1)에서 양 의 전압을 출력하도록 제어할 수 있다. 또한, 이 경우 중위 전압이 양의 전압 수준을 가져야 하므로, 펄스 DC 전원장치는 제2 시간구간(T2) 및 제4 시간구간(T4)에서 일부 인버터들이 양의 전압을 출력하고 나머지 인버 터들은 영전압을 출력하도록 제어할 수 있다. 또 다른 예로, 펄스 DC 전압(VO)이 0 이하의 전압 수준을 가지는 경우를 가정하면, 펄스 DC 전원장치는 제1 시간구간(T1)에서 음의 전압을 출력하는 인버터의 개수보다 더 많은 수의 인버터들이 제3 시간구간(T3)에서 음 의 전압을 출력하도록 제어할 수 있다. 또한, 이 경우 중위 전압이 음의 전압 수준을 가져야 하므로, 펄스 DC 전원장치는 제2 시간구간(T2) 및 제4 시간구간(T4)에서 일부 인버터들이 음의 전압을 출력하고 나머지 인버 터들은 영전압을 출력하도록 제어할 수 있다. 이상과 같이, 독립적으로 전압을 조절할 수 있는 인버터(322-1 내지 322-N)를 여러개 구비한 펄스 DC 전원장치 는 펄스 DC 전압(VO)의 최대치와 최소치를 독립적으로 조절할 수 있다. 각 인버터(322-1 내지 322-N)의 입 력 DC 전압은 적절한 값으로 독립적으로 조정될 수 있다. 또한, 펄스 DC 전원장치는 펄스 DC 전압(VO)에 요 구되는 특성(예컨대, 최대치, 최소치, 상승 기울기, 및/또는 하강 기울기 등)에 따라, 각 시간구간에서 영이 아 닌 전압을 출력할 인버터들의 개수 및/또는 이들의 조합을 결정할 수 있다. 이를 통해, 펄스 DC 전원장치는 펄스의 양의 최대치와 음의 최대치의 절대치가 상이한 비대칭 양극성 펄스 DC 전압 및/또는 펄스가 0 이상의 전 압수준 또는 0 이하의 전압 수준만을 갖는 단극성 펄스 DC 전압을 공급할 수 있다. 도 7a 및 도 7b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 M-레벨 인버터(M은 4 이상)를 포함하는 경우의 회로 구성 및 이의 동작 파형의 다른 예를 보여주는 도면이다. 도 7a 및 도 7b는, 도 6a 및 도 6b에서 전술한 예시에서, 용량성 부하(CO)에 부하 저항(RO)이 연결되는 경우의 등가 회로도 및 부하 저항(RO)으로 인한 링깅을 최소화시키기 위한 펄스 DC 전원장치의 동작 파형을 보여준 다. 한편 이하에서는, 용량성 부하(CO)에 부하 저항(RO)이 병렬로 연결되는 경우를 가정하나, 본 개시가 이에 한 정되는 것은 아니다. 다른 예에서, 부하 저항(RO)은, 용량성 부하(CO)에 직렬로 연결될 수 있고 이 경우 동작 파 형이 달라질 수 있다. 전술한 것과 같이, 부하 측에 부하 저항(RO)이 존재하는 경우에는 감쇠로 인해 손실이 있는 공진이 일어난다. 이 로 인해, 용량성 부하(CO)의 양단의 전압(VO)이 목표 전압까지 도달하지 못하고, 전압 부족분에 대응하는 계단응 답이 과도현상으로 나타나 링깅이 발생할 수 있다. 펄스 DC 전원장치는, 기준전압 유지구간(T2 또는 T4) 전/후에 상이한 단위 전압만큼씩 멀티-레벨 인버터 의 출력 전압(VINV)을 증가(또는 감소) 시킴으로써, 감쇠로 인한 펄스 DC 전압(VO)의 부족분을 보상할 수 있다. 예컨대, 도 7b에 도시된 것과 같이, 펄스 DC 전원장치는 제4 시간구간(T4)의 시작시점에서 멀티-레벨 인버 터의 출력 전압(VINV)을 제1 단위전압(VSTEP1) 만큼 증가시킬 수 있다. 제1 단위전압(VSTEP1)은 펄스 DC 전압 (VO)의 진폭의 절반((VP+VN)/2)보다 클 수 있다. 즉, 제4 시간구간(T4)에서 멀티-레벨 인버터는 펄스 DC 전 압(VO)의 최대치(VP)와 최소치(-VN) 사이의 중위 전압((VP-VN)/2)보다 높은 제1 기준전압을 출력할 수 있다. 제1 단위전압(VSTEP1)은, 부하 저항(RO)의 감쇠로 인한 손실이 있는 공진 조건에서, 펄스 DC 전압(VO)을 목표 진폭 (VP+VN) 만큼 변화시킬 수 있는 전압일 수 있다. 즉, 인덕터(LO)와 용량성 부하(CO)의 공진주기의 절반에 해당하 는 시간이 경과하였을 때(t2), 펄스 DC 전압(VO)은 목표 최대치(VP)에 도달할 수 있다. 이후, 펄스 DC 전원장치 는 멀티-레벨 인버터의 출력 전압(VINV)을 제2 단위전압(VSTEP2)만큼 증가시킬 수 있다. 제2 단위전압(VSTEP2)은 목표 진폭(VP+VN)과 제1 단위전압(VSTEP1)의 차에 해당하는 크기를 가질 수 있다. 이에 따라, 제1 시간 구간(T1)에서 멀티-레벨 인버터는 용량성 부하(CO)의 양단의 전압(VO)과 동일한 전압을 출력하게 되고, 펄 스 DC 전압(VO)은 링깅 없이 목표 최대치(VP)로 일정하게 유지될 수 있다. 유사하게, 펄스 DC 전원장치는 제2 시간구간(T2)의 시작시점에서 멀티-레벨 인버터의 출력 전압(VINV) 을 제1 단위전압(VSTEP1) 만큼 감소시킬 수 있다. 제1 단위전압(VSTEP1)은 펄스 DC 전압(VO)의 목표진폭의 절반 ((VP+VN)/2)보다 클 수 있다. 즉, 제2 시간구간(T2)에서 멀티-레벨 인버터는 펄스 DC 전압(VO)의 최대치 (VP)와 최소치(-VN) 사이의 중위 전압((VP-VN)/2)보다 낮은 제2 기준전압을 출력할 수 있다. 제1 단위전압(VSTEP 1)은, 부하 저항(RO)의 감쇠로 인한 손실이 있는 공진 조건에서, 펄스 DC 전압(VO)을 목표 진폭(VP+VN) 만큼 변화 시킬 수 있는 전압일 수 있다. 즉, 인덕터(LO)와 용량성 부하(CO)의 공진주기의 절반에 해당하는 시간이 경과하 였을 때(t1), 펄스 DC 전압(VO)은 목표 최저치(VN)에 도달할 수 있다. 이후, 펄스 DC 전원장치는 멀티-레벨 인버터의 출력 전압(VINV)을 제2 단위전압(VSTEP2)만큼 감소시킬 수 있다. 제2 단위전압(VSTEP2)은 목표 진폭 (VP+VN)과 제1 단위전압(VSTEP1)의 차에 해당하는 크기를 가질 수 있다. 이에 따라, 제3 시간구간(T3)에서 멀티- 레벨 인버터는 용량성 부하(CO)의 양단의 전압(VO)과 동일한 전압을 출력하게 되고, 펄스 DC 전압(VO)은 링 깅 없이 목표 최저치(-VN)로 일정하게 유지될 수 있다. 제2 및 제4 시간구간들(T2 또는 T4)에서, 펄스 DC 전원장치는 영이 아닌 전압을 출력하는 인버터의 개수 및 /또는 조합을 달리하여 멀티-레벨 인버터가 상이한 기준전압을 출력하도록 제어할 수 있다. 예컨대, 펄스 DC 전원장치는 복수개의 인버터들(322-1 내지 322-N) 중 하나 또는 그 이상의 인버터의 출력전압을 다르게 조정하여 제1 및 제2 단위전압(VSTEP1 및 VSTEP2)을 정밀하게 조정할 수 있다. 한편, 제1 단위전압(VSTEP1)을 결정하는 과정은, 사용자(또는 설계자)에 의해 수작업으로 수행되거나, 펄스 DC 전 원장치(구체적으로, 제어기)에 의해 자동적으로 수행될 수 있다. 예컨대, 펄스 DC 전원장치는 소 정의 조절범위 내에서 제1 단위전압(VSTEP1)의 크기를 가변해가며 인덕터(LO)에 흐르는 전류(IO) 및/또는 펄스 DC 전압(VO)을 측정하여, 링깅이 최소화되는 제1 단위전압(VSTEP1)의 크기를 찾을 수 있다. 조절범위는, 펄스 DC 전 압(VO)의 목표진폭의 절반((VP+VN)/2)보다 큰 전압 수준으로 설정될 수 있다. 예컨대, 조절범위는 목표진폭의 절 반((VP+VN)/2)과, 이에 소정의 양의 마진을 부가한 값 사이의 범위로 정의될 수 있다. 이를 위해, 제어기는 인덕터(LO)에 흐르는 전류(IO) 및/또는 펄스 DC 전압(VO)을 감지하는 센서를 더 포함할 수 있으나 이에 한정되는 것은 아니다. 이상과 같이, 펄스 DC 전원장치는, 독립적으로 전압을 조절할 수 있는 복수개의 인버터들(322-1 내지 322- N)을 이용하여, 인덕터(LO)와 용량성 부하(CO)의 공진을 일으키기는 단위전압(VSTEP1)의 크기를 조절할 수 있다. 이에 따라, 공진으로 인한 충전 및/또는 방전이 종료되는 시점에서의 전압 부족분으로 인한 링깅을 최소화할 수 있다. 도 8은 본 개시의 일 실시예에 따른 펄스 DC 전원장치의 단속모드 동작 파형의 일 예를 보여주는 도면이다. 도 9는 본 개시의 일 실시예에 따른 펄스 DC 전원장치의 단속모드 동작 파형의 다른 예를 보여주는 도면이 다. 펄스 DC 전원장치는 단속 모드로 동작할 수 있다. 단속 모드는, 일정한 진폭 및/또는 슬루율을 갖는 펄스열을 출력하는 고정진폭 모드를 포함할 수 있다. 예컨대, 도 8을 참조하면, 단속 모드 동작의 한 사이클은, 일정한 진폭 및/또는 슬루율을 갖는 펄스열을 출력하는 버스 트 구간(burst duration)과, 펄스를 출력하지 않는 유휴 구간(idle duration)을 포함할 수 있다. 버스트 구간과 유휴 구간은 각각 하나 이상의 펄스 사이클들을 포함할 수 있다. 예컨대, 단속 모드 동작의 한 사이클이 100개 의 펄스 사이클들을 포함하고 펄스 DC 전원장치가 40%의 시비율(Duty Ratio)의 단속 모드로 동작한다고 가 정하면, 버스트 구간과 유휴 구간이 각각 및 60 개의 펄스 사이클들 포함할 수 있다. 펄스 DC 전원장치는, 버스트 구간 동안에는 소정의 스위칭 시퀀스에 따라 멀티-레벨 인버터의 출력을 가변하고, 유휴 구간 동안 에는 멀티-레벨 인버터가 일정한 전압을 출력하도록 제어할 수 있다. 부가적으로 또는 대안적으로, 단속 모드는, 각 펄스의 진폭 및/또는 슬루율이 변화하는 진폭변조 모드를 포함할 수 있다. 예컨대, 펄스 DC 전원장치는, 도 9에 도시된 것과 같이 버스트 구간의 전단에서는 펄스가 진행됨 에 따라 진폭 및 슬루율이 점진적으로 커지고, 버스트 구간의 후단에서는 펄스가 진행됨에 따라 진폭 및 슬루율 이 점진적으로 작아지도록 제어할 수 있다. 펄스 DC 전원장치는, 버스트 구간 내의 각각의 펄스 사이클에서 멀티-레벨 인버터가 출력하는 전압(VINV)의 최대치와 최소치를 가변함으로써, 펄스의 진폭 및/또는 슬루율 이 점진적으로 변화시킬 수 있다. 예컨대, 멀티-레벨 인버터가 캐스케이드된 복수개의 인버터들(322-1 내 지 322-N)을 포함하는 경우, 펄스 DC 전원장치는 첫번째 펄스 사이클의 제1 시간구간(T1)에서는 하나의 인 버터가 영이 아닌 전압을 출력하도록 제어하고, 두번째 펄스 사이클의 제1 시간구간(T1)에서는 3개의 인버터가 영이 아닌 전압을 출력하도록 제어할 수 있다. 부가적으로 또는 대안적으로, 펄스 DC 전원장치는 첫번째 펄 스 사이클의 제3 시간구간(T3)에서는 3개의 인버터가 영이 아닌 전압을 출력하도록 제어하고, 두번째 펄스 사이 클의 제3 시간구간(T3)에서는 5개의 인버터가 영이 아닌 전압을 출력하도록 제어할 수 있다. 선택적으로, 어느 정도의 링깅이 허용되는 응용의 경우, 단일 펄스 사이클 내에서 일정한 개수의 인버터를 이용할 수도 있다. 예 컨대, 첫번째 펄스 사이클의 제1 시간구간(T1) 및 제3 시간구간(T3)에서는 하나의 인버터가 영이 아닌 전압을 출력하도록 제어하고, 두번째 펄스 사이클의 제1 시간구간(T1) 및 제3 시간구간(T3)에서는 2개의 인버터가 영이 아닌 전압을 출력하도록 제어할 수 있다. 즉, 각각의 펄스 사이클(또는 이에 포함된 각각의 시간구간)에서 이용 하는 인버터의 개수는, 형성하고자 하는 펄스 DC 전압(VO)의 포락선(envelope) 형태에 따라 달라질 수 있다. 본 발명에 따른 장치 또는 방법의 각 구성요소는 하드웨어 또는 소프트웨어로 구현되거나, 하드웨어 및 소프트 웨어의 결합으로 구현될 수 있다. 또한, 각 구성요소의 기능이 소프트웨어로 구현되고 마이크로프로세서가 각 구성요소에 대응하는 소프트웨어의 기능을 실행하도록 구현될 수도 있다. 본 명세서에 설명되는 시스템들 및 기법들의 다양한 구현예들은, 디지털 전자 회로, 집적회로, FPGA(field programmable gate array), ASIC(application specific integrated circuit), 컴퓨터 하드웨어, 펌웨어, 소프 트웨어, 인공지능, 및/또는 이들의 조합으로 실현될 수 있다. 이러한 다양한 구현예들은 프로그래밍가능 시스템 상에서 실행 가능한 하나 이상의 컴퓨터 프로그램들로 구현되는 것을 포함할 수 있다. 프로그래밍가능 시스템은, 저장 시스템, 적어도 하나의 입력 디바이스, 그리고 적어도 하나의 출력 디바이스로부터 데이터 및 명령들을 수신하고 이들에게 데이터 및 명령들을 전송하도록 결합되는 적어도 하나의 프로그래밍가능 프로세서 (이것은 특수 목적 프로세서일 수 있거나 혹은 범용 프로세서일 수 있음)를 포함한다. 컴퓨터 프로그램들(이것 은 또한 프로그램들, 소프트웨어, 소프트웨어 애플리케이션들 혹은 코드로서 알려져 있음)은 프로그래밍가능 프 로세서에 대한 명령어들을 포함하며 \"컴퓨터가 읽을 수 있는 기록매체\"에 저장된다. 컴퓨터가 읽을 수 있는 기록매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기 록장치를 포함한다. 이러한 컴퓨터가 읽을 수 있는 기록매체는 ROM, CD-ROM, 자기 테이프, 플로피디스크, 메모 리 카드, 하드 디스크, 광자기 디스크, 스토리지 디바이스 등의 비휘발성(non-volatile) 또는 비일시적인(non- transitory) 매체일 수 있으며, 또한 데이터 전송 매체(data transmission medium)와 같은 일시적인 (transitory) 매체를 더 포함할 수도 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 명세서의 흐름도/타이밍도에서는 각 과정들을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 개시의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것이다. 다시 말해, 본 개시의 일 실시예가 속하는 기 술 분야에서 통상의 지식을 가진 자라면 본 개시의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 흐 름도/타이밍도에 기재된 순서를 변경하여 실행하거나 각 과정들 중 하나 이상의 과정을 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 흐름도/타이밍도는 시계열적인 순서로 한정되는 것은 아니다. 이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분 야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변 형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위 한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.도면 도면1a 도면1b 도면2a 도면2b 도면2c 도면3 도면4a 도면4b 도면5a 도면5b 도면6a 도면6b 도면7a 도면7b 도면8 도면9"}
{"patent_id": "10-2024-0034018", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a 및 도 1b는 RLC 직렬회로 및 이의 단위계단응답을 보여주는 예시도이다. 도 2a 내지 도 2c는 전류원과 전압원을 이용하여 용량성 부하에 펄스전압을 인가하는 회로와 이의 동작 파형을 보여주는 예시도이다. 도 3은 본 개시의 일 실시예에 따른 펄스 DC 전원장치를 개략적으로 나타낸 회로도이다. 도 4a 및 도 4b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 3-레벨 인버터를 포함하는 경우의 회로 구성 및 이의 동작 파형의 일 예를 보여주는 도면이다. 도 5a 및 도 5b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 3-레벨 인버터를 포함하는 경우의 회로 구성 및 이의 동작 파형의 다른 예를 보여주는 도면이다. 도 6a 및 도 6b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 M-레벨 인버터(M은 4 이상)를 포함하는 경우 의 회로 구성 및 이의 동작 파형의 일 예를 보여주는 도면이다. 도 7a 및 도 7b는 본 개시의 일 실시예에 따른 펄스 DC 전원장치가 M-레벨 인버터(M은 4 이상)를 포함하는 경우 의 회로 구성 및 이의 동작 파형의 다른 예를 보여주는 도면이다. 도 8은 본 개시의 일 실시예에 따른 펄스 DC 전원장치의 단속모드 동작 파형의 일 예를 보여주는 도면이다. 도 9는 본 개시의 일 실시예에 따른 펄스 DC 전원장치의 단속모드 동작 파형의 다른 예를 보여주는 도면이다."}
