# verilog_mod3_counter

## Условие задания

Данные передаются последовательно, сначала старшие биты, затем младшие. Данные считаются валидными от фронта сигнала 'start' до спада сигнала 'stop'. Необходимо определить, является ли полученное число кратным трём.