FIRRTL version 1.2.0
circuit Mux2 :
  module Mux2 :
    input clock : Clock
    input reset : UInt<1>
    input io_a : UInt<1> @[\\src\\main\\scala\\Mux2.scala 4:14]
    input io_b : UInt<1> @[\\src\\main\\scala\\Mux2.scala 4:14]
    input io_sel : UInt<1> @[\\src\\main\\scala\\Mux2.scala 4:14]
    output io_y : UInt<1> @[\\src\\main\\scala\\Mux2.scala 4:14]

    node res = io_b @[\\src\\main\\scala\\Mux2.scala 14:17 18:7]
    io_y <= res @[\\src\\main\\scala\\Mux2.scala 22:8]
