Timing Analyzer report for AM_ASK
Thu Mar 03 15:51:13 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; AM_ASK                                                  ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6F17C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.2%      ;
;     Processor 3            ;   1.7%      ;
;     Processor 4            ;   1.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------+
; Clock Name                                                          ; Type      ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                                ; Targets                                                                 ;
+---------------------------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------+
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; Generated ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|inclk[0]   ; { adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] }   ;
; clk                                                                 ; Base      ; 20.000   ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                                       ; { clk }                                                                 ;
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 5.000    ; 200.0 MHz ; 0.000 ; 2.500   ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|inclk[0] ; { FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                  ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                           ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; 175.96 MHz ; 175.96 MHz      ; clk                                                                 ;                                                ;
; 264.2 MHz  ; 238.04 MHz      ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                          ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.215  ; 0.000         ;
; clk                                                                 ; 14.317 ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                          ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.417 ; 0.000         ;
; clk                                                                 ; 0.760 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                             ;
+---------------------------------------------------------------------+---------+---------------+
; Clock                                                               ; Slack   ; End Point TNS ;
+---------------------------------------------------------------------+---------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.799   ; 0.000         ;
; clk                                                                 ; 9.784   ; 0.000         ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; 499.721 ; 0.000         ;
+---------------------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                                                                                                                                                                  ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.215 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.705      ;
; 1.245 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.675      ;
; 1.276 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.645      ;
; 1.350 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.571      ;
; 1.361 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.559      ;
; 1.378 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.543      ;
; 1.379 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.331      ; 4.000      ;
; 1.380 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.541      ;
; 1.391 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.529      ;
; 1.395 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.331      ; 3.984      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[4]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[3]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[8]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[7]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[9]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[9]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[8]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[0]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[11]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[11]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[12]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[12]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[2]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[1]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[3]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[2]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[5]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[4]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[7]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[6]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[6]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[5]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[1]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[0]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[10]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[10]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.090     ; 3.428      ;
; 1.398 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.394      ; 3.997      ;
; 1.401 ; binary_data                                                                                                                                                              ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[29]                                           ; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.627     ; 0.923      ;
; 1.413 ; binary_data                                                                                                                                                              ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[28]                                           ; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.627     ; 0.911      ;
; 1.415 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.331      ; 3.964      ;
; 1.422 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.499      ;
; 1.423 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.498      ;
; 1.428 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.394      ; 3.967      ;
; 1.433 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.488      ;
; 1.452 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.469      ;
; 1.452 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.469      ;
; 1.459 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.937      ;
; 1.472 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.448      ;
; 1.474 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.447      ;
; 1.488 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.433      ;
; 1.489 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.432      ;
; 1.496 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.425      ;
; 1.502 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.418      ;
; 1.507 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.413      ;
; 1.524 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.397      ;
; 1.524 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.397      ;
; 1.526 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.395      ;
; 1.537 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.383      ;
; 1.544 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.394      ; 3.851      ;
; 1.554 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.367      ;
; 1.561 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.835      ;
; 1.568 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.353      ;
; 1.569 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.352      ;
; 1.574 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.394      ; 3.821      ;
; 1.574 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.346      ;
; 1.579 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.342      ;
; 1.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.323      ;
; 1.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.323      ;
; 1.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.322      ;
; 1.605 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.791      ;
; 1.606 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.790      ;
; 1.610 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.310      ;
; 1.616 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.780      ;
; 1.618 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.302      ;
; 1.620 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.301      ;
; 1.634 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.287      ;
; 1.635 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.286      ;
; 1.635 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.286      ;
; 1.635 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.761      ;
; 1.635 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.761      ;
; 1.636 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.328      ; 3.740      ;
; 1.640 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.280      ;
; 1.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[14]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.279      ;
; 1.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[12]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.277      ;
; 1.648 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.272      ;
; 1.653 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.267      ;
; 1.656 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[10]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.265      ;
; 1.657 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.739      ;
; 1.664 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.257      ;
; 1.666 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.255      ;
; 1.670 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.251      ;
; 1.670 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.251      ;
; 1.672 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[15]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.249      ;
; 1.672 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.724      ;
; 1.675 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.245      ;
; 1.683 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[21]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.081     ; 3.237      ;
; 1.685 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.236      ;
; 1.700 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.221      ;
; 1.700 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.221      ;
; 1.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.395      ; 3.689      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                     ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 14.317 ; timer[27] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.606      ;
; 14.385 ; timer[21] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.538      ;
; 14.432 ; timer[30] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.491      ;
; 14.450 ; timer[22] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.473      ;
; 14.519 ; timer[25] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.404      ;
; 14.621 ; timer[19] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.302      ;
; 14.657 ; timer[28] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.266      ;
; 14.661 ; timer[20] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.262      ;
; 14.741 ; timer[31] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.182      ;
; 14.757 ; timer[23] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.166      ;
; 14.770 ; timer[26] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.153      ;
; 14.803 ; timer[29] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.120      ;
; 14.857 ; timer[27] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 5.067      ;
; 14.861 ; timer[27] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 5.063      ;
; 14.869 ; timer[24] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 5.054      ;
; 14.925 ; timer[21] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.999      ;
; 14.929 ; timer[21] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.995      ;
; 14.972 ; timer[30] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.952      ;
; 14.976 ; timer[30] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.948      ;
; 14.990 ; timer[18] ; binary_data ; clk          ; clk         ; 20.000       ; -0.078     ; 4.933      ;
; 14.990 ; timer[22] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.934      ;
; 14.994 ; timer[22] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.930      ;
; 15.059 ; timer[25] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.865      ;
; 15.063 ; timer[25] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.861      ;
; 15.161 ; timer[19] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.763      ;
; 15.165 ; timer[19] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.759      ;
; 15.197 ; timer[28] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.727      ;
; 15.201 ; timer[20] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.723      ;
; 15.201 ; timer[28] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.723      ;
; 15.205 ; timer[20] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.719      ;
; 15.265 ; timer[16] ; binary_data ; clk          ; clk         ; 20.000       ; -0.081     ; 4.655      ;
; 15.281 ; timer[31] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.643      ;
; 15.285 ; timer[31] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.639      ;
; 15.297 ; timer[23] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.627      ;
; 15.301 ; timer[23] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.623      ;
; 15.310 ; timer[26] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.614      ;
; 15.311 ; timer[0]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.614      ;
; 15.314 ; timer[26] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.610      ;
; 15.331 ; timer[5]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.594      ;
; 15.343 ; timer[29] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.581      ;
; 15.347 ; timer[29] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.577      ;
; 15.357 ; timer[3]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.568      ;
; 15.409 ; timer[24] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.515      ;
; 15.413 ; timer[24] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.511      ;
; 15.435 ; timer[17] ; binary_data ; clk          ; clk         ; 20.000       ; -0.081     ; 4.485      ;
; 15.474 ; timer[2]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.451      ;
; 15.530 ; timer[18] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.394      ;
; 15.534 ; timer[18] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.077     ; 4.390      ;
; 15.535 ; timer[0]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.391      ;
; 15.552 ; timer[4]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.374      ;
; 15.587 ; timer[1]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.338      ;
; 15.596 ; timer[1]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.330      ;
; 15.645 ; timer[1]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.281      ;
; 15.670 ; timer[27] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.249      ;
; 15.671 ; timer[27] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.248      ;
; 15.671 ; timer[27] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.248      ;
; 15.673 ; timer[27] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.246      ;
; 15.676 ; timer[27] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.243      ;
; 15.680 ; timer[2]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.246      ;
; 15.694 ; timer[0]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.232      ;
; 15.744 ; timer[3]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.182      ;
; 15.749 ; timer[4]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.176      ;
; 15.759 ; timer[11] ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 4.166      ;
; 15.771 ; timer[21] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.148      ;
; 15.772 ; timer[21] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.147      ;
; 15.772 ; timer[21] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.147      ;
; 15.774 ; timer[21] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.145      ;
; 15.777 ; timer[21] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.142      ;
; 15.778 ; timer[4]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.148      ;
; 15.793 ; timer[3]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.133      ;
; 15.805 ; timer[16] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.116      ;
; 15.809 ; timer[16] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.112      ;
; 15.817 ; timer[30] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.102      ;
; 15.818 ; timer[30] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.101      ;
; 15.818 ; timer[30] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.101      ;
; 15.820 ; timer[30] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.099      ;
; 15.823 ; timer[30] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.096      ;
; 15.839 ; timer[2]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.087      ;
; 15.853 ; timer[22] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.066      ;
; 15.854 ; timer[22] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.065      ;
; 15.854 ; timer[22] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.065      ;
; 15.856 ; timer[22] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.063      ;
; 15.859 ; timer[22] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.060      ;
; 15.869 ; timer[7]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.057      ;
; 15.871 ; timer[5]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.055      ;
; 15.875 ; timer[5]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.051      ;
; 15.881 ; timer[0]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.041      ;
; 15.898 ; timer[4]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.024      ;
; 15.913 ; timer[1]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.009      ;
; 15.918 ; timer[7]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 4.008      ;
; 15.936 ; timer[25] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 3.983      ;
; 15.937 ; timer[25] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 3.982      ;
; 15.937 ; timer[25] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 3.982      ;
; 15.939 ; timer[25] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 3.980      ;
; 15.942 ; timer[25] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.943 ; timer[1]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 3.979      ;
; 15.953 ; timer[6]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 3.972      ;
; 15.959 ; timer[9]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.076     ; 3.966      ;
; 15.975 ; timer[17] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 3.946      ;
; 15.975 ; timer[6]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.075     ; 3.951      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                                 ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.417 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.148      ;
; 0.430 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.158      ;
; 0.446 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.174      ;
; 0.453 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.181      ;
; 0.456 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.187      ;
; 0.480 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[1]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.208      ;
; 0.488 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.216      ;
; 0.494 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.222      ;
; 0.494 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.222      ;
; 0.495 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.226      ;
; 0.496 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.224      ;
; 0.497 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.228      ;
; 0.498 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.469      ; 1.221      ;
; 0.500 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.231      ;
; 0.508 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.236      ;
; 0.509 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.469      ; 1.233      ;
; 0.510 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.238      ;
; 0.513 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.241      ;
; 0.519 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.244      ;
; 0.520 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.245      ;
; 0.523 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.469      ; 1.246      ;
; 0.536 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.264      ;
; 0.536 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.261      ;
; 0.546 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.272      ;
; 0.547 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.275      ;
; 0.548 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.273      ;
; 0.551 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.469      ; 1.274      ;
; 0.555 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.283      ;
; 0.558 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.284      ;
; 0.559 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.469      ; 1.282      ;
; 0.561 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.286      ;
; 0.627 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.920      ;
; 0.628 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[14]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.921      ;
; 0.641 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[2]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[0]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[3]     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.937      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.937      ;
; 0.645 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.938      ;
; 0.646 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[9]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.939      ;
; 0.655 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.383      ;
; 0.660 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.953      ;
; 0.660 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.953      ;
; 0.665 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.978      ;
; 0.666 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[11]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.959      ;
; 0.667 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[8]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.960      ;
; 0.667 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[9]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.960      ;
; 0.667 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[8]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.960      ;
; 0.668 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[12]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.961      ;
; 0.668 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[10]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.961      ;
; 0.669 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.962      ;
; 0.680 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.408      ;
; 0.688 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.981      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 1.421      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[4]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.986      ;
; 0.721 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[5]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.013      ;
; 0.723 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_2c[11]                                                    ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[11]                                                                                               ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.015      ;
; 0.730 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[7]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[7]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.023      ;
; 0.736 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[0]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[1]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[13]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[13]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[10]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.471      ; 1.471      ;
; 0.747 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.040      ;
; 0.751 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.540      ;
; 0.754 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.542      ;
; 0.756 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.761 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[16]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                                                               ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                       ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.760 ; timer[13]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; timer[3]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; timer[19]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer[11]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer[5]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer[1]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; timer[29]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; timer[27]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; timer[21]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; timer[9]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; timer[31]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer[6]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer[2]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; timer[25]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer[23]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer[22]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer[18]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer[10]   ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; timer[30]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; timer[20]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; timer[8]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; timer[28]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; timer[26]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; timer[24]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.786 ; timer[0]    ; timer[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 1.115 ; timer[1]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; timer[5]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; timer[9]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; timer[19]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; timer[21]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; timer[29]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; timer[27]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; timer[25]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; timer[23]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; timer[2]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; timer[0]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; timer[18]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; timer[10]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; timer[22]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; timer[20]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; timer[30]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; timer[8]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; timer[28]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; timer[26]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; timer[24]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; timer[6]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; timer[0]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; timer[18]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; timer[22]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; timer[8]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; timer[20]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; timer[28]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; timer[26]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; timer[24]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.246 ; timer[3]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; timer[1]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; timer[11]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; timer[9]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; timer[19]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; timer[21]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; timer[29]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; timer[27]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; timer[25]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; timer[23]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; timer[3]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; timer[5]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; timer[19]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; timer[21]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; timer[27]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; timer[25]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; timer[23]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; timer[6]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; timer[2]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; timer[0]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; timer[10]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; timer[18]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; timer[22]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; timer[8]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; timer[20]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; timer[28]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; timer[26]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; timer[24]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.273 ; timer[6]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; timer[2]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; timer[18]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; timer[22]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; timer[20]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.568      ;
; 1.276 ; timer[26]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.276 ; timer[24]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.324 ; timer[7]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.616      ;
; 1.331 ; binary_data ; binary_data ; clk          ; clk         ; 0.000        ; 0.081      ; 1.624      ;
; 1.339 ; timer[12]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.631      ;
; 1.341 ; timer[16]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.630      ;
; 1.350 ; timer[4]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.642      ;
; 1.362 ; timer[15]   ; timer[14]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.654      ;
; 1.365 ; timer[15]   ; timer[15]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.657      ;
; 1.366 ; timer[15]   ; timer[4]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.658      ;
; 1.367 ; timer[15]   ; timer[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.659      ;
; 1.367 ; timer[15]   ; timer[12]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.659      ;
; 1.386 ; timer[1]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.679      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                   ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                           ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; 188.39 MHz ; 188.39 MHz      ; clk                                                                 ;                                                ;
; 282.57 MHz ; 238.04 MHz      ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.461  ; 0.000         ;
; clk                                                                 ; 14.692 ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.388 ; 0.000         ;
; clk                                                                 ; 0.705 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                              ;
+---------------------------------------------------------------------+---------+---------------+
; Clock                                                               ; Slack   ; End Point TNS ;
+---------------------------------------------------------------------+---------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.799   ; 0.000         ;
; clk                                                                 ; 9.775   ; 0.000         ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; 499.721 ; 0.000         ;
+---------------------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                                                                                                                                                                  ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.461 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.292      ; 3.870      ;
; 1.475 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.290      ; 3.854      ;
; 1.496 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.291      ; 3.834      ;
; 1.602 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.329      ;
; 1.641 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.290      ;
; 1.719 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.212      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[8]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[0]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[2]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[1]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[9]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[9]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[4]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[3]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[11]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[11]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[6]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[5]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[1]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[0]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[8]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[7]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[10]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[10]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[7]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[6]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[3]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[2]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[5]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[4]                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|q_a[12]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.725 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[12]                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.080     ; 3.119      ;
; 1.728 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.203      ;
; 1.736 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 3.194      ;
; 1.748 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.287      ; 3.578      ;
; 1.767 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.164      ;
; 1.772 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 3.158      ;
; 1.778 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.289      ; 3.550      ;
; 1.788 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 3.141      ;
; 1.799 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.581      ;
; 1.800 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.131      ;
; 1.801 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.287      ; 3.525      ;
; 1.803 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.128      ;
; 1.830 ; binary_data                                                                                                                                                              ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[29]                                           ; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.282     ; 0.840      ;
; 1.835 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 3.095      ;
; 1.838 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.542      ;
; 1.839 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.092      ;
; 1.841 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.090      ;
; 1.845 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.086      ;
; 1.848 ; binary_data                                                                                                                                                              ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[28]                                           ; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -2.282     ; 0.822      ;
; 1.854 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.077      ;
; 1.862 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 3.068      ;
; 1.868 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 3.061      ;
; 1.877 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[12]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 3.053      ;
; 1.877 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.054      ;
; 1.877 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 3.052      ;
; 1.884 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.047      ;
; 1.889 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.042      ;
; 1.893 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.038      ;
; 1.898 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 3.032      ;
; 1.914 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 3.015      ;
; 1.916 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.464      ;
; 1.921 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.010      ;
; 1.925 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.455      ;
; 1.926 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.005      ;
; 1.928 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.003      ;
; 1.929 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 3.002      ;
; 1.946 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.983      ;
; 1.953 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.976      ;
; 1.961 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 2.969      ;
; 1.962 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 2.968      ;
; 1.964 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.416      ;
; 1.965 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.966      ;
; 1.967 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.964      ;
; 1.968 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.963      ;
; 1.971 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.960      ;
; 1.980 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.951      ;
; 1.988 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[15]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 2.942      ;
; 1.994 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.935      ;
; 1.997 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.383      ;
; 1.999 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.930      ;
; 2.000 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 2.930      ;
; 2.000 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.380      ;
; 2.003 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.928      ;
; 2.003 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.926      ;
; 2.010 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.921      ;
; 2.015 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.916      ;
; 2.019 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[21]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.912      ;
; 2.024 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[14]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.072     ; 2.906      ;
; 2.035 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[10]                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[10]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.406     ; 2.561      ;
; 2.036 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.344      ;
; 2.038 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.342      ;
; 2.040 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[10]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.891      ;
; 2.040 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[15]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.889      ;
; 2.042 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.073     ; 2.887      ;
; 2.042 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.378      ; 3.338      ;
; 2.043 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.292      ; 3.288      ;
; 2.045 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.886      ;
; 2.047 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.884      ;
; 2.050 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.071     ; 2.881      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 14.692 ; timer[27] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 5.239      ;
; 14.748 ; timer[21] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 5.183      ;
; 14.789 ; timer[30] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 5.142      ;
; 14.803 ; timer[22] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 5.128      ;
; 14.871 ; timer[25] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 5.060      ;
; 14.961 ; timer[19] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.970      ;
; 14.978 ; timer[20] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.953      ;
; 14.978 ; timer[28] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.953      ;
; 15.068 ; timer[31] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.863      ;
; 15.073 ; timer[23] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.858      ;
; 15.080 ; timer[26] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.851      ;
; 15.115 ; timer[29] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.816      ;
; 15.178 ; timer[24] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.753      ;
; 15.197 ; timer[27] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.734      ;
; 15.201 ; timer[27] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.730      ;
; 15.253 ; timer[21] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.678      ;
; 15.257 ; timer[21] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.674      ;
; 15.287 ; timer[18] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.644      ;
; 15.294 ; timer[30] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.637      ;
; 15.298 ; timer[30] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.633      ;
; 15.308 ; timer[22] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.623      ;
; 15.312 ; timer[22] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.619      ;
; 15.376 ; timer[25] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.555      ;
; 15.380 ; timer[25] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.551      ;
; 15.466 ; timer[19] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.465      ;
; 15.470 ; timer[19] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.461      ;
; 15.483 ; timer[20] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.448      ;
; 15.483 ; timer[28] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.448      ;
; 15.487 ; timer[20] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.444      ;
; 15.487 ; timer[28] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.444      ;
; 15.501 ; timer[16] ; binary_data ; clk          ; clk         ; 20.000       ; -0.072     ; 4.429      ;
; 15.557 ; timer[0]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 4.376      ;
; 15.573 ; timer[31] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.358      ;
; 15.577 ; timer[31] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.354      ;
; 15.578 ; timer[23] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.353      ;
; 15.582 ; timer[23] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.349      ;
; 15.585 ; timer[26] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.346      ;
; 15.589 ; timer[26] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.342      ;
; 15.608 ; timer[3]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 4.325      ;
; 15.620 ; timer[29] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.311      ;
; 15.624 ; timer[29] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.307      ;
; 15.651 ; timer[5]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 4.282      ;
; 15.663 ; timer[17] ; binary_data ; clk          ; clk         ; 20.000       ; -0.072     ; 4.267      ;
; 15.683 ; timer[24] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.248      ;
; 15.687 ; timer[24] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.244      ;
; 15.714 ; timer[2]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 4.219      ;
; 15.792 ; timer[18] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.139      ;
; 15.796 ; timer[18] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.135      ;
; 15.813 ; timer[1]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 4.120      ;
; 15.885 ; timer[4]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 4.048      ;
; 15.909 ; timer[0]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 4.024      ;
; 15.994 ; timer[1]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.939      ;
; 15.995 ; timer[27] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.933      ;
; 15.996 ; timer[27] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.932      ;
; 15.996 ; timer[27] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.932      ;
; 15.997 ; timer[27] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.931      ;
; 16.001 ; timer[27] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.927      ;
; 16.006 ; timer[16] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.072     ; 3.924      ;
; 16.006 ; timer[4]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 3.927      ;
; 16.010 ; timer[16] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.072     ; 3.920      ;
; 16.029 ; timer[1]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.904      ;
; 16.035 ; timer[2]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.898      ;
; 16.060 ; timer[11] ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 3.873      ;
; 16.062 ; timer[0]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.871      ;
; 16.103 ; timer[21] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.825      ;
; 16.104 ; timer[21] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.824      ;
; 16.104 ; timer[21] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.824      ;
; 16.105 ; timer[21] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.823      ;
; 16.109 ; timer[21] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.819      ;
; 16.113 ; timer[3]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.820      ;
; 16.117 ; timer[3]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.816      ;
; 16.122 ; timer[4]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.811      ;
; 16.153 ; timer[30] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.775      ;
; 16.154 ; timer[30] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.774      ;
; 16.154 ; timer[30] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.774      ;
; 16.155 ; timer[30] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.773      ;
; 16.156 ; timer[5]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.777      ;
; 16.159 ; timer[30] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.769      ;
; 16.160 ; timer[5]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.773      ;
; 16.168 ; timer[17] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.072     ; 3.762      ;
; 16.172 ; timer[17] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.072     ; 3.758      ;
; 16.181 ; timer[22] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.747      ;
; 16.181 ; timer[22] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.747      ;
; 16.181 ; timer[22] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.747      ;
; 16.183 ; timer[22] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.745      ;
; 16.186 ; timer[22] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.742      ;
; 16.210 ; timer[2]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.723      ;
; 16.227 ; timer[7]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.706      ;
; 16.227 ; timer[7]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.706      ;
; 16.233 ; timer[6]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 3.700      ;
; 16.234 ; timer[9]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.069     ; 3.699      ;
; 16.249 ; timer[25] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.679      ;
; 16.249 ; timer[25] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.679      ;
; 16.249 ; timer[25] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.679      ;
; 16.251 ; timer[25] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.677      ;
; 16.254 ; timer[25] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.674      ;
; 16.290 ; timer[6]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.069     ; 3.643      ;
; 16.329 ; timer[4]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.070     ; 3.603      ;
; 16.339 ; timer[19] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.589      ;
; 16.339 ; timer[19] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.589      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                                 ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.388 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.042      ;
; 0.414 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.062      ;
; 0.430 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.083      ;
; 0.433 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.081      ;
; 0.435 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.083      ;
; 0.462 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[1]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.110      ;
; 0.464 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.118      ;
; 0.468 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.116      ;
; 0.468 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.121      ;
; 0.469 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.116      ;
; 0.469 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.473 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.120      ;
; 0.474 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.121      ;
; 0.476 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.128      ;
; 0.479 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.124      ;
; 0.485 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.132      ;
; 0.487 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.132      ;
; 0.491 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.137      ;
; 0.492 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.138      ;
; 0.499 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.142      ;
; 0.501 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.146      ;
; 0.505 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.148      ;
; 0.511 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.157      ;
; 0.515 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.158      ;
; 0.519 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.170      ;
; 0.521 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.167      ;
; 0.524 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.167      ;
; 0.527 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.172      ;
; 0.530 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.175      ;
; 0.532 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.181      ;
; 0.535 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.182      ;
; 0.538 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.181      ;
; 0.581 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[14]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.849      ;
; 0.581 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.849      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[2]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.865      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[0]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.887      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.869      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.869      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.869      ;
; 0.602 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[9]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.869      ;
; 0.602 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[3]     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.869      ;
; 0.610 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.878      ;
; 0.610 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.878      ;
; 0.610 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.878      ;
; 0.612 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.260      ;
; 0.614 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[4]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.882      ;
; 0.620 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[8]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.887      ;
; 0.620 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[11]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.887      ;
; 0.620 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[9]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.887      ;
; 0.621 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[12]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.888      ;
; 0.621 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[8]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.888      ;
; 0.622 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[10]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.889      ;
; 0.623 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.890      ;
; 0.631 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.278      ;
; 0.639 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.376      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[5]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.911      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_2c[11]                                                    ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[11]                                                                                               ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.910      ;
; 0.646 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 1.292      ;
; 0.649 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[7]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[7]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.917      ;
; 0.657 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[0]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.925      ;
; 0.657 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.925      ;
; 0.658 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.926      ;
; 0.659 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[1]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.927      ;
; 0.661 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.540      ; 1.396      ;
; 0.683 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.951      ;
; 0.685 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.540      ; 1.420      ;
; 0.688 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.540      ; 1.423      ;
; 0.689 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[13]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[13]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.976      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[10]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.540      ; 1.428      ;
; 0.695 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.338      ;
; 0.696 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.701 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.540      ; 1.436      ;
; 0.706 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.705 ; timer[13]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer[11]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer[5]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer[3]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; timer[29]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; timer[21]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; timer[19]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; timer[27]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; timer[6]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; timer[1]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; timer[31]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; timer[22]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; timer[9]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; timer[25]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; timer[23]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; timer[2]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; timer[18]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; timer[10]   ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; timer[8]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; timer[30]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; timer[28]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; timer[26]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; timer[20]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; timer[24]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.733 ; timer[0]    ; timer[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 1.027 ; timer[5]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; timer[0]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; timer[22]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; timer[2]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; timer[21]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; timer[29]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; timer[19]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; timer[10]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; timer[20]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; timer[18]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; timer[8]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; timer[27]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; timer[28]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; timer[26]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; timer[30]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; timer[24]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; timer[1]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; timer[9]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; timer[25]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; timer[23]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.041 ; timer[6]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; timer[22]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; timer[0]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.045 ; timer[18]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; timer[8]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; timer[20]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; timer[28]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; timer[26]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; timer[24]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.120 ; timer[3]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; timer[11]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; timer[19]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; timer[27]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; timer[29]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; timer[21]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; timer[1]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.127 ; timer[9]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; timer[25]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; timer[23]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.148 ; timer[6]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; timer[3]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; timer[5]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; timer[0]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; timer[22]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; timer[21]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; timer[19]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; timer[2]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; timer[27]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; timer[10]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; timer[18]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; timer[20]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; timer[8]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; timer[26]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; timer[28]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; timer[24]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.155 ; timer[25]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; timer[23]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.163 ; timer[6]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.164 ; timer[22]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.431      ;
; 1.166 ; timer[2]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.433      ;
; 1.167 ; timer[18]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.434      ;
; 1.168 ; timer[20]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.168 ; timer[26]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.169 ; timer[24]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.436      ;
; 1.197 ; timer[12]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.464      ;
; 1.209 ; timer[4]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.476      ;
; 1.230 ; binary_data ; binary_data ; clk          ; clk         ; 0.000        ; 0.072      ; 1.497      ;
; 1.235 ; timer[7]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.502      ;
; 1.243 ; timer[19]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.243 ; timer[5]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; timer[27]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.511      ;
; 1.244 ; timer[21]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.511      ;
; 1.247 ; timer[1]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.514      ;
; 1.249 ; timer[9]    ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.516      ;
; 1.250 ; timer[25]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.517      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.235  ; 0.000         ;
; clk                                                                 ; 17.565 ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.132 ; 0.000         ;
; clk                                                                 ; 0.303 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                              ;
+---------------------------------------------------------------------+---------+---------------+
; Clock                                                               ; Slack   ; End Point TNS ;
+---------------------------------------------------------------------+---------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.232   ; 0.000         ;
; clk                                                                 ; 9.434   ; 0.000         ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; 499.797 ; 0.000         ;
+---------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                                                  ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 3.235 ; binary_data                                                                                                                                     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[28]                                           ; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.313     ; 0.389      ;
; 3.241 ; binary_data                                                                                                                                     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[29]                                           ; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.313     ; 0.383      ;
; 3.285 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.145      ; 1.869      ;
; 3.301 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a9~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.144      ; 1.852      ;
; 3.304 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.145      ; 1.850      ;
; 3.312 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.141      ; 1.838      ;
; 3.332 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.619      ;
; 3.335 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.616      ;
; 3.359 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.592      ;
; 3.363 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.588      ;
; 3.369 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.582      ;
; 3.383 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.568      ;
; 3.388 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.755      ;
; 3.391 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.752      ;
; 3.395 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.555      ;
; 3.399 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.551      ;
; 3.399 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.552      ;
; 3.400 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.551      ;
; 3.400 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.551      ;
; 3.403 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.548      ;
; 3.418 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.533      ;
; 3.425 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.718      ;
; 3.427 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.524      ;
; 3.428 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.523      ;
; 3.431 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.520      ;
; 3.432 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.143      ; 1.720      ;
; 3.433 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a10~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.145      ; 1.721      ;
; 3.437 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.514      ;
; 3.439 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.704      ;
; 3.444 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.141      ; 1.706      ;
; 3.447 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.504      ;
; 3.451 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.500      ;
; 3.452 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.499      ;
; 3.455 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.688      ;
; 3.456 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.687      ;
; 3.456 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.687      ;
; 3.457 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.494      ;
; 3.458 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.493      ;
; 3.459 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.684      ;
; 3.463 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.487      ;
; 3.464 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.487      ;
; 3.467 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.483      ;
; 3.467 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.484      ;
; 3.468 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.483      ;
; 3.468 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.483      ;
; 3.471 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.480      ;
; 3.474 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.669      ;
; 3.480 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.470      ;
; 3.484 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.466      ;
; 3.484 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.659      ;
; 3.486 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.465      ;
; 3.493 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.650      ;
; 3.494 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.457      ;
; 3.495 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[15]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.456      ;
; 3.496 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.455      ;
; 3.499 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[14]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.452      ;
; 3.500 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[12]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.451      ;
; 3.503 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.640      ;
; 3.505 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.446      ;
; 3.507 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[10]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.444      ;
; 3.507 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.636      ;
; 3.508 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.635      ;
; 3.513 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.630      ;
; 3.514 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.437      ;
; 3.514 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.629      ;
; 3.515 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.436      ;
; 3.516 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.435      ;
; 3.516 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.435      ;
; 3.518 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.433      ;
; 3.519 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.432      ;
; 3.520 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.431      ;
; 3.520 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.623      ;
; 3.523 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.620      ;
; 3.524 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.427      ;
; 3.524 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.619      ;
; 3.525 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.426      ;
; 3.526 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.425      ;
; 3.531 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[15]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.419      ;
; 3.532 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.419      ;
; 3.535 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[14]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.415      ;
; 3.535 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.416      ;
; 3.536 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[21]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.415      ;
; 3.536 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.415      ;
; 3.539 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[21]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.412      ;
; 3.542 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.601      ;
; 3.548 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.402      ;
; 3.552 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[10] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[10]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.218     ; 1.217      ;
; 3.552 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.398      ;
; 3.552 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.591      ;
; 3.552 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.398      ;
; 3.554 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.397      ;
; 3.556 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.395      ;
; 3.559 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[15]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.392      ;
; 3.562 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.389      ;
; 3.563 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[13]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.388      ;
; 3.563 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.037     ; 1.387      ;
; 3.563 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[15]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.388      ;
; 3.563 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[10]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.156      ; 1.580      ;
; 3.563 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]               ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.036     ; 1.388      ;
; 3.564 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|q_a[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[4]                                                                                               ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.212     ; 1.211      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 17.565 ; timer[27] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.387      ;
; 17.586 ; timer[21] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.366      ;
; 17.605 ; timer[30] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.347      ;
; 17.608 ; timer[22] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.344      ;
; 17.664 ; timer[25] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.288      ;
; 17.693 ; timer[28] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.259      ;
; 17.700 ; timer[20] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.252      ;
; 17.712 ; timer[19] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.240      ;
; 17.740 ; timer[31] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.212      ;
; 17.742 ; timer[23] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.210      ;
; 17.760 ; timer[29] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.192      ;
; 17.763 ; timer[26] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.189      ;
; 17.800 ; timer[27] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.152      ;
; 17.806 ; timer[27] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.146      ;
; 17.808 ; timer[24] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.144      ;
; 17.821 ; timer[21] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.131      ;
; 17.827 ; timer[21] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.125      ;
; 17.840 ; timer[30] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.112      ;
; 17.843 ; timer[22] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.109      ;
; 17.846 ; timer[30] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.106      ;
; 17.849 ; timer[22] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.103      ;
; 17.874 ; timer[18] ; binary_data ; clk          ; clk         ; 20.000       ; -0.035     ; 2.078      ;
; 17.899 ; timer[25] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.053      ;
; 17.905 ; timer[25] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.047      ;
; 17.926 ; timer[0]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 2.027      ;
; 17.928 ; timer[28] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.024      ;
; 17.931 ; timer[16] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.020      ;
; 17.934 ; timer[28] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.018      ;
; 17.935 ; timer[20] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.017      ;
; 17.941 ; timer[20] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.011      ;
; 17.943 ; timer[3]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 2.010      ;
; 17.947 ; timer[19] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.005      ;
; 17.953 ; timer[19] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.999      ;
; 17.975 ; timer[31] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.977      ;
; 17.977 ; timer[23] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.975      ;
; 17.981 ; timer[31] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.971      ;
; 17.983 ; timer[23] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.969      ;
; 17.993 ; timer[5]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.960      ;
; 17.995 ; timer[29] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.957      ;
; 17.997 ; timer[17] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 1.954      ;
; 17.998 ; timer[26] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.954      ;
; 18.001 ; timer[29] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.951      ;
; 18.004 ; timer[26] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.948      ;
; 18.004 ; timer[2]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.949      ;
; 18.040 ; timer[1]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.913      ;
; 18.043 ; timer[24] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.909      ;
; 18.049 ; timer[24] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.903      ;
; 18.054 ; timer[1]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.899      ;
; 18.066 ; timer[1]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.887      ;
; 18.068 ; timer[0]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.885      ;
; 18.088 ; timer[0]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.865      ;
; 18.109 ; timer[18] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.843      ;
; 18.111 ; timer[3]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.842      ;
; 18.114 ; timer[4]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.839      ;
; 18.115 ; timer[18] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.837      ;
; 18.125 ; timer[3]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.828      ;
; 18.128 ; timer[4]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.825      ;
; 18.135 ; timer[2]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.818      ;
; 18.155 ; timer[2]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.798      ;
; 18.162 ; timer[1]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.790      ;
; 18.165 ; timer[7]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.788      ;
; 18.166 ; timer[1]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.786      ;
; 18.166 ; timer[16] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.785      ;
; 18.172 ; timer[16] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.779      ;
; 18.173 ; timer[27] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.777      ;
; 18.173 ; timer[27] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.777      ;
; 18.173 ; timer[27] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.777      ;
; 18.173 ; timer[4]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.780      ;
; 18.175 ; timer[27] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.775      ;
; 18.176 ; timer[0]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.776      ;
; 18.179 ; timer[27] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.771      ;
; 18.179 ; timer[5]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.774      ;
; 18.179 ; timer[7]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.774      ;
; 18.181 ; timer[11] ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.772      ;
; 18.193 ; timer[5]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.760      ;
; 18.194 ; timer[21] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.756      ;
; 18.194 ; timer[21] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.756      ;
; 18.194 ; timer[21] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.756      ;
; 18.196 ; timer[21] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.754      ;
; 18.200 ; timer[21] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.750      ;
; 18.213 ; timer[30] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.737      ;
; 18.213 ; timer[30] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.737      ;
; 18.213 ; timer[30] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.737      ;
; 18.214 ; timer[0]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.738      ;
; 18.215 ; timer[30] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.735      ;
; 18.216 ; timer[22] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.734      ;
; 18.216 ; timer[22] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 1.734      ;
; 18.216 ; timer[22] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.734      ;
; 18.218 ; timer[22] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.732      ;
; 18.219 ; timer[30] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.731      ;
; 18.222 ; timer[4]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.730      ;
; 18.222 ; timer[22] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.037     ; 1.728      ;
; 18.230 ; timer[1]  ; timer[29]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.722      ;
; 18.232 ; timer[17] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.719      ;
; 18.233 ; timer[3]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.719      ;
; 18.234 ; timer[1]  ; timer[28]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.718      ;
; 18.237 ; timer[3]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.715      ;
; 18.238 ; timer[17] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.713      ;
; 18.243 ; timer[2]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.709      ;
; 18.244 ; timer[0]  ; timer[29]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.708      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                                 ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.132 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.459      ;
; 0.146 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.470      ;
; 0.155 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.479      ;
; 0.162 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.486      ;
; 0.163 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.489      ;
; 0.169 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.493      ;
; 0.169 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.492      ;
; 0.170 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.493      ;
; 0.171 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.494      ;
; 0.172 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.497      ;
; 0.173 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.499      ;
; 0.173 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.496      ;
; 0.175 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[1]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.499      ;
; 0.177 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.504      ;
; 0.181 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.502      ;
; 0.184 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.506      ;
; 0.185 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.507      ;
; 0.187 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.508      ;
; 0.190 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.512      ;
; 0.193 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.514      ;
; 0.194 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.513      ;
; 0.196 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.520      ;
; 0.196 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.518      ;
; 0.196 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.515      ;
; 0.197 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.516      ;
; 0.202 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.521      ;
; 0.204 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.525      ;
; 0.204 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.525      ;
; 0.205 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.528      ;
; 0.208 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a7~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.529      ;
; 0.208 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.527      ;
; 0.251 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a5~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.574      ;
; 0.252 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[2]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.372      ;
; 0.252 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.576      ;
; 0.252 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[14]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[0]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                          ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[9]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.384      ;
; 0.256 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_fxx:ux003|lpm_add_sub:acc|add_sub_88h:auto_generated|pipeline_dffe[3]     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.376      ;
; 0.260 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.380      ;
; 0.262 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[4]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[10]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.585      ;
; 0.264 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[9]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[8]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[8]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[11]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[12]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[10]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_2c[11]                                                    ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[11]                                                                                               ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[5]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.275 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[7]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[7]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.395      ;
; 0.284 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.284 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[0]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.284 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.285 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[1]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.406      ;
; 0.293 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.612      ;
; 0.293 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.616      ;
; 0.294 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.616      ;
; 0.296 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[13]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[13]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                                                                   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[10]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.624      ;
; 0.304 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                       ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; timer[13]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; timer[5]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; timer[3]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; timer[31]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer[11]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; timer[6]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; timer[1]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; timer[29]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[27]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[21]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[19]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[9]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; timer[8]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; timer[2]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; timer[25]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[23]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[22]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[10]   ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; timer[30]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[24]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[20]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[18]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; timer[28]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; timer[26]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.315 ; timer[0]    ; timer[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.452 ; timer[5]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; timer[1]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; timer[21]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[9]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; timer[29]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[19]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[27]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; timer[23]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; timer[25]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.462 ; timer[0]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; timer[2]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; timer[8]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; timer[10]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; timer[22]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; timer[30]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[20]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[18]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[6]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; timer[24]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[0]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; timer[28]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; timer[26]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; timer[8]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; timer[22]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; timer[20]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; timer[18]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; timer[24]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; timer[28]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; timer[26]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.515 ; timer[3]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; timer[11]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; timer[1]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; timer[9]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; timer[21]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[29]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[19]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[27]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; timer[3]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; timer[5]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; timer[23]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; timer[25]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; timer[21]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; timer[19]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; timer[27]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; timer[23]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; timer[25]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; timer[7]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.528 ; timer[6]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; timer[0]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; timer[2]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; timer[8]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; timer[10]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; timer[22]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; timer[6]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; timer[20]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; timer[18]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; timer[24]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; timer[28]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; timer[26]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; timer[2]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; timer[22]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; timer[20]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; timer[18]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; timer[24]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; timer[26]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.539 ; binary_data ; binary_data ; clk          ; clk         ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; timer[15]   ; timer[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.660      ;
; 0.541 ; timer[16]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.660      ;
; 0.542 ; timer[15]   ; timer[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.544 ; timer[15]   ; timer[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.664      ;
; 0.544 ; timer[15]   ; timer[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.664      ;
; 0.545 ; timer[15]   ; timer[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.665      ;
; 0.549 ; timer[4]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.669      ;
; 0.551 ; timer[12]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.671      ;
; 0.552 ; timer[4]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+----------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                     ; 1.215  ; 0.132 ; N/A      ; N/A     ; 0.799               ;
;  FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.215  ; 0.132 ; N/A      ; N/A     ; 0.799               ;
;  adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 499.721             ;
;  clk                                                                 ; 14.317 ; 0.303 ; N/A      ; N/A     ; 9.434               ;
; Design-wide TNS                                                      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                                                                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[4]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[5]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[6]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[7]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[8]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[9]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[10]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[11]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[12]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[13]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; am[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; am[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; am[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                       ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 785      ; 0        ; 0        ; 0        ;
; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1752     ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 785      ; 0        ; 0        ; 0        ;
; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1752     ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 224   ; 224  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 212   ; 212  ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-----------+-------------+
; Target                                                              ; Clock                                                               ; Type      ; Status      ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-----------+-------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; Generated ; Constrained ;
; clk                                                                 ; clk                                                                 ; Base      ; Constrained ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[8] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[9] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[8] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[9] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Thu Mar 03 15:51:10 2022
Info: Command: quartus_sta AM_ASK -c AM_ASK
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AM_ASK.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]} {FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {adc10065_inst|comb_46|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]} {adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.215               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.317               0.000 clk 
Info (332146): Worst-case hold slack is 0.417
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.417               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.760               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.784               0.000 clk 
    Info (332119):   499.721               0.000 adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.461               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.692               0.000 clk 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.388               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.705               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.775               0.000 clk 
    Info (332119):   499.721               0.000 adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 3.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.235               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.565               0.000 clk 
Info (332146): Worst-case hold slack is 0.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.132               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.303               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.232               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.434               0.000 clk 
    Info (332119):   499.797               0.000 adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Thu Mar 03 15:51:13 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


