and r0, r0, 12
orr r1, r2, r0, ror 6
rsb r3, r1, 1
mov r0, r3, asr 14
add r3, r1, r1, lsl 1
bic r0, r0, 10
add r3, r0, r3
