# HLS4SKKU


최근 AI 기술의 급속한 발전으로 인해 데이터 처리량과 모델의 복잡성이 증가하고 있으며, 이에 따라 고성능이면서도 에너지 효율적인 연산 플랫폼의 필요성이 커지고 있다. 현재 대부분의 AI 연산은 GPU 기반으로 수행되지만, 높은 전력 소모와 발열 문제, 운영 비용 증가 등의 한계가 존재한다.

이러한 문제를 해결하기 위해 FPGA가 주목받고 있다. FPGA는 하드웨어 수준에서 연산 구조를 최적화할 수 있어 우수한 전력 효율과 유연성을 제공하지만, RTL 설계와 고가의 EDA 툴 사용 등으로 진입 장벽이 높다는 한계가 있다.

이를 해결하기 위해, 본 프로젝트는 HLS(High-Level Synthesis) 기술을 활용하여 FPGA 기반 AI 가속기를 쉽게 구현할 수 있는 방법을 탐색하며, GPU, CPU, FPGA 플랫폼 간 성능과 효율을 비교 분석한다.
이를 통해 AI 반도체 설계의 진입 장벽을 낮추고, 오픈소스 생태계 활성화 및 국내 AI 하드웨어 경쟁력 강화에 기여하는 것을 목표로 한다.

---

## 프로젝트 목표

- Vitis HLS를 이용한 CNN 구조의 FPGA 구현
- C++ 기반 CPU 추론 및 성능 측정
- LLaMA 2 기반 LLM 실행 및 구조적 특성 분석
- 플랫폼별 처리 속도, 자원 사용, 병렬성 비교

---

## 실습 과제 및 최종 프로젝트 개요

본 프로젝트는 총 5개의 실습 과제로 구성되어 있으며, 각 과제는 AI 연산 구조 설계 능력과 이기종 하드웨어에 대한 이해를 높이는 것을 목표로 합니다.


---

### 1: Foundation of Design

- **목표:** Vitis HLS 설계 흐름에 익숙해지기 위한 기초 실습 수행  
- **설명:** 간단한 연산 구조를 구현하고 합성 과정을 직접 수행  
- **비고:** 입문용 실습

---

### 2: Understanding Architecture

- **목표:** 주어진 참조를 기반으로 어텐션 레이어를 HLS로 구현  
- **요구사항:** 파이프라이닝, 병렬화 등 고급 HLS 기술 적용  
- **비고:** 구조적 최적화와 pragma 활용 능력 강조

---

### 3: Thinking in Optimization

- **목표:** 희소 행렬 곱셈(sparse matrix multiplication)의 연산 구조를 효율적으로 설계  
- **요구사항:** 단순 반복문 구현을 넘어선 스마트 아키텍처 설계 원칙 적용  
- **비고:** 희소성 활용 및 조건문 기반 연산 절감 등  

---

### 4: Building Complete Systems

- **목표:** Convolution, ReLU, MaxPooling 등을 포함한 CNN 구조를 FPGA에 맞게 설계  
- **요구사항:** 각 연산 모듈을 HLS로 구현하고 pragma를 통해 병렬화 최적화 적용  
- **비고:** 합성 결과로부터 자원 사용량, 지연 시간 측정 필수

---

### 5: Challenging Advanced Models

- **목표:** LLaMA 2 모델을 GPU 및 CPU에서 실행하고, 구조적 특징과 성능을 분석  
- **요구사항:** PyTorch + Hugging Face Transformers를 활용하여 모델 로드 및 텍스트 추론 수행  
- **비고:** CNN과 LLM 구조의 연산 방식, 병렬성 차이점 분석 포함  

---
