<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcsg324-1" LaunchTime="1693258508">
  <File Type="PA-TCL" Name="ss2_aes_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="ss2_aes_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="ss2_aes_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="ss2_aes_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="ss2_aes_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="ss2_aes_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="ss2_aes_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="ss2_aes_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="ss2_aes_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/cryptosrc/aes_googlevault/aes_core.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/cryptosrc/aes_googlevault/aes_ks.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/cdc_pulse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/cdc_pulse.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/common/clocks.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/crc_ss2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/crc_ss2.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/common/cw305_defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/common/cw305_reg_aes.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/common/cw305_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/cw305_usb_reg_fe.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/cw305_usb_reg_fe.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/fifo_sync.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/fifo_sync.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ss2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/ss2.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/uart_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/uart_core.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ss2_aes_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/ss2_aes_wrapper.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/common/cdc_pulse.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/common/cw305_usb_reg_fe.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/cryptosrc/aes_newae/aes_sbox_lut.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/src/xc7a35/fpga-common/hdl/crc_ss2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/src/xc7a35/fpga-common/hdl/fifo_sync.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/src/xc7a35/fpga-common/hdl/ss2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/src/xc7a35/fpga-common/hdl/uart_core.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../fpga/cw312/cw305_artixtarget/fpga/cryptosrc/aes_googlevault/aes_sbox.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ss2_ecc_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/ss2_ecc_wrapper.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/cdc_bus.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/cdc_bus.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/fifo_async.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/fifo_async.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/cdc_simple.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/cdc_simple.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/cw305_reg_test_ss2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/cw305_reg_test_ss2.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/cw305_ss2_example_top.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/cw305_ss2_example_top.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ss2_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/ss2_wrapper.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ss2_aes_pipelined_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga/cw312/src/xc7a35/hdl/ss2_aes_pipelined_wrapper.v"/>
        <Attr Name="ImportTime" Val="1693255450"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="ss2_aes_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../fpga/cw312/src/xc7a35/vivado/cw312_ss2.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
