
# multicore

提高处理器性能的通常办法是**提高主频**,但这样做会增加处理器的功耗和设计的复杂度,高频率所带来的高发热量会导致芯片运行不稳定,且处理器发展到今天,主频的提升空间已经不大;

在单核计算时,提高性能的并行手段是用superscalar(**超标量**)处理器的方式,使处理器在一个周期内执行多条指令,通常超标量处理器有两个或多个处理单元为充分利用这些硬件资源需要对软件进行精心设计,且为适应多流水线需要对软件进行大量修改,可移植性较差;

除此之外就是通过超流水线的方式提高频率,但是超流水线已有三十多级,已经达到瓶颈.因此,从指令级上提升性能已经达到极限.同时存在存储器访问速度与处理器运行速度不匹配的情况.这些势必影响计算机系统总体性能的提高

## 动机

多核处理器是指在一枚处理器中集成两个或多个完整的计算引擎(内核),此时处理器能支持系统总线上的多个处理器,由总线控制器提供所有总线控制信号和命令信号. 如今市面上几乎所有的处理器都是多核处理器, 这其实是历史发展的必然原因, 主要有如下三个方面的因素

### 摩尔定律失效

现代计算机实现技术的基础核心是以晶体管为基本单元的平面集成电路.1965年,摩尔(GordonMoore)在Electronics上撰文,认为集成电路密度大约每两年翻一番,这就是著名的摩尔定律.40多年来,摩尔定律不但印证了集成电路技术的发展,也印证了计算机技术的发展. 下图展示了内存芯片和Intel微处理器的发展变化.

![20240121161124](https://raw.githubusercontent.com/learner-lu/picbed/master/20240121161124.png)

指数式增长速度是非常可怕的, 因此摩尔定律是不可能永远或者长期无限发展下去的,这个定律能维持50余年,已经堪称集成电路设计制造人员创造的奇迹.

近些年摩尔定律的速度已经放缓了,很多人声称摩尔定律已经失效、集成电路进入后摩尔时代,但芯片设计制造人员一直在不断改进设计与制造工艺为摩尔定律续命. 未来CPU的发展趋势应该是降低功耗、优化性能设计、提高功效等,而不是单纯的堆叠晶体管数量.

### 性能问题

- 功耗墙
- ILP墙
- 内存墙

-> 在晶体管数量无法提升的情况下如何提高性能 => 多核

### 并行性技术

现在基于WEB的许多应用都要求并行进行, 对并行性技术要求愈来愈高. 尤其在网络和服务器方面,对于 IO 的处理能力有很高的要求.这些领域对性能要求的增长速度远非单个CPU处理能力所能及的.所有这些都要求处理器朝着多核多线程的并行性技术方向发展.

## 多核处理器发展历史

1971年,英特尔推出的全球第一颗通用型微处理器4004,由2300个晶体管构成.当时,公司的联合创始人之一戈登摩尔(Gordon Moore),就提出后来被业界奉为信条的"摩尔定律": **每过18个月,芯片上可以集成的晶体管数目将增加一倍.**

![20240213192324](https://raw.githubusercontent.com/learner-lu/picbed/master/20240213192324.png)

在一块芯片上集成的晶体管数目越多,意味着运算速度即主频就更快.但到了2005年,当主频接近4GHz时,英特尔和AMD发现,速度也会遇到自己的极限:那就是**单纯的主频提升,已经无法明显提升系统整体性能.**

以英特尔发布的采用NetBurst架构的奔腾四CPU为例,它包括Willamette、Northwood和Prescott等三种采用不同核心的产品.利用冗长的运算流水线,即增加每个时钟周期同时执行的运算个数,就达到较高的主频.这三种处理器的最高频率,分别达到了2.0G、3.4G和3.8G.

> Wilamette 和 Northwood 内核包含一个 20 级指令流水线.与Pentium III相比,这是级数的显着增加,Pentium III的管道中只有10个级.普雷斯科特岩芯将管道的长度增加到 31 级.较长管道的一个缺点是,在分支错误预测的情况下,需要追溯的阶段数量增加,从而增加了所述错误预测的惩罚.为了解决这个问题,英特尔设计了快速执行引擎,并在其分支预测技术上投入了大量资金,英特尔声称该技术比奔腾 III 减少了 33% 的分支错误预测. 实际上,由于功耗和热量增加大于预期,无法达到足够高的时钟速度以抵消性能损失,因此较长的流水线通过执行的每时钟指令数 (IPC) 减少导致效率降低.

按照当时的预测,奔腾四在该架构下,最终可以把主频提高到10GHz.但由于流水线过长,使得单位频率效能低下,加上由于缓存的增加和漏电流控制不利造成功耗大幅度增加,3.6GHz奔腾四芯片在性能上反而还不如早些时推出的3.4GHz产品.所以,Prescott产品系列只达到3.8G,就戛然而止.

英特尔上海公司一位工程师在接受记者采访时表示,Netburst微架构的好处在于方便提升频率,可以让产品的**主频非常高.但性能提升并不明显**,频率提高50%,性能提升可能微不足道.因为Netburst**微架构的效率较低,CPU计算资源未被充分利用**,就像开车时"边踩刹车边踩油门".

此外,随着功率增大,**散热**问题也越来越成为一个无法逾越的障碍.据测算,主频每增加1G,功耗将上升25瓦,而在芯片功耗超过150瓦后,**现有的风冷散热系统将无法满足散热的需要**.3.4GHz的奔腾四至尊版,晶体管达1.78亿个,最高功耗已达135瓦. 一些发烧友也会尝试超频的实际上,在奔腾四推出后不久,就在批评家那里获得了"电炉"的美称.更有好事者用它来玩煎蛋的游戏.

很显然,当晶体管数量增加导致功耗增长超过性能增长速度后,处理器的可靠性就会受到致命性的影响.就连戈登摩尔本人似乎也依稀看到了"主频为王"这条路的尽头

多核心CPU解决方案(多核)的出现,似乎给人带来了新的希望.早在上世纪90年代末,就有众多业界人士呼吁用CMP(单芯片多处理器)技术来替代复杂性较高的单线程CPU.IBM、惠普、Sun等高端服务器厂商,更是相继推出了多核服务器CPU.不过,由于服务器价格高、应用面窄,并未引起大众广泛的注意.

直到AMD抢先手推出64位处理器后,英特尔才想起利用"多核"这一武器进行"帝国反击战".2005年4月,英特尔仓促推出简单封装双核的奔腾D和奔腾四至尊版840.AMD在之后也发布了双核皓龙(Opteron)和速龙(Athlon) 64 X2和处理器.但真正的"双核元年",则被认为是2006年.这一年的7月23日,英特尔基于酷睿(Core)架构的处理器正式发布.2006年11月,又推出面向服务器、工作站和高端个人电脑的至强(Xeon)5300和酷睿双核和四核至尊版系列处理器.与上一代台式机处理器相比,酷睿2 双核处理器在性能方面提高40%,功耗反而降低40%.作为回应,7月24日,AMD也宣布对旗下的双核Athlon64 X2处理器进行大降价.由于功耗已成为用户在性能之外所考虑的首要因素,两大处理器巨头都在宣传多核处理器时,强调其"节能"效果.英特尔发布了功耗仅为50瓦的低电压版四核至强处理器.而AMD的"Barcelona"四核处理器的功耗没有超过95瓦.

## 并行计算

Definition: "A parallel computer is a collection of processing elements that **cooperate and communicate** to solve large problemsfast."

> "并行计算机是处理元件的集合,它们通过**合作和通信**快速解决大型问题.

Parallel architecture = **computing** model + **communication** model

在处理并行任务中, 计算和通信都是很重要的环节, 其中我们重点关注多处理器的通信部分. 通信模型分为两种:

- 共享地址: 通过 load/store 通信, 需要显式同步, 因为接收核心需要知道存储何时发生
- 消息传送: 通过消息通信, 隐式同步, 因为传输消息的时候就已经完成了同步

![20240121114050](https://raw.githubusercontent.com/learner-lu/picbed/master/20240121114050.png)

下文我们重点看一下共享地址的多处理器体系结构的情况

## 多处理器体系结构

提高硬件性能最简单,最便宜的方法之一是在主板上放置多个 CPU.这可以通过让不同的 CPU 承担不同的作业(非对称多处理)或让它们全部并行运行来完成相同的作业(对称多处理,又名 SMP)来完成.有效地进行非对称多处理需要有关计算机应执行的任务的专业知识,而这在 Linux 等通用操作系统中是不可用的.另一方面,对称多处理相对容易实现.

> 相对容易但并不是真的很容易.在对称多处理环境中,CPU 共享相同的内存,因此在一个 CPU 中运行的代码可能会影响另一个 CPU 使用的内存.无法再确定在上一行中设置为某个值的变量仍然具有该值;显然,这样的编程是不可能的.

在共享内存地址又分为两种模式, SMP 和 DSM

- **SMP**(Symmetrical Multi-Processing): 即对称多处理技术,是指将**多CPU汇集在同一总线上,各CPU间进行内存和总线共享的技术**.将同一个工作平衡地(run in parallel)分布到多个CPU上运行,该相同任务在不同CPU上共享着相同的物理内存; 其内存组织是**集中式**的; 内存访问模型是均匀的, 称为 **UMA**(uniform memory access)
- **DSM**(distribute share memory): 即分布式共享存储器, 将存储器分散在节点之间, 各节点的 CPU 有本地的内存和远端内存, 访问时间不均匀; 其内存组织形式是**分布式**的; 内存访问模型是不均匀的, 称为 **NUMA**(non-uniform memory access)

![20240121120723](https://raw.githubusercontent.com/learner-lu/picbed/master/20240121120723.png)

### UMA

Uniform Memory Access,简称UMA, 即均匀存储器存取模型.**所有处理器对所有内存有相等的访问时间**

![20240119232539](https://raw.githubusercontent.com/learner-lu/picbed/master/20240119232539.png)

既然要连接多个 CPU 和内存, 这种 UMA 的方式很明显是最简单直接的, 每个 CPU 访问内存的时间是相同的, 整个模型是完全对称的; 但问题也同样明显, **BUS 会成为性能的杀手**. **多个 CPU 需要平分总线的带宽, 这显然非常不利于计算**.

x86多处理器发展历史上,早期的多核和多处理器系统都是UMA架构的.这种架构下, 多个CPU通过同一个北桥(North Bridge)芯片与内存链接.北桥芯片里集成了内存控制器(Memory Controller),

下图是一个典型的早期 x86 UMA 系统,四路处理器通过 FSB (前端系统总线, Front Side Bus) 和主板上的内存控制器芯片 (MCH, Memory Controller Hub) 相连, CPU 通过 PCH 访问内存, DRAM 是以 UMA 方式组织的,延迟并无访问差异. 

![image](https://raw.githubusercontent.com/learner-lu/picbed/master/numa-fsb-3.png)

### NUMA

基于总线的计算机系统有一个瓶颈, 有限的带宽会导致可伸缩性问题.系统中添加的CPU越多,每个节点可用的带宽就越少.此外,添加的CPU越多,总线就越长, 延迟也就越高.

因此在另一种设计方法中, 多处理器采用物理分布式存储器, 为了支持更多的处理器, 存储器必须分散在处理器之间, 而不应当是集中式的;

![20240120202032](https://raw.githubusercontent.com/learner-lu/picbed/master/20240120202032.png)

将存储器分散在节点之间, 既增加了带宽, 也缩短了到本地存储器的延迟. DSM 多处理器也被称为 NUMA(非一致存储器访问), 这是因为它的**访问时间取决于数据字在存储器的位置.** DSM 的关键缺点是处理器之间传送数据的过程变得复杂了一些, 需要在软件中多花一些力气, 以充分利用分布式存储器提升的存储器带宽.

与UMA不同的是,**在NUMA中每个处理器有属于自己的本地物理内存(local memory),对于其他CPU来说是远程物理内存(remote memory)**.一般而言,访问本地物理内存由于路径更短,其访存时间要更短.

在 SMP(对称多处理技术) 和 DSM(分布式共享存储器) 这两种体系结构中, **线程之间的通信是通过共享地址空间完成的, 存储器的地址统一编码, 任何一个拥有正确寻址权限的处理器都可以向任意存储器位置发出存储器引用**. 共享存储器的含义就是指共享地址空间.

### 指令和数据

单指令多数据 SIMD 和多指令多数据 MIMD

![20240121114417](https://raw.githubusercontent.com/learner-lu/picbed/master/20240121114417.png)

![20240121114511](https://raw.githubusercontent.com/learner-lu/picbed/master/20240121114511.png)

## 参考

- [仙童半导体和"八叛逆"所缔造的硅谷模式](https://www.163.com/dy/article/FLPKHUFL0511FQO9.html)
- [多核处理结构.html](https://foxsen.github.io/archbase/%E5%A4%9A%E6%A0%B8%E5%A4%84%E7%90%86%E7%BB%93%E6%9E%84.html)
- [多核之后,CPU 的发展方向是什么?的回答](https://www.zhihu.com/question/20809971/answer/1678502542)
- [谈谈多核处理器](https://zhuanlan.zhihu.com/p/427398869)
- 多核多线程处理器的发展及其软件系统架构
- [多核处理器](https://baike.baidu.com/item/%E5%A4%9A%E6%A0%B8%E5%A4%84%E7%90%86%E5%99%A8/10278420)
- [多核处理器的发展历程](https://zhidao.baidu.com/question/435213422142183884.html)
