/*
 * NOTE: File generated by gen_soc_headers.py
 * from MIMXRT735SGFOA/signal_configuration.xml
 *
 * Copyright 2024, NXP
 * SPDX-License-Identifier: Apache-2.0
 */

#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGFOA_
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGFOA_

#define IOPCTL_MUX(index, offset, mux)		\
	((((index) & 0x7) << 15) |		\
	(((offset) & 0xFFF) << 20) |		\
	(((mux) & 0xF) << 0))

#define PMIC_I2C_SCL IOPCTL_MUX(1, 150, 0) /* PIO0_0 */
#define PMIC_I2C_SDA IOPCTL_MUX(1, 151, 0) /* PIO0_0 */
#define CTIMER0_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER4_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER4_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER4_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER4_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER_C_INP9_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define GPIO0_GPIO0_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define LP_FLEXCOMM8_P2_PIO0_0 IOPCTL_MUX(0, 0, 1) /* PIO0_0 */
#define PINT0_PINT0_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT1_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT2_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT3_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT4_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT5_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT6_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_PINT7_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define SAI0_RX_BCLK_PIO0_0 IOPCTL_MUX(0, 0, 5) /* PIO0_0 */
#define SAI1_TX_BCLK_PIO0_0 IOPCTL_MUX(0, 0, 6) /* PIO0_0 */
#define SCT0_IN0_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_IN1_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_IN2_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_IN3_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_IN4_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_IN5_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_IN6_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_OUT0_PIO0_0 IOPCTL_MUX(0, 0, 3) /* PIO0_0 */
#define CTIMER0_MATCH0_PIO0_1 IOPCTL_MUX(0, 1, 4) /* PIO0_1 */
#define GPIO0_GPIO1_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define LP_FLEXCOMM8_P3_PIO0_1 IOPCTL_MUX(0, 1, 1) /* PIO0_1 */
#define PINT0_PINT0_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT1_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT2_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT3_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT4_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT5_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT6_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_PINT7_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define SAI0_RX_SYNC_PIO0_1 IOPCTL_MUX(0, 1, 5) /* PIO0_1 */
#define SAI1_RX_DATA0_PIO0_1 IOPCTL_MUX(0, 1, 6) /* PIO0_1 */
#define SCT0_IN0_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_IN1_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_IN2_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_IN3_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_IN4_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_IN5_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_IN6_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_OUT1_PIO0_1 IOPCTL_MUX(0, 1, 3) /* PIO0_1 */
#define CTIMER0_MATCH1_PIO0_2 IOPCTL_MUX(0, 2, 4) /* PIO0_2 */
#define GPIO0_GPIO2_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define LP_FLEXCOMM8_P4_PIO0_2 IOPCTL_MUX(0, 2, 1) /* PIO0_2 */
#define LP_FLEXCOMM9_P0_PIO0_2 IOPCTL_MUX(0, 2, 7) /* PIO0_2 */
#define PINT0_PINT0_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT1_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT2_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT3_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT4_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT5_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT6_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_PINT7_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define SAI0_RX_DATA0_PIO0_2 IOPCTL_MUX(0, 2, 5) /* PIO0_2 */
#define SCT0_IN0_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_IN1_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_IN2_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_IN3_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_IN4_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_IN5_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_IN6_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_OUT2_PIO0_2 IOPCTL_MUX(0, 2, 3) /* PIO0_2 */
#define CTIMER0_MATCH2_PIO0_3 IOPCTL_MUX(0, 3, 4) /* PIO0_3 */
#define GPIO0_GPIO3_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define LP_FLEXCOMM4_P0_PIO0_3 IOPCTL_MUX(0, 3, 1) /* PIO0_3 */
#define PINT0_PINT0_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT1_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT2_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT3_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT4_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT5_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT6_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_PINT7_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define SAI0_TX_BCLK_PIO0_3 IOPCTL_MUX(0, 3, 5) /* PIO0_3 */
#define SCT0_IN0_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_IN1_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_IN2_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_IN3_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_IN4_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_IN5_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_IN6_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_OUT3_PIO0_3 IOPCTL_MUX(0, 3, 3) /* PIO0_3 */
#define CTIMER0_MATCH3_PIO0_4 IOPCTL_MUX(0, 4, 4) /* PIO0_4 */
#define GPIO0_GPIO4_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define LP_FLEXCOMM4_P1_PIO0_4 IOPCTL_MUX(0, 4, 1) /* PIO0_4 */
#define PINT0_PINT0_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT1_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT2_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT3_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT4_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT5_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT6_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_PINT7_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define SAI0_TX_DATA0_PIO0_4 IOPCTL_MUX(0, 4, 5) /* PIO0_4 */
#define SCT0_IN0_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_IN1_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_IN2_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_IN3_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_IN4_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_IN5_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_IN6_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_OUT4_PIO0_4 IOPCTL_MUX(0, 4, 3) /* PIO0_4 */
#define CLKCTL0_MCLK_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define CTIMER2_MATCH0_PIO0_5 IOPCTL_MUX(0, 5, 4) /* PIO0_5 */
#define GPIO0_GPIO5_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define LP_FLEXCOMM4_P4_PIO0_5 IOPCTL_MUX(0, 5, 1) /* PIO0_5 */
#define LP_FLEXCOMM9_P1_PIO0_5 IOPCTL_MUX(0, 5, 7) /* PIO0_5 */
#define PINT0_PINT0_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT1_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT2_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT3_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT4_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT5_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
#define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER4_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER4_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER4_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER4_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER_C_INP10_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define GPIO0_GPIO6_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define LP_FLEXCOMM4_P2_PIO0_6 IOPCTL_MUX(0, 6, 1) /* PIO0_6 */
#define LP_FLEXCOMM8_P0_PIO0_6 IOPCTL_MUX(0, 6, 5) /* PIO0_6 */
#define PINT0_PINT0_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT1_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT2_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT3_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT4_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT5_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT6_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_PINT7_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define SCT0_IN0_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_IN1_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_IN2_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_IN3_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_IN4_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_IN5_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_IN6_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_OUT6_PIO0_6 IOPCTL_MUX(0, 6, 3) /* PIO0_6 */
#define CTIMER0_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER4_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER4_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER4_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER4_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER_C_INP11_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define GPIO0_GPIO7_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define LP_FLEXCOMM4_P3_PIO0_7 IOPCTL_MUX(0, 7, 1) /* PIO0_7 */
#define LP_FLEXCOMM8_P1_PIO0_7 IOPCTL_MUX(0, 7, 5) /* PIO0_7 */
#define PINT0_PINT0_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT1_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT2_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT3_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT4_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT5_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT6_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_PINT7_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define SCT0_IN0_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_IN1_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_IN2_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_IN3_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_IN4_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_IN5_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_IN6_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_OUT7_PIO0_7 IOPCTL_MUX(0, 7, 3) /* PIO0_7 */
#define CTIMER0_MATCH0_PIO0_9 IOPCTL_MUX(0, 9, 4) /* PIO0_9 */
#define GPIO0_GPIO9_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define LP_FLEXCOMM1_P5_PIO0_9 IOPCTL_MUX(0, 9, 5) /* PIO0_9 */
#define LP_FLEXCOMM4_P6_PIO0_9 IOPCTL_MUX(0, 9, 1) /* PIO0_9 */
#define PINT0_PINT0_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT1_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT2_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT3_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT4_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT5_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT6_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define PINT0_PINT7_PIO0_9 IOPCTL_MUX(0, 9, 0) /* PIO0_9 */
#define SCT0_IN0_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_IN1_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_IN2_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_IN3_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_IN4_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_IN5_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_IN6_PIO0_9 IOPCTL_MUX(0, 9, 2) /* PIO0_9 */
#define SCT0_OUT1_PIO0_9 IOPCTL_MUX(0, 9, 3) /* PIO0_9 */
#define CTIMER0_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_MATCH0_PIO0_10 IOPCTL_MUX(0, 10, 4) /* PIO0_10 */
#define CTIMER2_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER4_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER4_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER4_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER4_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER_C_INP0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define GPIO0_GPIO10_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define LP_FLEXCOMM5_P0_PIO0_10 IOPCTL_MUX(0, 10, 1) /* PIO0_10 */
#define PINT0_PINT0_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT1_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT2_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT3_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT4_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT5_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT6_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_PINT7_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define SAI2_RX_DATA0_PIO0_10 IOPCTL_MUX(0, 10, 6) /* PIO0_10 */
#define SCT0_IN0_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_IN1_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_IN2_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_IN3_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_IN4_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_IN5_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_IN6_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_OUT4_PIO0_10 IOPCTL_MUX(0, 10, 3) /* PIO0_10 */
#define CTIMER1_MATCH1_PIO0_11 IOPCTL_MUX(0, 11, 4) /* PIO0_11 */
#define GPIO0_GPIO11_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define LP_FLEXCOMM5_P1_PIO0_11 IOPCTL_MUX(0, 11, 1) /* PIO0_11 */
#define PINT0_PINT0_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT1_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT2_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT3_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT4_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT5_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT6_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_PINT7_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define SAI2_TX_BCLK_PIO0_11 IOPCTL_MUX(0, 11, 5) /* PIO0_11 */
#define SCT0_IN0_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_IN1_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_IN2_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_IN3_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_IN4_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_IN5_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_IN6_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_OUT5_PIO0_11 IOPCTL_MUX(0, 11, 3) /* PIO0_11 */
#define CTIMER1_MATCH2_PIO0_12 IOPCTL_MUX(0, 12, 4) /* PIO0_12 */
#define GPIO0_GPIO12_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define LP_FLEXCOMM5_P2_PIO0_12 IOPCTL_MUX(0, 12, 1) /* PIO0_12 */
#define PINT0_PINT0_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT1_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT2_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT3_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT4_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT5_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT6_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_PINT7_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define SAI2_TX_DATA0_PIO0_12 IOPCTL_MUX(0, 12, 5) /* PIO0_12 */
#define SCT0_IN0_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_IN1_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_IN2_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_IN3_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_IN4_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_IN5_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_IN6_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_OUT6_PIO0_12 IOPCTL_MUX(0, 12, 3) /* PIO0_12 */
#define CTIMER1_MATCH3_PIO0_13 IOPCTL_MUX(0, 13, 4) /* PIO0_13 */
#define GPIO0_GPIO13_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define LP_FLEXCOMM5_P3_PIO0_13 IOPCTL_MUX(0, 13, 1) /* PIO0_13 */
#define PINT0_PINT0_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT1_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT2_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT3_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT4_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT5_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT6_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_PINT7_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define SAI2_TX_SYNC_PIO0_13 IOPCTL_MUX(0, 13, 5) /* PIO0_13 */
#define SCT0_IN0_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_IN1_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_IN2_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_IN3_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_IN4_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_IN5_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_IN6_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_OUT7_PIO0_13 IOPCTL_MUX(0, 13, 3) /* PIO0_13 */
#define CLKCTL0_CLKOUT_VDD2_PIO0_14 IOPCTL_MUX(0, 14, 6) /* PIO0_14 */
#define CTIMER0_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER4_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER4_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER4_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER4_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER_C_INP2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define GPIO0_GPIO14_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define LP_FLEXCOMM5_P4_PIO0_14 IOPCTL_MUX(0, 14, 1) /* PIO0_14 */
#define PINT0_PINT0_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT1_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT2_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT3_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT4_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT5_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT6_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_PINT7_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define SAI2_RX_DATA0_PIO0_14 IOPCTL_MUX(0, 14, 5) /* PIO0_14 */
#define SCT0_IN0_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_IN1_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_IN2_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_IN3_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_IN4_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_IN5_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_IN6_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_OUT8_PIO0_14 IOPCTL_MUX(0, 14, 3) /* PIO0_14 */
#define CTIMER0_CAPTURE0_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER0_CAPTURE1_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER0_CAPTURE2_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER0_CAPTURE3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER1_CAPTURE0_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER1_CAPTURE1_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER1_CAPTURE2_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER1_CAPTURE3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER2_CAPTURE0_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER2_CAPTURE1_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER2_CAPTURE2_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER2_CAPTURE3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER3_CAPTURE0_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER3_CAPTURE1_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER3_CAPTURE2_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER3_CAPTURE3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER4_CAPTURE0_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER4_CAPTURE1_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER4_CAPTURE2_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER4_CAPTURE3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define CTIMER_C_INP3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define FLEXIO_TRIG0_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define FLEXIO_TRIG1_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define FLEXIO_TRIG2_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define FLEXIO_TRIG3_PIO0_15 IOPCTL_MUX(0, 15, 4) /* PIO0_15 */
#define GPIO0_GPIO15_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define LP_FLEXCOMM2_P5_PIO0_15 IOPCTL_MUX(0, 15, 6) /* PIO0_15 */
#define LP_FLEXCOMM5_P5_PIO0_15 IOPCTL_MUX(0, 15, 1) /* PIO0_15 */
#define PINT0_PINT0_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT1_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT2_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT3_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT4_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT5_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT6_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define PINT0_PINT7_PIO0_15 IOPCTL_MUX(0, 15, 0) /* PIO0_15 */
#define SAI2_RX_BCLK_PIO0_15 IOPCTL_MUX(0, 15, 5) /* PIO0_15 */
#define SCT0_IN0_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_IN1_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_IN2_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_IN3_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_IN4_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_IN5_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_IN6_PIO0_15 IOPCTL_MUX(0, 15, 2) /* PIO0_15 */
#define SCT0_OUT2_PIO0_15 IOPCTL_MUX(0, 15, 3) /* PIO0_15 */
#define CTIMER0_MATCH1_PIO0_16 IOPCTL_MUX(0, 16, 4) /* PIO0_16 */
#define GPIO0_GPIO16_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define LP_FLEXCOMM2_P6_PIO0_16 IOPCTL_MUX(0, 16, 6) /* PIO0_16 */
#define LP_FLEXCOMM5_P6_PIO0_16 IOPCTL_MUX(0, 16, 1) /* PIO0_16 */
#define PINT0_PINT0_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT1_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT2_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT3_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT4_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT5_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT6_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define PINT0_PINT7_PIO0_16 IOPCTL_MUX(0, 16, 0) /* PIO0_16 */
#define SAI2_RX_SYNC_PIO0_16 IOPCTL_MUX(0, 16, 5) /* PIO0_16 */
#define SCT0_IN0_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_IN1_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_IN2_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_IN3_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_IN4_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_IN5_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_IN6_PIO0_16 IOPCTL_MUX(0, 16, 2) /* PIO0_16 */
#define SCT0_OUT3_PIO0_16 IOPCTL_MUX(0, 16, 3) /* PIO0_16 */
#define CTIMER2_MATCH0_PIO0_17 IOPCTL_MUX(0, 17, 4) /* PIO0_17 */
#define GPIO0_GPIO17_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define LP_FLEXCOMM6_P5_PIO0_17 IOPCTL_MUX(0, 17, 1) /* PIO0_17 */
#define PINT0_PINT0_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT1_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT2_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT3_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT4_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT5_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT6_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define PINT0_PINT7_PIO0_17 IOPCTL_MUX(0, 17, 0) /* PIO0_17 */
#define SAI1_RX_BCLK_PIO0_17 IOPCTL_MUX(0, 17, 5) /* PIO0_17 */
#define SCT0_IN0_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_IN1_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_IN2_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_IN3_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_IN4_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_IN5_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_IN6_PIO0_17 IOPCTL_MUX(0, 17, 2) /* PIO0_17 */
#define SCT0_OUT0_PIO0_17 IOPCTL_MUX(0, 17, 3) /* PIO0_17 */
#define CTIMER2_MATCH1_PIO0_18 IOPCTL_MUX(0, 18, 4) /* PIO0_18 */
#define GPIO0_GPIO18_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define LP_FLEXCOMM6_P6_PIO0_18 IOPCTL_MUX(0, 18, 1) /* PIO0_18 */
#define PINT0_PINT0_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT1_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT2_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT3_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT4_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT5_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT6_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define PINT0_PINT7_PIO0_18 IOPCTL_MUX(0, 18, 0) /* PIO0_18 */
#define SAI1_RX_DATA0_PIO0_18 IOPCTL_MUX(0, 18, 5) /* PIO0_18 */
#define SCT0_IN0_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_IN1_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_IN2_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_IN3_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_IN4_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_IN5_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_IN6_PIO0_18 IOPCTL_MUX(0, 18, 2) /* PIO0_18 */
#define SCT0_OUT1_PIO0_18 IOPCTL_MUX(0, 18, 3) /* PIO0_18 */
#define CTIMER2_MATCH2_PIO0_19 IOPCTL_MUX(0, 19, 4) /* PIO0_19 */
#define GPIO0_GPIO19_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define LP_FLEXCOMM6_P2_PIO0_19 IOPCTL_MUX(0, 19, 1) /* PIO0_19 */
#define PINT0_PINT0_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT1_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT2_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT3_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT4_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT5_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT6_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_PINT7_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define SAI1_RX_SYNC_PIO0_19 IOPCTL_MUX(0, 19, 5) /* PIO0_19 */
#define SCT0_IN0_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_IN1_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_IN2_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_IN3_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_IN4_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_IN5_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_IN6_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_OUT2_PIO0_19 IOPCTL_MUX(0, 19, 3) /* PIO0_19 */
#define CTIMER2_MATCH3_PIO0_20 IOPCTL_MUX(0, 20, 4) /* PIO0_20 */
#define GPIO0_GPIO20_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define LP_FLEXCOMM6_P3_PIO0_20 IOPCTL_MUX(0, 20, 1) /* PIO0_20 */
#define PINT0_PINT0_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT1_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT2_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT3_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT4_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT5_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT6_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_PINT7_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define SAI1_TX_BCLK_PIO0_20 IOPCTL_MUX(0, 20, 5) /* PIO0_20 */
#define SCT0_IN0_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_IN1_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_IN2_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_IN3_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_IN4_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_IN5_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_IN6_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_OUT3_PIO0_20 IOPCTL_MUX(0, 20, 3) /* PIO0_20 */
#define CLKCTL0_MCLK_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define CTIMER0_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER4_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER4_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER4_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER4_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER_C_INP4_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define GPIO0_GPIO21_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define LP_FLEXCOMM6_P0_PIO0_21 IOPCTL_MUX(0, 21, 1) /* PIO0_21 */
#define PINT0_PINT0_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT1_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT2_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT3_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT4_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT5_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
#define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
#define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER4_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER4_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER4_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER4_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER_C_INP5_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define GPIO0_GPIO22_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define LP_FLEXCOMM6_P1_PIO0_22 IOPCTL_MUX(0, 22, 1) /* PIO0_22 */
#define PINT0_PINT0_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT1_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT2_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT3_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT4_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT5_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT6_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_PINT7_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define SAI1_TX_SYNC_PIO0_22 IOPCTL_MUX(0, 22, 5) /* PIO0_22 */
#define SCT0_IN0_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_IN1_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_IN2_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_IN3_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_IN4_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_IN5_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_IN6_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_OUT4_PIO0_22 IOPCTL_MUX(0, 22, 3) /* PIO0_22 */
#define CTIMER4_MATCH0_PIO0_31 IOPCTL_MUX(0, 31, 4) /* PIO0_31 */
#define GPIO0_GPIO31_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define LP_FLEXCOMM0_P0_PIO0_31 IOPCTL_MUX(0, 31, 1) /* PIO0_31 */
#define PINT0_PINT0_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT1_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT2_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT3_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT4_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT5_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT6_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_PINT7_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define SCT0_OUT8_PIO0_31 IOPCTL_MUX(0, 31, 3) /* PIO0_31 */
#define UTICK0_CAPTURE2_PIO0_31 IOPCTL_MUX(0, 31, 2) /* PIO0_31 */
#define CTIMER4_MATCH1_PIO1_0 IOPCTL_MUX(0, 32, 4) /* PIO1_0 */
#define GPIO1_GPIO0_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define LP_FLEXCOMM0_P1_PIO1_0 IOPCTL_MUX(0, 32, 1) /* PIO1_0 */
#define PINT0_PINT0_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT1_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT2_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT3_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT4_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT5_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT6_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define PINT0_PINT7_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */
#define SCT0_OUT9_PIO1_0 IOPCTL_MUX(0, 32, 3) /* PIO1_0 */
#define CLKCTL3_CLKOUT_VDD1_PIO1_2 IOPCTL_MUX(0, 34, 6) /* PIO1_2 */
#define CTIMER4_MATCH3_PIO1_2 IOPCTL_MUX(0, 34, 4) /* PIO1_2 */
#define GPIO1_GPIO2_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define LP_FLEXCOMM0_P3_PIO1_2 IOPCTL_MUX(0, 34, 1) /* PIO1_2 */
#define LP_FLEXCOMM9_P5_PIO1_2 IOPCTL_MUX(0, 34, 5) /* PIO1_2 */
#define PINT0_PINT0_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT1_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT2_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT3_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT4_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT5_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT6_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define PINT0_PINT7_PIO1_2 IOPCTL_MUX(0, 34, 0) /* PIO1_2 */
#define SCT0_IN0_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_IN1_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_IN2_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_IN3_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_IN4_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_IN5_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_IN6_PIO1_2 IOPCTL_MUX(0, 34, 2) /* PIO1_2 */
#define SCT0_OUT6_PIO1_2 IOPCTL_MUX(0, 34, 3) /* PIO1_2 */
#define CTIMER0_CAPTURE0_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER0_CAPTURE1_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER0_CAPTURE2_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER0_CAPTURE3_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER1_CAPTURE0_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER1_CAPTURE1_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER1_CAPTURE2_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER1_CAPTURE3_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER2_CAPTURE0_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER2_CAPTURE1_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER2_CAPTURE2_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER2_CAPTURE3_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER3_CAPTURE0_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER3_CAPTURE1_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER3_CAPTURE2_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER3_CAPTURE3_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER4_CAPTURE0_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER4_CAPTURE1_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER4_CAPTURE2_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER4_CAPTURE3_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define CTIMER_C_INP8_PIO1_3 IOPCTL_MUX(0, 35, 4) /* PIO1_3 */
#define GPIO1_GPIO3_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define LP_FLEXCOMM0_P4_PIO1_3 IOPCTL_MUX(0, 35, 1) /* PIO1_3 */
#define LP_FLEXCOMM9_P6_PIO1_3 IOPCTL_MUX(0, 35, 5) /* PIO1_3 */
#define PINT0_PINT0_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT1_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT2_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT3_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT4_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT5_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT6_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PINT0_PINT7_PIO1_3 IOPCTL_MUX(0, 35, 0) /* PIO1_3 */
#define PIN_32KHZ_CLKOUT_PIO1_3 IOPCTL_MUX(0, 35, 6) /* PIO1_3 */
#define SCT0_IN0_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_IN1_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_IN2_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_IN3_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_IN4_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_IN5_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_IN6_PIO1_3 IOPCTL_MUX(0, 35, 2) /* PIO1_3 */
#define SCT0_OUT7_PIO1_3 IOPCTL_MUX(0, 35, 3) /* PIO1_3 */
#define CTIMER1_MATCH0_PIO1_4 IOPCTL_MUX(0, 36, 4) /* PIO1_4 */
#define GPIO1_GPIO4_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define LP_FLEXCOMM0_P5_PIO1_4 IOPCTL_MUX(0, 36, 1) /* PIO1_4 */
#define LP_FLEXCOMM9_P3_PIO1_4 IOPCTL_MUX(0, 36, 5) /* PIO1_4 */
#define PINT0_PINT0_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT1_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT2_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT3_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT4_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT5_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT6_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define PINT0_PINT7_PIO1_4 IOPCTL_MUX(0, 36, 0) /* PIO1_4 */
#define SCT0_IN0_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_IN1_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_IN2_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_IN3_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_IN4_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_IN5_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_IN6_PIO1_4 IOPCTL_MUX(0, 36, 2) /* PIO1_4 */
#define SCT0_OUT8_PIO1_4 IOPCTL_MUX(0, 36, 3) /* PIO1_4 */
#define CTIMER1_MATCH1_PIO1_5 IOPCTL_MUX(0, 37, 4) /* PIO1_5 */
#define GPIO1_GPIO5_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define LP_FLEXCOMM0_P6_PIO1_5 IOPCTL_MUX(0, 37, 1) /* PIO1_5 */
#define LP_FLEXCOMM9_P4_PIO1_5 IOPCTL_MUX(0, 37, 5) /* PIO1_5 */
#define PINT0_PINT0_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT1_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT2_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT3_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT4_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT5_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT6_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define PINT0_PINT7_PIO1_5 IOPCTL_MUX(0, 37, 0) /* PIO1_5 */
#define SCT0_IN0_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_IN1_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_IN2_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_IN3_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_IN4_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_IN5_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_IN6_PIO1_5 IOPCTL_MUX(0, 37, 2) /* PIO1_5 */
#define SCT0_OUT9_PIO1_5 IOPCTL_MUX(0, 37, 3) /* PIO1_5 */
#define CTIMER0_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER0_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER0_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER0_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER4_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER4_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER4_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER4_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define CTIMER_C_INP12_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */
#define GPIO1_GPIO6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define I3C1_PUR_PIO1_6 IOPCTL_MUX(0, 38, 5) /* PIO1_6 */
#define LP_FLEXCOMM1_P4_PIO1_6 IOPCTL_MUX(0, 38, 1) /* PIO1_6 */
#define PINT0_PINT0_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT1_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT2_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT3_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT4_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
#define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN3_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN4_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN5_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_IN6_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
#define SCT0_OUT0_PIO1_6 IOPCTL_MUX(0, 38, 3) /* PIO1_6 */
#define CTIMER0_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER0_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER0_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER0_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER4_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER4_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER4_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER4_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define CTIMER_C_INP13_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */
#define GPIO1_GPIO7_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define I3C1_SDA_PIO1_7 IOPCTL_MUX(0, 39, 5) /* PIO1_7 */
#define LP_FLEXCOMM1_P0_PIO1_7 IOPCTL_MUX(0, 39, 1) /* PIO1_7 */
#define PINT0_PINT0_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT1_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT2_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT3_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT4_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT5_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT6_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define PINT0_PINT7_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */
#define SCT0_IN0_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_IN1_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_IN2_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_IN3_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_IN4_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_IN5_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_IN6_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */
#define SCT0_OUT1_PIO1_7 IOPCTL_MUX(0, 39, 3) /* PIO1_7 */
#define CTIMER0_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER0_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER0_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER0_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER4_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER4_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER4_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER4_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define CTIMER_C_INP14_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */
#define GPIO1_GPIO8_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define I3C1_SCL_PIO1_8 IOPCTL_MUX(0, 40, 5) /* PIO1_8 */
#define LP_FLEXCOMM1_P1_PIO1_8 IOPCTL_MUX(0, 40, 1) /* PIO1_8 */
#define PINT0_PINT0_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT1_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT2_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT3_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT4_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT5_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT6_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define PINT0_PINT7_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */
#define SCT0_IN0_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_IN1_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_IN2_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_IN3_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_IN4_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_IN5_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_IN6_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */
#define SCT0_OUT2_PIO1_8 IOPCTL_MUX(0, 40, 3) /* PIO1_8 */
#define CLKCTL0_CLKIN_PIO1_9 IOPCTL_MUX(0, 41, 5) /* PIO1_9 */
#define CLKCTL3_CLKOUT_VDD1_PIO1_9 IOPCTL_MUX(0, 41, 6) /* PIO1_9 */
#define CTIMER0_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER0_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER0_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER0_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER4_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER4_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER4_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER4_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define CTIMER_C_INP15_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */
#define GPIO1_GPIO9_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define LP_FLEXCOMM1_P2_PIO1_9 IOPCTL_MUX(0, 41, 1) /* PIO1_9 */
#define PINT0_PINT0_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT1_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT2_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT3_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT4_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT5_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT6_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define PINT0_PINT7_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */
#define SCT0_IN0_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_IN1_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_IN2_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_IN3_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_IN4_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_IN5_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_IN6_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */
#define SCT0_OUT3_PIO1_9 IOPCTL_MUX(0, 41, 3) /* PIO1_9 */
#define CLKCTL3_CLKOUT_VDD1_PIO1_10 IOPCTL_MUX(0, 42, 6) /* PIO1_10 */
#define CTIMER2_MATCH1_PIO1_10 IOPCTL_MUX(0, 42, 4) /* PIO1_10 */
#define GPIO1_GPIO10_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define LP_FLEXCOMM1_P3_PIO1_10 IOPCTL_MUX(0, 42, 1) /* PIO1_10 */
#define PINT0_PINT0_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT1_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT2_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT3_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT4_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT5_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT6_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define PINT0_PINT7_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */
#define SWD_TRACECLK_PIO1_10 IOPCTL_MUX(0, 42, 5) /* PIO1_10 */
#define UTICK0_CAPTURE3_PIO1_10 IOPCTL_MUX(0, 42, 2) /* PIO1_10 */
#define CTIMER2_MATCH2_PIO1_11 IOPCTL_MUX(0, 43, 4) /* PIO1_11 */
#define GPIO1_GPIO11_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define LP_FLEXCOMM2_P0_PIO1_11 IOPCTL_MUX(0, 43, 1) /* PIO1_11 */
#define PINT0_PINT0_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT1_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT2_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT3_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT4_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT5_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT6_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define PINT0_PINT7_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */
#define SWD_TRACEDATA0_PIO1_11 IOPCTL_MUX(0, 43, 5) /* PIO1_11 */
#define CTIMER1_MATCH1_PIO1_12 IOPCTL_MUX(0, 44, 4) /* PIO1_12 */
#define GPIO1_GPIO12_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define LP_FLEXCOMM2_P1_PIO1_12 IOPCTL_MUX(0, 44, 1) /* PIO1_12 */
#define PINT0_PINT0_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT1_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT2_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT3_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT4_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT5_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT6_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define PINT0_PINT7_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */
#define SCT0_IN0_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_IN1_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_IN2_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_IN3_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_IN4_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_IN5_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_IN6_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */
#define SCT0_OUT9_PIO1_12 IOPCTL_MUX(0, 44, 3) /* PIO1_12 */
#define SWD_TRACEDATA1_PIO1_12 IOPCTL_MUX(0, 44, 5) /* PIO1_12 */
#define CTIMER2_MATCH3_PIO1_13 IOPCTL_MUX(0, 45, 4) /* PIO1_13 */
#define GPIO1_GPIO13_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define LP_FLEXCOMM2_P4_PIO1_13 IOPCTL_MUX(0, 45, 1) /* PIO1_13 */
#define PINT0_PINT0_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT1_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT2_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT3_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT4_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT5_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT6_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PINT0_PINT7_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */
#define PIN_32KHZ_CLKOUT_PIO1_13 IOPCTL_MUX(0, 45, 6) /* PIO1_13 */
#define SWD_TRACEDATA2_PIO1_13 IOPCTL_MUX(0, 45, 5) /* PIO1_13 */
#define UTICK0_CAPTURE1_PIO1_13 IOPCTL_MUX(0, 45, 2) /* PIO1_13 */
#define CTIMER3_MATCH0_PIO1_14 IOPCTL_MUX(0, 46, 4) /* PIO1_14 */
#define GPIO1_GPIO14_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define LP_FLEXCOMM2_P2_PIO1_14 IOPCTL_MUX(0, 46, 1) /* PIO1_14 */
#define PINT0_PINT0_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT1_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT2_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT3_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT4_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT5_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT6_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define PINT0_PINT7_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */
#define SWD_TRACEDATA3_PIO1_14 IOPCTL_MUX(0, 46, 5) /* PIO1_14 */
#define CLKCTL0_CLKIN_PIO1_15 IOPCTL_MUX(0, 47, 5) /* PIO1_15 */
#define CTIMER3_MATCH1_PIO1_15 IOPCTL_MUX(0, 47, 4) /* PIO1_15 */
#define GPIO1_GPIO15_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define LP_FLEXCOMM2_P3_PIO1_15 IOPCTL_MUX(0, 47, 1) /* PIO1_15 */
#define PINT0_PINT0_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT1_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT2_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT3_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT4_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT5_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT6_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define PINT0_PINT7_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */
#define CTIMER3_MATCH2_PIO1_16 IOPCTL_MUX(0, 48, 4) /* PIO1_16 */
#define GPIO1_GPIO16_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define I3C0_PUR_PIO1_16 IOPCTL_MUX(0, 48, 5) /* PIO1_16 */
#define LP_FLEXCOMM3_P2_PIO1_16 IOPCTL_MUX(0, 48, 1) /* PIO1_16 */
#define PINT0_PINT0_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT1_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT2_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT3_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT4_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT5_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT6_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define PINT0_PINT7_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */
#define CTIMER3_MATCH3_PIO1_17 IOPCTL_MUX(0, 49, 4) /* PIO1_17 */
#define GPIO1_GPIO17_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define I3C0_SCL_PIO1_17 IOPCTL_MUX(0, 49, 5) /* PIO1_17 */
#define LP_FLEXCOMM3_P1_PIO1_17 IOPCTL_MUX(0, 49, 1) /* PIO1_17 */
#define PINT0_PINT0_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT1_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT2_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT3_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT4_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT5_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT6_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define PINT0_PINT7_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */
#define USB0_OVERCURRENTN_PIO1_17 IOPCTL_MUX(0, 49, 2) /* PIO1_17 */
#define CTIMER4_MATCH0_PIO1_18 IOPCTL_MUX(0, 50, 4) /* PIO1_18 */
#define GPIO1_GPIO18_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define I3C0_SDA_PIO1_18 IOPCTL_MUX(0, 50, 5) /* PIO1_18 */
#define LP_FLEXCOMM3_P0_PIO1_18 IOPCTL_MUX(0, 50, 1) /* PIO1_18 */
#define PINT0_PINT0_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT1_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT2_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT3_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT4_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT5_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT6_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define PINT0_PINT7_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */
#define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */
#define CLKCTL0_MCLK_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define CTIMER4_MATCH1_PIO1_19 IOPCTL_MUX(0, 51, 4) /* PIO1_19 */
#define FREQME_GPIO_B_CLK_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
#define FREQME_IN0_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
#define FREQME_IN1_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
#define GPIO1_GPIO19_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define LP_FLEXCOMM3_P3_PIO1_19 IOPCTL_MUX(0, 51, 1) /* PIO1_19 */
#define PINT0_PINT0_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT1_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT2_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT3_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT4_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT5_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT6_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define PINT0_PINT7_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
#define SCT0_IN0_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN1_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN2_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN3_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN4_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN5_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define SCT0_IN6_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
#define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */
#define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */
#define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */
#define LCD_DBI_CSX_AB_PIO2_0 IOPCTL_MUX(0, 64, 7) /* PIO2_0 */
#define USB0_OVERCURRENTN_PIO2_0 IOPCTL_MUX(0, 64, 2) /* PIO2_0 */
#define EZHV_PIO1_PIO2_1 IOPCTL_MUX(0, 65, 4) /* PIO2_1 */
#define FLEXIO_IO1_PIO2_1 IOPCTL_MUX(0, 65, 5) /* PIO2_1 */
#define GPIO2_GPIO1_PIO2_1 IOPCTL_MUX(0, 65, 0) /* PIO2_1 */
#define LCD_DBI_DCX_AB_PIO2_1 IOPCTL_MUX(0, 65, 7) /* PIO2_1 */
#define USB0_PORTPWRN_PIO2_1 IOPCTL_MUX(0, 65, 2) /* PIO2_1 */
#define EZHV_PIO2_PIO2_2 IOPCTL_MUX(0, 66, 4) /* PIO2_2 */
#define FLEXIO_IO2_PIO2_2 IOPCTL_MUX(0, 66, 5) /* PIO2_2 */
#define GPIO2_GPIO2_PIO2_2 IOPCTL_MUX(0, 66, 0) /* PIO2_2 */
#define LCD_DBI_DATA_OEN_PIO2_2 IOPCTL_MUX(0, 66, 7) /* PIO2_2 */
#define LCD_ENABLE_PIO2_2 IOPCTL_MUX(0, 66, 6) /* PIO2_2 */
#define LPSPI16_SOUT_PIO2_2 IOPCTL_MUX(0, 66, 1) /* PIO2_2 */
#define EZHV_PIO3_PIO2_3 IOPCTL_MUX(0, 67, 4) /* PIO2_3 */
#define FLEXIO_IO3_PIO2_3 IOPCTL_MUX(0, 67, 5) /* PIO2_3 */
#define GPIO2_GPIO3_PIO2_3 IOPCTL_MUX(0, 67, 0) /* PIO2_3 */
#define LCD_DBI_RWDX_PIO2_3 IOPCTL_MUX(0, 67, 7) /* PIO2_3 */
#define LCD_DOTCLK_PIO2_3 IOPCTL_MUX(0, 67, 6) /* PIO2_3 */
#define LPSPI16_SCK_PIO2_3 IOPCTL_MUX(0, 67, 1) /* PIO2_3 */
#define EZHV_PIO4_PIO2_4 IOPCTL_MUX(0, 68, 4) /* PIO2_4 */
#define FLEXIO_IO4_PIO2_4 IOPCTL_MUX(0, 68, 5) /* PIO2_4 */
#define GPIO2_GPIO4_PIO2_4 IOPCTL_MUX(0, 68, 0) /* PIO2_4 */
#define LCD_DBI_WRX_PIO2_4 IOPCTL_MUX(0, 68, 7) /* PIO2_4 */
#define LCD_HSYNC_PIO2_4 IOPCTL_MUX(0, 68, 6) /* PIO2_4 */
#define LPSPI16_SIN_PIO2_4 IOPCTL_MUX(0, 68, 1) /* PIO2_4 */
#define EZHV_PIO5_PIO2_5 IOPCTL_MUX(0, 69, 4) /* PIO2_5 */
#define FLEXIO_IO5_PIO2_5 IOPCTL_MUX(0, 69, 5) /* PIO2_5 */
#define GPIO2_GPIO5_PIO2_5 IOPCTL_MUX(0, 69, 0) /* PIO2_5 */
#define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
#define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
#define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
#define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
#define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
#define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
#define LCDIF_DBI_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 7) /* PIO2_6 */
#define LPSPI16_PCS3_PIO2_6 IOPCTL_MUX(0, 70, 1) /* PIO2_6 */
#define EZHV_PIO7_PIO2_7 IOPCTL_MUX(0, 71, 4) /* PIO2_7 */
#define FLEXIO_IO7_PIO2_7 IOPCTL_MUX(0, 71, 5) /* PIO2_7 */
#define GPIO2_GPIO7_PIO2_7 IOPCTL_MUX(0, 71, 0) /* PIO2_7 */
#define LCDIF_DATA1_PIO2_7 IOPCTL_MUX(0, 71, 6) /* PIO2_7 */
#define LCDIF_DBI_DATA1_PIO2_7 IOPCTL_MUX(0, 71, 7) /* PIO2_7 */
#define LPSPI16_PCS2_PIO2_7 IOPCTL_MUX(0, 71, 1) /* PIO2_7 */
#define EZHV_PIO8_PIO2_8 IOPCTL_MUX(0, 72, 4) /* PIO2_8 */
#define FLEXIO_IO8_PIO2_8 IOPCTL_MUX(0, 72, 5) /* PIO2_8 */
#define GPIO2_GPIO8_PIO2_8 IOPCTL_MUX(0, 72, 0) /* PIO2_8 */
#define LCDIF_DATA2_PIO2_8 IOPCTL_MUX(0, 72, 6) /* PIO2_8 */
#define LCDIF_DBI_DATA2_PIO2_8 IOPCTL_MUX(0, 72, 7) /* PIO2_8 */
#define LPSPI16_PCS1_PIO2_8 IOPCTL_MUX(0, 72, 1) /* PIO2_8 */
#define EZHV_PIO9_PIO2_9 IOPCTL_MUX(0, 73, 4) /* PIO2_9 */
#define FLEXIO_IO9_PIO2_9 IOPCTL_MUX(0, 73, 5) /* PIO2_9 */
#define GPIO2_GPIO9_PIO2_9 IOPCTL_MUX(0, 73, 0) /* PIO2_9 */
#define LCDIF_DATA3_PIO2_9 IOPCTL_MUX(0, 73, 6) /* PIO2_9 */
#define LCDIF_DBI_DATA3_PIO2_9 IOPCTL_MUX(0, 73, 7) /* PIO2_9 */
#define EZHV_PIO10_PIO2_10 IOPCTL_MUX(0, 74, 4) /* PIO2_10 */
#define FLEXIO_IO10_PIO2_10 IOPCTL_MUX(0, 74, 5) /* PIO2_10 */
#define GPIO2_GPIO10_PIO2_10 IOPCTL_MUX(0, 74, 0) /* PIO2_10 */
#define LCDIF_DATA4_PIO2_10 IOPCTL_MUX(0, 74, 6) /* PIO2_10 */
#define LCDIF_DBI_DATA4_PIO2_10 IOPCTL_MUX(0, 74, 7) /* PIO2_10 */
#define EZHV_PIO11_PIO2_11 IOPCTL_MUX(0, 75, 4) /* PIO2_11 */
#define FLEXIO_IO11_PIO2_11 IOPCTL_MUX(0, 75, 5) /* PIO2_11 */
#define GPIO2_GPIO11_PIO2_11 IOPCTL_MUX(0, 75, 0) /* PIO2_11 */
#define LCDIF_DATA5_PIO2_11 IOPCTL_MUX(0, 75, 6) /* PIO2_11 */
#define LCDIF_DBI_DATA5_PIO2_11 IOPCTL_MUX(0, 75, 7) /* PIO2_11 */
#define EZHV_PIO12_PIO2_12 IOPCTL_MUX(0, 76, 4) /* PIO2_12 */
#define FLEXIO_IO12_PIO2_12 IOPCTL_MUX(0, 76, 5) /* PIO2_12 */
#define GPIO2_GPIO12_PIO2_12 IOPCTL_MUX(0, 76, 0) /* PIO2_12 */
#define LCDIF_DATA6_PIO2_12 IOPCTL_MUX(0, 76, 6) /* PIO2_12 */
#define LCDIF_DBI_DATA6_PIO2_12 IOPCTL_MUX(0, 76, 7) /* PIO2_12 */
#define EZHV_PIO13_PIO2_13 IOPCTL_MUX(0, 77, 4) /* PIO2_13 */
#define FLEXIO_IO13_PIO2_13 IOPCTL_MUX(0, 77, 5) /* PIO2_13 */
#define GPIO2_GPIO13_PIO2_13 IOPCTL_MUX(0, 77, 0) /* PIO2_13 */
#define LCDIF_DATA7_PIO2_13 IOPCTL_MUX(0, 77, 6) /* PIO2_13 */
#define LCDIF_DBI_DATA7_PIO2_13 IOPCTL_MUX(0, 77, 7) /* PIO2_13 */
#define CLKCTL0_LOW_FREQ_CLKOUT_PIO2_14 IOPCTL_MUX(0, 78, 6) /* PIO2_14 */
#define EZHV_PIO14_PIO2_14 IOPCTL_MUX(0, 78, 4) /* PIO2_14 */
#define FLEXIO_IO14_PIO2_14 IOPCTL_MUX(0, 78, 5) /* PIO2_14 */
#define GPIO2_GPIO14_PIO2_14 IOPCTL_MUX(0, 78, 0) /* PIO2_14 */
#define CLKCTL0_LOW_FREQ_CLKOUT_N_PIO2_15 IOPCTL_MUX(0, 79, 6) /* PIO2_15 */
#define EZHV_PIO15_PIO2_15 IOPCTL_MUX(0, 79, 4) /* PIO2_15 */
#define FLEXIO_IO15_PIO2_15 IOPCTL_MUX(0, 79, 5) /* PIO2_15 */
#define GPIO2_GPIO15_PIO2_15 IOPCTL_MUX(0, 79, 0) /* PIO2_15 */
#define EZHV_PIO16_PIO3_0 IOPCTL_MUX(0, 96, 4) /* PIO3_0 */
#define GPIO3_GPIO0_PIO3_0 IOPCTL_MUX(0, 96, 0) /* PIO3_0 */
#define LPSPI14_SOUT_PIO3_0 IOPCTL_MUX(0, 96, 1) /* PIO3_0 */
#define EZHV_PIO17_PIO3_1 IOPCTL_MUX(0, 97, 4) /* PIO3_1 */
#define GPIO3_GPIO1_PIO3_1 IOPCTL_MUX(0, 97, 0) /* PIO3_1 */
#define LPSPI14_SCK_PIO3_1 IOPCTL_MUX(0, 97, 1) /* PIO3_1 */
#define EZHV_PIO18_PIO3_2 IOPCTL_MUX(0, 98, 4) /* PIO3_2 */
#define GPIO3_GPIO2_PIO3_2 IOPCTL_MUX(0, 98, 0) /* PIO3_2 */
#define LPSPI14_SIN_PIO3_2 IOPCTL_MUX(0, 98, 1) /* PIO3_2 */
#define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */
#define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */
#define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */
#define GPIO3_GPIO4_PIO3_4 IOPCTL_MUX(0, 100, 0) /* PIO3_4 */
#define LPSPI14_PCS3_PIO3_4 IOPCTL_MUX(0, 100, 1) /* PIO3_4 */
#define LP_FLEXCOMM0_P4_PIO3_4 IOPCTL_MUX(0, 100, 2) /* PIO3_4 */
#define LP_FLEXCOMM3_P2_PIO3_4 IOPCTL_MUX(0, 100, 3) /* PIO3_4 */
#define EZHV_PIO21_PIO3_5 IOPCTL_MUX(0, 101, 4) /* PIO3_5 */
#define GPIO3_GPIO5_PIO3_5 IOPCTL_MUX(0, 101, 0) /* PIO3_5 */
#define LPSPI14_PCS2_PIO3_5 IOPCTL_MUX(0, 101, 1) /* PIO3_5 */
#define LP_FLEXCOMM0_P5_PIO3_5 IOPCTL_MUX(0, 101, 2) /* PIO3_5 */
#define LP_FLEXCOMM3_P3_PIO3_5 IOPCTL_MUX(0, 101, 3) /* PIO3_5 */
#define EZHV_PIO22_PIO3_6 IOPCTL_MUX(0, 102, 4) /* PIO3_6 */
#define GPIO3_GPIO6_PIO3_6 IOPCTL_MUX(0, 102, 0) /* PIO3_6 */
#define I3C0_PUR_PIO3_6 IOPCTL_MUX(0, 102, 5) /* PIO3_6 */
#define LPSPI14_PCS1_PIO3_6 IOPCTL_MUX(0, 102, 1) /* PIO3_6 */
#define LP_FLEXCOMM0_P6_PIO3_6 IOPCTL_MUX(0, 102, 2) /* PIO3_6 */
#define LP_FLEXCOMM9_P2_PIO3_6 IOPCTL_MUX(0, 102, 3) /* PIO3_6 */
#define EZHV_PIO23_PIO3_7 IOPCTL_MUX(0, 103, 4) /* PIO3_7 */
#define GPIO3_GPIO7_PIO3_7 IOPCTL_MUX(0, 103, 0) /* PIO3_7 */
#define LP_FLEXCOMM0_P2_PIO3_7 IOPCTL_MUX(0, 103, 1) /* PIO3_7 */
#define LP_FLEXCOMM5_P5_PIO3_7 IOPCTL_MUX(0, 103, 3) /* PIO3_7 */
#define EZHV_PIO24_PIO3_8 IOPCTL_MUX(0, 104, 4) /* PIO3_8 */
#define GPIO3_GPIO8_PIO3_8 IOPCTL_MUX(0, 104, 0) /* PIO3_8 */
#define LP_FLEXCOMM0_P3_PIO3_8 IOPCTL_MUX(0, 104, 1) /* PIO3_8 */
#define LP_FLEXCOMM5_P6_PIO3_8 IOPCTL_MUX(0, 104, 3) /* PIO3_8 */
#define EZHV_PIO25_PIO3_9 IOPCTL_MUX(0, 105, 4) /* PIO3_9 */
#define GPIO3_GPIO9_PIO3_9 IOPCTL_MUX(0, 105, 0) /* PIO3_9 */
#define LP_FLEXCOMM3_P4_PIO3_9 IOPCTL_MUX(0, 105, 3) /* PIO3_9 */
#define LP_FLEXCOMM6_P2_PIO3_9 IOPCTL_MUX(0, 105, 1) /* PIO3_9 */
#define EZHV_PIO26_PIO3_10 IOPCTL_MUX(0, 106, 4) /* PIO3_10 */
#define GPIO3_GPIO10_PIO3_10 IOPCTL_MUX(0, 106, 0) /* PIO3_10 */
#define LP_FLEXCOMM3_P5_PIO3_10 IOPCTL_MUX(0, 106, 3) /* PIO3_10 */
#define LP_FLEXCOMM6_P3_PIO3_10 IOPCTL_MUX(0, 106, 1) /* PIO3_10 */
#define USB0_OVERCURRENTN_PIO3_10 IOPCTL_MUX(0, 106, 2) /* PIO3_10 */
#define EZHV_PIO27_PIO3_11 IOPCTL_MUX(0, 107, 4) /* PIO3_11 */
#define GPIO3_GPIO11_PIO3_11 IOPCTL_MUX(0, 107, 0) /* PIO3_11 */
#define I3C1_PUR_PIO3_11 IOPCTL_MUX(0, 107, 5) /* PIO3_11 */
#define LP_FLEXCOMM6_P4_PIO3_11 IOPCTL_MUX(0, 107, 1) /* PIO3_11 */
#define LP_FLEXCOMM9_P3_PIO3_11 IOPCTL_MUX(0, 107, 3) /* PIO3_11 */
#define USB0_PORTPWRN_PIO3_11 IOPCTL_MUX(0, 107, 2) /* PIO3_11 */
#define GPIO4_GPIO0_PIO4_0 IOPCTL_MUX(2, 0, 0) /* PIO4_0 */
#define LP_FLEXCOMM8_P0_PIO4_0 IOPCTL_MUX(2, 0, 2) /* PIO4_0 */
#define XSPI2_PCS_A_0_PIO4_0 IOPCTL_MUX(2, 0, 1) /* PIO4_0 */
#define GPIO4_GPIO1_PIO4_1 IOPCTL_MUX(2, 1, 0) /* PIO4_1 */
#define LCDIF_DATA20_PIO4_1 IOPCTL_MUX(2, 1, 6) /* PIO4_1 */
#define LP_FLEXCOMM8_P1_PIO4_1 IOPCTL_MUX(2, 1, 2) /* PIO4_1 */
#define XSPI2_DATA0_PIO4_1 IOPCTL_MUX(2, 1, 1) /* PIO4_1 */
#define GPIO4_GPIO2_PIO4_2 IOPCTL_MUX(2, 2, 0) /* PIO4_2 */
#define LCDIF_DATA21_PIO4_2 IOPCTL_MUX(2, 2, 6) /* PIO4_2 */
#define LP_FLEXCOMM8_P2_PIO4_2 IOPCTL_MUX(2, 2, 2) /* PIO4_2 */
#define XSPI2_DATA1_PIO4_2 IOPCTL_MUX(2, 2, 1) /* PIO4_2 */
#define GPIO4_GPIO3_PIO4_3 IOPCTL_MUX(2, 3, 0) /* PIO4_3 */
#define LCDIF_DATA22_PIO4_3 IOPCTL_MUX(2, 3, 6) /* PIO4_3 */
#define LP_FLEXCOMM8_P3_PIO4_3 IOPCTL_MUX(2, 3, 2) /* PIO4_3 */
#define XSPI2_DATA2_PIO4_3 IOPCTL_MUX(2, 3, 1) /* PIO4_3 */
#define GPIO4_GPIO4_PIO4_4 IOPCTL_MUX(2, 4, 0) /* PIO4_4 */
#define LCDIF_DATA23_PIO4_4 IOPCTL_MUX(2, 4, 6) /* PIO4_4 */
#define LP_FLEXCOMM8_P4_PIO4_4 IOPCTL_MUX(2, 4, 2) /* PIO4_4 */
#define XSPI2_DATA3_PIO4_4 IOPCTL_MUX(2, 4, 1) /* PIO4_4 */
#define GPIO4_GPIO5_PIO4_5 IOPCTL_MUX(2, 5, 0) /* PIO4_5 */
#define LP_FLEXCOMM8_P5_PIO4_5 IOPCTL_MUX(2, 5, 2) /* PIO4_5 */
#define XSPI2_DQS_A_0_PIO4_5 IOPCTL_MUX(2, 5, 1) /* PIO4_5 */
#define GPIO4_GPIO6_PIO4_6 IOPCTL_MUX(2, 6, 0) /* PIO4_6 */
#define LCDIF_DATA16_PIO4_6 IOPCTL_MUX(2, 6, 6) /* PIO4_6 */
#define LP_FLEXCOMM8_P6_PIO4_6 IOPCTL_MUX(2, 6, 2) /* PIO4_6 */
#define XSPI2_DATA4_PIO4_6 IOPCTL_MUX(2, 6, 1) /* PIO4_6 */
#define GPIO4_GPIO7_PIO4_7 IOPCTL_MUX(2, 7, 0) /* PIO4_7 */
#define LCDIF_DATA17_PIO4_7 IOPCTL_MUX(2, 7, 6) /* PIO4_7 */
#define LP_FLEXCOMM9_P0_PIO4_7 IOPCTL_MUX(2, 7, 2) /* PIO4_7 */
#define XSPI2_DATA5_PIO4_7 IOPCTL_MUX(2, 7, 1) /* PIO4_7 */
#define GPIO4_GPIO8_PIO4_8 IOPCTL_MUX(2, 8, 0) /* PIO4_8 */
#define LCDIF_DATA18_PIO4_8 IOPCTL_MUX(2, 8, 6) /* PIO4_8 */
#define LP_FLEXCOMM9_P1_PIO4_8 IOPCTL_MUX(2, 8, 2) /* PIO4_8 */
#define XSPI2_DATA6_PIO4_8 IOPCTL_MUX(2, 8, 1) /* PIO4_8 */
#define GPIO4_GPIO9_PIO4_9 IOPCTL_MUX(2, 9, 0) /* PIO4_9 */
#define LCDIF_DATA19_PIO4_9 IOPCTL_MUX(2, 9, 6) /* PIO4_9 */
#define LP_FLEXCOMM9_P2_PIO4_9 IOPCTL_MUX(2, 9, 2) /* PIO4_9 */
#define XSPI2_DATA7_PIO4_9 IOPCTL_MUX(2, 9, 1) /* PIO4_9 */
#define GPIO4_GPIO10_PIO4_10 IOPCTL_MUX(2, 10, 0) /* PIO4_10 */
#define LP_FLEXCOMM9_P3_PIO4_10 IOPCTL_MUX(2, 10, 2) /* PIO4_10 */
#define XSPI2_SCK_A_PIO4_10 IOPCTL_MUX(2, 10, 1) /* PIO4_10 */
#define GPIO4_GPIO11_PIO4_11 IOPCTL_MUX(2, 11, 0) /* PIO4_11 */
#define LP_FLEXCOMM9_P4_PIO4_11 IOPCTL_MUX(2, 11, 2) /* PIO4_11 */
#define XSPI2_PCS_A_1_PIO4_11 IOPCTL_MUX(2, 11, 3) /* PIO4_11 */
#define XSPI2_SCK_A_N_PIO4_11 IOPCTL_MUX(2, 11, 1) /* PIO4_11 */
#define GPIO4_GPIO12_PIO4_12 IOPCTL_MUX(2, 12, 0) /* PIO4_12 */
#define LCDIF_DATA8_PIO4_12 IOPCTL_MUX(2, 12, 6) /* PIO4_12 */
#define LCDIF_DBI_DATA8_PIO4_12 IOPCTL_MUX(2, 12, 7) /* PIO4_12 */
#define LP_FLEXCOMM9_P5_PIO4_12 IOPCTL_MUX(2, 12, 2) /* PIO4_12 */
#define XSPI2_DATA8_PIO4_12 IOPCTL_MUX(2, 12, 1) /* PIO4_12 */
#define GPIO4_GPIO13_PIO4_13 IOPCTL_MUX(2, 13, 0) /* PIO4_13 */
#define LCDIF_DATA9_PIO4_13 IOPCTL_MUX(2, 13, 6) /* PIO4_13 */
#define LCDIF_DBI_DATA9_PIO4_13 IOPCTL_MUX(2, 13, 7) /* PIO4_13 */
#define LP_FLEXCOMM9_P6_PIO4_13 IOPCTL_MUX(2, 13, 2) /* PIO4_13 */
#define XSPI2_DATA9_PIO4_13 IOPCTL_MUX(2, 13, 1) /* PIO4_13 */
#define GPIO4_GPIO14_PIO4_14 IOPCTL_MUX(2, 14, 0) /* PIO4_14 */
#define LCDIF_DATA10_PIO4_14 IOPCTL_MUX(2, 14, 6) /* PIO4_14 */
#define LCDIF_DBI_DATA10_PIO4_14 IOPCTL_MUX(2, 14, 7) /* PIO4_14 */
#define LP_FLEXCOMM10_P0_PIO4_14 IOPCTL_MUX(2, 14, 2) /* PIO4_14 */
#define XSPI2_DATA10_PIO4_14 IOPCTL_MUX(2, 14, 1) /* PIO4_14 */
#define GPIO4_GPIO15_PIO4_15 IOPCTL_MUX(2, 15, 0) /* PIO4_15 */
#define LCDIF_DATA11_PIO4_15 IOPCTL_MUX(2, 15, 6) /* PIO4_15 */
#define LCDIF_DBI_DATA11_PIO4_15 IOPCTL_MUX(2, 15, 7) /* PIO4_15 */
#define LP_FLEXCOMM10_P1_PIO4_15 IOPCTL_MUX(2, 15, 2) /* PIO4_15 */
#define XSPI2_DATA11_PIO4_15 IOPCTL_MUX(2, 15, 1) /* PIO4_15 */
#define GPIO4_GPIO16_PIO4_16 IOPCTL_MUX(2, 16, 0) /* PIO4_16 */
#define LP_FLEXCOMM10_P2_PIO4_16 IOPCTL_MUX(2, 16, 2) /* PIO4_16 */
#define XSPI2_DQS_A_1_PIO4_16 IOPCTL_MUX(2, 16, 1) /* PIO4_16 */
#define GPIO4_GPIO17_PIO4_17 IOPCTL_MUX(2, 17, 0) /* PIO4_17 */
#define LCDIF_DATA12_PIO4_17 IOPCTL_MUX(2, 17, 6) /* PIO4_17 */
#define LCDIF_DBI_DATA12_PIO4_17 IOPCTL_MUX(2, 17, 7) /* PIO4_17 */
#define LP_FLEXCOMM10_P3_PIO4_17 IOPCTL_MUX(2, 17, 2) /* PIO4_17 */
#define XSPI2_DATA12_PIO4_17 IOPCTL_MUX(2, 17, 1) /* PIO4_17 */
#define GPIO4_GPIO18_PIO4_18 IOPCTL_MUX(2, 18, 0) /* PIO4_18 */
#define LCDIF_DATA13_PIO4_18 IOPCTL_MUX(2, 18, 6) /* PIO4_18 */
#define LCDIF_DBI_DATA13_PIO4_18 IOPCTL_MUX(2, 18, 7) /* PIO4_18 */
#define LP_FLEXCOMM10_P4_PIO4_18 IOPCTL_MUX(2, 18, 2) /* PIO4_18 */
#define XSPI2_DATA13_PIO4_18 IOPCTL_MUX(2, 18, 1) /* PIO4_18 */
#define GPIO4_GPIO19_PIO4_19 IOPCTL_MUX(2, 19, 0) /* PIO4_19 */
#define LCDIF_DATA14_PIO4_19 IOPCTL_MUX(2, 19, 6) /* PIO4_19 */
#define LCDIF_DBI_DATA14_PIO4_19 IOPCTL_MUX(2, 19, 7) /* PIO4_19 */
#define LP_FLEXCOMM10_P5_PIO4_19 IOPCTL_MUX(2, 19, 2) /* PIO4_19 */
#define XSPI2_DATA14_PIO4_19 IOPCTL_MUX(2, 19, 1) /* PIO4_19 */
#define GPIO4_GPIO20_PIO4_20 IOPCTL_MUX(2, 20, 0) /* PIO4_20 */
#define LCDIF_DATA15_PIO4_20 IOPCTL_MUX(2, 20, 6) /* PIO4_20 */
#define LCDIF_DBI_DATA15_PIO4_20 IOPCTL_MUX(2, 20, 7) /* PIO4_20 */
#define LP_FLEXCOMM10_P6_PIO4_20 IOPCTL_MUX(2, 20, 2) /* PIO4_20 */
#define XSPI2_DATA15_PIO4_20 IOPCTL_MUX(2, 20, 1) /* PIO4_20 */
#define GPIO5_GPIO0_PIO5_0 IOPCTL_MUX(2, 32, 0) /* PIO5_0 */
#define LP_FLEXCOMM13_P4_PIO5_0 IOPCTL_MUX(2, 32, 2) /* PIO5_0 */
#define XSPI1_PCS_A_0_PIO5_0 IOPCTL_MUX(2, 32, 1) /* PIO5_0 */
#define GPIO5_GPIO1_PIO5_1 IOPCTL_MUX(2, 33, 0) /* PIO5_1 */
#define LP_FLEXCOMM13_P5_PIO5_1 IOPCTL_MUX(2, 33, 2) /* PIO5_1 */
#define XSPI1_DATA0_PIO5_1 IOPCTL_MUX(2, 33, 1) /* PIO5_1 */
#define GPIO5_GPIO2_PIO5_2 IOPCTL_MUX(2, 34, 0) /* PIO5_2 */
#define LP_FLEXCOMM13_P6_PIO5_2 IOPCTL_MUX(2, 34, 2) /* PIO5_2 */
#define XSPI1_DATA1_PIO5_2 IOPCTL_MUX(2, 34, 1) /* PIO5_2 */
#define GPIO5_GPIO3_PIO5_3 IOPCTL_MUX(2, 35, 0) /* PIO5_3 */
#define LP_FLEXCOMM13_P0_PIO5_3 IOPCTL_MUX(2, 35, 2) /* PIO5_3 */
#define XSPI1_DATA2_PIO5_3 IOPCTL_MUX(2, 35, 1) /* PIO5_3 */
#define GPIO5_GPIO4_PIO5_4 IOPCTL_MUX(2, 36, 0) /* PIO5_4 */
#define LP_FLEXCOMM13_P1_PIO5_4 IOPCTL_MUX(2, 36, 2) /* PIO5_4 */
#define XSPI1_DATA3_PIO5_4 IOPCTL_MUX(2, 36, 1) /* PIO5_4 */
#define GPIO5_GPIO5_PIO5_5 IOPCTL_MUX(2, 37, 0) /* PIO5_5 */
#define LP_FLEXCOMM13_P2_PIO5_5 IOPCTL_MUX(2, 37, 2) /* PIO5_5 */
#define XSPI1_DQS_A_0_PIO5_5 IOPCTL_MUX(2, 37, 1) /* PIO5_5 */
#define GPIO5_GPIO6_PIO5_6 IOPCTL_MUX(2, 38, 0) /* PIO5_6 */
#define LP_FLEXCOMM12_P3_PIO5_6 IOPCTL_MUX(2, 38, 2) /* PIO5_6 */
#define XSPI1_DATA4_PIO5_6 IOPCTL_MUX(2, 38, 1) /* PIO5_6 */
#define GPIO5_GPIO7_PIO5_7 IOPCTL_MUX(2, 39, 0) /* PIO5_7 */
#define LP_FLEXCOMM12_P0_PIO5_7 IOPCTL_MUX(2, 39, 2) /* PIO5_7 */
#define XSPI1_DATA5_PIO5_7 IOPCTL_MUX(2, 39, 1) /* PIO5_7 */
#define GPIO5_GPIO8_PIO5_8 IOPCTL_MUX(2, 40, 0) /* PIO5_8 */
#define LP_FLEXCOMM12_P1_PIO5_8 IOPCTL_MUX(2, 40, 2) /* PIO5_8 */
#define XSPI1_DATA6_PIO5_8 IOPCTL_MUX(2, 40, 1) /* PIO5_8 */
#define GPIO5_GPIO9_PIO5_9 IOPCTL_MUX(2, 41, 0) /* PIO5_9 */
#define LP_FLEXCOMM12_P2_PIO5_9 IOPCTL_MUX(2, 41, 2) /* PIO5_9 */
#define XSPI1_DATA7_PIO5_9 IOPCTL_MUX(2, 41, 1) /* PIO5_9 */
#define GPIO5_GPIO10_PIO5_10 IOPCTL_MUX(2, 42, 0) /* PIO5_10 */
#define LP_FLEXCOMM13_P3_PIO5_10 IOPCTL_MUX(2, 42, 2) /* PIO5_10 */
#define XSPI1_SCK_A_PIO5_10 IOPCTL_MUX(2, 42, 1) /* PIO5_10 */
#define GPIO5_GPIO11_PIO5_11 IOPCTL_MUX(2, 43, 0) /* PIO5_11 */
#define LP_FLEXCOMM12_P4_PIO5_11 IOPCTL_MUX(2, 43, 2) /* PIO5_11 */
#define XSPI1_PCS_A_1_PIO5_11 IOPCTL_MUX(2, 43, 3) /* PIO5_11 */
#define XSPI1_SCK_A_N_PIO5_11 IOPCTL_MUX(2, 43, 1) /* PIO5_11 */
#define GPIO5_GPIO12_PIO5_12 IOPCTL_MUX(2, 44, 0) /* PIO5_12 */
#define LP_FLEXCOMM12_P5_PIO5_12 IOPCTL_MUX(2, 44, 2) /* PIO5_12 */
#define XSPI1_DATA8_PIO5_12 IOPCTL_MUX(2, 44, 1) /* PIO5_12 */
#define GPIO5_GPIO13_PIO5_13 IOPCTL_MUX(2, 45, 0) /* PIO5_13 */
#define LP_FLEXCOMM12_P6_PIO5_13 IOPCTL_MUX(2, 45, 2) /* PIO5_13 */
#define XSPI1_DATA9_PIO5_13 IOPCTL_MUX(2, 45, 1) /* PIO5_13 */
#define GPIO5_GPIO14_PIO5_14 IOPCTL_MUX(2, 46, 0) /* PIO5_14 */
#define LP_FLEXCOMM11_P0_PIO5_14 IOPCTL_MUX(2, 46, 2) /* PIO5_14 */
#define XSPI1_DATA10_PIO5_14 IOPCTL_MUX(2, 46, 1) /* PIO5_14 */
#define GPIO5_GPIO15_PIO5_15 IOPCTL_MUX(2, 47, 0) /* PIO5_15 */
#define LP_FLEXCOMM11_P1_PIO5_15 IOPCTL_MUX(2, 47, 2) /* PIO5_15 */
#define XSPI1_DATA11_PIO5_15 IOPCTL_MUX(2, 47, 1) /* PIO5_15 */
#define GPIO5_GPIO16_PIO5_16 IOPCTL_MUX(2, 48, 0) /* PIO5_16 */
#define LP_FLEXCOMM11_P2_PIO5_16 IOPCTL_MUX(2, 48, 2) /* PIO5_16 */
#define XSPI1_DQS_A_1_PIO5_16 IOPCTL_MUX(2, 48, 1) /* PIO5_16 */
#define GPIO5_GPIO17_PIO5_17 IOPCTL_MUX(2, 49, 0) /* PIO5_17 */
#define LP_FLEXCOMM11_P3_PIO5_17 IOPCTL_MUX(2, 49, 2) /* PIO5_17 */
#define XSPI1_DATA12_PIO5_17 IOPCTL_MUX(2, 49, 1) /* PIO5_17 */
#define GPIO5_GPIO18_PIO5_18 IOPCTL_MUX(2, 50, 0) /* PIO5_18 */
#define LP_FLEXCOMM11_P4_PIO5_18 IOPCTL_MUX(2, 50, 2) /* PIO5_18 */
#define XSPI1_DATA13_PIO5_18 IOPCTL_MUX(2, 50, 1) /* PIO5_18 */
#define GPIO5_GPIO19_PIO5_19 IOPCTL_MUX(2, 51, 0) /* PIO5_19 */
#define LP_FLEXCOMM11_P5_PIO5_19 IOPCTL_MUX(2, 51, 2) /* PIO5_19 */
#define XSPI1_DATA14_PIO5_19 IOPCTL_MUX(2, 51, 1) /* PIO5_19 */
#define GPIO5_GPIO20_PIO5_20 IOPCTL_MUX(2, 52, 0) /* PIO5_20 */
#define LP_FLEXCOMM11_P6_PIO5_20 IOPCTL_MUX(2, 52, 2) /* PIO5_20 */
#define XSPI1_DATA15_PIO5_20 IOPCTL_MUX(2, 52, 1) /* PIO5_20 */
#define GPIO6_GPIO0_PIO6_0 IOPCTL_MUX(2, 64, 0) /* PIO6_0 */
#define LP_FLEXCOMM7_P2_PIO6_0 IOPCTL_MUX(2, 64, 2) /* PIO6_0 */
#define XSPI0_SCK_A_N_PIO6_0 IOPCTL_MUX(2, 64, 1) /* PIO6_0 */
#define GPIO6_GPIO1_PIO6_1 IOPCTL_MUX(2, 65, 0) /* PIO6_1 */
#define LP_FLEXCOMM10_P0_PIO6_1 IOPCTL_MUX(2, 65, 2) /* PIO6_1 */
#define XSPI0_SCK_A_PIO6_1 IOPCTL_MUX(2, 65, 1) /* PIO6_1 */
#define GPIO6_GPIO2_PIO6_2 IOPCTL_MUX(2, 66, 0) /* PIO6_2 */
#define LP_FLEXCOMM10_P1_PIO6_2 IOPCTL_MUX(2, 66, 2) /* PIO6_2 */
#define XSPI0_PCS_A_0_PIO6_2 IOPCTL_MUX(2, 66, 1) /* PIO6_2 */
#define GPIO6_GPIO3_PIO6_3 IOPCTL_MUX(2, 67, 0) /* PIO6_3 */
#define LP_FLEXCOMM10_P2_PIO6_3 IOPCTL_MUX(2, 67, 2) /* PIO6_3 */
#define XSPI0_DATA0_PIO6_3 IOPCTL_MUX(2, 67, 1) /* PIO6_3 */
#define GPIO6_GPIO4_PIO6_4 IOPCTL_MUX(2, 68, 0) /* PIO6_4 */
#define LP_FLEXCOMM10_P3_PIO6_4 IOPCTL_MUX(2, 68, 2) /* PIO6_4 */
#define XSPI0_DATA1_PIO6_4 IOPCTL_MUX(2, 68, 1) /* PIO6_4 */
#define GPIO6_GPIO5_PIO6_5 IOPCTL_MUX(2, 69, 0) /* PIO6_5 */
#define LP_FLEXCOMM10_P4_PIO6_5 IOPCTL_MUX(2, 69, 2) /* PIO6_5 */
#define XSPI0_DATA2_PIO6_5 IOPCTL_MUX(2, 69, 1) /* PIO6_5 */
#define GPIO6_GPIO6_PIO6_6 IOPCTL_MUX(2, 70, 0) /* PIO6_6 */
#define LP_FLEXCOMM10_P5_PIO6_6 IOPCTL_MUX(2, 70, 2) /* PIO6_6 */
#define XSPI0_DATA3_PIO6_6 IOPCTL_MUX(2, 70, 1) /* PIO6_6 */
#define GPIO6_GPIO7_PIO6_7 IOPCTL_MUX(2, 71, 0) /* PIO6_7 */
#define LP_FLEXCOMM10_P6_PIO6_7 IOPCTL_MUX(2, 71, 2) /* PIO6_7 */
#define XSPI0_DQS_A_0_PIO6_7 IOPCTL_MUX(2, 71, 1) /* PIO6_7 */
#define GPIO6_GPIO8_PIO6_8 IOPCTL_MUX(2, 72, 0) /* PIO6_8 */
#define LP_FLEXCOMM11_P2_PIO6_8 IOPCTL_MUX(2, 72, 3) /* PIO6_8 */
#define LP_FLEXCOMM13_P0_PIO6_8 IOPCTL_MUX(2, 72, 2) /* PIO6_8 */
#define XSPI0_DATA4_PIO6_8 IOPCTL_MUX(2, 72, 1) /* PIO6_8 */
#define GPIO6_GPIO9_PIO6_9 IOPCTL_MUX(2, 73, 0) /* PIO6_9 */
#define LP_FLEXCOMM11_P3_PIO6_9 IOPCTL_MUX(2, 73, 3) /* PIO6_9 */
#define LP_FLEXCOMM13_P1_PIO6_9 IOPCTL_MUX(2, 73, 2) /* PIO6_9 */
#define XSPI0_DATA5_PIO6_9 IOPCTL_MUX(2, 73, 1) /* PIO6_9 */
#define GPIO6_GPIO10_PIO6_10 IOPCTL_MUX(2, 74, 0) /* PIO6_10 */
#define LP_FLEXCOMM11_P0_PIO6_10 IOPCTL_MUX(2, 74, 3) /* PIO6_10 */
#define LP_FLEXCOMM13_P2_PIO6_10 IOPCTL_MUX(2, 74, 2) /* PIO6_10 */
#define XSPI0_DATA6_PIO6_10 IOPCTL_MUX(2, 74, 1) /* PIO6_10 */
#define GPIO6_GPIO11_PIO6_11 IOPCTL_MUX(2, 75, 0) /* PIO6_11 */
#define LP_FLEXCOMM11_P1_PIO6_11 IOPCTL_MUX(2, 75, 3) /* PIO6_11 */
#define LP_FLEXCOMM13_P3_PIO6_11 IOPCTL_MUX(2, 75, 2) /* PIO6_11 */
#define XSPI0_DATA7_PIO6_11 IOPCTL_MUX(2, 75, 1) /* PIO6_11 */
#define GPIO6_GPIO12_PIO6_12 IOPCTL_MUX(2, 76, 0) /* PIO6_12 */
#define XSPI0_PCS_A_1_PIO6_12 IOPCTL_MUX(2, 76, 1) /* PIO6_12 */
#define GPIO7_GPIO0_PIO7_0 IOPCTL_MUX(2, 96, 0) /* PIO7_0 */
#define LP_FLEXCOMM3_P4_PIO7_0 IOPCTL_MUX(2, 96, 2) /* PIO7_0 */
#define LP_FLEXCOMM7_P6_PIO7_0 IOPCTL_MUX(2, 96, 3) /* PIO7_0 */
#define SDHC0_CLK_PIO7_0 IOPCTL_MUX(2, 96, 1) /* PIO7_0 */
#define GPIO7_GPIO1_PIO7_1 IOPCTL_MUX(2, 97, 0) /* PIO7_1 */
#define LP_FLEXCOMM3_P5_PIO7_1 IOPCTL_MUX(2, 97, 2) /* PIO7_1 */
#define LP_FLEXCOMM7_P5_PIO7_1 IOPCTL_MUX(2, 97, 3) /* PIO7_1 */
#define SDHC0_CMD_PIO7_1 IOPCTL_MUX(2, 97, 1) /* PIO7_1 */
#define GPIO7_GPIO2_PIO7_2 IOPCTL_MUX(2, 98, 0) /* PIO7_2 */
#define LP_FLEXCOMM12_P0_PIO7_2 IOPCTL_MUX(2, 98, 2) /* PIO7_2 */
#define USDHC0_USDHC_DATA4_PIO7_2 IOPCTL_MUX(2, 98, 1) /* PIO7_2 */
#define GPIO7_GPIO3_PIO7_3 IOPCTL_MUX(2, 99, 0) /* PIO7_3 */
#define LP_FLEXCOMM12_P1_PIO7_3 IOPCTL_MUX(2, 99, 2) /* PIO7_3 */
#define USDHC0_USDHC_DATA5_PIO7_3 IOPCTL_MUX(2, 99, 1) /* PIO7_3 */
#define GPIO7_GPIO4_PIO7_4 IOPCTL_MUX(2, 100, 0) /* PIO7_4 */
#define LP_FLEXCOMM12_P2_PIO7_4 IOPCTL_MUX(2, 100, 2) /* PIO7_4 */
#define USDHC0_USDHC_DATA6_PIO7_4 IOPCTL_MUX(2, 100, 1) /* PIO7_4 */
#define GPIO7_GPIO5_PIO7_5 IOPCTL_MUX(2, 101, 0) /* PIO7_5 */
#define LP_FLEXCOMM12_P3_PIO7_5 IOPCTL_MUX(2, 101, 2) /* PIO7_5 */
#define USDHC0_USDHC_DATA7_PIO7_5 IOPCTL_MUX(2, 101, 1) /* PIO7_5 */
#define GPIO7_GPIO6_PIO7_6 IOPCTL_MUX(2, 102, 0) /* PIO7_6 */
#define LP_FLEXCOMM12_P4_PIO7_6 IOPCTL_MUX(2, 102, 2) /* PIO7_6 */
#define USDHC0_USDHC_DATA0_PIO7_6 IOPCTL_MUX(2, 102, 1) /* PIO7_6 */
#define GPIO7_GPIO7_PIO7_7 IOPCTL_MUX(2, 103, 0) /* PIO7_7 */
#define LP_FLEXCOMM12_P5_PIO7_7 IOPCTL_MUX(2, 103, 2) /* PIO7_7 */
#define USDHC0_USDHC_DATA1_PIO7_7 IOPCTL_MUX(2, 103, 1) /* PIO7_7 */
#define GPIO7_GPIO8_PIO7_8 IOPCTL_MUX(2, 104, 0) /* PIO7_8 */
#define LP_FLEXCOMM12_P6_PIO7_8 IOPCTL_MUX(2, 104, 2) /* PIO7_8 */
#define LP_FLEXCOMM7_P3_PIO7_8 IOPCTL_MUX(2, 104, 3) /* PIO7_8 */
#define USDHC0_USDHC_DATA2_PIO7_8 IOPCTL_MUX(2, 104, 1) /* PIO7_8 */
#define GPIO7_GPIO9_PIO7_9 IOPCTL_MUX(2, 105, 0) /* PIO7_9 */
#define LP_FLEXCOMM3_P6_PIO7_9 IOPCTL_MUX(2, 105, 2) /* PIO7_9 */
#define LP_FLEXCOMM7_P4_PIO7_9 IOPCTL_MUX(2, 105, 3) /* PIO7_9 */
#define USDHC0_USDHC_DATA3_PIO7_9 IOPCTL_MUX(2, 105, 1) /* PIO7_9 */
#define GPIO7_GPIO10_PIO7_10 IOPCTL_MUX(2, 106, 0) /* PIO7_10 */
#define LP_FLEXCOMM1_P0_PIO7_10 IOPCTL_MUX(2, 106, 2) /* PIO7_10 */
#define SDHC0_DS_PIO7_10 IOPCTL_MUX(2, 106, 5) /* PIO7_10 */
#define SDHC0_WR_PRT_PIO7_10 IOPCTL_MUX(2, 106, 1) /* PIO7_10 */
#define GPIO7_GPIO11_PIO7_11 IOPCTL_MUX(2, 107, 0) /* PIO7_11 */
#define LP_FLEXCOMM1_P1_PIO7_11 IOPCTL_MUX(2, 107, 2) /* PIO7_11 */
#define SDHC0_CARD_DET_N_PIO7_11 IOPCTL_MUX(2, 107, 1) /* PIO7_11 */
#define GPIO7_GPIO12_PIO7_12 IOPCTL_MUX(2, 108, 0) /* PIO7_12 */
#define LP_FLEXCOMM1_P2_PIO7_12 IOPCTL_MUX(2, 108, 2) /* PIO7_12 */
#define SDHC0_RESET_N_PIO7_12 IOPCTL_MUX(2, 108, 1) /* PIO7_12 */
#define GPIO7_GPIO13_PIO7_13 IOPCTL_MUX(2, 109, 0) /* PIO7_13 */
#define LP_FLEXCOMM1_P3_PIO7_13 IOPCTL_MUX(2, 109, 2) /* PIO7_13 */
#define USDHC1_USDHC_DATA4_PIO7_13 IOPCTL_MUX(2, 109, 1) /* PIO7_13 */
#define GPIO7_GPIO14_PIO7_14 IOPCTL_MUX(2, 110, 0) /* PIO7_14 */
#define LP_FLEXCOMM7_P0_PIO7_14 IOPCTL_MUX(2, 110, 2) /* PIO7_14 */
#define USDHC1_USDHC_DATA5_PIO7_14 IOPCTL_MUX(2, 110, 1) /* PIO7_14 */
#define GPIO7_GPIO15_PIO7_15 IOPCTL_MUX(2, 111, 0) /* PIO7_15 */
#define LP_FLEXCOMM7_P1_PIO7_15 IOPCTL_MUX(2, 111, 2) /* PIO7_15 */
#define USDHC1_USDHC_DATA6_PIO7_15 IOPCTL_MUX(2, 111, 1) /* PIO7_15 */
#define GPIO7_GPIO16_PIO7_16 IOPCTL_MUX(2, 112, 0) /* PIO7_16 */
#define LP_FLEXCOMM7_P2_PIO7_16 IOPCTL_MUX(2, 112, 2) /* PIO7_16 */
#define USDHC1_USDHC_DATA7_PIO7_16 IOPCTL_MUX(2, 112, 1) /* PIO7_16 */
#define GPIO7_GPIO17_PIO7_17 IOPCTL_MUX(2, 113, 0) /* PIO7_17 */
#define LP_FLEXCOMM2_P0_PIO7_17 IOPCTL_MUX(2, 113, 2) /* PIO7_17 */
#define SDHC1_CLK_PIO7_17 IOPCTL_MUX(2, 113, 1) /* PIO7_17 */
#define GPIO7_GPIO18_PIO7_18 IOPCTL_MUX(2, 114, 0) /* PIO7_18 */
#define LP_FLEXCOMM2_P1_PIO7_18 IOPCTL_MUX(2, 114, 2) /* PIO7_18 */
#define SDHC1_CMD_PIO7_18 IOPCTL_MUX(2, 114, 1) /* PIO7_18 */
#define GPIO7_GPIO19_PIO7_19 IOPCTL_MUX(2, 115, 0) /* PIO7_19 */
#define LP_FLEXCOMM1_P4_PIO7_19 IOPCTL_MUX(2, 115, 2) /* PIO7_19 */
#define LP_FLEXCOMM7_P3_PIO7_19 IOPCTL_MUX(2, 115, 3) /* PIO7_19 */
#define USDHC1_USDHC_DATA0_PIO7_19 IOPCTL_MUX(2, 115, 1) /* PIO7_19 */
#define GPIO7_GPIO20_PIO7_20 IOPCTL_MUX(2, 116, 0) /* PIO7_20 */
#define LP_FLEXCOMM1_P5_PIO7_20 IOPCTL_MUX(2, 116, 2) /* PIO7_20 */
#define LP_FLEXCOMM2_P4_PIO7_20 IOPCTL_MUX(2, 116, 3) /* PIO7_20 */
#define USDHC1_USDHC_DATA1_PIO7_20 IOPCTL_MUX(2, 116, 1) /* PIO7_20 */
#define GPIO7_GPIO21_PIO7_21 IOPCTL_MUX(2, 117, 0) /* PIO7_21 */
#define LP_FLEXCOMM1_P6_PIO7_21 IOPCTL_MUX(2, 117, 2) /* PIO7_21 */
#define LP_FLEXCOMM2_P5_PIO7_21 IOPCTL_MUX(2, 117, 3) /* PIO7_21 */
#define USDHC1_USDHC_DATA2_PIO7_21 IOPCTL_MUX(2, 117, 1) /* PIO7_21 */
#define GPIO7_GPIO22_PIO7_22 IOPCTL_MUX(2, 118, 0) /* PIO7_22 */
#define LP_FLEXCOMM2_P2_PIO7_22 IOPCTL_MUX(2, 118, 2) /* PIO7_22 */
#define USDHC1_USDHC_DATA3_PIO7_22 IOPCTL_MUX(2, 118, 1) /* PIO7_22 */
#define GPIO7_GPIO23_PIO7_23 IOPCTL_MUX(2, 119, 0) /* PIO7_23 */
#define LP_FLEXCOMM2_P3_PIO7_23 IOPCTL_MUX(2, 119, 2) /* PIO7_23 */
#define SDHC1_DS_PIO7_23 IOPCTL_MUX(2, 119, 5) /* PIO7_23 */
#define SDHC1_WR_PRT_PIO7_23 IOPCTL_MUX(2, 119, 1) /* PIO7_23 */
#define GPIO7_GPIO24_PIO7_24 IOPCTL_MUX(2, 120, 0) /* PIO7_24 */
#define LP_FLEXCOMM13_P4_PIO7_24 IOPCTL_MUX(2, 120, 2) /* PIO7_24 */
#define SDHC1_CARD_DET_N_PIO7_24 IOPCTL_MUX(2, 120, 1) /* PIO7_24 */
#define GPIO7_GPIO25_PIO7_25 IOPCTL_MUX(2, 121, 0) /* PIO7_25 */
#define LP_FLEXCOMM13_P5_PIO7_25 IOPCTL_MUX(2, 121, 2) /* PIO7_25 */
#define LP_FLEXCOMM2_P6_PIO7_25 IOPCTL_MUX(2, 121, 3) /* PIO7_25 */
#define SDHC1_RESET_N_PIO7_25 IOPCTL_MUX(2, 121, 1) /* PIO7_25 */
#define CTIMER5_CAPTURE0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER5_CAPTURE1_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER5_CAPTURE2_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER5_CAPTURE3_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE1_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE2_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE3_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE1_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE2_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE3_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define CTIMER_S_INP0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */
#define GPIO8_GPIO0_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */
#define JTAG_TCK_PIO8_0 IOPCTL_MUX(1, 0, 5) /* PIO8_0 */
#define LP_FLEXCOMM17_P5_PIO8_0 IOPCTL_MUX(1, 0, 1) /* PIO8_0 */
#define PINT1_PINT0_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */
#define PINT1_PINT1_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */
#define PINT1_PINT2_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */
#define PINT1_PINT3_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */
#define SWD_CLK_PIO8_0 IOPCTL_MUX(1, 0, 5) /* PIO8_0 */
#define CTIMER5_MATCH0_PIO8_1 IOPCTL_MUX(1, 1, 2) /* PIO8_1 */
#define GPIO8_GPIO1_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */
#define JTAG_TMS_PIO8_1 IOPCTL_MUX(1, 1, 5) /* PIO8_1 */
#define LP_FLEXCOMM17_P6_PIO8_1 IOPCTL_MUX(1, 1, 1) /* PIO8_1 */
#define PINT1_PINT0_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */
#define PINT1_PINT1_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */
#define PINT1_PINT2_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */
#define PINT1_PINT3_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */
#define SWD_DIO_PIO8_1 IOPCTL_MUX(1, 1, 5) /* PIO8_1 */
#define CTIMER5_MATCH1_PIO8_2 IOPCTL_MUX(1, 2, 2) /* PIO8_2 */
#define GPIO8_GPIO2_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */
#define JTAG_TDI_PIO8_2 IOPCTL_MUX(1, 2, 5) /* PIO8_2 */
#define LP_FLEXCOMM17_P2_PIO8_2 IOPCTL_MUX(1, 2, 1) /* PIO8_2 */
#define PINT1_PINT0_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */
#define PINT1_PINT1_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */
#define PINT1_PINT2_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */
#define PINT1_PINT3_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */
#define CTIMER5_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER5_CAPTURE1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER5_CAPTURE2_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER5_CAPTURE3_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE2_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE3_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE2_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE3_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define CTIMER_S_INP1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */
#define GPIO8_GPIO3_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */
#define JTAG_TDO_PIO8_3 IOPCTL_MUX(1, 3, 5) /* PIO8_3 */
#define LP_FLEXCOMM17_P3_PIO8_3 IOPCTL_MUX(1, 3, 1) /* PIO8_3 */
#define PINT1_PINT0_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */
#define PINT1_PINT1_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */
#define PINT1_PINT2_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */
#define PINT1_PINT3_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */
#define SWD_OUT_PIO8_3 IOPCTL_MUX(1, 3, 5) /* PIO8_3 */
#define UTICK1_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 3) /* PIO8_3 */
#define CLKCTL0_MCLK_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define CTIMER5_MATCH2_PIO8_4 IOPCTL_MUX(1, 4, 2) /* PIO8_4 */
#define GPIO8_GPIO4_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define JTAG_TRSTN_PIO8_4 IOPCTL_MUX(1, 4, 5) /* PIO8_4 */
#define LP_FLEXCOMM17_P4_PIO8_4 IOPCTL_MUX(1, 4, 1) /* PIO8_4 */
#define PINT1_PINT0_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
#define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE3_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER5_MATCH3_PIO8_5 IOPCTL_MUX(1, 5, 2) /* PIO8_5 */
#define CTIMER6_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE3_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE3_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define CTIMER_S_INP0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
#define GPIO8_GPIO5_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */
#define LP_FLEXCOMM17_P0_PIO8_5 IOPCTL_MUX(1, 5, 1) /* PIO8_5 */
#define PINT1_PINT0_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */
#define PINT1_PINT1_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */
#define PINT1_PINT2_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */
#define PINT1_PINT3_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */
#define CMP0_OUT_PIO8_6 IOPCTL_MUX(1, 6, 4) /* PIO8_6 */
#define CTIMER6_MATCH0_PIO8_6 IOPCTL_MUX(1, 6, 2) /* PIO8_6 */
#define GPIO8_GPIO6_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */
#define LP_FLEXCOMM17_P1_PIO8_6 IOPCTL_MUX(1, 6, 1) /* PIO8_6 */
#define PINT1_PINT0_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */
#define PINT1_PINT1_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */
#define PINT1_PINT2_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */
#define PINT1_PINT3_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */
#define CTIMER6_MATCH1_PIO8_7 IOPCTL_MUX(1, 7, 2) /* PIO8_7 */
#define GPIO8_GPIO7_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */
#define LP_FLEXCOMM18_P0_PIO8_7 IOPCTL_MUX(1, 7, 1) /* PIO8_7 */
#define PINT1_PINT0_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */
#define PINT1_PINT1_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */
#define PINT1_PINT2_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */
#define PINT1_PINT3_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */
#define CTIMER5_CAPTURE0_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER5_CAPTURE1_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER5_CAPTURE2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER5_CAPTURE3_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE0_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE1_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE3_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE0_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE1_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE3_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define CTIMER_S_INP2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */
#define GPIO8_GPIO8_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */
#define LP_FLEXCOMM18_P1_PIO8_8 IOPCTL_MUX(1, 8, 1) /* PIO8_8 */
#define PINT1_PINT0_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */
#define PINT1_PINT1_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */
#define PINT1_PINT2_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */
#define PINT1_PINT3_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */
#define CTIMER6_MATCH2_PIO8_9 IOPCTL_MUX(1, 9, 2) /* PIO8_9 */
#define GPIO8_GPIO9_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */
#define LP_FLEXCOMM18_P2_PIO8_9 IOPCTL_MUX(1, 9, 1) /* PIO8_9 */
#define PINT1_PINT0_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */
#define PINT1_PINT1_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */
#define PINT1_PINT2_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */
#define PINT1_PINT3_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */
#define CTIMER5_CAPTURE0_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER5_CAPTURE1_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER5_CAPTURE2_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER5_CAPTURE3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE0_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE1_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE2_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE0_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE1_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE2_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define CTIMER_S_INP3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */
#define GPIO8_GPIO10_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */
#define LP_FLEXCOMM18_P3_PIO8_10 IOPCTL_MUX(1, 10, 1) /* PIO8_10 */
#define PINT1_PINT0_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */
#define PINT1_PINT1_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */
#define PINT1_PINT2_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */
#define PINT1_PINT3_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */
#define CTIMER6_MATCH3_PIO8_11 IOPCTL_MUX(1, 11, 2) /* PIO8_11 */
#define GPIO8_GPIO11_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */
#define LP_FLEXCOMM17_P4_PIO8_11 IOPCTL_MUX(1, 11, 4) /* PIO8_11 */
#define LP_FLEXCOMM18_P4_PIO8_11 IOPCTL_MUX(1, 11, 1) /* PIO8_11 */
#define PINT1_PINT0_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */
#define PINT1_PINT1_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */
#define PINT1_PINT2_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */
#define PINT1_PINT3_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */
#define UTICK1_CAPTURE1_PIO8_11 IOPCTL_MUX(1, 11, 3) /* PIO8_11 */
#define CTIMER5_CAPTURE0_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER5_CAPTURE1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER5_CAPTURE2_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER5_CAPTURE3_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE0_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE2_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE3_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE0_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE2_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE3_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define CTIMER7_MATCH0_PIO8_12 IOPCTL_MUX(1, 12, 2) /* PIO8_12 */
#define CTIMER_S_INP1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */
#define GPIO8_GPIO12_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */
#define LP_FLEXCOMM17_P2_PIO8_12 IOPCTL_MUX(1, 12, 4) /* PIO8_12 */
#define LP_FLEXCOMM18_P5_PIO8_12 IOPCTL_MUX(1, 12, 1) /* PIO8_12 */
#define PINT1_PINT0_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */
#define PINT1_PINT1_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */
#define PINT1_PINT2_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */
#define PINT1_PINT3_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */
#define CTIMER5_CAPTURE0_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER5_CAPTURE1_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER5_CAPTURE2_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER5_CAPTURE3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE0_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE1_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE2_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE0_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE1_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE2_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define CTIMER7_MATCH1_PIO8_13 IOPCTL_MUX(1, 13, 2) /* PIO8_13 */
#define CTIMER_S_INP3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */
#define GPIO8_GPIO13_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */
#define LP_FLEXCOMM17_P3_PIO8_13 IOPCTL_MUX(1, 13, 4) /* PIO8_13 */
#define LP_FLEXCOMM18_P6_PIO8_13 IOPCTL_MUX(1, 13, 1) /* PIO8_13 */
#define PINT1_PINT0_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */
#define PINT1_PINT1_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */
#define PINT1_PINT2_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */
#define PINT1_PINT3_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */
#define CTIMER7_MATCH2_PIO8_14 IOPCTL_MUX(1, 14, 2) /* PIO8_14 */
#define GPIO8_GPIO14_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */
#define I3C2_SDA_PIO8_14 IOPCTL_MUX(1, 14, 4) /* PIO8_14 */
#define LP_FLEXCOMM19_P0_PIO8_14 IOPCTL_MUX(1, 14, 1) /* PIO8_14 */
#define PINT1_PINT0_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */
#define PINT1_PINT1_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */
#define PINT1_PINT2_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */
#define PINT1_PINT3_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */
#define SAI3_TX_SYNC_PIO8_14 IOPCTL_MUX(1, 14, 3) /* PIO8_14 */
#define CTIMER7_MATCH3_PIO8_15 IOPCTL_MUX(1, 15, 2) /* PIO8_15 */
#define GPIO8_GPIO15_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */
#define I3C2_SCL_PIO8_15 IOPCTL_MUX(1, 15, 4) /* PIO8_15 */
#define LP_FLEXCOMM19_P1_PIO8_15 IOPCTL_MUX(1, 15, 1) /* PIO8_15 */
#define PINT1_PINT0_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */
#define PINT1_PINT1_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */
#define PINT1_PINT2_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */
#define PINT1_PINT3_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */
#define SAI3_TX_BCLK_PIO8_15 IOPCTL_MUX(1, 15, 3) /* PIO8_15 */
#define CTIMER5_CAPTURE0_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER5_CAPTURE1_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER5_CAPTURE2_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER5_CAPTURE3_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE0_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE1_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE2_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE3_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE0_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE1_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE2_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE3_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define CTIMER_S_INP4_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */
#define GPIO8_GPIO16_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */
#define I3C2_PUR_PIO8_16 IOPCTL_MUX(1, 16, 4) /* PIO8_16 */
#define LP_FLEXCOMM19_P2_PIO8_16 IOPCTL_MUX(1, 16, 1) /* PIO8_16 */
#define PINT1_PINT0_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */
#define PINT1_PINT1_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */
#define PINT1_PINT2_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */
#define PINT1_PINT3_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */
#define SAI3_TX_DATA0_PIO8_16 IOPCTL_MUX(1, 16, 3) /* PIO8_16 */
#define CTIMER5_CAPTURE0_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER5_CAPTURE1_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER5_CAPTURE2_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER5_CAPTURE3_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE0_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE1_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE2_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE3_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE0_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE1_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE2_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE3_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define CTIMER_S_INP5_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */
#define GPIO8_GPIO17_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */
#define LP_FLEXCOMM19_P3_PIO8_17 IOPCTL_MUX(1, 17, 1) /* PIO8_17 */
#define PINT1_PINT0_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */
#define PINT1_PINT1_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */
#define PINT1_PINT2_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */
#define PINT1_PINT3_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */
#define SAI3_RX_SYNC_PIO8_17 IOPCTL_MUX(1, 17, 3) /* PIO8_17 */
#define CTIMER5_CAPTURE0_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER5_CAPTURE1_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER5_CAPTURE2_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER5_CAPTURE3_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER5_MATCH0_PIO8_18 IOPCTL_MUX(1, 18, 2) /* PIO8_18 */
#define CTIMER6_CAPTURE0_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE1_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE2_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE3_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE0_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE1_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE2_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE3_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define CTIMER_S_INP4_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */
#define GPIO8_GPIO18_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */
#define LP_FLEXCOMM19_P4_PIO8_18 IOPCTL_MUX(1, 18, 1) /* PIO8_18 */
#define PINT1_PINT0_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */
#define PINT1_PINT1_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */
#define PINT1_PINT2_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */
#define PINT1_PINT3_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */
#define CMP0_OUT_PIO8_19 IOPCTL_MUX(1, 19, 4) /* PIO8_19 */
#define CTIMER5_CAPTURE0_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER5_CAPTURE1_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER5_CAPTURE2_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER5_CAPTURE3_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER5_MATCH1_PIO8_19 IOPCTL_MUX(1, 19, 2) /* PIO8_19 */
#define CTIMER6_CAPTURE0_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE1_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE2_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE3_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE0_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE1_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE2_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE3_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define CTIMER_S_INP6_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */
#define GPIO8_GPIO19_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */
#define LP_FLEXCOMM19_P5_PIO8_19 IOPCTL_MUX(1, 19, 1) /* PIO8_19 */
#define PINT1_PINT0_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */
#define PINT1_PINT1_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */
#define PINT1_PINT2_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */
#define PINT1_PINT3_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */
#define CTIMER5_CAPTURE0_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER5_CAPTURE1_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER5_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER5_CAPTURE3_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE0_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE1_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE3_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE0_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE1_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE3_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define CTIMER_S_INP7_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */
#define GPIO8_GPIO20_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */
#define I3C3_PUR_PIO8_20 IOPCTL_MUX(1, 20, 4) /* PIO8_20 */
#define LP_FLEXCOMM19_P6_PIO8_20 IOPCTL_MUX(1, 20, 1) /* PIO8_20 */
#define PINT1_PINT0_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */
#define PINT1_PINT1_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */
#define PINT1_PINT2_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */
#define PINT1_PINT3_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */
#define UTICK1_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 3) /* PIO8_20 */
#define CTIMER5_MATCH0_PIO8_21 IOPCTL_MUX(1, 21, 2) /* PIO8_21 */
#define GPIO8_GPIO21_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */
#define I3C3_SDA_PIO8_21 IOPCTL_MUX(1, 21, 4) /* PIO8_21 */
#define LP_FLEXCOMM20_P3_PIO8_21 IOPCTL_MUX(1, 21, 1) /* PIO8_21 */
#define LP_FLEXCOMM3_P0_PIO8_21 IOPCTL_MUX(1, 21, 3) /* PIO8_21 */
#define PINT1_PINT0_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */
#define PINT1_PINT1_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */
#define PINT1_PINT2_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */
#define PINT1_PINT3_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */
#define CTIMER5_MATCH1_PIO8_22 IOPCTL_MUX(1, 22, 2) /* PIO8_22 */
#define GPIO8_GPIO22_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */
#define I3C3_SCL_PIO8_22 IOPCTL_MUX(1, 22, 4) /* PIO8_22 */
#define LP_FLEXCOMM20_P4_PIO8_22 IOPCTL_MUX(1, 22, 1) /* PIO8_22 */
#define LP_FLEXCOMM3_P1_PIO8_22 IOPCTL_MUX(1, 22, 3) /* PIO8_22 */
#define PINT1_PINT0_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */
#define PINT1_PINT1_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */
#define PINT1_PINT2_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */
#define PINT1_PINT3_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */
#define CTIMER5_MATCH2_PIO8_23 IOPCTL_MUX(1, 23, 2) /* PIO8_23 */
#define GPIO8_GPIO23_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */
#define LP_FLEXCOMM19_P0_PIO8_23 IOPCTL_MUX(1, 23, 3) /* PIO8_23 */
#define PINT1_PINT0_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */
#define PINT1_PINT1_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */
#define PINT1_PINT2_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */
#define PINT1_PINT3_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */
#define SAI3_RX_BCLK_PIO8_23 IOPCTL_MUX(1, 23, 1) /* PIO8_23 */
#define CTIMER5_MATCH3_PIO8_24 IOPCTL_MUX(1, 24, 2) /* PIO8_24 */
#define GPIO8_GPIO24_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */
#define LP_FLEXCOMM19_P1_PIO8_24 IOPCTL_MUX(1, 24, 3) /* PIO8_24 */
#define PINT1_PINT0_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */
#define PINT1_PINT1_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */
#define PINT1_PINT2_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */
#define PINT1_PINT3_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */
#define SAI3_RX_DATA0_PIO8_24 IOPCTL_MUX(1, 24, 1) /* PIO8_24 */
#define CTIMER6_MATCH0_PIO8_25 IOPCTL_MUX(1, 25, 2) /* PIO8_25 */
#define GPIO8_GPIO25_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */
#define LP_FLEXCOMM19_P2_PIO8_25 IOPCTL_MUX(1, 25, 3) /* PIO8_25 */
#define PINT1_PINT0_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */
#define PINT1_PINT1_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */
#define PINT1_PINT2_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */
#define PINT1_PINT3_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */
#define SAI3_RX_SYNC_PIO8_25 IOPCTL_MUX(1, 25, 1) /* PIO8_25 */
#define CTIMER6_MATCH1_PIO8_26 IOPCTL_MUX(1, 26, 2) /* PIO8_26 */
#define GPIO8_GPIO26_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */
#define LP_FLEXCOMM19_P3_PIO8_26 IOPCTL_MUX(1, 26, 3) /* PIO8_26 */
#define PINT1_PINT0_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */
#define PINT1_PINT1_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */
#define PINT1_PINT2_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */
#define PINT1_PINT3_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */
#define SAI3_TX_BCLK_PIO8_26 IOPCTL_MUX(1, 26, 1) /* PIO8_26 */
#define CTIMER6_MATCH2_PIO8_27 IOPCTL_MUX(1, 27, 2) /* PIO8_27 */
#define GPIO8_GPIO27_PIO8_27 IOPCTL_MUX(1, 27, 0) /* PIO8_27 */
#define LP_FLEXCOMM19_P4_PIO8_27 IOPCTL_MUX(1, 27, 3) /* PIO8_27 */
#define PINT1_PINT0_PIO8_27 IOPCTL_MUX(1, 27, 0) /* PIO8_27 */
#define PINT1_PINT1_PIO8_27 IOPCTL_MUX(1, 27, 0) /* PIO8_27 */
#define PINT1_PINT2_PIO8_27 IOPCTL_MUX(1, 27, 0) /* PIO8_27 */
#define PINT1_PINT3_PIO8_27 IOPCTL_MUX(1, 27, 0) /* PIO8_27 */
#define SAI3_TX_DATA0_PIO8_27 IOPCTL_MUX(1, 27, 1) /* PIO8_27 */
#define CTIMER6_MATCH3_PIO8_28 IOPCTL_MUX(1, 28, 2) /* PIO8_28 */
#define GPIO8_GPIO28_PIO8_28 IOPCTL_MUX(1, 28, 0) /* PIO8_28 */
#define LP_FLEXCOMM19_P5_PIO8_28 IOPCTL_MUX(1, 28, 3) /* PIO8_28 */
#define PINT1_PINT0_PIO8_28 IOPCTL_MUX(1, 28, 0) /* PIO8_28 */
#define PINT1_PINT1_PIO8_28 IOPCTL_MUX(1, 28, 0) /* PIO8_28 */
#define PINT1_PINT2_PIO8_28 IOPCTL_MUX(1, 28, 0) /* PIO8_28 */
#define PINT1_PINT3_PIO8_28 IOPCTL_MUX(1, 28, 0) /* PIO8_28 */
#define SAI3_TX_SYNC_PIO8_28 IOPCTL_MUX(1, 28, 1) /* PIO8_28 */
#define CTIMER5_CAPTURE0_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER5_CAPTURE1_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER5_CAPTURE2_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER5_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE0_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE1_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE2_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE0_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE1_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE2_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define CTIMER_S_INP9_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */
#define GPIO8_GPIO30_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */
#define LP_FLEXCOMM20_P0_PIO8_30 IOPCTL_MUX(1, 30, 1) /* PIO8_30 */
#define PINT1_PINT0_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */
#define PINT1_PINT1_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */
#define PINT1_PINT2_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */
#define PINT1_PINT3_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */
#define UTICK1_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 3) /* PIO8_30 */
#define CTIMER7_MATCH0_PIO8_31 IOPCTL_MUX(1, 31, 2) /* PIO8_31 */
#define GPIO8_GPIO31_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */
#define LP_FLEXCOMM20_P1_PIO8_31 IOPCTL_MUX(1, 31, 1) /* PIO8_31 */
#define PINT1_PINT0_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */
#define PINT1_PINT1_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */
#define PINT1_PINT2_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */
#define PINT1_PINT3_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */
#define ADC0_CH0_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define GPIO10_GPIO0_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define PDM_CLK_PIO10_0 IOPCTL_MUX(1, 64, 5) /* PIO10_0 */
#define PINT1_PINT0_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define PINT1_PINT1_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define PINT1_PINT2_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
#define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
#define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
#define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
#define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
#define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
#define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
#define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
#define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define PINT1_PINT3_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
#define ADC0_CH20_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */
#define CMP0_OUT_PIO10_5 IOPCTL_MUX(1, 69, 3) /* PIO10_5 */
#define GPIO10_GPIO5_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */
#define PINT1_PINT0_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */
#define PINT1_PINT1_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */
#define PINT1_PINT2_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */
#define PINT1_PINT3_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */
#define GPIO10_GPIO6_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */
#define PINT1_PINT0_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */
#define PINT1_PINT1_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */
#define PINT1_PINT2_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */
#define PINT1_PINT3_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */
#define SDADC_INP0_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */
#define GPIO10_GPIO7_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */
#define PINT1_PINT0_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */
#define PINT1_PINT1_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */
#define PINT1_PINT2_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */
#define PINT1_PINT3_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */
#define SDADC_INN0_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */
#define ACMP0_IN1_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define GPIO10_GPIO8_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define PDM_CLK_PIO10_8 IOPCTL_MUX(1, 72, 5) /* PIO10_8 */
#define PINT1_PINT0_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define PINT1_PINT1_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define PINT1_PINT2_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
#define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
#define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
#define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
#define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define PINT1_PINT3_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define SDADC_INP1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
#define ADC0_CH22_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define GPIO10_GPIO13_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define PDM_CLK_PIO10_13 IOPCTL_MUX(1, 77, 5) /* PIO10_13 */
#define PINT1_PINT0_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define PINT1_PINT1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define PINT1_PINT2_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define PINT1_PINT3_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
#define ADC0_CH5_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define GPIO10_GPIO14_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PDM_DATA0_1_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
#define PINT1_PINT0_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PINT1_PINT1_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PINT1_PINT2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define PINT1_PINT3_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define SDADC_INP2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
#define ADC0_CH0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define GPIO10_GPIO15_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PDM_DATA2_3_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
#define PINT1_PINT0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PINT1_PINT1_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PINT1_PINT2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define PINT1_PINT3_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define SDADC_INN2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
#define ACMP0_IN3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define GPIO10_GPIO16_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PDM_DATA4_5_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
#define PINT1_PINT0_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PINT1_PINT1_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PINT1_PINT2_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define PINT1_PINT3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define SDADC_INP3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
#define ACMP0_IN4_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define GPIO10_GPIO17_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PDM_DATA6_7_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
#define PINT1_PINT0_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PINT1_PINT1_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PINT1_PINT2_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define PINT1_PINT3_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
#define SDADC_INN3_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */

#endif
