Fitter report for vga_rgb
Fri Jun 23 07:21:29 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Fri Jun 23 07:21:29 2023      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; vga_rgb                                    ;
; Top-level Entity Name           ; main_vga_module                            ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 13,347 / 32,070 ( 42 % )                   ;
; Total registers                 ; 589                                        ;
; Total pins                      ; 39 / 457 ( 9 % )                           ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                      ;
; Total DSP Blocks                ; 87 / 87 ( 100 % )                          ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; in_shift_reg[0] ; Missing drive strength and slew rate ;
; in_shift_reg[1] ; Missing drive strength and slew rate ;
; in_shift_reg[2] ; Missing drive strength and slew rate ;
; in_shift_reg[3] ; Missing drive strength and slew rate ;
; in_shift_reg[4] ; Missing drive strength and slew rate ;
; in_shift_reg[5] ; Missing drive strength and slew rate ;
; in_shift_reg[6] ; Missing drive strength and slew rate ;
; in_shift_reg[7] ; Missing drive strength and slew rate ;
; clock_out_25MHZ ; Missing drive strength and slew rate ;
; h_sync          ; Missing drive strength and slew rate ;
; v_sync          ; Missing drive strength and slew rate ;
; red_8bit[0]     ; Missing drive strength and slew rate ;
; red_8bit[1]     ; Missing drive strength and slew rate ;
; red_8bit[2]     ; Missing drive strength and slew rate ;
; red_8bit[3]     ; Missing drive strength and slew rate ;
; red_8bit[4]     ; Missing drive strength and slew rate ;
; red_8bit[5]     ; Missing drive strength and slew rate ;
; red_8bit[6]     ; Missing drive strength and slew rate ;
; red_8bit[7]     ; Missing drive strength and slew rate ;
; green_8bit[0]   ; Missing drive strength and slew rate ;
; green_8bit[1]   ; Missing drive strength and slew rate ;
; green_8bit[2]   ; Missing drive strength and slew rate ;
; green_8bit[3]   ; Missing drive strength and slew rate ;
; green_8bit[4]   ; Missing drive strength and slew rate ;
; green_8bit[5]   ; Missing drive strength and slew rate ;
; green_8bit[6]   ; Missing drive strength and slew rate ;
; green_8bit[7]   ; Missing drive strength and slew rate ;
; blue_8bit[0]    ; Missing drive strength and slew rate ;
; blue_8bit[1]    ; Missing drive strength and slew rate ;
; blue_8bit[2]    ; Missing drive strength and slew rate ;
; blue_8bit[3]    ; Missing drive strength and slew rate ;
; blue_8bit[4]    ; Missing drive strength and slew rate ;
; blue_8bit[5]    ; Missing drive strength and slew rate ;
; blue_8bit[6]    ; Missing drive strength and slew rate ;
; blue_8bit[7]    ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+
; Node                                                  ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+
; clock_builtin_50MHZ~inputCLKENA0                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                 ;                  ;                       ;
; Mult17~8                                              ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult12~8                                                        ;                  ;                       ;
; Mult27~8                                              ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult57~8                                                        ;                  ;                       ;
; Mult37~8                                              ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult32~8                                                        ;                  ;                       ;
; Mult47~8                                              ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; Mult12~8                                                        ;                  ;                       ;
; c_last_position_lst[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mac                                                       ; AX               ;                       ;
; c_last_position_lst[0]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_last_position_lst[0]~_Duplicate_1                             ; Q                ;                       ;
; c_last_position_lst[0]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                         ; AY               ;                       ;
; c_last_position_lst[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mac                                                       ; AX               ;                       ;
; c_last_position_lst[1]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_last_position_lst[1]~_Duplicate_1                             ; Q                ;                       ;
; c_last_position_lst[1]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                         ; AY               ;                       ;
; c_last_position_lst[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mac                                                       ; AX               ;                       ;
; c_last_position_lst[2]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_last_position_lst[2]~_Duplicate_1                             ; Q                ;                       ;
; c_last_position_lst[2]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                         ; AY               ;                       ;
; c_last_position_lst[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~mac                                                       ; AX               ;                       ;
; c_last_position_lst[3]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_last_position_lst[3]~_Duplicate_1                             ; Q                ;                       ;
; c_last_position_lst[3]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult7~8                                                         ; AY               ;                       ;
; c_last_position_sig[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                         ; AY               ;                       ;
; c_last_position_sig[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                         ; AY               ;                       ;
; c_last_position_sig[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                         ; AY               ;                       ;
; c_last_position_sig[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                         ; AY               ;                       ;
; c_move_count_sig[0]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mac                                                      ; AX               ;                       ;
; c_move_count_sig[0]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[0]~_Duplicate_1                                ; Q                ;                       ;
; c_move_count_sig[0]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~8                                                        ; AY               ;                       ;
; c_move_count_sig[0]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[0]~_Duplicate_2                                ; Q                ;                       ;
; c_move_count_sig[1]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mac                                                      ; AX               ;                       ;
; c_move_count_sig[1]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[1]~_Duplicate_1                                ; Q                ;                       ;
; c_move_count_sig[1]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~8                                                        ; AY               ;                       ;
; c_move_count_sig[1]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[1]~_Duplicate_2                                ; Q                ;                       ;
; c_move_count_sig[2]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mac                                                      ; AX               ;                       ;
; c_move_count_sig[2]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[2]~_Duplicate_1                                ; Q                ;                       ;
; c_move_count_sig[2]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~8                                                        ; AY               ;                       ;
; c_move_count_sig[2]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[2]~_Duplicate_2                                ; Q                ;                       ;
; c_move_count_sig[3]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult20~mac                                                      ; AX               ;                       ;
; c_move_count_sig[3]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[3]~_Duplicate_1                                ; Q                ;                       ;
; c_move_count_sig[3]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult22~8                                                        ; AY               ;                       ;
; c_move_count_sig[3]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_move_count_sig[3]~_Duplicate_2                                ; Q                ;                       ;
; c_win_count_lst[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mac                                                      ; AX               ;                       ;
; c_win_count_lst[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[0]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_lst[0]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~8                                                        ; AY               ;                       ;
; c_win_count_lst[0]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[0]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_lst[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mac                                                      ; AX               ;                       ;
; c_win_count_lst[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[1]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_lst[1]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~8                                                        ; AY               ;                       ;
; c_win_count_lst[1]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[1]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_lst[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mac                                                      ; AX               ;                       ;
; c_win_count_lst[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[2]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_lst[2]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~8                                                        ; AY               ;                       ;
; c_win_count_lst[2]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[2]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_lst[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult15~mac                                                      ; AX               ;                       ;
; c_win_count_lst[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[3]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_lst[3]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult17~8                                                        ; AY               ;                       ;
; c_win_count_lst[3]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_lst[3]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_sig[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult10~mac                                                      ; AX               ;                       ;
; c_win_count_sig[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[0]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_sig[0]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult12~8                                                        ; AY               ;                       ;
; c_win_count_sig[0]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[0]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_sig[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult10~mac                                                      ; AX               ;                       ;
; c_win_count_sig[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[1]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_sig[1]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult12~8                                                        ; AY               ;                       ;
; c_win_count_sig[1]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[1]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_sig[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult10~mac                                                      ; AX               ;                       ;
; c_win_count_sig[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[2]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_sig[2]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult12~8                                                        ; AY               ;                       ;
; c_win_count_sig[2]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[2]~_Duplicate_2                                 ; Q                ;                       ;
; c_win_count_sig[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult10~mac                                                      ; AX               ;                       ;
; c_win_count_sig[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[3]~_Duplicate_1                                 ; Q                ;                       ;
; c_win_count_sig[3]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult12~8                                                        ; AY               ;                       ;
; c_win_count_sig[3]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c_win_count_sig[3]~_Duplicate_2                                 ; Q                ;                       ;
; t_last_position_lst[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult35~mac                                                      ; AX               ;                       ;
; t_last_position_lst[0]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_lst[0]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_lst[0]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult37~8                                                        ; AY               ;                       ;
; t_last_position_lst[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult35~mac                                                      ; AX               ;                       ;
; t_last_position_lst[1]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_lst[1]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_lst[1]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult37~8                                                        ; AY               ;                       ;
; t_last_position_lst[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult35~mac                                                      ; AX               ;                       ;
; t_last_position_lst[2]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_lst[2]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_lst[2]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult37~8                                                        ; AY               ;                       ;
; t_last_position_lst[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult35~mac                                                      ; AX               ;                       ;
; t_last_position_lst[3]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_lst[3]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_lst[3]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult37~8                                                        ; AY               ;                       ;
; t_last_position_sig[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult30~mac                                                      ; AX               ;                       ;
; t_last_position_sig[0]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_sig[0]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_sig[0]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult32~8                                                        ; AY               ;                       ;
; t_last_position_sig[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult30~mac                                                      ; AX               ;                       ;
; t_last_position_sig[1]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_sig[1]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_sig[1]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult32~8                                                        ; AY               ;                       ;
; t_last_position_sig[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult30~mac                                                      ; AX               ;                       ;
; t_last_position_sig[2]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_sig[2]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_sig[2]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult32~8                                                        ; AY               ;                       ;
; t_last_position_sig[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult30~mac                                                      ; AX               ;                       ;
; t_last_position_sig[3]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_last_position_sig[3]~_Duplicate_1                             ; Q                ;                       ;
; t_last_position_sig[3]~_Duplicate_1                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult32~8                                                        ; AY               ;                       ;
; t_move_count_sig[0]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult50~mac                                                      ; AX               ;                       ;
; t_move_count_sig[0]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[0]~_Duplicate_1                                ; Q                ;                       ;
; t_move_count_sig[0]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult52~8                                                        ; AY               ;                       ;
; t_move_count_sig[0]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[0]~_Duplicate_2                                ; Q                ;                       ;
; t_move_count_sig[1]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult50~mac                                                      ; AX               ;                       ;
; t_move_count_sig[1]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[1]~_Duplicate_1                                ; Q                ;                       ;
; t_move_count_sig[1]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult52~8                                                        ; AY               ;                       ;
; t_move_count_sig[1]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[1]~_Duplicate_2                                ; Q                ;                       ;
; t_move_count_sig[2]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult50~mac                                                      ; AX               ;                       ;
; t_move_count_sig[2]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[2]~_Duplicate_1                                ; Q                ;                       ;
; t_move_count_sig[2]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult52~8                                                        ; AY               ;                       ;
; t_move_count_sig[2]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[2]~_Duplicate_2                                ; Q                ;                       ;
; t_move_count_sig[3]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult50~mac                                                      ; AX               ;                       ;
; t_move_count_sig[3]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[3]~_Duplicate_1                                ; Q                ;                       ;
; t_move_count_sig[3]~_Duplicate_1                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult52~8                                                        ; AY               ;                       ;
; t_move_count_sig[3]~_Duplicate_1                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_move_count_sig[3]~_Duplicate_2                                ; Q                ;                       ;
; t_win_count_lst[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult45~mac                                                      ; AX               ;                       ;
; t_win_count_lst[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[0]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_lst[0]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult47~8                                                        ; AY               ;                       ;
; t_win_count_lst[0]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[0]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_lst[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult45~mac                                                      ; AX               ;                       ;
; t_win_count_lst[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[1]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_lst[1]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult47~8                                                        ; AY               ;                       ;
; t_win_count_lst[1]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[1]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_lst[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult45~mac                                                      ; AX               ;                       ;
; t_win_count_lst[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[2]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_lst[2]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult47~8                                                        ; AY               ;                       ;
; t_win_count_lst[2]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[2]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_lst[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult45~mac                                                      ; AX               ;                       ;
; t_win_count_lst[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[3]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_lst[3]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult47~8                                                        ; AY               ;                       ;
; t_win_count_lst[3]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_lst[3]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_sig[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult40~mac                                                      ; AX               ;                       ;
; t_win_count_sig[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[0]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_sig[0]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult42~8                                                        ; AY               ;                       ;
; t_win_count_sig[0]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[0]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_sig[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult40~mac                                                      ; AX               ;                       ;
; t_win_count_sig[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[1]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_sig[1]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult42~8                                                        ; AY               ;                       ;
; t_win_count_sig[1]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[1]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_sig[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult40~mac                                                      ; AX               ;                       ;
; t_win_count_sig[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[2]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_sig[2]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult42~8                                                        ; AY               ;                       ;
; t_win_count_sig[2]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[2]~_Duplicate_2                                 ; Q                ;                       ;
; t_win_count_sig[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult40~mac                                                      ; AX               ;                       ;
; t_win_count_sig[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[3]~_Duplicate_1                                 ; Q                ;                       ;
; t_win_count_sig[3]~_Duplicate_1                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult42~8                                                        ; AY               ;                       ;
; t_win_count_sig[3]~_Duplicate_1                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; t_win_count_sig[3]~_Duplicate_2                                 ; Q                ;                       ;
; c_move_count_sig[0]~_Duplicate_2                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c_move_count_sig[0]~_Duplicate_2DUPLICATE                       ;                  ;                       ;
; c_move_count_sig[1]~_Duplicate_2                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c_move_count_sig[1]~_Duplicate_2DUPLICATE                       ;                  ;                       ;
; c_move_count_sig[2]~_Duplicate_2                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c_move_count_sig[2]~_Duplicate_2DUPLICATE                       ;                  ;                       ;
; c_win_count_lst[2]~_Duplicate_2                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c_win_count_lst[2]~_Duplicate_2DUPLICATE                        ;                  ;                       ;
; c_win_count_sig[0]~_Duplicate_2                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c_win_count_sig[0]~_Duplicate_2DUPLICATE                        ;                  ;                       ;
; check_start_x[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_x[0]~DUPLICATE                                      ;                  ;                       ;
; check_start_x[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_x[1]~DUPLICATE                                      ;                  ;                       ;
; check_start_x[3]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_x[3]~DUPLICATE                                      ;                  ;                       ;
; check_start_y[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_y[0]~DUPLICATE                                      ;                  ;                       ;
; check_start_y[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_y[1]~DUPLICATE                                      ;                  ;                       ;
; check_start_y[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_y[2]~DUPLICATE                                      ;                  ;                       ;
; check_start_y[3]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; check_start_y[3]~DUPLICATE                                      ;                  ;                       ;
; circle_x[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; circle_x[0]~DUPLICATE                                           ;                  ;                       ;
; circle_x[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; circle_x[1]~DUPLICATE                                           ;                  ;                       ;
; circle_x[2]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; circle_x[2]~DUPLICATE                                           ;                  ;                       ;
; circle_y[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; circle_y[1]~DUPLICATE                                           ;                  ;                       ;
; delay_300ms_counter[18]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[18]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[22]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[22]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[23]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[23]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[24]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[24]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[25]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[25]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[26]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[26]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[29]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[29]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[30]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[30]~DUPLICATE                               ;                  ;                       ;
; delay_300ms_counter[31]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_300ms_counter[31]~DUPLICATE                               ;                  ;                       ;
; delay_before_new_round_blinking_10s_counter[22]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_before_new_round_blinking_10s_counter[22]~DUPLICATE       ;                  ;                       ;
; delay_error_blinking_1000ms_counter[23]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_error_blinking_1000ms_counter[23]~DUPLICATE               ;                  ;                       ;
; delay_error_blinking_1000ms_counter[30]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; delay_error_blinking_1000ms_counter[30]~DUPLICATE               ;                  ;                       ;
; grid_data[14]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[14]~DUPLICATE                                         ;                  ;                       ;
; grid_data[15]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[15]~DUPLICATE                                         ;                  ;                       ;
; grid_data[18]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[18]~DUPLICATE                                         ;                  ;                       ;
; grid_data[23]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[23]~DUPLICATE                                         ;                  ;                       ;
; grid_data[34]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[34]~DUPLICATE                                         ;                  ;                       ;
; grid_data[38]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[38]~DUPLICATE                                         ;                  ;                       ;
; grid_data[39]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[39]~DUPLICATE                                         ;                  ;                       ;
; grid_data[42]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[42]~DUPLICATE                                         ;                  ;                       ;
; grid_data[43]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[43]~DUPLICATE                                         ;                  ;                       ;
; grid_data[46]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[46]~DUPLICATE                                         ;                  ;                       ;
; grid_data[50]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[50]~DUPLICATE                                         ;                  ;                       ;
; grid_data[51]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[51]~DUPLICATE                                         ;                  ;                       ;
; grid_data[54]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[54]~DUPLICATE                                         ;                  ;                       ;
; grid_data[58]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[58]~DUPLICATE                                         ;                  ;                       ;
; grid_data[62]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[62]~DUPLICATE                                         ;                  ;                       ;
; grid_data[63]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[63]~DUPLICATE                                         ;                  ;                       ;
; grid_data[74]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[74]~DUPLICATE                                         ;                  ;                       ;
; grid_data[78]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[78]~DUPLICATE                                         ;                  ;                       ;
; grid_data[83]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[83]~DUPLICATE                                         ;                  ;                       ;
; grid_data[87]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[87]~DUPLICATE                                         ;                  ;                       ;
; grid_data[91]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[91]~DUPLICATE                                         ;                  ;                       ;
; grid_data[95]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[95]~DUPLICATE                                         ;                  ;                       ;
; grid_data[98]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[98]~DUPLICATE                                         ;                  ;                       ;
; grid_data[99]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[99]~DUPLICATE                                         ;                  ;                       ;
; grid_data[102]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[102]~DUPLICATE                                        ;                  ;                       ;
; grid_data[103]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[103]~DUPLICATE                                        ;                  ;                       ;
; grid_data[107]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[107]~DUPLICATE                                        ;                  ;                       ;
; grid_data[110]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[110]~DUPLICATE                                        ;                  ;                       ;
; grid_data[111]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[111]~DUPLICATE                                        ;                  ;                       ;
; grid_data[115]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[115]~DUPLICATE                                        ;                  ;                       ;
; grid_data[118]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[118]~DUPLICATE                                        ;                  ;                       ;
; grid_data[119]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[119]~DUPLICATE                                        ;                  ;                       ;
; grid_data[122]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[122]~DUPLICATE                                        ;                  ;                       ;
; grid_data[126]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[126]~DUPLICATE                                        ;                  ;                       ;
; grid_data[127]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[127]~DUPLICATE                                        ;                  ;                       ;
; grid_data[130]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[130]~DUPLICATE                                        ;                  ;                       ;
; grid_data[134]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[134]~DUPLICATE                                        ;                  ;                       ;
; grid_data[142]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[142]~DUPLICATE                                        ;                  ;                       ;
; grid_data[146]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[146]~DUPLICATE                                        ;                  ;                       ;
; grid_data[147]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[147]~DUPLICATE                                        ;                  ;                       ;
; grid_data[154]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[154]~DUPLICATE                                        ;                  ;                       ;
; grid_data[155]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[155]~DUPLICATE                                        ;                  ;                       ;
; grid_data[183]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[183]~DUPLICATE                                        ;                  ;                       ;
; grid_data[191]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[191]~DUPLICATE                                        ;                  ;                       ;
; grid_data[194]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[194]~DUPLICATE                                        ;                  ;                       ;
; grid_data[195]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[195]~DUPLICATE                                        ;                  ;                       ;
; grid_data[202]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[202]~DUPLICATE                                        ;                  ;                       ;
; grid_data[210]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[210]~DUPLICATE                                        ;                  ;                       ;
; grid_data[211]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[211]~DUPLICATE                                        ;                  ;                       ;
; grid_data[214]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[214]~DUPLICATE                                        ;                  ;                       ;
; grid_data[215]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[215]~DUPLICATE                                        ;                  ;                       ;
; grid_data[219]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[219]~DUPLICATE                                        ;                  ;                       ;
; grid_data[234]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[234]~DUPLICATE                                        ;                  ;                       ;
; grid_data[239]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[239]~DUPLICATE                                        ;                  ;                       ;
; grid_data[243]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[243]~DUPLICATE                                        ;                  ;                       ;
; grid_data[247]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[247]~DUPLICATE                                        ;                  ;                       ;
; grid_data[250]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[250]~DUPLICATE                                        ;                  ;                       ;
; grid_data[255]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[255]~DUPLICATE                                        ;                  ;                       ;
; grid_data[258]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[258]~DUPLICATE                                        ;                  ;                       ;
; grid_data[263]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[263]~DUPLICATE                                        ;                  ;                       ;
; grid_data[266]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[266]~DUPLICATE                                        ;                  ;                       ;
; grid_data[270]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[270]~DUPLICATE                                        ;                  ;                       ;
; grid_data[271]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[271]~DUPLICATE                                        ;                  ;                       ;
; grid_data[275]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[275]~DUPLICATE                                        ;                  ;                       ;
; grid_data[278]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[278]~DUPLICATE                                        ;                  ;                       ;
; grid_data[279]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[279]~DUPLICATE                                        ;                  ;                       ;
; grid_data[282]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[282]~DUPLICATE                                        ;                  ;                       ;
; grid_data[283]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[283]~DUPLICATE                                        ;                  ;                       ;
; grid_data[287]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[287]~DUPLICATE                                        ;                  ;                       ;
; grid_data[291]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[291]~DUPLICATE                                        ;                  ;                       ;
; grid_data[294]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[294]~DUPLICATE                                        ;                  ;                       ;
; grid_data[295]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[295]~DUPLICATE                                        ;                  ;                       ;
; grid_data[314]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[314]~DUPLICATE                                        ;                  ;                       ;
; grid_data[318]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[318]~DUPLICATE                                        ;                  ;                       ;
; grid_data[323]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[323]~DUPLICATE                                        ;                  ;                       ;
; grid_data[326]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[326]~DUPLICATE                                        ;                  ;                       ;
; grid_data[327]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[327]~DUPLICATE                                        ;                  ;                       ;
; grid_data[330]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[330]~DUPLICATE                                        ;                  ;                       ;
; grid_data[331]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[331]~DUPLICATE                                        ;                  ;                       ;
; grid_data[338]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[338]~DUPLICATE                                        ;                  ;                       ;
; grid_data[339]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[339]~DUPLICATE                                        ;                  ;                       ;
; grid_data[343]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[343]~DUPLICATE                                        ;                  ;                       ;
; grid_data[346]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[346]~DUPLICATE                                        ;                  ;                       ;
; grid_data[347]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[347]~DUPLICATE                                        ;                  ;                       ;
; grid_data[350]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[350]~DUPLICATE                                        ;                  ;                       ;
; grid_data[351]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[351]~DUPLICATE                                        ;                  ;                       ;
; grid_data[354]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[354]~DUPLICATE                                        ;                  ;                       ;
; grid_data[355]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[355]~DUPLICATE                                        ;                  ;                       ;
; grid_data[358]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[358]~DUPLICATE                                        ;                  ;                       ;
; grid_data[359]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[359]~DUPLICATE                                        ;                  ;                       ;
; grid_data[362]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[362]~DUPLICATE                                        ;                  ;                       ;
; grid_data[367]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[367]~DUPLICATE                                        ;                  ;                       ;
; grid_data[371]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[371]~DUPLICATE                                        ;                  ;                       ;
; grid_data[379]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[379]~DUPLICATE                                        ;                  ;                       ;
; grid_data[383]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[383]~DUPLICATE                                        ;                  ;                       ;
; grid_data[386]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[386]~DUPLICATE                                        ;                  ;                       ;
; grid_data[387]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[387]~DUPLICATE                                        ;                  ;                       ;
; grid_data[394]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grid_data[394]~DUPLICATE                                        ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[0]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[1]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[2]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[3]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[4]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[5]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[6] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[6]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|h_count[9] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|h_count[9]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|v_count[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|v_count[1]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|v_count[8] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|v_count[8]~DUPLICATE ;                  ;                       ;
; horizontal_and_vertical_counter:instance_2|v_count[9] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; horizontal_and_vertical_counter:instance_2|v_count[9]~DUPLICATE ;                  ;                       ;
; state_now.00000000                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.00000000~DUPLICATE                                    ;                  ;                       ;
; state_now.circle_grid_availability_validation_state   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.circle_grid_availability_validation_state~DUPLICATE   ;                  ;                       ;
; state_now.circle_input_is_correct_state               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.circle_input_is_correct_state~DUPLICATE               ;                  ;                       ;
; state_now.circle_input_is_wrong_state                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.circle_input_is_wrong_state~DUPLICATE                 ;                  ;                       ;
; state_now.triangle_increment_move_count_state         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.triangle_increment_move_count_state~DUPLICATE         ;                  ;                       ;
; state_now.triangle_input_range_validation_state       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.triangle_input_range_validation_state~DUPLICATE       ;                  ;                       ;
; state_now.triangle_left_diagonal_increment_state      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.triangle_left_diagonal_increment_state~DUPLICATE      ;                  ;                       ;
; state_now.triangle_put_triangle_to_the_grid_state     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.triangle_put_triangle_to_the_grid_state~DUPLICATE     ;                  ;                       ;
; state_now.triangle_wins_state                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now.triangle_wins_state~DUPLICATE                         ;                  ;                       ;
; t_move_count_lst[1]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; t_move_count_lst[1]~DUPLICATE                                   ;                  ;                       ;
; t_move_count_sig[0]~_Duplicate_2                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; t_move_count_sig[0]~_Duplicate_2DUPLICATE                       ;                  ;                       ;
; t_move_count_sig[1]~_Duplicate_2                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; t_move_count_sig[1]~_Duplicate_2DUPLICATE                       ;                  ;                       ;
; triangle_x[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_x[0]~DUPLICATE                                         ;                  ;                       ;
; triangle_x[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_x[1]~DUPLICATE                                         ;                  ;                       ;
; triangle_x[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_x[2]~DUPLICATE                                         ;                  ;                       ;
; triangle_x[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_x[3]~DUPLICATE                                         ;                  ;                       ;
; triangle_y[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_y[0]~DUPLICATE                                         ;                  ;                       ;
; triangle_y[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_y[1]~DUPLICATE                                         ;                  ;                       ;
; triangle_y[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_y[2]~DUPLICATE                                         ;                  ;                       ;
; triangle_y[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; triangle_y[3]~DUPLICATE                                         ;                  ;                       ;
+-------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16811 ) ; 0.00 % ( 0 / 16811 )       ; 0.00 % ( 0 / 16811 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16811 ) ; 0.00 % ( 0 / 16811 )       ; 0.00 % ( 0 / 16811 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16811 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Levovo20x/Documents/GitHub/EE314-Term-Project/VGA finalized/output_files/vga_rgb.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 13,347 / 32,070 ; 42 %  ;
; ALMs needed [=A-B+C]                                        ; 13,347          ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13,374 / 32,070 ; 42 %  ;
;         [a] ALMs used for LUT logic and registers           ; 115             ;       ;
;         [b] ALMs used for LUT logic                         ; 13,158          ;       ;
;         [c] ALMs used for registers                         ; 101             ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 174 / 32,070    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 147 / 32,070    ; < 1 % ;
;         [a] Due to location constrained logic               ; 11              ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0               ;       ;
;         [c] Due to LAB input limits                         ; 136             ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 1,461 / 3,207   ; 46 %  ;
;     -- Logic LABs                                           ; 1,461           ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 16,193          ;       ;
;     -- 7 input functions                                    ; 1,901           ;       ;
;     -- 6 input functions                                    ; 8,503           ;       ;
;     -- 5 input functions                                    ; 1,580           ;       ;
;     -- 4 input functions                                    ; 1,272           ;       ;
;     -- <=3 input functions                                  ; 2,937           ;       ;
; Combinational ALUT usage for route-throughs                 ; 24              ;       ;
; Dedicated logic registers                                   ; 589             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 432 / 64,140    ; < 1 % ;
;         -- Secondary logic registers                        ; 157 / 64,140    ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 432             ;       ;
;         -- Routing optimization registers                   ; 157             ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 39 / 457        ; 9 %   ;
;     -- Clock pins                                           ; 4 / 8           ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21          ; 0 %   ;
;                                                             ;                 ;       ;
; Hard processor system peripheral utilization                ;                 ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )   ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )   ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )   ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )   ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )   ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )   ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )   ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )   ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )   ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )   ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )   ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )   ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )   ;       ;
;                                                             ;                 ;       ;
; Global signals                                              ; 1               ;       ;
; M10K blocks                                                 ; 0 / 397         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 4,065,280   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280   ; 0 %   ;
; Total DSP Blocks                                            ; 87 / 87         ; 100 % ;
; Fractional PLLs                                             ; 0 / 6           ; 0 %   ;
; Global clocks                                               ; 1 / 16          ; 6 %   ;
; Quadrant clocks                                             ; 0 / 66          ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100         ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100         ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5% / 5% / 5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18% / 18% / 21% ;       ;
; Maximum fan-out                                             ; 1986            ;       ;
; Highest non-global fan-out                                  ; 1213            ;       ;
; Total fan-out                                               ; 87085           ;       ;
; Average fan-out                                             ; 5.13            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 13347 / 32070 ( 42 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 13347                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13374 / 32070 ( 42 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 115                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 13158                  ; 0                              ;
;         [c] ALMs used for registers                         ; 101                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 174 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 147 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 11                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 136                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1461 / 3207 ( 46 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1461                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 16193                  ; 0                              ;
;     -- 7 input functions                                    ; 1901                   ; 0                              ;
;     -- 6 input functions                                    ; 8503                   ; 0                              ;
;     -- 5 input functions                                    ; 1580                   ; 0                              ;
;     -- 4 input functions                                    ; 1272                   ; 0                              ;
;     -- <=3 input functions                                  ; 2937                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 24                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 432 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 157 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 432                    ; 0                              ;
;         -- Routing optimization registers                   ; 157                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 39                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; DSP block                                                   ; 87 / 87 ( 100 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 89754                  ; 0                              ;
;     -- Registered Connections                               ; 8176                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 4                      ; 0                              ;
;     -- Output Ports                                         ; 35                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clock_builtin_50MHZ ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 572                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; not_activity        ; W15   ; 3B       ; 40           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; not_logic_0         ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; not_logic_1         ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; blue_8bit[0]    ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[1]    ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[2]    ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[3]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[4]    ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[5]    ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[6]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue_8bit[7]    ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clock_out_25MHZ ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[0]   ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[1]   ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[2]   ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[3]   ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[4]   ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[5]   ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[6]   ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green_8bit[7]   ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; h_sync          ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_shift_reg[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[0]     ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[1]     ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[2]     ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[3]     ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[4]     ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[5]     ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[6]     ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red_8bit[7]     ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; v_sync          ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 27 / 80 ( 34 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; clock_out_25MHZ                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; red_8bit[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; not_logic_0                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; not_logic_1                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; clock_builtin_50MHZ             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; h_sync                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; red_8bit[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; blue_8bit[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; red_8bit[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; red_8bit[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; v_sync                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; red_8bit[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; green_8bit[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; red_8bit[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; red_8bit[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; green_8bit[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; red_8bit[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; blue_8bit[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; blue_8bit[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; green_8bit[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; green_8bit[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; green_8bit[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; blue_8bit[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; blue_8bit[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; green_8bit[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; blue_8bit[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; blue_8bit[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; green_8bit[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; green_8bit[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; blue_8bit[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; in_shift_reg[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; in_shift_reg[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; in_shift_reg[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; not_activity                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; in_shift_reg[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; in_shift_reg[4]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; in_shift_reg[5]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; in_shift_reg[7]                 ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; in_shift_reg[6]                 ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                         ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------+--------------+
; |main_vga_module                                ; 13346.3 (13323.3)    ; 13373.4 (13347.8)                ; 173.6 (169.9)                                     ; 146.5 (145.5)                    ; 0.0 (0.0)            ; 16193 (16162)       ; 589 (555)                 ; 0 (0)         ; 0                 ; 0     ; 87         ; 39   ; 0            ; |main_vga_module                                            ; work         ;
;    |clock_divider:instance_1|                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main_vga_module|clock_divider:instance_1                   ; work         ;
;    |horizontal_and_vertical_counter:instance_2| ; 22.2 (22.2)          ; 24.8 (24.8)                      ; 3.6 (3.6)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main_vga_module|horizontal_and_vertical_counter:instance_2 ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; in_shift_reg[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_shift_reg[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock_out_25MHZ     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; h_sync              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; v_sync              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red_8bit[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green_8bit[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue_8bit[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; not_logic_0         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; not_logic_1         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clock_builtin_50MHZ ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; not_activity        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; not_logic_0                                                 ;                   ;         ;
;      - Selector104~3                                        ; 0                 ; 0       ;
;      - in_shift_reg[7]~0                                    ; 0                 ; 0       ;
;      - Selector44~0                                         ; 0                 ; 0       ;
;      - Selector45~0                                         ; 0                 ; 0       ;
;      - Selector45~1                                         ; 0                 ; 0       ;
;      - Selector47~0                                         ; 0                 ; 0       ;
;      - Selector47~1                                         ; 0                 ; 0       ;
;      - Selector39~1                                         ; 0                 ; 0       ;
;      - Selector39~2                                         ; 0                 ; 0       ;
;      - state_to_be_returned.circle_input_formatting_state~0 ; 0                 ; 0       ;
;      - Selector46~0                                         ; 0                 ; 0       ;
;      - Selector1~1                                          ; 0                 ; 0       ;
;      - Selector19~3                                         ; 0                 ; 0       ;
;      - Selector39~3                                         ; 0                 ; 0       ;
; not_logic_1                                                 ;                   ;         ;
;      - Selector104~3                                        ; 1                 ; 0       ;
;      - in_shift_reg[7]~0                                    ; 1                 ; 0       ;
;      - Selector44~0                                         ; 1                 ; 0       ;
;      - Selector45~0                                         ; 1                 ; 0       ;
;      - Selector45~1                                         ; 1                 ; 0       ;
;      - Selector47~0                                         ; 1                 ; 0       ;
;      - Selector47~1                                         ; 1                 ; 0       ;
;      - Selector39~1                                         ; 1                 ; 0       ;
;      - Selector39~2                                         ; 1                 ; 0       ;
;      - state_to_be_returned.circle_input_formatting_state~0 ; 1                 ; 0       ;
;      - Selector46~0                                         ; 1                 ; 0       ;
;      - Selector1~1                                          ; 1                 ; 0       ;
;      - Selector19~3                                         ; 1                 ; 0       ;
;      - Selector39~3                                         ; 1                 ; 0       ;
; clock_builtin_50MHZ                                         ;                   ;         ;
;      - clock_divider:instance_1|clk_25                      ; 0                 ; 0       ;
; not_activity                                                ;                   ;         ;
;      - Selector44~0                                         ; 0                 ; 0       ;
;      - Selector45~0                                         ; 0                 ; 0       ;
;      - Selector47~0                                         ; 0                 ; 0       ;
;      - Selector39~1                                         ; 0                 ; 0       ;
;      - Selector39~2                                         ; 0                 ; 0       ;
;      - state_to_be_returned.circle_input_formatting_state~0 ; 0                 ; 0       ;
;      - Selector1~1                                          ; 0                 ; 0       ;
;      - Selector19~3                                         ; 0                 ; 0       ;
;      - Selector39~3                                         ; 0                 ; 0       ;
+-------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                    ;
+--------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; LessThan3~7                                            ; LABCELL_X43_Y29_N54  ; 37      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LessThan6~5                                            ; MLABCELL_X39_Y29_N0  ; 36      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Selector531~1                                          ; MLABCELL_X25_Y37_N36 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector554~0                                          ; LABCELL_X27_Y38_N54  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector80~0                                           ; LABCELL_X43_Y31_N18  ; 41      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; WideOr49~0                                             ; LABCELL_X29_Y30_N39  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; WideOr51~2                                             ; LABCELL_X40_Y33_N36  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; WideOr59~1                                             ; LABCELL_X43_Y22_N30  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; WideOr63~0                                             ; LABCELL_X43_Y23_N51  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; check_start_y[3]~1                                     ; LABCELL_X40_Y33_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock_builtin_50MHZ                                    ; PIN_AF14             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clock_builtin_50MHZ                                    ; PIN_AF14             ; 571     ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock_divider:instance_1|clk_25                        ; FF_X39_Y2_N29        ; 35      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; grid_data[102]~32                                      ; LABCELL_X31_Y31_N24  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[104]~56                                      ; LABCELL_X31_Y37_N12  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[110]~58                                      ; LABCELL_X31_Y37_N27  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[114]~34                                      ; LABCELL_X30_Y36_N15  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[118]~36                                      ; LABCELL_X29_Y35_N27  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[11]~38                                       ; MLABCELL_X25_Y34_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[122]~61                                      ; LABCELL_X31_Y37_N45  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[126]~64                                      ; LABCELL_X33_Y37_N12  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[128]~66                                      ; LABCELL_X29_Y35_N24  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[132]~68                                      ; LABCELL_X29_Y35_N33  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[139]~102                                     ; MLABCELL_X28_Y37_N36 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[143]~105                                     ; MLABCELL_X28_Y37_N12 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[147]~70                                      ; MLABCELL_X25_Y36_N51 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[151]~72                                      ; LABCELL_X30_Y35_N48  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[155]~107                                     ; LABCELL_X30_Y35_N54  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[159]~109                                     ; LABCELL_X30_Y37_N33  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[15]~39                                       ; MLABCELL_X25_Y34_N24 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[160]~74                                      ; LABCELL_X31_Y32_N39  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[164]~76                                      ; LABCELL_X33_Y31_N30  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[168]~111                                     ; LABCELL_X33_Y32_N30  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[16]~5                                        ; MLABCELL_X25_Y36_N54 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[172]~113                                     ; LABCELL_X33_Y32_N42  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[178]~78                                      ; LABCELL_X33_Y32_N54  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[180]~80                                      ; LABCELL_X37_Y31_N9   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[187]~115                                     ; MLABCELL_X25_Y36_N45 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[190]~117                                     ; LABCELL_X30_Y37_N3   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[194]~82                                      ; MLABCELL_X25_Y37_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[198]~84                                      ; LABCELL_X29_Y35_N9   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[202]~118                                     ; MLABCELL_X28_Y31_N3  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[206]~119                                     ; LABCELL_X27_Y31_N39  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[210]~88                                      ; MLABCELL_X25_Y34_N0  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[215]~91                                      ; MLABCELL_X25_Y34_N45 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[218]~120                                     ; LABCELL_X31_Y31_N45  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[222]~121                                     ; LABCELL_X27_Y31_N57  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[226]~93                                      ; MLABCELL_X25_Y36_N24 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[228]~94                                      ; MLABCELL_X25_Y35_N45 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[22]~7                                        ; MLABCELL_X25_Y36_N57 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[234]~123                                     ; LABCELL_X30_Y35_N24  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[239]~124                                     ; LABCELL_X30_Y35_N9   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[240]~97                                      ; LABCELL_X30_Y31_N36  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[246]~99                                      ; LABCELL_X30_Y31_N12  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[248]~125                                     ; LABCELL_X30_Y31_N0   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[24]~41                                       ; LABCELL_X31_Y37_N54  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[255]~126                                     ; LABCELL_X30_Y31_N6   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[258]~128                                     ; LABCELL_X30_Y35_N15  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[262]~130                                     ; LABCELL_X30_Y31_N15  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[266]~134                                     ; LABCELL_X31_Y36_N24  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[270]~136                                     ; LABCELL_X33_Y38_N57  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[274]~158                                     ; MLABCELL_X25_Y35_N12 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[278]~159                                     ; MLABCELL_X34_Y31_N48 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[282]~163                                     ; LABCELL_X33_Y31_N21  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[286]~165                                     ; LABCELL_X33_Y31_N33  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[28]~43                                       ; LABCELL_X31_Y38_N0   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[290]~143                                     ; LABCELL_X24_Y35_N0   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[294]~145                                     ; LABCELL_X29_Y31_N12  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[296]~151                                     ; LABCELL_X27_Y31_N18  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[2]~1                                         ; LABCELL_X31_Y36_N36  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[302]~153                                     ; LABCELL_X27_Y31_N21  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[306]~171                                     ; LABCELL_X31_Y37_N21  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[310]~173                                     ; LABCELL_X31_Y37_N3   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[314]~179                                     ; LABCELL_X30_Y35_N18  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[318]~181                                     ; LABCELL_X30_Y37_N24  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[320]~131                                     ; MLABCELL_X28_Y30_N39 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[324]~132                                     ; MLABCELL_X28_Y30_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[32]~9                                        ; LABCELL_X29_Y35_N0   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[331]~138                                     ; LABCELL_X30_Y36_N51  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[334]~140                                     ; LABCELL_X33_Y31_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[336]~160                                     ; MLABCELL_X28_Y30_N36 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[340]~161                                     ; MLABCELL_X28_Y30_N21 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[347]~167                                     ; LABCELL_X33_Y30_N18  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[350]~169                                     ; LABCELL_X33_Y30_N21  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[354]~147                                     ; LABCELL_X33_Y30_N24  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[356]~149                                     ; LABCELL_X33_Y30_N27  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[362]~155                                     ; LABCELL_X29_Y33_N48  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[366]~157                                     ; LABCELL_X29_Y33_N24  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[36]~11                                       ; LABCELL_X31_Y38_N42  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[371]~175                                     ; LABCELL_X29_Y33_N18  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[372]~177                                     ; LABCELL_X29_Y33_N3   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[376]~183                                     ; LABCELL_X29_Y33_N45  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[383]~185                                     ; LABCELL_X29_Y33_N51  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[386]~186                                     ; LABCELL_X33_Y30_N36  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[391]~187                                     ; LABCELL_X33_Y30_N3   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[392]~188                                     ; LABCELL_X33_Y30_N42  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[396]~189                                     ; LABCELL_X33_Y30_N45  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[40]~44                                       ; MLABCELL_X28_Y32_N54 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[44]~45                                       ; LABCELL_X31_Y39_N57  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[48]~13                                       ; MLABCELL_X25_Y34_N42 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[52]~15                                       ; MLABCELL_X25_Y34_N3  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[59]~46                                       ; MLABCELL_X28_Y31_N57 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[60]~47                                       ; LABCELL_X31_Y39_N27  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[67]~16                                       ; MLABCELL_X25_Y36_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[6]~3                                         ; LABCELL_X31_Y36_N6   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[71]~18                                       ; MLABCELL_X25_Y35_N42 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[75]~48                                       ; LABCELL_X27_Y35_N36  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[79]~50                                       ; MLABCELL_X25_Y35_N27 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[83]~23                                       ; LABCELL_X31_Y31_N33  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[87]~27                                       ; LABCELL_X31_Y31_N6   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[91]~52                                       ; LABCELL_X31_Y32_N51  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[95]~54                                       ; LABCELL_X30_Y31_N33  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; grid_data[96]~30                                       ; LABCELL_X31_Y31_N30  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; horizontal_and_vertical_counter:instance_2|LessThan4~0 ; MLABCELL_X39_Y2_N45  ; 33      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; horizontal_and_vertical_counter:instance_2|LessThan5~1 ; LABCELL_X37_Y2_N54   ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; in_shift_reg[7]~0                                      ; LABCELL_X37_Y30_N36  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state_now.circle_input_formatting_state                ; FF_X36_Y30_N17       ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state_now.delay_before_new_round_blinking_10s          ; FF_X40_Y29_N41       ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state_now.delay_error_state_with_blinking_1000ms       ; FF_X36_Y30_N41       ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state_now.delay_state_300ms                            ; FF_X45_Y30_N29       ; 46      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+---------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+----------+---------+----------------------+------------------+---------------------------+
; clock_builtin_50MHZ ; PIN_AF14 ; 571     ; Global Clock         ; GCLK6            ; --                        ;
+---------------------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; horizontal_and_vertical_counter:instance_2|h_count[0]~DUPLICATE ; 1213    ;
; horizontal_and_vertical_counter:instance_2|h_count[1]~DUPLICATE ; 987     ;
; horizontal_and_vertical_counter:instance_2|h_count[2]           ; 739     ;
; horizontal_and_vertical_counter:instance_2|h_count[5]~DUPLICATE ; 579     ;
; Add46~25                                                        ; 542     ;
; Add46~5                                                         ; 533     ;
; Add178~1                                                        ; 499     ;
; Add46~17                                                        ; 473     ;
; Add178~5                                                        ; 445     ;
; horizontal_and_vertical_counter:instance_2|h_count[4]~DUPLICATE ; 430     ;
; Add46~9                                                         ; 381     ;
; Add46~13                                                        ; 379     ;
; horizontal_and_vertical_counter:instance_2|h_count[3]           ; 374     ;
; Add178~17                                                       ; 348     ;
; number_digits_generic_r.raddr_a[1]~14                           ; 344     ;
; number_digits_generic_b.raddr_a[1]~14                           ; 340     ;
; number_digits_generic_g.raddr_a[1]~13                           ; 332     ;
; number_digits_generic_r.raddr_a[0]~17                           ; 331     ;
; number_digits_generic_b.raddr_a[0]~26                           ; 326     ;
; Add40~1                                                         ; 325     ;
; number_digits_generic_g.raddr_a[0]~16                           ; 321     ;
; Add53~9                                                         ; 290     ;
; Add104~37                                                       ; 287     ;
; Add57~37                                                        ; 287     ;
; Mult30~309                                                      ; 286     ;
; Add189~21                                                       ; 277     ;
; Add168~53                                                       ; 276     ;
; Add190~17                                                       ; 276     ;
; Add187~17                                                       ; 273     ;
; Add190~9                                                        ; 270     ;
; Add102~41                                                       ; 270     ;
; Add189~29                                                       ; 270     ;
; number_digits_generic_r.raddr_a[3]~20                           ; 269     ;
; Add55~41                                                        ; 269     ;
; number_digits_generic_g.raddr_a[3]~7                            ; 268     ;
; number_digits_generic_b.raddr_a[3]~17                           ; 267     ;
; Add187~25                                                       ; 267     ;
; Add55~37                                                        ; 265     ;
; Add149~13                                                       ; 265     ;
; Add102~37                                                       ; 264     ;
; Add189~25                                                       ; 264     ;
; Add149~9                                                        ; 264     ;
; Add148~5                                                        ; 263     ;
; Add104~1                                                        ; 261     ;
; Add57~1                                                         ; 261     ;
; Add190~13                                                       ; 261     ;
; Add150~1                                                        ; 261     ;
; Add189~17                                                       ; 261     ;
; state_now.circle_put_circle_to_the_grid_state                   ; 260     ;
; number_digits_generic_g.raddr_a[4]~19                           ; 260     ;
; number_digits_generic_g.raddr_a[5]~28                           ; 259     ;
; number_digits_generic_r.raddr_a[2]~11                           ; 259     ;
; number_digits_generic_r.raddr_a[4]~8                            ; 259     ;
; Add166~1                                                        ; 258     ;
; number_digits_generic_b.raddr_a[5]~8                            ; 255     ;
; Add148~9                                                        ; 255     ;
; Add168~37                                                       ; 254     ;
; Add150~13                                                       ; 254     ;
; Add149~5                                                        ; 252     ;
; Add167~9                                                        ; 251     ;
; Add187~13                                                       ; 251     ;
; Add102~1                                                        ; 250     ;
; Add55~1                                                         ; 250     ;
; Add168~45                                                       ; 249     ;
; Add104~49                                                       ; 247     ;
; Add104~45                                                       ; 247     ;
; Add57~49                                                        ; 247     ;
; Add57~45                                                        ; 247     ;
; number_digits_generic_b.raddr_a[2]~11                           ; 246     ;
; Add104~41                                                       ; 246     ;
; Add57~41                                                        ; 246     ;
; Add167~29                                                       ; 246     ;
; Add150~17                                                       ; 244     ;
; Add148~17                                                       ; 244     ;
; number_digits_generic_r.raddr_a[5]~29                           ; 243     ;
; Add102~45                                                       ; 243     ;
; Add55~45                                                        ; 243     ;
; Add167~17                                                       ; 242     ;
; Mult30~310                                                      ; 242     ;
; Add53~13                                                        ; 242     ;
; Add168~25                                                       ; 241     ;
; Add166~17                                                       ; 241     ;
; Add168~41                                                       ; 240     ;
; Add102~49                                                       ; 238     ;
; Add55~49                                                        ; 238     ;
; Add159~29                                                       ; 238     ;
; Add159~33                                                       ; 237     ;
; Add167~13                                                       ; 236     ;
; Add160~37                                                       ; 235     ;
; number_digits_generic_b.raddr_a[4]~20                           ; 234     ;
; Add166~9                                                        ; 234     ;
; Add158~13                                                       ; 234     ;
; Add158~9                                                        ; 234     ;
; Add160~33                                                       ; 233     ;
; Add190~5                                                        ; 232     ;
; Add178~13                                                       ; 232     ;
; number_digits_generic_g.raddr_a[2]~10                           ; 231     ;
; Add167~21                                                       ; 231     ;
; Add160~49                                                       ; 230     ;
; number_digits_generic_b.raddr_a[6]~23                           ; 229     ;
; Add53~25                                                        ; 229     ;
; Add158~29                                                       ; 229     ;
; Add158~25                                                       ; 229     ;
; Add102~9                                                        ; 228     ;
; Add55~9                                                         ; 228     ;
; Add187~5                                                        ; 228     ;
; Add53~33                                                        ; 227     ;
; Add166~29                                                       ; 225     ;
; Add159~37                                                       ; 223     ;
; Add46~1                                                         ; 223     ;
; Mult30~313                                                      ; 223     ;
; Add160~41                                                       ; 222     ;
; Add166~5                                                        ; 222     ;
; Mult30~311                                                      ; 221     ;
; Add159~45                                                       ; 219     ;
; Add159~25                                                       ; 219     ;
; Add53~5                                                         ; 219     ;
; Add158~21                                                       ; 219     ;
; Add102~13                                                       ; 218     ;
; Add55~13                                                        ; 218     ;
; Add167~5                                                        ; 217     ;
; Add53~29                                                        ; 216     ;
; Mult30~mac                                                      ; 215     ;
; Add104~5                                                        ; 214     ;
; Add57~5                                                         ; 214     ;
; Add168~33                                                       ; 214     ;
; Add150~21                                                       ; 214     ;
; Add166~21                                                       ; 213     ;
; Mult30~312                                                      ; 212     ;
; Add148~1                                                        ; 212     ;
; Add189~33                                                       ; 210     ;
; Add149~21                                                       ; 210     ;
; Add187~9                                                        ; 210     ;
; number_digits_generic_r.raddr_a[6]~23                           ; 209     ;
; Add190~21                                                       ; 205     ;
; Add149~17                                                       ; 205     ;
; Add150~9                                                        ; 204     ;
; Add190~33                                                       ; 202     ;
; Add159~17                                                       ; 202     ;
; Add159~21                                                       ; 200     ;
; number_digits_generic_g.raddr_a[6]~22                           ; 199     ;
; Add160~29                                                       ; 195     ;
; Add104~21                                                       ; 194     ;
; Add57~21                                                        ; 194     ;
; Add158~1                                                        ; 193     ;
; Add104~33                                                       ; 191     ;
; Add57~33                                                        ; 190     ;
; Add148~13                                                       ; 190     ;
; Add187~21                                                       ; 190     ;
; Add149~25                                                       ; 189     ;
; Add168~49                                                       ; 188     ;
; Add148~29                                                       ; 188     ;
; Add160~21                                                       ; 187     ;
; Add160~45                                                       ; 185     ;
; Add167~25                                                       ; 185     ;
; Mult30~314                                                      ; 185     ;
; Add53~17                                                        ; 185     ;
; Add166~25                                                       ; 184     ;
; Add102~5                                                        ; 183     ;
; Add55~5                                                         ; 183     ;
; Add158~5                                                        ; 183     ;
; Add152~41                                                       ; 182     ;
; Add15~13                                                        ; 178     ;
; Add150~29                                                       ; 178     ;
; Add149~1                                                        ; 173     ;
; Add189~13                                                       ; 168     ;
; Mult30~316                                                      ; 164     ;
; Add53~41                                                        ; 164     ;
; Add160~17                                                       ; 163     ;
; Add148~21                                                       ; 163     ;
; Add166~33                                                       ; 160     ;
; Add104~9                                                        ; 159     ;
; Add57~9                                                         ; 159     ;
; Add187~33                                                       ; 154     ;
; state_now.triangle_put_triangle_to_the_grid_state               ; 151     ;
; number_digits_generic_b.raddr_a[11]~2                           ; 151     ;
; Add150~25                                                       ; 150     ;
; Add168~9                                                        ; 146     ;
; Add102~25                                                       ; 145     ;
; Add55~25                                                        ; 145     ;
; Add88~5                                                         ; 145     ;
; Add43~13                                                        ; 144     ;
; Mult30~315                                                      ; 144     ;
; Add53~21                                                        ; 144     ;
; number_digits_generic_b.raddr_a[12]~5                           ; 140     ;
; Add126~37                                                       ; 140     ;
; Add159~53                                                       ; 139     ;
; Add189~37                                                       ; 139     ;
; Add190~41                                                       ; 136     ;
; Add158~41                                                       ; 134     ;
; Add167~41                                                       ; 133     ;
; Add43~5                                                         ; 130     ;
; Add15~9                                                         ; 128     ;
; Add43~17                                                        ; 128     ;
; Add51~41                                                        ; 126     ;
; Add187~1                                                        ; 121     ;
; Add104~13                                                       ; 118     ;
; Add57~13                                                        ; 118     ;
; Add178~9                                                        ; 118     ;
; number_digits_generic_r.raddr_a[12]~5                           ; 117     ;
; Add104~17                                                       ; 114     ;
; Add57~17                                                        ; 114     ;
; Add149~29                                                       ; 113     ;
; Add175~25                                                       ; 111     ;
; Add174~21                                                       ; 111     ;
; Add43~9                                                         ; 111     ;
; Add158~33                                                       ; 111     ;
; Add43~1                                                         ; 110     ;
; Add102~17                                                       ; 108     ;
; Add55~17                                                        ; 108     ;
; Add171~21                                                       ; 108     ;
; number_digits_generic_g.raddr_a[12]~4                           ; 107     ;
; state_now.triangle_put_triangle_to_the_grid_state~DUPLICATE     ; 106     ;
; Add159~13                                                       ; 106     ;
; Add174~29                                                       ; 106     ;
; Add102~33                                                       ; 105     ;
; Add55~33                                                        ; 105     ;
; Add102~29                                                       ; 104     ;
; Add55~29                                                        ; 104     ;
; check_start_x[0]                                                ; 103     ;
; Add175~33                                                       ; 103     ;
; Add150~33                                                       ; 103     ;
; Add171~29                                                       ; 103     ;
; Add189~9                                                        ; 102     ;
; WideOr54~0                                                      ; 100     ;
; Add138~13                                                       ; 100     ;
; number_digits_generic_g.raddr_a[11]~40                          ; 99      ;
; number_digits_generic_r.raddr_a[11]~41                          ; 98      ;
; Add104~25                                                       ; 98      ;
; Add57~25                                                        ; 98      ;
; Add165~13                                                       ; 98      ;
; Add162~13                                                       ; 98      ;
; Add164~13                                                       ; 97      ;
; Add167~33                                                       ; 96      ;
; Add148~25                                                       ; 96      ;
; Add190~25                                                       ; 95      ;
; Add162~17                                                       ; 95      ;
; Add165~17                                                       ; 94      ;
; Add164~17                                                       ; 94      ;
; check_start_x[0]~DUPLICATE                                      ; 90      ;
; Add168~21                                                       ; 90      ;
; Add160~13                                                       ; 90      ;
; Add165~21                                                       ; 90      ;
; Add174~33                                                       ; 90      ;
; Add189~41                                                       ; 90      ;
; Add164~21                                                       ; 90      ;
; Add162~21                                                       ; 90      ;
; number_digits_generic_g.raddr_a[8]~34                           ; 89      ;
; Add175~37                                                       ; 89      ;
; Add174~41                                                       ; 88      ;
; Add175~21                                                       ; 87      ;
; Add174~17                                                       ; 87      ;
; Add171~17                                                       ; 87      ;
; Add175~45                                                       ; 86      ;
; Add170~41                                                       ; 84      ;
; Add164~25                                                       ; 84      ;
; number_digits_generic_r.raddr_a[8]~35                           ; 83      ;
; Add190~1                                                        ; 83      ;
; Add165~25                                                       ; 82      ;
; Add162~25                                                       ; 82      ;
; Add15~17                                                        ; 81      ;
; horizontal_and_vertical_counter:instance_2|v_count[0]           ; 81      ;
; Add15~5                                                         ; 80      ;
; Add104~29                                                       ; 80      ;
; Add57~29                                                        ; 80      ;
; Add190~29                                                       ; 80      ;
; always1~29                                                      ; 79      ;
; always1~28                                                      ; 79      ;
; Add166~41                                                       ; 79      ;
; Add171~33                                                       ; 79      ;
; Add175~13                                                       ; 77      ;
; Add148~33                                                       ; 77      ;
; Add174~9                                                        ; 76      ;
; Add175~29                                                       ; 75      ;
; Add174~25                                                       ; 75      ;
; Add164~29                                                       ; 75      ;
; Add171~41                                                       ; 75      ;
; Add171~25                                                       ; 75      ;
; Add165~29                                                       ; 74      ;
; Add171~9                                                        ; 74      ;
; Add162~29                                                       ; 74      ;
; Add190~49                                                       ; 73      ;
; Add165~41                                                       ; 73      ;
; Add162~41                                                       ; 73      ;
; Add164~41                                                       ; 72      ;
; number_digits_generic_b.raddr_a[8]~32                           ; 70      ;
; Add150~41                                                       ; 70      ;
; Add174~37                                                       ; 69      ;
; Add187~41                                                       ; 68      ;
; Add175~41                                                       ; 67      ;
; Add187~29                                                       ; 66      ;
; Add189~5                                                        ; 65      ;
; number_digits_generic_g.raddr_a[7]~25                           ; 64      ;
; Add102~21                                                       ; 64      ;
; Add55~21                                                        ; 64      ;
; Add150~5                                                        ; 63      ;
; Add171~37                                                       ; 63      ;
; Add149~33                                                       ; 62      ;
; number_digits_generic_r.raddr_a[7]~26                           ; 60      ;
; Add139~41                                                       ; 60      ;
; Add189~1                                                        ; 60      ;
; triangle_x[2]~DUPLICATE                                         ; 58      ;
; Add149~41                                                       ; 57      ;
; Add149~37                                                       ; 57      ;
; Add160~25                                                       ; 56      ;
; Add165~33                                                       ; 56      ;
; Add164~33                                                       ; 56      ;
; Add148~37                                                       ; 56      ;
; Add158~45                                                       ; 56      ;
; Add162~33                                                       ; 56      ;
; Add175~17                                                       ; 54      ;
; Add150~37                                                       ; 54      ;
; Add165~9                                                        ; 54      ;
; Add159~9                                                        ; 54      ;
; Add174~13                                                       ; 54      ;
; Add164~9                                                        ; 54      ;
; Add148~41                                                       ; 54      ;
; Add171~13                                                       ; 54      ;
; Add162~9                                                        ; 54      ;
; Add15~21                                                        ; 53      ;
; Add165~37                                                       ; 51      ;
; Add164~37                                                       ; 51      ;
; Add162~37                                                       ; 51      ;
; Add15~1                                                         ; 49      ;
; Add43~21                                                        ; 49      ;
; Mult30~317                                                      ; 49      ;
; Add53~37                                                        ; 49      ;
; Add187~37                                                       ; 49      ;
; Add167~1                                                        ; 47      ;
; horizontal_and_vertical_counter:instance_2|v_count[1]           ; 47      ;
; circle_x[2]~DUPLICATE                                           ; 46      ;
; state_now.delay_state_300ms                                     ; 46      ;
; circle_y[0]                                                     ; 45      ;
; always1~12                                                      ; 44      ;
; LessThan41~2                                                    ; 44      ;
; always1~8                                                       ; 43      ;
; Add160~9                                                        ; 42      ;
; Selector80~0                                                    ; 41      ;
; triangle_x[0]~DUPLICATE                                         ; 40      ;
; state_now.delay_error_state_with_blinking_1000ms                ; 40      ;
; state_now.delay_before_new_round_blinking_10s                   ; 40      ;
; Add46~21                                                        ; 39      ;
; Mult30~320                                                      ; 39      ;
; Add53~1                                                         ; 39      ;
; circle_y[3]                                                     ; 38      ;
; Add160~53                                                       ; 38      ;
; Add158~17                                                       ; 38      ;
; LessThan3~7                                                     ; 37      ;
; always1~16                                                      ; 37      ;
; Add189~49                                                       ; 37      ;
; LessThan6~5                                                     ; 36      ;
; Add168~13                                                       ; 36      ;
; Add166~45                                                       ; 36      ;
; Add158~37                                                       ; 36      ;
; triangle_y[2]                                                   ; 35      ;
; circle_y[2]                                                     ; 35      ;
; always1~20                                                      ; 35      ;
; clock_divider:instance_1|clk_25                                 ; 35      ;
; Add159~49                                                       ; 35      ;
; Add159~41                                                       ; 35      ;
; horizontal_and_vertical_counter:instance_2|LessThan4~0          ; 33      ;
; always1~18                                                      ; 33      ;
; Add168~29                                                       ; 32      ;
; Add166~13                                                       ; 32      ;
; circle_x[0]                                                     ; 31      ;
; LessThan32~3                                                    ; 30      ;
; triangle_x[3]                                                   ; 28      ;
; circle_x[3]                                                     ; 28      ;
; number_digits_generic_g.raddr_a[1]~3                            ; 28      ;
; number_digits_generic_g.raddr_a[1]~44                           ; 28      ;
; Add11~17                                                        ; 28      ;
; Add3~17                                                         ; 28      ;
; Add168~17                                                       ; 28      ;
; Add166~37                                                       ; 28      ;
; Add11~13                                                        ; 27      ;
; Add11~5                                                         ; 27      ;
; Add3~13                                                         ; 27      ;
; Add3~5                                                          ; 27      ;
; Add167~37                                                       ; 27      ;
; horizontal_and_vertical_counter:instance_2|h_count[7]           ; 27      ;
; triangle_y[1]~DUPLICATE                                         ; 26      ;
; number_digits_generic_r.raddr_a[9]~32                           ; 26      ;
; Add178~25                                                       ; 26      ;
; horizontal_and_vertical_counter:instance_2|h_count[6]~DUPLICATE ; 25      ;
; LessThan0~5                                                     ; 25      ;
; state_now.00000000                                              ; 25      ;
; LessThan0~8                                                     ; 24      ;
; LessThan0~4                                                     ; 24      ;
; LessThan56~0                                                    ; 24      ;
; Add161~1                                                        ; 24      ;
; horizontal_and_vertical_counter:instance_2|v_count[6]           ; 24      ;
; triangle_y[0]~DUPLICATE                                         ; 23      ;
; triangle_x[1]~DUPLICATE                                         ; 23      ;
; circle_x[1]~DUPLICATE                                           ; 23      ;
; circle_x[0]~DUPLICATE                                           ; 23      ;
; delay_300ms_counter[18]~DUPLICATE                               ; 23      ;
; LessThan0~6                                                     ; 23      ;
; always1~2                                                       ; 23      ;
; Add11~9                                                         ; 23      ;
; Add3~9                                                          ; 23      ;
; Add190~37                                                       ; 23      ;
; horizontal_and_vertical_counter:instance_2|v_count[4]           ; 23      ;
; horizontal_and_vertical_counter:instance_2|h_count[8]           ; 23      ;
; circle_y[1]~DUPLICATE                                           ; 22      ;
; Add167~45                                                       ; 22      ;
; Add88~1                                                         ; 22      ;
; horizontal_and_vertical_counter:instance_2|v_count[2]           ; 22      ;
; horizontal_and_vertical_counter:instance_2|v_count[3]           ; 22      ;
; horizontal_and_vertical_counter:instance_2|h_count[9]~DUPLICATE ; 21      ;
; triangle_winner_g~0                                             ; 21      ;
; Add199~37                                                       ; 21      ;
; Add175~53                                                       ; 21      ;
; Add171~49                                                       ; 21      ;
; Add88~21                                                        ; 21      ;
; Add88~17                                                        ; 21      ;
; Add88~13                                                        ; 21      ;
; Add88~9                                                         ; 21      ;
; horizontal_and_vertical_counter:instance_2|v_count[7]           ; 21      ;
; horizontal_and_vertical_counter:instance_2|h_count[10]          ; 21      ;
; Add174~49                                                       ; 20      ;
; horizontal_and_vertical_counter:instance_2|v_count[5]           ; 20      ;
; triangle_y[3]~DUPLICATE                                         ; 19      ;
; Add88~41                                                        ; 19      ;
; Add88~37                                                        ; 19      ;
; Add88~33                                                        ; 19      ;
; Add88~29                                                        ; 19      ;
; Add88~25                                                        ; 19      ;
; state_now.circle_wins_state                                     ; 18      ;
; always1~26                                                      ; 18      ;
; Add152~37                                                       ; 18      ;
; Add152~33                                                       ; 18      ;
; Add152~29                                                       ; 18      ;
; Add152~25                                                       ; 18      ;
; Add152~21                                                       ; 18      ;
; Add152~17                                                       ; 18      ;
; Add152~13                                                       ; 18      ;
; Add152~9                                                        ; 18      ;
; Add152~5                                                        ; 18      ;
; Add152~1                                                        ; 18      ;
; Add11~1                                                         ; 18      ;
; Add3~1                                                          ; 18      ;
; Add169~1                                                        ; 18      ;
; circle_turn_active_b~16                                         ; 17      ;
; triangle_turn_active_g~36                                       ; 17      ;
; Add199~1                                                        ; 17      ;
; Add203~13                                                       ; 17      ;
; Add192~13                                                       ; 17      ;
; Add138~45                                                       ; 17      ;
; Add138~41                                                       ; 17      ;
; Add138~37                                                       ; 17      ;
; Add138~33                                                       ; 17      ;
; Add138~29                                                       ; 17      ;
; Add138~25                                                       ; 17      ;
; Add138~21                                                       ; 17      ;
; Add138~17                                                       ; 17      ;
; Add138~9                                                        ; 17      ;
; Add138~5                                                        ; 17      ;
; Add138~1                                                        ; 17      ;
; WideOr49~0                                                      ; 16      ;
; circle_turn_active_g~221                                        ; 16      ;
; Decoder4~3                                                      ; 16      ;
; triangle_turn_active_b~97                                       ; 16      ;
; triangle_turn_active_r~86                                       ; 16      ;
; triangle_turn_active_r~80                                       ; 16      ;
; WideOr59~0                                                      ; 15      ;
; circle_turn_active_r~199                                        ; 15      ;
; triangle_y[1]                                                   ; 15      ;
; triangle_turn_active_b~108                                      ; 15      ;
; triangle_turn_active_b~63                                       ; 15      ;
; triangle_turn_active_g~66                                       ; 15      ;
; triangle_turn_active_g~15                                       ; 15      ;
; triangle_turn_active_r~47                                       ; 15      ;
; Add203~9                                                        ; 15      ;
; Add203~5                                                        ; 15      ;
; Add203~1                                                        ; 15      ;
; Add192~9                                                        ; 15      ;
; Add192~5                                                        ; 15      ;
; Add192~1                                                        ; 15      ;
; not_logic_1~input                                               ; 14      ;
; not_logic_0~input                                               ; 14      ;
; state_now.circle_input_formatting_state                         ; 14      ;
; Decoder4~9                                                      ; 14      ;
; horizontal_and_vertical_counter:instance_2|LessThan5~1          ; 14      ;
; circle_y[1]                                                     ; 14      ;
; triangle_x[0]                                                   ; 14      ;
; always1~46                                                      ; 14      ;
; grid_letters_g~0                                                ; 14      ;
; always1~43                                                      ; 14      ;
; number_digits_generic_r.raddr_a[4]~4                            ; 14      ;
; number_digits_generic_r.raddr_a[4]~3                            ; 14      ;
; number_digits_generic_r.raddr_a[4]~1                            ; 14      ;
; LessThan0~9                                                     ; 13      ;
; triangle_y[3]                                                   ; 13      ;
; triangle_y[0]                                                   ; 13      ;
; WideOr47~0                                                      ; 13      ;
; triangle_turn_active_b~113                                      ; 13      ;
; game_status.triangle_input_is_wrong                             ; 13      ;
; grid_letters_r~0                                                ; 13      ;
; Add165~1                                                        ; 13      ;
; Add164~1                                                        ; 13      ;
; Add162~1                                                        ; 13      ;
; Add211~9                                                        ; 13      ;
; LessThan10~0                                                    ; 12      ;
; state_now.triangle_input_formatting_state                       ; 12      ;
; circle_turn_active_r~164                                        ; 12      ;
; state_now.circle_inputting_state                                ; 12      ;
; state_now.triangle_inputting_state                              ; 12      ;
; WideOr51~0                                                      ; 12      ;
; number_digits_generic_b.raddr_a[9]~29                           ; 12      ;
; Add212~0                                                        ; 12      ;
; number_digits_generic_g.raddr_a[9]~31                           ; 12      ;
; game_status.triangle_is_inputing_status                         ; 12      ;
; circle_turn_active_r~54                                         ; 12      ;
; grid_letters_r~1                                                ; 12      ;
; grid_data[399]                                                  ; 12      ;
; grid_data[398]                                                  ; 12      ;
; Add126~33                                                       ; 12      ;
; Add126~29                                                       ; 12      ;
; Add126~25                                                       ; 12      ;
; Add126~21                                                       ; 12      ;
; Add126~17                                                       ; 12      ;
; Add126~13                                                       ; 12      ;
; Add126~9                                                        ; 12      ;
; Add126~5                                                        ; 12      ;
; Add126~1                                                        ; 12      ;
; Add51~37                                                        ; 12      ;
; Add51~33                                                        ; 12      ;
; Add51~29                                                        ; 12      ;
; Add51~25                                                        ; 12      ;
; Add51~21                                                        ; 12      ;
; Add51~17                                                        ; 12      ;
; Add51~13                                                        ; 12      ;
; Add51~9                                                         ; 12      ;
; Add51~5                                                         ; 12      ;
; Add51~1                                                         ; 12      ;
; Add170~37                                                       ; 12      ;
; Add170~33                                                       ; 12      ;
; Add170~29                                                       ; 12      ;
; Add170~25                                                       ; 12      ;
; Add170~21                                                       ; 12      ;
; Add170~17                                                       ; 12      ;
; Add170~13                                                       ; 12      ;
; Add170~9                                                        ; 12      ;
; Add170~5                                                        ; 12      ;
; Add170~1                                                        ; 12      ;
; triangle_y[2]~DUPLICATE                                         ; 11      ;
; LessThan13~0                                                    ; 11      ;
; state_now.triangle_update_last_position_state                   ; 11      ;
; circle_turn_active_b~175                                        ; 11      ;
; Decoder4~4                                                      ; 11      ;
; state_now.triangle_input_is_correct_state                       ; 11      ;
; triangle_turn_pasive_b~8                                        ; 11      ;
; circle_turn_active_g~94                                         ; 11      ;
; circle_turn_active_g~10                                         ; 11      ;
; triangle_turn_pasive_g~8                                        ; 11      ;
; triangle_winner_g~55                                            ; 11      ;
; circle_turn_active_r~96                                         ; 11      ;
; circle_turn_active_r~23                                         ; 11      ;
; circle_turn_pasive_r~52                                         ; 11      ;
; always1~41                                                      ; 11      ;
; triangle_turn_pasive_r~8                                        ; 11      ;
; Add46~33                                                        ; 11      ;
; Add46~29                                                        ; 11      ;
; Add43~25                                                        ; 11      ;
; horizontal_and_vertical_counter:instance_2|v_count[10]          ; 11      ;
; horizontal_and_vertical_counter:instance_2|v_count[8]           ; 11      ;
; state_now.circle_input_is_correct_state~DUPLICATE               ; 10      ;
; horizontal_and_vertical_counter:instance_2|v_count[9]~DUPLICATE ; 10      ;
; LessThan12~0                                                    ; 10      ;
; state_now.circle_update_last_position_state                     ; 10      ;
; state_now.circle_increment_move_count_state                     ; 10      ;
; circle_turn_active_b~233                                        ; 10      ;
; Decoder0~15                                                     ; 10      ;
; Decoder4~14                                                     ; 10      ;
; Decoder0~14                                                     ; 10      ;
; Decoder4~13                                                     ; 10      ;
; Decoder0~12                                                     ; 10      ;
; Decoder4~5                                                      ; 10      ;
; Decoder0~8                                                      ; 10      ;
; Decoder0~3                                                      ; 10      ;
; circle_x[2]                                                     ; 10      ;
; circle_turn_active_b~75                                         ; 10      ;
; circle_turn_active_b~58                                         ; 10      ;
; circle_turn_pasive_b~14                                         ; 10      ;
; triangle_turn_pasive_b~11                                       ; 10      ;
; triangle_turn_active_g~29                                       ; 10      ;
; circle_turn_pasive_g~14                                         ; 10      ;
; circle_turn_active_g~4                                          ; 10      ;
; triangle_turn_pasive_g~11                                       ; 10      ;
; circle_turn_active_r~38                                         ; 10      ;
; circle_turn_pasive_r~14                                         ; 10      ;
; triangle_turn_pasive_r~11                                       ; 10      ;
; always1~34                                                      ; 10      ;
; state_now.triangle_wins_state~DUPLICATE                         ; 9       ;
; not_activity~input                                              ; 9       ;
; circle_turn_active_b~171                                        ; 9       ;
; circle_turn_active_r~209                                        ; 9       ;
; state_now.triangle_wins_state                                   ; 9       ;
; Decoder0~0                                                      ; 9       ;
; circle_turn_active_b~25                                         ; 9       ;
; triangle_turn_active_g~32                                       ; 9       ;
; grid_letters_b~2                                                ; 9       ;
; whose_turn.01                                                   ; 9       ;
; grid_data[3]                                                    ; 9       ;
; grid_data[2]                                                    ; 9       ;
; Add161~41                                                       ; 9       ;
; Add161~37                                                       ; 9       ;
; Add161~33                                                       ; 9       ;
; Add161~29                                                       ; 9       ;
; Add161~25                                                       ; 9       ;
; Add161~21                                                       ; 9       ;
; Add161~17                                                       ; 9       ;
; Add161~13                                                       ; 9       ;
; Add161~9                                                        ; 9       ;
; Add161~5                                                        ; 9       ;
; Add165~49                                                       ; 9       ;
; Add164~49                                                       ; 9       ;
; Add178~21                                                       ; 9       ;
; Add162~49                                                       ; 9       ;
; state_now.triangle_increment_move_count_state~DUPLICATE         ; 8       ;
; grid_numbers_b~670                                              ; 8       ;
; check_start_y[3]~1                                              ; 8       ;
; LessThan11~0                                                    ; 8       ;
; Add19~1                                                         ; 8       ;
; Mux35~4                                                         ; 8       ;
; circle_turn_active_b~193                                        ; 8       ;
; circle_turn_active_b~192                                        ; 8       ;
; circle_turn_active_b~181                                        ; 8       ;
; grid_numbers_b~308                                              ; 8       ;
; circle_turn_active_g~279                                        ; 8       ;
; circle_turn_active_g~251                                        ; 8       ;
; circle_turn_active_g~240                                        ; 8       ;
; circle_turn_active_g~231                                        ; 8       ;
; circle_turn_active_r~229                                        ; 8       ;
; Decoder4~2                                                      ; 8       ;
; Decoder0~1                                                      ; 8       ;
; Decoder4~1                                                      ; 8       ;
; grid_numbers_r~285                                              ; 8       ;
; t_move_count_lst[0]                                             ; 8       ;
; Selector104~1                                                   ; 8       ;
; Selector104~0                                                   ; 8       ;
; WideOr53~0                                                      ; 8       ;
; triangle_turn_active_b~15                                       ; 8       ;
; circle_turn_pasive_b~16                                         ; 8       ;
; circle_turn_pasive_b~7                                          ; 8       ;
; triangle_turn_pasive_b~30                                       ; 8       ;
; triangle_winner_g~57                                            ; 8       ;
; circle_turn_pasive_g~16                                         ; 8       ;
; circle_turn_pasive_g~7                                          ; 8       ;
; triangle_turn_pasive_g~30                                       ; 8       ;
; circle_turn_active_r~53                                         ; 8       ;
; circle_turn_active_r~6                                          ; 8       ;
; grid_letters_r~21                                               ; 8       ;
; triangle_turn_active_r~36                                       ; 8       ;
; circle_turn_pasive_r~16                                         ; 8       ;
; circle_turn_pasive_r~7                                          ; 8       ;
; always1~45                                                      ; 8       ;
; triangle_turn_pasive_r~30                                       ; 8       ;
; always1~4                                                       ; 8       ;
; grid_letters_r~452                                              ; 8       ;
; Add199~17                                                       ; 8       ;
; Add175~49                                                       ; 8       ;
; Add165~45                                                       ; 8       ;
; Add164~45                                                       ; 8       ;
; Add171~45                                                       ; 8       ;
; Add162~45                                                       ; 8       ;
; check_start_y[1]~DUPLICATE                                      ; 7       ;
; state_now.00000000~DUPLICATE                                    ; 7       ;
; grid_data[386]~DUPLICATE                                        ; 7       ;
; horizontal_and_vertical_counter:instance_2|v_count[1]~DUPLICATE ; 7       ;
; grid_numbers_g~647                                              ; 7       ;
; WideOr51~2                                                      ; 7       ;
; state_now.circle_horizontal_increment_state                     ; 7       ;
; state_now.triangle_horizontal_increment_state                   ; 7       ;
; triangle_turn_active_b~383                                      ; 7       ;
; triangle_turn_active_g~328                                      ; 7       ;
; triangle_turn_active_r~353                                      ; 7       ;
; triangle_turn_active_r~322                                      ; 7       ;
; triangle_turn_active_r~306                                      ; 7       ;
; Mux31~8                                                         ; 7       ;
; Mux31~7                                                         ; 7       ;
; grid_numbers_b~309                                              ; 7       ;
; triangle_turn_active_b~173                                      ; 7       ;
; grid_numbers_g~384                                              ; 7       ;
; circle_turn_active_g~252                                        ; 7       ;
; circle_turn_active_g~233                                        ; 7       ;
; grid_numbers_g~252                                              ; 7       ;
; grid_numbers_g~247                                              ; 7       ;
; triangle_turn_active_g~122                                      ; 7       ;
; triangle_turn_active_g~121                                      ; 7       ;
; circle_turn_active_r~230                                        ; 7       ;
; circle_turn_active_r~218                                        ; 7       ;
; triangle_turn_active_r~174                                      ; 7       ;
; Decoder0~29                                                     ; 7       ;
; Decoder0~28                                                     ; 7       ;
; grid_data[87]~25                                                ; 7       ;
; grid_data[83]~21                                                ; 7       ;
; t_move_count_lst[2]                                             ; 7       ;
; c_move_count_lst[0]                                             ; 7       ;
; in_shift_reg[7]~0                                               ; 7       ;
; grid_numbers_b~141                                              ; 7       ;
; triangle_turn_active_b~84                                       ; 7       ;
; triangle_turn_active_b~66                                       ; 7       ;
; triangle_turn_active_b~34                                       ; 7       ;
; circle_turn_pasive_b~47                                         ; 7       ;
; circle_turn_pasive_b~39                                         ; 7       ;
; triangle_turn_pasive_b~16                                       ; 7       ;
; triangle_turn_pasive_b~3                                        ; 7       ;
; triangle_turn_active_g~28                                       ; 7       ;
; circle_turn_pasive_g~39                                         ; 7       ;
; triangle_turn_pasive_g~3                                        ; 7       ;
; triangle_winner_g~14                                            ; 7       ;
; green_8bit~2                                                    ; 7       ;
; grid_letters_r~199                                              ; 7       ;
; grid_letters_r~171                                              ; 7       ;
; grid_letters_r~70                                               ; 7       ;
; triangle_turn_active_r~84                                       ; 7       ;
; triangle_turn_active_r~31                                       ; 7       ;
; circle_turn_pasive_r~49                                         ; 7       ;
; circle_turn_pasive_r~41                                         ; 7       ;
; whose_turn.10                                                   ; 7       ;
; triangle_turn_pasive_r~16                                       ; 7       ;
; triangle_turn_pasive_r~3                                        ; 7       ;
; grid_data[391]                                                  ; 7       ;
; grid_data[390]                                                  ; 7       ;
; grid_data[382]                                                  ; 7       ;
; grid_letters_b~0                                                ; 7       ;
; always1~15                                                      ; 7       ;
; Add199~21                                                       ; 7       ;
; Add199~13                                                       ; 7       ;
; Add175~1                                                        ; 7       ;
; Add174~45                                                       ; 7       ;
; Add174~1                                                        ; 7       ;
; grid_data[387]~DUPLICATE                                        ; 6       ;
; horizontal_and_vertical_counter:instance_2|v_count[8]~DUPLICATE ; 6       ;
; grid_numbers_r~652                                              ; 6       ;
; grid_numbers_g~615                                              ; 6       ;
; check_start_x[0]~1                                              ; 6       ;
; triangle_turn_active_g~399                                      ; 6       ;
; Mux10~94                                                        ; 6       ;
; Mux10~93                                                        ; 6       ;
; Mux10~85                                                        ; 6       ;
; Mux11~85                                                        ; 6       ;
; Mux46~0                                                         ; 6       ;
; Mux39~0                                                         ; 6       ;
; Mux12~1                                                         ; 6       ;
; Mux12~0                                                         ; 6       ;
; grid_numbers_r~526                                              ; 6       ;
; circle_turn_active_b~173                                        ; 6       ;
; grid_numbers_b~294                                              ; 6       ;
; triangle_turn_active_b~187                                      ; 6       ;
; triangle_turn_active_b~171                                      ; 6       ;
; grid_numbers_g~385                                              ; 6       ;
; triangle_turn_active_g~161                                      ; 6       ;
; triangle_turn_active_g~135                                      ; 6       ;
; triangle_turn_active_r~228                                      ; 6       ;
; circle_turn_active_r~131                                        ; 6       ;
; grid_data[290]~141                                              ; 6       ;
; Decoder4~23                                                     ; 6       ;
; grid_data[210]~85                                               ; 6       ;
; grid_numbers_r~315                                              ; 6       ;
; grid_numbers_r~272                                              ; 6       ;
; t_move_count_lst[3]                                             ; 6       ;
; t_win_count_lst[3]~_Duplicate_2                                 ; 6       ;
; t_win_count_lst[1]~_Duplicate_2                                 ; 6       ;
; t_win_count_lst[0]~_Duplicate_2                                 ; 6       ;
; c_move_count_lst[3]                                             ; 6       ;
; c_move_count_lst[1]                                             ; 6       ;
; c_win_count_lst[3]~_Duplicate_2                                 ; 6       ;
; c_win_count_lst[1]~_Duplicate_2                                 ; 6       ;
; c_win_count_lst[0]~_Duplicate_2                                 ; 6       ;
; triangle_x[1]                                                   ; 6       ;
; triangle_turn_active_b~112                                      ; 6       ;
; triangle_turn_active_b~27                                       ; 6       ;
; triangle_turn_pasive_b~2                                        ; 6       ;
; triangle_winner_g~107                                           ; 6       ;
; triangle_winner_b~1                                             ; 6       ;
; circle_turn_pasive_g~47                                         ; 6       ;
; circle_turn_active_g~59                                         ; 6       ;
; triangle_turn_pasive_g~16                                       ; 6       ;
; triangle_turn_pasive_g~2                                        ; 6       ;
; triangle_winner_r~5                                             ; 6       ;
; Mux71~5                                                         ; 6       ;
; grid_letters_b~3                                                ; 6       ;
; grid_letters_r~77                                               ; 6       ;
; grid_letters_r~61                                               ; 6       ;
; grid_letters_r~23                                               ; 6       ;
; grid_letters_r~18                                               ; 6       ;
; grid_letters_r~15                                               ; 6       ;
; triangle_turn_pasive_r~2                                        ; 6       ;
; Mux85~64                                                        ; 6       ;
; Mux84~64                                                        ; 6       ;
; Mux81~16                                                        ; 6       ;
; grid_data[395]                                                  ; 6       ;
; grid_data[335]                                                  ; 6       ;
; grid_data[267]                                                  ; 6       ;
; grid_data[123]                                                  ; 6       ;
; grid_data[19]                                                   ; 6       ;
; grid_data[11]                                                   ; 6       ;
; Mux80~16                                                        ; 6       ;
; grid_data[378]                                                  ; 6       ;
; grid_data[370]                                                  ; 6       ;
; grid_data[286]                                                  ; 6       ;
; grid_data[342]                                                  ; 6       ;
; grid_data[274]                                                  ; 6       ;
; grid_data[366]                                                  ; 6       ;
; grid_data[334]                                                  ; 6       ;
; grid_data[10]                                                   ; 6       ;
; grid_data[66]                                                   ; 6       ;
; grid_data[22]                                                   ; 6       ;
; always1~31                                                      ; 6       ;
; grid_numbers_r~35                                               ; 6       ;
; always1~17                                                      ; 6       ;
; always1~9                                                       ; 6       ;
; in_shift_reg[0]~reg0                                            ; 6       ;
; Add151~45                                                       ; 6       ;
; Add169~37                                                       ; 6       ;
; Add169~33                                                       ; 6       ;
; Add169~29                                                       ; 6       ;
; Add169~25                                                       ; 6       ;
; Add169~21                                                       ; 6       ;
; Add169~17                                                       ; 6       ;
; Add169~13                                                       ; 6       ;
; Add169~9                                                        ; 6       ;
; Add169~5                                                        ; 6       ;
; Add199~25                                                       ; 6       ;
; Add186~1                                                        ; 6       ;
; delay_error_blinking_1000ms_counter[24]                         ; 6       ;
; delay_error_blinking_1000ms_counter[31]                         ; 6       ;
; delay_before_new_round_blinking_10s_counter[30]                 ; 6       ;
; Add174~5                                                        ; 6       ;
; Add43~29                                                        ; 6       ;
; Add171~1                                                        ; 6       ;
; check_start_y[0]~DUPLICATE                                      ; 5       ;
; grid_data[379]~DUPLICATE                                        ; 5       ;
; grid_data[331]~DUPLICATE                                        ; 5       ;
; grid_data[287]~DUPLICATE                                        ; 5       ;
; grid_data[283]~DUPLICATE                                        ; 5       ;
; grid_data[271]~DUPLICATE                                        ; 5       ;
; grid_data[343]~DUPLICATE                                        ; 5       ;
; grid_data[275]~DUPLICATE                                        ; 5       ;
; grid_data[127]~DUPLICATE                                        ; 5       ;
; grid_data[15]~DUPLICATE                                         ; 5       ;
; grid_data[282]~DUPLICATE                                        ; 5       ;
; grid_data[278]~DUPLICATE                                        ; 5       ;
; grid_data[266]~DUPLICATE                                        ; 5       ;
; grid_data[62]~DUPLICATE                                         ; 5       ;
; grid_data[46]~DUPLICATE                                         ; 5       ;
; grid_data[14]~DUPLICATE                                         ; 5       ;
; grid_data[18]~DUPLICATE                                         ; 5       ;
; grid_numbers_r~660                                              ; 5       ;
; grid_numbers_r~659                                              ; 5       ;
; grid_numbers_g~667                                              ; 5       ;
; grid_numbers_g~657                                              ; 5       ;
; grid_numbers_b~655                                              ; 5       ;
; grid_numbers_b~654                                              ; 5       ;
; grid_numbers_b~640                                              ; 5       ;
; WideOr51~1                                                      ; 5       ;
; check_start_x[1]                                                ; 5       ;
; check_start_x[2]                                                ; 5       ;
; circle_turn_active_g~339                                        ; 5       ;
; circle_turn_active_r~401                                        ; 5       ;
; Add19~0                                                         ; 5       ;
; Mux22~56                                                        ; 5       ;
; Mux23~55                                                        ; 5       ;
; WideOr59~1                                                      ; 5       ;
; LessThan19~0                                                    ; 5       ;
; Mux7~32                                                         ; 5       ;
; Mux2~32                                                         ; 5       ;
; circle_turn_active_b~228                                        ; 5       ;
; grid_numbers_b~392                                              ; 5       ;
; grid_numbers_b~372                                              ; 5       ;
; grid_numbers_b~359                                              ; 5       ;
; triangle_turn_active_b~276                                      ; 5       ;
; grid_numbers_b~302                                              ; 5       ;
; grid_numbers_b~300                                              ; 5       ;
; grid_numbers_b~226                                              ; 5       ;
; circle_turn_active_g~162                                        ; 5       ;
; grid_numbers_g~272                                              ; 5       ;
; grid_numbers_g~267                                              ; 5       ;
; triangle_turn_active_g~136                                      ; 5       ;
; triangle_turn_active_g~134                                      ; 5       ;
; triangle_turn_active_g~124                                      ; 5       ;
; circle_turn_active_r~211                                        ; 5       ;
; triangle_turn_active_r~213                                      ; 5       ;
; state_now.circle_input_range_validation_state                   ; 5       ;
; circle_turn_active_r~137                                        ; 5       ;
; triangle_turn_active_r~149                                      ; 5       ;
; triangle_turn_active_r~139                                      ; 5       ;
; Decoder4~15                                                     ; 5       ;
; Decoder4~7                                                      ; 5       ;
; Decoder0~9                                                      ; 5       ;
; Decoder4~6                                                      ; 5       ;
; Decoder0~5                                                      ; 5       ;
; grid_numbers_r~235                                              ; 5       ;
; t_win_count_lst[2]~_Duplicate_2                                 ; 5       ;
; c_move_count_lst[2]                                             ; 5       ;
; triangle_turn_active_b~136                                      ; 5       ;
; circle_turn_active_b~111                                        ; 5       ;
; circle_turn_active_b~19                                         ; 5       ;
; triangle_turn_active_b~18                                       ; 5       ;
; circle_turn_pasive_b~8                                          ; 5       ;
; informative_symbols_b~3                                         ; 5       ;
; triangle_turn_pasive_b~14                                       ; 5       ;
; triangle_turn_active_g~52                                       ; 5       ;
; circle_turn_pasive_g~49                                         ; 5       ;
; circle_turn_pasive_g~8                                          ; 5       ;
; informative_symbols_g~67                                        ; 5       ;
; triangle_turn_pasive_g~14                                       ; 5       ;
; triangle_winner_r~97                                            ; 5       ;
; triangle_winner_r~65                                            ; 5       ;
; grid_numbers_r~151                                              ; 5       ;
; grid_letters_r~128                                              ; 5       ;
; red_8bit~18                                                     ; 5       ;
; grid_letters_r~95                                               ; 5       ;
; grid_letters_r~76                                               ; 5       ;
; grid_letters_r~32                                               ; 5       ;
; LessThan42~1                                                    ; 5       ;
; triangle_turn_active_r~60                                       ; 5       ;
; triangle_turn_active_r~23                                       ; 5       ;
; triangle_turn_active_r~0                                        ; 5       ;
; circle_turn_pasive_r~37                                         ; 5       ;
; circle_turn_pasive_r~20                                         ; 5       ;
; circle_turn_pasive_r~8                                          ; 5       ;
; triangle_turn_pasive_r~14                                       ; 5       ;
; triangle_turn_pasive_r~7                                        ; 5       ;
; grid_data[363]                                                  ; 5       ;
; grid_data[319]                                                  ; 5       ;
; grid_data[315]                                                  ; 5       ;
; grid_data[303]                                                  ; 5       ;
; grid_data[299]                                                  ; 5       ;
; grid_data[375]                                                  ; 5       ;
; grid_data[311]                                                  ; 5       ;
; grid_data[307]                                                  ; 5       ;
; grid_data[279]                                                  ; 5       ;
; grid_data[259]                                                  ; 5       ;
; grid_data[251]                                                  ; 5       ;
; grid_data[187]                                                  ; 5       ;
; grid_data[179]                                                  ; 5       ;
; grid_data[223]                                                  ; 5       ;
; grid_data[159]                                                  ; 5       ;
; grid_data[151]                                                  ; 5       ;
; grid_data[235]                                                  ; 5       ;
; grid_data[175]                                                  ; 5       ;
; grid_data[171]                                                  ; 5       ;
; grid_data[231]                                                  ; 5       ;
; grid_data[227]                                                  ; 5       ;
; grid_data[167]                                                  ; 5       ;
; grid_data[163]                                                  ; 5       ;
; grid_data[207]                                                  ; 5       ;
; grid_data[203]                                                  ; 5       ;
; grid_data[143]                                                  ; 5       ;
; grid_data[139]                                                  ; 5       ;
; grid_data[199]                                                  ; 5       ;
; grid_data[135]                                                  ; 5       ;
; grid_data[131]                                                  ; 5       ;
; grid_data[59]                                                   ; 5       ;
; grid_data[55]                                                   ; 5       ;
; grid_data[31]                                                   ; 5       ;
; grid_data[27]                                                   ; 5       ;
; grid_data[47]                                                   ; 5       ;
; grid_data[35]                                                   ; 5       ;
; grid_data[79]                                                   ; 5       ;
; grid_data[75]                                                   ; 5       ;
; grid_data[71]                                                   ; 5       ;
; grid_data[67]                                                   ; 5       ;
; grid_data[7]                                                    ; 5       ;
; grid_data[374]                                                  ; 5       ;
; grid_data[310]                                                  ; 5       ;
; grid_data[306]                                                  ; 5       ;
; grid_data[302]                                                  ; 5       ;
; grid_data[298]                                                  ; 5       ;
; grid_data[290]                                                  ; 5       ;
; grid_data[322]                                                  ; 5       ;
; grid_data[262]                                                  ; 5       ;
; grid_data[254]                                                  ; 5       ;
; grid_data[238]                                                  ; 5       ;
; grid_data[222]                                                  ; 5       ;
; grid_data[218]                                                  ; 5       ;
; grid_data[206]                                                  ; 5       ;
; grid_data[190]                                                  ; 5       ;
; grid_data[186]                                                  ; 5       ;
; grid_data[174]                                                  ; 5       ;
; grid_data[170]                                                  ; 5       ;
; grid_data[158]                                                  ; 5       ;
; grid_data[138]                                                  ; 5       ;
; grid_data[246]                                                  ; 5       ;
; grid_data[242]                                                  ; 5       ;
; grid_data[230]                                                  ; 5       ;
; grid_data[226]                                                  ; 5       ;
; grid_data[198]                                                  ; 5       ;
; grid_data[182]                                                  ; 5       ;
; grid_data[178]                                                  ; 5       ;
; grid_data[166]                                                  ; 5       ;
; grid_data[162]                                                  ; 5       ;
; grid_data[150]                                                  ; 5       ;
; grid_data[106]                                                  ; 5       ;
; grid_data[94]                                                   ; 5       ;
; grid_data[90]                                                   ; 5       ;
; grid_data[30]                                                   ; 5       ;
+-----------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                    ;
+---------------------------+-------------+---------------------+-------------------+
; Statistic                 ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------+-------------+---------------------+-------------------+
; Independent 9x9           ; 12          ; 3.00                ; 261               ;
; Independent 18x18         ; 68          ; 2.00                ; 174               ;
; Independent 18x18 plus 36 ; 11          ; 1.00                ; 87                ;
; DSP Block                 ; 87          ; --                  ; 87                ;
; DSP 18-bit Element        ; 90          ; 2.00                ; 174               ;
; DSP 27-bit Element        ; 8           ; 1.00                ; 87                ;
; Unsigned Multiplier       ; 91          ; --                  ; --                ;
+---------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 25,523 / 289,320 ( 9 % )  ;
; C12 interconnects                           ; 350 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 5,918 / 119,108 ( 5 % )   ;
; C4 interconnects                            ; 4,188 / 56,300 ( 7 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,937 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 10,185 / 84,580 ( 12 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 583 / 12,676 ( 5 % )      ;
; R14/C12 interconnect drivers                ; 842 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 8,265 / 130,992 ( 6 % )   ;
; R6 interconnects                            ; 12,845 / 266,960 ( 5 % )  ;
; Spine clocks                                ; 7 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 39        ; 0            ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 39        ; 39        ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 0         ; 39           ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 0         ; 0         ; 39           ; 4            ; 39           ; 39           ; 39           ; 39           ; 4            ; 39           ; 39           ; 39           ; 39           ; 4            ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ;
; Total Fail          ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; in_shift_reg[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_shift_reg[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock_out_25MHZ     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; h_sync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; v_sync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; red_8bit[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; green_8bit[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blue_8bit[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; not_logic_0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; not_logic_1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock_builtin_50MHZ ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; not_activity        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; clock_builtin_50MHZ ; clock_builtin_50MHZ  ; 19.8              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                      ;
+--------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                        ; Destination Register                                  ; Delay Added in ns ;
+--------------------------------------------------------+-------------------------------------------------------+-------------------+
; clock_divider:instance_1|clk_25                        ; clock_divider:instance_1|clk_25                       ; 2.675             ;
; c_win_count_lst[3]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.574             ;
; t_win_count_lst[3]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.573             ;
; t_move_count_lst[3]                                    ; t_move_count_sig[3]~_Duplicate_1                      ; 0.490             ;
; t_move_count_lst[2]                                    ; t_move_count_sig[3]~_Duplicate_1                      ; 0.488             ;
; c_win_count_sig[0]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.488             ;
; t_win_count_sig[0]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.484             ;
; c_move_count_lst[0]                                    ; c_move_count_sig[2]~_Duplicate_2                      ; 0.461             ;
; t_move_count_lst[0]                                    ; t_move_count_sig[3]~_Duplicate_1                      ; 0.455             ;
; c_move_count_lst[2]                                    ; c_move_count_sig[2]~_Duplicate_2                      ; 0.445             ;
; c_move_count_lst[3]                                    ; c_move_count_sig[2]~_Duplicate_2                      ; 0.443             ;
; c_move_count_lst[1]                                    ; c_move_count_sig[2]~_Duplicate_2                      ; 0.439             ;
; t_move_count_lst[1]                                    ; t_move_count_sig[3]~_Duplicate_1                      ; 0.417             ;
; t_move_count_sig[0]~_Duplicate_2                       ; t_move_count_sig[3]~_Duplicate_1                      ; 0.409             ;
; c_move_count_sig[0]~_Duplicate_2                       ; c_move_count_sig[3]~_Duplicate_1                      ; 0.407             ;
; t_move_count_sig[2]~_Duplicate_2                       ; t_move_count_sig[3]~_Duplicate_1                      ; 0.380             ;
; c_move_count_sig[2]~_Duplicate_2                       ; c_move_count_sig[3]~_Duplicate_1                      ; 0.378             ;
; t_move_count_sig[1]~_Duplicate_2                       ; t_move_count_sig[3]~_Duplicate_1                      ; 0.366             ;
; c_move_count_sig[1]~_Duplicate_2                       ; c_move_count_sig[3]~_Duplicate_1                      ; 0.364             ;
; t_win_count_sig[1]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.331             ;
; t_win_count_lst[2]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.329             ;
; t_win_count_lst[0]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.314             ;
; check_start_x[2]                                       ; check_start_x[3]                                      ; 0.303             ;
; check_start_x[1]                                       ; check_start_x[3]                                      ; 0.298             ;
; c_win_count_lst[0]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.285             ;
; c_win_count_lst[2]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.265             ;
; t_win_count_lst[1]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.265             ;
; t_win_count_sig[2]~_Duplicate_2                        ; t_win_count_sig[3]~_Duplicate_1                       ; 0.265             ;
; state_now.triangle_left_diagonal_win_check_state       ; state_now.triangle_left_diagonal_increment_state      ; 0.265             ;
; c_win_count_lst[1]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.258             ;
; state_now.00000000                                     ; state_to_be_returned.00000000                         ; 0.258             ;
; state_now.triangle_input_range_validation_state        ; state_now.triangle_input_is_wrong_state               ; 0.256             ;
; state_now.triangle_left_diagonal_increment_state       ; state_now.triangle_left_diagonal_win_check_state      ; 0.255             ;
; circle_x[3]                                            ; state_now.circle_put_circle_to_the_grid_state         ; 0.255             ;
; circle_y[1]                                            ; state_now.circle_put_circle_to_the_grid_state         ; 0.255             ;
; circle_x[2]                                            ; state_now.circle_put_circle_to_the_grid_state         ; 0.255             ;
; circle_y[2]                                            ; state_now.circle_put_circle_to_the_grid_state         ; 0.255             ;
; circle_y[0]                                            ; state_now.circle_put_circle_to_the_grid_state         ; 0.255             ;
; circle_x[1]                                            ; state_now.circle_put_circle_to_the_grid_state         ; 0.255             ;
; c_win_count_sig[1]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.245             ;
; in_shift_reg[5]~reg0                                   ; in_shift_reg[6]~reg0                                  ; 0.239             ;
; in_shift_reg[3]~reg0                                   ; in_shift_reg[4]~reg0                                  ; 0.234             ;
; state_now.triangle_grid_availability_validation_state  ; state_now.triangle_input_is_wrong_state               ; 0.232             ;
; state_to_be_returned.00000000                          ; state_now.00000000                                    ; 0.229             ;
; state_now.circle_grid_availability_validation_state    ; state_to_be_returned.00000000                         ; 0.229             ;
; state_to_be_returned.triangle_input_formatting_state   ; state_now.triangle_input_formatting_state             ; 0.229             ;
; state_now.triangle_inputting_state                     ; in_shift_reg[0]~reg0                                  ; 0.228             ;
; c_win_count_sig[2]~_Duplicate_2                        ; c_win_count_sig[3]~_Duplicate_1                       ; 0.225             ;
; in_shift_reg[6]~reg0                                   ; in_shift_reg[7]~reg0                                  ; 0.219             ;
; state_to_be_returned.circle_input_formatting_state     ; state_now.circle_input_formatting_state               ; 0.215             ;
; delay_300ms_counter[19]                                ; delay_300ms_counter[19]                               ; 0.209             ;
; state_now.circle_inputting_state                       ; in_shift_reg[0]~reg0                                  ; 0.206             ;
; in_shift_reg[4]~reg0                                   ; in_shift_reg[5]~reg0                                  ; 0.202             ;
; in_shift_reg[2]~reg0                                   ; in_shift_reg[3]~reg0                                  ; 0.199             ;
; in_shift_reg[0]~reg0                                   ; in_shift_reg[1]~reg0                                  ; 0.198             ;
; in_shift_reg[1]~reg0                                   ; in_shift_reg[2]~reg0                                  ; 0.194             ;
; state_now.circle_input_is_correct_state                ; in_shift_reg[0]~reg0                                  ; 0.183             ;
; triangle_x[0]                                          ; in_shift_reg[0]~reg0                                  ; 0.183             ;
; state_now.triangle_input_is_correct_state              ; in_shift_reg[0]~reg0                                  ; 0.183             ;
; not_logic_0                                            ; in_shift_reg[0]~reg0                                  ; 0.183             ;
; not_logic_1                                            ; in_shift_reg[0]~reg0                                  ; 0.183             ;
; circle_x[0]                                            ; in_shift_reg[0]~reg0                                  ; 0.183             ;
; delay_300ms_counter[21]                                ; delay_300ms_counter[30]                               ; 0.179             ;
; delay_300ms_counter[23]                                ; delay_300ms_counter[30]                               ; 0.156             ;
; delay_before_new_round_blinking_10s_counter[31]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[30]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[29]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[27]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[26]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[25]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[24]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[23]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[22]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[21]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[20]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[19]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[18]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[17]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[16]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[15]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[14]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[13]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[11]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[10]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[9]         ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[8]         ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[7]         ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[6]         ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[28]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_before_new_round_blinking_10s_counter[12]        ; state_now.delay_before_new_round_blinking_10s         ; 0.152             ;
; delay_300ms_counter[22]                                ; delay_300ms_counter[30]                               ; 0.148             ;
; not_activity                                           ; state_to_be_returned.circle_inputting_state           ; 0.130             ;
; horizontal_and_vertical_counter:instance_2|h_count[10] ; horizontal_and_vertical_counter:instance_2|v_count[5] ; 0.121             ;
; delay_300ms_counter[29]                                ; delay_300ms_counter[19]                               ; 0.110             ;
; grid_data[3]                                           ; state_now.circle_put_circle_to_the_grid_state         ; 0.105             ;
; grid_data[35]                                          ; state_now.circle_put_circle_to_the_grid_state         ; 0.105             ;
; grid_data[67]                                          ; state_now.circle_put_circle_to_the_grid_state         ; 0.105             ;
; grid_data[99]                                          ; state_now.circle_put_circle_to_the_grid_state         ; 0.105             ;
; grid_data[11]                                          ; state_now.circle_put_circle_to_the_grid_state         ; 0.105             ;
; grid_data[43]                                          ; state_now.circle_put_circle_to_the_grid_state         ; 0.105             ;
+--------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "vga_rgb"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock_builtin_50MHZ~inputCLKENA0 with 425 fanout uses global clock CLKCTRL_G6
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_rgb.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 76 registers into blocks of type DSP block
    Extra Info (176220): Created 60 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.39 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:46
Info (144001): Generated suppressed messages file C:/Users/Levovo20x/Documents/GitHub/EE314-Term-Project/VGA finalized/output_files/vga_rgb.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5743 megabytes
    Info: Processing ended: Fri Jun 23 07:21:32 2023
    Info: Elapsed time: 00:02:42
    Info: Total CPU time (on all processors): 00:02:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Levovo20x/Documents/GitHub/EE314-Term-Project/VGA finalized/output_files/vga_rgb.fit.smsg.


