Partition Merge report for DE1SOC_LCDLT24_2fas
Wed Dec 21 11:16:44 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Wed Dec 21 11:16:44 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; DE1SOC_LCDLT24_2fas                         ;
; Top-level Entity Name           ; DE1SOC_LCDLT24_2fas                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 1679                                        ;
; Total pins                      ; 47                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 52,224                                      ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                  ;
+---------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------------+------------------------------------------------------------------------------------------+
; Name                                  ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                           ; Details                                                                                  ;
+---------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------------+------------------------------------------------------------------------------------------+
; LT24_D[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[0]                                ; N/A                                                                                      ;
; LT24_D[0]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[0]                                ; N/A                                                                                      ;
; LT24_D[10]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[10]                               ; N/A                                                                                      ;
; LT24_D[10]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[10]                               ; N/A                                                                                      ;
; LT24_D[11]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[11]                               ; N/A                                                                                      ;
; LT24_D[11]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[11]                               ; N/A                                                                                      ;
; LT24_D[12]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[12]                               ; N/A                                                                                      ;
; LT24_D[12]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[12]                               ; N/A                                                                                      ;
; LT24_D[13]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[13]                               ; N/A                                                                                      ;
; LT24_D[13]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[13]                               ; N/A                                                                                      ;
; LT24_D[14]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[14]                               ; N/A                                                                                      ;
; LT24_D[14]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[14]                               ; N/A                                                                                      ;
; LT24_D[15]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[15]                               ; N/A                                                                                      ;
; LT24_D[15]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[15]                               ; N/A                                                                                      ;
; LT24_D[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[1]                                ; N/A                                                                                      ;
; LT24_D[1]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[1]                                ; N/A                                                                                      ;
; LT24_D[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[2]                                ; N/A                                                                                      ;
; LT24_D[2]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[2]                                ; N/A                                                                                      ;
; LT24_D[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[3]                                ; N/A                                                                                      ;
; LT24_D[3]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[3]                                ; N/A                                                                                      ;
; LT24_D[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[4]                                ; N/A                                                                                      ;
; LT24_D[4]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[4]                                ; N/A                                                                                      ;
; LT24_D[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[5]                                ; N/A                                                                                      ;
; LT24_D[5]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[5]                                ; N/A                                                                                      ;
; LT24_D[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[6]                                ; N/A                                                                                      ;
; LT24_D[6]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[6]                                ; N/A                                                                                      ;
; LT24_D[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[7]                                ; N/A                                                                                      ;
; LT24_D[7]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[7]                                ; N/A                                                                                      ;
; LT24_D[8]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[8]                                ; N/A                                                                                      ;
; LT24_D[8]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[8]                                ; N/A                                                                                      ;
; LT24_D[9]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[9]                                ; N/A                                                                                      ;
; LT24_D[9]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_D[9]                                ; N/A                                                                                      ;
; LT24_RESET_N                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24InitReset:DUT_RESET|tmp_LT24_RESET_N ; N/A                                                                                      ;
; LT24_RESET_N                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24InitReset:DUT_RESET|tmp_LT24_RESET_N ; N/A                                                                                      ;
; LT24_RS                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_RS~_wirecell                        ; N/A                                                                                      ;
; LT24_RS                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_RS~_wirecell                        ; N/A                                                                                      ;
; LT24_WR_N                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_WR_N~_wirecell                      ; N/A                                                                                      ;
; LT24_WR_N                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; LT24Setup:O1_SETUP|LT24_WR_N~_wirecell                      ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|DONE_COLOUR    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_ctrl:O3_LCDCONT|EP.FINDR                                ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|DONE_COLOUR    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_ctrl:O3_LCDCONT|EP.FINDR                                ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|DONE_CURSOR    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_ctrl:O3_LCDCONT|EP.FINCUR                               ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|DONE_CURSOR    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_ctrl:O3_LCDCONT|EP.FINCUR                               ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|DRAW_FIG       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|DRAW_FIG                                    ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|DRAW_FIG       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|DRAW_FIG                                    ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|OP_DRAWCOLOUR  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_drawing:O2_LCDDRAW|OP_DRAWCOLOUR                        ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|OP_DRAWCOLOUR  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_drawing:O2_LCDDRAW|OP_DRAWCOLOUR                        ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|OP_SETCURSOR   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_drawing:O2_LCDDRAW|OP_SETCURSOR                         ; N/A                                                                                      ;
; lcd_drawing:O2_LCDDRAW|OP_SETCURSOR   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; lcd_drawing:O2_LCDDRAW|OP_SETCURSOR                         ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[7]                                    ; N/A                                                                                      ;
; CLOCK_50~inputCLKENA0                 ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                    ; N/A                                                                                      ;
; Rx                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Rx                                                          ; N/A                                                                                      ;
; Rx                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Rx                                                          ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                         ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.ADDLEFT            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.ADDLEFT                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.ADDLEFT            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.ADDLEFT                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.LDDATA             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.LDDATA                                   ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.LDDATA             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.LDDATA                                   ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.PARITYBIT          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.PARITYBIT                                ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.PARITYBIT          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.PARITYBIT                                ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.PREWAIT            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.PREWAIT                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.PREWAIT            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.PREWAIT                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.PREWAIT~DUPLICATE  ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; uart:O4_LCDUART|EP.PREWAIT~DUPLICATE  ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; uart:O4_LCDUART|EP.SIGNALS            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.SIGNALS                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.SIGNALS            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.SIGNALS                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.STARTBIT           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.STARTBIT                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.STARTBIT           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.STARTBIT                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.USEDATA            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.USEDATA                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.USEDATA            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.USEDATA                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITDATA           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITDATA                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITDATA           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITDATA                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITEND1           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITEND1                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITEND1           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITEND1                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITEND1~DUPLICATE ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; uart:O4_LCDUART|EP.WAITEND1~DUPLICATE ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; uart:O4_LCDUART|EP.WAITEND2           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITEND2                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITEND2           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITEND2                                 ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITERR            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITERR                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITERR            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITERR                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITERR~DUPLICATE  ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; uart:O4_LCDUART|EP.WAITERR~DUPLICATE  ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; uart:O4_LCDUART|EP.WAITPARITY         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITPARITY                               ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WAITPARITY         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WAITPARITY                               ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WTDATA             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WTDATA                                   ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WTDATA             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WTDATA                                   ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WTORDER            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WTORDER                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|EP.WTORDER            ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|EP.WTORDER                                  ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[0]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[0]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[1]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[1]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[2]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[2]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[3]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[3]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[4]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[4]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[5]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[5]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[6]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[6]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[7]                                    ; N/A                                                                                      ;
; uart:O4_LCDUART|RDATO[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; uart:O4_LCDUART|RDATO[7]                                    ; N/A                                                                                      ;
+---------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 292  ; 62               ; 619                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 535  ; 91               ; 285                            ; 0                              ;
;     -- 7 input functions                    ; 2    ; 0                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 110  ; 12               ; 70                             ; 0                              ;
;     -- 5 input functions                    ; 93   ; 25               ; 78                             ; 0                              ;
;     -- 4 input functions                    ; 68   ; 17               ; 22                             ; 0                              ;
;     -- <=3 input functions                  ; 262  ; 37               ; 115                            ; 0                              ;
; Memory ALUT usage                           ; 0    ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0    ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 349  ; 91               ; 1239                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
;                                             ;      ;                  ;                                ;                                ;
; I/O pins                                    ; 47   ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0    ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 0    ; 0                ; 52224                          ; 0                              ;
; Total block memory implementation bits      ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0    ; 0                ; 0                              ; 1                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 0    ; 134              ; 1754                           ; 1                              ;
;     -- Registered Input Connections         ; 0    ; 110              ; 1365                           ; 0                              ;
;     -- Output Connections                   ; 991  ; 285              ; 34                             ; 579                            ;
;     -- Registered Output Connections        ; 85   ; 285              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 4405 ; 933              ; 6070                           ; 588                            ;
;     -- Registered Connections               ; 1250 ; 756              ; 4578                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 0    ; 0                ; 991                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 0    ; 20               ; 276                            ; 123                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 991  ; 276              ; 64                             ; 457                            ;
;     -- hard_block:auto_generated_inst       ; 0    ; 123              ; 457                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 18   ; 45               ; 219                            ; 4                              ;
;     -- Output Ports                         ; 39   ; 62               ; 115                            ; 9                              ;
;     -- Bidir Ports                          ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 13               ; 106                            ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 29               ; 101                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 0                ; 25                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 13                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 25               ; 53                             ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 30               ; 67                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 29               ; 103                            ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                 ;
+-------------------------------------+-----------+---------------+----------+-------------+
; Name                                ; Partition ; Type          ; Location ; Status      ;
+-------------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; KEY[0]                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; KEY[1]                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; KEY[2]                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; KEY[3]                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[0]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[1]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[2]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[3]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[4]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[5]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[6]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[7]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[8]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LEDR[9]                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_CS_N                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_CS_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_CS_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[10]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[11]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[12]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[13]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[14]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[15]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_D[9]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_D[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_D[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_LCD_ON                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_LCD_ON                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_LCD_ON~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_RD_N                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_RD_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_RD_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_RESET_N                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_RESET_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_RESET_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_RS                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_RS                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_RS~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; LT24_WR_N                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LT24_WR_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LT24_WR_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; Rx                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- Rx                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Rx~input                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[0]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[1]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[2]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[3]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[4]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[5]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[6]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[7]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; SW[8]                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; altera_reserved_tck                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; altera_reserved_tdi                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; altera_reserved_tdo                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; altera_reserved_tms                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                     ;           ;               ;          ;             ;
; pre_syn.bp.O2_LCDDRAW_DONE_COLOUR   ; Top       ; Output Port   ; n/a      ;             ;
;                                     ;           ;               ;          ;             ;
; pre_syn.bp.O2_LCDDRAW_DONE_CURSOR   ; Top       ; Output Port   ; n/a      ;             ;
;                                     ;           ;               ;          ;             ;
; pre_syn.bp.O2_LCDDRAW_DRAW_FIG      ; Top       ; Output Port   ; n/a      ;             ;
;                                     ;           ;               ;          ;             ;
; pre_syn.bp.O2_LCDDRAW_OP_DRAWCOLOUR ; Top       ; Output Port   ; n/a      ;             ;
;                                     ;           ;               ;          ;             ;
; pre_syn.bp.O2_LCDDRAW_OP_SETCURSOR  ; Top       ; Output Port   ; n/a      ;             ;
;                                     ;           ;               ;          ;             ;
; pre_syn.bp.O4_LCDUART_RDATO_7_      ; Top       ; Output Port   ; n/a      ;             ;
;                                     ;           ;               ;          ;             ;
+-------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 971            ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 911            ;
;     -- 7 input functions                    ; 2              ;
;     -- 6 input functions                    ; 192            ;
;     -- 5 input functions                    ; 196            ;
;     -- 4 input functions                    ; 107            ;
;     -- <=3 input functions                  ; 414            ;
;                                             ;                ;
; Dedicated logic registers                   ; 1679           ;
;                                             ;                ;
; I/O pins                                    ; 47             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 52224          ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1239           ;
; Total fan-out                               ; 10069          ;
; Average fan-out                             ; 3.67           ;
+---------------------------------------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vg84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 1024         ; 51           ; 1024         ; 51           ; 52224 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Dec 21 11:16:42 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE1SOC_LCDLT24_2fas -c DE1SOC_LCDLT24_2fas --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 128 of its 134 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 6 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/xelab/Documents/Uni/Curso3/Cuatri1/DCSD/Grupo-C4/Grupo-C4/Proyecto/DE1SOC_LCDLT24_2fas/DE1SOC_LCDLT24_2fas.vhd Line: 27
Info (21057): Implemented 2195 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 2092 logic cells
    Info (21064): Implemented 51 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4754 megabytes
    Info: Processing ended: Wed Dec 21 11:16:44 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


