module top #(parameter M=16)
(
  input clk,
  input [M-1:0] a,b,
  output [M-1:0] c
 );
 
 assign c = clk ? a : b;
endmodule
