# üìù README ‚Äî TP FPGA  
**Auteurs :** Antoine Le Marignier, Louis Vozzzola

## üìå Pr√©sentation du projet
Ce TP a pour objectif de se familiariser avec le d√©veloppement sur **FPGA**, depuis la description mat√©rielle jusqu‚Äô√† la synth√®se et la mise en ≈ìuvre sur carte.

**Mat√©riel et outils utilis√©s :**
- Carte FPGA : *(√† compl√©ter, ex : Basys 3 / Nexys A7 / DE10-Lite...)*
- Langage HDL : *(VHDL / Verilog)*
- Environnement : *(Vivado / Quartus)*

L‚Äôobjectif principal est d‚Äôapprendre √† concevoir un circuit num√©rique, le simuler et le d√©ployer sur FPGA.

---

## üß© Contenu du TP

### 1. Premier Test
On suit toute la d√©marche est on arrive bien √©teindre la LED quand on appuie sur le bouton :
<img width="480" height="848" alt="image" src="https://github.com/user-attachments/assets/f406379a-df81-4ad0-8d79-7b6d797983c3" />


On change alors notre en code en mettant not pushl, la led s'allume lorsque l'on appuie sur le bouton.




### 2. Faire clignoter une LED
Voici notre porposition de sch√©ma : 
![WhatsApp Image 2025-12-12 √† 10 37 48_c125ae2b](https://github.com/user-attachments/assets/00c05668-78a3-4917-9643-138d6cc16473)

La clock FPGA_CLK1_50 est une 50MHz
Voici ce que propose quartus
![alt text](/TP-FPGA-MINEUR/IMG/image.png)

![alt text](/TP-FPGA-MINEUR/IMG/image-1.png)


Avec r√©duction de fr√©quence :
![WhatsApp Image 2025-12-12 √† 10 37 48_a5b12a4e](https://github.com/user-attachments/assets/94e73190-fb9f-4d3a-807c-1f922b99e5cf)



### 3. Simulation
- Cr√©ation de testbenches.
- V√©rification fonctionnelle.

### 4. Synth√®se & Impl√©mentation
- Synth√®se.
- Placement & routage.
- R√©solution des warnings/erreurs.

### 5. T√©l√©versement sur FPGA
- G√©n√©ration du bitstream.
- Programmation de la carte.

### 6. Tests et validation
- Comparaison simulation vs mat√©riel.
- Analyse des √©carts √©ventuels.

---

## üìÇ Arborescence du projet
