
Proyecto_PWM_motores.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000020  00800100  000010b2  00001146  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000010b2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000017  00800120  00800120  00001166  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00001166  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00001198  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000118  00000000  00000000  000011d8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000013b6  00000000  00000000  000012f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000009e1  00000000  00000000  000026a6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000c8e  00000000  00000000  00003087  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000264  00000000  00000000  00003d18  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000069d  00000000  00000000  00003f7c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000090d  00000000  00000000  00004619  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000118  00000000  00000000  00004f26  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
       0:	0c 94 78 00 	jmp	0xf0	; 0xf0 <__ctors_end>
       4:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
       8:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
       c:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      10:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      14:	0c 94 ed 05 	jmp	0xbda	; 0xbda <__vector_5>
      18:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      1c:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      20:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      24:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      28:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      2c:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      30:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      34:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      38:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      3c:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      40:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      44:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      48:	0c 94 a1 05 	jmp	0xb42	; 0xb42 <__vector_18>
      4c:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      50:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      54:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      58:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      5c:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      60:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      64:	0c 94 95 00 	jmp	0x12a	; 0x12a <__bad_interrupt>
      68:	c1 04       	cpc	r12, r1
      6a:	ce 04       	cpc	r12, r14
      6c:	db 04       	cpc	r13, r11
      6e:	e8 04       	cpc	r14, r8
      70:	f5 04       	cpc	r15, r5
      72:	fc 04       	cpc	r15, r12
      74:	03 05       	cpc	r16, r3
      76:	07 05       	cpc	r16, r7
      78:	0c 05       	cpc	r16, r12
      7a:	1a 05       	cpc	r17, r10
      7c:	1a 05       	cpc	r17, r10
      7e:	1a 05       	cpc	r17, r10
      80:	1a 05       	cpc	r17, r10
      82:	1a 05       	cpc	r17, r10
      84:	1a 05       	cpc	r17, r10
      86:	1a 05       	cpc	r17, r10
      88:	1a 05       	cpc	r17, r10
      8a:	1a 05       	cpc	r17, r10
      8c:	1a 05       	cpc	r17, r10
      8e:	1a 05       	cpc	r17, r10
      90:	1a 05       	cpc	r17, r10
      92:	1a 05       	cpc	r17, r10
      94:	1a 05       	cpc	r17, r10
      96:	1a 05       	cpc	r17, r10
      98:	1a 05       	cpc	r17, r10
      9a:	1a 05       	cpc	r17, r10
      9c:	1a 05       	cpc	r17, r10
      9e:	1a 05       	cpc	r17, r10
      a0:	1a 05       	cpc	r17, r10
      a2:	1a 05       	cpc	r17, r10
      a4:	1a 05       	cpc	r17, r10
      a6:	1a 05       	cpc	r17, r10
      a8:	1a 05       	cpc	r17, r10
      aa:	1a 05       	cpc	r17, r10
      ac:	1a 05       	cpc	r17, r10
      ae:	1a 05       	cpc	r17, r10
      b0:	1a 05       	cpc	r17, r10
      b2:	1a 05       	cpc	r17, r10
      b4:	1a 05       	cpc	r17, r10
      b6:	1a 05       	cpc	r17, r10
      b8:	1a 05       	cpc	r17, r10
      ba:	1a 05       	cpc	r17, r10
      bc:	1a 05       	cpc	r17, r10
      be:	1a 05       	cpc	r17, r10
      c0:	1a 05       	cpc	r17, r10
      c2:	1a 05       	cpc	r17, r10
      c4:	1a 05       	cpc	r17, r10
      c6:	1a 05       	cpc	r17, r10
      c8:	1a 05       	cpc	r17, r10
      ca:	1a 05       	cpc	r17, r10
      cc:	1a 05       	cpc	r17, r10
      ce:	1a 05       	cpc	r17, r10
      d0:	1a 05       	cpc	r17, r10
      d2:	1a 05       	cpc	r17, r10
      d4:	1a 05       	cpc	r17, r10
      d6:	1a 05       	cpc	r17, r10
      d8:	1a 05       	cpc	r17, r10
      da:	1a 05       	cpc	r17, r10
      dc:	1a 05       	cpc	r17, r10
      de:	1a 05       	cpc	r17, r10
      e0:	1a 05       	cpc	r17, r10
      e2:	1a 05       	cpc	r17, r10
      e4:	1a 05       	cpc	r17, r10
      e6:	1a 05       	cpc	r17, r10
      e8:	1a 05       	cpc	r17, r10
      ea:	1a 05       	cpc	r17, r10
      ec:	1a 05       	cpc	r17, r10
      ee:	17 05       	cpc	r17, r7

000000f0 <__ctors_end>:
      f0:	11 24       	eor	r1, r1
      f2:	1f be       	out	0x3f, r1	; 63
      f4:	cf ef       	ldi	r28, 0xFF	; 255
      f6:	d8 e0       	ldi	r29, 0x08	; 8
      f8:	de bf       	out	0x3e, r29	; 62
      fa:	cd bf       	out	0x3d, r28	; 61

000000fc <__do_copy_data>:
      fc:	11 e0       	ldi	r17, 0x01	; 1
      fe:	a0 e0       	ldi	r26, 0x00	; 0
     100:	b1 e0       	ldi	r27, 0x01	; 1
     102:	e2 eb       	ldi	r30, 0xB2	; 178
     104:	f0 e1       	ldi	r31, 0x10	; 16
     106:	02 c0       	rjmp	.+4      	; 0x10c <__do_copy_data+0x10>
     108:	05 90       	lpm	r0, Z+
     10a:	0d 92       	st	X+, r0
     10c:	a0 32       	cpi	r26, 0x20	; 32
     10e:	b1 07       	cpc	r27, r17
     110:	d9 f7       	brne	.-10     	; 0x108 <__do_copy_data+0xc>

00000112 <__do_clear_bss>:
     112:	21 e0       	ldi	r18, 0x01	; 1
     114:	a0 e2       	ldi	r26, 0x20	; 32
     116:	b1 e0       	ldi	r27, 0x01	; 1
     118:	01 c0       	rjmp	.+2      	; 0x11c <.do_clear_bss_start>

0000011a <.do_clear_bss_loop>:
     11a:	1d 92       	st	X+, r1

0000011c <.do_clear_bss_start>:
     11c:	a7 33       	cpi	r26, 0x37	; 55
     11e:	b2 07       	cpc	r27, r18
     120:	e1 f7       	brne	.-8      	; 0x11a <.do_clear_bss_loop>
     122:	0e 94 12 03 	call	0x624	; 0x624 <main>
     126:	0c 94 57 08 	jmp	0x10ae	; 0x10ae <_exit>

0000012a <__bad_interrupt>:
     12a:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000012e <writeEEPROM>:
 */ 
#include "EPROM.h"

void writeEEPROM(uint8_t dato, uint16_t direcc)
{
	while (EECR &(1<<EEPE));
     12e:	f9 99       	sbic	0x1f, 1	; 31
     130:	fe cf       	rjmp	.-4      	; 0x12e <writeEEPROM>
	EEAR = direcc;
     132:	72 bd       	out	0x22, r23	; 34
     134:	61 bd       	out	0x21, r22	; 33
	EEDR = dato;
     136:	80 bd       	out	0x20, r24	; 32
	EECR |= (1<<EEMPE);
     138:	8f b3       	in	r24, 0x1f	; 31
     13a:	84 60       	ori	r24, 0x04	; 4
     13c:	8f bb       	out	0x1f, r24	; 31
	EECR |= (1<<EEPE);
     13e:	8f b3       	in	r24, 0x1f	; 31
     140:	82 60       	ori	r24, 0x02	; 2
     142:	8f bb       	out	0x1f, r24	; 31
     144:	08 95       	ret

00000146 <readEEPROM>:
	
}

uint8_t readEEPROM(uint16_t direcc)
{
	while (EECR &(1<<EEPE));
     146:	f9 99       	sbic	0x1f, 1	; 31
     148:	fe cf       	rjmp	.-4      	; 0x146 <readEEPROM>
	EEAR = direcc;
     14a:	92 bd       	out	0x22, r25	; 34
     14c:	81 bd       	out	0x21, r24	; 33
	EECR |= (1<<EERE);
     14e:	8f b3       	in	r24, 0x1f	; 31
     150:	81 60       	ori	r24, 0x01	; 1
     152:	8f bb       	out	0x1f, r24	; 31
	return EEDR;
     154:	80 b5       	in	r24, 0x20	; 32
	
     156:	08 95       	ret

00000158 <setup>:
		PORTC |= (1 << PORTC2) | (1 << PORTC4);  // Encender PORTC2 y PORTC4
		PORTC &= ~(1 << PORTC3);                  // Apagar PORTC3
	*/	
//Mandamos el mapeo de joystick abajo		
		uint8_t vel2 = (readADC2 * 255.0 / 503.0) -263.62;  // Convertir a 8 bits
		PWM_setVel(vel2);
     158:	f8 94       	cli
     15a:	8f ef       	ldi	r24, 0xFF	; 255
     15c:	84 b9       	out	0x04, r24	; 4
     15e:	8c ef       	ldi	r24, 0xFC	; 252
     160:	87 b9       	out	0x07, r24	; 7
     162:	8a b1       	in	r24, 0x0a	; 10
     164:	80 6b       	ori	r24, 0xB0	; 176
     166:	8a b9       	out	0x0a, r24	; 10
     168:	87 b1       	in	r24, 0x07	; 7
     16a:	80 62       	ori	r24, 0x20	; 32
     16c:	87 b9       	out	0x07, r24	; 7
     16e:	8a b1       	in	r24, 0x0a	; 10
     170:	8b 7b       	andi	r24, 0xBB	; 187
     172:	8a b9       	out	0x0a, r24	; 10
     174:	8b b1       	in	r24, 0x0b	; 11
     176:	84 64       	ori	r24, 0x44	; 68
     178:	8b b9       	out	0x0b, r24	; 11
     17a:	ed e6       	ldi	r30, 0x6D	; 109
     17c:	f0 e0       	ldi	r31, 0x00	; 0
     17e:	80 81       	ld	r24, Z
     180:	80 64       	ori	r24, 0x40	; 64
     182:	80 83       	st	Z, r24
     184:	e8 e6       	ldi	r30, 0x68	; 104
     186:	f0 e0       	ldi	r31, 0x00	; 0
     188:	80 81       	ld	r24, Z
     18a:	84 60       	ori	r24, 0x04	; 4
     18c:	80 83       	st	Z, r24
     18e:	0e 94 04 06 	call	0xc08	; 0xc08 <initUART>
     192:	78 94       	sei
     194:	08 95       	ret

00000196 <initADC>:
     196:	80 e4       	ldi	r24, 0x40	; 64
     198:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
     19c:	87 e8       	ldi	r24, 0x87	; 135
     19e:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
     1a2:	08 95       	ret

000001a4 <boton_presionado>:
     1a4:	99 b1       	in	r25, 0x09	; 9
     1a6:	89 2f       	mov	r24, r25
     1a8:	84 70       	andi	r24, 0x04	; 4
     1aa:	92 fd       	sbrc	r25, 2
     1ac:	0d c0       	rjmp	.+26     	; 0x1c8 <boton_presionado+0x24>
     1ae:	2f ef       	ldi	r18, 0xFF	; 255
     1b0:	39 ef       	ldi	r19, 0xF9	; 249
     1b2:	90 e0       	ldi	r25, 0x00	; 0
     1b4:	21 50       	subi	r18, 0x01	; 1
     1b6:	30 40       	sbci	r19, 0x00	; 0
     1b8:	90 40       	sbci	r25, 0x00	; 0
     1ba:	e1 f7       	brne	.-8      	; 0x1b4 <boton_presionado+0x10>
     1bc:	00 c0       	rjmp	.+0      	; 0x1be <boton_presionado+0x1a>
     1be:	00 00       	nop
     1c0:	4a 99       	sbic	0x09, 2	; 9
     1c2:	03 c0       	rjmp	.+6      	; 0x1ca <boton_presionado+0x26>
     1c4:	81 e0       	ldi	r24, 0x01	; 1
     1c6:	08 95       	ret
     1c8:	80 e0       	ldi	r24, 0x00	; 0
     1ca:	08 95       	ret

000001cc <cambiar_modo>:
     1cc:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <boton_presionado>
     1d0:	88 23       	and	r24, r24
     1d2:	a9 f0       	breq	.+42     	; 0x1fe <cambiar_modo+0x32>
     1d4:	4a 9b       	sbis	0x09, 2	; 9
     1d6:	fe cf       	rjmp	.-4      	; 0x1d4 <cambiar_modo+0x8>
     1d8:	2f ef       	ldi	r18, 0xFF	; 255
     1da:	89 ef       	ldi	r24, 0xF9	; 249
     1dc:	90 e0       	ldi	r25, 0x00	; 0
     1de:	21 50       	subi	r18, 0x01	; 1
     1e0:	80 40       	sbci	r24, 0x00	; 0
     1e2:	90 40       	sbci	r25, 0x00	; 0
     1e4:	e1 f7       	brne	.-8      	; 0x1de <cambiar_modo+0x12>
     1e6:	00 c0       	rjmp	.+0      	; 0x1e8 <cambiar_modo+0x1c>
     1e8:	00 00       	nop
     1ea:	80 91 25 01 	lds	r24, 0x0125	; 0x800125 <modo_actual>
     1ee:	90 e0       	ldi	r25, 0x00	; 0
     1f0:	01 96       	adiw	r24, 0x01	; 1
     1f2:	63 e0       	ldi	r22, 0x03	; 3
     1f4:	70 e0       	ldi	r23, 0x00	; 0
     1f6:	0e 94 29 08 	call	0x1052	; 0x1052 <__divmodhi4>
     1fa:	80 93 25 01 	sts	0x0125, r24	; 0x800125 <modo_actual>
     1fe:	08 95       	ret

00000200 <leerADC>:
     200:	ec e7       	ldi	r30, 0x7C	; 124
     202:	f0 e0       	ldi	r31, 0x00	; 0
     204:	90 81       	ld	r25, Z
     206:	90 7f       	andi	r25, 0xF0	; 240
     208:	8f 70       	andi	r24, 0x0F	; 15
     20a:	89 2b       	or	r24, r25
     20c:	80 83       	st	Z, r24
     20e:	ea e7       	ldi	r30, 0x7A	; 122
     210:	f0 e0       	ldi	r31, 0x00	; 0
     212:	80 81       	ld	r24, Z
     214:	80 64       	ori	r24, 0x40	; 64
     216:	80 83       	st	Z, r24
     218:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
     21c:	86 fd       	sbrc	r24, 6
     21e:	fc cf       	rjmp	.-8      	; 0x218 <leerADC+0x18>
     220:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
     224:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
     228:	08 95       	ret

0000022a <PWM_motor1>:
     22a:	82 ea       	ldi	r24, 0xA2	; 162
     22c:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
     230:	8d e1       	ldi	r24, 0x1D	; 29
     232:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
     236:	8f ef       	ldi	r24, 0xFF	; 255
     238:	90 e0       	ldi	r25, 0x00	; 0
     23a:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
     23e:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
     242:	84 b1       	in	r24, 0x04	; 4
     244:	86 60       	ori	r24, 0x06	; 6
     246:	84 b9       	out	0x04, r24	; 4
     248:	08 95       	ret

0000024a <PWM_motor3>:
     24a:	81 ea       	ldi	r24, 0xA1	; 161
     24c:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
     250:	87 e0       	ldi	r24, 0x07	; 7
     252:	80 93 b1 00 	sts	0x00B1, r24	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
     256:	8a b1       	in	r24, 0x0a	; 10
     258:	88 60       	ori	r24, 0x08	; 8
     25a:	8a b9       	out	0x0a, r24	; 10
     25c:	84 b1       	in	r24, 0x04	; 4
     25e:	88 60       	ori	r24, 0x08	; 8
     260:	84 b9       	out	0x04, r24	; 4
     262:	08 95       	ret

00000264 <PWM_setVel>:
     264:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
     268:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
     26c:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
     270:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
     274:	08 95       	ret

00000276 <PWM_setVel3>:
     276:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
     27a:	08 95       	ret

0000027c <PWM_setVel4>:
     27c:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
     280:	08 95       	ret

00000282 <control_motor>:
     282:	ef 92       	push	r14
     284:	ff 92       	push	r15
     286:	0f 93       	push	r16
     288:	1f 93       	push	r17
     28a:	cf 93       	push	r28
     28c:	df 93       	push	r29
     28e:	7c 01       	movw	r14, r24
     290:	eb 01       	movw	r28, r22
     292:	ca 5b       	subi	r28, 0xBA	; 186
     294:	d1 40       	sbci	r29, 0x01	; 1
     296:	8c 01       	movw	r16, r24
     298:	0a 5b       	subi	r16, 0xBA	; 186
     29a:	11 40       	sbci	r17, 0x01	; 1
     29c:	cd 38       	cpi	r28, 0x8D	; 141
     29e:	d1 05       	cpc	r29, r1
     2a0:	08 f4       	brcc	.+2      	; 0x2a4 <control_motor+0x22>
     2a2:	56 c0       	rjmp	.+172    	; 0x350 <control_motor+0xce>
     2a4:	6a 3b       	cpi	r22, 0xBA	; 186
     2a6:	81 e0       	ldi	r24, 0x01	; 1
     2a8:	78 07       	cpc	r23, r24
     2aa:	68 f5       	brcc	.+90     	; 0x306 <control_motor+0x84>
     2ac:	85 b1       	in	r24, 0x05	; 5
     2ae:	80 62       	ori	r24, 0x20	; 32
     2b0:	85 b9       	out	0x05, r24	; 5
     2b2:	88 b1       	in	r24, 0x08	; 8
     2b4:	88 60       	ori	r24, 0x08	; 8
     2b6:	88 b9       	out	0x08, r24	; 8
     2b8:	88 b1       	in	r24, 0x08	; 8
     2ba:	8b 7e       	andi	r24, 0xEB	; 235
     2bc:	88 b9       	out	0x08, r24	; 8
     2be:	80 e0       	ldi	r24, 0x00	; 0
     2c0:	90 e0       	ldi	r25, 0x00	; 0
     2c2:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     2c6:	20 e0       	ldi	r18, 0x00	; 0
     2c8:	30 e0       	ldi	r19, 0x00	; 0
     2ca:	4f e7       	ldi	r20, 0x7F	; 127
     2cc:	53 ec       	ldi	r21, 0xC3	; 195
     2ce:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     2d2:	20 e0       	ldi	r18, 0x00	; 0
     2d4:	30 e0       	ldi	r19, 0x00	; 0
     2d6:	40 ef       	ldi	r20, 0xF0	; 240
     2d8:	53 e4       	ldi	r21, 0x43	; 67
     2da:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     2de:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     2e2:	70 e0       	ldi	r23, 0x00	; 0
     2e4:	80 e0       	ldi	r24, 0x00	; 0
     2e6:	90 e0       	ldi	r25, 0x00	; 0
     2e8:	0e 94 30 07 	call	0xe60	; 0xe60 <__floatsisf>
     2ec:	20 e0       	ldi	r18, 0x00	; 0
     2ee:	30 e0       	ldi	r19, 0x00	; 0
     2f0:	4f e7       	ldi	r20, 0x7F	; 127
     2f2:	53 e4       	ldi	r21, 0x43	; 67
     2f4:	0e 94 21 06 	call	0xc42	; 0xc42 <__addsf3>
     2f8:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     2fc:	86 2f       	mov	r24, r22
     2fe:	90 e0       	ldi	r25, 0x00	; 0
     300:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     304:	25 c0       	rjmp	.+74     	; 0x350 <control_motor+0xce>
     306:	85 b1       	in	r24, 0x05	; 5
     308:	8f 7d       	andi	r24, 0xDF	; 223
     30a:	85 b9       	out	0x05, r24	; 5
     30c:	88 b1       	in	r24, 0x08	; 8
     30e:	84 61       	ori	r24, 0x14	; 20
     310:	88 b9       	out	0x08, r24	; 8
     312:	88 b1       	in	r24, 0x08	; 8
     314:	87 7f       	andi	r24, 0xF7	; 247
     316:	88 b9       	out	0x08, r24	; 8
     318:	80 e0       	ldi	r24, 0x00	; 0
     31a:	90 e0       	ldi	r25, 0x00	; 0
     31c:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     320:	20 e0       	ldi	r18, 0x00	; 0
     322:	30 e0       	ldi	r19, 0x00	; 0
     324:	4f e7       	ldi	r20, 0x7F	; 127
     326:	53 e4       	ldi	r21, 0x43	; 67
     328:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     32c:	20 e0       	ldi	r18, 0x00	; 0
     32e:	30 e8       	ldi	r19, 0x80	; 128
     330:	4b ef       	ldi	r20, 0xFB	; 251
     332:	53 e4       	ldi	r21, 0x43	; 67
     334:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     338:	2c e5       	ldi	r18, 0x5C	; 92
     33a:	3f ec       	ldi	r19, 0xCF	; 207
     33c:	43 e8       	ldi	r20, 0x83	; 131
     33e:	53 e4       	ldi	r21, 0x43	; 67
     340:	0e 94 20 06 	call	0xc40	; 0xc40 <__subsf3>
     344:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     348:	86 2f       	mov	r24, r22
     34a:	90 e0       	ldi	r25, 0x00	; 0
     34c:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     350:	0d 38       	cpi	r16, 0x8D	; 141
     352:	11 05       	cpc	r17, r1
     354:	08 f4       	brcc	.+2      	; 0x358 <control_motor+0xd6>
     356:	5d c0       	rjmp	.+186    	; 0x412 <__EEPROM_REGION_LENGTH__+0x12>
     358:	cd 38       	cpi	r28, 0x8D	; 141
     35a:	d1 05       	cpc	r29, r1
     35c:	08 f0       	brcs	.+2      	; 0x360 <control_motor+0xde>
     35e:	59 c0       	rjmp	.+178    	; 0x412 <__EEPROM_REGION_LENGTH__+0x12>
     360:	8a eb       	ldi	r24, 0xBA	; 186
     362:	e8 16       	cp	r14, r24
     364:	81 e0       	ldi	r24, 0x01	; 1
     366:	f8 06       	cpc	r15, r24
     368:	70 f5       	brcc	.+92     	; 0x3c6 <control_motor+0x144>
     36a:	85 b1       	in	r24, 0x05	; 5
     36c:	80 62       	ori	r24, 0x20	; 32
     36e:	85 b9       	out	0x05, r24	; 5
     370:	88 b1       	in	r24, 0x08	; 8
     372:	83 7f       	andi	r24, 0xF3	; 243
     374:	88 b9       	out	0x08, r24	; 8
     376:	88 b1       	in	r24, 0x08	; 8
     378:	80 61       	ori	r24, 0x10	; 16
     37a:	88 b9       	out	0x08, r24	; 8
     37c:	b7 01       	movw	r22, r14
     37e:	80 e0       	ldi	r24, 0x00	; 0
     380:	90 e0       	ldi	r25, 0x00	; 0
     382:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     386:	20 e0       	ldi	r18, 0x00	; 0
     388:	30 e0       	ldi	r19, 0x00	; 0
     38a:	4f e7       	ldi	r20, 0x7F	; 127
     38c:	53 ec       	ldi	r21, 0xC3	; 195
     38e:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     392:	20 e0       	ldi	r18, 0x00	; 0
     394:	30 e0       	ldi	r19, 0x00	; 0
     396:	40 ef       	ldi	r20, 0xF0	; 240
     398:	53 e4       	ldi	r21, 0x43	; 67
     39a:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     39e:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     3a2:	70 e0       	ldi	r23, 0x00	; 0
     3a4:	80 e0       	ldi	r24, 0x00	; 0
     3a6:	90 e0       	ldi	r25, 0x00	; 0
     3a8:	0e 94 30 07 	call	0xe60	; 0xe60 <__floatsisf>
     3ac:	20 e0       	ldi	r18, 0x00	; 0
     3ae:	30 e0       	ldi	r19, 0x00	; 0
     3b0:	4f e7       	ldi	r20, 0x7F	; 127
     3b2:	53 e4       	ldi	r21, 0x43	; 67
     3b4:	0e 94 21 06 	call	0xc42	; 0xc42 <__addsf3>
     3b8:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     3bc:	86 2f       	mov	r24, r22
     3be:	90 e0       	ldi	r25, 0x00	; 0
     3c0:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     3c4:	26 c0       	rjmp	.+76     	; 0x412 <__EEPROM_REGION_LENGTH__+0x12>
     3c6:	85 b1       	in	r24, 0x05	; 5
     3c8:	8f 7d       	andi	r24, 0xDF	; 223
     3ca:	85 b9       	out	0x05, r24	; 5
     3cc:	88 b1       	in	r24, 0x08	; 8
     3ce:	8c 60       	ori	r24, 0x0C	; 12
     3d0:	88 b9       	out	0x08, r24	; 8
     3d2:	88 b1       	in	r24, 0x08	; 8
     3d4:	8f 7e       	andi	r24, 0xEF	; 239
     3d6:	88 b9       	out	0x08, r24	; 8
     3d8:	b7 01       	movw	r22, r14
     3da:	80 e0       	ldi	r24, 0x00	; 0
     3dc:	90 e0       	ldi	r25, 0x00	; 0
     3de:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     3e2:	20 e0       	ldi	r18, 0x00	; 0
     3e4:	30 e0       	ldi	r19, 0x00	; 0
     3e6:	4f e7       	ldi	r20, 0x7F	; 127
     3e8:	53 e4       	ldi	r21, 0x43	; 67
     3ea:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     3ee:	20 e0       	ldi	r18, 0x00	; 0
     3f0:	30 e8       	ldi	r19, 0x80	; 128
     3f2:	4b ef       	ldi	r20, 0xFB	; 251
     3f4:	53 e4       	ldi	r21, 0x43	; 67
     3f6:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     3fa:	2c e5       	ldi	r18, 0x5C	; 92
     3fc:	3f ec       	ldi	r19, 0xCF	; 207
     3fe:	43 e8       	ldi	r20, 0x83	; 131
     400:	53 e4       	ldi	r21, 0x43	; 67
     402:	0e 94 20 06 	call	0xc40	; 0xc40 <__subsf3>
     406:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     40a:	86 2f       	mov	r24, r22
     40c:	90 e0       	ldi	r25, 0x00	; 0
     40e:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     412:	0d 38       	cpi	r16, 0x8D	; 141
     414:	11 05       	cpc	r17, r1
     416:	48 f4       	brcc	.+18     	; 0x42a <__EEPROM_REGION_LENGTH__+0x2a>
     418:	cd 38       	cpi	r28, 0x8D	; 141
     41a:	d1 05       	cpc	r29, r1
     41c:	30 f4       	brcc	.+12     	; 0x42a <__EEPROM_REGION_LENGTH__+0x2a>
     41e:	85 b1       	in	r24, 0x05	; 5
     420:	8f 7d       	andi	r24, 0xDF	; 223
     422:	85 b9       	out	0x05, r24	; 5
     424:	88 b1       	in	r24, 0x08	; 8
     426:	83 7e       	andi	r24, 0xE3	; 227
     428:	88 b9       	out	0x08, r24	; 8
     42a:	df 91       	pop	r29
     42c:	cf 91       	pop	r28
     42e:	1f 91       	pop	r17
     430:	0f 91       	pop	r16
     432:	ff 90       	pop	r15
     434:	ef 90       	pop	r14
     436:	08 95       	ret

00000438 <rotacion>:
	
}

void rotacion(uint16_t readADC4){
	uint16_t potenciometro = readADC4;
	if (potenciometro >= 0 && potenciometro < 480){
     438:	80 3e       	cpi	r24, 0xE0	; 224
     43a:	21 e0       	ldi	r18, 0x01	; 1
     43c:	92 07       	cpc	r25, r18
     43e:	58 f5       	brcc	.+86     	; 0x496 <rotacion+0x5e>
		
		//AVANZAR PARA ENFRENTE
		
		PORTD |= (1 << PORTD5);    // Enciende PORTD5 
     440:	2b b1       	in	r18, 0x0b	; 11
     442:	20 62       	ori	r18, 0x20	; 32
     444:	2b b9       	out	0x0b, r18	; 11
		PORTD &= ~(1 << PORTD4);   // Apaga PORTD4 
     446:	2b b1       	in	r18, 0x0b	; 11
     448:	2f 7e       	andi	r18, 0xEF	; 239
     44a:	2b b9       	out	0x0b, r18	; 11
		
	
		// MANDAMOS El mapeo para joystick enfrente
		uint8_t mov = (uint8_t)(readADC4 * -255.0 / 480.0)+255.0;  // Convertir a 8 bits
     44c:	bc 01       	movw	r22, r24
     44e:	80 e0       	ldi	r24, 0x00	; 0
     450:	90 e0       	ldi	r25, 0x00	; 0
     452:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     456:	20 e0       	ldi	r18, 0x00	; 0
     458:	30 e0       	ldi	r19, 0x00	; 0
     45a:	4f e7       	ldi	r20, 0x7F	; 127
     45c:	53 ec       	ldi	r21, 0xC3	; 195
     45e:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     462:	20 e0       	ldi	r18, 0x00	; 0
     464:	30 e0       	ldi	r19, 0x00	; 0
     466:	40 ef       	ldi	r20, 0xF0	; 240
     468:	53 e4       	ldi	r21, 0x43	; 67
     46a:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     46e:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
     472:	70 e0       	ldi	r23, 0x00	; 0
     474:	80 e0       	ldi	r24, 0x00	; 0
     476:	90 e0       	ldi	r25, 0x00	; 0
     478:	0e 94 30 07 	call	0xe60	; 0xe60 <__floatsisf>
     47c:	20 e0       	ldi	r18, 0x00	; 0
     47e:	30 e0       	ldi	r19, 0x00	; 0
     480:	4f e7       	ldi	r20, 0x7F	; 127
     482:	53 e4       	ldi	r21, 0x43	; 67
     484:	0e 94 21 06 	call	0xc42	; 0xc42 <__addsf3>
     488:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
		PWM_setVel4(mov);
     48c:	86 2f       	mov	r24, r22
     48e:	90 e0       	ldi	r25, 0x00	; 0
     490:	0e 94 3e 01 	call	0x27c	; 0x27c <PWM_setVel4>
     494:	08 95       	ret
	
		} else if( potenciometro > 520 && potenciometro < 1023){
     496:	9c 01       	movw	r18, r24
     498:	29 50       	subi	r18, 0x09	; 9
     49a:	32 40       	sbci	r19, 0x02	; 2
     49c:	26 3f       	cpi	r18, 0xF6	; 246
     49e:	31 40       	sbci	r19, 0x01	; 1
     4a0:	20 f5       	brcc	.+72     	; 0x4ea <rotacion+0xb2>
		
		PORTD &= ~(1 << PORTD5);  // Apagar PORTD5 
     4a2:	2b b1       	in	r18, 0x0b	; 11
     4a4:	2f 7d       	andi	r18, 0xDF	; 223
     4a6:	2b b9       	out	0x0b, r18	; 11
		PORTD |= (1 << PORTD4);   // Encender PORTD4 z
     4a8:	2b b1       	in	r18, 0x0b	; 11
     4aa:	20 61       	ori	r18, 0x10	; 16
     4ac:	2b b9       	out	0x0b, r18	; 11
		
		//Mandamos el mapeo de joystick abajo
		uint8_t mov2 = (readADC4 * 255.0 / 503.0) - 263.62;  // Convertir a 8 bits
     4ae:	bc 01       	movw	r22, r24
     4b0:	80 e0       	ldi	r24, 0x00	; 0
     4b2:	90 e0       	ldi	r25, 0x00	; 0
     4b4:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     4b8:	20 e0       	ldi	r18, 0x00	; 0
     4ba:	30 e0       	ldi	r19, 0x00	; 0
     4bc:	4f e7       	ldi	r20, 0x7F	; 127
     4be:	53 e4       	ldi	r21, 0x43	; 67
     4c0:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     4c4:	20 e0       	ldi	r18, 0x00	; 0
     4c6:	30 e8       	ldi	r19, 0x80	; 128
     4c8:	4b ef       	ldi	r20, 0xFB	; 251
     4ca:	53 e4       	ldi	r21, 0x43	; 67
     4cc:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     4d0:	2c e5       	ldi	r18, 0x5C	; 92
     4d2:	3f ec       	ldi	r19, 0xCF	; 207
     4d4:	43 e8       	ldi	r20, 0x83	; 131
     4d6:	53 e4       	ldi	r21, 0x43	; 67
     4d8:	0e 94 20 06 	call	0xc40	; 0xc40 <__subsf3>
     4dc:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
		PWM_setVel4(mov2);
     4e0:	86 2f       	mov	r24, r22
     4e2:	90 e0       	ldi	r25, 0x00	; 0
     4e4:	0e 94 3e 01 	call	0x27c	; 0x27c <PWM_setVel4>
     4e8:	08 95       	ret
		
		}else {
		//motor sin moverse
		PORTD &= ~((1 << PORTD5) | (1 << PORTD4));  // Apagar solo PORTD5 y PORTD4
     4ea:	8b b1       	in	r24, 0x0b	; 11
     4ec:	8f 7c       	andi	r24, 0xCF	; 207
     4ee:	8b b9       	out	0x0b, r24	; 11
		 PWM_setVel4(0);
     4f0:	80 e0       	ldi	r24, 0x00	; 0
     4f2:	90 e0       	ldi	r25, 0x00	; 0
     4f4:	0e 94 3e 01 	call	0x27c	; 0x27c <PWM_setVel4>
     4f8:	08 95       	ret

000004fa <setMotorSpeed>:
	
	
}

void setMotorSpeed(uint8_t motor_num, uint8_t speed) {
	if(motor_num >= 1 && motor_num <= 4) {
     4fa:	9f ef       	ldi	r25, 0xFF	; 255
     4fc:	98 0f       	add	r25, r24
     4fe:	94 30       	cpi	r25, 0x04	; 4
     500:	78 f4       	brcc	.+30     	; 0x520 <setMotorSpeed+0x26>
		*motors[motor_num-1].pwm_reg = speed;
     502:	e8 2f       	mov	r30, r24
     504:	f0 e0       	ldi	r31, 0x00	; 0
     506:	31 97       	sbiw	r30, 0x01	; 1
     508:	ee 0f       	add	r30, r30
     50a:	ff 1f       	adc	r31, r31
     50c:	ee 0f       	add	r30, r30
     50e:	ff 1f       	adc	r31, r31
     510:	ee 0f       	add	r30, r30
     512:	ff 1f       	adc	r31, r31
     514:	e0 50       	subi	r30, 0x00	; 0
     516:	ff 4f       	sbci	r31, 0xFF	; 255
     518:	01 90       	ld	r0, Z+
     51a:	f0 81       	ld	r31, Z
     51c:	e0 2d       	mov	r30, r0
     51e:	60 83       	st	Z, r22
     520:	08 95       	ret

00000522 <setMotorDirection>:
	}
}

void setMotorDirection(uint8_t motor_num, uint8_t dir) {
	if(motor_num >= 1 && motor_num <= 4) {
     522:	9f ef       	ldi	r25, 0xFF	; 255
     524:	98 0f       	add	r25, r24
     526:	94 30       	cpi	r25, 0x04	; 4
     528:	08 f0       	brcs	.+2      	; 0x52c <setMotorDirection+0xa>
     52a:	7b c0       	rjmp	.+246    	; 0x622 <setMotorDirection+0x100>
		switch(dir) {
     52c:	61 30       	cpi	r22, 0x01	; 1
     52e:	69 f1       	breq	.+90     	; 0x58a <setMotorDirection+0x68>
     530:	20 f0       	brcs	.+8      	; 0x53a <setMotorDirection+0x18>
     532:	62 30       	cpi	r22, 0x02	; 2
     534:	09 f4       	brne	.+2      	; 0x538 <setMotorDirection+0x16>
     536:	4f c0       	rjmp	.+158    	; 0x5d6 <setMotorDirection+0xb4>
     538:	08 95       	ret
			case 0: // Stop
			*motors[motor_num-1].port_in1 &= ~(1 << motors[motor_num-1].pin_in1);
     53a:	e8 2f       	mov	r30, r24
     53c:	f0 e0       	ldi	r31, 0x00	; 0
     53e:	31 97       	sbiw	r30, 0x01	; 1
     540:	ee 0f       	add	r30, r30
     542:	ff 1f       	adc	r31, r31
     544:	ee 0f       	add	r30, r30
     546:	ff 1f       	adc	r31, r31
     548:	ee 0f       	add	r30, r30
     54a:	ff 1f       	adc	r31, r31
     54c:	e0 50       	subi	r30, 0x00	; 0
     54e:	ff 4f       	sbci	r31, 0xFF	; 255
     550:	a2 81       	ldd	r26, Z+2	; 0x02
     552:	b3 81       	ldd	r27, Z+3	; 0x03
     554:	3c 91       	ld	r19, X
     556:	81 e0       	ldi	r24, 0x01	; 1
     558:	90 e0       	ldi	r25, 0x00	; 0
     55a:	ac 01       	movw	r20, r24
     55c:	06 80       	ldd	r0, Z+6	; 0x06
     55e:	02 c0       	rjmp	.+4      	; 0x564 <setMotorDirection+0x42>
     560:	44 0f       	add	r20, r20
     562:	55 1f       	adc	r21, r21
     564:	0a 94       	dec	r0
     566:	e2 f7       	brpl	.-8      	; 0x560 <setMotorDirection+0x3e>
     568:	24 2f       	mov	r18, r20
     56a:	20 95       	com	r18
     56c:	23 23       	and	r18, r19
     56e:	2c 93       	st	X, r18
			*motors[motor_num-1].port_in2 &= ~(1 << motors[motor_num-1].pin_in2);
     570:	a4 81       	ldd	r26, Z+4	; 0x04
     572:	b5 81       	ldd	r27, Z+5	; 0x05
     574:	2c 91       	ld	r18, X
     576:	07 80       	ldd	r0, Z+7	; 0x07
     578:	02 c0       	rjmp	.+4      	; 0x57e <setMotorDirection+0x5c>
     57a:	88 0f       	add	r24, r24
     57c:	99 1f       	adc	r25, r25
     57e:	0a 94       	dec	r0
     580:	e2 f7       	brpl	.-8      	; 0x57a <setMotorDirection+0x58>
     582:	80 95       	com	r24
     584:	82 23       	and	r24, r18
     586:	8c 93       	st	X, r24
			break;
     588:	08 95       	ret
			case 1: // Forward
			*motors[motor_num-1].port_in1 |= (1 << motors[motor_num-1].pin_in1);
     58a:	e8 2f       	mov	r30, r24
     58c:	f0 e0       	ldi	r31, 0x00	; 0
     58e:	31 97       	sbiw	r30, 0x01	; 1
     590:	ee 0f       	add	r30, r30
     592:	ff 1f       	adc	r31, r31
     594:	ee 0f       	add	r30, r30
     596:	ff 1f       	adc	r31, r31
     598:	ee 0f       	add	r30, r30
     59a:	ff 1f       	adc	r31, r31
     59c:	e0 50       	subi	r30, 0x00	; 0
     59e:	ff 4f       	sbci	r31, 0xFF	; 255
     5a0:	a2 81       	ldd	r26, Z+2	; 0x02
     5a2:	b3 81       	ldd	r27, Z+3	; 0x03
     5a4:	4c 91       	ld	r20, X
     5a6:	81 e0       	ldi	r24, 0x01	; 1
     5a8:	90 e0       	ldi	r25, 0x00	; 0
     5aa:	9c 01       	movw	r18, r24
     5ac:	06 80       	ldd	r0, Z+6	; 0x06
     5ae:	02 c0       	rjmp	.+4      	; 0x5b4 <setMotorDirection+0x92>
     5b0:	22 0f       	add	r18, r18
     5b2:	33 1f       	adc	r19, r19
     5b4:	0a 94       	dec	r0
     5b6:	e2 f7       	brpl	.-8      	; 0x5b0 <setMotorDirection+0x8e>
     5b8:	24 2b       	or	r18, r20
     5ba:	2c 93       	st	X, r18
			*motors[motor_num-1].port_in2 &= ~(1 << motors[motor_num-1].pin_in2);
     5bc:	a4 81       	ldd	r26, Z+4	; 0x04
     5be:	b5 81       	ldd	r27, Z+5	; 0x05
     5c0:	2c 91       	ld	r18, X
     5c2:	07 80       	ldd	r0, Z+7	; 0x07
     5c4:	02 c0       	rjmp	.+4      	; 0x5ca <setMotorDirection+0xa8>
     5c6:	88 0f       	add	r24, r24
     5c8:	99 1f       	adc	r25, r25
     5ca:	0a 94       	dec	r0
     5cc:	e2 f7       	brpl	.-8      	; 0x5c6 <setMotorDirection+0xa4>
     5ce:	80 95       	com	r24
     5d0:	82 23       	and	r24, r18
     5d2:	8c 93       	st	X, r24
			break;
     5d4:	08 95       	ret
			case 2: // Backward
			*motors[motor_num-1].port_in1 &= ~(1 << motors[motor_num-1].pin_in1);
     5d6:	e8 2f       	mov	r30, r24
     5d8:	f0 e0       	ldi	r31, 0x00	; 0
     5da:	31 97       	sbiw	r30, 0x01	; 1
     5dc:	ee 0f       	add	r30, r30
     5de:	ff 1f       	adc	r31, r31
     5e0:	ee 0f       	add	r30, r30
     5e2:	ff 1f       	adc	r31, r31
     5e4:	ee 0f       	add	r30, r30
     5e6:	ff 1f       	adc	r31, r31
     5e8:	e0 50       	subi	r30, 0x00	; 0
     5ea:	ff 4f       	sbci	r31, 0xFF	; 255
     5ec:	a2 81       	ldd	r26, Z+2	; 0x02
     5ee:	b3 81       	ldd	r27, Z+3	; 0x03
     5f0:	3c 91       	ld	r19, X
     5f2:	81 e0       	ldi	r24, 0x01	; 1
     5f4:	90 e0       	ldi	r25, 0x00	; 0
     5f6:	ac 01       	movw	r20, r24
     5f8:	06 80       	ldd	r0, Z+6	; 0x06
     5fa:	02 c0       	rjmp	.+4      	; 0x600 <setMotorDirection+0xde>
     5fc:	44 0f       	add	r20, r20
     5fe:	55 1f       	adc	r21, r21
     600:	0a 94       	dec	r0
     602:	e2 f7       	brpl	.-8      	; 0x5fc <setMotorDirection+0xda>
     604:	24 2f       	mov	r18, r20
     606:	20 95       	com	r18
     608:	23 23       	and	r18, r19
     60a:	2c 93       	st	X, r18
			*motors[motor_num-1].port_in2 |= (1 << motors[motor_num-1].pin_in2);
     60c:	a4 81       	ldd	r26, Z+4	; 0x04
     60e:	b5 81       	ldd	r27, Z+5	; 0x05
     610:	2c 91       	ld	r18, X
     612:	07 80       	ldd	r0, Z+7	; 0x07
     614:	02 c0       	rjmp	.+4      	; 0x61a <setMotorDirection+0xf8>
     616:	88 0f       	add	r24, r24
     618:	99 1f       	adc	r25, r25
     61a:	0a 94       	dec	r0
     61c:	e2 f7       	brpl	.-8      	; 0x616 <setMotorDirection+0xf4>
     61e:	82 2b       	or	r24, r18
     620:	8c 93       	st	X, r24
     622:	08 95       	ret

00000624 <main>:
//******************************************

int main(void)
{
	
	setup();
     624:	0e 94 ac 00 	call	0x158	; 0x158 <setup>
	initADC();
     628:	0e 94 cb 00 	call	0x196	; 0x196 <initADC>
    PWM_motor1();
     62c:	0e 94 15 01 	call	0x22a	; 0x22a <PWM_motor1>
	while (1) 	
    {
		cambiar_modo();
     630:	0e 94 e6 00 	call	0x1cc	; 0x1cc <cambiar_modo>
		switch(modo_actual){
     634:	80 91 25 01 	lds	r24, 0x0125	; 0x800125 <modo_actual>
     638:	81 30       	cpi	r24, 0x01	; 1
     63a:	09 f4       	brne	.+2      	; 0x63e <main+0x1a>
     63c:	ca c0       	rjmp	.+404    	; 0x7d2 <main+0x1ae>
     63e:	38 f0       	brcs	.+14     	; 0x64e <main+0x2a>
     640:	82 30       	cpi	r24, 0x02	; 2
     642:	09 f4       	brne	.+2      	; 0x646 <main+0x22>
     644:	47 c1       	rjmp	.+654    	; 0x8d4 <__DATA_REGION_LENGTH__+0xd4>
     646:	83 30       	cpi	r24, 0x03	; 3
     648:	09 f4       	brne	.+2      	; 0x64c <main+0x28>
     64a:	f6 c1       	rjmp	.+1004   	; 0xa38 <__stack+0x139>
     64c:	f1 cf       	rjmp	.-30     	; 0x630 <main+0xc>
			case MODO_FISICO:
			PWM_motor1();
     64e:	0e 94 15 01 	call	0x22a	; 0x22a <PWM_motor1>
			
			//leds de modo
			PORTD |= (1 << PORTD7);
     652:	8b b1       	in	r24, 0x0b	; 11
     654:	80 68       	ori	r24, 0x80	; 128
     656:	8b b9       	out	0x0b, r24	; 11
			PORTC &= ~(1 << PORTC5);
     658:	88 b1       	in	r24, 0x08	; 8
     65a:	8f 7d       	andi	r24, 0xDF	; 223
     65c:	88 b9       	out	0x08, r24	; 8
			uint16_t lectura = leerADC(1);
     65e:	81 e0       	ldi	r24, 0x01	; 1
     660:	0e 94 00 01 	call	0x200	; 0x200 <leerADC>
     664:	ec 01       	movw	r28, r24
			uint16_t readADC2 = leerADC(0);
     666:	80 e0       	ldi	r24, 0x00	; 0
     668:	0e 94 00 01 	call	0x200	; 0x200 <leerADC>
			control_motor(lectura, readADC2);
     66c:	bc 01       	movw	r22, r24
     66e:	ce 01       	movw	r24, r28
     670:	0e 94 41 01 	call	0x282	; 0x282 <control_motor>
				//Joystick_X(lectura);
				//Joystick_Y(readADC2);
		
		
				PWM_motor3();
     674:	0e 94 25 01 	call	0x24a	; 0x24a <PWM_motor3>
				uint16_t readADC3 = leerADC(7);
     678:	87 e0       	ldi	r24, 0x07	; 7
     67a:	0e 94 00 01 	call	0x200	; 0x200 <leerADC>
				uint8_t vel3 = (uint8_t)(readADC3 * 255.0 / 1023.0);  // Convertir a 8 bits
     67e:	bc 01       	movw	r22, r24
     680:	80 e0       	ldi	r24, 0x00	; 0
     682:	90 e0       	ldi	r25, 0x00	; 0
     684:	0e 94 2e 07 	call	0xe5c	; 0xe5c <__floatunsisf>
     688:	20 e0       	ldi	r18, 0x00	; 0
     68a:	30 e0       	ldi	r19, 0x00	; 0
     68c:	4f e7       	ldi	r20, 0x7F	; 127
     68e:	53 e4       	ldi	r21, 0x43	; 67
     690:	0e 94 bc 07 	call	0xf78	; 0xf78 <__mulsf3>
     694:	20 e0       	ldi	r18, 0x00	; 0
     696:	30 ec       	ldi	r19, 0xC0	; 192
     698:	4f e7       	ldi	r20, 0x7F	; 127
     69a:	54 e4       	ldi	r21, 0x44	; 68
     69c:	0e 94 8d 06 	call	0xd1a	; 0xd1a <__divsf3>
     6a0:	0e 94 ff 06 	call	0xdfe	; 0xdfe <__fixunssfsi>
				PWM_setVel3(vel3);
     6a4:	86 2f       	mov	r24, r22
     6a6:	90 e0       	ldi	r25, 0x00	; 0
     6a8:	0e 94 3b 01 	call	0x276	; 0x276 <PWM_setVel3>
				//Controlando motor 4
		
				uint16_t readADC4 = leerADC(6);
     6ac:	86 e0       	ldi	r24, 0x06	; 6
     6ae:	0e 94 00 01 	call	0x200	; 0x200 <leerADC>
				rotacion(readADC4);
     6b2:	0e 94 1c 02 	call	0x438	; 0x438 <rotacion>
				
				if(escribir == 1 && paqueton <=5)
     6b6:	80 91 24 01 	lds	r24, 0x0124	; 0x800124 <escribir>
     6ba:	81 30       	cpi	r24, 0x01	; 1
     6bc:	09 f0       	breq	.+2      	; 0x6c0 <main+0x9c>
     6be:	b8 cf       	rjmp	.-144    	; 0x630 <main+0xc>
     6c0:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <paqueton>
     6c4:	86 30       	cpi	r24, 0x06	; 6
     6c6:	08 f0       	brcs	.+2      	; 0x6ca <main+0xa6>
     6c8:	b3 cf       	rjmp	.-154    	; 0x630 <main+0xc>
				{
					// Motor 1 (OCR1A + bits de control)
					writeEEPROM(OCR1A, direccion++);
     6ca:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     6ce:	81 e0       	ldi	r24, 0x01	; 1
     6d0:	86 0f       	add	r24, r22
     6d2:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     6d6:	80 91 88 00 	lds	r24, 0x0088	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
     6da:	90 91 89 00 	lds	r25, 0x0089	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
     6de:	70 e0       	ldi	r23, 0x00	; 0
     6e0:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					writeEEPROM((PORTB & (1 << PORTB5)) ? 1 : 0, direccion++);  // Guarda 1 o 0 para PORTB5
     6e4:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     6e8:	81 e0       	ldi	r24, 0x01	; 1
     6ea:	86 0f       	add	r24, r22
     6ec:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     6f0:	85 b1       	in	r24, 0x05	; 5
     6f2:	70 e0       	ldi	r23, 0x00	; 0
     6f4:	85 fb       	bst	r24, 5
     6f6:	88 27       	eor	r24, r24
     6f8:	80 f9       	bld	r24, 0
     6fa:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					writeEEPROM((PORTC & (1 << PORTC2)) ? 1 : 0, direccion++);  // Guarda 1 o 0 para PORTC2
     6fe:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     702:	81 e0       	ldi	r24, 0x01	; 1
     704:	86 0f       	add	r24, r22
     706:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     70a:	88 b1       	in	r24, 0x08	; 8
     70c:	70 e0       	ldi	r23, 0x00	; 0
     70e:	82 fb       	bst	r24, 2
     710:	88 27       	eor	r24, r24
     712:	80 f9       	bld	r24, 0
     714:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					
					// Motor 2 (OCR1B + bits de control)
					writeEEPROM(OCR1B, direccion++);
     718:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     71c:	81 e0       	ldi	r24, 0x01	; 1
     71e:	86 0f       	add	r24, r22
     720:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     724:	80 91 8a 00 	lds	r24, 0x008A	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
     728:	90 91 8b 00 	lds	r25, 0x008B	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
     72c:	70 e0       	ldi	r23, 0x00	; 0
     72e:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					writeEEPROM((PORTC & (1 << PORTC3)) ? 1 : 0, direccion++);  // Guarda 1 o 0 para PORTC3
     732:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     736:	81 e0       	ldi	r24, 0x01	; 1
     738:	86 0f       	add	r24, r22
     73a:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     73e:	88 b1       	in	r24, 0x08	; 8
     740:	70 e0       	ldi	r23, 0x00	; 0
     742:	83 fb       	bst	r24, 3
     744:	88 27       	eor	r24, r24
     746:	80 f9       	bld	r24, 0
     748:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					writeEEPROM((PORTC & (1 << PORTC4)) ? 1 : 0, direccion++);  // Guarda 1 o 0 para PORTC4
     74c:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     750:	81 e0       	ldi	r24, 0x01	; 1
     752:	86 0f       	add	r24, r22
     754:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     758:	88 b1       	in	r24, 0x08	; 8
     75a:	70 e0       	ldi	r23, 0x00	; 0
     75c:	82 95       	swap	r24
     75e:	81 70       	andi	r24, 0x01	; 1
     760:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					
					// Motor 3 (OCR2A + bits de control)
					writeEEPROM(OCR2A, direccion++);
     764:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     768:	81 e0       	ldi	r24, 0x01	; 1
     76a:	86 0f       	add	r24, r22
     76c:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     770:	80 91 b3 00 	lds	r24, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
     774:	70 e0       	ldi	r23, 0x00	; 0
     776:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					writeEEPROM((PORTD & (1 << PORTD5)) ? 1 : 0, direccion++);  // Guarda 1 o 0 para PORTD5
     77a:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     77e:	81 e0       	ldi	r24, 0x01	; 1
     780:	86 0f       	add	r24, r22
     782:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     786:	8b b1       	in	r24, 0x0b	; 11
     788:	70 e0       	ldi	r23, 0x00	; 0
     78a:	85 fb       	bst	r24, 5
     78c:	88 27       	eor	r24, r24
     78e:	80 f9       	bld	r24, 0
     790:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					writeEEPROM((PORTD & (1 << PORTD4)) ? 1 : 0, direccion++);  // Guarda 1 o 0 para PORTD4
     794:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     798:	81 e0       	ldi	r24, 0x01	; 1
     79a:	86 0f       	add	r24, r22
     79c:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     7a0:	8b b1       	in	r24, 0x0b	; 11
     7a2:	70 e0       	ldi	r23, 0x00	; 0
     7a4:	82 95       	swap	r24
     7a6:	81 70       	andi	r24, 0x01	; 1
     7a8:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					
					// Motor 4 (OCR2B)
					writeEEPROM(OCR2B, direccion++);
     7ac:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <direccion>
     7b0:	81 e0       	ldi	r24, 0x01	; 1
     7b2:	86 0f       	add	r24, r22
     7b4:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <direccion>
     7b8:	80 91 b4 00 	lds	r24, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
     7bc:	70 e0       	ldi	r23, 0x00	; 0
     7be:	0e 94 97 00 	call	0x12e	; 0x12e <writeEEPROM>
					
					paqueton++;
     7c2:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <paqueton>
     7c6:	8f 5f       	subi	r24, 0xFF	; 255
     7c8:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <paqueton>
					escribir = 0;
     7cc:	10 92 24 01 	sts	0x0124, r1	; 0x800124 <escribir>
     7d0:	2f cf       	rjmp	.-418    	; 0x630 <main+0xc>
				
			break;
			case MODO_EPROM:
			
			//leds de modo
			PORTD &= ~(1 << PORTD7);
     7d2:	8b b1       	in	r24, 0x0b	; 11
     7d4:	8f 77       	andi	r24, 0x7F	; 127
     7d6:	8b b9       	out	0x0b, r24	; 11
			PORTC |= (1 << PORTC5);
     7d8:	88 b1       	in	r24, 0x08	; 8
     7da:	80 62       	ori	r24, 0x20	; 32
     7dc:	88 b9       	out	0x08, r24	; 8
			
			if (escribir >= 1 && escribir <= 4){
     7de:	c0 91 24 01 	lds	r28, 0x0124	; 0x800124 <escribir>
     7e2:	8f ef       	ldi	r24, 0xFF	; 255
     7e4:	8c 0f       	add	r24, r28
     7e6:	84 30       	cpi	r24, 0x04	; 4
     7e8:	08 f0       	brcs	.+2      	; 0x7ec <main+0x1c8>
     7ea:	22 cf       	rjmp	.-444    	; 0x630 <main+0xc>
				
				uint8_t paquetito = (escribir - 1)* 10;
     7ec:	d0 e0       	ldi	r29, 0x00	; 0
     7ee:	21 97       	sbiw	r28, 0x01	; 1
     7f0:	cc 0f       	add	r28, r28
     7f2:	8c 2f       	mov	r24, r28
     7f4:	88 0f       	add	r24, r24
     7f6:	88 0f       	add	r24, r24
     7f8:	c8 0f       	add	r28, r24
				
				 // Motor 1 (OCR1A + bits de control)
				 OCR1A = readEEPROM(paquetito);
     7fa:	d0 e0       	ldi	r29, 0x00	; 0
     7fc:	ce 01       	movw	r24, r28
     7fe:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     802:	90 e0       	ldi	r25, 0x00	; 0
     804:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
     808:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
				 
				 if (readEEPROM(paquetito + 1)) PORTB |= (1 << PORTB5);   // Si es 1, enciende el bit
     80c:	ce 01       	movw	r24, r28
     80e:	01 96       	adiw	r24, 0x01	; 1
     810:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     814:	88 23       	and	r24, r24
     816:	21 f0       	breq	.+8      	; 0x820 <__DATA_REGION_LENGTH__+0x20>
     818:	85 b1       	in	r24, 0x05	; 5
     81a:	80 62       	ori	r24, 0x20	; 32
     81c:	85 b9       	out	0x05, r24	; 5
     81e:	03 c0       	rjmp	.+6      	; 0x826 <__DATA_REGION_LENGTH__+0x26>
				 else PORTB &= ~(1 << PORTB5);                            // Si es 0, apágalo
     820:	85 b1       	in	r24, 0x05	; 5
     822:	8f 7d       	andi	r24, 0xDF	; 223
     824:	85 b9       	out	0x05, r24	; 5
				 
				 if (readEEPROM(paquetito + 2)) PORTC |= (1 << PORTC2);
     826:	ce 01       	movw	r24, r28
     828:	02 96       	adiw	r24, 0x02	; 2
     82a:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     82e:	88 23       	and	r24, r24
     830:	21 f0       	breq	.+8      	; 0x83a <__DATA_REGION_LENGTH__+0x3a>
     832:	88 b1       	in	r24, 0x08	; 8
     834:	84 60       	ori	r24, 0x04	; 4
     836:	88 b9       	out	0x08, r24	; 8
     838:	03 c0       	rjmp	.+6      	; 0x840 <__DATA_REGION_LENGTH__+0x40>
				 else PORTC &= ~(1 << PORTC2);
     83a:	88 b1       	in	r24, 0x08	; 8
     83c:	8b 7f       	andi	r24, 0xFB	; 251
     83e:	88 b9       	out	0x08, r24	; 8
				 
				 // Motor 2 (OCR1B + bits de control)
				 OCR1B = readEEPROM(paquetito + 3);
     840:	ce 01       	movw	r24, r28
     842:	03 96       	adiw	r24, 0x03	; 3
     844:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     848:	90 e0       	ldi	r25, 0x00	; 0
     84a:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
     84e:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
				 
				 if (readEEPROM(paquetito + 4)) PORTC |= (1 << PORTC3);
     852:	ce 01       	movw	r24, r28
     854:	04 96       	adiw	r24, 0x04	; 4
     856:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     85a:	88 23       	and	r24, r24
     85c:	21 f0       	breq	.+8      	; 0x866 <__DATA_REGION_LENGTH__+0x66>
     85e:	88 b1       	in	r24, 0x08	; 8
     860:	88 60       	ori	r24, 0x08	; 8
     862:	88 b9       	out	0x08, r24	; 8
     864:	03 c0       	rjmp	.+6      	; 0x86c <__DATA_REGION_LENGTH__+0x6c>
				 else PORTC &= ~(1 << PORTC3);
     866:	88 b1       	in	r24, 0x08	; 8
     868:	87 7f       	andi	r24, 0xF7	; 247
     86a:	88 b9       	out	0x08, r24	; 8
				 
				 if (readEEPROM(paquetito + 5)) PORTC |= (1 << PORTC4);
     86c:	ce 01       	movw	r24, r28
     86e:	05 96       	adiw	r24, 0x05	; 5
     870:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     874:	88 23       	and	r24, r24
     876:	21 f0       	breq	.+8      	; 0x880 <__DATA_REGION_LENGTH__+0x80>
     878:	88 b1       	in	r24, 0x08	; 8
     87a:	80 61       	ori	r24, 0x10	; 16
     87c:	88 b9       	out	0x08, r24	; 8
     87e:	03 c0       	rjmp	.+6      	; 0x886 <__DATA_REGION_LENGTH__+0x86>
				 else PORTC &= ~(1 << PORTC4);
     880:	88 b1       	in	r24, 0x08	; 8
     882:	8f 7e       	andi	r24, 0xEF	; 239
     884:	88 b9       	out	0x08, r24	; 8
				 
				 // Motor 3 (OCR2A + bits de control)
				 OCR2A = readEEPROM(paquetito + 6);
     886:	ce 01       	movw	r24, r28
     888:	06 96       	adiw	r24, 0x06	; 6
     88a:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     88e:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
				 
				 if (readEEPROM(paquetito + 7)) PORTD |= (1 << PORTD5);
     892:	ce 01       	movw	r24, r28
     894:	07 96       	adiw	r24, 0x07	; 7
     896:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     89a:	88 23       	and	r24, r24
     89c:	21 f0       	breq	.+8      	; 0x8a6 <__DATA_REGION_LENGTH__+0xa6>
     89e:	8b b1       	in	r24, 0x0b	; 11
     8a0:	80 62       	ori	r24, 0x20	; 32
     8a2:	8b b9       	out	0x0b, r24	; 11
     8a4:	03 c0       	rjmp	.+6      	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
				 else PORTD &= ~(1 << PORTD5);
     8a6:	8b b1       	in	r24, 0x0b	; 11
     8a8:	8f 7d       	andi	r24, 0xDF	; 223
     8aa:	8b b9       	out	0x0b, r24	; 11
				 
				 if (readEEPROM(paquetito + 8)) PORTD |= (1 << PORTD4);
     8ac:	ce 01       	movw	r24, r28
     8ae:	08 96       	adiw	r24, 0x08	; 8
     8b0:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     8b4:	88 23       	and	r24, r24
     8b6:	21 f0       	breq	.+8      	; 0x8c0 <__DATA_REGION_LENGTH__+0xc0>
     8b8:	8b b1       	in	r24, 0x0b	; 11
     8ba:	80 61       	ori	r24, 0x10	; 16
     8bc:	8b b9       	out	0x0b, r24	; 11
     8be:	03 c0       	rjmp	.+6      	; 0x8c6 <__DATA_REGION_LENGTH__+0xc6>
				 else PORTD &= ~(1 << PORTD4);
     8c0:	8b b1       	in	r24, 0x0b	; 11
     8c2:	8f 7e       	andi	r24, 0xEF	; 239
     8c4:	8b b9       	out	0x0b, r24	; 11
				 
				 // Motor 4 (OCR2B)
				 OCR2B = readEEPROM(paquetito + 9);
     8c6:	ce 01       	movw	r24, r28
     8c8:	09 96       	adiw	r24, 0x09	; 9
     8ca:	0e 94 a3 00 	call	0x146	; 0x146 <readEEPROM>
     8ce:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
     8d2:	ae ce       	rjmp	.-676    	; 0x630 <main+0xc>
			
			
			break;
			case MODO_SERIAL:
			
				PORTD |= (1 << PORTD7);
     8d4:	8b b1       	in	r24, 0x0b	; 11
     8d6:	80 68       	ori	r24, 0x80	; 128
     8d8:	8b b9       	out	0x0b, r24	; 11
				PORTC |= (1 << PORTC5);
     8da:	88 b1       	in	r24, 0x08	; 8
     8dc:	80 62       	ori	r24, 0x20	; 32
     8de:	88 b9       	out	0x08, r24	; 8
			if(new_data) {
     8e0:	80 91 21 01 	lds	r24, 0x0121	; 0x800121 <new_data>
     8e4:	88 23       	and	r24, r24
     8e6:	09 f4       	brne	.+2      	; 0x8ea <__DATA_REGION_LENGTH__+0xea>
     8e8:	a7 c0       	rjmp	.+334    	; 0xa38 <__stack+0x139>
				new_data = 0;
     8ea:	10 92 21 01 	sts	0x0121, r1	; 0x800121 <new_data>
				
				// Comando de velocidad (ej. "v1125")
				if(cmd_buffer[0] == 'v' && cmd_index >= 3) {
     8ee:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <cmd_buffer>
     8f2:	86 37       	cpi	r24, 0x76	; 118
     8f4:	99 f5       	brne	.+102    	; 0x95c <__stack+0x5d>
     8f6:	40 91 20 01 	lds	r20, 0x0120	; 0x800120 <__data_end>
     8fa:	43 30       	cpi	r20, 0x03	; 3
     8fc:	78 f1       	brcs	.+94     	; 0x95c <__stack+0x5d>
					uint8_t motor = cmd_buffer[1] - '0';
     8fe:	50 91 27 01 	lds	r21, 0x0127	; 0x800127 <cmd_buffer+0x1>
     902:	80 ed       	ldi	r24, 0xD0	; 208
     904:	85 0f       	add	r24, r21
					uint16_t velocidad = 0;
					
					for(uint8_t i=2; i<cmd_index; i++) {
     906:	92 e0       	ldi	r25, 0x02	; 2
				new_data = 0;
				
				// Comando de velocidad (ej. "v1125")
				if(cmd_buffer[0] == 'v' && cmd_index >= 3) {
					uint8_t motor = cmd_buffer[1] - '0';
					uint16_t velocidad = 0;
     908:	60 e0       	ldi	r22, 0x00	; 0
     90a:	70 e0       	ldi	r23, 0x00	; 0
					
					for(uint8_t i=2; i<cmd_index; i++) {
     90c:	19 c0       	rjmp	.+50     	; 0x940 <__stack+0x41>
						if(cmd_buffer[i] >= '0' && cmd_buffer[i] <= '9') {
     90e:	e9 2f       	mov	r30, r25
     910:	f0 e0       	ldi	r31, 0x00	; 0
     912:	ea 5d       	subi	r30, 0xDA	; 218
     914:	fe 4f       	sbci	r31, 0xFE	; 254
     916:	20 81       	ld	r18, Z
     918:	30 ed       	ldi	r19, 0xD0	; 208
     91a:	32 0f       	add	r19, r18
     91c:	3a 30       	cpi	r19, 0x0A	; 10
     91e:	78 f4       	brcc	.+30     	; 0x93e <__stack+0x3f>
							velocidad = velocidad*10 + (cmd_buffer[i]-'0');
     920:	fb 01       	movw	r30, r22
     922:	ee 0f       	add	r30, r30
     924:	ff 1f       	adc	r31, r31
     926:	66 0f       	add	r22, r22
     928:	77 1f       	adc	r23, r23
     92a:	66 0f       	add	r22, r22
     92c:	77 1f       	adc	r23, r23
     92e:	66 0f       	add	r22, r22
     930:	77 1f       	adc	r23, r23
     932:	6e 0f       	add	r22, r30
     934:	7f 1f       	adc	r23, r31
     936:	62 0f       	add	r22, r18
     938:	71 1d       	adc	r23, r1
     93a:	60 53       	subi	r22, 0x30	; 48
     93c:	71 09       	sbc	r23, r1
				// Comando de velocidad (ej. "v1125")
				if(cmd_buffer[0] == 'v' && cmd_index >= 3) {
					uint8_t motor = cmd_buffer[1] - '0';
					uint16_t velocidad = 0;
					
					for(uint8_t i=2; i<cmd_index; i++) {
     93e:	9f 5f       	subi	r25, 0xFF	; 255
     940:	94 17       	cp	r25, r20
     942:	28 f3       	brcs	.-54     	; 0x90e <__stack+0xf>
						if(cmd_buffer[i] >= '0' && cmd_buffer[i] <= '9') {
							velocidad = velocidad*10 + (cmd_buffer[i]-'0');
						}
					}
					
					if(motor >=1 && motor <=4 && velocidad <=255) {
     944:	51 53       	subi	r21, 0x31	; 49
     946:	54 30       	cpi	r21, 0x04	; 4
     948:	30 f4       	brcc	.+12     	; 0x956 <__stack+0x57>
     94a:	6f 3f       	cpi	r22, 0xFF	; 255
     94c:	71 05       	cpc	r23, r1
     94e:	09 f0       	breq	.+2      	; 0x952 <__stack+0x53>
     950:	10 f4       	brcc	.+4      	; 0x956 <__stack+0x57>
						setMotorSpeed(motor, velocidad);
     952:	0e 94 7d 02 	call	0x4fa	; 0x4fa <setMotorSpeed>
					}
					cmd_index = 0;
     956:	10 92 20 01 	sts	0x0120, r1	; 0x800120 <__data_end>
				PORTC |= (1 << PORTC5);
			if(new_data) {
				new_data = 0;
				
				// Comando de velocidad (ej. "v1125")
				if(cmd_buffer[0] == 'v' && cmd_index >= 3) {
     95a:	6e c0       	rjmp	.+220    	; 0xa38 <__stack+0x139>
						setMotorSpeed(motor, velocidad);
					}
					cmd_index = 0;
				}
				// Comandos de dirección (0-6)
				else if(cmd_index == 1) {
     95c:	80 91 20 01 	lds	r24, 0x0120	; 0x800120 <__data_end>
     960:	81 30       	cpi	r24, 0x01	; 1
     962:	09 f0       	breq	.+2      	; 0x966 <__stack+0x67>
     964:	69 c0       	rjmp	.+210    	; 0xa38 <__stack+0x139>
					switch(received_char) {
     966:	e0 91 36 01 	lds	r30, 0x0136	; 0x800136 <received_char>
     96a:	8e 2f       	mov	r24, r30
     96c:	90 e0       	ldi	r25, 0x00	; 0
     96e:	fc 01       	movw	r30, r24
     970:	f0 97       	sbiw	r30, 0x30	; 48
     972:	e4 34       	cpi	r30, 0x44	; 68
     974:	f1 05       	cpc	r31, r1
     976:	08 f0       	brcs	.+2      	; 0x97a <__stack+0x7b>
     978:	5d c0       	rjmp	.+186    	; 0xa34 <__stack+0x135>
     97a:	ec 5c       	subi	r30, 0xCC	; 204
     97c:	ff 4f       	sbci	r31, 0xFF	; 255
     97e:	0c 94 3d 08 	jmp	0x107a	; 0x107a <__tablejump2__>
						case '0': // Adelante
						PORTB |= (1 << PORTB5);    // Motor 1: IN1=HIGH
     982:	85 b1       	in	r24, 0x05	; 5
     984:	80 62       	ori	r24, 0x20	; 32
     986:	85 b9       	out	0x05, r24	; 5
						PORTC &= ~(1 << PORTC2);   // Motor 1: IN2=LOW
     988:	88 b1       	in	r24, 0x08	; 8
     98a:	8b 7f       	andi	r24, 0xFB	; 251
     98c:	88 b9       	out	0x08, r24	; 8
						PORTC |= (1 << PORTC3);    // Motor 2: IN1=HIGH
     98e:	88 b1       	in	r24, 0x08	; 8
     990:	88 60       	ori	r24, 0x08	; 8
     992:	88 b9       	out	0x08, r24	; 8
						PORTC &= ~(1 << PORTC4);   // Motor 2: IN2=LOW
     994:	88 b1       	in	r24, 0x08	; 8
     996:	8f 7e       	andi	r24, 0xEF	; 239
     998:	88 b9       	out	0x08, r24	; 8
						break;
     99a:	4c c0       	rjmp	.+152    	; 0xa34 <__stack+0x135>
						case '1': // Atrás
						 PORTB &= ~(1 << PORTB5);   // Motor 1: IN1=LOW
     99c:	85 b1       	in	r24, 0x05	; 5
     99e:	8f 7d       	andi	r24, 0xDF	; 223
     9a0:	85 b9       	out	0x05, r24	; 5
						 PORTC |= (1 << PORTC2);    // Motor 1: IN2=HIGH
     9a2:	88 b1       	in	r24, 0x08	; 8
     9a4:	84 60       	ori	r24, 0x04	; 4
     9a6:	88 b9       	out	0x08, r24	; 8
						 PORTC &= ~(1 << PORTC3);   // Motor 2: IN1=LOW
     9a8:	88 b1       	in	r24, 0x08	; 8
     9aa:	87 7f       	andi	r24, 0xF7	; 247
     9ac:	88 b9       	out	0x08, r24	; 8
						 PORTC |= (1 << PORTC4);    // Motor 2: IN2=HIGH
     9ae:	88 b1       	in	r24, 0x08	; 8
     9b0:	80 61       	ori	r24, 0x10	; 16
     9b2:	88 b9       	out	0x08, r24	; 8
						 break;
     9b4:	3f c0       	rjmp	.+126    	; 0xa34 <__stack+0x135>
						case '2': //ARRIBA LA IZQUIERDA
						 PORTB |= (1 << PORTB5);    // Motor 1: IN1=HIGH (adelante)
     9b6:	85 b1       	in	r24, 0x05	; 5
     9b8:	80 62       	ori	r24, 0x20	; 32
     9ba:	85 b9       	out	0x05, r24	; 5
						 PORTC &= ~(1 << PORTC2);   // Motor 1: IN2=LOW
     9bc:	88 b1       	in	r24, 0x08	; 8
     9be:	8b 7f       	andi	r24, 0xFB	; 251
     9c0:	88 b9       	out	0x08, r24	; 8
						 PORTC &= ~(1 << PORTC3);   // Motor 2: IN1=LOW
     9c2:	88 b1       	in	r24, 0x08	; 8
     9c4:	87 7f       	andi	r24, 0xF7	; 247
     9c6:	88 b9       	out	0x08, r24	; 8
						 PORTC |= (1 << PORTC4);    // Motor 2: IN2=HIGH (atrás)
     9c8:	88 b1       	in	r24, 0x08	; 8
     9ca:	80 61       	ori	r24, 0x10	; 16
     9cc:	88 b9       	out	0x08, r24	; 8
						 break;
     9ce:	32 c0       	rjmp	.+100    	; 0xa34 <__stack+0x135>
						case '3':  // Giro derecha (motor izquierdo adelante, derecho atrás)
						PORTB &= ~(1 << PORTB5);   // Motor 1: IN1=LOW
     9d0:	85 b1       	in	r24, 0x05	; 5
     9d2:	8f 7d       	andi	r24, 0xDF	; 223
     9d4:	85 b9       	out	0x05, r24	; 5
						PORTC |= (1 << PORTC2);    // Motor 1: IN2=HIGH (atrás)
     9d6:	88 b1       	in	r24, 0x08	; 8
     9d8:	84 60       	ori	r24, 0x04	; 4
     9da:	88 b9       	out	0x08, r24	; 8
						PORTC |= (1 << PORTC3);    // Motor 2: IN1=HIGH (adelante)
     9dc:	88 b1       	in	r24, 0x08	; 8
     9de:	88 60       	ori	r24, 0x08	; 8
     9e0:	88 b9       	out	0x08, r24	; 8
						PORTC &= ~(1 << PORTC4);   // Motor 2: IN2=LOW
     9e2:	88 b1       	in	r24, 0x08	; 8
     9e4:	8f 7e       	andi	r24, 0xEF	; 239
     9e6:	88 b9       	out	0x08, r24	; 8
						break;
     9e8:	25 c0       	rjmp	.+74     	; 0xa34 <__stack+0x135>
						case '4':
						PORTD |= (1 << PORTD5);    // Enciende PORTD5
     9ea:	8b b1       	in	r24, 0x0b	; 11
     9ec:	80 62       	ori	r24, 0x20	; 32
     9ee:	8b b9       	out	0x0b, r24	; 11
						PORTD &= ~(1 << PORTD4);   // Apaga PORTD4
     9f0:	8b b1       	in	r24, 0x0b	; 11
     9f2:	8f 7e       	andi	r24, 0xEF	; 239
     9f4:	8b b9       	out	0x0b, r24	; 11
						break;
     9f6:	1e c0       	rjmp	.+60     	; 0xa34 <__stack+0x135>
						case '5':
						PORTD &= ~(1 << PORTD5);  // Apagar PORTD5
     9f8:	8b b1       	in	r24, 0x0b	; 11
     9fa:	8f 7d       	andi	r24, 0xDF	; 223
     9fc:	8b b9       	out	0x0b, r24	; 11
						PORTD |= (1 << PORTD4);
     9fe:	8b b1       	in	r24, 0x0b	; 11
     a00:	80 61       	ori	r24, 0x10	; 16
     a02:	8b b9       	out	0x0b, r24	; 11
						break;
     a04:	17 c0       	rjmp	.+46     	; 0xa34 <__stack+0x135>
						case '6':
						PORTD &= ~((1 << PORTD5) | (1 << PORTD4));  // Apagar solo PORTD5 y PORTD4
     a06:	8b b1       	in	r24, 0x0b	; 11
     a08:	8f 7c       	andi	r24, 0xCF	; 207
     a0a:	8b b9       	out	0x0b, r24	; 11
						break;
     a0c:	13 c0       	rjmp	.+38     	; 0xa34 <__stack+0x135>
						case '7':
						PWM_setVel3(255);
     a0e:	8f ef       	ldi	r24, 0xFF	; 255
     a10:	90 e0       	ldi	r25, 0x00	; 0
     a12:	0e 94 3b 01 	call	0x276	; 0x276 <PWM_setVel3>
						break;
     a16:	0e c0       	rjmp	.+28     	; 0xa34 <__stack+0x135>
						case '8':
						PWM_setVel3(0);
     a18:	80 e0       	ldi	r24, 0x00	; 0
     a1a:	90 e0       	ldi	r25, 0x00	; 0
     a1c:	0e 94 3b 01 	call	0x276	; 0x276 <PWM_setVel3>
						break;
     a20:	09 c0       	rjmp	.+18     	; 0xa34 <__stack+0x135>
						
						
						case 's': // Stop
						for(uint8_t i=1; i<=4; i++) setMotorDirection(i, 0);
     a22:	60 e0       	ldi	r22, 0x00	; 0
     a24:	8c 2f       	mov	r24, r28
     a26:	0e 94 91 02 	call	0x522	; 0x522 <setMotorDirection>
     a2a:	cf 5f       	subi	r28, 0xFF	; 255
     a2c:	01 c0       	rjmp	.+2      	; 0xa30 <__stack+0x131>
					}
					cmd_index = 0;
				}
				// Comandos de dirección (0-6)
				else if(cmd_index == 1) {
					switch(received_char) {
     a2e:	c1 e0       	ldi	r28, 0x01	; 1
						PWM_setVel3(0);
						break;
						
						
						case 's': // Stop
						for(uint8_t i=1; i<=4; i++) setMotorDirection(i, 0);
     a30:	c5 30       	cpi	r28, 0x05	; 5
     a32:	b8 f3       	brcs	.-18     	; 0xa22 <__stack+0x123>
						break;
						
					}
					cmd_index = 0;
     a34:	10 92 20 01 	sts	0x0120, r1	; 0x800120 <__data_end>
			}
			
	
			case MODO_BLUTUTH:
			
			if(new_data){
     a38:	80 91 21 01 	lds	r24, 0x0121	; 0x800121 <new_data>
     a3c:	88 23       	and	r24, r24
     a3e:	09 f4       	brne	.+2      	; 0xa42 <__stack+0x143>
     a40:	f7 cd       	rjmp	.-1042   	; 0x630 <main+0xc>
				new_data = 0;
     a42:	10 92 21 01 	sts	0x0121, r1	; 0x800121 <new_data>
				
				//modo adelante
				if (received_char == '0'){
     a46:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     a4a:	80 33       	cpi	r24, 0x30	; 48
     a4c:	71 f4       	brne	.+28     	; 0xa6a <__stack+0x16b>
					// AVANZAR
					PORTB |= (1 << PORTB5);
     a4e:	85 b1       	in	r24, 0x05	; 5
     a50:	80 62       	ori	r24, 0x20	; 32
     a52:	85 b9       	out	0x05, r24	; 5
					PORTC |= (1 << PORTC3);
     a54:	88 b1       	in	r24, 0x08	; 8
     a56:	88 60       	ori	r24, 0x08	; 8
     a58:	88 b9       	out	0x08, r24	; 8
					PORTC &= ~((1 << PORTC2) | (1 << PORTC4));
     a5a:	88 b1       	in	r24, 0x08	; 8
     a5c:	8b 7e       	andi	r24, 0xEB	; 235
     a5e:	88 b9       	out	0x08, r24	; 8
					PWM_setVel(255);
     a60:	8f ef       	ldi	r24, 0xFF	; 255
     a62:	90 e0       	ldi	r25, 0x00	; 0
     a64:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     a68:	e3 cd       	rjmp	.-1082   	; 0x630 <main+0xc>
				}
				else if(received_char == '1'){
     a6a:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     a6e:	81 33       	cpi	r24, 0x31	; 49
     a70:	71 f4       	brne	.+28     	; 0xa8e <__stack+0x18f>
					// RETROCEDER
					PORTB &= ~(1 << PORTB5);
     a72:	85 b1       	in	r24, 0x05	; 5
     a74:	8f 7d       	andi	r24, 0xDF	; 223
     a76:	85 b9       	out	0x05, r24	; 5
					PORTC |= (1 << PORTC2) | (1 << PORTC4);
     a78:	88 b1       	in	r24, 0x08	; 8
     a7a:	84 61       	ori	r24, 0x14	; 20
     a7c:	88 b9       	out	0x08, r24	; 8
					PORTC &= ~(1 << PORTC3);
     a7e:	88 b1       	in	r24, 0x08	; 8
     a80:	87 7f       	andi	r24, 0xF7	; 247
     a82:	88 b9       	out	0x08, r24	; 8
					PWM_setVel(255);
     a84:	8f ef       	ldi	r24, 0xFF	; 255
     a86:	90 e0       	ldi	r25, 0x00	; 0
     a88:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     a8c:	d1 cd       	rjmp	.-1118   	; 0x630 <main+0xc>
					}else if(received_char == '2'){
     a8e:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     a92:	82 33       	cpi	r24, 0x32	; 50
     a94:	71 f4       	brne	.+28     	; 0xab2 <__stack+0x1b3>
					//AVANZAR PARA la izquierda
					PORTB |= (1 << PORTB5);
     a96:	85 b1       	in	r24, 0x05	; 5
     a98:	80 62       	ori	r24, 0x20	; 32
     a9a:	85 b9       	out	0x05, r24	; 5
					PORTC &= ~((1 << PORTC2) | (1 << PORTC3));  // Apagar PORTC2 y PORTC3
     a9c:	88 b1       	in	r24, 0x08	; 8
     a9e:	83 7f       	andi	r24, 0xF3	; 243
     aa0:	88 b9       	out	0x08, r24	; 8
					PORTC |= (1 << PORTC4);
     aa2:	88 b1       	in	r24, 0x08	; 8
     aa4:	80 61       	ori	r24, 0x10	; 16
     aa6:	88 b9       	out	0x08, r24	; 8
					PWM_setVel(255);
     aa8:	8f ef       	ldi	r24, 0xFF	; 255
     aaa:	90 e0       	ldi	r25, 0x00	; 0
     aac:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     ab0:	bf cd       	rjmp	.-1154   	; 0x630 <main+0xc>
					}else if(received_char == '3'){
     ab2:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     ab6:	83 33       	cpi	r24, 0x33	; 51
     ab8:	71 f4       	brne	.+28     	; 0xad6 <__stack+0x1d7>
					//AVANZAR PARA la derecha
					PORTB &= ~(1 << PORTB5);
     aba:	85 b1       	in	r24, 0x05	; 5
     abc:	8f 7d       	andi	r24, 0xDF	; 223
     abe:	85 b9       	out	0x05, r24	; 5
					PORTC |= (1 << PORTC2) | (1 << PORTC3);  // Encender bits 2 y 3
     ac0:	88 b1       	in	r24, 0x08	; 8
     ac2:	8c 60       	ori	r24, 0x0C	; 12
     ac4:	88 b9       	out	0x08, r24	; 8
					PORTC &= ~(1 << PORTC4);                   // Apagar bit 4
     ac6:	88 b1       	in	r24, 0x08	; 8
     ac8:	8f 7e       	andi	r24, 0xEF	; 239
     aca:	88 b9       	out	0x08, r24	; 8
					PWM_setVel(255);
     acc:	8f ef       	ldi	r24, 0xFF	; 255
     ace:	90 e0       	ldi	r25, 0x00	; 0
     ad0:	0e 94 32 01 	call	0x264	; 0x264 <PWM_setVel>
     ad4:	ad cd       	rjmp	.-1190   	; 0x630 <main+0xc>
					}else if(received_char == 's'){
     ad6:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     ada:	83 37       	cpi	r24, 0x73	; 115
     adc:	39 f4       	brne	.+14     	; 0xaec <__stack+0x1ed>
					PORTB &= ~(1 << PORTB5);
     ade:	85 b1       	in	r24, 0x05	; 5
     ae0:	8f 7d       	andi	r24, 0xDF	; 223
     ae2:	85 b9       	out	0x05, r24	; 5
					PORTC &= ~((1 << PORTC2) | (1 << PORTC3) | (1 << PORTC4));
     ae4:	88 b1       	in	r24, 0x08	; 8
     ae6:	83 7e       	andi	r24, 0xE3	; 227
     ae8:	88 b9       	out	0x08, r24	; 8
     aea:	a2 cd       	rjmp	.-1212   	; 0x630 <main+0xc>
					}else if(received_char == '4'){
     aec:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     af0:	84 33       	cpi	r24, 0x34	; 52
     af2:	69 f4       	brne	.+26     	; 0xb0e <__stack+0x20f>
					PWM_motor3();
     af4:	0e 94 25 01 	call	0x24a	; 0x24a <PWM_motor3>
					//giRAR A LA IZQUIERDA
					PORTD |= (1 << PORTD5);    // Enciende PORTD5
     af8:	8b b1       	in	r24, 0x0b	; 11
     afa:	80 62       	ori	r24, 0x20	; 32
     afc:	8b b9       	out	0x0b, r24	; 11
					PORTD &= ~(1 << PORTD4);   // Apaga PORTD4
     afe:	8b b1       	in	r24, 0x0b	; 11
     b00:	8f 7e       	andi	r24, 0xEF	; 239
     b02:	8b b9       	out	0x0b, r24	; 11
					PWM_setVel4(255);
     b04:	8f ef       	ldi	r24, 0xFF	; 255
     b06:	90 e0       	ldi	r25, 0x00	; 0
     b08:	0e 94 3e 01 	call	0x27c	; 0x27c <PWM_setVel4>
     b0c:	91 cd       	rjmp	.-1246   	; 0x630 <main+0xc>
					}else if(received_char == '5'){
     b0e:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     b12:	85 33       	cpi	r24, 0x35	; 53
     b14:	69 f4       	brne	.+26     	; 0xb30 <__stack+0x231>
					PWM_motor3();
     b16:	0e 94 25 01 	call	0x24a	; 0x24a <PWM_motor3>
					PORTD &= ~(1 << PORTD5);  // Apagar PORTD5
     b1a:	8b b1       	in	r24, 0x0b	; 11
     b1c:	8f 7d       	andi	r24, 0xDF	; 223
     b1e:	8b b9       	out	0x0b, r24	; 11
					PORTD |= (1 << PORTD4);   // Encender PORTD4 z
     b20:	8b b1       	in	r24, 0x0b	; 11
     b22:	80 61       	ori	r24, 0x10	; 16
     b24:	8b b9       	out	0x0b, r24	; 11
					PWM_setVel4(255);
     b26:	8f ef       	ldi	r24, 0xFF	; 255
     b28:	90 e0       	ldi	r25, 0x00	; 0
     b2a:	0e 94 3e 01 	call	0x27c	; 0x27c <PWM_setVel4>
     b2e:	80 cd       	rjmp	.-1280   	; 0x630 <main+0xc>
					}else if (received_char == '6'){
     b30:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     b34:	86 33       	cpi	r24, 0x36	; 54
     b36:	09 f0       	breq	.+2      	; 0xb3a <__stack+0x23b>
     b38:	7b cd       	rjmp	.-1290   	; 0x630 <main+0xc>
					//APAGAR
					//motor sin moverse
					PORTD &= ~((1 << PORTD5) | (1 << PORTD4));  // Apagar solo PORTD5 y PORTD4
     b3a:	8b b1       	in	r24, 0x0b	; 11
     b3c:	8f 7c       	andi	r24, 0xCF	; 207
     b3e:	8b b9       	out	0x0b, r24	; 11
     b40:	77 cd       	rjmp	.-1298   	; 0x630 <main+0xc>

00000b42 <__vector_18>:


//**************************************
//Interrupciones
//******************************************
ISR(USART_RX_vect) {
     b42:	1f 92       	push	r1
     b44:	0f 92       	push	r0
     b46:	0f b6       	in	r0, 0x3f	; 63
     b48:	0f 92       	push	r0
     b4a:	11 24       	eor	r1, r1
     b4c:	2f 93       	push	r18
     b4e:	3f 93       	push	r19
     b50:	4f 93       	push	r20
     b52:	5f 93       	push	r21
     b54:	6f 93       	push	r22
     b56:	7f 93       	push	r23
     b58:	8f 93       	push	r24
     b5a:	9f 93       	push	r25
     b5c:	af 93       	push	r26
     b5e:	bf 93       	push	r27
     b60:	ef 93       	push	r30
     b62:	ff 93       	push	r31
	  received_char = UDR0;
     b64:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
     b68:	80 93 36 01 	sts	0x0136, r24	; 0x800136 <received_char>
	  new_data = 1;
     b6c:	81 e0       	ldi	r24, 0x01	; 1
     b6e:	80 93 21 01 	sts	0x0121, r24	; 0x800121 <new_data>
	  
	  writeChar(received_char);
     b72:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     b76:	0e 94 19 06 	call	0xc32	; 0xc32 <writeChar>
	  
	  if(received_char == '\n' || received_char == '\r') {
     b7a:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     b7e:	8a 30       	cpi	r24, 0x0A	; 10
     b80:	21 f0       	breq	.+8      	; 0xb8a <__vector_18+0x48>
     b82:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     b86:	8d 30       	cpi	r24, 0x0D	; 13
     b88:	49 f4       	brne	.+18     	; 0xb9c <__vector_18+0x5a>
		  cmd_buffer[cmd_index] = '\0';
     b8a:	e0 91 20 01 	lds	r30, 0x0120	; 0x800120 <__data_end>
     b8e:	f0 e0       	ldi	r31, 0x00	; 0
     b90:	ea 5d       	subi	r30, 0xDA	; 218
     b92:	fe 4f       	sbci	r31, 0xFE	; 254
     b94:	10 82       	st	Z, r1
		  cmd_index = 0;
     b96:	10 92 20 01 	sts	0x0120, r1	; 0x800120 <__data_end>
     b9a:	0e c0       	rjmp	.+28     	; 0xbb8 <__vector_18+0x76>
	  }
	  else if(cmd_index < CMD_BUFFER_SIZE-1) {
     b9c:	e0 91 20 01 	lds	r30, 0x0120	; 0x800120 <__data_end>
     ba0:	ef 30       	cpi	r30, 0x0F	; 15
     ba2:	50 f4       	brcc	.+20     	; 0xbb8 <__vector_18+0x76>
		  cmd_buffer[cmd_index++] = received_char;
     ba4:	81 e0       	ldi	r24, 0x01	; 1
     ba6:	8e 0f       	add	r24, r30
     ba8:	80 93 20 01 	sts	0x0120, r24	; 0x800120 <__data_end>
     bac:	f0 e0       	ldi	r31, 0x00	; 0
     bae:	80 91 36 01 	lds	r24, 0x0136	; 0x800136 <received_char>
     bb2:	ea 5d       	subi	r30, 0xDA	; 218
     bb4:	fe 4f       	sbci	r31, 0xFE	; 254
     bb6:	80 83       	st	Z, r24
	  }
  }
     bb8:	ff 91       	pop	r31
     bba:	ef 91       	pop	r30
     bbc:	bf 91       	pop	r27
     bbe:	af 91       	pop	r26
     bc0:	9f 91       	pop	r25
     bc2:	8f 91       	pop	r24
     bc4:	7f 91       	pop	r23
     bc6:	6f 91       	pop	r22
     bc8:	5f 91       	pop	r21
     bca:	4f 91       	pop	r20
     bcc:	3f 91       	pop	r19
     bce:	2f 91       	pop	r18
     bd0:	0f 90       	pop	r0
     bd2:	0f be       	out	0x3f, r0	; 63
     bd4:	0f 90       	pop	r0
     bd6:	1f 90       	pop	r1
     bd8:	18 95       	reti

00000bda <__vector_5>:



ISR(PCINT2_vect){
     bda:	1f 92       	push	r1
     bdc:	0f 92       	push	r0
     bde:	0f b6       	in	r0, 0x3f	; 63
     be0:	0f 92       	push	r0
     be2:	11 24       	eor	r1, r1
     be4:	8f 93       	push	r24
	
	 if (!(PIND & (1 << PORTD6))){
     be6:	4e 99       	sbic	0x09, 6	; 9
     be8:	09 c0       	rjmp	.+18     	; 0xbfc <__vector_5+0x22>
		escribir++;
     bea:	80 91 24 01 	lds	r24, 0x0124	; 0x800124 <escribir>
     bee:	8f 5f       	subi	r24, 0xFF	; 255
     bf0:	80 93 24 01 	sts	0x0124, r24	; 0x800124 <escribir>
		if (escribir == 5)
     bf4:	85 30       	cpi	r24, 0x05	; 5
     bf6:	11 f4       	brne	.+4      	; 0xbfc <__vector_5+0x22>
		{
			escribir = 0;
     bf8:	10 92 24 01 	sts	0x0124, r1	; 0x800124 <escribir>
		
	}

	
	
}
     bfc:	8f 91       	pop	r24
     bfe:	0f 90       	pop	r0
     c00:	0f be       	out	0x3f, r0	; 63
     c02:	0f 90       	pop	r0
     c04:	1f 90       	pop	r1
     c06:	18 95       	reti

00000c08 <initUART>:
 */ 
#include "UART.h"

void initUART() {
	// P1: Configurar PD1 (TX) como salida y PD0 (RX) como entrada
	DDRD |= (1 << DDD1); // TX (Salida)
     c08:	8a b1       	in	r24, 0x0a	; 10
     c0a:	82 60       	ori	r24, 0x02	; 2
     c0c:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1 << DDD0); // RX (Entrada)
     c0e:	8a b1       	in	r24, 0x0a	; 10
     c10:	8e 7f       	andi	r24, 0xFE	; 254
     c12:	8a b9       	out	0x0a, r24	; 10
	
	// P2: Configurar UCSR0A (Modo normal)
	UCSR0A = 0;
     c14:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	
	// P3: Habilitar TX, RX e interrupción por RX
	UCSR0B = (1 << RXCIE0) | (1 << RXEN0) | (1 << TXEN0);
     c18:	88 e9       	ldi	r24, 0x98	; 152
     c1a:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	
	// P4: Configurar formato: 8 bits, sin paridad, 1 stop bit
	UCSR0C = (1 << UCSZ01) | (1 << UCSZ00);
     c1e:	86 e0       	ldi	r24, 0x06	; 6
     c20:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
	
	// P5: Baud rate a 9600 (@16MHz)
	UBRR0 = 103;
     c24:	87 e6       	ldi	r24, 0x67	; 103
     c26:	90 e0       	ldi	r25, 0x00	; 0
     c28:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
     c2c:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
     c30:	08 95       	ret

00000c32 <writeChar>:
}

void writeChar(char caracter) {
	while ((UCSR0A & (1 << UDRE0)) == 0); // Esperar buffer TX vacío
     c32:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
     c36:	95 ff       	sbrs	r25, 5
     c38:	fc cf       	rjmp	.-8      	; 0xc32 <writeChar>
	UDR0 = caracter; // Enviar carácter
     c3a:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
     c3e:	08 95       	ret

00000c40 <__subsf3>:
     c40:	50 58       	subi	r21, 0x80	; 128

00000c42 <__addsf3>:
     c42:	bb 27       	eor	r27, r27
     c44:	aa 27       	eor	r26, r26
     c46:	0e 94 38 06 	call	0xc70	; 0xc70 <__addsf3x>
     c4a:	0c 94 82 07 	jmp	0xf04	; 0xf04 <__fp_round>
     c4e:	0e 94 74 07 	call	0xee8	; 0xee8 <__fp_pscA>
     c52:	38 f0       	brcs	.+14     	; 0xc62 <__addsf3+0x20>
     c54:	0e 94 7b 07 	call	0xef6	; 0xef6 <__fp_pscB>
     c58:	20 f0       	brcs	.+8      	; 0xc62 <__addsf3+0x20>
     c5a:	39 f4       	brne	.+14     	; 0xc6a <__addsf3+0x28>
     c5c:	9f 3f       	cpi	r25, 0xFF	; 255
     c5e:	19 f4       	brne	.+6      	; 0xc66 <__addsf3+0x24>
     c60:	26 f4       	brtc	.+8      	; 0xc6a <__addsf3+0x28>
     c62:	0c 94 71 07 	jmp	0xee2	; 0xee2 <__fp_nan>
     c66:	0e f4       	brtc	.+2      	; 0xc6a <__addsf3+0x28>
     c68:	e0 95       	com	r30
     c6a:	e7 fb       	bst	r30, 7
     c6c:	0c 94 6b 07 	jmp	0xed6	; 0xed6 <__fp_inf>

00000c70 <__addsf3x>:
     c70:	e9 2f       	mov	r30, r25
     c72:	0e 94 93 07 	call	0xf26	; 0xf26 <__fp_split3>
     c76:	58 f3       	brcs	.-42     	; 0xc4e <__addsf3+0xc>
     c78:	ba 17       	cp	r27, r26
     c7a:	62 07       	cpc	r22, r18
     c7c:	73 07       	cpc	r23, r19
     c7e:	84 07       	cpc	r24, r20
     c80:	95 07       	cpc	r25, r21
     c82:	20 f0       	brcs	.+8      	; 0xc8c <__addsf3x+0x1c>
     c84:	79 f4       	brne	.+30     	; 0xca4 <__addsf3x+0x34>
     c86:	a6 f5       	brtc	.+104    	; 0xcf0 <__addsf3x+0x80>
     c88:	0c 94 b5 07 	jmp	0xf6a	; 0xf6a <__fp_zero>
     c8c:	0e f4       	brtc	.+2      	; 0xc90 <__addsf3x+0x20>
     c8e:	e0 95       	com	r30
     c90:	0b 2e       	mov	r0, r27
     c92:	ba 2f       	mov	r27, r26
     c94:	a0 2d       	mov	r26, r0
     c96:	0b 01       	movw	r0, r22
     c98:	b9 01       	movw	r22, r18
     c9a:	90 01       	movw	r18, r0
     c9c:	0c 01       	movw	r0, r24
     c9e:	ca 01       	movw	r24, r20
     ca0:	a0 01       	movw	r20, r0
     ca2:	11 24       	eor	r1, r1
     ca4:	ff 27       	eor	r31, r31
     ca6:	59 1b       	sub	r21, r25
     ca8:	99 f0       	breq	.+38     	; 0xcd0 <__addsf3x+0x60>
     caa:	59 3f       	cpi	r21, 0xF9	; 249
     cac:	50 f4       	brcc	.+20     	; 0xcc2 <__addsf3x+0x52>
     cae:	50 3e       	cpi	r21, 0xE0	; 224
     cb0:	68 f1       	brcs	.+90     	; 0xd0c <__addsf3x+0x9c>
     cb2:	1a 16       	cp	r1, r26
     cb4:	f0 40       	sbci	r31, 0x00	; 0
     cb6:	a2 2f       	mov	r26, r18
     cb8:	23 2f       	mov	r18, r19
     cba:	34 2f       	mov	r19, r20
     cbc:	44 27       	eor	r20, r20
     cbe:	58 5f       	subi	r21, 0xF8	; 248
     cc0:	f3 cf       	rjmp	.-26     	; 0xca8 <__addsf3x+0x38>
     cc2:	46 95       	lsr	r20
     cc4:	37 95       	ror	r19
     cc6:	27 95       	ror	r18
     cc8:	a7 95       	ror	r26
     cca:	f0 40       	sbci	r31, 0x00	; 0
     ccc:	53 95       	inc	r21
     cce:	c9 f7       	brne	.-14     	; 0xcc2 <__addsf3x+0x52>
     cd0:	7e f4       	brtc	.+30     	; 0xcf0 <__addsf3x+0x80>
     cd2:	1f 16       	cp	r1, r31
     cd4:	ba 0b       	sbc	r27, r26
     cd6:	62 0b       	sbc	r22, r18
     cd8:	73 0b       	sbc	r23, r19
     cda:	84 0b       	sbc	r24, r20
     cdc:	ba f0       	brmi	.+46     	; 0xd0c <__addsf3x+0x9c>
     cde:	91 50       	subi	r25, 0x01	; 1
     ce0:	a1 f0       	breq	.+40     	; 0xd0a <__addsf3x+0x9a>
     ce2:	ff 0f       	add	r31, r31
     ce4:	bb 1f       	adc	r27, r27
     ce6:	66 1f       	adc	r22, r22
     ce8:	77 1f       	adc	r23, r23
     cea:	88 1f       	adc	r24, r24
     cec:	c2 f7       	brpl	.-16     	; 0xcde <__addsf3x+0x6e>
     cee:	0e c0       	rjmp	.+28     	; 0xd0c <__addsf3x+0x9c>
     cf0:	ba 0f       	add	r27, r26
     cf2:	62 1f       	adc	r22, r18
     cf4:	73 1f       	adc	r23, r19
     cf6:	84 1f       	adc	r24, r20
     cf8:	48 f4       	brcc	.+18     	; 0xd0c <__addsf3x+0x9c>
     cfa:	87 95       	ror	r24
     cfc:	77 95       	ror	r23
     cfe:	67 95       	ror	r22
     d00:	b7 95       	ror	r27
     d02:	f7 95       	ror	r31
     d04:	9e 3f       	cpi	r25, 0xFE	; 254
     d06:	08 f0       	brcs	.+2      	; 0xd0a <__addsf3x+0x9a>
     d08:	b0 cf       	rjmp	.-160    	; 0xc6a <__addsf3+0x28>
     d0a:	93 95       	inc	r25
     d0c:	88 0f       	add	r24, r24
     d0e:	08 f0       	brcs	.+2      	; 0xd12 <__addsf3x+0xa2>
     d10:	99 27       	eor	r25, r25
     d12:	ee 0f       	add	r30, r30
     d14:	97 95       	ror	r25
     d16:	87 95       	ror	r24
     d18:	08 95       	ret

00000d1a <__divsf3>:
     d1a:	0e 94 a1 06 	call	0xd42	; 0xd42 <__divsf3x>
     d1e:	0c 94 82 07 	jmp	0xf04	; 0xf04 <__fp_round>
     d22:	0e 94 7b 07 	call	0xef6	; 0xef6 <__fp_pscB>
     d26:	58 f0       	brcs	.+22     	; 0xd3e <__divsf3+0x24>
     d28:	0e 94 74 07 	call	0xee8	; 0xee8 <__fp_pscA>
     d2c:	40 f0       	brcs	.+16     	; 0xd3e <__divsf3+0x24>
     d2e:	29 f4       	brne	.+10     	; 0xd3a <__divsf3+0x20>
     d30:	5f 3f       	cpi	r21, 0xFF	; 255
     d32:	29 f0       	breq	.+10     	; 0xd3e <__divsf3+0x24>
     d34:	0c 94 6b 07 	jmp	0xed6	; 0xed6 <__fp_inf>
     d38:	51 11       	cpse	r21, r1
     d3a:	0c 94 b6 07 	jmp	0xf6c	; 0xf6c <__fp_szero>
     d3e:	0c 94 71 07 	jmp	0xee2	; 0xee2 <__fp_nan>

00000d42 <__divsf3x>:
     d42:	0e 94 93 07 	call	0xf26	; 0xf26 <__fp_split3>
     d46:	68 f3       	brcs	.-38     	; 0xd22 <__divsf3+0x8>

00000d48 <__divsf3_pse>:
     d48:	99 23       	and	r25, r25
     d4a:	b1 f3       	breq	.-20     	; 0xd38 <__divsf3+0x1e>
     d4c:	55 23       	and	r21, r21
     d4e:	91 f3       	breq	.-28     	; 0xd34 <__divsf3+0x1a>
     d50:	95 1b       	sub	r25, r21
     d52:	55 0b       	sbc	r21, r21
     d54:	bb 27       	eor	r27, r27
     d56:	aa 27       	eor	r26, r26
     d58:	62 17       	cp	r22, r18
     d5a:	73 07       	cpc	r23, r19
     d5c:	84 07       	cpc	r24, r20
     d5e:	38 f0       	brcs	.+14     	; 0xd6e <__divsf3_pse+0x26>
     d60:	9f 5f       	subi	r25, 0xFF	; 255
     d62:	5f 4f       	sbci	r21, 0xFF	; 255
     d64:	22 0f       	add	r18, r18
     d66:	33 1f       	adc	r19, r19
     d68:	44 1f       	adc	r20, r20
     d6a:	aa 1f       	adc	r26, r26
     d6c:	a9 f3       	breq	.-22     	; 0xd58 <__divsf3_pse+0x10>
     d6e:	35 d0       	rcall	.+106    	; 0xdda <__divsf3_pse+0x92>
     d70:	0e 2e       	mov	r0, r30
     d72:	3a f0       	brmi	.+14     	; 0xd82 <__divsf3_pse+0x3a>
     d74:	e0 e8       	ldi	r30, 0x80	; 128
     d76:	32 d0       	rcall	.+100    	; 0xddc <__divsf3_pse+0x94>
     d78:	91 50       	subi	r25, 0x01	; 1
     d7a:	50 40       	sbci	r21, 0x00	; 0
     d7c:	e6 95       	lsr	r30
     d7e:	00 1c       	adc	r0, r0
     d80:	ca f7       	brpl	.-14     	; 0xd74 <__divsf3_pse+0x2c>
     d82:	2b d0       	rcall	.+86     	; 0xdda <__divsf3_pse+0x92>
     d84:	fe 2f       	mov	r31, r30
     d86:	29 d0       	rcall	.+82     	; 0xdda <__divsf3_pse+0x92>
     d88:	66 0f       	add	r22, r22
     d8a:	77 1f       	adc	r23, r23
     d8c:	88 1f       	adc	r24, r24
     d8e:	bb 1f       	adc	r27, r27
     d90:	26 17       	cp	r18, r22
     d92:	37 07       	cpc	r19, r23
     d94:	48 07       	cpc	r20, r24
     d96:	ab 07       	cpc	r26, r27
     d98:	b0 e8       	ldi	r27, 0x80	; 128
     d9a:	09 f0       	breq	.+2      	; 0xd9e <__divsf3_pse+0x56>
     d9c:	bb 0b       	sbc	r27, r27
     d9e:	80 2d       	mov	r24, r0
     da0:	bf 01       	movw	r22, r30
     da2:	ff 27       	eor	r31, r31
     da4:	93 58       	subi	r25, 0x83	; 131
     da6:	5f 4f       	sbci	r21, 0xFF	; 255
     da8:	3a f0       	brmi	.+14     	; 0xdb8 <__divsf3_pse+0x70>
     daa:	9e 3f       	cpi	r25, 0xFE	; 254
     dac:	51 05       	cpc	r21, r1
     dae:	78 f0       	brcs	.+30     	; 0xdce <__divsf3_pse+0x86>
     db0:	0c 94 6b 07 	jmp	0xed6	; 0xed6 <__fp_inf>
     db4:	0c 94 b6 07 	jmp	0xf6c	; 0xf6c <__fp_szero>
     db8:	5f 3f       	cpi	r21, 0xFF	; 255
     dba:	e4 f3       	brlt	.-8      	; 0xdb4 <__divsf3_pse+0x6c>
     dbc:	98 3e       	cpi	r25, 0xE8	; 232
     dbe:	d4 f3       	brlt	.-12     	; 0xdb4 <__divsf3_pse+0x6c>
     dc0:	86 95       	lsr	r24
     dc2:	77 95       	ror	r23
     dc4:	67 95       	ror	r22
     dc6:	b7 95       	ror	r27
     dc8:	f7 95       	ror	r31
     dca:	9f 5f       	subi	r25, 0xFF	; 255
     dcc:	c9 f7       	brne	.-14     	; 0xdc0 <__divsf3_pse+0x78>
     dce:	88 0f       	add	r24, r24
     dd0:	91 1d       	adc	r25, r1
     dd2:	96 95       	lsr	r25
     dd4:	87 95       	ror	r24
     dd6:	97 f9       	bld	r25, 7
     dd8:	08 95       	ret
     dda:	e1 e0       	ldi	r30, 0x01	; 1
     ddc:	66 0f       	add	r22, r22
     dde:	77 1f       	adc	r23, r23
     de0:	88 1f       	adc	r24, r24
     de2:	bb 1f       	adc	r27, r27
     de4:	62 17       	cp	r22, r18
     de6:	73 07       	cpc	r23, r19
     de8:	84 07       	cpc	r24, r20
     dea:	ba 07       	cpc	r27, r26
     dec:	20 f0       	brcs	.+8      	; 0xdf6 <__divsf3_pse+0xae>
     dee:	62 1b       	sub	r22, r18
     df0:	73 0b       	sbc	r23, r19
     df2:	84 0b       	sbc	r24, r20
     df4:	ba 0b       	sbc	r27, r26
     df6:	ee 1f       	adc	r30, r30
     df8:	88 f7       	brcc	.-30     	; 0xddc <__divsf3_pse+0x94>
     dfa:	e0 95       	com	r30
     dfc:	08 95       	ret

00000dfe <__fixunssfsi>:
     dfe:	0e 94 9b 07 	call	0xf36	; 0xf36 <__fp_splitA>
     e02:	88 f0       	brcs	.+34     	; 0xe26 <__fixunssfsi+0x28>
     e04:	9f 57       	subi	r25, 0x7F	; 127
     e06:	98 f0       	brcs	.+38     	; 0xe2e <__fixunssfsi+0x30>
     e08:	b9 2f       	mov	r27, r25
     e0a:	99 27       	eor	r25, r25
     e0c:	b7 51       	subi	r27, 0x17	; 23
     e0e:	b0 f0       	brcs	.+44     	; 0xe3c <__fixunssfsi+0x3e>
     e10:	e1 f0       	breq	.+56     	; 0xe4a <__fixunssfsi+0x4c>
     e12:	66 0f       	add	r22, r22
     e14:	77 1f       	adc	r23, r23
     e16:	88 1f       	adc	r24, r24
     e18:	99 1f       	adc	r25, r25
     e1a:	1a f0       	brmi	.+6      	; 0xe22 <__fixunssfsi+0x24>
     e1c:	ba 95       	dec	r27
     e1e:	c9 f7       	brne	.-14     	; 0xe12 <__fixunssfsi+0x14>
     e20:	14 c0       	rjmp	.+40     	; 0xe4a <__fixunssfsi+0x4c>
     e22:	b1 30       	cpi	r27, 0x01	; 1
     e24:	91 f0       	breq	.+36     	; 0xe4a <__fixunssfsi+0x4c>
     e26:	0e 94 b5 07 	call	0xf6a	; 0xf6a <__fp_zero>
     e2a:	b1 e0       	ldi	r27, 0x01	; 1
     e2c:	08 95       	ret
     e2e:	0c 94 b5 07 	jmp	0xf6a	; 0xf6a <__fp_zero>
     e32:	67 2f       	mov	r22, r23
     e34:	78 2f       	mov	r23, r24
     e36:	88 27       	eor	r24, r24
     e38:	b8 5f       	subi	r27, 0xF8	; 248
     e3a:	39 f0       	breq	.+14     	; 0xe4a <__fixunssfsi+0x4c>
     e3c:	b9 3f       	cpi	r27, 0xF9	; 249
     e3e:	cc f3       	brlt	.-14     	; 0xe32 <__fixunssfsi+0x34>
     e40:	86 95       	lsr	r24
     e42:	77 95       	ror	r23
     e44:	67 95       	ror	r22
     e46:	b3 95       	inc	r27
     e48:	d9 f7       	brne	.-10     	; 0xe40 <__fixunssfsi+0x42>
     e4a:	3e f4       	brtc	.+14     	; 0xe5a <__fixunssfsi+0x5c>
     e4c:	90 95       	com	r25
     e4e:	80 95       	com	r24
     e50:	70 95       	com	r23
     e52:	61 95       	neg	r22
     e54:	7f 4f       	sbci	r23, 0xFF	; 255
     e56:	8f 4f       	sbci	r24, 0xFF	; 255
     e58:	9f 4f       	sbci	r25, 0xFF	; 255
     e5a:	08 95       	ret

00000e5c <__floatunsisf>:
     e5c:	e8 94       	clt
     e5e:	09 c0       	rjmp	.+18     	; 0xe72 <__floatsisf+0x12>

00000e60 <__floatsisf>:
     e60:	97 fb       	bst	r25, 7
     e62:	3e f4       	brtc	.+14     	; 0xe72 <__floatsisf+0x12>
     e64:	90 95       	com	r25
     e66:	80 95       	com	r24
     e68:	70 95       	com	r23
     e6a:	61 95       	neg	r22
     e6c:	7f 4f       	sbci	r23, 0xFF	; 255
     e6e:	8f 4f       	sbci	r24, 0xFF	; 255
     e70:	9f 4f       	sbci	r25, 0xFF	; 255
     e72:	99 23       	and	r25, r25
     e74:	a9 f0       	breq	.+42     	; 0xea0 <__floatsisf+0x40>
     e76:	f9 2f       	mov	r31, r25
     e78:	96 e9       	ldi	r25, 0x96	; 150
     e7a:	bb 27       	eor	r27, r27
     e7c:	93 95       	inc	r25
     e7e:	f6 95       	lsr	r31
     e80:	87 95       	ror	r24
     e82:	77 95       	ror	r23
     e84:	67 95       	ror	r22
     e86:	b7 95       	ror	r27
     e88:	f1 11       	cpse	r31, r1
     e8a:	f8 cf       	rjmp	.-16     	; 0xe7c <__floatsisf+0x1c>
     e8c:	fa f4       	brpl	.+62     	; 0xecc <__floatsisf+0x6c>
     e8e:	bb 0f       	add	r27, r27
     e90:	11 f4       	brne	.+4      	; 0xe96 <__floatsisf+0x36>
     e92:	60 ff       	sbrs	r22, 0
     e94:	1b c0       	rjmp	.+54     	; 0xecc <__floatsisf+0x6c>
     e96:	6f 5f       	subi	r22, 0xFF	; 255
     e98:	7f 4f       	sbci	r23, 0xFF	; 255
     e9a:	8f 4f       	sbci	r24, 0xFF	; 255
     e9c:	9f 4f       	sbci	r25, 0xFF	; 255
     e9e:	16 c0       	rjmp	.+44     	; 0xecc <__floatsisf+0x6c>
     ea0:	88 23       	and	r24, r24
     ea2:	11 f0       	breq	.+4      	; 0xea8 <__floatsisf+0x48>
     ea4:	96 e9       	ldi	r25, 0x96	; 150
     ea6:	11 c0       	rjmp	.+34     	; 0xeca <__floatsisf+0x6a>
     ea8:	77 23       	and	r23, r23
     eaa:	21 f0       	breq	.+8      	; 0xeb4 <__floatsisf+0x54>
     eac:	9e e8       	ldi	r25, 0x8E	; 142
     eae:	87 2f       	mov	r24, r23
     eb0:	76 2f       	mov	r23, r22
     eb2:	05 c0       	rjmp	.+10     	; 0xebe <__floatsisf+0x5e>
     eb4:	66 23       	and	r22, r22
     eb6:	71 f0       	breq	.+28     	; 0xed4 <__floatsisf+0x74>
     eb8:	96 e8       	ldi	r25, 0x86	; 134
     eba:	86 2f       	mov	r24, r22
     ebc:	70 e0       	ldi	r23, 0x00	; 0
     ebe:	60 e0       	ldi	r22, 0x00	; 0
     ec0:	2a f0       	brmi	.+10     	; 0xecc <__floatsisf+0x6c>
     ec2:	9a 95       	dec	r25
     ec4:	66 0f       	add	r22, r22
     ec6:	77 1f       	adc	r23, r23
     ec8:	88 1f       	adc	r24, r24
     eca:	da f7       	brpl	.-10     	; 0xec2 <__floatsisf+0x62>
     ecc:	88 0f       	add	r24, r24
     ece:	96 95       	lsr	r25
     ed0:	87 95       	ror	r24
     ed2:	97 f9       	bld	r25, 7
     ed4:	08 95       	ret

00000ed6 <__fp_inf>:
     ed6:	97 f9       	bld	r25, 7
     ed8:	9f 67       	ori	r25, 0x7F	; 127
     eda:	80 e8       	ldi	r24, 0x80	; 128
     edc:	70 e0       	ldi	r23, 0x00	; 0
     ede:	60 e0       	ldi	r22, 0x00	; 0
     ee0:	08 95       	ret

00000ee2 <__fp_nan>:
     ee2:	9f ef       	ldi	r25, 0xFF	; 255
     ee4:	80 ec       	ldi	r24, 0xC0	; 192
     ee6:	08 95       	ret

00000ee8 <__fp_pscA>:
     ee8:	00 24       	eor	r0, r0
     eea:	0a 94       	dec	r0
     eec:	16 16       	cp	r1, r22
     eee:	17 06       	cpc	r1, r23
     ef0:	18 06       	cpc	r1, r24
     ef2:	09 06       	cpc	r0, r25
     ef4:	08 95       	ret

00000ef6 <__fp_pscB>:
     ef6:	00 24       	eor	r0, r0
     ef8:	0a 94       	dec	r0
     efa:	12 16       	cp	r1, r18
     efc:	13 06       	cpc	r1, r19
     efe:	14 06       	cpc	r1, r20
     f00:	05 06       	cpc	r0, r21
     f02:	08 95       	ret

00000f04 <__fp_round>:
     f04:	09 2e       	mov	r0, r25
     f06:	03 94       	inc	r0
     f08:	00 0c       	add	r0, r0
     f0a:	11 f4       	brne	.+4      	; 0xf10 <__fp_round+0xc>
     f0c:	88 23       	and	r24, r24
     f0e:	52 f0       	brmi	.+20     	; 0xf24 <__fp_round+0x20>
     f10:	bb 0f       	add	r27, r27
     f12:	40 f4       	brcc	.+16     	; 0xf24 <__fp_round+0x20>
     f14:	bf 2b       	or	r27, r31
     f16:	11 f4       	brne	.+4      	; 0xf1c <__fp_round+0x18>
     f18:	60 ff       	sbrs	r22, 0
     f1a:	04 c0       	rjmp	.+8      	; 0xf24 <__fp_round+0x20>
     f1c:	6f 5f       	subi	r22, 0xFF	; 255
     f1e:	7f 4f       	sbci	r23, 0xFF	; 255
     f20:	8f 4f       	sbci	r24, 0xFF	; 255
     f22:	9f 4f       	sbci	r25, 0xFF	; 255
     f24:	08 95       	ret

00000f26 <__fp_split3>:
     f26:	57 fd       	sbrc	r21, 7
     f28:	90 58       	subi	r25, 0x80	; 128
     f2a:	44 0f       	add	r20, r20
     f2c:	55 1f       	adc	r21, r21
     f2e:	59 f0       	breq	.+22     	; 0xf46 <__fp_splitA+0x10>
     f30:	5f 3f       	cpi	r21, 0xFF	; 255
     f32:	71 f0       	breq	.+28     	; 0xf50 <__fp_splitA+0x1a>
     f34:	47 95       	ror	r20

00000f36 <__fp_splitA>:
     f36:	88 0f       	add	r24, r24
     f38:	97 fb       	bst	r25, 7
     f3a:	99 1f       	adc	r25, r25
     f3c:	61 f0       	breq	.+24     	; 0xf56 <__fp_splitA+0x20>
     f3e:	9f 3f       	cpi	r25, 0xFF	; 255
     f40:	79 f0       	breq	.+30     	; 0xf60 <__fp_splitA+0x2a>
     f42:	87 95       	ror	r24
     f44:	08 95       	ret
     f46:	12 16       	cp	r1, r18
     f48:	13 06       	cpc	r1, r19
     f4a:	14 06       	cpc	r1, r20
     f4c:	55 1f       	adc	r21, r21
     f4e:	f2 cf       	rjmp	.-28     	; 0xf34 <__fp_split3+0xe>
     f50:	46 95       	lsr	r20
     f52:	f1 df       	rcall	.-30     	; 0xf36 <__fp_splitA>
     f54:	08 c0       	rjmp	.+16     	; 0xf66 <__fp_splitA+0x30>
     f56:	16 16       	cp	r1, r22
     f58:	17 06       	cpc	r1, r23
     f5a:	18 06       	cpc	r1, r24
     f5c:	99 1f       	adc	r25, r25
     f5e:	f1 cf       	rjmp	.-30     	; 0xf42 <__fp_splitA+0xc>
     f60:	86 95       	lsr	r24
     f62:	71 05       	cpc	r23, r1
     f64:	61 05       	cpc	r22, r1
     f66:	08 94       	sec
     f68:	08 95       	ret

00000f6a <__fp_zero>:
     f6a:	e8 94       	clt

00000f6c <__fp_szero>:
     f6c:	bb 27       	eor	r27, r27
     f6e:	66 27       	eor	r22, r22
     f70:	77 27       	eor	r23, r23
     f72:	cb 01       	movw	r24, r22
     f74:	97 f9       	bld	r25, 7
     f76:	08 95       	ret

00000f78 <__mulsf3>:
     f78:	0e 94 cf 07 	call	0xf9e	; 0xf9e <__mulsf3x>
     f7c:	0c 94 82 07 	jmp	0xf04	; 0xf04 <__fp_round>
     f80:	0e 94 74 07 	call	0xee8	; 0xee8 <__fp_pscA>
     f84:	38 f0       	brcs	.+14     	; 0xf94 <__mulsf3+0x1c>
     f86:	0e 94 7b 07 	call	0xef6	; 0xef6 <__fp_pscB>
     f8a:	20 f0       	brcs	.+8      	; 0xf94 <__mulsf3+0x1c>
     f8c:	95 23       	and	r25, r21
     f8e:	11 f0       	breq	.+4      	; 0xf94 <__mulsf3+0x1c>
     f90:	0c 94 6b 07 	jmp	0xed6	; 0xed6 <__fp_inf>
     f94:	0c 94 71 07 	jmp	0xee2	; 0xee2 <__fp_nan>
     f98:	11 24       	eor	r1, r1
     f9a:	0c 94 b6 07 	jmp	0xf6c	; 0xf6c <__fp_szero>

00000f9e <__mulsf3x>:
     f9e:	0e 94 93 07 	call	0xf26	; 0xf26 <__fp_split3>
     fa2:	70 f3       	brcs	.-36     	; 0xf80 <__mulsf3+0x8>

00000fa4 <__mulsf3_pse>:
     fa4:	95 9f       	mul	r25, r21
     fa6:	c1 f3       	breq	.-16     	; 0xf98 <__mulsf3+0x20>
     fa8:	95 0f       	add	r25, r21
     faa:	50 e0       	ldi	r21, 0x00	; 0
     fac:	55 1f       	adc	r21, r21
     fae:	62 9f       	mul	r22, r18
     fb0:	f0 01       	movw	r30, r0
     fb2:	72 9f       	mul	r23, r18
     fb4:	bb 27       	eor	r27, r27
     fb6:	f0 0d       	add	r31, r0
     fb8:	b1 1d       	adc	r27, r1
     fba:	63 9f       	mul	r22, r19
     fbc:	aa 27       	eor	r26, r26
     fbe:	f0 0d       	add	r31, r0
     fc0:	b1 1d       	adc	r27, r1
     fc2:	aa 1f       	adc	r26, r26
     fc4:	64 9f       	mul	r22, r20
     fc6:	66 27       	eor	r22, r22
     fc8:	b0 0d       	add	r27, r0
     fca:	a1 1d       	adc	r26, r1
     fcc:	66 1f       	adc	r22, r22
     fce:	82 9f       	mul	r24, r18
     fd0:	22 27       	eor	r18, r18
     fd2:	b0 0d       	add	r27, r0
     fd4:	a1 1d       	adc	r26, r1
     fd6:	62 1f       	adc	r22, r18
     fd8:	73 9f       	mul	r23, r19
     fda:	b0 0d       	add	r27, r0
     fdc:	a1 1d       	adc	r26, r1
     fde:	62 1f       	adc	r22, r18
     fe0:	83 9f       	mul	r24, r19
     fe2:	a0 0d       	add	r26, r0
     fe4:	61 1d       	adc	r22, r1
     fe6:	22 1f       	adc	r18, r18
     fe8:	74 9f       	mul	r23, r20
     fea:	33 27       	eor	r19, r19
     fec:	a0 0d       	add	r26, r0
     fee:	61 1d       	adc	r22, r1
     ff0:	23 1f       	adc	r18, r19
     ff2:	84 9f       	mul	r24, r20
     ff4:	60 0d       	add	r22, r0
     ff6:	21 1d       	adc	r18, r1
     ff8:	82 2f       	mov	r24, r18
     ffa:	76 2f       	mov	r23, r22
     ffc:	6a 2f       	mov	r22, r26
     ffe:	11 24       	eor	r1, r1
    1000:	9f 57       	subi	r25, 0x7F	; 127
    1002:	50 40       	sbci	r21, 0x00	; 0
    1004:	9a f0       	brmi	.+38     	; 0x102c <__mulsf3_pse+0x88>
    1006:	f1 f0       	breq	.+60     	; 0x1044 <__mulsf3_pse+0xa0>
    1008:	88 23       	and	r24, r24
    100a:	4a f0       	brmi	.+18     	; 0x101e <__mulsf3_pse+0x7a>
    100c:	ee 0f       	add	r30, r30
    100e:	ff 1f       	adc	r31, r31
    1010:	bb 1f       	adc	r27, r27
    1012:	66 1f       	adc	r22, r22
    1014:	77 1f       	adc	r23, r23
    1016:	88 1f       	adc	r24, r24
    1018:	91 50       	subi	r25, 0x01	; 1
    101a:	50 40       	sbci	r21, 0x00	; 0
    101c:	a9 f7       	brne	.-22     	; 0x1008 <__mulsf3_pse+0x64>
    101e:	9e 3f       	cpi	r25, 0xFE	; 254
    1020:	51 05       	cpc	r21, r1
    1022:	80 f0       	brcs	.+32     	; 0x1044 <__mulsf3_pse+0xa0>
    1024:	0c 94 6b 07 	jmp	0xed6	; 0xed6 <__fp_inf>
    1028:	0c 94 b6 07 	jmp	0xf6c	; 0xf6c <__fp_szero>
    102c:	5f 3f       	cpi	r21, 0xFF	; 255
    102e:	e4 f3       	brlt	.-8      	; 0x1028 <__mulsf3_pse+0x84>
    1030:	98 3e       	cpi	r25, 0xE8	; 232
    1032:	d4 f3       	brlt	.-12     	; 0x1028 <__mulsf3_pse+0x84>
    1034:	86 95       	lsr	r24
    1036:	77 95       	ror	r23
    1038:	67 95       	ror	r22
    103a:	b7 95       	ror	r27
    103c:	f7 95       	ror	r31
    103e:	e7 95       	ror	r30
    1040:	9f 5f       	subi	r25, 0xFF	; 255
    1042:	c1 f7       	brne	.-16     	; 0x1034 <__mulsf3_pse+0x90>
    1044:	fe 2b       	or	r31, r30
    1046:	88 0f       	add	r24, r24
    1048:	91 1d       	adc	r25, r1
    104a:	96 95       	lsr	r25
    104c:	87 95       	ror	r24
    104e:	97 f9       	bld	r25, 7
    1050:	08 95       	ret

00001052 <__divmodhi4>:
    1052:	97 fb       	bst	r25, 7
    1054:	07 2e       	mov	r0, r23
    1056:	16 f4       	brtc	.+4      	; 0x105c <__divmodhi4+0xa>
    1058:	00 94       	com	r0
    105a:	07 d0       	rcall	.+14     	; 0x106a <__divmodhi4_neg1>
    105c:	77 fd       	sbrc	r23, 7
    105e:	09 d0       	rcall	.+18     	; 0x1072 <__divmodhi4_neg2>
    1060:	0e 94 43 08 	call	0x1086	; 0x1086 <__udivmodhi4>
    1064:	07 fc       	sbrc	r0, 7
    1066:	05 d0       	rcall	.+10     	; 0x1072 <__divmodhi4_neg2>
    1068:	3e f4       	brtc	.+14     	; 0x1078 <__divmodhi4_exit>

0000106a <__divmodhi4_neg1>:
    106a:	90 95       	com	r25
    106c:	81 95       	neg	r24
    106e:	9f 4f       	sbci	r25, 0xFF	; 255
    1070:	08 95       	ret

00001072 <__divmodhi4_neg2>:
    1072:	70 95       	com	r23
    1074:	61 95       	neg	r22
    1076:	7f 4f       	sbci	r23, 0xFF	; 255

00001078 <__divmodhi4_exit>:
    1078:	08 95       	ret

0000107a <__tablejump2__>:
    107a:	ee 0f       	add	r30, r30
    107c:	ff 1f       	adc	r31, r31
    107e:	05 90       	lpm	r0, Z+
    1080:	f4 91       	lpm	r31, Z
    1082:	e0 2d       	mov	r30, r0
    1084:	09 94       	ijmp

00001086 <__udivmodhi4>:
    1086:	aa 1b       	sub	r26, r26
    1088:	bb 1b       	sub	r27, r27
    108a:	51 e1       	ldi	r21, 0x11	; 17
    108c:	07 c0       	rjmp	.+14     	; 0x109c <__udivmodhi4_ep>

0000108e <__udivmodhi4_loop>:
    108e:	aa 1f       	adc	r26, r26
    1090:	bb 1f       	adc	r27, r27
    1092:	a6 17       	cp	r26, r22
    1094:	b7 07       	cpc	r27, r23
    1096:	10 f0       	brcs	.+4      	; 0x109c <__udivmodhi4_ep>
    1098:	a6 1b       	sub	r26, r22
    109a:	b7 0b       	sbc	r27, r23

0000109c <__udivmodhi4_ep>:
    109c:	88 1f       	adc	r24, r24
    109e:	99 1f       	adc	r25, r25
    10a0:	5a 95       	dec	r21
    10a2:	a9 f7       	brne	.-22     	; 0x108e <__udivmodhi4_loop>
    10a4:	80 95       	com	r24
    10a6:	90 95       	com	r25
    10a8:	bc 01       	movw	r22, r24
    10aa:	cd 01       	movw	r24, r26
    10ac:	08 95       	ret

000010ae <_exit>:
    10ae:	f8 94       	cli

000010b0 <__stop_program>:
    10b0:	ff cf       	rjmp	.-2      	; 0x10b0 <__stop_program>
