# 实验二 运算器



## 一、实验目的 

1.理解补码的概念和补码加减法运算器的原理

2.了解加法器先行进位的原理和电路结构

3.掌握串行和并行的原码乘法器和除法器结构

4.了解补码乘法器的结构

## 二、实验内容

1.补码加减法运算 

2.先行进位加法器 

3.串行原码乘法器和除法器 

4.并行原码乘法器和除法器 

5.补码乘法器 

## 三、实验内容 

### 1．补码加减法运算 

①补码原理下图 2.1.1 左所示（最高位是符号位，0 代表正数，1 代表负数）：一个数的补码等于该数加上其模数 M（即图中的圆周），即正数的补码等于其自身（即顺时针绕圆 一周回到原点），负数的补码等于其与模数的和（即零点开始绕圆一周再逆时针退绝对值）。补码减法规则[X-Y]补=[X+(-Y)]补=[X]补+[-Y]补；**若已知[Y]补，求[-Y]补，称为对 Y 求补** （注意：Y 可以是正数或负数）。**求补规则**：==将[Y]补从最低位开始，向高位直到第一个“1” 位皆不变，其余位取反。==求补电路如下图 2.1.1 右所示，可以等价 EN 端使能的求绝对值电路。

![image-20230417202944909](https://gitee.com/wang-junrong/typora/raw/master/img/202304172029090.png)

②补码加减法运算器如下图 2.1.2 所示，其==基本原理是把减法运算变成加法运算==：若 **S=0**，则 B 路的异或门等同直通，**S=[A+B]补=[A]补+[B]补**；若 **S=1**，则 B 路的异或门等同反向器，再最低位加上 S=1，即 B 取反且末位加 1（等同对 B 求补），**S=[A-B]补=[A]补+[-B] 补**

#### ◼ 当S=0时：

![image-20230417204341878](https://gitee.com/wang-junrong/typora/raw/master/img/202304172043039.png)

#### ◼ 当S=1时：

![image-20230417204855402](https://gitee.com/wang-junrong/typora/raw/master/img/202304172048587.png)

③补码运算中，位数不等的两数相加，须扩展短数的符号位使其与长数的位数相等， 如下图 2.1.3 所示。图中端口 A 是 8 位，端口 B 是 4 位，所以端口 B 须借助符号位扩展器 或其等效电路扩展符号位（符号位为 0 则扩展的高位补 0，符号位为 1 则扩展的高位补 1）。

![image-20230417200816418](https://gitee.com/wang-junrong/typora/raw/master/img/202304172008571.png)

④根据图 2.1.3 的符号位扩展对齐位数的补码加法电路图，依据上述的描述，设置输入端的相应数据或控制相应输入端的电平；观察输出端的电平或数据，并将结果填入表 2.1 中。

<table border="0" style="text-align: center;">
    <tr>
        <th colspan="3">输入端</th>
        <th colspan="2">输出端</th>
    </tr>
    <tr>
        <td style = "font-weight:bold">A</td>
        <td style = "font-weight:bold">B</td>
        <td style = "font-weight:bold">C&#8331;&#8321;</td>
        <td style = "font-weight:bold">S</td>
        <td style = "font-weight:bold">C</td>
    </tr>
    <tr>
        <td>0000 0001</td>
        <td>1000</td>
        <td>1</td>
        <td>1111 1010</td>
        <td>0</td>
    </tr>
    <tr>
        <td>1000 0001</td>
        <td>1001</td>
        <td>0</td>
        <td>0111 1010</td>
        <td>1</td>
    </tr>
    <tr>
        <td>1111 0000</td>
        <td>0011</td>
        <td>0</td>
        <td>1111 0011</td>
        <td>0</td>
    </tr>
    <tr>
        <td>1111 1000</td>
        <td>0111</td>
        <td>1</td>
        <td>0000 0000</td>
        <td>1</td>
    </tr>
</table>

◼ **运行结果截图**：

![merge_1](https://gitee.com/wang-junrong/typora/raw/master/img/202304172244498.jpg)

### 2．先行进位加法器 

①上述图 2.1.2 所述的串行加减法运算器电路中，耗时最长的是串行进位链。如下列表达式中的深色部分所示，每一级的进位 $C_i$ 都必须等待前一级的 $C_{i-1}$，加法器的位数越长， 则串行进位链的时间越长。然而，如下列表达式所示，C4 进位完全可以通过层层递推，变 成一个 C0 的函数，其中除了 C0 以外的所有变量都可以由已知的 A0~A3 和 B0~B3 求出 （G0~G3 和 P0~P3 是中间变量）。因此，下列 C4=f(C0)的展开表达式对应的 4 位先行进位 电路原理图如下图 2.2.1 左所示，图 2.2.1 右则是包含了 4 位先行进位电路和 $P_n$/$Q_n$ 中间变 量生成电路的 4 位先行进位加法器框图。从图 2.2.1 中可以看出，$P_n/Q_n$ 中间变量生成仅需 3T 时间（最长路径是异或门，即 $P_n$= (Xn⊕Yn)；而 4 位先行进位电路仅需 2T（与门和或 门两级），总共 5T 即可求出 4 位加法器的进位 C4，而传统的串行加法器电路则需要耗时 2n+9T=17T(n=4)。 $S_i = A_i⊕B_i⊕C_i C_i+1=A_i·B_i+(A_i ⊕B_i)·C_i$

令 $G_n= A_n·B_n，P_n= (A_n⊕B_n) $则 $C_{n+1}=G_n+P_nC_n S_i = P_i⊕C_i$ 

有  **C1 = G0+P0C0**  

​	**C2 = G1+P1C1 = G1+P1G0+P1P0C0** 

​	**C3 = G2+P2C2 = G2+P2G1+P2P1G0+P2P1P0C0** 

​	**C4 = G3+P3C3 = G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0**

![image-20230417213757316](https://gitee.com/wang-junrong/typora/raw/master/img/202304172137497.png)

②串行和先行进位的 4 位加法器电路如下图 2.2.2 所示，图左是与前述图 2.1.2 类似的 串行进位加法器电路，图右则是与上图 2.2.1 原理框图对应的 4 位先行进位加法器电路。

![image-20230417213953251](https://gitee.com/wang-junrong/typora/raw/master/img/202304172139465.png)

③上图 2.2.1 的先行进位电路一般只能做 4 位，更多位数的先行进位电路太复杂，扇出和时延不可控。因此，一般 n 个 4 位先行进位加法器串联形成 4*n 位加法器，同时在每个 4 位先行进位加法器上配置进位旁路电路，如下图 2.2.3 所示。图中的 LCS 电路是图 2.2.1 右所示的 4 位先行进位加法器，配置进位旁路电路后就是图下方的 block 电路，4 个 4 位 block 电路级联形成图下方的 16 位先行进位加法器。进位旁路电路的原理如下： 先行进位电路 C4=G3+P3G2 +P3P2G1 +P3P2P1G0 +P3P2P1P0C0 若 P3P2P1P0=1，因为 Pn= (An⊕Bn) ， 所有的 An 与 Bn 皆互异 所以，Gn= An·Bn =0，则 C4=C0 ，进位直接传递 若 P3P2P1P0=0，则 C4=G3+P3G2 +P3P2G1 +P3P2P1G0，与前一级的进位 C0 无关

![image-20230417214047172](https://gitee.com/wang-junrong/typora/raw/master/img/202304172140340.png)

④与上图 2.2.3 中配置进位旁路的 4 位先行进位加法器原理图对应的电路图如下图 2.2.4 左所示。图左的电路即是图右中的子电路，==四个子电路级联，就形成了 16 位先行进位加法器==电路图，如下图 2.2.4 右所示。

![image-20230417214155829](https://gitee.com/wang-junrong/typora/raw/master/img/202304172141091.png)

⑤根据图 2.2.4 的加法器电路图，设置输入端的相应数据或控制相应输入端的电平；观察输出端的电平或数据，并将结果填入表 2.2 中。

<table border="0" style="text-align: center;">
    <tr>
        <th colspan="3">输入端</th>
        <th colspan="2">输出端</th>
    </tr>
    <tr>
        <td style = "font-weight:bold">16 位 A </td>
        <td style = "font-weight:bold">16 位 B </td>
        <td style = "font-weight:bold">C0</td>
        <td style = "font-weight:bold">C&#8321;&#8326;</td>
        <td style = "font-weight:bold">16 位 S</td>
    </tr>
    <tr>
        <td>1001 1001 1001 1001</td>
        <td>1001 1001 1001 1001</td>
        <td>1</td>
        <td>0011 0011 0011 0011</td>
        <td>1</td>
    </tr>
    <tr>
        <td>1111 1111 1111 1111</td>
        <td>0000 0000 0000 0001</td>
        <td>0</td>
        <td>0000 0000 0000 0000</td>
        <td>1</td>
    </tr>
    <tr>
        <td>0000 1111 0000 1111</td>
        <td>0011 0011 0011 0011</td>
        <td>0</td>
        <td>0100 0010 0100 0010</td>
        <td>0</td>
    </tr>
    <tr>
        <td>1010 1010 1010 1010</td>
        <td>1111 1111 1111 1111</td>
        <td>0</td>
        <td>1010 1010 1010 1001</td>
        <td>1</td>
    </tr>
</table>

◼ **运行结果截图**

![merge_2](https://gitee.com/wang-junrong/typora/raw/master/img/202304172254581.jpg)

### 3．串行原码乘法器和除法器

①原码乘法的手工计算如下图 2.3.1 左所示（4 bit 原码相乘），对应每 1 位乘数求得 1 项位积，并将位积逐位左移，然后将所有的位积一次相加，得到最后的乘积。而原码乘法的机器算法则是加法器级联的原码二叉树乘法算法，电路如下图 2.3.1 右所示（8 bit 原码相 乘）：从乘数的最低位开始，每次根据乘数位得到其位积，乘数位为 0，位积为 0，乘数位为 1，则位积为被乘数；用原部分积右移 1 位加上本次位积，得新部分积；初始部分积为 0

![image-20230417220819028](https://gitee.com/wang-junrong/typora/raw/master/img/202304172208228.png)

②上图 2.3.1 中，二叉树乘法每级的加法器逐渐增多，导致中间电路的面积和延迟太大，所以，原码串行乘法思路如下图 2.3.2 所示：部分积左移改为右移，循环相加。

![image-20230417220849256](https://gitee.com/wang-junrong/typora/raw/master/img/202304172208386.png)

③原码串行乘法器如下图 2.3.3 所示：与原码二叉树乘法器电路相比，该电路把加法器级联改为循环使用加法器，以时间换取空间；而部分积改为右移使得加法器位数保持稳定，以利于复用加法器。

![image-20230417220927364](https://gitee.com/wang-junrong/typora/raw/master/img/202304172209523.png)

④ 原码除法的手工计算如下图 2.3.4 左所示（定点小数 0.10010/0.1011），除法的原理 就是用除数的{1/2, 1/4,1/8…}倍数去不断减被除数，如果余数为正就继续减，如果余数为负 数，则不减当前倍数。但恢复余数的步骤计算机处理比较繁琐，所以原码除法的计算机计 算如下图 2.3.4 右所示（定点小数 0.101001/0.111，[x]补＝0.101001，[y]补＝0.111，[–y]补＝ 1.001），采取加减法交替的不恢复余数除法算法：余数为正时，商上 1，求下一位商的办法 是余数左移一位，再减去除数；当余数为负时，商上 0，求下一位商的办法是余数左移一 位，再加上除数。注意：若最后一次上商为 0，而必须得到正确余数，则在这最后一次仍 需恢复余数。

![image-20230417221009994](https://gitee.com/wang-junrong/typora/raw/master/img/202304172210144.png)

⑤上图 2.3.4 中，余数末位补 0 后不断减去除数右移的值，导致每级的加法器位数逐渐 增多，直到加法器的位数必须是被除数的两倍，导致中间电路的面积和延迟太大，原码串 行除法的思路如下图 2.3.5 所示：除数右移改为余数左移，循环相减。

![image-20230417221308489](https://gitee.com/wang-junrong/typora/raw/master/img/202304172213639.png)

⑥原码串行除法器如下图 2.3.6 所示：与原码串行乘法器电路类似，该电路把减法级联 改为循环使用加法器（补码），以时间换取空间；而余数改为左移使得加法器位数保持稳定，以利于复用加法器。

图 2.3.6 原码串行除法器电路【DivisionRC.dig】

![image-20230417221334272](https://gitee.com/wang-junrong/typora/raw/master/img/202304172213435.png)

⑦根据图 2.3.6 的原码串行除法器电路图，设置输入端的相应数据或控制相应输入端的电平；观察输出端的电平或数据，并将结果填入表 2.3 中

<table border="0" style="text-align: center;">
    <tr>
        <th colspan="6">输入端</th>
        <th colspan="4">输出端</th>
    </tr>
    <tr>
        <td style = "font-weight:bold">A</td>
        <td style = "font-weight:bold">B</td>
        <td style = "font-weight:bold">4hx</td>
        <td style = "font-weight:bold">4hy</td>
        <td style = "font-weight:bold">5hx</td>
        <td style = "font-weight:bold">5hy</td>
        <td style = "font-weight:bold">Y</td>
        <td style = "font-weight:bold">Z</td>
        <td style = "font-weight:bold">R</td>
        <td style = "font-weight:bold">Q</td>
    </tr>
    <tr>
        <td>1010</td>
        <td>1111</td>
        <td>1010</td>
        <td>1111</td>
        <td>01001</td>
        <td>01011</td>
        <td>1001 0110</td>
        <td>1001 0110</td>
        <td>0001</td>
        <td>01101</td>
    </tr>
     <tr>
        <td>1010</td>
        <td>1010</td>
        <td>1010</td>
        <td>1010</td>
        <td>01111</td>
        <td>01011</td>
        <td>0110 0100</td>
        <td>0110 0100</td>
        <td>1001</td>
        <td>10101</td>
    </tr>
     <tr>
        <td>1111</td>
        <td>1111</td>
        <td>1111</td>
        <td>1111</td>
        <td>01010</td>
        <td>01111</td>
        <td>1110 0001</td>
        <td>1110 0001</td>
        <td>1011</td>
        <td>01010</td>
    </tr>
     <tr>
        <td>1001</td>
        <td>0110</td>
        <td>1001</td>
        <td>0110</td>
        <td>00110</td>
        <td>01011</td>
        <td>0011 0110</td>
        <td>0011 0110</td>
        <td>1101</td>
        <td>01000</td>
    </tr>
</table>

◼ **运行结果截图**

①**原码乘法**

![merge_3_1](https://gitee.com/wang-junrong/typora/raw/master/img/202304182142985.jpg)

②**原码串行乘法**

![merge_3_2](https://gitee.com/wang-junrong/typora/raw/master/img/202304182143879.jpg)

③**原码串行除法**![merge_from_ofoct](https://gitee.com/wang-junrong/typora/raw/master/img/202304182247588.jpg)



### 4.并行原码乘法器和除法器

①如下图 2.4.1 左所示的原码乘法手工计算过程（4bit 原码相乘）中，位积的每一位 XiYj 都可以用一个与门实现。而行波阵列乘法器结构图如下图 2.4.1 右所示（4bit 原码相乘），其中每一位的相加均可以使用一个全加器来实现。

![img](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527034909031522.png)

②测试电路如下图2.4.2所示，图中给出了**4位无符号**乘法器及其等效的原码行波阵列乘法器电路，图中的Test部件是无符号乘法器的测试用例。

![image.png](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527046352031644.png)

③如下图2.4.3左所示的原码行波阵列乘法器示意图中，每次相加都必须等待串行加法器的进位链，造成时延较大。倘若将每位的全加器的进位输出及和输出都算作下一次相加的输入，则取消了同级加法器各位之间的进位等待，即原码Walace树阵列乘法器的原理，其示意图如下图2.4.3右所示。

![image.png](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527062730062832.png)

  ④8位原码乘法（10100111×11011001）的行波阵列乘法器求解过程和Walace树阵列乘法器求解过程分别如下图2.4.4左和右所示

![image.png](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527077028015783.png)

⑤测试电路如下图2.4.5所示，图中给出了**4位无符号**乘法器及其等效的原码Walace树阵列乘法器电路，图中的Test部件是无符号乘法器的测试用例。

![image.png](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527093110074591.png)

图2.4.5 原码Walace树阵列乘法器电路【Multiply_Wallace.dig】

⑥计算机不恢复余数除法计算过程（定点小数0.101001/0.111，[x]补＝0.101001，[y]补＝0.111，[–y]补＝1.001）如下图2.4.6左所示。其加减交替的原理可以由可控加减单元CAS组成的阵列结构实现，如下图2.4.6右所示（6位被除数和3位除数，商为3位）。其中每一级CAS单元受上一级CAS单元的进位影响，做加法/减法运算（进位0/1），同时本级CAS单元的进位即对应的商位。

![image.png](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527115893053840.png)

⑦测试电路如下图2.4.7所示，图中给出了如上图2.4.6右所示结构图对应的原码阵列除法器电路。

![image.png](http://59.68.177.135:1919/PESResource/temp//image/20230216/1676527129439098330.png)

⑧根据图2.4.7的原码阵列除法器电路图，设置输入端的相应数据或控制相应输入端的电平；观察输出端的电平或数据，并将结果填入表2.4中

<table border="0" style="text-align: center;">
    <tr>
        <th colspan="2">输入端</th>
        <th colspan="2">输出端</th>
    </tr>
    <tr>
        <td style = "font-weight:bold">P</td>
        <td style = "font-weight:bold">Q</td>
        <td colspan="2" style = "font-weight:bold">S</td>
    </tr>
    <tr>
        <td>1010</td>
        <td>1111</td>
        <td colspan="2">1001 0110</td>
    </tr>
    <tr>
        <td>1001</td>
        <td>1010</td>
        <td colspan="2">0101 1010</td>
    </tr>
    <tr>
        <td>1111</td>
        <td>1111</td>
        <td colspan="2">1110 0001</td>
    </tr>
    <tr>
        <td colspan="2" style = "font-weight:bold">输入端</td>
        <td colspan="2" style = "font-weight:bold">输出端</td>
    </tr>
    <tr>
        <td style = "font-weight:bold">P</td>
        <td style = "font-weight:bold">Q</td>
        <td colspan="2" style = "font-weight:bold">S</td>
    </tr>
    <tr>
        <td>1110</td>
        <td>0110</td>
        <td colspan="2">0101 0100</td>
    </tr>
    <tr>
        <td>1011</td>
        <td>0111</td>
        <td colspan="2">0100 1101</td>
    </tr>
    <tr>
        <td>0101</td>
        <td>1111</td>
        <td colspan="2">0100 1011</td>
    </tr>
    <tr>
        <td colspan="2" style = "font-weight:bold">输入端</td>
        <td colspan="2" style = "font-weight:bold">输出端</td>
    </tr>
    <tr>
        <td style = "font-weight:bold">X</td>
        <td style = "font-weight:bold">Y</td>
        <td style = "font-weight:bold">R</td>
        <td style = "font-weight:bold">Q</td>
    </tr>
    <tr>
        <td>100 1000</td>
        <td>0011</td>
        <td>101</td>
        <td>0110</td>
    </tr>
    <tr>
        <td>101 0101</td>
        <td>1011</td>
        <td>001</td>
        <td>1010</td>
    </tr>
    <tr>
        <td>010 1111</td>
        <td>1001</td>
        <td>101</td>
        <td>1011</td>
    </tr>
</table>
## 四、实验总结