### 최신 기억장치 기술
- 최신 기억장치 기술
  - 기억장치의 엑세스 속도는 CPU에 비해 현저히 낮음..
  - 동영상 편집, 음성/영상 압축 같은 대규모 데이터 처리 응용 환경이라 주기억장치 병목 현상 심화
  - 이에 따라 새로운 기억장치 유형 개발 시급함.
  - 종류
    - SDRAM
      - 동기식 DRAM(Synchronous DRAM)
        - 엑세스 동작드이 시스템 클록에 맞추어(동기화 되어) 수행되는 DRAM
        - 예) 읽기 동작
          - CPU는 한 클록 주기 동안 버스를 통해 주소, 읽기 신호를 기억장치로 보내고 결과 안기다리고 내부로 다른 연산 수행
          - SDRAM은 주소와 읽기 신호를 받아 엑세스 동작 시작, 읽기 완료시 SDRAM은 시스템 버스 사용권을 얻어서 한 클록 주기 동안 버스를 통해 데이터 CPU로 보냄
          - CPU는 데어터를 받아서 다음 연산 수행
        - 내부 조직
          - 다수의 뱅크(bank)들도 구성 : 뱅크 별로 동시 엑세스
          - ex) 512Mbit SDRAM
            - 4개의 16M * 8bit 뱅크로 구성
            - 주소 비트 수 = 26, 최상위 2비트 : 뱅크 선택에 사용
            - ![Alt text](/images/10-0.png)
          - 행 : 8K 개의 기억소자 배열
          - 각 배열에는 16Kbit 저장(열은 2K가 되는 것)
          - 칩의 입출력 선의 수 : 8 -> 2048바이트/행
            - 행 주소 = 13비트, 열 주소 = 11비트
          - 각 읽기 동작시, 행 전체(2048바이트)가 감지 증폭기로 이동 = "행을 오픈" -> 열 주소에 의해 바이트 단위로 데이터 버스에 실림
          - 버스트 모드(burst mode) : 여러 바이트들을 연속적으로 전송하는 동작
          - 버스트 길이(burst length) : 각 버스트 동작 동안에 전송되는 데이터 바이트들의 수
          - ![Alt text](/images/10-1.png)
        - 기억장치 모듈 구성의 필요성
          - SDRAM의 데이터 입출력 폭 = 8비트
          - 단어 단위의 데이터 엑세스를 위해 여러 개의 SDRAM 칩들을 병렬로 접속해 기억장치 모듈 구성
            - 64비트 컴퓨터 시스템의 경우
              - 8개의 64*8bit SDRAM 칩 병렬 접속
              - 64비트씩 읽기/쓰기 가능한 512MByte 기억장치 모듈
          - SDRAM 칩 한 개 추가 : 8비트 ECC(error-correction code)를 같이 저장. 즉 패리티 비트 추가함.
    - DDR SDRAM
      - 기억장치 대역폭을 향상시키기 위한 기술
        - 대역폭 : 단위 시간 당 전송되는 데이터 량, 단위 : bps[bits/sec]
      - DDR(double data rate) SDRAM : 버스 클록 당 두 번의 데이터 전송(클록의 상승-에지 및 하강-에지에서 각각 전송)
      - DDR2 SDRAM : DDR SDRAM과 같으며, 버스 클록 주파수만 두 배 높여 대역폭 향상
        - ![Alt text](/images/10-2.png)
      - 읽기 시간 비교(예: 버스트 길이 = 8)
        - SDR @ 133MHz
          - 매 클록 주기(7.5ns)마다 64비트씩 전송
          - 8번의 데이터 전송에 걸리는 시간 = CAS지연(15ns) + 7.5ns * 8 = 75ns
        - DDR @ 133 MHz
          - 상승 및 하강 에지(3.75ns)마다 64비트 전송
          - 8번의 데이터 전송에 걸리는 시간 = CAS지연(15ns) + 3.75ns * 8 = 45ns
        - DDR2 @ 266 MHz
          - 상승 및 하강 에지(1.875ns)마다 64비트씩 전송
          - 8번 데이터 전송 : CAS지연(15ns) + 1.875ns * 8 = 30ns
        - 읽기 시간(CAS 지연 제외) : 60ns(SDR) -> 30ns(DDR) -> 15ns(DDR-2)
      - DDR 기술의 기본 원리
        - 상승/하강 에지에서 모두 데이터 전송
        - 기억장치 제어기 및 버스 인터페이스 회로의 개선을 통해 버스 클록 주파수 향상
        - DDR3, DDR4도 같은 원리
      - 기억장치 대역폭(memory bandwidth)
        - 단위 시간 당 데이터 전송량
        - 버스 폭(bus width) * 클록 주파수
        - ![Alt text](/images/10-3.png)
      - 기억장치 랭크
        - 데이터 입출력 폭이 64비트가 되도록 구성한 기억장치 모듈
        - 기억장치 산업표준그룹인 JEDEC에 의해 정의됨
        - *4 혹은 *8 조직의 칩들을 여러 개 사용해 데이터 입출력 폭이 64비트가 되게 한다.
          - 예) *4 조직의 SDRAM 사용 : 16개 병렬접속
          - 예) *8 조직의 SDRAM 사용 : 8개 병렬접속
        - 기억장치 모듈은 주 기판의 기억장치 슬롯에 장착
          - 단면 모듈(single-side) : 기판의 한 면에만 칩들을 장착하며, 접속 핀들도 한 면에만 설치하거나 양면에 중복 설치 : SIMM이라고도 부름
          - 양면 모듈(double-side) : 기판의 양 면에 칩들을 장착하며, 접속 핀들도 양면에 설치해 많은 신호 입출력 가능 - DIMM 이라고도 부름
        - 단일 랭크 모듈
          - ![Alt text](/images/10-4.png)
        - 2중 랭크 모듈
          - ![Alt text](/images/10-5.png)
        - 4중 랭크 모듈도 있음
          - *16 조직의 SDRAM 칩 사용. 면당 두 랭크씩 구성. 용량은 위와 동일
        - 높은 신뢰도가 요구되는 서버 및 슈퍼컴퓨터의 경우
          - 데이터 8비트당 한 비트씩의 오류검출코드 추가
          - 각 랭크의 입출력 데이터 폭 : (64 + 8) = 72비트
          - 면당 9개의 칩 장착
    - PRAM
    - FRAM
    - MRAM
  - 차세대 비휘발성 기억장치
    - PRAM, FeRAM, MRAM
      - 비휘발성
      - 플래시 메모리에 비해 엑세스 속도가 1000배 높음
      - DRAM보다 느리지만, 집적도는 비슷하며, 전력 소모가 더 낮음
      - ![Alt text](/images/10-6.png)
    - ![Alt text](/images/10-7.png)
    - PRAM(Phase-change RAM)
      - 상태가 변하는 특수 물질을 이용해 제조한 RAM
      - 물질 : 게르마늄 안티몬 텔룰라이드(GST)
      - 인가되는 전류의 세기에 따라 내부 구조가 변하여 저항이 약한 고체 상태 혹은 저장이 낮은 액체 상태가 됨
        - 고체 : 결정 상태
        - 액체 : 비정질 상태
      - 기억 쉘(memory cell) : 두 개의 전극 사이에 그 물질 삽입
      - ![Alt text](/images/10-8.png)
      - 장점
        - 낮은 전압 범위에서 모든 전기적 동작 수행
        - 회로 간단
        - 전력 소모 적음
    - FeRAM(Ferroelectric RAM)
      - 강유전체의 특성 이용 반도체 기억장치
        - 강유전체 : 전기를 인가하지 않은 자연 상태에서도 전기적 극성을 띠는 물질
        - 플럼범 지르코늄 티타늄 산화물(PZT)를 이용해 제조
        - 양 전극 및 음 극에 전기 인가시 전극 위치 변화. 전기 공급 중단되어도 그대로 유지
      - 데이터 저장
        - 전기 인가하지 않음 : 원래 전극 유지 : '0'저장
        - 전기 인가 : 전극 위치 변경 : '1'저장
      - 데이터 읽기
        - 기억 셀에 전기장 인가
        - 감지되는 전하의 양에 따라 '0'과 '1'구분
        - 일긱 동작 후 쉘 내용이 파괴됨 - 복구 필요
    - MRAM(Magnetic RAM)
      - 자기장을 이용해 정보 저장하는 반도체 기억장치
        - 강자성체에 가해지는 자기장의 방향으로 자화,
        - 자기장 제거되어도 자성 유지
      - 기본 구조
        - 상부, 하부에 설치되는 두 개의 강자성체들 사이에 절연체 삽입
        - 하부 강자성체 : 고정층, 자화 방향이 고정
        - 절연체 : 터널링 자기저항 현상이 일어나도록 얇게 제조
        - 상부 강자성체 : 기록층, 2진 정보에 따라 자화 방향 결정
      - ![Alt text](/images/10-9.png)
      - ![Alt text](/images/10-10.png)
