# 这是本人在南开大学大三上学期体系结构的实验成果

## 学业不精，若有缺陷，请多帮衬

- 实验1：md5加密算法的硬件Verilog代码实现
  - 实验的chisel版本实现，由于本人实属弱鸡，没做过多尝试！
- 实验二：多周期CPU设计
  - 基于给定代码下，延长IF、MEM阶段over控制信号的改变时期（由于IP核所需的相关时钟周期导致
- 实验三：流水线CPU设计
  - 基于给定代码下，延长IF、MEM阶段over控制信号的改变时期，值得注意的是，这里的修改与多周期CPU存有不同之处
  - 设计流水线的旁路bypass机制
    - GitHub仓库中存有俩个版本的设计，二者的区别是在实验设计过程中解决由于将数据相关移置EXEX阶段判断，导致WB阶段的目的寄存器号改变过早导致的问题的俩种不同方式：
      - 1：直接延长WB阶段的时钟周期
      - 2：单纯的延长WB目的寄存器号的置零时期
      - 具体可见代码
  - 设计流水线的分支预测机制
    - 该部分主要借助于同学的帮助，具体可见https://github.com/XuyaoWang/pipeline/tree/predict