# 体系结构

## 内存相关

### RDMA

在DMA技术中，外部设备（PCIe设备）能够绕过CPU直接访问主机的系统主存；
RDMA（Remote Direct Memory Access）在概念上是相对于DMA而言的。指外部设备能够绕过CPU，不仅可以访问本地主机的主存，它还可以访问另一台远端主机上用户态的系统主存。RDMA仅仅使用操作系统建立一个通道，然后就可以再不需要操作系统干预的情况下，应用程序之间既要能进行直接的消息传递。

### NUMA

![img](D:\study\lbeco\lbeco.github.io\OS\体系结构.assets\v2-ee9a115806bae6341fc724707e4058cf_1440w.jpg)

一个物理cpu（一般包含多个逻辑cpu或者说多个核心）构成一个node，这个node不仅包括cpu，还包括一组内存插槽，也就是说一个物理cpu以及一块内存构成了一个node。每个cpu可以访问自己node下的内存，也可以访问其他node的内存，但是访问速度是不一样的，自己node下的更快。

### cache line

缓存中的调度单位

cache和内存的最小的传输单位是cache line，因为每个物理core有自己独享的L1、L2 cache

#### MESI

MESI协议是基于Invalidate的高速缓存一致性协议，并且是支持回写高速缓存的最常用协议之一。在MESI协议中，每个Cache line有4个状态，可用2个bit表示

| M Modified | E Exclusive | S Shared | I Invalid |
| ---------- | ----------- | -------- | --------- |
| 修改状态   | 独享状态    | 共享状态 | 无效状态  |

#### 伪共享

https://zhuanlan.zhihu.com/p/458926355

因为多个线程同时读写同一个 Cache Line 的不同变量时，而导致 CPU Cache 失效的现象称为伪共享（False Sharing）。我们应当避免热点数据存储在同一个CacheLine中

一般来说，L1 Cache 一次载入数据的大小是 64 字节（也根据cpu和内存不同而不同）

java例子 https://blog.csdn.net/z69183787/article/details/108678602

使用@*sun.misc.Contended*可以解决

