[출처](https://m.blog.naver.com/twonkang00/222550549515?recommendTrackingCode=2)

*웨이퍼 테스트 기준으로. Final Test랑은 다를 수 있다.*
*회사마다 용어가 다름. Wafer Test는 패키징 전에 하는 테스트인데 삼성, 하닉은 EDS Test로 많이 알려져있다. EDS Test = Wafer Test = Sort Test = Probe Test 모두 같은 말이다.*

크게 장비사쪽 TE거나 후공정 업체 or IDM 업체의 TE냐에 따라 필요 역량의 portion이 달라진다. 맡게 될 제품군이 메모리냐 비메모리냐에 따라서도 달라진다.

장비사는 Test Engineer 보다는 C언어를 잘 할 필요가 없다. 기본적으로 프로그램이 내장되어 있기 때문이다. 테스트 공정에서 TTR(Test Time Reduction)을 1순위 목표로 한다. 예를 들면 공정 엔지니어는 Defect이 발생하지 않도록 주의하며 수율을 높이는 것에 초점을 둔다. 그래야 투자 대비 수익을 최대한 올릴 수 있다. Test Engineer의 TTR이 [[수율]] 개선과 같은 맥락이다. 테스트를 하는데 들어가는 시간을 줄일 수록 시간 대비 더 많은 웨이퍼를 테스팅 할 수 있기 때문이다.

- SST(Smart Sample Test)
	수 많은 웨이퍼들 위에 생성된 칩들을 일일이 검사하는건 신뢰도를 높일 수 있지만 솔직히 오래걸린다. 그래서 MAP을 통해 불량이 발생한 칩이 있다면 그 주변만 선택 집중적으로 검사해서 넘기는 방법이다. 검사를 안한 칩 중에서 불량이 발생할 수 있지만 그 빈도보다 일일이 모든 칩을 검사하는데 걸리는 시간이 더 크다. 그래서 모든 조건을 고려했을 때 SST가 가장 실용적인지 지금까지도 쓰고 있다고 한다. 
	- MAP: 보통 테스트 공정은 테스터를 통해 양품/불량품을 판정했을 때 불량품임을 구별하 위해 Inking 처리를 한다. 근데 이 잉크에 대한 비용을 줄이기 위해 MAP이라는 소프트웨를 사용해 도트 형식으로 표현한다고 한다.
	![[Pasted image 20260127220037.png]]
	위 MAP에서 Good Die는 전부 초록색이다. 다른 색깔이 칠해진 것은 어떤 불량 이슈인지 색깔별로 분류해서 보여준다. 이슈는 다양하다. 전기적 특성 문제면 Bin 1 ~N번으로 분류되고 동작은 정상이나 외관에서 문제가 발생한거면 WDM으로 분류된다. 
	