## 引言
随着摩尔定律的放缓，将日益复杂的系统集成在单一芯片上的传统单片SoC设计方法正面临物理极限与经济成本的双重瓶颈。为了延续性能、功能与成本的综合发展，集成电路行业正经历一场深刻的范式转移——转向基于芯粒（Chiplet）的[异构集成](@entry_id:1126021)设计。这种“化整为零”再“聚零为整”的策略，通过将大型[系统分解](@entry_id:274870)为多个可独立制造和测试的较小裸片，并利用先进封装技术将它们重新集成为一个整体，为下一代[高性能计算](@entry_id:169980)、人工智能和数据中心系统开辟了新的道路。然而，这一变革也带来了全新的挑战，尤其是在如何实现裸片之间高效、可靠的互连，以及如何系统性地管理电、热、力等[多物理场](@entry_id:164478)效应方面，形成了亟待填补的知识鸿沟。

本文旨在全面剖析基于Chiplet的设计及其核心的裸片间互连技术。在第一章**“原理与机制”**中，我们将深入探讨Chiplet设计的根本动因，包括光刻尺寸限制和良率经济学，并详细解析实现高性能互连的关键技术，如物理层（PHY）设计、信号完整性、以及电-热协同设计考量。随后的第二章**“应用与跨学科连接”**将展示这些原理如何应用于系统级架构建模、[物理设计](@entry_id:1129644)、制造与测试、硬件安全等多个领域，揭示Chiplet技术与[计算机体系结构](@entry_id:747647)、[通信理论](@entry_id:272582)和工程经济学等学科的深刻联系。最后，在**“动手实践”**部分，读者将通过解决具体工程问题，将理论知识转化为实践能力。本文将带领读者从根本原理出发，逐步构建起对Chiplet系统设计的系统性理解，为应对未来芯片设计的复杂挑战奠定坚实基础。

## 原理与机制

本章将深入探讨芯粒（Chiplet）设计范式的核心科学原理与关键实现机制。我们将从支撑这一变革性技术的根本动因——即超越单片集成电路的物理与经济限制——入手，逐步剖析实现高性能芯粒系统的使能技术，包括高密度裸片间（Die-to-Die, D2D）互连的物理实现、[信号完整性](@entry_id:170139)、物理层（PHY）设计，以及[多物理场](@entry_id:164478)协同设计的关键考量。

### 芯粒设计的根本动因：突破单片集成的极限

随着半导体工艺节点的不断演进，将整个复杂系统集成在单一硅片上的单片系统级芯片（SoC）设计方法面临着两大基本挑战：物理制造的限制和经济成本的攀升。芯粒设计范式正是为应对这些挑战而生。

#### [光刻](@entry_id:158096)掩模尺寸限制

[半导体制造](@entry_id:187383)的核心环节是光刻，它通过将掩模（Reticle）上的电[路图](@entry_id:274599)形投射到晶圆上，来定义芯片的结构。光刻机（Scanner）的曝光[视场](@entry_id:175690)（Field）大小是有限的，这直接决定了单次曝光所能制造的最大芯片面积，即所谓的**掩模尺寸限制**（Reticle Limit）。对于追求极致性能的[高性能计算](@entry_id:169980)（HPC）或人工智能（AI）芯片，其逻辑功能、缓存以及I/O接口的规模日益庞大，导致其单片设计所需的硅片面积持续增长。

一个典型的场景是，先进工艺节点的掩模尺寸上限可能在 $A_{\mathrm{ret}} = 850\ \mathrm{mm}^2$ 左右。然而，一个前沿的计算系统单片实现可能需要高达 $A_{\mathrm{mono}} = 1100\ \mathrm{mm}^2$ 的面积 。由于 $A_{\mathrm{mono}} > A_{\mathrm{ret}}$，这个庞大的单片芯片无法通过标准的单次曝光工艺制造出来。尽[管存](@entry_id:1127299)在如掩模拼接（Reticle Stitching）等先进技术，但它们会显著增加工艺复杂度和制造成本。

最直接且主流的解决方案便是**功能分割**（Partitioning）。通过将庞大的单片设计分解为多个面积较小、可以独立制造的芯粒，每个芯粒的面积都远小于掩模尺寸限制，从而解决了根本的“可制造性”问题。这些芯粒随后通过先进封装技术重新集成为一个完整的系统。当然，这种分割也带来了新的挑战：原本在片内的通信现在必须跨越芯粒边界，这将引入额外的能量和延迟开销，我们将在后续章节详细讨论。

#### 良率与成本的经济学考量

除了物理制造的限制，经济效益是驱动芯粒发展的另一个核心因素。[半导体制造](@entry_id:187383)过程中，晶圆上会不可避免地随机分布着各种缺陷（如微粒污染、[晶格](@entry_id:148274)位错等）。这些缺陷可能导致芯片功能失效。一个普遍接受的良率模型是基于泊松分布的，它揭示了芯片面积与良率之间的指数关系。

假设缺陷在晶圆上是均匀随机分布的，其密度为 $D_0$（单位面积的缺陷数）。对于一个面积为 $A$ 的芯片，其包含的平均缺陷数为 $\lambda = A \cdot D_0$。芯片能够正常工作（即良品）的条件是其内部不包含任何关键缺陷。根据泊松分布，包含零个缺陷的概率，也就是**芯片良率**（Yield, $Y$），可以表示为：

$$Y = \exp(-A \cdot D_0)$$

这个简单的公式揭示了一个残酷的现实：芯片良率随着面积 $A$ 的增大呈指数级下降。对于一个非常大的单片SoC，即使[缺陷密度](@entry_id:1123482) $D_0$ 控制得很好，其良率也可能低至无法接受的程度，导致每个良品的成本急剧攀升。

芯粒设计通过将一个大面积为 $A$ 的单片芯片分解为 $N$ 个面积为 $A/N$ 的小芯粒，从根本上改变了良率的计算方式 。单个小芯粒的良率 $Y_{\mathrm{chiplet}}$ 变为：

$$Y_{\mathrm{chiplet}} = \exp\left(-\frac{A}{N} \cdot D_0\right)$$

显然，$Y_{\mathrm{chiplet}}$ 远高于原始大芯片的良率 $Y_{\mathrm{mono}} = \exp(-A \cdot D_0)$。然而，一个常见的误解是，由芯粒组成的系统良率会自然更高。如果我们不经测试就将 $N$ 个芯粒组装在一起，那么整个系统功能完好的概率是所有芯粒都完好的概率的乘积，即 $$ (Y_{\mathrm{chiplet}})^N = \left(\exp\left(-\frac{DA}{N}\right)\right)^N = \exp(-DA) = Y_{\mathrm{mono}} $$ 。在不考虑封装良率的情况下，系统良率与单片方案并无差异。

芯粒设计的真正经济优势在于**已知良好裸片（Known-Good-Die, KGD）** 的筛选策略。由于芯粒尺寸小、良率高，我们可以在封装前对晶圆上的所有芯粒进行独立测试。这意味着，即使某些晶圆的整体良率不高，我们依然可以从中挑选出所有功能完好的芯粒，并将它们用于后续的昂贵封装环节。这种“化零为整”的模式极大地减少了因封装有缺陷的裸片而造成的成本浪费。许多部分完好的晶圆（Partial-good Wafers）都可以为最终的封装产品贡献良品芯粒，从而显著降低了单个功能系统的总成本。

综合考虑缺陷良率和封装可靠性，我们可以推导出芯粒方案相对于单片方案的**良率提升因子**（Improvement Factor）。假设封装过程引入了 $L$ 个独立的D2D互连，每个互连的成功概率为 $y$，那么封装良率为 $Y_{\mathrm{assembly}} = y^L$。芯粒方案相对于单片方案在单位晶圆上能够产出的功能系统数量的[期望值](@entry_id:150961)之比为 ：

$$I = y^L \exp\left(DA\left(1 - \frac{1}{N}\right)\right)$$

这个因子清晰地量化了芯粒方法在良率上的巨大优势，尤其是在大芯片面积 $A$ 和高[缺陷密度](@entry_id:1123482) $D$ 的情况下。当然，引入KGD策略后，良率的瓶颈就从芯片制造本身转移到了封装和组装过程，包括中介层（Interposer）的完好性和组装精度等。

### 裸片间互连：使能芯粒系统的核心技术

将不同功能的芯粒集成为一个高性能系统的关键，在于连接它们的裸片间（D2D）互连技术。D2D互连的设计和性能直接决定了整个芯粒系统的成败。

#### D2D互连的性能度量指标

为了系统地评估和比较不同的D2D互连架构，业界建立了一套关键的性能度量指标（Figures of Merit, FoM）。这些指标为接口选择和焊盘环（Pad-ring）规划提供了量化依据 。

- **单位比特能耗 (Energy per Bit)**: 这是衡量互连功耗效率的核心指标，单位为皮焦耳/比特（$\mathrm{pJ/bit}$）。它定义为接口在满负荷工作时的总功耗 $P$ 与其总带宽 $B$ 的比值：$E_b = P/B$。对于功耗预算严格的系统，选择低 $E_b$ 的接口至关重要。

- **带宽密度 (Bandwidth Density)**: 该指标衡量在有限的芯片边缘空间内实现数据传输的能力，单位为吉比特/秒/毫米（$\mathrm{Gb/s/mm}$）。它定义为总带宽 $B$ 与接口所占用的芯片边缘长度 $L$ 的比值：$B/L$。在[芯片布局](@entry_id:1122382)紧凑、边缘资源宝贵的情况下，高带宽密度是首选。芯片边缘长度 $L$ 通常由总焊盘（或凸点）数量 $M$ 和节距 $p$ 决定，即 $L = M \times p$。

- **面积效率 (Area Efficiency)**: 该指标衡量实现单位带宽所需的芯片面积，单位为平方毫米/吉比特/秒（$\mathrm{mm^2/Gb/s}$）。它定义为物理层电路所占用的面积 $A$ 与总带宽 $B$ 的比值：$A/B$。面积效率对于控制芯片成本和尺寸至关重要。

让我们通过一个实例来理解这些指标如何指导设计决策 。假设我们需要实现 $256\ \mathrm{Gb/s}$ 的总带宽，并面临 $3.0\ \mathrm{mm}$ 的边缘长度限制和 $200\ \mathrm{mW}$ 的功耗预算。

- **方案A（宽并行接口）**: 采用64条单端通道，每条速率为 $4\ \mathrm{Gb/s}$。其带宽密度较低，可能需要 $3.84\ \mathrm{mm}$ 的边缘长度，并且功耗可能达到 $220\ \mathrm{mW}$。尽管其面积效率可能较高，但它同时违反了边缘长度和功耗预算，因此是不可行的。

- **方案B（高速串行接口）**: 采用16对差分通道，每条速率为 $16\ \mathrm{Gb/s}$。尽管其物理层电路可能更复杂，面积效率较低，但它凭借更高的带宽密度（例如，仅需 $2.40\ \mathrm{mm}$ 的边缘长度）和更优的单位比特能耗（例如，功耗为 $180\ \mathrm{mW}$），完全满足所有设计预算。

这个例子清晰地表明，在现代芯粒设计中，带宽密度和能耗效率通常是比面积效率更为关键的约束条件。高带宽密度允许在更小的空间内容纳更多的I/O，而低能耗则直接关系到系统的散热和总体性能。

#### 物理实现：从微凸点到混合键合

D2D互连的物理基础是连接两个裸片的微观结构。传统技术和新兴技术在性能和密度上存在巨大差异。

- **微凸点 (Microbumps)**: 这是一种成熟的倒装焊（Flip-chip）技术，通过在芯片上制作微小的焊料凸点，然后将其与中介层或另一芯片上的对应焊盘对准、回流焊接，形成电学和机械连接。微凸点的节距（Pitch）受限于焊料的润湿、熔融行为以及组装精度，通常在 $40-50\ \mu\mathrm{m}$ 的量级。

- **混合键合 (Hybrid Bonding)**: 这是一项革命性的无焊料连接技术。它首先将两个芯片的介电质（如二氧化硅）表面进行原子级别的键合，形成一个牢固的、无缝的介电质-介电质界面。随后，通过热退火工艺，预埋在介电质中的金属（通常是铜）焊盘会发生扩散和晶粒再生长，形成直接的、冶金级的铜-铜连接。

混合键合相对于微凸点，在多个关键维度上实现了数量级的提升 。

1.  **连接密度**: 由于无需焊料，混合键合的节距可以缩小到 $5\ \mu\mathrm{m}$ 以下，甚至达到 $1\ \mu\mathrm{m}$ 的量级。根据连接密度与节距平方成反比的关系（$N \propto 1/P^2$），节距从 $50\ \mu\mathrm{m}$ 缩小到 $5\ \mu\mathrm{m}$，可以带来高达 **100倍** 的连接密度提升。这使得大规模并行、超宽总线接口的设计成为可能。

2.  **电气性能**: 混合键合形成的铜-铜直连，其[接触电阻](@entry_id:142898) $R_c$ 和[寄生电容](@entry_id:270891) $C_p$ 远低于基于焊料的微凸点。例如，一个混合键合连接的 $R_c$ 可能仅为 $2\ \mathrm{m}\Omega$，$C_p$ 为 $10\ \mathrm{fF}$；而一个微凸点连接的 $R_c$ 可能为 $20\ \mathrm{m}\Omega$，$C_p$ 为 $100\ \mathrm{fF}$。根据一阶RC网络模型的近似，链路的-3dB带宽 $f_{-3\mathrm{dB}} \approx 1/(2\pi RC)$。更低的电容和电阻意味着更小的时间常数 $\tau=RC$，从而获得**更高**的信号带宽。这使得混合键合不仅能支持极高的连接密度，还能支持更高的单通道数据速率。

### [信号完整性](@entry_id:170139)与信道表征

D2D互连本质上是高速[传输线](@entry_id:268055)，其[信号完整性](@entry_id:170139)（Signal Integrity, SI）是确保数据可靠传输的基石。精确地建模和表征D2D信道是PHY设计的先决条件。

#### 中介层信道建模

一个典型的中介层互连信道（如硅中介层上的铜走线）可以被建模为一个分布式的RLGC电路，其单位长度的电阻 $R$、电感 $L$、电导 $G$ 和电容 $C$ 决定了信号的传播特性。在高频下，信号的衰减主要来源于导体损耗和介电质损耗，并且这些损耗都与频率相关 。

信道的总衰减常数 $\alpha(\omega)$ 可以近似表示为导体损耗 $\alpha_c(\omega)$ 和介电质损耗 $\alpha_d(\omega)$ 之和：

$$\alpha(\omega) \approx \frac{R(\omega)}{2Z_0} + \frac{G(\omega)Z_0}{2}$$

其中 $Z_0$ 是[传输线](@entry_id:268055)的特征阻抗。

- **导体损耗**: 主要源于**趋肤效应（Skin Effect）**，即高频电流倾向于集中在导体表面流动，导致有效导电[截面](@entry_id:154995)积减小，电阻随频率的平方根增加（$R_{\mathrm{smooth}}(\omega) \propto \sqrt{\omega}$）。此外，导体表面的**微观粗糙度（Surface Roughness）**会增加电流流经的有效路径长度，进一步增大了高频电阻。这种效应通常通过一个与频率相关的修正因子 $K_r(\omega)$ 来建模，它乘在[趋肤效应](@entry_id:181505)电阻项上。

- **介电质损耗**: 源于[电介质](@entry_id:266470)材料在交变电场下的极化滞后，导致能量耗散。它通过[电介质](@entry_id:266470)的**[损耗角正切](@entry_id:158796)（Loss Tangent, $\tan\delta$）**来量化。单位长度电导 $G(\omega) = \omega C \tan\delta$，因此介电质损耗与频率成线性关系（$\alpha_d(\omega) \propto \omega$）。

综合以上因素，一个D2D信道的总衰减常数可以表达为：

$$\alpha(\omega) = \frac{R_0 K_r(\omega)}{2 Z_0}\sqrt{\frac{\omega}{\omega_0}} + \frac{\omega \tan\delta}{2 v_p}$$

其中 $R_0$ 是参考频率 $\omega_0$ 下的平滑导体电阻， $v_p$ 是信号传播速度。理解这些损耗机制的频率依赖性，对于设计能够补偿信道衰减的均衡器至关重要。

#### 信道表征：[S参数](@entry_id:754557)

在工程实践中，我们通常使用**[散射参数](@entry_id:754557)（Scattering Parameters, S-parameters）** 来表征高速信道的电气特性。[S参数](@entry_id:754557)描述了一个线性网络在不同端口上对入射和反射功率波的响应，是高速链路设计和分析的通用语言 。

对于一个双端口网络（如一个D2D信道），我们最关心的是 $S_{11}$ 和 $S_{21}$：

- **$S_{11}$（输入反射系数）**: 定义为在端口2端接匹配负载（即 $Z_L = Z_0$，无反射波，记为 $a_2=0$）的条件下，端口1的反射波 $b_1$ 与入射波 $a_1$ 的比值，$S_{11} = b_1/a_1$。它量化了由于阻抗失配导致的[信号反射](@entry_id:266301)程度。$|S_{11}|$ 越小，说明阻抗匹配越好。由 $S_{11}$ 可以定义**回波损耗（Return Loss, RL）**：$\mathrm{RL} = -20 \log_{10}|S_{11}|$。RL值越大，表示匹配越好。

- **$S_{21}$（正向[传输系数](@entry_id:756126)）**: 定义为在端口2端接匹配负载（$a_2=0$）的条件下，端口2的输出波 $b_2$ 与端口1的入射波 $a_1$ 的比值，$S_{21} = b_2/a_1$。它量化了信号通过信道后的衰减和相移。$|S_{21}|$ 越接近1（或0 dB），说明信号衰减越小。由 $S_{21}$ 可以定义**插入损耗（Insertion Loss, IL）**：$\mathrm{IL} = -20 \log_{10}|S_{21}|$。IL值越小，表示传输性能越好。

信道中的物理缺陷会直接反映在[S参数](@entry_id:754557)上。例如，焊盘和过孔等结构引入的[寄生电容](@entry_id:270891)和电感会导致阻抗不连续，从而增大 $|S_{11}|$（恶化回波损耗）。而信道中的导体和介电质损耗则会消耗[信号能量](@entry_id:264743)，导致 $|S_{21}|$ 减小（增大插入损耗）。根据能量守恒定律，对于一个有损耗的信道，入射功率等于反射功率、传输功率和[耗散功率](@entry_id:177328)之和，因此必然有 $|S_{11}|^2 + |S_{21}|^2  1$。

### D2D物理层（PHY）：可靠通信的系统保障

为了在有损耗、有噪声的D2D信道上实现可靠的高速数据传输，需要一个复杂的收发器电路系统，即物理层（PHY）。D2D PHY通过一系列精心设计的电路模块，共同克服信道损伤，恢复出原始数据。

#### PHY的架构与关键模块

一个典型的D2D PHY包含以下核心组件，它们协同工作以满足严苛的[误码率](@entry_id:267618)（BER）和延迟目标 ：

- **驱动器（Driver）**: 位于发送端（TX），负责将[数字逻辑](@entry_id:178743)信号转换为适合在[传输线](@entry_id:268055)上传播的模拟波形。
- **端接网络（Termination）**: 位于接收端（RX），其阻抗 $Z_L$ 需要与传输线[特征阻抗](@entry_id:182353) $Z_0$ 精确匹配（$Z_L = Z_0$）。良好的端接可以吸收到达接收端的[信号能量](@entry_id:264743)，最大限度地减少[信号反射](@entry_id:266301)（即[反射系数](@entry_id:194350) $\Gamma = (Z_L - Z_0)/(Z_L + Z_0) \approx 0$），从而抑制由反射引起的[码间干扰](@entry_id:271021)（Inter-Symbol Interference, ISI）。
- **均衡器（Equalizer）**: 均衡是[高速串行链路](@entry_id:1126098)的核心。由于信道损耗随频率增加而变大（如前述的-12 dB @ 8 GHz损耗），信号中的高频分量被严重削弱，导致波形失真和严重的ISI。均衡器的作用是补偿这种频率相关的衰减，展平整个“驱动器-信道-接收器”系统的有效频率响应，重新“打开”在接收端已经闭合的数据眼图。
    - **发送端前馈均衡（TX FFE）**: 在信号发送前进行预加重，增强信号的高频分量。
    - **接收端连续时间[线性均衡](@entry_id:268305)（RX CTLE）**: 一个模拟[高通滤波器](@entry_id:274953)，放大接收信号的高频部分。
    - **接收端判决反馈均衡（RX DFE）**: 一种非[线性均衡](@entry_id:268305)器，利用先前已判决的比特来消除其对当前比特造成的拖尾ISI。DFE的优点是不放大噪声，但其反馈环路会引入延迟。
    - 一个优秀的均衡策略通常是**组合使用**这些技术。例如，对于一个-12 dB损耗的信道，可以采用TX FFE提供+6 dB增益，RX CTLE提供另外+6 dB增益。这种分布式均衡策略可以平衡功耗、噪声放大和性能。
- **时钟与数据恢复（CDR）**: 接收器需要一个精确的采样时钟来在数据眼[图的中心](@entry_id:266951)位置对信号进行判决。
    - **延迟锁定环（DLL）**: 在源同步（Source-synchronous）系统中，一个参考时钟与数据一同被发送。DLL在接收端锁定这个参考时钟，并精确调整其相位，以产生对准数据眼图中心的采样时钟。这对于补偿由工艺、电压、温度（PVT）变化引起的静态和动态时钟-数据偏移至关重要。

#### D2D互连标准概览

为了促进不同供应商的芯粒能够互操作，形成一个开放的生态系统，D2D互连的标准化至关重要。目前业界主要有几个主流的开放标准 ：

| 标准 | 信号传输方式 | 单通道速率 | 链路层特性 | 生态系统 |
| :--- | :--- | :--- | :--- | :--- |
| **UCIe** | 高速串行[SerDes](@entry_id:1131508)（标准封装）/ 源同步并行（先进封装） | 数十 Gb/s (如 16, 32 Gb/s) | 功能丰富：带CRC和重传机制，提供可靠传输；原生支持PCIe/CXL协议流，以及原始流模式 | 开放，由业界巨头（Intel, AMD, NVIDIA, Arm, TSMC等）组成的广泛联盟推动，旨在成为通用标准 |
| **BoW** | 源同步并行（"一束线"） | 低个位数到十位数 Gb/s | 极简：主要为PHY层规范，提供链路初始化和训练，但无内置可靠性机制，依赖[上层](@entry_id:198114)协议 | 开放，由开放计算项目（OCP）下的开放领域专用架构（ODSA）工作组推动 |
| **AIB** | 源同步并行，双倍数据速率（DDR） | 1-4 Gb/s | 极简：PHY层规范，提供原始并行总线，无内置可靠性机制 | 最初为Intel专有，后开放给CHIPS Alliance。生态系统相对UCIe较局限 |

**通用芯粒互连快车（Universal Chiplet Interconnect Express, UCIe）** 因其全面的协议栈、强大的生态系统支持以及对主流系统总线（PCIe, CXL）的原生支持，正迅速成为行业主导标准。它不仅定义了物理层，还定义了具有错误校验和重传机制的可靠链路层，确保了数据传输的完整性。**Bunch of Wires (BoW)** 和 **Advanced Interface Bus (AIB)** 则是更轻量级的PHY层标准，它们提供了基本的并行数据传输能力，但将可靠性和协议封装等复杂功能留给了系统集成者去实现。

### 多物理场协同设计考量

一个成功的芯粒[系统设计](@entry_id:755777)，不仅仅是处理好信号传输问题，还必须应对功率输送和热量管理这两个同样严峻的挑战。

#### 供电网络（PDN）完整性

为芯粒上的数亿个晶体管提供稳定、洁净的电源是系统正常工作的前提。连接封装与芯粒的[供电网络](@entry_id:1130016)（PDN）自身存在寄生参数，会对电源质量产生显著影响。

- **PDN阻抗与[同步开关噪声](@entry_id:1131687)（SSN）**: PDN在芯片的电源和地引脚之间呈现出一个复杂的、频率相关的**PDN阻抗**（$Z_{\mathrm{PDN}}(\omega)$）。当芯片内部大量[逻辑门](@entry_id:178011)同时翻转时，会瞬间从PDN抽取一个巨大的电流脉冲，产生极大的电流变化率 $di/dt$。这个快速变化的电流流过PDN的寄生**环路电感**（$L_{\mathrm{loop}}$），会根据法拉第电磁感应定律产生一个[电压降](@entry_id:263648) $V_{\mathrm{droop}} = L_{\mathrm{loop}} \cdot di/dt$。这个[电压降](@entry_id:263648)被称为**[同步开关噪声](@entry_id:1131687)（SSN）**或**电源塌陷**，它会暂时降低芯片上的供电电压，可能导致[逻辑错误](@entry_id:140967)或[时序违规](@entry_id:177649) 。

- **PDN建模与分析**: 我们可以将局部的PDN建模为一个集总[RLC电路](@entry_id:171534)。环路电感 $L_{\mathrm{loop}}$ 包括了电源/地微凸点阵列的有效电感（多个电感并联，有效电感减小）、中介层电源/地平面的电感等。封装上的[去耦电容](@entry_id:1123466)则提供高频电流，其自身也带有[寄生电阻](@entry_id:1129348)（ESR）和[寄生电感](@entry_id:268392)（ESL）。整个PDN系统会存在一个[串联谐振](@entry_id:268839)点 $f_{\mathrm{res}} = 1/(2\pi\sqrt{(L_{\mathrm{loop}}+L_{\mathrm{ESL}})C})$，在此频率下PDN阻抗达到最小值（接近ESR），去耦效果最好 。设计PDN的目标就是在芯片主要的工作频率范围内，将PDN[阻抗控制](@entry_id:1126405)在目标值以下，以抑制SSN。例如，对于一个 $8\ \mathrm{A}$、上升时间 $0.8\ \mathrm{ns}$ 的电流阶跃（$di/dt = 10\ \mathrm{GA/s}$），如果总环路电感为 $9.875\ \mathrm{pH}$，将产生约 $98.75\ \mathrm{mV}$ 的[电压降](@entry_id:263648)。这要求设计者通过增加电源/地凸点数量、优化布局、使用高质量[去耦电容](@entry_id:1123466)等手段，来尽可能降低环路电感。

#### 热管理与[热耦合](@entry_id:1132992)

芯粒在工作时会产生大量热量，而温度是影响半导体器件性能和可靠性的关键因素。在多芯粒系统中，热管理变得更加复杂，因为一个芯粒产生的热量会“[串扰](@entry_id:136295)”到相邻的芯粒。

- **[热阻网络](@entry_id:152479)与[热耦合](@entry_id:1132992)**: 我们可以使用一个紧凑的**[热阻网络](@entry_id:152479)模型**来分析多芯粒系统的[稳态温度分布](@entry_id:176266)。每个芯粒到环境（如散热器）都存在一个**自热阻**（$R_A, R_B$），代表了热量从该芯粒垂直散发出去的阻碍。同时，由于芯粒共享一个公共的中介层和封装基板，热量也可以横向传导。这种芯粒间的热传递可以用一个**互热阻**（$R_{AB}$）来描述 。

- **温度叠加效应**: 在线性[热阻网络](@entry_id:152479)中，可以应用叠加原理。一个芯粒的最终温升，是其自身功耗引起的温升，叠加上所有其他芯粒功耗通过互热阻传递过来的温升。例如，对于一个双芯粒系统，芯粒B的温升 $\Delta T_B$ 为：

$$\Delta T_B = R_B P_B + R_{AB} P_A$$

这里的 $P_A$ 和 $P_B$ 分别是两个芯粒的功耗。这个公式清晰地表明，即使芯粒B自身功耗 $P_B$ 不高，一个高功耗的邻居（大 $P_A$）也可能通过[热耦合](@entry_id:1132992)显著提升其工作温度。

- **温度对性能与可靠性的影响**: 温度升高会对D2D链路产生直接的负面影响 。
    - **性能**: 半导体器件的开关速度会随温度升高而变慢，导致链路的**时序裕量（Timing Margin）** 下降。例如，温度每升高1K，裕量可能减少 $0.40\ \mathrm{ps}$。
    - **可靠性**: 许多[半导体失效](@entry_id:1131446)机制（如电迁移、热载流子注入）都遵循**[阿伦尼乌斯方程](@entry_id:136813)**，其寿命（如平均无故障时间, MTTF）与温度的倒数呈指数关系：$$\mathrm{MTTF}(T) \propto \exp(E_a / (k_B T))$$，其中 $E_a$ 是激活能，$k_B$ 是[玻尔兹曼常数](@entry_id:142384)，$T$ 是绝对温度。这意味着温度的微小升高，都可能导致[芯片可靠性](@entry_id:1122383)的急剧下降。例如，从 $60\ ^{\circ}\mathrm{C}$ 升高到 $64.2\ ^{\circ}\mathrm{C}$，就可能使链路的MTTF降低约32%。

因此，芯粒系统的设计必须进行电-热协同仿真与设计，通过优化芯粒布局（将高功耗芯粒彼此分开）、改进散热方案等手段，来管理每个芯粒的温度以及它们之间的热耦合，确保整个系统在满足性能要求的同时，也具备足够的长期可靠性。