

================================================================
== Vitis HLS Report for 'exp_generic_double_s'
================================================================
* Date:           Sat Sep  2 22:24:43 2023

* Version:        2022.1.2 (Build 3605665 on Fri Aug  5 22:52:02 MDT 2022)
* Project:        out.prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.080 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       28|       28|  0.280 us|  0.280 us|    1|    1|      yes|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    1|       -|      -|    -|
|Expression       |        -|    -|       0|   2453|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|   15|    1345|    573|    -|
|Memory           |        5|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|      -|    -|
|Register         |        -|    -|    2323|    480|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        5|   16|    3668|   3506|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        1|    7|       3|      6|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------------+-----------------------+---------+----+-----+-----+-----+
    |          Instance          |         Module        | BRAM_18K| DSP|  FF | LUT | URAM|
    +----------------------------+-----------------------+---------+----+-----+-----+-----+
    |mul_13s_71s_71_5_1_U202     |mul_13s_71s_71_5_1     |        0|   3|  441|  256|    0|
    |mul_43ns_36ns_79_3_1_U203   |mul_43ns_36ns_79_3_1   |        0|   4|  230|  147|    0|
    |mul_49ns_44ns_93_5_1_U204   |mul_49ns_44ns_93_5_1   |        0|   4|  334|   84|    0|
    |mul_50ns_50ns_100_5_1_U205  |mul_50ns_50ns_100_5_1  |        0|   4|  340|   86|    0|
    +----------------------------+-----------------------+---------+----+-----+-----+-----+
    |Total                       |                       |        0|  15| 1345|  573|    0|
    +----------------------------+-----------------------+---------+----+-----+-----+-----+

    * DSP: 
    +-------------------------------------+--------------------------------+--------------+
    |               Instance              |             Module             |  Expression  |
    +-------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_15ns_19s_31_4_1_U206  |mac_muladd_16s_15ns_19s_31_4_1  |  i0 + i1 * i2|
    +-------------------------------------+--------------------------------+--------------+

    * Memory: 
    +-----------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |                              Memory                             |                                      Module                                      | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V_U  |pow_generic_double_s_pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_arkbM  |        2|  0|   0|    0|   256|   58|     1|        14848|
    |table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V_U    |pow_generic_double_s_pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_arramb6  |        2|  0|   0|    0|   256|   42|     1|        10752|
    |table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V_U    |pow_generic_double_s_pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_arralbW  |        1|  0|   0|    0|   256|   26|     1|         6656|
    +-----------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                                                            |                                                                                  |        5|  0|   0|    0|   768|  126|     3|        32256|
    +-----------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+-----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+-----+------------+------------+
    |add_ln1347_3_fu_855_p2     |         +|   0|  0|  112|         105|         105|
    |add_ln1347_4_fu_861_p2     |         +|   0|  0|  113|         106|         106|
    |add_ln813_12_fu_759_p2     |         +|   0|  0|   51|          44|          44|
    |add_ln813_fu_682_p2        |         +|   0|  0|   43|          36|          36|
    |exp_Z1P_m_1_l_V_fu_768_p2  |         +|   0|  0|   59|          52|          52|
    |exp_Z2P_m_1_V_fu_691_p2    |         +|   0|  0|   51|          44|          44|
    |m_exp_fu_301_p2            |         +|   0|  0|   12|          12|          11|
    |out_exp_V_fu_978_p2        |         +|   0|  0|   12|          11|          10|
    |r_exp_V_fu_875_p2          |         +|   0|  0|   14|          13|           2|
    |ret_V_41_fu_849_p2         |         +|   0|  0|  114|         107|         107|
    |ret_V_44_fu_635_p2         |         +|   0|  0|   43|          36|          36|
    |ret_V_46_fu_806_p2         |         +|   0|  0|   65|          58|           5|
    |ret_V_fu_511_p2            |         +|   0|  0|   14|          13|           1|
    |e_frac_V_1_fu_323_p2       |         -|   0|  0|   61|           1|          54|
    |m_diff_V_fu_559_p2         |         -|   0|  0|   66|          59|          59|
    |sub_ln1512_fu_345_p2       |         -|   0|  0|   12|          10|          11|
    |and_ln1035_1_fu_1048_p2    |       and|   0|  0|    2|           1|           1|
    |and_ln1035_2_fu_1096_p2    |       and|   0|  0|    2|           1|           1|
    |and_ln1035_3_fu_1102_p2    |       and|   0|  0|    2|           1|           1|
    |and_ln1035_fu_1032_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln211_fu_922_p2        |       and|   0|  0|    2|           1|           1|
    |and_ln338_1_fu_1075_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln338_fu_1022_p2       |       and|   0|  0|    2|           1|           1|
    |x_is_NaN_fu_912_p2         |       and|   0|  0|    2|           1|           1|
    |x_is_pinf_fu_927_p2        |       and|   0|  0|    2|           1|           1|
    |r_V_38_fu_450_p2           |      ashr|   0|  0|  182|          64|          64|
    |r_V_fu_387_p2              |      ashr|   0|  0|  210|          71|          71|
    |icmp_ln1003_fu_505_p2      |      icmp|   0|  0|   13|          18|           1|
    |icmp_ln1019_6_fu_291_p2    |      icmp|   0|  0|   24|          52|           1|
    |icmp_ln1019_fu_285_p2      |      icmp|   0|  0|   11|          11|           2|
    |icmp_ln1035_fu_897_p2      |      icmp|   0|  0|    8|           3|           1|
    |icmp_ln1039_fu_973_p2      |      icmp|   0|  0|   12|          13|          11|
    |icmp_ln1654_fu_470_p2      |      icmp|   0|  0|   31|          71|          71|
    |icmp_ln338_fu_363_p2       |      icmp|   0|  0|   12|          12|           1|
    |or_ln1035_1_fu_1080_p2     |        or|   0|  0|    2|           1|           1|
    |or_ln1035_2_fu_1090_p2     |        or|   0|  0|    2|           1|           1|
    |or_ln1035_fu_1037_p2       |        or|   0|  0|    2|           1|           1|
    |or_ln214_fu_932_p2         |        or|   0|  0|    2|           1|           1|
    |or_ln338_fu_954_p2         |        or|   0|  0|    2|           1|           1|
    |ap_return                  |    select|   0|  0|   64|           1|           1|
    |p_Result_31_fu_1001_p3     |    select|   0|  0|   52|           1|          52|
    |r_V_47_fu_399_p3           |    select|   0|  0|   71|           1|          71|
    |r_exp_V_4_fu_880_p3        |    select|   0|  0|   13|           1|          13|
    |ret_V_43_fu_525_p3         |    select|   0|  0|   13|           1|          13|
    |select_ln1002_fu_517_p3    |    select|   0|  0|   13|           1|          13|
    |select_ln1019_fu_1062_p3   |    select|   0|  0|   64|           1|          64|
    |select_ln1035_fu_1054_p3   |    select|   0|  0|   64|           1|          64|
    |select_ln1523_fu_455_p3    |    select|   0|  0|   64|           1|          64|
    |select_ln214_1_fu_946_p3   |    select|   0|  0|   64|           1|          64|
    |select_ln214_fu_938_p3     |    select|   0|  0|   63|           1|          63|
    |select_ln253_fu_329_p3     |    select|   0|  0|   54|           1|          54|
    |select_ln339_fu_965_p3     |    select|   0|  0|   63|           1|           1|
    |ush_fu_355_p3              |    select|   0|  0|   12|           1|          12|
    |r_V_35_fu_393_p2           |       shl|   0|  0|  210|          71|          71|
    |r_V_37_fu_445_p2           |       shl|   0|  0|  182|          64|          64|
    |ap_enable_pp0              |       xor|   0|  0|    2|           1|           2|
    |xor_ln1019_fu_1043_p2      |       xor|   0|  0|    2|           1|           2|
    |xor_ln1023_fu_907_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln1035_fu_1084_p2      |       xor|   0|  0|    2|           1|           2|
    |xor_ln338_1_fu_1069_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln338_fu_1027_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln970_fu_917_p2        |       xor|   0|  0|    2|           1|           2|
    +---------------------------+----------+----+---+-----+------------+------------+
    |Total                      |          |   0|  0| 2453|        1192|        1618|
    +---------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    N/A

    * Register: 
    +------------------------------------+-----+----+-----+-----------+
    |                Name                |  FF | LUT| Bits| Const Bits|
    +------------------------------------+-----+----+-----+-----------+
    |Z2_V_reg_1234                       |    8|   0|    8|          0|
    |Z3_V_reg_1241                       |    8|   0|    8|          0|
    |Z3_V_reg_1241_pp0_iter11_reg        |    8|   0|    8|          0|
    |Z4_reg_1246                         |   35|   0|   35|          0|
    |add_ln1347_3_reg_1376               |  105|   0|  105|          0|
    |add_ln1347_4_reg_1381               |  106|   0|  106|          0|
    |ap_CS_fsm                           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9             |    1|   0|    1|          0|
    |exp_Z1P_m_1_V_reg_1334              |   50|   0|   50|          0|
    |exp_Z1_V_reg_1329                   |   58|   0|   58|          0|
    |exp_Z1_hi_V_reg_1339                |   50|   0|   50|          0|
    |exp_Z2P_m_1_V_reg_1297              |   44|   0|   44|          0|
    |f_Z3_reg_1267                       |   26|   0|   26|          0|
    |icmp_ln1019_6_reg_1140              |    1|   0|    1|          0|
    |icmp_ln1019_reg_1132                |    1|   0|    1|          0|
    |icmp_ln1035_reg_1396                |    1|   0|    1|          0|
    |icmp_ln1654_reg_1202                |    1|   0|    1|          0|
    |icmp_ln338_reg_1163                 |    1|   0|    1|          0|
    |isNeg_reg_1152                      |    1|   0|    1|          0|
    |isNeg_reg_1152_pp0_iter1_reg        |    1|   0|    1|          0|
    |m_diff_hi_V_reg_1229                |    8|   0|    8|          0|
    |m_fix_l_reg_1181                    |   64|   0|   64|          0|
    |p_Result_27_reg_1127                |    1|   0|    1|          0|
    |p_Result_30_reg_1187                |    1|   0|    1|          0|
    |p_Result_30_reg_1187_pp0_iter2_reg  |    1|   0|    1|          0|
    |r_V_49_reg_1359                     |  100|   0|  100|          0|
    |r_exp_V_4_reg_1391                  |   13|   0|   13|          0|
    |ret_V_43_reg_1212                   |   13|   0|   13|          0|
    |ret_V_44_reg_1261                   |   36|   0|   36|          0|
    |ret_V_45_reg_1272                   |   34|   0|   43|          9|
    |ret_V_46_reg_1354                   |   58|   0|   58|          0|
    |select_ln253_reg_1146               |   54|   0|   54|          0|
    |sext_ln1488_reg_1176                |   32|   0|   32|          0|
    |sext_ln256_reg_1171                 |   64|   0|   71|          7|
    |tmp_18_reg_1303                     |   40|   0|   40|          0|
    |tmp_reg_1386                        |    1|   0|    1|          0|
    |tmp_s_reg_1224                      |   58|   0|   58|          0|
    |trunc_ln1347_3_reg_1371             |   56|   0|   56|          0|
    |trunc_ln1347_reg_1366               |   57|   0|   57|          0|
    |trunc_ln186_reg_1403                |   11|   0|   11|          0|
    |trunc_ln813_2_reg_1324              |   36|   0|   36|          0|
    |trunc_ln813_reg_1197                |   59|   0|   59|          0|
    |trunc_ln813_s_reg_1287              |   20|   0|   20|          0|
    |ush_reg_1158                        |   12|   0|   12|          0|
    |Z2_V_reg_1234                       |   64|  32|    8|          0|
    |exp_Z1_V_reg_1329                   |   64|  32|   58|          0|
    |exp_Z2P_m_1_V_reg_1297              |   64|  32|   44|          0|
    |icmp_ln1019_6_reg_1140              |   64|  32|    1|          0|
    |icmp_ln1019_reg_1132                |   64|  32|    1|          0|
    |icmp_ln1654_reg_1202                |   64|  32|    1|          0|
    |icmp_ln338_reg_1163                 |   64|  32|    1|          0|
    |m_diff_hi_V_reg_1229                |   64|  32|    8|          0|
    |p_Result_27_reg_1127                |   64|  32|    1|          0|
    |ret_V_43_reg_1212                   |   64|  32|   13|          0|
    |ret_V_44_reg_1261                   |   64|  32|   36|          0|
    |ret_V_45_reg_1272                   |   64|  32|   43|          9|
    |select_ln253_reg_1146               |   64|  32|   54|          0|
    |tmp_18_reg_1303                     |   64|  32|   40|          0|
    |trunc_ln813_reg_1197                |   64|  32|   59|          0|
    +------------------------------------+-----+----+-----+-----------+
    |Total                               | 2323| 480| 1747|         25|
    +------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------+-----+-----+------------+---------------------+--------------+
| RTL Ports | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+-----------+-----+-----+------------+---------------------+--------------+
|ap_clk     |   in|    1|  ap_ctrl_hs|  exp_generic<double>|  return value|
|ap_rst     |   in|    1|  ap_ctrl_hs|  exp_generic<double>|  return value|
|ap_start   |   in|    1|  ap_ctrl_hs|  exp_generic<double>|  return value|
|ap_done    |  out|    1|  ap_ctrl_hs|  exp_generic<double>|  return value|
|ap_idle    |  out|    1|  ap_ctrl_hs|  exp_generic<double>|  return value|
|ap_ready   |  out|    1|  ap_ctrl_hs|  exp_generic<double>|  return value|
|ap_return  |  out|   64|  ap_ctrl_hs|  exp_generic<double>|  return value|
|x          |   in|   64|     ap_none|                    x|        scalar|
+-----------+-----+-----+------------+---------------------+--------------+

