Polycrystalline silicon is a popular topic to
investigate, but it has drawbacks in
Polycrystalline silicon, such as interface
roughness, interface trap states, and grain
boundary trap states. We propose a simple
fluorinating technique by employing CF4
plasma treatment, which exhibits better
polyoxide’s quality and performance
improvement with higher breakdown field,
lower charge trapping, and lager charge to
breakdown, consequently the performance of
LTPS TFTs was improved with CF4 plasma
treatment, such as effectively mobility, on/off
current ration, interface trap-density, and
grain-boundary trap-density.
In this thesis, we proposed a metal induced
crystallization (MIC) method to instead the
other crystallization method. It can effectively
reduce the crystallization temperature, improve
the roughness of interface, and grow large size
of grain, but the metal contamination is
problem of metal induced crystallization (MIC).
We also combined CF4 plasma treatment with
MIC to improve the metal contamination
problem, which also exhibited better electrical
characteristics such as higher breakdown
electric field, low charge trapping, and larger
charge-to-breakdown. This is believed to be
due to the incorporated fluorine is existed
within the oxide and polysilicon interface to
reduce the trap state and formation strong Si-F
bonding instead week Si-H bonding at interface
and grains boundaries, for oxide quality
integrity.
To apply a new high-K material Ta2O5 as the
dielectric layer in low temperature Poly-Si TFT.
The post plasma treatment was combined to
passivate the interface states of grain boundary
between the Ta2O5 and polysilicon layer.
Furthermore, the characteristics of the LTPS
TFT’s transistors were improved.
At first, Ta2O5 and TaN materials were used
to fabricate the capacitors deposited on the
polysilicon layer. Those high-K polyoxide
capacitors after the hydrogen post plasma
treatment can obtain larger breakdown fields
and lower leakage currents. The is due to the
released hydrogen ion can passivate the traps
and defects existed in high-K material and the
interface states in the grain boundary to form
more strong Si-H bondings for the quality
improvements.
On the other hand, another post NH3 plasma
treatment was used to apply in the high-K
polyoxide capacitors for improvements. Using
the NH3 post plasma treatment, the growth of
interfacial layer can be suppressed to get
thinner effective oxide thickness (EOT); and
the formation of strong Si-N bondings can
improve the electrical characteristics such as
lower leakage currents, higher breakdown
voltages and larger charg-to-breakdown.
Finally, we also demonstrated that the Ta2O5
as the gate insulator combined with NH3 post
plasma treatment can improve the
performances of the poly-Si TFT transistors,
which including off-state leakage currents,
on-state driving currents, threshold voltages
and grain-boundary trap-state densities. These
improvements are also attributed to be due to
the hydrogen and nitrogen ions can passivate
the trap-states existed in the Ta2O5/polysilicon
interface and grain-boundary effectively and
form more strong bondings for performance
improvements.
二、緣由與目的
矽 晶 薄 膜 電 晶 體 (TFT: Thin Film
Transistor)是現今應用發展顯示器產業中
製作相關電子元件如驅動IC以及核心與週邊
氧化層的崩潰電場與漏電流之比較，的確使
用 ELC 方式則會得到最差且惡化之結果(崩
潰電場下降) ，元件的良率與應用的產品壽
命同時也會降低。雖然使用 MILC 的方式可得
到比 ELC 稍好之結果，且結晶粒也可達到數
微米大小，但其結晶溫度仍偏高與時間仍偏
長(5000℃溫度下 6-10 小時) ，且現在誘導
結晶所常使用之鎳金屬很容易擴散至閘極的
絕 緣 氧 化 層 而 使 得 絕 緣 氧 化 層 電 荷
(Trapping charge)增加，崩潰電場也會下
降，且若需應用至量產仍有相當多的技術問
題待克服。因此如何針對現行 LTPS 所使用之
ELC 再結晶非晶矽薄膜，改善其表面平坦度
並且增強閘極絕緣氧化層強度，同時提高電
晶體元件可靠度以及延長產品壽命，實為現
今研究之重要課題。
另一方面由於複晶矽本身有很多晶粒與
晶界存在，使得複晶矽薄膜電晶體的特性比
單晶矽金氧半場效電晶體要差很多，如高臨
界電壓、低載子移動速率、較大的漏電流的
問題等。因此為了改進複晶矽薄膜電晶體的
特性，已有許多方法被提出，如增大複晶矽
的晶粒、改善介電絕緣層的品質、電漿氫化
修補以及電晶體偏移結構設計等，用以降低
電晶體元件的漏電流、提高載子移動率以及
改善元件開關電流比等。但仍有許多問題存
在尚待解決， 如元件經高壓或高溫測試後可
靠度劣化與穩定性的問題以及如何提高氫化
電漿的效應與降低製程溫度，並如何能合適
的製作整合與應用在現今所使用的基板上
等。
三、實驗方法
直接使用玻璃作為基板，沈積非晶矽薄
膜經雷射退火再結晶形成複晶矽薄膜，結合
四氟化碳(CF4)電漿修補處理來改善複晶矽
薄膜的表面平坦度。因為經過雷射退火再結
晶後，會形成非常粗糙之複晶矽薄膜表面以
及影響與複晶矽氧化層介面的平坦度。因此
藉此 CMP 能大幅改善雷射再結晶後的粗糙的
複晶矽表面，使表面得以平坦化，同時結合
CF4 電漿修補處理能有效改善電晶體元件特
性，使參與的氟離子能填補受損傷的鍵結及
打斷一些扭曲的矽氧鍵結，而在複晶矽氧化
層與複晶矽介面間形成了強壯的矽氟鍵結，
使氧化層間的局部應力被減輕，並且使得複
晶矽與複晶矽氧化層介面形狀更為平坦，而
進一步改善了複晶矽氧化層的品質與電晶體
元件的特性與可靠度。
在完成以四氟化碳(CF4)電漿修補處理
來改善複晶矽薄膜的表面平坦度後，我們會
先進行相關的電性分析，如閘極氧化層之相
關電容與電壓的量測，先行觀察以 PECVD 沉
積 N2O 複晶矽氧化層的基本特性；經過 CMP
與 CF4 電漿修補處理後其崩潰電壓與閘極漏
電流是否有改善，以找出合適的研磨與電漿
處理條件。並進一步使複晶矽薄膜電晶體相
關的元件特性得以最佳化如臨界電壓、載子
移動率以及開關電流比。
同時也進行複晶矽薄膜相關的材料分
析，如使用 AFM 與 TEM 來觀察複晶矽薄膜經
MILC 前後的表面粗糙度和結晶狀況，以分析
所長成之複晶矽薄膜之晶粒結構及大小，也
可藉由再結晶機制的了解與退火條件的控
制，得到不同晶粒大小的複晶矽，並希望得
到最佳化的 MILC 條件。同時並探討複晶矽氧
化層的介面特性；然後使用 SIMS 與 XRD 以分
析 CF4 電漿修補處理後氟離子累積於複晶矽
薄膜與複晶矽氧化層的介面之含量與 Si-F
鍵結結構，可藉此了解四氟化碳電漿氟化條
件的機制與控制，同時進行電晶體元件可靠
度的測試分析，希望得到最佳化的研究成果。
完成以高介電 High-K 材料 Ta2O5形成介
電絕緣層的複晶矽薄膜電晶體研發後，我們
會先針對電晶體進行相關的元件電性分析，
如臨界電壓、次臨界電壓的擺幅、開關電流
比以及載子移動率、攫取能態與活化能等，
以找出合適的製程條件下可達到最佳化。然
後施行大電壓或大電流之可靠度與穩定度測
試，以確認 High-K 材料所研製之複晶矽薄膜
圖。由於距離太遠，在接觸孔疊鎳無法使通
道中的非晶矽完全再結晶成為多晶矽。在接
觸孔疊鎳不僅無法使通道中的晶格完全再結
晶，並且會在通道中產生金屬汙染。因此，
在接觸孔疊鎳較源極/汲極疊鎳有較大的漏
電流和晶界捕捉態。Fig.8,Fig.9，和Fig.10
分別為非晶矽基板(接觸孔疊鎳)，多晶矽基
板(接觸孔疊鎳)和非晶矽基板(源極/汲極疊
鎳)的MILC TFTs 的ID-VD 輸出特性曲線。多
晶矽基板(接觸孔疊鎳)和非晶矽基板(源極/
汲極疊鎳)的驅動電流分別為非晶矽基板(接
觸孔疊鎳)的6.6 倍及11 倍。非晶矽基板(源
極/汲極疊鎳)較多晶矽基板(接觸孔疊鎳)有
較大的驅動電流，原因為非晶矽基板在MILC
步驟後能形成較大的晶格，且通道距離較
短，較容易再結晶。Fig.11 為ln[Id/(Vg-VFB)]
與 1/(Vg-VFB)2於VDS=0.1V 和高VGS時的座標
圖。由ln[IDS/(VGS-VFB)]與1/(VGS-VFB)2曲線求
斜率，可得到晶界捕捉態密度。非晶矽基板
(接觸孔疊鎳)，多晶矽基板(接觸孔疊鎳)和
非晶矽基板(源極/汲極疊鎳)的晶界捕捉態
密度分別為1.06×1012cm-2、1.04×1012cm-2和
0.82×1011cm-2。使用接觸孔疊鎳方式製成的
MILC TFTs 有較嚴重的金屬汙染，會導致漏
電流的增加和有效移動率的下降。
Fig.12 顯示 MOS 元件在操作頻率 100Hz
下的電容對電壓曲線,亦從中計算出 EOT 數
值，Fig.13 顯示其 IDS-VGS 曲線，Fig.14 顯示
其 IDS-VDS 曲線，這個多晶矽薄膜電晶體的長
寬比為 50um:5um，臨界電壓(Vth)在 VDS=1V
下，IDS=(W/L)×100nA 可得到，導通電流和
截止電流的比率被定義在當 VDS=1V 時的導
通電流最大值和截止電流的最小值；五氧化
二鉭的多晶矽薄膜電晶體相較於樣本多晶矽
薄膜電晶體有較好的電性，臨界電壓從 2.37V
下降至 1.936V，次臨界擺幅從 0.592 到 4.162
cm2/Vs，導通電流和截止電流的比率從
2.467×106 到 7.66×106；然而，不好的 GIDL
電流在連續的閘極偏壓遞減下，五氧化二鉭
的多晶矽薄膜電晶體高於樣本多晶矽薄膜電
晶體。GIDL 電流是因為 high-k 材料五氧化
二鉭閘極介電質的高電容密度在汲極接面處
有很高的電場，其 GIDL 電流問題可以利用
淺摻雜汲極結構來解決；在 4V 情況下，經
過氮氫電漿處理的低溫覆晶矽薄膜電晶體，
其驅動電流為 10.6uA 高於樣本低溫覆晶矽
薄膜電晶體的 2.28uA，經過氮氫電漿處理過
的五氧化二鉭多晶矽會增加它的驅動電流，
是因為經過氮氫電漿處理過後，他有較高的
遷移率、較小的臨限電壓。次臨界擺幅可忽
略 相 依 電 容 ， 從 而 得 到







 








q
Cox
kt
qSS
Nit 1
10ln
..
，其中 Cacc 是五
氧化二鉭閘極介電質的電容密度。樣本電晶
體氮氫電漿處理 30min 和氮氫電漿處理
60min 的五氧化二鉭的多晶矽薄膜電晶體的
Nit 數值分別是 2.91,2.85 和 2.75×1013cm-2，
這個結果說明介電質與多晶矽接面的缺陷可
以藉由氮氫電漿處理來改善元件的性能。
Fig.15 顯示 Nit 曲線，說明有經過氮氫電漿處
理的元件性能都有明顯的改善。Fig.16 和
Fig.17 為原子力顯微鏡所照出的多晶矽表面
狀態，可以看出經過氫氮電漿處理過後的表
面高低差較嚴重；Fig.18 和 Fig.19 為 X 射線
光電子光譜儀分析出的材料分析圖，經過電
漿處理後明顯的有氮的成分進入元件中，而
五氧化二鉭也仍存在於元件中。
五、結論
藉由 CF4電漿處理結合 NH3電漿處理，可
以改善 SPC TFTs 的電性。例如有較小的次
臨界擺幅 (Subthreshold swing) (S.S)和臨
界電壓(Threshold voltage)，較高的移動率
及 on/off 電流切換比，並且修補晶界捕捉
態和表面捕捉態。CF4電漿處理結合 NH3電漿
處理可以使氟原子和氮原子分別於多晶矽的
表面和晶界形成較強的矽-氟鍵結與矽-氮鍵
結鍵結以取代原本較弱的矽-氫鍵結，使元件
有較佳的可靠性。
在 MILC TFTs 的製程，我們使用不同的
Fig.1 SPC TFTs的ID-VG特性曲線圖 Fig.2 SPC TFTs的ID-VD特性曲線SPC
TFTs
Fig.3 ln[Id/(Vg-VFB)] 與 1/(Vg-VFB)2於
VDS=0.1V 和高VGS時的座標圖
Fig.4 實驗組的SPC TFTs 的ID-VD 輸
出特性曲線。其正向應力條件為
Vg=8V，時間為3000秒
Fig.5 CF4電漿前處理的SPC TFTs 的
ID-VD 輸出特性曲線。其正向應力條件為
Vg=8V，時間為3000秒
Fig11. ln[Id/(Vg-VFB)] 與 1/(Vg-VFB)2於
VDS=0.1V 和高VGS時的座標圖
Fig.12 MOS元件在操作頻率100Hz
下的電容對電壓曲線,亦從中計算
出EOT數值
Fig.13 IDS-VGS轉換特性曲線
-1 0 1 2 3 4 5
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
Gate Voltage (V)
D
ra
in
C
u
rr
en
t
(A
)
Control
Post-NH3-30min
Post-NH3-60min
High-k Ta2O5 TFT at V
D
=1V
W/L=50um/5um
0 1 2 3 4 5
0
2
4
6
8
10
12
Drain Voltage (V)
D
ra
in
C
u
rr
en
t
(u
A
)
Control
Post-NH3-30min
Post-NH3-60min
W/L=50um/5um
V
GS
=2,3,4 V
Fig.14 IDS-VDS輸出特性曲線
0.15 0.20 0.25 0.30
-22
-20
-18
-16
-14
-12
-10
1/(V
GS
-V
FB
)2(V-2)
N
trap
=24.69x1012 cm-2
N
trap
=19.926x1012cm-2
N
trap
=16.38x1012cm-2
Control
Post-NH3-30min
Post-NH3-60min
ln
[I
D
S
/(
V
G
S
-V
F
B
]
Fig.15 Nit 曲線
出席國際學術會議心得報告
計畫編號 96-2221-E-182-053-
計畫名稱 研製低溫高移動率之複晶矽與銻化鎵薄膜電晶體應用於顯示器玻璃基板上
出國人員姓名
服務機關及職稱
高泉豪
長庚大學電子系助理教授
會議時間地點
2007/9/18~2007/9/21; 日本東京附近筑菠大學
(Tsukuba, Ibaraki,Japan)
會議名稱
(中文)二零零七年國際固態電子元件與材料會議
(英文)2007 SSDM(Solid State Devices and Materials) Conference
發表論文題目
In-Situ Fluorinated Low-Temperature Polycrystalline Silicon
(LTPS) Thin-Film Transistors (TFT) with Low Trapping and Off
Current by CF4 plasma
一、參加會議經過
1. 9 月 16 日搭乘日本全日空航空飛機班次(EL2110)赴日本東京
2. 9 月 18 日~9 月 21 日參加第 211 屆國際電子化學會議
3. 於 9 月 20 日發表論文
 此次會議 2007 SSDM(Solid State Devices and Materials) Conference 於
9 月 18 日~9 月 21 日在日本東京附近之筑菠大學會議中心舉行,大會主要
以固態電子材料研究領域為主,每年舉行一次,針對相關先進的電子材料
研發創新以及半導體與積體電路技術製造應用如堆疊閘極與高介電材
料沉積與先進三五族高速元件和光電元件之製作與技術開發等..
 會議主要相關議題如下: Advanced Gate Stack, CMOS Device/Physics,
Photonic Devices and Physics, Compound Semiconductor Electron Device,
SOI Device Technology, Organic Materials Science, Advanced Memory
Technology.
4. 9 月 21 日會議結束搭機回國
二、與會心得
 此次與會發表論文如下:
In-Situ Fluorinated Low-Temperature Polycrystalline Silicon (LTPS)
