# 第五章习题

## 用三段式描述状态机

### 三段式

* 一段式：整个状态机写到一个always模块里面，在该模块中既描述状态转移，又描述状态的输入和输出；
* 二段式：用两个always模块来描述状态机，其中一个always模块采用同步时序描述状态转移；另一个模块采用组合逻辑判断状态转移条件，描述状态转移规律以及输出；
* 三段式：在两个always模块描述方法基础上，使用三个always模块，一个always模块采用 **同步时序 描述状态转移**，一个always采用组合逻辑判断状态转移条件，**描述状态转移规律**，另一个always模块描述状态输出(可以用组合电路**输出**，也可以时序电路输出。



### 代码

```verilog

// 3段式状态机写法，写出上图状态转换图。
module finite_fsm(
output 	reg		z_o,
input			clk,
input			Rst_n,
input			w_i); // 输出端口,输入端口,和输出端口类型声明

//参数声明
parameter	IDLE = 2'b00;
parameter	S0 = 2'b01;
parameter	S1 = 2'b10;

//内部信号声明
reg[1:0]	current_state;
reg[1:0]	next_state;

// 时序逻辑 第1个always用来 时钟来时，转换次态和现态
always @ (posedge clk or negedge Rst_n) begin
    if(!Rst_n)  // 复位
    	current_state <= IDLE;
    else
        current_state <= next_state;
end

// 次态的组合逻辑 第2个always 规定在有输入时转换为哪一个次态
always @ (w_i or current_state) begin
    case(current_state)
        IDLE：begin
				if(w_i) next_state = S0;
				else   next_state = IDLE;
			 end
        S0:  begin
        		if(w_i) next_state = S1;
                else    next_state = IDLE;
             end
        S1:  begin
                if(w_i) next_state = S1;
                else    next_state = IDLE;
             end
        default : next_state = 2'bxx;
   endcase
end

//输出逻辑  第3个always 规定在每个状态的输出
always @ (*) beign
    case(current_state)
        IDLE:  z_o = 1'b0;
        S0:    z_o = 1'b0;
        S1:    z_o = 1'b1;
        default:  z_0 = 1'b0;
    endcase
end
endmodule


```



### 说明

复位信号定义

```
input			clk,
input			Rst_n,
```



对状态量的定义

```
parameter	IDLE = 2'b00;
```



### 练习

![image-20231206152058975](C:\Users\何锦洋\AppData\Roaming\Typora\typora-user-images\image-20231206152058975.png)

```verilog
module fun(
	input clk;
    input Rst_n;
    input k;
    output reg z;
);
parameter S0 = 2'b00;
parameter S1 = 2'b01;
parameter S2 = 2'b11;
parameter S3 = 2'b10;

//内部信号声明
reg[1:0]	current_state;
reg[1:0]	next_state;
    
// 时序逻辑 第1个always用来 时钟来时，转换次态和现态
    always @ (posedge clk or negedge Rst_n) begin
        if(!Rst_n)  // 复位
            current_state <= IDLE;
        else
            current_state <= next_state;
    end

    always @(k or current_state) begin
        case(current_state)
            S0: begin
                if(k) next_state = S0;
                else next_state = S1;
            end
            S1: begin
                if(k) next_state = S2;
                else next_stae = S1;
            end
            S2: begin
                if(k) next_state = S2;
                else next_state = S3;
            end
            S3: begin
                if(k) next_state = S0;
                else next_state = S3;
            end
        endcase
    end
    
    always @(*) begin
        case(current_state)
            //没说明输出
        endcase
    end
endmodule
```

