TimeQuest Timing Analyzer report for mp1
Sun Sep 11 16:30:33 2016
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Sep 11 16:30:23 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.12 MHz ; 119.12 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.605 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.298 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.714 ; 3.477 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.341 ; 3.164 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.627 ; 3.453 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.025 ; 2.843 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.569 ; 3.372 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.322 ; 3.087 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.474 ; 3.299 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.514 ; 3.237 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.593 ; 3.386 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.220 ; 3.086 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.391 ; 3.218 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.144 ; 2.960 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.386 ; 3.148 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.348 ; 3.114 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.483 ; 3.325 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.378 ; 3.180 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.714 ; 3.477 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.019 ; 3.760 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.492 ; -2.303 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.773 ; -2.573 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.067 ; -2.886 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.492 ; -2.303 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.992 ; -2.772 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.778 ; -2.538 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.921 ; -2.739 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.960 ; -2.681 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.033 ; -2.821 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.684 ; -2.525 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.842 ; -2.662 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.603 ; -2.413 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.814 ; -2.555 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.803 ; -2.565 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.954 ; -2.788 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.811 ; -2.591 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.151 ; -2.910 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.083 ; -2.827 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.362 ; 7.254 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.076 ; 6.059 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.647 ; 6.577 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.013 ; 5.930 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.746 ; 6.694 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.207 ; 6.153 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.294 ; 6.305 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.981 ; 6.907 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.205 ; 6.073 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.963 ; 5.946 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.673 ; 6.611 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.626 ; 6.601 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.365 ; 6.302 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.305 ; 6.262 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 7.362 ; 7.254 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 7.121 ; 7.043 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.161 ; 6.130 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.277 ; 7.273 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 7.255 ; 7.273 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.277 ; 7.175 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.087 ; 7.139 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.265 ; 7.193 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.086 ; 5.987 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.511 ; 6.419 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.731 ; 6.665 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.212 ; 6.201 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.353 ; 6.340 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.565 ; 6.509 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.416 ; 6.334 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.480 ; 6.427 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 7.052 ; 6.898 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.745 ; 6.681 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.407 ; 6.345 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 7.120 ; 6.984 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 7.248 ; 7.159 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 7.265 ; 7.193 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.460 ; 6.428 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.591 ; 6.554 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.568 ; 6.479 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.684 ; 5.631 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.793 ; 5.774 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.334 ; 6.264 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.711 ; 5.631 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.431 ; 6.378 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.916 ; 5.862 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.979 ; 5.987 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.653 ; 6.579 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.895 ; 5.767 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.684 ; 5.666 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.360 ; 6.299 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.297 ; 6.270 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.050 ; 5.986 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.012 ; 5.969 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 7.014 ; 6.909 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.785 ; 6.709 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.855 ; 5.823 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.517 ; 6.451 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.715 ; 6.675 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.517 ; 6.451 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.054 ; 6.030 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.802 ; 5.705 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.802 ; 5.705 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.204 ; 6.113 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.415 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.901 ; 5.888 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.034 ; 6.019 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.236 ; 6.181 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.117 ; 6.035 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.177 ; 6.124 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.719 ; 6.570 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.429 ; 6.365 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.088 ; 6.026 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.783 ; 6.652 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.904 ; 6.817 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.920 ; 6.849 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.158 ; 6.125 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.281 ; 6.244 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.912 ; 5.854 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 128.77 MHz ; 128.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.234 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.275 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.461 ; 3.262 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.096 ; 2.944 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.380 ; 3.196 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.819 ; 2.653 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.307 ; 3.137 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.103 ; 2.903 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.223 ; 3.073 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.288 ; 3.047 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.347 ; 3.159 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.986 ; 2.869 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.159 ; 2.981 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.928 ; 2.761 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.144 ; 2.937 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.122 ; 2.922 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.242 ; 3.107 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.134 ; 2.967 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.461 ; 3.262 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.742 ; 3.528 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.363 ; -2.188 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.609 ; -2.431 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.900 ; -2.708 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.363 ; -2.188 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.812 ; -2.618 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.638 ; -2.431 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.750 ; -2.591 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.814 ; -2.567 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.867 ; -2.672 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.528 ; -2.384 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.688 ; -2.502 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.465 ; -2.289 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.652 ; -2.422 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.655 ; -2.448 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.790 ; -2.646 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.648 ; -2.456 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.978 ; -2.772 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.929 ; -2.700 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.003 ; 6.902 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.728 ; 5.684 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.321 ; 6.260 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.680 ; 5.599 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.410 ; 6.370 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.877 ; 5.807 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.936 ; 5.905 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.631 ; 6.575 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.872 ; 5.744 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.642 ; 5.612 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.331 ; 6.284 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.250 ; 6.219 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.002 ; 5.940 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.950 ; 5.893 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 7.003 ; 6.902 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.741 ; 6.681 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.817 ; 5.764 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.875 ; 6.801 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.839 ; 6.801 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.875 ; 6.766 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.668 ; 6.728 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.895 ; 6.820 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.751 ; 5.635 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.181 ; 6.095 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.373 ; 6.329 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.861 ; 5.836 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.995 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.196 ; 6.130 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.052 ; 5.981 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.118 ; 6.034 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.700 ; 6.566 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.402 ; 6.335 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.059 ; 5.976 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.738 ; 6.631 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.868 ; 6.797 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.895 ; 6.820 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.097 ; 6.094 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.244 ; 6.223 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.209 ; 6.119 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.387 ; 5.329 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.472 ; 5.430 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.032 ; 5.975 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.404 ; 5.329 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.121 ; 6.083 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.612 ; 5.546 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.648 ; 5.619 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.329 ; 6.277 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.589 ; 5.467 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.387 ; 5.360 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.044 ; 6.000 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.949 ; 5.919 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.713 ; 5.654 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.684 ; 5.630 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.682 ; 6.585 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.433 ; 6.376 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.537 ; 5.487 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.173 ; 6.095 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.342 ; 6.258 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.173 ; 6.095 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.723 ; 5.717 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.494 ; 5.384 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.494 ; 5.384 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.900 ; 5.819 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.084 ; 6.042 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.577 ; 5.554 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.703 ; 5.665 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.896 ; 5.833 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.781 ; 5.712 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.843 ; 5.763 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.393 ; 6.266 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.112 ; 6.048 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.767 ; 5.688 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.430 ; 6.328 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.552 ; 6.485 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.576 ; 6.506 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.821 ; 5.819 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.960 ; 5.940 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.599 ; 5.547 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.610 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.651 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.462 ; 2.424 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.133 ; 2.135 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.384 ; 2.396 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.955 ; 1.943 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.276 ; 2.263 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.199 ; 2.161 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.288 ; 2.279 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.343 ; 2.304 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.347 ; 2.322 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.065 ; 2.069 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.214 ; 2.211 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.042 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.163 ; 2.125 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.208 ; 2.181 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.266 ; 2.260 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.168 ; 2.159 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.462 ; 2.424 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.631 ; 2.630 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.645 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.803 ; -1.792 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.056 ; -2.066 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.645 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.941 ; -1.914 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.883 ; -1.845 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.966 ; -1.956 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.018 ; -1.980 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.021 ; -1.996 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.743 ; -1.731 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.894 ; -1.890 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.727 ; -1.709 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.830 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.890 ; -1.863 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.949 ; -1.940 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.837 ; -1.815 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.133 ; -2.094 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.064 ; -2.058 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.274 ; 5.370 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.204 ; 4.235 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.748 ; 4.810 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.173 ; 4.142 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.718 ; 4.808 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.308 ; 4.279 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.368 ; 4.392 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.929 ; 4.993 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.294 ; 4.258 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.211 ; 4.216 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.702 ; 4.740 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.578 ; 4.616 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.379 ; 4.383 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.329 ; 4.367 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.274 ; 5.370 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.022 ; 5.084 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.235 ; 4.255 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.048 ; 5.026 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.019 ; 5.026 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.048 ; 5.018 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.865 ; 4.876 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.167 ; 5.249 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.247 ; 4.215 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.564 ; 4.602 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.723 ; 4.764 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.316 ; 4.326 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.390 ; 4.413 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.568 ; 4.573 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.448 ; 4.445 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.464 ; 4.479 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.029 ; 5.063 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.744 ; 4.785 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.426 ; 4.425 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.994 ; 5.026 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.114 ; 5.197 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.167 ; 5.249 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.543 ; 4.570 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.650 ; 4.727 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.510 ; 4.480 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.966 ; 3.937 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.014 ; 4.042 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.530 ; 4.588 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.966 ; 3.937 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.501 ; 4.587 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.111 ; 4.083 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.151 ; 4.173 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.703 ; 4.763 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.081 ; 4.045 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.020 ; 4.023 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.486 ; 4.521 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.351 ; 4.387 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.162 ; 4.165 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.131 ; 4.166 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.032 ; 5.123 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.790 ; 4.848 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.025 ; 4.043 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.524 ; 4.499 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.595 ; 4.607 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.524 ; 4.499 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.224 ; 4.209 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.055 ; 4.023 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.055 ; 4.023 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.353 ; 4.387 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.505 ; 4.544 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.102 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.173 ; 4.193 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.343 ; 4.346 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.243 ; 4.240 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.259 ; 4.273 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.799 ; 4.830 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.527 ; 4.564 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.207 ; 4.205 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.764 ; 4.793 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.877 ; 4.955 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.928 ; 5.005 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.335 ; 4.360 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.436 ; 4.508 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.110 ; 4.080 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.605 ; 0.185 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 1.605 ; 0.185 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.714 ; 3.477 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.341 ; 3.164 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.627 ; 3.453 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.025 ; 2.843 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.569 ; 3.372 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.322 ; 3.087 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.474 ; 3.299 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.514 ; 3.237 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.593 ; 3.386 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.220 ; 3.086 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.391 ; 3.218 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.144 ; 2.960 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.386 ; 3.148 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.348 ; 3.114 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.483 ; 3.325 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.378 ; 3.180 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.714 ; 3.477 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 4.019 ; 3.760 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.645 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.803 ; -1.792 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.056 ; -2.066 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.645 ; -1.632 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.941 ; -1.914 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.883 ; -1.845 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.966 ; -1.956 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.018 ; -1.980 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.021 ; -1.996 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.743 ; -1.731 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.894 ; -1.890 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.727 ; -1.709 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.830 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.890 ; -1.863 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.949 ; -1.940 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.837 ; -1.815 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.133 ; -2.094 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.064 ; -2.058 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.362 ; 7.254 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.076 ; 6.059 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.647 ; 6.577 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.013 ; 5.930 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.746 ; 6.694 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.207 ; 6.153 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.294 ; 6.305 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.981 ; 6.907 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.205 ; 6.073 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.963 ; 5.946 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.673 ; 6.611 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.626 ; 6.601 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.365 ; 6.302 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.305 ; 6.262 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 7.362 ; 7.254 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 7.121 ; 7.043 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.161 ; 6.130 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.277 ; 7.273 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 7.255 ; 7.273 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.277 ; 7.175 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.087 ; 7.139 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.265 ; 7.193 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.086 ; 5.987 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.511 ; 6.419 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.731 ; 6.665 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.212 ; 6.201 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.353 ; 6.340 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.565 ; 6.509 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.416 ; 6.334 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.480 ; 6.427 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 7.052 ; 6.898 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.745 ; 6.681 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.407 ; 6.345 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 7.120 ; 6.984 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 7.248 ; 7.159 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 7.265 ; 7.193 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.460 ; 6.428 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.591 ; 6.554 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.568 ; 6.479 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.966 ; 3.937 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.014 ; 4.042 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.530 ; 4.588 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.966 ; 3.937 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.501 ; 4.587 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.111 ; 4.083 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.151 ; 4.173 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.703 ; 4.763 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.081 ; 4.045 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.020 ; 4.023 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.486 ; 4.521 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.351 ; 4.387 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.162 ; 4.165 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.131 ; 4.166 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.032 ; 5.123 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.790 ; 4.848 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.025 ; 4.043 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.524 ; 4.499 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.595 ; 4.607 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.524 ; 4.499 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.224 ; 4.209 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.055 ; 4.023 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.055 ; 4.023 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.353 ; 4.387 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.505 ; 4.544 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.102 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.173 ; 4.193 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.343 ; 4.346 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.243 ; 4.240 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.259 ; 4.273 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.799 ; 4.830 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.527 ; 4.564 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.207 ; 4.205 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.764 ; 4.793 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.877 ; 4.955 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.928 ; 5.005 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.335 ; 4.360 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.436 ; 4.508 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.110 ; 4.080 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 477669   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 477669   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Sep 11 16:30:10 2016
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.605
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.605               0.000 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.234               0.000 clk 
Info (332146): Worst-case hold slack is 0.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.275               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.610
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.610               0.000 clk 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.651               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 515 megabytes
    Info: Processing ended: Sun Sep 11 16:30:33 2016
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:03


