TimeQuest Timing Analyzer report for z8ty-fpga
Sun May 31 16:31:06 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'fClk_50MHz'
 14. Slow 1200mV 85C Model Hold: 'fClk_50MHz'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'fClk_50MHz'
 16. Setup Times
 17. Hold Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. MTBF Summary
 21. Synchronizer Summary
 22. Synchronizer Chain #1: Typical MTBF is Greater than 1 Billion Years
 23. Synchronizer Chain #2: Typical MTBF is Greater than 1 Billion Years
 24. Synchronizer Chain #3: Typical MTBF is Greater than 1 Billion Years
 25. Synchronizer Chain #4: Typical MTBF is Greater than 1 Billion Years
 26. Synchronizer Chain #5: Typical MTBF is Greater than 1 Billion Years
 27. Synchronizer Chain #6: Typical MTBF is Greater than 1 Billion Years
 28. Synchronizer Chain #7: Typical MTBF is Greater than 1 Billion Years
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'fClk_50MHz'
 36. Slow 1200mV 0C Model Hold: 'fClk_50MHz'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'fClk_50MHz'
 38. Setup Times
 39. Hold Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. MTBF Summary
 43. Synchronizer Summary
 44. Synchronizer Chain #1: Typical MTBF is Greater than 1 Billion Years
 45. Synchronizer Chain #2: Typical MTBF is Greater than 1 Billion Years
 46. Synchronizer Chain #3: Typical MTBF is Greater than 1 Billion Years
 47. Synchronizer Chain #4: Typical MTBF is Greater than 1 Billion Years
 48. Synchronizer Chain #5: Typical MTBF is Greater than 1 Billion Years
 49. Synchronizer Chain #6: Typical MTBF is Greater than 1 Billion Years
 50. Synchronizer Chain #7: Typical MTBF is Greater than 1 Billion Years
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'fClk_50MHz'
 57. Fast 1200mV 0C Model Hold: 'fClk_50MHz'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'fClk_50MHz'
 59. Setup Times
 60. Hold Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. MTBF Summary
 64. Synchronizer Summary
 65. Synchronizer Chain #1: Typical MTBF is Greater than 1 Billion Years
 66. Synchronizer Chain #2: Typical MTBF is Greater than 1 Billion Years
 67. Synchronizer Chain #3: Typical MTBF is Greater than 1 Billion Years
 68. Synchronizer Chain #4: Typical MTBF is Greater than 1 Billion Years
 69. Synchronizer Chain #5: Typical MTBF is Greater than 1 Billion Years
 70. Synchronizer Chain #6: Typical MTBF is Greater than 1 Billion Years
 71. Synchronizer Chain #7: Typical MTBF is Greater than 1 Billion Years
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Propagation Delay
 76. Minimum Propagation Delay
 77. Board Trace Model Assignments
 78. Input Transition Times
 79. Signal Integrity Metrics (Slow 1200mv 0c Model)
 80. Signal Integrity Metrics (Slow 1200mv 85c Model)
 81. Signal Integrity Metrics (Fast 1200mv 0c Model)
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; z8ty-fpga                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; z8ty-fpga.sdc ; OK     ; Sun May 31 16:31:04 2020 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; fClk_50MHz ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fClk_50MHz } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 231.32 MHz ; 231.32 MHz      ; fClk_50MHz ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fClk_50MHz ; 15.677 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; fClk_50MHz ; 0.465 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+-------+------------------------------+
; Clock      ; Slack ; End Point TNS                ;
+------------+-------+------------------------------+
; fClk_50MHz ; 9.707 ; 0.000                        ;
+------------+-------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fClk_50MHz'                                                                                                  ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 15.677 ; systemTimerCounter[0]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 4.243      ;
; 15.736 ; systemTimerCounter[23]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.441      ;
; 15.756 ; systemTimerCounter[1]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 4.164      ;
; 15.757 ; systemTimerCounter[30]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.420      ;
; 15.786 ; systemTimerCounter[1]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 4.134      ;
; 15.796 ; systemTimerCounter[22]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.381      ;
; 15.823 ; systemTimerCounter[0]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 4.097      ;
; 15.853 ; systemTimerCounter[0]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 4.067      ;
; 15.902 ; systemTimerCounter[1]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 4.018      ;
; 15.932 ; systemTimerCounter[1]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.988      ;
; 15.962 ; systemTimerCounter[20]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.215      ;
; 15.969 ; systemTimerCounter[0]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.951      ;
; 15.980 ; systemTimerCounter[31]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.197      ;
; 15.999 ; systemTimerCounter[0]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.921      ;
; 16.015 ; systemTimerCounter[18]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.162      ;
; 16.015 ; systemTimerCounter[29]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.162      ;
; 16.024 ; systemTimerCounter[2]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.896      ;
; 16.027 ; systemTimerCounter[5]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.893      ;
; 16.031 ; systemTimerCounter[23]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.889      ;
; 16.033 ; systemTimerCounter[23]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.887      ;
; 16.033 ; systemTimerCounter[9]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.144      ;
; 16.048 ; systemTimerCounter[1]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.872      ;
; 16.050 ; systemTimerCounter[25]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.127      ;
; 16.052 ; systemTimerCounter[30]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.868      ;
; 16.054 ; systemTimerCounter[30]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.866      ;
; 16.057 ; systemTimerCounter[5]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.863      ;
; 16.059 ; systemTimerCounter[3]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.861      ;
; 16.071 ; systemTimerCounter[7]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.106      ;
; 16.078 ; systemTimerCounter[1]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.842      ;
; 16.089 ; systemTimerCounter[3]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.831      ;
; 16.091 ; systemTimerCounter[22]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.829      ;
; 16.091 ; systemTimerCounter[24]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.086      ;
; 16.093 ; systemTimerCounter[22]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.827      ;
; 16.096 ; systemTimerCounter[21]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.081      ;
; 16.104 ; systemTimerCounter[27]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 3.073      ;
; 16.108 ; systemTimerCounter[6]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.812      ;
; 16.115 ; systemTimerCounter[0]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.805      ;
; 16.145 ; systemTimerCounter[0]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.775      ;
; 16.154 ; systemTimerCounter[2]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.766      ;
; 16.160 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.761      ;
; 16.160 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.761      ;
; 16.160 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.761      ;
; 16.160 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.761      ;
; 16.160 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.761      ;
; 16.160 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.761      ;
; 16.170 ; systemTimerCounter[4]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.750      ;
; 16.170 ; systemTimerCounter[2]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.750      ;
; 16.173 ; systemTimerCounter[5]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.747      ;
; 16.194 ; systemTimerCounter[1]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.726      ;
; 16.203 ; systemTimerCounter[5]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.717      ;
; 16.205 ; systemTimerCounter[3]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.715      ;
; 16.224 ; systemTimerCounter[1]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.696      ;
; 16.225 ; systemTimerCounter[10]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 2.952      ;
; 16.235 ; systemTimerCounter[3]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.685      ;
; 16.254 ; systemTimerCounter[6]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.666      ;
; 16.257 ; systemTimerCounter[20]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.663      ;
; 16.259 ; systemTimerCounter[20]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.661      ;
; 16.261 ; systemTimerCounter[0]        ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.659      ;
; 16.275 ; systemTimerCounter[31]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.645      ;
; 16.277 ; systemTimerCounter[31]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.643      ;
; 16.281 ; systemTimerCounter[17]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 2.896      ;
; 16.281 ; systemTimerCounter[26]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 2.896      ;
; 16.284 ; systemTimerCounter[6]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.636      ;
; 16.287 ; systemTimerCounter[19]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 2.890      ;
; 16.291 ; systemTimerCounter[0]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.629      ;
; 16.299 ; systemTimerCounter[4]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.621      ;
; 16.300 ; systemTimerCounter[2]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.620      ;
; 16.310 ; systemTimerCounter[18]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.610      ;
; 16.310 ; systemTimerCounter[29]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.610      ;
; 16.312 ; systemTimerCounter[18]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.608      ;
; 16.312 ; systemTimerCounter[29]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.608      ;
; 16.316 ; systemTimerCounter[4]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.604      ;
; 16.316 ; systemTimerCounter[2]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.604      ;
; 16.319 ; systemTimerCounter[5]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.601      ;
; 16.330 ; systemTimerCounter[28]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.824     ; 2.847      ;
; 16.340 ; systemTimerCounter[1]        ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.580      ;
; 16.345 ; systemTimerCounter[25]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.575      ;
; 16.346 ; systemTimerCounter[7]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.574      ;
; 16.347 ; systemTimerCounter[25]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.573      ;
; 16.349 ; systemTimerCounter[5]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.571      ;
; 16.351 ; systemTimerCounter[3]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.569      ;
; 16.358 ; systemTimerCounter[9]        ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.562      ;
; 16.359 ; systemTimerCounter[9]        ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.561      ;
; 16.370 ; systemTimerCounter[1]        ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.550      ;
; 16.376 ; systemTimerCounter[7]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.544      ;
; 16.381 ; systemTimerCounter[3]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.539      ;
; 16.386 ; systemTimerCounter[24]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.534      ;
; 16.388 ; systemTimerCounter[24]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.532      ;
; 16.391 ; systemTimerCounter[21]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.529      ;
; 16.393 ; systemTimerCounter[21]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.527      ;
; 16.396 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.396 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.396 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.396 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.396 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.396 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.396 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.080     ; 3.525      ;
; 16.399 ; systemTimerCounter[27]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.521      ;
; 16.400 ; systemTimerCounter[6]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.520      ;
; 16.401 ; systemTimerCounter[27]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.081     ; 3.519      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fClk_50MHz'                                                                                                  ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; serialClkCount[4]            ; serialClkCount[4]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 0.758      ;
; 0.485 ; systemTimerOut               ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.049      ; 0.746      ;
; 0.509 ; bufferedUART:io3|rxFilter[5] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 0.801      ;
; 0.541 ; serialClkCount[15]           ; serialClkCount[15]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.049      ; 0.802      ;
; 0.736 ; serialClkCount[6]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; serialClkCount[9]            ; serialClkCount[9]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; serialClkCount[8]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; serialClkCount[7]            ; serialClkCount[7]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; serialClkCount[13]           ; serialClkCount[13]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; serialClkCount[5]            ; serialClkCount[5]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; serialClkCount[14]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; serialClkCount[12]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; serialClkCount[11]           ; serialClkCount[11]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; serialClkCount[10]           ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.034      ;
; 0.745 ; bufferedUART:io3|rxFilter[3] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.037      ;
; 0.748 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.040      ;
; 0.760 ; systemTimerCounter[15]       ; systemTimerCounter[15]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; systemTimerCounter[3]        ; systemTimerCounter[3]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; systemTimerCounter[19]       ; systemTimerCounter[19]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; systemTimerCounter[13]       ; systemTimerCounter[13]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; systemTimerCounter[11]       ; systemTimerCounter[11]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; bufferedUART:io3|rxFilter[1] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; systemTimerCounter[17]       ; systemTimerCounter[17]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; systemTimerCounter[27]       ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; systemTimerCounter[29]       ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; systemTimerCounter[21]       ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; systemTimerCounter[16]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; systemTimerCounter[31]       ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; systemTimerCounter[9]        ; systemTimerCounter[9]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; systemTimerCounter[7]        ; systemTimerCounter[7]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; systemTimerCounter[2]        ; systemTimerCounter[2]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; systemTimerCounter[25]       ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; systemTimerCounter[23]       ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; systemTimerCounter[22]       ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; systemTimerCounter[18]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; systemTimerCounter[14]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; systemTimerCounter[12]       ; systemTimerCounter[12]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; systemTimerCounter[4]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; systemTimerCounter[30]       ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; systemTimerCounter[20]       ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; systemTimerCounter[10]       ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; systemTimerCounter[8]        ; systemTimerCounter[8]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; systemTimerCounter[26]       ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; systemTimerCounter[28]       ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; systemTimerCounter[24]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.062      ;
; 0.914 ; bufferedUART:io3|rxdFiltered ; bufferedUART:io3|rxdFiltered ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.206      ;
; 1.091 ; serialClkCount[5]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; serialClkCount[7]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; serialClkCount[9]            ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; serialClkCount[13]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; serialClkCount[11]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; serialClkCount[6]            ; serialClkCount[7]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; serialClkCount[8]            ; serialClkCount[9]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; bufferedUART:io3|rxFilter[3] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.392      ;
; 1.102 ; serialClkCount[12]           ; serialClkCount[13]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; serialClkCount[10]           ; serialClkCount[11]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.395      ;
; 1.103 ; serialClkCount[4]            ; serialClkCount[5]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.396      ;
; 1.108 ; serialClkCount[6]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; serialClkCount[8]            ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; serialClkCount[12]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; serialClkCount[10]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.404      ;
; 1.112 ; serialClkCount[4]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.405      ;
; 1.115 ; systemTimerCounter[15]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; systemTimerCounter[3]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; bufferedUART:io3|rxFilter[1] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.407      ;
; 1.116 ; systemTimerCounter[17]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; systemTimerCounter[13]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; systemTimerCounter[11]       ; systemTimerCounter[12]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; systemTimerCounter[19]       ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; systemTimerCounter[21]       ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; systemTimerCounter[29]       ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; systemTimerCounter[9]        ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; systemTimerCounter[7]        ; systemTimerCounter[8]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; systemTimerCounter[27]       ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; systemTimerCounter[25]       ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; systemTimerCounter[23]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.410      ;
; 1.124 ; systemTimerCounter[2]        ; systemTimerCounter[3]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; systemTimerCounter[16]       ; systemTimerCounter[17]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; systemTimerCounter[14]       ; systemTimerCounter[15]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; systemTimerCounter[18]       ; systemTimerCounter[19]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; systemTimerCounter[12]       ; systemTimerCounter[13]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; systemTimerCounter[22]       ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; systemTimerCounter[10]       ; systemTimerCounter[11]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; systemTimerCounter[20]       ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; systemTimerCounter[30]       ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; systemTimerCounter[8]        ; systemTimerCounter[9]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; systemTimerCounter[26]       ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; systemTimerCounter[28]       ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; systemTimerCounter[24]       ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; systemTimerCounter[2]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; systemTimerCounter[16]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; systemTimerCounter[14]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; systemTimerCounter[12]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.081      ; 1.427      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fClk_50MHz'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+
; 9.707 ; 9.895        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[15]           ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[0] ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[1] ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[2] ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[3] ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[4] ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[5] ;
; 9.748 ; 9.968        ; 0.220          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxdFiltered ;
; 9.761 ; 9.949        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerOut               ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[10]           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[11]           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[12]           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[13]           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[14]           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[4]            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[5]            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[6]            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[7]            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[8]            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[9]            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[0]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[10]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[11]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[12]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[13]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[14]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[15]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[16]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[17]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[18]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[19]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[1]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[20]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[21]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[22]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[23]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[24]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[25]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[26]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[27]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[28]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[29]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[2]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[30]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[31]       ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[3]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[4]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[5]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[6]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[7]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[8]        ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[9]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[0]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[10]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[11]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[12]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[13]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[14]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[15]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[16]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[17]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[18]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[19]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[1]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[20]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[21]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[22]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[23]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[24]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[25]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[26]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[27]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[28]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[29]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[2]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[30]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[31]       ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[3]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[4]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[5]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[6]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[7]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[8]        ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[9]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[10]           ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[11]           ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[12]           ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[13]           ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[14]           ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[4]            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[5]            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[6]            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[7]            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[8]            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[9]            ;
; 9.830 ; 10.050       ; 0.220          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerOut               ;
; 9.844 ; 10.032       ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[0] ;
; 9.844 ; 10.032       ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[1] ;
; 9.844 ; 10.032       ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[2] ;
; 9.844 ; 10.032       ; 0.188          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[3] ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fRxd      ; fClk_50MHz ; 4.510 ; 4.858 ; Fall       ; fClk_50MHz      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; fRxd      ; fClk_50MHz ; -2.269 ; -2.636 ; Fall       ; fClk_50MHz      ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; fAddress[0] ; fData[0]    ; 13.754 ; 13.584 ; 13.883 ; 13.713 ;
; fAddress[0] ; fData[1]    ; 13.775 ; 13.584 ; 14.259 ; 13.731 ;
; fAddress[0] ; fData[2]    ; 13.673 ; 13.520 ; 13.783 ; 13.630 ;
; fAddress[0] ; fData[3]    ; 13.754 ; 13.584 ; 13.883 ; 13.713 ;
; fAddress[0] ; fData[4]    ; 15.666 ; 15.413 ; 15.846 ; 15.556 ;
; fAddress[0] ; fData[5]    ; 16.302 ; 16.005 ; 16.328 ; 16.130 ;
; fAddress[0] ; fData[6]    ; 18.004 ; 17.349 ; 18.137 ; 17.537 ;
; fAddress[0] ; fData[7]    ; 15.363 ; 15.208 ; 15.593 ; 15.334 ;
; fAddress[0] ; fData_dir   ; 13.452 ;        ;        ; 13.339 ;
; fAddress[1] ; fData[0]    ; 13.263 ; 13.093 ; 13.351 ; 13.181 ;
; fAddress[1] ; fData[1]    ; 14.173 ; 13.858 ; 14.501 ; 13.981 ;
; fAddress[1] ; fData[2]    ; 13.569 ; 13.473 ; 13.898 ; 13.585 ;
; fAddress[1] ; fData[3]    ; 13.263 ; 13.093 ; 13.353 ; 13.181 ;
; fAddress[1] ; fData[4]    ; 14.710 ; 14.420 ; 15.100 ; 14.810 ;
; fAddress[1] ; fData[5]    ; 15.302 ; 15.104 ; 15.646 ; 15.349 ;
; fAddress[1] ; fData[6]    ; 17.111 ; 16.511 ; 17.348 ; 16.674 ;
; fAddress[1] ; fData[7]    ; 14.456 ; 14.206 ; 14.847 ; 14.588 ;
; fAddress[1] ; fData_dir   ; 12.038 ; 11.705 ; 12.450 ; 12.054 ;
; fAddress[2] ; fData[0]    ; 14.036 ; 13.866 ; 14.179 ; 14.009 ;
; fAddress[2] ; fData[1]    ; 15.067 ; 14.752 ; 15.395 ; 14.875 ;
; fAddress[2] ; fData[2]    ; 14.463 ; 14.367 ; 14.792 ; 14.479 ;
; fAddress[2] ; fData[3]    ; 14.036 ; 13.866 ; 14.247 ; 14.009 ;
; fAddress[2] ; fData[4]    ; 15.604 ; 15.314 ; 15.904 ; 15.613 ;
; fAddress[2] ; fData[5]    ; 16.196 ; 15.998 ; 16.540 ; 16.243 ;
; fAddress[2] ; fData[6]    ; 18.005 ; 17.405 ; 18.242 ; 17.568 ;
; fAddress[2] ; fData[7]    ; 15.350 ; 15.091 ; 15.563 ; 15.408 ;
; fAddress[2] ; fData_dir   ; 12.811 ; 12.588 ; 13.363 ; 12.882 ;
; fAddress[3] ; fData[0]    ; 13.134 ; 12.964 ; 13.656 ; 13.486 ;
; fAddress[3] ; fData[1]    ; 14.497 ; 14.182 ; 14.754 ; 14.234 ;
; fAddress[3] ; fData[2]    ; 13.893 ; 13.797 ; 14.151 ; 13.838 ;
; fAddress[3] ; fData[3]    ; 13.346 ; 13.150 ; 13.656 ; 13.486 ;
; fAddress[3] ; fData[4]    ; 15.034 ; 14.744 ; 15.263 ; 14.972 ;
; fAddress[3] ; fData[5]    ; 15.626 ; 15.428 ; 15.899 ; 15.602 ;
; fAddress[3] ; fData[6]    ; 17.435 ; 16.835 ; 17.601 ; 16.927 ;
; fAddress[3] ; fData[7]    ; 14.780 ; 14.521 ; 14.922 ; 14.767 ;
; fAddress[3] ; fData_dir   ;        ; 11.837 ; 12.479 ;        ;
; fAddress[4] ; fData[0]    ; 13.648 ; 13.478 ; 14.147 ; 13.977 ;
; fAddress[4] ; fData[1]    ; 14.572 ; 14.257 ; 14.836 ; 14.316 ;
; fAddress[4] ; fData[2]    ; 13.968 ; 13.872 ; 14.233 ; 13.920 ;
; fAddress[4] ; fData[3]    ; 13.648 ; 13.478 ; 14.147 ; 13.977 ;
; fAddress[4] ; fData[4]    ; 15.109 ; 14.819 ; 15.345 ; 15.054 ;
; fAddress[4] ; fData[5]    ; 15.701 ; 15.503 ; 15.981 ; 15.684 ;
; fAddress[4] ; fData[6]    ; 17.510 ; 16.910 ; 17.683 ; 17.009 ;
; fAddress[4] ; fData[7]    ; 14.855 ; 14.596 ; 15.023 ; 14.849 ;
; fAddress[4] ; fData_dir   ;        ; 12.351 ; 12.922 ;        ;
; fAddress[5] ; fData[0]    ; 13.299 ; 13.129 ; 13.932 ; 13.762 ;
; fAddress[5] ; fData[1]    ; 14.679 ; 14.364 ; 14.966 ; 14.446 ;
; fAddress[5] ; fData[2]    ; 14.075 ; 13.979 ; 14.363 ; 14.050 ;
; fAddress[5] ; fData[3]    ; 13.528 ; 13.332 ; 13.932 ; 13.762 ;
; fAddress[5] ; fData[4]    ; 15.216 ; 14.926 ; 15.475 ; 15.184 ;
; fAddress[5] ; fData[5]    ; 15.808 ; 15.610 ; 16.111 ; 15.814 ;
; fAddress[5] ; fData[6]    ; 17.617 ; 17.017 ; 17.813 ; 17.139 ;
; fAddress[5] ; fData[7]    ; 14.962 ; 14.703 ; 15.134 ; 14.979 ;
; fAddress[5] ; fData_dir   ; 11.981 ; 11.911 ; 12.657 ; 11.907 ;
; fAddress[6] ; fData[0]    ; 13.061 ; 12.653 ; 13.295 ; 12.949 ;
; fAddress[6] ; fData[1]    ; 14.581 ; 14.266 ; 14.814 ; 14.294 ;
; fAddress[6] ; fData[2]    ; 13.977 ; 13.881 ; 14.211 ; 13.898 ;
; fAddress[6] ; fData[3]    ; 13.430 ; 13.234 ; 13.666 ; 13.304 ;
; fAddress[6] ; fData[4]    ; 15.118 ; 14.828 ; 15.323 ; 15.032 ;
; fAddress[6] ; fData[5]    ; 15.710 ; 15.512 ; 15.959 ; 15.662 ;
; fAddress[6] ; fData[6]    ; 17.519 ; 16.919 ; 17.661 ; 16.987 ;
; fAddress[6] ; fData[7]    ; 14.864 ; 14.605 ; 14.982 ; 14.827 ;
; fAddress[6] ; fData_dir   ; 11.409 ; 11.898 ; 12.539 ; 11.326 ;
; fAddress[7] ; fData[0]    ; 13.468 ; 13.298 ; 14.023 ; 13.853 ;
; fAddress[7] ; fData[1]    ; 14.484 ; 13.964 ; 14.774 ; 14.459 ;
; fAddress[7] ; fData[2]    ; 13.881 ; 13.568 ; 14.170 ; 14.074 ;
; fAddress[7] ; fData[3]    ; 13.468 ; 13.298 ; 14.023 ; 13.853 ;
; fAddress[7] ; fData[4]    ; 14.993 ; 14.702 ; 15.311 ; 15.021 ;
; fAddress[7] ; fData[5]    ; 15.629 ; 15.332 ; 15.903 ; 15.705 ;
; fAddress[7] ; fData[6]    ; 17.331 ; 16.657 ; 17.712 ; 17.112 ;
; fAddress[7] ; fData[7]    ; 14.652 ; 14.497 ; 15.057 ; 14.798 ;
; fAddress[7] ; fData_dir   ; 11.709 ; 12.080 ; 12.748 ; 11.624 ;
; fnIorq      ; fData[0]    ; 13.419 ; 13.011 ; 13.736 ; 13.390 ;
; fnIorq      ; fData[1]    ; 14.939 ; 14.624 ; 15.255 ; 14.735 ;
; fnIorq      ; fData[2]    ; 14.335 ; 14.239 ; 14.652 ; 14.339 ;
; fnIorq      ; fData[3]    ; 13.788 ; 13.592 ; 14.107 ; 13.745 ;
; fnIorq      ; fData[4]    ; 15.476 ; 15.186 ; 15.764 ; 15.473 ;
; fnIorq      ; fData[5]    ; 16.068 ; 15.870 ; 16.400 ; 16.103 ;
; fnIorq      ; fData[6]    ; 17.877 ; 17.277 ; 18.102 ; 17.428 ;
; fnIorq      ; fData[7]    ; 15.222 ; 14.963 ; 15.423 ; 15.268 ;
; fnIorq      ; fData_dir   ;        ; 12.256 ; 12.980 ;        ;
; fnRd        ; fData[0]    ; 12.310 ; 12.057 ; 12.883 ; 12.713 ;
; fnRd        ; fData[1]    ; 13.830 ; 13.515 ; 14.241 ; 13.721 ;
; fnRd        ; fData[2]    ; 13.226 ; 13.130 ; 13.638 ; 13.325 ;
; fnRd        ; fData[3]    ; 12.679 ; 12.483 ; 13.093 ; 12.731 ;
; fnRd        ; fData[4]    ; 14.367 ; 14.077 ; 14.750 ; 14.459 ;
; fnRd        ; fData[5]    ; 14.959 ; 14.761 ; 15.386 ; 15.089 ;
; fnRd        ; fData[6]    ; 16.768 ; 16.168 ; 17.088 ; 16.414 ;
; fnRd        ; fData[7]    ; 14.113 ; 13.854 ; 14.409 ; 14.254 ;
; fnRd        ; fData_dir   ;        ; 11.469 ; 12.250 ;        ;
; nBtn_reset  ; fData[0]    ; 10.299 ;        ;        ; 10.303 ;
; nBtn_usr    ; fData[1]    ; 10.755 ;        ;        ; 10.690 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; fAddress[0] ; fData[0]    ; 12.359 ; 12.018 ; 12.535 ; 12.306 ;
; fAddress[0] ; fData[1]    ; 13.113 ; 11.869 ; 12.457 ; 12.960 ;
; fAddress[0] ; fData[2]    ; 12.202 ; 12.328 ; 13.039 ; 12.136 ;
; fAddress[0] ; fData[3]    ; 12.568 ; 11.798 ; 12.647 ; 12.442 ;
; fAddress[0] ; fData[4]    ; 12.398 ; 12.228 ; 12.439 ; 12.269 ;
; fAddress[0] ; fData[5]    ; 12.398 ; 12.228 ; 12.439 ; 12.269 ;
; fAddress[0] ; fData[6]    ; 14.630 ; 14.627 ; 15.132 ; 14.284 ;
; fAddress[0] ; fData[7]    ; 12.258 ; 12.228 ; 12.443 ; 12.246 ;
; fAddress[0] ; fData_dir   ; 11.734 ;        ;        ; 11.688 ;
; fAddress[1] ; fData[0]    ; 11.285 ; 10.543 ; 11.263 ; 11.524 ;
; fAddress[1] ; fData[1]    ; 11.285 ; 11.115 ; 11.746 ; 11.576 ;
; fAddress[1] ; fData[2]    ; 11.224 ; 11.071 ; 11.703 ; 11.550 ;
; fAddress[1] ; fData[3]    ; 11.285 ; 11.115 ; 11.746 ; 11.576 ;
; fAddress[1] ; fData[4]    ; 10.558 ; 10.388 ; 11.021 ; 10.851 ;
; fAddress[1] ; fData[5]    ; 10.558 ; 10.388 ; 11.021 ; 10.851 ;
; fAddress[1] ; fData[6]    ; 13.251 ; 12.712 ; 13.766 ; 13.227 ;
; fAddress[1] ; fData[7]    ; 10.562 ; 10.392 ; 11.021 ; 10.851 ;
; fAddress[1] ; fData_dir   ; 11.355 ; 10.369 ; 11.063 ; 11.353 ;
; fAddress[2] ; fData[0]    ; 12.143 ; 11.879 ; 12.596 ; 12.268 ;
; fAddress[2] ; fData[1]    ; 12.143 ; 11.963 ; 12.596 ; 12.426 ;
; fAddress[2] ; fData[2]    ; 12.082 ; 11.929 ; 12.535 ; 12.382 ;
; fAddress[2] ; fData[3]    ; 12.143 ; 11.897 ; 12.596 ; 12.426 ;
; fAddress[2] ; fData[4]    ; 11.416 ; 11.246 ; 11.869 ; 11.699 ;
; fAddress[2] ; fData[5]    ; 11.416 ; 11.246 ; 11.869 ; 11.699 ;
; fAddress[2] ; fData[6]    ; 14.109 ; 13.570 ; 14.562 ; 14.023 ;
; fAddress[2] ; fData[7]    ; 11.420 ; 11.250 ; 11.873 ; 11.703 ;
; fAddress[2] ; fData_dir   ; 12.097 ; 11.227 ; 11.922 ; 12.149 ;
; fAddress[3] ; fData[0]    ; 11.554 ; 11.379 ; 11.996 ; 11.552 ;
; fAddress[3] ; fData[1]    ; 11.589 ; 11.419 ; 11.996 ; 11.601 ;
; fAddress[3] ; fData[2]    ; 11.528 ; 11.375 ; 11.953 ; 11.800 ;
; fAddress[3] ; fData[3]    ; 11.589 ; 11.419 ; 11.996 ; 11.826 ;
; fAddress[3] ; fData[4]    ; 10.862 ; 10.692 ; 11.271 ; 11.101 ;
; fAddress[3] ; fData[5]    ; 10.862 ; 10.692 ; 11.271 ; 11.101 ;
; fAddress[3] ; fData[6]    ; 13.555 ; 13.016 ; 14.039 ; 13.500 ;
; fAddress[3] ; fData[7]    ; 10.866 ; 10.696 ; 11.271 ; 11.101 ;
; fAddress[3] ; fData_dir   ;        ; 10.682 ; 11.351 ;        ;
; fAddress[4] ; fData[0]    ; 11.626 ; 11.451 ; 12.106 ; 11.630 ;
; fAddress[4] ; fData[1]    ; 11.947 ; 11.602 ; 12.291 ; 11.953 ;
; fAddress[4] ; fData[2]    ; 11.886 ; 11.733 ; 12.321 ; 12.168 ;
; fAddress[4] ; fData[3]    ; 11.947 ; 11.777 ; 12.364 ; 12.194 ;
; fAddress[4] ; fData[4]    ; 11.220 ; 11.050 ; 11.639 ; 11.469 ;
; fAddress[4] ; fData[5]    ; 11.220 ; 11.050 ; 11.639 ; 11.469 ;
; fAddress[4] ; fData[6]    ; 13.913 ; 13.374 ; 14.407 ; 13.868 ;
; fAddress[4] ; fData[7]    ; 11.224 ; 11.054 ; 11.639 ; 11.469 ;
; fAddress[4] ; fData_dir   ;        ; 10.754 ; 11.429 ;        ;
; fAddress[5] ; fData[0]    ; 11.653 ; 11.478 ; 12.010 ; 11.725 ;
; fAddress[5] ; fData[1]    ; 11.775 ; 11.605 ; 12.010 ; 11.840 ;
; fAddress[5] ; fData[2]    ; 11.714 ; 11.561 ; 11.949 ; 11.796 ;
; fAddress[5] ; fData[3]    ; 11.775 ; 11.605 ; 12.010 ; 11.840 ;
; fAddress[5] ; fData[4]    ; 11.048 ; 10.878 ; 11.283 ; 11.113 ;
; fAddress[5] ; fData[5]    ; 11.048 ; 10.878 ; 11.283 ; 11.113 ;
; fAddress[5] ; fData[6]    ; 13.741 ; 13.202 ; 13.976 ; 13.437 ;
; fAddress[5] ; fData[7]    ; 11.052 ; 10.882 ; 11.287 ; 11.117 ;
; fAddress[5] ; fData_dir   ; 10.513 ; 10.859 ; 11.511 ; 10.426 ;
; fAddress[6] ; fData[0]    ; 11.192 ; 10.973 ; 11.601 ; 11.260 ;
; fAddress[6] ; fData[1]    ; 11.114 ; 11.394 ; 11.878 ; 11.111 ;
; fAddress[6] ; fData[2]    ; 11.696 ; 10.793 ; 11.444 ; 11.664 ;
; fAddress[6] ; fData[3]    ; 11.789 ; 11.099 ; 11.810 ; 11.708 ;
; fAddress[6] ; fData[4]    ; 11.064 ; 10.894 ; 11.151 ; 10.981 ;
; fAddress[6] ; fData[5]    ; 11.064 ; 10.894 ; 11.151 ; 10.981 ;
; fAddress[6] ; fData[6]    ; 13.789 ; 12.941 ; 13.844 ; 13.305 ;
; fAddress[6] ; fData[7]    ; 11.064 ; 10.894 ; 11.155 ; 10.985 ;
; fAddress[6] ; fData_dir   ; 10.997 ; 10.345 ; 10.976 ; 10.910 ;
; fAddress[7] ; fData[0]    ; 11.546 ; 11.355 ; 11.605 ; 11.435 ;
; fAddress[7] ; fData[1]    ; 11.546 ; 11.151 ; 11.605 ; 11.435 ;
; fAddress[7] ; fData[2]    ; 11.503 ; 11.350 ; 11.544 ; 11.391 ;
; fAddress[7] ; fData[3]    ; 11.546 ; 11.376 ; 11.605 ; 11.435 ;
; fAddress[7] ; fData[4]    ; 10.821 ; 10.651 ; 10.878 ; 10.708 ;
; fAddress[7] ; fData[5]    ; 10.821 ; 10.651 ; 10.878 ; 10.708 ;
; fAddress[7] ; fData[6]    ; 13.552 ; 13.013 ; 13.571 ; 13.032 ;
; fAddress[7] ; fData[7]    ; 10.821 ; 10.651 ; 10.882 ; 10.712 ;
; fAddress[7] ; fData_dir   ; 11.048 ; 10.006 ; 10.624 ; 10.949 ;
; fnIorq      ; fData[0]    ; 11.809 ; 11.590 ; 12.209 ; 11.868 ;
; fnIorq      ; fData[1]    ; 11.731 ; 11.848 ; 12.440 ; 11.719 ;
; fnIorq      ; fData[2]    ; 11.957 ; 11.410 ; 12.052 ; 12.244 ;
; fnIorq      ; fData[3]    ; 12.018 ; 11.716 ; 12.418 ; 12.270 ;
; fnIorq      ; fData[4]    ; 11.291 ; 10.893 ; 11.420 ; 11.545 ;
; fnIorq      ; fData[5]    ; 11.291 ; 11.121 ; 11.715 ; 11.545 ;
; fnIorq      ; fData[6]    ; 13.984 ; 12.539 ; 13.366 ; 13.944 ;
; fnIorq      ; fData[7]    ; 11.295 ; 10.507 ; 11.000 ; 11.545 ;
; fnIorq      ; fData_dir   ;        ; 10.269 ; 10.875 ;        ;
; fnRd        ; fData[0]    ; 11.110 ; 10.891 ; 11.618 ; 11.277 ;
; fnRd        ; fData[1]    ; 11.032 ; 11.135 ; 11.800 ; 11.128 ;
; fnRd        ; fData[2]    ; 11.244 ; 10.711 ; 11.461 ; 11.604 ;
; fnRd        ; fData[3]    ; 11.305 ; 11.017 ; 11.800 ; 11.630 ;
; fnRd        ; fData[4]    ; 10.578 ; 10.408 ; 11.053 ; 10.905 ;
; fnRd        ; fData[5]    ; 10.578 ; 10.408 ; 11.075 ; 10.905 ;
; fnRd        ; fData[6]    ; 13.271 ; 12.104 ; 12.997 ; 13.304 ;
; fnRd        ; fData[7]    ; 10.582 ; 10.074 ; 10.634 ; 10.905 ;
; fnRd        ; fData_dir   ;        ; 9.568  ; 10.265 ;        ;
; nBtn_reset  ; fData[0]    ; 9.910  ;        ;        ; 9.906  ;
; nBtn_usr    ; fData[1]    ; 10.369 ;        ;        ; 10.299 ;
+-------------+-------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 7
Shortest Synchronizer Chain: 1 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 16.160 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+-----------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                          ;
+-------------+------------------------------+------------------------+-------------------------+
; Source Node ; Synchronization Node         ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------+------------------------------+------------------------+-------------------------+
; fRxd        ; bufferedUART:io3|rxFilter[0] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[4] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[2] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[1] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[3] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[5] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxdFiltered ; Greater than 1 Billion ; Yes                     ;
+-------------+------------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[0] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.160                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[0]                                             ;                        ;              ;                  ; 16.160       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[4] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.396                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[4]                                             ;                        ;              ;                  ; 16.396       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[2] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.396                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[2]                                             ;                        ;              ;                  ; 16.396       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[1] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.526                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[1]                                             ;                        ;              ;                  ; 16.526       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[3] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.533                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[3]                                             ;                        ;              ;                  ; 16.533       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #6: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[5] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 17.264                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[5]                                             ;                        ;              ;                  ; 17.264       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #7: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxdFiltered ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.592                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxdFiltered                                             ;                        ;              ;                  ; 18.592       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 254.13 MHz ; 250.0 MHz       ; fClk_50MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fClk_50MHz ; 16.065 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; fClk_50MHz ; 0.416 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+-------+-----------------------------+
; Clock      ; Slack ; End Point TNS               ;
+------------+-------+-----------------------------+
; fClk_50MHz ; 9.682 ; 0.000                       ;
+------------+-------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fClk_50MHz'                                                                                                   ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 16.065 ; systemTimerCounter[23]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 3.207      ;
; 16.082 ; systemTimerCounter[30]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 3.190      ;
; 16.127 ; systemTimerCounter[22]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 3.145      ;
; 16.144 ; systemTimerCounter[0]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.785      ;
; 16.265 ; systemTimerCounter[1]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.664      ;
; 16.270 ; systemTimerCounter[0]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.659      ;
; 16.277 ; systemTimerCounter[20]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.995      ;
; 16.301 ; systemTimerCounter[1]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.628      ;
; 16.309 ; systemTimerCounter[18]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.963      ;
; 16.309 ; systemTimerCounter[31]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.963      ;
; 16.309 ; systemTimerCounter[0]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.620      ;
; 16.314 ; systemTimerCounter[23]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.615      ;
; 16.315 ; systemTimerCounter[23]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.614      ;
; 16.331 ; systemTimerCounter[30]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.598      ;
; 16.332 ; systemTimerCounter[30]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.597      ;
; 16.334 ; systemTimerCounter[29]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.938      ;
; 16.350 ; systemTimerCounter[9]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.922      ;
; 16.357 ; systemTimerCounter[25]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.915      ;
; 16.370 ; systemTimerCounter[7]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.902      ;
; 16.376 ; systemTimerCounter[22]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.553      ;
; 16.377 ; systemTimerCounter[22]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.552      ;
; 16.391 ; systemTimerCounter[1]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.538      ;
; 16.396 ; systemTimerCounter[0]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.533      ;
; 16.399 ; systemTimerCounter[21]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.873      ;
; 16.401 ; systemTimerCounter[27]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.871      ;
; 16.404 ; systemTimerCounter[24]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.868      ;
; 16.427 ; systemTimerCounter[1]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.502      ;
; 16.435 ; systemTimerCounter[0]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.494      ;
; 16.460 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.473      ;
; 16.460 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.473      ;
; 16.460 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.473      ;
; 16.460 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.473      ;
; 16.460 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.473      ;
; 16.460 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.473      ;
; 16.475 ; systemTimerCounter[2]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.454      ;
; 16.498 ; systemTimerCounter[5]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.431      ;
; 16.501 ; systemTimerCounter[5]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.428      ;
; 16.517 ; systemTimerCounter[1]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.412      ;
; 16.517 ; systemTimerCounter[6]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.412      ;
; 16.522 ; systemTimerCounter[0]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.407      ;
; 16.525 ; systemTimerCounter[10]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.747      ;
; 16.526 ; systemTimerCounter[3]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.403      ;
; 16.526 ; systemTimerCounter[20]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.403      ;
; 16.527 ; systemTimerCounter[20]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.402      ;
; 16.552 ; systemTimerCounter[17]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.720      ;
; 16.553 ; systemTimerCounter[1]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.376      ;
; 16.558 ; systemTimerCounter[18]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.371      ;
; 16.558 ; systemTimerCounter[31]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.371      ;
; 16.559 ; systemTimerCounter[18]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.370      ;
; 16.559 ; systemTimerCounter[31]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.370      ;
; 16.561 ; systemTimerCounter[0]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.368      ;
; 16.562 ; systemTimerCounter[26]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.710      ;
; 16.565 ; systemTimerCounter[3]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.364      ;
; 16.583 ; systemTimerCounter[29]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.346      ;
; 16.584 ; systemTimerCounter[29]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.345      ;
; 16.586 ; systemTimerCounter[19]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.686      ;
; 16.601 ; systemTimerCounter[4]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.328      ;
; 16.601 ; systemTimerCounter[2]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.328      ;
; 16.606 ; systemTimerCounter[25]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.323      ;
; 16.607 ; systemTimerCounter[25]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.322      ;
; 16.612 ; systemTimerCounter[2]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.317      ;
; 16.617 ; systemTimerCounter[9]        ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.312      ;
; 16.618 ; systemTimerCounter[9]        ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.311      ;
; 16.624 ; systemTimerCounter[5]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.305      ;
; 16.627 ; systemTimerCounter[5]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.302      ;
; 16.633 ; systemTimerCounter[28]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.639      ;
; 16.643 ; systemTimerCounter[1]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.286      ;
; 16.643 ; systemTimerCounter[6]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.286      ;
; 16.648 ; systemTimerCounter[0]        ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.281      ;
; 16.648 ; systemTimerCounter[21]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.281      ;
; 16.649 ; systemTimerCounter[21]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.280      ;
; 16.650 ; systemTimerCounter[27]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.279      ;
; 16.651 ; systemTimerCounter[27]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.278      ;
; 16.652 ; systemTimerCounter[3]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.277      ;
; 16.653 ; systemTimerCounter[24]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.276      ;
; 16.654 ; systemTimerCounter[24]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.275      ;
; 16.662 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.271      ;
; 16.662 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.271      ;
; 16.662 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.271      ;
; 16.662 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.271      ;
; 16.662 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.271      ;
; 16.662 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.271      ;
; 16.679 ; systemTimerCounter[1]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.250      ;
; 16.682 ; systemTimerCounter[6]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.247      ;
; 16.686 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.247      ;
; 16.687 ; systemTimerCounter[0]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.242      ;
; 16.689 ; systemTimerCounter[23]       ; systemTimerCounter[1]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.240      ;
; 16.691 ; systemTimerCounter[3]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.238      ;
; 16.706 ; systemTimerCounter[30]       ; systemTimerCounter[1]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.223      ;
; 16.720 ; systemTimerCounter[8]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.552      ;
; 16.723 ; systemTimerCounter[23]       ; systemTimerCounter[0]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.206      ;
; 16.725 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.069     ; 3.208      ;
; 16.727 ; systemTimerCounter[4]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.202      ;
; 16.727 ; systemTimerCounter[2]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.202      ;
; 16.738 ; systemTimerCounter[4]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.191      ;
; 16.738 ; systemTimerCounter[2]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.191      ;
; 16.740 ; systemTimerCounter[30]       ; systemTimerCounter[0]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.189      ;
; 16.748 ; systemTimerCounter[4]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.730     ; 2.524      ;
; 16.750 ; systemTimerCounter[5]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.179      ;
; 16.751 ; systemTimerCounter[22]       ; systemTimerCounter[1]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.073     ; 3.178      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fClk_50MHz'                                                                                                   ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; serialClkCount[4]            ; serialClkCount[4]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.684      ;
; 0.430 ; systemTimerOut               ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.044      ; 0.669      ;
; 0.472 ; bufferedUART:io3|rxFilter[5] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 0.736      ;
; 0.498 ; serialClkCount[15]           ; serialClkCount[15]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.044      ; 0.737      ;
; 0.684 ; serialClkCount[8]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; serialClkCount[6]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; serialClkCount[9]            ; serialClkCount[9]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.953      ;
; 0.687 ; serialClkCount[14]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; serialClkCount[7]            ; serialClkCount[7]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; serialClkCount[13]           ; serialClkCount[13]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; serialClkCount[5]            ; serialClkCount[5]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.957      ;
; 0.691 ; serialClkCount[12]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; serialClkCount[11]           ; serialClkCount[11]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; serialClkCount[10]           ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.959      ;
; 0.694 ; bufferedUART:io3|rxFilter[3] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 0.958      ;
; 0.700 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 0.964      ;
; 0.704 ; systemTimerCounter[15]       ; systemTimerCounter[15]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; systemTimerCounter[13]       ; systemTimerCounter[13]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; systemTimerCounter[3]        ; systemTimerCounter[3]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; systemTimerCounter[19]       ; systemTimerCounter[19]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; systemTimerCounter[29]       ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; systemTimerCounter[21]       ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; systemTimerCounter[11]       ; systemTimerCounter[11]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; systemTimerCounter[17]       ; systemTimerCounter[17]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; systemTimerCounter[27]       ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; systemTimerCounter[31]       ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; systemTimerCounter[22]       ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; systemTimerCounter[9]        ; systemTimerCounter[9]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; systemTimerCounter[25]       ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; systemTimerCounter[23]       ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; systemTimerCounter[7]        ; systemTimerCounter[7]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; systemTimerCounter[16]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; systemTimerCounter[14]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; systemTimerCounter[2]        ; systemTimerCounter[2]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; systemTimerCounter[18]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; systemTimerCounter[12]       ; systemTimerCounter[12]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; systemTimerCounter[10]       ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; systemTimerCounter[4]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; systemTimerCounter[26]       ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; systemTimerCounter[28]       ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; systemTimerCounter[30]       ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; systemTimerCounter[20]       ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; systemTimerCounter[8]        ; systemTimerCounter[8]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; systemTimerCounter[24]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; bufferedUART:io3|rxFilter[1] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 0.976      ;
; 0.718 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 0.982      ;
; 0.724 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 0.988      ;
; 0.841 ; bufferedUART:io3|rxdFiltered ; bufferedUART:io3|rxdFiltered ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.105      ;
; 1.005 ; serialClkCount[8]            ; serialClkCount[9]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; serialClkCount[6]            ; serialClkCount[7]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.273      ;
; 1.007 ; serialClkCount[9]            ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.275      ;
; 1.008 ; serialClkCount[12]           ; serialClkCount[13]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; serialClkCount[10]           ; serialClkCount[11]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; serialClkCount[4]            ; serialClkCount[5]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.276      ;
; 1.010 ; serialClkCount[5]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; serialClkCount[7]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.279      ;
; 1.012 ; serialClkCount[13]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; serialClkCount[11]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.280      ;
; 1.016 ; bufferedUART:io3|rxFilter[3] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.280      ;
; 1.019 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.283      ;
; 1.019 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.283      ;
; 1.020 ; serialClkCount[8]            ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; serialClkCount[6]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.288      ;
; 1.023 ; serialClkCount[4]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.291      ;
; 1.025 ; serialClkCount[12]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; serialClkCount[10]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; systemTimerCounter[15]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; systemTimerCounter[13]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; systemTimerCounter[3]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; systemTimerCounter[22]       ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; systemTimerCounter[14]       ; systemTimerCounter[15]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; systemTimerCounter[2]        ; systemTimerCounter[3]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; systemTimerCounter[16]       ; systemTimerCounter[17]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; systemTimerCounter[21]       ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; systemTimerCounter[11]       ; systemTimerCounter[12]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; systemTimerCounter[29]       ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; systemTimerCounter[19]       ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; systemTimerCounter[12]       ; systemTimerCounter[13]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; systemTimerCounter[18]       ; systemTimerCounter[19]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; systemTimerCounter[20]       ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; systemTimerCounter[10]       ; systemTimerCounter[11]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; systemTimerCounter[27]       ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; systemTimerCounter[28]       ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; systemTimerCounter[26]       ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; systemTimerCounter[30]       ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; systemTimerCounter[8]        ; systemTimerCounter[9]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; systemTimerCounter[24]       ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; systemTimerCounter[17]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; systemTimerCounter[9]        ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; systemTimerCounter[25]       ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; systemTimerCounter[7]        ; systemTimerCounter[8]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; systemTimerCounter[23]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.300      ;
; 1.034 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.298      ;
; 1.034 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.298      ;
; 1.036 ; bufferedUART:io3|rxFilter[1] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.300      ;
; 1.037 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.069      ; 1.301      ;
; 1.041 ; systemTimerCounter[22]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; systemTimerCounter[14]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.311      ;
; 1.043 ; systemTimerCounter[2]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.311      ;
; 1.043 ; systemTimerCounter[16]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.073      ; 1.311      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fClk_50MHz'                                                            ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[15]           ;
; 9.750 ; 9.934        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerOut               ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[10]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[11]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[12]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[13]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[14]           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[4]            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[5]            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[6]            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[7]            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[8]            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; serialClkCount[9]            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[0]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[10]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[11]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[12]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[13]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[14]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[15]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[16]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[17]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[18]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[19]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[1]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[20]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[21]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[22]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[23]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[24]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[25]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[26]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[27]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[28]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[29]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[2]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[30]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[31]       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[3]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[4]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[5]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[6]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[7]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[8]        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Rise       ; systemTimerCounter[9]        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[0] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[1] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[2] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[3] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[4] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[5] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxdFiltered ;
; 9.812 ; 9.812        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[15]|clk       ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[0] ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[1] ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[2] ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[3] ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[4] ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[5] ;
; 9.819 ; 10.003       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxdFiltered ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[10]           ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[11]           ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[12]           ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[13]           ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[14]           ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[4]            ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[5]            ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[6]            ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[7]            ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[8]            ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[9]            ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[0]        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[10]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[11]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[12]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[13]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[14]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[15]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[16]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[17]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[18]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[19]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[1]        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[20]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[21]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[22]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[23]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[24]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[25]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[26]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[27]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[28]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[29]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[2]        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[30]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[31]       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[3]        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[4]        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[5]        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[6]        ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fRxd      ; fClk_50MHz ; 4.108 ; 4.237 ; Fall       ; fClk_50MHz      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; fRxd      ; fClk_50MHz ; -2.051 ; -2.258 ; Fall       ; fClk_50MHz      ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; fAddress[0] ; fData[0]    ; 12.734 ; 12.568 ; 12.350 ; 12.184 ;
; fAddress[0] ; fData[1]    ; 12.769 ; 12.568 ; 13.096 ; 12.223 ;
; fAddress[0] ; fData[2]    ; 12.661 ; 12.511 ; 12.523 ; 12.104 ;
; fAddress[0] ; fData[3]    ; 12.734 ; 12.568 ; 12.350 ; 12.184 ;
; fAddress[0] ; fData[4]    ; 14.547 ; 14.078 ; 14.406 ; 13.944 ;
; fAddress[0] ; fData[5]    ; 15.130 ; 14.656 ; 14.785 ; 14.407 ;
; fAddress[0] ; fData[6]    ; 16.588 ; 15.720 ; 16.380 ; 15.512 ;
; fAddress[0] ; fData[7]    ; 14.205 ; 13.874 ; 14.154 ; 13.719 ;
; fAddress[0] ; fData_dir   ; 12.460 ;        ;        ; 11.882 ;
; fAddress[1] ; fData[0]    ; 12.285 ; 12.119 ; 11.856 ; 11.690 ;
; fAddress[1] ; fData[1]    ; 13.143 ; 12.568 ; 13.216 ; 12.463 ;
; fAddress[1] ; fData[2]    ; 12.528 ; 12.231 ; 12.606 ; 12.119 ;
; fAddress[1] ; fData[3]    ; 12.285 ; 12.119 ; 12.093 ; 11.690 ;
; fAddress[1] ; fData[4]    ; 13.621 ; 13.159 ; 13.847 ; 13.385 ;
; fAddress[1] ; fData[5]    ; 14.113 ; 13.735 ; 14.241 ; 13.767 ;
; fAddress[1] ; fData[6]    ; 15.677 ; 14.813 ; 15.699 ; 14.831 ;
; fAddress[1] ; fData[7]    ; 13.369 ; 12.934 ; 13.595 ; 13.160 ;
; fAddress[1] ; fData_dir   ; 11.102 ; 10.540 ; 11.355 ; 10.724 ;
; fAddress[2] ; fData[0]    ; 13.019 ; 12.853 ; 12.622 ; 12.424 ;
; fAddress[2] ; fData[1]    ; 13.997 ; 13.422 ; 14.006 ; 13.253 ;
; fAddress[2] ; fData[2]    ; 13.382 ; 13.085 ; 13.396 ; 12.909 ;
; fAddress[2] ; fData[3]    ; 13.019 ; 12.853 ; 12.883 ; 12.424 ;
; fAddress[2] ; fData[4]    ; 14.475 ; 14.013 ; 14.448 ; 13.979 ;
; fAddress[2] ; fData[5]    ; 14.967 ; 14.589 ; 15.031 ; 14.557 ;
; fAddress[2] ; fData[6]    ; 16.531 ; 15.667 ; 16.489 ; 15.621 ;
; fAddress[2] ; fData[7]    ; 14.223 ; 13.788 ; 14.077 ; 13.746 ;
; fAddress[2] ; fData_dir   ; 11.836 ; 11.374 ; 12.160 ; 11.458 ;
; fAddress[3] ; fData[0]    ; 11.975 ; 11.643 ; 12.514 ; 12.348 ;
; fAddress[3] ; fData[1]    ; 13.469 ; 12.894 ; 13.451 ; 12.698 ;
; fAddress[3] ; fData[2]    ; 12.854 ; 12.557 ; 12.841 ; 12.354 ;
; fAddress[3] ; fData[3]    ; 12.333 ; 11.987 ; 12.514 ; 12.348 ;
; fAddress[3] ; fData[4]    ; 13.947 ; 13.485 ; 13.893 ; 13.424 ;
; fAddress[3] ; fData[5]    ; 14.439 ; 14.061 ; 14.476 ; 14.002 ;
; fAddress[3] ; fData[6]    ; 16.003 ; 15.139 ; 15.934 ; 15.066 ;
; fAddress[3] ; fData[7]    ; 13.695 ; 13.260 ; 13.522 ; 13.191 ;
; fAddress[3] ; fData_dir   ;        ; 10.677 ; 11.365 ;        ;
; fAddress[4] ; fData[0]    ; 12.297 ; 12.131 ; 12.941 ; 12.775 ;
; fAddress[4] ; fData[1]    ; 13.537 ; 12.962 ; 13.538 ; 12.785 ;
; fAddress[4] ; fData[2]    ; 12.922 ; 12.625 ; 12.928 ; 12.718 ;
; fAddress[4] ; fData[3]    ; 12.401 ; 12.131 ; 12.941 ; 12.775 ;
; fAddress[4] ; fData[4]    ; 14.015 ; 13.553 ; 14.023 ; 13.561 ;
; fAddress[4] ; fData[5]    ; 14.507 ; 14.129 ; 14.563 ; 14.089 ;
; fAddress[4] ; fData[6]    ; 16.071 ; 15.207 ; 16.021 ; 15.153 ;
; fAddress[4] ; fData[7]    ; 13.763 ; 13.328 ; 13.771 ; 13.336 ;
; fAddress[4] ; fData_dir   ;        ; 11.165 ; 11.758 ;        ;
; fAddress[5] ; fData[0]    ; 12.139 ; 11.787 ; 12.775 ; 12.609 ;
; fAddress[5] ; fData[1]    ; 13.633 ; 13.058 ; 13.627 ; 12.874 ;
; fAddress[5] ; fData[2]    ; 13.018 ; 12.721 ; 13.017 ; 12.552 ;
; fAddress[5] ; fData[3]    ; 12.497 ; 12.151 ; 12.775 ; 12.609 ;
; fAddress[5] ; fData[4]    ; 14.111 ; 13.649 ; 14.069 ; 13.600 ;
; fAddress[5] ; fData[5]    ; 14.603 ; 14.225 ; 14.652 ; 14.178 ;
; fAddress[5] ; fData[6]    ; 16.167 ; 15.303 ; 16.110 ; 15.242 ;
; fAddress[5] ; fData[7]    ; 13.859 ; 13.424 ; 13.698 ; 13.367 ;
; fAddress[5] ; fData_dir   ; 11.063 ; 10.739 ; 11.559 ; 10.591 ;
; fAddress[6] ; fData[0]    ; 12.045 ; 11.437 ; 12.120 ; 11.791 ;
; fAddress[6] ; fData[1]    ; 13.539 ; 12.964 ; 13.504 ; 12.751 ;
; fAddress[6] ; fData[2]    ; 12.924 ; 12.627 ; 12.894 ; 12.407 ;
; fAddress[6] ; fData[3]    ; 12.403 ; 12.057 ; 12.381 ; 11.877 ;
; fAddress[6] ; fData[4]    ; 14.017 ; 13.555 ; 13.946 ; 13.477 ;
; fAddress[6] ; fData[5]    ; 14.509 ; 14.131 ; 14.529 ; 14.055 ;
; fAddress[6] ; fData[6]    ; 16.073 ; 15.209 ; 15.987 ; 15.119 ;
; fAddress[6] ; fData[7]    ; 13.765 ; 13.330 ; 13.575 ; 13.244 ;
; fAddress[6] ; fData_dir   ; 10.527 ; 10.747 ; 11.418 ; 10.071 ;
; fAddress[7] ; fData[0]    ; 12.105 ; 11.939 ; 12.871 ; 12.705 ;
; fAddress[7] ; fData[1]    ; 13.354 ; 12.601 ; 13.559 ; 12.984 ;
; fAddress[7] ; fData[2]    ; 12.744 ; 12.257 ; 12.944 ; 12.648 ;
; fAddress[7] ; fData[3]    ; 12.231 ; 11.939 ; 12.871 ; 12.705 ;
; fAddress[7] ; fData[4]    ; 13.796 ; 13.327 ; 14.037 ; 13.575 ;
; fAddress[7] ; fData[5]    ; 14.379 ; 13.905 ; 14.529 ; 14.151 ;
; fAddress[7] ; fData[6]    ; 15.837 ; 14.969 ; 16.093 ; 15.229 ;
; fAddress[7] ; fData[7]    ; 13.425 ; 13.094 ; 13.785 ; 13.350 ;
; fAddress[7] ; fData_dir   ; 10.792 ; 10.891 ; 11.655 ; 10.340 ;
; fnIorq      ; fData[0]    ; 12.398 ; 11.790 ; 12.517 ; 12.188 ;
; fnIorq      ; fData[1]    ; 13.892 ; 13.317 ; 13.901 ; 13.148 ;
; fnIorq      ; fData[2]    ; 13.277 ; 12.980 ; 13.291 ; 12.804 ;
; fnIorq      ; fData[3]    ; 12.756 ; 12.410 ; 12.778 ; 12.274 ;
; fnIorq      ; fData[4]    ; 14.370 ; 13.908 ; 14.343 ; 13.874 ;
; fnIorq      ; fData[5]    ; 14.862 ; 14.484 ; 14.926 ; 14.452 ;
; fnIorq      ; fData[6]    ; 16.426 ; 15.562 ; 16.384 ; 15.516 ;
; fnIorq      ; fData[7]    ; 14.118 ; 13.683 ; 13.972 ; 13.641 ;
; fnIorq      ; fData_dir   ;        ; 11.100 ; 11.815 ;        ;
; fnRd        ; fData[0]    ; 11.357 ; 10.840 ; 11.761 ; 11.595 ;
; fnRd        ; fData[1]    ; 12.851 ; 12.276 ; 12.951 ; 12.198 ;
; fnRd        ; fData[2]    ; 12.236 ; 11.939 ; 12.341 ; 11.854 ;
; fnRd        ; fData[3]    ; 11.715 ; 11.369 ; 11.828 ; 11.595 ;
; fnRd        ; fData[4]    ; 13.329 ; 12.867 ; 13.419 ; 12.957 ;
; fnRd        ; fData[5]    ; 13.821 ; 13.443 ; 13.976 ; 13.502 ;
; fnRd        ; fData[6]    ; 15.385 ; 14.521 ; 15.434 ; 14.566 ;
; fnRd        ; fData[7]    ; 13.077 ; 12.642 ; 13.167 ; 12.732 ;
; fnRd        ; fData_dir   ;        ; 10.352 ; 11.143 ;        ;
; nBtn_reset  ; fData[0]    ; 9.438  ;        ;        ; 9.157  ;
; nBtn_usr    ; fData[1]    ; 9.886  ;        ;        ; 9.506  ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; fAddress[0] ; fData[0]    ; 11.399 ; 10.840 ; 11.270 ; 10.931 ;
; fAddress[0] ; fData[1]    ; 12.135 ; 10.820 ; 11.229 ; 11.520 ;
; fAddress[0] ; fData[2]    ; 11.297 ; 11.094 ; 11.644 ; 10.776 ;
; fAddress[0] ; fData[3]    ; 11.630 ; 10.625 ; 11.529 ; 11.052 ;
; fAddress[0] ; fData[4]    ; 11.476 ; 11.310 ; 11.041 ; 10.875 ;
; fAddress[0] ; fData[5]    ; 11.476 ; 11.310 ; 11.041 ; 10.875 ;
; fAddress[0] ; fData[6]    ; 13.396 ; 13.356 ; 13.366 ; 12.567 ;
; fAddress[0] ; fData[7]    ; 11.347 ; 11.309 ; 11.044 ; 10.878 ;
; fAddress[0] ; fData_dir   ; 10.825 ;        ;        ; 10.390 ;
; fAddress[1] ; fData[0]    ; 10.140 ; 9.477  ; 10.225 ; 10.313 ;
; fAddress[1] ; fData[1]    ; 10.140 ; 9.974  ; 10.479 ; 10.313 ;
; fAddress[1] ; fData[2]    ; 10.091 ; 9.941  ; 10.430 ; 10.280 ;
; fAddress[1] ; fData[3]    ; 10.140 ; 9.974  ; 10.479 ; 10.313 ;
; fAddress[1] ; fData[4]    ; 9.488  ; 9.322  ; 9.827  ; 9.661  ;
; fAddress[1] ; fData[5]    ; 9.488  ; 9.322  ; 9.827  ; 9.661  ;
; fAddress[1] ; fData[6]    ; 11.813 ; 11.260 ; 12.152 ; 11.599 ;
; fAddress[1] ; fData[7]    ; 9.491  ; 9.325  ; 9.830  ; 9.664  ;
; fAddress[1] ; fData_dir   ; 10.450 ; 9.309  ; 10.042 ; 10.085 ;
; fAddress[2] ; fData[0]    ; 10.960 ; 10.718 ; 11.185 ; 10.899 ;
; fAddress[2] ; fData[1]    ; 10.960 ; 10.794 ; 11.185 ; 11.019 ;
; fAddress[2] ; fData[2]    ; 10.911 ; 10.761 ; 11.136 ; 10.986 ;
; fAddress[2] ; fData[3]    ; 10.960 ; 10.746 ; 11.185 ; 11.019 ;
; fAddress[2] ; fData[4]    ; 10.308 ; 10.142 ; 10.533 ; 10.367 ;
; fAddress[2] ; fData[5]    ; 10.308 ; 10.142 ; 10.533 ; 10.367 ;
; fAddress[2] ; fData[6]    ; 12.633 ; 12.080 ; 12.858 ; 12.305 ;
; fAddress[2] ; fData[7]    ; 10.311 ; 10.145 ; 10.536 ; 10.370 ;
; fAddress[2] ; fData_dir   ; 11.154 ; 10.129 ; 10.800 ; 10.791 ;
; fAddress[3] ; fData[0]    ; 10.431 ; 10.263 ; 10.923 ; 10.337 ;
; fAddress[3] ; fData[1]    ; 10.431 ; 10.265 ; 10.939 ; 10.417 ;
; fAddress[3] ; fData[2]    ; 10.382 ; 10.232 ; 10.912 ; 10.762 ;
; fAddress[3] ; fData[3]    ; 10.431 ; 10.265 ; 10.939 ; 10.772 ;
; fAddress[3] ; fData[4]    ; 9.779  ; 9.613  ; 10.241 ; 10.075 ;
; fAddress[3] ; fData[5]    ; 9.779  ; 9.613  ; 10.241 ; 10.075 ;
; fAddress[3] ; fData[6]    ; 12.104 ; 11.551 ; 12.674 ; 12.121 ;
; fAddress[3] ; fData[7]    ; 9.782  ; 9.616  ; 10.240 ; 10.074 ;
; fAddress[3] ; fData_dir   ;        ; 9.622  ; 10.312 ;        ;
; fAddress[4] ; fData[0]    ; 10.638 ; 10.329 ; 11.007 ; 10.421 ;
; fAddress[4] ; fData[1]    ; 10.765 ; 10.459 ; 11.197 ; 10.708 ;
; fAddress[4] ; fData[2]    ; 10.716 ; 10.566 ; 11.237 ; 11.087 ;
; fAddress[4] ; fData[3]    ; 10.765 ; 10.599 ; 11.264 ; 11.098 ;
; fAddress[4] ; fData[4]    ; 10.113 ; 9.947  ; 10.566 ; 10.400 ;
; fAddress[4] ; fData[5]    ; 10.113 ; 9.947  ; 10.566 ; 10.400 ;
; fAddress[4] ; fData[6]    ; 12.438 ; 11.885 ; 12.999 ; 12.446 ;
; fAddress[4] ; fData[7]    ; 10.116 ; 9.950  ; 10.565 ; 10.399 ;
; fAddress[4] ; fData_dir   ;        ; 9.688  ; 10.396 ;        ;
; fAddress[5] ; fData[0]    ; 10.613 ; 10.327 ; 10.656 ; 10.490 ;
; fAddress[5] ; fData[1]    ; 10.613 ; 10.447 ; 10.656 ; 10.490 ;
; fAddress[5] ; fData[2]    ; 10.564 ; 10.414 ; 10.607 ; 10.457 ;
; fAddress[5] ; fData[3]    ; 10.613 ; 10.447 ; 10.656 ; 10.490 ;
; fAddress[5] ; fData[4]    ; 9.961  ; 9.795  ; 10.004 ; 9.838  ;
; fAddress[5] ; fData[5]    ; 9.961  ; 9.795  ; 10.004 ; 9.838  ;
; fAddress[5] ; fData[6]    ; 12.286 ; 11.733 ; 12.329 ; 11.776 ;
; fAddress[5] ; fData[7]    ; 9.964  ; 9.798  ; 10.007 ; 9.841  ;
; fAddress[5] ; fData_dir   ; 9.672  ; 9.782  ; 10.436 ; 9.229  ;
; fAddress[6] ; fData[0]    ; 10.198 ; 9.871  ; 10.538 ; 10.105 ;
; fAddress[6] ; fData[1]    ; 10.157 ; 10.361 ; 10.539 ; 9.948  ;
; fAddress[6] ; fData[2]    ; 10.572 ; 9.704  ; 10.425 ; 10.340 ;
; fAddress[6] ; fData[3]    ; 10.621 ; 9.980  ; 10.539 ; 10.373 ;
; fAddress[6] ; fData[4]    ; 9.969  ; 9.803  ; 9.887  ; 9.721  ;
; fAddress[6] ; fData[5]    ; 9.969  ; 9.803  ; 9.887  ; 9.721  ;
; fAddress[6] ; fData[6]    ; 12.294 ; 11.495 ; 12.212 ; 11.659 ;
; fAddress[6] ; fData[7]    ; 9.972  ; 9.806  ; 9.890  ; 9.724  ;
; fAddress[6] ; fData_dir   ; 10.126 ; 9.318  ; 9.953  ; 9.684  ;
; fAddress[7] ; fData[0]    ; 10.427 ; 10.261 ; 10.300 ; 10.134 ;
; fAddress[7] ; fData[1]    ; 10.427 ; 10.131 ; 10.300 ; 10.134 ;
; fAddress[7] ; fData[2]    ; 10.378 ; 10.228 ; 10.251 ; 10.101 ;
; fAddress[7] ; fData[3]    ; 10.427 ; 10.261 ; 10.300 ; 10.134 ;
; fAddress[7] ; fData[4]    ; 9.775  ; 9.609  ; 9.648  ; 9.482  ;
; fAddress[7] ; fData[5]    ; 9.775  ; 9.609  ; 9.648  ; 9.482  ;
; fAddress[7] ; fData[6]    ; 12.100 ; 11.547 ; 11.973 ; 11.420 ;
; fAddress[7] ; fData[7]    ; 9.778  ; 9.612  ; 9.651  ; 9.485  ;
; fAddress[7] ; fData_dir   ; 10.172 ; 9.004  ; 9.628  ; 9.711  ;
; fnIorq      ; fData[0]    ; 10.816 ; 10.489 ; 11.058 ; 10.625 ;
; fnIorq      ; fData[1]    ; 10.775 ; 10.707 ; 11.298 ; 10.468 ;
; fnIorq      ; fData[2]    ; 10.824 ; 10.322 ; 10.945 ; 11.121 ;
; fnIorq      ; fData[3]    ; 10.873 ; 10.598 ; 11.278 ; 11.131 ;
; fnIorq      ; fData[4]    ; 10.221 ; 9.890  ; 10.322 ; 10.434 ;
; fnIorq      ; fData[5]    ; 10.221 ; 10.055 ; 10.600 ; 10.434 ;
; fnIorq      ; fData[6]    ; 12.546 ; 11.222 ; 11.954 ; 12.480 ;
; fnIorq      ; fData[7]    ; 10.224 ; 9.541  ; 9.912  ; 10.433 ;
; fnIorq      ; fData_dir   ;        ; 9.306  ; 9.790  ;        ;
; fnRd        ; fData[0]    ; 10.138 ; 9.811  ; 10.530 ; 10.097 ;
; fnRd        ; fData[1]    ; 10.097 ; 10.004 ; 10.710 ; 9.940  ;
; fnRd        ; fData[2]    ; 10.121 ; 9.644  ; 10.417 ; 10.533 ;
; fnRd        ; fData[3]    ; 10.170 ; 9.920  ; 10.710 ; 10.544 ;
; fnRd        ; fData[4]    ; 9.518  ; 9.352  ; 9.981  ; 9.846  ;
; fnRd        ; fData[5]    ; 9.518  ; 9.352  ; 10.012 ; 9.846  ;
; fnRd        ; fData[6]    ; 11.843 ; 10.782 ; 11.611 ; 11.892 ;
; fnRd        ; fData[7]    ; 9.521  ; 9.103  ; 9.571  ; 9.845  ;
; fnRd        ; fData_dir   ;        ; 8.624  ; 9.244  ;        ;
; nBtn_reset  ; fData[0]    ; 9.055  ;        ;        ; 8.787  ;
; nBtn_usr    ; fData[1]    ; 9.512  ;        ;        ; 9.142  ;
+-------------+-------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 7
Shortest Synchronizer Chain: 1 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 16.460 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+-----------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                          ;
+-------------+------------------------------+------------------------+-------------------------+
; Source Node ; Synchronization Node         ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------+------------------------------+------------------------+-------------------------+
; fRxd        ; bufferedUART:io3|rxFilter[0] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[2] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[4] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[3] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[1] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[5] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxdFiltered ; Greater than 1 Billion ; Yes                     ;
+-------------+------------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[0] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.460                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[0]                                             ;                        ;              ;                  ; 16.460       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[2] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.662                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[2]                                             ;                        ;              ;                  ; 16.662       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[4] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.686                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[4]                                             ;                        ;              ;                  ; 16.686       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[3] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.786                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[3]                                             ;                        ;              ;                  ; 16.786       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[1] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 16.809                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[1]                                             ;                        ;              ;                  ; 16.809       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #6: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[5] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 17.495                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[5]                                             ;                        ;              ;                  ; 17.495       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #7: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxdFiltered ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.715                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxdFiltered                                             ;                        ;              ;                  ; 18.715       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fClk_50MHz ; 18.085 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; fClk_50MHz ; 0.194 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+-------+-----------------------------+
; Clock      ; Slack ; End Point TNS               ;
+------------+-------+-----------------------------+
; fClk_50MHz ; 9.394 ; 0.000                       ;
+------------+-------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fClk_50MHz'                                                                                                   ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 18.085 ; systemTimerCounter[1]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.865      ;
; 18.089 ; systemTimerCounter[1]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.861      ;
; 18.103 ; systemTimerCounter[0]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.847      ;
; 18.135 ; systemTimerCounter[0]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.815      ;
; 18.153 ; systemTimerCounter[1]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.797      ;
; 18.157 ; systemTimerCounter[1]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.793      ;
; 18.171 ; systemTimerCounter[0]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.779      ;
; 18.172 ; systemTimerCounter[30]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.410      ;
; 18.186 ; systemTimerCounter[23]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.396      ;
; 18.203 ; systemTimerCounter[0]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.747      ;
; 18.203 ; systemTimerCounter[22]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.379      ;
; 18.215 ; systemTimerCounter[5]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.735      ;
; 18.219 ; systemTimerCounter[5]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.731      ;
; 18.221 ; systemTimerCounter[1]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.729      ;
; 18.225 ; systemTimerCounter[1]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.725      ;
; 18.231 ; systemTimerCounter[3]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.719      ;
; 18.235 ; systemTimerCounter[3]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.715      ;
; 18.239 ; systemTimerCounter[0]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.711      ;
; 18.241 ; systemTimerCounter[2]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.709      ;
; 18.254 ; systemTimerCounter[31]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.328      ;
; 18.257 ; systemTimerCounter[7]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.325      ;
; 18.271 ; systemTimerCounter[0]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.679      ;
; 18.279 ; systemTimerCounter[2]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.671      ;
; 18.279 ; systemTimerCounter[18]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.303      ;
; 18.279 ; systemTimerCounter[20]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.303      ;
; 18.281 ; systemTimerCounter[29]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.301      ;
; 18.283 ; systemTimerCounter[5]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.667      ;
; 18.287 ; systemTimerCounter[5]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.663      ;
; 18.289 ; systemTimerCounter[1]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.661      ;
; 18.290 ; systemTimerCounter[9]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.292      ;
; 18.293 ; systemTimerCounter[1]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.657      ;
; 18.299 ; systemTimerCounter[3]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.651      ;
; 18.299 ; systemTimerCounter[25]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.283      ;
; 18.303 ; systemTimerCounter[3]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.647      ;
; 18.307 ; systemTimerCounter[0]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.643      ;
; 18.308 ; systemTimerCounter[6]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.642      ;
; 18.309 ; systemTimerCounter[4]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.641      ;
; 18.309 ; systemTimerCounter[2]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.641      ;
; 18.309 ; systemTimerCounter[24]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.273      ;
; 18.322 ; systemTimerCounter[21]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.260      ;
; 18.335 ; systemTimerCounter[27]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.247      ;
; 18.339 ; systemTimerCounter[0]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.611      ;
; 18.342 ; systemTimerCounter[6]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.608      ;
; 18.347 ; systemTimerCounter[4]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.603      ;
; 18.347 ; systemTimerCounter[2]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.603      ;
; 18.351 ; systemTimerCounter[5]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.599      ;
; 18.353 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.596      ;
; 18.355 ; systemTimerCounter[5]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.595      ;
; 18.357 ; systemTimerCounter[1]        ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.593      ;
; 18.359 ; systemTimerCounter[30]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.591      ;
; 18.359 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.590      ;
; 18.359 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.590      ;
; 18.359 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.590      ;
; 18.359 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.590      ;
; 18.359 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.590      ;
; 18.360 ; systemTimerCounter[30]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.590      ;
; 18.361 ; systemTimerCounter[1]        ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.589      ;
; 18.363 ; systemTimerCounter[7]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.587      ;
; 18.367 ; systemTimerCounter[7]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.583      ;
; 18.367 ; systemTimerCounter[3]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.583      ;
; 18.370 ; systemTimerCounter[23]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.580      ;
; 18.371 ; systemTimerCounter[3]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.579      ;
; 18.371 ; systemTimerCounter[23]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.579      ;
; 18.375 ; systemTimerCounter[0]        ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.575      ;
; 18.376 ; systemTimerCounter[6]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.574      ;
; 18.376 ; systemTimerCounter[10]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.206      ;
; 18.377 ; systemTimerCounter[4]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.573      ;
; 18.377 ; systemTimerCounter[2]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.573      ;
; 18.378 ; systemTimerCounter[22]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.572      ;
; 18.379 ; systemTimerCounter[22]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.571      ;
; 18.384 ; systemTimerCounter[19]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.198      ;
; 18.389 ; systemTimerCounter[17]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.193      ;
; 18.391 ; systemTimerCounter[26]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.191      ;
; 18.402 ; systemTimerCounter[28]       ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.180      ;
; 18.407 ; systemTimerCounter[0]        ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.543      ;
; 18.410 ; systemTimerCounter[6]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.540      ;
; 18.415 ; systemTimerCounter[4]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.535      ;
; 18.415 ; systemTimerCounter[2]        ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.535      ;
; 18.419 ; systemTimerCounter[5]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.531      ;
; 18.423 ; systemTimerCounter[5]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.527      ;
; 18.425 ; systemTimerCounter[1]        ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.525      ;
; 18.425 ; systemTimerCounter[4]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.157      ;
; 18.429 ; systemTimerCounter[1]        ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.521      ;
; 18.431 ; systemTimerCounter[9]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.519      ;
; 18.431 ; systemTimerCounter[7]        ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.519      ;
; 18.435 ; systemTimerCounter[9]        ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.515      ;
; 18.435 ; systemTimerCounter[7]        ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.515      ;
; 18.435 ; systemTimerCounter[3]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.515      ;
; 18.439 ; systemTimerCounter[3]        ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.511      ;
; 18.443 ; systemTimerCounter[31]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.507      ;
; 18.443 ; systemTimerCounter[0]        ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.507      ;
; 18.444 ; systemTimerCounter[6]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.506      ;
; 18.444 ; systemTimerCounter[31]       ; systemTimerCounter[6]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.506      ;
; 18.445 ; systemTimerCounter[8]        ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.505      ;
; 18.445 ; systemTimerCounter[4]        ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.505      ;
; 18.445 ; systemTimerCounter[2]        ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.505      ;
; 18.450 ; systemTimerCounter[3]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.132      ;
; 18.454 ; systemTimerCounter[5]        ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.405     ; 1.128      ;
; 18.454 ; systemTimerCounter[20]       ; systemTimerCounter[5]        ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.037     ; 1.496      ;
; 18.454 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 20.000       ; -0.038     ; 1.495      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fClk_50MHz'                                                                                                   ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; serialClkCount[4]            ; serialClkCount[4]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; systemTimerOut               ; systemTimerOut               ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.022      ; 0.307      ;
; 0.203 ; bufferedUART:io3|rxFilter[5] ; bufferedUART:io3|rxFilter[5] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.325      ;
; 0.219 ; serialClkCount[15]           ; serialClkCount[15]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.022      ; 0.325      ;
; 0.294 ; serialClkCount[9]            ; serialClkCount[9]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; serialClkCount[8]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; serialClkCount[6]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; serialClkCount[14]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; serialClkCount[13]           ; serialClkCount[13]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; serialClkCount[7]            ; serialClkCount[7]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; serialClkCount[5]            ; serialClkCount[5]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; bufferedUART:io3|rxFilter[3] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; serialClkCount[12]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; serialClkCount[11]           ; serialClkCount[11]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; serialClkCount[10]           ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.420      ;
; 0.302 ; systemTimerCounter[15]       ; systemTimerCounter[15]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; systemTimerCounter[31]       ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; systemTimerCounter[13]       ; systemTimerCounter[13]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; systemTimerCounter[3]        ; systemTimerCounter[3]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; systemTimerCounter[17]       ; systemTimerCounter[17]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; systemTimerCounter[19]       ; systemTimerCounter[19]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; systemTimerCounter[27]       ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; systemTimerCounter[29]       ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; systemTimerCounter[21]       ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; systemTimerCounter[11]       ; systemTimerCounter[11]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; systemTimerCounter[7]        ; systemTimerCounter[7]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; bufferedUART:io3|rxFilter[1] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; systemTimerCounter[16]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[25]       ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[23]       ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[22]       ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[14]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[9]        ; systemTimerCounter[9]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[8]        ; systemTimerCounter[8]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; systemTimerCounter[2]        ; systemTimerCounter[2]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; systemTimerCounter[30]       ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; systemTimerCounter[24]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; systemTimerCounter[20]       ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; systemTimerCounter[18]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; systemTimerCounter[12]       ; systemTimerCounter[12]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; systemTimerCounter[10]       ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; systemTimerCounter[4]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; systemTimerCounter[26]       ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; systemTimerCounter[28]       ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; bufferedUART:io3|rxFilter[4] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[0] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.430      ;
; 0.375 ; bufferedUART:io3|rxdFiltered ; bufferedUART:io3|rxdFiltered ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.497      ;
; 0.443 ; serialClkCount[5]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; serialClkCount[9]            ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; serialClkCount[7]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; serialClkCount[13]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; serialClkCount[11]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; bufferedUART:io3|rxFilter[3] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.566      ;
; 0.451 ; systemTimerCounter[15]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; systemTimerCounter[13]       ; systemTimerCounter[14]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; systemTimerCounter[3]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; serialClkCount[8]            ; serialClkCount[9]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; serialClkCount[6]            ; serialClkCount[7]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; systemTimerCounter[21]       ; systemTimerCounter[22]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; systemTimerCounter[7]        ; systemTimerCounter[8]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; systemTimerCounter[29]       ; systemTimerCounter[30]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; systemTimerCounter[19]       ; systemTimerCounter[20]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; systemTimerCounter[17]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; systemTimerCounter[11]       ; systemTimerCounter[12]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; systemTimerCounter[27]       ; systemTimerCounter[28]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; bufferedUART:io3|rxFilter[1] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; serialClkCount[12]           ; serialClkCount[13]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; serialClkCount[10]           ; serialClkCount[11]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; systemTimerCounter[23]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; systemTimerCounter[9]        ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; systemTimerCounter[25]       ; systemTimerCounter[26]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[1] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; serialClkCount[4]            ; serialClkCount[5]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; serialClkCount[8]            ; serialClkCount[10]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; serialClkCount[6]            ; serialClkCount[8]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[3] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.578      ;
; 0.457 ; serialClkCount[12]           ; serialClkCount[14]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; serialClkCount[10]           ; serialClkCount[12]           ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; bufferedUART:io3|rxFilter[0] ; bufferedUART:io3|rxFilter[2] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; serialClkCount[4]            ; serialClkCount[6]            ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; bufferedUART:io3|rxFilter[2] ; bufferedUART:io3|rxFilter[4] ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.038      ; 0.581      ;
; 0.463 ; systemTimerCounter[14]       ; systemTimerCounter[15]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; systemTimerCounter[2]        ; systemTimerCounter[3]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; systemTimerCounter[16]       ; systemTimerCounter[17]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; systemTimerCounter[22]       ; systemTimerCounter[23]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; systemTimerCounter[8]        ; systemTimerCounter[9]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; systemTimerCounter[30]       ; systemTimerCounter[31]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; systemTimerCounter[12]       ; systemTimerCounter[13]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; systemTimerCounter[18]       ; systemTimerCounter[19]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; systemTimerCounter[20]       ; systemTimerCounter[21]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; systemTimerCounter[10]       ; systemTimerCounter[11]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; systemTimerCounter[24]       ; systemTimerCounter[25]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; systemTimerCounter[26]       ; systemTimerCounter[27]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; systemTimerCounter[28]       ; systemTimerCounter[29]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; systemTimerCounter[14]       ; systemTimerCounter[16]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; systemTimerCounter[2]        ; systemTimerCounter[4]        ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; systemTimerCounter[16]       ; systemTimerCounter[18]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; systemTimerCounter[22]       ; systemTimerCounter[24]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; systemTimerCounter[8]        ; systemTimerCounter[10]       ; fClk_50MHz   ; fClk_50MHz  ; 0.000        ; 0.037      ; 0.587      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fClk_50MHz'                                                            ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[0] ;
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[1] ;
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[2] ;
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[3] ;
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[4] ;
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxFilter[5] ;
; 9.394 ; 9.610        ; 0.216          ; High Pulse Width ; fClk_50MHz ; Fall       ; bufferedUART:io3|rxdFiltered ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[10]           ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[11]           ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[12]           ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[13]           ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[14]           ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[4]            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[5]            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[6]            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[7]            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[8]            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[9]            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[0]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[10]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[11]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[12]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[13]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[14]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[15]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[16]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[17]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[18]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[19]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[1]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[20]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[21]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[22]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[23]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[24]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[25]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[26]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[27]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[28]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[29]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[2]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[30]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[31]       ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[3]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[4]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[5]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[6]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[7]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[8]        ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[9]        ;
; 9.453 ; 9.637        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerOut               ;
; 9.458 ; 9.642        ; 0.184          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[15]           ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxFilter[0]|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxFilter[1]|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxFilter[2]|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxFilter[3]|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxFilter[4]|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxFilter[5]|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; io3|rxdFiltered|clk          ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[10]|clk       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[11]|clk       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[12]|clk       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[13]|clk       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[14]|clk       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[4]|clk        ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[5]|clk        ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[6]|clk        ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[7]|clk        ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[8]|clk        ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; serialClkCount[9]|clk        ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[0]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[10]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[11]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[12]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[13]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[14]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[15]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[16]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[17]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[18]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[19]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[1]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[20]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[21]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[22]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[23]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[24]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[25]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[26]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[27]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[28]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[29]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[2]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[30]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[31]|clk   ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[3]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[4]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[5]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[6]|clk    ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width  ; fClk_50MHz ; Rise       ; systemTimerCounter[7]|clk    ;
+-------+--------------+----------------+------------------+------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fRxd      ; fClk_50MHz ; 1.585 ; 2.443 ; Fall       ; fClk_50MHz      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; fRxd      ; fClk_50MHz ; -0.652 ; -1.455 ; Fall       ; fClk_50MHz      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; fAddress[0] ; fData[0]    ; 6.235 ; 6.161 ; 7.341 ; 7.267 ;
; fAddress[0] ; fData[1]    ; 6.235 ; 6.385 ; 7.341 ; 7.267 ;
; fAddress[0] ; fData[2]    ; 6.189 ; 6.195 ; 7.294 ; 7.229 ;
; fAddress[0] ; fData[3]    ; 6.235 ; 6.161 ; 7.341 ; 7.267 ;
; fAddress[0] ; fData[4]    ; 7.061 ; 7.164 ; 7.982 ; 8.069 ;
; fAddress[0] ; fData[5]    ; 7.319 ; 7.438 ; 8.268 ; 8.424 ;
; fAddress[0] ; fData[6]    ; 8.597 ; 8.484 ; 9.564 ; 9.451 ;
; fAddress[0] ; fData[7]    ; 6.929 ; 7.037 ; 7.838 ; 7.927 ;
; fAddress[0] ; fData_dir   ; 6.046 ;       ;       ; 7.039 ;
; fAddress[1] ; fData[0]    ; 5.971 ; 5.897 ; 7.055 ; 6.981 ;
; fAddress[1] ; fData[1]    ; 6.303 ; 6.446 ; 7.212 ; 7.258 ;
; fAddress[1] ; fData[2]    ; 6.087 ; 6.245 ; 7.008 ; 7.039 ;
; fAddress[1] ; fData[3]    ; 5.971 ; 5.996 ; 7.055 ; 6.981 ;
; fAddress[1] ; fData[4]    ; 6.794 ; 6.897 ; 7.524 ; 7.627 ;
; fAddress[1] ; fData[5]    ; 6.983 ; 7.102 ; 7.817 ; 7.936 ;
; fAddress[1] ; fData[6]    ; 8.240 ; 8.127 ; 9.050 ; 8.935 ;
; fAddress[1] ; fData[7]    ; 6.662 ; 6.770 ; 7.392 ; 7.500 ;
; fAddress[1] ; fData_dir   ; 5.451 ; 5.569 ; 6.263 ; 6.380 ;
; fAddress[2] ; fData[0]    ; 6.302 ; 6.228 ; 7.444 ; 7.370 ;
; fAddress[2] ; fData[1]    ; 6.674 ; 6.817 ; 7.638 ; 7.684 ;
; fAddress[2] ; fData[2]    ; 6.458 ; 6.616 ; 7.412 ; 7.465 ;
; fAddress[2] ; fData[3]    ; 6.302 ; 6.367 ; 7.444 ; 7.370 ;
; fAddress[2] ; fData[4]    ; 7.029 ; 7.116 ; 7.950 ; 8.053 ;
; fAddress[2] ; fData[5]    ; 7.315 ; 7.471 ; 8.243 ; 8.362 ;
; fAddress[2] ; fData[6]    ; 8.611 ; 8.498 ; 9.476 ; 9.361 ;
; fAddress[2] ; fData[7]    ; 6.843 ; 6.932 ; 7.818 ; 7.926 ;
; fAddress[2] ; fData_dir   ; 5.782 ; 5.946 ; 6.698 ; 6.769 ;
; fAddress[3] ; fData[0]    ; 6.298 ; 6.224 ; 6.803 ; 6.729 ;
; fAddress[3] ; fData[1]    ; 6.428 ; 6.571 ; 7.330 ; 7.376 ;
; fAddress[3] ; fData[2]    ; 6.251 ; 6.370 ; 7.104 ; 7.157 ;
; fAddress[3] ; fData[3]    ; 6.298 ; 6.224 ; 6.911 ; 6.945 ;
; fAddress[3] ; fData[4]    ; 6.783 ; 6.870 ; 7.642 ; 7.745 ;
; fAddress[3] ; fData[5]    ; 7.069 ; 7.225 ; 7.935 ; 8.054 ;
; fAddress[3] ; fData[6]    ; 8.365 ; 8.252 ; 9.168 ; 9.053 ;
; fAddress[3] ; fData[7]    ; 6.597 ; 6.686 ; 7.510 ; 7.618 ;
; fAddress[3] ; fData_dir   ;       ; 5.623 ; 6.295 ;       ;
; fAddress[4] ; fData[0]    ; 6.511 ; 6.437 ; 7.053 ; 6.979 ;
; fAddress[4] ; fData[1]    ; 6.511 ; 6.617 ; 7.375 ; 7.421 ;
; fAddress[4] ; fData[2]    ; 6.464 ; 6.416 ; 7.149 ; 7.202 ;
; fAddress[4] ; fData[3]    ; 6.511 ; 6.437 ; 7.053 ; 6.990 ;
; fAddress[4] ; fData[4]    ; 6.850 ; 6.953 ; 7.687 ; 7.790 ;
; fAddress[4] ; fData[5]    ; 7.115 ; 7.271 ; 7.980 ; 8.099 ;
; fAddress[4] ; fData[6]    ; 8.411 ; 8.298 ; 9.213 ; 9.098 ;
; fAddress[4] ; fData[7]    ; 6.718 ; 6.826 ; 7.555 ; 7.663 ;
; fAddress[4] ; fData_dir   ;       ; 5.836 ; 6.533 ;       ;
; fAddress[5] ; fData[0]    ; 6.381 ; 6.307 ; 6.904 ; 6.830 ;
; fAddress[5] ; fData[1]    ; 6.503 ; 6.646 ; 7.424 ; 7.470 ;
; fAddress[5] ; fData[2]    ; 6.334 ; 6.445 ; 7.198 ; 7.251 ;
; fAddress[5] ; fData[3]    ; 6.381 ; 6.307 ; 7.005 ; 7.039 ;
; fAddress[5] ; fData[4]    ; 6.858 ; 6.945 ; 7.736 ; 7.839 ;
; fAddress[5] ; fData[5]    ; 7.144 ; 7.300 ; 8.029 ; 8.148 ;
; fAddress[5] ; fData[6]    ; 8.440 ; 8.327 ; 9.262 ; 9.147 ;
; fAddress[5] ; fData[7]    ; 6.672 ; 6.761 ; 7.604 ; 7.712 ;
; fAddress[5] ; fData_dir   ; 5.418 ; 5.658 ; 6.344 ; 6.314 ;
; fAddress[6] ; fData[0]    ; 6.058 ; 5.984 ; 6.647 ; 6.745 ;
; fAddress[6] ; fData[1]    ; 6.470 ; 6.613 ; 7.354 ; 7.400 ;
; fAddress[6] ; fData[2]    ; 6.254 ; 6.412 ; 7.128 ; 7.181 ;
; fAddress[6] ; fData[3]    ; 6.058 ; 6.163 ; 6.935 ; 6.969 ;
; fAddress[6] ; fData[4]    ; 6.825 ; 6.912 ; 7.666 ; 7.769 ;
; fAddress[6] ; fData[5]    ; 7.111 ; 7.267 ; 7.959 ; 8.078 ;
; fAddress[6] ; fData[6]    ; 8.407 ; 8.294 ; 9.192 ; 9.077 ;
; fAddress[6] ; fData[7]    ; 6.639 ; 6.728 ; 7.534 ; 7.642 ;
; fAddress[6] ; fData_dir   ; 5.200 ; 5.636 ; 6.319 ; 6.062 ;
; fAddress[7] ; fData[0]    ; 6.448 ; 6.374 ; 6.960 ; 6.886 ;
; fAddress[7] ; fData[1]    ; 6.536 ; 6.582 ; 7.244 ; 7.387 ;
; fAddress[7] ; fData[2]    ; 6.401 ; 6.363 ; 7.028 ; 7.186 ;
; fAddress[7] ; fData[3]    ; 6.448 ; 6.374 ; 6.960 ; 6.937 ;
; fAddress[7] ; fData[4]    ; 6.848 ; 6.951 ; 7.599 ; 7.686 ;
; fAddress[7] ; fData[5]    ; 7.141 ; 7.260 ; 7.885 ; 8.041 ;
; fAddress[7] ; fData[6]    ; 8.374 ; 8.259 ; 9.181 ; 9.068 ;
; fAddress[7] ; fData[7]    ; 6.716 ; 6.824 ; 7.413 ; 7.502 ;
; fAddress[7] ; fData_dir   ; 5.313 ; 5.725 ; 6.400 ; 6.201 ;
; fnIorq      ; fData[0]    ; 6.233 ; 6.159 ; 6.895 ; 6.993 ;
; fnIorq      ; fData[1]    ; 6.645 ; 6.788 ; 7.602 ; 7.648 ;
; fnIorq      ; fData[2]    ; 6.429 ; 6.587 ; 7.376 ; 7.429 ;
; fnIorq      ; fData[3]    ; 6.233 ; 6.338 ; 7.183 ; 7.217 ;
; fnIorq      ; fData[4]    ; 7.000 ; 7.087 ; 7.914 ; 8.017 ;
; fnIorq      ; fData[5]    ; 7.286 ; 7.442 ; 8.207 ; 8.326 ;
; fnIorq      ; fData[6]    ; 8.582 ; 8.469 ; 9.440 ; 9.325 ;
; fnIorq      ; fData[7]    ; 6.814 ; 6.903 ; 7.782 ; 7.890 ;
; fnIorq      ; fData_dir   ;       ; 5.811 ; 6.567 ;       ;
; fnRd        ; fData[0]    ; 5.918 ; 5.844 ; 6.543 ; 6.549 ;
; fnRd        ; fData[1]    ; 6.170 ; 6.313 ; 7.158 ; 7.204 ;
; fnRd        ; fData[2]    ; 5.954 ; 6.112 ; 6.932 ; 6.985 ;
; fnRd        ; fData[3]    ; 5.918 ; 5.863 ; 6.739 ; 6.773 ;
; fnRd        ; fData[4]    ; 6.542 ; 6.645 ; 7.470 ; 7.573 ;
; fnRd        ; fData[5]    ; 6.811 ; 6.967 ; 7.763 ; 7.882 ;
; fnRd        ; fData[6]    ; 8.107 ; 7.994 ; 8.996 ; 8.881 ;
; fnRd        ; fData[7]    ; 6.410 ; 6.518 ; 7.338 ; 7.446 ;
; fnRd        ; fData_dir   ;       ; 5.487 ; 6.242 ;       ;
; nBtn_reset  ; fData[0]    ; 4.751 ;       ;       ; 5.574 ;
; nBtn_usr    ; fData[1]    ; 4.943 ;       ;       ; 5.774 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; fAddress[0] ; fData[0]    ; 5.596 ; 5.607 ; 6.480 ; 6.548 ;
; fAddress[0] ; fData[1]    ; 5.906 ; 5.569 ; 6.505 ; 6.884 ;
; fAddress[0] ; fData[2]    ; 5.551 ; 5.850 ; 6.563 ; 6.542 ;
; fAddress[0] ; fData[3]    ; 5.714 ; 5.725 ; 6.403 ; 6.709 ;
; fAddress[0] ; fData[4]    ; 5.631 ; 5.557 ; 6.683 ; 6.609 ;
; fAddress[0] ; fData[5]    ; 5.631 ; 5.557 ; 6.683 ; 6.609 ;
; fAddress[0] ; fData[6]    ; 7.224 ; 7.057 ; 8.443 ; 7.998 ;
; fAddress[0] ; fData[7]    ; 5.601 ; 5.554 ; 6.682 ; 6.602 ;
; fAddress[0] ; fData_dir   ; 5.357 ;       ;       ; 6.304 ;
; fAddress[1] ; fData[0]    ; 5.305 ; 5.076 ; 5.791 ; 5.972 ;
; fAddress[1] ; fData[1]    ; 5.318 ; 5.244 ; 6.046 ; 5.972 ;
; fAddress[1] ; fData[2]    ; 5.280 ; 5.215 ; 6.008 ; 5.943 ;
; fAddress[1] ; fData[3]    ; 5.318 ; 5.244 ; 6.046 ; 5.972 ;
; fAddress[1] ; fData[4]    ; 4.996 ; 4.922 ; 5.724 ; 5.650 ;
; fAddress[1] ; fData[5]    ; 4.996 ; 4.922 ; 5.724 ; 5.650 ;
; fAddress[1] ; fData[6]    ; 6.738 ; 6.422 ; 7.466 ; 7.150 ;
; fAddress[1] ; fData[7]    ; 4.993 ; 4.919 ; 5.721 ; 5.647 ;
; fAddress[1] ; fData_dir   ; 5.162 ; 4.981 ; 5.705 ; 6.068 ;
; fAddress[2] ; fData[0]    ; 5.549 ; 5.563 ; 6.383 ; 6.381 ;
; fAddress[2] ; fData[1]    ; 5.637 ; 5.563 ; 6.455 ; 6.381 ;
; fAddress[2] ; fData[2]    ; 5.599 ; 5.534 ; 6.417 ; 6.352 ;
; fAddress[2] ; fData[3]    ; 5.637 ; 5.563 ; 6.431 ; 6.381 ;
; fAddress[2] ; fData[4]    ; 5.315 ; 5.241 ; 6.133 ; 6.059 ;
; fAddress[2] ; fData[5]    ; 5.315 ; 5.241 ; 6.133 ; 6.059 ;
; fAddress[2] ; fData[6]    ; 7.057 ; 6.741 ; 7.875 ; 7.559 ;
; fAddress[2] ; fData[7]    ; 5.312 ; 5.238 ; 6.130 ; 6.056 ;
; fAddress[2] ; fData_dir   ; 5.481 ; 5.337 ; 6.114 ; 6.440 ;
; fAddress[3] ; fData[0]    ; 5.329 ; 5.415 ; 6.110 ; 6.065 ;
; fAddress[3] ; fData[1]    ; 5.375 ; 5.490 ; 6.139 ; 6.065 ;
; fAddress[3] ; fData[2]    ; 5.532 ; 5.467 ; 6.101 ; 6.036 ;
; fAddress[3] ; fData[3]    ; 5.547 ; 5.496 ; 6.139 ; 6.065 ;
; fAddress[3] ; fData[4]    ; 5.194 ; 5.120 ; 5.817 ; 5.743 ;
; fAddress[3] ; fData[5]    ; 5.194 ; 5.120 ; 5.817 ; 5.743 ;
; fAddress[3] ; fData[6]    ; 6.954 ; 6.638 ; 7.559 ; 7.243 ;
; fAddress[3] ; fData[7]    ; 5.193 ; 5.119 ; 5.814 ; 5.740 ;
; fAddress[3] ; fData_dir   ;       ; 5.107 ; 5.829 ;       ;
; fAddress[4] ; fData[0]    ; 5.372 ; 5.458 ; 6.152 ; 6.125 ;
; fAddress[4] ; fData[1]    ; 5.497 ; 5.533 ; 6.221 ; 6.243 ;
; fAddress[4] ; fData[2]    ; 5.693 ; 5.628 ; 6.279 ; 6.214 ;
; fAddress[4] ; fData[3]    ; 5.731 ; 5.657 ; 6.317 ; 6.243 ;
; fAddress[4] ; fData[4]    ; 5.355 ; 5.281 ; 5.995 ; 5.921 ;
; fAddress[4] ; fData[5]    ; 5.355 ; 5.281 ; 5.995 ; 5.921 ;
; fAddress[4] ; fData[6]    ; 7.115 ; 6.799 ; 7.737 ; 7.421 ;
; fAddress[4] ; fData[7]    ; 5.354 ; 5.280 ; 5.992 ; 5.918 ;
; fAddress[4] ; fData_dir   ;       ; 5.150 ; 5.871 ;       ;
; fAddress[5] ; fData[0]    ; 5.388 ; 5.340 ; 6.157 ; 6.130 ;
; fAddress[5] ; fData[1]    ; 5.414 ; 5.340 ; 6.226 ; 6.176 ;
; fAddress[5] ; fData[2]    ; 5.376 ; 5.311 ; 6.212 ; 6.147 ;
; fAddress[5] ; fData[3]    ; 5.414 ; 5.340 ; 6.250 ; 6.176 ;
; fAddress[5] ; fData[4]    ; 5.092 ; 5.018 ; 5.928 ; 5.854 ;
; fAddress[5] ; fData[5]    ; 5.092 ; 5.018 ; 5.928 ; 5.854 ;
; fAddress[5] ; fData[6]    ; 6.834 ; 6.518 ; 7.670 ; 7.354 ;
; fAddress[5] ; fData[7]    ; 5.089 ; 5.015 ; 5.925 ; 5.851 ;
; fAddress[5] ; fData_dir   ; 4.818 ; 5.171 ; 5.909 ; 5.661 ;
; fAddress[6] ; fData[0]    ; 5.216 ; 5.269 ; 5.933 ; 5.927 ;
; fAddress[6] ; fData[1]    ; 5.171 ; 5.309 ; 6.167 ; 5.889 ;
; fAddress[6] ; fData[2]    ; 5.345 ; 5.208 ; 5.871 ; 6.170 ;
; fAddress[6] ; fData[3]    ; 5.383 ; 5.309 ; 6.034 ; 6.199 ;
; fAddress[6] ; fData[4]    ; 5.061 ; 4.987 ; 5.951 ; 5.877 ;
; fAddress[6] ; fData[5]    ; 5.061 ; 4.987 ; 5.951 ; 5.877 ;
; fAddress[6] ; fData[6]    ; 6.803 ; 6.487 ; 7.544 ; 7.377 ;
; fAddress[6] ; fData[7]    ; 5.058 ; 4.984 ; 5.921 ; 5.874 ;
; fAddress[6] ; fData_dir   ; 5.018 ; 4.970 ; 5.677 ; 5.869 ;
; fAddress[7] ; fData[0]    ; 5.273 ; 5.201 ; 6.110 ; 6.084 ;
; fAddress[7] ; fData[1]    ; 5.275 ; 5.201 ; 6.053 ; 6.084 ;
; fAddress[7] ; fData[2]    ; 5.237 ; 5.172 ; 6.120 ; 6.055 ;
; fAddress[7] ; fData[3]    ; 5.275 ; 5.201 ; 6.158 ; 6.084 ;
; fAddress[7] ; fData[4]    ; 4.953 ; 4.879 ; 5.836 ; 5.762 ;
; fAddress[7] ; fData[5]    ; 4.953 ; 4.879 ; 5.836 ; 5.762 ;
; fAddress[7] ; fData[6]    ; 6.695 ; 6.379 ; 7.578 ; 7.262 ;
; fAddress[7] ; fData[7]    ; 4.950 ; 4.876 ; 5.833 ; 5.759 ;
; fAddress[7] ; fData_dir   ; 5.033 ; 4.811 ; 5.556 ; 5.906 ;
; fnIorq      ; fData[0]    ; 5.483 ; 5.536 ; 6.287 ; 6.281 ;
; fnIorq      ; fData[1]    ; 5.438 ; 5.694 ; 6.430 ; 6.243 ;
; fnIorq      ; fData[2]    ; 5.699 ; 5.475 ; 6.225 ; 6.327 ;
; fnIorq      ; fData[3]    ; 5.745 ; 5.642 ; 6.388 ; 6.356 ;
; fnIorq      ; fData[4]    ; 5.392 ; 5.271 ; 6.056 ; 6.034 ;
; fnIorq      ; fData[5]    ; 5.392 ; 5.318 ; 6.108 ; 6.034 ;
; fnIorq      ; fData[6]    ; 7.152 ; 6.447 ; 7.480 ; 7.534 ;
; fnIorq      ; fData[7]    ; 5.391 ; 5.058 ; 5.863 ; 6.031 ;
; fnIorq      ; fData_dir   ;       ; 4.936 ; 5.776 ;       ;
; fnRd        ; fData[0]    ; 5.197 ; 5.250 ; 5.987 ; 5.981 ;
; fnRd        ; fData[1]    ; 5.152 ; 5.387 ; 6.126 ; 5.943 ;
; fnRd        ; fData[2]    ; 5.413 ; 5.189 ; 5.925 ; 6.023 ;
; fnRd        ; fData[3]    ; 5.456 ; 5.356 ; 6.088 ; 6.052 ;
; fnRd        ; fData[4]    ; 5.092 ; 5.018 ; 5.804 ; 5.730 ;
; fnRd        ; fData[5]    ; 5.092 ; 5.018 ; 5.804 ; 5.730 ;
; fnRd        ; fData[6]    ; 6.852 ; 6.259 ; 7.281 ; 7.230 ;
; fnRd        ; fData[7]    ; 5.091 ; 4.872 ; 5.667 ; 5.727 ;
; fnRd        ; fData_dir   ;       ; 4.644 ; 5.461 ;       ;
; nBtn_reset  ; fData[0]    ; 4.582 ;       ;       ; 5.386 ;
; nBtn_usr    ; fData[1]    ; 4.771 ;       ;       ; 5.589 ;
+-------------+-------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 7
Shortest Synchronizer Chain: 1 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.353 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+-----------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                          ;
+-------------+------------------------------+------------------------+-------------------------+
; Source Node ; Synchronization Node         ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------+------------------------------+------------------------+-------------------------+
; fRxd        ; bufferedUART:io3|rxFilter[0] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[2] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[4] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[3] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[1] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxFilter[5] ; Greater than 1 Billion ; Yes                     ;
; fRxd        ; bufferedUART:io3|rxdFiltered ; Greater than 1 Billion ; Yes                     ;
+-------------+------------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[0] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.353                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[0]                                             ;                        ;              ;                  ; 18.353       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[2] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.454                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[2]                                             ;                        ;              ;                  ; 18.454       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[4] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.468                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[4]                                             ;                        ;              ;                  ; 18.468       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[3] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.510                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[3]                                             ;                        ;              ;                  ; 18.510       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[1] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.524                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[1]                                             ;                        ;              ;                  ; 18.524       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #6: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxFilter[5] ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 18.845                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxFilter[5]                                             ;                        ;              ;                  ; 18.845       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #7: Typical MTBF is Greater than 1 Billion Years
===============================================================================
+--------------------------------------------------------+
; Chain Summary                                          ;
+-------------------------+------------------------------+
; Property                ; Value                        ;
+-------------------------+------------------------------+
; Source Node             ; fRxd                         ;
; Synchronization Node    ; bufferedUART:io3|rxdFiltered ;
; Typical MTBF (years)    ; Greater than 1 Billion       ;
; Included in Design MTBF ; Yes                          ;
+-------------------------+------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                          ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; User Specified         ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 1                      ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; 19.399                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 6.25                   ;              ;                  ;              ;
; Source Clock                                                              ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Synchronization Clock                                                     ;                        ;              ;                  ;              ;
;  fClk_50MHz (INVERTED)                                                    ;                        ; 20.000       ; 50.0 MHz         ;              ;
; Asynchronous Source                                                       ;                        ;              ;                  ;              ;
;  fRxd                                                                     ;                        ;              ;                  ;              ;
; Synchronization Registers                                                 ;                        ;              ;                  ;              ;
;  bufferedUART:io3|rxdFiltered                                             ;                        ;              ;                  ; 19.399       ;
+---------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 15.677 ; 0.194 ; N/A      ; N/A     ; 9.394               ;
;  fClk_50MHz      ; 15.677 ; 0.194 ; N/A      ; N/A     ; 9.394               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  fClk_50MHz      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fRxd      ; fClk_50MHz ; 4.510 ; 4.858 ; Fall       ; fClk_50MHz      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; fRxd      ; fClk_50MHz ; -0.652 ; -1.455 ; Fall       ; fClk_50MHz      ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; fAddress[0] ; fData[0]    ; 13.754 ; 13.584 ; 13.883 ; 13.713 ;
; fAddress[0] ; fData[1]    ; 13.775 ; 13.584 ; 14.259 ; 13.731 ;
; fAddress[0] ; fData[2]    ; 13.673 ; 13.520 ; 13.783 ; 13.630 ;
; fAddress[0] ; fData[3]    ; 13.754 ; 13.584 ; 13.883 ; 13.713 ;
; fAddress[0] ; fData[4]    ; 15.666 ; 15.413 ; 15.846 ; 15.556 ;
; fAddress[0] ; fData[5]    ; 16.302 ; 16.005 ; 16.328 ; 16.130 ;
; fAddress[0] ; fData[6]    ; 18.004 ; 17.349 ; 18.137 ; 17.537 ;
; fAddress[0] ; fData[7]    ; 15.363 ; 15.208 ; 15.593 ; 15.334 ;
; fAddress[0] ; fData_dir   ; 13.452 ;        ;        ; 13.339 ;
; fAddress[1] ; fData[0]    ; 13.263 ; 13.093 ; 13.351 ; 13.181 ;
; fAddress[1] ; fData[1]    ; 14.173 ; 13.858 ; 14.501 ; 13.981 ;
; fAddress[1] ; fData[2]    ; 13.569 ; 13.473 ; 13.898 ; 13.585 ;
; fAddress[1] ; fData[3]    ; 13.263 ; 13.093 ; 13.353 ; 13.181 ;
; fAddress[1] ; fData[4]    ; 14.710 ; 14.420 ; 15.100 ; 14.810 ;
; fAddress[1] ; fData[5]    ; 15.302 ; 15.104 ; 15.646 ; 15.349 ;
; fAddress[1] ; fData[6]    ; 17.111 ; 16.511 ; 17.348 ; 16.674 ;
; fAddress[1] ; fData[7]    ; 14.456 ; 14.206 ; 14.847 ; 14.588 ;
; fAddress[1] ; fData_dir   ; 12.038 ; 11.705 ; 12.450 ; 12.054 ;
; fAddress[2] ; fData[0]    ; 14.036 ; 13.866 ; 14.179 ; 14.009 ;
; fAddress[2] ; fData[1]    ; 15.067 ; 14.752 ; 15.395 ; 14.875 ;
; fAddress[2] ; fData[2]    ; 14.463 ; 14.367 ; 14.792 ; 14.479 ;
; fAddress[2] ; fData[3]    ; 14.036 ; 13.866 ; 14.247 ; 14.009 ;
; fAddress[2] ; fData[4]    ; 15.604 ; 15.314 ; 15.904 ; 15.613 ;
; fAddress[2] ; fData[5]    ; 16.196 ; 15.998 ; 16.540 ; 16.243 ;
; fAddress[2] ; fData[6]    ; 18.005 ; 17.405 ; 18.242 ; 17.568 ;
; fAddress[2] ; fData[7]    ; 15.350 ; 15.091 ; 15.563 ; 15.408 ;
; fAddress[2] ; fData_dir   ; 12.811 ; 12.588 ; 13.363 ; 12.882 ;
; fAddress[3] ; fData[0]    ; 13.134 ; 12.964 ; 13.656 ; 13.486 ;
; fAddress[3] ; fData[1]    ; 14.497 ; 14.182 ; 14.754 ; 14.234 ;
; fAddress[3] ; fData[2]    ; 13.893 ; 13.797 ; 14.151 ; 13.838 ;
; fAddress[3] ; fData[3]    ; 13.346 ; 13.150 ; 13.656 ; 13.486 ;
; fAddress[3] ; fData[4]    ; 15.034 ; 14.744 ; 15.263 ; 14.972 ;
; fAddress[3] ; fData[5]    ; 15.626 ; 15.428 ; 15.899 ; 15.602 ;
; fAddress[3] ; fData[6]    ; 17.435 ; 16.835 ; 17.601 ; 16.927 ;
; fAddress[3] ; fData[7]    ; 14.780 ; 14.521 ; 14.922 ; 14.767 ;
; fAddress[3] ; fData_dir   ;        ; 11.837 ; 12.479 ;        ;
; fAddress[4] ; fData[0]    ; 13.648 ; 13.478 ; 14.147 ; 13.977 ;
; fAddress[4] ; fData[1]    ; 14.572 ; 14.257 ; 14.836 ; 14.316 ;
; fAddress[4] ; fData[2]    ; 13.968 ; 13.872 ; 14.233 ; 13.920 ;
; fAddress[4] ; fData[3]    ; 13.648 ; 13.478 ; 14.147 ; 13.977 ;
; fAddress[4] ; fData[4]    ; 15.109 ; 14.819 ; 15.345 ; 15.054 ;
; fAddress[4] ; fData[5]    ; 15.701 ; 15.503 ; 15.981 ; 15.684 ;
; fAddress[4] ; fData[6]    ; 17.510 ; 16.910 ; 17.683 ; 17.009 ;
; fAddress[4] ; fData[7]    ; 14.855 ; 14.596 ; 15.023 ; 14.849 ;
; fAddress[4] ; fData_dir   ;        ; 12.351 ; 12.922 ;        ;
; fAddress[5] ; fData[0]    ; 13.299 ; 13.129 ; 13.932 ; 13.762 ;
; fAddress[5] ; fData[1]    ; 14.679 ; 14.364 ; 14.966 ; 14.446 ;
; fAddress[5] ; fData[2]    ; 14.075 ; 13.979 ; 14.363 ; 14.050 ;
; fAddress[5] ; fData[3]    ; 13.528 ; 13.332 ; 13.932 ; 13.762 ;
; fAddress[5] ; fData[4]    ; 15.216 ; 14.926 ; 15.475 ; 15.184 ;
; fAddress[5] ; fData[5]    ; 15.808 ; 15.610 ; 16.111 ; 15.814 ;
; fAddress[5] ; fData[6]    ; 17.617 ; 17.017 ; 17.813 ; 17.139 ;
; fAddress[5] ; fData[7]    ; 14.962 ; 14.703 ; 15.134 ; 14.979 ;
; fAddress[5] ; fData_dir   ; 11.981 ; 11.911 ; 12.657 ; 11.907 ;
; fAddress[6] ; fData[0]    ; 13.061 ; 12.653 ; 13.295 ; 12.949 ;
; fAddress[6] ; fData[1]    ; 14.581 ; 14.266 ; 14.814 ; 14.294 ;
; fAddress[6] ; fData[2]    ; 13.977 ; 13.881 ; 14.211 ; 13.898 ;
; fAddress[6] ; fData[3]    ; 13.430 ; 13.234 ; 13.666 ; 13.304 ;
; fAddress[6] ; fData[4]    ; 15.118 ; 14.828 ; 15.323 ; 15.032 ;
; fAddress[6] ; fData[5]    ; 15.710 ; 15.512 ; 15.959 ; 15.662 ;
; fAddress[6] ; fData[6]    ; 17.519 ; 16.919 ; 17.661 ; 16.987 ;
; fAddress[6] ; fData[7]    ; 14.864 ; 14.605 ; 14.982 ; 14.827 ;
; fAddress[6] ; fData_dir   ; 11.409 ; 11.898 ; 12.539 ; 11.326 ;
; fAddress[7] ; fData[0]    ; 13.468 ; 13.298 ; 14.023 ; 13.853 ;
; fAddress[7] ; fData[1]    ; 14.484 ; 13.964 ; 14.774 ; 14.459 ;
; fAddress[7] ; fData[2]    ; 13.881 ; 13.568 ; 14.170 ; 14.074 ;
; fAddress[7] ; fData[3]    ; 13.468 ; 13.298 ; 14.023 ; 13.853 ;
; fAddress[7] ; fData[4]    ; 14.993 ; 14.702 ; 15.311 ; 15.021 ;
; fAddress[7] ; fData[5]    ; 15.629 ; 15.332 ; 15.903 ; 15.705 ;
; fAddress[7] ; fData[6]    ; 17.331 ; 16.657 ; 17.712 ; 17.112 ;
; fAddress[7] ; fData[7]    ; 14.652 ; 14.497 ; 15.057 ; 14.798 ;
; fAddress[7] ; fData_dir   ; 11.709 ; 12.080 ; 12.748 ; 11.624 ;
; fnIorq      ; fData[0]    ; 13.419 ; 13.011 ; 13.736 ; 13.390 ;
; fnIorq      ; fData[1]    ; 14.939 ; 14.624 ; 15.255 ; 14.735 ;
; fnIorq      ; fData[2]    ; 14.335 ; 14.239 ; 14.652 ; 14.339 ;
; fnIorq      ; fData[3]    ; 13.788 ; 13.592 ; 14.107 ; 13.745 ;
; fnIorq      ; fData[4]    ; 15.476 ; 15.186 ; 15.764 ; 15.473 ;
; fnIorq      ; fData[5]    ; 16.068 ; 15.870 ; 16.400 ; 16.103 ;
; fnIorq      ; fData[6]    ; 17.877 ; 17.277 ; 18.102 ; 17.428 ;
; fnIorq      ; fData[7]    ; 15.222 ; 14.963 ; 15.423 ; 15.268 ;
; fnIorq      ; fData_dir   ;        ; 12.256 ; 12.980 ;        ;
; fnRd        ; fData[0]    ; 12.310 ; 12.057 ; 12.883 ; 12.713 ;
; fnRd        ; fData[1]    ; 13.830 ; 13.515 ; 14.241 ; 13.721 ;
; fnRd        ; fData[2]    ; 13.226 ; 13.130 ; 13.638 ; 13.325 ;
; fnRd        ; fData[3]    ; 12.679 ; 12.483 ; 13.093 ; 12.731 ;
; fnRd        ; fData[4]    ; 14.367 ; 14.077 ; 14.750 ; 14.459 ;
; fnRd        ; fData[5]    ; 14.959 ; 14.761 ; 15.386 ; 15.089 ;
; fnRd        ; fData[6]    ; 16.768 ; 16.168 ; 17.088 ; 16.414 ;
; fnRd        ; fData[7]    ; 14.113 ; 13.854 ; 14.409 ; 14.254 ;
; fnRd        ; fData_dir   ;        ; 11.469 ; 12.250 ;        ;
; nBtn_reset  ; fData[0]    ; 10.299 ;        ;        ; 10.303 ;
; nBtn_usr    ; fData[1]    ; 10.755 ;        ;        ; 10.690 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; fAddress[0] ; fData[0]    ; 5.596 ; 5.607 ; 6.480 ; 6.548 ;
; fAddress[0] ; fData[1]    ; 5.906 ; 5.569 ; 6.505 ; 6.884 ;
; fAddress[0] ; fData[2]    ; 5.551 ; 5.850 ; 6.563 ; 6.542 ;
; fAddress[0] ; fData[3]    ; 5.714 ; 5.725 ; 6.403 ; 6.709 ;
; fAddress[0] ; fData[4]    ; 5.631 ; 5.557 ; 6.683 ; 6.609 ;
; fAddress[0] ; fData[5]    ; 5.631 ; 5.557 ; 6.683 ; 6.609 ;
; fAddress[0] ; fData[6]    ; 7.224 ; 7.057 ; 8.443 ; 7.998 ;
; fAddress[0] ; fData[7]    ; 5.601 ; 5.554 ; 6.682 ; 6.602 ;
; fAddress[0] ; fData_dir   ; 5.357 ;       ;       ; 6.304 ;
; fAddress[1] ; fData[0]    ; 5.305 ; 5.076 ; 5.791 ; 5.972 ;
; fAddress[1] ; fData[1]    ; 5.318 ; 5.244 ; 6.046 ; 5.972 ;
; fAddress[1] ; fData[2]    ; 5.280 ; 5.215 ; 6.008 ; 5.943 ;
; fAddress[1] ; fData[3]    ; 5.318 ; 5.244 ; 6.046 ; 5.972 ;
; fAddress[1] ; fData[4]    ; 4.996 ; 4.922 ; 5.724 ; 5.650 ;
; fAddress[1] ; fData[5]    ; 4.996 ; 4.922 ; 5.724 ; 5.650 ;
; fAddress[1] ; fData[6]    ; 6.738 ; 6.422 ; 7.466 ; 7.150 ;
; fAddress[1] ; fData[7]    ; 4.993 ; 4.919 ; 5.721 ; 5.647 ;
; fAddress[1] ; fData_dir   ; 5.162 ; 4.981 ; 5.705 ; 6.068 ;
; fAddress[2] ; fData[0]    ; 5.549 ; 5.563 ; 6.383 ; 6.381 ;
; fAddress[2] ; fData[1]    ; 5.637 ; 5.563 ; 6.455 ; 6.381 ;
; fAddress[2] ; fData[2]    ; 5.599 ; 5.534 ; 6.417 ; 6.352 ;
; fAddress[2] ; fData[3]    ; 5.637 ; 5.563 ; 6.431 ; 6.381 ;
; fAddress[2] ; fData[4]    ; 5.315 ; 5.241 ; 6.133 ; 6.059 ;
; fAddress[2] ; fData[5]    ; 5.315 ; 5.241 ; 6.133 ; 6.059 ;
; fAddress[2] ; fData[6]    ; 7.057 ; 6.741 ; 7.875 ; 7.559 ;
; fAddress[2] ; fData[7]    ; 5.312 ; 5.238 ; 6.130 ; 6.056 ;
; fAddress[2] ; fData_dir   ; 5.481 ; 5.337 ; 6.114 ; 6.440 ;
; fAddress[3] ; fData[0]    ; 5.329 ; 5.415 ; 6.110 ; 6.065 ;
; fAddress[3] ; fData[1]    ; 5.375 ; 5.490 ; 6.139 ; 6.065 ;
; fAddress[3] ; fData[2]    ; 5.532 ; 5.467 ; 6.101 ; 6.036 ;
; fAddress[3] ; fData[3]    ; 5.547 ; 5.496 ; 6.139 ; 6.065 ;
; fAddress[3] ; fData[4]    ; 5.194 ; 5.120 ; 5.817 ; 5.743 ;
; fAddress[3] ; fData[5]    ; 5.194 ; 5.120 ; 5.817 ; 5.743 ;
; fAddress[3] ; fData[6]    ; 6.954 ; 6.638 ; 7.559 ; 7.243 ;
; fAddress[3] ; fData[7]    ; 5.193 ; 5.119 ; 5.814 ; 5.740 ;
; fAddress[3] ; fData_dir   ;       ; 5.107 ; 5.829 ;       ;
; fAddress[4] ; fData[0]    ; 5.372 ; 5.458 ; 6.152 ; 6.125 ;
; fAddress[4] ; fData[1]    ; 5.497 ; 5.533 ; 6.221 ; 6.243 ;
; fAddress[4] ; fData[2]    ; 5.693 ; 5.628 ; 6.279 ; 6.214 ;
; fAddress[4] ; fData[3]    ; 5.731 ; 5.657 ; 6.317 ; 6.243 ;
; fAddress[4] ; fData[4]    ; 5.355 ; 5.281 ; 5.995 ; 5.921 ;
; fAddress[4] ; fData[5]    ; 5.355 ; 5.281 ; 5.995 ; 5.921 ;
; fAddress[4] ; fData[6]    ; 7.115 ; 6.799 ; 7.737 ; 7.421 ;
; fAddress[4] ; fData[7]    ; 5.354 ; 5.280 ; 5.992 ; 5.918 ;
; fAddress[4] ; fData_dir   ;       ; 5.150 ; 5.871 ;       ;
; fAddress[5] ; fData[0]    ; 5.388 ; 5.340 ; 6.157 ; 6.130 ;
; fAddress[5] ; fData[1]    ; 5.414 ; 5.340 ; 6.226 ; 6.176 ;
; fAddress[5] ; fData[2]    ; 5.376 ; 5.311 ; 6.212 ; 6.147 ;
; fAddress[5] ; fData[3]    ; 5.414 ; 5.340 ; 6.250 ; 6.176 ;
; fAddress[5] ; fData[4]    ; 5.092 ; 5.018 ; 5.928 ; 5.854 ;
; fAddress[5] ; fData[5]    ; 5.092 ; 5.018 ; 5.928 ; 5.854 ;
; fAddress[5] ; fData[6]    ; 6.834 ; 6.518 ; 7.670 ; 7.354 ;
; fAddress[5] ; fData[7]    ; 5.089 ; 5.015 ; 5.925 ; 5.851 ;
; fAddress[5] ; fData_dir   ; 4.818 ; 5.171 ; 5.909 ; 5.661 ;
; fAddress[6] ; fData[0]    ; 5.216 ; 5.269 ; 5.933 ; 5.927 ;
; fAddress[6] ; fData[1]    ; 5.171 ; 5.309 ; 6.167 ; 5.889 ;
; fAddress[6] ; fData[2]    ; 5.345 ; 5.208 ; 5.871 ; 6.170 ;
; fAddress[6] ; fData[3]    ; 5.383 ; 5.309 ; 6.034 ; 6.199 ;
; fAddress[6] ; fData[4]    ; 5.061 ; 4.987 ; 5.951 ; 5.877 ;
; fAddress[6] ; fData[5]    ; 5.061 ; 4.987 ; 5.951 ; 5.877 ;
; fAddress[6] ; fData[6]    ; 6.803 ; 6.487 ; 7.544 ; 7.377 ;
; fAddress[6] ; fData[7]    ; 5.058 ; 4.984 ; 5.921 ; 5.874 ;
; fAddress[6] ; fData_dir   ; 5.018 ; 4.970 ; 5.677 ; 5.869 ;
; fAddress[7] ; fData[0]    ; 5.273 ; 5.201 ; 6.110 ; 6.084 ;
; fAddress[7] ; fData[1]    ; 5.275 ; 5.201 ; 6.053 ; 6.084 ;
; fAddress[7] ; fData[2]    ; 5.237 ; 5.172 ; 6.120 ; 6.055 ;
; fAddress[7] ; fData[3]    ; 5.275 ; 5.201 ; 6.158 ; 6.084 ;
; fAddress[7] ; fData[4]    ; 4.953 ; 4.879 ; 5.836 ; 5.762 ;
; fAddress[7] ; fData[5]    ; 4.953 ; 4.879 ; 5.836 ; 5.762 ;
; fAddress[7] ; fData[6]    ; 6.695 ; 6.379 ; 7.578 ; 7.262 ;
; fAddress[7] ; fData[7]    ; 4.950 ; 4.876 ; 5.833 ; 5.759 ;
; fAddress[7] ; fData_dir   ; 5.033 ; 4.811 ; 5.556 ; 5.906 ;
; fnIorq      ; fData[0]    ; 5.483 ; 5.536 ; 6.287 ; 6.281 ;
; fnIorq      ; fData[1]    ; 5.438 ; 5.694 ; 6.430 ; 6.243 ;
; fnIorq      ; fData[2]    ; 5.699 ; 5.475 ; 6.225 ; 6.327 ;
; fnIorq      ; fData[3]    ; 5.745 ; 5.642 ; 6.388 ; 6.356 ;
; fnIorq      ; fData[4]    ; 5.392 ; 5.271 ; 6.056 ; 6.034 ;
; fnIorq      ; fData[5]    ; 5.392 ; 5.318 ; 6.108 ; 6.034 ;
; fnIorq      ; fData[6]    ; 7.152 ; 6.447 ; 7.480 ; 7.534 ;
; fnIorq      ; fData[7]    ; 5.391 ; 5.058 ; 5.863 ; 6.031 ;
; fnIorq      ; fData_dir   ;       ; 4.936 ; 5.776 ;       ;
; fnRd        ; fData[0]    ; 5.197 ; 5.250 ; 5.987 ; 5.981 ;
; fnRd        ; fData[1]    ; 5.152 ; 5.387 ; 6.126 ; 5.943 ;
; fnRd        ; fData[2]    ; 5.413 ; 5.189 ; 5.925 ; 6.023 ;
; fnRd        ; fData[3]    ; 5.456 ; 5.356 ; 6.088 ; 6.052 ;
; fnRd        ; fData[4]    ; 5.092 ; 5.018 ; 5.804 ; 5.730 ;
; fnRd        ; fData[5]    ; 5.092 ; 5.018 ; 5.804 ; 5.730 ;
; fnRd        ; fData[6]    ; 6.852 ; 6.259 ; 7.281 ; 7.230 ;
; fnRd        ; fData[7]    ; 5.091 ; 4.872 ; 5.667 ; 5.727 ;
; fnRd        ; fData_dir   ;       ; 4.644 ; 5.461 ;       ;
; nBtn_reset  ; fData[0]    ; 4.582 ;       ;       ; 5.386 ;
; nBtn_usr    ; fData[1]    ; 4.771 ;       ;       ; 5.589 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fAddr_dir     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData_dir     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fCtrlout_dir  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fCtrlin_dir   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fClkrst_dir   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fTxd          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fSD_CS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fSD_DI        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fSD_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fPS2_clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMA14_18[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMA14_18[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMA14_18[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMA14_18[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMA14_18[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMem_CE0      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fMem_CE1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fData[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; fAddress[8]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[9]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[10]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[11]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[12]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[13]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[14]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[15]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnRfsh                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnHalt                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnM1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnMemrq                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnBusack                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnWait                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnInt                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnNmi                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnBusreq                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare1                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare2                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare3                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare4                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare5                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare6                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fSpare7                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn2                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn3                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn4                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn5                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn6                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn7                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fIn8                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAltclk                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fPS2_dat                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fData[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnRd                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnIorq                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fAddress[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnClk                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnReset                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fnWr                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fClk_50MHz              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fSD_DO                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nBtn_reset              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nBtn_usr                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fRxd                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fAddr_dir     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fData_dir     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fCtrlout_dir  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fCtrlin_dir   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fClkrst_dir   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fTxd          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; fSD_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; fSD_DI        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; fSD_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; fPS2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; fMA14_18[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fMA14_18[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fMA14_18[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fMA14_18[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fMA14_18[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fMem_CE0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fMem_CE1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; fData[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fData[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fData[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; fData[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fData[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fData[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; fData[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; fData[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fAddr_dir     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fData_dir     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fCtrlout_dir  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fCtrlin_dir   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fClkrst_dir   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fTxd          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; fSD_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; fSD_DI        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; fSD_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; fPS2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; fMA14_18[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fMA14_18[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fMA14_18[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fMA14_18[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fMA14_18[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fMem_CE0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fMem_CE1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; fData[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fData[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fData[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; fData[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fData[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fData[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; fData[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; fData[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fAddr_dir     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fData_dir     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fCtrlout_dir  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fCtrlin_dir   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fClkrst_dir   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fTxd          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; fSD_CS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; fSD_DI        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; fSD_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; fPS2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; fMA14_18[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fMA14_18[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fMA14_18[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fMA14_18[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fMA14_18[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fMem_CE0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fMem_CE1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; fData[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fData[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fData[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; fData[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fData[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fData[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; fData[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; fData[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; fClk_50MHz ; fClk_50MHz ; 767      ; 0        ; 0        ; 196      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; fClk_50MHz ; fClk_50MHz ; 767      ; 0        ; 0        ; 196      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 2904  ; 2904 ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 136   ; 136  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun May 31 16:31:03 2020
Info: Command: quartus_sta z8ty-fpga -c z8ty-fpga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Info (332104): Reading SDC File: 'z8ty-fpga.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: fnClk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fAddress[3] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: serialClkCount[15] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: systemTimerOut was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.677
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.677               0.000 fClk_50MHz 
Info (332146): Worst-case hold slack is 0.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.465               0.000 fClk_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.707               0.000 fClk_50MHz 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 7
    Info (332114): Shortest Synchronizer Chain: 1 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 16.160 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: fnClk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fAddress[3] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: serialClkCount[15] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: systemTimerOut was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.065               0.000 fClk_50MHz 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 fClk_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.682               0.000 fClk_50MHz 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 7
    Info (332114): Shortest Synchronizer Chain: 1 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 16.460 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: fnClk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fAddress[3] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: serialClkCount[15] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: systemTimerOut was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.085               0.000 fClk_50MHz 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 fClk_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.394               0.000 fClk_50MHz 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 7
    Info (332114): Shortest Synchronizer Chain: 1 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.353 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Sun May 31 16:31:06 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


