----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (0 violated).  Worst case slack is 10.709 

Tcl Command:
    report_timing -setup -pairs_only -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -pairs_only 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow 1200mV 85C Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                       ;
+--------+----------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 10.709 ; u_seg7_u_dual_seg7_reg_o_char_0_                         ; seg7_data[0]                 ; CLK          ; CLK         ; 20.000       ; -2.825     ; 6.466      ;
; 11.134 ; u_seg7_u_dual_seg7_reg_o_char_2_                         ; seg7_data[2]                 ; CLK          ; CLK         ; 20.000       ; -2.828     ; 6.038      ;
; 11.349 ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_1_TE_rtlcGen0 ; seg7_data[1]                 ; CLK          ; CLK         ; 20.000       ; -2.825     ; 5.826      ;
; 11.447 ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_6_TE_rtlcGen4 ; seg7_data[6]                 ; CLK          ; CLK         ; 20.000       ; -2.828     ; 5.725      ;
; 11.662 ; pb[0]                                                    ; u_kirsch_reg_stg_counter2_0_ ; CLK          ; CLK         ; 20.000       ; 2.742      ; 11.094     ;
+--------+----------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is 10.709 
===============================================================================
+-------------------------------------------------------+
; Path Summary                                          ;
+--------------------+----------------------------------+
; Property           ; Value                            ;
+--------------------+----------------------------------+
; From Node          ; u_seg7_u_dual_seg7_reg_o_char_0_ ;
; To Node            ; seg7_data[0]                     ;
; Launch Clock       ; CLK                              ;
; Latch Clock        ; CLK                              ;
; Data Arrival Time  ; 9.291                            ;
; Data Required Time ; 20.000                           ;
; Slack              ; 10.709                           ;
+--------------------+----------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.825 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.466  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.825       ; 100        ; 2.825 ; 2.825 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 1.144       ; 18         ; 1.144 ; 1.144 ;
;    Cell                   ;        ; 3     ; 5.103       ; 79         ; 0.000 ; 5.103 ;
;    uTco                   ;        ; 1     ; 0.219       ; 3          ; 0.219 ; 0.219 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                ;
+---------+---------+----+------+--------+--------------------+------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                            ;
+---------+---------+----+------+--------+--------------------+------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                   ;
; 2.825   ; 2.825   ;    ;      ;        ;                    ; clock path                         ;
;   2.825 ;   2.825 ; R  ;      ;        ;                    ; clock network delay                ;
; 9.291   ; 6.466   ;    ;      ;        ;                    ; data path                          ;
;   3.044 ;   0.219 ;    ; uTco ; 1      ; FF_X13_Y18_N1      ; u_seg7_u_dual_seg7_reg_o_char_0_   ;
;   3.044 ;   0.000 ; RR ; CELL ; 1      ; FF_X13_Y18_N1      ; u_seg7_u_dual_seg7_reg_o_char_0_|q ;
;   4.188 ;   1.144 ; RR ; IC   ; 1      ; IOOBUF_X13_Y25_N30 ; seg7_data[0]~output|i              ;
;   9.291 ;   5.103 ; RR ; CELL ; 1      ; IOOBUF_X13_Y25_N30 ; seg7_data[0]~output|o              ;
;   9.291 ;   0.000 ; RR ; CELL ; 0      ; PIN_123            ; seg7_data[0]                       ;
+---------+---------+----+------+--------+--------------------+------------------------------------+

+--------------------------------------------------------------------------+
; Data Required Path                                                       ;
+----------+---------+----+------+--------+----------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element             ;
+----------+---------+----+------+--------+----------+---------------------+
; 20.000   ; 20.000  ;    ;      ;        ;          ; latch edge time     ;
; 20.000   ; 0.000   ;    ;      ;        ;          ; clock path          ;
;   20.000 ;   0.000 ; R  ;      ;        ;          ; clock network delay ;
; 20.000   ; 0.000   ; R  ; oExt ; 0      ; PIN_123  ; seg7_data[0]        ;
+----------+---------+----+------+--------+----------+---------------------+


Path #2: Setup slack is 11.134 
===============================================================================
+-------------------------------------------------------+
; Path Summary                                          ;
+--------------------+----------------------------------+
; Property           ; Value                            ;
+--------------------+----------------------------------+
; From Node          ; u_seg7_u_dual_seg7_reg_o_char_2_ ;
; To Node            ; seg7_data[2]                     ;
; Launch Clock       ; CLK                              ;
; Latch Clock        ; CLK                              ;
; Data Arrival Time  ; 8.866                            ;
; Data Required Time ; 20.000                           ;
; Slack              ; 11.134                           ;
+--------------------+----------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.828 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.038  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.828       ; 100        ; 2.828 ; 2.828 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 2.655       ; 44         ; 2.655 ; 2.655 ;
;    Cell                   ;        ; 3     ; 3.164       ; 52         ; 0.000 ; 3.164 ;
;    uTco                   ;        ; 1     ; 0.219       ; 4          ; 0.219 ; 0.219 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                              ;
+---------+---------+----+------+--------+------------------+------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element                            ;
+---------+---------+----+------+--------+------------------+------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                  ; launch edge time                   ;
; 2.828   ; 2.828   ;    ;      ;        ;                  ; clock path                         ;
;   2.828 ;   2.828 ; R  ;      ;        ;                  ; clock network delay                ;
; 8.866   ; 6.038   ;    ;      ;        ;                  ; data path                          ;
;   3.047 ;   0.219 ;    ; uTco ; 1      ; FF_X15_Y18_N13   ; u_seg7_u_dual_seg7_reg_o_char_2_   ;
;   3.047 ;   0.000 ; RR ; CELL ; 1      ; FF_X15_Y18_N13   ; u_seg7_u_dual_seg7_reg_o_char_2_|q ;
;   5.702 ;   2.655 ; RR ; IC   ; 1      ; IOOBUF_X1_Y10_N9 ; seg7_data[2]~output|i              ;
;   8.866 ;   3.164 ; RR ; CELL ; 1      ; IOOBUF_X1_Y10_N9 ; seg7_data[2]~output|o              ;
;   8.866 ;   0.000 ; RR ; CELL ; 0      ; PIN_140          ; seg7_data[2]                       ;
+---------+---------+----+------+--------+------------------+------------------------------------+

+--------------------------------------------------------------------------+
; Data Required Path                                                       ;
+----------+---------+----+------+--------+----------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element             ;
+----------+---------+----+------+--------+----------+---------------------+
; 20.000   ; 20.000  ;    ;      ;        ;          ; latch edge time     ;
; 20.000   ; 0.000   ;    ;      ;        ;          ; clock path          ;
;   20.000 ;   0.000 ; R  ;      ;        ;          ; clock network delay ;
; 20.000   ; 0.000   ; R  ; oExt ; 0      ; PIN_140  ; seg7_data[2]        ;
+----------+---------+----+------+--------+----------+---------------------+


Path #3: Setup slack is 11.349 
===============================================================================
+-------------------------------------------------------------------------------+
; Path Summary                                                                  ;
+--------------------+----------------------------------------------------------+
; Property           ; Value                                                    ;
+--------------------+----------------------------------------------------------+
; From Node          ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_1_TE_rtlcGen0 ;
; To Node            ; seg7_data[1]                                             ;
; Launch Clock       ; CLK                                                      ;
; Latch Clock        ; CLK                                                      ;
; Data Arrival Time  ; 8.651                                                    ;
; Data Required Time ; 20.000                                                   ;
; Slack              ; 11.349                                                   ;
+--------------------+----------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.825 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.826  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.825       ; 100        ; 2.825 ; 2.825 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 2.422       ; 42         ; 2.422 ; 2.422 ;
;    Cell                   ;        ; 3     ; 3.185       ; 55         ; 0.000 ; 3.185 ;
;    uTco                   ;        ; 1     ; 0.219       ; 4          ; 0.219 ; 0.219 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                       ;
+---------+---------+----+------+--------+-------------------+------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                    ;
+---------+---------+----+------+--------+-------------------+------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                           ;
; 2.825   ; 2.825   ;    ;      ;        ;                   ; clock path                                                 ;
;   2.825 ;   2.825 ; R  ;      ;        ;                   ; clock network delay                                        ;
; 8.651   ; 5.826   ;    ;      ;        ;                   ; data path                                                  ;
;   3.044 ;   0.219 ;    ; uTco ; 1      ; FF_X13_Y18_N29    ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_1_TE_rtlcGen0   ;
;   3.044 ;   0.000 ; RR ; CELL ; 1      ; FF_X13_Y18_N29    ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_1_TE_rtlcGen0|q ;
;   5.466 ;   2.422 ; RR ; IC   ; 1      ; IOOBUF_X3_Y10_N23 ; seg7_data[1]~output|i                                      ;
;   8.651 ;   3.185 ; RR ; CELL ; 1      ; IOOBUF_X3_Y10_N23 ; seg7_data[1]~output|o                                      ;
;   8.651 ;   0.000 ; RR ; CELL ; 0      ; PIN_138           ; seg7_data[1]                                               ;
+---------+---------+----+------+--------+-------------------+------------------------------------------------------------+

+--------------------------------------------------------------------------+
; Data Required Path                                                       ;
+----------+---------+----+------+--------+----------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element             ;
+----------+---------+----+------+--------+----------+---------------------+
; 20.000   ; 20.000  ;    ;      ;        ;          ; latch edge time     ;
; 20.000   ; 0.000   ;    ;      ;        ;          ; clock path          ;
;   20.000 ;   0.000 ; R  ;      ;        ;          ; clock network delay ;
; 20.000   ; 0.000   ; R  ; oExt ; 0      ; PIN_138  ; seg7_data[1]        ;
+----------+---------+----+------+--------+----------+---------------------+


Path #4: Setup slack is 11.447 
===============================================================================
+-------------------------------------------------------------------------------+
; Path Summary                                                                  ;
+--------------------+----------------------------------------------------------+
; Property           ; Value                                                    ;
+--------------------+----------------------------------------------------------+
; From Node          ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_6_TE_rtlcGen4 ;
; To Node            ; seg7_data[6]                                             ;
; Launch Clock       ; CLK                                                      ;
; Latch Clock        ; CLK                                                      ;
; Data Arrival Time  ; 8.553                                                    ;
; Data Required Time ; 20.000                                                   ;
; Slack              ; 11.447                                                   ;
+--------------------+----------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.828 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.725  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.828       ; 100        ; 2.828 ; 2.828 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 2.324       ; 41         ; 2.324 ; 2.324 ;
;    Cell                   ;        ; 3     ; 3.182       ; 56         ; 0.000 ; 3.182 ;
;    uTco                   ;        ; 1     ; 0.219       ; 4          ; 0.219 ; 0.219 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                       ;
+---------+---------+----+------+--------+-------------------+------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                    ;
+---------+---------+----+------+--------+-------------------+------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                           ;
; 2.828   ; 2.828   ;    ;      ;        ;                   ; clock path                                                 ;
;   2.828 ;   2.828 ; R  ;      ;        ;                   ; clock network delay                                        ;
; 8.553   ; 5.725   ;    ;      ;        ;                   ; data path                                                  ;
;   3.047 ;   0.219 ;    ; uTco ; 1      ; FF_X15_Y18_N15    ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_6_TE_rtlcGen4   ;
;   3.047 ;   0.000 ; RR ; CELL ; 1      ; FF_X15_Y18_N15    ; u_seg7_u_dual_seg7_reg_o_char_rtlc6_o_char_6_TE_rtlcGen4|q ;
;   5.371 ;   2.324 ; RR ; IC   ; 1      ; IOOBUF_X3_Y10_N16 ; seg7_data[6]~output|i                                      ;
;   8.553 ;   3.182 ; RR ; CELL ; 1      ; IOOBUF_X3_Y10_N16 ; seg7_data[6]~output|o                                      ;
;   8.553 ;   0.000 ; RR ; CELL ; 0      ; PIN_136           ; seg7_data[6]                                               ;
+---------+---------+----+------+--------+-------------------+------------------------------------------------------------+

+--------------------------------------------------------------------------+
; Data Required Path                                                       ;
+----------+---------+----+------+--------+----------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element             ;
+----------+---------+----+------+--------+----------+---------------------+
; 20.000   ; 20.000  ;    ;      ;        ;          ; latch edge time     ;
; 20.000   ; 0.000   ;    ;      ;        ;          ; clock path          ;
;   20.000 ;   0.000 ; R  ;      ;        ;          ; clock network delay ;
; 20.000   ; 0.000   ; R  ; oExt ; 0      ; PIN_136  ; seg7_data[6]        ;
+----------+---------+----+------+--------+----------+---------------------+


Path #5: Setup slack is 11.662 
===============================================================================
+---------------------------------------------------+
; Path Summary                                      ;
+--------------------+------------------------------+
; Property           ; Value                        ;
+--------------------+------------------------------+
; From Node          ; pb[0]                        ;
; To Node            ; u_kirsch_reg_stg_counter2_0_ ;
; Launch Clock       ; CLK                          ;
; Latch Clock        ; CLK                          ;
; Data Arrival Time  ; 11.094                       ;
; Data Required Time ; 22.756                       ;
; Slack              ; 11.662                       ;
+--------------------+------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 2.742  ;       ;             ;            ;       ;       ;
; Data Delay                ; 11.094 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 5     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 6     ; 8.975       ; 81         ; 0.000 ; 4.898 ;
;    Cell                   ;        ; 6     ; 2.119       ; 19         ; 0.097 ; 0.934 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.742       ; 100        ; 2.742 ; 2.742 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                             ;
+----------+---------+----+------+--------+--------------------+--------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                        ;
+----------+---------+----+------+--------+--------------------+--------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time               ;
; 0.000    ; 0.000   ;    ;      ;        ;                    ; clock path                     ;
;   0.000  ;   0.000 ; R  ;      ;        ;                    ; clock network delay            ;
; 0.000    ; 0.000   ; R  ; iExt ; 1      ; PIN_46             ; pb[0]                          ;
; 11.094   ; 11.094  ;    ;      ;        ;                    ; data path                      ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X9_Y0_N1    ; pb[0]~input|i                  ;
;   0.934  ;   0.934 ; RR ; CELL ; 29     ; IOIBUF_X9_Y0_N1    ; pb[0]~input|o                  ;
;   5.832  ;   4.898 ; RR ; IC   ; 1      ; LCCOMB_X25_Y16_N0  ; ix25391z7097|datac             ;
;   6.192  ;   0.360 ; RR ; CELL ; 68     ; LCCOMB_X25_Y16_N0  ; ix25391z7097|combout           ;
;   7.977  ;   1.785 ; RR ; IC   ; 1      ; LCCOMB_X14_Y18_N28 ; ix16758z7098|datac             ;
;   8.337  ;   0.360 ; RR ; CELL ; 2      ; LCCOMB_X14_Y18_N28 ; ix16758z7098|combout           ;
;   9.736  ;   1.399 ; RR ; IC   ; 1      ; LCCOMB_X20_Y20_N2  ; ix16758z7097|datad             ;
;   9.933  ;   0.197 ; RR ; CELL ; 4      ; LCCOMB_X20_Y20_N2  ; ix16758z7097|combout           ;
;   10.826 ;   0.893 ; RR ; IC   ; 1      ; LCCOMB_X20_Y18_N2  ; ix18752z7095|datad             ;
;   10.997 ;   0.171 ; RF ; CELL ; 1      ; LCCOMB_X20_Y18_N2  ; ix18752z7095|combout           ;
;   10.997 ;   0.000 ; FF ; IC   ; 1      ; FF_X20_Y18_N3      ; u_kirsch_reg_stg_counter2_0_|d ;
;   11.094 ;   0.097 ; FF ; CELL ; 1      ; FF_X20_Y18_N3      ; u_kirsch_reg_stg_counter2_0_   ;
+----------+---------+----+------+--------+--------------------+--------------------------------+

+----------------------------------------------------------------------------------------+
; Data Required Path                                                                     ;
+----------+---------+----+------+--------+---------------+------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                      ;
+----------+---------+----+------+--------+---------------+------------------------------+
; 20.000   ; 20.000  ;    ;      ;        ;               ; latch edge time              ;
; 22.742   ; 2.742   ;    ;      ;        ;               ; clock path                   ;
;   22.742 ;   2.742 ; R  ;      ;        ;               ; clock network delay          ;
; 22.756   ; 0.014   ;    ; uTsu ; 1      ; FF_X20_Y18_N3 ; u_kirsch_reg_stg_counter2_0_ ;
+----------+---------+----+------+--------+---------------+------------------------------+


