`timescale 1ns/1ps

module tb_display;

    reg [9:0] SW;        // switches simulados
    wire [6:0] HEX0, HEX1, HEX2;

    // Instancia del DUT (Device Under Test)
    Ejercicio1 uut (
        .SW(SW),
        .HEX0(HEX0),
        .HEX1(HEX1),
        .HEX2(HEX2)
    );

    initial begin
        // Abrimos un archivo de salida para ver resultados (opcional)
        $display("Tiempo\tSW (bin)\tHEX2 HEX1 HEX0");

        // Caso 1: SW = 0
        SW = 10'b0000000000; #10;
        $display("%0t\t%b\t%b %b %b", $time, SW, HEX2, HEX1, HEX0);

        // Caso 2: SW = 15 (0x00F)
        SW = 10'b0000001111; #10;
        $display("%0t\t%b\t%b %b %b", $time, SW, HEX2, HEX1, HEX0);

        // Caso 3: SW = 255 (0x0FF)
        SW = 10'b0011111111; #10;
        $display("%0t\t%b\t%b %b %b", $time, SW, HEX2, HEX1, HEX0);

        // Caso 4: SW = 1023 (0x3FF)
        SW = 10'b1111111111; #10;
        $display("%0t\t%b\t%b %b %b", $time, SW, HEX2, HEX1, HEX0);

        $stop; // Detener simulaci√≥n
    end

endmodule
