TimeQuest Timing Analyzer report for procesador_2
Tue Apr 04 17:30:24 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'divisor_reloj:cp2|clkout'
 13. Slow 1200mV 85C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 14. Slow 1200mV 85C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'clk'
 16. Slow 1200mV 85C Model Hold: 'divisor_reloj:cp2|clkout'
 17. Slow 1200mV 85C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 18. Slow 1200mV 85C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 21. Slow 1200mV 85C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'
 38. Slow 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 39. Slow 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Setup: 'clk'
 41. Slow 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'
 42. Slow 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 43. Slow 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Hold: 'clk'
 45. Slow 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 46. Slow 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'
 62. Fast 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 63. Fast 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Setup: 'clk'
 65. Fast 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'
 66. Fast 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 67. Fast 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Hold: 'clk'
 69. Fast 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 70. Fast 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Slow Corner Signal Integrity Metrics
 88. Fast Corner Signal Integrity Metrics
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; procesador_2                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; clk                                                    ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { clk }                                                    ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0] ; { cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] } ;
; divisor_reloj:cp2|clkout                               ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { divisor_reloj:cp2|clkout }                               ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { spi_dac:cp3|divisor_reloj:cp2|clkout }                   ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                    ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 152.49 MHz ; 152.49 MHz      ; divisor_reloj:cp2|clkout                               ;                                                               ;
; 187.2 MHz  ; 187.2 MHz       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 281.37 MHz ; 281.37 MHz      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;                                                               ;
; 346.86 MHz ; 250.0 MHz       ; clk                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -5.558 ; -6526.939     ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -4.314 ; -53.308       ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -1.751 ; -28.058       ;
; clk                                                    ; 17.117 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -1.208 ; -8.334        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.170 ; -0.339        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.271  ; 0.000         ;
; clk                                                    ; 0.359  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -1.091 ; -4.263        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                        ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.340 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; divisor_reloj:cp2|clkout                               ; -2.174  ; -1290.262     ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.684   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.755 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -5.558 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.175      ;
; -5.534 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.151      ;
; -5.520 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.345     ; 6.170      ;
; -5.520 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.137      ;
; -5.517 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.359     ; 6.153      ;
; -5.516 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.133      ;
; -5.514 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.165      ;
; -5.502 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.137      ;
; -5.496 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.345     ; 6.146      ;
; -5.496 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.113      ;
; -5.493 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.359     ; 6.129      ;
; -5.492 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.109      ;
; -5.490 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.141      ;
; -5.490 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.141      ;
; -5.489 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.371     ; 6.113      ;
; -5.480 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[60][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.131      ;
; -5.478 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.113      ;
; -5.466 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[120][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.107      ;
; -5.466 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.117      ;
; -5.465 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[94][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.082      ;
; -5.465 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.371     ; 6.089      ;
; -5.464 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[121][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.105      ;
; -5.460 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][9]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.095      ;
; -5.456 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[60][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.107      ;
; -5.454 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.071      ;
; -5.447 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[0][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.356     ; 6.086      ;
; -5.442 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.059      ;
; -5.442 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[120][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.083      ;
; -5.441 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[94][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.058      ;
; -5.440 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[121][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.081      ;
; -5.436 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[4][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.351     ; 6.080      ;
; -5.436 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][9]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.071      ;
; -5.434 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[55][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.074      ;
; -5.433 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[42][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.371     ; 6.057      ;
; -5.433 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.068      ;
; -5.433 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.359     ; 6.069      ;
; -5.430 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[40][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.341     ; 6.084      ;
; -5.427 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[84][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.375     ; 6.047      ;
; -5.426 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[70][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.067      ;
; -5.424 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.059      ;
; -5.424 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[51][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.349     ; 6.070      ;
; -5.423 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[0][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.356     ; 6.062      ;
; -5.421 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[71][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.062      ;
; -5.418 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.035      ;
; -5.416 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.345     ; 6.066      ;
; -5.416 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.033      ;
; -5.414 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[43][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.374     ; 6.035      ;
; -5.413 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.359     ; 6.049      ;
; -5.412 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.029      ;
; -5.412 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.029      ;
; -5.412 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[4][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.351     ; 6.056      ;
; -5.410 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.061      ;
; -5.410 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[55][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.050      ;
; -5.409 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[42][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.371     ; 6.033      ;
; -5.409 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.044      ;
; -5.409 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[64][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.359     ; 6.045      ;
; -5.408 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[99][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.048      ;
; -5.407 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[124][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.047      ;
; -5.407 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[108][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.353     ; 6.049      ;
; -5.406 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[1][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.356     ; 6.045      ;
; -5.406 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[0][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.356     ; 6.045      ;
; -5.406 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[82][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.356     ; 6.045      ;
; -5.406 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[40][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.341     ; 6.060      ;
; -5.405 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.040      ;
; -5.405 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[98][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.045      ;
; -5.403 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[84][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.375     ; 6.023      ;
; -5.402 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[70][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.043      ;
; -5.400 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[76][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.372     ; 6.023      ;
; -5.400 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[25][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.035      ;
; -5.400 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[51][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.349     ; 6.046      ;
; -5.398 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[22][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.352     ; 6.041      ;
; -5.398 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.033      ;
; -5.397 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[20][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.377     ; 6.015      ;
; -5.397 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.014      ;
; -5.397 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[71][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.038      ;
; -5.396 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[94][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.013      ;
; -5.395 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.030      ;
; -5.395 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[24][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.360     ; 6.030      ;
; -5.391 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[67][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.345     ; 6.041      ;
; -5.390 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[43][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.374     ; 6.011      ;
; -5.389 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[97][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.374     ; 6.010      ;
; -5.389 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[12][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.350     ; 6.034      ;
; -5.389 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[106][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.030      ;
; -5.388 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.005      ;
; -5.387 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[95][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.004      ;
; -5.386 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[45][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.374     ; 6.007      ;
; -5.386 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[74][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.003      ;
; -5.386 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[94][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.003      ;
; -5.386 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.344     ; 6.037      ;
; -5.385 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[106][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.026      ;
; -5.385 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[75][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.378     ; 6.002      ;
; -5.385 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[4][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.351     ; 6.029      ;
; -5.385 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.371     ; 6.009      ;
; -5.384 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[13][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.350     ; 6.029      ;
; -5.384 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[56][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.024      ;
; -5.384 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[99][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.024      ;
; -5.383 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[18][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.354     ; 6.024      ;
; -5.383 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[85][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.375     ; 6.003      ;
; -5.383 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[124][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.355     ; 6.023      ;
; -5.383 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[108][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.353     ; 6.025      ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                       ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -4.314 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.551      ;
; -4.308 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.545      ;
; -4.284 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.521      ;
; -4.257 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.494      ;
; -4.234 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.471      ;
; -4.214 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.451      ;
; -4.208 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.445      ;
; -4.207 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.444      ;
; -4.204 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.441      ;
; -4.198 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.435      ;
; -4.186 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.423      ;
; -4.166 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.403      ;
; -4.166 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.403      ;
; -4.163 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.400      ;
; -4.162 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.399      ;
; -4.156 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.393      ;
; -4.141 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.378      ;
; -4.139 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.376      ;
; -4.134 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.371      ;
; -4.110 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.347      ;
; -4.109 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.346      ;
; -4.102 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.339      ;
; -4.092 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.329      ;
; -4.090 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[3]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.327      ;
; -4.086 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.323      ;
; -4.085 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.322      ;
; -4.084 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.321      ;
; -4.082 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.319      ;
; -4.074 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.311      ;
; -4.060 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.297      ;
; -4.059 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.296      ;
; -4.055 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.292      ;
; -4.052 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.289      ;
; -4.049 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.286      ;
; -4.044 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.281      ;
; -4.020 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[4]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.257      ;
; -4.018 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[2]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.255      ;
; -4.016 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.253      ;
; -4.012 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.249      ;
; -4.001 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.238      ;
; -4.000 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.237      ;
; -3.998 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.235      ;
; -3.989 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.226      ;
; -3.950 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[4]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.187      ;
; -3.932 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.169      ;
; -3.878 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.115      ;
; -3.769 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[4]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 3.006      ;
; -3.735 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.972      ;
; -3.698 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.935      ;
; -3.666 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.903      ;
; -3.630 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[3]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.867      ;
; -3.601 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.838      ;
; -3.547 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.784      ;
; -3.485 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.722      ;
; -3.424 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.258     ; 2.661      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[15] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[14] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[13] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[12] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[11] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[10] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[9]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[8]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[7]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[6]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[5]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[4]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.277 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[3]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.759      ;
; -1.200 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.436      ;
; -1.145 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.381      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[15] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[14] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[13] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[12] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[11] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[10] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[9]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[8]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[7]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[6]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[5]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[4]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.103 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[3]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.585      ;
; -1.096 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.332      ;
; -1.067 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.303      ;
; -1.055 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.291      ;
; -1.013 ; spi_adc:cp1|\datoin:dato[1]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.249      ;
; -1.009 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.245      ;
; -1.003 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.239      ;
; -0.998 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.234      ;
; -0.994 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[2]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.476      ;
; -0.986 ; spi_adc:cp1|\datoin:dato[7]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.222      ;
; -0.979 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.215      ;
; -0.975 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.211      ;
; -0.969 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.205      ;
; -0.953 ; spi_adc:cp1|\datoin:dato[2]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.189      ;
; -0.949 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.185      ;
; -0.946 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.182      ;
; -0.945 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.181      ;
; -0.944 ; spi_adc:cp1|\datoin:dato[2]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.821      ; 3.180      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.751  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 2.289      ;
; -1.399  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.101     ; 1.932      ;
; -1.399  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.101     ; 1.932      ;
; -1.399  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.101     ; 1.932      ;
; -1.399  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.101     ; 1.932      ;
; -1.352  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.103     ; 1.883      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.183  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 2.221      ;
; -1.104  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.220      ; 1.958      ;
; -0.973  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.220      ; 1.827      ;
; -0.973  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.220      ; 1.827      ;
; -0.865  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.103     ; 1.396      ;
; -0.846  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.103     ; 1.377      ;
; -0.840  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.101     ; 1.873      ;
; -0.840  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.101     ; 1.873      ;
; -0.840  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.101     ; 1.873      ;
; -0.840  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.101     ; 1.873      ;
; -0.803  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.103     ; 1.834      ;
; -0.590  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.103     ; 1.121      ;
; -0.542  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.220      ; 1.896      ;
; -0.422  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.220      ; 1.776      ;
; -0.422  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.220      ; 1.776      ;
; -0.338  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.103     ; 1.369      ;
; -0.332  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.103     ; 1.363      ;
; -0.047  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.103     ; 1.078      ;
; 497.587 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.079     ; 2.329      ;
; 994.658 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 5.276      ;
; 994.751 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 5.173      ;
; 994.766 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 5.158      ;
; 994.780 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 4.810      ;
; 994.861 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 5.063      ;
; 994.878 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 4.712      ;
; 994.914 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 4.676      ;
; 994.916 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 5.008      ;
; 994.931 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.993      ;
; 994.945 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 4.645      ;
; 994.955 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.068     ; 4.972      ;
; 995.012 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.912      ;
; 995.026 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.898      ;
; 995.079 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 4.511      ;
; 995.120 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.068     ; 4.807      ;
; 995.177 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.747      ;
; 995.231 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 4.359      ;
; 995.594 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.330      ;
; 995.609 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.315      ;
; 995.622 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.302      ;
; 995.623 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.967      ;
; 995.637 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.287      ;
; 995.651 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.939      ;
; 995.704 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.220      ;
; 995.732 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.192      ;
; 995.747 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.177      ;
; 995.757 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.833      ;
; 995.760 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.164      ;
; 995.776 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.814      ;
; 995.785 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.805      ;
; 995.798 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.068     ; 4.129      ;
; 995.826 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.068     ; 4.101      ;
; 995.855 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.069      ;
; 995.857 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.067      ;
; 995.883 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 4.041      ;
; 995.909 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.681      ;
; 995.910 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.680      ;
; 995.937 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.653      ;
; 995.951 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.068     ; 3.976      ;
; 995.961 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.629      ;
; 995.969 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.955      ;
; 995.984 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.940      ;
; 995.998 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.592      ;
; 996.008 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.916      ;
; 996.079 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.845      ;
; 996.132 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.458      ;
; 996.151 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.783      ;
; 996.173 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.068     ; 3.754      ;
; 996.230 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.694      ;
; 996.284 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.306      ;
; 996.286 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.638      ;
; 996.286 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.638      ;
; 996.286 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.638      ;
; 996.303 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.621      ;
; 996.303 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.621      ;
; 996.303 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.071     ; 3.621      ;
; 996.332 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.258      ;
; 996.333 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.257      ;
; 996.333 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.405     ; 3.257      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.117 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.817      ;
; 17.129 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.805      ;
; 17.221 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.713      ;
; 17.249 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.685      ;
; 17.319 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.615      ;
; 17.334 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.600      ;
; 17.344 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.590      ;
; 17.347 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.587      ;
; 17.392 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.542      ;
; 17.411 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.523      ;
; 17.450 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.484      ;
; 17.466 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.468      ;
; 17.478 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.452      ;
; 17.482 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.452      ;
; 17.482 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.452      ;
; 17.484 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.450      ;
; 17.487 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.447      ;
; 17.489 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.445      ;
; 17.521 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.409      ;
; 17.529 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.401      ;
; 17.545 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.389      ;
; 17.549 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.385      ;
; 17.555 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.379      ;
; 17.569 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.365      ;
; 17.571 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.363      ;
; 17.574 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.360      ;
; 17.577 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.357      ;
; 17.579 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.355      ;
; 17.580 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.354      ;
; 17.581 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.353      ;
; 17.582 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.352      ;
; 17.592 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.342      ;
; 17.596 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.338      ;
; 17.597 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.337      ;
; 17.599 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.335      ;
; 17.628 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.302      ;
; 17.650 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.284      ;
; 17.663 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.271      ;
; 17.663 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.271      ;
; 17.664 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.270      ;
; 17.667 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.267      ;
; 17.672 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.262      ;
; 17.678 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.059     ; 2.258      ;
; 17.687 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.247      ;
; 17.688 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.246      ;
; 17.691 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.243      ;
; 17.692 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.242      ;
; 17.694 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.240      ;
; 17.694 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.240      ;
; 17.695 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.235      ;
; 17.706 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.228      ;
; 17.710 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.224      ;
; 17.713 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.221      ;
; 17.742 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.192      ;
; 17.761 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.173      ;
; 17.764 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.170      ;
; 17.765 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.165      ;
; 17.782 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.152      ;
; 17.786 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.148      ;
; 17.800 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 2.130      ;
; 17.801 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.133      ;
; 17.801 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.133      ;
; 17.803 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.131      ;
; 17.803 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.131      ;
; 17.804 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.130      ;
; 17.808 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.126      ;
; 17.820 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.059     ; 2.116      ;
; 17.832 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.102      ;
; 17.834 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.100      ;
; 17.855 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.079      ;
; 17.878 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.056      ;
; 17.898 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.036      ;
; 17.898 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.036      ;
; 17.919 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.015      ;
; 17.928 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.006      ;
; 17.928 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.006      ;
; 17.929 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.005      ;
; 17.936 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.998      ;
; 17.936 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.998      ;
; 17.937 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 1.993      ;
; 17.937 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.997      ;
; 17.938 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.996      ;
; 17.939 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.995      ;
; 17.946 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.988      ;
; 17.947 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.987      ;
; 17.953 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.061     ; 1.981      ;
; 17.962 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.059     ; 1.974      ;
; 18.034 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.900      ;
; 18.035 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.899      ;
; 18.036 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.898      ;
; 18.044 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.890      ;
; 18.045 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.889      ;
; 18.064 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.870      ;
; 18.064 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.870      ;
; 18.066 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.868      ;
; 18.069 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.065     ; 1.861      ;
; 18.072 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.862      ;
; 18.072 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.862      ;
; 18.074 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.860      ;
; 18.086 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.848      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                                                                     ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -1.208 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.222      ;
; -1.141 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.289      ;
; -1.128 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.302      ;
; -1.122 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.308      ;
; -1.085 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.345      ;
; -1.068 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.362      ;
; -1.030 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.400      ;
; -0.995 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.435      ;
; -0.975 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.455      ;
; -0.965 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.465      ;
; -0.962 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.468      ;
; -0.960 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.470      ;
; -0.938 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.492      ;
; -0.926 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.504      ;
; -0.921 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.509      ;
; -0.897 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.533      ;
; -0.886 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.544      ;
; -0.879 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.551      ;
; -0.864 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.566      ;
; -0.845 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.585      ;
; -0.842 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.588      ;
; -0.829 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.601      ;
; -0.818 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.612      ;
; -0.806 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.624      ;
; -0.791 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.639      ;
; -0.772 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.658      ;
; -0.764 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.666      ;
; -0.730 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.700      ;
; -0.720 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.710      ;
; -0.715 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.715      ;
; -0.714 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.716      ;
; -0.707 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.723      ;
; -0.682 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.748      ;
; -0.672 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.758      ;
; -0.664 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.766      ;
; -0.655 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.775      ;
; -0.648 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.782      ;
; -0.647 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.783      ;
; -0.632 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.798      ;
; -0.631 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.799      ;
; -0.615 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.815      ;
; -0.607 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.823      ;
; -0.570 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.860      ;
; -0.569 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.861      ;
; -0.568 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.862      ;
; -0.555 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.875      ;
; -0.548 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.882      ;
; -0.535 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.895      ;
; -0.516 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.914      ;
; -0.491 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.939      ;
; -0.488 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.942      ;
; -0.455 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.975      ;
; -0.454 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.976      ;
; -0.445 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.985      ;
; -0.445 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.985      ;
; -0.442 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 2.988      ;
; -0.426 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.004      ;
; -0.407 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.023      ;
; -0.362 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.068      ;
; -0.361 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.069      ;
; -0.350 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.080      ;
; -0.349 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.081      ;
; -0.335 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.095      ;
; -0.335 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.095      ;
; -0.332 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.098      ;
; -0.311 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.119      ;
; -0.293 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.137      ;
; -0.216 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.214      ;
; -0.206 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.224      ;
; -0.204 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.226      ;
; -0.201 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.229      ;
; -0.194 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.193      ; 3.236      ;
; -0.054 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[23][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.187      ; 3.370      ;
; -0.017 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[73][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.190      ; 3.410      ;
; 0.006  ; spi_adc:cp1|\datoin:dato[9] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.200      ; 3.443      ;
; 0.007  ; spi_adc:cp1|\datoin:dato[9] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.200      ; 3.444      ;
; 0.012  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[70][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.434      ;
; 0.015  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[26][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.187      ; 3.439      ;
; 0.038  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[113][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.460      ;
; 0.039  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[48][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.187      ; 3.463      ;
; 0.039  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[69][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.181      ; 3.457      ;
; 0.041  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[14][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.190      ; 3.468      ;
; 0.047  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[116][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.473      ;
; 0.048  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[19][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.474      ;
; 0.048  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[90][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.474      ;
; 0.050  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[105][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.476      ;
; 0.052  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[10][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.474      ;
; 0.055  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[71][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.477      ;
; 0.065  ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[10][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.487      ;
; 0.068  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[112][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.490      ;
; 0.074  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[117][3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.500      ;
; 0.075  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[21][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.175      ; 3.487      ;
; 0.076  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[101][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.187      ; 3.500      ;
; 0.078  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[15][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.190      ; 3.505      ;
; 0.078  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[115][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.504      ;
; 0.079  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[114][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.189      ; 3.505      ;
; 0.082  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[49][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.187      ; 3.506      ;
; 0.082  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[106][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.185      ; 3.504      ;
; 0.083  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[59][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.177      ; 3.497      ;
; 0.084  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[84][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 3.174      ; 3.495      ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.170 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 2.180      ; 2.386      ;
; -0.169 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 2.180      ; 2.387      ;
; 0.231  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.295      ;
; 0.247  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.311      ;
; 0.287  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.351      ;
; 0.303  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.367      ;
; 0.330  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.394      ;
; 0.358  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.577      ;
; 0.366  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.430      ;
; 0.372  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.591      ;
; 0.373  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.592      ;
; 0.375  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.594      ;
; 0.375  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.594      ;
; 0.381  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.445      ;
; 0.390  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.454      ;
; 0.395  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.613      ;
; 0.407  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.626      ;
; 0.428  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.492      ;
; 0.441  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.505      ;
; 0.443  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.180      ; 2.499      ;
; 0.444  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.180      ; 2.500      ;
; 0.471  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.535      ;
; 0.474  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.538      ;
; 0.477  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.541      ;
; 0.477  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.696      ;
; 0.479  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.698      ;
; 0.480  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.699      ;
; 0.480  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.699      ;
; 0.484  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.548      ;
; 0.505  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.569      ;
; 0.512  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.576      ;
; 0.524  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.588      ;
; 0.528  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.592      ;
; 0.537  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.601      ;
; 0.539  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.603      ;
; 0.541  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.605      ;
; 0.552  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.771      ;
; 0.554  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.773      ;
; 0.554  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.773      ;
; 0.556  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.620      ;
; 0.556  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.775      ;
; 0.561  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.780      ;
; 0.562  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.781      ;
; 0.565  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.784      ;
; 0.573  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.638      ;
; 0.582  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.646      ;
; 0.598  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.662      ;
; 0.616  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.680      ;
; 0.617  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.681      ;
; 0.618  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.682      ;
; 0.620  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.684      ;
; 0.621  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.685      ;
; 0.624  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.688      ;
; 0.631  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.695      ;
; 0.633  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.697      ;
; 0.635  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.699      ;
; 0.639  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.703      ;
; 0.643  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.707      ;
; 0.651  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.715      ;
; 0.670  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.734      ;
; 0.674  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.738      ;
; 0.674  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.738      ;
; 0.683  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.747      ;
; 0.695  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.759      ;
; 0.707  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.926      ;
; 0.708  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.772      ;
; 0.726  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.790      ;
; 0.727  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.791      ;
; 0.731  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.795      ;
; 0.742  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.806      ;
; 0.752  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.970      ;
; 0.760  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.824      ;
; 0.779  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.843      ;
; 0.783  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.847      ;
; 0.786  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.004      ;
; 0.793  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.011      ;
; 0.800  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.018      ;
; 0.835  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.054      ;
; 0.847  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.066      ;
; 0.849  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.068      ;
; 0.849  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.068      ;
; 0.865  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.929      ;
; 0.878  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.942      ;
; 0.882  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.100      ;
; 0.897  ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.334      ; 2.968      ;
; 0.918  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.982      ;
; 0.920  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.138      ;
; 0.922  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.327      ; 2.986      ;
; 0.945  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.164      ;
; 0.956  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.174      ;
; 0.959  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.178      ;
; 0.985  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.204      ;
; 0.987  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.206      ;
; 1.097  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.316      ;
; 1.142  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.013      ; 0.832      ;
; 1.161  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.013      ; 0.851      ;
; 1.187  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.112      ; 0.976      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.271 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.294      ; 1.021      ;
; 0.324 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.297      ; 1.077      ;
; 0.327 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.297      ; 1.080      ;
; 0.346 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.577      ;
; 0.346 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.577      ;
; 0.349 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.580      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 0.577      ;
; 0.362 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.394 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.612      ;
; 0.478 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.294      ; 1.228      ;
; 0.511 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.631      ; 1.598      ;
; 0.534 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.631      ; 1.621      ;
; 0.540 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.631      ; 1.627      ;
; 0.545 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.297      ; 1.298      ;
; 0.574 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.294      ; 1.324      ;
; 0.583 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.801      ;
; 0.717 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.948      ;
; 0.780 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.998      ;
; 0.816 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.297      ; 1.569      ;
; 0.822 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.294      ; 1.072      ;
; 0.887 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.297      ; 1.140      ;
; 0.891 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.297      ; 1.144      ;
; 0.894 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.112      ;
; 0.935 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.152      ;
; 0.979 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.196      ;
; 0.983 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.200      ;
; 0.997 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.215      ;
; 1.008 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.294      ; 1.258      ;
; 1.015 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.233      ;
; 1.047 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.631      ; 1.634      ;
; 1.058 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.631      ; 1.645      ;
; 1.089 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.631      ; 1.676      ;
; 1.091 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.297      ; 1.344      ;
; 1.099 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.294      ; 1.349      ;
; 1.125 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.294      ; 1.875      ;
; 1.162 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.393      ;
; 1.190 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.742      ;
; 1.196 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.748      ;
; 1.196 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.748      ;
; 1.303 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.855      ;
; 1.309 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.861      ;
; 1.309 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.861      ;
; 1.320 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.537      ;
; 1.370 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.922      ;
; 1.376 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.928      ;
; 1.376 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.928      ;
; 1.377 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.297      ; 1.630      ;
; 1.381 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.612      ;
; 1.389 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.941      ;
; 1.395 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.947      ;
; 1.395 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.947      ;
; 1.410 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.627      ;
; 1.472 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.712      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.489 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 2.247      ;
; 1.547 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 2.101      ;
; 1.553 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 2.107      ;
; 1.553 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 2.107      ;
; 1.563 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.803      ;
; 1.563 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.794      ;
; 1.569 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.800      ;
; 1.594 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.814      ;
; 1.608 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 2.162      ;
; 1.611 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.831      ;
; 1.619 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 2.173      ;
; 1.675 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.294      ; 1.925      ;
; 1.686 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.917      ;
; 1.695 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.912      ;
; 1.728 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.263     ; 1.622      ;
; 1.739 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.263     ; 1.633      ;
; 1.765 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.985      ;
; 1.797 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 2.351      ;
; 1.827 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.045      ;
; 1.869 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.109      ;
; 1.922 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.263     ; 1.816      ;
; 1.955 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.263     ; 1.849      ;
; 1.959 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.263     ; 1.853      ;
; 2.041 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.263     ; 1.935      ;
; 2.044 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.284      ;
; 2.044 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.284      ;
; 2.044 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.284      ;
; 2.044 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.284      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.385 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.603      ;
; 0.386 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.604      ;
; 0.577 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
; 0.585 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.803      ;
; 0.611 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.829      ;
; 0.842 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.056      ;
; 0.923 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.141      ;
; 0.928 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.146      ;
; 0.929 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.147      ;
; 0.935 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.153      ;
; 0.937 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.155      ;
; 0.937 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.155      ;
; 0.939 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.157      ;
; 0.978 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.196      ;
; 1.007 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.225      ;
; 1.008 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.226      ;
; 1.016 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.234      ;
; 1.017 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.235      ;
; 1.017 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.235      ;
; 1.030 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.244      ;
; 1.124 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.342      ;
; 1.129 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.347      ;
; 1.136 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.354      ;
; 1.138 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.356      ;
; 1.138 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.356      ;
; 1.140 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.358      ;
; 1.153 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.371      ;
; 1.161 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.379      ;
; 1.163 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.381      ;
; 1.183 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.401      ;
; 1.196 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.414      ;
; 1.201 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.419      ;
; 1.202 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.420      ;
; 1.207 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.421      ;
; 1.208 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.426      ;
; 1.209 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.427      ;
; 1.210 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.428      ;
; 1.210 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.428      ;
; 1.212 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.430      ;
; 1.217 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.435      ;
; 1.218 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.436      ;
; 1.218 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.436      ;
; 1.243 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.461      ;
; 1.267 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.485      ;
; 1.269 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.487      ;
; 1.280 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.498      ;
; 1.281 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.499      ;
; 1.289 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.507      ;
; 1.290 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.508      ;
; 1.290 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.508      ;
; 1.297 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.515      ;
; 1.298 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.516      ;
; 1.324 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.542      ;
; 1.330 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.548      ;
; 1.336 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.554      ;
; 1.338 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.556      ;
; 1.338 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.556      ;
; 1.340 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.558      ;
; 1.378 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.392 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.606      ;
; 1.408 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.626      ;
; 1.409 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.627      ;
; 1.417 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.635      ;
; 1.418 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.636      ;
; 1.418 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.636      ;
; 1.419 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.637      ;
; 1.434 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.652      ;
; 1.437 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.655      ;
; 1.443 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.661      ;
; 1.445 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.663      ;
; 1.446 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.664      ;
; 1.451 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.669      ;
; 1.460 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.678      ;
; 1.471 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.689      ;
; 1.476 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.694      ;
; 1.511 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.729      ;
; 1.512 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.730      ;
; 1.513 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.731      ;
; 1.514 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.732      ;
; 1.515 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.733      ;
; 1.516 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.734      ;
; 1.518 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.736      ;
; 1.520 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.738      ;
; 1.521 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.739      ;
; 1.521 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.739      ;
; 1.521 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.739      ;
; 1.523 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.741      ;
; 1.523 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.741      ;
; 1.524 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.742      ;
; 1.524 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.742      ;
; 1.524 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.742      ;
; 1.525 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.743      ;
; 1.535 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.753      ;
; 1.546 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.764      ;
; 1.559 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.777      ;
; 1.560 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.778      ;
; 1.560 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.778      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.091 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.573      ;
; -0.793 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.275      ;
; -0.793 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.275      ;
; -0.793 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.275      ;
; -0.793 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.013     ; 1.275      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.340 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.112      ; 1.129      ;
; 1.340 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.112      ; 1.129      ;
; 1.340 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.112      ; 1.129      ;
; 1.340 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.112      ; 1.129      ;
; 1.600 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.112      ; 1.389      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                                                                                                                             ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][8]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][9]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[107][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[107][1]                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.684  ; 9.868        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.689  ; 9.873        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[11]|clk                                             ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.909  ; 10.125       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.909  ; 10.125       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.909  ; 10.125       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.909  ; 10.125       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.149 ; 10.149       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[11]|clk                                             ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.154 ; 10.154       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.794 ; 500.010      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.803 ; 499.987      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.842 ; 500.026      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.842 ; 500.026      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.842 ; 500.026      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.842 ; 500.026      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.844 ; 500.028      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.994 ; 499.994      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.996 ; 499.996      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.996 ; 499.996      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.996 ; 499.996      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.996 ; 499.996      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.996 ; 499.996      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk                      ; 5.620 ; 6.102 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; 8.491 ; 9.148 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; 2.487 ; 3.044 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk                      ; -4.600 ; -5.075 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; -4.067 ; -4.611 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; -1.177 ; -1.708 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.136  ;        ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.368  ; 3.367  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;        ; 2.084  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 58.999 ; 59.155 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 58.999 ; 59.155 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 55.990 ; 56.034 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 53.286 ; 53.362 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 50.217 ; 50.577 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 48.426 ; 48.475 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 43.637 ; 43.892 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 40.936 ; 41.238 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 37.857 ; 37.972 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 35.455 ; 35.512 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 32.083 ; 32.118 ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.819  ; 6.901  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.611  ; 6.715  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.419  ; 6.492  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.431  ; 7.438  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.667  ; 7.610  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.854  ; 6.899  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.818  ; 6.897  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.764  ;        ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.937  ; 2.934  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;        ; 1.713  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 9.586  ; 9.660  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 10.615 ; 10.585 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 9.774  ; 9.874  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 9.736  ; 9.883  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 10.149 ; 10.275 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 11.123 ; 11.126 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 9.586  ; 9.660  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 10.104 ; 10.197 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 10.201 ; 10.292 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 10.371 ; 10.460 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 9.873  ; 9.955  ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.429  ; 6.348  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.712  ; 6.454  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.237  ; 6.303  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.599  ; 6.703  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.003  ; 7.081  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.391  ; 5.787  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.604  ; 6.662  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                     ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 168.78 MHz ; 168.78 MHz      ; divisor_reloj:cp2|clkout                               ;                                                               ;
; 207.25 MHz ; 207.25 MHz      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 309.02 MHz ; 309.02 MHz      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;                                                               ;
; 389.11 MHz ; 250.0 MHz       ; clk                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -4.925 ; -5748.619     ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -3.881 ; -47.195       ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -1.433 ; -22.224       ;
; clk                                                    ; 17.430 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -0.972 ; -6.511        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.106 ; -0.211        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.130  ; 0.000         ;
; clk                                                    ; 0.313  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                         ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.930 ; -3.634        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                         ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.266 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; divisor_reloj:cp2|clkout                               ; -2.174  ; -1290.262     ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.680   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.740 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -4.925 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.580      ;
; -4.905 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.560      ;
; -4.871 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.309     ; 5.557      ;
; -4.868 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.524      ;
; -4.867 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.308     ; 5.554      ;
; -4.861 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.517      ;
; -4.857 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.530      ;
; -4.856 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.334     ; 5.517      ;
; -4.856 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][9]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.529      ;
; -4.855 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.511      ;
; -4.853 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.509      ;
; -4.851 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.309     ; 5.537      ;
; -4.847 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.308     ; 5.534      ;
; -4.843 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.516      ;
; -4.837 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.510      ;
; -4.836 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.334     ; 5.497      ;
; -4.836 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][9]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.509      ;
; -4.829 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[60][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.307     ; 5.517      ;
; -4.825 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.308     ; 5.512      ;
; -4.825 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[94][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.480      ;
; -4.823 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.496      ;
; -4.820 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.475      ;
; -4.817 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[94][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.472      ;
; -4.810 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[0][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.486      ;
; -4.809 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[60][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.307     ; 5.497      ;
; -4.807 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.463      ;
; -4.806 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[124][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.317     ; 5.484      ;
; -4.805 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.308     ; 5.492      ;
; -4.804 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.460      ;
; -4.798 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[55][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.474      ;
; -4.797 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.323     ; 5.469      ;
; -4.797 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[24][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.323     ; 5.469      ;
; -4.796 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[120][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.473      ;
; -4.795 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[121][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.472      ;
; -4.791 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[51][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.313     ; 5.473      ;
; -4.790 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[0][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.466      ;
; -4.789 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[42][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.334     ; 5.450      ;
; -4.787 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[18][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.316     ; 5.466      ;
; -4.787 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.443      ;
; -4.786 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[124][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.317     ; 5.464      ;
; -4.785 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[108][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.462      ;
; -4.784 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.440      ;
; -4.783 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[43][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.336     ; 5.442      ;
; -4.781 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[4][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.314     ; 5.462      ;
; -4.781 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[40][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.304     ; 5.472      ;
; -4.780 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.453      ;
; -4.778 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.451      ;
; -4.778 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[55][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.454      ;
; -4.777 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[1][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.453      ;
; -4.777 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[0][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.453      ;
; -4.777 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[25][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.323     ; 5.449      ;
; -4.777 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[24][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.323     ; 5.449      ;
; -4.776 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[20][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.432      ;
; -4.776 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[120][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.453      ;
; -4.775 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[84][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.338     ; 5.432      ;
; -4.775 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[121][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.452      ;
; -4.774 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[76][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.335     ; 5.434      ;
; -4.772 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.445      ;
; -4.771 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][3]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.444      ;
; -4.771 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[51][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.313     ; 5.453      ;
; -4.770 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[75][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.425      ;
; -4.769 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[42][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.334     ; 5.430      ;
; -4.768 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[40][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.304     ; 5.459      ;
; -4.767 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[74][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.422      ;
; -4.767 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[18][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.316     ; 5.446      ;
; -4.766 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[95][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.421      ;
; -4.766 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.309     ; 5.452      ;
; -4.765 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[108][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.442      ;
; -4.764 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[70][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.441      ;
; -4.764 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[94][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.419      ;
; -4.763 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[106][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.440      ;
; -4.763 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.419      ;
; -4.763 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[43][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.336     ; 5.422      ;
; -4.762 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.308     ; 5.449      ;
; -4.761 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[82][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.438      ;
; -4.761 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[4][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.314     ; 5.442      ;
; -4.760 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.416      ;
; -4.760 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.433      ;
; -4.758 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[34][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.342     ; 5.411      ;
; -4.758 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[12][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.314     ; 5.439      ;
; -4.758 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[64][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.431      ;
; -4.757 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[1][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.433      ;
; -4.757 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[0][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.433      ;
; -4.756 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[99][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.432      ;
; -4.756 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.412      ;
; -4.756 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[20][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.339     ; 5.412      ;
; -4.755 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[106][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.432      ;
; -4.755 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[71][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.318     ; 5.432      ;
; -4.755 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[84][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.338     ; 5.412      ;
; -4.754 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.323     ; 5.426      ;
; -4.754 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[74][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.340     ; 5.409      ;
; -4.754 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[102][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.317     ; 5.432      ;
; -4.754 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[111][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.335     ; 5.414      ;
; -4.754 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[76][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.335     ; 5.414      ;
; -4.753 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[3][3]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.336     ; 5.412      ;
; -4.753 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[98][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.319     ; 5.429      ;
; -4.752 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[113][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.336     ; 5.411      ;
; -4.752 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[86][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.316     ; 5.431      ;
; -4.752 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[4][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.314     ; 5.433      ;
; -4.752 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.322     ; 5.425      ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                       ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -3.881 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.207      ;
; -3.845 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.171      ;
; -3.843 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.169      ;
; -3.843 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.169      ;
; -3.831 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.157      ;
; -3.804 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.130      ;
; -3.780 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.106      ;
; -3.756 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.082      ;
; -3.752 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.078      ;
; -3.742 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.068      ;
; -3.742 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.068      ;
; -3.740 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.066      ;
; -3.734 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.060      ;
; -3.732 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.058      ;
; -3.731 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.057      ;
; -3.730 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.056      ;
; -3.722 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.048      ;
; -3.704 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[3]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.030      ;
; -3.703 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.029      ;
; -3.693 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.019      ;
; -3.693 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.019      ;
; -3.683 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.009      ;
; -3.681 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 3.007      ;
; -3.663 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.989      ;
; -3.656 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.982      ;
; -3.654 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.980      ;
; -3.654 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.980      ;
; -3.647 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.973      ;
; -3.644 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.970      ;
; -3.644 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.970      ;
; -3.637 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.963      ;
; -3.629 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.955      ;
; -3.628 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.954      ;
; -3.617 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.943      ;
; -3.605 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[2]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.931      ;
; -3.595 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[4]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.921      ;
; -3.594 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.920      ;
; -3.579 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.905      ;
; -3.578 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.904      ;
; -3.578 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.904      ;
; -3.565 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.891      ;
; -3.555 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.881      ;
; -3.539 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.865      ;
; -3.522 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[4]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.848      ;
; -3.510 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.836      ;
; -3.492 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.818      ;
; -3.376 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[5]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.702      ;
; -3.373 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[4]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.699      ;
; -3.325 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[7]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.651      ;
; -3.310 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[6]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.636      ;
; -3.280 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[3]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.606      ;
; -3.234 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[8]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.560      ;
; -3.181 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1 ; spi_dac:cp3|reg_des:cp1|Q[10] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.507      ;
; -3.146 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[9]  ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.472      ;
; -3.074 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0 ; spi_dac:cp3|reg_des:cp1|Q[11] ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -1.169     ; 2.400      ;
; -1.161 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 3.077      ;
; -1.151 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 3.067      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[15] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[14] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[13] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[12] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[11] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[10] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[9]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[8]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[7]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[6]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[5]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[4]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.118 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[3]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.583      ;
; -1.112 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 3.028      ;
; -1.041 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.957      ;
; -1.038 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.954      ;
; -1.014 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.930      ;
; -1.008 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.924      ;
; -1.003 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.919      ;
; -1.003 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.919      ;
; -0.993 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.909      ;
; -0.986 ; spi_adc:cp1|\datoin:dato[1]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.902      ;
; -0.970 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.886      ;
; -0.968 ; spi_adc:cp1|\datoin:dato[7]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.884      ;
; -0.964 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[9]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.880      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[15] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[14] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[13] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[12] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[11] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[10] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[9]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[8]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[7]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[6]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[5]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[4]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.959 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[3]  ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.424      ;
; -0.957 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.873      ;
; -0.946 ; spi_adc:cp1|\datoin:dato[2]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.862      ;
; -0.945 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.861      ;
; -0.938 ; spi_adc:cp1|\datoin:dato[2]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.854      ;
; -0.935 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.501      ; 2.851      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.433  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.029      ; 2.077      ;
; -1.097  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.023      ; 1.735      ;
; -1.097  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.023      ; 1.735      ;
; -1.097  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.023      ; 1.735      ;
; -1.097  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.023      ; 1.735      ;
; -1.062  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.022      ; 1.699      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.887  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.029      ; 2.031      ;
; -0.840  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.313      ; 1.768      ;
; -0.722  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.313      ; 1.650      ;
; -0.722  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.313      ; 1.650      ;
; -0.629  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.022      ; 1.266      ;
; -0.594  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.022      ; 1.231      ;
; -0.568  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.023      ; 1.706      ;
; -0.568  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.023      ; 1.706      ;
; -0.568  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.023      ; 1.706      ;
; -0.568  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.023      ; 1.706      ;
; -0.534  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.022      ; 1.671      ;
; -0.370  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.022      ; 1.007      ;
; -0.302  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.313      ; 1.730      ;
; -0.176  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.313      ; 1.604      ;
; -0.175  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.313      ; 1.603      ;
; -0.116  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.022      ; 1.253      ;
; -0.102  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.022      ; 1.239      ;
; 0.158   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.022      ; 0.979      ;
; 497.827 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.081     ; 2.087      ;
; 995.175 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 4.766      ;
; 995.220 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.713      ;
; 995.233 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.700      ;
; 995.297 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 4.334      ;
; 995.374 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.559      ;
; 995.379 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.554      ;
; 995.388 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 4.243      ;
; 995.392 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.541      ;
; 995.413 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.522      ;
; 995.429 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 4.202      ;
; 995.454 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 4.177      ;
; 995.477 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.456      ;
; 995.533 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.400      ;
; 995.572 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 4.363      ;
; 995.576 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 4.055      ;
; 995.636 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 4.297      ;
; 995.710 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.921      ;
; 996.039 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.894      ;
; 996.051 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.580      ;
; 996.053 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.880      ;
; 996.063 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.870      ;
; 996.073 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.860      ;
; 996.075 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.556      ;
; 996.133 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.800      ;
; 996.144 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.789      ;
; 996.157 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.776      ;
; 996.157 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.776      ;
; 996.173 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.458      ;
; 996.197 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.434      ;
; 996.198 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.737      ;
; 996.221 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.410      ;
; 996.222 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.713      ;
; 996.271 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.662      ;
; 996.295 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.638      ;
; 996.298 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.635      ;
; 996.307 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.324      ;
; 996.331 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.300      ;
; 996.337 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.598      ;
; 996.351 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.280      ;
; 996.370 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.261      ;
; 996.383 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.550      ;
; 996.384 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.549      ;
; 996.395 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.236      ;
; 996.401 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.532      ;
; 996.477 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.456      ;
; 996.517 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 3.114      ;
; 996.531 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 3.410      ;
; 996.542 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.060     ; 3.393      ;
; 996.615 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.318      ;
; 996.622 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.311      ;
; 996.622 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.311      ;
; 996.622 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.311      ;
; 996.635 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.298      ;
; 996.635 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.298      ;
; 996.635 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 3.298      ;
; 996.651 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 2.980      ;
; 996.699 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 2.932      ;
; 996.699 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 2.932      ;
; 996.699 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.364     ; 2.932      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.430 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.510      ;
; 17.458 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.482      ;
; 17.510 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.430      ;
; 17.550 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.390      ;
; 17.592 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.348      ;
; 17.608 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.332      ;
; 17.632 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.308      ;
; 17.654 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.286      ;
; 17.672 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.268      ;
; 17.708 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.232      ;
; 17.710 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.230      ;
; 17.737 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.203      ;
; 17.743 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 2.194      ;
; 17.751 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.189      ;
; 17.775 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.165      ;
; 17.785 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.155      ;
; 17.786 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 2.151      ;
; 17.790 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.150      ;
; 17.790 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.150      ;
; 17.791 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.149      ;
; 17.792 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 2.145      ;
; 17.812 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.128      ;
; 17.819 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.121      ;
; 17.823 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.117      ;
; 17.830 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.110      ;
; 17.831 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.109      ;
; 17.841 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.099      ;
; 17.842 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.098      ;
; 17.842 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.098      ;
; 17.849 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.091      ;
; 17.852 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.088      ;
; 17.865 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.075      ;
; 17.871 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.069      ;
; 17.874 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.066      ;
; 17.875 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 2.062      ;
; 17.879 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.061      ;
; 17.888 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.052      ;
; 17.894 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.049     ; 2.052      ;
; 17.894 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.046      ;
; 17.913 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.027      ;
; 17.915 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 2.022      ;
; 17.916 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.024      ;
; 17.921 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.019      ;
; 17.922 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.018      ;
; 17.929 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.011      ;
; 17.929 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.011      ;
; 17.930 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.010      ;
; 17.959 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.981      ;
; 17.962 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.978      ;
; 17.963 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.977      ;
; 17.968 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.972      ;
; 17.969 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.971      ;
; 17.988 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.952      ;
; 17.993 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.947      ;
; 18.001 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.936      ;
; 18.004 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.936      ;
; 18.010 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.930      ;
; 18.011 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.929      ;
; 18.011 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.929      ;
; 18.012 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.928      ;
; 18.014 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.926      ;
; 18.021 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.916      ;
; 18.027 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.913      ;
; 18.029 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.911      ;
; 18.034 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.906      ;
; 18.039 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.901      ;
; 18.054 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.049     ; 1.892      ;
; 18.069 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.871      ;
; 18.091 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.849      ;
; 18.091 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.849      ;
; 18.096 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.844      ;
; 18.110 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.830      ;
; 18.111 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.829      ;
; 18.114 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.826      ;
; 18.143 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.797      ;
; 18.144 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.796      ;
; 18.144 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.796      ;
; 18.146 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.049     ; 1.800      ;
; 18.147 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.790      ;
; 18.148 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.055     ; 1.792      ;
; 18.149 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.791      ;
; 18.150 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.790      ;
; 18.150 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.790      ;
; 18.154 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.786      ;
; 18.155 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.785      ;
; 18.160 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.780      ;
; 18.161 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.779      ;
; 18.232 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.708      ;
; 18.233 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.707      ;
; 18.233 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.707      ;
; 18.243 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.697      ;
; 18.244 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.696      ;
; 18.258 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.682      ;
; 18.258 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.682      ;
; 18.261 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.679      ;
; 18.264 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.676      ;
; 18.264 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.676      ;
; 18.267 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.673      ;
; 18.270 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.058     ; 1.667      ;
; 18.278 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.662      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                                                                      ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -0.972 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.019      ;
; -0.927 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.064      ;
; -0.908 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.083      ;
; -0.891 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.100      ;
; -0.851 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.140      ;
; -0.836 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.155      ;
; -0.835 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.156      ;
; -0.787 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.204      ;
; -0.784 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.207      ;
; -0.765 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.226      ;
; -0.749 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.242      ;
; -0.742 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.249      ;
; -0.735 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.256      ;
; -0.728 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.263      ;
; -0.722 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.269      ;
; -0.714 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.277      ;
; -0.696 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.295      ;
; -0.692 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.299      ;
; -0.674 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.317      ;
; -0.672 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.319      ;
; -0.664 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.327      ;
; -0.652 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.339      ;
; -0.644 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.347      ;
; -0.621 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.370      ;
; -0.612 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.379      ;
; -0.601 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.390      ;
; -0.585 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.406      ;
; -0.574 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.417      ;
; -0.553 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.438      ;
; -0.552 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.439      ;
; -0.550 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.441      ;
; -0.542 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.449      ;
; -0.521 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.470      ;
; -0.510 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.481      ;
; -0.495 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.496      ;
; -0.482 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.509      ;
; -0.481 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.510      ;
; -0.479 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.512      ;
; -0.458 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.533      ;
; -0.456 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.535      ;
; -0.444 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.547      ;
; -0.436 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.555      ;
; -0.436 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.555      ;
; -0.404 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.587      ;
; -0.389 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.602      ;
; -0.388 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.603      ;
; -0.386 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.605      ;
; -0.367 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.624      ;
; -0.365 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.626      ;
; -0.332 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.659      ;
; -0.322 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.669      ;
; -0.297 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.694      ;
; -0.286 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.705      ;
; -0.285 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.706      ;
; -0.264 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.727      ;
; -0.262 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.729      ;
; -0.257 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.734      ;
; -0.243 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.748      ;
; -0.219 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.772      ;
; -0.217 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.774      ;
; -0.205 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.786      ;
; -0.203 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.788      ;
; -0.179 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.812      ;
; -0.178 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.813      ;
; -0.178 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.813      ;
; -0.165 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.826      ;
; -0.125 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.866      ;
; -0.093 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.898      ;
; -0.083 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.908      ;
; -0.081 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.910      ;
; -0.079 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.912      ;
; -0.069 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.767      ; 2.922      ;
; 0.057  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[23][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.760      ; 3.041      ;
; 0.089  ; spi_adc:cp1|\datoin:dato[9] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.774      ; 3.087      ;
; 0.090  ; spi_adc:cp1|\datoin:dato[9] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.774      ; 3.088      ;
; 0.104  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[73][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.763      ; 3.091      ;
; 0.125  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[70][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.107      ;
; 0.137  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[113][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.119      ;
; 0.140  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[26][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.760      ; 3.124      ;
; 0.143  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[10][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.125      ;
; 0.143  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[14][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.764      ; 3.131      ;
; 0.148  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[90][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.765      ; 3.137      ;
; 0.152  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[71][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.134      ;
; 0.154  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[116][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.765      ; 3.143      ;
; 0.156  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[19][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.764      ; 3.144      ;
; 0.156  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[69][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.755      ; 3.135      ;
; 0.157  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[59][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.751      ; 3.132      ;
; 0.158  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[105][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.764      ; 3.146      ;
; 0.159  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[91][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.751      ; 3.134      ;
; 0.162  ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[10][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.144      ;
; 0.164  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[15][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.764      ; 3.152      ;
; 0.164  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[23][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.760      ; 3.148      ;
; 0.166  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[48][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.760      ; 3.150      ;
; 0.166  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[112][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.148      ;
; 0.172  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[11][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.758      ; 3.154      ;
; 0.172  ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[119][6] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.761      ; 3.157      ;
; 0.174  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[115][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.765      ; 3.163      ;
; 0.175  ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[114][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.765      ; 3.164      ;
; 0.176  ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[59][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.751      ; 3.151      ;
; 0.178  ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[91][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 2.751      ; 3.153      ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.106 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 1.952      ; 2.190      ;
; -0.105 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 1.952      ; 2.191      ;
; 0.313  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.339  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.537      ;
; 0.340  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.538      ;
; 0.341  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.539      ;
; 0.341  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.539      ;
; 0.353  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.551      ;
; 0.358  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.556      ;
; 0.406  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.078      ;
; 0.425  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.097      ;
; 0.432  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.630      ;
; 0.434  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.632      ;
; 0.434  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.632      ;
; 0.434  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.632      ;
; 0.459  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.131      ;
; 0.470  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.952      ; 2.266      ;
; 0.471  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.952      ; 2.267      ;
; 0.483  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.155      ;
; 0.497  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.169      ;
; 0.497  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.695      ;
; 0.499  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.697      ;
; 0.499  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.697      ;
; 0.501  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.699      ;
; 0.504  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.702      ;
; 0.507  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.705      ;
; 0.511  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.709      ;
; 0.518  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.716      ;
; 0.532  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.204      ;
; 0.572  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.244      ;
; 0.575  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.247      ;
; 0.593  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.265      ;
; 0.593  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.265      ;
; 0.611  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.283      ;
; 0.612  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.284      ;
; 0.612  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.284      ;
; 0.624  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.296      ;
; 0.624  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.296      ;
; 0.626  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.298      ;
; 0.643  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.315      ;
; 0.649  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.847      ;
; 0.672  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.344      ;
; 0.678  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.350      ;
; 0.682  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.880      ;
; 0.682  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.354      ;
; 0.685  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.357      ;
; 0.685  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.357      ;
; 0.701  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.373      ;
; 0.708  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.906      ;
; 0.716  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.388      ;
; 0.717  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.915      ;
; 0.717  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.915      ;
; 0.718  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.390      ;
; 0.718  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.390      ;
; 0.733  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.405      ;
; 0.733  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.405      ;
; 0.734  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.406      ;
; 0.749  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.947      ;
; 0.750  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.422      ;
; 0.753  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.951      ;
; 0.756  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.954      ;
; 0.760  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.958      ;
; 0.763  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.435      ;
; 0.764  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.436      ;
; 0.766  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.438      ;
; 0.766  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.438      ;
; 0.774  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.446      ;
; 0.792  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.464      ;
; 0.792  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.464      ;
; 0.792  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.464      ;
; 0.806  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.004      ;
; 0.806  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.478      ;
; 0.819  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.491      ;
; 0.822  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.494      ;
; 0.823  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.495      ;
; 0.824  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.496      ;
; 0.824  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.496      ;
; 0.825  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.497      ;
; 0.828  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.026      ;
; 0.838  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.036      ;
; 0.849  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.047      ;
; 0.855  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.527      ;
; 0.857  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.529      ;
; 0.857  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.529      ;
; 0.862  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.060      ;
; 0.881  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.553      ;
; 0.888  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.086      ;
; 0.895  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.093      ;
; 0.913  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.585      ;
; 0.967  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.639      ;
; 0.977  ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.955      ; 2.656      ;
; 0.984  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.182      ;
; 0.988  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.660      ;
; 0.998  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.670      ;
; 1.050  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.030      ; 0.744      ;
; 1.056  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.948      ; 2.728      ;
; 1.061  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.030      ; 0.755      ;
; 1.120  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.079      ; 0.863      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.130 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 0.928      ;
; 0.176 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.376      ; 0.976      ;
; 0.179 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.376      ; 0.979      ;
; 0.300 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.511      ;
; 0.308 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.519      ;
; 0.312 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.325 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.123      ;
; 0.341 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.678      ; 1.443      ;
; 0.347 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.349 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.548      ;
; 0.362 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.678      ; 1.464      ;
; 0.376 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.678      ; 1.478      ;
; 0.379 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.376      ; 1.179      ;
; 0.411 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.209      ;
; 0.523 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.722      ;
; 0.626 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.376      ; 1.426      ;
; 0.657 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.868      ;
; 0.664 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.374      ; 0.962      ;
; 0.707 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.906      ;
; 0.718 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.376      ; 1.018      ;
; 0.722 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.376      ; 1.022      ;
; 0.806 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.005      ;
; 0.823 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.374      ; 1.121      ;
; 0.850 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.048      ;
; 0.869 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.067      ;
; 0.871 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.678      ; 1.473      ;
; 0.879 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.077      ;
; 0.883 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.678      ; 1.485      ;
; 0.897 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.096      ;
; 0.897 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.376      ; 1.197      ;
; 0.907 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.678      ; 1.509      ;
; 0.909 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.707      ;
; 0.913 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.112      ;
; 0.924 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.374      ; 1.222      ;
; 1.021 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.232      ;
; 1.080 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.581      ;
; 1.084 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.585      ;
; 1.085 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.586      ;
; 1.153 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.376      ; 1.453      ;
; 1.173 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.371      ;
; 1.177 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.678      ;
; 1.180 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.681      ;
; 1.181 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.682      ;
; 1.238 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.739      ;
; 1.240 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.451      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.247 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 2.052      ;
; 1.250 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.751      ;
; 1.250 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.751      ;
; 1.256 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.757      ;
; 1.263 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.461      ;
; 1.268 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.769      ;
; 1.268 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.769      ;
; 1.325 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.543      ;
; 1.377 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.595      ;
; 1.388 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.599      ;
; 1.400 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.611      ;
; 1.408 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.910      ;
; 1.420 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.922      ;
; 1.420 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.922      ;
; 1.436 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.374      ; 1.734      ;
; 1.460 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.660      ;
; 1.473 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.975      ;
; 1.474 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.674      ;
; 1.485 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 1.987      ;
; 1.519 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.730      ;
; 1.539 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.737      ;
; 1.565 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.237     ; 1.472      ;
; 1.579 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.237     ; 1.486      ;
; 1.611 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.811      ;
; 1.642 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.358      ; 2.144      ;
; 1.679 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.877      ;
; 1.692 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.910      ;
; 1.747 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.237     ; 1.654      ;
; 1.755 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.237     ; 1.662      ;
; 1.765 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.237     ; 1.672      ;
; 1.793 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.381      ; 2.098      ;
; 1.793 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.381      ; 2.098      ;
; 1.793 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.381      ; 2.098      ;
; 1.793 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.381      ; 2.098      ;
; 1.793 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.381      ; 2.098      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.343 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.541      ;
; 0.345 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.543      ;
; 0.520 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.525 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.723      ;
; 0.547 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.745      ;
; 0.770 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.051      ; 0.965      ;
; 0.828 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.027      ;
; 0.832 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.031      ;
; 0.833 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.838 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.840 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.840 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.873 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.072      ;
; 0.892 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.091      ;
; 0.893 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.092      ;
; 0.902 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.101      ;
; 0.903 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.102      ;
; 0.903 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.102      ;
; 0.942 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.137      ;
; 1.007 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.206      ;
; 1.011 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.210      ;
; 1.017 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.216      ;
; 1.019 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.218      ;
; 1.020 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.219      ;
; 1.020 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.219      ;
; 1.052 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.251      ;
; 1.061 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.260      ;
; 1.064 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.263      ;
; 1.071 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.270      ;
; 1.072 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.271      ;
; 1.072 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.271      ;
; 1.076 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.275      ;
; 1.077 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.276      ;
; 1.080 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.279      ;
; 1.081 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.280      ;
; 1.082 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.281      ;
; 1.082 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.281      ;
; 1.083 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.282      ;
; 1.084 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.283      ;
; 1.085 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.284      ;
; 1.103 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.298      ;
; 1.136 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.335      ;
; 1.137 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.336      ;
; 1.140 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.339      ;
; 1.146 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.345      ;
; 1.147 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.346      ;
; 1.147 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.346      ;
; 1.161 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.360      ;
; 1.164 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.363      ;
; 1.189 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.388      ;
; 1.191 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.390      ;
; 1.192 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.391      ;
; 1.197 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.396      ;
; 1.202 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.401      ;
; 1.202 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.401      ;
; 1.204 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.403      ;
; 1.205 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.404      ;
; 1.256 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.455      ;
; 1.257 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.456      ;
; 1.260 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.459      ;
; 1.264 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.463      ;
; 1.265 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.464      ;
; 1.265 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.460      ;
; 1.266 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.465      ;
; 1.266 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.465      ;
; 1.284 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.483      ;
; 1.286 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.485      ;
; 1.293 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.492      ;
; 1.294 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.493      ;
; 1.296 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.495      ;
; 1.298 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.497      ;
; 1.314 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.513      ;
; 1.329 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.528      ;
; 1.340 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.539      ;
; 1.348 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.547      ;
; 1.349 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.548      ;
; 1.352 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.551      ;
; 1.354 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.553      ;
; 1.356 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.555      ;
; 1.357 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.556      ;
; 1.357 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.556      ;
; 1.358 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.557      ;
; 1.359 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.558      ;
; 1.360 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.559      ;
; 1.363 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.562      ;
; 1.363 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.562      ;
; 1.364 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.563      ;
; 1.364 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.563      ;
; 1.367 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.566      ;
; 1.368 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.567      ;
; 1.377 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.576      ;
; 1.380 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.579      ;
; 1.412 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.611      ;
; 1.415 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.614      ;
; 1.416 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.615      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.930 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.395      ;
; -0.676 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.141      ;
; -0.676 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.141      ;
; -0.676 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.141      ;
; -0.676 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.030     ; 1.141      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.266 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.079      ; 1.009      ;
; 1.266 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.079      ; 1.009      ;
; 1.266 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.079      ; 1.009      ;
; 1.266 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.079      ; 1.009      ;
; 1.485 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.079      ; 1.228      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][8]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][9]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[107][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[107][1]                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.680  ; 9.864        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[11]|clk                                             ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.845  ; 9.845        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.845  ; 9.845        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.845  ; 9.845        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.845  ; 9.845        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.915  ; 10.131       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.919  ; 10.135       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.154 ; 10.154       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.155 ; 10.155       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[11]|clk                                             ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.740 ; 499.956      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.740 ; 499.956      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.740 ; 499.956      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.748 ; 499.964      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.750 ; 499.966      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.793 ; 499.977      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.805 ; 500.021      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.849 ; 500.033      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.851 ; 500.035      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.851 ; 500.035      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.851 ; 500.035      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.851 ; 500.035      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.852 ; 500.036      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.858 ; 500.042      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.858 ; 500.042      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.858 ; 500.042      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.980 ; 499.980      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.980 ; 499.980      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.980 ; 499.980      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.990 ; 499.990      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.007 ; 500.007      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.009 ; 500.009      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.018 ; 500.018      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.018 ; 500.018      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.018 ; 500.018      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk                      ; 4.933 ; 5.337 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; 7.594 ; 8.041 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; 2.238 ; 2.672 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk                      ; -4.008 ; -4.413 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; -3.535 ; -3.972 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; -1.048 ; -1.471 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.244  ;        ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.355  ; 3.322  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;        ; 2.172  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 53.205 ; 53.343 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 53.205 ; 53.343 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 50.410 ; 50.437 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 47.954 ; 48.055 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 45.244 ; 45.562 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 43.745 ; 43.781 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 39.313 ; 39.534 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 36.886 ; 37.157 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 34.135 ; 34.241 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 31.989 ; 32.025 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 28.945 ; 28.985 ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.393  ; 6.409  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.205  ; 6.198  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.027  ; 6.012  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.905  ; 6.871  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.165  ; 7.040  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.392  ; 6.350  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.371  ; 6.349  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.914  ;        ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.974  ; 2.940  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;        ; 1.844  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 8.886  ; 8.948  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 9.944  ; 9.855  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 9.049  ; 9.121  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 9.006  ; 9.138  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 9.356  ; 9.472  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 10.398 ; 10.357 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 8.886  ; 8.948  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 9.344  ; 9.397  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 9.441  ; 9.507  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 9.603  ; 9.644  ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 9.128  ; 9.199  ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.026  ; 5.921  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.442  ; 5.964  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.861  ; 5.844  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.158  ; 6.213  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.567  ; 6.560  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.973  ; 5.372  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.177  ; 6.143  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -2.787 ; -3209.082     ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -2.292 ; -25.351       ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.828 ; -12.928       ;
; clk                                                    ; 18.341 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; divisor_reloj:cp2|clkout                               ; -0.856 ; -41.940       ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.128 ; -0.255        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.114  ; 0.000         ;
; clk                                                    ; 0.188  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                         ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.392 ; -1.224        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                         ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.930 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; divisor_reloj:cp2|clkout                               ; -1.000  ; -1275.000     ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.441   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.770 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_reloj:cp2|clkout'                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.787 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.551      ;
; -2.770 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.534      ;
; -2.763 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.551      ;
; -2.761 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.549      ;
; -2.755 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.519      ;
; -2.747 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][9]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.522      ;
; -2.746 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.211     ; 3.522      ;
; -2.746 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.534      ;
; -2.744 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.519      ;
; -2.744 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.508      ;
; -2.744 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.532      ;
; -2.738 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.502      ;
; -2.730 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][9]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.505      ;
; -2.729 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[64][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.211     ; 3.505      ;
; -2.728 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[40][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.195     ; 3.520      ;
; -2.727 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.216     ; 3.498      ;
; -2.727 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[5][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.502      ;
; -2.727 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.491      ;
; -2.726 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[0][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.504      ;
; -2.721 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.509      ;
; -2.719 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.494      ;
; -2.718 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[94][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.482      ;
; -2.714 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.478      ;
; -2.711 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[40][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.195     ; 3.503      ;
; -2.710 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[107][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.490      ;
; -2.710 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[42][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.216     ; 3.481      ;
; -2.709 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[0][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.487      ;
; -2.708 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[60][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.198     ; 3.497      ;
; -2.708 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.472      ;
; -2.707 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[43][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.204     ; 3.490      ;
; -2.706 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[51][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.201     ; 3.492      ;
; -2.705 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[0][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.483      ;
; -2.704 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[120][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.485      ;
; -2.704 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[121][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.485      ;
; -2.704 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[58][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.492      ;
; -2.703 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[20][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.222     ; 3.468      ;
; -2.703 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[1][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.481      ;
; -2.702 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[25][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.477      ;
; -2.701 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[106][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.481      ;
; -2.701 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[94][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.465      ;
; -2.700 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[67][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.202     ; 3.485      ;
; -2.699 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[55][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.479      ;
; -2.699 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[106][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.479      ;
; -2.698 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[84][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.219     ; 3.466      ;
; -2.696 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[99][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.476      ;
; -2.694 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[71][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.475      ;
; -2.694 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[102][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.204     ; 3.477      ;
; -2.693 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[4][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.474      ;
; -2.693 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[98][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.473      ;
; -2.693 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[107][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.473      ;
; -2.692 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[64][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.211     ; 3.468      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[3][3]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.217     ; 3.461      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[43][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.218     ; 3.460      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[124][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.469      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[108][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.472      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[82][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.208     ; 3.470      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[60][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.198     ; 3.480      ;
; -2.691 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[44][5]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.455      ;
; -2.690 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[56][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.478      ;
; -2.690 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[43][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.204     ; 3.473      ;
; -2.689 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[113][3] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.217     ; 3.459      ;
; -2.689 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.464      ;
; -2.689 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[51][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.201     ; 3.475      ;
; -2.688 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[42][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.216     ; 3.459      ;
; -2.688 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[5][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.463      ;
; -2.688 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[58][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.476      ;
; -2.688 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[0][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.466      ;
; -2.687 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[120][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.468      ;
; -2.687 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[121][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.468      ;
; -2.686 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[20][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.222     ; 3.451      ;
; -2.686 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[1][4]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.209     ; 3.464      ;
; -2.685 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[70][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.466      ;
; -2.685 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[85][7]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.219     ; 3.453      ;
; -2.685 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[22][8]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.204     ; 3.468      ;
; -2.684 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[76][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.217     ; 3.454      ;
; -2.684 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[106][2] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.464      ;
; -2.683 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[97][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.218     ; 3.452      ;
; -2.683 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[67][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.202     ; 3.468      ;
; -2.682 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; rectificador:procesado|memoria[44][6]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.446      ;
; -2.682 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[55][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.462      ;
; -2.682 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[106][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.462      ;
; -2.681 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[45][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.218     ; 3.450      ;
; -2.681 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[25][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.456      ;
; -2.681 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.445      ;
; -2.681 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[111][7] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.217     ; 3.451      ;
; -2.681 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[84][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.219     ; 3.449      ;
; -2.680 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[77][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.468      ;
; -2.680 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[95][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.444      ;
; -2.679 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[99][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.459      ;
; -2.678 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[24][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.212     ; 3.453      ;
; -2.678 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[33][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.211     ; 3.454      ;
; -2.678 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[37][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.224     ; 3.441      ;
; -2.677 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[32][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.211     ; 3.453      ;
; -2.677 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; rectificador:procesado|memoria[74][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.441      ;
; -2.677 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[71][2]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.458      ;
; -2.677 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[102][4] ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.204     ; 3.460      ;
; -2.676 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[4][2]   ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.206     ; 3.457      ;
; -2.676 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; rectificador:procesado|memoria[98][4]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.207     ; 3.456      ;
; -2.675 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[59][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.199     ; 3.463      ;
; -2.675 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; rectificador:procesado|memoria[44][3]  ; divisor_reloj:cp2|clkout ; divisor_reloj:cp2|clkout ; 1.000        ; -0.223     ; 3.439      ;
+--------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                           ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.292 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.079      ;
; -2.275 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.062      ;
; -2.246 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[7]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.033      ;
; -2.240 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[7]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.027      ;
; -2.237 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.024      ;
; -2.226 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.013      ;
; -2.222 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.009      ;
; -2.221 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[5]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.008      ;
; -2.219 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.006      ;
; -2.218 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[6]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.005      ;
; -2.216 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 2.003      ;
; -2.209 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.996      ;
; -2.201 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.988      ;
; -2.201 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[6]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.988      ;
; -2.187 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.974      ;
; -2.181 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.968      ;
; -2.171 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.958      ;
; -2.169 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.956      ;
; -2.168 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[7]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.955      ;
; -2.167 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[7]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.954      ;
; -2.163 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.950      ;
; -2.161 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.948      ;
; -2.157 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[7]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.944      ;
; -2.153 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.940      ;
; -2.146 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.933      ;
; -2.145 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[6]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.932      ;
; -2.144 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.931      ;
; -2.143 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.930      ;
; -2.142 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[5]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.929      ;
; -2.135 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.922      ;
; -2.133 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[3]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.920      ;
; -2.133 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.920      ;
; -2.132 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[5]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.919      ;
; -2.126 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.913      ;
; -2.118 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[2]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.905      ;
; -2.113 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[4]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.900      ;
; -2.109 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.896      ;
; -2.108 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.895      ;
; -2.103 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.890      ;
; -2.098 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.885      ;
; -2.095 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[6]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.882      ;
; -2.087 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.874      ;
; -2.085 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.872      ;
; -2.063 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9 ; spi_dac:cp3|reg_des:cp1|Q[4]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.850      ;
; -2.050 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.837      ;
; -1.996 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.783      ;
; -1.991 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7 ; spi_dac:cp3|reg_des:cp1|Q[4]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.778      ;
; -1.968 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6 ; spi_dac:cp3|reg_des:cp1|Q[5]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.755      ;
; -1.945 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5 ; spi_dac:cp3|reg_des:cp1|Q[6]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.732      ;
; -1.938 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4 ; spi_dac:cp3|reg_des:cp1|Q[7]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.725      ;
; -1.898 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3 ; spi_dac:cp3|reg_des:cp1|Q[8]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.685      ;
; -1.890 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8 ; spi_dac:cp3|reg_des:cp1|Q[3]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.677      ;
; -1.863 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1 ; spi_dac:cp3|reg_des:cp1|Q[10]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.650      ;
; -1.805 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2 ; spi_dac:cp3|reg_des:cp1|Q[9]      ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.592      ;
; -1.803 ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0 ; spi_dac:cp3|reg_des:cp1|Q[11]     ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.700     ; 1.590      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[15]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[14]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[13]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[12]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[11]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[10]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[9]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[8]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[7]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[6]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[5]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[4]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.462 ; spi_dac:cp3|impulso_ini:cp3|estado.e1                                                                            ; spi_dac:cp3|reg_des:cp1|Q[3]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.970      ;
; -0.461 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.974      ;
; -0.395 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.908      ;
; -0.393 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.906      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[15]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[14]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[13]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[12]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[11]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[10]     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[9]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[8]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[7]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[6]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[5]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[4]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.365 ; spi_dac:cp3|uc_spi_out:cp5|est.e2                                                                                ; spi_dac:cp3|reg_des:cp1|Q[3]      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.873      ;
; -0.364 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.877      ;
; -0.363 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.876      ;
; -0.360 ; spi_adc:cp1|\datoin:dato[1]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.873      ;
; -0.360 ; spi_adc:cp1|\datoin:dato[9]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.110      ; 1.877      ;
; -0.358 ; spi_adc:cp1|\datoin:dato[6]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[9]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.871      ;
; -0.351 ; spi_adc:cp1|\datoin:dato[7]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.864      ;
; -0.345 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[2]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.858      ;
; -0.340 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[3]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.853      ;
; -0.340 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[11]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.853      ;
; -0.339 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[5]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.852      ;
; -0.329 ; spi_adc:cp1|\datoin:dato[0]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[8]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.842      ;
; -0.329 ; spi_adc:cp1|\datoin:dato[2]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[10]     ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.842      ;
; -0.327 ; spi_dac:cp3|contador:cp4|Q[1]                                                                                    ; spi_dac:cp3|uc_spi_out:cp5|est.e2 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.096     ; 0.718      ;
; -0.324 ; spi_adc:cp1|\datoin:dato[4]                                                                                      ; spi_dac:cp3|reg_des:cp1|Q[7]      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.106      ; 1.837      ;
; -0.322 ; spi_dac:cp3|contador:cp4|Q[2]                                                                                    ; spi_dac:cp3|uc_spi_out:cp5|est.e2 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.096     ; 0.713      ;
; -0.321 ; spi_dac:cp3|contador:cp4|Q[1]                                                                                    ; spi_dac:cp3|uc_spi_out:cp5|est.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.096     ; 0.712      ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.828  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.093     ; 1.267      ;
; -0.663  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 1.099      ;
; -0.663  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 1.099      ;
; -0.663  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 1.099      ;
; -0.663  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.096     ; 1.099      ;
; -0.616  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.097     ; 1.051      ;
; -0.489  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.079      ; 1.100      ;
; -0.420  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.079      ; 1.031      ;
; -0.420  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.079      ; 1.031      ;
; -0.348  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.097     ; 0.783      ;
; -0.333  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.097     ; 0.768      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.297  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.093     ; 1.236      ;
; -0.198  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.097     ; 0.633      ;
; -0.076  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 1.012      ;
; -0.076  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 1.012      ;
; -0.076  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 1.012      ;
; -0.076  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.096     ; 1.012      ;
; -0.059  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.097     ; 0.994      ;
; 0.080   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.079      ; 1.031      ;
; 0.142   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.079      ; 0.969      ;
; 0.143   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.079      ; 0.968      ;
; 0.209   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.097     ; 0.726      ;
; 0.212   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.097     ; 0.723      ;
; 0.359   ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.097     ; 0.576      ;
; 498.554 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.025     ; 1.408      ;
; 996.696 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 3.256      ;
; 996.849 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 3.096      ;
; 996.862 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 3.083      ;
; 996.893 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.870      ;
; 996.922 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 3.023      ;
; 996.941 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.822      ;
; 996.956 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.041     ; 2.990      ;
; 996.974 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.971      ;
; 996.982 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.781      ;
; 996.987 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.958      ;
; 997.004 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.941      ;
; 997.018 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.745      ;
; 997.047 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.898      ;
; 997.081 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.041     ; 2.865      ;
; 997.107 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.656      ;
; 997.129 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.816      ;
; 997.198 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.565      ;
; 997.329 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.616      ;
; 997.342 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.603      ;
; 997.342 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.603      ;
; 997.355 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.590      ;
; 997.373 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.390      ;
; 997.386 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.377      ;
; 997.402 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.543      ;
; 997.415 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.530      ;
; 997.436 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.041     ; 2.510      ;
; 997.449 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.041     ; 2.497      ;
; 997.462 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.301      ;
; 997.475 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.288      ;
; 997.484 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.461      ;
; 997.497 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.448      ;
; 997.519 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.426      ;
; 997.532 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.413      ;
; 997.553 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.210      ;
; 997.563 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.200      ;
; 997.566 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.197      ;
; 997.592 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.353      ;
; 997.626 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.041     ; 2.320      ;
; 997.649 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.296      ;
; 997.652 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.111      ;
; 997.662 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.283      ;
; 997.674 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.271      ;
; 997.678 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 2.274      ;
; 997.679 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.084      ;
; 997.693 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 2.070      ;
; 997.722 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.223      ;
; 997.756 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.041     ; 2.190      ;
; 997.782 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 1.981      ;
; 997.792 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.153      ;
; 997.793 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.152      ;
; 997.793 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.152      ;
; 997.804 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.141      ;
; 997.805 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.140      ;
; 997.806 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.139      ;
; 997.806 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.139      ;
; 997.836 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 1.927      ;
; 997.837 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 1.926      ;
; 997.837 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.224     ; 1.926      ;
; 997.865 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.042     ; 2.080      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.341 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.611      ;
; 18.354 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.598      ;
; 18.411 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.541      ;
; 18.443 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.509      ;
; 18.468 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.484      ;
; 18.479 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.473      ;
; 18.500 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.452      ;
; 18.507 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.445      ;
; 18.516 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.436      ;
; 18.524 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.428      ;
; 18.547 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.405      ;
; 18.563 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.389      ;
; 18.573 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.379      ;
; 18.573 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.379      ;
; 18.576 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.376      ;
; 18.577 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.373      ;
; 18.580 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.372      ;
; 18.595 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.355      ;
; 18.597 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.353      ;
; 18.599 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.353      ;
; 18.600 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.352      ;
; 18.623 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.329      ;
; 18.625 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.327      ;
; 18.627 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.325      ;
; 18.630 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.322      ;
; 18.631 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.321      ;
; 18.633 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.319      ;
; 18.636 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.316      ;
; 18.637 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.315      ;
; 18.641 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.311      ;
; 18.644 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.308      ;
; 18.648 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.304      ;
; 18.655 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.297      ;
; 18.657 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.295      ;
; 18.660 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.292      ;
; 18.662 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.288      ;
; 18.664 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.288      ;
; 18.669 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.031     ; 1.287      ;
; 18.690 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.262      ;
; 18.690 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.262      ;
; 18.693 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.259      ;
; 18.698 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.254      ;
; 18.698 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.254      ;
; 18.701 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.251      ;
; 18.701 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.251      ;
; 18.705 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.247      ;
; 18.705 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.247      ;
; 18.709 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.243      ;
; 18.712 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.240      ;
; 18.713 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.031     ; 1.243      ;
; 18.718 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.234      ;
; 18.719 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.233      ;
; 18.721 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.231      ;
; 18.725 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.225      ;
; 18.733 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.219      ;
; 18.733 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.217      ;
; 18.746 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.206      ;
; 18.750 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.202      ;
; 18.758 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.194      ;
; 18.763 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.187      ;
; 18.766 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.186      ;
; 18.769 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.183      ;
; 18.769 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.183      ;
; 18.778 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.174      ;
; 18.782 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.170      ;
; 18.789 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.163      ;
; 18.790 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.162      ;
; 18.793 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.159      ;
; 18.797 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.155      ;
; 18.805 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.147      ;
; 18.814 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.138      ;
; 18.821 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.131      ;
; 18.823 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.031     ; 1.133      ;
; 18.839 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.111      ;
; 18.850 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.102      ;
; 18.851 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.101      ;
; 18.853 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.099      ;
; 18.855 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.097      ;
; 18.857 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.095      ;
; 18.858 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.094      ;
; 18.860 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.092      ;
; 18.860 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.092      ;
; 18.860 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.092      ;
; 18.861 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.091      ;
; 18.862 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.090      ;
; 18.863 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.089      ;
; 18.874 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[11]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.078      ;
; 18.904 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.037     ; 1.046      ;
; 18.906 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.046      ;
; 18.907 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.045      ;
; 18.907 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.045      ;
; 18.910 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.042      ;
; 18.915 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.037      ;
; 18.916 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.036      ;
; 18.926 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.026      ;
; 18.928 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.024      ;
; 18.929 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.023      ;
; 18.930 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.022      ;
; 18.931 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.021      ;
; 18.932 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.020      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_reloj:cp2|clkout'                                                                                                                                                      ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock                                           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+
; -0.856 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.189      ;
; -0.816 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.228      ;
; -0.814 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.230      ;
; -0.809 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.235      ;
; -0.803 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.242      ;
; -0.786 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.259      ;
; -0.744 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.300      ;
; -0.734 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.311      ;
; -0.731 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.313      ;
; -0.731 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.313      ;
; -0.721 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.323      ;
; -0.716 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.328      ;
; -0.714 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.330      ;
; -0.708 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.336      ;
; -0.694 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.351      ;
; -0.689 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.356      ;
; -0.685 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.359      ;
; -0.668 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.376      ;
; -0.655 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.390      ;
; -0.651 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.393      ;
; -0.650 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.395      ;
; -0.643 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.402      ;
; -0.638 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.407      ;
; -0.638 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.406      ;
; -0.624 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.421      ;
; -0.615 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.429      ;
; -0.611 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.434      ;
; -0.588 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.457      ;
; -0.583 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.462      ;
; -0.575 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.470      ;
; -0.575 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.469      ;
; -0.570 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.474      ;
; -0.570 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.475      ;
; -0.569 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.475      ;
; -0.558 ; spi_adc:cp1|\datoin:dato[2] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.487      ;
; -0.548 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.497      ;
; -0.539 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.505      ;
; -0.539 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.505      ;
; -0.538 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.506      ;
; -0.535 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.510      ;
; -0.527 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.517      ;
; -0.525 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.519      ;
; -0.510 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.534      ;
; -0.500 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.544      ;
; -0.499 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.545      ;
; -0.498 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.547      ;
; -0.495 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.550      ;
; -0.480 ; spi_adc:cp1|\datoin:dato[1] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.564      ;
; -0.472 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.573      ;
; -0.444 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.601      ;
; -0.441 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.604      ;
; -0.439 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.605      ;
; -0.437 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.607      ;
; -0.436 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.609      ;
; -0.435 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.610      ;
; -0.433 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.612      ;
; -0.408 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.636      ;
; -0.404 ; spi_adc:cp1|\datoin:dato[0] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.640      ;
; -0.378 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.666      ;
; -0.376 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.668      ;
; -0.372 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.672      ;
; -0.370 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.674      ;
; -0.347 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.698      ;
; -0.344 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.880      ; 1.700      ;
; -0.344 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.701      ;
; -0.338 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.707      ;
; -0.325 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[66][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.720      ;
; -0.303 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.742      ;
; -0.302 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][5]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.743      ;
; -0.300 ; spi_adc:cp1|\datoin:dato[6] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.745      ;
; -0.291 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.754      ;
; -0.288 ; spi_adc:cp1|\datoin:dato[4] ; rectificador:procesado|memoria[66][2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.757      ;
; -0.213 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[23][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.829      ;
; -0.189 ; spi_adc:cp1|\datoin:dato[9] ; rectificador:procesado|memoria[66][1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.884      ; 1.859      ;
; -0.187 ; spi_adc:cp1|\datoin:dato[9] ; rectificador:procesado|memoria[66][0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.884      ; 1.861      ;
; -0.182 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[70][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.876      ; 1.858      ;
; -0.179 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[26][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.863      ;
; -0.172 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[90][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.870      ;
; -0.170 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[73][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.881      ; 1.875      ;
; -0.167 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[113][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.876      ; 1.873      ;
; -0.166 ; spi_adc:cp1|\datoin:dato[7] ; rectificador:procesado|memoria[29][7]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.871      ; 1.869      ;
; -0.164 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[14][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.877      ; 1.877      ;
; -0.164 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[116][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.877      ; 1.877      ;
; -0.163 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[48][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.879      ;
; -0.159 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[10][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.875      ; 1.880      ;
; -0.159 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[114][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.883      ;
; -0.158 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[117][3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.877      ; 1.883      ;
; -0.158 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[115][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.884      ;
; -0.157 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[19][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.877      ; 1.884      ;
; -0.156 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[105][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.877      ; 1.885      ;
; -0.155 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[71][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.876      ; 1.885      ;
; -0.154 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[10][6]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.875      ; 1.885      ;
; -0.153 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[39][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.879      ; 1.890      ;
; -0.153 ; spi_adc:cp1|\datoin:dato[5] ; rectificador:procesado|memoria[117][5] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.877      ; 1.888      ;
; -0.153 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[112][8] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.876      ; 1.887      ;
; -0.153 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[83][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.874      ; 1.885      ;
; -0.151 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[82][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.874      ; 1.887      ;
; -0.151 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[68][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.874      ; 1.887      ;
; -0.149 ; spi_adc:cp1|\datoin:dato[3] ; rectificador:procesado|memoria[21][3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.869      ; 1.884      ;
; -0.149 ; spi_adc:cp1|\datoin:dato[8] ; rectificador:procesado|memoria[80][8]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout ; 0.000        ; 1.878      ; 1.893      ;
+--------+-----------------------------+----------------------------------------+--------------------------------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.128 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 1.257      ; 1.338      ;
; -0.127 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 1.257      ; 1.339      ;
; 0.182  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.257      ;
; 0.186  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.262      ;
; 0.188  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.307      ;
; 0.189  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.264      ;
; 0.191  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.312      ;
; 0.193  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.214  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.333      ;
; 0.214  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.335      ;
; 0.216  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.291      ;
; 0.218  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.293      ;
; 0.251  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.372      ;
; 0.252  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.373      ;
; 0.253  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.328      ;
; 0.253  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.328      ;
; 0.254  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.375      ;
; 0.254  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.375      ;
; 0.258  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.333      ;
; 0.283  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.358      ;
; 0.288  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.363      ;
; 0.293  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.415      ;
; 0.296  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.373      ;
; 0.299  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.420      ;
; 0.301  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.376      ;
; 0.301  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.422      ;
; 0.303  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.378      ;
; 0.305  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.318  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.393      ;
; 0.331  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.406      ;
; 0.337  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.412      ;
; 0.348  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.423      ;
; 0.353  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.428      ;
; 0.353  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.428      ;
; 0.355  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.430      ;
; 0.356  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.431      ;
; 0.360  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.435      ;
; 0.366  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.441      ;
; 0.368  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.443      ;
; 0.371  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.492      ;
; 0.377  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.452      ;
; 0.381  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.456      ;
; 0.383  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.458      ;
; 0.384  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.459      ;
; 0.389  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.464      ;
; 0.391  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.466      ;
; 0.392  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.467      ;
; 0.394  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.469      ;
; 0.398  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.517      ;
; 0.402  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.477      ;
; 0.404  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.479      ;
; 0.405  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.480      ;
; 0.415  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.490      ;
; 0.418  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.493      ;
; 0.420  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.539      ;
; 0.423  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.542      ;
; 0.424  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.543      ;
; 0.425  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.500      ;
; 0.429  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.504      ;
; 0.431  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.506      ;
; 0.437  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.512      ;
; 0.438  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.513      ;
; 0.438  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.513      ;
; 0.444  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.519      ;
; 0.448  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.569      ;
; 0.454  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.529      ;
; 0.457  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.578      ;
; 0.460  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.536      ;
; 0.464  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.583      ;
; 0.468  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.543      ;
; 0.478  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.553      ;
; 0.494  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.569      ;
; 0.494  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.569      ;
; 0.497  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.616      ;
; 0.501  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.576      ;
; 0.506  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.035      ; 0.625      ;
; 0.508  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.257      ; 1.474      ;
; 0.508  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.257      ; 1.474      ;
; 0.511  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.586      ;
; 0.511  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.632      ;
; 0.523  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.645      ;
; 0.527  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.648      ;
; 0.544  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.619      ;
; 0.544  ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.415      ; 1.623      ;
; 0.551  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.411      ; 1.626      ;
; 0.590  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.711      ;
; 0.815  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.515      ;
; 0.815  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.515      ;
; 0.819  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.519      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.114 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.143      ; 0.546      ;
; 0.151 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.144      ; 0.584      ;
; 0.156 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.144      ; 0.589      ;
; 0.181 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.207 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.326      ;
; 0.211 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.330      ;
; 0.224 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.143      ; 0.656      ;
; 0.263 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.326      ; 0.878      ;
; 0.265 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.326      ; 0.880      ;
; 0.266 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.143      ; 0.698      ;
; 0.269 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.144      ; 0.702      ;
; 0.284 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.326      ; 0.899      ;
; 0.312 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.379 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.505      ;
; 0.407 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.144      ; 0.840      ;
; 0.410 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.529      ;
; 0.474 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.593      ;
; 0.492 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.611      ;
; 0.528 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.647      ;
; 0.530 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.649      ;
; 0.533 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.652      ;
; 0.540 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.659      ;
; 0.585 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.143      ; 1.017      ;
; 0.622 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.748      ;
; 0.624 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.925      ;
; 0.627 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.928      ;
; 0.627 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.928      ;
; 0.675 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.143      ; 0.607      ;
; 0.689 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.990      ;
; 0.692 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.993      ;
; 0.692 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 0.993      ;
; 0.724 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.144      ; 0.657      ;
; 0.728 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.029      ;
; 0.730 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.849      ;
; 0.730 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.144      ; 0.663      ;
; 0.731 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.032      ;
; 0.731 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.032      ;
; 0.740 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.041      ;
; 0.741 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.867      ;
; 0.743 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.044      ;
; 0.743 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.217      ; 1.044      ;
; 0.759 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.878      ;
; 0.786 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.143      ; 0.718      ;
; 0.810 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.326      ; 0.925      ;
; 0.810 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.143      ; 0.742      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.814 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.147      ; 1.250      ;
; 0.817 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.326      ; 0.932      ;
; 0.831 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.964      ;
; 0.843 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.144      ; 0.776      ;
; 0.845 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.971      ;
; 0.845 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.147      ;
; 0.848 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.974      ;
; 0.848 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.150      ;
; 0.848 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.150      ;
; 0.850 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.326      ; 0.965      ;
; 0.881 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.183      ;
; 0.885 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.005      ;
; 0.888 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.190      ;
; 0.891 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.011      ;
; 0.898 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.031      ;
; 0.913 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.032      ;
; 0.915 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.041      ;
; 0.944 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.887      ;
; 0.946 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.889      ;
; 0.965 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.084      ;
; 0.965 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.085      ;
; 0.984 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 1.286      ;
; 0.997 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.130      ;
; 0.999 ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.144      ; 0.932      ;
; 1.039 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.982      ;
; 1.047 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.990      ;
; 1.049 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.992      ;
; 1.122 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 1.065      ;
; 1.129 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 1.072      ;
; 1.132 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.265      ;
; 1.132 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.265      ;
; 1.132 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.265      ;
; 1.132 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 1.265      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.206 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.307 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.312 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.329 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.448      ;
; 0.463 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.580      ;
; 0.502 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.621      ;
; 0.503 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.622      ;
; 0.505 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.506 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.625      ;
; 0.508 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.509 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.510 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.512 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.547 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.666      ;
; 0.547 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.666      ;
; 0.550 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.669      ;
; 0.552 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.671      ;
; 0.556 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.675      ;
; 0.566 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.683      ;
; 0.600 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.606 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.608 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.727      ;
; 0.615 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.734      ;
; 0.616 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.735      ;
; 0.619 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.738      ;
; 0.622 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.741      ;
; 0.623 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.742      ;
; 0.624 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.743      ;
; 0.626 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.745      ;
; 0.654 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.657 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.774      ;
; 0.661 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.780      ;
; 0.661 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.780      ;
; 0.663 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.782      ;
; 0.664 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.783      ;
; 0.665 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.784      ;
; 0.665 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.784      ;
; 0.666 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.785      ;
; 0.666 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.785      ;
; 0.666 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.785      ;
; 0.670 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.789      ;
; 0.670 ; divisor_reloj:cp2|contador[11]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.789      ;
; 0.671 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.790      ;
; 0.673 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.792      ;
; 0.678 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.797      ;
; 0.678 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.797      ;
; 0.708 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.827      ;
; 0.708 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.827      ;
; 0.711 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.830      ;
; 0.713 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.832      ;
; 0.717 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.836      ;
; 0.722 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.841      ;
; 0.726 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.845      ;
; 0.728 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.847      ;
; 0.729 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.848      ;
; 0.730 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.849      ;
; 0.732 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.851      ;
; 0.732 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.851      ;
; 0.750 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.869      ;
; 0.762 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.879      ;
; 0.764 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.883      ;
; 0.765 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.886      ;
; 0.767 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.886      ;
; 0.770 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.889      ;
; 0.772 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.891      ;
; 0.773 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.892      ;
; 0.776 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.895      ;
; 0.778 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.897      ;
; 0.785 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.904      ;
; 0.788 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.907      ;
; 0.793 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.912      ;
; 0.794 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.795 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.914      ;
; 0.800 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.919      ;
; 0.818 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.937      ;
; 0.818 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.937      ;
; 0.824 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.943      ;
; 0.826 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.945      ;
; 0.826 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.945      ;
; 0.827 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.946      ;
; 0.827 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.946      ;
; 0.830 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.949      ;
; 0.831 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[11]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.950      ;
; 0.831 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.950      ;
; 0.831 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.950      ;
; 0.833 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.952      ;
; 0.834 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.953      ;
; 0.837 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.956      ;
; 0.838 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.957      ;
; 0.838 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.957      ;
; 0.839 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.958      ;
; 0.839 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.958      ;
; 0.839 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.958      ;
; 0.840 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.959      ;
; 0.840 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.959      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.392 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.900      ;
; -0.208 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.716      ;
; -0.208 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.716      ;
; -0.208 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.716      ;
; -0.208 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.021      ; 0.716      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.930 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.630      ;
; 0.930 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.630      ;
; 0.930 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.630      ;
; 0.930 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.630      ;
; 1.066 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.096      ; 0.766      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|altsyncram_nf81:altsyncram2|ram_block3a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; mem_fifo:retardo|altshift_taps:fifo_rtl_0|shift_taps_h6m:auto_generated|cntr_ipf:cntr1|counter_reg_bit[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][8]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[0][9]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[100][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[101][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[102][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[103][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[104][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[105][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][7]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][8]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[106][9]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[107][0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_reloj:cp2|clkout ; Rise       ; rectificador:procesado|memoria[107][1]                                                                                              ;
+--------+--------------+----------------+------------+--------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.441  ; 9.625        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[11]|clk                                             ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.624  ; 9.624        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.628  ; 9.628        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 10.154 ; 10.370       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.371 ; 10.371       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[11]|clk                                             ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[11]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.770 ; 499.986      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.798 ; 500.014      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.798 ; 500.014      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.798 ; 500.014      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.799 ; 499.983      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.799 ; 499.983      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.799 ; 499.983      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.829 ; 500.013      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.979 ; 499.979      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.979 ; 499.979      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.979 ; 499.979      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.993 ; 499.993      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.020 ; 500.020      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.020 ; 500.020      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.020 ; 500.020      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk                      ; 3.226 ; 3.907 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; 4.868 ; 5.822 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; 1.410 ; 2.136 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk                      ; -2.646 ; -3.281 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; -2.384 ; -3.070 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; -0.678 ; -1.372 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.305  ;        ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.022  ; 2.076  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;        ; 1.326  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 33.835 ; 33.783 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 33.835 ; 33.783 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 31.877 ; 31.970 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 30.410 ; 30.362 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 28.727 ; 28.827 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 27.906 ; 27.837 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 24.983 ; 25.147 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 23.470 ; 23.658 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 21.718 ; 21.813 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 20.376 ; 20.413 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 18.465 ; 18.475 ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.009  ; 4.173  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.889  ; 4.055  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.784  ; 3.916  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.390  ; 4.497  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.548  ; 4.621  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.055  ; 4.177  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.023  ; 4.181  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.081 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 1.762 ; 1.813 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.100 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 5.590 ; 5.662 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 6.353 ; 6.292 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 5.682 ; 5.758 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 5.673 ; 5.686 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 5.908 ; 5.934 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 6.695 ; 6.615 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 5.590 ; 5.662 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 5.861 ; 5.938 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 5.910 ; 6.022 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 6.053 ; 6.101 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 5.756 ; 5.818 ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.801 ; 3.859 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.353 ; 3.905 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.680 ; 3.807 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.921 ; 4.091 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.177 ; 4.331 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.799 ; 3.617 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.900 ; 4.040 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+---------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                   ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                        ; -5.558    ; -1.208  ; -1.091   ; 0.930   ; -2.174              ;
;  clk                                                    ; 17.117    ; 0.188   ; N/A      ; N/A     ; 9.441               ;
;  cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -1.751    ; 0.114   ; N/A      ; N/A     ; 499.740             ;
;  divisor_reloj:cp2|clkout                               ; -5.558    ; -1.208  ; N/A      ; N/A     ; -2.174              ;
;  spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -4.314    ; -0.170  ; -1.091   ; 0.930   ; -1.000              ;
; Design-wide TNS                                         ; -6608.305 ; -42.195 ; -4.263   ; 0.0     ; -1314.262           ;
;  clk                                                    ; 0.000     ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; -28.058   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  divisor_reloj:cp2|clkout                               ; -6526.939 ; -41.940 ; N/A      ; N/A     ; -1290.262           ;
;  spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -53.308   ; -0.339  ; -4.263   ; 0.000   ; -24.000             ;
+---------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk                      ; 5.620 ; 6.102 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; 8.491 ; 9.148 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; 2.487 ; 3.044 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk                      ; -2.646 ; -3.281 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk                      ; -2.384 ; -3.070 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; reset     ; divisor_reloj:cp2|clkout ; -0.678 ; -1.372 ; Rise       ; divisor_reloj:cp2|clkout                               ;
+-----------+--------------------------+--------+--------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.244  ;        ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.368  ; 3.367  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;        ; 2.172  ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 58.999 ; 59.155 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 58.999 ; 59.155 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 55.990 ; 56.034 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 53.286 ; 53.362 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 50.217 ; 50.577 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 48.426 ; 48.475 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 43.637 ; 43.892 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 40.936 ; 41.238 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 37.857 ; 37.972 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 35.455 ; 35.512 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 32.083 ; 32.118 ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.819  ; 6.901  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.611  ; 6.715  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.419  ; 6.492  ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.431  ; 7.438  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.667  ; 7.610  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.854  ; 6.899  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.818  ; 6.897  ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.081 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 1.762 ; 1.813 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.100 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; media[*]  ; divisor_reloj:cp2|clkout             ; 5.590 ; 5.662 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[0] ; divisor_reloj:cp2|clkout             ; 6.353 ; 6.292 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[1] ; divisor_reloj:cp2|clkout             ; 5.682 ; 5.758 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[2] ; divisor_reloj:cp2|clkout             ; 5.673 ; 5.686 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[3] ; divisor_reloj:cp2|clkout             ; 5.908 ; 5.934 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[4] ; divisor_reloj:cp2|clkout             ; 6.695 ; 6.615 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[5] ; divisor_reloj:cp2|clkout             ; 5.590 ; 5.662 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[6] ; divisor_reloj:cp2|clkout             ; 5.861 ; 5.938 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[7] ; divisor_reloj:cp2|clkout             ; 5.910 ; 6.022 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[8] ; divisor_reloj:cp2|clkout             ; 6.053 ; 6.101 ; Rise       ; divisor_reloj:cp2|clkout                               ;
;  media[9] ; divisor_reloj:cp2|clkout             ; 5.756 ; 5.818 ; Rise       ; divisor_reloj:cp2|clkout                               ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.801 ; 3.859 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.353 ; 3.905 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.680 ; 3.807 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.921 ; 4.091 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.177 ; 4.331 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.799 ; 3.617 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.900 ; 4.040 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sck_dac       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_dac        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sck_adc       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_adc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eop           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; media[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck_dac       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_dac        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sck_adc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; eop           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; media[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; media[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; media[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; media[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; media[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; media[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; media[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; media[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; media[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; media[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck_dac       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_dac        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sck_adc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; eop           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; media[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; media[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; media[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; media[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; media[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; media[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; media[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; media[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; media[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; media[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clk                                                    ; clk                                                    ; 185      ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 28       ; 28       ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout                               ; 123760   ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout                               ; 132613   ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 0        ; 0        ; 55       ; 0        ;
; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 2        ; 2        ; 55       ; 0        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 9        ; 10       ; 46       ; 29       ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clk                                                    ; clk                                                    ; 185      ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
; divisor_reloj:cp2|clkout                               ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 28       ; 28       ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; divisor_reloj:cp2|clkout                               ; 123760   ; 0        ; 0        ; 0        ;
; divisor_reloj:cp2|clkout                               ; divisor_reloj:cp2|clkout                               ; 132613   ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 0        ; 0        ; 55       ; 0        ;
; divisor_reloj:cp2|clkout                               ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 2        ; 2        ; 55       ; 0        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 9        ; 10       ; 46       ; 29       ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 3     ; 3     ;
; Unconstrained Input Port Paths  ; 1326  ; 1326  ;
; Unconstrained Output Ports      ; 16    ; 16    ;
; Unconstrained Output Port Paths ; 12523 ; 12523 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 04 17:30:21 2023
Info: Command: quartus_sta procesador_2 -c procesador_2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'procesador_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]} {cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi_dac:cp3|divisor_reloj:cp2|clkout spi_dac:cp3|divisor_reloj:cp2|clkout
    Info (332105): create_clock -period 1.000 -name divisor_reloj:cp2|clkout divisor_reloj:cp2|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.558
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.558           -6526.939 divisor_reloj:cp2|clkout 
    Info (332119):    -4.314             -53.308 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -1.751             -28.058 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.117               0.000 clk 
Info (332146): Worst-case hold slack is -1.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.208              -8.334 divisor_reloj:cp2|clkout 
    Info (332119):    -0.170              -0.339 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     0.271               0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.359               0.000 clk 
Info (332146): Worst-case recovery slack is -1.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.091              -4.263 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.340               0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -2.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.174           -1290.262 divisor_reloj:cp2|clkout 
    Info (332119):    -1.000             -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.684               0.000 clk 
    Info (332119):   499.755               0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.925
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.925           -5748.619 divisor_reloj:cp2|clkout 
    Info (332119):    -3.881             -47.195 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -1.433             -22.224 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.430               0.000 clk 
Info (332146): Worst-case hold slack is -0.972
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.972              -6.511 divisor_reloj:cp2|clkout 
    Info (332119):    -0.106              -0.211 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     0.130               0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.313               0.000 clk 
Info (332146): Worst-case recovery slack is -0.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.930              -3.634 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.266               0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -2.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.174           -1290.262 divisor_reloj:cp2|clkout 
    Info (332119):    -1.000             -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.680               0.000 clk 
    Info (332119):   499.740               0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.787
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.787           -3209.082 divisor_reloj:cp2|clkout 
    Info (332119):    -2.292             -25.351 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    -0.828             -12.928 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.341               0.000 clk 
Info (332146): Worst-case hold slack is -0.856
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.856             -41.940 divisor_reloj:cp2|clkout 
    Info (332119):    -0.128              -0.255 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     0.114               0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.188               0.000 clk 
Info (332146): Worst-case recovery slack is -0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.392              -1.224 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 0.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.930               0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000           -1275.000 divisor_reloj:cp2|clkout 
    Info (332119):    -1.000             -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.441               0.000 clk 
    Info (332119):   499.770               0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4854 megabytes
    Info: Processing ended: Tue Apr 04 17:30:24 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


