<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<sst xmlns="http://schemas.openxmlformats.org/spreadsheetml/2006/main" count="872" uniqueCount="268"><si><t>CPXBAR</t></si><si><t>DXBAR</t></si><si><t>VXBAR</t></si><si><t>GXBAR</t></si><si><t>TXBAR</t></si><si><t>PXBAR</t></si><si><t>Source</t></si><si><t>0-4 GB</t></si><si><t>0-3.5GB</t></si><si><t>Paths</t></si><si><t>Invariant Attributes</t></si><si><t>To be filled</t></si><si><t>N/A</t></si><si><t>AVIO</t></si><si><t>MTEST0</t></si><si><t>GFX0</t></si><si><t>GFX1</t></si><si><t>V4G</t></si><si><t>Handro</t></si><si><t>ACPU</t></si><si><t>TSP</t><phoneticPr fontId="0" type="noConversion"/></si><si><t>OVP</t></si><si><t>BCM_M3</t></si><si><t>BCM M3 IF2</t></si><si><t>BCM M3 IF3</t></si><si><t>BCM_CR5</t></si><si><t>GMAC</t></si><si><t>FE</t></si><si><t>EMMC</t></si><si><t>USB2</t></si><si><t>USB3</t></si><si><t>SATA</t></si><si><t>SDIO</t></si><si><t>PBRIDGE</t></si><si><t>PCIE</t></si><si><t>BSACN AHB</t></si><si><t>3.5-4GB</t></si><si><t>CoreSight</t></si><si><t>BusMon</t></si><si><t>0-4GB</t></si><si><t>TSS registers</t></si><si><t>Path Details</t></si><si><t>AVIO&gt;MC_P1&gt;DRAM</t></si><si><t>GFX0&gt;GXBAR&gt;MC_P3&gt;DRAM</t></si><si><t>V4G&gt;VXBAR&gt;MC_P2&gt;DRAM</t></si><si><t>OVP&gt;VXBAR&gt;MC_P2&gt;DRAM</t></si><si><t>GMAC&gt;PXBAR&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>EMMC&gt;PXBAR&gt;DXBAR&gt; CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>USB2&gt;PXBAR&gt;DXBAR&gt; CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>USB3&gt;PXBAR&gt;DXBAR&gt; CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>SDIO&gt;PXBAR&gt;DXBAR&gt; CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>PBRIDGE&gt;PXBAR&gt;DXBAR&gt; CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>BusMon&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>Node 2</t></si><si><t>Node 3</t></si><si><t>No Change</t></si><si><t>-</t></si><si><t>Node 1</t></si><si><t>Name</t></si><si><t>CXBAR</t></si><si><t>ACPU&gt;CPXBAR&gt;CXBAR&gt;Regs</t></si><si><t xml:space="preserve">ACPU&gt;CPXBAR&gt;MC_P0&gt;DRAM </t></si><si><t xml:space="preserve">0-3.5GB and 4-8GB </t></si><si><t>TSP&gt;TXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>TSP&gt;TXBAR&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>3.5 - 4 GB</t></si><si><t>PCIE&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>PCIE&gt;PXBAR&gt;DXBAR&gt; CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>CoreSight&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t xml:space="preserve">0-3.5GB </t></si><si><t>TSP</t></si><si><t>Memory Map</t></si><si><t>Galois Mem Map</t></si><si><t>BCM Mem Map</t></si><si><t>RTL HIER</t></si><si><t>RTL SIGNAL</t></si><si><t>Clk</t></si><si><t>Rst</t></si><si><t>Skipped</t></si><si><t>Renamed</t></si><si><t>`AVIO_HIER</t></si><si><t>aWValidAvioM0</t></si><si><t>sysClk</t></si><si><t>avioGRstn</t></si><si><t>aWRegion, aRRegion, wUser, bUser, rUser, wId</t></si><si><t>aWQos:awqos, aRQos:arqos, aWUser:awuser, aRUser:aruser</t></si><si><t>`CORE_HIER.gfx3D_iso_wrapper_U0.gfx3D_top_U0.mtest_U0</t></si><si><t>sysRstn</t></si><si><t>aWRegion, aRRegion, awUser, arUser, wUser, bUser, rUser</t></si><si><t>`CORE_HIER.gfx3D_iso_wrapper_U0.gfx3D_top_U0.i_ge8430_wrapper</t></si><si><t>sys_clk</t></si><si><t>aWRegion, aRRegion, wUser, bUser, rUser</t></si><si><t>`CORE_HIER.v4gWrap_U0</t></si><si><t>aWValid</t></si><si><t>v4gClk</t></si><si><t>v4gGRstn</t></si><si><t>aWRegion, aWUser, aRRegion, aRUser, wUser, bUser, rUser</t></si><si><t>CORE_HIER.h1Wrap_U0</t></si><si><t>clk</t></si><si><t>rstn</t></si><si><t>`CPU0_BFM_HIER</t></si><si><t>AWVALIDM</t></si><si><t>tb_top.dut.u_dut.SOC_top_U0.core_U0.soc_U0.cpu_ss_ls_U0.cpu_ss_U0.cpu_wrap_U0.ACE_CLK</t></si><si><t>tb_top.dut.u_dut.SOC_top_U0.core_U0.soc_U0.cpu_ss_ls_U0.cpu_ss_U0.cpu_wrap_U0.ACE_Rstn</t></si><si><t>`TSSS_HIER.tspTop_U0.tsp_U0</t></si><si><t>`CORE_HIER.tsSS_OVP_U0</t></si><si><t>AWVALID_Ovp</t></si><si><t>OvpClk</t></si><si><t>OvpCoreRstn</t></si><si><t xml:space="preserve">aWRegion, aRRegion, wUser, bUser, rUser
</t></si><si><t>`TSSS_HIER.bcm_top_U0</t></si><si><t>dma_awvalid</t></si><si><t>clk_mas</t></si><si><t>mas_rstn</t></si><si><t>`TSSS_HIER.bcm_wrapper_U0</t></si><si><t>s_soc_awvalid</t></si><si><t>clk_sys</t></si><si><t>rstn_sys</t></si><si><t>`PERIF_HIER.g_ethTop_rgmii</t></si><si><t>aWValidEthM0</t></si><si><t>g_ethSysClk</t></si><si><t>g_ethSysRstn</t></si><si><t>`PERIF_HIER.ethTop_U0</t></si><si><t>ethSysClk</t></si><si><t>ethSysRstn</t></si><si><t>`PERIF_HIER.emmc5Top_U0</t></si><si><t>mas_awvalid</t></si><si><t>clk_sysbase</t></si><si><t>rst_n</t></si><si><t>`PERIF_HIER.usb3_top_U0</t></si><si><t>axiClk</t></si><si><t>Usb3SysRstn</t></si><si><t>`PERIF_HIER.sataTop_U0</t></si><si><t>aWValidSataM0</t></si><si><t>SataSysClk</t></si><si><t>SataSysRstn</t></si><si><t>`PERIF_HIER.sdio3Top_U0</t></si><si><t>sdh_mstr_AWVALID</t></si><si><t>`PERIF_HIER.pBridge0</t></si><si><t>apbClk</t></si><si><t>apbRstn</t></si><si><t>`PERIF_HIER.pcie_top_U0</t></si><si><t>aWValidPexM</t></si><si><t>pexAxiMClk</t></si><si><t>pexAxiMRstn</t></si><si><t>wId, aWQos, aWRegion, aRQos, aRRegion, wUser, bUser, rUser</t></si><si><t>`BUSMON_HIER.u_AhbTrc</t></si><si><t>Skip read channel signals</t></si><si><t>`CPUSS_HIER.cpxbar_U0</t></si><si><t>awvalid_sdrams0</t></si><si><t>mainclk</t></si><si><t>mainresetn</t></si><si><t>aWRegion, aWUser, aRRegion, aRUser, aWQos, aRQos, wUser, bUser, rUser</t></si><si><t>`SOC_HIER.u_vxbar</t></si><si><t>awvalid_mc6</t></si><si><t>vxSysclk</t></si><si><t>vxSysresetn</t></si><si><t>`CORE_HIER.gfx3D_iso_wrapper_U0.gfx3D_top_U0.u_gxbar</t></si><si><t>gfxclk</t></si><si><t>gfxresetn</t></si><si><t>`SOC_HIER.u_dxbar</t></si><si><t>AWVALID_AxiM0</t></si><si><t>`TSSS_HIER.txbar_U0</t></si><si><t>awvalid_s_soc</t></si><si><t>sysclk</t></si><si><t>sysresetn</t></si><si><t>aWRegion,  aRRegion,  aWQos, aRQos, wUser, bUser, rUser</t></si><si><t>`PERIF_HIER.U0_pxbar</t></si><si><t>PerifSysclk</t></si><si><t>PerifSysresetn</t></si><si><t>CoreSight&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>GFX1&gt;GXBAR&gt;MC_P3&gt;DRAM</t></si><si><t>BSCAN_AHB&gt;CXBAR&gt;Regs</t></si><si><t>BSCAN_AHB</t></si><si><t>Output Attributes
&lt;Bus Type&gt; ::
&lt;Addr Width&gt; :: 
&lt;Data Width&gt; ::
&lt;RID Width&gt; :: 
&lt;WID Width&gt; :: 
&lt;User Width&gt;</t></si><si><t>AXI3 :: 32 :: 64 :: 8 :: 8 :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 3,{0,[1:0]} :: 3,{0,[1:0]} :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 2,{2'b0} :: 2,{2'b0} :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 0 :: 0 :: N/A</t></si><si><t>AXI4 :: 34 :: 64:: 8 :: 8 :: 4</t></si><si><t>AXI4 :: 33 :: 64 :: 8 :: 8 :: 1</t></si><si><t>AXI4 :: 33 :: 64 :: 10 :: 10 :: 1</t></si><si><t>AXI4:: 33 :: 64 :: 11 :: 11 :: 1</t></si><si><t>AXI4 :: 33 :: 32:: 10 :: 10 :: 1</t></si><si><t>AXI4:: 35:: 32 :: 10 :: 10 :: 2</t></si><si><t>AHB :: 32 :: 32 :: N/A :: N/A :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 2 ,{2'b0} :: 2 ,{2'b0} ::  N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 0 :: 0 ::  N/A</t></si><si><t>AXI3 :: 33 :: 64 :: 8 :: 8 :: 1</t></si><si><t>AXI3 :: 32 :: 64 :: 8,{4'b0, [3:0]} :: 8, {4'b0, [3:0]} :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 4 ::  4 :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 4, {1'b0, [2:0]} :: 4, {2'b0, [1:0]} :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 3 :: 3 :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 8, {[2],2'b0,[1:0],3'b0} :: 8, {[2],2'b0,[1:0],3'b0} :: N/A</t></si><si><t>AXI3 :: 32 :: 64 :: 3:: 3 :: N/A</t></si><si><t>AXI4 :: 32 :: 64 :: 4 :: 4 :: 4</t></si><si><t>AXI4 :: 32 :: 64 :: 4 :: 4 :: 0</t></si><si><t>AXI3:: 32 :: 64 :: 0 :: 0 :: 0</t></si><si><t>Input Attributes
&lt;Bus Type&gt; ::
&lt;Addr Width&gt; :: 
&lt;Data Width&gt; ::
&lt;RID Width&gt; :: 
&lt;WID Width&gt; :: 
&lt;User Width&gt;</t></si><si><t>Accessibility</t></si><si><t>AXI3 :: 32 :: 64 :: 0 :: 0 :: 1</t></si><si><t>Version</t></si><si><t>By</t></si><si><t>Date</t></si><si><t>Summary</t></si><si><t>Change Log</t></si><si><t>NPU</t></si><si><t>NPU&gt;GXBAR&gt;MC_P3&gt;DRAM</t></si><si><t>AXI3 :: 32 :: 128 :: ? :: ? :: ?</t></si><si><t>AXI3 :: 32 :: 128 :: 6 :: 6 :: 8</t></si><si><t>AXI3 :: 32 :: 128 :: 4 :: 4 :: 8</t></si><si><t>AXI4 :: 32 :: 256 :: 8 :: 8 :: 8</t></si><si><t>H1</t></si><si><t>H1&gt;VXBAR&gt;MC_P2&gt;DRAM</t></si><si><t>AXI4 :: 32 :: 128 :: 6:: 6 :: 8</t></si><si><t>AXI4 :: 32 :: 256 :: 10 :: 10 :: 8</t></si><si><t xml:space="preserve">AXI4 :: 32 :: 128 :: 6 :: 6 :: 8 </t></si><si><t>AXI3:: 32:: 64 :: 8 :: 8 :: N/A</t></si><si><t>AXI4 :: 32 :: 64 :: 3 :: 3 :: N/A</t></si><si><t>AXI4 :: 33 :: 128 :: 8 :: 8 :: ??</t></si><si><t>AXI4 :: 33 :: 128 :: 8:: 8 :: ??</t></si><si><t>AXI4 :: 33 :: 128 :: 13 :: 13 :: ??</t></si><si><t>AXI4 :: 33 :: 32 :: 8 :: 8 :: ??</t></si><si><t>AXI4 :: 35 :: 32 :: 8 :: 8 :: ??</t></si><si><t>IMTEST</t></si><si><t>AXI4 :: 32 :: 256 :: 4 :: 4 :: N/A</t></si><si><t xml:space="preserve">IMTEST&gt;CPXBAR&gt;MC_P0&gt;DRAM </t></si><si><t>BCMDMA</t></si><si><t>BCMCPU</t></si><si><t>BCMDIR</t></si><si><t>BC</t></si><si><t>AXI3 :: 32 :: 64 :: 4 :: 4 :: 8</t></si><si><t>AHB :: 32 :: 32 :: N/A :: N/A :: ??</t></si><si><t>AXI4 :: 32 :: 64 :: 4 :: 4 :: 8</t></si><si><t>BCMDMA&gt;TXBAR&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>BCMDMA&gt;TXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>BCMDMA&gt;TXBAR&gt;TSS registers</t></si><si><t>BCMCPU&gt;TXBAR&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>BCMCPU&gt;TXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>BCMCPU&gt;TXBAR&gt;TSS registers</t></si><si><t>BCMDIR&gt;TXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>BCMDIR&gt;TXBAR&gt;TSS registers</t></si><si><t>BC&gt;TXBAR&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>BC&gt;TXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>BCMDIR&gt;TXBAR&gt;DXBAR&gt;CPXBAR&gt;MC_P0&gt;DRAM</t></si><si><t>GMAC&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>EMMC&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>USB2&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>USB3&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>SDIO&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>PBRIDGE&gt;PXBAR&gt;DXBAR&gt;CXBAR&gt;Regs</t></si><si><t>ISPM0</t></si><si><t>AXI4:: 32 :: 128 :: 4 :: 4 :: 8</t></si><si><t>ISPM1</t></si><si><t>ISPM2</t></si><si><t>ISPM3</t></si><si><t>ISDHUB0</t></si><si><t>IXBAR</t></si><si><t>ISPM0&gt;IXBAR&gt;MC_P4&gt;DRAM</t></si><si><t>ISPM1&gt;IXBAR&gt;MC_P4&gt;DRAM</t></si><si><t>ISPM2&gt;IXBAR&gt;MC_P4&gt;DRAM</t></si><si><t>ISPM3&gt;IXBAR&gt;MC_P4&gt;DRAM</t></si><si><t>ISDHUB0&gt;IXBAR&gt;MC_P4&gt;DRAM</t></si><si><t>ISDHUB1</t></si><si><t>fstoong</t></si><si><t>Initial version</t></si><si><t>Bring-up status</t></si><si><t>WIP</t></si></sst>