<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:20.2320</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.08.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7031165</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 메모리 디바이스 및 그 형성 방법</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICE AND METHODS FOR FORMING THE SAME</inventionTitleEng><openDate>2023.10.11</openDate><openNumber>10-2023-0142796</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.12</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.09.12</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 특정 양상에서, 3차원(3D) 메모리 디바이스는 제1 반도체 구조, 및 제1 반도체 구조와 본딩된 제2 반도체 구조를 포함한다. 제1 반도체 구조는 NAND 메모리 스트링의 어레이, NAND 메모리 스트링 어레이의 소스 단부와 접촉하는 반도체 층, 반도체 층과 정렬된 비전도체 층, 및 비전도체 층 내의 접촉 구조를 포함한다. 비전도체 층은 접촉 구조를 반도체 층으로부터 전기적으로 절연한다. 제2 반도체 구조는 트랜지스터를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.09</internationOpenDate><internationOpenNumber>WO2023028861</internationOpenNumber><internationalApplicationDate>2021.08.31</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/115757</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(3D) 메모리 디바이스로서,제1 반도체 구조와,상기 제1 반도체 구조와 본딩되며(bonded), 트랜지스터를 포함하는 제2 반도체 구조를 포함하되,상기 제1 반도체 구조는, NAND 메모리 스트링의 어레이와, 상기 NAND 메모리 스트링의 어레이의 소스 단부와 접촉하는 반도체 층과, 상기 반도체 층과 정렬된 비전도체 층과, 상기 비전도체 층 내의 접촉 구조를 포함하고, 상기 비전도체 층은 상기 접촉 구조를 상기 반도체 층으로부터 전기적으로 절연하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 비전도체 층은 상기 반도체 층과 접촉하는 단일 층인,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 제1 반도체 구조는 상기 비전도체 층을 관통하는 제2 접촉 구조를 더 포함하고, 상기 비전도체 층은 상기 접촉 구조와 상기 제2 접촉 구조를 서로 절연하며,상기 비전도체 층은 상기 접촉 구조와 상기 제2 접촉 구조를 상기 반도체 층으로부터 절연하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 층은 상기 제1 반도체 구조의 코어 영역에 위치하며, 상기 비전도체 층은 상기 제1 반도체 구조의 비어레이 영역에 위치하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 비전도체 층은 상기 제1 반도체 구조의 계단실 영역(staircase region) 내에 위치하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 비전도체 층은 상기 제1 반도체 구조의 계단실 영역 외부에 위치하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 비전도체 층은 비전도성 물질을 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서,상기 비전도체 층은 도핑되지 않은 비정질 실리콘을 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서,상기 비전도체 층의 면적(area)은 복수의 접촉 구조가 형성되는 면적보다 크고 비어레이 영역보다 작거나 동일한,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 반도체 층과 상기 비전도체 층은 100nm 내지 600nm 범위의 동일한 두께를 갖는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서,상기 반도체 층은 도핑된 폴리실리콘을 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서,상기 반도체 층의 면적은 모든 상기 NAND 메모리 스트링이 형성되는 면적보다 크거나 동일한,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>13. 제13항에 있어서,상기 제1 반도체 구조는 패드 아웃 상호연결 층을 더 포함하고, 상기 제2 반도체 구조는 기판을 더 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>14. 3차원(3D) 메모리 디바이스로서,코어 영역과 비어레이 영역을 갖는 제1 반도체 구조와,상기 제1 반도체 구조와 본딩되며, 트랜지스터를 포함하는 제2 반도체 구조를 포함하며,상기 제1 반도체 구조는, 상기 코어 영역의 서브 영역에 있는 NAND 메모리 스트링의 어레이와, 상기 NAND 메모리 스트링의 어레이의 소스 단부와 접촉하는 반도체 층과,  상기 비어레이 영역에 있는 비전도체 층과, 상기 비전도체 층 내에 그리고 상기 비어레이 영역의 다른 서브 영역 내에 있는 복수의 접촉 구조를 포함하되, 상기 비전도체 층은 상기 접촉 구조를 상기 반도체 층으로부터 전기적으로 절연하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 비전도체 층은 단일 층인,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>16. 제14항 또는 제15항에 있어서,상기 비전도체 층의 면적은 상기 다른 서브 영역의 면적과 같거나 더 크고 상기 비어레이 영역의 면적보다 작거나 같으며,상기 비전도체 층은 상기 접촉 구조를 서로 절연하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>17. 제14항 내지 제16항 중 어느 한 항에 있어서,상기 반도체 층의 면적은 상기 서브 영역의 면적과 같거나 더 큰,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>18. 제14항 내지 제17항 중 어느 한 항에 있어서,상기 비전도체 층은 비전도성 물질을 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>19. 제14항 내지 제18항 중 어느 한 항에 있어서,상기 비전도체 층은 도핑되지 않은 비정질 실리콘을 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>20. 제14항 내지 제19항 중 어느 한 항에 있어서,상기 반도체 층과 상기 비전도체 층은 100nm 내지 600nm 범위의 동일한 두께를 갖는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>21. 제14항 내지 제20항 중 어느 한 항에 있어서,상기 반도체 층은 도핑된 폴리실리콘을 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>22. 제14항 내지 제21항 중 어느 한 항에 있어서,상기 제1 반도체 구조는 패드 아웃 상호연결 층을 더 포함하고,상기 제2 반도체 구조는 기판을 더 포함하는,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>23. 3차원(3D) 메모리 디바이스를 형성하는 방법으로서,제1 반도체 구조와 제2 반도체 구조를 함께 본딩(bonding)하는 단계- 상기 제1 반도체 구조는 코어 영역과 비어레이 영역을 가짐 -와,상기 제1 반도체 구조의 상기 코어 영역 및 상기 비어레이 영역 위에 도핑되지 않은 비정질 실리콘 층을 증착하는 단계와, 상기 도핑되지 않은 비정질 실리콘 층의 제1 부분을 도핑된 폴리실리콘 층으로 변환하는 단계와, 상기 비어레이 영역에서 상기 도핑되지 않은 비정질 실리콘 층의 제2 부분을 유지하는 단계와, 상기 도핑되지 않은 비정질 실리콘 층의 상기 제2 부분에 제1 접촉 부분을 형성하는 단계- 상기 제1 접촉 부분은 상기 제1 반도체 구조 내의 제2 접촉 부분과 접촉함 -를 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 도핑되지 않은 비정질 실리콘 층의 상기 제1 부분을 도핑된 비정질 실리콘 층으로 변환하는 단계와,상기 도핑된 비정질 실리콘 층을 상기 도핑된 폴리실리콘 층으로 변환하는 단계를 더 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 도핑된 비정질 실리콘 층의 상기 제1 부분을 변환하는 단계는 상기 도핑된 비정질 실리콘 층의 상기 제1 부분에 국소 열처리를 수행하는 것을 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 국소 열 처리는 레이저 어닐링 공정을 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>27. 제26항에 있어서,상기 레이저 어닐링 공정은 섭씨 1300도 내지 섭씨 1700도 범위의 어닐링 온도를 가지며, 각각 펄스 시간이 100ns 내지 300nm인 복수의 레이저 펄스를 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>28. 제24항 내지 제27항 중 어느 한 항에 있어서,상기 도핑되지 않은 비정질 실리콘 층은 저온 증착 공정을 사용하여 증착되고, 상기 도핑되지 않은 비정질 실리콘 층을 상기 도핑된 비정질 실리콘 층으로 변환하는 단계는 이온 주입 공정을 수행하는 것을 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,상기 도핑된 비정질 실리콘 층은 인 또는 비소 중 적어도 하나를 포함하는 N-형 도펀트로 도핑된,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>30. 제23항 내지 제29항 중 어느 한 항에 있어서,상기 제1 반도체 구조를 형성하는 단계는, 기판 위에 NAND 메모리 스트링의 어레이 및 상기 제1 접촉 부분을 형성하는 단계와, 상기 기판을 얇게(thinning) 하여 상기 NAND 메모리 스트링의 소스 단부를 노출시키는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,상기 도핑되지 않은 비정질 실리콘 층은 상기 NAND 메모리 스트링의 소스 단부와 접촉하도록 증착된,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>32. 제23항 내지 제31항 중 어느 한 항에 있어서,상기 도핑되지 않은 비정질 실리콘 층의 상기 제2 부분과 상기 도핑된 폴리실리콘 층 위에 절연 층을 형성하는 단계를 더 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>33. 제32항에 있어서,상기 비어레이 영역에 제1 개구부- 상기 제1 개구부는 상기 절연 층과 상기 도핑되지 않은 비정질 실리콘 층의 상기 제2 부분을 관통하며 상기 제2 접촉 부분을 노출시킴 -와,상기 코어 영역에 제2 개구부- 상기 제2 개구부는 상기 절연 층을 통과하며 상기 도핑된 폴리실리콘 층을 노출시킴 -와,상기 제1 개구부에 상기 제1 접촉 부분을 그리고 상기 제2 개구부에 제3 접촉 부분- 상기 제3 접촉 부분은 상기 도핑된 폴리실리콘 층과 접촉함 -을 형성하는 단계를 더 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>34. 제33항에 있어서,상기 제1 개구부와 상기 제2 개구부는 동일한 패터닝 공정에서 형성된,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>35. 제34항에 있어서,상기 비전도체 층 위에, 상기 제1 접촉 부분에 전도성으로 연결된 제1 접촉 층 및 상기 제3 접촉 부분에 전도성으로 연결된 제2 접촉 층을 형성하는 단계- 상기 제1 접촉 층과 상기 제2 접촉 층은 서로 절연되어 있음 -와,상기 제1 접촉 층과 상기 제2 접촉 층 위에 패드 아웃 상호연결 층을 형성하는 단계- 상기 패드 아웃 상호연결 층은 상기 제1 접촉 층 및 상기 제2 접촉 층에 전도성으로 연결된 각각의 접촉 구조를 포함함 -를 더 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>36. 제23항 내지 제35항 중 어느 한 항에 있어서,상기 제2 반도체 구조를 형성하는 단계는 각각의 기판 상에 주변 회로를 형성하는 것을 포함하되, 상기 주변 회로는 복수의 트랜지스터를 포함하는,3D 메모리 디바이스를 형성하는 방법. </claim></claimInfo><claimInfo><claim>37. 시스템으로서,데이터를 저장하도록 구성된 메모리 디바이스를 포함하고, 상기 메모리 디바이스는,제1 반도체 구조로서,  NAND 메모리 스트링의 어레이와, 상기 NAND 메모리 스트링의 어레이의 소스 단부와 접촉하는 반도체 층과, 상기 반도체 층과 접촉하는 비전도체 층과, 상기 비전도체 층 내의 접촉 구조를 포함하되, 상기 비전도체 층은 상기 접촉 구조를 상기 반도체 층으로부터 전기적으로 절연하는, 상기 제1 반도체 구조와,상기 제1 반도체 구조와 본딩되고 트랜지스터를 갖는 제2 반도체 구조와,상기 메모리 디바이스에 결합되고 주변 회로를 통해 상기 NAND 메모리 스트링의 어레이를 제어하도록 구성된 메모리 제어기를 포함하는,시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>ZHANG, Mingkang</engName><name>장 밍캉</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.12</receiptDate><receiptNumber>1-1-2023-1008765-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.09.12</receiptDate><receiptNumber>1-1-2023-1008850-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.09.12</receiptDate><receiptNumber>1-1-2023-1007798-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.09.18</receiptDate><receiptNumber>1-5-2023-0148812-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.06.18</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.08.26</receiptDate><receiptNumber>9-6-2025-0036423-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.02.26</receiptDate><receiptNumber>9-5-2025-0203478-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.28</receiptDate><receiptNumber>1-1-2025-0478658-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.28</receiptDate><receiptNumber>1-1-2025-0478653-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237031165.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9304149abbf73086e783ef73713a005ea83d52a4048877a5683b7605e365f54443ac38b8f06d7c5821a7fc5a5b45ff8b378f7753864ffb52dd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfcd1353c76a866ad96381de7db7c14649c707e8f175ebb5ea3f8085561ca41bd28c5a7ff409b960eb6dea8f951d412a194bb5cca9da410b76</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>