Fitter report for AsservissementEMG30
Mon Dec 18 16:26:02 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 18 16:26:02 2017           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; AsservissementEMG30                             ;
; Top-level Entity Name              ; AsservissementEMG30                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 362 / 22,320 ( 2 % )                            ;
;     Total combinational functions  ; 360 / 22,320 ( 2 % )                            ;
;     Dedicated logic registers      ; 33 / 22,320 ( < 1 % )                           ;
; Total registers                    ; 33                                              ;
; Total pins                         ; 40 / 154 ( 26 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; DIR           ; Incomplete set of assignments ;
; PWM           ; Incomplete set of assignments ;
; Vmesure[15]   ; Incomplete set of assignments ;
; Vmesure[14]   ; Incomplete set of assignments ;
; Vmesure[13]   ; Incomplete set of assignments ;
; Vmesure[12]   ; Incomplete set of assignments ;
; Vmesure[11]   ; Incomplete set of assignments ;
; Vmesure[10]   ; Incomplete set of assignments ;
; Vmesure[9]    ; Incomplete set of assignments ;
; Vmesure[8]    ; Incomplete set of assignments ;
; Vmesure[7]    ; Incomplete set of assignments ;
; Vmesure[6]    ; Incomplete set of assignments ;
; Vmesure[5]    ; Incomplete set of assignments ;
; Vmesure[4]    ; Incomplete set of assignments ;
; Vmesure[3]    ; Incomplete set of assignments ;
; Vmesure[2]    ; Incomplete set of assignments ;
; Vmesure[1]    ; Incomplete set of assignments ;
; Vmesure[0]    ; Incomplete set of assignments ;
; Vconsigne[15] ; Incomplete set of assignments ;
; Vconsigne[14] ; Incomplete set of assignments ;
; Vconsigne[13] ; Incomplete set of assignments ;
; Vconsigne[12] ; Incomplete set of assignments ;
; Vconsigne[11] ; Incomplete set of assignments ;
; Vconsigne[10] ; Incomplete set of assignments ;
; Vconsigne[9]  ; Incomplete set of assignments ;
; Vconsigne[8]  ; Incomplete set of assignments ;
; Vconsigne[7]  ; Incomplete set of assignments ;
; Vconsigne[6]  ; Incomplete set of assignments ;
; Vconsigne[5]  ; Incomplete set of assignments ;
; Vconsigne[4]  ; Incomplete set of assignments ;
; Vconsigne[3]  ; Incomplete set of assignments ;
; Vconsigne[2]  ; Incomplete set of assignments ;
; Vconsigne[1]  ; Incomplete set of assignments ;
; Vconsigne[0]  ; Incomplete set of assignments ;
; Reset         ; Incomplete set of assignments ;
; T10ms         ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; T100us        ; Incomplete set of assignments ;
; Codeur_A      ; Incomplete set of assignments ;
; Codeur_B      ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 484 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 484 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 474     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in I:/ROBOT/Robot/AsservissementEMG30/output_files/AsservissementEMG30.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 362 / 22,320 ( 2 % )  ;
;     -- Combinational with no register       ; 329                   ;
;     -- Register only                        ; 2                     ;
;     -- Combinational with a register        ; 31                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 121                   ;
;     -- 3 input functions                    ; 202                   ;
;     -- <=2 input functions                  ; 37                    ;
;     -- Register only                        ; 2                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 214                   ;
;     -- arithmetic mode                      ; 146                   ;
;                                             ;                       ;
; Total registers*                            ; 33 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 33 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 26 / 1,395 ( 2 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 40 / 154 ( 26 % )     ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )         ;
;                                             ;                       ;
; Global signals                              ; 1                     ;
; M9Ks                                        ; 0 / 66 ( 0 % )        ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 1 / 20 ( 5 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 5%          ;
; Maximum fan-out                             ; 42                    ;
; Highest non-global fan-out                  ; 42                    ;
; Total fan-out                               ; 1293                  ;
; Average fan-out                             ; 2.67                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 362 / 22320 ( 2 % )  ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 329                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;     -- Combinational with a register        ; 31                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 121                  ; 0                              ;
;     -- 3 input functions                    ; 202                  ; 0                              ;
;     -- <=2 input functions                  ; 37                   ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 214                  ; 0                              ;
;     -- arithmetic mode                      ; 146                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 33                   ; 0                              ;
;     -- Dedicated logic registers            ; 33 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 26 / 1395 ( 2 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 40                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1288                 ; 5                              ;
;     -- Registered Connections               ; 169                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 22                   ; 0                              ;
;     -- Output Ports                         ; 18                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50      ; D6    ; 8        ; 9            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Codeur_A      ; R10   ; 4        ; 34           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Codeur_B      ; E9    ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Reset         ; P2    ; 2        ; 0            ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; T100us        ; E1    ; 1        ; 0            ; 16           ; 7            ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; T10ms         ; N5    ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[0]  ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[10] ; P1    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[12] ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[13] ; N14   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[14] ; J16   ; 5        ; 53           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[15] ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[1]  ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[2]  ; B13   ; 7        ; 49           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[3]  ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[4]  ; D1    ; 1        ; 0            ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[5]  ; M10   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[6]  ; C14   ; 7        ; 51           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[7]  ; L14   ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[8]  ; F3    ; 1        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Vconsigne[9]  ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DIR         ; D12   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PWM         ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[0]  ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[10] ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[11] ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[12] ; F14   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[13] ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[14] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[15] ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[1]  ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[2]  ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[3]  ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[4]  ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[5]  ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[6]  ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[7]  ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[8]  ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vmesure[9]  ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO        ; Vconsigne[14]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO        ; Vmesure[8]              ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO        ; Vmesure[15]             ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; Vmesure[0]              ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; Vmesure[7]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; Vmesure[13]             ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; Vmesure[1]              ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO        ; Vmesure[9]              ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; Vmesure[4]              ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; Vmesure[3]              ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; Codeur_B                ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; Vmesure[11]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; Vconsigne[15]           ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; CLOCK_50                ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; Vconsigne[12]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; PWM                     ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 25 ( 12 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 20 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 18 ( 22 % )  ; 2.5V          ; --           ;
; 6        ; 4 / 13 ( 31 % )  ; 2.5V          ; --           ;
; 7        ; 16 / 24 ( 67 % ) ; 2.5V          ; --           ;
; 8        ; 6 / 24 ( 25 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; Vconsigne[12]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; Vconsigne[15]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; Vmesure[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 188        ; 7        ; Vmesure[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 186        ; 7        ; Vmesure[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; Vmesure[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; PWM                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; Vmesure[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 189        ; 7        ; Vmesure[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 187        ; 7        ; Vconsigne[9]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 180        ; 7        ; Vconsigne[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; Vmesure[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; Vmesure[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; Vmesure[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; Vconsigne[6]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; Vconsigne[4]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; Vmesure[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; Vmesure[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; DIR                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; Vconsigne[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 170        ; 6        ; Vmesure[15]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; Vmesure[8]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; T100us                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; Codeur_B                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; Vconsigne[8]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; Vmesure[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; Vmesure[12]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; Vconsigne[14]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; Vconsigne[7]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; Vconsigne[5]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; T10ms                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; Vconsigne[13]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; Vconsigne[10]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 50         ; 2        ; Reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; Vmesure[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; Vconsigne[11]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; Codeur_A                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; Vconsigne[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; Vconsigne[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |AsservissementEMG30                     ; 362 (0)     ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 40   ; 0            ; 329 (0)      ; 2 (0)             ; 31 (0)           ; |AsservissementEMG30                                                                                                                  ; work         ;
;    |GenePWM:inst4|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AsservissementEMG30|GenePWM:inst4                                                                                                    ; work         ;
;    |vitesseCodeur:inst3|                 ; 361 (61)    ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 329 (31)     ; 2 (2)             ; 30 (8)           ; |AsservissementEMG30|vitesseCodeur:inst3                                                                                              ; work         ;
;       |lpm_divide:Div0|                  ; 320 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 22 (0)           ; |AsservissementEMG30|vitesseCodeur:inst3|lpm_divide:Div0                                                                              ; work         ;
;          |lpm_divide_b2p:auto_generated| ; 320 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 22 (0)           ; |AsservissementEMG30|vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated                                                ; work         ;
;             |abs_divider_6dg:divider|    ; 320 (32)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (16)     ; 0 (0)             ; 22 (16)          ; |AsservissementEMG30|vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider                        ; work         ;
;                |alt_u_div_aaf:divider|   ; 264 (264)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 263 (263)    ; 0 (0)             ; 1 (1)            ; |AsservissementEMG30|vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider  ; work         ;
;                |lpm_abs_i0a:my_abs_den|  ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 5 (5)            ; |AsservissementEMG30|vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; DIR           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vmesure[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[15] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[14] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[13] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[12] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[11] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[10] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[9]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[8]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[7]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[6]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[5]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[4]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Vconsigne[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Reset         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; T10ms         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; T100us        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Codeur_A      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Codeur_B      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; Vconsigne[15]                          ;                   ;         ;
; Vconsigne[14]                          ;                   ;         ;
; Vconsigne[13]                          ;                   ;         ;
; Vconsigne[12]                          ;                   ;         ;
; Vconsigne[11]                          ;                   ;         ;
; Vconsigne[10]                          ;                   ;         ;
; Vconsigne[9]                           ;                   ;         ;
; Vconsigne[8]                           ;                   ;         ;
; Vconsigne[7]                           ;                   ;         ;
; Vconsigne[6]                           ;                   ;         ;
; Vconsigne[5]                           ;                   ;         ;
; Vconsigne[4]                           ;                   ;         ;
; Vconsigne[3]                           ;                   ;         ;
; Vconsigne[2]                           ;                   ;         ;
; Vconsigne[1]                           ;                   ;         ;
; Vconsigne[0]                           ;                   ;         ;
; Reset                                  ;                   ;         ;
; T10ms                                  ;                   ;         ;
; CLOCK_50                               ;                   ;         ;
;      - GenePWM:inst4|PWM               ; 0                 ; 0       ;
; T100us                                 ;                   ;         ;
; Codeur_A                               ;                   ;         ;
;      - vitesseCodeur:inst3|A_old       ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|Equal0~0    ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~34      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt[7]~35   ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~36      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~37      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~38      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~39      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~40      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~41      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~42      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~43      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~44      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~45      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~46      ; 1                 ; 6       ;
;      - vitesseCodeur:inst3|cpt~47      ; 1                 ; 6       ;
; Codeur_B                               ;                   ;         ;
;      - vitesseCodeur:inst3|sens~feeder ; 0                 ; 6       ;
+----------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+-------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                      ; PIN_D6            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; T100us                        ; PIN_E1            ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; vitesseCodeur:inst3|Equal0~0  ; LCCOMB_X35_Y27_N2 ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vitesseCodeur:inst3|cpt[7]~35 ; LCCOMB_X32_Y27_N8 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; T100us ; PIN_E1   ; 32      ; 15                                   ; Global Clock         ; GCLK2            ; --                        ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vitesseCodeur:inst3|cpt[13]                                                                                                                  ; 42      ;
; vitesseCodeur:inst3|cpt[0]                                                                                                                   ; 23      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[14]~26 ; 19      ;
; vitesseCodeur:inst3|Equal0~0                                                                                                                 ; 18      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[12]~33                 ; 17      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[1]~30                  ; 17      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[2]~29                  ; 17      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[10]                      ; 17      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[15]~28 ; 17      ;
; Codeur_A~input                                                                                                                               ; 16      ;
; vitesseCodeur:inst3|A_old                                                                                                                    ; 15      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[13]~24 ; 15      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[3]~35                  ; 14      ;
; vitesseCodeur:inst3|process_0~3                                                                                                              ; 14      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[11]                      ; 14      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[7]                       ; 14      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[12]~22 ; 14      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[4]~37                  ; 13      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[7]~36                  ; 13      ;
; vitesseCodeur:inst3|cpt[7]~35                                                                                                                ; 13      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[11]~20 ; 13      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[6]~34                  ; 12      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[5]~28                  ; 12      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[10]~18  ; 12      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[9]                       ; 11      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[8]                       ; 11      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[9]~16   ; 11      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[4]                       ; 10      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[10]~24                 ; 10      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[8]~14   ; 10      ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[8]~26                  ; 9       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[9]~25                  ; 9       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[7]~12   ; 9       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[6]                       ; 8       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[5]                       ; 8       ;
; vitesseCodeur:inst3|cpt[11]                                                                                                                  ; 8       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[6]~10   ; 8       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[2]                       ; 7       ;
; vitesseCodeur:inst3|cpt[12]                                                                                                                  ; 7       ;
; vitesseCodeur:inst3|cpt[3]                                                                                                                   ; 7       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[5]~8    ; 7       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[3]                       ; 6       ;
; vitesseCodeur:inst3|cpt[9]                                                                                                                   ; 6       ;
; vitesseCodeur:inst3|cpt[6]                                                                                                                   ; 6       ;
; vitesseCodeur:inst3|cpt[4]                                                                                                                   ; 6       ;
; vitesseCodeur:inst3|cpt[1]                                                                                                                   ; 6       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[4]~6    ; 6       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[11]~31                 ; 5       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[2]~27                  ; 5       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[10]~23                 ; 5       ;
; vitesseCodeur:inst3|cpt[10]                                                                                                                  ; 5       ;
; vitesseCodeur:inst3|cpt[7]                                                                                                                   ; 5       ;
; vitesseCodeur:inst3|cpt[2]                                                                                                                   ; 5       ;
; vitesseCodeur:inst3|cpt[5]                                                                                                                   ; 5       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_2_result_int[3]~4    ; 5       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[12]~32                 ; 4       ;
; vitesseCodeur:inst3|cpt[8]                                                                                                                   ; 4       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[5]~21                  ; 4       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[191]~70             ; 3       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[0]                       ; 3       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|_~5                         ; 3       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|_~4                         ; 3       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[8]~22                  ; 3       ;
; vitesseCodeur:inst3|cpt[7]~32                                                                                                                ; 2       ;
; vitesseCodeur:inst3|sens                                                                                                                     ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[196]~94             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[197]~93             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[198]~92             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[199]~91             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[200]~90             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[201]~89             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[202]~88             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[203]~87             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[204]~86             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[205]~85             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[206]~84             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[180]                ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[181]~80             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[182]~79             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[183]~78             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[184]~77             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[185]~76             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[186]~75             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[187]~74             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[188]~73             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[189]~72             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[190]~71             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[192]~69             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[165]                ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[166]~68             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[167]~67             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[168]~66             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[169]~65             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[170]~64             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[171]~63             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[172]~62             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[173]~61             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[174]~60             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[175]~59             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[176]~58             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[150]                ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[151]~57             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[152]~56             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[153]~55             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[154]~54             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[155]~53             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[156]~52             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[157]~51             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[158]~50             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[159]~49             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[160]~48             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[135]                ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[136]~47             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[137]~46             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[138]~45             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[139]~44             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[140]~43             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[141]~42             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[142]~41             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[143]~40             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[144]~39             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[120]                ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[121]~38             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[122]~37             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[123]~36             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[124]~35             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[125]~34             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[126]~33             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[127]~32             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[128]~31             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[105]                ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[106]~30             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[107]~29             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[108]~28             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[109]~27             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[110]~26             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[111]~25             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[112]~24             ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[90]                 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[91]~23              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[92]~22              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[93]~21              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[94]~20              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[95]~19              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[96]~18              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[75]                 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[76]~17              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[77]~16              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[78]~15              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[79]~14              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[80]~13              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[60]                 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[61]~12              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[62]~11              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[63]~10              ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[64]~9               ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[45]                 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[46]~8               ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[47]~7               ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[48]~6               ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[30]                 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[31]~5               ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[32]~4               ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[15]                 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|_~2                         ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|_~1                         ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|_~0                         ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[15]~28 ; 2       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[12]~22 ; 2       ;
; GenePWM:inst4|PWM~feeder                                                                                                                     ; 1       ;
; Codeur_B~input                                                                                                                               ; 1       ;
; CLOCK_50~input                                                                                                                               ; 1       ;
; vitesseCodeur:inst3|cpt~47                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~46                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~45                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~44                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~43                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~42                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~41                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~40                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~39                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~38                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~37                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~36                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|cpt~34                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[211]~108            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[223]~107            ; 1       ;
; vitesseCodeur:inst3|cpt[13]~33                                                                                                               ; 1       ;
; vitesseCodeur:inst3|cpt[7]~31                                                                                                                ; 1       ;
; vitesseCodeur:inst3|cpt[7]~30                                                                                                                ; 1       ;
; vitesseCodeur:inst3|cpt[7]~29                                                                                                                ; 1       ;
; vitesseCodeur:inst3|cpt[7]~28                                                                                                                ; 1       ;
; vitesseCodeur:inst3|process_0~2                                                                                                              ; 1       ;
; vitesseCodeur:inst3|process_0~1                                                                                                              ; 1       ;
; vitesseCodeur:inst3|process_0~0                                                                                                              ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[0]~15                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[1]~14                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[2]~13                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[3]~12                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[4]~11                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[5]~10                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[6]~9                                      ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[7]~8                                      ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[8]~7                                      ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[9]~6                                      ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[10]~5                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[11]~4                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[12]~3                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[13]~2                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[14]~1                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|quotient[15]~0                                     ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[210]                ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[212]~106            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[213]~105            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[214]~104            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[215]~103            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[216]~102            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[217]~101            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[218]~100            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[219]~99             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[220]~98             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[221]~97             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[222]~96             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[223]~95             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[195]                ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[207]~83             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[208]~82             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|StageOut[208]~81             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|sel[1]                       ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|_~3                         ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|lpm_abs_i0a:my_abs_den|cs1a[5]~20                  ; 1       ;
; vitesseCodeur:inst3|Vit[0]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[1]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[2]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[3]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[4]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[5]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[6]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[7]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[8]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[9]                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Vit[10]                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Vit[11]                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Vit[12]                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Vit[13]                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Vit[14]                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Vit[15]                                                                                                                  ; 1       ;
; GenePWM:inst4|PWM                                                                                                                            ; 1       ;
; vitesseCodeur:inst3|Add0~26                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~25                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~24                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~23                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~22                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~21                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~20                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~19                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~18                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~17                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~16                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~15                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~14                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~13                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~12                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~11                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~10                                                                                                                  ; 1       ;
; vitesseCodeur:inst3|Add0~9                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~8                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~7                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~6                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~5                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~4                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~3                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~2                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~1                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|Add0~0                                                                                                                   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~30                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~29                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~28                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~27                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~26                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~25                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~24                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~23                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~22                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~21                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~20                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~19                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~18                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~17                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~16                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~15                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~14                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~13                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~12                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~11                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~10                                            ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~9                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~8                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~7                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~6                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~5                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~4                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~3                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~2                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~1                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|op_1~0                                             ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[14]~27 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[13]~25 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[12]~23 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[11]~21 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[10]~19 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[9]~17  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[8]~15  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[7]~13  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[6]~11  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[5]~9   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[4]~7   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[3]~5   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[2]~3   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_15_result_int[1]~1   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[14]~27 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[13]~25 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[13]~24 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[12]~23 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[12]~22 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[11]~21 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[11]~20 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[10]~19 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[10]~18 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[9]~17  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[9]~16  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[8]~15  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[8]~14  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[7]~13  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[7]~12  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[6]~11  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[6]~10  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[5]~9   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[5]~8   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[4]~7   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[4]~6   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[3]~5   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[3]~4   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[2]~3   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[2]~2   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[1]~1   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_14_result_int[1]~0   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[13]~25 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[13]~24 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[12]~23 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[11]~21 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[11]~20 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[10]~19 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[10]~18 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[9]~17  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[9]~16  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[8]~15  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[8]~14  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[7]~13  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[7]~12  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[6]~11  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[6]~10  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[5]~9   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[5]~8   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[4]~7   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[4]~6   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[3]~5   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[3]~4   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[2]~3   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[2]~2   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[1]~1   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_13_result_int[1]~0   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[12]~23 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[12]~22 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[11]~21 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[11]~20 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[10]~19 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[10]~18 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[9]~17  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[9]~16  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[8]~15  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[8]~14  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[7]~13  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[7]~12  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[6]~11  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[6]~10  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[5]~9   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[5]~8   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[4]~7   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[4]~6   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[3]~5   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[3]~4   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[2]~3   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[2]~2   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[1]~1   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_12_result_int[1]~0   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[11]~21 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[11]~20 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[10]~19 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[10]~18 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[9]~17  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[9]~16  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[8]~15  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[8]~14  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[7]~13  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[7]~12  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[6]~11  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[6]~10  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[5]~9   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[5]~8   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[4]~7   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[4]~6   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[3]~5   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[3]~4   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[2]~3   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[2]~2   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[1]~1   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_11_result_int[1]~0   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[10]~19 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[10]~18 ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[9]~17  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[9]~16  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[8]~15  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[8]~14  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[7]~13  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[7]~12  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[6]~11  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[6]~10  ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[5]~9   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[5]~8   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[4]~7   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[4]~6   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[3]~5   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[3]~4   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[2]~3   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[2]~2   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[1]~1   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_10_result_int[1]~0   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[9]~17   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[9]~16   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[8]~15   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[8]~14   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[7]~13   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[7]~12   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[6]~11   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[6]~10   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[5]~9    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[5]~8    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[4]~7    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[4]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_9_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[8]~15   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[8]~14   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[7]~13   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[7]~12   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[6]~11   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[6]~10   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[5]~9    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[5]~8    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[4]~7    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[4]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_8_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[7]~13   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[7]~12   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[6]~11   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[6]~10   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[5]~9    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[5]~8    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[4]~7    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[4]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_7_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[6]~11   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[6]~10   ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[5]~9    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[5]~8    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[4]~7    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[4]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_6_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[5]~9    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[5]~8    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[4]~7    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[4]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_5_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[4]~7    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[4]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_4_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[3]~5    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[3]~4    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_3_result_int[1]~0    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_2_result_int[0]~6    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_2_result_int[2]~3    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_2_result_int[2]~2    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_2_result_int[1]~1    ; 1       ;
; vitesseCodeur:inst3|lpm_divide:Div0|lpm_divide_b2p:auto_generated|abs_divider_6dg:divider|alt_u_div_aaf:divider|add_sub_2_result_int[1]~0    ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 610 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 6 / 2,597 ( < 1 % )    ;
; C4 interconnects            ; 261 / 46,848 ( < 1 % ) ;
; Direct links                ; 135 / 71,559 ( < 1 % ) ;
; Global clocks               ; 1 / 20 ( 5 % )         ;
; Local interconnects         ; 150 / 24,624 ( < 1 % ) ;
; R24 interconnects           ; 9 / 2,496 ( < 1 % )    ;
; R4 interconnects            ; 361 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.92) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.54) ; Number of LABs  (Total = 26) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 9                            ;
; 1 Clock enable                     ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.58) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 14                           ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.27) ; Number of LABs  (Total = 26) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 1                            ;
; 8                                                ; 1                            ;
; 9                                                ; 1                            ;
; 10                                               ; 2                            ;
; 11                                               ; 1                            ;
; 12                                               ; 3                            ;
; 13                                               ; 2                            ;
; 14                                               ; 2                            ;
; 15                                               ; 2                            ;
; 16                                               ; 5                            ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.42) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 18           ; 0            ; 0            ; 22           ; 0            ; 18           ; 22           ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 22           ; 40           ; 40           ; 18           ; 40           ; 22           ; 18           ; 40           ; 40           ; 40           ; 22           ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DIR                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vmesure[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vconsigne[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T10ms              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T100us             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Codeur_A           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Codeur_B           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "AsservissementEMG30"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 40 pins of 40 total pins
    Info (169086): Pin DIR not assigned to an exact location on the device
    Info (169086): Pin PWM not assigned to an exact location on the device
    Info (169086): Pin Vmesure[15] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[14] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[13] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[12] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[11] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[10] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[9] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[8] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[7] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[6] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[5] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[4] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[3] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[2] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[1] not assigned to an exact location on the device
    Info (169086): Pin Vmesure[0] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[15] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[14] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[13] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[12] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[11] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[10] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[9] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[8] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[7] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[6] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[5] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[4] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[3] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[2] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[1] not assigned to an exact location on the device
    Info (169086): Pin Vconsigne[0] not assigned to an exact location on the device
    Info (169086): Pin Reset not assigned to an exact location on the device
    Info (169086): Pin T10ms not assigned to an exact location on the device
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
    Info (169086): Pin T100us not assigned to an exact location on the device
    Info (169086): Pin Codeur_A not assigned to an exact location on the device
    Info (169086): Pin Codeur_B not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AsservissementEMG30.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node T100us~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 39 (unused VREF, 2.5V VCCIO, 21 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X32_Y23 to location X42_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file I:/ROBOT/Robot/AsservissementEMG30/output_files/AsservissementEMG30.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 538 megabytes
    Info: Processing ended: Mon Dec 18 16:26:03 2017
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in I:/ROBOT/Robot/AsservissementEMG30/output_files/AsservissementEMG30.fit.smsg.


