TimeQuest Timing Analyzer report for wsprberry_CL016
Tue Apr 24 16:42:03 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 13. Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 14. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 15. Slow 1200mV 85C Model Setup: 'spi_sck'
 16. Slow 1200mV 85C Model Setup: 'spi_ce[0]'
 17. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 19. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 20. Slow 1200mV 85C Model Hold: 'spi_sck'
 21. Slow 1200mV 85C Model Hold: 'spi_ce[0]'
 22. Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 23. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 24. Slow 1200mV 85C Model Recovery: 'spi_ce[0]'
 25. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 26. Slow 1200mV 85C Model Recovery: 'spi_sck'
 27. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 28. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 29. Slow 1200mV 85C Model Removal: 'spi_sck'
 30. Slow 1200mV 85C Model Removal: 'spi_ce[0]'
 31. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 32. Slow 1200mV 85C Model Metastability Summary
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 40. Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 41. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 42. Slow 1200mV 0C Model Setup: 'spi_sck'
 43. Slow 1200mV 0C Model Setup: 'spi_ce[0]'
 44. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 45. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 46. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 47. Slow 1200mV 0C Model Hold: 'spi_sck'
 48. Slow 1200mV 0C Model Hold: 'spi_ce[0]'
 49. Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 50. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 51. Slow 1200mV 0C Model Recovery: 'spi_ce[0]'
 52. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 53. Slow 1200mV 0C Model Recovery: 'spi_sck'
 54. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 55. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 56. Slow 1200mV 0C Model Removal: 'spi_sck'
 57. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 58. Slow 1200mV 0C Model Removal: 'spi_ce[0]'
 59. Slow 1200mV 0C Model Metastability Summary
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'ad9866_clk'
 66. Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 67. Fast 1200mV 0C Model Setup: 'clk_10mhz'
 68. Fast 1200mV 0C Model Setup: 'spi_sck'
 69. Fast 1200mV 0C Model Setup: 'spi_ce[0]'
 70. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 71. Fast 1200mV 0C Model Hold: 'clk_10mhz'
 72. Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 73. Fast 1200mV 0C Model Hold: 'spi_sck'
 74. Fast 1200mV 0C Model Hold: 'ad9866_clk'
 75. Fast 1200mV 0C Model Hold: 'spi_ce[0]'
 76. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 77. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
 78. Fast 1200mV 0C Model Recovery: 'spi_ce[0]'
 79. Fast 1200mV 0C Model Recovery: 'spi_sck'
 80. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
 81. Fast 1200mV 0C Model Removal: 'ad9866_clk'
 82. Fast 1200mV 0C Model Removal: 'spi_ce[0]'
 83. Fast 1200mV 0C Model Removal: 'spi_sck'
 84. Fast 1200mV 0C Model Removal: 'clk_10mhz'
 85. Fast 1200mV 0C Model Metastability Summary
 86. Multicorner Timing Analysis Summary
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Recovery Transfers
 95. Removal Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths Summary
 99. Clock Status Summary
100. Unconstrained Input Ports
101. Unconstrained Output Ports
102. Unconstrained Input Ports
103. Unconstrained Output Ports
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                 ;
; Revision Name         ; wsprberry_CL016                                     ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL016YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866:ad9866_inst|dut1_pc[0] }    ;
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_ce[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ce[0] }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 140.98 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 143.6 MHz  ; 143.6 MHz       ; spi_sck                          ;                                                   ;
; 146.76 MHz ; 146.76 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 155.57 MHz ; 155.57 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 169.84 MHz ; 169.84 MHz      ; clk_10mhz                        ;                                                   ;
; 271.59 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.603 ; -38420.548    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.260  ; -57.478       ;
; clk_10mhz                        ; -4.888  ; -233.642      ;
; spi_sck                          ; -4.806  ; -358.505      ;
; spi_ce[0]                        ; -3.929  ; -501.716      ;
; spi_slave:spi_slave_rx_inst|done ; -2.907  ; -359.374      ;
+----------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; ad9866_clk                       ; 0.001 ; 0.000         ;
; clk_10mhz                        ; 0.288 ; 0.000         ;
; spi_sck                          ; 0.359 ; 0.000         ;
; spi_ce[0]                        ; 0.474 ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.480 ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.881 ; 0.000         ;
+----------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_ce[0]  ; -2.992 ; -391.204         ;
; clk_10mhz  ; -2.536 ; -72.401          ;
; spi_sck    ; -2.450 ; -297.469         ;
; ad9866_clk ; -1.198 ; -226.247         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 1.200 ; 0.000            ;
; spi_sck    ; 2.227 ; 0.000            ;
; spi_ce[0]  ; 2.570 ; 0.000            ;
; clk_10mhz  ; 2.596 ; 0.000            ;
+------------+-------+------------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -21970.513    ;
; spi_ce[0]                        ; -14.686 ; -403.214      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -557.538      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.120   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -14.603 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.603 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.151     ;
; -14.581 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.581 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 15.129     ;
; -14.566 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.566 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.214     ;
; -14.549 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.549 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.197     ;
; -14.429 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.429 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.057      ; 14.977     ;
; -14.420 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.420 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.068     ;
; -14.413 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.061     ;
; -14.413 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.061     ;
; -14.413 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.061     ;
; -14.413 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.157      ; 15.061     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.260 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.498      ; 8.762      ;
; -6.185 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.498      ; 8.687      ;
; -6.170 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.496      ; 8.669      ;
; -6.095 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.496      ; 8.594      ;
; -6.082 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 8.579      ;
; -6.080 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 8.577      ;
; -6.062 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.487      ; 8.554      ;
; -6.007 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 8.504      ;
; -6.005 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 8.502      ;
; -6.002 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.486      ; 8.490      ;
; -5.987 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.487      ; 8.479      ;
; -5.927 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.486      ; 8.415      ;
; -5.876 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.498      ; 8.378      ;
; -5.854 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.486      ; 8.342      ;
; -5.786 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.496      ; 8.285      ;
; -5.779 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.486      ; 8.267      ;
; -5.773 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.548      ; 8.325      ;
; -5.698 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 8.195      ;
; -5.696 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.495      ; 8.193      ;
; -5.683 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.546      ; 8.232      ;
; -5.678 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.487      ; 8.170      ;
; -5.618 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.486      ; 8.106      ;
; -5.595 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.545      ; 8.142      ;
; -5.593 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.545      ; 8.140      ;
; -5.575 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.537      ; 8.117      ;
; -5.515 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.536      ; 8.053      ;
; -5.470 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.486      ; 7.958      ;
; -5.367 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.536      ; 7.905      ;
; -3.063 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.525      ; 5.581      ;
; -2.988 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.525      ; 5.506      ;
; -2.769 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.809      ; 5.580      ;
; -2.714 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.344      ; 7.832      ;
; -2.679 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.525      ; 5.197      ;
; -2.662 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.335      ; 7.773      ;
; -2.627 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.343      ; 7.743      ;
; -2.624 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.343      ; 7.740      ;
; -2.615 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.346      ; 7.736      ;
; -2.572 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.334      ; 7.679      ;
; -2.554 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.405      ; 8.234      ;
; -2.509 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.809      ; 5.320      ;
; -2.509 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.523      ; 5.034      ;
; -2.507 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.523      ; 5.033      ;
; -2.486 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.575      ; 5.054      ;
; -2.464 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.523      ; 4.989      ;
; -2.464 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.403      ; 8.141      ;
; -2.462 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.523      ; 4.988      ;
; -2.424 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.334      ; 7.531      ;
; -2.417 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.523      ; 4.942      ;
; -2.405 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.526      ; 4.936      ;
; -2.402 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.800      ; 5.204      ;
; -2.376 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.402      ; 8.051      ;
; -2.374 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.402      ; 8.049      ;
; -2.360 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.526      ; 4.891      ;
; -2.356 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.394      ; 8.026      ;
; -2.296 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.393      ; 7.962      ;
; -2.295 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.463      ; 4.753      ;
; -2.291 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.463      ; 4.749      ;
; -2.264 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.801      ; 5.070      ;
; -2.262 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.812      ; 5.078      ;
; -2.249 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.800      ; 5.051      ;
; -2.235 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.800      ; 5.037      ;
; -2.197 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.810      ; 5.010      ;
; -2.189 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.666      ; 5.054      ;
; -2.170 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.812      ; 4.986      ;
; -2.161 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.373      ; 7.798      ;
; -2.148 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.393      ; 7.814      ;
; -2.136 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.523      ; 4.662      ;
; -2.116 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.810      ; 4.929      ;
; -2.116 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.434      ; 5.562      ;
; -2.114 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.666      ; 4.979      ;
; -2.082 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.800      ; 4.884      ;
; -2.082 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.434      ; 5.528      ;
; -2.047 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.444      ; 5.504      ;
; -2.034 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.526      ; 4.565      ;
; -2.017 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.435      ; 5.467      ;
; -2.017 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.443      ; 5.472      ;
; -2.011 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.801      ; 4.817      ;
; -2.008 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.373      ; 7.145      ;
; -2.007 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.809      ; 4.818      ;
; -1.954 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.443      ; 5.409      ;
; -1.907 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.463      ; 4.365      ;
; -1.842 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.809      ; 4.653      ;
; -1.811 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.371      ; 6.955      ;
; -1.805 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.666      ; 4.670      ;
; -1.780 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.371      ; 6.925      ;
; -1.762 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.573      ; 4.337      ;
; -1.760 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.573      ; 4.336      ;
; -1.744 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.513      ; 4.252      ;
; -1.708 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.311      ; 6.785      ;
; -1.704 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.374      ; 6.854      ;
; -1.658 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.576      ; 4.239      ;
; -1.554 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.840      ; 4.399      ;
; -1.549 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.311      ; 7.126      ;
; -1.502 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.371      ; 7.146      ;
; -1.469 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.371      ; 7.114      ;
; -1.466 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.837      ; 4.306      ;
; -1.452 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.374      ; 7.102      ;
; -1.310 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.716      ; 4.225      ;
; -1.282 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.514      ; 6.766      ;
; -1.018 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.514      ; 7.002      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                        ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.888 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.471      ;
; -4.888 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.471      ;
; -4.888 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.471      ;
; -4.888 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.471      ;
; -4.888 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.471      ;
; -4.813 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.396      ;
; -4.813 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.396      ;
; -4.813 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.396      ;
; -4.813 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.396      ;
; -4.813 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.396      ;
; -4.791 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.373      ;
; -4.716 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.298      ;
; -4.626 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 5.259      ;
; -4.626 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 5.259      ;
; -4.626 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 5.259      ;
; -4.626 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 5.259      ;
; -4.626 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 5.259      ;
; -4.567 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.149      ;
; -4.567 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.149      ;
; -4.567 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.149      ;
; -4.567 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.149      ;
; -4.563 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.144      ;
; -4.563 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.144      ;
; -4.563 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.144      ;
; -4.563 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.144      ;
; -4.540 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.122      ;
; -4.540 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.122      ;
; -4.540 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.122      ;
; -4.529 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 5.161      ;
; -4.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.087      ;
; -4.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.087      ;
; -4.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.087      ;
; -4.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.087      ;
; -4.504 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.418     ; 5.087      ;
; -4.492 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.074      ;
; -4.492 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.074      ;
; -4.492 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.074      ;
; -4.492 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.074      ;
; -4.488 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.069      ;
; -4.488 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.069      ;
; -4.488 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.069      ;
; -4.488 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 5.069      ;
; -4.465 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.047      ;
; -4.465 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.047      ;
; -4.465 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 5.047      ;
; -4.407 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.989      ;
; -4.305 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.937      ;
; -4.305 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.937      ;
; -4.305 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.937      ;
; -4.305 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.937      ;
; -4.301 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.370     ; 4.932      ;
; -4.301 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.370     ; 4.932      ;
; -4.301 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.370     ; 4.932      ;
; -4.301 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.370     ; 4.932      ;
; -4.285 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.918      ;
; -4.285 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.918      ;
; -4.285 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.918      ;
; -4.285 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.918      ;
; -4.285 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.918      ;
; -4.278 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.910      ;
; -4.278 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.910      ;
; -4.278 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.910      ;
; -4.254 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.887      ;
; -4.254 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.887      ;
; -4.254 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.887      ;
; -4.254 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.887      ;
; -4.254 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.887      ;
; -4.251 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.163     ; 5.089      ;
; -4.233 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.866      ;
; -4.233 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.866      ;
; -4.233 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.866      ;
; -4.233 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.866      ;
; -4.233 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.866      ;
; -4.188 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.820      ;
; -4.183 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.765      ;
; -4.183 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.765      ;
; -4.183 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.765      ;
; -4.183 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.765      ;
; -4.179 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 4.760      ;
; -4.179 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 4.760      ;
; -4.179 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 4.760      ;
; -4.179 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.420     ; 4.760      ;
; -4.176 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.163     ; 5.014      ;
; -4.164 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.086      ;
; -4.164 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.086      ;
; -4.164 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.086      ;
; -4.164 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.086      ;
; -4.164 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.079     ; 5.086      ;
; -4.157 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.789      ;
; -4.156 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.738      ;
; -4.156 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.738      ;
; -4.156 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.419     ; 4.738      ;
; -4.136 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.768      ;
; -4.007 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.895      ;
; -3.965 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.598      ;
; -3.965 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.598      ;
; -3.965 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.598      ;
; -3.965 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.598      ;
; -3.965 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.368     ; 4.598      ;
; -3.964 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.369     ; 4.596      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.806 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.611      ;
; -4.806 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.611      ;
; -4.806 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.611      ;
; -4.806 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.611      ;
; -4.806 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.611      ;
; -4.806 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.611      ;
; -4.757 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.614      ;
; -4.757 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.614      ;
; -4.757 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.614      ;
; -4.757 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.614      ;
; -4.757 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.614      ;
; -4.757 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.614      ;
; -4.739 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.580      ;
; -4.739 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.580      ;
; -4.739 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.580      ;
; -4.712 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.158     ; 5.575      ;
; -4.712 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.158     ; 5.575      ;
; -4.705 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.510      ;
; -4.705 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.510      ;
; -4.705 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.510      ;
; -4.705 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.510      ;
; -4.705 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.510      ;
; -4.705 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.510      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.601      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.671 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.553      ;
; -4.659 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.464      ;
; -4.659 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.464      ;
; -4.659 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.464      ;
; -4.659 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.464      ;
; -4.659 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.464      ;
; -4.659 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.216     ; 5.464      ;
; -4.656 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.513      ;
; -4.656 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.513      ;
; -4.656 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.513      ;
; -4.656 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.513      ;
; -4.656 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.513      ;
; -4.656 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.513      ;
; -4.638 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.479      ;
; -4.638 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.479      ;
; -4.638 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.479      ;
; -4.611 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.158     ; 5.474      ;
; -4.611 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.158     ; 5.474      ;
; -4.610 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.467      ;
; -4.610 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.467      ;
; -4.610 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.467      ;
; -4.610 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.467      ;
; -4.610 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.467      ;
; -4.610 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.164     ; 5.467      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.500      ;
; -4.592 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.433      ;
; -4.592 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.433      ;
; -4.592 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.180     ; 5.433      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.570 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.139     ; 5.452      ;
; -4.565 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.158     ; 5.428      ;
; -4.565 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.158     ; 5.428      ;
; -4.557 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.454      ;
; -4.557 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.454      ;
; -4.557 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.124     ; 5.454      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                             ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.891     ; 3.576      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.901 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.409      ;
; -3.858 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.039     ; 3.310      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.898     ; 3.283      ;
; -3.775 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.963     ; 3.303      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.769 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.300      ;
; -3.767 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.891     ; 3.414      ;
; -3.737 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.838     ; 3.390      ;
; -3.732 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.039     ; 3.184      ;
; -3.729 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.806     ; 3.414      ;
; -3.674 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.095     ; 3.070      ;
; -3.674 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.095     ; 3.070      ;
; -3.674 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.853     ; 3.312      ;
; -3.674 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.853     ; 3.312      ;
; -3.674 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.095     ; 3.070      ;
; -3.649 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.963     ; 3.177      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
; -3.643 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.875     ; 3.174      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                 ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.907 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.907 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.725      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.887 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.695      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.877 ; nnrx[1]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.685      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.808 ; nnrx[1]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.436     ; 2.624      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.786 ; nnrx[1]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.435     ; 2.603      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
; -2.732 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.434     ; 2.550      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.001 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.051      ; 0.794      ;
; 0.026 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.225      ; 0.993      ;
; 0.135 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.114      ; 0.991      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.052      ; 0.992      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.052      ; 0.994      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.052      ; 0.994      ;
; 0.219 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.832      ; 0.793      ;
; 0.220 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.832      ; 0.794      ;
; 0.226 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.065      ; 1.033      ;
; 0.227 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.065      ; 1.034      ;
; 0.227 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.066      ; 1.035      ;
; 0.282 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.969      ; 0.993      ;
; 0.283 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.202      ; 1.227      ;
; 0.290 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.202      ; 1.234      ;
; 0.292 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.957      ; 0.991      ;
; 0.330 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.920      ; 0.992      ;
; 0.334 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.268      ; 1.344      ;
; 0.426 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.164      ;
; 0.428 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.802      ;
; 0.430 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.804      ;
; 0.442 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.852      ; 1.036      ;
; 0.443 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[34]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.341      ; 0.996      ;
; 0.447 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.821      ;
; 0.454 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.162      ; 0.828      ;
; 0.462 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.341      ; 1.015      ;
; 0.464 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.202      ;
; 0.467 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.341      ; 1.020      ;
; 0.470 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.208      ;
; 0.474 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.802      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.804      ;
; 0.479 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.480 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.481 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[0]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.219      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.482 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.482 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.483 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.221      ;
; 0.486 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[9]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.224      ;
; 0.488 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[8]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.226      ;
; 0.493 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.284      ; 0.989      ;
; 0.495 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.233      ;
; 0.499 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.115      ; 0.826      ;
; 0.507 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.245      ;
; 0.508 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[31]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.438      ; 1.158      ;
; 0.510 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.484      ; 1.248      ;
; 0.513 ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[12][1]                                                                               ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.778      ;
; 0.514 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[29]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.438      ; 1.164      ;
; 0.514 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[12][1]                                                                               ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.780      ;
; 0.522 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[12][17]                                                                              ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[13][17]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.247      ; 0.981      ;
; 0.525 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.793      ;
; 0.525 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.793      ;
; 0.525 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.793      ;
; 0.525 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.284      ; 1.021      ;
; 0.525 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.793      ;
; 0.526 ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[0][1]                                                                                ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[1][1]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.794      ;
; 0.526 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[0][1]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[1][1]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[0][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.526 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.527 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.795      ;
; 0.527 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.795      ;
; 0.527 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.793      ;
; 0.527 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.795      ;
; 0.527 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.795      ;
; 0.527 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.794      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.288 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.798      ; 3.589      ;
; 0.454 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.463 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.996      ; 1.701      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.519 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.996      ; 1.757      ;
; 0.521 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.996      ; 1.759      ;
; 0.521 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.996      ; 1.759      ;
; 0.643 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.936      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.938      ;
; 0.707 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.998      ;
; 0.712 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.003      ;
; 0.725 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.761      ;
; 0.726 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.762      ;
; 0.726 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.762      ;
; 0.726 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.762      ;
; 0.726 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.762      ;
; 0.728 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.764      ;
; 0.728 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.764      ;
; 0.728 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.533      ; 3.764      ;
; 0.736 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.028      ;
; 0.737 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.739 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.742 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.743 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.744 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.035      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.036      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.036      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.036      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.760 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.534      ; 3.797      ;
; 0.760 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.534      ; 3.797      ;
; 0.760 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.534      ; 3.797      ;
; 0.760 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.534      ; 3.797      ;
; 0.763 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.782 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.996      ; 2.020      ;
; 0.798 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.089      ;
; 0.802 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 2.798      ; 3.603      ;
; 0.808 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.848      ; 4.159      ;
; 0.808 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.848      ; 4.159      ;
; 0.808 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.848      ; 4.159      ;
; 0.814 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.105      ;
; 0.814 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.105      ;
; 0.815 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.106      ;
; 0.815 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.106      ;
; 0.825 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.116      ;
; 0.829 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.120      ;
; 0.830 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.056      ; 1.098      ;
; 0.833 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.996      ; 2.071      ;
; 0.847 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.418      ; 1.477      ;
; 0.849 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.140      ;
; 0.849 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.140      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.362      ; 3.963      ;
; 0.359 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.362      ; 3.963      ;
; 0.359 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.362      ; 3.963      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.410      ; 4.063      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.440      ; 4.094      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rreg[18] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 0.000        ; 0.190      ; 0.821      ;
; 0.419 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 0.000        ; 0.190      ; 0.821      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.422 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.403      ; 4.067      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 0.000        ; 0.167      ; 0.803      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 0.000        ; 0.167      ; 0.803      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rreg[10] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 0.000        ; 0.167      ; 0.803      ;
; 0.425 ; spi_slave:spi_slave_rx_inst|rreg[9]  ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 0.000        ; 0.167      ; 0.804      ;
; 0.439 ; spi_slave:spi_slave_rx_inst|rreg[13] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 0.000        ; 0.167      ; 0.818      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rreg[37] ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.794      ;
; 0.531 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.796      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.533 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.801      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.533 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.286      ; 4.061      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rreg[5]  ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.802      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.801      ;
; 0.535 ; spi_slave:spi_slave_rx_inst|rreg[9]  ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.802      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rreg[10] ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.805      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.543 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.337      ; 4.122      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.820      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.819      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.819      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.819      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[30] ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.819      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.821      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.016      ; 0.802      ;
; 0.575 ; spi_slave:spi_slave_rx_inst|rreg[5]  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.016      ; 0.803      ;
; 0.705 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[45]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.437      ; 4.384      ;
; 0.705 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.437      ; 4.384      ;
; 0.705 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.437      ; 4.384      ;
; 0.722 ; spi_slave:spi_slave_rx_inst|treg[18] ; spi_slave:spi_slave_rx_inst|treg[19]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.991      ;
; 0.722 ; spi_slave:spi_slave_rx_inst|treg[17] ; spi_slave:spi_slave_rx_inst|treg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.991      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|treg[16] ; spi_slave:spi_slave_rx_inst|treg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.992      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|treg[14] ; spi_slave:spi_slave_rx_inst|treg[15]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.992      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|treg[13] ; spi_slave:spi_slave_rx_inst|treg[14]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.992      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|treg[34] ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.991      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|treg[31] ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.992      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|treg[15] ; spi_slave:spi_slave_rx_inst|treg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.993      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|treg[43] ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.992      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|treg[30] ; spi_slave:spi_slave_rx_inst|treg[31]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.993      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|treg[23] ; spi_slave:spi_slave_rx_inst|treg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.992      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|treg[22] ; spi_slave:spi_slave_rx_inst|treg[23]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.992      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|treg[36] ; spi_slave:spi_slave_rx_inst|treg[37]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.992      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|treg[28] ; spi_slave:spi_slave_rx_inst|treg[29]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.994      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|treg[29] ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.994      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|treg[35] ; spi_slave:spi_slave_rx_inst|treg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.993      ;
; 0.726 ; spi_slave:spi_slave_rx_inst|treg[46] ; spi_slave:spi_slave_rx_inst|treg[47]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.994      ;
; 0.727 ; spi_slave:spi_slave_rx_inst|treg[25] ; spi_slave:spi_slave_rx_inst|treg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.994      ;
; 0.729 ; spi_slave:spi_slave_rx_inst|rreg[28] ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.994      ;
; 0.733 ; spi_slave:spi_slave_rx_inst|rreg[0]  ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.001      ;
; 0.745 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 1.010      ;
; 0.746 ; spi_slave:spi_slave_rx_inst|rreg[22] ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.014      ;
; 0.750 ; spi_slave:spi_slave_rx_inst|rreg[4]  ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.018      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.474 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.746      ;
; 0.474 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.746      ;
; 0.474 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.746      ;
; 0.474 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.746      ;
; 0.474 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.510 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.778      ;
; 0.549 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.819      ;
; 0.557 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.825      ;
; 0.557 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.827      ;
; 0.610 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 0.981      ;
; 0.639 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.125      ; 0.976      ;
; 0.648 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.918      ;
; 0.649 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.917      ;
; 0.661 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.337      ; 1.252      ;
; 0.685 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.337      ; 1.276      ;
; 0.696 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.283      ; 1.233      ;
; 0.699 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.967      ;
; 0.707 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.004      ;
; 0.710 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.283      ; 1.247      ;
; 0.722 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.019      ;
; 0.732 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.125      ; 1.069      ;
; 0.737 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.283      ; 1.274      ;
; 0.749 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.046      ;
; 0.763 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.033      ;
; 0.764 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.052      ;
; 0.766 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.034      ;
; 0.771 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.068      ;
; 0.779 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.125      ; 1.116      ;
; 0.787 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.078      ; 1.077      ;
; 0.798 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 1.017      ;
; 0.800 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.097      ;
; 0.868 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.140      ;
; 0.870 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.159      ; 1.241      ;
; 0.871 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.143      ;
; 0.878 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 1.203      ;
; 0.881 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.153      ;
; 0.887 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.156      ;
; 0.901 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.010      ; 1.123      ;
; 0.902 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.371      ; 1.527      ;
; 0.913 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 1.132      ;
; 0.928 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 1.253      ;
; 0.929 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 1.148      ;
; 0.932 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.084      ; 1.270      ;
; 0.939 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.010      ; 1.161      ;
; 0.991 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.166      ; 1.369      ;
; 0.996 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.293      ;
; 1.014 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.311      ;
; 1.033 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.133      ; 1.378      ;
; 1.041 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.034      ; 1.287      ;
; 1.049 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.107      ; 1.368      ;
; 1.066 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 1.332      ;
; 1.069 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.078      ; 1.359      ;
; 1.075 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.133      ; 1.420      ;
; 1.080 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.133      ; 1.425      ;
; 1.082 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.283      ; 1.619      ;
; 1.083 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.136      ; 1.431      ;
; 1.093 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.365      ;
; 1.099 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.387      ;
; 1.100 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.388      ;
; 1.100 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.388      ;
; 1.109 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.406      ;
; 1.110 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.398      ;
; 1.123 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.411      ;
; 1.129 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.398      ;
; 1.147 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.025      ; 1.384      ;
; 1.157 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.426      ;
; 1.161 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.085      ; 1.458      ;
; 1.177 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 1.396      ;
; 1.191 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.117     ; 1.286      ;
; 1.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.476      ;
; 1.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.477      ;
; 1.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.477      ;
; 1.215 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 1.540      ;
; 1.220 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.046      ; 1.520      ;
; 1.220 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.371      ; 1.845      ;
; 1.224 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.283      ; 1.761      ;
; 1.250 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 1.516      ;
; 1.255 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 1.521      ;
; 1.259 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.166      ; 1.637      ;
; 1.270 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.007      ; 1.489      ;
; 1.288 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.136      ; 1.636      ;
; 1.288 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.136      ; 1.636      ;
; 1.296 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.587      ;
; 1.300 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.569      ;
; 1.301 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.570      ;
; 1.305 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.593      ;
; 1.321 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.173     ; 1.360      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.480 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.332      ; 3.842      ;
; 0.547 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.332      ; 3.909      ;
; 0.639 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.762      ; 6.662      ;
; 0.760 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.186      ; 3.976      ;
; 0.820 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.079      ; 3.929      ;
; 0.846 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.183      ; 4.059      ;
; 0.898 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.762      ; 6.441      ;
; 0.921 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.616      ; 6.798      ;
; 0.965 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.613      ; 6.839      ;
; 0.969 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.031      ; 4.030      ;
; 0.996 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.613      ; 6.870      ;
; 1.028 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 4.212      ;
; 1.030 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.782      ; 4.832      ;
; 1.033 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.774      ; 4.827      ;
; 1.040 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.551      ; 6.852      ;
; 1.044 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.782      ; 4.846      ;
; 1.052 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.933      ; 4.015      ;
; 1.058 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.146      ; 4.234      ;
; 1.064 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.783      ; 4.867      ;
; 1.101 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.930      ; 4.061      ;
; 1.124 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.930      ; 4.084      ;
; 1.168 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.145      ; 4.343      ;
; 1.172 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.616      ; 6.569      ;
; 1.177 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.868      ; 4.075      ;
; 1.185 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.773      ; 4.978      ;
; 1.192 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.551      ; 6.524      ;
; 1.201 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.146      ; 4.377      ;
; 1.206 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.845      ; 4.081      ;
; 1.214 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 4.398      ;
; 1.214 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.155      ; 4.399      ;
; 1.229 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.155      ; 4.414      ;
; 1.243 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.853      ; 4.126      ;
; 1.265 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.613      ; 6.659      ;
; 1.286 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.773      ; 5.079      ;
; 1.288 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.031      ; 4.349      ;
; 1.293 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.613      ; 6.687      ;
; 1.309 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.145      ; 4.484      ;
; 1.322 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.196      ;
; 1.341 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.820      ; 4.191      ;
; 1.352 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.853      ; 4.235      ;
; 1.352 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.145      ; 4.527      ;
; 1.364 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.853      ; 4.247      ;
; 1.364 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.853      ; 4.247      ;
; 1.368 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.242      ;
; 1.376 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.885      ; 4.291      ;
; 1.426 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.157      ; 4.613      ;
; 1.426 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.882      ; 4.338      ;
; 1.429 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.157      ; 4.616      ;
; 1.445 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.820      ; 4.295      ;
; 1.449 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.882      ; 4.361      ;
; 1.473 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.615      ; 6.869      ;
; 1.493 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.145      ; 4.668      ;
; 1.501 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.884      ; 4.415      ;
; 1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.380      ;
; 1.528 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.854      ; 4.412      ;
; 1.538 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.516      ; 7.315      ;
; 1.552 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.426      ;
; 1.565 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 4.749      ;
; 1.583 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.031      ; 4.644      ;
; 1.584 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.854      ; 4.468      ;
; 1.589 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.856      ; 4.475      ;
; 1.599 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.473      ;
; 1.607 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.885      ; 4.522      ;
; 1.611 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.845      ; 4.486      ;
; 1.616 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.845      ; 4.491      ;
; 1.620 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.615      ; 7.496      ;
; 1.637 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.932      ; 4.599      ;
; 1.655 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.154      ; 4.839      ;
; 1.657 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.882      ; 4.569      ;
; 1.664 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.854      ; 4.548      ;
; 1.674 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.856      ; 4.560      ;
; 1.676 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.575      ; 7.032      ;
; 1.680 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.882      ; 4.592      ;
; 1.693 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.525      ; 7.479      ;
; 1.697 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.820      ; 4.547      ;
; 1.715 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.525      ; 7.501      ;
; 1.716 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.516      ; 7.493      ;
; 1.733 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.856      ; 4.619      ;
; 1.741 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.526      ; 7.528      ;
; 1.745 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.885      ; 4.660      ;
; 1.747 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.517      ; 7.525      ;
; 1.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.844      ; 4.657      ;
; 1.795 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.882      ; 4.707      ;
; 1.802 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.576      ; 7.159      ;
; 1.807 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.584      ; 7.172      ;
; 1.818 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.882      ; 4.730      ;
; 1.829 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.584      ; 7.194      ;
; 1.854 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.585      ; 7.220      ;
; 1.854 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.575      ; 7.210      ;
; 1.880 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.884      ; 4.794      ;
; 1.949 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.853      ; 4.832      ;
; 2.034 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.853      ; 4.917      ;
; 2.047 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.587      ; 7.415      ;
; 2.110 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.528      ; 7.899      ;
; 2.123 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.884      ; 5.037      ;
; 4.157 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.892      ; 7.079      ;
; 4.283 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.893      ; 7.206      ;
; 4.288 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.901      ; 7.219      ;
; 4.310 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.901      ; 7.241      ;
; 4.335 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.892      ; 7.257      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                         ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.881 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.011      ;
; 0.892 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.022      ;
; 0.915 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.785      ; 1.009      ;
; 0.927 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.057      ;
; 0.952 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.785      ; 1.046      ;
; 0.952 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.006      ;
; 0.959 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.998      ; 2.199      ;
; 0.962 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.016      ;
; 0.964 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.003      ;
; 0.964 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.003      ;
; 0.965 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.019      ;
; 0.966 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.020      ;
; 0.993 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.047      ;
; 1.006 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.045      ;
; 1.018 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.072      ;
; 1.117 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.822      ; 1.248      ;
; 1.137 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.267      ;
; 1.155 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.998      ; 2.395      ;
; 1.159 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.289      ;
; 1.165 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.785      ; 1.259      ;
; 1.210 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.264      ;
; 1.231 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.270      ;
; 1.233 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.287      ;
; 1.246 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.285      ;
; 1.246 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.376      ;
; 1.247 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.286      ;
; 1.248 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.378      ;
; 1.252 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.291      ;
; 1.252 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.785      ; 1.346      ;
; 1.259 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.298      ;
; 1.265 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.304      ;
; 1.266 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.822      ; 1.397      ;
; 1.269 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.812      ; 1.390      ;
; 1.272 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.311      ;
; 1.276 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.315      ;
; 1.279 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.730      ; 1.318      ;
; 1.280 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.333      ;
; 1.283 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.785      ; 1.377      ;
; 1.286 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.340      ;
; 1.289 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.342      ;
; 1.291 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.786      ; 1.386      ;
; 1.297 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.812      ; 1.418      ;
; 1.300 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.745      ; 1.354      ;
; 1.303 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.812      ; 1.424      ;
; 1.308 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.361      ;
; 1.312 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.776      ; 1.397      ;
; 1.315 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.786      ; 1.410      ;
; 1.315 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.368      ;
; 1.318 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.371      ;
; 1.322 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.351      ;
; 1.328 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.381      ;
; 1.328 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.381      ;
; 1.330 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.359      ;
; 1.330 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.776      ; 1.415      ;
; 1.330 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.383      ;
; 1.330 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.383      ;
; 1.335 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.735      ; 1.379      ;
; 1.336 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.365      ;
; 1.338 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.735      ; 1.382      ;
; 1.340 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.376      ;
; 1.341 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[1][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 1.366      ;
; 1.344 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.380      ;
; 1.349 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.385      ;
; 1.351 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.387      ;
; 1.355 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.735      ; 1.399      ;
; 1.366 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.402      ;
; 1.368 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.421      ;
; 1.371 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 1.396      ;
; 1.375 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.404      ;
; 1.376 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.412      ;
; 1.376 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.405      ;
; 1.377 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.413      ;
; 1.378 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.727      ; 1.414      ;
; 1.379 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.408      ;
; 1.380 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.731      ; 1.420      ;
; 1.381 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 1.406      ;
; 1.383 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 1.408      ;
; 1.386 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.735      ; 1.430      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.716      ; 1.416      ;
; 1.436 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.735      ; 1.480      ;
; 1.461 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.591      ;
; 1.463 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.593      ;
; 1.475 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.822      ; 1.606      ;
; 1.478 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.822      ; 1.609      ;
; 1.480 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.610      ;
; 1.486 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.616      ;
; 1.497 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.822      ; 1.628      ;
; 1.502 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.812      ; 1.623      ;
; 1.508 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.812      ; 1.629      ;
; 1.520 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.821      ; 1.650      ;
; 1.537 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.590      ;
; 1.542 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.571      ;
; 1.549 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.602      ;
; 1.552 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.735      ; 1.596      ;
; 1.552 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.605      ;
; 1.555 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.608      ;
; 1.558 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.720      ; 1.587      ;
; 1.562 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.615      ;
; 1.567 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.744      ; 1.620      ;
; 1.573 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.812      ; 1.694      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.992 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.526      ; 3.924      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.549      ; 3.938      ;
; -2.855 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.533      ; 3.926      ;
; -2.846 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.556      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.761      ; 3.940      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 3.939      ;
; -2.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.768      ; 3.942      ;
; -2.603 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.800      ; 3.941      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.433      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.433      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.434      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.433      ;
; -2.536 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.104     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.103     ; 3.433      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.535 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 3.434      ;
; -2.289 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.143      ; 3.433      ;
; -2.242 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.191      ; 3.434      ;
; -2.242 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.191      ; 3.434      ;
; -2.242 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.191      ; 3.434      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                     ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.482      ; 3.423      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.447 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 3.429      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.495      ; 3.424      ;
; -2.436 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.428      ;
; -2.436 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.428      ;
; -2.436 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.428      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.413 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.505      ; 3.409      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.081 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.353      ; 3.425      ;
; -2.047 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.387      ; 3.425      ;
; -2.047 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.387      ; 3.425      ;
; -2.047 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.387      ; 3.425      ;
; -2.047 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.387      ; 3.425      ;
; -2.047 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.387      ; 3.425      ;
; -2.047 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.387      ; 3.425      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.037 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.402      ; 3.430      ;
; -2.011 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.425      ;
; -2.011 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.425      ;
; -2.011 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.423      ; 3.425      ;
; -2.007 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.426      ; 3.424      ;
; -2.007 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.426      ; 3.424      ;
; -1.995 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.426      ; 3.412      ;
; -1.995 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.426      ; 3.412      ;
; -1.995 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.426      ; 3.412      ;
; -1.985 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.432      ;
; -1.985 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.432      ;
; -1.985 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.432      ;
; -1.985 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.432      ;
; -1.985 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.432      ;
; -1.985 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.456      ; 3.432      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.970 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.464      ; 3.425      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
; -1.967 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.466      ; 3.424      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.198 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.214      ; 3.403      ;
; -1.186 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.253      ; 3.430      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.234      ; 3.401      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.268      ; 3.429      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.287      ; 3.424      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.295      ; 3.431      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.301      ; 3.431      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.301      ; 3.431      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.301      ; 3.431      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.301      ; 3.431      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.301      ; 3.431      ;
; -1.139 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.301      ; 3.431      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.280      ; 3.407      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.122 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.317      ; 3.430      ;
; -1.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.321      ; 3.429      ;
; -1.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.321      ; 3.429      ;
; -1.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.321      ; 3.429      ;
; -1.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.321      ; 3.429      ;
; -1.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.321      ; 3.429      ;
; -1.117 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.321      ; 3.429      ;
; -1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.323      ; 3.424      ;
; -1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.323      ; 3.424      ;
; -1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.323      ; 3.424      ;
; -1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.323      ; 3.424      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.200 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.774      ; 3.216      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 3.190      ;
; 1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.691      ; 3.211      ;
; 1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.691      ; 3.211      ;
; 1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.691      ; 3.211      ;
; 1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.691      ; 3.211      ;
; 1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.691      ; 3.211      ;
; 1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.691      ; 3.211      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.678      ; 3.214      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.210      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.311 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.658      ; 3.211      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.648      ; 3.211      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.648      ; 3.211      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.648      ; 3.211      ;
; 1.321 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.648      ; 3.211      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.622      ; 3.188      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.640      ; 3.211      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.618      ; 3.218      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.210      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.210      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.210      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.210      ;
; 1.361 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.210      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
; 1.368 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.607      ; 3.217      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                     ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.227 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 3.213      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.235 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.721      ; 3.198      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.257 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.264 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 3.213      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.266 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 3.214      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.697      ; 3.219      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.697      ; 3.219      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.697      ; 3.219      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.697      ; 3.219      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.697      ; 3.219      ;
; 2.280 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.697      ; 3.219      ;
; 2.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.198      ;
; 2.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.198      ;
; 2.290 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.198      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.213      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.666      ; 3.213      ;
; 2.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.663      ; 3.213      ;
; 2.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.663      ; 3.213      ;
; 2.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.663      ; 3.213      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.641      ; 3.217      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.625      ; 3.214      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.625      ; 3.214      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.625      ; 3.214      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.625      ; 3.214      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.625      ; 3.214      ;
; 2.347 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.625      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.382 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.590      ; 3.214      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.745      ; 3.192      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.900      ; 3.212      ;
; 2.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.900      ; 3.212      ;
; 2.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.900      ; 3.212      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.866      ; 3.213      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.866      ; 3.213      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.866      ; 3.213      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.866      ; 3.213      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.866      ; 3.213      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.863      ; 3.213      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.863      ; 3.213      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.863      ; 3.213      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.863      ; 3.213      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.863      ; 3.213      ;
; 2.612 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.862      ; 3.216      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.854      ; 3.212      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.854      ; 3.212      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.854      ; 3.212      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.854      ; 3.212      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.854      ; 3.212      ;
; 2.616 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.854      ; 3.212      ;
; 2.629 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.841      ; 3.212      ;
; 2.629 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.841      ; 3.212      ;
; 2.631 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 3.186      ;
; 2.631 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 3.186      ;
; 2.645 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.829      ; 3.216      ;
; 2.651 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.819      ; 3.212      ;
; 2.651 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.819      ; 3.212      ;
; 2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 3.213      ;
; 2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 3.213      ;
; 2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.806      ; 3.213      ;
; 2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.811      ; 3.218      ;
; 2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.768      ; 3.212      ;
; 2.730 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.741      ; 3.213      ;
; 2.750 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.698      ; 3.190      ;
; 2.829 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.620      ; 3.191      ;
; 2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.637      ; 3.218      ;
; 2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.637      ; 3.218      ;
; 2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.637      ; 3.218      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.872 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.032      ; 3.645      ;
; 2.882 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.040      ; 3.706      ;
; 2.884 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.585      ; 3.211      ;
; 2.884 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.585      ; 3.211      ;
; 2.886 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.561      ; 3.189      ;
; 2.886 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.561      ; 3.189      ;
; 2.886 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.561      ; 3.189      ;
; 2.891 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.581      ; 3.214      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.906 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.998      ; 3.645      ;
; 2.916 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.006      ; 3.706      ;
; 3.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 3.644      ;
; 3.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 3.644      ;
; 3.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 3.644      ;
; 3.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 3.644      ;
; 3.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 3.644      ;
; 3.125 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 3.644      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.596 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.413      ; 3.221      ;
; 2.596 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.413      ; 3.221      ;
; 2.596 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.413      ; 3.221      ;
; 2.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.363      ; 3.220      ;
; 2.917 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.220      ;
; 2.917 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.220      ;
; 2.917 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.220      ;
; 2.917 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.091      ; 3.221      ;
; 2.918 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.090      ; 3.220      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 147.58 MHz ; 147.58 MHz      ; spi_sck                          ;                                                   ;
; 150.74 MHz ; 150.74 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 151.13 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 165.56 MHz ; 165.56 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 178.16 MHz ; 178.16 MHz      ; clk_10mhz                        ;                                                   ;
; 300.03 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -13.103 ; -34927.440    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.107  ; -55.532       ;
; clk_10mhz                        ; -4.613  ; -214.325      ;
; spi_sck                          ; -4.412  ; -330.690      ;
; spi_ce[0]                        ; -3.672  ; -470.176      ;
; spi_slave:spi_slave_rx_inst|done ; -2.817  ; -348.488      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.135 ; -0.214        ;
; clk_10mhz                        ; 0.264  ; 0.000         ;
; spi_sck                          ; 0.329  ; 0.000         ;
; spi_ce[0]                        ; 0.424  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.493  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.883  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -2.676 ; -349.793        ;
; clk_10mhz  ; -2.228 ; -63.522         ;
; spi_sck    ; -2.203 ; -251.094        ;
; ad9866_clk ; -0.856 ; -157.927        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.866 ; 0.000           ;
; spi_sck    ; 1.844 ; 0.000           ;
; clk_10mhz  ; 2.300 ; 0.000           ;
; spi_ce[0]  ; 2.342 ; 0.000           ;
+------------+-------+-----------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -21947.689    ;
; spi_ce[0]                        ; -14.686 ; -403.827      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -569.126      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.129   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                        ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -13.103 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -13.103 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.886     ;
; -12.984 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.984 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.855     ;
; -12.981 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.981 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.291      ; 13.764     ;
; -12.907 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.907 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.778     ;
; -12.856 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][27] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][26] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][25] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][24] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][23] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][22] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][21] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][20] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][19] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.856 ; rx_freq[0][18] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.727     ;
; -12.846 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.846 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.717     ;
; -12.779 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.650     ;
; -12.779 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.650     ;
; -12.779 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.650     ;
; -12.779 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.379      ; 13.650     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.107 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.259      ; 8.446      ;
; -6.024 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.259      ; 8.363      ;
; -6.000 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.257      ; 8.336      ;
; -5.917 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.257      ; 8.253      ;
; -5.913 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.256      ; 8.247      ;
; -5.907 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.256      ; 8.241      ;
; -5.899 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.249      ; 8.229      ;
; -5.830 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.256      ; 8.164      ;
; -5.824 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.256      ; 8.158      ;
; -5.822 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.247      ; 8.146      ;
; -5.816 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.249      ; 8.146      ;
; -5.739 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.247      ; 8.063      ;
; -5.737 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.259      ; 8.076      ;
; -5.686 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.247      ; 8.010      ;
; -5.660 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.296      ; 8.036      ;
; -5.630 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.257      ; 7.966      ;
; -5.603 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.247      ; 7.927      ;
; -5.553 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.294      ; 7.926      ;
; -5.543 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.256      ; 7.877      ;
; -5.537 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.256      ; 7.871      ;
; -5.529 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.249      ; 7.859      ;
; -5.466 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.293      ; 7.837      ;
; -5.460 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.293      ; 7.831      ;
; -5.452 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.247      ; 7.776      ;
; -5.452 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.286      ; 7.819      ;
; -5.375 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.284      ; 7.736      ;
; -5.316 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.247      ; 7.640      ;
; -5.239 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.284      ; 7.600      ;
; -2.981 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.282      ; 5.335      ;
; -2.898 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.282      ; 5.252      ;
; -2.678 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.556      ; 5.312      ;
; -2.662 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.938      ; 7.930      ;
; -2.611 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.282      ; 4.965      ;
; -2.555 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.936      ; 7.820      ;
; -2.520 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.874      ; 7.223      ;
; -2.480 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.556      ; 5.114      ;
; -2.468 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.935      ; 7.731      ;
; -2.462 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.935      ; 7.725      ;
; -2.455 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.319      ; 4.846      ;
; -2.454 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.928      ; 7.713      ;
; -2.441 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.866      ; 7.138      ;
; -2.432 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.873      ; 7.133      ;
; -2.427 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.873      ; 7.128      ;
; -2.377 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.926      ; 7.630      ;
; -2.374 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.280      ; 4.732      ;
; -2.367 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.864      ; 7.058      ;
; -2.320 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.280      ; 4.678      ;
; -2.303 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.899      ; 7.524      ;
; -2.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.280      ; 4.658      ;
; -2.297 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.547      ; 4.921      ;
; -2.279 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.280      ; 4.637      ;
; -2.259 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.280      ; 4.617      ;
; -2.254 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.227      ; 4.554      ;
; -2.241 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.926      ; 7.494      ;
; -2.232 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.864      ; 6.923      ;
; -2.208 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.876      ; 6.914      ;
; -2.187 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 4.551      ;
; -2.180 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.055      ; 5.322      ;
; -2.175 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.065      ; 5.329      ;
; -2.174 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.559      ; 4.813      ;
; -2.173 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.549      ; 4.803      ;
; -2.167 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.055      ; 5.309      ;
; -2.156 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.227      ; 4.456      ;
; -2.156 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.547      ; 4.780      ;
; -2.153 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.547      ; 4.777      ;
; -2.146 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 4.510      ;
; -2.118 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.064      ; 5.270      ;
; -2.111 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.057      ; 5.259      ;
; -2.092 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.559      ; 4.731      ;
; -2.088 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.557      ; 4.724      ;
; -2.087 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.557      ; 4.723      ;
; -2.082 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.416      ; 4.752      ;
; -2.046 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.064      ; 5.198      ;
; -2.012 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.547      ; 4.636      ;
; -1.999 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.416      ; 4.669      ;
; -1.983 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.280      ; 4.341      ;
; -1.979 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.556      ; 4.613      ;
; -1.953 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.549      ; 4.583      ;
; -1.850 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.283      ; 4.214      ;
; -1.828 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.556      ; 4.462      ;
; -1.786 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.227      ; 4.086      ;
; -1.712 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.416      ; 4.382      ;
; -1.690 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.899      ; 6.411      ;
; -1.655 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 4.050      ;
; -1.654 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.897      ; 6.379      ;
; -1.646 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.897      ; 6.371      ;
; -1.636 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.317      ; 4.031      ;
; -1.593 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.264      ; 3.930      ;
; -1.589 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.844      ; 6.756      ;
; -1.538 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.900      ; 6.269      ;
; -1.537 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.583      ; 4.201      ;
; -1.534 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.844      ; 6.201      ;
; -1.522 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.320      ; 3.923      ;
; -1.522 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.897      ; 6.747      ;
; -1.501 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.897      ; 6.726      ;
; -1.476 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.900      ; 6.707      ;
; -1.367 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.580      ; 4.025      ;
; -1.274 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.453      ; 3.981      ;
; -1.154 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.033      ; 6.191      ;
; -1.094 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.033      ; 6.631      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.613 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.222      ;
; -4.613 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.222      ;
; -4.613 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.222      ;
; -4.613 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.222      ;
; -4.613 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.222      ;
; -4.530 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.139      ;
; -4.530 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.139      ;
; -4.530 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.139      ;
; -4.530 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.139      ;
; -4.530 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 5.139      ;
; -4.523 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.131      ;
; -4.440 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.048      ;
; -4.291 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.944      ;
; -4.291 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.944      ;
; -4.291 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.944      ;
; -4.291 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.944      ;
; -4.291 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.944      ;
; -4.288 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.897      ;
; -4.288 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.897      ;
; -4.288 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.897      ;
; -4.288 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.897      ;
; -4.275 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.883      ;
; -4.275 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.883      ;
; -4.275 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.883      ;
; -4.275 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.883      ;
; -4.264 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.873      ;
; -4.264 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.873      ;
; -4.264 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.873      ;
; -4.243 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.852      ;
; -4.243 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.852      ;
; -4.243 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.852      ;
; -4.243 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.852      ;
; -4.243 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.852      ;
; -4.205 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.814      ;
; -4.205 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.814      ;
; -4.205 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.814      ;
; -4.205 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.814      ;
; -4.201 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.853      ;
; -4.192 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.800      ;
; -4.192 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.800      ;
; -4.192 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.800      ;
; -4.192 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.800      ;
; -4.181 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.790      ;
; -4.181 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.790      ;
; -4.181 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.790      ;
; -4.153 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.761      ;
; -3.985 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.138     ; 4.849      ;
; -3.966 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.619      ;
; -3.966 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.619      ;
; -3.966 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.619      ;
; -3.966 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.619      ;
; -3.953 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.605      ;
; -3.953 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.605      ;
; -3.953 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.605      ;
; -3.953 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.605      ;
; -3.949 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.602      ;
; -3.949 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.602      ;
; -3.949 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.602      ;
; -3.949 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.602      ;
; -3.949 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.602      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.595      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.595      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.595      ;
; -3.926 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.579      ;
; -3.926 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.579      ;
; -3.926 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.579      ;
; -3.926 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.579      ;
; -3.926 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.579      ;
; -3.918 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.527      ;
; -3.918 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.527      ;
; -3.918 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.527      ;
; -3.918 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.527      ;
; -3.905 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.513      ;
; -3.905 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.513      ;
; -3.905 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.513      ;
; -3.905 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 4.513      ;
; -3.903 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.556      ;
; -3.903 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.556      ;
; -3.903 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.556      ;
; -3.903 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.556      ;
; -3.903 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.556      ;
; -3.902 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.138     ; 4.766      ;
; -3.894 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.503      ;
; -3.894 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.503      ;
; -3.894 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.393     ; 4.503      ;
; -3.884 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 4.815      ;
; -3.884 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 4.815      ;
; -3.884 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 4.815      ;
; -3.884 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 4.815      ;
; -3.884 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.071     ; 4.815      ;
; -3.859 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.511      ;
; -3.836 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.488      ;
; -3.813 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.350     ; 4.465      ;
; -3.674 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.327      ;
; -3.674 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.327      ;
; -3.674 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.327      ;
; -3.674 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.327      ;
; -3.674 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.349     ; 4.327      ;
; -3.666 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 4.596      ;
; -3.663 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.571      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.412 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.223      ;
; -4.412 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.223      ;
; -4.412 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.223      ;
; -4.412 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.223      ;
; -4.412 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.223      ;
; -4.412 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.223      ;
; -4.370 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.239      ;
; -4.370 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.239      ;
; -4.370 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.239      ;
; -4.370 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.239      ;
; -4.370 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.239      ;
; -4.370 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.239      ;
; -4.359 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.197      ;
; -4.359 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.197      ;
; -4.359 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.197      ;
; -4.334 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.162     ; 5.194      ;
; -4.334 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.162     ; 5.194      ;
; -4.329 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.140      ;
; -4.329 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.140      ;
; -4.329 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.140      ;
; -4.329 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.140      ;
; -4.329 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.140      ;
; -4.329 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.140      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.319 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.218      ;
; -4.293 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.104      ;
; -4.293 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.104      ;
; -4.293 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.104      ;
; -4.293 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.104      ;
; -4.293 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.104      ;
; -4.293 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.104      ;
; -4.287 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.156      ;
; -4.287 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.156      ;
; -4.287 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.156      ;
; -4.287 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.156      ;
; -4.287 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.156      ;
; -4.287 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.156      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.281 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.138     ; 5.165      ;
; -4.276 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.114      ;
; -4.276 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.114      ;
; -4.276 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.114      ;
; -4.268 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.079      ;
; -4.268 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.079      ;
; -4.268 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.079      ;
; -4.268 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.079      ;
; -4.268 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.079      ;
; -4.268 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.211     ; 5.079      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.120      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.120      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.120      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.120      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.120      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.120      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.162     ; 5.111      ;
; -4.251 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.162     ; 5.111      ;
; -4.240 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.078      ;
; -4.240 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.078      ;
; -4.240 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.078      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.236 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.135      ;
; -4.226 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.095      ;
; -4.226 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.095      ;
; -4.226 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.095      ;
; -4.226 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.095      ;
; -4.226 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.095      ;
; -4.226 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.095      ;
; -4.215 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.162     ; 5.075      ;
; -4.215 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.162     ; 5.075      ;
; -4.215 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.184     ; 5.053      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.672 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.017     ; 3.147      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.646 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.173      ;
; -3.633 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.880     ; 3.282      ;
; -3.588 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.945     ; 3.135      ;
; -3.555 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.017     ; 3.030      ;
; -3.555 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.851     ; 3.196      ;
; -3.548 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.820     ; 3.220      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.530 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 3.083      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.529 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.887     ; 3.056      ;
; -3.503 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.848     ; 3.147      ;
; -3.503 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.848     ; 3.147      ;
; -3.497 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.880     ; 3.146      ;
; -3.473 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.067     ; 2.898      ;
; -3.473 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.067     ; 2.898      ;
; -3.473 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.067     ; 2.898      ;
; -3.471 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.945     ; 3.018      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
; -3.413 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.861     ; 2.966      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.817 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.817 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.548      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.797 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.517      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.778 ; nnrx[1]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.549     ; 2.498      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.732 ; nnrx[1]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.540     ; 2.461      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.714 ; nnrx[1]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.539     ; 2.444      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
; -2.672 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.538     ; 2.403      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.148      ; 0.738      ;
; -0.079 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.269      ; 0.915      ;
; 0.017  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.171      ; 0.913      ;
; 0.067  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.121      ; 0.913      ;
; 0.069  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.121      ; 0.915      ;
; 0.069  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.121      ; 0.915      ;
; 0.092  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.138      ; 0.955      ;
; 0.094  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.138      ; 0.957      ;
; 0.100  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.912      ; 0.737      ;
; 0.101  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.912      ; 0.738      ;
; 0.103  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.129      ; 0.957      ;
; 0.119  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.269      ; 1.113      ;
; 0.132  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.269      ; 1.126      ;
; 0.148  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.333      ; 1.206      ;
; 0.152  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.038      ; 0.915      ;
; 0.190  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.998      ; 0.913      ;
; 0.192  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.996      ; 0.913      ;
; 0.281  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 0.954      ; 0.960      ;
; 0.361  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[34]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.336      ; 0.892      ;
; 0.375  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.336      ; 0.906      ;
; 0.379  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.336      ; 0.910      ;
; 0.420  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[31]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.418      ; 1.033      ;
; 0.421  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.064      ;
; 0.421  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.744      ;
; 0.422  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.747      ;
; 0.424  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.425  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.426  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.429  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[29]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[29]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.418      ; 1.042      ;
; 0.435  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.744      ;
; 0.436  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.257      ; 0.888      ;
; 0.437  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.746      ;
; 0.443  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.766      ;
; 0.448  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[30]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[30]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.418      ; 1.061      ;
; 0.452  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.775      ;
; 0.455  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[5]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.499      ; 1.149      ;
; 0.456  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.099      ;
; 0.456  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[12][17]                                                                              ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[13][17]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.230      ; 0.881      ;
; 0.460  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[7]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.499      ; 1.154      ;
; 0.463  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.257      ; 0.915      ;
; 0.464  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.112      ; 0.771      ;
; 0.471  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[0]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.114      ;
; 0.472  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.115      ;
; 0.472  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[12][1]                                                                               ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.717      ;
; 0.472  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[6]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[6]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.927      ;
; 0.472  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[6]                                    ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[6]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.430      ; 1.097      ;
; 0.473  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[12][1]                                                                               ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.718      ;
; 0.474  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.117      ;
; 0.476  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[9]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.119      ;
; 0.478  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[8]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.121      ;
; 0.479  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[8]                                    ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[8]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.460      ; 1.134      ;
; 0.479  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[36]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.418      ; 1.092      ;
; 0.482  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.418      ; 1.095      ;
; 0.482  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[25]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|out_data[25]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.421      ; 1.098      ;
; 0.483  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[38]                                 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[38]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.198      ; 0.876      ;
; 0.484  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.127      ;
; 0.486  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[3]                                    ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[3]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.460      ; 1.141      ;
; 0.488  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.737      ;
; 0.489  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.489  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.738      ;
; 0.490  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.739      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.738      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.738      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.738      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.738      ;
; 0.490  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.738      ;
; 0.490  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[0][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.490  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.737      ;
; 0.491  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
; 0.491  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.738      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.264 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.580      ; 3.309      ;
; 0.403 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.456 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.856      ; 1.537      ;
; 0.484 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.856      ; 1.565      ;
; 0.484 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.856      ; 1.565      ;
; 0.487 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.856      ; 1.568      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.866      ;
; 0.601 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.867      ;
; 0.604 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 0.869      ;
; 0.639 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.905      ;
; 0.657 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.923      ;
; 0.677 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.458      ;
; 0.685 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.686 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.686 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.688 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.691 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 0.957      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 0.960      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.965      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.967      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.493      ;
; 0.712 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.493      ;
; 0.712 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.493      ;
; 0.713 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.981      ;
; 0.717 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.498      ;
; 0.717 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.498      ;
; 0.717 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.498      ;
; 0.717 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.498      ;
; 0.718 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.984      ;
; 0.718 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.984      ;
; 0.719 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.985      ;
; 0.733 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.999      ;
; 0.734 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.000      ;
; 0.734 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.000      ;
; 0.735 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.856      ; 1.816      ;
; 0.740 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.006      ;
; 0.743 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.524      ;
; 0.743 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.524      ;
; 0.743 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.524      ;
; 0.743 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.316      ; 3.524      ;
; 0.760 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.026      ;
; 0.766 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.393      ; 1.354      ;
; 0.769 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.035      ;
; 0.771 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.050      ; 1.016      ;
; 0.774 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.040      ;
; 0.780 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; -0.500       ; 2.580      ; 3.325      ;
; 0.781 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.393      ; 1.369      ;
; 0.786 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.856      ; 1.867      ;
; 0.795 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.061      ;
; 0.796 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.062      ;
; 0.796 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.062      ;
; 0.814 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 1.079      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.212      ; 3.766      ;
; 0.329 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.212      ; 3.766      ;
; 0.329 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.212      ; 3.766      ;
; 0.403 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 0.000        ; 0.163      ; 0.761      ;
; 0.403 ; spi_slave:spi_slave_rx_inst|rreg[18] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 0.000        ; 0.163      ; 0.761      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.405 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.276      ; 3.906      ;
; 0.414 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 0.000        ; 0.136      ; 0.745      ;
; 0.414 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 0.000        ; 0.136      ; 0.745      ;
; 0.414 ; spi_slave:spi_slave_rx_inst|rreg[10] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 0.000        ; 0.136      ; 0.745      ;
; 0.416 ; spi_slave:spi_slave_rx_inst|rreg[9]  ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 0.000        ; 0.136      ; 0.747      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.426 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.238      ; 3.889      ;
; 0.427 ; spi_slave:spi_slave_rx_inst|rreg[13] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 0.000        ; 0.136      ; 0.758      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.437 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.232      ; 3.894      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rreg[37] ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.738      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.739      ;
; 0.497 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.052      ; 0.744      ;
; 0.498 ; spi_slave:spi_slave_rx_inst|rreg[5]  ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.052      ; 0.745      ;
; 0.500 ; spi_slave:spi_slave_rx_inst|rreg[9]  ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.744      ;
; 0.500 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.744      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[10] ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.746      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.747      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.509 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.143      ; 3.877      ;
; 0.512 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.758      ;
; 0.513 ; spi_slave:spi_slave_rx_inst|rreg[30] ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.759      ;
; 0.513 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.052      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.761      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.538 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.176      ; 3.939      ;
; 0.541 ; spi_slave:spi_slave_rx_inst|rreg[5]  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.009      ; 0.745      ;
; 0.541 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.009      ; 0.745      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.238      ; 3.581      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.628 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.232      ; 3.585      ;
; 0.629 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.137      ; 3.991      ;
; 0.629 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.137      ; 3.991      ;
; 0.629 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[45]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.137      ; 3.991      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.472 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.716      ;
; 0.512 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.756      ;
; 0.515 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.759      ;
; 0.517 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.761      ;
; 0.557 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 0.890      ;
; 0.597 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.107      ; 0.899      ;
; 0.601 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.845      ;
; 0.603 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.847      ;
; 0.604 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.315      ; 1.149      ;
; 0.621 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.315      ; 1.166      ;
; 0.629 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.267      ; 1.126      ;
; 0.639 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 0.905      ;
; 0.641 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.267      ; 1.138      ;
; 0.648 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.892      ;
; 0.659 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.936      ;
; 0.661 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.267      ; 1.158      ;
; 0.670 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 0.936      ;
; 0.686 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.932      ;
; 0.688 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.107      ; 0.990      ;
; 0.707 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.962      ;
; 0.709 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 0.986      ;
; 0.712 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.956      ;
; 0.717 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 0.920      ;
; 0.718 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 0.982      ;
; 0.735 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.107      ; 1.037      ;
; 0.739 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 1.016      ;
; 0.797 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 1.096      ;
; 0.806 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 1.139      ;
; 0.809 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.346      ; 1.385      ;
; 0.815 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.060      ;
; 0.819 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.064      ;
; 0.827 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.071      ;
; 0.827 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.072      ;
; 0.833 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.036      ;
; 0.842 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.045      ;
; 0.843 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 1.142      ;
; 0.856 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.074      ; 1.160      ;
; 0.865 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.068      ;
; 0.875 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.078      ;
; 0.887 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.152      ; 1.234      ;
; 0.903 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 1.169      ;
; 0.903 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 1.169      ;
; 0.915 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 1.154      ;
; 0.932 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.101      ; 1.228      ;
; 0.949 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 1.213      ;
; 0.963 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.110      ; 1.268      ;
; 0.965 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.110      ; 1.270      ;
; 0.970 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.110      ; 1.275      ;
; 0.975 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.118      ; 1.288      ;
; 0.984 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.267      ; 1.481      ;
; 0.994 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.071      ; 1.260      ;
; 0.999 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.242      ;
; 1.002 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.257      ;
; 1.002 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.257      ;
; 1.003 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.258      ;
; 1.005 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.260      ;
; 1.022 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.267      ;
; 1.022 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.021      ; 1.238      ;
; 1.032 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.082      ; 1.309      ;
; 1.036 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.280      ;
; 1.036 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.291      ;
; 1.058 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.302      ;
; 1.063 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.106     ; 1.152      ;
; 1.091 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.294      ;
; 1.092 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.346      ; 1.668      ;
; 1.105 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 1.377      ;
; 1.112 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 1.411      ;
; 1.115 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.267      ; 1.612      ;
; 1.123 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.152      ; 1.470      ;
; 1.129 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.374      ;
; 1.129 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.374      ;
; 1.130 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.375      ;
; 1.155 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.426      ;
; 1.162 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.405      ;
; 1.172 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 1.427      ;
; 1.174 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.008      ; 1.377      ;
; 1.174 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.417      ;
; 1.176 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.138     ; 1.233      ;
; 1.176 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.153     ; 1.218      ;
; 1.177 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.076      ; 1.448      ;
; 1.179 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.118      ; 1.492      ;
; 1.179 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.118      ; 1.492      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.493 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.041      ; 3.564      ;
; 0.581 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.041      ; 3.652      ;
; 0.624 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.904      ; 3.558      ;
; 0.794 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.788      ; 3.612      ;
; 0.804 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.265      ; 6.309      ;
; 0.843 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.901      ; 3.774      ;
; 0.864 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.265      ; 5.889      ;
; 0.878 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.876      ; 3.784      ;
; 0.915 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.383      ; 4.318      ;
; 0.920 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.868      ; 3.818      ;
; 0.923 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.375      ; 4.318      ;
; 0.931 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.753      ; 3.714      ;
; 0.937 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.383      ; 4.340      ;
; 0.954 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.383      ; 4.357      ;
; 1.016 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.866      ; 3.912      ;
; 1.042 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.876      ; 3.948      ;
; 1.051 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.876      ; 3.957      ;
; 1.053 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.128      ; 6.421      ;
; 1.056 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.651      ; 3.737      ;
; 1.061 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.868      ; 3.959      ;
; 1.061 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.580      ; 3.671      ;
; 1.068 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.373      ; 4.461      ;
; 1.102 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.125      ; 6.467      ;
; 1.106 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.648      ; 3.784      ;
; 1.107 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.876      ; 4.013      ;
; 1.113 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.128      ; 6.001      ;
; 1.122 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.125      ; 6.487      ;
; 1.124 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.648      ; 3.802      ;
; 1.135 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.069      ; 5.964      ;
; 1.156 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.866      ; 4.052      ;
; 1.158 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.592      ; 3.780      ;
; 1.168 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.373      ; 4.561      ;
; 1.186 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.069      ; 6.495      ;
; 1.187 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 3.805      ;
; 1.188 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.866      ; 4.084      ;
; 1.190 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.578      ; 3.798      ;
; 1.192 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 3.810      ;
; 1.198 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 3.816      ;
; 1.223 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.753      ; 4.006      ;
; 1.241 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.125      ; 6.126      ;
; 1.249 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.125      ; 6.134      ;
; 1.254 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.557      ; 3.841      ;
; 1.268 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.578      ; 3.876      ;
; 1.270 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.878      ; 4.178      ;
; 1.273 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.557      ; 3.860      ;
; 1.278 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.126      ; 6.164      ;
; 1.286 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.878      ; 4.194      ;
; 1.308 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 3.926      ;
; 1.317 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.614      ; 3.961      ;
; 1.328 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.866      ; 4.224      ;
; 1.335 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.876      ; 4.241      ;
; 1.337 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.616      ; 3.983      ;
; 1.359 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 4.002      ;
; 1.362 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.578      ; 3.970      ;
; 1.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 4.030      ;
; 1.410 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.580      ; 4.020      ;
; 1.427 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.590      ; 4.047      ;
; 1.429 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.578      ; 4.037      ;
; 1.437 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 4.055      ;
; 1.440 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.578      ; 4.048      ;
; 1.452 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.090      ; 6.302      ;
; 1.455 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.876      ; 4.361      ;
; 1.455 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.649      ; 4.134      ;
; 1.469 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 4.087      ;
; 1.470 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 4.088      ;
; 1.476 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.753      ; 4.259      ;
; 1.510 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.590      ; 4.130      ;
; 1.545 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.580      ; 4.155      ;
; 1.546 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.616      ; 4.192      ;
; 1.553 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.092      ; 6.405      ;
; 1.571 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.100      ; 6.431      ;
; 1.573 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.590      ; 4.193      ;
; 1.584 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.028      ; 6.852      ;
; 1.587 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.100      ; 6.447      ;
; 1.596 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 4.239      ;
; 1.598 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.557      ; 4.185      ;
; 1.601 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.578      ; 4.209      ;
; 1.613 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 4.256      ;
; 1.616 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.100      ; 6.476      ;
; 1.618 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.090      ; 6.468      ;
; 1.654 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.614      ; 4.298      ;
; 1.691 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.616      ; 4.337      ;
; 1.729 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.038      ; 7.007      ;
; 1.732 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 4.350      ;
; 1.741 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 4.384      ;
; 1.743 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.038      ; 7.021      ;
; 1.750 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.028      ; 7.018      ;
; 1.758 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 4.401      ;
; 1.769 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.102      ; 6.631      ;
; 1.773 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.038      ; 7.051      ;
; 1.795 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.030      ; 7.065      ;
; 1.820 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.588      ; 4.438      ;
; 1.869 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.126      ; 7.235      ;
; 1.873 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.614      ; 4.517      ;
; 2.322 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.040      ; 7.602      ;
; 3.702 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.613      ; 6.345      ;
; 3.803 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.615      ; 6.448      ;
; 3.821 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.623      ; 6.474      ;
; 3.837 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.623      ; 6.490      ;
; 3.866 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.623      ; 6.519      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.883 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.865      ; 1.973      ;
; 1.056 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.554      ; 0.939      ;
; 1.058 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.554      ; 0.941      ;
; 1.061 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.865      ; 2.151      ;
; 1.082 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.527      ; 0.938      ;
; 1.089 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.554      ; 0.972      ;
; 1.105 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.527      ; 0.961      ;
; 1.116 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 0.927      ;
; 1.120 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 0.931      ;
; 1.130 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 0.941      ;
; 1.133 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 0.944      ;
; 1.136 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.932      ;
; 1.137 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.933      ;
; 1.147 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 0.958      ;
; 1.174 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.970      ;
; 1.179 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 0.990      ;
; 1.239 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.555      ; 1.123      ;
; 1.257 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.554      ; 1.140      ;
; 1.278 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.554      ; 1.161      ;
; 1.280 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.527      ; 1.136      ;
; 1.329 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 1.140      ;
; 1.349 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.145      ;
; 1.351 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 1.162      ;
; 1.357 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.526      ; 1.212      ;
; 1.359 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.553      ; 1.241      ;
; 1.362 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.158      ;
; 1.364 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.160      ;
; 1.365 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.553      ; 1.247      ;
; 1.369 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.165      ;
; 1.373 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.169      ;
; 1.379 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.175      ;
; 1.383 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.555      ; 1.267      ;
; 1.384 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.180      ;
; 1.384 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.526      ; 1.239      ;
; 1.390 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.186      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.528      ; 1.248      ;
; 1.391 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.201      ;
; 1.392 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 1.188      ;
; 1.393 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.543      ; 1.265      ;
; 1.395 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 1.206      ;
; 1.398 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.208      ;
; 1.407 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.543      ; 1.279      ;
; 1.412 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.482      ; 1.223      ;
; 1.415 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.543      ; 1.287      ;
; 1.416 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.226      ;
; 1.417 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.528      ; 1.274      ;
; 1.424 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.233      ;
; 1.426 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.516      ; 1.271      ;
; 1.426 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.235      ;
; 1.432 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.516      ; 1.277      ;
; 1.434 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.244      ;
; 1.435 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.219      ;
; 1.436 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.245      ;
; 1.436 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.245      ;
; 1.437 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.246      ;
; 1.444 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.228      ;
; 1.445 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.470      ; 1.244      ;
; 1.449 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.470      ; 1.248      ;
; 1.451 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[1][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.454      ; 1.234      ;
; 1.452 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.245      ;
; 1.452 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.236      ;
; 1.454 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.247      ;
; 1.457 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.250      ;
; 1.459 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.252      ;
; 1.464 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.470      ; 1.263      ;
; 1.469 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.262      ;
; 1.472 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.281      ;
; 1.479 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.263      ;
; 1.480 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.273      ;
; 1.481 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.274      ;
; 1.482 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.464      ; 1.275      ;
; 1.484 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 1.282      ;
; 1.485 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.454      ; 1.268      ;
; 1.487 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.454      ; 1.270      ;
; 1.487 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.271      ;
; 1.488 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.454      ; 1.271      ;
; 1.492 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.276      ;
; 1.493 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.470      ; 1.292      ;
; 1.496 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.454      ; 1.279      ;
; 1.535 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.470      ; 1.334      ;
; 1.544 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.553      ; 1.426      ;
; 1.552 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.553      ; 1.434      ;
; 1.559 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.555      ; 1.443      ;
; 1.561 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.555      ; 1.445      ;
; 1.565 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.553      ; 1.447      ;
; 1.570 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.554      ; 1.453      ;
; 1.579 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.555      ; 1.463      ;
; 1.588 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.543      ; 1.460      ;
; 1.598 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.543      ; 1.470      ;
; 1.600 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.553      ; 1.482      ;
; 1.622 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.432      ;
; 1.631 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.415      ;
; 1.634 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.444      ;
; 1.636 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.445      ;
; 1.638 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.470      ; 1.437      ;
; 1.638 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.448      ;
; 1.639 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.481      ; 1.449      ;
; 1.647 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.455      ; 1.431      ;
; 1.652 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.480      ; 1.461      ;
; 1.655 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.543      ; 1.527      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.676 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.480      ; 3.570      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.665 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.506      ; 3.585      ;
; -2.558 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.487      ; 3.574      ;
; -2.547 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.513      ; 3.589      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.470 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.700      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.440 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.730      ; 3.584      ;
; -2.352 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.707      ; 3.588      ;
; -2.329 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.311      ; 3.132      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.092     ; 3.138      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.091     ; 3.139      ;
; -1.981 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.155      ; 3.138      ;
; -1.947 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.190      ; 3.139      ;
; -1.947 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.190      ; 3.139      ;
; -1.947 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.190      ; 3.139      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.203 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.131      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.449      ; 3.134      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.450      ; 3.129      ;
; -2.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.136      ;
; -2.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.136      ;
; -2.186 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.458      ; 3.136      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -2.167 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.457      ; 3.116      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.681 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.458      ; 3.131      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.131      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.131      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.131      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.131      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.131      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.131      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.654 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.489      ; 3.135      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.498      ; 3.131      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.498      ; 3.131      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.498      ; 3.131      ;
; -1.636 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 3.130      ;
; -1.636 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.502      ; 3.130      ;
; -1.606 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.524      ; 3.122      ;
; -1.606 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.524      ; 3.122      ;
; -1.606 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.524      ; 3.122      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.137      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.137      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.137      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.137      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.137      ;
; -1.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.137      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.543      ; 3.130      ;
; -1.595 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.544      ; 3.131      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.264      ; 3.112      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.274      ; 3.109      ;
; -0.840 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.135      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.835 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.303      ; 3.130      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.312      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.804 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.340      ; 3.136      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.803 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.320      ; 3.115      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.799 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.344      ; 3.135      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.346      ; 3.136      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.346      ; 3.136      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.346      ; 3.136      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.346      ; 3.136      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.346      ; 3.136      ;
; -0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.346      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.136      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.135      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.360      ; 3.135      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.788      ; 2.879      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.706      ; 2.874      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.706      ; 2.874      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.706      ; 2.874      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.706      ; 2.874      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.706      ; 2.874      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.706      ; 2.874      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.686      ; 2.858      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.680      ; 2.874      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.671      ; 2.873      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.980 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.673      ; 2.878      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.665      ; 2.874      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.665      ; 2.874      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.665      ; 2.874      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.665      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 0.995 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.654      ; 2.874      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.000 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.631      ; 2.856      ;
; 1.022 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.633      ; 2.880      ;
; 1.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.619      ; 2.873      ;
; 1.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.619      ; 2.873      ;
; 1.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.619      ; 2.873      ;
; 1.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.619      ; 2.873      ;
; 1.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.619      ; 2.873      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
; 1.031 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.620      ; 2.876      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.844 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.807      ; 2.876      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.859 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.780      ; 2.864      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.883 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.769      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.763      ; 2.876      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.888 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.877      ;
; 1.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.881      ;
; 1.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.881      ;
; 1.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.881      ;
; 1.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.881      ;
; 1.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.881      ;
; 1.892 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.764      ; 2.881      ;
; 1.896 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.743      ; 2.864      ;
; 1.896 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.743      ; 2.864      ;
; 1.896 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.743      ; 2.864      ;
; 1.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.720      ; 2.876      ;
; 1.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.720      ; 2.876      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.877      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.877      ;
; 1.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.716      ; 2.877      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.707      ; 2.879      ;
; 1.965 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 2.877      ;
; 1.965 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 2.877      ;
; 1.965 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 2.877      ;
; 1.965 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 2.877      ;
; 1.965 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 2.877      ;
; 1.965 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 1.978 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.674      ; 2.877      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
; 2.467 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.667      ; 2.859      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.300 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.388      ; 2.883      ;
; 2.300 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.388      ; 2.883      ;
; 2.300 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.388      ; 2.883      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.351      ; 2.882      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.882      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.882      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 2.883      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.882      ;
; 2.607 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.882      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
; 2.608 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 2.883      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.342 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.808      ; 2.875      ;
; 2.342 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.808      ; 2.875      ;
; 2.342 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.808      ; 2.875      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.766      ; 2.877      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.765      ; 2.876      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.765      ; 2.876      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.765      ; 2.876      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.766      ; 2.877      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.765      ; 2.876      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.765      ; 2.876      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.766      ; 2.877      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.766      ; 2.877      ;
; 2.386 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.766      ; 2.877      ;
; 2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.875      ;
; 2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.875      ;
; 2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.875      ;
; 2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.875      ;
; 2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.875      ;
; 2.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.875      ;
; 2.393 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.757      ; 2.875      ;
; 2.393 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.761      ; 2.879      ;
; 2.393 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.757      ; 2.875      ;
; 2.395 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.732      ; 2.852      ;
; 2.395 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.732      ; 2.852      ;
; 2.412 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.738      ; 2.875      ;
; 2.412 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.738      ; 2.875      ;
; 2.419 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.736      ; 2.880      ;
; 2.426 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.728      ; 2.879      ;
; 2.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 2.877      ;
; 2.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 2.877      ;
; 2.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 2.877      ;
; 2.451 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.700      ; 2.876      ;
; 2.478 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.673      ; 2.876      ;
; 2.503 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.630      ; 2.858      ;
; 2.578 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.555      ; 2.858      ;
; 2.587 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.568      ; 2.880      ;
; 2.587 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.568      ; 2.880      ;
; 2.587 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.568      ; 2.880      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.934      ; 3.271      ;
; 2.627 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.522      ; 2.874      ;
; 2.627 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.522      ; 2.874      ;
; 2.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 2.856      ;
; 2.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.943      ; 3.331      ;
; 2.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 2.856      ;
; 2.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 2.856      ;
; 2.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.515      ; 2.878      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.649 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.903      ; 3.272      ;
; 2.660 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.912      ; 3.332      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.271      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.271      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.271      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.271      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.271      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.271      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -6.444 ; -10838.938    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -2.346 ; -19.675       ;
; clk_10mhz                        ; -1.607 ; -57.592       ;
; spi_sck                          ; -1.481 ; -101.852      ;
; spi_ce[0]                        ; -0.967 ; -99.304       ;
; spi_slave:spi_slave_rx_inst|done ; -0.854 ; -99.106       ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clk_10mhz                        ; -0.023 ; -0.023        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.019  ; 0.000         ;
; spi_sck                          ; 0.092  ; 0.000         ;
; ad9866_clk                       ; 0.108  ; 0.000         ;
; spi_ce[0]                        ; 0.195  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.289  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_10mhz  ; -0.645 ; -17.955         ;
; spi_ce[0]  ; -0.544 ; -59.372         ;
; spi_sck    ; -0.541 ; -59.024         ;
; ad9866_clk ; -0.142 ; -15.912         ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.604 ; 0.000           ;
; spi_ce[0]  ; 0.820 ; 0.000           ;
; spi_sck    ; 0.902 ; 0.000           ;
; clk_10mhz  ; 1.110 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -9.457 ; -19356.040    ;
; spi_ce[0]                        ; -9.457 ; -229.383      ;
; spi_sck                          ; -3.000 ; -234.807      ;
; clk_10mhz                        ; -3.000 ; -114.450      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -136.000      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.344  ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.444 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.444 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.710      ;
; -6.434 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.434 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.700      ;
; -6.378 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.378 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.628      ;
; -6.376 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.376 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.642      ;
; -6.374 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.374 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.227     ; 6.624      ;
; -6.364 ; rx_freq[0][17] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][16] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][15] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][14] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][13] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][12] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][11] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][10] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][9]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][8]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][0]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][7]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][6]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][4]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][2]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][1]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][3]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
; -6.364 ; rx_freq[0][5]  ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.211     ; 6.630      ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -2.346 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.082      ; 3.982      ;
; -2.322 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.082      ; 3.958      ;
; -2.288 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.079      ; 3.920      ;
; -2.274 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 3.908      ;
; -2.267 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.075      ; 3.895      ;
; -2.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.079      ; 3.896      ;
; -2.250 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 3.884      ;
; -2.249 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.079      ; 3.881      ;
; -2.243 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.075      ; 3.871      ;
; -2.234 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.076      ; 3.864      ;
; -2.225 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.079      ; 3.857      ;
; -2.210 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.076      ; 3.840      ;
; -2.176 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.082      ; 3.812      ;
; -2.166 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.075      ; 3.794      ;
; -2.142 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.075      ; 3.770      ;
; -2.132 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 3.778      ;
; -2.118 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.079      ; 3.750      ;
; -2.104 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 3.738      ;
; -2.097 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.075      ; 3.725      ;
; -2.079 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.079      ; 3.711      ;
; -2.074 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.089      ; 3.716      ;
; -2.064 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.076      ; 3.694      ;
; -2.060 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.090      ; 3.704      ;
; -2.053 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.085      ; 3.691      ;
; -2.035 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.089      ; 3.677      ;
; -2.020 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.086      ; 3.660      ;
; -1.996 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.075      ; 3.624      ;
; -1.952 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.085      ; 3.590      ;
; -1.213 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.382      ; 3.764      ;
; -1.155 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.379      ; 3.702      ;
; -1.141 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.380      ; 3.690      ;
; -1.134 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.375      ; 3.677      ;
; -1.116 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.379      ; 3.663      ;
; -1.101 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.376      ; 3.646      ;
; -1.033 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.375      ; 3.576      ;
; -0.987 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.394      ; 3.549      ;
; -0.877 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.094      ; 2.524      ;
; -0.853 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.094      ; 2.500      ;
; -0.707 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.094      ; 2.354      ;
; -0.647 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.392      ; 3.207      ;
; -0.645 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.104      ; 2.302      ;
; -0.619 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.392      ; 3.180      ;
; -0.618 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.364      ; 3.150      ;
; -0.614 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.277      ; 2.444      ;
; -0.597 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.395      ; 3.161      ;
; -0.571 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.216      ;
; -0.523 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.277      ; 2.353      ;
; -0.500 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.145      ;
; -0.491 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.137      ;
; -0.482 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.064      ; 2.099      ;
; -0.476 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.121      ;
; -0.467 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.113      ;
; -0.452 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.095      ; 2.101      ;
; -0.443 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.273      ; 2.269      ;
; -0.428 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.095      ; 2.077      ;
; -0.398 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.581      ; 2.542      ;
; -0.394 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.274      ; 2.222      ;
; -0.384 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.273      ; 2.210      ;
; -0.383 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.447      ; 3.102      ;
; -0.382 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.280      ; 2.216      ;
; -0.380 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.064      ; 1.997      ;
; -0.377 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.147      ; 2.181      ;
; -0.361 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.401      ; 3.430      ;
; -0.353 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.147      ; 2.157      ;
; -0.353 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.278      ; 2.185      ;
; -0.351 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.397      ; 3.416      ;
; -0.347 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 3.418      ;
; -0.345 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.581      ; 2.489      ;
; -0.343 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.280      ; 2.177      ;
; -0.337 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.273      ; 2.163      ;
; -0.335 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.278      ; 2.167      ;
; -0.335 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.398      ; 3.402      ;
; -0.323 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.401      ; 3.392      ;
; -0.321 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 1.967      ;
; -0.317 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.585      ; 2.465      ;
; -0.316 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.582      ; 2.462      ;
; -0.310 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.277      ; 2.140      ;
; -0.302 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.274      ; 2.130      ;
; -0.296 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.585      ; 2.444      ;
; -0.282 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.095      ; 1.931      ;
; -0.279 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.586      ; 2.429      ;
; -0.278 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.273      ; 2.104      ;
; -0.250 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.397      ; 3.315      ;
; -0.244 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.404      ; 3.317      ;
; -0.230 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.277      ; 2.060      ;
; -0.222 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.102      ; 1.877      ;
; -0.212 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.102      ; 1.868      ;
; -0.210 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.064      ; 1.827      ;
; -0.207 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.147      ; 2.011      ;
; -0.184 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.074      ; 1.811      ;
; -0.173 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.105      ; 1.832      ;
; -0.094 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.293      ; 1.941      ;
; -0.094 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.394      ; 3.156      ;
; 0.012  ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.290      ; 1.832      ;
; 0.028  ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.392      ; 3.032      ;
; 0.056  ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.392      ; 3.005      ;
; 0.065  ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.364      ; 2.967      ;
; 0.067  ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.157      ; 1.747      ;
; 0.067  ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.395      ; 2.997      ;
; 0.148  ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.345      ; 1.854      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.607 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.347      ;
; -1.607 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.347      ;
; -1.607 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.347      ;
; -1.607 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.347      ;
; -1.607 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.347      ;
; -1.591 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.330      ;
; -1.583 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.323      ;
; -1.583 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.323      ;
; -1.583 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.323      ;
; -1.583 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.323      ;
; -1.583 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.323      ;
; -1.567 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.306      ;
; -1.476 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.241      ;
; -1.476 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.241      ;
; -1.476 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.241      ;
; -1.476 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.241      ;
; -1.476 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.241      ;
; -1.476 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.215      ;
; -1.476 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.215      ;
; -1.476 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.215      ;
; -1.476 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.215      ;
; -1.460 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.224      ;
; -1.459 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.198      ;
; -1.459 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.198      ;
; -1.459 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.198      ;
; -1.453 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.191      ;
; -1.453 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.191      ;
; -1.453 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.191      ;
; -1.453 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.191      ;
; -1.452 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.191      ;
; -1.452 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.191      ;
; -1.452 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.191      ;
; -1.452 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.191      ;
; -1.437 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.177      ;
; -1.437 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.177      ;
; -1.437 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.177      ;
; -1.437 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.177      ;
; -1.437 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.247     ; 2.177      ;
; -1.435 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.174      ;
; -1.435 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.174      ;
; -1.435 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.174      ;
; -1.429 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.167      ;
; -1.429 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.167      ;
; -1.429 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.167      ;
; -1.429 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.167      ;
; -1.421 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.160      ;
; -1.345 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.109      ;
; -1.345 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.109      ;
; -1.345 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.109      ;
; -1.345 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.109      ;
; -1.328 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.092      ;
; -1.328 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.092      ;
; -1.328 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.092      ;
; -1.322 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.224     ; 2.085      ;
; -1.322 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.224     ; 2.085      ;
; -1.322 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.224     ; 2.085      ;
; -1.322 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.224     ; 2.085      ;
; -1.306 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.045      ;
; -1.306 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.045      ;
; -1.306 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.045      ;
; -1.306 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.045      ;
; -1.289 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.028      ;
; -1.289 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.028      ;
; -1.289 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.248     ; 2.028      ;
; -1.288 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.053      ;
; -1.288 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.053      ;
; -1.288 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.053      ;
; -1.288 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.053      ;
; -1.288 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.053      ;
; -1.283 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.021      ;
; -1.283 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.021      ;
; -1.283 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.021      ;
; -1.283 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.249     ; 2.021      ;
; -1.282 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.047      ;
; -1.282 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.047      ;
; -1.282 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.047      ;
; -1.282 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.047      ;
; -1.282 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.047      ;
; -1.276 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.066     ; 2.197      ;
; -1.272 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.036      ;
; -1.266 ; prev_rx_gain[4]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.030      ;
; -1.257 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.022      ;
; -1.257 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.022      ;
; -1.257 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.022      ;
; -1.257 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.022      ;
; -1.257 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 2.022      ;
; -1.252 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|sen_n         ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.066     ; 2.173      ;
; -1.241 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 2.005      ;
; -1.188 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 2.140      ;
; -1.188 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 2.140      ;
; -1.188 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 2.140      ;
; -1.188 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 2.140      ;
; -1.188 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.035     ; 2.140      ;
; -1.172 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 1.937      ;
; -1.172 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 1.937      ;
; -1.172 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 1.937      ;
; -1.172 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 1.937      ;
; -1.172 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.222     ; 1.937      ;
; -1.157 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 1.921      ;
; -1.157 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.223     ; 1.921      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.481 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.429      ;
; -1.481 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.429      ;
; -1.481 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.429      ;
; -1.481 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.429      ;
; -1.481 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.429      ;
; -1.481 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.429      ;
; -1.478 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.426      ;
; -1.478 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.426      ;
; -1.478 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.426      ;
; -1.478 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.426      ;
; -1.478 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.426      ;
; -1.478 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.426      ;
; -1.473 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.394      ;
; -1.473 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.394      ;
; -1.473 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.394      ;
; -1.473 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.394      ;
; -1.473 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.394      ;
; -1.473 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.394      ;
; -1.470 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.391      ;
; -1.470 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.391      ;
; -1.470 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.391      ;
; -1.470 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.391      ;
; -1.470 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.391      ;
; -1.470 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.391      ;
; -1.464 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.412      ;
; -1.464 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.412      ;
; -1.464 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.412      ;
; -1.464 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.412      ;
; -1.464 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.412      ;
; -1.464 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.412      ;
; -1.456 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.377      ;
; -1.456 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.377      ;
; -1.456 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.377      ;
; -1.456 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.377      ;
; -1.456 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.377      ;
; -1.456 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.086     ; 2.377      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.380      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.380      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.380      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.442 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.405      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.377      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.377      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.377      ;
; -1.439 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.402      ;
; -1.429 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.376      ;
; -1.429 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.376      ;
; -1.426 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.373      ;
; -1.426 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 1.000        ; -0.060     ; 2.373      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 2.388      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.363      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.363      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 2.363      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.425 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.380      ;
; -1.422 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.377      ;
; -1.422 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.052     ; 2.377      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.967 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.129      ; 1.595      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.929 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.502      ;
; -0.902 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.129      ; 1.530      ;
; -0.898 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.096      ; 1.471      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.868 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.467      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.864 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.128      ; 1.437      ;
; -0.839 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.072      ; 1.388      ;
; -0.839 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.072      ; 1.388      ;
; -0.839 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.072      ; 1.388      ;
; -0.838 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.157      ; 1.472      ;
; -0.833 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.096      ; 1.406      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.195      ; 1.478      ;
; -0.805 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.176      ; 1.458      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
; -0.803 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.154      ; 1.402      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.854 ; nnrx[1]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.854 ; nnrx[1]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.037     ; 1.189      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.838 ; nnrx[1]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.036     ; 1.174      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.815 ; nnrx[1]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.146      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.812 ; nnrx[1]   ; rx_freq[1][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.143      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.807 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.144      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
; -0.793 ; nnrx[0]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.041     ; 1.124      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                     ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.023 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.290      ; 1.486      ;
; 0.036  ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.523      ; 0.673      ;
; 0.076  ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.523      ; 0.713      ;
; 0.077  ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.523      ; 0.714      ;
; 0.081  ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.523      ; 0.718      ;
; 0.108  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.300      ; 1.627      ;
; 0.108  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.300      ; 1.627      ;
; 0.108  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.300      ; 1.627      ;
; 0.173  ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.523      ; 0.810      ;
; 0.188  ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.195  ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.314      ;
; 0.210  ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.523      ; 0.847      ;
; 0.254  ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.373      ;
; 0.255  ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.374      ;
; 0.255  ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.374      ;
; 0.257  ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.376      ;
; 0.261  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.100      ; 1.580      ;
; 0.261  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.100      ; 1.580      ;
; 0.261  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.100      ; 1.580      ;
; 0.261  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.100      ; 1.580      ;
; 0.266  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.101      ; 1.586      ;
; 0.266  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.101      ; 1.586      ;
; 0.266  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.101      ; 1.586      ;
; 0.273  ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.392      ;
; 0.281  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.602      ;
; 0.281  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.602      ;
; 0.281  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.602      ;
; 0.281  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.602      ;
; 0.284  ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.248      ; 0.616      ;
; 0.287  ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.248      ; 0.619      ;
; 0.292  ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.293  ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.101      ; 1.613      ;
; 0.293  ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294  ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.413      ;
; 0.294  ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.414      ;
; 0.295  ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.414      ;
; 0.295  ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.414      ;
; 0.295  ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297  ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.416      ;
; 0.298  ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.302  ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.421      ;
; 0.306  ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.627      ;
; 0.306  ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.627      ;
; 0.306  ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.102      ; 1.627      ;
; 0.307  ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.428      ;
; 0.312  ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.431      ;
; 0.321  ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.440      ;
; 0.321  ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.034      ; 0.439      ;
; 0.322  ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.034      ; 0.440      ;
; 0.322  ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.034      ; 0.440      ;
; 0.334  ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.453      ;
; 0.336  ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.456      ;
; 0.338  ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.026      ; 0.448      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.019 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.501      ; 1.550      ;
; 0.089 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.553      ; 2.747      ;
; 0.129 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.501      ; 1.660      ;
; 0.179 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.447      ; 1.656      ;
; 0.248 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.320      ; 1.598      ;
; 0.262 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.499      ; 2.866      ;
; 0.274 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.443      ; 1.747      ;
; 0.283 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.310      ; 1.623      ;
; 0.283 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.466      ; 2.854      ;
; 0.290 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.495      ; 2.890      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.495      ; 2.915      ;
; 0.319 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 1.779      ;
; 0.342 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.730      ; 2.092      ;
; 0.346 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.730      ; 2.096      ;
; 0.348 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.730      ; 2.098      ;
; 0.352 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.727      ; 2.099      ;
; 0.364 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.427      ; 1.821      ;
; 0.366 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.726      ; 2.112      ;
; 0.382 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 1.842      ;
; 0.412 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 1.872      ;
; 0.417 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.426      ; 1.873      ;
; 0.418 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.726      ; 2.164      ;
; 0.432 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.266      ; 1.728      ;
; 0.432 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.497      ; 3.034      ;
; 0.433 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.427      ; 1.890      ;
; 0.434 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 1.894      ;
; 0.444 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.233      ; 1.707      ;
; 0.471 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.262      ; 1.763      ;
; 0.478 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.456      ; 3.039      ;
; 0.483 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.262      ; 1.775      ;
; 0.485 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.310      ; 1.825      ;
; 0.487 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.236      ; 1.753      ;
; 0.494 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.956      ;
; 0.498 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.223      ; 1.751      ;
; 0.499 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.426      ; 1.955      ;
; 0.500 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.235      ; 1.765      ;
; 0.508 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.426      ; 1.964      ;
; 0.510 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.972      ;
; 0.513 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.782      ;
; 0.517 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.786      ;
; 0.521 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.223      ; 1.774      ;
; 0.526 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.795      ;
; 0.534 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.256      ; 1.820      ;
; 0.540 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.457      ; 3.102      ;
; 0.541 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.235      ; 1.806      ;
; 0.553 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 2.013      ;
; 0.564 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.456      ; 3.125      ;
; 0.565 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.460      ; 3.130      ;
; 0.573 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.252      ; 1.855      ;
; 0.577 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.310      ; 1.917      ;
; 0.581 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.850      ;
; 0.585 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.252      ; 1.867      ;
; 0.586 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.254      ; 1.870      ;
; 0.587 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.460      ; 3.152      ;
; 0.590 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.426      ; 2.046      ;
; 0.591 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.235      ; 1.856      ;
; 0.592 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.460      ; 3.157      ;
; 0.612 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.241      ; 1.883      ;
; 0.616 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.236      ; 1.882      ;
; 0.616 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.462      ; 3.183      ;
; 0.629 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.241      ; 1.900      ;
; 0.629 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 2.089      ;
; 0.631 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.256      ; 1.917      ;
; 0.633 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.235      ; 1.898      ;
; 0.636 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.223      ; 1.889      ;
; 0.641 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.910      ;
; 0.653 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.922      ;
; 0.656 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 1.925      ;
; 0.659 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.241      ; 1.930      ;
; 0.665 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.235      ; 1.930      ;
; 0.670 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.252      ; 1.952      ;
; 0.672 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.256      ; 1.958      ;
; 0.682 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.252      ; 1.964      ;
; 0.687 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.264      ; 1.981      ;
; 0.688 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.236      ; 1.954      ;
; 0.711 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.252      ; 1.993      ;
; 0.723 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.252      ; 2.005      ;
; 0.734 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.254      ; 2.018      ;
; 0.756 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.235      ; 2.021      ;
; 0.779 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.553      ; 2.957      ;
; 0.790 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 2.059      ;
; 0.821 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.239      ; 2.090      ;
; 0.831 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.254      ; 2.115      ;
; 0.906 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.499      ; 3.030      ;
; 0.937 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.466      ; 3.028      ;
; 0.937 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.495      ; 3.057      ;
; 0.963 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.495      ; 3.083      ;
; 1.185 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.478      ; 3.288      ;
; 1.265 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.479      ; 3.369      ;
; 1.271 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.478      ; 3.374      ;
; 1.282 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.482      ; 3.389      ;
; 1.290 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.497      ; 3.412      ;
; 1.305 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.482      ; 3.412      ;
; 1.309 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.482      ; 3.416      ;
; 1.496 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.484      ; 3.605      ;
; 1.794 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 3.069      ;
; 1.856 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.246      ; 3.132      ;
; 1.880 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 3.155      ;
; 1.881 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 3.160      ;
; 1.903 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 3.182      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.092 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.392      ; 1.598      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.099 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.389      ; 1.602      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.115 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.400      ; 1.629      ;
; 0.122 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[45]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.074      ; 1.810      ;
; 0.122 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[41]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.074      ; 1.810      ;
; 0.122 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.074      ; 1.810      ;
; 0.143 ; spi_slave:spi_slave_rx_inst|rreg[17] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 0.000        ; 0.100      ; 0.327      ;
; 0.143 ; spi_slave:spi_slave_rx_inst|rreg[18] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 0.000        ; 0.100      ; 0.327      ;
; 0.149 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 0.000        ; 0.085      ; 0.318      ;
; 0.150 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 0.000        ; 0.085      ; 0.319      ;
; 0.150 ; spi_slave:spi_slave_rx_inst|rreg[10] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 0.000        ; 0.085      ; 0.319      ;
; 0.151 ; spi_slave:spi_slave_rx_inst|rreg[9]  ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 0.000        ; 0.085      ; 0.320      ;
; 0.155 ; spi_slave:spi_slave_rx_inst|rreg[13] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 0.000        ; 0.085      ; 0.324      ;
; 0.166 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.359      ; 1.639      ;
; 0.166 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.359      ; 1.639      ;
; 0.166 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.359      ; 1.639      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.176 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.329      ; 1.619      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.186 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.377      ; 1.677      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[1]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[11]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.198 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.066      ; 1.878      ;
; 0.208 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.317      ;
; 0.208 ; spi_slave:spi_slave_rx_inst|rreg[37] ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.314      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[9]  ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.317      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[5]  ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.318      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.317      ;
; 0.210 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.316      ;
; 0.211 ; spi_slave:spi_slave_rx_inst|rreg[10] ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.319      ;
; 0.212 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.320      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.025      ; 0.326      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[30] ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.219 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.325      ;
; 0.219 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.022      ; 0.325      ;
; 0.219 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.327      ;
; 0.222 ; spi_slave:spi_slave_rx_inst|rreg[5]  ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.011      ; 0.317      ;
; 0.223 ; spi_slave:spi_slave_rx_inst|rreg[3]  ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.011      ; 0.318      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[38]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[42]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[43]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[47]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[46]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[29]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[27]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.233 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.918      ;
; 0.241 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[20]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.078      ; 1.933      ;
; 0.241 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[21]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.078      ; 1.933      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.108 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.472      ;
; 0.124 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.488      ;
; 0.132 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.496      ;
; 0.133 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[9]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.497      ;
; 0.135 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[8]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.499      ;
; 0.136 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.500      ;
; 0.138 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[0]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.502      ;
; 0.138 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.502      ;
; 0.143 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.507      ;
; 0.143 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.091      ; 0.318      ;
; 0.144 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:F|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.260      ; 0.508      ;
; 0.145 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.091      ; 0.320      ;
; 0.155 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.143      ; 0.382      ;
; 0.156 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.091      ; 0.331      ;
; 0.159 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.091      ; 0.334      ;
; 0.167 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.143      ; 0.394      ;
; 0.177 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[8]                                    ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[8]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.207      ; 0.468      ;
; 0.181 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[3]                                    ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[3]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.207      ; 0.472      ;
; 0.181 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[34]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.124      ; 0.389      ;
; 0.185 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.124      ; 0.393      ;
; 0.186 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|out_data[32]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.124      ; 0.394      ;
; 0.186 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.317      ;
; 0.188 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.319      ;
; 0.189 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[12][17]                                                                              ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Y[13][17]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.110      ; 0.383      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.198 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.199 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.331      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.313      ;
; 0.203 ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[0][1]                                                                                ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[1][1]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
; 0.204 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
; 0.204 ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[0][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[4][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.315      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.315      ;
; 0.205 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.315      ;
; 0.205 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.314      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.314      ;
; 0.219 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.080      ; 0.383      ;
; 0.223 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.335      ;
; 0.226 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.337      ;
; 0.227 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.339      ;
; 0.244 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 0.521      ;
; 0.251 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.173      ; 0.528      ;
; 0.255 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.062      ; 0.401      ;
; 0.257 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.147      ; 0.508      ;
; 0.257 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.402      ;
; 0.261 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.372      ;
; 0.261 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.373      ;
; 0.264 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.147      ; 0.515      ;
; 0.268 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 0.394      ;
; 0.273 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.147      ; 0.524      ;
; 0.283 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 0.409      ;
; 0.286 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.397      ;
; 0.287 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.432      ;
; 0.287 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.062      ; 0.433      ;
; 0.294 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.407      ;
; 0.302 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.062      ; 0.448      ;
; 0.304 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.415      ;
; 0.306 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.036      ; 0.426      ;
; 0.314 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.459      ;
; 0.315 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.401      ;
; 0.318 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.421      ;
; 0.321 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.080      ; 0.485      ;
; 0.347 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.190      ; 0.641      ;
; 0.352 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.464      ;
; 0.354 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.466      ;
; 0.354 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.102      ; 0.540      ;
; 0.358 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.470      ;
; 0.362 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.474      ;
; 0.366 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 0.493      ;
; 0.368 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.066      ; 0.518      ;
; 0.368 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 0.457      ;
; 0.375 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.461      ;
; 0.383 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 0.472      ;
; 0.384 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 0.510      ;
; 0.384 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.470      ;
; 0.387 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 0.513      ;
; 0.389 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.074      ; 0.547      ;
; 0.390 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 0.517      ;
; 0.406 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.010      ; 0.520      ;
; 0.418 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.528      ;
; 0.420 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.036      ; 0.540      ;
; 0.420 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.551      ;
; 0.422 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.065      ; 0.571      ;
; 0.426 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.557      ;
; 0.428 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 0.554      ;
; 0.429 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.062      ; 0.575      ;
; 0.430 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.147      ; 0.681      ;
; 0.430 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.561      ;
; 0.437 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.549      ;
; 0.450 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.553      ;
; 0.451 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.563      ;
; 0.452 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.555      ;
; 0.452 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.555      ;
; 0.453 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.556      ;
; 0.453 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 0.549      ;
; 0.455 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.567      ;
; 0.457 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.560      ;
; 0.480 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.190      ; 0.774      ;
; 0.480 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.086      ; 0.650      ;
; 0.484 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.596      ;
; 0.484 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.102      ; 0.670      ;
; 0.484 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.596      ;
; 0.485 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.597      ;
; 0.486 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.572      ;
; 0.486 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.074      ; 0.644      ;
; 0.488 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.147      ; 0.739      ;
; 0.493 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.065      ; 0.642      ;
; 0.494 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.065      ; 0.643      ;
; 0.497 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.059     ; 0.522      ;
; 0.509 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.619      ;
; 0.517 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.603      ;
; 0.517 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.656      ;
; 0.525 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.635      ;
; 0.525 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 0.652      ;
; 0.527 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.639      ;
; 0.528 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.640      ;
; 0.529 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 0.632      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.289 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.534      ; 0.937      ;
; 0.352 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.534      ; 1.000      ;
; 0.380 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.619      ; 0.406      ;
; 0.383 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.619      ; 0.409      ;
; 0.396 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.602      ; 0.405      ;
; 0.397 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.619      ; 0.423      ;
; 0.409 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.602      ; 0.418      ;
; 0.409 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.402      ;
; 0.415 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.408      ;
; 0.416 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.409      ;
; 0.416 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.409      ;
; 0.417 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.402      ;
; 0.418 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.403      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.417      ;
; 0.432 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.417      ;
; 0.437 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.430      ;
; 0.476 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.620      ; 0.503      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.619      ; 0.513      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.619      ; 0.521      ;
; 0.507 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.602      ; 0.516      ;
; 0.523 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.516      ;
; 0.530 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.515      ;
; 0.531 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.618      ; 0.556      ;
; 0.532 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.517      ;
; 0.532 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.618      ; 0.557      ;
; 0.533 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.518      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.620      ; 0.564      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.531      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.601      ; 0.548      ;
; 0.541 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.526      ;
; 0.542 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.527      ;
; 0.543 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.528      ;
; 0.546 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.531      ;
; 0.549 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.534      ;
; 0.549 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.601      ; 0.557      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.535      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.543      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.603      ; 0.561      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.544      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.546      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.612      ; 0.575      ;
; 0.558 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.603      ; 0.568      ;
; 0.559 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[1][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.551      ;
; 0.561 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.586      ; 0.554      ;
; 0.566 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.612      ; 0.585      ;
; 0.567 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.612      ; 0.586      ;
; 0.568 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.559      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.562      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.565      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.565      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.565      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.565      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.555      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.595      ; 0.579      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.555      ;
; 0.578 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.556      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.595      ; 0.581      ;
; 0.581 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.579      ; 0.567      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.567      ;
; 0.585 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.576      ;
; 0.586 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.568      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.570      ;
; 0.590 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.572      ;
; 0.590 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.572      ;
; 0.591 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[1][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.569      ; 0.567      ;
; 0.591 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.569      ;
; 0.591 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.576      ;
; 0.592 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.570      ;
; 0.593 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.575      ;
; 0.594 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.576      ;
; 0.594 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.579      ;
; 0.595 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.575      ; 0.577      ;
; 0.595 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.573      ;
; 0.600 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.577      ; 0.584      ;
; 0.603 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.569      ; 0.579      ;
; 0.606 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.569      ; 0.582      ;
; 0.607 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.592      ;
; 0.611 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.569      ; 0.587      ;
; 0.611 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.569      ; 0.587      ;
; 0.620 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.605      ;
; 0.634 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.620      ; 0.661      ;
; 0.635 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.620      ; 0.662      ;
; 0.637 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.618      ; 0.662      ;
; 0.638 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.618      ; 0.663      ;
; 0.638 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.618      ; 0.663      ;
; 0.640 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.619      ; 0.666      ;
; 0.644 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.620      ; 0.671      ;
; 0.651 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.618      ; 0.676      ;
; 0.655 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.612      ; 0.674      ;
; 0.660 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.612      ; 0.679      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.659      ;
; 0.669 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.661      ;
; 0.674 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.666      ;
; 0.676 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.654      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.671      ;
; 0.679 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.584      ; 0.670      ;
; 0.680 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.658      ;
; 0.684 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.585      ; 0.676      ;
; 0.686 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.578      ; 0.671      ;
; 0.689 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.571      ; 0.667      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.582      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.582      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.582      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.582      ;
; -0.645 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.583      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.582      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.048     ; 1.583      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.582      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.582      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.582      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.048     ; 1.583      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.048     ; 1.583      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.582      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.048     ; 1.583      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.049     ; 1.582      ;
; -0.644 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.048     ; 1.583      ;
; -0.467 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.128      ; 1.582      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.138      ; 1.583      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.138      ; 1.583      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.138      ; 1.583      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.544 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.766      ; 1.755      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.792      ; 1.767      ;
; -0.507 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.767      ; 1.773      ;
; -0.493 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.793      ; 1.785      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.416 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.907      ; 1.768      ;
; -0.401 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.701      ; 1.579      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.400 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.923      ; 1.768      ;
; -0.389 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.710      ; 1.576      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.541 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.061      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 1.579      ;
; -0.515 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 1.579      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.090      ; 1.570      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.090      ; 1.570      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.090      ; 1.570      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.104      ; 1.578      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.104      ; 1.578      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.104      ; 1.578      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.104      ; 1.578      ;
; -0.497 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.104      ; 1.578      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.107      ; 1.579      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.581      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.581      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.581      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.581      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.581      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.581      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.119      ; 1.578      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.121      ; 1.579      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.479 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.122      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.472 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.578      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.464 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.570      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
; -0.320 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.780      ; 1.577      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.142 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 1.561      ;
; -0.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.473      ; 1.579      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.126 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.455      ; 1.558      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.483      ; 1.578      ;
; -0.112 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.580      ;
; -0.112 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.580      ;
; -0.112 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.580      ;
; -0.112 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.580      ;
; -0.112 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.580      ;
; -0.112 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.580      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.490      ; 1.562      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.511      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.518      ; 1.580      ;
; -0.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.519      ; 1.579      ;
; -0.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.519      ; 1.579      ;
; -0.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.519      ; 1.579      ;
; -0.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.519      ; 1.579      ;
; -0.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.519      ; 1.579      ;
; -0.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.519      ; 1.579      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.525      ; 1.578      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.528      ; 1.579      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.528      ; 1.579      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.528      ; 1.579      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.716      ; 1.434      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.630 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.677      ; 1.421      ;
; 0.634 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.683      ; 1.431      ;
; 0.634 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.683      ; 1.431      ;
; 0.634 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.683      ; 1.431      ;
; 0.634 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.683      ; 1.431      ;
; 0.634 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.683      ; 1.431      ;
; 0.634 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.683      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.431      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.644 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.674      ; 1.432      ;
; 0.651 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.667      ; 1.432      ;
; 0.651 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.667      ; 1.432      ;
; 0.651 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.667      ; 1.432      ;
; 0.651 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.667      ; 1.432      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.652 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.665      ; 1.431      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.653 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.668      ; 1.435      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.654 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.666      ; 1.434      ;
; 0.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.656      ; 1.431      ;
; 0.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.656      ; 1.431      ;
; 0.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.656      ; 1.431      ;
; 0.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.656      ; 1.431      ;
; 0.661 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.656      ; 1.431      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
; 0.662 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.643      ; 1.419      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.820 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.999      ; 1.433      ;
; 0.820 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.999      ; 1.433      ;
; 0.820 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.999      ; 1.433      ;
; 0.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.979      ; 1.436      ;
; 0.848 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.971      ; 1.433      ;
; 0.848 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.971      ; 1.433      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.417      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.952      ; 1.417      ;
; 0.856 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.963      ; 1.433      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.959      ; 1.433      ;
; 0.860 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.959      ; 1.433      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.957      ; 1.433      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.957      ; 1.433      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.957      ; 1.433      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.957      ; 1.433      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.957      ; 1.433      ;
; 0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.957      ; 1.433      ;
; 0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.434      ;
; 0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.434      ;
; 0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.434      ;
; 0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.434      ;
; 0.864 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.434      ;
; 0.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.953      ; 1.434      ;
; 0.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.953      ; 1.434      ;
; 0.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.953      ; 1.434      ;
; 0.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.953      ; 1.434      ;
; 0.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.953      ; 1.434      ;
; 0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.951      ; 1.434      ;
; 0.880 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.940      ; 1.434      ;
; 0.889 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.931      ; 1.434      ;
; 0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.434      ;
; 0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.434      ;
; 0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.926      ; 1.434      ;
; 0.895 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.912      ; 1.421      ;
; 0.949 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.048      ; 1.631      ;
; 0.960 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.848      ; 1.422      ;
; 0.966 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.031      ; 1.631      ;
; 0.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.850      ; 1.436      ;
; 0.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.850      ; 1.436      ;
; 0.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.850      ; 1.436      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.974 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.045      ; 1.639      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.822      ; 1.420      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.822      ; 1.420      ;
; 0.984 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.822      ; 1.420      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.991 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 1.028      ; 1.639      ;
; 0.996 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.822      ; 1.432      ;
; 0.996 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.822      ; 1.432      ;
; 1.008 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.813      ; 1.435      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.911      ; 1.630      ;
; 1.104 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.884      ; 1.622      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.908      ; 1.638      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.908      ; 1.638      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.908      ; 1.638      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.908      ; 1.638      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.902 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.433      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.905 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.424      ;
; 0.907 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.913      ; 1.434      ;
; 0.907 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.913      ; 1.434      ;
; 0.907 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.913      ; 1.434      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.435      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.896      ; 1.432      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.429      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.433      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.089 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.434      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.090 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.231      ; 1.435      ;
; 1.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.437      ;
; 1.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.437      ;
; 1.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.437      ;
; 1.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.437      ;
; 1.091 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.437      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.110 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.244      ; 1.438      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.244      ; 1.438      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.244      ; 1.438      ;
; 1.120 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.234      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.042      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.313 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.041      ; 1.438      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 1.438      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 1.438      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 1.438      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.040      ; 1.438      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 18
Shortest Synchronizer Chain: 9 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 4.349 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-----------------------------------+------------+--------+----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -14.603    ; -0.135 ; -2.992   ; 0.604   ; -14.686             ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -6.260     ; 0.019  ; N/A      ; N/A     ; 0.120               ;
;  ad9866_clk                       ; -14.603    ; -0.135 ; -1.198   ; 0.604   ; -14.686             ;
;  clk_10mhz                        ; -4.888     ; -0.023 ; -2.536   ; 1.110   ; -3.000              ;
;  spi_ce[0]                        ; -3.929     ; 0.195  ; -2.992   ; 0.820   ; -14.686             ;
;  spi_sck                          ; -4.806     ; 0.092  ; -2.450   ; 0.902   ; -3.000              ;
;  spi_slave:spi_slave_rx_inst|done ; -2.907     ; 0.289  ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -39931.263 ; -0.214 ; -987.321 ; 0.0     ; -23268.866          ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -57.478    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  ad9866_clk                       ; -38420.548 ; -0.214 ; -226.247 ; 0.000   ; -21970.513          ;
;  clk_10mhz                        ; -233.642   ; -0.023 ; -72.401  ; 0.000   ; -127.908            ;
;  spi_ce[0]                        ; -501.716   ; 0.000  ; -391.204 ; 0.000   ; -403.827            ;
;  spi_sck                          ; -358.505   ; 0.000  ; -297.469 ; 0.000   ; -234.807            ;
;  spi_slave:spi_slave_rx_inst|done ; -359.374   ; 0.000  ; N/A      ; N/A     ; -569.126            ;
+-----------------------------------+------------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0274 V           ; 0.217 V                              ; 0.244 V                              ; 1.1e-09 s                   ; 1.09e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0274 V          ; 0.217 V                             ; 0.244 V                             ; 1.1e-09 s                  ; 1.09e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0274 V           ; 0.217 V                              ; 0.244 V                              ; 1.1e-09 s                   ; 1.09e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0274 V          ; 0.217 V                             ; 0.244 V                             ; 1.1e-09 s                  ; 1.09e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.09 V              ; -0.00372 V          ; 0.146 V                              ; 0.214 V                              ; 6e-09 s                     ; 6.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.09 V             ; -0.00372 V         ; 0.146 V                             ; 0.214 V                             ; 6e-09 s                    ; 6.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.09 V              ; -0.00372 V          ; 0.146 V                              ; 0.214 V                              ; 6e-09 s                     ; 6.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.09 V             ; -0.00372 V         ; 0.146 V                             ; 0.214 V                             ; 6e-09 s                    ; 6.06e-09 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.1 V               ; -0.0308 V           ; 0.145 V                              ; 0.155 V                              ; 7.86e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.1 V              ; -0.0308 V          ; 0.145 V                             ; 0.155 V                             ; 7.86e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.53e-08 V                   ; 3.09 V              ; -0.00372 V          ; 0.146 V                              ; 0.214 V                              ; 6e-09 s                     ; 6.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.53e-08 V                  ; 3.09 V             ; -0.00372 V         ; 0.146 V                             ; 0.214 V                             ; 6e-09 s                    ; 6.06e-09 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0274 V           ; 0.217 V                              ; 0.244 V                              ; 1.1e-09 s                   ; 1.09e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0274 V          ; 0.217 V                             ; 0.244 V                             ; 1.1e-09 s                  ; 1.09e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.00345 V          ; 0.157 V                              ; 0.259 V                              ; 6.35e-09 s                  ; 6.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.00345 V         ; 0.157 V                             ; 0.259 V                             ; 6.35e-09 s                 ; 6.34e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.00345 V          ; 0.157 V                              ; 0.259 V                              ; 6.35e-09 s                  ; 6.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.00345 V         ; 0.157 V                             ; 0.259 V                             ; 6.35e-09 s                 ; 6.34e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.00345 V          ; 0.157 V                              ; 0.259 V                              ; 6.35e-09 s                  ; 6.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.00345 V         ; 0.157 V                             ; 0.259 V                             ; 6.35e-09 s                 ; 6.34e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.00345 V          ; 0.157 V                              ; 0.259 V                              ; 6.35e-09 s                  ; 6.34e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.00345 V         ; 0.157 V                             ; 0.259 V                             ; 6.35e-09 s                 ; 6.34e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.1 V               ; -0.0225 V           ; 0.178 V                              ; 0.202 V                              ; 1.41e-09 s                  ; 1.49e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.1 V              ; -0.0225 V          ; 0.178 V                             ; 0.202 V                             ; 1.41e-09 s                 ; 1.49e-09 s                 ; Yes                       ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0127 V           ; 0.088 V                              ; 0.179 V                              ; 1.33e-09 s                  ; 1.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0127 V          ; 0.088 V                             ; 0.179 V                             ; 1.33e-09 s                 ; 1.36e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0127 V           ; 0.088 V                              ; 0.179 V                              ; 1.33e-09 s                  ; 1.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0127 V          ; 0.088 V                             ; 0.179 V                             ; 1.33e-09 s                 ; 1.36e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0014 V           ; 0.072 V                              ; 0.164 V                              ; 7.32e-09 s                  ; 7.62e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0014 V          ; 0.072 V                             ; 0.164 V                             ; 7.32e-09 s                 ; 7.62e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0014 V           ; 0.072 V                              ; 0.164 V                              ; 7.32e-09 s                  ; 7.62e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0014 V          ; 0.072 V                             ; 0.164 V                             ; 7.32e-09 s                 ; 7.62e-09 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.071 V                              ; 0.092 V                              ; 9.47e-10 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.071 V                             ; 0.092 V                             ; 9.47e-10 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.0014 V           ; 0.072 V                              ; 0.164 V                              ; 7.32e-09 s                  ; 7.62e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.0014 V          ; 0.072 V                             ; 0.164 V                             ; 7.32e-09 s                 ; 7.62e-09 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0127 V           ; 0.088 V                              ; 0.179 V                              ; 1.33e-09 s                  ; 1.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0127 V          ; 0.088 V                             ; 0.179 V                             ; 1.33e-09 s                 ; 1.36e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.08 V              ; -0.000946 V         ; 0.09 V                               ; 0.163 V                              ; 7.68e-09 s                  ; 7.98e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.08 V             ; -0.000946 V        ; 0.09 V                              ; 0.163 V                             ; 7.68e-09 s                 ; 7.98e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.08 V              ; -0.000946 V         ; 0.09 V                               ; 0.163 V                              ; 7.68e-09 s                  ; 7.98e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.08 V             ; -0.000946 V        ; 0.09 V                              ; 0.163 V                             ; 7.68e-09 s                 ; 7.98e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.08 V              ; -0.000946 V         ; 0.09 V                               ; 0.163 V                              ; 7.68e-09 s                  ; 7.98e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.08 V             ; -0.000946 V        ; 0.09 V                              ; 0.163 V                             ; 7.68e-09 s                 ; 7.98e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.08 V              ; -0.000946 V         ; 0.09 V                               ; 0.163 V                              ; 7.68e-09 s                  ; 7.98e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.08 V             ; -0.000946 V        ; 0.09 V                              ; 0.163 V                             ; 7.68e-09 s                 ; 7.98e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.49e-07 V                   ; 3.09 V              ; -0.0106 V           ; 0.096 V                              ; 0.184 V                              ; 1.76e-09 s                  ; 1.78e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.49e-07 V                  ; 3.09 V             ; -0.0106 V          ; 0.096 V                             ; 0.184 V                             ; 1.76e-09 s                 ; 1.78e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.51 V              ; -0.0513 V           ; 0.246 V                              ; 0.327 V                              ; 8.76e-10 s                  ; 8.99e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.51 V             ; -0.0513 V          ; 0.246 V                             ; 0.327 V                             ; 8.76e-10 s                 ; 8.99e-10 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.51 V              ; -0.0513 V           ; 0.246 V                              ; 0.327 V                              ; 8.76e-10 s                  ; 8.99e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.51 V             ; -0.0513 V          ; 0.246 V                             ; 0.327 V                             ; 8.76e-10 s                 ; 8.99e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.47 V              ; -0.00753 V          ; 0.323 V                              ; 0.336 V                              ; 4.77e-09 s                  ; 5.18e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.12e-07 V                  ; 3.47 V             ; -0.00753 V         ; 0.323 V                             ; 0.336 V                             ; 4.77e-09 s                 ; 5.18e-09 s                 ; Yes                       ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.47 V              ; -0.00753 V          ; 0.323 V                              ; 0.336 V                              ; 4.77e-09 s                  ; 5.18e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.12e-07 V                  ; 3.47 V             ; -0.00753 V         ; 0.323 V                             ; 0.336 V                             ; 4.77e-09 s                 ; 5.18e-09 s                 ; Yes                       ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.51 V              ; -0.0531 V           ; 0.196 V                              ; 0.245 V                              ; 6.35e-10 s                  ; 6.52e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.12e-07 V                  ; 3.51 V             ; -0.0531 V          ; 0.196 V                             ; 0.245 V                             ; 6.35e-10 s                 ; 6.52e-10 s                 ; No                        ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.12e-07 V                   ; 3.47 V              ; -0.00753 V          ; 0.323 V                              ; 0.336 V                              ; 4.77e-09 s                  ; 5.18e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.12e-07 V                  ; 3.47 V             ; -0.00753 V         ; 0.323 V                             ; 0.336 V                             ; 4.77e-09 s                 ; 5.18e-09 s                 ; Yes                       ; No                        ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.51 V              ; -0.0513 V           ; 0.246 V                              ; 0.327 V                              ; 8.76e-10 s                  ; 8.99e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.51 V             ; -0.0513 V          ; 0.246 V                             ; 0.327 V                             ; 8.76e-10 s                 ; 8.99e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.47 V              ; -0.00704 V          ; 0.325 V                              ; 0.344 V                              ; 5.02e-09 s                  ; 5.44e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.47 V             ; -0.00704 V         ; 0.325 V                             ; 0.344 V                             ; 5.02e-09 s                 ; 5.44e-09 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.47 V              ; -0.00704 V          ; 0.325 V                              ; 0.344 V                              ; 5.02e-09 s                  ; 5.44e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.47 V             ; -0.00704 V         ; 0.325 V                             ; 0.344 V                             ; 5.02e-09 s                 ; 5.44e-09 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.47 V              ; -0.00704 V          ; 0.325 V                              ; 0.344 V                              ; 5.02e-09 s                  ; 5.44e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.47 V             ; -0.00704 V         ; 0.325 V                             ; 0.344 V                             ; 5.02e-09 s                 ; 5.44e-09 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.47 V              ; -0.00704 V          ; 0.325 V                              ; 0.344 V                              ; 5.02e-09 s                  ; 5.44e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.47 V             ; -0.00704 V         ; 0.325 V                             ; 0.344 V                             ; 5.02e-09 s                 ; 5.44e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.11e-07 V                   ; 3.5 V               ; -0.041 V            ; 0.29 V                               ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.11e-07 V                  ; 3.5 V              ; -0.041 V           ; 0.29 V                              ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 96       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 349776   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 18       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 62077056 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 280      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 288      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 144      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 336      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 48       ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 128      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 256      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 96       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 349776   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 18       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 62077056 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 280      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 288      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 144      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 336      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 48       ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 128      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 256      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 206      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 144      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 206      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 144      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 46    ; 46   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                     ;
+----------------------------------+----------------------------------+------+-------------+
; Target                           ; Clock                            ; Type ; Status      ;
+----------------------------------+----------------------------------+------+-------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; Constrained ;
; ad9866_clk                       ; ad9866_clk                       ; Base ; Constrained ;
; clk_10mhz                        ; clk_10mhz                        ; Base ; Constrained ;
; spi_ce[0]                        ; spi_ce[0]                        ; Base ; Constrained ;
; spi_sck                          ; spi_sck                          ; Base ; Constrained ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; Base ; Constrained ;
+----------------------------------+----------------------------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition
    Info: Processing started: Tue Apr 24 16:41:45 2018
Info: Command: quartus_sta WSPRBerry -c wsprberry_CL016
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtl/radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name spi_ce[0] spi_ce[0]
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name ad9866:ad9866_inst|dut1_pc[0] ad9866:ad9866_inst|dut1_pc[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.603          -38420.548 ad9866_clk 
    Info (332119):    -6.260             -57.478 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -4.888            -233.642 clk_10mhz 
    Info (332119):    -4.806            -358.505 spi_sck 
    Info (332119):    -3.929            -501.716 spi_ce[0] 
    Info (332119):    -2.907            -359.374 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is 0.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.001               0.000 ad9866_clk 
    Info (332119):     0.288               0.000 clk_10mhz 
    Info (332119):     0.359               0.000 spi_sck 
    Info (332119):     0.474               0.000 spi_ce[0] 
    Info (332119):     0.480               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.881               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -2.992
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.992            -391.204 spi_ce[0] 
    Info (332119):    -2.536             -72.401 clk_10mhz 
    Info (332119):    -2.450            -297.469 spi_sck 
    Info (332119):    -1.198            -226.247 ad9866_clk 
Info (332146): Worst-case removal slack is 1.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.200               0.000 ad9866_clk 
    Info (332119):     2.227               0.000 spi_sck 
    Info (332119):     2.570               0.000 spi_ce[0] 
    Info (332119):     2.596               0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -21970.513 ad9866_clk 
    Info (332119):   -14.686            -403.214 spi_ce[0] 
    Info (332119):    -4.000            -557.538 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.120               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 18 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.103          -34927.440 ad9866_clk 
    Info (332119):    -6.107             -55.532 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -4.613            -214.325 clk_10mhz 
    Info (332119):    -4.412            -330.690 spi_sck 
    Info (332119):    -3.672            -470.176 spi_ce[0] 
    Info (332119):    -2.817            -348.488 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -0.214 ad9866_clk 
    Info (332119):     0.264               0.000 clk_10mhz 
    Info (332119):     0.329               0.000 spi_sck 
    Info (332119):     0.424               0.000 spi_ce[0] 
    Info (332119):     0.493               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.883               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -2.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.676            -349.793 spi_ce[0] 
    Info (332119):    -2.228             -63.522 clk_10mhz 
    Info (332119):    -2.203            -251.094 spi_sck 
    Info (332119):    -0.856            -157.927 ad9866_clk 
Info (332146): Worst-case removal slack is 0.866
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.866               0.000 ad9866_clk 
    Info (332119):     1.844               0.000 spi_sck 
    Info (332119):     2.300               0.000 clk_10mhz 
    Info (332119):     2.342               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -21947.689 ad9866_clk 
    Info (332119):   -14.686            -403.827 spi_ce[0] 
    Info (332119):    -4.000            -569.126 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.129               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 18 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.444          -10838.938 ad9866_clk 
    Info (332119):    -2.346             -19.675 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -1.607             -57.592 clk_10mhz 
    Info (332119):    -1.481            -101.852 spi_sck 
    Info (332119):    -0.967             -99.304 spi_ce[0] 
    Info (332119):    -0.854             -99.106 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.023              -0.023 clk_10mhz 
    Info (332119):     0.019               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.092               0.000 spi_sck 
    Info (332119):     0.108               0.000 ad9866_clk 
    Info (332119):     0.195               0.000 spi_ce[0] 
    Info (332119):     0.289               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -0.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.645             -17.955 clk_10mhz 
    Info (332119):    -0.544             -59.372 spi_ce[0] 
    Info (332119):    -0.541             -59.024 spi_sck 
    Info (332119):    -0.142             -15.912 ad9866_clk 
Info (332146): Worst-case removal slack is 0.604
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.604               0.000 ad9866_clk 
    Info (332119):     0.820               0.000 spi_ce[0] 
    Info (332119):     0.902               0.000 spi_sck 
    Info (332119):     1.110               0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -9.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.457          -19356.040 ad9866_clk 
    Info (332119):    -9.457            -229.383 spi_ce[0] 
    Info (332119):    -3.000            -234.807 spi_sck 
    Info (332119):    -3.000            -114.450 clk_10mhz 
    Info (332119):    -1.000            -136.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.344               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 18 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 18
    Info (332114): Shortest Synchronizer Chain: 9 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 4.349 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 820 megabytes
    Info: Processing ended: Tue Apr 24 16:42:03 2018
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:20


