module mux_case(
    input logic [7:0]d0, d1, d2 ,d3,
    input logic [1:0]sel,
    output logic [7:0]y
);
    always_comb begin
        
        case (sel)
        2'b00: y = d0;
        2'b01: y = d1;
        2'b10: y = d2;
        2'b11: y = d3;
        default: y = 8'd0;
        endcase
    end
endmodule