TimeQuest Timing Analyzer report for project03_121044038_Recep_Sivri
Mon Dec 07 15:58:52 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'toggle_sw[0]'
 13. Slow 1200mV 85C Model Hold: 'toggle_sw[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'toggle_sw[0]'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'toggle_sw[0]'
 29. Slow 1200mV 0C Model Hold: 'toggle_sw[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'toggle_sw[0]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'toggle_sw[0]'
 44. Fast 1200mV 0C Model Hold: 'toggle_sw[0]'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'toggle_sw[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; project03_121044038_Recep_Sivri                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.83        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  82.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; toggle_sw[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { toggle_sw[0] } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                ;
+-----------+-----------------+--------------+------+
; Fmax      ; Restricted Fmax ; Clock Name   ; Note ;
+-----------+-----------------+--------------+------+
; 24.72 MHz ; 24.72 MHz       ; toggle_sw[0] ;      ;
+-----------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; toggle_sw[0] ; -19.725 ; -10040.603    ;
+--------------+---------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; toggle_sw[0] ; 0.024 ; 0.000         ;
+--------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; toggle_sw[0] ; -3.000 ; -2008.265                 ;
+--------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'toggle_sw[0]'                                                                                                                                                        ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -19.725 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.758     ; 16.543     ;
; -19.613 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.727     ; 16.462     ;
; -19.504 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.719     ; 16.382     ;
; -19.377 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.760     ; 16.193     ;
; -19.361 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.706     ; 16.250     ;
; -19.331 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.642     ; 16.265     ;
; -19.318 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.783     ; 16.111     ;
; -19.305 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.630     ; 16.251     ;
; -19.290 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.536     ; 16.330     ;
; -19.286 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.701     ; 16.178     ;
; -19.265 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.729     ; 16.112     ;
; -19.237 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.711     ; 16.122     ;
; -19.219 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.611     ; 16.184     ;
; -19.210 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.764     ; 16.051     ;
; -19.204 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.308     ; 16.498     ;
; -19.182 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.752     ; 16.006     ;
; -19.178 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.505     ; 16.249     ;
; -19.169 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.599     ; 16.146     ;
; -19.156 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.858     ; 16.007     ;
; -19.156 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.721     ; 16.032     ;
; -19.152 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[13][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.354     ; 16.503     ;
; -19.141 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.879     ; 15.964     ;
; -19.140 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.908     ; 15.927     ;
; -19.112 ; mips_sim:testmodule|mips_core_de0:run|registers[8][2]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.419     ; 16.269     ;
; -19.110 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.603     ; 16.104     ;
; -19.084 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.396     ; 16.264     ;
; -19.073 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.652     ; 15.997     ;
; -19.073 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.744     ; 15.926     ;
; -19.069 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.497     ; 16.169     ;
; -19.065 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.293     ; 16.359     ;
; -19.060 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.591     ; 16.066     ;
; -19.051 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.203     ; 16.530     ;
; -19.051 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.450     ; 16.177     ;
; -19.020 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][30]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.591     ; 16.214     ;
; -19.020 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.235     ; 16.382     ;
; -19.018 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.551     ; 16.543     ;
; -19.013 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.708     ; 15.900     ;
; -19.012 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[13][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.354     ; 16.361     ;
; -19.008 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.327     ; 16.276     ;
; -18.990 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.305     ; 15.286     ;
; -18.967 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.590     ; 15.972     ;
; -18.963 ; mips_sim:testmodule|mips_core_de0:run|registers[16][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.856     ; 16.683     ;
; -18.961 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.645     ; 15.892     ;
; -18.954 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.731     ; 15.818     ;
; -18.941 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.578     ; 15.958     ;
; -18.938 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.703     ; 15.828     ;
; -18.934 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.318     ; 16.224     ;
; -18.926 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.484     ; 16.037     ;
; -18.922 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.883     ; 15.744     ;
; -18.921 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[12][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.087     ; 16.542     ;
; -18.915 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.576     ; 15.915     ;
; -18.911 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.515     ; 16.498     ;
; -18.910 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.365     ; 16.121     ;
; -18.906 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.520     ; 16.462     ;
; -18.892 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.585     ; 15.900     ;
; -18.889 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.713     ; 15.772     ;
; -18.879 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.726     ; 15.746     ;
; -18.877 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.222     ; 16.250     ;
; -18.877 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.458     ; 15.088     ;
; -18.873 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.621     ; 15.828     ;
; -18.871 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.198     ; 16.388     ;
; -18.869 ; mips_sim:testmodule|mips_core_de0:run|registers[8][2]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.388     ; 16.057     ;
; -18.869 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[12][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.088     ; 16.362     ;
; -18.868 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[19][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.699     ; 16.662     ;
; -18.866 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.573     ; 15.886     ;
; -18.862 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.766     ; 15.701     ;
; -18.861 ; mips_sim:testmodule|mips_core_de0:run|registers[16][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.971     ; 16.466     ;
; -18.859 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[13][20] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.561     ; 16.503     ;
; -18.856 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.310     ; 16.148     ;
; -18.851 ; mips_sim:testmodule|mips_core_de0:run|registers[8][31]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.403     ; 16.024     ;
; -18.851 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.479     ; 15.965     ;
; -18.851 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.419     ; 16.008     ;
; -18.846 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.206     ; 16.332     ;
; -18.843 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.595     ; 15.844     ;
; -18.836 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.558     ; 16.745     ;
; -18.830 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.736     ; 15.690     ;
; -18.825 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.614     ; 15.787     ;
; -18.817 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.583     ; 15.830     ;
; -18.816 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.648     ; 15.773     ;
; -18.814 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][25]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.843     ; 15.674     ;
; -18.813 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][21]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.853     ; 15.668     ;
; -18.812 ; mips_sim:testmodule|mips_core_de0:run|registers[8][28]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.392     ; 15.996     ;
; -18.812 ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.886     ; 16.502     ;
; -18.810 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.192     ; 16.220     ;
; -18.809 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][23] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.304     ; 15.113     ;
; -18.808 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.860     ; 15.657     ;
; -18.804 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.884     ; 15.622     ;
; -18.804 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[13][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.356     ; 16.153     ;
; -18.803 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.789     ; 15.619     ;
; -18.803 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.545     ; 15.834     ;
; -18.802 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.489     ; 15.909     ;
; -18.802 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.217     ; 16.178     ;
; -18.801 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.357     ; 16.041     ;
; -18.797 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.512     ; 16.382     ;
; -18.793 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.881     ; 15.614     ;
; -18.792 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.910     ; 15.577     ;
; -18.790 ; mips_sim:testmodule|mips_core_de0:run|registers[18][25] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.779     ; 15.587     ;
; -18.790 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.636     ; 15.759     ;
; -18.789 ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.768     ; 16.597     ;
; -18.785 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.895     ; 15.610     ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'toggle_sw[0]'                                                                                                                                                       ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.024 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.473      ; 7.497      ;
; 0.186 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.266      ; 7.452      ;
; 0.374 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.465      ; 7.839      ;
; 0.437 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.343      ; 7.780      ;
; 0.446 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.211      ; 7.657      ;
; 0.459 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 7.473      ; 7.452      ;
; 0.483 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.618      ; 8.101      ;
; 0.509 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.089      ; 7.598      ;
; 0.542 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.926      ; 7.468      ;
; 0.572 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.932      ; 7.504      ;
; 0.611 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.411      ; 8.022      ;
; 0.659 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.333      ; 7.992      ;
; 0.665 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.362      ; 8.027      ;
; 0.669 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.952      ; 7.621      ;
; 0.671 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.725      ; 7.396      ;
; 0.672 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 7.465      ; 7.657      ;
; 0.686 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.719      ; 7.405      ;
; 0.688 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.891      ; 7.579      ;
; 0.692 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.814      ; 7.506      ;
; 0.704 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.644      ; 7.348      ;
; 0.710 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.483      ; 8.193      ;
; 0.711 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 7.266      ; 7.497      ;
; 0.714 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[11]        ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.137      ; 7.851      ;
; 0.723 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[0]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.350      ; 8.073      ;
; 0.725 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.734      ; 7.459      ;
; 0.726 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.851      ; 7.577      ;
; 0.733 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.714      ; 7.447      ;
; 0.735 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.276      ; 8.011      ;
; 0.735 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 7.343      ; 7.598      ;
; 0.746 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[11]        ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.344      ; 8.090      ;
; 0.747 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.893      ; 7.640      ;
; 0.754 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.715      ; 7.469      ;
; 0.754 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.322      ; 8.076      ;
; 0.759 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.079      ; 7.838      ;
; 0.764 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.560      ; 7.324      ;
; 0.770 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.717      ; 7.487      ;
; 0.771 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.377      ; 8.148      ;
; 0.774 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.755      ; 7.529      ;
; 0.778 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.698      ; 7.476      ;
; 0.779 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.326      ; 8.105      ;
; 0.790 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.861      ; 7.651      ;
; 0.791 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[0]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.143      ; 7.934      ;
; 0.793 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.835      ; 7.628      ;
; 0.793 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.840      ; 7.633      ;
; 0.796 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.170      ; 7.966      ;
; 0.806 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.385      ; 8.191      ;
; 0.809 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.706      ; 7.515      ;
; 0.815 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.527      ; 7.342      ;
; 0.817 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][7]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.524      ; 7.341      ;
; 0.817 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][17]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.520      ; 8.337      ;
; 0.819 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.524      ; 7.343      ;
; 0.820 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[4]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.012      ; 7.832      ;
; 0.825 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.920      ; 7.745      ;
; 0.826 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.068      ; 7.894      ;
; 0.831 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.723      ; 7.554      ;
; 0.834 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.516      ; 7.350      ;
; 0.839 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.155      ; 7.994      ;
; 0.840 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.856      ; 7.696      ;
; 0.844 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][6]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.715      ; 7.559      ;
; 0.849 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.123      ; 7.972      ;
; 0.851 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[21][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.219      ; 8.070      ;
; 0.852 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.922      ; 7.774      ;
; 0.852 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[4]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.219      ; 8.071      ;
; 0.866 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.921      ; 7.787      ;
; 0.874 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.690      ; 7.564      ;
; 0.876 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.852      ; 7.728      ;
; 0.879 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.938      ; 7.817      ;
; 0.884 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 7.618      ; 8.022      ;
; 0.886 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][17] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.714      ; 7.600      ;
; 0.888 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.453      ; 8.341      ;
; 0.889 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.047      ; 7.936      ;
; 0.893 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.072      ; 7.965      ;
; 0.900 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.731      ; 7.631      ;
; 0.901 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.488      ; 8.389      ;
; 0.902 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][7]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.731      ; 7.633      ;
; 0.906 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.713      ; 7.619      ;
; 0.909 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.680      ; 7.589      ;
; 0.911 ; mips_sim:testmodule|mips_core_de0:run|registers[11][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.665      ; 4.576      ;
; 0.917 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.942      ; 7.859      ;
; 0.917 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.110      ; 8.027      ;
; 0.918 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.042      ; 7.960      ;
; 0.921 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.869      ; 7.790      ;
; 0.921 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.913      ; 7.834      ;
; 0.922 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.686      ; 7.608      ;
; 0.923 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][3]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.885      ; 7.808      ;
; 0.925 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.680      ; 7.605      ;
; 0.933 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.418      ; 8.351      ;
; 0.934 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.261      ; 8.195      ;
; 0.937 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.178      ; 8.115      ;
; 0.941 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][19]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.716      ; 7.657      ;
; 0.944 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.932      ; 7.396      ;
; 0.945 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][17] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.921      ; 7.866      ;
; 0.946 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.857      ; 7.803      ;
; 0.947 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[15]        ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.206      ; 8.153      ;
; 0.951 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][17] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.558      ; 8.509      ;
; 0.953 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[24][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.583      ; 8.536      ;
; 0.954 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.502      ; 8.456      ;
; 0.956 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][21]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.522      ; 8.478      ;
; 0.958 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.510      ; 7.468      ;
; 0.959 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.926      ; 7.405      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'toggle_sw[0]'                                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; toggle_sw[0] ; Rise       ; toggle_sw[0]                                            ;
; -1.407 ; -1.407       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][6]  ;
; -1.379 ; -1.379       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][6]|dataa                   ;
; -1.378 ; -1.378       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ;
; -1.372 ; -1.372       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ;
; -1.372 ; -1.372       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][16]|dataa                  ;
; -1.372 ; -1.372       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][8]|datac                   ;
; -1.371 ; -1.371       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][8]  ;
; -1.371 ; -1.371       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][1]|datac                   ;
; -1.371 ; -1.371       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][25]|datac                  ;
; -1.369 ; -1.369       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ;
; -1.368 ; -1.368       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][20] ;
; -1.368 ; -1.368       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][26] ;
; -1.367 ; -1.367       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][20]|datac                  ;
; -1.367 ; -1.367       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][26]|datac                  ;
; -1.366 ; -1.366       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][18]|datac                  ;
; -1.365 ; -1.365       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][28] ;
; -1.365 ; -1.365       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][31] ;
; -1.364 ; -1.364       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][18] ;
; -1.364 ; -1.364       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][28]|datac                  ;
; -1.364 ; -1.364       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][31]|datac                  ;
; -1.363 ; -1.363       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ;
; -1.363 ; -1.363       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][2]|datac                   ;
; -1.362 ; -1.362       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][30]|datac                  ;
; -1.362 ; -1.362       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][4]|datac                   ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][12]|datac                  ;
; -1.360 ; -1.360       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][17] ;
; -1.360 ; -1.360       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ;
; -1.360 ; -1.360       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ;
; -1.360 ; -1.360       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][14]|datac                  ;
; -1.360 ; -1.360       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][22]|datac                  ;
; -1.359 ; -1.359       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][12] ;
; -1.359 ; -1.359       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ;
; -1.359 ; -1.359       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][3]  ;
; -1.359 ; -1.359       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][17]|datac                  ;
; -1.359 ; -1.359       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][21]|datab                  ;
; -1.359 ; -1.359       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][27]|datac                  ;
; -1.358 ; -1.358       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][14] ;
; -1.358 ; -1.358       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][3]|datac                   ;
; -1.357 ; -1.357       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ;
; -1.357 ; -1.357       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][24] ;
; -1.357 ; -1.357       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232|combout             ;
; -1.357 ; -1.357       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][15]|datad                  ;
; -1.356 ; -1.356       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]|datac                   ;
; -1.356 ; -1.356       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][11]|datad                  ;
; -1.356 ; -1.356       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][24]|datac                  ;
; -1.355 ; -1.355       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][7]|datad                   ;
; -1.354 ; -1.354       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][10]|datad                  ;
; -1.354 ; -1.354       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][13]|datad                  ;
; -1.354 ; -1.354       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][23]|datad                  ;
; -1.353 ; -1.353       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][19]|datad                  ;
; -1.353 ; -1.353       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][29]|datad                  ;
; -1.352 ; -1.352       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][5]|datad                   ;
; -1.351 ; -1.351       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][9]|datad                   ;
; -1.347 ; -1.347       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ;
; -1.347 ; -1.347       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ;
; -1.347 ; -1.347       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][24] ;
; -1.347 ; -1.347       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][28] ;
; -1.347 ; -1.347       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][4]  ;
; -1.346 ; -1.346       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][17] ;
; -1.346 ; -1.346       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][1]  ;
; -1.346 ; -1.346       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][20] ;
; -1.346 ; -1.346       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][23] ;
; -1.346 ; -1.346       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][29] ;
; -1.344 ; -1.344       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][18] ;
; -1.344 ; -1.344       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][6]  ;
; -1.343 ; -1.343       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][12] ;
; -1.343 ; -1.343       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][21] ;
; -1.343 ; -1.343       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][25] ;
; -1.342 ; -1.342       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][22] ;
; -1.341 ; -1.341       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][11] ;
; -1.341 ; -1.341       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][15] ;
; -1.341 ; -1.341       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ;
; -1.340 ; -1.340       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][13] ;
; -1.340 ; -1.340       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][14] ;
; -1.339 ; -1.339       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232clkctrl|inclk[0]     ;
; -1.339 ; -1.339       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232clkctrl|outclk       ;
; -1.339 ; -1.339       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]~239clkctrl|inclk[0]     ;
; -1.339 ; -1.339       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]~239clkctrl|outclk       ;
; -1.337 ; -1.337       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][15] ;
; -1.336 ; -1.336       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][11] ;
; -1.335 ; -1.335       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][7]  ;
; -1.334 ; -1.334       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][10] ;
; -1.334 ; -1.334       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][13] ;
; -1.334 ; -1.334       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][23] ;
; -1.333 ; -1.333       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][19] ;
; -1.333 ; -1.333       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][29] ;
; -1.332 ; -1.332       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][5]  ;
; -1.331 ; -1.331       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][9]  ;
; -1.330 ; -1.330       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][16] ;
; -1.327 ; -1.327       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]|datad                   ;
; -1.327 ; -1.327       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][19]|datad                  ;
; -1.327 ; -1.327       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][24]|datad                  ;
; -1.327 ; -1.327       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][28]|datad                  ;
; -1.327 ; -1.327       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][4]|datad                   ;
; -1.326 ; -1.326       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][7]  ;
; -1.326 ; -1.326       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][17]|datad                  ;
; -1.326 ; -1.326       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][1]|datad                   ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 23.442 ; 23.799 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 14.728 ; 14.904 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 17.740 ; 18.268 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 22.905 ; 23.256 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 23.442 ; 23.799 ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 23.128 ; 23.354 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 14.414 ; 14.590 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 17.426 ; 17.954 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 22.591 ; 22.811 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 23.128 ; 23.354 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 1.355  ; 0.904  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; -0.186 ; -0.231 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 0.919  ; 0.450  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.122  ; 0.675  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.355  ; 0.904  ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 1.609  ; 1.158  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 0.021  ; -0.024 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 1.173  ; 0.704  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.376  ; 0.929  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.609  ; 1.158  ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 13.963 ; 13.956 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 13.666 ; 13.683 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 13.963 ; 13.956 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 13.600 ; 13.549 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 13.689 ; 13.659 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 13.312 ; 13.369 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 13.201 ; 13.260 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 13.393 ; 13.458 ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 14.096 ; 14.026 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 13.695 ; 13.664 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 13.249 ; 13.257 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 14.096 ; 14.026 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 13.570 ; 13.511 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 13.488 ; 13.577 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 13.631 ; 13.639 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 13.560 ; 13.788 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 14.117 ; 14.023 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 13.882 ; 13.810 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 13.727 ; 13.739 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 13.983 ; 13.917 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 13.894 ; 13.804 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 13.646 ; 13.597 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 13.904 ; 13.918 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 14.117 ; 14.023 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 14.681 ; 14.727 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 13.958 ; 14.051 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 14.681 ; 14.727 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 14.538 ; 14.586 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 14.464 ; 14.488 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 14.544 ; 14.522 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 14.518 ; 14.574 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 14.478 ; 14.423 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 14.170 ; 14.163 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 13.873 ; 13.890 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 14.170 ; 14.163 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 13.807 ; 13.756 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 13.896 ; 13.866 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 13.519 ; 13.576 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 13.408 ; 13.467 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 13.600 ; 13.665 ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 14.303 ; 14.233 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 13.902 ; 13.871 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 13.456 ; 13.464 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 14.303 ; 14.233 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 13.777 ; 13.718 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 13.695 ; 13.784 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 13.838 ; 13.846 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 13.767 ; 13.995 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 14.324 ; 14.230 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 14.089 ; 14.017 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 13.934 ; 13.946 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 14.190 ; 14.124 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 14.101 ; 14.011 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 13.853 ; 13.804 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 14.111 ; 14.125 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 14.324 ; 14.230 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 14.888 ; 14.934 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 14.165 ; 14.258 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 14.888 ; 14.934 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 14.745 ; 14.793 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 14.671 ; 14.695 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 14.751 ; 14.729 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 14.725 ; 14.781 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 14.685 ; 14.630 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 9.399  ; 9.365  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 9.811  ; 9.837  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 9.841  ; 9.862  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 9.580  ; 9.526  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 9.601  ; 9.657  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 9.419  ; 9.376  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 9.553  ; 9.575  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 9.399  ; 9.365  ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 9.552  ; 9.523  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 9.966  ; 9.931  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 9.552  ; 9.523  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 10.368 ; 10.276 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 9.845  ; 9.784  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 9.971  ; 9.913  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 9.969  ; 9.934  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 10.147 ; 10.142 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 9.331  ; 9.300  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 9.752  ; 9.707  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 9.331  ; 9.300  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 9.842  ; 9.761  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 9.722  ; 9.732  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 9.601  ; 9.620  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 9.790  ; 9.769  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 9.945  ; 10.030 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 9.907  ; 9.847  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 9.944  ; 9.881  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 10.125 ; 10.072 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 9.938  ; 9.877  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 10.163 ; 10.076 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 10.486 ; 10.446 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 9.907  ; 9.847  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 10.230 ; 10.262 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 9.790  ; 9.756  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 10.202 ; 10.228 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 10.232 ; 10.253 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 9.971  ; 9.917  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 9.992  ; 10.048 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 9.810  ; 9.767  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 9.944  ; 9.966  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 9.790  ; 9.756  ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 9.943  ; 9.914  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 10.357 ; 10.322 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 9.943  ; 9.914  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 10.759 ; 10.667 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 10.236 ; 10.175 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 10.362 ; 10.304 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 10.360 ; 10.325 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 10.538 ; 10.533 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 9.722  ; 9.691  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 10.143 ; 10.098 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 9.722  ; 9.691  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 10.233 ; 10.152 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 10.113 ; 10.123 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 9.992  ; 10.011 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 10.181 ; 10.160 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 10.336 ; 10.421 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 10.298 ; 10.238 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 10.335 ; 10.272 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 10.516 ; 10.463 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 10.329 ; 10.268 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 10.554 ; 10.467 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 10.877 ; 10.837 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 10.298 ; 10.238 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 10.621 ; 10.653 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 7.797 ; 7.763 ; 8.276 ; 8.275 ;
; result_part_selector ; ssd_part1[1] ; 7.819 ; 7.780 ; 8.302 ; 8.296 ;
; result_part_selector ; ssd_part1[2] ; 7.384 ; 7.427 ; 7.960 ; 7.846 ;
; result_part_selector ; ssd_part1[3] ; 7.571 ; 7.522 ; 8.047 ; 8.031 ;
; result_part_selector ; ssd_part1[4] ; 7.314 ; 7.269 ; 7.791 ; 7.778 ;
; result_part_selector ; ssd_part1[5] ; 7.193 ; 7.170 ; 7.686 ; 7.654 ;
; result_part_selector ; ssd_part1[6] ; 7.202 ; 7.267 ; 7.711 ; 7.743 ;
; result_part_selector ; ssd_part2[0] ; 7.482 ; 7.397 ; 7.939 ; 7.887 ;
; result_part_selector ; ssd_part2[1] ; 7.004 ; 6.930 ; 7.477 ; 7.436 ;
; result_part_selector ; ssd_part2[2] ; 7.637 ; 7.539 ; 8.088 ; 8.023 ;
; result_part_selector ; ssd_part2[3] ; 6.945 ; 6.864 ; 7.408 ; 7.360 ;
; result_part_selector ; ssd_part2[4] ; 7.606 ; 7.572 ; 8.124 ; 7.989 ;
; result_part_selector ; ssd_part2[5] ; 7.443 ; 7.362 ; 7.917 ; 7.869 ;
; result_part_selector ; ssd_part2[6] ; 7.801 ; 7.808 ; 8.218 ; 8.348 ;
; result_part_selector ; ssd_part3[0] ; 7.163 ; 7.086 ; 7.628 ; 7.583 ;
; result_part_selector ; ssd_part3[1] ; 7.470 ; 7.409 ; 7.916 ; 7.888 ;
; result_part_selector ; ssd_part3[2] ; 7.261 ; 7.189 ; 7.727 ; 7.687 ;
; result_part_selector ; ssd_part3[3] ; 7.177 ; 7.123 ; 7.640 ; 7.618 ;
; result_part_selector ; ssd_part3[4] ; 7.203 ; 7.134 ; 7.666 ; 7.630 ;
; result_part_selector ; ssd_part3[5] ; 7.262 ; 7.185 ; 7.725 ; 7.680 ;
; result_part_selector ; ssd_part3[6] ; 7.380 ; 7.432 ; 7.878 ; 7.898 ;
; result_part_selector ; ssd_part4[0] ; 7.693 ; 7.700 ; 8.261 ; 8.155 ;
; result_part_selector ; ssd_part4[1] ; 7.894 ; 7.921 ; 8.481 ; 8.351 ;
; result_part_selector ; ssd_part4[2] ; 7.690 ; 7.700 ; 8.263 ; 8.160 ;
; result_part_selector ; ssd_part4[3] ; 7.925 ; 7.906 ; 8.500 ; 8.368 ;
; result_part_selector ; ssd_part4[4] ; 8.096 ; 8.024 ; 8.616 ; 8.575 ;
; result_part_selector ; ssd_part4[5] ; 7.663 ; 7.675 ; 8.233 ; 8.132 ;
; result_part_selector ; ssd_part4[6] ; 8.026 ; 8.032 ; 8.481 ; 8.600 ;
+----------------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 7.593 ; 7.558 ; 8.058 ; 8.054 ;
; result_part_selector ; ssd_part1[1] ; 7.614 ; 7.576 ; 8.083 ; 8.076 ;
; result_part_selector ; ssd_part1[2] ; 7.197 ; 7.230 ; 7.741 ; 7.638 ;
; result_part_selector ; ssd_part1[3] ; 7.376 ; 7.327 ; 7.839 ; 7.821 ;
; result_part_selector ; ssd_part1[4] ; 7.127 ; 7.082 ; 7.592 ; 7.578 ;
; result_part_selector ; ssd_part1[5] ; 7.014 ; 6.990 ; 7.492 ; 7.459 ;
; result_part_selector ; ssd_part1[6] ; 7.020 ; 7.084 ; 7.513 ; 7.546 ;
; result_part_selector ; ssd_part2[0] ; 7.291 ; 7.208 ; 7.735 ; 7.683 ;
; result_part_selector ; ssd_part2[1] ; 6.832 ; 6.759 ; 7.292 ; 7.250 ;
; result_part_selector ; ssd_part2[2] ; 7.439 ; 7.344 ; 7.877 ; 7.813 ;
; result_part_selector ; ssd_part2[3] ; 6.776 ; 6.697 ; 7.225 ; 7.177 ;
; result_part_selector ; ssd_part2[4] ; 7.375 ; 7.323 ; 7.870 ; 7.745 ;
; result_part_selector ; ssd_part2[5] ; 7.253 ; 7.174 ; 7.713 ; 7.665 ;
; result_part_selector ; ssd_part2[6] ; 7.571 ; 7.592 ; 7.976 ; 8.100 ;
; result_part_selector ; ssd_part3[0] ; 6.985 ; 6.910 ; 7.436 ; 7.391 ;
; result_part_selector ; ssd_part3[1] ; 7.280 ; 7.220 ; 7.713 ; 7.684 ;
; result_part_selector ; ssd_part3[2] ; 7.080 ; 7.009 ; 7.532 ; 7.491 ;
; result_part_selector ; ssd_part3[3] ; 6.996 ; 6.941 ; 7.448 ; 7.424 ;
; result_part_selector ; ssd_part3[4] ; 7.025 ; 6.957 ; 7.474 ; 7.437 ;
; result_part_selector ; ssd_part3[5] ; 7.080 ; 7.005 ; 7.530 ; 7.485 ;
; result_part_selector ; ssd_part3[6] ; 7.191 ; 7.243 ; 7.674 ; 7.696 ;
; result_part_selector ; ssd_part4[0] ; 7.480 ; 7.471 ; 8.026 ; 7.921 ;
; result_part_selector ; ssd_part4[1] ; 7.685 ; 7.703 ; 8.240 ; 8.122 ;
; result_part_selector ; ssd_part4[2] ; 7.477 ; 7.471 ; 8.028 ; 7.926 ;
; result_part_selector ; ssd_part4[3] ; 7.703 ; 7.668 ; 8.256 ; 8.125 ;
; result_part_selector ; ssd_part4[4] ; 7.831 ; 7.774 ; 8.351 ; 8.287 ;
; result_part_selector ; ssd_part4[5] ; 7.450 ; 7.445 ; 7.999 ; 7.898 ;
; result_part_selector ; ssd_part4[6] ; 7.781 ; 7.803 ; 8.232 ; 8.350 ;
+----------------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                 ;
+-----------+-----------------+--------------+------+
; Fmax      ; Restricted Fmax ; Clock Name   ; Note ;
+-----------+-----------------+--------------+------+
; 27.75 MHz ; 27.75 MHz       ; toggle_sw[0] ;      ;
+-----------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; toggle_sw[0] ; -17.521 ; -8953.060     ;
+--------------+---------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; toggle_sw[0] ; 0.120 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; toggle_sw[0] ; -3.000 ; -1646.259                ;
+--------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'toggle_sw[0]'                                                                                                                                                         ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -17.521 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.467     ; 14.727     ;
; -17.485 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.440     ; 14.718     ;
; -17.334 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.435     ; 14.592     ;
; -17.315 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.490     ; 14.498     ;
; -17.294 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.349     ; 14.618     ;
; -17.222 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.359     ; 14.536     ;
; -17.196 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.468     ; 14.401     ;
; -17.174 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.425     ; 14.440     ;
; -17.173 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.294     ; 14.552     ;
; -17.166 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.166     ; 14.673     ;
; -17.160 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.441     ; 14.392     ;
; -17.148 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.463     ; 14.358     ;
; -17.140 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.420     ; 14.409     ;
; -17.129 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.099     ; 14.727     ;
; -17.127 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.322     ; 14.478     ;
; -17.124 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.332     ; 14.465     ;
; -17.111 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.267     ; 14.517     ;
; -17.103 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.369     ; 14.407     ;
; -17.081 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.472     ; 14.308     ;
; -17.076 ; mips_sim:testmodule|mips_core_de0:run|registers[8][2]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.185     ; 14.564     ;
; -17.071 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[13][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.170     ; 14.690     ;
; -17.057 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.427     ; 14.321     ;
; -17.022 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.140     ; 14.555     ;
; -17.012 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.562     ; 14.242     ;
; -17.009 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.436     ; 14.266     ;
; -17.002 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.606     ; 14.174     ;
; -16.997 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.458     ; 14.232     ;
; -16.986 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[13][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.171     ; 14.600     ;
; -16.985 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.365     ; 14.293     ;
; -16.981 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.577     ; 14.189     ;
; -16.976 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.317     ; 14.352     ;
; -16.974 ; mips_sim:testmodule|mips_core_de0:run|registers[16][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.634     ; 15.013     ;
; -16.973 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.327     ; 14.339     ;
; -16.972 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.028     ; 13.639     ;
; -16.966 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.448     ; 14.209     ;
; -16.960 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.262     ; 14.391     ;
; -16.951 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][30]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.325     ; 14.477     ;
; -16.950 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.139     ; 14.484     ;
; -16.949 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.089     ; 14.542     ;
; -16.945 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.307     ; 14.329     ;
; -16.942 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.986     ; 14.724     ;
; -16.941 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.042     ; 14.592     ;
; -16.938 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.443     ; 14.184     ;
; -16.917 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.302     ; 14.304     ;
; -16.887 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.342     ; 14.218     ;
; -16.883 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.116     ; 14.458     ;
; -16.879 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.495     ; 14.083     ;
; -16.873 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.317     ; 14.247     ;
; -16.871 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[12][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.909     ; 14.753     ;
; -16.869 ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.582     ; 14.960     ;
; -16.860 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.306     ; 14.727     ;
; -16.860 ; mips_sim:testmodule|mips_core_de0:run|registers[8][2]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.158     ; 14.375     ;
; -16.858 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.354     ; 14.203     ;
; -16.857 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.109     ; 14.450     ;
; -16.855 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.450     ; 14.096     ;
; -16.849 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.426     ; 14.114     ;
; -16.845 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.312     ; 14.222     ;
; -16.834 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.309     ; 14.216     ;
; -16.830 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.165     ; 13.419     ;
; -16.825 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[12][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.907     ; 14.599     ;
; -16.824 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.279     ; 14.718     ;
; -16.824 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.252     ; 14.263     ;
; -16.824 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.113     ; 14.384     ;
; -16.819 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.581     ; 14.026     ;
; -16.819 ; mips_sim:testmodule|mips_core_de0:run|registers[10][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.731     ; 14.761     ;
; -16.818 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.338     ; 14.153     ;
; -16.817 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.124     ; 14.384     ;
; -16.816 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.982     ; 14.631     ;
; -16.812 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[19][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.579     ; 14.827     ;
; -16.811 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.134     ; 14.370     ;
; -16.810 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.422     ; 14.962     ;
; -16.806 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.421     ; 14.074     ;
; -16.804 ; mips_sim:testmodule|mips_core_de0:run|registers[18][2]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.363     ; 14.114     ;
; -16.804 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.100     ; 14.401     ;
; -16.796 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.247     ; 14.238     ;
; -16.795 ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.206     ; 14.262     ;
; -16.792 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.122     ; 14.367     ;
; -16.790 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 1.000        ; -2.260     ; 14.727     ;
; -16.789 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.119     ; 14.359     ;
; -16.786 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.364     ; 14.121     ;
; -16.781 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.032     ; 14.440     ;
; -16.779 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][23] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.026     ; 13.455     ;
; -16.776 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[11][18] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -3.143     ; 13.431     ;
; -16.771 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.981     ; 14.487     ;
; -16.770 ; mips_sim:testmodule|mips_core_de0:run|registers[8][31]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.171     ; 14.272     ;
; -16.768 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.991     ; 14.474     ;
; -16.766 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.259     ; 14.180     ;
; -16.762 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.319     ; 14.134     ;
; -16.761 ; mips_sim:testmodule|mips_core_de0:run|registers[8][28]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.162     ; 14.272     ;
; -16.758 ; mips_sim:testmodule|mips_core_de0:run|registers[16][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.607     ; 14.824     ;
; -16.756 ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.185     ; 14.244     ;
; -16.755 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.926     ; 14.526     ;
; -16.754 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.327     ; 14.118     ;
; -16.751 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.600     ; 13.936     ;
; -16.748 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.337     ; 14.104     ;
; -16.747 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.473     ; 13.973     ;
; -16.747 ; mips_sim:testmodule|mips_core_de0:run|registers[18][25] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.487     ; 13.933     ;
; -16.747 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.027     ; 14.409     ;
; -16.747 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.112     ; 14.317     ;
; -16.746 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[13][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.171     ; 14.364     ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'toggle_sw[0]'                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.120 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.621      ; 6.741      ;
; 0.151 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.782      ; 6.933      ;
; 0.439 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.782      ; 6.741      ;
; 0.451 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.550      ; 7.001      ;
; 0.462 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.743      ; 7.205      ;
; 0.478 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.442      ; 6.920      ;
; 0.489 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.635      ; 7.124      ;
; 0.494 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.745      ; 7.239      ;
; 0.557 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.115      ; 6.672      ;
; 0.558 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.138      ; 6.696      ;
; 0.590 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.906      ; 7.496      ;
; 0.608 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.299      ; 6.907      ;
; 0.672 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.542      ; 7.214      ;
; 0.675 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.276      ; 6.951      ;
; 0.682 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.971      ; 6.653      ;
; 0.689 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.044      ; 6.733      ;
; 0.689 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.958      ; 6.647      ;
; 0.693 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.290      ; 6.983      ;
; 0.693 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.164      ; 6.857      ;
; 0.700 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.634      ; 7.334      ;
; 0.719 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.620      ; 7.339      ;
; 0.724 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.703      ; 7.427      ;
; 0.733 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.205      ; 6.938      ;
; 0.734 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.261      ; 6.995      ;
; 0.738 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.743      ; 7.001      ;
; 0.743 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.795      ; 7.538      ;
; 0.758 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.093      ; 6.851      ;
; 0.763 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.097      ; 6.860      ;
; 0.765 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.635      ; 6.920      ;
; 0.771 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[0]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.470      ; 7.241      ;
; 0.772 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.496      ; 7.268      ;
; 0.785 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.111      ; 6.896      ;
; 0.785 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.119      ; 6.904      ;
; 0.787 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.272      ; 7.059      ;
; 0.792 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.621      ; 6.933      ;
; 0.794 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.427      ; 7.221      ;
; 0.795 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.293      ; 7.088      ;
; 0.797 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[11]        ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.466      ; 7.263      ;
; 0.799 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.614      ; 7.413      ;
; 0.809 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.418      ; 7.227      ;
; 0.813 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.906      ; 7.239      ;
; 0.815 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.657      ; 7.472      ;
; 0.816 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.393      ; 7.209      ;
; 0.820 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.611      ; 7.431      ;
; 0.826 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.293      ; 7.119      ;
; 0.829 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.132      ; 6.961      ;
; 0.832 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.722      ; 7.554      ;
; 0.835 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.561      ; 7.396      ;
; 0.836 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.399      ; 7.235      ;
; 0.837 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.144      ; 6.981      ;
; 0.838 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[11]        ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.627      ; 7.465      ;
; 0.839 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[0]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.631      ; 7.470      ;
; 0.840 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.100      ; 6.940      ;
; 0.845 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.089      ; 6.934      ;
; 0.848 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[21][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.411      ; 7.259      ;
; 0.851 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.928      ; 6.779      ;
; 0.853 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.236      ; 7.089      ;
; 0.856 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.285      ; 7.141      ;
; 0.858 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.243      ; 7.101      ;
; 0.858 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.291      ; 7.149      ;
; 0.861 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][7]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.099      ; 6.960      ;
; 0.861 ; mips_sim:testmodule|mips_core_de0:run|registers[11][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.326      ; 4.187      ;
; 0.863 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.274      ; 7.137      ;
; 0.865 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.132      ; 6.997      ;
; 0.866 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][17] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.293      ; 7.159      ;
; 0.867 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][17]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.688      ; 7.555      ;
; 0.867 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.100      ; 6.967      ;
; 0.869 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.436      ; 7.305      ;
; 0.875 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][17]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.849      ; 7.724      ;
; 0.876 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.276      ; 6.672      ;
; 0.876 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][17] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.811      ; 7.687      ;
; 0.877 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 6.299      ; 6.696      ;
; 0.877 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.279      ; 7.156      ;
; 0.880 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[4]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.352      ; 7.232      ;
; 0.883 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][7]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.938      ; 6.821      ;
; 0.885 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.421      ; 7.306      ;
; 0.885 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.939      ; 6.824      ;
; 0.891 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.983      ; 6.874      ;
; 0.894 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[21][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.572      ; 7.466      ;
; 0.897 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.232      ; 7.129      ;
; 0.900 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.231      ; 7.131      ;
; 0.902 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.617      ; 7.519      ;
; 0.906 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.238      ; 7.144      ;
; 0.908 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.489      ; 7.397      ;
; 0.912 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][6]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.101      ; 7.013      ;
; 0.913 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 5.932      ; 6.845      ;
; 0.914 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.124      ; 7.038      ;
; 0.919 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.682      ; 7.601      ;
; 0.921 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[4]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.513      ; 7.434      ;
; 0.923 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][24] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.832      ; 7.755      ;
; 0.927 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.130      ; 7.057      ;
; 0.929 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.424      ; 7.353      ;
; 0.933 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.075      ; 7.008      ;
; 0.936 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.150      ; 7.086      ;
; 0.936 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 7.097      ; 8.033      ;
; 0.936 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.311      ; 7.247      ;
; 0.946 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.564      ; 7.510      ;
; 0.947 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.766      ; 7.713      ;
; 0.948 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.227      ; 7.175      ;
; 0.950 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 6.113      ; 7.063      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'toggle_sw[0]'                                                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; toggle_sw[0] ; Rise       ; toggle_sw[0]                                            ;
; -1.180 ; -1.180       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][6]  ;
; -1.164 ; -1.164       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][18] ;
; -1.164 ; -1.164       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][20] ;
; -1.164 ; -1.164       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][25] ;
; -1.163 ; -1.163       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][12] ;
; -1.163 ; -1.163       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][21] ;
; -1.163 ; -1.163       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][22] ;
; -1.163 ; -1.163       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ;
; -1.162 ; -1.162       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][6]  ;
; -1.160 ; -1.160       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ;
; -1.160 ; -1.160       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ;
; -1.160 ; -1.160       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][24] ;
; -1.160 ; -1.160       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][28] ;
; -1.160 ; -1.160       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][4]  ;
; -1.159 ; -1.159       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][23] ;
; -1.159 ; -1.159       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][29] ;
; -1.158 ; -1.158       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][17] ;
; -1.158 ; -1.158       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][1]  ;
; -1.157 ; -1.157       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][6]|dataa                   ;
; -1.156 ; -1.156       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][16]|dataa                  ;
; -1.155 ; -1.155       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ;
; -1.155 ; -1.155       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][8]|datac                   ;
; -1.154 ; -1.154       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][1]|datac                   ;
; -1.154 ; -1.154       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][25]|datac                  ;
; -1.153 ; -1.153       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][11] ;
; -1.153 ; -1.153       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][13] ;
; -1.153 ; -1.153       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][14] ;
; -1.153 ; -1.153       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][15] ;
; -1.152 ; -1.152       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ;
; -1.152 ; -1.152       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][28]|datac                  ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][8]  ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][12]|datac                  ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][20]|datac                  ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][26]|datac                  ;
; -1.150 ; -1.150       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][28] ;
; -1.150 ; -1.150       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][30]|datac                  ;
; -1.149 ; -1.149       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ;
; -1.149 ; -1.149       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][20] ;
; -1.149 ; -1.149       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][26] ;
; -1.149 ; -1.149       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][31]|datac                  ;
; -1.148 ; -1.148       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ;
; -1.148 ; -1.148       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][22]|datac                  ;
; -1.147 ; -1.147       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][31] ;
; -1.147 ; -1.147       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][17]|datac                  ;
; -1.147 ; -1.147       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][4]|datac                   ;
; -1.146 ; -1.146       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][16] ;
; -1.146 ; -1.146       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][12] ;
; -1.146 ; -1.146       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ;
; -1.145 ; -1.145       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][17] ;
; -1.144 ; -1.144       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][2]|datac                   ;
; -1.142 ; -1.142       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ;
; -1.142 ; -1.142       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]|datac                   ;
; -1.141 ; -1.141       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][24]|datac                  ;
; -1.140 ; -1.140       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][7]  ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232clkctrl|inclk[0]     ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232clkctrl|outclk       ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][18]|datad                  ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][20]|datad                  ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][21]|datad                  ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][25]|datad                  ;
; -1.140 ; -1.140       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][26]|datad                  ;
; -1.140 ; -1.140       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][18]|datac                  ;
; -1.140 ; -1.140       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][9]|datad                   ;
; -1.139 ; -1.139       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][24] ;
; -1.139 ; -1.139       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ;
; -1.139 ; -1.139       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232|combout             ;
; -1.139 ; -1.139       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][12]|datad                  ;
; -1.139 ; -1.139       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][22]|datad                  ;
; -1.139 ; -1.139       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][27]|datac                  ;
; -1.139 ; -1.139       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][29]|datad                  ;
; -1.139 ; -1.139       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][7]|datad                   ;
; -1.138 ; -1.138       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][6]|datad                   ;
; -1.138 ; -1.138       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][11]|datad                  ;
; -1.138 ; -1.138       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][19]|datad                  ;
; -1.138 ; -1.138       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][3]|datac                   ;
; -1.138 ; -1.138       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][5]|datad                   ;
; -1.137 ; -1.137       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ;
; -1.137 ; -1.137       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][28]|datad                  ;
; -1.137 ; -1.137       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][10]|datad                  ;
; -1.137 ; -1.137       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][15]|datad                  ;
; -1.137 ; -1.137       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][21]|datab                  ;
; -1.136 ; -1.136       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][3]  ;
; -1.136 ; -1.136       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]|datad                   ;
; -1.136 ; -1.136       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][19]|datad                  ;
; -1.136 ; -1.136       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][24]|datad                  ;
; -1.136 ; -1.136       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][29]|datad                  ;
; -1.136 ; -1.136       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][4]|datad                   ;
; -1.136 ; -1.136       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]~239clkctrl|inclk[0]     ;
; -1.136 ; -1.136       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]~239clkctrl|outclk       ;
; -1.136 ; -1.136       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][13]|datad                  ;
; -1.136 ; -1.136       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][14]|datac                  ;
; -1.136 ; -1.136       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][23]|datad                  ;
; -1.135 ; -1.135       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][18] ;
; -1.135 ; -1.135       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][1]|datad                   ;
; -1.135 ; -1.135       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][23]|datad                  ;
; -1.135 ; -1.135       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][7]|datac                   ;
; -1.134 ; -1.134       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ;
; -1.134 ; -1.134       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][3]  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 20.992 ; 21.403 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 13.129 ; 13.257 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 15.775 ; 16.213 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 20.503 ; 20.883 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 20.992 ; 21.403 ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 20.761 ; 20.996 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 12.898 ; 13.026 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 15.506 ; 15.923 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 20.272 ; 20.476 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 20.761 ; 20.996 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 1.261  ; 0.919  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; -0.120 ; -0.312 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 0.856  ; 0.501  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.078  ; 0.693  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.261  ; 0.919  ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 1.454  ; 1.112  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 0.041  ; -0.151 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 1.049  ; 0.694  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.271  ; 0.886  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.454  ; 1.112  ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 12.879 ; 12.738 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 12.587 ; 12.522 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 12.879 ; 12.738 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 12.534 ; 12.431 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 12.619 ; 12.507 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 12.290 ; 12.281 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 12.180 ; 12.140 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 12.292 ; 12.401 ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 13.007 ; 12.889 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 12.632 ; 12.562 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 12.216 ; 12.188 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 13.007 ; 12.889 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 12.524 ; 12.414 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 12.415 ; 12.487 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 12.569 ; 12.520 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 12.502 ; 12.720 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 12.901 ; 12.966 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 12.755 ; 12.651 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 12.662 ; 12.616 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 12.841 ; 12.751 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 12.761 ; 12.672 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 12.555 ; 12.476 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 12.796 ; 12.773 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 12.901 ; 12.966 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 13.530 ; 13.459 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 12.890 ; 12.889 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 13.530 ; 13.459 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 13.427 ; 13.361 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 13.363 ; 13.279 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 13.420 ; 13.333 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 13.410 ; 13.308 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 13.229 ; 13.376 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 13.040 ; 12.899 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 12.748 ; 12.683 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 13.040 ; 12.899 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 12.695 ; 12.592 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 12.780 ; 12.668 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 12.451 ; 12.442 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 12.341 ; 12.301 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 12.453 ; 12.562 ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 13.168 ; 13.050 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 12.793 ; 12.723 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 12.377 ; 12.349 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 13.168 ; 13.050 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 12.685 ; 12.575 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 12.576 ; 12.648 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 12.730 ; 12.681 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 12.663 ; 12.881 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 13.062 ; 13.127 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 12.916 ; 12.812 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 12.823 ; 12.777 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 13.002 ; 12.912 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 12.922 ; 12.833 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 12.716 ; 12.637 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 12.957 ; 12.934 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 13.062 ; 13.127 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 13.691 ; 13.620 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 13.051 ; 13.050 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 13.691 ; 13.620 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 13.588 ; 13.522 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 13.524 ; 13.440 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 13.581 ; 13.494 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 13.571 ; 13.469 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 13.390 ; 13.537 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 8.669  ; 8.656  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 9.085  ; 9.046  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 9.117  ; 9.073  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 8.877  ; 8.796  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 8.893  ; 8.911  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 8.728  ; 8.656  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 8.853  ; 8.814  ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 8.669  ; 8.674  ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 8.866  ; 8.808  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 9.254  ; 9.183  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 8.866  ; 8.808  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 9.626  ; 9.494  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 9.149  ; 9.039  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 9.260  ; 9.168  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 9.250  ; 9.165  ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 9.374  ; 9.424  ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 8.659  ; 8.589  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 9.034  ; 8.958  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 8.659  ; 8.589  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 9.114  ; 9.016  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 9.004  ; 8.975  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 8.904  ; 8.899  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 9.080  ; 9.035  ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 9.150  ; 9.300  ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 9.200  ; 9.106  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 9.231  ; 9.131  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 9.396  ; 9.305  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 9.225  ; 9.141  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 9.432  ; 9.342  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 9.709  ; 9.669  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 9.200  ; 9.106  ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 9.439  ; 9.544  ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 9.008  ; 8.995  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 9.424  ; 9.385  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 9.456  ; 9.412  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 9.216  ; 9.135  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 9.232  ; 9.250  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 9.067  ; 8.995  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 9.192  ; 9.153  ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 9.008  ; 9.013  ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 9.205  ; 9.147  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 9.593  ; 9.522  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 9.205  ; 9.147  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 9.965  ; 9.833  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 9.488  ; 9.378  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 9.599  ; 9.507  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 9.589  ; 9.504  ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 9.713  ; 9.763  ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 8.998  ; 8.928  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 9.373  ; 9.297  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 8.998  ; 8.928  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 9.453  ; 9.355  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 9.343  ; 9.314  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 9.243  ; 9.238  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 9.419  ; 9.374  ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 9.489  ; 9.639  ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 9.539  ; 9.445  ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 9.570  ; 9.470  ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 9.735  ; 9.644  ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 9.564  ; 9.480  ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 9.771  ; 9.681  ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 10.048 ; 10.008 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 9.539  ; 9.445  ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 9.778  ; 9.883  ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 7.233 ; 7.142 ; 7.620 ; 7.558 ;
; result_part_selector ; ssd_part1[1] ; 7.259 ; 7.161 ; 7.650 ; 7.581 ;
; result_part_selector ; ssd_part1[2] ; 6.861 ; 6.879 ; 7.320 ; 7.200 ;
; result_part_selector ; ssd_part1[3] ; 7.028 ; 6.954 ; 7.413 ; 7.368 ;
; result_part_selector ; ssd_part1[4] ; 6.786 ; 6.725 ; 7.170 ; 7.138 ;
; result_part_selector ; ssd_part1[5] ; 6.692 ; 6.625 ; 7.080 ; 7.005 ;
; result_part_selector ; ssd_part1[6] ; 6.652 ; 6.744 ; 7.069 ; 7.132 ;
; result_part_selector ; ssd_part2[0] ; 6.946 ; 6.853 ; 7.316 ; 7.252 ;
; result_part_selector ; ssd_part2[1] ; 6.507 ; 6.416 ; 6.889 ; 6.827 ;
; result_part_selector ; ssd_part2[2] ; 7.094 ; 6.981 ; 7.452 ; 7.368 ;
; result_part_selector ; ssd_part2[3] ; 6.455 ; 6.357 ; 6.833 ; 6.764 ;
; result_part_selector ; ssd_part2[4] ; 7.057 ; 7.011 ; 7.469 ; 7.339 ;
; result_part_selector ; ssd_part2[5] ; 6.914 ; 6.794 ; 7.297 ; 7.206 ;
; result_part_selector ; ssd_part2[6] ; 7.223 ; 7.246 ; 7.545 ; 7.681 ;
; result_part_selector ; ssd_part3[0] ; 6.661 ; 6.558 ; 7.031 ; 6.958 ;
; result_part_selector ; ssd_part3[1] ; 6.942 ; 6.846 ; 7.322 ; 7.255 ;
; result_part_selector ; ssd_part3[2] ; 6.743 ; 6.657 ; 7.114 ; 7.058 ;
; result_part_selector ; ssd_part3[3] ; 6.667 ; 6.585 ; 7.038 ; 6.985 ;
; result_part_selector ; ssd_part3[4] ; 6.695 ; 6.619 ; 7.064 ; 7.017 ;
; result_part_selector ; ssd_part3[5] ; 6.752 ; 6.677 ; 7.121 ; 7.076 ;
; result_part_selector ; ssd_part3[6] ; 6.802 ; 6.900 ; 7.203 ; 7.271 ;
; result_part_selector ; ssd_part4[0] ; 7.140 ; 7.100 ; 7.609 ; 7.465 ;
; result_part_selector ; ssd_part4[1] ; 7.320 ; 7.296 ; 7.802 ; 7.640 ;
; result_part_selector ; ssd_part4[2] ; 7.137 ; 7.117 ; 7.609 ; 7.485 ;
; result_part_selector ; ssd_part4[3] ; 7.352 ; 7.319 ; 7.823 ; 7.686 ;
; result_part_selector ; ssd_part4[4] ; 7.505 ; 7.429 ; 7.932 ; 7.876 ;
; result_part_selector ; ssd_part4[5] ; 7.112 ; 7.076 ; 7.582 ; 7.442 ;
; result_part_selector ; ssd_part4[6] ; 7.406 ; 7.455 ; 7.770 ; 7.923 ;
+----------------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 7.054 ; 6.965 ; 7.431 ; 7.370 ;
; result_part_selector ; ssd_part1[1] ; 7.079 ; 6.983 ; 7.459 ; 7.391 ;
; result_part_selector ; ssd_part1[2] ; 6.696 ; 6.708 ; 7.132 ; 7.021 ;
; result_part_selector ; ssd_part1[3] ; 6.858 ; 6.785 ; 7.232 ; 7.187 ;
; result_part_selector ; ssd_part1[4] ; 6.624 ; 6.562 ; 6.999 ; 6.965 ;
; result_part_selector ; ssd_part1[5] ; 6.536 ; 6.469 ; 6.912 ; 6.839 ;
; result_part_selector ; ssd_part1[6] ; 6.494 ; 6.585 ; 6.899 ; 6.962 ;
; result_part_selector ; ssd_part2[0] ; 6.780 ; 6.688 ; 7.139 ; 7.075 ;
; result_part_selector ; ssd_part2[1] ; 6.359 ; 6.269 ; 6.731 ; 6.669 ;
; result_part_selector ; ssd_part2[2] ; 6.920 ; 6.810 ; 7.269 ; 7.187 ;
; result_part_selector ; ssd_part2[3] ; 6.308 ; 6.211 ; 6.675 ; 6.606 ;
; result_part_selector ; ssd_part2[4] ; 6.856 ; 6.791 ; 7.249 ; 7.126 ;
; result_part_selector ; ssd_part2[5] ; 6.748 ; 6.631 ; 7.120 ; 7.031 ;
; result_part_selector ; ssd_part2[6] ; 7.024 ; 7.056 ; 7.337 ; 7.467 ;
; result_part_selector ; ssd_part3[0] ; 6.504 ; 6.404 ; 6.866 ; 6.794 ;
; result_part_selector ; ssd_part3[1] ; 6.776 ; 6.681 ; 7.145 ; 7.078 ;
; result_part_selector ; ssd_part3[2] ; 6.586 ; 6.500 ; 6.947 ; 6.889 ;
; result_part_selector ; ssd_part3[3] ; 6.509 ; 6.427 ; 6.871 ; 6.817 ;
; result_part_selector ; ssd_part3[4] ; 6.538 ; 6.463 ; 6.898 ; 6.851 ;
; result_part_selector ; ssd_part3[5] ; 6.595 ; 6.520 ; 6.955 ; 6.908 ;
; result_part_selector ; ssd_part3[6] ; 6.639 ; 6.736 ; 7.028 ; 7.097 ;
; result_part_selector ; ssd_part4[0] ; 6.952 ; 6.904 ; 7.405 ; 7.264 ;
; result_part_selector ; ssd_part4[1] ; 7.137 ; 7.109 ; 7.594 ; 7.443 ;
; result_part_selector ; ssd_part4[2] ; 6.948 ; 6.919 ; 7.404 ; 7.282 ;
; result_part_selector ; ssd_part4[3] ; 7.155 ; 7.114 ; 7.609 ; 7.475 ;
; result_part_selector ; ssd_part4[4] ; 7.274 ; 7.207 ; 7.702 ; 7.624 ;
; result_part_selector ; ssd_part4[5] ; 6.924 ; 6.879 ; 7.378 ; 7.240 ;
; result_part_selector ; ssd_part4[6] ; 7.195 ; 7.253 ; 7.554 ; 7.705 ;
+----------------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; toggle_sw[0] ; -11.596 ; -5798.953     ;
+--------------+---------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; toggle_sw[0] ; -0.188 ; -0.260        ;
+--------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; toggle_sw[0] ; -3.000 ; -1032.049                ;
+--------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'toggle_sw[0]'                                                                                                                                                         ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -11.596 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.928     ; 9.645      ;
; -11.482 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.907     ; 9.552      ;
; -11.453 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.930     ; 9.500      ;
; -11.437 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.871     ; 9.543      ;
; -11.416 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.948     ; 9.445      ;
; -11.402 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.887     ; 9.505      ;
; -11.339 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.880     ; 9.448      ;
; -11.339 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.909     ; 9.407      ;
; -11.336 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.786     ; 9.527      ;
; -11.323 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.850     ; 9.450      ;
; -11.310 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.865     ; 9.422      ;
; -11.302 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.927     ; 9.352      ;
; -11.284 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.827     ; 9.434      ;
; -11.272 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.876     ; 9.385      ;
; -11.266 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.894     ; 9.349      ;
; -11.259 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.889     ; 9.360      ;
; -11.246 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.932     ; 9.310      ;
; -11.243 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.830     ; 9.403      ;
; -11.233 ; mips_sim:testmodule|mips_core_de0:run|registers[16][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.487     ; 9.723      ;
; -11.232 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.881     ; 9.340      ;
; -11.222 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.765     ; 9.434      ;
; -11.222 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.907     ; 9.305      ;
; -11.216 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.713     ; 9.480      ;
; -11.215 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.879     ; 9.313      ;
; -11.208 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.876     ; 9.309      ;
; -11.203 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.960     ; 9.294      ;
; -11.196 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.882     ; 9.303      ;
; -11.196 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.844     ; 9.329      ;
; -11.194 ; mips_sim:testmodule|mips_core_de0:run|registers[8][2]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.726     ; 9.445      ;
; -11.180 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.823     ; 9.346      ;
; -11.180 ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.814     ; 9.343      ;
; -11.177 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.989     ; 9.238      ;
; -11.175 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.595     ; 9.618      ;
; -11.170 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.806     ; 9.341      ;
; -11.159 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.900     ; 9.248      ;
; -11.156 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.013     ; 9.187      ;
; -11.153 ; mips_sim:testmodule|mips_core_de0:run|registers[16][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.542     ; 9.588      ;
; -11.152 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.873     ; 9.256      ;
; -11.142 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.745     ; 9.387      ;
; -11.140 ; mips_sim:testmodule|mips_core_de0:run|registers[21][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.739     ; 9.378      ;
; -11.129 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.878     ; 9.240      ;
; -11.119 ; mips_sim:testmodule|mips_core_de0:run|registers[16][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.466     ; 9.630      ;
; -11.116 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.824     ; 9.282      ;
; -11.113 ; mips_sim:testmodule|mips_core_de0:run|registers[18][25] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.946     ; 9.144      ;
; -11.113 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.819     ; 9.283      ;
; -11.113 ; mips_sim:testmodule|mips_core_de0:run|registers[16][30] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.554     ; 9.536      ;
; -11.103 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.934     ; 9.165      ;
; -11.102 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.692     ; 9.387      ;
; -11.101 ; mips_sim:testmodule|mips_core_de0:run|registers[8][31]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.715     ; 9.363      ;
; -11.101 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.858     ; 9.220      ;
; -11.094 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.855     ; 9.216      ;
; -11.092 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.896     ; 9.185      ;
; -11.090 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.786     ; 9.294      ;
; -11.089 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.883     ; 9.195      ;
; -11.088 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[9][30]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.811     ; 9.376      ;
; -11.087 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.875     ; 9.208      ;
; -11.084 ; mips_sim:testmodule|mips_core_de0:run|registers[17][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.869     ; 9.192      ;
; -11.083 ; mips_sim:testmodule|mips_core_de0:run|registers[19][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.602     ; 9.458      ;
; -11.081 ; mips_sim:testmodule|mips_core_de0:run|registers[10][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.425     ; 9.633      ;
; -11.079 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.738     ; 9.330      ;
; -11.075 ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.849     ; 9.203      ;
; -11.075 ; mips_sim:testmodule|mips_core_de0:run|registers[21][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.655     ; 9.397      ;
; -11.073 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.824     ; 9.238      ;
; -11.072 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.853     ; 9.209      ;
; -11.069 ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.394     ; 9.652      ;
; -11.066 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.952     ; 9.110      ;
; -11.066 ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.793     ; 9.250      ;
; -11.063 ; mips_sim:testmodule|mips_core_de0:run|registers[12][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.830     ; 9.210      ;
; -11.060 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.962     ; 9.149      ;
; -11.053 ; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.817     ; 9.225      ;
; -11.052 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][29]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.901     ; 9.140      ;
; -11.047 ; mips_sim:testmodule|mips_core_de0:run|registers[18][2]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.872     ; 9.152      ;
; -11.047 ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.336     ; 9.688      ;
; -11.044 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.903     ; 9.192      ;
; -11.039 ; mips_sim:testmodule|mips_core_de0:run|registers[16][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.446     ; 9.583      ;
; -11.039 ; mips_sim:testmodule|mips_core_de0:run|registers[16][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.521     ; 9.495      ;
; -11.035 ; mips_sim:testmodule|mips_core_de0:run|registers[8][28]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.709     ; 9.303      ;
; -11.034 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.991     ; 9.093      ;
; -11.032 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.597     ; 9.473      ;
; -11.032 ; mips_sim:testmodule|mips_core_de0:run|registers[12][1]  ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.834     ; 9.175      ;
; -11.027 ; mips_sim:testmodule|mips_core_de0:run|registers[12][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.779     ; 9.237      ;
; -11.026 ; mips_sim:testmodule|mips_core_de0:run|registers[21][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.718     ; 9.285      ;
; -11.025 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[12][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.497     ; 9.579      ;
; -11.023 ; mips_sim:testmodule|mips_core_de0:run|registers[18][7]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][20]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.980     ; 9.094      ;
; -11.022 ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.672     ; 9.340      ;
; -11.021 ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.838     ; 9.173      ;
; -11.020 ; mips_sim:testmodule|mips_core_de0:run|registers[8][2]   ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.705     ; 9.292      ;
; -11.018 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.932     ; 9.136      ;
; -11.016 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.599     ; 9.460      ;
; -11.016 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.538     ; 9.516      ;
; -11.014 ; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.835     ; 9.169      ;
; -11.013 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[24][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.592     ; 9.478      ;
; -11.013 ; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -2.015     ; 9.042      ;
; -11.012 ; mips_sim:testmodule|mips_core_de0:run|registers[8][27]  ; mips_sim:testmodule|mips_core_de0:run|registers[9][27]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.734     ; 9.267      ;
; -11.009 ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.846     ; 9.152      ;
; -11.008 ; mips_sim:testmodule|mips_core_de0:run|registers[21][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.654     ; 9.331      ;
; -11.000 ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[10][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.992     ; 9.058      ;
; -10.999 ; mips_sim:testmodule|mips_core_de0:run|registers[18][25] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.925     ; 9.051      ;
; -10.999 ; mips_sim:testmodule|mips_core_de0:run|registers[16][30] ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.533     ; 9.443      ;
; -10.997 ; mips_sim:testmodule|mips_core_de0:run|registers[18][27] ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; toggle_sw[0] ; toggle_sw[0] ; 0.500        ; -1.956     ; 9.085      ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'toggle_sw[0]'                                                                                                                                                         ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -0.188 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.630      ; 4.442      ;
; -0.040 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.736      ; 4.696      ;
; -0.031 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.706      ; 4.675      ;
; -0.014 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.706      ; 4.212      ;
; -0.001 ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.654      ; 4.653      ;
; 0.016  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.654      ; 4.190      ;
; 0.037  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.175      ; 4.212      ;
; 0.064  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[19][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.327      ; 4.391      ;
; 0.067  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.123      ; 4.190      ;
; 0.067  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.304      ; 4.371      ;
; 0.095  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.570      ; 4.665      ;
; 0.137  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.340      ; 4.477      ;
; 0.154  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.340      ; 4.014      ;
; 0.191  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.193      ; 4.384      ;
; 0.192  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.629      ; 4.821      ;
; 0.204  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.640      ; 4.844      ;
; 0.205  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.809      ; 4.014      ;
; 0.209  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.629      ; 4.358      ;
; 0.211  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[0]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.560      ; 4.771      ;
; 0.212  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.691      ; 4.903      ;
; 0.215  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.166      ; 4.381      ;
; 0.219  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.413      ; 4.632      ;
; 0.221  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.640      ; 4.381      ;
; 0.229  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][8]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.691      ; 4.440      ;
; 0.238  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.156      ; 4.394      ;
; 0.238  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.580      ; 4.818      ;
; 0.241  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[21][0]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.508      ; 4.749      ;
; 0.244  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][0]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.630      ; 4.394      ;
; 0.245  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.637      ; 4.882      ;
; 0.246  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[24][2]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.778      ; 5.024      ;
; 0.249  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.106      ; 4.355      ;
; 0.251  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.510      ; 4.761      ;
; 0.255  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.580      ; 4.355      ;
; 0.256  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.698      ; 4.954      ;
; 0.260  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.098      ; 4.358      ;
; 0.268  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.510      ; 4.298      ;
; 0.268  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.286      ; 4.554      ;
; 0.278  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[20][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.628      ; 4.906      ;
; 0.280  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][8]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.160      ; 4.440      ;
; 0.285  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.413      ; 4.218      ;
; 0.302  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[21][2]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.579      ; 4.881      ;
; 0.304  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.631      ; 4.935      ;
; 0.308  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.637      ; 4.465      ;
; 0.312  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.313      ; 4.625      ;
; 0.315  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][24] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.776      ; 4.611      ;
; 0.316  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.211      ; 4.527      ;
; 0.318  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.826      ; 4.144      ;
; 0.319  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.723      ; 4.042      ;
; 0.319  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.979      ; 4.298      ;
; 0.321  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[24][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.672      ; 4.993      ;
; 0.322  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.583      ; 4.905      ;
; 0.324  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.300      ; 4.144      ;
; 0.325  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.197      ; 4.042      ;
; 0.327  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][20] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.698      ; 4.545      ;
; 0.333  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.109      ; 4.442      ;
; 0.333  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][17] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.763      ; 4.616      ;
; 0.336  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][10] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.882      ; 4.218      ;
; 0.338  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[24][5]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.672      ; 4.530      ;
; 0.339  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.583      ; 4.442      ;
; 0.339  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[24][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.676      ; 5.015      ;
; 0.342  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.901      ; 4.243      ;
; 0.345  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.299      ; 4.644      ;
; 0.347  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[10][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.276      ; 4.623      ;
; 0.348  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.375      ; 4.243      ;
; 0.349  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[16][4]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.404      ; 4.753      ;
; 0.350  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.891      ; 4.241      ;
; 0.352  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[2]         ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.489      ; 4.841      ;
; 0.354  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.751      ; 4.625      ;
; 0.355  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[15][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.504      ; 4.859      ;
; 0.356  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.365      ; 4.241      ;
; 0.359  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.106      ; 4.465      ;
; 0.360  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][20] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.680      ; 4.560      ;
; 0.361  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][30] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.691      ; 4.572      ;
; 0.363  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.819      ; 4.182      ;
; 0.364  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.856      ; 5.220      ;
; 0.366  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][24] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.245      ; 4.611      ;
; 0.367  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][0]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.272      ; 4.639      ;
; 0.369  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.293      ; 4.182      ;
; 0.376  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[11]        ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.083      ; 4.459      ;
; 0.377  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[31][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.109      ; 4.486      ;
; 0.378  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][20] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.167      ; 4.545      ;
; 0.378  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][7]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.728      ; 4.106      ;
; 0.378  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.825      ; 4.203      ;
; 0.378  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.719      ; 5.097      ;
; 0.378  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.193      ; 4.571      ;
; 0.379  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][7]  ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.706      ; 4.605      ;
; 0.380  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 3.728      ; 4.108      ;
; 0.381  ; mips_sim:testmodule|mips_core_de0:run|registers[11][28] ; mips_sim:testmodule|mips_core_de0:run|registers[24][28] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 2.023      ; 2.404      ;
; 0.382  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|result[11]        ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.557      ; 4.459      ;
; 0.383  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[21][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.515      ; 4.898      ;
; 0.384  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][17] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.232      ; 4.616      ;
; 0.384  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][7]   ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.202      ; 4.106      ;
; 0.384  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.299      ; 4.203      ;
; 0.386  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.202      ; 4.108      ;
; 0.386  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][30] ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.628      ; 5.014      ;
; 0.386  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[25][6]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.396      ; 4.782      ;
; 0.387  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[17][7]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.706      ; 5.093      ;
; 0.389  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[24][5]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.141      ; 4.530      ;
; 0.390  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[8][17]  ; toggle_sw[0] ; toggle_sw[0] ; 0.000        ; 4.656      ; 5.046      ;
; 0.393  ; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[12][21] ; toggle_sw[0] ; toggle_sw[0] ; -0.500       ; 4.688      ; 4.601      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'toggle_sw[0]'                                                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; toggle_sw[0] ; Rise       ; toggle_sw[0]                                            ;
; -0.973 ; -0.973       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][6]  ;
; -0.971 ; -0.971       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232|combout             ;
; -0.959 ; -0.959       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][16] ;
; -0.957 ; -0.957       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][6]|dataa                   ;
; -0.955 ; -0.955       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][21] ;
; -0.954 ; -0.954       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][16]|dataa                  ;
; -0.951 ; -0.951       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][18] ;
; -0.951 ; -0.951       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][1]  ;
; -0.951 ; -0.951       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][2]  ;
; -0.951 ; -0.951       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][8]  ;
; -0.950 ; -0.950       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][17] ;
; -0.950 ; -0.950       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][22] ;
; -0.950 ; -0.950       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][25] ;
; -0.950 ; -0.950       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][21]|datab                  ;
; -0.949 ; -0.949       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][0]  ;
; -0.948 ; -0.948       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][14] ;
; -0.948 ; -0.948       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][20] ;
; -0.948 ; -0.948       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][24] ;
; -0.948 ; -0.948       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][26] ;
; -0.948 ; -0.948       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][3]  ;
; -0.948 ; -0.948       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][18]|datac                  ;
; -0.948 ; -0.948       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][1]|datac                   ;
; -0.948 ; -0.948       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][2]|datac                   ;
; -0.948 ; -0.948       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][8]|datac                   ;
; -0.947 ; -0.947       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][27] ;
; -0.947 ; -0.947       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][28] ;
; -0.947 ; -0.947       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][30] ;
; -0.947 ; -0.947       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][17]|datac                  ;
; -0.947 ; -0.947       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][22]|datac                  ;
; -0.947 ; -0.947       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][25]|datac                  ;
; -0.946 ; -0.946       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][12] ;
; -0.946 ; -0.946       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ;
; -0.946 ; -0.946       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]|datac                   ;
; -0.945 ; -0.945       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][31] ;
; -0.945 ; -0.945       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][14]|datac                  ;
; -0.945 ; -0.945       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][20]|datac                  ;
; -0.945 ; -0.945       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][24]|datac                  ;
; -0.945 ; -0.945       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][26]|datac                  ;
; -0.945 ; -0.945       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][3]|datac                   ;
; -0.944 ; -0.944       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][27]|datac                  ;
; -0.944 ; -0.944       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][28]|datac                  ;
; -0.944 ; -0.944       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][30]|datac                  ;
; -0.943 ; -0.943       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][12]|datac                  ;
; -0.943 ; -0.943       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][4]|datac                   ;
; -0.942 ; -0.942       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][31]|datac                  ;
; -0.940 ; -0.940       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][15]|datad                  ;
; -0.940 ; -0.940       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][7]|datad                   ;
; -0.939 ; -0.939       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][11]|datad                  ;
; -0.939 ; -0.939       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][9]|datad                   ;
; -0.938 ; -0.938       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][10]|datad                  ;
; -0.938 ; -0.938       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][13]|datad                  ;
; -0.938 ; -0.938       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][19]|datad                  ;
; -0.938 ; -0.938       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][23]|datad                  ;
; -0.938 ; -0.938       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][29]|datad                  ;
; -0.938 ; -0.938       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][5]|datad                   ;
; -0.935 ; -0.935       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][15] ;
; -0.935 ; -0.935       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][7]  ;
; -0.934 ; -0.934       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][11] ;
; -0.934 ; -0.934       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][9]  ;
; -0.933 ; -0.933       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][10] ;
; -0.933 ; -0.933       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][13] ;
; -0.933 ; -0.933       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][19] ;
; -0.933 ; -0.933       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][23] ;
; -0.933 ; -0.933       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][29] ;
; -0.933 ; -0.933       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[25][5]  ;
; -0.924 ; -0.924       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232clkctrl|inclk[0]     ;
; -0.924 ; -0.924       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]~232clkctrl|outclk       ;
; -0.911 ; -0.911       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]~239clkctrl|inclk[0]     ;
; -0.911 ; -0.911       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; testmodule|run|registers[25][0]~239clkctrl|outclk       ;
; -0.903 ; -0.903       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][12] ;
; -0.903 ; -0.903       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][0]  ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][18] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][19] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][1]  ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][22] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][24] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][25] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][28] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][29] ;
; -0.902 ; -0.902       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][4]  ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][17] ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][20] ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][21] ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][23] ;
; -0.901 ; -0.901       ; 0.000          ; Low Pulse Width  ; toggle_sw[0] ; Rise       ; mips_sim:testmodule|mips_core_de0:run|registers[10][6]  ;
; -0.899 ; -0.899       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[17][17] ;
; -0.899 ; -0.899       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[17][19] ;
; -0.899 ; -0.899       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][12]|datad                  ;
; -0.899 ; -0.899       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][26]|datad                  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; mips_sim:testmodule|mips_core_de0:run|registers[17][0]  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][0]|datad                   ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][18]|datad                  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][19]|datad                  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][1]|datad                   ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][22]|datad                  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][24]|datad                  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][25]|datad                  ;
; -0.898 ; -0.898       ; 0.000          ; High Pulse Width ; toggle_sw[0] ; Fall       ; testmodule|run|registers[10][28]|datad                  ;
+--------+--------------+----------------+------------------+--------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 13.607 ; 14.350 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 8.507  ; 8.955  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 10.363 ; 11.150 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 13.286 ; 13.989 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 13.607 ; 14.350 ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 13.024 ; 13.767 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 7.924  ; 8.372  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 9.780  ; 10.567 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 12.703 ; 13.406 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 13.024 ; 13.767 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 0.860  ; 0.178  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; -0.037 ; -0.286 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 0.604  ; -0.112 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 0.649  ; 0.115  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 0.860  ; 0.178  ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 1.391  ; 0.709  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 0.494  ; 0.188  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 1.135  ; 0.419  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.180  ; 0.646  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.391  ; 0.709  ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 8.151 ; 8.302 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 8.017 ; 8.165 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 8.151 ; 8.302 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 7.943 ; 8.076 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 8.011 ; 8.166 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 7.817 ; 7.958 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 7.729 ; 7.852 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 7.975 ; 7.863 ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 8.342 ; 8.426 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 8.154 ; 8.222 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 7.907 ; 7.961 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 8.342 ; 8.426 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 8.068 ; 8.111 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 7.923 ; 8.172 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 8.105 ; 8.188 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 8.037 ; 8.198 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 8.387 ; 8.292 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 8.123 ; 8.189 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 8.060 ; 8.193 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 8.200 ; 8.274 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 8.148 ; 8.204 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 8.024 ; 8.111 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 8.180 ; 8.292 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 8.387 ; 8.063 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 8.636 ; 8.767 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 8.150 ; 8.381 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 8.526 ; 8.767 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 8.473 ; 8.709 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 8.411 ; 8.656 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 8.481 ; 8.694 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 8.415 ; 8.678 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 8.636 ; 8.272 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 8.625 ; 8.776 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 8.491 ; 8.639 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 8.625 ; 8.776 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 8.417 ; 8.550 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 8.485 ; 8.640 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 8.291 ; 8.432 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 8.203 ; 8.326 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 8.449 ; 8.337 ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 8.816 ; 8.900 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 8.628 ; 8.696 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 8.381 ; 8.435 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 8.816 ; 8.900 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 8.542 ; 8.585 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 8.397 ; 8.646 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 8.579 ; 8.662 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 8.511 ; 8.672 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 8.861 ; 8.766 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 8.597 ; 8.663 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 8.534 ; 8.667 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 8.674 ; 8.748 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 8.622 ; 8.678 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 8.498 ; 8.585 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 8.654 ; 8.766 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 8.861 ; 8.537 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 9.110 ; 9.241 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 8.624 ; 8.855 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 9.000 ; 9.241 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 8.947 ; 9.183 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 8.885 ; 9.130 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 8.955 ; 9.168 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 8.889 ; 9.152 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 9.110 ; 8.746 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 5.545 ; 5.468 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 5.740 ; 5.853 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 5.765 ; 5.873 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 5.611 ; 5.671 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 5.626 ; 5.737 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 5.545 ; 5.579 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 5.598 ; 5.680 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 5.562 ; 5.468 ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 5.602 ; 5.644 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 5.830 ; 5.905 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 5.602 ; 5.644 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 6.021 ; 6.099 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 5.747 ; 5.799 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 5.835 ; 5.899 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 5.822 ; 5.886 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 6.062 ; 5.929 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 5.473 ; 5.536 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 5.679 ; 5.757 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 5.473 ; 5.536 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 5.745 ; 5.811 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 5.676 ; 5.784 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 5.623 ; 5.762 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 5.745 ; 5.839 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 5.918 ; 5.862 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 5.776 ; 5.827 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 5.810 ; 5.859 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 5.913 ; 5.985 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 5.813 ; 5.858 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 5.935 ; 6.008 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 6.182 ; 6.223 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 5.776 ; 5.827 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 6.151 ; 5.981 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 6.107 ; 6.030 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 6.302 ; 6.415 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 6.327 ; 6.435 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 6.173 ; 6.233 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 6.188 ; 6.299 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 6.107 ; 6.141 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 6.160 ; 6.242 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 6.124 ; 6.030 ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 6.164 ; 6.206 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 6.392 ; 6.467 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 6.164 ; 6.206 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 6.583 ; 6.661 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 6.309 ; 6.361 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 6.397 ; 6.461 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 6.384 ; 6.448 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 6.624 ; 6.491 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 6.035 ; 6.098 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 6.241 ; 6.319 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 6.035 ; 6.098 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 6.307 ; 6.373 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 6.238 ; 6.346 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 6.185 ; 6.324 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 6.307 ; 6.401 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 6.480 ; 6.424 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 6.338 ; 6.389 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 6.372 ; 6.421 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 6.475 ; 6.547 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 6.375 ; 6.420 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 6.497 ; 6.570 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 6.744 ; 6.785 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 6.338 ; 6.389 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 6.713 ; 6.543 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 4.596 ; 4.675 ; 5.222 ; 5.320 ;
; result_part_selector ; ssd_part1[1] ; 4.614 ; 4.687 ; 5.240 ; 5.332 ;
; result_part_selector ; ssd_part1[2] ; 4.374 ; 4.466 ; 5.064 ; 5.061 ;
; result_part_selector ; ssd_part1[3] ; 4.468 ; 4.518 ; 5.093 ; 5.162 ;
; result_part_selector ; ssd_part1[4] ; 4.332 ; 4.377 ; 4.958 ; 5.021 ;
; result_part_selector ; ssd_part1[5] ; 4.269 ; 4.310 ; 4.902 ; 4.936 ;
; result_part_selector ; ssd_part1[6] ; 4.296 ; 4.270 ; 4.941 ; 4.896 ;
; result_part_selector ; ssd_part2[0] ; 4.387 ; 4.412 ; 5.027 ; 5.071 ;
; result_part_selector ; ssd_part2[1] ; 4.121 ; 4.130 ; 4.758 ; 4.786 ;
; result_part_selector ; ssd_part2[2] ; 4.464 ; 4.489 ; 5.098 ; 5.142 ;
; result_part_selector ; ssd_part2[3] ; 4.097 ; 4.102 ; 4.712 ; 4.736 ;
; result_part_selector ; ssd_part2[4] ; 4.457 ; 4.507 ; 5.145 ; 5.132 ;
; result_part_selector ; ssd_part2[5] ; 4.359 ; 4.389 ; 4.997 ; 5.046 ;
; result_part_selector ; ssd_part2[6] ; 4.644 ; 4.570 ; 5.272 ; 5.272 ;
; result_part_selector ; ssd_part3[0] ; 4.201 ; 4.224 ; 4.823 ; 4.865 ;
; result_part_selector ; ssd_part3[1] ; 4.404 ; 4.444 ; 5.029 ; 5.088 ;
; result_part_selector ; ssd_part3[2] ; 4.272 ; 4.304 ; 4.895 ; 4.946 ;
; result_part_selector ; ssd_part3[3] ; 4.222 ; 4.255 ; 4.843 ; 4.894 ;
; result_part_selector ; ssd_part3[4] ; 4.250 ; 4.289 ; 4.871 ; 4.929 ;
; result_part_selector ; ssd_part3[5] ; 4.288 ; 4.320 ; 4.908 ; 4.959 ;
; result_part_selector ; ssd_part3[6] ; 4.414 ; 4.369 ; 5.056 ; 4.992 ;
; result_part_selector ; ssd_part4[0] ; 4.521 ; 4.603 ; 5.219 ; 5.231 ;
; result_part_selector ; ssd_part4[1] ; 4.644 ; 4.754 ; 5.351 ; 5.366 ;
; result_part_selector ; ssd_part4[2] ; 4.529 ; 4.608 ; 5.229 ; 5.238 ;
; result_part_selector ; ssd_part4[3] ; 4.656 ; 4.762 ; 5.354 ; 5.390 ;
; result_part_selector ; ssd_part4[4] ; 4.768 ; 4.837 ; 5.432 ; 5.517 ;
; result_part_selector ; ssd_part4[5] ; 4.491 ; 4.575 ; 5.190 ; 5.204 ;
; result_part_selector ; ssd_part4[6] ; 4.826 ; 4.707 ; 5.454 ; 5.405 ;
+----------------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 4.477 ; 4.552 ; 5.094 ; 5.188 ;
; result_part_selector ; ssd_part1[1] ; 4.494 ; 4.563 ; 5.111 ; 5.199 ;
; result_part_selector ; ssd_part1[2] ; 4.263 ; 4.347 ; 4.934 ; 4.938 ;
; result_part_selector ; ssd_part1[3] ; 4.354 ; 4.402 ; 4.971 ; 5.038 ;
; result_part_selector ; ssd_part1[4] ; 4.223 ; 4.265 ; 4.839 ; 4.901 ;
; result_part_selector ; ssd_part1[5] ; 4.161 ; 4.201 ; 4.786 ; 4.819 ;
; result_part_selector ; ssd_part1[6] ; 4.188 ; 4.164 ; 4.824 ; 4.781 ;
; result_part_selector ; ssd_part2[0] ; 4.277 ; 4.300 ; 4.908 ; 4.950 ;
; result_part_selector ; ssd_part2[1] ; 4.022 ; 4.029 ; 4.650 ; 4.676 ;
; result_part_selector ; ssd_part2[2] ; 4.351 ; 4.374 ; 4.976 ; 5.018 ;
; result_part_selector ; ssd_part2[3] ; 3.998 ; 4.002 ; 4.605 ; 4.628 ;
; result_part_selector ; ssd_part2[4] ; 4.323 ; 4.360 ; 4.995 ; 4.988 ;
; result_part_selector ; ssd_part2[5] ; 4.249 ; 4.277 ; 4.877 ; 4.924 ;
; result_part_selector ; ssd_part2[6] ; 4.507 ; 4.447 ; 5.125 ; 5.124 ;
; result_part_selector ; ssd_part3[0] ; 4.097 ; 4.118 ; 4.711 ; 4.751 ;
; result_part_selector ; ssd_part3[1] ; 4.293 ; 4.331 ; 4.909 ; 4.966 ;
; result_part_selector ; ssd_part3[2] ; 4.167 ; 4.197 ; 4.780 ; 4.829 ;
; result_part_selector ; ssd_part3[3] ; 4.118 ; 4.148 ; 4.729 ; 4.779 ;
; result_part_selector ; ssd_part3[4] ; 4.146 ; 4.183 ; 4.758 ; 4.814 ;
; result_part_selector ; ssd_part3[5] ; 4.183 ; 4.213 ; 4.794 ; 4.843 ;
; result_part_selector ; ssd_part3[6] ; 4.302 ; 4.260 ; 4.934 ; 4.873 ;
; result_part_selector ; ssd_part4[0] ; 4.400 ; 4.467 ; 5.081 ; 5.091 ;
; result_part_selector ; ssd_part4[1] ; 4.521 ; 4.622 ; 5.209 ; 5.230 ;
; result_part_selector ; ssd_part4[2] ; 4.407 ; 4.471 ; 5.090 ; 5.097 ;
; result_part_selector ; ssd_part4[3] ; 4.529 ; 4.619 ; 5.211 ; 5.244 ;
; result_part_selector ; ssd_part4[4] ; 4.613 ; 4.689 ; 5.277 ; 5.349 ;
; result_part_selector ; ssd_part4[5] ; 4.369 ; 4.438 ; 5.052 ; 5.064 ;
; result_part_selector ; ssd_part4[6] ; 4.679 ; 4.576 ; 5.303 ; 5.257 ;
+----------------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -19.725    ; -0.188 ; N/A      ; N/A     ; -3.000              ;
;  toggle_sw[0]    ; -19.725    ; -0.188 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -10040.603 ; -0.26  ; 0.0      ; 0.0     ; -2008.265           ;
;  toggle_sw[0]    ; -10040.603 ; -0.260 ; N/A      ; N/A     ; -2008.265           ;
+------------------+------------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 23.442 ; 23.799 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 14.728 ; 14.904 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 17.740 ; 18.268 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 22.905 ; 23.256 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 23.442 ; 23.799 ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 23.128 ; 23.354 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 14.414 ; 14.590 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 17.426 ; 17.954 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 22.591 ; 22.811 ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 23.128 ; 23.354 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; toggle_sw[*]  ; toggle_sw[0] ; 1.355  ; 0.919  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; -0.037 ; -0.231 ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 0.919  ; 0.501  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.122  ; 0.693  ; Rise       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.355  ; 0.919  ; Rise       ; toggle_sw[0]    ;
; toggle_sw[*]  ; toggle_sw[0] ; 1.609  ; 1.158  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[0] ; toggle_sw[0] ; 0.494  ; 0.188  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[1] ; toggle_sw[0] ; 1.173  ; 0.704  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[2] ; toggle_sw[0] ; 1.376  ; 0.929  ; Fall       ; toggle_sw[0]    ;
;  toggle_sw[3] ; toggle_sw[0] ; 1.609  ; 1.158  ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 13.963 ; 13.956 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 13.666 ; 13.683 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 13.963 ; 13.956 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 13.600 ; 13.549 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 13.689 ; 13.659 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 13.312 ; 13.369 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 13.201 ; 13.260 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 13.393 ; 13.458 ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 14.096 ; 14.026 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 13.695 ; 13.664 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 13.249 ; 13.257 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 14.096 ; 14.026 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 13.570 ; 13.511 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 13.488 ; 13.577 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 13.631 ; 13.639 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 13.560 ; 13.788 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 14.117 ; 14.023 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 13.882 ; 13.810 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 13.727 ; 13.739 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 13.983 ; 13.917 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 13.894 ; 13.804 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 13.646 ; 13.597 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 13.904 ; 13.918 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 14.117 ; 14.023 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 14.681 ; 14.727 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 13.958 ; 14.051 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 14.681 ; 14.727 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 14.538 ; 14.586 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 14.464 ; 14.488 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 14.544 ; 14.522 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 14.518 ; 14.574 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 14.478 ; 14.423 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 14.170 ; 14.163 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 13.873 ; 13.890 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 14.170 ; 14.163 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 13.807 ; 13.756 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 13.896 ; 13.866 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 13.519 ; 13.576 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 13.408 ; 13.467 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 13.600 ; 13.665 ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 14.303 ; 14.233 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 13.902 ; 13.871 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 13.456 ; 13.464 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 14.303 ; 14.233 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 13.777 ; 13.718 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 13.695 ; 13.784 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 13.838 ; 13.846 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 13.767 ; 13.995 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 14.324 ; 14.230 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 14.089 ; 14.017 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 13.934 ; 13.946 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 14.190 ; 14.124 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 14.101 ; 14.011 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 13.853 ; 13.804 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 14.111 ; 14.125 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 14.324 ; 14.230 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 14.888 ; 14.934 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 14.165 ; 14.258 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 14.888 ; 14.934 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 14.745 ; 14.793 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 14.671 ; 14.695 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 14.751 ; 14.729 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 14.725 ; 14.781 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 14.685 ; 14.630 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; ssd_part1[*]  ; toggle_sw[0] ; 5.545 ; 5.468 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 5.740 ; 5.853 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 5.765 ; 5.873 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 5.611 ; 5.671 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 5.626 ; 5.737 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 5.545 ; 5.579 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 5.598 ; 5.680 ; Rise       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 5.562 ; 5.468 ; Rise       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 5.602 ; 5.644 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 5.830 ; 5.905 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 5.602 ; 5.644 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 6.021 ; 6.099 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 5.747 ; 5.799 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 5.835 ; 5.899 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 5.822 ; 5.886 ; Rise       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 6.062 ; 5.929 ; Rise       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 5.473 ; 5.536 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 5.679 ; 5.757 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 5.473 ; 5.536 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 5.745 ; 5.811 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 5.676 ; 5.784 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 5.623 ; 5.762 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 5.745 ; 5.839 ; Rise       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 5.918 ; 5.862 ; Rise       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 5.776 ; 5.827 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 5.810 ; 5.859 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 5.913 ; 5.985 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 5.813 ; 5.858 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 5.935 ; 6.008 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 6.182 ; 6.223 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 5.776 ; 5.827 ; Rise       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 6.151 ; 5.981 ; Rise       ; toggle_sw[0]    ;
; ssd_part1[*]  ; toggle_sw[0] ; 6.107 ; 6.030 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[0] ; toggle_sw[0] ; 6.302 ; 6.415 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[1] ; toggle_sw[0] ; 6.327 ; 6.435 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[2] ; toggle_sw[0] ; 6.173 ; 6.233 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[3] ; toggle_sw[0] ; 6.188 ; 6.299 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[4] ; toggle_sw[0] ; 6.107 ; 6.141 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[5] ; toggle_sw[0] ; 6.160 ; 6.242 ; Fall       ; toggle_sw[0]    ;
;  ssd_part1[6] ; toggle_sw[0] ; 6.124 ; 6.030 ; Fall       ; toggle_sw[0]    ;
; ssd_part2[*]  ; toggle_sw[0] ; 6.164 ; 6.206 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[0] ; toggle_sw[0] ; 6.392 ; 6.467 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[1] ; toggle_sw[0] ; 6.164 ; 6.206 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[2] ; toggle_sw[0] ; 6.583 ; 6.661 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[3] ; toggle_sw[0] ; 6.309 ; 6.361 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[4] ; toggle_sw[0] ; 6.397 ; 6.461 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[5] ; toggle_sw[0] ; 6.384 ; 6.448 ; Fall       ; toggle_sw[0]    ;
;  ssd_part2[6] ; toggle_sw[0] ; 6.624 ; 6.491 ; Fall       ; toggle_sw[0]    ;
; ssd_part3[*]  ; toggle_sw[0] ; 6.035 ; 6.098 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[0] ; toggle_sw[0] ; 6.241 ; 6.319 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[1] ; toggle_sw[0] ; 6.035 ; 6.098 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[2] ; toggle_sw[0] ; 6.307 ; 6.373 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[3] ; toggle_sw[0] ; 6.238 ; 6.346 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[4] ; toggle_sw[0] ; 6.185 ; 6.324 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[5] ; toggle_sw[0] ; 6.307 ; 6.401 ; Fall       ; toggle_sw[0]    ;
;  ssd_part3[6] ; toggle_sw[0] ; 6.480 ; 6.424 ; Fall       ; toggle_sw[0]    ;
; ssd_part4[*]  ; toggle_sw[0] ; 6.338 ; 6.389 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[0] ; toggle_sw[0] ; 6.372 ; 6.421 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[1] ; toggle_sw[0] ; 6.475 ; 6.547 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[2] ; toggle_sw[0] ; 6.375 ; 6.420 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[3] ; toggle_sw[0] ; 6.497 ; 6.570 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[4] ; toggle_sw[0] ; 6.744 ; 6.785 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[5] ; toggle_sw[0] ; 6.338 ; 6.389 ; Fall       ; toggle_sw[0]    ;
;  ssd_part4[6] ; toggle_sw[0] ; 6.713 ; 6.543 ; Fall       ; toggle_sw[0]    ;
+---------------+--------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 7.797 ; 7.763 ; 8.276 ; 8.275 ;
; result_part_selector ; ssd_part1[1] ; 7.819 ; 7.780 ; 8.302 ; 8.296 ;
; result_part_selector ; ssd_part1[2] ; 7.384 ; 7.427 ; 7.960 ; 7.846 ;
; result_part_selector ; ssd_part1[3] ; 7.571 ; 7.522 ; 8.047 ; 8.031 ;
; result_part_selector ; ssd_part1[4] ; 7.314 ; 7.269 ; 7.791 ; 7.778 ;
; result_part_selector ; ssd_part1[5] ; 7.193 ; 7.170 ; 7.686 ; 7.654 ;
; result_part_selector ; ssd_part1[6] ; 7.202 ; 7.267 ; 7.711 ; 7.743 ;
; result_part_selector ; ssd_part2[0] ; 7.482 ; 7.397 ; 7.939 ; 7.887 ;
; result_part_selector ; ssd_part2[1] ; 7.004 ; 6.930 ; 7.477 ; 7.436 ;
; result_part_selector ; ssd_part2[2] ; 7.637 ; 7.539 ; 8.088 ; 8.023 ;
; result_part_selector ; ssd_part2[3] ; 6.945 ; 6.864 ; 7.408 ; 7.360 ;
; result_part_selector ; ssd_part2[4] ; 7.606 ; 7.572 ; 8.124 ; 7.989 ;
; result_part_selector ; ssd_part2[5] ; 7.443 ; 7.362 ; 7.917 ; 7.869 ;
; result_part_selector ; ssd_part2[6] ; 7.801 ; 7.808 ; 8.218 ; 8.348 ;
; result_part_selector ; ssd_part3[0] ; 7.163 ; 7.086 ; 7.628 ; 7.583 ;
; result_part_selector ; ssd_part3[1] ; 7.470 ; 7.409 ; 7.916 ; 7.888 ;
; result_part_selector ; ssd_part3[2] ; 7.261 ; 7.189 ; 7.727 ; 7.687 ;
; result_part_selector ; ssd_part3[3] ; 7.177 ; 7.123 ; 7.640 ; 7.618 ;
; result_part_selector ; ssd_part3[4] ; 7.203 ; 7.134 ; 7.666 ; 7.630 ;
; result_part_selector ; ssd_part3[5] ; 7.262 ; 7.185 ; 7.725 ; 7.680 ;
; result_part_selector ; ssd_part3[6] ; 7.380 ; 7.432 ; 7.878 ; 7.898 ;
; result_part_selector ; ssd_part4[0] ; 7.693 ; 7.700 ; 8.261 ; 8.155 ;
; result_part_selector ; ssd_part4[1] ; 7.894 ; 7.921 ; 8.481 ; 8.351 ;
; result_part_selector ; ssd_part4[2] ; 7.690 ; 7.700 ; 8.263 ; 8.160 ;
; result_part_selector ; ssd_part4[3] ; 7.925 ; 7.906 ; 8.500 ; 8.368 ;
; result_part_selector ; ssd_part4[4] ; 8.096 ; 8.024 ; 8.616 ; 8.575 ;
; result_part_selector ; ssd_part4[5] ; 7.663 ; 7.675 ; 8.233 ; 8.132 ;
; result_part_selector ; ssd_part4[6] ; 8.026 ; 8.032 ; 8.481 ; 8.600 ;
+----------------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+----------------------+--------------+-------+-------+-------+-------+
; Input Port           ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+----------------------+--------------+-------+-------+-------+-------+
; result_part_selector ; ssd_part1[0] ; 4.477 ; 4.552 ; 5.094 ; 5.188 ;
; result_part_selector ; ssd_part1[1] ; 4.494 ; 4.563 ; 5.111 ; 5.199 ;
; result_part_selector ; ssd_part1[2] ; 4.263 ; 4.347 ; 4.934 ; 4.938 ;
; result_part_selector ; ssd_part1[3] ; 4.354 ; 4.402 ; 4.971 ; 5.038 ;
; result_part_selector ; ssd_part1[4] ; 4.223 ; 4.265 ; 4.839 ; 4.901 ;
; result_part_selector ; ssd_part1[5] ; 4.161 ; 4.201 ; 4.786 ; 4.819 ;
; result_part_selector ; ssd_part1[6] ; 4.188 ; 4.164 ; 4.824 ; 4.781 ;
; result_part_selector ; ssd_part2[0] ; 4.277 ; 4.300 ; 4.908 ; 4.950 ;
; result_part_selector ; ssd_part2[1] ; 4.022 ; 4.029 ; 4.650 ; 4.676 ;
; result_part_selector ; ssd_part2[2] ; 4.351 ; 4.374 ; 4.976 ; 5.018 ;
; result_part_selector ; ssd_part2[3] ; 3.998 ; 4.002 ; 4.605 ; 4.628 ;
; result_part_selector ; ssd_part2[4] ; 4.323 ; 4.360 ; 4.995 ; 4.988 ;
; result_part_selector ; ssd_part2[5] ; 4.249 ; 4.277 ; 4.877 ; 4.924 ;
; result_part_selector ; ssd_part2[6] ; 4.507 ; 4.447 ; 5.125 ; 5.124 ;
; result_part_selector ; ssd_part3[0] ; 4.097 ; 4.118 ; 4.711 ; 4.751 ;
; result_part_selector ; ssd_part3[1] ; 4.293 ; 4.331 ; 4.909 ; 4.966 ;
; result_part_selector ; ssd_part3[2] ; 4.167 ; 4.197 ; 4.780 ; 4.829 ;
; result_part_selector ; ssd_part3[3] ; 4.118 ; 4.148 ; 4.729 ; 4.779 ;
; result_part_selector ; ssd_part3[4] ; 4.146 ; 4.183 ; 4.758 ; 4.814 ;
; result_part_selector ; ssd_part3[5] ; 4.183 ; 4.213 ; 4.794 ; 4.843 ;
; result_part_selector ; ssd_part3[6] ; 4.302 ; 4.260 ; 4.934 ; 4.873 ;
; result_part_selector ; ssd_part4[0] ; 4.400 ; 4.467 ; 5.081 ; 5.091 ;
; result_part_selector ; ssd_part4[1] ; 4.521 ; 4.622 ; 5.209 ; 5.230 ;
; result_part_selector ; ssd_part4[2] ; 4.407 ; 4.471 ; 5.090 ; 5.097 ;
; result_part_selector ; ssd_part4[3] ; 4.529 ; 4.619 ; 5.211 ; 5.244 ;
; result_part_selector ; ssd_part4[4] ; 4.613 ; 4.689 ; 5.277 ; 5.349 ;
; result_part_selector ; ssd_part4[5] ; 4.369 ; 4.438 ; 5.052 ; 5.064 ;
; result_part_selector ; ssd_part4[6] ; 4.679 ; 4.576 ; 5.303 ; 5.257 ;
+----------------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ssd_part1[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part1[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part1[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part1[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part1[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part1[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part1[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part2[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part3[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_part4[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; result_part_selector    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; toggle_sw[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; toggle_sw[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; toggle_sw[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; toggle_sw[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_part1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_part1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part3[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd_part4[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; toggle_sw[0] ; toggle_sw[0] ; 36920110 ; 38655576 ; 39328353 ; 41176691 ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; toggle_sw[0] ; toggle_sw[0] ; 36920110 ; 38655576 ; 39328353 ; 41176691 ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 1852  ; 1852 ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 252   ; 252  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 07 15:58:28 2015
Info: Command: quartus_sta project03_121044038_Recep_Sivri -c project03_121044038_Recep_Sivri
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 608 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project03_121044038_Recep_Sivri.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name toggle_sw[0] toggle_sw[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: testmodule|run|WideOr1~2  from: datac  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr0~0  from: datac  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr2~0  from: datad  to: combout
    Info (332098): Cell: testmodule|sel_in|output_instruction[27]~0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.725
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.725          -10040.603 toggle_sw[0] 
Info (332146): Worst-case hold slack is 0.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.024               0.000 toggle_sw[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2008.265 toggle_sw[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: testmodule|run|WideOr1~2  from: datac  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr0~0  from: datac  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr2~0  from: datad  to: combout
    Info (332098): Cell: testmodule|sel_in|output_instruction[27]~0  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.521
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.521           -8953.060 toggle_sw[0] 
Info (332146): Worst-case hold slack is 0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.120               0.000 toggle_sw[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1646.259 toggle_sw[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: testmodule|run|WideOr1~2  from: datac  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr0~0  from: datac  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr2~0  from: datad  to: combout
    Info (332098): Cell: testmodule|sel_in|output_instruction[27]~0  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.596
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.596           -5798.953 toggle_sw[0] 
Info (332146): Worst-case hold slack is -0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.188              -0.260 toggle_sw[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1032.049 toggle_sw[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 627 megabytes
    Info: Processing ended: Mon Dec 07 15:58:52 2015
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:38


