# ğŸŒ» Controlador Digital para Rastreador Solar (Girassol)

![VHDL](https://img.shields.io/badge/Language-VHDL-blue)
![FPGA](https://img.shields.io/badge/Hardware-Altera__DE2-green)
![Status](https://img.shields.io/badge/Status-Completed-success)
![Institution](https://img.shields.io/badge/UFRN-DCA-red)

Projeto desenvolvido para a disciplina de **Sistemas Digitais (DCA 3301.0)** da Universidade Federal do Rio Grande do Norte (UFRN).

[cite_start]O objetivo Ã© implementar um sistema de controle digital em nÃ­vel RTL (Register Transfer Level) para um rastreador solar de eixo Ãºnico, focado em eliminar a instabilidade mecÃ¢nica causada por ruÃ­dos em sensores LDR[cite: 12, 393].

---

## ğŸ‘¥ Equipe
* **CÃ©lio Felipe Bezerra Santiago**
* **Gabriel AndrÃ© Amrim Soares**
* **To Ba Thanh Tung**
* **Lucas Henrique Alvez de Queiroz**

---

## âš™ï¸ O Problema e a SoluÃ§Ã£o

Rastreadores solares analÃ³gicos sofrem com variaÃ§Ãµes bruscas de luminosidade (nuvens, sombras), causando o acionamento errÃ¡tico do motor ("tremedeira"). [cite_start]Isso gera desperdÃ­cio de energia e desgaste mecÃ¢nico[cite: 13, 24, 394, 406].

**Nossa SoluÃ§Ã£o:**
Desenvolvemos um controlador digital na FPGA que implementa:
1.  [cite_start]**Filtro Digital:** Um filtro de MÃ©dia MÃ³vel de 4 pontos para suavizar o sinal dos sensores[cite: 15, 397].
2.  [cite_start]**Histerese:** Uma "Zona Morta" (Threshold = 10) que impede o motor de ligar para pequenas variaÃ§Ãµes de luz[cite: 16, 41, 398].

---

## ğŸ› ï¸ Arquitetura do Sistema

O projeto foi dividido em dois blocos principais (RTL):

### 1. Caminho de Dados (Datapath)
ResponsÃ¡vel pelo processamento matemÃ¡tico.
* **Pipeline:** Cadeia de registradores para armazenar as Ãºltimas 4 amostras.
* [cite_start]**OtimizaÃ§Ã£o de Hardware:** A divisÃ£o por 4 foi implementada via **Shift Right** (deslocamento de bits) de 2 posiÃ§Ãµes, economizando recursos lÃ³gicos da FPGA em comparaÃ§Ã£o com divisores convencionais[cite: 15, 112, 397, 500].

### 2. Bloco de Controle (FSM)
Uma MÃ¡quina de Estados Finitos que recebe os sinais comparados do Datapath e decide o acionamento do motor.
* [cite_start]**Estados:** `PARADO`, `GIRA_DIR`, `GIRA_ESQ` [cite: 36-38, 418-420].
* **LÃ³gica:** O motor sÃ³ Ã© acionado se `|Sensor_L - Sensor_R| > [cite_start]10`[cite: 41, 398].

---

## ğŸ’» Tecnologias Utilizadas

* [cite_start]**Linguagem:** VHDL[cite: 17, 399].
* [cite_start]**Software:** Quartus II Web Edition & ModelSim[cite: 17, 206, 399, 594].
* [cite_start]**Hardware Alvo:** Kit Altera DE2 (FPGA Cyclone II EP2C35F672)[cite: 17, 188, 399, 576].

---

## ğŸ“Š Resultados e SimulaÃ§Ã£o

O sistema foi validado via simulaÃ§Ã£o (Waveform) comprovando a robustez do filtro de histerese.

*(Recomenda-se adicionar a imagem do Waveform aqui: `img/waveform.png`)*

> [cite_start]**Teste de Histerese:** Ao simular uma diferenÃ§a de 5 unidades (Sensor L=105, Sensor R=100), o motor permaneceu desligado, provando que o sistema ignora ruÃ­dos abaixo do limiar de 10[cite: 185, 186, 573, 574].

---

## ğŸš€ Como Executar

### PrÃ©-requisitos
* Quartus II (versÃ£o compatÃ­vel com Cyclone II, ex: 13.0sp1).
* ModelSim Altera.

### Passos
1.  Clone o repositÃ³rio:
    ```bash
    git clone [https://github.com/DIGAOZX/sistemas_digitais_girassol.git](https://github.com/DIGAOZX/sistemas_digitais_girassol.git)
    ```
2.  Abra o arquivo `.qpf` (Quartus Project File) no Quartus.
3.  Compile o projeto.
4.  Para simular, utilize o arquivo de testbench fornecido na pasta `simulation`.

---

## ğŸ“‚ Estrutura de Arquivos
