verilog-coding-style
--------------------

Это небольшой coding style, которым я руководствуюсь в FPGA проектах.

По факту, это набор правил, которые применялись при разработке в НТЦ Метротек.
Коммерческой тайны это не составляет, поэтому я выкладываю это в открытый доступ.

см. `сoding-style.md`

При создании этого coding style принимали участие:
  - Иван Шевчук
  - Денис Габидуллин
  - Константин Добросолец
  - Алексей Литвинов
