Instruction[16]	Enable[1]		Rn[3]	Rd[3]	Rm[3]	ALU_Opcode[4]	Flags_Update_Mask[4]

#AND (register)
0100000000101011	1		011	011	101	0000		1110
0100000000101111	0		000	000	000	0000		0000
#EOR (register)
0100000001101111	1		111	111	101	0001		1110
0100000001101111	0		000	000	000	0000		0000
#LSL (register) 
0100000010101011	1		011	011	101	0010		1110
0100000010101111	0		000	000	000	0000		0000
#LSR (register)
0100000011101011	1		011	011	101	0011		1110
0100000011101111	0		000	000	000	0000		0000
#ASR (register) 
0100000100101011	1		011	011	101	0100		1110
0100000100101111	0		000	000	000	0000		0000
#ADC (register)
0100000101101011	1		011	011	101	0101		1111
0100000101101111	0		000	000	000	0000		0000
#SBC (register)
0100000110101011	1		011	011	101	0110		1111
0100000110101111	0		000	000	000	0000		0000

#ROR (register)
0100000111101011	1		011	011	101	0111		1110
0100000111101111	0		000	000	000	0000		0000
#TST (register)
0100001000101011	1		011	000	101	1000		1110
0100001000101111	0		000	000	000	0000		0000
#RSB (immediate)
0100001001101011	1		011	011	101	1001		1111
0100001001101111	0		000	000	000	0000		0000
#CMP (register)
0100001010101011	1		011	000	101	1010		1111
0100001010101111	0		000	000	000	0000		0000
#CMN (register) 
0100001011101011	1		011	000	101	1011		1111
0100001011101111	0		000	000	000	0000		0000
#ORR (register)
0100001100101011	1		011	011	101	1100		1110
0100001100101111	0		000	000	000	0000		0000
#MUL
0100001101101011	1		011	011	101	1101		1100
0100001101101111	0		000	000	000	0000		0000
#BIC (register)
0100001110101011	1		011	011	101	1110		1110
0100001110101111	0		000	000	000	0000		0000
#MVN (register)
0100001111101011	1		000	011	101	1111		1110
0100001111101111	0		000	000	000	0000		0000