ヘテロジニアス演算器構成による高耐故障実行ステージ
近年のプロセッサアーキテクチャの設計において高い面積効率と耐故障性を持ち，かつ高い速度性能を持つ実行ステージの設計は困難である．演算器の構造はキャッシュメモリやレジスタのようなセルの集合構造とは異なり複雑であるため，従来提案されてきた耐故障方式では実行速度や面積コストにおいてオーバヘッドが大きい．本論文では異性能演算器による耐故障実行ステージ（Heterogeneous Functional Unit）を提案する．HFU は複数の故障がある場合に，高い面積効率かつ高い速度性能を保つ実行ステージを実現する．SPEC2000 を用いたシミュレーションの結果より，本方式は実行速度において高速な演算器を単純多重化する方式に比べ99%（HFU-Det），94.2%（HFU-1）の相対IPC を持ち，耐故障演算器の単純多重化の持つ相対IPC84.0%に対して改善を示す．また故障時の面積評価より故障数2 以上の場合，本方式は高速演算器の単純多重化より面積効率において優れている．
