


### 1. [[Data path desing CPU - project Digitali UNISA]]
- Sviluppo CPU senza controllo e senza pipeline


### 2. [[Data path with pipeline - project Digitali UNISA]]
- Sviluppo CPU con Pipeline ma senza controllo


### 3. [[Control and coordination of the data path CPU- project Digitali UNISA]]
- Sviluppo dal controllore per il CPU con e senza pipeline


### 4. [[Description and analysis CPU RISC-V - project Digitali UNISA]]
- Sviluppo dal blocco con tutti i blocci creati.
	- Qui sono i test dalla CPU con pipeline