# Controlador PID Anal√≥gico: Dise√±o, Simulaci√≥n e Implementaci√≥n

Este repositorio contiene el desarrollo integral de un controlador PID anal√≥gico, desde el modelado te√≥rico y la simulaci√≥n hasta el dise√±o de PCB y la validaci√≥n en hardware real.
---

<p align="center">
  <img src="img/3d/pcb-3d-iso.png" alt="Hero Image" width="800">
</p>

---

## üìã Caracter√≠sticas T√©cnicas
* **Topolog√≠a:** Controlador PID Anal√≥gico.
* **Software de Dise√±o:** KiCad (v9.0.7).
* **Simulaci√≥n:** LTspice (v26.0.1).
* **Dise√±o de PCB:** Single-layer con plano de masa (GND).
* **Documentaci√≥n:** Informe t√©cnico completo incluido en la carpeta `/docs`.

---

## üìà Simulaci√≥n en LTspice
Antes del dise√±o f√≠sico, se valid√≥ la respuesta temporal del controlador utilizando **LTspice**. El objetivo fue ajustar las constantes para minimizar el *overshoot* y optimizar el tiempo de establecimiento ($t_s$).

$$u(t) = K_p e(t) + K_i \int_{0}^{t} e(\tau) d\tau + K_d \frac{de(t)}{dt}$$

| Controlador PID | Respuesta al Escal√≥n |
| :---: | :---: |
| ![Circuito completo del Controlador PID](simulation/pid-simulation.png) | ![Simulaci√≥n de Respuesta al Escal√≥n](simulation/step-response.png) |

> **Nota:** Los archivos de simulaci√≥n (`.asc`) est√°n disponibles en la carpeta `/simulation` para su replicaci√≥n.

---

## üé® Dise√±o de Hardware (KiCad)
El dise√±o del PCB se optimiz√≥ para facilitar el prototipado r√°pido y garantizar la integridad de la se√±al frente a ruidos e interferencias.

### Esquem√°tico (Hoja Ra√≠z)
Se utiliz√≥ un dise√±o jer√°rquico para separar las etapas de adquisici√≥n, procesamiento de error y potencia.
<p align="center">
  <img src="img/schematics/sch-top-level-overview.png" alt="Esquem√°tico Root" width="800">
</p>

| Sensor | PID |
| :---: | :---: |
| ![Esquem√°tico de la etapa de sensado](img/schematics/sch-sensor-stage.png) | ![Esquem√°tico del  controlador PID](img/schematics/sch-pid-stage.png) |

| PPM | Potencia |
| :---: | :---: |
| ![Esquem√°tico de la etapa PPM](img/schematics/sch-ppm-stage.png) | ![Esquem√°tico de la etapa de Potencia](img/schematics/sch-power-stage.png) |

### Layout y Ruteado
* **Integridad de Se√±al:** Se implement√≥ un plano de masa (**Copper Pour**) para reducir la impedancia de retorno.
* **Single-Layer:** El ruteado se realiz√≥ exclusivamente en la capa inferior (**Back Copper**) para simplificar la manufactura manual.

| Ruteado de Pistas (Sin relleno) | Dise√±o Final (Con Plano de Masa) |
| :---: | :---: |
| ![Traces](img/pcb/pcb-layout-traces.png) | ![Full](img//pcb/pcb-layout-full.png) |


| Modelo 3D (Vista Frontal) | Modelo 3D (Vista Posterior) |
| :---: | :---: |
| ![Traces](img/3d/pcb-3d-front-components.png) | ![Full](img/3d/pcb-3d-back-routing.png) |

---

## üõ†Ô∏è Implementaci√≥n y Resultados Reales
El proyecto concluy√≥ con la fabricaci√≥n f√≠sica y la integraci√≥n con el sensor y la carga, comparando los resultados experimentales con los simulados.

### Montaje y Calidad de Soldadura
| Vista Frontal (Componentes) | Vista Posterior (Soldadura) |
| :---: | :---: |
| ![Front Photo](img/real-build/photo-front-assembly.png) | ![Back Photo](img/real-build/photo-back-solder.png) |

### Integraci√≥n del Sistema
Se valid√≥ el lazo cerrado conectando el controlador a la carga (planta t√©rmica) y al sensor de temperatura LM35DZ, verificando la estabilidad del sistema ante perturbaciones.

<p align="center">
  <img src="img/real-build/photo-system-integration.png" alt="Integraci√≥n Final" width="800">
</p>

---

## üìÇ Estructura del Repositorio
* `/kicad`: Archivos fuente del proyecto (`.kicad_pro`, `.kicad_sch`, `.kicad_pcb`).
* `/simulation`: Archivos de LTspice y capturas de ondas.
* `/img`: Im√°genes, renders y capturas utilizadas en este README.
* `/docs`: Informe t√©cnico detallado y lista de materiales (BOM).
* `/manufacturing`: Documentaci√≥n de manufactura dividida en capas (`gerbers/`) y perforaciones (`drill/`). Incluye un archivo .zip listo para servicios de prototipado r√°pido.