---
title: HDLBits tutorial
author: Three Month
date: 2023-06-15
category: Jekyll
layout: post
---
## Getting Started
### Getting Started
這題是教你怎麼操作平台的，然後要對one輸出1。這裡有個細節是給值時盡量寫的清楚一點，像這裡1bit，就可以不是只給1，而是給1'b1。
```verilog
module top_module( output one );
    assign one = 1'b1;
endmodule
```

### Output Zero
這題跟上題大同小異，只是換成輸出0。
```verilog
module top_module(
    output zero
);// Module body starts after semicolon
	assign zero = 1'b0;
endmodule
```

## Verilog Language
### Basics
#### Simple wire
這題就是簡單的把out和in接在一起。
```verilog
module top_module( input in, output out );
	assign out = in;
endmodule
```

#### Four wires
這題就照著圖接線，w和a相接，xy和b相接，z和c相接。
```verilog
module top_module( 
    input a,b,c,
    output w,x,y,z );
	assign w = a;
    assign x = b;
    assign y = b;
    assign z = c;
endmodule
```

#### Inverter
這題要寫一個not gate。  
值得注意的是，verilog中有分bitwise operator和logical operator，bitwise operator就是對input的每個bit都做相對的運算，所以最後輸出的bit數會跟input一樣。而logical operator只會邏輯上做運算，最後只會輸出1 bit。   
所以說bitwise not符號是```~```，而logical not符號是```!```，雖然這題input只有1 bit沒差，不過細節可能要注意。
```verilog
module top_module( input in, output out );
	assign out = ~in;
endmodule
```

#### AND gate
這題就刻一個and gate，跟上題差不多，要注意的是bitwise and符號是```&```，而logical and符號是```&&```，
```verilog
module top_module( 
    input a, 
    input b, 
    output out );
	assign out = a & b;
endmodule
```