# Progetto-Reti-Logiche-2020
Progetto di reti logiche realizzato durante l'anno accademico 2019/2020.
La repository contiere il codice scritto il VHDL e la relazione.
