<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:45.5245</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7005329</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>정렬된 외부 상호연결부들을 갖는 커패시터 인터포저 기판을 채용하는 집적 회로(IC) 패키지들 및 관련 제조 방법들</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT (IC) PACKAGES EMPLOYING CAPACITOR INTERPOSER SUBSTRATE WITH ALIGNED EXTERNAL INTERCONNECTS, AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2025.05.08</openDate><openNumber>10-2025-0061720</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/64</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서에 개시된 양태들은 정렬된 외부 상호연결부들을 갖는 커패시터 인터포저 기판을 채용하는 집적 회로(IC) 패키지들, 및 관련 제조 방법들을 포함한다. IC 패키지는 다이(들)로의 그리고 다이(들)로부터의 전기 신호 라우팅을 지원하는 패키지 기판에 전기적으로 커플링된 하나 이상의 반도체 다이들(&quot;다이들&quot;)을 포함한다. 커패시터 인터포저 기판은 다이(들)와 패키지 기판 사이에 배치된다. 다이(들)는 커패시터 인터포저 기판의 외부 상호연결부들에 커플링된 다이 상호연결부들을 통해 커패시터 인터포저 기판 내의 내장된 커패시터(들)에 커플링된다. 예시적인 양태들에서, 커패시터 인터포저 기판의 외측 표면들 상의 외부 상호연결부들은 정렬된다. 이러한 방식으로, 다이(들) 및 패키지 기판이 서로 커플링될 때 서로 정렬되도록 설계된 다이 상호연결부들 및 외부 상호연결부들의 패턴을 갖는 경우, 커패시터 인터포저 기판은 다이(들) 및 패키지 기판에 대한 상호연결 호환성을 유지할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.07</internationOpenDate><internationOpenNumber>WO2024050167</internationOpenNumber><internationalApplicationDate>2023.06.30</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/069456</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 패키지로서,제1 표면 및 상기 제1 표면의 반대편인 제2 표면을 포함하는 인터포저 기판;- 상기 인터포저 기판은, 상기 제1 표면으로부터 노출된 복수의 제1 금속 상호연결부(metal interconnect)들을 포함하는 제1 금속화 층; 상기 제2 표면으로부터 노출된 복수의 제2 금속 상호연결부들을 포함하는 제2 금속화 층; 및 제1 방향으로 상기 제1 금속화 층과 상기 제2 금속화 층 사이에 배치된 기판 층을 추가로 포함하고, 상기 기판 층은 하나 이상의 커패시터들을 포함하고; 상기 복수의 제1 금속 상호연결부들 중 각각의 제1 금속 상호연결부는 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부와 교차하는 상기 제1 방향의 제1 축과 교차함 -;상기 인터포저 기판의 상기 제1 표면에 커플링된 패키지 기판; 및상기 인터포저 기판의 상기 제2 표면에 커플링된 다이를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 제1 금속 상호연결부들 중 각각의 제1 금속 상호연결부는 상기 제1 방향으로 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부와 정렬되는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 복수의 제1 금속 상호연결부들 중 각각의 제1 금속 상호연결부는 상기 제1 방향으로 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부와 부분적으로 중첩하는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 제1 금속 상호연결부들은 상기 제1 방향에 직교하는 제2 방향으로 제1 피치를 갖고;상기 복수의 제2 금속 상호연결부들은 상기 제2 방향으로 상기 제1 피치를 갖는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 제1 금속 상호연결부들은 상기 제2 방향에 직교하는 제3 방향으로 제2 피치를 갖고;상기 복수의 제2 금속 상호연결부들은 상기 제3 방향으로 상기 제2 피치를 갖는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 패키지 기판은,상기 인터포저 기판의 상기 제1 표면에 인접한 제3 표면; 및상기 제3 표면으로부터 노출된 복수의 제3 금속 상호연결부들을 포함하며;상기 복수의 제3 금속 상호연결부들 각각은 상기 복수의 제1 금속 상호연결부들 중 상기 제1 금속 상호연결부에 커플링된, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 복수의 제3 금속 상호연결부들 각각은 상기 복수의 제1 금속 상호연결부들 중 상기 제1 금속 상호연결부와 교차하는 상기 제1 방향의 상기 제1 축과 교차하는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 다이는,상기 인터포저 기판의 상기 제2 표면에 인접한 제4 표면; 및상기 제4 표면으로부터 노출된 복수의 다이 상호연결부들을 포함하며;상기 복수의 다이 상호연결부들 각각은 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부에 커플링된, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 복수의 다이 상호연결부들 각각은 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부와 교차하는 상기 제1 방향의 상기 제1 축과 교차하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 다이는,상기 인터포저 기판의 상기 제2 표면에 인접한 제3 표면; 및상기 제3 표면으로부터 노출된 복수의 다이 상호연결부들을 포함하며;상기 복수의 다이 상호연결부들 각각은 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부에 커플링된, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 복수의 다이 상호연결부들 각각은 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부와 교차하는 상기 제1 방향의 상기 제1 축과 교차하는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 하나 이상의 커패시터들 중 적어도 하나의 커패시터는 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 하나 이상의 커패시터들 중 적어도 하나의 커패시터는 상기 복수의 제1 금속 상호연결부들 중 제1 금속 상호연결부에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 하나 이상의 커패시터들 각각은,상기 기판 층 내의 트렌치에 배치된 제3 금속화 층;상기 기판 층 내의 상기 트렌치 내의 상기 제3 금속화 층에 인접하게 배치된 제4 금속화 층; 및상기 제3 금속화 층과 상기 제4 금속화 층 사이에서 상기 트렌치에 배치된 유전체 층을 포함하며;상기 제3 금속화 층은 상기 복수의 제2 금속 상호연결부들 중 제1, 제2 금속 상호연결부에 커플링되고;상기 제4 금속화 층은 상기 복수의 제2 금속 상호연결부들 중 제2, 제2 금속 상호연결부에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 제1 금속화 층은 상기 복수의 제1 금속 상호연결부들 중 제1 금속 상호연결부에 각각 커플링된 복수의 제1 금속 라인들을 포함하고;상기 제2 금속화 층은 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 각각 커플링된 복수의 제2 금속 라인들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 인터포저 기판은 상기 제1 방향으로 상기 제2 금속화 층과 상기 기판 층 사이에 배치된 제3 금속화 층을 추가로 포함하고;상기 제3 금속화 층은 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 각각 커플링된 복수의 비아들 중 비아에 각각 커플링된 복수의 제3 금속 상호연결부들을 포함하고;상기 복수의 비아들 중 각각의 비아는 상기 하나 이상의 커패시터들 중 커패시터에 커플링된, IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 상기 인터포저 기판은 상기 제1 방향으로 상기 제1 금속화 층과 상기 기판 층 사이에 배치된 제3 금속화 층을 추가로 포함하고;상기 제3 금속화 층은 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 각각 커플링된 복수의 비아들 중 비아에 각각 커플링된 복수의 제3 금속 상호연결부들을 포함하고;상기 복수의 비아들 중 각각의 비아는 상기 하나 이상의 커패시터들 중 커패시터에 커플링된, IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 위성 포지셔닝 시스템(global positioning system, GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(session initiation protocol, SIP) 폰; 태블릿; 패블릿(phablet); 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 디지털 어시스턴트(personal digital assistant, PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(digital video disc, DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템(avionics system)들; 드론; 및 멀티콥터로 구성된 그룹으로부터 선택된 디바이스에 통합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>19. 복수의 IC 패키지들을 제조하는 방법으로서, 하나 이상의 IC 패키지들 중 각각의 IC 패키지에 대해:인터포저 기판을 형성하는 단계 - 상기 인터포저 기판을 형성하는 단계는, 제1 표면으로부터 노출되고 제1 방향의 제1 축과 교차하는 복수의 제1 금속 상호연결부들을 포함하는 제1 금속화 층을 형성하는 단계; 상기 제1 금속화 층에 인접한 기판 층을 형성하는 단계로서, 상기 기판 층은 하나 이상의 커패시터들을 포함하는, 상기 기판 층을 형성하는 단계; 및 상기 제1 방향으로 상기 제1 금속화 층과 제2 금속화 층 사이에 상기 기판 층이 배치되도록 상기 기판 층에 인접한 상기 제2 금속화 층을 형성하는 단계를 포함하며, 상기 제2 금속화 층은 상기 제1 표면의 반대편인 제2 표면으로부터 노출되고 상기 제1 방향의 상기 제1 축과 교차하는 복수의 제2 금속 상호연결부들을 포함함 -;상기 인터포저 기판의 상기 제1 표면에 패키지 기판을 커플링하는 단계; 및상기 인터포저 기판의 상기 제2 표면에 하나 이상의 다이들을 커플링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제1 금속화 층을 형성하는 단계는, 상기 제1 방향에 직교하는 제2 방향으로 제1 피치를 갖는 상기 복수의 제1 금속 상호연결부들을 포함하는 상기 제1 금속화 층을 형성하는 단계를 추가로 포함하고;상기 제2 금속화 층을 형성하는 단계는, 상기 제2 방향으로 상기 제1 피치를 갖는 상기 복수의 제2 금속 상호연결부들을 포함하는 상기 제2 금속화 층을 형성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서, 상기 인터포저 기판의 상기 제1 표면에 상기 패키지 기판을 커플링하는 단계는, 상기 인터포저 기판의 상기 제1 표면에 인접한 상기 패키지 기판의 제3 표면으로부터 노출된 복수의 제3 금속 상호연결부들을 상기 복수의 제1 금속 상호연결부들 중 제1 금속 상호연결부에 커플링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서, 상기 인터포저 기판의 상기 제2 표면에 상기 하나 이상의 다이들을 커플링하는 단계는, 상기 인터포저 기판의 상기 제2 표면에 인접한 상기 하나 이상의 다이들의 제3 표면으로부터 노출된 복수의 다이 상호연결부들을 상기 복수의 제2 금속 상호연결부들 중 상기 제2 금속 상호연결부에 커플링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 인터포저 기판을 형성하는 단계는, 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 커플링된 상기 하나 이상의 커패시터들 중 적어도 하나의 커패시터를 형성하는 단계를 추가로 포함하고; 그리고상기 인터포저 기판의 상기 제2 표면에 상기 하나 이상의 다이들을 커플링하는 단계는, 상기 복수의 제2 금속 상호연결부들 중 제2 금속 상호연결부에 각각 커플링된 상기 하나 이상의 커패시터들 중 상기 적어도 하나의 커패시터에 상기 하나 이상의 다이들을 커플링하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제19항에 있어서, 상기 기판 층을 형성하는 단계는, 상기 하나 이상의 커패시터들 각각에 대해:상기 기판 층에 트렌치를 형성하는 단계;상기 트렌치에 제3 금속화 층을 형성하는 단계;상기 제3 금속화 층에 인접하게 상기 트렌치에 유전체 층을 형성하는 단계;상기 유전체 층이 상기 제3 금속화 층과 제4 금속화 층 사이에 배치되도록 상기 트렌치 내에 그리고 상기 유전체 층에 인접하게 상기 제4 금속화 층을 형성하는 단계; 및추가로, 상기 하나 이상의 커패시터들 중 각각의 커패시터에 대해: 상기 복수의 제2 금속 상호연결부들 중 제1, 제2 금속 상호연결부를 상기 제3 금속화 층에 커플링하는 단계; 및 상기 복수의 제2 금속 상호연결부들 중 제2, 제2 금속 상호연결부를 상기 제4 금속화 층에 커플링하는 단계를 포함하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제19항에 있어서, 상기 복수의 IC 패키지들 중 각각의 IC 패키지에 대해 상기 인터포저 기판을 포함하는 인터포저 기판 웨이퍼를 형성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 다이 웨이퍼를 형성하는 단계를 포함하는 복수의 다이들을 형성하는 단계를 포함하는 상기 하나 이상의 다이들을 형성하는 단계를 추가로 포함하며, 상기 하나 이상의 다이들을 형성하는 단계는,반도체 층을 형성하는 단계;상기 반도체 층에 인접한 제3 금속화 층을 형성하는 단계; 및상기 제3 금속화 층에 복수의 다이 상호연결부들을 형성하는 단계를 포함하고, 상기 복수의 다이 상호연결부들은 상기 반도체 층에 커플링된, 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 다이 웨이퍼를 상기 복수의 다이들로 싱귤레이팅(singulating)하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 복수의 IC 패키지들을 형성하기 위해 상기 인터포저 기판 웨이퍼의 상기 제2 표면 상에 상기 복수의 다이들 각각을 배치하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 복수의 IC 패키지들을 제공하기 위해 상기 복수의 다이들 중 인접한 다이들 사이에서 상기 인터포저 기판 웨이퍼를 싱귤레이팅하는 단계를 추가로 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>CHOI, Jihong</engName><name>최, 지홍</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>인도</country><engName>NALLAPATI, Giridhar</engName><name>날라파티, 기리다르</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>ZHAO, Lily</engName><name>자오, 릴리</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>HE, Dongming</engName><name>허, 동밍</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.02</priorityApplicationDate><priorityApplicationNumber>17/929,408</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.19</receiptDate><receiptNumber>1-1-2025-0190495-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.07</receiptDate><receiptNumber>1-5-2025-0057572-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257005329.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93036444d076c97611be0619b190a676ce81379eaf8b84042b94a14f10e1c83e7a7bb5880eeb8e5d598ceca7129d957463080c33e8f488d9b3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf79c7f827b03b71df1f9cbddd3ce2e515eeee1d3c800ae62fcd831ee001651e63c13ec7c2942a754b13b0b00a430bfb0b6096189e56d816e5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>