| 名称    | 位宽 | 方向 | 描述         |
| ------- | ---- | ---- | ------------ |
| input_a | 32   | I    | 第一个运算数 |
| input_b | 32   | I    | 第二个运算数 |
| op      | 2    | I    | 功能选择     |
| clk     | 1    | I    | 时钟信号     |
| en      | 1    | I    | 使能输出信号 |
| result  | 32   | O    | 运算结果     |

# 组合逻辑

## 运算电路

- 计算加、减、与、或的结果
- ……

## 多路选择器

- 根据op，从加、减、与、或中选择两个运算数进行运算后的结果
- ……

# 时序逻辑

## 时钟上升沿

- 使能信号取不同值时对输出由不同的影响
  - 有效，将输出更新为当前结果
  - 无效，保持上个周期的输出不变
- ……



​	

