# Journal de travail

## 04.03.2021
- Recherche sur la conception de schéma bloc
- Analyse des éléments d’un microcontrôleur
- Création de schéma de la RAM
- Création de schéma de la ROM

## 11.03.2021
- Mise en place du schéma bloc du micro-contrôleur
- Corrections des erreur faites sur le schéma-bloc du micro-contrôleur
- Réflexion sur la mise en place du micro-processeur avec mon camarade, Clément Brigliano

## 18.03.2021
- Mise en place du schéma bloc du micro-contrôleur
- Fusion des schémas bloc avec Clément

## 25.03.2021
- Mise au clair des objectifs avec Clément
- Visionnage de la vidéo sur les machines d’états
- Création du schéma du graphe des états du séquenceur

## 01.04.2021
- Finalisation du schéma du graphe des états du séquenceur
- Interrogation sur les états du séquenceurs
- Commencement de la mise en place de la table de vérité

## 08.04.2021
- Création du memory-map

## 15.04.2021
- Corrections du schéma bloc du micro-contrôleur
- Corrections multiples pour l’envoie du mail

## 22.04.2021
- Discussions et interrogations sur la suite du projet
- Documentation sur la mise en place du code VHDL
- Préparation de croquis 

## 29.04.2021
- Création du projet VHDL sur Vivado
- Documentation sur la ROM et RAM essaies de mis en place
- Consultation de nos schémas bloc afin de coder la RAM et ROM

## 06.05.2021
- Mise en place du séquenceur
- Problème, on n’est coincé au séquenceur, documentation

## 13.05.2021
- Contacte avec l'enseignante pour des questions sur la RAM
- Finition du code de la RAM

## 20.05.2021
- Code, essais et tests de la ROM
- Appel à l'enseignante sur la définition d'un opérande avec son opcode
- Création de constantes en exemple

## 27.05.2021
- Création de toutes les constantes de la ROM
- Documentation sur la ROM et création de la logique

## 03.06.2021
- Code de la ROM
- Toujours bloqué dessus mais j'avance
- Documentation sur la ROM
