 1
 
□期中進度報告 行政院國家科學委員會補助專題研究計畫
■期末報告 
 
毫米波 CMOS 內嵌式被動元件/天線關鍵技術之研發與其應用於 
高效能 Gigabit Wireless 射頻系統晶片設計之研究 
 
子計畫一：毫米波 CMOS 內嵌式被動元件/天線與 Gigabit Wireless
射頻系統晶片之研發(2/2) 
 
 
計畫類別：□個別型計畫   ■整合型計畫 
計畫編號：NSC 99－2219－E－006－005－ 
執行期間：  99 年 8 月 1 日至  100 年 7 月 31 日 
 
執行機構及系所：國立成功大學電腦與通訊工程研究所 
 
計畫主持人：莊惠如 教授 
計畫參與人員：郭信智、陳宥溱、岳翰林、歐雅文、郭奇昕、莊詠翔 
 
本計畫除繳交成果報告外，另須繳交以下出國報告： 
□赴國外移地研究心得報告 
□赴大陸地區移地研究心得報告 
■出席國際學術會議心得報告及發表之論文 
□國際合作研究計畫國外研究報告 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            □涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
 
中   華   民   國  101 年 2 月 10
 3
一、 計畫的緣由與目的 
近年來，無線通訊的議題正持續在全球發燒，而無線接取(radio access)是未來通訊之趨勢，主要
是由於無線通訊技術能提供在通訊上面的便利性，除了可以免除固網佈線上的困擾外，最重要的是能
克服環境上障礙。利用無線接取系統將進一步提供使用者能在任何時間、地點與環境下，便捷的使用
全球資訊擷取(global information access)服務。目前於 Wireless PAN (WPAN)之應用上除了 IEEE 
802.15.3c 有涵蓋 60 GHz 頻帶的標準規範外，仍有 Wireless HD 1.0/2.0 的應用規範，其他 Wireless gigabit 
(WiGig) 1.0 及 IEEE 802.11 ad 等委員會也著手制訂 60 GHz Wireless LAN (WLAN)的相關規範。其共同
目標皆是希望 60 GHz 的無線區域網路可以將目前在微波頻段 2.4 和 5.2 GHz 的無線區域網路傳輸速度
大幅提升。以目前使用較為普遍的802.11g而言，其最高傳輸速率每秒54 Mbps，相較之下應用於60-GHz
毫米波頻段之系統則可以提升傳播速率近百倍，甚至號稱可以達到 Gbps 的水準。毫米波技術的快速
進展，將加速高畫質影音快速傳輸，無線寬頻數位化生活的來臨。 
美國 FCC 保留 57 – 64 GHz 頻段做為無須申請執照之無線通訊應用頻寬，60 GHz 的頻帶除了頻寬
很大之外，就是其衰減的特性。其衰減量約為每公里 10 到 15 dB，故 60 GHz 頻帶不適合長距離的通
訊( > 2 km)。然而，在短距離通訊時( <1 km)，每公里 10 – 15 dB 之衰減並無重大的影響故對密集之本
地通訊來說將非常合適。 
傳統毫米波積體電路晶片都是使用昂貴的砷化鎵製程，而利用 CMOS 製程不僅可以讓製作成本大
幅降低，對於未來與數位電路之整合更為有利。此外，實驗室長年在 WLAN、UWB 天線與濾波器之
基礎研究投入許多能量，也有相當豐碩之成果。隨著頻率提高，相對應之波長變短，將天線與濾波器
實現在 CMOS 製程中，與後端 RF 電路進行整合已指日可待，故本計劃乃是希望能藉由 TSMC CMOS
製程實作一整合天線、濾波器之 60-GHz RFIC-on-chip 射頻前端收發機，同時也朝整合 60-GHz 毫米波
射頻收發機晶片為目標研究。 
 
 
 
 
包含內嵌式被動元件/天線之 60-GHz 毫米波 CMOS 射頻接收機晶片方塊示意圖
 5
 
 
 
 
75 76 77 78 79 80
Frequency (GHz)
-10
-5
0
5
Po
w
er
-g
ai
n 
@
 +
z 
di
re
ct
io
n 
(d
B
i)
Simulation
Meas. (modified PL)
Meas. (free-space PL)
 
 
 
 
圖 1  77-GHz 整合 on-chip Yagi 天線與 balun 帶通濾波器 GIPD 晶片 
 
 使用U-型雙螺旋共振器設計微小化之77-GHz CMOS帶通濾波器 
                         
為了達到帶通濾波器的面積微小化，本次在設計上使用可大幅縮小共振器面積之U-型雙螺旋共振器
(U-type dual-spiral resonators)，採用背對背(back-to-back)的方式，利用電流最大之處形成磁耦合(magnetic 
coupling)，此結構與利用開迴路半波長共振器所設計之帶通濾波器相比，可達到90%以上的縮小面積效
果。此結構除了可縮小共振器所需的面積外，在高頻處(104 GHz)會產生傳輸零點，而利用不同的饋入
方式，在低頻(52 GHz)處亦會產生傳輸零點，利用此兩個傳輸零點可增加帶通濾波器的選擇性 。 
 
 
  
 
10 20 30 40 50 60 70 80 90 100 110
Frequency (GHz)
-60
-50
-40
-30
-20
-10
0
S11_type  1
S21_type  1
S11_type  2
S21_type  2
  
 
圖 1  使用 U-型雙螺旋共振器設計微小化之 77-GHz CMOS 帶通濾波器 
 
 7
 
 60-GHz 90-nm CMOS整合 on-chip人造磁導體天線及平衡轉非平衡式帶通濾波器之
毫米波次諧波接收機射頻晶片 
 
目前已完成已知發表之文獻中第一顆整合60-GHz CMOS on-chip人造磁導體(artificial magnetic 
conductor: AMC)天線及平衡轉非平衡式帶通濾波器之毫米波次諧波接收機射頻晶片，晶片電路包含使
用AMC on-chip Yagi天線、平衡轉非平衡式帶通濾波器、低雜訊放大器和次諧波混頻器(60-GHz AMC 
on-chip Yagi-antenna, balun-filter, LNA and sub-harmonic mixer)，並完成完整之probe-station based 
on-wafer wireless transmission test。Digital modulation wireless transmission test採用16 QAM-OFDM調
變，頻寬為640 MHz，在 R = 0.25 m距離，其EVM值為-14 dB，可達通道傳輸率為1.152 Gbps。 目前
該晶片之部份成果將發表於2012 ISSCC Student Research Preview (SRP)中，完整成果將投稿於IEEE 
Trans. MTT or JSSC。近期並已再完成下線了整合毫米波PLL鎖相迴路LO於上述次諧波接收機射頻晶
片，預計完成量測資料後投稿於國際重要學術期刊。 
 
 
 
 
 
 
 
 
 
 
 9
三、 結論 
 
本計畫執行產生之重要結果說明如下:   
 
 在該毫米波 mm-wave CMOS on-chip 濾波器及天線領域的研究技術和質量在國際研究表現上優
異領先，發表多篇國際期刊論文於 IEEE EDL, MWCL, T-ED。其中在 IEEE Trans. Electron Devices 
(2011 July) 刊登之 60-GHz CMOS on-chip integrated antenna-filter，整合 60-GHz CMOS on-chip 
天線及濾波器毫米波射頻晶片，是這方面研究發表之第一篇國際期刊論文。在追求 RF-SoC 之極
致 CMOS 單晶片射頻收發機 (single-chip CMOS RF transceiver or Radio-on-Chip:RoC)之發展有其
重大貢獻。 
 
 接續並設計下線完成目前已知發表之文獻中第一顆整合毫米波 CMOS on-chip 人造磁導體(AMC)
天線及平衡轉非平衡式帶通濾波器之 60-GHz次諧波射頻接收機晶片。接收機晶片電路包含AMC 
on-chip Yagi 天線、平衡轉非平衡式帶通濾波器、低雜訊放大器和次諧波混頻器(60-GHz AMC 
on-chip Yagi-antenna, balun-filter, LNA and sub-harmonic mixer)。並完成完整之 probe-station based 
on-wafer wireless transmission test 。 Digital modulation wireless transmission test 採用 16 
QAM-OFDM 調變，頻寬為 640 MHz，在 R = 0.25 m 距離，其 EVM 值為-14 dB，可達通道傳輸
率為 1.152 Gbps。目前該晶片之部份成果將發表於 2012 ISSCC Student Research Preview(SRP)中，
完整成果將投稿於 IEEE MTT or JSSC。近期並已再完成下線一整合 mm-wave PLL 鎖相迴路 LO
於上述次諧波射頻接收機，預計完成量測資料後投稿於國際重要期刊。 
 
 開發高頻高除數除頻器電路設計技術：除頻器電路為鎖相迴路設計中一個重要的功能方塊電路。
傳統應用在毫米波頻段的除頻器多為除 2 或是除 3 功能，這對於 60 GHz 鎖相迴路而言，需要的
高頻除頻器方塊電路較多，所以有功耗上的缺點。本計畫開發除 3、除 5 等除頻器的電路設計技
術，並成功的達成量測結果。最近高除數除頻器 MMIC 亦有相當的商機(如 2011 年 10 月 Hittite
公司推出 HMC 861LP3E 最高除頻 13 GHz 除三電路)。若以 CMOS 製程為整合目標朝向毫米波
鎖相迴路應用，此高除數除頻器將在未來具有類似的商機。相關研究成果並發表於 IEEE T-MTT, 
MWCL 國際期刊論文及 IEEE RFIC 重要會議論文。 
 
 
Journal Publication   
 
 (IEEE Full papers) 
J1. Y.-T. Chen, M.-W. Li, H.-C. Kuo, T.-H. Huang, and H.-R. Chuang, “Low-Voltage, K-Band 
Divide-by-Three Injection-Locked Frequency Divider with Floating-Source Differential 
Injector“ accepted to be published in IEEE Trans, Microwave Theory and Techniques, vol. 60, no. 1 
(scheduled in Jan. 2012).   
J2. H.-R. Chuang, L.-K. Yeh, P.-C. Kuo, K.-H. Tsai, H.-L. Yue "60-GHz Millimeter-Wave CMOS 
Integrated On-Chip Antenna and Bandpass Filter" IEEE Transactions on Electron Devices, vol. 58, 
no. 7, pp. 1837-1845, July 2011.   
  
(IEEE Short papers & Other Journal) 
J3. C.-Y. Hsu, C.-Y. Chen, and H.-R. Chuang, “A 77-GHz CMOS On-chip Bandpass Filter with Balanced 
and Unbalanced Outputs, ” IEEE Electron Device Lett. vol. 31, no. 11, pp.1205-1207, Nov. 2010.   
J4. Y.-T. Chen, M.-W. Li, T.-H. Huang, and H.-R. Chuang, “A V-band CMOS Direct Injection-Locked 
Frequency Divider Using Forward Body Bias Technology,”IEEE Microw. Wireless Compon. Lett., 
vol. 20, no. 7, pp. 396-398, July. 2010.   
J5. Hong-Ru Lin, Cheng-Ying Hsu, Huey-Ru Chuang, and Chu-Yu Chen, “A 77-GHz Miniaturized 
Slow-Wave SIR Bandpass Filter Fabricated Using 0.18-μm Standard CMOS Technology,” accepted to 
be published in Microw. and Optical Tech. Lett.   
 
 
 1
國科會補助專題研究計畫項下出席國際學術會議心得報告 
 
                        日期： 100  年  7 月 20  日 
 
計畫編號 NSC 99-2219-E-006 -005 - 
計畫名稱 毫米波 CMOS 內嵌式被動元件/天線與 Gigabit Wireless 射頻系
統晶片之研發(2/2)  
出國人員姓
名 莊惠如 
服務機構
及職稱 
國立成功大學電腦與通信工程
研究所 教授 
會議時間 
100 年 6 月 5 日
至 
100 年 6 月 7 日 
會議地點 
 
美國馬里蘭州,巴爾的摩
(Baltimore, Maryland, USA) 
會議名稱 
(中文) 2011 IEEE射頻積體電路國際會議 
(英文) 2011 IEEE Radio Frequency Integrated Circuits (RFIC) 
Symposium 
發表論文 
題目 
(中文)   CMOS 60 GHz 高隔離度之射頻收發開關 
(英文)   A High-Isolation 60 GHz CMOS Transmit/Receive Switch
 3
 Small-Signal Circuits: LNAs, Mixers, VGAs, Active Filters, Modulators. 
 Large-Signal Circuits: Power Amplifiers, Drivers, Advanced TX circuits, 
Linearization. 
 Frequency Generation Circuits: VCOs, PLLs, Synthesizers. 
 RFIC Device Technologies: Si, SOI, GaAs, pHEMT, MEMS, nanoscale RF. 
 RFIC Testing: Packaging, Modules, Embedded Testing, Self-calibration. 
 Modeling and CAD: RFIC Modeling, Characterization of Active and Passive 
Devices. 
 Si Millimeter Wave ICs: Circuits and Systems (data, imaging, security, 
vehicular, medical…) 
 
6/5: 這天主要活動為各種短期課程，為各領域目前熱門之議題， 晚上參與 RFIC 
plenary session，由 Dr. S. Sheng 報告關於 RF coexistence－Challenges and 
opportunities 與 Dr. R. Ruebusch 報告關於 3G to 4G transition－Challenges 
and opportunities 議題 。  
 
6/6: 參與 session RMO1D: Frequency synthesis: 60 GHz and beyond， 本次會議吾
人所發表的論文題目為：  CMOS 60 GHz 高隔離度之射頻收發開關 
( A High-Isolation 60 GHz CMOS Transmit/Receive Switch) 於下午
2:40-3:00 session RMO3C: Devices and circuits for silicon based mm-Wave 
ICs 。中午時段往展示廳參觀海報展覽，亦參觀許多量測儀器公司的攤位。 
 
 
6/7:  參與 session RTU2C: mm-Wave power amplifier， 聽取關於毫米波功率放大
器(MM-wave power amplifier)之設計與量測研究成果 。中午時段往展示廳
參觀海報展覽，並又參觀許多量測儀器公司的攤位。 
 
6/8-9: 繼續參與聽取 IMS session。並與著名毫米波儀器公司 VDI 人員會談，討
論有關 MM-wave 儀器技術。 
 
與會心得 
 
IEEE RFIC 射頻積體電路國際會議內容除了學術發表外，亦有許多短期的訓
練課程，包含現今各領域熱門或是先進的技術討論，每個短期課程由來自許多
國科會補助計畫衍生研發成果推廣資料表
日期:2011/05/11
國科會補助計畫
計畫名稱: 子計畫一：毫米波CMOS內嵌式被動元件/天線與Gigabit Wireless射頻系統晶
片之研發(2/2)
計畫主持人: 莊惠如
計畫編號: 99-2219-E-006-005- 學門領域: 接取技術(網通國家型)
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫執行產生之重要結果說明如下: 
 在該毫米波 mm-wave CMOS on-chip 濾波器及天線領域的研究技術和質量在
國際研究表現上優 
異領先，發表多篇國際期刊論文於 IEEE EDL, MWCL, T-ED。其中在 IEEE Trans. 
Electron Devices 
(2011 July) 刊登之 60-GHz CMOS on-chip integrated antenna-filter，整
合 60-GHz CMOS on-chip 
天線及濾波器毫米波射頻晶片，是這方面研究發表之第一篇國際期刊論文。在
追求 RF-SoC 之極 
致 CMOS 單 晶 片 射 頻 收 發 機  (single-chip CMOS RF transceiver or 
Radio-on-Chip:RoC)之發展有其 
重大貢獻。 
 接續並設計下線完成目前已知發表之文獻中第一顆整合毫米波 CMOS 
on-chip 人造磁導體(AMC) 
天線及平衡轉非平衡式帶通濾波器之 60-GHz 次諧波射頻接收機晶片。接收機
晶片電路包含 AMC 
on-chip Yagi 天線、平衡轉非平衡式帶通濾波器、低雜訊放大器和次諧波混頻
器(60-GHz AMC 
on-chip Yagi-antenna, balun-filter, LNA and sub-harmonic mixer)。並完
成完整之 probe-station based 
on-wafer wireless transmission test 。 Digital modulation wireless 
transmission test 採用 16 
QAM-OFDM 調變，頻寬為 640 MHz，在 R = 0.25 m 距離，其 EVM 值為-14 dB，
可達通道傳輸 
率為 1.152 Gbps。目前該晶片之部份成果將發表於 2012 ISSCC Student 
Research Preview(SRP)中， 
完整成果將投稿於 IEEE MTT or JSSC。近期並已再完成下線一整合 mm-wave PLL 
鎖相迴路 LO 
於上述次諧波射頻接收機，預計完成量測資料後投稿於國際重要期刊。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
