# Logic synthesis

在数字电路当中，逻辑综合（Logic synthesis）是一个将数字电路的抽象描述（典型来说就是RTL），转换成一系列逻辑门的实现的过程，典型来说使用的程序就叫做综合工具。这类过程的一般例子包括硬件描述语言的综合，包括VHDL和Verilog。一些综合工具会为可编程的逻辑器件生成比特流，如PAL和FPGA。其他的目标包括创建ASIC等。逻辑综合是EDA的其中一个重要步骤。

逻辑综合始于布尔代数。1938年香农提出了二值布尔代数可以通过开关电路来进行描述。在最早期，逻辑设计包括使用卡诺图对真值表的操作。卡诺图可以进行逻辑最小化，但对于人工手动进行卡诺图的最小化最多只能到4 ～ 6个变量的工作量。

对于逻辑最小化自动化操作时钟周期和跨结构组件（如浮点ALU）的工作分配由编译器使用优化过程完成的第一步是奎恩——麦克拉斯基算法（Quine-McCluskey Algorithm）的提出。现在，更高效率的Espresso heuristic logic minimizer已经变成了逻辑最小化的标准工具。另外一些领域的早期研究包括状态的最小化以及无穷状态机（FSM，Finite state machines）的编码。用于逻辑综合的应用程序一般定位于电子计算机的设计，因此IBM和贝尔实验室在早期的自动逻辑综合研究中扮演着重要的角色。从离散逻辑组件到可编程逻辑阵列（PLA，Programmable Logic Arrays）的演化加紧了对二级逻辑最小化效率的优化，因为对二级逻辑表达式的最小化减小了PLA的面积。

## 高层次的综合以及基于行为的综合

伴随着增强设计者生产力的目标，在行为层面指定的电路综合研究工作导致了2004年商业解决方案的出现，这些方案用于复杂的ASIC以及FPGA设计。这些工具使用高层次的语言来自动综合电路，比如将ANSI C/C++或者SystemC，转换位RTL描述。使用HLS（高层次综合，High-level synthesis），来实现逻辑电路的合成，而逻辑综合则特指从电路的结构、逻辑功能向寄存器传输级的转换。时钟周期和跨结构组件（如浮点ALU）的工作分配由编译器使用优化过程完成。
