---
layout: default
title: zenn-articles
---

# 【半導体】🧪 20. ETESTとは何か  
### ― 工程ばらつきを「数値で見る」ための唯一の手段
topics: ["半導体", "ETEST", "TEG", "プロセス", "品質"]

---

## 🧭 はじめに

半導体製造では、「工程が正しく流れているか」を  
**製品が壊れる前に知る必要**があります。

そのために存在するのが **ETEST（Engineering Test）** です。

ETEST は製品テストではありません。  
また、歩留まりを直接決める工程でもありません。

本記事では、

- ❓ ETEST は何を測っているのか  
- ⚠️ なぜ製品チップではなく TEG を測るのか  
- 🔁 なぜ設計・SPICEモデルにまで影響するのか  

を、**工程モニタリングという観点**から整理します。

---

## 🧪 ETESTの本質

ETEST の本質は、次の一文に集約されます。

> **ETEST は「工程の健康状態」を数値化する工程です。**

測定対象は製品ではなく、  
スクライブ領域に配置された **TEG（Test Element Group）** です。

ここで測られるのは、

- Vth  
- Idsat  
- Ioff  
- Poly / Diff / Metal 抵抗  
- コンタクト抵抗  

といった、**プロセスそのものを反映する物理量**です。

---

## 📐 なぜ製品を測らないのか

製品チップは、

- 回路構成が複雑  
- 動作条件が多様  
- 不良原因が切り分けにくい  

という性質を持っています。

一方 TEG は、

- 単純な構造  
- 寸法・条件が明確  
- 工程変動が直接現れる  

という特徴を持ちます。

つまり ETEST は、

> **「回路を通さずに、工程だけを診る」**

ための仕組みです。

---

## 📊 ETESTが使われる理由

ETEST データは、次の用途で使われます。

- ロット内・ウエハ内ばらつきの監視  
- 装置ドリフトの早期検出  
- SPICEモデルのキャリブレーション  
- 設計マージンの妥当性確認  

特に重要なのは、

> **ETEST が「設計と製造の共通言語」になっている**

という点です。

---

## 🔁 ETESTは品質工程ではない

ETEST は不良を止めません。  
不良チップを選別もしません。

それでも ETEST が不可欠なのは、

> **「壊れる前に異常を知る」唯一の手段**

だからです。

---

## 📝 まとめ

- ✅ ETEST は工程モニタリング工程  
- ✅ 製品ではなく TEG を測定する  
- ✅ 数値は設計・モデル・工程に還元される  
- ✅ ETEST は「止める工程」ではなく「気づく工程」  

---

## 🌐 公式リンク（Edusemi-v4x）

- 📂 Chapter 6 Test & Package（公式）  
  https://samizo-aitl.github.io/Edusemi-v4x/chapter6_test_and_package/

---
