Simulator report for AA2380-MAXV_TSTQ9
Sun Apr 06 18:48:28 2025
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 2.4 ms       ;
; Simulation Netlist Size     ; 743 nodes    ;
; Simulation Coverage         ;      53.25 % ;
; Total Number of Transitions ; 91833        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX II       ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                               ;
+--------------------------------------------------------------------------------------------+---------------------+---------------+
; Option                                                                                     ; Setting             ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------+---------------+
; Simulation mode                                                                            ; Functional          ; Timing        ;
; Start time                                                                                 ; 0 ns                ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                ;               ;
; Vector input source                                                                        ; SPI_in_out_test.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; Off                 ; On            ;
; Check outputs                                                                              ; Off                 ; Off           ;
; Report simulation coverage                                                                 ; On                  ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                  ; On            ;
; Display missing 1-value coverage report                                                    ; On                  ; On            ;
; Display missing 0-value coverage report                                                    ; On                  ; On            ;
; Detect setup and hold time violations                                                      ; Off                 ; Off           ;
; Detect glitches                                                                            ; Off                 ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                 ; Off           ;
; Generate Signal Activity File                                                              ; Off                 ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                 ; Off           ;
; Group bus channels in simulation results                                                   ; Off                 ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                  ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE          ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                 ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On                  ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      53.25 % ;
; Total nodes checked                                 ; 743          ;
; Total output ports checked                          ; 755          ;
; Total output ports with complete 1/0-value coverage ; 402          ;
; Total output ports with no 1/0-value coverage       ; 285          ;
; Total output ports with no 1-value coverage         ; 335          ;
; Total output ports with no 0-value coverage         ; 303          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                            ; Output Port Name                                                                                          ; Output Port Type ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; |SPI_in_out_test|slave_busy                                                                          ; |SPI_in_out_test|slave_busy                                                                               ; pin_out          ;
; |SPI_in_out_test|SPI_clock                                                                           ; |SPI_in_out_test|SPI_clock                                                                                ; pin_out          ;
; |SPI_in_out_test|clock                                                                               ; |SPI_in_out_test|clock                                                                                    ; out              ;
; |SPI_in_out_test|TXenable                                                                            ; |SPI_in_out_test|TXenable                                                                                 ; pin_out          ;
; |SPI_in_out_test|TX[22]                                                                              ; |SPI_in_out_test|TX[22]                                                                                   ; out              ;
; |SPI_in_out_test|TX[21]                                                                              ; |SPI_in_out_test|TX[21]                                                                                   ; out              ;
; |SPI_in_out_test|TX[20]                                                                              ; |SPI_in_out_test|TX[20]                                                                                   ; out              ;
; |SPI_in_out_test|TX[19]                                                                              ; |SPI_in_out_test|TX[19]                                                                                   ; out              ;
; |SPI_in_out_test|TX[18]                                                                              ; |SPI_in_out_test|TX[18]                                                                                   ; out              ;
; |SPI_in_out_test|TX[17]                                                                              ; |SPI_in_out_test|TX[17]                                                                                   ; out              ;
; |SPI_in_out_test|TX[16]                                                                              ; |SPI_in_out_test|TX[16]                                                                                   ; out              ;
; |SPI_in_out_test|TX[15]                                                                              ; |SPI_in_out_test|TX[15]                                                                                   ; out              ;
; |SPI_in_out_test|TX[14]                                                                              ; |SPI_in_out_test|TX[14]                                                                                   ; out              ;
; |SPI_in_out_test|TX[13]                                                                              ; |SPI_in_out_test|TX[13]                                                                                   ; out              ;
; |SPI_in_out_test|TX[12]                                                                              ; |SPI_in_out_test|TX[12]                                                                                   ; out              ;
; |SPI_in_out_test|TX[11]                                                                              ; |SPI_in_out_test|TX[11]                                                                                   ; out              ;
; |SPI_in_out_test|TX[10]                                                                              ; |SPI_in_out_test|TX[10]                                                                                   ; out              ;
; |SPI_in_out_test|TX[9]                                                                               ; |SPI_in_out_test|TX[9]                                                                                    ; out              ;
; |SPI_in_out_test|TX[8]                                                                               ; |SPI_in_out_test|TX[8]                                                                                    ; out              ;
; |SPI_in_out_test|TX[7]                                                                               ; |SPI_in_out_test|TX[7]                                                                                    ; out              ;
; |SPI_in_out_test|TX[6]                                                                               ; |SPI_in_out_test|TX[6]                                                                                    ; out              ;
; |SPI_in_out_test|TX[5]                                                                               ; |SPI_in_out_test|TX[5]                                                                                    ; out              ;
; |SPI_in_out_test|TX[4]                                                                               ; |SPI_in_out_test|TX[4]                                                                                    ; out              ;
; |SPI_in_out_test|TX[2]                                                                               ; |SPI_in_out_test|TX[2]                                                                                    ; out              ;
; |SPI_in_out_test|TX[1]                                                                               ; |SPI_in_out_test|TX[1]                                                                                    ; out              ;
; |SPI_in_out_test|TX[0]                                                                               ; |SPI_in_out_test|TX[0]                                                                                    ; out              ;
; |SPI_in_out_test|SPI_nCS                                                                             ; |SPI_in_out_test|SPI_nCS                                                                                  ; pin_out          ;
; |SPI_in_out_test|SPI_mosi                                                                            ; |SPI_in_out_test|SPI_mosi                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXenable                                                                            ; |SPI_in_out_test|RXenable                                                                                 ; out              ;
; |SPI_in_out_test|master_busy                                                                         ; |SPI_in_out_test|master_busy                                                                              ; pin_out          ;
; |SPI_in_out_test|RXout[23]                                                                           ; |SPI_in_out_test|RXout[23]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[22]                                                                           ; |SPI_in_out_test|RXout[22]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[21]                                                                           ; |SPI_in_out_test|RXout[21]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[20]                                                                           ; |SPI_in_out_test|RXout[20]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[19]                                                                           ; |SPI_in_out_test|RXout[19]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[18]                                                                           ; |SPI_in_out_test|RXout[18]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[17]                                                                           ; |SPI_in_out_test|RXout[17]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[16]                                                                           ; |SPI_in_out_test|RXout[16]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[15]                                                                           ; |SPI_in_out_test|RXout[15]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[14]                                                                           ; |SPI_in_out_test|RXout[14]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[13]                                                                           ; |SPI_in_out_test|RXout[13]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[12]                                                                           ; |SPI_in_out_test|RXout[12]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[11]                                                                           ; |SPI_in_out_test|RXout[11]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[10]                                                                           ; |SPI_in_out_test|RXout[10]                                                                                ; pin_out          ;
; |SPI_in_out_test|RXout[9]                                                                            ; |SPI_in_out_test|RXout[9]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[8]                                                                            ; |SPI_in_out_test|RXout[8]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[7]                                                                            ; |SPI_in_out_test|RXout[7]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[6]                                                                            ; |SPI_in_out_test|RXout[6]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[5]                                                                            ; |SPI_in_out_test|RXout[5]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[4]                                                                            ; |SPI_in_out_test|RXout[4]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[2]                                                                            ; |SPI_in_out_test|RXout[2]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[1]                                                                            ; |SPI_in_out_test|RXout[1]                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXout[0]                                                                            ; |SPI_in_out_test|RXout[0]                                                                                 ; pin_out          ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[22]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[22]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[21]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[21]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[20]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[20]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[19]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[19]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[18]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[18]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[17]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[17]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[16]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[16]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[15]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[15]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[14]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[14]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[13]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[13]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[12]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[12]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[11]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[11]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[10]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[10]                                                        ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[9]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[9]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[8]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[8]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[7]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[7]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[6]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[6]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[5]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[5]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[4]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[4]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[2]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[2]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[1]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[1]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[0]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[0]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|pulse                                                           ; |SPI_in_out_test|PulseOnChange:inst2|pulse                                                                ; regout           ;
; |SPI_in_out_test|spi_master:inst|INT_sclk~0                                                          ; |SPI_in_out_test|spi_master:inst|INT_sclk~0                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|receive_transmit~0                                                  ; |SPI_in_out_test|spi_master:inst|receive_transmit~0                                                       ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~0                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~0                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~1                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~1                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~2                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~2                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~3                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~3                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~4                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~4                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~5                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~5                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~6                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~6                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~7                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~7                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~8                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~8                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~9                                                          ; |SPI_in_out_test|spi_master:inst|txBuffer~9                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~10                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~10                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~11                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~11                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~12                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~12                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~13                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~13                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~14                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~14                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~15                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~15                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~16                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~16                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~17                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~17                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~18                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~18                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~19                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~19                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~20                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~20                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~21                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~21                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~22                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~22                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~23                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~23                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~0                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~0                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~1                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~1                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~2                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~2                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~3                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~3                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~4                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~4                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~5                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~5                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~6                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~6                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~7                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~7                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~8                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~8                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~9                                                       ; |SPI_in_out_test|spi_master:inst|clk_toggles~9                                                            ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~10                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~10                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~11                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~11                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|process_0~0                                                         ; |SPI_in_out_test|spi_master:inst|process_0~0                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|INT_sclk~1                                                          ; |SPI_in_out_test|spi_master:inst|INT_sclk~1                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|process_0~1                                                         ; |SPI_in_out_test|spi_master:inst|process_0~1                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|process_0~2                                                         ; |SPI_in_out_test|spi_master:inst|process_0~2                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|process_0~3                                                         ; |SPI_in_out_test|spi_master:inst|process_0~3                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|txBuffer~24                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~24                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~25                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~25                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~26                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~26                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~27                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~27                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~28                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~28                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~29                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~29                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~30                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~30                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~31                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~31                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~32                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~32                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~33                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~33                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~34                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~34                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~35                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~35                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~36                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~36                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~37                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~37                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~38                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~38                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~39                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~39                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~40                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~40                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~41                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~41                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~42                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~42                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~43                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~43                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~44                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~44                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~45                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~45                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~46                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~46                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~47                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~47                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|busy~0                                                              ; |SPI_in_out_test|spi_master:inst|busy~0                                                                   ; out              ;
; |SPI_in_out_test|spi_master:inst|INT_ss_n~0                                                          ; |SPI_in_out_test|spi_master:inst|INT_ss_n~0                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|INT_ss_n                                                            ; |SPI_in_out_test|spi_master:inst|INT_ss_n                                                                 ; regout           ;
; |SPI_in_out_test|spi_master:inst|INT_sclk~2                                                          ; |SPI_in_out_test|spi_master:inst|INT_sclk~2                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|receive_transmit~1                                                  ; |SPI_in_out_test|spi_master:inst|receive_transmit~1                                                       ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~48                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~48                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~49                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~49                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~50                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~50                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~51                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~51                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~52                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~52                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~53                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~53                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~54                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~54                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~55                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~55                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~56                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~56                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~57                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~57                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~58                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~58                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~59                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~59                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~60                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~60                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~61                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~61                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~62                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~62                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~63                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~63                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~64                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~64                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~65                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~65                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~66                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~66                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~67                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~67                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~68                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~68                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~69                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~69                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~70                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~70                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|txBuffer~71                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer~71                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~12                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~12                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~13                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~13                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~14                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~14                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~15                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~15                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~16                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~16                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|clk_toggles~17                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles~17                                                           ; out              ;
; |SPI_in_out_test|spi_master:inst|busy                                                                ; |SPI_in_out_test|spi_master:inst|busy                                                                     ; regout           ;
; |SPI_in_out_test|spi_master:inst|mosi~reg0                                                           ; |SPI_in_out_test|spi_master:inst|mosi~reg0                                                                ; regout           ;
; |SPI_in_out_test|spi_master:inst|state                                                               ; |SPI_in_out_test|spi_master:inst|state                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|INT_sclk                                                            ; |SPI_in_out_test|spi_master:inst|INT_sclk                                                                 ; regout           ;
; |SPI_in_out_test|spi_master:inst|receive_transmit                                                    ; |SPI_in_out_test|spi_master:inst|receive_transmit                                                         ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[23]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[23]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[22]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[22]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[21]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[21]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[20]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[20]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[19]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[19]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[18]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[18]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[17]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[17]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[16]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[16]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[15]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[15]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[14]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[14]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[13]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[13]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[12]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[12]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[11]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[11]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[10]                                                        ; |SPI_in_out_test|spi_master:inst|txBuffer[10]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[9]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[9]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[8]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[8]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[7]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[7]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[6]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[6]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[5]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[4]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[3]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[2]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[1]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|txBuffer[0]                                                         ; |SPI_in_out_test|spi_master:inst|txBuffer[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|clk_toggles[5]                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles[5]                                                           ; regout           ;
; |SPI_in_out_test|spi_master:inst|clk_toggles[4]                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles[4]                                                           ; regout           ;
; |SPI_in_out_test|spi_master:inst|clk_toggles[3]                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles[3]                                                           ; regout           ;
; |SPI_in_out_test|spi_master:inst|clk_toggles[2]                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles[2]                                                           ; regout           ;
; |SPI_in_out_test|spi_master:inst|clk_toggles[1]                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles[1]                                                           ; regout           ;
; |SPI_in_out_test|spi_master:inst|clk_toggles[0]                                                      ; |SPI_in_out_test|spi_master:inst|clk_toggles[0]                                                           ; regout           ;
; |SPI_in_out_test|spi_master:inst|mosi~0                                                              ; |SPI_in_out_test|spi_master:inst|mosi~0                                                                   ; out0             ;
; |SPI_in_out_test|spi_master:inst|mosi~1                                                              ; |SPI_in_out_test|spi_master:inst|mosi~1                                                                   ; out0             ;
; |SPI_in_out_test|spi_master:inst|mosi~2                                                              ; |SPI_in_out_test|spi_master:inst|mosi~2                                                                   ; out0             ;
; |SPI_in_out_test|spi_master:inst|mosi~en                                                             ; |SPI_in_out_test|spi_master:inst|mosi~en                                                                  ; regout           ;
; |SPI_in_out_test|spi_master:inst|mosi                                                                ; |SPI_in_out_test|spi_master:inst|mosi                                                                     ; out              ;
; |SPI_in_out_test|spi_slave:inst1|clk                                                                 ; |SPI_in_out_test|spi_slave:inst1|clk                                                                      ; out              ;
; |SPI_in_out_test|spi_slave:inst1|process_1~0                                                         ; |SPI_in_out_test|spi_slave:inst1|process_1~0                                                              ; out0             ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[24]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[24]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[23]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[23]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[22]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[22]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[21]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[21]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[20]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[20]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[19]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[19]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[18]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[18]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[17]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[17]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[16]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[16]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[15]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[15]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[14]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[14]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[13]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[13]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[12]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[12]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[11]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[11]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[10]                                                     ; |SPI_in_out_test|spi_slave:inst1|bit_counter[10]                                                          ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[9]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[9]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[8]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[8]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[7]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[7]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[6]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[6]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[5]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[5]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[4]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[4]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[3]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[3]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[2]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[2]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|bit_counter[1]                                                      ; |SPI_in_out_test|spi_slave:inst1|bit_counter[1]                                                           ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|process_2~0                                                         ; |SPI_in_out_test|spi_slave:inst1|process_2~0                                                              ; out0             ;
; |SPI_in_out_test|spi_slave:inst1|rx[1]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[1]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[23]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[23]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[22]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[22]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[21]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[21]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[20]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[20]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[19]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[19]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[18]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[18]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[17]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[17]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[16]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[16]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[15]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[15]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[14]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[14]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[13]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[13]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[12]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[12]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[11]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[11]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[10]                                                        ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[10]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[9]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[9]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[8]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[8]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[7]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[7]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[6]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[6]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[5]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[4]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[3]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[2]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[1]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rxBuffer[0]                                                         ; |SPI_in_out_test|spi_slave:inst1|rxBuffer[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|rx[2]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[2]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|miso~en                                                             ; |SPI_in_out_test|spi_slave:inst1|miso~en                                                                  ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[0]~0                                                       ; |SPI_in_out_test|spi_slave:inst1|txBuffer[0]~0                                                            ; out0             ;
; |SPI_in_out_test|spi_slave:inst1|rx[4]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[4]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[5]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[5]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[6]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[6]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[7]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[7]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[8]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[8]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[9]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[9]                                                                    ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[10]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[10]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[11]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[11]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[12]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[12]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[13]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[13]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[14]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[14]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[15]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[15]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[16]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[16]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[17]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[17]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[18]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[18]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[19]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[19]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[20]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[20]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[21]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[21]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[22]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[22]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[23]                                                              ; |SPI_in_out_test|spi_slave:inst1|rx[23]                                                                   ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[0]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[0]                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|LessThan0~0                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~0                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan0~1                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~1                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan0~2                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~2                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan0~3                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~3                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan0~4                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~4                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan0~5                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~5                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan0~6                                                         ; |SPI_in_out_test|spi_master:inst|LessThan0~6                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~0                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~0                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~2                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~2                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~3                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~3                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~4                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~4                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~6                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~6                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~7                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~7                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~8                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~8                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~10                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~10                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~11                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~11                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~12                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~12                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~13                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~13                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~14                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~14                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~15                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~15                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~16                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~16                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~17                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~17                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~18                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~18                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~19                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~19                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~20                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~20                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~21                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~21                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~22                                                        ; |SPI_in_out_test|spi_master:inst|LessThan1~22                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~3                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~3                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~7                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~7                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~11                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~11                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~13                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~13                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~14                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~14                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~15                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~15                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~17                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~17                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~18                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~18                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~19                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~19                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~20                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~20                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~0                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~0                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~1                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~1                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~2                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~2                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~4                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~4                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~5                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~5                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~6                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~6                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~7                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~7                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~8                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~8                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~9                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~9                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~10                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~10                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~11                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~11                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~12                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~12                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~13                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~13                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~14                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~14                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~15                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~15                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~16                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~16                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~17                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~17                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~18                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~18                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~19                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~19                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~20                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~20                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~21                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~21                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~22                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~22                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~23                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~23                                                            ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~24                                                       ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~24                                                            ; out0             ;
; |SPI_in_out_test|spi_master:inst|Equal0~0                                                            ; |SPI_in_out_test|spi_master:inst|Equal0~0                                                                 ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[0]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[0]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[1]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[1]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[2]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[2]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[3]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[3]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[4]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[4]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[5]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|result_node[5]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~0                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~3                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~1                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~1                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~2                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~2                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~3                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~3                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~4                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~4                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~5                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~5                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~9                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~9                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~10                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~10                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~11                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~11                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~12                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~12                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~13                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~13                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~14                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~14                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~15                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~15                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~16                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~16                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~17                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~17                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~18                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~18                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~19                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~19                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~20                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~20                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~21                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~21                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~22                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~22                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~23                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~23                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                            ; Output Port Name                                                                                          ; Output Port Type ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; |SPI_in_out_test|RXreset_n                                                                           ; |SPI_in_out_test|RXreset_n                                                                                ; out              ;
; |SPI_in_out_test|TXreset_n                                                                           ; |SPI_in_out_test|TXreset_n                                                                                ; out              ;
; |SPI_in_out_test|TX[3]                                                                               ; |SPI_in_out_test|TX[3]                                                                                    ; out              ;
; |SPI_in_out_test|cpol                                                                                ; |SPI_in_out_test|cpol                                                                                     ; out              ;
; |SPI_in_out_test|cpha                                                                                ; |SPI_in_out_test|cpha                                                                                     ; out              ;
; |SPI_in_out_test|SPI_miso                                                                            ; |SPI_in_out_test|SPI_miso                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXin[23]                                                                            ; |SPI_in_out_test|RXin[23]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[22]                                                                            ; |SPI_in_out_test|RXin[22]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[21]                                                                            ; |SPI_in_out_test|RXin[21]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[20]                                                                            ; |SPI_in_out_test|RXin[20]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[19]                                                                            ; |SPI_in_out_test|RXin[19]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[18]                                                                            ; |SPI_in_out_test|RXin[18]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[17]                                                                            ; |SPI_in_out_test|RXin[17]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[16]                                                                            ; |SPI_in_out_test|RXin[16]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[15]                                                                            ; |SPI_in_out_test|RXin[15]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[14]                                                                            ; |SPI_in_out_test|RXin[14]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[13]                                                                            ; |SPI_in_out_test|RXin[13]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[12]                                                                            ; |SPI_in_out_test|RXin[12]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[11]                                                                            ; |SPI_in_out_test|RXin[11]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[10]                                                                            ; |SPI_in_out_test|RXin[10]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[9]                                                                             ; |SPI_in_out_test|RXin[9]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[8]                                                                             ; |SPI_in_out_test|RXin[8]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[7]                                                                             ; |SPI_in_out_test|RXin[7]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[6]                                                                             ; |SPI_in_out_test|RXin[6]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[5]                                                                             ; |SPI_in_out_test|RXin[5]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[4]                                                                             ; |SPI_in_out_test|RXin[4]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[3]                                                                             ; |SPI_in_out_test|RXin[3]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[2]                                                                             ; |SPI_in_out_test|RXin[2]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[1]                                                                             ; |SPI_in_out_test|RXin[1]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[0]                                                                             ; |SPI_in_out_test|RXin[0]                                                                                  ; out              ;
; |SPI_in_out_test|RXout[3]                                                                            ; |SPI_in_out_test|RXout[3]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[23]                                                                           ; |SPI_in_out_test|TXout[23]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[22]                                                                           ; |SPI_in_out_test|TXout[22]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[21]                                                                           ; |SPI_in_out_test|TXout[21]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[20]                                                                           ; |SPI_in_out_test|TXout[20]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[19]                                                                           ; |SPI_in_out_test|TXout[19]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[18]                                                                           ; |SPI_in_out_test|TXout[18]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[17]                                                                           ; |SPI_in_out_test|TXout[17]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[16]                                                                           ; |SPI_in_out_test|TXout[16]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[15]                                                                           ; |SPI_in_out_test|TXout[15]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[14]                                                                           ; |SPI_in_out_test|TXout[14]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[13]                                                                           ; |SPI_in_out_test|TXout[13]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[12]                                                                           ; |SPI_in_out_test|TXout[12]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[11]                                                                           ; |SPI_in_out_test|TXout[11]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[10]                                                                           ; |SPI_in_out_test|TXout[10]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[9]                                                                            ; |SPI_in_out_test|TXout[9]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[8]                                                                            ; |SPI_in_out_test|TXout[8]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[7]                                                                            ; |SPI_in_out_test|TXout[7]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[6]                                                                            ; |SPI_in_out_test|TXout[6]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[5]                                                                            ; |SPI_in_out_test|TXout[5]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[4]                                                                            ; |SPI_in_out_test|TXout[4]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[3]                                                                            ; |SPI_in_out_test|TXout[3]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[2]                                                                            ; |SPI_in_out_test|TXout[2]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[1]                                                                            ; |SPI_in_out_test|TXout[1]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[0]                                                                            ; |SPI_in_out_test|TXout[0]                                                                                 ; pin_out          ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[3]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[3]                                                         ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit~2                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~2                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~3                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~3                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~4                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~4                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~5                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~5                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~0                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~0                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~1                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~1                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~2                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~2                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~3                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~3                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~4                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~4                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~5                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~5                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~6                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~6                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~7                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~7                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~8                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~8                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~9                                                          ; |SPI_in_out_test|spi_master:inst|rxBuffer~9                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~10                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~10                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~11                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~11                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~12                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~12                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~13                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~13                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~14                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~14                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~15                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~15                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~16                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~16                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~17                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~17                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~18                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~18                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~19                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~19                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~20                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~20                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~21                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~21                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~22                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~22                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~23                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~23                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[0]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx~0                                                                ; |SPI_in_out_test|spi_master:inst|rx~0                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~1                                                                ; |SPI_in_out_test|spi_master:inst|rx~1                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~2                                                                ; |SPI_in_out_test|spi_master:inst|rx~2                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~3                                                                ; |SPI_in_out_test|spi_master:inst|rx~3                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~4                                                                ; |SPI_in_out_test|spi_master:inst|rx~4                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~5                                                                ; |SPI_in_out_test|spi_master:inst|rx~5                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~6                                                                ; |SPI_in_out_test|spi_master:inst|rx~6                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~7                                                                ; |SPI_in_out_test|spi_master:inst|rx~7                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~8                                                                ; |SPI_in_out_test|spi_master:inst|rx~8                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~9                                                                ; |SPI_in_out_test|spi_master:inst|rx~9                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~10                                                               ; |SPI_in_out_test|spi_master:inst|rx~10                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~11                                                               ; |SPI_in_out_test|spi_master:inst|rx~11                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~12                                                               ; |SPI_in_out_test|spi_master:inst|rx~12                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~13                                                               ; |SPI_in_out_test|spi_master:inst|rx~13                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~14                                                               ; |SPI_in_out_test|spi_master:inst|rx~14                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~15                                                               ; |SPI_in_out_test|spi_master:inst|rx~15                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~16                                                               ; |SPI_in_out_test|spi_master:inst|rx~16                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~17                                                               ; |SPI_in_out_test|spi_master:inst|rx~17                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~18                                                               ; |SPI_in_out_test|spi_master:inst|rx~18                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~19                                                               ; |SPI_in_out_test|spi_master:inst|rx~19                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~20                                                               ; |SPI_in_out_test|spi_master:inst|rx~20                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~21                                                               ; |SPI_in_out_test|spi_master:inst|rx~21                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~22                                                               ; |SPI_in_out_test|spi_master:inst|rx~22                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~23                                                               ; |SPI_in_out_test|spi_master:inst|rx~23                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~8                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~8                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~9                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~9                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~10                                                         ; |SPI_in_out_test|spi_master:inst|last_bit~10                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~11                                                         ; |SPI_in_out_test|spi_master:inst|last_bit~11                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~24                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~24                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~25                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~25                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~26                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~26                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~27                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~27                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~28                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~28                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~29                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~29                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~30                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~30                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~31                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~31                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~32                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~32                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~33                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~33                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~34                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~34                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~35                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~35                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~36                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~36                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~37                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~37                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~38                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~38                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~39                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~39                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~40                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~40                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~41                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~41                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~42                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~42                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~43                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~43                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~44                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~44                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~45                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~45                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~46                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~46                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer~47                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer~47                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rx[23]                                                              ; |SPI_in_out_test|spi_master:inst|rx[23]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[22]                                                              ; |SPI_in_out_test|spi_master:inst|rx[22]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[21]                                                              ; |SPI_in_out_test|spi_master:inst|rx[21]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[20]                                                              ; |SPI_in_out_test|spi_master:inst|rx[20]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[19]                                                              ; |SPI_in_out_test|spi_master:inst|rx[19]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[18]                                                              ; |SPI_in_out_test|spi_master:inst|rx[18]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[17]                                                              ; |SPI_in_out_test|spi_master:inst|rx[17]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[16]                                                              ; |SPI_in_out_test|spi_master:inst|rx[16]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[15]                                                              ; |SPI_in_out_test|spi_master:inst|rx[15]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[14]                                                              ; |SPI_in_out_test|spi_master:inst|rx[14]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[13]                                                              ; |SPI_in_out_test|spi_master:inst|rx[13]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[12]                                                              ; |SPI_in_out_test|spi_master:inst|rx[12]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[11]                                                              ; |SPI_in_out_test|spi_master:inst|rx[11]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[10]                                                              ; |SPI_in_out_test|spi_master:inst|rx[10]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[9]                                                               ; |SPI_in_out_test|spi_master:inst|rx[9]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[8]                                                               ; |SPI_in_out_test|spi_master:inst|rx[8]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[7]                                                               ; |SPI_in_out_test|spi_master:inst|rx[7]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[6]                                                               ; |SPI_in_out_test|spi_master:inst|rx[6]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[5]                                                               ; |SPI_in_out_test|spi_master:inst|rx[5]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[4]                                                               ; |SPI_in_out_test|spi_master:inst|rx[4]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[3]                                                               ; |SPI_in_out_test|spi_master:inst|rx[3]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[2]                                                               ; |SPI_in_out_test|spi_master:inst|rx[2]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[1]                                                               ; |SPI_in_out_test|spi_master:inst|rx[1]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[0]                                                               ; |SPI_in_out_test|spi_master:inst|rx[0]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[3]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[2]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[1]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[0]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[23]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[23]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[22]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[22]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[21]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[21]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[20]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[20]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[19]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[19]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[18]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[18]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[17]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[17]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[16]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[16]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[15]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[15]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[14]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[14]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[13]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[13]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[12]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[12]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[11]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[11]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[10]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[10]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[9]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[9]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[8]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[8]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[7]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[7]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[6]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[6]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[5]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[4]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[3]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[2]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[1]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[0]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[23]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[23]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[22]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[22]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[21]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[21]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[20]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[20]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[19]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[19]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[18]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[18]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[17]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[17]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[16]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[16]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[15]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[15]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[14]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[14]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[13]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[13]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[12]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[12]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[11]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[11]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[10]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[10]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[9]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[9]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[8]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[8]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[7]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[7]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[6]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[6]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[5]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[4]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[3]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[2]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[1]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|miso~reg0                                                           ; |SPI_in_out_test|spi_slave:inst1|miso~reg0                                                                ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|miso                                                                ; |SPI_in_out_test|spi_slave:inst1|miso                                                                     ; out              ;
; |SPI_in_out_test|spi_slave:inst1|rx[3]                                                               ; |SPI_in_out_test|spi_slave:inst1|rx[3]                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|LessThan1~1                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~1                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~5                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~5                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~9                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~9                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~0                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~0                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~1                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~1                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~2                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~2                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~4                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~4                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~5                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~5                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~6                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~6                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~8                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~8                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~9                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~9                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~10                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~10                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~12                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~12                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~16                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~16                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~3                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~3                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[0]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[0]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[1]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[1]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[2]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[2]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[3]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[3]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[6]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[6]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~0                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~1                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~2                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~3                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]~1                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]~1                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[5]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[4]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[3]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[2]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[1]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~1                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~1                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~4                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~4                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~5                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~5                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~6                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~6                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~4                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~5                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~6                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~7                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~8                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~9                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~10                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~13                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~14                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~15                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~15                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~16                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~16                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~17                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~18                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~19                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~20                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~21                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~22                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~23                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~24                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~25                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~26                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~27                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]~1                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]~1                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[1]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[1]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[2]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[2]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~2                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~2                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                            ; Output Port Name                                                                                          ; Output Port Type ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; |SPI_in_out_test|RXreset_n                                                                           ; |SPI_in_out_test|RXreset_n                                                                                ; out              ;
; |SPI_in_out_test|TXreset_n                                                                           ; |SPI_in_out_test|TXreset_n                                                                                ; out              ;
; |SPI_in_out_test|TX[23]                                                                              ; |SPI_in_out_test|TX[23]                                                                                   ; out              ;
; |SPI_in_out_test|TX[3]                                                                               ; |SPI_in_out_test|TX[3]                                                                                    ; out              ;
; |SPI_in_out_test|cpol                                                                                ; |SPI_in_out_test|cpol                                                                                     ; out              ;
; |SPI_in_out_test|cpha                                                                                ; |SPI_in_out_test|cpha                                                                                     ; out              ;
; |SPI_in_out_test|SPI_miso                                                                            ; |SPI_in_out_test|SPI_miso                                                                                 ; pin_out          ;
; |SPI_in_out_test|RXin[23]                                                                            ; |SPI_in_out_test|RXin[23]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[22]                                                                            ; |SPI_in_out_test|RXin[22]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[21]                                                                            ; |SPI_in_out_test|RXin[21]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[20]                                                                            ; |SPI_in_out_test|RXin[20]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[19]                                                                            ; |SPI_in_out_test|RXin[19]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[18]                                                                            ; |SPI_in_out_test|RXin[18]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[17]                                                                            ; |SPI_in_out_test|RXin[17]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[16]                                                                            ; |SPI_in_out_test|RXin[16]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[15]                                                                            ; |SPI_in_out_test|RXin[15]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[14]                                                                            ; |SPI_in_out_test|RXin[14]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[13]                                                                            ; |SPI_in_out_test|RXin[13]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[12]                                                                            ; |SPI_in_out_test|RXin[12]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[11]                                                                            ; |SPI_in_out_test|RXin[11]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[10]                                                                            ; |SPI_in_out_test|RXin[10]                                                                                 ; out              ;
; |SPI_in_out_test|RXin[9]                                                                             ; |SPI_in_out_test|RXin[9]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[8]                                                                             ; |SPI_in_out_test|RXin[8]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[7]                                                                             ; |SPI_in_out_test|RXin[7]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[6]                                                                             ; |SPI_in_out_test|RXin[6]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[5]                                                                             ; |SPI_in_out_test|RXin[5]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[4]                                                                             ; |SPI_in_out_test|RXin[4]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[3]                                                                             ; |SPI_in_out_test|RXin[3]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[2]                                                                             ; |SPI_in_out_test|RXin[2]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[1]                                                                             ; |SPI_in_out_test|RXin[1]                                                                                  ; out              ;
; |SPI_in_out_test|RXin[0]                                                                             ; |SPI_in_out_test|RXin[0]                                                                                  ; out              ;
; |SPI_in_out_test|TXout[23]                                                                           ; |SPI_in_out_test|TXout[23]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[22]                                                                           ; |SPI_in_out_test|TXout[22]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[21]                                                                           ; |SPI_in_out_test|TXout[21]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[20]                                                                           ; |SPI_in_out_test|TXout[20]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[19]                                                                           ; |SPI_in_out_test|TXout[19]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[18]                                                                           ; |SPI_in_out_test|TXout[18]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[17]                                                                           ; |SPI_in_out_test|TXout[17]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[16]                                                                           ; |SPI_in_out_test|TXout[16]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[15]                                                                           ; |SPI_in_out_test|TXout[15]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[14]                                                                           ; |SPI_in_out_test|TXout[14]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[13]                                                                           ; |SPI_in_out_test|TXout[13]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[12]                                                                           ; |SPI_in_out_test|TXout[12]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[11]                                                                           ; |SPI_in_out_test|TXout[11]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[10]                                                                           ; |SPI_in_out_test|TXout[10]                                                                                ; pin_out          ;
; |SPI_in_out_test|TXout[9]                                                                            ; |SPI_in_out_test|TXout[9]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[8]                                                                            ; |SPI_in_out_test|TXout[8]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[7]                                                                            ; |SPI_in_out_test|TXout[7]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[6]                                                                            ; |SPI_in_out_test|TXout[6]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[5]                                                                            ; |SPI_in_out_test|TXout[5]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[4]                                                                            ; |SPI_in_out_test|TXout[4]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[3]                                                                            ; |SPI_in_out_test|TXout[3]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[2]                                                                            ; |SPI_in_out_test|TXout[2]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[1]                                                                            ; |SPI_in_out_test|TXout[1]                                                                                 ; pin_out          ;
; |SPI_in_out_test|TXout[0]                                                                            ; |SPI_in_out_test|TXout[0]                                                                                 ; pin_out          ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[3]                                                    ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[3]                                                         ; regout           ;
; |SPI_in_out_test|PulseOnChange:inst2|prev_data[23]                                                   ; |SPI_in_out_test|PulseOnChange:inst2|prev_data[23]                                                        ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit~0                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~0                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~1                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~1                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~2                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~2                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~3                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~3                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~4                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~4                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~5                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~5                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[0]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx~0                                                                ; |SPI_in_out_test|spi_master:inst|rx~0                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~1                                                                ; |SPI_in_out_test|spi_master:inst|rx~1                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~2                                                                ; |SPI_in_out_test|spi_master:inst|rx~2                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~3                                                                ; |SPI_in_out_test|spi_master:inst|rx~3                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~4                                                                ; |SPI_in_out_test|spi_master:inst|rx~4                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~5                                                                ; |SPI_in_out_test|spi_master:inst|rx~5                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~6                                                                ; |SPI_in_out_test|spi_master:inst|rx~6                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~7                                                                ; |SPI_in_out_test|spi_master:inst|rx~7                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~8                                                                ; |SPI_in_out_test|spi_master:inst|rx~8                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~9                                                                ; |SPI_in_out_test|spi_master:inst|rx~9                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~10                                                               ; |SPI_in_out_test|spi_master:inst|rx~10                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~11                                                               ; |SPI_in_out_test|spi_master:inst|rx~11                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~12                                                               ; |SPI_in_out_test|spi_master:inst|rx~12                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~13                                                               ; |SPI_in_out_test|spi_master:inst|rx~13                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~14                                                               ; |SPI_in_out_test|spi_master:inst|rx~14                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~15                                                               ; |SPI_in_out_test|spi_master:inst|rx~15                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~16                                                               ; |SPI_in_out_test|spi_master:inst|rx~16                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~17                                                               ; |SPI_in_out_test|spi_master:inst|rx~17                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~18                                                               ; |SPI_in_out_test|spi_master:inst|rx~18                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~19                                                               ; |SPI_in_out_test|spi_master:inst|rx~19                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~20                                                               ; |SPI_in_out_test|spi_master:inst|rx~20                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~21                                                               ; |SPI_in_out_test|spi_master:inst|rx~21                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~22                                                               ; |SPI_in_out_test|spi_master:inst|rx~22                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|rx~23                                                               ; |SPI_in_out_test|spi_master:inst|rx~23                                                                    ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~6                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~6                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~7                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~7                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~8                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~8                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~9                                                          ; |SPI_in_out_test|spi_master:inst|last_bit~9                                                               ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~10                                                         ; |SPI_in_out_test|spi_master:inst|last_bit~10                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|last_bit~11                                                         ; |SPI_in_out_test|spi_master:inst|last_bit~11                                                              ; out              ;
; |SPI_in_out_test|spi_master:inst|rx[23]                                                              ; |SPI_in_out_test|spi_master:inst|rx[23]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[22]                                                              ; |SPI_in_out_test|spi_master:inst|rx[22]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[21]                                                              ; |SPI_in_out_test|spi_master:inst|rx[21]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[20]                                                              ; |SPI_in_out_test|spi_master:inst|rx[20]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[19]                                                              ; |SPI_in_out_test|spi_master:inst|rx[19]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[18]                                                              ; |SPI_in_out_test|spi_master:inst|rx[18]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[17]                                                              ; |SPI_in_out_test|spi_master:inst|rx[17]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[16]                                                              ; |SPI_in_out_test|spi_master:inst|rx[16]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[15]                                                              ; |SPI_in_out_test|spi_master:inst|rx[15]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[14]                                                              ; |SPI_in_out_test|spi_master:inst|rx[14]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[13]                                                              ; |SPI_in_out_test|spi_master:inst|rx[13]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[12]                                                              ; |SPI_in_out_test|spi_master:inst|rx[12]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[11]                                                              ; |SPI_in_out_test|spi_master:inst|rx[11]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[10]                                                              ; |SPI_in_out_test|spi_master:inst|rx[10]                                                                   ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[9]                                                               ; |SPI_in_out_test|spi_master:inst|rx[9]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[8]                                                               ; |SPI_in_out_test|spi_master:inst|rx[8]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[7]                                                               ; |SPI_in_out_test|spi_master:inst|rx[7]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[6]                                                               ; |SPI_in_out_test|spi_master:inst|rx[6]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[5]                                                               ; |SPI_in_out_test|spi_master:inst|rx[5]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[4]                                                               ; |SPI_in_out_test|spi_master:inst|rx[4]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[3]                                                               ; |SPI_in_out_test|spi_master:inst|rx[3]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[2]                                                               ; |SPI_in_out_test|spi_master:inst|rx[2]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[1]                                                               ; |SPI_in_out_test|spi_master:inst|rx[1]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|rx[0]                                                               ; |SPI_in_out_test|spi_master:inst|rx[0]                                                                    ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[5]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[4]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[3]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[2]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[1]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|last_bit[0]                                                         ; |SPI_in_out_test|spi_master:inst|last_bit[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[23]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[23]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[22]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[22]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[21]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[21]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[20]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[20]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[19]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[19]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[18]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[18]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[17]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[17]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[16]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[16]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[15]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[15]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[14]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[14]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[13]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[13]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[12]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[12]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[11]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[11]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[10]                                                        ; |SPI_in_out_test|spi_master:inst|rxBuffer[10]                                                             ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[9]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[9]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[8]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[8]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[7]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[7]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[6]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[6]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[5]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[4]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[3]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[2]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_master:inst|rxBuffer[1]                                                         ; |SPI_in_out_test|spi_master:inst|rxBuffer[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[0]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[0]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[23]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[23]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[22]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[22]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[21]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[21]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[20]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[20]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[19]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[19]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[18]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[18]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[17]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[17]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[16]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[16]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[15]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[15]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[14]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[14]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[13]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[13]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[12]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[12]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[11]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[11]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[10]                                                        ; |SPI_in_out_test|spi_slave:inst1|txBuffer[10]                                                             ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[9]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[9]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[8]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[8]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[7]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[7]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[6]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[6]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[5]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[5]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[4]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[4]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[3]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[3]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[2]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[2]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|txBuffer[1]                                                         ; |SPI_in_out_test|spi_slave:inst1|txBuffer[1]                                                              ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|miso~reg0                                                           ; |SPI_in_out_test|spi_slave:inst1|miso~reg0                                                                ; regout           ;
; |SPI_in_out_test|spi_slave:inst1|miso                                                                ; |SPI_in_out_test|spi_slave:inst1|miso                                                                     ; out              ;
; |SPI_in_out_test|spi_master:inst|LessThan1~1                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~1                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~5                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~5                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan1~9                                                         ; |SPI_in_out_test|spi_master:inst|LessThan1~9                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~0                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~0                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~1                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~1                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~2                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~2                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~4                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~4                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~5                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~5                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~6                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~6                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~8                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~8                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~9                                                         ; |SPI_in_out_test|spi_master:inst|LessThan2~9                                                              ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~10                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~10                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~12                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~12                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|LessThan2~16                                                        ; |SPI_in_out_test|spi_master:inst|LessThan2~16                                                             ; out0             ;
; |SPI_in_out_test|PulseOnChange:inst2|Equal0~3                                                        ; |SPI_in_out_test|PulseOnChange:inst2|Equal0~3                                                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[0]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[0]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[1]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[1]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[2]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[2]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[3]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[3]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[4]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[4]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[5]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[5]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[6]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|result_node[6]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[0]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~0                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~1                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~2                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~3                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]~1                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]~1                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[6]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[5]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[4]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[3]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[2]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|datab_node[1]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~1                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~1                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~2                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~2                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~3                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~3                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~4                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~4                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~5                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~5                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~6                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~6                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~4                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~5                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~6                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~7                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~8                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~9                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~10                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~11                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~12                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~12                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~13                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~14                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~15                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~15                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~16                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~16                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~17                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~18                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~19                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~20                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~21                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~22                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~23                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~24                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~25                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~26                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|_~27                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[0]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~1                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~2                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]~1                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]~1                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[5]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[4]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[4]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[3]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[3]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[2]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[2]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|datab_node[1]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~4                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~5                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~6                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~7                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~8                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add1|addcore:adder|_~8                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[1]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[1]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[2]                                     ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|result_node[2]                                          ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~0                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~1                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~2                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~3                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                      ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                           ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|datab_node[1]                             ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~2                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~2                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                         ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~4                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~5                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~6                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~7                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~8                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~8                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~9                                  ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~9                                       ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~10                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~10                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~11                                 ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|_~11                                      ; out0             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; cout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]      ; sout             ;
; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |SPI_in_out_test|spi_master:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; cout             ;
+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 06 18:48:27 2025
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off AA2380_MAXV -c AA2380-MAXV_TSTQ9
Info: Using vector source file "D:/GIT/AA2380-MAXV_TSTQ9.1/SPI_in_out_test.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of SPI_in_out_test.vwf called AA2380-MAXV_TSTQ9.sim_ori.vwf has been created in the db folder
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[23]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[22]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[21]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[20]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[19]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[18]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[17]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[16]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[15]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[14]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[13]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[12]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[11]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[10]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[9]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[8]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[7]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[6]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[5]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[4]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[3]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[2]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[1]"
Warning: Can't find signal in vector source file for input pin "|SPI_in_out_test|RXin[0]"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      53.25 %
Info: Number of transitions in simulation is 91833
Info: Vector file SPI_in_out_test.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 147 megabytes
    Info: Processing ended: Sun Apr 06 18:48:28 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


