
ADCATMc.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000226  2**0
                  ALLOC, LOAD, DATA
  1 .text         000000c2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      0000002f  00000000  00000000  00000226  2**0
                  CONTENTS, READONLY
  3 .stack.descriptors.hdr 0000000e  00000000  00000000  00000255  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000030  00000000  00000000  00000263  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000008dc  00000000  00000000  00000293  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000659  00000000  00000000  00000b6f  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000257  00000000  00000000  000011c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  0000006c  00000000  00000000  00001420  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000211  00000000  00000000  0000148c  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000099  00000000  00000000  0000169d  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000020  00000000  00000000  00001736  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000004  00000184  00000184  00000218  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00001758  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.__vector_21 00000072  000000c2  000000c2  00000156  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.SETUP_ADC 00000028  00000134  00000134  000001c8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .text.main    00000012  00000172  00000172  00000206  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 17 .bss.valorAdc 00000001  00800100  00800100  00000226  2**0
                  ALLOC
 18 .text.__dummy_fini 00000002  0000018c  0000018c  00000220  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .text.__dummy_funcs_on_exit 00000002  0000018e  0000018e  00000222  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 20 .text.__dummy_simulator_exit 00000002  00000190  00000190  00000224  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 21 .text.exit    00000016  0000015c  0000015c  000001f0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 22 .text._Exit   00000004  00000188  00000188  0000021c  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 37 00 	jmp	0x6e	; 0x6e <__ctors_end>
   4:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
   8:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
   c:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  10:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  14:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  18:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  1c:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  20:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  24:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  28:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  2c:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  30:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  34:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  38:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  3c:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  40:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  44:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  48:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  4c:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  50:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  54:	0c 94 61 00 	jmp	0xc2	; 0xc2 <_etext>
  58:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  5c:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  60:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>
  64:	0c 94 c2 00 	jmp	0x184	; 0x184 <__bad_interrupt>

00000068 <.dinit>:
  68:	01 00       	.word	0x0001	; ????
  6a:	01 01       	movw	r0, r2
  6c:	80 00       	.word	0x0080	; ????

0000006e <__ctors_end>:
  6e:	11 24       	eor	r1, r1
  70:	1f be       	out	0x3f, r1	; 63
  72:	cf ef       	ldi	r28, 0xFF	; 255
  74:	d8 e0       	ldi	r29, 0x08	; 8
  76:	de bf       	out	0x3e, r29	; 62
  78:	cd bf       	out	0x3d, r28	; 61

0000007a <__do_copy_data>:
  7a:	e8 e6       	ldi	r30, 0x68	; 104
  7c:	f0 e0       	ldi	r31, 0x00	; 0
  7e:	40 e0       	ldi	r20, 0x00	; 0
  80:	17 c0       	rjmp	.+46     	; 0xb0 <__do_clear_bss+0x8>
  82:	b5 91       	lpm	r27, Z+
  84:	a5 91       	lpm	r26, Z+
  86:	35 91       	lpm	r19, Z+
  88:	25 91       	lpm	r18, Z+
  8a:	05 91       	lpm	r16, Z+
  8c:	07 fd       	sbrc	r16, 7
  8e:	0c c0       	rjmp	.+24     	; 0xa8 <__do_clear_bss>
  90:	95 91       	lpm	r25, Z+
  92:	85 91       	lpm	r24, Z+
  94:	ef 01       	movw	r28, r30
  96:	f9 2f       	mov	r31, r25
  98:	e8 2f       	mov	r30, r24
  9a:	05 90       	lpm	r0, Z+
  9c:	0d 92       	st	X+, r0
  9e:	a2 17       	cp	r26, r18
  a0:	b3 07       	cpc	r27, r19
  a2:	d9 f7       	brne	.-10     	; 0x9a <__do_copy_data+0x20>
  a4:	fe 01       	movw	r30, r28
  a6:	04 c0       	rjmp	.+8      	; 0xb0 <__do_clear_bss+0x8>

000000a8 <__do_clear_bss>:
  a8:	1d 92       	st	X+, r1
  aa:	a2 17       	cp	r26, r18
  ac:	b3 07       	cpc	r27, r19
  ae:	e1 f7       	brne	.-8      	; 0xa8 <__do_clear_bss>
  b0:	ed 36       	cpi	r30, 0x6D	; 109
  b2:	f4 07       	cpc	r31, r20
  b4:	31 f7       	brne	.-52     	; 0x82 <__do_copy_data+0x8>
  b6:	0e 94 b9 00 	call	0x172	; 0x172 <main>
  ba:	0c 94 ae 00 	jmp	0x15c	; 0x15c <exit>

000000be <_exit>:
  be:	f8 94       	cli

000000c0 <__stop_program>:
  c0:	ff cf       	rjmp	.-2      	; 0xc0 <__stop_program>

Disassembly of section .text:

00000184 <__bad_interrupt>:
 184:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.__vector_21:

000000c2 <__vector_21>:
//**************************************************************************************
//INTERRUPCIONES
//**************************************************************************************

ISR(ADC_vect)
{
  c2:	1f 92       	push	r1
  c4:	0f 92       	push	r0
  c6:	0f b6       	in	r0, 0x3f	; 63
  c8:	0f 92       	push	r0
  ca:	11 24       	eor	r1, r1
  cc:	2f 93       	push	r18
  ce:	3f 93       	push	r19
  d0:	8f 93       	push	r24
  d2:	9f 93       	push	r25
  d4:	ef 93       	push	r30
  d6:	ff 93       	push	r31
	PORTC ^= 1<<PORTC5;
  d8:	98 b1       	in	r25, 0x08	; 8
  da:	80 e2       	ldi	r24, 0x20	; 32
  dc:	89 27       	eor	r24, r25
  de:	88 b9       	out	0x08, r24	; 8
	valorAdc = ADCH;					//Guardamos el resultado	
  e0:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  e4:	90 93 00 01 	sts	0x0100, r25	; 0x800100 <__DATA_REGION_ORIGIN__>
	int valorMux= ADMUX & 1<<MUX0;
  e8:	80 91 7c 00 	lds	r24, 0x007C	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>

	if(valorMux==0) 
  ec:	28 2f       	mov	r18, r24
  ee:	21 70       	andi	r18, 0x01	; 1
  f0:	30 e0       	ldi	r19, 0x00	; 0
  f2:	80 ff       	sbrs	r24, 0
	{
	PORTD = valorAdc;
  f4:	9b b9       	out	0x0b, r25	; 11
	}        	

	if(valorMux!=0) 
  f6:	23 2b       	or	r18, r19
  f8:	19 f0       	breq	.+6      	; 0x100 <__vector_21+0x3e>
	{
	PORTB = valorAdc;
  fa:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  fe:	85 b9       	out	0x05, r24	; 5
	}         

	ADMUX ^= 1<<MUX0;            //Cambia entre 1 y 0 el bit MUX0 (canal 0 y 1 de ADC)
 100:	ec e7       	ldi	r30, 0x7C	; 124
 102:	f0 e0       	ldi	r31, 0x00	; 0
 104:	90 81       	ld	r25, Z
 106:	81 e0       	ldi	r24, 0x01	; 1
 108:	89 27       	eor	r24, r25
 10a:	80 83       	st	Z, r24
	ADCSRA |= 1<<ADSC;           //Inicia la conversion nuevamente
 10c:	ea e7       	ldi	r30, 0x7A	; 122
 10e:	f0 e0       	ldi	r31, 0x00	; 0
 110:	80 81       	ld	r24, Z
 112:	80 64       	ori	r24, 0x40	; 64
 114:	80 83       	st	Z, r24
	PORTC ^= 1<<PORTC5;
 116:	98 b1       	in	r25, 0x08	; 8
 118:	80 e2       	ldi	r24, 0x20	; 32
 11a:	89 27       	eor	r24, r25
 11c:	88 b9       	out	0x08, r24	; 8

}
 11e:	ff 91       	pop	r31
 120:	ef 91       	pop	r30
 122:	9f 91       	pop	r25
 124:	8f 91       	pop	r24
 126:	3f 91       	pop	r19
 128:	2f 91       	pop	r18
 12a:	0f 90       	pop	r0
 12c:	0f be       	out	0x3f, r0	; 63
 12e:	0f 90       	pop	r0
 130:	1f 90       	pop	r1
 132:	18 95       	reti

Disassembly of section .text.SETUP_ADC:

00000134 <SETUP_ADC>:


void SETUP_ADC()

{
	ADMUX |= 1<<ADLAR | 1<<REFS0 | 0<<REFS1;		//JUSTIFICA A LA IZQUIERDA EL RESULTADO, ESTABLECE Vcc COMO REFERENCIA
 134:	ec e7       	ldi	r30, 0x7C	; 124
 136:	f0 e0       	ldi	r31, 0x00	; 0
 138:	80 81       	ld	r24, Z
 13a:	80 66       	ori	r24, 0x60	; 96
 13c:	80 83       	st	Z, r24
	ADCSRA |= 1<<ADEN;                              //ACTIVA EL MODULO	ADC
 13e:	ea e7       	ldi	r30, 0x7A	; 122
 140:	f0 e0       	ldi	r31, 0x00	; 0
 142:	80 81       	ld	r24, Z
 144:	80 68       	ori	r24, 0x80	; 128
 146:	80 83       	st	Z, r24
	ADCSRA |= 1<<ADPS2 | 0<<ADPS1 | 1<<ADPS0;       //PRESCALER DE 32
 148:	80 81       	ld	r24, Z
 14a:	85 60       	ori	r24, 0x05	; 5
 14c:	80 83       	st	Z, r24
	ADCSRA |= 1<<ADIE | 1<<ADSC ;                   //ACTIVA INTERRUPCIONES E INICIA LA CONVERSIÓN
 14e:	80 81       	ld	r24, Z
 150:	88 64       	ori	r24, 0x48	; 72
 152:	80 83       	st	Z, r24
	PORTC |= (1<<PORTC5);
 154:	88 b1       	in	r24, 0x08	; 8
 156:	80 62       	ori	r24, 0x20	; 32
 158:	88 b9       	out	0x08, r24	; 8
 15a:	08 95       	ret

Disassembly of section .text.main:

00000172 <main>:
//**************************************************************************************
//PROGRAMA
//**************************************************************************************
int main()
{
	DDRD = 0xFF;	//Establece los puertos D Y B como salidas
 172:	8f ef       	ldi	r24, 0xFF	; 255
 174:	8a b9       	out	0x0a, r24	; 10
	DDRB = 0xFF;
 176:	84 b9       	out	0x04, r24	; 4
	DDRC = 0x20;	//Establece el 5 como flag de conversión
 178:	80 e2       	ldi	r24, 0x20	; 32
 17a:	87 b9       	out	0x07, r24	; 7
	sei();			//Activa las interrupciones 	
 17c:	78 94       	sei
	SETUP_ADC();	
 17e:	0e 94 9a 00 	call	0x134	; 0x134 <SETUP_ADC>
 182:	ff cf       	rjmp	.-2      	; 0x182 <main+0x10>

Disassembly of section .text.__dummy_fini:

0000018c <_fini>:
 18c:	08 95       	ret

Disassembly of section .text.__dummy_funcs_on_exit:

0000018e <__funcs_on_exit>:
 18e:	08 95       	ret

Disassembly of section .text.__dummy_simulator_exit:

00000190 <__simulator_exit>:
 190:	08 95       	ret

Disassembly of section .text.exit:

0000015c <exit>:
 15c:	ec 01       	movw	r28, r24
 15e:	0e 94 c7 00 	call	0x18e	; 0x18e <__funcs_on_exit>
 162:	0e 94 c6 00 	call	0x18c	; 0x18c <_fini>
 166:	ce 01       	movw	r24, r28
 168:	0e 94 c8 00 	call	0x190	; 0x190 <__simulator_exit>
 16c:	ce 01       	movw	r24, r28
 16e:	0e 94 c4 00 	call	0x188	; 0x188 <_Exit>

Disassembly of section .text._Exit:

00000188 <_Exit>:
 188:	0e 94 5f 00 	call	0xbe	; 0xbe <_exit>
