---
layout: post
title: "DSS的FPGA实现"
data: 2019-07-02
description: "通信系统，FPGA"
tag： FPGA

---

# DSS的基本原理

直接数字合成器DDS（Direct Digital Synthesizer）是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位连续，很容易实现频率、相位和幅度的数字调制，因此在信号发生器中有着广泛的应用。
其数学模型可以描述为：

<div align=center>
<img width='330' heigth='200' src="../image/2019-07-02/DSS_1.png"/></div>
<center>图1-DSS数学模型</center>

<br>

<div align=center>
<img width='450' heigth='100' src="../image/2019-07-02/DSS_jiegoutu.png"/></div>
<center>图2-DSS数学模型</center>

DDS的基本结构主要由相位累加器、相位调制器、正弦波数据表(ROM)、D/A转换器构成。相位累加器由N位加法器N位寄存器构成。每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。

<br>

---
# DSS的实现

在实现DSS时，我们可以利用FPGA开发软件Quartus中的**`AltPll`**和ip核ROM即可实现。

<br>

<div align=center>
<img width='927' heigth='400' src="../image/2019-07-02/FPGA.png"/></div>
<center>图3-电路图</center>

对于上述电路图中的相位加法器，其程序为

```verilog

module phase_adder(clk,freq_word,addr_out);

input clk;
input [3:0] freq_word;
output [9:0] addr_out;

reg [9:0] addr_temp;

assign addr_out=addr_temp;

always @(posedge clk)
begin
	addr_temp<=addr_temp+freq_word;
end

endmodule

```
---

*读者可以直接复制代码，进行封装。*

<br>

------

转载请注明：[小志博客](http://xiaozhi-chen.github.io) » [点击阅读原文](http://xiaozhi-chen.github.io/2019/07DSS的FPGA实现)  



