Fitter report for EV19_RISCV
Tue Jul 02 03:24:09 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM
 30. |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_1|altsyncram_vmh1:auto_generated|ALTSYNCRAM
 31. |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_0ai1:auto_generated|ALTSYNCRAM
 32. |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT|altsyncram:memory_rtl_0|altsyncram_5pg1:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 02 03:24:09 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; EV19_RISCV                                  ;
; Top-level Entity Name              ; TopLevel                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,741 / 22,320 ( 44 % )                     ;
;     Total combinational functions  ; 8,994 / 22,320 ( 40 % )                     ;
;     Dedicated logic registers      ; 4,313 / 22,320 ( 19 % )                     ;
; Total registers                    ; 4382                                        ;
; Total pins                         ; 74 / 154 ( 48 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 244,796 / 608,256 ( 40 % )                  ;
; Embedded Multiplier 9-bit elements ; 16 / 132 ( 12 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                           ;
+-----------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; Node                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                           ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                        ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                       ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                       ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                       ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_bank[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[0]~_Duplicate_1   ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                           ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[1]~_Duplicate_1   ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[2]~_Duplicate_1   ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                           ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[0]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[1]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[2]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[3]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[4]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[5]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[6]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[7]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[8]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[9]~_Duplicate_1  ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                          ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[10]~_Duplicate_1 ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[11]~_Duplicate_1 ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[12]~_Duplicate_1 ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[13]~_Duplicate_1 ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[14]~_Duplicate_1 ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[15]~_Duplicate_1 ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_dqm[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_dqm[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                         ; I                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_1         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                         ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_2         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                         ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_1  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_3         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                         ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_2  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_4         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                         ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_3  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_5         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                         ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_4  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_6         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                         ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_5  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_7         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_6  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_8         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_7  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_9         ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_8  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_10        ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_9  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_11        ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_10 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_12        ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_11 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_13        ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_12 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_14        ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_13 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_15        ; Q                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_14 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                          ; OE               ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_15 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                            ;                  ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                           ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                          ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                          ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                          ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                          ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                          ; O                ;                       ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                          ; O                ;                       ;
+-----------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; GPIO_0[0]        ; PIN_D3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[11]       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[13]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[15]       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[17]       ; PIN_E6        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[18]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[19]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[1]        ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[20]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[21]       ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[22]       ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[23]       ; PIN_E9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[24]       ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[25]       ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[26]       ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[27]       ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[28]       ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[29]       ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[2]        ; PIN_A2        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[30]       ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[31]       ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[32]       ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[33]       ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[3]        ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[4]        ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[5]        ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[6]        ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[7]        ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[9]        ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0_IN[0]     ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0_IN[1]     ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[0]        ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[10]       ; PIN_P11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[11]       ; PIN_R10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[12]       ; PIN_N12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[13]       ; PIN_P9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[14]       ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[15]       ; PIN_N11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[16]       ; PIN_L16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[17]       ; PIN_K16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[18]       ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[19]       ; PIN_L15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[1]        ; PIN_T15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[20]       ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[21]       ; PIN_P16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[22]       ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[23]       ; PIN_N16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[24]       ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[25]       ; PIN_P14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[26]       ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[27]       ; PIN_N14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[28]       ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[29]       ; PIN_L13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[2]        ; PIN_T14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[30]       ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[31]       ; PIN_K15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[32]       ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[33]       ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[3]        ; PIN_T13       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[5]        ; PIN_T12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[6]        ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[7]        ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[8]        ; PIN_T10       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[9]        ; PIN_R11       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1_IN[0]     ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1_IN[1]     ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[0]        ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[10]       ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[11]       ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[12]       ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[1]        ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[2]        ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[3]        ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[4]        ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[5]        ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[6]        ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[7]        ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[8]        ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2[9]        ; PIN_F16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2_IN[0]     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2_IN[1]     ; PIN_E16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_2_IN[2]     ; PIN_M16       ; QSF Assignment             ;
; Location                    ;                ;              ; G_SENSOR_CS_N    ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                ;              ; G_SENSOR_INT     ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                ;              ; I2C_SCLK         ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                ;              ; I2C_SDAT         ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                ;              ; MOUSE_CLK        ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                ;              ; MOUSE_DATA       ; PIN_T14       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_CTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_DTR         ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RX          ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_TX          ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B            ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G            ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R            ; PIN_C8        ; QSF Assignment             ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; EV19_SoC_SDRAM ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; EV19_SoC_SDRAM ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[13]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[15]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[17]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[18]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[19]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[20]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[21]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[22]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[23]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[24]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[25]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[26]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[27]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[28]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[29]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[30]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[31]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[32]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[33]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_0_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[10]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[12]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[13]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[14]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[15]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[16]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[17]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[18]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[19]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[20]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[21]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[22]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[23]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[24]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[25]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[26]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[27]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[28]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[29]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[30]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[31]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[32]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[33]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_1_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[10]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[12]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; GPIO_2_IN[2]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; G_SENSOR_CS_N    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; G_SENSOR_INT     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; I2C_SCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; TopLevel       ;              ; I2C_SDAT         ; 3.3-V LVTTL   ; QSF Assignment             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13869 ) ; 0.00 % ( 0 / 13869 )       ; 0.00 % ( 0 / 13869 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13869 ) ; 0.00 % ( 0 / 13869 )       ; 0.00 % ( 0 / 13869 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13567 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 288 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Output Files/EV19_RISCV.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 9,741 / 22,320 ( 44 % )    ;
;     -- Combinational with no register       ; 5428                       ;
;     -- Register only                        ; 747                        ;
;     -- Combinational with a register        ; 3566                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3914                       ;
;     -- 3 input functions                    ; 3458                       ;
;     -- <=2 input functions                  ; 1622                       ;
;     -- Register only                        ; 747                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 6745                       ;
;     -- arithmetic mode                      ; 2249                       ;
;                                             ;                            ;
; Total registers*                            ; 4,382 / 23,018 ( 19 % )    ;
;     -- Dedicated logic registers            ; 4,313 / 22,320 ( 19 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 753 / 1,395 ( 54 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 74 / 154 ( 48 % )          ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 44 / 66 ( 67 % )           ;
; Total block memory bits                     ; 244,796 / 608,256 ( 40 % ) ;
; Total block memory implementation bits      ; 405,504 / 608,256 ( 67 % ) ;
; Embedded Multiplier 9-bit elements          ; 16 / 132 ( 12 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 9                          ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 13.8% / 13.7% / 13.9%      ;
; Peak interconnect usage (total/H/V)         ; 34.4% / 32.8% / 36.7%      ;
; Maximum fan-out                             ; 4092                       ;
; Highest non-global fan-out                  ; 588                        ;
; Total fan-out                               ; 45138                      ;
; Average fan-out                             ; 3.19                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 9550 / 22320 ( 43 % ) ; 191 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 5351                  ; 77                    ; 0                              ;
;     -- Register only                         ; 730                   ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 3469                  ; 97                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 3846                  ; 68                    ; 0                              ;
;     -- 3 input functions                     ; 3389                  ; 69                    ; 0                              ;
;     -- <=2 input functions                   ; 1585                  ; 37                    ; 0                              ;
;     -- Register only                         ; 730                   ; 17                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 6579                  ; 166                   ; 0                              ;
;     -- arithmetic mode                       ; 2241                  ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 4268                  ; 114                   ; 0                              ;
;     -- Dedicated logic registers             ; 4199 / 22320 ( 19 % ) ; 114 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 742 / 1395 ( 53 % )   ; 18 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 74                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 16 / 132 ( 12 % )     ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 244796                ; 0                     ; 0                              ;
; Total RAM block bits                         ; 405504                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 44 / 66 ( 66 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 4510                  ; 167                   ; 2                              ;
;     -- Registered Input Connections          ; 4333                  ; 122                   ; 0                              ;
;     -- Output Connections                    ; 349                   ; 137                   ; 4193                           ;
;     -- Registered Output Connections         ; 16                    ; 137                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 44651                 ; 1107                  ; 4204                           ;
;     -- Registered Connections                ; 18294                 ; 757                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 360                   ; 304                   ; 4195                           ;
;     -- sld_hub:auto_hub                      ; 304                   ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 4195                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 47                    ; 74                    ; 2                              ;
;     -- Output Ports                          ; 67                    ; 91                    ; 4                              ;
;     -- Bidir Ports                           ; 18                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 53                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 46                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 51                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 60                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_SDAT ; A9    ; 7        ; 25           ; 34           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]   ; J15   ; 5        ; 53           ; 14           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]   ; E1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]    ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]    ; T8    ; 3        ; 27           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]    ; B9    ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]    ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]     ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_15                                                                                                                   ;
; DRAM_DQ[10]    ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_5                                                                                                                    ;
; DRAM_DQ[11]    ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_4                                                                                                                    ;
; DRAM_DQ[12]    ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_3                                                                                                                    ;
; DRAM_DQ[13]    ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_2                                                                                                                    ;
; DRAM_DQ[14]    ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_1                                                                                                                    ;
; DRAM_DQ[15]    ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe                                                                                                                                 ;
; DRAM_DQ[1]     ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_14                                                                                                                   ;
; DRAM_DQ[2]     ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_13                                                                                                                   ;
; DRAM_DQ[3]     ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_12                                                                                                                   ;
; DRAM_DQ[4]     ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_11                                                                                                                   ;
; DRAM_DQ[5]     ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_10                                                                                                                   ;
; DRAM_DQ[6]     ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_9                                                                                                                    ;
; DRAM_DQ[7]     ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_8                                                                                                                    ;
; DRAM_DQ[8]     ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_7                                                                                                                    ;
; DRAM_DQ[9]     ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_6                                                                                                                    ;
; KEYBOARD_CLOCK ; R13   ; 4        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ;
; KEYBOARD_DATA  ; F13   ; 6        ; 53           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3 (inverted)                                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5          ; Use as regular IO        ; ADC_CS_N                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6          ; Use as regular IO        ; ADC_SADDR               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 14 ( 79 % )  ; 3.3V          ; --           ;
; 2        ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 20 ( 45 % )   ; 3.3V          ; --           ;
; 5        ; 8 / 18 ( 44 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 13 ( 15 % )   ; 3.3V          ; --           ;
; 7        ; 9 / 24 ( 38 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; ADC_SDAT                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; KEYBOARD_DATA                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; KEYBOARD_CLOCK                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; inst|pll|sd1|pll7                                                ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 500.0 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 250 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 30.0 MHz                                                         ;
; Freq max lock                 ; 65.02 MHz                                                        ;
; M VCO Tap                     ; 4                                                                ;
; M Initial                     ; 2                                                                ;
; M value                       ; 10                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                             ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_4                                                            ;
; Inclk0 signal                 ; CLOCK_50                                                         ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; inst|pll|sd1|pll7|clk[0] ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C2      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[1] ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 2       ; 4       ; inst|pll|sd1|pll7|clk[2] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; DRAM_CAS_N     ; Missing drive strength ;
; DRAM_CS_N      ; Missing drive strength ;
; DRAM_RAS_N     ; Missing drive strength ;
; DRAM_WE_N      ; Missing drive strength ;
; DRAM_CKE       ; Missing drive strength ;
; ADC_CS_N       ; Missing drive strength ;
; ADC_SCLK       ; Missing drive strength ;
; ADC_SADDR      ; Missing drive strength ;
; VGA_HS         ; Missing drive strength ;
; VGA_VS         ; Missing drive strength ;
; DRAM_CLK       ; Missing drive strength ;
; DRAM_ADDR[12]  ; Missing drive strength ;
; DRAM_ADDR[11]  ; Missing drive strength ;
; DRAM_ADDR[10]  ; Missing drive strength ;
; DRAM_ADDR[9]   ; Missing drive strength ;
; DRAM_ADDR[8]   ; Missing drive strength ;
; DRAM_ADDR[7]   ; Missing drive strength ;
; DRAM_ADDR[6]   ; Missing drive strength ;
; DRAM_ADDR[5]   ; Missing drive strength ;
; DRAM_ADDR[4]   ; Missing drive strength ;
; DRAM_ADDR[3]   ; Missing drive strength ;
; DRAM_ADDR[2]   ; Missing drive strength ;
; DRAM_ADDR[1]   ; Missing drive strength ;
; DRAM_ADDR[0]   ; Missing drive strength ;
; DRAM_BA[1]     ; Missing drive strength ;
; DRAM_BA[0]     ; Missing drive strength ;
; DRAM_DQM[1]    ; Missing drive strength ;
; DRAM_DQM[0]    ; Missing drive strength ;
; LED[7]         ; Missing drive strength ;
; LED[6]         ; Missing drive strength ;
; LED[5]         ; Missing drive strength ;
; LED[4]         ; Missing drive strength ;
; LED[3]         ; Missing drive strength ;
; LED[2]         ; Missing drive strength ;
; LED[1]         ; Missing drive strength ;
; LED[0]         ; Missing drive strength ;
; VGA_B[3]       ; Missing drive strength ;
; VGA_B[2]       ; Missing drive strength ;
; VGA_B[1]       ; Missing drive strength ;
; VGA_B[0]       ; Missing drive strength ;
; VGA_G[3]       ; Missing drive strength ;
; VGA_G[2]       ; Missing drive strength ;
; VGA_G[1]       ; Missing drive strength ;
; VGA_G[0]       ; Missing drive strength ;
; VGA_R[3]       ; Missing drive strength ;
; VGA_R[2]       ; Missing drive strength ;
; VGA_R[1]       ; Missing drive strength ;
; VGA_R[0]       ; Missing drive strength ;
; KEYBOARD_CLOCK ; Missing drive strength ;
; KEYBOARD_DATA  ; Missing drive strength ;
; DRAM_DQ[15]    ; Missing drive strength ;
; DRAM_DQ[14]    ; Missing drive strength ;
; DRAM_DQ[13]    ; Missing drive strength ;
; DRAM_DQ[12]    ; Missing drive strength ;
; DRAM_DQ[11]    ; Missing drive strength ;
; DRAM_DQ[10]    ; Missing drive strength ;
; DRAM_DQ[9]     ; Missing drive strength ;
; DRAM_DQ[8]     ; Missing drive strength ;
; DRAM_DQ[7]     ; Missing drive strength ;
; DRAM_DQ[6]     ; Missing drive strength ;
; DRAM_DQ[5]     ; Missing drive strength ;
; DRAM_DQ[4]     ; Missing drive strength ;
; DRAM_DQ[3]     ; Missing drive strength ;
; DRAM_DQ[2]     ; Missing drive strength ;
; DRAM_DQ[1]     ; Missing drive strength ;
; DRAM_DQ[0]     ; Missing drive strength ;
+----------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Entity Name                              ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
; |TopLevel                                                                                                                               ; 9741 (1)    ; 4313 (0)                  ; 69 (69)       ; 244796      ; 44   ; 16           ; 0       ; 8         ; 74   ; 0            ; 5428 (1)     ; 747 (0)           ; 3566 (0)         ; |TopLevel                                                                                                                                                                                                                                                                                                                                            ; TopLevel                                 ; work         ;
;    |EV19_SoC:inst|                                                                                                                      ; 9549 (0)    ; 4199 (0)                  ; 0 (0)         ; 244796      ; 44   ; 16           ; 0       ; 8         ; 0    ; 0            ; 5350 (0)     ; 730 (0)           ; 3469 (0)         ; |TopLevel|EV19_SoC:inst                                                                                                                                                                                                                                                                                                                              ; EV19_SoC                                 ; work         ;
;       |Core:ev19_core_0|                                                                                                                ; 5920 (3)    ; 1903 (2)                  ; 0 (0)         ; 10044       ; 13   ; 16           ; 0       ; 8         ; 0    ; 0            ; 4015 (1)     ; 302 (0)           ; 1603 (2)         ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0                                                                                                                                                                                                                                                                                                             ; Core                                     ; work         ;
;          |Decode:b2v_Decode|                                                                                                            ; 402 (0)     ; 191 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (0)      ; 10 (0)            ; 181 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode                                                                                                                                                                                                                                                                                           ; Decode                                   ; work         ;
;             |DePipelineReg:b2v_DeEx|                                                                                                    ; 174 (174)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 5 (5)             ; 100 (100)        ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|DePipelineReg:b2v_DeEx                                                                                                                                                                                                                                                                    ; DePipelineReg                            ; work         ;
;             |Mux2x5bit:b2v_MuxA1|                                                                                                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|Mux2x5bit:b2v_MuxA1                                                                                                                                                                                                                                                                       ; Mux2x5bit                                ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|Mux2x5bit:b2v_MuxA1|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                             ; lpm_mux                                  ; work         ;
;                   |mux_m7e:auto_generated|                                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|Mux2x5bit:b2v_MuxA1|lpm_mux:LPM_MUX_component|mux_m7e:auto_generated                                                                                                                                                                                                                      ; mux_m7e                                  ; work         ;
;             |Mux2x5bit:b2v_MuxA2|                                                                                                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|Mux2x5bit:b2v_MuxA2                                                                                                                                                                                                                                                                       ; Mux2x5bit                                ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|Mux2x5bit:b2v_MuxA2|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                             ; lpm_mux                                  ; work         ;
;                   |mux_m7e:auto_generated|                                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|Mux2x5bit:b2v_MuxA2|lpm_mux:LPM_MUX_component|mux_m7e:auto_generated                                                                                                                                                                                                                      ; mux_m7e                                  ; work         ;
;             |RegisterFile:b2v_RegisterFile|                                                                                             ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 81 (81)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile                                                                                                                                                                                                                                                             ; RegisterFile                             ; work         ;
;                |altsyncram:registers_rtl_0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_0                                                                                                                                                                                                                                  ; altsyncram                               ; work         ;
;                   |altsyncram_vmh1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_0|altsyncram_vmh1:auto_generated                                                                                                                                                                                                   ; altsyncram_vmh1                          ; work         ;
;                |altsyncram:registers_rtl_1|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_1                                                                                                                                                                                                                                  ; altsyncram                               ; work         ;
;                   |altsyncram_vmh1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_1|altsyncram_vmh1:auto_generated                                                                                                                                                                                                   ; altsyncram_vmh1                          ; work         ;
;             |immGenerator:b2v_inst|                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|immGenerator:b2v_inst                                                                                                                                                                                                                                                                     ; immGenerator                             ; work         ;
;             |instDecoder:b2v_DecodeInst|                                                                                                ; 141 (141)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|instDecoder:b2v_DecodeInst                                                                                                                                                                                                                                                                ; instDecoder                              ; work         ;
;          |Execute:b2v_Execute|                                                                                                          ; 4525 (4)    ; 1128 (0)                  ; 0 (0)         ; 444         ; 8    ; 16           ; 0       ; 8         ; 0    ; 0            ; 3323 (4)     ; 246 (0)           ; 956 (1)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute                                                                                                                                                                                                                                                                                         ; Execute                                  ; work         ;
;             |ByteEnableBlock:b2v_ByteEnableBlock|                                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ByteEnableBlock:b2v_ByteEnableBlock                                                                                                                                                                                                                                                     ; ByteEnableBlock                          ; work         ;
;             |ExPipelineReg:b2v_ExPipelineReg|                                                                                           ; 108 (108)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 94 (94)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExPipelineReg:b2v_ExPipelineReg                                                                                                                                                                                                                                                         ; ExPipelineReg                            ; work         ;
;             |ExecuteALU:b2v_Alu|                                                                                                        ; 3873 (0)    ; 1022 (0)                  ; 0 (0)         ; 444         ; 8    ; 16           ; 0       ; 8         ; 0    ; 0            ; 2841 (0)     ; 234 (0)           ; 798 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu                                                                                                                                                                                                                                                                      ; ExecuteALU                               ; work         ;
;                |Adder:b2v_AluAdder|                                                                                                     ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Adder:b2v_AluAdder                                                                                                                                                                                                                                                   ; Adder                                    ; work         ;
;                   |lpm_add_sub:LPM_ADD_SUB_component|                                                                                   ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Adder:b2v_AluAdder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                 ; lpm_add_sub                              ; work         ;
;                      |add_sub_7hg:auto_generated|                                                                                       ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Adder:b2v_AluAdder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7hg:auto_generated                                                                                                                                                                                      ; add_sub_7hg                              ; work         ;
;                |Comparator32:b2v_AluComp|                                                                                               ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Comparator32:b2v_AluComp                                                                                                                                                                                                                                             ; Comparator32                             ; work         ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Comparator32:b2v_AluComp|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                           ; lpm_compare                              ; work         ;
;                      |cmpr_tlh:auto_generated|                                                                                          ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Comparator32:b2v_AluComp|lpm_compare:LPM_COMPARE_component|cmpr_tlh:auto_generated                                                                                                                                                                                   ; cmpr_tlh                                 ; work         ;
;                |Comparator32u:b2v_AluCompUnsignes|                                                                                      ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Comparator32u:b2v_AluCompUnsignes                                                                                                                                                                                                                                    ; Comparator32u                            ; work         ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Comparator32u:b2v_AluCompUnsignes|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                  ; lpm_compare                              ; work         ;
;                      |cmpr_0th:auto_generated|                                                                                          ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Comparator32u:b2v_AluCompUnsignes|lpm_compare:LPM_COMPARE_component|cmpr_0th:auto_generated                                                                                                                                                                          ; cmpr_0th                                 ; work         ;
;                |DividerU_Pipe:b2v_AluDivU|                                                                                              ; 1157 (0)    ; 492 (0)                   ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 657 (0)      ; 119 (0)           ; 381 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU                                                                                                                                                                                                                                            ; DividerU_Pipe                            ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1157 (0)    ; 492 (0)                   ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 657 (0)      ; 119 (0)           ; 381 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                            ; lpm_divide                               ; work         ;
;                      |lpm_divide_82s:auto_generated|                                                                                    ; 1157 (0)    ; 492 (0)                   ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 657 (0)      ; 119 (0)           ; 381 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated                                                                                                                                                                              ; lpm_divide_82s                           ; work         ;
;                         |sign_div_unsign_6ai:divider|                                                                                   ; 1157 (0)    ; 492 (0)                   ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 657 (0)      ; 119 (0)           ; 381 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider                                                                                                                                                  ; sign_div_unsign_6ai                      ; work         ;
;                            |alt_u_div_3tf:divider|                                                                                      ; 1157 (1153) ; 492 (489)                 ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 657 (656)    ; 119 (119)         ; 381 (378)        ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider                                                                                                                            ; alt_u_div_3tf                            ; work         ;
;                               |add_sub_8pc:add_sub_1|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|add_sub_8pc:add_sub_1                                                                                                      ; add_sub_8pc                              ; work         ;
;                               |altshift_taps:DFFNumerator_rtl_0|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|altshift_taps:DFFNumerator_rtl_0                                                                                           ; altshift_taps                            ; work         ;
;                                  |shift_taps_lsp:auto_generated|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_lsp:auto_generated                                                             ; shift_taps_lsp                           ; work         ;
;                                     |altsyncram_eb81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_lsp:auto_generated|altsyncram_eb81:altsyncram2                                 ; altsyncram_eb81                          ; work         ;
;                                     |cntr_cpf:cntr1|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_lsp:auto_generated|cntr_cpf:cntr1                                              ; cntr_cpf                                 ; work         ;
;                |Divider_Pipe:b2v_inst|                                                                                                  ; 1408 (0)    ; 526 (0)                   ; 0 (0)         ; 388         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 881 (0)      ; 115 (0)           ; 412 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst                                                                                                                                                                                                                                                ; Divider_Pipe                             ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1408 (0)    ; 526 (0)                   ; 0 (0)         ; 388         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 881 (0)      ; 115 (0)           ; 412 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                                ; lpm_divide                               ; work         ;
;                      |lpm_divide_2kr:auto_generated|                                                                                    ; 1408 (0)    ; 526 (0)                   ; 0 (0)         ; 388         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 881 (0)      ; 115 (0)           ; 412 (0)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated                                                                                                                                                                                  ; lpm_divide_2kr                           ; work         ;
;                         |sign_div_unsign_0sh:divider|                                                                                   ; 1408 (186)  ; 526 (10)                  ; 0 (0)         ; 388         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 881 (160)    ; 115 (2)           ; 412 (64)         ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider                                                                                                                                                      ; sign_div_unsign_0sh                      ; work         ;
;                            |alt_u_div_hlg:divider|                                                                                      ; 1238 (1198) ; 516 (498)                 ; 0 (0)         ; 388         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 721 (699)    ; 113 (112)         ; 404 (387)        ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider                                                                                                                                ; alt_u_div_hlg                            ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_0|                                                                         ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_psp:auto_generated|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_psp:auto_generated                                                                  ; shift_taps_psp                           ; work         ;
;                                     |altsyncram_4e81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_psp:auto_generated|altsyncram_4e81:altsyncram2                                      ; altsyncram_4e81                          ; work         ;
;                                     |cntr_bpf:cntr1|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_psp:auto_generated|cntr_bpf:cntr1                                                   ; cntr_bpf                                 ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_1|                                                                         ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_qsp:auto_generated|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_qsp:auto_generated                                                                  ; shift_taps_qsp                           ; work         ;
;                                     |altsyncram_6e81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_qsp:auto_generated|altsyncram_6e81:altsyncram2                                      ; altsyncram_6e81                          ; work         ;
;                                     |cntr_apf:cntr1|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_qsp:auto_generated|cntr_apf:cntr1                                                   ; cntr_apf                                 ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_2|                                                                         ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 70          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_rsp:auto_generated|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 70          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_rsp:auto_generated                                                                  ; shift_taps_rsp                           ; work         ;
;                                     |altsyncram_5e81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 70          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_rsp:auto_generated|altsyncram_5e81:altsyncram2                                      ; altsyncram_5e81                          ; work         ;
;                                     |cntr_9pf:cntr1|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_rsp:auto_generated|cntr_9pf:cntr1                                                   ; cntr_9pf                                 ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_3|                                                                         ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_msp:auto_generated|                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_msp:auto_generated                                                                  ; shift_taps_msp                           ; work         ;
;                                     |altsyncram_sd81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_msp:auto_generated|altsyncram_sd81:altsyncram2                                      ; altsyncram_sd81                          ; work         ;
;                                     |cntr_7pf:cntr1|                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_msp:auto_generated|cntr_7pf:cntr1                                                   ; cntr_7pf                                 ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_4|                                                                         ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_4                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_nsp:auto_generated|                                                                        ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_nsp:auto_generated                                                                  ; shift_taps_nsp                           ; work         ;
;                                     |altsyncram_qd81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_nsp:auto_generated|altsyncram_qd81:altsyncram2                                      ; altsyncram_qd81                          ; work         ;
;                                     |cntr_6pf:cntr1|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_nsp:auto_generated|cntr_6pf:cntr1                                                   ; cntr_6pf                                 ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_5|                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_5                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_ksp:auto_generated|                                                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_ksp:auto_generated                                                                  ; shift_taps_ksp                           ; work         ;
;                                     |altsyncram_md81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_ksp:auto_generated|altsyncram_md81:altsyncram2                                      ; altsyncram_md81                          ; work         ;
;                                     |cntr_4pf:cntr1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_ksp:auto_generated|cntr_4pf:cntr1                                                   ; cntr_4pf                                 ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_6|                                                                         ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_6                                                                                                ; altshift_taps                            ; work         ;
;                                  |shift_taps_osp:auto_generated|                                                                        ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_osp:auto_generated                                                                  ; shift_taps_osp                           ; work         ;
;                                     |altsyncram_vk31:altsyncram4|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_osp:auto_generated|altsyncram_vk31:altsyncram4                                      ; altsyncram_vk31                          ; work         ;
;                                     |cntr_6pf:cntr1|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_osp:auto_generated|cntr_6pf:cntr1                                                   ; cntr_6pf                                 ; work         ;
;                |LongInstruction:b2v_LongInstStall|                                                                                      ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall                                                                                                                                                                                                                                    ; LongInstruction                          ; work         ;
;                   |Compare5bit:b2v_CompareALUop|                                                                                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Compare5bit:b2v_CompareALUop                                                                                                                                                                                                       ; Compare5bit                              ; work         ;
;                      |lpm_compare:LPM_COMPARE_component|                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Compare5bit:b2v_CompareALUop|lpm_compare:LPM_COMPARE_component                                                                                                                                                                     ; lpm_compare                              ; work         ;
;                         |cmpr_afj:auto_generated|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Compare5bit:b2v_CompareALUop|lpm_compare:LPM_COMPARE_component|cmpr_afj:auto_generated                                                                                                                                             ; cmpr_afj                                 ; work         ;
;                   |Counter4bit:b2v_ClkCounter|                                                                                          ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Counter4bit:b2v_ClkCounter                                                                                                                                                                                                         ; Counter4bit                              ; work         ;
;                      |lpm_counter:LPM_COUNTER_component|                                                                                ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Counter4bit:b2v_ClkCounter|lpm_counter:LPM_COUNTER_component                                                                                                                                                                       ; lpm_counter                              ; work         ;
;                         |cntr_j7k:auto_generated|                                                                                       ; 7 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Counter4bit:b2v_ClkCounter|lpm_counter:LPM_COUNTER_component|cntr_j7k:auto_generated                                                                                                                                               ; cntr_j7k                                 ; work         ;
;                            |cmpr_qgc:cmpr1|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Counter4bit:b2v_ClkCounter|lpm_counter:LPM_COUNTER_component|cntr_j7k:auto_generated|cmpr_qgc:cmpr1                                                                                                                                ; cmpr_qgc                                 ; work         ;
;                |Multiply:b2v_AluMul|                                                                                                    ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul                                                                                                                                                                                                                                                  ; Multiply                                 ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component                                                                                                                                                                                                                      ; lpm_mult                                 ; work         ;
;                      |mult_m8n:auto_generated|                                                                                          ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated                                                                                                                                                                                              ; mult_m8n                                 ; work         ;
;                |MultiplyU:b2v_AluMulU|                                                                                                  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU                                                                                                                                                                                                                                                ; MultiplyU                                ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component                                                                                                                                                                                                                    ; lpm_mult                                 ; work         ;
;                      |mult_pfn:auto_generated|                                                                                          ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated                                                                                                                                                                                            ; mult_pfn                                 ; work         ;
;                |Mux32x32Bit:b2v_AluMux|                                                                                                 ; 568 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (0)      ; 0 (0)             ; 14 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Mux32x32Bit:b2v_AluMux                                                                                                                                                                                                                                               ; Mux32x32Bit                              ; work         ;
;                   |lpm_mux:LPM_MUX_component|                                                                                           ; 568 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (0)      ; 0 (0)             ; 14 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Mux32x32Bit:b2v_AluMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                     ; lpm_mux                                  ; work         ;
;                      |mux_tae:auto_generated|                                                                                           ; 568 (568)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (554)    ; 0 (0)             ; 14 (14)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Mux32x32Bit:b2v_AluMux|lpm_mux:LPM_MUX_component|mux_tae:auto_generated                                                                                                                                                                                              ; mux_tae                                  ; work         ;
;                |Plus4:b2v_AluPlus4|                                                                                                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Plus4:b2v_AluPlus4                                                                                                                                                                                                                                                   ; Plus4                                    ; work         ;
;                   |lpm_add_sub:LPM_ADD_SUB_component|                                                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Plus4:b2v_AluPlus4|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                 ; lpm_add_sub                              ; work         ;
;                      |add_sub_smh:auto_generated|                                                                                       ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Plus4:b2v_AluPlus4|lpm_add_sub:LPM_ADD_SUB_component|add_sub_smh:auto_generated                                                                                                                                                                                      ; add_sub_smh                              ; work         ;
;                |ShifterArith:b2v_ShifterArith|                                                                                          ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|ShifterArith:b2v_ShifterArith                                                                                                                                                                                                                                        ; ShifterArith                             ; work         ;
;                   |lpm_clshift:LPM_CLSHIFT_component|                                                                                   ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|ShifterArith:b2v_ShifterArith|lpm_clshift:LPM_CLSHIFT_component                                                                                                                                                                                                      ; lpm_clshift                              ; work         ;
;                      |lpm_clshift_euc:auto_generated|                                                                                   ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|ShifterArith:b2v_ShifterArith|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_euc:auto_generated                                                                                                                                                                       ; lpm_clshift_euc                          ; work         ;
;                |ShifterLogic:b2v_ShifterLogic|                                                                                          ; 296 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|ShifterLogic:b2v_ShifterLogic                                                                                                                                                                                                                                        ; ShifterLogic                             ; work         ;
;                   |lpm_clshift:LPM_CLSHIFT_component|                                                                                   ; 296 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|ShifterLogic:b2v_ShifterLogic|lpm_clshift:LPM_CLSHIFT_component                                                                                                                                                                                                      ; lpm_clshift                              ; work         ;
;                      |lpm_clshift_vjc:auto_generated|                                                                                   ; 296 (296)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (296)    ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|ShifterLogic:b2v_ShifterLogic|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated                                                                                                                                                                       ; lpm_clshift_vjc                          ; work         ;
;             |ExecuteBranch:b2v_ExecuteBranch|                                                                                           ; 178 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (8)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch                                                                                                                                                                                                                                                         ; ExecuteBranch                            ; work         ;
;                |Adder:b2v_Adder|                                                                                                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Adder:b2v_Adder                                                                                                                                                                                                                                         ; Adder                                    ; work         ;
;                   |lpm_add_sub:LPM_ADD_SUB_component|                                                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Adder:b2v_Adder|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                       ; lpm_add_sub                              ; work         ;
;                      |add_sub_7hg:auto_generated|                                                                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Adder:b2v_Adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7hg:auto_generated                                                                                                                                                                            ; add_sub_7hg                              ; work         ;
;                |Comparator32:b2v_Comp32|                                                                                                ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32:b2v_Comp32                                                                                                                                                                                                                                 ; Comparator32                             ; work         ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                   ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32:b2v_Comp32|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                               ; lpm_compare                              ; work         ;
;                      |cmpr_tlh:auto_generated|                                                                                          ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32:b2v_Comp32|lpm_compare:LPM_COMPARE_component|cmpr_tlh:auto_generated                                                                                                                                                                       ; cmpr_tlh                                 ; work         ;
;                |Comparator32u:b2v_Comp32u|                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32u:b2v_Comp32u                                                                                                                                                                                                                               ; Comparator32u                            ; work         ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32u:b2v_Comp32u|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                             ; lpm_compare                              ; work         ;
;                      |cmpr_0th:auto_generated|                                                                                          ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32u:b2v_Comp32u|lpm_compare:LPM_COMPARE_component|cmpr_0th:auto_generated                                                                                                                                                                     ; cmpr_0th                                 ; work         ;
;                |Comparator32u:b2v_compTarget|                                                                                           ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32u:b2v_compTarget                                                                                                                                                                                                                            ; Comparator32u                            ; work         ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32u:b2v_compTarget|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                          ; lpm_compare                              ; work         ;
;                      |cmpr_0th:auto_generated|                                                                                          ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Comparator32u:b2v_compTarget|lpm_compare:LPM_COMPARE_component|cmpr_0th:auto_generated                                                                                                                                                                  ; cmpr_0th                                 ; work         ;
;                |Mux2x32bit:b2v_Mux|                                                                                                     ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Mux2x32bit:b2v_Mux                                                                                                                                                                                                                                      ; Mux2x32bit                               ; work         ;
;                   |lpm_mux:LPM_MUX_component|                                                                                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Mux2x32bit:b2v_Mux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                            ; lpm_mux                                  ; work         ;
;                      |mux_69e:auto_generated|                                                                                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteBranch:b2v_ExecuteBranch|Mux2x32bit:b2v_Mux|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                     ; mux_69e                                  ; work         ;
;             |Mux2x1bit:b2v_readMux|                                                                                                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x1bit:b2v_readMux                                                                                                                                                                                                                                                                   ; Mux2x1bit                                ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x1bit:b2v_readMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                         ; lpm_mux                                  ; work         ;
;                   |mux_i7e:auto_generated|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x1bit:b2v_readMux|lpm_mux:LPM_MUX_component|mux_i7e:auto_generated                                                                                                                                                                                                                  ; mux_i7e                                  ; work         ;
;             |Mux2x32bit:b2v_AluSrcMuxA|                                                                                                 ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_AluSrcMuxA                                                                                                                                                                                                                                                               ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_AluSrcMuxA|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                     ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_AluSrcMuxA|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                              ; mux_69e                                  ; work         ;
;             |Mux2x32bit:b2v_AluSrcMuxB|                                                                                                 ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_AluSrcMuxB                                                                                                                                                                                                                                                               ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_AluSrcMuxB|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                     ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_AluSrcMuxB|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                              ; mux_69e                                  ; work         ;
;             |Mux2x32bit:b2v_BranchTargetMux|                                                                                            ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 5 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_BranchTargetMux                                                                                                                                                                                                                                                          ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 5 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_BranchTargetMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 5 (5)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_BranchTargetMux|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                         ; mux_69e                                  ; work         ;
;             |Mux2x32bit:b2v_addressMux|                                                                                                 ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 10 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_addressMux                                                                                                                                                                                                                                                               ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 10 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_addressMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                     ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_addressMux|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                              ; mux_69e                                  ; work         ;
;             |Mux2x32bit:b2v_writeDataMux|                                                                                               ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_writeDataMux                                                                                                                                                                                                                                                             ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_writeDataMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                   ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x32bit:b2v_writeDataMux|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                            ; mux_69e                                  ; work         ;
;             |Mux2x4bit:b2v_byreEnableMux|                                                                                               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x4bit:b2v_byreEnableMux                                                                                                                                                                                                                                                             ; Mux2x4bit                                ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x4bit:b2v_byreEnableMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                   ; lpm_mux                                  ; work         ;
;                   |mux_l7e:auto_generated|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux2x4bit:b2v_byreEnableMux|lpm_mux:LPM_MUX_component|mux_l7e:auto_generated                                                                                                                                                                                                            ; mux_l7e                                  ; work         ;
;             |Mux3x32bit:b2v_ForwardingMuxA|                                                                                             ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 35 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux3x32bit:b2v_ForwardingMuxA                                                                                                                                                                                                                                                           ; Mux3x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 35 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux3x32bit:b2v_ForwardingMuxA|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                 ; lpm_mux                                  ; work         ;
;                   |mux_89e:auto_generated|                                                                                              ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 35 (35)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux3x32bit:b2v_ForwardingMuxA|lpm_mux:LPM_MUX_component|mux_89e:auto_generated                                                                                                                                                                                                          ; mux_89e                                  ; work         ;
;             |Mux3x32bit:b2v_ForwardingMuxB|                                                                                             ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 32 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux3x32bit:b2v_ForwardingMuxB                                                                                                                                                                                                                                                           ; Mux3x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 32 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux3x32bit:b2v_ForwardingMuxB|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                 ; lpm_mux                                  ; work         ;
;                   |mux_89e:auto_generated|                                                                                              ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 32 (32)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|Mux3x32bit:b2v_ForwardingMuxB|lpm_mux:LPM_MUX_component|mux_89e:auto_generated                                                                                                                                                                                                          ; mux_89e                                  ; work         ;
;             |ShiftBlock:b2v_ShiftStoreData|                                                                                             ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 11 (11)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData                                                                                                                                                                                                                                                           ; ShiftBlock                               ; work         ;
;          |Fetch:b2v_Fetch|                                                                                                              ; 878 (8)     ; 479 (3)                   ; 0 (0)         ; 7552        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (5)      ; 46 (2)            ; 435 (1)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch                                                                                                                                                                                                                                                                                             ; Fetch                                    ; work         ;
;             |BHT:b2v_BHT|                                                                                                               ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 24 (24)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT                                                                                                                                                                                                                                                                                 ; BHT                                      ; work         ;
;                |altsyncram:memory_rtl_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT|altsyncram:memory_rtl_0                                                                                                                                                                                                                                                         ; altsyncram                               ; work         ;
;                   |altsyncram_5pg1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT|altsyncram:memory_rtl_0|altsyncram_5pg1:auto_generated                                                                                                                                                                                                                          ; altsyncram_5pg1                          ; work         ;
;             |BTB:b2v_BTB|                                                                                                               ; 608 (608)   ; 341 (341)                 ; 0 (0)         ; 7040        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (267)    ; 28 (28)           ; 313 (313)        ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB                                                                                                                                                                                                                                                                                 ; BTB                                      ; work         ;
;                |altsyncram:tagMemory_rtl_0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|altsyncram:tagMemory_rtl_0                                                                                                                                                                                                                                                      ; altsyncram                               ; work         ;
;                   |altsyncram_6gc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|altsyncram:tagMemory_rtl_0|altsyncram_6gc1:auto_generated                                                                                                                                                                                                                       ; altsyncram_6gc1                          ; work         ;
;                |altsyncram:targetMemory_rtl_0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|altsyncram:targetMemory_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                               ; work         ;
;                   |altsyncram_7gc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|altsyncram:targetMemory_rtl_0|altsyncram_7gc1:auto_generated                                                                                                                                                                                                                    ; altsyncram_7gc1                          ; work         ;
;             |FePipelineReg:b2v_inst20|                                                                                                  ; 74 (74)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 69 (69)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|FePipelineReg:b2v_inst20                                                                                                                                                                                                                                                                    ; FePipelineReg                            ; work         ;
;             |GenPipelineReg:b2v_GEN_FE|                                                                                                 ; 40 (40)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 30 (30)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|GenPipelineReg:b2v_GEN_FE                                                                                                                                                                                                                                                                   ; GenPipelineReg                           ; work         ;
;             |Mux2x1bit:b2v_enablePredictMux|                                                                                            ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x1bit:b2v_enablePredictMux                                                                                                                                                                                                                                                              ; Mux2x1bit                                ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x1bit:b2v_enablePredictMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                    ; lpm_mux                                  ; work         ;
;                   |mux_i7e:auto_generated|                                                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x1bit:b2v_enablePredictMux|lpm_mux:LPM_MUX_component|mux_i7e:auto_generated                                                                                                                                                                                                             ; mux_i7e                                  ; work         ;
;             |Mux2x32bit:b2v_BubbleMux|                                                                                                  ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x32bit:b2v_BubbleMux                                                                                                                                                                                                                                                                    ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x32bit:b2v_BubbleMux|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                          ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x32bit:b2v_BubbleMux|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                                   ; mux_69e                                  ; work         ;
;             |Mux2x32bit:b2v_Mux1|                                                                                                       ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 23 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x32bit:b2v_Mux1                                                                                                                                                                                                                                                                         ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 23 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x32bit:b2v_Mux1|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                               ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux2x32bit:b2v_Mux1|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                                        ; mux_69e                                  ; work         ;
;             |Mux4x32Bit:b2v_inst14|                                                                                                     ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux4x32Bit:b2v_inst14                                                                                                                                                                                                                                                                       ; Mux4x32Bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux4x32Bit:b2v_inst14|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                             ; lpm_mux                                  ; work         ;
;                   |mux_99e:auto_generated|                                                                                              ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Mux4x32Bit:b2v_inst14|lpm_mux:LPM_MUX_component|mux_99e:auto_generated                                                                                                                                                                                                                      ; mux_99e                                  ; work         ;
;             |Plus4:b2v_inst22|                                                                                                          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Plus4:b2v_inst22                                                                                                                                                                                                                                                                            ; Plus4                                    ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Plus4:b2v_inst22|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                          ; lpm_add_sub                              ; work         ;
;                   |add_sub_smh:auto_generated|                                                                                          ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|Plus4:b2v_inst22|lpm_add_sub:LPM_ADD_SUB_component|add_sub_smh:auto_generated                                                                                                                                                                                                               ; add_sub_smh                              ; work         ;
;          |ForwardingHazardUnit:b2v_ForwardingHazardUnit|                                                                                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|ForwardingHazardUnit:b2v_ForwardingHazardUnit                                                                                                                                                                                                                                                               ; ForwardingHazardUnit                     ; work         ;
;          |Memory:b2v_Memory|                                                                                                            ; 94 (0)      ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 71 (0)           ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory                                                                                                                                                                                                                                                                                           ; Memory                                   ; work         ;
;             |LoadBlock:b2v_LoadBlock|                                                                                                   ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory|LoadBlock:b2v_LoadBlock                                                                                                                                                                                                                                                                   ; LoadBlock                                ; work         ;
;                |Mux4x1Bit:b2v_inst|                                                                                                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory|LoadBlock:b2v_LoadBlock|Mux4x1Bit:b2v_inst                                                                                                                                                                                                                                                ; Mux4x1Bit                                ; work         ;
;                   |lpm_mux:LPM_MUX_component|                                                                                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory|LoadBlock:b2v_LoadBlock|Mux4x1Bit:b2v_inst|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                      ; lpm_mux                                  ; work         ;
;                      |mux_n7e:auto_generated|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory|LoadBlock:b2v_LoadBlock|Mux4x1Bit:b2v_inst|lpm_mux:LPM_MUX_component|mux_n7e:auto_generated                                                                                                                                                                                               ; mux_n7e                                  ; work         ;
;             |MePipelineReg:b2v_inst1|                                                                                                   ; 90 (90)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 71 (71)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory|MePipelineReg:b2v_inst1                                                                                                                                                                                                                                                                   ; MePipelineReg                            ; work         ;
;          |Writeback:b2v_Writeback|                                                                                                      ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Writeback:b2v_Writeback                                                                                                                                                                                                                                                                                     ; Writeback                                ; work         ;
;             |Mux2x32bit:b2v_inst|                                                                                                       ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Writeback:b2v_Writeback|Mux2x32bit:b2v_inst                                                                                                                                                                                                                                                                 ; Mux2x32bit                               ; work         ;
;                |lpm_mux:LPM_MUX_component|                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 2 (0)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Writeback:b2v_Writeback|Mux2x32bit:b2v_inst|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                       ; lpm_mux                                  ; work         ;
;                   |mux_69e:auto_generated|                                                                                              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Writeback:b2v_Writeback|Mux2x32bit:b2v_inst|lpm_mux:LPM_MUX_component|mux_69e:auto_generated                                                                                                                                                                                                                ; mux_69e                                  ; work         ;
;          |register32:b2v_dMemDataReg|                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|register32:b2v_dMemDataReg                                                                                                                                                                                                                                                                                  ; register32                               ; work         ;
;       |EV19_SoC_ADC:adc|                                                                                                                ; 301 (136)   ; 243 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (17)      ; 155 (48)          ; 101 (71)         ; |TopLevel|EV19_SoC:inst|EV19_SoC_ADC:adc                                                                                                                                                                                                                                                                                                             ; EV19_SoC_ADC                             ; EV19_SoC     ;
;          |altera_up_avalon_adv_adc:ADC_CTRL|                                                                                            ; 165 (165)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 107 (107)         ; 30 (30)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL                                                                                                                                                                                                                                                                           ; altera_up_avalon_adv_adc                 ; EV19_SoC     ;
;       |EV19_SoC_Dip_Switch:dip_switch|                                                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_Dip_Switch:dip_switch                                                                                                                                                                                                                                                                                               ; EV19_SoC_Dip_Switch                      ; EV19_SoC     ;
;       |EV19_SoC_Keyboard:keyboard|                                                                                                      ; 319 (33)    ; 179 (23)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (10)     ; 7 (0)             ; 172 (23)         ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard                                                                                                                                                                                                                                                                                                   ; EV19_SoC_Keyboard                        ; EV19_SoC     ;
;          |altera_up_ps2:PS2_Serial_Port|                                                                                                ; 221 (36)    ; 117 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (18)     ; 7 (0)             ; 110 (18)         ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port                                                                                                                                                                                                                                                                     ; altera_up_ps2                            ; EV19_SoC     ;
;             |altera_up_ps2_command_out:PS2_Command_Out|                                                                                 ; 147 (147)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 73 (73)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out                                                                                                                                                                                                                           ; altera_up_ps2_command_out                ; EV19_SoC     ;
;             |altera_up_ps2_data_in:PS2_Data_In|                                                                                         ; 38 (38)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 7 (7)             ; 19 (19)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In                                                                                                                                                                                                                                   ; altera_up_ps2_data_in                    ; EV19_SoC     ;
;          |scfifo:Incoming_Data_FIFO|                                                                                                    ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 39 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO                                                                                                                                                                                                                                                                         ; scfifo                                   ; work         ;
;             |scfifo_f041:auto_generated|                                                                                                ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 39 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated                                                                                                                                                                                                                                              ; scfifo_f041                              ; work         ;
;                |a_dpfifo_2o31:dpfifo|                                                                                                   ; 65 (39)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 39 (16)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo                                                                                                                                                                                                                         ; a_dpfifo_2o31                            ; work         ;
;                   |altsyncram_7bh1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_7bh1:FIFOram                                                                                                                                                                                                 ; altsyncram_7bh1                          ; work         ;
;                   |cntr_0ab:rd_ptr_msb|                                                                                                 ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb                                                                                                                                                                                                     ; cntr_0ab                                 ; work         ;
;                   |cntr_1ab:wr_ptr|                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr                                                                                                                                                                                                         ; cntr_1ab                                 ; work         ;
;                   |cntr_da7:usedw_counter|                                                                                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter                                                                                                                                                                                                  ; cntr_da7                                 ; work         ;
;       |EV19_SoC_LEDs:leds|                                                                                                              ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_LEDs:leds                                                                                                                                                                                                                                                                                                           ; EV19_SoC_LEDs                            ; EV19_SoC     ;
;       |EV19_SoC_PLL:pll|                                                                                                                ; 10 (6)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 6 (4)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_PLL:pll                                                                                                                                                                                                                                                                                                             ; EV19_SoC_PLL                             ; EV19_SoC     ;
;          |EV19_SoC_PLL_altpll_qbh2:sd1|                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1                                                                                                                                                                                                                                                                                ; EV19_SoC_PLL_altpll_qbh2                 ; EV19_SoC     ;
;          |EV19_SoC_PLL_stdsync_sv6:stdsync2|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                           ; EV19_SoC_PLL_stdsync_sv6                 ; EV19_SoC     ;
;             |EV19_SoC_PLL_dffpipe_l2c:dffpipe3|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_stdsync_sv6:stdsync2|EV19_SoC_PLL_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                         ; EV19_SoC_PLL_dffpipe_l2c                 ; EV19_SoC     ;
;       |EV19_SoC_Performance_Counter:performance_counter|                                                                                ; 670 (670)   ; 420 (420)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (250)    ; 0 (0)             ; 420 (420)        ; |TopLevel|EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter                                                                                                                                                                                                                                                                             ; EV19_SoC_Performance_Counter             ; EV19_SoC     ;
;       |EV19_SoC_Push_Button:push_button|                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_Push_Button:push_button                                                                                                                                                                                                                                                                                             ; EV19_SoC_Push_Button                     ; EV19_SoC     ;
;       |EV19_SoC_RAM:ram|                                                                                                                ; 106 (1)     ; 66 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (1)       ; 7 (0)             ; 59 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_RAM:ram                                                                                                                                                                                                                                                                                                             ; EV19_SoC_RAM                             ; EV19_SoC     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 105 (0)     ; 66 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 7 (0)             ; 59 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                   ; altsyncram                               ; work         ;
;             |altsyncram_l6j1:auto_generated|                                                                                            ; 105 (0)     ; 66 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 7 (0)             ; 59 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated                                                                                                                                                                                                                                                    ; altsyncram_l6j1                          ; work         ;
;                |altsyncram_7md2:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1                                                                                                                                                                                                                        ; altsyncram_7md2                          ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 105 (82)    ; 66 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (25)      ; 7 (7)             ; 59 (50)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                          ; sld_mod_ram_rom                          ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                       ; sld_rom_sr                               ; work         ;
;       |EV19_SoC_ROM:rom|                                                                                                                ; 108 (0)     ; 68 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 7 (0)             ; 61 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_ROM:rom                                                                                                                                                                                                                                                                                                             ; EV19_SoC_ROM                             ; EV19_SoC     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 108 (0)     ; 68 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 7 (0)             ; 61 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                   ; altsyncram                               ; work         ;
;             |altsyncram_b8j1:auto_generated|                                                                                            ; 108 (0)     ; 68 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 7 (0)             ; 61 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated                                                                                                                                                                                                                                                    ; altsyncram_b8j1                          ; work         ;
;                |altsyncram_tnd2:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1                                                                                                                                                                                                                        ; altsyncram_tnd2                          ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 108 (84)    ; 68 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (25)      ; 7 (7)             ; 61 (52)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                          ; sld_mod_ram_rom                          ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                       ; sld_rom_sr                               ; work         ;
;       |EV19_SoC_SDRAM:sdram|                                                                                                            ; 351 (239)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (137)    ; 42 (4)            ; 168 (78)         ; |TopLevel|EV19_SoC:inst|EV19_SoC_SDRAM:sdram                                                                                                                                                                                                                                                                                                         ; EV19_SoC_SDRAM                           ; EV19_SoC     ;
;          |EV19_SoC_SDRAM_input_efifo_module:the_EV19_SoC_SDRAM_input_efifo_module|                                                      ; 134 (134)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 38 (38)           ; 92 (92)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_SDRAM:sdram|EV19_SoC_SDRAM_input_efifo_module:the_EV19_SoC_SDRAM_input_efifo_module                                                                                                                                                                                                                                 ; EV19_SoC_SDRAM_input_efifo_module        ; EV19_SoC     ;
;       |EV19_SoC_Timer:timer|                                                                                                            ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_Timer:timer                                                                                                                                                                                                                                                                                                         ; EV19_SoC_Timer                           ; EV19_SoC     ;
;       |EV19_SoC_VGA:vga|                                                                                                                ; 621 (0)     ; 449 (0)                   ; 0 (0)         ; 68864       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (0)      ; 70 (0)            ; 384 (0)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga                                                                                                                                                                                                                                                                                                             ; EV19_SoC_VGA                             ; ev19_soc     ;
;          |EV19_SoC_VGA_Alpha_Blender:alpha_blender|                                                                                     ; 15 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Alpha_Blender:alpha_blender                                                                                                                                                                                                                                                                    ; EV19_SoC_VGA_Alpha_Blender               ; EV19_SoC     ;
;             |altera_up_video_alpha_blender_simple:alpha_blender|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Alpha_Blender:alpha_blender|altera_up_video_alpha_blender_simple:alpha_blender                                                                                                                                                                                                                 ; altera_up_video_alpha_blender_simple     ; EV19_SoC     ;
;          |EV19_SoC_VGA_Character_Buffer:character_buffer|                                                                               ; 142 (142)   ; 109 (109)                 ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 1 (1)             ; 110 (110)        ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer                                                                                                                                                                                                                                                              ; EV19_SoC_VGA_Character_Buffer            ; EV19_SoC     ;
;             |altera_up_video_128_character_rom:Character_Rom|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altera_up_video_128_character_rom:Character_Rom                                                                                                                                                                                                              ; altera_up_video_128_character_rom        ; EV19_SoC     ;
;                |altsyncram:character_data_rom|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom                                                                                                                                                                                ; altsyncram                               ; work         ;
;                   |altsyncram_0ai1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_0ai1:auto_generated                                                                                                                                                 ; altsyncram_0ai1                          ; work         ;
;             |altsyncram:Char_Buffer_Memory|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altsyncram:Char_Buffer_Memory                                                                                                                                                                                                                                ; altsyncram                               ; work         ;
;                |altsyncram_m672:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altsyncram:Char_Buffer_Memory|altsyncram_m672:auto_generated                                                                                                                                                                                                 ; altsyncram_m672                          ; work         ;
;          |EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|                                                                                 ; 120 (1)     ; 102 (0)                   ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (1)       ; 51 (0)            ; 51 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo                                                                                                                                                                                                                                                                ; EV19_SoC_VGA_Dual_Clock_FIFO             ; EV19_SoC     ;
;             |dcfifo:Data_FIFO|                                                                                                          ; 119 (0)     ; 102 (0)                   ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 51 (0)            ; 51 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO                                                                                                                                                                                                                                               ; dcfifo                                   ; work         ;
;                |dcfifo_nsj1:auto_generated|                                                                                             ; 119 (42)    ; 102 (34)                  ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 51 (26)           ; 51 (3)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated                                                                                                                                                                                                                    ; dcfifo_nsj1                              ; work         ;
;                   |a_gray2bin_tgb:wrptr_g_gray2bin|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                                                                                                                                                                                    ; a_gray2bin_tgb                           ; work         ;
;                   |a_gray2bin_tgb:ws_dgrp_gray2bin|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                                                                                                                                                                                    ; a_gray2bin_tgb                           ; work         ;
;                   |a_graycounter_m5c:wrptr_g1p|                                                                                         ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_m5c:wrptr_g1p                                                                                                                                                                                        ; a_graycounter_m5c                        ; work         ;
;                   |a_graycounter_qn6:rdptr_g1p|                                                                                         ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_qn6:rdptr_g1p                                                                                                                                                                                        ; a_graycounter_qn6                        ; work         ;
;                   |alt_synch_pipe_g9l:rs_dgwp|                                                                                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 8 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_g9l:rs_dgwp                                                                                                                                                                                         ; alt_synch_pipe_g9l                       ; work         ;
;                      |dffpipe_1v8:dffpipe12|                                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_g9l:rs_dgwp|dffpipe_1v8:dffpipe12                                                                                                                                                                   ; dffpipe_1v8                              ; work         ;
;                   |alt_synch_pipe_h9l:ws_dgrp|                                                                                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_h9l:ws_dgrp                                                                                                                                                                                         ; alt_synch_pipe_h9l                       ; work         ;
;                      |dffpipe_2v8:dffpipe16|                                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_h9l:ws_dgrp|dffpipe_2v8:dffpipe16                                                                                                                                                                   ; dffpipe_2v8                              ; work         ;
;                   |altsyncram_j421:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram                                                                                                                                                                                           ; altsyncram_j421                          ; work         ;
;                   |cmpr_a66:rdempty_eq_comp_msb|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|cmpr_a66:rdempty_eq_comp_msb                                                                                                                                                                                       ; cmpr_a66                                 ; work         ;
;                   |dffpipe_0v8:ws_brp|                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                                 ; dffpipe_0v8                              ; work         ;
;                   |dffpipe_0v8:ws_bwp|                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                                 ; dffpipe_0v8                              ; work         ;
;                   |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                      ; mux_j28                                  ; work         ;
;                   |mux_j28:rdemp_eq_comp_msb_mux|                                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                      ; mux_j28                                  ; work         ;
;          |EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|                                                                                       ; 246 (189)   ; 160 (125)                 ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (61)      ; 0 (0)             ; 163 (128)        ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer                                                                                                                                                                                                                                                                      ; EV19_SoC_VGA_Pixel_Buffer                ; EV19_SoC     ;
;             |scfifo:Image_Buffer|                                                                                                       ; 57 (0)      ; 35 (0)                    ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 35 (0)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer                                                                                                                                                                                                                                                  ; scfifo                                   ; work         ;
;                |scfifo_p4a1:auto_generated|                                                                                             ; 57 (6)      ; 35 (2)                    ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (4)       ; 0 (0)             ; 35 (2)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated                                                                                                                                                                                                                       ; scfifo_p4a1                              ; work         ;
;                   |a_dpfifo_es31:dpfifo|                                                                                                ; 51 (28)     ; 33 (13)                   ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 33 (13)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo                                                                                                                                                                                                  ; a_dpfifo_es31                            ; work         ;
;                      |altsyncram_ftb1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram                                                                                                                                                                          ; altsyncram_ftb1                          ; work         ;
;                      |cntr_0ab:wr_ptr|                                                                                                  ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                                  ; cntr_0ab                                 ; work         ;
;                      |cntr_ca7:usedw_counter|                                                                                           ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                           ; cntr_ca7                                 ; work         ;
;                      |cntr_v9b:rd_ptr_msb|                                                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                              ; cntr_v9b                                 ; work         ;
;          |EV19_SoC_VGA_Resampler:resampler|                                                                                             ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Resampler:resampler                                                                                                                                                                                                                                                                            ; EV19_SoC_VGA_Resampler                   ; EV19_SoC     ;
;          |EV19_SoC_VGA_VGA_Controller:vga_controller|                                                                                   ; 74 (15)     ; 57 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 14 (14)           ; 43 (1)           ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_VGA_Controller:vga_controller                                                                                                                                                                                                                                                                  ; EV19_SoC_VGA_VGA_Controller              ; EV19_SoC     ;
;             |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                              ; 59 (59)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 42 (42)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                     ; altera_up_avalon_video_vga_timing        ; EV19_SoC     ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                  ; altera_reset_controller                  ; EV19_SoC     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                       ; altera_reset_synchronizer                ; EV19_SoC     ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                      ; altera_reset_controller                  ; EV19_SoC     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                           ; altera_reset_synchronizer                ; EV19_SoC     ;
;       |EV19_SoC_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 1075 (0)    ; 507 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 476 (0)      ; 107 (0)           ; 492 (0)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                 ; EV19_SoC_mm_interconnect_0               ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                  ; EV19_SoC_mm_interconnect_0_cmd_demux     ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_cmd_mux_013:cmd_mux_013|                                                                           ; 71 (69)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 7 (3)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_013:cmd_mux_013                                                                                                                                                                                                                              ; EV19_SoC_mm_interconnect_0_cmd_mux_013   ; EV19_SoC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_013:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                 ; altera_merlin_arbitrator                 ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_cmd_mux_015:cmd_mux_015|                                                                           ; 83 (78)     ; 6 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 1 (1)             ; 66 (64)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_015:cmd_mux_015                                                                                                                                                                                                                              ; EV19_SoC_mm_interconnect_0_cmd_mux_015   ; EV19_SoC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_015:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                 ; altera_merlin_arbitrator                 ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_router:router|                                                                                     ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 5 (5)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_router:router                                                                                                                                                                                                                                        ; EV19_SoC_mm_interconnect_0_router        ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_rsp_demux_013:rsp_demux_013|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_rsp_demux_013:rsp_demux_013                                                                                                                                                                                                                          ; EV19_SoC_mm_interconnect_0_rsp_demux_013 ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_rsp_demux_015:rsp_demux_015|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_rsp_demux_015:rsp_demux_015                                                                                                                                                                                                                          ; EV19_SoC_mm_interconnect_0_rsp_demux_015 ; EV19_SoC     ;
;          |EV19_SoC_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 262 (262)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (202)    ; 0 (0)             ; 60 (60)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                      ; EV19_SoC_mm_interconnect_0_rsp_mux       ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:adc_adc_slave_agent_rsp_fifo|                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_adc_slave_agent_rsp_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:dip_switch_s1_agent_rsp_fifo|                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dip_switch_s1_agent_rsp_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:id_control_slave_agent_rsp_fifo|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:id_control_slave_agent_rsp_fifo                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:keyboard_avalon_ps2_slave_agent_rsp_fifo|                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyboard_avalon_ps2_slave_agent_rsp_fifo                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:performance_counter_control_slave_agent_rsp_fifo|                                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:performance_counter_control_slave_agent_rsp_fifo                                                                                                                                                                                                          ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:push_button_s1_agent_rsp_fifo|                                                                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:push_button_s1_agent_rsp_fifo                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:rom_s1_agent_rsp_fifo|                                                                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 79 (79)           ; 92 (92)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 91 (91)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 9 (9)             ; 71 (71)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:vga_char_buffer_control_slave_agent_rsp_fifo|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_char_buffer_control_slave_agent_rsp_fifo                                                                                                                                                                                                              ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:vga_char_buffersource_slave_agent_rsp_fifo|                                                             ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 10 (10)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_char_buffersource_slave_agent_rsp_fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:vga_pixel_buffer_slave_agent_rsp_fifo|                                                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_pixel_buffer_slave_agent_rsp_fifo                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_avalon_sc_fifo:vga_rgb_resampler_slave_agent_rsp_fifo|                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_rgb_resampler_slave_agent_rsp_fifo                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                    ; EV19_SoC     ;
;          |altera_merlin_master_agent:ev19_core_0_data_master_agent|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:ev19_core_0_data_master_agent                                                                                                                                                                                                                        ; altera_merlin_master_agent               ; EV19_SoC     ;
;          |altera_merlin_master_agent:vga_pixel_buffer_master_agent|                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:vga_pixel_buffer_master_agent                                                                                                                                                                                                                        ; altera_merlin_master_agent               ; EV19_SoC     ;
;          |altera_merlin_master_translator:ev19_core_0_data_master_translator|                                                           ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:ev19_core_0_data_master_translator                                                                                                                                                                                                              ; altera_merlin_master_translator          ; EV19_SoC     ;
;          |altera_merlin_master_translator:ev19_core_0_instruction_master_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:ev19_core_0_instruction_master_translator                                                                                                                                                                                                       ; altera_merlin_master_translator          ; EV19_SoC     ;
;          |altera_merlin_slave_agent:adc_adc_slave_agent|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adc_adc_slave_agent                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:dip_switch_s1_agent|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dip_switch_s1_agent                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:id_control_slave_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:id_control_slave_agent                                                                                                                                                                                                                                ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:leds_s1_agent|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:push_button_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:push_button_s1_agent                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:rom_s1_agent|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rom_s1_agent                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 15 (9)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (8)       ; 0 (0)             ; 4 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                ; EV19_SoC     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                          ; altera_merlin_burst_uncompressor         ; EV19_SoC     ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                ; EV19_SoC     ;
;          |altera_merlin_slave_agent:vga_char_buffersource_slave_agent|                                                                  ; 10 (3)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 4 (0)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_char_buffersource_slave_agent                                                                                                                                                                                                                     ; altera_merlin_slave_agent                ; EV19_SoC     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_char_buffersource_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                       ; altera_merlin_burst_uncompressor         ; EV19_SoC     ;
;          |altera_merlin_slave_translator:adc_adc_slave_translator|                                                                      ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_adc_slave_translator                                                                                                                                                                                                                         ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:dip_switch_s1_translator|                                                                      ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dip_switch_s1_translator                                                                                                                                                                                                                         ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:id_control_slave_translator|                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:id_control_slave_translator                                                                                                                                                                                                                      ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:keyboard_avalon_ps2_slave_translator|                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keyboard_avalon_ps2_slave_translator                                                                                                                                                                                                             ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                                            ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                               ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:performance_counter_control_slave_translator|                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:performance_counter_control_slave_translator                                                                                                                                                                                                     ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:pll_pll_slave_translator|                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                         ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:push_button_s1_translator|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:push_button_s1_translator                                                                                                                                                                                                                        ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:ram_s1_translator|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:rom_s1_translator|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rom_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 18 (18)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                              ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:vga_char_buffer_control_slave_translator|                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_char_buffer_control_slave_translator                                                                                                                                                                                                         ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:vga_char_buffersource_slave_translator|                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_char_buffersource_slave_translator                                                                                                                                                                                                           ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:vga_pixel_buffer_slave_translator|                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_pixel_buffer_slave_translator                                                                                                                                                                                                                ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_slave_translator:vga_rgb_resampler_slave_translator|                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_rgb_resampler_slave_translator                                                                                                                                                                                                               ; altera_merlin_slave_translator           ; EV19_SoC     ;
;          |altera_merlin_width_adapter:ev19_core_0_data_master_to_sdram_s1_cmd_width_adapter|                                            ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 45 (45)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_sdram_s1_cmd_width_adapter                                                                                                                                                                                               ; altera_merlin_width_adapter              ; EV19_SoC     ;
;          |altera_merlin_width_adapter:ev19_core_0_data_master_to_vga_char_buffersource_slave_cmd_width_adapter|                         ; 67 (67)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 13 (13)           ; 36 (36)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_vga_char_buffersource_slave_cmd_width_adapter                                                                                                                                                                            ; altera_merlin_width_adapter              ; EV19_SoC     ;
;          |altera_merlin_width_adapter:sdram_s1_to_ev19_core_0_data_master_rsp_width_adapter|                                            ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_to_ev19_core_0_data_master_rsp_width_adapter                                                                                                                                                                                               ; altera_merlin_width_adapter              ; EV19_SoC     ;
;          |altera_merlin_width_adapter:vga_char_buffersource_slave_to_ev19_core_0_data_master_rsp_width_adapter|                         ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |TopLevel|EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:vga_char_buffersource_slave_to_ev19_core_0_data_master_rsp_width_adapter                                                                                                                                                                            ; altera_merlin_width_adapter              ; EV19_SoC     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (5)            ; 6 (5)            ; |TopLevel|EV19_SoC:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                       ; altera_reset_controller                  ; EV19_SoC     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; |TopLevel|EV19_SoC:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                        ; altera_reset_synchronizer                ; EV19_SoC     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|EV19_SoC:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                            ; altera_reset_synchronizer                ; EV19_SoC     ;
;    |sld_hub:auto_hub|                                                                                                                   ; 191 (1)     ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (1)       ; 17 (0)            ; 97 (0)           ; |TopLevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                  ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 190 (0)     ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 17 (0)            ; 97 (0)           ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input              ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 190 (0)     ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 17 (0)            ; 97 (0)           ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                              ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 190 (6)     ; 114 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 17 (2)            ; 97 (0)           ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                  ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 187 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 15 (0)            ; 97 (0)           ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric        ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 187 (147)   ; 108 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (63)      ; 15 (13)           ; 97 (72)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                             ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                               ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                           ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CAS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_CS_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SCLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ADC_SADDR      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LED[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; KEYBOARD_CLOCK ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEYBOARD_DATA  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; DRAM_DQ[15]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[1]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[0]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ADC_SDAT       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEYBOARD_CLOCK                                                                                                                                                      ;                   ;         ;
;      - EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg~0                                                                         ; 0                 ; 6       ;
; KEYBOARD_DATA                                                                                                                                                       ;                   ;         ;
;      - EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|ps2_data_reg~0                                                                        ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                          ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                          ;                   ;         ;
; CLOCK_50                                                                                                                                                            ;                   ;         ;
; SW[3]                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                              ;                   ;         ;
;      - EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; 0                 ; 6       ;
;      - EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]      ; 0                 ; 6       ;
;      - EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]      ; 0                 ; 6       ;
;      - EV19_SoC:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                      ; 0                 ; 6       ;
;      - EV19_SoC:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                       ; 0                 ; 6       ;
;      - EV19_SoC:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                       ; 0                 ; 6       ;
; SW[2]                                                                                                                                                               ;                   ;         ;
; SW[1]                                                                                                                                                               ;                   ;         ;
; KEY[1]                                                                                                                                                              ;                   ;         ;
; SW[0]                                                                                                                                                               ;                   ;         ;
; ADC_SDAT                                                                                                                                                            ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_R8                ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|DePipelineReg:b2v_DeEx|AluOp_EX~7                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y18_N10    ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|process_0~0                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y21_N16    ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|instDecoder:b2v_DecodeInst|Mux8~2                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y21_N16    ; 6       ; Latch enable                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|instDecoder:b2v_DecodeInst|csIndex[5]                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y20_N2     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExPipelineReg:b2v_ExPipelineReg|AluRes_ME[24]~0                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y20_N24    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExPipelineReg:b2v_ExPipelineReg|dMemWriteData_ME[20]~0                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y19_N18    ; 63      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[132]                                                                                                                                ; LCCOMB_X23_Y7_N26     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[231]                                                                                                                                ; LCCOMB_X25_Y7_N0      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[363]                                                                                                                                ; LCCOMB_X25_Y4_N4      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[462]                                                                                                                                ; LCCOMB_X27_Y4_N0      ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[561]                                                                                                                                ; LCCOMB_X28_Y5_N0      ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[660]                                                                                                                                ; LCCOMB_X28_Y4_N18     ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[759]                                                                                                                                ; LCCOMB_X29_Y6_N4      ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[891]                                                                                                                                ; LCCOMB_X31_Y8_N24     ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|selnose[990]                                                                                                                                ; LCCOMB_X27_Y10_N0     ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[132]                                                                                                                                    ; LCCOMB_X21_Y10_N22    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[231]                                                                                                                                    ; LCCOMB_X19_Y6_N30     ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[363]                                                                                                                                    ; LCCOMB_X19_Y4_N0      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[462]                                                                                                                                    ; LCCOMB_X21_Y5_N6      ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[561]                                                                                                                                    ; LCCOMB_X17_Y4_N2      ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[660]                                                                                                                                    ; LCCOMB_X16_Y1_N28     ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[759]                                                                                                                                    ; LCCOMB_X15_Y4_N28     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[891]                                                                                                                                    ; LCCOMB_X10_Y6_N12     ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|selnose[990]                                                                                                                                    ; LCCOMB_X11_Y10_N22    ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Compare5bit:b2v_CompareALUop|lpm_compare:LPM_COMPARE_component|cmpr_afj:auto_generated|ageb~0                                                                                                                                                       ; LCCOMB_X24_Y16_N8     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|LongInstruction:b2v_LongInstStall|Counter4bit:b2v_ClkCounter|lpm_counter:LPM_COUNTER_component|cntr_j7k:auto_generated|cout_actual                                                                                                                                                    ; LCCOMB_X26_Y20_N6     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux25~0                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y20_N6     ; 4       ; Latch enable                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux32~0                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y22_N2     ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT|memory~23                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y16_N24    ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|tagMemory~36                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y16_N30    ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|FePipelineReg:b2v_inst20|PC_DE[14]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y21_N18    ; 155     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Memory:b2v_Memory|MePipelineReg:b2v_inst1|MemData_WB[2]~8                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y20_N16    ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~10                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y33_N0     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~4                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y33_N30    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~5                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y33_N24    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~6                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y33_N14    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~7                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y33_N10    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~8                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y33_N8     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~9                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y33_N12    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[3]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y33_N22    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|address[1]~1                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y33_N18    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|always7~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y32_N18    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~26                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y33_N18    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneState                                                                                                                                                                                                                                                                        ; FF_X25_Y32_N29        ; 112     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|reading7[1]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y33_N20    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ADC:adc|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[3]~3                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y33_N30    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3                                                                                                                                                                                                                                  ; LCCOMB_X32_Y29_N26    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[3]~1                                                                                                                                                                                                                               ; LCCOMB_X26_Y25_N24    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[0]~1                                                                                                                                                                                                                           ; LCCOMB_X30_Y27_N26    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[7]~51                                                                                                                                                                                                                     ; LCCOMB_X30_Y27_N8     ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[7]~52                                                                                                                                                                                                                     ; LCCOMB_X34_Y25_N28    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[0]~2                                                                                                                                                                                                                                    ; LCCOMB_X23_Y30_N24    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[4]~0                                                                                                                                                                                                                                ; LCCOMB_X23_Y31_N0     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[1]~1                                                                                                                                                                                                                                 ; LCCOMB_X23_Y31_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|comb~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y31_N26    ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|readdata[15]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y27_N22    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb|_~0                                                                                                                                                                                                                  ; LCCOMB_X24_Y30_N4     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|_~0                                                                                                                                                                                                                      ; LCCOMB_X23_Y31_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|_~2                                                                                                                                                                                                               ; LCCOMB_X24_Y27_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                       ; LCCOMB_X24_Y29_N0     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                             ; LCCOMB_X24_Y29_N10    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_LEDs:leds|data_out[7]~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y24_N4     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                ; PLL_4                 ; 4080    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                                ; PLL_4                 ; 98      ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                ; PLL_4                 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|prev_reset                                                                                                                                                                                                                                                                                                                   ; FF_X23_Y26_N23        ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always0~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y27_N0     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always10~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y30_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always1~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N0     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always3~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N26    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always4~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always6~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N4     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always7~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N10    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|always9~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N8     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Performance_Counter:performance_counter|global_reset~0                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y27_N14    ; 395     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                            ; LCCOMB_X30_Y25_N14    ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N22    ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                               ; LCCOMB_X29_Y23_N26    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                               ; LCCOMB_X30_Y25_N10    ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~12                                                                                                                                                                                                                    ; LCCOMB_X28_Y25_N26    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]~1                                                                                                                                                                                                                     ; LCCOMB_X27_Y25_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~3                                                                                                                                                                           ; LCCOMB_X30_Y25_N18    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~16                                                                                                                                                                     ; LCCOMB_X29_Y25_N8     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~17                                                                                                                                                                     ; LCCOMB_X30_Y25_N2     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|wren~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y24_N6     ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                            ; LCCOMB_X31_Y22_N18    ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                               ; LCCOMB_X31_Y22_N2     ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                               ; LCCOMB_X31_Y22_N8     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                               ; LCCOMB_X31_Y22_N14    ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~14                                                                                                                                                                                                                    ; LCCOMB_X32_Y21_N30    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]~1                                                                                                                                                                                                                    ; LCCOMB_X31_Y21_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~7                                                                                                                                                                           ; LCCOMB_X32_Y24_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~10                                                                                                                                                                     ; LCCOMB_X31_Y24_N4     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~11                                                                                                                                                                     ; LCCOMB_X32_Y24_N28    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|EV19_SoC_SDRAM_input_efifo_module:the_EV19_SoC_SDRAM_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                                                    ; LCCOMB_X10_Y19_N30    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|EV19_SoC_SDRAM_input_efifo_module:the_EV19_SoC_SDRAM_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                                                    ; LCCOMB_X10_Y19_N0     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|Selector27~6                                                                                                                                                                                                                                                                                                             ; LCCOMB_X9_Y15_N20     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|Selector34~4                                                                                                                                                                                                                                                                                                             ; LCCOMB_X9_Y16_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X9_Y14_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X9_Y16_N0      ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[12]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X9_Y11_N0      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                        ; FF_X8_Y16_N27         ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                        ; FF_X10_Y15_N5         ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Timer:timer|always0~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y30_N6     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Timer:timer|always0~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y30_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y28_N22    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y28_N6     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y28_N26    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_Timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y28_N18    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Alpha_Blender:alpha_blender|background_ready~1                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y25_N6     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Alpha_Blender:alpha_blender|foreground_ready                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y25_N0     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|buf_readdata[4]~1                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y27_N30    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|clear_screen                                                                                                                                                                                                                                                                  ; FF_X28_Y26_N7         ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|comb~0                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y27_N18    ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|control_reg[14]~5                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y24_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|control_reg[19]~7                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y23_N12    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|control_reg[1]~1                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y25_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|control_reg[26]~3                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y23_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|ctrl_readdata[1]~35                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y24_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|delayed_x_position[2]~0                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y26_N0     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|x_position[6]~18                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y26_N2     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|y_position[3]~17                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y26_N2     ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|y_position[3]~18                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y26_N30    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|comb~0                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y23_N14    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|always2~2                                                                                                                                                                                                                                                                             ; LCCOMB_X14_Y23_N24    ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|back_buf_start_address[17]~16                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y23_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|back_buf_start_address[31]~14                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y24_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|back_buf_start_address[7]~5                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y23_N4     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|back_buf_start_address[8]~1                                                                                                                                                                                                                                                           ; LCCOMB_X14_Y24_N26    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|buffer_start_address[28]~2                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y24_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|fifo_write                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y28_N14     ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|pending_reads[3]~11                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y25_N8     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|pixel_address[18]~39                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y21_N26    ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|pixel_address[18]~40                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y25_N0     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                                                                                                                               ; LCCOMB_X21_Y28_N30    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter|_~0                                                                                                                                                                                        ; LCCOMB_X24_Y28_N16    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                                                                                                                           ; LCCOMB_X24_Y28_N4     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                      ; LCCOMB_X24_Y28_N10    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|slave_readdata[14]~37                                                                                                                                                                                                                                                                 ; LCCOMB_X14_Y23_N26    ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Resampler:resampler|stream_out_valid~1                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y28_N24    ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[4]~12                                                                                                                                                                                                                   ; LCCOMB_X38_Y23_N28    ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[10]~22                                                                                                                                                                                                                 ; LCCOMB_X39_Y22_N0     ; 20      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                ; FF_X41_Y23_N31        ; 26      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                    ; FF_X14_Y23_N23        ; 226     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_013:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                            ; LCCOMB_X26_Y22_N20    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_013:cmd_mux_013|update_grant~1                                                                                                                                                                                                                                ; LCCOMB_X26_Y22_N0     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_015:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                            ; LCCOMB_X10_Y25_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_cmd_mux_015:cmd_mux_015|update_grant~2                                                                                                                                                                                                                                ; LCCOMB_X10_Y25_N8     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|EV19_SoC_mm_interconnect_0_rsp_demux_015:rsp_demux_015|src0_valid~0                                                                                                                                                                                                                              ; LCCOMB_X9_Y25_N24     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rom_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; LCCOMB_X27_Y22_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                             ; LCCOMB_X9_Y25_N30     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                          ; LCCOMB_X7_Y25_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                            ; LCCOMB_X8_Y25_N2      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; LCCOMB_X8_Y24_N2      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                          ; LCCOMB_X8_Y24_N30     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                          ; LCCOMB_X10_Y24_N16    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                          ; LCCOMB_X10_Y24_N6     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                          ; LCCOMB_X10_Y24_N8     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                          ; LCCOMB_X10_Y24_N26    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                          ; LCCOMB_X9_Y24_N30     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][60]                                                                                                                                                                                                                                         ; FF_X9_Y24_N23         ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                                      ; LCCOMB_X10_Y24_N20    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_char_buffersource_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                       ; LCCOMB_X16_Y27_N26    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_char_buffersource_slave_agent_rsp_fifo|mem[0][47]                                                                                                                                                                                                                      ; FF_X16_Y27_N29        ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y25_N2      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_char_buffersource_slave_agent|comb~0                                                                                                                                                                                                                               ; LCCOMB_X17_Y27_N18    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_char_buffersource_slave_agent|rp_valid                                                                                                                                                                                                                             ; LCCOMB_X17_Y27_N16    ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_sdram_s1_cmd_width_adapter|data_reg[10]~0                                                                                                                                                                                                 ; LCCOMB_X9_Y22_N16     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                        ; FF_X9_Y22_N21         ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_vga_char_buffersource_slave_cmd_width_adapter|count~0                                                                                                                                                                                     ; LCCOMB_X15_Y27_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_vga_char_buffersource_slave_cmd_width_adapter|data_reg[9]~14                                                                                                                                                                              ; LCCOMB_X15_Y27_N0     ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|EV19_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ev19_core_0_data_master_to_vga_char_buffersource_slave_cmd_width_adapter|use_reg                                                                                                                                                                                     ; FF_X15_Y27_N17        ; 56      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                            ; FF_X32_Y19_N17        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; EV19_SoC:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                             ; FF_X32_Y19_N31        ; 1075    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; EV19_SoC:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                             ; FF_X32_Y19_N31        ; 585     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                      ; PIN_J15               ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 268     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X29_Y22_N17        ; 53      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X30_Y24_N6     ; 3       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X30_Y24_N18    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X30_Y23_N4     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X32_Y24_N16    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X31_Y25_N11        ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~22                           ; LCCOMB_X32_Y23_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X31_Y25_N15        ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                              ; FF_X32_Y22_N29        ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~14                           ; LCCOMB_X32_Y23_N20    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                              ; FF_X32_Y22_N31        ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~8                              ; LCCOMB_X31_Y23_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~16              ; LCCOMB_X28_Y24_N4     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~19              ; LCCOMB_X28_Y24_N22    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X30_Y22_N24    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X29_Y23_N4     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X32_Y23_N4     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~13                    ; LCCOMB_X32_Y23_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~13      ; LCCOMB_X32_Y24_N6     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X34_Y24_N18    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X32_Y24_N14    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X29_Y22_N11        ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X29_Y22_N31        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X30_Y22_N13        ; 52      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X29_Y22_N28    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X28_Y22_N23        ; 34      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X32_Y24_N24    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|instDecoder:b2v_DecodeInst|Mux8~2       ; LCCOMB_X34_Y21_N16 ; 6       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux25~0 ; LCCOMB_X25_Y20_N6  ; 4       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux32~0 ; LCCOMB_X24_Y22_N2  ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[0]             ; PLL_4              ; 4080    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[1]             ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[2]             ; PLL_4              ; 98      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; EV19_SoC:inst|EV19_SoC_PLL:pll|prev_reset                                                ; FF_X23_Y26_N23     ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; EV19_SoC:inst|altera_reset_controller:rst_controller|r_sync_rst                          ; FF_X32_Y19_N31     ; 1075    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                             ; JTAG_X1_Y17_N0     ; 268     ; 6                                    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; EV19_SoC:inst|altera_reset_controller:rst_controller|r_sync_rst ; 588     ;
+-----------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                              ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/EV19_RISCV.ram0_RegisterFile_878b6b30.hdl.mif ; M9K_X22_Y18_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_1|altsyncram_vmh1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/EV19_RISCV.ram0_RegisterFile_878b6b30.hdl.mif ; M9K_X22_Y19_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|DividerU_Pipe:b2v_AluDivU|lpm_divide:LPM_DIVIDE_component|lpm_divide_82s:auto_generated|sign_div_unsign_6ai:divider|alt_u_div_3tf:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_lsp:auto_generated|altsyncram_eb81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 7            ; 8            ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 56     ; 8                           ; 7                           ; 8                           ; 7                           ; 56                  ; 1    ; None                                             ; M9K_X22_Y11_N0                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_psp:auto_generated|altsyncram_4e81:altsyncram2|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 7            ; 12           ; 7            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 84     ; 7                           ; 12                          ; 7                           ; 12                          ; 84                  ; 1    ; None                                             ; M9K_X22_Y10_N0                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_qsp:auto_generated|altsyncram_6e81:altsyncram2|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 14           ; 6            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 84     ; 6                           ; 14                          ; 6                           ; 14                          ; 84                  ; 1    ; None                                             ; M9K_X22_Y9_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_rsp:auto_generated|altsyncram_5e81:altsyncram2|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 14           ; 5            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 70     ; 5                           ; 14                          ; 5                           ; 14                          ; 70                  ; 1    ; None                                             ; M9K_X22_Y8_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_msp:auto_generated|altsyncram_sd81:altsyncram2|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 12           ; 4            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 4                           ; 12                          ; 4                           ; 12                          ; 48                  ; 1    ; None                                             ; M9K_X22_Y5_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_nsp:auto_generated|altsyncram_qd81:altsyncram2|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 12           ; 3            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 36     ; 3                           ; 12                          ; 3                           ; 12                          ; 36                  ; 1    ; None                                             ; M9K_X22_Y6_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_ksp:auto_generated|altsyncram_md81:altsyncram2|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 12           ; 2            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 24     ; 2                           ; 12                          ; 2                           ; 12                          ; 24                  ; 1    ; None                                             ; M9K_X22_Y3_N0                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Divider_Pipe:b2v_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_2kr:auto_generated|sign_div_unsign_0sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_osp:auto_generated|altsyncram_vk31:altsyncram4|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 14           ; 3            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 42     ; 3                           ; 14                          ; 3                           ; 14                          ; 42                  ; 1    ; None                                             ; M9K_X22_Y7_N0                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT|altsyncram:memory_rtl_0|altsyncram_5pg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; db/EV19_RISCV.ram0_BHT_49e3ed0a.hdl.mif          ; M9K_X33_Y16_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|altsyncram:tagMemory_rtl_0|altsyncram_6gc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944   ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; None                                             ; M9K_X33_Y13_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BTB:b2v_BTB|altsyncram:targetMemory_rtl_0|altsyncram_7gc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None                                             ; M9K_X33_Y13_N0, M9K_X33_Y12_N0                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_7bh1:FIFOram|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                             ; M9K_X22_Y30_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                        ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                             ; M9K_X22_Y25_N0, M9K_X22_Y23_N0, M9K_X22_Y26_N0, M9K_X22_Y24_N0                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                        ; AUTO ; True Dual Port   ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None                                             ; M9K_X33_Y21_N0, M9K_X22_Y21_N0, M9K_X22_Y20_N0, M9K_X22_Y13_N0, M9K_X22_Y17_N0, M9K_X22_Y22_N0, M9K_X33_Y15_N0, M9K_X33_Y22_N0, M9K_X33_Y19_N0, M9K_X33_Y20_N0, M9K_X33_Y17_N0, M9K_X22_Y14_N0, M9K_X22_Y16_N0, M9K_X33_Y18_N0, M9K_X22_Y15_N0, M9K_X33_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_0ai1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; ROM              ; Single Clock ; 8192         ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192   ; 8192                        ; 1                           ; --                          ; --                          ; 8192                ; 1    ; altera_up_video_char_mode_rom_128.mif            ; M9K_X33_Y31_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altsyncram:Char_Buffer_Memory|altsyncram_m672:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 65536  ; 8192                        ; 7                           ; 8192                        ; 7                           ; 57344               ; 7    ; None                                             ; M9K_X33_Y24_N0, M9K_X33_Y26_N0, M9K_X33_Y25_N0, M9K_X33_Y28_N0, M9K_X33_Y29_N0, M9K_X33_Y27_N0, M9K_X33_Y30_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None                                             ; M9K_X33_Y23_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Pixel_Buffer:pixel_buffer|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304   ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None                                             ; M9K_X22_Y28_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|RegisterFile:b2v_RegisterFile|altsyncram:registers_rtl_1|altsyncram_vmh1:auto_generated|ALTSYNCRAM                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|EV19_SoC:inst|EV19_SoC_VGA:vga|EV19_SoC_VGA_Character_Buffer:character_buffer|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_0ai1:auto_generated|ALTSYNCRAM                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;80;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;96;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;104;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;112;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;144;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;152;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;160;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;168;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;176;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;216;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;256;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;264;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;272;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;280;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;320;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;328;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;344;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;352;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;360;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;376;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;384;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;392;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;400;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;408;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;424;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;440;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;480;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;488;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;504;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;512;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;536;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;544;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;552;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;560;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;592;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;600;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;608;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;616;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;632;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;656;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;664;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;672;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;680;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;688;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;696;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;728;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;736;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;744;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;752;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;760;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;776;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;784;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;792;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;816;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;880;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;888;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;904;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;912;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;920;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;928;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;936;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;944;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;952;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;968;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;984;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1008;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1024;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1032;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1048;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1056;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1064;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1072;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1168;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1192;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1216;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1224;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1232;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1256;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1272;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1288;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1296;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1304;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1320;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1352;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;1360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1368;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1384;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1392;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1400;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1416;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1448;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1456;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1480;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1488;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1504;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1512;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1520;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1528;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1552;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1568;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1608;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1616;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1632;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1648;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1656;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1664;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1688;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1696;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1744;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1752;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1760;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1776;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1808;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1816;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1824;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1832;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1880;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1888;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1896;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1944;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1952;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1960;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;2000;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;2008;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2040;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2072;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2176;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2256;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2320;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2344;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2352;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2376;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2384;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2392;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2408;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2456;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2464;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2472;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2480;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2488;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2504;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2512;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2520;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2528;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2568;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2608;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2616;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2632;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2648;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2656;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2664;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2712;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;2720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2728;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2776;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2888;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2896;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2904;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3040;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3048;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3056;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3072;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3080;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3088;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3096;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3104;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3200;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3248;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3256;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3280;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3288;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3304;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3312;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3320;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3344;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3352;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3360;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3376;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3384;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3392;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3400;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3408;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3432;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3464;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3472;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3480;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3488;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3496;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3504;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3512;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3568;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3584;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3592;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3600;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3608;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3616;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3624;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3632;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3648;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3664;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3672;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3776;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3888;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3896;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3920;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3944;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3968;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4016;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4032;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4072;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4096;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4104;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4120;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4128;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4144;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4168;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4176;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4184;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4192;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4200;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4224;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4232;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4256;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4280;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4288;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4296;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4304;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4312;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4320;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4328;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4352;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4360;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4368;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4384;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4392;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4400;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4424;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4432;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4448;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4456;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4464;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4480;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4488;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4496;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4504;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4512;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4520;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4552;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4560;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4584;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4608;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4616;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4624;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4632;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4664;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4696;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4768;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4776;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4784;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4800;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4808;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4816;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4824;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4832;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4840;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4848;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4864;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4880;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4888;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4904;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4912;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4928;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4936;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4944;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4952;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4960;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4968;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4976;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5000;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5008;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5016;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5024;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5032;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5056;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5064;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5072;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5080;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5088;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5096;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5104;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5120;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5128;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5136;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5144;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5152;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5160;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5168;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5192;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5200;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5216;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5224;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5232;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5248;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5256;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5272;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5296;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5320;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5352;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5384;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5392;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5416;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5440;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5448;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5456;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5464;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5472;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5480;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5488;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5504;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5512;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5536;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5544;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5584;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5592;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5600;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5608;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5616;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5632;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5648;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5656;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5664;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5672;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5680;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5704;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5712;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5760;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5768;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5776;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5800;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5808;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5888;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6032;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6072;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;6144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6224;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6248;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6256;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6264;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6296;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6304;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6312;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6320;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6352;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6360;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6368;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6376;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6384;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6392;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6416;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6424;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6432;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6440;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6448;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6480;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6488;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6496;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6504;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6512;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6520;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6528;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6536;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6544;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6552;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6560;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6568;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6608;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6616;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6624;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6632;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6664;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6672;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6680;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6688;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6704;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6776;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6824;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6832;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6848;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6856;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6864;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6880;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6888;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6896;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7000;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7008;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7016;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7024;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7040;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7056;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7064;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7072;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7080;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7088;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7128;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7144;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7152;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7184;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7192;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7200;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7208;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7216;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7224;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7256;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7264;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7272;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7280;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7288;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7312;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7320;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7328;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7336;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7344;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7352;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7384;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7392;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7408;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7416;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7440;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7480;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7488;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7504;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7512;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7536;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7584;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7592;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7608;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7616;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7632;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7664;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7696;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7704;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7720;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7728;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7760;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7768;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7776;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7784;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7800;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7824;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7832;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7856;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7888;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8000;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8040;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8048;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8064;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8072;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8152;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8160;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8168;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8176;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TopLevel|EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|BHT:b2v_BHT|altsyncram:memory_rtl_0|altsyncram_5pg1:auto_generated|ALTSYNCRAM                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y8_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|MultiplyU:b2v_AluMulU|lpm_mult:lpm_mult_component|mult_pfn:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_out4       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult3   ;                            ; DSPMULT_X13_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_out6       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult5   ;                            ; DSPMULT_X13_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_out8       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult7   ;                            ; DSPMULT_X13_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|w569w[0]       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ExecuteALU:b2v_Alu|Multiply:b2v_AluMul|lpm_mult:lpm_mult_component|mult_m8n:auto_generated|mac_mult1   ;                            ; DSPMULT_X13_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 15,196 / 71,559 ( 21 % ) ;
; C16 interconnects     ; 128 / 2,597 ( 5 % )      ;
; C4 interconnects      ; 6,592 / 46,848 ( 14 % )  ;
; Direct links          ; 2,771 / 71,559 ( 4 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )          ;
; Local interconnects   ; 4,653 / 24,624 ( 19 % )  ;
; R24 interconnects     ; 171 / 2,496 ( 7 % )      ;
; R4 interconnects      ; 8,627 / 62,424 ( 14 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.94) ; Number of LABs  (Total = 753) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 36                            ;
; 2                                           ; 17                            ;
; 3                                           ; 16                            ;
; 4                                           ; 16                            ;
; 5                                           ; 13                            ;
; 6                                           ; 14                            ;
; 7                                           ; 10                            ;
; 8                                           ; 11                            ;
; 9                                           ; 20                            ;
; 10                                          ; 15                            ;
; 11                                          ; 25                            ;
; 12                                          ; 18                            ;
; 13                                          ; 35                            ;
; 14                                          ; 30                            ;
; 15                                          ; 76                            ;
; 16                                          ; 401                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.48) ; Number of LABs  (Total = 753) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 149                           ;
; 1 Clock                            ; 578                           ;
; 1 Clock enable                     ; 155                           ;
; 1 Sync. clear                      ; 78                            ;
; 1 Sync. load                       ; 77                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 66                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.08) ; Number of LABs  (Total = 753) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 19                            ;
; 2                                            ; 26                            ;
; 3                                            ; 8                             ;
; 4                                            ; 16                            ;
; 5                                            ; 8                             ;
; 6                                            ; 17                            ;
; 7                                            ; 11                            ;
; 8                                            ; 8                             ;
; 9                                            ; 10                            ;
; 10                                           ; 11                            ;
; 11                                           ; 5                             ;
; 12                                           ; 14                            ;
; 13                                           ; 15                            ;
; 14                                           ; 20                            ;
; 15                                           ; 29                            ;
; 16                                           ; 85                            ;
; 17                                           ; 30                            ;
; 18                                           ; 27                            ;
; 19                                           ; 28                            ;
; 20                                           ; 38                            ;
; 21                                           ; 38                            ;
; 22                                           ; 44                            ;
; 23                                           ; 41                            ;
; 24                                           ; 39                            ;
; 25                                           ; 33                            ;
; 26                                           ; 34                            ;
; 27                                           ; 14                            ;
; 28                                           ; 20                            ;
; 29                                           ; 8                             ;
; 30                                           ; 11                            ;
; 31                                           ; 10                            ;
; 32                                           ; 32                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.54) ; Number of LABs  (Total = 753) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 46                            ;
; 2                                               ; 31                            ;
; 3                                               ; 36                            ;
; 4                                               ; 33                            ;
; 5                                               ; 42                            ;
; 6                                               ; 55                            ;
; 7                                               ; 49                            ;
; 8                                               ; 62                            ;
; 9                                               ; 49                            ;
; 10                                              ; 43                            ;
; 11                                              ; 44                            ;
; 12                                              ; 36                            ;
; 13                                              ; 25                            ;
; 14                                              ; 23                            ;
; 15                                              ; 41                            ;
; 16                                              ; 70                            ;
; 17                                              ; 9                             ;
; 18                                              ; 12                            ;
; 19                                              ; 5                             ;
; 20                                              ; 12                            ;
; 21                                              ; 7                             ;
; 22                                              ; 6                             ;
; 23                                              ; 8                             ;
; 24                                              ; 3                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.84) ; Number of LABs  (Total = 753) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 17                            ;
; 3                                            ; 15                            ;
; 4                                            ; 22                            ;
; 5                                            ; 44                            ;
; 6                                            ; 14                            ;
; 7                                            ; 13                            ;
; 8                                            ; 23                            ;
; 9                                            ; 29                            ;
; 10                                           ; 22                            ;
; 11                                           ; 19                            ;
; 12                                           ; 26                            ;
; 13                                           ; 28                            ;
; 14                                           ; 15                            ;
; 15                                           ; 31                            ;
; 16                                           ; 24                            ;
; 17                                           ; 34                            ;
; 18                                           ; 26                            ;
; 19                                           ; 23                            ;
; 20                                           ; 38                            ;
; 21                                           ; 29                            ;
; 22                                           ; 17                            ;
; 23                                           ; 19                            ;
; 24                                           ; 22                            ;
; 25                                           ; 10                            ;
; 26                                           ; 21                            ;
; 27                                           ; 17                            ;
; 28                                           ; 21                            ;
; 29                                           ; 16                            ;
; 30                                           ; 17                            ;
; 31                                           ; 11                            ;
; 32                                           ; 19                            ;
; 33                                           ; 15                            ;
; 34                                           ; 16                            ;
; 35                                           ; 7                             ;
; 36                                           ; 19                            ;
; 37                                           ; 7                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 74           ; 37           ; 74           ; 0            ; 0            ; 78        ; 74           ; 0            ; 78        ; 78        ; 0            ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 26           ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 78        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 41           ; 4            ; 78           ; 78           ; 0         ; 4            ; 78           ; 0         ; 0         ; 78           ; 78           ; 78           ; 78           ; 52           ; 78           ; 78           ; 52           ; 78           ; 78           ; 77           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 0         ; 78           ; 78           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEYBOARD_CLOCK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEYBOARD_DATA       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 4.7               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                        ; Destination Register                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ram_block3a1~portb_address_reg0 ; 0.183             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a11~portb_datain_reg0 ; 0.181             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a10~portb_datain_reg0 ; 0.181             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a9~portb_datain_reg0  ; 0.181             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a8~portb_datain_reg0  ; 0.181             ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]  ; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ram_block3a1~portb_address_reg0 ; 0.173             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a15~portb_datain_reg0 ; 0.171             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a14~portb_datain_reg0 ; 0.171             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a13~portb_datain_reg0 ; 0.171             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a12~portb_datain_reg0 ; 0.171             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a1~portb_datain_reg0  ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[27] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a27~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[26] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a26~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[25] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a25~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a24~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[19] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a19~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a18~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a17~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a16~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a3~portb_datain_reg0  ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18] ; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ram_block3a18~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16] ; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ram_block3a16~portb_datain_reg0 ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]  ; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ram_block3a9~portb_datain_reg0  ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]  ; EV19_SoC:inst|EV19_SoC_ROM:rom|altsyncram:the_altsyncram|altsyncram_b8j1:auto_generated|altsyncram_tnd2:altsyncram1|ram_block3a8~portb_datain_reg0  ; 0.112             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a31~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[30] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a30~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[29] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a29~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[28] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a28~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[23] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a23~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a22~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[21] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a21~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[20] ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a20~portb_datain_reg0 ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a7~portb_datain_reg0  ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a6~portb_datain_reg0  ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a5~portb_datain_reg0  ; 0.102             ;
; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]  ; EV19_SoC:inst|EV19_SoC_RAM:ram|altsyncram:the_altsyncram|altsyncram_l6j1:auto_generated|altsyncram_7md2:altsyncram1|ram_block3a4~portb_datain_reg0  ; 0.102             ;
+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 37 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "EV19_RISCV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|pll7" as Cyclone IV E PLL type File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[0] port File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[1] port File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[2] port File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 150
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 42 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_nsj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/tobias/desktop/13 - ev19_riscv (integrado en platform designer)/db/ip/ev19_soc/submodules/altera_reset_controller.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register EV19_SoC:inst|EV19_SoC_SDRAM:sdram|m_addr[8] is being clocked by CLOCK_50
Warning (332060): Node: EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|DePipelineReg:b2v_DeEx|MemSize_EX[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ByteEnableBlock:b2v_ByteEnableBlock|byteEnable[3] is being clocked by EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|DePipelineReg:b2v_DeEx|MemSize_EX[0]
Warning (332060): Node: EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|FePipelineReg:b2v_inst20|instruction_DE[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|instDecoder:b2v_DecodeInst|csIndex[0] is being clocked by EV19_SoC:inst|Core:ev19_core_0|Fetch:b2v_Fetch|FePipelineReg:b2v_inst20|instruction_DE[0]
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4) File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[1] (placed in counter C2 of PLL_4) File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|wire_pll7_clk[2] (placed in counter C1 of PLL_4) File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux32~0  File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node EV19_SoC:inst|Core:ev19_core_0|Decode:b2v_Decode|instDecoder:b2v_DecodeInst|Mux8~2  File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Decode/InstDecoder.vhd Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux25~0  File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux25~1 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux26~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux27~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux28~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux29~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux30~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux31~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
        Info (176357): Destination node EV19_SoC:inst|Core:ev19_core_0|Execute:b2v_Execute|ShiftBlock:b2v_ShiftStoreData|Mux0~0 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Bloques/Execute/ShiftBlock.vhd Line: 49
Info (176353): Automatically promoted node EV19_SoC:inst|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[7] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[6] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[5] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[4] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[3] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[2] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[1] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[0] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_1ab.tdf Line: 73
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|counter_reg_bit[7] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_da7.tdf Line: 74
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_Keyboard:keyboard|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|counter_reg_bit[6] File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/cntr_da7.tdf Line: 74
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node EV19_SoC:inst|EV19_SoC_PLL:pll|prev_reset  File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 283
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EV19_SoC:inst|EV19_SoC_PLL:pll|readdata[0]~2 File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 260
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15064): PLL "EV19_SoC:inst|EV19_SoC_PLL:pll|EV19_SoC_PLL_altpll_qbh2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/db/ip/ev19_soc/submodules/ev19_soc_pll.v Line: 150
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MOUSE_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MOUSE_DATA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_DTR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:16
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:45
Info (11888): Total time spent on timing analysis during the Fitter is 25.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 26 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEYBOARD_CLOCK uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin KEYBOARD_DATA uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9
Info (144001): Generated suppressed messages file C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Output Files/EV19_RISCV.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 114 warnings
    Info: Peak virtual memory: 5414 megabytes
    Info: Processing ended: Tue Jul 02 03:24:19 2019
    Info: Elapsed time: 00:02:58
    Info: Total CPU time (on all processors): 00:04:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Tobias/Desktop/13 - EV19_RISCV (integrado en Platform Designer)/Output Files/EV19_RISCV.fit.smsg.


