TITLE           Decoder: 3-to-8, output-enable
PATTERN         vmh/vmd
REVISION        5.0.0
AUTHOR          Patrick Phung 
COMPANY         Xilinx EPLD
DATE            7/23/93

CHIP            D3_8E  COMPONENT
 
;Inputs
a0 a1 a2 e

;Outputs
d0 d1 d2 d3 d4 d5 d6 d7 

EQUATIONS 

d0  = /a2*/a1*/a0*e
d1  = /a2*/a1* a0*e
d2  = /a2* a1*/a0*e
d3  = /a2* a1* a0*e
d4  =  a2*/a1*/a0*e
d5  =  a2*/a1* a0*e
d6  =  a2* a1*/a0*e
d7  =  a2* a1* a0*e
