---
title: "용어 정리"
tags: [terms, tools]
layout: post
published: false
---

꼭 알아야 하는 것은 아니지만, 모르면 대화를 이해하기 어려운 term들이 너무 많아졌다. 이건 내 지능 문제인 것 같다. 

- Synopsys
   - icc: PnR tool
   - designware: synopsys에서 만들어놓은 ip를 사용할 때 쓰는 s/w
   - verdi: synopsys의 검증 툴
   - vcs (vcs-mx): verilog/vhdl compiler
   - design compiler: logic synthesizer
   - formality:
- Cadence:
  - NC Verilog/VHDL/SystemC/Sim: RTL compiler/simulator
  - virtuoso: full custom layout s/w
  - joules: power관련 s/w
  - incisive
  - innovus
  - 
  
그외의 term:
- eco: engineering change order. chip mask가 다 나온 뒤에 추가적으로 설계 변경을 하는 것을 말한다. 이미 칩 개발이 완료된 후에 문제가 발생해서 설계를 수정해야 하는 경우, metal mask를 덧띄우거나 해서 기존 회로를 변경하는데 흔히 metal change라 불리우는 것도 eco에 해당한다. 
- sign-off: 개발 단계 과정에서 하나의 과정을 끝맺는다는 말. 반도체 개발에서 sign-off은 여러가지 전기적 특성을 전부 고려해서 원하는 대로 응답이 나오는지 아닌지 전부 검증하는 것을 말한다. sign-off tool이라고 하면 이러한 과정을 모두 자동화해놓은 S/W를 의미한다.
- formality:
- gdsii: graphic database system용 database file인데 ii는 version II라고 보면 될 것 같다. 집적회로의 layout을 담고 있는 파일인데 거의 모든 EDA 소프트웨어가 다 지원한다고 보면 된다. 