Partition Merge report for NIOS_NoC
Sun Aug 04 11:04:44 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Rapid Recompile Table of Modified Assignments
  7. Connections to In-System Debugging Instance "auto_signaltap_0"
  8. Partition Merge Partition Pin Processing
  9. Partition Merge Resource Usage Summary
 10. Partition Merge RAM Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Sun Aug 04 11:04:44 2019           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; NIOS_NoC                                        ;
; Top-level Entity Name           ; NoC_QSYS                                        ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; 5,729 / 15,880 ( 36 % )                         ;
; Total registers                 ; 6169                                            ;
; Total pins                      ; 1 / 314 ( < 1 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 658,432 / 2,764,800 ( 24 % )                    ;
; Total DSP Blocks                ; 0 / 84 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 5 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                   ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used        ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Hybrid (Rapid Recompile) ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Hybrid (Rapid Recompile) ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                          ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+-------+
; Partition Name                 ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+-------+
; Top                            ; Engaged                ; 99.95% (14831 / 14839)         ; 98.94% (14682 / 14839)        ;       ;
; sld_hub:auto_hub               ; Engaged                ; 100.00% (773 / 773)            ; 100.00% (773 / 773)           ;       ;
; sld_signaltap:auto_signaltap_0 ; Engaged                ; 100.00% (1086 / 1086)          ; 100.00% (1086 / 1086)         ;       ;
; hard_block:auto_generated_inst ; Engaged                ; 100.00% (25 / 25)              ; 100.00% (25 / 25)             ;       ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+-------+


+-----------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities ;
+------------------------+----------------------------------------+
; Changed Logic Entities ; Number of Changed Nodes                ;
+------------------------+----------------------------------------+
; |NoC_QSYS              ; 16                                     ;
+------------------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Modified Assignments                                             ;
+------------------------------------------+------------------------------+----------------+----------------+
; Modified Assignments                     ; Target                       ; Previous Value ; Current Value  ;
+------------------------------------------+------------------------------+----------------+----------------+
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[0] ; --             ; acq_data_in[0] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[1] ; --             ; acq_data_in[1] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[2] ; --             ; acq_data_in[2] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[3] ; --             ; acq_data_in[3] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[4] ; --             ; acq_data_in[4] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[5] ; --             ; acq_data_in[5] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[6] ; --             ; acq_data_in[6] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpData[7] ; --             ; acq_data_in[7] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpEn      ; --             ; acq_data_in[8] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpReady   ; --             ; acq_data_in[9] ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; --             ; crc[4]         ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; --             ; crc[5]         ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; --             ; crc[7]         ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; --             ; crc[0]         ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; --             ; crc[1]         ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; --             ; crc[11]        ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; --             ; crc[13]        ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; --             ; crc[14]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpEn      ; acq_data_in[0] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE00_OutpReady   ; acq_data_in[1] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[0] ; acq_data_in[2] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[1] ; acq_data_in[3] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[2] ; acq_data_in[4] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[3] ; acq_data_in[5] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[4] ; acq_data_in[6] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[5] ; acq_data_in[7] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[6] ; acq_data_in[8] ; --             ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT          ; wrapper:noc|PE10_OutpData[7] ; acq_data_in[9] ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; crc[0]         ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; crc[1]         ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; crc[11]        ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; crc[13]        ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|gnd         ; crc[14]        ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; crc[4]         ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; crc[5]         ; --             ;
; POST_FIT_CONNECT_TO_SLD_NODE_ENTITY_PORT ; auto_signaltap_0|vcc         ; crc[7]         ; --             ;
+------------------------------------------+------------------------------+----------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                            ;
+------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                         ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                               ; Details ;
+------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------+---------+
; clk_clk                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; clk_clk~input                                                                                                                   ; N/A     ;
; wrapper:noc|PE00_OutpData[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[0] ; N/A     ;
; wrapper:noc|PE00_OutpData[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[1] ; N/A     ;
; wrapper:noc|PE00_OutpData[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[2] ; N/A     ;
; wrapper:noc|PE00_OutpData[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[3] ; N/A     ;
; wrapper:noc|PE00_OutpData[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[4] ; N/A     ;
; wrapper:noc|PE00_OutpData[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[5] ; N/A     ;
; wrapper:noc|PE00_OutpData[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[6] ; N/A     ;
; wrapper:noc|PE00_OutpData[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|out_data[7] ; N/A     ;
; wrapper:noc|PE00_OutpEn      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_channel_adapter_0:channel_adapter_0|out_valid~1         ; N/A     ;
; wrapper:noc|PE00_OutpEn      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_channel_adapter_0:channel_adapter_0|out_valid~1         ; N/A     ;
; wrapper:noc|PE00_OutpReady   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; wrapper:noc|NOC:n1|Node:m00|Router:n1|DeMux:\rg3:4:r5|InpReady[0]~2                                                             ; N/A     ;
; wrapper:noc|PE00_OutpReady   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; wrapper:noc|NOC:n1|Node:m00|Router:n1|DeMux:\rg3:4:r5|InpReady[0]~2                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|gnd         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
; auto_signaltap_0|vcc         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                             ; N/A     ;
+------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+------------------+---------------------------------------------+
; Name                                                                                                                                                                                    ; Partition ; Type          ; Location         ; Status                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+------------------+---------------------------------------------+
; altera_reserved_tck                                                                                                                                                                     ; Top       ; Input Port    ; n/a              ;                                             ;
;     -- altera_reserved_tck                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced         ; Synthesized                                 ;
;     -- altera_reserved_tck~input                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced         ; Synthesized                                 ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; altera_reserved_tdi                                                                                                                                                                     ; Top       ; Input Port    ; n/a              ;                                             ;
;     -- altera_reserved_tdi                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced         ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced         ; Synthesized                                 ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; altera_reserved_tdo                                                                                                                                                                     ; Top       ; Output Port   ; n/a              ;                                             ;
;     -- altera_reserved_tdo                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced         ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced         ; Synthesized                                 ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; altera_reserved_tms                                                                                                                                                                     ; Top       ; Input Port    ; n/a              ;                                             ;
;     -- altera_reserved_tms                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced         ; Synthesized                                 ;
;     -- altera_reserved_tms~input                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced         ; Synthesized                                 ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; clk_clk                                                                                                                                                                                 ; Top       ; Input Port    ; n/a              ;                                             ;
;     -- clk_clk                                                                                                                                                                          ; Top       ; Input Pad     ; IOPAD_X15_Y0_N0  ; Preserved from Post-Fit or Imported Netlist ;
;     -- clk_clk~input                                                                                                                                                                    ; Top       ; Input Buffer  ; IOIBUF_X15_Y0_N1 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                                   ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                                    ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                                       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                                       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.jtag_uart_0_NoC_QSYS_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                                       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_00_cpu_the_NoC_QSYS_nios2_00_cpu_nios2_oci_the_NoC_QSYS_nios2_00_cpu_debug_slave_wrapper_NoC_QSYS_nios2_00_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_01_cpu_the_NoC_QSYS_nios2_01_cpu_nios2_oci_the_NoC_QSYS_nios2_01_cpu_debug_slave_wrapper_NoC_QSYS_nios2_01_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_10_cpu_the_NoC_QSYS_nios2_10_cpu_nios2_oci_the_NoC_QSYS_nios2_10_cpu_debug_slave_wrapper_NoC_QSYS_nios2_10_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; jtag.bp.nios2_11_cpu_the_NoC_QSYS_nios2_11_cpu_nios2_oci_the_NoC_QSYS_nios2_11_cpu_debug_slave_wrapper_NoC_QSYS_nios2_11_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_0_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_1_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_2_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_3_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_4_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_5_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_6_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpData_7_                                                                                                                                                         ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpEn                                                                                                                                                              ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
; pre_syn.bp.noc_PE00_OutpReady                                                                                                                                                           ; Top       ; Output Port   ; n/a              ;                                             ;
;                                                                                                                                                                                         ;           ;               ;                  ;                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+------------------+---------------------------------------------+


+--------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                             ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Estimate of Logic utilization (ALMs needed) ; 6429                 ;
;                                             ;                      ;
; Combinational ALUT usage for logic          ; 8612                 ;
;     -- 7 input functions                    ; 84                   ;
;     -- 6 input functions                    ; 1490                 ;
;     -- 5 input functions                    ; 1758                 ;
;     -- 4 input functions                    ; 1492                 ;
;     -- <=3 input functions                  ; 3788                 ;
;                                             ;                      ;
; Dedicated logic registers                   ; 6169                 ;
;                                             ;                      ;
; I/O pins                                    ; 1                    ;
; Total MLAB memory bits                      ; 0                    ;
; Total block memory bits                     ; 658432               ;
;                                             ;                      ;
; Total DSP Blocks                            ; 0                    ;
;                                             ;                      ;
; Maximum fan-out node                        ; clk_clk~inputCLKENA0 ;
; Maximum fan-out                             ; 5471                 ;
; Total fan-out                               ; 59901                ;
; Average fan-out                             ; 3.75                 ;
+---------------------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------+
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter_001|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|NoC_QSYS_avalon_st_adapter_data_format_adapter_0_state_ram:state_ram|altsyncram:mem_rtl_0|altsyncram_e3n1:auto_generated|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter_001|NoC_QSYS_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo:NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_uvm1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; 8            ; 40           ; 8            ; 40           ; 320    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter_002|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|NoC_QSYS_avalon_st_adapter_data_format_adapter_0_state_ram:state_ram|altsyncram:mem_rtl_0|altsyncram_e3n1:auto_generated|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter_002|NoC_QSYS_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo:NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_uvm1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; 8            ; 40           ; 8            ; 40           ; 320    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter_003|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|NoC_QSYS_avalon_st_adapter_data_format_adapter_0_state_ram:state_ram|altsyncram:mem_rtl_0|altsyncram_e3n1:auto_generated|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter_003|NoC_QSYS_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo:NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_uvm1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; 8            ; 40           ; 8            ; 40           ; 320    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|NoC_QSYS_avalon_st_adapter_data_format_adapter_0_state_ram:state_ram|altsyncram:mem_rtl_0|altsyncram_e3n1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; None                     ;
; NoC_QSYS_avalon_st_adapter:avalon_st_adapter|NoC_QSYS_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo:NoC_QSYS_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_uvm1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; 8            ; 40           ; 8            ; 40           ; 320    ; None                     ;
; NoC_QSYS_data_mem_00:data_mem_00|altsyncram:the_altsyncram|altsyncram_stm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; NoC_QSYS_data_mem_00.hex ;
; NoC_QSYS_data_mem_01:data_mem_01|altsyncram:the_altsyncram|altsyncram_ttm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; NoC_QSYS_data_mem_01.hex ;
; NoC_QSYS_data_mem_10:data_mem_10|altsyncram:the_altsyncram|altsyncram_utm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; NoC_QSYS_data_mem_10.hex ;
; NoC_QSYS_data_mem_11:data_mem_11|altsyncram:the_altsyncram|altsyncram_3um1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; NoC_QSYS_data_mem_11.hex ;
; NoC_QSYS_fifo_sink_00:fifo_sink_00|NoC_QSYS_fifo_sink_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_sink_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_00|NoC_QSYS_fifo_sink_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_01|NoC_QSYS_fifo_sink_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_sink_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_01|NoC_QSYS_fifo_sink_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_10|NoC_QSYS_fifo_sink_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_sink_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_10|NoC_QSYS_fifo_sink_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_11|NoC_QSYS_fifo_sink_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_sink_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_sink_00:fifo_sink_11|NoC_QSYS_fifo_sink_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_00|NoC_QSYS_fifo_source_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_source_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_00|NoC_QSYS_fifo_source_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_01|NoC_QSYS_fifo_source_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_source_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_01|NoC_QSYS_fifo_source_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_10|NoC_QSYS_fifo_source_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_source_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_10|NoC_QSYS_fifo_source_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_11|NoC_QSYS_fifo_source_00_scfifo_with_controls:the_scfifo_with_controls|NoC_QSYS_fifo_source_00_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_42a1:auto_generated|a_dpfifo_b8a1:dpfifo|altsyncram_iqs1:FIFOram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                     ;
; NoC_QSYS_fifo_source_00:fifo_source_11|NoC_QSYS_fifo_source_00_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_se81:auto_generated|a_dpfifo_3l81:dpfifo|altsyncram_mqs1:FIFOram|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None                     ;
; NoC_QSYS_jtag_uart_0:jtag_uart_0|NoC_QSYS_jtag_uart_0_scfifo_r:the_NoC_QSYS_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                     ;
; NoC_QSYS_jtag_uart_0:jtag_uart_0|NoC_QSYS_jtag_uart_0_scfifo_w:the_NoC_QSYS_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                     ;
; NoC_QSYS_nios2_00:nios2_00|NoC_QSYS_nios2_00_cpu:cpu|NoC_QSYS_nios2_00_cpu_nios2_oci:the_NoC_QSYS_nios2_00_cpu_nios2_oci|NoC_QSYS_nios2_00_cpu_nios2_ocimem:the_NoC_QSYS_nios2_00_cpu_nios2_ocimem|NoC_QSYS_nios2_00_cpu_ociram_sp_ram_module:NoC_QSYS_nios2_00_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                     ;
; NoC_QSYS_nios2_00:nios2_00|NoC_QSYS_nios2_00_cpu:cpu|NoC_QSYS_nios2_00_cpu_register_bank_a_module:NoC_QSYS_nios2_00_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_00:nios2_00|NoC_QSYS_nios2_00_cpu:cpu|NoC_QSYS_nios2_00_cpu_register_bank_b_module:NoC_QSYS_nios2_00_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_01:nios2_01|NoC_QSYS_nios2_01_cpu:cpu|NoC_QSYS_nios2_01_cpu_nios2_oci:the_NoC_QSYS_nios2_01_cpu_nios2_oci|NoC_QSYS_nios2_01_cpu_nios2_ocimem:the_NoC_QSYS_nios2_01_cpu_nios2_ocimem|NoC_QSYS_nios2_01_cpu_ociram_sp_ram_module:NoC_QSYS_nios2_01_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                     ;
; NoC_QSYS_nios2_01:nios2_01|NoC_QSYS_nios2_01_cpu:cpu|NoC_QSYS_nios2_01_cpu_register_bank_a_module:NoC_QSYS_nios2_01_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_01:nios2_01|NoC_QSYS_nios2_01_cpu:cpu|NoC_QSYS_nios2_01_cpu_register_bank_b_module:NoC_QSYS_nios2_01_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_10:nios2_10|NoC_QSYS_nios2_10_cpu:cpu|NoC_QSYS_nios2_10_cpu_nios2_oci:the_NoC_QSYS_nios2_10_cpu_nios2_oci|NoC_QSYS_nios2_10_cpu_nios2_ocimem:the_NoC_QSYS_nios2_10_cpu_nios2_ocimem|NoC_QSYS_nios2_10_cpu_ociram_sp_ram_module:NoC_QSYS_nios2_10_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                     ;
; NoC_QSYS_nios2_10:nios2_10|NoC_QSYS_nios2_10_cpu:cpu|NoC_QSYS_nios2_10_cpu_register_bank_a_module:NoC_QSYS_nios2_10_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_10:nios2_10|NoC_QSYS_nios2_10_cpu:cpu|NoC_QSYS_nios2_10_cpu_register_bank_b_module:NoC_QSYS_nios2_10_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_11:nios2_11|NoC_QSYS_nios2_11_cpu:cpu|NoC_QSYS_nios2_11_cpu_nios2_oci:the_NoC_QSYS_nios2_11_cpu_nios2_oci|NoC_QSYS_nios2_11_cpu_nios2_ocimem:the_NoC_QSYS_nios2_11_cpu_nios2_ocimem|NoC_QSYS_nios2_11_cpu_ociram_sp_ram_module:NoC_QSYS_nios2_11_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                     ;
; NoC_QSYS_nios2_11:nios2_11|NoC_QSYS_nios2_11_cpu:cpu|NoC_QSYS_nios2_11_cpu_register_bank_a_module:NoC_QSYS_nios2_11_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; NoC_QSYS_nios2_11:nios2_11|NoC_QSYS_nios2_11_cpu:cpu|NoC_QSYS_nios2_11_cpu_register_bank_b_module:NoC_QSYS_nios2_11_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_kh84:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; 8192         ; 10           ; 8192         ; 10           ; 81920  ; None                     ;
; wrapper:noc|NOC:n1|Node:m00|Router:n1|AddressExt:\rg1:0:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m00|Router:n1|AddressExt:\rg1:1:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m00|Router:n1|AddressExt:\rg1:2:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m00|Router:n1|AddressExt:\rg1:3:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m00|Router:n1|AddressExt:\rg1:4:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m01|Router:n1|AddressExt:\rg1:0:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m01|Router:n1|AddressExt:\rg1:1:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m01|Router:n1|AddressExt:\rg1:2:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m01|Router:n1|AddressExt:\rg1:3:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m01|Router:n1|AddressExt:\rg1:4:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m10|Router:n1|AddressExt:\rg1:0:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m10|Router:n1|AddressExt:\rg1:1:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m10|Router:n1|AddressExt:\rg1:2:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m10|Router:n1|AddressExt:\rg1:3:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m10|Router:n1|AddressExt:\rg1:4:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m11|Router:n1|AddressExt:\rg1:0:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m11|Router:n1|AddressExt:\rg1:1:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m11|Router:n1|AddressExt:\rg1:2:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m11|Router:n1|AddressExt:\rg1:3:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
; wrapper:noc|NOC:n1|Node:m11|Router:n1|AddressExt:\rg1:4:r1|FIFO:c1|altsyncram:Mem_rtl_0|altsyncram_2qp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64     ; None                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Sun Aug 04 11:04:19 2019
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off NIOS_NoC -c NIOS_NoC --merge=on --recompile=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "Top"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_hub:auto_hub"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 45 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 12139 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 4 input pins
    Info (21059): Implemented 1 output pins
    Info (21061): Implemented 11994 logic cells
    Info (21064): Implemented 136 RAM segments
Warning (20013): Ignored 1 assignments for entity "altsyncram_4h84" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_4h84 -tag quartusii was ignored
Warning (20013): Ignored 1 assignments for entity "altsyncram_gb84" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_gb84 -tag quartusii was ignored
Warning (20013): Ignored 1 assignments for entity "altsyncram_mh84" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_mh84 -tag quartusii was ignored
Warning (20013): Ignored 1 assignments for entity "altsyncram_oh84" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_oh84 -tag quartusii was ignored
Info: Quartus Prime Partition Merge was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5291 megabytes
    Info: Processing ended: Sun Aug 04 11:04:45 2019
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:26


