//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-22781540
// Cuda compilation tools, release 9.0, V9.0.176
// Based on LLVM 3.4svn
//

.version 6.0
.target sm_30
.address_size 64

	// .globl	_Z9gpustrcmpPKcS0_

.visible .func  (.param .b32 func_retval0) _Z9gpustrcmpPKcS0_(
	.param .b64 _Z9gpustrcmpPKcS0__param_0,
	.param .b64 _Z9gpustrcmpPKcS0__param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 0;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	_Z7gpuexiti
.visible .func _Z7gpuexiti(
	.param .b32 _Z7gpuexiti_param_0
)
{



	ret;
}

	// .globl	_Z9gpustrlenPKc
.visible .func  (.param .b64 func_retval0) _Z9gpustrlenPKc(
	.param .b64 _Z9gpustrlenPKc_param_0
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z10gpustrncmpPKcS0_y
.visible .func  (.param .b32 func_retval0) _Z10gpustrncmpPKcS0_y(
	.param .b64 _Z10gpustrncmpPKcS0_y_param_0,
	.param .b64 _Z10gpustrncmpPKcS0_y_param_1,
	.param .b64 _Z10gpustrncmpPKcS0_y_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 0;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	_Z9gpumemcmpPKvS0_y
.visible .func  (.param .b32 func_retval0) _Z9gpumemcmpPKvS0_y(
	.param .b64 _Z9gpumemcmpPKvS0_y_param_0,
	.param .b64 _Z9gpumemcmpPKvS0_y_param_1,
	.param .b64 _Z9gpumemcmpPKvS0_y_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 0;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	_Z9gpumemcpyPvPKvy
.visible .func  (.param .b64 func_retval0) _Z9gpumemcpyPvPKvy(
	.param .b64 _Z9gpumemcpyPvPKvy_param_0,
	.param .b64 _Z9gpumemcpyPvPKvy_param_1,
	.param .b64 _Z9gpumemcpyPvPKvy_param_2
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z10gpusprintfPcPKcz
.visible .func  (.param .b32 func_retval0) _Z10gpusprintfPcPKcz(
	.param .b64 _Z10gpusprintfPcPKcz_param_0,
	.param .b64 _Z10gpusprintfPcPKcz_param_1,
	.param .align 8 .b8 %VAParam[]
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 0;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	_Z9gpustrchrPci
.visible .func  (.param .b64 func_retval0) _Z9gpustrchrPci(
	.param .b64 _Z9gpustrchrPci_param_0,
	.param .b32 _Z9gpustrchrPci_param_1
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z10gpureallocPvy
.visible .func  (.param .b64 func_retval0) _Z10gpureallocPvy(
	.param .b64 _Z10gpureallocPvy_param_0,
	.param .b64 _Z10gpureallocPvy_param_1
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z9gpumallocy
.visible .func  (.param .b64 func_retval0) _Z9gpumallocy(
	.param .b64 _Z9gpumallocy_param_0
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z9gpustrcatPcPKc
.visible .func  (.param .b64 func_retval0) _Z9gpustrcatPcPKc(
	.param .b64 _Z9gpustrcatPcPKc_param_0,
	.param .b64 _Z9gpustrcatPcPKc_param_1
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z9gpumemsetPviy
.visible .func  (.param .b64 func_retval0) _Z9gpumemsetPviy(
	.param .b64 _Z9gpumemsetPviy_param_0,
	.param .b32 _Z9gpumemsetPviy_param_1,
	.param .b64 _Z9gpumemsetPviy_param_2
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z9gpustrcpyPcPKc
.visible .func  (.param .b64 func_retval0) _Z9gpustrcpyPcPKc(
	.param .b64 _Z9gpustrcpyPcPKc_param_0,
	.param .b64 _Z9gpustrcpyPcPKc_param_1
)
{
	.reg .b64 	%rd<2>;


	mov.u64 	%rd1, 0;
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}


