# Clase N° 2

************************************************************************
## Conclusiones

¿Cuándo usar **Volatile**?
 - Interrupciones.
 - Driver que leen GPIO que cambian aleatoriamente.

************************************************************************

## BIBLIOGRAFIA

Manual con el set de instrucciones: ARMv7-M Architecture Reference Manual
Leerlo y ver si hay alguna duda.

Libro de Joseph Yiu.

*************************************************************************
### Thumb

Cortex tiene 16 registros. Hay 4 registros de 16 bits (que se direccionarán con 2 bits en el opcode).
Una instrucción de 32 bits tiene más posibilidades en su opcode, por ejemplo, usar una porción para valores inmediatos, más operandos. 
Con 16 bits se acotan las posibilidades a nivel complejidad.

*************************************************************************

### RISC (Reduced Instruction Set Computers)
Conjunto de instrucciones más simples.

### CISC
Conjunto de instrucciones más complejas.
Suelen ejecutarse en más de un ciclo de reloj.
Mayor densidad de código ya que permite que codeando menos instrucciones, se realicen muchas más operaciones.

**************************************************************************

## Cortex M3/M4
- RISC.
- Arquitectura de 32 bits.
	- Registros de 32 bits.
		Van a misma velocidad de clock que el micro.
	- Buses de 32 bits.
	- Data path 32 bits.
	- Es capaz de manejar 8 / 16 bits de manera eficiente. 
		Se podría romper con la alineación al no leer palabras enteras.
		En algunos procesadores, el acceso de forma no alineada produce una penalidad o, directamente, no está soportado.
- Arquitectura Harvard.
- Pipeline de tres etapas (fetch, decode, execute) para ejecutar instrucciones.
	Cuando el pipeline ya se encuentra en régimen (a partir de la 3era instrucción, cuando se llena) vamos a tener una intrucción ejecutada por ciclo de reloj.
	Un salto condicional vacía el pipeline. Es necesario volver a entrar en régimen y vamos a tener la latencia inicial hasta que se llene el pipeline.

## Arquitectura load/store
- Las instrucciones operan solo con registros.
- Para operar los datos, primero hay que bajarlos de la memoria a registros.
- Únicas instrucciones que permiten trabajar con memoria son LOAD y STORE.

### Compilador
- Se le puede pasar para que el programa sea más rápido o más chico en tamaño. El compilador va a optimizar de alguna forma el código.
- Por ejemplo:
	gcc -o0 
	gcc -o1
	gcc -o2
	s -> le da importancia al tamaño. No resuelve las funciones inline por ejemplo.


### Keyword Volatile
- Cuando sucede una interrupción, el compilador del programa, no sabe que una variable se puede modificar ya que es una ejecución anormal del programa (interrupción del flujo de ejecución).
	Se coloca VOLATILE, entonces, para que no se optimice esa variable cuando el compilador analiza el programa según el flujo normal sin tener en cuenta cambios por factores externos.

## Memory map
- APB y HB - buses

## Controlador de interrupciones - NVIC (Nested vectored interrupt controller)
- Anidado: para cuando sucede una interrupción cuando se está tratando una interrupción previa

## SO embebidos
### Systick
	Es una interrupción que se produce por tiempo.
	Se ejecuta en modo handler.
	En el controlador del Systick se ejecuta el scheduler del SO.
### Banked stack pointers (MSP, PSP)
### Niveles de privilegio

## Modos de operación
- Modo thread
	- Modo privilegiado de acceso.
	- Modo no privilegiado de acceso.
		Para volver al modo privilegiado, hay que hacer una interrupción por software para ir a modo Handler y cambiar el modo desde ahí.
- Modo handler
	- Es siempre privilegiado
	- Las interrupciones (excepción) se ejecutan en modo handler.
	- Se tiene acceso a todo.


