### CryptoCore-SD192: IP Core de Criptografia em Verilog



## ğŸ“Œ Sobre o Projeto

Este repositÃ³rio contÃ©m o desenvolvimento de um IP Core voltado para criptografia em hardware, desenvolvido para a disciplina \*\*SD192 â€“ Trabalho Orientado I\*\* da EspecializaÃ§Ã£o em MicroeletrÃ´nica (Front-End Digital).



O objetivo Ã© projetar um mÃ³dulo eficiente, modular e parametrizÃ¡vel, seguindo as boas prÃ¡ticas de design RTL para ASICs e FPGAs.



\## ğŸš€ Status do Desenvolvimento

1\. ### [x] DefiniÃ§Ã£o do Escopo e Algoritmo

2\. ### [x] Modelagem da Arquitetura (FSM e Datapath)

3\. ### [x] CodificaÃ§Ã£o RTL (Verilog)

4\. ### [x] VerificaÃ§Ã£o Funcional (Testbench)

5\. ### [ ] DocumentaÃ§Ã£o Final



## ğŸ› ï¸ EspecificaÃ§Ãµes TÃ©cnicas

\* \*\*Linguagem:\*\* Verilog HDL (IEEE 1364-2005)

\* \*\*Algoritmo:\*\* TEA e PRESENT

\* \*\*Interface:\*\* Handshake simples (Ready/Valid) ou Barramento (tipo APB/AXI)

\* \*\*Arquitetura:\*\* FSM + Datapath com suporte a ECD



## ğŸ“‚ Como Contribuir

1\. Realize o \*\*Fork\*\* do projeto.

2\. Crie uma \*\*Branch\*\* para sua feature (`git checkout -b feature/nome-da-feature`).

3\. Certifique-se de que o cÃ³digo Verilog segue as regras de linting (indentaÃ§Ã£o de 2 ou 4 espaÃ§os, nomes de sinais claros).

4\. Suba seus arquivos de RTL e o Testbench correspondente.

5\. Abra um \*\*Pull Request\*\* detalhando as alteraÃ§Ãµes e os resultados da simulaÃ§Ã£o.


\## ğŸ“‚ Estrutura de Pastas

1\.   /doc  : DocumentaÃ§Ã£o, diagramas de blocos, especificaÃ§Ãµes do algoritmo e o relatÃ³rio final.

2\.   /rtl : Seus arquivos fonte em Verilog (.v).

3\.  /sim : Arquivos de simulaÃ§Ã£o, incluindo o Testbench e scripts de ferramentas (como Icarus Verilog ou ModelSim).

4\.  /scripts : Scripts de automaÃ§Ã£o (TCL, Python ou Shell).

5\.  /syn : (Opcional para este mÃ³dulo) RelatÃ³rios de sÃ­ntese lÃ³gica..




\## ğŸ“ LicenÃ§a

Este projeto Ã© para fins acadÃªmicos.

