Timing Analyzer report for programador
Fri Aug  9 11:57:38 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'divisor:inst2|clk_int'
 13. Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int'
 14. Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int_2'
 15. Slow 1200mV 85C Model Setup: 'clk'
 16. Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int_2'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int'
 19. Slow 1200mV 85C Model Hold: 'divisor:inst2|clk_int'
 20. Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int_2'
 21. Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int'
 22. Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int'
 23. Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int_2'
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'divisor:inst2|clk_int'
 32. Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int'
 33. Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'divisor:inst2|clk_int'
 38. Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int'
 39. Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'
 40. Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int'
 41. Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int'
 42. Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'divisor:inst2|clk_int'
 50. Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'
 53. Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int'
 56. Fast 1200mV 0C Model Hold: 'divisor:inst2|clk_int'
 57. Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'
 58. Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int'
 59. Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int'
 60. Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths Summary
 75. Clock Status Summary
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. Unconstrained Input Ports
 79. Unconstrained Output Ports
 80. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; programador                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; controlador:inst|clk_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:inst|clk_int }   ;
; controlador:inst|clk_int_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:inst|clk_int_2 } ;
; divisor:inst2|clk_int      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:inst2|clk_int }      ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 245.34 MHz ; 245.34 MHz      ; divisor:inst2|clk_int      ;                                                               ;
; 353.86 MHz ; 353.86 MHz      ; controlador:inst|clk_int_2 ;                                                               ;
; 402.9 MHz  ; 402.9 MHz       ; controlador:inst|clk_int   ;                                                               ;
; 463.61 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; divisor:inst2|clk_int      ; -3.076 ; -14.854       ;
; controlador:inst|clk_int   ; -2.305 ; -26.163       ;
; controlador:inst|clk_int_2 ; -1.826 ; -31.108       ;
; clk                        ; -1.338 ; -2.328        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int_2 ; 0.387 ; 0.000         ;
; clk                        ; 0.389 ; 0.000         ;
; controlador:inst|clk_int   ; 0.402 ; 0.000         ;
; divisor:inst2|clk_int      ; 0.402 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -1.321 ; -22.758       ;
; controlador:inst|clk_int   ; -0.928 ; -11.100       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.927 ; 0.000         ;
; controlador:inst|clk_int_2 ; 1.490 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -9.425        ;
; controlador:inst|clk_int   ; -1.285 ; -30.840       ;
; controlador:inst|clk_int_2 ; -1.285 ; -25.700       ;
; divisor:inst2|clk_int      ; -1.285 ; -14.135       ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:inst2|clk_int'                                                                                                                       ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -3.076 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.993      ;
; -3.068 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.985      ;
; -2.837 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.754      ;
; -2.807 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.080     ; 3.725      ;
; -2.805 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.722      ;
; -2.774 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.691      ;
; -2.764 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.681      ;
; -2.624 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.541      ;
; -2.373 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.290      ;
; -2.268 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 3.185      ;
; -1.738 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.655      ;
; -1.724 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.641      ;
; -1.724 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.641      ;
; -1.716 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.633      ;
; -1.716 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.633      ;
; -1.659 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.576      ;
; -1.589 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.506      ;
; -1.463 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.380      ;
; -1.463 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.380      ;
; -1.454 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.371      ;
; -1.454 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.371      ;
; -1.225 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 0.500        ; 2.869      ; 4.824      ;
; -1.200 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 0.500        ; 2.870      ; 4.800      ;
; -1.197 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 2.114      ;
; -0.999 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.916      ;
; -0.999 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.916      ;
; -0.943 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.860      ;
; -0.934 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.080     ; 1.852      ;
; -0.905 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.822      ;
; -0.891 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.808      ;
; -0.884 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.801      ;
; -0.882 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.080     ; 1.800      ;
; -0.815 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.732      ;
; -0.811 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.728      ;
; -0.806 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.723      ;
; -0.769 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 1.000        ; 2.869      ; 4.868      ;
; -0.755 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.672      ;
; -0.737 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.654      ;
; -0.724 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.641      ;
; -0.701 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 1.000        ; 2.870      ; 4.801      ;
; -0.690 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.607      ;
; -0.606 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.080     ; 1.524      ;
; -0.420 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.080     ; 1.338      ;
; -0.352 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.269      ;
; -0.196 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.113      ;
; -0.164 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 1.081      ;
; 0.083  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 0.834      ;
; 0.152  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.081     ; 0.765      ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int'                                                                                                                       ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -2.305 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.187      ;
; -2.305 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.187      ;
; -2.305 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.187      ;
; -2.305 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.187      ;
; -2.305 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.187      ;
; -2.296 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.178      ;
; -2.296 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.178      ;
; -2.296 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.178      ;
; -2.296 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.178      ;
; -2.296 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.178      ;
; -2.251 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.133      ;
; -2.251 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.133      ;
; -2.251 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.133      ;
; -2.251 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.133      ;
; -2.251 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.133      ;
; -2.132 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.014      ;
; -2.132 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.014      ;
; -2.132 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.014      ;
; -2.132 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.014      ;
; -2.132 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.014      ;
; -2.121 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.003      ;
; -2.121 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.003      ;
; -2.121 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.003      ;
; -2.121 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.003      ;
; -2.121 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 3.003      ;
; -2.025 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.907      ;
; -2.025 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.907      ;
; -2.025 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.907      ;
; -2.025 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.907      ;
; -2.025 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.907      ;
; -2.019 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.901      ;
; -2.019 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.901      ;
; -2.019 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.901      ;
; -2.019 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.901      ;
; -2.019 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.901      ;
; -2.005 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.886      ;
; -1.996 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.877      ;
; -1.964 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.845      ;
; -1.856 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.738      ;
; -1.856 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.738      ;
; -1.856 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.738      ;
; -1.856 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.738      ;
; -1.856 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.738      ;
; -1.832 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.713      ;
; -1.825 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.706      ;
; -1.753 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.634      ;
; -1.745 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.626      ;
; -1.744 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.625      ;
; -1.717 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.598      ;
; -1.707 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.588      ;
; -1.699 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.580      ;
; -1.645 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.527      ;
; -1.645 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.527      ;
; -1.645 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.527      ;
; -1.645 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.527      ;
; -1.645 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.527      ;
; -1.599 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.478      ;
; -1.590 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.469      ;
; -1.580 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.461      ;
; -1.548 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.429      ;
; -1.545 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.424      ;
; -1.482 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.081     ; 2.399      ;
; -1.435 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.316      ;
; -1.426 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.305      ;
; -1.394 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.273      ;
; -1.393 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.274      ;
; -1.389 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.307      ;
; -1.389 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.307      ;
; -1.389 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.307      ;
; -1.389 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.307      ;
; -1.389 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.307      ;
; -1.384 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.265      ;
; -1.361 ; controlador:inst|state.idle       ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.242      ;
; -1.339 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.220      ;
; -1.305 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.223      ;
; -1.305 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.223      ;
; -1.305 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.223      ;
; -1.305 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.223      ;
; -1.305 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.223      ;
; -1.303 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.182      ;
; -1.303 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.182      ;
; -1.303 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.182      ;
; -1.281 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 2.160      ;
; -1.262 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.144      ;
; -1.220 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.101      ;
; -1.188 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 2.069      ;
; -1.146 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.028      ;
; -1.125 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.007      ;
; -1.099 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.017      ;
; -1.099 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.017      ;
; -1.099 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 2.017      ;
; -1.075 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 1.956      ;
; -1.009 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 1.891      ;
; -0.952 ; programador:inst1|state.idle      ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.081     ; 1.869      ;
; -0.902 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.116     ; 1.784      ;
; -0.756 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 1.637      ;
; -0.755 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 1.673      ;
; -0.752 ; programador:inst1|state.start_2   ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 1.670      ;
; -0.752 ; programador:inst1|state.start_2   ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 1.670      ;
; -0.752 ; programador:inst1|state.start_2   ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.080     ; 1.670      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.826 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 3.122      ;
; -1.826 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 3.122      ;
; -1.817 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 3.113      ;
; -1.817 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 3.113      ;
; -1.772 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 3.068      ;
; -1.772 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 3.068      ;
; -1.751 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.274      ;
; -1.748 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.271      ;
; -1.748 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.271      ;
; -1.747 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.270      ;
; -1.746 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.269      ;
; -1.746 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.269      ;
; -1.739 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.262      ;
; -1.738 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.261      ;
; -1.737 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.260      ;
; -1.737 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 2.260      ;
; -1.653 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.949      ;
; -1.653 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.949      ;
; -1.626 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.462      ;
; -1.626 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.462      ;
; -1.626 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.462      ;
; -1.621 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.917      ;
; -1.621 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.917      ;
; -1.508 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.804      ;
; -1.508 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.804      ;
; -1.495 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.216      ; 2.709      ;
; -1.495 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.216      ; 2.709      ;
; -1.425 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.948      ;
; -1.422 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.945      ;
; -1.422 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.945      ;
; -1.421 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.944      ;
; -1.420 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.943      ;
; -1.420 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.943      ;
; -1.413 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.249      ;
; -1.413 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.249      ;
; -1.413 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.249      ;
; -1.413 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.936      ;
; -1.412 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.935      ;
; -1.411 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.934      ;
; -1.411 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.475     ; 1.934      ;
; -1.405 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.241      ;
; -1.404 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.700      ;
; -1.404 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.700      ;
; -1.394 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.690      ;
; -1.394 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.690      ;
; -1.342 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.216      ; 2.556      ;
; -1.342 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.216      ; 2.556      ;
; -1.315 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.218      ; 2.531      ;
; -1.315 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.218      ; 2.531      ;
; -1.271 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.107      ;
; -1.233 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.096     ; 2.135      ;
; -1.227 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.062      ;
; -1.225 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.060      ;
; -1.225 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.060      ;
; -1.225 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.060      ;
; -1.225 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.060      ;
; -1.225 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.060      ;
; -1.225 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.060      ;
; -1.224 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.059      ;
; -1.224 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.059      ;
; -1.224 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.059      ;
; -1.224 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 2.059      ;
; -1.212 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 2.048      ;
; -1.145 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.474     ; 1.669      ;
; -1.144 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.474     ; 1.668      ;
; -1.081 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.162     ; 1.917      ;
; -1.045 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.880      ;
; -1.043 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.878      ;
; -1.043 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.878      ;
; -1.043 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.878      ;
; -1.043 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.878      ;
; -1.042 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.877      ;
; -1.042 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.877      ;
; -1.037 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.872      ;
; -1.036 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.871      ;
; -1.036 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.871      ;
; -1.035 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.870      ;
; -0.819 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.474     ; 1.343      ;
; -0.818 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.474     ; 1.342      ;
; -0.692 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.527      ;
; -0.607 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.524      ;
; -0.546 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.463      ;
; -0.540 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.457      ;
; -0.406 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.323      ;
; -0.405 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.322      ;
; -0.401 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.163     ; 1.236      ;
; -0.397 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.315      ;
; -0.373 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.291      ;
; -0.371 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.288      ;
; -0.305 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.222      ;
; -0.280 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.198      ;
; -0.241 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.158      ;
; -0.223 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.140      ;
; -0.219 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.136      ;
; -0.216 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.134      ;
; -0.171 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.088      ;
; -0.171 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.088      ;
; -0.148 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.065      ;
; 0.107  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.811      ;
; 0.137  ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.096     ; 0.765      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.338 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 0.500        ; 2.988      ; 5.046      ;
; -1.157 ; divisor:inst2|enable    ; divisor:inst2|clk_int   ; clk                   ; clk         ; 1.000        ; -0.082     ; 2.073      ;
; -0.776 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 1.000        ; 2.988      ; 4.984      ;
; -0.333 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.513     ; 0.818      ;
; -0.332 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.513     ; 0.817      ;
; -0.325 ; divisor:inst2|cuenta[0] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.513     ; 0.810      ;
; -0.173 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.082     ; 1.089      ;
; -0.168 ; divisor:inst2|cuenta[2] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.082     ; 1.084      ;
; -0.165 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.082     ; 1.081      ;
; -0.010 ; divisor:inst2|cuenta[1] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.082     ; 0.926      ;
; 0.134  ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[0] ; clk                   ; clk         ; 1.000        ; -0.099     ; 0.765      ;
; 0.151  ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.082     ; 0.765      ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.387 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.096      ; 0.669      ;
; 0.392 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.096      ; 0.674      ;
; 0.402 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 0.669      ;
; 0.451 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 0.717      ;
; 0.579 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.474      ; 1.239      ;
; 0.640 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.907      ;
; 0.661 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.928      ;
; 0.678 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.945      ;
; 0.690 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 0.956      ;
; 0.700 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.967      ;
; 0.701 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.968      ;
; 0.733 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.394      ;
; 0.750 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.017      ;
; 0.807 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.074      ;
; 0.834 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.101      ;
; 0.841 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.164      ;
; 0.854 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.121      ;
; 0.890 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.156      ;
; 0.891 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.157      ;
; 0.925 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.192      ;
; 1.010 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.474      ; 1.670      ;
; 1.013 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.279      ;
; 1.031 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.692      ;
; 1.037 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.304      ;
; 1.106 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.429      ;
; 1.149 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.416      ;
; 1.179 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.840      ;
; 1.184 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.845      ;
; 1.248 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.909      ;
; 1.253 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.914      ;
; 1.257 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.918      ;
; 1.262 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 1.923      ;
; 1.358 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.246      ;
; 1.359 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.247      ;
; 1.376 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.699      ;
; 1.379 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 2.040      ;
; 1.384 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.475      ; 2.045      ;
; 1.406 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.474      ; 2.066      ;
; 1.408 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.474      ; 2.068      ;
; 1.411 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.474      ; 2.071      ;
; 1.413 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.474      ; 2.073      ;
; 1.435 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.758      ;
; 1.435 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.758      ;
; 1.435 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.758      ;
; 1.435 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.758      ;
; 1.435 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.758      ;
; 1.435 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.758      ;
; 1.437 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.760      ;
; 1.445 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.768      ;
; 1.445 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.768      ;
; 1.445 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.768      ;
; 1.446 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.769      ;
; 1.493 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.816      ;
; 1.515 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.838      ;
; 1.515 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.838      ;
; 1.516 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.839      ;
; 1.516 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.839      ;
; 1.531 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.854      ;
; 1.531 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.854      ;
; 1.531 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.854      ;
; 1.531 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.854      ;
; 1.531 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.854      ;
; 1.532 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.855      ;
; 1.533 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.856      ;
; 1.562 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.885      ;
; 1.599 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.487      ;
; 1.600 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.488      ;
; 1.675 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 1.998      ;
; 1.679 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.096      ; 1.961      ;
; 1.760 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 2.477      ;
; 1.760 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 2.477      ;
; 1.822 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.710      ;
; 1.823 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.711      ;
; 1.823 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.711      ;
; 1.824 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.712      ;
; 1.831 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 2.549      ;
; 1.831 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 2.549      ;
; 1.840 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.728      ;
; 1.840 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.728      ;
; 1.841 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.729      ;
; 1.841 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.729      ;
; 1.842 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.730      ;
; 1.844 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.298     ; 1.732      ;
; 1.859 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 2.576      ;
; 1.859 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 2.576      ;
; 1.953 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.117      ; 2.276      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                        ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.389 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[0] ; clk                   ; clk         ; 0.000        ; 0.099      ; 0.674      ;
; 0.401 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.551 ; divisor:inst2|cuenta[1] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; 0.082      ; 0.819      ;
; 0.643 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.643 ; divisor:inst2|cuenta[2] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.672 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; 0.082      ; 0.940      ;
; 0.846 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; -0.332     ; 0.700      ;
; 0.847 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; -0.332     ; 0.701      ;
; 0.856 ; divisor:inst2|cuenta[0] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; -0.332     ; 0.710      ;
; 1.064 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 0.000        ; 3.102      ; 4.614      ;
; 1.534 ; divisor:inst2|enable    ; divisor:inst2|clk_int   ; clk                   ; clk         ; 0.000        ; 0.082      ; 1.802      ;
; 1.629 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; -0.500       ; 3.102      ; 4.679      ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.402 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.430 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.696      ;
; 0.438 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.704      ;
; 0.465 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.731      ;
; 0.477 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.161      ; 0.844      ;
; 0.566 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 0.932      ;
; 0.575 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.841      ;
; 0.611 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.877      ;
; 0.618 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.884      ;
; 0.625 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 0.993      ;
; 0.659 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.925      ;
; 0.690 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.956      ;
; 0.704 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.970      ;
; 0.753 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.122      ;
; 0.755 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.123      ;
; 0.764 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.132      ;
; 0.781 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.150      ;
; 0.783 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.152      ;
; 0.785 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.051      ;
; 0.829 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.094      ;
; 0.836 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.102      ;
; 0.841 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.108      ;
; 0.849 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.115      ;
; 0.853 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.120      ;
; 0.865 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.131      ;
; 0.869 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.238      ;
; 0.873 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.139      ;
; 0.876 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.143      ;
; 0.880 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.248      ;
; 0.883 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.251      ;
; 0.883 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.251      ;
; 0.945 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.211      ;
; 0.948 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.083      ; 1.217      ;
; 0.960 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.328      ;
; 1.005 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.270      ;
; 1.013 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.382      ;
; 1.018 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.386      ;
; 1.022 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.391      ;
; 1.031 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.297      ;
; 1.042 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.411      ;
; 1.043 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.412      ;
; 1.044 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.310      ;
; 1.070 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.082      ; 1.338      ;
; 1.081 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.346      ;
; 1.084 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.453      ;
; 1.084 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.453      ;
; 1.145 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.411      ;
; 1.146 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.514      ;
; 1.194 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.460      ;
; 1.198 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.464      ;
; 1.206 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 1.470      ;
; 1.220 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.487      ;
; 1.222 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.488      ;
; 1.278 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.646      ;
; 1.297 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.665      ;
; 1.318 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.687      ;
; 1.320 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.689      ;
; 1.331 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.699      ;
; 1.352 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.721      ;
; 1.376 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.744      ;
; 1.392 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.761      ;
; 1.421 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.687      ;
; 1.421 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.687      ;
; 1.421 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.687      ;
; 1.469 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.838      ;
; 1.490 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.859      ;
; 1.538 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.907      ;
; 1.538 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.907      ;
; 1.542 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.910      ;
; 1.547 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.916      ;
; 1.636 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.005      ;
; 1.640 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 2.008      ;
; 1.663 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.029      ;
; 1.669 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.038      ;
; 1.683 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.052      ;
; 1.696 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 2.064      ;
; 1.698 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.162      ; 2.066      ;
; 1.732 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.098      ;
; 1.741 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.107      ;
; 1.760 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.126      ;
; 1.760 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.126      ;
; 1.760 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.126      ;
; 1.810 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.179      ;
; 1.863 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 2.229      ;
; 1.867 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.134      ;
; 1.867 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.134      ;
; 1.867 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.134      ;
; 1.867 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.134      ;
; 1.867 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.134      ;
; 1.879 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.248      ;
; 1.888 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.257      ;
; 1.890 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.159      ; 2.255      ;
; 1.891 ; programador:inst1|state.idle      ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.158      ;
; 1.891 ; programador:inst1|state.idle      ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.158      ;
; 1.891 ; programador:inst1|state.idle      ; programador:inst1|data[2]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 2.158      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:inst2|clk_int'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; 0.402 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.443 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.710      ;
; 0.645 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.912      ;
; 0.669 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 0.936      ;
; 0.783 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.050      ;
; 0.797 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.064      ;
; 0.856 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.082      ; 1.124      ;
; 0.951 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.218      ;
; 0.970 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.237      ;
; 0.981 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 0.000        ; 3.010      ; 4.429      ;
; 0.997 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.264      ;
; 1.013 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.280      ;
; 1.015 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.282      ;
; 1.077 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.344      ;
; 1.078 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 0.000        ; 3.009      ; 4.525      ;
; 1.097 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.082      ; 1.365      ;
; 1.114 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.381      ;
; 1.119 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.082      ; 1.387      ;
; 1.129 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.082      ; 1.397      ;
; 1.167 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.434      ;
; 1.202 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.469      ;
; 1.219 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.486      ;
; 1.284 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.551      ;
; 1.296 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.563      ;
; 1.321 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.588      ;
; 1.352 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.619      ;
; 1.379 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.646      ;
; 1.379 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.646      ;
; 1.446 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; -0.500       ; 3.010      ; 4.394      ;
; 1.447 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.714      ;
; 1.466 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.733      ;
; 1.466 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.733      ;
; 1.484 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.751      ;
; 1.571 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; -0.500       ; 3.009      ; 4.518      ;
; 1.587 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.854      ;
; 1.639 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.906      ;
; 1.696 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 1.963      ;
; 2.516 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 2.783      ;
; 2.517 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 2.784      ;
; 2.570 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 2.837      ;
; 2.630 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 2.897      ;
; 2.751 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 3.018      ;
; 2.822 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 3.089      ;
; 2.849 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 3.116      ;
; 2.867 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 3.134      ;
; 2.887 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.081      ; 3.154      ;
; 2.971 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.082      ; 3.239      ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                             ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.321 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.161     ; 2.158      ;
; -1.117 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.160     ; 1.955      ;
; -1.117 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.160     ; 1.955      ;
; -1.117 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.160     ; 1.955      ;
; -1.117 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.160     ; 1.955      ;
; -1.117 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.160     ; 1.955      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int'                                                                                                                ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.928 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 1.809      ;
; -0.928 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 1.809      ;
; -0.928 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.117     ; 1.809      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.737 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.119     ; 1.616      ;
; -0.561 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.118     ; 1.441      ;
; -0.561 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.118     ; 1.441      ;
; -0.561 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.118     ; 1.441      ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.927 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.161      ; 1.294      ;
; 0.927 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.161      ; 1.294      ;
; 0.927 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.161      ; 1.294      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.116 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.160      ; 1.482      ;
; 1.320 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.689      ;
; 1.320 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.689      ;
; 1.320 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.689      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int_2'                                                                                                             ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.490 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 1.814      ;
; 1.490 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 1.814      ;
; 1.490 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 1.814      ;
; 1.490 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 1.814      ;
; 1.490 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 1.814      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
; 1.697 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.118      ; 2.021      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 267.95 MHz ; 267.95 MHz      ; divisor:inst2|clk_int      ;                                                               ;
; 385.8 MHz  ; 385.8 MHz       ; controlador:inst|clk_int_2 ;                                                               ;
; 441.7 MHz  ; 437.64 MHz      ; controlador:inst|clk_int   ; limit due to minimum period restriction (tmin)                ;
; 501.25 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; divisor:inst2|clk_int      ; -2.732 ; -12.538       ;
; controlador:inst|clk_int   ; -2.009 ; -21.895       ;
; controlador:inst|clk_int_2 ; -1.592 ; -26.280       ;
; clk                        ; -1.110 ; -1.728        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int_2 ; 0.340 ; 0.000         ;
; clk                        ; 0.348 ; 0.000         ;
; divisor:inst2|clk_int      ; 0.353 ; 0.000         ;
; controlador:inst|clk_int   ; 0.354 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -1.092 ; -18.741       ;
; controlador:inst|clk_int   ; -0.762 ; -8.514        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.837 ; 0.000         ;
; controlador:inst|clk_int_2 ; 1.369 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -9.425        ;
; controlador:inst|clk_int   ; -1.285 ; -30.840       ;
; controlador:inst|clk_int_2 ; -1.285 ; -25.700       ;
; divisor:inst2|clk_int      ; -1.285 ; -14.135       ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:inst2|clk_int'                                                                                                                        ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -2.732 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 3.659      ;
; -2.699 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 3.626      ;
; -2.500 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 3.427      ;
; -2.494 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 3.421      ;
; -2.483 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 3.409      ;
; -2.482 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 3.409      ;
; -2.465 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 3.391      ;
; -2.346 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 3.272      ;
; -2.077 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 3.004      ;
; -2.019 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 2.945      ;
; -1.482 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.409      ;
; -1.460 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.387      ;
; -1.460 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.387      ;
; -1.436 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.363      ;
; -1.436 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.363      ;
; -1.384 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.311      ;
; -1.351 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.278      ;
; -1.222 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.149      ;
; -1.222 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.149      ;
; -1.195 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.122      ;
; -1.195 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 2.122      ;
; -1.099 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 0.500        ; 2.585      ; 4.396      ;
; -1.087 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 0.500        ; 2.585      ; 4.384      ;
; -0.977 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.904      ;
; -0.790 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.717      ;
; -0.790 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.717      ;
; -0.745 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 1.000        ; 2.585      ; 4.542      ;
; -0.739 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.666      ;
; -0.737 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.664      ;
; -0.724 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.650      ;
; -0.702 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.628      ;
; -0.688 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.615      ;
; -0.683 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.610      ;
; -0.674 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 1.000        ; 2.585      ; 4.471      ;
; -0.623 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.549      ;
; -0.622 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.549      ;
; -0.617 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.543      ;
; -0.587 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.513      ;
; -0.567 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.494      ;
; -0.547 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.474      ;
; -0.514 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.440      ;
; -0.477 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.404      ;
; -0.268 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.195      ;
; -0.212 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 1.139      ;
; -0.078 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 1.004      ;
; -0.043 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 0.969      ;
; 0.170  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 0.756      ;
; 0.243  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.244  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.072     ; 0.683      ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -2.009 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.908      ;
; -2.009 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.908      ;
; -2.009 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.908      ;
; -2.009 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.908      ;
; -2.009 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.908      ;
; -2.004 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.903      ;
; -2.004 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.903      ;
; -2.004 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.903      ;
; -2.004 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.903      ;
; -2.004 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.903      ;
; -1.967 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.867      ;
; -1.967 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.867      ;
; -1.967 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.867      ;
; -1.967 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.867      ;
; -1.967 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.867      ;
; -1.877 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.777      ;
; -1.877 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.777      ;
; -1.877 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.777      ;
; -1.877 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.777      ;
; -1.877 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.777      ;
; -1.855 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.755      ;
; -1.855 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.755      ;
; -1.855 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.755      ;
; -1.855 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.755      ;
; -1.855 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.755      ;
; -1.790 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.690      ;
; -1.790 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.690      ;
; -1.790 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.690      ;
; -1.790 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.690      ;
; -1.790 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.690      ;
; -1.783 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.683      ;
; -1.783 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.683      ;
; -1.783 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.683      ;
; -1.783 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.683      ;
; -1.783 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.683      ;
; -1.761 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.660      ;
; -1.761 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.660      ;
; -1.743 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.643      ;
; -1.634 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.533      ;
; -1.634 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.533      ;
; -1.634 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.533      ;
; -1.634 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.533      ;
; -1.634 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.533      ;
; -1.633 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.533      ;
; -1.617 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.517      ;
; -1.560 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.460      ;
; -1.524 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.423      ;
; -1.519 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.418      ;
; -1.482 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.382      ;
; -1.471 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.371      ;
; -1.451 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.350      ;
; -1.433 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.333      ;
; -1.433 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.333      ;
; -1.433 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.333      ;
; -1.433 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.333      ;
; -1.433 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.333      ;
; -1.385 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.102     ; 2.282      ;
; -1.380 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.102     ; 2.277      ;
; -1.370 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.270      ;
; -1.343 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 2.241      ;
; -1.308 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.208      ;
; -1.264 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.191      ;
; -1.231 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 2.129      ;
; -1.217 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.117      ;
; -1.190 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.089      ;
; -1.188 ; controlador:inst|state.idle       ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.088      ;
; -1.185 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.084      ;
; -1.184 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.111      ;
; -1.184 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.111      ;
; -1.184 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.111      ;
; -1.184 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.111      ;
; -1.184 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.111      ;
; -1.169 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 2.067      ;
; -1.148 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.048      ;
; -1.114 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.041      ;
; -1.114 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.041      ;
; -1.114 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.041      ;
; -1.114 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.041      ;
; -1.114 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 2.041      ;
; -1.078 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.976      ;
; -1.078 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.976      ;
; -1.078 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.976      ;
; -1.078 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.976      ;
; -1.040 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.940      ;
; -1.036 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.936      ;
; -0.974 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.874      ;
; -0.931 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.831      ;
; -0.906 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.833      ;
; -0.906 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.833      ;
; -0.906 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.833      ;
; -0.904 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.804      ;
; -0.883 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.783      ;
; -0.806 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.706      ;
; -0.799 ; programador:inst1|state.idle      ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.726      ;
; -0.759 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.659      ;
; -0.595 ; programador:inst1|state.start_2   ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.522      ;
; -0.595 ; programador:inst1|state.start_2   ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.522      ;
; -0.595 ; programador:inst1|state.start_2   ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.522      ;
; -0.578 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.100     ; 1.477      ;
; -0.577 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.072     ; 1.504      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.592 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.273      ; 2.864      ;
; -1.592 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.273      ; 2.864      ;
; -1.587 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.273      ; 2.859      ;
; -1.587 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.273      ; 2.859      ;
; -1.550 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.823      ;
; -1.550 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.823      ;
; -1.470 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.037      ;
; -1.467 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.034      ;
; -1.466 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.033      ;
; -1.465 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.032      ;
; -1.465 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.032      ;
; -1.465 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.032      ;
; -1.454 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.021      ;
; -1.454 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.021      ;
; -1.453 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.020      ;
; -1.452 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 2.019      ;
; -1.438 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.711      ;
; -1.438 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.711      ;
; -1.409 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.258      ;
; -1.409 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.258      ;
; -1.409 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.258      ;
; -1.384 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.657      ;
; -1.384 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.657      ;
; -1.297 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.570      ;
; -1.297 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.570      ;
; -1.278 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.195      ; 2.472      ;
; -1.278 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.195      ; 2.472      ;
; -1.247 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.096      ;
; -1.247 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.096      ;
; -1.247 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.096      ;
; -1.206 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 2.055      ;
; -1.202 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.273      ; 2.474      ;
; -1.202 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.273      ; 2.474      ;
; -1.199 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.472      ;
; -1.199 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.274      ; 2.472      ;
; -1.186 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.753      ;
; -1.184 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.751      ;
; -1.183 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.750      ;
; -1.182 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.749      ;
; -1.182 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.749      ;
; -1.182 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.749      ;
; -1.164 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.731      ;
; -1.164 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.731      ;
; -1.163 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.730      ;
; -1.162 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.432     ; 1.729      ;
; -1.128 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.197      ; 2.324      ;
; -1.128 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.197      ; 2.324      ;
; -1.122 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.195      ; 2.316      ;
; -1.122 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.195      ; 2.316      ;
; -1.046 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.086     ; 1.959      ;
; -1.044 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 1.893      ;
; -1.043 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.891      ;
; -1.043 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.891      ;
; -1.043 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.891      ;
; -1.042 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.890      ;
; -1.035 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.883      ;
; -1.033 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.881      ;
; -1.033 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.881      ;
; -1.033 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.881      ;
; -1.033 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.881      ;
; -1.033 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.881      ;
; -1.032 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.880      ;
; -1.022 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 1.871      ;
; -0.925 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.431     ; 1.493      ;
; -0.924 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.431     ; 1.492      ;
; -0.881 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.729      ;
; -0.881 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.729      ;
; -0.881 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.729      ;
; -0.880 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.728      ;
; -0.873 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.721      ;
; -0.871 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.719      ;
; -0.871 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.719      ;
; -0.871 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.719      ;
; -0.871 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.719      ;
; -0.871 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.719      ;
; -0.870 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.718      ;
; -0.861 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.150     ; 1.710      ;
; -0.645 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.431     ; 1.213      ;
; -0.643 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.431     ; 1.211      ;
; -0.545 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.393      ;
; -0.452 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.379      ;
; -0.399 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.326      ;
; -0.394 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.320      ;
; -0.295 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.151     ; 1.143      ;
; -0.256 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.182      ;
; -0.254 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.180      ;
; -0.247 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 1.175      ;
; -0.236 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 1.164      ;
; -0.225 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.152      ;
; -0.162 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.089      ;
; -0.147 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.074      ;
; -0.114 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.041      ;
; -0.101 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.028      ;
; -0.095 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.022      ;
; -0.087 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 1.015      ;
; -0.049 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 0.976      ;
; -0.049 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 0.976      ;
; -0.028 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 0.955      ;
; 0.197  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 0.730      ;
; 0.230  ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.086     ; 0.683      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.110 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 0.500        ; 2.717      ; 4.529      ;
; -0.995 ; divisor:inst2|enable    ; divisor:inst2|clk_int   ; clk                   ; clk         ; 1.000        ; -0.074     ; 1.920      ;
; -0.736 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 1.000        ; 2.717      ; 4.655      ;
; -0.211 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.468     ; 0.742      ;
; -0.210 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.468     ; 0.741      ;
; -0.197 ; divisor:inst2|cuenta[0] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.468     ; 0.728      ;
; -0.057 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.074     ; 0.982      ;
; -0.047 ; divisor:inst2|cuenta[2] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.074     ; 0.972      ;
; -0.043 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.074     ; 0.968      ;
; 0.080  ; divisor:inst2|cuenta[1] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.074     ; 0.845      ;
; 0.227  ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[0] ; clk                   ; clk         ; 1.000        ; -0.089     ; 0.683      ;
; 0.242  ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.074     ; 0.683      ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.340 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 0.597      ;
; 0.351 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 0.608      ;
; 0.354 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.415 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.658      ;
; 0.533 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.431      ; 1.135      ;
; 0.586 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.829      ;
; 0.606 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.849      ;
; 0.623 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.866      ;
; 0.629 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.872      ;
; 0.640 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.883      ;
; 0.642 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.885      ;
; 0.664 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.267      ;
; 0.700 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.944      ;
; 0.748 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.991      ;
; 0.754 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.044      ;
; 0.772 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.016      ;
; 0.780 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.023      ;
; 0.808 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.050      ;
; 0.809 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.051      ;
; 0.852 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.096      ;
; 0.905 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.431      ; 1.507      ;
; 0.927 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.170      ;
; 0.928 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.170      ;
; 0.935 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.538      ;
; 1.020 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.310      ;
; 1.064 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.307      ;
; 1.072 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.675      ;
; 1.076 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.679      ;
; 1.120 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.723      ;
; 1.124 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.727      ;
; 1.147 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.750      ;
; 1.151 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.754      ;
; 1.241 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.273     ; 1.139      ;
; 1.241 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.844      ;
; 1.242 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.273     ; 1.140      ;
; 1.245 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.432      ; 1.848      ;
; 1.258 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.431      ; 1.860      ;
; 1.259 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.431      ; 1.861      ;
; 1.262 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.431      ; 1.864      ;
; 1.263 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.431      ; 1.865      ;
; 1.276 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.100      ; 1.567      ;
; 1.296 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.586      ;
; 1.296 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.586      ;
; 1.297 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.587      ;
; 1.297 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.587      ;
; 1.316 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.606      ;
; 1.316 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.606      ;
; 1.316 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.606      ;
; 1.316 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.606      ;
; 1.316 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.606      ;
; 1.317 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.607      ;
; 1.318 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.608      ;
; 1.345 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.100      ; 1.636      ;
; 1.365 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.655      ;
; 1.365 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.655      ;
; 1.366 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.656      ;
; 1.366 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.656      ;
; 1.385 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.675      ;
; 1.385 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.675      ;
; 1.385 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.675      ;
; 1.385 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.675      ;
; 1.385 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.675      ;
; 1.386 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.676      ;
; 1.387 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.677      ;
; 1.438 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.100      ; 1.729      ;
; 1.473 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.273     ; 1.371      ;
; 1.474 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.273     ; 1.372      ;
; 1.507 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.100      ; 1.798      ;
; 1.554 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.811      ;
; 1.631 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.459      ; 2.281      ;
; 1.631 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.459      ; 2.281      ;
; 1.679 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.461      ; 2.331      ;
; 1.679 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.461      ; 2.331      ;
; 1.681 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.578      ;
; 1.682 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.579      ;
; 1.683 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.580      ;
; 1.684 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.581      ;
; 1.700 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.459      ; 2.350      ;
; 1.700 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.459      ; 2.350      ;
; 1.711 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.608      ;
; 1.711 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.608      ;
; 1.712 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.609      ;
; 1.713 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.610      ;
; 1.713 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.610      ;
; 1.716 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.274     ; 1.613      ;
; 1.765 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.100      ; 2.056      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                         ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.348 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[0] ; clk                   ; clk         ; 0.000        ; 0.089      ; 0.608      ;
; 0.352 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; 0.074      ; 0.597      ;
; 0.499 ; divisor:inst2|cuenta[1] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; 0.074      ; 0.744      ;
; 0.586 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; 0.074      ; 0.831      ;
; 0.588 ; divisor:inst2|cuenta[2] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; 0.074      ; 0.833      ;
; 0.614 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; 0.074      ; 0.859      ;
; 0.769 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; -0.305     ; 0.635      ;
; 0.770 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; -0.305     ; 0.636      ;
; 0.786 ; divisor:inst2|cuenta[0] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; -0.305     ; 0.652      ;
; 1.020 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 0.000        ; 2.819      ; 4.253      ;
; 1.369 ; divisor:inst2|enable    ; divisor:inst2|clk_int   ; clk                   ; clk         ; 0.000        ; 0.074      ; 1.614      ;
; 1.448 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; -0.500       ; 2.819      ; 4.181      ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:inst2|clk_int'                                                                                                                        ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; 0.353 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.365 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.400 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.644      ;
; 0.588 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.832      ;
; 0.611 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.855      ;
; 0.705 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 0.949      ;
; 0.741 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 0.984      ;
; 0.793 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.037      ;
; 0.865 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.108      ;
; 0.883 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.126      ;
; 0.896 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.140      ;
; 0.906 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.150      ;
; 0.922 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.166      ;
; 0.929 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.173      ;
; 0.933 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 0.000        ; 2.711      ; 4.048      ;
; 0.975 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.218      ;
; 1.003 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.247      ;
; 1.008 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.251      ;
; 1.032 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.276      ;
; 1.044 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 0.000        ; 2.710      ; 4.158      ;
; 1.045 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.289      ;
; 1.082 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.325      ;
; 1.100 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.343      ;
; 1.112 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 1.356      ;
; 1.188 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.431      ;
; 1.194 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.437      ;
; 1.206 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.449      ;
; 1.237 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.480      ;
; 1.273 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.516      ;
; 1.273 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.516      ;
; 1.316 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.559      ;
; 1.317 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; -0.500       ; 2.711      ; 3.932      ;
; 1.339 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.582      ;
; 1.339 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.582      ;
; 1.349 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.592      ;
; 1.436 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; -0.500       ; 2.710      ; 4.050      ;
; 1.451 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.694      ;
; 1.476 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.719      ;
; 1.540 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 1.783      ;
; 2.267 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 2.511      ;
; 2.269 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 2.512      ;
; 2.326 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 2.569      ;
; 2.371 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 2.614      ;
; 2.483 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 2.726      ;
; 2.554 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 2.798      ;
; 2.564 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 2.808      ;
; 2.580 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 2.824      ;
; 2.593 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.072      ; 2.836      ;
; 2.690 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.073      ; 2.934      ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.354 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.397 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.640      ;
; 0.404 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.647      ;
; 0.422 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.665      ;
; 0.433 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 0.773      ;
; 0.514 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.148      ; 0.853      ;
; 0.522 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.765      ;
; 0.565 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.808      ;
; 0.566 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.809      ;
; 0.577 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 0.918      ;
; 0.602 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.845      ;
; 0.634 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.877      ;
; 0.646 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.889      ;
; 0.670 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.012      ;
; 0.674 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.016      ;
; 0.687 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.030      ;
; 0.690 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.033      ;
; 0.706 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.047      ;
; 0.711 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.954      ;
; 0.741 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.984      ;
; 0.749 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.992      ;
; 0.752 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 0.995      ;
; 0.790 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.033      ;
; 0.792 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.035      ;
; 0.800 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.143      ;
; 0.802 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.144      ;
; 0.803 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.046      ;
; 0.805 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.147      ;
; 0.806 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.049      ;
; 0.809 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.052      ;
; 0.815 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.156      ;
; 0.871 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.114      ;
; 0.871 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.212      ;
; 0.879 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.074      ; 1.124      ;
; 0.907 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.250      ;
; 0.916 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.259      ;
; 0.929 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.170      ;
; 0.937 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.279      ;
; 0.955 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.198      ;
; 0.955 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.298      ;
; 0.955 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.298      ;
; 0.960 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.203      ;
; 0.960 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.074      ; 1.205      ;
; 0.970 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.313      ;
; 0.970 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.313      ;
; 0.997 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.238      ;
; 1.043 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.384      ;
; 1.057 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.300      ;
; 1.096 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.338      ;
; 1.100 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.343      ;
; 1.133 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.376      ;
; 1.135 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.378      ;
; 1.159 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.500      ;
; 1.166 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.509      ;
; 1.174 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.516      ;
; 1.189 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.531      ;
; 1.195 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.537      ;
; 1.225 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.568      ;
; 1.239 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.581      ;
; 1.288 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.631      ;
; 1.308 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.551      ;
; 1.308 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.551      ;
; 1.308 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.551      ;
; 1.331 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.673      ;
; 1.368 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.711      ;
; 1.379 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.721      ;
; 1.406 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.748      ;
; 1.419 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.762      ;
; 1.423 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.765      ;
; 1.486 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.828      ;
; 1.487 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.152      ; 1.830      ;
; 1.500 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.842      ;
; 1.508 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.850      ;
; 1.512 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.852      ;
; 1.517 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.858      ;
; 1.518 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.859      ;
; 1.560 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.900      ;
; 1.587 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.927      ;
; 1.617 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.957      ;
; 1.617 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.957      ;
; 1.617 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.957      ;
; 1.637 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.979      ;
; 1.681 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 2.021      ;
; 1.685 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 2.027      ;
; 1.698 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.148      ; 2.037      ;
; 1.699 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.148      ; 2.038      ;
; 1.704 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.948      ;
; 1.704 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.948      ;
; 1.704 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.948      ;
; 1.704 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.948      ;
; 1.704 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.948      ;
; 1.704 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.072      ; 1.947      ;
; 1.712 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 2.054      ;
; 1.729 ; programador:inst1|state.idle      ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.973      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                              ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -1.092 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.149     ; 1.942      ;
; -0.909 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.148     ; 1.760      ;
; -0.909 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.148     ; 1.760      ;
; -0.909 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.148     ; 1.760      ;
; -0.909 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.148     ; 1.760      ;
; -0.909 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.148     ; 1.760      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int'                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.762 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.662      ;
; -0.762 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.662      ;
; -0.762 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.662      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.560 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.458      ;
; -0.396 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.294      ;
; -0.396 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.294      ;
; -0.396 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.101     ; 1.294      ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int'                                                                                                                 ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.837 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.177      ;
; 0.837 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.177      ;
; 0.837 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.177      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.017 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.357      ;
; 1.183 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.525      ;
; 1.183 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.525      ;
; 1.183 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.151      ; 1.525      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'                                                                                                              ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.369 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.102      ; 1.662      ;
; 1.369 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.102      ; 1.662      ;
; 1.369 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.102      ; 1.662      ;
; 1.369 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.102      ; 1.662      ;
; 1.369 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.102      ; 1.662      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
; 1.565 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.101      ; 1.857      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; divisor:inst2|clk_int      ; -0.973 ; -2.858        ;
; controlador:inst|clk_int   ; -0.583 ; -4.433        ;
; clk                        ; -0.484 ; -0.484        ;
; controlador:inst|clk_int_2 ; -0.366 ; -5.288        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int_2 ; 0.174 ; 0.000         ;
; clk                        ; 0.179 ; 0.000         ;
; controlador:inst|clk_int   ; 0.181 ; 0.000         ;
; divisor:inst2|clk_int      ; 0.181 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -0.165 ; -2.420        ;
; controlador:inst|clk_int   ; 0.013  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.432 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.681 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -8.322        ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
; divisor:inst2|clk_int      ; -1.000 ; -11.000       ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:inst2|clk_int'                                                                                                                        ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; -0.973 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.918      ;
; -0.968 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.913      ;
; -0.961 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.906      ;
; -0.937 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.882      ;
; -0.920 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.865      ;
; -0.866 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.811      ;
; -0.846 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.791      ;
; -0.829 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.774      ;
; -0.670 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.615      ;
; -0.654 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.599      ;
; -0.462 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 0.500        ; 1.502      ; 2.556      ;
; -0.443 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 0.500        ; 1.502      ; 2.537      ;
; -0.311 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.256      ;
; -0.311 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.256      ;
; -0.307 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.252      ;
; -0.306 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.251      ;
; -0.302 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.247      ;
; -0.301 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.246      ;
; -0.232 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.177      ;
; -0.202 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.147      ;
; -0.202 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.147      ;
; -0.163 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.108      ;
; -0.162 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.107      ;
; -0.067 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 1.012      ;
; 0.010  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.935      ;
; 0.045  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.900      ;
; 0.056  ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.889      ;
; 0.067  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.878      ;
; 0.069  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.876      ;
; 0.078  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.867      ;
; 0.090  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.855      ;
; 0.101  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.844      ;
; 0.108  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.837      ;
; 0.124  ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.821      ;
; 0.145  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.800      ;
; 0.152  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.793      ;
; 0.158  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.787      ;
; 0.169  ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.776      ;
; 0.196  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.749      ;
; 0.204  ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 1.000        ; 1.502      ; 2.390      ;
; 0.240  ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 1.000        ; 1.502      ; 2.354      ;
; 0.290  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.655      ;
; 0.329  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.616      ;
; 0.415  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.530      ;
; 0.429  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.516      ;
; 0.552  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.393      ;
; 0.586  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 1.000        ; -0.042     ; 0.359      ;
+--------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.583 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.505      ;
; -0.583 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.505      ;
; -0.583 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.505      ;
; -0.583 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.505      ;
; -0.583 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.505      ;
; -0.578 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.500      ;
; -0.578 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.500      ;
; -0.578 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.500      ;
; -0.578 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.500      ;
; -0.578 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.500      ;
; -0.553 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.475      ;
; -0.553 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.475      ;
; -0.553 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.475      ;
; -0.553 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.475      ;
; -0.553 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.475      ;
; -0.535 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.457      ;
; -0.535 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.457      ;
; -0.535 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.457      ;
; -0.535 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.457      ;
; -0.535 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.457      ;
; -0.501 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.423      ;
; -0.501 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.423      ;
; -0.501 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.423      ;
; -0.501 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.423      ;
; -0.501 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.423      ;
; -0.472 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.393      ;
; -0.472 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.394      ;
; -0.472 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.394      ;
; -0.472 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.394      ;
; -0.472 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.394      ;
; -0.472 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.394      ;
; -0.469 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.391      ;
; -0.469 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.391      ;
; -0.469 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.391      ;
; -0.469 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.391      ;
; -0.469 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.391      ;
; -0.467 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.388      ;
; -0.442 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.363      ;
; -0.425 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.346      ;
; -0.390 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.311      ;
; -0.390 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.312      ;
; -0.390 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.312      ;
; -0.390 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.312      ;
; -0.390 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.312      ;
; -0.390 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.312      ;
; -0.373 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.294      ;
; -0.328 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.249      ;
; -0.320 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.242      ;
; -0.320 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.242      ;
; -0.320 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.242      ;
; -0.320 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.242      ;
; -0.320 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.242      ;
; -0.311 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.232      ;
; -0.294 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.215      ;
; -0.294 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.215      ;
; -0.276 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.197      ;
; -0.237 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 1.182      ;
; -0.230 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.151      ;
; -0.219 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.139      ;
; -0.217 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.137      ;
; -0.216 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.137      ;
; -0.199 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.119      ;
; -0.192 ; controlador:inst|state.idle       ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.113      ;
; -0.171 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.091      ;
; -0.164 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.085      ;
; -0.149 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.095      ;
; -0.149 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.095      ;
; -0.149 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.095      ;
; -0.149 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.095      ;
; -0.149 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.095      ;
; -0.139 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.059      ;
; -0.137 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.057      ;
; -0.137 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.057      ;
; -0.137 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.057      ;
; -0.131 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.053      ;
; -0.122 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.043      ;
; -0.122 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.043      ;
; -0.105 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 1.025      ;
; -0.104 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 1.025      ;
; -0.091 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.037      ;
; -0.091 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.037      ;
; -0.091 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.037      ;
; -0.091 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.037      ;
; -0.091 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.041     ; 1.037      ;
; -0.070 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.991      ;
; -0.065 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 0.987      ;
; -0.050 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 0.972      ;
; -0.044 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.965      ;
; -0.028 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.973      ;
; -0.028 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.973      ;
; -0.028 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.973      ;
; -0.004 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.925      ;
; 0.003  ; controlador:inst|state.dw_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 0.919      ;
; 0.016  ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 0.906      ;
; 0.030  ; programador:inst1|state.idle      ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.915      ;
; 0.141  ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.804      ;
; 0.142  ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.779      ;
; 0.149  ; programador:inst1|state.start_2   ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.796      ;
; 0.149  ; programador:inst1|state.start_2   ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.796      ;
; 0.149  ; programador:inst1|state.start_2   ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.042     ; 0.796      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.484 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 0.500        ; 1.601      ; 2.667      ;
; -0.075 ; divisor:inst2|enable    ; divisor:inst2|clk_int   ; clk                   ; clk         ; 1.000        ; -0.043     ; 1.019      ;
; 0.272  ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 1.000        ; 1.601      ; 2.411      ;
; 0.357  ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.246     ; 0.384      ;
; 0.357  ; divisor:inst2|cuenta[0] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.246     ; 0.384      ;
; 0.358  ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.246     ; 0.383      ;
; 0.426  ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.043     ; 0.518      ;
; 0.426  ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.043     ; 0.518      ;
; 0.427  ; divisor:inst2|cuenta[2] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.043     ; 0.517      ;
; 0.518  ; divisor:inst2|cuenta[1] ; divisor:inst2|enable    ; clk                   ; clk         ; 1.000        ; -0.043     ; 0.426      ;
; 0.577  ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[0] ; clk                   ; clk         ; 1.000        ; -0.051     ; 0.359      ;
; 0.585  ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 1.000        ; -0.043     ; 0.359      ;
; 0.585  ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 1.000        ; -0.043     ; 0.359      ;
+--------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.366 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.124      ;
; -0.363 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.121      ;
; -0.363 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.121      ;
; -0.362 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.120      ;
; -0.362 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.120      ;
; -0.361 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.119      ;
; -0.359 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.117      ;
; -0.358 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.116      ;
; -0.357 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.115      ;
; -0.357 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 1.115      ;
; -0.331 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.456      ;
; -0.331 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.456      ;
; -0.326 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.451      ;
; -0.326 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.451      ;
; -0.302 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.427      ;
; -0.302 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.427      ;
; -0.283 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.408      ;
; -0.283 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.408      ;
; -0.249 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.374      ;
; -0.249 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.374      ;
; -0.245 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.152      ;
; -0.245 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.152      ;
; -0.245 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.152      ;
; -0.217 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.342      ;
; -0.217 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.342      ;
; -0.209 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.967      ;
; -0.206 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.964      ;
; -0.206 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.964      ;
; -0.205 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.963      ;
; -0.205 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.963      ;
; -0.204 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.962      ;
; -0.202 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.960      ;
; -0.201 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.959      ;
; -0.200 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.958      ;
; -0.200 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.958      ;
; -0.189 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.100      ; 1.276      ;
; -0.189 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.100      ; 1.276      ;
; -0.189 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.096      ;
; -0.189 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.096      ;
; -0.189 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.096      ;
; -0.169 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.049     ; 1.107      ;
; -0.157 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.064      ;
; -0.149 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.100      ; 1.236      ;
; -0.149 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.100      ; 1.236      ;
; -0.137 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.262      ;
; -0.137 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.262      ;
; -0.135 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.042      ;
; -0.133 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.258      ;
; -0.133 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.138      ; 1.258      ;
; -0.123 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.101      ; 1.211      ;
; -0.123 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.101      ; 1.211      ;
; -0.069 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.976      ;
; -0.067 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.974      ;
; -0.067 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.974      ;
; -0.067 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.974      ;
; -0.067 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.974      ;
; -0.067 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.974      ;
; -0.067 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.974      ;
; -0.059 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.966      ;
; -0.058 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.965      ;
; -0.057 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.964      ;
; -0.057 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.964      ;
; -0.057 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.964      ;
; -0.055 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.813      ;
; -0.052 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.810      ;
; -0.037 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.944      ;
; -0.034 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.941      ;
; -0.034 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.941      ;
; -0.034 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.941      ;
; -0.033 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.940      ;
; -0.031 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.938      ;
; -0.029 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.936      ;
; -0.029 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.936      ;
; -0.029 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.936      ;
; -0.029 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.936      ;
; -0.028 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.935      ;
; -0.028 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.935      ;
; 0.102  ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.656      ;
; 0.105  ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.229     ; 0.653      ;
; 0.151  ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.756      ;
; 0.224  ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.721      ;
; 0.230  ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.715      ;
; 0.234  ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.711      ;
; 0.295  ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.612      ;
; 0.305  ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.640      ;
; 0.307  ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.638      ;
; 0.307  ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.638      ;
; 0.316  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.629      ;
; 0.323  ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.622      ;
; 0.348  ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.597      ;
; 0.370  ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.575      ;
; 0.395  ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.550      ;
; 0.401  ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.544      ;
; 0.406  ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.539      ;
; 0.406  ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.539      ;
; 0.421  ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.524      ;
; 0.421  ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.524      ;
; 0.433  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.512      ;
; 0.561  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.384      ;
; 0.579  ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.049     ; 0.359      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.174 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.199 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.325      ;
; 0.250 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.563      ;
; 0.291 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.417      ;
; 0.302 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.428      ;
; 0.308 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.434      ;
; 0.318 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.444      ;
; 0.319 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.445      ;
; 0.321 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.447      ;
; 0.325 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.638      ;
; 0.329 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.455      ;
; 0.348 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.518      ;
; 0.363 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.489      ;
; 0.375 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.501      ;
; 0.381 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.507      ;
; 0.393 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.519      ;
; 0.393 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.519      ;
; 0.412 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.538      ;
; 0.453 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.579      ;
; 0.461 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.587      ;
; 0.487 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.657      ;
; 0.491 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.804      ;
; 0.498 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.811      ;
; 0.506 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.632      ;
; 0.553 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.866      ;
; 0.558 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.871      ;
; 0.582 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.895      ;
; 0.587 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.900      ;
; 0.594 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.764      ;
; 0.608 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.921      ;
; 0.611 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.557      ;
; 0.612 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.558      ;
; 0.612 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.925      ;
; 0.629 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.799      ;
; 0.629 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.799      ;
; 0.630 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.800      ;
; 0.630 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.800      ;
; 0.632 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.802      ;
; 0.632 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.802      ;
; 0.632 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.802      ;
; 0.633 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.803      ;
; 0.633 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.803      ;
; 0.633 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.803      ;
; 0.634 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.804      ;
; 0.657 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.970      ;
; 0.661 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.974      ;
; 0.682 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.852      ;
; 0.682 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.995      ;
; 0.683 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.996      ;
; 0.686 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 0.999      ;
; 0.688 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.229      ; 1.001      ;
; 0.693 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.863      ;
; 0.726 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.672      ;
; 0.727 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.897      ;
; 0.727 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.897      ;
; 0.727 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.673      ;
; 0.728 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.898      ;
; 0.728 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.898      ;
; 0.729 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.899      ;
; 0.729 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.899      ;
; 0.729 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.899      ;
; 0.729 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.899      ;
; 0.730 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.900      ;
; 0.730 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.900      ;
; 0.731 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.901      ;
; 0.778 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.253      ; 1.135      ;
; 0.778 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.253      ; 1.135      ;
; 0.781 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 0.951      ;
; 0.786 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.049      ; 0.919      ;
; 0.815 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.254      ; 1.173      ;
; 0.815 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.254      ; 1.173      ;
; 0.836 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.782      ;
; 0.837 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.783      ;
; 0.838 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.784      ;
; 0.838 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.784      ;
; 0.847 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.793      ;
; 0.847 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.793      ;
; 0.848 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.794      ;
; 0.849 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.795      ;
; 0.849 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.795      ;
; 0.852 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.138     ; 0.798      ;
; 0.860 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.253      ; 1.217      ;
; 0.860 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.253      ; 1.217      ;
; 0.875 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.066      ; 1.045      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                         ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.179 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[0] ; clk                   ; clk         ; 0.000        ; 0.051      ; 0.314      ;
; 0.180 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.250 ; divisor:inst2|cuenta[1] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.377      ;
; 0.292 ; divisor:inst2|cuenta[1] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; divisor:inst2|cuenta[2] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.304 ; divisor:inst2|cuenta[2] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.322 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; 0.000        ; 1.664      ; 2.205      ;
; 0.388 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[1] ; clk                   ; clk         ; 0.000        ; -0.152     ; 0.320      ;
; 0.389 ; divisor:inst2|cuenta[0] ; divisor:inst2|enable    ; clk                   ; clk         ; 0.000        ; -0.152     ; 0.321      ;
; 0.390 ; divisor:inst2|cuenta[0] ; divisor:inst2|cuenta[2] ; clk                   ; clk         ; 0.000        ; -0.152     ; 0.322      ;
; 0.709 ; divisor:inst2|enable    ; divisor:inst2|clk_int   ; clk                   ; clk         ; 0.000        ; 0.043      ; 0.836      ;
; 1.034 ; divisor:inst2|clk_int   ; divisor:inst2|clk_int   ; divisor:inst2|clk_int ; clk         ; -0.500       ; 1.664      ; 2.417      ;
+-------+-------------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.181 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.194 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.320      ;
; 0.202 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.385      ;
; 0.212 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.338      ;
; 0.232 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.415      ;
; 0.265 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.450      ;
; 0.273 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.399      ;
; 0.302 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.428      ;
; 0.315 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.441      ;
; 0.321 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.505      ;
; 0.322 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.448      ;
; 0.322 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.506      ;
; 0.327 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.511      ;
; 0.329 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.513      ;
; 0.332 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.516      ;
; 0.360 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.486      ;
; 0.364 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.490      ;
; 0.365 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.491      ;
; 0.368 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.494      ;
; 0.375 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.559      ;
; 0.378 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.562      ;
; 0.380 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.506      ;
; 0.381 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.565      ;
; 0.383 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.567      ;
; 0.388 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.514      ;
; 0.393 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.519      ;
; 0.395 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.521      ;
; 0.397 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.523      ;
; 0.423 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.550      ;
; 0.426 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.552      ;
; 0.434 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.618      ;
; 0.440 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.565      ;
; 0.447 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.631      ;
; 0.447 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.631      ;
; 0.448 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.635      ;
; 0.462 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.646      ;
; 0.463 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.647      ;
; 0.472 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.656      ;
; 0.472 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.656      ;
; 0.477 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.604      ;
; 0.490 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.615      ;
; 0.515 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.699      ;
; 0.517 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.643      ;
; 0.542 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.667      ;
; 0.544 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.670      ;
; 0.546 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.672      ;
; 0.548 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.674      ;
; 0.550 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.676      ;
; 0.551 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.735      ;
; 0.592 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.776      ;
; 0.604 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.788      ;
; 0.609 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.793      ;
; 0.610 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.794      ;
; 0.626 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.810      ;
; 0.635 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.819      ;
; 0.639 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.823      ;
; 0.650 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.776      ;
; 0.650 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.776      ;
; 0.650 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.776      ;
; 0.663 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.847      ;
; 0.679 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.863      ;
; 0.680 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.864      ;
; 0.681 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.865      ;
; 0.709 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.893      ;
; 0.735 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.919      ;
; 0.738 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.922      ;
; 0.740 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.924      ;
; 0.746 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.930      ;
; 0.779 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.962      ;
; 0.784 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.968      ;
; 0.791 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.974      ;
; 0.791 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.974      ;
; 0.791 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.974      ;
; 0.808 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.991      ;
; 0.809 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.993      ;
; 0.810 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.994      ;
; 0.826 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.009      ;
; 0.847 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.031      ;
; 0.850 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.976      ;
; 0.875 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.058      ;
; 0.876 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.060      ;
; 0.888 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.072      ;
; 0.889 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.015      ;
; 0.889 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.015      ;
; 0.889 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.015      ;
; 0.889 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.015      ;
; 0.889 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.015      ;
; 0.894 ; programador:inst1|state.idle      ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.020      ;
; 0.894 ; programador:inst1|state.idle      ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.020      ;
; 0.894 ; programador:inst1|state.idle      ; programador:inst1|data[2]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.042      ; 1.020      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:inst2|clk_int'                                                                                                                        ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+
; 0.181 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.201 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.327      ;
; 0.294 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.420      ;
; 0.306 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.432      ;
; 0.310 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; 0.000        ; 1.575      ; 2.094      ;
; 0.355 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.481      ;
; 0.355 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.481      ;
; 0.375 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; 0.000        ; 1.575      ; 2.159      ;
; 0.387 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.513      ;
; 0.431 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.557      ;
; 0.437 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.563      ;
; 0.451 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.577      ;
; 0.455 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.583      ;
; 0.463 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.589      ;
; 0.493 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.619      ;
; 0.498 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.624      ;
; 0.503 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.630      ;
; 0.520 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.646      ;
; 0.526 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.652      ;
; 0.549 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.675      ;
; 0.558 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.684      ;
; 0.579 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.705      ;
; 0.585 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.711      ;
; 0.602 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.728      ;
; 0.616 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.742      ;
; 0.624 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.750      ;
; 0.624 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.750      ;
; 0.668 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.794      ;
; 0.670 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.796      ;
; 0.671 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.797      ;
; 0.691 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.817      ;
; 0.728 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.854      ;
; 0.748 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.874      ;
; 0.795 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 0.921      ;
; 0.957 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; divisor:inst2|clk_int ; -0.500       ; 1.575      ; 2.241      ;
; 1.050 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; divisor:inst2|clk_int ; -0.500       ; 1.575      ; 2.334      ;
; 1.154 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.280      ;
; 1.168 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.294      ;
; 1.197 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.323      ;
; 1.209 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.335      ;
; 1.267 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.393      ;
; 1.332 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.458      ;
; 1.339 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.465      ;
; 1.356 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.482      ;
; 1.364 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.490      ;
; 1.405 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; divisor:inst2|clk_int      ; divisor:inst2|clk_int ; 0.000        ; 0.042      ; 1.531      ;
+-------+----------------------------------+----------------------------------+----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                              ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.165 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 1.073      ;
; -0.055 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 0.963      ;
; -0.055 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 0.963      ;
; -0.055 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 0.963      ;
; -0.055 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 0.963      ;
; -0.055 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 0.963      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.013 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.908      ;
; 0.013 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.908      ;
; 0.013 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 0.908      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.116 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.804      ;
; 0.210 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.710      ;
; 0.210 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.710      ;
; 0.210 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.067     ; 0.710      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int'                                                                                                                 ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.432 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.615      ;
; 0.432 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.615      ;
; 0.432 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.615      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.510 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.693      ;
; 0.606 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.790      ;
; 0.606 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.790      ;
; 0.606 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.790      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'                                                                                                              ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 0.681 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.852      ;
; 0.681 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.852      ;
; 0.681 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.852      ;
; 0.681 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.852      ;
; 0.681 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.852      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
; 0.773 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 0.944      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.519 ns




+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -3.076  ; 0.174 ; -1.321   ; 0.432   ; -3.000              ;
;  clk                        ; -1.338  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  controlador:inst|clk_int   ; -2.305  ; 0.181 ; -0.928   ; 0.432   ; -1.285              ;
;  controlador:inst|clk_int_2 ; -1.826  ; 0.174 ; -1.321   ; 0.681   ; -1.285              ;
;  divisor:inst2|clk_int      ; -3.076  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -74.453 ; 0.0   ; -33.858  ; 0.0     ; -80.1               ;
;  clk                        ; -2.328  ; 0.000 ; N/A      ; N/A     ; -9.425              ;
;  controlador:inst|clk_int   ; -26.163 ; 0.000 ; -11.100  ; 0.000   ; -30.840             ;
;  controlador:inst|clk_int_2 ; -31.108 ; 0.000 ; -22.758  ; 0.000   ; -25.700             ;
;  divisor:inst2|clk_int      ; -14.854 ; 0.000 ; N/A      ; N/A     ; -14.135             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DONE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trigg         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_camara  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger_btn             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 11       ; 0        ; 0        ; 0        ;
; divisor:inst2|clk_int      ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 109      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; divisor:inst2|clk_int      ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; divisor:inst2|clk_int      ; 1        ; 1        ; 0        ; 0        ;
; divisor:inst2|clk_int      ; divisor:inst2|clk_int      ; 108      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 11       ; 0        ; 0        ; 0        ;
; divisor:inst2|clk_int      ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 109      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; divisor:inst2|clk_int      ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; divisor:inst2|clk_int      ; 1        ; 1        ; 0        ; 0        ;
; divisor:inst2|clk_int      ; divisor:inst2|clk_int      ; 108      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; clk                        ; clk                        ; Base ; Constrained ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; Base ; Constrained ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; Base ; Constrained ;
; divisor:inst2|clk_int      ; divisor:inst2|clk_int      ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigg       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigg       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Fri Aug  9 11:57:34 2024
Info: Command: quartus_sta programador -c programador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'programador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor:inst2|clk_int divisor:inst2|clk_int
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:inst|clk_int controlador:inst|clk_int
    Info (332105): create_clock -period 1.000 -name controlador:inst|clk_int_2 controlador:inst|clk_int_2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.076             -14.854 divisor:inst2|clk_int 
    Info (332119):    -2.305             -26.163 controlador:inst|clk_int 
    Info (332119):    -1.826             -31.108 controlador:inst|clk_int_2 
    Info (332119):    -1.338              -2.328 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 controlador:inst|clk_int_2 
    Info (332119):     0.389               0.000 clk 
    Info (332119):     0.402               0.000 controlador:inst|clk_int 
    Info (332119):     0.402               0.000 divisor:inst2|clk_int 
Info (332146): Worst-case recovery slack is -1.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.321             -22.758 controlador:inst|clk_int_2 
    Info (332119):    -0.928             -11.100 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.927               0.000 controlador:inst|clk_int 
    Info (332119):     1.490               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.425 clk 
    Info (332119):    -1.285             -30.840 controlador:inst|clk_int 
    Info (332119):    -1.285             -25.700 controlador:inst|clk_int_2 
    Info (332119):    -1.285             -14.135 divisor:inst2|clk_int 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.732
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.732             -12.538 divisor:inst2|clk_int 
    Info (332119):    -2.009             -21.895 controlador:inst|clk_int 
    Info (332119):    -1.592             -26.280 controlador:inst|clk_int_2 
    Info (332119):    -1.110              -1.728 clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 controlador:inst|clk_int_2 
    Info (332119):     0.348               0.000 clk 
    Info (332119):     0.353               0.000 divisor:inst2|clk_int 
    Info (332119):     0.354               0.000 controlador:inst|clk_int 
Info (332146): Worst-case recovery slack is -1.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.092             -18.741 controlador:inst|clk_int_2 
    Info (332119):    -0.762              -8.514 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.837               0.000 controlador:inst|clk_int 
    Info (332119):     1.369               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.425 clk 
    Info (332119):    -1.285             -30.840 controlador:inst|clk_int 
    Info (332119):    -1.285             -25.700 controlador:inst|clk_int_2 
    Info (332119):    -1.285             -14.135 divisor:inst2|clk_int 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.973
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.973              -2.858 divisor:inst2|clk_int 
    Info (332119):    -0.583              -4.433 controlador:inst|clk_int 
    Info (332119):    -0.484              -0.484 clk 
    Info (332119):    -0.366              -5.288 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 controlador:inst|clk_int_2 
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.181               0.000 controlador:inst|clk_int 
    Info (332119):     0.181               0.000 divisor:inst2|clk_int 
Info (332146): Worst-case recovery slack is -0.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.165              -2.420 controlador:inst|clk_int_2 
    Info (332119):     0.013               0.000 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 controlador:inst|clk_int 
    Info (332119):     0.681               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.322 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
    Info (332119):    -1.000             -11.000 divisor:inst2|clk_int 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.519 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4843 megabytes
    Info: Processing ended: Fri Aug  9 11:57:38 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


