<stg><name>operator+</name>


<trans_list>

<trans id="123" from="1" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="124" from="1" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="126" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="127" from="3" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
<literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="128" from="3" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="129" from="3" to="5">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="131" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="132" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="141" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="142" from="8" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0 %b_1_offset_read = read i4 @_ssdm_op_Read.ap_auto.i4, i4 %b_1_offset

]]></Node>
<StgValue><ssdm name="b_1_offset_read"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1 %b_p_read11 = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %b_p_read

]]></Node>
<StgValue><ssdm name="b_p_read11"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2 %this_1_offset_read = read i4 @_ssdm_op_Read.ap_auto.i4, i4 %this_1_offset

]]></Node>
<StgValue><ssdm name="this_1_offset_read"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:3 %this_p_read_5 = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %this_p_read

]]></Node>
<StgValue><ssdm name="this_p_read_5"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="6" op_0_bw="4">
<![CDATA[
:4 %zext_ln133 = zext i4 %b_1_offset_read

]]></Node>
<StgValue><ssdm name="zext_ln133"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="6" op_0_bw="6" op_1_bw="4" op_2_bw="2">
<![CDATA[
:5 %tmp_104 = bitconcatenate i6 @_ssdm_op_BitConcatenate.i6.i4.i2, i4 %b_1_offset_read, i2 0

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:6 %sub_ln133 = sub i6 %tmp_104, i6 %zext_ln133

]]></Node>
<StgValue><ssdm name="sub_ln133"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="64" op_0_bw="6">
<![CDATA[
:7 %zext_ln133_4 = zext i6 %sub_ln133

]]></Node>
<StgValue><ssdm name="zext_ln133_4"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="6" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8 %b_1_addr16 = getelementptr i32 %b_1, i64 0, i64 %zext_ln133_4

]]></Node>
<StgValue><ssdm name="b_1_addr16"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:9 %add_ln133 = add i6 %sub_ln133, i6 1

]]></Node>
<StgValue><ssdm name="add_ln133"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="64" op_0_bw="6">
<![CDATA[
:10 %zext_ln133_5 = zext i6 %add_ln133

]]></Node>
<StgValue><ssdm name="zext_ln133_5"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="6" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11 %b_1_addr_8 = getelementptr i32 %b_1, i64 0, i64 %zext_ln133_5

]]></Node>
<StgValue><ssdm name="b_1_addr_8"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:12 %add_ln133_2 = add i6 %sub_ln133, i6 2

]]></Node>
<StgValue><ssdm name="add_ln133_2"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="64" op_0_bw="6">
<![CDATA[
:13 %zext_ln133_6 = zext i6 %add_ln133_2

]]></Node>
<StgValue><ssdm name="zext_ln133_6"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="6" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:14 %b_1_addr_9 = getelementptr i32 %b_1, i64 0, i64 %zext_ln133_6

]]></Node>
<StgValue><ssdm name="b_1_addr_9"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="6" op_0_bw="4">
<![CDATA[
:15 %zext_ln61 = zext i4 %this_1_offset_read

]]></Node>
<StgValue><ssdm name="zext_ln61"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="6" op_0_bw="6" op_1_bw="4" op_2_bw="2">
<![CDATA[
:16 %tmp_105 = bitconcatenate i6 @_ssdm_op_BitConcatenate.i6.i4.i2, i4 %this_1_offset_read, i2 0

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:17 %sub_ln61 = sub i6 %tmp_105, i6 %zext_ln61

]]></Node>
<StgValue><ssdm name="sub_ln61"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="64" op_0_bw="6">
<![CDATA[
:18 %zext_ln61_5 = zext i6 %sub_ln61

]]></Node>
<StgValue><ssdm name="zext_ln61_5"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="6" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:19 %b_1_addr = getelementptr i32 %b_1, i64 0, i64 %zext_ln61_5

]]></Node>
<StgValue><ssdm name="b_1_addr"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:20 %add_ln136 = add i6 %sub_ln61, i6 1

]]></Node>
<StgValue><ssdm name="add_ln136"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="64" op_0_bw="6">
<![CDATA[
:21 %zext_ln136 = zext i6 %add_ln136

]]></Node>
<StgValue><ssdm name="zext_ln136"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="6" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:22 %b_1_addr_10 = getelementptr i32 %b_1, i64 0, i64 %zext_ln136

]]></Node>
<StgValue><ssdm name="b_1_addr_10"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:23 %add_ln136_2 = add i6 %sub_ln61, i6 2

]]></Node>
<StgValue><ssdm name="add_ln136_2"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="64" op_0_bw="6">
<![CDATA[
:24 %zext_ln136_2 = zext i6 %add_ln136_2

]]></Node>
<StgValue><ssdm name="zext_ln136_2"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="6" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
:25 %b_1_addr_11 = getelementptr i32 %b_1, i64 0, i64 %zext_ln136_2

]]></Node>
<StgValue><ssdm name="b_1_addr_11"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:26 %icmp_ln61 = icmp_eq  i32 %this_p_read_5, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln61"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:27 %br_ln61 = br i1 %icmp_ln61, void %.critedge, void

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_10 = load i6 %b_1_addr

]]></Node>
<StgValue><ssdm name="b_1_load_10"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="38" st_id="2" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_10 = load i6 %b_1_addr

]]></Node>
<StgValue><ssdm name="b_1_load_10"/></StgValue>
</operation>

<operation id="39" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln61 = bitcast i32 %b_1_load_10

]]></Node>
<StgValue><ssdm name="bitcast_ln61"/></StgValue>
</operation>

<operation id="40" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp_106 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln61, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="41" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="23" op_0_bw="32">
<![CDATA[
:3 %trunc_ln61 = trunc i32 %bitcast_ln61

]]></Node>
<StgValue><ssdm name="trunc_ln61"/></StgValue>
</operation>

<operation id="42" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln61_16 = icmp_ne  i8 %tmp_106, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln61_16"/></StgValue>
</operation>

<operation id="43" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln61_17 = icmp_eq  i23 %trunc_ln61, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln61_17"/></StgValue>
</operation>

<operation id="44" st_id="2" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_107 = fcmp_oeq  i32 %b_1_load_10, i32 0

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="45" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln61 = or i1 %icmp_ln61_17, i1 %icmp_ln61_16

]]></Node>
<StgValue><ssdm name="or_ln61"/></StgValue>
</operation>

<operation id="46" st_id="3" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_107 = fcmp_oeq  i32 %b_1_load_10, i32 0

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="47" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln61 = and i1 %or_ln61, i1 %tmp_107

]]></Node>
<StgValue><ssdm name="and_ln61"/></StgValue>
</operation>

<operation id="48" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln61 = br i1 %and_ln61, void %.critedge, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="49" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge:0 %icmp_ln61_11 = icmp_eq  i32 %b_p_read11, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln61_11"/></StgValue>
</operation>

<operation id="50" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge:1 %br_ln61 = br i1 %icmp_ln61_11, void %.critedge8, void

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="51" st_id="3" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_6 = load i6 %b_1_addr16

]]></Node>
<StgValue><ssdm name="b_1_load_6"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="52" st_id="4" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_6 = load i6 %b_1_addr16

]]></Node>
<StgValue><ssdm name="b_1_load_6"/></StgValue>
</operation>

<operation id="53" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln61_3 = bitcast i32 %b_1_load_6

]]></Node>
<StgValue><ssdm name="bitcast_ln61_3"/></StgValue>
</operation>

<operation id="54" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp_108 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln61_3, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="55" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="23" op_0_bw="32">
<![CDATA[
:3 %trunc_ln61_3 = trunc i32 %bitcast_ln61_3

]]></Node>
<StgValue><ssdm name="trunc_ln61_3"/></StgValue>
</operation>

<operation id="56" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln61_18 = icmp_ne  i8 %tmp_108, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln61_18"/></StgValue>
</operation>

<operation id="57" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln61_19 = icmp_eq  i23 %trunc_ln61_3, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln61_19"/></StgValue>
</operation>

<operation id="58" st_id="4" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_109 = fcmp_oeq  i32 %b_1_load_6, i32 0

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="59" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln61_3 = or i1 %icmp_ln61_19, i1 %icmp_ln61_18

]]></Node>
<StgValue><ssdm name="or_ln61_3"/></StgValue>
</operation>

<operation id="60" st_id="5" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_109 = fcmp_oeq  i32 %b_1_load_6, i32 0

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="61" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln61_4 = and i1 %or_ln61_3, i1 %tmp_109

]]></Node>
<StgValue><ssdm name="and_ln61_4"/></StgValue>
</operation>

<operation id="62" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln61 = br i1 %and_ln61_4, void %.critedge8, void %_ZNK3BaneqEf.exit7

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="63" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge8:0 %diff_p = sub i32 %this_p_read_5, i32 %b_p_read11

]]></Node>
<StgValue><ssdm name="diff_p"/></StgValue>
</operation>

<operation id="64" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="2" op_0_bw="32">
<![CDATA[
.critedge8:1 %trunc_ln138 = trunc i32 %diff_p

]]></Node>
<StgValue><ssdm name="trunc_ln138"/></StgValue>
</operation>

<operation id="65" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge8:2 %icmp_ln141 = icmp_sgt  i32 %diff_p, i32 2

]]></Node>
<StgValue><ssdm name="icmp_ln141"/></StgValue>
</operation>

<operation id="66" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge8:3 %br_ln141 = br i1 %icmp_ln141, void, void

]]></Node>
<StgValue><ssdm name="br_ln141"/></StgValue>
</operation>

<operation id="67" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %icmp_ln144 = icmp_slt  i32 %diff_p, i32 4294967294

]]></Node>
<StgValue><ssdm name="icmp_ln144"/></StgValue>
</operation>

<operation id="68" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln144 = br i1 %icmp_ln144, void, void

]]></Node>
<StgValue><ssdm name="br_ln144"/></StgValue>
</operation>

<operation id="69" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:0 %tmp_110 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %diff_p, i32 31

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="70" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln148 = br i1 %tmp_110, void, void

]]></Node>
<StgValue><ssdm name="br_ln148"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="128" op_0_bw="128" op_1_bw="32" op_2_bw="32" op_3_bw="4" op_4_bw="4" op_5_bw="2" op_6_bw="0" op_7_bw="0">
<![CDATA[
:0 %call_ret1 = call i128 @_sum, i32 %this_p_read_5, i32 %b_1, i4 %this_1_offset_read, i4 %b_1_offset_read, i2 %trunc_ln138

]]></Node>
<StgValue><ssdm name="call_ret1"/></StgValue>
</operation>

<operation id="72" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0 %sub_ln149 = sub i2 0, i2 %trunc_ln138

]]></Node>
<StgValue><ssdm name="sub_ln149"/></StgValue>
</operation>

<operation id="73" st_id="5" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="128" op_0_bw="128" op_1_bw="32" op_2_bw="32" op_3_bw="4" op_4_bw="4" op_5_bw="2" op_6_bw="0" op_7_bw="0">
<![CDATA[
:1 %call_ret = call i128 @_sum, i32 %b_p_read11, i32 %b_1, i4 %b_1_offset_read, i4 %this_1_offset_read, i2 %sub_ln149

]]></Node>
<StgValue><ssdm name="call_ret"/></StgValue>
</operation>

<operation id="74" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_7 = load i6 %b_1_addr16

]]></Node>
<StgValue><ssdm name="b_1_load_7"/></StgValue>
</operation>

<operation id="75" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="32" op_0_bw="6">
<![CDATA[
:1 %b_1_load_8 = load i6 %b_1_addr_8

]]></Node>
<StgValue><ssdm name="b_1_load_8"/></StgValue>
</operation>

<operation id="76" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="32" op_0_bw="6">
<![CDATA[
:2 %b_1_load_9 = load i6 %b_1_addr_9

]]></Node>
<StgValue><ssdm name="b_1_load_9"/></StgValue>
</operation>

<operation id="77" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_14 = load i6 %b_1_addr

]]></Node>
<StgValue><ssdm name="b_1_load_14"/></StgValue>
</operation>

<operation id="78" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="32" op_0_bw="6">
<![CDATA[
:1 %b_1_load_15 = load i6 %b_1_addr_10

]]></Node>
<StgValue><ssdm name="b_1_load_15"/></StgValue>
</operation>

<operation id="79" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="6">
<![CDATA[
:2 %b_1_load_16 = load i6 %b_1_addr_11

]]></Node>
<StgValue><ssdm name="b_1_load_16"/></StgValue>
</operation>

<operation id="80" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit7:0 %b_1_load_11 = load i6 %b_1_addr

]]></Node>
<StgValue><ssdm name="b_1_load_11"/></StgValue>
</operation>

<operation id="81" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit7:1 %b_1_load_12 = load i6 %b_1_addr_10

]]></Node>
<StgValue><ssdm name="b_1_load_12"/></StgValue>
</operation>

<operation id="82" st_id="5" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit7:2 %b_1_load_13 = load i6 %b_1_addr_11

]]></Node>
<StgValue><ssdm name="b_1_load_13"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="83" st_id="6" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="128" op_0_bw="128" op_1_bw="32" op_2_bw="32" op_3_bw="4" op_4_bw="4" op_5_bw="2" op_6_bw="0" op_7_bw="0">
<![CDATA[
:0 %call_ret1 = call i128 @_sum, i32 %this_p_read_5, i32 %b_1, i4 %this_1_offset_read, i4 %b_1_offset_read, i2 %trunc_ln138

]]></Node>
<StgValue><ssdm name="call_ret1"/></StgValue>
</operation>

<operation id="84" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="32" op_0_bw="128">
<![CDATA[
:1 %tmp_s = extractvalue i128 %call_ret1

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="85" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="32" op_0_bw="128">
<![CDATA[
:2 %agg_result_1_ret = extractvalue i128 %call_ret1

]]></Node>
<StgValue><ssdm name="agg_result_1_ret"/></StgValue>
</operation>

<operation id="86" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="32" op_0_bw="128">
<![CDATA[
:3 %agg_result_11_ret = extractvalue i128 %call_ret1

]]></Node>
<StgValue><ssdm name="agg_result_11_ret"/></StgValue>
</operation>

<operation id="87" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="32" op_0_bw="128">
<![CDATA[
:4 %agg_result_12_ret = extractvalue i128 %call_ret1

]]></Node>
<StgValue><ssdm name="agg_result_12_ret"/></StgValue>
</operation>

<operation id="88" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="0">
<![CDATA[
:5 %br_ln151 = br void

]]></Node>
<StgValue><ssdm name="br_ln151"/></StgValue>
</operation>

<operation id="89" st_id="6" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="128" op_0_bw="128" op_1_bw="32" op_2_bw="32" op_3_bw="4" op_4_bw="4" op_5_bw="2" op_6_bw="0" op_7_bw="0">
<![CDATA[
:1 %call_ret = call i128 @_sum, i32 %b_p_read11, i32 %b_1, i4 %b_1_offset_read, i4 %this_1_offset_read, i2 %sub_ln149

]]></Node>
<StgValue><ssdm name="call_ret"/></StgValue>
</operation>

<operation id="90" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="32" op_0_bw="128">
<![CDATA[
:2 %tmp = extractvalue i128 %call_ret

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="91" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="128">
<![CDATA[
:3 %agg_result_1_ret1 = extractvalue i128 %call_ret

]]></Node>
<StgValue><ssdm name="agg_result_1_ret1"/></StgValue>
</operation>

<operation id="92" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="128">
<![CDATA[
:4 %agg_result_11_ret2 = extractvalue i128 %call_ret

]]></Node>
<StgValue><ssdm name="agg_result_11_ret2"/></StgValue>
</operation>

<operation id="93" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="32" op_0_bw="128">
<![CDATA[
:5 %agg_result_12_ret3 = extractvalue i128 %call_ret

]]></Node>
<StgValue><ssdm name="agg_result_12_ret3"/></StgValue>
</operation>

<operation id="94" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln149 = br void

]]></Node>
<StgValue><ssdm name="br_ln149"/></StgValue>
</operation>

<operation id="95" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_7 = load i6 %b_1_addr16

]]></Node>
<StgValue><ssdm name="b_1_load_7"/></StgValue>
</operation>

<operation id="96" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="32" op_0_bw="6">
<![CDATA[
:1 %b_1_load_8 = load i6 %b_1_addr_8

]]></Node>
<StgValue><ssdm name="b_1_load_8"/></StgValue>
</operation>

<operation id="97" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="32" op_0_bw="6">
<![CDATA[
:2 %b_1_load_9 = load i6 %b_1_addr_9

]]></Node>
<StgValue><ssdm name="b_1_load_9"/></StgValue>
</operation>

<operation id="98" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="0"/>
<literal name="icmp_ln144" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="0">
<![CDATA[
:3 %br_ln145 = br void

]]></Node>
<StgValue><ssdm name="br_ln145"/></StgValue>
</operation>

<operation id="99" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="6">
<![CDATA[
:0 %b_1_load_14 = load i6 %b_1_addr

]]></Node>
<StgValue><ssdm name="b_1_load_14"/></StgValue>
</operation>

<operation id="100" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="32" op_0_bw="6">
<![CDATA[
:1 %b_1_load_15 = load i6 %b_1_addr_10

]]></Node>
<StgValue><ssdm name="b_1_load_15"/></StgValue>
</operation>

<operation id="101" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="6">
<![CDATA[
:2 %b_1_load_16 = load i6 %b_1_addr_11

]]></Node>
<StgValue><ssdm name="b_1_load_16"/></StgValue>
</operation>

<operation id="102" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="and_ln61_4" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="0"/>
<literal name="icmp_ln141" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0">
<![CDATA[
:3 %br_ln142 = br void

]]></Node>
<StgValue><ssdm name="br_ln142"/></StgValue>
</operation>

<operation id="103" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit7:0 %b_1_load_11 = load i6 %b_1_addr

]]></Node>
<StgValue><ssdm name="b_1_load_11"/></StgValue>
</operation>

<operation id="104" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit7:1 %b_1_load_12 = load i6 %b_1_addr_10

]]></Node>
<StgValue><ssdm name="b_1_load_12"/></StgValue>
</operation>

<operation id="105" st_id="6" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit7:2 %b_1_load_13 = load i6 %b_1_addr_11

]]></Node>
<StgValue><ssdm name="b_1_load_13"/></StgValue>
</operation>

<operation id="106" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp><and_exp><literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_11" val="1"/>
<literal name="and_ln61_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="0">
<![CDATA[
_ZNK3BaneqEf.exit7:3 %br_ln136 = br void

]]></Node>
<StgValue><ssdm name="br_ln136"/></StgValue>
</operation>

<operation id="107" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:0 %agg_result_1_0 = phi i32 %b_1_load_14, void, i32 %b_1_load_7, void, i32 %agg_result_1_ret1, void, i32 %agg_result_1_ret, void, i32 %b_1_load_11, void %_ZNK3BaneqEf.exit7, i32 %b_1_load, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_1_0"/></StgValue>
</operation>

<operation id="108" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:1 %agg_result_112_0 = phi i32 %b_1_load_15, void, i32 %b_1_load_8, void, i32 %agg_result_11_ret2, void, i32 %agg_result_11_ret, void, i32 %b_1_load_12, void %_ZNK3BaneqEf.exit7, i32 %b_1_load_4, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_112_0"/></StgValue>
</operation>

<operation id="109" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:2 %agg_result_12_0 = phi i32 %b_1_load_16, void, i32 %b_1_load_9, void, i32 %agg_result_12_ret3, void, i32 %agg_result_12_ret, void, i32 %b_1_load_13, void %_ZNK3BaneqEf.exit7, i32 %b_1_load_5, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_12_0"/></StgValue>
</operation>

<operation id="110" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:3 %agg_result_01_0 = phi i32 %this_p_read_5, void, i32 %b_p_read11, void, i32 %tmp, void, i32 %tmp_s, void, i32 %this_p_read_5, void %_ZNK3BaneqEf.exit7, i32 %b_p_read11, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="agg_result_01_0"/></StgValue>
</operation>

<operation id="111" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:4 %mrv = insertvalue i128 <undef>, i32 %agg_result_01_0

]]></Node>
<StgValue><ssdm name="mrv"/></StgValue>
</operation>

<operation id="112" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:5 %mrv_1 = insertvalue i128 %mrv, i32 %agg_result_1_0

]]></Node>
<StgValue><ssdm name="mrv_1"/></StgValue>
</operation>

<operation id="113" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:6 %mrv_2 = insertvalue i128 %mrv_1, i32 %agg_result_112_0

]]></Node>
<StgValue><ssdm name="mrv_2"/></StgValue>
</operation>

<operation id="114" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:7 %mrv_3 = insertvalue i128 %mrv_2, i32 %agg_result_12_0

]]></Node>
<StgValue><ssdm name="mrv_3"/></StgValue>
</operation>

<operation id="115" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="128">
<![CDATA[
:8 %ret_ln152 = ret i128 %mrv_3

]]></Node>
<StgValue><ssdm name="ret_ln152"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="116" st_id="7" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit:0 %b_1_load = load i6 %b_1_addr16

]]></Node>
<StgValue><ssdm name="b_1_load"/></StgValue>
</operation>

<operation id="117" st_id="7" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit:1 %b_1_load_4 = load i6 %b_1_addr_8

]]></Node>
<StgValue><ssdm name="b_1_load_4"/></StgValue>
</operation>

<operation id="118" st_id="7" stage="2" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit:2 %b_1_load_5 = load i6 %b_1_addr_9

]]></Node>
<StgValue><ssdm name="b_1_load_5"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="119" st_id="8" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit:0 %b_1_load = load i6 %b_1_addr16

]]></Node>
<StgValue><ssdm name="b_1_load"/></StgValue>
</operation>

<operation id="120" st_id="8" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit:1 %b_1_load_4 = load i6 %b_1_addr_8

]]></Node>
<StgValue><ssdm name="b_1_load_4"/></StgValue>
</operation>

<operation id="121" st_id="8" stage="1" lat="2">
<core>RAM_1WnR</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="6">
<![CDATA[
_ZNK3BaneqEf.exit:2 %b_1_load_5 = load i6 %b_1_addr_9

]]></Node>
<StgValue><ssdm name="b_1_load_5"/></StgValue>
</operation>

<operation id="122" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0">
<![CDATA[
_ZNK3BaneqEf.exit:3 %br_ln133 = br void

]]></Node>
<StgValue><ssdm name="br_ln133"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
