Lab01

這次作業主要讓我們熟悉問題拆解與演算法設計流程，要求針對指定問題設計並實作可行程式，理解如何將問題轉化為演算法。作業過程中，我練習了邏輯思考、程式設計技巧，並體會演算法效率的重要性，同時建立了使用 Verilog 設計組合電路的基礎概念。  

最具挑戰的是設計高效率演算法，需兼顧正確性與時間、空間複雜度。我最後選擇用 if 判斷列出所有可能排列，成功涵蓋所有情況，performance 獲得 24/30。這讓我體會到，即使不是最理想的方法，靈活應用策略也能取得不錯成果。
