verilog
├── glip
│   ├── glip_channel.sv
│   └── glip_tcp_toplevel.sv
├── main
│   ├── riscv_tile_testbench.sv
│   └── soc_riscv_testbench.sv
└── monitor
    ├── r3_checker.sv
    └── trace_monitor.sv

3 directories, 6 files
