module dec2to4(I,D);
input [1:0] I;
output reg [3:0] D;
initial D=4'b0000;
always@(I)
case(I)
2'b00:D[3]=1;
2'b01:D[2]=1;
2'b10:D[1]=1;
2'b11:D[0]=1;
endcase
endmodule

module dec2to4tb;
reg [1:0] I;
wire [3:0] D;
dec2to4 test(I,D);
initial begin
$monitor($time,": I=%b , D=%b",I,D);
I=2'b00;
#10 I=2'b01;
#10 I=2'b10;
#10 I=2'b11;
#10 $stop;
end
endmodule