<!DOCTYPE html>
<html>

<head>
  <meta charset="utf-8">
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  <title>2023-03-23_Memoria virtuale</title>
  <link rel="stylesheet" href="https://stackedit.io/style.css" />
</head>

<body class="stackedit">
  <div class="stackedit__left">
    <div class="stackedit__toc">
      
<ul>
<li><a href="#memoria-virtuale">Memoria virtuale</a>
<ul>
<li><a href="#vantaggi-della-memoria-virtuale">Vantaggi della memoria virtuale</a></li>
<li><a href="#traduzione-da-virtuale-a-fisico">Traduzione da virtuale a fisico</a></li>
<li><a href="#page-fault">Page fault</a></li>
<li><a href="#integrazione-della-memoria-cache">Integrazione della memoria cache</a></li>
<li><a href="#gestione-della-memoria-virtuale-del-so">Gestione della memoria virtuale del SO</a></li>
<li><a href="#context-switch">Context switch</a></li>
<li><a href="#page-table-multilivello">Page table multilivello</a></li>
</ul>
</li>
</ul>

    </div>
  </div>
  <div class="stackedit__right">
    <div class="stackedit__html">
      <h1 id="memoria-virtuale">Memoria virtuale</h1>
<p>Vogliamo realizzare un meccanismo che:</p>
<ul>
<li>Permetta alla memoria RAM di essere condivisa tra più programmi in esecuzione, senza però che un programma possa accedere senza permesso all’area di memoria riservata ad un altro programma.</li>
<li>Permetta ad un programma di utilizzare più memoria RAM di quella realmente disponibile nel sistema</li>
</ul>
<p>Per permettere queste due cose entra in gioco la <strong>memoria virtuale</strong></p>
<p>I programmi (più in generale il processore) utilizzano uno spazio di indirizzamento virtuale che non coincide con l’indirizzamento fisico della memoria RAM.</p>
<p>I blocchi di memoria (chiamate <strong>pagine</strong>), cioè degli insiemi di indirizzi di memoria virtuali vengono mappati dal sistema operativo in indirizzi fisici nella RAM.</p>
<h2 id="vantaggi-della-memoria-virtuale">Vantaggi della memoria virtuale</h2>
<ol>
<li>Illusione di avere più memoria disponibile di quella che è in realtà<br>
solo le parti attive del programma sono mappate in memoria RAM, le parti inattive sono mappate nella memoria secondaria (HDD, SSD) in una area specifica chiamata <strong>spazio di swap</strong> oppure <strong>file di paging</strong>.<br>
Grazie a questo è possibile che più programmi che richiedano oltre la memoria fisicamente installata girino contemporaneamente nel sistema</li>
<li>Protezione: avendo questa memoria virtuale che viene mappata in RAM senza che sia il programmatore a farlo assicura che gli indirizzi virtuali siano effettivamente mappati su indirizzi fisici diversi che non vanno a modificare o leggere dati di altri programmi</li>
<li>Semplificazione del caricamento del programma: i dati del programma vengono assegnati a degli indirizzi virtuale che possono anche essere mappati casualmente ovunque in memoria RAM senza causare problemi, e senza necessità di scrivere il programma per utilizzare una specifica area di memoria.</li>
</ol>
<h2 id="traduzione-da-virtuale-a-fisico">Traduzione da virtuale a fisico</h2>
<p>Gli indirizzi virtuali sono divisi in <strong>virtual page number</strong> e <strong>page offset</strong></p>
<p>Gli indirizzi fisici sono divisi in <strong>phisical page number</strong> e <strong>page offset</strong></p>
<p>Il <em>page offset</em> è lo stesso sia per gli indirizzi virtuali sia per quelli fisici</p>
<p>Un meccanismo riesce ad associare i <em>virtual page number</em> in <em>phisical page number</em>, ma non si può fare il contrario dato che è possibile avere più indirizzi virtuali associati ad un indirizzo fisico (programmi differenti che utilizzano gli stessi dati).</p>
<p>Il numero di bit del page offset determina la dimensione della pagina (blocco di memoria)</p>
<p>La traduzione avviene mediante una tabella <strong>page table</strong> che risiede in RAM e ogni programma ha una propria <em>page table</em> che è raggiungibile tramite un registro speciale chiamato <em>page table register</em></p>
<p>Questa tabella associa gli indirizzi virtuali a quelli fisici.</p>
<p>Quando un programma vuole accedere ad un’area in memoria virtuale:</p>
<ol>
<li>l’indirizzo viene diviso nelle due parti (<em>number</em> e <em>offset</em>)</li>
<li>il <em>number</em> viene utilizzato come indice della tabella</li>
<li>dopo aver trovato la riga della tabella viene utilizzato l’offset insieme al contenuto della riga nella tabella per ottenere l’indirizzo fisico della RAM</li>
</ol>
<p><img src="https://i.ibb.co/5cnqdr1/mapping-virt-mem.png" alt=""></p>
<h2 id="page-fault">Page fault</h2>
<p>Se una pagina non viene trovata in RAM, allora significa che si trova solo nel disco, questo viene definito <strong>page fault</strong></p>
<p>Il miss-penalty per recuperare il dato dal disco è enorme, quindi ridurre il numero di page fault è molto importante.</p>
<p>Caratteristiche</p>
<ul>
<li>il mapping tra pagine virtuali e fisiche è di tipo <strong>completamente associativo</strong></li>
<li>Viene utilizzata la politica <strong>LRU</strong> (<em>least recent used</em>) per il rimpiazzo delle pagine</li>
<li>il page fault sono gestiti dal sistema operativo</li>
<li>viene utilizzata la politica <strong>write-back</strong> per la scrittura</li>
</ul>
<h3 id="bit-di-stato">Bit di stato</h3>
<ul>
<li><strong>valid bit</strong>: quando posto a 1 indica che il dato è presente in RAM, mentre è 0 quando il dato è presente solo sul disco.</li>
<li><strong>dirty bit</strong>: quando posto a 1 indica che la pagina è stata modificata e quindi quando verrà sostituita deve venir aggiornato il suo valore nelle memorie secondarie</li>
<li><strong>reference bit</strong>: viene settato a 1 ogni volta che la pagina viene riferita e periodicamente viene posto a 0. Serve per l’implementazione della politica LRU</li>
</ul>
<h3 id="translation-lookaside-buffer">Translation lookaside buffer</h3>
<p><em>Translation lookaside buffer</em> (TLB) è un’altra memoria cache utilizzata per memorizzare delle porzioni di <em>page table</em> (quelli utilizzate più recentemente). Essa presenta tempi di accesso molti più veloci della ram e sfrutta la località spaziale.</p>
<p>Nel caso si verifichi un miss nella TLB si va prima a cercare nella <em>page table</em> e se si verifica un <em>page fault</em> si cerca nel disco.</p>
<h2 id="integrazione-della-memoria-cache">Integrazione della memoria cache</h2>
<p>In questo sistema di memoria virtuale si può integrare la memoria cache in tre modi differenti:</p>
<ul>
<li><strong>Physically addressed cache</strong>: la cache utilizza indirizzi fisici, quindi prima di ogni accesso in cache si deve passare per TLB e nel caso di TLB-miss si passa per la page table. processi diversi che utilizzano gli stessi indirizzi virtuali non creano problemi.</li>
<li><strong>Virtually addressed cache</strong>: la cache utilizza indirizzi virtuali, ogni cache-hit non richiede accesso a TLB (evitando di provocare TBL miss e paga fault). Processi che utilizzano gli stessi indirizzi virtuali possono creare dei problemi di letture e scritture senza permesso.</li>
<li><strong>Virtually indexed but physically tagged</strong>: l’index viene calcolato sull’indirizzo virtuale mentre il tag viene ottenuto dall’indirizzo fisico. non presenta il problemi di processi che utilizzano gli stessi indirizzi virtuali. comportamente simile alla physically addressed.</li>
</ul>
<h3 id="tipologie-di-miss">Tipologie di miss</h3>
<ul>
<li><strong>compulsory</strong>: sono i miss certi, si verificano quando i blocchi vengono acceduti per la prima volta.</li>
<li><strong>capacity</strong>: si verificano quando la cache non è in grado di contenere tutti i blocchi necessari al processo, un blocco utile viene espulso e successivamente riammesso.</li>
<li><strong>collisions</strong>: si verifica con le cache completamente associative e accade quando due blocchi competono per una certa posizione.</li>
</ul>
<h2 id="gestione-della-memoria-virtuale-del-so">Gestione della memoria virtuale del SO</h2>
<p>Il sistema operativo deve intervenire in caso di  <em>TBL miss</em> e <em>page fault</em>.</p>
<p>la CPU possiede almeno due modalità di esecuzione: <strong>user mode</strong> e <strong>supervisor mode</strong> (kernel mode).</p>
<p>Alcune operazioni (le più importanti) possono essere fatte solo in kernel mode. I normali programmi vengono eseguiti in user mode.</p>
<p>Un programma eseguito in user mode:</p>
<ul>
<li>non può modificare il <em>page table register</em></li>
<li>non può modificare le entry del TLB</li>
<li>non può cambiare autonomamente in supervisor mode</li>
</ul>
<p>In supervisor mode non ci sono limitazioni.</p>
<h3 id="system-call">System call</h3>
<p>Un programma in user mode può passare alla supervisor mode solo attraverso una <strong>system call</strong> che:</p>
<ul>
<li>Entra in supervisor mode</li>
<li>Trasferisce il controllo ad una locazione che si occupa di gestire l’interruzione (quindi in supervisor mode viene eseguito solo codice del sistema operativo).</li>
<li>Salva il PC del processo in un registro chiamato <em>Exception Link Register</em> (ELR)</li>
</ul>
<h3 id="eccezioni">Eccezioni</h3>
<ul>
<li>
<p><strong>Eccezione TBL miss</strong>: la pagina non è presente in TLB però è presente in RAM</p>
<ul>
<li>L’eccezione può essere gestita tramite la <em>page table</em></li>
<li><em>miss-penalty</em> molto basso</li>
<li>l’istruzione che ha causate l’eccezione deve essere rieseguita dopo aver risolto l’eccezione</li>
</ul>
</li>
<li>
<p><strong>Eccezione TLB miss + page fault</strong>:la pagina non è presente in TLB e nemmeno in RAM</p>
<ul>
<li>La pagina mancante in RAM deve essere recuperata dal disco</li>
<li><em>miss-penalty</em> molto grande</li>
<li>si effettua un <strong>context switch</strong> mentre si attende il dato da recuperare</li>
<li>quando il page fault è risolto si riprende l’esecuzione del processo.ù</li>
</ul>
</li>
<li>
<p><strong>Page fault con rimpiazzamento pagina</strong>: Page fault e la memoria RAM è piena, quindi bisogna sostituire qualche pagina in RAM</p>
<ul>
<li>Se la pagina da sostituire è stata anche modificata va prima aggiornata nel disco</li>
<li>Se la pagina da sostituire era presenta in TLB va rimossa anche da lì</li>
</ul>
</li>
</ul>
<h2 id="context-switch">Context switch</h2>
<p>Il <strong>context switch</strong> è un’operazione che fa il sistema operativo per cambiare il processo che è in esecuzione attualmente. Quando alcuni programmi per vari motivi richiedono dei tempi di attesa (ad esempio <em>Eccezione TLB miss + page fault</em>) si effettua il context switch e quindi si salva lo stato del processo e si manda in esecuzione un altro programma e si mette in “pausa” quello precedente.</p>
<p>Quando si cambia processo in esecuzione dobbiamo assicurarci che il nuovo processo non possa accedere ai dati del vecchio processo. Mentre la <em>page table</em> è unica per ogni processo e non ci crea problemi perché basta cambiare il puntatore alla tabella (basta cambiare il valore del <em>page table register</em>), il problema sta nella TLB che è unica e tutti utilizzano la stessa. Questo problema si risolve con l’ASID.</p>
<h3 id="asid">ASID</h3>
<p>Svuotare la TLB ad ogni context switch sarebbe troppo dispendioso, viene quindi introdotto un <em>Address Space ID</em> (ASID), cioè un ID che viene affiancato all’indirizzo virtuale per indicare a chi appartiene quel blocco di memoria, così non serve svuotare la cache/TLB ad ogni context switch.</p>
<h2 id="page-table-multilivello">Page table multilivello</h2>
<p>Per spazi di indirizzamento molto grandi si ottengono delle page table di una dimensione discretamente grande, contando però che ogni processo ha una propria page table si potrebbe arrivare a saturare la memoria RAM solo per contenere le page table.</p>
<p>Si utilizzano quindi delle page table multilivello:</p>
<p>Praticamente abbiamo che nella page table di primo livello ci sono dei puntatori alle page table di secondo livello, nelle page table di secondo livello ci sono dei puntatori a quelle di terzo livello e così via. solo l’ultimo livello conterrà gli indirizzi che cerchiamo. In RAM caricheremo solo la sequenza di page table che ci portano all’indirizzo che ci interessa e non tutte le possibili page table.<br>
Le page table che non ci interessano vengono messe nel disco secondario (ci sarà una entry nella page di primo livello che le punterà).<br>
La page di primo livello deve rimanere sempre in memoria RAM.<br>
Ad esempio ARM utilizza 4 livelli di page table.</p>
<p><img src="https://i.ibb.co/MCSdpp8/multilev-page.png" alt=""></p>
<p>approfondimento: <a href="https://www.youtube.com/watch?v=Z4kSOv49GNc">https://www.youtube.com/watch?v=Z4kSOv49GNc</a></p>

    </div>
  </div>
</body>

</html>
