# biRISC-V - 32-bit dual issue RISC-V CPU
## Описание
SSRV(Super-Scalar RISC-V) --- суперскалярное внепорядковое процессорное ядро RV32IMC, производительность: 6.4 CoreMark/МГц.
Основная архитектура ядра представляет собой четыре буфера, соединенных вместе, с шиной команд, сконфигурированной как 32*N бит, и фиксированной 32-битной шиной данных.  

Ссылка на авторский репозитарий [тут](https://github.com/risclite/SuperScalar-RISCV-CPU)  
    
## Принципиальная схема
![image](https://github.com/Rozenroze/DATASET_RISCV/assets/131447538/6e50890c-a2ef-4328-bed6-56ffc1fa7b1b)

Данные синтеза доступны по ссылке на [Яндекс диск](https://disk.yandex.ru/d/WoJWMWOvAvWjBQ) 

## Метрики синтеза OpenLane
![openlane_graph_ssrv](https://github.com/Rozenroze/DATASET_RISCV/assets/131447538/627b792b-2813-40d6-b1f1-e40e9b0dda6d)
## Метрики синтеза Design Compiler
![dc_graph_ssrv](https://github.com/Rozenroze/DATASET_RISCV/assets/131447538/22e85673-eb86-49ff-82ba-df75a4a3ede9)
