module pencode_module
(
	CLK, Sw_In, LED_Out, ledR
);
	 input CLK;
	 input wire [7:0]Sw_In;
	 output reg [2:0]LED_Out;
	 output reg Valid;
	
	 integer i;		//带符号寄存器型数据，为什么这样定义，定义成reg会有什么影响

	always @ ( posedge CLK )
		begin 
			LED_Out <= 'b0;
			valid <= 'b0;		//在always块中，将y和valid的值初始化，这样它们就总是被赋一定值的，否则，可能会生成一个锁存器
			for( i = 0; i <= 7; i = i+1 )		//因为for循环是从0到7的，判断x[i]是否等于1，这将把最终i的值赋给y，因此，x[7]具有最高优先级
				if( Sw_In[i] == 1 )
					begin 
						y <= i;
						valid <= 1;		//While Sw_In[7:0] != 8'b0, Valid = 1'b1	
					end
				else
					y <= y;		//增加此行，程序更可靠
		end

endmodule  
	