# 数码管下板



## 数码管显示降频

将频率降到1000hz左右，这是显示效果最好的。

> 为了减少实际使用的FPGA芯片的IO端口，可采用分时复用的扫描显示方案进行数码管驱动。分时复用的扫描显示利用了人眼的视觉暂留特性，如果公共端控制信号的刷新速度足够快，人眼就分辨不出LED的闪烁，认为数码管时同时点亮的。控制信号的最佳刷新频率为1000Hz左右

```verilog
`timescale 1ns / 1ps
module top_led_dynamic(
    output  reg    [7:0]    seg,	// 数码管的公共段选信号
    output  reg    [3:0]    an,		// 作为4个数码管的位选信号
    
    input   wire            clk,
    input   wire            rst,
    input   wire    [3:0]   in3, in2, in1, in0
    );
    	// EGo1数码管是共阴极的，需要连接高电平，对应位置被点亮
	   parameter   _0 = ~8'hc0;
	   parameter   _1 = ~8'hf9;
	   parameter   _2 = ~8'ha4;
	   parameter   _3 = ~8'hb0;
	   parameter   _4 = ~8'h99;
	   parameter   _5 = ~8'h92;
	   parameter   _6 = ~8'h82;
	   parameter   _7 = ~8'hf8;
	   parameter   _8 = ~8'h80;
	   parameter   _9 = ~8'h90;
	   parameter   _a = ~8'h88;
	   parameter   _b = ~8'h83;
	   parameter   _c = ~8'hc6;
	   parameter   _d = ~8'ha1;
	   parameter   _e = ~8'h86;
	   parameter   _f = ~8'h8e;
	   parameter   _err = ~8'hcf;
	   
	   parameter   N = 18;//此参数就是调节数码管下板频率的。
    
       
    reg     [N-1 : 0]  regN; 
    reg     [3:0]       hex_in;
    
    always @ (posedge clk or posedge rst)   begin
        if (rst == 1'b1)    begin
            regN    <=  0;
        end else    begin
            regN    <=  regN + 1;
        end
    end
    // regN实现对100MHz的系统时钟的2^16分频
    // 让每一个数码管都机会亮起来
    always @ (*)    begin
        case (regN[N-1: N-2])
            2'b00:  begin
                an  <=  4'b0001;
                hex_in  <=  in0;
            end
            2'b01:  begin
                an  <=  4'b0010;
                hex_in  <=  in1;
            end
            2'b10:  begin
                an  <=  4'b0100;
                hex_in  <=  in2;
            end
            2'b11:  begin
                an  <=  4'b1000;
                hex_in  <=  in3;
            end
            default:    begin
                an  <=  4'b1111;
                hex_in  <=  in3;
            end
        endcase
    end
    
    always @ (*)    begin
        case (hex_in)
            4'h0:   seg <=  _0;
            4'h1:   seg <=  _1;
            4'h2:   seg <=  _2;
            4'h3:   seg <=  _3;
            4'h4:   seg <=  _4;
            4'h5:   seg <=  _5;
            4'h6:   seg <=  _6;
            4'h7:   seg <=  _7;
            4'h8:   seg <=  _8;
            4'h9:   seg <=  _9;
            4'ha:   seg <=  _a;
            4'hb:   seg <=  _b;
            4'hc:   seg <=  _c;
            4'hd:   seg <=  _d;
            4'he:   seg <=  _e;
            4'hf:   seg <=  _f;
            default:seg <=  _err;
        endcase
    end
            
endmodule

```





## clk降频

为什么需要降频？

> 例子：当使用数码管做一个60秒计时器时；
>
> 如果使用EGO1本身的clk信号（P17） 其自身的频率为100MHz；
>
> 最后数码管的显示效果就是全都是8；
>
> 原因就是clk频率太快，导致每一个晶管在肉眼看来都是点亮状态。
>
> 所以我们需要对clk进行降频。



如何降频？

```verilog
    reg clk_10 = 1'b0;
    integer count = 0;

    always@(clk)begin
        if(count == 10000000)begin
            count=0;
            clk = ~clk;
        end
        else begin
            count = count+1;
        end
    end

//此处的clk_10就是降频之后的10hz频率
```





![image-20220424090205597](https://s2.loli.net/2022/06/11/Gy4BCj6RYF9iN7U.png)

对于段选信号来说：

​			seg [7:0] 其高位到低位依次对应的是：dp，g，f，e，d，c，b，a。

​			对应的引脚是D5、B2、B3、A1、B1、A3、A4、B4

段选信号左边四个数码管 共用 同样的8个引脚；右边的四个 共用 8个引脚。

![image-20220424090345330](https://s2.loli.net/2022/06/11/FcxEe53d4yuYlQL.png)



an就是位选信号：说白就是有8个数码管，an如果是[7:0]的话，哪一位是1就让哪一位亮；例如10000000，就是G2这个位亮，至于具体显示什么数字，那就是由段选信号seg来决定的。



当然an不一定需要7位，因为最后还是跟你接口所连接的情况来看的（即 约束文件constraint）

例如an可能就是4位（[3:0]），然后高位到低位，依次接的是 G2、C2、C1、H1；

那本质上给4‘b0001，那也是可以让H1这个位亮的。



**数码管亮的本质就是：每一次都只让一个位亮，但是通过快速的动态刷新，让其感觉是所有位都是一起亮的。**