Fitter report for CEG_Lab4
Thu Nov 20 14:19:39 2014
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Cascade Chains
 12. Embedded Cells
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Fitter RAM Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Thu Nov 20 14:19:39 2014        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; CEG_Lab4                                     ;
; Top-level Entity Name ; lab3top                                      ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 252 / 3,744 ( 7 % )                          ;
; Total pins            ; 52 / 189 ( 28 % )                            ;
; Total memory bits     ; 2,048 / 18,432 ( 11 % )                      ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                           ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk  ; 91    ; --  ; --   ; 86      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP0 ; 41    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP1 ; 40    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP2 ; 39    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP3 ; 38    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP4 ; 36    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP5 ; 35    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP6 ; 34    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; DIP7 ; 33    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                           ;
+-----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name      ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; OUTD_Load ; 143   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; IR_Load   ; 166   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; memwrite  ; 109   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; AR_Load   ; 193   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; PC_Load   ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DR_Load   ; 65    ; --  ; 47   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DR_Inc    ; 66    ; --  ; 47   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; AC_Clear  ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; AC_Load   ; 79    ; --  ; 35   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; AC_Inc    ; 106   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALU_Sel2  ; 169   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALU_Sel1  ; 45    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ALU_Sel0  ; 78    ; --  ; 36   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; BusSel2   ; 190   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; BusSel1   ; 199   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; BusSel0   ; 108   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Halt      ; 154   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; e2        ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d2        ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; g2        ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; f2        ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; a2        ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; c2        ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; b2        ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d1        ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; e1        ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; g1        ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; f1        ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; a1        ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; c1        ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; b1        ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_0    ; 82    ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_1    ; 54    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_2    ; 88    ; --  ; 27   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_3    ; 208   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_4    ; 97    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_5    ; 171   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_6    ; 207   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OUTD_7    ; 46    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SC-Clear  ; 144   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dec2      ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; PC_Inc    ; 100   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dec1      ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_INT    ;              ;
; 6     ; a1         ; TTL          ;
; 7     ; b1         ; TTL          ;
; 8     ; c1         ; TTL          ;
; 9     ; d1         ; TTL          ;
; 10    ; GND_INT    ;              ;
; 11    ; e1         ; TTL          ;
; 12    ; f1         ; TTL          ;
; 13    ; g1         ; TTL          ;
; 14    ; dec1       ; TTL          ;
; 15    ; AC_Clear   ; TTL          ;
; 16    ; VCC_INT    ;              ;
; 17    ; a2         ; TTL          ;
; 18    ; b2         ; TTL          ;
; 19    ; c2         ; TTL          ;
; 20    ; d2         ; TTL          ;
; 21    ; e2         ; TTL          ;
; 22    ; GND_INT    ;              ;
; 23    ; f2         ; TTL          ;
; 24    ; g2         ; TTL          ;
; 25    ; dec2       ; TTL          ;
; 26    ; GND*       ;              ;
; 27    ; VCC_INT    ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND_INT    ;              ;
; 33    ; DIP7       ; TTL          ;
; 34    ; DIP6       ; TTL          ;
; 35    ; DIP5       ; TTL          ;
; 36    ; DIP4       ; TTL          ;
; 37    ; VCC_INT    ;              ;
; 38    ; DIP3       ; TTL          ;
; 39    ; DIP2       ; TTL          ;
; 40    ; DIP1       ; TTL          ;
; 41    ; DIP0       ; TTL          ;
; 42    ; GND_INT    ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; ALU_Sel1   ; TTL          ;
; 46    ; OUTD_7     ; TTL          ;
; 47    ; VCC_INT    ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; GND*       ;              ;
; 54    ; OUTD_1     ; TTL          ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; VCC_INT    ;              ;
; 58    ; #TMS       ;              ;
; 59    ; #TRST      ;              ;
; 60    ; ^nSTATUS   ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; DR_Load    ; TTL          ;
; 66    ; DR_Inc     ; TTL          ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND_INT    ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND*       ;              ;
; 77    ; VCC_INT    ;              ;
; 78    ; ALU_Sel0   ; TTL          ;
; 79    ; AC_Load    ; TTL          ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; OUTD_0     ; TTL          ;
; 83    ; GND*       ;              ;
; 84    ; GND*       ;              ;
; 85    ; GND_INT    ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; OUTD_2     ; TTL          ;
; 89    ; VCC_INT    ;              ;
; 90    ; GND+       ;              ;
; 91    ; clk        ; TTL          ;
; 92    ; GND+       ;              ;
; 93    ; GND_INT    ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; VCC_INT    ;              ;
; 97    ; OUTD_4     ; TTL          ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; PC_Inc     ; TTL          ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND_INT    ;              ;
; 105   ; GND*       ;              ;
; 106   ; AC_Inc     ; TTL          ;
; 107   ; GND*       ;              ;
; 108   ; BusSel0    ; TTL          ;
; 109   ; memwrite   ; TTL          ;
; 110   ; GND*       ;              ;
; 111   ; GND*       ;              ;
; 112   ; VCC_INT    ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; ^nCONFIG   ;              ;
; 122   ; VCC_INT    ;              ;
; 123   ; ^MSEL1     ;              ;
; 124   ; ^MSEL0     ;              ;
; 125   ; GND_INT    ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND*       ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND_INT    ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND*       ;              ;
; 140   ; VCC_INT    ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; OUTD_Load  ; TTL          ;
; 144   ; SC-Clear   ; TTL          ;
; 145   ; GND_INT    ;              ;
; 146   ; GND*       ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; VCC_INT    ;              ;
; 151   ; GND*       ;              ;
; 152   ; GND*       ;              ;
; 153   ; GND*       ;              ;
; 154   ; Halt       ; TTL          ;
; 155   ; GND_INT    ;              ;
; 156   ; GND*       ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; VCC_INT    ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; GND_INT    ;              ;
; 166   ; IR_Load    ; TTL          ;
; 167   ; PC_Load    ; TTL          ;
; 168   ; GND*       ;              ;
; 169   ; ALU_Sel2   ; TTL          ;
; 170   ; VCC_INT    ;              ;
; 171   ; OUTD_5     ; TTL          ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND_INT    ;              ;
; 177   ; #TDI       ;              ;
; 178   ; ^nCE       ;              ;
; 179   ; ^DCLK      ;              ;
; 180   ; ^DATA0     ;              ;
; 181   ; GND*       ;              ;
; 182   ; GND*       ;              ;
; 183   ; GND*       ;              ;
; 184   ; GND*       ;              ;
; 185   ; GND*       ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND*       ;              ;
; 189   ; VCC_INT    ;              ;
; 190   ; BusSel2    ; TTL          ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; AR_Load    ; TTL          ;
; 194   ; GND*       ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND_INT    ;              ;
; 198   ; GND*       ;              ;
; 199   ; BusSel1    ; TTL          ;
; 200   ; GND*       ;              ;
; 201   ; GND*       ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; VCC_INT    ;              ;
; 206   ; GND*       ;              ;
; 207   ; OUTD_6     ; TTL          ;
; 208   ; OUTD_3     ; TTL          ;
; 209   ; GND*       ;              ;
; 210   ; GND+       ;              ;
; 211   ; GND+       ;              ;
; 212   ; GND+       ;              ;
; 213   ; GND*       ;              ;
; 214   ; GND*       ;              ;
; 215   ; GND*       ;              ;
; 216   ; GND_INT    ;              ;
; 217   ; GND*       ;              ;
; 218   ; GND*       ;              ;
; 219   ; GND*       ;              ;
; 220   ; GND*       ;              ;
; 221   ; GND*       ;              ;
; 222   ; GND*       ;              ;
; 223   ; GND*       ;              ;
; 224   ; VCC_INT    ;              ;
; 225   ; GND*       ;              ;
; 226   ; GND*       ;              ;
; 227   ; GND*       ;              ;
; 228   ; GND*       ;              ;
; 229   ; GND*       ;              ;
; 230   ; GND*       ;              ;
; 231   ; GND*       ;              ;
; 232   ; GND_INT    ;              ;
; 233   ; GND*       ;              ;
; 234   ; GND*       ;              ;
; 235   ; GND*       ;              ;
; 236   ; GND*       ;              ;
; 237   ; GND*       ;              ;
; 238   ; GND*       ;              ;
; 239   ; GND*       ;              ;
; 240   ; GND*       ;              ;
+-------+------------+--------------+


+--------------------------------------------------------------------------+
; Control Signals                                                          ;
+------------------------+---------+---------+--------------+--------------+
; Name                   ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+------------------------+---------+---------+--------------+--------------+
; controlregister:101|96 ; LC1_B19 ; 9       ; Clock enable ; Non-global   ;
; controlregister:101|6  ; LC6_B19 ; 9       ; Clock enable ; Non-global   ;
; controlregister:101|1  ; LC3_B12 ; 9       ; Write enable ; Non-global   ;
; controlregister:101|2  ; LC3_B13 ; 9       ; Clock enable ; Non-global   ;
; clk                    ; 91      ; 86      ; Clock        ; Pin          ;
+------------------------+---------+---------+--------------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; clk  ; 91    ; 86      ; yes    ;
+------+-------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 19    ;
+--------+-------+


+---------------------------------------------------------------------------------------+
; Embedded Cells                                                                        ;
+--------+---------------------------------------------------------------+------+-------+
; Cell # ; Name                                                          ; Mode ; Turbo ;
+--------+---------------------------------------------------------------+------+-------+
; EC1_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
; EC2_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
; EC4_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC7_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC3_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC5_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC8_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC6_B  ; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
+--------+---------------------------------------------------------------+------+-------+


+------------------------------------------------+
; Non-Global High Fan-Out Signals                ;
+--------------------------------------+---------+
; Name                                 ; Fan-Out ;
+--------------------------------------+---------+
; controlregister:101|88~0             ; 42      ;
; controlregister:101|91~0             ; 33      ;
; controlregister:101|84~0             ; 33      ;
; controlregister:101|128~0            ; 21      ;
; controlregister:101|81~0             ; 21      ;
; register8bits:64|register1bit:29|1~3 ; 18      ;
; counter4bits:98|counter1bit:33|1~3   ; 15      ;
; controlregister:101|7~0              ; 14      ;
; counter4bits:98|counter1bit:35|1~4   ; 13      ;
; counter8bits:58|counter1bit:48|1~6   ; 13      ;
; controlregister:101|93~0             ; 13      ;
; counter8bits:58|counter1bit:47|1~6   ; 12      ;
; counter8bits:58|counter1bit:49|1~6   ; 12      ;
; counter4bits:98|counter1bit:34|1~4   ; 12      ;
; controlregister:101|8~0              ; 12      ;
; counter8bits:58|counter1bit:50|1~13  ; 11      ;
; counter8bits:58|counter1bit:51|1~7   ; 11      ;
; counter8bits:58|counter1bit:52|1~13  ; 11      ;
; counter4bits:98|counter1bit:36|1~4   ; 11      ;
; controlregister:101|5~0              ; 11      ;
; counter8bits:59|counter1bit:49|1~4   ; 10      ;
; counter8bits:58|16~0                 ; 10      ;
; register8bits:69|register1bit:25|1~3 ; 9       ;
; counter8bits:58|counter1bit:46|1~8   ; 9       ;
; register8bits:69|register1bit:24|1~3 ; 9       ;
; register8bits:69|register1bit:23|1~3 ; 9       ;
; counter8bits:59|counter1bit:47|1~4   ; 9       ;
; counter8bits:59|counter1bit:51|1~4   ; 9       ;
; controlregister:101|2~1              ; 9       ;
; controlregister:101|6~1              ; 9       ;
; controlregister:101|96~1             ; 9       ;
; register8bits:69|register1bit:27|1~3 ; 9       ;
; controlregister:101|3~0              ; 9       ;
; register8bits:69|register1bit:26|1~3 ; 9       ;
; register8bits:69|register1bit:28|1~3 ; 9       ;
; controlregister:101|1~0              ; 9       ;
; register8bits:69|register1bit:30|1~3 ; 9       ;
; register8bits:69|register1bit:29|1~3 ; 9       ;
; register8bits:66|register1bit:26|1~3 ; 8       ;
; register8bits:66|register1bit:24|1~3 ; 8       ;
; counter8bits:58|counter1bit:53|1~9   ; 8       ;
; register8bits:66|register1bit:29|1~3 ; 8       ;
; counter8bits:59|counter1bit:46|1~4   ; 8       ;
; register8bits:66|register1bit:23|1~3 ; 8       ;
; register8bits:66|register1bit:30|1~3 ; 8       ;
; register8bits:66|register1bit:27|1~3 ; 8       ;
; register8bits:66|register1bit:25|1~3 ; 8       ;
; register8bits:66|register1bit:28|1~3 ; 8       ;
; 16dmux:99|33~9                       ; 7       ;
; counter8bits:59|counter1bit:48|1~4   ; 7       ;
+--------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 427            ;
; 1                        ; 6              ;
; 2                        ; 2              ;
; 3                        ; 1              ;
; 4                        ; 2              ;
; 5                        ; 1              ;
; 6                        ; 2              ;
; 7                        ; 2              ;
; 8                        ; 25             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 437            ;
; 1                           ; 2              ;
; 2                           ; 6              ;
; 3                           ; 0              ;
; 4                           ; 7              ;
; 5                           ; 4              ;
; 6                           ; 10             ;
; 7                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 427            ;
; 1                          ; 3              ;
; 2                          ; 0              ;
; 3                          ; 2              ;
; 4                          ; 6              ;
; 5                          ; 1              ;
; 6                          ; 2              ;
; 7                          ; 3              ;
; 8                          ; 3              ;
; 9                          ; 4              ;
; 10                         ; 2              ;
; 11                         ; 13             ;
; 12                         ; 1              ;
; 13                         ; 0              ;
; 14                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  3 / 208 ( 1 % )   ;  1 / 104 ( < 1 % )          ;  6 / 104 ( 6 % )             ;
;  B    ;  59 / 208 ( 28 % ) ;  28 / 104 ( 27 % )          ;  58 / 104 ( 56 % )           ;
;  C    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  8 / 104 ( 8 % )             ;
;  D    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  3 / 208 ( 1 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  F    ;  5 / 208 ( 2 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  G    ;  0 / 208 ( 0 % )   ;  1 / 104 ( < 1 % )          ;  1 / 104 ( < 1 % )           ;
;  H    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  I    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
; Total ;  71 / 1872 ( 4 % ) ;  32 / 936 ( 3 % )           ;  75 / 936 ( 8 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  1 / 24 ( 4 % )    ;
; 11    ;  3 / 24 ( 13 % )   ;
; 12    ;  1 / 24 ( 4 % )    ;
; 13    ;  1 / 24 ( 4 % )    ;
; 14    ;  2 / 24 ( 8 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  1 / 24 ( 4 % )    ;
; 20    ;  1 / 24 ( 4 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  1 / 24 ( 4 % )    ;
; 24    ;  1 / 24 ( 4 % )    ;
; 25    ;  2 / 24 ( 8 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  2 / 24 ( 8 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  1 / 24 ( 4 % )    ;
; 31    ;  1 / 24 ( 4 % )    ;
; 32    ;  1 / 24 ( 4 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  1 / 24 ( 4 % )    ;
; 36    ;  2 / 24 ( 8 % )    ;
; 37    ;  1 / 24 ( 4 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  2 / 24 ( 8 % )    ;
; 48    ;  2 / 24 ( 8 % )    ;
; 49    ;  2 / 24 ( 8 % )    ;
; 50    ;  2 / 24 ( 8 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  1 / 24 ( 4 % )    ;
; Total ;  33 / 1248 ( 3 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+-----------------------------------+-------------------------+
; Resource                          ; Usage                   ;
+-----------------------------------+-------------------------+
; Total logic elements              ; 252 / 3,744 ( 7 % )     ;
; Registers                         ; 78 / 3,744 ( 2 % )      ;
; Logic elements in carry chains    ; 0                       ;
; User inserted logic elements      ; 0                       ;
; I/O pins                          ; 52 / 189 ( 28 % )       ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )         ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )          ;
; Global signals                    ; 1                       ;
; EABs                              ; 1 / 9 ( 11 % )          ;
; Total memory bits                 ; 2,048 / 18,432 ( 11 % ) ;
; Total RAM block bits              ; 2,048 / 18,432 ( 11 % ) ;
; Maximum fan-out node              ; clk                     ;
; Maximum fan-out                   ; 86                      ;
; Highest non-global fan-out signal ; controlregister:101|88  ;
; Highest non-global fan-out        ; 42                      ;
; Total fan-out                     ; 1097                    ;
; Average fan-out                   ; 3.52                    ;
+-----------------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                             ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                               ; Library Name ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------+--------------+
; |lab3top                                ; 252 (0)     ; 78           ; 2048        ; 52   ; 174 (0)      ; 8 (0)             ; 70 (0)           ; 0 (0)           ; 0 (0)      ; |lab3top                                                          ; work         ;
;    |16dmux:99|                          ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|16dmux:99                                                ; work         ;
;    |alu8bits:47|                        ; 62 (4)      ; 0            ; 0           ; 0    ; 62 (4)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47                                              ; work         ;
;       |74182:21|                        ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|74182:21                                     ; work         ;
;       |74182:2|                         ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|74182:2                                      ; work         ;
;       |alu1bit:10|                      ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:10                                   ; work         ;
;          |81mux:1|                      ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:10|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:10|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:10|partialadder1bit:21               ; work         ;
;       |alu1bit:11|                      ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:11                                   ; work         ;
;          |81mux:1|                      ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:11|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:11|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:11|partialadder1bit:21               ; work         ;
;       |alu1bit:12|                      ; 6 (1)       ; 0            ; 0           ; 0    ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:12                                   ; work         ;
;          |81mux:1|                      ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:12|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:12|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:12|partialadder1bit:21               ; work         ;
;       |alu1bit:13|                      ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:13                                   ; work         ;
;          |81mux:1|                      ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:13|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:13|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:13|partialadder1bit:21               ; work         ;
;       |alu1bit:14|                      ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:14                                   ; work         ;
;          |81mux:1|                      ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:14|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:14|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:14|partialadder1bit:21               ; work         ;
;       |alu1bit:15|                      ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:15                                   ; work         ;
;          |81mux:1|                      ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:15|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:15|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:15|partialadder1bit:21               ; work         ;
;       |alu1bit:16|                      ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:16                                   ; work         ;
;          |81mux:1|                      ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:16|81mux:1                           ; work         ;
;             |f81mux:sub|                ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:16|81mux:1|f81mux:sub                ; work         ;
;          |partialadder1bit:21|          ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:16|partialadder1bit:21               ; work         ;
;       |alu1bit:9|                       ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:9                                    ; work         ;
;          |81mux:1|                      ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:9|81mux:1                            ; work         ;
;             |f81mux:sub|                ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:9|81mux:1|f81mux:sub                 ; work         ;
;          |partialadder1bit:21|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|alu8bits:47|alu1bit:9|partialadder1bit:21                ; work         ;
;    |busmultiplexer:67|                  ; 40 (40)     ; 0            ; 0           ; 0    ; 40 (40)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|busmultiplexer:67                                        ; work         ;
;    |controlregister:101|                ; 18 (18)     ; 18           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 0 (0)           ; 0 (0)      ; |lab3top|controlregister:101                                      ; work         ;
;    |counter4bits:98|                    ; 5 (0)       ; 4            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter4bits:98                                          ; work         ;
;       |counter1bit:33|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter4bits:98|counter1bit:33                           ; work         ;
;       |counter1bit:34|                  ; 2 (2)       ; 1            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter4bits:98|counter1bit:34                           ; work         ;
;       |counter1bit:35|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter4bits:98|counter1bit:35                           ; work         ;
;       |counter1bit:36|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter4bits:98|counter1bit:36                           ; work         ;
;    |counter8bits:58|                    ; 38 (2)      ; 8            ; 0           ; 0    ; 30 (2)       ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58                                          ; work         ;
;       |counter1bit:46|                  ; 6 (6)       ; 1            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:46                           ; work         ;
;       |counter1bit:47|                  ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:47                           ; work         ;
;       |counter1bit:48|                  ; 4 (4)       ; 1            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:48                           ; work         ;
;       |counter1bit:49|                  ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:49                           ; work         ;
;       |counter1bit:50|                  ; 4 (4)       ; 1            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:50                           ; work         ;
;       |counter1bit:51|                  ; 6 (6)       ; 1            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:51                           ; work         ;
;       |counter1bit:52|                  ; 4 (4)       ; 1            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:52                           ; work         ;
;       |counter1bit:53|                  ; 6 (6)       ; 1            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:58|counter1bit:53                           ; work         ;
;    |counter8bits:59|                    ; 15 (0)      ; 8            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59                                          ; work         ;
;       |counter1bit:46|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:46                           ; work         ;
;       |counter1bit:47|                  ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:47                           ; work         ;
;       |counter1bit:48|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:48                           ; work         ;
;       |counter1bit:49|                  ; 2 (2)       ; 1            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:49                           ; work         ;
;       |counter1bit:50|                  ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:50                           ; work         ;
;       |counter1bit:51|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:51                           ; work         ;
;       |counter1bit:52|                  ; 2 (2)       ; 1            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:52                           ; work         ;
;       |counter1bit:53|                  ; 2 (2)       ; 1            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:59|counter1bit:53                           ; work         ;
;    |counter8bits:60|                    ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60                                          ; work         ;
;       |counter1bit:46|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:46                           ; work         ;
;       |counter1bit:47|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:47                           ; work         ;
;       |counter1bit:48|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:48                           ; work         ;
;       |counter1bit:49|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:49                           ; work         ;
;       |counter1bit:50|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:50                           ; work         ;
;       |counter1bit:51|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:51                           ; work         ;
;       |counter1bit:52|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:52                           ; work         ;
;       |counter1bit:53|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|counter8bits:60|counter1bit:53                           ; work         ;
;    |lab3controller:107|                 ; 14 (14)     ; 0            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|lab3controller:107                                       ; work         ;
;    |ram256x8:104|                       ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|ram256x8:104                                             ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component| ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|ram256x8:104|lpm_ram_dq:lpm_ram_dq_component             ; work         ;
;          |altram:sram|                  ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram ; work         ;
;    |register8bits:63|                   ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63                                         ; work         ;
;       |register1bit:23|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:23                         ; work         ;
;       |register1bit:24|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:24                         ; work         ;
;       |register1bit:25|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:25                         ; work         ;
;       |register1bit:26|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:26                         ; work         ;
;       |register1bit:27|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:27                         ; work         ;
;       |register1bit:28|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:28                         ; work         ;
;       |register1bit:29|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:29                         ; work         ;
;       |register1bit:30|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:63|register1bit:30                         ; work         ;
;    |register8bits:64|                   ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64                                         ; work         ;
;       |register1bit:23|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:23                         ; work         ;
;       |register1bit:24|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:24                         ; work         ;
;       |register1bit:25|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:25                         ; work         ;
;       |register1bit:26|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:26                         ; work         ;
;       |register1bit:27|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:27                         ; work         ;
;       |register1bit:28|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:28                         ; work         ;
;       |register1bit:29|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:29                         ; work         ;
;       |register1bit:30|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:64|register1bit:30                         ; work         ;
;    |register8bits:66|                   ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66                                         ; work         ;
;       |register1bit:23|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:23                         ; work         ;
;       |register1bit:24|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:24                         ; work         ;
;       |register1bit:25|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:25                         ; work         ;
;       |register1bit:26|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:26                         ; work         ;
;       |register1bit:27|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:27                         ; work         ;
;       |register1bit:28|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:28                         ; work         ;
;       |register1bit:29|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:29                         ; work         ;
;       |register1bit:30|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:66|register1bit:30                         ; work         ;
;    |register8bits:69|                   ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69                                         ; work         ;
;       |register1bit:23|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:23                         ; work         ;
;       |register1bit:24|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:24                         ; work         ;
;       |register1bit:25|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:25                         ; work         ;
;       |register1bit:26|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:26                         ; work         ;
;       |register1bit:27|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:27                         ; work         ;
;       |register1bit:28|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:28                         ; work         ;
;       |register1bit:29|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:29                         ; work         ;
;       |register1bit:30|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |lab3top|register8bits:69|register1bit:30                         ; work         ;
;    |sevensegcontroller:12|              ; 14 (0)      ; 0            ; 0           ; 0    ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|sevensegcontroller:12                                    ; work         ;
;       |seg7:1|                          ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|sevensegcontroller:12|seg7:1                             ; work         ;
;       |seg7:2|                          ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |lab3top|sevensegcontroller:12|seg7:2                             ; work         ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------+
; Delay Chain Summary                ;
+-----------+----------+-------------+
; Name      ; Pin Type ; Pad to Core ;
+-----------+----------+-------------+
; clk       ; Input    ; OFF         ;
; DIP0      ; Input    ; OFF         ;
; DIP1      ; Input    ; OFF         ;
; DIP2      ; Input    ; OFF         ;
; DIP3      ; Input    ; OFF         ;
; DIP4      ; Input    ; OFF         ;
; DIP5      ; Input    ; OFF         ;
; DIP6      ; Input    ; OFF         ;
; DIP7      ; Input    ; OFF         ;
; dec2      ; Output   ; OFF         ;
; OUTD_Load ; Output   ; OFF         ;
; IR_Load   ; Output   ; OFF         ;
; memwrite  ; Output   ; OFF         ;
; AR_Load   ; Output   ; OFF         ;
; PC_Load   ; Output   ; OFF         ;
; PC_Inc    ; Output   ; OFF         ;
; DR_Load   ; Output   ; OFF         ;
; DR_Inc    ; Output   ; OFF         ;
; AC_Clear  ; Output   ; OFF         ;
; AC_Load   ; Output   ; OFF         ;
; AC_Inc    ; Output   ; OFF         ;
; ALU_Sel2  ; Output   ; OFF         ;
; ALU_Sel1  ; Output   ; OFF         ;
; ALU_Sel0  ; Output   ; OFF         ;
; BusSel2   ; Output   ; OFF         ;
; BusSel1   ; Output   ; OFF         ;
; BusSel0   ; Output   ; OFF         ;
; Halt      ; Output   ; OFF         ;
; e2        ; Output   ; OFF         ;
; d2        ; Output   ; OFF         ;
; g2        ; Output   ; OFF         ;
; f2        ; Output   ; OFF         ;
; dec1      ; Output   ; OFF         ;
; a2        ; Output   ; OFF         ;
; c2        ; Output   ; OFF         ;
; b2        ; Output   ; OFF         ;
; d1        ; Output   ; OFF         ;
; e1        ; Output   ; OFF         ;
; g1        ; Output   ; OFF         ;
; f1        ; Output   ; OFF         ;
; a1        ; Output   ; OFF         ;
; c1        ; Output   ; OFF         ;
; b1        ; Output   ; OFF         ;
; OUTD_0    ; Output   ; OFF         ;
; OUTD_1    ; Output   ; OFF         ;
; OUTD_2    ; Output   ; OFF         ;
; OUTD_3    ; Output   ; OFF         ;
; OUTD_4    ; Output   ; OFF         ;
; OUTD_5    ; Output   ; OFF         ;
; OUTD_6    ; Output   ; OFF         ;
; OUTD_7    ; Output   ; OFF         ;
; SC-Clear  ; Output   ; OFF         ;
+-----------+----------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-----------+----------+
; Name                                                             ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF       ; Location ;
+------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-----------+----------+
; ram256x8:104|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 1    ; Adder.mif ; ESB_B    ;
+------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-----------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/CEG2136 Lab4/CEGLab4/CEG_Lab4.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 20 14:19:29 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CEG_Lab4 -c CEG_Lab4
Info: Selected device EPF10K70RC240-4 for design "CEG_Lab4"
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Nov 20 2014 at 14:19:30
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 222 megabytes
    Info: Processing ended: Thu Nov 20 14:19:39 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


