static void\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 )\r\n{\r\nT_3 * V_4 = NULL ;\r\nT_3 * V_5 = NULL ;\r\nT_4 type ;\r\nconst T_5 * V_6 ;\r\nconst T_5 * V_7 ;\r\nF_2 ( V_2 -> V_8 , V_9 , L_1 ) ;\r\nF_3 ( V_2 -> V_8 , V_10 ) ;\r\nif ( V_3 ) {\r\nV_4 = F_4 ( V_3 , V_11 , V_1 , 0 , 0 , V_12 ) ;\r\nV_5 = F_5 ( V_4 , V_13 ) ;\r\n}\r\nF_4 ( V_5 , V_14 , V_1 , 0 , 2 , V_15 ) ;\r\nF_4 ( V_5 , V_16 , V_1 , 2 , 2 , V_15 ) ;\r\ntype = F_6 ( V_1 , 2 ) ;\r\nF_4 ( V_5 , V_17 , V_1 , 4 , 2 , V_15 ) ;\r\nswitch( type ) {\r\ncase V_18 :\r\nF_4 ( V_5 , V_19 , V_1 , 6 , 6 , V_12 ) ;\r\nV_6 = F_7 ( V_1 , 6 ) ;\r\nF_8 ( V_2 -> V_8 , V_10 , L_2 , V_6 ) ;\r\nF_9 ( V_4 , L_3 , V_6 ) ;\r\nbreak;\r\ncase V_20 :\r\nF_4 ( V_5 , V_21 , V_1 , 6 , 4 , V_15 ) ;\r\nV_7 = F_10 ( V_1 , 6 ) ;\r\nF_8 ( V_2 -> V_8 , V_10 , L_4 , V_7 ) ;\r\nF_9 ( V_4 , L_5 , V_7 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\n}\r\nvoid\r\nF_11 ( void )\r\n{\r\nstatic T_6 V_22 [] = {\r\n{ & V_14 ,\r\n{ L_6 , L_7 , V_23 , V_24 , NULL , 0x0 ,\r\nL_8 , V_25 } } ,\r\n{ & V_16 ,\r\n{ L_9 , L_10 , V_23 , V_24 , F_12 ( V_26 ) , 0x0 ,\r\nL_11 , V_25 } } ,\r\n{ & V_17 ,\r\n{ L_12 , L_13 , V_23 , V_24 , NULL , 0x0 ,\r\nL_14 , V_25 } } ,\r\n{ & V_19 ,\r\n{ L_15 , L_16 , V_27 , V_28 , NULL , 0x0 ,\r\nNULL , V_25 } } ,\r\n{ & V_21 ,\r\n{ L_17 , L_18 , V_29 , V_28 , NULL , 0x0 ,\r\nL_19 , V_25 } } ,\r\n} ;\r\nstatic T_7 * V_30 [] = {\r\n& V_13 ,\r\n} ;\r\nV_11 = F_13 ( L_20 ,\r\nL_1 , L_21 ) ;\r\nF_14 ( V_11 , V_22 , F_15 ( V_22 ) ) ;\r\nF_16 ( V_30 , F_15 ( V_30 ) ) ;\r\n}\r\nvoid\r\nF_17 ( void )\r\n{\r\nT_8 V_31 ;\r\nV_31 = F_18 ( F_1 , V_11 ) ;\r\nF_19 ( L_22 , V_32 , V_31 ) ;\r\n}
