+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_dvi_encoder|serdes_4b_10to1_inst|altddio_out_1|auto_generated                ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|serdes_4b_10to1_inst|altddio_out_0|auto_generated                ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|serdes_4b_10to1_inst                                             ; 41    ; 10             ; 2            ; 10             ; 8      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|encr                                                             ; 13    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|encg                                                             ; 13    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder|encb                                                             ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_dvi_encoder                                                                  ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Beeper|pwm_gen                                                                 ; 67    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Beeper|beepctl|QS_diver                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Beeper|beepctl                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Beeper                                                                         ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Displayer|HC595_Driver                                                         ; 19    ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Displayer|HEX8                                                                 ; 35    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Displayer                                                                      ; 34    ; 10             ; 0            ; 10             ; 3      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPPU|y2_vibkill                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPPU|y1_vibkill                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPPU|x_vibkill                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPPU                                                                           ; 53    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rgb_to_ycbcr_inst                                                              ; 28    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; disp_driver                                                                    ; 26    ; 8              ; 0            ; 8              ; 53     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|wrfull_eq_comp    ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rdfull_eq_comp    ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rdempty_eq_comp   ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe17 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|ws_dgrp           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|ws_bwp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|ws_brp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|wrfull_reg        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe14 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rs_dgwp           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rs_bwp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rs_brp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rdfull_reg        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|fifo_ram          ; 39    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|wrptr_g_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated|rdptr_g_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo|dcfifo_component|auto_generated                   ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_rd_fifo                                                   ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|wrfull_eq_comp    ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rdfull_eq_comp    ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rdempty_eq_comp   ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe17 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|ws_dgrp           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|ws_bwp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|ws_brp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|wrfull_reg        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe14 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rs_dgwp           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rs_bwp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rs_brp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rdfull_reg        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|fifo_ram          ; 39    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|wrptr_g_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated|rdptr_g_gray2bin  ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo|dcfifo_component|auto_generated                   ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sd_wr_fifo                                                   ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sdram_control|sdram_init                                     ; 2     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top|sdram_control                                                ; 48    ; 2              ; 4            ; 2              ; 42     ; 2               ; 2             ; 2               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_top                                                              ; 120   ; 96             ; 0            ; 96             ; 38     ; 96              ; 96            ; 96              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DVP_Capture                                                                    ; 12    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init|i2c_control|i2c_bit_shift                                          ; 17    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init|i2c_control                                                        ; 37    ; 10             ; 0            ; 10             ; 11     ; 10              ; 10            ; 10              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init|camera_init_table                                                  ; 9     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_init                                                                    ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi_inst|altpll_component|auto_generated                                  ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi_inst                                                                  ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|altpll_component|auto_generated                                       ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                                       ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; btnsctl|btn2_SWITCH                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; btnsctl|btn1_SWITCH                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; btnsctl|key_vibration                                                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; btnsctl                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
