#if !defined(RTE_VSCO_TYPE_H)
#define RTE_VSCO_TYPE_H

/**
 * \file
 *
 * \brief AUTOSAR Rte
 *
 * This file contains the implementation of the AUTOSAR
 * module Rte.
 *
 * \author Elektrobit Automotive GmbH, 91058 Erlangen, Germany
 *
 * Copyright 2005 - 2013 Elektrobit Automotive GmbH
 * All rights exclusively reserved for Elektrobit Automotive GmbH,
 * unless expressly agreed to otherwise.
 */

 /*
  * This file contains the application-specific types for component type VSCO
  *
  * This file has been automatically generated by
  * EB tresos AutoCore Rte Generator Version 6.1.57
  * on Mon Nov 03 12:24:31 CET 2014. !!!IGNORE-LINE!!!
  */

 /* \addtogroup Rte Runtime Environment
  * @{ */

/*==================[inclusions]=============================================*/

#ifdef __cplusplus
extern "C" {
#endif /* __cplusplus */

#include <Rte_Type.h>         /* RTE types header file */

/*==================[macros]=================================================*/

/*------------------[enumeration constants]----------------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#ifndef VSCtl_bAuthAntTqWhlMax_Non_autorise
#define VSCtl_bAuthAntTqWhlMax_Non_autorise 0U
#endif /* VSCtl_bAuthAntTqWhlMax_Non_autorise */

#ifndef VSCtl_bAuthAntTqWhlMax_Autorise
#define VSCtl_bAuthAntTqWhlMax_Autorise 1U
#endif /* VSCtl_bAuthAntTqWhlMax_Autorise */

#ifndef VSCtl_bAuthAntTqWhlMin_Non_autorise
#define VSCtl_bAuthAntTqWhlMin_Non_autorise 0U
#endif /* VSCtl_bAuthAntTqWhlMin_Non_autorise */

#ifndef VSCtl_bAuthAntTqWhlMin_Autorise
#define VSCtl_bAuthAntTqWhlMin_Autorise 1U
#endif /* VSCtl_bAuthAntTqWhlMin_Autorise */

#ifndef VSCtl_bDrvOvrdDVSReg_aVeh_Acceleration_effective_div_Faux
#define VSCtl_bDrvOvrdDVSReg_aVeh_Acceleration_effective_div_Faux 0U
#endif /* VSCtl_bDrvOvrdDVSReg_aVeh_Acceleration_effective_div_Faux */

#ifndef VSCtl_bDrvOvrdDVSReg_aVeh_Acceleration_non_effective_div_Vrai
#define VSCtl_bDrvOvrdDVSReg_aVeh_Acceleration_non_effective_div_Vrai 1U
#endif /* VSCtl_bDrvOvrdDVSReg_aVeh_Acceleration_non_effective_div_Vrai */

#ifndef VSCtl_bDrvOvrdVSLim_aVeh_Acceleration_effective_div_Faux
#define VSCtl_bDrvOvrdVSLim_aVeh_Acceleration_effective_div_Faux 0U
#endif /* VSCtl_bDrvOvrdVSLim_aVeh_Acceleration_effective_div_Faux */

#ifndef VSCtl_bDrvOvrdVSLim_aVeh_Acceleration_non_effective_div_Vrai
#define VSCtl_bDrvOvrdVSLim_aVeh_Acceleration_non_effective_div_Vrai 1U
#endif /* VSCtl_bDrvOvrdVSLim_aVeh_Acceleration_non_effective_div_Vrai */

#ifndef VSCtl_bDrvOvrdVSMax_aVeh_Acceleration_effective_div_FAUX
#define VSCtl_bDrvOvrdVSMax_aVeh_Acceleration_effective_div_FAUX 0U
#endif /* VSCtl_bDrvOvrdVSMax_aVeh_Acceleration_effective_div_FAUX */

#ifndef VSCtl_bDrvOvrdVSMax_aVeh_Acceleration_non_effective_div_VRAI
#define VSCtl_bDrvOvrdVSMax_aVeh_Acceleration_non_effective_div_VRAI 1U
#endif /* VSCtl_bDrvOvrdVSMax_aVeh_Acceleration_non_effective_div_VRAI */

#ifndef VSCtl_bDrvOvrdVSReg_aVeh_Acceleration_effective_div_Faux
#define VSCtl_bDrvOvrdVSReg_aVeh_Acceleration_effective_div_Faux 0U
#endif /* VSCtl_bDrvOvrdVSReg_aVeh_Acceleration_effective_div_Faux */

#ifndef VSCtl_bDrvOvrdVSReg_aVeh_Acceleration_non_effective_div_Vrai
#define VSCtl_bDrvOvrdVSReg_aVeh_Acceleration_non_effective_div_Vrai 1U
#endif /* VSCtl_bDrvOvrdVSReg_aVeh_Acceleration_non_effective_div_Vrai */

#ifndef VSCtl_bEndTranVSLim_Faux
#define VSCtl_bEndTranVSLim_Faux 0U
#endif /* VSCtl_bEndTranVSLim_Faux */

#ifndef VSCtl_bEndTranVSLim_Vrai
#define VSCtl_bEndTranVSLim_Vrai 1U
#endif /* VSCtl_bEndTranVSLim_Vrai */

#ifndef VSCtl_bEndTranVSMax_Faux
#define VSCtl_bEndTranVSMax_Faux 0U
#endif /* VSCtl_bEndTranVSMax_Faux */

#ifndef VSCtl_bEndTranVSMax_Vrai
#define VSCtl_bEndTranVSMax_Vrai 1U
#endif /* VSCtl_bEndTranVSMax_Vrai */

#ifndef VSCtl_bEndTranVSReg_Faux
#define VSCtl_bEndTranVSReg_Faux 0U
#endif /* VSCtl_bEndTranVSReg_Faux */

#ifndef VSCtl_bEndTranVSReg_Vrai
#define VSCtl_bEndTranVSReg_Vrai 1U
#endif /* VSCtl_bEndTranVSReg_Vrai */

#ifndef VSCtl_bKdAuth_Non_autorise
#define VSCtl_bKdAuth_Non_autorise 0U
#endif /* VSCtl_bKdAuth_Non_autorise */

#ifndef VSCtl_bKdAuth_Autorise
#define VSCtl_bKdAuth_Autorise 1U
#endif /* VSCtl_bKdAuth_Autorise */

#ifndef VSCtl_bTqWhlMinSat_Non_demande
#define VSCtl_bTqWhlMinSat_Non_demande 0U
#endif /* VSCtl_bTqWhlMinSat_Non_demande */

#ifndef VSCtl_bTqWhlMinSat_Demande
#define VSCtl_bTqWhlMinSat_Demande 1U
#endif /* VSCtl_bTqWhlMinSat_Demande */

#ifndef VSCtl_stCtl_tqWhlMax_Arret
#define VSCtl_stCtl_tqWhlMax_Arret 0U
#endif /* VSCtl_stCtl_tqWhlMax_Arret */

#ifndef VSCtl_stCtl_tqWhlMax_Controle
#define VSCtl_stCtl_tqWhlMax_Controle 1U
#endif /* VSCtl_stCtl_tqWhlMax_Controle */

#ifndef VSCtl_stCtl_tqWhlMin_Arret
#define VSCtl_stCtl_tqWhlMin_Arret 0U
#endif /* VSCtl_stCtl_tqWhlMin_Arret */

#ifndef VSCtl_stCtl_tqWhlMin_Controle
#define VSCtl_stCtl_tqWhlMin_Controle 1U
#endif /* VSCtl_stCtl_tqWhlMin_Controle */

#ifndef VSCtl_stCtl_tqWhlPot_Arret
#define VSCtl_stCtl_tqWhlPot_Arret 0U
#endif /* VSCtl_stCtl_tqWhlPot_Arret */

#ifndef VSCtl_stCtl_tqWhlPot_Controle
#define VSCtl_stCtl_tqWhlPot_Controle 1U
#endif /* VSCtl_stCtl_tqWhlPot_Controle */

#ifndef VSCtl_stCtl_tqWhlPotMax_Arret
#define VSCtl_stCtl_tqWhlPotMax_Arret 0U
#endif /* VSCtl_stCtl_tqWhlPotMax_Arret */

#ifndef VSCtl_stCtl_tqWhlPotMax_Controle
#define VSCtl_stCtl_tqWhlPotMax_Controle 1U
#endif /* VSCtl_stCtl_tqWhlPotMax_Controle */

#ifndef VSCtl_stCtl_tqWhlPotMin_Arret
#define VSCtl_stCtl_tqWhlPotMin_Arret 0U
#endif /* VSCtl_stCtl_tqWhlPotMin_Arret */

#ifndef VSCtl_stCtl_tqWhlPotMin_Controle
#define VSCtl_stCtl_tqWhlPotMin_Controle 1U
#endif /* VSCtl_stCtl_tqWhlPotMin_Controle */

#ifndef CoPt_posnLev_P
#define CoPt_posnLev_P 0U
#endif /* CoPt_posnLev_P */

#ifndef CoPt_posnLev_R
#define CoPt_posnLev_R 1U
#endif /* CoPt_posnLev_R */

#ifndef CoPt_posnLev_N
#define CoPt_posnLev_N 2U
#endif /* CoPt_posnLev_N */

#ifndef CoPt_posnLev_Drive
#define CoPt_posnLev_Drive 3U
#endif /* CoPt_posnLev_Drive */

#ifndef CoPt_posnLev_Intermediaire_P_div_R_ou_N_div_R
#define CoPt_posnLev_Intermediaire_P_div_R_ou_N_div_R 4U
#endif /* CoPt_posnLev_Intermediaire_P_div_R_ou_N_div_R */

#ifndef CoPt_posnLev_Intermediaire_N_div_D
#define CoPt_posnLev_Intermediaire_N_div_D 5U
#endif /* CoPt_posnLev_Intermediaire_N_div_D */

#ifndef CoPt_posnLev_Mode_Manuel
#define CoPt_posnLev_Mode_Manuel 6U
#endif /* CoPt_posnLev_Mode_Manuel */

#ifndef CoPt_posnLev_Indisponible
#define CoPt_posnLev_Indisponible 7U
#endif /* CoPt_posnLev_Indisponible */

#ifndef Ext_bPosnGBxCf_Absent
#define Ext_bPosnGBxCf_Absent 0U
#endif /* Ext_bPosnGBxCf_Absent */

#ifndef Ext_bPosnGBxCf_Present
#define Ext_bPosnGBxCf_Present 1U
#endif /* Ext_bPosnGBxCf_Present */

#ifndef Ext_bVSLimCf_LVV_non_active
#define Ext_bVSLimCf_LVV_non_active 0U
#endif /* Ext_bVSLimCf_LVV_non_active */

#ifndef Ext_bVSLimCf_LVV_active
#define Ext_bVSLimCf_LVV_active 1U
#endif /* Ext_bVSLimCf_LVV_active */

#ifndef Ext_bVSMaxfCf_Absent
#define Ext_bVSMaxfCf_Absent 0U
#endif /* Ext_bVSMaxfCf_Absent */

#ifndef Ext_bVSMaxfCf_Present
#define Ext_bVSMaxfCf_Present 1U
#endif /* Ext_bVSMaxfCf_Present */

#ifndef Ext_bVSMaxpCf_Absent
#define Ext_bVSMaxpCf_Absent 0U
#endif /* Ext_bVSMaxpCf_Absent */

#ifndef Ext_bVSMaxpCf_Present
#define Ext_bVSMaxpCf_Present 1U
#endif /* Ext_bVSMaxpCf_Present */

#ifndef Ext_bVSMaxsCf_Absent
#define Ext_bVSMaxsCf_Absent 0U
#endif /* Ext_bVSMaxsCf_Absent */

#ifndef Ext_bVSMaxsCf_Present
#define Ext_bVSMaxsCf_Present 1U
#endif /* Ext_bVSMaxsCf_Present */

#ifndef Ext_stCtlCmdPTTqPotCf_Desactive
#define Ext_stCtlCmdPTTqPotCf_Desactive 0U
#endif /* Ext_stCtlCmdPTTqPotCf_Desactive */

#ifndef Ext_stCtlCmdPTTqPotCf_leurage_pedale_acclerateur
#define Ext_stCtlCmdPTTqPotCf_leurage_pedale_acclerateur 1U
#endif /* Ext_stCtlCmdPTTqPotCf_leurage_pedale_acclerateur */

#ifndef Ext_stCtlCmdPTTqPotCf_couple
#define Ext_stCtlCmdPTTqPotCf_couple 2U
#endif /* Ext_stCtlCmdPTTqPotCf_couple */

#ifndef Ext_stCtlCmdPTTqPotCf_rapport
#define Ext_stCtlCmdPTTqPotCf_rapport 3U
#endif /* Ext_stCtlCmdPTTqPotCf_rapport */

#ifndef Ext_stDVSRegCf_Absente
#define Ext_stDVSRegCf_Absente 0U
#endif /* Ext_stDVSRegCf_Absente */

#ifndef Ext_stDVSRegCf_RVV_presente
#define Ext_stDVSRegCf_RVV_presente 1U
#endif /* Ext_stDVSRegCf_RVV_presente */

#ifndef Ext_stDVSRegCf_ACC_presente
#define Ext_stDVSRegCf_ACC_presente 2U
#endif /* Ext_stDVSRegCf_ACC_presente */

#ifndef Ext_stGBxCf_BVM
#define Ext_stGBxCf_BVM 0U
#endif /* Ext_stGBxCf_BVM */

#ifndef Ext_stGBxCf_BVA
#define Ext_stGBxCf_BVA 1U
#endif /* Ext_stGBxCf_BVA */

#ifndef Ext_stGBxCf_BVMP
#define Ext_stGBxCf_BVMP 2U
#endif /* Ext_stGBxCf_BVMP */

#ifndef VSCtl_bAvlTqWhlPT_no3_Non_disponible
#define VSCtl_bAvlTqWhlPT_no3_Non_disponible 0U
#endif /* VSCtl_bAvlTqWhlPT_no3_Non_disponible */

#ifndef VSCtl_bAvlTqWhlPT_no3_Disponible
#define VSCtl_bAvlTqWhlPT_no3_Disponible 1U
#endif /* VSCtl_bAvlTqWhlPT_no3_Disponible */

#ifndef VSCtl_bCtlEfc_tqCkEfcMax_Couple_non_effectif
#define VSCtl_bCtlEfc_tqCkEfcMax_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqCkEfcMax_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqCkEfcMax_Couple_effectif
#define VSCtl_bCtlEfc_tqCkEfcMax_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqCkEfcMax_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqCkEfcMin_Couple_non_effectif
#define VSCtl_bCtlEfc_tqCkEfcMin_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqCkEfcMin_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqCkEfcMin_Couple_effectif
#define VSCtl_bCtlEfc_tqCkEfcMin_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqCkEfcMin_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMax_Couple_non_effectif
#define VSCtl_bCtlEfc_tqWhlPTMax_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqWhlPTMax_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMax_Couple_effectif
#define VSCtl_bCtlEfc_tqWhlPTMax_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqWhlPTMax_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMin_Couple_non_effectif
#define VSCtl_bCtlEfc_tqWhlPTMin_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqWhlPTMin_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMin_Couple_effectif
#define VSCtl_bCtlEfc_tqWhlPTMin_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqWhlPTMin_Couple_effectif */

#ifndef VSCtl_bCtl_aVehPotVSLim_Arret
#define VSCtl_bCtl_aVehPotVSLim_Arret 0U
#endif /* VSCtl_bCtl_aVehPotVSLim_Arret */

#ifndef VSCtl_bCtl_aVehPotVSLim_Controle
#define VSCtl_bCtl_aVehPotVSLim_Controle 1U
#endif /* VSCtl_bCtl_aVehPotVSLim_Controle */

#ifndef VSCtl_bCtl_aVehPotVSMax_Arret
#define VSCtl_bCtl_aVehPotVSMax_Arret 0U
#endif /* VSCtl_bCtl_aVehPotVSMax_Arret */

#ifndef VSCtl_bCtl_aVehPotVSMax_Controle
#define VSCtl_bCtl_aVehPotVSMax_Controle 1U
#endif /* VSCtl_bCtl_aVehPotVSMax_Controle */

#ifndef VSCtl_bCtl_aVehPotVSReg_Arret
#define VSCtl_bCtl_aVehPotVSReg_Arret 0U
#endif /* VSCtl_bCtl_aVehPotVSReg_Arret */

#ifndef VSCtl_bCtl_aVehPotVSReg_Controle
#define VSCtl_bCtl_aVehPotVSReg_Controle 1U
#endif /* VSCtl_bCtl_aVehPotVSReg_Controle */

#ifndef VSCtl_bDrvOvrdVSReg_spdVeh_Faux
#define VSCtl_bDrvOvrdVSReg_spdVeh_Faux 0U
#endif /* VSCtl_bDrvOvrdVSReg_spdVeh_Faux */

#ifndef VSCtl_bDrvOvrdVSReg_spdVeh_Vrai
#define VSCtl_bDrvOvrdVSReg_spdVeh_Vrai 1U
#endif /* VSCtl_bDrvOvrdVSReg_spdVeh_Vrai */

#ifndef VSCtl_stCtl_aVehDVSReg_Arret
#define VSCtl_stCtl_aVehDVSReg_Arret 0U
#endif /* VSCtl_stCtl_aVehDVSReg_Arret */

#ifndef VSCtl_stCtl_aVehDVSReg_Controle
#define VSCtl_stCtl_aVehDVSReg_Controle 1U
#endif /* VSCtl_stCtl_aVehDVSReg_Controle */

#ifndef VSCtl_stCtl_aVehPotDVSReg_Arret
#define VSCtl_stCtl_aVehPotDVSReg_Arret 0U
#endif /* VSCtl_stCtl_aVehPotDVSReg_Arret */

#ifndef VSCtl_stCtl_aVehPotDVSReg_Controle_mode_GMP
#define VSCtl_stCtl_aVehPotDVSReg_Controle_mode_GMP 1U
#endif /* VSCtl_stCtl_aVehPotDVSReg_Controle_mode_GMP */

#ifndef VSCtl_stCtl_aVehPotDVSReg_Controle_mode_frein
#define VSCtl_stCtl_aVehPotDVSReg_Controle_mode_frein 2U
#endif /* VSCtl_stCtl_aVehPotDVSReg_Controle_mode_frein */

#ifndef VSCtl_stCtl_aVehVSLim_Arret
#define VSCtl_stCtl_aVehVSLim_Arret 0U
#endif /* VSCtl_stCtl_aVehVSLim_Arret */

#ifndef VSCtl_stCtl_aVehVSLim_Controle
#define VSCtl_stCtl_aVehVSLim_Controle 1U
#endif /* VSCtl_stCtl_aVehVSLim_Controle */

#ifndef VSCtl_stCtl_aVehVSLim_Transition_lente
#define VSCtl_stCtl_aVehVSLim_Transition_lente 2U
#endif /* VSCtl_stCtl_aVehVSLim_Transition_lente */

#ifndef VSCtl_stCtl_aVehVSLim_Transition_rapide
#define VSCtl_stCtl_aVehVSLim_Transition_rapide 3U
#endif /* VSCtl_stCtl_aVehVSLim_Transition_rapide */

#ifndef VSCtl_stCtl_aVehVSMax_Arret_div_ARRET
#define VSCtl_stCtl_aVehVSMax_Arret_div_ARRET 0U
#endif /* VSCtl_stCtl_aVehVSMax_Arret_div_ARRET */

#ifndef VSCtl_stCtl_aVehVSMax_Controle_div_CONTROLE
#define VSCtl_stCtl_aVehVSMax_Controle_div_CONTROLE 1U
#endif /* VSCtl_stCtl_aVehVSMax_Controle_div_CONTROLE */

#ifndef VSCtl_stCtl_aVehVSMax_Transition_div_TRANSITION
#define VSCtl_stCtl_aVehVSMax_Transition_div_TRANSITION 2U
#endif /* VSCtl_stCtl_aVehVSMax_Transition_div_TRANSITION */

#ifndef VSCtl_stCtl_aVehVSReg_Arret
#define VSCtl_stCtl_aVehVSReg_Arret 0U
#endif /* VSCtl_stCtl_aVehVSReg_Arret */

#ifndef VSCtl_stCtl_aVehVSReg_Controle
#define VSCtl_stCtl_aVehVSReg_Controle 1U
#endif /* VSCtl_stCtl_aVehVSReg_Controle */

#ifndef VSCtl_stCtl_aVehVSReg_Transition
#define VSCtl_stCtl_aVehVSReg_Transition 2U
#endif /* VSCtl_stCtl_aVehVSReg_Transition */

#ifndef VSCtl_stTqWhlPTCutOffReq_Arret_indetermine
#define VSCtl_stTqWhlPTCutOffReq_Arret_indetermine 0U
#endif /* VSCtl_stTqWhlPTCutOffReq_Arret_indetermine */

#ifndef VSCtl_stTqWhlPTCutOffReq_Pilotage_haut
#define VSCtl_stTqWhlPTCutOffReq_Pilotage_haut 1U
#endif /* VSCtl_stTqWhlPTCutOffReq_Pilotage_haut */

#ifndef VSCtl_stTqWhlPTCutOffReq_Pilotage_bas
#define VSCtl_stTqWhlPTCutOffReq_Pilotage_bas 2U
#endif /* VSCtl_stTqWhlPTCutOffReq_Pilotage_bas */

#ifndef VSCtl_stVSCtlInfo_Arret_div_ARRET
#define VSCtl_stVSCtlInfo_Arret_div_ARRET 0U
#endif /* VSCtl_stVSCtlInfo_Arret_div_ARRET */

#ifndef VSCtl_stVSCtlInfo_Verification_div_VERIF_20
#define VSCtl_stVSCtlInfo_Verification_div_VERIF_20 1U
#endif /* VSCtl_stVSCtlInfo_Verification_div_VERIF_20 */

#ifndef VSCtl_stVSCtlInfo_Initialisation_div_INIT_20
#define VSCtl_stVSCtlInfo_Initialisation_div_INIT_20 2U
#endif /* VSCtl_stVSCtlInfo_Initialisation_div_INIT_20 */

#ifndef VSCtl_stVSCtlInfo_Nominal_div_NOMINAL_20
#define VSCtl_stVSCtlInfo_Nominal_div_NOMINAL_20 3U
#endif /* VSCtl_stVSCtlInfo_Nominal_div_NOMINAL_20 */

#ifndef VSCtl_stVSCtlInfo_Defaut_div_DEFAUT_20
#define VSCtl_stVSCtlInfo_Defaut_div_DEFAUT_20 4U
#endif /* VSCtl_stVSCtlInfo_Defaut_div_DEFAUT_20 */

#endif /* (!defined RTE_CORE) */

/*------------------[range definitions]--------------------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#endif /* (!defined RTE_CORE) */

/*------------------[mode declarations]--------------------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#ifndef RTE_TRANSITION_EcuM_Mode
#define RTE_TRANSITION_EcuM_Mode 6U
#endif

#ifndef RTE_MODE_EcuM_Mode_POST_RUN
#define RTE_MODE_EcuM_Mode_POST_RUN 0U
#endif

#ifndef RTE_MODE_EcuM_Mode_RUN
#define RTE_MODE_EcuM_Mode_RUN 1U
#endif

#ifndef RTE_MODE_EcuM_Mode_SHUTDOWN
#define RTE_MODE_EcuM_Mode_SHUTDOWN 2U
#endif

#ifndef RTE_MODE_EcuM_Mode_SLEEP
#define RTE_MODE_EcuM_Mode_SLEEP 3U
#endif

#ifndef RTE_MODE_EcuM_Mode_STARTUP
#define RTE_MODE_EcuM_Mode_STARTUP 4U
#endif

#ifndef RTE_MODE_EcuM_Mode_WAKE_SLEEP
#define RTE_MODE_EcuM_Mode_WAKE_SLEEP 5U
#endif

#ifndef RTE_TRANSITION_RCD_stWkuMainRelSt
#define RTE_TRANSITION_RCD_stWkuMainRelSt 4U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_Invalid
#define RTE_MODE_RCD_stWkuMainRelSt_Invalid 0U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_MainWakeUp
#define RTE_MODE_RCD_stWkuMainRelSt_MainWakeUp 1U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_PostMainWakeUp
#define RTE_MODE_RCD_stWkuMainRelSt_PostMainWakeUp 2U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_PreMainWakeUp
#define RTE_MODE_RCD_stWkuMainRelSt_PreMainWakeUp 3U
#endif

#endif /* (!defined RTE_CORE) */

/*==================[type definitions]=======================================*/

/*------------------[mode declaration group types]---------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#ifndef RTE_MODETYPE_EcuM_Mode
#define RTE_MODETYPE_EcuM_Mode
typedef UInt8 Rte_ModeType_EcuM_Mode;
#endif

#ifndef RTE_MODETYPE_RCD_stWkuMainRelSt
#define RTE_MODETYPE_RCD_stWkuMainRelSt
typedef UInt8 Rte_ModeType_RCD_stWkuMainRelSt;
#endif

#endif /* (!defined RTE_CORE) */

/*==================[external function declarations]=========================*/

/*==================[internal function declarations]=========================*/

/*==================[external constants]=====================================*/

/*==================[internal constants]=====================================*/

/*==================[external data]==========================================*/

/*==================[internal data]==========================================*/

/*==================[external function definitions]==========================*/

/*==================[internal function definitions]==========================*/

#ifdef __cplusplus
} /* extern "C" */
#endif /* __cplusplus */
/** @} doxygen end group definition */
#endif /* !defined(RTE_VSCO_TYPE_H) */
/*==================[end of file]============================================*/

