# V9938 MSX-VIDEO

## 本書について

本書は Eugeny Brychkov 氏によるドキュメント [V9938-programmers-guide.pdf](http://rs.gr8bit.ru/Documentation/V9938-programmers-guide.pdf) - Rev. 1.01c (Apr 10, 2018) の邦訳です。
ただし、純粋な邦訳ではなく、所々に私（SUZUKI PLAN）が仕様を把握するためのメモ書きなどを含みます。
また、TMS9918A 互換仕様に関しては基本的に、本リポジトリの [TMS9918A.md](TMS9918A.md) へ参照する形にします。

## 目次

```text
1. BASIC INPUT AND OUTPUT
  1.1. Accessing the Control Registers
    1.1.1. Direct access to VDP registers
    1.1.2. Indirect access to registers through R#17 (Control Register Pointer)
  1.2. Accessing the Palette Registers
  1.3. Accessing the Status Registers
  1.4. Accessing the Video RAM
2. REGISTER FUNCTIONS
  2.1. Control registers
    2.1.1. Mode registers
    2.1.2. Table Base address registers
    2.1.3. Color registers
    2.1.4. Display registers
    2.1.5. Access registers
    2.1.6. Command registers
  2.2. Status registers #0 to #9
3. SCREEN MODES
  3.1. TEXT1 mode
  3.2. TEXT2 mode
  3.3. MULTICOLOR (MC) mode
  3.4. GRAPHIC1 (G1) mode
  3.5. GRAPHIC2 (G2) and GRAPHIC3 (G3) modes
  3.6. GRAPHIC4 (G4) mode
  3.7. GRAPHIC5 (G5) mode
  3.8. GRAPHIC6 (G6) mode
  3.9. GRAPHIC7 (G7) mode
4. COMMANDS
  4.1. Types of Commands
  4.2. Page concept
  4.3. Logical Operations
  4.4. Explanations of Commands
    4.4.1. HMMC (High-speed move CPU to VRAM)
    4.4.2. YMMM (High speed move VRAM to VRAM, y only)
    4.4.3. HMMM (High speed move VRAM to VRAM)
    4.4.4. HMMV (High-speed move VDP to VRAM)
    4.4.5. LMMC (Logical move CPU to VRAM)
    4.4.6. LMCM (Logical move VRAM to CPU)
    4.4.7. LMMM (Logical move VRAM to VRAM)
    4.4.8. LMMV (logical move VDP to VRAM)
    4.4.9. LINE
    4.4.10. SRCH
    4.4.11. PSET
    4.4.12. POINT
  4.5. Speeding up the processing of commands
  4.6. States of the registers after command execution
5. SPRITES
  5.1. Sprite mode 1 (G1, G2, MC)
  5.2. Sprite mode 2 (G3, G4, G5, G6, G7)
  5.3. Special rules for sprite color settings
6. SPECIAL FUNCTIONS
  6.1. Alternate display of two graphics screen pages
  6.2. Displaying two graphics screens at 60Hz
  6.3. Interlace display
```

## 1. BASIC INPUT AND OUTPUT

### 1.1. Accessing the Control Registers

V9938 は ポート#0 ～ ポート#3 の 4 つのポートを持ちます:

- ポート#0 ($98)
  - VRAM Data (R/W)
- ポート#1 ($99)
  - Status Register (R)
  - VRAM Address (W)
  - Register set-up (W)
- ポート#2 ($9A)
  - Palette registers (W)
- ポート#3 ($9B)
  - Register indirect addressing (W)

MSX-VIDEO コントロールレジスタ（R#0 ～ R#46）にデータを設定する方法は 2 通りあります。

#### 1.1.1. Direct access to VDP registers

ポート#1 にデータとレジスタ番号を順番に出力します。
VDP ポートへの読み書きの順番は非常に重要なので、この順番は、VDP ポートへの書き込みや読み出しが可能な CPU の割り込みルーチンによって中断される可能性があることを覚えておく必要があり、その結果、適切なシーケンスが中断されます。
Z80 CPU の場合は、開始時に DI(割り込み禁止) を使用し、VDP の最後に EI(割り込み許可) を使用してアクセスコードを設定してください。

データバイトが先に書き込まれ（ビット D0 ～ D7）、データバイトの隣にレジスタ番号が書き込まれます（ビット R0 ～ R5）。
この 2 つの動作の間に VDP 動作を伴う割り込みが発生した場合、予測できない結果が発生する可能性があります。

| Sequence            | Bit-7 | Bit-6 | Bit-5 | Bit-4 | Bit-3 | Bit-2 | Bit-1 | Bit-0 | Memo            |
| :------------------ | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :-------------- |
| Port #1 first byte  |  D7   |  D6   |  D5   |  D4   |  D3   |  D2   |  D1   |  D0   | Data            |
| Port #1 second byte |   1   |   0   |  R5   |  R4   |  R3   |  R2   |  R1   |  R0   | Register number |

#### 1.1.2. Indirect access to registers through R#17 (Control Register Pointer)

R#17 にダイレクトアドレッシングでレジスタ番号を設定し、ポート#3 にデータを送信します。
R#17 に書き込まれた値の MSB(AII)は、レジスタ番号のオートインクリメントを制御します。

- オートインクリメントが有効になっている場合: 各データの読み出しまたは書き込み後に制御レジスタのポインタがインクリメントされる
- オートインクリメントが無効になっている場合: R#17 のポインタの値は変更されないままになります

オートインクリメントモードは、VDP レジスタの一括読み出しや更新に便利です。

| Sequence     | Bit-7 | Bit-6 | Bit-5 | Bit-4 | Bit-3 | Bit-2 | Bit-1 | Bit-0 | Memo            |
| :----------- | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :-------------- |
| Register #17 |  AII  |   0   |  R5   |  R4   |  R3   |  R2   |  R1   |  R0   | Register number |
| Port #3      |  D7   |  D6   |  D5   |  D4   |  D3   |  D2   |  D1   |  D0   | Data            |

- AII (auto increment) 0 = enable, 1 = disable

### 1.2. Accessing the Palette Registers

(TODO)
