# 基于Vivado的时序分析基础

## 1. 时序模型
一个典型的时序模型由发起寄存器、组合逻辑和捕获寄存器3部分构成，如图2.53所示，从而形成源时钟路径（Source Clock Path）、数据路径（Data Path）和目的时钟路径（Destination Clcok Path）3部分路径，这3部分路径工程构成了一个完整的时序路径。每条路径的起点与终点如表2.2所示，尤其要注意的时数据路径的起点时发起寄存器的时钟端口而不是其输出数据端口Q。

图2.53
表2.2

FPGA设计很多情形下为同步设计，这就意味着发起寄存器和捕获寄存器使用同一个时钟。

## 2. 时序分析中的基本概念
（1）发起沿与捕获沿：说到发起沿，就要提到捕获沿，通常两者相差一个时钟周期，如图2.55所示。捕获沿同时也是下一个发起沿。

（2）数据到达时间（Data Arrival Time）：以发起沿为时间基准点（参考点），数据到达时间的计算式为：Data Arrival Time = Launch Edge + Tclka + Tco + Tdata

其中，Launch Edge即为发起沿时间点，通常为0
