## 4.4 General Principles of Pipelining

pipeling: 提高吞吐量，稍稍增加一点延时.

### 4.4.3 Limitations of Pipelining

clock 被最慢的stage限制，balanced stage是比较难做到的，比如ALU memory，似乎无法再分割了。

对于深流水而言，register刷新也需要时间，而且占比越来越高，所以需要更加小心的设计。

### 4.5.5 Pipeline Hazards

data dependencies 引入bubble/旁路

control hazards 发生在ret jump指令上
