<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tut.fi</ipxact:vendor>
	<ipxact:library>peripheral.subsystem</ipxact:library>
	<ipxact:name>hierarchical_wb_slave</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>wb_slave</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="interface" name="wishbone" version="b4"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="interface" name="wishbone.absDef" version="b4"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ack</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ack_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adr</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>adr_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cyc</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>cyc_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_sm</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_ms</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>stb</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>stb_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we</ipxact:name>
								<ipxact:range>
									<ipxact:left></ipxact:left>
									<ipxact:right></ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>wb_system</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="interface" name="wishbone" version="b4"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="interface" name="wishbone.absDef" version="b4"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rst</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rst_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:system>
				<ipxact:group>ClockSink</ipxact:group>
			</ipxact:system>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>hierarchical_verilog</ipxact:name>
				<ipxact:designInstantiationRef>design</ipxact:designInstantiationRef>
				<ipxact:designConfigurationInstantiationRef>verilog_design_configuration</ipxact:designConfigurationInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>hierarchical_systemc</ipxact:name>
				<ipxact:componentInstantiationRef>systemc_implementation</ipxact:componentInstantiationRef>
				<ipxact:designConfigurationInstantiationRef>systemc_design_configuration</ipxact:designConfigurationInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>systemc_implementation</ipxact:name>
				<ipxact:language>cppSource</ipxact:language>
				<ipxact:fileSetRef>
					<ipxact:localName>systemc_source</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:designInstantiation>
				<ipxact:name>design</ipxact:name>
				<ipxact:designRef vendor="tut.fi" library="peripheral.subsystem" name="hierarchical_wb_slave.design" version="1.0">
					<ipxact:configurableElementValues>
						<ipxact:configurableElementValue referenceId="uuid_b2a4a188_8e2a_41a0_92e6_9f68cbc52754">uuid_9f8a68d3_a06c_447d_a93c_86c6f2df980b</ipxact:configurableElementValue>
						<ipxact:configurableElementValue referenceId="uuid_94aa5f42_98a7_4d9a_a31b_6a3420978709">uuid_223a95ba_e4b0_4773_9f25_14d3b85116f7</ipxact:configurableElementValue>
						<ipxact:configurableElementValue referenceId="uuid_0bf6bb47_d25d_475a_a71a_1e9428663443">uuid_840dfc69_aac3_4021_828e_1650b9d38269</ipxact:configurableElementValue>
						<ipxact:configurableElementValue referenceId="uuid_c42a49ae_903e_4ac6_8421_1c89bc724d4e">uuid_08e3f0c7_e9a6_479b_9e70_b614f5d809fc</ipxact:configurableElementValue>
					</ipxact:configurableElementValues>
				</ipxact:designRef>
			</ipxact:designInstantiation>
			<ipxact:designConfigurationInstantiation>
				<ipxact:name>verilog_design_configuration</ipxact:name>
				<ipxact:designConfigurationRef vendor="tut.fi" library="peripheral.subsystem" name="hierarchical_wb_slave.systemc.designcfg" version="1.0"/>
			</ipxact:designConfigurationInstantiation>
			<ipxact:designConfigurationInstantiation>
				<ipxact:name>systemc_design_configuration</ipxact:name>
				<ipxact:designConfigurationRef vendor="tut.fi" library="peripheral.subsystem" name="hierarchical_wb_slave.systemc.designcfg" version="1.0"/>
			</ipxact:designConfigurationInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>ack_o</ipxact:name>
				<ipxact:description>Slave asserts acknowledge.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>adr_i</ipxact:name>
				<ipxact:description>The address of the data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_08e3f0c7_e9a6_479b_9e70_b614f5d809fc-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cyc_i</ipxact:name>
				<ipxact:description>Asserted by master for transfer.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_o</ipxact:name>
				<ipxact:description>Data from master to slave.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_9f8a68d3_a06c_447d_a93c_86c6f2df980b-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_i</ipxact:name>
				<ipxact:description>Data from slave to master.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_9f8a68d3_a06c_447d_a93c_86c6f2df980b-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>stb_i</ipxact:name>
				<ipxact:description>Asserted, when this specific slave is selected.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>we_i</ipxact:name>
				<ipxact:description>Write = 1, Read = 0.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>The mandatory clock, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_i</ipxact:name>
				<ipxact:description>The mandatory reset, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>systemc_source</ipxact:name>
			<ipxact:file>
				<ipxact:name>hier_slave.hh</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:isIncludeFile>true</ipxact:isIncludeFile>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>A wishbone slave containing another wishbone slave, so now you can use a wishbone slave while using a wishbone slave.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_08e3f0c7_e9a6_479b_9e70_b614f5d809fc" resolve="user" usageCount="2">
			<ipxact:name>ADDR_WIDTH</ipxact:name>
			<ipxact:description>The width of the address.</ipxact:description>
			<ipxact:value>16</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_223a95ba_e4b0_4773_9f25_14d3b85116f7" resolve="user" usageCount="1">
			<ipxact:name>DATA_COUNT</ipxact:name>
			<ipxact:description>How many values there are in the register array.</ipxact:description>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_9f8a68d3_a06c_447d_a93c_86c6f2df980b" resolve="user" usageCount="3">
			<ipxact:name>DATA_WIDTH</ipxact:name>
			<ipxact:description>The width of the both transferred and inputted data.</ipxact:description>
			<ipxact:value>16</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_840dfc69_aac3_4021_828e_1650b9d38269" resolve="user" usageCount="1">
			<ipxact:name>BASE_ADDRESS</ipxact:name>
			<ipxact:description>The first referred address of the master.</ipxact:description>
			<ipxact:value>'h0F00</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:version>3,0,114,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
