[TOC]



#　4.1 锁存器

（为使电路的设计简单化，现在的设计多为**同步**设计，因此尽量避免使用锁存器，在Quartus中会有提示）

锁存器对脉冲电平敏感，触发器对脉冲边缘敏感

## 4.1.1 基本SR锁存器

### 用与非门构成的基本SR锁存器

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003080633240.png" alt="image-20221003080633240" style="zoom: 50%;" />

国标逻辑符号：

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003080649668.png" alt="image-20221003080649668" style="zoom:50%;" />

方框外侧输入端的小圆圈和信号名称上面的小横线均表示输入信号是低电平有效的，同时为了区别，这种锁存器有时也称为基本$\overline{S}\,\overline{R}$锁存器。

- 现态: $\bar{R} 、 \bar{S}$ 信号作用前 $Q$ 端的状态， 现态用 $Q^n$ 表示。
- 次态: $\bar{R} 、 \bar{S}$ 信号作用后 $Q$ 端的状态， 次态用 $Q^{n+1}$ 表示。

功能表

| $\overline{R}$ | $\overline{S}$ | $Q$             | $\overline{Q}$  |
| -------------- | -------------- | --------------- | --------------- |
| 1              | 1              | 不变            | 不变            |
| 1              | 0              | 1               | 0               |
| 0              | 1              | 0               | 1               |
| 0              | 0              | 1$\rightarrow$x | 1$\rightarrow$x |

约束条件:
$$
\overline{S}+\overline{R}=1
$$
<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082341909.png" style="zoom:50%;" />

## 4.1.2 门控D锁存器

### 电路结构

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082434028.png" alt="image-20221003082434028" style="zoom:50%;" />

### 国标逻辑符号

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082507061.png" alt="image-20221003082507061" style="zoom:50%;" />

### 特性

- 当 $E=\mathbf{0}$ 时， $\bar{S}=\bar{R}=\mathbf{1}$ ，无论 $D$ 取什么值， $Q$ 保持不变。
- 当 $E=\mathbf{1}$ 时，
  - $D=1$ 时， $S=0 ， R=1 ， Q$ 被置1；
  - $D=0$ 时， $S=1 ， \bar{R}=0 ， Q$ 被置 0 。
- 在E=1期间，D 值将被传输到输出端Q，而当E由1跳变为0时，锁存器将保持跳变之前瞬间D的值。因此，D锁存器常被称为透明锁存器（Transparent Latch）。

### 特性表和特性方程 

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082812095.png" alt="image-20221003082812095" style="zoom:50%;" />
$$
Q^{n+1}=\bar{E} \cdot Q+E \cdot D
$$

### 波形图

初始状态$Q=1$

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082857280.png" alt="image-20221003082857280" style="zoom: 67%;" />

## 4.1.3   门控D 锁存器的Verilog HDL建模

### 版本1

```verilog
//版本1: Structural description of a D latch 
module Dlatch_Structural (E, D, Q, Q_);
    	input E, D;
    	output Q, Q_;
    	wire R_, S_;
		nand N1(S_, D,E);
		nand N2(R_,~D,E);
		SRlatch_1 N3(S_,R_,Q,Q_);
endmodule

//Structural description of a SR-latch 
module SRlatch_1 (S_,R_, Q, Q_);
    	input S_,R_;
    	output Q, Q_;
  	nand N1(Q, S_,Q_);
	nand N2(Q_,R_,Q);
endmodule

```

版本1的特点

- 第一个版本根据图4.1.3使用基本的逻辑门元件，采用结构描述风格，编写了两个模块，这两个模块可以放在一个文件中，文件名为Dlatch_Structural.v。
- 在一个文件中可以写多个模块，其中有一个是主模块（或者称为顶层模块）。
- 文件名必须使用顶层模块名。本例中Dlatch_Structural是主模块，它调用SRlatch_1模块。

### 版本2

```verilog
//版本2: Behavioral description of a D latch 
module Dlatch_bh (E, D, Q, Q_);
    input E, D;
    output Q,Q_;
    reg Q;
    assign Q_ = ~Q;
    always @(E or D)
	  if (E)  
		Q <= D;  //当使能有效时，输出跟随输入变化
	  else 
		Q <= Q;  //保持不变
endmodule
```

版本2的特点

- 第二个版本采用功能描述风格的代码，不涉及到实现电路的具体结构，靠“算法”实现电路操作。对于不太喜欢低层次硬件逻辑图的人来说，功能描述风格的Verilog HDL是一种最佳选择。其中“<=”为非阻塞赋值符，将在下一节介绍。 

注：

- always内部不能使用assign。
- 在写可综合的组合逻辑电路的代码时，建议明确地定义if－else中所有可能的条件分支，否则，就会在电路的输出部分增加一个电平敏感型锁存器。 
