# 三输入与非门设计

## 实验原理
与非门是数字电路中的基本逻辑门，其输出是输入信号与操作后取反的结果。三输入与非门的输出为三个输入信号与操作后取反的结果。

## 实验内容
使用Verilog HDL设计一个三输入与非门，实现(A·B·C)'的逻辑功能。

### 设计要求
1. 模块名称：`nand3_gate`
2. 端口定义：
   - 输入端口：
     - `a`: 第一个输入信号
     - `b`: 第二个输入信号
     - `c`: 第三个输入信号
   - 输出端口：
     - `y`: 输出信号
3. 功能要求：
   - 输出y = ~(a & b & c)
   - 使用行为级描述
   - 无需考虑时序，纯组合逻辑设计

## 注意事项
1. 可以使用assign语句或always块实现
2. 正确使用信号类型（wire/reg）