vendor_name = ModelSim
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/ProyectoFinal.bdf
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/memoria.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/memoria_datos.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/contador_programa.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/sensa_boton.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/registro_acoplo_1_fetch.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/modulo_decodificacion.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/registro_intermedio_decode.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/selector_operandos.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/registro_acoplo_2_decodifica.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/WB_Logic.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/modulo_exec.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/registro_acoplo_3_exec.vhd
source_file = 1, /home/sirivasv/intelFPGA_lite/18.1/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, /home/sirivasv/intelFPGA_lite/18.1/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, /home/sirivasv/intelFPGA_lite/18.1/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, /home/sirivasv/intelFPGA_lite/18.1/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, /home/sirivasv/Documents/MCC/MCC-AC/ProyectoFinal/db/ProyectoFinal.cbx.xml
design_name = ProyectoFinal
instance = comp, \boton~input , boton~input, ProyectoFinal, 1
instance = comp, \clk~input , clk~input, ProyectoFinal, 1
instance = comp, \reset~input , reset~input, ProyectoFinal, 1
instance = comp, \IN[3]~input , IN[3]~input, ProyectoFinal, 1
instance = comp, \IN[2]~input , IN[2]~input, ProyectoFinal, 1
instance = comp, \IN[1]~input , IN[1]~input, ProyectoFinal, 1
instance = comp, \IN[0]~input , IN[0]~input, ProyectoFinal, 1
design_name = hard_block
instance = comp, \~ALTERA_ASDO_DATA1~~ibuf , ~ALTERA_ASDO_DATA1~~ibuf, hard_block, 1
instance = comp, \~ALTERA_FLASH_nCE_nCSO~~ibuf , ~ALTERA_FLASH_nCE_nCSO~~ibuf, hard_block, 1
instance = comp, \~ALTERA_DATA0~~ibuf , ~ALTERA_DATA0~~ibuf, hard_block, 1
