## Логические элементы

Логические элементы - наиболее простые цифровые микросхемы, имеющие несколько входов (от 1 до 12) и один выход. Так как внутренней памяти у них нет они относятся  группе комбинационных устройств.
Достоинства:
- высокое быстродействие
- малая потребляемая мощность
- сложность реализации трудных функций

### Инвертор

Инвертор - имеет один вход и один выход (2C или OK).

![[Инвертор.png]]

Применение:
- изменение полярности сигнала
- изменение полярности фронта сигнала
![[Применение инвертора (изменение полярности фронта сигнала).png]]
- в схемах генераторов прямоугольных импульсов, выходной сигнал которых периодически изменяется с нулевого уровня на единичный
![[Применение инвертора (в схемах генераторов прямоугольных импульсов, выходной сигнал которых периодически изменяется с нулевого уровня на единичный).png]]
- для получения задержки сигнала от 5 до 100 нс.
![[Применение инвертора (для получения задержки сигнала от 5 до 100 нс.).png]]

**Характеристики Инвертора:**
1. передаточная характеристика (${U_{пом}}^0$ - допустимая величина помехи на входе при низком уровне входного напряжения, ${U_{пом}}^1$ - допустимая величина помехи на входе при высоком уровне входного напряжения) 
![[Характеристика инвертора (передаточная характеристика).png]]

2. время задержки (задержка обусловлена инерционными транзисторов на которых выполнен элемент)
![[Характеристика инвертора (время задержки).png]]

$t_{3}=\frac{{t_{3}^10}+{t_{3}^01}}{2}$

3. потребляемая мощность - определяется как средне-арифметическое мощностей потребляемых элементом в состоянии логического 0 и логической 1 на выходе или как сумма статической и динамической составляющей. Потребляемая мощность существенно зависит от частоты входного сигнала.
![[Характеристики инвертора (потребляемая мощность).png]]

4. нагрузочная способность - характеризует число входов аналогичных логических элементов, которые можно подключить к выходу данного логического элемента без нарушения его нормального функционирования.

#### Повторители и буферы
Они выполняют функцию увеличения нагрузочной способности сигнала позволяют подавить один сигнал на множество входов. Также повторители и буферы применяются для получения двунаправленных линий или для мультиплексирования сигналов.  

==Двунаправленная линия== - это линия(провода), сигналы по которой могут распространятся в двух противоположенных направлениях.
![[Двунаправленная линия.png]]

==Мультиплексирование== - это передачи разных сигналов по одним и тем же линия, в разные моменты времени.
Двунаправленная линия обязательно мультиплексированная.
А мультиплексированная линия может быть как двунаправленной так и однонаправленной.
Мультиплексированной линии присоединяется несколько выходов только один из которых находится в активном состоянии, остальные выходы отключаются.
Выходы могут быть OK или 3C.
![[Мультиплексированная линия.png]]

Буферы с выходом 3C обязательно имеют Вход -EZ(-OZ), переводящий в третье пассивное состояние. Как правило к третьему состоянию соответствует 1 на этом входе, а активному состоянию выходов - 0, то есть сигнал имеет отрицательную полярность.

Таблица истинности однонаправленного буфера

| Вход | -EZ | Выход |
|:----:|:---:|:-----:|
|  0   |  0  |   0   |
|  1   |  0  |   1   |
|  0   |  1  |  3C   |
|  1   |  1  |  3C   |

Двунаправленные буферы позволяют передавать сигнал в обоих направлениях и в зависимости от управляющего сигнала, входы могут становится выходами и наоборот. Вход управления EZ может отключать, как входы, так и выходы. 

Таблица истинности двунаправленного буфера

| Вход T | Вход -EZ | Операция |
|:----:|:---:|:-----:|
|  0   |  0  |   $B \to A$   |
|  1   |  0  |   $A \to B$   |
|  0   |  1  |  3C   |
|  1   |  1  |  3C   |

Буферы и повторители часто используют для светодиодной индикации.

#### И, ИЛИ, ИЛИ, ИЛИ-НЕ
 У этих логических элементов есть от 2 до 12 равноправных входов и один выход сигнал на котором определяется комбинацией входных сигналов.

Таблица истинности двухвходовых элементов

| Вход 1 | Вход 2 | Выход И | Выход И-НЕ | Выход ИЛИ | Выход ИЛИ-НЕ |
|:------:|:------:|:-------:|:----------:|:---------:|:------------:|
|   0    |   0    |    0    |     1      |     0     |      1       |
|   0    |   1    |    0    |     1      |     1     |      0       |
|   1    |   0    |    0    |     1      |     1     |      0       |
|   1    |   1    |    1    |     0      |     1     |      0       |

**Обозначения элементов**

![[Обозначения элементов (зарубежные).png]]

![[Обозначения элементов (отечественные).png]]

![[Обозначения элементов.png]]

Трехвходовый лог элемент И-НЕ с предварительной инверсией Входа 2.

![[Трехвходовый лог элемент И-НЕ с предварительной инверсией Входа 2.png]]

Все логические элементы бывают с выходом 2C, OK, 3C.
Если выход 3C, то обязательно имеется вход разрешение -EZ.

Эти логические элементы могут применятся в качестве элемента разрешения или запрета. 

Элементы могут использоваться в качестве инверторов или повторителей. 

#### Логический элемент Исключающие ИЛИ

![[Логический элемент Исключающие ИЛИ.png]]

| Вход 1 | Вход 2 | Выход |
|:------:|:------:|:-----:|
|   0    |   0    |   0   |
|   0    |   1    |   1   |
|   1    |   0    |   1   |
|   1    |   1    |   0   |

Выполняет операцию сложение по модулю два, поэтому элемент еще называется сумматор по модулю два.

Основное применение - сравнение двух входных сигналов.

Исключающее ИЛИ в качестве управляемого инвертора
![[Исключающее ИЛИ в качестве управляемого инвертора.png]]

#### Триггеры

==Триггеры== - это простейшие последовательностные схемы, которые могут хранить один бит информации. Состояние выхода зависит от входных сигналов в данный момент времени и от состояния триггера в предыдущем такте.

**По способу приему информации триггеры делятся на:**
- асинхронные (триггеры меняет свое состояние в момент перехода сигнала на информационное поле)
- синхронные (изменяют свое состояние пол воздействием входных сигналов только в момент прихода активного сигнала на синхронизирующий вход $C$)

По виду активного сигнала, действующего на информационные входы:
- статические (переключаются потенциалом(уровнем напряжения))
- динамические (переключаются перепадом(передним или задним фронтом импульса))

По принципу построения статические триггеры делятся на:
- одноступенчатые (одна ступень запоминания информации)
- двухступенчатые (две ступени запоминания информации) 

По функциональным возможностям:
- триггеры с раздельным управлением по входам R и S (RS-триггеры);
- триггеры с приемом информации по входу D (D-триггеры);
- триггеры со счетным входом (T-триггеры);
- универсальные триггеры с информационными входами J и K (JK-триггеры).

Обозначения и назначения входов триггеров:
**R** (от англ. Reset) – раздельный вход установки в состояние 0 (сброс);
**S** (от англ. Set) – раздельный вход установки в состояние 1 (включение);
**К** (от англ. Kill) – внезапное отключение, управление нулем;
**J** (от англ. Jerk) – внезапное включение, управление единицей;
**Т** – счетный вход;
**D** (от англ. Delay – задержка, Data – данные) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;
**С** (от англ. Clock) – исполнительный, управляющий (синхронизирующий) вход, вход тактовых импульсов;
**V** – разрешающий управляющий вход.

**Триггеры характеризуются:**
- быстродействием
- чувствительностью
- потребляемой мощностью
- помехоустойчивостью
- функциональными возможностями

##### Асинхронный RS-триггер
![[Асинхронный RS-триггер.png]]

Имея два информационных входа $S и R$ и два выхода $Q и \overline Q$.
При $S=1$ прямой выход $Q$ устанавливается в состояние 1.
При $R=0$ триггер переход в режим хранения информации.
Одновременная подача $S=R=1$ запрещена.

**Таблица истинности асинхронного RS-триггера**

|  S  |  R  |   Q    |   Q'   |
|:---:|:---:|:------:|:------:|
|  1  |  0  |   1    |   0    |
|  0  |  1  |   0    |   1    |
|  0  |  0  |  Q(t)  | Q'(t)  |
|  1  |  1  | запрет | запрет |

##### Синхронный RS-триггер
![[Синхронный RS-триггер.png]]

При $C=0$ триггер находится в режиме хранения информации, при $C=1$ триггер работает как обычный асинхронный RS-триггер.

Изменение состояния триггера происходит по фронту импульса на входе $C$.

**Таблица истинности синхронного RS-триггера**

|  S  |  R  |  C  |  Q   | Операции |
|:---:|:---:|:---:|:----:|:--------:|
|  0  |  0  |  0  | Q(t) | Хранение |
|  0  |  1  |  0  | Q(t) | Хранение |
|  1  |  0  |  0  | Q(t) | Хранение |
|  1  |  1  |  0  | Q(t) | Хранение |
|  0  |  0  |  1  | Q(t) | Хранение |
|  0  |  1  |  1  |  0   |  Запись  |
|  1  |  0  |  1  |  1   |  Запись  |
|  1  |  1  |  1  |  X   |  Запрет  |

##### D-триггер
![[D-триггер.png]]

Статический D-триггер имеет один информационный вход $D$ и синхронизирующий вход $C$. 

Основное назначение D-триггера это задержка сигнала на входе $D$ до окончания такта на который он был записан.
$C=0$ - триггер хранит информацию, при $C=1$ - передают на выход  $Q$ информацию которая имеется в данный момент на входе $D$.

Для нормальной работы D-триггера необходимо чтобы изменение информации на входе $D$ происходило до появления синхро-импульса.

**Таблица истинности D-триггера**
![[Таблица истинности D-триггера.png]]

##### DV-триггер
![[DV-триггер.png]]

Если к D-триггеру добавить вход стробирование V, то триггер будет работать как DV-триггер. 
При $V=1$ триггер работает как обычно D-триггер.
При $V=0$ триггер работает в режиме хранения информации. Это позволяет осуществлять запись не при каждом тактовом импульсе, а по выбору.

##### T-триггер
![[T-триггер.png]]

Таблица истинности

| Вход $T_{n}$ | Выход $Q_{n+1}$ |
|:------------:|:---------------:|
|      0       |     $Q_{n}$     |
|      1       |    $Q'_{n}$     |

Имеют дин информационный вход и меняют свое состояние на противоположное при поступлении на этот вход сигнала $T$. 
T-триггеры применяются при построении различных счетчиков, поэтому их называют триггерами со счетным запуском.
T-триггеры обычно строятся на базе D-триггеров.
На входе $D$ сигнал будет иметь значение противоположное состоянию триггера, поэтому входной сигнал $T$ по фронту импульса $C$ переключает триггер в противоположное состояние.

##### JK-триггер

![[JK-триггер.png]]

При $C=0$ триггер находится в режиме хранения информации.
При $C=1$ под $J$ играет роль установочного кода $C$, а под $K$ - код сброса.
При $C=1$ и при подаче на $J$ и $K=1$ триггер изменяет свое состояние на противоположное.

![[JK-триггер (таблица истинности).png]]

##### Триггер Шмитта

![[Триггер Шмитта.png]]

Представляет собой последовательное соединение двух инверторов с положительной обратной связью, имеет один вход и один выход. не обладает памятью. При увеличении входного напряжения резко изменяет потенциал выхода с 0 в 1, а при последующем уменьшении входного напряжения резко переключается с 1 в 0.

##### D-триггер с динамическим управлением

![[D-триггер с динамическим управлением.png]]

При С=0 выходы 2 и 3 поддерживаются в состоянии «1», поэтому триггер ТР3 находится в режиме хранения.

Пусть D=0, тогда выход 4 находится в состоянии «1». При изменении потенциала входа С от «0» к «1» триггер ТР1 переходит в режим хранения (на выходе 1 – «0», на выходе 2 – «1»). Так как на всех входах элемента D3 уровень «1», то выход 3 переводится в состояние «0», что инициирует сброс триггера ТР3 и на его прямом выходе 5 устанавливается «0».

Пусть D=1, тогда выход 4 находится в состоянии «0», а на выходах 3 и 1 поддерживается уровень «1». При изменении потенциала входа С от «0» к «1» триггер ТР2 переходит в режим хранения, при котором на выходе 4 – «0», а на выходе 3 – «1». При этом триггер ТР1 переводится в установочный режим (на выходе 1 – «1», на выходе 2 – «0»), что вызывает переключение выходного триггера ТР3 в «1».

Пусть С=1, а потенциал входа D изменяется от «0» к «1». Тогда триггер ТР2 переходит в режим хранения, следовательно не меняет своего состояния и триггер ТР1. При этом сохраняется состояние выхода Q.

Если при С=1 потенциал входа D меняется от «0» к «1», то в режим хранения переводится ТР1, который удерживает в прежнем состоянии выход элемента D3: если на выходе 2 – «0», то на выходе 3 – «1», если же на выходе «2» - «1», то на выходе 3 – «0». Следовательно состояние выхода Q не меняется.

Если изменение информационного сигнала произойдет в момент переключения выходного триггера ТР3, коммутирующие триггеры ТР1 и ТР2 не пропустят помеху, т.к. нулевой уровень на выходе D2 не позволит переключиться элементам D1 и D3.