[*]
[*] GTKWave Analyzer v3.4.0 (w)1999-2022 BSI
[*] Sun May 25 20:38:40 2025
[*]
[dumpfile] "/home/bob/Projects/ulx3s/Thermal_camera_ulx3s/src/test/wave.fst"
[dumpfile_mtime] "Sun May 25 18:01:20 2025"
[dumpfile_size] 9629
[savefile] "/home/bob/Projects/ulx3s/Thermal_camera_ulx3s/src/test/tb_i2c_master.gtkw"
[timestart] 0
[size] 2560 1358
[pos] -1 -1
*-21.584391 12900000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] tb_i2c_master.
[treeopen] tb_i2c_master.dut.
[treeopen] tb_i2c_master.dut.gen_16bit_i2c_req_manager.
[sst_width] 274
[signals_width] 322
[sst_expanded] 1
[sst_vpaned_height] 423
@420
tb_i2c_master.dut.CLK_FREQ
tb_i2c_master.dut.I2C_FREQ
@28
tb_i2c_master.dut.MODE_16BIT
tb_i2c_master.dut.b_scl
tb_i2c_master.dut.b_sda
@420
tb_i2c_master.dut.c_addr_w
tb_i2c_master.dut.c_burst_w
tb_i2c_master.dut.c_data_w
@22
tb_i2c_master.dut.i_addr_reg[15:0]
tb_i2c_master.dut.i_addr_slave[6:0]
tb_i2c_master.dut.i_burst_num[5:0]
@28
tb_i2c_master.dut.i_clk
tb_i2c_master.dut.i_enable
tb_i2c_master.dut.i_rd_fifo_ready
tb_i2c_master.dut.i_rst
tb_i2c_master.dut.i_sccb_mode
tb_i2c_master.dut.i_valid
tb_i2c_master.dut.i_we
@22
tb_i2c_master.dut.i_wr_fifo_data[15:0]
@28
tb_i2c_master.dut.i_wr_fifo_valid
@22
tb_i2c_master.dut.o_rd_fifo_data[7:0]
@28
tb_i2c_master.dut.o_rd_fifo_valid
tb_i2c_master.dut.o_ready
tb_i2c_master.dut.o_wr_fifo_ready
@24
[color] 6
tb_i2c_master.dut.s_active_gen[31:0]
[color] 6
tb_i2c_master.dut.s_active_gen_next[31:0]
@28
tb_i2c_master.dut.s_bit_gen_scl_drive
tb_i2c_master.dut.s_bit_gen_sda_drive
tb_i2c_master.dut.s_byte_bit_rd_bit
tb_i2c_master.dut.s_byte_bit_rd_valid
tb_i2c_master.dut.s_byte_bit_ready
tb_i2c_master.dut.s_byte_bit_req
tb_i2c_master.dut.s_byte_bit_we
tb_i2c_master.dut.s_byte_bit_wr_bit
tb_i2c_master.dut.s_byte_rd_valid
tb_i2c_master.dut.s_byte_req_ready
tb_i2c_master.dut.s_byte_wr_ack
tb_i2c_master.dut.s_byte_wr_nack
tb_i2c_master.dut.s_gen_enables[2:0]
tb_i2c_master.dut.s_gen_requests[2:0]
tb_i2c_master.dut.s_req_last_byte
tb_i2c_master.dut.s_req_valid
tb_i2c_master.dut.s_req_we
@22
tb_i2c_master.dut.s_req_wr_byte[7:0]
@28
tb_i2c_master.dut.s_scl_drive
tb_i2c_master.dut.s_sda_drive
tb_i2c_master.dut.s_start_done
tb_i2c_master.dut.s_start_gen_scl_drive
tb_i2c_master.dut.s_start_gen_sda_drive
tb_i2c_master.dut.s_start_ready
tb_i2c_master.dut.s_stop_done
tb_i2c_master.dut.s_stop_gen_scl_drive
tb_i2c_master.dut.s_stop_gen_sda_drive
tb_i2c_master.dut.s_stop_ready
[color] 2
tb_i2c_master.sda
[color] 7
tb_i2c_master.scl
@200
-
-
@22
tb_i2c_master.dut.inst_i2c_byte_gen.d_bit_counter[3:0]
@28
tb_i2c_master.dut.inst_i2c_byte_gen.d_rd_bit
tb_i2c_master.dut.inst_i2c_byte_gen.d_rd_last
@22
tb_i2c_master.dut.inst_i2c_byte_gen.d_req_byte[7:0]
tb_i2c_master.dut.inst_i2c_byte_gen.d_state[31:0]
@28
tb_i2c_master.dut.inst_i2c_byte_gen.d_write_en
tb_i2c_master.dut.inst_i2c_byte_gen.i_clk
tb_i2c_master.dut.inst_i2c_byte_gen.i_rd_bit
tb_i2c_master.dut.inst_i2c_byte_gen.i_rd_last
tb_i2c_master.dut.inst_i2c_byte_gen.i_rd_valid_bit
tb_i2c_master.dut.inst_i2c_byte_gen.i_ready_bit
tb_i2c_master.dut.inst_i2c_byte_gen.i_req
tb_i2c_master.dut.inst_i2c_byte_gen.i_rst
tb_i2c_master.dut.inst_i2c_byte_gen.i_we
@22
tb_i2c_master.dut.inst_i2c_byte_gen.i_wr_byte[7:0]
tb_i2c_master.dut.inst_i2c_byte_gen.o_rd_byte[7:0]
@28
tb_i2c_master.dut.inst_i2c_byte_gen.o_rd_valid
tb_i2c_master.dut.inst_i2c_byte_gen.o_ready
tb_i2c_master.dut.inst_i2c_byte_gen.o_req_bit
tb_i2c_master.dut.inst_i2c_byte_gen.o_we_bit
tb_i2c_master.dut.inst_i2c_byte_gen.o_wr_ack
tb_i2c_master.dut.inst_i2c_byte_gen.o_wr_bit
tb_i2c_master.dut.inst_i2c_byte_gen.o_wr_nack
@200
-
@28
tb_i2c_master.dut.inst_i2c_bit_gen.d_rd_bit
tb_i2c_master.dut.inst_i2c_bit_gen.d_scl
tb_i2c_master.dut.inst_i2c_bit_gen.d_sda
@22
tb_i2c_master.dut.inst_i2c_bit_gen.d_state[31:0]
tb_i2c_master.dut.inst_i2c_bit_gen.d_state_return[31:0]
@28
tb_i2c_master.dut.inst_i2c_bit_gen.d_timeout_counter[2:0]
tb_i2c_master.dut.inst_i2c_bit_gen.d_wr_bit
tb_i2c_master.dut.inst_i2c_bit_gen.d_write_en
tb_i2c_master.dut.inst_i2c_bit_gen.i_clk
tb_i2c_master.dut.inst_i2c_bit_gen.i_enable
tb_i2c_master.dut.inst_i2c_bit_gen.i_req
tb_i2c_master.dut.inst_i2c_bit_gen.i_rst
tb_i2c_master.dut.inst_i2c_bit_gen.i_scl
tb_i2c_master.dut.inst_i2c_bit_gen.i_sda
tb_i2c_master.dut.inst_i2c_bit_gen.i_we
tb_i2c_master.dut.inst_i2c_bit_gen.i_wr_bit
tb_i2c_master.dut.inst_i2c_bit_gen.o_rd_bit
tb_i2c_master.dut.inst_i2c_bit_gen.o_rd_valid
tb_i2c_master.dut.inst_i2c_bit_gen.o_ready
tb_i2c_master.dut.inst_i2c_bit_gen.o_scl_drive
tb_i2c_master.dut.inst_i2c_bit_gen.o_sda_drive
@200
-
@420
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.BURST_WIDTH
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.c_control_reset
@22
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_active_gen[31:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_active_gen_next[31:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_addr_reg[15:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_addr_slave[6:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_burst_num[4:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_byte_counter[4:0]
@28
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_last_byte
@22
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_req_byte[7:0]
@28
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_sccb_mode
@22
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_state[31:0]
@28
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_wr_ack
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.d_write_en
@22
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_addr_reg[15:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_addr_slave[6:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_burst_num[3:0]
@28
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_byte_ready
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_clk
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_enable
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_rd_valid
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_ready_rd_byte
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_rst
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_sccb_mode
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_start_done
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_start_ready
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_stop_done
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_stop_ready
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_valid
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_valid_wr_byte
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_we
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_wr_ack
@22
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_wr_byte[15:0]
@28
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.i_wr_nack
@24
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_active_gen[31:0]
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_active_gen_next[31:0]
@28
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_ready
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_ready_wr_byte
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_req_last_byte
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_req_valid
@29
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_req_we
@22
tb_i2c_master.dut.gen_16bit_i2c_req_manager.inst_i2c_req_manager.o_wr_byte[7:0]
@28
tb_i2c_master.dut.inst_i2c_bit_gen.d_rd_bit
tb_i2c_master.dut.inst_i2c_bit_gen.d_scl
tb_i2c_master.dut.inst_i2c_bit_gen.d_sda
@22
tb_i2c_master.dut.inst_i2c_bit_gen.d_state[31:0]
tb_i2c_master.dut.inst_i2c_bit_gen.d_state_return[31:0]
@28
tb_i2c_master.dut.inst_i2c_bit_gen.d_timeout_counter[2:0]
tb_i2c_master.dut.inst_i2c_bit_gen.d_wr_bit
tb_i2c_master.dut.inst_i2c_bit_gen.d_write_en
tb_i2c_master.dut.inst_i2c_bit_gen.i_clk
tb_i2c_master.dut.inst_i2c_bit_gen.i_enable
tb_i2c_master.dut.inst_i2c_bit_gen.i_req
tb_i2c_master.dut.inst_i2c_bit_gen.i_rst
tb_i2c_master.dut.inst_i2c_bit_gen.i_scl
tb_i2c_master.dut.inst_i2c_bit_gen.i_sda
tb_i2c_master.dut.inst_i2c_bit_gen.i_we
tb_i2c_master.dut.inst_i2c_bit_gen.i_wr_bit
tb_i2c_master.dut.inst_i2c_bit_gen.o_rd_bit
tb_i2c_master.dut.inst_i2c_bit_gen.o_rd_valid
tb_i2c_master.dut.inst_i2c_bit_gen.o_ready
tb_i2c_master.dut.inst_i2c_bit_gen.o_scl_drive
tb_i2c_master.dut.inst_i2c_bit_gen.o_sda_drive
tb_i2c_master.dut.inst_i2c_bit_gen.d_rd_bit
tb_i2c_master.dut.inst_i2c_bit_gen.d_scl
tb_i2c_master.dut.inst_i2c_bit_gen.d_sda
@22
tb_i2c_master.dut.inst_i2c_bit_gen.d_state[31:0]
tb_i2c_master.dut.inst_i2c_bit_gen.d_state_return[31:0]
@28
tb_i2c_master.dut.inst_i2c_bit_gen.d_timeout_counter[2:0]
tb_i2c_master.dut.inst_i2c_bit_gen.d_wr_bit
tb_i2c_master.dut.inst_i2c_bit_gen.d_write_en
tb_i2c_master.dut.inst_i2c_bit_gen.i_clk
tb_i2c_master.dut.inst_i2c_bit_gen.i_enable
tb_i2c_master.dut.inst_i2c_bit_gen.i_req
tb_i2c_master.dut.inst_i2c_bit_gen.i_rst
tb_i2c_master.dut.inst_i2c_bit_gen.i_scl
tb_i2c_master.dut.inst_i2c_bit_gen.i_sda
tb_i2c_master.dut.inst_i2c_bit_gen.i_we
tb_i2c_master.dut.inst_i2c_bit_gen.i_wr_bit
tb_i2c_master.dut.inst_i2c_bit_gen.o_rd_bit
tb_i2c_master.dut.inst_i2c_bit_gen.o_rd_valid
tb_i2c_master.dut.inst_i2c_bit_gen.o_ready
tb_i2c_master.dut.inst_i2c_bit_gen.o_scl_drive
tb_i2c_master.dut.inst_i2c_bit_gen.o_sda_drive
@22
tb_i2c_master.dut.inst_i2c_byte_gen.d_bit_counter[3:0]
@28
tb_i2c_master.dut.inst_i2c_byte_gen.d_rd_bit
tb_i2c_master.dut.inst_i2c_byte_gen.d_rd_last
@22
tb_i2c_master.dut.inst_i2c_byte_gen.d_req_byte[7:0]
tb_i2c_master.dut.inst_i2c_byte_gen.d_state[31:0]
@28
tb_i2c_master.dut.inst_i2c_byte_gen.d_write_en
tb_i2c_master.dut.inst_i2c_byte_gen.i_clk
tb_i2c_master.dut.inst_i2c_byte_gen.i_rd_bit
tb_i2c_master.dut.inst_i2c_byte_gen.i_rd_last
tb_i2c_master.dut.inst_i2c_byte_gen.i_rd_valid_bit
tb_i2c_master.dut.inst_i2c_byte_gen.i_ready_bit
tb_i2c_master.dut.inst_i2c_byte_gen.i_req
tb_i2c_master.dut.inst_i2c_byte_gen.i_rst
tb_i2c_master.dut.inst_i2c_byte_gen.i_we
@22
tb_i2c_master.dut.inst_i2c_byte_gen.i_wr_byte[7:0]
tb_i2c_master.dut.inst_i2c_byte_gen.o_rd_byte[7:0]
@28
tb_i2c_master.dut.inst_i2c_byte_gen.o_rd_valid
tb_i2c_master.dut.inst_i2c_byte_gen.o_ready
tb_i2c_master.dut.inst_i2c_byte_gen.o_req_bit
tb_i2c_master.dut.inst_i2c_byte_gen.o_we_bit
tb_i2c_master.dut.inst_i2c_byte_gen.o_wr_ack
tb_i2c_master.dut.inst_i2c_byte_gen.o_wr_bit
tb_i2c_master.dut.inst_i2c_byte_gen.o_wr_nack
[pattern_trace] 1
[pattern_trace] 0
