##集積回路の歴史
集積回路はシリコン（Si）などの半導体基盤上に、増幅作用とスイッチ機能を持つトランジスタ
を多数形成し、トランジスタ間をアルミニウムなどのメタル配線で相互接続することで電子回路
を形成したデバイスである。1950年代までの電子回路は、真空管と呼ばれる能動素子を用いて実
装されていた。　真空管はガラスに覆われた真空中で電子を制御することで実現されるデバイス
であるので原理的に小型・高集積化が困難である。電子計算機がコンピュータとして今日のよう
に普及するためには、半導体を用いたトランジスタの発明が必要であった。
半導体を用いたトランジスタは、1947年にアメリカのベル研究室において、ショックレー、　
バーディーン、　ブラッデンらによって発明され、３人は1956年にノーベル賞を受賞した。　
当初は、ゲルマニウム（Ge）半導体の基盤上に二本の針を立てた点接触トランジスタであった
が、その後、より機械的に安全な接合型トランジスタ、ゲルマニウムに代わってより熱的に安定
なシリコン材料を使ったトランジスタ、　電界効果を利用したトランジスタなどが開発された。
点接触型トランジスタ、電界効果トランジスタ、接合型トランジスタの構造を比較化する点接触
型トランジスタと接合型トランジスタは、ベース、エミッタ、コレクタという三つの端子を持つ
電流制御能動素子であるのに対して、電界効果型トランジスタ、ゲート、ソース、ドレインという
三つの端子を持つ電圧制御能動素子となっている。
1950年代には、トランジスタ、単体を増幅器として用いたトランジスタラジオが発売されるなど
さまざまな分野で産業利用が始まった。一方で複数のトランジスタを１つの基盤上に作りこむ発明
が、　テキサス・インスツルメンツ社のキルビーとフェアチャイルド社の
ノイスによって1959年に特許出願されたキルビー特許は、同一基盤上に作られた複数のトランジス
タを中空状態の配線で接続する手法を取っているのに対して、ノイス特許では素子間の相互作用と
して二酸化シリコン上に蒸着されたアルミニウム薄膜配線を使用する手法を用いている。

###キルビー特許
・一般には集積回路の基本特許
　として認められることが多い

###ノイス特許
・現在の集積回路の構造に近い

これらの特許で使われる技術はプレーナ技術といい、基板の片面側だけに電極端子を有するトラン
ジスタの製造手法である
1960年代にはNORゲートやフリップフロップなどの論理ゲートICが実用化された

###ムーアの法則

* 半導体に集積されるトランジスタの数は、18~24ヶ月で倍増する

###集積回路の種類・分類
|回路の規模による分類 | デバイス製造方式による分類 |
|:------------------|:-------------------------|
|SSI（トランジスタ数100個以下の小規模回路）|バイポーラトランジスタ 接合型トランジスタ大きな電流を駆動させることができる　　ので、モータ制御用のICやアナログ回路に使われる|
|MSI（100個から1000個までの中規模回路）|MOS電界効果トランジスタ　　　　制御用のゲート電極に金属、ゲート絶縁膜（シリコン）を用いる微細化・低電圧化に適している
|LSI（1000~10万個の大規模集積回路)それ以上大きくなるとVLSI、ULSIと呼ばれる|
|最近では比較的に小規模な回路をIC、比較的大規模な集積回路をLSIまたはVLSIという名称の使い方が一般てきになっている。|

###機能による分類

| アナログ集積回路 | デジタル集積回路 |
|:----|:---|
|LSIの内部の電圧の値を連続的な情報とした用いる|データを二値論理で扱う|
|温度や加速度などのセンサの値を増幅したりする|データを記録しておく記憶回路   加算乗除を行う演算回路に分類される
|例　アナログーデジタル変換器、電波の周波数や位相などのアナログデータ変換する高周波無線回路|電源をきってもデータが消失しない揮発性メモリ  消失しない不揮発メモリに分類できる|

###設計手法による分類

 汎用LSI
* パソコン用のマイクロプロセッサやメモリおよびそれらを１チップ化したマイコン

カスタムLSI
* ディジタルカメラやディジタルビデオレコーダのような装置では特定の演算を専用に行う回路を搭載したLSIを用いる

###集積回路の働き

* コンピュータ
* プロセッサの演算性能の向上,メモリの容量の増加
* 家電製品
 ラジオやテレビに代表されるAV機器、プロセッサとメモリを一体化したMCUは
 エアコン・洗濯機・炊飯器などのコントローラーやリモコンとして使われる

###集積回路の設計から製造までの流れ

(1)LSIの設計
　実現したい機能を、フォトマスクと呼ばれるチップ製造用の原版上に作成する。
専用のCADツールを使って設計図を作成する。プログラミング言語のようなハードウェア記述言語を
用いて記述し、その後論理作成ツールを用いて論理ゲートに変更され、論理シミュレーターによって
正しい記述が実現できているか確認する。
(2)LSIの製造
　製造はクリーンルームと呼ばれる。チリやほこりをまったく排除できる専用の建屋で行われる。
一つのウェハ上に数十～数千のチップが作られる。　フォトマスクを回路パターンに写しこむ工程
（転写工程）を示す。フォトレジストと呼ばれる感光性樹脂をウェハ上に散布したのち、紫外線
を用いてフォトマスクのパターンを投射する。現像液に浸すと、紫外線投射に対応したレジスト
パターンが形成されこれをマスクとしてプラズマを用いたエッチングを行う。
(3)LSIの組み立て
　ウェハ上に作られたダイは1個一個長方形に切り離され、チップとしてプラスチックまたはセラミック
パッケージに格納される。リードとチップはボンディング装置によって金線等接続される。

###MOSトランジスタの電気的特性
NMOSトランジスタの場合
$Cox=\frac{εoxεo}{Tox}$
単位面積当たりの容量値COX　εoは真空中の誘電率
TOXはゲート酸化膜の膜厚　εoxは酸化膜の比誘電率
ソースを設地しドレインに正の低い電圧Vdsを印加した状況で、ゲートに正の電圧Vgsを印加すると
SI/Sio2界面近傍から正孔が抜け出して空乏層が形成される
$QINV=-CoxLW(Vgs-Vthn-\frac{𝑉𝑑𝑠}{2})$
キャリア面電荷QINV　Lはゲート長、Wはゲート幅である、Vthnはしきい値電圧と呼ばれ、反転層
の形成に必要な最低限のゲート電圧である。通常、ゲート電圧０Vの時はドレイン電流を流れない
（これをノーマリーオフという）ため、Vthnは正である。またチャネル中の平均電位はソースとドレイン
の電位の平均Vds/2としている。次にドレインとソース間の電界はほぼVds/Lであるとする。
キャリアである自由電子はその電界に比例した速度で移動する。この速度をドリフト速度と呼ぶ。
この比例係数である移動度をμnとし一秒間にドレインを通過する電荷量を考えるとドレイン電流Idsは
$𝐼𝑑𝑠=(\frac{|𝑄𝑖𝑛𝑣|}{𝐿})(\frac{μNVds}{L})=μNCox(\frac{𝑊}{𝐿}(𝑉𝑔𝑠−𝑉𝑡ℎ𝑛)𝑉𝑑𝑠−1/2 𝑉𝑑𝑠^2)$
Vdsの増加とともにIdsが増加する領域を線形領域と呼ぶ
Vgs-Vthnであるこの点をピンチオフ点と呼ぶ
$\frac{（Vgs-Vthn)}{L}$とする。
この電流は飽和ドレイン電流と呼び、ゲート電圧のみに依存しドレイン電圧には依存しない
ピンチオフ点からドレインまでの間はキャリアは極めて少ないが、その間の高電界によるキャリア
のドリフトの向上により一定のドレイン電流を維持している。この領域を飽和領域と呼び、飽和領域の
最小ドレイン電圧をVdsat=Vgs-Vthnを飽和ドレイン電圧と呼ぶ

・相互コンダクタンスとしきい値電圧
MOSトランジスタをゲート電圧で制御する電圧制御能動素子と見る場合、下記で定義される相互
コンダクタンスgmが重要となる。
ゲートにこれを超える正のＶｇｓを印加することでドレイン電流が流れるこのような動作を
エンハンスメント型またはノーマリオフ型と呼び。
逆のVgsが流れる場合はディプリーション型またはノーマリオン型と呼ぶ

###CMOSインバータ
ディジタル回路の基本はインバータであり論理ゲートの大半はインバータを解析することで理解できる。
インバータはスイッチング素子と負荷で構成され、入力信号として得られる。スイッチング素子と負荷の抵抗比で入出力特性を決定する回路をレシオ回路と呼び、レシオ回路の欠点を克服するレシオレス回路の代表がCMOS回路である。
CMOSインバータの入出力特性は入力電圧Vnによって、両トランジスタのドレインである。出力端子の動作点が０Vから電源電圧VDDまで変化することが分かるVINVを論理しきい値と呼びMn、Mpが共に飽和領域となる入力電圧であり。電圧増幅率ｄVout／ｄVinが最大となる。
###雑音余裕
ある論理ゲートの入力に雑音が印加しても論理値の出力が変動しない許容度を*雑音余裕*と呼ぶ。
雑音の影響などで、前面のインバータの論理１が出力がVohMIN低下しても、後段インバータのVihMInがこれより低いと、誤作動しない。この余裕が論理1レベルの雑音余裕である。
同様に、前段インバータの論理０出力がVlomaxまで増加しても、後段インバータのVilmaxがこれより高いと、誤作動しない、この余裕が論理０レベルの雑音余裕である。
###多段接続による論理レベルの再生
本来、論理"0","1"に対応する電圧は各々０V、電源電圧Vddであるが、これらの電圧と異なる電圧でも雑音余裕をもつ偶数段もCMOSインバータを通すことで、０VもしくはVdd側に向かって正常な論理レベルが再生される、例えば、０Vより高いVin１の場合、1段目の出力Vm1がVdd付近にまで増幅されることを介して、2段目の出力Vout1は０Vにまで再生される
同様に、Vddよりも低いVin２でも、1段目の出力Vm2が０V付近まで増幅し、2段目の出力VoutはVddniまで再生される。
###半導体プロセスフロー
半導体集積回路は、シリコン基板から始まり、薄膜」の堆積、フォトマスクを用いたリソグラフィによるパターン形成、エッチング、熱処理などを繰り返し行うことで実現される。複雑なデバイス構成や性能向上のための特殊プロセス工程など様々な技術が導入されるため、同じCMOSデバイス構造を実現する場合であっても詳細なプロセスフローは同じでない、しかし、基本プロセスフローは確率されており、これを理解する。ことが重要である。  
* 参加・熱処理プロセス
* 不純物導入プロセス
* 洗浄プロセス
* 平坦化プロセス
この際、必要なパターンを形成するために、リソグラフィ技術が用いられる。リソグラフィは写真画像を印刷する方法として印刷出版分野、電子産業分野、精密機械部品分野などの様々な分野で用いられる手法である。
パターンをシリコンウェハに転写するときに、どのようなパターンを転写するかを記録したフォトマスクが用いられる。光源からの照射光を照明工学系をかいしてシリコンウェハに転写される。集積回路の集積度の向上は、リソグラフィ技術の発展によるところが大きい。リソグラフィと各種プロセス工程を組み合わせることで不純物の注入領域、電極の形成、配線パターンの作成などを実現する。

###CMOSトランジスタのプロセスフロー
半導体集積回路の製造プロセスは、トランジスタなどのデバイス素子を作りこむためのフロントエンドプロセスとメタル配線などの配線形成工程のバックエンドプロセスがある。以下では、一般的なCMOSプロセスにおけるFEOLプロセスフローとBEOLプロセスフローについて説明する。
１．FEOLプロセスフロー
FEOLプロセスは、NMOSトランジスタやPMOSトランジスタなどのデバイス素子をシリコン基盤上に形成するプロセスである、以下では、NMOS,PMOSトランジスタのプロセス工程を例に説明を行う。
①　シリコン基板
ｐ型シリコン基板に絶縁膜を成長する。この上にフォトレジストを堆積する。PMOSトランジスタを形成する領域の基盤をｎ型とするために、フォトレジスト部分を除去し、イオン注入によってｎウェル領域を形成する。
②拡散領域の指定
トランジスタが形成される領域を拡散領域とよぶ、CVDにより、窒化膜を堆積する。この上にフォトレジストを塗布し、拡散領域のレジストを残す反応性イオンエッチングを行う。これにより、シリコン中に浅いトレンチ領域を形成する
③素子分離
レジストを除去した後、CVDによりトレンチ部分から絶縁膜を堆積し、トランジスタが形成される拡散領域間を絶縁する絶縁膜を形成する。　これをSTIという。その後、ウェハ表面の平坦化処理のための化学機械研磨を行う。
④チャネル不純物の注入
ｎ型、ｐ型トランジスタのしきい値電圧制御のために、チャネル領域に不純物を注入し、ｐドープ領域とｎドープ領域を形成する。
⑤ゲート電極の形成
ゲート絶縁膜を成長した後、ゲート電極のためのポリシリコン膜を堆積させる。ゲートリソグラフィを行いポリシリコンゲート電極をエッチングにより形成する。
⑥ソースドレインの形成
NMOSトランジスタのソース・ドレイン領域にｎ＋不純物の注入を行う。なお、NMOSトランジスタのゲート電極は不純物注入の際にマスクとして働くため、ｎ型不純物はゲート電極直下に注入されることはない。ソース、ドレイン、ゲートの相対位置関係が一致し、これを自己整合という。同様に、PMOSトランジスタのｐ＋ソース・ドレイン不純物の注入を行う。
⑦トランジスタの形成
CVDとRIEを行い、ゲートの横側に絶縁膜スペーサを形成する。また、ソース・ドレインに注入した不純物を活性化させるためにアニール処理を行う。
⑧サリサイド
シート抵抗やコンタクト抵抗の低減のため、ソース・ドレイン、ゲートをシリコンと金属の加工物、すなわちシリサイドとする。自己整合的にシリサイドを形成できるため、これをサリサイドという

２．BEOLプロセスフロー
BEOLプロセスはFEOLプロセスで形成されたトランジスタなどのデバイス素子を亜悦族、配線するプロセスである。以下では、メタル第一層に関連する説明を行うが、第二層以上の多層配線については同様の手順を繰り返して行われる。
①絶縁膜の堆積とコンタクトホールの形成
配線のための絶縁膜を堆積する。またソース端子、ドレイン端子、そしてゲート端子の接続を得るためのコンタクトホールを形成する。
②メタル配線
トランジスタの接続のためのメタル配線を形成する。

###メモリ回路
計算機はメモリ階層を持ち、各階層に適した半導体メモリが利用されている。論理回路における記憶素子にはフリップフロップが用いられる。プロセッサ内部の論理回路と直接の接続が必要でかつ高速性が用いられるキャッシュメモリには現在SRAMが利用されている。DRAMはプロセッサ外部に主記憶として置かれる。ストレージクラスメモリとしてはNANDフラッシュメモリを大量に搭載したSSDがハードディスクドライブからその役割を奪いつつある。さらにこれら各階層における既存半導体メモリの置き換えを狙って将来性のある不揮発性メモリの開発が進んでいる。既存メモリと新メモリと用途・特性・必要な製造プロセス技術などによって分類される。

|ROM|不揮発性メモリ|CMOS標準プロセス　　　　　　　特殊プロセス（浮遊ゲート）|マスクROM  NORフラッシュメモリ　　NANDフラッシュメモリ|
|:---|:---|:---|:---|
|RAM|揮発性メモリ|CMOS標準プロセス　　　　　　特殊プロセス|SRAM　　　　　　　　　　　　　　　　　　 DRAM|
||不揮発性メモリ|特殊プロセス（強誘電体絶縁膜）|FeRAM|
|||特殊プロセス（磁気トンネリング）|MRAM|
|||特殊プロセス（相変化膜）|PRAM|

ROMとは読み出し専用メモリである。RAMは読み書きともにランダムアクセス可能である。
電源を切ってもデータを保存する特性、すなわちデータが消えない特性を不揮発性と言い、ROMは本質的に不揮発性を有している。
マスクROMは純粋な読み出し専用メモリであり設計時に内容を決定すると二度と変更ができない。
フラッシュメモリにはNOR型とNAND型がある。フラッシュメモリは純粋な読み出し専用メモリではなく、実際には再書き込み可能である。近年ROMの定義は”読み出し専用”というより”書き換え可能回数が少ない”という意味が強くフラッシュメモリは書き換え可能回数がその他の書き換え可能メモリより極端に少ない。なおNORフラッシュメモリは読み出しに関しては高速ランダムアクセスメモリが可能でありマスクROMと同様に組み込みプロセッサにおけるプログラムメモリとして多用される。NANDフラッシュメモリについては流出し、書き換えともにランダムアクセスはできずシーケンシャルアクセスしなければならない。
そのためNANDフラッシュメモリはそれほど高速性の要求されないストレージクラスメモリにさいようされている。
SRAMやDRAMは揮発性であり電源をきれば保存しているデータを失う。DRAMについては電源を与え続けたとしてもリフレッシュ動作をしなければデータを保持できない。ただしRAMにおいても不揮発性を有するものがある。FeRAM・MRAM・PRAMは近年実用化が始まった新しい不揮発メモリである。不揮発性を有するRAMは究極のメモリであり電源を任意に遮断することができるのでメモリにおける電力の支配的要因であるリーク電力を大幅に削減できる可能性を持つ。
メモリの製造プロセスは論理回路との混載を考える場合に重要な要素となる。論理回路の製造プロセスであるCMOS標準プロセスで実装可能性なマスクROMとSRAMについたは製造コストに与える影響は小さくできる。特殊プロセスが必要なメモリについてはその製造工程や動作環境・速度・電力（熱）に関する設計などを多角的な要因について考慮が必要となる。書くメモリの技術的特徴がある

###マスクROM
設計時にメモリデータを決定する。つまりフォトマスクのレイアウトで書き込みデータが決定されるのでマスクROMと呼ばれる。マスクROMセルはNMOSアクセストランジスタ一つのみで構成されSRAMに比べセル面積を1/4程度にまで抑制することができるNMOSアクセストランジスタのソースはGNDに設置されていることがドレインとビット線BLとの接続はデータ０と１で異なる。マスクROMセルのレイアウト
０の場合はドレインはコンタクトを通して上部メタルのBLに接続され横方向のワード線ＷＬが活性化されると縦方向のＢＬはＧＮＤに接地される。１の場合ドレインにコンタクトがないためＷＬが選択されてもＢＬはGNDに設置されない。

###SRAM
SRAMは６トランジスタを有するので６ＴSRAMとも呼ばれる。CMOS標準プロセスで実装可能であるので汎用LSIの組み込みメモリやプロセッサのキャッシュメモリとして多用される。６TSRAMセルはPMOS負荷トランジスタ・NMOSドライブトランジスタ・NMOSアクセストランジスタで構成されている負荷トランジスタ二つとドライブトランジスタ二つの計４つのトランジスタによりクロスカップルドラッチが形成されておりその両端にアクセストランジスタを付けたものである。ワード線ＷＬ＝GNDとしてアクセストランジスタを閉じた状態で内部ノードN0とN1は双安定しそれぞれ０（GND）もしくは１（VDD９を保持する）。
SRAMにおける書き込み動作について簡単に説明する書き込みは書き込み回路によりビット線対を相補駆動することによって決定する。BL＝GND、$\bar{BL}=VDD$と駆動されていると仮定する。WLが活性化しアクセストランジスタがONとなると内部ノードN1＝BL＝GND、N0=$\bar{BL}$=VDDとなるようにデータの書き込みが行われる。次に読み出し動作について説明する。読み出しデータには内部ノードによって決定する。内部ノードは今N1＝GND、N0＝VDDである。ワード線Ｗｌが立ち上がる前にビット線対$BL・\bar{BL}$はＶＤＤにプリチャージされる。その後ＷＬが活性化されアクセストランジスタがオンする。。ＢＬからＭ４とＭ２を通してGNDへの放電パスが生じ、BLにプリチャージされていた電荷の放電によりBLの電位がVDDから徐々に低下していく、逆に$\bar{BL}$においては放電パスが存在しないため$\bar{BL}$の電位はプリチャージ電圧VDDから変化しない。
$BL・\bar{BL}$の間に発生する電位差をセンスアンプによって相補読み出しすることにより、アクセスされたメモリセルの保持データが出力される。安定動作のためには以下のように書き込み・読み出し双方の動作マージンの確保が必要である。
書き込みマージン導出グラフを示す。内部ノードN0、N1の電圧をそれぞれVN0、VN1とする。今WL＝$\bar{BL}$＝VDD、BL=GNDの状態であり通常の書き込み電圧はVN1＝GND、Vn0＝VDDとなる。ここでVN0・VN1をそれぞれ強制的に変化させたときの直流伝達特性の2本の曲線を重ねる。両極線に内接する。正方形は様々であるが正方形をスキャンされるとその一辺の長さは極小値を持つ。それがWMに対応する。WMの値が大きいほど安定した書き込みが行われるSRAMセルのトランジスタサイジングではどちらかがよくなればどちらかが悪くなるトレードオフの関係がある。一般に負荷トランジスタとアクセストランジスタを最小サイズとドライブトランジスタはその倍程度する。
###DRAM
DRAMはプロセッサの主記憶として多用されているがこれは高速かつ廉価だからである。記憶素子としてキャパシタを用いており、キャパシタにおける負荷の有無が記憶データとなる。DRAMキャパシタ用特殊プロセスを用いて炸裂したスタックドキャパシタである。アクセストランジスタ上部にポリシリコンまたはメタル電極間に表面積を大きく取るように山形状に積み上げた高誘電体絶縁膜を挟み込む。本キャパシタの作製にはCMOS標準プロセスでは使われない付加的な製造工程が必要である。そのため論理回路とDRAMは混載すると製造コストが増加する。

書き込みはワード線によりアクセルトランジスタを開きキャパシタにより０または１を書き込むことで複数の充電または放電を行う。
読み出し前にビット線をVDD/2にプリチャージしておく。もしキャパシタが０つまり放電状態で電荷がない場合にはアクセストランジスタを開いた瞬間にDRAMキャパシタとビット線の寄生容量の間でチャージシェアが起こりビット線電圧はVDD/2からわずかに減少する。逆にキャパシタが１つまり充電状態で電荷が存在する場合にはビット線電圧はVDD/2からわずかに上昇する。これらの微小電圧をセンスアンプで読み出すことにより０と１を判別する。なお０および１読み出しのいずれの場合にもDRAMキャパシタはVDD/2近くにチャージされるので破壊読み出しとなる。そのために読み出し直後にセンスアンプ出力をキャパシタに巻き戻すことが必要となり、これをライトバックという。
記憶原理がキャパシタであるためアクセストランジスタのジャンクションリーク電流によって蓄えられた電荷が消失する。このため静的にデータを保持することができず。６４ｍｓ程度ごとのリフレッシュ動作を動的に行う必要がある。これがDRAMと呼ばれる所以である。

###消費電力
動的消費電力には、論理ゲート回路が動作し、次段のゲート負荷容量などを充放電するために有効に使用される充放電電力と、トランジスタが動作する過渡状態において、NMOSおよびPMOSトランジスタが同時に導通する際に電源から設置電流に流れる電流による貫通電力が存在する。
(1)充放電電力
インバータの入力に周期的にスイッチングが生じている場合の、電荷の移動並びに電力消費を示す。初期状態においては、入力がVDDであり、NMOSが導通、PMOSが遮断となるため、出力ノードの電位は０Vとなり、負荷の容量Cには電荷およびエネルギーは蓄積されていない。
入力がVDDから０Vに遷移して次の状態になるｔぽ、NMOSが遮断、PMOSが導通となり、出力ノードが０VからVDDに遷移する。この際、電源から負荷容量Cに電荷Q＝C・$VDD^2$のエネルギーが消費されたのにたいして、容量に蓄積されたエネルギーはE=$\frac{1}{2}{C}・{VDD^2}$であり、差分のエネルギーE=$\frac{1}{2}{C}・{VDD^2}$はPMOSトランジスタの抵抗成分により熱エネルギーとして消費される。
さらに入力が０VからVDDに遷移していくとNMOSが導通、PMOSが遮断となり、出力ノードがVDDから０Vに遷移する。この際、負荷容量Cの電荷Q=C・VDDが接地電極に放電され、負荷容量Cに蓄積されたエネルギー$E=\frac{1}{2}{C}・{VDD^2}$はNMOSトランジスタの抵抗成分により熱エネルギーとして消費される。したがって、CMOSインバータにおいては、一回の入力のスイッチングによりQ=C・VDDの電荷がVDD電源から接地電極に放電され、その電荷が持っていたエネルギー$E=C・{VDD^2}$はPMOSとNMOSの両トランジスタにおいて$E=\frac{1}{2}{C}・{VDD^2}$ずつ熱エネルギーとして消費されるといえる。
スイッチングの動作周波数をｆ、駆動される負荷容量の容量をCLとすると、負荷容量の充放電に伴うインバータの充放電力Pcdは次式となる。
$PCD = CL・VDD^2・f$・・・（１）
インバータ以外にも、本式を拡張し、N個のゲートを有する回路を考えた場合、それぞれのゲートiの出力のスイッチング確率をηi、出力負荷容量をCLiとすると、一般化された負荷容量の充放電に伴う回路消費電力Pcdは(2)式となる。
スイッチング確率ηi
は論理ゲートの出力が"0"→"1"に遷移する確率として定義される。
$PCD=\sum^{N}_{i=1}(η_{i}・CL_{i}・VDD^2・f)$・・・(2)

(2)貫通電力CMOSインバータにおけるスイッチングの過程で、入力が"1"→"0"または"0"→"1"に遷移する際、一時的にNMOSとPMOSトランジスタが同時に導通して、電源から接地電流に貫通電流が流れる。インバータ回路において、NMOSがVthn＜Vinにおいて導通し、PMOSはVIN＜VDD－｜Vthp｜において動的する。したがってVthn＜Vin＜VDD－｜Vthp｜においては、NMOS、PMOSの両方のトランジスタが導通しており、貫通電流が流れる。貫通電流の平均値はスイッチング回数に比例し、かつスイッチング時の遷移過渡期間が長い、なまった入力波形であるほど多くなる。この貫通電流は負荷容量の充放電に全く寄与していない無駄な電流であり。この貫通電力によって消費される電力は、前述の充放電電力PCDとは別途消費され貫通電力PSCと呼ぶ。
スイッチング時の貫通電流をISCと置くと、貫通電力は以下の式で導かれる。
$PSC=\sum^{N}_{i=1}(η_{i})\int^{}_{1clock}Isc dt・VDD・f$・・・(3)
###静的消費電力
NMOSトランジスタのVGS－IDS電流特性はドレイン電流をVDD電位に固定してゲート・ソース間電圧VGSを増加させていったばあいのドレイン電流IDSはVGSがVTHN以下に置いては、ほとんど電流は流れない。しかしながら、ドレイン電流を対数化すると、しきい値電圧VTHN以下に置いてもサブスレッショルド電流が流れていることがわかる。
特にVGS＝０Vの時のサブスレッショルド電流をオフリーク電流IOFFNと呼びNMOSの場合式(4)で表される。Sはサブスレッショルド係数と呼ばれ、室温では８０～１００ｍｖ絶対温度に比例する係数である、このSは原理的に６０ｍｖより小さくなることはない。
IOFFN$\propto 10^-\frac{VTHN}{S}$・・・(4)
したがってしきい値電圧Vthnをわずか、８０～１００ｍｖ程度小さくするだけでオフリーク電流は１０倍に増加する。また、オフリーク電流はゲート幅Wに依存し、かつ回路全体の電流は回路中のトランジスタの数に依存するため、オフリーク電流に起因する静的消費電力はPSTATICは式（５）で表す。
$PSTATIC = \sum^{}_{NMOS}IOFFN・VDD+\sum{}_{PMOS}IOFFP・VDD$・・・(5)
微細化の進歩とともに、低電圧化がおこなわれこれに付随してしきい値電圧VTHNは低下した。