[INFO] 실행 중: /mnt/c/For_english_only_directories/LaygoWebConsole/laygo_web_console/jeyun/temp_code/jeyunp_test_temp.py
[DEBUG] 현재실행경로: 
/mnt/c/For_english_only_directories/LaygoWebConsole/bag_workspace_gpdk045
Load templates
Load grids
--------------------
Creating inv_2x
Create instances
Create wires
=========== SUPPLY RAIL GENERATION START ===========

The number of rails of your design is 1.
The number of pins of your design is 2.

Name of Iterated net:
0. "VSS"
1. "VDD"

============ SUPPLY RAIL GENERATION END ============
Export design

{'bbox': [[0, 0], [820, 2000]], 'libname': 'test_logic', 'cellname': 'inv_2x', 'subblocks': [{'name': 'bndl', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 0], 'transform': 'R0', 'pins': {}}, {'name': 'bndr', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 615], 'transform': 'R0', 'pins': {}}, {'name': 'core', 'cellname': 'nmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 790], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 490], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 615], 'transform': 'R0', 'pins': {}}, {'name': 'bndl', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 2000], 'transform': 'MX', 'pins': {}}, {'name': 'bndr', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1385], 'transform': 'MX', 'pins': {}}, {'name': 'core', 'cellname': 'pmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1210], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1510], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1385], 'transform': 'MX', 'pins': {}}], 'metals': [{'xy': [[250, 750], [570, 830]], 'layer': 'Metal2'}, {'xy': [[250, 450], [570, 530]], 'layer': 'Metal2'}, {'xy': [[-120, -120], [940, 120]], 'layer': 'Metal2'}, {'xy': [[165, -40], [245, 530]], 'layer': 'Metal1'}, {'xy': [[575, -40], [655, 530]], 'layer': 'Metal1'}, {'xy': [[85, -120], [735, 120]], 'layer': 'Metal2'}, {'xy': [[250, 1170], [570, 1250]], 'layer': 'Metal2'}, {'xy': [[250, 1470], [570, 1550]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [940, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 1470], [245, 2040]], 'layer': 'Metal1'}, {'xy': [[575, 1470], [655, 2040]], 'layer': 'Metal1'}, {'xy': [[85, 1880], [735, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 750], [450, 830]], 'layer': 'Metal2'}, {'xy': [[165, 1170], [450, 1250]], 'layer': 'Metal2'}, {'xy': [[165, 750], [245, 1250]], 'layer': 'Metal3'}, {'xy': [[370, 450], [450, 1550]], 'layer': 'Metal3'}, {'xy': [[-120, -120], [940, 120]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [940, 2120]], 'layer': 'Metal2'}], 'vias': [], 'pins': [{'name': 'VSS:', 'xy': [[0, -120], [820, 120]], 'layer': 'Metal2', 'netname': 'VSS:'}, {'name': 'VDD:', 'xy': [[0, 1880], [820, 2120]], 'layer': 'Metal2', 'netname': 'VDD:'}, {'name': 'I', 'xy': [[165, 790], [245, 1210]], 'layer': 'Metal3', 'netname': 'I'}, {'name': 'O', 'xy': [[370, 490], [450, 1510]], 'layer': 'Metal3', 'netname': 'O'}]}
webconsole mode
--------------------
Creating inv_4x
Create instances
Create wires
=========== SUPPLY RAIL GENERATION START ===========

The number of rails of your design is 1.
The number of pins of your design is 2.

Name of Iterated net:
0. "VSS"
1. "VDD"

============ SUPPLY RAIL GENERATION END ============
Export design

{'bbox': [[0, 0], [1230, 2000]], 'libname': 'test_logic', 'cellname': 'inv_4x', 'subblocks': [{'name': 'bndl', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 0], 'transform': 'R0', 'pins': {}}, {'name': 'bndr', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1025], 'transform': 'R0', 'pins': {}}, {'name': 'core', 'cellname': 'nmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 790], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 490], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 615], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE2', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1025], 'transform': 'R0', 'pins': {}}, {'name': 'bndl', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 2000], 'transform': 'MX', 'pins': {}}, {'name': 'bndr', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 975], 'transform': 'MX', 'pins': {}}, {'name': 'core', 'cellname': 'pmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1210], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1510], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1385], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE2', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 975], 'transform': 'MX', 'pins': {}}], 'metals': [{'xy': [[370, 750], [860, 830]], 'layer': 'Metal2'}, {'xy': [[370, 450], [860, 530]], 'layer': 'Metal2'}, {'xy': [[-120, -120], [1350, 120]], 'layer': 'Metal2'}, {'xy': [[165, -40], [245, 530]], 'layer': 'Metal1'}, {'xy': [[575, -40], [655, 530]], 'layer': 'Metal1'}, {'xy': [[985, -40], [1065, 530]], 'layer': 'Metal1'}, {'xy': [[85, -120], [1145, 120]], 'layer': 'Metal2'}, {'xy': [[370, 1170], [860, 1250]], 'layer': 'Metal2'}, {'xy': [[370, 1470], [860, 1550]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [1350, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 1470], [245, 2040]], 'layer': 'Metal1'}, {'xy': [[575, 1470], [655, 2040]], 'layer': 'Metal1'}, {'xy': [[985, 1470], [1065, 2040]], 'layer': 'Metal1'}, {'xy': [[85, 1880], [1145, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 750], [655, 830]], 'layer': 'Metal2'}, {'xy': [[165, 1170], [655, 1250]], 'layer': 'Metal2'}, {'xy': [[165, 750], [245, 1250]], 'layer': 'Metal3'}, {'xy': [[780, 450], [860, 1550]], 'layer': 'Metal3'}, {'xy': [[-120, -120], [1350, 120]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [1350, 2120]], 'layer': 'Metal2'}], 'vias': [], 'pins': [{'name': 'VSS:', 'xy': [[0, -120], [1230, 120]], 'layer': 'Metal2', 'netname': 'VSS:'}, {'name': 'VDD:', 'xy': [[0, 1880], [1230, 2120]], 'layer': 'Metal2', 'netname': 'VDD:'}, {'name': 'I', 'xy': [[165, 790], [245, 1210]], 'layer': 'Metal3', 'netname': 'I'}, {'name': 'O', 'xy': [[780, 490], [860, 1510]], 'layer': 'Metal3', 'netname': 'O'}]}
webconsole mode
--------------------
Creating inv_6x
Create instances
Create wires
=========== SUPPLY RAIL GENERATION START ===========

The number of rails of your design is 1.
The number of pins of your design is 2.

Name of Iterated net:
0. "VSS"
1. "VDD"

============ SUPPLY RAIL GENERATION END ============
Export design

{'bbox': [[0, 0], [1640, 2000]], 'libname': 'test_logic', 'cellname': 'inv_6x', 'subblocks': [{'name': 'bndl', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 0], 'transform': 'R0', 'pins': {}}, {'name': 'bndr', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1435], 'transform': 'R0', 'pins': {}}, {'name': 'core', 'cellname': 'nmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 790], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 490], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 615], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE2', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1025], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE3', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1435], 'transform': 'R0', 'pins': {}}, {'name': 'bndl', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 2000], 'transform': 'MX', 'pins': {}}, {'name': 'bndr', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 565], 'transform': 'MX', 'pins': {}}, {'name': 'core', 'cellname': 'pmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1210], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1510], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1385], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE2', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 975], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE3', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 565], 'transform': 'MX', 'pins': {}}], 'metals': [{'xy': [[370, 750], [1270, 830]], 'layer': 'Metal2'}, {'xy': [[370, 450], [1270, 530]], 'layer': 'Metal2'}, {'xy': [[-120, -120], [1760, 120]], 'layer': 'Metal2'}, {'xy': [[165, -40], [245, 530]], 'layer': 'Metal1'}, {'xy': [[575, -40], [655, 530]], 'layer': 'Metal1'}, {'xy': [[985, -40], [1065, 530]], 'layer': 'Metal1'}, {'xy': [[1395, -40], [1475, 530]], 'layer': 'Metal1'}, {'xy': [[85, -120], [1555, 120]], 'layer': 'Metal2'}, {'xy': [[370, 1170], [1270, 1250]], 'layer': 'Metal2'}, {'xy': [[370, 1470], [1270, 1550]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [1760, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 1470], [245, 2040]], 'layer': 'Metal1'}, {'xy': [[575, 1470], [655, 2040]], 'layer': 'Metal1'}, {'xy': [[985, 1470], [1065, 2040]], 'layer': 'Metal1'}, {'xy': [[1395, 1470], [1475, 2040]], 'layer': 'Metal1'}, {'xy': [[85, 1880], [1555, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 750], [860, 830]], 'layer': 'Metal2'}, {'xy': [[165, 1170], [860, 1250]], 'layer': 'Metal2'}, {'xy': [[165, 750], [245, 1250]], 'layer': 'Metal3'}, {'xy': [[1190, 450], [1270, 1550]], 'layer': 'Metal3'}, {'xy': [[-120, -120], [1760, 120]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [1760, 2120]], 'layer': 'Metal2'}], 'vias': [], 'pins': [{'name': 'VSS:', 'xy': [[0, -120], [1640, 120]], 'layer': 'Metal2', 'netname': 'VSS:'}, {'name': 'VDD:', 'xy': [[0, 1880], [1640, 2120]], 'layer': 'Metal2', 'netname': 'VDD:'}, {'name': 'I', 'xy': [[165, 790], [245, 1210]], 'layer': 'Metal3', 'netname': 'I'}, {'name': 'O', 'xy': [[1190, 490], [1270, 1510]], 'layer': 'Metal3', 'netname': 'O'}]}
webconsole mode
--------------------
Creating inv_8x
Create instances
Create wires
=========== SUPPLY RAIL GENERATION START ===========

The number of rails of your design is 1.
The number of pins of your design is 2.

Name of Iterated net:
0. "VSS"
1. "VDD"

============ SUPPLY RAIL GENERATION END ============
Export design

{'bbox': [[0, 0], [2050, 2000]], 'libname': 'test_logic', 'cellname': 'inv_8x', 'subblocks': [{'name': 'bndl', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 0], 'transform': 'R0', 'pins': {}}, {'name': 'bndr', 'cellname': 'nmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1845], 'transform': 'R0', 'pins': {}}, {'name': 'core', 'cellname': 'nmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 790], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 490], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 205], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 615], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE2', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1025], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE3', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1435], 'transform': 'R0', 'pins': {}}, {'name': 'VIA_TIE4', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1845], 'transform': 'R0', 'pins': {}}, {'name': 'bndl', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 2000], 'transform': 'MX', 'pins': {}}, {'name': 'bndr', 'cellname': 'pmos4_fast_boundary', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 155], 'transform': 'MX', 'pins': {}}, {'name': 'core', 'cellname': 'pmos4_fast_center_nf2', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {'D0': {'termName': 'D0', 'netname': None}, 'G0': {'termName': 'G0', 'netname': None}, 'S0': {'termName': 'S0', 'netname': None}, 'S1': {'termName': 'S1', 'netname': None}}}, {'name': 'VIA_G', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1210], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_D', 'cellname': 'via_M1_M2_0', 'libname': 'gpdk045_microtemplates_dense', 'xy': [410, 1510], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE0', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1795], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE1', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 1385], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE2', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 975], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE3', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 565], 'transform': 'MX', 'pins': {}}, {'name': 'VIA_TIE4', 'cellname': 'via_M1_M2_1', 'libname': 'gpdk045_microtemplates_dense', 'xy': [0, 155], 'transform': 'MX', 'pins': {}}], 'metals': [{'xy': [[370, 750], [1680, 830]], 'layer': 'Metal2'}, {'xy': [[370, 450], [1680, 530]], 'layer': 'Metal2'}, {'xy': [[-120, -120], [2170, 120]], 'layer': 'Metal2'}, {'xy': [[165, -40], [245, 530]], 'layer': 'Metal1'}, {'xy': [[575, -40], [655, 530]], 'layer': 'Metal1'}, {'xy': [[985, -40], [1065, 530]], 'layer': 'Metal1'}, {'xy': [[1395, -40], [1475, 530]], 'layer': 'Metal1'}, {'xy': [[1805, -40], [1885, 530]], 'layer': 'Metal1'}, {'xy': [[85, -120], [1965, 120]], 'layer': 'Metal2'}, {'xy': [[370, 1170], [1680, 1250]], 'layer': 'Metal2'}, {'xy': [[370, 1470], [1680, 1550]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [2170, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 1470], [245, 2040]], 'layer': 'Metal1'}, {'xy': [[575, 1470], [655, 2040]], 'layer': 'Metal1'}, {'xy': [[985, 1470], [1065, 2040]], 'layer': 'Metal1'}, {'xy': [[1395, 1470], [1475, 2040]], 'layer': 'Metal1'}, {'xy': [[1805, 1470], [1885, 2040]], 'layer': 'Metal1'}, {'xy': [[85, 1880], [1965, 2120]], 'layer': 'Metal2'}, {'xy': [[165, 750], [1065, 830]], 'layer': 'Metal2'}, {'xy': [[165, 1170], [1065, 1250]], 'layer': 'Metal2'}, {'xy': [[165, 750], [245, 1250]], 'layer': 'Metal3'}, {'xy': [[1600, 450], [1680, 1550]], 'layer': 'Metal3'}, {'xy': [[-120, -120], [2170, 120]], 'layer': 'Metal2'}, {'xy': [[-120, 1880], [2170, 2120]], 'layer': 'Metal2'}], 'vias': [], 'pins': [{'name': 'VSS:', 'xy': [[0, -120], [2050, 120]], 'layer': 'Metal2', 'netname': 'VSS:'}, {'name': 'VDD:', 'xy': [[0, 1880], [2050, 2120]], 'layer': 'Metal2', 'netname': 'VDD:'}, {'name': 'I', 'xy': [[165, 790], [245, 1210]], 'layer': 'Metal3', 'netname': 'I'}, {'name': 'O', 'xy': [[1600, 490], [1680, 1510]], 'layer': 'Metal3', 'netname': 'O'}]}
webconsole mode
