{"patent_id": "10-2023-0115962", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0033598", "출원번호": "10-2023-0115962", "발명의 명칭": "버퍼 칩, 버퍼 칩을 메모리 칩을 포함하는 반도체 패키지, 버퍼 칩의 동작 방법 및 반도체 패", "출원인": "에스케이하이닉스 주식회사", "발명자": "고건"}}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1메모리 칩을 설정하기 위한 제1제어 신호들을 수신하는 단계;상기 제1제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계;상기 제1제어 신호들에 응답해, 상기 제1메모리 칩의 설정 값을 저장하는 단계;제2메모리 칩을 설정하기 위한 제2제어 신호들을 수신하는 단계;상기 제2제어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계;상기 제2제어 신호들에 응답해, 상기 제2메모리 칩의 설정 값을 저장하는 단계;상기 제1메모리 칩의 설정 값을 적용하기 위한 제3제어 신호들을 수신하는 단계;상기 제3제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계; 및상기 제3제어 신호들에 응답해, 저장된 상기 제1메모리 칩의 설정 값을 버퍼 칩의 설정 값으로 적용하는 단계를 포함하는 버퍼 칩의 동작 방법."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서,상기 제2메모리 칩의 설정 값을 적용하기 위한 제4제어 신호들을 수신하는 단계;상기 제4제어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계; 및상기 제4제어 신호들에 응답해, 저장된 상기 제2메모리 칩의 설정 값을 상기 버퍼 칩의 설정 값으로 적용하는단계를 더 포함하는 버퍼 칩의 동작 방법."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서,상기 설정 값은 기준 전압 및 터미네이션 저항값 중 적어도 하나의 설정 값을 포함하는버퍼 칩의 동작 방법."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "버퍼 칩이 제1메모리 칩을 설정하기 위한 제1제어 신호들을 수신하는 단계;상기 버퍼 칩이 상기 제1제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계;상기 버퍼 칩이 상기 제1제어 신호들에 응답해, 상기 제1메모리 칩의 설정 값을 저장하는 단계;상기 제1메모리 칩이 상기 제1제어 신호들에 응답해, 자신의 설정 값을 저장하는 단계;상기 버퍼 칩이 제2메모리 칩을 설정하기 위한 제2제어 신호들을 수신하는 단계;상기 버퍼 칩이 상기 제2제어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계;공개특허 10-2025-0033598-3-상기 버퍼 칩이 상기 제2제어 신호들에 응답해, 상기 제2메모리 칩의 설정 값을 저장하는 단계;상기 제2메모리 칩이 상기 제2제어 신호들에 응답해, 자신의 설정 값을 저장하는 단계;상기 버퍼 칩이 상기 제2메모리 칩의 설정 값을 적용하기 위한 제3제어 신호들을 수신하는 단계;상기 버퍼 칩이 상기 제3제어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계;상기 버퍼 칩이 상기 제3제어 신호들에 응답해, 저장된 상기 제2메모리 칩의 설정 값을 자신의 설정 값으로 적용하는 단계; 및상기 제2메모리 칩이 상기 제3제어 신호들에 응답해, 저장된 상기 제2메모리 칩의 설정 값을 자신의 설정 값으로 적용하는 단계를 포함하는 반도체 패키지의 동작 방법."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4항에 있어서,상기 버퍼 칩이 상기 제1메모리 칩의 설정 값을 적용하기 위한 제4제어 신호들을 수신하는 단계;상기 버퍼 칩이 상기 제4제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계;상기 버퍼 칩이 상기 제4제어 신호들에 응답해, 저장된 상기 제1메모리 칩의 설정 값을 자신의 설정 값으로 적용하는 단계; 및상기 제1메모리 칩이 상기 제4제어 신호들에 응답해, 저장된 상기 제1메모리 칩의 설정 값을 자신의 설정 값으로 적용하는 단계를 더 포함하는 반도체 패키지의 동작 방법."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 4항에 있어서,상기 설정 값은 기준 전압 및 터미네이션 저항값 중 적어도 하나의 설정 값을 포함하는반도체 패키지의 동작 방법."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1칩 선택 신호와 커맨드 어드레스 신호들을 디코딩하는 제1커맨드 디코더;제2칩 선택 신호와 상기 커맨드 어드레스 신호들을 디코딩하는 제2커맨드 디코더;상기 제1커맨드 디코더의 디코딩 결과에 따라 제1메모리 칩을 위한 설정 값들을 저장하는 제1설정 회로;상기 제2커맨드 디코더의 디코딩 결과에 따라 제2메모리 칩들 위한 설정 값들을 저장하는 제2설정 회로; 및상기 제1메모리 칩의 설정 값 적용이 지시되면 상기 제1설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 버퍼 칩 설정 값으로 저장하고, 상기 제2메모리 칩의 설정 값 적용이 지시되면 상기 제2설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 상기 버퍼 칩 설정 값으로 저장하는 버퍼 칩 설정 회로를 포함하는 버퍼 칩."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공개특허 10-2025-0033598-4-제 7항에 있어서,메모리 콘트롤러로부터 전달되는 상기 커맨드 어드레스 신호들을 수신하는 커맨드 어드레스 수신 회로;상기 메모리 콘트롤러로부터 전달되는 상기 제1칩 선택 신호를 수신하는 제1칩 선택 신호 버퍼;상기 메모리 콘트롤러로부터 전달되는 상기 제2칩 선택 신호를 수신하는 제2칩 선택 신호 버퍼;상기 제1메모리 칩과 상기 제2메모리 칩으로 상기 커맨드 어드레스 신호들을 송신하는 커맨드 어드레스 송신 회로;상기 제1메모리 칩으로 상기 제1칩 선택 신호를 송신하는 제1칩 선택 신호 드라이버; 및상기 제2메모리 칩으로 상기 제2칩 선택 신호를 송신하는 제2칩 선택 신호 드라이버를 더 포함하는 버퍼 칩."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8항에 있어서,상기 메모리 콘트롤러와 데이터를 송수신하기 위한 외부 데이터 인터페이스;상기 제1메모리 칩 및 상기 제2메모리 칩과 상기 데이터를 송수신하기 위한 내부 데이터 인터페이스;상기 제1설정 회로의 설정 값들 중 레이턴시 설정 값들을 이용해 상기 제1메모리 칩의 리드 및 라이트 동작시에상기 외부 데이터 인터페이스와 상기 내부 데이터 인터페이스의 활성화 여부를 제어하는 제1레이턴시 제어회로; 및상기 제2설정 회로의 설정 값들 중 레이턴시 설정 값들을 이용해 상기 제2메모리 칩의 리드 및 라이트 동작시에상기 외부 데이터 인터페이스와 상기 내부 데이터 인터페이스의 활성화 여부를 제어하는 제2레이턴시 제어 회로를 더 포함하는 버퍼 칩."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 7항에 있어서,상기 버퍼 칩 설정 회로에 저장되는 하나 이상의 설정 값은기준 전압 및 터미네이션 저항값 중 적어도 하나의 설정 값을 포함하는버퍼 칩."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 7항에 있어서,상기 버퍼 칩 설정 회로는상기 제1메모리 칩의 설정 값 적용이 지시되면 상기 제1설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 상기 버퍼 칩 설정 값으로 저장하고,이후에 상기 제2메모리 칩의 설정 값 적용이 지시되면 상기 제2설정 회로에 저장된 설정 값들 중 하나 이상의설정 값을 전달받아 상기 버퍼 칩 설정 값을 변경하는버퍼 칩."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2025-0033598-5-제 7항에 있어서,상기 버퍼 칩 설정 회로는상기 제1메모리 칩의 설정 값 적용과 상기 제2메모리 칩의 설정 값 적용이 동시에 지시되면, 상기 제1설정 회로와 상기 제2설정 회로 중 미리 정해진 설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 상기버퍼 칩 설정 값으로 저장하는버퍼 칩."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "메모리 콘트롤러와의 통신을 위한 버퍼 칩;상기 버퍼 칩을 통해 상기 메모리 콘트롤러와 통신하는 제1메모리 칩; 및상기 버퍼 칩을 통해 상기 메모리 콘트롤러와 통신하는 제2메모리 칩을 포함하고,상기 버퍼 칩은제1칩 선택 신호와 커맨드 어드레스 신호들을 디코딩하는 제1커맨드 디코더;제2칩 선택 신호와 상기 커맨드 어드레스 신호들을 디코딩하는 제2커맨드 디코더;상기 제1커맨드 디코더의 디코딩 결과에 따라 상기 제1메모리 칩을 위한 설정 값들을 저장하는 제1설정 회로;상기 제2커맨드 디코더의 디코딩 결과에 따라 상기 제2메모리 칩들 위한 설정 값들을 저장하는 제2설정 회로;및상기 제1메모리 칩의 설정 값 적용이 지시되면 상기 제1설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 버퍼 칩 설정 값으로 저장하고, 상기 제2메모리 칩의 설정 값 적용이 지시되면 상기 제2설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 상기 버퍼 칩 설정 값으로 저장하는 버퍼 칩 설정 회로를 포함하는반도체 패키지."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13항에 있어서,상기 버퍼 칩은메모리 콘트롤러로부터 전달되는 상기 커맨드 어드레스 신호들을 수신하는 커맨드 어드레스 수신 회로;상기 메모리 콘트롤러로부터 전달되는 상기 제1칩 선택 신호를 수신하는 제1칩 선택 신호 버퍼;상기 메모리 콘트롤러로부터 전달되는 상기 제2칩 선택 신호를 수신하는 제2칩 선택 신호 버퍼;상기 제1메모리 칩과 상기 제2메모리 칩으로 상기 커맨드 어드레스 신호들을 송신하는 커맨드 어드레스 송신 회로;상기 제1메모리 칩으로 상기 제1칩 선택 신호를 송신하는 제1칩 선택 신호 드라이버; 및상기 제2메모리 칩으로 상기 제2칩 선택 신호를 송신하는 제2칩 선택 신호 드라이버를 더 포함하는반도체 패키지."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 14항에 있어서,공개특허 10-2025-0033598-6-상기 버퍼 칩은상기 메모리 콘트롤러와 데이터를 송수신하기 위한 외부 데이터 인터페이스;상기 제1메모리 칩 및 상기 제2메모리 칩과 상기 데이터를 송수신하기 위한 내부 데이터 인터페이스;상기 제1설정 회로의 설정 값들 중 레이턴시 설정 값들을 이용해 상기 제1메모리 칩의 리드 및 라이트 동작시에상기 외부 데이터 인터페이스와 상기 내부 데이터 인터페이스의 활성화 여부를 제어하는 제1레이턴시 제어회로; 및상기 제2설정 회로의 설정 값들 중 레이턴시 설정 값들을 이용해 상기 제2메모리 칩의 리드 및 라이트 동작시에상기 외부 데이터 인터페이스와 상기 내부 데이터 인터페이스의 활성화 여부를 제어하는 제2레이턴시 제어 회로를 더 포함하는반도체 패키지."}
{"patent_id": "10-2023-0115962", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 13항에 있어서,상기 버퍼 칩 설정 회로에 저장되는 하나 이상의 설정 값은기준 전압 및 터미네이션 저항값 중 적어도 하나의 설정 값을 포함하는반도체 패키지."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "버퍼 칩의 동작 방법은, 제1메모리 칩을 설정하기 위한 제1제어 신호들을 수신하는 단계; 상기 제1제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계; 상기 제1제어 신호들에 응답해, 상기 제1메모리 칩의 설정 값을 저장하는 단계; 제2메모리 칩을 설정하기 위한 제2제어 신호들을 수신하는 단계; 상기 제2제어 신호들을 버퍼링 해 상기 제2메모리 칩으로 전달하는 단계; 상기 제2제어 신호들에 응답해, 상기 제2메모리 칩의 설정 값을 저장 하는 단계; 상기 제1메모리 칩의 설정 값을 적용하기 위한 제3제어 신호들을 수신하는 단계; 상기 제3제어 신호 들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계; 및 상기 제3제어 신호들에 응답해, 저장된 상기 제1메모리 칩의 설정 값을 버퍼 칩의 설정 값으로 적용하는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 버퍼 칩과 메모리 칩을 포함하는 반도체 패키지 및 이를 포함하는 메모리 모듈에 관한 것이다."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 인공지능 및 빅데이터를 활용하는 응용분야가 늘어나면서 처리해야 되는 데이터의 양이 폭발적으로 증가하 고 있다. 많은 컴퓨터 시스템들(예, 데이터 센터, 서버 등)은 많은 양의 메모리를 요구하고 있으며, 컴퓨터 시 스템을 이용하는 애플리케이션들은 시스템의 능력보다 많은 양의 메모리를 요구하고 있다. 하지만, 레이턴시, 대역폭 등의 문제로 인해 컴퓨터 시스템에 메모리를 추가하는 것은 점점 어려워지고 있다. 낮은 레이턴시(low latency) 및 높은 대역폭(high bandwidth)을 유지하면서도, 시스템 내의 메모리 양을 증가시키기 위한 다양한 방법들이 연구되고 있다."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 실시예들은 버퍼 칩을 설정하는 기술을 제공할 수 있다."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 버퍼 칩의 동작 방법은, 제1메모리 칩을 설정하기 위한 제1제어 신호들을 수신하는 단계; 상기 제1제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계; 상기 제1제어 신호들에 응답해, 상기 제1메모리 칩의 설정 값을 저장하는 단계; 제2메모리 칩을 설정하기 위한 제2제어 신호들을 수신하는 단계; 상기 제2제어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계; 상기 제2제어 신호들에 응답해,상기 제2메모리 칩의 설정 값을 저장하는 단계; 상기 제1메모리 칩의 설정 값을 적용하기 위한 제3제어 신호들 을 수신하는 단계; 상기 제3제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단계; 및 상기 제3제어 신 호들에 응답해, 저장된 상기 제1메모리 칩의 설정 값을 버퍼 칩의 설정 값으로 적용하는 단계를 포함할 수 있다. 본 발명의 일 실시예에 따른 반도체 패키지의 동작 방법은, 버퍼 칩이 제1메모리 칩을 설정하기 위한 제1제어 신호들을 수신하는 단계; 상기 버퍼 칩이 상기 제1제어 신호들을 버퍼링해 상기 제1메모리 칩으로 전달하는 단 계; 상기 버퍼 칩이 상기 제1제어 신호들에 응답해, 상기 제1메모리 칩의 설정 값을 저장하는 단계; 상기 제1메 모리 칩이 상기 제1제어 신호들에 응답해, 자신의 설정 값을 저장하는 단계; 상기 버퍼 칩이 제2메모리 칩을 설 정하기 위한 제2제어 신호들을 수신하는 단계; 상기 버퍼 칩이 상기 제2제어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계; 상기 버퍼 칩이 상기 제2제어 신호들에 응답해, 상기 제2메모리 칩의 설정 값을 저장하 는 단계; 상기 제2메모리 칩이 상기 제2제어 신호들에 응답해, 자신의 설정 값을 저장하는 단계; 상기 버퍼 칩 이 상기 제2메모리 칩의 설정 값을 적용하기 위한 제3제어 신호들을 수신하는 단계; 상기 버퍼 칩이 상기 제3제 어 신호들을 버퍼링해 상기 제2메모리 칩으로 전달하는 단계; 상기 버퍼 칩이 상기 제3제어 신호들에 응답해, 저장된 상기 제2메모리 칩의 설정 값을 자신의 설정 값으로 적용하는 단계; 및 상기 제2메모리 칩이 상기 제3제 어 신호들에 응답해, 저장된 상기 제2메모리 칩의 설정 값을 자신의 설정 값으로 적용하는 단계를 포함할 수 있 다. 본 발명의 일 실시예에 따른 버퍼 칩은, 제1칩 선택 신호와 커맨드 어드레스 신호들을 디코딩하는 제1커맨드 디 코더; 제2칩 선택 신호와 상기 커맨드 어드레스 신호들을 디코딩하는 제2커맨드 디코더; 상기 제1커맨드 디코더 의 디코딩 결과에 따라 제1메모리 칩을 위한 설정 값들을 저장하는 제1설정 회로; 상기 제2커맨드 디코더의 디 코딩 결과에 따라 제2메모리 칩들 위한 설정 값들을 저장하는 제2설정 회로; 및 상기 제1메모리 칩의 설정 값 적용이 지시되면 상기 제1설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 버퍼 칩 설정 값으 로 저장하고, 상기 제2메모리 칩의 설정 값 적용이 지시되면 상기 제2설정 회로에 저장된 설정 값들 중 하나 이 상의 설정 값을 전달받아 상기 버퍼 칩 설정 값으로 저장하는 버퍼 칩 설정 회로를 포함할 수 있다. 본 발명의 일 실시예에 따른 반도체 패키지는, 메모리 콘트롤러와의 통신을 위한 버퍼 칩; 상기 버퍼 칩을 통해 상기 메모리 콘트롤러와 통신하는 제1메모리 칩; 및 상기 버퍼 칩을 통해 상기 메모리 콘트롤러와 통신하는 제2 메모리 칩을 포함하고, 상기 버퍼 칩은 제1칩 선택 신호와 커맨드 어드레스 신호들을 디코딩하는 제1커맨드 디 코더; 제2칩 선택 신호와 상기 커맨드 어드레스 신호들을 디코딩하는 제2커맨드 디코더; 상기 제1커맨드 디코더 의 디코딩 결과에 따라 상기 제1메모리 칩을 위한 설정 값들을 저장하는 제1설정 회로; 상기 제2커맨드 디코더 의 디코딩 결과에 따라 상기 제2메모리 칩들 위한 설정 값들을 저장하는 제2설정 회로; 및 상기 제1메모리 칩의 설정 값 적용이 지시되면 상기 제1설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 버퍼 칩 설정 값으로 저장하고, 상기 제2메모리 칩의 설정 값 적용이 지시되면 상기 제2설정 회로에 저장된 설정 값들 중 하나 이상의 설정 값을 전달받아 상기 버퍼 칩 설정 값으로 저장하는 버퍼 칩 설정 회로를 포함할 수 있다."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면 버퍼 칩을 알맞은 설정 값으로 설정할 수 있다."}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 메모리 모듈의 구성도이다. 도 1을 참조하면, 메모리 모듈은 모듈 콘트롤러와 메모리 패키지들(120_0~120_19)을 포함할 수 있다. 모듈 콘트롤러는 호스트 인터페이스, 메모리 콘트롤러 로직, 메모리 인터페이스를 포함할 수 있다. 메모리 콘트롤러 로직과 메모리 인터페이스를 메모리 콘트롤러라고도 한다. 호스트 인터페이스는 모듈 콘트롤러와 호스트(HOST)(컴퓨터 시스템)와의 통신을 위한 것일 수 있다. 호스트 인터페이스는 CXL (Compute Express Link) 인터페이스일 수 있다. CXL 인터페이스는 PCIe (Peripheral Component Interconnect Express)를 기반으로 한 인터페이스로, CPU (Central Processing Unit), GPU (Graphic Processing Unit) 및 여러 종류의 가속기들(Accelerators)이 메모리 등을 보다 효율적으로 사용 하도록 만들어진 인터페이스일 수 있다. 메모리 모듈을 CXL 인터페이스를 통해 호스트(HOST)와 연결하는 것에 의해 데이터 센터, 서버 등의 컴퓨터 시스템의 메모리 용량을 증가시키고, 컴퓨터 시스템 내의 다양한 프 로세서들이 메모리를 공유 가능하게 할 수 있다. 메모리 콘트롤러 로직은 메모리 패키지들(120_0~120_19)의 제어를 위한 로직일 수 있으며, 메모리 인터페 이스는 메모리 패키지들(120_0~120_19)과의 통신을 위한 인터페이스일 수 있다. 메모리 인터페이스는 2개의 채널들(CH0, CH1)로 구성될 수 있다. 메모리 인터페이스의 채널(CH0)에 10개의 메모리 패키지들 (120_0~120_9)이 연결되고, 채널(CH0)에 10개의 메모리 패키지들(120_10~120_19)이 연결될 수 있다. 메모리 인터페이스의 채널(CH0)은 40개의 데이터 라인(DQ<0:39)을 통해 메모리 패키지들(120_0~120_9)과 연결될 수 있다. 메모리 패키지들(120_0~120_9)에는 서로 다른 4개의 데이터 라인들이 연결될 수 있다. 예를 들 어, 메모리 패키지(120_0)에는 4개의 데이터 라인들(DQ<0:3>)이 연결되고, 메모리 패키지(120_1)에는 4개의 데 이터 라인들(DQ<4:7>)이 연결될 수 있다. 또한, 메모리 인터페이스의 채널(CH0)은 제어 신호 전송 라인들(CONTROL)을 통해 메모리 패키지들 (120_0~120_9)과 연결될 수 있다. 제어 신호 전송 라인들(CONTROL)은 다수의 라인들을 포함할 수 있으며, 제어 신호 전송 라인들(CONTROL)은 메모리 패키지들(120_0~120_9)에 공통일 수 있다. 예를 들어, 메모리 패키지 (120_0)에 제어 신호 전송 라인들(CONTROL) 전체가 연결되고 메모리 패키지(120_1)에도 제어 신호 전송 라인들 (CONTROL) 전체가 연결될 수 있다. 도면에는 생략되어 있지만, 메모리 인터페이스의 채널(CH0)과 메모리 패키지들(120_0~120_9) 간에는 클럭 및 데이터 스트로브 신호들을 전송하기 위한 라인들이 더 연결될 수 있다. 메모리 인터페이스의 채널(CH1)과 메모리 패키지들(120_10~120_19)은 채널(CH0)과 메모리 패키지들 (120_0~120_9)의 연결 방식과 동일한 방식으로 연결될 수 있다. 메모리 패키지들(120_0~120_19) 각각은 하나 이상의 메모리 칩들(예, DRAM 칩들)을 포함할 수 있다. 메모리 모 듈을 사용하는 중요한 이유 중 하나는 메모리의 용량을 크게 늘리기 위함이므로, 메모리 패키지들 (120_0~120_19) 각각에는 다수개의 메모리 칩들이 포함되는 것이 일반적이다. 메모리 패키지에 다수개의 메모리 칩들을 포함시키는 방법 중의 하나로 3DS (3 Dimensional Stacking)와 같은 방법이 사용되어 왔는데, 3DS 방식 은 메모리 패키지 내의 메모리 칩들간의 통신을 위해 TSV (Through Silicon Via)를 이용할 수 있다. 다만, 이러 한 방식으로 메모리 패키지를 제작할 경우 패키징에 있어 많은 시간과 비용이 들어 메모리 패키지의 가격이 높 아질 수 있다. 본 발명의 일 실시예에 따른 메모리 모듈에서, 메모리 패키지들(120_0~120_19) 각각은 버퍼 칩과 다수개의 메모리 칩들로 구성될 수 있다. 버퍼 칩은 모듈 콘트롤러와 다수개의 메모리 칩들 사이에서 버퍼 동작을 수행할 수 있다. 메모리 패키지들(120_0~120_19) 각각에 포함된 다수개의 메모리 칩들은 와이어 본딩으로 버퍼 칩과 연결될 수 있다. 메모리 모듈은 다수개의 메모리 칩들을 이용하여 메모리의 용량을 늘리면서, 버퍼 칩을 이용하여 메모리의 증가로 인한 로딩을 줄일 수 있다. 다만, 본 명세서에 개시된 메모리 패키지들(120_0~120_19)의 구성은 일 실시예에 불과할 뿐 이에 한정되지 않을 수 있다. 예를 들어, 메모리 패키지들(120_0~120_19) 각각은 이종의 메모리 칩들을 포함할 수도 있다. 예를 들 어, 메모리 패키지들(120_0~120_19) 중 적어도 하나는 다른 메모리 패키지들과 다른 구성을 가지거나 및/또는 다른 방식으로 모듈 콘트롤러와 연결될 수도 있다. 예를 들어, 메모리 패키지들(120_0~120_19) 중 적어도 하나에 포함된 메모리 칩들은 3DS(3 Dimensional Stacking) 방식, M3D(monolithic 3D) 방식 등으로 집적될 수 도 있다. 예를 들어, 메모리 패키지들(120_0~120_19) 중 적어도 하나에 포함된 메모리 칩들은 TSV(Through Silicon Via)를 이용하여 서로 통신하거나, TSV보다 크기가 작고 밀도가 높은 비아를 이용하여 서로 통신할 수 도 있다. 메모리 모듈의 폼 팩터는 AIC (Add-in-Card) 및 EDSFF (Enterprise and Data Center SSD Form Factor) 등 다양한 형태를 가질 수 있다. 도 2는 도 1의 메모리 패키지의 일 실시예 구성도이다. 도 2를 참조하면, 메모리 패키지는 패키지 기판, 버퍼 칩 및 다수의 메모리 칩들(231~234)을 포 함할 수 있다. 패키지 기판은 메모리 인터페이스(115, 도 1)와의 통신을 위한 단자들인 다수의 패키지 볼들 및 메모 리 패키지 내부의 통신을 위한 다수의 본딩 패드들을 포함할 수 있다. 버퍼 칩은 패키지 기판 상에 배치될 수 있다. 버퍼 칩은 패키지 기판의 패키지 볼들 을 통해 메모리 인터페이스(115, 도 1)와 통신할 수 있다. 또한, 버퍼 칩은 패키지 기판의 본딩 패드 들을 통해 메모리 칩들(231~234)과 통신할 수 있다. 메모리 칩들(231~234)은 버퍼 칩 상에 적층되고, 본딩 패드들과 메모리 칩들(231~234)을 연결하는 와 이어들에 의해 버퍼 칩과 통신할 수 있다. 메모리 칩들(231~234)은 버퍼 칩을 통해 메모리 인터 페이스(115, 도 1)와 통신할 수 있다. 메모리 인터페이스(115, 도 1)로부터 전달되는 제어 신호들(CONTROL, 도 1)과 데이터(DQ<0:39>, 도 1)는 패키지 볼들을 통해 버퍼 칩으로 전달되어 버퍼링된 후에, 버퍼 칩 으로부터 본딩 패드들을 통해 메모리 칩들(231~234)로 전달될 수 있다. 그리고 메모리 칩들(231~23 4)로부터 전달되는 데이터는 본딩 패드들을 통해 버퍼 칩으로 전달되어 버퍼링된 후에, 패키지 볼들 을 통해 메모리 인터페이스(115, 도 1)로 전달될 수 있다. 메모리 패키지의 칩들 중 버퍼 칩만이 메모리 인터페이스(115, 도 1)와 연결되므로, 메모리 패키지 와 메모리 인터페이스(115, 도 1)간의 로딩을 줄여 고속 동작이 가능하도록 할 수 있다. 또한, 버퍼 칩 과 메모리 칩들(231~234)은 제조 공정상 많은 비용이 소모되는 TSV가 아닌 와이어링을 통해 연결되므로, 메모리 패키지의 제조 비용을 줄일 수 있다. 도 3은 도 2의 버퍼 칩의 일 실시예 구성도이다. 도 3을 참조하면, 버퍼 칩은 외부 제어 신호 인터페이스, 외부 데이터 인터페이스, 내부 제어 신호 인터페이스, 내부 데이터 인터페이스, 제어 신호 전달 회로, 레이턴시 제어 회로, 커 맨드 디코더, 설정 회로, 클럭 수신 회로, 클럭 분주기 및 클럭 송신 회로를 포함할 수 있다. 외부 제어 신호 인터페이스는 메모리 인터페이스(115, 도 1)로부터 전달되는 제어 신호들(CONTROL, 도 1) 을 수신할 수 있다. 제어 신호들(CONTROL, 도 1)은 칩 선택 신호들(CS<0:3>) 및 커맨드 어드레스 신호들 (CA<0:13>)을 포함할 수 있다. 외부 제어 신호 인터페이스는 칩 선택 신호 수신 회로와 커맨드 어드 레스 수신 회로를 포함할 수 있다. 칩 선택 신호들(CS<0:3>)은 메모리 패키지(120, 도 2) 내의 메모리 칩들(231~234, 도 2) 간의 구별을 위한 것으 로, 즉 랭크들(ranks)의 구별을 위한 것으로, 칩 선택 신호들(CS<0:3>)의 개수는 메모리 패키지(120, 도 2) 내 의 메모리 칩들(231~234, 도 2)의 개수와 동일할 수 있다. 여기서는 칩 선택 신호들(CS<0:3>)의 개수가 4개로 예시되었으므로, 칩 선택 신호 수신 회로는 4개의 수신 버퍼들을 포함할 수 있다. 칩 선택 신호 수신 회로 의 버퍼들은 칩 선택 기준 전압(VREFCS)과 칩 선택 신호들(CS<0:3>)의 전압 레벨을 비교해 칩 선택 신호들 (CS<0:3>)을 수신할 수 있다. 커맨드 어드레스 수신 회로는 커맨드 어드레스 신호들(CA<0:13>)의 개수와 동일한 개수의 수신 버퍼들을 포함할 수 있다. 여기서는 커맨드 어드레스 신호들(CA<0:13>)의 개수가 14개로 예시되었으므로, 커맨드 어드레 스 수신 회로는 14개의 수신 버퍼들을 포함할 수 있다. 커맨드 어드레스 수신 회로의 버퍼들은 커맨 드 어드레스 기준 전압(VREFCA)과 커맨드 어드레스 신호들(CA<0:13>)의 전압 레벨을 비교해 커맨드 어드레스 신 호들(CA<0:13>)을 수신할 수 있다. 외부 데이터 인터페이스는 메모리 인터페이스(115, 도 1)와 데이터(DQ<k:k+3>, K는 0 이상의 정수)를 송수 신할 수 있다. 외부 데이터 인터페이스는 데이터(DQ<k:k+3>) 뿐만이 아니라 데이터(DQ<k:k+3>)를 스트로빙 하기 위한 데이터 스트로브 신호(DQS_t, DQS_c)도 송수신할 수 있다. 외부 데이터 인터페이스는 외부 데이 터 수신 회로, 외부 데이터 송신 회로, 외부 데이터 스트로브 수신 회로 및 외부 데이터 스트로 브 송신 회로를 포함할 수 있다. 외부 데이터 수신 회로는 데이터(DQ<k:k+3>)가 입력되는 단자의 개수와 동일한 개수의 수신 버퍼들을 포함 할 수 있다. 여기서는 메모리 패키지(120, 도 2)마다 4개의 데이터 단자가 구비되는 것을 예시했으므로, 외부 데이터 수신 회로는 4개의 수신 버퍼들을 포함할 수 있다. 외부 데이터 수신 회로의 버퍼들은 데이터 기준 전압(VREFDQ)과 데이터(DQ<k:k+3>)의 전압 레벨을 비교해 데이터(DQ<k:k+3>)를 수신할 수 있다. 외부 데이터 스트로브 수신 회로는 데이터(DQ<k:k+3>)와 함께 메모리 인터페이스(115, 도 1)로부터 전달되 는 데이터 스트로브 신호(DQS_t, DQS_c)를 수신할 수 있다. 데이터 스트로브 신호(DQS_t, DQS_c)는 디퍼런셜 (differential) 방식의 신호이므로, 외부 데이터 스트로브 수신 회로는 정 데이터 스트로브 신호(DQS_t)와 부 데이터 스트로브 신호(DQS_c)의 전압 레벨을 비교해 수신하는 수신 버퍼를 포함할 있다. 외부 데이터 송신 회로는 데이터(DQ<k:k+3>)를 송신할 수 있다. 외부 데이터 송신 회로는 4개의 송신 드라이버들을 포함할 수 있다. 외부 데이터 스트로브 송신 회로는 외부 데이터 송신 회로가 송신하는 데이터(DQ<k:k+3>)를 스트로빙 하는 데이터 스트로브 신호(DQS_t, DQS_c)를 송신할 수 있다. 외부 데이터 스트로브 송신 회로는 2개의 송 신 드라이버들을 포함할 수 있다. 클럭 수신 회로는 메모리 인터페이스(115, 도 1)로부터 전달되는 클럭(CLK_t, CLK_c)을 수신할 수 있다. 클럭(CLK_t, CLK_c)은 디퍼런셜 방식의 신호이므로, 클럭 수신 회로는 정 클럭(CLK_t)과 부 클럭(CLK_c)의 전압 레벨을 비교해 수신하는 수신 버퍼를 포함할 수 있다. 클럭 분주기는 클럭 수신 회로에 의해 수신된 클럭(CLK_t, CLK_c)을 분주할 수 있다. 클럭 분주기 에 의해 생성된 제1 내지 제4클럭들(ICLK, QCLK, BCLK, QBCLK)은 클럭(CLK_t, CLK_c)의 1/2의 주파수 (frequency)를 가지고 서로 다른 위상(phase)을 가질 수 있다. 클럭 수신 회로에 의해 수신된 클럭(CLK_t, CLK_c)과 클럭 분주기에 의해 생성된 제1 내지 제4클럭들(ICLK, QCLK, BCLK, QBCLK)은 버퍼 칩 내부 의 여러 구성들에 의해 사용될 수 있다. 제어 신호 전달 회로는 외부 제어 신호 인터페이스로 수신된 제어 신호들을 버퍼링해 내부 제어 신호 인터페이스로 전달할 수 있다. 제어 신호 전달 회로는 셋업 홀드 마진의 확보를 위한 셋업 홀드 래치 회로와 버퍼링 동작을 수행하는 전송 제어 회로를 포함할 수 있다. 내부 제어 신호 인터페이스는 제어 신호 전달 회로를 통해 전달된 제어 신호들(M_CS<0:3>, M_CA<0:13>)을 메모리 칩들(231~234, 도 2)로 송신할 수 있다. 커맨드 어드레스 신호들(M_CA<0:13>)은 메모리 칩들(231~234, 도 2)에 공통(common)으로 전달되고, 칩 선택 신호들(M_CS<0:3>)은 메모리 칩들(231~234, 도 2)에 일대일로 대응되어 전달될 수 있다. 즉, 칩 선택 신호(M_CS<0>)는 메모리 칩(231, 도 2)으로 전달되고, 칩 선택 신호(M_CS<1>)는 메모리 칩(232, 도 2)으로 전달되고, 칩 선택 신호(M_CS<2>)는 메모리 칩(233, 도 2)으 로 전달되고, 칩 선택 신호(M_CS<3>)는 메모리 칩(234, 도 2)으로 전달될 수 있다. 내부 제어 신호 인터페이스는 칩 선택 신호 송신 회로와 커맨드 어드레스 송신 회로를 포함할 수 있다. 칩 선택 신호(M_CS<0:3>)의 개수가 4개이므로, 칩 선택 신호 송신 회로는 4개의 송신 드라이버들 을 포함할 수 있다. 그리고 커맨드 어드레스 신호들(M_CA<0:13>)의 개수가 14개이므로, 커맨드 어드레스 송신 회로는 14개의 송신 드라이버들을 포함할 수 있다. 내부 데이터 인터페이스는 메모리 칩들(231~234, 도 2)과 데이터(M_DQ<k:k+3>)를 송수신할 수 있다. 데이 터(M_DQ<k:k+3>)는 메모리 칩들(231~234, 도 2)에 공통으로 연결될 수 있다. 라이트 동작 시에 메모리 칩들 (231~234, 도 2)에 데이터(M_DQ<k:k+3>)가 공통으로 전달되면, 메모리 칩들(231~234, 도 2) 중 라이트 동작을 하도록 선택된 메모리 칩이 내부 데이터 인터페이스가 송신한 데이터(M_DQ<k:k+3>)를 수신할 수 있다. 리 드 동작시에는 메모리 칩들(231~234) 중 리드 동작을 하도록 선택된 메모리 칩이 내부 데이터 인터페이스 로 데이터(M_DQ<k:k+3>)를 송신할 수 있다. 내부 데이터 인터페이스는 데이터(M_DQ<k:k+3>)뿐만이 아니라 데이터(M_DQ<k:k+3>)를 스트로빙하기 위한 데이터 스트로브 신호(M_DQS_t, M_DQS_c)도 메모리 칩들(231~234, 도 2)과 송수신할 수 있다. 내부 데이터 인터페이스는 내부 데이터 송신 회로, 내부 데이터 수신 회로, 내부 데이터 스트로 브 송신 회로 및 내부 데이터 스트로브 수신 회로를 포함할 수 있다. 내부 데이터 송신 회로는 4개의 송신 드라이버들을 포함할 수 있으며, 내부 데이터 수신 회로는 4개의 수신 버퍼들을 포함할 수 있 다. 내부 데이터 스트로브 송신 회로는 2개의 송신 드라이버들을 포함할 수 있으며, 내부 데이터 스트로브 수신 회로는 1개의 수신 버퍼를 포함할 수 있다. 클럭 송신 회로는 클럭(M_CLK_t, M_CLK_c)을 메모리 칩들(231~234, 도 2)로 송신할 수 있다. 클럭 (M_CLK_t, M_CLK_c)은 메모리 칩들(231~234, 도 2)에 공통으로 전달될 수 있다. 클럭 송신 회로는 2개의 송신 드라이버들을 포함할 수 있다. 커맨드 디코더는 외부 제어 신호 인터페이스를 통해 수신된 칩 선택 신호들(CS<0:3>)과 커맨드 어드 레스 신호들(CA<0:13>)을 디코딩할 수 있다. 커맨드 디코더는 외부 제어 신호 인터페이스에 의해 수 신된 이후 셋업 홀드 래치 회로에 의해 래치된 제어 신호들을 전달받아 디코딩할 수 있다. 칩 선택 신호들 (CS<0:3>)은 커맨드 어드레스 신호들(CA<0:13>)의 유효성을 나타내는데, 버퍼 칩의 커맨드 디코더의 경우에는 4개의 칩 선택 신호들(CS<0:3>) 중 하나라도 로우로 활성화되면 커맨드 어드레스 신호들(CA<0:13>)이 유효하다고 판단해 이를 디코딩할 수 있다. 설정 회로는 커맨드 디코더의 디코딩 결과에 따라 설정 동작을 수행할 수 있다. 설정 회로의 설 정 항목에는 버퍼 칩의 리드 레이턴시(read latency), 버퍼 칩의 라이트 레이턴시(write latency), 버퍼 칩이 사용하는 기준 전압들의 레벨, 버퍼 칩의 버퍼들의 터미네이션(termination) 저항값(이를 Rtt 라고도 함), 버퍼 칩의 드라이버들의 터미네이션 저항값(이를 Ron 이라고도 함) 등이 있을 수 있다. 레이턴시 제어 회로는 외부 데이터 인터페이스와 내부 데이터 인터페이스의 활성화 여부를 제어 할 수 있다. 레이턴시 제어 회로는 버퍼 칩으로 라이트 커맨드가 인가된 시점으로부터 설정 회로 에 의해 설정된 라이트 레이턴시 이후에 메모리 인터페이스(115, 도 1)로부터 버퍼 칩으로 전달되는 데이터(DQ<k:k+3>)를 수신해 메모리 칩들(231~234, 도 2)로 전달 가능하도록, 외부 데이터 수신 회로와 내 부 데이터 송신 회로를 활성화 할 수 있다. 또한, 레이턴시 제어 회로는 버퍼 칩으로 리드 커맨 드가 인가된 시점으로부터 설정 회로에 의해 설정된 리드 레이턴시 이후에 버퍼 칩으로부터 메모리 인터페이스(115, 도 1)로 메모리 칩들(231~234, 도 2)로부터 수신해서 버퍼링한 데이터(DQ<k:k+3>)를 송신 가능 하도록, 내부 데이터 수신 회로와 외부 데이터 송신 회로를 활성화할 수 있다. 또한, 레이턴시 제어 회로는 데이터(DQ<k:k+3>)와 함께 데이터 스트로브 신호(DQS_t, DQS_c)도 송수신 가능하도록, 라이트 동작 시에는 외부 데이터 스트로브 수신 회로와 내부 데이터 스트로브 송신 회로를 활성화하고, 리드 동작 시에는 내부 데이터 스트로브 수신 회로와 외부 데이터 스트로브 송신 회로를 활성화할 수 있다. 레 이턴시 제어 회로는 커맨드 디코더로부터 리드 커맨드 및 라이트 커맨드가 버퍼 칩으로 인가되 었다는 정보를 전달받을 수 있으며, 설정 회로로부터 리드 레이턴시 및 라이트 레이턴시와 관련된 정보를 전달받을 수 있다. 도 4는 도 3의 클럭 분주기에 의해 생성되는 제1 내지 제4클럭들(ICLK, QCLK, BCLK, QBCLK)을 도시한 도 면이다. 도 4를 참조하면, 클럭 분주기에 의해서 생성된 제1 내지 제4클럭들(ICLK, QCLK, BCLK, QBCLK)은 클럭 (CLK_t, CLK_c)의 1/2의 주파수를 가지고, 제1 내지 제4클럭들(ICLK, QCLK, BCLK, QBCLK) 간에는 90도의 위상 차이를 가질 수 있다. 도 5는 도 3의 제어 신호 전달 회로의 일 실시예 구성도이며, 도 6은 이의 동작 타이밍도이다. 도 5에는 제어 신호 전달 회로에서 커맨드 어드레스 신호(CA<0>)를 전달하는 구성들을 도시했다. 나머지 제어 신호 들(CA<1:13>, CS<0:3>)도 커맨드 어드레스 신호(CA<0>)와 동일하게 전달될 수 있다. 도 5를 참조하면, 제어 신호 전달 회로의 셋업 홀드 래치 회로는 D플립플롭들(511, 512)을 포함할 수 있다. D플립플롭들(511, 512)의 입력(IN)은 도 3의 커맨드 어드레스 수신 회로에서 커맨드 어드레스 신호 (CA<0>)를 수신하는 버퍼의 출력일 수 있다. D플립플롭은 제1클럭(ICLK)의 라이징 에지(rising edge)에서 입력을 입력받아 래치해 신호(FLA_A<0>)를 출력하고, D플립플롭은 제3클럭(BCLK)의 라이징 에지에서 입력 을 입력받아 래치해 신호(FLA_B<0>)를 출력할 수 있다. 도 6을 함께 참조하면, 커맨드 어드레스 신호(CA<0>)의 첫번째 싸이클의 신호(1ST)는 D플립플롭에 의해 래치되어 신호(FLA_A<0>)로 출력되고, 커맨드 어드레스 신 호(CA<0>)의 두번째 싸이클의 신호(2ND)는 D플립플롭에 의해 래치되어 신호(FLA_B<0>)로 출력될 수 있다. 제어 신호 전달 회로의 전송 제어 회로는 D플립플롭들(521~524), D래치들(525~528), 인버터들 (529~536, 541~544), 앤드게이트들(537~540, 545~548) 및 오아게이트를 포함할 수 있다. D플립플롭은 제1클럭(ICLK)의 라이징 에지에서 신호(FLA_A<0>)를 입력받아 래치할 수 있다. D플립플롭 의 출력(Q)으로 출력되는 신호를 CA_QBCLK<0>으로 표시했다. D플립플롭의 출력(Q0.5)은 2개의 스테이 지로 구성된 D플립플롭의 첫번째 스테이지의 출력일 수 있다. 도 7에는 D플립플롭의 내부 구성을 도 시했는데, 일반적인 D플립플롭의 구성에서, 첫번째 스테이지의 래치로부터 출력(Q0.5)을 출력하기 위한 인버터 가 더 포함될 수 있다. D플립플롭은 제2클럭(QCLK)의 라이징 에지에서 D플립플롭의 출력(Q0.5) 을 입력받아 래치해 신호(CA_ICLK<0>)로 출력할 수 있다. 도 6을 참조하면, 신호들(CA_QBCLK<0>, CA_ICLK<0>) 은 제1클럭(ICLK)과 제2클럭(QCLK)의 위상 차이만큼의 위상 차이를 가질 수 있다. D플립플롭은 제3클럭(BCLK)의 라이징 에지에서 신호(FLA_B<0>)를 입력받아 래치할 수 있다. D플립플롭 의 출력(Q)으로 출력되는 신호를 CA_QCLK<0>으로 표시했다. D플립플롭은 제4클럭(QBCLK)의 라이징 에 지에서 D플립플롭의 출력(Q0.5)을 입력받아 래치해 신호(CA_BCLK<0>)로 출력할 수 있다. 도 6을 참조하면, 신호들(CA_QCLK<0>, CA_BCLK<0>)은 제3클럭(BCLK)과 제4클럭(QBCLK)의 위상 차이만큼의 위상 차이를 가질 수 있다. D래치는 제4클럭(QBCLK)이 로우 레벨인 동안에 신호(CA_QBCLK<0>)를 래치해 출력할 수 있으며, D래치(52 5)의 출력은 인버터에 의해 반전되고, 인버터의 출력과 제4클럭(QBCLK)은 앤드게이트에 입력될 수 있다. 그리고 앤드게이트의 출력은 인버터에 의해 반전된 제1클럭(ICLK)과 함께 앤드게이트 로 입력될 수 있다. D래치는 제1클럭(ICLK)이 로우 레벨인 동안에 신호(CA_ICLK<0>)를 래치해 출력할 수 있으며, D래치의 출력은 인버터에 의해 반전되고, 인버터의 출력과 제1클럭(ICLK)은 앤드게이트에 입력될 수 있 다. 그리고 앤드게이트의 출력은 인버터에 의해 반전된 제2클럭(QCLK)과 함께 앤드게이트로 입 력될 수 있다. D래치는 제2클럭(QCLK)이 로우 레벨인 동안에 신호(CA_QCLK<0>)를 래치해 출력할 수 있으며, D래치의 출력은 인버터에 의해 반전되고, 인버터의 출력과 제2클럭(QCLK)은 앤드게이트에 입력될 수 있 다. 그리고 앤드게이트의 출력은 인버터에 의해 반전된 제3클럭(BCLK)과 함께 앤드게이트로 입 력될 수 있다. D래치는 제3클럭(BCLK)이 로우 레벨인 동안에 신호(CA_BCLK<0>)를 래치해 출력할 수 있으며, D래치의 출력은 인버터에 의해 반전되고, 인버터의 출력과 제3클럭(BCLK)은 앤드게이트에 입력될 수 있 다. 그리고 앤드게이트의 출력은 인버터에 의해 반전된 제4클럭(QBCLK)과 함께 앤드게이트로 입 력될 수 있다. 앤드게이트들(545~548)의 출력들은 오아게이트로 입력되고, 오아게이트의 출력(OUT)은 도 3의 커맨드 어드레스 송신 회로에서 커맨드 어드레스 신호(M_CA<0>)를 송신하는 드라이버의 입력일 수 있다. 도 6을 참조하면, 버퍼 칩의 커맨드 어드레스 수신 회로에 의해 메모리 인터페이스(115, 도 1)로부터 수신된 커맨드 어드레스 신호(CA<0>)는 제어 신호 전달 회로에 의해 버퍼링되며 클럭(CLK_t, CLK_c)을 기 준으로 4클럭 싸이클(cycle)만큼 지연된 이후에 커맨드 어드레스 송신 회로에 의해 메모리 칩들(231~234, 도 2)로 송신될 수 있다. 도 1 내지 도 3을 다시 참조하면, 도 3의 버퍼 칩은 하나의 커맨드 디코더와 하나의 설정 회로 를 포함한다. 그리고 커맨드 디코더는 칩 선택 신호들(CS<0:3>)을 구별하지 않고, 칩 선택 신호들 (CS<0:3>) 중 하나라도 로우로 활성화되면 커맨드 어드레스 신호들(CA<0:13>)이 유효하다고 판단한다. 만약에, 모듈 콘트롤러의 메모리 콘트롤러(113, 115)가 메모리 패키지 내에서 칩 선택 신호들(CS<0:3>)로 구 별되는 메모리 칩들(231~234)마다, 즉 랭크들(ranks)마다, 서로 다른 값의 설정을 한다면 버퍼 칩 및 메모 리 패키지의 동작에는 문제가 발생할 수 있다. 도 8은 도 2의 버퍼 칩의 다른 실시예 구성도이다. 도 8에서는 버퍼 칩이 랭크 별로 설정 동작을 별 도로 수행 가능한 실시예에 대해서 알아보기로 한다. 이하에서는, 설명의 편의를 위해 칩 선택 신호들(CS<0: 1>)이 2개라고, 즉 메모리 패키지(120, 도 2)에 포함된 메모리 칩들(231, 232, 도 2)의 개수가 2개인 2 랭크로 구성된다고 가정하기로 한다. 도 8을 참조하면, 버퍼 칩은 외부 제어 신호 인터페이스, 외부 데이터 인터페이스, 내부 제어 신호 인터페이스, 내부 데이터 인터페이스, 제어 신호 전달 회로, 제1레이턴시 제어 회로, 제2레이턴시 제어 회로, 제1커맨드 디코더, 제2커맨드 디코더, 제1설정 회로, 제2설정 회 로, 클럭 수신 회로, 클럭 분주기, 클럭 송신 회로 및 버퍼 칩 설정 회로를 포함할 수 있다. 제1커맨드 디코더는 외부 제어 신호 인터페이스를 통해 수신된 칩 선택 신호(CS<0>)와 커맨드 어드레 스 신호들(CA<0:13>)을 디코딩할 수 있다. 상세하게, 제1커맨드 디코더는 칩 선택 신호(CS<0>)가 로우로 활성화되는 경우에, 커맨드 어드레스 신호들(CA<0:13>)을 디코딩할 수 있다. 즉, 제1커맨드 디코더는 랭크 0의 커맨드를 디코딩할 수 있다. 제2커맨드 디코더는 외부 제어 신호 인터페이스를 통해 수신된 칩 선택 신호(CS<1>)와 커맨드 어드레 스 신호들(CA<0:13>)을 디코딩할 수 있다. 상세하게, 제2커맨드 디코더는 칩 선택 신호(CS<1>)가 로우로 활성화되는 경우에, 커맨드 어드레스 신호들(CA<0:13>)을 디코딩할 수 있다. 즉, 제2커맨드 디코더는 랭크 1의 커맨드를 디코딩할 수 있다. 제1설정 회로는 제1커맨드 디코더의 디코딩 결과에 따라 랭크0에 대응하는, 즉 메모리 칩(231, 도 2)에 대응하는, 설정 값들을 저장할 수 있다. 제1설정 회로는 버퍼 칩의 메모리 칩을 위한 버퍼 링 동작을 위한 리드 레이턴시와 라이트 레이턴시, 버퍼 칩의 메모리 칩을 위한 버퍼링 동작시 사용 하는 기준 전압들(예, VREFCA, VREFCS, VREFDQ)의 레벨, 버퍼 칩이 메모리 칩을 위한 버퍼링 동작시 사용하는 버퍼들의 터미네이션 저항값들, 버퍼 칩이 메모리 칩을 위한 버퍼링 동작시 사용하는 드라 이버들의 터미네이션 저항값들 등이 있을 수 있다. 제2설정 회로는 제2커맨드 디코더의 디코딩 결과에 따라 랭크1에 대응하는, 즉 메모리 칩(233, 도 2)에 대응하는, 설정 값들을 저장할 수 있다. 제2설정 회로는 버퍼 칩의 메모리 칩을 위한 버퍼 링 동작을 위한 리드 레이턴시와 라이트 레이턴시, 버퍼 칩의 메모리 칩을 위한 버퍼링 동작시 사용 하는 기준 전압들의 레벨, 버퍼 칩이 메모리 칩을 위한 버퍼링 동작시 사용하는 버퍼들의 터미네이션 저항값들, 버퍼 칩이 메모리 칩을 위한 버퍼링 동작시 사용하는 드라이버들의 터미네이션 저항값들 등이 있을 수 있다. 제1설정 회로와 제2설정 회로에 저장된 설정값들 중 일부는 설정값이 설정 회로들(881, 883)에 저장 되면 바로 적용될 수 있다. 예를 들어, 리드 레이턴시와 라이트 레이턴시와 같은 설정 값들이 제1설정 회로 에 저장되면 이는 바로 랭크0의 레이턴시 설정 값으로 적용되고, 리드 레이턴시와 라이트 레이턴시와 같은 설정 값들이 제2설정 회로에 저장되면 이는 바로 랭크1의 레이턴시 설정 값으로 적용될 수 있다. 이하에서 는, 설정 회로들(881, 883)에 저장되면 바로 적용되는 설정 값들을 즉시 설정 값들이라고 부르기로 한다. 제1설정 회로와 제2설정 회로에 저장된 설정값들 중 일부는 설정 회로들(881, 883)에 저장된 시점이 아니라, 설정값의 적용이 지시된 시점에 적용될 수 있다. 예들 들어, 제1설정 회로에 저장된 기준 전압들 의 레벨 및 터미네이션 저항값들의 설정 값들은 제1설정 회로에의 저장 시점이 아니라 랭크0의 설정값 적 용이 지시되는 시점부터 적용될 수 있다. 마찬가지로, 제2설정 회로에 저장된 기준 전압들의 레벨 및 터미 네이션 저항값들의 설정 값들은 제2설정 회로에의 저장 시점이 아니라 랭크1의 설정값 적용이 지시되는 시 점부터 적용될 수 있다. 이하에서는 설정값의 적용이 지시된 시점에 적용되는 설정 값들을 지시 설정 값들이라 고 부르기로 한다. 버퍼 칩 설정 회로는 설정 값 적용이 지시된 지시 설정 값들을 저장하기 위한 회로일 수 있다. 랭크0, 즉 메모리 칩, 의 설정 값 적용이 지시되는 경우에, 제1설정 회로에 저장된 지시 설정 값들이 버퍼 칩 설정 회로로 전달되어 저장될 수 있다. 랭크0의 지시 설정 값들은 버퍼 칩 설정 회로에 저장된 시점 으로부터 버퍼 칩에 적용될 수 있다. 예를 들어, 버퍼 칩이 사용하는 기준 전압들의 레벨 및 터미네 이션 저항 값들이 버퍼 칩 설정 회로에 저장된 랭크0의 지시 설정 값들로 설정될 수 있다. 랭크1, 즉 메모 리 칩, 의 설정 값 적용이 지시되는 경우에, 제2설정 회로에 저장된 지시 설정 값들이 버퍼 칩 설정 회로로 전달되어 저장될 수 있다. 랭크1의 지시 설정 값들은 버퍼 칩 설정 회로에 저장된 시점으로부 터 버퍼 칩에 적용될 수 있다. 예를 들어, 버퍼 칩이 사용하는 기준 전압들의 레벨 및 터미네이션 저 항 값들이 버퍼 칩 설정 회로에 저장된 랭크1의 지시 설정 값들로 설정될 수 있다. 제1레이턴시 제어 회로는 외부 데이터 인터페이스와 내부 데이터 인터페이스의 활성화 여부를 제어할 수 있다. 제1레이턴시 제어 회로는 버퍼 칩으로 랭크0에 대응하는 라이트 커맨드가 인가된 시 점으로부터 제1설정 회로에 의해 설정된 라이트 레이턴시 이후에 메모리 인터페이스(115, 도 1)로부터 버 퍼 칩으로 전달되는 데이터(DQ<k:k+3>)를 수신해 랭크0의 메모리 칩으로 전달 가능하도록, 외부 데이 터 수신 회로와 내부 데이터 송신 회로를 활성화할 수 있다. 또한, 제1레이턴시 제어 회로는 버 퍼 칩으로 랭크0에 대응하는 리드 커맨드가 인가된 시점으로부터 제1설정 회로에 의해 설정된 리드 레이턴시 이후에 버퍼 칩으로부터 메모리 인터페이스(115, 도 1)로 [메모리 칩으로부터 수신해서 버 퍼링한 데이터(DQ<k:k+3>)]를 송신 가능하도록, 내부 데이터 수신 회로와 외부 데이터 송신 회로를 활성화할 수 있다. 또한, 제1레이턴시 제어 회로는 데이터(DQ<k:k+3>)와 함께 데이터 스트로브 신호 (DQS_t, DQS_c)도 송수신 가능하도록, 랭크0의 라이트 동작시에는 외부 데이터 스트로브 수신 회로와 내부 데이터 스트로브 송신 회로를 활성화하고, 랭크0의 리드 동작시에는 내부 데이터 스트로브 수신 회로(34 7)와 외부 데이터 스트로브 송신 회로를 활성화할 수 있다. 제1레이턴시 제어 회로는 제1커맨드 디코 더로부터 랭크0의 리드 커맨드 및 라이트 커맨드가 버퍼 칩으로 인가되었다는 정보를 전달받을 수 있 으며, 제1설정 회로로부터 랭크0의 리드 레이턴시 및 라이트 레이턴시와 관련된 정보를 전달받을 수 있다. 제2레이턴시 제어 회로는 외부 데이터 인터페이스와 내부 데이터 인터페이스의 활성화 여부를 제어할 수 있다. 제2레이턴시 제어 회로는 버퍼 칩으로 랭크1에 대응하는 라이트 커맨드가 인가된 시 점으로부터 제2설정 회로에 의해 설정된 라이트 레이턴시 이후에 메모리 인터페이스(115, 도 1)로부터 버 퍼 칩으로 전달되는 데이터(DQ<k:k+3>)를 수신해 랭크1의 메모리 칩으로 전달 가능하도록, 외부 데이 터 수신 회로와 내부 데이터 송신 회로를 활성화할 수 있다. 또한, 제2레이턴시 제어 회로는 버 퍼 칩으로 랭크1에 대응하는 리드 커맨드가 인가된 시점으로부터 제2설정 회로에 의해 설정된 리드 레이턴시 이후에 버퍼 칩으로부터 메모리 인터페이스(115, 도 1)로 [메모리 칩으로부터 수신해서 버 퍼링한 데이터(DQ<k:k+3>)]를 송신 가능하도록, 내부 데이터 수신 회로와 외부 데이터 송신 회로를 활성화할 수 있다. 또한, 제2레이턴시 제어 회로는 데이터(DQ<k:k+3>)와 함께 데이터 스트로브 신호 (DQS_t, DQS_c)도 송수신 가능하도록, 랭크1의 라이트 동작시에는 외부 데이터 스트로브 수신 회로와 내부 데이터 스트로브 송신 회로를 활성화하고, 랭크1의 리드 동작시에는 내부 데이터 스트로브 수신 회로(34 7)와 외부 데이터 스트로브 송신 회로를 활성화할 수 있다. 제2레이턴시 제어 회로는 제2커맨드 디코 더로부터 랭크1의 리드 커맨드 및 라이트 커맨드가 버퍼 칩으로 인가되었다는 정보를 전달받을 수 있 으며, 제2설정 회로로부터 랭크0의 리드 레이턴시 및 라이트 레이턴시와 관련된 정보를 전달받을 수 있다. 도 9는 도 8의 버퍼 칩을 포함하는 메모리 패키지(120, 도 2)에서 즉시 설정 값들이 설정되는 동작을 도시 한 도면이다. 도 9를 참조하면, 버퍼 칩의 외부 제어 신호 인터페이스가 랭크0의 즉시 설정 값을 설정하기 위한 제 어 신호들(CS<0>, CA<0:13>)을 수신할 수 있다. 랭크0의 즉시 설정 값을 설정하기 위한 제어 신호들은 칩선택 신호(CS<0>)와 커맨드 어드레스 신호들(CA<0:13>)을 포함할 수 있다. 버퍼 칩의 제1커맨드 디코더는 칩 선택 신호(CS<0>)와 커맨드 어드레스 신호들(CA<0:13>)을 디코딩하 고, 그 결과 제1설정 회로는 즉시 설정 값을 저장할 수 있다. 예를 들어, 제1설정 회로에 랭크0 의 리드 레이턴시(RL: Real Latency)가 저장될 수 있다. 즉시 설정 값은 제1설정 회로에 저장되면 바로 설 정 값으로 적용될 수 있다. 또한, 버퍼 칩은 단계에서 수신된 제어 신호들(CS<0>, CA<0:13>)을 버퍼링해 메모리 칩으로 전 달할 수 있다. 메모리 칩은 제어 신호들(M_CS<0>, M_CA<0:13>)을 디코딩하고, 그 결과 메모리 칩 의 즉시 설정 값(예, 리드 레이턴시)이 설정될 수 있다. 버퍼 칩의 외부 제어 신호 인터페이스가 랭크1의 즉시 설정 값을 설정하기 위한 제어 신호들(CS<1>, CA<0:13>)을 수신할 수 있다. 랭크1의 즉시 설정 값을 설정하기 위한 제어 신호들은 칩 선택 신호(CS<1>) 와 커맨드 어드레스 신호들(CA<0:13>)을 포함할 수 있다. 버퍼 칩의 제2커맨드 디코더는 칩 선택 신호(CS<1>)와 커맨드 어드레스 신호들(CA<0:13>)을 디코딩하 고, 그 결과 제2설정 회로는 즉시 설정 값을 저장할 수 있다. 예를 들어, 제2설정 회로에 랭크1 의 라이트 레이턴시(WL: Write Latency)가 저장될 수 있다. 즉시 설정 값은 제2설정 회로에 저장되면 바로 설정 값으로 적용될 수 있다. 또한, 버퍼 칩은 단계에서 수신된 제어 신호들(CS<1>, CA<0:13>)을 버퍼링해 메모리 칩으로 전 달할 수 있다. 메모리 칩은 제어 신호들(M_CS<1>, M_CA<0:13>)을 디코딩하고, 그 결과 메모리 칩 의 즉시 설정값이 설정될 수 있다. 도 9에서 살펴본 바와 같이, 버퍼 칩이 랭크0의 즉시 설정 값을 설정하기 위한 제어 신호들(CS<0>, CA<0:13>)을 수신하는 것에 의해 버퍼 칩의 랭크0의 즉시 설정 값이 설정되고, 랭크0의 메모리 칩이 버퍼 칩을 통해 버퍼링된 제어 신호들(M_CS<0>, M_CA<0:13>)을 수신하는 것에 의해 메모리 칩의 즉시 설정 값이 설정될 수 있다. 또한, 버퍼 칩이 랭크1의 즉시 설정 값을 설정하기 위한 제어 신호들(CS<1>, CA<0:13>)을 수신하는 것에 의해 버퍼 칩의 랭크1의 즉시 설정 값이 설정되고, 랭크1의 메모리 칩이 버퍼 칩을 통해 버퍼링된 제어 신호들(M_CS<1>, M_CA<0:13>)을 수신하는 것에 의해 메모리 칩의 즉시 설정 값이 설정될 수 있다. 도 10은 도 8의 버퍼 칩을 포함하는 메모리 패키지(120, 도 2)에서 지시 설정 값들이 설정되는 동작을 도 시한 도면이다. 도 10을 참조하면, 버퍼 칩의 외부 제어 신호 인터페이스가 랭크0의 지시 설정 값을 설정하기 위한 제어 신호들(CS<0>, CA<0:13>)을 수신할 수 있다. 랭크0의 지시 설정 값을 설정하기 위한 제어 신호들은 칩 선택 신호(CS<0>)와 커맨드 어드레스 신호들(CA<0:13>)을 포함할 수 있다. 버퍼 칩의 제1커맨드 디코더는 칩 선택 신호(CS<0>)와 커맨드 어드레스 신호들(CA<0:13>)을 디코딩하 고, 그 결과 제1설정 회로는 지시 설정 값을 저장할 수 있다. 예를 들어, 랭크0의 기준 전압 (VREF_CS)의 값이 저장될 수 있다. 이때 지시 설정 값은 제1설정 회로에 저장될 뿐, 아직 적용되지는 않을 수 있다. 또한, 버퍼 칩은 단계에서 수신된 제어 신호들(CS<0>, CA<0:13>)을 버퍼링해 메모리 칩으로 전 달할 수 있다. 메모리 칩은 제어 신호들(M_CS<0>, M_CA<0:13>)을 디코딩하고, 그 결과 메모리 칩 의 지시 설정 값(예, VREF_CS의 값)이 저장될 수 있다. 이때 지시 설정 값은 메모리 칩 내부에 저장될 뿐, 아직 적용되지는 않을 수 있다. 버퍼 칩의 외부 제어 신호 인터페이스가 랭크1의 지시 설정 값을 설정하기 위한 제어 신호들(CS<1>, CA<0:13>)을 수신할 수 있다. 랭크1의 지시 설정 값을 설정하기 위한 제어 신호들은 칩 선택 신호(CS <1>)와 커맨드 어드레스 신호들(CA<0:13>)을 포함할 수 있다. 버퍼 칩의 제2커맨드 디코더는 칩 선택 신호(CS<1>)와 커맨드 어드레스 신호들(CA<0:13>)을 디코딩하 고, 그 결과 제2설정 회로는 지시 설정 값을 저장할 수 있다. 예를 들어, 랭크1의 기준 전압 (VREF_CS)의 값이 저장될 수 있다. 이때 지시 설정 값은 제2설정 회로에 저장될 뿐, 아직 적용되지는 않을수 있다. 또한, 버퍼 칩은 단계에서 수신된 제어 신호들(CS<1>, CA<0:13>)을 버퍼링해 메모리 칩으로 전 달할 수 있다. 그 결과 메모리 칩의 지시 설정 값이 저장될 수 있다. 이때 지시 설정 값은 메 모리 칩 내부에 저장될 뿐, 아직 적용되지는 않을 수 있다. 버퍼 칩의 외부 제어 인터페이스가 랭크0의 설정 값을 적용하기 위한 제어 신호들(CS<0>, CA<0:13>) 을 수신할 수 있다. 버퍼 칩의 제1커맨드 디코더는 칩 선택 신호(CS<0>)와 커맨드 어드레스 신호들을 디코딩해 랭크0의 설정 값 적용이 지시되었음을 알아낼 수 있다. 제1커맨드 디코더의 제어에 따라 제1설정 회로에 저장 된 지시 설정 값이 버퍼 칩 설정 회로로 전달되어 저장될 수 있다. 지시 설정 값이 버퍼 칩 설정 회 로에 저장되면, 그 설정 값은 버퍼 칩의 설정 값으로 적용될 수 있다. 예를 들어, 랭크0의 기준 전압 (VREF_CS)의 값이 버퍼 칩 설정 회로에 저장되면, 버퍼 칩은 칩 선택 신호들(CS<0:1>)을 수신하기 위 한 기준 전압으로 랭크0의 기준 전압(VREF_CS)을 사용하게 된다. 또한, 버퍼 칩은 단계에서 수신된 제어 신호들(CS<0>, CA<0:13>)을 버퍼링해 메모리 칩으로 전 달할 수 있다. 그 결과 메모리 칩은 단계에서 저장한 지시 설정 값을 자신의 설정 값으로 적 용할 수 있다. 예를 들어, 단계에서 저장한 기준 전압(VREF_CS)의 값을 자신이 사용하는 기준 전압 (VREF_CS)의 레벨에 적용할 수 있다. 버퍼 칩의 외부 제어 인터페이스가 랭크1의 설정 값을 적용하기 위한 제어 신호들(CS<1>, CA<0:13>) 을 수신할 수 있다. 버퍼 칩의 제2커맨드 디코더는 칩 선택 신호(CS<1>)와 커맨드 어드레스 신호들(CA<0:13>)을 디코딩해 랭크1의 설정 값 적용이 지시되었음을 알아낼 수 있다. 제2커맨드 디코더의 제어에 따라 제2설정 회로 에 저장된 지시 설정 값이 버퍼 칩 설정 회로로 전달되어 저장될 수 있다. 단계에서 저 장되었던 제1설정 회로의 지시 설정 값은 제2설정 회로의 지시 설정 값으로 대체될 수 있다. 제2설정 회로에 저장되어 있던 랭크1의 지시 설정 값이 버퍼 칩 설정 회로에 저장되면, 그 설정 값은 버퍼 칩 의 설정 값으로 적용될 수 있다. 예를 들어, 랭크1의 기준 전압(VREF_CS)의 값이 버퍼 칩 설정 회로 에 저장되면, 버퍼 칩은 칩 선택 신호들(CS<0:1>)을 수신하기 위한 기준 전압으로 랭크1의 기준 전압 (VREF_CS)을 사용하게 된다. 또한, 버퍼 칩은 단계에서 수신된 제어 신호들(CS<1>, CA<0:13>)을 버퍼링해 메모리 칩으로 전 달할 수 있다. 그 결과 메모리 칩은 단계에서 저장한 지시 설정 값을 자신의 설정 값으로 적 용할 수 있다. 예를 들어, 단계에서 저장한 기준 전압(VREF_CS)의 값을 자신이 사용하는 기준 전압 (VREF_CS)의 레벨에 적용할 수 있다. 도 10에서 살펴본 바와 같이, 버퍼 칩이 랭크0의 지시 설정 값을 설정하기 위한 제어 신호들(CS<0>, CA<0:13>)을 수신하는 것에 의해 버퍼 칩에 랭크0의 지시 설정값이 저장되고, 랭크0의 메모리 칩이 버퍼 칩을 통해 버퍼링된 제어 신호들(M_CS<0>, M_CA<0:13>)울 수신하는 것에 의해 메모리 칩이 지시 설정값을 저장할 수 있다. 또한, 버퍼 칩이 랭크1의 지시 설정 값을 설정하기 위한 제어 신호들(CS<1>, CA<0:13>)을 수신하는 것에 의해 버퍼 칩에 랭크1의 지시 설정값이 저장되고, 랭크1의 메모리 칩이 버퍼 칩을 통해 버퍼링된 제어 신호들(M_CS<0>, M_CA<0:13>)울 수신하는 것에 의해 메모리 칩이 지시 설정값을 저장할 수 있다. 이후에, 랭크0의 지시 설정 값의 적용이 지시되면 랭크0의 지시 설정 값이 버퍼 칩 과 메모리 칩에 적용되고, 랭크1의 지시 설정 값의 적용이 지시되면 랭크1의 지시 설정 값이 버퍼 칩 과 메모리 칩에 적용될 수 있다. 이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 이는 본 발명의 개념에 따른 실시예를 설명하기 위한 것일 뿐이며, 본 발명은 상기 실시예들에 한정되지 않는다. 청구범위에 기재된 본"}
{"patent_id": "10-2023-0115962", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "발명의 기술적 사상을 벗어나지 않는 범위 내에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의 해 실시예들에 대한 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.부호의 설명 220: 버퍼 칩 310: 외부 제어 신호 인터페이스 320: 외부 데이터 인터페이스 330: 내부 제어 신호 인터페이스 340: 내부 데이터 인터페이스 350: 제어 신호 전달 회로 861: 제1레이턴시 제어 회로 863: 제2레이턴시 제어 회로 871: 제1커맨드 디코더 873: 제2커맨드 디코더 881: 제1설정 회로 883: 제2설정 회로 890: 클럭 수신 회로 893: 클럭 분주기 895: 클럭 송신 회로 801: 버퍼 칩 설정 회로도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10"}
{"patent_id": "10-2023-0115962", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 메모리 모듈의 구성도이다. 도 2는 도 1의 메모리 패키지의 일 실시예 구성도이다. 도 3은 도 2의 버퍼 칩의 일 실시예 구성도이다. 도 4는 도 3의 클럭 분주기에 의해 생성되는 제1 내지 제4클럭들(ICLK, QCLK, BCLK, QBCLK)을 도시한 도 면이다. 도 5는 도 3의 제어 신호 전달 회로의 일 실시예 구성도이다. 도 6은 도 5의 제어 신호 전달 회로의 동작 타이밍도이다.도 7에는 D플립플롭의 내부 구성을 도시한 도면이다. 도 8은 도 2의 버퍼 칩의 다른 실시예 구성도이다. 도 9는 도 8의 버퍼 칩을 포함하는 메모리 패키지(120, 도 2)에서 즉시 설정 값들이 설정되는 동작을 도시 한 도면이다. 도 10은 도 8의 버퍼 칩을 포함하는 메모리 패키지(120, 도 2)에서 지시 설정 값들이 설정되는 동작을 도 시한 도면이다."}
