平成２１年１１月２６日判決言渡 同日原本領収 裁判所書記官
平成２１年（ネ）第１００４５号 不当利得返還請求控訴事件（原審・東京地方裁
判所平成１９年（ワ）第８４２６号事件）
口頭弁論終結日 平成２１年１０月８日
判 決
控 訴 人 セイコーインスツル株式会社
同訴訟代理人弁護士 増 井 和 夫
橋 口 尚 幸
齋 藤 誠 二 郎
同 補 佐 人 弁 理 士 松 尾 憲 一 郎
鈴 木 光 彌
被 控 訴 人 日 本 サ ム ス ン 株 式 会 社
同訴訟代理人弁護士 田 中 昌 利
大 武 和 夫
小 原 淳 見
須 藤 希 祥
渡 邉 瑞
同 補 佐 人 弁 理 士 豊 岡 静 男
主 文
本件控訴を棄却する。
控訴費用は控訴人の負担とする。
事実及び理由
第１ 控訴の趣旨
日から支払済みまで年５分の割合による金員を支払え。
第２ 事案の概要
う「被告製品」を「被控訴人製品」と読み替える。以下，略称は，特に断らない限
り，原判決に従う。）を輸入・販売した行為について，控訴人が，被控訴人の上記
行為は，控訴人が有した本件特許権（特許番号：第２０２７９２９号。発明の名称
：薄膜トランジスタ装置。出願：昭和５９年９月２６日。登録：平成８年３月１９
日。存続期間満了日：平成１６年９月２６日）を侵害するものであったと主張し，
民法７０３条に基づき，その主張に係る不当利得金１０３億円のうち３０億円及び
これに対する訴状送達の日の翌日である平成１９年４月１０日から支払済みまで民
法所定の年５分の割合による遅延損害金の支払を求める事案である。
ついて判断することなく，本件特許は，乙１及び乙２発明に基づいて当業者が容易
に発明をすることができたものであり，特許無効審判により無効にされるべきもの
と認められるから，特許法１０４条の３により本件特許権を行使することができな
いものであったと判示して，控訴人の請求を棄却したため，控訴人がこれを不服と
して控訴した。
かは，原判決の事実及び理由の第２の１（原判決２頁１２行〜６頁９行）のとおり
であるから，これを引用する。
(1) 原判決５頁２４行の「６月１日」を「５月２０日」と改める。
(2) 原判決６頁９行の次に，改行の上，以下を加える。
「(6) 本件訂正後の訂正
ア 上記のとおり，控訴人からの本件特許権に係る各訂正審判の請求に基づき，
平成１７年５月２０日（甲３）及び平成２０年３月２６日（甲１１。本件訂正）に
それぞれ同請求が認められたが，さらに，控訴人は，本件特許権に係る無効審判
（無効２００９−８０００８９号）手続において，平成２１年７月２１日付けで本
件特許権に係る訂正請求（甲２４。以下，この訂正を「２１年訂正」という。）を
行った。
りであって，下線部がその訂正部分である。なお，同請求項１に係る発明を「２１
年訂正発明」といい，また，便宜上，その構成要件を，ＡないしＧ，Ｘ及びＨと分
説し，その符号を付した構成要件をそれぞれ「構成要件Ａ」ないし「構成要件Ｇ」，
「構成要件Ｘ」及び「構成要件Ｈ」という。
イ そして，控訴人は，当審において，２１年訂正によって本件特許は無効にさ
れるべきものでないことが明確化したと主張する。」
本件訴訟の争点は，以下のとおりである。なお，以下においては，平成６年法律
第１１６号による改正前の特許法３６条５項２号を「旧３６条５項２号」といい，
同改正前の特許法の他の条項について同じようにいうとともに，原判決の引用部分
もこのように読み替える。
(1) 充足論（被控訴人製品の輸入・販売が本件特許権を侵害するか）
ア 被控訴人製品は，「２端子薄膜半導体素子」を有しているか（構成要件Ｂ，
Ｃ，Ｄ，Ｇの充足性に係る事項）
イ 「付加薄膜半導体における表面」の意味（構成要件Ｃの充足性に係る事項）
ウ 第１主電極延在部を有しない構成であっても，構成要件Ｅを充足するか
(2) 無効論（本件特許は特許無効審判により無効にされるべきものか）
ア 本件訂正の適否
(ア) 構成要件Ｃに係る訂正要件違反の有無
(イ) 構成要件Ｅに係る訂正要件違反の有無
ａ 順方向接続態様に限定したことについて
ｂ 「２端子素子」の解釈に影響を与えることについて
イ 本件発明に係る進歩性欠如の無効理由の有無
ウ 旧３６条５項２号違反の有無
エ ２１年訂正に係る事項
(ア) ２１年訂正の適否
(イ) ２１年訂正による無効理由の解消の有無
(ウ) 被控訴人製品は，２１年訂正発明の構成要件Ｘを充足するか
(3) 損害論（被控訴人の不当利得の額）
第３ 当事者の主張
原審における当事者の主張は，次のとおり訂正するほか，原判決の事実及び理由
の第２の３（原判決６頁末行〜８６頁末行）のとおりであるから，これを引用する。
(1) 原判決１３頁２３ないし２４行の「構成は，構成要件Ｅを充足しないか」
を「構成であっても，構成要件Ｅを充足するか」に改める。
(2) 原判決１５頁１１行の「構成要件Ｃについての訂正の違法性」を「構成要
件Ｃに係る訂正要件違反」に改める。
(3) 原判決２５頁２３行の「構成要件Ｅについての訂正の違法」を「構成要件
Ｅに係る訂正要件違反」に改める。
(4) 原判決３０頁１３行の「構成要件Ｅについての訂正の違法性」を「構成要
件Ｅに係る訂正要件違反」に改める。
〔控訴人の主張〕
(1) 原判決の本件発明に係る進歩性判断の当否（争点(2)イについて）
原判決は，乙１文献を主引例とし，乙２文献を副引例として，本件発明の進歩性
を否定したが，次のとおり，原判決の判断は誤っており，本件発明の進歩性を否定
することはできない。
ア 相違点１について
(ア) 原判決は，乙１発明の保護用トランジスタの電極が接続される対象をアー
スとする構成に換えて，乙２発明におけるように上記の接続対象を共通浮遊電極で
ある配線Ａとする構成とすることは，当業者が容易に推考できると解するのが相当
であると判示したが，以下の(イ)ないし(エ)のとおり，同判示は誤っている。
(イ) 原判決は，乙２文献には保護回路を「フローティング電位である１つの共
通の配線」に接続する発明が開示されていると認定したが，乙２文献に開示されて
いる保護回路の構成は，基本的に，静電気を逃す先については接地端子とするもの
である。
静電気保護回路には，液晶パネルの組立工程における静電気対策と，組立後の液
晶パネルの画像表示時における静電気保護の２つの役割がある。乙２文献の技術思
想は，組立工程では半製品（ＴＦＴ素子及び配線はすべて完成している基板）を移
動させるので，アースへの接続を維持するためには工夫を要するから，アース接続
の手数を省くために，放電機能の低下は我慢してフローティング状態とするという
ものであって，組立完了後はアースへ接続するものである。
乙２文献の共通配線には，静電気を液晶パネル全体に分散させる技術思想はなく，
有効に静電気を分散させる機能もない。そうであるから，組立工程での静電気対策
を有効にするために，共通配線の容量を大きくして静電気を吸収させようとするも
のである。
(ウ) 一方，乙１文献は，静電気をアースへ放電する手段のみを記載している。
アース接続の方が静電気を放電する効果が高いことから，放電機能の低い乙２文献
の配線Ａを使用する動機付けがあるとはいえない。
(エ) 原判決は，「ＴＦＴで構成されるアクティブマトリックスの製作途中にお
いては，２端子薄膜半導体素子…をアースに接続させずに，フローティングの状態
とすれば，組立作業が容易となり，この点にも技術上の意義があるものと考えられ
る」とした上で，乙１文献の「こうして特に工程数を増やすことなく，保護トラン
ジスタをアレー中に作り込むことができ，アレーの各要素のゲート絶縁膜破損を防
止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留り良く製作する
ことが可能になった」との記載を引用し，「乙１発明は，製作中のトランジスタ破
損防止を目的としているから，当業者にとって，乙１発明のアースを，乙２文献で
記載されているようにフローティングの状態である配線Ａとすることの，動機付け
が認められる」と判示した。
しかしながら，乙２文献の共通配線をフローティングで使用するという教示は，
組立中にアースへ接続する手数を省いて組立工程を簡単にする代わりに，静電気に
対する保護機能の低下は我慢するという意味であって，保護機能を十分にするため
には，共通配線Ａの容量を非常に大きくする必要がある。これに対し，乙１文献に
おいて，トランジスタの破損防止を目的として採用している手段は，画素用トラン
ジスタの駆動を損なうことなく，確実に静電気をアースに放電させる保護用トラン
ジスタの使用であって，乙１文献に記載の上記の「工程数を増やすことなく」とは，
基板上にトランジスタや配線の回路を形成する段階での工程数の問題であり，その
後の組立工程における工程数とは場面が異なる。
乙１文献と乙２文献を組み合わせて，共通配線を乙１文献に導入するとしても，
少なくとも組立後には，必ず共通配線をアースに接続する構成しか考えられないは
ずである。
イ 相違点２について
(ア) 原判決は，乙１文献における「保護トランジスタの接続段数は必要に応じ
て増減すれば良い」などとの記載（２頁左下欄１４行〜右下欄１１行）を引用し，
「乙１発明において，設置すべきトランジスタの個数は，適宜増減できることが開
示されているものと認められる。」とした上で，「乙１発明における，順方向接続
態様で直列に接続した２個の保護用トランジスタを，順方向接続の１個の保護用ト
ランジスタとすることは，当業者が適宜選択できる設計事項にすぎないというべき
であり，相違点２に係る本件発明の構成は，当業者が容易に推考し得ることであ
る」と判示した。
(イ) しかしながら，乙１文献の上記記載は，画素用のトランジスタ（Ｔｒ ）
を十分に飽和電流まで駆動するには，ゲート電圧がしきい値であるＶ の３倍まで
Ｔ
上昇できるようにする必要があるので，保護トランジスタを３段接続すれば，画素
用のトランジスタ（Ｔｒ ）を十分に飽和電流まで駆動できることを基本の教示内
容とし，２段接続では，ゲート電圧がＶ の２倍になるとそれ以上ゲート電圧は上
Ｔ
がらないが，ゲート電極に過大な電圧が印加されることは防止できるとし，その上
で「保護トランジスタの接続段数は必要に応じて増減すればよい」とするものであ
る。
これによると，「接続段数は必要に応じて増減」との趣旨は，Ｔｒ を駆動可能
であり，かつ，ゲート電極に過大な電圧がかからないとの２つの条件を満たす範囲
で，増減することができるとの意味であって，何の制限もなく，保護トランジスタ
の接続段数を好き勝手に増減することができるものではない。
(ウ) そして，乙１文献の装置において，Ｔｒ を十分に飽和電流まで駆動しよ
うとすると，順方向の保護用トランジスタを３個必要とするのであって，２個では
既に十分に飽和電流まで駆動することができない。保護トランジスタを１個にした
のでは，ゲート電圧のしきい値Ｖ において，電流はアースに流れ始めるから，そ
Ｔ
れ以上の電圧を画素用トランジスタＴｒ のゲートにかけることができず，Ｔｒ を
駆動することができないことは容易に理解される。乙１文献の教示内容は，最低限，
順方向２段の保護用トランジスタを必要とするというものである。
これに対し，本件発明のように保護回路の接続先を共通浮遊電極にした場合には，
保護回路に流れる電圧を低めに設定しても，共通浮遊電極の電位が上昇することで，
保護回路への電流が停止して画素トランジスタＴｒ に電流が流れるようになるこ
とから，順方向接続の薄膜トランジスタ１個のみの保護回路としても，画素トラン
ジスタＴｒ を飽和電流まで駆動するように回路を設計することも可能になる。本
件発明は，「順方向接続１個の保護回路＋共通浮遊電極への放電」という構成によ
って，保護回路に流れる電流の電圧を低めに設定するという，保護回路として優れ
た特性を実現しながら，通常動作時には画素ＴＦＴに十分な駆動電圧を掛けること
が可能となり，画素ＴＦＴを十分に作動させることができるという，乙１及び乙２
文献にはなかった優れた作用効果を実現したものである。
(エ) 原判決は，「保護用トランジスタのしきい値は，そのチャンネル長やチャ
ンネル幅，ゲート電極と主電極との平面的重畳部分の寸法等によって，調整が可能
であり，保護用トランジスタを順方向接続態様にしたままで，その個数を１個に減
じても，チャンネル長やチャンネル幅等を調整することにより，控訴人の指摘する
上記問題点を回避することができるものと解され」ると判示した。
しかしながら，薄膜トランジスタのしきい値は，チャンネル長やチャンネル幅，
ゲート電極と主電極との平面的重畳部分の寸法などによって調整可能であるが，一
方，チャンネルの長さや幅を変動させる余地は少なく，それによるしきい値の調整
幅は限られている。薄膜トランジスタのしきい値を最も効果的に変動させる手段は，
ゲート電極と第１主電極，第２主電極の平面的重畳部分を設けるか，設けないかの
区別であり，また，その設けない部分の距離を変えることであるが，本件発明は，
重畳部分をなくすことによる１個のトランジスタで２個分のトランジスタと同じし
きい値を有するような保護用トランジスタを使用する態様は除かれており，乙１及
び乙２文献に，トランジスタとして著しく特性の異なるものを混用するような考え
方は開示されていない。原判決の上記認定は，当業者の技術常識に反する。
ウ 相違点３について
原判決は，相違点３に係る本件発明の構成は当業者が容易に推考し得ると判示し
たが，これは，乙１発明について，保護回路が接続される共通配線を設けることが
容易に想到されるとの誤った判断を前提としたものである。
乙２文献には，共通配線Ａの作成方法は記載されておらず，また，乙２発明では，
組立工程中は，共通配線Ａがアースに代替し得るだけの静電気吸収能力を実現する
容量を有することが想定されているのであるから，保護回路が薄膜トランジスタの
電極である薄膜のいずれかと同時形成される（厚さもトランジスタの電極と同じに
なる）ことは考え難い。薄膜トランジスタなどの製造において工程を増やさないよ
うにする技術思想が公知であったとしても，本件の問題は，共通配線Ａが，ソース
電極などと同時形成可能なものか否かが不明な点にある。
原判決は，乙８文献を引用して短絡部材が電極線と同時形成されているというが，
乙８発明では，短絡部材は大きな容量を必要とせず，適切でない。
(2) ２１年訂正の適否（争点(2)エ(ア)について）
に他の２端子薄膜半導体素子を介して他の複数の外部取り出し端子に放電される」
という分散放電の技術思想を構成要件Ｘとして付け加え，この点が必須要件である
ことを明確化したものであって，適法に行われたものである。
(3) ２１年訂正による無効理由の解消の有無（争点(2)エ(イ)について）
ア ２１年訂正による分散放電の技術思想に係る構成要件の付加
子に印加された静電気は，２端子薄膜半導体素子を介して前記共通浮遊電極に，さ
らに他の２端子薄膜半導体素子を介して他の複数の外部取り出し端子に放電される
こと」との構成要件（構成要件Ｘ）が付加されることになる。
イ ２１年訂正発明と乙１及び乙２発明との対比等
(ア) 乙１及び乙２発明においては，２１年訂正発明における分散放電の技術思
想は，まったく開示されておらず，想定もされていない。乙１文献に保護回路の実
施例として開示されている第１ないし第３，第５図では，いずれも保護回路は接地
されており，分散放電を考慮する余地はなく，また，乙２文献についても，静電気
は，配線Ａを接地することで，アースに流す構成となっており，分散放電の技術思
想は開示されていない。
(イ) 原判決は，仮に本件発明の構成でも分散放電を実現できる程度のものと解
した場合，乙１発明の２個の保護用トランジスタを順方向接続とした保護回路であ
っても，静電気が共通浮遊電極を介して他のラインに流れることはあり得るのであ
って，この保護回路による分散放電と本件発明の構成による分散放電の差は程度の
差にすぎないと判示した。
しかしながら，乙１発明の２個の保護用トランジスタが共通配線に順方向接続さ
れた保護回路においては，分散放電が生じるためには，逆方向接続の保護用トラン
ジスタ２段分の電圧が必要となる。乙１発明の技術思想は，保護回路は，偶発的に
発生する「最低のゲート耐圧」の素子を保護することが必要であるから，液晶パネ
ルとして使用する際に画像表示のための電流が漏洩しない範囲で，保護回路の導通
性はできるだけ低い電圧で生ずることが好ましいとするものである。そして，乙１
文献の実施例１では，順方向の保護用トランジスタを２段直列に使用する態様と，
画像表示のための電流をアースに漏洩させないために，最低限必要な電圧を得るた
めの構成であるということができる。そうすると，乙１発明の順方向２段の保護ト
ランジスタを共通配線に接続した場合，共通配線に静電気が流入するために順方向
護トランジスタがいずれも逆方向接続になるので，逆方向２段分の電圧を要するこ
とになる。乙１文献の意図するように，最低ゲート耐圧の素子を保護することが保
護回路の役割である以上，静電気分散のための電圧が，更に高くなるのでは，もは
や有効な保護回路とはいえない。
(ウ) 原判決は，乙８文献にも，すべての行電極線と列電極線を基板周辺で短絡
する構成により，すべての行電極線と列電極線を同電位として静電気に強くする構
成が開示されており，マトリックスアレー作成時に静電気による絶縁破壊を防止す
るために，１つの端子に印加された静電気を他の端子に放電するという分散放電の
思想自体は，本件特許出願時に公知であったと判示する。
しかしながら，乙８発明は，基板の組立過程においてのみ静電気保護の役に立つ
構成であり，この短絡接続は，組立てが終わった段階で「個々に切りはなす」ので
あって，以後はこの構成では静電気保護を行うことはできない。これに対し，本件
発明の保護回路は，基板上の画素マトリックスが完成して製品として販売され使用
された後にも，静電気保護回路として役に立つ構成であり，保護回路としての機能
と画素マトリックスの作動とが両立する構成なのであって，乙８発明は，本件特許
発明のように，画素マトリックの作動と保護回路の作用効果とを両立させる構成に
おける静電気の分散放電について，何らの示唆を与えるものでもない。
(エ) 原判決は，「本件発明は，第１主電極延在部を備える構成となっていない
以上，分散放電の効果も，分散放電が可能という程度にすぎず，この程度のもので
あれば，当業者は，保護用トランジスタの接続先を共通浮遊電極とする構成を採用
することで，実現できると予測するものと解される」と判示した。
しかしながら，第１主電極延在部を備える２端子薄膜半導体素子は，双方向に順
方向接続の保護用トランジスタとして機能するから，２１年訂正発明における好ま
しい実施態様であるものの，２１年訂正発明は，第１主電極延在部を備えない実施
態様であっても，従来技術の逆方向接続１段の保護用トランジスタを使用して，ア
ースに放電する場合に要する電圧とほとんど変わらない電圧により，共通浮遊電極
を介して他の外部取り出し端子に分散放電を行い得るのに対し，公知技術の組合せ
では，その２倍の電圧を要することになるから，２１年訂正発明は顕著な作用効果
を有することになる。
ウ なお，構成要件Ｘの内容は，２１年訂正前の本件発明においても必然的に果
たされる事項であって，請求項に記載されるまでもなく，原判決においても本件発
明の作用効果として正しく考慮されるべきであったのに，原判決はこれを認められ
ないと誤った判断をしたことから，控訴人は，２１年訂正を行ったものであり，少
なくとも，２１年訂正によって，原判決が指摘する無効理由は解消された。
(4) 被控訴人製品は，２１年訂正発明の構成要件Ｘを充足するか（争点(2)エ
(ウ)について）
ア 被控訴人製品は，原判決別紙物件目録記載のとおりのものであるところ，構
成要件Ｘは，２１年訂正による訂正前の本件発明の構成によって達成される機能を
記載したものであって，被控訴人製品が，その他の構成要件ＡないしＨを充足する
ことは，原審における主張のとおりである。
その上で，２１年訂正は，特許請求の範囲の減縮を目的として，別紙特許請求の
範囲目録のとおり訂正したものであって，その結果，２１年訂正発明は，構成要件
ＡないしＧ，Ｘ及びＨから成ることになる。２１年訂正において付加された構成要
件Ｘの内容は，控訴人が，原審において，本件発明の特徴的作用効果として主張し
てきたものであり，２１年訂正によって，構成要件Ｘの内容が必須要件であること
につき明確となった。
イ そして，構成要件Ｘは，分散放電の作用効果の存在を意味するところ，被控
訴人製品においては，外部取り出し端子と共通浮遊電極の間に，順方向接続の保護
用ＴＦＴ素子を設けた上で，さらに，逆方向接続の保護用ＴＦＴ素子を設けている
が，この態様は，２１年訂正後の本件特許に係る明細書（甲２４添付の訂正明細書
のとおり）の第７図(ａ)（図面については甲２のとおり）などの回路構成と電気的
に等価であり，双方向に順方向接続の電圧で静電気が流れるようにしたものである。
ウ したがって，被控訴人製品は，２１年訂正発明の好ましい実施態様と同じ態
様で，分散放電をすることができ，構成要件Ｘを充足する。
〔被控訴人の主張〕
(1) 原判決の本件発明に係る進歩性判断の当否（争点(2)イについて）
ア 相違点１について
(ア) 控訴人は，乙２発明について，当業者であれば，組立完了後も，配線Ａを
接地せずにフローティングの状態のままとする構成を維持することを容易に想到で
きるとした原判決の判断は，乙２文献から当業者が理解し得る技術内容を誤ってい
ると主張する。
しかしながら，乙２文献（２頁右下欄１６行〜３頁左上欄１２行）には，「アク
ティブマトリックスが組立工程の途上にある時は，配線Ａはフローティングとなっ
ている」と記載されている。そして，フローティング状態の配線Ａにおいて，静電
気による素子の破壊を防止する十分な効果があることは，続いて，「配線Ａの容量
は大きい方が静電気による破壊防止の効果が大きい。具体的には，配線Ａの配線巾
を大きくしたり，第２図に示した配線Ａはアクティブマトリックスの外周１／２に
配線されているが，全外周に配線することなどにより，配線Ａの面積をより大きく
するとよい」と記載されていることからも明らかである。
(イ) また，控訴人は，原判決が，乙１発明は製作中のトランジスタ破損防止を
目的としていることから，当業者にとって，乙１発明のアースを，乙２文献で記載
されているようにフローティングの状態である配線Ａとすることの動機付けが認め
られると判示したことを非難する。
しかしながら，乙１発明と乙２発明とは，いずれも，ＴＦＴで構成されるマトリ
ックス駆動液晶表示装置において，絶縁基板上に形成されるＴＦＴを静電気から保
護するために，ＴＦＴのゲート配線と他の端子との間に保護用トランジスタを接続
するというものであって，技術分野及び解決すべき課題が共通している。また，乙
フローティングになっている」との記載は，控訴人が主張するような「組立中にア
ースへ接続する手数を省いて組立工程を簡単にする代わり，静電気に対する保護機
能の低下は我慢する」という意味ではなく，アクティブマトリックスの組立工程の
途上においては，アースに接続するのではなく，フローティングにすることによっ
て，組立作業が容易となるなどの技術上のメリットがあり，全体として好ましいと
いうことを意味しているものである。そして，乙１発明は，正に「製作中」のトラ
ンジスタの破損防止を目的としたものであるから，当業者にとって，乙１発明のア
ースを乙２文献に記載されているフローティングの状態である配線Ａとすることの
動機付けは十分に認められるものということができる。さらに，乙３，９文献及び
特開昭５９−１６６９８４号公報（乙１０）の記載によると，製造工程中のＴＦＴ
を静電気による破壊から防止するのは周知の課題であった。
そうすると，乙１発明においても，上記周知の課題を解決しようとすることは，
当業者が当然に想到することであるから，乙２発明の接続対象を共通浮遊電極であ
る配線Ａとする構成を適用することは，当業者が容易に推考できるものである。
イ 相違点２について
(ア) 控訴人は，乙１文献における「保護トランジスタの接続段数は必要に応じ
て増減すれば良い」との記載は，Ｔｒ を駆動可能であり，かつ，ゲート電極に過
大な電圧がかからないとの２つの条件を満たす範囲で増減することができるとの意
味であって，乙１発明の装置において，「Ｔｒ を十分に飽和電流まで駆動」しよ
うとすれば，順方向の保護用トランジスタを３個必要とするのであり，保護トラン
ジスタを１個にしたのでは，ゲート電圧のしきい値Ｖ において電流がアースに流
Ｔ
れ始めるから，それ以上の電圧を画素用トランジスタＴｒ のゲートにかけること
ができず，Ｔｒ を駆動することができないと主張する。また，控訴人は，２端子
薄膜半導体素子のしきい値は，チャンネル長，チャンネル幅，ゲート電極と主電極
との平面的重畳部分の寸法等によっても調整が可能であって，保護用トランジスタ
を順方向接続態様にしたままで，その個数を１個に減じても，チャンネル長やチャ
ンネル幅等を調整することによって控訴人の指摘する問題点を回避することができ
るとの原判決の判示は，当業者の技術常識に反しているものであって，チャンネル
の長さや幅の変動による薄膜トランジスタのしきい値の調整幅は限られており，ま
た，本件発明では，２端子薄膜半導体素子を，平面的重畳部分が存在するものに限
定したため，平面的重畳部分をなくすことによるしきい値の調整をすることができ
ないから，乙１の教示は，保護用トランジスタの数によって装置の特性を制御する
技術思想に限られていると主張する。
しかしながら，２端子薄膜半導体素子のしきい値は，チャンネル長，チャンネル
幅，ゲート電極と主電極との平面的重畳部分の寸法等によって調整できるものであ
るところ，本件明細書（甲１０添付の訂正明細書）の記載によると，チャンネル長
及びチャンネル幅を変動させることによって，しきい値もかなり変更することがで
きるものと解され，乙１文献において開示されているものが，保護用トランジスタ
の数によって装置の特性を制御する技術思想に限られているとの控訴人の主張は採
用することができない。
(イ) 控訴人は，本件発明のように保護回路の接続先を共通浮遊電極にした場合
は，保護回路に流れる電圧を低めに設定しても，共通浮遊電極の電位が上昇するこ
とで保護回路への電流が停止して，画素トランジスタＴｒ に電流が流れるように
なるため，順方向接続の薄膜トランジスタ１個のみの保護回路としても，画素トラ
ンジスタＴｒ を飽和電流まで駆動するよう回路を設計することも可能となると主
張する。
しかしながら，本件明細書にはそのような記載は一切なく，かえって，本件明細
書（３頁８〜１２，２０〜２１行，４頁２７行〜５頁１行，２１行〜６頁１行）に
よると，２端子薄膜半導体素子のしきい値は，内部のＴＦＴ動作に影響を与えない
ようにするため，ＴＦＴ装置の動作電圧より高く，破壊電圧より低い電圧で電流が
ＴＨ
流れるように，チャンネル長やチャンネル幅の調整，オフセット領域の設定，Ｖ
の選択をすることなどが記載されており，また，第２主電極を共通浮遊電極に接続
する逆方向接続が好ましく，特に，本件発明のような２端子素子を外部取り出し端
子と共通浮遊電極に入れたものでは，外部取り出し電極側から共通浮遊電極側へ流
れるしきい値電圧よりも，逆方向のしきい値電圧の方が低いものとすることを推奨
しているものと解される。
一方，乙１文献（２頁左下欄１４行〜右下欄１１行）によると，信号処理用の主
トランジスタＴｒ を，半導体装置が十分に機能するように飽和電流まで駆動する
には，３Ｖ のゲート電圧が必要である場合，保護トランジスタを３段に接続すれ
Ｔ
ば，Ｔｒ を十分に飽和電流まで駆動でき，かつ，飽和電流を与えるゲート電圧以
上の電圧に対してはＴｒ を保護できること，乙２文献（２頁右下欄６〜１６行，
ブマトリックスを構成するトランジスタを十分に動作させるために，２個のＭＯＳ
型トランジスタのうち１つは必ずＯＦＦとなるが，それ以上の電圧の静電気が印加
されれば，ブレイクダウンにより配線Ａに流し，アクティブマトリックスを構成す
るトランジスタを保護することがそれぞれ記載されている。また，ＴＦＴを十分に
駆動するために，保護トランジスタのしきい値電圧をＴＦＴの動作電圧より高く，
ＴＦＴの破壊電圧より低い電圧とするということは，乙１及び乙２発明においても
開示されているところである。
さらに，仮に，本件発明について，静電気の印加された外部取り出し端子の電圧
が内部の薄膜トランジスタのしきい値電圧と同程度の低い電圧のときに，２端子薄
膜半導体素子が放電を開始することができ，駆動時においては，共通浮遊電極の電
位上昇を利用して，２端子薄膜半導体素子からの漏れ電流を減少させ，内部の薄膜
トランジスタが正常な動作を行うことができるようにするものであるとしても，例
えば，駆動電圧が３Ｖ の場合，２端子薄膜半導体素子のしきい値電圧をＶ と同
ＴＨ ＴＨ
程度に設定すると，当初は，電流が共通浮遊電極に漏れ出して共通浮遊電極の電位
が上昇するが，共通浮遊電極の電位が２Ｖ となり，外部取り出し端子と共通浮遊
ＴＨ
電極との電位差がＶ 以下となると，それ以降は漏れ電流が減少し，内部の薄膜ト
ＴＨ
ランジスタの動作に支障が生じないが，そのときには，結局，２端子薄膜半導体素
子に３Ｖ 以上の駆動電圧が印加されなければ，２端子薄膜半導体素子は導通しな
ＴＨ
いこととなるものであるから，２端子薄膜半導体素子のしきい値電圧を内部の薄膜
トランジスタのしきい値電圧Ｖ と同程度に設定した作用効果とは，駆動電圧を印
ＴＨ
加した当初に，共通浮遊電極の電位が所定の電位（２Ｖ ）になるまで，共通浮遊
ＴＨ
電極に電流を漏れ続けさせるという効果にすぎないことになり，本件発明の上記作
用にはさしたる技術的意義はないことになる。
ウ 相違点３について
控訴人は，相違点３に係る原判決の認定について，乙１文献において保護回路が
接続される共通配線を設けることが容易に想到されるとの誤った判断を前提とした
ものであると主張する。
しかしながら，乙１発明に，乙２に記載された保護トランジスタを共通浮遊電極
に接続する技術を適用することが容易であることは上記のとおりであり，また，乙
護トランジスタをアレー中に作り込むことができることが記載されている。さらに，
ＴＦＴを静電気から保護するためのトランジスタやダイオードの作製において，工
程数を増やさないようにすることは周知の課題であるということができる。
したがって，２端子薄膜半導体素子の一方の電極の接続先を共通浮遊電極とした
場合，工程数を増やさないようにするために，ソース・ドレイン電極，ゲート電極
やソースライン，ゲートラインなどと同時に共通浮遊電極を形成することは，当業
者が当然に採用する技術的手段にすぎないというべきである。
(2) ２１年訂正の適否（争点(2)エ(ア)について）
ア ２１年訂正発明は，平成２０年２月６日付けで請求された本件訂正による本
件発明に係る請求項１に構成要件Ｘが追加されたものであって，その他の構成要件
ＡないしＨは，同請求項１と同じである。
そして，本件訂正に係る被控訴人の主張のとおり，構成要件Ｃについての訂正に
は，旧１２６条１項ただし書，２項及び３項違反の無効理由があり，構成要件Ｅに
ついての訂正には，同条１項ただし書及び２項違反の無効理由がある。
したがって，２１年訂正についても同様の無効理由があることになる。
イ 本件発明に係る被控訴人の主張と同じく，２１年訂正発明についても，その
特許請求の範囲の記載は旧３６条５項２号に違反するものであり，同法１２６条３
項違反の無効理由がある。
(3) ２１年訂正による無効理由の解消の有無（争点(2)エ(イ)について）
ア ２１年訂正による分散放電の技術思想に係る構成要件の付加
構成要件Ｘは，作用効果を請求項に記載したにすぎず，例えば，分散放電を容易
にする構成要件を追加したりするものではないから，構成要件Ｘの追加いかんにか
かわらず，２１年訂正発明は公知発明に基づいて容易に発明をすることができたも
のであって，本件発明の場合と結論に変わりはない。
遊電極，共通浮遊電極から他の外部取り出し端子へと電流が流れるために，「順方
向しきい値電圧＋逆方向しきい値電圧」が印加される必要があるところ，２１年訂
正発明においても，第１主電極延在部を備える構成を加えたものではないから，分
散放電が実現されやすい構成とはなっていないというほかない。したがって，２１
年訂正発明（本件発明も同様である。以下同じ。）が実現し得る分散放電の効果と
は，分散放電が可能であるという程度のものにすぎない。そして，この程度のもの
であれば，当業者は，通常，保護用トランジスタの接続先を共通浮遊電極とする構
成を採用することにより，当然に，実現できると予測するものと解される。
イ ２１年訂正発明と乙１及び乙２発明との対比等
(ア) 乙２発明の保護用トランジスタであるＭＯＳ型トランジスタの接続先を共
通浮遊電極である配線Ａとする構成を乙１発明に適用した構成（２個の保護用トラ
ンジスタが順方向接続態様によって直列に接続し，その接続先を共通浮遊電極とし
た構成）においても，入力端ａに生じた静電気等が共通浮遊電極を介して他のライ
ンに流れることもあり得るところであり，このような構成によっても分散放電は可
能となるものであって，かつ，この構成による分散放電と２１年訂正発明の構成に
よって実現できる分散放電との差は，程度の差にすぎないというべきである。した
がって，乙２発明に記載されている「保護用トランジスタの接続先を共通浮遊電極
とするという技術」を乙１発明に適用した場合の構成は，控訴人の主張に係る分散
放電を可能とするという点で，２１年訂正発明の構成と実質的な差異はない。
(イ) また，乙８文献（２頁左下欄９〜１７行）によると，マトリックスアレー
の製作時，静電気による絶縁破壊を防止するために１つの端子に印加された静電気
を他の端子に放電するという分散放電の思想が現れており，このような思想自体は，
本件出願時に公知のものであったということができる。
(ウ) 以上によると，２１年訂正発明において実現できる程度の分散放電の効果
は，当業者が予測することのできない格別顕著な効果とは認められず，仮に，乙１
及び乙２発明に共通浮遊電極を通じて他の外部取り出し端子に静電気を分散しやす
いという分散放電の効果が明記されていないとしても，乙１発明に乙２発明を適用
する動機付けは存在するものであって，２１年訂正発明に進歩性が認められるもの
ではない。
ウ 乙３発明を主引例とした場合における構成要件Ｘに係る主張
なお，被控訴人は，原審において，乙３発明を主引用例とした場合の本件発明の
進歩性の欠如について主張したが，この点について，構成要件Ｘが追加された２１
年訂正発明との関係について補足すると，次のとおりである。
構成要件Ｘと対比すると，乙３文献には，「外部取出し端子に印加された静電気
は，２端子薄膜半導体素子を介して共通ＧＮＤ電位（ＶＳＳ）である電源配線又は
正の電源配線（ＶＤＤ）に，さらに他の２端子薄膜半導体素子を介して他の複数の
外部取り出し端子に放電されること」が開示されている。
したがって，２１年訂正発明に係る構成要件Ｘとの関係での乙３発明との一致点
及び相違点は，外部取出し端子に印加された静電気は，２端子薄膜半導体素子を介
して配線に，さらに他の２端子薄膜半導体素子を介して他の複数の外部取り出し端
子に放電される点で一致し，配線が，２１年訂正発明では，共通浮遊電極であるの
に対し，乙３発明では，共通ＧＮＤ電位（ＶＳＳ）である電源配線又は正の電源配
線（ＶＤＤ）である点で相違している。
この相違点は，２端子薄膜半導体素子が接続されている対象が，共通浮遊電極か，
それとも，共通ＧＮＤ電位（ＶＳＳ）である電源配線又は正の電源配線（ＶＤＤ）
であるかの相違であって，結局，２１年訂正発明と乙１発明との相違点１と同じも
のとなる。
そして，上記のとおり，相違点１は，実質的な相違点でないか，又は当業者が何
ら困難性なく推考し得る設計変更にすぎないものというべきである。
(4) 被控訴人製品は，２１年訂正発明の構成要件Ｘを充足するか（争点(2)エ
(ウ)について）
ア 構成要件Ｘは，作用効果を請求項に記載したにすぎず，例えば，分散放電を
容易にする構成要件を追加したりするものではない。そして，被控訴人製品は，本
件発明の技術的範囲に属さないものであるから，それを更に減縮したとする２１年
訂正発明については，より一層明白に，本件特許権に係る発明の技術的範囲に属さ
ないものである。
イ 控訴人の主張によると，２１年訂正発明の「２端子薄膜半導体素子」は，す
べて順方向接続（付加ゲート電極の接続位置が外部取り出し端子側である接続）で
ある。一方，被控訴人製品では，順方向接続となっている素子と逆方向接続（付加
ゲート電極の接続位置が共通浮遊電極側である接続）となっている素子とが組み合
わさっており，静電気は，順方向接続された素子を通って外部取り出し端子側から
共通浮遊電極側に流れ，逆に，共通浮遊電極側から外部取り出し端子側へは，順方
向接続された素子ではなく，逆方向接続された素子によって流れることになる。す
なわち，被控訴人製品では，上記逆方向の流れの場合は，構成要件Ｅから除外され
た逆方向接続となっている素子が，流れのルートになる。そして，２１年訂正発明
と異なって，順方向，逆方向ともに，順方向接続の電圧で静電気が流れるように工
夫されたものである。このように，被控訴人製品は，２１年訂正発明とは技術的思
想を異にしている。
ウ したがって，構成要件Ｘの「２端子薄膜半導体素子」は，順方向接続のもの
であるところ，被控訴人製品では，この「２端子薄膜半導体素子」に対応するもの
は，逆方向接続されたものであるから，構成要件Ｘに該当しない。
第４ 当裁判所の判断
控訴人は，被控訴人の被控訴人製品の輸入・販売によって本件特許権が侵害され
たと主張するので，まず，この点について検討する。
(1) 争点(1)ア（被控訴人製品は，「２端子薄膜半導体素子」を有しているか）
について
ア 「２端子薄膜半導体素子」の意味
(ア) 構成要件Ｂは，「前記外部取り出し端子とこれに近接して設けられた共通
浮遊電極との間には，少なくともその１箇所が，付加薄膜半導体からなる高圧保護
用の２端子薄膜半導体素子に接続されており，」と規定する。しかし，構成要件Ｃ
においては，「付加ゲート電極」，「第１主電極」及び「第２主電極」という３つ
の電極を有することが規定されているところ，そもそも，トランジスタとは，少な
くとも３つの外部からの電気接触が設けられているものであること（「マグローヒ
ル科学技術用語大辞典 第１版」１００５頁）からして，本件発明がトランジスタ
装置の発明であるにもかかわらず，構成要件Ｂにおいて「２端子薄膜半導体素子」
と規定した当該「２端子」の意味は一義的に明確ということができない。
(イ) そこで，本件明細書（甲１０添付の訂正明細書）の発明の詳細な説明（な
お，２１年訂正においても，明細書の発明の詳細な説明の記載部分に変更はな
い。）を参酌すると，本件発明は，静電気等の高電圧に対し保護機能を有する薄膜
トランジスタ装置ＴＦＴに関するものであり（２頁１〜２行），従来技術では，Ｓ
ｉ基板に形成されたＭＯＳトランジスタのゲート保護には，基板との間に保護ダイ
オードを挿入しており，この保護ダイオードには，ツェナーダイオードのように，
ＭＯＳトランジスタのＶ （しきい値電圧）より高く，ゲート破壊電圧より低い電
ＴＨ
圧で降伏する特性をもたらしていたが，ＴＦＴの場合にはＰＮ接合ダイオードを作
るのが困難であったり，そのために製造工程が増えるなどという難点があった（２
頁３〜１３行）ところ，ＴＦＴ製造工程と同時に製造可能な２端子素子で，保護す
べき端子に接続できる構造を有するものを提供し（２頁１８〜２０行），外部取り
出し端子と共通浮遊電極との間に非線形特性を有する２端子素子を挿入することに
よって，静電気は，２端子素子から共通浮遊電極，更に２端子素子を通して他の複
数の端子に放電されるので，印加電圧を低くすることができるようになり（３頁１
し，最終的な歩留りを向上させコスト低減に役立つとともに，静電気対策のために
特に製造工程の増加もないという効果を得ようとするもの（６頁２３〜２７行）で
あることが記載されている。
以上の記載を参酌すると，本件発明における「２端子薄膜半導体素子」とは，従
来技術である２端子の「保護ダイオード」に代置されるものであり，第１主電極と
第２主電極との２端子間の電気的特性について，ダイオードと同様のしきい値電圧
を持つ非線形特性を有するとの意味に解される。
(ウ) この点について，被控訴人は，本件発明における「２端子薄膜半導体素
子」とは，ゲート電極をフローティング状態にして外部と接続させないか，ゲート
電極とソース電極又はドレイン電極とをＴＦＴの内部で短絡させることによって，
トランジスタ構造の中から外へ接続されている出入口の数が２つであるものを意味
し，ゲート電極が，ソース電極及びドレイン電極とは独立して外部と接触している
構成のものは「２端子薄膜半導体素子」に含まれないと解すべきであると主張する。
しかしながら，本件明細書の発明の詳細な説明においても，ゲート電極の接続態様
について被控訴人主張のように限定する記載はなく，被控訴人の主張は採用するこ
とができない。
イ 被控訴人製品の「２端子薄膜半導体素子」
被控訴人製品に使用されている回路保護用ＴＦＴ素子は，外部取り出し端子と共
通浮遊電極との間に存在し，また，そのゲート電極は，第１主電極及び第２主電極
と平面的に重畳するように設けられているもの（甲５の１〜３）であって，これに
接続されるソース電極とドレイン電極との間の電気的特性がしきい値電圧を持つ非
線形特性を有する高電圧からの保護用のものと解することができる。
ウ 以上によると，被控訴人製品の上記イの特性は，本件発明の「２端子薄膜半
導体素子」の上記ア(イ)の特性と同じであって，被控訴人製品は，「２端子薄膜半
導体素子」の構成という点において，本件発明の構成要件Ｂ及びＤを充足し，また，
構成要件Ｃのうち「２端子薄膜半導体素子」との部分をも充足するものということ
ができる。
エ さらに，被控訴人製品は，上記のとおり本件発明の「２端子薄膜半導体素
子」の構成を有するものであり，また，被控訴人製品に使用されている回路保護用
ＴＦＴ素子のゲート電極及びゲート絶縁膜は，画素用ＴＦＴのゲート電極及びゲー
ト絶縁膜と同時に形成されているもの（甲５の１〜３）であるから，本件発明の構
成要件Ｇも充足するものといわなければならない。
(2) 争点(1)イ（「付加薄膜半導体における表面」の意味）について
ア 本件発明の「付加薄膜半導体の表面」
構成要件Ｃは，「前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付
加ゲート絶縁膜を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反
対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，
前記絶縁基板上に形成されており，」と規定しているが，「付加薄膜半導体」の一
方の面の「表面」に付加ゲート絶縁膜を介して付加ゲート電極を設け，また，この
付加ゲート電極とは反対側の付加薄膜半導体の「表面」に第１主電極及び第２主電
極を有すると規定していることによると，「付加薄膜半導体」の双方の面とも，
「付加薄膜半導体における表面」と規定しているものと解することができる。
したがって，本件発明の構成要件Ｃは，ゲート電極が半導体薄膜の上側（基板と
反対側）にあるスタガー型だけでなく，ゲート電極が半導体薄膜の下側（基板側）
にある逆スタガー型も含むものということができるし，そもそも，本件明細書の発
明の詳細な説明の〔実施例〕にも，逆スタガー型の第４ないし第６図（５頁２０行
〜６頁４行）及びスタガー型の第７図（６頁５〜１８行）についての記載があると
ころである。
なお，「薄膜ハンドブック」（日本学術振興会薄膜第１３１委員会編集，昭和５
「図(ａ)および(ｂ)は，ゲート電極とソースおよびドレイン電極とが半導体薄膜の
同一表面上にあるので…図(ｃ)および(ｄ)では，ゲート電極とソースおよびドレイ
ン電極とが異なる表面上にあるので…」とされ，半導体薄膜の両側について，いず
れも「表面」という記載がされている。
イ 被控訴人製品の構成
これに対し，被控訴人製品が，絶縁基板上に，ゲート絶縁膜，ゲート電極，ソー
ス電極（第１主電極）及びドレイン電極（第２主電極）を備えたものであって，逆
スタガー型のものであることは，当事者間に争いがない。
そして，上記(1)のとおり，被控訴人製品も本件発明に係る「２端子薄膜半導体
素子」を備えるものであり，また，上記アのとおり，構成要件Ｃについては，スタ
ガー型だけでなく，逆スタガー型の構成も含むものである。
ウ 以上によると，被控訴人製品は，構成要件Ｃのうち「付加薄膜半導体の表
面」との部分を充足し，上記(2)と併せ，構成要件Ｃを充足するものということが
できる。
(3) 争点(1)ウ（第１主電極延在部を有しない構成であっても，構成要件Ｅを充
足するか）について
ア 被控訴人は，仮に，本件発明が「両方向に電流を流しやすい構造」を有する
ものとしても，それは，本件明細書に記載されている発明の詳細な説明の〔実施
例〕の第６図及び第７図(ａ)のように，第１主電極延在部を設けることで「両方向
に電流を流しやすい構造」となるのであって，被控訴人製品のように，第１主電極
延在部を有せず，ゲート電極を順方向に接続した２端子薄膜半導体素子と逆方向に
接続した２端子薄膜半導体素子の２個を並列につなぐ構成とするものは，構成要件
Ｅを充足しないと主張する。
イ しかしながら，実施例の記載はともかく，構成要件Ｅそれ自体は，「前記付
加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電
極は前記共通浮遊電極に接続しており，」とするにとどまるものであって，「第１
主電極延在部」という要素を含まないものであるから，被控訴人の主張は，構成要
件充足の有無に係る主張としては失当というべきものであって，これを採用するこ
とができない。
ウ そして，上記(1)のとおり，被控訴人製品も本件発明に係る「２端子薄膜半
導体素子」を備えるものであり，また，被控訴人製品に使用されている回路保護用
ＴＦＴ素子のうち，原判決添付別紙物件目録の図１の下側の素子及び図２の下側２
つの素子に対応する素子は，ゲート電極及びドレイン電極（第２主電極）が外部取
り出し端子に接続し，ソース電極（第１主電極）が共通浮遊電極に接続するもの
（甲５の１〜３）であるから，被控訴人製品は，本件発明の構成要件Ｅを充足する
ものといわなければならない。
(4) 小括
以上のとおり，被控訴人製品は，本件発明の構成要件ＢないしＥ及びＧを充足し，
また，被控訴人製品が本件発明の構成要件Ａ，Ｆ及びＨを充足することは当事者間
に争いがないから，被控訴人製品は，本件発明の技術的範囲に属することになる。
被控訴人製品は，以上のとおり，本件発明の技術的範囲にも属するものと認めら
れるので，被控訴人による被控訴人製品の輸入・販売行為は本件特許権を侵害する
ものといわなければならないが，被控訴人は，争点(2)アないしエのとおり，本件
特許の無効をるる主張するので，本件特許が無効にされるべきものであるか否かに
ついて，争点(2)イ（本件発明に係る進歩性欠如の無効理由の有無）から検討する
こととする。
(1) 争点(2)イ（本件発明に係る進歩性欠如の無効理由の有無）について
ア 本件発明の要旨
本件発明は，別紙特許請求の範囲目録記載の構成要件のうち，構成要件Ｘを除い
たもの，すなわち，「絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体
薄膜，ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出
し端子を複数個有する薄膜トランジスタ装置において，前記外部取り出し端子とこ
れに近接して設けられた共通浮遊電極との間には，少なくともその一か所が，付加
薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，前記２
端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設
けられた付加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導体
の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板上に形成され
ており，前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳す
るように設けられており，前記付加ゲート電極及び前記第２主電極は前記外部取り
出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており，前記共通
浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソ
ース電極及び前記ドレイン電極と同時に形成されており，また，前記付加ゲート電
極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁膜は前記ゲート
絶縁膜と同時に形成されており，前記付加薄膜半導体は前記半導体薄膜と同時に形
成されていることを特徴とする薄膜トランジスタ装置。」である。
イ 乙１発明の要旨
これに対し，乙１発明は，次のとおり付加するほか，原判決の事実及び理由の第
を引用する。
すなわち，乙１発明は，ガラス基板である絶縁基板上にＴＦＴで構成されるマト
リックス駆動液晶表示装置において，静電気等によって設計値以上の電圧が印加さ
れた場合にゲート絶縁膜の破壊を防ぐためのゲート保護用のＴＦＴを設け，信号処
理用のＴＦＴとゲート保護用のＴＦＴとが同じ工程で作成することができるように
簡便に一体化した構造としたもので，第３図では，しきい値電圧Ｖ の２倍までは
Ｔ
ゲート回路の入力インピーダンスは大きいが，ゲート電圧２Ｖ 以上では，ゲート
Ｔ
回路の入力インピーダンスが急激に減少するように，ゲート保護用ＴＦＴについて
は，複数個の入力端とアースとの間に，それぞれ順方向接続態様でトランジスタが
直列に２個接続されているものである。
ウ 本件発明と乙１発明との対比
この点については，次のとおり付加するほか，原判決の事実及び理由の第３の１
(2)（原判決９３頁２２行〜９６頁２行）のとおりであるから，これを引用する。
なお，本件発明では，「前記付加ゲート電極は，前記第１主電極及び第２主電極
と平面的に重畳するように設けられて」（構成要件Ｄ）いるのに対し，乙１発明で
は，「Ｔｒ のゲート電極４」は，「Ｔｒ のドレイン電極９」及び「Ｔｒ のソー
ス電極かつＴｒ のドレイン電極である電極１０」と平面的に重畳するように設け
られているので，「Ｔｒ のソース電極１１」とは平面的に重畳するように設けら
れていないという点が認められるが，これは，本件発明では２端子薄膜半導体素子
が１つのトランジスタから成るのに対し，乙１発明では保護用のＴｒ ，Ｔｒ とい
う２つのトランジスタの直列配列から成ることによるものであって，この点は，相
違点２に帰結するものということができる。
エ 乙２発明の要旨
乙２発明は，次のとおり付加するほか，原判決の事実及び理由の第３の１(3)
（原判決９６頁４行〜９８頁２４行）のとおりであるから，これを引用する。
すなわち，乙２文献には，絶縁基板上にＴＦＴなどで構成されるアクティブマト
リックスにおいて，静電気などによるマトリックスを構成する素子の破壊を防止す
るための保護回路に関するもの（１頁右欄１１行〜２頁左上欄９行）であるが，ア
クティブマトリックスの外側に配線Ａを設け，この配線ＡとＸライン及びＹライン
それぞれとの間に，Ｘ又はＹライン側からみて，順方向接続態様及び逆方向接続態
様の順に直列に２個のＭＯＳ型トランジスタを接続すること（２頁左下欄３行〜右
下欄５行）によって，これらの２個のＭＯＳ型トランジスタが，Ｘライン又はＹラ
インに印加された静電気の正負に対応して，どちらか一方がＯＮし，他方がＯＦＦ
となることになり，静電気が一定の電圧を超える場合，その静電気の一部がＯＦＦ
したＭＯＳ型トランジスタのソースとドレインとの間のブレイクダウンによって配
線Ａに流れることによって静電気によるＴＦＴの破壊が防止されること（２頁右下
欄６〜１６行），アクティブマトリックスが組立工程の途上にある時は，配線Ａは
フローティングとなっており，静電気が配線Ａに流れる割合は，配線Ａのフローテ
ィング電位と配線Ａの容量によって決まり，配線Ａの容量が大きい方が静電気によ
る破壊防止の効果が高く，そのためには，配線Ａの配線幅又は面積を大きくすると
よいこと（２頁右下欄１６行〜３頁左上欄７行），アクティブマトリックスが周辺
回路などに接続されて組立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよ
く，この場合は，静電気だけでなく，周辺回路を通して入力するサージに対しても
保護回路として役立つこと（３頁左上欄７〜１２行）との発明が開示されているも
のと認められる。
オ 本件発明の容易想到性
以上を前提に，当業者が乙１及び乙２発明から本件発明の構成を容易に想到する
ことができたか否かについて検討する。
(ア) 相違点１について
ａ この点に対する判断は，次のとおり付加するほか，原判決の事実及び理由の
第３の１(3)イ(ア)ないし(ウ)（原判決９８頁２６行〜１０３頁２行）のとおりで
あるから，これを引用する。
ｂ 控訴人は，乙２文献に開示されている保護回路の構成は，基本的に，静電気
を逃す先については接地端子とするものであり，乙２文献の技術思想は，組立工程
ではアース接続の手間を省くために，放電機能の低下は我慢してフローティング状
態とするというものであって，組立完了後はアースへ接続するものであると主張す
る。
しかしながら，上記のとおり，乙２発明について，組立完了前は配線Ａをフロー
ティング状態とする構成が示されているばかりでなく，乙２文献（３頁左上欄７〜
立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電気だ
けでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立
つ。」と記載されているのであって，組立完了後に発生するサージからもＴＦＴを
保護することも含めて考慮し，組立完了後の接地を奨励するにすぎないものである
と解されるから，組立完了後は接地を不可欠の構成とするもの，すなわち，配線Ａ
をＧＮＤ電位に接続しなければならないものではなく，控訴人の主張を採用するこ
とはできない。
そして，本件明細書によると，「〔従来技術〕ＴＦＴは通常ガラス基板等の絶縁
基板上に設けられるため，製造プロセス中や実装工程中の静電気で破壊しやすい問
題を有していた。」（２頁３〜５行），「〔発明が解決しようとする問題点〕…本
発明はＴＦＴ製造工程と同時に製造可能な２端子素子で，保護すべき端子に接続で
きる構造を提供し，上記の問題を解決するものである。」（２頁１４〜２０行），
「〔発明の効果〕…本発明によればＴＦＴ装置の特に実装工程における静電気破壊
をなくせるので最終的な歩留りが向上し，コスト低減に役立つ。また，静電気対策
のために特に製造工程の増加がないことも他の利点である。」（６頁２３〜２７
行）と記載されているのであって，本件発明は，取り分けＴＦＴ装置の製造工程及
び実装工程中の静電気による破壊を防止することを課題とするものであるというこ
とができる。これに対し，乙２発明も，この製造工程及び実装工程中の静電気破壊
については，配線Ａをフローティング状態とするというものであって，本件発明も，
乙１及び乙２発明も，その技術分野を同じくする発明であることからして，当業者
であれば，乙２発明に基づき，乙１発明のように配線Ａを接地せず，本件発明のよ
うにフローティング状態の構成とすることは容易に想到することができるものであ
ったといわざるを得ない。
ｃ また，控訴人は，本件発明は，絶縁基板上の回路に発生した静電気を２端子
薄膜半導体素子を介して基板上の他の配線及び素子に分散させることによって局所
的に発生する高電圧を低下させ，ＴＦＴ素子の破壊を防止することを可能にしたも
のであるのに対し，乙２文献の共通配線では，静電気を液晶パネル全体に分散させ
る技術思想はなく，有効に静電気を分散させる機能もないのであって，乙２発明を
乙１発明に適用することはできないなどと主張する。そして，本件明細書の発明の
詳細な説明には，「〔作用〕外部取り出し端子間，または外部取り出し端子と共通
浮遊電極の間に非線形特性を有する２端子素子を挿入することにより，例えば１つ
の端子に静電気が印加されたとき２端子素子を通して他の端子にも静電気を分割し，
実質的な印加電圧を低くする。共通浮遊電極を設けた場合には，静電気は２端子素
子から共通浮遊電極さらに２端子素子を通して他の複数の端子に放電されるので，
さらに印加電圧を低くすることができる。２端子素子は，それ故ＴＦＴ装置の動作
電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，構造が選ばれてい
る。」（３頁１３〜２１行），「第６図は，さらに第５図の例において遮光模を第
やすい構造を有している。」（６頁２〜４行）との記載がある。
しかしながら，本件明細書に「以上の２端子素子は，内部のＴＦＴ動作に影響を
与えない様，チャンネル長，チャンネル幅，Ｖ の選択がされるが，さらに付加ゲ
TH
ート電極と第１主電極の間，第１主電極延在部と第２主電極の間にオフセット領域
を設定することも可能である。」（３頁８〜１２行），「２端子素子は，それ故Ｔ
ＦＴ装置の動作電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，構
造が選ばれている。」（３頁２０〜２１行），「第４図は第３図ａの２端子素子の
付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧
が印加されたときＴＦＴのＶ とほぼ同じ値で電流が流れる。そのため静電気保護
ＴＨ
素子と用いるときには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭
くすることが望ましい。…第５図は，第４図の例において付加ゲート電極１２と第
Ｖ を高くした例である。」（５頁２１行〜６頁１行）と記載されていることによ
ＴＨ
ると，２端子薄膜半導体素子のしきい値については，チャンネル長，チャンネル幅
の調整，オフセットの設置等によっても設定できるものとされているということが
できるから，控訴人の主張を採用することはできない。
そして，本件発明では，２端子薄膜半導体素子のゲート電極及び第２主電極は外
部取り出し端子に，第１主電極は共通浮遊電極に接続する構成（構成要件Ｅ）が採
られているところ，この２端子薄膜半導体素子が順方向接続態様で１個接続されて
いるとの構成を前提に，１つの２端子薄膜半導体素子ごとにみてみると，電流は，
外部取り出し端子から２端子薄膜半導体素子を介して共通浮遊電極の方向には流れ
やすいが，これと比べると，共通浮遊電極から２端子薄膜半導体素子を介して他の
外部取り出し端子への方向には流れにくくなっているものと解される。他方，乙２
発明における保護用トランジスタであるＭＯＳ型トランジスタの接続先を共通浮遊
電極である配線Ａとする構成を乙１発明に適用すると，保護用のＴＦＴについて順
方向接続態様でトランジスタ２個を直列に接続し，その接続先を共通浮遊電極とし
た構成となるが，この構成によると，入力端から保護用ＴＦＴを介して共通浮遊電
極へ流れた電流が，さらに，他の保護用のＴＦＴを介して他の入力端に流れること
に関しては，本件発明と比べると，より電流が流れにくくなるものと解される。し
かし，この点については，本件発明においても，外部取り出し端子から共通浮遊電
極の方向へ電流が流れるのと比して，共通浮遊電極から２端子薄膜半導体素子を介
して他の外部取り出し端子の方向への電流が流れにくいものであることをかんがみ
ると，電流の流れやすさ，流れにくさということについての程度問題にすぎないと
いうことができる。しかも，乙１文献（２頁右下欄１３〜１６行）に，「第４図の
特性から明らかなようにａ・Ｓｉ ＴＦＴはゲートに負電圧が印加された場合にも，
ｐ−チャンネル動作による電流を流し得る。」と，乙２文献（２頁右下欄１１〜１
スタは，印加した静電気の正負に対応してどちらか一方がＯＮし，他方はＯＦＦと
なる。静電気の一部はＯＦＦしたＭＯＳ型トランジスタのソース・ドレイン間のブ
レイクダウンにより配線Ａに流れる。」と記載されているように，乙１及び２発明
のいずれの保護回路とも両方向に電流が流れ得ることが想定されているものであっ
て，乙１発明の２端子薄膜半導体素子の一方の電極の接続先を乙２発明の構成の共
通浮遊電極とする構成とした場合には，入力端から２端子薄膜半導体素子を通って
共通浮遊電極へ流れた静電気が，共通浮遊電極において一定電圧を超えると，さら
に，他の複数の２端子薄膜半導体素子を逆方向に流れて放電の効果が生ずること，
すなわち分散放電も当然に起こり得る技術的事項であるということができるから，
本件発明における分散放電が，殊更の作用効果として発生しているというようなも
のではない。
ｄ 以上を併せ考えると，本件発明の構成と乙１発明に乙２発明の共通浮遊電極
を適用した構成との間では，いずれも当然の技術的事項として分散放電の現象が生
ずるものであって，２端子薄膜半導体素子から共通浮遊電極に流れた静電気を分散
放電によって他の２端子薄膜半導体素子に逃がす，その程度の差があるものにすぎ
ないといわざるを得ない。
したがって，「分散放電」という見地からみて，乙２発明の保護用トランジスタ
の接続先を共通浮遊電極とする構成を乙１発明に適用した構成においても，分散放
電の現象が生ずるものである以上，乙２発明の共有浮遊電極の構成を乙１発明に適
用することを阻害する事情はなく，この構成をもって，本件発明が容易想到である
とした原判決の判断は相当であるといわなければならない。
ｅ なお，乙８文献の技術思想に照らしてみると，その技術思想については原判
決（１０５頁２３行〜１０６頁７行）の認定するとおりであるから，これを引用す
るところ，乙８文献には，静電気によるマトリックスアレーの製造歩留り低下を防
止するマトリックスアレー表示装置の製造方法に係るものとして，保護回路を介し
てのものではないが，静電気による絶縁破壊を防止するために，１つの端子に印加
された静電気を他の端子に分散放電して実質的な印加電圧を低くすることが開示さ
れているので，本件発明における分散放電の効果は，当業者が予測することのでき
たものということができるのであって，相違点１について，乙１発明に乙２発明の
共通浮遊電極の構成を適用することは容易であったといわなければならない。
この点につき，控訴人は，乙８発明は基板の組立過程においてのみ静電気保護の
役に立つ構成であるとし，本件発明における静電気の分散放電について何らの示唆
を与えないと主張するが，乙８発明が基板の組立工程においての静電気保護につい
ての技術であることをもって，乙８発明が持つ静電気の分散放電についての技術的
意義が本件発明における分散放電の技術と関連がなくなるというものではないから，
控訴人の主張は採用し得ない。
(イ) 相違点２について
ａ この点に対する判断は，次のとおり付加するほか，原判決の事実及び理由の
第３の１(3)ウ（原判決１０７頁２行〜１０９頁１４行）のとおりであるから，こ
れを引用する。
ｂ 控訴人は，乙１文献における「保護トランジスタの接続段数は必要に応じて
増減すれば良い」との記載の趣旨は，Ｔｒ を駆動可能であり，かつ，ゲート電極
に過大な電圧がかからないとの２つの条件を満たす範囲で増減することができると
の意味であって，何らの制限もなく，保護トランジスタの接続段数を好き勝手に増
減できるのではないなどと主張する。
しかしながら，上記(ア)ｃのとおり，本件明細書（３頁８〜１２，２０〜２１行，
ネル長，チャンネル幅の調整，オフセットの設置等によって設定できるものである
と記載されていることなどからすると，上記(ア)のとおり当事者が容易に想到する
ことができる乙１発明に乙２発明の共通浮遊電極を適用する構成について，乙１発
明における順方向接続態様で直列に接続した２個の保護用トランジスタを，本件発
明のように順方向接続態様１個の保護用トランジスタとすることは，当業者が適宜
選択できる事項ということができ，控訴人の主張は採用することができない。
ｃ また，控訴人は，本件発明は，保護回路に流れる電圧を低めに設定しても，
共通浮遊電極の電位が上昇することで保護回路への電流が停止して画素トランジス
タＴｒ に電流が流れるようになることから，順方向接続の薄膜トランジスタ１個
のみの保護回路としても，画素トランジスタＴｒ を飽和電流まで駆動するように
回路を設計することも可能になるというものであって，乙１及び乙２文献にはない
優れた作用効果を実現したものであるなどと主張する。
しかしながら，本件明細書には，控訴人が主張するように，保護回路に流れる電
圧を低めに設定しても，共通浮遊電極の電位が上昇することで保護回路への電流が
停止して，画素トランジスタに電流が流れるようになるようにとの設計を図ったと
するとの明確な記載はなく，むしろ，上記(ア)ｂ(ｂ)のとおり，２端子薄膜半導体
素子のしきい値が内部のＴＦＴ装置の動作電圧よりも高くなるようにするために，
チャンネル長，チャンネル幅を調整し，又はオフセットを設けることなどが記載さ
れていることからして，控訴人の主張は直ちに採用することができない。
ｄ さらに，控訴人は，薄膜トランジスタのしきい値は，チャンネル長やチャン
ネル幅，ゲート電極と主電極との平面的重畳部分の寸法などによって調整可能であ
るが，一方，チャンネルの長さや幅を変動させる余地は少なく，それによるしきい
値の調整幅は限られているなどとも主張するが，上記のとおり，本件明細書におい
ては，チャンネル長及びチャンネル幅を変動させることによってしきい値を変更さ
せ，２端子素子について，内部のＴＦＴ動作に影響を与えないように，その動作電
圧よりも高い電圧で電流が流れるように寸法，構造を選ぶなどとされているのであ
って，そうである以上，しきい値の調整を限定的に捉えなければならないものでは
なく，控訴人の主張は採用することができない。
(ウ) 相違点３について
ａ この点に対する判断は，次のとおり付加するほか，原判決の事実及び理由の
第３の１(3)エ（原判決１０９頁１６行〜１１０頁１９行）のとおりであるから，
これを引用する。
ｂ 控訴人は，乙２文献には，共通配線Ａの作成方法は記載されておらず，また，
乙２発明では，組立工程中は，共通配線Ａがアースに代替し得るだけの静電気吸収
能力を実現する容量を有することが想定されているのであるから，これが薄膜トラ
ンジスタの電極である薄膜のいずれかと同時形成されることは考え難いなどと主張
するが，上記(ア)のとおり，乙１発明の２端子薄膜半導体素子の一方の電極の接続
先を，アースに換えて乙２発明の構成の共通浮遊電極とすることは当業者が容易に
想到し得るものであるところ，乙１文献（３頁左下欄１６行〜右下欄５行）には，
特に工程数を増やすことなく，保護トランジスタをアレー中に同時に作り込むこと
ができることが記載されており，ＴＦＴを静電気から保護するためのトランジスタ
の作製において，工程数を増やさないようにすることは周知の課題ということがで
きるのであるから，乙２発明の共通浮遊電極の構成を乙１発明に適用する構成を容
易に想到し得る当業者であれば，外部取り出し端子，ゲート電極，ソース電極及び
ドレイン電極と共通浮遊電極を同時に形成することは，短絡に用いる部材を含め，
その技術的手段にすぎないといわざるを得ないから，控訴人の主張は採用すること
ができない。
ｃ この点につき，控訴人は，乙８文献に記載されている短絡部材は大きな容量
を必要としないものであって，乙８発明を乙１発明等に適用することは適切でない
などとするが，乙８文献において，その容量に応じて短絡部材を適宜調整すること
は当業者が当然に採用する技術的事項ということができ，この点に係る控訴人の主
張も採用し得ない。
(エ) 小括
以上によると，本件発明は，乙１及び乙２発明に基づいて，当業者が容易に発明
することができたものであるといわなければならない。
(2) 争点(2)エ(イ)（２１年訂正による無効理由の解消の有無）について
ア ２１年訂正発明と乙１発明との対比
端子に印加された静電気が２端子薄膜半導体素子を介して前記共通浮遊電極に，さ
らに他の２端子薄膜半導体素子を介して他の複数の外部取り出し端子に放電される
こと」との放電の機能が付加されたものである。
ないし３に加え，「本件発明では，『１つの外部取り出し端子に印加された静電気
は，２端子薄膜半導体素子を介して前記共通浮遊電極に，さらに他の２端子薄膜半
導体素子を介して他の複数の外部取り出し端子に放電される』のに対し，乙１発明
では，外部取り出し端子に印加された静電気は，２端子薄膜半導体素子を介して接
地端子に放電される」点で相違するものということができる。
イ ２１年訂正発明の容易想到性
しかしながら，前記(1)オ(ア)のとおり，乙１発明の２端子薄膜半導体素子の一
方の電極の接続先を，乙２発明の構成の共通浮遊電極とすることは当業者が容易に
想到し得るものであること，また，このような構成においても入力端に生じた静電
気が共通浮遊電極を介して他の入力端へ流れることが想定され，分散放電されるも
のであること，さらに，静電気による絶縁破壊を防止するために，１つの端子に印
加された静電気を他の端子に分散放電して実質的な印加電圧を低くすることが本件
出願時に公知であったもので，本件発明における分散放電の効果は，当業者が予測
できたものであることなどによると，乙１発明に乙２発明の共通浮遊電極の構成を
適用することにより，分散放電の効果も実現されているものということができ，本
件発明はもとより，２１年訂正発明においても，構成要件Ｘが追加されたために上
記相違点を乙１発明との新たな相違点として認めることができるとしても，当業者
において容易に想到し得るものであるといわざるを得ない。
控訴人は，上記相違点についてるる述べるところ，２１年訂正発明では，構成要
件Ｘを追加したにもかかわらず，構成要件Ｘは本件発明の構成要件として明記され
ていなかったが，その構成要件であったものであって，本件訂正発明と本件発明と
に本質的に相違はないという主張はさておき，前記(1)オにおける各検討に照らし
て，いずれも採用することができない。
ウ 小括
以上によると，２１年訂正発明もまた，乙１及び乙２発明に基づいて，当業者が
容易に発明することができたものであるといわざるを得ない。
以上の次第であるから，無効論のうちのその余の争点及び損害論について検討す
るまでもなく，控訴人の請求を棄却した原判決は正当であって，本件控訴は棄却さ
れるべきものである。
知的財産高等裁判所第４部
裁判長裁判官 滝 澤 孝 臣
裁判官 本 多 知 成
裁判官 浅 井 憲
（別紙）
特許請求の範囲目録
Ａ 絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソース電
極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出し端子を複数個
有する薄膜トランジスタ装置において，
Ｂ 前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間には，
少なくともその一か所が，付加薄膜半導体からなる高圧保護用の２端子薄膜半導体
素子に接続されており，
Ｃ 前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁
膜を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反対側の前記付
加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板
上に形成されており，
Ｄ 前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳する
ように設けられており，
Ｅ 前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，
前記第１主電極は前記共通浮遊電極に接続しており，
Ｆ 前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電
極または前記ソース電極及び前記ドレイン電極と同時に形成されており，
Ｇ また，前記付加ゲート電極は前記ゲート電極と同時に形成されており，前記
付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導
体は前記半導体薄膜と同時に形成されており，
Ｘ １つの外部取出し端子に印加された静電気が２端子薄膜半導体素子を介して
前記共通浮遊電極に，さらに他の２端子薄膜半導体素子を介して他の複数の外部取
り出し端子に放電されること
Ｈ を特徴とする薄膜トランジスタ装置。
（以上）
