\subsection{ARM + \OptimizingKeilVI + \ARMMode}

\begin{lstlisting}[caption=\OptimizingKeilVI + \ARMMode]
02 0C C0 E3          BIC     R0, R0, #0x200
01 09 80 E3          ORR     R0, R0, #0x4000
1E FF 2F E1          BX      LR
\end{lstlisting}

\index{ARM!\Instructions!BIC}
\TT{BIC} (\IT{BItwise bit Clear}) \RU{это инструкция сбрасывающая заданные биты. 
Это как аналог \TT{AND}, но только с инвертированным операндом.}\EN{is an instruction clearing 
specific bits. This is just like \TT{AND} instruction, but with inverted operand.}

\index{ARM!\Instructions!ORR}
\TT{ORR} \RU{это ``логическое или'', аналог}\EN{is ``logical or'', analogical to} \OR \InENRU x86.

\RU{Пока всё понятно}\EN{So far, so easy}.

\subsection{ARM + \OptimizingKeilVI + \ThumbMode}

\begin{lstlisting}[caption=\OptimizingKeilVI + \ThumbMode]
01 21 89 03          MOVS    R1, 0x4000
08 43                ORRS    R0, R1
49 11                ASRS    R1, R1, #5   ; generate 0x200 and place to R1
88 43                BICS    R0, R1
70 47                BX      LR
\end{lstlisting}

\RU{Вероятно, Keil решил, что код в режиме thumb}
\EN{Apparently, Keil concludes the code in thumb mode},
\RU{получающий}\EN{making} \TT{0x200} \RU{из}\EN{from} \TT{0x4000}, 
\RU{будет компактнее нежели код}\EN{will be more compact than code}, 
\RU{записывающий}\EN{writing} \TT{0x200} \RU{в какой-нибудь регистр}\EN{to arbitrary register}.

\index{ARM!\Instructions!ASRS}
\RU{Поэтому, при помощи инструкции}
\EN{So that is why, with the help of} \TT{ASRS} 
(\ASRdesc), \RU{это значение вычисляется как}\EN{this value is calculating as} $\TT{0x4000} \gg 5$.

\subsection{ARM + \OptimizingXcodeIV + \ARMMode}
\label{anomaly:LLVM}
\index{\CompilerAnomaly}

\begin{lstlisting}[caption=\OptimizingXcodeIV + \ARMMode,label=ARM_leaf_example3]
42 0C C0 E3          BIC             R0, R0, #0x4200
01 09 80 E3          ORR             R0, R0, #0x4000
1E FF 2F E1          BX              LR
\end{lstlisting}

\RU{Код, который был сгенерирован LLVM, в исходном коде, на самом деле, выглядел бы так:}
\EN{The code was generated by LLVM, in source code form, in fact, could be looks like:}

\begin{lstlisting}
    REMOVE_BIT (rt, 0x4200);
    SET_BIT (rt, 0x4000);
\end{lstlisting}

\RU{И он делает то же самое что нам нужно}\EN{And it does exactly the same we need}. 
\RU{Но почему}\EN{But why} \TT{0x4200}? 
\RU{Возможно, это артефакт оптимизатора LLVM}
\EN{Perhaps, that is the LLVM optimizer's artifact}
\footnote{\RU{Это был}\EN{It was} LLVM build 2410.2.00 \RU{входящий в состав}\EN{bundled with} Apple Xcode 4.6.3}.
\RU{Возможно, ошибка оптимизатора компилятора, но создаваемый код все же работает верно.}
\EN{Probably, compiler's optimizer error, but generated code works correct anyway.}

\RU{Об аномалиях компиляторов, подробнее читайте здесь}
\EN{More about compiler's anomalies, read here}~(\ref{anomaly:Intel}).

\RU{Для режима Thumb}\EN{For thumb mode}, \OptimizingXcodeIV \RU{генерирует точно такой же код}
\EN{generates likewise code}.

\subsection{ARM: \RU{еще об инструкции \TT{BIC}}\EN{more about \TT{BIC} instruction}}
\index{ARM!\Instructions!BIC}

\RU{Если немного переделать пример}\EN{If to rework example slightly}:

\begin{lstlisting}
int f(int a)
{
    int rt=a;

    REMOVE_BIT (rt, 0x1234);

    return rt;
};
\end{lstlisting}

\EN{Then optimizing}\RU{То оптимизирующий} Keil 5.03 \RU{в режиме ARM сделает такое}\EN{in ARM mode will do}:

\begin{lstlisting}
f PROC
        BIC      r0,r0,#0x1000
        BIC      r0,r0,#0x234
        BX       lr
        ENDP
\end{lstlisting}

\EN{There are two \TT{BIC} instructions, i.e., \TT{0x1234} bits are cleared in two passes.}
\RU{Здесь две инструкции \TT{BIC}, т.е., биты \TT{0x1234} сбрасываются в два прохода.}
\EN{This is because it's not possible to encode \TT{0x1234} value in \TT{BIC} instruction, 
but it's possible \TT{0x1000} or \TT{0x234}.}
\RU{Это потому что в инструкции \TT{BIC} нельзя закодировать самое значение \TT{0x1234}, но можно \TT{0x1000}
либо \TT{0x234}.}

\subsection{ARM64: \Optimizing GCC (Linaro) 4.9}

\Optimizing GCC \RU{компилирующий для ARM64 может использовать \TT{AND} вместо}\EN{compiling for ARM64 can use 
\TT{AND} instruction instead of} \TT{BIC}:

\begin{lstlisting}[caption=\Optimizing GCC (Linaro) 4.9]
f:
	and	w0, w0, -513	; 0xFFFFFFFFFFFFFDFF
	orr	w0, w0, 16384	; 0x4000
	ret
\end{lstlisting}

\subsection{ARM64: \NonOptimizing GCC (Linaro) 4.9}

\NonOptimizing GCC \RU{генерирует больше избыточного кода, но он работает также}\EN{generate more redundant 
code, but works just like optimized}:

\begin{lstlisting}[caption=\NonOptimizing GCC (Linaro) 4.9]
f:
	sub	sp, sp, #32
	str	w0, [sp,12]
	ldr	w0, [sp,12]
	str	w0, [sp,28]
	ldr	w0, [sp,28]
	orr	w0, w0, 16384	; 0x4000
	str	w0, [sp,28]
	ldr	w0, [sp,28]
	and	w0, w0, -513	; 0xFFFFFFFFFFFFFDFF
	str	w0, [sp,28]
	ldr	w0, [sp,28]
	add	sp, sp, 32
	ret
\end{lstlisting}
