Fitter report for Lab9-1_leihaoc2
Tue Mar 19 23:37:06 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. Dual Purpose and Dedicated Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rqg1:auto_generated|ALTSYNCRAM
 22. Fitter Device Options
 23. Operating Settings and Conditions
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Tue Mar 19 23:37:06 2019           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; Lab9-1_leihaoc2                             ;
; Top-level Entity Name              ; lab9_top                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE75F29C7                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,838 / 75,408 ( 4 % )                      ;
;     Total combinational functions  ; 2,220 / 75,408 ( 3 % )                      ;
;     Dedicated logic registers      ; 1,728 / 75,408 ( 2 % )                      ;
; Total registers                    ; 1728                                        ;
; Total pins                         ; 142 / 427 ( 33 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 11,392 / 2,810,880 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 400 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE75F29C7                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                 ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location            ;                ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment             ;
; Location            ;                ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment             ;
; Location            ;                ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment             ;
; Location            ;                ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment             ;
; Location            ;                ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment             ;
; Location            ;                ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment             ;
; Location            ;                ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment             ;
; Location            ;                ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment             ;
; Location            ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location            ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location            ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location            ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location            ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment             ;
; Location            ;                ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location            ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location            ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location            ;                ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment             ;
; Location            ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location            ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location            ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment             ;
; Location            ;                ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location            ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location            ;                ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment             ;
; Location            ;                ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment             ;
; Location            ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location            ;                ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment             ;
; Location            ;                ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment             ;
; Location            ;                ;              ; PS2_KBCLK        ; PIN_G6        ; QSF Assignment             ;
; Location            ;                ;              ; PS2_KBDAT        ; PIN_H5        ; QSF Assignment             ;
; Location            ;                ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment             ;
; Location            ;                ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment             ;
; Location            ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location            ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location            ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location            ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location            ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location            ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location            ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location            ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location            ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[0]     ; PIN_AB7       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[10]    ; PIN_AF2       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[11]    ; PIN_AD3       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[12]    ; PIN_AB4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[13]    ; PIN_AC3       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[14]    ; PIN_AA4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[15]    ; PIN_AB11      ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[16]    ; PIN_AC11      ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[17]    ; PIN_AB9       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[18]    ; PIN_AB8       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[19]    ; PIN_T8        ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[1]     ; PIN_AD7       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[2]     ; PIN_AE7       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[3]     ; PIN_AC7       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[4]     ; PIN_AB6       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[5]     ; PIN_AE6       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[6]     ; PIN_AB5       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[7]     ; PIN_AC5       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[8]     ; PIN_AF5       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_ADDR[9]     ; PIN_T7        ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_CE_N        ; PIN_AF8       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[0]       ; PIN_AH3       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[10]      ; PIN_AE2       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[11]      ; PIN_AE1       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[12]      ; PIN_AE3       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[13]      ; PIN_AE4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[14]      ; PIN_AF3       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[15]      ; PIN_AG3       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[1]       ; PIN_AF4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[2]       ; PIN_AG4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[3]       ; PIN_AH4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[4]       ; PIN_AF6       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[5]       ; PIN_AG6       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[6]       ; PIN_AH6       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[7]       ; PIN_AF7       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[8]       ; PIN_AD1       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_DQ[9]       ; PIN_AD2       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_LB_N        ; PIN_AD4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_OE_N        ; PIN_AD5       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_UB_N        ; PIN_AC4       ; QSF Assignment             ;
; Location            ;                ;              ; SRAM_WE_N        ; PIN_AE8       ; QSF Assignment             ;
; Location            ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location            ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location            ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location            ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location            ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location            ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location            ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location            ;                ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location            ;                ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; lab7_soc_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 2,838 / 75,408 ( 4 % )       ;
;     -- Combinational with no register       ; 1110                         ;
;     -- Register only                        ; 618                          ;
;     -- Combinational with a register        ; 1110                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 1186                         ;
;     -- 3 input functions                    ; 613                          ;
;     -- <=2 input functions                  ; 421                          ;
;     -- Register only                        ; 618                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 2089                         ;
;     -- arithmetic mode                      ; 131                          ;
;                                             ;                              ;
; Total registers*                            ; 1,728 / 77,471 ( 2 % )       ;
;     -- Dedicated logic registers            ; 1,728 / 75,408 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 2,063 ( 0 % )            ;
;                                             ;                              ;
; Total LABs                                  ; Not available                ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 142 / 427 ( 33 % )           ;
;     -- Clock pins                           ; 0 / 7 ( 0 % )                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; M9Ks                                        ; 6 / 305 ( 2 % )              ;
; Total block memory bits                     ; 11,392 / 2,810,880 ( < 1 % ) ;
; Total block memory implementation bits      ; 55,296 / 2,810,880 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 0                            ;
;     -- Global clocks                        ; 0 / 20 ( 0 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Maximum fan-out                             ; 1086                         ;
; Highest non-global fan-out                  ; 1086                         ;
; Total fan-out                               ; 15341                        ;
; Average fan-out                             ; 3.47                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Unassigned ; --       ; 1086                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[0]   ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; Fitter               ; no        ;
; KEY[1]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; Fitter               ; no        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[7]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[10]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[11]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[12]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[13]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[14]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[15]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[16]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[17]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[7]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[8]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[9]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------+
; Name        ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                      ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------+
; DRAM_DQ[0]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[10] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[11] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[12] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[13] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[14] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[15] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[16] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[17] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[18] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[19] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[1]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[20] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[21] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[22] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[23] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[24] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[25] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[26] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[27] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[28] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[29] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[2]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[30] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[31] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[3]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[4]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[5]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[8]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
; DRAM_DQ[9]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; yes        ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                        ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; M6       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; P4       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; R8       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; P24      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; N22      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; P23      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; M22      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; P22      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 45 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 49 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 59 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 58 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 52 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 48 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 59 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 57 ( 0 % ) ; --            ; --           ;
; Unknown  ; 146            ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 412        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 409        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 418        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 399        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 397        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 392        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 384        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 382        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A21      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 337        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A25      ; 330        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 329        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD7      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD17     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD21     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 160        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 162        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH3      ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH6      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH10     ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH14     ; 161        ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 163        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH17     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH21     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AH25     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 413        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 410        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 419        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 400        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 398        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 385        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 383        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 338        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 331        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 326        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 422        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 420        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 416        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 414        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 390        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 339        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 341        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 336        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 325        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 424        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 423        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 421        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 417        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 404        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 415        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 391        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 389        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 327        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 342        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 335        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E7       ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 405        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 396        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 328        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 406        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 395        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 411        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 401        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 394        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G25      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 402        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 53         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCCA3                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 273        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 272        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K25      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 277        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 275        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N25      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; P4       ; 46         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 48         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 50         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 47         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 49         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 278        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 276        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 274        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 51         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T25      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W25      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 55         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 54         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 271        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 270        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                ;
+-------------------------------+--------------------------------------------------------------------------------------------+
; Name                          ; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|pll7 ;
+-------------------------------+--------------------------------------------------------------------------------------------+
; SDC pin name                  ; lab9_qsystem|sdram_pll|sd1|pll7                                                            ;
; PLL mode                      ; Normal                                                                                     ;
; Compensate clock              ; clock0                                                                                     ;
; Compensated input/output pins ; --                                                                                         ;
; Switchover type               ; --                                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                                   ;
; Input frequency 1             ; --                                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                   ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                  ;
; VCO post scale K counter      ; 2                                                                                          ;
; VCO frequency control         ; Auto                                                                                       ;
; VCO phase shift step          ; 250 ps                                                                                     ;
; VCO multiply                  ; --                                                                                         ;
; VCO divide                    ; --                                                                                         ;
; Freq min lock                 ; 30.0 MHz                                                                                   ;
; Freq max lock                 ; 65.02 MHz                                                                                  ;
; M VCO Tap                     ; 4                                                                                          ;
; M Initial                     ; 2                                                                                          ;
; M value                       ; 10                                                                                         ;
; N value                       ; 1                                                                                          ;
; Charge pump current           ; setting 1                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                  ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                       ;
; Bandwidth type                ; Medium                                                                                     ;
; Real time reconfigurable      ; Off                                                                                        ;
; Scan chain MIF file           ; --                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                        ;
; PLL location                  ; Unassigned                                                                                 ;
; Inclk0 signal                 ; CLOCK_50                                                                                   ;
; Inclk1 signal                 ; --                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                              ;
; Inclk1 signal type            ; --                                                                                         ;
+-------------------------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+
; Name                                                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                           ;
+--------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+
; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; lab9_qsystem|sdram_pll|sd1|pll7|clk[0] ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; lab9_qsystem|sdram_pll|sd1|pll7|clk[1] ;
+--------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |lab9_top                                                                                                                               ; 0 (0)       ; 1728 (0)                  ; 0 (0)         ; 11392       ; 0            ; 0       ; 0         ; 142  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top                                                                                                                                                                                                                                                                                                                                                                                                                       ; lab9_top                                         ; work         ;
;    |lab9_soc:lab9_qsystem|                                                                                                              ; 0 (0)       ; 1643 (0)                  ; 0 (0)         ; 11392       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem                                                                                                                                                                                                                                                                                                                                                                                                 ; lab9_soc                                         ; lab7_soc     ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                          ; lab7_soc     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; lab7_soc     ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                          ; lab7_soc     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; lab7_soc     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0 (0)       ; 16 (10)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                          ; lab7_soc     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; lab7_soc     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                        ; lab7_soc     ;
;       |lab7_soc_jtag_uart_0:jtag_uart_0|                                                                                                ; 0 (0)       ; 113 (13)                  ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                ; lab7_soc_jtag_uart_0                             ; lab7_soc     ;
;          |alt_jtag_atlantic:lab7_soc_jtag_uart_0_alt_jtag_atlantic|                                                                     ; 0 (0)       ; 60 (60)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:lab7_soc_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                                ; work         ;
;          |lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|                                                              ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                ; lab7_soc_jtag_uart_0_scfifo_r                    ; lab7_soc     ;
;             |scfifo:rfifo|                                                                                                              ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                   ; scfifo                                           ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                        ; scfifo_jr21                                      ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                   ; a_dpfifo_l011                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                           ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                      ; cntr_do7                                         ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                           ; altsyncram_nio1                                  ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                             ; cntr_1ob                                         ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                   ; cntr_1ob                                         ; work         ;
;          |lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|                                                              ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                ; lab7_soc_jtag_uart_0_scfifo_w                    ; lab7_soc     ;
;             |scfifo:wfifo|                                                                                                              ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                   ; scfifo                                           ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                        ; scfifo_jr21                                      ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                   ; a_dpfifo_l011                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                           ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                      ; cntr_do7                                         ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                           ; altsyncram_nio1                                  ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                             ; cntr_1ob                                         ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                   ; cntr_1ob                                         ; work         ;
;       |lab7_soc_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 0 (0)       ; 722 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                    ; lab7_soc_mm_interconnect_0                       ; lab7_soc     ;
;          |altera_avalon_sc_fifo:aes_aes_slave_agent_rsp_fifo|                                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:aes_aes_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 0 (0)       ; 90 (90)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 0 (0)       ; 80 (80)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; lab7_soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 0 (0)       ; 70 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser         ; lab7_soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 0 (0)       ; 70 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser         ; lab7_soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 0 (0)       ; 70 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser         ; lab7_soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                   ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 0 (0)       ; 136 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                   ; altera_avalon_st_handshake_clock_crosser         ; lab7_soc     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 136 (132)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                          ; altera_avalon_st_clock_crosser                   ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                    ; lab7_soc     ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                       ; lab7_soc     ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                  ; lab7_soc     ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                         ; altera_merlin_master_translator                  ; lab7_soc     ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; lab7_soc     ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 0 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                        ; lab7_soc     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                 ; lab7_soc     ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; lab7_soc     ;
;          |altera_merlin_slave_translator:aes_aes_slave_translator|                                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:aes_aes_slave_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; lab7_soc     ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 0 (0)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                   ; lab7_soc     ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; lab7_soc     ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; lab7_soc     ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; lab7_soc     ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; lab7_soc     ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 0 (0)       ; 55 (55)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                      ; lab7_soc     ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 0 (0)       ; 24 (24)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                      ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                     ; lab7_soc_mm_interconnect_0_cmd_demux             ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                             ; lab7_soc_mm_interconnect_0_cmd_demux_001         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                           ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                 ; lab7_soc_mm_interconnect_0_cmd_mux_002           ; lab7_soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                           ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                                                                 ; lab7_soc_mm_interconnect_0_cmd_mux_002           ; lab7_soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_004|                                                                           ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_004                                                                                                                                                                                                                                                                                                 ; lab7_soc_mm_interconnect_0_cmd_mux_002           ; lab7_soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                           ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                                                                 ; lab7_soc_mm_interconnect_0_cmd_mux_002           ; lab7_soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_006|                                                                           ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_006                                                                                                                                                                                                                                                                                                 ; lab7_soc_mm_interconnect_0_cmd_mux_002           ; lab7_soc     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_router:router|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                           ; lab7_soc_mm_interconnect_0_router                ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_router_001:router_001|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                   ; lab7_soc_mm_interconnect_0_router_001            ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_rsp_demux_002:rsp_demux_003|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_rsp_demux_002:rsp_demux_003                                                                                                                                                                                                                                                                                             ; lab7_soc_mm_interconnect_0_rsp_demux_002         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_rsp_demux_002:rsp_demux_004|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_rsp_demux_002:rsp_demux_004                                                                                                                                                                                                                                                                                             ; lab7_soc_mm_interconnect_0_rsp_demux_002         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_rsp_demux_002:rsp_demux_005|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_rsp_demux_002:rsp_demux_005                                                                                                                                                                                                                                                                                             ; lab7_soc_mm_interconnect_0_rsp_demux_002         ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                         ; lab7_soc_mm_interconnect_0_rsp_mux               ; lab7_soc     ;
;          |lab7_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                 ; lab7_soc_mm_interconnect_0_rsp_mux_001           ; lab7_soc     ;
;       |lab7_soc_nios2_gen2_0:nios2_gen2_0|                                                                                              ; 0 (0)       ; 583 (0)                   ; 0 (0)         ; 10240       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                              ; lab7_soc_nios2_gen2_0                            ; lab7_soc     ;
;          |lab7_soc_nios2_gen2_0_cpu:cpu|                                                                                                ; 0 (0)       ; 583 (314)                 ; 0 (0)         ; 10240       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; lab7_soc_nios2_gen2_0_cpu                        ; lab7_soc     ;
;             |lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|                                               ; 0 (0)       ; 269 (80)                  ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                    ; lab7_soc_nios2_gen2_0_cpu_nios2_oci              ; lab7_soc     ;
;                |lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|                        ; 0 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                    ; lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper    ; lab7_soc     ;
;                   |lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|                       ; 0 (0)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk     ; lab7_soc     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                          ; work         ;
;                   |lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck|                             ; 0 (0)       ; 47 (43)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck                                                            ; lab7_soc_nios2_gen2_0_cpu_debug_slave_tck        ; lab7_soc     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                          ; work         ;
;                   |sld_virtual_jtag_basic:lab7_soc_nios2_gen2_0_cpu_debug_slave_phy|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab7_soc_nios2_gen2_0_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                           ; work         ;
;                |lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg|                              ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                          ; lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg       ; lab7_soc     ;
;                |lab7_soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_break|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                            ; lab7_soc_nios2_gen2_0_cpu_nios2_oci_break        ; lab7_soc     ;
;                |lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug|                                ; 0 (0)       ; 9 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                            ; lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug        ; lab7_soc     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|                                      ; 0 (0)       ; 49 (49)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                  ; lab7_soc_nios2_gen2_0_cpu_nios2_ocimem           ; lab7_soc     ;
;                   |lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module   ; lab7_soc     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                       ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                  ; work         ;
;             |lab7_soc_nios2_gen2_0_cpu_register_bank_a_module:lab7_soc_nios2_gen2_0_cpu_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_a_module:lab7_soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                     ; lab7_soc_nios2_gen2_0_cpu_register_bank_a_module ; lab7_soc     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_a_module:lab7_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_a_module:lab7_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                            ; altsyncram_6mc1                                  ; work         ;
;             |lab7_soc_nios2_gen2_0_cpu_register_bank_b_module:lab7_soc_nios2_gen2_0_cpu_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_b_module:lab7_soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                     ; lab7_soc_nios2_gen2_0_cpu_register_bank_b_module ; lab7_soc     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_b_module:lab7_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_b_module:lab7_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                            ; altsyncram_6mc1                                  ; work         ;
;       |lab7_soc_onchip_memory2_0:onchip_memory2_0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                      ; lab7_soc_onchip_memory2_0                        ; lab7_soc     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                            ; altsyncram                                       ; work         ;
;             |altsyncram_rqg1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rqg1:auto_generated                                                                                                                                                                                                                                                                                             ; altsyncram_rqg1                                  ; work         ;
;       |lab7_soc_sdram:sdram|                                                                                                            ; 0 (0)       ; 197 (127)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                            ; lab7_soc_sdram                                   ; lab7_soc     ;
;          |lab7_soc_sdram_input_efifo_module:the_lab7_soc_sdram_input_efifo_module|                                                      ; 0 (0)       ; 70 (70)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|lab7_soc_sdram_input_efifo_module:the_lab7_soc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                    ; lab7_soc_sdram_input_efifo_module                ; lab7_soc     ;
;       |lab7_soc_sdram_pll:sdram_pll|                                                                                                    ; 0 (0)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                    ; lab7_soc_sdram_pll                               ; lab7_soc     ;
;          |lab7_soc_sdram_pll_altpll_lqa2:sd1|                                                                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1                                                                                                                                                                                                                                                                                                                                 ; lab7_soc_sdram_pll_altpll_lqa2                   ; lab7_soc     ;
;          |lab7_soc_sdram_pll_stdsync_sv6:stdsync2|                                                                                      ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                            ; lab7_soc_sdram_pll_stdsync_sv6                   ; lab7_soc     ;
;             |lab7_soc_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_stdsync_sv6:stdsync2|lab7_soc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                    ; lab7_soc_sdram_pll_dffpipe_l2c                   ; lab7_soc     ;
;    |sld_hub:auto_hub|                                                                                                                   ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                      ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                      ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                   ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 0 (0)       ; 85 (6)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                               ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 0 (0)       ; 79 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                   ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 0 (0)       ; 79 (51)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                      ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                              ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab9_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                            ; sld_shadow_jsm                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[1]              ;                   ;         ;
; DRAM_DQ[0]          ;                   ;         ;
; DRAM_DQ[1]          ;                   ;         ;
; DRAM_DQ[2]          ;                   ;         ;
; DRAM_DQ[3]          ;                   ;         ;
; DRAM_DQ[4]          ;                   ;         ;
; DRAM_DQ[5]          ;                   ;         ;
; DRAM_DQ[6]          ;                   ;         ;
; DRAM_DQ[7]          ;                   ;         ;
; DRAM_DQ[8]          ;                   ;         ;
; DRAM_DQ[9]          ;                   ;         ;
; DRAM_DQ[10]         ;                   ;         ;
; DRAM_DQ[11]         ;                   ;         ;
; DRAM_DQ[12]         ;                   ;         ;
; DRAM_DQ[13]         ;                   ;         ;
; DRAM_DQ[14]         ;                   ;         ;
; DRAM_DQ[15]         ;                   ;         ;
; DRAM_DQ[16]         ;                   ;         ;
; DRAM_DQ[17]         ;                   ;         ;
; DRAM_DQ[18]         ;                   ;         ;
; DRAM_DQ[19]         ;                   ;         ;
; DRAM_DQ[20]         ;                   ;         ;
; DRAM_DQ[21]         ;                   ;         ;
; DRAM_DQ[22]         ;                   ;         ;
; DRAM_DQ[23]         ;                   ;         ;
; DRAM_DQ[24]         ;                   ;         ;
; DRAM_DQ[25]         ;                   ;         ;
; DRAM_DQ[26]         ;                   ;         ;
; DRAM_DQ[27]         ;                   ;         ;
; DRAM_DQ[28]         ;                   ;         ;
; DRAM_DQ[29]         ;                   ;         ;
; DRAM_DQ[30]         ;                   ;         ;
; DRAM_DQ[31]         ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                    ; Location   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 1070    ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 171     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                     ; Unassigned ; 99      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                     ; Unassigned ; 459     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                ; Unassigned ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 591     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:lab7_soc_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:lab7_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                           ; Unassigned ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:lab7_soc_jtag_uart_0_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                         ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:lab7_soc_jtag_uart_0_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 22      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|ien_AE~2                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                                                                                                 ; Unassigned ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~104                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~105                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~106                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~107                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~108                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~109                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~110                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~111                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                ; Unassigned ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                              ; Unassigned ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                          ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                        ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                             ; Unassigned ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~2                                                                                                                                                                                                                  ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|count~1                                                                                                                                                                                                                                                       ; Unassigned ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[7]~0                                                                                                                                                                                                                                                 ; Unassigned ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                       ; Unassigned ; 83      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always9~2                                                                                                                                                                                                                                                     ; Unassigned ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                    ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_mm_interconnect_0:mm_interconnect_0|lab7_soc_mm_interconnect_0_cmd_mux_002:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                    ; Unassigned ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                          ; Unassigned ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                   ; Unassigned ; 63      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                       ; Unassigned ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                   ; Unassigned ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                        ; Unassigned ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                  ; Unassigned ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                 ; Unassigned ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|R_src1~17                                                                                                                                                                                                                                                                                        ; Unassigned ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                      ; Unassigned ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                        ; Unassigned ; 64      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                          ; Unassigned ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                                            ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                            ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                  ; Unassigned ; 30      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; Unassigned ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; Unassigned ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; Unassigned ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; Unassigned ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; Unassigned ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; Unassigned ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~21                    ; Unassigned ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~29                    ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|lab7_soc_nios2_gen2_0_cpu_debug_slave_tck:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~13                     ; Unassigned ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab7_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                 ; Unassigned ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_lab7_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lab7_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                 ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_lab7_soc_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_oci_break:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[21]~1                                                                                                          ; Unassigned ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                      ; Unassigned ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; Unassigned ; 32      ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 32      ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|lab7_soc_sdram_input_efifo_module:the_lab7_soc_sdram_input_efifo_module|entry_0[33]~0                                                                                                                                                                                                                                                        ; Unassigned ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|lab7_soc_sdram_input_efifo_module:the_lab7_soc_sdram_input_efifo_module|entry_1[33]~0                                                                                                                                                                                                                                                        ; Unassigned ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|m_addr[9]~2                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                  ; Unassigned ; 631     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                ; Unassigned ; 59      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                     ; Unassigned ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                       ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                     ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                        ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                        ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                         ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~16                                          ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~19                                          ; Unassigned ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                             ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                   ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                 ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                  ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                             ; Unassigned ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                             ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                     ; Unassigned ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                    ; Unassigned ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                     ; Unassigned ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                     ; Unassigned ; 49      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                              ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                    ; Unassigned ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                  ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                  ;
+--------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------+---------+
; CLOCK_50~input                                                                                         ; 1086    ;
; lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] ; 631     ;
; lab9_soc:lab9_qsystem|altera_reset_controller:rst_controller|r_sync_rst                                ; 591     ;
+--------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                           ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_r:the_lab7_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                          ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; lab9_soc:lab9_qsystem|lab7_soc_jtag_uart_0:jtag_uart_0|lab7_soc_jtag_uart_0_scfifo_w:the_lab7_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                          ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_nios2_oci:the_lab7_soc_nios2_gen2_0_cpu_nios2_oci|lab7_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab7_soc_nios2_gen2_0_cpu_nios2_ocimem|lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab7_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                          ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_a_module:lab7_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                          ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; lab9_soc:lab9_qsystem|lab7_soc_nios2_gen2_0:nios2_gen2_0|lab7_soc_nios2_gen2_0_cpu:cpu|lab7_soc_nios2_gen2_0_cpu_register_bank_b_module:lab7_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                          ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rqg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 4            ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 4                           ; 32                          ; --                          ; --                          ; 128                 ; 1    ; lab7_soc_onchip_memory2_0.hex ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |lab9_top|lab9_soc:lab9_qsystem|lab7_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_rqg1:auto_generated|ALTSYNCRAM                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE75F29C7 for design "Lab9-1_leihaoc2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|pll7" as Cyclone IV E PLL type File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab7_tianhao6/lab7_soc/synthesis/submodules/lab7_soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] port File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab7_tianhao6/lab7_soc/synthesis/submodules/lab7_soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for lab9_soc:lab9_qsystem|lab7_soc_sdram_pll:sdram_pll|lab7_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] port File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab7_tianhao6/lab7_soc/synthesis/submodules/lab7_soc_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "HEX0[6]" -- illegal location assignment PIN_H22 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 16
Error (171016): Can't place node "HEX1[1]" -- illegal location assignment PIN_Y22 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 17
Error (171016): Can't place node "HEX1[2]" -- illegal location assignment PIN_W21 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 17
Error (171016): Can't place node "HEX1[3]" -- illegal location assignment PIN_W22 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 17
Error (171016): Can't place node "HEX3[0]" -- illegal location assignment PIN_V21 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 19
Error (171016): Can't place node "HEX3[1]" -- illegal location assignment PIN_U21 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 19
Error (171016): Can't place node "HEX3[3]" -- illegal location assignment PIN_AA21 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 19
Error (171016): Can't place node "HEX4[0]" -- illegal location assignment PIN_AB19 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 20
Error (171016): Can't place node "HEX4[1]" -- illegal location assignment PIN_AA19 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 20
Error (171016): Can't place node "HEX5[2]" -- illegal location assignment PIN_AB18 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 21
Error (171016): Can't place node "HEX6[4]" -- illegal location assignment PIN_AB15 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 22
Error (171016): Can't place node "HEX7[6]" -- illegal location assignment PIN_AA14 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 23
Error (171016): Can't place node "DRAM_ADDR[1]" -- illegal location assignment PIN_V8 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[4]" -- illegal location assignment PIN_V5 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[5]" -- illegal location assignment PIN_W8 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[6]" -- illegal location assignment PIN_W7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[7]" -- illegal location assignment PIN_AA7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[8]" -- illegal location assignment PIN_Y5 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[9]" -- illegal location assignment PIN_Y6 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[11]" -- illegal location assignment PIN_AA5 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_ADDR[12]" -- illegal location assignment PIN_Y7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 24
Error (171016): Can't place node "DRAM_CAS_N" -- illegal location assignment PIN_V7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 26
Error (171016): Can't place node "DRAM_CKE" -- illegal location assignment PIN_AA6 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 27
Error (171016): Can't place node "DRAM_DQM[1]" -- illegal location assignment PIN_W4 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 30
Error (171016): Can't place node "DRAM_DQM[2]" -- illegal location assignment PIN_K8 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 30
Error (171016): Can't place node "DRAM_DQM[3]" -- illegal location assignment PIN_N8 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 30
Error (171016): Can't place node "DRAM_WE_N" -- illegal location assignment PIN_V6 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 32
Error (171016): Can't place node "DRAM_DQ[16]" -- illegal location assignment PIN_M8 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 29
Error (171016): Can't place node "DRAM_DQ[17]" -- illegal location assignment PIN_L8 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 29
Error (171016): Can't place node "DRAM_DQ[22]" -- illegal location assignment PIN_M7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 29
Error (171016): Can't place node "DRAM_DQ[23]" -- illegal location assignment PIN_L7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 29
Error (171016): Can't place node "DRAM_DQ[25]" -- illegal location assignment PIN_R7 File: C:/Users/leihaoc2/Documents/GitHub/ECE385/Lab9/leihaoc2/Lab9_Avalon_Provided_2/lab9_top.sv Line: 29
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 33 errors, 3 warnings
    Error: Peak virtual memory: 5007 megabytes
    Error: Processing ended: Tue Mar 19 23:37:06 2019
    Error: Elapsed time: 00:00:06
    Error: Total CPU time (on all processors): 00:00:06


