Classic Timing Analyzer report for DDM
Fri May 31 19:35:13 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+-----------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                        ; To                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+-----------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.058 ns                         ; fila[0]                     ; central:inst17|estado_pr.S5 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 16.269 ns                        ; central:inst17|estado_pr.S7 ; debug[1]                    ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.305 ns                        ; fila[0]                     ; data[0]                     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 1.610 ns                         ; fila[1]                     ; Teclado:inst8|pr_state.s2   ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 108.34 MHz ( period = 9.230 ns ) ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S5 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                             ;                             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+-----------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM240T100C5       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                        ; To                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 108.34 MHz ( period = 9.230 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S5 ; clk        ; clk      ; None                        ; None                      ; 8.521 ns                ;
; N/A                                     ; 115.46 MHz ( period = 8.661 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S0 ; clk        ; clk      ; None                        ; None                      ; 7.952 ns                ;
; N/A                                     ; 124.08 MHz ( period = 8.059 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S1 ; clk        ; clk      ; None                        ; None                      ; 7.350 ns                ;
; N/A                                     ; 125.68 MHz ( period = 7.957 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S9 ; clk        ; clk      ; None                        ; None                      ; 7.248 ns                ;
; N/A                                     ; 126.53 MHz ( period = 7.903 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S4 ; clk        ; clk      ; None                        ; None                      ; 7.194 ns                ;
; N/A                                     ; 128.53 MHz ( period = 7.780 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S2 ; clk        ; clk      ; None                        ; None                      ; 7.071 ns                ;
; N/A                                     ; 129.08 MHz ( period = 7.747 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S5 ; clk        ; clk      ; None                        ; None                      ; 7.038 ns                ;
; N/A                                     ; 129.77 MHz ( period = 7.706 ns )                    ; central:inst17|estado_pr.S4 ; central:inst17|estado_pr.S0 ; clk        ; clk      ; None                        ; None                      ; 6.997 ns                ;
; N/A                                     ; 131.80 MHz ( period = 7.587 ns )                    ; Teclado:inst8|pr_state.s2   ; central:inst17|estado_pr.S5 ; clk        ; clk      ; None                        ; None                      ; 6.878 ns                ;
; N/A                                     ; 132.64 MHz ( period = 7.539 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S6 ; clk        ; clk      ; None                        ; None                      ; 6.830 ns                ;
; N/A                                     ; 132.86 MHz ( period = 7.527 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S8 ; clk        ; clk      ; None                        ; None                      ; 6.818 ns                ;
; N/A                                     ; 134.66 MHz ( period = 7.426 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S6 ; clk        ; clk      ; None                        ; None                      ; 6.717 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.68 MHz ( period = 7.425 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 134.70 MHz ( period = 7.424 ns )                    ; central:inst17|estado_pr.S5 ; central:inst17|estado_pr.S0 ; clk        ; clk      ; None                        ; None                      ; 6.715 ns                ;
; N/A                                     ; 134.88 MHz ( period = 7.414 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S8 ; clk        ; clk      ; None                        ; None                      ; 6.705 ns                ;
; N/A                                     ; 135.04 MHz ( period = 7.405 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S3 ; clk        ; clk      ; None                        ; None                      ; 6.696 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 140.13 MHz ( period = 7.136 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S0 ; clk        ; clk      ; None                        ; None                      ; 6.427 ns                ;
; N/A                                     ; 140.92 MHz ( period = 7.096 ns )                    ; central:inst17|estado_pr.S3 ; central:inst17|estado_pr.S0 ; clk        ; clk      ; None                        ; None                      ; 6.387 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 142.17 MHz ( period = 7.034 ns )                    ; Teclado:inst8|pr_state.s2   ; central:inst17|estado_pr.S0 ; clk        ; clk      ; None                        ; None                      ; 6.325 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; divisor:inst|count[5]       ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 143.29 MHz ( period = 6.979 ns )                    ; divisor:inst|count[5]       ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 6.270 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 144.55 MHz ( period = 6.918 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 145.48 MHz ( period = 6.874 ns )                    ; divisor:inst|count[4]       ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 146.63 MHz ( period = 6.820 ns )                    ; divisor:inst|count[4]       ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 6.111 ns                ;
; N/A                                     ; 147.75 MHz ( period = 6.768 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S1 ; clk        ; clk      ; None                        ; None                      ; 6.059 ns                ;
; N/A                                     ; 147.84 MHz ( period = 6.764 ns )                    ; Teclado:inst8|pr_state.s2   ; central:inst17|estado_pr.S1 ; clk        ; clk      ; None                        ; None                      ; 6.055 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 149.50 MHz ( period = 6.689 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 5.980 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; divisor:inst|count[9]       ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.938 ns                ;
; N/A                                     ; 151.22 MHz ( period = 6.613 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S4 ; clk        ; clk      ; None                        ; None                      ; 5.904 ns                ;
; N/A                                     ; 151.68 MHz ( period = 6.593 ns )                    ; divisor:inst|count[9]       ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 5.884 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; divisor:inst|count[6]       ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.817 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.47 MHz ( period = 6.516 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 5.807 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 5.785 ns                ;
; N/A                                     ; 154.46 MHz ( period = 6.474 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S9 ; clk        ; clk      ; None                        ; None                      ; 5.765 ns                ;
; N/A                                     ; 154.51 MHz ( period = 6.472 ns )                    ; divisor:inst|count[6]       ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 5.763 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; divisor:inst|count[13]      ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 156.37 MHz ( period = 6.395 ns )                    ; Teclado:inst8|pr_state.s0   ; central:inst17|estado_pr.S7 ; clk        ; clk      ; None                        ; None                      ; 5.686 ns                ;
; N/A                                     ; 156.74 MHz ( period = 6.380 ns )                    ; divisor:inst|count[13]      ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 5.671 ns                ;
; N/A                                     ; 157.95 MHz ( period = 6.331 ns )                    ; Teclado:inst8|pr_state.s2   ; central:inst17|estado_pr.S9 ; clk        ; clk      ; None                        ; None                      ; 5.622 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; divisor:inst|count[8]       ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; divisor:inst|count[10]      ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 159.59 MHz ( period = 6.266 ns )                    ; divisor:inst|count[8]       ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 5.557 ns                ;
; N/A                                     ; 160.18 MHz ( period = 6.243 ns )                    ; divisor:inst|count[10]      ; divisor:inst|clk_state      ; clk        ; clk      ; None                        ; None                      ; 5.534 ns                ;
; N/A                                     ; 162.52 MHz ( period = 6.153 ns )                    ; Teclado:inst8|pr_state.s2   ; central:inst17|estado_pr.S2 ; clk        ; clk      ; None                        ; None                      ; 5.444 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[4]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[3]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[2]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[5]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[6]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[7]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[1]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 162.79 MHz ( period = 6.143 ns )                    ; divisor:inst|count[11]      ; divisor:inst|count[0]       ; clk        ; clk      ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; divisor:inst|count[7]       ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.415 ns                ;
; N/A                                     ; 163.53 MHz ( period = 6.115 ns )                    ; Teclado:inst8|pr_state.s3   ; central:inst17|estado_pr.S3 ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; divisor:inst|count[12]      ; divisor:inst|count[13]      ; clk        ; clk      ; None                        ; None                      ; 5.399 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[14]      ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[15]      ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[8]       ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[9]       ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[10]      ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[11]      ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; N/A                                     ; 163.88 MHz ( period = 6.102 ns )                    ; divisor:inst|count[14]      ; divisor:inst|count[12]      ; clk        ; clk      ; None                        ; None                      ; 5.393 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                             ;                             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------+
; tsu                                                                                  ;
+-------+--------------+------------+---------+-----------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                          ; To Clock ;
+-------+--------------+------------+---------+-----------------------------+----------+
; N/A   ; None         ; 5.058 ns   ; fila[0] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A   ; None         ; 4.966 ns   ; fila[3] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A   ; None         ; 4.748 ns   ; fila[2] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A   ; None         ; 4.611 ns   ; fila[1] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A   ; None         ; 4.505 ns   ; fila[0] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A   ; None         ; 4.413 ns   ; fila[3] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A   ; None         ; 4.235 ns   ; fila[0] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A   ; None         ; 4.195 ns   ; fila[2] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A   ; None         ; 4.143 ns   ; fila[3] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A   ; None         ; 4.058 ns   ; fila[1] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A   ; None         ; 3.925 ns   ; fila[2] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A   ; None         ; 3.802 ns   ; fila[0] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A   ; None         ; 3.788 ns   ; fila[1] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A   ; None         ; 3.710 ns   ; fila[3] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A   ; None         ; 3.624 ns   ; fila[0] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A   ; None         ; 3.573 ns   ; fila[0] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A   ; None         ; 3.532 ns   ; fila[3] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A   ; None         ; 3.492 ns   ; fila[2] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A   ; None         ; 3.481 ns   ; fila[3] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A   ; None         ; 3.355 ns   ; fila[1] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A   ; None         ; 3.314 ns   ; fila[2] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A   ; None         ; 3.263 ns   ; fila[2] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A   ; None         ; 3.177 ns   ; fila[1] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A   ; None         ; 3.126 ns   ; fila[1] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A   ; None         ; 2.754 ns   ; fila[0] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A   ; None         ; 2.743 ns   ; fila[0] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A   ; None         ; 2.662 ns   ; fila[3] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A   ; None         ; 2.651 ns   ; fila[3] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A   ; None         ; 2.444 ns   ; fila[2] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A   ; None         ; 2.433 ns   ; fila[2] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A   ; None         ; 2.307 ns   ; fila[1] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A   ; None         ; 2.296 ns   ; fila[1] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A   ; None         ; 2.240 ns   ; fila[0] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A   ; None         ; 2.148 ns   ; fila[3] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A   ; None         ; 1.986 ns   ; fila[0] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A   ; None         ; 1.930 ns   ; fila[2] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A   ; None         ; 1.894 ns   ; fila[3] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A   ; None         ; 1.793 ns   ; fila[1] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A   ; None         ; 1.676 ns   ; fila[2] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A   ; None         ; 1.539 ns   ; fila[1] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A   ; None         ; -0.161 ns  ; fila[0] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A   ; None         ; -0.253 ns  ; fila[3] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A   ; None         ; -0.471 ns  ; fila[2] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A   ; None         ; -0.608 ns  ; fila[1] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A   ; None         ; -0.609 ns  ; fila[0] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A   ; None         ; -0.609 ns  ; fila[0] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A   ; None         ; -0.609 ns  ; fila[0] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A   ; None         ; -0.701 ns  ; fila[3] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A   ; None         ; -0.701 ns  ; fila[3] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A   ; None         ; -0.701 ns  ; fila[3] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A   ; None         ; -0.919 ns  ; fila[2] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A   ; None         ; -0.919 ns  ; fila[2] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A   ; None         ; -0.919 ns  ; fila[2] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A   ; None         ; -1.056 ns  ; fila[1] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A   ; None         ; -1.056 ns  ; fila[1] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A   ; None         ; -1.056 ns  ; fila[1] ; Teclado:inst8|pr_state.s2   ; clk      ;
+-------+--------------+------------+---------+-----------------------------+----------+


+----------------------------------------------------------------------------------------------+
; tco                                                                                          ;
+-------+--------------+------------+-----------------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To            ; From Clock ;
+-------+--------------+------------+-----------------------------+---------------+------------+
; N/A   ; None         ; 16.269 ns  ; central:inst17|estado_pr.S7 ; debug[1]      ; clk        ;
; N/A   ; None         ; 15.760 ns  ; central:inst17|estado_pr.S3 ; debug[1]      ; clk        ;
; N/A   ; None         ; 15.245 ns  ; central:inst17|estado_pr.S7 ; debug[3]      ; clk        ;
; N/A   ; None         ; 14.924 ns  ; central:inst17|estado_pr.S8 ; debug[0]      ; clk        ;
; N/A   ; None         ; 14.919 ns  ; central:inst17|estado_pr.S8 ; debug[1]      ; clk        ;
; N/A   ; None         ; 14.912 ns  ; central:inst17|estado_pr.S2 ; debug[0]      ; clk        ;
; N/A   ; None         ; 14.849 ns  ; central:inst17|estado_pr.S8 ; debug[3]      ; clk        ;
; N/A   ; None         ; 14.788 ns  ; central:inst17|estado_pr.S0 ; debug[0]      ; clk        ;
; N/A   ; None         ; 14.783 ns  ; central:inst17|estado_pr.S0 ; debug[1]      ; clk        ;
; N/A   ; None         ; 14.625 ns  ; central:inst17|estado_pr.S4 ; debug[0]      ; clk        ;
; N/A   ; None         ; 14.620 ns  ; central:inst17|estado_pr.S4 ; debug[1]      ; clk        ;
; N/A   ; None         ; 14.571 ns  ; central:inst17|estado_pr.S9 ; debug[3]      ; clk        ;
; N/A   ; None         ; 14.449 ns  ; central:inst17|estado_pr.S8 ; salidaMagna   ; clk        ;
; N/A   ; None         ; 14.406 ns  ; central:inst17|estado_pr.S7 ; salidaPremium ; clk        ;
; N/A   ; None         ; 14.290 ns  ; Teclado:inst8|pr_state.s0   ; data[3]       ; clk        ;
; N/A   ; None         ; 14.129 ns  ; Teclado:inst8|pr_state.s0   ; data[0]       ; clk        ;
; N/A   ; None         ; 14.123 ns  ; Teclado:inst8|pr_state.s0   ; data[2]       ; clk        ;
; N/A   ; None         ; 14.090 ns  ; central:inst17|estado_pr.S6 ; debug[0]      ; clk        ;
; N/A   ; None         ; 14.036 ns  ; central:inst17|estado_pr.S5 ; debug[2]      ; clk        ;
; N/A   ; None         ; 14.017 ns  ; Teclado:inst8|pr_state.s0   ; data[1]       ; clk        ;
; N/A   ; None         ; 13.841 ns  ; central:inst17|estado_pr.S6 ; debug[2]      ; clk        ;
; N/A   ; None         ; 13.739 ns  ; central:inst17|estado_pr.S4 ; debug[2]      ; clk        ;
; N/A   ; None         ; 13.736 ns  ; central:inst17|estado_pr.S9 ; salidaPremium ; clk        ;
; N/A   ; None         ; 13.690 ns  ; central:inst17|estado_pr.S3 ; debug[2]      ; clk        ;
; N/A   ; None         ; 13.493 ns  ; central:inst17|estado_pr.S6 ; salidaMagna   ; clk        ;
; N/A   ; None         ; 13.015 ns  ; Teclado:inst8|pr_state.s3   ; columna[0]    ; clk        ;
; N/A   ; None         ; 12.989 ns  ; Teclado:inst8|pr_state.s2   ; columna[1]    ; clk        ;
; N/A   ; None         ; 12.834 ns  ; Teclado:inst8|pr_state.s2   ; data[0]       ; clk        ;
; N/A   ; None         ; 12.727 ns  ; Teclado:inst8|pr_state.s3   ; data[1]       ; clk        ;
; N/A   ; None         ; 12.669 ns  ; Teclado:inst8|pr_state.s0   ; columna[3]    ; clk        ;
; N/A   ; None         ; 12.075 ns  ; Teclado:inst8|pr_state.s1   ; columna[2]    ; clk        ;
+-------+--------------+------------+-----------------------------+---------------+------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+---------+---------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To            ;
+-------+-------------------+-----------------+---------+---------------+
; N/A   ; None              ; 10.305 ns       ; fila[0] ; data[0]       ;
; N/A   ; None              ; 10.213 ns       ; fila[3] ; data[0]       ;
; N/A   ; None              ; 9.995 ns        ; fila[2] ; data[0]       ;
; N/A   ; None              ; 9.858 ns        ; fila[1] ; data[0]       ;
; N/A   ; None              ; 9.463 ns        ; fila[0] ; data[3]       ;
; N/A   ; None              ; 9.375 ns        ; fila[3] ; data[3]       ;
; N/A   ; None              ; 9.366 ns        ; fila[0] ; data[1]       ;
; N/A   ; None              ; 9.274 ns        ; fila[3] ; data[1]       ;
; N/A   ; None              ; 9.239 ns        ; fila[2] ; data[2]       ;
; N/A   ; None              ; 9.056 ns        ; fila[2] ; data[1]       ;
; N/A   ; None              ; 9.054 ns        ; fila[1] ; data[2]       ;
; N/A   ; None              ; 8.919 ns        ; fila[1] ; data[1]       ;
; N/A   ; None              ; 8.884 ns        ; fila[1] ; data[3]       ;
; N/A   ; None              ; 8.863 ns        ; fila[2] ; data[3]       ;
; N/A   ; None              ; 8.704 ns        ; fila[3] ; data[2]       ;
; N/A   ; None              ; 8.646 ns        ; fila[0] ; dato          ;
; N/A   ; None              ; 8.563 ns        ; fila[0] ; data[2]       ;
; N/A   ; None              ; 8.554 ns        ; fila[3] ; dato          ;
; N/A   ; None              ; 8.336 ns        ; fila[2] ; dato          ;
; N/A   ; None              ; 8.199 ns        ; fila[1] ; dato          ;
; N/A   ; None              ; 7.516 ns        ; premium ; salidaPremium ;
; N/A   ; None              ; 7.333 ns        ; magna   ; salidaMagna   ;
+-------+-------------------+-----------------+---------+---------------+


+--------------------------------------------------------------------------------------------+
; th                                                                                         ;
+---------------+-------------+-----------+---------+-----------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                          ; To Clock ;
+---------------+-------------+-----------+---------+-----------------------------+----------+
; N/A           ; None        ; 1.610 ns  ; fila[1] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A           ; None        ; 1.610 ns  ; fila[1] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A           ; None        ; 1.610 ns  ; fila[1] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A           ; None        ; 1.473 ns  ; fila[2] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A           ; None        ; 1.473 ns  ; fila[2] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A           ; None        ; 1.473 ns  ; fila[2] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A           ; None        ; 1.255 ns  ; fila[3] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A           ; None        ; 1.255 ns  ; fila[3] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A           ; None        ; 1.255 ns  ; fila[3] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A           ; None        ; 1.163 ns  ; fila[0] ; Teclado:inst8|pr_state.s3   ; clk      ;
; N/A           ; None        ; 1.163 ns  ; fila[0] ; Teclado:inst8|pr_state.s0   ; clk      ;
; N/A           ; None        ; 1.163 ns  ; fila[0] ; Teclado:inst8|pr_state.s2   ; clk      ;
; N/A           ; None        ; 1.162 ns  ; fila[1] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A           ; None        ; 1.025 ns  ; fila[2] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A           ; None        ; 0.807 ns  ; fila[3] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A           ; None        ; 0.715 ns  ; fila[0] ; Teclado:inst8|pr_state.s1   ; clk      ;
; N/A           ; None        ; 0.582 ns  ; fila[1] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A           ; None        ; 0.347 ns  ; fila[0] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A           ; None        ; 0.326 ns  ; fila[0] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A           ; None        ; 0.292 ns  ; fila[0] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A           ; None        ; 0.206 ns  ; fila[3] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A           ; None        ; 0.200 ns  ; fila[0] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A           ; None        ; 0.185 ns  ; fila[3] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A           ; None        ; 0.151 ns  ; fila[3] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A           ; None        ; 0.059 ns  ; fila[3] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A           ; None        ; -0.113 ns ; fila[2] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A           ; None        ; -0.115 ns ; fila[2] ; central:inst17|estado_pr.S2 ; clk      ;
; N/A           ; None        ; -0.134 ns ; fila[1] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A           ; None        ; -0.144 ns ; fila[1] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A           ; None        ; -0.165 ns ; fila[1] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A           ; None        ; -0.196 ns ; fila[0] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A           ; None        ; -0.199 ns ; fila[1] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A           ; None        ; -0.281 ns ; fila[0] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A           ; None        ; -0.329 ns ; fila[2] ; central:inst17|estado_pr.S8 ; clk      ;
; N/A           ; None        ; -0.337 ns ; fila[3] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A           ; None        ; -0.350 ns ; fila[2] ; central:inst17|estado_pr.S6 ; clk      ;
; N/A           ; None        ; -0.384 ns ; fila[2] ; central:inst17|estado_pr.S3 ; clk      ;
; N/A           ; None        ; -0.422 ns ; fila[3] ; central:inst17|estado_pr.S7 ; clk      ;
; N/A           ; None        ; -0.538 ns ; fila[1] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A           ; None        ; -0.583 ns ; fila[1] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A           ; None        ; -0.657 ns ; fila[2] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A           ; None        ; -0.678 ns ; fila[1] ; central:inst17|estado_pr.S1 ; clk      ;
; N/A           ; None        ; -0.748 ns ; fila[1] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A           ; None        ; -0.763 ns ; fila[0] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A           ; None        ; -0.904 ns ; fila[3] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A           ; None        ; -0.982 ns ; fila[0] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A           ; None        ; -1.123 ns ; fila[3] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A           ; None        ; -1.152 ns ; fila[0] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A           ; None        ; -1.235 ns ; fila[2] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A           ; None        ; -1.280 ns ; fila[2] ; central:inst17|estado_pr.S0 ; clk      ;
; N/A           ; None        ; -1.293 ns ; fila[3] ; central:inst17|estado_pr.S4 ; clk      ;
; N/A           ; None        ; -1.369 ns ; fila[2] ; central:inst17|estado_pr.S5 ; clk      ;
; N/A           ; None        ; -1.675 ns ; fila[2] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A           ; None        ; -1.696 ns ; fila[1] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A           ; None        ; -1.843 ns ; fila[0] ; central:inst17|estado_pr.S9 ; clk      ;
; N/A           ; None        ; -1.984 ns ; fila[3] ; central:inst17|estado_pr.S9 ; clk      ;
+---------------+-------------+-----------+---------+-----------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 31 19:35:11 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DDM -c DDM
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "divisor:inst|clk_state" as buffer
Info: Clock "clk" has Internal fmax of 108.34 MHz between source register "Teclado:inst8|pr_state.s0" and destination register "central:inst17|estado_pr.S5" (period= 9.23 ns)
    Info: + Longest register to register delay is 8.521 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y4_N5; Fanout = 8; REG Node = 'Teclado:inst8|pr_state.s0'
        Info: 2: + IC(1.037 ns) + CELL(0.511 ns) = 1.548 ns; Loc. = LC_X7_Y4_N2; Fanout = 1; COMB Node = 'Teclado:inst8|Mux3~0'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 2.053 ns; Loc. = LC_X7_Y4_N3; Fanout = 12; COMB Node = 'Teclado:inst8|Mux3~1'
        Info: 4: + IC(1.824 ns) + CELL(0.914 ns) = 4.791 ns; Loc. = LC_X3_Y4_N7; Fanout = 2; COMB Node = 'central:inst17|estado_sig~3'
        Info: 5: + IC(3.139 ns) + CELL(0.591 ns) = 8.521 ns; Loc. = LC_X3_Y4_N5; Fanout = 5; REG Node = 'central:inst17|estado_pr.S5'
        Info: Total cell delay = 2.216 ns ( 26.01 % )
        Info: Total interconnect delay = 6.305 ns ( 73.99 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 7.390 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'clk'
            Info: 2: + IC(1.267 ns) + CELL(1.294 ns) = 3.724 ns; Loc. = LC_X2_Y3_N2; Fanout = 15; REG Node = 'divisor:inst|clk_state'
            Info: 3: + IC(2.748 ns) + CELL(0.918 ns) = 7.390 ns; Loc. = LC_X3_Y4_N5; Fanout = 5; REG Node = 'central:inst17|estado_pr.S5'
            Info: Total cell delay = 3.375 ns ( 45.67 % )
            Info: Total interconnect delay = 4.015 ns ( 54.33 % )
        Info: - Longest clock path from clock "clk" to source register is 7.390 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'clk'
            Info: 2: + IC(1.267 ns) + CELL(1.294 ns) = 3.724 ns; Loc. = LC_X2_Y3_N2; Fanout = 15; REG Node = 'divisor:inst|clk_state'
            Info: 3: + IC(2.748 ns) + CELL(0.918 ns) = 7.390 ns; Loc. = LC_X7_Y4_N5; Fanout = 8; REG Node = 'Teclado:inst8|pr_state.s0'
            Info: Total cell delay = 3.375 ns ( 45.67 % )
            Info: Total interconnect delay = 4.015 ns ( 54.33 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "central:inst17|estado_pr.S5" (data pin = "fila[0]", clock pin = "clk") is 5.058 ns
    Info: + Longest pin to register delay is 12.115 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_89; Fanout = 3; PIN Node = 'fila[0]'
        Info: 2: + IC(2.449 ns) + CELL(0.914 ns) = 4.495 ns; Loc. = LC_X7_Y4_N6; Fanout = 8; COMB Node = 'Teclado:inst8|Mux4~0'
        Info: 3: + IC(1.137 ns) + CELL(0.200 ns) = 5.832 ns; Loc. = LC_X7_Y4_N9; Fanout = 11; COMB Node = 'Teclado:inst8|Selector7~0'
        Info: 4: + IC(2.353 ns) + CELL(0.200 ns) = 8.385 ns; Loc. = LC_X3_Y4_N7; Fanout = 2; COMB Node = 'central:inst17|estado_sig~3'
        Info: 5: + IC(3.139 ns) + CELL(0.591 ns) = 12.115 ns; Loc. = LC_X3_Y4_N5; Fanout = 5; REG Node = 'central:inst17|estado_pr.S5'
        Info: Total cell delay = 3.037 ns ( 25.07 % )
        Info: Total interconnect delay = 9.078 ns ( 74.93 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 7.390 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'clk'
        Info: 2: + IC(1.267 ns) + CELL(1.294 ns) = 3.724 ns; Loc. = LC_X2_Y3_N2; Fanout = 15; REG Node = 'divisor:inst|clk_state'
        Info: 3: + IC(2.748 ns) + CELL(0.918 ns) = 7.390 ns; Loc. = LC_X3_Y4_N5; Fanout = 5; REG Node = 'central:inst17|estado_pr.S5'
        Info: Total cell delay = 3.375 ns ( 45.67 % )
        Info: Total interconnect delay = 4.015 ns ( 54.33 % )
Info: tco from clock "clk" to destination pin "debug[1]" through register "central:inst17|estado_pr.S7" is 16.269 ns
    Info: + Longest clock path from clock "clk" to source register is 7.390 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'clk'
        Info: 2: + IC(1.267 ns) + CELL(1.294 ns) = 3.724 ns; Loc. = LC_X2_Y3_N2; Fanout = 15; REG Node = 'divisor:inst|clk_state'
        Info: 3: + IC(2.748 ns) + CELL(0.918 ns) = 7.390 ns; Loc. = LC_X3_Y4_N9; Fanout = 3; REG Node = 'central:inst17|estado_pr.S7'
        Info: Total cell delay = 3.375 ns ( 45.67 % )
        Info: Total interconnect delay = 4.015 ns ( 54.33 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 8.503 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y4_N9; Fanout = 3; REG Node = 'central:inst17|estado_pr.S7'
        Info: 2: + IC(3.341 ns) + CELL(0.740 ns) = 4.081 ns; Loc. = LC_X2_Y4_N8; Fanout = 1; COMB Node = 'central:inst17|WideOr2'
        Info: 3: + IC(2.100 ns) + CELL(2.322 ns) = 8.503 ns; Loc. = PIN_28; Fanout = 0; PIN Node = 'debug[1]'
        Info: Total cell delay = 3.062 ns ( 36.01 % )
        Info: Total interconnect delay = 5.441 ns ( 63.99 % )
Info: Longest tpd from source pin "fila[0]" to destination pin "data[0]" is 10.305 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_89; Fanout = 3; PIN Node = 'fila[0]'
    Info: 2: + IC(2.449 ns) + CELL(0.914 ns) = 4.495 ns; Loc. = LC_X7_Y4_N6; Fanout = 8; COMB Node = 'Teclado:inst8|Mux4~0'
    Info: 3: + IC(1.137 ns) + CELL(0.200 ns) = 5.832 ns; Loc. = LC_X7_Y4_N9; Fanout = 11; COMB Node = 'Teclado:inst8|Selector7~0'
    Info: 4: + IC(2.151 ns) + CELL(2.322 ns) = 10.305 ns; Loc. = PIN_53; Fanout = 0; PIN Node = 'data[0]'
    Info: Total cell delay = 4.568 ns ( 44.33 % )
    Info: Total interconnect delay = 5.737 ns ( 55.67 % )
Info: th for register "Teclado:inst8|pr_state.s3" (data pin = "fila[1]", clock pin = "clk") is 1.610 ns
    Info: + Longest clock path from clock "clk" to destination register is 7.390 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 17; CLK Node = 'clk'
        Info: 2: + IC(1.267 ns) + CELL(1.294 ns) = 3.724 ns; Loc. = LC_X2_Y3_N2; Fanout = 15; REG Node = 'divisor:inst|clk_state'
        Info: 3: + IC(2.748 ns) + CELL(0.918 ns) = 7.390 ns; Loc. = LC_X7_Y4_N7; Fanout = 4; REG Node = 'Teclado:inst8|pr_state.s3'
        Info: Total cell delay = 3.375 ns ( 45.67 % )
        Info: Total interconnect delay = 4.015 ns ( 54.33 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 6.001 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_91; Fanout = 5; PIN Node = 'fila[1]'
        Info: 2: + IC(2.716 ns) + CELL(0.200 ns) = 4.048 ns; Loc. = LC_X7_Y4_N6; Fanout = 8; COMB Node = 'Teclado:inst8|Mux4~0'
        Info: 3: + IC(0.710 ns) + CELL(1.243 ns) = 6.001 ns; Loc. = LC_X7_Y4_N7; Fanout = 4; REG Node = 'Teclado:inst8|pr_state.s3'
        Info: Total cell delay = 2.575 ns ( 42.91 % )
        Info: Total interconnect delay = 3.426 ns ( 57.09 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 144 megabytes
    Info: Processing ended: Fri May 31 19:35:15 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


