# Soluciones Detalladas: Sentencias Concurrentes (VHDL-04)

```
::METADATA::
tipo: indice-soluciones
tema: vhdl-04-sentencias-concurrentes
actualizado: 2026-01-03
::END::
```

## Estructura de Niveles de Soluci√≥n

| Nivel | Archivo | Contenido |
|-------|---------|-----------|
| 1Ô∏è‚É£ | [`VHDL-04-Respuestas.md`](../VHDL-04-Respuestas.md) | Solo respuestas finales |
| 2Ô∏è‚É£ | Esta carpeta `prob-01/` | Soluciones paso a paso |
| 3Ô∏è‚É£ | Secciones "Conceptos Clave" | Explicaci√≥n profunda del m√©todo |

---

## √çndice de Soluciones Detalladas

### Nivel 1: Asignaciones Simples ‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 1.1 | Asignaci√≥n simple | [VHDL-04-Sol-Problema-1.1.md](VHDL-04-Sol-Problema-1.1.md) | ‚≠ê |
| 1.2 | Operadores l√≥gicos | [VHDL-04-Sol-Problema-1.2.md](VHDL-04-Sol-Problema-1.2.md) | ‚≠ê |

### Nivel 2: Asignaci√≥n Condicional ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 2.1 | WHEN-ELSE | [VHDL-04-Sol-Problema-2.1.md](VHDL-04-Sol-Problema-2.1.md) | ‚≠ê‚≠ê |
| 2.2 | WITH-SELECT | [VHDL-04-Sol-Problema-2.2.md](VHDL-04-Sol-Problema-2.2.md) | ‚≠ê‚≠ê |
| 2.3 | Comparaci√≥n WHEN vs WITH | [VHDL-04-Sol-Problema-2.3.md](VHDL-04-Sol-Problema-2.3.md) | ‚≠ê‚≠ê |

### Nivel 3: Instanciaci√≥n de Componentes ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 3.1 | Component declaration | [VHDL-04-Sol-Problema-3.1.md](VHDL-04-Sol-Problema-3.1.md) | ‚≠ê‚≠ê |
| 3.2 | Port map posicional | [VHDL-04-Sol-Problema-3.2.md](VHDL-04-Sol-Problema-3.2.md) | ‚≠ê‚≠ê |
| 3.3 | Port map nombrado | [VHDL-04-Sol-Problema-3.3.md](VHDL-04-Sol-Problema-3.3.md) | ‚≠ê‚≠ê |

### Nivel 4: Generate ‚≠ê‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 4.1 | FOR-GENERATE | [VHDL-04-Sol-Problema-4.1.md](VHDL-04-Sol-Problema-4.1.md) | ‚≠ê‚≠ê‚≠ê |
| 4.2 | IF-GENERATE | [VHDL-04-Sol-Problema-4.2.md](VHDL-04-Sol-Problema-4.2.md) | ‚≠ê‚≠ê‚≠ê |
| 4.3 | Estructuras repetitivas | [VHDL-04-Sol-Problema-4.3.md](VHDL-04-Sol-Problema-4.3.md) | ‚≠ê‚≠ê‚≠ê |

---

## Referencia de Sentencias Concurrentes

### Tipos de Sentencias

| Sentencia | Uso | Ejemplo |
|-----------|-----|---------|
| Asignaci√≥n simple | Conexiones directas | `Y <= A and B;` |
| `when-else` | Prioridad impl√≠cita | `Y <= A when sel='1' else B;` |
| `with-select` | Selecci√≥n por valor | `with sel select Y <= ...` |
| `component` | Instanciaci√≥n | `U1: comp port map(...);` |
| `generate` | Estructuras repetidas | `gen: for i in 0 to N-1 generate` |

### Comparaci√≥n WHEN-ELSE vs WITH-SELECT

| Caracter√≠stica | WHEN-ELSE | WITH-SELECT |
|----------------|-----------|-------------|
| Prioridad | S√≠ (impl√≠cita) | No |
| M√∫ltiples se√±ales | ‚úÖ | ‚ùå |
| Claridad | Condiciones | Selector √∫nico |
| S√≠ntesis | MUX con prioridad | MUX paralelo |
| Casos exhaustivos | √öltimo `else` | `when others` |

---

## Plantillas

### WHEN-ELSE

```vhdl
output <= valor1 when condicion1 else
          valor2 when condicion2 else
          valor3 when condicion3 else
          valor_default;
```

### WITH-SELECT

```vhdl
with selector select
    output <= valor1 when "00",
              valor2 when "01",
              valor3 when "10",
              valor4 when others;
```

### Instanciaci√≥n de Componente

```vhdl
-- Declaraci√≥n (en architecture, antes de begin)
component nombre_componente is
    port (
        entrada : in  std_logic;
        salida  : out std_logic
    );
end component;

-- Instanciaci√≥n (despu√©s de begin)
U1: nombre_componente
    port map (
        entrada => mi_entrada,
        salida  => mi_salida
    );
```

### FOR-GENERATE

```vhdl
gen_label: for i in 0 to N-1 generate
    -- Sentencias concurrentes aqu√≠
    signal_array(i) <= input_array(i) and enable;
end generate gen_label;
```

---

## Navegaci√≥n

| ‚¨ÖÔ∏è Respuestas | üè† Intro | ‚û°Ô∏è Problemas |
|:-------------:|:--------:|:------------:|
| [VHDL-04-Respuestas.md](../VHDL-04-Respuestas.md) | [VHDL-04-Intro.md](../../VHDL-04-Intro.md) | [VHDL-04-Problemas.md](../../problems/VHDL-04-Problemas.md) |
