Fitter report for DE0_NANO_VF
Tue Mar 31 15:25:01 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 31 15:25:01 2015      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; DE0_NANO_VF                                ;
; Top-level Entity Name              ; DE0_NANO_VF                                ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 8,414 / 22,320 ( 38 % )                    ;
;     Total combinational functions  ; 8,383 / 22,320 ( 38 % )                    ;
;     Dedicated logic registers      ; 716 / 22,320 ( 3 % )                       ;
; Total registers                    ; 716                                        ;
; Total pins                         ; 73 / 154 ( 47 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.90        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  63.5%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; LED[0]      ; Missing drive strength and slew rate ;
; LED[1]      ; Missing drive strength and slew rate ;
; LED[2]      ; Missing drive strength and slew rate ;
; LED[3]      ; Missing drive strength and slew rate ;
; LED[4]      ; Missing drive strength and slew rate ;
; LED[5]      ; Missing drive strength and slew rate ;
; LED[6]      ; Missing drive strength and slew rate ;
; LED[7]      ; Missing drive strength and slew rate ;
; RESET_FA[0] ; Missing drive strength and slew rate ;
; RESET_FA[1] ; Missing drive strength and slew rate ;
; RESET_FA[2] ; Missing drive strength and slew rate ;
; PWM1L_FA[0] ; Missing drive strength and slew rate ;
; PWM1L_FA[1] ; Missing drive strength and slew rate ;
; PWM1L_FA[2] ; Missing drive strength and slew rate ;
; PWM1H_FA[0] ; Missing drive strength and slew rate ;
; PWM1H_FA[1] ; Missing drive strength and slew rate ;
; PWM1H_FA[2] ; Missing drive strength and slew rate ;
; PWM2L_FA[0] ; Missing drive strength and slew rate ;
; PWM2L_FA[1] ; Missing drive strength and slew rate ;
; PWM2L_FA[2] ; Missing drive strength and slew rate ;
; PWM2H_FA[0] ; Missing drive strength and slew rate ;
; PWM2H_FA[1] ; Missing drive strength and slew rate ;
; PWM2H_FA[2] ; Missing drive strength and slew rate ;
; RESET_FB[0] ; Missing drive strength and slew rate ;
; RESET_FB[1] ; Missing drive strength and slew rate ;
; RESET_FB[2] ; Missing drive strength and slew rate ;
; PWM1L_FB[0] ; Missing drive strength and slew rate ;
; PWM1L_FB[1] ; Missing drive strength and slew rate ;
; PWM1L_FB[2] ; Missing drive strength and slew rate ;
; PWM1H_FB[0] ; Missing drive strength and slew rate ;
; PWM1H_FB[1] ; Missing drive strength and slew rate ;
; PWM1H_FB[2] ; Missing drive strength and slew rate ;
; PWM2L_FB[0] ; Missing drive strength and slew rate ;
; PWM2L_FB[1] ; Missing drive strength and slew rate ;
; PWM2L_FB[2] ; Missing drive strength and slew rate ;
; PWM2H_FB[0] ; Missing drive strength and slew rate ;
; PWM2H_FB[1] ; Missing drive strength and slew rate ;
; PWM2H_FB[2] ; Missing drive strength and slew rate ;
; RESET_FC[0] ; Missing drive strength and slew rate ;
; RESET_FC[1] ; Missing drive strength and slew rate ;
; RESET_FC[2] ; Missing drive strength and slew rate ;
; PWM1L_FC[0] ; Missing drive strength and slew rate ;
; PWM1L_FC[1] ; Missing drive strength and slew rate ;
; PWM1L_FC[2] ; Missing drive strength and slew rate ;
; PWM1H_FC[0] ; Missing drive strength and slew rate ;
; PWM1H_FC[1] ; Missing drive strength and slew rate ;
; PWM1H_FC[2] ; Missing drive strength and slew rate ;
; PWM2L_FC[0] ; Missing drive strength and slew rate ;
; PWM2L_FC[1] ; Missing drive strength and slew rate ;
; PWM2L_FC[2] ; Missing drive strength and slew rate ;
; PWM2H_FC[0] ; Missing drive strength and slew rate ;
; PWM2H_FC[1] ; Missing drive strength and slew rate ;
; PWM2H_FC[2] ; Missing drive strength and slew rate ;
; GPIO_0[0]   ; Missing drive strength and slew rate ;
; GPIO_0[1]   ; Missing drive strength and slew rate ;
; GPIO_0[2]   ; Missing drive strength and slew rate ;
; GPIO_0[3]   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9266 ) ; 0.00 % ( 0 / 9266 )        ; 0.00 % ( 0 / 9266 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9266 ) ; 0.00 % ( 0 / 9266 )        ; 0.00 % ( 0 / 9266 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9254 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrator/Documents/GitHub/DE0_NANO/BASE/DE0_NANO_VF/output_files/DE0_NANO_VF.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 8,414 / 22,320 ( 38 % ) ;
;     -- Combinational with no register       ; 7698                    ;
;     -- Register only                        ; 31                      ;
;     -- Combinational with a register        ; 685                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 6712                    ;
;     -- 3 input functions                    ; 694                     ;
;     -- <=2 input functions                  ; 977                     ;
;     -- Register only                        ; 31                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 7630                    ;
;     -- arithmetic mode                      ; 753                     ;
;                                             ;                         ;
; Total registers*                            ; 716 / 23,018 ( 3 % )    ;
;     -- Dedicated logic registers            ; 716 / 22,320 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 608 / 1,395 ( 44 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 73 / 154 ( 47 % )       ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 66 ( 0 % )          ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 8.1% / 7.3% / 9.2%      ;
; Peak interconnect usage (total/H/V)         ; 22.8% / 19.1% / 28.0%   ;
; Maximum fan-out                             ; 803                     ;
; Highest non-global fan-out                  ; 803                     ;
; Total fan-out                               ; 33019                   ;
; Average fan-out                             ; 3.56                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8414 / 22320 ( 38 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 7698                  ; 0                              ;
;     -- Register only                        ; 31                    ; 0                              ;
;     -- Combinational with a register        ; 685                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 6712                  ; 0                              ;
;     -- 3 input functions                    ; 694                   ; 0                              ;
;     -- <=2 input functions                  ; 977                   ; 0                              ;
;     -- Register only                        ; 31                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 7630                  ; 0                              ;
;     -- arithmetic mode                      ; 753                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 716                   ; 0                              ;
;     -- Dedicated logic registers            ; 716 / 22320 ( 3 % )   ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 608 / 1395 ( 44 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 73                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 561                   ; 1                              ;
;     -- Registered Input Connections         ; 561                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 561                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 33285                 ; 569                            ;
;     -- Registered Connections               ; 21365                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 562                            ;
;     -- hard_block:auto_generated_inst       ; 562                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 1                              ;
;     -- Output Ports                         ; 57                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50   ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FA[0] ; M10   ; 4        ; 43           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FA[1] ; A5    ; 8        ; 14           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FA[2] ; A7    ; 8        ; 20           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FB[0] ; E8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FB[1] ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FB[2] ; D12   ; 7        ; 51           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FC[0] ; P15   ; 5        ; 53           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FC[1] ; T10   ; 4        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; INT0_FC[2] ; N9    ; 4        ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]     ; J15   ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]     ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]      ; M1    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]      ; T8    ; 3        ; 27           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]      ; B9    ; 7        ; 25           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]      ; M15   ; 5        ; 53           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_0[0]   ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[1]   ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[2]   ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0[3]   ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]      ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]      ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]      ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]      ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]      ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]      ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]      ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]      ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FA[0] ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FA[1] ; B3    ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FA[2] ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FB[0] ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FB[1] ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FB[2] ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FC[0] ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FC[1] ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1H_FC[2] ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FA[0] ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FA[1] ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FA[2] ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FB[0] ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FB[1] ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FB[2] ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FC[0] ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FC[1] ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM1L_FC[2] ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FA[0] ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FA[1] ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FA[2] ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FB[0] ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FB[1] ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FB[2] ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FC[0] ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FC[1] ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2H_FC[2] ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FA[0] ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FA[1] ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FA[2] ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FB[0] ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FB[1] ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FB[2] ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FC[0] ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FC[1] ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM2L_FC[2] ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FA[0] ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FA[1] ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FA[2] ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FB[0] ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FB[1] ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FB[2] ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FC[0] ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FC[1] ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET_FC[2] ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; PWM1L_FB[2]             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; PWM1H_FB[1]             ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; PWM2H_FB[1]             ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; PWM2L_FB[1]             ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; PWM1L_FB[1]             ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; PWM1H_FB[0]             ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; INT0_FB[0]              ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; RESET_FB[0]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; INT0_FA[2]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; PWM2H_FA[2]             ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; PWM1L_FA[2]             ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; PWM1H_FA[2]             ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; PWM2H_FB[0]             ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; PWM1L_FB[0]             ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; INT0_FA[1]              ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; PWM2L_FA[1]             ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; PWM2L_FA[2]             ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; PWM2H_FA[1]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; PWM1L_FA[1]             ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; PWM1H_FA[1]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 25 ( 8 % )   ; 2.5V          ; --           ;
; 4        ; 14 / 20 ( 70 % ) ; 2.5V          ; --           ;
; 5        ; 12 / 18 ( 67 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 17 / 24 ( 71 % ) ; 2.5V          ; --           ;
; 8        ; 22 / 24 ( 92 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; PWM2H_FA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; INT0_FA[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; PWM1L_FA[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; INT0_FA[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; PWM2H_FB[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; PWM1H_FA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; PWM1L_FA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; PWM2L_FA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; PWM1H_FA[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; PWM2H_FA[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; PWM1L_FB[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESET_FB[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; GPIO_0[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESET_FA[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; PWM1H_FB[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; PWM2H_FB[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; PWM1H_FB[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESET_FA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; PWM2L_FA[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; PWM2L_FB[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; PWM2L_FB[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; PWM2L_FB[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; INT0_FB[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; PWM1L_FB[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; PWM2H_FB[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; INT0_FB[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; PWM1L_FB[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESET_FB[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; INT0_FB[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESET_FB[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; PWM1H_FB[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; PWM1L_FC[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESET_FA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; PWM2H_FA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; PWM2L_FC[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; PWM1H_FC[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; INT0_FA[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; INT0_FC[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESET_FC[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; PWM2H_FC[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; PWM2L_FA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; PWM1H_FA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; PWM2L_FC[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; PWM1H_FC[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; PWM1L_FA[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; INT0_FC[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; RESET_FC[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; PWM1L_FC[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESET_FC[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; PWM2H_FC[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; PWM1H_FC[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; PWM2H_FC[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; INT0_FC[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; PWM2L_FC[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; PWM1L_FC[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                     ;
+-------------------------------+-----------------------------------------------------------------+
; Name                          ; pll:upll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------+
; SDC pin name                  ; upll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                          ;
; Compensate clock              ; clock0                                                          ;
; Compensated input/output pins ; --                                                              ;
; Switchover type               ; --                                                              ;
; Input frequency 0             ; 50.0 MHz                                                        ;
; Input frequency 1             ; --                                                              ;
; Nominal PFD frequency         ; 16.7 MHz                                                        ;
; Nominal VCO frequency         ; 533.3 MHz                                                       ;
; VCO post scale K counter      ; 2                                                               ;
; VCO frequency control         ; Auto                                                            ;
; VCO phase shift step          ; 234 ps                                                          ;
; VCO multiply                  ; --                                                              ;
; VCO divide                    ; --                                                              ;
; Freq min lock                 ; 29.4 MHz                                                        ;
; Freq max lock                 ; 60.96 MHz                                                       ;
; M VCO Tap                     ; 0                                                               ;
; M Initial                     ; 1                                                               ;
; M value                       ; 32                                                              ;
; N value                       ; 3                                                               ;
; Charge pump current           ; setting 1                                                       ;
; Loop filter resistance        ; setting 24                                                      ;
; Loop filter capacitance       ; setting 0                                                       ;
; Bandwidth                     ; 450 kHz to 980 kHz                                              ;
; Bandwidth type                ; Medium                                                          ;
; Real time reconfigurable      ; Off                                                             ;
; Scan chain MIF file           ; --                                                              ;
; Preserve PLL counter order    ; Off                                                             ;
; PLL location                  ; PLL_4                                                           ;
; Inclk0 signal                 ; CLOCK_50                                                        ;
; Inclk1 signal                 ; --                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                   ;
; Inclk1 signal type            ; --                                                              ;
+-------------------------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; pll:upll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 16   ; 15  ; 53.33 MHz        ; 0 (0 ps)    ; 4.50 (234 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; upll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_NANO_VF                                      ; 8414 (9)    ; 716 (2)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 73   ; 0            ; 7698 (7)     ; 31 (0)            ; 685 (2)          ; |DE0_NANO_VF                                                                                                                                          ; work         ;
;    |clk_div:u1|                                   ; 22 (22)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|clk_div:u1                                                                                                                               ; work         ;
;    |clk_div:uclkVF|                               ; 22 (22)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 16 (16)          ; |DE0_NANO_VF|clk_div:uclkVF                                                                                                                           ; work         ;
;    |fbpspwmdt:PWM1_FA01|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 18 (18)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FA01                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FA02|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FA02                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FA03|                          ; 53 (53)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 23 (23)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FA03                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FB01|                          ; 53 (53)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FB01                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FB02|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FB02                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FB03|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FB03                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FC01|                          ; 53 (53)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 19 (19)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FC01                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FC02|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FC02                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM1_FC03|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 18 (18)          ; |DE0_NANO_VF|fbpspwmdt:PWM1_FC03                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FA01|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FA01                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FA02|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FA02                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FA03|                          ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 24 (24)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FA03                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FB01|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FB01                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FB02|                          ; 52 (52)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FB02                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FB03|                          ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 9 (9)             ; 23 (23)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FB03                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FC01|                          ; 53 (53)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FC01                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FC02|                          ; 53 (53)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 19 (19)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FC02                                                                                                                      ; work         ;
;    |fbpspwmdt:PWM2_FC03|                          ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 9 (9)             ; 23 (23)          ; |DE0_NANO_VF|fbpspwmdt:PWM2_FC03                                                                                                                      ; work         ;
;    |integrador:u5|                                ; 40 (40)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 30 (30)          ; |DE0_NANO_VF|integrador:u5                                                                                                                            ; work         ;
;    |pll:upll|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|pll:upll                                                                                                                                 ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|pll:upll|altpll:altpll_component                                                                                                         ; work         ;
;          |pll_altpll:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|pll:upll|altpll:altpll_component|pll_altpll:auto_generated                                                                               ; work         ;
;    |portadora_tringular:ucr1|                     ; 41 (41)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 16 (16)          ; |DE0_NANO_VF|portadora_tringular:ucr1                                                                                                                 ; work         ;
;    |portadora_tringular:ucr2|                     ; 56 (56)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|portadora_tringular:ucr2                                                                                                                 ; work         ;
;    |portadora_tringular:ucr3|                     ; 57 (57)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 1 (1)             ; 19 (19)          ; |DE0_NANO_VF|portadora_tringular:ucr3                                                                                                                 ; work         ;
;    |portadora_tringular:ucr4|                     ; 59 (59)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 3 (3)             ; 13 (13)          ; |DE0_NANO_VF|portadora_tringular:ucr4                                                                                                                 ; work         ;
;    |portadora_tringular:ucr5|                     ; 34 (34)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|portadora_tringular:ucr5                                                                                                                 ; work         ;
;    |portadora_tringular:ucr6|                     ; 33 (33)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 17 (17)          ; |DE0_NANO_VF|portadora_tringular:ucr6                                                                                                                 ; work         ;
;    |tabela_sin:usin_a|                            ; 2297 (2193) ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 2255 (2151)  ; 0 (0)             ; 42 (42)          ; |DE0_NANO_VF|tabela_sin:usin_a                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult0                                                                                                         ; work         ;
;          |mult_36t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated                                                                                 ; work         ;
;       |lpm_mult:Mult1|                            ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1                                                                                                         ; work         ;
;          |multcore:mult_core|                     ; 104 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (51)     ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                     ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_m9h:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                   |add_sub_gkh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bkh:auto_generated| ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;    |tabela_sin:usin_b|                            ; 2295 (2191) ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 2253 (2149)  ; 0 (0)             ; 42 (42)          ; |DE0_NANO_VF|tabela_sin:usin_b                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult0                                                                                                         ; work         ;
;          |mult_36t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult0|mult_36t:auto_generated                                                                                 ; work         ;
;       |lpm_mult:Mult1|                            ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1                                                                                                         ; work         ;
;          |multcore:mult_core|                     ; 104 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (51)     ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                     ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_m9h:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                   |add_sub_gkh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bkh:auto_generated| ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;    |tabela_sin:usin_c|                            ; 2289 (2185) ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 2247 (2143)  ; 0 (0)             ; 42 (42)          ; |DE0_NANO_VF|tabela_sin:usin_c                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult0                                                                                                         ; work         ;
;          |mult_36t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult0|mult_36t:auto_generated                                                                                 ; work         ;
;       |lpm_mult:Mult1|                            ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1                                                                                                         ; work         ;
;          |multcore:mult_core|                     ; 104 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (51)     ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                     ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_m9h:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                   |add_sub_gkh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_bkh:auto_generated| ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO_VF|tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;    |theta_abc:u6|                                 ; 77 (77)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO_VF|theta_abc:u6                                                                                                                             ; work         ;
;    |vfcontrol:uVF|                                ; 149 (149)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 42 (42)          ; |DE0_NANO_VF|vfcontrol:uVF                                                                                                                            ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_FC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1L_FC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM1H_FC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2L_FC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM2H_FC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[3]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; INT0_FA[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INT0_FA[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INT0_FA[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INT0_FB[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INT0_FC[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INT0_FB[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INT0_FB[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; INT0_FC[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; INT0_FC[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[1]              ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; INT0_FA[0]          ;                   ;         ;
;      - err_FABC~0   ; 1                 ; 6       ;
; INT0_FA[1]          ;                   ;         ;
;      - err_FABC~0   ; 0                 ; 6       ;
; INT0_FA[2]          ;                   ;         ;
;      - err_FABC~0   ; 1                 ; 6       ;
; INT0_FB[0]          ;                   ;         ;
;      - err_FABC~0   ; 0                 ; 6       ;
; INT0_FC[2]          ;                   ;         ;
;      - err_FABC~2   ; 0                 ; 6       ;
; INT0_FB[1]          ;                   ;         ;
;      - err_FABC~1   ; 1                 ; 6       ;
; INT0_FB[2]          ;                   ;         ;
;      - err_FABC~1   ; 1                 ; 6       ;
; INT0_FC[0]          ;                   ;         ;
;      - err_FABC~1   ; 0                 ; 6       ;
; INT0_FC[1]          ;                   ;         ;
;      - err_FABC~1   ; 0                 ; 6       ;
; KEY[0]              ;                   ;         ;
;      - en_PWM~0     ; 0                 ; 6       ;
; CLOCK_50            ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                    ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:u1|LessThan0~4                                                      ; LCCOMB_X25_Y31_N6  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_div:u1|clk_out_bi                                                       ; FF_X25_Y31_N11     ; 113     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clk_div:uclkVF|LessThan0~3                                                  ; LCCOMB_X1_Y27_N6   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_div:uclkVF|clk_out_bi                                                   ; FF_X1_Y27_N15      ; 42      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; comb~0                                                                      ; LCCOMB_X37_Y23_N20 ; 102     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                      ; LCCOMB_X37_Y23_N14 ; 102     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                      ; LCCOMB_X37_Y23_N28 ; 102     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; comb~3                                                                      ; LCCOMB_X36_Y24_N14 ; 42      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; integrador:u5|LessThan0~9                                                   ; LCCOMB_X28_Y8_N30  ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll:upll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 561     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; portadora_tringular:ucr1|c_int[1]~48                                        ; LCCOMB_X26_Y20_N28 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rst                                                                         ; FF_X28_Y6_N31      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                         ; FF_X28_Y6_N31      ; 161     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; tabela_sin:usin_a|round_overflow~0                                          ; LCCOMB_X34_Y20_N10 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; tabela_sin:usin_b|round_overflow~0                                          ; LCCOMB_X26_Y14_N2  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; tabela_sin:usin_c|round_overflow~0                                          ; LCCOMB_X25_Y26_N12 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_div:u1|clk_out_bi                                                       ; FF_X25_Y31_N11 ; 113     ; 1                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk_div:uclkVF|clk_out_bi                                                   ; FF_X1_Y27_N15  ; 42      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pll:upll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4          ; 561     ; 48                                   ; Global Clock         ; GCLK18           ; --                        ;
; rst                                                                         ; FF_X28_Y6_N31  ; 161     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+-----------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; theta_abc:u6|th_c[14]                                                                                                                                     ; 803     ;
; theta_abc:u6|th_a[14]                                                                                                                                     ; 802     ;
; theta_abc:u6|th_b[14]                                                                                                                                     ; 801     ;
; theta_abc:u6|th_c[13]                                                                                                                                     ; 743     ;
; theta_abc:u6|th_b[13]                                                                                                                                     ; 743     ;
; theta_abc:u6|th_a[13]                                                                                                                                     ; 743     ;
; theta_abc:u6|th_c[12]                                                                                                                                     ; 704     ;
; theta_abc:u6|th_b[12]                                                                                                                                     ; 704     ;
; theta_abc:u6|th_a[12]                                                                                                                                     ; 704     ;
; theta_abc:u6|th_c[11]                                                                                                                                     ; 675     ;
; theta_abc:u6|th_b[11]                                                                                                                                     ; 675     ;
; theta_abc:u6|th_a[11]                                                                                                                                     ; 675     ;
; theta_abc:u6|th_b[10]                                                                                                                                     ; 633     ;
; theta_abc:u6|th_a[10]                                                                                                                                     ; 633     ;
; theta_abc:u6|th_c[10]                                                                                                                                     ; 632     ;
; theta_abc:u6|th_c[8]                                                                                                                                      ; 588     ;
; theta_abc:u6|th_b[8]                                                                                                                                      ; 588     ;
; theta_abc:u6|th_a[8]                                                                                                                                      ; 588     ;
; theta_abc:u6|th_c[7]                                                                                                                                      ; 525     ;
; theta_abc:u6|th_b[7]                                                                                                                                      ; 525     ;
; theta_abc:u6|th_a[7]                                                                                                                                      ; 524     ;
; theta_abc:u6|th_b[9]                                                                                                                                      ; 500     ;
; theta_abc:u6|th_a[9]                                                                                                                                      ; 500     ;
; theta_abc:u6|th_c[9]                                                                                                                                      ; 499     ;
; theta_abc:u6|th_b[5]                                                                                                                                      ; 349     ;
; theta_abc:u6|th_a[5]                                                                                                                                      ; 349     ;
; theta_abc:u6|th_c[5]                                                                                                                                      ; 348     ;
; theta_abc:u6|th_b[6]                                                                                                                                      ; 276     ;
; theta_abc:u6|th_a[6]                                                                                                                                      ; 276     ;
; theta_abc:u6|th_c[6]                                                                                                                                      ; 275     ;
; theta_abc:u6|th_c[15]                                                                                                                                     ; 139     ;
; theta_abc:u6|th_b[15]                                                                                                                                     ; 139     ;
; theta_abc:u6|th_a[15]                                                                                                                                     ; 139     ;
; comb~2                                                                                                                                                    ; 102     ;
; comb~1                                                                                                                                                    ; 102     ;
; comb~0                                                                                                                                                    ; 102     ;
; comb~3                                                                                                                                                    ; 42      ;
; tabela_sin:usin_a|Result~9                                                                                                                                ; 34      ;
; rst                                                                                                                                                       ; 33      ;
; tabela_sin:usin_b|Result~9                                                                                                                                ; 32      ;
; integrador:u5|LessThan0~9                                                                                                                                 ; 30      ;
; vfcontrol:uVF|Add1~58                                                                                                                                     ; 29      ;
; vfcontrol:uVF|LessThan0~2                                                                                                                                 ; 28      ;
; vfcontrol:uVF|Add1~56                                                                                                                                     ; 28      ;
; tabela_sin:usin_c|Result~9                                                                                                                                ; 26      ;
; tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT31                                                                               ; 25      ;
; tabela_sin:usin_b|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT31                                                                               ; 24      ;
; tabela_sin:usin_c|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT31                                                                               ; 23      ;
; vfcontrol:uVF|msignal[1]                                                                                                                                  ; 22      ;
; tabela_sin:usin_a|Result~7                                                                                                                                ; 21      ;
; portadora_tringular:ucr6|c_int[0]                                                                                                                         ; 20      ;
; portadora_tringular:ucr5|c_int[0]                                                                                                                         ; 20      ;
; fbpspwmdt:PWM2_FC03|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FC02|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FC01|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FC03|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FC02|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FC01|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FB03|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FB02|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FB01|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FB03|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FB02|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FB01|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FA03|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FA02|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM2_FA01|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FA03|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FA02|comp_out                                                                                                                              ; 18      ;
; fbpspwmdt:PWM1_FA01|comp_out                                                                                                                              ; 18      ;
; clk_div:uclkVF|LessThan0~3                                                                                                                                ; 17      ;
; clk_div:u1|LessThan0~4                                                                                                                                    ; 17      ;
; vfcontrol:uVF|incsignal[12]                                                                                                                               ; 17      ;
; vfcontrol:uVF|incsignal[11]                                                                                                                               ; 17      ;
; vfcontrol:uVF|msignal[-15]                                                                                                                                ; 17      ;
; tabela_sin:usin_b|Result~7                                                                                                                                ; 17      ;
; vfcontrol:uVF|rounds~3                                                                                                                                    ; 16      ;
; tabela_sin:usin_c|rounds~4                                                                                                                                ; 16      ;
; tabela_sin:usin_b|rounds~4                                                                                                                                ; 16      ;
; tabela_sin:usin_a|rounds~4                                                                                                                                ; 16      ;
; portadora_tringular:ucr6|c_int[2]~5                                                                                                                       ; 16      ;
; portadora_tringular:ucr4|c_int[7]~5                                                                                                                       ; 16      ;
; portadora_tringular:ucr2|c_int[12]~5                                                                                                                      ; 16      ;
; portadora_tringular:ucr5|c_int[15]~5                                                                                                                      ; 16      ;
; portadora_tringular:ucr3|c_int[1]~5                                                                                                                       ; 16      ;
; portadora_tringular:ucr1|c_int[1]~48                                                                                                                      ; 16      ;
; tabela_sin:usin_c|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT30                                                                               ; 16      ;
; tabela_sin:usin_c|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT29                                                                               ; 16      ;
; tabela_sin:usin_b|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT30                                                                               ; 16      ;
; tabela_sin:usin_b|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT29                                                                               ; 16      ;
; tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT30                                                                               ; 16      ;
; tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT29                                                                               ; 16      ;
; vfcontrol:uVF|LessThan0~1                                                                                                                                 ; 15      ;
; tabela_sin:usin_c|Result~37                                                                                                                               ; 15      ;
; tabela_sin:usin_c|Result~35                                                                                                                               ; 15      ;
; tabela_sin:usin_b|Result~37                                                                                                                               ; 15      ;
; tabela_sin:usin_b|Result~35                                                                                                                               ; 15      ;
; tabela_sin:usin_a|round_overflow~2                                                                                                                        ; 15      ;
; tabela_sin:usin_c|va_Q14[-6]                                                                                                                              ; 15      ;
; tabela_sin:usin_c|va_Q14[-10]                                                                                                                             ; 15      ;
; tabela_sin:usin_b|va_Q14[-6]                                                                                                                              ; 15      ;
; tabela_sin:usin_b|va_Q14[-10]                                                                                                                             ; 15      ;
; tabela_sin:usin_a|va_Q14[-6]                                                                                                                              ; 15      ;
; tabela_sin:usin_a|va_Q14[-10]                                                                                                                             ; 15      ;
; tabela_sin:usin_c|Result~30                                                                                                                               ; 14      ;
; tabela_sin:usin_b|Result~30                                                                                                                               ; 14      ;
; tabela_sin:usin_b|round_overflow~2                                                                                                                        ; 14      ;
; tabela_sin:usin_a|Result~37                                                                                                                               ; 14      ;
; tabela_sin:usin_a|Result~35                                                                                                                               ; 14      ;
; tabela_sin:usin_a|Result~32                                                                                                                               ; 14      ;
; tabela_sin:usin_a|Result~30                                                                                                                               ; 14      ;
; tabela_sin:usin_c|va_Q14[-5]                                                                                                                              ; 14      ;
; tabela_sin:usin_c|va_Q14[-9]                                                                                                                              ; 14      ;
; tabela_sin:usin_b|va_Q14[-5]                                                                                                                              ; 14      ;
; tabela_sin:usin_b|va_Q14[-9]                                                                                                                              ; 14      ;
; tabela_sin:usin_a|va_Q14[-5]                                                                                                                              ; 14      ;
; tabela_sin:usin_a|va_Q14[-9]                                                                                                                              ; 14      ;
; tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~38_wirecell ; 13      ;
; tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~38_wirecell ; 13      ;
; tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~38_wirecell ; 13      ;
; tabela_sin:usin_c|Result~7                                                                                                                                ; 13      ;
; tabela_sin:usin_b|Result~32                                                                                                                               ; 13      ;
; tabela_sin:usin_c|round_overflow~0                                                                                                                        ; 13      ;
; tabela_sin:usin_c|va_Q14[-4]                                                                                                                              ; 13      ;
; tabela_sin:usin_c|va_Q14[-2]                                                                                                                              ; 13      ;
; tabela_sin:usin_c|va_Q14[-8]                                                                                                                              ; 13      ;
; tabela_sin:usin_b|round_overflow~0                                                                                                                        ; 13      ;
; tabela_sin:usin_b|va_Q14[-4]                                                                                                                              ; 13      ;
; tabela_sin:usin_b|va_Q14[-2]                                                                                                                              ; 13      ;
; tabela_sin:usin_b|va_Q14[-8]                                                                                                                              ; 13      ;
; tabela_sin:usin_a|round_overflow~0                                                                                                                        ; 13      ;
; tabela_sin:usin_a|va_Q14[-4]                                                                                                                              ; 13      ;
; tabela_sin:usin_a|va_Q14[-2]                                                                                                                              ; 13      ;
; tabela_sin:usin_a|va_Q14[-8]                                                                                                                              ; 13      ;
; vfcontrol:uVF|round_overflow~0                                                                                                                            ; 12      ;
; tabela_sin:usin_c|va_Q14[-3]                                                                                                                              ; 12      ;
; tabela_sin:usin_c|va_Q14[-1]                                                                                                                              ; 12      ;
; tabela_sin:usin_c|va_Q14[1]                                                                                                                               ; 12      ;
; tabela_sin:usin_c|va_Q14[-13]                                                                                                                             ; 12      ;
; tabela_sin:usin_c|va_Q14[-14]                                                                                                                             ; 12      ;
; tabela_sin:usin_c|va_Q14[-11]                                                                                                                             ; 12      ;
; tabela_sin:usin_c|va_Q14[-12]                                                                                                                             ; 12      ;
; tabela_sin:usin_c|va_Q14[-7]                                                                                                                              ; 12      ;
; tabela_sin:usin_b|va_Q14[-3]                                                                                                                              ; 12      ;
; tabela_sin:usin_b|va_Q14[-1]                                                                                                                              ; 12      ;
; tabela_sin:usin_b|va_Q14[1]                                                                                                                               ; 12      ;
; tabela_sin:usin_b|va_Q14[-13]                                                                                                                             ; 12      ;
; tabela_sin:usin_b|va_Q14[-14]                                                                                                                             ; 12      ;
; tabela_sin:usin_b|va_Q14[-11]                                                                                                                             ; 12      ;
; tabela_sin:usin_b|va_Q14[-12]                                                                                                                             ; 12      ;
; tabela_sin:usin_b|va_Q14[-7]                                                                                                                              ; 12      ;
; tabela_sin:usin_a|va_Q14[-3]                                                                                                                              ; 12      ;
; tabela_sin:usin_a|va_Q14[-1]                                                                                                                              ; 12      ;
; tabela_sin:usin_a|va_Q14[1]                                                                                                                               ; 12      ;
; tabela_sin:usin_a|va_Q14[-13]                                                                                                                             ; 12      ;
; tabela_sin:usin_a|va_Q14[-14]                                                                                                                             ; 12      ;
; tabela_sin:usin_a|va_Q14[-11]                                                                                                                             ; 12      ;
; tabela_sin:usin_a|va_Q14[-12]                                                                                                                             ; 12      ;
; tabela_sin:usin_a|va_Q14[-7]                                                                                                                              ; 12      ;
; fbpspwmdt:PWM2_FC03|comp_int[4]                                                                                                                           ; 12      ;
; fbpspwmdt:PWM2_FC03|comp_int[5]                                                                                                                           ; 12      ;
; fbpspwmdt:PWM2_FC03|comp_int[14]                                                                                                                          ; 12      ;
; fbpspwmdt:PWM2_FA03|comp_int[5]                                                                                                                           ; 12      ;
; fbpspwmdt:PWM2_FA03|comp_int[4]                                                                                                                           ; 12      ;
; tabela_sin:usin_c|va_Q14[0]                                                                                                                               ; 11      ;
; tabela_sin:usin_b|va_Q14[0]                                                                                                                               ; 11      ;
; tabela_sin:usin_a|va_Q14[0]                                                                                                                               ; 11      ;
; fbpspwmdt:PWM2_FB03|comp_int[4]                                                                                                                           ; 11      ;
; fbpspwmdt:PWM2_FB03|comp_int[5]                                                                                                                           ; 11      ;
; fbpspwmdt:PWM2_FB03|comp_int[10]                                                                                                                          ; 11      ;
; fbpspwmdt:PWM2_FB03|comp_int[11]                                                                                                                          ; 11      ;
; fbpspwmdt:PWM2_FA03|comp_int[11]                                                                                                                          ; 11      ;
; fbpspwmdt:PWM2_FA03|comp_int[10]                                                                                                                          ; 11      ;
; portadora_tringular:ucr4|c_int[5]                                                                                                                         ; 10      ;
; portadora_tringular:ucr4|c_int[4]                                                                                                                         ; 10      ;
; portadora_tringular:ucr2|c_int[5]                                                                                                                         ; 10      ;
; portadora_tringular:ucr2|c_int[4]                                                                                                                         ; 10      ;
; portadora_tringular:ucr3|c_int[10]                                                                                                                        ; 10      ;
; portadora_tringular:ucr3|c_int[5]                                                                                                                         ; 10      ;
; portadora_tringular:ucr3|c_int[4]                                                                                                                         ; 10      ;
; tabela_sin:usin_c|round_overflow~2                                                                                                                        ; 9       ;
; fbpspwmdt:PWM2_FC03|comp_int[12]                                                                                                                          ; 9       ;
; fbpspwmdt:PWM2_FC03|comp_int[10]                                                                                                                          ; 9       ;
; fbpspwmdt:PWM2_FC03|comp_int[11]                                                                                                                          ; 9       ;
; portadora_tringular:ucr6|c_int[10]                                                                                                                        ; 9       ;
; portadora_tringular:ucr6|c_int[5]                                                                                                                         ; 9       ;
; portadora_tringular:ucr6|c_int[4]                                                                                                                         ; 9       ;
; portadora_tringular:ucr4|c_int[10]                                                                                                                        ; 9       ;
; portadora_tringular:ucr2|c_int[10]                                                                                                                        ; 9       ;
; portadora_tringular:ucr5|c_int[5]                                                                                                                         ; 9       ;
; portadora_tringular:ucr5|c_int[4]                                                                                                                         ; 9       ;
; portadora_tringular:ucr3|c_int[11]                                                                                                                        ; 9       ;
; tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~30                               ; 9       ;
; tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~30                               ; 9       ;
; tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~30                               ; 9       ;
; portadora_tringular:ucr1|c_int[4]                                                                                                                         ; 9       ;
; portadora_tringular:ucr1|c_int[5]                                                                                                                         ; 9       ;
; tabela_sin:usin_c|Result~32                                                                                                                               ; 8       ;
; fbpspwmdt:PWM2_FB03|comp_int[14]                                                                                                                          ; 8       ;
; portadora_tringular:ucr6|c_int[11]                                                                                                                        ; 8       ;
; portadora_tringular:ucr4|c_int[11]                                                                                                                        ; 8       ;
; portadora_tringular:ucr2|c_int[11]                                                                                                                        ; 8       ;
; portadora_tringular:ucr5|c_int[10]                                                                                                                        ; 8       ;
; fbpspwmdt:PWM2_FA03|comp_int[14]                                                                                                                          ; 8       ;
; portadora_tringular:ucr1|c_int[10]                                                                                                                        ; 8       ;
; portadora_tringular:ucr1|c_int[6]                                                                                                                         ; 8       ;
; portadora_tringular:ucr1|c_int[7]                                                                                                                         ; 8       ;
; portadora_tringular:ucr1|c_int[12]                                                                                                                        ; 8       ;
; portadora_tringular:ucr1|c_int[13]                                                                                                                        ; 8       ;
; tabela_sin:usin_c|Result~33                                                                                                                               ; 7       ;
; fbpspwmdt:PWM2_FB03|comp_int[12]                                                                                                                          ; 7       ;
; fbpspwmdt:PWM2_FB03|comp_int[6]                                                                                                                           ; 7       ;
; fbpspwmdt:PWM2_FB03|comp_int[7]                                                                                                                           ; 7       ;
; portadora_tringular:ucr4|c_int[1]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[2]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[3]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[6]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[7]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[8]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[9]                                                                                                                         ; 7       ;
; portadora_tringular:ucr4|c_int[12]                                                                                                                        ; 7       ;
; portadora_tringular:ucr4|c_int[13]                                                                                                                        ; 7       ;
; portadora_tringular:ucr2|c_int[1]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[2]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[3]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[6]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[7]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[8]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[9]                                                                                                                         ; 7       ;
; portadora_tringular:ucr2|c_int[12]                                                                                                                        ; 7       ;
; portadora_tringular:ucr2|c_int[13]                                                                                                                        ; 7       ;
; portadora_tringular:ucr5|c_int[11]                                                                                                                        ; 7       ;
; portadora_tringular:ucr3|c_int[1]                                                                                                                         ; 7       ;
; portadora_tringular:ucr3|c_int[2]                                                                                                                         ; 7       ;
; portadora_tringular:ucr3|c_int[3]                                                                                                                         ; 7       ;
; portadora_tringular:ucr3|c_int[6]                                                                                                                         ; 7       ;
; portadora_tringular:ucr3|c_int[7]                                                                                                                         ; 7       ;
; portadora_tringular:ucr3|c_int[8]                                                                                                                         ; 7       ;
; portadora_tringular:ucr3|c_int[9]                                                                                                                         ; 7       ;
; fbpspwmdt:PWM2_FA03|comp_int[12]                                                                                                                          ; 7       ;
; tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~38          ; 7       ;
; tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~38          ; 7       ;
; tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~38          ; 7       ;
; portadora_tringular:ucr1|c_int[11]                                                                                                                        ; 7       ;
; portadora_tringular:ucr1|c_int[1]                                                                                                                         ; 7       ;
; portadora_tringular:ucr1|c_int[2]                                                                                                                         ; 7       ;
; portadora_tringular:ucr1|c_int[3]                                                                                                                         ; 7       ;
; portadora_tringular:ucr1|c_int[8]                                                                                                                         ; 7       ;
; portadora_tringular:ucr1|c_int[9]                                                                                                                         ; 7       ;
; fbpspwmdt:PWM2_FC03|comp_int[0]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[1]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[2]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[3]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[6]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[7]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[8]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[9]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FC03|comp_int[15]                                                                                                                          ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[0]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[1]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[2]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[3]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[8]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[9]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FB03|comp_int[15]                                                                                                                          ; 6       ;
; portadora_tringular:ucr6|c_int[1]                                                                                                                         ; 6       ;
; portadora_tringular:ucr6|c_int[2]                                                                                                                         ; 6       ;
; portadora_tringular:ucr6|c_int[3]                                                                                                                         ; 6       ;
; portadora_tringular:ucr6|c_int[6]                                                                                                                         ; 6       ;
; portadora_tringular:ucr6|c_int[7]                                                                                                                         ; 6       ;
; portadora_tringular:ucr6|c_int[8]                                                                                                                         ; 6       ;
; portadora_tringular:ucr6|c_int[9]                                                                                                                         ; 6       ;
; portadora_tringular:ucr4|c_int[15]                                                                                                                        ; 6       ;
; portadora_tringular:ucr4|c_int[14]                                                                                                                        ; 6       ;
; portadora_tringular:ucr2|c_int[15]                                                                                                                        ; 6       ;
; portadora_tringular:ucr2|c_int[14]                                                                                                                        ; 6       ;
; portadora_tringular:ucr5|c_int[13]                                                                                                                        ; 6       ;
; portadora_tringular:ucr5|c_int[12]                                                                                                                        ; 6       ;
; portadora_tringular:ucr5|c_int[1]                                                                                                                         ; 6       ;
; portadora_tringular:ucr5|c_int[2]                                                                                                                         ; 6       ;
; portadora_tringular:ucr5|c_int[3]                                                                                                                         ; 6       ;
; portadora_tringular:ucr5|c_int[6]                                                                                                                         ; 6       ;
; portadora_tringular:ucr5|c_int[7]                                                                                                                         ; 6       ;
; portadora_tringular:ucr5|c_int[8]                                                                                                                         ; 6       ;
; portadora_tringular:ucr5|c_int[9]                                                                                                                         ; 6       ;
; portadora_tringular:ucr3|c_int[15]                                                                                                                        ; 6       ;
; portadora_tringular:ucr3|c_int[12]                                                                                                                        ; 6       ;
; portadora_tringular:ucr3|c_int[14]                                                                                                                        ; 6       ;
; portadora_tringular:ucr3|c_int[13]                                                                                                                        ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[0]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[1]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[2]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[3]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[6]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[7]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[8]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[9]                                                                                                                           ; 6       ;
; fbpspwmdt:PWM2_FA03|comp_int[15]                                                                                                                          ; 6       ;
; en_PWM                                                                                                                                                    ; 6       ;
; tabela_sin:usin_a|Add0~30                                                                                                                                 ; 6       ;
; portadora_tringular:ucr1|c_int[15]                                                                                                                        ; 6       ;
; portadora_tringular:ucr1|c_int[14]                                                                                                                        ; 6       ;
; tabela_sin:usin_c|Mux5~72                                                                                                                                 ; 5       ;
; tabela_sin:usin_c|Mux4~5                                                                                                                                  ; 5       ;
; tabela_sin:usin_b|Mux5~74                                                                                                                                 ; 5       ;
; tabela_sin:usin_b|Mux4~5                                                                                                                                  ; 5       ;
; vfcontrol:uVF|rounds~4                                                                                                                                    ; 5       ;
; tabela_sin:usin_a|Mux5~74                                                                                                                                 ; 5       ;
; tabela_sin:usin_a|Mux4~5                                                                                                                                  ; 5       ;
; tabela_sin:usin_a|round_overflow~3                                                                                                                        ; 5       ;
; portadora_tringular:ucr6|c_int[15]                                                                                                                        ; 5       ;
; portadora_tringular:ucr6|c_int[14]                                                                                                                        ; 5       ;
; portadora_tringular:ucr6|c_int[12]                                                                                                                        ; 5       ;
; portadora_tringular:ucr6|c_int[13]                                                                                                                        ; 5       ;
; portadora_tringular:ucr5|c_int[15]                                                                                                                        ; 5       ;
; portadora_tringular:ucr5|c_int[14]                                                                                                                        ; 5       ;
; integrador:u5|out_int[28]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[26]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[27]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[14]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[15]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[16]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[17]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[18]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[19]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[20]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[21]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[22]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[23]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[24]                                                                                                                                 ; 5       ;
; integrador:u5|out_int[25]                                                                                                                                 ; 5       ;
; tabela_sin:usin_c|Add0~30                                                                                                                                 ; 5       ;
; tabela_sin:usin_b|Add0~30                                                                                                                                 ; 5       ;
; tabela_sin:usin_c|Mux1~2                                                                                                                                  ; 4       ;
; tabela_sin:usin_c|Mux12~207                                                                                                                               ; 4       ;
; tabela_sin:usin_c|Mux0~1                                                                                                                                  ; 4       ;
; tabela_sin:usin_c|Mux6~55                                                                                                                                 ; 4       ;
; tabela_sin:usin_b|Mux1~2                                                                                                                                  ; 4       ;
; tabela_sin:usin_b|Mux12~207                                                                                                                               ; 4       ;
; tabela_sin:usin_b|Mux0~1                                                                                                                                  ; 4       ;
; tabela_sin:usin_b|Mux6~55                                                                                                                                 ; 4       ;
; vfcontrol:uVF|msignal[-14]                                                                                                                                ; 4       ;
; tabela_sin:usin_a|Mux1~2                                                                                                                                  ; 4       ;
; tabela_sin:usin_a|Mux12~207                                                                                                                               ; 4       ;
; tabela_sin:usin_a|Mux0~1                                                                                                                                  ; 4       ;
; tabela_sin:usin_a|Mux6~55                                                                                                                                 ; 4       ;
; tabela_sin:usin_c|round_overflow~3                                                                                                                        ; 4       ;
; tabela_sin:usin_b|round_overflow~3                                                                                                                        ; 4       ;
; tabela_sin:usin_a|Add0~28                                                                                                                                 ; 4       ;
; vfcontrol:uVF|m_vf[-12]~37                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[0]                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[9]                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[10]                                                                                                                               ; 3       ;
; vfcontrol:uVF|incsignal[4]                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[5]                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[6]                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[7]                                                                                                                                ; 3       ;
; vfcontrol:uVF|incsignal[8]                                                                                                                                ; 3       ;
; tabela_sin:usin_c|Mux2~4                                                                                                                                  ; 3       ;
; tabela_sin:usin_c|Mux0~2                                                                                                                                  ; 3       ;
; tabela_sin:usin_c|Mux6~48                                                                                                                                 ; 3       ;
; tabela_sin:usin_c|Mux6~11                                                                                                                                 ; 3       ;
; tabela_sin:usin_c|Mux3~8                                                                                                                                  ; 3       ;
; tabela_sin:usin_c|Mux11~0                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|Mux2~4                                                                                                                                  ; 3       ;
; tabela_sin:usin_b|Mux0~2                                                                                                                                  ; 3       ;
; tabela_sin:usin_b|Mux6~48                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|Mux6~11                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|Mux3~8                                                                                                                                  ; 3       ;
; tabela_sin:usin_b|Mux11~0                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[1]~36                                                                                                                                  ; 3       ;
; vfcontrol:uVF|m_vf[0]~35                                                                                                                                  ; 3       ;
; vfcontrol:uVF|m_vf[-1]~33                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-2]~31                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-3]~29                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-4]~27                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-5]~25                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-6]~23                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-7]~21                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-8]~19                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-9]~17                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-10]~15                                                                                                                                ; 3       ;
; vfcontrol:uVF|m_vf[-11]~13                                                                                                                                ; 3       ;
; vfcontrol:uVF|m_vf[-12]~11                                                                                                                                ; 3       ;
; vfcontrol:uVF|m_vf[-13]~9                                                                                                                                 ; 3       ;
; vfcontrol:uVF|m_vf[-14]~7                                                                                                                                 ; 3       ;
; vfcontrol:uVF|result~4                                                                                                                                    ; 3       ;
; vfcontrol:uVF|msignal[-13]                                                                                                                                ; 3       ;
; vfcontrol:uVF|msignal[-12]                                                                                                                                ; 3       ;
; vfcontrol:uVF|msignal[-11]                                                                                                                                ; 3       ;
; vfcontrol:uVF|msignal[-10]                                                                                                                                ; 3       ;
; vfcontrol:uVF|msignal[-9]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-8]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-7]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-6]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-5]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-4]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-3]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-2]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[-1]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|msignal[0]                                                                                                                                  ; 3       ;
; tabela_sin:usin_a|Mux2~4                                                                                                                                  ; 3       ;
; tabela_sin:usin_a|Mux0~2                                                                                                                                  ; 3       ;
; tabela_sin:usin_a|Mux6~48                                                                                                                                 ; 3       ;
; tabela_sin:usin_a|Mux6~11                                                                                                                                 ; 3       ;
; tabela_sin:usin_a|Mux3~8                                                                                                                                  ; 3       ;
; tabela_sin:usin_a|Mux11~0                                                                                                                                 ; 3       ;
; tabela_sin:usin_c|Result~8                                                                                                                                ; 3       ;
; tabela_sin:usin_b|Result~8                                                                                                                                ; 3       ;
; tabela_sin:usin_a|Result~8                                                                                                                                ; 3       ;
; integrador:u5|out_int[13]                                                                                                                                 ; 3       ;
; vfcontrol:uVF|Add2~32                                                                                                                                     ; 3       ;
; vfcontrol:uVF|Add2~30                                                                                                                                     ; 3       ;
; tabela_sin:usin_c|Add0~28                                                                                                                                 ; 3       ;
; tabela_sin:usin_c|Add0~26                                                                                                                                 ; 3       ;
; tabela_sin:usin_c|Add0~24                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|Add0~28                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|Add0~26                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|Add0~24                                                                                                                                 ; 3       ;
; tabela_sin:usin_a|Add0~26                                                                                                                                 ; 3       ;
; tabela_sin:usin_a|Add0~24                                                                                                                                 ; 3       ;
; tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2~DATAOUT28                                                                               ; 3       ;
; tabela_sin:usin_c|Add2~26                                                                                                                                 ; 3       ;
; tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~14          ; 3       ;
; tabela_sin:usin_b|Add2~26                                                                                                                                 ; 3       ;
; tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~14          ; 3       ;
; tabela_sin:usin_a|Add2~26                                                                                                                                 ; 3       ;
; tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~14          ; 3       ;
; SW[3]~input                                                                                                                                               ; 2       ;
; SW[2]~input                                                                                                                                               ; 2       ;
; SW[1]~input                                                                                                                                               ; 2       ;
; SW[0]~input                                                                                                                                               ; 2       ;
; tabela_sin:usin_a|Mux6~100                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux6~100                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux6~100                                                                                                                                ; 2       ;
; vfcontrol:uVF|incsignal[1]                                                                                                                                ; 2       ;
; vfcontrol:uVF|incsignal[2]                                                                                                                                ; 2       ;
; vfcontrol:uVF|incsignal[3]                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux0~5                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux2~14                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux2~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux6~96                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux4~39                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux4~35                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux4~21                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux4~18                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux5~56                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux0~0                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux6~88                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~87                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~75                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~68                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~67                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~65                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~60                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~57                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~52                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~43                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~41                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~34                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~32                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~31                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~30                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~15                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux6~9                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux6~8                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux6~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux6~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux7~185                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~163                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~162                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~157                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~153                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~152                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~144                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~143                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~134                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~133                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~131                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~123                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~122                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~111                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~110                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~106                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux7~105                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~154                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~153                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~131                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~130                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~113                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~112                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux8~50                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux8~49                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux8~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux9~99                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~98                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~80                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~79                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~72                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~71                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~48                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~45                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~44                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~42                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~38                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~36                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~29                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~26                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~25                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~20                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~19                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~16                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~13                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux9~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux4~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_c|Mux10~163                                                                                                                               ; 2       ;
; tabela_sin:usin_c|Mux10~7                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux10~0                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Mux12~19                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Mux13~170                                                                                                                               ; 2       ;
; tabela_sin:usin_c|Mux13~169                                                                                                                               ; 2       ;
; tabela_sin:usin_c|Mux13~4                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux0~5                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux2~14                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux2~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux6~96                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux4~39                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux4~35                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux4~21                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux4~18                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux5~56                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux0~0                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux6~88                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~87                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~75                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~68                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~67                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~65                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~60                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~57                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~52                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~43                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~41                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~34                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~32                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~31                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~30                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~15                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux6~9                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux6~8                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux6~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux6~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux7~185                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~163                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~162                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~157                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~153                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~152                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~144                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~143                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~134                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~133                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~131                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~123                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~122                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~111                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~110                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~106                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux7~105                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux8~154                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux8~153                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux8~130                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux8~113                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux8~112                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux8~50                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux8~49                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux8~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux9~99                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~98                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~80                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~79                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~72                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~71                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~48                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~45                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~44                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~42                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~38                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~36                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~29                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~26                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~25                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~20                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~19                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~16                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~13                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux9~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux4~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_b|Mux10~163                                                                                                                               ; 2       ;
; tabela_sin:usin_b|Mux10~7                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux10~0                                                                                                                                 ; 2       ;
; tabela_sin:usin_b|Mux12~19                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Mux13~170                                                                                                                               ; 2       ;
; tabela_sin:usin_b|Mux13~169                                                                                                                               ; 2       ;
; tabela_sin:usin_b|Mux13~4                                                                                                                                 ; 2       ;
; vfcontrol:uVF|msignal[-23]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-25]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-24]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-22]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-26]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-21]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-19]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-20]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-18]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-17]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-16]                                                                                                                                ; 2       ;
; vfcontrol:uVF|msignal[-27]                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux0~5                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux2~14                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux2~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux6~96                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux4~39                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux4~35                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux4~21                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux4~18                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux5~56                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux0~0                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux6~88                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~87                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~75                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~68                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~67                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~65                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~60                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~57                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~52                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~43                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~41                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~34                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~32                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~31                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~30                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~15                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux6~9                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux6~8                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux6~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux6~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux7~185                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~163                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~162                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~157                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~153                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~152                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~144                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~143                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~134                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~133                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~131                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~123                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~122                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~111                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~110                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~106                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux7~105                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux8~154                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux8~153                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux8~130                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux8~113                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux8~112                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux8~50                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux8~49                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux8~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux9~99                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~98                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~80                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~79                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~72                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~71                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~48                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~45                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~44                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~42                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~38                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~36                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~29                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~26                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~25                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~20                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~19                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~16                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~13                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux9~7                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux4~4                                                                                                                                  ; 2       ;
; tabela_sin:usin_a|Mux10~163                                                                                                                               ; 2       ;
; tabela_sin:usin_a|Mux10~7                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux10~0                                                                                                                                 ; 2       ;
; tabela_sin:usin_a|Mux12~19                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Mux13~170                                                                                                                               ; 2       ;
; tabela_sin:usin_a|Mux13~169                                                                                                                               ; 2       ;
; tabela_sin:usin_a|Mux13~4                                                                                                                                 ; 2       ;
; tabela_sin:usin_c|Result~36                                                                                                                               ; 2       ;
; tabela_sin:usin_c|Result~27                                                                                                                               ; 2       ;
; tabela_sin:usin_c|Result~26                                                                                                                               ; 2       ;
; tabela_sin:usin_c|rounds~8                                                                                                                                ; 2       ;
; tabela_sin:usin_b|Result~39                                                                                                                               ; 2       ;
; tabela_sin:usin_b|Result~36                                                                                                                               ; 2       ;
; tabela_sin:usin_b|Result~27                                                                                                                               ; 2       ;
; tabela_sin:usin_b|Result~26                                                                                                                               ; 2       ;
; tabela_sin:usin_b|rounds~8                                                                                                                                ; 2       ;
; tabela_sin:usin_a|Result~36                                                                                                                               ; 2       ;
; tabela_sin:usin_a|Result~27                                                                                                                               ; 2       ;
; tabela_sin:usin_a|Result~26                                                                                                                               ; 2       ;
; tabela_sin:usin_a|rounds~8                                                                                                                                ; 2       ;
; tabela_sin:usin_c|Result~4                                                                                                                                ; 2       ;
; tabela_sin:usin_c|lpm_mult:Mult1|multcore:mult_core|romout[3][3]~27                                                                                       ; 2       ;
; tabela_sin:usin_b|Result~4                                                                                                                                ; 2       ;
; tabela_sin:usin_b|lpm_mult:Mult1|multcore:mult_core|romout[3][3]~27                                                                                       ; 2       ;
; tabela_sin:usin_a|Result~4                                                                                                                                ; 2       ;
; tabela_sin:usin_a|lpm_mult:Mult1|multcore:mult_core|romout[3][3]~27                                                                                       ; 2       ;
; fbpspwmdt:PWM2_FC03|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC03|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC03|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC03|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC02|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC02|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC02|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC01|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC01|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC01|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC03|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC03|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC03|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC03|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC02|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC02|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC02|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC02|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC01|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC01|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FC01|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FC01|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC03|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC03|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC03|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC02|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC02|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC02|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC01|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC01|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC01|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC03|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC03|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC03|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC03|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC02|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC02|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC02|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC02|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC01|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC01|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FC01|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FC01|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB03|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB03|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB03|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB02|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB02|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB02|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB01|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB01|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB01|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB03|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB03|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB03|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB03|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB02|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB02|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB02|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB02|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB01|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB01|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FB01|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FB01|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB03|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB03|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB03|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB02|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB02|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB02|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|Add1~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB01|Add1~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB01|Add1~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB01|Add1~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count2[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB03|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB03|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB03|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB03|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB02|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB02|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB02|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB02|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB01|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB01|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM1_FB01|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM1_FB01|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FA03|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FA03|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FA03|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[5]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[4]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[2]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[3]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[1]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA03|var_Dead_Count1[0]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA02|Add0~17                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FA02|Add0~16                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FA02|Add0~13                                                                                                                               ; 2       ;
; fbpspwmdt:PWM2_FA02|Add0~8                                                                                                                                ; 2       ;
; fbpspwmdt:PWM2_FA02|var_Dead_Count1[6]                                                                                                                    ; 2       ;
; fbpspwmdt:PWM2_FA02|var_Dead_Count1[5]                                                                                                                    ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tabela_sin:usin_a|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tabela_sin:usin_b|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tabela_sin:usin_b|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y23_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tabela_sin:usin_c|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tabela_sin:usin_c|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,691 / 71,559 ( 14 % ) ;
; C16 interconnects     ; 133 / 2,597 ( 5 % )     ;
; C4 interconnects      ; 4,158 / 46,848 ( 9 % )  ;
; Direct links          ; 1,050 / 71,559 ( 1 % )  ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 5,913 / 24,624 ( 24 % ) ;
; R24 interconnects     ; 135 / 2,496 ( 5 % )     ;
; R4 interconnects      ; 4,355 / 62,424 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.84) ; Number of LABs  (Total = 608) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 15                            ;
; 3                                           ; 10                            ;
; 4                                           ; 3                             ;
; 5                                           ; 7                             ;
; 6                                           ; 18                            ;
; 7                                           ; 5                             ;
; 8                                           ; 5                             ;
; 9                                           ; 7                             ;
; 10                                          ; 5                             ;
; 11                                          ; 5                             ;
; 12                                          ; 17                            ;
; 13                                          ; 20                            ;
; 14                                          ; 22                            ;
; 15                                          ; 35                            ;
; 16                                          ; 415                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.54) ; Number of LABs  (Total = 608) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 87                            ;
; 1 Clock                            ; 175                           ;
; 1 Clock enable                     ; 47                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 4                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.98) ; Number of LABs  (Total = 608) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 17                            ;
; 3                                            ; 7                             ;
; 4                                            ; 5                             ;
; 5                                            ; 10                            ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 7                             ;
; 10                                           ; 13                            ;
; 11                                           ; 6                             ;
; 12                                           ; 14                            ;
; 13                                           ; 17                            ;
; 14                                           ; 22                            ;
; 15                                           ; 32                            ;
; 16                                           ; 314                           ;
; 17                                           ; 29                            ;
; 18                                           ; 14                            ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 8                             ;
; 22                                           ; 38                            ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 0                             ;
; 27                                           ; 3                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.61) ; Number of LABs  (Total = 608) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 125                           ;
; 2                                               ; 69                            ;
; 3                                               ; 79                            ;
; 4                                               ; 118                           ;
; 5                                               ; 52                            ;
; 6                                               ; 45                            ;
; 7                                               ; 30                            ;
; 8                                               ; 11                            ;
; 9                                               ; 8                             ;
; 10                                              ; 11                            ;
; 11                                              ; 14                            ;
; 12                                              ; 11                            ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 9                             ;
; 16                                              ; 16                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.14) ; Number of LABs  (Total = 608) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 56                            ;
; 5                                            ; 6                             ;
; 6                                            ; 37                            ;
; 7                                            ; 46                            ;
; 8                                            ; 80                            ;
; 9                                            ; 74                            ;
; 10                                           ; 57                            ;
; 11                                           ; 41                            ;
; 12                                           ; 19                            ;
; 13                                           ; 22                            ;
; 14                                           ; 12                            ;
; 15                                           ; 3                             ;
; 16                                           ; 14                            ;
; 17                                           ; 12                            ;
; 18                                           ; 24                            ;
; 19                                           ; 10                            ;
; 20                                           ; 3                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 10                            ;
; 26                                           ; 6                             ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
; 32                                           ; 4                             ;
; 33                                           ; 5                             ;
; 34                                           ; 6                             ;
; 35                                           ; 9                             ;
; 36                                           ; 6                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 73        ; 0            ; 73        ; 0            ; 0            ; 73        ; 73        ; 0            ; 73        ; 73        ; 0            ; 57           ; 0            ; 0            ; 16           ; 0            ; 57           ; 16           ; 0            ; 0            ; 0            ; 57           ; 0            ; 0            ; 0            ; 0            ; 0            ; 73        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 73           ; 0         ; 73           ; 73           ; 0         ; 0         ; 73           ; 0         ; 0         ; 73           ; 16           ; 73           ; 73           ; 57           ; 73           ; 16           ; 57           ; 73           ; 73           ; 73           ; 16           ; 73           ; 73           ; 73           ; 73           ; 73           ; 0         ; 73           ; 73           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FB[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FB[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FB[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FB[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FB[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FB[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FB[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FB[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FB[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FB[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FB[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FB[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FB[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FB[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FB[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FC[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FC[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET_FC[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FC[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FC[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1L_FC[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FC[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FC[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM1H_FC[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FC[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FC[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2L_FC[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FC[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FC[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM2H_FC[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FB[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FC[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FB[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FB[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FC[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT0_FC[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                        ;
+------------------------------------------------------+---------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)      ; Delay Added in ns ;
+------------------------------------------------------+---------------------------+-------------------+
; I/O,upll|altpll_component|auto_generated|pll1|clk[0] ; clk_div:uclkVF|clk_out_bi ; 12.0              ;
; upll|altpll_component|auto_generated|pll1|clk[0]     ; clk_div:u1|clk_out_bi     ; 9.1               ;
; clk_div:u1|clk_out_bi                                ; clk_div:u1|clk_out_bi     ; 2.1               ;
+------------------------------------------------------+---------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+---------------------------+---------------------------+-------------------+
; Source Register           ; Destination Register      ; Delay Added in ns ;
+---------------------------+---------------------------+-------------------+
; clk_div:uclkVF|clk_out_bi ; clk_div:uclkVF|clk_out_bi ; 2.109             ;
; rst                       ; theta_abc:u6|th_bi[10]    ; 2.083             ;
; en_PWM                    ; vfcontrol:uVF|msignal[1]  ; 2.003             ;
; SW[3]                     ; vfcontrol:uVF|msignal[1]  ; 1.401             ;
; clk_div:uclkVF|count[14]  ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[13]  ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[12]  ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[11]  ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[10]  ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[9]   ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[8]   ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[7]   ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[6]   ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[5]   ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
; clk_div:uclkVF|count[15]  ; clk_div:uclkVF|clk_out_bi ; 0.938             ;
+---------------------------+---------------------------+-------------------+
Note: This table only shows the top 15 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO_VF"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:upll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 16, clock division of 15, and phase shift of 0 degrees (0 ps) for pll:upll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_NANO_VF.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:upll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clk_div:u1|clk_out_bi 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_div:u1|clk_out_bi~0
Info (176353): Automatically promoted node clk_div:uclkVF|clk_out_bi 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_div:uclkVF|clk_out_bi~0
Info (176353): Automatically promoted node rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node theta_abc:u6|th_ai[15]
        Info (176357): Destination node theta_abc:u6|th_ai[14]
        Info (176357): Destination node theta_abc:u6|th_ai[13]
        Info (176357): Destination node theta_abc:u6|th_ai[12]
        Info (176357): Destination node theta_abc:u6|th_ai[11]
        Info (176357): Destination node theta_abc:u6|th_ai[10]
        Info (176357): Destination node theta_abc:u6|th_ai[9]
        Info (176357): Destination node theta_abc:u6|th_ai[8]
        Info (176357): Destination node theta_abc:u6|th_ai[7]
        Info (176357): Destination node theta_abc:u6|th_ai[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X10_Y11 to location X20_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:01:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 9.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/Administrator/Documents/GitHub/DE0_NANO/BASE/DE0_NANO_VF/output_files/DE0_NANO_VF.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1492 megabytes
    Info: Processing ended: Tue Mar 31 15:25:04 2015
    Info: Elapsed time: 00:01:59
    Info: Total CPU time (on all processors): 00:02:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Administrator/Documents/GitHub/DE0_NANO/BASE/DE0_NANO_VF/output_files/DE0_NANO_VF.fit.smsg.


