# プログラム
## demux14.v
```verilog
module demux14(
    input a,
    input [1:0] s,
    output [3:0] z
);
    function [3:0] demux;
        input a;
        input [1:0] s;
        begin
            case (s)
                2'b00: demux = {3'b000, a}; 
                2'b01: demux = {2'b00, a, 1'b0};
                2'b10: demux = {1'b0, a, 2'b00}; 
                2'b11: demux = {a, 3'b000};
                default: demux = 4'bxxxx;
            endcase
        end
    endfunction
    assign z = demux(a, s);
endmodule
```

# 実行結果
```
a: 1
s: 00 z: 0001
s: 01 z: 0010
s: 10 z: 0100
s: 11 z: 1000
```
