Timing Analyzer report for experiment3
Tue Oct 20 15:11:07 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_50'
 14. Slow 1200mV 85C Model Setup: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk_50'
 16. Slow 1200mV 85C Model Hold: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk_50'
 18. Slow 1200mV 85C Model Removal: 'clk_50'
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk_50'
 27. Slow 1200mV 0C Model Setup: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'clk_50'
 29. Slow 1200mV 0C Model Hold: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Recovery: 'clk_50'
 31. Slow 1200mV 0C Model Removal: 'clk_50'
 32. Slow 1200mV 0C Model Metastability Summary
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk_50'
 39. Fast 1200mV 0C Model Setup: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'
 40. Fast 1200mV 0C Model Hold: 'clk_50'
 41. Fast 1200mV 0C Model Hold: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Recovery: 'clk_50'
 43. Fast 1200mV 0C Model Removal: 'clk_50'
 44. Fast 1200mV 0C Model Metastability Summary
 45. Multicorner Timing Analysis Summary
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths Summary
 58. Clock Status Summary
 59. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; experiment3                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
;     Processor 3            ;   0.7%      ;
;     Processor 4            ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; SDC File List                                                  ;
+----------------------------+--------+--------------------------+
; SDC File Path              ; Status ; Read at                  ;
+----------------------------+--------+--------------------------+
; ../board/timing_50_MHz.sdc ; OK     ; Tue Oct 20 15:11:06 2020 ;
; ../board/timing_27_MHz.sdc ; OK     ; Tue Oct 20 15:11:06 2020 ;
+----------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------------------+-----------------------------------------------------------------+
; Clock Name                                                  ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                        ; Targets                                                         ;
+-------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------------------+-----------------------------------------------------------------+
; clk_27                                                      ; Base      ; 37.030 ; 27.01 MHz ; 0.000 ; 18.515 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                               ; { CLOCK_27_I }                                                  ;
; clk_50                                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                               ; { CLOCK_50_I }                                                  ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 17.357 ; 57.61 MHz ; 0.000 ; 8.678  ; 50.00      ; 15        ; 32          ;       ;        ;           ;            ; false    ; clk_27 ; UART_clock_inst|altpll_component|auto_generated|pll1|inclk[0] ; { UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+-------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------------------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------+------+
; 69.12 MHz  ; 69.12 MHz       ; clk_50                                                      ;      ;
; 282.89 MHz ; 282.89 MHz      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                  ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk_50                                                      ; 5.532  ; 0.000         ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 13.822 ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                  ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; clk_50                                                      ; 0.402 ; 0.000         ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.404 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk_50 ; 12.204 ; 0.000                ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; clk_50 ; 4.131 ; 0.000                ;
+--------+-------+----------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                    ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.379  ; 0.000         ;
; clk_50                                                      ; 9.733  ; 0.000         ;
; clk_27                                                      ; 18.331 ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                                   ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.532  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 8.379      ;
; 5.662  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 8.249      ;
; 5.767  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 8.144      ;
; 5.782  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 8.129      ;
; 5.848  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 8.063      ;
; 5.931  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.980      ;
; 6.015  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.896      ;
; 6.085  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.826      ;
; 6.627  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.284      ;
; 6.656  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.255      ;
; 6.786  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.125      ;
; 6.807  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 7.104      ;
; 6.933  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.978      ;
; 6.973  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.938      ;
; 7.057  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.854      ;
; 7.099  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.812      ;
; 7.108  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.803      ;
; 7.191  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.720      ;
; 7.205  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.706      ;
; 7.213  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.698      ;
; 7.250  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.661      ;
; 7.363  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.548      ;
; 7.364  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.547      ;
; 7.392  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.519      ;
; 7.412  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.499      ;
; 7.413  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.498      ;
; 7.427  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.484      ;
; 7.505  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.406      ;
; 7.538  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.373      ;
; 7.541  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.370      ;
; 7.542  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.369      ;
; 7.542  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.369      ;
; 7.683  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.228      ;
; 7.686  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.225      ;
; 7.755  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.156      ;
; 7.878  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 6.033      ;
; 8.202  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 5.709      ;
; 8.212  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 5.699      ;
; 8.400  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 5.511      ;
; 8.521  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 5.390      ;
; 8.713  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 5.198      ;
; 8.736  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 5.175      ;
; 8.951  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.960      ;
; 9.023  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.888      ;
; 9.039  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.872      ;
; 9.049  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.862      ;
; 9.050  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.861      ;
; 9.060  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.851      ;
; 9.149  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.762      ;
; 9.163  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.748      ;
; 9.201  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.710      ;
; 9.235  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.676      ;
; 9.263  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.648      ;
; 9.346  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.565      ;
; 9.378  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.533      ;
; 9.407  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -3.069     ; 4.504      ;
; 10.079 ; UART_rx_address[8]~_Duplicate_3             ; SEVEN_SEGMENT_N_O[2][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.974     ; 3.927      ;
; 10.095 ; UART_rx_address[8]~_Duplicate_1             ; SEVEN_SEGMENT_N_O[2][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.968     ; 3.917      ;
; 10.101 ; UART_rx_address[8]                          ; SEVEN_SEGMENT_N_O[2][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.952     ; 3.927      ;
; 10.103 ; UART_rx_address[8]~_Duplicate_2             ; SEVEN_SEGMENT_N_O[2][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.960     ; 3.917      ;
; 10.121 ; error_count[2]                              ; LED_GREEN_O[3]                             ; clk_50       ; clk_50      ; 20.000       ; -3.015     ; 3.844      ;
; 10.124 ; over_run_count[1]                           ; LED_GREEN_O[5]                             ; clk_50       ; clk_50      ; 20.000       ; -3.022     ; 3.834      ;
; 10.134 ; error_count[1]                              ; LED_GREEN_O[2]                             ; clk_50       ; clk_50      ; 20.000       ; -3.012     ; 3.834      ;
; 10.152 ; over_run_count[2]                           ; LED_GREEN_O[6]                             ; clk_50       ; clk_50      ; 20.000       ; -3.024     ; 3.804      ;
; 10.152 ; over_run_count[0]                           ; LED_GREEN_O[4]                             ; clk_50       ; clk_50      ; 20.000       ; -3.024     ; 3.804      ;
; 10.167 ; error_count[0]                              ; LED_GREEN_O[1]                             ; clk_50       ; clk_50      ; 20.000       ; -3.039     ; 3.774      ;
; 10.170 ; UART_rx_done                                ; LED_GREEN_O[0]                             ; clk_50       ; clk_50      ; 20.000       ; -3.036     ; 3.774      ;
; 12.124 ; UART_receive_controller:UART_RX|Frame_error ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.131     ; 7.628      ;
; 12.268 ; SWITCH_I[0]                                 ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; 2.943      ; 7.558      ;
; 12.328 ; UART_RX_I                                   ; UART_receive_controller:UART_RX|RX_data_in ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 7.619      ;
; 12.639 ; error_count[1]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.136     ; 7.108      ;
; 12.694 ; SWITCH_I[0]                                 ; UART_rx_address[8]                         ; clk_50       ; clk_50      ; 20.000       ; 2.864      ; 7.055      ;
; 12.702 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_2            ; clk_50       ; clk_50      ; 20.000       ; 2.871      ; 7.054      ;
; 12.739 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_1            ; clk_50       ; clk_50      ; 20.000       ; 2.879      ; 7.025      ;
; 12.908 ; error_count[0]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.136     ; 6.839      ;
; 12.982 ; error_count[2]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.136     ; 6.765      ;
; 13.015 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_3            ; clk_50       ; clk_50      ; 20.000       ; 2.885      ; 6.755      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[1]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[2]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[3]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[4]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[5]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[6]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[7]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_4            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.490 ; SWITCH_I[0]                                 ; UART_rx_address[0]                         ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.464      ;
; 13.515 ; UART_receive_controller:UART_RX|Frame_error ; error_count[0]                             ; clk_50       ; clk_50      ; 20.000       ; -0.108     ; 6.260      ;
; 13.654 ; SWITCH_I[0]                                 ; UART_rx_enable                             ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.298      ;
; 13.698 ; SWITCH_I[0]                                 ; RX_state.S_RX_IDLE                         ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.254      ;
; 13.871 ; UART_receive_controller:UART_RX|Overrun     ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.123     ; 5.889      ;
; 14.096 ; error_count[0]~_Duplicate_1                 ; error_count[0]                             ; clk_50       ; clk_50      ; 20.000       ; -0.113     ; 5.674      ;
; 14.294 ; SWITCH_I[0]                                 ; switch_0_buf                               ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 5.658      ;
; 14.340 ; over_run_count[0]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.128     ; 5.415      ;
; 14.470 ; UART_rx_address[6]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.118     ; 5.295      ;
; 14.473 ; RX_state.S_RX_IDLE                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.116     ; 5.294      ;
; 14.497 ; UART_rx_address[2]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.118     ; 5.268      ;
; 14.598 ; UART_rx_address[5]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.118     ; 5.167      ;
; 14.627 ; over_run_count[1]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.128     ; 5.128      ;
; 14.636 ; UART_rx_address[3]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.118     ; 5.129      ;
; 14.648 ; over_run_count[2]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.128     ; 5.107      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                   ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 13.822 ; UART_tx_address[3]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 3.458      ;
; 13.897 ; UART_tx_address[3]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 3.381      ;
; 13.941 ; UART_tx_address[5]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 3.339      ;
; 13.952 ; UART_tx_address[2]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 3.328      ;
; 14.016 ; UART_tx_address[5]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 3.262      ;
; 14.027 ; UART_tx_address[2]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 3.251      ;
; 14.086 ; UART_tx_address[7]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 3.194      ;
; 14.121 ; UART_tx_address[1]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 3.159      ;
; 14.161 ; UART_tx_address[7]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 3.117      ;
; 14.196 ; UART_tx_address[1]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 3.082      ;
; 14.252 ; UART_tx_address[4]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 3.028      ;
; 14.282 ; UART_tx_address[0]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.998      ;
; 14.327 ; UART_tx_address[4]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.951      ;
; 14.332 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.944      ;
; 14.332 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.944      ;
; 14.332 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.944      ;
; 14.332 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.944      ;
; 14.357 ; UART_tx_address[0]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.921      ;
; 14.414 ; UART_tx_address[6]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.866      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.441 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.833      ;
; 14.471 ; UART_tx_address[8]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.809      ;
; 14.489 ; UART_tx_address[6]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.789      ;
; 14.530 ; UART_tx_clock                                         ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.746      ;
; 14.532 ; UART_tx_clock                                         ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.742      ;
; 14.532 ; UART_tx_clock                                         ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.742      ;
; 14.532 ; UART_tx_clock                                         ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.742      ;
; 14.532 ; UART_tx_clock                                         ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.742      ;
; 14.535 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.741      ;
; 14.535 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.741      ;
; 14.546 ; UART_tx_address[8]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.732      ;
; 14.598 ; UART_tx_address[3]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.680      ;
; 14.675 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.601      ;
; 14.675 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.601      ;
; 14.683 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.595      ;
; 14.717 ; UART_tx_address[5]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.561      ;
; 14.723 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.553      ;
; 14.724 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.552      ;
; 14.725 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.551      ;
; 14.725 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.551      ;
; 14.727 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.549      ;
; 14.728 ; UART_tx_address[2]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.550      ;
; 14.773 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.503      ;
; 14.773 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.503      ;
; 14.773 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.503      ;
; 14.773 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.503      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.785 ; switch_1_buf                                          ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.489      ;
; 14.821 ; UART_transmit_controller:UART_TX|data_count[0]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.455      ;
; 14.821 ; UART_transmit_controller:UART_TX|data_count[0]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.455      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.825 ; UART_tx_clock_buf                                     ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.083     ; 2.447      ;
; 14.838 ; UART_transmit_controller:UART_TX|Empty                ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.436      ;
; 14.857 ; UART_transmit_controller:UART_TX|Empty                ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.417      ;
; 14.862 ; UART_tx_address[7]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.416      ;
; 14.863 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.413      ;
; 14.864 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.412      ;
; 14.867 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.409      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.867 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.081     ; 2.407      ;
; 14.874 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.402      ;
; 14.874 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.402      ;
; 14.878 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.398      ;
; 14.886 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.390      ;
; 14.886 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.390      ;
; 14.892 ; switch_1_buf                                          ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.384      ;
; 14.892 ; switch_1_buf                                          ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.384      ;
; 14.892 ; switch_1_buf                                          ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.384      ;
; 14.892 ; switch_1_buf                                          ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.384      ;
; 14.897 ; UART_tx_address[1]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.077     ; 2.381      ;
; 14.931 ; UART_tx_clock_div[1]                                  ; UART_tx_clock_div[4]                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.345      ;
; 14.931 ; UART_tx_clock_div[1]                                  ; UART_tx_clock_div[5]                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.079     ; 2.345      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; over_run_count[2]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; over_run_count[1]~_Duplicate_1                                ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; error_count[2]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; error_count[1]~_Duplicate_1                                   ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; error_count[0]~_Duplicate_1                                   ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; RX_state.S_RX_IDLE                                            ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_rx_unload_data                                           ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|Overrun                       ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|Empty                         ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|data_count[0]                 ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|data_count[2]                 ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|data_count[1]                 ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.418 ; over_run_count[1]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.685      ;
; 0.422 ; error_count[0]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.689      ;
; 0.428 ; error_count[0]~_Duplicate_1                                   ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.695      ;
; 0.447 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.714      ;
; 0.451 ; UART_receive_controller:UART_RX|Empty                         ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.717      ;
; 0.479 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.745      ;
; 0.480 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.746      ;
; 0.483 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.749      ;
; 0.594 ; RX_state.S_RX_IDLE                                            ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.861      ;
; 0.604 ; RX_state.S_RX_IDLE                                            ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.871      ;
; 0.634 ; error_count[1]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.901      ;
; 0.641 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.908      ;
; 0.644 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.914      ;
; 0.650 ; UART_receive_controller:UART_RX|clock_count[9]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.917      ;
; 0.654 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; UART_receive_controller:UART_RX|clock_count[8]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.921      ;
; 0.657 ; UART_rx_address[8]~_Duplicate_4                               ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.924      ;
; 0.665 ; UART_rx_address[7]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.932      ;
; 0.665 ; UART_rx_address[5]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.933      ;
; 0.668 ; UART_rx_address[4]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.935      ;
; 0.670 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.937      ;
; 0.672 ; UART_receive_controller:UART_RX|data_count[0]                 ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.938      ;
; 0.686 ; UART_rx_address[3]                                            ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.953      ;
; 0.697 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.963      ;
; 0.711 ; RX_state.S_RX_IDLE                                            ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.978      ;
; 0.811 ; UART_rx_address[6]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.078      ;
; 0.819 ; UART_receive_controller:UART_RX|clock_count[1]                ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.086      ;
; 0.839 ; UART_receive_controller:UART_RX|Empty                         ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 1.110      ;
; 0.840 ; UART_receive_controller:UART_RX|Empty                         ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 1.111      ;
; 0.863 ; UART_rx_address[2]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.130      ;
; 0.875 ; UART_rx_unload_data                                           ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.137      ;
; 0.909 ; UART_receive_controller:UART_RX|Overrun                       ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 1.180      ;
; 0.932 ; UART_receive_controller:UART_RX|Frame_error                   ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 1.203      ;
; 0.959 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.226      ;
; 0.961 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.228      ;
; 0.974 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.241      ;
; 0.979 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.246      ;
; 0.981 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.248      ;
; 0.981 ; UART_receive_controller:UART_RX|clock_count[8]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.248      ;
; 0.982 ; UART_rx_address[7]                                            ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.249      ;
; 0.982 ; UART_rx_address[5]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.250      ;
; 0.986 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.253      ;
; 0.993 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.260      ;
; 0.995 ; UART_rx_address[4]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.262      ;
; 0.998 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.265      ;
; 1.000 ; UART_rx_address[4]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.267      ;
; 1.004 ; UART_rx_address[3]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.271      ;
; 1.007 ; UART_rx_address[1]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.274      ;
; 1.025 ; UART_rx_address[0]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.292      ;
; 1.038 ; switch_0_buf                                                  ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.305      ;
; 1.058 ; UART_rx_address[0]                                            ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.325      ;
; 1.068 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.334      ;
; 1.077 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.343      ;
; 1.077 ; UART_receive_controller:UART_RX|RX_data_in                    ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.344      ;
; 1.080 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.347      ;
; 1.082 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.349      ;
; 1.086 ; UART_receive_controller:UART_RX|Frame_error                   ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.354      ;
; 1.100 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; UART_rx_address[5]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.370      ;
; 1.104 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.372      ;
; 1.105 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.372      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 1.376      ;
; 1.107 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 1.374      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.404 ; UART_tx_start                                              ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_transmit_controller:UART_TX|Empty                     ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_tx_clock                                              ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_tx_done                                               ; UART_tx_done                                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.496 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.761      ;
; 0.498 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.763      ;
; 0.498 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.763      ;
; 0.567 ; TX_state.S_TX_WAIT_TRANSMIT                                ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.832      ;
; 0.573 ; TX_state.S_TX_WAIT_TRANSMIT                                ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.838      ;
; 0.608 ; TX_state.S_TX_START_TRANSMIT                               ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.873      ;
; 0.612 ; TX_state.S_TX_IDLE                                         ; TX_state.S_TX_START_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.877      ;
; 0.618 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.885      ;
; 0.629 ; TX_state.S_TX_IDLE                                         ; UART_tx_done                                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.896      ;
; 0.631 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.898      ;
; 0.640 ; TX_state.S_TX_TRANSMIT_DATA                                ; TX_state.S_TX_WAIT_TRANSMIT                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.905      ;
; 0.642 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.907      ;
; 0.643 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.906      ;
; 0.643 ; UART_tx_clock_div[7]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.908      ;
; 0.647 ; UART_tx_clock_div[6]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.912      ;
; 0.648 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.913      ;
; 0.649 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.914      ;
; 0.661 ; UART_tx_address[5]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; UART_tx_address[8]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.927      ;
; 0.668 ; UART_tx_address[2]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.933      ;
; 0.668 ; UART_tx_address[1]                                         ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.933      ;
; 0.671 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.934      ;
; 0.672 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[0]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.937      ;
; 0.679 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.944      ;
; 0.684 ; UART_tx_address[0]                                         ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.949      ;
; 0.693 ; UART_tx_address[7]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.958      ;
; 0.695 ; UART_tx_address[6]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.960      ;
; 0.696 ; UART_tx_address[4]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.961      ;
; 0.753 ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.020      ;
; 0.753 ; UART_tx_start                                              ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.018      ;
; 0.794 ; UART_tx_clock                                              ; UART_tx_clock_buf                                          ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.807 ; UART_tx_clock_div[1]                                       ; UART_tx_clock_div[1]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.072      ;
; 0.818 ; UART_tx_address[3]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.083      ;
; 0.824 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.091      ;
; 0.867 ; TX_state.S_TX_START_TRANSMIT                               ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.132      ;
; 0.880 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|UART_TX_O                 ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.143      ;
; 0.884 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.151      ;
; 0.898 ; UART_tx_address[8]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.165      ;
; 0.924 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_transmit_controller:UART_TX|UART_TX_O                 ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.185      ;
; 0.946 ; UART_tx_clock_div[0]                                       ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.209      ;
; 0.952 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.215      ;
; 0.960 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.225      ;
; 0.961 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.226      ;
; 0.974 ; UART_tx_clock_div[6]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.239      ;
; 0.975 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[1]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.241      ;
; 0.978 ; UART_tx_address[5]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.243      ;
; 0.980 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.245      ;
; 0.981 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.246      ;
; 0.981 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.246      ;
; 0.985 ; UART_tx_address[1]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.250      ;
; 0.994 ; UART_tx_address[0]                                         ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; UART_tx_address[2]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.260      ;
; 0.999 ; UART_tx_address[0]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.264      ;
; 1.000 ; UART_tx_address[2]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.265      ;
; 1.010 ; UART_tx_address[7]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.275      ;
; 1.011 ; UART_tx_address[6]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.278      ;
; 1.015 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.280      ;
; 1.022 ; UART_tx_address[6]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.287      ;
; 1.023 ; UART_tx_address[4]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.288      ;
; 1.024 ; UART_transmit_controller:UART_TX|Empty                     ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.289      ;
; 1.027 ; UART_tx_address[6]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.292      ;
; 1.028 ; UART_tx_address[4]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.293      ;
; 1.033 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.298      ;
; 1.068 ; UART_transmit_controller:UART_TX|Empty                     ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.331      ;
; 1.068 ; UART_tx_clock_div[3]                                       ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.331      ;
; 1.081 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.346      ;
; 1.082 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.347      ;
; 1.087 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.352      ;
; 1.099 ; UART_tx_address[5]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.364      ;
; 1.101 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.366      ;
; 1.102 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.368      ;
; 1.104 ; UART_tx_address[5]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.369      ;
; 1.106 ; UART_tx_address[1]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.371      ;
; 1.107 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.372      ;
; 1.107 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.372      ;
; 1.111 ; UART_tx_address[1]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.376      ;
; 1.120 ; UART_tx_address[0]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.385      ;
; 1.121 ; UART_tx_address[2]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.386      ;
; 1.125 ; UART_tx_clock_div[1]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.390      ;
; 1.125 ; UART_tx_address[0]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.390      ;
; 1.126 ; UART_tx_address[2]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.391      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
; 1.131 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.394      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                    ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.204 ; SWITCH_I[17] ; over_run_count[1]                                             ; clk_50       ; clk_50      ; 20.000       ; 2.930      ; 7.609      ;
; 12.298 ; SWITCH_I[17] ; error_count[1]                                                ; clk_50       ; clk_50      ; 20.000       ; 2.920      ; 7.505      ;
; 12.358 ; SWITCH_I[17] ; error_count[0]                                                ; clk_50       ; clk_50      ; 20.000       ; 2.946      ; 7.471      ;
; 12.422 ; SWITCH_I[17] ; over_run_count[0]                                             ; clk_50       ; clk_50      ; 20.000       ; 2.931      ; 7.392      ;
; 12.422 ; SWITCH_I[17] ; over_run_count[2]                                             ; clk_50       ; clk_50      ; 20.000       ; 2.931      ; 7.392      ;
; 12.445 ; SWITCH_I[17] ; error_count[2]                                                ; clk_50       ; clk_50      ; 20.000       ; 2.923      ; 7.361      ;
; 12.594 ; SWITCH_I[17] ; UART_rx_done                                                  ; clk_50       ; clk_50      ; 20.000       ; 2.943      ; 7.232      ;
; 13.601 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_2                               ; clk_50       ; clk_50      ; 20.000       ; 2.871      ; 6.155      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.612 ; SWITCH_I[17] ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.956      ; 6.342      ;
; 13.615 ; SWITCH_I[17] ; UART_rx_address[8]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.864      ; 6.134      ;
; 13.640 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_1                               ; clk_50       ; clk_50      ; 20.000       ; 2.879      ; 6.124      ;
; 13.798 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.150      ;
; 13.798 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.150      ;
; 13.798 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.150      ;
; 13.798 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.150      ;
; 13.801 ; SWITCH_I[17] ; switch_0_buf                                                  ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.801 ; SWITCH_I[17] ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 2.954      ; 6.151      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.805 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 20.000       ; 2.950      ; 6.143      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RX_data_in                    ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.810 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 20.000       ; 2.949      ; 6.137      ;
; 13.997 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_3                               ; clk_50       ; clk_50      ; 20.000       ; 2.885      ; 5.773      ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                    ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.131 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_3                               ; clk_50       ; clk_50      ; 0.000        ; 2.974      ; 5.219      ;
; 4.223 ; SWITCH_I[17] ; switch_0_buf                                                  ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.223 ; SWITCH_I[17] ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 3.067      ; 5.476      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.229 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 3.063      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RX_data_in                    ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.231 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 3.061      ; 5.478      ;
; 4.232 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 0.000        ; 3.062      ; 5.480      ;
; 4.232 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 3.062      ; 5.480      ;
; 4.232 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 3.062      ; 5.480      ;
; 4.232 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 3.062      ; 5.480      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.426 ; SWITCH_I[17] ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 3.069      ; 5.681      ;
; 4.475 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_1                               ; clk_50       ; clk_50      ; 0.000        ; 2.968      ; 5.557      ;
; 4.503 ; SWITCH_I[17] ; UART_rx_address[8]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.952      ; 5.569      ;
; 4.513 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_2                               ; clk_50       ; clk_50      ; 0.000        ; 2.960      ; 5.587      ;
; 5.340 ; SWITCH_I[17] ; UART_rx_done                                                  ; clk_50       ; clk_50      ; 0.000        ; 3.036      ; 6.486      ;
; 5.536 ; SWITCH_I[17] ; error_count[2]                                                ; clk_50       ; clk_50      ; 0.000        ; 3.015      ; 6.661      ;
; 5.554 ; SWITCH_I[17] ; over_run_count[0]                                             ; clk_50       ; clk_50      ; 0.000        ; 3.024      ; 6.688      ;
; 5.554 ; SWITCH_I[17] ; over_run_count[2]                                             ; clk_50       ; clk_50      ; 0.000        ; 3.024      ; 6.688      ;
; 5.662 ; SWITCH_I[17] ; error_count[0]                                                ; clk_50       ; clk_50      ; 0.000        ; 3.039      ; 6.811      ;
; 5.664 ; SWITCH_I[17] ; error_count[1]                                                ; clk_50       ; clk_50      ; 0.000        ; 3.012      ; 6.786      ;
; 5.783 ; SWITCH_I[17] ; over_run_count[1]                                             ; clk_50       ; clk_50      ; 0.000        ; 3.022      ; 6.915      ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------+------+
; 75.93 MHz  ; 75.93 MHz       ; clk_50                                                      ;      ;
; 313.38 MHz ; 313.38 MHz      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                   ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk_50                                                      ; 6.830  ; 0.000         ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 14.166 ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                   ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; clk_50                                                      ; 0.354 ; 0.000         ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.355 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; clk_50 ; 12.809 ; 0.000               ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_50 ; 3.883 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                     ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.381  ; 0.000         ;
; clk_50                                                      ; 9.752  ; 0.000         ;
; clk_27                                                      ; 18.317 ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                    ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.830  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 7.364      ;
; 6.937  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 7.257      ;
; 7.001  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 7.193      ;
; 7.020  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 7.174      ;
; 7.102  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 7.092      ;
; 7.164  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 7.030      ;
; 7.254  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.940      ;
; 7.305  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.889      ;
; 7.702  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.492      ;
; 7.738  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.456      ;
; 7.777  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.417      ;
; 7.845  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.349      ;
; 7.971  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.223      ;
; 8.011  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.183      ;
; 8.024  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.170      ;
; 8.025  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.169      ;
; 8.084  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.110      ;
; 8.109  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.085      ;
; 8.118  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.076      ;
; 8.124  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 6.070      ;
; 8.198  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.996      ;
; 8.277  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.917      ;
; 8.308  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.886      ;
; 8.383  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.811      ;
; 8.434  ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.760      ;
; 8.435  ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.759      ;
; 8.450  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.744      ;
; 8.462  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.732      ;
; 8.470  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.724      ;
; 8.487  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.707      ;
; 8.612  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.582      ;
; 8.614  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.580      ;
; 8.623  ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.571      ;
; 8.732  ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.462      ;
; 8.740  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.454      ;
; 8.742  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.452      ;
; 9.044  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.150      ;
; 9.064  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 5.130      ;
; 9.242  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.952      ;
; 9.331  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.863      ;
; 9.569  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.625      ;
; 9.597  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.597      ;
; 9.726  ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.468      ;
; 9.816  ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.378      ;
; 9.828  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.366      ;
; 9.851  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.343      ;
; 9.856  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.338      ;
; 9.893  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.301      ;
; 9.919  ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.275      ;
; 9.948  ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.246      ;
; 10.011 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.183      ;
; 10.041 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.153      ;
; 10.070 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.124      ;
; 10.119 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.075      ;
; 10.131 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.063      ;
; 10.174 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -2.786     ; 4.020      ;
; 10.854 ; UART_rx_address[8]~_Duplicate_3             ; SEVEN_SEGMENT_N_O[2][5]                    ; clk_50       ; clk_50      ; 20.000       ; -2.695     ; 3.431      ;
; 10.871 ; UART_rx_address[8]~_Duplicate_1             ; SEVEN_SEGMENT_N_O[2][3]                    ; clk_50       ; clk_50      ; 20.000       ; -2.688     ; 3.421      ;
; 10.878 ; UART_rx_address[8]~_Duplicate_2             ; SEVEN_SEGMENT_N_O[2][4]                    ; clk_50       ; clk_50      ; 20.000       ; -2.681     ; 3.421      ;
; 10.878 ; UART_rx_address[8]                          ; SEVEN_SEGMENT_N_O[2][0]                    ; clk_50       ; clk_50      ; 20.000       ; -2.671     ; 3.431      ;
; 10.905 ; over_run_count[1]                           ; LED_GREEN_O[5]                             ; clk_50       ; clk_50      ; 20.000       ; -2.735     ; 3.340      ;
; 10.905 ; error_count[2]                              ; LED_GREEN_O[3]                             ; clk_50       ; clk_50      ; 20.000       ; -2.725     ; 3.350      ;
; 10.915 ; error_count[1]                              ; LED_GREEN_O[2]                             ; clk_50       ; clk_50      ; 20.000       ; -2.725     ; 3.340      ;
; 10.934 ; over_run_count[2]                           ; LED_GREEN_O[6]                             ; clk_50       ; clk_50      ; 20.000       ; -2.736     ; 3.310      ;
; 10.934 ; over_run_count[0]                           ; LED_GREEN_O[4]                             ; clk_50       ; clk_50      ; 20.000       ; -2.736     ; 3.310      ;
; 10.950 ; error_count[0]                              ; LED_GREEN_O[1]                             ; clk_50       ; clk_50      ; 20.000       ; -2.750     ; 3.280      ;
; 10.953 ; UART_rx_done                                ; LED_GREEN_O[0]                             ; clk_50       ; clk_50      ; 20.000       ; -2.747     ; 3.280      ;
; 12.661 ; UART_receive_controller:UART_RX|Frame_error ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.128     ; 7.098      ;
; 12.870 ; SWITCH_I[0]                                 ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; 2.667      ; 6.684      ;
; 12.916 ; UART_RX_I                                   ; UART_receive_controller:UART_RX|RX_data_in ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 6.762      ;
; 13.118 ; error_count[1]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.132     ; 6.637      ;
; 13.241 ; SWITCH_I[0]                                 ; UART_rx_address[8]                         ; clk_50       ; clk_50      ; 20.000       ; 2.592      ; 6.240      ;
; 13.254 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_2            ; clk_50       ; clk_50      ; 20.000       ; 2.602      ; 6.237      ;
; 13.287 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_1            ; clk_50       ; clk_50      ; 20.000       ; 2.608      ; 6.210      ;
; 13.357 ; error_count[0]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.132     ; 6.398      ;
; 13.426 ; error_count[2]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.132     ; 6.329      ;
; 13.535 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_3            ; clk_50       ; clk_50      ; 20.000       ; 2.615      ; 5.969      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[1]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[2]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[3]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[4]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[5]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[6]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[7]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_4            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.959 ; SWITCH_I[0]                                 ; UART_rx_address[0]                         ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.726      ;
; 13.994 ; UART_receive_controller:UART_RX|Frame_error ; error_count[0]                             ; clk_50       ; clk_50      ; 20.000       ; -0.104     ; 5.789      ;
; 14.105 ; SWITCH_I[0]                                 ; UART_rx_enable                             ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.578      ;
; 14.172 ; SWITCH_I[0]                                 ; RX_state.S_RX_IDLE                         ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.511      ;
; 14.462 ; UART_receive_controller:UART_RX|Overrun     ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.117     ; 5.308      ;
; 14.514 ; error_count[0]~_Duplicate_1                 ; error_count[0]                             ; clk_50       ; clk_50      ; 20.000       ; -0.108     ; 5.265      ;
; 14.691 ; SWITCH_I[0]                                 ; switch_0_buf                               ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 4.992      ;
; 14.847 ; RX_state.S_RX_IDLE                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.110     ; 4.930      ;
; 14.874 ; over_run_count[0]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.121     ; 4.892      ;
; 14.984 ; UART_rx_address[6]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.112     ; 4.791      ;
; 15.016 ; UART_rx_address[2]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.112     ; 4.759      ;
; 15.095 ; UART_rx_address[5]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.112     ; 4.680      ;
; 15.131 ; over_run_count[1]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.121     ; 4.635      ;
; 15.131 ; UART_rx_address[3]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.112     ; 4.644      ;
; 15.145 ; UART_receive_controller:UART_RX|Overrun     ; over_run_count[0]                          ; clk_50       ; clk_50      ; 20.000       ; -0.117     ; 4.625      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                   ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 14.166 ; UART_tx_address[3]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 3.123      ;
; 14.263 ; UART_tx_address[3]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 3.024      ;
; 14.274 ; UART_tx_address[5]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 3.015      ;
; 14.278 ; UART_tx_address[2]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 3.011      ;
; 14.371 ; UART_tx_address[5]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.916      ;
; 14.375 ; UART_tx_address[2]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.912      ;
; 14.400 ; UART_tx_address[7]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 2.889      ;
; 14.426 ; UART_tx_address[1]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 2.863      ;
; 14.497 ; UART_tx_address[7]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.790      ;
; 14.523 ; UART_tx_address[1]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.764      ;
; 14.547 ; UART_tx_address[4]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 2.742      ;
; 14.572 ; UART_tx_address[0]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 2.717      ;
; 14.599 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.686      ;
; 14.599 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.686      ;
; 14.599 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.686      ;
; 14.599 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.686      ;
; 14.644 ; UART_tx_address[4]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.643      ;
; 14.669 ; UART_tx_address[0]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.618      ;
; 14.693 ; UART_tx_address[6]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 2.596      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.715 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.568      ;
; 14.745 ; UART_tx_address[8]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.067     ; 2.544      ;
; 14.790 ; UART_tx_address[6]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.497      ;
; 14.795 ; UART_tx_clock                                         ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.488      ;
; 14.795 ; UART_tx_clock                                         ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.488      ;
; 14.795 ; UART_tx_clock                                         ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.488      ;
; 14.795 ; UART_tx_clock                                         ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.488      ;
; 14.797 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.488      ;
; 14.797 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.488      ;
; 14.809 ; UART_tx_clock                                         ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.476      ;
; 14.842 ; UART_tx_address[8]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.445      ;
; 14.889 ; UART_tx_address[3]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.398      ;
; 14.899 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.388      ;
; 14.918 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.367      ;
; 14.918 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.367      ;
; 14.974 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.311      ;
; 14.974 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.311      ;
; 14.975 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.310      ;
; 14.975 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.310      ;
; 14.978 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.307      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.979 ; switch_1_buf                                          ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.304      ;
; 14.997 ; UART_tx_address[5]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.290      ;
; 15.001 ; UART_tx_address[2]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.286      ;
; 15.018 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.267      ;
; 15.018 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.267      ;
; 15.018 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.267      ;
; 15.018 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.267      ;
; 15.042 ; UART_transmit_controller:UART_TX|data_count[0]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.243      ;
; 15.042 ; UART_transmit_controller:UART_TX|data_count[0]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.243      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.051 ; UART_tx_clock_buf                                     ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.075     ; 2.230      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.060 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.223      ;
; 15.063 ; UART_transmit_controller:UART_TX|Empty                ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.220      ;
; 15.092 ; UART_transmit_controller:UART_TX|Empty                ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.073     ; 2.191      ;
; 15.093 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.192      ;
; 15.093 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.192      ;
; 15.097 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.188      ;
; 15.102 ; switch_1_buf                                          ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.183      ;
; 15.102 ; switch_1_buf                                          ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.183      ;
; 15.102 ; switch_1_buf                                          ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.183      ;
; 15.102 ; switch_1_buf                                          ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.183      ;
; 15.117 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.168      ;
; 15.117 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.168      ;
; 15.123 ; UART_tx_address[7]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.069     ; 2.164      ;
; 15.126 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.159      ;
; 15.127 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.158      ;
; 15.131 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.154      ;
; 15.149 ; UART_tx_clock_div[1]                                  ; UART_tx_clock_div[4]                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.136      ;
; 15.149 ; UART_tx_clock_div[1]                                  ; UART_tx_clock_div[5]                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.136      ;
; 15.149 ; UART_tx_clock_div[1]                                  ; UART_tx_clock_div[6]                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.071     ; 2.136      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                                         ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; over_run_count[2]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; over_run_count[1]~_Duplicate_1                                ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|Overrun                       ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; error_count[2]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; error_count[1]~_Duplicate_1                                   ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; error_count[0]~_Duplicate_1                                   ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; RX_state.S_RX_IDLE                                            ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_rx_unload_data                                           ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|Empty                         ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|data_count[0]                 ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|data_count[2]                 ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|data_count[1]                 ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.378 ; over_run_count[1]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.621      ;
; 0.382 ; error_count[0]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.625      ;
; 0.387 ; error_count[0]~_Duplicate_1                                   ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.630      ;
; 0.405 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.648      ;
; 0.416 ; UART_receive_controller:UART_RX|Empty                         ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.659      ;
; 0.440 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.683      ;
; 0.441 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.684      ;
; 0.444 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.687      ;
; 0.541 ; RX_state.S_RX_IDLE                                            ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.784      ;
; 0.556 ; RX_state.S_RX_IDLE                                            ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.799      ;
; 0.580 ; error_count[1]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.823      ;
; 0.587 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.835      ;
; 0.594 ; UART_receive_controller:UART_RX|clock_count[9]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.837      ;
; 0.597 ; UART_receive_controller:UART_RX|clock_count[8]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.840      ;
; 0.598 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.841      ;
; 0.600 ; UART_rx_address[8]~_Duplicate_4                               ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.843      ;
; 0.609 ; UART_rx_address[7]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.852      ;
; 0.609 ; UART_rx_address[5]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.852      ;
; 0.609 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.853      ;
; 0.611 ; UART_rx_address[4]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.854      ;
; 0.613 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.856      ;
; 0.616 ; UART_receive_controller:UART_RX|data_count[0]                 ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.859      ;
; 0.630 ; UART_rx_address[3]                                            ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.873      ;
; 0.636 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.879      ;
; 0.651 ; RX_state.S_RX_IDLE                                            ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.894      ;
; 0.754 ; UART_rx_address[6]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.997      ;
; 0.761 ; UART_receive_controller:UART_RX|clock_count[1]                ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.004      ;
; 0.774 ; UART_receive_controller:UART_RX|Empty                         ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.021      ;
; 0.776 ; UART_receive_controller:UART_RX|Empty                         ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.023      ;
; 0.798 ; UART_rx_address[2]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.041      ;
; 0.814 ; UART_rx_unload_data                                           ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 1.053      ;
; 0.831 ; UART_receive_controller:UART_RX|Overrun                       ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.078      ;
; 0.862 ; UART_receive_controller:UART_RX|Frame_error                   ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.109      ;
; 0.873 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.116      ;
; 0.877 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.120      ;
; 0.880 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.123      ;
; 0.885 ; UART_receive_controller:UART_RX|clock_count[8]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.129      ;
; 0.891 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.134      ;
; 0.896 ; UART_rx_address[7]                                            ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.139      ;
; 0.896 ; UART_rx_address[5]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.140      ;
; 0.897 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.140      ;
; 0.897 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.140      ;
; 0.899 ; UART_rx_address[4]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.142      ;
; 0.908 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.151      ;
; 0.910 ; UART_rx_address[4]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.153      ;
; 0.914 ; UART_rx_address[1]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.157      ;
; 0.916 ; UART_rx_address[3]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.159      ;
; 0.932 ; UART_rx_address[0]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.175      ;
; 0.944 ; switch_0_buf                                                  ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.187      ;
; 0.961 ; UART_rx_address[0]                                            ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.204      ;
; 0.972 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.215      ;
; 0.972 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.215      ;
; 0.976 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.219      ;
; 0.984 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.227      ;
; 0.987 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.230      ;
; 0.990 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.233      ;
; 0.995 ; UART_rx_address[5]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.239      ;
; 1.001 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.244      ;
; 1.001 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.244      ;
; 1.003 ; UART_receive_controller:UART_RX|RX_data_in                    ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 1.247      ;
; 1.006 ; UART_rx_address[5]                                            ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.249      ;
; 1.007 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.250      ;
; 1.007 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.250      ;
; 1.009 ; UART_rx_address[4]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.252      ;
; 1.011 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.254      ;
; 1.011 ; UART_receive_controller:UART_RX|Frame_error                   ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.254      ;
; 1.013 ; UART_rx_address[1]                                            ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.256      ;
; 1.015 ; UART_rx_address[3]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.258      ;
; 1.018 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.261      ;
; 1.020 ; UART_rx_address[4]                                            ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.263      ;
; 1.024 ; UART_rx_address[1]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 1.267      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.355 ; UART_tx_start                                              ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_transmit_controller:UART_TX|Empty                     ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_tx_clock                                              ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_tx_done                                               ; UART_tx_done                                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.454 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.696      ;
; 0.457 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.699      ;
; 0.457 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.699      ;
; 0.513 ; TX_state.S_TX_WAIT_TRANSMIT                                ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.755      ;
; 0.518 ; TX_state.S_TX_WAIT_TRANSMIT                                ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.760      ;
; 0.553 ; TX_state.S_TX_IDLE                                         ; TX_state.S_TX_START_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.795      ;
; 0.565 ; TX_state.S_TX_START_TRANSMIT                               ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.807      ;
; 0.568 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.812      ;
; 0.579 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.823      ;
; 0.580 ; TX_state.S_TX_IDLE                                         ; UART_tx_done                                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.824      ;
; 0.585 ; TX_state.S_TX_TRANSMIT_DATA                                ; TX_state.S_TX_WAIT_TRANSMIT                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; UART_tx_clock_div[7]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.830      ;
; 0.591 ; UART_tx_clock_div[6]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.835      ;
; 0.595 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.835      ;
; 0.604 ; UART_tx_address[8]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; UART_tx_address[5]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.847      ;
; 0.610 ; UART_tx_address[2]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.852      ;
; 0.611 ; UART_tx_address[1]                                         ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.853      ;
; 0.614 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[0]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.856      ;
; 0.614 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.854      ;
; 0.620 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.862      ;
; 0.628 ; UART_tx_address[0]                                         ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.870      ;
; 0.632 ; UART_tx_address[7]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.874      ;
; 0.634 ; UART_tx_address[6]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.876      ;
; 0.635 ; UART_tx_address[4]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.877      ;
; 0.702 ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.946      ;
; 0.702 ; UART_tx_start                                              ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.944      ;
; 0.739 ; UART_tx_clock                                              ; UART_tx_clock_buf                                          ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.981      ;
; 0.751 ; UART_tx_clock_div[1]                                       ; UART_tx_clock_div[1]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.993      ;
; 0.760 ; UART_tx_address[3]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.002      ;
; 0.764 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.008      ;
; 0.799 ; TX_state.S_TX_START_TRANSMIT                               ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.041      ;
; 0.818 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.062      ;
; 0.820 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|UART_TX_O                 ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.060      ;
; 0.832 ; UART_tx_address[8]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.076      ;
; 0.845 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_transmit_controller:UART_TX|UART_TX_O                 ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.083      ;
; 0.847 ; UART_tx_clock_div[0]                                       ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.087      ;
; 0.863 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.103      ;
; 0.872 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.114      ;
; 0.873 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.115      ;
; 0.879 ; UART_tx_clock_div[6]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.121      ;
; 0.880 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.122      ;
; 0.881 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[1]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.123      ;
; 0.891 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; UART_tx_address[5]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.134      ;
; 0.896 ; UART_tx_address[0]                                         ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.138      ;
; 0.898 ; UART_tx_address[1]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.898 ; UART_tx_address[2]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.907 ; UART_tx_address[0]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.149      ;
; 0.909 ; UART_tx_address[2]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.151      ;
; 0.919 ; UART_tx_address[7]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.161      ;
; 0.922 ; UART_tx_address[6]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.164      ;
; 0.923 ; UART_tx_address[4]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.165      ;
; 0.928 ; UART_tx_address[6]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.172      ;
; 0.931 ; UART_transmit_controller:UART_TX|Empty                     ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.173      ;
; 0.933 ; UART_tx_address[6]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.175      ;
; 0.934 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.176      ;
; 0.934 ; UART_tx_address[4]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.176      ;
; 0.942 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.184      ;
; 0.953 ; UART_transmit_controller:UART_TX|Empty                     ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.193      ;
; 0.960 ; UART_tx_clock_div[3]                                       ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.200      ;
; 0.971 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.213      ;
; 0.972 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.214      ;
; 0.983 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.225      ;
; 0.990 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.232      ;
; 0.991 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; UART_tx_address[5]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.233      ;
; 0.996 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; UART_tx_address[1]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.239      ;
; 1.002 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.244      ;
; 1.002 ; UART_tx_address[5]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.244      ;
; 1.002 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.244      ;
; 1.006 ; UART_tx_address[0]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.248      ;
; 1.008 ; UART_tx_address[1]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.250      ;
; 1.008 ; UART_tx_address[2]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.250      ;
; 1.017 ; UART_tx_address[0]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.259      ;
; 1.019 ; UART_tx_address[2]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.261      ;
; 1.033 ; UART_tx_address[4]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.275      ;
; 1.037 ; UART_tx_clock_div[1]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.279      ;
; 1.044 ; UART_tx_address[4]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.286      ;
; 1.047 ; UART_tx_address[3]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.289      ;
; 1.050 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.292      ;
; 1.053 ; UART_tx_address[4]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.068 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.310      ;
; 1.073 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.313      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                     ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.809 ; SWITCH_I[17] ; over_run_count[1]                                             ; clk_50       ; clk_50      ; 20.000       ; 2.654      ; 6.732      ;
; 12.888 ; SWITCH_I[17] ; error_count[1]                                                ; clk_50       ; clk_50      ; 20.000       ; 2.645      ; 6.644      ;
; 12.949 ; SWITCH_I[17] ; error_count[0]                                                ; clk_50       ; clk_50      ; 20.000       ; 2.669      ; 6.607      ;
; 13.001 ; SWITCH_I[17] ; over_run_count[0]                                             ; clk_50       ; clk_50      ; 20.000       ; 2.656      ; 6.542      ;
; 13.001 ; SWITCH_I[17] ; over_run_count[2]                                             ; clk_50       ; clk_50      ; 20.000       ; 2.656      ; 6.542      ;
; 13.023 ; SWITCH_I[17] ; error_count[2]                                                ; clk_50       ; clk_50      ; 20.000       ; 2.645      ; 6.509      ;
; 13.167 ; SWITCH_I[17] ; UART_rx_done                                                  ; clk_50       ; clk_50      ; 20.000       ; 2.667      ; 6.387      ;
; 14.063 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_2                               ; clk_50       ; clk_50      ; 20.000       ; 2.602      ; 5.428      ;
; 14.072 ; SWITCH_I[17] ; UART_rx_address[8]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.592      ; 5.409      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.096 ; SWITCH_I[17] ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 20.000       ; 2.686      ; 5.589      ;
; 14.098 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_1                               ; clk_50       ; clk_50      ; 20.000       ; 2.608      ; 5.399      ;
; 14.259 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 20.000       ; 2.680      ; 5.420      ;
; 14.259 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 20.000       ; 2.680      ; 5.420      ;
; 14.259 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 20.000       ; 2.680      ; 5.420      ;
; 14.259 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 20.000       ; 2.680      ; 5.420      ;
; 14.265 ; SWITCH_I[17] ; switch_0_buf                                                  ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 20.000       ; 2.681      ; 5.415      ;
; 14.265 ; SWITCH_I[17] ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.265 ; SWITCH_I[17] ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 2.684      ; 5.418      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RX_data_in                    ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.271 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 20.000       ; 2.679      ; 5.407      ;
; 14.420 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_3                               ; clk_50       ; clk_50      ; 20.000       ; 2.615      ; 5.084      ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                     ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.883 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_3                               ; clk_50       ; clk_50      ; 0.000        ; 2.695      ; 4.679      ;
; 3.973 ; SWITCH_I[17] ; switch_0_buf                                                  ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RX_data_in                    ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 2.779      ; 4.923      ;
; 3.973 ; SWITCH_I[17] ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.973 ; SWITCH_I[17] ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 2.784      ; 4.928      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.974 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 2.781      ; 4.926      ;
; 3.979 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 0.000        ; 2.780      ; 4.930      ;
; 3.979 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 2.780      ; 4.930      ;
; 3.979 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 2.780      ; 4.930      ;
; 3.979 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 2.780      ; 4.930      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.158 ; SWITCH_I[17] ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.786      ; 5.115      ;
; 4.204 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_1                               ; clk_50       ; clk_50      ; 0.000        ; 2.688      ; 4.993      ;
; 4.234 ; SWITCH_I[17] ; UART_rx_address[8]                                            ; clk_50       ; clk_50      ; 0.000        ; 2.671      ; 5.006      ;
; 4.240 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_2                               ; clk_50       ; clk_50      ; 0.000        ; 2.681      ; 5.022      ;
; 5.027 ; SWITCH_I[17] ; UART_rx_done                                                  ; clk_50       ; clk_50      ; 0.000        ; 2.747      ; 5.871      ;
; 5.204 ; SWITCH_I[17] ; error_count[2]                                                ; clk_50       ; clk_50      ; 0.000        ; 2.725      ; 6.026      ;
; 5.224 ; SWITCH_I[17] ; over_run_count[0]                                             ; clk_50       ; clk_50      ; 0.000        ; 2.736      ; 6.057      ;
; 5.224 ; SWITCH_I[17] ; over_run_count[2]                                             ; clk_50       ; clk_50      ; 0.000        ; 2.736      ; 6.057      ;
; 5.315 ; SWITCH_I[17] ; error_count[1]                                                ; clk_50       ; clk_50      ; 0.000        ; 2.725      ; 6.137      ;
; 5.330 ; SWITCH_I[17] ; error_count[0]                                                ; clk_50       ; clk_50      ; 0.000        ; 2.750      ; 6.177      ;
; 5.436 ; SWITCH_I[17] ; over_run_count[1]                                             ; clk_50       ; clk_50      ; 0.000        ; 2.735      ; 6.268      ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                   ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; clk_50                                                      ; 10.552 ; 0.000         ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 15.652 ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                   ;
+-------------------------------------------------------------+-------+---------------+
; Clock                                                       ; Slack ; End Point TNS ;
+-------------------------------------------------------------+-------+---------------+
; clk_50                                                      ; 0.181 ; 0.000         ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.183 ; 0.000         ;
+-------------------------------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; clk_50 ; 14.109 ; 0.000               ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_50 ; 3.012 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                     ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.451  ; 0.000         ;
; clk_50                                                      ; 9.438  ; 0.000         ;
; clk_27                                                      ; 17.918 ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                                    ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.552 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.792      ;
; 10.624 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.720      ;
; 10.666 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.678      ;
; 10.682 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.662      ;
; 10.717 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.627      ;
; 10.745 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.599      ;
; 10.795 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.549      ;
; 10.817 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 4.527      ;
; 11.349 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.995      ;
; 11.368 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.976      ;
; 11.438 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.906      ;
; 11.440 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.904      ;
; 11.510 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.834      ;
; 11.533 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.811      ;
; 11.563 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.781      ;
; 11.570 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.774      ;
; 11.587 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.757      ;
; 11.587 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.757      ;
; 11.599 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.745      ;
; 11.618 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.726      ;
; 11.637 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.707      ;
; 11.645 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.699      ;
; 11.649 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.695      ;
; 11.652 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.692      ;
; 11.654 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.690      ;
; 11.658 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.686      ;
; 11.711 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.633      ;
; 11.717 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.627      ;
; 11.722 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.622      ;
; 11.788 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.556      ;
; 11.789 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][6]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.555      ;
; 11.849 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.495      ;
; 11.867 ; UART_rx_address[2]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.477      ;
; 11.872 ; UART_rx_address[0]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.472      ;
; 11.951 ; UART_rx_address[1]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.393      ;
; 12.027 ; UART_rx_address[3]                          ; SEVEN_SEGMENT_N_O[0][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.317      ;
; 12.245 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.099      ;
; 12.255 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.089      ;
; 12.331 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 3.013      ;
; 12.393 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.951      ;
; 12.511 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.833      ;
; 12.522 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.822      ;
; 12.664 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.680      ;
; 12.688 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.656      ;
; 12.701 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.643      ;
; 12.703 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.641      ;
; 12.709 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.635      ;
; 12.714 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.630      ;
; 12.766 ; UART_rx_address[6]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.578      ;
; 12.776 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.568      ;
; 12.800 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.544      ;
; 12.813 ; UART_rx_address[4]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.531      ;
; 12.824 ; UART_rx_address[5]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.520      ;
; 12.841 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.503      ;
; 12.862 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][1]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.482      ;
; 12.887 ; UART_rx_address[7]                          ; SEVEN_SEGMENT_N_O[1][2]                    ; clk_50       ; clk_50      ; 20.000       ; -1.636     ; 2.457      ;
; 13.237 ; over_run_count[1]                           ; LED_GREEN_O[5]                             ; clk_50       ; clk_50      ; 20.000       ; -1.609     ; 2.134      ;
; 13.239 ; error_count[2]                              ; LED_GREEN_O[3]                             ; clk_50       ; clk_50      ; 20.000       ; -1.597     ; 2.144      ;
; 13.240 ; UART_rx_address[8]~_Duplicate_3             ; SEVEN_SEGMENT_N_O[2][5]                    ; clk_50       ; clk_50      ; 20.000       ; -1.567     ; 2.173      ;
; 13.253 ; error_count[1]                              ; LED_GREEN_O[2]                             ; clk_50       ; clk_50      ; 20.000       ; -1.593     ; 2.134      ;
; 13.257 ; UART_rx_address[8]~_Duplicate_1             ; SEVEN_SEGMENT_N_O[2][3]                    ; clk_50       ; clk_50      ; 20.000       ; -1.560     ; 2.163      ;
; 13.262 ; UART_rx_address[8]                          ; SEVEN_SEGMENT_N_O[2][0]                    ; clk_50       ; clk_50      ; 20.000       ; -1.545     ; 2.173      ;
; 13.265 ; UART_rx_address[8]~_Duplicate_2             ; SEVEN_SEGMENT_N_O[2][4]                    ; clk_50       ; clk_50      ; 20.000       ; -1.552     ; 2.163      ;
; 13.266 ; over_run_count[2]                           ; LED_GREEN_O[6]                             ; clk_50       ; clk_50      ; 20.000       ; -1.610     ; 2.104      ;
; 13.266 ; over_run_count[0]                           ; LED_GREEN_O[4]                             ; clk_50       ; clk_50      ; 20.000       ; -1.610     ; 2.104      ;
; 13.287 ; error_count[0]                              ; LED_GREEN_O[1]                             ; clk_50       ; clk_50      ; 20.000       ; -1.619     ; 2.074      ;
; 13.289 ; UART_rx_done                                ; LED_GREEN_O[0]                             ; clk_50       ; clk_50      ; 20.000       ; -1.617     ; 2.074      ;
; 14.070 ; UART_RX_I                                   ; UART_receive_controller:UART_RX|RX_data_in ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 4.486      ;
; 14.104 ; SWITCH_I[0]                                 ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; 1.567      ; 4.402      ;
; 14.313 ; SWITCH_I[0]                                 ; UART_rx_address[8]                         ; clk_50       ; clk_50      ; 20.000       ; 1.498      ; 4.125      ;
; 14.324 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_2            ; clk_50       ; clk_50      ; 20.000       ; 1.505      ; 4.121      ;
; 14.349 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_1            ; clk_50       ; clk_50      ; 20.000       ; 1.513      ; 4.104      ;
; 14.507 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_3            ; clk_50       ; clk_50      ; 20.000       ; 1.520      ; 3.953      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[1]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[2]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[3]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[4]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[5]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[6]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[7]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[8]~_Duplicate_4            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.822 ; SWITCH_I[0]                                 ; UART_rx_address[0]                         ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.740      ;
; 14.912 ; SWITCH_I[0]                                 ; UART_rx_enable                             ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.649      ;
; 14.951 ; SWITCH_I[0]                                 ; RX_state.S_RX_IDLE                         ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.610      ;
; 15.237 ; SWITCH_I[0]                                 ; switch_0_buf                               ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.324      ;
; 15.775 ; UART_receive_controller:UART_RX|Frame_error ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.078     ; 4.086      ;
; 16.054 ; error_count[1]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.082     ; 3.803      ;
; 16.190 ; error_count[0]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.082     ; 3.667      ;
; 16.207 ; error_count[2]~_Duplicate_1                 ; error_count[2]                             ; clk_50       ; clk_50      ; 20.000       ; -0.082     ; 3.650      ;
; 16.506 ; UART_receive_controller:UART_RX|Frame_error ; error_count[0]                             ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 3.375      ;
; 16.717 ; UART_receive_controller:UART_RX|Overrun     ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 3.156      ;
; 16.802 ; error_count[0]~_Duplicate_1                 ; error_count[0]                             ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 3.075      ;
; 16.972 ; over_run_count[0]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.070     ; 2.897      ;
; 16.978 ; RX_state.S_RX_IDLE                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 2.898      ;
; 17.116 ; over_run_count[1]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.070     ; 2.753      ;
; 17.128 ; over_run_count[2]~_Duplicate_1              ; over_run_count[2]                          ; clk_50       ; clk_50      ; 20.000       ; -0.070     ; 2.741      ;
; 17.150 ; UART_receive_controller:UART_RX|Overrun     ; over_run_count[0]                          ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 2.723      ;
; 17.202 ; UART_rx_address[6]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 2.673      ;
; 17.202 ; UART_rx_address[2]                          ; UART_rx_done                               ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 2.673      ;
; 17.217 ; UART_receive_controller:UART_RX|Frame_error ; error_count[1]                             ; clk_50       ; clk_50      ; 20.000       ; -0.082     ; 2.640      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                   ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 15.652 ; UART_tx_address[3]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.656      ;
; 15.665 ; UART_tx_address[3]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.641      ;
; 15.703 ; UART_tx_address[5]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.605      ;
; 15.716 ; UART_tx_address[5]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.590      ;
; 15.723 ; UART_tx_address[2]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.585      ;
; 15.736 ; UART_tx_address[2]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.570      ;
; 15.782 ; UART_tx_address[7]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.526      ;
; 15.795 ; UART_tx_address[7]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.511      ;
; 15.808 ; UART_tx_address[1]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.500      ;
; 15.821 ; UART_tx_address[1]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.485      ;
; 15.864 ; UART_tx_address[4]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.444      ;
; 15.877 ; UART_tx_address[4]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.429      ;
; 15.881 ; UART_tx_address[0]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.427      ;
; 15.894 ; UART_tx_address[0]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.412      ;
; 15.903 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.401      ;
; 15.903 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.401      ;
; 15.903 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.401      ;
; 15.903 ; TX_state.S_TX_IDLE                                    ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.401      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.932 ; TX_state.S_TX_IDLE                                    ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.370      ;
; 15.938 ; UART_tx_address[6]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.370      ;
; 15.951 ; UART_tx_address[6]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.355      ;
; 15.965 ; UART_tx_address[8]                                    ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.036     ; 1.343      ;
; 15.966 ; UART_tx_clock                                         ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.336      ;
; 15.966 ; UART_tx_clock                                         ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.336      ;
; 15.966 ; UART_tx_clock                                         ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.336      ;
; 15.966 ; UART_tx_clock                                         ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.336      ;
; 15.976 ; UART_tx_clock                                         ; UART_tx_done                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.328      ;
; 15.978 ; UART_tx_address[8]                                    ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.328      ;
; 15.988 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.316      ;
; 15.988 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.316      ;
; 15.999 ; UART_tx_address[3]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.307      ;
; 16.034 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.272      ;
; 16.050 ; UART_tx_address[5]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.256      ;
; 16.066 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.238      ;
; 16.066 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.238      ;
; 16.067 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.237      ;
; 16.067 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.237      ;
; 16.070 ; UART_tx_address[2]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.236      ;
; 16.088 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.216      ;
; 16.088 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.216      ;
; 16.093 ; UART_transmit_controller:UART_TX|data_count[2]        ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.211      ;
; 16.104 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.200      ;
; 16.104 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.200      ;
; 16.104 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.200      ;
; 16.104 ; UART_transmit_controller:UART_TX|Empty                ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.200      ;
; 16.118 ; UART_transmit_controller:UART_TX|Empty                ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.184      ;
; 16.129 ; UART_tx_address[7]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.177      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.130 ; UART_tx_clock_buf                                     ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.044     ; 1.170      ;
; 16.132 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.172      ;
; 16.132 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.172      ;
; 16.137 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.167      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.143 ; TX_state.S_TX_WAIT_TRANSMIT                           ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.159      ;
; 16.150 ; UART_transmit_controller:UART_TX|data_count[0]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.154      ;
; 16.150 ; UART_transmit_controller:UART_TX|data_count[0]        ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.154      ;
; 16.155 ; UART_tx_address[1]                                    ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.038     ; 1.151      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[6]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[8]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[5]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[4]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[3]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[2]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[1]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.157 ; switch_1_buf                                          ; UART_tx_address[0]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.145      ;
; 16.161 ; switch_1_buf                                          ; TX_state.S_TX_TRANSMIT_DATA                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.143      ;
; 16.161 ; switch_1_buf                                          ; TX_state.S_TX_IDLE                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.143      ;
; 16.161 ; switch_1_buf                                          ; TX_state.S_TX_WAIT_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.143      ;
; 16.161 ; switch_1_buf                                          ; TX_state.S_TX_START_TRANSMIT                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.143      ;
; 16.162 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[0]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.142      ;
; 16.162 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[1]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.142      ;
; 16.163 ; UART_transmit_controller:UART_TX|Empty                ; UART_tx_address[7]                                        ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.139      ;
; 16.164 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.140      ;
; 16.164 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.140      ;
; 16.167 ; UART_transmit_controller:UART_TX|data_count[1]        ; UART_transmit_controller:UART_TX|data_count[2]            ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.040     ; 1.137      ;
; 16.169 ; UART_tx_clock                                         ; UART_tx_start                                             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.133      ;
; 16.169 ; UART_tx_clock                                         ; UART_transmit_controller:UART_TX|Empty                    ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 17.357       ; -0.042     ; 1.133      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                                         ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_receive_controller:UART_RX|data_count[0]                 ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_receive_controller:UART_RX|data_count[2]                 ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_receive_controller:UART_RX|data_count[1]                 ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; over_run_count[2]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; over_run_count[1]~_Duplicate_1                                ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_receive_controller:UART_RX|Overrun                       ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; error_count[2]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; error_count[1]~_Duplicate_1                                   ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; error_count[0]~_Duplicate_1                                   ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; RX_state.S_RX_IDLE                                            ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_rx_unload_data                                           ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_receive_controller:UART_RX|Empty                         ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; over_run_count[1]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.313      ;
; 0.190 ; error_count[0]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.315      ;
; 0.195 ; error_count[0]~_Duplicate_1                                   ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.320      ;
; 0.201 ; UART_receive_controller:UART_RX|Empty                         ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.326      ;
; 0.208 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.333      ;
; 0.213 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.339      ;
; 0.214 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.340      ;
; 0.218 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.344      ;
; 0.276 ; RX_state.S_RX_IDLE                                            ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.401      ;
; 0.277 ; RX_state.S_RX_IDLE                                            ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.402      ;
; 0.290 ; error_count[1]~_Duplicate_1                                   ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.415      ;
; 0.294 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; over_run_count[0]~_Duplicate_1                                ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.420      ;
; 0.298 ; UART_receive_controller:UART_RX|clock_count[9]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.423      ;
; 0.300 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_receive_controller:UART_RX|clock_count[8]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; UART_rx_address[8]~_Duplicate_4                               ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.426      ;
; 0.305 ; UART_rx_address[7]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; UART_rx_address[5]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; UART_receive_controller:UART_RX|data_count[0]                 ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; UART_rx_address[4]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.432      ;
; 0.318 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.443      ;
; 0.320 ; UART_rx_address[3]                                            ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.445      ;
; 0.331 ; RX_state.S_RX_IDLE                                            ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.456      ;
; 0.365 ; UART_rx_address[6]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.490      ;
; 0.367 ; UART_receive_controller:UART_RX|clock_count[1]                ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.492      ;
; 0.376 ; UART_receive_controller:UART_RX|Empty                         ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.505      ;
; 0.377 ; UART_receive_controller:UART_RX|Empty                         ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.506      ;
; 0.390 ; UART_rx_address[2]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.515      ;
; 0.404 ; UART_rx_unload_data                                           ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.525      ;
; 0.410 ; UART_receive_controller:UART_RX|Overrun                       ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.539      ;
; 0.427 ; UART_receive_controller:UART_RX|Frame_error                   ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.556      ;
; 0.443 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.568      ;
; 0.453 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; UART_rx_address[7]                                            ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; UART_rx_address[5]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.579      ;
; 0.456 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; UART_receive_controller:UART_RX|clock_count[0]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.582      ;
; 0.458 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; UART_receive_controller:UART_RX|clock_count[8]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.583      ;
; 0.461 ; UART_receive_controller:UART_RX|clock_count[6]                ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.586      ;
; 0.464 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; UART_rx_address[4]                                            ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.589      ;
; 0.467 ; UART_receive_controller:UART_RX|clock_count[2]                ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.592      ;
; 0.467 ; UART_rx_address[4]                                            ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.592      ;
; 0.469 ; UART_rx_address[3]                                            ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.594      ;
; 0.471 ; UART_rx_address[1]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.596      ;
; 0.478 ; switch_0_buf                                                  ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.603      ;
; 0.482 ; UART_receive_controller:UART_RX|Frame_error                   ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.607      ;
; 0.482 ; UART_rx_address[0]                                            ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.607      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.485 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.611      ;
; 0.487 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.613      ;
; 0.489 ; UART_receive_controller:UART_RX|RX_data_in                    ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.615      ;
; 0.495 ; UART_rx_address[0]                                            ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.620      ;
; 0.502 ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.627      ;
; 0.506 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; UART_receive_controller:UART_RX|clock_count[7]                ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.631      ;
; 0.509 ; UART_receive_controller:UART_RX|clock_count[3]                ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.634      ;
; 0.510 ; UART_receive_controller:UART_RX|Overrun                       ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.639      ;
; 0.510 ; UART_receive_controller:UART_RX|Overrun                       ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 0.639      ;
; 0.516 ; UART_receive_controller:UART_RX|RX_data_in                    ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; UART_receive_controller:UART_RX|clock_count[1]                ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; UART_rx_address[5]                                            ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; UART_receive_controller:UART_RX|clock_count[5]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.642      ;
; 0.519 ; UART_receive_controller:UART_RX|clock_count[4]                ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.644      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.183 ; UART_tx_start                                              ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_transmit_controller:UART_TX|Empty                     ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_tx_clock                                              ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_tx_done                                               ; UART_tx_done                                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.223 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.347      ;
; 0.226 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.350      ;
; 0.226 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.350      ;
; 0.262 ; TX_state.S_TX_WAIT_TRANSMIT                                ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.386      ;
; 0.266 ; TX_state.S_TX_WAIT_TRANSMIT                                ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.390      ;
; 0.266 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; TX_state.S_TX_START_TRANSMIT                               ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.390      ;
; 0.273 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.399      ;
; 0.282 ; TX_state.S_TX_IDLE                                         ; UART_tx_done                                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.408      ;
; 0.285 ; TX_state.S_TX_IDLE                                         ; TX_state.S_TX_START_TRANSMIT                               ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.409      ;
; 0.286 ; TX_state.S_TX_TRANSMIT_DATA                                ; TX_state.S_TX_WAIT_TRANSMIT                                ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.410      ;
; 0.290 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.412      ;
; 0.293 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; UART_tx_clock_div[7]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; UART_tx_clock_div[6]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.420      ;
; 0.297 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.421      ;
; 0.302 ; UART_tx_address[8]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; UART_tx_address[5]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.426      ;
; 0.307 ; UART_tx_address[1]                                         ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[0]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.431      ;
; 0.308 ; UART_tx_address[2]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.432      ;
; 0.312 ; UART_tx_address[0]                                         ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.436      ;
; 0.312 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.436      ;
; 0.320 ; UART_tx_address[6]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.444      ;
; 0.322 ; UART_tx_address[7]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.446      ;
; 0.322 ; UART_tx_address[4]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.446      ;
; 0.330 ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.456      ;
; 0.337 ; UART_tx_start                                              ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.461      ;
; 0.347 ; UART_tx_clock                                              ; UART_tx_clock_buf                                          ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.471      ;
; 0.362 ; UART_tx_clock_div[1]                                       ; UART_tx_clock_div[1]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.486      ;
; 0.368 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.494      ;
; 0.370 ; UART_tx_address[3]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.494      ;
; 0.393 ; TX_state.S_TX_START_TRANSMIT                               ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.517      ;
; 0.393 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_DATA      ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.519      ;
; 0.395 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_transmit_controller:UART_TX|UART_TX_O                 ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.517      ;
; 0.407 ; UART_tx_address[8]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.533      ;
; 0.415 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_transmit_controller:UART_TX|UART_TX_O                 ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.424 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_STOP_BIT  ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_IDLE      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.546      ;
; 0.442 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.566      ;
; 0.443 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.567      ;
; 0.446 ; UART_tx_address[6]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.572      ;
; 0.451 ; UART_tx_address[5]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.575      ;
; 0.453 ; UART_tx_clock_div[6]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[1]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.578      ;
; 0.455 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.579      ;
; 0.456 ; UART_tx_address[1]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.580      ;
; 0.457 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.581      ;
; 0.457 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.581      ;
; 0.458 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.582      ;
; 0.459 ; UART_tx_clock_div[0]                                       ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.581      ;
; 0.461 ; UART_transmit_controller:UART_TX|data_count[1]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.585      ;
; 0.464 ; UART_tx_address[0]                                         ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.588      ;
; 0.466 ; UART_tx_address[2]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.590      ;
; 0.467 ; UART_tx_address[0]                                         ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.591      ;
; 0.469 ; UART_tx_address[2]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.593      ;
; 0.471 ; UART_transmit_controller:UART_TX|Empty                     ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.595      ;
; 0.471 ; UART_tx_address[7]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.595      ;
; 0.472 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_start                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.596      ;
; 0.478 ; UART_tx_address[6]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.602      ;
; 0.480 ; UART_tx_address[4]                                         ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.604      ;
; 0.481 ; UART_transmit_controller:UART_TX|Empty                     ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.603      ;
; 0.481 ; UART_tx_address[6]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.605      ;
; 0.483 ; UART_tx_address[4]                                         ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.607      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[6]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[5]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[2]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[1]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.493 ; TX_state.S_TX_TRANSMIT_DATA                                ; UART_tx_address[0]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.615      ;
; 0.497 ; UART_transmit_controller:UART_TX|TXC_state.S_TXC_START_BIT ; UART_transmit_controller:UART_TX|Empty                     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.621      ;
; 0.505 ; UART_tx_address[4]                                         ; TX_state.S_TX_IDLE                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; UART_tx_clock_div[5]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.629      ;
; 0.506 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.630      ;
; 0.509 ; UART_tx_clock_div[3]                                       ; UART_tx_clock_div[6]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.633      ;
; 0.511 ; UART_tx_clock_div[1]                                       ; UART_tx_clock_div[2]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.635      ;
; 0.514 ; UART_tx_address[5]                                         ; UART_tx_address[7]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; UART_tx_clock_div[3]                                       ; UART_tx_clock                                              ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.517 ; UART_tx_address[5]                                         ; UART_tx_address[8]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.641      ;
; 0.519 ; UART_tx_address[1]                                         ; UART_tx_address[3]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; UART_tx_address[3]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.643      ;
; 0.520 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[3]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.644      ;
; 0.520 ; UART_tx_clock_div[4]                                       ; UART_tx_clock_div[7]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.644      ;
; 0.521 ; UART_tx_clock_div[2]                                       ; UART_tx_clock_div[5]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.645      ;
; 0.522 ; UART_tx_address[1]                                         ; UART_tx_address[4]                                         ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.646      ;
; 0.523 ; UART_tx_clock_div[0]                                       ; UART_tx_clock_div[4]                                       ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.647      ;
; 0.523 ; UART_transmit_controller:UART_TX|data_count[0]             ; UART_transmit_controller:UART_TX|data_count[2]             ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.647      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                     ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.109 ; SWITCH_I[17] ; over_run_count[1]                                             ; clk_50       ; clk_50      ; 20.000       ; 1.559      ; 4.389      ;
; 14.149 ; SWITCH_I[17] ; error_count[1]                                                ; clk_50       ; clk_50      ; 20.000       ; 1.544      ; 4.334      ;
; 14.209 ; SWITCH_I[17] ; error_count[0]                                                ; clk_50       ; clk_50      ; 20.000       ; 1.568      ; 4.298      ;
; 14.228 ; SWITCH_I[17] ; over_run_count[0]                                             ; clk_50       ; clk_50      ; 20.000       ; 1.560      ; 4.271      ;
; 14.228 ; SWITCH_I[17] ; over_run_count[2]                                             ; clk_50       ; clk_50      ; 20.000       ; 1.560      ; 4.271      ;
; 14.246 ; SWITCH_I[17] ; error_count[2]                                                ; clk_50       ; clk_50      ; 20.000       ; 1.548      ; 4.241      ;
; 14.316 ; SWITCH_I[17] ; UART_rx_done                                                  ; clk_50       ; clk_50      ; 20.000       ; 1.567      ; 4.190      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.875 ; SWITCH_I[17] ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.575      ; 3.687      ;
; 14.890 ; SWITCH_I[17] ; UART_rx_address[8]                                            ; clk_50       ; clk_50      ; 20.000       ; 1.498      ; 3.548      ;
; 14.890 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_2                               ; clk_50       ; clk_50      ; 20.000       ; 1.505      ; 3.555      ;
; 14.920 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_1                               ; clk_50       ; clk_50      ; 20.000       ; 1.513      ; 3.533      ;
; 14.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.584      ;
; 14.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.584      ;
; 14.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.584      ;
; 14.973 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.584      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.977 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 20.000       ; 1.570      ; 3.580      ;
; 14.980 ; SWITCH_I[17] ; switch_0_buf                                                  ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.980 ; SWITCH_I[17] ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 20.000       ; 1.574      ; 3.581      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RX_data_in                    ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 14.984 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 20.000       ; 1.569      ; 3.572      ;
; 15.122 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_3                               ; clk_50       ; clk_50      ; 20.000       ; 1.520      ; 3.338      ;
+--------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                     ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.012 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_3                               ; clk_50       ; clk_50      ; 0.000        ; 1.567      ; 2.637      ;
; 3.067 ; SWITCH_I[17] ; switch_0_buf                                                  ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; UART_rx_unload_data                                           ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; UART_rx_enable                                                ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; RX_state.S_RX_IDLE                                            ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; RX_state.S_RX_WRITE_RECEIVED_DATA                             ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; error_count[0]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; error_count[1]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; error_count[2]~_Duplicate_1                                   ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; over_run_count[0]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; over_run_count[1]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.067 ; SWITCH_I[17] ; over_run_count[2]~_Duplicate_1                                ; clk_50       ; clk_50      ; 0.000        ; 1.635      ; 2.786      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RX_data_in                    ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[0]                 ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[1]                 ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|data_count[2]                 ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_SYNC          ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.070 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.785      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[0]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[1]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[2]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[3]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[5]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[6]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[7]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[8]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[9]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.075 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|clock_count[4]                ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.790      ;
; 3.077 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|RXC_state.S_RXC_IDLE          ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.792      ;
; 3.077 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Empty                         ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.792      ;
; 3.077 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Frame_error                   ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.792      ;
; 3.077 ; SWITCH_I[17] ; UART_receive_controller:UART_RX|Overrun                       ; clk_50       ; clk_50      ; 0.000        ; 1.631      ; 2.792      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[1]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[2]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[3]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[4]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[5]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[6]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[7]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_4                               ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.160 ; SWITCH_I[17] ; UART_rx_address[0]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.636      ; 2.880      ;
; 3.181 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_1                               ; clk_50       ; clk_50      ; 0.000        ; 1.560      ; 2.799      ;
; 3.210 ; SWITCH_I[17] ; UART_rx_address[8]~_Duplicate_2                               ; clk_50       ; clk_50      ; 0.000        ; 1.552      ; 2.820      ;
; 3.213 ; SWITCH_I[17] ; UART_rx_address[8]                                            ; clk_50       ; clk_50      ; 0.000        ; 1.545      ; 2.816      ;
; 3.633 ; SWITCH_I[17] ; UART_rx_done                                                  ; clk_50       ; clk_50      ; 0.000        ; 1.617      ; 3.306      ;
; 3.726 ; SWITCH_I[17] ; error_count[2]                                                ; clk_50       ; clk_50      ; 0.000        ; 1.597      ; 3.379      ;
; 3.738 ; SWITCH_I[17] ; over_run_count[0]                                             ; clk_50       ; clk_50      ; 0.000        ; 1.610      ; 3.404      ;
; 3.738 ; SWITCH_I[17] ; over_run_count[2]                                             ; clk_50       ; clk_50      ; 0.000        ; 1.610      ; 3.404      ;
; 3.776 ; SWITCH_I[17] ; error_count[0]                                                ; clk_50       ; clk_50      ; 0.000        ; 1.619      ; 3.451      ;
; 3.803 ; SWITCH_I[17] ; error_count[1]                                                ; clk_50       ; clk_50      ; 0.000        ; 1.593      ; 3.452      ;
; 3.836 ; SWITCH_I[17] ; over_run_count[1]                                             ; clk_50       ; clk_50      ; 0.000        ; 1.609      ; 3.501      ;
+-------+--------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+--------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                        ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                             ; 5.532  ; 0.181 ; 12.204   ; 3.012   ; 8.379               ;
;  UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 13.822 ; 0.183 ; N/A      ; N/A     ; 8.379               ;
;  clk_27                                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 17.918              ;
;  clk_50                                                      ; 5.532  ; 0.181 ; 12.204   ; 3.012   ; 9.438               ;
; Design-wide TNS                                              ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_27                                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk_50                                                      ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                     ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SEVEN_SEGMENT_N_O[0][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[0][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[0][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[0][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[0][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[0][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[0][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[1][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[2][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[3][6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[4][6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[5][6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[6][6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVEN_SEGMENT_N_O[7][6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_GREEN_O[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TX_O               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TD_RESET_N              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PUSH_BUTTON_N_I[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PUSH_BUTTON_N_I[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PUSH_BUTTON_N_I[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PUSH_BUTTON_N_I[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50_I              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SWITCH_I[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_27_I              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX_I               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SEVEN_SEGMENT_N_O[0][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.33 V              ; -0.00219 V          ; 0.227 V                              ; 0.048 V                              ; 2.69e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.33 V             ; -0.00219 V         ; 0.227 V                             ; 0.048 V                             ; 2.69e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.183 V                              ; 0.036 V                              ; 2.95e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.183 V                             ; 0.036 V                             ; 2.95e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.183 V                              ; 0.036 V                              ; 2.95e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.183 V                             ; 0.036 V                             ; 2.95e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.33 V              ; -0.00212 V          ; 0.17 V                               ; 0.047 V                              ; 2.67e-09 s                  ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.33 V             ; -0.00212 V         ; 0.17 V                              ; 0.047 V                             ; 2.67e-09 s                 ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.183 V                              ; 0.036 V                              ; 2.95e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.183 V                             ; 0.036 V                             ; 2.95e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.183 V                              ; 0.036 V                              ; 2.95e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.183 V                             ; 0.036 V                             ; 2.95e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.33 V              ; -0.00212 V          ; 0.17 V                               ; 0.047 V                              ; 2.67e-09 s                  ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.33 V             ; -0.00212 V         ; 0.17 V                              ; 0.047 V                             ; 2.67e-09 s                 ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.33 V              ; -0.00212 V          ; 0.17 V                               ; 0.047 V                              ; 2.67e-09 s                  ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.33 V             ; -0.00212 V         ; 0.17 V                              ; 0.047 V                             ; 2.67e-09 s                 ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.183 V                              ; 0.036 V                              ; 2.95e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.183 V                             ; 0.036 V                             ; 2.95e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[3][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LED_GREEN_O[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; LED_GREEN_O[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; UART_TX_O               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; TD_RESET_N              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SEVEN_SEGMENT_N_O[0][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.33 V              ; -0.000991 V         ; 0.123 V                              ; 0.042 V                              ; 3.28e-09 s                  ; 4.23e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.33 V             ; -0.000991 V        ; 0.123 V                             ; 0.042 V                             ; 3.28e-09 s                 ; 4.23e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.013 V            ; 0.087 V                              ; 0.034 V                              ; 4.36e-10 s                  ; 5.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.013 V           ; 0.087 V                             ; 0.034 V                             ; 4.36e-10 s                 ; 5.57e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.013 V            ; 0.087 V                              ; 0.034 V                              ; 4.36e-10 s                  ; 5.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.013 V           ; 0.087 V                             ; 0.034 V                             ; 4.36e-10 s                 ; 5.57e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.33 V              ; -0.000779 V         ; 0.12 V                               ; 0.04 V                               ; 3.27e-09 s                  ; 4.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.33 V             ; -0.000779 V        ; 0.12 V                              ; 0.04 V                              ; 3.27e-09 s                 ; 4.21e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.013 V            ; 0.087 V                              ; 0.034 V                              ; 4.36e-10 s                  ; 5.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.013 V           ; 0.087 V                             ; 0.034 V                             ; 4.36e-10 s                 ; 5.57e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.013 V            ; 0.087 V                              ; 0.034 V                              ; 4.36e-10 s                  ; 5.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.013 V           ; 0.087 V                             ; 0.034 V                             ; 4.36e-10 s                 ; 5.57e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.33 V              ; -0.000779 V         ; 0.12 V                               ; 0.04 V                               ; 3.27e-09 s                  ; 4.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.33 V             ; -0.000779 V        ; 0.12 V                              ; 0.04 V                              ; 3.27e-09 s                 ; 4.21e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.33 V              ; -0.000779 V         ; 0.12 V                               ; 0.04 V                               ; 3.27e-09 s                  ; 4.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.33 V             ; -0.000779 V        ; 0.12 V                              ; 0.04 V                              ; 3.27e-09 s                 ; 4.21e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.013 V            ; 0.087 V                              ; 0.034 V                              ; 4.36e-10 s                  ; 5.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.013 V           ; 0.087 V                             ; 0.034 V                             ; 4.36e-10 s                 ; 5.57e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[3][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[3][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[3][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[4][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[5][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[5][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[6][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[6][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SEVEN_SEGMENT_N_O[7][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LED_GREEN_O[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; UART_TX_O               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; TD_RESET_N              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SEVEN_SEGMENT_N_O[0][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.64 V              ; -0.00715 V          ; 0.215 V                              ; 0.119 V                              ; 2.17e-09 s                  ; 2.79e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.64 V             ; -0.00715 V         ; 0.215 V                             ; 0.119 V                             ; 2.17e-09 s                 ; 2.79e-09 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.72 V              ; -0.00885 V          ; 0.141 V                              ; 0.021 V                              ; 2.66e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.72 V             ; -0.00885 V         ; 0.141 V                             ; 0.021 V                             ; 2.66e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.72 V              ; -0.00885 V          ; 0.141 V                              ; 0.021 V                              ; 2.66e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.72 V             ; -0.00885 V         ; 0.141 V                             ; 0.021 V                             ; 2.66e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.64 V              ; -0.00712 V          ; 0.214 V                              ; 0.118 V                              ; 2.17e-09 s                  ; 2.78e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.64 V             ; -0.00712 V         ; 0.214 V                             ; 0.118 V                             ; 2.17e-09 s                 ; 2.78e-09 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[0][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.72 V              ; -0.00885 V          ; 0.141 V                              ; 0.021 V                              ; 2.66e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.72 V             ; -0.00885 V         ; 0.141 V                             ; 0.021 V                             ; 2.66e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.72 V              ; -0.00885 V          ; 0.141 V                              ; 0.021 V                              ; 2.66e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.72 V             ; -0.00885 V         ; 0.141 V                             ; 0.021 V                             ; 2.66e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.64 V              ; -0.00712 V          ; 0.214 V                              ; 0.118 V                              ; 2.17e-09 s                  ; 2.78e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.64 V             ; -0.00712 V         ; 0.214 V                             ; 0.118 V                             ; 2.17e-09 s                 ; 2.78e-09 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[1][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.64 V              ; -0.00712 V          ; 0.214 V                              ; 0.118 V                              ; 2.17e-09 s                  ; 2.78e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.64 V             ; -0.00712 V         ; 0.214 V                             ; 0.118 V                             ; 2.17e-09 s                 ; 2.78e-09 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[2][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.72 V              ; -0.00885 V          ; 0.141 V                              ; 0.021 V                              ; 2.66e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.72 V             ; -0.00885 V         ; 0.141 V                             ; 0.021 V                             ; 2.66e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; SEVEN_SEGMENT_N_O[3][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[3][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[4][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[5][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[6][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SEVEN_SEGMENT_N_O[7][6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_GREEN_O[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; LED_GREEN_O[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; UART_TX_O               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; TD_RESET_N              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                       ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                      ; clk_50                                                      ; 1246     ; 0        ; 0        ; 0        ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_50                                                      ; 62       ; 0        ; 0        ; 0        ;
; clk_50                                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 15       ; 0        ; 0        ; 0        ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 391      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                      ; clk_50                                                      ; 1246     ; 0        ; 0        ; 0        ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_50                                                      ; 62       ; 0        ; 0        ; 0        ;
; clk_50                                                      ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 15       ; 0        ; 0        ; 0        ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 391      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                   ;
+------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------------------------+----------+----------+----------+----------+
; clk_50     ; clk_50                                                      ; 52       ; 0        ; 0        ; 0        ;
; clk_50     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 35       ; 0        ; 0        ; 0        ;
+------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                    ;
+------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------------------------+----------+----------+----------+----------+
; clk_50     ; clk_50                                                      ; 52       ; 0        ; 0        ; 0        ;
; clk_50     ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; 35       ; 0        ; 0        ; 0        ;
+------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                ;
+-------------------------------------------------------------+-------------------------------------------------------------+-----------+-------------+
; Target                                                      ; Clock                                                       ; Type      ; Status      ;
+-------------------------------------------------------------+-------------------------------------------------------------+-----------+-------------+
; CLOCK_27_I                                                  ; clk_27                                                      ; Base      ; Constrained ;
; CLOCK_50_I                                                  ; clk_50                                                      ; Base      ; Constrained ;
; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+-------------------------------------------------------------+-------------------------------------------------------------+-----------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Tue Oct 20 15:11:05 2020
Info: Command: quartus_sta experiment3 -c experiment3
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../board/timing_50_MHz.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {UART_clock_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 32 -duty_cycle 50.00 -name {UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]} {UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '../board/timing_27_MHz.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at timing_27_MHz.sdc(15): dual_port_RAM* could not be matched with a keeper File: C:/Users/Mark Naguib/Documents/GitHub/lab5-group03-tuesday/experiment3/board/timing_27_MHz.sdc Line: 15
Warning (332049): Ignored set_false_path at timing_27_MHz.sdc(15): Argument <from> is an empty collection File: C:/Users/Mark Naguib/Documents/GitHub/lab5-group03-tuesday/experiment3/board/timing_27_MHz.sdc Line: 15
    Info (332050): set_false_path -from [get_keepers {dual_port_RAM*}] -to [get_clocks {UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]}] File: C:/Users/Mark Naguib/Documents/GitHub/lab5-group03-tuesday/experiment3/board/timing_27_MHz.sdc Line: 15
Warning (332049): Ignored set_false_path at timing_27_MHz.sdc(17): Argument <to> is an empty collection File: C:/Users/Mark Naguib/Documents/GitHub/lab5-group03-tuesday/experiment3/board/timing_27_MHz.sdc Line: 17
    Info (332050): set_false_path -from [get_clocks {UART_clock_inst|altpll_component|auto_generated|pll1|clk[0]}] -to [get_keepers {dual_port_RAM*}] File: C:/Users/Mark Naguib/Documents/GitHub/lab5-group03-tuesday/experiment3/board/timing_27_MHz.sdc Line: 17
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] with master clock period: 37.030 found on PLL node: UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 37.037
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.532               0.000 clk_50 
    Info (332119):    13.822               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk_50 
    Info (332119):     0.404               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 12.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.204               0.000 clk_50 
Info (332146): Worst-case removal slack is 4.131
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.131               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is 8.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.379               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.733               0.000 clk_50 
    Info (332119):    18.331               0.000 clk_27 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] with master clock period: 37.030 found on PLL node: UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 37.037
Info (332146): Worst-case setup slack is 6.830
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.830               0.000 clk_50 
    Info (332119):    14.166               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk_50 
    Info (332119):     0.355               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 12.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.809               0.000 clk_50 
Info (332146): Worst-case removal slack is 3.883
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.883               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is 8.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.381               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.752               0.000 clk_50 
    Info (332119):    18.317               0.000 clk_27 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] with master clock period: 37.030 found on PLL node: UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 37.037
Info (332146): Worst-case setup slack is 10.552
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.552               0.000 clk_50 
    Info (332119):    15.652               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk_50 
    Info (332119):     0.183               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 14.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.109               0.000 clk_50 
Info (332146): Worst-case removal slack is 3.012
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.012               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is 8.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.451               0.000 UART_clock_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.438               0.000 clk_50 
    Info (332119):    17.918               0.000 clk_27 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4856 megabytes
    Info: Processing ended: Tue Oct 20 15:11:07 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


