
#pragma once

#include <verilog_model.hpp>
#include <graph_model.hpp>





namespace verilog {

  void convert(ast::Verilog & v, graph::G &g) {
  }

}
