<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:53.2253</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0105922</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.03.05</openDate><openNumber>10-2024-0027990</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층; 및 상기 절연층 상에 배치되고, 상면 및 상기 상면과 마주보는 하면을 포함하는 전극층을 포함하고, 상기 전극층은 상기 상면과 하면을 관통하는 복수의 관통 홀을 포함하고, 상기 복수의 관통 홀의 각각의 직경은, 상기 복수의 관통 홀 중 서로 인접하게 배치된 2개의 관통 홀 사이의 이격 거리 이상이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층; 및상기 절연층 상에 배치되고, 상면 및 상기 상면과 마주보는 하면을 포함하는 전극층을 포함하고,상기 전극층은 상기 상면과 하면을 관통하는 복수의 관통 홀을 포함하고,상기 복수의 관통 홀의 각각의 직경은,상기 복수의 관통 홀 중 서로 인접하게 배치된 2개의 관통 홀 사이의 이격 거리 이상인,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 서로 인접하게 배치된 2개의 관통 홀은,상기 전극층에서 서로 대각 수평 방향에 위치한 2개의 관통 홀인,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 복수의 관통 홀의 각각의 직경은 서로 다르고,상기 복수의 관통 홀 중 서로 인접하게 배치된 각각의 2개의 관통 홀 사이의 이격 거리는 서로 다르며,상기 복수의 관통 홀의 직경 중 가장 작은 직경은,상기 서로 인접하게 배치된 각각의 2개의 관통 홀 사이의 이격 거리 중 가장 큰 이격 거리 이상인,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 절연층의 평면 면적에 대한 상기 관통 홀의 직경의 비율은,0.0000825 내지 0.000147의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 절연층의 평면 면적에 대한 상기 관통 홀의 평면 면적의 비율은,0.00025905 내지 0.0004605의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제4항 또는 제5항에 있어서,상기 절연층의 평면 면적은 1500mm2 내지 2000mm2인반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제4항 또는 제5항에 있어서,상기 복수의 관통 홀 중 적어도 하나는 165㎛ 내지 220㎛의 직경을 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제4항 또는 제5항에 있어서,상기 복수의 관통 홀 중 적어도 하나의 평면 면적은 518.1㎛2 내지 690.8㎛2의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제3항에 있어서,상기 전극층은,상기 절연층 상에 배치되고, 수평 방향으로 상호 이격된 복수의 전극 패턴을 포함하고,상기 복수 개의 관통 홀은,상기 복수의 전극 패턴에 각각 구비되는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 복수의 전극 패턴 사이의 이격 간격은 상기 관통 홀의 직경보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 절연층을 관통하는 관통 전극을 더 포함하고,상기 관통 전극의 폭은 상기 관통 홀의 직경과 다른,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 관통 전극은 상기 절연층의 상면에서 하면을 향하여 폭이 점진적으로 변화하는 경사를 가지고,상기 관통 홀의 직경은,상기 관통 전극에서 가장 큰 폭을 가지는 영역의 폭보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 관통 홀의 직경은 상기 관통 전극의 폭의 2.5배 이상인,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 전극층에 구비된 상기 관통 홀은 상기 관통 전극과 수직으로 중첩되지 않는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 복수의 관통 홀 중 서로 인접하게 배치된 2개의 관통 홀 사이의 이격 거리는 상기 관통 전극에서 가장 큰 폭을 가지는 영역의 폭보다 큰,반도체 패키지. </claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 전극층은 상기 절연층의 복수의 층 중 최상측에 배치된 절연층 상에 배치되고,상기 전극층의 상기 관통 홀은,상기 절연층 상에 배치된 제1 레지스트층으로 채워지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제4항 또는 제5항에 있어서,상기 전극층은 상기 절연층의 제1층 상에 배치되고,상기 전극층의 상기 관통 홀은,상기 절연층의 상기 제1층 상에 배치된 상기 절연층의 제2층으로 채워지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 비율은,상기 절연층의 상기 제1층 상에 배치된 단일 전극층에 구비된 관통 홀에 대한 비율인,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 전극층은 상기 제1 레지스트층 상으로 돌출되는 적어도 하나의 돌출부를 포함하고,상기 돌출부 상에 배치된 접속부를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 접속부 상에 배치된 인터포저를 포함하고,상기 인터포저는 액티브 인터포저 및 패시브 인터포저 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,상기 접속부 상에 배치된 반도체 소자를 더 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HWANG, SEE YOON</engName><name>황시윤</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, SUNG MIN</engName><name>김성민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.24</receiptDate><receiptNumber>1-1-2022-0885608-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-1-2025-0963973-20</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220105922.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930ed22d8c8bba50f691934aecbe29cd4e8333634e70db8aed4730aa39c6ab05c396e6f7dc4ae003ce68344cce4072b7c200c2e91d9e93bb4f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe31374294b14df7bf3530f3fbb56a9e1e4fffa44aa704275993440e4d1d986a42d4eb4baabdc19a654c4ff2e68e029033f4bcee185222424</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>