`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05.07.2026 13:41:31
// Design Name: 
// Module Name: bcd_to_7seg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module bcd_7seg(
    input [3:0] bcd,
    output reg [6:0] seg
    );
    
    always @(bcd)
    begin
        case(bcd)
            4'b0000: seg = 7'b1011111;
            4'b0001: seg = 7'b0000110;
            4'b0010: seg = 7'b0111011;
            4'b0011: seg = 7'b0101111;
            4'b0100: seg = 7'b1100110;
            4'b0101: seg = 7'b1101101;
            4'b0110: seg = 7'b1111101;
            4'b0111: seg = 7'b0000111;
            4'b1000: seg = 7'b1111111;
            4'b1001: seg = 7'b1101111;
        default: seg = 7'b1011111; 
        endcase          
    end
endmodule
