TimeQuest Timing Analyzer report for Processor
Mon Nov 27 17:02:33 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.13 MHz ; 6.13 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -162.232 ; -11248.344    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.993 ; -79.784       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1044.119             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                   ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -162.232 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 163.265    ;
; -162.232 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 163.265    ;
; -162.071 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.001     ; 163.108    ;
; -162.071 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.001     ; 163.108    ;
; -162.069 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.347      ; 163.454    ;
; -162.055 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.005     ; 163.088    ;
; -162.032 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 163.067    ;
; -162.032 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 163.067    ;
; -162.024 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 163.063    ;
; -161.984 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 163.019    ;
; -161.984 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 163.019    ;
; -161.957 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 162.994    ;
; -161.871 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.910    ;
; -161.871 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.910    ;
; -161.869 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.349      ; 163.256    ;
; -161.855 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.890    ;
; -161.842 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 162.878    ;
; -161.824 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 162.865    ;
; -161.823 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.862    ;
; -161.823 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.862    ;
; -161.821 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.349      ; 163.208    ;
; -161.807 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.842    ;
; -161.776 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 162.817    ;
; -161.757 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 162.796    ;
; -161.733 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 162.770    ;
; -161.709 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 162.748    ;
; -161.669 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.704    ;
; -161.669 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 162.704    ;
; -161.642 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 162.680    ;
; -161.640 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.675    ;
; -161.640 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 162.675    ;
; -161.594 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 162.632    ;
; -161.581 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 162.617    ;
; -161.533 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 162.572    ;
; -161.508 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.547    ;
; -161.508 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.547    ;
; -161.506 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.349      ; 162.893    ;
; -161.496 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.535    ;
; -161.496 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.535    ;
; -161.496 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.535    ;
; -161.492 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.527    ;
; -161.485 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 162.524    ;
; -161.483 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 162.516    ;
; -161.479 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.518    ;
; -161.479 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 162.518    ;
; -161.477 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.349      ; 162.864    ;
; -161.473 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 162.509    ;
; -161.463 ; CU:Step1|stage[3]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.498    ;
; -161.461 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 162.502    ;
; -161.432 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 162.473    ;
; -161.420 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 162.457    ;
; -161.417 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 162.454    ;
; -161.394 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 162.433    ;
; -161.381 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.419    ;
; -161.365 ; CU:Step1|stage[3]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 162.404    ;
; -161.333 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.371    ;
; -161.312 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.001     ; 162.349    ;
; -161.296 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.003      ; 162.337    ;
; -161.296 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 162.337    ;
; -161.296 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 162.337    ;
; -161.283 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 162.318    ;
; -161.280 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.347      ; 162.665    ;
; -161.279 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 162.317    ;
; -161.273 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 162.311    ;
; -161.250 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 162.288    ;
; -161.248 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.003      ; 162.289    ;
; -161.248 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 162.289    ;
; -161.248 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 162.289    ;
; -161.235 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 162.270    ;
; -161.225 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 162.263    ;
; -161.220 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 162.259    ;
; -161.217 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 162.256    ;
; -161.172 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 162.211    ;
; -161.170 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 162.209    ;
; -161.169 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 162.208    ;
; -161.141 ; CU:Step1|stage[3]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 162.180    ;
; -161.125 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.001     ; 162.162    ;
; -161.118 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 162.153    ;
; -161.118 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 162.153    ;
; -161.112 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.001      ; 162.151    ;
; -161.080 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.349      ; 162.467    ;
; -161.064 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.001      ; 162.103    ;
; -161.032 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.349      ; 162.419    ;
; -161.018 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.056    ;
; -160.989 ; CU:Step1|stage[3]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.027    ;
; -160.957 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 161.996    ;
; -160.957 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 161.996    ;
; -160.955 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.349      ; 162.342    ;
; -160.941 ; CU:Step1|stage[4]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 161.976    ;
; -160.933 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.003      ; 161.974    ;
; -160.933 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 161.974    ;
; -160.933 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 161.974    ;
; -160.925 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.001      ; 161.964    ;
; -160.920 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 161.955    ;
; -160.910 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 161.951    ;
; -160.910 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 161.948    ;
; -160.904 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.003      ; 161.945    ;
; -160.904 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 161.945    ;
; -160.904 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 161.945    ;
; -160.891 ; CU:Step1|stage[3]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 161.926    ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.993 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                                 ; clock        ; clock       ; -0.500       ; 7.115      ; 0.908      ;
; -5.985 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                                 ; clock        ; clock       ; -0.500       ; 7.115      ; 0.916      ;
; -4.848 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                                 ; clock        ; clock       ; -0.500       ; 7.102      ; 2.040      ;
; -4.828 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; clock        ; clock       ; -0.500       ; 7.100      ; 2.058      ;
; -4.438 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]                                                                ; clock        ; clock       ; -0.500       ; 6.695      ; 2.043      ;
; -4.432 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]                                                                ; clock        ; clock       ; -0.500       ; 6.694      ; 2.048      ;
; -4.423 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]                                                                ; clock        ; clock       ; -0.500       ; 6.693      ; 2.056      ;
; -4.328 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                                 ; clock        ; clock       ; -0.500       ; 7.104      ; 2.562      ;
; -4.205 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]                                                                ; clock        ; clock       ; -0.500       ; 6.711      ; 2.292      ;
; -3.987 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                                 ; clock        ; clock       ; -0.500       ; 7.106      ; 2.905      ;
; -3.958 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                                 ; clock        ; clock       ; -0.500       ; 7.106      ; 2.934      ;
; -3.928 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]                                                                ; clock        ; clock       ; -0.500       ; 6.698      ; 2.556      ;
; -3.921 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]                                                                ; clock        ; clock       ; -0.500       ; 6.697      ; 2.562      ;
; -3.863 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                                 ; clock        ; clock       ; -0.500       ; 7.106      ; 3.029      ;
; -3.581 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]                                                                ; clock        ; clock       ; -0.500       ; 6.699      ; 2.904      ;
; -3.551 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]                                                                ; clock        ; clock       ; -0.500       ; 6.699      ; 2.934      ;
; -3.458 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; clock        ; clock       ; -0.500       ; 5.902      ; 2.230      ;
; -3.456 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]                                                                ; clock        ; clock       ; -0.500       ; 6.699      ; 3.029      ;
; -2.601 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]                                                                ; clock        ; clock       ; -0.500       ; 6.697      ; 3.882      ;
; 0.358  ; IR:Step12|Instruction[12]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                         ; clock        ; clock       ; 0.000        ; 0.284      ; 0.928      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|inc_select                                                               ; CU:Step1|inc_select                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.496  ; IR:Step12|Instruction[15]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                         ; clock        ; clock       ; 0.000        ; 0.284      ; 1.066      ;
; 0.625  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.628  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.731  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.017      ;
; 0.744  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.030      ;
; 0.777  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step6|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.784  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.912  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.913  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.199      ;
; 0.913  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.199      ;
; 0.917  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.203      ;
; 0.965  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.251      ;
; 0.994  ; IR:Step12|Instruction[9]                                                          ; BUFFREG:Step6|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.280      ;
; 1.060  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.063  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.063  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.104  ; CU:Step1|cond_true                                                                ; CU:Step1|cond_true                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.141  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.427      ;
; 1.157  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.006      ; 1.449      ;
; 1.158  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.006      ; 1.450      ;
; 1.165  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.006      ; 1.457      ;
; 1.171  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.462      ;
; 1.179  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.470      ;
; 1.186  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.477      ;
; 1.196  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.481      ;
; 1.240  ; CU:Step1|pc_select[0]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                          ; clock        ; clock       ; 0.000        ; -0.007     ; 1.519      ;
; 1.241  ; CU:Step1|pc_select[0]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                          ; clock        ; clock       ; 0.000        ; -0.007     ; 1.520      ;
; 1.260  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.546      ;
; 1.261  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.538      ;
; 1.262  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.539      ;
; 1.293  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.010     ; 1.569      ;
; 1.295  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.582      ;
; 1.296  ; IR:Step12|Instruction[1]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 1.583      ;
; 1.297  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.584      ;
; 1.298  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                     ; clock        ; clock       ; 0.000        ; 0.001      ; 1.585      ;
; 1.301  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.587      ;
; 1.327  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step6|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.613      ;
; 1.334  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.619      ;
; 1.334  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.001      ; 1.621      ;
; 1.345  ; IR:Step12|Instruction[9]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 1.632      ;
; 1.357  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                    ; clock        ; clock       ; 0.000        ; 0.006      ; 1.649      ;
; 1.383  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.669      ;
; 1.389  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.675      ;
; 1.413  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                    ; clock        ; clock       ; 0.000        ; 0.010      ; 1.709      ;
; 1.417  ; IR:Step12|Instruction[13]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                         ; clock        ; clock       ; 0.000        ; 0.293      ; 1.996      ;
; 1.421  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|cond_true                                                                                                                   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.207      ;
; 1.425  ; CU:Step1|pc_select[1]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]                                                         ; clock        ; clock       ; 0.000        ; 0.287      ; 1.998      ;
; 1.428  ; CU:Step1|pc_select[1]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                         ; clock        ; clock       ; 0.000        ; 0.287      ; 2.001      ;
; 1.453  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.739      ;
; 1.459  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.004      ; 1.749      ;
; 1.502  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.010      ; 1.798      ;
; 1.505  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.505  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.505  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.509  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.013      ; 1.808      ;
; 1.512  ; CU:Step1|mem_select                                                               ; BUFFREG:Step6|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.001      ; 1.799      ;
; 1.525  ; IR:Step12|Instruction[11]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]                                                         ; clock        ; clock       ; 0.000        ; 0.004      ; 1.815      ;
; 1.533  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.810      ;
; 1.533  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.810      ;
; 1.541  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.344      ; 2.171      ;
; 1.543  ; IR:Step12|Instruction[8]                                                          ; BUFFREG:Step6|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.545  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.005      ; 1.836      ;
; 1.565  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                    ; clock        ; clock       ; 0.000        ; -0.283     ; 1.568      ;
; 1.573  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.001      ; 1.860      ;
; 1.575  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.860      ;
; 1.575  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.856      ;
; 1.576  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.860      ;
; 1.576  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.005     ; 1.857      ;
; 1.577  ; BUFFREG:Step5|output[0]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; -0.500       ; 0.078      ; 1.405      ;
; 1.577  ; BUFFREG:Step5|output[1]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1 ; clock        ; clock       ; -0.500       ; 0.081      ; 1.408      ;
; 1.582  ; IR:Step12|Instruction[8]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 1.870      ;
; 1.583  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                                    ; clock        ; clock       ; 0.000        ; -0.283     ; 1.586      ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 166.749 ; 166.749 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.722   ; 4.722   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.099   ; 4.099   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.942   ; 3.942   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.086   ; 4.086   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.099   ; 4.099   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 3.921   ; 3.921   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.221   ; 0.221   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.191   ; 0.191   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.204  ; -0.204  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.340  ; -0.340  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.411  ; -0.411  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.314  ; -0.314  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.460  ; -0.460  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.431  ; -0.431  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.104   ; 0.104   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.347  ; -0.347  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.221   ; 0.221   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -7.949 ; -7.949 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -4.474 ; -4.474 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -3.673 ; -3.673 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -3.694 ; -3.694 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -3.838 ; -3.838 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -3.851 ; -3.851 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -3.673 ; -3.673 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.708  ; 0.708  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.057  ; 0.057  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.452  ; 0.452  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.588  ; 0.588  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.659  ; 0.659  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.562  ; 0.562  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.708  ; 0.708  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.679  ; 0.679  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.144  ; 0.144  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.595  ; 0.595  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.027  ; 0.027  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 6.853  ; 6.853  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 6.853  ; 6.853  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 14.517 ; 14.517 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 15.697 ; 15.697 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.706 ; 14.706 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.193 ; 14.193 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.542 ; 14.542 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 15.697 ; 15.697 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.519 ; 14.519 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 15.605 ; 15.605 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.987 ; 13.987 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 15.375 ; 15.375 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 15.375 ; 15.375 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 14.648 ; 14.648 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 14.423 ; 14.423 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.575 ; 14.575 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 14.415 ; 14.415 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 13.739 ; 13.739 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 13.530 ; 13.530 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 14.869 ; 14.869 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 6.853  ; 6.853  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 6.853  ; 6.853  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 14.517 ; 14.517 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 13.987 ; 13.987 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.706 ; 14.706 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.193 ; 14.193 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.542 ; 14.542 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 15.697 ; 15.697 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.519 ; 14.519 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 15.605 ; 15.605 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.987 ; 13.987 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 13.530 ; 13.530 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 15.375 ; 15.375 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 14.648 ; 14.648 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 14.423 ; 14.423 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.575 ; 14.575 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 14.415 ; 14.415 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 13.739 ; 13.739 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 13.530 ; 13.530 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 14.869 ; 14.869 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -63.393 ; -4243.890     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.286 ; -29.149       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -925.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                  ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -63.393 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.259     ; 64.166     ;
; -63.285 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 64.060     ;
; -63.268 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 64.043     ;
; -63.185 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.212     ;
; -63.185 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.005     ; 64.212     ;
; -63.157 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.932     ;
; -63.144 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.919     ;
; -63.122 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; -0.001     ; 64.153     ;
; -63.122 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; -0.001     ; 64.153     ;
; -63.092 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.259     ; 63.865     ;
; -63.077 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 64.106     ;
; -63.077 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 64.106     ;
; -63.070 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.005     ; 64.097     ;
; -63.060 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 64.089     ;
; -63.060 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 64.089     ;
; -63.014 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 64.047     ;
; -63.014 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 64.047     ;
; -62.999 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 64.031     ;
; -62.997 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 64.030     ;
; -62.997 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 64.030     ;
; -62.984 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.759     ;
; -62.967 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 63.998     ;
; -62.967 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 63.997     ;
; -62.967 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.742     ;
; -62.962 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.991     ;
; -62.949 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.978     ;
; -62.949 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 63.978     ;
; -62.945 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.974     ;
; -62.944 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 63.975     ;
; -62.936 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.965     ;
; -62.936 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 63.965     ;
; -62.923 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.955     ;
; -62.923 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.955     ;
; -62.923 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.955     ;
; -62.903 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.678     ;
; -62.891 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 63.925     ;
; -62.886 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.919     ;
; -62.886 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.919     ;
; -62.880 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 63.910     ;
; -62.874 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 63.908     ;
; -62.873 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.906     ;
; -62.873 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.906     ;
; -62.859 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.892     ;
; -62.859 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.891     ;
; -62.856 ; CU:Step1|stage[3]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.631     ;
; -62.843 ; CU:Step1|stage[2]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.618     ;
; -62.842 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.875     ;
; -62.842 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.874     ;
; -62.836 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 63.869     ;
; -62.834 ; CU:Step1|stage[3]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.863     ;
; -62.831 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.005     ; 63.858     ;
; -62.821 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.850     ;
; -62.819 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 63.852     ;
; -62.815 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.849     ;
; -62.815 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.849     ;
; -62.815 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.849     ;
; -62.798 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.832     ;
; -62.798 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.832     ;
; -62.798 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.832     ;
; -62.796 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 63.826     ;
; -62.772 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.804     ;
; -62.763 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 63.797     ;
; -62.762 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 63.793     ;
; -62.761 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 63.792     ;
; -62.755 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.787     ;
; -62.751 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.001     ; 63.782     ;
; -62.750 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 63.784     ;
; -62.731 ; CU:Step1|stage[3]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.764     ;
; -62.731 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.763     ;
; -62.723 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 63.752     ;
; -62.718 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.751     ;
; -62.718 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.750     ;
; -62.708 ; CU:Step1|stage[3]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 63.741     ;
; -62.706 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 63.735     ;
; -62.699 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.474     ;
; -62.695 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 63.724     ;
; -62.695 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 63.724     ;
; -62.695 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 63.728     ;
; -62.688 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.720     ;
; -62.687 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.721     ;
; -62.687 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.721     ;
; -62.687 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.721     ;
; -62.677 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.452     ;
; -62.674 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.708     ;
; -62.674 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.708     ;
; -62.674 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 63.708     ;
; -62.671 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.703     ;
; -62.654 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 63.687     ;
; -62.653 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.686     ;
; -62.652 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.001     ; 63.683     ;
; -62.644 ; CU:Step1|stage[3]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.676     ;
; -62.643 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.418     ;
; -62.643 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.001      ; 63.676     ;
; -62.637 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 63.670     ;
; -62.636 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 63.669     ;
; -62.632 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.665     ;
; -62.632 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 63.665     ;
; -62.631 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.663     ;
; -62.626 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.001      ; 63.659     ;
; -62.602 ; CU:Step1|stage[4]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.257     ; 63.377     ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.286 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 3.026      ; 0.392      ;
; -2.284 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 3.026      ; 0.394      ;
; -1.854 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 3.017      ; 0.815      ;
; -1.835 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 3.014      ; 0.831      ;
; -1.668 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 2.834      ; 0.818      ;
; -1.658 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 2.827      ; 0.821      ;
; -1.655 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 2.831      ; 0.828      ;
; -1.588 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 2.844      ; 0.908      ;
; -1.545 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 3.016      ; 1.123      ;
; -1.520 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 3.017      ; 1.149      ;
; -1.502 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 3.017      ; 1.167      ;
; -1.448 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 2.834      ; 1.038      ;
; -1.422 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 3.017      ; 1.247      ;
; -1.362 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 2.833      ; 1.123      ;
; -1.339 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 2.834      ; 1.147      ;
; -1.320 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 2.834      ; 1.166      ;
; -1.239 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 2.834      ; 1.247      ;
; -0.951 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 2.833      ; 1.534      ;
; -0.673 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 1.949      ; 0.928      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|inc_select                                                               ; CU:Step1|inc_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.225  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.301      ; 0.678      ;
; 0.235  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.301      ; 0.688      ;
; 0.241  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.244  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.258  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.300      ; 0.710      ;
; 0.295  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.447      ;
; 0.315  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.328  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.336  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.357  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.376  ; IR:Step12|Instruction[9]                                                          ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.412  ; CU:Step1|cond_true                                                                ; CU:Step1|cond_true                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.426  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.578      ;
; 0.427  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.579      ;
; 0.427  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.579      ;
; 0.439  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.597      ;
; 0.440  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.598      ;
; 0.446  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.604      ;
; 0.448  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.606      ;
; 0.452  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.610      ;
; 0.453  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.611      ;
; 0.459  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.463  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.470  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.266      ; 0.888      ;
; 0.485  ; CU:Step1|pc_select[0]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clock        ; clock       ; 0.000        ; -0.007     ; 0.630      ;
; 0.486  ; CU:Step1|pc_select[0]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clock        ; clock       ; 0.000        ; -0.007     ; 0.631      ;
; 0.488  ; IR:Step12|Instruction[1]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clock        ; clock       ; 0.000        ; 0.001      ; 0.641      ;
; 0.499  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.643      ;
; 0.499  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.643      ;
; 0.499  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.506  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.660      ;
; 0.508  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.660      ;
; 0.511  ; IR:Step12|Instruction[9]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clock        ; clock       ; 0.000        ; 0.002      ; 0.665      ;
; 0.522  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.009     ; 0.665      ;
; 0.524  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.676      ;
; 0.525  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.677      ;
; 0.528  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 0.681      ;
; 0.531  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.544  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.547  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.552  ; IR:Step12|Instruction[12]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; -0.301     ; 0.403      ;
; 0.555  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.004      ; 0.711      ;
; 0.557  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.713      ;
; 0.558  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.301      ; 1.011      ;
; 0.568  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.010      ; 0.730      ;
; 0.568  ; CU:Step1|mem_select                                                               ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 0.721      ;
; 0.573  ; IR:Step12|Instruction[8]                                                          ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.725      ;
; 0.576  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.013      ; 0.741      ;
; 0.578  ; IR:Step12|Instruction[11]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clock        ; clock       ; 0.000        ; 0.004      ; 0.734      ;
; 0.583  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.008      ; 0.743      ;
; 0.594  ; IR:Step12|Instruction[8]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clock        ; clock       ; 0.000        ; 0.003      ; 0.749      ;
; 0.595  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                    ; clock        ; clock       ; 0.000        ; 0.006      ; 0.753      ;
; 0.598  ; IR:Step12|Instruction[15]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; clock        ; clock       ; 0.000        ; -0.301     ; 0.449      ;
; 0.609  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.762      ;
; 0.620  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.768      ;
; 0.620  ; BUFFREG:Step3|output[11]                                                          ; PS:Step11|Zout                                                                    ; clock        ; clock       ; 0.000        ; 0.003      ; 0.775      ;
; 0.621  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.769      ;
; 0.622  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.774      ;
; 0.632  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.003     ; 0.781      ;
; 0.639  ; CU:Step1|b_inv                                                                    ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.783      ;
; 0.648  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.008      ; 0.808      ;
; 0.650  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.009     ; 0.793      ;
; 0.652  ; IR:Step12|Instruction[11]                                                         ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.008      ; 0.812      ;
; 0.655  ; CU:Step1|alu_op[0]                                                                ; CU:Step1|alu_op[0]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.807      ;
; 0.655  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.007      ; 0.814      ;
; 0.658  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.660  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.808      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 66.020 ; 66.020 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 2.183  ; 2.183  ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 1.887  ; 1.887  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 1.847  ; 1.847  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 1.869  ; 1.869  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 1.887  ; 1.887  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 1.834  ; 1.834  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.389 ; -0.389 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.389 ; -0.389 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.610 ; -0.610 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.628 ; -0.628 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.675 ; -0.675 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.674 ; -0.674 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.711 ; -0.711 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.686 ; -0.686 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.441 ; -0.441 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.633 ; -0.633 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.426 ; -0.426 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.314 ; -3.314 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -2.063 ; -2.063 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.714 ; -1.714 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.727 ; -1.727 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.749 ; -1.749 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.767 ; -1.767 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.714 ; -1.714 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.831  ; 0.831  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.509  ; 0.509  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.730  ; 0.730  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.748  ; 0.748  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.795  ; 0.795  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.794  ; 0.794  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.831  ; 0.831  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.806  ; 0.806  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.561  ; 0.561  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.753  ; 0.753  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.546  ; 0.546  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 3.330 ; 3.330 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 3.330 ; 3.330 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.435 ; 6.435 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 7.406 ; 7.406 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 7.186 ; 7.186 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 7.055 ; 7.055 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.818 ; 6.818 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 7.406 ; 7.406 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.947 ; 6.947 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 7.399 ; 7.399 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 7.308 ; 7.308 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 7.308 ; 7.308 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 6.993 ; 6.993 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 6.876 ; 6.876 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 6.989 ; 6.989 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 6.868 ; 6.868 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.040 ; 7.040 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 6.676 ; 6.676 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.515 ; 6.515 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 7.051 ; 7.051 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 3.330 ; 3.330 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 3.330 ; 3.330 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.435 ; 6.435 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 7.186 ; 7.186 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 7.055 ; 7.055 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.818 ; 6.818 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 7.406 ; 7.406 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.947 ; 6.947 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 7.399 ; 7.399 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 6.515 ; 6.515 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 7.308 ; 7.308 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 6.993 ; 6.993 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 6.876 ; 6.876 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 6.989 ; 6.989 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 6.868 ; 6.868 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.040 ; 7.040 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 6.676 ; 6.676 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.515 ; 6.515 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 7.051 ; 7.051 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -162.232   ; -5.993  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -162.232   ; -5.993  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -11248.344 ; -79.784 ; 0.0      ; 0.0     ; -1044.119           ;
;  clock           ; -11248.344 ; -79.784 ; N/A      ; N/A     ; -1044.119           ;
+------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 166.749 ; 166.749 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.722   ; 4.722   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.099   ; 4.099   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.942   ; 3.942   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.086   ; 4.086   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.099   ; 4.099   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 3.921   ; 3.921   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.221   ; 0.221   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.191   ; 0.191   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.204  ; -0.204  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.340  ; -0.340  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.411  ; -0.411  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.314  ; -0.314  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.460  ; -0.460  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.431  ; -0.431  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.104   ; 0.104   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.347  ; -0.347  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.221   ; 0.221   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.314 ; -3.314 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -2.063 ; -2.063 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.714 ; -1.714 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.727 ; -1.727 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.749 ; -1.749 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.767 ; -1.767 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.714 ; -1.714 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.831  ; 0.831  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.509  ; 0.509  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.730  ; 0.730  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.748  ; 0.748  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.795  ; 0.795  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.794  ; 0.794  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.831  ; 0.831  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.806  ; 0.806  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.561  ; 0.561  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.753  ; 0.753  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.546  ; 0.546  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 6.853  ; 6.853  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 6.853  ; 6.853  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 14.517 ; 14.517 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 15.697 ; 15.697 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.706 ; 14.706 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.193 ; 14.193 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.542 ; 14.542 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 15.697 ; 15.697 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.519 ; 14.519 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 15.605 ; 15.605 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.987 ; 13.987 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 15.375 ; 15.375 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 15.375 ; 15.375 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 14.648 ; 14.648 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 14.423 ; 14.423 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.575 ; 14.575 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 14.415 ; 14.415 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 13.739 ; 13.739 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 13.530 ; 13.530 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 14.869 ; 14.869 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 3.330 ; 3.330 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 3.330 ; 3.330 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.435 ; 6.435 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 7.186 ; 7.186 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 7.055 ; 7.055 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.818 ; 6.818 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 7.406 ; 7.406 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.947 ; 6.947 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 7.399 ; 7.399 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.749 ; 6.749 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 6.515 ; 6.515 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 7.308 ; 7.308 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 6.993 ; 6.993 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 6.876 ; 6.876 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 6.989 ; 6.989 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 6.868 ; 6.868 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.040 ; 7.040 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 6.676 ; 6.676 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.515 ; 6.515 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 7.051 ; 7.051 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 966      ; 6487     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 966      ; 6487     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 449   ; 449  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 27 17:01:51 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -162.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -162.232    -11248.344 clock 
Info (332146): Worst-case hold slack is -5.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.993       -79.784 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1044.119 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 48 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIOOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ClockCheck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.393     -4243.890 clock 
Info (332146): Worst-case hold slack is -2.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.286       -29.149 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -925.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 613 megabytes
    Info: Processing ended: Mon Nov 27 17:02:33 2017
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:41


