# Verilog 入门

## 变量声明

+ 使用未经声明的变量不会导致错误。变量未经声明即使用时默认为 1 位 wire 型变量。

+ 左右两侧位宽不一致时，会对右侧变量进行扩展或截断，使之与左侧变量位宽相等。
+ 声明 wire 型向量：`wire [num1:num2] a`（其中 `num1,num2` 为整数常量），则 `num1,num2` 的值可以是负数，且 `num1、num2 `中的较大值可以在前也可以在后。(表示位数的下标分别是什么，小端还是大端)

+ 使用向量时，大小端顺序必须与声明时的顺序保持一致。声明时为`[3:0]`,那么`a[0:3]`是错误的写法。

## 测试test bench

``` verilog
initial begin
    ...
end
always #1 clk = ~clk;
```

