# ImplementareSimulatorRISC-V
O implementare în Verilog a unui procesor simplu RISC-V ce suportă următoarele instrucțiuni: add, sub, sll, xor, srl, or, and, addi, xori, ori, andi, slli, srli, lw, lui și o instrucțiune jalr folosită doar pentru resetarea procesorului. Celelalte implementări în Verilog încearcă să mărească numărul de instrucțiuni suportate, dar nu este recomandată utlizarea lor deoarece nu sunt complet funcționale. Simulatoarele în Python și C++ au fost testate pe instrucțiunile din fișierul instructions.txt. Acestea includ: addi, add, sub, lui, addi, and, or, xor, andi, ori, xori, srli, sll, srl, slli, sw și lw.   
