cacheL1(512,4,4,4,wb)
cacheL2(1024,4,4,8,wb)
cacheL2(4096,4,4,16,wb)
cacheL2(4096,4,4,16,wb)

.ORG 16
ret r1
div r5 , r6 , r7
addi r4 , r4 , 1