# ALU

# CN_ALU

# ALU Design - Verilog Implementation

## Descriere
Acest proiect reprezintÄƒ implementarea È™i design-ul unei UnitÄƒÈ›i Aritmetico-Logice (ALU) utilizÃ¢nd limbajul Verilog. Proiectul este realizat Ã®n colaborare È™i are ca scop dezvoltarea unei ALU funcÈ›ionale, optimizate pentru urmatoarele operaÈ›ii aritmetice: inmultire, impartire, adunare si scadere.
Fiind un proiect in dezvoltare activa, momentan avem disponibil design-ul realizat cu ajutorul tool-ului Logisim (care va mai suferi modificari) iar codul Verilog este in curs de scriere si uploadare in acest repository.

## Caracteristici
- Implementare modularÄƒ Ã®n Verilog
- Suport pentru operaÈ›ii aritmetice (adunare, scÄƒdere, inmultire, impartire)
- Testare utilizÃ¢nd testbenches Ã®n Verilog
- DocumentaÈ›ie

## Structura Proiectului
```
/alu-design
â”‚â”€â”€ /src           # Codul sursÄƒ Verilog -> in curs de dezvoltare
â”‚â”€â”€ /testbenches   # Teste È™i verificÄƒri -> in curs de dezvoltare
â”‚â”€â”€ /docs          # DocumentaÈ›ie suplimentarÄƒ
â”‚â”€â”€ README.md      # Acest fiÈ™ier
â”‚â”€â”€ Design pngs    # Designul circuitului in tool-ul Logisim pentru imlementare hardware
```

## ContribuÈ›ii
Acest proiect este realizat Ã®n colaborare de catre:
- **Vintan Iulia** ([GitHub](https://github.com/iuliavintan))
- **Simion Vlad** ([GitHub](https://github.com/swaggerMF))

---
ğŸ“Œ **NotÄƒ:** Acest proiect este Ã®n dezvoltare activÄƒ!!!
