# HDLBit与面试题笔记

## verilog中的行为级块(procedures)

* always, initial, task, function.在行为级块中,语句按 ==顺序执行==.其中always又可以分为组合逻辑always(always(*))和时序逻辑always(always@(posedge clk)).前者和`assign`语句相同,它们都可以用来产生组合逻辑,每当输入或者`assign`语句右侧的变量发生变化时都会重新进行计算.而时序逻辑的always块,组合逻辑的输出会通过触发器输出给外部,与组合逻辑计算之后结果立马可见不同,时序逻辑的计算结果只有在下个时钟沿才可见.

* 需要注意的是组合逻辑的敏感列表要么列出全部有关变量,要么使用@(\*),在实际使用时,如果敏感列表缺少了变量,但最后综合器任然会以@(\*)来产生电路.而在仿真时,仿真器会实实在在的按照敏感列表来进行仿真,因为缺失相关变量的敏感列表有时候仿真结果和实际硬件的输出结果不同.

* 在组合逻辑always块中使用阻塞赋值,在时序逻辑always块中使用非阻塞赋值.

## assign赋值

wire连接了源(source)与目的地(sink),通常源只有一个,但目的可以有多个.在verilog中`assign`赋值也可以称为连续赋值(continuous assignment).`assign left_side = right_side;`,the value of the signal on the right side is driven onto the wire on the left side.

在使用`assign`时有可能会声明一个隐藏的net类型的信号(implicit nets),implicit net也会因为在模块端口处声明了未定义的信号而产生.

```verilog
    wire [2:0] a, c;
    assign a = 3'b101;
    assign b = a;   // implicit net, b = 1'b1
    assign c = b;   // c = 3'b001
    my_module i1(d,e); // 如果d,e没有定义的话,则它们都是1bit宽的信号.
```

如果想要禁止隐藏net信号的声明,可以使用`` `define_nettype none``

```verilog
assign {out[7:0], out[15:8]} = in;		// in 16bit, out 24bit;
assign out[15:0] = {in[7:0], in[15:8]};
assign out = {in[7:0], in[15:8]};       // 这种情况下out[23:16]会被赋值0;
```

在使用位拼接符一定要标明各个部分的位宽,特别是对于常量.

## verilog中的向量

vectors:将多个相关的信号组合(group)在一起,使用同一个名字来方便操作,也就是说向量都是由单独的信号构成的,可以拆分成独立的信号操作.如下例所示

```verilog
    wire [7:0] vector_bit; 
    reg  [8:0] vector_byte[7:0];
```

vector可以是wire类型,也可以是reg类型.需要注意的是`vector_bit`可以看成==8个1bit==的信号组合在一起,而`vector_byte`应该看成==9个8bit==的信号组合在一起.

* `vector_bit`也称为packed arrays,总共有8个1bit信号,vector_bit[0]代表一个1bit的信号.

* `vector_byte`也称为unpacked arrays,可以看成有8个存储单元,每个存储单元可以存储9bit的数据.

* 需要注意的是: 常量9'b00和位拼接符{}所代表的信号都是packed type ,不能赋值给`vector_byte`这种unpacked type.进一步讲,`reg [15:0] unpacked_type[7:0][2:0]`相当于创建了一个存储空间,这个存储空间有8*3个存储单元,每个存储单元可以存储16bit的数据.对于unpacked type类型的变量赋初值只能使用for循环.

片选操作(part selection)与片选操作(bit selection):`vector_bit[1],vector_bit[3:0];`

使用拼接符创造后的信号,也是一个向量.
```verilog
    wire a,b;
    wire c;
    assign c = {a,b};       // 则c[0] = b, c[1] = a;
                            // 或者{a, b}[0] = b; {a, b}[1] = a;    
```

verilog不支持位序列的翻转,即`assign out[7:0] = out[0:7]`并不能达到序列翻转的效果,只能一个bit一个bit的进行赋位.

* 当时使用for循环来进行位翻转时,需要注意:
   1. for循环只是描述逻辑电路的行为,而不是描述的电路的结构.
   2. for循环只能在行为块(procedural block)中使用.
   3. 使用for循环创建的电路并不会进行任何的迭代,它只是实现了结果,好像电路进行了迭代.实际上,逻辑综合仪(logic synthesizer)在编译的时候会进行迭代,从而判断需要产生什么样的电路.而在仿真时,verilog仿真器会按顺序执行for循环来完成仿真,即仿真时是切实执行了迭代.

```verilog
	always @(*) begin	
		for (int i=0; i<8; i++)	
			out[i] = in[8-i-1];
	end
```

* 也可以使用`generate for`循环来实现位翻转.虽然`generate-for loop`长的像行为级for循环(procedural for loop),但这两个循环在概念上大不相同.`generate-for loop`用来进行 **"一些东西"** 的实例化,而行为级for循环描述的是电路的一系列的动作. **"一些东西"** 为assign赋值语句,模块例化,net/variable的定义,行为块(如always块)等.generate-for loop和genvar在编译时就已经完成计算,可以将其理解为一种 ==预处理语句== ,generate块在编译时产生更多的代码,然后这些代码也会进入逻辑综合器中进行综合.在使用generate块是需要注意:
  1. generate-for loop的begin-end需要进行命名.
  2. 在循环中,genvar为只读的.

```verilog
	generate
		genvar i;
		for (i=0; i<8; i = i+1) begin: my_block_name
			assign out[i] = in[8-i-1];
		end
	endgenerate
```

## 按位或与逻辑或

verilog中`按位或|`,`按位与&`,`按位取反~`,`按位异或^`,`按位同或^~,或~a ^ b`.既可以当单目操作符也可以当双目操作符.

1. 单目操作符
   |a : 如果信号a为向量,则是对a中的各个bit进行进行逻辑或处理,最后得出来的是1个1bit的信号.

2. 双目操作符
   a | b: 当a与b都为向量时,则a,b相应的bit位进行逻辑或处理,最后得到的结果是a,b中最长的位宽.

verilog中有三种逻辑运算符:`逻辑与:&&`, `逻辑或||`, `逻辑非!`.其中逻辑与和逻辑或都是双目运算符.逻辑非为单目运算符.逻辑运算符最后得出来的结果都是1bit的信号,只有真(1),假(0)两种结果.

### 区分== ===

=== | 0 | 1 | x | z |
---------|--------|------|---|---|
 0 | 1 | 0 | 0 | 0 |
 1 | 0 | 1 | 0 | 0 |
 x | 0 | 0 | 1 | 0 |
 z | 0 | 0 | 0 | 1 |

== | 0 | 1 | x | z |
---------|--------|------|---|---|
 0 | 1 | 0 | x | x |
 1 | 0 | 1 | x | x |
 x | x | x | x | x |
 z | x | x | x | x |

!== | 0 | 1 | x | z |
---|---|------|---|---|
 0 | 0 | 1 | 1 | 1 |
 1 | 1 | 0 | 1 | 1 |
 x | 1 | 1 | 0 | 1 |
 z | 1 | 1 | 1 | 0 |

!= | 0 | 1 | x | z |
---------|--------|------|---|---|
 0 | 0 | 1 | x | x |
 1 | 1 | 0 | x | x |
 x | x | x | x | x |
 z | x | x | x | x |

`===`和`!==`对操作数进行比较时对某些位的不定值x和高阻值z也进行比较,两个操作数必须完全一致,其结果才为1,否则为0.这两个运算符常用于case表达式的判别.

casez把z视为don't care, casex把z和x视为don't care,一般多用casez.

### 有符号数的加法器

一个数是有符号数还是无符号数都是人为规定的,在进行二进制运算时,用无符号数还是补码,最后的运算结果都是正确的.FPGA设计的电路无论在执行有符号算数运算还是无符号运算,都是以补码的规则进行的运算(正数的补码是其本身,负数的补码是其对应的正数求反加1),电路最后求出来的结果是(x-y) ~补~ .最后由(x-y) ~补~ 求出(x-y)的原码是程序或者编译器所执行的,对于编译器而言最后的到结果才是(x-y);

有符号数加法溢出的判定条件(正+正=负,负+负=正): 两操作数的符号相同,但是最后得出的结果却与操作数的符号数不同.

* 操作数A的符号位A ~s~, 操作数B的符号位B ~s~, 运算结果S的符号位S ~s~.   
  $ overflow = A_s B_s $ $\overline{S}_s $ + $\overline{A}_s $ $\overline{B}_s S_s$.
  其中A~s~ B~s~ S~s~ 与运算结果为1表示正+正=负,上溢出.
  其中$\overline{A}_s $ $\overline{B}_s S_s$ 与运算结果为1表示负+负=正,下溢.

* 符号位的进位C~s~, 最高位进位C~msb~
  $overflow = C_s \bigoplus C_{msb} $

|   | 符号位进位C~s~ | 最高位进位C~msb 
|---------|----------|---------|
| 无溢出 | 0   | 0     |
| 上溢   | 0   | 1     |
| 下溢   | 1   | 0     | 
| 无溢出 | 1   | 1     | 

## 线性反馈移位寄存器(LFSR)

![LFSR](https://i.loli.net/2021/10/20/GTMcKIDRViSmeEk.png)

线性反馈移位寄存器一般用来产生随机数或者进行CRC校验. ==LFSR抽头的序号是从1开始,== 而不是从0开始.图中的D[4:0]可以为并行输入或者D[4]进行移位,而LFSR输出为q[4:0],LFSR通过D端口处的抽头系数(1 or 0)使输入与其他触发器的输出进行异或,从而产生LFSR下一个状态.一开始q[4:0]会有个初始状态并且这个初始状态不会为0,LFSR在这个初始状态的基础上进行转变.

## 状态机

在使用状态机时,需要区分组合逻辑的输出信号改变的时间和时序逻辑输出信号改变的时间.组合逻辑在`相关变量`改变时会重新计算输出信号的值, ==并且马上改变它.== 而时序逻辑,每当时钟沿来临时会执行操作,但输出信号 ==不会在`此刻时钟`立马改变,== 需要等到`下一刻时钟沿`时,输出信号才会发生改变,可以理解为,时序逻辑中`此刻时钟`会建立输出信号的改变,而在`下一刻时钟沿`完成`此刻时钟`输出信号的改变.

### 三段式状态机

```verilog
// 第一个always块描述当前状态,非阻塞赋值
always @(posedge clk, negedge rst_n)
begin
    if (!rst_n)
        state_r <= S_IDLE;
    else    
        state_r <= state_n;
end
    
// 第二个always描述转态转变的条件,下一刻状态的值.阻塞赋值.
always @(*)
begin
    case(state_r)
        S_IDLE      :
            if (start_bit_valid)
                state_n = S_REC_START;
            else    
                state_n = S_IDLE;
        S_REC_START :
            if (cnt_baud_cycle0 == (BAUD_CYCLE-1))
                state_n = S_REC_DATA;
            else    
                state_n = S_REC_START;
        S_REC_DATA  :
            if (cnt_baud_cycle1 == (BAUD_CYCLE-1) && cnt_rx_bit == 3'd7)
                state_n = S_REC_STOP;
            else    
                state_n = S_REC_DATA;
        S_REC_STOP  :
            if (cnt_baud_cycle0 == (HALF_BAUD_CYCLE-1))
                state_n = S_SER2PAR;
            else    
                state_n = S_REC_STOP;
        S_SER2PAR   :
            state_n = S_IDLE;
        default     : state_n = S_IDLE;
    endcase
end

// 第三个always描述当前状态所执行的操作,实现信号的输出,阻塞赋值.
always @(posedge clk, negedge rst_n)
begin
    if (!rst_n)
    begin
        cnt_rx_bit <= 'b0;
        cnt_baud_cycle0 <= 'b0;
        cnt_baud_cycle1 <= 'b0;
        rx_valid    <= 'b0;
    end
    else
        case(state_r)
        S_IDLE      :
        begin
            cnt_rx_bit <= 'b0;
            cnt_baud_cycle0 <= 'b0;
            cnt_baud_cycle1 <= 'b0;
            
            rx_valid    <= 'b0;
        end
        S_REC_START :
        begin
            cnt_baud_cycle0 <= cnt_baud_cycle0 + 'b1;
        end
        S_REC_DATA  :
        begin
            cnt_baud_cycle0 <= 'b0;
            
            if (cnt_baud_cycle1 == (BAUD_CYCLE-1))
            begin
                cnt_baud_cycle1 <= 'b0;
                cnt_rx_bit      <= cnt_rx_bit + 'b1;
            end
            else if (cnt_baud_cycle1 == (HALF_BAUD_CYCLE-1))
            begin
                rx_data_tmp[cnt_rx_bit] <= rx_pin;
                cnt_baud_cycle1         <= cnt_baud_cycle1 + 'b1;
            end
            else    
                cnt_baud_cycle1 <= cnt_baud_cycle1 + 'b1;
        end
        S_REC_STOP  :
        begin
            cnt_baud_cycle1 <= 'b0;
            cnt_baud_cycle0 <= cnt_baud_cycle0 + 'b1;
            cnt_rx_bit      <= 'b0;
            
            rx_valid        <= 1'b1;
            rx_data         <= rx_data_tmp;
        end
        endcase
end
```
![uart rx state machine](https://i.loli.net/2021/10/20/GVFCPtysqOKbhmD.png)

如果对各个状态的逻辑并不很清晰时,使用三段式的状态机,这样在debug期间可以方便很多.

**在使用状态机时需要注意的是:如果输出信号的改变条件使用的是(state == S1),在输出信号改变的时刻会滞后`此刻状态`转变为状态S1的时刻一个时钟.而若输出信号的改变条件使用的是(next_state == S1),则输出信号改变的时刻与`此刻状态`转变为状态S1的时刻相同.**

### 一段式状态机

在一段式状态机和三段式状态机之间还有二段式,但这种方式用的很少,所以不做介绍了.

一段式状态机,使用一个时序逻辑的always块,在描述`下一刻状态`的转变时,也描述了`此刻状态`输出信号的改变.这种方法一般在状态机逻辑清晰时使用.

```verilog
reg [2:0] state;

always @(posedge clk, negedge rst_n) begin
    if (!rst_n)
    begin
        rx_data      <= 8'b0;
        rx_valid     <= 1'b0;
        read_reg_ena <= 1'b0;
        read_addr    <= 4'b0;
        state        <= READ_STA_REG;
    end
    else begin
        case(state)
            READ_STA_REG:
            begin
                if (read_reg_ready && rx_ena) 
                begin
                    read_reg_ena <= 1'b1;
                    read_addr    <= STAT_REG_ADDR;
                end

                if (read_data_valid && (s_uart_rdata & RX_FIFO_NOEMP) )
                begin
                    read_reg_ena <= 1'b0;
                    state <= READ_RX_FIFO;
                end
                else
                    state <= READ_STA_REG;
            end
            READ_RX_FIFO:
            begin
                if (read_reg_ready)
                begin
                    read_reg_ena <= 1'b1;
                    read_addr    <= RX_FIFO_ADDR;
                end

                if (read_data_valid)
                begin
                    read_reg_ena <= 1'b0;
                    rx_data      <= s_uart_rdata; 
                    state        <= READ_STA_REG;
                end
                else
                    state        <= READ_RX_FIFO;
            end
        endcase
    end
end
```
![uartlite state machine](https://i.loli.net/2021/10/20/ZjbExmV8zBvWF67.png)


### 独热编码(One-hot Encode)

独热编码一般是在状态机的状态少,或者是为了降低FPGA功耗时才会使用的一种编码.

![独热编码](https://i.loli.net/2021/10/20/soVLGF1j6ZeHquO.png)


```verilog
// Suppose this state machine uses one-hot encoding, 
// where state[0] through state[9] correspond to the states S0 though S9, respectively. 
// The outputs are zero unless otherwise specified.

module top_module(
    input in,
    input [9:0] state,
    output [9:0] next_state,
    output out1,
    output out2);
​
    parameter S0 = 4'd0, S1 = 4'd1, S2 = 4'd2, S3 = 4'd3,
              S4 = 4'd4, S5 = 4'd5, S6 = 4'd6, S7 = 4'd7,
              S8 = 4'd8, S9 = 4'd9;
​
    assign next_state[S0] = (state[S0] & (~in))  | (state[S7] & (~in)) | (state[S9] & (~in)) 
                            | (state[S8] & (~in)) | (state[S4] & (~in)) 
                            | (state[S3] & (~in)) | (state[S2] & (~in)) 
                            | (state[S1] & (~in));
​
    assign next_state[S1] = (state[S0] & in) | (state[S8] & in) | (state[S9] & in);
    assign next_state[S2] = (state[S1] & in);
    assign next_state[S3] = (state[S2] & in);
    assign next_state[S4] = (state[S3] & in);
    assign next_state[S5] = (state[S4] & in);
    assign next_state[S6] = (state[S5] & in);
    assign next_state[S7] = (state[S6] & in) | (state[S7] & in);
    assign next_state[S8] = (state[S5] & (~in));
    assign next_state[S9] = (state[S6] & (~in));
    
    assign out1 = state[S8] | state[S9];
    assign out2 = state[S7] | state[S9];
​
endmodule
​
```

当代表的状态的常数使用的是独热编码时,每一个状态对应`state`的一个bit,只有处在相应的状态时,所对应的bit位才会置1,否则为0.使用这种编码方式,一次状态的转变只会产生一个bit的变化,会稍微降低功耗.

### 摩尔型状态机(Moor State Machine)

摩尔型状态机,就如我们常用的状态机,输出只与当前时刻的状态有关,而与输入无关,状态的转变只与输入和当前状态有关而与输出无关.

![摩尔型状态机](https://i.loli.net/2021/10/20/jAtFCnflmxTycav.png)

```verilog
module top_module (
    input clk,
    input areset,
    input x,
    output z
); 

    parameter A = 2'd0, B = 2'd1, C = 2'd2;

    reg [2:0] state;
    wire [2:0] next_state;

    always @(posedge clk, posedge areset) begin
        if (areset)
            state <= 3'd0;
        else
            state <= next_state;
    end
    

    always @(*)
    begin
        case (state)
            A : next_state = x ? B : A;
            B : next_state = x ? C : B;
            C : next_state = x ? C : B;
            default : next_state = A;
        endcase
    end

    assign z = (state == B);

endmodule
```

### 米勒型状态机(Melay State Machine)

![米勒型状态机](https://i.loli.net/2021/10/20/5ItUm7uGMVvF4gL.png)

```verilog
module top_module (
    input clk,
    input areset,
    input x,
    output z
); 

    parameter A = 2'd0, B = 2'd1, C = 2'd2;

    reg [2:0] state;
    wire [2:0] next_state;

    always @(posedge clk, posedge areset) begin
        if (areset)
            state <= 3'd0;
        else
            state <= next_state;
    end
    

    always @(*)
    begin
        case (state)
            A : next_state = x ? B : A;
            B : next_state = C;
            C : next_state = C;
            default : next_state = A;
        endcase
    end

    assign z = ((state == C) || (state == B)) ? (~x) : x;

endmodule
```

米勒型状态机:状态转变不仅与输入和当前状态有关,还与输出有关.输出不仅与当前状态有关还与输入有关.





