# Explicação

Assim como C, Verilog tem operadores AND bit a bit (&) e AND lógico (&&) diferentes. Como estamos trabalhando com um bit aqui, não importa qual escolhemos.