{
  "clock": "clk",
  "annotations": [
    {
      "type": "source",
      "variables": [
        "rmode",
        "fpu_op",
        "opa",
        "opb"
      ]
    },
    {
      "type": "sink",
      "variables": [
        "out",
        "inf",
        "snan",
        "qnan",
        "ine",
        "overflow",
        "underflow",
        "zero",
        "div_by_zero"
      ]
    }
  ],
  "qualifiers": [
    {
      "type": "pairs",
      "variables": [
        "div_opa_ldz_d",
        "fpu_op_r2",
        "m_u0_expa_00",
        "m_u0_expa_ff",
        "m_u0_expb_00",
        "m_u0_expb_ff",
        "m_u0_fracta_00",
        "m_u0_fractb_00",
        "m_u0_infa_f_r",
        "m_u0_infb_f_r",
        "m_u0_opa_nan",
        "m_u0_opb_nan",
        "m_u0_qnan_r_a",
        "m_u0_qnan_r_b",
        "m_u0_snan_r_a",
        "m_u0_snan_r_b",
        "m_u1_add_d",
        "m_u1_add_r",
        "m_u1_exp_dn_out",
        "m_u1_foo_u1",
        "m_u1_fracta_eq_fractb",
        "m_u1_fracta_lt_fractb",
        "m_u1_fracta_out",
        "m_u1_fractb_out",
        "m_u1_sign_d",
        "m_u1_signa_r",
        "m_u1_signb_r",
        "m_u1_sticky",
        "m_u2_exp_out",
        "m_u2_exp_ovf",
        "m_u2_inf",
        "m_u2_rewrite_fracta",
        "m_u2_rewrite_fractb",
        "m_u2_sign_d",
        "m_u2_sign_exe",
        "m_u2_underflow",
        "m_u5_prod1",
        "m_u6_quo1",
        "m_u6_remainder",
        "opa_r1",
        "opas_r1",
        "rmode_r2"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "div_opa_ldz_r1",
        "exp_ovf_r",
        "exp_r",
        "fpu_op_r3",
        "fract_i2f",
        "fract_out_q",
        "inf_mul2",
        "inf_mul_r",
        "m_u0_ind",
        "m_u0_inf",
        "m_u0_opa_00",
        "m_u0_opa_dn",
        "m_u0_opa_inf",
        "m_u0_opb_00",
        "m_u0_opb_dn",
        "m_u0_opb_inf",
        "m_u0_qnan",
        "m_u0_snan",
        "m_u1_exp_dn_out",
        "m_u1_fasu_op",
        "m_u1_foo_u1",
        "m_u1_fracta_out",
        "m_u1_fractb_out",
        "m_u1_nan_sign",
        "m_u1_result_zero_sign",
        "m_u1_sign",
        "m_u1_sign_d",
        "m_u2_foo_u2",
        "m_u2_sign",
        "m_u5_prod",
        "m_u6_quo",
        "m_u6_quo1",
        "m_u6_rem",
        "m_u6_remainder",
        "opa_nan_r",
        "opas_r2",
        "rmode_r3",
        "sign",
        "sign_exe_r",
        "underflow_fmul_r"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "fpu_op_r1",
        "opa_r",
        "opb_r",
        "rmode_r1"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "div_by_zero",
        "div_opa_ldz_r2",
        "exp_r",
        "fasu_op_r1",
        "fract_denorm",
        "fract_i2f",
        "fract_out_q",
        "m_u1_sign",
        "m_u2_foo_u2",
        "m_u4_rewrite_f2i_out_sign",
        "m_u6_quo",
        "m_u6_rem",
        "qnan",
        "sign",
        "sign_fasu_r",
        "sign_mul_r",
        "snan"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "fract_denorm",
        "m_u4_fi_ldz",
        "qnan"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "fasu_op_r2",
        "fract_denorm",
        "fract_i2f",
        "m_u4_fi_ldz",
        "m_u4_rewrite_f2i_out_sign",
        "sign",
        "sign_fasu_r"
      ]
    }
  ],
  "qualifiers-history": [
    {
      "type": "pairs",
      "variables": [
        "m_u6_rem",
        "fpu_op_r3",
        "m_u5_prod",
        "fract_out_q",
        "m_u5_prod",
        "m_u0_opb_dn",
        "m_u6_quo",
        "fract_i2f"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "opa_r1",
        "opb_r1",
        "m_u6_remainder",
        "fpu_op_r2",
        "m_u1_exp_dn_out",
        "m_u2_exp_out",
        "m_u6_quo1",
        "m_u0_expb_00",
        "m_u5_prod1",
        "m_u1_fasu_op",
        "m_u1_fracta_out",
        "m_u1_fractb_out",
        "m_u1_sign",
        "m_u2_sign"
      ]
    },
    {
      "type": "pairs",
      "variables": [
        "opa_r",
        "opb_r",
        "fpu_op_r1"
      ]
    }
  ]
}
