---
layout : single
title: "[Study] Multi-clk Processing with Pipelining"
categories: 
  - Universal NPU-CNN Accelarator
toc: true
toc_sticky: true
use_math: true
---

여러 개의 clk를 활용하여 순차적으로 Convolution을 연산하는 구조에 대한 고찰    

## 0. Processing Issue   

&nbsp;

<div align="left">
  <img src="/assets/images/npu/11.jpg" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **현재 문제점**   
  - 지금까지 가정된 Processing Element는 9개의 weight data를 입력받아 연산을 수행    
  - 하지만 9개 초과의 weight를 처리할 경우에는 일단 Set bound 처리 후, 다음 cycle의 adder tree로 피드백시키는 방향으로 설계했음    
  - 문제는 임의의 weight 개수를 지닌 필터를 처리할 때, 피드백과 최종 출력 여부를 결정할지는 현재 구조로는 처리가 불가능함    
  - 이를 위해 고안한 것은 Counter와 Mux를 통해 특정 clk에서 최종출력을 진행하게끔 구조를 재설계하는 것    

&nbsp;

## 1. Multi-clk Processing    

&nbsp;

<div align="left">
  <img src="/assets/images/npu/12.jpg" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **step = 000**    
  - `step = 000`인 경우, 연산에 1clk만 쓰는 경우에 해당    
  - `en`와 함께 Adder tree의 output인 `addout`에 유효한 값이 출력되고, 그 다음 `posedge clk`에서 counter가 `en = 1`을 인식, `step == 0`이므로 `mux_f_s = 0`과 `out_en = 1`을 출력    
  - `mux_f_s = 0`에 따라 `pre_output_b = 0`으로 처리되어 피드백되지 못하고, `addout`은 곧바로 최종 출력인 `b_out`으로 처리되며 이는 Flip Flop을 거쳐 `out_en = 1`과 같은 clk에 출력됨    

&nbsp;

<div align="left">
  <img src="/assets/images/npu/13.jpg" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **step = 001**   
  - `step = 001`인 경우, 연산에 2clk를 사용하므로 `out_en`이 `0`과 `1`을 교대로 출력해야 함     
  - **clk0**    
    - `en = 1`   
    - `mux_f_s = 0`이므로 `pre_output_b = 0`, 따라서 `addout`은 `b_out`으로 그대로 출력됨     
  - **clk1**    
    - clk의 `b_out`이 `out`으로 출력됨    
    - counter가 `en = 1`을 인식, `step = 000`이므로 이를 `001`로 바꾸고 `mux_f_s = 1`, `out_en = 0`을 출력     
    - `mux_f_s = 1`이므로 `pre_output_b`는 이전 clk의 `b_out`이 할당됨    
    - `addout`과 `pre_output_b`가 더해져 `b_out`으로 출력됨, 즉 해당 값은 clk0와 clk1의 `addout`의 합    
  - **clk2**   
    - clk1의 `b_out`이 `out`으로 출력됨     
    - counter가 `en = 1`을 인식, `step = 001`이므로 이를 `000`으로 바꾸고 `mux_f_s = 0`, `out_en = 1`을 출력   
    - 이후는 clk0와 동일     

&nbsp;

- **정리**   
  - 결국 위 과정에 따라 Processing element는 여러 clk의 값들을 더한 후 `out_en`을 적절하게 출력하여 최종 출력값 `out`이 유효한 값임을 외부에 전달함    
  - 결과적으로 9개 이상의 weight를 가지는 filter를 여러 clk를 거쳐 계산해 Convolution을 수행할 수 있음    

&nbsp;

## 2. Planned for Design  

&nbsp;

<div align="left">
  <img src="/assets/images/npu/14.jpg" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Processing Element 설계 예정**   
  - **Flip Flop**   
    - Adder Tree의 Partial Sum 연산의 병행처리를 위한 Pipelining    
    - Adder Tree의 Pipelining 타이밍에 맞추어 그외의 신호(`en`, `step`, `bound_level`)을 제어하기 위한 3개의 Flip Flop    
    - 합산 값의 피드백/최종 출력 여부를 판단하기 위해 Mux로 전송하기 위한 Flip Flop   
  - **Counter**   
    - `en`과 `step`을 인식하여 Mux를 구동시키기 위한 신호인 `mux_f_s`와 유효값 표현 신호인 `out_en`을 생성시키는 역할   
  - **mux**   
    - Counter가 생성시킨 신호에 따라 출력값을 `pre_output_b`로 피드백시킬지 결정하는 역할   
  - **위 기능만 구현하면 Convolution 연산 모듈의 설계는 완료**   

    
&nbsp;

