在 Processor-Based SOC Platform 上用具成本效益的方法實
現低功率，與動態功率控制的設計與操作。在此子計畫中研發
的重要成果可歸納為三個類別： 
 
1. 建立一個有效率的動態功率調節的評估模型，並設計適用
於處理器 SOC 平台低成本的控制單元。 
2. 設計並實作具動態功率調節功能的密碼處理器核心，並以
實作量測的功耗資料來修正我們提出的動態功率調節評估模
型。 
3. 建立內崁式系統的功率追蹤與監測平台，可即時動態監測
實際應用的功耗行為，可藉由此平台實際驗證並改善我們的功
率調節控制方法。 
 
英文摘要：  
 
 - 2 - 
行政院國家科學委員會專題研究計畫期中進度報告 
熱能與功率導向之研究方法 
子計畫五：適用於處理器SOC平台之功率管理基礎單元的設計及
其研究方法 
 
Power Management Infrastructure and Its Methodology for 
Processor-Based SOC Platform 
計畫編號： NSC99-2220-E-007-005 
執行期限：99 年 8 月 1 日至 100 年 7 月 31 日 
主持人：黃稚存 教授    清華大學資工系 
E-mail: cthuang@cs.nthu.edu.tw 
計劃參與人員：賴鉅元、張悅、林郁珊、張佩玟 
 
一、計畫中文摘要 
關鍵詞：低功率, 低能量, 功率感知, 動
態功率管理, 功率適應, 系統匯流排 
 
Low Power 或 Low Energy 的研
究一直是 VLSI 設計中非常重要的研
究課題。傳統的 Low-Power 技術可大
致為兩個範疇： System-Level Power 
Management 與  Physical-Level 
Low-Power Technology.  System-Level 
Power Management 著 重 於 以 
Stochastic Model 來描述並管理系統的 
Power Mode 及  Power State; 
Physical-Level Low-Power Technology 
則是應用不同的硬體技術來偵測及節省
功 率 消 耗 ， 如  Thermal Sensing, 
Clock/Power Gating, Dynamic 
Frequency/Voltage Scaling 等等。各地研
究人員也在過去幾年間相繼投入各種軟
體、設計，與 CAD 之前瞻技術。 
 
然而，這兩類技術中，System-Level 
Power Management 偏於軟體層級機率
統計理論的分析；而  Physical-Level 
Low-Power Technology 則侷限於個別
實體 Low Power 技術的分析與實現。
兩者的實際配合存在著一段差距。本子
計畫的目標即是針對  Processor-Based 
SOC Platform, 在系統層級研發對應的 
Low-Power 與  Power-Aware 
Management 技術，包括： 
 
Design 端 的  On-Chip Bus, 
On-Chip Communication 架構：提供適
用 於  Multiple-Frequency 
Multiple-Voltage Domains 的  Interface 
Module。除了研發此架構之外，也將發
展評估與自動化工具以供 On-Chip 
Power-Adaptive 與 Power-Aware 的通訊
匯流排之快速設計。 
Power Management Module 研發：
以 Processor-Based SOC Platform 為主
體，並配合其他子計畫所產出的 
Temperature Sensing, Sleep Transistor, 
及 Low-Power Memory System 等等各
項 實 體 技 術 ， 提 出 實 際 可 行 的 
System-Level Power Management, 將 
系統層級的功率管理概念應用於實際的 
 - 4 - 
Design of the on-chip bus or 
communication architecture:  
We will investigate a 
cost-effectiveness on-chip communication 
interface module for 
multiple-frequency/multiple-voltage 
domains. In addition to the architecture, 
an evaluation and generation tool will be 
provided to make the rapid prototyping of 
the on-chip power-aware communication 
possible and efficient. 
Design and Development of the 
power management module: 
We will investigate the power 
management module design and its 
methodology specified for the 
processor-based SOC platform. The 
development of the power management 
module will also integrate the physical 
low-power techniques from other 
subprojects, such as temperature sensing, 
sleep transistor, and low-power memory 
and cache system, etc. Afterward practical 
system-level power management 
strategies will be evaluated and 
implemented. We will therefore apply our 
system-level power management 
infrastructure and platform to a specific 
processor-based SOC design. 
Development of the system-level 
adaptive power management 
methodology:  
Based on our on-chip 
communication and power management 
infrastructure, we will further investigate 
an adaptive power management, which 
not only integrates the physical 
low-power techniques from other 
subprojects, but also adopts the high-level 
adaptive power approach. We will utilize 
the power estimation technique from one 
of the subprojects to construct the power 
and performance model of the entire 
processor-based SOC platform and also 
its individual components. As a result, a 
comprehensive evaluation and analysis 
methodology can be presented, with the 
consideration of the realistic 
implementation. 
 
Finally, the comprehensive power 
management methodology and 
technology developed in this subproject 
can effectively integrate the very 
high-level power modeling and 
physical-level low-power techniques, to 
facilitate the cost-effectiveness of the 
system-level low-power, low-energy, 
power-aware, and/or power-adaptive 
design for the processor-based SOC 
platform. 
 
 
三、研究計畫之背景及目的 
 
隨 著 雖 然 Low Power 或 Low 
Energy 的設計技術並非全新的研究課
題，不過相關的研究非常的廣泛多樣
化，並且不斷的演變中。其中由於以處
理器為主軸的設計，一直是計算機系統
的主要架構之一。更因近年來單晶片系
統 (SOC) 的發展，得以在單一的矽晶
片上得以實現完整的計算機系統。甚至
在單一矽晶片上能夠嵌入多個微處理
器。如此高度的整合使得系統的電源管
理成為一項困難卻又不得不正視的研究
課題。Processor-Based SOC Platform 必
定是未來系統平台發展的趨勢，而且其
主要應用將來會著重於個人手持通信系
統上，因此在這類平台的設計上，必須
能夠加上有效率的功率與熱能的管理。
功率的管理可以是系統層級軟體的控
制，也可以是底層硬體的監控與即時反
饋所引發的互動。如何整合這兩個層面
的功率熱能管理將是此類 SOC 平台設
計的一大挑戰。 
 
傳統的 Low-Power 技術可大致為
兩 個 範 疇 ： System-Level Power 
Management 與  Physical-Level 
 - 6 - 
開發階段的功耗最佳化 
e. 可即時調整取樣頻率與動
態範圍 
 
四、研究方法、進行步驟及執行進度 
 
本子計畫包括了下列各項主軸： 
Power-Aware On-Chip System Bus 
Architecture: 首先分析 Processor-Based 
SOC Platform 的特性，研發 Design 端
的  On-Chip Bus, On-Chip 
Communication 架 構 ， 提 供 適 用 於 
Multiple-Frequency Multiple-Voltage 
Domains 的 Interface Module. 由此架
構 提 供 一 個 功 率 感 知 的 On-Chip 
Communication Infrastructure. 並且建立
一個此 On-Chip Communication 的自動
產生器與其設計方法，以利於後續系統
層級的設計。 
Power Management Infrastructure 
for Processor-Based SOC Platform: 以 
Processor-Based SOC Platform 為 主
體，並配合其他子計畫所產出的 
Temperature Sensing, Sleep Transistor, 
及 Low-Power Memory System 等等各
項 實 體 技 術 ， 提 出 實 際 可 行 的 
System-Level Power Management, 將 
System-Level 的  Power Management 
概念應用於實際的 Platform 上，並設計
出 配 合 此  Power Management 的 
Infrastructure Platform. 
System-Level Adaptive Power 
Management: 基 於 上 述 的  On-Chip 
Communication 以 及  Power 
Management 的  Infrastructure, 我們將
研 發 出 一 套  System-Level Adaptive 
Power Management 的方法。利用另一
子計畫所產出的 Power Estimation 技
術，一方面取得各個實體技術的功率模
型，另一方面在系統層級上建立 
Processor-Based SOC Platform 的 模
型 ， 配 合 我 們 提 出 的  On-Chip 
Communication 與 Power Management, 
提供完整的評估與分析的方法。 
 
第一年度:  Efficient and adaptive 
power management for bus-based SOC 
platform 
 
由於製程技術的快速演進，與設計
複 雜 度 的 不 斷 升 高 ， 利 用
Processor-based SOC Platform 來建構整
個單晶片系統已是現今系統設計整合的
趨勢。這類的單晶片系統通常需要特別
考慮功率與能量的消耗程度，尤其是在
個人手持裝置這一類使用電池的應用
上。在大型的伺服器應用中，即使不是
由電池來供應能量，不恰當功耗與熱能
仍然會嚴重影響系統的效能，因此這方
面的考量已經是現今 VLSI/SOC 設計的
一項主要要求。 
 
倘若分析 Processor-Based SOC 系
統的特性可知，此 SOC 系統在晶片內部
會產生大量的資料流：微處理器會進行
大量資料的處理與運算，這期間則需要
有大量資料的讀取、搬移，與寫入儲存
裝置。因此 Processor-Based SOC 系統的
功率或能量管理的關鍵之一就在於對於
儲存裝置  (Storage Components) 與資
料交換網路 (Interconnect Network)，或
是系統匯流排 (System Bus) 的有效管
理。另一方面則是對系統有效的監控，
包括每一個系統模組狀態的檢視，以及
各自運算速率、電源供應的控管。這些
管理可以由作業系統來統籌管理控制底
層的模組，來達到 Power-Efficient 的目
的。同時不僅是硬體的設計，軟體與作
業系統的運作也必須特別考慮能量的消
耗。因此功率的管理必須由系統層級的
角度來設計。 
 
本子計畫即提供一個有系統的設計
技術與方法，有效的連結系統層級的功
率管理，與實體層級的個別功率相關技
術。如前所述，能量管理的兩項重要模
組包括儲存裝置與資料交換網路 (或是
系統匯流排)。子計畫一即是針對儲存裝
置進行低功率的研發。而本計畫第一年
度 則 將 研 發 功 率 感 知 的 On-Chip 
 - 8 - 
On-Chip Bus 的 架 構 將 可 容 許 以
Pipeline的方式在Core與Core之間進行
資料傳輸。這種方式正好也符合動態速
率變動時資料傳輸的實際情形。 
 
本計畫會投入人力研究並應用目前
業界已有的此類 On-Chip Bus 架構，包
括 AMBA Advanced eXtensible Interface 
(AXI) Protocol Specification (AMBA 3.0)
以及 Open Core Protocol (OCP) 2.0。分
析並改良此類 On-Chip Communication
以適用於我們預計開發的 Power-Aware 
On-Chip Communication。 
 
有 了 功 率 感 知 的 On-Chip 
Communication, 在第二年度我們預計
針對 Processor-Based SOC Platform 研發
功率管理的基礎單元，以期有效的發揮
本 計 畫 所 發 展 的 On-Chip 
Communication。除此之外功率管理單元
將進一步與系統中各個模組互動以取得
個別的功率與效能資訊，進而操控其操
作模式。 
 
動態功率管理的技術可以隨著不同
的需求，在不同的時間點調整系統中各
個模組，適時的調快或是調慢其速率，
甚至關閉不必要的模組，以期在維持預
定達到的效能下消耗最少的功率或能
量。此外，由於大型單晶片系統中各個
模組內電路高速切換的頻率可能相差甚
大，如果在設計時沒有仔細考慮散熱的
均勻度，熱能的分佈可能會極度的不平
均。如此一來系統的效能就會嚴重的受
到影響。 
 
近年來各個研究團隊汲汲不斷投入
人力於研發各式各樣的在實體層級功率
感知或熱能感知技術，包括低功率電路
設計與設計技術、CAD 技術，與功率或
瞬間電流估測技術。其中比較重要或常
見的有： 
1. Low-power IP designs（如子計畫一
所研發） 
2. Dynamic frequency scaling (DFS) 
3. Dynamic voltage scaling (DVS) 
4. Back bias approach 
5. Sleep transistor power gating 
approach （如子計畫二所研發） 
6. Multi-threshold voltage approach 
7. Optimization of the placement of 
thermal sensors（如子計畫四所研
發） 
8. Peak power estimation（如子計畫三
所研發） 
 
但是即使有了這些技術，仍然需要
有一個有效的機制，依據上述的設計方
法或者是 CAD 技術所具備的特殊性
質，來管理這些低功率電路模組。第二
年度的功率管理基礎單元就是預期可以
根據每個模組各自的狀態來輔助系統進
行功率管理。本子計畫的重點將放在支
援最常使用的 DFS 與 DVS，以及 Power 
Gating 的技術，再配合 Thermal Sensor
放置的考量，針對 Processor-Based SOC 
Platform 設計相關的功率管理基礎單
元。 
 
因此我們的功率管理基礎單元所支
援的功率感知技術將有： 
1. Clock gating 
2. Power gating 
3. Multiple and variable power supplies 
4. Slowdown of noncritical components 
with variable frequencies 
5. Power-aware on-chip communication 
6. Thermal sensing 
 
在這個階段裡技術的挑戰將是如何
監控並整合這些技術，確保系統操作符
合預期的行為。因此 Power/Performance 
Monitor (或是 Observer) 的設計也就分
外重要。下圖列舉一個電路操作在不同
供應電壓時，對最大操作電壓的作圖。
電源管理在實體層級的困難挑戰在於由
於每顆晶片製程的變動程度不一，所以
無法調整至絕對的電壓或頻率數值。實
 - 10 - 
Management 傳統上都是以軟
體技術來達成，在此我們試圖
建立一個軟體與硬體之間的介
面來提高功率管理的效益。 
 
Essential IPs and 
Accelerators
B
us
 W
ra
pp
er
As
yn
ch
ro
no
us
W
ra
pp
er
Power-Aware Control Unit
Power-Aware Processing Element
Performance Monitor
Voltage Regular
Clock Generator
Ref Vdd
Ref Clock
Vdd
Clock
System-Level Power 
Management Unit
Dynamic Voltage/Frequency
Controller
Microprocessor
Power-Aware
On-Chip Communication
Memory 
Subsystem
圖 4:功率管理基礎單元技術與設計
方法之架構 
 
以軟體技術來進行功率管
理，則必須符合下列要求： 
1. 建構硬體平台的模型 
2. 建構硬體模組的操作模式 
3. 預測硬體模組的執行行為 
 
如圖 5 所示，此項技術可
以由先建立硬體模組的操作模
式與相關的功率消耗，以及各
個模式造成的效能負擔著手。
在這個模組中分別有 IDLE, 
RUN 及 SLEEP 三種模式。倘
若進入某一個模式所節省的功
率消耗比額外負擔的功率消耗
大，那切換到此操作模式就可
以有效的節省功率。 
 
圖 5: 模組的操作模式功
率模型 
動態功率管理的精神就是
適時的節省不必要的功率消
耗。由下圖簡化的模組狀態圖
來看，分別有 ON 跟 OFF 的狀
態。 
 
 
圖 6: 簡化的模組狀態圖 
 
除了每個狀態有各自的功
耗之外，狀態的轉換也會導致
額外的功耗與轉換的時間。因
此可以計算出 Break-Even 的時
間： 
 
TBE,S (break-even time): 
minimum inactive time to 
compensate the cost of entering 
state S, S is ON or OFF. 
 
另外定義下列參數： 
1. Ps : power consumption of S 
2. Ts : time spend in S 
3. TR: transition time 
4. PR : transition power  
5. Es (t): energy saved for t 
6. f(t): probability density of t  
 
就 可 以 推 導 出 最 佳 的 
Break-Even Time: 
 
 - 12 - 
0 
50 
100 
150 
200 
250 
300 
350 
400 
450 
0 20 40 60 80 100
Th
ro
ug
hp
ut
 (
M
bp
s)
Frequency (MHz)
16 bit data width
32 bit data width
64 bit data width
 
圖 8: 在處理器系統裝頻
中硬體加速器的操作時脈與速
率之關係圖 
 
圖 9 展示我們所研發的功率管理模
擬與評估平台。在這個平台中，我們以
過去國科會計畫所研發的密碼處理器核
心的測試晶片作為設計實例，利用實際
量測的功耗結果，建立功率模型，再將
其 RTL 模型整合在我們的模擬平台
中。在此我們建構了一個 SystemC 的
SOC 平台，以系統層級的方式產生
BUS-based 的資料傳輸測試向量。由於
是在系統層級上模擬，因此可以快速有
效的產生各式不同的測試向量，藉以評
估功率管理的效能。同時我們在此平台
上掛載一個以系統層級描述的動態功率
管 理 控 制 方 法  (Dynamic Power 
Management, DPM), 利用動態模擬的方
式可以快速的評估不同類型的資料傳輸
模式下，不同的設計參數對功率消耗與
效能的影響。 
 
圖 9 建 構 的 Dynamic Power 
Management and Analysis Framework，
可以混合 RTL 以及 SystemC 模型，將 IP
與 On-Chip Communication 整合模擬，
並以我們研發的Power Management方法
套入分析，以得實驗結果。 
 
 
 
 
圖 9：系統層級功率管理模擬與評估平
台 
 
 
圖 10: 系統層級模擬架構 
 
圖 11 則展示經由此方式，我們開發
出來的動態功率管理調節的控制架構。
在此以 AES 電路核心為例，在電路核心
銜接到系統匯流排之前，需經 DC-DC 
Converter, Clock Generator 提供所需的
電源與時脈訊號，動態的電源與時脈則
由 DPM Controller 控制。同時，由於改
變了電路核心的操作時脈，所以必須有
Input FIFO 與 Output FIFO 來區隔不同
的 Clock Domain.  
 
 - 14 - 
 
 
並且由預測出的 Idle與Miss控制不
同的功率模式。以下的演算法是我們提
出來的控制方法： 
 
 
藉由簡單的比較預測出來的參數
（Miss_pred, Idle_pred）與目前的臨界
值（Miss_pth, Idle_th）來控制提高或者
降低電壓源（v），與加快或者是減慢頻
率（f）。考慮到實際的電壓與頻率的調
整，我們假設每次只能改變到鄰近的電
壓或頻率值，因此在這個演算法中電壓
與頻率以整數索引值來代表不同的模
式，而非以實際的數值表示。 
 
若要評估功率管理控制方法，可以
改變不同的 WMA 公式，亦或選用不同
的電壓頻率調整流程。傳統的功率管理
方法雖然提供了精細的控制流程，使用
複雜的 WMA 公式，試圖準確的預測
Workload 的動態改變。但是這些方法往
往需要複雜的計算，與額外的記憶空
間，適合以軟體的方式用處理器來運算
判斷，但是實際的效果並不顯著。我們
的方法僅需要極小的電路成本，與記憶
空間，即能達到有效的功率降低。 
 
為了評估這個演算法的效果，我們
產生了各種不同的測試向量（見圖 13）。 
 
 
 - 16 - 
圖 12 中列出我們使用的其中 15 個測試
向量。編號第 1 至 5 屬於隨機、暫停與
持續傳輸；編號第 6 至 10 則反應了傳輸
需求遞增、遞減、暫停與持續傳輸等動
作；最後，編號第 11 至 15 則混合了所
有定義的情況，包括傳輸需求遞增、遞
減、暫停、隨機變動與持續傳輸的動作。 
 
預期的目標是自動調整電壓與頻
率，盡可能降低能量的消耗，但必須保
持計算的效能，使之維持在 10% 的效
能成本之內。 
 
圖 14 是實驗的結果，可以看出若是
以最高的速度、最低的速度當做參考的
Upper Bound 與 Lower Bound. 我們提
供兩種計算的方法，其中 Offline 的方法
假設事先取得匯流排存取的所有樣型，
以離線的方式做計算而得。如此可以獲
得新的 Lower Bound, 平均可以降低
59.3% 的能量損耗。而 Online 的方法則
是動態自我調節，假設演算法參數為
Idle_th=25, Miss_th=1, Window 
Size=500，則可以有 46.4% 的能量改
善，在這其中，因為功率調節管理額外
增加的轉換能量僅佔 0.96% (見圖
13(a)). 
 
圖 13(b) 則比較了效能的降低程
度。如圖所示，使用 Offline 離線的方
法，大概會有 2% 的效能降低，也就是
如果事先得知所有匯流排上存取的時間
點與次數，使用我們的方法可以僅增加
約 2% 的執行時間。這個時間主要是改
變頻率後，兩個不同的 Clock Domain 間
資料交換所需的非同步處理造成。 
 
如果使用 Online 的演算法，約需要
6.2%的效能成本，這符合原本設定的目
標。注意只要更改設定的目標，並選擇
不同的系統參數，亦可控制獲得不同程
度的效能成本。而改變不同的系統參數
後，用我們的評估模型，可以迅速的進
行系統層級的模擬來決定各種參數組合
的效果。 
 
 
圖 14：能量降低與效能成本的比較 
 
圖 15 則是詳細分析的結果。如果遇
到傳輸暫停的情形，圖 15(a) 顯示最初
的演算法僅會慢慢的降低功率模式，由
於功率模式轉換也會造成能量損耗，因
此只能慢慢的改變。但圖 15(b) 則是利
用了 Power-Down 的功能，有效的偵測
傳輸暫停的情形，並且即時的將電路核
心暫停，以爭取最大的功耗節省。 
 
 
 
 - 18 - 
2. 完 成  Power-Aware On-Chip 
System Bus 架構評估與效能分
析。 
3. 完 成  Power-Aware On-Chip 
System Bus 設計與驗證。 
4. 完 成  Power Management 
Infrastructure 的架構評估與分析。 
5. 完 成 初 版  System-Level Power 
Management 的策略與其評估分
析。 
6. 完 成  Power Management 
Infrastructure 的設計與雛形製作。 
 
因此，在計畫的第一個階段我們發展
出一個 Efficient and adaptive power 
management for bus-based SOC platform:
提 供 適 用 於  Multiple-Frequency 
Multiple-Voltage Domains 的  Interface 
Module. 由此架構提供一個功率感知的
On-Chip Communication Infrastructure。 
 
此功率耗能自我調節之模擬評估模
型與方法並達成以下成果： 
(1) 快速評估自動功耗調節演算法之效
能的模型 
(2) 適合 bus-based SOC platform 的自
動功耗調節演算法 
(3) 架構簡單，硬體成本小 
(4) 有效動態降低 53% 的功耗 
(5) 時間成本僅增加 6% 
 
第二年度: 
Energy/power/performance-adaptive 
crypto-processors for SOC platform 
 
我們初期完成的工作項目主要在於
研發 Power-Aware On-Chip System Bus 
Architecture 。 首 先 我 們 分 析
Processor-Based SOC Platform 的特性，研
發 Design 端的  On-Chip Bus, On-Chip 
Communication 架構。此架構將提供適用
於  Multiple-Frequency Multiple-Voltage 
Domains 的 Interface Module. 接著我們
研 發 了 一 個 功 率 感 知 的 On-Chip 
Communication Infrastructure. 我們也研
發實作了一個功率感知管理的方法，並且
以 SystemC 用來建構系統模型，並與實際
晶片量測的參數結合，進行更精確的實
驗。 
 
圖 16 表示我們的功率管理流程。我
們也研發實作了一個功率感知管理的方
法，並且以 SystemC 用來建構系統模
型，並與實際晶片量測的參數結合，進
行更精確的實驗。 
 
 
圖 16：Power Management Flow. 
 
圖 17 即是我們初期所建構的系統模
型，在此圖中我們使用先前國科會計畫實
作的 AES 晶片的量測結果進行實驗。整
個系統是以  SystemC/RTL 混合的環境
進行模擬。 
 
圖 17：Power-Aware System Modeling. 
 
 - 20 - 
的區塊圖。由於在此處理器設計的初期
就考慮到與我們的功率管理架構配合，
約有96% 的正反器與暫存器都受Clock 
Control Unit 控制。此架構與不考慮功率
管理的設計比起來約可以節省 60％的
功率損耗，另外在調節功率的時候，可
以在節省 57% 的功率。 
 
圖 21: Block diagram of clock control unit 
and datapath  
 
 
經過與我們的 SOC 功率感知的
BUS Architecture 相互配合的設計之
後，我們將此密碼處理器經過實作並透
過 CIC 審查實作下線。圖 22 為此 IP 的
測試晶片，其規格如下：  
Technilogy: 0.13um CMOS 
Key size: 160 bits 
Chip size: 4.97mm2 
Core size: 1.35mm2 
Area: 179K gates 
Cycles in parallel mode: 
  GF(p): 54,448; GF(2m): 43,022 
Cycles in serial mode: 
  GF(p): 172,707; GF(2m): 145,786 
Maximum Frequency: 
  GF(p): 141MHz; GF(2m): 158MHz 
Power: 
Max: 80.4mW; Min: 32.8mW 
Power efficiency: 
  Max: 79.4OPS/mW; Min: 
23.3OPS/mW 
Energy: 
  Max: 43.0uJ; Min: 12.6uJ 
 
 
 
圖 22：ECC Processor Chip. 
 
經過縝密的量測實驗之後，得到如
圖 23 的最高操作頻率與功率消耗對不
同操作電壓的關係圖。經由此關係圖，
我們可以更進一步建構更加完善的系統
模型，並試驗目前開發的功率管理方法。 
 
 
圖 23：Characteristics of ECC Processor 
Chip for (a) Maximum Frequencies and (b) 
Core Power, under Various Voltage 
Levels. 
 - 22 - 
片。這個功率追蹤量測模組支援 7 個
channel, 可以同時量測追蹤 7 組不同電
路的功率。並且可動態調整改變量測的
動態範圍與取樣頻率。 
 
 
圖 25：功率監測與追蹤模組 
 
 圖 26 顯示使用此功率監測與追蹤
模組所量測到內崁式系統 ARM 處理器
的功率消耗。由此量測結果可知，功率
監測與追蹤模組可以忠實的反映出執行
不同應用，甚至於同一應用內不同
function 時的功率變化。這樣得到的結
果，可以有下列幾種應用： 
1. 用來評估我們的功率管理控制
方法的實際效果。 
2. 提供內崁式系統功率最佳化的
依據，可藉由量測的數據提供
離線的最佳化。例如，系統整
合工程師可由此改善之後的系
統設計，或是軟體工程師可以
依據量測的功率數據撰寫軟
體，改善軟體應用的功耗效率。 
3. 利用量測到的功耗數據，可以
建構較精準的系統功耗或能量
模型，軟體工程師或系統工程
師可以依此實作一個動態的功
率能量調節方法。 
 
上述的第三種方法，可說是我們第
一階段的功率管理調節方法的延伸。除
了可以擴展到內崁式系統之外，由於利
用功率監測模組可以對整個內崁式系統
進行功率的實測，因此能夠避開模擬耗
時的問題。雖說我們已經能夠已系統層
級的方式進行模擬，但仍無法負擔整個
軟體應用的模擬。在 FPGA 平台上實測
則可以徹底解決模擬費時的問題。實際
量測到的功耗數據也比模擬估計的要準
確。 
 
(a) 
 
(b) 
圖 26：功率監測與追蹤實例 
 
功率監測模組可以整合在 SOC 系統之
中，由處理器直接控制，因此軟體工程
師能夠精確控制量測的啟始點，藉以與
Program Flow 核對，找出實際耗能的程
式區段，或是硬體模組。但是由於量測
的命令由處理器發出，直到量測模組收
到命令需要一段時間，當有作業系統介
入時，這段時間偏差 (Offset) 無法事先
預測。因此我們建立了一套同步的機
制，在測量初始時可以準確的先藉由中
斷控制取得同步點，量測模組可以把此
一時間點記錄下來，之後接收到量測的
命令時可以把時間偏差更正回來。同時
為了記錄正確的功率數據，量測模組也
會不斷的額外記錄一小段安全的時間範
圍 (Window), 以做更正時間偏差之用。 
 
圖 27 是整個內崁式系統的整合架構。在
此功率監測模組掛載於系統匯流排上，
功率監測與追
蹤模組 
 - 24 - 
系統功耗 
d. 有助於內崁式系統軟硬體開發階段
的功耗最佳化 
e. 可即時調整取樣頻率與動態範圍 
 
 
 
 
 
 - 26 - 
測與追蹤功能之軟硬體整合平台 
-   1 篇 ISCAS 會議論文: 低功耗高效
能、支援動態功率調節的密碼處理
器核心設計。 
 
2 項專利： 
-   1 項美國專利獲證：功率監測與追
蹤分析平台的前端介面技術 
-   1 項美國專利申請中：低功耗高效
能之密碼處理器核心的設計最佳
化方法 
 
3 項競賽得獎 
-   2010 教育部全國大專校院嵌入式
系統設計競賽 軟硬體整合組 特
優 
-   2011 教育部全國大專校院 IC 設計
競賽 優等 
-   ASPDAC 2011 University LSI 
Design Contest 
3 項可轉移技術 
-   系統處理器晶片內崁式功率量測
與效能追蹤之電路介面 
-   適用於內崁式處理器硬體加速單
元之功率與能量自我調適管理方
法 
-   適用於系統晶片具動態能量調適
功能 之橢圓曲線密碼處理器核心 
 
 
 
 
期刊論文 
 
[1] J.-Y. Lai and C.-T. Huang, ``Elixir: 
High-throughput cost-effective 
dual-field processor and the design 
framework for elliptic curve 
cryptography'', IEEE Transactions on 
Very Large Scale Integration 
Systems, vol. 16, no. 11, pp. 
1567-1580, Nov. 2008. （具功率調
節功能之低功耗高效能調節之密碼
處理器核心的設計最佳化方法） 
[2] J.-Y. Lai and C.-T. Huang, ``A highly 
efficient cipher processor for 
dual-field elliptic curve 
cryptography'', IEEE Trans. on 
Circuits and Systems II, vol. 56, no. 
5, pp. 394-398, May 2009. （具功率
調節功能之低功耗高效能調節之密
碼處理器核心） 
[3] M.-Y. Wang, C.-P. Su, C.-L. Horng, 
C.-W. Wu, and C.-T. Huang, 
``Single- and multi-core configurable 
AES architectures for flexible 
security'', IEEE Trans. VLSI Systems, 
vol. 18, no. 4, pp. 541-552, Apr. 
2010. (晶片系統中硬體加速器平行
架構之功率與效能的最佳化方法) 
[4] J.-Y. Lai and C.-T. Huang, 
``Energy-adaptive dual-field 
processors for high-performance 
elliptic curve cryptographic 
applications‘’, IEEE Trans. VLSI 
Systems, May. 2010 (published on 
IEEE Xplore) (具功率調節功能之
高效能密碼處理器核心) 
 
會議論文 
 
[5] S.-H. Chen, H.-M. Lin, C.-C. Hsieh, 
C.-T. Huang, J.-J. Liou, and Y.-C. 
Chung, ``TurboVG: A HW/SW 
co-designed multi-core OpenVG 
accelerator for vector graphics 
applications with embedded power 
profiler‘’, in Proc. Asia and South 
Pacific Design Automation Conf. 
(ASP-DAC), Yokohama, Jan. 2011, 
pp. 97-98 (具功率監測與追蹤功能
之軟硬體整合平台) 
[6] J.-Y. Lai, T.-Y. Hung, K.-H. Yang 
and C.-T. Huang, 
``High-Performance Architecture for 
 - 28 - 
參考文獻 
 
[1] Z. Cao, B. Foo, L. He, and M. Schaar, 
“Optimality and improvement of dynamic 
voltage scaling algorithms for multimedia 
applications”, in Proc. IEEE/ACM Design 
Automation Conf. (DAC), 2008, pp. 
179–184. 
[2] R. Bergamaschi, G. Han, A. Buyuktosunoglu, 
H. Patel, I. Nair, G. Dittmann, G. Janssen, N. 
Dhanwada, Z. Hu, P. Bose, and J. Darringer, 
“Exploring power management in multi-core 
systems”, in Proc. Asia and South Pacific 
Design Automation Conf. (ASP-DAC),Mar. 
2008, pp. 708–713. 
[3] C. Isci, A. Buyuktosunoglu, C.-Y. Cher, P. 
Bose, and M. Martonosi, “An analysis of 
efficient multi-core global power 
management policies: Maximizing 
performance for a given power budget”, 
IEEE/ACM International Symposium 
onMicroarchitecture (MICRO), pp. 347–358, 
2006.  
[4] A. Andrei, P. Eles, Z. Peng, M. Schmitz, and 
B.M. Al-Hashimi, “Energy optimization of 
multiprocessor systems on chip by voltage 
selection”, IEEE Trans. VLSI Systems, vol. 
15, no. 3, pp. 262–275, Mar. 2007. 
[5] National Institute of Standards and 
Technology (NIST), Advanced Encryption 
Standard (AES), National Technical 
Information Service, Springfield, VA 22161, 
Nov. 2001. 
[6] C.-P. Su, T.-F. Lin, C.-T. Huang, and 
C.-W.Wu, “A highly efficient AES cipher 
chip”, in Proc. Asia and South Pacific 
Design Automation Conf. (ASP-DAC), 
Kitakyushu, Jan. 2003, pp. 561–562, 
(Design Contest Special Feature Award). 
[7] S.-Y Lin and C.-T. Huang, “A 
high-throughput low-power aes cipher for 
network applications”, in Proc. Asia and 
South Pacific Design Automation Conf. 
(ASP-DAC), Yokohama, Jan. 2007, pp. 
595–600. 
[8] G.Magklis, G. Semeraro, D. H. Albonesi, S. 
G. Dropsho, S. Dwarkadas, and M. L. Scott, 
“Dynamic frequency and voltage scaling for 
a multipleclock- domain microprocessor”, 
MICRO, IEEE, pp. 62–68, 2003. 
[9] A. Sinha and A. P. Chandrakasan, “Dynamic 
voltage scheduling adaptive filtering of 
workload traces”, in IEEE Conf. in VLSI 
Design, Jan. 2001, pp. 221–226. 
[10] L. Benini, A. Bogliolo, and G. D. Micheli, 
“A survey of design techniques for 
system-level dynamic power management”, 
IEEE Trans. VLSI Systems, vol. 8, no. 3, pp. 
299–316, 2000. 
[11] M. Najibi, M. Salehi, A. Kusha,M. Pedram, 
and S.M. Fakhraie ad H. Pefram, “Dynamic 
voltage and frequency management based 
on variable update intervals for frequency 
setting”, in Proc. IEEE/ACM Int. Conf. 
Computer-Aided Design (ICCAD), 2006, pp. 
755–760. 
[12] D. Talla, L.K. John, D. Burger, “Bottlenecks 
in multimedia processing with SIMD style 
extensions and architectural enhancements,” 
IEEE Transactions on Computers, Vol. 52 
(8), pp. 1015- 1031, 2003. 
[13] J.A. Rowson, A. Sangiovanni-Vincentelli, 
“Interface-based design,” Proceedings of 
34th Design Automation Conference, pp. 
178- 183, 1997. 
[14] Khronos Group,” OpenVG Specification 
Version 1.1,” 2008 
[15] ANSI, American National Standards 
Institute (ANSI), Washington, DC, “ANSI 
X9.62-1998: Public key cryptography for 
the financial services industry: The elliptic 
 - 30 - 
[32] T. Itoh and S. Tsujii, “A fast algorithm for 
computing multiplicative inverses in 
GF(2^m) using normal bases,” Inf. Comput., 
vol. 78, no. 3, pp. 171–177, Sep. 1988. 
[33] Clifford E. Cummings and Peter Alfke, 
“Simulation and Synthesis Techniques for 
Asynchronous FIFO Design with 
Asynchronous Pointer Comparisons”, 2002, 
pp. 1–18, SNUG San Jose. 
[34] Design Automation Standards Committee of 
the IEEE Computer Society, IEEE Std 1666 
- 2005 IEEE Standard SystemC Language 
Reference Manual, 2006. 
[35] Massoud Pedram and Jan M. Rabaey, 
Power Aware Design Methodologies, 
Springer, 2002. 
[36] J. Lorch and A. Smith, “Software 
Strategies for Portable Computer Energy 
Management”, IEEE Personal 
Communications, vol. 5, no. 3, pp. 60, 
June 1998. 
[37] Luca Benini and G. De Micheli, Design 
Techniques and CAD Tools, Springer, 
Nov. 1997. 
[38] Kiat-Seng Yeo, Samir S. Rofail, and 
Wang-Ling Goh, CMOS/BiCMOS 
ULSI: Low Voltage, Low Power, 
Prentice Hall PTR, Dec. 2001. 
[39] Euiseong Seo Min Lee, Joonwon Lee, 
and Jin-Soo Kim, “PABC: 
Power-Aware Buffer Cache 
Management for Low Power 
Consumption”, IEEE Trans. on 
Computers, vol. 56, no. 4, pp. 488–501, 
Apr. 2007. 
[40] L. Benini, A. Bogliolo, and G. De 
Micheli, “A Survey of Design 
Techniques for System-Level Dynamic 
Power Management”, IEEE Trans. on 
VLSI Systems, vol. 8, no. 3, pp. 
299–316, June 2000. 
[41] Wade L. Williams, Philip E. Madrid, and 
Scott C. Johnson, “Low Latency Clock 
Domain Transfer for Simultaneously 
Mesochronous, Plesiochronous and 
Heterochronous Interfaces”, Mar. 2007, pp. 
196–204, Asynchronous Circuits and 
Systems, 2007. ASYNC 2007. 13th IEEE 
International. 
[42] E.-Y. Chung, L. Benini, A. Bogliolo, Y.-H. 
Lu, and G. De Micheli, Dynamic Power 
Management for Nonstationary Service 
Requests, IEEE Transactions on Computers, 
VOL. 51, NO. 11, Nov. 2002 
[43] L. Benini, A. Bogliolo, G. Paleologo, and G. 
De Micheli, “Policy Optimization for 
Dynamic Power Management,” IEEE Trans. 
Computer-Aided Design of Integrated 
Circuits and Systems, vol. 18, pp. 813-833, 
1999. 
[44] L. Benini, A. Bogliolo, and G. De Micheli, 
“A Survey of Design Techniques for 
System-Level Dynamic Power 
Management,” IEEE Trans. VLSI Systems, 
vol. 8, pp. 299-315, 2000. 
[45] L. Benini and G. De Micheli, Dynamic 
Power Management: Design Techniques and 
CAD Tools. Norwell, Mass.: Kluwer, 1997. 
[46] W. Fischer and K. Meier-Hellstern, “The 
Markov-Modulated Poisson Process (MMPP) 
cookbook,” Performance Evaluation, vol. 18, 
pp. 149-171, 1992. 
[47] P. Greenawalt, “Modeling Power 
Management for Hard Disks,” Proc. Int’l 
Workshop Modeling, Analysis, and 
Simulation for Computer and Telecomm. 
Systems, pp. 62-65, 1994. 
[48] Q. Qiu and M. Pedram, “Dynamic Power 
Management Based on Continuous-Time 
Markov Decision Processes,” Proc. Design 
Automation Conf., pp. 555-561, June 1999. 
[49] M.L. Puterman, Markov Decision Processes: 
 - 32 - 
Operating Systems (ASPLOS-IX), Nov. 
2000. 
[65] C. J. Hughes, J. Srinivasan, and S. V. Adve. 
Saving Energy with Architectural and 
Frequency Adaptations for Multimedia 
Applications. In Proceedings of the 34th 
Annual International Symposium on 
Microarchitecture (MICRO-34), Dec. 2001. 
[66] R. E. Kessler, E. J. McLellan, and D. A. 
Webb. The Alpha 21264 Microprocessor 
Architecture. In Proceedings of the 
International Conference on Computer 
Design, pages 90–95, Austin, Texas, Oct. 
1998. IEEE Computer Society. 
[67] S. Leibson. XScale (StrongArm-2) Muscles 
In. Microprocessor Report, 14(9):7–12, Sept. 
2000. 
[68] D. Marculescu. On the Use of 
Microarchitecture-Driven Dynamic Voltage 
Scaling. In Proceedings of the Workshop on 
Complexity-Effective Design, in 
conjunction with the 27th International 
Symposium on Computer Architecture, June 
2000. 
[69] D. Matzke. Will Physical Scalability 
Sabotage Performance Gains? IEEE 
Computer, 30(9):37–39, Sept. 1997.  
[70] T. Pering, T. Burd, and R. W. Brodersen. 
The Simulation and Evaluation of Dynamic 
Voltage Scaling Algorithms. In Proceedings 
of the International Symposium on 
Low-Power Electronics and Design, Aug. 
1998. 
[71] R. Pyreddy and G. Tyson. Evaluating Design 
Tradeoffs in Dual Speed Pipelines. In 
Proceedings of the Workshop on 
Complexity-Effective Design, in 
conjunction with the 28th International 
Symposium on Computer Architecture, June 
2001. 
[72] A. E. Sjogren and C. J. Myers. Interfacing 
Synchronous and Asynchronous Modules 
Within A High-Speed Pipeline. In 
Proceedings of the 17th Conference on 
Advanced Research in VLSI, pages 47–61, 
Ann Arbor, Michigan, Sept. 1997. 
[73] G. Sohi. Instruction Issue Logic for 
High-Performance Interruptible, Multiple 
Functional Unit, Pipelined Computers. ACM 
Transactions on Computer Systems, 
39(3):349–359, Mar. 1990. 
 
2 
 
隔天一早我就由旅館步行到 UT Austin, 參加整天的會議。此次大會主席是 Univ. Bologna 
的 Prof. Celcilia Metra, 議程主席則是加拿大的 Prof. Claude Thibeault. 今年的會議規劃
了 Technical Session, Special Session, 與 Keynote Speeches, 包括： 
1. Post-Silicon Debug & customer Returns 
2. 3D ICs 
3. Test and Characterization of High-Speed Circuits 
4. Power Issues Test 
5. Analog, Mixed-Signal & RF Test/Diagnosis 
6. On Chip parametric Sensors 
7. Delay & Performance Test 
8. Hot Topic: Multifaceted Approaches for Field Reliability 
9. Advanced Methods for Leveraging New Test Standard 
10. New Topics 
11. Security 
12. Memory Test and Repair 
13. Low-Power IC Test 
14. Defects & Faults Modeling & Simulation 
15. Aging, Transients & Soft Errors 
16. Coverage Closure in SoC 
17. Design for Testability 
18. Error & Fault Tolerance 
19. ATPG &  Compression 
20. Smart Silicon 
21. Hot Topic: Design and Test of 3D and Emerging Memories 
 
論文的主題涵蓋了多樣的 IC測試相關的研究議題。論文篩選的過程十分細膩，在行前本
人即被指定擔任其中 6 篇論文的 Discussion Leader, 彙整這些論文各個審查者的詳細意
見，判斷是否應接受，亦或是審查意見有疏漏之處。會議時主席盡可能涵蓋所有審查分
數在邊緣的論文，以及高分的論文，每一篇都進行討論以求慎重。並且在討論時若有利
益衝突的 TPC Member必須自行離場以求公正。 
 
VTS並且強調若是審查意見有差異太大的論文，必須特別挑出來討論表決。但是本人覺
得這個程序有很大的改善空間。有幾篇論文雖然平均的審查分數很高，但偶有少數 1 位
審查者給懸殊的低分，經過表決後決定拒絕其發表。個人對此的意見是論文審查制度應
該尊重書面審查者的專業意見。如果不認同書面審查的結果，理應改善書面審查的指派，
4 
 
ITC是與 VTS並重的國際知名研討會，會議強調學術發展與工業技術並重。因此參與此
類會議往往能夠在實際工業界面臨的問題中發掘學術研究的領域及方向。本人對此作法
深表贊同。它不但水準高且涵蓋課題廣泛，鑽研測試技術的學術界以及工業界學者先進
出席比率極高，故鼓勵國內學者多參加。 
 
四、攜回資料： 
 ITC 2010 論文集 
From Clouds to Nanotubes”. 其中第一個議題是由 Dr. Takayuki Kawahara所演說。他在記
憶體設計這個領域十分著名，演說的內容十分紮實且富技術性，因此個人覺得獲益良多。
除了 Keynote與 Technical Sessions之外，ASPDAC尚有 University LSI Design Contest, 
Designer’s Forum, Student Forum與 Electronic Design and Solution Fair. 會議除了著重在設
計自動化的主體之外，也不忘了兼顧到設計本身，並積極的安排學生參與的活動，內容
十分豐富有變化。 
 
在所有技術論的發表中，大會也安排了一些 Invited Sessions. 其中 Session 3C是由電機系
劉靖家教授所規劃。主題是 Post-Silicon Techniques to Counter Process and Electrical 
Parameter Variability. 邀請了美國 UCSB 的 Prof. Tim Cheng, Osaka University 的 Prof. 
Masanori Hashimoto, 與 Harvard University的 Prof. David Brooks共同就 Bug Detection, 
Diagnosis, Adaptive Performance Compensation及Hardware/Software Approach to Parameter 
Variations進行極深入且前瞻的討論。 
 
會議全程發表的論文的重要議題包括下列各項： 
1. System-level modeling and simulate8on/verification 
2. System-level synthesis and optimization 
3. System-level memory/communication design and networks on chip 
4. Embedded and real-time systems 
5. High-level/behavioral/logic synthesis and optimi8zation 
6. Validation and verification for behavioral/logic design 
7. Physical design 
8. Timing, power thermal analysis and optimization 
9. Signal/power integrity, interconnect/device/circuit modeling and simulation 
10. Design for manufacturability/yield and statistical design 
11. Test and design for testability 
12. Analog, RF and mixed signal design and CAD 
13. Emerging technologies and applications 
 
可見整體的會議內容豐富，並且由議題的分配可見 System-Level的研究重要性。以會議
本身所涵蓋的內容而言，我們可從中看出積體電路與電子系統設計與測試這個領域的進
展，及學術界與工業界個別與共同所關心的問題與研究發展方向。本會議還是以學術界
參加者為絕大多數。學術界的研究自然偏向理論性，前瞻性，尚待改進，及較新發現或
發展出的問題上，其範圍相當廣泛。但業界仍有相當的參與，並且有廠商的展覽。 
 
三、建議： 
TurboVG: A HW/SW Co-Designed Multi-Core OpenVG Accelerator for Vector 
Graphics Applications with Embedded Power Profiler
Abstract - TurboVG  is a hardware accelerator for the OpenVG  1.1 
library that operates sixteen times faster than an optimized software 
implementation. This  improved efficiency stems from a well-designed 
hardware-software interaction capable of handling massive data 
transfers across hierarchical layers without performance loss. By 
combining multiple TurboVG cores, the library can support screen 
resolutions of up to Full-HD 1080p. 
I. Introduction
TurboVG is an accelerator designed to speed up the data 
processing time within an OpenVG software library. OpenVG is a 
cross-platform API that provides a hardware acceleration interface 
for vector graphics and fully supports Adobe Flash and SVG 
technologies for user interactive multimedia content on mobile 
devices[3].
When combined with OpenVG, TurboVG takes advantage of 
both hardware (HW) and software (SW) by using hardware to 
perform highly computationally intensive tasks,  while remaining 
flexible enough to cooperate with other software libraries to 
accomplish comprehensive multimedia applications. This HW/
SW integration is challenging however, since data transportation 
between software and hardware layers imposes extra overhead and 
causes unexpected performance degradation [1]. TurboVG is 
designed to minimize this deterioration by introducing efficient 
HW/SW interactions and control paradigms.
In order to improve system efficiency, this design uses 
hardware-software profiling, partition, and interface synthesis [2]. 
The resulting implementation is shown in Fig. 1, which includes 
the TurboVG accelerators, Linux device drivers and a new 
OpenVG library that capitalizes on multiple TurboVG accelerators. 
Also, an embedded power profiler and its software API is used to 
track each system component in run time, which helps OS to 
manage dynamic power usage. Overall, the new OpenVG library 
is sixteen times faster than the optimized software implementation, 
while also being 90% more energy efficient. Additionally, due to 
its multi-core architecture, the new system supports resolutions of 
up to Full-HD 1080p. 
II. Implementation
A. Vector Graphics Engine
Fig. 2 shows the block diagram of the TurboVG accelerator, 
which contains some special design features that can improve 
system level throughput by minimizing data transfer across layers 
and elaborating hardware-software interaction. These features are 
described below.
Multi-Banked Memory with Write Enable: Memory bank 
arrangement, such as in Fig. 3 (a), provides high data bandwidth to 
processing units and largely increases the processing speed of the 
TurboVG accelerator.  The write-enabled controlled memory bank 
allows random updates on any byte in the memory module that 
supports software I/O optimization on reducing I/O timing costs by 
Fig. 1. (a) Hierachical structure of hardware-software co-designed 
OpenVG library. (b) Data has to be transfered across layers to be 
processed by TurboVG accelerators. 
Fig. 2. System level diagram of TurboVG accelerators and 
Embedded Power Proﬁler. 
Shuo-Hung Chen, Hsiao-Mei Lin, Ching-Chou Hsieh, Chih-Tsun Huang, 
Jing-Jia Liou, Yeh-Ching Chung 
Department of Computer Science
National Tsing Hua University
Hsinchu, Taiwan 30013
shuohung@shuohung.com
978-1-4244-7514-8/11/$26.00 ©2011 IEEE
1D-13
97
出席國際合作會議心得報告 
         
計畫編號 熱能與功率導向之研究方法－應用於處理器之設計--子計畫五：適用於處理器 SOC平台之功率管理基礎單元的設計及其研究方法(3/3) 
計畫名稱 NSC 99-2220-E-007-005 
出國人員姓名 
服務機關及職稱 
黃稚存 
清華大學資訊工程學系  副教授 
會議時間地點 民國 99 年 8 月 24 日至 99 年 8 月 25 日, 中國大陸北京 
會議名稱 PROFIT 2010 
 
一、參加會議摘要 
此次參加 PROFIT主要任務為與美國 UCSB/UCLA, 北京清華、北大與浙江大學就彼此在
IC設計領域的技術互相交流，並規劃未來合作的目標。 
 
二、參加會議經過及與會心得 
PROFIT (Pacific-Rim Outlook Forum on IC Technology) 是由清大積體電路中心過去與美
國、中國大陸長年進行國際合作而建立的兩個研究計畫 IC-DFN (International Center for 
Design on Nanotechnologies, 2006 – 2008) 與 IC-SOC (Giga-Scale System-On-A-Chip 
International Research Center, 2000 – 2006) 延伸而來，是一個常態的研討會議，目前本會
議每年舉行一次。每年在會議中會彼此討論未來會進行的先端研究計畫、規劃彼此合作
模式，或是分享在相關議題教學上的心得經驗。同時也會邀請產官學界分享經驗。這對
與國際學術單位和研究機構的合作提供了一個有效的溝通管道。 
 
今年的會議由工研院院長徐爵明博士在電資院院長任內即積極規劃。本次的會議的主題
是Mobile and Ubiquitous Computing，並特別邀請了這個合作模式的創始人前校長劉炯朗
教授給 Keynote Speech談 EDA研究領域數十年來的發展概況。同時也有聯發科董事長特
助張志偉博士談論無線通訊的未來趨勢與瑞昱副總林盈熙提出 Green Communication 的
技術。同時會議中工研院吳誠文所長也詳細解釋了資通所開發的 PID 平台。UC Santa 
Barbara 的 Prof. Timg Cheng 則是分享他在 Mobile Embedded Systems 這個議題中
Education 的經驗。UCLA 的 Prof. Jason Cong 則報告了他們成立跨校 Center for 
Domain-Specific Computing 所涵蓋的研究議題與進展。中國大陸方面，來自外國專家局
的前局長馬俊如教授、清華微電子所所長魏少軍教授、中科院微電子所所長葉甜春教授
也分別分享了各自在相關方面的看法與進展。敝人 23日方從 UC Santa Barbara回台灣，
 Prof. Cheng-Wen Wu吳誠文– 
 Prof. Tim Cheng鄭光廷 –“Mobile Embedded Systems – Research and Education＂ 
Session 4 (3:30pm – 5:30pm)  
 Dr. 刘伟平(30 minutes) -  
 严晓浪教授/程旭教授  
 Round-table discussions – all invited participants, “Platform research and education for future mobile and 
ubiquitous computing＂   
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃稚存 計畫編號：99-2220-E-007-005- 
計畫名稱：熱能與功率導向之研究方法－應用於處理器之設計--子計畫五：適用於處理器 SOC 平台之
功率管理基礎單元的設計及其研究方法(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 0 100%  
博士生 0 0 100%  
博士後研究員 1 0 50% 
同時參與「先進系
統層級多核心單
晶片設計最佳化
平 台 -- 子 計 畫
三：多核心系統之
偵錯與監測整合
架構技術」之研究
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 4 0 80% 
部分論文屬於與
「先進系統層級
多核心單晶片設
計最佳化平台--
子計畫三：多核心
系統之偵錯與監
測整合架構技術」
之共同成果 
研究報告/技術報告 0 0 100%  
國外 論文著作 
研討會論文 2 0 70% 
篇 
部分論文屬於與
「先進系統層級
多核心單晶片設
計最佳化平台--
子計畫三：多核心
系統之偵錯與監
測整合架構技術」
之共同成果 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
4篇 IEEE Transactions 期刊： 
- 2 篇 IEEE TVLSI 與 1 篇 IEEE TCAS-II: 低功耗高效能、支援動態功率調節的 Elliptic 
Curve Crypto-processor 密碼處理器核心設計。 
- 1 篇 IEEE TVLSI: 平行架構之 AES Crypto-processor 的最佳化設計方法, 可直接應用
我們開發的動態功率管理技術。 
 
2 篇國際會議論文： 
- 1 篇 ASPDAC 會議論文: 具功率監測與追蹤功能之軟硬體整合平台 
- 1 篇 ISCAS 會議論文: 低功耗高效能、支援動態功率調節的密碼處理器核心設計。 
 
2 項專利： 
- 1 項美國專利獲證：功率監測與追蹤分析平台的前端介面技術 
- 1 項美國專利申請中：低功耗高效能之密碼處理器核心的設計最佳化方法 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
整體來看，此計畫的成果達成預期的目標。我們在不同層次研發出適用於處理器 SOC 平台
之功率管理基礎單元的設計及方法，可歸類於下列三項主要技術： 
‧ 設計初期： 
功率耗能自我調節之模擬評估模型與方法 
‧ 電路核心實作： 
具耗能調節之高效能密碼處理器核心 
‧ 內崁式系統開發與整合： 
軟硬體整合之功率監測與追蹤分析平台 
