# Processador simples de 6 instruções implementado em FPGA

<p>Código fonte + testbench</p>
<p>Linguagem: SystemVerilog</p>
<p>Arquitetura: desenvolvida por Frank Vahid</p>
<p>Placa de desenv.: Basys3 rev B board</p>
<p>FPGA: Artix-7 xc7a35tcpg236</p>
<p>Ambiente: Vivado 2016.2</p>

<a href="./doc.pdf" >Descrição sobre a arquitetura e simulações</a>