高抗靜電能力綠色功率覆晶發光二極體研製 
“On The Fabrications of High ESD Handling Capability Flip-Chip Green Light Emitting Diodes” 
計畫編號：NSC96-2221-E-182-052 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：長庚大學電子系 張連璧教授 
一.中文摘要 
    綠光發光二極體覆晶在矽基板以
及氮化鋁基板上之結構，已被提出並
加以研究。經過實驗結果證實，在覆
晶的打線過程中，調整打線力道以及
超音波功率以及基板溫度後，可以完
成在不會影響發光二極體的電性條件
下，並且能夠提升發光效率。其中使
用高導熱特性氮化鋁基板，可以有效
提高散熱能力，在高電流操作之下更
能提高綠光覆晶發光二極體的輸出光
強度。除此之外，為了避免發光二極
體受到靜電放電的損害，採用金屬-絕
緣體-矽 (MIS) 電容結構之子基板將
可達到保護的效果，能將抗靜電能力
自 250 伏特提高到至少 500 伏特。 
 
二.英文摘要 
  The flip-chip (FC) green light emitting 
diodes (GLED) with silicon and AlN 
submounts have been fabricated and 
investigated. By carefully adjusting the 
flip-chip bonding process parameters, 
good electrical and optical characteristics 
are obtained. The FCLED with AlN 
submount exhibits superior heat 
dissipation ability and its output 
luminance is 1.4 times stronger than that 
of conventional LED (at 700mA).  
Furthermore, a silicon submount with 
top oxide layer is also adopted. By 
integrated this Metal-Insulator and 
Semiconducror (MIS) capacitors, these 
FCLEDs can be protected from the 
electrostatic discharge (ESD) damages. 
It is found that these FCLEDs with 
proposed MIS capacitors can tolerate 
500V ESD contact discharge, which is 
twice larger than the conventional LEDs.  
 
三.前言 
    本計劃所探討的即是覆晶式的發
光二極體[1~3]。覆晶封裝的發光二極
體，顧名思義是將發光二極體旋轉180
度 使 正 面 朝 下 覆 晶 在 子 基 板 
(Submount) 上，此種製程方式的特色
是由背面出光 (一般發光二極體由正
面出光)，光從發光層射出後不受電極
影響其發光效率，P-Pad電極反而以高
反射率的材料取代，使部分從下方損
失的光能再度反射回去增加光萃取
率，另外，電極可全面鍍在P-GaN上，
改善電流分布不均的情況。傳統正面
發光的發光二極體所產生的熱只能由
藍寶石基板傳遞至外界，散熱能力
差，覆晶式的發光二極體能透過接合
凸塊(Bump)將熱傳導至具有高導熱性
的子基板上，提升散熱效果，而本研
究中，藉由覆晶的方法去探討接合在
不同子基板下對於LED發光效率的影
響及效果，且更進一步的改變子基板
的材料與結構，使其具有抗靜電的功
內，會有安培等級的脈波電流造成不
論是Si的元件或是3-5族的元件特性的
異常[5]。電子元件在生產製造、封裝
測試的過程中，靜電會累積在人體、
儀器、儲放設備等之中，甚至在電子
元件本身也會累積靜電，而人們在不
知情的情況下，使這些物體相互接
觸，因而形了一放電路徑，使得電子
元件或系統遭到靜電放電的破壞。 
    靜電放電是指所累積會形成極大
的瞬間電壓並在極短的時間內瞬間釋
放，過電流會造成電子元件的損壞，
尤其是對於那些精密、體積小之電子
元件。氮化鎵系列的發光二極體相較
於積體電路的元件而言，具有相當好
之抗靜電能力，但是所能承受的範圍
仍然有限。因此各國開始對於保護
LED之抗靜電元件進行了各種研究，
並提出了許多方法，美國HP公司的
William K. Antle 提出直接將發光二極
體與一外接之齊納二極體反向並聯，
來達到靜電保護之效果[6]；日本松下
電器的Tomio Inoue等人則提出直接於
覆晶子基板內製作一齊納二極體
(Zener Diode) 與發光二極體反向並聯
之方法[7]；台灣元砷光電的J.K.Sheu
等人則利用於氮化鎵材料上製作蕭基
二極體( Schottky Diode)並與發光二極
體並聯以達到靜電釋放保護[8]。國立
成功大學張守進教授在GaN-based 
LED利用 ICP蝕刻方式內建一個PN 
diode，來達到抗靜電效果[9]。國內中
央大學使用離子佈植之方法內建一個
齊納二極體於覆晶子基板上，達成對
發光二極體元件的靜電釋放保護電路
[10]。本實驗提出將發光二極體與MIS
覆晶子基板結構結合作為靜電放電保
護元件。     
五.研究方法 
    本研究所使用的保護方法是使用
M I S 結 構 其 組 成 分 別 是 金 屬 層
(Metal)、絕緣層(Insulator)、半導體層
(Semiconductor)，它是一種金氧半電
容，分別由此三種厚度不同的材料依
序堆疊而成，現在普遍使用MIS元件
上，原因是矽是最主要的半導體材
料，其熱傳導係數為148 W/mK，且SiO2
是最易成長上去的絕緣層，只需使用
高溫氧化即可製作，加上SiO2遭電崩潰
所需的電場也很高，因此對於MIS結構
我選用SiO2做為絕緣層，電容具有輕、
薄、短、小的特性，而且是一種具有
雙向性的結構，當發光二極體瞬間受
到極大的瞬間電壓時，根據電容阻抗z 
= 1/jωc，靜電放電在極短的時間內產
生極大的電壓，其頻率極高，會造成
電容容抗極小，電流將會從電容部份
流過，而不會對發光二極體造成損
傷，由此可以推測當電容值越大時，
其抗靜電效果會越好。圖一是LED覆
晶在MI S子基板上之等效電路圖。 
 
 
 
 
圖一、LED覆晶在MIS子基板上之等效電路圖 
 
研究中也還使用氮化鋁(AlN)來當作覆
晶子基板，氮化鋁的結晶結構是六方
晶係纖鋅礦結構，利用共價鍵結以鋁
為中心構成之四面體，其鍵結強，故
0 2 4 6 8 10
0.0
0.2
0.4
0.6
0.8
1.0  nonFlip-chip
 Filp-chip on SiO2-1000A
 
 
C
ur
re
nt
 (A
)
Voltage (V)
-6 -5 -4 -3 -2 -1 0
-3.6x10-7
-3.4x10-7
-3.2x10-7
-3.0x10-7
-2.8x10-7
-2.6x10-7
-2.4x10-7
-2.2x10-7
-2.0x10-7
-1.8x10-7
-1.6x10-7
-1.4x10-7
-1.2x10-7
-1.0x10-7
-8.0x10-8
-6.0x10-8
-4.0x10-8
-2.0x10-8
0.0
 nonFlip-chip
 Filp-chip on SiO2-2000A
 
 
C
ur
re
nt
 (
A
)
Voltage (V)
-6 -5 -4 -3 -2 -1 0
2.4x10-7
2.6x10-7
2.8x10-7
3x10-7
3.2x10-7
3.4x10-7
3.6x10-7
3.8x10-7
 ESD0V
 ESD200V
 ESD250V
 
 
C
ur
re
nt
 (
A
)
Voltage (V)
0 2 4 6 8 10
0.0
0.2
0.4
0.6
0.8
1.0
 
 
 ESD0V
 ESD600V
C
ur
re
nt
 (A
)
Voltage (V)
-6 -5 -4 -3 -2 -1 0
-5.0x10-4
0.0
5.0x10-4
1.0x10-3
1.5x10-3
2.0x10-3
2.5x10-3
3.0x10-3
3.5x10-3
4.0x10-3
 ESD0V
 ESD500V
 ESD600V
 
 
C
ur
re
nt
 (
A
)
Voltage (V)
損害，如圖四。故本計劃所使用之保
護方法是將覆晶基板使用MIS結構來
作為抗ESD之元件，乃是利用MIS結構
其電容在受到極大電壓時，阻抗會變
極小，因而經由此處將ESD洩放掉，不
走LED之路徑，進而保護LED。圖五是
使用PECVD在矽基板上成長氧化層
SiO2厚度為2000Å時之ESD測試之I-V
圖，在進行ESD測試前，電壓在-5 V之
漏電流約為103nA，同樣的每隔100V
做一次ESD測試，發現當ESD到600V
時，發現-5V時之漏電流瞬間變大為
2700μA，以經超過工業規格規定的漏
電 流 標 準 需 小 於 10μA ， 圖 六 為
ESD600V時之正向I-V特性圖，跟尚未
打入ESD的I-V曲線來比，很明顯LED
其內部在ESD600V時已遭到破壞。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖二、nonFlip-Chip GLED 與 FC GLED 
之正偏 I-V 特性圖 
圖三、nonFlip-Chip LED與FC GLED 
之逆偏I-V特性圖 
 
圖四、Nonflip-Chip GLED 之抗ESD能力圖 
圖五、FC GLED on MIS基板之抗ESD能力圖 
圖六、原來(ESD0V)與受測後(ESD600V) 
之正偏I-V特性變化圖 
 
