`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/11/10 10:35:23
// Design Name: 
// Module Name: seg7x16
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module seg7x16(
    input clk,
    input rstn,
    input [31:0] i_data,
    output [7:0] o_seg,
    output [7:0] o_sel
    );
    reg [14:0] cnt;
    wire seg7_clk;
    always@(posedge clk or negedge rstn)
    begin
        if(!rstn)
        cnt <=0;
        else
        cnt <= cnt+1'b1;
    end
    assign seg7_clk = cnt[14];

    reg [2:0] seg7_addr;
    always@(posedge seg7_clk or negedge rstn)
    begin
        if(!rstn)
        seg7_addr <=0;
        else
        seg7_addr <= seg7_addr+1'b1;
    end
    reg [7:0] o_sel_r;

    always@(*)
    begin
        case(seg7_addr)
            7:o_sel_r = 8'b01111111;
            6:o_sel_r = 8'b10111111;
            5:o_sel_r = 8'b11011111;
            4:o_sel_r = 8'b11101111;
            3:o_sel_r = 8'b11110111;
            2:o_sel_r = 8'b11111011;
            1:o_sel_r = 8'b11111101;
            0:o_sel_r = 8'b11111110;
        endcase
    end

    reg [31:0] i_data_stone;
    always@(posedge clk or negedge rstn)
    begin
        if(!rstn)
        i_data_stone <=0;
        else
        i_data_stone = i_data;
    end
    reg [7:0] seg_data_r;
    always@(*)
    case(seg7_addr)
        0:seg_data_r = i_data_stone[3:0];
        1:seg_data_r = i_data_stone[7:4];
        2:seg_data_r = i_data_stone[11:8];
        3:seg_data_r = i_data_stone[15:12];
        4:seg_data_r = i_data_stone[19:16];
        5:seg_data_r = i_data_stone[23:20];
        6:seg_data_r = i_data_stone[27:24];
        7:seg_data_r = i_data_stone[31:28];
    endcase
    reg [7:0] o_seg_r;
    always@(posedge clk or negedge rstn)
    begin
        if(!rstn)
        o_seg_r <= 8'hff;
        else
        case(seg_data_r)
            4'h0:o_seg_r <= 8'hc0;
            4'h1:o_seg_r <= 8'hf9;
            4'h2:o_seg_r <= 8'ha4;
            4'h3:o_seg_r <= 8'hb0;
            4'h4:o_seg_r <= 8'h99;
            4'h5:o_seg_r <= 8'h92;
            4'h6:o_seg_r <= 8'h82;
            4'h7:o_seg_r <= 8'hf8;
            4'h8:o_seg_r <= 8'h80;
            4'h9:o_seg_r <= 8'h90;
            4'ha:o_seg_r <= 8'h88;
            4'hb:o_seg_r <= 8'h83;
            4'hc:o_seg_r <= 8'hc6;
            4'hd:o_seg_r <= 8'ha1;
            4'he:o_seg_r <= 8'h86;
            4'hf:o_seg_r <= 8'h8e;
        endcase
    end
    assign o_sel = o_sel_r;
    assign o_seg = o_seg_r;

endmodule
