TimeQuest Timing Analyzer report for mips
Fri Nov 20 20:02:03 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clock'
 22. Fast Model Hold: 'clock'
 23. Fast Model Minimum Pulse Width: 'clock'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.87 MHz ; 133.87 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -6.470 ; -6339.553     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.537 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -3019.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.470 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.505      ;
; -6.419 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 7.453      ;
; -6.398 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.002      ; 7.436      ;
; -6.378 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 7.413      ;
; -6.347 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 7.384      ;
; -6.322 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.357      ;
; -6.317 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 7.354      ;
; -6.281 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 7.316      ;
; -6.274 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 7.304      ;
; -6.271 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 7.305      ;
; -6.267 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.302      ;
; -6.255 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.005     ; 7.286      ;
; -6.236 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.271      ;
; -6.234 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 7.269      ;
; -6.216 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 7.250      ;
; -6.213 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 7.250      ;
; -6.202 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.235      ;
; -6.183 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.217      ;
; -6.180 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.214      ;
; -6.167 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 7.202      ;
; -6.164 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.002      ; 7.202      ;
; -6.162 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.198      ;
; -6.141 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 7.178      ;
; -6.126 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 7.156      ;
; -6.116 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 7.153      ;
; -6.108 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.001      ; 7.145      ;
; -6.107 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.005     ; 7.138      ;
; -6.088 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.123      ;
; -6.071 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 7.101      ;
; -6.065 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.101      ;
; -6.052 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.005     ; 7.083      ;
; -6.048 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.005     ; 7.079      ;
; -6.044 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 7.081      ;
; -6.038 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 7.073      ;
; -6.033 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.068      ;
; -6.032 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.066      ;
; -6.031 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 7.068      ;
; -6.028 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.062      ;
; -6.017 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.004     ; 7.049      ;
; -6.016 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.002      ; 7.054      ;
; -6.012 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.047      ;
; -5.998 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.031      ;
; -5.996 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.031      ;
; -5.993 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.029      ;
; -5.992 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.026      ;
; -5.990 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.002      ; 7.028      ;
; -5.989 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.023      ;
; -5.982 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.002      ; 7.020      ;
; -5.980 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.016      ;
; -5.979 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.001      ; 7.016      ;
; -5.978 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.011      ;
; -5.978 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.013      ;
; -5.977 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.011      ;
; -5.976 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.002     ; 7.010      ;
; -5.961 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 6.995      ;
; -5.956 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.993      ;
; -5.947 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[8]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.982      ;
; -5.945 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 6.979      ;
; -5.941 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 6.974      ;
; -5.940 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.977      ;
; -5.939 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.976      ;
; -5.931 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.968      ;
; -5.931 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.965      ;
; -5.923 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.959      ;
; -5.920 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.952      ;
; -5.917 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.954      ;
; -5.917 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.954      ;
; -5.906 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.942      ;
; -5.901 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.934      ;
; -5.900 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.931      ;
; -5.896 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[8]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 6.930      ;
; -5.889 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 6.925      ;
; -5.883 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.918      ;
; -5.882 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.919      ;
; -5.881 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 6.916      ;
; -5.880 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.919      ;
; -5.880 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 6.913      ;
; -5.880 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.914      ;
; -5.873 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[14] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.907      ;
; -5.855 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.894      ;
; -5.848 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.880      ;
; -5.845 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.876      ;
; -5.841 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.875      ;
; -5.835 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.867      ;
; -5.834 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 6.869      ;
; -5.832 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 6.866      ;
; -5.830 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.863      ;
; -5.829 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.862      ;
; -5.826 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.862      ;
; -5.825 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.859      ;
; -5.824 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.856      ;
; -5.822 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[14] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 6.855      ;
; -5.816 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 6.846      ;
; -5.816 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.849      ;
; -5.810 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.847      ;
; -5.800 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 6.830      ;
; -5.797 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.828      ;
; -5.797 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.834      ;
; -5.796 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.007     ; 6.825      ;
; -5.794 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 6.828      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.537 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.705 ; blocoControle:bloco_Controle|actual_state.s3                         ; blocoControle:bloco_Controle|actual_state.s4                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.972      ;
; 0.788 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][8]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.790 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[31]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][31]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.799 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][27]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.804 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.823 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[13]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.089      ;
; 0.858 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.124      ;
; 0.876 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.142      ;
; 0.877 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.143      ;
; 0.879 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.145      ;
; 0.894 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[13]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.060      ; 1.188      ;
; 0.901 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[20]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.062      ; 1.197      ;
; 0.909 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[5]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.062      ; 1.205      ;
; 0.911 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[23]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.201      ;
; 0.957 ; blocoControle:bloco_Controle|actual_state.s4                         ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][8]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.223      ;
; 0.990 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.256      ;
; 0.991 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.257      ;
; 0.991 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.256      ;
; 1.031 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[5]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[5]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.297      ;
; 1.050 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.316      ;
; 1.051 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 1.322      ;
; 1.052 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 1.323      ;
; 1.083 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.087 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.004     ; 1.349      ;
; 1.123 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.061      ; 1.418      ;
; 1.163 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[8][27]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 1.427      ;
; 1.164 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.425      ;
; 1.166 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[11][27]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.430      ;
; 1.199 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.465      ;
; 1.200 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.466      ;
; 1.201 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[11]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.060      ; 1.495      ;
; 1.210 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[14]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.047      ; 1.491      ;
; 1.216 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[18]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.046      ; 1.496      ;
; 1.223 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[29]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.049      ; 1.506      ;
; 1.232 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.236 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[10]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.003      ; 1.505      ;
; 1.255 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[26]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.040      ; 1.529      ;
; 1.258 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[11]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.003      ; 1.527      ;
; 1.266 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.297 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][9]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.559      ;
; 1.310 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][0]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 1.574      ;
; 1.320 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[13] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.346 ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[0]         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.612      ;
; 1.357 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[31]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 1.647      ;
; 1.362 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[23]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][23]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.629      ;
; 1.362 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[23]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][23]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.629      ;
; 1.365 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[9][21]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.627      ;
; 1.366 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.052      ; 1.652      ;
; 1.368 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][21]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.630      ;
; 1.371 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[8][21]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 1.635      ;
; 1.372 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[11][21]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.636      ;
; 1.389 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.659      ;
; 1.392 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.655      ;
; 1.394 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][10]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.664      ;
; 1.396 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][10]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.666      ;
; 1.398 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][11]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.660      ;
; 1.403 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][11]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.665      ;
; 1.404 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][22]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.674      ;
; 1.405 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][22]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.675      ;
; 1.408 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 1.672      ;
; 1.408 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 1.672      ;
; 1.408 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 1.672      ;
; 1.408 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 1.672      ;
; 1.410 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[19][14]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.680      ;
; 1.413 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.060      ; 1.707      ;
; 1.414 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[27][14]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.684      ;
; 1.416 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[11]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.006     ; 1.676      ;
; 1.424 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][15]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 1.694      ;
; 1.442 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.058      ; 1.734      ;
; 1.442 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.707      ;
; 1.448 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 1.712      ;
; 1.448 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[17][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.718      ;
; 1.448 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[21][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.718      ;
; 1.448 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 1.712      ;
; 1.449 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.054      ; 1.737      ;
; 1.451 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[25][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.721      ;
; 1.452 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[2]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][2]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.008      ; 1.726      ;
; 1.452 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[2]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][2]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.008      ; 1.726      ;
; 1.453 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[29][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.723      ;
; 1.454 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][11]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.717      ;
; 1.456 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][11]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.719      ;
; 1.460 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.049      ; 1.743      ;
; 1.460 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.050      ; 1.744      ;
; 1.462 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][22]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.732      ;
; 1.462 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][22]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.732      ;
; 1.464 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.062      ; 1.760      ;
; 1.471 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][29]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.006      ; 1.743      ;
; 1.471 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][29]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.006     ; 1.731      ;
; 1.476 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][29]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.006     ; 1.736      ;
; 1.478 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][8]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.008     ; 1.736      ;
; 1.478 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[2]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[27][2]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.013     ; 1.731      ;
; 1.479 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[2]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][2]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.013     ; 1.732      ;
; 1.480 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][25]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.743      ;
; 1.480 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[9][25]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.743      ;
; 1.486 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[23]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][23]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.748      ;
; 1.487 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.785      ;
; 1.487 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[23]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][23]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.749      ;
; 1.488 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][20]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.011     ; 1.743      ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; gpio[*]   ; clock      ; 11.003 ; 11.003 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 10.386 ; 10.386 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 9.942  ; 9.942  ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 10.703 ; 10.703 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 9.972  ; 9.972  ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 9.899  ; 9.899  ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 10.771 ; 10.771 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 10.532 ; 10.532 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 10.205 ; 10.205 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 9.598  ; 9.598  ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 10.240 ; 10.240 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 9.888  ; 9.888  ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 10.465 ; 10.465 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 10.011 ; 10.011 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 10.135 ; 10.135 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 10.912 ; 10.912 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 11.003 ; 11.003 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 9.613  ; 9.613  ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 10.835 ; 10.835 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 9.592  ; 9.592  ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 10.493 ; 10.493 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 10.613 ; 10.613 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; gpio[*]   ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 10.386 ; 10.386 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 9.942  ; 9.942  ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 10.703 ; 10.703 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 9.972  ; 9.972  ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 9.899  ; 9.899  ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 10.771 ; 10.771 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 10.532 ; 10.532 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 10.205 ; 10.205 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 9.598  ; 9.598  ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 10.240 ; 10.240 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 9.888  ; 9.888  ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 10.465 ; 10.465 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 10.011 ; 10.011 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 10.135 ; 10.135 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 10.912 ; 10.912 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 11.003 ; 11.003 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 9.613  ; 9.613  ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 10.835 ; 10.835 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 9.592  ; 9.592  ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 10.493 ; 10.493 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 10.613 ; 10.613 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.431 ; -2177.116     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.247 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -3019.380             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                     ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.431 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; clock        ; clock       ; 1.000        ; -0.055     ; 3.408      ;
; -2.415 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.446      ;
; -2.409 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.440      ;
; -2.395 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 3.427      ;
; -2.378 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.409      ;
; -2.375 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.409      ;
; -2.372 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.403      ;
; -2.369 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.002      ; 3.403      ;
; -2.365 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 3.397      ;
; -2.364 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.002      ; 3.398      ;
; -2.342 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 3.374      ;
; -2.337 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.369      ;
; -2.336 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.367      ;
; -2.330 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.361      ;
; -2.317 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.004     ; 3.345      ;
; -2.303 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 3.330      ;
; -2.300 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.332      ;
; -2.297 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.332      ;
; -2.295 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.002      ; 3.329      ;
; -2.292 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 3.324      ;
; -2.281 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 3.314      ;
; -2.280 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.004     ; 3.308      ;
; -2.280 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 3.313      ;
; -2.277 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.308      ;
; -2.276 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.307      ;
; -2.275 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 3.308      ;
; -2.274 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 3.307      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 3.293      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.048     ; 3.250      ;
; -2.263 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.002     ; 3.293      ;
; -2.258 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.283      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 3.276      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.243 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.056     ; 3.219      ;
; -2.239 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.270      ;
; -2.238 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.004     ; 3.266      ;
; -2.237 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 3.270      ;
; -2.236 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.002      ; 3.270      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.229 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.199      ;
; -2.228 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 3.260      ;
; -2.227 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.259      ;
; -2.226 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 3.259      ;
; -2.224 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 3.251      ;
; -2.220 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.001      ; 3.253      ;
; -2.215 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 3.246      ;
; -2.215 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[0]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.249      ;
; -2.212 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.002      ; 3.246      ;
; -2.211 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 3.244      ;
; -2.209 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[0]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.002      ; 3.243      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
; -2.207 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; clock        ; clock       ; 1.000        ; -0.059     ; 3.180      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.247 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]             ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.325 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.334 ; blocoControle:bloco_Controle|actual_state.s3                               ; blocoControle:bloco_Controle|actual_state.s4                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.487      ;
; 0.361 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.374 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[20]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.069      ; 0.581      ;
; 0.374 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[13]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.066      ; 0.578      ;
; 0.379 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]             ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[13]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][8]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[31]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][31]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[5]               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.067      ; 0.588      ;
; 0.384 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][27]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[23]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.584      ;
; 0.392 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]             ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]             ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]             ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.548      ;
; 0.416 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.424 ; blocoControle:bloco_Controle|actual_state.s4                               ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][8]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.576      ;
; 0.446 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.598      ;
; 0.447 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 0.597      ;
; 0.448 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[2]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.600      ;
; 0.461 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[5]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[5]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.613      ;
; 0.484 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]             ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 0.641      ;
; 0.486 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]             ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 0.643      ;
; 0.492 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.067      ; 0.697      ;
; 0.512 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]             ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]             ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]              ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.665      ;
; 0.519 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[11]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.066      ; 0.723      ;
; 0.519 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]              ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.004     ; 0.667      ;
; 0.525 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[14]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.054      ; 0.717      ;
; 0.531 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[18]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.054      ; 0.723      ;
; 0.537 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[29]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.730      ;
; 0.547 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]             ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]             ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[26]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.047      ; 0.736      ;
; 0.558 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]             ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[11]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.003      ; 0.713      ;
; 0.560 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]             ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[10]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.003      ; 0.715      ;
; 0.562 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]             ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 0.709      ;
; 0.566 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.573 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[13]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[8][27]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.724      ;
; 0.576 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[11][27]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.727      ;
; 0.583 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[31]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.783      ;
; 0.586 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.785      ;
; 0.586 ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[0]               ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.615 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.065      ; 0.818      ;
; 0.616 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][9]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.765      ;
; 0.627 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][0]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.778      ;
; 0.638 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.063      ; 0.839      ;
; 0.641 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.835      ;
; 0.646 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a4~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.061      ; 0.845      ;
; 0.647 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.844      ;
; 0.648 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.069      ; 0.855      ;
; 0.654 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a7~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.860      ;
; 0.657 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.057      ; 0.852      ;
; 0.658 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]             ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 0.807      ;
; 0.662 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[23]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][23]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.815      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[9][21]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.812      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[23]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][23]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.816      ;
; 0.666 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][21]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.003     ; 0.815      ;
; 0.667 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[24]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.051      ; 0.856      ;
; 0.669 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[8][21]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[11][21]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.820      ;
; 0.676 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[30]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 0.886      ;
; 0.678 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.066      ; 0.882      ;
; 0.680 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][10]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.837      ;
; 0.680 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][10]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.837      ;
; 0.681 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]              ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]             ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.006     ; 0.828      ;
; 0.682 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]             ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.006     ; 0.828      ;
; 0.684 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[11]             ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 0.831      ;
; 0.686 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[19][14]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.843      ;
; 0.687 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][22]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 0.843      ;
; 0.687 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][22]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 0.843      ;
; 0.689 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.004      ; 0.845      ;
; 0.689 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][29]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.847      ;
; 0.690 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[27][14]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.847      ;
; 0.690 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][11]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 0.838      ;
; 0.692 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]             ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[5]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 0.849      ;
; 0.693 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]             ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[0]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 0.850      ;
; 0.694 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][8]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.008     ; 0.838      ;
; 0.694 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]             ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[4]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.005      ; 0.851      ;
; 0.695 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][11]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 0.843      ;
; 0.696 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.064      ; 0.898      ;
; 0.696 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][15]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 0.852      ;
; 0.699 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[21]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.902      ;
; 0.703 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][10]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.860      ;
; 0.705 ; blocoControle:bloco_Controle|actual_state.s5                               ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.905      ;
; 0.705 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[19]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.905      ;
; 0.705 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[12]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.857      ;
; 0.705 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]             ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.858      ;
; 0.710 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[2]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][2]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.007      ; 0.869      ;
; 0.711 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[2]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][2]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.007      ; 0.870      ;
; 0.714 ; blocoControle:bloco_Controle|actual_state.s9                               ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]             ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][6]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.005      ; 0.872      ;
; 0.716 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[17][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.873      ;
; 0.717 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[29][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.874      ;
; 0.717 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[21][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.874      ;
; 0.717 ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[22][24] ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[24]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][11]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.003     ; 0.866      ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 5.953 ; 5.953 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 6.173 ; 6.173 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 6.119 ; 6.119 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 5.651 ; 5.651 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 5.838 ; 5.838 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 5.820 ; 5.820 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 6.235 ; 6.235 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 5.997 ; 5.997 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 5.668 ; 5.668 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 5.802 ; 5.802 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 6.022 ; 6.022 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 6.118 ; 6.118 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 5.886 ; 5.886 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 5.726 ; 5.726 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 5.657 ; 5.657 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 6.131 ; 6.131 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 5.651 ; 5.651 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 5.953 ; 5.953 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 6.173 ; 6.173 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 6.119 ; 6.119 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 5.651 ; 5.651 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 5.838 ; 5.838 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 5.820 ; 5.820 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 6.235 ; 6.235 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 5.997 ; 5.997 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 5.668 ; 5.668 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 5.802 ; 5.802 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 6.022 ; 6.022 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 6.118 ; 6.118 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 5.886 ; 5.886 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 5.726 ; 5.726 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 5.657 ; 5.657 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 6.131 ; 6.131 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.470    ; 0.247 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -6.470    ; 0.247 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -6339.553 ; 0.0   ; 0.0      ; 0.0     ; -3019.38            ;
;  clock           ; -6339.553 ; 0.000 ; N/A      ; N/A     ; -3019.380           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; gpio[*]   ; clock      ; 11.003 ; 11.003 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 10.386 ; 10.386 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 9.942  ; 9.942  ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 10.703 ; 10.703 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 9.972  ; 9.972  ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 9.899  ; 9.899  ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 9.948  ; 9.948  ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 10.771 ; 10.771 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 10.532 ; 10.532 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 10.205 ; 10.205 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 9.598  ; 9.598  ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 10.240 ; 10.240 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 9.888  ; 9.888  ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 10.465 ; 10.465 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 10.011 ; 10.011 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 10.135 ; 10.135 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 10.912 ; 10.912 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 11.003 ; 11.003 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 9.613  ; 9.613  ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 10.835 ; 10.835 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 9.592  ; 9.592  ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 10.493 ; 10.493 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 10.613 ; 10.613 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 5.651 ; 5.651 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 5.953 ; 5.953 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 6.173 ; 6.173 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 6.119 ; 6.119 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 5.651 ; 5.651 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 5.838 ; 5.838 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 5.820 ; 5.820 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 6.269 ; 6.269 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 6.156 ; 6.156 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 6.235 ; 6.235 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 5.997 ; 5.997 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 5.668 ; 5.668 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 5.802 ; 5.802 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 6.022 ; 6.022 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 6.118 ; 6.118 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 5.886 ; 5.886 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 6.365 ; 6.365 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 6.439 ; 6.439 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 5.726 ; 5.726 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 5.657 ; 5.657 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 6.131 ; 6.131 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 55356    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 55356    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1226  ; 1226 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 384   ; 384  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 20 20:02:01 2015
Info: Command: quartus_sta mips -c mips
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.470     -6339.553 clock 
Info (332146): Worst-case hold slack is 0.537
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.537         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.431     -2177.116 clock 
Info (332146): Worst-case hold slack is 0.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.247         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 322 megabytes
    Info: Processing ended: Fri Nov 20 20:02:03 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


