# Progetto-Reti-Logiche

Descrizione e sintesi in VHDL di un componente HW che implementa il metodo di equalizzazione dellâ€™istogramma di una immagine.
