# Unifesp-LabAOC
Este reposit√≥rio cont√©m os c√≥digos em Verilog das unidades funcionais individuais e integradas de um processador ARM desenvolvido como atividade da disciplina Laborat√≥rio de Sistemas Computacionais: Arquitetura e Organiza√ß√£o de Computadores em 2025-1.

## Caracter√≠sticas Gerais
Processador de <ins>arquitetura ARM</ins> <ins>monociclo</ins> de <ins>32 bits</ins>, com <ins>32 registradores de prop√≥sito geral</ins> e <ins>4 tipos de endere√ßamento √† mem√≥ria</ins>. Foi desenvolvido tamb√©m um <ins>sistema de interface com FPGA</ins>, que cont√©m m√≥dulos de entrada, sa√≠da, _debouncing_ e sele√ß√£o de _clock_. Caracter√≠stico da arquitetura ARM, foi tamb√©m implementada a <ins>execu√ß√£o condicional de instru√ß√µes</ins>.

## Estrutura do Processador
![ARM_Monociclo](https://github.com/user-attachments/assets/7aaaeba3-b9df-49ce-b50a-560830d5e8b5)

## Unidades Funcionais
### Unidades de Processamento Cl√°ssicas
- [Contador de Programa (PC)](PC.v): Registrador de uso espec√≠fico, guarda endere√ßo da instru√ß√£o executada
- [Mem√≥ria de Instru√ß√µes](MemInstrucoes.v): Mem√≥ria ROM que guarda o programa sendo executado
- [Unidade de Decodifica√ß√£o](UnidadeDecodificacao.v): Unidade respon√°vel por decodificar instru√ß√µes
- [Banco de Registradores](BancoRegistradores.v): Mem√≥ria que guarda os registradores de prop√≥sito geral
- [Unidade L√≥gica e Aritm√©tica (ULA)](ULA.v): Unidade respons√°vel pelos c√°lculos l√≥gicos e aritm√©ticos
- [Current Program Status Register (CPSR)](CPSR.v): Registrador de uso espec√≠fico, utilizado na l√≥gica de execu√ß√£o condicional de instru√ß√µes
- [Mem√≥ria de Dados](MemPrincipal.v): Mem√≥ria principal (RAM)
- [Unidade de Valida√ß√£o](UnidadeValidacao.v): Unidade respons√°vel por comparar _flags_ do CPSR com o campo _cond_ da instru√ß√£o
- [Unidade de Controle](UnidadeControle.v): Unidade gerenciadora de sinais de controle
- [Adder (ADD)](Adder.v): Unidade de soma
- [Multiplexador (MUX)](MUX.v): Unidade multiplexadora de valores

### Sistema de Interface com FPGA
- [Entrada](Entrada.v): Unidade respons√°vel por ler dados de entrada da placa FPGA
- [Sa√≠da](Saida.v): Unidade respons√°vel por fazer o display de um dado na placa FPGA, composto pelas unidades de decodifica√ß√£o de [n√∫mero bin√°rio em c√≥digo BCD](BinarioBCD.v) e de [c√≥digo BCD para display de 7 segmentos](BCD7Seg.v)
- [_Debouncing_](Debounce.v): Unidade que trata de trepida√ß√µes dos dispositivos de entrada (bot√µes e chaves)
- [Seletor de _Clock_](SeletorClock.v): Unidade que faz a troca do _clock_ interno do processador para um dispositivo de entrada mediante √† execu√ß√£o de uma instru√ß√£o IN

### Unidades Integradas
- [Integra√ß√£o](Integracao.v): Arquivo que integra todas as unidades indivivuais desenvolvidas a fim de construir uma unidade de processamento funcional

## Conjunto de Instru√ß√µes
O processador desenvolvido tem suporte para um conjunto de instru√ß√µes adaptado, que cont√©m 4 tipos de instru√ß√µes.

1. **Instru√ß√µes de Processamento de Dados - Tipo D**
   - Realizam opera√ß√µes l√≥gicas e aritm√©ticas ou movimentam dados
2. **Instru√ß√µes de Desvio - Tipo B**
   - Realizam saltos, a princ√≠pio incondicionais
3. **Instru√ß√µes de Acesso √† Mem√≥ria - Tipo M**
   - Acessam a mem√≥ria de 4 maneiras diferentes (endere√ßamentos imediato, direto, indireto por registrador e deslocamento imediato)
4. **Instru√ß√µes Alternativas - Tipo A**
   - N√£o se encaixam em outras categorias (interrompem o fluxo do programa, comunica√ß√£o externa)

## Mais Informa√ß√µes 
[![Abrir Relat√≥rio](https://img.shields.io/badge/üìÑ_Abrir%20Relat√≥rio-green?style=for-the-badge)](Relatorio.pdf)
