
========== PhaseController_Test ==========
time;model_id;model_name;port_name;data
0;1;reader;;0
0;2;model_under_test;;Interphase
0;1;reader;out;transition
0;1;reader;;5
0;2;model_under_test;;Interphase
5;1;reader;out;do_not_transition
5;1;reader;;5
5;2;model_under_test;;Interphase
10;1;reader;out;do_not_transition
10;1;reader;;5
10;2;model_under_test;;Interphase
15;1;reader;out;do_not_transition
15;1;reader;;5
15;2;model_under_test;;Interphase
20;1;reader;out;transition
20;1;reader;;5
20;2;model_under_test;;Interphase
25;1;reader;out;transition
25;1;reader;;5
25;2;model_under_test;;Interphase
30;1;reader;out;do_not_transition
30;1;reader;;5
30;2;model_under_test;;Interphase
35;1;reader;out;do_not_transition
35;1;reader;;5
35;2;model_under_test;;Interphase
40;1;reader;out;do_not_transition
40;1;reader;;5
40;2;model_under_test;;Interphase
45;1;reader;out;transition
45;1;reader;;5
45;2;model_under_test;;Interphase
50;1;reader;out;transition
50;1;reader;;5
50;2;model_under_test;;Interphase
55;1;reader;out;do_not_transition
55;1;reader;;5
55;2;model_under_test;;Interphase
60;1;reader;out;do_not_transition
60;1;reader;;5
60;2;model_under_test;;Interphase
65;1;reader;out;do_not_transition
65;1;reader;;5
65;2;model_under_test;;Interphase
70;1;reader;out;transition
70;1;reader;;5
70;2;model_under_test;;Interphase
75;1;reader;out;transition
75;1;reader;;5
75;2;model_under_test;;Interphase
80;1;reader;out;transition
80;1;reader;;inf
80;2;model_under_test;;Interphase
80;1;reader;;inf
80;2;model_under_test;;Interphase
