# Verilog 开发经验总结

## 1. 代码规范

- 就算只有一句话，也必须使用begin 和 end  
- 每个begin 和 end下的内容统一向右一个tab（四个空格）  
- Case语句下的各情况对齐  
- 在设计中不使用initial 语句来初始化，初始化统一放到rst下  
- 有限状态机采用二段式或者三段式的标准描述方法  
- 不依赖于运算符优先级，统一用括号来说明运算顺序  
-  变量名要表达实际含义，但不要使用汉语拼音 
- always模块的敏感变量有且最多两个，一个是时钟边沿，一个是复位边沿， 不许有额外的敏感变量
- 在时序always中，统一使用非阻塞赋值<=