# DDS-Synthesizer
Simple and short DDS Synthesizer written in Verilog. Phase and frequency can be changed.

Простенький DDS Синтезатор, написанный на Verilog. Частота и фаза генерируемого сигнала может быть изменена. Для генерирования табличных значений синуса написан скрипт на Python. Запускать можно при помощи Makefile. Для компиляции использовался Icarus Verilog, для просмотра временных диаграмм - GTKWave.
