# 
# Synthesis run script generated by Vivado
# 

set TIME_start [clock seconds] 
proc create_report { reportName command } {
  set status "."
  append status $reportName ".fail"
  if { [file exists $status] } {
    eval file delete [glob $status]
  }
  send_msg_id runtcl-4 info "Executing : $command"
  set retval [eval catch { $command } msg]
  if { $retval != 0 } {
    set fp [open $status w]
    close $fp
    send_msg_id runtcl-5 warning "$msg"
  }
}
create_project -in_memory -part xc7z020clg400-1

set_param project.singleFileAddWarning.threshold 0
set_param project.compositeFile.enableAutoGeneration 0
set_param synth.vivado.isSynthRun true
set_property webtalk.parent_dir C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/project.cache/wt [current_project]
set_property parent.project_path C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/project.xpr [current_project]
set_property XPM_LIBRARIES XPM_MEMORY [current_project]
set_property default_lib xil_defaultlib [current_project]
set_property target_language Verilog [current_project]
set_property ip_cache_permissions {read write} [current_project]
read_verilog -library xil_defaultlib {
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getFRtoBR.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getPruning.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getPruning13.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getPruning1314.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getPruning131416.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getPruning_1.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getPruning_2.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getUBtoDF.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getURFtoDLF.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getURFtoDLF_corner6.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getURtoDF.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getURtoDF_edge6.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/getURtoUL.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/get_coordcube.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/get_facecube_fromstr.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solutionToString.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_CTRL_BUS_m_axi.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_CTRL_BUS_s_axi.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_ccRet_co_0.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_ccRet_cp_0.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_ccRet_eo_0.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_ccRet_ep_0.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_count.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_mac_mulaBew.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_mac_mulaCeG.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_mul_mul_Aem.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_mux_42_1lbW.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_mux_42_4jbC.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_res_f_0.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_sdiv_32nkbM.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_search_aqcK.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_search_mpcA.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_search_prcU.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution_urem_5nsibs.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_cornebkb.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_cornecud.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_cornedEe.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_edgeCg8j.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_edgeChbi.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_edgeFeOg.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/toCubieCube_edgeFfYi.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/totalDepth.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/totalDepth_paritymb6.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/totalDepth_searchncg.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/totalDepth_searchocq.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/verify.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/verify_cornerCount.v
  C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/verify_edgeCount.v
}
# Mark all dcp files as not used in implementation to prevent them from being
# stitched into the results of this synthesis run. Any black boxes in the
# design are intentionally left as such for best results. Dcp files will be
# stitched into the design at a later time, either when this synthesis run is
# opened, or when it is stitched into a dependent implementation run.
foreach dcp [get_files -quiet -all -filter file_type=="Design\ Checkpoint"] {
  set_property used_in_implementation false $dcp
}
read_xdc C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution.xdc
set_property used_in_implementation false [get_files C:/Users/jinyee/FYP/RubikCube/190309Kociemba/kociemba/solution1/impl/verilog/solution.xdc]

set_param ips.enableIPCacheLiteLoad 0
close [open __synthesis_is_running__ w]

synth_design -top solution -part xc7z020clg400-1 -directive sdx_optimization_effort_high -no_iobuf -mode out_of_context


# disable binary constraint mode for synth run checkpoints
set_param constraints.enableBinaryConstraints false
write_checkpoint -force -noxdef solution.dcp
create_report "synth_1_synth_report_utilization_0" "report_utilization -file solution_utilization_synth.rpt -pb solution_utilization_synth.pb"
file delete __synthesis_is_running__
close [open __synthesis_is_complete__ w]
