Timing Analyzer report for synchronizer
Wed Oct 11 12:00:31 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'din_strobe'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'din_strobe'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Recovery: 'din_strobe'
 18. Slow 1200mV 85C Model Recovery: 'clk'
 19. Slow 1200mV 85C Model Removal: 'clk'
 20. Slow 1200mV 85C Model Removal: 'din_strobe'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'din_strobe'
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'din_strobe'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Recovery: 'din_strobe'
 33. Slow 1200mV 0C Model Recovery: 'clk'
 34. Slow 1200mV 0C Model Removal: 'clk'
 35. Slow 1200mV 0C Model Removal: 'din_strobe'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'din_strobe'
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'din_strobe'
 45. Fast 1200mV 0C Model Hold: 'clk'
 46. Fast 1200mV 0C Model Recovery: 'din_strobe'
 47. Fast 1200mV 0C Model Recovery: 'clk'
 48. Fast 1200mV 0C Model Removal: 'clk'
 49. Fast 1200mV 0C Model Removal: 'din_strobe'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; synchronizer                                           ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL025YE144C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; sdc/synchronizer.sdc ; OK     ; Wed Oct 11 12:00:30 2023 ;
+----------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; din_strobe ; Base ; 10.000 ; 100.0 MHz ; 2.500 ; 7.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { din_strobe } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 104.07 MHz ; 104.07 MHz      ; clk        ;      ;
; 202.39 MHz ; 202.39 MHz      ; din_strobe ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+-------+----------------+
; Clock      ; Slack ; End Point TNS  ;
+------------+-------+----------------+
; din_strobe ; 0.310 ; 0.000          ;
; clk        ; 0.391 ; 0.000          ;
+------------+-------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; din_strobe ; 0.434 ; 0.000         ;
; clk        ; 0.454 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+-------+-------------------+
; Clock      ; Slack ; End Point TNS     ;
+------------+-------+-------------------+
; din_strobe ; 1.398 ; 0.000             ;
; clk        ; 8.470 ; 0.000             ;
+------------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; clk        ; 0.977 ; 0.000            ;
; din_strobe ; 7.728 ; 0.000            ;
+------------+-------+------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+-------+------------------------------+
; Clock      ; Slack ; End Point TNS                ;
+------------+-------+------------------------------+
; din_strobe ; 4.691 ; 0.000                        ;
; clk        ; 4.715 ; 0.000                        ;
+------------+-------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'din_strobe'                                                                                                                                                                           ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.554      ;
; 0.311 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.553      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.324 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.499      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.360 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.472      ;
; 0.499 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.365      ;
; 0.500 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.364      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.538 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.285      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.574 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.258      ;
; 0.601 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 2.221      ;
; 0.688 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.176      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.709 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; clk          ; din_strobe  ; 2.500        ; 0.342      ; 2.114      ;
; 0.716 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.148      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; clk          ; din_strobe  ; 2.500        ; 0.351      ; 2.087      ;
; 0.776 ; synchronizer_CU:CU|present_state.idle_clear      ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.088      ;
; 0.776 ; synchronizer_CU:CU|present_state.idle_clear      ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.088      ;
; 0.790 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 2.032      ;
; 0.794 ; synchronizer_CU:CU|present_state.reception_end_2 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.070      ;
; 0.794 ; synchronizer_CU:CU|present_state.reception_end_2 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 2.070      ;
; 0.851 ; synchronizer_CU:CU|present_state.idle_clear      ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 1.971      ;
; 0.856 ; synchronizer_CU:CU|present_state.reception_end_2 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 1.966      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.875 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; din_strobe  ; 2.500        ; 0.346      ; 1.952      ;
; 0.887 ; synchronizer_CU:CU|present_state.reception_end_1 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 1.977      ;
; 0.887 ; synchronizer_CU:CU|present_state.reception_end_1 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 1.977      ;
; 0.925 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; din_strobe  ; 2.500        ; 0.379      ; 1.935      ;
; 0.925 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; din_strobe  ; 2.500        ; 0.379      ; 1.935      ;
; 0.925 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; din_strobe  ; 2.500        ; 0.379      ; 1.935      ;
; 0.925 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; din_strobe  ; 2.500        ; 0.379      ; 1.935      ;
; 0.945 ; synchronizer_CU:CU|present_state.reception_end_1 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 1.877      ;
; 0.958 ; synchronizer_CU:CU|present_state.reset           ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 1.906      ;
; 0.958 ; synchronizer_CU:CU|present_state.reset           ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.383      ; 1.906      ;
; 0.987 ; din[10]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 2.767      ; 3.261      ;
; 0.988 ; din[10]                                          ; synchronizer_EU:EU|reg:readdata10|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 2.767      ; 3.260      ;
; 0.989 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 1.833      ;
; 1.067 ; synchronizer_CU:CU|present_state.reset           ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.341      ; 1.755      ;
; 1.162 ; din[8]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 2.763      ; 3.082      ;
; 1.162 ; din[8]                                           ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 2.763      ; 3.082      ;
; 1.207 ; din[10]                                          ; synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 2.768      ; 3.042      ;
; 1.212 ; din[4]                                           ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 2.764      ; 3.033      ;
; 1.283 ; din[1]                                           ; synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 2.768      ; 2.966      ;
; 1.317 ; din[1]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 2.783      ; 2.947      ;
; 1.338 ; din[12]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 2.762      ; 2.905      ;
; 1.378 ; din[15]                                          ; synchronizer_EU:EU|reg:readdata10|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 2.759      ; 2.862      ;
; 1.379 ; din[15]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 2.759      ; 2.861      ;
; 1.385 ; din[11]                                          ; synchronizer_EU:EU|reg:readdata10|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 2.759      ; 2.855      ;
; 1.389 ; din[3]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 3.262      ; 3.354      ;
; 1.393 ; din[11]                                          ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 2.760      ; 2.848      ;
; 1.395 ; din[8]                                           ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 2.762      ; 2.848      ;
; 1.397 ; din[11]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 2.760      ; 2.844      ;
; 1.475 ; din[7]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 2.768      ; 2.774      ;
; 1.495 ; din[3]                                           ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 3.215      ; 3.201      ;
; 1.519 ; din[4]                                           ; synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 2.761      ; 2.723      ;
; 1.519 ; din[4]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 2.761      ; 2.723      ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                  ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]     ; dout[0]                                          ; clk          ; clk         ; 10.000       ; -2.881     ; 5.708      ;
; 0.520 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]    ; dout[12]                                         ; clk          ; clk         ; 10.000       ; -2.890     ; 5.570      ;
; 1.849 ; synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out   ; synch_validout                                   ; clk          ; clk         ; 10.000       ; -2.880     ; 4.251      ;
; 1.867 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]     ; dout[9]                                          ; clk          ; clk         ; 10.000       ; -2.881     ; 4.232      ;
; 1.939 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]     ; dout[1]                                          ; clk          ; clk         ; 10.000       ; -2.889     ; 4.152      ;
; 1.945 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]     ; dout[2]                                          ; clk          ; clk         ; 10.000       ; -2.889     ; 4.146      ;
; 1.954 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]     ; dout[8]                                          ; clk          ; clk         ; 10.000       ; -2.913     ; 4.113      ;
; 1.956 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]     ; dout[4]                                          ; clk          ; clk         ; 10.000       ; -2.893     ; 4.131      ;
; 1.961 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]    ; dout[11]                                         ; clk          ; clk         ; 10.000       ; -2.893     ; 4.126      ;
; 1.970 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]     ; dout[5]                                          ; clk          ; clk         ; 10.000       ; -2.890     ; 4.120      ;
; 1.976 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]     ; dout[6]                                          ; clk          ; clk         ; 10.000       ; -2.893     ; 4.111      ;
; 1.977 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]    ; dout[13]                                         ; clk          ; clk         ; 10.000       ; -2.892     ; 4.111      ;
; 1.985 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]     ; dout[3]                                          ; clk          ; clk         ; 10.000       ; -2.889     ; 4.106      ;
; 1.987 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]     ; dout[7]                                          ; clk          ; clk         ; 10.000       ; -2.889     ; 4.104      ;
; 1.989 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]    ; dout[10]                                         ; clk          ; clk         ; 10.000       ; -2.889     ; 4.102      ;
; 2.177 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]    ; dout[15]                                         ; clk          ; clk         ; 10.000       ; -2.888     ; 3.915      ;
; 2.178 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]    ; dout[14]                                         ; clk          ; clk         ; 10.000       ; -2.878     ; 3.924      ;
; 2.187 ; synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out    ; synch_busy                                       ; clk          ; clk         ; 10.000       ; -2.878     ; 3.915      ;
; 3.220 ; synchronizer_EU:EU|reg:burstlen|reg_out[5]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.682      ;
; 3.225 ; synchronizer_EU:EU|reg:burstlen|reg_out[5]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.677      ;
; 3.506 ; synchronizer_EU:EU|reg:burstlen|reg_out[3]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.396      ;
; 3.511 ; synchronizer_EU:EU|reg:burstlen|reg_out[3]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.391      ;
; 3.546 ; synchronizer_EU:EU|reg:readdata10|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.632     ; 3.303      ;
; 3.636 ; synchronizer_EU:EU|reg:burstlen|reg_out[1]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.232      ;
; 3.641 ; synchronizer_EU:EU|reg:burstlen|reg_out[1]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.227      ;
; 3.675 ; synchronizer_EU:EU|reg:burstlen|reg_out[2]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.193      ;
; 3.681 ; synchronizer_EU:EU|reg:burstlen|reg_out[7]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.221      ;
; 3.686 ; synchronizer_EU:EU|reg:burstlen|reg_out[7]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.216      ;
; 3.688 ; synchronizer_EU:EU|reg:burstlen|reg_out[2]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.180      ;
; 3.692 ; synchronizer_EU:EU|reg:burstlen|reg_out[0]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.176      ;
; 3.705 ; synchronizer_EU:EU|reg:burstlen|reg_out[0]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.163      ;
; 3.718 ; synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; synchronizer_EU:EU|reg:dataout|reg_out[9]        ; din_strobe   ; clk         ; 7.500        ; -0.580     ; 3.183      ;
; 3.749 ; synchronizer_EU:EU|reg:burstlen|reg_out[6]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.153      ;
; 3.754 ; synchronizer_EU:EU|reg:burstlen|reg_out[6]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 3.148      ;
; 3.805 ; synchronizer_EU:EU|reg:burstlen|reg_out[4]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.063      ;
; 3.813 ; synchronizer_EU:EU|reg:burstlen|reg_out[4]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.613     ; 3.055      ;
; 3.869 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; clk          ; clk         ; 10.000       ; -0.083     ; 6.049      ;
; 3.869 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; clk          ; clk         ; 10.000       ; -0.083     ; 6.049      ;
; 3.869 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; clk          ; clk         ; 10.000       ; -0.083     ; 6.049      ;
; 3.869 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; clk          ; clk         ; 10.000       ; -0.083     ; 6.049      ;
; 3.900 ; synchronizer_EU:EU|reg:readdata10|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.628     ; 2.953      ;
; 3.920 ; synchronizer_EU:EU|reg:dataout|reg_out[8]          ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; clk          ; clk         ; 10.000       ; -0.056     ; 6.025      ;
; 3.939 ; synchronizer_EU:EU|reg:readdata01|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.107     ; 3.435      ;
; 3.992 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; clk          ; clk         ; 10.000       ; -0.083     ; 5.926      ;
; 3.992 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; clk          ; clk         ; 10.000       ; -0.083     ; 5.926      ;
; 3.992 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; clk          ; clk         ; 10.000       ; -0.083     ; 5.926      ;
; 3.992 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; clk          ; clk         ; 10.000       ; -0.083     ; 5.926      ;
; 4.075 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; clk          ; clk         ; 10.000       ; -0.080     ; 5.846      ;
; 4.117 ; synchronizer_EU:EU|reg:readdata00|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.573     ; 2.791      ;
; 4.120 ; synchronizer_EU:EU|reg:burstlen|reg_out[9]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 2.782      ;
; 4.125 ; synchronizer_EU:EU|reg:burstlen|reg_out[9]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 2.777      ;
; 4.139 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; clk          ; clk         ; 10.000       ; -0.078     ; 5.784      ;
; 4.150 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; clk          ; clk         ; 10.000       ; -0.083     ; 5.768      ;
; 4.181 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; clk          ; clk         ; 10.000       ; -0.082     ; 5.738      ;
; 4.181 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; clk          ; clk         ; 10.000       ; -0.082     ; 5.738      ;
; 4.190 ; synchronizer_EU:EU|reg:burstlen|reg_out[8]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 2.712      ;
; 4.195 ; synchronizer_EU:EU|reg:burstlen|reg_out[8]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 2.707      ;
; 4.198 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; clk          ; clk         ; 10.000       ; -0.080     ; 5.723      ;
; 4.207 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; clk          ; clk         ; 10.000       ; -0.059     ; 5.735      ;
; 4.211 ; synchronizer_EU:EU|reg:readdata00|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.570     ; 2.700      ;
; 4.243 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; clk          ; clk         ; 10.000       ; -0.079     ; 5.679      ;
; 4.243 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; clk          ; clk         ; 10.000       ; -0.079     ; 5.679      ;
; 4.260 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; clk          ; clk         ; 10.000       ; -0.078     ; 5.663      ;
; 4.273 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; clk          ; clk         ; 10.000       ; -0.083     ; 5.645      ;
; 4.275 ; synchronizer_EU:EU|reg:readdata00|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.580     ; 2.626      ;
; 4.285 ; synchronizer_EU:EU|reg:readdata00|reg_out[7]       ; synchronizer_EU:EU|reg:dataout|reg_out[7]        ; din_strobe   ; clk         ; 7.500        ; -0.577     ; 2.619      ;
; 4.304 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; clk          ; clk         ; 10.000       ; -0.082     ; 5.615      ;
; 4.304 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; clk          ; clk         ; 10.000       ; -0.082     ; 5.615      ;
; 4.322 ; synchronizer_EU:EU|reg:readdata00|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.573     ; 2.586      ;
; 4.324 ; synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.590     ; 2.567      ;
; 4.325 ; synchronizer_EU:EU|reg:readdata01|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.124     ; 3.032      ;
; 4.330 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; clk          ; clk         ; 10.000       ; -0.059     ; 5.612      ;
; 4.364 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out ; synchronizer_CU:CU|present_state.idle            ; din_strobe   ; clk         ; 7.500        ; -0.618     ; 2.499      ;
; 4.366 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; clk          ; clk         ; 10.000       ; -0.079     ; 5.556      ;
; 4.366 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; clk          ; clk         ; 10.000       ; -0.079     ; 5.556      ;
; 4.460 ; synchronizer_EU:EU|reg:readdata00|reg_out[4]       ; synchronizer_EU:EU|reg:dataout|reg_out[4]        ; din_strobe   ; clk         ; 7.500        ; -0.577     ; 2.444      ;
; 4.473 ; synchronizer_EU:EU|reg:readdata01|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.631     ; 2.377      ;
; 4.478 ; synchronizer_EU:EU|reg:readdata01|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.628     ; 2.375      ;
; 4.516 ; synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; synchronizer_EU:EU|reg:dataout|reg_out[8]        ; din_strobe   ; clk         ; 7.500        ; -0.587     ; 2.378      ;
; 4.550 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; clk          ; clk         ; 10.000       ; -0.084     ; 5.367      ;
; 4.567 ; synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; synchronizer_EU:EU|reg:dataout|reg_out[10]       ; din_strobe   ; clk         ; 7.500        ; -0.587     ; 2.327      ;
; 4.576 ; synchronizer_EU:EU|reg:readdata10|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.628     ; 2.277      ;
; 4.594 ; synchronizer_EU:EU|reg:readdata10|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.098     ; 2.789      ;
; 4.618 ; synchronizer_EU:EU|reg:readdata11|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.586     ; 2.277      ;
; 4.644 ; synchronizer_EU:EU|reg:readdata00|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.583     ; 2.254      ;
; 4.652 ; synchronizer_EU:EU|reg:readdata01|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.619     ; 2.210      ;
; 4.670 ; synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; synchronizer_EU:EU|reg:dataout|reg_out[14]       ; din_strobe   ; clk         ; 7.500        ; -0.573     ; 2.238      ;
; 4.673 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; clk          ; clk         ; 10.000       ; -0.084     ; 5.244      ;
; 4.673 ; synchronizer_EU:EU|reg:readdata11|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.586     ; 2.222      ;
; 4.726 ; synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.587     ; 2.168      ;
; 4.731 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]   ; clk          ; clk         ; 10.000       ; -0.090     ; 5.180      ;
; 4.731 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]   ; clk          ; clk         ; 10.000       ; -0.090     ; 5.180      ;
; 4.747 ; synchronizer_EU:EU|reg:readdata01|reg_out[9]       ; synchronizer_EU:EU|reg:dataout|reg_out[9]        ; din_strobe   ; clk         ; 7.500        ; -0.107     ; 2.627      ;
; 4.776 ; synch_enable                                       ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.766      ; 6.991      ;
; 4.854 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]   ; clk          ; clk         ; 10.000       ; -0.090     ; 5.057      ;
; 4.854 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]   ; clk          ; clk         ; 10.000       ; -0.090     ; 5.057      ;
; 4.859 ; synchronizer_EU:EU|reg:readdata00|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.573     ; 2.049      ;
; 4.871 ; synchronizer_EU:EU|reg:burstlen|reg_out[10]        ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 2.031      ;
; 4.876 ; synchronizer_EU:EU|reg:burstlen|reg_out[10]        ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.579     ; 2.026      ;
; 4.892 ; synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.587     ; 2.002      ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'din_strobe'                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; din_strobe   ; din_strobe  ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; din_strobe   ; din_strobe  ; 0.000        ; 0.100      ; 0.746      ;
; 0.436 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 0.746      ;
; 1.014 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 1.282      ;
; 2.544 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.147      ; 2.903      ;
; 2.544 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.147      ; 2.903      ;
; 2.599 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.372     ; 2.439      ;
; 2.602 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.149      ; 2.963      ;
; 2.602 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.149      ; 2.963      ;
; 2.602 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.149      ; 2.963      ;
; 2.602 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.149      ; 2.963      ;
; 2.620 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.372     ; 2.460      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.372     ; 2.597      ;
; 2.757 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.108      ; 3.077      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.793 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 3.103      ;
; 2.803 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.373     ; 2.642      ;
; 2.803 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.373     ; 2.642      ;
; 2.803 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.373     ; 2.642      ;
; 2.909 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.106      ; 3.227      ;
; 3.026 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.105      ; 3.343      ;
; 3.026 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.105      ; 3.343      ;
; 3.033 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.374     ; 2.871      ;
; 3.081 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.414     ; 2.879      ;
; 3.083 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.366     ; 2.929      ;
; 3.084 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.107      ; 3.403      ;
; 3.084 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.107      ; 3.403      ;
; 3.084 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.107      ; 3.403      ;
; 3.084 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.107      ; 3.403      ;
; 3.112 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.414     ; 2.910      ;
; 3.118 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.375     ; 2.955      ;
; 3.118 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.375     ; 2.955      ;
; 3.132 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.375     ; 2.969      ;
; 3.132 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.375     ; 2.969      ;
; 3.132 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.375     ; 2.969      ;
; 3.230 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.153      ; 3.595      ;
; 3.230 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.153      ; 3.595      ;
; 3.230 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.153      ; 3.595      ;
; 3.230 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.153      ; 3.595      ;
; 3.230 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.153      ; 3.595      ;
; 3.296 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.414     ; 3.094      ;
; 3.300 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.415     ; 3.097      ;
; 3.300 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.415     ; 3.097      ;
; 3.300 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.415     ; 3.097      ;
; 3.325 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.111      ; 3.648      ;
; 3.325 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.111      ; 3.648      ;
; 3.325 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.111      ; 3.648      ;
; 3.329 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.358     ; 3.183      ;
; 3.356 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.362     ; 3.206      ;
; 3.385 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.230      ;
; 3.386 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.368     ; 3.230      ;
; 3.418 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.263      ;
; 3.418 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.263      ;
; 3.418 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.263      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.419 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 3.697      ;
; 3.430 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.275      ;
; 3.430 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.275      ;
; 3.432 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.368     ; 3.276      ;
; 3.448 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.064      ; 3.724      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.056      ; 3.723      ;
; 3.455 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.351     ; 3.316      ;
; 3.515 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.416     ; 3.311      ;
; 3.580 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.408     ; 3.384      ;
; 3.614 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.417     ; 3.409      ;
; 3.614 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.417     ; 3.409      ;
; 3.614 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.417     ; 3.409      ;
; 3.615 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.417     ; 3.410      ;
; 3.615 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.417     ; 3.410      ;
; 3.707 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.377     ; 3.542      ;
; 3.707 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.377     ; 3.542      ;
; 3.707 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.377     ; 3.542      ;
; 3.716 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.367     ; 3.561      ;
; 3.744 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.376     ; 3.580      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; synchronizer_CU:CU|present_state.idle_disabled                                          ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.510 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.801      ;
; 0.526 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.528 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.684 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.975      ;
; 0.723 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.014      ;
; 0.794 ; synchronizer_CU:CU|present_state.idle                                                   ; synchronizer_CU:CU|present_state.reception_init                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.085      ;
; 0.805 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.097      ;
; 0.821 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.113      ;
; 0.829 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 1.121      ;
; 0.902 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.193      ;
; 0.925 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.217      ;
; 1.013 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.304      ;
; 1.047 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.339      ;
; 1.063 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.354      ;
; 1.073 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 2.873      ; 3.158      ;
; 1.074 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 2.873      ; 3.159      ;
; 1.075 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception_init                                         ; clk          ; clk         ; 0.000        ; 2.873      ; 3.160      ;
; 1.077 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 2.873      ; 3.162      ;
; 1.095 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.389      ;
; 1.096 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 2.873      ; 3.181      ;
; 1.114 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.406      ;
; 1.116 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 2.873      ; 3.201      ;
; 1.163 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.454      ;
; 1.170 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.462      ;
; 1.172 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.464      ;
; 1.172 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.464      ;
; 1.174 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reset                                                  ; clk          ; clk         ; 0.000        ; 2.873      ; 3.259      ;
; 1.178 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.469      ;
; 1.180 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.472      ;
; 1.193 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.485      ;
; 1.197 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.489      ;
; 1.261 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.552      ;
; 1.288 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.582      ;
; 1.292 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out                                        ; clk          ; clk         ; 0.000        ; 0.086      ; 1.590      ;
; 1.311 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.602      ;
; 1.347 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.640      ;
; 1.371 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.665      ;
; 1.373 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.662      ;
; 1.375 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.664      ;
; 1.391 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.682      ;
; 1.392 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.684      ;
; 1.392 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 1.684      ;
; 1.399 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.694      ;
; 1.485 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.777      ;
; 1.485 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 1.777      ;
; 1.486 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.778      ;
; 1.486 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 1.778      ;
; 1.537 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.829      ;
; 1.539 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.831      ;
; 1.551 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.843      ;
; 1.567 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.858      ;
; 1.598 ; synchronizer_CU:CU|present_state.idle                                                   ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.889      ;
; 1.603 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.895      ;
; 1.605 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.897      ;
; 1.605 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.900      ;
; 1.620 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.912      ;
; 1.622 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.640 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.929      ;
; 1.642 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.931      ;
; 1.656 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.951      ;
; 1.697 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.992      ;
; 1.702 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.997      ;
; 1.754 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.043      ;
; 1.790 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 2.077      ;
; 1.793 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[4]                                               ; clk          ; clk         ; 0.000        ; 0.075      ; 2.080      ;
; 1.794 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 2.081      ;
; 1.795 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; clk          ; clk         ; 0.000        ; 0.075      ; 2.082      ;
; 1.803 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.096      ;
; 1.813 ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]                                         ; clk          ; clk         ; 0.000        ; 0.083      ; 2.108      ;
; 1.858 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 2.873      ; 3.943      ;
; 1.868 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 2.163      ;
; 1.891 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.182      ;
; 1.898 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.190      ;
; 1.898 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.080      ; 2.190      ;
; 1.905 ; synchronizer_CU:CU|present_state.idle_disabled                                          ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.196      ;
; 1.918 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.210      ;
; 1.933 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[4]                                               ; clk          ; clk         ; 0.000        ; 0.075      ; 2.220      ;
; 1.954 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 2.249      ;
; 1.959 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.083      ; 2.254      ;
; 1.975 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; clk          ; clk         ; 0.000        ; 0.075      ; 2.262      ;
; 1.977 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; clk          ; clk         ; 0.000        ; 0.075      ; 2.264      ;
; 1.984 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.276      ;
; 1.993 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.078      ; 2.283      ;
; 1.999 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.292      ;
; 2.001 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.293      ;
; 2.019 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.078      ; 2.309      ;
; 2.020 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.309      ;
; 2.024 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.317      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'din_strobe'                                                                                                                                 ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.398 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 3.214      ; 3.297      ;
; 1.573 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 3.256      ; 3.164      ;
; 1.573 ; rst_n     ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 3.256      ; 3.164      ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
; 8.470 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 2.766      ; 3.297      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                       ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
; 0.977 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 2.873      ; 3.062      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'din_strobe'                                                                                                                                  ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.728 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; -7.500       ; 3.384      ; 2.864      ;
; 7.728 ; rst_n     ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; -7.500       ; 3.384      ; 2.864      ;
; 7.970 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; -7.500       ; 3.340      ; 3.062      ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.44 MHz ; 114.44 MHz      ; clk        ;      ;
; 212.86 MHz ; 212.86 MHz      ; din_strobe ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; din_strobe ; 0.461 ; 0.000         ;
; clk        ; 1.262 ; 0.000         ;
+------------+-------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; din_strobe ; 0.384 ; 0.000         ;
; clk        ; 0.403 ; 0.000         ;
+------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; din_strobe ; 1.330 ; 0.000            ;
; clk        ; 8.432 ; 0.000            ;
+------------+-------+------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; clk        ; 0.995 ; 0.000           ;
; din_strobe ; 7.796 ; 0.000           ;
+------------+-------+-----------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+-------+-----------------------------+
; Clock      ; Slack ; End Point TNS               ;
+------------+-------+-----------------------------+
; din_strobe ; 4.664 ; 0.000                       ;
; clk        ; 4.709 ; 0.000                       ;
+------------+-------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'din_strobe'                                                                                                                                                                            ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.461 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 2.387      ;
; 0.485 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 2.363      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.508 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.298      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.544 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.270      ;
; 0.629 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 2.219      ;
; 0.653 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 2.195      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.671 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 2.135      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.707 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 2.107      ;
; 0.745 ; synchronizer_CU:CU|present_state.reception       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 2.060      ;
; 0.786 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 2.062      ;
; 0.810 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 2.038      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.815 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; clk          ; din_strobe  ; 2.500        ; 0.324      ; 1.991      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.851 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; clk          ; din_strobe  ; 2.500        ; 0.332      ; 1.963      ;
; 0.872 ; synchronizer_CU:CU|present_state.idle_clear      ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.976      ;
; 0.872 ; synchronizer_CU:CU|present_state.idle_clear      ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.976      ;
; 0.887 ; synchronizer_CU:CU|present_state.reception_end_2 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.961      ;
; 0.887 ; synchronizer_CU:CU|present_state.reception_end_2 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.961      ;
; 0.913 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 1.892      ;
; 0.914 ; din[10]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 2.530      ; 3.098      ;
; 0.915 ; din[10]                                          ; synchronizer_EU:EU|reg:readdata10|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 2.530      ; 3.097      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[8]                                         ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[7]                                         ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[6]                                         ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[9]                                         ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[10]                                        ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[3]                                         ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.964 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[5]                                         ; clk          ; din_strobe  ; 2.500        ; 0.326      ; 1.844      ;
; 0.991 ; synchronizer_CU:CU|present_state.reception_end_1 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.857      ;
; 0.991 ; synchronizer_CU:CU|present_state.reception_end_1 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.857      ;
; 1.003 ; synchronizer_CU:CU|present_state.idle_clear      ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 1.802      ;
; 1.015 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[4]                                         ; clk          ; din_strobe  ; 2.500        ; 0.358      ; 1.825      ;
; 1.015 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[1]                                         ; clk          ; din_strobe  ; 2.500        ; 0.358      ; 1.825      ;
; 1.015 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[0]                                         ; clk          ; din_strobe  ; 2.500        ; 0.358      ; 1.825      ;
; 1.015 ; synchronizer_CU:CU|present_state.idle            ; synchronizer_EU:EU|reg:burstlen|reg_out[2]                                         ; clk          ; din_strobe  ; 2.500        ; 0.358      ; 1.825      ;
; 1.018 ; synchronizer_CU:CU|present_state.reception_end_2 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 1.787      ;
; 1.056 ; din[8]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 2.527      ; 2.953      ;
; 1.056 ; din[8]                                           ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 2.527      ; 2.953      ;
; 1.062 ; synchronizer_CU:CU|present_state.reset           ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.786      ;
; 1.062 ; synchronizer_CU:CU|present_state.reset           ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 0.366      ; 1.786      ;
; 1.070 ; synchronizer_CU:CU|present_state.reception_init  ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 1.735      ;
; 1.087 ; din[4]                                           ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 2.527      ; 2.922      ;
; 1.099 ; din[10]                                          ; synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; clk          ; din_strobe  ; 2.500        ; 2.531      ; 2.914      ;
; 1.106 ; synchronizer_CU:CU|present_state.reception_end_1 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 1.699      ;
; 1.161 ; din[1]                                           ; synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 2.532      ; 2.853      ;
; 1.193 ; synchronizer_CU:CU|present_state.reset           ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.323      ; 1.612      ;
; 1.196 ; din[1]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; clk          ; din_strobe  ; 2.500        ; 2.543      ; 2.829      ;
; 1.216 ; din[12]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; clk          ; din_strobe  ; 2.500        ; 2.526      ; 2.792      ;
; 1.242 ; din[3]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 2.990      ; 3.230      ;
; 1.257 ; din[15]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 2.522      ; 2.747      ;
; 1.257 ; din[15]                                          ; synchronizer_EU:EU|reg:readdata10|reg_out[15]                                      ; clk          ; din_strobe  ; 2.500        ; 2.522      ; 2.747      ;
; 1.269 ; din[11]                                          ; synchronizer_EU:EU|reg:readdata10|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 2.523      ; 2.736      ;
; 1.276 ; din[8]                                           ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; clk          ; din_strobe  ; 2.500        ; 2.526      ; 2.732      ;
; 1.276 ; din[11]                                          ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 2.524      ; 2.730      ;
; 1.280 ; din[11]                                          ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; clk          ; din_strobe  ; 2.500        ; 2.524      ; 2.726      ;
; 1.318 ; din[7]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; clk          ; din_strobe  ; 2.500        ; 2.531      ; 2.695      ;
; 1.343 ; din[3]                                           ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; clk          ; din_strobe  ; 2.500        ; 2.948      ; 3.087      ;
; 1.382 ; din[4]                                           ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 2.525      ; 2.625      ;
; 1.383 ; din[4]                                           ; synchronizer_EU:EU|reg:readdata11|reg_out[4]                                       ; clk          ; din_strobe  ; 2.500        ; 2.525      ; 2.624      ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                   ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.262 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]     ; dout[0]                                          ; clk          ; clk         ; 10.000       ; -2.632     ; 5.086      ;
; 1.350 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]    ; dout[12]                                         ; clk          ; clk         ; 10.000       ; -2.636     ; 4.994      ;
; 2.505 ; synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out   ; synch_validout                                   ; clk          ; clk         ; 10.000       ; -2.630     ; 3.845      ;
; 2.521 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]     ; dout[9]                                          ; clk          ; clk         ; 10.000       ; -2.632     ; 3.827      ;
; 2.581 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]     ; dout[2]                                          ; clk          ; clk         ; 10.000       ; -2.639     ; 3.760      ;
; 2.585 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]     ; dout[1]                                          ; clk          ; clk         ; 10.000       ; -2.639     ; 3.756      ;
; 2.598 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]     ; dout[4]                                          ; clk          ; clk         ; 10.000       ; -2.645     ; 3.737      ;
; 2.598 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]     ; dout[8]                                          ; clk          ; clk         ; 10.000       ; -2.659     ; 3.723      ;
; 2.604 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]    ; dout[11]                                         ; clk          ; clk         ; 10.000       ; -2.639     ; 3.737      ;
; 2.610 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]     ; dout[5]                                          ; clk          ; clk         ; 10.000       ; -2.636     ; 3.734      ;
; 2.618 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]    ; dout[13]                                         ; clk          ; clk         ; 10.000       ; -2.638     ; 3.724      ;
; 2.620 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]     ; dout[6]                                          ; clk          ; clk         ; 10.000       ; -2.639     ; 3.721      ;
; 2.624 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]     ; dout[3]                                          ; clk          ; clk         ; 10.000       ; -2.639     ; 3.717      ;
; 2.628 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]     ; dout[7]                                          ; clk          ; clk         ; 10.000       ; -2.639     ; 3.713      ;
; 2.629 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]    ; dout[10]                                         ; clk          ; clk         ; 10.000       ; -2.639     ; 3.712      ;
; 2.807 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]    ; dout[15]                                         ; clk          ; clk         ; 10.000       ; -2.639     ; 3.534      ;
; 2.807 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]    ; dout[14]                                         ; clk          ; clk         ; 10.000       ; -2.628     ; 3.545      ;
; 2.818 ; synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out    ; synch_busy                                       ; clk          ; clk         ; 10.000       ; -2.628     ; 3.534      ;
; 3.514 ; synchronizer_EU:EU|reg:burstlen|reg_out[5]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 3.435      ;
; 3.526 ; synchronizer_EU:EU|reg:burstlen|reg_out[5]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 3.423      ;
; 3.717 ; synchronizer_EU:EU|reg:readdata10|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.585     ; 3.180      ;
; 3.734 ; synchronizer_EU:EU|reg:burstlen|reg_out[3]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 3.215      ;
; 3.746 ; synchronizer_EU:EU|reg:burstlen|reg_out[3]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 3.203      ;
; 3.874 ; synchronizer_EU:EU|reg:burstlen|reg_out[1]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 3.041      ;
; 3.886 ; synchronizer_EU:EU|reg:burstlen|reg_out[1]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 3.029      ;
; 3.895 ; synchronizer_EU:EU|reg:burstlen|reg_out[7]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 3.054      ;
; 3.907 ; synchronizer_EU:EU|reg:burstlen|reg_out[7]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 3.042      ;
; 3.912 ; synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; synchronizer_EU:EU|reg:dataout|reg_out[9]        ; din_strobe   ; clk         ; 7.500        ; -0.537     ; 3.033      ;
; 3.942 ; synchronizer_EU:EU|reg:burstlen|reg_out[0]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 2.973      ;
; 3.944 ; synchronizer_EU:EU|reg:burstlen|reg_out[2]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 2.971      ;
; 3.954 ; synchronizer_EU:EU|reg:burstlen|reg_out[0]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 2.961      ;
; 3.956 ; synchronizer_EU:EU|reg:burstlen|reg_out[2]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 2.959      ;
; 3.960 ; synchronizer_EU:EU|reg:burstlen|reg_out[6]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 2.989      ;
; 3.972 ; synchronizer_EU:EU|reg:burstlen|reg_out[6]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 2.977      ;
; 4.042 ; synchronizer_EU:EU|reg:burstlen|reg_out[4]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 2.873      ;
; 4.054 ; synchronizer_EU:EU|reg:burstlen|reg_out[4]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.567     ; 2.861      ;
; 4.054 ; synchronizer_EU:EU|reg:readdata10|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.582     ; 2.846      ;
; 4.093 ; synchronizer_EU:EU|reg:readdata01|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.096     ; 3.293      ;
; 4.107 ; synchronizer_EU:EU|reg:dataout|reg_out[8]          ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; clk          ; clk         ; 10.000       ; -0.049     ; 5.846      ;
; 4.291 ; synchronizer_EU:EU|reg:readdata00|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.531     ; 2.660      ;
; 4.308 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.622      ;
; 4.308 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.622      ;
; 4.308 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.622      ;
; 4.308 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; clk          ; clk         ; 10.000       ; -0.072     ; 5.622      ;
; 4.317 ; synchronizer_EU:EU|reg:burstlen|reg_out[9]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 2.632      ;
; 4.329 ; synchronizer_EU:EU|reg:burstlen|reg_out[9]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 2.620      ;
; 4.383 ; synchronizer_EU:EU|reg:readdata00|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.527     ; 2.572      ;
; 4.384 ; synchronizer_EU:EU|reg:burstlen|reg_out[8]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 2.565      ;
; 4.396 ; synchronizer_EU:EU|reg:burstlen|reg_out[8]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 2.553      ;
; 4.423 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.507      ;
; 4.423 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.507      ;
; 4.423 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.507      ;
; 4.423 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]  ; clk          ; clk         ; 10.000       ; -0.072     ; 5.507      ;
; 4.437 ; synchronizer_EU:EU|reg:readdata00|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.537     ; 2.508      ;
; 4.443 ; synchronizer_EU:EU|reg:readdata01|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.109     ; 2.930      ;
; 4.454 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; clk          ; clk         ; 10.000       ; -0.074     ; 5.474      ;
; 4.459 ; synchronizer_EU:EU|reg:readdata00|reg_out[7]       ; synchronizer_EU:EU|reg:dataout|reg_out[7]        ; din_strobe   ; clk         ; 7.500        ; -0.534     ; 2.489      ;
; 4.493 ; synchronizer_EU:EU|reg:readdata00|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.531     ; 2.458      ;
; 4.508 ; synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.546     ; 2.428      ;
; 4.532 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; clk          ; clk         ; 10.000       ; -0.066     ; 5.404      ;
; 4.569 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]  ; clk          ; clk         ; 10.000       ; -0.074     ; 5.359      ;
; 4.579 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out ; synchronizer_CU:CU|present_state.idle            ; din_strobe   ; clk         ; 7.500        ; -0.575     ; 2.328      ;
; 4.604 ; synchronizer_EU:EU|reg:readdata00|reg_out[4]       ; synchronizer_EU:EU|reg:dataout|reg_out[4]        ; din_strobe   ; clk         ; 7.500        ; -0.534     ; 2.344      ;
; 4.613 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; clk          ; clk         ; 10.000       ; -0.073     ; 5.316      ;
; 4.640 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; clk          ; clk         ; 10.000       ; -0.075     ; 5.287      ;
; 4.640 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; clk          ; clk         ; 10.000       ; -0.075     ; 5.287      ;
; 4.643 ; synchronizer_EU:EU|reg:readdata01|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.590     ; 2.249      ;
; 4.647 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]   ; clk          ; clk         ; 10.000       ; -0.066     ; 5.289      ;
; 4.659 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; clk          ; clk         ; 10.000       ; -0.053     ; 5.290      ;
; 4.662 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; clk          ; clk         ; 10.000       ; -0.072     ; 5.268      ;
; 4.662 ; synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; synchronizer_EU:EU|reg:dataout|reg_out[8]        ; din_strobe   ; clk         ; 7.500        ; -0.543     ; 2.277      ;
; 4.662 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.268      ;
; 4.696 ; synchronizer_EU:EU|reg:readdata10|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.581     ; 2.205      ;
; 4.709 ; synchronizer_EU:EU|reg:readdata01|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.587     ; 2.186      ;
; 4.718 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]   ; clk          ; clk         ; 10.000       ; -0.073     ; 5.211      ;
; 4.745 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]   ; clk          ; clk         ; 10.000       ; -0.075     ; 5.182      ;
; 4.745 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]  ; clk          ; clk         ; 10.000       ; -0.075     ; 5.182      ;
; 4.746 ; synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; synchronizer_EU:EU|reg:dataout|reg_out[10]       ; din_strobe   ; clk         ; 7.500        ; -0.543     ; 2.193      ;
; 4.754 ; synchronizer_EU:EU|reg:readdata11|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.539     ; 2.189      ;
; 4.754 ; synchronizer_EU:EU|reg:readdata10|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.087     ; 2.641      ;
; 4.764 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]   ; clk          ; clk         ; 10.000       ; -0.053     ; 5.185      ;
; 4.777 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]   ; clk          ; clk         ; 10.000       ; -0.072     ; 5.153      ;
; 4.777 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]  ; clk          ; clk         ; 10.000       ; -0.072     ; 5.153      ;
; 4.793 ; synchronizer_EU:EU|reg:readdata11|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.538     ; 2.151      ;
; 4.809 ; synchronizer_EU:EU|reg:readdata00|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.539     ; 2.134      ;
; 4.827 ; synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; synchronizer_EU:EU|reg:dataout|reg_out[14]       ; din_strobe   ; clk         ; 7.500        ; -0.531     ; 2.124      ;
; 4.828 ; synchronizer_EU:EU|reg:readdata01|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.571     ; 2.083      ;
; 4.880 ; synchronizer_EU:EU|reg:readdata01|reg_out[9]       ; synchronizer_EU:EU|reg:dataout|reg_out[9]        ; din_strobe   ; clk         ; 7.500        ; -0.096     ; 2.506      ;
; 4.905 ; synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.543     ; 2.034      ;
; 4.933 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; clk          ; clk         ; 10.000       ; -0.073     ; 4.996      ;
; 4.992 ; synchronizer_EU:EU|reg:readdata10|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.582     ; 1.908      ;
; 5.005 ; synchronizer_EU:EU|reg:burstlen|reg_out[10]        ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 1.944      ;
; 5.017 ; synchronizer_EU:EU|reg:burstlen|reg_out[10]        ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.533     ; 1.932      ;
; 5.037 ; synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.543     ; 1.902      ;
; 5.048 ; synchronizer_CU:CU|present_state.idle_disabled     ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]  ; clk          ; clk         ; 10.000       ; -0.073     ; 4.881      ;
; 5.079 ; synchronizer_EU:EU|reg:readdata01|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.583     ; 1.820      ;
; 5.102 ; synchronizer_EU:EU|reg:readdata00|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.530     ; 1.850      ;
; 5.140 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]   ; clk          ; clk         ; 10.000       ; -0.080     ; 4.782      ;
; 5.140 ; synchronizer_CU:CU|present_state.idle              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]   ; clk          ; clk         ; 10.000       ; -0.080     ; 4.782      ;
; 5.161 ; synchronizer_EU:EU|reg:readdata11|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.535     ; 1.786      ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'din_strobe'                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; din_strobe   ; din_strobe  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; din_strobe   ; din_strobe  ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 0.669      ;
; 0.906 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 1.147      ;
; 2.369 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.133      ; 2.697      ;
; 2.369 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.133      ; 2.697      ;
; 2.388 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.350     ; 2.233      ;
; 2.406 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.350     ; 2.251      ;
; 2.413 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.142      ; 2.750      ;
; 2.413 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.142      ; 2.750      ;
; 2.413 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.142      ; 2.750      ;
; 2.413 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.142      ; 2.750      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.349     ; 2.349      ;
; 2.503 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.098      ; 2.796      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.530 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.089      ; 2.814      ;
; 2.548 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.351     ; 2.392      ;
; 2.548 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.351     ; 2.392      ;
; 2.548 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.351     ; 2.392      ;
; 2.621 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.090      ; 2.906      ;
; 2.748 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.090      ; 3.033      ;
; 2.748 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.090      ; 3.033      ;
; 2.792 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.099      ; 3.086      ;
; 2.792 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.099      ; 3.086      ;
; 2.792 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.099      ; 3.086      ;
; 2.792 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.099      ; 3.086      ;
; 2.797 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.343     ; 2.649      ;
; 2.818 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.393     ; 2.620      ;
; 2.818 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.351     ; 2.662      ;
; 2.831 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.352     ; 2.674      ;
; 2.831 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.352     ; 2.674      ;
; 2.859 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.393     ; 2.661      ;
; 2.910 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.140      ; 3.245      ;
; 2.910 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.140      ; 3.245      ;
; 2.910 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.140      ; 3.245      ;
; 2.910 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.140      ; 3.245      ;
; 2.910 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.140      ; 3.245      ;
; 2.914 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.352     ; 2.757      ;
; 2.914 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.352     ; 2.757      ;
; 2.914 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.352     ; 2.757      ;
; 2.998 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.097      ; 3.290      ;
; 2.998 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.097      ; 3.290      ;
; 2.998 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.097      ; 3.290      ;
; 3.010 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.394     ; 2.811      ;
; 3.010 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.394     ; 2.811      ;
; 3.010 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.394     ; 2.811      ;
; 3.016 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.340     ; 2.871      ;
; 3.038 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.392     ; 2.841      ;
; 3.061 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.345     ; 2.911      ;
; 3.066 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.346     ; 2.915      ;
; 3.103 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.345     ; 2.953      ;
; 3.103 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.345     ; 2.953      ;
; 3.110 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.346     ; 2.959      ;
; 3.117 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.340     ; 2.972      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.055      ; 3.399      ;
; 3.171 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.345     ; 3.021      ;
; 3.171 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.345     ; 3.021      ;
; 3.171 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.345     ; 3.021      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.176 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.046      ; 3.417      ;
; 3.197 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.394     ; 2.998      ;
; 3.199 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.333     ; 3.061      ;
; 3.213 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.047      ; 3.455      ;
; 3.259 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.386     ; 3.068      ;
; 3.293 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.395     ; 3.093      ;
; 3.293 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.395     ; 3.093      ;
; 3.293 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.395     ; 3.093      ;
; 3.293 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.395     ; 3.093      ;
; 3.293 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.395     ; 3.093      ;
; 3.352 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.354     ; 3.193      ;
; 3.352 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.354     ; 3.193      ;
; 3.352 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.354     ; 3.193      ;
; 3.366 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.343     ; 3.218      ;
; 3.382 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.353     ; 3.224      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_CU:CU|present_state.idle_disabled                                          ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.480 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.746      ;
; 0.486 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.752      ;
; 0.487 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.753      ;
; 0.637 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.903      ;
; 0.642 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.908      ;
; 0.741 ; synchronizer_CU:CU|present_state.idle                                                   ; synchronizer_CU:CU|present_state.reception_init                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.007      ;
; 0.753 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.019      ;
; 0.766 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 1.032      ;
; 0.767 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.033      ;
; 0.824 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.090      ;
; 0.867 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.895 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.160      ;
; 0.949 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.214      ;
; 0.960 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.226      ;
; 1.007 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.036 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.302      ;
; 1.044 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.309      ;
; 1.073 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 2.624      ; 2.892      ;
; 1.074 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 2.624      ; 2.893      ;
; 1.075 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception_init                                         ; clk          ; clk         ; 0.000        ; 2.624      ; 2.894      ;
; 1.076 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 2.624      ; 2.895      ;
; 1.085 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.351      ;
; 1.087 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.089 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.093 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.359      ;
; 1.097 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.363      ;
; 1.098 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.364      ;
; 1.100 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 2.624      ; 2.919      ;
; 1.109 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.375      ;
; 1.114 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 2.624      ; 2.933      ;
; 1.121 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.387      ;
; 1.147 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out                                        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.419      ;
; 1.160 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.425      ;
; 1.162 ; synch_clear_n                                                                           ; synchronizer_CU:CU|present_state.reset                                                  ; clk          ; clk         ; 0.000        ; 2.624      ; 2.981      ;
; 1.193 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.461      ;
; 1.199 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.466      ;
; 1.221 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.490      ;
; 1.234 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.500      ;
; 1.258 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.522      ;
; 1.260 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.524      ;
; 1.268 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.537      ;
; 1.300 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.566      ;
; 1.300 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 1.566      ;
; 1.384 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.650      ;
; 1.384 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 1.650      ;
; 1.387 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.653      ;
; 1.387 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 1.653      ;
; 1.406 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.672      ;
; 1.428 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.694      ;
; 1.435 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.701      ;
; 1.437 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.703      ;
; 1.448 ; synchronizer_CU:CU|present_state.idle                                                   ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.714      ;
; 1.449 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.718      ;
; 1.467 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.731      ;
; 1.469 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.733      ;
; 1.496 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.762      ;
; 1.496 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.765      ;
; 1.498 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.764      ;
; 1.508 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.774      ;
; 1.510 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.776      ;
; 1.519 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.788      ;
; 1.525 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.794      ;
; 1.596 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.857      ;
; 1.599 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[4]                                               ; clk          ; clk         ; 0.000        ; 0.066      ; 1.860      ;
; 1.600 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.861      ;
; 1.601 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.865      ;
; 1.603 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; clk          ; clk         ; 0.000        ; 0.066      ; 1.864      ;
; 1.610 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.877      ;
; 1.618 ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]                                         ; clk          ; clk         ; 0.000        ; 0.075      ; 1.888      ;
; 1.677 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.946      ;
; 1.724 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.990      ;
; 1.726 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[4]                                               ; clk          ; clk         ; 0.000        ; 0.066      ; 1.987      ;
; 1.743 ; synchronizer_CU:CU|present_state.idle_disabled                                          ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.009      ;
; 1.747 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 2.016      ;
; 1.753 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.074      ; 2.022      ;
; 1.753 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; clk          ; clk         ; 0.000        ; 0.066      ; 2.014      ;
; 1.755 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; clk          ; clk         ; 0.000        ; 0.066      ; 2.016      ;
; 1.773 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.039      ;
; 1.773 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.071      ; 2.039      ;
; 1.778 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.044      ;
; 1.785 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.052      ;
; 1.790 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 2.055      ;
; 1.810 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.074      ;
; 1.811 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 2.077      ;
; 1.812 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.079      ;
; 1.817 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.084      ;
; 1.818 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 2.083      ;
; 1.820 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.087      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'din_strobe'                                                                                                                                  ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.330 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 2.947      ; 3.099      ;
; 1.494 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 2.990      ; 2.978      ;
; 1.494 ; rst_n     ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 2.990      ; 2.978      ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                       ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
; 8.432 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 2.529      ; 3.099      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                        ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
; 0.995 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 2.624      ; 2.814      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'din_strobe'                                                                                                                                   ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.796 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; -7.500       ; 3.104      ; 2.635      ;
; 7.796 ; rst_n     ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; -7.500       ; 3.104      ; 2.635      ;
; 8.019 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; -7.500       ; 3.060      ; 2.814      ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; din_strobe ; 0.812 ; 0.000         ;
; clk        ; 4.570 ; 0.000         ;
+------------+-------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; din_strobe ; 0.178 ; 0.000         ;
; clk        ; 0.187 ; 0.000         ;
+------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; din_strobe ; 1.137 ; 0.000            ;
; clk        ; 8.475 ; 0.000            ;
+------------+-------+------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; clk        ; 1.010 ; 0.000           ;
; din_strobe ; 8.166 ; 0.000           ;
+------------+-------+-----------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+-------+-----------------------------+
; Clock      ; Slack ; End Point TNS               ;
+------------+-------+-----------------------------+
; din_strobe ; 4.388 ; 0.000                       ;
; clk        ; 4.418 ; 0.000                       ;
+------------+-------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'din_strobe'                                                                                                                                                                ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.812 ; din[10]                                    ; synchronizer_EU:EU|reg:readdata11|reg_out[10]                                ; clk          ; din_strobe  ; 2.500        ; 1.275      ; 1.930      ;
; 0.813 ; din[10]                                    ; synchronizer_EU:EU|reg:readdata10|reg_out[10]                                ; clk          ; din_strobe  ; 2.500        ; 1.275      ; 1.929      ;
; 0.899 ; din[10]                                    ; synchronizer_EU:EU|reg:readdata01|reg_out[10]                                ; clk          ; din_strobe  ; 2.500        ; 1.276      ; 1.844      ;
; 0.924 ; din[8]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                 ; clk          ; din_strobe  ; 2.500        ; 1.271      ; 1.814      ;
; 0.924 ; din[8]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                 ; clk          ; din_strobe  ; 2.500        ; 1.271      ; 1.814      ;
; 1.003 ; din[15]                                    ; synchronizer_EU:EU|reg:readdata11|reg_out[15]                                ; clk          ; din_strobe  ; 2.500        ; 1.267      ; 1.731      ;
; 1.003 ; din[15]                                    ; synchronizer_EU:EU|reg:readdata10|reg_out[15]                                ; clk          ; din_strobe  ; 2.500        ; 1.267      ; 1.731      ;
; 1.007 ; din[11]                                    ; synchronizer_EU:EU|reg:readdata10|reg_out[11]                                ; clk          ; din_strobe  ; 2.500        ; 1.268      ; 1.728      ;
; 1.013 ; din[4]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                 ; clk          ; din_strobe  ; 2.500        ; 1.272      ; 1.726      ;
; 1.015 ; din[11]                                    ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                ; clk          ; din_strobe  ; 2.500        ; 1.269      ; 1.721      ;
; 1.020 ; din[11]                                    ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                ; clk          ; din_strobe  ; 2.500        ; 1.269      ; 1.716      ;
; 1.031 ; din[8]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                 ; clk          ; din_strobe  ; 2.500        ; 1.270      ; 1.706      ;
; 1.046 ; din[1]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[1]                                 ; clk          ; din_strobe  ; 2.500        ; 1.277      ; 1.698      ;
; 1.059 ; din[3]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                 ; clk          ; din_strobe  ; 2.500        ; 1.476      ; 1.884      ;
; 1.061 ; din[1]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[1]                                 ; clk          ; din_strobe  ; 2.500        ; 1.284      ; 1.690      ;
; 1.067 ; din[12]                                    ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                ; clk          ; din_strobe  ; 2.500        ; 1.270      ; 1.670      ;
; 1.104 ; din[15]                                    ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.824      ;
; 1.113 ; din[3]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.811      ;
; 1.118 ; din[15]                                    ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                ; clk          ; din_strobe  ; 2.500        ; 1.475      ; 1.824      ;
; 1.135 ; din[4]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                 ; clk          ; din_strobe  ; 2.500        ; 1.270      ; 1.602      ;
; 1.136 ; din[9]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[9]                                 ; clk          ; din_strobe  ; 2.500        ; 1.268      ; 1.599      ;
; 1.136 ; din[4]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[4]                                 ; clk          ; din_strobe  ; 2.500        ; 1.270      ; 1.601      ;
; 1.145 ; burstcount[4]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[4]                                   ; clk          ; din_strobe  ; 2.500        ; 1.472      ; 1.794      ;
; 1.154 ; din[0]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[0]                                 ; clk          ; din_strobe  ; 2.500        ; 1.267      ; 1.580      ;
; 1.162 ; din[11]                                    ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.766      ;
; 1.170 ; din[7]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[7]                                 ; clk          ; din_strobe  ; 2.500        ; 1.276      ; 1.573      ;
; 1.187 ; din[0]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                 ; clk          ; din_strobe  ; 2.500        ; 1.269      ; 1.549      ;
; 1.195 ; din[3]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[3]                                 ; clk          ; din_strobe  ; 2.500        ; 1.465      ; 1.737      ;
; 1.204 ; din[8]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                 ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.724      ;
; 1.205 ; din[7]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[7]                                 ; clk          ; din_strobe  ; 2.500        ; 1.277      ; 1.539      ;
; 1.209 ; din[3]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[3]                                 ; clk          ; din_strobe  ; 2.500        ; 1.479      ; 1.737      ;
; 1.224 ; din[9]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                 ; clk          ; din_strobe  ; 2.500        ; 1.269      ; 1.512      ;
; 1.224 ; din[9]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                 ; clk          ; din_strobe  ; 2.500        ; 1.269      ; 1.512      ;
; 1.236 ; din[10]                                    ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.692      ;
; 1.244 ; din[1]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.680      ;
; 1.248 ; din[1]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[1]                                 ; clk          ; din_strobe  ; 2.500        ; 1.479      ; 1.698      ;
; 1.248 ; din[12]                                    ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.680      ;
; 1.250 ; din[13]                                    ; synchronizer_EU:EU|reg:readdata10|reg_out[13]                                ; clk          ; din_strobe  ; 2.500        ; 1.268      ; 1.485      ;
; 1.257 ; din[2]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                 ; clk          ; din_strobe  ; 2.500        ; 1.476      ; 1.686      ;
; 1.266 ; din[12]                                    ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                ; clk          ; din_strobe  ; 2.500        ; 1.475      ; 1.676      ;
; 1.267 ; din[7]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                 ; clk          ; din_strobe  ; 2.500        ; 1.270      ; 1.470      ;
; 1.271 ; burstcount[7]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[7]                                   ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.656      ;
; 1.298 ; din[6]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[6]                                 ; clk          ; din_strobe  ; 2.500        ; 1.267      ; 1.436      ;
; 1.304 ; din[2]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.620      ;
; 1.307 ; burstcount[3]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[3]                                   ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.620      ;
; 1.308 ; burstcount[6]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[6]                                   ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.619      ;
; 1.309 ; din[4]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.615      ;
; 1.313 ; din[6]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[6]                                 ; clk          ; din_strobe  ; 2.500        ; 1.276      ; 1.430      ;
; 1.316 ; din[6]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[6]                                 ; clk          ; din_strobe  ; 2.500        ; 1.276      ; 1.427      ;
; 1.323 ; din[14]                                    ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                ; clk          ; din_strobe  ; 2.500        ; 1.277      ; 1.421      ;
; 1.324 ; din[0]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.600      ;
; 1.331 ; din[0]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[0]                                 ; clk          ; din_strobe  ; 2.500        ; 1.276      ; 1.412      ;
; 1.361 ; din[9]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.563      ;
; 1.367 ; burstcount[0]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[0]                                   ; clk          ; din_strobe  ; 2.500        ; 1.472      ; 1.572      ;
; 1.418 ; din[6]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.506      ;
; 1.431 ; din[2]                                     ; synchronizer_EU:EU|reg:readdata11|reg_out[2]                                 ; clk          ; din_strobe  ; 2.500        ; 1.465      ; 1.501      ;
; 1.435 ; din[12]                                    ; synchronizer_EU:EU|reg:readdata10|reg_out[12]                                ; clk          ; din_strobe  ; 2.500        ; 1.479      ; 1.511      ;
; 1.443 ; din[2]                                     ; synchronizer_EU:EU|reg:readdata10|reg_out[2]                                 ; clk          ; din_strobe  ; 2.500        ; 1.479      ; 1.503      ;
; 1.443 ; burstcount[8]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[8]                                   ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.484      ;
; 1.443 ; din[13]                                    ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.485      ;
; 1.454 ; din[14]                                    ; synchronizer_EU:EU|reg:readdata01|reg_out[14]                                ; clk          ; din_strobe  ; 2.500        ; 1.281      ; 1.294      ;
; 1.455 ; din[13]                                    ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                ; clk          ; din_strobe  ; 2.500        ; 1.475      ; 1.487      ;
; 1.456 ; din[7]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                 ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.468      ;
; 1.461 ; din[13]                                    ; synchronizer_EU:EU|reg:readdata11|reg_out[13]                                ; clk          ; din_strobe  ; 2.500        ; 1.276      ; 1.282      ;
; 1.473 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                           ; clk          ; din_strobe  ; 2.500        ; 0.146      ; 1.140      ;
; 1.474 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.146      ; 1.139      ;
; 1.478 ; burstcount[1]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[1]                                   ; clk          ; din_strobe  ; 2.500        ; 1.472      ; 1.461      ;
; 1.489 ; burstcount[2]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[2]                                   ; clk          ; din_strobe  ; 2.500        ; 1.472      ; 1.450      ;
; 1.510 ; din[14]                                    ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                ; clk          ; din_strobe  ; 2.500        ; 1.457      ; 1.414      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.516 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 1.083      ;
; 1.520 ; burstcount[10]                             ; synchronizer_EU:EU|reg:burstlen|reg_out[10]                                  ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.407      ;
; 1.523 ; burstcount[9]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[9]                                   ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.404      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                 ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                 ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.529 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                ; clk          ; din_strobe  ; 2.500        ; 0.136      ; 1.074      ;
; 1.532 ; din[5]                                     ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                 ; clk          ; din_strobe  ; 2.500        ; 1.461      ; 1.396      ;
; 1.542 ; din[14]                                    ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                ; clk          ; din_strobe  ; 2.500        ; 1.462      ; 1.387      ;
; 1.547 ; din[5]                                     ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                 ; clk          ; din_strobe  ; 2.500        ; 1.475      ; 1.395      ;
; 1.554 ; burstcount[5]                              ; synchronizer_EU:EU|reg:burstlen|reg_out[5]                                   ; clk          ; din_strobe  ; 2.500        ; 1.460      ; 1.373      ;
; 1.565 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                           ; clk          ; din_strobe  ; 2.500        ; 0.146      ; 1.048      ;
; 1.566 ; synchronizer_CU:CU|present_state.idle      ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 0.146      ; 1.047      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
; 1.620 ; synchronizer_CU:CU|present_state.reception ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                 ; clk          ; din_strobe  ; 2.500        ; 0.132      ; 0.979      ;
+-------+--------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                   ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.570 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[0]     ; dout[0]                                          ; clk          ; clk         ; 10.000       ; -1.330     ; 3.080      ;
; 4.646 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[12]    ; dout[12]                                         ; clk          ; clk         ; 10.000       ; -1.336     ; 2.998      ;
; 5.546 ; synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out   ; synch_validout                                   ; clk          ; clk         ; 10.000       ; -1.332     ; 2.102      ;
; 5.555 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[9]     ; dout[9]                                          ; clk          ; clk         ; 10.000       ; -1.330     ; 2.095      ;
; 5.608 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[1]     ; dout[1]                                          ; clk          ; clk         ; 10.000       ; -1.335     ; 2.037      ;
; 5.612 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[4]     ; dout[4]                                          ; clk          ; clk         ; 10.000       ; -1.341     ; 2.027      ;
; 5.618 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[2]     ; dout[2]                                          ; clk          ; clk         ; 10.000       ; -1.338     ; 2.024      ;
; 5.619 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[8]     ; dout[8]                                          ; clk          ; clk         ; 10.000       ; -1.350     ; 2.011      ;
; 5.623 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[11]    ; dout[11]                                         ; clk          ; clk         ; 10.000       ; -1.339     ; 2.018      ;
; 5.630 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[6]     ; dout[6]                                          ; clk          ; clk         ; 10.000       ; -1.339     ; 2.011      ;
; 5.632 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[5]     ; dout[5]                                          ; clk          ; clk         ; 10.000       ; -1.336     ; 2.012      ;
; 5.634 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[7]     ; dout[7]                                          ; clk          ; clk         ; 10.000       ; -1.338     ; 2.008      ;
; 5.634 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[3]     ; dout[3]                                          ; clk          ; clk         ; 10.000       ; -1.338     ; 2.008      ;
; 5.635 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[10]    ; dout[10]                                         ; clk          ; clk         ; 10.000       ; -1.338     ; 2.007      ;
; 5.635 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[13]    ; dout[13]                                         ; clk          ; clk         ; 10.000       ; -1.337     ; 2.008      ;
; 5.639 ; synchronizer_EU:EU|reg:burstlen|reg_out[5]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.584      ;
; 5.642 ; synchronizer_EU:EU|reg:burstlen|reg_out[5]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.581      ;
; 5.676 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[15]    ; dout[15]                                         ; clk          ; clk         ; 10.000       ; -1.337     ; 1.967      ;
; 5.683 ; synchronizer_EU:EU|d_flipflop:busy_pipe|dff_out    ; synch_busy                                       ; clk          ; clk         ; 10.000       ; -1.330     ; 1.967      ;
; 5.683 ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]    ; dout[14]                                         ; clk          ; clk         ; 10.000       ; -1.330     ; 1.967      ;
; 5.703 ; synchronizer_EU:EU|reg:readdata10|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.268     ; 1.496      ;
; 5.729 ; synchronizer_EU:EU|reg:burstlen|reg_out[3]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.494      ;
; 5.732 ; synchronizer_EU:EU|reg:burstlen|reg_out[3]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.491      ;
; 5.801 ; synchronizer_EU:EU|reg:burstlen|reg_out[1]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.409      ;
; 5.804 ; synchronizer_EU:EU|reg:burstlen|reg_out[1]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.406      ;
; 5.811 ; synchronizer_EU:EU|reg:burstlen|reg_out[2]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.399      ;
; 5.814 ; synchronizer_EU:EU|reg:burstlen|reg_out[2]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.396      ;
; 5.815 ; synchronizer_EU:EU|reg:burstlen|reg_out[0]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.395      ;
; 5.818 ; synchronizer_EU:EU|reg:burstlen|reg_out[0]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.392      ;
; 5.824 ; synchronizer_EU:EU|reg:readdata00|reg_out[9]       ; synchronizer_EU:EU|reg:dataout|reg_out[9]        ; din_strobe   ; clk         ; 7.500        ; -0.246     ; 1.397      ;
; 5.856 ; synchronizer_EU:EU|reg:burstlen|reg_out[7]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.367      ;
; 5.859 ; synchronizer_EU:EU|reg:burstlen|reg_out[7]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.364      ;
; 5.869 ; synchronizer_EU:EU|reg:burstlen|reg_out[6]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.354      ;
; 5.872 ; synchronizer_EU:EU|reg:burstlen|reg_out[6]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.351      ;
; 5.878 ; synchronizer_EU:EU|reg:burstlen|reg_out[4]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.332      ;
; 5.881 ; synchronizer_EU:EU|reg:burstlen|reg_out[4]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.257     ; 1.329      ;
; 5.881 ; synchronizer_EU:EU|reg:readdata01|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.051     ; 1.535      ;
; 5.919 ; synchronizer_EU:EU|reg:readdata10|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.264     ; 1.284      ;
; 6.002 ; synchronizer_EU:EU|reg:readdata00|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.240     ; 1.225      ;
; 6.031 ; synchronizer_EU:EU|reg:burstlen|reg_out[9]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.192      ;
; 6.034 ; synchronizer_EU:EU|reg:burstlen|reg_out[9]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.189      ;
; 6.044 ; synchronizer_EU:EU|reg:burstlen|reg_out[8]         ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.179      ;
; 6.047 ; synchronizer_EU:EU|reg:burstlen|reg_out[8]         ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.176      ;
; 6.053 ; synchronizer_EU:EU|reg:readdata00|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.237     ; 1.177      ;
; 6.054 ; synchronizer_EU:EU|reg:readdata00|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.246     ; 1.167      ;
; 6.077 ; synchronizer_EU:EU|reg:readdata00|reg_out[7]       ; synchronizer_EU:EU|reg:dataout|reg_out[7]        ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.146      ;
; 6.093 ; synchronizer_EU:EU|reg:readdata00|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.250     ; 1.124      ;
; 6.099 ; synchronizer_EU:EU|reg:readdata00|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.240     ; 1.128      ;
; 6.113 ; synchronizer_EU:EU|reg:readdata01|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.060     ; 1.294      ;
; 6.154 ; synchronizer_EU:EU|reg:readdata01|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.263     ; 1.050      ;
; 6.156 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out ; synchronizer_CU:CU|present_state.idle            ; din_strobe   ; clk         ; 7.500        ; -0.256     ; 1.055      ;
; 6.158 ; synchronizer_EU:EU|reg:readdata01|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.265     ; 1.044      ;
; 6.178 ; synchronizer_EU:EU|reg:readdata00|reg_out[4]       ; synchronizer_EU:EU|reg:dataout|reg_out[4]        ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 1.045      ;
; 6.179 ; synchronizer_EU:EU|reg:readdata00|reg_out[8]       ; synchronizer_EU:EU|reg:dataout|reg_out[8]        ; din_strobe   ; clk         ; 7.500        ; -0.248     ; 1.040      ;
; 6.186 ; synchronizer_EU:EU|reg:readdata10|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.043     ; 1.238      ;
; 6.190 ; synchronizer_EU:EU|reg:readdata00|reg_out[10]      ; synchronizer_EU:EU|reg:dataout|reg_out[10]       ; din_strobe   ; clk         ; 7.500        ; -0.248     ; 1.029      ;
; 6.201 ; synchronizer_EU:EU|reg:readdata11|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.248     ; 1.018      ;
; 6.217 ; synchronizer_EU:EU|reg:readdata10|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.264     ; 0.986      ;
; 6.241 ; synchronizer_EU:EU|reg:readdata01|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.258     ; 0.968      ;
; 6.242 ; synchronizer_EU:EU|reg:readdata00|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 0.981      ;
; 6.252 ; synchronizer_EU:EU|reg:readdata00|reg_out[14]      ; synchronizer_EU:EU|reg:dataout|reg_out[14]       ; din_strobe   ; clk         ; 7.500        ; -0.240     ; 0.975      ;
; 6.254 ; synchronizer_EU:EU|reg:readdata11|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.248     ; 0.965      ;
; 6.263 ; synchronizer_EU:EU|reg:readdata00|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.248     ; 0.956      ;
; 6.267 ; synchronizer_EU:EU|reg:readdata01|reg_out[9]       ; synchronizer_EU:EU|reg:dataout|reg_out[9]        ; din_strobe   ; clk         ; 7.500        ; -0.051     ; 1.149      ;
; 6.338 ; synchronizer_EU:EU|reg:readdata00|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.248     ; 0.881      ;
; 6.340 ; synchronizer_EU:EU|reg:readdata00|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.240     ; 0.887      ;
; 6.365 ; synchronizer_EU:EU|reg:burstlen|reg_out[10]        ; synchronizer_CU:CU|present_state.reception_end_1 ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 0.858      ;
; 6.368 ; synchronizer_EU:EU|reg:burstlen|reg_out[10]        ; synchronizer_CU:CU|present_state.reception       ; din_strobe   ; clk         ; 7.500        ; -0.244     ; 0.855      ;
; 6.375 ; synchronizer_EU:EU|reg:readdata10|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.264     ; 0.828      ;
; 6.386 ; synchronizer_EU:EU|reg:readdata11|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.245     ; 0.836      ;
; 6.388 ; synchronizer_EU:EU|reg:readdata01|reg_out[5]       ; synchronizer_EU:EU|reg:dataout|reg_out[5]        ; din_strobe   ; clk         ; 7.500        ; -0.259     ; 0.820      ;
; 6.421 ; synchronizer_EU:EU|reg:readdata00|reg_out[11]      ; synchronizer_EU:EU|reg:dataout|reg_out[11]       ; din_strobe   ; clk         ; 7.500        ; -0.250     ; 0.796      ;
; 6.445 ; synchronizer_EU:EU|reg:readdata10|reg_out[10]      ; synchronizer_EU:EU|reg:dataout|reg_out[10]       ; din_strobe   ; clk         ; 7.500        ; -0.055     ; 0.967      ;
; 6.460 ; synchronizer_EU:EU|reg:readdata01|reg_out[7]       ; synchronizer_EU:EU|reg:dataout|reg_out[7]        ; din_strobe   ; clk         ; 7.500        ; -0.056     ; 0.951      ;
; 6.479 ; synchronizer_EU:EU|reg:readdata10|reg_out[14]      ; synchronizer_EU:EU|reg:dataout|reg_out[14]       ; din_strobe   ; clk         ; 7.500        ; -0.245     ; 0.743      ;
; 6.502 ; synchronizer_EU:EU|reg:readdata10|reg_out[3]       ; synchronizer_EU:EU|reg:dataout|reg_out[3]        ; din_strobe   ; clk         ; 7.500        ; -0.261     ; 0.704      ;
; 6.511 ; synchronizer_EU:EU|reg:readdata01|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.052     ; 0.904      ;
; 6.516 ; synchronizer_EU:EU|reg:readdata01|reg_out[2]       ; synchronizer_EU:EU|reg:dataout|reg_out[2]        ; din_strobe   ; clk         ; 7.500        ; -0.261     ; 0.690      ;
; 6.530 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out ; synchronizer_CU:CU|present_state.reception_init  ; din_strobe   ; clk         ; 7.500        ; -0.256     ; 0.681      ;
; 6.532 ; synchronizer_EU:EU|reg:readdata10|reg_out[4]       ; synchronizer_EU:EU|reg:dataout|reg_out[4]        ; din_strobe   ; clk         ; 7.500        ; -0.052     ; 0.883      ;
; 6.534 ; synch_enable                                       ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 1.274      ; 3.727      ;
; 6.559 ; synchronizer_EU:EU|reg:readdata11|reg_out[1]       ; synchronizer_EU:EU|reg:dataout|reg_out[1]        ; din_strobe   ; clk         ; 7.500        ; -0.053     ; 0.855      ;
; 6.579 ; synchronizer_EU:EU|reg:readdata10|reg_out[8]       ; synchronizer_EU:EU|reg:dataout|reg_out[8]        ; din_strobe   ; clk         ; 7.500        ; -0.051     ; 0.837      ;
; 6.597 ; synchronizer_EU:EU|reg:readdata11|reg_out[14]      ; synchronizer_EU:EU|reg:dataout|reg_out[14]       ; din_strobe   ; clk         ; 7.500        ; -0.053     ; 0.817      ;
; 6.605 ; synchronizer_EU:EU|reg:readdata01|reg_out[11]      ; synchronizer_EU:EU|reg:dataout|reg_out[11]       ; din_strobe   ; clk         ; 7.500        ; -0.051     ; 0.811      ;
; 6.609 ; synchronizer_EU:EU|reg:readdata01|reg_out[14]      ; synchronizer_EU:EU|reg:dataout|reg_out[14]       ; din_strobe   ; clk         ; 7.500        ; -0.057     ; 0.801      ;
; 6.616 ; synchronizer_EU:EU|reg:readdata01|reg_out[12]      ; synchronizer_EU:EU|reg:dataout|reg_out[12]       ; din_strobe   ; clk         ; 7.500        ; -0.263     ; 0.588      ;
; 6.622 ; synchronizer_EU:EU|reg:readdata11|reg_out[0]       ; synchronizer_EU:EU|reg:dataout|reg_out[0]        ; din_strobe   ; clk         ; 7.500        ; -0.058     ; 0.787      ;
; 6.643 ; synchronizer_EU:EU|reg:readdata10|reg_out[7]       ; synchronizer_EU:EU|reg:dataout|reg_out[7]        ; din_strobe   ; clk         ; 7.500        ; -0.057     ; 0.767      ;
; 6.643 ; synchronizer_EU:EU|reg:readdata01|reg_out[10]      ; synchronizer_EU:EU|reg:dataout|reg_out[10]       ; din_strobe   ; clk         ; 7.500        ; -0.056     ; 0.768      ;
; 6.649 ; synchronizer_EU:EU|reg:readdata11|reg_out[6]       ; synchronizer_EU:EU|reg:dataout|reg_out[6]        ; din_strobe   ; clk         ; 7.500        ; -0.052     ; 0.766      ;
; 6.650 ; synchronizer_EU:EU|reg:readdata11|reg_out[10]      ; synchronizer_EU:EU|reg:dataout|reg_out[10]       ; din_strobe   ; clk         ; 7.500        ; -0.055     ; 0.762      ;
; 6.670 ; synchronizer_EU:EU|reg:readdata11|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.047     ; 0.750      ;
; 6.672 ; synchronizer_EU:EU|reg:readdata10|reg_out[15]      ; synchronizer_EU:EU|reg:dataout|reg_out[15]       ; din_strobe   ; clk         ; 7.500        ; -0.047     ; 0.748      ;
; 6.759 ; synchronizer_EU:EU|reg:readdata11|reg_out[13]      ; synchronizer_EU:EU|reg:dataout|reg_out[13]       ; din_strobe   ; clk         ; 7.500        ; -0.058     ; 0.650      ;
; 6.809 ; synchronizer_EU:EU|reg:readdata11|reg_out[11]      ; synchronizer_EU:EU|reg:dataout|reg_out[11]       ; din_strobe   ; clk         ; 7.500        ; -0.051     ; 0.607      ;
; 6.819 ; synchronizer_EU:EU|reg:readdata01|reg_out[4]       ; synchronizer_EU:EU|reg:dataout|reg_out[4]        ; din_strobe   ; clk         ; 7.500        ; -0.049     ; 0.599      ;
; 6.829 ; synchronizer_EU:EU|reg:readdata11|reg_out[4]       ; synchronizer_EU:EU|reg:dataout|reg_out[4]        ; din_strobe   ; clk         ; 7.500        ; -0.049     ; 0.589      ;
; 6.858 ; synch_enable                                       ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 1.274      ; 3.403      ;
; 6.887 ; synchronizer_EU:EU|reg:readdata11|reg_out[8]       ; synchronizer_EU:EU|reg:dataout|reg_out[8]        ; din_strobe   ; clk         ; 7.500        ; -0.050     ; 0.530      ;
+-------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'din_strobe'                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; din_strobe   ; din_strobe  ; 0.000        ; 0.044      ; 0.307      ;
; 0.408 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; din_strobe   ; din_strobe  ; 0.000        ; 0.029      ; 0.521      ;
; 1.063 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.148     ; 0.999      ;
; 1.073 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.148     ; 1.009      ;
; 1.082 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 1.232      ;
; 1.082 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.066      ; 1.232      ;
; 1.113 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.064      ; 1.261      ;
; 1.113 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.064      ; 1.261      ;
; 1.113 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.064      ; 1.261      ;
; 1.113 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.064      ; 1.261      ;
; 1.137 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.147     ; 1.074      ;
; 1.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.149     ; 1.084      ;
; 1.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.149     ; 1.084      ;
; 1.149 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.149     ; 1.084      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.185 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.318      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.196 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.045      ; 1.325      ;
; 1.212 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.050      ; 1.346      ;
; 1.268 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.051      ; 1.403      ;
; 1.268 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.051      ; 1.403      ;
; 1.276 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.163     ; 1.197      ;
; 1.277 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.150     ; 1.211      ;
; 1.288 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.142     ; 1.230      ;
; 1.289 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.163     ; 1.210      ;
; 1.294 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.427      ;
; 1.294 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.427      ;
; 1.294 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.427      ;
; 1.294 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.049      ; 1.427      ;
; 1.297 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.150     ; 1.231      ;
; 1.297 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.150     ; 1.231      ;
; 1.330 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.150     ; 1.264      ;
; 1.330 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.150     ; 1.264      ;
; 1.330 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.150     ; 1.264      ;
; 1.353 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.162     ; 1.275      ;
; 1.360 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.164     ; 1.280      ;
; 1.360 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.164     ; 1.280      ;
; 1.360 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.164     ; 1.280      ;
; 1.378 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.069      ; 1.531      ;
; 1.378 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.069      ; 1.531      ;
; 1.378 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.069      ; 1.531      ;
; 1.378 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.069      ; 1.531      ;
; 1.378 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.069      ; 1.531      ;
; 1.395 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.142     ; 1.337      ;
; 1.402 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.053      ; 1.539      ;
; 1.402 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.053      ; 1.539      ;
; 1.402 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.053      ; 1.539      ;
; 1.414 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.143     ; 1.355      ;
; 1.417 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.144     ; 1.357      ;
; 1.432 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.143     ; 1.373      ;
; 1.432 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.143     ; 1.373      ;
; 1.435 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata11|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.144     ; 1.375      ;
; 1.446 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.138     ; 1.392      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[12]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[5]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[8]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.458 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.034      ; 1.576      ;
; 1.468 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.165     ; 1.387      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[4]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[3]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[2]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.470 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata00|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.030      ; 1.584      ;
; 1.476 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata10|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; 0.035      ; 1.595      ;
; 1.476 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[10]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.143     ; 1.417      ;
; 1.476 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.143     ; 1.417      ;
; 1.476 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[7]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.143     ; 1.417      ;
; 1.488 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata01|reg_out[1]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.135     ; 1.437      ;
; 1.499 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[14]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.157     ; 1.426      ;
; 1.508 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.165     ; 1.427      ;
; 1.508 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata11|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.165     ; 1.427      ;
; 1.514 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[11]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.165     ; 1.433      ;
; 1.514 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.165     ; 1.433      ;
; 1.514 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; synchronizer_EU:EU|reg:readdata01|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.165     ; 1.433      ;
; 1.561 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[15]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.152     ; 1.493      ;
; 1.561 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[0]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.152     ; 1.493      ;
; 1.561 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[6]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.152     ; 1.493      ;
; 1.571 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[9]                                       ; din_strobe   ; din_strobe  ; 0.000        ; -0.151     ; 1.504      ;
; 1.571 ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; synchronizer_EU:EU|reg:readdata10|reg_out[13]                                      ; din_strobe   ; din_strobe  ; 0.000        ; -0.151     ; 1.504      ;
+-------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_CU:CU|present_state.idle_disabled                                          ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_CU:CU|present_state.idle_clear                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.214 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.218 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_CU:CU|present_state.idle_disabled                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.273 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.276 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_CU:CU|present_state.reception_end_2                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.322 ; synchronizer_CU:CU|present_state.idle                                                   ; synchronizer_CU:CU|present_state.reception_init                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.325 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.332 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.335 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.366 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.367 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.393 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[2]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.407 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[1]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.425 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.547      ;
; 0.425 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.545      ;
; 0.450 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.452 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.463 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.468 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.483 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.490 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.507 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.629      ;
; 0.516 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.531 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|d_flipflop:valid_pipe|dff_out                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.658      ;
; 0.539 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.657      ;
; 0.541 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.659      ;
; 0.546 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.669      ;
; 0.556 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.677      ;
; 0.560 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.680      ;
; 0.560 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.680      ;
; 0.572 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[5]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.599 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.613 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.733      ;
; 0.615 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.735      ;
; 0.621 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.744      ;
; 0.623 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.628 ; synchronizer_CU:CU|present_state.idle                                                   ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.748      ;
; 0.633 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.756      ;
; 0.637 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.639 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.759      ;
; 0.644 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.762      ;
; 0.646 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:7:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:6:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.768      ;
; 0.673 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.796      ;
; 0.681 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.804      ;
; 0.693 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.811      ;
; 0.717 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; clk          ; clk         ; 0.000        ; 0.032      ; 0.833      ;
; 0.734 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.857      ;
; 0.738 ; synchronizer_CU:CU|present_state.idle_disabled                                          ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.742 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[10]                                              ; clk          ; clk         ; 0.000        ; 0.032      ; 0.858      ;
; 0.743 ; synchronizer_CU:CU|present_state.reception_end_1                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.866      ;
; 0.744 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[4]                                               ; clk          ; clk         ; 0.000        ; 0.032      ; 0.860      ;
; 0.746 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[12]                                              ; clk          ; clk         ; 0.000        ; 0.032      ; 0.862      ;
; 0.749 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.757 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:3:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.767 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.887      ;
; 0.780 ; synchronizer_EU:EU|reg:dataout|reg_out[14]                                              ; synchronizer_EU:EU|reg:dataout_pipe|reg_out[14]                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.904      ;
; 0.783 ; synchronizer_CU:CU|present_state.reception_end_2                                        ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.906      ;
; 0.791 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.911      ;
; 0.791 ; synchronizer_CU:CU|present_state.idle_clear                                             ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.914      ;
; 0.793 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[4]                                               ; clk          ; clk         ; 0.000        ; 0.032      ; 0.909      ;
; 0.798 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.916      ;
; 0.800 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:8:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.920      ;
; 0.801 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_CU:CU|present_state.idle                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.921      ;
; 0.805 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_CU:CU|present_state.reception_end_1                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.924      ;
; 0.810 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; synchronizer_CU:CU|present_state.reception                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.929      ;
; 0.819 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.940      ;
; 0.822 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[8]                                               ; clk          ; clk         ; 0.000        ; 0.032      ; 0.938      ;
; 0.827 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.945      ;
; 0.827 ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:5:chain_tff|dummy_out  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:10:chain_tff|dummy_out ; clk          ; clk         ; 0.000        ; 0.034      ; 0.945      ;
; 0.829 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[6]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.949      ;
; 0.832 ; synchronizer_CU:CU|present_state.reception                                              ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.834 ; synchronizer_CU:CU|present_state.reception_init                                         ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:2:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.955      ;
; 0.835 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[15]                                              ; clk          ; clk         ; 0.000        ; 0.032      ; 0.951      ;
; 0.837 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|reg:dataout|reg_out[7]                                               ; clk          ; clk         ; 0.000        ; 0.032      ; 0.953      ;
; 0.884 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:entry_tff|dummy_out            ; synchronizer_EU:EU|reg:dataout|reg_out[3]                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 1.007      ;
; 0.892 ; synchronizer_EU:EU|counter_Nbit:data_counter|t_flip_flop:\g1:1:chain_tff|dummy_out      ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:4:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.014      ;
; 0.894 ; synchronizer_CU:CU|present_state.reset                                                  ; synchronizer_EU:EU|counter_Nbit:burstlen_counter|t_flip_flop:\g1:9:chain_tff|dummy_out  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.015      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'din_strobe'                                                                                                                                  ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.137 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; 2.500        ; 1.456      ; 1.786      ;
; 1.235 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; 2.500        ; 1.471      ; 1.703      ;
; 1.235 ; rst_n     ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; 2.500        ; 1.471      ; 1.703      ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                       ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
; 8.475 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 10.000       ; 1.274      ; 1.786      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                        ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.idle_clear      ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_2 ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.reception       ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.idle            ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.reception_init  ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.reset           ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.idle_disabled   ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
; 1.010 ; rst_n     ; synchronizer_CU:CU|present_state.reception_end_1 ; clk          ; clk         ; 0.000        ; 1.325      ; 1.419      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'din_strobe'                                                                                                                                   ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.166 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:entry_tff|dummy_out       ; clk          ; din_strobe  ; -7.500       ; 1.530      ; 1.320      ;
; 8.166 ; rst_n     ; synchronizer_EU:EU|sr_flipflop:synchronizer|sr_out                                 ; clk          ; din_strobe  ; -7.500       ; 1.530      ; 1.320      ;
; 8.281 ; rst_n     ; synchronizer_EU:EU|counter_Nbit:code_counter|t_flip_flop:\g1:1:chain_tff|dummy_out ; clk          ; din_strobe  ; -7.500       ; 1.514      ; 1.419      ;
+-------+-----------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.310 ; 0.178 ; 1.137    ; 0.977   ; 4.388               ;
;  clk             ; 0.391 ; 0.187 ; 8.432    ; 0.977   ; 4.418               ;
;  din_strobe      ; 0.310 ; 0.178 ; 1.137    ; 7.728   ; 4.388               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  din_strobe      ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dout[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; synch_validout ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; synch_busy     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; synch_clear_n           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; synch_enable            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din_strobe              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; burstcount[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dout[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dout[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dout[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dout[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; synch_validout ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; synch_busy     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dout[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dout[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dout[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dout[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; synch_validout ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; synch_busy     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dout[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dout[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dout[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; synch_validout ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; synch_busy     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 348      ; 0        ; 0        ; 0        ;
; din_strobe ; clk        ; 88       ; 0        ; 0        ; 0        ;
; clk        ; din_strobe ; 155      ; 0        ; 0        ; 0        ;
; din_strobe ; din_strobe ; 132      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 348      ; 0        ; 0        ; 0        ;
; din_strobe ; clk        ; 88       ; 0        ; 0        ; 0        ;
; clk        ; din_strobe ; 155      ; 0        ; 0        ; 0        ;
; din_strobe ; din_strobe ; 132      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 8        ; 0        ; 0        ; 0        ;
; clk        ; din_strobe ; 3        ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 8        ; 0        ; 0        ; 0        ;
; clk        ; din_strobe ; 3        ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+----------------------------------------------+
; Clock Status Summary                         ;
+------------+------------+------+-------------+
; Target     ; Clock      ; Type ; Status      ;
+------------+------------+------+-------------+
; clk        ; clk        ; Base ; Constrained ;
; din_strobe ; din_strobe ; Base ; Constrained ;
+------------+------------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Wed Oct 11 12:00:29 2023
Info: Command: quartus_sta synchronizer -c synchronizer
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc/synchronizer.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 din_strobe 
    Info (332119):     0.391               0.000 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 din_strobe 
    Info (332119):     0.454               0.000 clk 
Info (332146): Worst-case recovery slack is 1.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.398               0.000 din_strobe 
    Info (332119):     8.470               0.000 clk 
Info (332146): Worst-case removal slack is 0.977
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.977               0.000 clk 
    Info (332119):     7.728               0.000 din_strobe 
Info (332146): Worst-case minimum pulse width slack is 4.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.691               0.000 din_strobe 
    Info (332119):     4.715               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.461               0.000 din_strobe 
    Info (332119):     1.262               0.000 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 din_strobe 
    Info (332119):     0.403               0.000 clk 
Info (332146): Worst-case recovery slack is 1.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.330               0.000 din_strobe 
    Info (332119):     8.432               0.000 clk 
Info (332146): Worst-case removal slack is 0.995
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.995               0.000 clk 
    Info (332119):     7.796               0.000 din_strobe 
Info (332146): Worst-case minimum pulse width slack is 4.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.664               0.000 din_strobe 
    Info (332119):     4.709               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.812
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.812               0.000 din_strobe 
    Info (332119):     4.570               0.000 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 din_strobe 
    Info (332119):     0.187               0.000 clk 
Info (332146): Worst-case recovery slack is 1.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.137               0.000 din_strobe 
    Info (332119):     8.475               0.000 clk 
Info (332146): Worst-case removal slack is 1.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.010               0.000 clk 
    Info (332119):     8.166               0.000 din_strobe 
Info (332146): Worst-case minimum pulse width slack is 4.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.388               0.000 din_strobe 
    Info (332119):     4.418               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Wed Oct 11 12:00:31 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


