viewport:width=device-width,initial-scale=1

目录

[TOC]

要想学好组成原理,要理解教程中提到的每个知识点,要通过做一定数量的习题深入理解各个知识点的内涵

+ 计算机如何区分指令和数据
	- 取指周期访存得到的是指令
	- 执行周期访存得到的是数据
+ 总线上通信的双方如何获知传输的开始和结束,如何配合
	- 同步按时钟
	- 异步
	- 半同步
+ 各种校验码,纠错什么的
	- 异步传输有奇偶校验
	- 存储器校验用到了海明码
	- CRC校验码在磁介质和计算机通信(网络)中用到
+ 读时间$t_A$和读周期$t_{RC}$的区别P78,"显然读时间小于读周期"
+ 高位交叉和低位交叉编址和数组的行序为主列序为主似乎有一定的相似之处啊
+ 总线周期和存取周期的联系,我的理解:
	- 一次读内存的过程:首先是一个读取周期,数据送到了总线上,接着是一个总线周期,数据经过总线送到了CPU里边
+ 立即响应式的i/o和主机联络方式时针对速度十分缓慢的设备,?
+ 程序中断接口电路,中断请求与中断请求允许,区别体现在哪,?
设备准备就绪,就相当于提出了中断请求,,??因为设备是cpu启动的,,????
+ 中断,原来是,cpu主动在指令结束后查询,而不是说中断源发出请求
也就是说,,,无论有没有中断源,cpu都会执行一次中断查询,,,??
+ 电路和逻辑,,,???好屌啊,,
+ 子程序,中断,陷阱,dma的区别
	- 陷阱和程序是同步的;中断是异步的,随机的;子程序
+ 关于中断的屏蔽触发器
	- 接口电路有一个屏蔽触发器MASK,可以软件控制外设能否发出中断;
		+ 对应于外设发出中断请求要具备的两个条件
			- 外设准备就绪
			- 系统允许外设发出中断请求
	- cpu有一个允许中断触发器EINT,控制cpu是否响应中断
		+ 对应cpu响应i/o设备提出中断请求的条件;
			- cpu的中断允许触发器EINT为1(中断开)
+ 向量地址转移,灵活到哪去了,???			
+ 做题理解,dma,三种访存冲突解决方案,?
+ dma数据输出时,第一步,主存的数据送到dma的br是什么时候发生的,?
+ dma不是主存和外设直接连线传送,通过dma的br中转,?,,,???
+ 为什么dma传送数据比中断传送要快,?
	- 一个疑问,dma是通过dma中转,还是有数据线直连
	- 首先是什么制约了每次数据传送的位数,?
		+ dma方式,数据传送,数据通过,????
		+ 中断方式,数据经过cpu中转,是cpu内的寄存器决定了每次中断传多少数据量
	- 回答,为什么dma比中断更快,
		+ 同样传送较大的数据量,以至于一次传不完,要分很多次
			- 采用中断来说,每传一次,都要cpu停下来处理下次传送数据的相关事宜
			- 采用dma相当于cpu权力下放,由dma处理每传完一次要处理的改内存,改计数器这些事情
			cpu可以继续原程序
			- 这样,自然,dma方式要比中断效率高
			可以通过课本P
+ dma是cpu响应请求,中断是cpu查询请求,???,
	- 回答,都要看cpu检测/查询
+ 中断识别程序,恢复现场,?????
+ 关中断,的理由,并不充分,,又没有发中断查询,怎么会干扰呢,?