#Substrate Graph
# noVertices
30
# noArcs
84
# Vertices: id availableCpu routingCapacity isCenter
0 336 336 1
1 636 636 1
2 261 261 1
3 492 492 1
4 692 692 1
5 150 150 0
6 524 524 1
7 150 150 0
8 243 243 1
9 261 261 1
10 125 125 0
11 261 261 1
12 524 524 1
13 124 124 1
14 150 150 0
15 125 125 0
16 150 150 0
17 150 150 0
18 137 137 1
19 230 230 1
20 125 125 0
21 150 150 0
22 150 150 0
23 137 137 1
24 125 125 0
25 150 150 0
26 125 125 0
27 125 125 0
28 100 100 0
29 150 150 1
# Arcs: idS idT delay bandwidth
1 2 2 93
1 3 7 156
1 4 1 156
1 5 1 75
1 6 2 156
7 8 1 75
7 0 1 75
9 10 1 75
9 11 6 93
9 3 6 93
4 12 2 156
4 13 29 62
4 14 29 75
4 1 1 156
4 5 1 75
4 2 2 93
4 15 3 75
16 8 1 75
16 0 1 75
17 18 1 75
17 19 15 75
18 19 15 62
18 17 1 75
8 7 1 75
8 16 1 75
8 0 1 93
5 1 1 75
5 4 1 75
19 18 15 62
19 0 2 93
19 17 15 75
15 10 1 50
15 4 3 75
6 21 1 75
6 12 1 156
6 1 2 156
6 22 3 75
6 23 3 62
10 9 1 75
10 15 1 50
12 21 1 75
12 13 29 62
12 14 29 75
12 4 2 156
12 6 1 156
11 3 1 93
11 9 6 93
11 25 1 75
26 2 10 75
26 27 1 50
3 11 1 93
3 27 6 75
3 1 7 156
3 9 6 93
3 25 1 75
27 26 1 50
27 3 6 75
2 26 10 75
2 1 2 93
2 4 2 93
13 12 29 62
13 4 29 62
14 12 29 75
14 4 29 75
20 28 1 50
20 29 1 75
28 20 1 50
28 24 2 50
22 23 1 75
22 6 3 75
23 22 1 75
23 6 3 62
25 11 1 75
25 3 1 75
24 28 2 50
24 29 2 75
21 12 1 75
21 6 1 75
29 20 1 75
29 24 2 75
0 7 1 75
0 8 1 93
0 16 1 75
0 19 2 93
