`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09/10/2025 04:06:03 PM
// Design Name: 
// Module Name: FULL_ADDER_USING_PARAMETER
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module FULL_ADDER_USING_PARAMETER #(parameter N=3)(
input wire [N-1:0]a,b,
input wire cin,
output [N-1:0]sum,
output carry);

assign sum=a^b^cin;
assign carry= a&b | b&cin | cin&a;



endmodule
