NOtes pour le TP5 de ARCHI2 :
=============================

## Architetcure matérielle

__Question B1 :__

Le constructeur du composant PibusFrameBuffer prend 7 paramètres en entrées.
* Le nom de l'instance : *name*.
* *index*
* L'adresse de base du segment : *segmap*.
* Le temps d'accès au tampon mémoire du FBF : *latency*
* Le nombre de pixels par ligne du tampon mémoire : *width*
* Le nombre de lignes du tampon mémoire : *height*
* *subsampling*

__Question B2 :__

La longueur du segment associé à ce composant est de 64 Koctets.

## Compilation de l'application logicielle

__Question C1 :__

Pour accéder au controleur de frame-buffer il est nécessaire d'utiliser un appel système car le Frame Buffer est un périphérique et c'est seulement par le biai du kernel que l'on peut accéder au périphériques.

__Question C2 :__

L'image présente dans le tampon est affiché sur l'écran graphique toutes les 40ms, on ne peut donc pas se permettre de perdre du temps à construire l'image pixel par pixel alors qu'on peut le faire directement ligne par ligne.

__Question C3 :__

L'appel système`fb_sync_write()` prend en 3 arguments en entrée :

* L'offset en bytes à ajouter à l'adresse de base du tampon mémoire *offset*
* L'adresse de base du tampon mémoire frame buffer *buffer*.
* Le nombre de bytes à transférer (écrire) *lenght*.

## Caractérisation de l'application logicielle

__Question D1 :__

Il faut 5957340 cycles et 4011751 instructions pour afficher l'image avec un seul processeur. Ce qui nous donne un nombre de cycle par instruction moyen de 1.48497.

__Question D2 :__

Statistiques pour un processeur affichant une image :

* Pourcentage d’écritures : 14.2866 %
* Pourcentage de lectures sur cache : 27.0742 %
* Pourcentage de lectures non caché : 0.131564 %
* Pourcentage de lectures totales : 27.205764 %
* Taux de Miss de données : 2.4607 %
* Taux de Miss d’Instructions : 0.904393 %
* Coût d’un Miss Instructions : 16.1309 cycles de gel en moyenne
* Coût d’un Miss de Données : 14.7036 cycles de gel en moyenne
* Coût d’une Ecriture : 0

__Question D3 :__

Nombre de transaction de chaque type :

* Lecture sur cache : 1 086 149
* Lecture non cachée : 5 278
* Ecriture : 573 142

On se rend compte qu'il y a peu de miss, en effet le taux de miss est d'environ 5%.
De plus il y a un coût null des écritures.

## Exécution sur architecture multi-processeurs

__Question E2 :__

Les piles d’exécution des processeurs doivent être strictement disjointes car sinon elle partageront variables locales et confondront leurs retour de fonctions.

__Question E3 :__

Le code binaire doit être recompiler à chaque fois qu’on change le nombre de processeurs parceque le numéro de chaque processeur est une valeur définie au moment de la compilation.

Cela est nécessaire aussi pour le programme utilisateur connaisse le nombre total de processeur.

__Question E4 :__

Faire le tableau !

## Evaluation des temps d'accès au bus

__Question F1:__

Il faut absolument effectuer la mesure au moment ou l’application se termine pour avoir des données moyennes qui prennent en compte toute l’exécution de l’application.

__Question F2 :__

Remplir tableau 

__Question F3 :__

La valeur du CPI augmente avec l'augmentation du coût des MISS et l'augmentation des écritures.

Ces derniers augmentent lentement jusqu’à 4 processeurs, puis explosent avec plus de processeurs.
On se rend compte donc que le PIBUS est saturé à partir de plus de 4 processeurs.

## Modélisation du comportement du bus

__Question G1 :__

Les Miss d’instructions et de Données nécessitent une transaction rafale. Pour ces miss, il faut donc un cycle vide, et pour chaque demande, une demande d’adresse nécessitant un cycle, suivie d’une réponse de donnée, nécessitant un cycle.
Commes les transactions peuvent se chevaucher, on arrive à 10 cycles durant lequel le bus est pris par une transaction rafale.
Donc les miss d’instructions et de données monopolisent le bus durant 10 cycles à chaque transactions.

Les requêtes de données non cachables nécessite 3 cycles (un cycle “mort”, un cycle  où le bus transitera une adresse, et un cycle où le bus transitera la donnée)

Les requêtes d’écritures nécessite 3 cycles (un cycle “mort”, et un cycle durant lequel le bus transitera une adresse et une donnée, et un cycle où la mémoire diffusera son état (le signal ACK)).

__Question G2 :__

Remplir le tableau !

__Question G3 :__

Remplir le tableau !

## Incrémentation atomique 

boucle:  ll   $t1, 0($a0)   
      	 add  $t1, $t1, $a1 
      	 sc   $t0, 0($t1)   
      	 beqz $t0, boucle     
      	 add  $t0, $0, $a0  
         jr   $ra
