	.text
	.globl	_glb_init
	.p2align	1
	.type	_glb_init,@function
_glb_init:
entry.11:
	addi	sp, sp, -16
	mv	t1, ra
	sw	t1, 0(sp)
	mv	t1, s0
	sw	t1, 4(sp)
	addi	s0, sp, 16
	j	exit.11
exit.11:
	lw	t2, 0(sp)
	mv	ra, t2
	lw	t2, 4(sp)
	mv	s0, t2
	addi	sp, sp, 16
	ret
                            #function ends.
	.globl	taskNTT.taskNTT
	.p2align	1
	.type	taskNTT.taskNTT,@function
taskNTT.taskNTT:
entry.12:
	addi	sp, sp, -192
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 192
	mv	t1, a0
	sw	t1, 0(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 12(sp)
	lw	t1, 0(t2)
	sw	t1, 20(sp)
	li	t1, 999
	sw	t1, 24(sp)
	lw	t2, 12(sp)
	lw	t3, 24(sp)
	sw	t3, 0(t2)
	li	t1, 4
	sw	t1, 36(sp)
	lw	t2, 0(sp)
	lw	t3, 36(sp)
	add	t1, t2, t3
	sw	t1, 32(sp)
	lw	t2, 32(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 28(sp)
	lw	t1, 0(t2)
	sw	t1, 40(sp)
	li	t1, 998244353
	sw	t1, 44(sp)
	lw	t2, 28(sp)
	lw	t3, 44(sp)
	sw	t3, 0(t2)
	li	t1, 8
	sw	t1, 56(sp)
	lw	t2, 0(sp)
	lw	t3, 56(sp)
	add	t1, t2, t3
	sw	t1, 52(sp)
	lw	t2, 52(sp)
	mv	t1, t2
	sw	t1, 48(sp)
	lw	t2, 48(sp)
	lw	t1, 0(t2)
	sw	t1, 60(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 68(sp)
	lw	t2, 68(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	lw	t2, 64(sp)
	lw	t1, 0(t2)
	sw	t1, 72(sp)
	li	t1, 4
	sw	t1, 80(sp)
	lw	t2, 72(sp)
	lw	t3, 80(sp)
	mul	t1, t2, t3
	sw	t1, 76(sp)
	li	t1, 4
	sw	t1, 88(sp)
	lw	t2, 76(sp)
	lw	t3, 88(sp)
	add	t1, t2, t3
	sw	t1, 84(sp)
	lw	t2, 84(sp)
	mv	a0, t2
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 92(sp)
	lw	t2, 92(sp)
	mv	t1, t2
	sw	t1, 96(sp)
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	sw	t3, 0(t2)
	li	t1, 4
	sw	t1, 108(sp)
	lw	t2, 96(sp)
	lw	t3, 108(sp)
	add	t1, t2, t3
	sw	t1, 104(sp)
	lw	t2, 104(sp)
	mv	t1, t2
	sw	t1, 100(sp)
	lw	t2, 100(sp)
	mv	t1, t2
	sw	t1, 112(sp)
	lw	t2, 48(sp)
	lw	t3, 112(sp)
	sw	t3, 0(t2)
	li	t1, 16
	sw	t1, 124(sp)
	lw	t2, 0(sp)
	lw	t3, 124(sp)
	add	t1, t2, t3
	sw	t1, 120(sp)
	lw	t2, 120(sp)
	mv	t1, t2
	sw	t1, 116(sp)
	lw	t2, 116(sp)
	lw	t1, 0(t2)
	sw	t1, 128(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 136(sp)
	lw	t2, 136(sp)
	mv	t1, t2
	sw	t1, 132(sp)
	lw	t2, 132(sp)
	lw	t1, 0(t2)
	sw	t1, 140(sp)
	li	t1, 4
	sw	t1, 148(sp)
	lw	t2, 140(sp)
	lw	t3, 148(sp)
	mul	t1, t2, t3
	sw	t1, 144(sp)
	li	t1, 4
	sw	t1, 156(sp)
	lw	t2, 144(sp)
	lw	t3, 156(sp)
	add	t1, t2, t3
	sw	t1, 152(sp)
	lw	t2, 152(sp)
	mv	a0, t2
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 160(sp)
	lw	t2, 160(sp)
	mv	t1, t2
	sw	t1, 164(sp)
	lw	t2, 164(sp)
	lw	t3, 140(sp)
	sw	t3, 0(t2)
	li	t1, 4
	sw	t1, 176(sp)
	lw	t2, 164(sp)
	lw	t3, 176(sp)
	add	t1, t2, t3
	sw	t1, 172(sp)
	lw	t2, 172(sp)
	mv	t1, t2
	sw	t1, 168(sp)
	lw	t2, 168(sp)
	mv	t1, t2
	sw	t1, 180(sp)
	lw	t2, 116(sp)
	lw	t3, 180(sp)
	sw	t3, 0(t2)
	j	exit.12
exit.12:
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 192
	ret
                            #function ends.
	.globl	mulmod.mulmod
	.p2align	1
	.type	mulmod.mulmod,@function
mulmod.mulmod:
entry.13:
	addi	sp, sp, -80
	mv	t1, ra
	sw	t1, 16(sp)
	mv	t1, s0
	sw	t1, 20(sp)
	addi	s0, sp, 80
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	mv	t1, a3
	sw	t1, 12(sp)
	lw	t2, 4(sp)
	lw	t3, 12(sp)
	rem	t1, t2, t3
	sw	t1, 24(sp)
	li	t1, 0
	sw	t1, 28(sp)
	lw	t2, 8(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 24(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	j	wh.cond
exit.13:
	lw	t2, 28(sp)
	mv	a0, t2
	lw	t2, 16(sp)
	mv	ra, t2
	lw	t2, 20(sp)
	mv	s0, t2
	addi	sp, sp, 80
	ret
wh.cond:
	lw	t2, 32(sp)
	bne	t2,zero,wh.body
	j	wh.exit
wh.body:
	li	t1, 1
	sw	t1, 44(sp)
	lw	t2, 32(sp)
	lw	t3, 44(sp)
	and	t1, t2, t3
	sw	t1, 40(sp)
	lw	t2, 40(sp)
	bne	t2,zero,if.true
	j	if.false
wh.exit:
	j	exit.13
if.true:
	lw	t2, 28(sp)
	lw	t3, 36(sp)
	add	t1, t2, t3
	sw	t1, 48(sp)
	lw	t2, 48(sp)
	lw	t3, 12(sp)
	rem	t1, t2, t3
	sw	t1, 52(sp)
	lw	t2, 52(sp)
	mv	t1, t2
	sw	t1, 56(sp)
	j	if.exit
if.false:
	lw	t2, 28(sp)
	mv	t1, t2
	sw	t1, 56(sp)
	j	if.exit
if.exit:
	li	t1, 1
	sw	t1, 64(sp)
	lw	t2, 32(sp)
	lw	t3, 64(sp)
	sra	t1, t2, t3
	sw	t1, 60(sp)
	li	t1, 1
	sw	t1, 72(sp)
	lw	t2, 36(sp)
	lw	t3, 72(sp)
	sll	t1, t2, t3
	sw	t1, 68(sp)
	lw	t2, 68(sp)
	lw	t3, 12(sp)
	rem	t1, t2, t3
	sw	t1, 76(sp)
	lw	t2, 56(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 60(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 76(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	j	wh.cond
                            #function ends.
	.globl	KSM.KSM
	.p2align	1
	.type	KSM.KSM,@function
KSM.KSM:
entry.14:
	addi	sp, sp, -96
	mv	t1, ra
	sw	t1, 16(sp)
	mv	t1, s0
	sw	t1, 20(sp)
	addi	s0, sp, 96
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	li	t1, 1
	sw	t1, 24(sp)
	lw	t2, 8(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 4(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	j	wh.cond.1
exit.14:
	lw	t2, 24(sp)
	mv	a0, t2
	lw	t2, 16(sp)
	mv	ra, t2
	lw	t2, 20(sp)
	mv	s0, t2
	addi	sp, sp, 96
	ret
wh.cond.1:
	lw	t2, 28(sp)
	bne	t2,zero,wh.body.1
	j	wh.exit.1
wh.body.1:
	li	t1, 1
	sw	t1, 40(sp)
	lw	t2, 28(sp)
	lw	t3, 40(sp)
	and	t1, t2, t3
	sw	t1, 36(sp)
	lw	t2, 36(sp)
	bne	t2,zero,if.true.1
	j	if.false.1
wh.exit.1:
	j	exit.14
if.true.1:
	li	t1, 4
	sw	t1, 52(sp)
	lw	t2, 0(sp)
	lw	t3, 52(sp)
	add	t1, t2, t3
	sw	t1, 48(sp)
	lw	t2, 48(sp)
	mv	t1, t2
	sw	t1, 44(sp)
	lw	t2, 44(sp)
	lw	t1, 0(t2)
	sw	t1, 56(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 24(sp)
	mv	a1, t2
	lw	t2, 32(sp)
	mv	a2, t2
	lw	t2, 56(sp)
	mv	a3, t2
	call	mulmod.mulmod
	mv	t1, a0
	sw	t1, 60(sp)
	lw	t2, 60(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	j	if.exit.1
if.false.1:
	lw	t2, 24(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	j	if.exit.1
if.exit.1:
	li	t1, 1
	sw	t1, 72(sp)
	lw	t2, 28(sp)
	lw	t3, 72(sp)
	sra	t1, t2, t3
	sw	t1, 68(sp)
	li	t1, 4
	sw	t1, 84(sp)
	lw	t2, 0(sp)
	lw	t3, 84(sp)
	add	t1, t2, t3
	sw	t1, 80(sp)
	lw	t2, 80(sp)
	mv	t1, t2
	sw	t1, 76(sp)
	lw	t2, 76(sp)
	lw	t1, 0(t2)
	sw	t1, 88(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 32(sp)
	mv	a1, t2
	lw	t2, 32(sp)
	mv	a2, t2
	lw	t2, 88(sp)
	mv	a3, t2
	call	mulmod.mulmod
	mv	t1, a0
	sw	t1, 92(sp)
	lw	t2, 64(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 68(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 92(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	j	wh.cond.1
                            #function ends.
	.globl	reverse.reverse
	.p2align	1
	.type	reverse.reverse,@function
reverse.reverse:
entry.15:
	addi	sp, sp, -144
	mv	t1, ra
	sw	t1, 16(sp)
	mv	t1, s0
	sw	t1, 20(sp)
	addi	s0, sp, 144
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	mv	t1, a3
	sw	t1, 12(sp)
	mv	t1, zero
	sw	t1, 24(sp)
	lw	t2, 12(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 8(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	j	wh.cond.2
exit.15:
	lw	t2, 16(sp)
	mv	ra, t2
	lw	t2, 20(sp)
	mv	s0, t2
	addi	sp, sp, 144
	ret
wh.cond.2:
	lw	t2, 32(sp)
	lw	t3, 28(sp)
	blt	t2,t3,wh.body.2
	j	wh.exit.2
wh.body.2:
	li	t1, 1
	sw	t1, 40(sp)
	lw	t2, 28(sp)
	lw	t3, 40(sp)
	sub	t1, t2, t3
	sw	t1, 36(sp)
	li	t1, 4
	sw	t1, 56(sp)
	lw	t2, 32(sp)
	lw	t3, 56(sp)
	mul	t1, t2, t3
	sw	t1, 52(sp)
	lw	t2, 4(sp)
	lw	t3, 52(sp)
	add	t1, t2, t3
	sw	t1, 48(sp)
	lw	t2, 48(sp)
	mv	t1, t2
	sw	t1, 44(sp)
	lw	t2, 44(sp)
	lw	t1, 0(t2)
	sw	t1, 60(sp)
	li	t1, 4
	sw	t1, 76(sp)
	lw	t2, 32(sp)
	lw	t3, 76(sp)
	mul	t1, t2, t3
	sw	t1, 72(sp)
	lw	t2, 4(sp)
	lw	t3, 72(sp)
	add	t1, t2, t3
	sw	t1, 68(sp)
	lw	t2, 68(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	lw	t2, 64(sp)
	lw	t1, 0(t2)
	sw	t1, 80(sp)
	li	t1, 4
	sw	t1, 96(sp)
	lw	t2, 36(sp)
	lw	t3, 96(sp)
	mul	t1, t2, t3
	sw	t1, 92(sp)
	lw	t2, 4(sp)
	lw	t3, 92(sp)
	add	t1, t2, t3
	sw	t1, 88(sp)
	lw	t2, 88(sp)
	mv	t1, t2
	sw	t1, 84(sp)
	lw	t2, 84(sp)
	lw	t1, 0(t2)
	sw	t1, 100(sp)
	lw	t2, 64(sp)
	lw	t3, 100(sp)
	sw	t3, 0(t2)
	li	t1, 4
	sw	t1, 116(sp)
	lw	t2, 36(sp)
	lw	t3, 116(sp)
	mul	t1, t2, t3
	sw	t1, 112(sp)
	lw	t2, 4(sp)
	lw	t3, 112(sp)
	add	t1, t2, t3
	sw	t1, 108(sp)
	lw	t2, 108(sp)
	mv	t1, t2
	sw	t1, 104(sp)
	lw	t2, 104(sp)
	lw	t1, 0(t2)
	sw	t1, 120(sp)
	lw	t2, 104(sp)
	lw	t3, 60(sp)
	sw	t3, 0(t2)
	li	t1, 1
	sw	t1, 128(sp)
	lw	t2, 32(sp)
	lw	t3, 128(sp)
	add	t1, t2, t3
	sw	t1, 124(sp)
	lw	t2, 60(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 36(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 124(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	j	wh.cond.2
wh.exit.2:
	j	exit.15
                            #function ends.
	.globl	NTT.NTT
	.p2align	1
	.type	NTT.NTT,@function
NTT.NTT:
entry.16:
	addi	sp, sp, -544
	mv	t1, ra
	sw	t1, 16(sp)
	mv	t1, s0
	sw	t1, 20(sp)
	addi	s0, sp, 544
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	mv	t1, a3
	sw	t1, 12(sp)
	mv	t1, zero
	sw	t1, 24(sp)
	mv	t1, zero
	sw	t1, 28(sp)
	li	t1, 0
	sw	t1, 32(sp)
	li	t1, 0
	sw	t1, 36(sp)
	j	for.cond
exit.16:
	lw	t2, 16(sp)
	mv	ra, t2
	lw	t2, 20(sp)
	mv	s0, t2
	addi	sp, sp, 544
	ret
for.cond:
	lw	t2, 36(sp)
	lw	t3, 4(sp)
	blt	t2,t3,for.body
	j	for.exit
for.incr:
	li	t1, 1
	sw	t1, 44(sp)
	lw	t2, 36(sp)
	lw	t3, 44(sp)
	add	t1, t2, t3
	sw	t1, 40(sp)
	lw	t2, 48(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 52(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 56(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 40(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	j	for.cond
for.body:
	lw	t2, 32(sp)
	lw	t3, 36(sp)
	blt	t2,t3,if.true.2
	j	if.false.2
for.exit:
	mv	t1, zero
	sw	t1, 60(sp)
	mv	t1, zero
	sw	t1, 64(sp)
	mv	t1, zero
	sw	t1, 68(sp)
	mv	t1, zero
	sw	t1, 72(sp)
	mv	t1, zero
	sw	t1, 76(sp)
	lw	t2, 32(sp)
	mv	t1, t2
	sw	t1, 80(sp)
	li	t1, 1
	sw	t1, 84(sp)
	j	for.cond.2
if.true.2:
	li	t1, 4
	sw	t1, 100(sp)
	lw	t2, 36(sp)
	lw	t3, 100(sp)
	mul	t1, t2, t3
	sw	t1, 96(sp)
	lw	t2, 8(sp)
	lw	t3, 96(sp)
	add	t1, t2, t3
	sw	t1, 92(sp)
	lw	t2, 92(sp)
	mv	t1, t2
	sw	t1, 88(sp)
	lw	t2, 88(sp)
	lw	t1, 0(t2)
	sw	t1, 104(sp)
	li	t1, 4
	sw	t1, 120(sp)
	lw	t2, 36(sp)
	lw	t3, 120(sp)
	mul	t1, t2, t3
	sw	t1, 116(sp)
	lw	t2, 8(sp)
	lw	t3, 116(sp)
	add	t1, t2, t3
	sw	t1, 112(sp)
	lw	t2, 112(sp)
	mv	t1, t2
	sw	t1, 108(sp)
	lw	t2, 108(sp)
	lw	t1, 0(t2)
	sw	t1, 124(sp)
	li	t1, 4
	sw	t1, 140(sp)
	lw	t2, 32(sp)
	lw	t3, 140(sp)
	mul	t1, t2, t3
	sw	t1, 136(sp)
	lw	t2, 8(sp)
	lw	t3, 136(sp)
	add	t1, t2, t3
	sw	t1, 132(sp)
	lw	t2, 132(sp)
	mv	t1, t2
	sw	t1, 128(sp)
	lw	t2, 128(sp)
	lw	t1, 0(t2)
	sw	t1, 144(sp)
	lw	t2, 108(sp)
	lw	t3, 144(sp)
	sw	t3, 0(t2)
	li	t1, 4
	sw	t1, 160(sp)
	lw	t2, 32(sp)
	lw	t3, 160(sp)
	mul	t1, t2, t3
	sw	t1, 156(sp)
	lw	t2, 8(sp)
	lw	t3, 156(sp)
	add	t1, t2, t3
	sw	t1, 152(sp)
	lw	t2, 152(sp)
	mv	t1, t2
	sw	t1, 148(sp)
	lw	t2, 148(sp)
	lw	t1, 0(t2)
	sw	t1, 164(sp)
	lw	t2, 148(sp)
	lw	t3, 104(sp)
	sw	t3, 0(t2)
	lw	t2, 104(sp)
	mv	t1, t2
	sw	t1, 48(sp)
	j	if.exit.2
if.false.2:
	lw	t2, 24(sp)
	mv	t1, t2
	sw	t1, 48(sp)
	j	if.exit.2
if.exit.2:
	li	t1, 1
	sw	t1, 172(sp)
	lw	t2, 4(sp)
	lw	t3, 172(sp)
	sra	t1, t2, t3
	sw	t1, 168(sp)
	lw	t2, 168(sp)
	mv	t1, t2
	sw	t1, 52(sp)
	lw	t2, 32(sp)
	mv	t1, t2
	sw	t1, 176(sp)
	j	for.cond.1
for.cond.1:
	j	for.body.1
for.incr.1:
	li	t1, 1
	sw	t1, 184(sp)
	lw	t2, 52(sp)
	lw	t3, 184(sp)
	sra	t1, t2, t3
	sw	t1, 180(sp)
	lw	t2, 180(sp)
	mv	t1, t2
	sw	t1, 52(sp)
	lw	t2, 56(sp)
	mv	t1, t2
	sw	t1, 176(sp)
	j	for.cond.1
for.body.1:
	lw	t2, 176(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	sw	t1, 56(sp)
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	bge	t2,t3,if.true.3
	j	if.false.3
for.exit.1:
	j	for.incr
if.true.3:
	j	for.exit.1
if.false.3:
	j	if.exit.3
if.exit.3:
	j	for.incr.1
for.cond.2:
	lw	t2, 84(sp)
	lw	t3, 4(sp)
	blt	t2,t3,for.body.2
	j	for.exit.2
for.incr.2:
	li	t1, 1
	sw	t1, 192(sp)
	lw	t2, 84(sp)
	lw	t3, 192(sp)
	sll	t1, t2, t3
	sw	t1, 188(sp)
	lw	t2, 196(sp)
	mv	t1, t2
	sw	t1, 60(sp)
	lw	t2, 200(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	lw	t2, 204(sp)
	mv	t1, t2
	sw	t1, 68(sp)
	lw	t2, 208(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	lw	t2, 212(sp)
	mv	t1, t2
	sw	t1, 76(sp)
	lw	t2, 216(sp)
	mv	t1, t2
	sw	t1, 80(sp)
	lw	t2, 188(sp)
	mv	t1, t2
	sw	t1, 84(sp)
	j	for.cond.2
for.body.2:
	li	t1, 4
	sw	t1, 228(sp)
	lw	t2, 0(sp)
	lw	t3, 228(sp)
	add	t1, t2, t3
	sw	t1, 224(sp)
	lw	t2, 224(sp)
	mv	t1, t2
	sw	t1, 220(sp)
	lw	t2, 220(sp)
	lw	t1, 0(t2)
	sw	t1, 232(sp)
	li	t1, 1
	sw	t1, 240(sp)
	lw	t2, 232(sp)
	lw	t3, 240(sp)
	sub	t1, t2, t3
	sw	t1, 236(sp)
	li	t1, 1
	sw	t1, 248(sp)
	lw	t2, 84(sp)
	lw	t3, 248(sp)
	sll	t1, t2, t3
	sw	t1, 244(sp)
	lw	t2, 236(sp)
	lw	t3, 244(sp)
	div	t1, t2, t3
	sw	t1, 252(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	li	t1, 3
	sw	t1, 256(sp)
	lw	t2, 256(sp)
	mv	a1, t2
	lw	t2, 252(sp)
	mv	a2, t2
	call	KSM.KSM
	mv	t1, a0
	sw	t1, 208(sp)
	li	t1, 1
	sw	t1, 260(sp)
	lw	t2, 84(sp)
	lw	t3, 260(sp)
	sll	t1, t2, t3
	sw	t1, 204(sp)
	lw	t2, 60(sp)
	mv	t1, t2
	sw	t1, 196(sp)
	lw	t2, 64(sp)
	mv	t1, t2
	sw	t1, 200(sp)
	lw	t2, 76(sp)
	mv	t1, t2
	sw	t1, 212(sp)
	li	t1, 0
	sw	t1, 216(sp)
	j	for.cond.3
for.exit.2:
	li	t1, 1
	sw	t1, 268(sp)
	lw	t3, 268(sp)
	sub	t1, zero, t3
	sw	t1, 264(sp)
	lw	t2, 12(sp)
	lw	t3, 264(sp)
	beq	t2,t3,if.true.4
	j	if.false.4
for.cond.3:
	lw	t2, 216(sp)
	lw	t3, 4(sp)
	blt	t2,t3,for.body.3
	j	for.exit.3
for.incr.3:
	lw	t2, 216(sp)
	lw	t3, 204(sp)
	add	t1, t2, t3
	sw	t1, 272(sp)
	lw	t2, 276(sp)
	mv	t1, t2
	sw	t1, 196(sp)
	lw	t2, 280(sp)
	mv	t1, t2
	sw	t1, 200(sp)
	lw	t2, 284(sp)
	mv	t1, t2
	sw	t1, 212(sp)
	lw	t2, 272(sp)
	mv	t1, t2
	sw	t1, 216(sp)
	j	for.cond.3
for.body.3:
	lw	t2, 196(sp)
	mv	t1, t2
	sw	t1, 276(sp)
	li	t1, 1
	sw	t1, 280(sp)
	li	t1, 0
	sw	t1, 284(sp)
	j	for.cond.4
for.exit.3:
	j	for.incr.2
for.cond.4:
	lw	t2, 284(sp)
	lw	t3, 84(sp)
	blt	t2,t3,for.body.4
	j	for.exit.4
for.incr.4:
	li	t1, 1
	sw	t1, 292(sp)
	lw	t2, 284(sp)
	lw	t3, 292(sp)
	add	t1, t2, t3
	sw	t1, 288(sp)
	lw	t2, 296(sp)
	mv	t1, t2
	sw	t1, 276(sp)
	lw	t2, 300(sp)
	mv	t1, t2
	sw	t1, 280(sp)
	lw	t2, 288(sp)
	mv	t1, t2
	sw	t1, 284(sp)
	j	for.cond.4
for.body.4:
	lw	t2, 216(sp)
	lw	t3, 84(sp)
	add	t1, t2, t3
	sw	t1, 304(sp)
	lw	t2, 304(sp)
	lw	t3, 284(sp)
	add	t1, t2, t3
	sw	t1, 308(sp)
	li	t1, 4
	sw	t1, 324(sp)
	lw	t2, 308(sp)
	lw	t3, 324(sp)
	mul	t1, t2, t3
	sw	t1, 320(sp)
	lw	t2, 8(sp)
	lw	t3, 320(sp)
	add	t1, t2, t3
	sw	t1, 316(sp)
	lw	t2, 316(sp)
	mv	t1, t2
	sw	t1, 312(sp)
	lw	t2, 312(sp)
	lw	t1, 0(t2)
	sw	t1, 328(sp)
	li	t1, 4
	sw	t1, 340(sp)
	lw	t2, 0(sp)
	lw	t3, 340(sp)
	add	t1, t2, t3
	sw	t1, 336(sp)
	lw	t2, 336(sp)
	mv	t1, t2
	sw	t1, 332(sp)
	lw	t2, 332(sp)
	lw	t1, 0(t2)
	sw	t1, 344(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 280(sp)
	mv	a1, t2
	lw	t2, 328(sp)
	mv	a2, t2
	lw	t2, 344(sp)
	mv	a3, t2
	call	mulmod.mulmod
	mv	t1, a0
	sw	t1, 296(sp)
	lw	t2, 84(sp)
	lw	t3, 216(sp)
	add	t1, t2, t3
	sw	t1, 348(sp)
	lw	t2, 348(sp)
	lw	t3, 284(sp)
	add	t1, t2, t3
	sw	t1, 352(sp)
	li	t1, 4
	sw	t1, 368(sp)
	lw	t2, 352(sp)
	lw	t3, 368(sp)
	mul	t1, t2, t3
	sw	t1, 364(sp)
	lw	t2, 8(sp)
	lw	t3, 364(sp)
	add	t1, t2, t3
	sw	t1, 360(sp)
	lw	t2, 360(sp)
	mv	t1, t2
	sw	t1, 356(sp)
	lw	t2, 356(sp)
	lw	t1, 0(t2)
	sw	t1, 372(sp)
	lw	t2, 216(sp)
	lw	t3, 284(sp)
	add	t1, t2, t3
	sw	t1, 376(sp)
	li	t1, 4
	sw	t1, 392(sp)
	lw	t2, 376(sp)
	lw	t3, 392(sp)
	mul	t1, t2, t3
	sw	t1, 388(sp)
	lw	t2, 8(sp)
	lw	t3, 388(sp)
	add	t1, t2, t3
	sw	t1, 384(sp)
	lw	t2, 384(sp)
	mv	t1, t2
	sw	t1, 380(sp)
	lw	t2, 380(sp)
	lw	t1, 0(t2)
	sw	t1, 396(sp)
	lw	t2, 396(sp)
	lw	t3, 296(sp)
	sub	t1, t2, t3
	sw	t1, 400(sp)
	li	t1, 4
	sw	t1, 412(sp)
	lw	t2, 0(sp)
	lw	t3, 412(sp)
	add	t1, t2, t3
	sw	t1, 408(sp)
	lw	t2, 408(sp)
	mv	t1, t2
	sw	t1, 404(sp)
	lw	t2, 404(sp)
	lw	t1, 0(t2)
	sw	t1, 416(sp)
	lw	t2, 400(sp)
	lw	t3, 416(sp)
	add	t1, t2, t3
	sw	t1, 420(sp)
	li	t1, 4
	sw	t1, 432(sp)
	lw	t2, 0(sp)
	lw	t3, 432(sp)
	add	t1, t2, t3
	sw	t1, 428(sp)
	lw	t2, 428(sp)
	mv	t1, t2
	sw	t1, 424(sp)
	lw	t2, 424(sp)
	lw	t1, 0(t2)
	sw	t1, 436(sp)
	lw	t2, 420(sp)
	lw	t3, 436(sp)
	rem	t1, t2, t3
	sw	t1, 440(sp)
	lw	t2, 356(sp)
	lw	t3, 440(sp)
	sw	t3, 0(t2)
	lw	t2, 216(sp)
	lw	t3, 284(sp)
	add	t1, t2, t3
	sw	t1, 444(sp)
	li	t1, 4
	sw	t1, 460(sp)
	lw	t2, 444(sp)
	lw	t3, 460(sp)
	mul	t1, t2, t3
	sw	t1, 456(sp)
	lw	t2, 8(sp)
	lw	t3, 456(sp)
	add	t1, t2, t3
	sw	t1, 452(sp)
	lw	t2, 452(sp)
	mv	t1, t2
	sw	t1, 448(sp)
	lw	t2, 448(sp)
	lw	t1, 0(t2)
	sw	t1, 464(sp)
	lw	t2, 216(sp)
	lw	t3, 284(sp)
	add	t1, t2, t3
	sw	t1, 468(sp)
	li	t1, 4
	sw	t1, 484(sp)
	lw	t2, 468(sp)
	lw	t3, 484(sp)
	mul	t1, t2, t3
	sw	t1, 480(sp)
	lw	t2, 8(sp)
	lw	t3, 480(sp)
	add	t1, t2, t3
	sw	t1, 476(sp)
	lw	t2, 476(sp)
	mv	t1, t2
	sw	t1, 472(sp)
	lw	t2, 472(sp)
	lw	t1, 0(t2)
	sw	t1, 488(sp)
	lw	t2, 488(sp)
	lw	t3, 296(sp)
	add	t1, t2, t3
	sw	t1, 492(sp)
	li	t1, 4
	sw	t1, 504(sp)
	lw	t2, 0(sp)
	lw	t3, 504(sp)
	add	t1, t2, t3
	sw	t1, 500(sp)
	lw	t2, 500(sp)
	mv	t1, t2
	sw	t1, 496(sp)
	lw	t2, 496(sp)
	lw	t1, 0(t2)
	sw	t1, 508(sp)
	lw	t2, 492(sp)
	lw	t3, 508(sp)
	rem	t1, t2, t3
	sw	t1, 512(sp)
	lw	t2, 448(sp)
	lw	t3, 512(sp)
	sw	t3, 0(t2)
	li	t1, 4
	sw	t1, 524(sp)
	lw	t2, 0(sp)
	lw	t3, 524(sp)
	add	t1, t2, t3
	sw	t1, 520(sp)
	lw	t2, 520(sp)
	mv	t1, t2
	sw	t1, 516(sp)
	lw	t2, 516(sp)
	lw	t1, 0(t2)
	sw	t1, 528(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 280(sp)
	mv	a1, t2
	lw	t2, 208(sp)
	mv	a2, t2
	lw	t2, 528(sp)
	mv	a3, t2
	call	mulmod.mulmod
	mv	t1, a0
	sw	t1, 300(sp)
	j	for.incr.4
for.exit.4:
	j	for.incr.3
if.true.4:
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 8(sp)
	mv	a1, t2
	li	t1, 1
	sw	t1, 532(sp)
	lw	t2, 532(sp)
	mv	a2, t2
	lw	t2, 4(sp)
	mv	a3, t2
	call	reverse.reverse
	j	if.exit.4
if.false.4:
	j	if.exit.4
if.exit.4:
	j	exit.16
                            #function ends.
	.globl	main.main
	.p2align	1
	.type	main.main,@function
main.main:
entry.17:
	addi	sp, sp, -832
	mv	t1, ra
	sw	t1, 16(sp)
	mv	t1, s0
	sw	t1, 20(sp)
	addi	s0, sp, 832
	mv	t1, a0
	sw	t1, 0(sp)
	call	_glb_init
	li	t1, 24
	sw	t1, 32(sp)
	lw	t2, 0(sp)
	lw	t3, 32(sp)
	add	t1, t2, t3
	sw	t1, 28(sp)
	lw	t2, 28(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 24(sp)
	lw	t1, 0(t2)
	sw	t1, 36(sp)
	call	getInt
	mv	t1, a0
	sw	t1, 40(sp)
	lw	t2, 24(sp)
	lw	t3, 40(sp)
	sw	t3, 0(t2)
	li	t1, 32
	sw	t1, 52(sp)
	lw	t2, 0(sp)
	lw	t3, 52(sp)
	add	t1, t2, t3
	sw	t1, 48(sp)
	lw	t2, 48(sp)
	mv	t1, t2
	sw	t1, 44(sp)
	lw	t2, 44(sp)
	lw	t1, 0(t2)
	sw	t1, 56(sp)
	call	getInt
	mv	t1, a0
	sw	t1, 60(sp)
	lw	t2, 44(sp)
	lw	t3, 60(sp)
	sw	t3, 0(t2)
	li	t1, 0
	sw	t1, 64(sp)
	j	for.cond.5
exit.17:
	li	a0, 0
	lw	t2, 16(sp)
	mv	ra, t2
	lw	t2, 20(sp)
	mv	s0, t2
	addi	sp, sp, 832
	ret
for.cond.5:
	li	t1, 24
	sw	t1, 76(sp)
	lw	t2, 0(sp)
	lw	t3, 76(sp)
	add	t1, t2, t3
	sw	t1, 72(sp)
	lw	t2, 72(sp)
	mv	t1, t2
	sw	t1, 68(sp)
	lw	t2, 68(sp)
	lw	t1, 0(t2)
	sw	t1, 80(sp)
	lw	t2, 80(sp)
	lw	t3, 64(sp)
	bge	t2,t3,for.body.5
	j	for.exit.5
for.incr.5:
	li	t1, 1
	sw	t1, 88(sp)
	lw	t2, 64(sp)
	lw	t3, 88(sp)
	add	t1, t2, t3
	sw	t1, 84(sp)
	lw	t2, 84(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	j	for.cond.5
for.body.5:
	li	t1, 8
	sw	t1, 100(sp)
	lw	t2, 0(sp)
	lw	t3, 100(sp)
	add	t1, t2, t3
	sw	t1, 96(sp)
	lw	t2, 96(sp)
	mv	t1, t2
	sw	t1, 92(sp)
	lw	t2, 92(sp)
	lw	t1, 0(t2)
	sw	t1, 104(sp)
	li	t1, 4
	sw	t1, 120(sp)
	lw	t2, 64(sp)
	lw	t3, 120(sp)
	mul	t1, t2, t3
	sw	t1, 116(sp)
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	add	t1, t2, t3
	sw	t1, 112(sp)
	lw	t2, 112(sp)
	mv	t1, t2
	sw	t1, 108(sp)
	lw	t2, 108(sp)
	lw	t1, 0(t2)
	sw	t1, 124(sp)
	call	getInt
	mv	t1, a0
	sw	t1, 128(sp)
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	sw	t3, 0(t2)
	j	for.incr.5
for.exit.5:
	li	t1, 0
	sw	t1, 132(sp)
	j	for.cond.6
for.cond.6:
	li	t1, 32
	sw	t1, 144(sp)
	lw	t2, 0(sp)
	lw	t3, 144(sp)
	add	t1, t2, t3
	sw	t1, 140(sp)
	lw	t2, 140(sp)
	mv	t1, t2
	sw	t1, 136(sp)
	lw	t2, 136(sp)
	lw	t1, 0(t2)
	sw	t1, 148(sp)
	lw	t2, 148(sp)
	lw	t3, 132(sp)
	bge	t2,t3,for.body.6
	j	for.exit.6
for.incr.6:
	li	t1, 1
	sw	t1, 156(sp)
	lw	t2, 132(sp)
	lw	t3, 156(sp)
	add	t1, t2, t3
	sw	t1, 152(sp)
	lw	t2, 152(sp)
	mv	t1, t2
	sw	t1, 132(sp)
	j	for.cond.6
for.body.6:
	li	t1, 16
	sw	t1, 168(sp)
	lw	t2, 0(sp)
	lw	t3, 168(sp)
	add	t1, t2, t3
	sw	t1, 164(sp)
	lw	t2, 164(sp)
	mv	t1, t2
	sw	t1, 160(sp)
	lw	t2, 160(sp)
	lw	t1, 0(t2)
	sw	t1, 172(sp)
	li	t1, 4
	sw	t1, 188(sp)
	lw	t2, 132(sp)
	lw	t3, 188(sp)
	mul	t1, t2, t3
	sw	t1, 184(sp)
	lw	t2, 172(sp)
	lw	t3, 184(sp)
	add	t1, t2, t3
	sw	t1, 180(sp)
	lw	t2, 180(sp)
	mv	t1, t2
	sw	t1, 176(sp)
	lw	t2, 176(sp)
	lw	t1, 0(t2)
	sw	t1, 192(sp)
	call	getInt
	mv	t1, a0
	sw	t1, 196(sp)
	lw	t2, 176(sp)
	lw	t3, 196(sp)
	sw	t3, 0(t2)
	j	for.incr.6
for.exit.6:
	li	t1, 28
	sw	t1, 208(sp)
	lw	t2, 0(sp)
	lw	t3, 208(sp)
	add	t1, t2, t3
	sw	t1, 204(sp)
	lw	t2, 204(sp)
	mv	t1, t2
	sw	t1, 200(sp)
	lw	t2, 200(sp)
	lw	t1, 0(t2)
	sw	t1, 212(sp)
	li	t1, 1
	sw	t1, 216(sp)
	lw	t2, 200(sp)
	lw	t3, 216(sp)
	sw	t3, 0(t2)
	j	wh.cond.3
wh.cond.3:
	li	t1, 28
	sw	t1, 228(sp)
	lw	t2, 0(sp)
	lw	t3, 228(sp)
	add	t1, t2, t3
	sw	t1, 224(sp)
	lw	t2, 224(sp)
	mv	t1, t2
	sw	t1, 220(sp)
	lw	t2, 220(sp)
	lw	t1, 0(t2)
	sw	t1, 232(sp)
	li	t1, 24
	sw	t1, 244(sp)
	lw	t2, 0(sp)
	lw	t3, 244(sp)
	add	t1, t2, t3
	sw	t1, 240(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 236(sp)
	lw	t2, 236(sp)
	lw	t1, 0(t2)
	sw	t1, 248(sp)
	li	t1, 32
	sw	t1, 260(sp)
	lw	t2, 0(sp)
	lw	t3, 260(sp)
	add	t1, t2, t3
	sw	t1, 256(sp)
	lw	t2, 256(sp)
	mv	t1, t2
	sw	t1, 252(sp)
	lw	t2, 252(sp)
	lw	t1, 0(t2)
	sw	t1, 264(sp)
	lw	t2, 248(sp)
	lw	t3, 264(sp)
	add	t1, t2, t3
	sw	t1, 268(sp)
	lw	t2, 268(sp)
	lw	t3, 232(sp)
	bge	t2,t3,wh.body.3
	j	wh.exit.3
wh.body.3:
	li	t1, 28
	sw	t1, 280(sp)
	lw	t2, 0(sp)
	lw	t3, 280(sp)
	add	t1, t2, t3
	sw	t1, 276(sp)
	lw	t2, 276(sp)
	mv	t1, t2
	sw	t1, 272(sp)
	lw	t2, 272(sp)
	lw	t1, 0(t2)
	sw	t1, 284(sp)
	li	t1, 28
	sw	t1, 296(sp)
	lw	t2, 0(sp)
	lw	t3, 296(sp)
	add	t1, t2, t3
	sw	t1, 292(sp)
	lw	t2, 292(sp)
	mv	t1, t2
	sw	t1, 288(sp)
	lw	t2, 288(sp)
	lw	t1, 0(t2)
	sw	t1, 300(sp)
	li	t1, 1
	sw	t1, 308(sp)
	lw	t2, 300(sp)
	lw	t3, 308(sp)
	sll	t1, t2, t3
	sw	t1, 304(sp)
	lw	t2, 272(sp)
	lw	t3, 304(sp)
	sw	t3, 0(t2)
	j	wh.cond.3
wh.exit.3:
	li	t1, 28
	sw	t1, 320(sp)
	lw	t2, 0(sp)
	lw	t3, 320(sp)
	add	t1, t2, t3
	sw	t1, 316(sp)
	lw	t2, 316(sp)
	mv	t1, t2
	sw	t1, 312(sp)
	lw	t2, 312(sp)
	lw	t1, 0(t2)
	sw	t1, 324(sp)
	li	t1, 8
	sw	t1, 336(sp)
	lw	t2, 0(sp)
	lw	t3, 336(sp)
	add	t1, t2, t3
	sw	t1, 332(sp)
	lw	t2, 332(sp)
	mv	t1, t2
	sw	t1, 328(sp)
	lw	t2, 328(sp)
	lw	t1, 0(t2)
	sw	t1, 340(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 324(sp)
	mv	a1, t2
	lw	t2, 340(sp)
	mv	a2, t2
	li	t1, 1
	sw	t1, 344(sp)
	lw	t2, 344(sp)
	mv	a3, t2
	call	NTT.NTT
	li	t1, 28
	sw	t1, 356(sp)
	lw	t2, 0(sp)
	lw	t3, 356(sp)
	add	t1, t2, t3
	sw	t1, 352(sp)
	lw	t2, 352(sp)
	mv	t1, t2
	sw	t1, 348(sp)
	lw	t2, 348(sp)
	lw	t1, 0(t2)
	sw	t1, 360(sp)
	li	t1, 16
	sw	t1, 372(sp)
	lw	t2, 0(sp)
	lw	t3, 372(sp)
	add	t1, t2, t3
	sw	t1, 368(sp)
	lw	t2, 368(sp)
	mv	t1, t2
	sw	t1, 364(sp)
	lw	t2, 364(sp)
	lw	t1, 0(t2)
	sw	t1, 376(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 360(sp)
	mv	a1, t2
	lw	t2, 376(sp)
	mv	a2, t2
	li	t1, 1
	sw	t1, 380(sp)
	lw	t2, 380(sp)
	mv	a3, t2
	call	NTT.NTT
	li	t1, 0
	sw	t1, 384(sp)
	j	for.cond.7
for.cond.7:
	li	t1, 28
	sw	t1, 396(sp)
	lw	t2, 0(sp)
	lw	t3, 396(sp)
	add	t1, t2, t3
	sw	t1, 392(sp)
	lw	t2, 392(sp)
	mv	t1, t2
	sw	t1, 388(sp)
	lw	t2, 388(sp)
	lw	t1, 0(t2)
	sw	t1, 400(sp)
	lw	t2, 400(sp)
	lw	t3, 384(sp)
	bge	t2,t3,for.body.7
	j	for.exit.7
for.incr.7:
	li	t1, 1
	sw	t1, 408(sp)
	lw	t2, 384(sp)
	lw	t3, 408(sp)
	add	t1, t2, t3
	sw	t1, 404(sp)
	lw	t2, 404(sp)
	mv	t1, t2
	sw	t1, 384(sp)
	j	for.cond.7
for.body.7:
	li	t1, 8
	sw	t1, 420(sp)
	lw	t2, 0(sp)
	lw	t3, 420(sp)
	add	t1, t2, t3
	sw	t1, 416(sp)
	lw	t2, 416(sp)
	mv	t1, t2
	sw	t1, 412(sp)
	lw	t2, 412(sp)
	lw	t1, 0(t2)
	sw	t1, 424(sp)
	li	t1, 4
	sw	t1, 440(sp)
	lw	t2, 384(sp)
	lw	t3, 440(sp)
	mul	t1, t2, t3
	sw	t1, 436(sp)
	lw	t2, 424(sp)
	lw	t3, 436(sp)
	add	t1, t2, t3
	sw	t1, 432(sp)
	lw	t2, 432(sp)
	mv	t1, t2
	sw	t1, 428(sp)
	lw	t2, 428(sp)
	lw	t1, 0(t2)
	sw	t1, 444(sp)
	li	t1, 8
	sw	t1, 456(sp)
	lw	t2, 0(sp)
	lw	t3, 456(sp)
	add	t1, t2, t3
	sw	t1, 452(sp)
	lw	t2, 452(sp)
	mv	t1, t2
	sw	t1, 448(sp)
	lw	t2, 448(sp)
	lw	t1, 0(t2)
	sw	t1, 460(sp)
	li	t1, 4
	sw	t1, 476(sp)
	lw	t2, 384(sp)
	lw	t3, 476(sp)
	mul	t1, t2, t3
	sw	t1, 472(sp)
	lw	t2, 460(sp)
	lw	t3, 472(sp)
	add	t1, t2, t3
	sw	t1, 468(sp)
	lw	t2, 468(sp)
	mv	t1, t2
	sw	t1, 464(sp)
	lw	t2, 464(sp)
	lw	t1, 0(t2)
	sw	t1, 480(sp)
	li	t1, 16
	sw	t1, 492(sp)
	lw	t2, 0(sp)
	lw	t3, 492(sp)
	add	t1, t2, t3
	sw	t1, 488(sp)
	lw	t2, 488(sp)
	mv	t1, t2
	sw	t1, 484(sp)
	lw	t2, 484(sp)
	lw	t1, 0(t2)
	sw	t1, 496(sp)
	li	t1, 4
	sw	t1, 512(sp)
	lw	t2, 384(sp)
	lw	t3, 512(sp)
	mul	t1, t2, t3
	sw	t1, 508(sp)
	lw	t2, 496(sp)
	lw	t3, 508(sp)
	add	t1, t2, t3
	sw	t1, 504(sp)
	lw	t2, 504(sp)
	mv	t1, t2
	sw	t1, 500(sp)
	lw	t2, 500(sp)
	lw	t1, 0(t2)
	sw	t1, 516(sp)
	li	t1, 4
	sw	t1, 528(sp)
	lw	t2, 0(sp)
	lw	t3, 528(sp)
	add	t1, t2, t3
	sw	t1, 524(sp)
	lw	t2, 524(sp)
	mv	t1, t2
	sw	t1, 520(sp)
	lw	t2, 520(sp)
	lw	t1, 0(t2)
	sw	t1, 532(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 480(sp)
	mv	a1, t2
	lw	t2, 516(sp)
	mv	a2, t2
	lw	t2, 532(sp)
	mv	a3, t2
	call	mulmod.mulmod
	mv	t1, a0
	sw	t1, 536(sp)
	lw	t2, 428(sp)
	lw	t3, 536(sp)
	sw	t3, 0(t2)
	j	for.incr.7
for.exit.7:
	li	t1, 28
	sw	t1, 548(sp)
	lw	t2, 0(sp)
	lw	t3, 548(sp)
	add	t1, t2, t3
	sw	t1, 544(sp)
	lw	t2, 544(sp)
	mv	t1, t2
	sw	t1, 540(sp)
	lw	t2, 540(sp)
	lw	t1, 0(t2)
	sw	t1, 552(sp)
	li	t1, 8
	sw	t1, 564(sp)
	lw	t2, 0(sp)
	lw	t3, 564(sp)
	add	t1, t2, t3
	sw	t1, 560(sp)
	lw	t2, 560(sp)
	mv	t1, t2
	sw	t1, 556(sp)
	lw	t2, 556(sp)
	lw	t1, 0(t2)
	sw	t1, 568(sp)
	li	t1, 1
	sw	t1, 576(sp)
	lw	t3, 576(sp)
	sub	t1, zero, t3
	sw	t1, 572(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 552(sp)
	mv	a1, t2
	lw	t2, 568(sp)
	mv	a2, t2
	lw	t2, 572(sp)
	mv	a3, t2
	call	NTT.NTT
	li	t1, 28
	sw	t1, 588(sp)
	lw	t2, 0(sp)
	lw	t3, 588(sp)
	add	t1, t2, t3
	sw	t1, 584(sp)
	lw	t2, 584(sp)
	mv	t1, t2
	sw	t1, 580(sp)
	lw	t2, 580(sp)
	lw	t1, 0(t2)
	sw	t1, 592(sp)
	li	t1, 4
	sw	t1, 604(sp)
	lw	t2, 0(sp)
	lw	t3, 604(sp)
	add	t1, t2, t3
	sw	t1, 600(sp)
	lw	t2, 600(sp)
	mv	t1, t2
	sw	t1, 596(sp)
	lw	t2, 596(sp)
	lw	t1, 0(t2)
	sw	t1, 608(sp)
	li	t1, 2
	sw	t1, 616(sp)
	lw	t2, 608(sp)
	lw	t3, 616(sp)
	sub	t1, t2, t3
	sw	t1, 612(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 592(sp)
	mv	a1, t2
	lw	t2, 612(sp)
	mv	a2, t2
	call	KSM.KSM
	mv	t1, a0
	sw	t1, 620(sp)
	li	t1, 0
	sw	t1, 624(sp)
	j	for.cond.8
for.cond.8:
	li	t1, 28
	sw	t1, 636(sp)
	lw	t2, 0(sp)
	lw	t3, 636(sp)
	add	t1, t2, t3
	sw	t1, 632(sp)
	lw	t2, 632(sp)
	mv	t1, t2
	sw	t1, 628(sp)
	lw	t2, 628(sp)
	lw	t1, 0(t2)
	sw	t1, 640(sp)
	lw	t2, 624(sp)
	lw	t3, 640(sp)
	blt	t2,t3,for.body.8
	j	for.exit.8
for.incr.8:
	li	t1, 1
	sw	t1, 648(sp)
	lw	t2, 624(sp)
	lw	t3, 648(sp)
	add	t1, t2, t3
	sw	t1, 644(sp)
	lw	t2, 644(sp)
	mv	t1, t2
	sw	t1, 624(sp)
	j	for.cond.8
for.body.8:
	li	t1, 8
	sw	t1, 660(sp)
	lw	t2, 0(sp)
	lw	t3, 660(sp)
	add	t1, t2, t3
	sw	t1, 656(sp)
	lw	t2, 656(sp)
	mv	t1, t2
	sw	t1, 652(sp)
	lw	t2, 652(sp)
	lw	t1, 0(t2)
	sw	t1, 664(sp)
	li	t1, 4
	sw	t1, 680(sp)
	lw	t2, 624(sp)
	lw	t3, 680(sp)
	mul	t1, t2, t3
	sw	t1, 676(sp)
	lw	t2, 664(sp)
	lw	t3, 676(sp)
	add	t1, t2, t3
	sw	t1, 672(sp)
	lw	t2, 672(sp)
	mv	t1, t2
	sw	t1, 668(sp)
	lw	t2, 668(sp)
	lw	t1, 0(t2)
	sw	t1, 684(sp)
	li	t1, 8
	sw	t1, 696(sp)
	lw	t2, 0(sp)
	lw	t3, 696(sp)
	add	t1, t2, t3
	sw	t1, 692(sp)
	lw	t2, 692(sp)
	mv	t1, t2
	sw	t1, 688(sp)
	lw	t2, 688(sp)
	lw	t1, 0(t2)
	sw	t1, 700(sp)
	li	t1, 4
	sw	t1, 716(sp)
	lw	t2, 624(sp)
	lw	t3, 716(sp)
	mul	t1, t2, t3
	sw	t1, 712(sp)
	lw	t2, 700(sp)
	lw	t3, 712(sp)
	add	t1, t2, t3
	sw	t1, 708(sp)
	lw	t2, 708(sp)
	mv	t1, t2
	sw	t1, 704(sp)
	lw	t2, 704(sp)
	lw	t1, 0(t2)
	sw	t1, 720(sp)
	li	t1, 4
	sw	t1, 732(sp)
	lw	t2, 0(sp)
	lw	t3, 732(sp)
	add	t1, t2, t3
	sw	t1, 728(sp)
	lw	t2, 728(sp)
	mv	t1, t2
	sw	t1, 724(sp)
	lw	t2, 724(sp)
	lw	t1, 0(t2)
	sw	t1, 736(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 720(sp)
	mv	a1, t2
	lw	t2, 620(sp)
	mv	a2, t2
	lw	t2, 736(sp)
	mv	a3, t2
	call	mulmod.mulmod
	mv	t1, a0
	sw	t1, 740(sp)
	lw	t2, 668(sp)
	lw	t3, 740(sp)
	sw	t3, 0(t2)
	j	for.incr.8
for.exit.8:
	li	t1, 0
	sw	t1, 744(sp)
	j	for.cond.9
for.cond.9:
	li	t1, 32
	sw	t1, 756(sp)
	lw	t2, 0(sp)
	lw	t3, 756(sp)
	add	t1, t2, t3
	sw	t1, 752(sp)
	lw	t2, 752(sp)
	mv	t1, t2
	sw	t1, 748(sp)
	lw	t2, 748(sp)
	lw	t1, 0(t2)
	sw	t1, 760(sp)
	li	t1, 24
	sw	t1, 772(sp)
	lw	t2, 0(sp)
	lw	t3, 772(sp)
	add	t1, t2, t3
	sw	t1, 768(sp)
	lw	t2, 768(sp)
	mv	t1, t2
	sw	t1, 764(sp)
	lw	t2, 764(sp)
	lw	t1, 0(t2)
	sw	t1, 776(sp)
	lw	t2, 760(sp)
	lw	t3, 776(sp)
	add	t1, t2, t3
	sw	t1, 780(sp)
	lw	t2, 780(sp)
	lw	t3, 744(sp)
	bge	t2,t3,for.body.9
	j	for.exit.9
for.incr.9:
	li	t1, 1
	sw	t1, 788(sp)
	lw	t2, 744(sp)
	lw	t3, 788(sp)
	add	t1, t2, t3
	sw	t1, 784(sp)
	lw	t2, 784(sp)
	mv	t1, t2
	sw	t1, 744(sp)
	j	for.cond.9
for.body.9:
	li	t1, 8
	sw	t1, 800(sp)
	lw	t2, 0(sp)
	lw	t3, 800(sp)
	add	t1, t2, t3
	sw	t1, 796(sp)
	lw	t2, 796(sp)
	mv	t1, t2
	sw	t1, 792(sp)
	lw	t2, 792(sp)
	lw	t1, 0(t2)
	sw	t1, 804(sp)
	li	t1, 4
	sw	t1, 820(sp)
	lw	t2, 744(sp)
	lw	t3, 820(sp)
	mul	t1, t2, t3
	sw	t1, 816(sp)
	lw	t2, 804(sp)
	lw	t3, 816(sp)
	add	t1, t2, t3
	sw	t1, 812(sp)
	lw	t2, 812(sp)
	mv	t1, t2
	sw	t1, 808(sp)
	lw	t2, 808(sp)
	lw	t1, 0(t2)
	sw	t1, 824(sp)
	lw	t2, 824(sp)
	mv	a0, t2
	call	printlnInt
	j	for.incr.9
for.exit.9:
	j	exit.17
                            #function ends.
	.globl	taskStress.taskStress
	.p2align	1
	.type	taskStress.taskStress,@function
taskStress.taskStress:
entry.18:
	li	s1, -22976
	add	sp, sp, s1
	mv	t1, ra
	sw	t1, 4(sp)
	sub	s0, sp, s1
	mv	t1, s0
	sw	t1, 8(sp)
	mv	t1, a0
	sw	t1, 0(sp)
	li	t1, 998
	sw	t1, 12(sp)
	li	t1, 3
	sw	t1, 16(sp)
	li	t1, 9
	sw	t1, 20(sp)
	li	t1, 6
	sw	t1, 24(sp)
	li	t1, 2
	sw	t1, 28(sp)
	li	t1, 4
	sw	t1, 32(sp)
	li	t1, 2
	sw	t1, 36(sp)
	li	t1, 1
	sw	t1, 40(sp)
	li	t1, 9
	sw	t1, 44(sp)
	li	t1, 4
	sw	t1, 48(sp)
	li	t1, 4
	sw	t1, 52(sp)
	li	t1, 6
	sw	t1, 56(sp)
	li	t1, 5
	sw	t1, 60(sp)
	li	t1, 9
	sw	t1, 64(sp)
	li	t1, 7
	sw	t1, 68(sp)
	li	t1, 8
	sw	t1, 72(sp)
	li	t1, 6
	sw	t1, 76(sp)
	li	t1, 2
	sw	t1, 80(sp)
	li	t1, 4
	sw	t1, 84(sp)
	li	t1, 7
	sw	t1, 88(sp)
	li	t1, 1
	sw	t1, 92(sp)
	li	t1, 4
	sw	t1, 96(sp)
	li	t1, 8
	sw	t1, 100(sp)
	li	t1, 6
	sw	t1, 104(sp)
	li	t1, 6
	sw	t1, 108(sp)
	li	t1, 1
	sw	t1, 112(sp)
	li	t1, 3
	sw	t1, 116(sp)
	li	t1, 9
	sw	t1, 120(sp)
	li	t1, 4
	sw	t1, 124(sp)
	li	t1, 4
	sw	t1, 128(sp)
	li	t1, 1
	sw	t1, 132(sp)
	li	t1, 4
	sw	t1, 136(sp)
	li	t1, 2
	sw	t1, 140(sp)
	li	t1, 8
	sw	t1, 144(sp)
	li	t1, 6
	sw	t1, 148(sp)
	li	t1, 5
	sw	t1, 152(sp)
	li	t1, 3
	sw	t1, 156(sp)
	li	t1, 3
	sw	t1, 160(sp)
	li	t1, 1
	sw	t1, 164(sp)
	li	t1, 8
	sw	t1, 168(sp)
	li	t1, 4
	sw	t1, 172(sp)
	li	t1, 1
	sw	t1, 176(sp)
	li	t1, 5
	sw	t1, 180(sp)
	li	t1, 8
	sw	t1, 184(sp)
	li	t1, 7
	sw	t1, 188(sp)
	li	t1, 5
	sw	t1, 192(sp)
	li	t1, 5
	sw	t1, 196(sp)
	li	t1, 2
	sw	t1, 200(sp)
	li	t1, 7
	sw	t1, 204(sp)
	li	t1, 7
	sw	t1, 208(sp)
	li	t1, 0
	sw	t1, 212(sp)
	j	for.cond.10
exit.18:
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	li	s1, 22976
	add	sp, sp, s1
	ret
for.cond.10:
	lw	t2, 212(sp)
	lw	t3, 12(sp)
	rem	t1, t2, t3
	sw	t1, 216(sp)
	li	t1, 100
	sw	t1, 220(sp)
	lw	t2, 216(sp)
	lw	t3, 220(sp)
	blt	t2,t3,for.body.10
	j	for.exit.10
for.incr.10:
	li	t1, 10
	sw	t1, 232(sp)
	lw	t2, 228(sp)
	lw	t3, 232(sp)
	add	t1, t2, t3
	sw	t1, 224(sp)
	lw	t2, 224(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 20(sp)
	lw	t2, 236(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 28(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	lw	t2, 44(sp)
	mv	t1, t2
	sw	t1, 48(sp)
	lw	t2, 60(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	lw	t2, 244(sp)
	mv	t1, t2
	sw	t1, 68(sp)
	lw	t2, 248(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	lw	t2, 252(sp)
	mv	t1, t2
	sw	t1, 76(sp)
	lw	t2, 80(sp)
	mv	t1, t2
	sw	t1, 84(sp)
	lw	t2, 92(sp)
	mv	t1, t2
	sw	t1, 96(sp)
	lw	t2, 256(sp)
	mv	t1, t2
	sw	t1, 100(sp)
	lw	t2, 260(sp)
	mv	t1, t2
	sw	t1, 104(sp)
	lw	t2, 264(sp)
	mv	t1, t2
	sw	t1, 108(sp)
	lw	t2, 268(sp)
	mv	t1, t2
	sw	t1, 112(sp)
	lw	t2, 272(sp)
	mv	t1, t2
	sw	t1, 116(sp)
	lw	t2, 276(sp)
	mv	t1, t2
	sw	t1, 120(sp)
	lw	t2, 124(sp)
	mv	t1, t2
	sw	t1, 128(sp)
	lw	t2, 136(sp)
	mv	t1, t2
	sw	t1, 140(sp)
	lw	t2, 148(sp)
	mv	t1, t2
	sw	t1, 152(sp)
	lw	t2, 164(sp)
	mv	t1, t2
	sw	t1, 168(sp)
	lw	t2, 172(sp)
	mv	t1, t2
	sw	t1, 176(sp)
	lw	t2, 280(sp)
	mv	t1, t2
	sw	t1, 180(sp)
	lw	t2, 188(sp)
	mv	t1, t2
	sw	t1, 192(sp)
	lw	t2, 284(sp)
	mv	t1, t2
	sw	t1, 196(sp)
	lw	t2, 200(sp)
	mv	t1, t2
	sw	t1, 204(sp)
	lw	t2, 208(sp)
	mv	t1, t2
	sw	t1, 212(sp)
	lw	t2, 288(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	lw	t2, 292(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 40(sp)
	mv	t1, t2
	sw	t1, 44(sp)
	lw	t2, 56(sp)
	mv	t1, t2
	sw	t1, 60(sp)
	lw	t2, 296(sp)
	mv	t1, t2
	sw	t1, 80(sp)
	lw	t2, 88(sp)
	mv	t1, t2
	sw	t1, 92(sp)
	lw	t2, 300(sp)
	mv	t1, t2
	sw	t1, 124(sp)
	lw	t2, 132(sp)
	mv	t1, t2
	sw	t1, 136(sp)
	lw	t2, 144(sp)
	mv	t1, t2
	sw	t1, 148(sp)
	lw	t2, 160(sp)
	mv	t1, t2
	sw	t1, 164(sp)
	lw	t2, 304(sp)
	mv	t1, t2
	sw	t1, 172(sp)
	lw	t2, 184(sp)
	mv	t1, t2
	sw	t1, 188(sp)
	lw	t2, 308(sp)
	mv	t1, t2
	sw	t1, 200(sp)
	lw	t2, 312(sp)
	mv	t1, t2
	sw	t1, 208(sp)
	lw	t2, 316(sp)
	mv	t1, t2
	sw	t1, 40(sp)
	lw	t2, 52(sp)
	mv	t1, t2
	sw	t1, 56(sp)
	lw	t2, 320(sp)
	mv	t1, t2
	sw	t1, 88(sp)
	lw	t2, 324(sp)
	mv	t1, t2
	sw	t1, 132(sp)
	lw	t2, 328(sp)
	mv	t1, t2
	sw	t1, 144(sp)
	lw	t2, 156(sp)
	mv	t1, t2
	sw	t1, 160(sp)
	lw	t2, 332(sp)
	mv	t1, t2
	sw	t1, 184(sp)
	lw	t2, 336(sp)
	mv	t1, t2
	sw	t1, 52(sp)
	lw	t2, 340(sp)
	mv	t1, t2
	sw	t1, 156(sp)
	j	for.cond.10
for.body.10:
	li	t1, 6
	sw	t1, 344(sp)
	lw	t2, 204(sp)
	lw	t3, 344(sp)
	add	t1, t2, t3
	sw	t1, 312(sp)
	li	t1, 4
	sw	t1, 348(sp)
	lw	t2, 196(sp)
	lw	t3, 348(sp)
	add	t1, t2, t3
	sw	t1, 308(sp)
	li	t1, 9
	sw	t1, 352(sp)
	lw	t2, 192(sp)
	lw	t3, 352(sp)
	add	t1, t2, t3
	sw	t1, 284(sp)
	li	t1, 1
	sw	t1, 356(sp)
	lw	t2, 180(sp)
	lw	t3, 356(sp)
	add	t1, t2, t3
	sw	t1, 332(sp)
	li	t1, 4
	sw	t1, 360(sp)
	lw	t2, 176(sp)
	lw	t3, 360(sp)
	add	t1, t2, t3
	sw	t1, 280(sp)
	li	t1, 6
	sw	t1, 364(sp)
	lw	t2, 168(sp)
	lw	t3, 364(sp)
	add	t1, t2, t3
	sw	t1, 304(sp)
	li	t1, 6
	sw	t1, 368(sp)
	lw	t2, 152(sp)
	lw	t3, 368(sp)
	add	t1, t2, t3
	sw	t1, 340(sp)
	li	t1, 2
	sw	t1, 372(sp)
	lw	t2, 140(sp)
	lw	t3, 372(sp)
	add	t1, t2, t3
	sw	t1, 328(sp)
	li	t1, 1
	sw	t1, 376(sp)
	lw	t2, 128(sp)
	lw	t3, 376(sp)
	add	t1, t2, t3
	sw	t1, 324(sp)
	li	t1, 1
	sw	t1, 380(sp)
	lw	t2, 120(sp)
	lw	t3, 380(sp)
	add	t1, t2, t3
	sw	t1, 300(sp)
	li	t1, 4
	sw	t1, 384(sp)
	lw	t2, 116(sp)
	lw	t3, 384(sp)
	add	t1, t2, t3
	sw	t1, 276(sp)
	li	t1, 9
	sw	t1, 388(sp)
	lw	t2, 112(sp)
	lw	t3, 388(sp)
	add	t1, t2, t3
	sw	t1, 272(sp)
	li	t1, 8
	sw	t1, 392(sp)
	lw	t2, 108(sp)
	lw	t3, 392(sp)
	add	t1, t2, t3
	sw	t1, 268(sp)
	li	t1, 9
	sw	t1, 396(sp)
	lw	t2, 104(sp)
	lw	t3, 396(sp)
	add	t1, t2, t3
	sw	t1, 264(sp)
	li	t1, 8
	sw	t1, 400(sp)
	lw	t2, 100(sp)
	lw	t3, 400(sp)
	add	t1, t2, t3
	sw	t1, 260(sp)
	li	t1, 6
	sw	t1, 404(sp)
	lw	t2, 96(sp)
	lw	t3, 404(sp)
	add	t1, t2, t3
	sw	t1, 256(sp)
	li	t1, 6
	sw	t1, 408(sp)
	lw	t2, 84(sp)
	lw	t3, 408(sp)
	add	t1, t2, t3
	sw	t1, 320(sp)
	li	t1, 7
	sw	t1, 412(sp)
	lw	t2, 76(sp)
	lw	t3, 412(sp)
	add	t1, t2, t3
	sw	t1, 296(sp)
	li	t1, 5
	sw	t1, 416(sp)
	lw	t2, 72(sp)
	lw	t3, 416(sp)
	add	t1, t2, t3
	sw	t1, 252(sp)
	li	t1, 1
	sw	t1, 420(sp)
	lw	t2, 68(sp)
	lw	t3, 420(sp)
	add	t1, t2, t3
	sw	t1, 248(sp)
	li	t1, 7
	sw	t1, 424(sp)
	lw	t2, 64(sp)
	lw	t3, 424(sp)
	add	t1, t2, t3
	sw	t1, 244(sp)
	li	t1, 9
	sw	t1, 428(sp)
	lw	t2, 48(sp)
	lw	t3, 428(sp)
	add	t1, t2, t3
	sw	t1, 336(sp)
	li	t1, 9
	sw	t1, 432(sp)
	lw	t2, 36(sp)
	lw	t3, 432(sp)
	add	t1, t2, t3
	sw	t1, 316(sp)
	li	t1, 9
	sw	t1, 436(sp)
	lw	t2, 32(sp)
	lw	t3, 436(sp)
	add	t1, t2, t3
	sw	t1, 240(sp)
	li	t1, 9
	sw	t1, 440(sp)
	lw	t2, 24(sp)
	lw	t3, 440(sp)
	add	t1, t2, t3
	sw	t1, 292(sp)
	li	t1, 2
	sw	t1, 444(sp)
	lw	t2, 20(sp)
	lw	t3, 444(sp)
	add	t1, t2, t3
	sw	t1, 236(sp)
	li	t1, 2
	sw	t1, 448(sp)
	lw	t2, 12(sp)
	lw	t3, 448(sp)
	div	t1, t2, t3
	sw	t1, 288(sp)
	li	t1, 1
	sw	t1, 452(sp)
	lw	t2, 12(sp)
	lw	t3, 452(sp)
	xor	t1, t2, t3
	sw	t1, 228(sp)
	j	for.incr.10
for.exit.10:
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 460(sp)
	lw	t2, 460(sp)
	mv	t1, t2
	sw	t1, 456(sp)
	lw	t2, 456(sp)
	lw	t1, 0(t2)
	sw	t1, 464(sp)
	li	t1, 1
	sw	t1, 472(sp)
	lw	t3, 472(sp)
	sub	t1, zero, t3
	sw	t1, 468(sp)
	lw	t2, 456(sp)
	lw	t3, 468(sp)
	sw	t3, 0(t2)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 480(sp)
	lw	t2, 480(sp)
	mv	t1, t2
	sw	t1, 476(sp)
	lw	t2, 476(sp)
	lw	t1, 0(t2)
	sw	t1, 484(sp)
	lw	t2, 476(sp)
	lw	t3, 12(sp)
	sw	t3, 0(t2)
	lw	t2, 12(sp)
	mv	t1, t2
	sw	t1, 488(sp)
	j	for.cond.11
for.cond.11:
	lw	t2, 204(sp)
	lw	t3, 488(sp)
	xor	t1, t2, t3
	sw	t1, 496(sp)
	lw	t2, 496(sp)
	seqz	t1, t2
	sb	t1, 492(sp)
	lb	t2, 492(sp)
	mv	t1, t2
	sb	t1, 500(sp)
	lb	t2, 492(sp)
	bne	t2,zero,logic.uncut
	j	logic.exit
for.incr.11:
	li	t1, 1
	sw	t1, 512(sp)
	lw	t2, 508(sp)
	lw	t3, 512(sp)
	add	t1, t2, t3
	sw	t1, 504(sp)
	lw	t2, 504(sp)
	mv	t1, t2
	sw	t1, 488(sp)
	j	for.cond.11
for.body.11:
	li	t1, 1
	sw	t1, 520(sp)
	lw	t2, 488(sp)
	lw	t3, 520(sp)
	add	t1, t2, t3
	sw	t1, 516(sp)
	lw	t2, 516(sp)
	mv	t1, t2
	sw	t1, 508(sp)
	j	for.cond.12
for.exit.11:
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 528(sp)
	lw	t2, 528(sp)
	mv	t1, t2
	sw	t1, 524(sp)
	lw	t2, 524(sp)
	lw	t1, 0(t2)
	sw	t1, 532(sp)
	li	t1, 1
	sw	t1, 540(sp)
	lw	t3, 540(sp)
	sub	t1, zero, t3
	sw	t1, 536(sp)
	lw	t2, 532(sp)
	lw	t3, 536(sp)
	beq	t2,t3,if.true.5
	j	if.false.5
logic.uncut:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	sw	t1, 548(sp)
	lw	t2, 548(sp)
	snez	t1, t2
	sb	t1, 544(sp)
	lb	t2, 544(sp)
	mv	t1, t2
	sb	t1, 552(sp)
	lb	t2, 544(sp)
	bne	t2,zero,logic.uncut.1
	j	logic.exit.1
logic.exit:
	lb	t2, 500(sp)
	bne	t2,zero,for.body.11
	j	for.exit.11
logic.uncut.1:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	sb	t1, 556(sp)
	lb	t2, 556(sp)
	xori	t1, t2, 1
	sb	t1, 556(sp)
	lb	t2, 556(sp)
	mv	t1, t2
	sb	t1, 552(sp)
	j	logic.exit.1
logic.exit.1:
	lb	t2, 552(sp)
	mv	t1, t2
	sb	t1, 560(sp)
	lb	t2, 552(sp)
	bne	t2,zero,logic.uncut.2
	j	logic.exit.2
logic.uncut.2:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	sb	t1, 564(sp)
	lb	t2, 564(sp)
	xori	t1, t2, 1
	sb	t1, 564(sp)
	lb	t2, 564(sp)
	mv	t1, t2
	sb	t1, 560(sp)
	j	logic.exit.2
logic.exit.2:
	lb	t2, 560(sp)
	mv	t1, t2
	sb	t1, 568(sp)
	lb	t2, 560(sp)
	bne	t2,zero,logic.uncut.3
	j	logic.exit.3
logic.uncut.3:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	sb	t1, 572(sp)
	lb	t2, 572(sp)
	xori	t1, t2, 1
	sb	t1, 572(sp)
	lb	t2, 572(sp)
	mv	t1, t2
	sb	t1, 568(sp)
	j	logic.exit.3
logic.exit.3:
	lb	t2, 568(sp)
	mv	t1, t2
	sb	t1, 576(sp)
	lb	t2, 568(sp)
	bne	t2,zero,logic.uncut.4
	j	logic.exit.4
logic.uncut.4:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	sw	t1, 584(sp)
	lw	t2, 584(sp)
	seqz	t1, t2
	sb	t1, 580(sp)
	lb	t2, 580(sp)
	mv	t1, t2
	sb	t1, 576(sp)
	j	logic.exit.4
logic.exit.4:
	lb	t2, 576(sp)
	mv	t1, t2
	sb	t1, 588(sp)
	lb	t2, 576(sp)
	bne	t2,zero,logic.uncut.5
	j	logic.exit.5
logic.uncut.5:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	sb	t1, 592(sp)
	lb	t2, 592(sp)
	xori	t1, t2, 1
	sb	t1, 592(sp)
	lb	t2, 592(sp)
	mv	t1, t2
	sb	t1, 588(sp)
	j	logic.exit.5
logic.exit.5:
	lb	t2, 588(sp)
	mv	t1, t2
	sb	t1, 596(sp)
	lb	t2, 588(sp)
	bne	t2,zero,logic.uncut.6
	j	logic.exit.6
logic.uncut.6:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	sb	t1, 600(sp)
	lb	t2, 600(sp)
	mv	t1, t2
	sb	t1, 596(sp)
	j	logic.exit.6
logic.exit.6:
	lb	t2, 596(sp)
	mv	t1, t2
	sb	t1, 604(sp)
	lb	t2, 596(sp)
	bne	t2,zero,logic.exit.7
	j	logic.uncut.7
logic.uncut.7:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	sw	t1, 612(sp)
	lw	t2, 612(sp)
	seqz	t1, t2
	sb	t1, 608(sp)
	lb	t2, 608(sp)
	mv	t1, t2
	sb	t1, 616(sp)
	lb	t2, 608(sp)
	bne	t2,zero,logic.uncut.8
	j	logic.exit.8
logic.exit.7:
	lb	t2, 604(sp)
	mv	t1, t2
	sb	t1, 620(sp)
	lb	t2, 604(sp)
	bne	t2,zero,logic.exit.9
	j	logic.uncut.9
logic.uncut.8:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	sb	t1, 624(sp)
	lb	t2, 624(sp)
	xori	t1, t2, 1
	sb	t1, 624(sp)
	lb	t2, 624(sp)
	mv	t1, t2
	sb	t1, 616(sp)
	j	logic.exit.8
logic.exit.8:
	lb	t2, 616(sp)
	mv	t1, t2
	sb	t1, 604(sp)
	j	logic.exit.7
logic.uncut.9:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	sb	t1, 628(sp)
	lb	t2, 628(sp)
	mv	t1, t2
	sb	t1, 632(sp)
	lb	t2, 628(sp)
	bne	t2,zero,logic.uncut.10
	j	logic.exit.10
logic.exit.9:
	lb	t2, 620(sp)
	mv	t1, t2
	sb	t1, 636(sp)
	lb	t2, 620(sp)
	bne	t2,zero,logic.exit.11
	j	logic.uncut.11
logic.uncut.10:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	sb	t1, 640(sp)
	lb	t2, 640(sp)
	xori	t1, t2, 1
	sb	t1, 640(sp)
	lb	t2, 640(sp)
	mv	t1, t2
	sb	t1, 632(sp)
	j	logic.exit.10
logic.exit.10:
	lb	t2, 632(sp)
	mv	t1, t2
	sb	t1, 620(sp)
	j	logic.exit.9
logic.uncut.11:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	sb	t1, 644(sp)
	lb	t2, 644(sp)
	xori	t1, t2, 1
	sb	t1, 644(sp)
	lb	t2, 644(sp)
	mv	t1, t2
	sb	t1, 636(sp)
	j	logic.exit.11
logic.exit.11:
	lb	t2, 636(sp)
	mv	t1, t2
	sb	t1, 648(sp)
	lb	t2, 636(sp)
	bne	t2,zero,logic.exit.12
	j	logic.uncut.12
logic.uncut.12:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	sw	t1, 656(sp)
	lw	t2, 656(sp)
	seqz	t1, t2
	sb	t1, 652(sp)
	lb	t2, 652(sp)
	mv	t1, t2
	sb	t1, 648(sp)
	j	logic.exit.12
logic.exit.12:
	lb	t2, 648(sp)
	mv	t1, t2
	sb	t1, 660(sp)
	lb	t2, 648(sp)
	bne	t2,zero,logic.exit.13
	j	logic.uncut.13
logic.uncut.13:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	sb	t1, 664(sp)
	lb	t2, 664(sp)
	xori	t1, t2, 1
	sb	t1, 664(sp)
	lb	t2, 664(sp)
	mv	t1, t2
	sb	t1, 660(sp)
	j	logic.exit.13
logic.exit.13:
	lb	t2, 660(sp)
	mv	t1, t2
	sb	t1, 668(sp)
	lb	t2, 660(sp)
	bne	t2,zero,logic.exit.14
	j	logic.uncut.14
logic.uncut.14:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	sb	t1, 672(sp)
	lb	t2, 672(sp)
	mv	t1, t2
	sb	t1, 668(sp)
	j	logic.exit.14
logic.exit.14:
	lb	t2, 668(sp)
	mv	t1, t2
	sb	t1, 676(sp)
	lb	t2, 668(sp)
	bne	t2,zero,logic.exit.15
	j	logic.uncut.15
logic.uncut.15:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	sb	t1, 680(sp)
	lb	t2, 680(sp)
	mv	t1, t2
	sb	t1, 676(sp)
	j	logic.exit.15
logic.exit.15:
	lb	t2, 676(sp)
	mv	t1, t2
	sb	t1, 684(sp)
	lb	t2, 676(sp)
	bne	t2,zero,logic.exit.16
	j	logic.uncut.16
logic.uncut.16:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	sw	t1, 692(sp)
	lw	t2, 692(sp)
	snez	t1, t2
	sb	t1, 688(sp)
	lb	t2, 688(sp)
	mv	t1, t2
	sb	t1, 684(sp)
	j	logic.exit.16
logic.exit.16:
	lb	t2, 684(sp)
	mv	t1, t2
	sb	t1, 696(sp)
	lb	t2, 684(sp)
	bne	t2,zero,logic.exit.17
	j	logic.uncut.17
logic.uncut.17:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	sb	t1, 700(sp)
	lb	t2, 700(sp)
	mv	t1, t2
	sb	t1, 696(sp)
	j	logic.exit.17
logic.exit.17:
	lb	t2, 696(sp)
	mv	t1, t2
	sb	t1, 704(sp)
	lb	t2, 696(sp)
	bne	t2,zero,logic.exit.18
	j	logic.uncut.18
logic.uncut.18:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	sb	t1, 708(sp)
	lb	t2, 708(sp)
	mv	t1, t2
	sb	t1, 712(sp)
	lb	t2, 708(sp)
	bne	t2,zero,logic.uncut.19
	j	logic.exit.19
logic.exit.18:
	lb	t2, 704(sp)
	mv	t1, t2
	sb	t1, 716(sp)
	lb	t2, 704(sp)
	bne	t2,zero,logic.exit.20
	j	logic.uncut.20
logic.uncut.19:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	sw	t1, 724(sp)
	lw	t2, 724(sp)
	seqz	t1, t2
	sb	t1, 720(sp)
	lb	t2, 720(sp)
	mv	t1, t2
	sb	t1, 712(sp)
	j	logic.exit.19
logic.exit.19:
	lb	t2, 712(sp)
	mv	t1, t2
	sb	t1, 704(sp)
	j	logic.exit.18
logic.uncut.20:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	sb	t1, 728(sp)
	lb	t2, 728(sp)
	xori	t1, t2, 1
	sb	t1, 728(sp)
	lb	t2, 728(sp)
	mv	t1, t2
	sb	t1, 732(sp)
	lb	t2, 728(sp)
	bne	t2,zero,logic.uncut.21
	j	logic.exit.21
logic.exit.20:
	lb	t2, 716(sp)
	mv	t1, t2
	sb	t1, 736(sp)
	lb	t2, 716(sp)
	bne	t2,zero,logic.exit.32
	j	logic.uncut.32
logic.uncut.21:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	sb	t1, 740(sp)
	lb	t2, 740(sp)
	mv	t1, t2
	sb	t1, 732(sp)
	j	logic.exit.21
logic.exit.21:
	lb	t2, 732(sp)
	mv	t1, t2
	sb	t1, 744(sp)
	lb	t2, 732(sp)
	bne	t2,zero,logic.uncut.22
	j	logic.exit.22
logic.uncut.22:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	sw	t1, 752(sp)
	lw	t2, 752(sp)
	snez	t1, t2
	sb	t1, 748(sp)
	lb	t2, 748(sp)
	mv	t1, t2
	sb	t1, 744(sp)
	j	logic.exit.22
logic.exit.22:
	lb	t2, 744(sp)
	mv	t1, t2
	sb	t1, 756(sp)
	lb	t2, 744(sp)
	bne	t2,zero,logic.uncut.23
	j	logic.exit.23
logic.uncut.23:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	sb	t1, 760(sp)
	lb	t2, 760(sp)
	xori	t1, t2, 1
	sb	t1, 760(sp)
	lb	t2, 760(sp)
	mv	t1, t2
	sb	t1, 756(sp)
	j	logic.exit.23
logic.exit.23:
	lb	t2, 756(sp)
	mv	t1, t2
	sb	t1, 764(sp)
	lb	t2, 756(sp)
	bne	t2,zero,logic.uncut.24
	j	logic.exit.24
logic.uncut.24:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	sw	t1, 772(sp)
	lw	t2, 772(sp)
	snez	t1, t2
	sb	t1, 768(sp)
	lb	t2, 768(sp)
	mv	t1, t2
	sb	t1, 764(sp)
	j	logic.exit.24
logic.exit.24:
	lb	t2, 764(sp)
	mv	t1, t2
	sb	t1, 776(sp)
	lb	t2, 764(sp)
	bne	t2,zero,logic.uncut.25
	j	logic.exit.25
logic.uncut.25:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	sw	t1, 784(sp)
	lw	t2, 784(sp)
	seqz	t1, t2
	sb	t1, 780(sp)
	lb	t2, 780(sp)
	mv	t1, t2
	sb	t1, 776(sp)
	j	logic.exit.25
logic.exit.25:
	lb	t2, 776(sp)
	mv	t1, t2
	sb	t1, 788(sp)
	lb	t2, 776(sp)
	bne	t2,zero,logic.uncut.26
	j	logic.exit.26
logic.uncut.26:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	sw	t1, 796(sp)
	lw	t2, 796(sp)
	seqz	t1, t2
	sb	t1, 792(sp)
	lb	t2, 792(sp)
	mv	t1, t2
	sb	t1, 788(sp)
	j	logic.exit.26
logic.exit.26:
	lb	t2, 788(sp)
	mv	t1, t2
	sb	t1, 800(sp)
	lb	t2, 788(sp)
	bne	t2,zero,logic.uncut.27
	j	logic.exit.27
logic.uncut.27:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	sb	t1, 804(sp)
	lb	t2, 804(sp)
	xori	t1, t2, 1
	sb	t1, 804(sp)
	lb	t2, 804(sp)
	mv	t1, t2
	sb	t1, 800(sp)
	j	logic.exit.27
logic.exit.27:
	lb	t2, 800(sp)
	mv	t1, t2
	sb	t1, 808(sp)
	lb	t2, 800(sp)
	bne	t2,zero,logic.uncut.28
	j	logic.exit.28
logic.uncut.28:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	sw	t1, 816(sp)
	lw	t2, 816(sp)
	seqz	t1, t2
	sb	t1, 812(sp)
	lb	t2, 812(sp)
	mv	t1, t2
	sb	t1, 808(sp)
	j	logic.exit.28
logic.exit.28:
	lb	t2, 808(sp)
	mv	t1, t2
	sb	t1, 820(sp)
	lb	t2, 808(sp)
	bne	t2,zero,logic.uncut.29
	j	logic.exit.29
logic.uncut.29:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	sb	t1, 824(sp)
	lb	t2, 824(sp)
	xori	t1, t2, 1
	sb	t1, 824(sp)
	lb	t2, 824(sp)
	mv	t1, t2
	sb	t1, 820(sp)
	j	logic.exit.29
logic.exit.29:
	lb	t2, 820(sp)
	mv	t1, t2
	sb	t1, 828(sp)
	lb	t2, 820(sp)
	bne	t2,zero,logic.uncut.30
	j	logic.exit.30
logic.uncut.30:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	sb	t1, 832(sp)
	lb	t2, 832(sp)
	mv	t1, t2
	sb	t1, 828(sp)
	j	logic.exit.30
logic.exit.30:
	lb	t2, 828(sp)
	mv	t1, t2
	sb	t1, 836(sp)
	lb	t2, 828(sp)
	bne	t2,zero,logic.uncut.31
	j	logic.exit.31
logic.uncut.31:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	sw	t1, 844(sp)
	lw	t2, 844(sp)
	seqz	t1, t2
	sb	t1, 840(sp)
	lb	t2, 840(sp)
	mv	t1, t2
	sb	t1, 836(sp)
	j	logic.exit.31
logic.exit.31:
	lb	t2, 836(sp)
	mv	t1, t2
	sb	t1, 716(sp)
	j	logic.exit.20
logic.uncut.32:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	sw	t1, 852(sp)
	lw	t2, 852(sp)
	seqz	t1, t2
	sb	t1, 848(sp)
	lb	t2, 848(sp)
	mv	t1, t2
	sb	t1, 736(sp)
	j	logic.exit.32
logic.exit.32:
	lb	t2, 736(sp)
	mv	t1, t2
	sb	t1, 856(sp)
	lb	t2, 736(sp)
	bne	t2,zero,logic.exit.33
	j	logic.uncut.33
logic.uncut.33:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	sb	t1, 860(sp)
	lb	t2, 860(sp)
	mv	t1, t2
	sb	t1, 864(sp)
	lb	t2, 860(sp)
	bne	t2,zero,logic.uncut.34
	j	logic.exit.34
logic.exit.33:
	lb	t2, 856(sp)
	mv	t1, t2
	sb	t1, 868(sp)
	lb	t2, 856(sp)
	bne	t2,zero,logic.exit.36
	j	logic.uncut.36
logic.uncut.34:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	sw	t1, 876(sp)
	lw	t2, 876(sp)
	seqz	t1, t2
	sb	t1, 872(sp)
	lb	t2, 872(sp)
	mv	t1, t2
	sb	t1, 864(sp)
	j	logic.exit.34
logic.exit.34:
	lb	t2, 864(sp)
	mv	t1, t2
	sb	t1, 880(sp)
	lb	t2, 864(sp)
	bne	t2,zero,logic.uncut.35
	j	logic.exit.35
logic.uncut.35:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	sb	t1, 884(sp)
	lb	t2, 884(sp)
	mv	t1, t2
	sb	t1, 880(sp)
	j	logic.exit.35
logic.exit.35:
	lb	t2, 880(sp)
	mv	t1, t2
	sb	t1, 856(sp)
	j	logic.exit.33
logic.uncut.36:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	sb	t1, 888(sp)
	lb	t2, 888(sp)
	mv	t1, t2
	sb	t1, 892(sp)
	lb	t2, 888(sp)
	bne	t2,zero,logic.uncut.37
	j	logic.exit.37
logic.exit.36:
	lb	t2, 868(sp)
	mv	t1, t2
	sb	t1, 896(sp)
	lb	t2, 868(sp)
	bne	t2,zero,logic.exit.38
	j	logic.uncut.38
logic.uncut.37:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	sw	t1, 904(sp)
	lw	t2, 904(sp)
	snez	t1, t2
	sb	t1, 900(sp)
	lb	t2, 900(sp)
	mv	t1, t2
	sb	t1, 892(sp)
	j	logic.exit.37
logic.exit.37:
	lb	t2, 892(sp)
	mv	t1, t2
	sb	t1, 868(sp)
	j	logic.exit.36
logic.uncut.38:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	sb	t1, 908(sp)
	lb	t2, 908(sp)
	xori	t1, t2, 1
	sb	t1, 908(sp)
	lb	t2, 908(sp)
	mv	t1, t2
	sb	t1, 896(sp)
	j	logic.exit.38
logic.exit.38:
	lb	t2, 896(sp)
	mv	t1, t2
	sb	t1, 912(sp)
	lb	t2, 896(sp)
	bne	t2,zero,logic.exit.39
	j	logic.uncut.39
logic.uncut.39:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	sw	t1, 920(sp)
	lw	t2, 920(sp)
	snez	t1, t2
	sb	t1, 916(sp)
	lb	t2, 916(sp)
	mv	t1, t2
	sb	t1, 912(sp)
	j	logic.exit.39
logic.exit.39:
	lb	t2, 912(sp)
	mv	t1, t2
	sb	t1, 924(sp)
	lb	t2, 912(sp)
	bne	t2,zero,logic.exit.40
	j	logic.uncut.40
logic.uncut.40:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	sw	t1, 932(sp)
	lw	t2, 932(sp)
	snez	t1, t2
	sb	t1, 928(sp)
	lb	t2, 928(sp)
	mv	t1, t2
	sb	t1, 924(sp)
	j	logic.exit.40
logic.exit.40:
	lb	t2, 924(sp)
	mv	t1, t2
	sb	t1, 936(sp)
	lb	t2, 924(sp)
	bne	t2,zero,logic.exit.41
	j	logic.uncut.41
logic.uncut.41:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	sw	t1, 944(sp)
	lw	t2, 944(sp)
	snez	t1, t2
	sb	t1, 940(sp)
	lb	t2, 940(sp)
	mv	t1, t2
	sb	t1, 948(sp)
	lb	t2, 940(sp)
	bne	t2,zero,logic.uncut.42
	j	logic.exit.42
logic.exit.41:
	lb	t2, 936(sp)
	mv	t1, t2
	sb	t1, 952(sp)
	lb	t2, 936(sp)
	bne	t2,zero,logic.exit.43
	j	logic.uncut.43
logic.uncut.42:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	sw	t1, 960(sp)
	lw	t2, 960(sp)
	seqz	t1, t2
	sb	t1, 956(sp)
	lb	t2, 956(sp)
	mv	t1, t2
	sb	t1, 948(sp)
	j	logic.exit.42
logic.exit.42:
	lb	t2, 948(sp)
	mv	t1, t2
	sb	t1, 936(sp)
	j	logic.exit.41
logic.uncut.43:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	sb	t1, 964(sp)
	lb	t2, 964(sp)
	mv	t1, t2
	sb	t1, 968(sp)
	lb	t2, 964(sp)
	bne	t2,zero,logic.uncut.44
	j	logic.exit.44
logic.exit.43:
	lb	t2, 952(sp)
	mv	t1, t2
	sb	t1, 972(sp)
	lb	t2, 952(sp)
	bne	t2,zero,logic.exit.48
	j	logic.uncut.48
logic.uncut.44:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	sw	t1, 980(sp)
	lw	t2, 980(sp)
	snez	t1, t2
	sb	t1, 976(sp)
	lb	t2, 976(sp)
	mv	t1, t2
	sb	t1, 968(sp)
	j	logic.exit.44
logic.exit.44:
	lb	t2, 968(sp)
	mv	t1, t2
	sb	t1, 984(sp)
	lb	t2, 968(sp)
	bne	t2,zero,logic.uncut.45
	j	logic.exit.45
logic.uncut.45:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	sb	t1, 988(sp)
	lb	t2, 988(sp)
	mv	t1, t2
	sb	t1, 984(sp)
	j	logic.exit.45
logic.exit.45:
	lb	t2, 984(sp)
	mv	t1, t2
	sb	t1, 992(sp)
	lb	t2, 984(sp)
	bne	t2,zero,logic.uncut.46
	j	logic.exit.46
logic.uncut.46:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	sw	t1, 1000(sp)
	lw	t2, 1000(sp)
	seqz	t1, t2
	sb	t1, 996(sp)
	lb	t2, 996(sp)
	mv	t1, t2
	sb	t1, 992(sp)
	j	logic.exit.46
logic.exit.46:
	lb	t2, 992(sp)
	mv	t1, t2
	sb	t1, 1004(sp)
	lb	t2, 992(sp)
	bne	t2,zero,logic.uncut.47
	j	logic.exit.47
logic.uncut.47:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	sb	t1, 1008(sp)
	lb	t2, 1008(sp)
	xori	t1, t2, 1
	sb	t1, 1008(sp)
	lb	t2, 1008(sp)
	mv	t1, t2
	sb	t1, 1004(sp)
	j	logic.exit.47
logic.exit.47:
	lb	t2, 1004(sp)
	mv	t1, t2
	sb	t1, 952(sp)
	j	logic.exit.43
logic.uncut.48:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	sb	t1, 1012(sp)
	lb	t2, 1012(sp)
	mv	t1, t2
	sb	t1, 972(sp)
	j	logic.exit.48
logic.exit.48:
	lb	t2, 972(sp)
	mv	t1, t2
	sb	t1, 1016(sp)
	lb	t2, 972(sp)
	bne	t2,zero,logic.exit.49
	j	logic.uncut.49
logic.uncut.49:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	sb	t1, 1020(sp)
	lb	t2, 1020(sp)
	mv	t1, t2
	sb	t1, 1024(sp)
	lb	t2, 1020(sp)
	bne	t2,zero,logic.uncut.50
	j	logic.exit.50
logic.exit.49:
	lb	t2, 1016(sp)
	mv	t1, t2
	sb	t1, 1028(sp)
	lb	t2, 1016(sp)
	bne	t2,zero,logic.exit.52
	j	logic.uncut.52
logic.uncut.50:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	sb	t1, 1032(sp)
	lb	t2, 1032(sp)
	mv	t1, t2
	sb	t1, 1024(sp)
	j	logic.exit.50
logic.exit.50:
	lb	t2, 1024(sp)
	mv	t1, t2
	sb	t1, 1036(sp)
	lb	t2, 1024(sp)
	bne	t2,zero,logic.uncut.51
	j	logic.exit.51
logic.uncut.51:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	sw	t1, 1044(sp)
	lw	t2, 1044(sp)
	seqz	t1, t2
	sb	t1, 1040(sp)
	lb	t2, 1040(sp)
	mv	t1, t2
	sb	t1, 1036(sp)
	j	logic.exit.51
logic.exit.51:
	lb	t2, 1036(sp)
	mv	t1, t2
	sb	t1, 1016(sp)
	j	logic.exit.49
logic.uncut.52:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	sb	t1, 1048(sp)
	lb	t2, 1048(sp)
	mv	t1, t2
	sb	t1, 1052(sp)
	lb	t2, 1048(sp)
	bne	t2,zero,logic.uncut.53
	j	logic.exit.53
logic.exit.52:
	lb	t2, 1028(sp)
	mv	t1, t2
	sb	t1, 1056(sp)
	lb	t2, 1028(sp)
	bne	t2,zero,logic.exit.58
	j	logic.uncut.58
logic.uncut.53:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	sb	t1, 1060(sp)
	lb	t2, 1060(sp)
	mv	t1, t2
	sb	t1, 1052(sp)
	j	logic.exit.53
logic.exit.53:
	lb	t2, 1052(sp)
	mv	t1, t2
	sb	t1, 1064(sp)
	lb	t2, 1052(sp)
	bne	t2,zero,logic.uncut.54
	j	logic.exit.54
logic.uncut.54:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	sb	t1, 1068(sp)
	lb	t2, 1068(sp)
	mv	t1, t2
	sb	t1, 1064(sp)
	j	logic.exit.54
logic.exit.54:
	lb	t2, 1064(sp)
	mv	t1, t2
	sb	t1, 1072(sp)
	lb	t2, 1064(sp)
	bne	t2,zero,logic.uncut.55
	j	logic.exit.55
logic.uncut.55:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	sb	t1, 1076(sp)
	lb	t2, 1076(sp)
	mv	t1, t2
	sb	t1, 1072(sp)
	j	logic.exit.55
logic.exit.55:
	lb	t2, 1072(sp)
	mv	t1, t2
	sb	t1, 1080(sp)
	lb	t2, 1072(sp)
	bne	t2,zero,logic.uncut.56
	j	logic.exit.56
logic.uncut.56:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	sb	t1, 1084(sp)
	lb	t2, 1084(sp)
	mv	t1, t2
	sb	t1, 1080(sp)
	j	logic.exit.56
logic.exit.56:
	lb	t2, 1080(sp)
	mv	t1, t2
	sb	t1, 1088(sp)
	lb	t2, 1080(sp)
	bne	t2,zero,logic.uncut.57
	j	logic.exit.57
logic.uncut.57:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	sb	t1, 1092(sp)
	lb	t2, 1092(sp)
	xori	t1, t2, 1
	sb	t1, 1092(sp)
	lb	t2, 1092(sp)
	mv	t1, t2
	sb	t1, 1088(sp)
	j	logic.exit.57
logic.exit.57:
	lb	t2, 1088(sp)
	mv	t1, t2
	sb	t1, 1028(sp)
	j	logic.exit.52
logic.uncut.58:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	sw	t1, 1100(sp)
	lw	t2, 1100(sp)
	seqz	t1, t2
	sb	t1, 1096(sp)
	lb	t2, 1096(sp)
	mv	t1, t2
	sb	t1, 1056(sp)
	j	logic.exit.58
logic.exit.58:
	lb	t2, 1056(sp)
	mv	t1, t2
	sb	t1, 1104(sp)
	lb	t2, 1056(sp)
	bne	t2,zero,logic.exit.59
	j	logic.uncut.59
logic.uncut.59:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	sb	t1, 1108(sp)
	lb	t2, 1108(sp)
	xori	t1, t2, 1
	sb	t1, 1108(sp)
	lb	t2, 1108(sp)
	mv	t1, t2
	sb	t1, 1112(sp)
	lb	t2, 1108(sp)
	bne	t2,zero,logic.uncut.60
	j	logic.exit.60
logic.exit.59:
	lb	t2, 1104(sp)
	mv	t1, t2
	sb	t1, 1116(sp)
	lb	t2, 1104(sp)
	bne	t2,zero,logic.exit.61
	j	logic.uncut.61
logic.uncut.60:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	sw	t1, 1124(sp)
	lw	t2, 1124(sp)
	snez	t1, t2
	sb	t1, 1120(sp)
	lb	t2, 1120(sp)
	mv	t1, t2
	sb	t1, 1112(sp)
	j	logic.exit.60
logic.exit.60:
	lb	t2, 1112(sp)
	mv	t1, t2
	sb	t1, 1104(sp)
	j	logic.exit.59
logic.uncut.61:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	sw	t1, 1132(sp)
	lw	t2, 1132(sp)
	snez	t1, t2
	sb	t1, 1128(sp)
	lb	t2, 1128(sp)
	mv	t1, t2
	sb	t1, 1136(sp)
	lb	t2, 1128(sp)
	bne	t2,zero,logic.uncut.62
	j	logic.exit.62
logic.exit.61:
	lb	t2, 1116(sp)
	mv	t1, t2
	sb	t1, 1140(sp)
	lb	t2, 1116(sp)
	bne	t2,zero,logic.exit.65
	j	logic.uncut.65
logic.uncut.62:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	sb	t1, 1144(sp)
	lb	t2, 1144(sp)
	xori	t1, t2, 1
	sb	t1, 1144(sp)
	lb	t2, 1144(sp)
	mv	t1, t2
	sb	t1, 1136(sp)
	j	logic.exit.62
logic.exit.62:
	lb	t2, 1136(sp)
	mv	t1, t2
	sb	t1, 1148(sp)
	lb	t2, 1136(sp)
	bne	t2,zero,logic.uncut.63
	j	logic.exit.63
logic.uncut.63:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	sb	t1, 1152(sp)
	lb	t2, 1152(sp)
	mv	t1, t2
	sb	t1, 1148(sp)
	j	logic.exit.63
logic.exit.63:
	lb	t2, 1148(sp)
	mv	t1, t2
	sb	t1, 1156(sp)
	lb	t2, 1148(sp)
	bne	t2,zero,logic.uncut.64
	j	logic.exit.64
logic.uncut.64:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	sw	t1, 1164(sp)
	lw	t2, 1164(sp)
	seqz	t1, t2
	sb	t1, 1160(sp)
	lb	t2, 1160(sp)
	mv	t1, t2
	sb	t1, 1156(sp)
	j	logic.exit.64
logic.exit.64:
	lb	t2, 1156(sp)
	mv	t1, t2
	sb	t1, 1116(sp)
	j	logic.exit.61
logic.uncut.65:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	sb	t1, 1168(sp)
	lb	t2, 1168(sp)
	xori	t1, t2, 1
	sb	t1, 1168(sp)
	lb	t2, 1168(sp)
	mv	t1, t2
	sb	t1, 1140(sp)
	j	logic.exit.65
logic.exit.65:
	lb	t2, 1140(sp)
	mv	t1, t2
	sb	t1, 1172(sp)
	lb	t2, 1140(sp)
	bne	t2,zero,logic.exit.66
	j	logic.uncut.66
logic.uncut.66:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	sb	t1, 1176(sp)
	lb	t2, 1176(sp)
	xori	t1, t2, 1
	sb	t1, 1176(sp)
	lb	t2, 1176(sp)
	mv	t1, t2
	sb	t1, 1172(sp)
	j	logic.exit.66
logic.exit.66:
	lb	t2, 1172(sp)
	mv	t1, t2
	sb	t1, 1180(sp)
	lb	t2, 1172(sp)
	bne	t2,zero,logic.exit.67
	j	logic.uncut.67
logic.uncut.67:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	sb	t1, 1184(sp)
	lb	t2, 1184(sp)
	mv	t1, t2
	sb	t1, 1180(sp)
	j	logic.exit.67
logic.exit.67:
	lb	t2, 1180(sp)
	mv	t1, t2
	sb	t1, 1188(sp)
	lb	t2, 1180(sp)
	bne	t2,zero,logic.exit.68
	j	logic.uncut.68
logic.uncut.68:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	sb	t1, 1192(sp)
	lb	t2, 1192(sp)
	xori	t1, t2, 1
	sb	t1, 1192(sp)
	lb	t2, 1192(sp)
	mv	t1, t2
	sb	t1, 1196(sp)
	lb	t2, 1192(sp)
	bne	t2,zero,logic.uncut.69
	j	logic.exit.69
logic.exit.68:
	lb	t2, 1188(sp)
	mv	t1, t2
	sb	t1, 1200(sp)
	lb	t2, 1188(sp)
	bne	t2,zero,logic.exit.71
	j	logic.uncut.71
logic.uncut.69:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	sb	t1, 1204(sp)
	lb	t2, 1204(sp)
	xori	t1, t2, 1
	sb	t1, 1204(sp)
	lb	t2, 1204(sp)
	mv	t1, t2
	sb	t1, 1196(sp)
	j	logic.exit.69
logic.exit.69:
	lb	t2, 1196(sp)
	mv	t1, t2
	sb	t1, 1208(sp)
	lb	t2, 1196(sp)
	bne	t2,zero,logic.uncut.70
	j	logic.exit.70
logic.uncut.70:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	sb	t1, 1212(sp)
	lb	t2, 1212(sp)
	xori	t1, t2, 1
	sb	t1, 1212(sp)
	lb	t2, 1212(sp)
	mv	t1, t2
	sb	t1, 1208(sp)
	j	logic.exit.70
logic.exit.70:
	lb	t2, 1208(sp)
	mv	t1, t2
	sb	t1, 1188(sp)
	j	logic.exit.68
logic.uncut.71:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	sb	t1, 1216(sp)
	lb	t2, 1216(sp)
	mv	t1, t2
	sb	t1, 1200(sp)
	j	logic.exit.71
logic.exit.71:
	lb	t2, 1200(sp)
	mv	t1, t2
	sb	t1, 1220(sp)
	lb	t2, 1200(sp)
	bne	t2,zero,logic.exit.72
	j	logic.uncut.72
logic.uncut.72:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	sb	t1, 1224(sp)
	lb	t2, 1224(sp)
	mv	t1, t2
	sb	t1, 1220(sp)
	j	logic.exit.72
logic.exit.72:
	lb	t2, 1220(sp)
	mv	t1, t2
	sb	t1, 1228(sp)
	lb	t2, 1220(sp)
	bne	t2,zero,logic.exit.73
	j	logic.uncut.73
logic.uncut.73:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	sb	t1, 1232(sp)
	lb	t2, 1232(sp)
	mv	t1, t2
	sb	t1, 1236(sp)
	lb	t2, 1232(sp)
	bne	t2,zero,logic.uncut.74
	j	logic.exit.74
logic.exit.73:
	lb	t2, 1228(sp)
	mv	t1, t2
	sb	t1, 1240(sp)
	lb	t2, 1228(sp)
	bne	t2,zero,logic.exit.75
	j	logic.uncut.75
logic.uncut.74:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	sb	t1, 1244(sp)
	lb	t2, 1244(sp)
	mv	t1, t2
	sb	t1, 1236(sp)
	j	logic.exit.74
logic.exit.74:
	lb	t2, 1236(sp)
	mv	t1, t2
	sb	t1, 1228(sp)
	j	logic.exit.73
logic.uncut.75:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	sw	t1, 1252(sp)
	lw	t2, 1252(sp)
	snez	t1, t2
	sb	t1, 1248(sp)
	lb	t2, 1248(sp)
	mv	t1, t2
	sb	t1, 1256(sp)
	lb	t2, 1248(sp)
	bne	t2,zero,logic.uncut.76
	j	logic.exit.76
logic.exit.75:
	lb	t2, 1240(sp)
	mv	t1, t2
	sb	t1, 1260(sp)
	lb	t2, 1240(sp)
	bne	t2,zero,logic.exit.77
	j	logic.uncut.77
logic.uncut.76:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	sb	t1, 1264(sp)
	lb	t2, 1264(sp)
	xori	t1, t2, 1
	sb	t1, 1264(sp)
	lb	t2, 1264(sp)
	mv	t1, t2
	sb	t1, 1256(sp)
	j	logic.exit.76
logic.exit.76:
	lb	t2, 1256(sp)
	mv	t1, t2
	sb	t1, 1240(sp)
	j	logic.exit.75
logic.uncut.77:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	sb	t1, 1268(sp)
	lb	t2, 1268(sp)
	xori	t1, t2, 1
	sb	t1, 1268(sp)
	lb	t2, 1268(sp)
	mv	t1, t2
	sb	t1, 1272(sp)
	lb	t2, 1268(sp)
	bne	t2,zero,logic.uncut.78
	j	logic.exit.78
logic.exit.77:
	lb	t2, 1260(sp)
	mv	t1, t2
	sb	t1, 1276(sp)
	lb	t2, 1260(sp)
	bne	t2,zero,logic.exit.79
	j	logic.uncut.79
logic.uncut.78:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	sb	t1, 1280(sp)
	lb	t2, 1280(sp)
	mv	t1, t2
	sb	t1, 1272(sp)
	j	logic.exit.78
logic.exit.78:
	lb	t2, 1272(sp)
	mv	t1, t2
	sb	t1, 1260(sp)
	j	logic.exit.77
logic.uncut.79:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	sb	t1, 1284(sp)
	lb	t2, 1284(sp)
	xori	t1, t2, 1
	sb	t1, 1284(sp)
	lb	t2, 1284(sp)
	mv	t1, t2
	sb	t1, 1276(sp)
	j	logic.exit.79
logic.exit.79:
	lb	t2, 1276(sp)
	mv	t1, t2
	sb	t1, 1288(sp)
	lb	t2, 1276(sp)
	bne	t2,zero,logic.exit.80
	j	logic.uncut.80
logic.uncut.80:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	sb	t1, 1292(sp)
	lb	t2, 1292(sp)
	mv	t1, t2
	sb	t1, 1288(sp)
	j	logic.exit.80
logic.exit.80:
	lb	t2, 1288(sp)
	mv	t1, t2
	sb	t1, 1296(sp)
	lb	t2, 1288(sp)
	bne	t2,zero,logic.exit.81
	j	logic.uncut.81
logic.uncut.81:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	sw	t1, 1304(sp)
	lw	t2, 1304(sp)
	snez	t1, t2
	sb	t1, 1300(sp)
	lb	t2, 1300(sp)
	mv	t1, t2
	sb	t1, 1296(sp)
	j	logic.exit.81
logic.exit.81:
	lb	t2, 1296(sp)
	mv	t1, t2
	sb	t1, 1308(sp)
	lb	t2, 1296(sp)
	bne	t2,zero,logic.exit.82
	j	logic.uncut.82
logic.uncut.82:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	sw	t1, 1316(sp)
	lw	t2, 1316(sp)
	snez	t1, t2
	sb	t1, 1312(sp)
	lb	t2, 1312(sp)
	mv	t1, t2
	sb	t1, 1308(sp)
	j	logic.exit.82
logic.exit.82:
	lb	t2, 1308(sp)
	mv	t1, t2
	sb	t1, 1320(sp)
	lb	t2, 1308(sp)
	bne	t2,zero,logic.exit.83
	j	logic.uncut.83
logic.uncut.83:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	sw	t1, 1328(sp)
	lw	t2, 1328(sp)
	snez	t1, t2
	sb	t1, 1324(sp)
	lb	t2, 1324(sp)
	mv	t1, t2
	sb	t1, 1320(sp)
	j	logic.exit.83
logic.exit.83:
	lb	t2, 1320(sp)
	mv	t1, t2
	sb	t1, 1332(sp)
	lb	t2, 1320(sp)
	bne	t2,zero,logic.exit.84
	j	logic.uncut.84
logic.uncut.84:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	sw	t1, 1340(sp)
	lw	t2, 1340(sp)
	seqz	t1, t2
	sb	t1, 1336(sp)
	lb	t2, 1336(sp)
	mv	t1, t2
	sb	t1, 1332(sp)
	j	logic.exit.84
logic.exit.84:
	lb	t2, 1332(sp)
	mv	t1, t2
	sb	t1, 1344(sp)
	lb	t2, 1332(sp)
	bne	t2,zero,logic.exit.85
	j	logic.uncut.85
logic.uncut.85:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	sb	t1, 1348(sp)
	lb	t2, 1348(sp)
	xori	t1, t2, 1
	sb	t1, 1348(sp)
	lb	t2, 1348(sp)
	mv	t1, t2
	sb	t1, 1344(sp)
	j	logic.exit.85
logic.exit.85:
	lb	t2, 1344(sp)
	mv	t1, t2
	sb	t1, 1352(sp)
	lb	t2, 1344(sp)
	bne	t2,zero,logic.exit.86
	j	logic.uncut.86
logic.uncut.86:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	sb	t1, 1356(sp)
	lb	t2, 1356(sp)
	xori	t1, t2, 1
	sb	t1, 1356(sp)
	lb	t2, 1356(sp)
	mv	t1, t2
	sb	t1, 1360(sp)
	lb	t2, 1356(sp)
	bne	t2,zero,logic.uncut.87
	j	logic.exit.87
logic.exit.86:
	lb	t2, 1352(sp)
	mv	t1, t2
	sb	t1, 1364(sp)
	lb	t2, 1352(sp)
	bne	t2,zero,logic.exit.88
	j	logic.uncut.88
logic.uncut.87:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	sb	t1, 1368(sp)
	lb	t2, 1368(sp)
	mv	t1, t2
	sb	t1, 1360(sp)
	j	logic.exit.87
logic.exit.87:
	lb	t2, 1360(sp)
	mv	t1, t2
	sb	t1, 1352(sp)
	j	logic.exit.86
logic.uncut.88:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	sb	t1, 1372(sp)
	lb	t2, 1372(sp)
	mv	t1, t2
	sb	t1, 1364(sp)
	j	logic.exit.88
logic.exit.88:
	lb	t2, 1364(sp)
	mv	t1, t2
	sb	t1, 1376(sp)
	lb	t2, 1364(sp)
	bne	t2,zero,logic.exit.89
	j	logic.uncut.89
logic.uncut.89:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	sw	t1, 1384(sp)
	lw	t2, 1384(sp)
	seqz	t1, t2
	sb	t1, 1380(sp)
	lb	t2, 1380(sp)
	mv	t1, t2
	sb	t1, 1388(sp)
	lb	t2, 1380(sp)
	bne	t2,zero,logic.uncut.90
	j	logic.exit.90
logic.exit.89:
	lb	t2, 1376(sp)
	mv	t1, t2
	sb	t1, 1392(sp)
	lb	t2, 1376(sp)
	bne	t2,zero,logic.exit.91
	j	logic.uncut.91
logic.uncut.90:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	sw	t1, 1400(sp)
	lw	t2, 1400(sp)
	seqz	t1, t2
	sb	t1, 1396(sp)
	lb	t2, 1396(sp)
	mv	t1, t2
	sb	t1, 1388(sp)
	j	logic.exit.90
logic.exit.90:
	lb	t2, 1388(sp)
	mv	t1, t2
	sb	t1, 1376(sp)
	j	logic.exit.89
logic.uncut.91:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	sb	t1, 1404(sp)
	lb	t2, 1404(sp)
	xori	t1, t2, 1
	sb	t1, 1404(sp)
	lb	t2, 1404(sp)
	mv	t1, t2
	sb	t1, 1392(sp)
	j	logic.exit.91
logic.exit.91:
	lb	t2, 1392(sp)
	mv	t1, t2
	sb	t1, 1408(sp)
	lb	t2, 1392(sp)
	bne	t2,zero,logic.exit.92
	j	logic.uncut.92
logic.uncut.92:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	sb	t1, 1412(sp)
	lb	t2, 1412(sp)
	mv	t1, t2
	sb	t1, 1408(sp)
	j	logic.exit.92
logic.exit.92:
	lb	t2, 1408(sp)
	mv	t1, t2
	sb	t1, 1416(sp)
	lb	t2, 1408(sp)
	bne	t2,zero,logic.exit.93
	j	logic.uncut.93
logic.uncut.93:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	sb	t1, 1420(sp)
	lb	t2, 1420(sp)
	xori	t1, t2, 1
	sb	t1, 1420(sp)
	lb	t2, 1420(sp)
	mv	t1, t2
	sb	t1, 1424(sp)
	lb	t2, 1420(sp)
	bne	t2,zero,logic.uncut.94
	j	logic.exit.94
logic.exit.93:
	lb	t2, 1416(sp)
	mv	t1, t2
	sb	t1, 1428(sp)
	lb	t2, 1416(sp)
	bne	t2,zero,logic.exit.95
	j	logic.uncut.95
logic.uncut.94:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	sw	t1, 1436(sp)
	lw	t2, 1436(sp)
	seqz	t1, t2
	sb	t1, 1432(sp)
	lb	t2, 1432(sp)
	mv	t1, t2
	sb	t1, 1424(sp)
	j	logic.exit.94
logic.exit.94:
	lb	t2, 1424(sp)
	mv	t1, t2
	sb	t1, 1416(sp)
	j	logic.exit.93
logic.uncut.95:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	sb	t1, 1440(sp)
	lb	t2, 1440(sp)
	mv	t1, t2
	sb	t1, 1428(sp)
	j	logic.exit.95
logic.exit.95:
	lb	t2, 1428(sp)
	mv	t1, t2
	sb	t1, 1444(sp)
	lb	t2, 1428(sp)
	bne	t2,zero,logic.exit.96
	j	logic.uncut.96
logic.uncut.96:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	sw	t1, 1452(sp)
	lw	t2, 1452(sp)
	snez	t1, t2
	sb	t1, 1448(sp)
	lb	t2, 1448(sp)
	mv	t1, t2
	sb	t1, 1444(sp)
	j	logic.exit.96
logic.exit.96:
	lb	t2, 1444(sp)
	mv	t1, t2
	sb	t1, 1456(sp)
	lb	t2, 1444(sp)
	bne	t2,zero,logic.exit.97
	j	logic.uncut.97
logic.uncut.97:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	sb	t1, 1460(sp)
	lb	t2, 1460(sp)
	xori	t1, t2, 1
	sb	t1, 1460(sp)
	lb	t2, 1460(sp)
	mv	t1, t2
	sb	t1, 1464(sp)
	lb	t2, 1460(sp)
	bne	t2,zero,logic.uncut.98
	j	logic.exit.98
logic.exit.97:
	lb	t2, 1456(sp)
	mv	t1, t2
	sb	t1, 1468(sp)
	lb	t2, 1456(sp)
	bne	t2,zero,logic.exit.99
	j	logic.uncut.99
logic.uncut.98:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	sb	t1, 1472(sp)
	lb	t2, 1472(sp)
	xori	t1, t2, 1
	sb	t1, 1472(sp)
	lb	t2, 1472(sp)
	mv	t1, t2
	sb	t1, 1464(sp)
	j	logic.exit.98
logic.exit.98:
	lb	t2, 1464(sp)
	mv	t1, t2
	sb	t1, 1456(sp)
	j	logic.exit.97
logic.uncut.99:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	sb	t1, 1476(sp)
	lb	t2, 1476(sp)
	mv	t1, t2
	sb	t1, 1480(sp)
	lb	t2, 1476(sp)
	bne	t2,zero,logic.uncut.100
	j	logic.exit.100
logic.exit.99:
	lb	t2, 1468(sp)
	mv	t1, t2
	sb	t1, 1484(sp)
	lb	t2, 1468(sp)
	bne	t2,zero,logic.exit.101
	j	logic.uncut.101
logic.uncut.100:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	sw	t1, 1492(sp)
	lw	t2, 1492(sp)
	snez	t1, t2
	sb	t1, 1488(sp)
	lb	t2, 1488(sp)
	mv	t1, t2
	sb	t1, 1480(sp)
	j	logic.exit.100
logic.exit.100:
	lb	t2, 1480(sp)
	mv	t1, t2
	sb	t1, 1468(sp)
	j	logic.exit.99
logic.uncut.101:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	sb	t1, 1496(sp)
	lb	t2, 1496(sp)
	mv	t1, t2
	sb	t1, 1500(sp)
	lb	t2, 1496(sp)
	bne	t2,zero,logic.uncut.102
	j	logic.exit.102
logic.exit.101:
	lb	t2, 1484(sp)
	mv	t1, t2
	sb	t1, 1504(sp)
	lb	t2, 1484(sp)
	bne	t2,zero,logic.exit.110
	j	logic.uncut.110
logic.uncut.102:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	sb	t1, 1508(sp)
	lb	t2, 1508(sp)
	xori	t1, t2, 1
	sb	t1, 1508(sp)
	lb	t2, 1508(sp)
	mv	t1, t2
	sb	t1, 1500(sp)
	j	logic.exit.102
logic.exit.102:
	lb	t2, 1500(sp)
	mv	t1, t2
	sb	t1, 1512(sp)
	lb	t2, 1500(sp)
	bne	t2,zero,logic.uncut.103
	j	logic.exit.103
logic.uncut.103:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	sb	t1, 1516(sp)
	lb	t2, 1516(sp)
	mv	t1, t2
	sb	t1, 1512(sp)
	j	logic.exit.103
logic.exit.103:
	lb	t2, 1512(sp)
	mv	t1, t2
	sb	t1, 1520(sp)
	lb	t2, 1512(sp)
	bne	t2,zero,logic.uncut.104
	j	logic.exit.104
logic.uncut.104:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	sb	t1, 1524(sp)
	lb	t2, 1524(sp)
	mv	t1, t2
	sb	t1, 1520(sp)
	j	logic.exit.104
logic.exit.104:
	lb	t2, 1520(sp)
	mv	t1, t2
	sb	t1, 1528(sp)
	lb	t2, 1520(sp)
	bne	t2,zero,logic.uncut.105
	j	logic.exit.105
logic.uncut.105:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	sw	t1, 1536(sp)
	lw	t2, 1536(sp)
	seqz	t1, t2
	sb	t1, 1532(sp)
	lb	t2, 1532(sp)
	mv	t1, t2
	sb	t1, 1528(sp)
	j	logic.exit.105
logic.exit.105:
	lb	t2, 1528(sp)
	mv	t1, t2
	sb	t1, 1540(sp)
	lb	t2, 1528(sp)
	bne	t2,zero,logic.uncut.106
	j	logic.exit.106
logic.uncut.106:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	sb	t1, 1544(sp)
	lb	t2, 1544(sp)
	xori	t1, t2, 1
	sb	t1, 1544(sp)
	lb	t2, 1544(sp)
	mv	t1, t2
	sb	t1, 1540(sp)
	j	logic.exit.106
logic.exit.106:
	lb	t2, 1540(sp)
	mv	t1, t2
	sb	t1, 1548(sp)
	lb	t2, 1540(sp)
	bne	t2,zero,logic.uncut.107
	j	logic.exit.107
logic.uncut.107:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	sb	t1, 1552(sp)
	lb	t2, 1552(sp)
	xori	t1, t2, 1
	sb	t1, 1552(sp)
	lb	t2, 1552(sp)
	mv	t1, t2
	sb	t1, 1548(sp)
	j	logic.exit.107
logic.exit.107:
	lb	t2, 1548(sp)
	mv	t1, t2
	sb	t1, 1556(sp)
	lb	t2, 1548(sp)
	bne	t2,zero,logic.uncut.108
	j	logic.exit.108
logic.uncut.108:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	sb	t1, 1560(sp)
	lb	t2, 1560(sp)
	xori	t1, t2, 1
	sb	t1, 1560(sp)
	lb	t2, 1560(sp)
	mv	t1, t2
	sb	t1, 1556(sp)
	j	logic.exit.108
logic.exit.108:
	lb	t2, 1556(sp)
	mv	t1, t2
	sb	t1, 1564(sp)
	lb	t2, 1556(sp)
	bne	t2,zero,logic.uncut.109
	j	logic.exit.109
logic.uncut.109:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	sb	t1, 1568(sp)
	lb	t2, 1568(sp)
	mv	t1, t2
	sb	t1, 1564(sp)
	j	logic.exit.109
logic.exit.109:
	lb	t2, 1564(sp)
	mv	t1, t2
	sb	t1, 1484(sp)
	j	logic.exit.101
logic.uncut.110:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	sb	t1, 1572(sp)
	lb	t2, 1572(sp)
	mv	t1, t2
	sb	t1, 1576(sp)
	lb	t2, 1572(sp)
	bne	t2,zero,logic.uncut.111
	j	logic.exit.111
logic.exit.110:
	lb	t2, 1504(sp)
	mv	t1, t2
	sb	t1, 1580(sp)
	lb	t2, 1504(sp)
	bne	t2,zero,logic.exit.112
	j	logic.uncut.112
logic.uncut.111:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	sw	t1, 1588(sp)
	lw	t2, 1588(sp)
	snez	t1, t2
	sb	t1, 1584(sp)
	lb	t2, 1584(sp)
	mv	t1, t2
	sb	t1, 1576(sp)
	j	logic.exit.111
logic.exit.111:
	lb	t2, 1576(sp)
	mv	t1, t2
	sb	t1, 1504(sp)
	j	logic.exit.110
logic.uncut.112:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	sb	t1, 1592(sp)
	lb	t2, 1592(sp)
	xori	t1, t2, 1
	sb	t1, 1592(sp)
	lb	t2, 1592(sp)
	mv	t1, t2
	sb	t1, 1596(sp)
	lb	t2, 1592(sp)
	bne	t2,zero,logic.uncut.113
	j	logic.exit.113
logic.exit.112:
	lb	t2, 1580(sp)
	mv	t1, t2
	sb	t1, 1600(sp)
	lb	t2, 1580(sp)
	bne	t2,zero,logic.exit.114
	j	logic.uncut.114
logic.uncut.113:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	sb	t1, 1604(sp)
	lb	t2, 1604(sp)
	xori	t1, t2, 1
	sb	t1, 1604(sp)
	lb	t2, 1604(sp)
	mv	t1, t2
	sb	t1, 1596(sp)
	j	logic.exit.113
logic.exit.113:
	lb	t2, 1596(sp)
	mv	t1, t2
	sb	t1, 1580(sp)
	j	logic.exit.112
logic.uncut.114:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	sb	t1, 1608(sp)
	lb	t2, 1608(sp)
	xori	t1, t2, 1
	sb	t1, 1608(sp)
	lb	t2, 1608(sp)
	mv	t1, t2
	sb	t1, 1612(sp)
	lb	t2, 1608(sp)
	bne	t2,zero,logic.uncut.115
	j	logic.exit.115
logic.exit.114:
	lb	t2, 1600(sp)
	mv	t1, t2
	sb	t1, 1616(sp)
	lb	t2, 1600(sp)
	bne	t2,zero,logic.exit.116
	j	logic.uncut.116
logic.uncut.115:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	sw	t1, 1624(sp)
	lw	t2, 1624(sp)
	snez	t1, t2
	sb	t1, 1620(sp)
	lb	t2, 1620(sp)
	mv	t1, t2
	sb	t1, 1612(sp)
	j	logic.exit.115
logic.exit.115:
	lb	t2, 1612(sp)
	mv	t1, t2
	sb	t1, 1600(sp)
	j	logic.exit.114
logic.uncut.116:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	sw	t1, 1632(sp)
	lw	t2, 1632(sp)
	seqz	t1, t2
	sb	t1, 1628(sp)
	lb	t2, 1628(sp)
	mv	t1, t2
	sb	t1, 1636(sp)
	lb	t2, 1628(sp)
	bne	t2,zero,logic.uncut.117
	j	logic.exit.117
logic.exit.116:
	lb	t2, 1616(sp)
	mv	t1, t2
	sb	t1, 1640(sp)
	lb	t2, 1616(sp)
	bne	t2,zero,logic.exit.119
	j	logic.uncut.119
logic.uncut.117:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	sb	t1, 1644(sp)
	lb	t2, 1644(sp)
	mv	t1, t2
	sb	t1, 1636(sp)
	j	logic.exit.117
logic.exit.117:
	lb	t2, 1636(sp)
	mv	t1, t2
	sb	t1, 1648(sp)
	lb	t2, 1636(sp)
	bne	t2,zero,logic.uncut.118
	j	logic.exit.118
logic.uncut.118:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	sw	t1, 1656(sp)
	lw	t2, 1656(sp)
	seqz	t1, t2
	sb	t1, 1652(sp)
	lb	t2, 1652(sp)
	mv	t1, t2
	sb	t1, 1648(sp)
	j	logic.exit.118
logic.exit.118:
	lb	t2, 1648(sp)
	mv	t1, t2
	sb	t1, 1616(sp)
	j	logic.exit.116
logic.uncut.119:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	sb	t1, 1660(sp)
	lb	t2, 1660(sp)
	xori	t1, t2, 1
	sb	t1, 1660(sp)
	lb	t2, 1660(sp)
	mv	t1, t2
	sb	t1, 1640(sp)
	j	logic.exit.119
logic.exit.119:
	lb	t2, 1640(sp)
	mv	t1, t2
	sb	t1, 1664(sp)
	lb	t2, 1640(sp)
	bne	t2,zero,logic.exit.120
	j	logic.uncut.120
logic.uncut.120:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	sw	t1, 1672(sp)
	lw	t2, 1672(sp)
	seqz	t1, t2
	sb	t1, 1668(sp)
	lb	t2, 1668(sp)
	mv	t1, t2
	sb	t1, 1664(sp)
	j	logic.exit.120
logic.exit.120:
	lb	t2, 1664(sp)
	mv	t1, t2
	sb	t1, 1676(sp)
	lb	t2, 1664(sp)
	bne	t2,zero,logic.exit.121
	j	logic.uncut.121
logic.uncut.121:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	sw	t1, 1684(sp)
	lw	t2, 1684(sp)
	seqz	t1, t2
	sb	t1, 1680(sp)
	lb	t2, 1680(sp)
	mv	t1, t2
	sb	t1, 1688(sp)
	lb	t2, 1680(sp)
	bne	t2,zero,logic.uncut.122
	j	logic.exit.122
logic.exit.121:
	lb	t2, 1676(sp)
	mv	t1, t2
	sb	t1, 1692(sp)
	lb	t2, 1676(sp)
	bne	t2,zero,logic.exit.123
	j	logic.uncut.123
logic.uncut.122:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	sb	t1, 1696(sp)
	lb	t2, 1696(sp)
	xori	t1, t2, 1
	sb	t1, 1696(sp)
	lb	t2, 1696(sp)
	mv	t1, t2
	sb	t1, 1688(sp)
	j	logic.exit.122
logic.exit.122:
	lb	t2, 1688(sp)
	mv	t1, t2
	sb	t1, 1676(sp)
	j	logic.exit.121
logic.uncut.123:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	sw	t1, 1704(sp)
	lw	t2, 1704(sp)
	seqz	t1, t2
	sb	t1, 1700(sp)
	lb	t2, 1700(sp)
	mv	t1, t2
	sb	t1, 1708(sp)
	lb	t2, 1700(sp)
	bne	t2,zero,logic.uncut.124
	j	logic.exit.124
logic.exit.123:
	lb	t2, 1692(sp)
	mv	t1, t2
	sb	t1, 1712(sp)
	lb	t2, 1692(sp)
	bne	t2,zero,logic.exit.125
	j	logic.uncut.125
logic.uncut.124:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	sw	t1, 1720(sp)
	lw	t2, 1720(sp)
	seqz	t1, t2
	sb	t1, 1716(sp)
	lb	t2, 1716(sp)
	mv	t1, t2
	sb	t1, 1708(sp)
	j	logic.exit.124
logic.exit.124:
	lb	t2, 1708(sp)
	mv	t1, t2
	sb	t1, 1692(sp)
	j	logic.exit.123
logic.uncut.125:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	sb	t1, 1724(sp)
	lb	t2, 1724(sp)
	mv	t1, t2
	sb	t1, 1712(sp)
	j	logic.exit.125
logic.exit.125:
	lb	t2, 1712(sp)
	mv	t1, t2
	sb	t1, 1728(sp)
	lb	t2, 1712(sp)
	bne	t2,zero,logic.exit.126
	j	logic.uncut.126
logic.uncut.126:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	sb	t1, 1732(sp)
	lb	t2, 1732(sp)
	mv	t1, t2
	sb	t1, 1728(sp)
	j	logic.exit.126
logic.exit.126:
	lb	t2, 1728(sp)
	mv	t1, t2
	sb	t1, 1736(sp)
	lb	t2, 1728(sp)
	bne	t2,zero,logic.exit.127
	j	logic.uncut.127
logic.uncut.127:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	sb	t1, 1740(sp)
	lb	t2, 1740(sp)
	mv	t1, t2
	sb	t1, 1736(sp)
	j	logic.exit.127
logic.exit.127:
	lb	t2, 1736(sp)
	mv	t1, t2
	sb	t1, 1744(sp)
	lb	t2, 1736(sp)
	bne	t2,zero,logic.exit.128
	j	logic.uncut.128
logic.uncut.128:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	sb	t1, 1748(sp)
	lb	t2, 1748(sp)
	xori	t1, t2, 1
	sb	t1, 1748(sp)
	lb	t2, 1748(sp)
	mv	t1, t2
	sb	t1, 1744(sp)
	j	logic.exit.128
logic.exit.128:
	lb	t2, 1744(sp)
	mv	t1, t2
	sb	t1, 1752(sp)
	lb	t2, 1744(sp)
	bne	t2,zero,logic.exit.129
	j	logic.uncut.129
logic.uncut.129:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	sb	t1, 1756(sp)
	lb	t2, 1756(sp)
	mv	t1, t2
	sb	t1, 1760(sp)
	lb	t2, 1756(sp)
	bne	t2,zero,logic.uncut.130
	j	logic.exit.130
logic.exit.129:
	lb	t2, 1752(sp)
	mv	t1, t2
	sb	t1, 1764(sp)
	lb	t2, 1752(sp)
	bne	t2,zero,logic.exit.132
	j	logic.uncut.132
logic.uncut.130:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	sb	t1, 1768(sp)
	lb	t2, 1768(sp)
	xori	t1, t2, 1
	sb	t1, 1768(sp)
	lb	t2, 1768(sp)
	mv	t1, t2
	sb	t1, 1760(sp)
	j	logic.exit.130
logic.exit.130:
	lb	t2, 1760(sp)
	mv	t1, t2
	sb	t1, 1772(sp)
	lb	t2, 1760(sp)
	bne	t2,zero,logic.uncut.131
	j	logic.exit.131
logic.uncut.131:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	sb	t1, 1776(sp)
	lb	t2, 1776(sp)
	mv	t1, t2
	sb	t1, 1772(sp)
	j	logic.exit.131
logic.exit.131:
	lb	t2, 1772(sp)
	mv	t1, t2
	sb	t1, 1752(sp)
	j	logic.exit.129
logic.uncut.132:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	sw	t1, 1784(sp)
	lw	t2, 1784(sp)
	snez	t1, t2
	sb	t1, 1780(sp)
	lb	t2, 1780(sp)
	mv	t1, t2
	sb	t1, 1764(sp)
	j	logic.exit.132
logic.exit.132:
	lb	t2, 1764(sp)
	mv	t1, t2
	sb	t1, 1788(sp)
	lb	t2, 1764(sp)
	bne	t2,zero,logic.exit.133
	j	logic.uncut.133
logic.uncut.133:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	sb	t1, 1792(sp)
	lb	t2, 1792(sp)
	mv	t1, t2
	sb	t1, 1796(sp)
	lb	t2, 1792(sp)
	bne	t2,zero,logic.uncut.134
	j	logic.exit.134
logic.exit.133:
	lb	t2, 1788(sp)
	mv	t1, t2
	sb	t1, 1800(sp)
	lb	t2, 1788(sp)
	bne	t2,zero,logic.exit.136
	j	logic.uncut.136
logic.uncut.134:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	sb	t1, 1804(sp)
	lb	t2, 1804(sp)
	xori	t1, t2, 1
	sb	t1, 1804(sp)
	lb	t2, 1804(sp)
	mv	t1, t2
	sb	t1, 1796(sp)
	j	logic.exit.134
logic.exit.134:
	lb	t2, 1796(sp)
	mv	t1, t2
	sb	t1, 1808(sp)
	lb	t2, 1796(sp)
	bne	t2,zero,logic.uncut.135
	j	logic.exit.135
logic.uncut.135:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	sw	t1, 1816(sp)
	lw	t2, 1816(sp)
	snez	t1, t2
	sb	t1, 1812(sp)
	lb	t2, 1812(sp)
	mv	t1, t2
	sb	t1, 1808(sp)
	j	logic.exit.135
logic.exit.135:
	lb	t2, 1808(sp)
	mv	t1, t2
	sb	t1, 1788(sp)
	j	logic.exit.133
logic.uncut.136:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	sw	t1, 1824(sp)
	lw	t2, 1824(sp)
	seqz	t1, t2
	sb	t1, 1820(sp)
	lb	t2, 1820(sp)
	mv	t1, t2
	sb	t1, 1828(sp)
	lb	t2, 1820(sp)
	bne	t2,zero,logic.uncut.137
	j	logic.exit.137
logic.exit.136:
	lb	t2, 1800(sp)
	mv	t1, t2
	sb	t1, 1832(sp)
	lb	t2, 1800(sp)
	bne	t2,zero,logic.exit.138
	j	logic.uncut.138
logic.uncut.137:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	sb	t1, 1836(sp)
	lb	t2, 1836(sp)
	mv	t1, t2
	sb	t1, 1828(sp)
	j	logic.exit.137
logic.exit.137:
	lb	t2, 1828(sp)
	mv	t1, t2
	sb	t1, 1800(sp)
	j	logic.exit.136
logic.uncut.138:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	sb	t1, 1840(sp)
	lb	t2, 1840(sp)
	mv	t1, t2
	sb	t1, 1832(sp)
	j	logic.exit.138
logic.exit.138:
	lb	t2, 1832(sp)
	mv	t1, t2
	sb	t1, 1844(sp)
	lb	t2, 1832(sp)
	bne	t2,zero,logic.exit.139
	j	logic.uncut.139
logic.uncut.139:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	sb	t1, 1848(sp)
	lb	t2, 1848(sp)
	mv	t1, t2
	sb	t1, 1844(sp)
	j	logic.exit.139
logic.exit.139:
	lb	t2, 1844(sp)
	mv	t1, t2
	sb	t1, 1852(sp)
	lb	t2, 1844(sp)
	bne	t2,zero,logic.exit.140
	j	logic.uncut.140
logic.uncut.140:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	sw	t1, 1860(sp)
	lw	t2, 1860(sp)
	snez	t1, t2
	sb	t1, 1856(sp)
	lb	t2, 1856(sp)
	mv	t1, t2
	sb	t1, 1864(sp)
	lb	t2, 1856(sp)
	bne	t2,zero,logic.uncut.141
	j	logic.exit.141
logic.exit.140:
	lb	t2, 1852(sp)
	mv	t1, t2
	sb	t1, 1868(sp)
	lb	t2, 1852(sp)
	bne	t2,zero,logic.exit.142
	j	logic.uncut.142
logic.uncut.141:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	sw	t1, 1876(sp)
	lw	t2, 1876(sp)
	seqz	t1, t2
	sb	t1, 1872(sp)
	lb	t2, 1872(sp)
	mv	t1, t2
	sb	t1, 1864(sp)
	j	logic.exit.141
logic.exit.141:
	lb	t2, 1864(sp)
	mv	t1, t2
	sb	t1, 1852(sp)
	j	logic.exit.140
logic.uncut.142:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	sb	t1, 1880(sp)
	lb	t2, 1880(sp)
	xori	t1, t2, 1
	sb	t1, 1880(sp)
	lb	t2, 1880(sp)
	mv	t1, t2
	sb	t1, 1884(sp)
	lb	t2, 1880(sp)
	bne	t2,zero,logic.uncut.143
	j	logic.exit.143
logic.exit.142:
	lb	t2, 1868(sp)
	mv	t1, t2
	sb	t1, 1888(sp)
	lb	t2, 1868(sp)
	bne	t2,zero,logic.exit.144
	j	logic.uncut.144
logic.uncut.143:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	sb	t1, 1892(sp)
	lb	t2, 1892(sp)
	mv	t1, t2
	sb	t1, 1884(sp)
	j	logic.exit.143
logic.exit.143:
	lb	t2, 1884(sp)
	mv	t1, t2
	sb	t1, 1868(sp)
	j	logic.exit.142
logic.uncut.144:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	sb	t1, 1896(sp)
	lb	t2, 1896(sp)
	mv	t1, t2
	sb	t1, 1888(sp)
	j	logic.exit.144
logic.exit.144:
	lb	t2, 1888(sp)
	mv	t1, t2
	sb	t1, 1900(sp)
	lb	t2, 1888(sp)
	bne	t2,zero,logic.exit.145
	j	logic.uncut.145
logic.uncut.145:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	sw	t1, 1908(sp)
	lw	t2, 1908(sp)
	snez	t1, t2
	sb	t1, 1904(sp)
	lb	t2, 1904(sp)
	mv	t1, t2
	sb	t1, 1912(sp)
	lb	t2, 1904(sp)
	bne	t2,zero,logic.uncut.146
	j	logic.exit.146
logic.exit.145:
	lb	t2, 1900(sp)
	mv	t1, t2
	sb	t1, 1916(sp)
	lb	t2, 1900(sp)
	bne	t2,zero,logic.exit.147
	j	logic.uncut.147
logic.uncut.146:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	sw	t1, 1924(sp)
	lw	t2, 1924(sp)
	snez	t1, t2
	sb	t1, 1920(sp)
	lb	t2, 1920(sp)
	mv	t1, t2
	sb	t1, 1912(sp)
	j	logic.exit.146
logic.exit.146:
	lb	t2, 1912(sp)
	mv	t1, t2
	sb	t1, 1900(sp)
	j	logic.exit.145
logic.uncut.147:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	sw	t1, 1932(sp)
	lw	t2, 1932(sp)
	snez	t1, t2
	sb	t1, 1928(sp)
	lb	t2, 1928(sp)
	mv	t1, t2
	sb	t1, 1916(sp)
	j	logic.exit.147
logic.exit.147:
	lb	t2, 1916(sp)
	mv	t1, t2
	sb	t1, 1936(sp)
	lb	t2, 1916(sp)
	bne	t2,zero,logic.exit.148
	j	logic.uncut.148
logic.uncut.148:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	sb	t1, 1940(sp)
	lb	t2, 1940(sp)
	mv	t1, t2
	sb	t1, 1936(sp)
	j	logic.exit.148
logic.exit.148:
	lb	t2, 1936(sp)
	mv	t1, t2
	sb	t1, 1944(sp)
	lb	t2, 1936(sp)
	bne	t2,zero,logic.exit.149
	j	logic.uncut.149
logic.uncut.149:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	sb	t1, 1948(sp)
	lb	t2, 1948(sp)
	mv	t1, t2
	sb	t1, 1944(sp)
	j	logic.exit.149
logic.exit.149:
	lb	t2, 1944(sp)
	mv	t1, t2
	sb	t1, 1952(sp)
	lb	t2, 1944(sp)
	bne	t2,zero,logic.exit.150
	j	logic.uncut.150
logic.uncut.150:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	sb	t1, 1956(sp)
	lb	t2, 1956(sp)
	mv	t1, t2
	sb	t1, 1952(sp)
	j	logic.exit.150
logic.exit.150:
	lb	t2, 1952(sp)
	mv	t1, t2
	sb	t1, 1960(sp)
	lb	t2, 1952(sp)
	bne	t2,zero,logic.exit.151
	j	logic.uncut.151
logic.uncut.151:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	sb	t1, 1964(sp)
	lb	t2, 1964(sp)
	xori	t1, t2, 1
	sb	t1, 1964(sp)
	lb	t2, 1964(sp)
	mv	t1, t2
	sb	t1, 1960(sp)
	j	logic.exit.151
logic.exit.151:
	lb	t2, 1960(sp)
	mv	t1, t2
	sb	t1, 1968(sp)
	lb	t2, 1960(sp)
	bne	t2,zero,logic.exit.152
	j	logic.uncut.152
logic.uncut.152:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	sw	t1, 1976(sp)
	lw	t2, 1976(sp)
	snez	t1, t2
	sb	t1, 1972(sp)
	lb	t2, 1972(sp)
	mv	t1, t2
	sb	t1, 1968(sp)
	j	logic.exit.152
logic.exit.152:
	lb	t2, 1968(sp)
	mv	t1, t2
	sb	t1, 1980(sp)
	lb	t2, 1968(sp)
	bne	t2,zero,logic.exit.153
	j	logic.uncut.153
logic.uncut.153:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	sb	t1, 1984(sp)
	lb	t2, 1984(sp)
	mv	t1, t2
	sb	t1, 1988(sp)
	lb	t2, 1984(sp)
	bne	t2,zero,logic.uncut.154
	j	logic.exit.154
logic.exit.153:
	lb	t2, 1980(sp)
	mv	t1, t2
	sb	t1, 1992(sp)
	lb	t2, 1980(sp)
	bne	t2,zero,logic.exit.155
	j	logic.uncut.155
logic.uncut.154:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	sb	t1, 1996(sp)
	lb	t2, 1996(sp)
	xori	t1, t2, 1
	sb	t1, 1996(sp)
	lb	t2, 1996(sp)
	mv	t1, t2
	sb	t1, 1988(sp)
	j	logic.exit.154
logic.exit.154:
	lb	t2, 1988(sp)
	mv	t1, t2
	sb	t1, 1980(sp)
	j	logic.exit.153
logic.uncut.155:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	sb	t1, 2000(sp)
	lb	t2, 2000(sp)
	xori	t1, t2, 1
	sb	t1, 2000(sp)
	lb	t2, 2000(sp)
	mv	t1, t2
	sb	t1, 1992(sp)
	j	logic.exit.155
logic.exit.155:
	lb	t2, 1992(sp)
	mv	t1, t2
	sb	t1, 2004(sp)
	lb	t2, 1992(sp)
	bne	t2,zero,logic.exit.156
	j	logic.uncut.156
logic.uncut.156:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	sb	t1, 2008(sp)
	lb	t2, 2008(sp)
	xori	t1, t2, 1
	sb	t1, 2008(sp)
	lb	t2, 2008(sp)
	mv	t1, t2
	sb	t1, 2004(sp)
	j	logic.exit.156
logic.exit.156:
	lb	t2, 2004(sp)
	mv	t1, t2
	sb	t1, 2012(sp)
	lb	t2, 2004(sp)
	bne	t2,zero,logic.exit.157
	j	logic.uncut.157
logic.uncut.157:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	sb	t1, 2016(sp)
	lb	t2, 2016(sp)
	xori	t1, t2, 1
	sb	t1, 2016(sp)
	lb	t2, 2016(sp)
	mv	t1, t2
	sb	t1, 2012(sp)
	j	logic.exit.157
logic.exit.157:
	lb	t2, 2012(sp)
	mv	t1, t2
	sb	t1, 2020(sp)
	lb	t2, 2012(sp)
	bne	t2,zero,logic.exit.158
	j	logic.uncut.158
logic.uncut.158:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	sw	t1, 2028(sp)
	lw	t2, 2028(sp)
	seqz	t1, t2
	sb	t1, 2024(sp)
	lb	t2, 2024(sp)
	mv	t1, t2
	sb	t1, 2020(sp)
	j	logic.exit.158
logic.exit.158:
	lb	t2, 2020(sp)
	mv	t1, t2
	sb	t1, 2032(sp)
	lb	t2, 2020(sp)
	bne	t2,zero,logic.exit.159
	j	logic.uncut.159
logic.uncut.159:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	sb	t1, 2036(sp)
	lb	t2, 2036(sp)
	mv	t1, t2
	sb	t1, 2040(sp)
	lb	t2, 2036(sp)
	bne	t2,zero,logic.uncut.160
	j	logic.exit.160
logic.exit.159:
	lb	t2, 2032(sp)
	mv	t1, t2
	sb	t1, 2044(sp)
	lb	t2, 2032(sp)
	bne	t2,zero,logic.exit.161
	j	logic.uncut.161
logic.uncut.160:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 2048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2048
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	sb	t1, 2040(sp)
	j	logic.exit.160
logic.exit.160:
	lb	t2, 2040(sp)
	mv	t1, t2
	sb	t1, 2032(sp)
	j	logic.exit.159
logic.uncut.161:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2052
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	sb	t1, 2044(sp)
	j	logic.exit.161
logic.exit.161:
	lb	t2, 2044(sp)
	mv	t1, t2
	li	s1, 2056
	add	s1, s1, sp
	sb	t1, 0(s1)
	lb	t2, 2044(sp)
	bne	t2,zero,logic.exit.162
	j	logic.uncut.162
logic.uncut.162:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 2060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2056
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.162
logic.exit.162:
	li	s1, 2056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2056
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.163
	j	logic.uncut.163
logic.uncut.163:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 2068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2068
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.164
	j	logic.exit.164
logic.exit.163:
	li	s1, 2064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.165
	j	logic.uncut.165
logic.uncut.164:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 2080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.164
logic.exit.164:
	li	s1, 2072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.163
logic.uncut.165:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 2088
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2088
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.165
logic.exit.165:
	li	s1, 2076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.166
	j	logic.uncut.166
logic.uncut.166:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 2096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.166
logic.exit.166:
	li	s1, 2092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.167
	j	logic.uncut.167
logic.uncut.167:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 2104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2104
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.168
	j	logic.exit.168
logic.exit.167:
	li	s1, 2100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.169
	j	logic.uncut.169
logic.uncut.168:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 2116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2116
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.168
logic.exit.168:
	li	s1, 2108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.167
logic.uncut.169:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 2120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2120
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.170
	j	logic.exit.170
logic.exit.169:
	li	s1, 2112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.172
	j	logic.uncut.172
logic.uncut.170:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 2132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2132
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.170
logic.exit.170:
	li	s1, 2124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.171
	j	logic.exit.171
logic.uncut.171:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 2140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2136
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.171
logic.exit.171:
	li	s1, 2136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.169
logic.uncut.172:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 2144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.173
	j	logic.exit.173
logic.exit.172:
	li	s1, 2128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.174
	j	logic.uncut.174
logic.uncut.173:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 2156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.173
logic.exit.173:
	li	s1, 2148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.172
logic.uncut.174:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.174
logic.exit.174:
	li	s1, 2152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.175
	j	logic.uncut.175
logic.uncut.175:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 2168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2168
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.175
logic.exit.175:
	li	s1, 2164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.176
	j	logic.uncut.176
logic.uncut.176:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 2176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.177
	j	logic.exit.177
logic.exit.176:
	li	s1, 2172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.180
	j	logic.uncut.180
logic.uncut.177:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 2192
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2192
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.177
logic.exit.177:
	li	s1, 2180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.178
	j	logic.exit.178
logic.uncut.178:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2196
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.178
logic.exit.178:
	li	s1, 2196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.179
	j	logic.exit.179
logic.uncut.179:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 2208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.179
logic.exit.179:
	li	s1, 2204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.176
logic.uncut.180:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 2212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.180
logic.exit.180:
	li	s1, 2184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.181
	j	logic.uncut.181
logic.uncut.181:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 2220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.182
	j	logic.exit.182
logic.exit.181:
	li	s1, 2216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.185
	j	logic.uncut.185
logic.uncut.182:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 2232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.182
logic.exit.182:
	li	s1, 2224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.183
	j	logic.exit.183
logic.uncut.183:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 2240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.183
logic.exit.183:
	li	s1, 2236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.184
	j	logic.exit.184
logic.uncut.184:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 2252
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2252
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.184
logic.exit.184:
	li	s1, 2244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.181
logic.uncut.185:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 2256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2256
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.186
	j	logic.exit.186
logic.exit.185:
	li	s1, 2228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.187
	j	logic.uncut.187
logic.uncut.186:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 2272
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2272
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.186
logic.exit.186:
	li	s1, 2260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.185
logic.uncut.187:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 2280
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2280
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.187
logic.exit.187:
	li	s1, 2264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.188
	j	logic.uncut.188
logic.uncut.188:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 2288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2288
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.189
	j	logic.exit.189
logic.exit.188:
	li	s1, 2284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.191
	j	logic.uncut.191
logic.uncut.189:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 2304
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2304
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.189
logic.exit.189:
	li	s1, 2292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.190
	j	logic.exit.190
logic.uncut.190:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 2316
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2316
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.190
logic.exit.190:
	li	s1, 2308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2284
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.188
logic.uncut.191:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 2320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2320
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.191
logic.exit.191:
	li	s1, 2296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2296
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.192
	j	logic.uncut.192
logic.uncut.192:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 2328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2328
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.193
	j	logic.exit.193
logic.exit.192:
	li	s1, 2324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.196
	j	logic.uncut.196
logic.uncut.193:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 2344
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2344
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2332
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.193
logic.exit.193:
	li	s1, 2332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2332
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.194
	j	logic.exit.194
logic.uncut.194:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 2352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.194
logic.exit.194:
	li	s1, 2348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.195
	j	logic.exit.195
logic.uncut.195:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 2364
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2364
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.195
logic.exit.195:
	li	s1, 2356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.192
logic.uncut.196:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 2372
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2372
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.196
logic.exit.196:
	li	s1, 2336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.197
	j	logic.uncut.197
logic.uncut.197:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 2380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.198
	j	logic.exit.198
logic.exit.197:
	li	s1, 2376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2376
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.199
	j	logic.uncut.199
logic.uncut.198:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 2396
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2396
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.198
logic.exit.198:
	li	s1, 2384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2376
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.197
logic.uncut.199:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 2400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2400
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2388
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.199
logic.exit.199:
	li	s1, 2388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2388
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.200
	j	logic.uncut.200
logic.uncut.200:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 2408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.200
logic.exit.200:
	li	s1, 2404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.201
	j	logic.uncut.201
logic.uncut.201:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 2416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2416
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.202
	j	logic.exit.202
logic.exit.201:
	li	s1, 2412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.203
	j	logic.uncut.203
logic.uncut.202:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 2432
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2432
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.202
logic.exit.202:
	li	s1, 2420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2412
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.201
logic.uncut.203:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.204
	j	logic.exit.204
logic.exit.203:
	li	s1, 2424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.205
	j	logic.uncut.205
logic.uncut.204:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 2452
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2452
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.204
logic.exit.204:
	li	s1, 2440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.203
logic.uncut.205:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 2460
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2460
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2456
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.206
	j	logic.exit.206
logic.exit.205:
	li	s1, 2444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.210
	j	logic.uncut.210
logic.uncut.206:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 2472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2472
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.206
logic.exit.206:
	li	s1, 2464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.207
	j	logic.exit.207
logic.uncut.207:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 2480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.207
logic.exit.207:
	li	s1, 2476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.208
	j	logic.exit.208
logic.uncut.208:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 2488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2488
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.208
logic.exit.208:
	li	s1, 2484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.209
	j	logic.exit.209
logic.uncut.209:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 2496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.209
logic.exit.209:
	li	s1, 2492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.205
logic.uncut.210:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 2500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2500
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.211
	j	logic.exit.211
logic.exit.210:
	li	s1, 2468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.212
	j	logic.uncut.212
logic.uncut.211:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 2516
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2516
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.211
logic.exit.211:
	li	s1, 2504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.210
logic.uncut.212:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 2520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.212
logic.exit.212:
	li	s1, 2508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.213
	j	logic.uncut.213
logic.uncut.213:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 2528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2528
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.214
	j	logic.exit.214
logic.exit.213:
	li	s1, 2524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.215
	j	logic.uncut.215
logic.uncut.214:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 2540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.214
logic.exit.214:
	li	s1, 2532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.213
logic.uncut.215:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 2548
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2548
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.216
	j	logic.exit.216
logic.exit.215:
	li	s1, 2536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.217
	j	logic.uncut.217
logic.uncut.216:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 2564
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2564
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.216
logic.exit.216:
	li	s1, 2552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.215
logic.uncut.217:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 2568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.218
	j	logic.exit.218
logic.exit.217:
	li	s1, 2556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.219
	j	logic.uncut.219
logic.uncut.218:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 2580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2572
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.218
logic.exit.218:
	li	s1, 2572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.217
logic.uncut.219:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 2588
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2588
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2584
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.220
	j	logic.exit.220
logic.exit.219:
	li	s1, 2576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.224
	j	logic.uncut.224
logic.uncut.220:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2600
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.220
logic.exit.220:
	li	s1, 2592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.221
	j	logic.exit.221
logic.uncut.221:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 2612
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2612
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.221
logic.exit.221:
	li	s1, 2604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.222
	j	logic.exit.222
logic.uncut.222:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 2624
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2624
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.222
logic.exit.222:
	li	s1, 2616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.223
	j	logic.exit.223
logic.uncut.223:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 2632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2632
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.223
logic.exit.223:
	li	s1, 2628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.219
logic.uncut.224:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 2636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.225
	j	logic.exit.225
logic.exit.224:
	li	s1, 2596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.226
	j	logic.uncut.226
logic.uncut.225:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 2652
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2652
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.225
logic.exit.225:
	li	s1, 2640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.224
logic.uncut.226:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 2656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2656
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.227
	j	logic.exit.227
logic.exit.226:
	li	s1, 2644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.230
	j	logic.uncut.230
logic.uncut.227:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 2668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2668
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.227
logic.exit.227:
	li	s1, 2660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.228
	j	logic.exit.228
logic.uncut.228:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.228
logic.exit.228:
	li	s1, 2672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.229
	j	logic.exit.229
logic.uncut.229:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 2684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.229
logic.exit.229:
	li	s1, 2680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2644
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.226
logic.uncut.230:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 2692
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2692
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.230
logic.exit.230:
	li	s1, 2664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.231
	j	logic.uncut.231
logic.uncut.231:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 2704
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2704
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.232
	j	logic.exit.232
logic.exit.231:
	li	s1, 2696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.233
	j	logic.uncut.233
logic.uncut.232:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 2720
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2720
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.232
logic.exit.232:
	li	s1, 2708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.231
logic.uncut.233:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 2724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2712
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.233
logic.exit.233:
	li	s1, 2712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.234
	j	logic.uncut.234
logic.uncut.234:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 2736
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2736
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.235
	j	logic.exit.235
logic.exit.234:
	li	s1, 2728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.237
	j	logic.uncut.237
logic.uncut.235:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 2748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2748
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.235
logic.exit.235:
	li	s1, 2740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.236
	j	logic.exit.236
logic.uncut.236:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 2760
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2760
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2752
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.236
logic.exit.236:
	li	s1, 2752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.234
logic.uncut.237:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 2764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.238
	j	logic.exit.238
logic.exit.237:
	li	s1, 2744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.239
	j	logic.uncut.239
logic.uncut.238:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 2780
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2780
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2768
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.238
logic.exit.238:
	li	s1, 2768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.237
logic.uncut.239:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 2784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.239
logic.exit.239:
	li	s1, 2772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.240
	j	logic.uncut.240
logic.uncut.240:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 2792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.241
	j	logic.exit.241
logic.exit.240:
	li	s1, 2788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.242
	j	logic.uncut.242
logic.uncut.241:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 2804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.241
logic.exit.241:
	li	s1, 2796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.240
logic.uncut.242:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 2808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2808
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.243
	j	logic.exit.243
logic.exit.242:
	li	s1, 2800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.245
	j	logic.uncut.245
logic.uncut.243:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 2820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.243
logic.exit.243:
	li	s1, 2812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.244
	j	logic.exit.244
logic.uncut.244:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 2832
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2832
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.244
logic.exit.244:
	li	s1, 2824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.242
logic.uncut.245:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 2840
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2840
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.246
	j	logic.exit.246
logic.exit.245:
	li	s1, 2816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.247
	j	logic.uncut.247
logic.uncut.246:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 2852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.246
logic.exit.246:
	li	s1, 2844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.245
logic.uncut.247:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 2860
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2860
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.247
logic.exit.247:
	li	s1, 2848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.248
	j	logic.uncut.248
logic.uncut.248:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 2872
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2872
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.248
logic.exit.248:
	li	s1, 2864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.249
	j	logic.uncut.249
logic.uncut.249:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 2884
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2884
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 2880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.250
	j	logic.exit.250
logic.exit.249:
	li	s1, 2876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.252
	j	logic.uncut.252
logic.uncut.250:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 2896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.250
logic.exit.250:
	li	s1, 2888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.251
	j	logic.exit.251
logic.uncut.251:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 2904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2904
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.251
logic.exit.251:
	li	s1, 2900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.249
logic.uncut.252:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 2908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.253
	j	logic.exit.253
logic.exit.252:
	li	s1, 2892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.256
	j	logic.uncut.256
logic.uncut.253:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 2920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2920
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.253
logic.exit.253:
	li	s1, 2912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.254
	j	logic.exit.254
logic.uncut.254:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 2932
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2932
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.254
logic.exit.254:
	li	s1, 2924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.255
	j	logic.exit.255
logic.uncut.255:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 2940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.255
logic.exit.255:
	li	s1, 2936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.252
logic.uncut.256:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 2944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2944
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.256
logic.exit.256:
	li	s1, 2916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.257
	j	logic.uncut.257
logic.uncut.257:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 2952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2948
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.257
logic.exit.257:
	li	s1, 2948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.258
	j	logic.uncut.258
logic.uncut.258:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 2960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2960
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.259
	j	logic.exit.259
logic.exit.258:
	li	s1, 2956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.262
	j	logic.uncut.262
logic.uncut.259:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 2972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2964
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.259
logic.exit.259:
	li	s1, 2964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.260
	j	logic.exit.260
logic.uncut.260:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 2984
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 2984
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 2980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.260
logic.exit.260:
	li	s1, 2976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.261
	j	logic.exit.261
logic.uncut.261:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 2992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.261
logic.exit.261:
	li	s1, 2988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.258
logic.uncut.262:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 2996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2996
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 2996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 2968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.262
logic.exit.262:
	li	s1, 2968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 2968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.263
	j	logic.uncut.263
logic.uncut.263:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 3004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3004
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.263
logic.exit.263:
	li	s1, 3000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.264
	j	logic.uncut.264
logic.uncut.264:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 3016
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3016
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.264
logic.exit.264:
	li	s1, 3008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.265
	j	logic.uncut.265
logic.uncut.265:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 3024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3024
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.265
logic.exit.265:
	li	s1, 3020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.266
	j	logic.uncut.266
logic.uncut.266:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 3036
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3036
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.266
logic.exit.266:
	li	s1, 3028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.267
	j	logic.uncut.267
logic.uncut.267:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 3044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3044
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.267
logic.exit.267:
	li	s1, 3040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.268
	j	logic.uncut.268
logic.uncut.268:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 3052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.269
	j	logic.exit.269
logic.exit.268:
	li	s1, 3048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.270
	j	logic.uncut.270
logic.uncut.269:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 3064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3056
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.269
logic.exit.269:
	li	s1, 3056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.268
logic.uncut.270:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 3068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.271
	j	logic.exit.271
logic.exit.270:
	li	s1, 3060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.272
	j	logic.uncut.272
logic.uncut.271:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 3080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.271
logic.exit.271:
	li	s1, 3072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.270
logic.uncut.272:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 3088
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3088
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.272
logic.exit.272:
	li	s1, 3076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.273
	j	logic.uncut.273
logic.uncut.273:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 3096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3096
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.273
logic.exit.273:
	li	s1, 3092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.274
	j	logic.uncut.274
logic.uncut.274:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 3104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3104
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.275
	j	logic.exit.275
logic.exit.274:
	li	s1, 3100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.276
	j	logic.uncut.276
logic.uncut.275:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 3120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3120
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.275
logic.exit.275:
	li	s1, 3108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.274
logic.uncut.276:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 3124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3124
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.277
	j	logic.exit.277
logic.exit.276:
	li	s1, 3112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.278
	j	logic.uncut.278
logic.uncut.277:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 3136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.277
logic.exit.277:
	li	s1, 3128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.276
logic.uncut.278:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 3144
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3144
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.279
	j	logic.exit.279
logic.exit.278:
	li	s1, 3132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.280
	j	logic.uncut.280
logic.uncut.279:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 3156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3156
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.279
logic.exit.279:
	li	s1, 3148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.278
logic.uncut.280:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 3160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3160
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.281
	j	logic.exit.281
logic.exit.280:
	li	s1, 3152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.283
	j	logic.uncut.283
logic.uncut.281:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 3172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.281
logic.exit.281:
	li	s1, 3164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.282
	j	logic.exit.282
logic.uncut.282:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 3180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.282
logic.exit.282:
	li	s1, 3176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.280
logic.uncut.283:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 3184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3184
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.284
	j	logic.exit.284
logic.exit.283:
	li	s1, 3168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.285
	j	logic.uncut.285
logic.uncut.284:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 3196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.284
logic.exit.284:
	li	s1, 3188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.283
logic.uncut.285:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 3204
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3204
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.286
	j	logic.exit.286
logic.exit.285:
	li	s1, 3192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3192
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.287
	j	logic.uncut.287
logic.uncut.286:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 3220
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3220
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.286
logic.exit.286:
	li	s1, 3208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.285
logic.uncut.287:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 3224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.287
logic.exit.287:
	li	s1, 3212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.288
	j	logic.uncut.288
logic.uncut.288:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 3232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3232
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.288
logic.exit.288:
	li	s1, 3228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.289
	j	logic.uncut.289
logic.uncut.289:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 3240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.289
logic.exit.289:
	li	s1, 3236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.290
	j	logic.uncut.290
logic.uncut.290:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 3248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.290
logic.exit.290:
	li	s1, 3244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.291
	j	logic.uncut.291
logic.uncut.291:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 3256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3256
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3252
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.291
logic.exit.291:
	li	s1, 3252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3252
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.292
	j	logic.uncut.292
logic.uncut.292:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 3264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3264
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.292
logic.exit.292:
	li	s1, 3260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.293
	j	logic.uncut.293
logic.uncut.293:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 3272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.293
logic.exit.293:
	li	s1, 3268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.294
	j	logic.uncut.294
logic.uncut.294:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 3280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.295
	j	logic.exit.295
logic.exit.294:
	li	s1, 3276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.296
	j	logic.uncut.296
logic.uncut.295:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 3296
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3296
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3284
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.295
logic.exit.295:
	li	s1, 3284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.294
logic.uncut.296:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 3300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3300
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.297
	j	logic.exit.297
logic.exit.296:
	li	s1, 3288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.298
	j	logic.uncut.298
logic.uncut.297:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 3312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3312
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.297
logic.exit.297:
	li	s1, 3304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.296
logic.uncut.298:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 3316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.299
	j	logic.exit.299
logic.exit.298:
	li	s1, 3308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	sb	t1, 500(sp)
	j	logic.exit
logic.uncut.299:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 3324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3324
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3320
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.299
logic.exit.299:
	li	s1, 3320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.298
for.cond.12:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 3332
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3332
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.300
	j	logic.exit.300
for.incr.12:
	li	t1, 1
	li	s1, 3348
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3344
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 3348
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 3340
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3340
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	sw	t1, 508(sp)
	j	for.cond.12
for.body.12:
	li	t1, 1
	li	s1, 3356
	add	s1, s1, sp
	sw	t1, 0(s1)
	lw	t2, 508(sp)
	li	s1, 3356
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 3352
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3352
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 3344
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.13
for.exit.12:
	j	for.incr.11
logic.uncut.300:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 3360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3360
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.300
logic.exit.300:
	li	s1, 3336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.301
	j	logic.exit.301
logic.uncut.301:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 3368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3368
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.301
logic.exit.301:
	li	s1, 3364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.302
	j	logic.exit.302
logic.uncut.302:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 3376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.302
logic.exit.302:
	li	s1, 3372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.303
	j	logic.exit.303
logic.uncut.303:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 3388
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3388
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.303
logic.exit.303:
	li	s1, 3380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.304
	j	logic.exit.304
logic.uncut.304:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 3396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3396
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3392
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.304
logic.exit.304:
	li	s1, 3392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.305
	j	logic.exit.305
logic.uncut.305:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 3404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.305
logic.exit.305:
	li	s1, 3400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.306
	j	logic.uncut.306
logic.uncut.306:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 3416
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3416
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.307
	j	logic.exit.307
logic.exit.306:
	li	s1, 3408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.308
	j	logic.uncut.308
logic.uncut.307:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 3428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3428
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.307
logic.exit.307:
	li	s1, 3420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.306
logic.uncut.308:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 3432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.309
	j	logic.exit.309
logic.exit.308:
	li	s1, 3424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.310
	j	logic.uncut.310
logic.uncut.309:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 3444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3444
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.309
logic.exit.309:
	li	s1, 3436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.308
logic.uncut.310:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 3448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3448
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.310
logic.exit.310:
	li	s1, 3440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.311
	j	logic.uncut.311
logic.uncut.311:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 3460
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3460
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.311
logic.exit.311:
	li	s1, 3452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.312
	j	logic.uncut.312
logic.uncut.312:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 3468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3468
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.312
logic.exit.312:
	li	s1, 3464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.313
	j	logic.uncut.313
logic.uncut.313:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 3476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.313
logic.exit.313:
	li	s1, 3472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.314
	j	logic.uncut.314
logic.uncut.314:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 3484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3480
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.314
logic.exit.314:
	li	s1, 3480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.315
	j	logic.uncut.315
logic.uncut.315:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 3496
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3496
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.315
logic.exit.315:
	li	s1, 3488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.316
	j	logic.uncut.316
logic.uncut.316:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 3504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.316
logic.exit.316:
	li	s1, 3500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.317
	j	logic.uncut.317
logic.uncut.317:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 3512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3512
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.318
	j	logic.exit.318
logic.exit.317:
	li	s1, 3508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.319
	j	logic.uncut.319
logic.uncut.318:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 3528
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3528
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.318
logic.exit.318:
	li	s1, 3516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.317
logic.uncut.319:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 3532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3532
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.320
	j	logic.exit.320
logic.exit.319:
	li	s1, 3520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.331
	j	logic.uncut.331
logic.uncut.320:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 3544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.320
logic.exit.320:
	li	s1, 3536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.321
	j	logic.exit.321
logic.uncut.321:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 3556
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3556
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.321
logic.exit.321:
	li	s1, 3548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.322
	j	logic.exit.322
logic.uncut.322:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 3564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3564
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.322
logic.exit.322:
	li	s1, 3560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.323
	j	logic.exit.323
logic.uncut.323:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 3576
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3576
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.323
logic.exit.323:
	li	s1, 3568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.324
	j	logic.exit.324
logic.uncut.324:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 3588
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3588
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.324
logic.exit.324:
	li	s1, 3580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.325
	j	logic.exit.325
logic.uncut.325:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 3600
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3600
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.325
logic.exit.325:
	li	s1, 3592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.326
	j	logic.exit.326
logic.uncut.326:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 3608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3608
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.326
logic.exit.326:
	li	s1, 3604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.327
	j	logic.exit.327
logic.uncut.327:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 3620
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3620
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.327
logic.exit.327:
	li	s1, 3612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.328
	j	logic.exit.328
logic.uncut.328:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 3628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3628
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.328
logic.exit.328:
	li	s1, 3624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.329
	j	logic.exit.329
logic.uncut.329:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 3636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.329
logic.exit.329:
	li	s1, 3632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.330
	j	logic.exit.330
logic.uncut.330:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 3648
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3648
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.330
logic.exit.330:
	li	s1, 3640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.319
logic.uncut.331:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 3656
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3656
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.331
logic.exit.331:
	li	s1, 3540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.332
	j	logic.uncut.332
logic.uncut.332:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 3664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.333
	j	logic.exit.333
logic.exit.332:
	li	s1, 3660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.335
	j	logic.uncut.335
logic.uncut.333:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 3680
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3680
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.333
logic.exit.333:
	li	s1, 3668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.334
	j	logic.exit.334
logic.uncut.334:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 3688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.334
logic.exit.334:
	li	s1, 3684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.332
logic.uncut.335:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 3692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.336
	j	logic.exit.336
logic.exit.335:
	li	s1, 3672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.337
	j	logic.uncut.337
logic.uncut.336:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 3708
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3708
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.336
logic.exit.336:
	li	s1, 3696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.335
logic.uncut.337:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 3712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3712
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.337
logic.exit.337:
	li	s1, 3700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.338
	j	logic.uncut.338
logic.uncut.338:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 3724
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3724
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.338
logic.exit.338:
	li	s1, 3716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.339
	j	logic.uncut.339
logic.uncut.339:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 3736
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3736
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.339
logic.exit.339:
	li	s1, 3728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.340
	j	logic.uncut.340
logic.uncut.340:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 3748
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3748
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.341
	j	logic.exit.341
logic.exit.340:
	li	s1, 3740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.342
	j	logic.uncut.342
logic.uncut.341:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 3764
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3764
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3752
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.341
logic.exit.341:
	li	s1, 3752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.340
logic.uncut.342:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 3768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.343
	j	logic.exit.343
logic.exit.342:
	li	s1, 3756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.347
	j	logic.uncut.347
logic.uncut.343:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 3784
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3784
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.343
logic.exit.343:
	li	s1, 3772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.344
	j	logic.exit.344
logic.uncut.344:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 3792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.344
logic.exit.344:
	li	s1, 3788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.345
	j	logic.exit.345
logic.uncut.345:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 3804
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3804
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.345
logic.exit.345:
	li	s1, 3796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.346
	j	logic.exit.346
logic.uncut.346:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 3812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3812
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.346
logic.exit.346:
	li	s1, 3808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.342
logic.uncut.347:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 3816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.347
logic.exit.347:
	li	s1, 3776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.348
	j	logic.uncut.348
logic.uncut.348:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 3824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.349
	j	logic.exit.349
logic.exit.348:
	li	s1, 3820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.351
	j	logic.uncut.351
logic.uncut.349:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 3836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.349
logic.exit.349:
	li	s1, 3828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.350
	j	logic.exit.350
logic.uncut.350:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 3848
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3848
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3840
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.350
logic.exit.350:
	li	s1, 3840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.348
logic.uncut.351:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 3852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.352
	j	logic.exit.352
logic.exit.351:
	li	s1, 3832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.357
	j	logic.uncut.357
logic.uncut.352:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 3864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.352
logic.exit.352:
	li	s1, 3856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.353
	j	logic.exit.353
logic.uncut.353:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 3872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.353
logic.exit.353:
	li	s1, 3868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.354
	j	logic.exit.354
logic.uncut.354:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 3880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.354
logic.exit.354:
	li	s1, 3876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.355
	j	logic.exit.355
logic.uncut.355:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 3888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.355
logic.exit.355:
	li	s1, 3884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.356
	j	logic.exit.356
logic.uncut.356:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 3896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3896
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.356
logic.exit.356:
	li	s1, 3892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.351
logic.uncut.357:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 3904
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3904
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3860
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.357
logic.exit.357:
	li	s1, 3860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3860
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.358
	j	logic.uncut.358
logic.uncut.358:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 3912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3912
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.359
	j	logic.exit.359
logic.exit.358:
	li	s1, 3908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.360
	j	logic.uncut.360
logic.uncut.359:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 3928
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3928
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.359
logic.exit.359:
	li	s1, 3916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3908
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.358
logic.uncut.360:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 3936
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3936
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 3932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.361
	j	logic.exit.361
logic.exit.360:
	li	s1, 3920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3920
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.364
	j	logic.uncut.364
logic.uncut.361:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 3948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3948
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3940
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.361
logic.exit.361:
	li	s1, 3940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3940
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.362
	j	logic.exit.362
logic.uncut.362:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 3956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.362
logic.exit.362:
	li	s1, 3952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.363
	j	logic.exit.363
logic.uncut.363:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 3968
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3968
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 3964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.363
logic.exit.363:
	li	s1, 3960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3920
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.360
logic.uncut.364:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 3972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3972
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.364
logic.exit.364:
	li	s1, 3944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.365
	j	logic.uncut.365
logic.uncut.365:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 3980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3980
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.365
logic.exit.365:
	li	s1, 3976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.366
	j	logic.uncut.366
logic.uncut.366:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 3988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.366
logic.exit.366:
	li	s1, 3984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.367
	j	logic.uncut.367
logic.uncut.367:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 3996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3996
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 3996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.368
	j	logic.exit.368
logic.exit.367:
	li	s1, 3992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 3992
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.370
	j	logic.uncut.370
logic.uncut.368:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 4008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4008
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.368
logic.exit.368:
	li	s1, 4000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.369
	j	logic.exit.369
logic.uncut.369:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 4016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4016
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.369
logic.exit.369:
	li	s1, 4012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 3992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.367
logic.uncut.370:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 4020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.370
logic.exit.370:
	li	s1, 4004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.371
	j	logic.uncut.371
logic.uncut.371:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 4028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.371
logic.exit.371:
	li	s1, 4024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.372
	j	logic.uncut.372
logic.uncut.372:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 4036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.373
	j	logic.exit.373
logic.exit.372:
	li	s1, 4032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.374
	j	logic.uncut.374
logic.uncut.373:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 4048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.373
logic.exit.373:
	li	s1, 4040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.372
logic.uncut.374:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 4056
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4056
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.375
	j	logic.exit.375
logic.exit.374:
	li	s1, 4044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.376
	j	logic.uncut.376
logic.uncut.375:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 4068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4068
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.375
logic.exit.375:
	li	s1, 4060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.374
logic.uncut.376:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 4072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4072
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.377
	j	logic.exit.377
logic.exit.376:
	li	s1, 4064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.378
	j	logic.uncut.378
logic.uncut.377:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 4084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.377
logic.exit.377:
	li	s1, 4076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.376
logic.uncut.378:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 4088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4088
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.378
logic.exit.378:
	li	s1, 4080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.379
	j	logic.uncut.379
logic.uncut.379:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 4096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.379
logic.exit.379:
	li	s1, 4092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.380
	j	logic.uncut.380
logic.uncut.380:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 4108
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4108
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.380
logic.exit.380:
	li	s1, 4100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.381
	j	logic.uncut.381
logic.uncut.381:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 4120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4120
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.381
logic.exit.381:
	li	s1, 4112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.382
	j	logic.uncut.382
logic.uncut.382:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 4132
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4132
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.382
logic.exit.382:
	li	s1, 4124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.383
	j	logic.uncut.383
logic.uncut.383:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 4144
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4144
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4136
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.383
logic.exit.383:
	li	s1, 4136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4136
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.384
	j	logic.uncut.384
logic.uncut.384:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 4152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4152
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.384
logic.exit.384:
	li	s1, 4148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.385
	j	logic.uncut.385
logic.uncut.385:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 4160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4160
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.386
	j	logic.exit.386
logic.exit.385:
	li	s1, 4156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.387
	j	logic.uncut.387
logic.uncut.386:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 4172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.386
logic.exit.386:
	li	s1, 4164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.385
logic.uncut.387:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 4176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.387
logic.exit.387:
	li	s1, 4168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.388
	j	logic.uncut.388
logic.uncut.388:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 4188
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4188
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.389
	j	logic.exit.389
logic.exit.388:
	li	s1, 4180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.390
	j	logic.uncut.390
logic.uncut.389:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 4204
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4204
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.389
logic.exit.389:
	li	s1, 4192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.388
logic.uncut.390:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 4208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4208
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4196
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.390
logic.exit.390:
	li	s1, 4196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.391
	j	logic.uncut.391
logic.uncut.391:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 4216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.391
logic.exit.391:
	li	s1, 4212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.392
	j	logic.uncut.392
logic.uncut.392:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 4224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4224
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.393
	j	logic.exit.393
logic.exit.392:
	li	s1, 4220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.394
	j	logic.uncut.394
logic.uncut.393:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 4240
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4240
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.393
logic.exit.393:
	li	s1, 4228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.392
logic.uncut.394:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 4244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.394
logic.exit.394:
	li	s1, 4232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.395
	j	logic.uncut.395
logic.uncut.395:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 4256
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4256
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.395
logic.exit.395:
	li	s1, 4248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.396
	j	logic.uncut.396
logic.uncut.396:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 4264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4264
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.397
	j	logic.exit.397
logic.exit.396:
	li	s1, 4260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.398
	j	logic.uncut.398
logic.uncut.397:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 4276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4276
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.397
logic.exit.397:
	li	s1, 4268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.396
logic.uncut.398:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 4280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.399
	j	logic.exit.399
logic.exit.398:
	li	s1, 4272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.400
	j	logic.uncut.400
logic.uncut.399:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 4296
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4296
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4284
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.399
logic.exit.399:
	li	s1, 4284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.398
logic.uncut.400:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 4300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.401
	j	logic.exit.401
logic.exit.400:
	li	s1, 4288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.409
	j	logic.uncut.409
logic.uncut.401:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 4312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4312
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.401
logic.exit.401:
	li	s1, 4304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.402
	j	logic.exit.402
logic.uncut.402:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 4320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.402
logic.exit.402:
	li	s1, 4316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.403
	j	logic.exit.403
logic.uncut.403:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 4328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.403
logic.exit.403:
	li	s1, 4324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.404
	j	logic.exit.404
logic.uncut.404:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 4340
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4340
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4332
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.404
logic.exit.404:
	li	s1, 4332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4332
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.405
	j	logic.exit.405
logic.uncut.405:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 4348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4348
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.405
logic.exit.405:
	li	s1, 4344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.406
	j	logic.exit.406
logic.uncut.406:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 4356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4356
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.406
logic.exit.406:
	li	s1, 4352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.407
	j	logic.exit.407
logic.uncut.407:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 4364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4364
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.407
logic.exit.407:
	li	s1, 4360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.408
	j	logic.exit.408
logic.uncut.408:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 4372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.408
logic.exit.408:
	li	s1, 4368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.400
logic.uncut.409:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 4376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4376
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.410
	j	logic.exit.410
logic.exit.409:
	li	s1, 4308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.411
	j	logic.uncut.411
logic.uncut.410:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 4392
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4392
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.410
logic.exit.410:
	li	s1, 4380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.409
logic.uncut.411:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 4396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4396
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.412
	j	logic.exit.412
logic.exit.411:
	li	s1, 4384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.413
	j	logic.uncut.413
logic.uncut.412:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 4408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4408
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.412
logic.exit.412:
	li	s1, 4400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.411
logic.uncut.413:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 4412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4412
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.414
	j	logic.exit.414
logic.exit.413:
	li	s1, 4404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.415
	j	logic.uncut.415
logic.uncut.414:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 4428
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4428
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.414
logic.exit.414:
	li	s1, 4416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.413
logic.uncut.415:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 4436
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4436
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.416
	j	logic.exit.416
logic.exit.415:
	li	s1, 4420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.418
	j	logic.uncut.418
logic.uncut.416:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 4448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.416
logic.exit.416:
	li	s1, 4440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.417
	j	logic.exit.417
logic.uncut.417:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 4460
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4460
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.417
logic.exit.417:
	li	s1, 4452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.415
logic.uncut.418:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 4464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4464
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.418
logic.exit.418:
	li	s1, 4444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.419
	j	logic.uncut.419
logic.uncut.419:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 4476
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4476
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.419
logic.exit.419:
	li	s1, 4468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.420
	j	logic.uncut.420
logic.uncut.420:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 4488
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4488
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.421
	j	logic.exit.421
logic.exit.420:
	li	s1, 4480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.422
	j	logic.uncut.422
logic.uncut.421:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 4500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4500
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.421
logic.exit.421:
	li	s1, 4492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4480
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.420
logic.uncut.422:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 4508
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4508
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.423
	j	logic.exit.423
logic.exit.422:
	li	s1, 4496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.424
	j	logic.uncut.424
logic.uncut.423:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 4524
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4524
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.423
logic.exit.423:
	li	s1, 4512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.422
logic.uncut.424:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 4528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.424
logic.exit.424:
	li	s1, 4516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.425
	j	logic.uncut.425
logic.uncut.425:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 4536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.425
logic.exit.425:
	li	s1, 4532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.426
	j	logic.uncut.426
logic.uncut.426:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 4544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.426
logic.exit.426:
	li	s1, 4540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.427
	j	logic.uncut.427
logic.uncut.427:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 4552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4552
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.427
logic.exit.427:
	li	s1, 4548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.428
	j	logic.uncut.428
logic.uncut.428:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 4560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.429
	j	logic.exit.429
logic.exit.428:
	li	s1, 4556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.431
	j	logic.uncut.431
logic.uncut.429:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 4572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.429
logic.exit.429:
	li	s1, 4564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.430
	j	logic.exit.430
logic.uncut.430:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 4580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.430
logic.exit.430:
	li	s1, 4576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.428
logic.uncut.431:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 4588
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4588
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.431
logic.exit.431:
	li	s1, 4568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.432
	j	logic.uncut.432
logic.uncut.432:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 4596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.433
	j	logic.exit.433
logic.exit.432:
	li	s1, 4592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.435
	j	logic.uncut.435
logic.uncut.433:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 4608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4608
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.433
logic.exit.433:
	li	s1, 4600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.434
	j	logic.exit.434
logic.uncut.434:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 4620
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4620
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.434
logic.exit.434:
	li	s1, 4612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.432
logic.uncut.435:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 4628
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4628
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.436
	j	logic.exit.436
logic.exit.435:
	li	s1, 4604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.437
	j	logic.uncut.437
logic.uncut.436:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 4640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.436
logic.exit.436:
	li	s1, 4632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.435
logic.uncut.437:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 4644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.437
logic.exit.437:
	li	s1, 4636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.438
	j	logic.uncut.438
logic.uncut.438:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 4652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.438
logic.exit.438:
	li	s1, 4648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.439
	j	logic.uncut.439
logic.uncut.439:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 4664
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4664
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.440
	j	logic.exit.440
logic.exit.439:
	li	s1, 4656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.441
	j	logic.uncut.441
logic.uncut.440:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 4680
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4680
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.440
logic.exit.440:
	li	s1, 4668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.439
logic.uncut.441:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 4684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4684
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.442
	j	logic.exit.442
logic.exit.441:
	li	s1, 4672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.443
	j	logic.uncut.443
logic.uncut.442:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 4696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.442
logic.exit.442:
	li	s1, 4688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.441
logic.uncut.443:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 4700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.443
logic.exit.443:
	li	s1, 4692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.444
	j	logic.uncut.444
logic.uncut.444:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 4712
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4712
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4708
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.445
	j	logic.exit.445
logic.exit.444:
	li	s1, 4704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.446
	j	logic.uncut.446
logic.uncut.445:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 4728
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4728
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.445
logic.exit.445:
	li	s1, 4716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.444
logic.uncut.446:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 4736
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4736
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.446
logic.exit.446:
	li	s1, 4720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.447
	j	logic.uncut.447
logic.uncut.447:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 4744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.447
logic.exit.447:
	li	s1, 4740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.448
	j	logic.uncut.448
logic.uncut.448:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 4752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.448
logic.exit.448:
	li	s1, 4748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.449
	j	logic.uncut.449
logic.uncut.449:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 4760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.449
logic.exit.449:
	li	s1, 4756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.450
	j	logic.uncut.450
logic.uncut.450:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 4768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.450
logic.exit.450:
	li	s1, 4764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.451
	j	logic.uncut.451
logic.uncut.451:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 4780
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4780
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.451
logic.exit.451:
	li	s1, 4772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.452
	j	logic.uncut.452
logic.uncut.452:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 4788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.453
	j	logic.exit.453
logic.exit.452:
	li	s1, 4784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.454
	j	logic.uncut.454
logic.uncut.453:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 4800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4800
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.453
logic.exit.453:
	li	s1, 4792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.452
logic.uncut.454:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 4804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4804
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.454
logic.exit.454:
	li	s1, 4796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.455
	j	logic.uncut.455
logic.uncut.455:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 4812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4812
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.455
logic.exit.455:
	li	s1, 4808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.456
	j	logic.uncut.456
logic.uncut.456:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 4820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.456
logic.exit.456:
	li	s1, 4816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.457
	j	logic.uncut.457
logic.uncut.457:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 4832
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4832
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 4828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.457
logic.exit.457:
	li	s1, 4824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.458
	j	logic.uncut.458
logic.uncut.458:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 4840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.459
	j	logic.exit.459
logic.exit.458:
	li	s1, 4836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.460
	j	logic.uncut.460
logic.uncut.459:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 4852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4852
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.459
logic.exit.459:
	li	s1, 4844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.458
logic.uncut.460:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 4856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4856
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.460
logic.exit.460:
	li	s1, 4848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.461
	j	logic.uncut.461
logic.uncut.461:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 4864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4860
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.461
logic.exit.461:
	li	s1, 4860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4860
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.462
	j	logic.uncut.462
logic.uncut.462:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 4872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4872
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.463
	j	logic.exit.463
logic.exit.462:
	li	s1, 4868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.464
	j	logic.uncut.464
logic.uncut.463:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 4884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.463
logic.exit.463:
	li	s1, 4876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.462
logic.uncut.464:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 4892
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4892
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.464
logic.exit.464:
	li	s1, 4880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.465
	j	logic.uncut.465
logic.uncut.465:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 4900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.465
logic.exit.465:
	li	s1, 4896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.466
	j	logic.uncut.466
logic.uncut.466:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 4908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4908
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.467
	j	logic.exit.467
logic.exit.466:
	li	s1, 4904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.468
	j	logic.uncut.468
logic.uncut.467:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 4920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4920
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.467
logic.exit.467:
	li	s1, 4912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.466
logic.uncut.468:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 4924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4924
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.469
	j	logic.exit.469
logic.exit.468:
	li	s1, 4916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.471
	j	logic.uncut.471
logic.uncut.469:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 4936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4936
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.469
logic.exit.469:
	li	s1, 4928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.470
	j	logic.exit.470
logic.uncut.470:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 4944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4940
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.470
logic.exit.470:
	li	s1, 4940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.468
logic.uncut.471:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 4948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.472
	j	logic.exit.472
logic.exit.471:
	li	s1, 4932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.473
	j	logic.uncut.473
logic.uncut.472:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 4960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.472
logic.exit.472:
	li	s1, 4952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.471
logic.uncut.473:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 4964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.473
logic.exit.473:
	li	s1, 4956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.474
	j	logic.uncut.474
logic.uncut.474:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 4972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4972
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 4972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.474
logic.exit.474:
	li	s1, 4968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.475
	j	logic.uncut.475
logic.uncut.475:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 4980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.476
	j	logic.exit.476
logic.exit.475:
	li	s1, 4976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.479
	j	logic.uncut.479
logic.uncut.476:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 4996
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 4996
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 4992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.476
logic.exit.476:
	li	s1, 4984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.477
	j	logic.exit.477
logic.uncut.477:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 5004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.477
logic.exit.477:
	li	s1, 5000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.478
	j	logic.exit.478
logic.uncut.478:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 5012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.478
logic.exit.478:
	li	s1, 5008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.475
logic.uncut.479:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 5016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 4988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.479
logic.exit.479:
	li	s1, 4988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 4988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.480
	j	logic.uncut.480
logic.uncut.480:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 5024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.481
	j	logic.exit.481
logic.exit.480:
	li	s1, 5020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.484
	j	logic.uncut.484
logic.uncut.481:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 5036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.481
logic.exit.481:
	li	s1, 5028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.482
	j	logic.exit.482
logic.uncut.482:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 5044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.482
logic.exit.482:
	li	s1, 5040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.483
	j	logic.exit.483
logic.uncut.483:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 5056
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5056
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.483
logic.exit.483:
	li	s1, 5048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.480
logic.uncut.484:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 5060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5060
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.485
	j	logic.exit.485
logic.exit.484:
	li	s1, 5032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.486
	j	logic.uncut.486
logic.uncut.485:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 5076
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5076
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.485
logic.exit.485:
	li	s1, 5064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.484
logic.uncut.486:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 5084
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5084
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5068
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.486
logic.exit.486:
	li	s1, 5068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.487
	j	logic.uncut.487
logic.uncut.487:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 5092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5092
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.488
	j	logic.exit.488
logic.exit.487:
	li	s1, 5088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.490
	j	logic.uncut.490
logic.uncut.488:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 5108
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5108
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.488
logic.exit.488:
	li	s1, 5096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.489
	j	logic.exit.489
logic.uncut.489:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 5120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5120
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.489
logic.exit.489:
	li	s1, 5112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5088
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.487
logic.uncut.490:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 5124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5124
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.490
logic.exit.490:
	li	s1, 5100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.491
	j	logic.uncut.491
logic.uncut.491:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 5132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5132
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.492
	j	logic.exit.492
logic.exit.491:
	li	s1, 5128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.495
	j	logic.uncut.495
logic.uncut.492:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 5148
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5148
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5136
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.492
logic.exit.492:
	li	s1, 5136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5136
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.493
	j	logic.exit.493
logic.uncut.493:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 5156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.493
logic.exit.493:
	li	s1, 5152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.494
	j	logic.exit.494
logic.uncut.494:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 5168
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5168
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.494
logic.exit.494:
	li	s1, 5160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.491
logic.uncut.495:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 5176
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5176
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.495
logic.exit.495:
	li	s1, 5140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.496
	j	logic.uncut.496
logic.uncut.496:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 5184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.497
	j	logic.exit.497
logic.exit.496:
	li	s1, 5180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.498
	j	logic.uncut.498
logic.uncut.497:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 5200
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5200
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.497
logic.exit.497:
	li	s1, 5188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.496
logic.uncut.498:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 5204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5204
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.498
logic.exit.498:
	li	s1, 5192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5192
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.499
	j	logic.uncut.499
logic.uncut.499:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 5212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.499
logic.exit.499:
	li	s1, 5208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.500
	j	logic.uncut.500
logic.uncut.500:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 5220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5220
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.501
	j	logic.exit.501
logic.exit.500:
	li	s1, 5216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.502
	j	logic.uncut.502
logic.uncut.501:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 5236
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5236
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.501
logic.exit.501:
	li	s1, 5224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.500
logic.uncut.502:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 5240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.503
	j	logic.exit.503
logic.exit.502:
	li	s1, 5228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.504
	j	logic.uncut.504
logic.uncut.503:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 5256
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5256
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.503
logic.exit.503:
	li	s1, 5244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.502
logic.uncut.504:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 5264
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5264
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.505
	j	logic.exit.505
logic.exit.504:
	li	s1, 5248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.509
	j	logic.uncut.509
logic.uncut.505:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 5276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5276
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.505
logic.exit.505:
	li	s1, 5268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.506
	j	logic.exit.506
logic.uncut.506:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 5284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.506
logic.exit.506:
	li	s1, 5280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.507
	j	logic.exit.507
logic.uncut.507:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 5292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5292
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.507
logic.exit.507:
	li	s1, 5288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.508
	j	logic.exit.508
logic.uncut.508:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 5300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.508
logic.exit.508:
	li	s1, 5296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.504
logic.uncut.509:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 5304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5304
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.510
	j	logic.exit.510
logic.exit.509:
	li	s1, 5272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.511
	j	logic.uncut.511
logic.uncut.510:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 5320
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5320
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.510
logic.exit.510:
	li	s1, 5308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.509
logic.uncut.511:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 5324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5312
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.511
logic.exit.511:
	li	s1, 5312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5312
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.512
	j	logic.uncut.512
logic.uncut.512:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 5332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5332
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.513
	j	logic.exit.513
logic.exit.512:
	li	s1, 5328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.514
	j	logic.uncut.514
logic.uncut.513:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 5344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.513
logic.exit.513:
	li	s1, 5336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.512
logic.uncut.514:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 5352
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5352
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.515
	j	logic.exit.515
logic.exit.514:
	li	s1, 5340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.516
	j	logic.uncut.516
logic.uncut.515:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 5368
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5368
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.515
logic.exit.515:
	li	s1, 5356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.514
logic.uncut.516:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 5372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.517
	j	logic.exit.517
logic.exit.516:
	li	s1, 5360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.518
	j	logic.uncut.518
logic.uncut.517:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 5384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5376
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.517
logic.exit.517:
	li	s1, 5376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.516
logic.uncut.518:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 5392
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5392
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5388
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.519
	j	logic.exit.519
logic.exit.518:
	li	s1, 5380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.523
	j	logic.uncut.523
logic.uncut.519:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 5404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5404
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.519
logic.exit.519:
	li	s1, 5396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.520
	j	logic.exit.520
logic.uncut.520:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 5416
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5416
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.520
logic.exit.520:
	li	s1, 5408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.521
	j	logic.exit.521
logic.uncut.521:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 5428
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5428
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.521
logic.exit.521:
	li	s1, 5420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.522
	j	logic.exit.522
logic.uncut.522:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 5436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5436
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5432
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.522
logic.exit.522:
	li	s1, 5432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.518
logic.uncut.523:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 5440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.524
	j	logic.exit.524
logic.exit.523:
	li	s1, 5400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.525
	j	logic.uncut.525
logic.uncut.524:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 5456
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5456
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.524
logic.exit.524:
	li	s1, 5444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.523
logic.uncut.525:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 5460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5460
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.526
	j	logic.exit.526
logic.exit.525:
	li	s1, 5448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5448
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.529
	j	logic.uncut.529
logic.uncut.526:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 5472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5472
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.526
logic.exit.526:
	li	s1, 5464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.527
	j	logic.exit.527
logic.uncut.527:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 5480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.527
logic.exit.527:
	li	s1, 5476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.528
	j	logic.exit.528
logic.uncut.528:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 5488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.528
logic.exit.528:
	li	s1, 5484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5448
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.525
logic.uncut.529:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 5496
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5496
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.529
logic.exit.529:
	li	s1, 5468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.530
	j	logic.uncut.530
logic.uncut.530:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 5508
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5508
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.531
	j	logic.exit.531
logic.exit.530:
	li	s1, 5500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.532
	j	logic.uncut.532
logic.uncut.531:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 5524
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5524
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.531
logic.exit.531:
	li	s1, 5512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.530
logic.uncut.532:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 5528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.532
logic.exit.532:
	li	s1, 5516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.533
	j	logic.uncut.533
logic.uncut.533:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 5540
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5540
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.534
	j	logic.exit.534
logic.exit.533:
	li	s1, 5532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.536
	j	logic.uncut.536
logic.uncut.534:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 5552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5552
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.534
logic.exit.534:
	li	s1, 5544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.535
	j	logic.exit.535
logic.uncut.535:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 5564
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5564
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.535
logic.exit.535:
	li	s1, 5556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.533
logic.uncut.536:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 5568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.537
	j	logic.exit.537
logic.exit.536:
	li	s1, 5548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.538
	j	logic.uncut.538
logic.uncut.537:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 5584
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5584
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5572
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.537
logic.exit.537:
	li	s1, 5572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.536
logic.uncut.538:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 5588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.538
logic.exit.538:
	li	s1, 5576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.539
	j	logic.uncut.539
logic.uncut.539:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 5596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.540
	j	logic.exit.540
logic.exit.539:
	li	s1, 5592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.541
	j	logic.uncut.541
logic.uncut.540:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 5608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.540
logic.exit.540:
	li	s1, 5600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.539
logic.uncut.541:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 5612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5612
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.542
	j	logic.exit.542
logic.exit.541:
	li	s1, 5604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.544
	j	logic.uncut.544
logic.uncut.542:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 5624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5624
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.542
logic.exit.542:
	li	s1, 5616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.543
	j	logic.exit.543
logic.uncut.543:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 5636
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5636
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.543
logic.exit.543:
	li	s1, 5628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.541
logic.uncut.544:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 5644
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5644
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.545
	j	logic.exit.545
logic.exit.544:
	li	s1, 5620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.546
	j	logic.uncut.546
logic.uncut.545:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 5656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.545
logic.exit.545:
	li	s1, 5648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.544
logic.uncut.546:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 5664
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5664
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.546
logic.exit.546:
	li	s1, 5652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5652
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.547
	j	logic.uncut.547
logic.uncut.547:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 5676
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5676
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.547
logic.exit.547:
	li	s1, 5668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.548
	j	logic.uncut.548
logic.uncut.548:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 5688
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5688
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.549
	j	logic.exit.549
logic.exit.548:
	li	s1, 5680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.551
	j	logic.uncut.551
logic.uncut.549:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 5700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.549
logic.exit.549:
	li	s1, 5692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.550
	j	logic.exit.550
logic.uncut.550:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 5708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5708
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.550
logic.exit.550:
	li	s1, 5704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.548
logic.uncut.551:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 5712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.552
	j	logic.exit.552
logic.exit.551:
	li	s1, 5696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.555
	j	logic.uncut.555
logic.uncut.552:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 5724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5724
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.552
logic.exit.552:
	li	s1, 5716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.553
	j	logic.exit.553
logic.uncut.553:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 5736
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5736
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.553
logic.exit.553:
	li	s1, 5728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.554
	j	logic.exit.554
logic.uncut.554:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 5744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.554
logic.exit.554:
	li	s1, 5740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.551
logic.uncut.555:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 5748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5748
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.555
logic.exit.555:
	li	s1, 5720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.556
	j	logic.uncut.556
logic.uncut.556:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 5756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5752
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.556
logic.exit.556:
	li	s1, 5752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.557
	j	logic.uncut.557
logic.uncut.557:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 5764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5764
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.558
	j	logic.exit.558
logic.exit.557:
	li	s1, 5760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.561
	j	logic.uncut.561
logic.uncut.558:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 5776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5768
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.558
logic.exit.558:
	li	s1, 5768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.559
	j	logic.exit.559
logic.uncut.559:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 5788
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5788
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.559
logic.exit.559:
	li	s1, 5780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.560
	j	logic.exit.560
logic.uncut.560:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 5796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.560
logic.exit.560:
	li	s1, 5792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.557
logic.uncut.561:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 5800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5800
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.561
logic.exit.561:
	li	s1, 5772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.562
	j	logic.uncut.562
logic.uncut.562:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 5808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5808
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.562
logic.exit.562:
	li	s1, 5804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.563
	j	logic.uncut.563
logic.uncut.563:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 5820
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5820
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.563
logic.exit.563:
	li	s1, 5812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.564
	j	logic.uncut.564
logic.uncut.564:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 5828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5828
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.564
logic.exit.564:
	li	s1, 5824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.565
	j	logic.uncut.565
logic.uncut.565:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 5840
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5840
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.565
logic.exit.565:
	li	s1, 5832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.566
	j	logic.uncut.566
logic.uncut.566:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 5848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5848
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.566
logic.exit.566:
	li	s1, 5844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.567
	j	logic.uncut.567
logic.uncut.567:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 5856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.568
	j	logic.exit.568
logic.exit.567:
	li	s1, 5852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.569
	j	logic.uncut.569
logic.uncut.568:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 5868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5860
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.568
logic.exit.568:
	li	s1, 5860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.567
logic.uncut.569:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 5872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.570
	j	logic.exit.570
logic.exit.569:
	li	s1, 5864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.571
	j	logic.uncut.571
logic.uncut.570:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 5884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.570
logic.exit.570:
	li	s1, 5876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.569
logic.uncut.571:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 5892
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5892
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.571
logic.exit.571:
	li	s1, 5880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.572
	j	logic.uncut.572
logic.uncut.572:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 5900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5900
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.572
logic.exit.572:
	li	s1, 5896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.573
	j	logic.uncut.573
logic.uncut.573:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 5908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5908
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.574
	j	logic.exit.574
logic.exit.573:
	li	s1, 5904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.575
	j	logic.uncut.575
logic.uncut.574:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 5924
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5924
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 5920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.574
logic.exit.574:
	li	s1, 5912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.573
logic.uncut.575:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 5928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5928
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.576
	j	logic.exit.576
logic.exit.575:
	li	s1, 5916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.577
	j	logic.uncut.577
logic.uncut.576:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 5940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.576
logic.exit.576:
	li	s1, 5932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.575
logic.uncut.577:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 5948
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 5948
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 5944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.578
	j	logic.exit.578
logic.exit.577:
	li	s1, 5936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.579
	j	logic.uncut.579
logic.uncut.578:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 5960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5960
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.578
logic.exit.578:
	li	s1, 5952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.577
logic.uncut.579:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 5964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5964
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.580
	j	logic.exit.580
logic.exit.579:
	li	s1, 5956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.582
	j	logic.uncut.582
logic.uncut.580:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 5976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.580
logic.exit.580:
	li	s1, 5968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.581
	j	logic.exit.581
logic.uncut.581:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 5984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.581
logic.exit.581:
	li	s1, 5980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.579
logic.uncut.582:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 5988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5988
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 5988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.583
	j	logic.exit.583
logic.exit.582:
	li	s1, 5972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.584
	j	logic.uncut.584
logic.uncut.583:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 6000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.583
logic.exit.583:
	li	s1, 5992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.582
logic.uncut.584:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 6008
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6008
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.585
	j	logic.exit.585
logic.exit.584:
	li	s1, 5996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 5996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.586
	j	logic.uncut.586
logic.uncut.585:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 6024
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6024
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.585
logic.exit.585:
	li	s1, 6012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 5996
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.584
logic.uncut.586:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 6028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.586
logic.exit.586:
	li	s1, 6016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.587
	j	logic.uncut.587
logic.uncut.587:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 6036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6036
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.587
logic.exit.587:
	li	s1, 6032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.588
	j	logic.uncut.588
logic.uncut.588:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 6044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.588
logic.exit.588:
	li	s1, 6040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.589
	j	logic.uncut.589
logic.uncut.589:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 6052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.589
logic.exit.589:
	li	s1, 6048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.590
	j	logic.uncut.590
logic.uncut.590:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 6060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6060
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6056
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.590
logic.exit.590:
	li	s1, 6056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6056
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.591
	j	logic.uncut.591
logic.uncut.591:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 6068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6068
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.591
logic.exit.591:
	li	s1, 6064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.592
	j	logic.uncut.592
logic.uncut.592:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 6076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.592
logic.exit.592:
	li	s1, 6072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.593
	j	logic.uncut.593
logic.uncut.593:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 6084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.594
	j	logic.exit.594
logic.exit.593:
	li	s1, 6080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.595
	j	logic.uncut.595
logic.uncut.594:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 6100
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6100
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6088
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.594
logic.exit.594:
	li	s1, 6088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.593
logic.uncut.595:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 6104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6104
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.596
	j	logic.exit.596
logic.exit.595:
	li	s1, 6092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.597
	j	logic.uncut.597
logic.uncut.596:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 6116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6116
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.596
logic.exit.596:
	li	s1, 6108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.595
logic.uncut.597:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 6120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.598
	j	logic.exit.598
logic.exit.597:
	li	s1, 6112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.12
	j	for.exit.12
logic.uncut.598:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 6128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6128
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.598
logic.exit.598:
	li	s1, 6124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.597
for.cond.13:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 6136
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6136
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.599
	j	logic.exit.599
for.incr.13:
	li	t1, 1
	li	s1, 6152
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6148
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 6152
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 6144
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6144
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 3344
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.13
for.body.13:
	li	t1, 1
	li	s1, 6160
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 3344
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 6160
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 6156
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6156
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 6148
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.14
for.exit.13:
	j	for.incr.12
logic.uncut.599:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 6164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6164
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.599
logic.exit.599:
	li	s1, 6140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.600
	j	logic.exit.600
logic.uncut.600:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 6172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6172
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.600
logic.exit.600:
	li	s1, 6168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.601
	j	logic.exit.601
logic.uncut.601:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 6180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6180
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.601
logic.exit.601:
	li	s1, 6176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.602
	j	logic.exit.602
logic.uncut.602:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 6192
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6192
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.602
logic.exit.602:
	li	s1, 6184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.603
	j	logic.exit.603
logic.uncut.603:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 6200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6200
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6196
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.603
logic.exit.603:
	li	s1, 6196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.604
	j	logic.exit.604
logic.uncut.604:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 6208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.604
logic.exit.604:
	li	s1, 6204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.605
	j	logic.uncut.605
logic.uncut.605:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 6220
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6220
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.606
	j	logic.exit.606
logic.exit.605:
	li	s1, 6212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.607
	j	logic.uncut.607
logic.uncut.606:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 6232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6232
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.606
logic.exit.606:
	li	s1, 6224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.605
logic.uncut.607:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 6236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.608
	j	logic.exit.608
logic.exit.607:
	li	s1, 6228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.609
	j	logic.uncut.609
logic.uncut.608:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 6248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6248
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.608
logic.exit.608:
	li	s1, 6240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.607
logic.uncut.609:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 6252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6252
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.609
logic.exit.609:
	li	s1, 6244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.610
	j	logic.uncut.610
logic.uncut.610:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 6264
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6264
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.610
logic.exit.610:
	li	s1, 6256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.611
	j	logic.uncut.611
logic.uncut.611:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 6272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6272
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.611
logic.exit.611:
	li	s1, 6268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.612
	j	logic.uncut.612
logic.uncut.612:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 6280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.612
logic.exit.612:
	li	s1, 6276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.613
	j	logic.uncut.613
logic.uncut.613:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 6288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6284
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.613
logic.exit.613:
	li	s1, 6284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.614
	j	logic.uncut.614
logic.uncut.614:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 6300
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6300
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.614
logic.exit.614:
	li	s1, 6292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.615
	j	logic.uncut.615
logic.uncut.615:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 6308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.615
logic.exit.615:
	li	s1, 6304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.616
	j	logic.uncut.616
logic.uncut.616:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 6316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.617
	j	logic.exit.617
logic.exit.616:
	li	s1, 6312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6312
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.618
	j	logic.uncut.618
logic.uncut.617:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 6332
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6332
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6320
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.617
logic.exit.617:
	li	s1, 6320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6312
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.616
logic.uncut.618:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 6336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6336
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.619
	j	logic.exit.619
logic.exit.618:
	li	s1, 6324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.630
	j	logic.uncut.630
logic.uncut.619:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 6348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.619
logic.exit.619:
	li	s1, 6340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.620
	j	logic.exit.620
logic.uncut.620:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 6360
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6360
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.620
logic.exit.620:
	li	s1, 6352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.621
	j	logic.exit.621
logic.uncut.621:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 6368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6368
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.621
logic.exit.621:
	li	s1, 6364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.622
	j	logic.exit.622
logic.uncut.622:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 6380
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6380
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.622
logic.exit.622:
	li	s1, 6372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.623
	j	logic.exit.623
logic.uncut.623:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 6392
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6392
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.623
logic.exit.623:
	li	s1, 6384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.624
	j	logic.exit.624
logic.uncut.624:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 6404
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6404
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.624
logic.exit.624:
	li	s1, 6396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.625
	j	logic.exit.625
logic.uncut.625:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 6412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6412
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.625
logic.exit.625:
	li	s1, 6408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.626
	j	logic.exit.626
logic.uncut.626:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 6424
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6424
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.626
logic.exit.626:
	li	s1, 6416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.627
	j	logic.exit.627
logic.uncut.627:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 6432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6432
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.627
logic.exit.627:
	li	s1, 6428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.628
	j	logic.exit.628
logic.uncut.628:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 6440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.628
logic.exit.628:
	li	s1, 6436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.629
	j	logic.exit.629
logic.uncut.629:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 6452
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6452
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.629
logic.exit.629:
	li	s1, 6444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.618
logic.uncut.630:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 6460
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6460
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.630
logic.exit.630:
	li	s1, 6344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.631
	j	logic.uncut.631
logic.uncut.631:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 6468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.632
	j	logic.exit.632
logic.exit.631:
	li	s1, 6464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.634
	j	logic.uncut.634
logic.uncut.632:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 6484
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6484
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.632
logic.exit.632:
	li	s1, 6472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.633
	j	logic.exit.633
logic.uncut.633:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 6492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.633
logic.exit.633:
	li	s1, 6488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.631
logic.uncut.634:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 6496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.635
	j	logic.exit.635
logic.exit.634:
	li	s1, 6476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.636
	j	logic.uncut.636
logic.uncut.635:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 6512
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6512
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.635
logic.exit.635:
	li	s1, 6500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.634
logic.uncut.636:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 6516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6516
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.636
logic.exit.636:
	li	s1, 6504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.637
	j	logic.uncut.637
logic.uncut.637:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 6528
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6528
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.637
logic.exit.637:
	li	s1, 6520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.638
	j	logic.uncut.638
logic.uncut.638:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 6540
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6540
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.638
logic.exit.638:
	li	s1, 6532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.639
	j	logic.uncut.639
logic.uncut.639:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 6552
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6552
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.640
	j	logic.exit.640
logic.exit.639:
	li	s1, 6544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.641
	j	logic.uncut.641
logic.uncut.640:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 6568
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6568
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.640
logic.exit.640:
	li	s1, 6556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.639
logic.uncut.641:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 6572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6572
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.642
	j	logic.exit.642
logic.exit.641:
	li	s1, 6560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.646
	j	logic.uncut.646
logic.uncut.642:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 6588
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6588
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.642
logic.exit.642:
	li	s1, 6576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.643
	j	logic.exit.643
logic.uncut.643:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 6596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.643
logic.exit.643:
	li	s1, 6592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.644
	j	logic.exit.644
logic.uncut.644:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 6608
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6608
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.644
logic.exit.644:
	li	s1, 6600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.645
	j	logic.exit.645
logic.uncut.645:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 6616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6616
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.645
logic.exit.645:
	li	s1, 6612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.641
logic.uncut.646:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 6620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.646
logic.exit.646:
	li	s1, 6580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.647
	j	logic.uncut.647
logic.uncut.647:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 6628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.648
	j	logic.exit.648
logic.exit.647:
	li	s1, 6624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.650
	j	logic.uncut.650
logic.uncut.648:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 6640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.648
logic.exit.648:
	li	s1, 6632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.649
	j	logic.exit.649
logic.uncut.649:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 6652
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6652
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6644
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.649
logic.exit.649:
	li	s1, 6644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.647
logic.uncut.650:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 6656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.651
	j	logic.exit.651
logic.exit.650:
	li	s1, 6636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.656
	j	logic.uncut.656
logic.uncut.651:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 6668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.651
logic.exit.651:
	li	s1, 6660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.652
	j	logic.exit.652
logic.uncut.652:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 6676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.652
logic.exit.652:
	li	s1, 6672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.653
	j	logic.exit.653
logic.uncut.653:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 6684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.653
logic.exit.653:
	li	s1, 6680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.654
	j	logic.exit.654
logic.uncut.654:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 6692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.654
logic.exit.654:
	li	s1, 6688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.655
	j	logic.exit.655
logic.uncut.655:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 6700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6700
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.655
logic.exit.655:
	li	s1, 6696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.650
logic.uncut.656:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 6708
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6708
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.656
logic.exit.656:
	li	s1, 6664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.657
	j	logic.uncut.657
logic.uncut.657:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 6716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6716
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.658
	j	logic.exit.658
logic.exit.657:
	li	s1, 6712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.659
	j	logic.uncut.659
logic.uncut.658:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 6732
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6732
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.658
logic.exit.658:
	li	s1, 6720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6712
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.657
logic.uncut.659:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 6740
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6740
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.660
	j	logic.exit.660
logic.exit.659:
	li	s1, 6724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6724
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.663
	j	logic.uncut.663
logic.uncut.660:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 6752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6752
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.660
logic.exit.660:
	li	s1, 6744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.661
	j	logic.exit.661
logic.uncut.661:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 6760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.661
logic.exit.661:
	li	s1, 6756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.662
	j	logic.exit.662
logic.uncut.662:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 6772
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6772
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.662
logic.exit.662:
	li	s1, 6764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6724
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.659
logic.uncut.663:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 6776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6776
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.663
logic.exit.663:
	li	s1, 6748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.664
	j	logic.uncut.664
logic.uncut.664:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 6784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6784
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.664
logic.exit.664:
	li	s1, 6780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.665
	j	logic.uncut.665
logic.uncut.665:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 6792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.665
logic.exit.665:
	li	s1, 6788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.666
	j	logic.uncut.666
logic.uncut.666:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 6800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6800
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.667
	j	logic.exit.667
logic.exit.666:
	li	s1, 6796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.669
	j	logic.uncut.669
logic.uncut.667:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 6812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6812
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.667
logic.exit.667:
	li	s1, 6804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.668
	j	logic.exit.668
logic.uncut.668:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 6820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.668
logic.exit.668:
	li	s1, 6816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.666
logic.uncut.669:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 6824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.669
logic.exit.669:
	li	s1, 6808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.670
	j	logic.uncut.670
logic.uncut.670:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 6832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.670
logic.exit.670:
	li	s1, 6828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.671
	j	logic.uncut.671
logic.uncut.671:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 6840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.672
	j	logic.exit.672
logic.exit.671:
	li	s1, 6836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.673
	j	logic.uncut.673
logic.uncut.672:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 6852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.672
logic.exit.672:
	li	s1, 6844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.671
logic.uncut.673:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 6860
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6860
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.674
	j	logic.exit.674
logic.exit.673:
	li	s1, 6848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.675
	j	logic.uncut.675
logic.uncut.674:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 6872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6872
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.674
logic.exit.674:
	li	s1, 6864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.673
logic.uncut.675:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 6876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6876
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.676
	j	logic.exit.676
logic.exit.675:
	li	s1, 6868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.677
	j	logic.uncut.677
logic.uncut.676:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 6888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.676
logic.exit.676:
	li	s1, 6880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.675
logic.uncut.677:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 6892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6892
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.677
logic.exit.677:
	li	s1, 6884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.678
	j	logic.uncut.678
logic.uncut.678:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 6900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.678
logic.exit.678:
	li	s1, 6896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.679
	j	logic.uncut.679
logic.uncut.679:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 6912
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6912
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.679
logic.exit.679:
	li	s1, 6904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.680
	j	logic.uncut.680
logic.uncut.680:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 6924
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6924
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.680
logic.exit.680:
	li	s1, 6916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.681
	j	logic.uncut.681
logic.uncut.681:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 6936
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6936
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 6932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.681
logic.exit.681:
	li	s1, 6928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.682
	j	logic.uncut.682
logic.uncut.682:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 6948
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6948
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6940
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.682
logic.exit.682:
	li	s1, 6940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6940
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.683
	j	logic.uncut.683
logic.uncut.683:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 6956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6956
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.683
logic.exit.683:
	li	s1, 6952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.684
	j	logic.uncut.684
logic.uncut.684:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 6964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6964
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 6964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.685
	j	logic.exit.685
logic.exit.684:
	li	s1, 6960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.686
	j	logic.uncut.686
logic.uncut.685:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 6976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.685
logic.exit.685:
	li	s1, 6968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.684
logic.uncut.686:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 6980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.686
logic.exit.686:
	li	s1, 6972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.687
	j	logic.uncut.687
logic.uncut.687:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 6992
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6992
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 6988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.688
	j	logic.exit.688
logic.exit.687:
	li	s1, 6984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 6984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.689
	j	logic.uncut.689
logic.uncut.688:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 7008
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7008
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6996
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.688
logic.exit.688:
	li	s1, 6996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 6984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.687
logic.uncut.689:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 7012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7012
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.689
logic.exit.689:
	li	s1, 7000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.690
	j	logic.uncut.690
logic.uncut.690:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 7020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.690
logic.exit.690:
	li	s1, 7016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.691
	j	logic.uncut.691
logic.uncut.691:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 7028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7028
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.692
	j	logic.exit.692
logic.exit.691:
	li	s1, 7024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.693
	j	logic.uncut.693
logic.uncut.692:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 7044
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7044
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.692
logic.exit.692:
	li	s1, 7032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.691
logic.uncut.693:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 7048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7036
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.693
logic.exit.693:
	li	s1, 7036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.694
	j	logic.uncut.694
logic.uncut.694:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 7060
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7060
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.694
logic.exit.694:
	li	s1, 7052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.695
	j	logic.uncut.695
logic.uncut.695:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 7068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7068
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.696
	j	logic.exit.696
logic.exit.695:
	li	s1, 7064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.697
	j	logic.uncut.697
logic.uncut.696:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 7080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.696
logic.exit.696:
	li	s1, 7072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.695
logic.uncut.697:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 7084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.698
	j	logic.exit.698
logic.exit.697:
	li	s1, 7076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.699
	j	logic.uncut.699
logic.uncut.698:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 7100
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7100
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7088
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.698
logic.exit.698:
	li	s1, 7088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.697
logic.uncut.699:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 7104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.700
	j	logic.exit.700
logic.exit.699:
	li	s1, 7092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.708
	j	logic.uncut.708
logic.uncut.700:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 7116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7116
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.700
logic.exit.700:
	li	s1, 7108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7108
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.701
	j	logic.exit.701
logic.uncut.701:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 7124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.701
logic.exit.701:
	li	s1, 7120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.702
	j	logic.exit.702
logic.uncut.702:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 7132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.702
logic.exit.702:
	li	s1, 7128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.703
	j	logic.exit.703
logic.uncut.703:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 7144
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7144
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7136
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.703
logic.exit.703:
	li	s1, 7136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7136
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.704
	j	logic.exit.704
logic.uncut.704:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 7152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7152
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.704
logic.exit.704:
	li	s1, 7148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.705
	j	logic.exit.705
logic.uncut.705:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 7160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7160
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.705
logic.exit.705:
	li	s1, 7156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.706
	j	logic.exit.706
logic.uncut.706:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 7168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7168
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.706
logic.exit.706:
	li	s1, 7164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.707
	j	logic.exit.707
logic.uncut.707:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 7176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.707
logic.exit.707:
	li	s1, 7172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.699
logic.uncut.708:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 7180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.709
	j	logic.exit.709
logic.exit.708:
	li	s1, 7112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.710
	j	logic.uncut.710
logic.uncut.709:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 7196
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7196
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.709
logic.exit.709:
	li	s1, 7184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.708
logic.uncut.710:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 7200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7200
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.711
	j	logic.exit.711
logic.exit.710:
	li	s1, 7188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7188
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.712
	j	logic.uncut.712
logic.uncut.711:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 7212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7212
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.711
logic.exit.711:
	li	s1, 7204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.710
logic.uncut.712:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 7216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7216
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.713
	j	logic.exit.713
logic.exit.712:
	li	s1, 7208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.714
	j	logic.uncut.714
logic.uncut.713:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 7232
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7232
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.713
logic.exit.713:
	li	s1, 7220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.712
logic.uncut.714:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 7240
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7240
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.715
	j	logic.exit.715
logic.exit.714:
	li	s1, 7224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.717
	j	logic.uncut.717
logic.uncut.715:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 7252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.715
logic.exit.715:
	li	s1, 7244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.716
	j	logic.exit.716
logic.uncut.716:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 7264
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7264
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.716
logic.exit.716:
	li	s1, 7256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.714
logic.uncut.717:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 7268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7268
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.717
logic.exit.717:
	li	s1, 7248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.718
	j	logic.uncut.718
logic.uncut.718:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 7280
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7280
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.718
logic.exit.718:
	li	s1, 7272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.719
	j	logic.uncut.719
logic.uncut.719:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 7292
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7292
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.720
	j	logic.exit.720
logic.exit.719:
	li	s1, 7284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.721
	j	logic.uncut.721
logic.uncut.720:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 7304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7304
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.720
logic.exit.720:
	li	s1, 7296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7284
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.719
logic.uncut.721:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 7312
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7312
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.722
	j	logic.exit.722
logic.exit.721:
	li	s1, 7300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.723
	j	logic.uncut.723
logic.uncut.722:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 7328
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7328
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.722
logic.exit.722:
	li	s1, 7316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7300
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.721
logic.uncut.723:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 7332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7320
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.723
logic.exit.723:
	li	s1, 7320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.724
	j	logic.uncut.724
logic.uncut.724:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 7340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.724
logic.exit.724:
	li	s1, 7336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.725
	j	logic.uncut.725
logic.uncut.725:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 7348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.725
logic.exit.725:
	li	s1, 7344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.726
	j	logic.uncut.726
logic.uncut.726:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 7356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7356
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.726
logic.exit.726:
	li	s1, 7352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.727
	j	logic.uncut.727
logic.uncut.727:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 7364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.728
	j	logic.exit.728
logic.exit.727:
	li	s1, 7360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.730
	j	logic.uncut.730
logic.uncut.728:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 7376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.728
logic.exit.728:
	li	s1, 7368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.729
	j	logic.exit.729
logic.uncut.729:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 7384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.729
logic.exit.729:
	li	s1, 7380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.727
logic.uncut.730:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 7392
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7392
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.730
logic.exit.730:
	li	s1, 7372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.731
	j	logic.uncut.731
logic.uncut.731:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 7400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.732
	j	logic.exit.732
logic.exit.731:
	li	s1, 7396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.734
	j	logic.uncut.734
logic.uncut.732:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 7412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7412
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.732
logic.exit.732:
	li	s1, 7404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.733
	j	logic.exit.733
logic.uncut.733:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 7424
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7424
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.733
logic.exit.733:
	li	s1, 7416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.731
logic.uncut.734:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 7432
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7432
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.735
	j	logic.exit.735
logic.exit.734:
	li	s1, 7408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.736
	j	logic.uncut.736
logic.uncut.735:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 7444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.735
logic.exit.735:
	li	s1, 7436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.734
logic.uncut.736:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 7448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.736
logic.exit.736:
	li	s1, 7440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.737
	j	logic.uncut.737
logic.uncut.737:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 7456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.737
logic.exit.737:
	li	s1, 7452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.738
	j	logic.uncut.738
logic.uncut.738:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 7468
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7468
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.739
	j	logic.exit.739
logic.exit.738:
	li	s1, 7460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.740
	j	logic.uncut.740
logic.uncut.739:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 7484
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7484
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.739
logic.exit.739:
	li	s1, 7472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.738
logic.uncut.740:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 7488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7488
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.741
	j	logic.exit.741
logic.exit.740:
	li	s1, 7476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.742
	j	logic.uncut.742
logic.uncut.741:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 7500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.741
logic.exit.741:
	li	s1, 7492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.740
logic.uncut.742:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 7504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.742
logic.exit.742:
	li	s1, 7496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.743
	j	logic.uncut.743
logic.uncut.743:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 7516
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7516
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7512
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.744
	j	logic.exit.744
logic.exit.743:
	li	s1, 7508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.745
	j	logic.uncut.745
logic.uncut.744:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 7532
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7532
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.744
logic.exit.744:
	li	s1, 7520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.743
logic.uncut.745:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 7540
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7540
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.745
logic.exit.745:
	li	s1, 7524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.746
	j	logic.uncut.746
logic.uncut.746:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 7548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.746
logic.exit.746:
	li	s1, 7544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.747
	j	logic.uncut.747
logic.uncut.747:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 7556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.747
logic.exit.747:
	li	s1, 7552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.748
	j	logic.uncut.748
logic.uncut.748:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 7564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.748
logic.exit.748:
	li	s1, 7560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.749
	j	logic.uncut.749
logic.uncut.749:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 7572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.749
logic.exit.749:
	li	s1, 7568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.750
	j	logic.uncut.750
logic.uncut.750:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 7584
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7584
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.750
logic.exit.750:
	li	s1, 7576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.751
	j	logic.uncut.751
logic.uncut.751:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 7592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.752
	j	logic.exit.752
logic.exit.751:
	li	s1, 7588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.753
	j	logic.uncut.753
logic.uncut.752:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 7604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7604
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.752
logic.exit.752:
	li	s1, 7596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7588
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.751
logic.uncut.753:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 7608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7608
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.753
logic.exit.753:
	li	s1, 7600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.754
	j	logic.uncut.754
logic.uncut.754:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 7616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7616
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.754
logic.exit.754:
	li	s1, 7612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.755
	j	logic.uncut.755
logic.uncut.755:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 7624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7624
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.755
logic.exit.755:
	li	s1, 7620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.756
	j	logic.uncut.756
logic.uncut.756:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 7636
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7636
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.756
logic.exit.756:
	li	s1, 7628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.757
	j	logic.uncut.757
logic.uncut.757:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 7644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.758
	j	logic.exit.758
logic.exit.757:
	li	s1, 7640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.759
	j	logic.uncut.759
logic.uncut.758:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 7656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7656
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.758
logic.exit.758:
	li	s1, 7648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.757
logic.uncut.759:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 7660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7660
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.759
logic.exit.759:
	li	s1, 7652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7652
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.760
	j	logic.uncut.760
logic.uncut.760:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 7668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.760
logic.exit.760:
	li	s1, 7664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.761
	j	logic.uncut.761
logic.uncut.761:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 7676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7676
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.762
	j	logic.exit.762
logic.exit.761:
	li	s1, 7672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.763
	j	logic.uncut.763
logic.uncut.762:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 7688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7688
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.762
logic.exit.762:
	li	s1, 7680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.761
logic.uncut.763:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 7696
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7696
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.763
logic.exit.763:
	li	s1, 7684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.764
	j	logic.uncut.764
logic.uncut.764:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 7704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.764
logic.exit.764:
	li	s1, 7700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.765
	j	logic.uncut.765
logic.uncut.765:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 7712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7712
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.766
	j	logic.exit.766
logic.exit.765:
	li	s1, 7708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7708
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.767
	j	logic.uncut.767
logic.uncut.766:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 7724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7724
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.766
logic.exit.766:
	li	s1, 7716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.765
logic.uncut.767:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 7728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7728
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.768
	j	logic.exit.768
logic.exit.767:
	li	s1, 7720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.770
	j	logic.uncut.770
logic.uncut.768:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 7740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7740
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.768
logic.exit.768:
	li	s1, 7732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.769
	j	logic.exit.769
logic.uncut.769:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 7748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.769
logic.exit.769:
	li	s1, 7744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.767
logic.uncut.770:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 7752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.771
	j	logic.exit.771
logic.exit.770:
	li	s1, 7736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.772
	j	logic.uncut.772
logic.uncut.771:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 7764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.771
logic.exit.771:
	li	s1, 7756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.770
logic.uncut.772:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 7768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.772
logic.exit.772:
	li	s1, 7760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.773
	j	logic.uncut.773
logic.uncut.773:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 7776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7776
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.773
logic.exit.773:
	li	s1, 7772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.774
	j	logic.uncut.774
logic.uncut.774:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 7784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.775
	j	logic.exit.775
logic.exit.774:
	li	s1, 7780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.778
	j	logic.uncut.778
logic.uncut.775:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 7800
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7800
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.775
logic.exit.775:
	li	s1, 7788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.776
	j	logic.exit.776
logic.uncut.776:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 7808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.776
logic.exit.776:
	li	s1, 7804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.777
	j	logic.exit.777
logic.uncut.777:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 7816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.777
logic.exit.777:
	li	s1, 7812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.774
logic.uncut.778:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 7820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.778
logic.exit.778:
	li	s1, 7792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.779
	j	logic.uncut.779
logic.uncut.779:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 7828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.780
	j	logic.exit.780
logic.exit.779:
	li	s1, 7824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.783
	j	logic.uncut.783
logic.uncut.780:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 7840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.780
logic.exit.780:
	li	s1, 7832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.781
	j	logic.exit.781
logic.uncut.781:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 7848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.781
logic.exit.781:
	li	s1, 7844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.782
	j	logic.exit.782
logic.uncut.782:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 7860
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7860
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.782
logic.exit.782:
	li	s1, 7852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.779
logic.uncut.783:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 7864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7864
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.784
	j	logic.exit.784
logic.exit.783:
	li	s1, 7836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.785
	j	logic.uncut.785
logic.uncut.784:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 7880
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7880
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.784
logic.exit.784:
	li	s1, 7868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.783
logic.uncut.785:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 7888
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7888
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7872
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.785
logic.exit.785:
	li	s1, 7872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.786
	j	logic.uncut.786
logic.uncut.786:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 7896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7896
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.787
	j	logic.exit.787
logic.exit.786:
	li	s1, 7892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.789
	j	logic.uncut.789
logic.uncut.787:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 7912
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7912
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.787
logic.exit.787:
	li	s1, 7900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7900
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.788
	j	logic.exit.788
logic.uncut.788:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 7924
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7924
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.788
logic.exit.788:
	li	s1, 7916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.786
logic.uncut.789:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 7928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7928
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.789
logic.exit.789:
	li	s1, 7904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.790
	j	logic.uncut.790
logic.uncut.790:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 7936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7936
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 7936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.791
	j	logic.exit.791
logic.exit.790:
	li	s1, 7932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.794
	j	logic.uncut.794
logic.uncut.791:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 7952
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7952
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7940
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.791
logic.exit.791:
	li	s1, 7940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7940
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.792
	j	logic.exit.792
logic.uncut.792:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 7960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.792
logic.exit.792:
	li	s1, 7956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.793
	j	logic.exit.793
logic.uncut.793:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 7972
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7972
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 7968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7964
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.793
logic.exit.793:
	li	s1, 7964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.790
logic.uncut.794:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 7980
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 7980
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 7976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.794
logic.exit.794:
	li	s1, 7944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.795
	j	logic.uncut.795
logic.uncut.795:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 7988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.796
	j	logic.exit.796
logic.exit.795:
	li	s1, 7984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.797
	j	logic.uncut.797
logic.uncut.796:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 8004
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8004
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.796
logic.exit.796:
	li	s1, 7992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.795
logic.uncut.797:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 8008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8008
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 7996
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.797
logic.exit.797:
	li	s1, 7996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 7996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.798
	j	logic.uncut.798
logic.uncut.798:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 8016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.798
logic.exit.798:
	li	s1, 8012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8012
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.799
	j	logic.uncut.799
logic.uncut.799:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 8024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8024
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.800
	j	logic.exit.800
logic.exit.799:
	li	s1, 8020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.801
	j	logic.uncut.801
logic.uncut.800:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 8040
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8040
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.800
logic.exit.800:
	li	s1, 8028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.799
logic.uncut.801:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 8044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.802
	j	logic.exit.802
logic.exit.801:
	li	s1, 8032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.803
	j	logic.uncut.803
logic.uncut.802:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 8060
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8060
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.802
logic.exit.802:
	li	s1, 8048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.801
logic.uncut.803:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 8068
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8068
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.804
	j	logic.exit.804
logic.exit.803:
	li	s1, 8052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.808
	j	logic.uncut.808
logic.uncut.804:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 8080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.804
logic.exit.804:
	li	s1, 8072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.805
	j	logic.exit.805
logic.uncut.805:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 8088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.805
logic.exit.805:
	li	s1, 8084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.806
	j	logic.exit.806
logic.uncut.806:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 8096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8096
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.806
logic.exit.806:
	li	s1, 8092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.807
	j	logic.exit.807
logic.uncut.807:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 8104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.807
logic.exit.807:
	li	s1, 8100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.803
logic.uncut.808:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 8108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8108
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8108
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.809
	j	logic.exit.809
logic.exit.808:
	li	s1, 8076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.810
	j	logic.uncut.810
logic.uncut.809:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 8124
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8124
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.809
logic.exit.809:
	li	s1, 8112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.808
logic.uncut.810:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 8128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8116
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.810
logic.exit.810:
	li	s1, 8116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8116
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.811
	j	logic.uncut.811
logic.uncut.811:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 8136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8136
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.812
	j	logic.exit.812
logic.exit.811:
	li	s1, 8132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.813
	j	logic.uncut.813
logic.uncut.812:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 8148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.812
logic.exit.812:
	li	s1, 8140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.811
logic.uncut.813:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 8156
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8156
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.814
	j	logic.exit.814
logic.exit.813:
	li	s1, 8144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.815
	j	logic.uncut.815
logic.uncut.814:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 8172
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8172
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.814
logic.exit.814:
	li	s1, 8160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8144
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.813
logic.uncut.815:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 8176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.816
	j	logic.exit.816
logic.exit.815:
	li	s1, 8164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.817
	j	logic.uncut.817
logic.uncut.816:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 8188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.816
logic.exit.816:
	li	s1, 8180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.815
logic.uncut.817:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 8196
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8196
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8192
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.818
	j	logic.exit.818
logic.exit.817:
	li	s1, 8184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.822
	j	logic.uncut.822
logic.uncut.818:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 8208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8208
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.818
logic.exit.818:
	li	s1, 8200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.819
	j	logic.exit.819
logic.uncut.819:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 8220
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8220
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.819
logic.exit.819:
	li	s1, 8212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.820
	j	logic.exit.820
logic.uncut.820:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 8232
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8232
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.820
logic.exit.820:
	li	s1, 8224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.821
	j	logic.exit.821
logic.uncut.821:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 8240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8240
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.821
logic.exit.821:
	li	s1, 8236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.817
logic.uncut.822:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 8244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.823
	j	logic.exit.823
logic.exit.822:
	li	s1, 8204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.824
	j	logic.uncut.824
logic.uncut.823:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 8260
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8260
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.823
logic.exit.823:
	li	s1, 8248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.822
logic.uncut.824:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 8264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8264
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.825
	j	logic.exit.825
logic.exit.824:
	li	s1, 8252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8252
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.828
	j	logic.uncut.828
logic.uncut.825:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 8276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8276
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.825
logic.exit.825:
	li	s1, 8268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.826
	j	logic.exit.826
logic.uncut.826:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 8284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.826
logic.exit.826:
	li	s1, 8280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.827
	j	logic.exit.827
logic.uncut.827:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 8292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.827
logic.exit.827:
	li	s1, 8288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8252
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.824
logic.uncut.828:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 8300
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8300
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.828
logic.exit.828:
	li	s1, 8272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.829
	j	logic.uncut.829
logic.uncut.829:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 8312
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8312
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.830
	j	logic.exit.830
logic.exit.829:
	li	s1, 8304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.831
	j	logic.uncut.831
logic.uncut.830:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 8328
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8328
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.830
logic.exit.830:
	li	s1, 8316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.829
logic.uncut.831:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 8332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8320
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.831
logic.exit.831:
	li	s1, 8320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.832
	j	logic.uncut.832
logic.uncut.832:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 8344
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8344
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.833
	j	logic.exit.833
logic.exit.832:
	li	s1, 8336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.835
	j	logic.uncut.835
logic.uncut.833:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 8356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8356
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.833
logic.exit.833:
	li	s1, 8348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.834
	j	logic.exit.834
logic.uncut.834:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 8368
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8368
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.834
logic.exit.834:
	li	s1, 8360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.832
logic.uncut.835:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 8372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.836
	j	logic.exit.836
logic.exit.835:
	li	s1, 8352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.837
	j	logic.uncut.837
logic.uncut.836:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 8388
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8388
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8376
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.836
logic.exit.836:
	li	s1, 8376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.835
logic.uncut.837:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 8392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.837
logic.exit.837:
	li	s1, 8380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.838
	j	logic.uncut.838
logic.uncut.838:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 8400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.839
	j	logic.exit.839
logic.exit.838:
	li	s1, 8396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.840
	j	logic.uncut.840
logic.uncut.839:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 8412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.839
logic.exit.839:
	li	s1, 8404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.838
logic.uncut.840:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 8416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8416
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.841
	j	logic.exit.841
logic.exit.840:
	li	s1, 8408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.843
	j	logic.uncut.843
logic.uncut.841:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 8428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8428
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.841
logic.exit.841:
	li	s1, 8420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.842
	j	logic.exit.842
logic.uncut.842:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 8440
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8440
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8432
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.842
logic.exit.842:
	li	s1, 8432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.840
logic.uncut.843:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 8448
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8448
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.844
	j	logic.exit.844
logic.exit.843:
	li	s1, 8424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.845
	j	logic.uncut.845
logic.uncut.844:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 8460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.844
logic.exit.844:
	li	s1, 8452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.843
logic.uncut.845:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 8468
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8468
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8456
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.845
logic.exit.845:
	li	s1, 8456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8456
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.846
	j	logic.uncut.846
logic.uncut.846:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 8480
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8480
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.846
logic.exit.846:
	li	s1, 8472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.847
	j	logic.uncut.847
logic.uncut.847:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 8492
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8492
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.848
	j	logic.exit.848
logic.exit.847:
	li	s1, 8484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.850
	j	logic.uncut.850
logic.uncut.848:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 8504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.848
logic.exit.848:
	li	s1, 8496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.849
	j	logic.exit.849
logic.uncut.849:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 8512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8512
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.849
logic.exit.849:
	li	s1, 8508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.847
logic.uncut.850:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 8516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.851
	j	logic.exit.851
logic.exit.850:
	li	s1, 8500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.854
	j	logic.uncut.854
logic.uncut.851:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 8528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8528
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.851
logic.exit.851:
	li	s1, 8520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.852
	j	logic.exit.852
logic.uncut.852:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 8540
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8540
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.852
logic.exit.852:
	li	s1, 8532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.853
	j	logic.exit.853
logic.uncut.853:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 8548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.853
logic.exit.853:
	li	s1, 8544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.850
logic.uncut.854:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 8552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8552
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.854
logic.exit.854:
	li	s1, 8524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.855
	j	logic.uncut.855
logic.uncut.855:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 8560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.855
logic.exit.855:
	li	s1, 8556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.856
	j	logic.uncut.856
logic.uncut.856:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 8568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8568
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.857
	j	logic.exit.857
logic.exit.856:
	li	s1, 8564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.860
	j	logic.uncut.860
logic.uncut.857:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 8580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8572
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.857
logic.exit.857:
	li	s1, 8572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8572
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.858
	j	logic.exit.858
logic.uncut.858:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 8592
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8592
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8584
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.858
logic.exit.858:
	li	s1, 8584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8584
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.859
	j	logic.exit.859
logic.uncut.859:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 8600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.859
logic.exit.859:
	li	s1, 8596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.856
logic.uncut.860:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 8604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8604
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.860
logic.exit.860:
	li	s1, 8576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.861
	j	logic.uncut.861
logic.uncut.861:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 8612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8612
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8608
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.861
logic.exit.861:
	li	s1, 8608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8608
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.862
	j	logic.uncut.862
logic.uncut.862:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 8624
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8624
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.862
logic.exit.862:
	li	s1, 8616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.863
	j	logic.uncut.863
logic.uncut.863:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 8632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8632
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.863
logic.exit.863:
	li	s1, 8628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.864
	j	logic.uncut.864
logic.uncut.864:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 8644
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8644
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.864
logic.exit.864:
	li	s1, 8636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.865
	j	logic.uncut.865
logic.uncut.865:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 8652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8652
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.865
logic.exit.865:
	li	s1, 8648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.866
	j	logic.uncut.866
logic.uncut.866:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 8660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.867
	j	logic.exit.867
logic.exit.866:
	li	s1, 8656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.868
	j	logic.uncut.868
logic.uncut.867:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 8672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.867
logic.exit.867:
	li	s1, 8664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.866
logic.uncut.868:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 8676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.869
	j	logic.exit.869
logic.exit.868:
	li	s1, 8668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.870
	j	logic.uncut.870
logic.uncut.869:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 8688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8688
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.869
logic.exit.869:
	li	s1, 8680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.868
logic.uncut.870:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 8696
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8696
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.870
logic.exit.870:
	li	s1, 8684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.871
	j	logic.uncut.871
logic.uncut.871:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 8704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8704
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.871
logic.exit.871:
	li	s1, 8700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.872
	j	logic.uncut.872
logic.uncut.872:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 8712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8712
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.873
	j	logic.exit.873
logic.exit.872:
	li	s1, 8708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8708
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.874
	j	logic.uncut.874
logic.uncut.873:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 8728
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8728
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.873
logic.exit.873:
	li	s1, 8716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.872
logic.uncut.874:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 8732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8732
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.875
	j	logic.exit.875
logic.exit.874:
	li	s1, 8720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.876
	j	logic.uncut.876
logic.uncut.875:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 8744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.875
logic.exit.875:
	li	s1, 8736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.874
logic.uncut.876:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 8752
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8752
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.877
	j	logic.exit.877
logic.exit.876:
	li	s1, 8740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.878
	j	logic.uncut.878
logic.uncut.877:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 8764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8764
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.877
logic.exit.877:
	li	s1, 8756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.876
logic.uncut.878:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 8768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.879
	j	logic.exit.879
logic.exit.878:
	li	s1, 8760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.881
	j	logic.uncut.881
logic.uncut.879:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 8780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.879
logic.exit.879:
	li	s1, 8772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.880
	j	logic.exit.880
logic.uncut.880:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 8788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.880
logic.exit.880:
	li	s1, 8784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.878
logic.uncut.881:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 8792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8792
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.882
	j	logic.exit.882
logic.exit.881:
	li	s1, 8776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.883
	j	logic.uncut.883
logic.uncut.882:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 8804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.882
logic.exit.882:
	li	s1, 8796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.881
logic.uncut.883:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 8812
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8812
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.884
	j	logic.exit.884
logic.exit.883:
	li	s1, 8800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.885
	j	logic.uncut.885
logic.uncut.884:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 8828
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8828
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.884
logic.exit.884:
	li	s1, 8816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.883
logic.uncut.885:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 8832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.885
logic.exit.885:
	li	s1, 8820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.886
	j	logic.uncut.886
logic.uncut.886:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 8840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8840
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.886
logic.exit.886:
	li	s1, 8836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.887
	j	logic.uncut.887
logic.uncut.887:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 8848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.887
logic.exit.887:
	li	s1, 8844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.888
	j	logic.uncut.888
logic.uncut.888:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 8856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.888
logic.exit.888:
	li	s1, 8852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.889
	j	logic.uncut.889
logic.uncut.889:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 8864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8864
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8860
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.889
logic.exit.889:
	li	s1, 8860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8860
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.890
	j	logic.uncut.890
logic.uncut.890:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 8872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8872
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.890
logic.exit.890:
	li	s1, 8868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.891
	j	logic.uncut.891
logic.uncut.891:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 8880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.891
logic.exit.891:
	li	s1, 8876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.892
	j	logic.uncut.892
logic.uncut.892:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 8888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.893
	j	logic.exit.893
logic.exit.892:
	li	s1, 8884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.894
	j	logic.uncut.894
logic.uncut.893:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 8904
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8904
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.893
logic.exit.893:
	li	s1, 8892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.892
logic.uncut.894:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 8908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8908
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.895
	j	logic.exit.895
logic.exit.894:
	li	s1, 8896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.896
	j	logic.uncut.896
logic.uncut.895:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 8920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8920
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.895
logic.exit.895:
	li	s1, 8912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.894
logic.uncut.896:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 8924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.897
	j	logic.exit.897
logic.exit.896:
	li	s1, 8916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.13
	j	for.exit.13
logic.uncut.897:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 8932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8932
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.897
logic.exit.897:
	li	s1, 8928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.896
for.cond.14:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 8940
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8940
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 8936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.898
	j	logic.exit.898
for.incr.14:
	li	t1, 1
	li	s1, 8956
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8952
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 8956
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 8948
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8948
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 6148
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.14
for.body.14:
	li	t1, 1
	li	s1, 8964
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 6148
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 8964
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 8960
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8960
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 8952
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.15
for.exit.14:
	j	for.incr.13
logic.uncut.898:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 8968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8968
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.898
logic.exit.898:
	li	s1, 8944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.899
	j	logic.exit.899
logic.uncut.899:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 8976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8976
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.899
logic.exit.899:
	li	s1, 8972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.900
	j	logic.exit.900
logic.uncut.900:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 8984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8984
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 8984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.900
logic.exit.900:
	li	s1, 8980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.901
	j	logic.exit.901
logic.uncut.901:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 8996
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8996
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 8992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 8988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.901
logic.exit.901:
	li	s1, 8988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 8988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.902
	j	logic.exit.902
logic.uncut.902:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 9004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9004
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.902
logic.exit.902:
	li	s1, 9000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.903
	j	logic.exit.903
logic.uncut.903:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 9012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.903
logic.exit.903:
	li	s1, 9008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.904
	j	logic.uncut.904
logic.uncut.904:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 9024
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9024
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.905
	j	logic.exit.905
logic.exit.904:
	li	s1, 9016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.906
	j	logic.uncut.906
logic.uncut.905:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 9036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9036
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.905
logic.exit.905:
	li	s1, 9028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.904
logic.uncut.906:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 9040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.907
	j	logic.exit.907
logic.exit.906:
	li	s1, 9032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.908
	j	logic.uncut.908
logic.uncut.907:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 9052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9052
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.907
logic.exit.907:
	li	s1, 9044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.906
logic.uncut.908:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 9056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9056
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.908
logic.exit.908:
	li	s1, 9048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.909
	j	logic.uncut.909
logic.uncut.909:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 9068
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9068
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.909
logic.exit.909:
	li	s1, 9060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.910
	j	logic.uncut.910
logic.uncut.910:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 9076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9076
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.910
logic.exit.910:
	li	s1, 9072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.911
	j	logic.uncut.911
logic.uncut.911:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 9084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.911
logic.exit.911:
	li	s1, 9080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.912
	j	logic.uncut.912
logic.uncut.912:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 9092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9088
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.912
logic.exit.912:
	li	s1, 9088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.913
	j	logic.uncut.913
logic.uncut.913:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 9104
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9104
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.913
logic.exit.913:
	li	s1, 9096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.914
	j	logic.uncut.914
logic.uncut.914:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 9112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.914
logic.exit.914:
	li	s1, 9108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9108
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.915
	j	logic.uncut.915
logic.uncut.915:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 9120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.916
	j	logic.exit.916
logic.exit.915:
	li	s1, 9116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9116
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.917
	j	logic.uncut.917
logic.uncut.916:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 9136
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9136
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.916
logic.exit.916:
	li	s1, 9124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9116
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.915
logic.uncut.917:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 9140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9140
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.918
	j	logic.exit.918
logic.exit.917:
	li	s1, 9128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.929
	j	logic.uncut.929
logic.uncut.918:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 9152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9144
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.918
logic.exit.918:
	li	s1, 9144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.919
	j	logic.exit.919
logic.uncut.919:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 9164
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9164
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.919
logic.exit.919:
	li	s1, 9156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.920
	j	logic.exit.920
logic.uncut.920:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 9172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9172
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.920
logic.exit.920:
	li	s1, 9168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.921
	j	logic.exit.921
logic.uncut.921:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 9184
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9184
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.921
logic.exit.921:
	li	s1, 9176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.922
	j	logic.exit.922
logic.uncut.922:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 9196
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9196
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.922
logic.exit.922:
	li	s1, 9188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9188
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.923
	j	logic.exit.923
logic.uncut.923:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 9208
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9208
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.923
logic.exit.923:
	li	s1, 9200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.924
	j	logic.exit.924
logic.uncut.924:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 9216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9216
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.924
logic.exit.924:
	li	s1, 9212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.925
	j	logic.exit.925
logic.uncut.925:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 9228
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9228
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.925
logic.exit.925:
	li	s1, 9220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.926
	j	logic.exit.926
logic.uncut.926:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 9236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9236
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.926
logic.exit.926:
	li	s1, 9232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.927
	j	logic.exit.927
logic.uncut.927:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 9244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.927
logic.exit.927:
	li	s1, 9240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.928
	j	logic.exit.928
logic.uncut.928:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 9256
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9256
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.928
logic.exit.928:
	li	s1, 9248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.917
logic.uncut.929:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 9264
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9264
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.929
logic.exit.929:
	li	s1, 9148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.930
	j	logic.uncut.930
logic.uncut.930:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 9272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.931
	j	logic.exit.931
logic.exit.930:
	li	s1, 9268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.933
	j	logic.uncut.933
logic.uncut.931:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 9288
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9288
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.931
logic.exit.931:
	li	s1, 9276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.932
	j	logic.exit.932
logic.uncut.932:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 9296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.932
logic.exit.932:
	li	s1, 9292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.930
logic.uncut.933:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 9300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.934
	j	logic.exit.934
logic.exit.933:
	li	s1, 9280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.935
	j	logic.uncut.935
logic.uncut.934:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 9316
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9316
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.934
logic.exit.934:
	li	s1, 9304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.933
logic.uncut.935:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 9320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9320
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.935
logic.exit.935:
	li	s1, 9308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.936
	j	logic.uncut.936
logic.uncut.936:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 9332
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9332
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.936
logic.exit.936:
	li	s1, 9324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.937
	j	logic.uncut.937
logic.uncut.937:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 9344
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9344
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.937
logic.exit.937:
	li	s1, 9336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.938
	j	logic.uncut.938
logic.uncut.938:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 9356
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9356
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.939
	j	logic.exit.939
logic.exit.938:
	li	s1, 9348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.940
	j	logic.uncut.940
logic.uncut.939:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 9372
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9372
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.939
logic.exit.939:
	li	s1, 9360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.938
logic.uncut.940:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 9376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9376
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.941
	j	logic.exit.941
logic.exit.940:
	li	s1, 9364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.945
	j	logic.uncut.945
logic.uncut.941:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 9392
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9392
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.941
logic.exit.941:
	li	s1, 9380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.942
	j	logic.exit.942
logic.uncut.942:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 9400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.942
logic.exit.942:
	li	s1, 9396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.943
	j	logic.exit.943
logic.uncut.943:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 9412
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9412
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.943
logic.exit.943:
	li	s1, 9404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.944
	j	logic.exit.944
logic.uncut.944:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 9420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9420
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.944
logic.exit.944:
	li	s1, 9416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.940
logic.uncut.945:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 9424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.945
logic.exit.945:
	li	s1, 9384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.946
	j	logic.uncut.946
logic.uncut.946:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 9432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.947
	j	logic.exit.947
logic.exit.946:
	li	s1, 9428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.949
	j	logic.uncut.949
logic.uncut.947:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 9444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.947
logic.exit.947:
	li	s1, 9436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.948
	j	logic.exit.948
logic.uncut.948:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 9456
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9456
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9448
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.948
logic.exit.948:
	li	s1, 9448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.946
logic.uncut.949:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 9460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.950
	j	logic.exit.950
logic.exit.949:
	li	s1, 9440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.955
	j	logic.uncut.955
logic.uncut.950:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 9472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.950
logic.exit.950:
	li	s1, 9464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.951
	j	logic.exit.951
logic.uncut.951:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 9480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.951
logic.exit.951:
	li	s1, 9476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.952
	j	logic.exit.952
logic.uncut.952:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 9488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.952
logic.exit.952:
	li	s1, 9484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.953
	j	logic.exit.953
logic.uncut.953:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 9496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.953
logic.exit.953:
	li	s1, 9492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9492
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.954
	j	logic.exit.954
logic.uncut.954:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 9504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9504
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.954
logic.exit.954:
	li	s1, 9500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.949
logic.uncut.955:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 9512
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9512
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.955
logic.exit.955:
	li	s1, 9468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.956
	j	logic.uncut.956
logic.uncut.956:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 9520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9520
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.957
	j	logic.exit.957
logic.exit.956:
	li	s1, 9516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.958
	j	logic.uncut.958
logic.uncut.957:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 9536
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9536
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.957
logic.exit.957:
	li	s1, 9524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.956
logic.uncut.958:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 9544
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9544
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.959
	j	logic.exit.959
logic.exit.958:
	li	s1, 9528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9528
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.962
	j	logic.uncut.962
logic.uncut.959:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 9556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9556
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.959
logic.exit.959:
	li	s1, 9548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.960
	j	logic.exit.960
logic.uncut.960:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 9564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.960
logic.exit.960:
	li	s1, 9560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.961
	j	logic.exit.961
logic.uncut.961:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 9576
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9576
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.961
logic.exit.961:
	li	s1, 9568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9528
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.958
logic.uncut.962:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 9580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9580
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.962
logic.exit.962:
	li	s1, 9552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.963
	j	logic.uncut.963
logic.uncut.963:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 9588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9588
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9584
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.963
logic.exit.963:
	li	s1, 9584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9584
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.964
	j	logic.uncut.964
logic.uncut.964:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 9596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.964
logic.exit.964:
	li	s1, 9592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.965
	j	logic.uncut.965
logic.uncut.965:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 9604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9604
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.966
	j	logic.exit.966
logic.exit.965:
	li	s1, 9600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.968
	j	logic.uncut.968
logic.uncut.966:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 9616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9616
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9608
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.966
logic.exit.966:
	li	s1, 9608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9608
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.967
	j	logic.exit.967
logic.uncut.967:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 9624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9624
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.967
logic.exit.967:
	li	s1, 9620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.965
logic.uncut.968:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 9628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.968
logic.exit.968:
	li	s1, 9612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.969
	j	logic.uncut.969
logic.uncut.969:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 9636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.969
logic.exit.969:
	li	s1, 9632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.970
	j	logic.uncut.970
logic.uncut.970:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 9644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.971
	j	logic.exit.971
logic.exit.970:
	li	s1, 9640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.972
	j	logic.uncut.972
logic.uncut.971:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 9656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.971
logic.exit.971:
	li	s1, 9648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.970
logic.uncut.972:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 9664
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9664
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.973
	j	logic.exit.973
logic.exit.972:
	li	s1, 9652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9652
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.974
	j	logic.uncut.974
logic.uncut.973:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 9676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9676
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.973
logic.exit.973:
	li	s1, 9668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.972
logic.uncut.974:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 9680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9680
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.975
	j	logic.exit.975
logic.exit.974:
	li	s1, 9672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.976
	j	logic.uncut.976
logic.uncut.975:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 9692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.975
logic.exit.975:
	li	s1, 9684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.974
logic.uncut.976:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 9696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9696
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.976
logic.exit.976:
	li	s1, 9688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.977
	j	logic.uncut.977
logic.uncut.977:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 9704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.977
logic.exit.977:
	li	s1, 9700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.978
	j	logic.uncut.978
logic.uncut.978:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 9716
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9716
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.978
logic.exit.978:
	li	s1, 9708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9708
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.979
	j	logic.uncut.979
logic.uncut.979:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 9728
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9728
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.979
logic.exit.979:
	li	s1, 9720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.980
	j	logic.uncut.980
logic.uncut.980:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 9740
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9740
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.980
logic.exit.980:
	li	s1, 9732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.981
	j	logic.uncut.981
logic.uncut.981:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 9752
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9752
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.981
logic.exit.981:
	li	s1, 9744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.982
	j	logic.uncut.982
logic.uncut.982:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 9760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9760
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.982
logic.exit.982:
	li	s1, 9756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.983
	j	logic.uncut.983
logic.uncut.983:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 9768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.984
	j	logic.exit.984
logic.exit.983:
	li	s1, 9764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.985
	j	logic.uncut.985
logic.uncut.984:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 9780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.984
logic.exit.984:
	li	s1, 9772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.983
logic.uncut.985:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 9784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.985
logic.exit.985:
	li	s1, 9776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.986
	j	logic.uncut.986
logic.uncut.986:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 9796
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9796
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.987
	j	logic.exit.987
logic.exit.986:
	li	s1, 9788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.988
	j	logic.uncut.988
logic.uncut.987:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 9812
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9812
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.987
logic.exit.987:
	li	s1, 9800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.986
logic.uncut.988:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 9816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9816
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.988
logic.exit.988:
	li	s1, 9804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.989
	j	logic.uncut.989
logic.uncut.989:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 9824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.989
logic.exit.989:
	li	s1, 9820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.990
	j	logic.uncut.990
logic.uncut.990:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 9832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9832
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.991
	j	logic.exit.991
logic.exit.990:
	li	s1, 9828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.992
	j	logic.uncut.992
logic.uncut.991:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 9848
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9848
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.991
logic.exit.991:
	li	s1, 9836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.990
logic.uncut.992:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 9852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9840
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.992
logic.exit.992:
	li	s1, 9840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.993
	j	logic.uncut.993
logic.uncut.993:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 9864
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9864
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.993
logic.exit.993:
	li	s1, 9856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.994
	j	logic.uncut.994
logic.uncut.994:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 9872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9872
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.995
	j	logic.exit.995
logic.exit.994:
	li	s1, 9868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.996
	j	logic.uncut.996
logic.uncut.995:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 9884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.995
logic.exit.995:
	li	s1, 9876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.994
logic.uncut.996:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 9888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.997
	j	logic.exit.997
logic.exit.996:
	li	s1, 9880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.998
	j	logic.uncut.998
logic.uncut.997:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 9904
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9904
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.997
logic.exit.997:
	li	s1, 9892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.996
logic.uncut.998:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 9908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.999
	j	logic.exit.999
logic.exit.998:
	li	s1, 9896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1007
	j	logic.uncut.1007
logic.uncut.999:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 9920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9920
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.999
logic.exit.999:
	li	s1, 9912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1000
	j	logic.exit.1000
logic.uncut.1000:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 9928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1000
logic.exit.1000:
	li	s1, 9924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1001
	j	logic.exit.1001
logic.uncut.1001:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 9936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1001
logic.exit.1001:
	li	s1, 9932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1002
	j	logic.exit.1002
logic.uncut.1002:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 9948
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 9948
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 9944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9940
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1002
logic.exit.1002:
	li	s1, 9940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9940
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1003
	j	logic.exit.1003
logic.uncut.1003:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 9956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9956
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1003
logic.exit.1003:
	li	s1, 9952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1004
	j	logic.exit.1004
logic.uncut.1004:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 9964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9964
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1004
logic.exit.1004:
	li	s1, 9960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1005
	j	logic.exit.1005
logic.uncut.1005:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 9972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9972
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 9972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1005
logic.exit.1005:
	li	s1, 9968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1006
	j	logic.exit.1006
logic.uncut.1006:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 9980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1006
logic.exit.1006:
	li	s1, 9976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.998
logic.uncut.1007:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 9984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1008
	j	logic.exit.1008
logic.exit.1007:
	li	s1, 9916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1009
	j	logic.uncut.1009
logic.uncut.1008:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 10000
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10000
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 9996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1008
logic.exit.1008:
	li	s1, 9988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1007
logic.uncut.1009:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 10004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10004
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1010
	j	logic.exit.1010
logic.exit.1009:
	li	s1, 9992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 9992
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1011
	j	logic.uncut.1011
logic.uncut.1010:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 10016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10016
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1010
logic.exit.1010:
	li	s1, 10008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 9992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1009
logic.uncut.1011:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 10020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10020
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1012
	j	logic.exit.1012
logic.exit.1011:
	li	s1, 10012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10012
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1013
	j	logic.uncut.1013
logic.uncut.1012:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 10036
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10036
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1012
logic.exit.1012:
	li	s1, 10024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1011
logic.uncut.1013:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 10044
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10044
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1014
	j	logic.exit.1014
logic.exit.1013:
	li	s1, 10028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1016
	j	logic.uncut.1016
logic.uncut.1014:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 10056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1014
logic.exit.1014:
	li	s1, 10048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1015
	j	logic.exit.1015
logic.uncut.1015:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 10068
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10068
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1015
logic.exit.1015:
	li	s1, 10060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1013
logic.uncut.1016:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 10072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10072
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1016
logic.exit.1016:
	li	s1, 10052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1017
	j	logic.uncut.1017
logic.uncut.1017:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 10084
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10084
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1017
logic.exit.1017:
	li	s1, 10076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1018
	j	logic.uncut.1018
logic.uncut.1018:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 10096
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10096
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1019
	j	logic.exit.1019
logic.exit.1018:
	li	s1, 10088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1020
	j	logic.uncut.1020
logic.uncut.1019:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 10108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10108
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1019
logic.exit.1019:
	li	s1, 10100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10088
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1018
logic.uncut.1020:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 10116
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10116
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1021
	j	logic.exit.1021
logic.exit.1020:
	li	s1, 10104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1022
	j	logic.uncut.1022
logic.uncut.1021:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 10132
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10132
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1021
logic.exit.1021:
	li	s1, 10120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10104
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1020
logic.uncut.1022:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 10136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1022
logic.exit.1022:
	li	s1, 10124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1023
	j	logic.uncut.1023
logic.uncut.1023:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 10144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1023
logic.exit.1023:
	li	s1, 10140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1024
	j	logic.uncut.1024
logic.uncut.1024:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 10152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1024
logic.exit.1024:
	li	s1, 10148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1025
	j	logic.uncut.1025
logic.uncut.1025:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 10160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10160
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1025
logic.exit.1025:
	li	s1, 10156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1026
	j	logic.uncut.1026
logic.uncut.1026:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 10168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1027
	j	logic.exit.1027
logic.exit.1026:
	li	s1, 10164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1029
	j	logic.uncut.1029
logic.uncut.1027:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 10180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10180
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1027
logic.exit.1027:
	li	s1, 10172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1028
	j	logic.exit.1028
logic.uncut.1028:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 10188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1028
logic.exit.1028:
	li	s1, 10184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1026
logic.uncut.1029:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 10196
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10196
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1029
logic.exit.1029:
	li	s1, 10176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1030
	j	logic.uncut.1030
logic.uncut.1030:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 10204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1031
	j	logic.exit.1031
logic.exit.1030:
	li	s1, 10200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1033
	j	logic.uncut.1033
logic.uncut.1031:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 10216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10216
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1031
logic.exit.1031:
	li	s1, 10208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1032
	j	logic.exit.1032
logic.uncut.1032:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 10228
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10228
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1032
logic.exit.1032:
	li	s1, 10220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1030
logic.uncut.1033:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 10236
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10236
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1034
	j	logic.exit.1034
logic.exit.1033:
	li	s1, 10212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1035
	j	logic.uncut.1035
logic.uncut.1034:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 10248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1034
logic.exit.1034:
	li	s1, 10240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1033
logic.uncut.1035:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 10252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1035
logic.exit.1035:
	li	s1, 10244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1036
	j	logic.uncut.1036
logic.uncut.1036:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 10260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1036
logic.exit.1036:
	li	s1, 10256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1037
	j	logic.uncut.1037
logic.uncut.1037:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 10272
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10272
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1038
	j	logic.exit.1038
logic.exit.1037:
	li	s1, 10264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1039
	j	logic.uncut.1039
logic.uncut.1038:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 10288
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10288
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1038
logic.exit.1038:
	li	s1, 10276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1037
logic.uncut.1039:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 10292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10292
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1040
	j	logic.exit.1040
logic.exit.1039:
	li	s1, 10280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1041
	j	logic.uncut.1041
logic.uncut.1040:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 10304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1040
logic.exit.1040:
	li	s1, 10296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1039
logic.uncut.1041:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 10308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10300
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1041
logic.exit.1041:
	li	s1, 10300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1042
	j	logic.uncut.1042
logic.uncut.1042:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 10320
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10320
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1043
	j	logic.exit.1043
logic.exit.1042:
	li	s1, 10312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10312
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1044
	j	logic.uncut.1044
logic.uncut.1043:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 10336
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10336
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1043
logic.exit.1043:
	li	s1, 10324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10312
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1042
logic.uncut.1044:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 10344
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10344
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1044
logic.exit.1044:
	li	s1, 10328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1045
	j	logic.uncut.1045
logic.uncut.1045:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 10352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1045
logic.exit.1045:
	li	s1, 10348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1046
	j	logic.uncut.1046
logic.uncut.1046:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 10360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1046
logic.exit.1046:
	li	s1, 10356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1047
	j	logic.uncut.1047
logic.uncut.1047:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 10368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1047
logic.exit.1047:
	li	s1, 10364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1048
	j	logic.uncut.1048
logic.uncut.1048:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 10376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1048
logic.exit.1048:
	li	s1, 10372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1049
	j	logic.uncut.1049
logic.uncut.1049:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 10388
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10388
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1049
logic.exit.1049:
	li	s1, 10380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1050
	j	logic.uncut.1050
logic.uncut.1050:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 10396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1051
	j	logic.exit.1051
logic.exit.1050:
	li	s1, 10392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1052
	j	logic.uncut.1052
logic.uncut.1051:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 10408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10408
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1051
logic.exit.1051:
	li	s1, 10400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10392
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1050
logic.uncut.1052:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 10412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10412
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1052
logic.exit.1052:
	li	s1, 10404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1053
	j	logic.uncut.1053
logic.uncut.1053:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 10420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10420
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1053
logic.exit.1053:
	li	s1, 10416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1054
	j	logic.uncut.1054
logic.uncut.1054:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 10428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10428
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1054
logic.exit.1054:
	li	s1, 10424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1055
	j	logic.uncut.1055
logic.uncut.1055:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 10440
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10440
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10432
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1055
logic.exit.1055:
	li	s1, 10432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1056
	j	logic.uncut.1056
logic.uncut.1056:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 10448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10448
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1057
	j	logic.exit.1057
logic.exit.1056:
	li	s1, 10444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1058
	j	logic.uncut.1058
logic.uncut.1057:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 10460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10460
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1057
logic.exit.1057:
	li	s1, 10452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1056
logic.uncut.1058:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 10464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10464
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10456
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1058
logic.exit.1058:
	li	s1, 10456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10456
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1059
	j	logic.uncut.1059
logic.uncut.1059:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 10472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1059
logic.exit.1059:
	li	s1, 10468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1060
	j	logic.uncut.1060
logic.uncut.1060:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 10480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10480
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1061
	j	logic.exit.1061
logic.exit.1060:
	li	s1, 10476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1062
	j	logic.uncut.1062
logic.uncut.1061:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 10492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10492
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1061
logic.exit.1061:
	li	s1, 10484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1060
logic.uncut.1062:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 10500
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10500
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1062
logic.exit.1062:
	li	s1, 10488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1063
	j	logic.uncut.1063
logic.uncut.1063:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 10508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1063
logic.exit.1063:
	li	s1, 10504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1064
	j	logic.uncut.1064
logic.uncut.1064:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 10516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10516
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1065
	j	logic.exit.1065
logic.exit.1064:
	li	s1, 10512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10512
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1066
	j	logic.uncut.1066
logic.uncut.1065:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 10528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10528
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1065
logic.exit.1065:
	li	s1, 10520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1064
logic.uncut.1066:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 10532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10532
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1067
	j	logic.exit.1067
logic.exit.1066:
	li	s1, 10524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1069
	j	logic.uncut.1069
logic.uncut.1067:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 10544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10544
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1067
logic.exit.1067:
	li	s1, 10536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1068
	j	logic.exit.1068
logic.uncut.1068:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 10552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1068
logic.exit.1068:
	li	s1, 10548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1066
logic.uncut.1069:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 10556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1070
	j	logic.exit.1070
logic.exit.1069:
	li	s1, 10540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1071
	j	logic.uncut.1071
logic.uncut.1070:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 10568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1070
logic.exit.1070:
	li	s1, 10560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1069
logic.uncut.1071:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 10572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1071
logic.exit.1071:
	li	s1, 10564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1072
	j	logic.uncut.1072
logic.uncut.1072:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 10580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10580
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1072
logic.exit.1072:
	li	s1, 10576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1073
	j	logic.uncut.1073
logic.uncut.1073:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 10588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1074
	j	logic.exit.1074
logic.exit.1073:
	li	s1, 10584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10584
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1077
	j	logic.uncut.1077
logic.uncut.1074:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 10604
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10604
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1074
logic.exit.1074:
	li	s1, 10592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1075
	j	logic.exit.1075
logic.uncut.1075:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 10612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10608
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1075
logic.exit.1075:
	li	s1, 10608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10608
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1076
	j	logic.exit.1076
logic.uncut.1076:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 10620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1076
logic.exit.1076:
	li	s1, 10616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10584
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1073
logic.uncut.1077:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 10624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1077
logic.exit.1077:
	li	s1, 10596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1078
	j	logic.uncut.1078
logic.uncut.1078:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 10632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1079
	j	logic.exit.1079
logic.exit.1078:
	li	s1, 10628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1082
	j	logic.uncut.1082
logic.uncut.1079:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 10644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1079
logic.exit.1079:
	li	s1, 10636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1080
	j	logic.exit.1080
logic.uncut.1080:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 10652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1080
logic.exit.1080:
	li	s1, 10648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1081
	j	logic.exit.1081
logic.uncut.1081:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 10664
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10664
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1081
logic.exit.1081:
	li	s1, 10656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1078
logic.uncut.1082:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 10668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10668
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1083
	j	logic.exit.1083
logic.exit.1082:
	li	s1, 10640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1084
	j	logic.uncut.1084
logic.uncut.1083:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 10684
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10684
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1083
logic.exit.1083:
	li	s1, 10672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1082
logic.uncut.1084:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 10692
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10692
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10676
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1084
logic.exit.1084:
	li	s1, 10676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1085
	j	logic.uncut.1085
logic.uncut.1085:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 10700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10700
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1086
	j	logic.exit.1086
logic.exit.1085:
	li	s1, 10696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1088
	j	logic.uncut.1088
logic.uncut.1086:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 10716
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10716
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1086
logic.exit.1086:
	li	s1, 10704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1087
	j	logic.exit.1087
logic.uncut.1087:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 10728
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10728
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1087
logic.exit.1087:
	li	s1, 10720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1085
logic.uncut.1088:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 10732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10732
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1088
logic.exit.1088:
	li	s1, 10708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10708
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1089
	j	logic.uncut.1089
logic.uncut.1089:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 10740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10740
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1090
	j	logic.exit.1090
logic.exit.1089:
	li	s1, 10736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1093
	j	logic.uncut.1093
logic.uncut.1090:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 10756
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10756
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1090
logic.exit.1090:
	li	s1, 10744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1091
	j	logic.exit.1091
logic.uncut.1091:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 10764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1091
logic.exit.1091:
	li	s1, 10760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1092
	j	logic.exit.1092
logic.uncut.1092:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 10776
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10776
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10768
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1092
logic.exit.1092:
	li	s1, 10768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1089
logic.uncut.1093:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 10784
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10784
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1093
logic.exit.1093:
	li	s1, 10748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1094
	j	logic.uncut.1094
logic.uncut.1094:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 10792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1095
	j	logic.exit.1095
logic.exit.1094:
	li	s1, 10788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1096
	j	logic.uncut.1096
logic.uncut.1095:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 10808
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10808
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1095
logic.exit.1095:
	li	s1, 10796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1094
logic.uncut.1096:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 10812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10812
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1096
logic.exit.1096:
	li	s1, 10800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1097
	j	logic.uncut.1097
logic.uncut.1097:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 10820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1097
logic.exit.1097:
	li	s1, 10816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1098
	j	logic.uncut.1098
logic.uncut.1098:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 10828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10828
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1099
	j	logic.exit.1099
logic.exit.1098:
	li	s1, 10824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1100
	j	logic.uncut.1100
logic.uncut.1099:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 10844
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10844
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1099
logic.exit.1099:
	li	s1, 10832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1098
logic.uncut.1100:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 10848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1101
	j	logic.exit.1101
logic.exit.1100:
	li	s1, 10836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1102
	j	logic.uncut.1102
logic.uncut.1101:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 10864
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10864
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1101
logic.exit.1101:
	li	s1, 10852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1100
logic.uncut.1102:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 10872
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10872
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1103
	j	logic.exit.1103
logic.exit.1102:
	li	s1, 10856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1107
	j	logic.uncut.1107
logic.uncut.1103:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 10884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1103
logic.exit.1103:
	li	s1, 10876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1104
	j	logic.exit.1104
logic.uncut.1104:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 10892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1104
logic.exit.1104:
	li	s1, 10888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1105
	j	logic.exit.1105
logic.uncut.1105:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 10900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10900
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1105
logic.exit.1105:
	li	s1, 10896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1106
	j	logic.exit.1106
logic.uncut.1106:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 10908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1106
logic.exit.1106:
	li	s1, 10904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1102
logic.uncut.1107:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 10912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10912
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 10912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1108
	j	logic.exit.1108
logic.exit.1107:
	li	s1, 10880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1109
	j	logic.uncut.1109
logic.uncut.1108:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 10928
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10928
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1108
logic.exit.1108:
	li	s1, 10916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1107
logic.uncut.1109:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 10932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10920
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1109
logic.exit.1109:
	li	s1, 10920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10920
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1110
	j	logic.uncut.1110
logic.uncut.1110:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 10940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10940
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1111
	j	logic.exit.1111
logic.exit.1110:
	li	s1, 10936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1112
	j	logic.uncut.1112
logic.uncut.1111:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 10952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1111
logic.exit.1111:
	li	s1, 10944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1110
logic.uncut.1112:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 10960
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10960
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1113
	j	logic.exit.1113
logic.exit.1112:
	li	s1, 10948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1114
	j	logic.uncut.1114
logic.uncut.1113:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 10976
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 10976
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 10972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10964
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1113
logic.exit.1113:
	li	s1, 10964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10948
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1112
logic.uncut.1114:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 10980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1115
	j	logic.exit.1115
logic.exit.1114:
	li	s1, 10968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1116
	j	logic.uncut.1116
logic.uncut.1115:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 10992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1115
logic.exit.1115:
	li	s1, 10984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1114
logic.uncut.1116:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 11000
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11000
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 10996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1117
	j	logic.exit.1117
logic.exit.1116:
	li	s1, 10988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 10988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1121
	j	logic.uncut.1121
logic.uncut.1117:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 11012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11012
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1117
logic.exit.1117:
	li	s1, 11004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1118
	j	logic.exit.1118
logic.uncut.1118:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 11024
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11024
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1118
logic.exit.1118:
	li	s1, 11016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1119
	j	logic.exit.1119
logic.uncut.1119:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 11036
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11036
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1119
logic.exit.1119:
	li	s1, 11028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1120
	j	logic.exit.1120
logic.uncut.1120:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 11044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11044
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1120
logic.exit.1120:
	li	s1, 11040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 10988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1116
logic.uncut.1121:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 11048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1122
	j	logic.exit.1122
logic.exit.1121:
	li	s1, 11008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1123
	j	logic.uncut.1123
logic.uncut.1122:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 11064
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11064
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1122
logic.exit.1122:
	li	s1, 11052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1121
logic.uncut.1123:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 11068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11068
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1124
	j	logic.exit.1124
logic.exit.1123:
	li	s1, 11056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11056
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1127
	j	logic.uncut.1127
logic.uncut.1124:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 11080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1124
logic.exit.1124:
	li	s1, 11072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1125
	j	logic.exit.1125
logic.uncut.1125:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 11088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1125
logic.exit.1125:
	li	s1, 11084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1126
	j	logic.exit.1126
logic.uncut.1126:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 11096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1126
logic.exit.1126:
	li	s1, 11092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11056
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1123
logic.uncut.1127:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 11104
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11104
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1127
logic.exit.1127:
	li	s1, 11076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1128
	j	logic.uncut.1128
logic.uncut.1128:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 11116
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11116
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1129
	j	logic.exit.1129
logic.exit.1128:
	li	s1, 11108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11108
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1130
	j	logic.uncut.1130
logic.uncut.1129:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 11132
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11132
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1129
logic.exit.1129:
	li	s1, 11120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1128
logic.uncut.1130:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 11136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1130
logic.exit.1130:
	li	s1, 11124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1131
	j	logic.uncut.1131
logic.uncut.1131:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 11148
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11148
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1132
	j	logic.exit.1132
logic.exit.1131:
	li	s1, 11140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1134
	j	logic.uncut.1134
logic.uncut.1132:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 11160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11160
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1132
logic.exit.1132:
	li	s1, 11152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1133
	j	logic.exit.1133
logic.uncut.1133:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 11172
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11172
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1133
logic.exit.1133:
	li	s1, 11164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1131
logic.uncut.1134:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 11176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1135
	j	logic.exit.1135
logic.exit.1134:
	li	s1, 11156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1136
	j	logic.uncut.1136
logic.uncut.1135:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 11192
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11192
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1135
logic.exit.1135:
	li	s1, 11180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1134
logic.uncut.1136:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 11196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1136
logic.exit.1136:
	li	s1, 11184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1137
	j	logic.uncut.1137
logic.uncut.1137:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 11204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1138
	j	logic.exit.1138
logic.exit.1137:
	li	s1, 11200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1139
	j	logic.uncut.1139
logic.uncut.1138:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 11216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1138
logic.exit.1138:
	li	s1, 11208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1137
logic.uncut.1139:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 11220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11220
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1140
	j	logic.exit.1140
logic.exit.1139:
	li	s1, 11212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1142
	j	logic.uncut.1142
logic.uncut.1140:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 11232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11232
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1140
logic.exit.1140:
	li	s1, 11224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1141
	j	logic.exit.1141
logic.uncut.1141:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 11244
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11244
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1141
logic.exit.1141:
	li	s1, 11236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1139
logic.uncut.1142:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 11252
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11252
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1143
	j	logic.exit.1143
logic.exit.1142:
	li	s1, 11228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1144
	j	logic.uncut.1144
logic.uncut.1143:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 11264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1143
logic.exit.1143:
	li	s1, 11256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1142
logic.uncut.1144:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 11272
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11272
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1144
logic.exit.1144:
	li	s1, 11260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1145
	j	logic.uncut.1145
logic.uncut.1145:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 11284
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11284
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1145
logic.exit.1145:
	li	s1, 11276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1146
	j	logic.uncut.1146
logic.uncut.1146:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 11296
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11296
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1147
	j	logic.exit.1147
logic.exit.1146:
	li	s1, 11288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1149
	j	logic.uncut.1149
logic.uncut.1147:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 11308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11300
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1147
logic.exit.1147:
	li	s1, 11300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1148
	j	logic.exit.1148
logic.uncut.1148:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 11316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11316
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11312
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1148
logic.exit.1148:
	li	s1, 11312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1146
logic.uncut.1149:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 11320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1150
	j	logic.exit.1150
logic.exit.1149:
	li	s1, 11304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1153
	j	logic.uncut.1153
logic.uncut.1150:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 11332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11332
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1150
logic.exit.1150:
	li	s1, 11324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1151
	j	logic.exit.1151
logic.uncut.1151:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 11344
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11344
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1151
logic.exit.1151:
	li	s1, 11336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1152
	j	logic.exit.1152
logic.uncut.1152:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 11352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1152
logic.exit.1152:
	li	s1, 11348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1149
logic.uncut.1153:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 11356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11356
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1153
logic.exit.1153:
	li	s1, 11328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1154
	j	logic.uncut.1154
logic.uncut.1154:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 11364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1154
logic.exit.1154:
	li	s1, 11360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1155
	j	logic.uncut.1155
logic.uncut.1155:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 11372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11372
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1156
	j	logic.exit.1156
logic.exit.1155:
	li	s1, 11368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1159
	j	logic.uncut.1159
logic.uncut.1156:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 11384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11376
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1156
logic.exit.1156:
	li	s1, 11376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11376
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1157
	j	logic.exit.1157
logic.uncut.1157:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 11396
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11396
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11388
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1157
logic.exit.1157:
	li	s1, 11388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11388
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1158
	j	logic.exit.1158
logic.uncut.1158:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 11404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1158
logic.exit.1158:
	li	s1, 11400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1155
logic.uncut.1159:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 11408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11408
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1159
logic.exit.1159:
	li	s1, 11380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1160
	j	logic.uncut.1160
logic.uncut.1160:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 11416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11416
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11412
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1160
logic.exit.1160:
	li	s1, 11412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1161
	j	logic.uncut.1161
logic.uncut.1161:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 11428
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11428
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1161
logic.exit.1161:
	li	s1, 11420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1162
	j	logic.uncut.1162
logic.uncut.1162:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 11436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11436
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11432
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1162
logic.exit.1162:
	li	s1, 11432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1163
	j	logic.uncut.1163
logic.uncut.1163:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 11448
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11448
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1163
logic.exit.1163:
	li	s1, 11440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1164
	j	logic.uncut.1164
logic.uncut.1164:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 11456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11456
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1164
logic.exit.1164:
	li	s1, 11452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1165
	j	logic.uncut.1165
logic.uncut.1165:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 11464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1166
	j	logic.exit.1166
logic.exit.1165:
	li	s1, 11460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1167
	j	logic.uncut.1167
logic.uncut.1166:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 11476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1166
logic.exit.1166:
	li	s1, 11468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1165
logic.uncut.1167:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 11480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1168
	j	logic.exit.1168
logic.exit.1167:
	li	s1, 11472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1169
	j	logic.uncut.1169
logic.uncut.1168:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 11492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11492
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1168
logic.exit.1168:
	li	s1, 11484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1167
logic.uncut.1169:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 11500
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11500
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1169
logic.exit.1169:
	li	s1, 11488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1170
	j	logic.uncut.1170
logic.uncut.1170:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 11508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11508
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1170
logic.exit.1170:
	li	s1, 11504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1171
	j	logic.uncut.1171
logic.uncut.1171:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 11516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11516
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1172
	j	logic.exit.1172
logic.exit.1171:
	li	s1, 11512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11512
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1173
	j	logic.uncut.1173
logic.uncut.1172:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 11532
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11532
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1172
logic.exit.1172:
	li	s1, 11520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1171
logic.uncut.1173:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 11536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11536
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1174
	j	logic.exit.1174
logic.exit.1173:
	li	s1, 11524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1175
	j	logic.uncut.1175
logic.uncut.1174:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 11548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1174
logic.exit.1174:
	li	s1, 11540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1173
logic.uncut.1175:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 11556
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11556
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1176
	j	logic.exit.1176
logic.exit.1175:
	li	s1, 11544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1177
	j	logic.uncut.1177
logic.uncut.1176:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 11568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11568
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1176
logic.exit.1176:
	li	s1, 11560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1175
logic.uncut.1177:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 11572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11572
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1178
	j	logic.exit.1178
logic.exit.1177:
	li	s1, 11564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1180
	j	logic.uncut.1180
logic.uncut.1178:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 11584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1178
logic.exit.1178:
	li	s1, 11576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1179
	j	logic.exit.1179
logic.uncut.1179:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 11592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11588
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1179
logic.exit.1179:
	li	s1, 11588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1177
logic.uncut.1180:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 11596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11596
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1181
	j	logic.exit.1181
logic.exit.1180:
	li	s1, 11580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1182
	j	logic.uncut.1182
logic.uncut.1181:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 11608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1181
logic.exit.1181:
	li	s1, 11600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1180
logic.uncut.1182:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 11616
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11616
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1183
	j	logic.exit.1183
logic.exit.1182:
	li	s1, 11604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1184
	j	logic.uncut.1184
logic.uncut.1183:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 11632
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11632
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1183
logic.exit.1183:
	li	s1, 11620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1182
logic.uncut.1184:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 11636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1184
logic.exit.1184:
	li	s1, 11624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1185
	j	logic.uncut.1185
logic.uncut.1185:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 11644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11644
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1185
logic.exit.1185:
	li	s1, 11640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1186
	j	logic.uncut.1186
logic.uncut.1186:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 11652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1186
logic.exit.1186:
	li	s1, 11648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1187
	j	logic.uncut.1187
logic.uncut.1187:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 11660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1187
logic.exit.1187:
	li	s1, 11656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1188
	j	logic.uncut.1188
logic.uncut.1188:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 11668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11668
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1188
logic.exit.1188:
	li	s1, 11664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1189
	j	logic.uncut.1189
logic.uncut.1189:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 11676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11676
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1189
logic.exit.1189:
	li	s1, 11672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1190
	j	logic.uncut.1190
logic.uncut.1190:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 11684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1190
logic.exit.1190:
	li	s1, 11680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1191
	j	logic.uncut.1191
logic.uncut.1191:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 11692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1192
	j	logic.exit.1192
logic.exit.1191:
	li	s1, 11688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1193
	j	logic.uncut.1193
logic.uncut.1192:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 11708
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11708
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1192
logic.exit.1192:
	li	s1, 11696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1191
logic.uncut.1193:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 11712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11712
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1194
	j	logic.exit.1194
logic.exit.1193:
	li	s1, 11700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1195
	j	logic.uncut.1195
logic.uncut.1194:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 11724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11724
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1194
logic.exit.1194:
	li	s1, 11716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1193
logic.uncut.1195:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 11728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1196
	j	logic.exit.1196
logic.exit.1195:
	li	s1, 11720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.14
	j	for.exit.14
logic.uncut.1196:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 11736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11736
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1196
logic.exit.1196:
	li	s1, 11732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1195
for.cond.15:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 11744
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11744
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1197
	j	logic.exit.1197
for.incr.15:
	li	t1, 1
	li	s1, 11760
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11756
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 11760
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 11752
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11752
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 8952
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.15
for.body.15:
	li	t1, 1
	li	s1, 11768
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 8952
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 11768
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 11764
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11764
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 11756
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.16
for.exit.15:
	j	for.incr.14
logic.uncut.1197:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 11772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11772
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1197
logic.exit.1197:
	li	s1, 11748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1198
	j	logic.exit.1198
logic.uncut.1198:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 11780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11780
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1198
logic.exit.1198:
	li	s1, 11776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1199
	j	logic.exit.1199
logic.uncut.1199:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 11788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11788
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1199
logic.exit.1199:
	li	s1, 11784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1200
	j	logic.exit.1200
logic.uncut.1200:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 11800
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11800
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1200
logic.exit.1200:
	li	s1, 11792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1201
	j	logic.exit.1201
logic.uncut.1201:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 11808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11808
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1201
logic.exit.1201:
	li	s1, 11804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1202
	j	logic.exit.1202
logic.uncut.1202:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 11816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1202
logic.exit.1202:
	li	s1, 11812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1203
	j	logic.uncut.1203
logic.uncut.1203:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 11828
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11828
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1204
	j	logic.exit.1204
logic.exit.1203:
	li	s1, 11820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1205
	j	logic.uncut.1205
logic.uncut.1204:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 11840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11840
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1204
logic.exit.1204:
	li	s1, 11832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1203
logic.uncut.1205:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 11844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1206
	j	logic.exit.1206
logic.exit.1205:
	li	s1, 11836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1207
	j	logic.uncut.1207
logic.uncut.1206:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 11856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11856
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1206
logic.exit.1206:
	li	s1, 11848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1205
logic.uncut.1207:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 11860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11860
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1207
logic.exit.1207:
	li	s1, 11852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1208
	j	logic.uncut.1208
logic.uncut.1208:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 11872
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11872
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1208
logic.exit.1208:
	li	s1, 11864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1209
	j	logic.uncut.1209
logic.uncut.1209:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 11880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11880
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1209
logic.exit.1209:
	li	s1, 11876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1210
	j	logic.uncut.1210
logic.uncut.1210:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 11888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1210
logic.exit.1210:
	li	s1, 11884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1211
	j	logic.uncut.1211
logic.uncut.1211:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 11896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1211
logic.exit.1211:
	li	s1, 11892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1212
	j	logic.uncut.1212
logic.uncut.1212:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 11908
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11908
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1212
logic.exit.1212:
	li	s1, 11900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11900
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1213
	j	logic.uncut.1213
logic.uncut.1213:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 11916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1213
logic.exit.1213:
	li	s1, 11912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1214
	j	logic.uncut.1214
logic.uncut.1214:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 11924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1215
	j	logic.exit.1215
logic.exit.1214:
	li	s1, 11920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11920
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1216
	j	logic.uncut.1216
logic.uncut.1215:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 11940
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11940
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1215
logic.exit.1215:
	li	s1, 11928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11920
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1214
logic.uncut.1216:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 11944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11944
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1217
	j	logic.exit.1217
logic.exit.1216:
	li	s1, 11932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1228
	j	logic.uncut.1228
logic.uncut.1217:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 11956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11948
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1217
logic.exit.1217:
	li	s1, 11948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1218
	j	logic.exit.1218
logic.uncut.1218:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 11968
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11968
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1218
logic.exit.1218:
	li	s1, 11960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1219
	j	logic.exit.1219
logic.uncut.1219:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 11976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11976
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 11976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1219
logic.exit.1219:
	li	s1, 11972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1220
	j	logic.exit.1220
logic.uncut.1220:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 11988
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11988
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 11984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1220
logic.exit.1220:
	li	s1, 11980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1221
	j	logic.exit.1221
logic.uncut.1221:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 12000
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12000
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 11996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1221
logic.exit.1221:
	li	s1, 11992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11992
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1222
	j	logic.exit.1222
logic.uncut.1222:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 12012
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12012
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1222
logic.exit.1222:
	li	s1, 12004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1223
	j	logic.exit.1223
logic.uncut.1223:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 12020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12020
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1223
logic.exit.1223:
	li	s1, 12016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1224
	j	logic.exit.1224
logic.uncut.1224:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 12032
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12032
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1224
logic.exit.1224:
	li	s1, 12024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1225
	j	logic.exit.1225
logic.uncut.1225:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 12040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12040
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12036
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1225
logic.exit.1225:
	li	s1, 12036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1226
	j	logic.exit.1226
logic.uncut.1226:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 12048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1226
logic.exit.1226:
	li	s1, 12044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1227
	j	logic.exit.1227
logic.uncut.1227:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 12060
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12060
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1227
logic.exit.1227:
	li	s1, 12052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1216
logic.uncut.1228:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 12068
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12068
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 11952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1228
logic.exit.1228:
	li	s1, 11952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 11952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1229
	j	logic.uncut.1229
logic.uncut.1229:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 12076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1230
	j	logic.exit.1230
logic.exit.1229:
	li	s1, 12072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1232
	j	logic.uncut.1232
logic.uncut.1230:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 12092
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12092
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1230
logic.exit.1230:
	li	s1, 12080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1231
	j	logic.exit.1231
logic.uncut.1231:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 12100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1231
logic.exit.1231:
	li	s1, 12096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1229
logic.uncut.1232:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 12104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1233
	j	logic.exit.1233
logic.exit.1232:
	li	s1, 12084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1234
	j	logic.uncut.1234
logic.uncut.1233:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 12120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12120
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1233
logic.exit.1233:
	li	s1, 12108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1232
logic.uncut.1234:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 12124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12124
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1234
logic.exit.1234:
	li	s1, 12112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1235
	j	logic.uncut.1235
logic.uncut.1235:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 12136
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12136
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1235
logic.exit.1235:
	li	s1, 12128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1236
	j	logic.uncut.1236
logic.uncut.1236:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 12148
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12148
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1236
logic.exit.1236:
	li	s1, 12140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1237
	j	logic.uncut.1237
logic.uncut.1237:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 12160
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12160
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1238
	j	logic.exit.1238
logic.exit.1237:
	li	s1, 12152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1239
	j	logic.uncut.1239
logic.uncut.1238:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 12176
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12176
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1238
logic.exit.1238:
	li	s1, 12164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1237
logic.uncut.1239:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 12180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1240
	j	logic.exit.1240
logic.exit.1239:
	li	s1, 12168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1244
	j	logic.uncut.1244
logic.uncut.1240:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 12196
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12196
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1240
logic.exit.1240:
	li	s1, 12184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1241
	j	logic.exit.1241
logic.uncut.1241:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 12204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1241
logic.exit.1241:
	li	s1, 12200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1242
	j	logic.exit.1242
logic.uncut.1242:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 12216
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12216
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1242
logic.exit.1242:
	li	s1, 12208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1243
	j	logic.exit.1243
logic.uncut.1243:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 12224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12224
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1243
logic.exit.1243:
	li	s1, 12220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1239
logic.uncut.1244:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 12228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1244
logic.exit.1244:
	li	s1, 12188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12188
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1245
	j	logic.uncut.1245
logic.uncut.1245:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 12236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1246
	j	logic.exit.1246
logic.exit.1245:
	li	s1, 12232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1248
	j	logic.uncut.1248
logic.uncut.1246:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 12248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1246
logic.exit.1246:
	li	s1, 12240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1247
	j	logic.exit.1247
logic.uncut.1247:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 12260
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12260
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12252
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1247
logic.exit.1247:
	li	s1, 12252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1245
logic.uncut.1248:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 12264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1249
	j	logic.exit.1249
logic.exit.1248:
	li	s1, 12244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1254
	j	logic.uncut.1254
logic.uncut.1249:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 12276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1249
logic.exit.1249:
	li	s1, 12268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1250
	j	logic.exit.1250
logic.uncut.1250:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 12284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1250
logic.exit.1250:
	li	s1, 12280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1251
	j	logic.exit.1251
logic.uncut.1251:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 12292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1251
logic.exit.1251:
	li	s1, 12288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1252
	j	logic.exit.1252
logic.uncut.1252:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 12300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1252
logic.exit.1252:
	li	s1, 12296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12296
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1253
	j	logic.exit.1253
logic.uncut.1253:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 12308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12308
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1253
logic.exit.1253:
	li	s1, 12304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1248
logic.uncut.1254:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 12316
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12316
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1254
logic.exit.1254:
	li	s1, 12272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1255
	j	logic.uncut.1255
logic.uncut.1255:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 12324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12324
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1256
	j	logic.exit.1256
logic.exit.1255:
	li	s1, 12320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1257
	j	logic.uncut.1257
logic.uncut.1256:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 12340
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12340
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1256
logic.exit.1256:
	li	s1, 12328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12320
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1255
logic.uncut.1257:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 12348
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12348
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1258
	j	logic.exit.1258
logic.exit.1257:
	li	s1, 12332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12332
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1261
	j	logic.uncut.1261
logic.uncut.1258:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 12360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12360
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1258
logic.exit.1258:
	li	s1, 12352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1259
	j	logic.exit.1259
logic.uncut.1259:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 12368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1259
logic.exit.1259:
	li	s1, 12364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1260
	j	logic.exit.1260
logic.uncut.1260:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 12380
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12380
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1260
logic.exit.1260:
	li	s1, 12372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12332
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1257
logic.uncut.1261:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 12384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12384
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1261
logic.exit.1261:
	li	s1, 12356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1262
	j	logic.uncut.1262
logic.uncut.1262:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 12392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12392
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12388
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1262
logic.exit.1262:
	li	s1, 12388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12388
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1263
	j	logic.uncut.1263
logic.uncut.1263:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 12400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1263
logic.exit.1263:
	li	s1, 12396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1264
	j	logic.uncut.1264
logic.uncut.1264:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 12408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12408
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1265
	j	logic.exit.1265
logic.exit.1264:
	li	s1, 12404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1267
	j	logic.uncut.1267
logic.uncut.1265:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 12420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12420
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12412
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1265
logic.exit.1265:
	li	s1, 12412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1266
	j	logic.exit.1266
logic.uncut.1266:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 12428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12428
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1266
logic.exit.1266:
	li	s1, 12424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1264
logic.uncut.1267:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 12432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1267
logic.exit.1267:
	li	s1, 12416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1268
	j	logic.uncut.1268
logic.uncut.1268:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 12440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1268
logic.exit.1268:
	li	s1, 12436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1269
	j	logic.uncut.1269
logic.uncut.1269:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 12448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12448
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1270
	j	logic.exit.1270
logic.exit.1269:
	li	s1, 12444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1271
	j	logic.uncut.1271
logic.uncut.1270:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 12460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1270
logic.exit.1270:
	li	s1, 12452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1269
logic.uncut.1271:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 12468
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12468
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1272
	j	logic.exit.1272
logic.exit.1271:
	li	s1, 12456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12456
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1273
	j	logic.uncut.1273
logic.uncut.1272:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 12480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12480
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1272
logic.exit.1272:
	li	s1, 12472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12456
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1271
logic.uncut.1273:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 12484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12484
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1274
	j	logic.exit.1274
logic.exit.1273:
	li	s1, 12476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1275
	j	logic.uncut.1275
logic.uncut.1274:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 12496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1274
logic.exit.1274:
	li	s1, 12488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1273
logic.uncut.1275:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 12500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12500
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1275
logic.exit.1275:
	li	s1, 12492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12492
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1276
	j	logic.uncut.1276
logic.uncut.1276:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 12508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1276
logic.exit.1276:
	li	s1, 12504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1277
	j	logic.uncut.1277
logic.uncut.1277:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 12520
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12520
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1277
logic.exit.1277:
	li	s1, 12512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12512
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1278
	j	logic.uncut.1278
logic.uncut.1278:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 12532
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12532
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1278
logic.exit.1278:
	li	s1, 12524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1279
	j	logic.uncut.1279
logic.uncut.1279:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 12544
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12544
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1279
logic.exit.1279:
	li	s1, 12536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1280
	j	logic.uncut.1280
logic.uncut.1280:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 12556
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12556
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1280
logic.exit.1280:
	li	s1, 12548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1281
	j	logic.uncut.1281
logic.uncut.1281:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 12564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12564
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1281
logic.exit.1281:
	li	s1, 12560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1282
	j	logic.uncut.1282
logic.uncut.1282:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 12572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12572
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1283
	j	logic.exit.1283
logic.exit.1282:
	li	s1, 12568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1284
	j	logic.uncut.1284
logic.uncut.1283:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 12584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1283
logic.exit.1283:
	li	s1, 12576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1282
logic.uncut.1284:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 12588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1284
logic.exit.1284:
	li	s1, 12580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1285
	j	logic.uncut.1285
logic.uncut.1285:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 12600
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12600
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1286
	j	logic.exit.1286
logic.exit.1285:
	li	s1, 12592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1287
	j	logic.uncut.1287
logic.uncut.1286:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 12616
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12616
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1286
logic.exit.1286:
	li	s1, 12604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1285
logic.uncut.1287:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 12620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12620
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12608
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1287
logic.exit.1287:
	li	s1, 12608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12608
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1288
	j	logic.uncut.1288
logic.uncut.1288:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 12628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1288
logic.exit.1288:
	li	s1, 12624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1289
	j	logic.uncut.1289
logic.uncut.1289:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 12636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12636
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1290
	j	logic.exit.1290
logic.exit.1289:
	li	s1, 12632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1291
	j	logic.uncut.1291
logic.uncut.1290:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 12652
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12652
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1290
logic.exit.1290:
	li	s1, 12640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1289
logic.uncut.1291:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 12656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12644
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1291
logic.exit.1291:
	li	s1, 12644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1292
	j	logic.uncut.1292
logic.uncut.1292:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 12668
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12668
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1292
logic.exit.1292:
	li	s1, 12660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1293
	j	logic.uncut.1293
logic.uncut.1293:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 12676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12676
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1294
	j	logic.exit.1294
logic.exit.1293:
	li	s1, 12672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1295
	j	logic.uncut.1295
logic.uncut.1294:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 12688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12688
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1294
logic.exit.1294:
	li	s1, 12680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1293
logic.uncut.1295:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 12692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1296
	j	logic.exit.1296
logic.exit.1295:
	li	s1, 12684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1297
	j	logic.uncut.1297
logic.uncut.1296:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 12708
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12708
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1296
logic.exit.1296:
	li	s1, 12696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1295
logic.uncut.1297:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 12712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1298
	j	logic.exit.1298
logic.exit.1297:
	li	s1, 12700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1306
	j	logic.uncut.1306
logic.uncut.1298:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 12724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12724
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1298
logic.exit.1298:
	li	s1, 12716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1299
	j	logic.exit.1299
logic.uncut.1299:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 12732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1299
logic.exit.1299:
	li	s1, 12728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1300
	j	logic.exit.1300
logic.uncut.1300:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 12740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1300
logic.exit.1300:
	li	s1, 12736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1301
	j	logic.exit.1301
logic.uncut.1301:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 12752
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12752
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1301
logic.exit.1301:
	li	s1, 12744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1302
	j	logic.exit.1302
logic.uncut.1302:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 12760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12760
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1302
logic.exit.1302:
	li	s1, 12756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1303
	j	logic.exit.1303
logic.uncut.1303:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 12768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1303
logic.exit.1303:
	li	s1, 12764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1304
	j	logic.exit.1304
logic.uncut.1304:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 12776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12776
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1304
logic.exit.1304:
	li	s1, 12772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1305
	j	logic.exit.1305
logic.uncut.1305:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 12784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1305
logic.exit.1305:
	li	s1, 12780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1297
logic.uncut.1306:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 12788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1307
	j	logic.exit.1307
logic.exit.1306:
	li	s1, 12720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1308
	j	logic.uncut.1308
logic.uncut.1307:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 12804
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12804
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1307
logic.exit.1307:
	li	s1, 12792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1306
logic.uncut.1308:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 12808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12808
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1309
	j	logic.exit.1309
logic.exit.1308:
	li	s1, 12796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1310
	j	logic.uncut.1310
logic.uncut.1309:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 12820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1309
logic.exit.1309:
	li	s1, 12812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1308
logic.uncut.1310:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 12824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12824
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1311
	j	logic.exit.1311
logic.exit.1310:
	li	s1, 12816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1312
	j	logic.uncut.1312
logic.uncut.1311:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 12840
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12840
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1311
logic.exit.1311:
	li	s1, 12828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1310
logic.uncut.1312:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 12848
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12848
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1313
	j	logic.exit.1313
logic.exit.1312:
	li	s1, 12832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1315
	j	logic.uncut.1315
logic.uncut.1313:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 12860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1313
logic.exit.1313:
	li	s1, 12852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1314
	j	logic.exit.1314
logic.uncut.1314:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 12872
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12872
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1314
logic.exit.1314:
	li	s1, 12864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1312
logic.uncut.1315:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 12876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12876
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1315
logic.exit.1315:
	li	s1, 12856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1316
	j	logic.uncut.1316
logic.uncut.1316:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 12888
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12888
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1316
logic.exit.1316:
	li	s1, 12880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1317
	j	logic.uncut.1317
logic.uncut.1317:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 12900
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12900
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1318
	j	logic.exit.1318
logic.exit.1317:
	li	s1, 12892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1319
	j	logic.uncut.1319
logic.uncut.1318:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 12912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12912
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1318
logic.exit.1318:
	li	s1, 12904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1317
logic.uncut.1319:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 12920
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12920
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1320
	j	logic.exit.1320
logic.exit.1319:
	li	s1, 12908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1321
	j	logic.uncut.1321
logic.uncut.1320:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 12936
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 12936
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 12932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1320
logic.exit.1320:
	li	s1, 12924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12908
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1319
logic.uncut.1321:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 12940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1321
logic.exit.1321:
	li	s1, 12928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1322
	j	logic.uncut.1322
logic.uncut.1322:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 12948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1322
logic.exit.1322:
	li	s1, 12944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1323
	j	logic.uncut.1323
logic.uncut.1323:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 12956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1323
logic.exit.1323:
	li	s1, 12952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1324
	j	logic.uncut.1324
logic.uncut.1324:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 12964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12964
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1324
logic.exit.1324:
	li	s1, 12960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1325
	j	logic.uncut.1325
logic.uncut.1325:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 12972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1326
	j	logic.exit.1326
logic.exit.1325:
	li	s1, 12968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1328
	j	logic.uncut.1328
logic.uncut.1326:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 12984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12984
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 12984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1326
logic.exit.1326:
	li	s1, 12976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1327
	j	logic.exit.1327
logic.uncut.1327:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 12992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1327
logic.exit.1327:
	li	s1, 12988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1325
logic.uncut.1328:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 13000
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13000
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 12996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 12980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1328
logic.exit.1328:
	li	s1, 12980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 12980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1329
	j	logic.uncut.1329
logic.uncut.1329:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 13008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1330
	j	logic.exit.1330
logic.exit.1329:
	li	s1, 13004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1332
	j	logic.uncut.1332
logic.uncut.1330:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 13020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13020
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1330
logic.exit.1330:
	li	s1, 13012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13012
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1331
	j	logic.exit.1331
logic.uncut.1331:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 13032
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13032
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1331
logic.exit.1331:
	li	s1, 13024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1329
logic.uncut.1332:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 13040
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13040
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1333
	j	logic.exit.1333
logic.exit.1332:
	li	s1, 13016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1334
	j	logic.uncut.1334
logic.uncut.1333:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 13052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1333
logic.exit.1333:
	li	s1, 13044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1332
logic.uncut.1334:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 13056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1334
logic.exit.1334:
	li	s1, 13048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1335
	j	logic.uncut.1335
logic.uncut.1335:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 13064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1335
logic.exit.1335:
	li	s1, 13060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1336
	j	logic.uncut.1336
logic.uncut.1336:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 13076
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13076
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1337
	j	logic.exit.1337
logic.exit.1336:
	li	s1, 13068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1338
	j	logic.uncut.1338
logic.uncut.1337:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 13092
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13092
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1337
logic.exit.1337:
	li	s1, 13080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13068
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1336
logic.uncut.1338:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 13096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13096
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1339
	j	logic.exit.1339
logic.exit.1338:
	li	s1, 13084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1340
	j	logic.uncut.1340
logic.uncut.1339:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 13108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1339
logic.exit.1339:
	li	s1, 13100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1338
logic.uncut.1340:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 13112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13104
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1340
logic.exit.1340:
	li	s1, 13104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1341
	j	logic.uncut.1341
logic.uncut.1341:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 13124
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13124
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1342
	j	logic.exit.1342
logic.exit.1341:
	li	s1, 13116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13116
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1343
	j	logic.uncut.1343
logic.uncut.1342:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 13140
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13140
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1342
logic.exit.1342:
	li	s1, 13128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13116
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1341
logic.uncut.1343:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 13148
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13148
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1343
logic.exit.1343:
	li	s1, 13132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1344
	j	logic.uncut.1344
logic.uncut.1344:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 13156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1344
logic.exit.1344:
	li	s1, 13152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1345
	j	logic.uncut.1345
logic.uncut.1345:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 13164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1345
logic.exit.1345:
	li	s1, 13160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1346
	j	logic.uncut.1346
logic.uncut.1346:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 13172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1346
logic.exit.1346:
	li	s1, 13168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1347
	j	logic.uncut.1347
logic.uncut.1347:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 13180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13180
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1347
logic.exit.1347:
	li	s1, 13176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1348
	j	logic.uncut.1348
logic.uncut.1348:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 13192
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13192
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1348
logic.exit.1348:
	li	s1, 13184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1349
	j	logic.uncut.1349
logic.uncut.1349:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 13200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1350
	j	logic.exit.1350
logic.exit.1349:
	li	s1, 13196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1351
	j	logic.uncut.1351
logic.uncut.1350:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 13212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13212
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1350
logic.exit.1350:
	li	s1, 13204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13196
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1349
logic.uncut.1351:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 13216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13216
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1351
logic.exit.1351:
	li	s1, 13208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1352
	j	logic.uncut.1352
logic.uncut.1352:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 13224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13224
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1352
logic.exit.1352:
	li	s1, 13220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1353
	j	logic.uncut.1353
logic.uncut.1353:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 13232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13232
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1353
logic.exit.1353:
	li	s1, 13228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1354
	j	logic.uncut.1354
logic.uncut.1354:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 13244
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13244
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1354
logic.exit.1354:
	li	s1, 13236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1355
	j	logic.uncut.1355
logic.uncut.1355:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 13252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13252
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1356
	j	logic.exit.1356
logic.exit.1355:
	li	s1, 13248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1357
	j	logic.uncut.1357
logic.uncut.1356:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 13264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13264
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1356
logic.exit.1356:
	li	s1, 13256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1355
logic.uncut.1357:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13268
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1357
logic.exit.1357:
	li	s1, 13260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1358
	j	logic.uncut.1358
logic.uncut.1358:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 13276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1358
logic.exit.1358:
	li	s1, 13272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1359
	j	logic.uncut.1359
logic.uncut.1359:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 13284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13284
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1360
	j	logic.exit.1360
logic.exit.1359:
	li	s1, 13280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1361
	j	logic.uncut.1361
logic.uncut.1360:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 13296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13296
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1360
logic.exit.1360:
	li	s1, 13288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1359
logic.uncut.1361:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 13304
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13304
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1361
logic.exit.1361:
	li	s1, 13292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1362
	j	logic.uncut.1362
logic.uncut.1362:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 13312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1362
logic.exit.1362:
	li	s1, 13308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1363
	j	logic.uncut.1363
logic.uncut.1363:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 13320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13320
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1364
	j	logic.exit.1364
logic.exit.1363:
	li	s1, 13316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1365
	j	logic.uncut.1365
logic.uncut.1364:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 13332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13332
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1364
logic.exit.1364:
	li	s1, 13324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1363
logic.uncut.1365:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 13336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13336
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1366
	j	logic.exit.1366
logic.exit.1365:
	li	s1, 13328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1368
	j	logic.uncut.1368
logic.uncut.1366:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 13348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13348
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1366
logic.exit.1366:
	li	s1, 13340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1367
	j	logic.exit.1367
logic.uncut.1367:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 13356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1367
logic.exit.1367:
	li	s1, 13352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1365
logic.uncut.1368:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 13360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1369
	j	logic.exit.1369
logic.exit.1368:
	li	s1, 13344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1370
	j	logic.uncut.1370
logic.uncut.1369:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 13372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1369
logic.exit.1369:
	li	s1, 13364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1368
logic.uncut.1370:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1370
logic.exit.1370:
	li	s1, 13368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1371
	j	logic.uncut.1371
logic.uncut.1371:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 13384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13384
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1371
logic.exit.1371:
	li	s1, 13380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1372
	j	logic.uncut.1372
logic.uncut.1372:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 13392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1373
	j	logic.exit.1373
logic.exit.1372:
	li	s1, 13388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13388
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1376
	j	logic.uncut.1376
logic.uncut.1373:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 13408
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13408
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1373
logic.exit.1373:
	li	s1, 13396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1374
	j	logic.exit.1374
logic.uncut.1374:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13412
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1374
logic.exit.1374:
	li	s1, 13412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1375
	j	logic.exit.1375
logic.uncut.1375:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 13424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1375
logic.exit.1375:
	li	s1, 13420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13388
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1372
logic.uncut.1376:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 13428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1376
logic.exit.1376:
	li	s1, 13400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1377
	j	logic.uncut.1377
logic.uncut.1377:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 13436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1378
	j	logic.exit.1378
logic.exit.1377:
	li	s1, 13432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1381
	j	logic.uncut.1381
logic.uncut.1378:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 13448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1378
logic.exit.1378:
	li	s1, 13440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1379
	j	logic.exit.1379
logic.uncut.1379:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 13456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1379
logic.exit.1379:
	li	s1, 13452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1380
	j	logic.exit.1380
logic.uncut.1380:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 13468
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13468
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1380
logic.exit.1380:
	li	s1, 13460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13432
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1377
logic.uncut.1381:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 13472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13472
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1382
	j	logic.exit.1382
logic.exit.1381:
	li	s1, 13444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1383
	j	logic.uncut.1383
logic.uncut.1382:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 13488
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13488
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1382
logic.exit.1382:
	li	s1, 13476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1381
logic.uncut.1383:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 13496
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13496
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13480
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1383
logic.exit.1383:
	li	s1, 13480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1384
	j	logic.uncut.1384
logic.uncut.1384:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 13504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13504
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1385
	j	logic.exit.1385
logic.exit.1384:
	li	s1, 13500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1387
	j	logic.uncut.1387
logic.uncut.1385:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 13520
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13520
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1385
logic.exit.1385:
	li	s1, 13508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1386
	j	logic.exit.1386
logic.uncut.1386:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 13532
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13532
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1386
logic.exit.1386:
	li	s1, 13524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1384
logic.uncut.1387:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 13536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13536
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1387
logic.exit.1387:
	li	s1, 13512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13512
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1388
	j	logic.uncut.1388
logic.uncut.1388:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 13544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13544
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1389
	j	logic.exit.1389
logic.exit.1388:
	li	s1, 13540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1392
	j	logic.uncut.1392
logic.uncut.1389:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 13560
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13560
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1389
logic.exit.1389:
	li	s1, 13548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1390
	j	logic.exit.1390
logic.uncut.1390:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 13568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1390
logic.exit.1390:
	li	s1, 13564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1391
	j	logic.exit.1391
logic.uncut.1391:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 13580
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13580
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13572
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1391
logic.exit.1391:
	li	s1, 13572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1388
logic.uncut.1392:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 13588
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13588
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1392
logic.exit.1392:
	li	s1, 13552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1393
	j	logic.uncut.1393
logic.uncut.1393:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 13596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1394
	j	logic.exit.1394
logic.exit.1393:
	li	s1, 13592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1395
	j	logic.uncut.1395
logic.uncut.1394:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 13612
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13612
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1394
logic.exit.1394:
	li	s1, 13600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1393
logic.uncut.1395:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 13616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13616
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1395
logic.exit.1395:
	li	s1, 13604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1396
	j	logic.uncut.1396
logic.uncut.1396:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 13624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1396
logic.exit.1396:
	li	s1, 13620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1397
	j	logic.uncut.1397
logic.uncut.1397:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 13632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13632
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1398
	j	logic.exit.1398
logic.exit.1397:
	li	s1, 13628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1399
	j	logic.uncut.1399
logic.uncut.1398:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 13648
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13648
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1398
logic.exit.1398:
	li	s1, 13636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1397
logic.uncut.1399:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13652
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1400
	j	logic.exit.1400
logic.exit.1399:
	li	s1, 13640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1401
	j	logic.uncut.1401
logic.uncut.1400:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 13668
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13668
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1400
logic.exit.1400:
	li	s1, 13656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1399
logic.uncut.1401:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 13676
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13676
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1402
	j	logic.exit.1402
logic.exit.1401:
	li	s1, 13660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1406
	j	logic.uncut.1406
logic.uncut.1402:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 13688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13688
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1402
logic.exit.1402:
	li	s1, 13680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1403
	j	logic.exit.1403
logic.uncut.1403:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 13696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1403
logic.exit.1403:
	li	s1, 13692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1404
	j	logic.exit.1404
logic.uncut.1404:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 13704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13704
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1404
logic.exit.1404:
	li	s1, 13700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1405
	j	logic.exit.1405
logic.uncut.1405:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 13712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1405
logic.exit.1405:
	li	s1, 13708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1401
logic.uncut.1406:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 13716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13716
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1407
	j	logic.exit.1407
logic.exit.1406:
	li	s1, 13684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1408
	j	logic.uncut.1408
logic.uncut.1407:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 13732
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13732
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1407
logic.exit.1407:
	li	s1, 13720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1406
logic.uncut.1408:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 13736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13724
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1408
logic.exit.1408:
	li	s1, 13724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13724
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1409
	j	logic.uncut.1409
logic.uncut.1409:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 13744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1410
	j	logic.exit.1410
logic.exit.1409:
	li	s1, 13740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1411
	j	logic.uncut.1411
logic.uncut.1410:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 13756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1410
logic.exit.1410:
	li	s1, 13748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1409
logic.uncut.1411:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 13764
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13764
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1412
	j	logic.exit.1412
logic.exit.1411:
	li	s1, 13752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1413
	j	logic.uncut.1413
logic.uncut.1412:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 13780
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13780
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13768
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1412
logic.exit.1412:
	li	s1, 13768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13752
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1411
logic.uncut.1413:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 13784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1414
	j	logic.exit.1414
logic.exit.1413:
	li	s1, 13772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1415
	j	logic.uncut.1415
logic.uncut.1414:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 13796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1414
logic.exit.1414:
	li	s1, 13788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1413
logic.uncut.1415:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 13804
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13804
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1416
	j	logic.exit.1416
logic.exit.1415:
	li	s1, 13792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1420
	j	logic.uncut.1420
logic.uncut.1416:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13816
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1416
logic.exit.1416:
	li	s1, 13808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1417
	j	logic.exit.1417
logic.uncut.1417:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 13828
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13828
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1417
logic.exit.1417:
	li	s1, 13820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1418
	j	logic.exit.1418
logic.uncut.1418:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 13840
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13840
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1418
logic.exit.1418:
	li	s1, 13832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1419
	j	logic.exit.1419
logic.uncut.1419:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 13848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13848
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1419
logic.exit.1419:
	li	s1, 13844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1415
logic.uncut.1420:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 13852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1421
	j	logic.exit.1421
logic.exit.1420:
	li	s1, 13812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1422
	j	logic.uncut.1422
logic.uncut.1421:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 13868
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13868
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1421
logic.exit.1421:
	li	s1, 13856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1420
logic.uncut.1422:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 13872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13872
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1423
	j	logic.exit.1423
logic.exit.1422:
	li	s1, 13860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13860
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1426
	j	logic.uncut.1426
logic.uncut.1423:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 13884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1423
logic.exit.1423:
	li	s1, 13876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1424
	j	logic.exit.1424
logic.uncut.1424:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1424
logic.exit.1424:
	li	s1, 13888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1425
	j	logic.exit.1425
logic.uncut.1425:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 13900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1425
logic.exit.1425:
	li	s1, 13896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13860
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1422
logic.uncut.1426:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 13908
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13908
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1426
logic.exit.1426:
	li	s1, 13880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1427
	j	logic.uncut.1427
logic.uncut.1427:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 13920
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13920
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1428
	j	logic.exit.1428
logic.exit.1427:
	li	s1, 13912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1429
	j	logic.uncut.1429
logic.uncut.1428:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 13936
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13936
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1428
logic.exit.1428:
	li	s1, 13924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1427
logic.uncut.1429:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 13940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1429
logic.exit.1429:
	li	s1, 13928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1430
	j	logic.uncut.1430
logic.uncut.1430:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 13952
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13952
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1431
	j	logic.exit.1431
logic.exit.1430:
	li	s1, 13944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1433
	j	logic.uncut.1433
logic.uncut.1431:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 13964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13964
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 13964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1431
logic.exit.1431:
	li	s1, 13956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1432
	j	logic.exit.1432
logic.uncut.1432:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 13976
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13976
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 13972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1432
logic.exit.1432:
	li	s1, 13968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1430
logic.uncut.1433:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 13980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1434
	j	logic.exit.1434
logic.exit.1433:
	li	s1, 13960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1435
	j	logic.uncut.1435
logic.uncut.1434:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 13996
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 13996
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 13992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1434
logic.exit.1434:
	li	s1, 13984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1433
logic.uncut.1435:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 14000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 13988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1435
logic.exit.1435:
	li	s1, 13988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 13988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1436
	j	logic.uncut.1436
logic.uncut.1436:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 14008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1437
	j	logic.exit.1437
logic.exit.1436:
	li	s1, 14004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1438
	j	logic.uncut.1438
logic.uncut.1437:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 14020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1437
logic.exit.1437:
	li	s1, 14012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1436
logic.uncut.1438:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 14024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14024
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1439
	j	logic.exit.1439
logic.exit.1438:
	li	s1, 14016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1441
	j	logic.uncut.1441
logic.uncut.1439:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 14036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14036
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1439
logic.exit.1439:
	li	s1, 14028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1440
	j	logic.exit.1440
logic.uncut.1440:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 14048
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14048
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1440
logic.exit.1440:
	li	s1, 14040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1438
logic.uncut.1441:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 14056
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14056
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1442
	j	logic.exit.1442
logic.exit.1441:
	li	s1, 14032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1443
	j	logic.uncut.1443
logic.uncut.1442:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 14068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1442
logic.exit.1442:
	li	s1, 14060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1441
logic.uncut.1443:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 14076
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14076
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1443
logic.exit.1443:
	li	s1, 14064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1444
	j	logic.uncut.1444
logic.uncut.1444:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 14088
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14088
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1444
logic.exit.1444:
	li	s1, 14080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1445
	j	logic.uncut.1445
logic.uncut.1445:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 14100
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14100
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1446
	j	logic.exit.1446
logic.exit.1445:
	li	s1, 14092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1448
	j	logic.uncut.1448
logic.uncut.1446:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 14112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14104
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1446
logic.exit.1446:
	li	s1, 14104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1447
	j	logic.exit.1447
logic.uncut.1447:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 14120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14120
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14116
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1447
logic.exit.1447:
	li	s1, 14116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1445
logic.uncut.1448:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 14124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1449
	j	logic.exit.1449
logic.exit.1448:
	li	s1, 14108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14108
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1452
	j	logic.uncut.1452
logic.uncut.1449:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 14136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14136
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1449
logic.exit.1449:
	li	s1, 14128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1450
	j	logic.exit.1450
logic.uncut.1450:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 14148
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14148
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1450
logic.exit.1450:
	li	s1, 14140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1451
	j	logic.exit.1451
logic.uncut.1451:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 14156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1451
logic.exit.1451:
	li	s1, 14152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1448
logic.uncut.1452:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 14160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14160
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1452
logic.exit.1452:
	li	s1, 14132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1453
	j	logic.uncut.1453
logic.uncut.1453:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 14168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1453
logic.exit.1453:
	li	s1, 14164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1454
	j	logic.uncut.1454
logic.uncut.1454:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 14176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14176
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1455
	j	logic.exit.1455
logic.exit.1454:
	li	s1, 14172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1458
	j	logic.uncut.1458
logic.uncut.1455:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 14188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1455
logic.exit.1455:
	li	s1, 14180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1456
	j	logic.exit.1456
logic.uncut.1456:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 14200
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14200
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1456
logic.exit.1456:
	li	s1, 14192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14192
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1457
	j	logic.exit.1457
logic.uncut.1457:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 14208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1457
logic.exit.1457:
	li	s1, 14204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1454
logic.uncut.1458:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 14212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14212
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1458
logic.exit.1458:
	li	s1, 14184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1459
	j	logic.uncut.1459
logic.uncut.1459:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 14220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14220
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1459
logic.exit.1459:
	li	s1, 14216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1460
	j	logic.uncut.1460
logic.uncut.1460:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 14232
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14232
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1460
logic.exit.1460:
	li	s1, 14224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1461
	j	logic.uncut.1461
logic.uncut.1461:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 14240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14240
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1461
logic.exit.1461:
	li	s1, 14236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1462
	j	logic.uncut.1462
logic.uncut.1462:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 14252
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14252
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1462
logic.exit.1462:
	li	s1, 14244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1463
	j	logic.uncut.1463
logic.uncut.1463:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 14260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14260
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1463
logic.exit.1463:
	li	s1, 14256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1464
	j	logic.uncut.1464
logic.uncut.1464:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 14268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1465
	j	logic.exit.1465
logic.exit.1464:
	li	s1, 14264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1466
	j	logic.uncut.1466
logic.uncut.1465:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 14280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1465
logic.exit.1465:
	li	s1, 14272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1464
logic.uncut.1466:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 14284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1467
	j	logic.exit.1467
logic.exit.1466:
	li	s1, 14276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1468
	j	logic.uncut.1468
logic.uncut.1467:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 14296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14296
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1467
logic.exit.1467:
	li	s1, 14288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1466
logic.uncut.1468:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 14304
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14304
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1468
logic.exit.1468:
	li	s1, 14292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1469
	j	logic.uncut.1469
logic.uncut.1469:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 14312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14312
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1469
logic.exit.1469:
	li	s1, 14308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1470
	j	logic.uncut.1470
logic.uncut.1470:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 14320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14320
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1471
	j	logic.exit.1471
logic.exit.1470:
	li	s1, 14316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1472
	j	logic.uncut.1472
logic.uncut.1471:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 14336
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14336
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1471
logic.exit.1471:
	li	s1, 14324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1470
logic.uncut.1472:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 14340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14340
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1473
	j	logic.exit.1473
logic.exit.1472:
	li	s1, 14328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1474
	j	logic.uncut.1474
logic.uncut.1473:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 14352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1473
logic.exit.1473:
	li	s1, 14344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1472
logic.uncut.1474:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 14360
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14360
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1475
	j	logic.exit.1475
logic.exit.1474:
	li	s1, 14348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1476
	j	logic.uncut.1476
logic.uncut.1475:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 14372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14372
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1475
logic.exit.1475:
	li	s1, 14364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1474
logic.uncut.1476:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 14376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14376
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1477
	j	logic.exit.1477
logic.exit.1476:
	li	s1, 14368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1479
	j	logic.uncut.1479
logic.uncut.1477:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 14388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1477
logic.exit.1477:
	li	s1, 14380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1478
	j	logic.exit.1478
logic.uncut.1478:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 14396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14392
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1478
logic.exit.1478:
	li	s1, 14392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1476
logic.uncut.1479:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 14400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14400
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1480
	j	logic.exit.1480
logic.exit.1479:
	li	s1, 14384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1481
	j	logic.uncut.1481
logic.uncut.1480:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 14412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1480
logic.exit.1480:
	li	s1, 14404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1479
logic.uncut.1481:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 14420
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14420
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1482
	j	logic.exit.1482
logic.exit.1481:
	li	s1, 14408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1483
	j	logic.uncut.1483
logic.uncut.1482:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 14436
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14436
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1482
logic.exit.1482:
	li	s1, 14424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1481
logic.uncut.1483:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 14440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1483
logic.exit.1483:
	li	s1, 14428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1484
	j	logic.uncut.1484
logic.uncut.1484:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 14448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14448
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1484
logic.exit.1484:
	li	s1, 14444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1485
	j	logic.uncut.1485
logic.uncut.1485:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 14456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1485
logic.exit.1485:
	li	s1, 14452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1486
	j	logic.uncut.1486
logic.uncut.1486:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 14464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1486
logic.exit.1486:
	li	s1, 14460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1487
	j	logic.uncut.1487
logic.uncut.1487:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 14472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14472
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1487
logic.exit.1487:
	li	s1, 14468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1488
	j	logic.uncut.1488
logic.uncut.1488:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 14480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14480
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1488
logic.exit.1488:
	li	s1, 14476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1489
	j	logic.uncut.1489
logic.uncut.1489:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 14488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1489
logic.exit.1489:
	li	s1, 14484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1490
	j	logic.uncut.1490
logic.uncut.1490:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 14496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1491
	j	logic.exit.1491
logic.exit.1490:
	li	s1, 14492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14492
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1492
	j	logic.uncut.1492
logic.uncut.1491:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 14512
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14512
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1491
logic.exit.1491:
	li	s1, 14500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1490
logic.uncut.1492:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 14516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14516
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1493
	j	logic.exit.1493
logic.exit.1492:
	li	s1, 14504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1494
	j	logic.uncut.1494
logic.uncut.1493:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 14528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14528
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1493
logic.exit.1493:
	li	s1, 14520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1492
logic.uncut.1494:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 14532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1495
	j	logic.exit.1495
logic.exit.1494:
	li	s1, 14524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.15
	j	for.exit.15
logic.uncut.1495:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 14540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14540
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1495
logic.exit.1495:
	li	s1, 14536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1494
for.cond.16:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 14548
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14548
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1496
	j	logic.exit.1496
for.incr.16:
	li	t1, 1
	li	s1, 14564
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14560
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 14564
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 14556
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14556
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 11756
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.16
for.body.16:
	li	t1, 1
	li	s1, 14572
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 11756
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 14572
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 14568
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14568
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 14560
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.17
for.exit.16:
	j	for.incr.15
logic.uncut.1496:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 14576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14576
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1496
logic.exit.1496:
	li	s1, 14552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1497
	j	logic.exit.1497
logic.uncut.1497:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 14584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14584
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1497
logic.exit.1497:
	li	s1, 14580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1498
	j	logic.exit.1498
logic.uncut.1498:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 14592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14592
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14588
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1498
logic.exit.1498:
	li	s1, 14588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1499
	j	logic.exit.1499
logic.uncut.1499:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 14604
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14604
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1499
logic.exit.1499:
	li	s1, 14596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1500
	j	logic.exit.1500
logic.uncut.1500:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 14612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14612
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14608
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1500
logic.exit.1500:
	li	s1, 14608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14608
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1501
	j	logic.exit.1501
logic.uncut.1501:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 14620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1501
logic.exit.1501:
	li	s1, 14616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1502
	j	logic.uncut.1502
logic.uncut.1502:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 14632
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14632
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1503
	j	logic.exit.1503
logic.exit.1502:
	li	s1, 14624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1504
	j	logic.uncut.1504
logic.uncut.1503:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 14644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14644
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1503
logic.exit.1503:
	li	s1, 14636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1502
logic.uncut.1504:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 14648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1505
	j	logic.exit.1505
logic.exit.1504:
	li	s1, 14640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1506
	j	logic.uncut.1506
logic.uncut.1505:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 14660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14660
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1505
logic.exit.1505:
	li	s1, 14652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1504
logic.uncut.1506:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 14664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14664
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1506
logic.exit.1506:
	li	s1, 14656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1507
	j	logic.uncut.1507
logic.uncut.1507:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 14676
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14676
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1507
logic.exit.1507:
	li	s1, 14668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1508
	j	logic.uncut.1508
logic.uncut.1508:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 14684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14684
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1508
logic.exit.1508:
	li	s1, 14680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1509
	j	logic.uncut.1509
logic.uncut.1509:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 14692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1509
logic.exit.1509:
	li	s1, 14688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1510
	j	logic.uncut.1510
logic.uncut.1510:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 14700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1510
logic.exit.1510:
	li	s1, 14696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1511
	j	logic.uncut.1511
logic.uncut.1511:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 14712
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14712
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1511
logic.exit.1511:
	li	s1, 14704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1512
	j	logic.uncut.1512
logic.uncut.1512:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 14720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1512
logic.exit.1512:
	li	s1, 14716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1513
	j	logic.uncut.1513
logic.uncut.1513:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 14728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1514
	j	logic.exit.1514
logic.exit.1513:
	li	s1, 14724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14724
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1515
	j	logic.uncut.1515
logic.uncut.1514:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 14744
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14744
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1514
logic.exit.1514:
	li	s1, 14732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14724
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1513
logic.uncut.1515:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 14748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14748
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1516
	j	logic.exit.1516
logic.exit.1515:
	li	s1, 14736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1527
	j	logic.uncut.1527
logic.uncut.1516:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 14760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14752
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1516
logic.exit.1516:
	li	s1, 14752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1517
	j	logic.exit.1517
logic.uncut.1517:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 14772
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14772
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1517
logic.exit.1517:
	li	s1, 14764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1518
	j	logic.exit.1518
logic.uncut.1518:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 14780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14780
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1518
logic.exit.1518:
	li	s1, 14776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1519
	j	logic.exit.1519
logic.uncut.1519:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 14792
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14792
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1519
logic.exit.1519:
	li	s1, 14784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1520
	j	logic.exit.1520
logic.uncut.1520:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 14804
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14804
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1520
logic.exit.1520:
	li	s1, 14796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1521
	j	logic.exit.1521
logic.uncut.1521:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 14816
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14816
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1521
logic.exit.1521:
	li	s1, 14808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1522
	j	logic.exit.1522
logic.uncut.1522:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 14824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14824
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1522
logic.exit.1522:
	li	s1, 14820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1523
	j	logic.exit.1523
logic.uncut.1523:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 14836
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14836
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1523
logic.exit.1523:
	li	s1, 14828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1524
	j	logic.exit.1524
logic.uncut.1524:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 14844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14844
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14840
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1524
logic.exit.1524:
	li	s1, 14840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1525
	j	logic.exit.1525
logic.uncut.1525:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 14852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1525
logic.exit.1525:
	li	s1, 14848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1526
	j	logic.exit.1526
logic.uncut.1526:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 14864
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14864
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1526
logic.exit.1526:
	li	s1, 14856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1515
logic.uncut.1527:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 14872
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14872
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1527
logic.exit.1527:
	li	s1, 14756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1528
	j	logic.uncut.1528
logic.uncut.1528:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 14880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1529
	j	logic.exit.1529
logic.exit.1528:
	li	s1, 14876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1531
	j	logic.uncut.1531
logic.uncut.1529:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 14896
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14896
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1529
logic.exit.1529:
	li	s1, 14884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1530
	j	logic.exit.1530
logic.uncut.1530:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 14904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1530
logic.exit.1530:
	li	s1, 14900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1528
logic.uncut.1531:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 14908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1532
	j	logic.exit.1532
logic.exit.1531:
	li	s1, 14888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1533
	j	logic.uncut.1533
logic.uncut.1532:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 14924
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14924
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1532
logic.exit.1532:
	li	s1, 14912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1531
logic.uncut.1533:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 14928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14928
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 14928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1533
logic.exit.1533:
	li	s1, 14916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1534
	j	logic.uncut.1534
logic.uncut.1534:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 14940
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14940
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1534
logic.exit.1534:
	li	s1, 14932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1535
	j	logic.uncut.1535
logic.uncut.1535:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 14952
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14952
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1535
logic.exit.1535:
	li	s1, 14944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1536
	j	logic.uncut.1536
logic.uncut.1536:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 14964
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14964
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1537
	j	logic.exit.1537
logic.exit.1536:
	li	s1, 14956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1538
	j	logic.uncut.1538
logic.uncut.1537:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 14980
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14980
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 14976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1537
logic.exit.1537:
	li	s1, 14968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1536
logic.uncut.1538:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 14984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1539
	j	logic.exit.1539
logic.exit.1538:
	li	s1, 14972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1543
	j	logic.uncut.1543
logic.uncut.1539:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 15000
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15000
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 14996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1539
logic.exit.1539:
	li	s1, 14988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1540
	j	logic.exit.1540
logic.uncut.1540:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 15008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1540
logic.exit.1540:
	li	s1, 15004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1541
	j	logic.exit.1541
logic.uncut.1541:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 15020
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15020
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1541
logic.exit.1541:
	li	s1, 15012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15012
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1542
	j	logic.exit.1542
logic.uncut.1542:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 15028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15028
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1542
logic.exit.1542:
	li	s1, 15024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1538
logic.uncut.1543:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 15032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 14992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1543
logic.exit.1543:
	li	s1, 14992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 14992
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1544
	j	logic.uncut.1544
logic.uncut.1544:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 15040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1545
	j	logic.exit.1545
logic.exit.1544:
	li	s1, 15036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1547
	j	logic.uncut.1547
logic.uncut.1545:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 15052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1545
logic.exit.1545:
	li	s1, 15044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1546
	j	logic.exit.1546
logic.uncut.1546:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 15064
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15064
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15056
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1546
logic.exit.1546:
	li	s1, 15056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15036
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1544
logic.uncut.1547:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 15068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1548
	j	logic.exit.1548
logic.exit.1547:
	li	s1, 15048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1553
	j	logic.uncut.1553
logic.uncut.1548:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 15080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1548
logic.exit.1548:
	li	s1, 15072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1549
	j	logic.exit.1549
logic.uncut.1549:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 15088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1549
logic.exit.1549:
	li	s1, 15084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1550
	j	logic.exit.1550
logic.uncut.1550:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 15096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1550
logic.exit.1550:
	li	s1, 15092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1551
	j	logic.exit.1551
logic.uncut.1551:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 15104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1551
logic.exit.1551:
	li	s1, 15100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1552
	j	logic.exit.1552
logic.uncut.1552:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 15112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15112
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1552
logic.exit.1552:
	li	s1, 15108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1547
logic.uncut.1553:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 15120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15120
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1553
logic.exit.1553:
	li	s1, 15076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1554
	j	logic.uncut.1554
logic.uncut.1554:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 15128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15128
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1555
	j	logic.exit.1555
logic.exit.1554:
	li	s1, 15124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1556
	j	logic.uncut.1556
logic.uncut.1555:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 15144
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15144
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1555
logic.exit.1555:
	li	s1, 15132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15124
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1554
logic.uncut.1556:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 15152
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15152
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1557
	j	logic.exit.1557
logic.exit.1556:
	li	s1, 15136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15136
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1560
	j	logic.uncut.1560
logic.uncut.1557:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 15164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15164
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1557
logic.exit.1557:
	li	s1, 15156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1558
	j	logic.exit.1558
logic.uncut.1558:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 15172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1558
logic.exit.1558:
	li	s1, 15168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1559
	j	logic.exit.1559
logic.uncut.1559:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 15184
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15184
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1559
logic.exit.1559:
	li	s1, 15176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15136
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1556
logic.uncut.1560:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 15188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15188
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1560
logic.exit.1560:
	li	s1, 15160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1561
	j	logic.uncut.1561
logic.uncut.1561:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 15196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15196
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1561
logic.exit.1561:
	li	s1, 15192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15192
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1562
	j	logic.uncut.1562
logic.uncut.1562:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 15204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1562
logic.exit.1562:
	li	s1, 15200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1563
	j	logic.uncut.1563
logic.uncut.1563:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 15212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15212
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1564
	j	logic.exit.1564
logic.exit.1563:
	li	s1, 15208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1566
	j	logic.uncut.1566
logic.uncut.1564:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 15224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15224
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1564
logic.exit.1564:
	li	s1, 15216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1565
	j	logic.exit.1565
logic.uncut.1565:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 15232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15232
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1565
logic.exit.1565:
	li	s1, 15228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1563
logic.uncut.1566:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 15236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1566
logic.exit.1566:
	li	s1, 15220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1567
	j	logic.uncut.1567
logic.uncut.1567:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 15244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1567
logic.exit.1567:
	li	s1, 15240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1568
	j	logic.uncut.1568
logic.uncut.1568:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 15252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15252
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1569
	j	logic.exit.1569
logic.exit.1568:
	li	s1, 15248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1570
	j	logic.uncut.1570
logic.uncut.1569:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 15264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1569
logic.exit.1569:
	li	s1, 15256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1568
logic.uncut.1570:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 15272
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15272
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1571
	j	logic.exit.1571
logic.exit.1570:
	li	s1, 15260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1572
	j	logic.uncut.1572
logic.uncut.1571:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 15284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15284
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1571
logic.exit.1571:
	li	s1, 15276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1570
logic.uncut.1572:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 15288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15288
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1573
	j	logic.exit.1573
logic.exit.1572:
	li	s1, 15280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1574
	j	logic.uncut.1574
logic.uncut.1573:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 15300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1573
logic.exit.1573:
	li	s1, 15292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1572
logic.uncut.1574:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 15304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15304
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1574
logic.exit.1574:
	li	s1, 15296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15296
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1575
	j	logic.uncut.1575
logic.uncut.1575:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 15312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1575
logic.exit.1575:
	li	s1, 15308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1576
	j	logic.uncut.1576
logic.uncut.1576:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 15324
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15324
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1576
logic.exit.1576:
	li	s1, 15316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1577
	j	logic.uncut.1577
logic.uncut.1577:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 15336
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15336
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1577
logic.exit.1577:
	li	s1, 15328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1578
	j	logic.uncut.1578
logic.uncut.1578:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 15348
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15348
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1578
logic.exit.1578:
	li	s1, 15340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1579
	j	logic.uncut.1579
logic.uncut.1579:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 15360
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15360
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1579
logic.exit.1579:
	li	s1, 15352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1580
	j	logic.uncut.1580
logic.uncut.1580:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 15368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15368
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1580
logic.exit.1580:
	li	s1, 15364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1581
	j	logic.uncut.1581
logic.uncut.1581:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 15376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15376
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1582
	j	logic.exit.1582
logic.exit.1581:
	li	s1, 15372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1583
	j	logic.uncut.1583
logic.uncut.1582:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 15388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1582
logic.exit.1582:
	li	s1, 15380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1581
logic.uncut.1583:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 15392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1583
logic.exit.1583:
	li	s1, 15384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1584
	j	logic.uncut.1584
logic.uncut.1584:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 15404
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15404
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1585
	j	logic.exit.1585
logic.exit.1584:
	li	s1, 15396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1586
	j	logic.uncut.1586
logic.uncut.1585:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 15420
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15420
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1585
logic.exit.1585:
	li	s1, 15408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1584
logic.uncut.1586:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 15424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15424
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15412
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1586
logic.exit.1586:
	li	s1, 15412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1587
	j	logic.uncut.1587
logic.uncut.1587:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 15432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1587
logic.exit.1587:
	li	s1, 15428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1588
	j	logic.uncut.1588
logic.uncut.1588:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 15440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15440
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1589
	j	logic.exit.1589
logic.exit.1588:
	li	s1, 15436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1590
	j	logic.uncut.1590
logic.uncut.1589:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 15456
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15456
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1589
logic.exit.1589:
	li	s1, 15444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1588
logic.uncut.1590:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 15460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15448
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1590
logic.exit.1590:
	li	s1, 15448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15448
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1591
	j	logic.uncut.1591
logic.uncut.1591:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 15472
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15472
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1591
logic.exit.1591:
	li	s1, 15464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1592
	j	logic.uncut.1592
logic.uncut.1592:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 15480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15480
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1593
	j	logic.exit.1593
logic.exit.1592:
	li	s1, 15476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1594
	j	logic.uncut.1594
logic.uncut.1593:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 15492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15492
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1593
logic.exit.1593:
	li	s1, 15484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1592
logic.uncut.1594:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 15496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1595
	j	logic.exit.1595
logic.exit.1594:
	li	s1, 15488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1596
	j	logic.uncut.1596
logic.uncut.1595:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 15512
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15512
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1595
logic.exit.1595:
	li	s1, 15500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1594
logic.uncut.1596:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 15516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1597
	j	logic.exit.1597
logic.exit.1596:
	li	s1, 15504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1605
	j	logic.uncut.1605
logic.uncut.1597:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 15528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15528
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1597
logic.exit.1597:
	li	s1, 15520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1598
	j	logic.exit.1598
logic.uncut.1598:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 15536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1598
logic.exit.1598:
	li	s1, 15532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1599
	j	logic.exit.1599
logic.uncut.1599:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 15544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1599
logic.exit.1599:
	li	s1, 15540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1600
	j	logic.exit.1600
logic.uncut.1600:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 15556
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15556
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15548
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1600
logic.exit.1600:
	li	s1, 15548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1601
	j	logic.exit.1601
logic.uncut.1601:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 15564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15564
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1601
logic.exit.1601:
	li	s1, 15560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1602
	j	logic.exit.1602
logic.uncut.1602:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 15572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1602
logic.exit.1602:
	li	s1, 15568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1603
	j	logic.exit.1603
logic.uncut.1603:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 15580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15580
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1603
logic.exit.1603:
	li	s1, 15576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1604
	j	logic.exit.1604
logic.uncut.1604:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 15588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15584
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1604
logic.exit.1604:
	li	s1, 15584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1596
logic.uncut.1605:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 15592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1606
	j	logic.exit.1606
logic.exit.1605:
	li	s1, 15524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1607
	j	logic.uncut.1607
logic.uncut.1606:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 15608
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15608
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1606
logic.exit.1606:
	li	s1, 15596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1605
logic.uncut.1607:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 15612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15612
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1608
	j	logic.exit.1608
logic.exit.1607:
	li	s1, 15600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1609
	j	logic.uncut.1609
logic.uncut.1608:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 15624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15624
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1608
logic.exit.1608:
	li	s1, 15616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1607
logic.uncut.1609:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 15628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15628
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1610
	j	logic.exit.1610
logic.exit.1609:
	li	s1, 15620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1611
	j	logic.uncut.1611
logic.uncut.1610:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 15644
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15644
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1610
logic.exit.1610:
	li	s1, 15632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1609
logic.uncut.1611:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 15652
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15652
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1612
	j	logic.exit.1612
logic.exit.1611:
	li	s1, 15636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1614
	j	logic.uncut.1614
logic.uncut.1612:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 15664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1612
logic.exit.1612:
	li	s1, 15656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1613
	j	logic.exit.1613
logic.uncut.1613:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 15676
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15676
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1613
logic.exit.1613:
	li	s1, 15668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1611
logic.uncut.1614:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 15680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15680
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1614
logic.exit.1614:
	li	s1, 15660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1615
	j	logic.uncut.1615
logic.uncut.1615:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 15692
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15692
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1615
logic.exit.1615:
	li	s1, 15684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1616
	j	logic.uncut.1616
logic.uncut.1616:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 15704
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15704
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1617
	j	logic.exit.1617
logic.exit.1616:
	li	s1, 15696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1618
	j	logic.uncut.1618
logic.uncut.1617:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 15716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15716
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1617
logic.exit.1617:
	li	s1, 15708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15696
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1616
logic.uncut.1618:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 15724
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15724
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1619
	j	logic.exit.1619
logic.exit.1618:
	li	s1, 15712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1620
	j	logic.uncut.1620
logic.uncut.1619:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 15740
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15740
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1619
logic.exit.1619:
	li	s1, 15728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15712
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1618
logic.uncut.1620:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 15744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1620
logic.exit.1620:
	li	s1, 15732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1621
	j	logic.uncut.1621
logic.uncut.1621:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 15752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1621
logic.exit.1621:
	li	s1, 15748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1622
	j	logic.uncut.1622
logic.uncut.1622:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 15760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1622
logic.exit.1622:
	li	s1, 15756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1623
	j	logic.uncut.1623
logic.uncut.1623:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 15768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1623
logic.exit.1623:
	li	s1, 15764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1624
	j	logic.uncut.1624
logic.uncut.1624:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 15776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1625
	j	logic.exit.1625
logic.exit.1624:
	li	s1, 15772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1627
	j	logic.uncut.1627
logic.uncut.1625:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 15788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15788
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1625
logic.exit.1625:
	li	s1, 15780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1626
	j	logic.exit.1626
logic.uncut.1626:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 15796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1626
logic.exit.1626:
	li	s1, 15792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1624
logic.uncut.1627:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 15804
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15804
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1627
logic.exit.1627:
	li	s1, 15784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1628
	j	logic.uncut.1628
logic.uncut.1628:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 15812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1629
	j	logic.exit.1629
logic.exit.1628:
	li	s1, 15808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1631
	j	logic.uncut.1631
logic.uncut.1629:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 15824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15824
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1629
logic.exit.1629:
	li	s1, 15816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1630
	j	logic.exit.1630
logic.uncut.1630:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 15836
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15836
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1630
logic.exit.1630:
	li	s1, 15828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1628
logic.uncut.1631:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 15844
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15844
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1632
	j	logic.exit.1632
logic.exit.1631:
	li	s1, 15820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1633
	j	logic.uncut.1633
logic.uncut.1632:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 15856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1632
logic.exit.1632:
	li	s1, 15848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1631
logic.uncut.1633:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 15860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1633
logic.exit.1633:
	li	s1, 15852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1634
	j	logic.uncut.1634
logic.uncut.1634:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 15868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1634
logic.exit.1634:
	li	s1, 15864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1635
	j	logic.uncut.1635
logic.uncut.1635:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 15880
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15880
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1636
	j	logic.exit.1636
logic.exit.1635:
	li	s1, 15872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1637
	j	logic.uncut.1637
logic.uncut.1636:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 15896
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15896
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 15892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1636
logic.exit.1636:
	li	s1, 15884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15872
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1635
logic.uncut.1637:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 15900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15900
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15900
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1638
	j	logic.exit.1638
logic.exit.1637:
	li	s1, 15888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1639
	j	logic.uncut.1639
logic.uncut.1638:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 15912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1638
logic.exit.1638:
	li	s1, 15904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1637
logic.uncut.1639:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 15916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15908
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1639
logic.exit.1639:
	li	s1, 15908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1640
	j	logic.uncut.1640
logic.uncut.1640:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 15928
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15928
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1641
	j	logic.exit.1641
logic.exit.1640:
	li	s1, 15920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15920
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1642
	j	logic.uncut.1642
logic.uncut.1641:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 15944
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15944
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1641
logic.exit.1641:
	li	s1, 15932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15920
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1640
logic.uncut.1642:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 15952
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15952
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1642
logic.exit.1642:
	li	s1, 15936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1643
	j	logic.uncut.1643
logic.uncut.1643:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 15960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1643
logic.exit.1643:
	li	s1, 15956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1644
	j	logic.uncut.1644
logic.uncut.1644:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 15968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15964
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1644
logic.exit.1644:
	li	s1, 15964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1645
	j	logic.uncut.1645
logic.uncut.1645:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 15976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1645
logic.exit.1645:
	li	s1, 15972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1646
	j	logic.uncut.1646
logic.uncut.1646:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 15984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15984
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 15984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1646
logic.exit.1646:
	li	s1, 15980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1647
	j	logic.uncut.1647
logic.uncut.1647:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 15996
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 15996
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 15992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 15988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1647
logic.exit.1647:
	li	s1, 15988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 15988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1648
	j	logic.uncut.1648
logic.uncut.1648:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 16004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1649
	j	logic.exit.1649
logic.exit.1648:
	li	s1, 16000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1650
	j	logic.uncut.1650
logic.uncut.1649:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 16016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16016
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1649
logic.exit.1649:
	li	s1, 16008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1648
logic.uncut.1650:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 16020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16020
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1650
logic.exit.1650:
	li	s1, 16012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16012
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1651
	j	logic.uncut.1651
logic.uncut.1651:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 16028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16028
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1651
logic.exit.1651:
	li	s1, 16024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1652
	j	logic.uncut.1652
logic.uncut.1652:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 16036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16036
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1652
logic.exit.1652:
	li	s1, 16032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1653
	j	logic.uncut.1653
logic.uncut.1653:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 16048
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16048
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1653
logic.exit.1653:
	li	s1, 16040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1654
	j	logic.uncut.1654
logic.uncut.1654:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 16056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16056
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1655
	j	logic.exit.1655
logic.exit.1654:
	li	s1, 16052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1656
	j	logic.uncut.1656
logic.uncut.1655:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 16068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16068
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1655
logic.exit.1655:
	li	s1, 16060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1654
logic.uncut.1656:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16072
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1656
logic.exit.1656:
	li	s1, 16064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1657
	j	logic.uncut.1657
logic.uncut.1657:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 16080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1657
logic.exit.1657:
	li	s1, 16076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1658
	j	logic.uncut.1658
logic.uncut.1658:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 16088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16088
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1659
	j	logic.exit.1659
logic.exit.1658:
	li	s1, 16084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1660
	j	logic.uncut.1660
logic.uncut.1659:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 16100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16100
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1659
logic.exit.1659:
	li	s1, 16092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1658
logic.uncut.1660:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 16108
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16108
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1660
logic.exit.1660:
	li	s1, 16096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1661
	j	logic.uncut.1661
logic.uncut.1661:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 16116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1661
logic.exit.1661:
	li	s1, 16112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1662
	j	logic.uncut.1662
logic.uncut.1662:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 16124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16124
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1663
	j	logic.exit.1663
logic.exit.1662:
	li	s1, 16120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1664
	j	logic.uncut.1664
logic.uncut.1663:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 16136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16136
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1663
logic.exit.1663:
	li	s1, 16128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1662
logic.uncut.1664:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 16140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16140
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1665
	j	logic.exit.1665
logic.exit.1664:
	li	s1, 16132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1667
	j	logic.uncut.1667
logic.uncut.1665:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 16152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16152
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16144
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1665
logic.exit.1665:
	li	s1, 16144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1666
	j	logic.exit.1666
logic.uncut.1666:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 16160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1666
logic.exit.1666:
	li	s1, 16156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1664
logic.uncut.1667:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 16164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1668
	j	logic.exit.1668
logic.exit.1667:
	li	s1, 16148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1669
	j	logic.uncut.1669
logic.uncut.1668:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 16176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1668
logic.exit.1668:
	li	s1, 16168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1667
logic.uncut.1669:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1669
logic.exit.1669:
	li	s1, 16172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1670
	j	logic.uncut.1670
logic.uncut.1670:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 16188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16188
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1670
logic.exit.1670:
	li	s1, 16184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1671
	j	logic.uncut.1671
logic.uncut.1671:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 16196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1672
	j	logic.exit.1672
logic.exit.1671:
	li	s1, 16192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16192
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1675
	j	logic.uncut.1675
logic.uncut.1672:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 16212
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16212
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1672
logic.exit.1672:
	li	s1, 16200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1673
	j	logic.exit.1673
logic.uncut.1673:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1673
logic.exit.1673:
	li	s1, 16216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1674
	j	logic.exit.1674
logic.uncut.1674:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 16228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1674
logic.exit.1674:
	li	s1, 16224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1671
logic.uncut.1675:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 16232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1675
logic.exit.1675:
	li	s1, 16204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1676
	j	logic.uncut.1676
logic.uncut.1676:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 16240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1677
	j	logic.exit.1677
logic.exit.1676:
	li	s1, 16236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1680
	j	logic.uncut.1680
logic.uncut.1677:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 16252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1677
logic.exit.1677:
	li	s1, 16244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1678
	j	logic.exit.1678
logic.uncut.1678:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 16260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1678
logic.exit.1678:
	li	s1, 16256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1679
	j	logic.exit.1679
logic.uncut.1679:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 16272
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16272
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1679
logic.exit.1679:
	li	s1, 16264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1676
logic.uncut.1680:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 16276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16276
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1681
	j	logic.exit.1681
logic.exit.1680:
	li	s1, 16248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1682
	j	logic.uncut.1682
logic.uncut.1681:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 16292
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16292
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1681
logic.exit.1681:
	li	s1, 16280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1680
logic.uncut.1682:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 16300
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16300
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16284
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1682
logic.exit.1682:
	li	s1, 16284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1683
	j	logic.uncut.1683
logic.uncut.1683:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 16308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16308
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1684
	j	logic.exit.1684
logic.exit.1683:
	li	s1, 16304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1686
	j	logic.uncut.1686
logic.uncut.1684:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 16324
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16324
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16312
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1684
logic.exit.1684:
	li	s1, 16312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16312
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1685
	j	logic.exit.1685
logic.uncut.1685:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 16336
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16336
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1685
logic.exit.1685:
	li	s1, 16328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1683
logic.uncut.1686:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 16340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16340
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1686
logic.exit.1686:
	li	s1, 16316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16316
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1687
	j	logic.uncut.1687
logic.uncut.1687:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 16348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16348
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1688
	j	logic.exit.1688
logic.exit.1687:
	li	s1, 16344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1691
	j	logic.uncut.1691
logic.uncut.1688:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 16364
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16364
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1688
logic.exit.1688:
	li	s1, 16352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1689
	j	logic.exit.1689
logic.uncut.1689:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 16372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1689
logic.exit.1689:
	li	s1, 16368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1690
	j	logic.exit.1690
logic.uncut.1690:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 16384
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16384
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16376
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1690
logic.exit.1690:
	li	s1, 16376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1687
logic.uncut.1691:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 16392
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16392
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1691
logic.exit.1691:
	li	s1, 16356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1692
	j	logic.uncut.1692
logic.uncut.1692:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 16400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1693
	j	logic.exit.1693
logic.exit.1692:
	li	s1, 16396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1694
	j	logic.uncut.1694
logic.uncut.1693:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 16416
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16416
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1693
logic.exit.1693:
	li	s1, 16404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1692
logic.uncut.1694:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 16420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16420
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16408
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1694
logic.exit.1694:
	li	s1, 16408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1695
	j	logic.uncut.1695
logic.uncut.1695:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 16428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1695
logic.exit.1695:
	li	s1, 16424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1696
	j	logic.uncut.1696
logic.uncut.1696:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 16436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16436
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1697
	j	logic.exit.1697
logic.exit.1696:
	li	s1, 16432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1698
	j	logic.uncut.1698
logic.uncut.1697:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 16452
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16452
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1697
logic.exit.1697:
	li	s1, 16440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16432
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1696
logic.uncut.1698:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16456
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1699
	j	logic.exit.1699
logic.exit.1698:
	li	s1, 16444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1700
	j	logic.uncut.1700
logic.uncut.1699:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 16472
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16472
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1699
logic.exit.1699:
	li	s1, 16460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1698
logic.uncut.1700:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 16480
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16480
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1701
	j	logic.exit.1701
logic.exit.1700:
	li	s1, 16464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1705
	j	logic.uncut.1705
logic.uncut.1701:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 16492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16492
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1701
logic.exit.1701:
	li	s1, 16484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1702
	j	logic.exit.1702
logic.uncut.1702:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 16500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1702
logic.exit.1702:
	li	s1, 16496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1703
	j	logic.exit.1703
logic.uncut.1703:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 16508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16508
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1703
logic.exit.1703:
	li	s1, 16504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1704
	j	logic.exit.1704
logic.uncut.1704:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 16516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1704
logic.exit.1704:
	li	s1, 16512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1700
logic.uncut.1705:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 16520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16520
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1706
	j	logic.exit.1706
logic.exit.1705:
	li	s1, 16488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1707
	j	logic.uncut.1707
logic.uncut.1706:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 16536
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16536
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1706
logic.exit.1706:
	li	s1, 16524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1705
logic.uncut.1707:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 16540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16528
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1707
logic.exit.1707:
	li	s1, 16528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16528
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1708
	j	logic.uncut.1708
logic.uncut.1708:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 16548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16548
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1709
	j	logic.exit.1709
logic.exit.1708:
	li	s1, 16544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1710
	j	logic.uncut.1710
logic.uncut.1709:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 16560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1709
logic.exit.1709:
	li	s1, 16552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1708
logic.uncut.1710:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 16568
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16568
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1711
	j	logic.exit.1711
logic.exit.1710:
	li	s1, 16556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1712
	j	logic.uncut.1712
logic.uncut.1711:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 16584
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16584
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16572
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1711
logic.exit.1711:
	li	s1, 16572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1710
logic.uncut.1712:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 16588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1713
	j	logic.exit.1713
logic.exit.1712:
	li	s1, 16576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1714
	j	logic.uncut.1714
logic.uncut.1713:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 16600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1713
logic.exit.1713:
	li	s1, 16592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1712
logic.uncut.1714:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 16608
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16608
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1715
	j	logic.exit.1715
logic.exit.1714:
	li	s1, 16596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1719
	j	logic.uncut.1719
logic.uncut.1715:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16620
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1715
logic.exit.1715:
	li	s1, 16612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1716
	j	logic.exit.1716
logic.uncut.1716:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 16632
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16632
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1716
logic.exit.1716:
	li	s1, 16624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1717
	j	logic.exit.1717
logic.uncut.1717:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 16644
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16644
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1717
logic.exit.1717:
	li	s1, 16636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1718
	j	logic.exit.1718
logic.uncut.1718:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 16652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16652
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1718
logic.exit.1718:
	li	s1, 16648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1714
logic.uncut.1719:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 16656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1720
	j	logic.exit.1720
logic.exit.1719:
	li	s1, 16616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1721
	j	logic.uncut.1721
logic.uncut.1720:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 16672
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16672
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1720
logic.exit.1720:
	li	s1, 16660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1719
logic.uncut.1721:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 16676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16676
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1722
	j	logic.exit.1722
logic.exit.1721:
	li	s1, 16664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1725
	j	logic.uncut.1725
logic.uncut.1722:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 16688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16688
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1722
logic.exit.1722:
	li	s1, 16680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1723
	j	logic.exit.1723
logic.uncut.1723:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1723
logic.exit.1723:
	li	s1, 16692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1724
	j	logic.exit.1724
logic.uncut.1724:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 16704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1724
logic.exit.1724:
	li	s1, 16700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1721
logic.uncut.1725:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 16712
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16712
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1725
logic.exit.1725:
	li	s1, 16684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1726
	j	logic.uncut.1726
logic.uncut.1726:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 16724
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16724
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1727
	j	logic.exit.1727
logic.exit.1726:
	li	s1, 16716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1728
	j	logic.uncut.1728
logic.uncut.1727:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 16740
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16740
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1727
logic.exit.1727:
	li	s1, 16728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1726
logic.uncut.1728:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 16744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1728
logic.exit.1728:
	li	s1, 16732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1729
	j	logic.uncut.1729
logic.uncut.1729:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 16756
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16756
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1730
	j	logic.exit.1730
logic.exit.1729:
	li	s1, 16748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1732
	j	logic.uncut.1732
logic.uncut.1730:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 16768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1730
logic.exit.1730:
	li	s1, 16760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1731
	j	logic.exit.1731
logic.uncut.1731:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 16780
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16780
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1731
logic.exit.1731:
	li	s1, 16772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1729
logic.uncut.1732:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 16784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1733
	j	logic.exit.1733
logic.exit.1732:
	li	s1, 16764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1734
	j	logic.uncut.1734
logic.uncut.1733:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 16800
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16800
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1733
logic.exit.1733:
	li	s1, 16788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1732
logic.uncut.1734:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 16804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1734
logic.exit.1734:
	li	s1, 16792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1735
	j	logic.uncut.1735
logic.uncut.1735:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 16812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1736
	j	logic.exit.1736
logic.exit.1735:
	li	s1, 16808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1737
	j	logic.uncut.1737
logic.uncut.1736:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 16824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1736
logic.exit.1736:
	li	s1, 16816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1735
logic.uncut.1737:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 16828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16828
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1738
	j	logic.exit.1738
logic.exit.1737:
	li	s1, 16820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1740
	j	logic.uncut.1740
logic.uncut.1738:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 16840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16840
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1738
logic.exit.1738:
	li	s1, 16832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1739
	j	logic.exit.1739
logic.uncut.1739:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 16852
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16852
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1739
logic.exit.1739:
	li	s1, 16844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1737
logic.uncut.1740:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 16860
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16860
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1741
	j	logic.exit.1741
logic.exit.1740:
	li	s1, 16836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1742
	j	logic.uncut.1742
logic.uncut.1741:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 16872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1741
logic.exit.1741:
	li	s1, 16864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1740
logic.uncut.1742:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 16880
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16880
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1742
logic.exit.1742:
	li	s1, 16868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1743
	j	logic.uncut.1743
logic.uncut.1743:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 16892
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16892
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1743
logic.exit.1743:
	li	s1, 16884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1744
	j	logic.uncut.1744
logic.uncut.1744:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 16904
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16904
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 16900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16900
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1745
	j	logic.exit.1745
logic.exit.1744:
	li	s1, 16896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1747
	j	logic.uncut.1747
logic.uncut.1745:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 16916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16908
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1745
logic.exit.1745:
	li	s1, 16908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1746
	j	logic.exit.1746
logic.uncut.1746:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 16924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16924
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16920
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1746
logic.exit.1746:
	li	s1, 16920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1744
logic.uncut.1747:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 16928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1748
	j	logic.exit.1748
logic.exit.1747:
	li	s1, 16912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1751
	j	logic.uncut.1751
logic.uncut.1748:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 16940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16940
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1748
logic.exit.1748:
	li	s1, 16932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1749
	j	logic.exit.1749
logic.uncut.1749:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 16952
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 16952
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 16948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16944
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1749
logic.exit.1749:
	li	s1, 16944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1750
	j	logic.exit.1750
logic.uncut.1750:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 16960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1750
logic.exit.1750:
	li	s1, 16956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1747
logic.uncut.1751:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 16964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16964
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1751
logic.exit.1751:
	li	s1, 16936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1752
	j	logic.uncut.1752
logic.uncut.1752:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 16972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16968
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1752
logic.exit.1752:
	li	s1, 16968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1753
	j	logic.uncut.1753
logic.uncut.1753:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 16980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16980
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 16980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1754
	j	logic.exit.1754
logic.exit.1753:
	li	s1, 16976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1757
	j	logic.uncut.1757
logic.uncut.1754:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 16992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1754
logic.exit.1754:
	li	s1, 16984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1755
	j	logic.exit.1755
logic.uncut.1755:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 17004
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17004
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16996
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1755
logic.exit.1755:
	li	s1, 16996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1756
	j	logic.exit.1756
logic.uncut.1756:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 17012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1756
logic.exit.1756:
	li	s1, 17008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1753
logic.uncut.1757:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 17016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17016
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 16988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1757
logic.exit.1757:
	li	s1, 16988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 16988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1758
	j	logic.uncut.1758
logic.uncut.1758:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 17024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17024
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1758
logic.exit.1758:
	li	s1, 17020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1759
	j	logic.uncut.1759
logic.uncut.1759:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 17036
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17036
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1759
logic.exit.1759:
	li	s1, 17028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17028
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1760
	j	logic.uncut.1760
logic.uncut.1760:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 17044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17044
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1760
logic.exit.1760:
	li	s1, 17040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1761
	j	logic.uncut.1761
logic.uncut.1761:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 17056
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17056
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1761
logic.exit.1761:
	li	s1, 17048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1762
	j	logic.uncut.1762
logic.uncut.1762:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 17064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17064
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1762
logic.exit.1762:
	li	s1, 17060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1763
	j	logic.uncut.1763
logic.uncut.1763:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 17072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1764
	j	logic.exit.1764
logic.exit.1763:
	li	s1, 17068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1765
	j	logic.uncut.1765
logic.uncut.1764:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 17084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1764
logic.exit.1764:
	li	s1, 17076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17068
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1763
logic.uncut.1765:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 17088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1766
	j	logic.exit.1766
logic.exit.1765:
	li	s1, 17080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1767
	j	logic.uncut.1767
logic.uncut.1766:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 17100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17100
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1766
logic.exit.1766:
	li	s1, 17092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1765
logic.uncut.1767:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 17108
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17108
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1767
logic.exit.1767:
	li	s1, 17096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1768
	j	logic.uncut.1768
logic.uncut.1768:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 17116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17116
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1768
logic.exit.1768:
	li	s1, 17112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1769
	j	logic.uncut.1769
logic.uncut.1769:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 17124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17124
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1770
	j	logic.exit.1770
logic.exit.1769:
	li	s1, 17120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1771
	j	logic.uncut.1771
logic.uncut.1770:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 17140
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17140
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1770
logic.exit.1770:
	li	s1, 17128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1769
logic.uncut.1771:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 17144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17144
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1772
	j	logic.exit.1772
logic.exit.1771:
	li	s1, 17132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1773
	j	logic.uncut.1773
logic.uncut.1772:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 17156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1772
logic.exit.1772:
	li	s1, 17148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1771
logic.uncut.1773:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 17164
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17164
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1774
	j	logic.exit.1774
logic.exit.1773:
	li	s1, 17152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1775
	j	logic.uncut.1775
logic.uncut.1774:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 17176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17176
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1774
logic.exit.1774:
	li	s1, 17168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1773
logic.uncut.1775:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 17180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17180
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1776
	j	logic.exit.1776
logic.exit.1775:
	li	s1, 17172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1778
	j	logic.uncut.1778
logic.uncut.1776:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 17192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1776
logic.exit.1776:
	li	s1, 17184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1777
	j	logic.exit.1777
logic.uncut.1777:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 17200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17196
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1777
logic.exit.1777:
	li	s1, 17196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1775
logic.uncut.1778:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 17204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17204
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1779
	j	logic.exit.1779
logic.exit.1778:
	li	s1, 17188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17188
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1780
	j	logic.uncut.1780
logic.uncut.1779:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 17216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1779
logic.exit.1779:
	li	s1, 17208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1778
logic.uncut.1780:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 17224
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17224
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1781
	j	logic.exit.1781
logic.exit.1780:
	li	s1, 17212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1782
	j	logic.uncut.1782
logic.uncut.1781:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 17240
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17240
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1781
logic.exit.1781:
	li	s1, 17228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1780
logic.uncut.1782:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 17244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1782
logic.exit.1782:
	li	s1, 17232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1783
	j	logic.uncut.1783
logic.uncut.1783:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 17252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17252
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1783
logic.exit.1783:
	li	s1, 17248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1784
	j	logic.uncut.1784
logic.uncut.1784:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 17260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1784
logic.exit.1784:
	li	s1, 17256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1785
	j	logic.uncut.1785
logic.uncut.1785:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 17268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1785
logic.exit.1785:
	li	s1, 17264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1786
	j	logic.uncut.1786
logic.uncut.1786:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 17276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17276
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1786
logic.exit.1786:
	li	s1, 17272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1787
	j	logic.uncut.1787
logic.uncut.1787:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 17284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17284
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1787
logic.exit.1787:
	li	s1, 17280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1788
	j	logic.uncut.1788
logic.uncut.1788:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 17292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1788
logic.exit.1788:
	li	s1, 17288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1789
	j	logic.uncut.1789
logic.uncut.1789:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 17300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1790
	j	logic.exit.1790
logic.exit.1789:
	li	s1, 17296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17296
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1791
	j	logic.uncut.1791
logic.uncut.1790:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 17316
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17316
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1790
logic.exit.1790:
	li	s1, 17304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1789
logic.uncut.1791:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 17320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17320
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1792
	j	logic.exit.1792
logic.exit.1791:
	li	s1, 17308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1793
	j	logic.uncut.1793
logic.uncut.1792:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 17332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17332
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1792
logic.exit.1792:
	li	s1, 17324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1791
logic.uncut.1793:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 17336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1794
	j	logic.exit.1794
logic.exit.1793:
	li	s1, 17328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.16
	j	for.exit.16
logic.uncut.1794:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 17344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17344
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1794
logic.exit.1794:
	li	s1, 17340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1793
for.cond.17:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 17352
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17352
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1795
	j	logic.exit.1795
for.incr.17:
	li	t1, 1
	li	s1, 17368
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17364
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 17368
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 17360
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17360
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 14560
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.17
for.body.17:
	li	t1, 1
	li	s1, 17376
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 14560
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 17376
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 17372
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17372
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 17364
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.18
for.exit.17:
	j	for.incr.16
logic.uncut.1795:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 17380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17380
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1795
logic.exit.1795:
	li	s1, 17356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1796
	j	logic.exit.1796
logic.uncut.1796:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 17388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17388
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1796
logic.exit.1796:
	li	s1, 17384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1797
	j	logic.exit.1797
logic.uncut.1797:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 17396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17396
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17392
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1797
logic.exit.1797:
	li	s1, 17392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1798
	j	logic.exit.1798
logic.uncut.1798:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 17408
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17408
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1798
logic.exit.1798:
	li	s1, 17400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1799
	j	logic.exit.1799
logic.uncut.1799:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 17416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17416
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17412
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1799
logic.exit.1799:
	li	s1, 17412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17412
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1800
	j	logic.exit.1800
logic.uncut.1800:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 17424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1800
logic.exit.1800:
	li	s1, 17420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1801
	j	logic.uncut.1801
logic.uncut.1801:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 17436
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17436
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1802
	j	logic.exit.1802
logic.exit.1801:
	li	s1, 17428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1803
	j	logic.uncut.1803
logic.uncut.1802:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 17448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17448
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1802
logic.exit.1802:
	li	s1, 17440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1801
logic.uncut.1803:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 17452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1804
	j	logic.exit.1804
logic.exit.1803:
	li	s1, 17444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1805
	j	logic.uncut.1805
logic.uncut.1804:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 17464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17464
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17456
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1804
logic.exit.1804:
	li	s1, 17456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1803
logic.uncut.1805:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 17468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17468
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1805
logic.exit.1805:
	li	s1, 17460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1806
	j	logic.uncut.1806
logic.uncut.1806:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 17480
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17480
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1806
logic.exit.1806:
	li	s1, 17472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1807
	j	logic.uncut.1807
logic.uncut.1807:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 17488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17488
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1807
logic.exit.1807:
	li	s1, 17484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1808
	j	logic.uncut.1808
logic.uncut.1808:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 17496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1808
logic.exit.1808:
	li	s1, 17492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17492
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1809
	j	logic.uncut.1809
logic.uncut.1809:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 17504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1809
logic.exit.1809:
	li	s1, 17500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1810
	j	logic.uncut.1810
logic.uncut.1810:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 17516
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17516
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1810
logic.exit.1810:
	li	s1, 17508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1811
	j	logic.uncut.1811
logic.uncut.1811:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 17524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1811
logic.exit.1811:
	li	s1, 17520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1812
	j	logic.uncut.1812
logic.uncut.1812:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 17532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1813
	j	logic.exit.1813
logic.exit.1812:
	li	s1, 17528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17528
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1814
	j	logic.uncut.1814
logic.uncut.1813:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 17548
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17548
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1813
logic.exit.1813:
	li	s1, 17536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17528
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1812
logic.uncut.1814:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 17552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17552
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1815
	j	logic.exit.1815
logic.exit.1814:
	li	s1, 17540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1826
	j	logic.uncut.1826
logic.uncut.1815:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 17564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17556
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1815
logic.exit.1815:
	li	s1, 17556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1816
	j	logic.exit.1816
logic.uncut.1816:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 17576
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17576
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1816
logic.exit.1816:
	li	s1, 17568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1817
	j	logic.exit.1817
logic.uncut.1817:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 17584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17584
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1817
logic.exit.1817:
	li	s1, 17580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1818
	j	logic.exit.1818
logic.uncut.1818:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 17596
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17596
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17588
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1818
logic.exit.1818:
	li	s1, 17588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1819
	j	logic.exit.1819
logic.uncut.1819:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 17608
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17608
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1819
logic.exit.1819:
	li	s1, 17600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1820
	j	logic.exit.1820
logic.uncut.1820:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 17620
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17620
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1820
logic.exit.1820:
	li	s1, 17612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1821
	j	logic.exit.1821
logic.uncut.1821:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 17628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17628
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1821
logic.exit.1821:
	li	s1, 17624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1822
	j	logic.exit.1822
logic.uncut.1822:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 17640
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17640
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1822
logic.exit.1822:
	li	s1, 17632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1823
	j	logic.exit.1823
logic.uncut.1823:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 17648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17648
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17644
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1823
logic.exit.1823:
	li	s1, 17644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1824
	j	logic.exit.1824
logic.uncut.1824:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 17656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1824
logic.exit.1824:
	li	s1, 17652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17652
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1825
	j	logic.exit.1825
logic.uncut.1825:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 17668
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17668
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1825
logic.exit.1825:
	li	s1, 17660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1814
logic.uncut.1826:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 17676
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17676
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1826
logic.exit.1826:
	li	s1, 17560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1827
	j	logic.uncut.1827
logic.uncut.1827:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 17684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1828
	j	logic.exit.1828
logic.exit.1827:
	li	s1, 17680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1830
	j	logic.uncut.1830
logic.uncut.1828:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 17700
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17700
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1828
logic.exit.1828:
	li	s1, 17688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1829
	j	logic.exit.1829
logic.uncut.1829:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 17708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1829
logic.exit.1829:
	li	s1, 17704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1827
logic.uncut.1830:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 17712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1831
	j	logic.exit.1831
logic.exit.1830:
	li	s1, 17692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1832
	j	logic.uncut.1832
logic.uncut.1831:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 17728
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17728
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1831
logic.exit.1831:
	li	s1, 17716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1830
logic.uncut.1832:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 17732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17732
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1832
logic.exit.1832:
	li	s1, 17720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1833
	j	logic.uncut.1833
logic.uncut.1833:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 17744
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17744
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1833
logic.exit.1833:
	li	s1, 17736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1834
	j	logic.uncut.1834
logic.uncut.1834:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 17756
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17756
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1834
logic.exit.1834:
	li	s1, 17748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1835
	j	logic.uncut.1835
logic.uncut.1835:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 17768
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17768
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1836
	j	logic.exit.1836
logic.exit.1835:
	li	s1, 17760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1837
	j	logic.uncut.1837
logic.uncut.1836:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 17784
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17784
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1836
logic.exit.1836:
	li	s1, 17772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1835
logic.uncut.1837:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 17788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1838
	j	logic.exit.1838
logic.exit.1837:
	li	s1, 17776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1842
	j	logic.uncut.1842
logic.uncut.1838:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 17804
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17804
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1838
logic.exit.1838:
	li	s1, 17792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1839
	j	logic.exit.1839
logic.uncut.1839:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 17812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1839
logic.exit.1839:
	li	s1, 17808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1840
	j	logic.exit.1840
logic.uncut.1840:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 17824
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17824
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1840
logic.exit.1840:
	li	s1, 17816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1841
	j	logic.exit.1841
logic.uncut.1841:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 17832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17832
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1841
logic.exit.1841:
	li	s1, 17828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1837
logic.uncut.1842:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 17836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1842
logic.exit.1842:
	li	s1, 17796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1843
	j	logic.uncut.1843
logic.uncut.1843:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 17844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1844
	j	logic.exit.1844
logic.exit.1843:
	li	s1, 17840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1846
	j	logic.uncut.1846
logic.uncut.1844:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 17856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1844
logic.exit.1844:
	li	s1, 17848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1845
	j	logic.exit.1845
logic.uncut.1845:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 17868
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17868
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17860
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1845
logic.exit.1845:
	li	s1, 17860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17840
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1843
logic.uncut.1846:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 17872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1847
	j	logic.exit.1847
logic.exit.1846:
	li	s1, 17852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1852
	j	logic.uncut.1852
logic.uncut.1847:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 17884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17876
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1847
logic.exit.1847:
	li	s1, 17876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1848
	j	logic.exit.1848
logic.uncut.1848:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 17892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1848
logic.exit.1848:
	li	s1, 17888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1849
	j	logic.exit.1849
logic.uncut.1849:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 17900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1849
logic.exit.1849:
	li	s1, 17896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1850
	j	logic.exit.1850
logic.uncut.1850:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 17908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1850
logic.exit.1850:
	li	s1, 17904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1851
	j	logic.exit.1851
logic.uncut.1851:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 17916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17916
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1851
logic.exit.1851:
	li	s1, 17912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1846
logic.uncut.1852:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 17924
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17924
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1852
logic.exit.1852:
	li	s1, 17880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1853
	j	logic.uncut.1853
logic.uncut.1853:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 17932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17932
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17932
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1854
	j	logic.exit.1854
logic.exit.1853:
	li	s1, 17928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1855
	j	logic.uncut.1855
logic.uncut.1854:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 17948
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17948
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1854
logic.exit.1854:
	li	s1, 17936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17928
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1853
logic.uncut.1855:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 17956
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17956
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 17952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1856
	j	logic.exit.1856
logic.exit.1855:
	li	s1, 17940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17940
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1859
	j	logic.uncut.1859
logic.uncut.1856:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 17968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17968
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1856
logic.exit.1856:
	li	s1, 17960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1857
	j	logic.exit.1857
logic.uncut.1857:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 17976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1857
logic.exit.1857:
	li	s1, 17972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1858
	j	logic.exit.1858
logic.uncut.1858:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 17988
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17988
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 17984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1858
logic.exit.1858:
	li	s1, 17980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17940
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1855
logic.uncut.1859:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 17992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17992
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 17992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17964
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1859
logic.exit.1859:
	li	s1, 17964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1860
	j	logic.uncut.1860
logic.uncut.1860:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 18000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18000
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 17996
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1860
logic.exit.1860:
	li	s1, 17996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 17996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1861
	j	logic.uncut.1861
logic.uncut.1861:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 18008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1861
logic.exit.1861:
	li	s1, 18004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1862
	j	logic.uncut.1862
logic.uncut.1862:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 18016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18016
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1863
	j	logic.exit.1863
logic.exit.1862:
	li	s1, 18012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18012
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1865
	j	logic.uncut.1865
logic.uncut.1863:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 18028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18028
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1863
logic.exit.1863:
	li	s1, 18020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1864
	j	logic.exit.1864
logic.uncut.1864:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 18036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18036
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1864
logic.exit.1864:
	li	s1, 18032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1862
logic.uncut.1865:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 18040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18024
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1865
logic.exit.1865:
	li	s1, 18024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1866
	j	logic.uncut.1866
logic.uncut.1866:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 18048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1866
logic.exit.1866:
	li	s1, 18044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1867
	j	logic.uncut.1867
logic.uncut.1867:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 18056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18056
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1868
	j	logic.exit.1868
logic.exit.1867:
	li	s1, 18052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1869
	j	logic.uncut.1869
logic.uncut.1868:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 18068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1868
logic.exit.1868:
	li	s1, 18060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1867
logic.uncut.1869:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 18076
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18076
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1870
	j	logic.exit.1870
logic.exit.1869:
	li	s1, 18064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1871
	j	logic.uncut.1871
logic.uncut.1870:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 18088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18088
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18080
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1870
logic.exit.1870:
	li	s1, 18080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18064
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1869
logic.uncut.1871:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 18092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18092
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1872
	j	logic.exit.1872
logic.exit.1871:
	li	s1, 18084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1873
	j	logic.uncut.1873
logic.uncut.1872:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 18104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1872
logic.exit.1872:
	li	s1, 18096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1871
logic.uncut.1873:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 18108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18108
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1873
logic.exit.1873:
	li	s1, 18100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1874
	j	logic.uncut.1874
logic.uncut.1874:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 18116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1874
logic.exit.1874:
	li	s1, 18112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1875
	j	logic.uncut.1875
logic.uncut.1875:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 18128
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18128
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1875
logic.exit.1875:
	li	s1, 18120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1876
	j	logic.uncut.1876
logic.uncut.1876:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 18140
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18140
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1876
logic.exit.1876:
	li	s1, 18132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1877
	j	logic.uncut.1877
logic.uncut.1877:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 18152
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18152
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18144
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1877
logic.exit.1877:
	li	s1, 18144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18144
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1878
	j	logic.uncut.1878
logic.uncut.1878:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 18164
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18164
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1878
logic.exit.1878:
	li	s1, 18156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1879
	j	logic.uncut.1879
logic.uncut.1879:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 18172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18172
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1879
logic.exit.1879:
	li	s1, 18168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1880
	j	logic.uncut.1880
logic.uncut.1880:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 18180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18180
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18180
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1881
	j	logic.exit.1881
logic.exit.1880:
	li	s1, 18176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1882
	j	logic.uncut.1882
logic.uncut.1881:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 18192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1881
logic.exit.1881:
	li	s1, 18184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1880
logic.uncut.1882:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 18196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1882
logic.exit.1882:
	li	s1, 18188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18188
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1883
	j	logic.uncut.1883
logic.uncut.1883:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 18208
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18208
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1884
	j	logic.exit.1884
logic.exit.1883:
	li	s1, 18200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1885
	j	logic.uncut.1885
logic.uncut.1884:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 18224
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18224
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1884
logic.exit.1884:
	li	s1, 18212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1883
logic.uncut.1885:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 18228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18228
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1885
logic.exit.1885:
	li	s1, 18216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1886
	j	logic.uncut.1886
logic.uncut.1886:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 18236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1886
logic.exit.1886:
	li	s1, 18232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1887
	j	logic.uncut.1887
logic.uncut.1887:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 18244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18244
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1888
	j	logic.exit.1888
logic.exit.1887:
	li	s1, 18240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1889
	j	logic.uncut.1889
logic.uncut.1888:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 18260
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18260
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1888
logic.exit.1888:
	li	s1, 18248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1887
logic.uncut.1889:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 18264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18252
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1889
logic.exit.1889:
	li	s1, 18252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18252
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1890
	j	logic.uncut.1890
logic.uncut.1890:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 18276
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18276
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1890
logic.exit.1890:
	li	s1, 18268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1891
	j	logic.uncut.1891
logic.uncut.1891:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 18284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18284
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1892
	j	logic.exit.1892
logic.exit.1891:
	li	s1, 18280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1893
	j	logic.uncut.1893
logic.uncut.1892:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 18296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18296
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1892
logic.exit.1892:
	li	s1, 18288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18280
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1891
logic.uncut.1893:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 18300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1894
	j	logic.exit.1894
logic.exit.1893:
	li	s1, 18292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1895
	j	logic.uncut.1895
logic.uncut.1894:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 18316
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18316
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1894
logic.exit.1894:
	li	s1, 18304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1893
logic.uncut.1895:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 18320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1896
	j	logic.exit.1896
logic.exit.1895:
	li	s1, 18308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1904
	j	logic.uncut.1904
logic.uncut.1896:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 18332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18332
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1896
logic.exit.1896:
	li	s1, 18324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1897
	j	logic.exit.1897
logic.uncut.1897:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 18340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1897
logic.exit.1897:
	li	s1, 18336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1898
	j	logic.exit.1898
logic.uncut.1898:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 18348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1898
logic.exit.1898:
	li	s1, 18344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1899
	j	logic.exit.1899
logic.uncut.1899:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 18360
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18360
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18352
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1899
logic.exit.1899:
	li	s1, 18352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1900
	j	logic.exit.1900
logic.uncut.1900:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 18368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18368
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1900
logic.exit.1900:
	li	s1, 18364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1901
	j	logic.exit.1901
logic.uncut.1901:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 18376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1901
logic.exit.1901:
	li	s1, 18372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1902
	j	logic.exit.1902
logic.uncut.1902:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 18384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18384
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1902
logic.exit.1902:
	li	s1, 18380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1903
	j	logic.exit.1903
logic.uncut.1903:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 18392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18388
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1903
logic.exit.1903:
	li	s1, 18388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1895
logic.uncut.1904:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 18396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18396
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1905
	j	logic.exit.1905
logic.exit.1904:
	li	s1, 18328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1906
	j	logic.uncut.1906
logic.uncut.1905:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 18412
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18412
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1905
logic.exit.1905:
	li	s1, 18400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1904
logic.uncut.1906:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 18416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18416
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1907
	j	logic.exit.1907
logic.exit.1906:
	li	s1, 18404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1908
	j	logic.uncut.1908
logic.uncut.1907:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 18428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18428
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1907
logic.exit.1907:
	li	s1, 18420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1906
logic.uncut.1908:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 18432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18432
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18432
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1909
	j	logic.exit.1909
logic.exit.1908:
	li	s1, 18424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1910
	j	logic.uncut.1910
logic.uncut.1909:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 18448
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18448
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1909
logic.exit.1909:
	li	s1, 18436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1908
logic.uncut.1910:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 18456
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18456
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18452
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1911
	j	logic.exit.1911
logic.exit.1910:
	li	s1, 18440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1913
	j	logic.uncut.1913
logic.uncut.1911:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 18468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1911
logic.exit.1911:
	li	s1, 18460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1912
	j	logic.exit.1912
logic.uncut.1912:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 18480
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18480
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1912
logic.exit.1912:
	li	s1, 18472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1910
logic.uncut.1913:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 18484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18484
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1913
logic.exit.1913:
	li	s1, 18464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1914
	j	logic.uncut.1914
logic.uncut.1914:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 18496
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18496
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1914
logic.exit.1914:
	li	s1, 18488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1915
	j	logic.uncut.1915
logic.uncut.1915:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 18508
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18508
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1916
	j	logic.exit.1916
logic.exit.1915:
	li	s1, 18500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18500
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1917
	j	logic.uncut.1917
logic.uncut.1916:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 18520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18520
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1916
logic.exit.1916:
	li	s1, 18512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18500
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1915
logic.uncut.1917:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 18528
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18528
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1918
	j	logic.exit.1918
logic.exit.1917:
	li	s1, 18516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1919
	j	logic.uncut.1919
logic.uncut.1918:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 18544
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18544
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1918
logic.exit.1918:
	li	s1, 18532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1917
logic.uncut.1919:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 18548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1919
logic.exit.1919:
	li	s1, 18536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1920
	j	logic.uncut.1920
logic.uncut.1920:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 18556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1920
logic.exit.1920:
	li	s1, 18552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18560
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1921
	j	logic.uncut.1921
logic.uncut.1921:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 18564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18560
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1921
logic.exit.1921:
	li	s1, 18560
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18560
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1922
	j	logic.uncut.1922
logic.uncut.1922:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 18572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1922
logic.exit.1922:
	li	s1, 18568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1923
	j	logic.uncut.1923
logic.uncut.1923:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 18580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1924
	j	logic.exit.1924
logic.exit.1923:
	li	s1, 18576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1926
	j	logic.uncut.1926
logic.uncut.1924:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 18592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18592
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18584
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1924
logic.exit.1924:
	li	s1, 18584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18584
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1925
	j	logic.exit.1925
logic.uncut.1925:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 18600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1925
logic.exit.1925:
	li	s1, 18596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1923
logic.uncut.1926:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 18608
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18608
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18588
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1926
logic.exit.1926:
	li	s1, 18588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1927
	j	logic.uncut.1927
logic.uncut.1927:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 18616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1928
	j	logic.exit.1928
logic.exit.1927:
	li	s1, 18612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1930
	j	logic.uncut.1930
logic.uncut.1928:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 18628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18628
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1928
logic.exit.1928:
	li	s1, 18620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1929
	j	logic.exit.1929
logic.uncut.1929:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 18640
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18640
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1929
logic.exit.1929:
	li	s1, 18632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1927
logic.uncut.1930:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 18648
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18648
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1931
	j	logic.exit.1931
logic.exit.1930:
	li	s1, 18624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1932
	j	logic.uncut.1932
logic.uncut.1931:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 18660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1931
logic.exit.1931:
	li	s1, 18652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1930
logic.uncut.1932:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 18664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1932
logic.exit.1932:
	li	s1, 18656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1933
	j	logic.uncut.1933
logic.uncut.1933:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 18672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1933
logic.exit.1933:
	li	s1, 18668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1934
	j	logic.uncut.1934
logic.uncut.1934:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 18684
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18684
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1935
	j	logic.exit.1935
logic.exit.1934:
	li	s1, 18676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1936
	j	logic.uncut.1936
logic.uncut.1935:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 18700
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18700
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1935
logic.exit.1935:
	li	s1, 18688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18676
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1934
logic.uncut.1936:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 18704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18704
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1937
	j	logic.exit.1937
logic.exit.1936:
	li	s1, 18692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1938
	j	logic.uncut.1938
logic.uncut.1937:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 18716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1937
logic.exit.1937:
	li	s1, 18708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1936
logic.uncut.1938:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 18720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18712
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1938
logic.exit.1938:
	li	s1, 18712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1939
	j	logic.uncut.1939
logic.uncut.1939:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 18732
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18732
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1940
	j	logic.exit.1940
logic.exit.1939:
	li	s1, 18724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18724
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1941
	j	logic.uncut.1941
logic.uncut.1940:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 18748
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18748
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1940
logic.exit.1940:
	li	s1, 18736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18724
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1939
logic.uncut.1941:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 18756
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18756
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1941
logic.exit.1941:
	li	s1, 18740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1942
	j	logic.uncut.1942
logic.uncut.1942:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 18764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1942
logic.exit.1942:
	li	s1, 18760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1943
	j	logic.uncut.1943
logic.uncut.1943:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 18772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18768
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1943
logic.exit.1943:
	li	s1, 18768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1944
	j	logic.uncut.1944
logic.uncut.1944:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 18780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1944
logic.exit.1944:
	li	s1, 18776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1945
	j	logic.uncut.1945
logic.uncut.1945:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 18788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18788
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1945
logic.exit.1945:
	li	s1, 18784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1946
	j	logic.uncut.1946
logic.uncut.1946:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 18800
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18800
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1946
logic.exit.1946:
	li	s1, 18792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1947
	j	logic.uncut.1947
logic.uncut.1947:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 18808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1948
	j	logic.exit.1948
logic.exit.1947:
	li	s1, 18804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1949
	j	logic.uncut.1949
logic.uncut.1948:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 18820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1948
logic.exit.1948:
	li	s1, 18812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1947
logic.uncut.1949:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 18824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18824
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1949
logic.exit.1949:
	li	s1, 18816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1950
	j	logic.uncut.1950
logic.uncut.1950:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 18832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18832
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1950
logic.exit.1950:
	li	s1, 18828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1951
	j	logic.uncut.1951
logic.uncut.1951:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 18840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18840
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1951
logic.exit.1951:
	li	s1, 18836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18836
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1952
	j	logic.uncut.1952
logic.uncut.1952:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 18852
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18852
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 18848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1952
logic.exit.1952:
	li	s1, 18844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1953
	j	logic.uncut.1953
logic.uncut.1953:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 18860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18860
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1954
	j	logic.exit.1954
logic.exit.1953:
	li	s1, 18856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1955
	j	logic.uncut.1955
logic.uncut.1954:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 18872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18872
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1954
logic.exit.1954:
	li	s1, 18864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1953
logic.uncut.1955:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 18876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18876
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1955
logic.exit.1955:
	li	s1, 18868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1956
	j	logic.uncut.1956
logic.uncut.1956:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 18884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1956
logic.exit.1956:
	li	s1, 18880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1957
	j	logic.uncut.1957
logic.uncut.1957:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 18892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18892
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1958
	j	logic.exit.1958
logic.exit.1957:
	li	s1, 18888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1959
	j	logic.uncut.1959
logic.uncut.1958:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 18904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18904
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1958
logic.exit.1958:
	li	s1, 18896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1957
logic.uncut.1959:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 18912
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 18912
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 18908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1959
logic.exit.1959:
	li	s1, 18900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18900
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1960
	j	logic.uncut.1960
logic.uncut.1960:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 18920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1960
logic.exit.1960:
	li	s1, 18916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1961
	j	logic.uncut.1961
logic.uncut.1961:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 18928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18928
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1962
	j	logic.exit.1962
logic.exit.1961:
	li	s1, 18924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1963
	j	logic.uncut.1963
logic.uncut.1962:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 18940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18940
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1962
logic.exit.1962:
	li	s1, 18932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1961
logic.uncut.1963:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 18944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18944
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1964
	j	logic.exit.1964
logic.exit.1963:
	li	s1, 18936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1966
	j	logic.uncut.1966
logic.uncut.1964:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 18956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18956
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18948
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1964
logic.exit.1964:
	li	s1, 18948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1965
	j	logic.exit.1965
logic.uncut.1965:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 18964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1965
logic.exit.1965:
	li	s1, 18960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1963
logic.uncut.1966:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 18968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18968
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1967
	j	logic.exit.1967
logic.exit.1966:
	li	s1, 18952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1968
	j	logic.uncut.1968
logic.uncut.1967:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 18980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1967
logic.exit.1967:
	li	s1, 18972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1966
logic.uncut.1968:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 18984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1968
logic.exit.1968:
	li	s1, 18976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1969
	j	logic.uncut.1969
logic.uncut.1969:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 18992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18992
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 18992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1969
logic.exit.1969:
	li	s1, 18988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1970
	j	logic.uncut.1970
logic.uncut.1970:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 19000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19000
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1971
	j	logic.exit.1971
logic.exit.1970:
	li	s1, 18996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 18996
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1974
	j	logic.uncut.1974
logic.uncut.1971:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 19016
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19016
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1971
logic.exit.1971:
	li	s1, 19004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1972
	j	logic.exit.1972
logic.uncut.1972:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 19024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1972
logic.exit.1972:
	li	s1, 19020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1973
	j	logic.exit.1973
logic.uncut.1973:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 19032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19028
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1973
logic.exit.1973:
	li	s1, 19028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 18996
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1970
logic.uncut.1974:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 19036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19008
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1974
logic.exit.1974:
	li	s1, 19008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1975
	j	logic.uncut.1975
logic.uncut.1975:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 19044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1976
	j	logic.exit.1976
logic.exit.1975:
	li	s1, 19040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1979
	j	logic.uncut.1979
logic.uncut.1976:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 19056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1976
logic.exit.1976:
	li	s1, 19048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1977
	j	logic.exit.1977
logic.uncut.1977:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 19064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1977
logic.exit.1977:
	li	s1, 19060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1978
	j	logic.exit.1978
logic.uncut.1978:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 19076
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19076
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19068
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1978
logic.exit.1978:
	li	s1, 19068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1975
logic.uncut.1979:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 19080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19080
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1980
	j	logic.exit.1980
logic.exit.1979:
	li	s1, 19052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1981
	j	logic.uncut.1981
logic.uncut.1980:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 19096
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19096
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1980
logic.exit.1980:
	li	s1, 19084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1979
logic.uncut.1981:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 19104
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19104
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19088
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1981
logic.exit.1981:
	li	s1, 19088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1982
	j	logic.uncut.1982
logic.uncut.1982:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 19112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19112
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1983
	j	logic.exit.1983
logic.exit.1982:
	li	s1, 19108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19108
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1985
	j	logic.uncut.1985
logic.uncut.1983:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 19128
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19128
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19116
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1983
logic.exit.1983:
	li	s1, 19116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19116
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1984
	j	logic.exit.1984
logic.uncut.1984:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 19140
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19140
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1984
logic.exit.1984:
	li	s1, 19132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1982
logic.uncut.1985:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 19144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19144
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1985
logic.exit.1985:
	li	s1, 19120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19120
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1986
	j	logic.uncut.1986
logic.uncut.1986:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 19152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19152
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1987
	j	logic.exit.1987
logic.exit.1986:
	li	s1, 19148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1990
	j	logic.uncut.1990
logic.uncut.1987:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 19168
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19168
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1987
logic.exit.1987:
	li	s1, 19156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1988
	j	logic.exit.1988
logic.uncut.1988:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 19176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19172
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1988
logic.exit.1988:
	li	s1, 19172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1989
	j	logic.exit.1989
logic.uncut.1989:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 19188
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19188
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1989
logic.exit.1989:
	li	s1, 19180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1986
logic.uncut.1990:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 19196
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19196
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1990
logic.exit.1990:
	li	s1, 19160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1991
	j	logic.uncut.1991
logic.uncut.1991:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 19204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1992
	j	logic.exit.1992
logic.exit.1991:
	li	s1, 19200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1993
	j	logic.uncut.1993
logic.uncut.1992:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 19220
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19220
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1992
logic.exit.1992:
	li	s1, 19208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1991
logic.uncut.1993:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 19224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19224
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19212
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1993
logic.exit.1993:
	li	s1, 19212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1994
	j	logic.uncut.1994
logic.uncut.1994:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 19232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1994
logic.exit.1994:
	li	s1, 19228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1995
	j	logic.uncut.1995
logic.uncut.1995:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 19240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19240
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19240
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1996
	j	logic.exit.1996
logic.exit.1995:
	li	s1, 19236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1997
	j	logic.uncut.1997
logic.uncut.1996:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 19256
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19256
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1996
logic.exit.1996:
	li	s1, 19244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19236
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1995
logic.uncut.1997:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 19260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19260
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.1998
	j	logic.exit.1998
logic.exit.1997:
	li	s1, 19248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.1999
	j	logic.uncut.1999
logic.uncut.1998:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 19276
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19276
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1998
logic.exit.1998:
	li	s1, 19264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1997
logic.uncut.1999:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 19284
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19284
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19280
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2000
	j	logic.exit.2000
logic.exit.1999:
	li	s1, 19268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2004
	j	logic.uncut.2004
logic.uncut.2000:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 19296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19296
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2000
logic.exit.2000:
	li	s1, 19288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2001
	j	logic.exit.2001
logic.uncut.2001:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 19304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19300
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2001
logic.exit.2001:
	li	s1, 19300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2002
	j	logic.exit.2002
logic.uncut.2002:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 19312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19312
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2002
logic.exit.2002:
	li	s1, 19308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2003
	j	logic.exit.2003
logic.uncut.2003:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 19320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2003
logic.exit.2003:
	li	s1, 19316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.1999
logic.uncut.2004:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 19324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19324
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2005
	j	logic.exit.2005
logic.exit.2004:
	li	s1, 19292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2006
	j	logic.uncut.2006
logic.uncut.2005:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 19340
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19340
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19328
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2005
logic.exit.2005:
	li	s1, 19328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2004
logic.uncut.2006:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 19344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19332
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2006
logic.exit.2006:
	li	s1, 19332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19332
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2007
	j	logic.uncut.2007
logic.uncut.2007:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 19352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19352
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2008
	j	logic.exit.2008
logic.exit.2007:
	li	s1, 19348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19348
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2009
	j	logic.uncut.2009
logic.uncut.2008:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 19364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2008
logic.exit.2008:
	li	s1, 19356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19348
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2007
logic.uncut.2009:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 19372
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19372
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2010
	j	logic.exit.2010
logic.exit.2009:
	li	s1, 19360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2011
	j	logic.uncut.2011
logic.uncut.2010:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 19388
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19388
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19376
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2010
logic.exit.2010:
	li	s1, 19376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2009
logic.uncut.2011:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 19392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2012
	j	logic.exit.2012
logic.exit.2011:
	li	s1, 19380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2013
	j	logic.uncut.2013
logic.uncut.2012:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 19404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2012
logic.exit.2012:
	li	s1, 19396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2011
logic.uncut.2013:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 19412
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19412
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19408
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2014
	j	logic.exit.2014
logic.exit.2013:
	li	s1, 19400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2018
	j	logic.uncut.2018
logic.uncut.2014:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 19424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19424
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2014
logic.exit.2014:
	li	s1, 19416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2015
	j	logic.exit.2015
logic.uncut.2015:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 19436
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19436
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2015
logic.exit.2015:
	li	s1, 19428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2016
	j	logic.exit.2016
logic.uncut.2016:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 19448
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19448
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2016
logic.exit.2016:
	li	s1, 19440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2017
	j	logic.exit.2017
logic.uncut.2017:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 19456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19456
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2017
logic.exit.2017:
	li	s1, 19452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2013
logic.uncut.2018:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 19460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2019
	j	logic.exit.2019
logic.exit.2018:
	li	s1, 19420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2020
	j	logic.uncut.2020
logic.uncut.2019:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 19476
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19476
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2019
logic.exit.2019:
	li	s1, 19464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19420
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2018
logic.uncut.2020:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 19480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19480
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2021
	j	logic.exit.2021
logic.exit.2020:
	li	s1, 19468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19468
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2024
	j	logic.uncut.2024
logic.uncut.2021:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 19492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19492
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2021
logic.exit.2021:
	li	s1, 19484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2022
	j	logic.exit.2022
logic.uncut.2022:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 19500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2022
logic.exit.2022:
	li	s1, 19496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2023
	j	logic.exit.2023
logic.uncut.2023:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 19508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2023
logic.exit.2023:
	li	s1, 19504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19468
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2020
logic.uncut.2024:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 19516
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19516
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19488
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2024
logic.exit.2024:
	li	s1, 19488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2025
	j	logic.uncut.2025
logic.uncut.2025:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 19528
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19528
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2026
	j	logic.exit.2026
logic.exit.2025:
	li	s1, 19520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2027
	j	logic.uncut.2027
logic.uncut.2026:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 19544
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19544
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19532
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2026
logic.exit.2026:
	li	s1, 19532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2025
logic.uncut.2027:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 19548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19536
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2027
logic.exit.2027:
	li	s1, 19536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2028
	j	logic.uncut.2028
logic.uncut.2028:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 19560
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19560
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19556
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2029
	j	logic.exit.2029
logic.exit.2028:
	li	s1, 19552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2031
	j	logic.uncut.2031
logic.uncut.2029:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 19572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2029
logic.exit.2029:
	li	s1, 19564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2030
	j	logic.exit.2030
logic.uncut.2030:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 19584
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19584
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2030
logic.exit.2030:
	li	s1, 19576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2028
logic.uncut.2031:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 19588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2032
	j	logic.exit.2032
logic.exit.2031:
	li	s1, 19568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2033
	j	logic.uncut.2033
logic.uncut.2032:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 19604
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19604
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2032
logic.exit.2032:
	li	s1, 19592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19568
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2031
logic.uncut.2033:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 19608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2033
logic.exit.2033:
	li	s1, 19596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2034
	j	logic.uncut.2034
logic.uncut.2034:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 19616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19616
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2035
	j	logic.exit.2035
logic.exit.2034:
	li	s1, 19612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2036
	j	logic.uncut.2036
logic.uncut.2035:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 19628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2035
logic.exit.2035:
	li	s1, 19620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2034
logic.uncut.2036:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 19632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19632
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2037
	j	logic.exit.2037
logic.exit.2036:
	li	s1, 19624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19624
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2039
	j	logic.uncut.2039
logic.uncut.2037:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 19644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19644
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2037
logic.exit.2037:
	li	s1, 19636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2038
	j	logic.exit.2038
logic.uncut.2038:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 19656
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19656
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2038
logic.exit.2038:
	li	s1, 19648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19624
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2036
logic.uncut.2039:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 19664
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19664
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2040
	j	logic.exit.2040
logic.exit.2039:
	li	s1, 19640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2041
	j	logic.uncut.2041
logic.uncut.2040:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 19676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2040
logic.exit.2040:
	li	s1, 19668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2039
logic.uncut.2041:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 19684
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19684
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2041
logic.exit.2041:
	li	s1, 19672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2042
	j	logic.uncut.2042
logic.uncut.2042:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 19696
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19696
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2042
logic.exit.2042:
	li	s1, 19688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2043
	j	logic.uncut.2043
logic.uncut.2043:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 19708
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19708
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2044
	j	logic.exit.2044
logic.exit.2043:
	li	s1, 19700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2046
	j	logic.uncut.2046
logic.uncut.2044:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 19720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19712
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2044
logic.exit.2044:
	li	s1, 19712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19712
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2045
	j	logic.exit.2045
logic.uncut.2045:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 19728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19728
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19724
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2045
logic.exit.2045:
	li	s1, 19724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2043
logic.uncut.2046:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 19732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2047
	j	logic.exit.2047
logic.exit.2046:
	li	s1, 19716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19716
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2050
	j	logic.uncut.2050
logic.uncut.2047:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 19744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19744
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2047
logic.exit.2047:
	li	s1, 19736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2048
	j	logic.exit.2048
logic.uncut.2048:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 19756
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19756
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19748
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2048
logic.exit.2048:
	li	s1, 19748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2049
	j	logic.exit.2049
logic.uncut.2049:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 19764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2049
logic.exit.2049:
	li	s1, 19760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2046
logic.uncut.2050:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 19768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19768
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2050
logic.exit.2050:
	li	s1, 19740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2051
	j	logic.uncut.2051
logic.uncut.2051:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 19776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19772
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2051
logic.exit.2051:
	li	s1, 19772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2052
	j	logic.uncut.2052
logic.uncut.2052:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 19784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19784
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19784
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2053
	j	logic.exit.2053
logic.exit.2052:
	li	s1, 19780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2056
	j	logic.uncut.2056
logic.uncut.2053:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 19796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19788
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2053
logic.exit.2053:
	li	s1, 19788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2054
	j	logic.exit.2054
logic.uncut.2054:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 19808
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19808
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2054
logic.exit.2054:
	li	s1, 19800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2055
	j	logic.exit.2055
logic.uncut.2055:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 19816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2055
logic.exit.2055:
	li	s1, 19812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2052
logic.uncut.2056:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 19820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2056
logic.exit.2056:
	li	s1, 19792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2057
	j	logic.uncut.2057
logic.uncut.2057:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 19828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19828
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2057
logic.exit.2057:
	li	s1, 19824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2058
	j	logic.uncut.2058
logic.uncut.2058:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 19840
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19840
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2058
logic.exit.2058:
	li	s1, 19832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19832
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2059
	j	logic.uncut.2059
logic.uncut.2059:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 19848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19848
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2059
logic.exit.2059:
	li	s1, 19844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2060
	j	logic.uncut.2060
logic.uncut.2060:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 19860
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19860
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2060
logic.exit.2060:
	li	s1, 19852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2061
	j	logic.uncut.2061
logic.uncut.2061:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 19868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19868
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2061
logic.exit.2061:
	li	s1, 19864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2062
	j	logic.uncut.2062
logic.uncut.2062:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 19876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2063
	j	logic.exit.2063
logic.exit.2062:
	li	s1, 19872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2064
	j	logic.uncut.2064
logic.uncut.2063:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 19888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2063
logic.exit.2063:
	li	s1, 19880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19872
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2062
logic.uncut.2064:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 19892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2065
	j	logic.exit.2065
logic.exit.2064:
	li	s1, 19884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2066
	j	logic.uncut.2066
logic.uncut.2065:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 19904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19904
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2065
logic.exit.2065:
	li	s1, 19896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2064
logic.uncut.2066:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 19912
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19912
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2066
logic.exit.2066:
	li	s1, 19900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19900
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2067
	j	logic.uncut.2067
logic.uncut.2067:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 19920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19920
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2067
logic.exit.2067:
	li	s1, 19916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2068
	j	logic.uncut.2068
logic.uncut.2068:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 19928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19928
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2069
	j	logic.exit.2069
logic.exit.2068:
	li	s1, 19924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2070
	j	logic.uncut.2070
logic.uncut.2069:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 19944
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19944
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 19940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2069
logic.exit.2069:
	li	s1, 19932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2068
logic.uncut.2070:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 19948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19948
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2071
	j	logic.exit.2071
logic.exit.2070:
	li	s1, 19936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2072
	j	logic.uncut.2072
logic.uncut.2071:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 19960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2071
logic.exit.2071:
	li	s1, 19952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2070
logic.uncut.2072:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 19968
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 19968
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 19964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2073
	j	logic.exit.2073
logic.exit.2072:
	li	s1, 19956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2074
	j	logic.uncut.2074
logic.uncut.2073:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 19980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19980
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2073
logic.exit.2073:
	li	s1, 19972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19956
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2072
logic.uncut.2074:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 19984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19984
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 19984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2075
	j	logic.exit.2075
logic.exit.2074:
	li	s1, 19976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2077
	j	logic.uncut.2077
logic.uncut.2075:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 19996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2075
logic.exit.2075:
	li	s1, 19988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19988
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2076
	j	logic.exit.2076
logic.uncut.2076:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 20004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20000
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2076
logic.exit.2076:
	li	s1, 20000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2074
logic.uncut.2077:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 20008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20008
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2078
	j	logic.exit.2078
logic.exit.2077:
	li	s1, 19992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 19992
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2079
	j	logic.uncut.2079
logic.uncut.2078:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 20020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2078
logic.exit.2078:
	li	s1, 20012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 19992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2077
logic.uncut.2079:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 20028
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20028
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20024
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2080
	j	logic.exit.2080
logic.exit.2079:
	li	s1, 20016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2081
	j	logic.uncut.2081
logic.uncut.2080:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 20044
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20044
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2080
logic.exit.2080:
	li	s1, 20032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2079
logic.uncut.2081:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 20048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20036
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2081
logic.exit.2081:
	li	s1, 20036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2082
	j	logic.uncut.2082
logic.uncut.2082:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 20056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20056
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2082
logic.exit.2082:
	li	s1, 20052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2083
	j	logic.uncut.2083
logic.uncut.2083:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 20064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20060
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2083
logic.exit.2083:
	li	s1, 20060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20060
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2084
	j	logic.uncut.2084
logic.uncut.2084:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 20072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20068
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2084
logic.exit.2084:
	li	s1, 20068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20068
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2085
	j	logic.uncut.2085
logic.uncut.2085:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 20080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20080
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20080
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20080
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20076
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2085
logic.exit.2085:
	li	s1, 20076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20076
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2086
	j	logic.uncut.2086
logic.uncut.2086:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 20088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20088
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2086
logic.exit.2086:
	li	s1, 20084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2087
	j	logic.uncut.2087
logic.uncut.2087:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 20096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2087
logic.exit.2087:
	li	s1, 20092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2088
	j	logic.uncut.2088
logic.uncut.2088:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 20104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2089
	j	logic.exit.2089
logic.exit.2088:
	li	s1, 20100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20100
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2090
	j	logic.uncut.2090
logic.uncut.2089:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 20120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20120
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2089
logic.exit.2089:
	li	s1, 20108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20100
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2088
logic.uncut.2090:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 20124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20124
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2091
	j	logic.exit.2091
logic.exit.2090:
	li	s1, 20112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2092
	j	logic.uncut.2092
logic.uncut.2091:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 20136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20136
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2091
logic.exit.2091:
	li	s1, 20128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2090
logic.uncut.2092:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 20140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2093
	j	logic.exit.2093
logic.exit.2092:
	li	s1, 20132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.17
	j	for.exit.17
logic.uncut.2093:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 20148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20148
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20144
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2093
logic.exit.2093:
	li	s1, 20144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2092
for.cond.18:
	lw	t2, 72(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 20156
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20156
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2094
	j	logic.exit.2094
for.incr.18:
	li	t1, 1
	li	s1, 20168
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 17364
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 20168
	add	s1, s1, sp
	lw	t3, 0(s1)
	add	t1, t2, t3
	li	s1, 20164
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20164
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 17364
	add	s1, s1, sp
	sw	t1, 0(s1)
	j	for.cond.18
for.body.18:
	lw	t2, 0(sp)
	mv	t1, t2
	li	s1, 20176
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20176
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 20172
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20172
	add	s1, s1, sp
	lw	t2, 0(s1)
	lw	t1, 0(t2)
	li	s1, 20180
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20172
	add	s1, s1, sp
	lw	t2, 0(s1)
	li	s1, 17364
	add	s1, s1, sp
	lw	t3, 0(s1)
	sw	t3, 0(t2)
	j	for.incr.18
for.exit.18:
	j	for.incr.17
logic.uncut.2094:
	lw	t2, 112(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 20184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20184
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2094
logic.exit.2094:
	li	s1, 20160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20160
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2095
	j	logic.exit.2095
logic.uncut.2095:
	lw	t2, 132(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 20192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20192
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20188
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2095
logic.exit.2095:
	li	s1, 20188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20188
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2096
	j	logic.exit.2096
logic.uncut.2096:
	lw	t2, 156(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 20200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20200
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20196
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2096
logic.exit.2096:
	li	s1, 20196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2097
	j	logic.exit.2097
logic.uncut.2097:
	lw	t2, 88(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 20212
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20212
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2097
logic.exit.2097:
	li	s1, 20204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20216
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2098
	j	logic.exit.2098
logic.uncut.2098:
	lw	t2, 48(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 20220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20220
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20216
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2098
logic.exit.2098:
	li	s1, 20216
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20216
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2099
	j	logic.exit.2099
logic.uncut.2099:
	lw	t2, 52(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 20228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2099
logic.exit.2099:
	li	s1, 20224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2100
	j	logic.uncut.2100
logic.uncut.2100:
	lw	t2, 84(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 20240
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20240
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2101
	j	logic.exit.2101
logic.exit.2100:
	li	s1, 20232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2102
	j	logic.uncut.2102
logic.uncut.2101:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 20252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20252
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20252
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20252
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2101
logic.exit.2101:
	li	s1, 20244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2100
logic.uncut.2102:
	lw	t2, 176(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 20256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2103
	j	logic.exit.2103
logic.exit.2102:
	li	s1, 20248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20248
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2104
	j	logic.uncut.2104
logic.uncut.2103:
	lw	t2, 184(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 20268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20268
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20260
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2103
logic.exit.2103:
	li	s1, 20260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20248
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2102
logic.uncut.2104:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 20272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20272
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2104
logic.exit.2104:
	li	s1, 20264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2105
	j	logic.uncut.2105
logic.uncut.2105:
	lw	t2, 44(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 20284
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20284
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2105
logic.exit.2105:
	li	s1, 20276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20276
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2106
	j	logic.uncut.2106
logic.uncut.2106:
	lw	t2, 56(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 20292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20292
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2106
logic.exit.2106:
	li	s1, 20288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2107
	j	logic.uncut.2107
logic.uncut.2107:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 20300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20296
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2107
logic.exit.2107:
	li	s1, 20296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20296
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2108
	j	logic.uncut.2108
logic.uncut.2108:
	lw	t2, 196(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 20308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2108
logic.exit.2108:
	li	s1, 20304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2109
	j	logic.uncut.2109
logic.uncut.2109:
	lw	t2, 164(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 20320
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20320
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20312
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2109
logic.exit.2109:
	li	s1, 20312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20312
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2110
	j	logic.uncut.2110
logic.uncut.2110:
	lw	t2, 124(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 20328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2110
logic.exit.2110:
	li	s1, 20324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20332
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2111
	j	logic.uncut.2111
logic.uncut.2111:
	lw	t2, 16(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 20336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20336
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2112
	j	logic.exit.2112
logic.exit.2111:
	li	s1, 20332
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20332
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2113
	j	logic.uncut.2113
logic.uncut.2112:
	lw	t2, 52(sp)
	lw	t3, 88(sp)
	xor	t1, t2, t3
	li	s1, 20352
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20352
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20348
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20348
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2112
logic.exit.2112:
	li	s1, 20340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20332
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2111
logic.uncut.2113:
	lw	t2, 76(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 20356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20356
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2114
	j	logic.exit.2114
logic.exit.2113:
	li	s1, 20344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20344
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2125
	j	logic.uncut.2125
logic.uncut.2114:
	lw	t2, 76(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 20368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20360
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2114
logic.exit.2114:
	li	s1, 20360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2115
	j	logic.exit.2115
logic.uncut.2115:
	lw	t2, 160(sp)
	lw	t3, 112(sp)
	xor	t1, t2, t3
	li	s1, 20380
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20380
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2115
logic.exit.2115:
	li	s1, 20372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2116
	j	logic.exit.2116
logic.uncut.2116:
	lw	t2, 136(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 20388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20388
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20384
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2116
logic.exit.2116:
	li	s1, 20384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2117
	j	logic.exit.2117
logic.uncut.2117:
	lw	t2, 28(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 20400
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20400
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20392
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2117
logic.exit.2117:
	li	s1, 20392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2118
	j	logic.exit.2118
logic.uncut.2118:
	lw	t2, 40(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 20412
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20412
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20404
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2118
logic.exit.2118:
	li	s1, 20404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20404
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2119
	j	logic.exit.2119
logic.uncut.2119:
	lw	t2, 188(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 20424
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20424
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2119
logic.exit.2119:
	li	s1, 20416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2120
	j	logic.exit.2120
logic.uncut.2120:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 20432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20432
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2120
logic.exit.2120:
	li	s1, 20428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2121
	j	logic.exit.2121
logic.uncut.2121:
	lw	t2, 172(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 20444
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20444
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2121
logic.exit.2121:
	li	s1, 20436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2122
	j	logic.exit.2122
logic.uncut.2122:
	lw	t2, 148(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 20452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20452
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20448
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2122
logic.exit.2122:
	li	s1, 20448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20448
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2123
	j	logic.exit.2123
logic.uncut.2123:
	lw	t2, 136(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 20460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20456
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2123
logic.exit.2123:
	li	s1, 20456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20456
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2124
	j	logic.exit.2124
logic.uncut.2124:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 20472
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20472
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20464
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2124
logic.exit.2124:
	li	s1, 20464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20344
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2113
logic.uncut.2125:
	lw	t2, 132(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 20480
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20480
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2125
logic.exit.2125:
	li	s1, 20364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2126
	j	logic.uncut.2126
logic.uncut.2126:
	lw	t2, 184(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 20488
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20488
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20488
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2127
	j	logic.exit.2127
logic.exit.2126:
	li	s1, 20484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2129
	j	logic.uncut.2129
logic.uncut.2127:
	lw	t2, 80(sp)
	lw	t3, 120(sp)
	xor	t1, t2, t3
	li	s1, 20504
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20504
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2127
logic.exit.2127:
	li	s1, 20492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20492
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2128
	j	logic.exit.2128
logic.uncut.2128:
	lw	t2, 48(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 20512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20508
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2128
logic.exit.2128:
	li	s1, 20508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20484
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2126
logic.uncut.2129:
	lw	t2, 180(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 20516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2130
	j	logic.exit.2130
logic.exit.2129:
	li	s1, 20496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2131
	j	logic.uncut.2131
logic.uncut.2130:
	lw	t2, 140(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 20532
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20532
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2130
logic.exit.2130:
	li	s1, 20520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2129
logic.uncut.2131:
	lw	t2, 40(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 20536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20536
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20524
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2131
logic.exit.2131:
	li	s1, 20524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20524
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2132
	j	logic.uncut.2132
logic.uncut.2132:
	lw	t2, 160(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 20548
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20548
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2132
logic.exit.2132:
	li	s1, 20540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2133
	j	logic.uncut.2133
logic.uncut.2133:
	lw	t2, 24(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 20560
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20560
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2133
logic.exit.2133:
	li	s1, 20552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2134
	j	logic.uncut.2134
logic.uncut.2134:
	lw	t2, 212(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 20572
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20572
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20568
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2135
	j	logic.exit.2135
logic.exit.2134:
	li	s1, 20564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2136
	j	logic.uncut.2136
logic.uncut.2135:
	lw	t2, 68(sp)
	lw	t3, 168(sp)
	xor	t1, t2, t3
	li	s1, 20588
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20588
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2135
logic.exit.2135:
	li	s1, 20576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2134
logic.uncut.2136:
	lw	t2, 20(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 20592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2137
	j	logic.exit.2137
logic.exit.2136:
	li	s1, 20580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2141
	j	logic.uncut.2141
logic.uncut.2137:
	lw	t2, 160(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 20608
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20608
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2137
logic.exit.2137:
	li	s1, 20596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2138
	j	logic.exit.2138
logic.uncut.2138:
	lw	t2, 148(sp)
	lw	t3, 64(sp)
	slt	t1, t2, t3
	li	s1, 20616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20612
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2138
logic.exit.2138:
	li	s1, 20612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2139
	j	logic.exit.2139
logic.uncut.2139:
	lw	t2, 168(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 20628
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20628
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2139
logic.exit.2139:
	li	s1, 20620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2140
	j	logic.exit.2140
logic.uncut.2140:
	lw	t2, 84(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 20636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20636
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2140
logic.exit.2140:
	li	s1, 20632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2136
logic.uncut.2141:
	lw	t2, 108(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 20640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20600
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2141
logic.exit.2141:
	li	s1, 20600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20600
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2142
	j	logic.uncut.2142
logic.uncut.2142:
	lw	t2, 124(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 20648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2143
	j	logic.exit.2143
logic.exit.2142:
	li	s1, 20644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20644
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2145
	j	logic.uncut.2145
logic.uncut.2143:
	lw	t2, 140(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 20660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20652
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2143
logic.exit.2143:
	li	s1, 20652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20652
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2144
	j	logic.exit.2144
logic.uncut.2144:
	lw	t2, 108(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	li	s1, 20672
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20672
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20664
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2144
logic.exit.2144:
	li	s1, 20664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20644
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2142
logic.uncut.2145:
	lw	t2, 92(sp)
	lw	t3, 168(sp)
	slt	t1, t2, t3
	li	s1, 20676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2146
	j	logic.exit.2146
logic.exit.2145:
	li	s1, 20656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2151
	j	logic.uncut.2151
logic.uncut.2146:
	lw	t2, 16(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 20688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20680
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2146
logic.exit.2146:
	li	s1, 20680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2147
	j	logic.exit.2147
logic.uncut.2147:
	lw	t2, 104(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 20696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2147
logic.exit.2147:
	li	s1, 20692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2148
	j	logic.exit.2148
logic.uncut.2148:
	lw	t2, 128(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 20704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2148
logic.exit.2148:
	li	s1, 20700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20700
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2149
	j	logic.exit.2149
logic.uncut.2149:
	lw	t2, 124(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 20712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20708
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2149
logic.exit.2149:
	li	s1, 20708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20716
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20708
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2150
	j	logic.exit.2150
logic.uncut.2150:
	lw	t2, 204(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 20720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20720
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20716
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2150
logic.exit.2150:
	li	s1, 20716
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2145
logic.uncut.2151:
	lw	t2, 128(sp)
	lw	t3, 188(sp)
	xor	t1, t2, t3
	li	s1, 20728
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20728
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2151
logic.exit.2151:
	li	s1, 20684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2152
	j	logic.uncut.2152
logic.uncut.2152:
	lw	t2, 184(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 20736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20736
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20736
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2153
	j	logic.exit.2153
logic.exit.2152:
	li	s1, 20732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2154
	j	logic.uncut.2154
logic.uncut.2153:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	xor	t1, t2, t3
	li	s1, 20752
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20752
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2153
logic.exit.2153:
	li	s1, 20740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20732
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2152
logic.uncut.2154:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 20760
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20760
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2155
	j	logic.exit.2155
logic.exit.2154:
	li	s1, 20744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20744
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2158
	j	logic.uncut.2158
logic.uncut.2155:
	lw	t2, 100(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 20772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20772
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2155
logic.exit.2155:
	li	s1, 20764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20764
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2156
	j	logic.exit.2156
logic.uncut.2156:
	lw	t2, 20(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 20780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2156
logic.exit.2156:
	li	s1, 20776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20776
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2157
	j	logic.exit.2157
logic.uncut.2157:
	lw	t2, 140(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 20792
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20792
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20784
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2157
logic.exit.2157:
	li	s1, 20784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20744
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2154
logic.uncut.2158:
	lw	t2, 80(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 20796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20796
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20768
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2158
logic.exit.2158:
	li	s1, 20768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2159
	j	logic.uncut.2159
logic.uncut.2159:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 20804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20804
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2159
logic.exit.2159:
	li	s1, 20800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2160
	j	logic.uncut.2160
logic.uncut.2160:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 20812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2160
logic.exit.2160:
	li	s1, 20808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2161
	j	logic.uncut.2161
logic.uncut.2161:
	lw	t2, 212(sp)
	lw	t3, 136(sp)
	slt	t1, t2, t3
	li	s1, 20820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20820
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2162
	j	logic.exit.2162
logic.exit.2161:
	li	s1, 20816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20816
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2164
	j	logic.uncut.2164
logic.uncut.2162:
	lw	t2, 24(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 20832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20832
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2162
logic.exit.2162:
	li	s1, 20824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2163
	j	logic.exit.2163
logic.uncut.2163:
	lw	t2, 148(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 20840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20840
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2163
logic.exit.2163:
	li	s1, 20836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2161
logic.uncut.2164:
	lw	t2, 76(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 20844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20828
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2164
logic.exit.2164:
	li	s1, 20828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2165
	j	logic.uncut.2165
logic.uncut.2165:
	lw	t2, 88(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 20852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20848
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2165
logic.exit.2165:
	li	s1, 20848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2166
	j	logic.uncut.2166
logic.uncut.2166:
	lw	t2, 136(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 20860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20860
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2167
	j	logic.exit.2167
logic.exit.2166:
	li	s1, 20856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2168
	j	logic.uncut.2168
logic.uncut.2167:
	lw	t2, 56(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 20872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2167
logic.exit.2167:
	li	s1, 20864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2166
logic.uncut.2168:
	lw	t2, 96(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 20880
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20880
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20876
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2169
	j	logic.exit.2169
logic.exit.2168:
	li	s1, 20868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20868
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2170
	j	logic.uncut.2170
logic.uncut.2169:
	lw	t2, 116(sp)
	lw	t3, 176(sp)
	slt	t1, t2, t3
	li	s1, 20892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20892
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20884
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2169
logic.exit.2169:
	li	s1, 20884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20868
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2168
logic.uncut.2170:
	lw	t2, 40(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 20896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20896
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2171
	j	logic.exit.2171
logic.exit.2170:
	li	s1, 20888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2172
	j	logic.uncut.2172
logic.uncut.2171:
	lw	t2, 48(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 20908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20900
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2171
logic.exit.2171:
	li	s1, 20900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2170
logic.uncut.2172:
	lw	t2, 56(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 20912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20912
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2172
logic.exit.2172:
	li	s1, 20904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2173
	j	logic.uncut.2173
logic.uncut.2173:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 20920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2173
logic.exit.2173:
	li	s1, 20916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2174
	j	logic.uncut.2174
logic.uncut.2174:
	lw	t2, 176(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 20932
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20932
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2174
logic.exit.2174:
	li	s1, 20924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2175
	j	logic.uncut.2175
logic.uncut.2175:
	lw	t2, 36(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 20944
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20944
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2175
logic.exit.2175:
	li	s1, 20936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2176
	j	logic.uncut.2176
logic.uncut.2176:
	lw	t2, 104(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 20956
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20956
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 20952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20948
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2176
logic.exit.2176:
	li	s1, 20948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20948
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2177
	j	logic.uncut.2177
logic.uncut.2177:
	lw	t2, 40(sp)
	lw	t3, 204(sp)
	xor	t1, t2, t3
	li	s1, 20968
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 20968
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 20964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2177
logic.exit.2177:
	li	s1, 20960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20972
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2178
	j	logic.uncut.2178
logic.uncut.2178:
	lw	t2, 172(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 20976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20976
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20972
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2178
logic.exit.2178:
	li	s1, 20972
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20972
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2179
	j	logic.uncut.2179
logic.uncut.2179:
	lw	t2, 104(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 20984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20984
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 20984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20984
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2180
	j	logic.exit.2180
logic.exit.2179:
	li	s1, 20980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20992
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20980
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2181
	j	logic.uncut.2181
logic.uncut.2180:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 20996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20988
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2180
logic.exit.2180:
	li	s1, 20988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20980
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2179
logic.uncut.2181:
	lw	t2, 88(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 21000
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21000
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 20992
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2181
logic.exit.2181:
	li	s1, 20992
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 20992
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2182
	j	logic.uncut.2182
logic.uncut.2182:
	lw	t2, 184(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 21012
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21012
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2183
	j	logic.exit.2183
logic.exit.2182:
	li	s1, 21004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2184
	j	logic.uncut.2184
logic.uncut.2183:
	lw	t2, 180(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 21028
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21028
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21024
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21024
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2183
logic.exit.2183:
	li	s1, 21016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2182
logic.uncut.2184:
	lw	t2, 196(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 21032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21032
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21020
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2184
logic.exit.2184:
	li	s1, 21020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21020
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2185
	j	logic.uncut.2185
logic.uncut.2185:
	lw	t2, 168(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 21040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21036
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2185
logic.exit.2185:
	li	s1, 21036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21036
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2186
	j	logic.uncut.2186
logic.uncut.2186:
	lw	t2, 36(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 21048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21048
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21048
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2187
	j	logic.exit.2187
logic.exit.2186:
	li	s1, 21044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2188
	j	logic.uncut.2188
logic.uncut.2187:
	lw	t2, 204(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 21064
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21064
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21060
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21060
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2187
logic.exit.2187:
	li	s1, 21052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21044
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2186
logic.uncut.2188:
	lw	t2, 60(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 21068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21056
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2188
logic.exit.2188:
	li	s1, 21056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21056
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2189
	j	logic.uncut.2189
logic.uncut.2189:
	lw	t2, 116(sp)
	lw	t3, 104(sp)
	xor	t1, t2, t3
	li	s1, 21080
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21080
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2189
logic.exit.2189:
	li	s1, 21072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2190
	j	logic.uncut.2190
logic.uncut.2190:
	lw	t2, 184(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 21088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21088
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21088
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21088
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21088
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2191
	j	logic.exit.2191
logic.exit.2190:
	li	s1, 21084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2192
	j	logic.uncut.2192
logic.uncut.2191:
	lw	t2, 88(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 21100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21100
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2191
logic.exit.2191:
	li	s1, 21092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21084
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2190
logic.uncut.2192:
	lw	t2, 212(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 21104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2193
	j	logic.exit.2193
logic.exit.2192:
	li	s1, 21096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2194
	j	logic.uncut.2194
logic.uncut.2193:
	lw	t2, 160(sp)
	lw	t3, 28(sp)
	xor	t1, t2, t3
	li	s1, 21120
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21120
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21108
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2193
logic.exit.2193:
	li	s1, 21108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2192
logic.uncut.2194:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 21124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21124
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2195
	j	logic.exit.2195
logic.exit.2194:
	li	s1, 21112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2203
	j	logic.uncut.2203
logic.uncut.2195:
	lw	t2, 128(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 21136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21136
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21128
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2195
logic.exit.2195:
	li	s1, 21128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2196
	j	logic.exit.2196
logic.uncut.2196:
	lw	t2, 156(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 21144
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21144
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21140
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2196
logic.exit.2196:
	li	s1, 21140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21140
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2197
	j	logic.exit.2197
logic.uncut.2197:
	lw	t2, 16(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 21152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21148
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2197
logic.exit.2197:
	li	s1, 21148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21148
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2198
	j	logic.exit.2198
logic.uncut.2198:
	lw	t2, 148(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 21164
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21164
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21156
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2198
logic.exit.2198:
	li	s1, 21156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2199
	j	logic.exit.2199
logic.uncut.2199:
	lw	t2, 164(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 21172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21172
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21168
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2199
logic.exit.2199:
	li	s1, 21168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21176
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21168
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2200
	j	logic.exit.2200
logic.uncut.2200:
	lw	t2, 164(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 21180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21180
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21176
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2200
logic.exit.2200:
	li	s1, 21176
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21176
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2201
	j	logic.exit.2201
logic.uncut.2201:
	lw	t2, 196(sp)
	lw	t3, 44(sp)
	slt	t1, t2, t3
	li	s1, 21188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21188
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2201
logic.exit.2201:
	li	s1, 21184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21192
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2202
	j	logic.exit.2202
logic.uncut.2202:
	lw	t2, 152(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 21196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21192
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2202
logic.exit.2202:
	li	s1, 21192
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2194
logic.uncut.2203:
	lw	t2, 32(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 21200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21200
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2204
	j	logic.exit.2204
logic.exit.2203:
	li	s1, 21132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21132
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2205
	j	logic.uncut.2205
logic.uncut.2204:
	lw	t2, 128(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 21216
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21216
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2204
logic.exit.2204:
	li	s1, 21204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2203
logic.uncut.2205:
	lw	t2, 28(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 21220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21220
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2206
	j	logic.exit.2206
logic.exit.2205:
	li	s1, 21208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21208
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2207
	j	logic.uncut.2207
logic.uncut.2206:
	lw	t2, 188(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 21232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21232
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2206
logic.exit.2206:
	li	s1, 21224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21208
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2205
logic.uncut.2207:
	lw	t2, 144(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 21236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21236
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21240
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21236
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2208
	j	logic.exit.2208
logic.exit.2207:
	li	s1, 21228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21228
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2209
	j	logic.uncut.2209
logic.uncut.2208:
	lw	t2, 44(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 21252
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21252
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21240
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2208
logic.exit.2208:
	li	s1, 21240
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21228
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2207
logic.uncut.2209:
	lw	t2, 144(sp)
	lw	t3, 172(sp)
	xor	t1, t2, t3
	li	s1, 21260
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21260
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21256
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2210
	j	logic.exit.2210
logic.exit.2209:
	li	s1, 21244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2212
	j	logic.uncut.2212
logic.uncut.2210:
	lw	t2, 20(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 21272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21264
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2210
logic.exit.2210:
	li	s1, 21264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2211
	j	logic.exit.2211
logic.uncut.2211:
	lw	t2, 40(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 21284
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21284
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21280
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21280
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21276
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2211
logic.exit.2211:
	li	s1, 21276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2209
logic.uncut.2212:
	lw	t2, 80(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 21288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21288
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2212
logic.exit.2212:
	li	s1, 21268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21268
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2213
	j	logic.uncut.2213
logic.uncut.2213:
	lw	t2, 156(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 21300
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21300
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2213
logic.exit.2213:
	li	s1, 21292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2214
	j	logic.uncut.2214
logic.uncut.2214:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 21312
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21312
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21308
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2215
	j	logic.exit.2215
logic.exit.2214:
	li	s1, 21304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21320
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21304
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2216
	j	logic.uncut.2216
logic.uncut.2215:
	lw	t2, 116(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 21324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21324
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21316
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2215
logic.exit.2215:
	li	s1, 21316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21304
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2214
logic.uncut.2216:
	lw	t2, 172(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 21332
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21332
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2217
	j	logic.exit.2217
logic.exit.2216:
	li	s1, 21320
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21320
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2218
	j	logic.uncut.2218
logic.uncut.2217:
	lw	t2, 92(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 21348
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21348
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2217
logic.exit.2217:
	li	s1, 21336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21320
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2216
logic.uncut.2218:
	lw	t2, 140(sp)
	lw	t3, 164(sp)
	slt	t1, t2, t3
	li	s1, 21352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2218
logic.exit.2218:
	li	s1, 21340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2219
	j	logic.uncut.2219
logic.uncut.2219:
	lw	t2, 156(sp)
	lw	t3, 24(sp)
	slt	t1, t2, t3
	li	s1, 21360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2219
logic.exit.2219:
	li	s1, 21356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21364
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2220
	j	logic.uncut.2220
logic.uncut.2220:
	lw	t2, 188(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 21368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21364
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2220
logic.exit.2220:
	li	s1, 21364
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21364
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2221
	j	logic.uncut.2221
logic.uncut.2221:
	lw	t2, 104(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 21376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2221
logic.exit.2221:
	li	s1, 21372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2222
	j	logic.uncut.2222
logic.uncut.2222:
	lw	t2, 164(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 21384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21388
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21384
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2223
	j	logic.exit.2223
logic.exit.2222:
	li	s1, 21380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21380
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2225
	j	logic.uncut.2225
logic.uncut.2223:
	lw	t2, 196(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 21396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21396
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21388
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2223
logic.exit.2223:
	li	s1, 21388
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21388
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2224
	j	logic.exit.2224
logic.uncut.2224:
	lw	t2, 100(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 21404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2224
logic.exit.2224:
	li	s1, 21400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2222
logic.uncut.2225:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	xor	t1, t2, t3
	li	s1, 21412
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21412
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21408
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21408
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21392
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2225
logic.exit.2225:
	li	s1, 21392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2226
	j	logic.uncut.2226
logic.uncut.2226:
	lw	t2, 168(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 21420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2227
	j	logic.exit.2227
logic.exit.2226:
	li	s1, 21416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2229
	j	logic.uncut.2229
logic.uncut.2227:
	lw	t2, 68(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 21432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21432
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2227
logic.exit.2227:
	li	s1, 21424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21424
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2228
	j	logic.exit.2228
logic.uncut.2228:
	lw	t2, 152(sp)
	lw	t3, 52(sp)
	xor	t1, t2, t3
	li	s1, 21444
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21444
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21436
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2228
logic.exit.2228:
	li	s1, 21436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2226
logic.uncut.2229:
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	li	s1, 21452
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21452
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21448
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2230
	j	logic.exit.2230
logic.exit.2229:
	li	s1, 21428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21460
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2231
	j	logic.uncut.2231
logic.uncut.2230:
	lw	t2, 64(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 21464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21456
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2230
logic.exit.2230:
	li	s1, 21456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2229
logic.uncut.2231:
	lw	t2, 184(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 21468
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21468
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21460
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2231
logic.exit.2231:
	li	s1, 21460
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21460
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2232
	j	logic.uncut.2232
logic.uncut.2232:
	lw	t2, 44(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 21476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2232
logic.exit.2232:
	li	s1, 21472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21472
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2233
	j	logic.uncut.2233
logic.uncut.2233:
	lw	t2, 204(sp)
	lw	t3, 176(sp)
	xor	t1, t2, t3
	li	s1, 21488
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21488
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21484
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2234
	j	logic.exit.2234
logic.exit.2233:
	li	s1, 21480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21480
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2235
	j	logic.uncut.2235
logic.uncut.2234:
	lw	t2, 56(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 21504
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21504
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21500
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21500
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2234
logic.exit.2234:
	li	s1, 21492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21480
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2233
logic.uncut.2235:
	lw	t2, 196(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 21508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21508
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21512
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2236
	j	logic.exit.2236
logic.exit.2235:
	li	s1, 21496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21496
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2237
	j	logic.uncut.2237
logic.uncut.2236:
	lw	t2, 52(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 21520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21512
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2236
logic.exit.2236:
	li	s1, 21512
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21496
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2235
logic.uncut.2237:
	lw	t2, 32(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 21524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2237
logic.exit.2237:
	li	s1, 21516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2238
	j	logic.uncut.2238
logic.uncut.2238:
	lw	t2, 40(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 21536
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21536
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21532
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2239
	j	logic.exit.2239
logic.exit.2238:
	li	s1, 21528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21528
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2240
	j	logic.uncut.2240
logic.uncut.2239:
	lw	t2, 192(sp)
	lw	t3, 192(sp)
	xor	t1, t2, t3
	li	s1, 21552
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21552
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2239
logic.exit.2239:
	li	s1, 21540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21528
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2238
logic.uncut.2240:
	lw	t2, 120(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 21560
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21560
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2240
logic.exit.2240:
	li	s1, 21544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2241
	j	logic.uncut.2241
logic.uncut.2241:
	lw	t2, 92(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 21568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2241
logic.exit.2241:
	li	s1, 21564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21564
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2242
	j	logic.uncut.2242
logic.uncut.2242:
	lw	t2, 184(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 21576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21572
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2242
logic.exit.2242:
	li	s1, 21572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21572
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2243
	j	logic.uncut.2243
logic.uncut.2243:
	lw	t2, 56(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 21584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21580
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2243
logic.exit.2243:
	li	s1, 21580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21580
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2244
	j	logic.uncut.2244
logic.uncut.2244:
	lw	t2, 92(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 21592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21592
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21588
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2244
logic.exit.2244:
	li	s1, 21588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2245
	j	logic.uncut.2245
logic.uncut.2245:
	lw	t2, 184(sp)
	lw	t3, 72(sp)
	xor	t1, t2, t3
	li	s1, 21604
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21604
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2245
logic.exit.2245:
	li	s1, 21596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2246
	j	logic.uncut.2246
logic.uncut.2246:
	lw	t2, 160(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 21612
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21612
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21612
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2247
	j	logic.exit.2247
logic.exit.2246:
	li	s1, 21608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21608
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2248
	j	logic.uncut.2248
logic.uncut.2247:
	lw	t2, 160(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 21624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21624
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2247
logic.exit.2247:
	li	s1, 21616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21608
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2246
logic.uncut.2248:
	lw	t2, 144(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 21628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21628
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21620
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2248
logic.exit.2248:
	li	s1, 21620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21620
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2249
	j	logic.uncut.2249
logic.uncut.2249:
	lw	t2, 124(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 21636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21636
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21632
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2249
logic.exit.2249:
	li	s1, 21632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21632
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2250
	j	logic.uncut.2250
logic.uncut.2250:
	lw	t2, 180(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 21644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21644
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21644
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21644
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21640
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2250
logic.exit.2250:
	li	s1, 21640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21640
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2251
	j	logic.uncut.2251
logic.uncut.2251:
	lw	t2, 136(sp)
	lw	t3, 148(sp)
	xor	t1, t2, t3
	li	s1, 21656
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21656
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2251
logic.exit.2251:
	li	s1, 21648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2252
	j	logic.uncut.2252
logic.uncut.2252:
	lw	t2, 160(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 21664
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21664
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21664
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2253
	j	logic.exit.2253
logic.exit.2252:
	li	s1, 21660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21660
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2254
	j	logic.uncut.2254
logic.uncut.2253:
	lw	t2, 44(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 21676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21676
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2253
logic.exit.2253:
	li	s1, 21668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21660
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2252
logic.uncut.2254:
	lw	t2, 32(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 21680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21680
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21672
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2254
logic.exit.2254:
	li	s1, 21672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21672
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2255
	j	logic.uncut.2255
logic.uncut.2255:
	lw	t2, 200(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 21688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2255
logic.exit.2255:
	li	s1, 21684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21684
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2256
	j	logic.uncut.2256
logic.uncut.2256:
	lw	t2, 168(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 21696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21696
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2257
	j	logic.exit.2257
logic.exit.2256:
	li	s1, 21692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21692
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2258
	j	logic.uncut.2258
logic.uncut.2257:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 21708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21708
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2257
logic.exit.2257:
	li	s1, 21700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21692
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2256
logic.uncut.2258:
	lw	t2, 76(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 21716
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21716
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2258
logic.exit.2258:
	li	s1, 21704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2259
	j	logic.uncut.2259
logic.uncut.2259:
	lw	t2, 108(sp)
	lw	t3, 120(sp)
	slt	t1, t2, t3
	li	s1, 21724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2259
logic.exit.2259:
	li	s1, 21720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2260
	j	logic.uncut.2260
logic.uncut.2260:
	lw	t2, 192(sp)
	lw	t3, 88(sp)
	slt	t1, t2, t3
	li	s1, 21732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21732
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2261
	j	logic.exit.2261
logic.exit.2260:
	li	s1, 21728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2262
	j	logic.uncut.2262
logic.uncut.2261:
	lw	t2, 36(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 21744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21744
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2261
logic.exit.2261:
	li	s1, 21736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2260
logic.uncut.2262:
	lw	t2, 68(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 21748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21748
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21748
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21748
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21748
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2263
	j	logic.exit.2263
logic.exit.2262:
	li	s1, 21740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2265
	j	logic.uncut.2265
logic.uncut.2263:
	lw	t2, 176(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 21760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21760
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21752
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2263
logic.exit.2263:
	li	s1, 21752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2264
	j	logic.exit.2264
logic.uncut.2264:
	lw	t2, 144(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 21768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21764
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2264
logic.exit.2264:
	li	s1, 21764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2262
logic.uncut.2265:
	lw	t2, 148(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 21772
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21772
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21772
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2266
	j	logic.exit.2266
logic.exit.2265:
	li	s1, 21756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21756
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2267
	j	logic.uncut.2267
logic.uncut.2266:
	lw	t2, 120(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 21784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2266
logic.exit.2266:
	li	s1, 21776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2265
logic.uncut.2267:
	lw	t2, 80(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 21788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2267
logic.exit.2267:
	li	s1, 21780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2268
	j	logic.uncut.2268
logic.uncut.2268:
	lw	t2, 200(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 21796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21796
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2268
logic.exit.2268:
	li	s1, 21792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2269
	j	logic.uncut.2269
logic.uncut.2269:
	lw	t2, 136(sp)
	lw	t3, 76(sp)
	slt	t1, t2, t3
	li	s1, 21804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21804
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2270
	j	logic.exit.2270
logic.exit.2269:
	li	s1, 21800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21800
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2273
	j	logic.uncut.2273
logic.uncut.2270:
	lw	t2, 52(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 21820
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21820
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21808
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2270
logic.exit.2270:
	li	s1, 21808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21808
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2271
	j	logic.exit.2271
logic.uncut.2271:
	lw	t2, 72(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 21828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21824
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2271
logic.exit.2271:
	li	s1, 21824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21832
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21824
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2272
	j	logic.exit.2272
logic.uncut.2272:
	lw	t2, 176(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 21836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21832
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2272
logic.exit.2272:
	li	s1, 21832
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21800
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2269
logic.uncut.2273:
	lw	t2, 56(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 21840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21812
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2273
logic.exit.2273:
	li	s1, 21812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2274
	j	logic.uncut.2274
logic.uncut.2274:
	lw	t2, 128(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 21848
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21848
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21848
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2275
	j	logic.exit.2275
logic.exit.2274:
	li	s1, 21844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21844
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2278
	j	logic.uncut.2278
logic.uncut.2275:
	lw	t2, 72(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 21860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21852
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2275
logic.exit.2275:
	li	s1, 21852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21852
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2276
	j	logic.exit.2276
logic.uncut.2276:
	lw	t2, 112(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 21868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2276
logic.exit.2276:
	li	s1, 21864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2277
	j	logic.exit.2277
logic.uncut.2277:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 21880
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21880
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21872
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2277
logic.exit.2277:
	li	s1, 21872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21844
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2274
logic.uncut.2278:
	lw	t2, 72(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 21884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21884
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2279
	j	logic.exit.2279
logic.exit.2278:
	li	s1, 21856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2280
	j	logic.uncut.2280
logic.uncut.2279:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 21900
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21900
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2279
logic.exit.2279:
	li	s1, 21888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2278
logic.uncut.2280:
	lw	t2, 204(sp)
	lw	t3, 96(sp)
	xor	t1, t2, t3
	li	s1, 21908
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21908
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21892
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2280
logic.exit.2280:
	li	s1, 21892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21892
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2281
	j	logic.uncut.2281
logic.uncut.2281:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 21916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21916
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2282
	j	logic.exit.2282
logic.exit.2281:
	li	s1, 21912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21924
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21912
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2284
	j	logic.uncut.2284
logic.uncut.2282:
	lw	t2, 44(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 21932
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21932
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21920
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2282
logic.exit.2282:
	li	s1, 21920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21920
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2283
	j	logic.exit.2283
logic.uncut.2283:
	lw	t2, 192(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 21944
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21944
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2283
logic.exit.2283:
	li	s1, 21936
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2281
logic.uncut.2284:
	lw	t2, 140(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 21948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21948
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21924
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2284
logic.exit.2284:
	li	s1, 21924
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21924
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2285
	j	logic.uncut.2285
logic.uncut.2285:
	lw	t2, 152(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 21956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21956
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 21956
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21956
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21960
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21956
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2286
	j	logic.exit.2286
logic.exit.2285:
	li	s1, 21952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21964
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21952
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2289
	j	logic.uncut.2289
logic.uncut.2286:
	lw	t2, 116(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 21972
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21972
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21968
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21968
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21960
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2286
logic.exit.2286:
	li	s1, 21960
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21976
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21960
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2287
	j	logic.exit.2287
logic.uncut.2287:
	lw	t2, 136(sp)
	lw	t3, 56(sp)
	slt	t1, t2, t3
	li	s1, 21980
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21980
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21976
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2287
logic.exit.2287:
	li	s1, 21976
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21984
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21976
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2288
	j	logic.exit.2288
logic.uncut.2288:
	lw	t2, 28(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 21992
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 21992
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 21988
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21988
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21984
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2288
logic.exit.2288:
	li	s1, 21984
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21952
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2285
logic.uncut.2289:
	lw	t2, 212(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 22000
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22000
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 21996
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21996
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 21964
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2289
logic.exit.2289:
	li	s1, 21964
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22004
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 21964
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2290
	j	logic.uncut.2290
logic.uncut.2290:
	lw	t2, 200(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 22008
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22008
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22012
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22008
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2291
	j	logic.exit.2291
logic.exit.2290:
	li	s1, 22004
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22016
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22004
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2292
	j	logic.uncut.2292
logic.uncut.2291:
	lw	t2, 64(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	li	s1, 22024
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22024
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22020
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22020
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22012
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2291
logic.exit.2291:
	li	s1, 22012
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22004
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2290
logic.uncut.2292:
	lw	t2, 200(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 22028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22028
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22028
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22028
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22016
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2292
logic.exit.2292:
	li	s1, 22016
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22032
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22016
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2293
	j	logic.uncut.2293
logic.uncut.2293:
	lw	t2, 96(sp)
	lw	t3, 28(sp)
	slt	t1, t2, t3
	li	s1, 22036
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22036
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22032
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2293
logic.exit.2293:
	li	s1, 22032
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22040
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22032
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2294
	j	logic.uncut.2294
logic.uncut.2294:
	lw	t2, 192(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 22044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22044
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22044
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22044
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22048
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22044
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2295
	j	logic.exit.2295
logic.exit.2294:
	li	s1, 22040
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22052
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22040
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2296
	j	logic.uncut.2296
logic.uncut.2295:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 22060
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22060
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22056
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22056
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22048
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2295
logic.exit.2295:
	li	s1, 22048
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22040
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2294
logic.uncut.2296:
	lw	t2, 172(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 22064
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22064
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22068
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22064
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2297
	j	logic.exit.2297
logic.exit.2296:
	li	s1, 22052
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22072
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22052
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2298
	j	logic.uncut.2298
logic.uncut.2297:
	lw	t2, 16(sp)
	lw	t3, 212(sp)
	xor	t1, t2, t3
	li	s1, 22080
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22080
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22076
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22076
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22068
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2297
logic.exit.2297:
	li	s1, 22068
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22052
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2296
logic.uncut.2298:
	lw	t2, 24(sp)
	lw	t3, 200(sp)
	xor	t1, t2, t3
	li	s1, 22088
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22088
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22084
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22084
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22092
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22084
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2299
	j	logic.exit.2299
logic.exit.2298:
	li	s1, 22072
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22096
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22072
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2303
	j	logic.uncut.2303
logic.uncut.2299:
	lw	t2, 212(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 22100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22100
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22100
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22100
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22092
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2299
logic.exit.2299:
	li	s1, 22092
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22104
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22092
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2300
	j	logic.exit.2300
logic.uncut.2300:
	lw	t2, 184(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 22108
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22108
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22104
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2300
logic.exit.2300:
	li	s1, 22104
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22112
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22104
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2301
	j	logic.exit.2301
logic.uncut.2301:
	lw	t2, 104(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 22116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22116
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22116
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22116
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22112
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2301
logic.exit.2301:
	li	s1, 22112
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22120
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22112
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2302
	j	logic.exit.2302
logic.uncut.2302:
	lw	t2, 32(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 22124
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22124
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22120
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2302
logic.exit.2302:
	li	s1, 22120
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22072
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2298
logic.uncut.2303:
	lw	t2, 88(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 22128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22128
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22128
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22128
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22132
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22128
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2304
	j	logic.exit.2304
logic.exit.2303:
	li	s1, 22096
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22136
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22096
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2305
	j	logic.uncut.2305
logic.uncut.2304:
	lw	t2, 180(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 22144
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22144
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22140
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22140
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22132
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2304
logic.exit.2304:
	li	s1, 22132
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22096
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2303
logic.uncut.2305:
	lw	t2, 196(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 22148
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22148
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22136
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2305
logic.exit.2305:
	li	s1, 22136
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22152
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22136
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2306
	j	logic.uncut.2306
logic.uncut.2306:
	lw	t2, 140(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 22156
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22156
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22160
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22156
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2307
	j	logic.exit.2307
logic.exit.2306:
	li	s1, 22152
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22164
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22152
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2308
	j	logic.uncut.2308
logic.uncut.2307:
	lw	t2, 44(sp)
	lw	t3, 40(sp)
	slt	t1, t2, t3
	li	s1, 22168
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22168
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22160
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2307
logic.exit.2307:
	li	s1, 22160
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22152
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2306
logic.uncut.2308:
	lw	t2, 152(sp)
	lw	t3, 108(sp)
	xor	t1, t2, t3
	li	s1, 22176
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22176
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22172
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22172
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22180
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22172
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2309
	j	logic.exit.2309
logic.exit.2308:
	li	s1, 22164
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22184
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22164
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2310
	j	logic.uncut.2310
logic.uncut.2309:
	lw	t2, 200(sp)
	lw	t3, 92(sp)
	xor	t1, t2, t3
	li	s1, 22192
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22192
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22188
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22188
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22180
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2309
logic.exit.2309:
	li	s1, 22180
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22164
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2308
logic.uncut.2310:
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 22196
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22196
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22200
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22196
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2311
	j	logic.exit.2311
logic.exit.2310:
	li	s1, 22184
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22204
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22184
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2312
	j	logic.uncut.2312
logic.uncut.2311:
	lw	t2, 60(sp)
	lw	t3, 68(sp)
	slt	t1, t2, t3
	li	s1, 22208
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22208
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22200
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2311
logic.exit.2311:
	li	s1, 22200
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22184
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2310
logic.uncut.2312:
	lw	t2, 188(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 22216
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22216
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22212
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22212
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22220
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22212
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2313
	j	logic.exit.2313
logic.exit.2312:
	li	s1, 22204
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22224
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22204
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2317
	j	logic.uncut.2317
logic.uncut.2313:
	lw	t2, 148(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 22228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22228
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22228
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22228
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22220
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2313
logic.exit.2313:
	li	s1, 22220
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22232
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22220
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2314
	j	logic.exit.2314
logic.uncut.2314:
	lw	t2, 60(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 22240
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22240
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22236
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22236
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22232
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2314
logic.exit.2314:
	li	s1, 22232
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22244
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22232
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2315
	j	logic.exit.2315
logic.uncut.2315:
	lw	t2, 108(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	li	s1, 22252
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22252
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22248
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22248
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22244
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2315
logic.exit.2315:
	li	s1, 22244
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22256
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22244
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2316
	j	logic.exit.2316
logic.uncut.2316:
	lw	t2, 152(sp)
	lw	t3, 48(sp)
	slt	t1, t2, t3
	li	s1, 22260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22260
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22260
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22260
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22256
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2316
logic.exit.2316:
	li	s1, 22256
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22204
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2312
logic.uncut.2317:
	lw	t2, 52(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 22264
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22264
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22268
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22264
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2318
	j	logic.exit.2318
logic.exit.2317:
	li	s1, 22224
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22272
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22224
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2319
	j	logic.uncut.2319
logic.uncut.2318:
	lw	t2, 192(sp)
	lw	t3, 132(sp)
	xor	t1, t2, t3
	li	s1, 22280
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22280
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22276
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22276
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22268
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2318
logic.exit.2318:
	li	s1, 22268
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22224
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2317
logic.uncut.2319:
	lw	t2, 152(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 22284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22284
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22284
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22284
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22288
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22284
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2320
	j	logic.exit.2320
logic.exit.2319:
	li	s1, 22272
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22292
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22272
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2323
	j	logic.uncut.2323
logic.uncut.2320:
	lw	t2, 212(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 22296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22296
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22296
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22296
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22288
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2320
logic.exit.2320:
	li	s1, 22288
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22300
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22288
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2321
	j	logic.exit.2321
logic.uncut.2321:
	lw	t2, 16(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 22304
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22304
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22300
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2321
logic.exit.2321:
	li	s1, 22300
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22308
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22300
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2322
	j	logic.exit.2322
logic.uncut.2322:
	lw	t2, 20(sp)
	lw	t3, 180(sp)
	slt	t1, t2, t3
	li	s1, 22312
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22312
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22308
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2322
logic.exit.2322:
	li	s1, 22308
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22272
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2319
logic.uncut.2323:
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	xor	t1, t2, t3
	li	s1, 22320
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22320
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22316
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22316
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22292
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2323
logic.exit.2323:
	li	s1, 22292
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22324
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22292
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2324
	j	logic.uncut.2324
logic.uncut.2324:
	lw	t2, 76(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 22332
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22332
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22328
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22328
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22336
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22328
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2325
	j	logic.exit.2325
logic.exit.2324:
	li	s1, 22324
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22340
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22324
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2326
	j	logic.uncut.2326
logic.uncut.2325:
	lw	t2, 184(sp)
	lw	t3, 116(sp)
	xor	t1, t2, t3
	li	s1, 22348
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22348
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22344
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22344
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22336
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2325
logic.exit.2325:
	li	s1, 22336
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22324
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2324
logic.uncut.2326:
	lw	t2, 100(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 22352
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22352
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22340
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2326
logic.exit.2326:
	li	s1, 22340
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22356
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22340
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2327
	j	logic.uncut.2327
logic.uncut.2327:
	lw	t2, 48(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 22364
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22364
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22360
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22360
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22368
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22360
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2328
	j	logic.exit.2328
logic.exit.2327:
	li	s1, 22356
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22372
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22356
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2330
	j	logic.uncut.2330
logic.uncut.2328:
	lw	t2, 68(sp)
	lw	t3, 52(sp)
	slt	t1, t2, t3
	li	s1, 22376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22376
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22376
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22376
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22368
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2328
logic.exit.2328:
	li	s1, 22368
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22380
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22368
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2329
	j	logic.exit.2329
logic.uncut.2329:
	lw	t2, 180(sp)
	lw	t3, 24(sp)
	xor	t1, t2, t3
	li	s1, 22388
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22388
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22384
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22384
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22380
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2329
logic.exit.2329:
	li	s1, 22380
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22356
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2327
logic.uncut.2330:
	lw	t2, 116(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 22392
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22392
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22396
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22392
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2331
	j	logic.exit.2331
logic.exit.2330:
	li	s1, 22372
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22400
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22372
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2332
	j	logic.uncut.2332
logic.uncut.2331:
	lw	t2, 64(sp)
	lw	t3, 160(sp)
	xor	t1, t2, t3
	li	s1, 22408
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22408
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22404
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22404
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22396
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2331
logic.exit.2331:
	li	s1, 22396
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22372
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2330
logic.uncut.2332:
	lw	t2, 92(sp)
	lw	t3, 36(sp)
	slt	t1, t2, t3
	li	s1, 22412
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22412
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22400
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2332
logic.exit.2332:
	li	s1, 22400
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22416
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22400
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2333
	j	logic.uncut.2333
logic.uncut.2333:
	lw	t2, 172(sp)
	lw	t3, 196(sp)
	slt	t1, t2, t3
	li	s1, 22420
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22420
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22424
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22420
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2334
	j	logic.exit.2334
logic.exit.2333:
	li	s1, 22416
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22428
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22416
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2335
	j	logic.uncut.2335
logic.uncut.2334:
	lw	t2, 68(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 22432
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22432
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22424
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2334
logic.exit.2334:
	li	s1, 22424
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22416
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2333
logic.uncut.2335:
	lw	t2, 84(sp)
	lw	t3, 60(sp)
	slt	t1, t2, t3
	li	s1, 22436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22436
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22436
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22436
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22440
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22436
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2336
	j	logic.exit.2336
logic.exit.2335:
	li	s1, 22428
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22444
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22428
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2338
	j	logic.uncut.2338
logic.uncut.2336:
	lw	t2, 64(sp)
	lw	t3, 20(sp)
	slt	t1, t2, t3
	li	s1, 22448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22448
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22448
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22448
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22440
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2336
logic.exit.2336:
	li	s1, 22440
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22452
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22440
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2337
	j	logic.exit.2337
logic.uncut.2337:
	lw	t2, 124(sp)
	lw	t3, 100(sp)
	xor	t1, t2, t3
	li	s1, 22460
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22460
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22456
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22456
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22452
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2337
logic.exit.2337:
	li	s1, 22452
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22428
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2335
logic.uncut.2338:
	lw	t2, 200(sp)
	lw	t3, 184(sp)
	xor	t1, t2, t3
	li	s1, 22468
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22468
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22464
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22464
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22472
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22464
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2339
	j	logic.exit.2339
logic.exit.2338:
	li	s1, 22444
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22476
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22444
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2340
	j	logic.uncut.2340
logic.uncut.2339:
	lw	t2, 60(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 22480
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22480
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22472
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2339
logic.exit.2339:
	li	s1, 22472
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22444
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2338
logic.uncut.2340:
	lw	t2, 56(sp)
	lw	t3, 208(sp)
	xor	t1, t2, t3
	li	s1, 22488
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22488
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22484
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22484
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22476
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2340
logic.exit.2340:
	li	s1, 22476
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22492
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22476
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2341
	j	logic.uncut.2341
logic.uncut.2341:
	lw	t2, 56(sp)
	lw	t3, 128(sp)
	xor	t1, t2, t3
	li	s1, 22500
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22500
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22496
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22496
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22492
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2341
logic.exit.2341:
	li	s1, 22492
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22504
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22492
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2342
	j	logic.uncut.2342
logic.uncut.2342:
	lw	t2, 180(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 22512
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22512
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22508
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22508
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22516
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22508
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2343
	j	logic.exit.2343
logic.exit.2342:
	li	s1, 22504
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22520
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22504
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2345
	j	logic.uncut.2345
logic.uncut.2343:
	lw	t2, 164(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 22524
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22524
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22516
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2343
logic.exit.2343:
	li	s1, 22516
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22528
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22516
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2344
	j	logic.exit.2344
logic.uncut.2344:
	lw	t2, 112(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 22532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22532
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22532
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22532
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22528
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2344
logic.exit.2344:
	li	s1, 22528
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22504
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2342
logic.uncut.2345:
	lw	t2, 20(sp)
	lw	t3, 16(sp)
	slt	t1, t2, t3
	li	s1, 22536
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22536
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22540
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22536
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2346
	j	logic.exit.2346
logic.exit.2345:
	li	s1, 22520
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22544
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22520
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2349
	j	logic.uncut.2349
logic.uncut.2346:
	lw	t2, 196(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 22548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22548
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22548
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22548
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22540
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2346
logic.exit.2346:
	li	s1, 22540
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22552
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22540
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2347
	j	logic.exit.2347
logic.uncut.2347:
	lw	t2, 152(sp)
	lw	t3, 196(sp)
	xor	t1, t2, t3
	li	s1, 22560
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22560
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22556
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22556
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22552
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2347
logic.exit.2347:
	li	s1, 22552
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22564
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22552
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2348
	j	logic.exit.2348
logic.uncut.2348:
	lw	t2, 64(sp)
	lw	t3, 188(sp)
	slt	t1, t2, t3
	li	s1, 22568
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22568
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22564
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2348
logic.exit.2348:
	li	s1, 22564
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22520
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2345
logic.uncut.2349:
	lw	t2, 212(sp)
	lw	t3, 204(sp)
	slt	t1, t2, t3
	li	s1, 22572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22572
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22572
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22572
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22544
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2349
logic.exit.2349:
	li	s1, 22544
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22576
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22544
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2350
	j	logic.uncut.2350
logic.uncut.2350:
	lw	t2, 32(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 22580
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22580
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22576
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2350
logic.exit.2350:
	li	s1, 22576
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22584
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22576
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2351
	j	logic.uncut.2351
logic.uncut.2351:
	lw	t2, 68(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 22588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22588
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22588
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22588
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22592
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22588
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2352
	j	logic.exit.2352
logic.exit.2351:
	li	s1, 22584
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22596
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22584
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2355
	j	logic.uncut.2355
logic.uncut.2352:
	lw	t2, 32(sp)
	lw	t3, 192(sp)
	slt	t1, t2, t3
	li	s1, 22600
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22600
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22592
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2352
logic.exit.2352:
	li	s1, 22592
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22604
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22592
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2353
	j	logic.exit.2353
logic.uncut.2353:
	lw	t2, 208(sp)
	lw	t3, 16(sp)
	xor	t1, t2, t3
	li	s1, 22612
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22612
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22608
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22608
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22604
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2353
logic.exit.2353:
	li	s1, 22604
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22616
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22604
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2354
	j	logic.exit.2354
logic.uncut.2354:
	lw	t2, 160(sp)
	lw	t3, 116(sp)
	slt	t1, t2, t3
	li	s1, 22620
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22620
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22616
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2354
logic.exit.2354:
	li	s1, 22616
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22584
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2351
logic.uncut.2355:
	lw	t2, 36(sp)
	lw	t3, 124(sp)
	slt	t1, t2, t3
	li	s1, 22624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22624
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22624
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22624
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22596
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2355
logic.exit.2355:
	li	s1, 22596
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22628
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22596
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2356
	j	logic.uncut.2356
logic.uncut.2356:
	lw	t2, 148(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 22632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22632
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22632
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22632
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22628
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2356
logic.exit.2356:
	li	s1, 22628
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22636
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22628
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2357
	j	logic.uncut.2357
logic.uncut.2357:
	lw	t2, 172(sp)
	lw	t3, 40(sp)
	xor	t1, t2, t3
	li	s1, 22644
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22644
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22640
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22640
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22636
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2357
logic.exit.2357:
	li	s1, 22636
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22648
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22636
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2358
	j	logic.uncut.2358
logic.uncut.2358:
	lw	t2, 176(sp)
	lw	t3, 184(sp)
	slt	t1, t2, t3
	li	s1, 22652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22652
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22652
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22652
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22648
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2358
logic.exit.2358:
	li	s1, 22648
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22656
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22648
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2359
	j	logic.uncut.2359
logic.uncut.2359:
	lw	t2, 128(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	li	s1, 22664
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22664
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22660
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22660
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22656
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2359
logic.exit.2359:
	li	s1, 22656
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22668
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22656
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2360
	j	logic.uncut.2360
logic.uncut.2360:
	lw	t2, 92(sp)
	lw	t3, 80(sp)
	slt	t1, t2, t3
	li	s1, 22672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22672
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22672
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22672
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22668
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2360
logic.exit.2360:
	li	s1, 22668
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22676
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22668
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2361
	j	logic.uncut.2361
logic.uncut.2361:
	lw	t2, 108(sp)
	lw	t3, 140(sp)
	slt	t1, t2, t3
	li	s1, 22680
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22680
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22684
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22680
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2362
	j	logic.exit.2362
logic.exit.2361:
	li	s1, 22676
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22688
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22676
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2363
	j	logic.uncut.2363
logic.uncut.2362:
	lw	t2, 200(sp)
	lw	t3, 112(sp)
	slt	t1, t2, t3
	li	s1, 22692
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22692
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22684
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2362
logic.exit.2362:
	li	s1, 22684
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22676
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2361
logic.uncut.2363:
	lw	t2, 148(sp)
	lw	t3, 172(sp)
	slt	t1, t2, t3
	li	s1, 22696
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22696
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22700
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22696
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2364
	j	logic.exit.2364
logic.exit.2363:
	li	s1, 22688
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22704
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22688
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2365
	j	logic.uncut.2365
logic.uncut.2364:
	lw	t2, 176(sp)
	lw	t3, 212(sp)
	slt	t1, t2, t3
	li	s1, 22708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22708
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22708
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22708
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22700
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2364
logic.exit.2364:
	li	s1, 22700
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22688
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2363
logic.uncut.2365:
	lw	t2, 112(sp)
	lw	t3, 144(sp)
	xor	t1, t2, t3
	li	s1, 22716
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22716
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22712
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22712
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22704
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2365
logic.exit.2365:
	li	s1, 22704
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22720
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22704
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2366
	j	logic.uncut.2366
logic.uncut.2366:
	lw	t2, 184(sp)
	lw	t3, 208(sp)
	slt	t1, t2, t3
	li	s1, 22724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22724
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22724
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22724
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22720
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2366
logic.exit.2366:
	li	s1, 22720
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22728
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22720
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2367
	j	logic.uncut.2367
logic.uncut.2367:
	lw	t2, 100(sp)
	lw	t3, 100(sp)
	slt	t1, t2, t3
	li	s1, 22732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22732
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22732
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22732
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22736
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22732
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2368
	j	logic.exit.2368
logic.exit.2367:
	li	s1, 22728
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22740
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22728
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2369
	j	logic.uncut.2369
logic.uncut.2368:
	lw	t2, 72(sp)
	lw	t3, 152(sp)
	xor	t1, t2, t3
	li	s1, 22748
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22748
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22744
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22744
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22736
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2368
logic.exit.2368:
	li	s1, 22736
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22728
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2367
logic.uncut.2369:
	lw	t2, 148(sp)
	lw	t3, 200(sp)
	slt	t1, t2, t3
	li	s1, 22752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22752
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22752
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22752
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22756
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22752
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2370
	j	logic.exit.2370
logic.exit.2369:
	li	s1, 22740
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22760
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22740
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2371
	j	logic.uncut.2371
logic.uncut.2370:
	lw	t2, 176(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 22764
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22764
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22756
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2370
logic.exit.2370:
	li	s1, 22756
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22740
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2369
logic.uncut.2371:
	lw	t2, 188(sp)
	lw	t3, 164(sp)
	xor	t1, t2, t3
	li	s1, 22772
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22772
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22768
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22768
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22776
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22768
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2372
	j	logic.exit.2372
logic.exit.2371:
	li	s1, 22760
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22780
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22760
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2373
	j	logic.uncut.2373
logic.uncut.2372:
	lw	t2, 200(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 22784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22784
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22784
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22784
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22776
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2372
logic.exit.2372:
	li	s1, 22776
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22760
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2371
logic.uncut.2373:
	lw	t2, 176(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 22788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22788
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22788
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22788
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22792
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22788
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2374
	j	logic.exit.2374
logic.exit.2373:
	li	s1, 22780
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22796
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22780
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2376
	j	logic.uncut.2376
logic.uncut.2374:
	lw	t2, 28(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 22800
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22800
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22792
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2374
logic.exit.2374:
	li	s1, 22792
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22804
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22792
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2375
	j	logic.exit.2375
logic.uncut.2375:
	lw	t2, 100(sp)
	lw	t3, 148(sp)
	slt	t1, t2, t3
	li	s1, 22808
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22808
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22804
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2375
logic.exit.2375:
	li	s1, 22804
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22780
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2373
logic.uncut.2376:
	lw	t2, 152(sp)
	lw	t3, 144(sp)
	slt	t1, t2, t3
	li	s1, 22812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22812
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22812
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22812
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22816
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22812
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2377
	j	logic.exit.2377
logic.exit.2376:
	li	s1, 22796
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22820
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22796
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2378
	j	logic.uncut.2378
logic.uncut.2377:
	lw	t2, 108(sp)
	lw	t3, 128(sp)
	slt	t1, t2, t3
	li	s1, 22824
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22824
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22816
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2377
logic.exit.2377:
	li	s1, 22816
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22796
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2376
logic.uncut.2378:
	lw	t2, 148(sp)
	lw	t3, 32(sp)
	xor	t1, t2, t3
	li	s1, 22832
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22832
	add	s1, s1, sp
	lw	t2, 0(s1)
	snez	t1, t2
	li	s1, 22828
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22828
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22836
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22828
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2379
	j	logic.exit.2379
logic.exit.2378:
	li	s1, 22820
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22840
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22820
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2380
	j	logic.uncut.2380
logic.uncut.2379:
	lw	t2, 40(sp)
	lw	t3, 140(sp)
	xor	t1, t2, t3
	li	s1, 22848
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22848
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22844
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22844
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22836
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2379
logic.exit.2379:
	li	s1, 22836
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22820
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2378
logic.uncut.2380:
	lw	t2, 160(sp)
	lw	t3, 84(sp)
	slt	t1, t2, t3
	li	s1, 22852
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22852
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22840
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2380
logic.exit.2380:
	li	s1, 22840
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22856
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22840
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2381
	j	logic.uncut.2381
logic.uncut.2381:
	lw	t2, 92(sp)
	lw	t3, 156(sp)
	slt	t1, t2, t3
	li	s1, 22860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22860
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22860
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22860
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22856
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2381
logic.exit.2381:
	li	s1, 22856
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22864
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22856
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2382
	j	logic.uncut.2382
logic.uncut.2382:
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	slt	t1, t2, t3
	li	s1, 22868
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22868
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22864
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2382
logic.exit.2382:
	li	s1, 22864
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22872
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22864
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2383
	j	logic.uncut.2383
logic.uncut.2383:
	lw	t2, 136(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 22876
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22876
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22872
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2383
logic.exit.2383:
	li	s1, 22872
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22880
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22872
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2384
	j	logic.uncut.2384
logic.uncut.2384:
	lw	t2, 180(sp)
	lw	t3, 108(sp)
	slt	t1, t2, t3
	li	s1, 22884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22884
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22884
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22884
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22880
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2384
logic.exit.2384:
	li	s1, 22880
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22888
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22880
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2385
	j	logic.uncut.2385
logic.uncut.2385:
	lw	t2, 136(sp)
	lw	t3, 32(sp)
	slt	t1, t2, t3
	li	s1, 22892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22892
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22892
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22892
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22888
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2385
logic.exit.2385:
	li	s1, 22888
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22896
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22888
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2386
	j	logic.uncut.2386
logic.uncut.2386:
	lw	t2, 84(sp)
	lw	t3, 104(sp)
	slt	t1, t2, t3
	li	s1, 22900
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22900
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22896
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2386
logic.exit.2386:
	li	s1, 22896
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22904
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22896
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2387
	j	logic.uncut.2387
logic.uncut.2387:
	lw	t2, 20(sp)
	lw	t3, 152(sp)
	slt	t1, t2, t3
	li	s1, 22908
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22908
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22912
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22908
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2388
	j	logic.exit.2388
logic.exit.2387:
	li	s1, 22904
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22916
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22904
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2389
	j	logic.uncut.2389
logic.uncut.2388:
	lw	t2, 200(sp)
	lw	t3, 56(sp)
	xor	t1, t2, t3
	li	s1, 22924
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22924
	add	s1, s1, sp
	lw	t2, 0(s1)
	seqz	t1, t2
	li	s1, 22920
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22920
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22912
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2388
logic.exit.2388:
	li	s1, 22912
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22904
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2387
logic.uncut.2389:
	lw	t2, 16(sp)
	lw	t3, 160(sp)
	slt	t1, t2, t3
	li	s1, 22928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22928
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22928
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22928
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22932
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22928
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2390
	j	logic.exit.2390
logic.exit.2389:
	li	s1, 22916
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22936
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22916
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.exit.2391
	j	logic.uncut.2391
logic.uncut.2390:
	lw	t2, 96(sp)
	lw	t3, 72(sp)
	slt	t1, t2, t3
	li	s1, 22940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22940
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22940
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22940
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22932
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2390
logic.exit.2390:
	li	s1, 22932
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22916
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2389
logic.uncut.2391:
	lw	t2, 112(sp)
	lw	t3, 132(sp)
	slt	t1, t2, t3
	li	s1, 22944
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22944
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22948
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22944
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,logic.uncut.2392
	j	logic.exit.2392
logic.exit.2391:
	li	s1, 22936
	add	s1, s1, sp
	lb	t2, 0(s1)
	bne	t2,zero,for.body.18
	j	for.exit.18
logic.uncut.2392:
	lw	t2, 136(sp)
	lw	t3, 92(sp)
	slt	t1, t2, t3
	li	s1, 22952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22952
	add	s1, s1, sp
	lb	t2, 0(s1)
	xori	t1, t2, 1
	li	s1, 22952
	add	s1, s1, sp
	sb	t1, 0(s1)
	li	s1, 22952
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22948
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2392
logic.exit.2392:
	li	s1, 22948
	add	s1, s1, sp
	lb	t2, 0(s1)
	mv	t1, t2
	li	s1, 22936
	add	s1, s1, sp
	sb	t1, 0(s1)
	j	logic.exit.2391
if.true.5:
	la	t1, anon.strconst
	li	s1, 22960
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22960
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	t1, t2
	li	s1, 22956
	add	s1, s1, sp
	sw	t1, 0(s1)
	li	s1, 22956
	add	s1, s1, sp
	lw	t2, 0(s1)
	mv	a0, t2
	call	println
	j	if.exit.5
if.false.5:
	j	if.exit.5
if.exit.5:
	j	exit.18
mid:
	j	logic.exit
mid.1:
	j	logic.exit.1
mid.2:
	j	logic.exit.2
mid.3:
	j	logic.exit.3
mid.4:
	j	logic.exit.4
mid.5:
	j	logic.exit.5
mid.6:
	j	logic.exit.6
mid.7:
	j	logic.exit.7
mid.8:
	j	logic.exit.8
mid.9:
	j	logic.exit.9
mid.10:
	j	logic.exit.7
mid.11:
	j	logic.exit.10
mid.12:
	j	logic.exit.11
mid.13:
	j	logic.exit.9
mid.14:
	j	logic.exit.12
mid.15:
	j	logic.exit.13
mid.16:
	j	logic.exit.14
mid.17:
	j	logic.exit.15
mid.18:
	j	logic.exit.16
mid.19:
	j	logic.exit.17
mid.20:
	j	logic.exit.18
mid.21:
	j	logic.exit.19
mid.22:
	j	logic.exit.20
mid.23:
	j	logic.exit.18
mid.24:
	j	logic.exit.21
mid.25:
	j	logic.exit.32
mid.26:
	j	logic.exit.22
mid.27:
	j	logic.exit.23
mid.28:
	j	logic.exit.24
mid.29:
	j	logic.exit.25
mid.30:
	j	logic.exit.26
mid.31:
	j	logic.exit.27
mid.32:
	j	logic.exit.28
mid.33:
	j	logic.exit.29
mid.34:
	j	logic.exit.30
mid.35:
	j	logic.exit.31
mid.36:
	j	logic.exit.20
mid.37:
	j	logic.exit.33
mid.38:
	j	logic.exit.34
mid.39:
	j	logic.exit.36
mid.40:
	j	logic.exit.35
mid.41:
	j	logic.exit.33
mid.42:
	j	logic.exit.37
mid.43:
	j	logic.exit.38
mid.44:
	j	logic.exit.36
mid.45:
	j	logic.exit.39
mid.46:
	j	logic.exit.40
mid.47:
	j	logic.exit.41
mid.48:
	j	logic.exit.42
mid.49:
	j	logic.exit.43
mid.50:
	j	logic.exit.41
mid.51:
	j	logic.exit.44
mid.52:
	j	logic.exit.48
mid.53:
	j	logic.exit.45
mid.54:
	j	logic.exit.46
mid.55:
	j	logic.exit.47
mid.56:
	j	logic.exit.43
mid.57:
	j	logic.exit.49
mid.58:
	j	logic.exit.50
mid.59:
	j	logic.exit.52
mid.60:
	j	logic.exit.51
mid.61:
	j	logic.exit.49
mid.62:
	j	logic.exit.53
mid.63:
	j	logic.exit.58
mid.64:
	j	logic.exit.54
mid.65:
	j	logic.exit.55
mid.66:
	j	logic.exit.56
mid.67:
	j	logic.exit.57
mid.68:
	j	logic.exit.52
mid.69:
	j	logic.exit.59
mid.70:
	j	logic.exit.60
mid.71:
	j	logic.exit.61
mid.72:
	j	logic.exit.59
mid.73:
	j	logic.exit.62
mid.74:
	j	logic.exit.65
mid.75:
	j	logic.exit.63
mid.76:
	j	logic.exit.64
mid.77:
	j	logic.exit.61
mid.78:
	j	logic.exit.66
mid.79:
	j	logic.exit.67
mid.80:
	j	logic.exit.68
mid.81:
	j	logic.exit.69
mid.82:
	j	logic.exit.71
mid.83:
	j	logic.exit.70
mid.84:
	j	logic.exit.68
mid.85:
	j	logic.exit.72
mid.86:
	j	logic.exit.73
mid.87:
	j	logic.exit.74
mid.88:
	j	logic.exit.75
mid.89:
	j	logic.exit.73
mid.90:
	j	logic.exit.76
mid.91:
	j	logic.exit.77
mid.92:
	j	logic.exit.75
mid.93:
	j	logic.exit.78
mid.94:
	j	logic.exit.79
mid.95:
	j	logic.exit.77
mid.96:
	j	logic.exit.80
mid.97:
	j	logic.exit.81
mid.98:
	j	logic.exit.82
mid.99:
	j	logic.exit.83
mid.100:
	j	logic.exit.84
mid.101:
	j	logic.exit.85
mid.102:
	j	logic.exit.86
mid.103:
	j	logic.exit.87
mid.104:
	j	logic.exit.88
mid.105:
	j	logic.exit.86
mid.106:
	j	logic.exit.89
mid.107:
	j	logic.exit.90
mid.108:
	j	logic.exit.91
mid.109:
	j	logic.exit.89
mid.110:
	j	logic.exit.92
mid.111:
	j	logic.exit.93
mid.112:
	j	logic.exit.94
mid.113:
	j	logic.exit.95
mid.114:
	j	logic.exit.93
mid.115:
	j	logic.exit.96
mid.116:
	j	logic.exit.97
mid.117:
	j	logic.exit.98
mid.118:
	j	logic.exit.99
mid.119:
	j	logic.exit.97
mid.120:
	j	logic.exit.100
mid.121:
	j	logic.exit.101
mid.122:
	j	logic.exit.99
mid.123:
	j	logic.exit.102
mid.124:
	j	logic.exit.110
mid.125:
	j	logic.exit.103
mid.126:
	j	logic.exit.104
mid.127:
	j	logic.exit.105
mid.128:
	j	logic.exit.106
mid.129:
	j	logic.exit.107
mid.130:
	j	logic.exit.108
mid.131:
	j	logic.exit.109
mid.132:
	j	logic.exit.101
mid.133:
	j	logic.exit.111
mid.134:
	j	logic.exit.112
mid.135:
	j	logic.exit.110
mid.136:
	j	logic.exit.113
mid.137:
	j	logic.exit.114
mid.138:
	j	logic.exit.112
mid.139:
	j	logic.exit.115
mid.140:
	j	logic.exit.116
mid.141:
	j	logic.exit.114
mid.142:
	j	logic.exit.117
mid.143:
	j	logic.exit.119
mid.144:
	j	logic.exit.118
mid.145:
	j	logic.exit.116
mid.146:
	j	logic.exit.120
mid.147:
	j	logic.exit.121
mid.148:
	j	logic.exit.122
mid.149:
	j	logic.exit.123
mid.150:
	j	logic.exit.121
mid.151:
	j	logic.exit.124
mid.152:
	j	logic.exit.125
mid.153:
	j	logic.exit.123
mid.154:
	j	logic.exit.126
mid.155:
	j	logic.exit.127
mid.156:
	j	logic.exit.128
mid.157:
	j	logic.exit.129
mid.158:
	j	logic.exit.130
mid.159:
	j	logic.exit.132
mid.160:
	j	logic.exit.131
mid.161:
	j	logic.exit.129
mid.162:
	j	logic.exit.133
mid.163:
	j	logic.exit.134
mid.164:
	j	logic.exit.136
mid.165:
	j	logic.exit.135
mid.166:
	j	logic.exit.133
mid.167:
	j	logic.exit.137
mid.168:
	j	logic.exit.138
mid.169:
	j	logic.exit.136
mid.170:
	j	logic.exit.139
mid.171:
	j	logic.exit.140
mid.172:
	j	logic.exit.141
mid.173:
	j	logic.exit.142
mid.174:
	j	logic.exit.140
mid.175:
	j	logic.exit.143
mid.176:
	j	logic.exit.144
mid.177:
	j	logic.exit.142
mid.178:
	j	logic.exit.145
mid.179:
	j	logic.exit.146
mid.180:
	j	logic.exit.147
mid.181:
	j	logic.exit.145
mid.182:
	j	logic.exit.148
mid.183:
	j	logic.exit.149
mid.184:
	j	logic.exit.150
mid.185:
	j	logic.exit.151
mid.186:
	j	logic.exit.152
mid.187:
	j	logic.exit.153
mid.188:
	j	logic.exit.154
mid.189:
	j	logic.exit.155
mid.190:
	j	logic.exit.153
mid.191:
	j	logic.exit.156
mid.192:
	j	logic.exit.157
mid.193:
	j	logic.exit.158
mid.194:
	j	logic.exit.159
mid.195:
	j	logic.exit.160
mid.196:
	j	logic.exit.161
mid.197:
	j	logic.exit.159
mid.198:
	j	logic.exit.162
mid.199:
	j	logic.exit.163
mid.200:
	j	logic.exit.164
mid.201:
	j	logic.exit.165
mid.202:
	j	logic.exit.163
mid.203:
	j	logic.exit.166
mid.204:
	j	logic.exit.167
mid.205:
	j	logic.exit.168
mid.206:
	j	logic.exit.169
mid.207:
	j	logic.exit.167
mid.208:
	j	logic.exit.170
mid.209:
	j	logic.exit.172
mid.210:
	j	logic.exit.171
mid.211:
	j	logic.exit.169
mid.212:
	j	logic.exit.173
mid.213:
	j	logic.exit.174
mid.214:
	j	logic.exit.172
mid.215:
	j	logic.exit.175
mid.216:
	j	logic.exit.176
mid.217:
	j	logic.exit.177
mid.218:
	j	logic.exit.180
mid.219:
	j	logic.exit.178
mid.220:
	j	logic.exit.179
mid.221:
	j	logic.exit.176
mid.222:
	j	logic.exit.181
mid.223:
	j	logic.exit.182
mid.224:
	j	logic.exit.185
mid.225:
	j	logic.exit.183
mid.226:
	j	logic.exit.184
mid.227:
	j	logic.exit.181
mid.228:
	j	logic.exit.186
mid.229:
	j	logic.exit.187
mid.230:
	j	logic.exit.185
mid.231:
	j	logic.exit.188
mid.232:
	j	logic.exit.189
mid.233:
	j	logic.exit.191
mid.234:
	j	logic.exit.190
mid.235:
	j	logic.exit.188
mid.236:
	j	logic.exit.192
mid.237:
	j	logic.exit.193
mid.238:
	j	logic.exit.196
mid.239:
	j	logic.exit.194
mid.240:
	j	logic.exit.195
mid.241:
	j	logic.exit.192
mid.242:
	j	logic.exit.197
mid.243:
	j	logic.exit.198
mid.244:
	j	logic.exit.199
mid.245:
	j	logic.exit.197
mid.246:
	j	logic.exit.200
mid.247:
	j	logic.exit.201
mid.248:
	j	logic.exit.202
mid.249:
	j	logic.exit.203
mid.250:
	j	logic.exit.201
mid.251:
	j	logic.exit.204
mid.252:
	j	logic.exit.205
mid.253:
	j	logic.exit.203
mid.254:
	j	logic.exit.206
mid.255:
	j	logic.exit.210
mid.256:
	j	logic.exit.207
mid.257:
	j	logic.exit.208
mid.258:
	j	logic.exit.209
mid.259:
	j	logic.exit.205
mid.260:
	j	logic.exit.211
mid.261:
	j	logic.exit.212
mid.262:
	j	logic.exit.210
mid.263:
	j	logic.exit.213
mid.264:
	j	logic.exit.214
mid.265:
	j	logic.exit.215
mid.266:
	j	logic.exit.213
mid.267:
	j	logic.exit.216
mid.268:
	j	logic.exit.217
mid.269:
	j	logic.exit.215
mid.270:
	j	logic.exit.218
mid.271:
	j	logic.exit.219
mid.272:
	j	logic.exit.217
mid.273:
	j	logic.exit.220
mid.274:
	j	logic.exit.224
mid.275:
	j	logic.exit.221
mid.276:
	j	logic.exit.222
mid.277:
	j	logic.exit.223
mid.278:
	j	logic.exit.219
mid.279:
	j	logic.exit.225
mid.280:
	j	logic.exit.226
mid.281:
	j	logic.exit.224
mid.282:
	j	logic.exit.227
mid.283:
	j	logic.exit.230
mid.284:
	j	logic.exit.228
mid.285:
	j	logic.exit.229
mid.286:
	j	logic.exit.226
mid.287:
	j	logic.exit.231
mid.288:
	j	logic.exit.232
mid.289:
	j	logic.exit.233
mid.290:
	j	logic.exit.231
mid.291:
	j	logic.exit.234
mid.292:
	j	logic.exit.235
mid.293:
	j	logic.exit.237
mid.294:
	j	logic.exit.236
mid.295:
	j	logic.exit.234
mid.296:
	j	logic.exit.238
mid.297:
	j	logic.exit.239
mid.298:
	j	logic.exit.237
mid.299:
	j	logic.exit.240
mid.300:
	j	logic.exit.241
mid.301:
	j	logic.exit.242
mid.302:
	j	logic.exit.240
mid.303:
	j	logic.exit.243
mid.304:
	j	logic.exit.245
mid.305:
	j	logic.exit.244
mid.306:
	j	logic.exit.242
mid.307:
	j	logic.exit.246
mid.308:
	j	logic.exit.247
mid.309:
	j	logic.exit.245
mid.310:
	j	logic.exit.248
mid.311:
	j	logic.exit.249
mid.312:
	j	logic.exit.250
mid.313:
	j	logic.exit.252
mid.314:
	j	logic.exit.251
mid.315:
	j	logic.exit.249
mid.316:
	j	logic.exit.253
mid.317:
	j	logic.exit.256
mid.318:
	j	logic.exit.254
mid.319:
	j	logic.exit.255
mid.320:
	j	logic.exit.252
mid.321:
	j	logic.exit.257
mid.322:
	j	logic.exit.258
mid.323:
	j	logic.exit.259
mid.324:
	j	logic.exit.262
mid.325:
	j	logic.exit.260
mid.326:
	j	logic.exit.261
mid.327:
	j	logic.exit.258
mid.328:
	j	logic.exit.263
mid.329:
	j	logic.exit.264
mid.330:
	j	logic.exit.265
mid.331:
	j	logic.exit.266
mid.332:
	j	logic.exit.267
mid.333:
	j	logic.exit.268
mid.334:
	j	logic.exit.269
mid.335:
	j	logic.exit.270
mid.336:
	j	logic.exit.268
mid.337:
	j	logic.exit.271
mid.338:
	j	logic.exit.272
mid.339:
	j	logic.exit.270
mid.340:
	j	logic.exit.273
mid.341:
	j	logic.exit.274
mid.342:
	j	logic.exit.275
mid.343:
	j	logic.exit.276
mid.344:
	j	logic.exit.274
mid.345:
	j	logic.exit.277
mid.346:
	j	logic.exit.278
mid.347:
	j	logic.exit.276
mid.348:
	j	logic.exit.279
mid.349:
	j	logic.exit.280
mid.350:
	j	logic.exit.278
mid.351:
	j	logic.exit.281
mid.352:
	j	logic.exit.283
mid.353:
	j	logic.exit.282
mid.354:
	j	logic.exit.280
mid.355:
	j	logic.exit.284
mid.356:
	j	logic.exit.285
mid.357:
	j	logic.exit.283
mid.358:
	j	logic.exit.286
mid.359:
	j	logic.exit.287
mid.360:
	j	logic.exit.285
mid.361:
	j	logic.exit.288
mid.362:
	j	logic.exit.289
mid.363:
	j	logic.exit.290
mid.364:
	j	logic.exit.291
mid.365:
	j	logic.exit.292
mid.366:
	j	logic.exit.293
mid.367:
	j	logic.exit.294
mid.368:
	j	logic.exit.295
mid.369:
	j	logic.exit.296
mid.370:
	j	logic.exit.294
mid.371:
	j	logic.exit.297
mid.372:
	j	logic.exit.298
mid.373:
	j	logic.exit.296
mid.374:
	j	logic.exit.299
mid.375:
	j	logic.exit
mid.376:
	j	logic.exit.298
mid.377:
	j	logic.exit.300
mid.378:
	j	logic.exit.301
mid.379:
	j	logic.exit.302
mid.380:
	j	logic.exit.303
mid.381:
	j	logic.exit.304
mid.382:
	j	logic.exit.305
mid.383:
	j	logic.exit.306
mid.384:
	j	logic.exit.307
mid.385:
	j	logic.exit.308
mid.386:
	j	logic.exit.306
mid.387:
	j	logic.exit.309
mid.388:
	j	logic.exit.310
mid.389:
	j	logic.exit.308
mid.390:
	j	logic.exit.311
mid.391:
	j	logic.exit.312
mid.392:
	j	logic.exit.313
mid.393:
	j	logic.exit.314
mid.394:
	j	logic.exit.315
mid.395:
	j	logic.exit.316
mid.396:
	j	logic.exit.317
mid.397:
	j	logic.exit.318
mid.398:
	j	logic.exit.319
mid.399:
	j	logic.exit.317
mid.400:
	j	logic.exit.320
mid.401:
	j	logic.exit.331
mid.402:
	j	logic.exit.321
mid.403:
	j	logic.exit.322
mid.404:
	j	logic.exit.323
mid.405:
	j	logic.exit.324
mid.406:
	j	logic.exit.325
mid.407:
	j	logic.exit.326
mid.408:
	j	logic.exit.327
mid.409:
	j	logic.exit.328
mid.410:
	j	logic.exit.329
mid.411:
	j	logic.exit.330
mid.412:
	j	logic.exit.319
mid.413:
	j	logic.exit.332
mid.414:
	j	logic.exit.333
mid.415:
	j	logic.exit.335
mid.416:
	j	logic.exit.334
mid.417:
	j	logic.exit.332
mid.418:
	j	logic.exit.336
mid.419:
	j	logic.exit.337
mid.420:
	j	logic.exit.335
mid.421:
	j	logic.exit.338
mid.422:
	j	logic.exit.339
mid.423:
	j	logic.exit.340
mid.424:
	j	logic.exit.341
mid.425:
	j	logic.exit.342
mid.426:
	j	logic.exit.340
mid.427:
	j	logic.exit.343
mid.428:
	j	logic.exit.347
mid.429:
	j	logic.exit.344
mid.430:
	j	logic.exit.345
mid.431:
	j	logic.exit.346
mid.432:
	j	logic.exit.342
mid.433:
	j	logic.exit.348
mid.434:
	j	logic.exit.349
mid.435:
	j	logic.exit.351
mid.436:
	j	logic.exit.350
mid.437:
	j	logic.exit.348
mid.438:
	j	logic.exit.352
mid.439:
	j	logic.exit.357
mid.440:
	j	logic.exit.353
mid.441:
	j	logic.exit.354
mid.442:
	j	logic.exit.355
mid.443:
	j	logic.exit.356
mid.444:
	j	logic.exit.351
mid.445:
	j	logic.exit.358
mid.446:
	j	logic.exit.359
mid.447:
	j	logic.exit.360
mid.448:
	j	logic.exit.358
mid.449:
	j	logic.exit.361
mid.450:
	j	logic.exit.364
mid.451:
	j	logic.exit.362
mid.452:
	j	logic.exit.363
mid.453:
	j	logic.exit.360
mid.454:
	j	logic.exit.365
mid.455:
	j	logic.exit.366
mid.456:
	j	logic.exit.367
mid.457:
	j	logic.exit.368
mid.458:
	j	logic.exit.370
mid.459:
	j	logic.exit.369
mid.460:
	j	logic.exit.367
mid.461:
	j	logic.exit.371
mid.462:
	j	logic.exit.372
mid.463:
	j	logic.exit.373
mid.464:
	j	logic.exit.374
mid.465:
	j	logic.exit.372
mid.466:
	j	logic.exit.375
mid.467:
	j	logic.exit.376
mid.468:
	j	logic.exit.374
mid.469:
	j	logic.exit.377
mid.470:
	j	logic.exit.378
mid.471:
	j	logic.exit.376
mid.472:
	j	logic.exit.379
mid.473:
	j	logic.exit.380
mid.474:
	j	logic.exit.381
mid.475:
	j	logic.exit.382
mid.476:
	j	logic.exit.383
mid.477:
	j	logic.exit.384
mid.478:
	j	logic.exit.385
mid.479:
	j	logic.exit.386
mid.480:
	j	logic.exit.387
mid.481:
	j	logic.exit.385
mid.482:
	j	logic.exit.388
mid.483:
	j	logic.exit.389
mid.484:
	j	logic.exit.390
mid.485:
	j	logic.exit.388
mid.486:
	j	logic.exit.391
mid.487:
	j	logic.exit.392
mid.488:
	j	logic.exit.393
mid.489:
	j	logic.exit.394
mid.490:
	j	logic.exit.392
mid.491:
	j	logic.exit.395
mid.492:
	j	logic.exit.396
mid.493:
	j	logic.exit.397
mid.494:
	j	logic.exit.398
mid.495:
	j	logic.exit.396
mid.496:
	j	logic.exit.399
mid.497:
	j	logic.exit.400
mid.498:
	j	logic.exit.398
mid.499:
	j	logic.exit.401
mid.500:
	j	logic.exit.409
mid.501:
	j	logic.exit.402
mid.502:
	j	logic.exit.403
mid.503:
	j	logic.exit.404
mid.504:
	j	logic.exit.405
mid.505:
	j	logic.exit.406
mid.506:
	j	logic.exit.407
mid.507:
	j	logic.exit.408
mid.508:
	j	logic.exit.400
mid.509:
	j	logic.exit.410
mid.510:
	j	logic.exit.411
mid.511:
	j	logic.exit.409
mid.512:
	j	logic.exit.412
mid.513:
	j	logic.exit.413
mid.514:
	j	logic.exit.411
mid.515:
	j	logic.exit.414
mid.516:
	j	logic.exit.415
mid.517:
	j	logic.exit.413
mid.518:
	j	logic.exit.416
mid.519:
	j	logic.exit.418
mid.520:
	j	logic.exit.417
mid.521:
	j	logic.exit.415
mid.522:
	j	logic.exit.419
mid.523:
	j	logic.exit.420
mid.524:
	j	logic.exit.421
mid.525:
	j	logic.exit.422
mid.526:
	j	logic.exit.420
mid.527:
	j	logic.exit.423
mid.528:
	j	logic.exit.424
mid.529:
	j	logic.exit.422
mid.530:
	j	logic.exit.425
mid.531:
	j	logic.exit.426
mid.532:
	j	logic.exit.427
mid.533:
	j	logic.exit.428
mid.534:
	j	logic.exit.429
mid.535:
	j	logic.exit.431
mid.536:
	j	logic.exit.430
mid.537:
	j	logic.exit.428
mid.538:
	j	logic.exit.432
mid.539:
	j	logic.exit.433
mid.540:
	j	logic.exit.435
mid.541:
	j	logic.exit.434
mid.542:
	j	logic.exit.432
mid.543:
	j	logic.exit.436
mid.544:
	j	logic.exit.437
mid.545:
	j	logic.exit.435
mid.546:
	j	logic.exit.438
mid.547:
	j	logic.exit.439
mid.548:
	j	logic.exit.440
mid.549:
	j	logic.exit.441
mid.550:
	j	logic.exit.439
mid.551:
	j	logic.exit.442
mid.552:
	j	logic.exit.443
mid.553:
	j	logic.exit.441
mid.554:
	j	logic.exit.444
mid.555:
	j	logic.exit.445
mid.556:
	j	logic.exit.446
mid.557:
	j	logic.exit.444
mid.558:
	j	logic.exit.447
mid.559:
	j	logic.exit.448
mid.560:
	j	logic.exit.449
mid.561:
	j	logic.exit.450
mid.562:
	j	logic.exit.451
mid.563:
	j	logic.exit.452
mid.564:
	j	logic.exit.453
mid.565:
	j	logic.exit.454
mid.566:
	j	logic.exit.452
mid.567:
	j	logic.exit.455
mid.568:
	j	logic.exit.456
mid.569:
	j	logic.exit.457
mid.570:
	j	logic.exit.458
mid.571:
	j	logic.exit.459
mid.572:
	j	logic.exit.460
mid.573:
	j	logic.exit.458
mid.574:
	j	logic.exit.461
mid.575:
	j	logic.exit.462
mid.576:
	j	logic.exit.463
mid.577:
	j	logic.exit.464
mid.578:
	j	logic.exit.462
mid.579:
	j	logic.exit.465
mid.580:
	j	logic.exit.466
mid.581:
	j	logic.exit.467
mid.582:
	j	logic.exit.468
mid.583:
	j	logic.exit.466
mid.584:
	j	logic.exit.469
mid.585:
	j	logic.exit.471
mid.586:
	j	logic.exit.470
mid.587:
	j	logic.exit.468
mid.588:
	j	logic.exit.472
mid.589:
	j	logic.exit.473
mid.590:
	j	logic.exit.471
mid.591:
	j	logic.exit.474
mid.592:
	j	logic.exit.475
mid.593:
	j	logic.exit.476
mid.594:
	j	logic.exit.479
mid.595:
	j	logic.exit.477
mid.596:
	j	logic.exit.478
mid.597:
	j	logic.exit.475
mid.598:
	j	logic.exit.480
mid.599:
	j	logic.exit.481
mid.600:
	j	logic.exit.484
mid.601:
	j	logic.exit.482
mid.602:
	j	logic.exit.483
mid.603:
	j	logic.exit.480
mid.604:
	j	logic.exit.485
mid.605:
	j	logic.exit.486
mid.606:
	j	logic.exit.484
mid.607:
	j	logic.exit.487
mid.608:
	j	logic.exit.488
mid.609:
	j	logic.exit.490
mid.610:
	j	logic.exit.489
mid.611:
	j	logic.exit.487
mid.612:
	j	logic.exit.491
mid.613:
	j	logic.exit.492
mid.614:
	j	logic.exit.495
mid.615:
	j	logic.exit.493
mid.616:
	j	logic.exit.494
mid.617:
	j	logic.exit.491
mid.618:
	j	logic.exit.496
mid.619:
	j	logic.exit.497
mid.620:
	j	logic.exit.498
mid.621:
	j	logic.exit.496
mid.622:
	j	logic.exit.499
mid.623:
	j	logic.exit.500
mid.624:
	j	logic.exit.501
mid.625:
	j	logic.exit.502
mid.626:
	j	logic.exit.500
mid.627:
	j	logic.exit.503
mid.628:
	j	logic.exit.504
mid.629:
	j	logic.exit.502
mid.630:
	j	logic.exit.505
mid.631:
	j	logic.exit.509
mid.632:
	j	logic.exit.506
mid.633:
	j	logic.exit.507
mid.634:
	j	logic.exit.508
mid.635:
	j	logic.exit.504
mid.636:
	j	logic.exit.510
mid.637:
	j	logic.exit.511
mid.638:
	j	logic.exit.509
mid.639:
	j	logic.exit.512
mid.640:
	j	logic.exit.513
mid.641:
	j	logic.exit.514
mid.642:
	j	logic.exit.512
mid.643:
	j	logic.exit.515
mid.644:
	j	logic.exit.516
mid.645:
	j	logic.exit.514
mid.646:
	j	logic.exit.517
mid.647:
	j	logic.exit.518
mid.648:
	j	logic.exit.516
mid.649:
	j	logic.exit.519
mid.650:
	j	logic.exit.523
mid.651:
	j	logic.exit.520
mid.652:
	j	logic.exit.521
mid.653:
	j	logic.exit.522
mid.654:
	j	logic.exit.518
mid.655:
	j	logic.exit.524
mid.656:
	j	logic.exit.525
mid.657:
	j	logic.exit.523
mid.658:
	j	logic.exit.526
mid.659:
	j	logic.exit.529
mid.660:
	j	logic.exit.527
mid.661:
	j	logic.exit.528
mid.662:
	j	logic.exit.525
mid.663:
	j	logic.exit.530
mid.664:
	j	logic.exit.531
mid.665:
	j	logic.exit.532
mid.666:
	j	logic.exit.530
mid.667:
	j	logic.exit.533
mid.668:
	j	logic.exit.534
mid.669:
	j	logic.exit.536
mid.670:
	j	logic.exit.535
mid.671:
	j	logic.exit.533
mid.672:
	j	logic.exit.537
mid.673:
	j	logic.exit.538
mid.674:
	j	logic.exit.536
mid.675:
	j	logic.exit.539
mid.676:
	j	logic.exit.540
mid.677:
	j	logic.exit.541
mid.678:
	j	logic.exit.539
mid.679:
	j	logic.exit.542
mid.680:
	j	logic.exit.544
mid.681:
	j	logic.exit.543
mid.682:
	j	logic.exit.541
mid.683:
	j	logic.exit.545
mid.684:
	j	logic.exit.546
mid.685:
	j	logic.exit.544
mid.686:
	j	logic.exit.547
mid.687:
	j	logic.exit.548
mid.688:
	j	logic.exit.549
mid.689:
	j	logic.exit.551
mid.690:
	j	logic.exit.550
mid.691:
	j	logic.exit.548
mid.692:
	j	logic.exit.552
mid.693:
	j	logic.exit.555
mid.694:
	j	logic.exit.553
mid.695:
	j	logic.exit.554
mid.696:
	j	logic.exit.551
mid.697:
	j	logic.exit.556
mid.698:
	j	logic.exit.557
mid.699:
	j	logic.exit.558
mid.700:
	j	logic.exit.561
mid.701:
	j	logic.exit.559
mid.702:
	j	logic.exit.560
mid.703:
	j	logic.exit.557
mid.704:
	j	logic.exit.562
mid.705:
	j	logic.exit.563
mid.706:
	j	logic.exit.564
mid.707:
	j	logic.exit.565
mid.708:
	j	logic.exit.566
mid.709:
	j	logic.exit.567
mid.710:
	j	logic.exit.568
mid.711:
	j	logic.exit.569
mid.712:
	j	logic.exit.567
mid.713:
	j	logic.exit.570
mid.714:
	j	logic.exit.571
mid.715:
	j	logic.exit.569
mid.716:
	j	logic.exit.572
mid.717:
	j	logic.exit.573
mid.718:
	j	logic.exit.574
mid.719:
	j	logic.exit.575
mid.720:
	j	logic.exit.573
mid.721:
	j	logic.exit.576
mid.722:
	j	logic.exit.577
mid.723:
	j	logic.exit.575
mid.724:
	j	logic.exit.578
mid.725:
	j	logic.exit.579
mid.726:
	j	logic.exit.577
mid.727:
	j	logic.exit.580
mid.728:
	j	logic.exit.582
mid.729:
	j	logic.exit.581
mid.730:
	j	logic.exit.579
mid.731:
	j	logic.exit.583
mid.732:
	j	logic.exit.584
mid.733:
	j	logic.exit.582
mid.734:
	j	logic.exit.585
mid.735:
	j	logic.exit.586
mid.736:
	j	logic.exit.584
mid.737:
	j	logic.exit.587
mid.738:
	j	logic.exit.588
mid.739:
	j	logic.exit.589
mid.740:
	j	logic.exit.590
mid.741:
	j	logic.exit.591
mid.742:
	j	logic.exit.592
mid.743:
	j	logic.exit.593
mid.744:
	j	logic.exit.594
mid.745:
	j	logic.exit.595
mid.746:
	j	logic.exit.593
mid.747:
	j	logic.exit.596
mid.748:
	j	logic.exit.597
mid.749:
	j	logic.exit.595
mid.750:
	j	logic.exit.598
mid.751:
	j	logic.exit.597
mid.752:
	j	logic.exit.599
mid.753:
	j	logic.exit.600
mid.754:
	j	logic.exit.601
mid.755:
	j	logic.exit.602
mid.756:
	j	logic.exit.603
mid.757:
	j	logic.exit.604
mid.758:
	j	logic.exit.605
mid.759:
	j	logic.exit.606
mid.760:
	j	logic.exit.607
mid.761:
	j	logic.exit.605
mid.762:
	j	logic.exit.608
mid.763:
	j	logic.exit.609
mid.764:
	j	logic.exit.607
mid.765:
	j	logic.exit.610
mid.766:
	j	logic.exit.611
mid.767:
	j	logic.exit.612
mid.768:
	j	logic.exit.613
mid.769:
	j	logic.exit.614
mid.770:
	j	logic.exit.615
mid.771:
	j	logic.exit.616
mid.772:
	j	logic.exit.617
mid.773:
	j	logic.exit.618
mid.774:
	j	logic.exit.616
mid.775:
	j	logic.exit.619
mid.776:
	j	logic.exit.630
mid.777:
	j	logic.exit.620
mid.778:
	j	logic.exit.621
mid.779:
	j	logic.exit.622
mid.780:
	j	logic.exit.623
mid.781:
	j	logic.exit.624
mid.782:
	j	logic.exit.625
mid.783:
	j	logic.exit.626
mid.784:
	j	logic.exit.627
mid.785:
	j	logic.exit.628
mid.786:
	j	logic.exit.629
mid.787:
	j	logic.exit.618
mid.788:
	j	logic.exit.631
mid.789:
	j	logic.exit.632
mid.790:
	j	logic.exit.634
mid.791:
	j	logic.exit.633
mid.792:
	j	logic.exit.631
mid.793:
	j	logic.exit.635
mid.794:
	j	logic.exit.636
mid.795:
	j	logic.exit.634
mid.796:
	j	logic.exit.637
mid.797:
	j	logic.exit.638
mid.798:
	j	logic.exit.639
mid.799:
	j	logic.exit.640
mid.800:
	j	logic.exit.641
mid.801:
	j	logic.exit.639
mid.802:
	j	logic.exit.642
mid.803:
	j	logic.exit.646
mid.804:
	j	logic.exit.643
mid.805:
	j	logic.exit.644
mid.806:
	j	logic.exit.645
mid.807:
	j	logic.exit.641
mid.808:
	j	logic.exit.647
mid.809:
	j	logic.exit.648
mid.810:
	j	logic.exit.650
mid.811:
	j	logic.exit.649
mid.812:
	j	logic.exit.647
mid.813:
	j	logic.exit.651
mid.814:
	j	logic.exit.656
mid.815:
	j	logic.exit.652
mid.816:
	j	logic.exit.653
mid.817:
	j	logic.exit.654
mid.818:
	j	logic.exit.655
mid.819:
	j	logic.exit.650
mid.820:
	j	logic.exit.657
mid.821:
	j	logic.exit.658
mid.822:
	j	logic.exit.659
mid.823:
	j	logic.exit.657
mid.824:
	j	logic.exit.660
mid.825:
	j	logic.exit.663
mid.826:
	j	logic.exit.661
mid.827:
	j	logic.exit.662
mid.828:
	j	logic.exit.659
mid.829:
	j	logic.exit.664
mid.830:
	j	logic.exit.665
mid.831:
	j	logic.exit.666
mid.832:
	j	logic.exit.667
mid.833:
	j	logic.exit.669
mid.834:
	j	logic.exit.668
mid.835:
	j	logic.exit.666
mid.836:
	j	logic.exit.670
mid.837:
	j	logic.exit.671
mid.838:
	j	logic.exit.672
mid.839:
	j	logic.exit.673
mid.840:
	j	logic.exit.671
mid.841:
	j	logic.exit.674
mid.842:
	j	logic.exit.675
mid.843:
	j	logic.exit.673
mid.844:
	j	logic.exit.676
mid.845:
	j	logic.exit.677
mid.846:
	j	logic.exit.675
mid.847:
	j	logic.exit.678
mid.848:
	j	logic.exit.679
mid.849:
	j	logic.exit.680
mid.850:
	j	logic.exit.681
mid.851:
	j	logic.exit.682
mid.852:
	j	logic.exit.683
mid.853:
	j	logic.exit.684
mid.854:
	j	logic.exit.685
mid.855:
	j	logic.exit.686
mid.856:
	j	logic.exit.684
mid.857:
	j	logic.exit.687
mid.858:
	j	logic.exit.688
mid.859:
	j	logic.exit.689
mid.860:
	j	logic.exit.687
mid.861:
	j	logic.exit.690
mid.862:
	j	logic.exit.691
mid.863:
	j	logic.exit.692
mid.864:
	j	logic.exit.693
mid.865:
	j	logic.exit.691
mid.866:
	j	logic.exit.694
mid.867:
	j	logic.exit.695
mid.868:
	j	logic.exit.696
mid.869:
	j	logic.exit.697
mid.870:
	j	logic.exit.695
mid.871:
	j	logic.exit.698
mid.872:
	j	logic.exit.699
mid.873:
	j	logic.exit.697
mid.874:
	j	logic.exit.700
mid.875:
	j	logic.exit.708
mid.876:
	j	logic.exit.701
mid.877:
	j	logic.exit.702
mid.878:
	j	logic.exit.703
mid.879:
	j	logic.exit.704
mid.880:
	j	logic.exit.705
mid.881:
	j	logic.exit.706
mid.882:
	j	logic.exit.707
mid.883:
	j	logic.exit.699
mid.884:
	j	logic.exit.709
mid.885:
	j	logic.exit.710
mid.886:
	j	logic.exit.708
mid.887:
	j	logic.exit.711
mid.888:
	j	logic.exit.712
mid.889:
	j	logic.exit.710
mid.890:
	j	logic.exit.713
mid.891:
	j	logic.exit.714
mid.892:
	j	logic.exit.712
mid.893:
	j	logic.exit.715
mid.894:
	j	logic.exit.717
mid.895:
	j	logic.exit.716
mid.896:
	j	logic.exit.714
mid.897:
	j	logic.exit.718
mid.898:
	j	logic.exit.719
mid.899:
	j	logic.exit.720
mid.900:
	j	logic.exit.721
mid.901:
	j	logic.exit.719
mid.902:
	j	logic.exit.722
mid.903:
	j	logic.exit.723
mid.904:
	j	logic.exit.721
mid.905:
	j	logic.exit.724
mid.906:
	j	logic.exit.725
mid.907:
	j	logic.exit.726
mid.908:
	j	logic.exit.727
mid.909:
	j	logic.exit.728
mid.910:
	j	logic.exit.730
mid.911:
	j	logic.exit.729
mid.912:
	j	logic.exit.727
mid.913:
	j	logic.exit.731
mid.914:
	j	logic.exit.732
mid.915:
	j	logic.exit.734
mid.916:
	j	logic.exit.733
mid.917:
	j	logic.exit.731
mid.918:
	j	logic.exit.735
mid.919:
	j	logic.exit.736
mid.920:
	j	logic.exit.734
mid.921:
	j	logic.exit.737
mid.922:
	j	logic.exit.738
mid.923:
	j	logic.exit.739
mid.924:
	j	logic.exit.740
mid.925:
	j	logic.exit.738
mid.926:
	j	logic.exit.741
mid.927:
	j	logic.exit.742
mid.928:
	j	logic.exit.740
mid.929:
	j	logic.exit.743
mid.930:
	j	logic.exit.744
mid.931:
	j	logic.exit.745
mid.932:
	j	logic.exit.743
mid.933:
	j	logic.exit.746
mid.934:
	j	logic.exit.747
mid.935:
	j	logic.exit.748
mid.936:
	j	logic.exit.749
mid.937:
	j	logic.exit.750
mid.938:
	j	logic.exit.751
mid.939:
	j	logic.exit.752
mid.940:
	j	logic.exit.753
mid.941:
	j	logic.exit.751
mid.942:
	j	logic.exit.754
mid.943:
	j	logic.exit.755
mid.944:
	j	logic.exit.756
mid.945:
	j	logic.exit.757
mid.946:
	j	logic.exit.758
mid.947:
	j	logic.exit.759
mid.948:
	j	logic.exit.757
mid.949:
	j	logic.exit.760
mid.950:
	j	logic.exit.761
mid.951:
	j	logic.exit.762
mid.952:
	j	logic.exit.763
mid.953:
	j	logic.exit.761
mid.954:
	j	logic.exit.764
mid.955:
	j	logic.exit.765
mid.956:
	j	logic.exit.766
mid.957:
	j	logic.exit.767
mid.958:
	j	logic.exit.765
mid.959:
	j	logic.exit.768
mid.960:
	j	logic.exit.770
mid.961:
	j	logic.exit.769
mid.962:
	j	logic.exit.767
mid.963:
	j	logic.exit.771
mid.964:
	j	logic.exit.772
mid.965:
	j	logic.exit.770
mid.966:
	j	logic.exit.773
mid.967:
	j	logic.exit.774
mid.968:
	j	logic.exit.775
mid.969:
	j	logic.exit.778
mid.970:
	j	logic.exit.776
mid.971:
	j	logic.exit.777
mid.972:
	j	logic.exit.774
mid.973:
	j	logic.exit.779
mid.974:
	j	logic.exit.780
mid.975:
	j	logic.exit.783
mid.976:
	j	logic.exit.781
mid.977:
	j	logic.exit.782
mid.978:
	j	logic.exit.779
mid.979:
	j	logic.exit.784
mid.980:
	j	logic.exit.785
mid.981:
	j	logic.exit.783
mid.982:
	j	logic.exit.786
mid.983:
	j	logic.exit.787
mid.984:
	j	logic.exit.789
mid.985:
	j	logic.exit.788
mid.986:
	j	logic.exit.786
mid.987:
	j	logic.exit.790
mid.988:
	j	logic.exit.791
mid.989:
	j	logic.exit.794
mid.990:
	j	logic.exit.792
mid.991:
	j	logic.exit.793
mid.992:
	j	logic.exit.790
mid.993:
	j	logic.exit.795
mid.994:
	j	logic.exit.796
mid.995:
	j	logic.exit.797
mid.996:
	j	logic.exit.795
mid.997:
	j	logic.exit.798
mid.998:
	j	logic.exit.799
mid.999:
	j	logic.exit.800
mid.1000:
	j	logic.exit.801
mid.1001:
	j	logic.exit.799
mid.1002:
	j	logic.exit.802
mid.1003:
	j	logic.exit.803
mid.1004:
	j	logic.exit.801
mid.1005:
	j	logic.exit.804
mid.1006:
	j	logic.exit.808
mid.1007:
	j	logic.exit.805
mid.1008:
	j	logic.exit.806
mid.1009:
	j	logic.exit.807
mid.1010:
	j	logic.exit.803
mid.1011:
	j	logic.exit.809
mid.1012:
	j	logic.exit.810
mid.1013:
	j	logic.exit.808
mid.1014:
	j	logic.exit.811
mid.1015:
	j	logic.exit.812
mid.1016:
	j	logic.exit.813
mid.1017:
	j	logic.exit.811
mid.1018:
	j	logic.exit.814
mid.1019:
	j	logic.exit.815
mid.1020:
	j	logic.exit.813
mid.1021:
	j	logic.exit.816
mid.1022:
	j	logic.exit.817
mid.1023:
	j	logic.exit.815
mid.1024:
	j	logic.exit.818
mid.1025:
	j	logic.exit.822
mid.1026:
	j	logic.exit.819
mid.1027:
	j	logic.exit.820
mid.1028:
	j	logic.exit.821
mid.1029:
	j	logic.exit.817
mid.1030:
	j	logic.exit.823
mid.1031:
	j	logic.exit.824
mid.1032:
	j	logic.exit.822
mid.1033:
	j	logic.exit.825
mid.1034:
	j	logic.exit.828
mid.1035:
	j	logic.exit.826
mid.1036:
	j	logic.exit.827
mid.1037:
	j	logic.exit.824
mid.1038:
	j	logic.exit.829
mid.1039:
	j	logic.exit.830
mid.1040:
	j	logic.exit.831
mid.1041:
	j	logic.exit.829
mid.1042:
	j	logic.exit.832
mid.1043:
	j	logic.exit.833
mid.1044:
	j	logic.exit.835
mid.1045:
	j	logic.exit.834
mid.1046:
	j	logic.exit.832
mid.1047:
	j	logic.exit.836
mid.1048:
	j	logic.exit.837
mid.1049:
	j	logic.exit.835
mid.1050:
	j	logic.exit.838
mid.1051:
	j	logic.exit.839
mid.1052:
	j	logic.exit.840
mid.1053:
	j	logic.exit.838
mid.1054:
	j	logic.exit.841
mid.1055:
	j	logic.exit.843
mid.1056:
	j	logic.exit.842
mid.1057:
	j	logic.exit.840
mid.1058:
	j	logic.exit.844
mid.1059:
	j	logic.exit.845
mid.1060:
	j	logic.exit.843
mid.1061:
	j	logic.exit.846
mid.1062:
	j	logic.exit.847
mid.1063:
	j	logic.exit.848
mid.1064:
	j	logic.exit.850
mid.1065:
	j	logic.exit.849
mid.1066:
	j	logic.exit.847
mid.1067:
	j	logic.exit.851
mid.1068:
	j	logic.exit.854
mid.1069:
	j	logic.exit.852
mid.1070:
	j	logic.exit.853
mid.1071:
	j	logic.exit.850
mid.1072:
	j	logic.exit.855
mid.1073:
	j	logic.exit.856
mid.1074:
	j	logic.exit.857
mid.1075:
	j	logic.exit.860
mid.1076:
	j	logic.exit.858
mid.1077:
	j	logic.exit.859
mid.1078:
	j	logic.exit.856
mid.1079:
	j	logic.exit.861
mid.1080:
	j	logic.exit.862
mid.1081:
	j	logic.exit.863
mid.1082:
	j	logic.exit.864
mid.1083:
	j	logic.exit.865
mid.1084:
	j	logic.exit.866
mid.1085:
	j	logic.exit.867
mid.1086:
	j	logic.exit.868
mid.1087:
	j	logic.exit.866
mid.1088:
	j	logic.exit.869
mid.1089:
	j	logic.exit.870
mid.1090:
	j	logic.exit.868
mid.1091:
	j	logic.exit.871
mid.1092:
	j	logic.exit.872
mid.1093:
	j	logic.exit.873
mid.1094:
	j	logic.exit.874
mid.1095:
	j	logic.exit.872
mid.1096:
	j	logic.exit.875
mid.1097:
	j	logic.exit.876
mid.1098:
	j	logic.exit.874
mid.1099:
	j	logic.exit.877
mid.1100:
	j	logic.exit.878
mid.1101:
	j	logic.exit.876
mid.1102:
	j	logic.exit.879
mid.1103:
	j	logic.exit.881
mid.1104:
	j	logic.exit.880
mid.1105:
	j	logic.exit.878
mid.1106:
	j	logic.exit.882
mid.1107:
	j	logic.exit.883
mid.1108:
	j	logic.exit.881
mid.1109:
	j	logic.exit.884
mid.1110:
	j	logic.exit.885
mid.1111:
	j	logic.exit.883
mid.1112:
	j	logic.exit.886
mid.1113:
	j	logic.exit.887
mid.1114:
	j	logic.exit.888
mid.1115:
	j	logic.exit.889
mid.1116:
	j	logic.exit.890
mid.1117:
	j	logic.exit.891
mid.1118:
	j	logic.exit.892
mid.1119:
	j	logic.exit.893
mid.1120:
	j	logic.exit.894
mid.1121:
	j	logic.exit.892
mid.1122:
	j	logic.exit.895
mid.1123:
	j	logic.exit.896
mid.1124:
	j	logic.exit.894
mid.1125:
	j	logic.exit.897
mid.1126:
	j	logic.exit.896
mid.1127:
	j	logic.exit.898
mid.1128:
	j	logic.exit.899
mid.1129:
	j	logic.exit.900
mid.1130:
	j	logic.exit.901
mid.1131:
	j	logic.exit.902
mid.1132:
	j	logic.exit.903
mid.1133:
	j	logic.exit.904
mid.1134:
	j	logic.exit.905
mid.1135:
	j	logic.exit.906
mid.1136:
	j	logic.exit.904
mid.1137:
	j	logic.exit.907
mid.1138:
	j	logic.exit.908
mid.1139:
	j	logic.exit.906
mid.1140:
	j	logic.exit.909
mid.1141:
	j	logic.exit.910
mid.1142:
	j	logic.exit.911
mid.1143:
	j	logic.exit.912
mid.1144:
	j	logic.exit.913
mid.1145:
	j	logic.exit.914
mid.1146:
	j	logic.exit.915
mid.1147:
	j	logic.exit.916
mid.1148:
	j	logic.exit.917
mid.1149:
	j	logic.exit.915
mid.1150:
	j	logic.exit.918
mid.1151:
	j	logic.exit.929
mid.1152:
	j	logic.exit.919
mid.1153:
	j	logic.exit.920
mid.1154:
	j	logic.exit.921
mid.1155:
	j	logic.exit.922
mid.1156:
	j	logic.exit.923
mid.1157:
	j	logic.exit.924
mid.1158:
	j	logic.exit.925
mid.1159:
	j	logic.exit.926
mid.1160:
	j	logic.exit.927
mid.1161:
	j	logic.exit.928
mid.1162:
	j	logic.exit.917
mid.1163:
	j	logic.exit.930
mid.1164:
	j	logic.exit.931
mid.1165:
	j	logic.exit.933
mid.1166:
	j	logic.exit.932
mid.1167:
	j	logic.exit.930
mid.1168:
	j	logic.exit.934
mid.1169:
	j	logic.exit.935
mid.1170:
	j	logic.exit.933
mid.1171:
	j	logic.exit.936
mid.1172:
	j	logic.exit.937
mid.1173:
	j	logic.exit.938
mid.1174:
	j	logic.exit.939
mid.1175:
	j	logic.exit.940
mid.1176:
	j	logic.exit.938
mid.1177:
	j	logic.exit.941
mid.1178:
	j	logic.exit.945
mid.1179:
	j	logic.exit.942
mid.1180:
	j	logic.exit.943
mid.1181:
	j	logic.exit.944
mid.1182:
	j	logic.exit.940
mid.1183:
	j	logic.exit.946
mid.1184:
	j	logic.exit.947
mid.1185:
	j	logic.exit.949
mid.1186:
	j	logic.exit.948
mid.1187:
	j	logic.exit.946
mid.1188:
	j	logic.exit.950
mid.1189:
	j	logic.exit.955
mid.1190:
	j	logic.exit.951
mid.1191:
	j	logic.exit.952
mid.1192:
	j	logic.exit.953
mid.1193:
	j	logic.exit.954
mid.1194:
	j	logic.exit.949
mid.1195:
	j	logic.exit.956
mid.1196:
	j	logic.exit.957
mid.1197:
	j	logic.exit.958
mid.1198:
	j	logic.exit.956
mid.1199:
	j	logic.exit.959
mid.1200:
	j	logic.exit.962
mid.1201:
	j	logic.exit.960
mid.1202:
	j	logic.exit.961
mid.1203:
	j	logic.exit.958
mid.1204:
	j	logic.exit.963
mid.1205:
	j	logic.exit.964
mid.1206:
	j	logic.exit.965
mid.1207:
	j	logic.exit.966
mid.1208:
	j	logic.exit.968
mid.1209:
	j	logic.exit.967
mid.1210:
	j	logic.exit.965
mid.1211:
	j	logic.exit.969
mid.1212:
	j	logic.exit.970
mid.1213:
	j	logic.exit.971
mid.1214:
	j	logic.exit.972
mid.1215:
	j	logic.exit.970
mid.1216:
	j	logic.exit.973
mid.1217:
	j	logic.exit.974
mid.1218:
	j	logic.exit.972
mid.1219:
	j	logic.exit.975
mid.1220:
	j	logic.exit.976
mid.1221:
	j	logic.exit.974
mid.1222:
	j	logic.exit.977
mid.1223:
	j	logic.exit.978
mid.1224:
	j	logic.exit.979
mid.1225:
	j	logic.exit.980
mid.1226:
	j	logic.exit.981
mid.1227:
	j	logic.exit.982
mid.1228:
	j	logic.exit.983
mid.1229:
	j	logic.exit.984
mid.1230:
	j	logic.exit.985
mid.1231:
	j	logic.exit.983
mid.1232:
	j	logic.exit.986
mid.1233:
	j	logic.exit.987
mid.1234:
	j	logic.exit.988
mid.1235:
	j	logic.exit.986
mid.1236:
	j	logic.exit.989
mid.1237:
	j	logic.exit.990
mid.1238:
	j	logic.exit.991
mid.1239:
	j	logic.exit.992
mid.1240:
	j	logic.exit.990
mid.1241:
	j	logic.exit.993
mid.1242:
	j	logic.exit.994
mid.1243:
	j	logic.exit.995
mid.1244:
	j	logic.exit.996
mid.1245:
	j	logic.exit.994
mid.1246:
	j	logic.exit.997
mid.1247:
	j	logic.exit.998
mid.1248:
	j	logic.exit.996
mid.1249:
	j	logic.exit.999
mid.1250:
	j	logic.exit.1007
mid.1251:
	j	logic.exit.1000
mid.1252:
	j	logic.exit.1001
mid.1253:
	j	logic.exit.1002
mid.1254:
	j	logic.exit.1003
mid.1255:
	j	logic.exit.1004
mid.1256:
	j	logic.exit.1005
mid.1257:
	j	logic.exit.1006
mid.1258:
	j	logic.exit.998
mid.1259:
	j	logic.exit.1008
mid.1260:
	j	logic.exit.1009
mid.1261:
	j	logic.exit.1007
mid.1262:
	j	logic.exit.1010
mid.1263:
	j	logic.exit.1011
mid.1264:
	j	logic.exit.1009
mid.1265:
	j	logic.exit.1012
mid.1266:
	j	logic.exit.1013
mid.1267:
	j	logic.exit.1011
mid.1268:
	j	logic.exit.1014
mid.1269:
	j	logic.exit.1016
mid.1270:
	j	logic.exit.1015
mid.1271:
	j	logic.exit.1013
mid.1272:
	j	logic.exit.1017
mid.1273:
	j	logic.exit.1018
mid.1274:
	j	logic.exit.1019
mid.1275:
	j	logic.exit.1020
mid.1276:
	j	logic.exit.1018
mid.1277:
	j	logic.exit.1021
mid.1278:
	j	logic.exit.1022
mid.1279:
	j	logic.exit.1020
mid.1280:
	j	logic.exit.1023
mid.1281:
	j	logic.exit.1024
mid.1282:
	j	logic.exit.1025
mid.1283:
	j	logic.exit.1026
mid.1284:
	j	logic.exit.1027
mid.1285:
	j	logic.exit.1029
mid.1286:
	j	logic.exit.1028
mid.1287:
	j	logic.exit.1026
mid.1288:
	j	logic.exit.1030
mid.1289:
	j	logic.exit.1031
mid.1290:
	j	logic.exit.1033
mid.1291:
	j	logic.exit.1032
mid.1292:
	j	logic.exit.1030
mid.1293:
	j	logic.exit.1034
mid.1294:
	j	logic.exit.1035
mid.1295:
	j	logic.exit.1033
mid.1296:
	j	logic.exit.1036
mid.1297:
	j	logic.exit.1037
mid.1298:
	j	logic.exit.1038
mid.1299:
	j	logic.exit.1039
mid.1300:
	j	logic.exit.1037
mid.1301:
	j	logic.exit.1040
mid.1302:
	j	logic.exit.1041
mid.1303:
	j	logic.exit.1039
mid.1304:
	j	logic.exit.1042
mid.1305:
	j	logic.exit.1043
mid.1306:
	j	logic.exit.1044
mid.1307:
	j	logic.exit.1042
mid.1308:
	j	logic.exit.1045
mid.1309:
	j	logic.exit.1046
mid.1310:
	j	logic.exit.1047
mid.1311:
	j	logic.exit.1048
mid.1312:
	j	logic.exit.1049
mid.1313:
	j	logic.exit.1050
mid.1314:
	j	logic.exit.1051
mid.1315:
	j	logic.exit.1052
mid.1316:
	j	logic.exit.1050
mid.1317:
	j	logic.exit.1053
mid.1318:
	j	logic.exit.1054
mid.1319:
	j	logic.exit.1055
mid.1320:
	j	logic.exit.1056
mid.1321:
	j	logic.exit.1057
mid.1322:
	j	logic.exit.1058
mid.1323:
	j	logic.exit.1056
mid.1324:
	j	logic.exit.1059
mid.1325:
	j	logic.exit.1060
mid.1326:
	j	logic.exit.1061
mid.1327:
	j	logic.exit.1062
mid.1328:
	j	logic.exit.1060
mid.1329:
	j	logic.exit.1063
mid.1330:
	j	logic.exit.1064
mid.1331:
	j	logic.exit.1065
mid.1332:
	j	logic.exit.1066
mid.1333:
	j	logic.exit.1064
mid.1334:
	j	logic.exit.1067
mid.1335:
	j	logic.exit.1069
mid.1336:
	j	logic.exit.1068
mid.1337:
	j	logic.exit.1066
mid.1338:
	j	logic.exit.1070
mid.1339:
	j	logic.exit.1071
mid.1340:
	j	logic.exit.1069
mid.1341:
	j	logic.exit.1072
mid.1342:
	j	logic.exit.1073
mid.1343:
	j	logic.exit.1074
mid.1344:
	j	logic.exit.1077
mid.1345:
	j	logic.exit.1075
mid.1346:
	j	logic.exit.1076
mid.1347:
	j	logic.exit.1073
mid.1348:
	j	logic.exit.1078
mid.1349:
	j	logic.exit.1079
mid.1350:
	j	logic.exit.1082
mid.1351:
	j	logic.exit.1080
mid.1352:
	j	logic.exit.1081
mid.1353:
	j	logic.exit.1078
mid.1354:
	j	logic.exit.1083
mid.1355:
	j	logic.exit.1084
mid.1356:
	j	logic.exit.1082
mid.1357:
	j	logic.exit.1085
mid.1358:
	j	logic.exit.1086
mid.1359:
	j	logic.exit.1088
mid.1360:
	j	logic.exit.1087
mid.1361:
	j	logic.exit.1085
mid.1362:
	j	logic.exit.1089
mid.1363:
	j	logic.exit.1090
mid.1364:
	j	logic.exit.1093
mid.1365:
	j	logic.exit.1091
mid.1366:
	j	logic.exit.1092
mid.1367:
	j	logic.exit.1089
mid.1368:
	j	logic.exit.1094
mid.1369:
	j	logic.exit.1095
mid.1370:
	j	logic.exit.1096
mid.1371:
	j	logic.exit.1094
mid.1372:
	j	logic.exit.1097
mid.1373:
	j	logic.exit.1098
mid.1374:
	j	logic.exit.1099
mid.1375:
	j	logic.exit.1100
mid.1376:
	j	logic.exit.1098
mid.1377:
	j	logic.exit.1101
mid.1378:
	j	logic.exit.1102
mid.1379:
	j	logic.exit.1100
mid.1380:
	j	logic.exit.1103
mid.1381:
	j	logic.exit.1107
mid.1382:
	j	logic.exit.1104
mid.1383:
	j	logic.exit.1105
mid.1384:
	j	logic.exit.1106
mid.1385:
	j	logic.exit.1102
mid.1386:
	j	logic.exit.1108
mid.1387:
	j	logic.exit.1109
mid.1388:
	j	logic.exit.1107
mid.1389:
	j	logic.exit.1110
mid.1390:
	j	logic.exit.1111
mid.1391:
	j	logic.exit.1112
mid.1392:
	j	logic.exit.1110
mid.1393:
	j	logic.exit.1113
mid.1394:
	j	logic.exit.1114
mid.1395:
	j	logic.exit.1112
mid.1396:
	j	logic.exit.1115
mid.1397:
	j	logic.exit.1116
mid.1398:
	j	logic.exit.1114
mid.1399:
	j	logic.exit.1117
mid.1400:
	j	logic.exit.1121
mid.1401:
	j	logic.exit.1118
mid.1402:
	j	logic.exit.1119
mid.1403:
	j	logic.exit.1120
mid.1404:
	j	logic.exit.1116
mid.1405:
	j	logic.exit.1122
mid.1406:
	j	logic.exit.1123
mid.1407:
	j	logic.exit.1121
mid.1408:
	j	logic.exit.1124
mid.1409:
	j	logic.exit.1127
mid.1410:
	j	logic.exit.1125
mid.1411:
	j	logic.exit.1126
mid.1412:
	j	logic.exit.1123
mid.1413:
	j	logic.exit.1128
mid.1414:
	j	logic.exit.1129
mid.1415:
	j	logic.exit.1130
mid.1416:
	j	logic.exit.1128
mid.1417:
	j	logic.exit.1131
mid.1418:
	j	logic.exit.1132
mid.1419:
	j	logic.exit.1134
mid.1420:
	j	logic.exit.1133
mid.1421:
	j	logic.exit.1131
mid.1422:
	j	logic.exit.1135
mid.1423:
	j	logic.exit.1136
mid.1424:
	j	logic.exit.1134
mid.1425:
	j	logic.exit.1137
mid.1426:
	j	logic.exit.1138
mid.1427:
	j	logic.exit.1139
mid.1428:
	j	logic.exit.1137
mid.1429:
	j	logic.exit.1140
mid.1430:
	j	logic.exit.1142
mid.1431:
	j	logic.exit.1141
mid.1432:
	j	logic.exit.1139
mid.1433:
	j	logic.exit.1143
mid.1434:
	j	logic.exit.1144
mid.1435:
	j	logic.exit.1142
mid.1436:
	j	logic.exit.1145
mid.1437:
	j	logic.exit.1146
mid.1438:
	j	logic.exit.1147
mid.1439:
	j	logic.exit.1149
mid.1440:
	j	logic.exit.1148
mid.1441:
	j	logic.exit.1146
mid.1442:
	j	logic.exit.1150
mid.1443:
	j	logic.exit.1153
mid.1444:
	j	logic.exit.1151
mid.1445:
	j	logic.exit.1152
mid.1446:
	j	logic.exit.1149
mid.1447:
	j	logic.exit.1154
mid.1448:
	j	logic.exit.1155
mid.1449:
	j	logic.exit.1156
mid.1450:
	j	logic.exit.1159
mid.1451:
	j	logic.exit.1157
mid.1452:
	j	logic.exit.1158
mid.1453:
	j	logic.exit.1155
mid.1454:
	j	logic.exit.1160
mid.1455:
	j	logic.exit.1161
mid.1456:
	j	logic.exit.1162
mid.1457:
	j	logic.exit.1163
mid.1458:
	j	logic.exit.1164
mid.1459:
	j	logic.exit.1165
mid.1460:
	j	logic.exit.1166
mid.1461:
	j	logic.exit.1167
mid.1462:
	j	logic.exit.1165
mid.1463:
	j	logic.exit.1168
mid.1464:
	j	logic.exit.1169
mid.1465:
	j	logic.exit.1167
mid.1466:
	j	logic.exit.1170
mid.1467:
	j	logic.exit.1171
mid.1468:
	j	logic.exit.1172
mid.1469:
	j	logic.exit.1173
mid.1470:
	j	logic.exit.1171
mid.1471:
	j	logic.exit.1174
mid.1472:
	j	logic.exit.1175
mid.1473:
	j	logic.exit.1173
mid.1474:
	j	logic.exit.1176
mid.1475:
	j	logic.exit.1177
mid.1476:
	j	logic.exit.1175
mid.1477:
	j	logic.exit.1178
mid.1478:
	j	logic.exit.1180
mid.1479:
	j	logic.exit.1179
mid.1480:
	j	logic.exit.1177
mid.1481:
	j	logic.exit.1181
mid.1482:
	j	logic.exit.1182
mid.1483:
	j	logic.exit.1180
mid.1484:
	j	logic.exit.1183
mid.1485:
	j	logic.exit.1184
mid.1486:
	j	logic.exit.1182
mid.1487:
	j	logic.exit.1185
mid.1488:
	j	logic.exit.1186
mid.1489:
	j	logic.exit.1187
mid.1490:
	j	logic.exit.1188
mid.1491:
	j	logic.exit.1189
mid.1492:
	j	logic.exit.1190
mid.1493:
	j	logic.exit.1191
mid.1494:
	j	logic.exit.1192
mid.1495:
	j	logic.exit.1193
mid.1496:
	j	logic.exit.1191
mid.1497:
	j	logic.exit.1194
mid.1498:
	j	logic.exit.1195
mid.1499:
	j	logic.exit.1193
mid.1500:
	j	logic.exit.1196
mid.1501:
	j	logic.exit.1195
mid.1502:
	j	logic.exit.1197
mid.1503:
	j	logic.exit.1198
mid.1504:
	j	logic.exit.1199
mid.1505:
	j	logic.exit.1200
mid.1506:
	j	logic.exit.1201
mid.1507:
	j	logic.exit.1202
mid.1508:
	j	logic.exit.1203
mid.1509:
	j	logic.exit.1204
mid.1510:
	j	logic.exit.1205
mid.1511:
	j	logic.exit.1203
mid.1512:
	j	logic.exit.1206
mid.1513:
	j	logic.exit.1207
mid.1514:
	j	logic.exit.1205
mid.1515:
	j	logic.exit.1208
mid.1516:
	j	logic.exit.1209
mid.1517:
	j	logic.exit.1210
mid.1518:
	j	logic.exit.1211
mid.1519:
	j	logic.exit.1212
mid.1520:
	j	logic.exit.1213
mid.1521:
	j	logic.exit.1214
mid.1522:
	j	logic.exit.1215
mid.1523:
	j	logic.exit.1216
mid.1524:
	j	logic.exit.1214
mid.1525:
	j	logic.exit.1217
mid.1526:
	j	logic.exit.1228
mid.1527:
	j	logic.exit.1218
mid.1528:
	j	logic.exit.1219
mid.1529:
	j	logic.exit.1220
mid.1530:
	j	logic.exit.1221
mid.1531:
	j	logic.exit.1222
mid.1532:
	j	logic.exit.1223
mid.1533:
	j	logic.exit.1224
mid.1534:
	j	logic.exit.1225
mid.1535:
	j	logic.exit.1226
mid.1536:
	j	logic.exit.1227
mid.1537:
	j	logic.exit.1216
mid.1538:
	j	logic.exit.1229
mid.1539:
	j	logic.exit.1230
mid.1540:
	j	logic.exit.1232
mid.1541:
	j	logic.exit.1231
mid.1542:
	j	logic.exit.1229
mid.1543:
	j	logic.exit.1233
mid.1544:
	j	logic.exit.1234
mid.1545:
	j	logic.exit.1232
mid.1546:
	j	logic.exit.1235
mid.1547:
	j	logic.exit.1236
mid.1548:
	j	logic.exit.1237
mid.1549:
	j	logic.exit.1238
mid.1550:
	j	logic.exit.1239
mid.1551:
	j	logic.exit.1237
mid.1552:
	j	logic.exit.1240
mid.1553:
	j	logic.exit.1244
mid.1554:
	j	logic.exit.1241
mid.1555:
	j	logic.exit.1242
mid.1556:
	j	logic.exit.1243
mid.1557:
	j	logic.exit.1239
mid.1558:
	j	logic.exit.1245
mid.1559:
	j	logic.exit.1246
mid.1560:
	j	logic.exit.1248
mid.1561:
	j	logic.exit.1247
mid.1562:
	j	logic.exit.1245
mid.1563:
	j	logic.exit.1249
mid.1564:
	j	logic.exit.1254
mid.1565:
	j	logic.exit.1250
mid.1566:
	j	logic.exit.1251
mid.1567:
	j	logic.exit.1252
mid.1568:
	j	logic.exit.1253
mid.1569:
	j	logic.exit.1248
mid.1570:
	j	logic.exit.1255
mid.1571:
	j	logic.exit.1256
mid.1572:
	j	logic.exit.1257
mid.1573:
	j	logic.exit.1255
mid.1574:
	j	logic.exit.1258
mid.1575:
	j	logic.exit.1261
mid.1576:
	j	logic.exit.1259
mid.1577:
	j	logic.exit.1260
mid.1578:
	j	logic.exit.1257
mid.1579:
	j	logic.exit.1262
mid.1580:
	j	logic.exit.1263
mid.1581:
	j	logic.exit.1264
mid.1582:
	j	logic.exit.1265
mid.1583:
	j	logic.exit.1267
mid.1584:
	j	logic.exit.1266
mid.1585:
	j	logic.exit.1264
mid.1586:
	j	logic.exit.1268
mid.1587:
	j	logic.exit.1269
mid.1588:
	j	logic.exit.1270
mid.1589:
	j	logic.exit.1271
mid.1590:
	j	logic.exit.1269
mid.1591:
	j	logic.exit.1272
mid.1592:
	j	logic.exit.1273
mid.1593:
	j	logic.exit.1271
mid.1594:
	j	logic.exit.1274
mid.1595:
	j	logic.exit.1275
mid.1596:
	j	logic.exit.1273
mid.1597:
	j	logic.exit.1276
mid.1598:
	j	logic.exit.1277
mid.1599:
	j	logic.exit.1278
mid.1600:
	j	logic.exit.1279
mid.1601:
	j	logic.exit.1280
mid.1602:
	j	logic.exit.1281
mid.1603:
	j	logic.exit.1282
mid.1604:
	j	logic.exit.1283
mid.1605:
	j	logic.exit.1284
mid.1606:
	j	logic.exit.1282
mid.1607:
	j	logic.exit.1285
mid.1608:
	j	logic.exit.1286
mid.1609:
	j	logic.exit.1287
mid.1610:
	j	logic.exit.1285
mid.1611:
	j	logic.exit.1288
mid.1612:
	j	logic.exit.1289
mid.1613:
	j	logic.exit.1290
mid.1614:
	j	logic.exit.1291
mid.1615:
	j	logic.exit.1289
mid.1616:
	j	logic.exit.1292
mid.1617:
	j	logic.exit.1293
mid.1618:
	j	logic.exit.1294
mid.1619:
	j	logic.exit.1295
mid.1620:
	j	logic.exit.1293
mid.1621:
	j	logic.exit.1296
mid.1622:
	j	logic.exit.1297
mid.1623:
	j	logic.exit.1295
mid.1624:
	j	logic.exit.1298
mid.1625:
	j	logic.exit.1306
mid.1626:
	j	logic.exit.1299
mid.1627:
	j	logic.exit.1300
mid.1628:
	j	logic.exit.1301
mid.1629:
	j	logic.exit.1302
mid.1630:
	j	logic.exit.1303
mid.1631:
	j	logic.exit.1304
mid.1632:
	j	logic.exit.1305
mid.1633:
	j	logic.exit.1297
mid.1634:
	j	logic.exit.1307
mid.1635:
	j	logic.exit.1308
mid.1636:
	j	logic.exit.1306
mid.1637:
	j	logic.exit.1309
mid.1638:
	j	logic.exit.1310
mid.1639:
	j	logic.exit.1308
mid.1640:
	j	logic.exit.1311
mid.1641:
	j	logic.exit.1312
mid.1642:
	j	logic.exit.1310
mid.1643:
	j	logic.exit.1313
mid.1644:
	j	logic.exit.1315
mid.1645:
	j	logic.exit.1314
mid.1646:
	j	logic.exit.1312
mid.1647:
	j	logic.exit.1316
mid.1648:
	j	logic.exit.1317
mid.1649:
	j	logic.exit.1318
mid.1650:
	j	logic.exit.1319
mid.1651:
	j	logic.exit.1317
mid.1652:
	j	logic.exit.1320
mid.1653:
	j	logic.exit.1321
mid.1654:
	j	logic.exit.1319
mid.1655:
	j	logic.exit.1322
mid.1656:
	j	logic.exit.1323
mid.1657:
	j	logic.exit.1324
mid.1658:
	j	logic.exit.1325
mid.1659:
	j	logic.exit.1326
mid.1660:
	j	logic.exit.1328
mid.1661:
	j	logic.exit.1327
mid.1662:
	j	logic.exit.1325
mid.1663:
	j	logic.exit.1329
mid.1664:
	j	logic.exit.1330
mid.1665:
	j	logic.exit.1332
mid.1666:
	j	logic.exit.1331
mid.1667:
	j	logic.exit.1329
mid.1668:
	j	logic.exit.1333
mid.1669:
	j	logic.exit.1334
mid.1670:
	j	logic.exit.1332
mid.1671:
	j	logic.exit.1335
mid.1672:
	j	logic.exit.1336
mid.1673:
	j	logic.exit.1337
mid.1674:
	j	logic.exit.1338
mid.1675:
	j	logic.exit.1336
mid.1676:
	j	logic.exit.1339
mid.1677:
	j	logic.exit.1340
mid.1678:
	j	logic.exit.1338
mid.1679:
	j	logic.exit.1341
mid.1680:
	j	logic.exit.1342
mid.1681:
	j	logic.exit.1343
mid.1682:
	j	logic.exit.1341
mid.1683:
	j	logic.exit.1344
mid.1684:
	j	logic.exit.1345
mid.1685:
	j	logic.exit.1346
mid.1686:
	j	logic.exit.1347
mid.1687:
	j	logic.exit.1348
mid.1688:
	j	logic.exit.1349
mid.1689:
	j	logic.exit.1350
mid.1690:
	j	logic.exit.1351
mid.1691:
	j	logic.exit.1349
mid.1692:
	j	logic.exit.1352
mid.1693:
	j	logic.exit.1353
mid.1694:
	j	logic.exit.1354
mid.1695:
	j	logic.exit.1355
mid.1696:
	j	logic.exit.1356
mid.1697:
	j	logic.exit.1357
mid.1698:
	j	logic.exit.1355
mid.1699:
	j	logic.exit.1358
mid.1700:
	j	logic.exit.1359
mid.1701:
	j	logic.exit.1360
mid.1702:
	j	logic.exit.1361
mid.1703:
	j	logic.exit.1359
mid.1704:
	j	logic.exit.1362
mid.1705:
	j	logic.exit.1363
mid.1706:
	j	logic.exit.1364
mid.1707:
	j	logic.exit.1365
mid.1708:
	j	logic.exit.1363
mid.1709:
	j	logic.exit.1366
mid.1710:
	j	logic.exit.1368
mid.1711:
	j	logic.exit.1367
mid.1712:
	j	logic.exit.1365
mid.1713:
	j	logic.exit.1369
mid.1714:
	j	logic.exit.1370
mid.1715:
	j	logic.exit.1368
mid.1716:
	j	logic.exit.1371
mid.1717:
	j	logic.exit.1372
mid.1718:
	j	logic.exit.1373
mid.1719:
	j	logic.exit.1376
mid.1720:
	j	logic.exit.1374
mid.1721:
	j	logic.exit.1375
mid.1722:
	j	logic.exit.1372
mid.1723:
	j	logic.exit.1377
mid.1724:
	j	logic.exit.1378
mid.1725:
	j	logic.exit.1381
mid.1726:
	j	logic.exit.1379
mid.1727:
	j	logic.exit.1380
mid.1728:
	j	logic.exit.1377
mid.1729:
	j	logic.exit.1382
mid.1730:
	j	logic.exit.1383
mid.1731:
	j	logic.exit.1381
mid.1732:
	j	logic.exit.1384
mid.1733:
	j	logic.exit.1385
mid.1734:
	j	logic.exit.1387
mid.1735:
	j	logic.exit.1386
mid.1736:
	j	logic.exit.1384
mid.1737:
	j	logic.exit.1388
mid.1738:
	j	logic.exit.1389
mid.1739:
	j	logic.exit.1392
mid.1740:
	j	logic.exit.1390
mid.1741:
	j	logic.exit.1391
mid.1742:
	j	logic.exit.1388
mid.1743:
	j	logic.exit.1393
mid.1744:
	j	logic.exit.1394
mid.1745:
	j	logic.exit.1395
mid.1746:
	j	logic.exit.1393
mid.1747:
	j	logic.exit.1396
mid.1748:
	j	logic.exit.1397
mid.1749:
	j	logic.exit.1398
mid.1750:
	j	logic.exit.1399
mid.1751:
	j	logic.exit.1397
mid.1752:
	j	logic.exit.1400
mid.1753:
	j	logic.exit.1401
mid.1754:
	j	logic.exit.1399
mid.1755:
	j	logic.exit.1402
mid.1756:
	j	logic.exit.1406
mid.1757:
	j	logic.exit.1403
mid.1758:
	j	logic.exit.1404
mid.1759:
	j	logic.exit.1405
mid.1760:
	j	logic.exit.1401
mid.1761:
	j	logic.exit.1407
mid.1762:
	j	logic.exit.1408
mid.1763:
	j	logic.exit.1406
mid.1764:
	j	logic.exit.1409
mid.1765:
	j	logic.exit.1410
mid.1766:
	j	logic.exit.1411
mid.1767:
	j	logic.exit.1409
mid.1768:
	j	logic.exit.1412
mid.1769:
	j	logic.exit.1413
mid.1770:
	j	logic.exit.1411
mid.1771:
	j	logic.exit.1414
mid.1772:
	j	logic.exit.1415
mid.1773:
	j	logic.exit.1413
mid.1774:
	j	logic.exit.1416
mid.1775:
	j	logic.exit.1420
mid.1776:
	j	logic.exit.1417
mid.1777:
	j	logic.exit.1418
mid.1778:
	j	logic.exit.1419
mid.1779:
	j	logic.exit.1415
mid.1780:
	j	logic.exit.1421
mid.1781:
	j	logic.exit.1422
mid.1782:
	j	logic.exit.1420
mid.1783:
	j	logic.exit.1423
mid.1784:
	j	logic.exit.1426
mid.1785:
	j	logic.exit.1424
mid.1786:
	j	logic.exit.1425
mid.1787:
	j	logic.exit.1422
mid.1788:
	j	logic.exit.1427
mid.1789:
	j	logic.exit.1428
mid.1790:
	j	logic.exit.1429
mid.1791:
	j	logic.exit.1427
mid.1792:
	j	logic.exit.1430
mid.1793:
	j	logic.exit.1431
mid.1794:
	j	logic.exit.1433
mid.1795:
	j	logic.exit.1432
mid.1796:
	j	logic.exit.1430
mid.1797:
	j	logic.exit.1434
mid.1798:
	j	logic.exit.1435
mid.1799:
	j	logic.exit.1433
mid.1800:
	j	logic.exit.1436
mid.1801:
	j	logic.exit.1437
mid.1802:
	j	logic.exit.1438
mid.1803:
	j	logic.exit.1436
mid.1804:
	j	logic.exit.1439
mid.1805:
	j	logic.exit.1441
mid.1806:
	j	logic.exit.1440
mid.1807:
	j	logic.exit.1438
mid.1808:
	j	logic.exit.1442
mid.1809:
	j	logic.exit.1443
mid.1810:
	j	logic.exit.1441
mid.1811:
	j	logic.exit.1444
mid.1812:
	j	logic.exit.1445
mid.1813:
	j	logic.exit.1446
mid.1814:
	j	logic.exit.1448
mid.1815:
	j	logic.exit.1447
mid.1816:
	j	logic.exit.1445
mid.1817:
	j	logic.exit.1449
mid.1818:
	j	logic.exit.1452
mid.1819:
	j	logic.exit.1450
mid.1820:
	j	logic.exit.1451
mid.1821:
	j	logic.exit.1448
mid.1822:
	j	logic.exit.1453
mid.1823:
	j	logic.exit.1454
mid.1824:
	j	logic.exit.1455
mid.1825:
	j	logic.exit.1458
mid.1826:
	j	logic.exit.1456
mid.1827:
	j	logic.exit.1457
mid.1828:
	j	logic.exit.1454
mid.1829:
	j	logic.exit.1459
mid.1830:
	j	logic.exit.1460
mid.1831:
	j	logic.exit.1461
mid.1832:
	j	logic.exit.1462
mid.1833:
	j	logic.exit.1463
mid.1834:
	j	logic.exit.1464
mid.1835:
	j	logic.exit.1465
mid.1836:
	j	logic.exit.1466
mid.1837:
	j	logic.exit.1464
mid.1838:
	j	logic.exit.1467
mid.1839:
	j	logic.exit.1468
mid.1840:
	j	logic.exit.1466
mid.1841:
	j	logic.exit.1469
mid.1842:
	j	logic.exit.1470
mid.1843:
	j	logic.exit.1471
mid.1844:
	j	logic.exit.1472
mid.1845:
	j	logic.exit.1470
mid.1846:
	j	logic.exit.1473
mid.1847:
	j	logic.exit.1474
mid.1848:
	j	logic.exit.1472
mid.1849:
	j	logic.exit.1475
mid.1850:
	j	logic.exit.1476
mid.1851:
	j	logic.exit.1474
mid.1852:
	j	logic.exit.1477
mid.1853:
	j	logic.exit.1479
mid.1854:
	j	logic.exit.1478
mid.1855:
	j	logic.exit.1476
mid.1856:
	j	logic.exit.1480
mid.1857:
	j	logic.exit.1481
mid.1858:
	j	logic.exit.1479
mid.1859:
	j	logic.exit.1482
mid.1860:
	j	logic.exit.1483
mid.1861:
	j	logic.exit.1481
mid.1862:
	j	logic.exit.1484
mid.1863:
	j	logic.exit.1485
mid.1864:
	j	logic.exit.1486
mid.1865:
	j	logic.exit.1487
mid.1866:
	j	logic.exit.1488
mid.1867:
	j	logic.exit.1489
mid.1868:
	j	logic.exit.1490
mid.1869:
	j	logic.exit.1491
mid.1870:
	j	logic.exit.1492
mid.1871:
	j	logic.exit.1490
mid.1872:
	j	logic.exit.1493
mid.1873:
	j	logic.exit.1494
mid.1874:
	j	logic.exit.1492
mid.1875:
	j	logic.exit.1495
mid.1876:
	j	logic.exit.1494
mid.1877:
	j	logic.exit.1496
mid.1878:
	j	logic.exit.1497
mid.1879:
	j	logic.exit.1498
mid.1880:
	j	logic.exit.1499
mid.1881:
	j	logic.exit.1500
mid.1882:
	j	logic.exit.1501
mid.1883:
	j	logic.exit.1502
mid.1884:
	j	logic.exit.1503
mid.1885:
	j	logic.exit.1504
mid.1886:
	j	logic.exit.1502
mid.1887:
	j	logic.exit.1505
mid.1888:
	j	logic.exit.1506
mid.1889:
	j	logic.exit.1504
mid.1890:
	j	logic.exit.1507
mid.1891:
	j	logic.exit.1508
mid.1892:
	j	logic.exit.1509
mid.1893:
	j	logic.exit.1510
mid.1894:
	j	logic.exit.1511
mid.1895:
	j	logic.exit.1512
mid.1896:
	j	logic.exit.1513
mid.1897:
	j	logic.exit.1514
mid.1898:
	j	logic.exit.1515
mid.1899:
	j	logic.exit.1513
mid.1900:
	j	logic.exit.1516
mid.1901:
	j	logic.exit.1527
mid.1902:
	j	logic.exit.1517
mid.1903:
	j	logic.exit.1518
mid.1904:
	j	logic.exit.1519
mid.1905:
	j	logic.exit.1520
mid.1906:
	j	logic.exit.1521
mid.1907:
	j	logic.exit.1522
mid.1908:
	j	logic.exit.1523
mid.1909:
	j	logic.exit.1524
mid.1910:
	j	logic.exit.1525
mid.1911:
	j	logic.exit.1526
mid.1912:
	j	logic.exit.1515
mid.1913:
	j	logic.exit.1528
mid.1914:
	j	logic.exit.1529
mid.1915:
	j	logic.exit.1531
mid.1916:
	j	logic.exit.1530
mid.1917:
	j	logic.exit.1528
mid.1918:
	j	logic.exit.1532
mid.1919:
	j	logic.exit.1533
mid.1920:
	j	logic.exit.1531
mid.1921:
	j	logic.exit.1534
mid.1922:
	j	logic.exit.1535
mid.1923:
	j	logic.exit.1536
mid.1924:
	j	logic.exit.1537
mid.1925:
	j	logic.exit.1538
mid.1926:
	j	logic.exit.1536
mid.1927:
	j	logic.exit.1539
mid.1928:
	j	logic.exit.1543
mid.1929:
	j	logic.exit.1540
mid.1930:
	j	logic.exit.1541
mid.1931:
	j	logic.exit.1542
mid.1932:
	j	logic.exit.1538
mid.1933:
	j	logic.exit.1544
mid.1934:
	j	logic.exit.1545
mid.1935:
	j	logic.exit.1547
mid.1936:
	j	logic.exit.1546
mid.1937:
	j	logic.exit.1544
mid.1938:
	j	logic.exit.1548
mid.1939:
	j	logic.exit.1553
mid.1940:
	j	logic.exit.1549
mid.1941:
	j	logic.exit.1550
mid.1942:
	j	logic.exit.1551
mid.1943:
	j	logic.exit.1552
mid.1944:
	j	logic.exit.1547
mid.1945:
	j	logic.exit.1554
mid.1946:
	j	logic.exit.1555
mid.1947:
	j	logic.exit.1556
mid.1948:
	j	logic.exit.1554
mid.1949:
	j	logic.exit.1557
mid.1950:
	j	logic.exit.1560
mid.1951:
	j	logic.exit.1558
mid.1952:
	j	logic.exit.1559
mid.1953:
	j	logic.exit.1556
mid.1954:
	j	logic.exit.1561
mid.1955:
	j	logic.exit.1562
mid.1956:
	j	logic.exit.1563
mid.1957:
	j	logic.exit.1564
mid.1958:
	j	logic.exit.1566
mid.1959:
	j	logic.exit.1565
mid.1960:
	j	logic.exit.1563
mid.1961:
	j	logic.exit.1567
mid.1962:
	j	logic.exit.1568
mid.1963:
	j	logic.exit.1569
mid.1964:
	j	logic.exit.1570
mid.1965:
	j	logic.exit.1568
mid.1966:
	j	logic.exit.1571
mid.1967:
	j	logic.exit.1572
mid.1968:
	j	logic.exit.1570
mid.1969:
	j	logic.exit.1573
mid.1970:
	j	logic.exit.1574
mid.1971:
	j	logic.exit.1572
mid.1972:
	j	logic.exit.1575
mid.1973:
	j	logic.exit.1576
mid.1974:
	j	logic.exit.1577
mid.1975:
	j	logic.exit.1578
mid.1976:
	j	logic.exit.1579
mid.1977:
	j	logic.exit.1580
mid.1978:
	j	logic.exit.1581
mid.1979:
	j	logic.exit.1582
mid.1980:
	j	logic.exit.1583
mid.1981:
	j	logic.exit.1581
mid.1982:
	j	logic.exit.1584
mid.1983:
	j	logic.exit.1585
mid.1984:
	j	logic.exit.1586
mid.1985:
	j	logic.exit.1584
mid.1986:
	j	logic.exit.1587
mid.1987:
	j	logic.exit.1588
mid.1988:
	j	logic.exit.1589
mid.1989:
	j	logic.exit.1590
mid.1990:
	j	logic.exit.1588
mid.1991:
	j	logic.exit.1591
mid.1992:
	j	logic.exit.1592
mid.1993:
	j	logic.exit.1593
mid.1994:
	j	logic.exit.1594
mid.1995:
	j	logic.exit.1592
mid.1996:
	j	logic.exit.1595
mid.1997:
	j	logic.exit.1596
mid.1998:
	j	logic.exit.1594
mid.1999:
	j	logic.exit.1597
mid.2000:
	j	logic.exit.1605
mid.2001:
	j	logic.exit.1598
mid.2002:
	j	logic.exit.1599
mid.2003:
	j	logic.exit.1600
mid.2004:
	j	logic.exit.1601
mid.2005:
	j	logic.exit.1602
mid.2006:
	j	logic.exit.1603
mid.2007:
	j	logic.exit.1604
mid.2008:
	j	logic.exit.1596
mid.2009:
	j	logic.exit.1606
mid.2010:
	j	logic.exit.1607
mid.2011:
	j	logic.exit.1605
mid.2012:
	j	logic.exit.1608
mid.2013:
	j	logic.exit.1609
mid.2014:
	j	logic.exit.1607
mid.2015:
	j	logic.exit.1610
mid.2016:
	j	logic.exit.1611
mid.2017:
	j	logic.exit.1609
mid.2018:
	j	logic.exit.1612
mid.2019:
	j	logic.exit.1614
mid.2020:
	j	logic.exit.1613
mid.2021:
	j	logic.exit.1611
mid.2022:
	j	logic.exit.1615
mid.2023:
	j	logic.exit.1616
mid.2024:
	j	logic.exit.1617
mid.2025:
	j	logic.exit.1618
mid.2026:
	j	logic.exit.1616
mid.2027:
	j	logic.exit.1619
mid.2028:
	j	logic.exit.1620
mid.2029:
	j	logic.exit.1618
mid.2030:
	j	logic.exit.1621
mid.2031:
	j	logic.exit.1622
mid.2032:
	j	logic.exit.1623
mid.2033:
	j	logic.exit.1624
mid.2034:
	j	logic.exit.1625
mid.2035:
	j	logic.exit.1627
mid.2036:
	j	logic.exit.1626
mid.2037:
	j	logic.exit.1624
mid.2038:
	j	logic.exit.1628
mid.2039:
	j	logic.exit.1629
mid.2040:
	j	logic.exit.1631
mid.2041:
	j	logic.exit.1630
mid.2042:
	j	logic.exit.1628
mid.2043:
	j	logic.exit.1632
mid.2044:
	j	logic.exit.1633
mid.2045:
	j	logic.exit.1631
mid.2046:
	j	logic.exit.1634
mid.2047:
	j	logic.exit.1635
mid.2048:
	j	logic.exit.1636
mid.2049:
	j	logic.exit.1637
mid.2050:
	j	logic.exit.1635
mid.2051:
	j	logic.exit.1638
mid.2052:
	j	logic.exit.1639
mid.2053:
	j	logic.exit.1637
mid.2054:
	j	logic.exit.1640
mid.2055:
	j	logic.exit.1641
mid.2056:
	j	logic.exit.1642
mid.2057:
	j	logic.exit.1640
mid.2058:
	j	logic.exit.1643
mid.2059:
	j	logic.exit.1644
mid.2060:
	j	logic.exit.1645
mid.2061:
	j	logic.exit.1646
mid.2062:
	j	logic.exit.1647
mid.2063:
	j	logic.exit.1648
mid.2064:
	j	logic.exit.1649
mid.2065:
	j	logic.exit.1650
mid.2066:
	j	logic.exit.1648
mid.2067:
	j	logic.exit.1651
mid.2068:
	j	logic.exit.1652
mid.2069:
	j	logic.exit.1653
mid.2070:
	j	logic.exit.1654
mid.2071:
	j	logic.exit.1655
mid.2072:
	j	logic.exit.1656
mid.2073:
	j	logic.exit.1654
mid.2074:
	j	logic.exit.1657
mid.2075:
	j	logic.exit.1658
mid.2076:
	j	logic.exit.1659
mid.2077:
	j	logic.exit.1660
mid.2078:
	j	logic.exit.1658
mid.2079:
	j	logic.exit.1661
mid.2080:
	j	logic.exit.1662
mid.2081:
	j	logic.exit.1663
mid.2082:
	j	logic.exit.1664
mid.2083:
	j	logic.exit.1662
mid.2084:
	j	logic.exit.1665
mid.2085:
	j	logic.exit.1667
mid.2086:
	j	logic.exit.1666
mid.2087:
	j	logic.exit.1664
mid.2088:
	j	logic.exit.1668
mid.2089:
	j	logic.exit.1669
mid.2090:
	j	logic.exit.1667
mid.2091:
	j	logic.exit.1670
mid.2092:
	j	logic.exit.1671
mid.2093:
	j	logic.exit.1672
mid.2094:
	j	logic.exit.1675
mid.2095:
	j	logic.exit.1673
mid.2096:
	j	logic.exit.1674
mid.2097:
	j	logic.exit.1671
mid.2098:
	j	logic.exit.1676
mid.2099:
	j	logic.exit.1677
mid.2100:
	j	logic.exit.1680
mid.2101:
	j	logic.exit.1678
mid.2102:
	j	logic.exit.1679
mid.2103:
	j	logic.exit.1676
mid.2104:
	j	logic.exit.1681
mid.2105:
	j	logic.exit.1682
mid.2106:
	j	logic.exit.1680
mid.2107:
	j	logic.exit.1683
mid.2108:
	j	logic.exit.1684
mid.2109:
	j	logic.exit.1686
mid.2110:
	j	logic.exit.1685
mid.2111:
	j	logic.exit.1683
mid.2112:
	j	logic.exit.1687
mid.2113:
	j	logic.exit.1688
mid.2114:
	j	logic.exit.1691
mid.2115:
	j	logic.exit.1689
mid.2116:
	j	logic.exit.1690
mid.2117:
	j	logic.exit.1687
mid.2118:
	j	logic.exit.1692
mid.2119:
	j	logic.exit.1693
mid.2120:
	j	logic.exit.1694
mid.2121:
	j	logic.exit.1692
mid.2122:
	j	logic.exit.1695
mid.2123:
	j	logic.exit.1696
mid.2124:
	j	logic.exit.1697
mid.2125:
	j	logic.exit.1698
mid.2126:
	j	logic.exit.1696
mid.2127:
	j	logic.exit.1699
mid.2128:
	j	logic.exit.1700
mid.2129:
	j	logic.exit.1698
mid.2130:
	j	logic.exit.1701
mid.2131:
	j	logic.exit.1705
mid.2132:
	j	logic.exit.1702
mid.2133:
	j	logic.exit.1703
mid.2134:
	j	logic.exit.1704
mid.2135:
	j	logic.exit.1700
mid.2136:
	j	logic.exit.1706
mid.2137:
	j	logic.exit.1707
mid.2138:
	j	logic.exit.1705
mid.2139:
	j	logic.exit.1708
mid.2140:
	j	logic.exit.1709
mid.2141:
	j	logic.exit.1710
mid.2142:
	j	logic.exit.1708
mid.2143:
	j	logic.exit.1711
mid.2144:
	j	logic.exit.1712
mid.2145:
	j	logic.exit.1710
mid.2146:
	j	logic.exit.1713
mid.2147:
	j	logic.exit.1714
mid.2148:
	j	logic.exit.1712
mid.2149:
	j	logic.exit.1715
mid.2150:
	j	logic.exit.1719
mid.2151:
	j	logic.exit.1716
mid.2152:
	j	logic.exit.1717
mid.2153:
	j	logic.exit.1718
mid.2154:
	j	logic.exit.1714
mid.2155:
	j	logic.exit.1720
mid.2156:
	j	logic.exit.1721
mid.2157:
	j	logic.exit.1719
mid.2158:
	j	logic.exit.1722
mid.2159:
	j	logic.exit.1725
mid.2160:
	j	logic.exit.1723
mid.2161:
	j	logic.exit.1724
mid.2162:
	j	logic.exit.1721
mid.2163:
	j	logic.exit.1726
mid.2164:
	j	logic.exit.1727
mid.2165:
	j	logic.exit.1728
mid.2166:
	j	logic.exit.1726
mid.2167:
	j	logic.exit.1729
mid.2168:
	j	logic.exit.1730
mid.2169:
	j	logic.exit.1732
mid.2170:
	j	logic.exit.1731
mid.2171:
	j	logic.exit.1729
mid.2172:
	j	logic.exit.1733
mid.2173:
	j	logic.exit.1734
mid.2174:
	j	logic.exit.1732
mid.2175:
	j	logic.exit.1735
mid.2176:
	j	logic.exit.1736
mid.2177:
	j	logic.exit.1737
mid.2178:
	j	logic.exit.1735
mid.2179:
	j	logic.exit.1738
mid.2180:
	j	logic.exit.1740
mid.2181:
	j	logic.exit.1739
mid.2182:
	j	logic.exit.1737
mid.2183:
	j	logic.exit.1741
mid.2184:
	j	logic.exit.1742
mid.2185:
	j	logic.exit.1740
mid.2186:
	j	logic.exit.1743
mid.2187:
	j	logic.exit.1744
mid.2188:
	j	logic.exit.1745
mid.2189:
	j	logic.exit.1747
mid.2190:
	j	logic.exit.1746
mid.2191:
	j	logic.exit.1744
mid.2192:
	j	logic.exit.1748
mid.2193:
	j	logic.exit.1751
mid.2194:
	j	logic.exit.1749
mid.2195:
	j	logic.exit.1750
mid.2196:
	j	logic.exit.1747
mid.2197:
	j	logic.exit.1752
mid.2198:
	j	logic.exit.1753
mid.2199:
	j	logic.exit.1754
mid.2200:
	j	logic.exit.1757
mid.2201:
	j	logic.exit.1755
mid.2202:
	j	logic.exit.1756
mid.2203:
	j	logic.exit.1753
mid.2204:
	j	logic.exit.1758
mid.2205:
	j	logic.exit.1759
mid.2206:
	j	logic.exit.1760
mid.2207:
	j	logic.exit.1761
mid.2208:
	j	logic.exit.1762
mid.2209:
	j	logic.exit.1763
mid.2210:
	j	logic.exit.1764
mid.2211:
	j	logic.exit.1765
mid.2212:
	j	logic.exit.1763
mid.2213:
	j	logic.exit.1766
mid.2214:
	j	logic.exit.1767
mid.2215:
	j	logic.exit.1765
mid.2216:
	j	logic.exit.1768
mid.2217:
	j	logic.exit.1769
mid.2218:
	j	logic.exit.1770
mid.2219:
	j	logic.exit.1771
mid.2220:
	j	logic.exit.1769
mid.2221:
	j	logic.exit.1772
mid.2222:
	j	logic.exit.1773
mid.2223:
	j	logic.exit.1771
mid.2224:
	j	logic.exit.1774
mid.2225:
	j	logic.exit.1775
mid.2226:
	j	logic.exit.1773
mid.2227:
	j	logic.exit.1776
mid.2228:
	j	logic.exit.1778
mid.2229:
	j	logic.exit.1777
mid.2230:
	j	logic.exit.1775
mid.2231:
	j	logic.exit.1779
mid.2232:
	j	logic.exit.1780
mid.2233:
	j	logic.exit.1778
mid.2234:
	j	logic.exit.1781
mid.2235:
	j	logic.exit.1782
mid.2236:
	j	logic.exit.1780
mid.2237:
	j	logic.exit.1783
mid.2238:
	j	logic.exit.1784
mid.2239:
	j	logic.exit.1785
mid.2240:
	j	logic.exit.1786
mid.2241:
	j	logic.exit.1787
mid.2242:
	j	logic.exit.1788
mid.2243:
	j	logic.exit.1789
mid.2244:
	j	logic.exit.1790
mid.2245:
	j	logic.exit.1791
mid.2246:
	j	logic.exit.1789
mid.2247:
	j	logic.exit.1792
mid.2248:
	j	logic.exit.1793
mid.2249:
	j	logic.exit.1791
mid.2250:
	j	logic.exit.1794
mid.2251:
	j	logic.exit.1793
mid.2252:
	j	logic.exit.1795
mid.2253:
	j	logic.exit.1796
mid.2254:
	j	logic.exit.1797
mid.2255:
	j	logic.exit.1798
mid.2256:
	j	logic.exit.1799
mid.2257:
	j	logic.exit.1800
mid.2258:
	j	logic.exit.1801
mid.2259:
	j	logic.exit.1802
mid.2260:
	j	logic.exit.1803
mid.2261:
	j	logic.exit.1801
mid.2262:
	j	logic.exit.1804
mid.2263:
	j	logic.exit.1805
mid.2264:
	j	logic.exit.1803
mid.2265:
	j	logic.exit.1806
mid.2266:
	j	logic.exit.1807
mid.2267:
	j	logic.exit.1808
mid.2268:
	j	logic.exit.1809
mid.2269:
	j	logic.exit.1810
mid.2270:
	j	logic.exit.1811
mid.2271:
	j	logic.exit.1812
mid.2272:
	j	logic.exit.1813
mid.2273:
	j	logic.exit.1814
mid.2274:
	j	logic.exit.1812
mid.2275:
	j	logic.exit.1815
mid.2276:
	j	logic.exit.1826
mid.2277:
	j	logic.exit.1816
mid.2278:
	j	logic.exit.1817
mid.2279:
	j	logic.exit.1818
mid.2280:
	j	logic.exit.1819
mid.2281:
	j	logic.exit.1820
mid.2282:
	j	logic.exit.1821
mid.2283:
	j	logic.exit.1822
mid.2284:
	j	logic.exit.1823
mid.2285:
	j	logic.exit.1824
mid.2286:
	j	logic.exit.1825
mid.2287:
	j	logic.exit.1814
mid.2288:
	j	logic.exit.1827
mid.2289:
	j	logic.exit.1828
mid.2290:
	j	logic.exit.1830
mid.2291:
	j	logic.exit.1829
mid.2292:
	j	logic.exit.1827
mid.2293:
	j	logic.exit.1831
mid.2294:
	j	logic.exit.1832
mid.2295:
	j	logic.exit.1830
mid.2296:
	j	logic.exit.1833
mid.2297:
	j	logic.exit.1834
mid.2298:
	j	logic.exit.1835
mid.2299:
	j	logic.exit.1836
mid.2300:
	j	logic.exit.1837
mid.2301:
	j	logic.exit.1835
mid.2302:
	j	logic.exit.1838
mid.2303:
	j	logic.exit.1842
mid.2304:
	j	logic.exit.1839
mid.2305:
	j	logic.exit.1840
mid.2306:
	j	logic.exit.1841
mid.2307:
	j	logic.exit.1837
mid.2308:
	j	logic.exit.1843
mid.2309:
	j	logic.exit.1844
mid.2310:
	j	logic.exit.1846
mid.2311:
	j	logic.exit.1845
mid.2312:
	j	logic.exit.1843
mid.2313:
	j	logic.exit.1847
mid.2314:
	j	logic.exit.1852
mid.2315:
	j	logic.exit.1848
mid.2316:
	j	logic.exit.1849
mid.2317:
	j	logic.exit.1850
mid.2318:
	j	logic.exit.1851
mid.2319:
	j	logic.exit.1846
mid.2320:
	j	logic.exit.1853
mid.2321:
	j	logic.exit.1854
mid.2322:
	j	logic.exit.1855
mid.2323:
	j	logic.exit.1853
mid.2324:
	j	logic.exit.1856
mid.2325:
	j	logic.exit.1859
mid.2326:
	j	logic.exit.1857
mid.2327:
	j	logic.exit.1858
mid.2328:
	j	logic.exit.1855
mid.2329:
	j	logic.exit.1860
mid.2330:
	j	logic.exit.1861
mid.2331:
	j	logic.exit.1862
mid.2332:
	j	logic.exit.1863
mid.2333:
	j	logic.exit.1865
mid.2334:
	j	logic.exit.1864
mid.2335:
	j	logic.exit.1862
mid.2336:
	j	logic.exit.1866
mid.2337:
	j	logic.exit.1867
mid.2338:
	j	logic.exit.1868
mid.2339:
	j	logic.exit.1869
mid.2340:
	j	logic.exit.1867
mid.2341:
	j	logic.exit.1870
mid.2342:
	j	logic.exit.1871
mid.2343:
	j	logic.exit.1869
mid.2344:
	j	logic.exit.1872
mid.2345:
	j	logic.exit.1873
mid.2346:
	j	logic.exit.1871
mid.2347:
	j	logic.exit.1874
mid.2348:
	j	logic.exit.1875
mid.2349:
	j	logic.exit.1876
mid.2350:
	j	logic.exit.1877
mid.2351:
	j	logic.exit.1878
mid.2352:
	j	logic.exit.1879
mid.2353:
	j	logic.exit.1880
mid.2354:
	j	logic.exit.1881
mid.2355:
	j	logic.exit.1882
mid.2356:
	j	logic.exit.1880
mid.2357:
	j	logic.exit.1883
mid.2358:
	j	logic.exit.1884
mid.2359:
	j	logic.exit.1885
mid.2360:
	j	logic.exit.1883
mid.2361:
	j	logic.exit.1886
mid.2362:
	j	logic.exit.1887
mid.2363:
	j	logic.exit.1888
mid.2364:
	j	logic.exit.1889
mid.2365:
	j	logic.exit.1887
mid.2366:
	j	logic.exit.1890
mid.2367:
	j	logic.exit.1891
mid.2368:
	j	logic.exit.1892
mid.2369:
	j	logic.exit.1893
mid.2370:
	j	logic.exit.1891
mid.2371:
	j	logic.exit.1894
mid.2372:
	j	logic.exit.1895
mid.2373:
	j	logic.exit.1893
mid.2374:
	j	logic.exit.1896
mid.2375:
	j	logic.exit.1904
mid.2376:
	j	logic.exit.1897
mid.2377:
	j	logic.exit.1898
mid.2378:
	j	logic.exit.1899
mid.2379:
	j	logic.exit.1900
mid.2380:
	j	logic.exit.1901
mid.2381:
	j	logic.exit.1902
mid.2382:
	j	logic.exit.1903
mid.2383:
	j	logic.exit.1895
mid.2384:
	j	logic.exit.1905
mid.2385:
	j	logic.exit.1906
mid.2386:
	j	logic.exit.1904
mid.2387:
	j	logic.exit.1907
mid.2388:
	j	logic.exit.1908
mid.2389:
	j	logic.exit.1906
mid.2390:
	j	logic.exit.1909
mid.2391:
	j	logic.exit.1910
mid.2392:
	j	logic.exit.1908
mid.2393:
	j	logic.exit.1911
mid.2394:
	j	logic.exit.1913
mid.2395:
	j	logic.exit.1912
mid.2396:
	j	logic.exit.1910
mid.2397:
	j	logic.exit.1914
mid.2398:
	j	logic.exit.1915
mid.2399:
	j	logic.exit.1916
mid.2400:
	j	logic.exit.1917
mid.2401:
	j	logic.exit.1915
mid.2402:
	j	logic.exit.1918
mid.2403:
	j	logic.exit.1919
mid.2404:
	j	logic.exit.1917
mid.2405:
	j	logic.exit.1920
mid.2406:
	j	logic.exit.1921
mid.2407:
	j	logic.exit.1922
mid.2408:
	j	logic.exit.1923
mid.2409:
	j	logic.exit.1924
mid.2410:
	j	logic.exit.1926
mid.2411:
	j	logic.exit.1925
mid.2412:
	j	logic.exit.1923
mid.2413:
	j	logic.exit.1927
mid.2414:
	j	logic.exit.1928
mid.2415:
	j	logic.exit.1930
mid.2416:
	j	logic.exit.1929
mid.2417:
	j	logic.exit.1927
mid.2418:
	j	logic.exit.1931
mid.2419:
	j	logic.exit.1932
mid.2420:
	j	logic.exit.1930
mid.2421:
	j	logic.exit.1933
mid.2422:
	j	logic.exit.1934
mid.2423:
	j	logic.exit.1935
mid.2424:
	j	logic.exit.1936
mid.2425:
	j	logic.exit.1934
mid.2426:
	j	logic.exit.1937
mid.2427:
	j	logic.exit.1938
mid.2428:
	j	logic.exit.1936
mid.2429:
	j	logic.exit.1939
mid.2430:
	j	logic.exit.1940
mid.2431:
	j	logic.exit.1941
mid.2432:
	j	logic.exit.1939
mid.2433:
	j	logic.exit.1942
mid.2434:
	j	logic.exit.1943
mid.2435:
	j	logic.exit.1944
mid.2436:
	j	logic.exit.1945
mid.2437:
	j	logic.exit.1946
mid.2438:
	j	logic.exit.1947
mid.2439:
	j	logic.exit.1948
mid.2440:
	j	logic.exit.1949
mid.2441:
	j	logic.exit.1947
mid.2442:
	j	logic.exit.1950
mid.2443:
	j	logic.exit.1951
mid.2444:
	j	logic.exit.1952
mid.2445:
	j	logic.exit.1953
mid.2446:
	j	logic.exit.1954
mid.2447:
	j	logic.exit.1955
mid.2448:
	j	logic.exit.1953
mid.2449:
	j	logic.exit.1956
mid.2450:
	j	logic.exit.1957
mid.2451:
	j	logic.exit.1958
mid.2452:
	j	logic.exit.1959
mid.2453:
	j	logic.exit.1957
mid.2454:
	j	logic.exit.1960
mid.2455:
	j	logic.exit.1961
mid.2456:
	j	logic.exit.1962
mid.2457:
	j	logic.exit.1963
mid.2458:
	j	logic.exit.1961
mid.2459:
	j	logic.exit.1964
mid.2460:
	j	logic.exit.1966
mid.2461:
	j	logic.exit.1965
mid.2462:
	j	logic.exit.1963
mid.2463:
	j	logic.exit.1967
mid.2464:
	j	logic.exit.1968
mid.2465:
	j	logic.exit.1966
mid.2466:
	j	logic.exit.1969
mid.2467:
	j	logic.exit.1970
mid.2468:
	j	logic.exit.1971
mid.2469:
	j	logic.exit.1974
mid.2470:
	j	logic.exit.1972
mid.2471:
	j	logic.exit.1973
mid.2472:
	j	logic.exit.1970
mid.2473:
	j	logic.exit.1975
mid.2474:
	j	logic.exit.1976
mid.2475:
	j	logic.exit.1979
mid.2476:
	j	logic.exit.1977
mid.2477:
	j	logic.exit.1978
mid.2478:
	j	logic.exit.1975
mid.2479:
	j	logic.exit.1980
mid.2480:
	j	logic.exit.1981
mid.2481:
	j	logic.exit.1979
mid.2482:
	j	logic.exit.1982
mid.2483:
	j	logic.exit.1983
mid.2484:
	j	logic.exit.1985
mid.2485:
	j	logic.exit.1984
mid.2486:
	j	logic.exit.1982
mid.2487:
	j	logic.exit.1986
mid.2488:
	j	logic.exit.1987
mid.2489:
	j	logic.exit.1990
mid.2490:
	j	logic.exit.1988
mid.2491:
	j	logic.exit.1989
mid.2492:
	j	logic.exit.1986
mid.2493:
	j	logic.exit.1991
mid.2494:
	j	logic.exit.1992
mid.2495:
	j	logic.exit.1993
mid.2496:
	j	logic.exit.1991
mid.2497:
	j	logic.exit.1994
mid.2498:
	j	logic.exit.1995
mid.2499:
	j	logic.exit.1996
mid.2500:
	j	logic.exit.1997
mid.2501:
	j	logic.exit.1995
mid.2502:
	j	logic.exit.1998
mid.2503:
	j	logic.exit.1999
mid.2504:
	j	logic.exit.1997
mid.2505:
	j	logic.exit.2000
mid.2506:
	j	logic.exit.2004
mid.2507:
	j	logic.exit.2001
mid.2508:
	j	logic.exit.2002
mid.2509:
	j	logic.exit.2003
mid.2510:
	j	logic.exit.1999
mid.2511:
	j	logic.exit.2005
mid.2512:
	j	logic.exit.2006
mid.2513:
	j	logic.exit.2004
mid.2514:
	j	logic.exit.2007
mid.2515:
	j	logic.exit.2008
mid.2516:
	j	logic.exit.2009
mid.2517:
	j	logic.exit.2007
mid.2518:
	j	logic.exit.2010
mid.2519:
	j	logic.exit.2011
mid.2520:
	j	logic.exit.2009
mid.2521:
	j	logic.exit.2012
mid.2522:
	j	logic.exit.2013
mid.2523:
	j	logic.exit.2011
mid.2524:
	j	logic.exit.2014
mid.2525:
	j	logic.exit.2018
mid.2526:
	j	logic.exit.2015
mid.2527:
	j	logic.exit.2016
mid.2528:
	j	logic.exit.2017
mid.2529:
	j	logic.exit.2013
mid.2530:
	j	logic.exit.2019
mid.2531:
	j	logic.exit.2020
mid.2532:
	j	logic.exit.2018
mid.2533:
	j	logic.exit.2021
mid.2534:
	j	logic.exit.2024
mid.2535:
	j	logic.exit.2022
mid.2536:
	j	logic.exit.2023
mid.2537:
	j	logic.exit.2020
mid.2538:
	j	logic.exit.2025
mid.2539:
	j	logic.exit.2026
mid.2540:
	j	logic.exit.2027
mid.2541:
	j	logic.exit.2025
mid.2542:
	j	logic.exit.2028
mid.2543:
	j	logic.exit.2029
mid.2544:
	j	logic.exit.2031
mid.2545:
	j	logic.exit.2030
mid.2546:
	j	logic.exit.2028
mid.2547:
	j	logic.exit.2032
mid.2548:
	j	logic.exit.2033
mid.2549:
	j	logic.exit.2031
mid.2550:
	j	logic.exit.2034
mid.2551:
	j	logic.exit.2035
mid.2552:
	j	logic.exit.2036
mid.2553:
	j	logic.exit.2034
mid.2554:
	j	logic.exit.2037
mid.2555:
	j	logic.exit.2039
mid.2556:
	j	logic.exit.2038
mid.2557:
	j	logic.exit.2036
mid.2558:
	j	logic.exit.2040
mid.2559:
	j	logic.exit.2041
mid.2560:
	j	logic.exit.2039
mid.2561:
	j	logic.exit.2042
mid.2562:
	j	logic.exit.2043
mid.2563:
	j	logic.exit.2044
mid.2564:
	j	logic.exit.2046
mid.2565:
	j	logic.exit.2045
mid.2566:
	j	logic.exit.2043
mid.2567:
	j	logic.exit.2047
mid.2568:
	j	logic.exit.2050
mid.2569:
	j	logic.exit.2048
mid.2570:
	j	logic.exit.2049
mid.2571:
	j	logic.exit.2046
mid.2572:
	j	logic.exit.2051
mid.2573:
	j	logic.exit.2052
mid.2574:
	j	logic.exit.2053
mid.2575:
	j	logic.exit.2056
mid.2576:
	j	logic.exit.2054
mid.2577:
	j	logic.exit.2055
mid.2578:
	j	logic.exit.2052
mid.2579:
	j	logic.exit.2057
mid.2580:
	j	logic.exit.2058
mid.2581:
	j	logic.exit.2059
mid.2582:
	j	logic.exit.2060
mid.2583:
	j	logic.exit.2061
mid.2584:
	j	logic.exit.2062
mid.2585:
	j	logic.exit.2063
mid.2586:
	j	logic.exit.2064
mid.2587:
	j	logic.exit.2062
mid.2588:
	j	logic.exit.2065
mid.2589:
	j	logic.exit.2066
mid.2590:
	j	logic.exit.2064
mid.2591:
	j	logic.exit.2067
mid.2592:
	j	logic.exit.2068
mid.2593:
	j	logic.exit.2069
mid.2594:
	j	logic.exit.2070
mid.2595:
	j	logic.exit.2068
mid.2596:
	j	logic.exit.2071
mid.2597:
	j	logic.exit.2072
mid.2598:
	j	logic.exit.2070
mid.2599:
	j	logic.exit.2073
mid.2600:
	j	logic.exit.2074
mid.2601:
	j	logic.exit.2072
mid.2602:
	j	logic.exit.2075
mid.2603:
	j	logic.exit.2077
mid.2604:
	j	logic.exit.2076
mid.2605:
	j	logic.exit.2074
mid.2606:
	j	logic.exit.2078
mid.2607:
	j	logic.exit.2079
mid.2608:
	j	logic.exit.2077
mid.2609:
	j	logic.exit.2080
mid.2610:
	j	logic.exit.2081
mid.2611:
	j	logic.exit.2079
mid.2612:
	j	logic.exit.2082
mid.2613:
	j	logic.exit.2083
mid.2614:
	j	logic.exit.2084
mid.2615:
	j	logic.exit.2085
mid.2616:
	j	logic.exit.2086
mid.2617:
	j	logic.exit.2087
mid.2618:
	j	logic.exit.2088
mid.2619:
	j	logic.exit.2089
mid.2620:
	j	logic.exit.2090
mid.2621:
	j	logic.exit.2088
mid.2622:
	j	logic.exit.2091
mid.2623:
	j	logic.exit.2092
mid.2624:
	j	logic.exit.2090
mid.2625:
	j	logic.exit.2093
mid.2626:
	j	logic.exit.2092
mid.2627:
	j	logic.exit.2094
mid.2628:
	j	logic.exit.2095
mid.2629:
	j	logic.exit.2096
mid.2630:
	j	logic.exit.2097
mid.2631:
	j	logic.exit.2098
mid.2632:
	j	logic.exit.2099
mid.2633:
	j	logic.exit.2100
mid.2634:
	j	logic.exit.2101
mid.2635:
	j	logic.exit.2102
mid.2636:
	j	logic.exit.2100
mid.2637:
	j	logic.exit.2103
mid.2638:
	j	logic.exit.2104
mid.2639:
	j	logic.exit.2102
mid.2640:
	j	logic.exit.2105
mid.2641:
	j	logic.exit.2106
mid.2642:
	j	logic.exit.2107
mid.2643:
	j	logic.exit.2108
mid.2644:
	j	logic.exit.2109
mid.2645:
	j	logic.exit.2110
mid.2646:
	j	logic.exit.2111
mid.2647:
	j	logic.exit.2112
mid.2648:
	j	logic.exit.2113
mid.2649:
	j	logic.exit.2111
mid.2650:
	j	logic.exit.2114
mid.2651:
	j	logic.exit.2125
mid.2652:
	j	logic.exit.2115
mid.2653:
	j	logic.exit.2116
mid.2654:
	j	logic.exit.2117
mid.2655:
	j	logic.exit.2118
mid.2656:
	j	logic.exit.2119
mid.2657:
	j	logic.exit.2120
mid.2658:
	j	logic.exit.2121
mid.2659:
	j	logic.exit.2122
mid.2660:
	j	logic.exit.2123
mid.2661:
	j	logic.exit.2124
mid.2662:
	j	logic.exit.2113
mid.2663:
	j	logic.exit.2126
mid.2664:
	j	logic.exit.2127
mid.2665:
	j	logic.exit.2129
mid.2666:
	j	logic.exit.2128
mid.2667:
	j	logic.exit.2126
mid.2668:
	j	logic.exit.2130
mid.2669:
	j	logic.exit.2131
mid.2670:
	j	logic.exit.2129
mid.2671:
	j	logic.exit.2132
mid.2672:
	j	logic.exit.2133
mid.2673:
	j	logic.exit.2134
mid.2674:
	j	logic.exit.2135
mid.2675:
	j	logic.exit.2136
mid.2676:
	j	logic.exit.2134
mid.2677:
	j	logic.exit.2137
mid.2678:
	j	logic.exit.2141
mid.2679:
	j	logic.exit.2138
mid.2680:
	j	logic.exit.2139
mid.2681:
	j	logic.exit.2140
mid.2682:
	j	logic.exit.2136
mid.2683:
	j	logic.exit.2142
mid.2684:
	j	logic.exit.2143
mid.2685:
	j	logic.exit.2145
mid.2686:
	j	logic.exit.2144
mid.2687:
	j	logic.exit.2142
mid.2688:
	j	logic.exit.2146
mid.2689:
	j	logic.exit.2151
mid.2690:
	j	logic.exit.2147
mid.2691:
	j	logic.exit.2148
mid.2692:
	j	logic.exit.2149
mid.2693:
	j	logic.exit.2150
mid.2694:
	j	logic.exit.2145
mid.2695:
	j	logic.exit.2152
mid.2696:
	j	logic.exit.2153
mid.2697:
	j	logic.exit.2154
mid.2698:
	j	logic.exit.2152
mid.2699:
	j	logic.exit.2155
mid.2700:
	j	logic.exit.2158
mid.2701:
	j	logic.exit.2156
mid.2702:
	j	logic.exit.2157
mid.2703:
	j	logic.exit.2154
mid.2704:
	j	logic.exit.2159
mid.2705:
	j	logic.exit.2160
mid.2706:
	j	logic.exit.2161
mid.2707:
	j	logic.exit.2162
mid.2708:
	j	logic.exit.2164
mid.2709:
	j	logic.exit.2163
mid.2710:
	j	logic.exit.2161
mid.2711:
	j	logic.exit.2165
mid.2712:
	j	logic.exit.2166
mid.2713:
	j	logic.exit.2167
mid.2714:
	j	logic.exit.2168
mid.2715:
	j	logic.exit.2166
mid.2716:
	j	logic.exit.2169
mid.2717:
	j	logic.exit.2170
mid.2718:
	j	logic.exit.2168
mid.2719:
	j	logic.exit.2171
mid.2720:
	j	logic.exit.2172
mid.2721:
	j	logic.exit.2170
mid.2722:
	j	logic.exit.2173
mid.2723:
	j	logic.exit.2174
mid.2724:
	j	logic.exit.2175
mid.2725:
	j	logic.exit.2176
mid.2726:
	j	logic.exit.2177
mid.2727:
	j	logic.exit.2178
mid.2728:
	j	logic.exit.2179
mid.2729:
	j	logic.exit.2180
mid.2730:
	j	logic.exit.2181
mid.2731:
	j	logic.exit.2179
mid.2732:
	j	logic.exit.2182
mid.2733:
	j	logic.exit.2183
mid.2734:
	j	logic.exit.2184
mid.2735:
	j	logic.exit.2182
mid.2736:
	j	logic.exit.2185
mid.2737:
	j	logic.exit.2186
mid.2738:
	j	logic.exit.2187
mid.2739:
	j	logic.exit.2188
mid.2740:
	j	logic.exit.2186
mid.2741:
	j	logic.exit.2189
mid.2742:
	j	logic.exit.2190
mid.2743:
	j	logic.exit.2191
mid.2744:
	j	logic.exit.2192
mid.2745:
	j	logic.exit.2190
mid.2746:
	j	logic.exit.2193
mid.2747:
	j	logic.exit.2194
mid.2748:
	j	logic.exit.2192
mid.2749:
	j	logic.exit.2195
mid.2750:
	j	logic.exit.2203
mid.2751:
	j	logic.exit.2196
mid.2752:
	j	logic.exit.2197
mid.2753:
	j	logic.exit.2198
mid.2754:
	j	logic.exit.2199
mid.2755:
	j	logic.exit.2200
mid.2756:
	j	logic.exit.2201
mid.2757:
	j	logic.exit.2202
mid.2758:
	j	logic.exit.2194
mid.2759:
	j	logic.exit.2204
mid.2760:
	j	logic.exit.2205
mid.2761:
	j	logic.exit.2203
mid.2762:
	j	logic.exit.2206
mid.2763:
	j	logic.exit.2207
mid.2764:
	j	logic.exit.2205
mid.2765:
	j	logic.exit.2208
mid.2766:
	j	logic.exit.2209
mid.2767:
	j	logic.exit.2207
mid.2768:
	j	logic.exit.2210
mid.2769:
	j	logic.exit.2212
mid.2770:
	j	logic.exit.2211
mid.2771:
	j	logic.exit.2209
mid.2772:
	j	logic.exit.2213
mid.2773:
	j	logic.exit.2214
mid.2774:
	j	logic.exit.2215
mid.2775:
	j	logic.exit.2216
mid.2776:
	j	logic.exit.2214
mid.2777:
	j	logic.exit.2217
mid.2778:
	j	logic.exit.2218
mid.2779:
	j	logic.exit.2216
mid.2780:
	j	logic.exit.2219
mid.2781:
	j	logic.exit.2220
mid.2782:
	j	logic.exit.2221
mid.2783:
	j	logic.exit.2222
mid.2784:
	j	logic.exit.2223
mid.2785:
	j	logic.exit.2225
mid.2786:
	j	logic.exit.2224
mid.2787:
	j	logic.exit.2222
mid.2788:
	j	logic.exit.2226
mid.2789:
	j	logic.exit.2227
mid.2790:
	j	logic.exit.2229
mid.2791:
	j	logic.exit.2228
mid.2792:
	j	logic.exit.2226
mid.2793:
	j	logic.exit.2230
mid.2794:
	j	logic.exit.2231
mid.2795:
	j	logic.exit.2229
mid.2796:
	j	logic.exit.2232
mid.2797:
	j	logic.exit.2233
mid.2798:
	j	logic.exit.2234
mid.2799:
	j	logic.exit.2235
mid.2800:
	j	logic.exit.2233
mid.2801:
	j	logic.exit.2236
mid.2802:
	j	logic.exit.2237
mid.2803:
	j	logic.exit.2235
mid.2804:
	j	logic.exit.2238
mid.2805:
	j	logic.exit.2239
mid.2806:
	j	logic.exit.2240
mid.2807:
	j	logic.exit.2238
mid.2808:
	j	logic.exit.2241
mid.2809:
	j	logic.exit.2242
mid.2810:
	j	logic.exit.2243
mid.2811:
	j	logic.exit.2244
mid.2812:
	j	logic.exit.2245
mid.2813:
	j	logic.exit.2246
mid.2814:
	j	logic.exit.2247
mid.2815:
	j	logic.exit.2248
mid.2816:
	j	logic.exit.2246
mid.2817:
	j	logic.exit.2249
mid.2818:
	j	logic.exit.2250
mid.2819:
	j	logic.exit.2251
mid.2820:
	j	logic.exit.2252
mid.2821:
	j	logic.exit.2253
mid.2822:
	j	logic.exit.2254
mid.2823:
	j	logic.exit.2252
mid.2824:
	j	logic.exit.2255
mid.2825:
	j	logic.exit.2256
mid.2826:
	j	logic.exit.2257
mid.2827:
	j	logic.exit.2258
mid.2828:
	j	logic.exit.2256
mid.2829:
	j	logic.exit.2259
mid.2830:
	j	logic.exit.2260
mid.2831:
	j	logic.exit.2261
mid.2832:
	j	logic.exit.2262
mid.2833:
	j	logic.exit.2260
mid.2834:
	j	logic.exit.2263
mid.2835:
	j	logic.exit.2265
mid.2836:
	j	logic.exit.2264
mid.2837:
	j	logic.exit.2262
mid.2838:
	j	logic.exit.2266
mid.2839:
	j	logic.exit.2267
mid.2840:
	j	logic.exit.2265
mid.2841:
	j	logic.exit.2268
mid.2842:
	j	logic.exit.2269
mid.2843:
	j	logic.exit.2270
mid.2844:
	j	logic.exit.2273
mid.2845:
	j	logic.exit.2271
mid.2846:
	j	logic.exit.2272
mid.2847:
	j	logic.exit.2269
mid.2848:
	j	logic.exit.2274
mid.2849:
	j	logic.exit.2275
mid.2850:
	j	logic.exit.2278
mid.2851:
	j	logic.exit.2276
mid.2852:
	j	logic.exit.2277
mid.2853:
	j	logic.exit.2274
mid.2854:
	j	logic.exit.2279
mid.2855:
	j	logic.exit.2280
mid.2856:
	j	logic.exit.2278
mid.2857:
	j	logic.exit.2281
mid.2858:
	j	logic.exit.2282
mid.2859:
	j	logic.exit.2284
mid.2860:
	j	logic.exit.2283
mid.2861:
	j	logic.exit.2281
mid.2862:
	j	logic.exit.2285
mid.2863:
	j	logic.exit.2286
mid.2864:
	j	logic.exit.2289
mid.2865:
	j	logic.exit.2287
mid.2866:
	j	logic.exit.2288
mid.2867:
	j	logic.exit.2285
mid.2868:
	j	logic.exit.2290
mid.2869:
	j	logic.exit.2291
mid.2870:
	j	logic.exit.2292
mid.2871:
	j	logic.exit.2290
mid.2872:
	j	logic.exit.2293
mid.2873:
	j	logic.exit.2294
mid.2874:
	j	logic.exit.2295
mid.2875:
	j	logic.exit.2296
mid.2876:
	j	logic.exit.2294
mid.2877:
	j	logic.exit.2297
mid.2878:
	j	logic.exit.2298
mid.2879:
	j	logic.exit.2296
mid.2880:
	j	logic.exit.2299
mid.2881:
	j	logic.exit.2303
mid.2882:
	j	logic.exit.2300
mid.2883:
	j	logic.exit.2301
mid.2884:
	j	logic.exit.2302
mid.2885:
	j	logic.exit.2298
mid.2886:
	j	logic.exit.2304
mid.2887:
	j	logic.exit.2305
mid.2888:
	j	logic.exit.2303
mid.2889:
	j	logic.exit.2306
mid.2890:
	j	logic.exit.2307
mid.2891:
	j	logic.exit.2308
mid.2892:
	j	logic.exit.2306
mid.2893:
	j	logic.exit.2309
mid.2894:
	j	logic.exit.2310
mid.2895:
	j	logic.exit.2308
mid.2896:
	j	logic.exit.2311
mid.2897:
	j	logic.exit.2312
mid.2898:
	j	logic.exit.2310
mid.2899:
	j	logic.exit.2313
mid.2900:
	j	logic.exit.2317
mid.2901:
	j	logic.exit.2314
mid.2902:
	j	logic.exit.2315
mid.2903:
	j	logic.exit.2316
mid.2904:
	j	logic.exit.2312
mid.2905:
	j	logic.exit.2318
mid.2906:
	j	logic.exit.2319
mid.2907:
	j	logic.exit.2317
mid.2908:
	j	logic.exit.2320
mid.2909:
	j	logic.exit.2323
mid.2910:
	j	logic.exit.2321
mid.2911:
	j	logic.exit.2322
mid.2912:
	j	logic.exit.2319
mid.2913:
	j	logic.exit.2324
mid.2914:
	j	logic.exit.2325
mid.2915:
	j	logic.exit.2326
mid.2916:
	j	logic.exit.2324
mid.2917:
	j	logic.exit.2327
mid.2918:
	j	logic.exit.2328
mid.2919:
	j	logic.exit.2330
mid.2920:
	j	logic.exit.2329
mid.2921:
	j	logic.exit.2327
mid.2922:
	j	logic.exit.2331
mid.2923:
	j	logic.exit.2332
mid.2924:
	j	logic.exit.2330
mid.2925:
	j	logic.exit.2333
mid.2926:
	j	logic.exit.2334
mid.2927:
	j	logic.exit.2335
mid.2928:
	j	logic.exit.2333
mid.2929:
	j	logic.exit.2336
mid.2930:
	j	logic.exit.2338
mid.2931:
	j	logic.exit.2337
mid.2932:
	j	logic.exit.2335
mid.2933:
	j	logic.exit.2339
mid.2934:
	j	logic.exit.2340
mid.2935:
	j	logic.exit.2338
mid.2936:
	j	logic.exit.2341
mid.2937:
	j	logic.exit.2342
mid.2938:
	j	logic.exit.2343
mid.2939:
	j	logic.exit.2345
mid.2940:
	j	logic.exit.2344
mid.2941:
	j	logic.exit.2342
mid.2942:
	j	logic.exit.2346
mid.2943:
	j	logic.exit.2349
mid.2944:
	j	logic.exit.2347
mid.2945:
	j	logic.exit.2348
mid.2946:
	j	logic.exit.2345
mid.2947:
	j	logic.exit.2350
mid.2948:
	j	logic.exit.2351
mid.2949:
	j	logic.exit.2352
mid.2950:
	j	logic.exit.2355
mid.2951:
	j	logic.exit.2353
mid.2952:
	j	logic.exit.2354
mid.2953:
	j	logic.exit.2351
mid.2954:
	j	logic.exit.2356
mid.2955:
	j	logic.exit.2357
mid.2956:
	j	logic.exit.2358
mid.2957:
	j	logic.exit.2359
mid.2958:
	j	logic.exit.2360
mid.2959:
	j	logic.exit.2361
mid.2960:
	j	logic.exit.2362
mid.2961:
	j	logic.exit.2363
mid.2962:
	j	logic.exit.2361
mid.2963:
	j	logic.exit.2364
mid.2964:
	j	logic.exit.2365
mid.2965:
	j	logic.exit.2363
mid.2966:
	j	logic.exit.2366
mid.2967:
	j	logic.exit.2367
mid.2968:
	j	logic.exit.2368
mid.2969:
	j	logic.exit.2369
mid.2970:
	j	logic.exit.2367
mid.2971:
	j	logic.exit.2370
mid.2972:
	j	logic.exit.2371
mid.2973:
	j	logic.exit.2369
mid.2974:
	j	logic.exit.2372
mid.2975:
	j	logic.exit.2373
mid.2976:
	j	logic.exit.2371
mid.2977:
	j	logic.exit.2374
mid.2978:
	j	logic.exit.2376
mid.2979:
	j	logic.exit.2375
mid.2980:
	j	logic.exit.2373
mid.2981:
	j	logic.exit.2377
mid.2982:
	j	logic.exit.2378
mid.2983:
	j	logic.exit.2376
mid.2984:
	j	logic.exit.2379
mid.2985:
	j	logic.exit.2380
mid.2986:
	j	logic.exit.2378
mid.2987:
	j	logic.exit.2381
mid.2988:
	j	logic.exit.2382
mid.2989:
	j	logic.exit.2383
mid.2990:
	j	logic.exit.2384
mid.2991:
	j	logic.exit.2385
mid.2992:
	j	logic.exit.2386
mid.2993:
	j	logic.exit.2387
mid.2994:
	j	logic.exit.2388
mid.2995:
	j	logic.exit.2389
mid.2996:
	j	logic.exit.2387
mid.2997:
	j	logic.exit.2390
mid.2998:
	j	logic.exit.2391
mid.2999:
	j	logic.exit.2389
mid.3000:
	j	logic.exit.2392
mid.3001:
	j	logic.exit.2391
                            #function ends.
	.globl	main.main.1
	.p2align	1
	.type	main.main.1,@function
main.main.1:
entry.19:
	addi	sp, sp, -32
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 32
	mv	t1, a0
	sw	t1, 0(sp)
	call	_glb_init
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 12(sp)
	lw	t1, 0(t2)
	sw	t1, 20(sp)
	lw	t2, 20(sp)
	mv	a0, t2
	call	printlnInt
	j	exit.19
exit.19:
	li	a0, 0
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 32
	ret
                            #function ends.
	.globl	taskInline.taskInline
	.p2align	1
	.type	taskInline.taskInline,@function
taskInline.taskInline:
entry.20:
	addi	sp, sp, -32
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 32
	mv	t1, a0
	sw	t1, 0(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 12(sp)
	lw	t1, 0(t2)
	sw	t1, 20(sp)
	li	t1, 19260817
	sw	t1, 24(sp)
	lw	t2, 12(sp)
	lw	t3, 24(sp)
	sw	t3, 0(t2)
	j	exit.20
exit.20:
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 32
	ret
                            #function ends.
	.globl	unsigned_shl.unsigned_shl
	.p2align	1
	.type	unsigned_shl.unsigned_shl,@function
unsigned_shl.unsigned_shl:
entry.21:
	addi	sp, sp, -32
	mv	t1, ra
	sw	t1, 12(sp)
	mv	t1, s0
	sw	t1, 16(sp)
	addi	s0, sp, 32
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	lw	t2, 4(sp)
	lw	t3, 8(sp)
	sll	t1, t2, t3
	sw	t1, 20(sp)
	j	exit.21
exit.21:
	lw	t2, 20(sp)
	mv	a0, t2
	lw	t2, 12(sp)
	mv	ra, t2
	lw	t2, 16(sp)
	mv	s0, t2
	addi	sp, sp, 32
	ret
                            #function ends.
	.globl	unsigned_shr.unsigned_shr
	.p2align	1
	.type	unsigned_shr.unsigned_shr,@function
unsigned_shr.unsigned_shr:
entry.22:
	addi	sp, sp, -80
	mv	t1, ra
	sw	t1, 12(sp)
	mv	t1, s0
	sw	t1, 16(sp)
	addi	s0, sp, 80
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	li	t1, 1
	sw	t1, 24(sp)
	li	t1, 31
	sw	t1, 28(sp)
	lw	t2, 24(sp)
	lw	t3, 28(sp)
	sll	t1, t2, t3
	sw	t1, 20(sp)
	lw	t2, 4(sp)
	bge	t2,zero,if.true.6
	j	if.false.6
exit.22:
	lw	t2, 32(sp)
	mv	a0, t2
	lw	t2, 12(sp)
	mv	ra, t2
	lw	t2, 16(sp)
	mv	s0, t2
	addi	sp, sp, 80
	ret
if.true.6:
	lw	t2, 4(sp)
	lw	t3, 8(sp)
	sra	t1, t2, t3
	sw	t1, 36(sp)
	lw	t2, 36(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	j	exit.22
if.false.6:
	li	t1, 31
	sw	t1, 44(sp)
	lw	t2, 44(sp)
	lw	t3, 8(sp)
	sub	t1, t2, t3
	sw	t1, 40(sp)
	li	t1, 1
	sw	t1, 52(sp)
	lw	t2, 52(sp)
	lw	t3, 40(sp)
	sll	t1, t2, t3
	sw	t1, 48(sp)
	lw	t2, 4(sp)
	lw	t3, 20(sp)
	xor	t1, t2, t3
	sw	t1, 56(sp)
	lw	t2, 56(sp)
	lw	t3, 8(sp)
	sra	t1, t2, t3
	sw	t1, 60(sp)
	lw	t2, 48(sp)
	lw	t3, 60(sp)
	or	t1, t2, t3
	sw	t1, 64(sp)
	lw	t2, 64(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	j	exit.22
if.exit.6:
	j	exit.22
                            #function ends.
	.globl	rng.rng
	.p2align	1
	.type	rng.rng,@function
rng.rng:
entry.23:
	addi	sp, sp, -96
	mv	t1, ra
	sw	t1, 12(sp)
	mv	t1, s0
	sw	t1, 16(sp)
	addi	s0, sp, 96
	mv	t1, a0
	sw	t1, 0(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 24(sp)
	mv	t1, t2
	sw	t1, 20(sp)
	lw	t2, 20(sp)
	lw	t1, 0(t2)
	sw	t1, 28(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 28(sp)
	mv	a1, t2
	li	t1, 13
	sw	t1, 32(sp)
	lw	t2, 32(sp)
	mv	a2, t2
	call	unsigned_shl.unsigned_shl
	mv	t1, a0
	sw	t1, 36(sp)
	lw	t2, 28(sp)
	lw	t3, 36(sp)
	xor	t1, t2, t3
	sw	t1, 40(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 40(sp)
	mv	a1, t2
	li	t1, 17
	sw	t1, 44(sp)
	lw	t2, 44(sp)
	mv	a2, t2
	call	unsigned_shr.unsigned_shr
	mv	t1, a0
	sw	t1, 48(sp)
	lw	t2, 40(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	sw	t1, 52(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 52(sp)
	mv	a1, t2
	li	t1, 5
	sw	t1, 56(sp)
	lw	t2, 56(sp)
	mv	a2, t2
	call	unsigned_shl.unsigned_shl
	mv	t1, a0
	sw	t1, 60(sp)
	lw	t2, 52(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	sw	t1, 64(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	lw	t2, 72(sp)
	mv	t1, t2
	sw	t1, 68(sp)
	lw	t2, 68(sp)
	lw	t1, 0(t2)
	sw	t1, 76(sp)
	lw	t2, 68(sp)
	lw	t3, 64(sp)
	sw	t3, 0(t2)
	li	t1, 1073741823
	sw	t1, 84(sp)
	lw	t2, 64(sp)
	lw	t3, 84(sp)
	and	t1, t2, t3
	sw	t1, 80(sp)
	j	exit.23
exit.23:
	lw	t2, 80(sp)
	mv	a0, t2
	lw	t2, 12(sp)
	mv	ra, t2
	lw	t2, 16(sp)
	mv	s0, t2
	addi	sp, sp, 96
	ret
                            #function ends.
	.globl	gcd.gcd
	.p2align	1
	.type	gcd.gcd,@function
gcd.gcd:
entry.24:
	addi	sp, sp, -32
	mv	t1, ra
	sw	t1, 12(sp)
	mv	t1, s0
	sw	t1, 16(sp)
	addi	s0, sp, 32
	mv	t1, a0
	sw	t1, 0(sp)
	mv	t1, a1
	sw	t1, 4(sp)
	mv	t1, a2
	sw	t1, 8(sp)
	lw	t3, 8(sp)
	blt	zero,t3,if.true.7
	j	if.false.7
exit.24:
	lw	t2, 20(sp)
	mv	a0, t2
	lw	t2, 12(sp)
	mv	ra, t2
	lw	t2, 16(sp)
	mv	s0, t2
	addi	sp, sp, 32
	ret
if.true.7:
	lw	t2, 4(sp)
	lw	t3, 8(sp)
	rem	t1, t2, t3
	sw	t1, 24(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 8(sp)
	mv	a1, t2
	lw	t2, 24(sp)
	mv	a2, t2
	call	gcd.gcd
	mv	t1, a0
	sw	t1, 28(sp)
	lw	t2, 28(sp)
	mv	t1, t2
	sw	t1, 20(sp)
	j	exit.24
if.false.7:
	lw	t2, 4(sp)
	mv	t1, t2
	sw	t1, 20(sp)
	j	exit.24
if.exit.7:
	j	exit.24
                            #function ends.
	.globl	main.main.2
	.p2align	1
	.type	main.main.2,@function
main.main.2:
entry.25:
	addi	sp, sp, -96
	mv	t1, ra
	sw	t1, 12(sp)
	mv	t1, s0
	sw	t1, 16(sp)
	addi	s0, sp, 96
	mv	t1, a0
	sw	t1, 0(sp)
	call	_glb_init
	li	t1, 0
	sw	t1, 20(sp)
	j	wh.cond.4
exit.25:
	lw	t2, 24(sp)
	mv	a0, t2
	lw	t2, 12(sp)
	mv	ra, t2
	lw	t2, 16(sp)
	mv	s0, t2
	addi	sp, sp, 96
	ret
wh.cond.4:
	lw	t2, 0(sp)
	mv	a0, t2
	call	rng.rng
	mv	t1, a0
	sw	t1, 28(sp)
	li	t1, 255
	sw	t1, 36(sp)
	lw	t2, 28(sp)
	lw	t3, 36(sp)
	and	t1, t2, t3
	sw	t1, 32(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	call	rng.rng
	mv	t1, a0
	sw	t1, 40(sp)
	li	t1, 255
	sw	t1, 48(sp)
	lw	t2, 40(sp)
	lw	t3, 48(sp)
	and	t1, t2, t3
	sw	t1, 44(sp)
	lw	t2, 32(sp)
	lw	t3, 44(sp)
	bne	t2,t3,wh.body.4
	j	wh.exit.4
wh.body.4:
	lw	t2, 0(sp)
	mv	a0, t2
	call	rng.rng
	mv	t1, a0
	sw	t1, 52(sp)
	li	t1, 1
	sw	t1, 60(sp)
	lw	t2, 52(sp)
	lw	t3, 60(sp)
	add	t1, t2, t3
	sw	t1, 56(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	call	rng.rng
	mv	t1, a0
	sw	t1, 64(sp)
	li	t1, 1
	sw	t1, 72(sp)
	lw	t2, 64(sp)
	lw	t3, 72(sp)
	add	t1, t2, t3
	sw	t1, 68(sp)
	lw	t2, 0(sp)
	mv	a0, t2
	lw	t2, 56(sp)
	mv	a1, t2
	lw	t2, 68(sp)
	mv	a2, t2
	call	gcd.gcd
	mv	t1, a0
	sw	t1, 76(sp)
	lw	t2, 20(sp)
	lw	t3, 76(sp)
	xor	t1, t2, t3
	sw	t1, 80(sp)
	lw	t2, 80(sp)
	mv	t1, t2
	sw	t1, 20(sp)
	j	wh.cond.4
wh.exit.4:
	li	t1, 5647
	sw	t1, 84(sp)
	lw	t2, 20(sp)
	lw	t3, 84(sp)
	xor	t1, t2, t3
	sw	t1, 24(sp)
	j	exit.25
                            #function ends.
	.globl	taskSSA.taskSSA
	.p2align	1
	.type	taskSSA.taskSSA,@function
taskSSA.taskSSA:
entry.26:
	addi	sp, sp, -16
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 16
	mv	t1, a0
	sw	t1, 0(sp)
	j	exit.26
exit.26:
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 16
	ret
                            #function ends.
	.globl	test.test
	.p2align	1
	.type	test.test,@function
test.test:
entry.27:
	addi	sp, sp, -256
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 256
	mv	t1, a0
	sw	t1, 0(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 12(sp)
	lw	t1, 0(t2)
	sw	t1, 20(sp)
	mv	t1, zero
	sw	t1, 24(sp)
	mv	t1, zero
	sw	t1, 28(sp)
	mv	t1, zero
	sw	t1, 32(sp)
	mv	t1, zero
	sw	t1, 36(sp)
	mv	t1, zero
	sw	t1, 40(sp)
	mv	t1, zero
	sw	t1, 44(sp)
	mv	t1, zero
	sw	t1, 48(sp)
	mv	t1, zero
	sw	t1, 52(sp)
	mv	t1, zero
	sw	t1, 56(sp)
	mv	t1, zero
	sw	t1, 60(sp)
	mv	t1, zero
	sw	t1, 64(sp)
	mv	t1, zero
	sw	t1, 68(sp)
	mv	t1, zero
	sw	t1, 72(sp)
	mv	t1, zero
	sw	t1, 76(sp)
	mv	t1, zero
	sw	t1, 80(sp)
	mv	t1, zero
	sw	t1, 84(sp)
	mv	t1, zero
	sw	t1, 88(sp)
	mv	t1, zero
	sw	t1, 92(sp)
	mv	t1, zero
	sw	t1, 96(sp)
	mv	t1, zero
	sw	t1, 100(sp)
	mv	t1, zero
	sw	t1, 104(sp)
	mv	t1, zero
	sw	t1, 108(sp)
	mv	t1, zero
	sw	t1, 112(sp)
	mv	t1, zero
	sw	t1, 116(sp)
	mv	t1, zero
	sw	t1, 120(sp)
	mv	t1, zero
	sw	t1, 124(sp)
	mv	t1, zero
	sw	t1, 128(sp)
	mv	t1, zero
	sw	t1, 132(sp)
	mv	t1, zero
	sw	t1, 136(sp)
	mv	t1, zero
	sw	t1, 140(sp)
	mv	t1, zero
	sw	t1, 144(sp)
	mv	t1, zero
	sw	t1, 148(sp)
	mv	t1, zero
	sw	t1, 152(sp)
	mv	t1, zero
	sw	t1, 156(sp)
	mv	t1, zero
	sw	t1, 160(sp)
	mv	t1, zero
	sw	t1, 164(sp)
	mv	t1, zero
	sw	t1, 168(sp)
	mv	t1, zero
	sw	t1, 172(sp)
	mv	t1, zero
	sw	t1, 176(sp)
	mv	t1, zero
	sw	t1, 180(sp)
	mv	t1, zero
	sw	t1, 184(sp)
	mv	t1, zero
	sw	t1, 188(sp)
	mv	t1, zero
	sw	t1, 192(sp)
	mv	t1, zero
	sw	t1, 196(sp)
	mv	t1, zero
	sw	t1, 200(sp)
	mv	t1, zero
	sw	t1, 204(sp)
	mv	t1, zero
	sw	t1, 208(sp)
	mv	t1, zero
	sw	t1, 212(sp)
	mv	t1, zero
	sw	t1, 216(sp)
	mv	t1, zero
	sw	t1, 220(sp)
	mv	t1, zero
	sw	t1, 224(sp)
	li	t1, 0
	sw	t1, 228(sp)
	j	for.cond.19
exit.27:
	lw	t2, 224(sp)
	mv	a0, t2
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 256
	ret
for.cond.19:
	lw	t2, 228(sp)
	lw	t3, 20(sp)
	blt	t2,t3,for.body.19
	j	for.exit.19
for.incr.19:
	li	t1, 1
	sw	t1, 236(sp)
	lw	t2, 228(sp)
	lw	t3, 236(sp)
	add	t1, t2, t3
	sw	t1, 232(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 24(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 40(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 44(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 48(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 52(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 56(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 60(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 68(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 76(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 80(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 84(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 88(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 92(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 96(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 100(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 104(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 108(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 112(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 116(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 120(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 124(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 128(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 132(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 136(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 140(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 144(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 148(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 152(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 156(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 160(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 164(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 168(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 172(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 176(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 180(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 184(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 188(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 192(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 196(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 200(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 204(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 208(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 212(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 216(sp)
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 220(sp)
	lw	t2, 244(sp)
	mv	t1, t2
	sw	t1, 224(sp)
	lw	t2, 232(sp)
	mv	t1, t2
	sw	t1, 228(sp)
	j	for.cond.19
for.body.19:
	li	t1, 1
	sw	t1, 248(sp)
	lw	t2, 228(sp)
	lw	t3, 248(sp)
	add	t1, t2, t3
	sw	t1, 240(sp)
	lw	t2, 240(sp)
	bne	t2,zero,if.true.8
	j	if.false.8
for.exit.19:
	j	exit.27
if.true.8:
	lw	t2, 240(sp)
	mv	t1, t2
	sw	t1, 244(sp)
	j	if.exit.8
if.false.8:
	lw	t2, 224(sp)
	mv	t1, t2
	sw	t1, 244(sp)
	j	if.exit.8
if.exit.8:
	j	for.incr.19
                            #function ends.
	.globl	main.main.3
	.p2align	1
	.type	main.main.3,@function
main.main.3:
entry.28:
	addi	sp, sp, -64
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 64
	mv	t1, a0
	sw	t1, 0(sp)
	call	_glb_init
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 12(sp)
	lw	t1, 0(t2)
	sw	t1, 20(sp)
	li	t1, 100
	sw	t1, 24(sp)
	lw	t2, 12(sp)
	lw	t3, 24(sp)
	sw	t3, 0(t2)
	lw	t2, 0(sp)
	mv	a0, t2
	call	test.test
	mv	t1, a0
	sw	t1, 28(sp)
	lw	t2, 0(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	lw	t2, 36(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 32(sp)
	lw	t1, 0(t2)
	sw	t1, 40(sp)
	li	t1, 200
	sw	t1, 44(sp)
	lw	t2, 32(sp)
	lw	t3, 44(sp)
	sw	t3, 0(t2)
	lw	t2, 0(sp)
	mv	a0, t2
	call	test.test
	mv	t1, a0
	sw	t1, 48(sp)
	lw	t2, 28(sp)
	lw	t3, 48(sp)
	add	t1, t2, t3
	sw	t1, 52(sp)
	li	t1, 300
	sw	t1, 60(sp)
	lw	t2, 52(sp)
	lw	t3, 60(sp)
	sub	t1, t2, t3
	sw	t1, 56(sp)
	j	exit.28
exit.28:
	lw	t2, 56(sp)
	mv	a0, t2
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 64
	ret
                            #function ends.
	.globl	taskConst.taskConst
	.p2align	1
	.type	taskConst.taskConst,@function
taskConst.taskConst:
entry.29:
	addi	sp, sp, -16
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 16
	mv	t1, a0
	sw	t1, 0(sp)
	j	exit.29
exit.29:
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 16
	ret
                            #function ends.
	.globl	test.test.1
	.p2align	1
	.type	test.test.1,@function
test.test.1:
entry.30:
	addi	sp, sp, -992
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 992
	mv	t1, a0
	sw	t1, 0(sp)
	li	t1, 0
	sw	t1, 12(sp)
	li	t1, 0
	sw	t1, 16(sp)
	j	for.cond.20
exit.30:
	lw	t2, 12(sp)
	mv	a0, t2
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 992
	ret
for.cond.20:
	li	t1, 200
	sw	t1, 20(sp)
	lw	t2, 16(sp)
	lw	t3, 20(sp)
	blt	t2,t3,for.body.20
	j	for.exit.20
for.incr.20:
	li	t1, 1
	sw	t1, 32(sp)
	lw	t2, 28(sp)
	lw	t3, 32(sp)
	add	t1, t2, t3
	sw	t1, 24(sp)
	lw	t2, 36(sp)
	mv	t1, t2
	sw	t1, 12(sp)
	lw	t2, 24(sp)
	mv	t1, t2
	sw	t1, 16(sp)
	j	for.cond.20
for.body.20:
	li	t1, 1
	sw	t1, 44(sp)
	li	t1, 2
	sw	t1, 48(sp)
	lw	t2, 44(sp)
	lw	t3, 48(sp)
	xor	t1, t2, t3
	sw	t1, 40(sp)
	li	t1, 3
	sw	t1, 60(sp)
	lw	t2, 40(sp)
	lw	t3, 60(sp)
	xor	t1, t2, t3
	sw	t1, 56(sp)
	lw	t2, 56(sp)
	seqz	t1, t2
	sb	t1, 52(sp)
	lb	t2, 52(sp)
	mv	t1, t2
	sb	t1, 64(sp)
	lb	t2, 52(sp)
	bne	t2,zero,logic.uncut.2393
	j	logic.exit.2393
for.exit.20:
	j	exit.30
if.true.9:
	li	t1, 1
	sw	t1, 72(sp)
	lw	t2, 16(sp)
	lw	t3, 72(sp)
	add	t1, t2, t3
	sw	t1, 68(sp)
	li	t1, 1
	sw	t1, 80(sp)
	lw	t2, 12(sp)
	lw	t3, 80(sp)
	add	t1, t2, t3
	sw	t1, 76(sp)
	lw	t2, 76(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	lw	t2, 68(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	j	if.exit.9
if.false.9:
	li	t1, 1
	sw	t1, 88(sp)
	li	t1, 1
	sw	t1, 92(sp)
	lw	t2, 88(sp)
	lw	t3, 92(sp)
	add	t1, t2, t3
	sw	t1, 84(sp)
	li	t1, 1
	sw	t1, 100(sp)
	li	t1, 1
	sw	t1, 104(sp)
	lw	t2, 100(sp)
	lw	t3, 104(sp)
	sub	t1, t2, t3
	sw	t1, 96(sp)
	lw	t2, 84(sp)
	lw	t3, 96(sp)
	div	t1, t2, t3
	sw	t1, 108(sp)
	lw	t2, 108(sp)
	mv	t1, t2
	sw	t1, 36(sp)
	lw	t2, 16(sp)
	mv	t1, t2
	sw	t1, 28(sp)
	j	if.exit.9
if.exit.9:
	j	for.incr.20
logic.uncut.2393:
	li	t1, 1
	sw	t1, 116(sp)
	li	t1, 1
	sw	t1, 120(sp)
	lw	t2, 116(sp)
	lw	t3, 120(sp)
	and	t1, t2, t3
	sw	t1, 112(sp)
	li	t1, 5
	sw	t1, 128(sp)
	li	t1, 3
	sw	t1, 132(sp)
	lw	t2, 128(sp)
	lw	t3, 132(sp)
	div	t1, t2, t3
	sw	t1, 124(sp)
	lw	t2, 112(sp)
	lw	t3, 124(sp)
	xor	t1, t2, t3
	sw	t1, 140(sp)
	lw	t2, 140(sp)
	seqz	t1, t2
	sb	t1, 136(sp)
	lb	t2, 136(sp)
	mv	t1, t2
	sb	t1, 64(sp)
	j	logic.exit.2393
logic.exit.2393:
	lb	t2, 64(sp)
	mv	t1, t2
	sb	t1, 144(sp)
	lb	t2, 64(sp)
	bne	t2,zero,logic.uncut.2394
	j	logic.exit.2394
logic.uncut.2394:
	li	t1, 1
	sw	t1, 152(sp)
	li	t1, 2
	sw	t1, 156(sp)
	lw	t2, 152(sp)
	lw	t3, 156(sp)
	add	t1, t2, t3
	sw	t1, 148(sp)
	li	t1, 3
	sw	t1, 164(sp)
	lw	t2, 148(sp)
	lw	t3, 164(sp)
	add	t1, t2, t3
	sw	t1, 160(sp)
	li	t1, 4
	sw	t1, 172(sp)
	lw	t2, 160(sp)
	lw	t3, 172(sp)
	add	t1, t2, t3
	sw	t1, 168(sp)
	li	t1, 5
	sw	t1, 180(sp)
	lw	t2, 168(sp)
	lw	t3, 180(sp)
	add	t1, t2, t3
	sw	t1, 176(sp)
	li	t1, 6
	sw	t1, 188(sp)
	lw	t2, 176(sp)
	lw	t3, 188(sp)
	add	t1, t2, t3
	sw	t1, 184(sp)
	li	t1, 7
	sw	t1, 196(sp)
	lw	t2, 184(sp)
	lw	t3, 196(sp)
	add	t1, t2, t3
	sw	t1, 192(sp)
	li	t1, 8
	sw	t1, 204(sp)
	lw	t2, 192(sp)
	lw	t3, 204(sp)
	add	t1, t2, t3
	sw	t1, 200(sp)
	li	t1, 9
	sw	t1, 212(sp)
	lw	t2, 200(sp)
	lw	t3, 212(sp)
	add	t1, t2, t3
	sw	t1, 208(sp)
	li	t1, 10
	sw	t1, 220(sp)
	lw	t2, 208(sp)
	lw	t3, 220(sp)
	add	t1, t2, t3
	sw	t1, 216(sp)
	li	t1, 11
	sw	t1, 228(sp)
	lw	t2, 216(sp)
	lw	t3, 228(sp)
	add	t1, t2, t3
	sw	t1, 224(sp)
	li	t1, 12
	sw	t1, 236(sp)
	lw	t2, 224(sp)
	lw	t3, 236(sp)
	add	t1, t2, t3
	sw	t1, 232(sp)
	li	t1, 13
	sw	t1, 244(sp)
	lw	t2, 232(sp)
	lw	t3, 244(sp)
	add	t1, t2, t3
	sw	t1, 240(sp)
	li	t1, 14
	sw	t1, 252(sp)
	lw	t2, 240(sp)
	lw	t3, 252(sp)
	add	t1, t2, t3
	sw	t1, 248(sp)
	li	t1, 15
	sw	t1, 260(sp)
	lw	t2, 248(sp)
	lw	t3, 260(sp)
	add	t1, t2, t3
	sw	t1, 256(sp)
	li	t1, 16
	sw	t1, 268(sp)
	lw	t2, 256(sp)
	lw	t3, 268(sp)
	add	t1, t2, t3
	sw	t1, 264(sp)
	li	t1, 17
	sw	t1, 276(sp)
	lw	t2, 264(sp)
	lw	t3, 276(sp)
	add	t1, t2, t3
	sw	t1, 272(sp)
	li	t1, 18
	sw	t1, 284(sp)
	lw	t2, 272(sp)
	lw	t3, 284(sp)
	add	t1, t2, t3
	sw	t1, 280(sp)
	li	t1, 19
	sw	t1, 292(sp)
	lw	t2, 280(sp)
	lw	t3, 292(sp)
	add	t1, t2, t3
	sw	t1, 288(sp)
	li	t1, 20
	sw	t1, 300(sp)
	lw	t2, 288(sp)
	lw	t3, 300(sp)
	add	t1, t2, t3
	sw	t1, 296(sp)
	li	t1, 21
	sw	t1, 308(sp)
	lw	t2, 296(sp)
	lw	t3, 308(sp)
	add	t1, t2, t3
	sw	t1, 304(sp)
	li	t1, 22
	sw	t1, 316(sp)
	lw	t2, 304(sp)
	lw	t3, 316(sp)
	add	t1, t2, t3
	sw	t1, 312(sp)
	li	t1, 23
	sw	t1, 324(sp)
	lw	t2, 312(sp)
	lw	t3, 324(sp)
	add	t1, t2, t3
	sw	t1, 320(sp)
	li	t1, 24
	sw	t1, 332(sp)
	lw	t2, 320(sp)
	lw	t3, 332(sp)
	add	t1, t2, t3
	sw	t1, 328(sp)
	li	t1, 25
	sw	t1, 340(sp)
	lw	t2, 328(sp)
	lw	t3, 340(sp)
	add	t1, t2, t3
	sw	t1, 336(sp)
	li	t1, 26
	sw	t1, 348(sp)
	lw	t2, 336(sp)
	lw	t3, 348(sp)
	add	t1, t2, t3
	sw	t1, 344(sp)
	li	t1, 27
	sw	t1, 356(sp)
	lw	t2, 344(sp)
	lw	t3, 356(sp)
	add	t1, t2, t3
	sw	t1, 352(sp)
	li	t1, 28
	sw	t1, 364(sp)
	lw	t2, 352(sp)
	lw	t3, 364(sp)
	add	t1, t2, t3
	sw	t1, 360(sp)
	li	t1, 29
	sw	t1, 372(sp)
	lw	t2, 360(sp)
	lw	t3, 372(sp)
	add	t1, t2, t3
	sw	t1, 368(sp)
	li	t1, 30
	sw	t1, 380(sp)
	lw	t2, 368(sp)
	lw	t3, 380(sp)
	add	t1, t2, t3
	sw	t1, 376(sp)
	li	t1, 31
	sw	t1, 388(sp)
	lw	t2, 376(sp)
	lw	t3, 388(sp)
	add	t1, t2, t3
	sw	t1, 384(sp)
	li	t1, 32
	sw	t1, 396(sp)
	lw	t2, 384(sp)
	lw	t3, 396(sp)
	add	t1, t2, t3
	sw	t1, 392(sp)
	li	t1, 33
	sw	t1, 404(sp)
	lw	t2, 392(sp)
	lw	t3, 404(sp)
	add	t1, t2, t3
	sw	t1, 400(sp)
	li	t1, 34
	sw	t1, 412(sp)
	lw	t2, 400(sp)
	lw	t3, 412(sp)
	add	t1, t2, t3
	sw	t1, 408(sp)
	li	t1, 35
	sw	t1, 420(sp)
	lw	t2, 408(sp)
	lw	t3, 420(sp)
	add	t1, t2, t3
	sw	t1, 416(sp)
	li	t1, 36
	sw	t1, 428(sp)
	lw	t2, 416(sp)
	lw	t3, 428(sp)
	add	t1, t2, t3
	sw	t1, 424(sp)
	li	t1, 37
	sw	t1, 436(sp)
	lw	t2, 424(sp)
	lw	t3, 436(sp)
	add	t1, t2, t3
	sw	t1, 432(sp)
	li	t1, 38
	sw	t1, 444(sp)
	lw	t2, 432(sp)
	lw	t3, 444(sp)
	add	t1, t2, t3
	sw	t1, 440(sp)
	li	t1, 39
	sw	t1, 452(sp)
	lw	t2, 440(sp)
	lw	t3, 452(sp)
	add	t1, t2, t3
	sw	t1, 448(sp)
	li	t1, 40
	sw	t1, 460(sp)
	lw	t2, 448(sp)
	lw	t3, 460(sp)
	add	t1, t2, t3
	sw	t1, 456(sp)
	li	t1, 41
	sw	t1, 468(sp)
	lw	t2, 456(sp)
	lw	t3, 468(sp)
	add	t1, t2, t3
	sw	t1, 464(sp)
	li	t1, 42
	sw	t1, 476(sp)
	lw	t2, 464(sp)
	lw	t3, 476(sp)
	add	t1, t2, t3
	sw	t1, 472(sp)
	li	t1, 43
	sw	t1, 484(sp)
	lw	t2, 472(sp)
	lw	t3, 484(sp)
	add	t1, t2, t3
	sw	t1, 480(sp)
	li	t1, 44
	sw	t1, 492(sp)
	lw	t2, 480(sp)
	lw	t3, 492(sp)
	add	t1, t2, t3
	sw	t1, 488(sp)
	li	t1, 45
	sw	t1, 500(sp)
	lw	t2, 488(sp)
	lw	t3, 500(sp)
	add	t1, t2, t3
	sw	t1, 496(sp)
	li	t1, 46
	sw	t1, 508(sp)
	lw	t2, 496(sp)
	lw	t3, 508(sp)
	add	t1, t2, t3
	sw	t1, 504(sp)
	li	t1, 47
	sw	t1, 516(sp)
	lw	t2, 504(sp)
	lw	t3, 516(sp)
	add	t1, t2, t3
	sw	t1, 512(sp)
	li	t1, 48
	sw	t1, 524(sp)
	lw	t2, 512(sp)
	lw	t3, 524(sp)
	add	t1, t2, t3
	sw	t1, 520(sp)
	li	t1, 49
	sw	t1, 532(sp)
	lw	t2, 520(sp)
	lw	t3, 532(sp)
	add	t1, t2, t3
	sw	t1, 528(sp)
	li	t1, 50
	sw	t1, 540(sp)
	lw	t2, 528(sp)
	lw	t3, 540(sp)
	add	t1, t2, t3
	sw	t1, 536(sp)
	li	t1, 51
	sw	t1, 548(sp)
	lw	t2, 536(sp)
	lw	t3, 548(sp)
	add	t1, t2, t3
	sw	t1, 544(sp)
	li	t1, 52
	sw	t1, 556(sp)
	lw	t2, 544(sp)
	lw	t3, 556(sp)
	add	t1, t2, t3
	sw	t1, 552(sp)
	li	t1, 53
	sw	t1, 564(sp)
	lw	t2, 552(sp)
	lw	t3, 564(sp)
	add	t1, t2, t3
	sw	t1, 560(sp)
	li	t1, 54
	sw	t1, 572(sp)
	lw	t2, 560(sp)
	lw	t3, 572(sp)
	add	t1, t2, t3
	sw	t1, 568(sp)
	li	t1, 55
	sw	t1, 580(sp)
	lw	t2, 568(sp)
	lw	t3, 580(sp)
	add	t1, t2, t3
	sw	t1, 576(sp)
	li	t1, 56
	sw	t1, 588(sp)
	lw	t2, 576(sp)
	lw	t3, 588(sp)
	add	t1, t2, t3
	sw	t1, 584(sp)
	li	t1, 57
	sw	t1, 596(sp)
	lw	t2, 584(sp)
	lw	t3, 596(sp)
	add	t1, t2, t3
	sw	t1, 592(sp)
	li	t1, 58
	sw	t1, 604(sp)
	lw	t2, 592(sp)
	lw	t3, 604(sp)
	add	t1, t2, t3
	sw	t1, 600(sp)
	li	t1, 59
	sw	t1, 612(sp)
	lw	t2, 600(sp)
	lw	t3, 612(sp)
	add	t1, t2, t3
	sw	t1, 608(sp)
	li	t1, 60
	sw	t1, 620(sp)
	lw	t2, 608(sp)
	lw	t3, 620(sp)
	add	t1, t2, t3
	sw	t1, 616(sp)
	li	t1, 61
	sw	t1, 628(sp)
	lw	t2, 616(sp)
	lw	t3, 628(sp)
	add	t1, t2, t3
	sw	t1, 624(sp)
	li	t1, 62
	sw	t1, 636(sp)
	lw	t2, 624(sp)
	lw	t3, 636(sp)
	add	t1, t2, t3
	sw	t1, 632(sp)
	li	t1, 63
	sw	t1, 644(sp)
	lw	t2, 632(sp)
	lw	t3, 644(sp)
	add	t1, t2, t3
	sw	t1, 640(sp)
	li	t1, 64
	sw	t1, 652(sp)
	lw	t2, 640(sp)
	lw	t3, 652(sp)
	add	t1, t2, t3
	sw	t1, 648(sp)
	li	t1, 65
	sw	t1, 660(sp)
	lw	t2, 648(sp)
	lw	t3, 660(sp)
	add	t1, t2, t3
	sw	t1, 656(sp)
	li	t1, 66
	sw	t1, 668(sp)
	lw	t2, 656(sp)
	lw	t3, 668(sp)
	add	t1, t2, t3
	sw	t1, 664(sp)
	li	t1, 67
	sw	t1, 676(sp)
	lw	t2, 664(sp)
	lw	t3, 676(sp)
	add	t1, t2, t3
	sw	t1, 672(sp)
	li	t1, 68
	sw	t1, 684(sp)
	lw	t2, 672(sp)
	lw	t3, 684(sp)
	add	t1, t2, t3
	sw	t1, 680(sp)
	li	t1, 69
	sw	t1, 692(sp)
	lw	t2, 680(sp)
	lw	t3, 692(sp)
	add	t1, t2, t3
	sw	t1, 688(sp)
	li	t1, 70
	sw	t1, 700(sp)
	lw	t2, 688(sp)
	lw	t3, 700(sp)
	add	t1, t2, t3
	sw	t1, 696(sp)
	li	t1, 71
	sw	t1, 708(sp)
	lw	t2, 696(sp)
	lw	t3, 708(sp)
	add	t1, t2, t3
	sw	t1, 704(sp)
	li	t1, 72
	sw	t1, 716(sp)
	lw	t2, 704(sp)
	lw	t3, 716(sp)
	add	t1, t2, t3
	sw	t1, 712(sp)
	li	t1, 73
	sw	t1, 724(sp)
	lw	t2, 712(sp)
	lw	t3, 724(sp)
	add	t1, t2, t3
	sw	t1, 720(sp)
	li	t1, 74
	sw	t1, 732(sp)
	lw	t2, 720(sp)
	lw	t3, 732(sp)
	add	t1, t2, t3
	sw	t1, 728(sp)
	li	t1, 75
	sw	t1, 740(sp)
	lw	t2, 728(sp)
	lw	t3, 740(sp)
	add	t1, t2, t3
	sw	t1, 736(sp)
	li	t1, 76
	sw	t1, 748(sp)
	lw	t2, 736(sp)
	lw	t3, 748(sp)
	add	t1, t2, t3
	sw	t1, 744(sp)
	li	t1, 77
	sw	t1, 756(sp)
	lw	t2, 744(sp)
	lw	t3, 756(sp)
	add	t1, t2, t3
	sw	t1, 752(sp)
	li	t1, 78
	sw	t1, 764(sp)
	lw	t2, 752(sp)
	lw	t3, 764(sp)
	add	t1, t2, t3
	sw	t1, 760(sp)
	li	t1, 79
	sw	t1, 772(sp)
	lw	t2, 760(sp)
	lw	t3, 772(sp)
	add	t1, t2, t3
	sw	t1, 768(sp)
	li	t1, 80
	sw	t1, 780(sp)
	lw	t2, 768(sp)
	lw	t3, 780(sp)
	add	t1, t2, t3
	sw	t1, 776(sp)
	li	t1, 81
	sw	t1, 788(sp)
	lw	t2, 776(sp)
	lw	t3, 788(sp)
	add	t1, t2, t3
	sw	t1, 784(sp)
	li	t1, 82
	sw	t1, 796(sp)
	lw	t2, 784(sp)
	lw	t3, 796(sp)
	add	t1, t2, t3
	sw	t1, 792(sp)
	li	t1, 83
	sw	t1, 804(sp)
	lw	t2, 792(sp)
	lw	t3, 804(sp)
	add	t1, t2, t3
	sw	t1, 800(sp)
	li	t1, 84
	sw	t1, 812(sp)
	lw	t2, 800(sp)
	lw	t3, 812(sp)
	add	t1, t2, t3
	sw	t1, 808(sp)
	li	t1, 85
	sw	t1, 820(sp)
	lw	t2, 808(sp)
	lw	t3, 820(sp)
	add	t1, t2, t3
	sw	t1, 816(sp)
	li	t1, 86
	sw	t1, 828(sp)
	lw	t2, 816(sp)
	lw	t3, 828(sp)
	add	t1, t2, t3
	sw	t1, 824(sp)
	li	t1, 87
	sw	t1, 836(sp)
	lw	t2, 824(sp)
	lw	t3, 836(sp)
	add	t1, t2, t3
	sw	t1, 832(sp)
	li	t1, 88
	sw	t1, 844(sp)
	lw	t2, 832(sp)
	lw	t3, 844(sp)
	add	t1, t2, t3
	sw	t1, 840(sp)
	li	t1, 89
	sw	t1, 852(sp)
	lw	t2, 840(sp)
	lw	t3, 852(sp)
	add	t1, t2, t3
	sw	t1, 848(sp)
	li	t1, 90
	sw	t1, 860(sp)
	lw	t2, 848(sp)
	lw	t3, 860(sp)
	add	t1, t2, t3
	sw	t1, 856(sp)
	li	t1, 91
	sw	t1, 868(sp)
	lw	t2, 856(sp)
	lw	t3, 868(sp)
	add	t1, t2, t3
	sw	t1, 864(sp)
	li	t1, 92
	sw	t1, 876(sp)
	lw	t2, 864(sp)
	lw	t3, 876(sp)
	add	t1, t2, t3
	sw	t1, 872(sp)
	li	t1, 93
	sw	t1, 884(sp)
	lw	t2, 872(sp)
	lw	t3, 884(sp)
	add	t1, t2, t3
	sw	t1, 880(sp)
	li	t1, 94
	sw	t1, 892(sp)
	lw	t2, 880(sp)
	lw	t3, 892(sp)
	add	t1, t2, t3
	sw	t1, 888(sp)
	li	t1, 95
	sw	t1, 900(sp)
	lw	t2, 888(sp)
	lw	t3, 900(sp)
	add	t1, t2, t3
	sw	t1, 896(sp)
	li	t1, 96
	sw	t1, 908(sp)
	lw	t2, 896(sp)
	lw	t3, 908(sp)
	add	t1, t2, t3
	sw	t1, 904(sp)
	li	t1, 97
	sw	t1, 916(sp)
	lw	t2, 904(sp)
	lw	t3, 916(sp)
	add	t1, t2, t3
	sw	t1, 912(sp)
	li	t1, 98
	sw	t1, 924(sp)
	lw	t2, 912(sp)
	lw	t3, 924(sp)
	add	t1, t2, t3
	sw	t1, 920(sp)
	li	t1, 99
	sw	t1, 932(sp)
	lw	t2, 920(sp)
	lw	t3, 932(sp)
	add	t1, t2, t3
	sw	t1, 928(sp)
	li	t1, 100
	sw	t1, 940(sp)
	lw	t2, 928(sp)
	lw	t3, 940(sp)
	add	t1, t2, t3
	sw	t1, 936(sp)
	li	t1, 100
	sw	t1, 948(sp)
	li	t1, 1
	sw	t1, 952(sp)
	lw	t2, 948(sp)
	lw	t3, 952(sp)
	add	t1, t2, t3
	sw	t1, 944(sp)
	li	t1, 100
	sw	t1, 960(sp)
	lw	t2, 944(sp)
	lw	t3, 960(sp)
	mul	t1, t2, t3
	sw	t1, 956(sp)
	li	t1, 2
	sw	t1, 968(sp)
	lw	t2, 956(sp)
	lw	t3, 968(sp)
	div	t1, t2, t3
	sw	t1, 964(sp)
	lw	t2, 936(sp)
	lw	t3, 964(sp)
	xor	t1, t2, t3
	sw	t1, 976(sp)
	lw	t2, 976(sp)
	seqz	t1, t2
	sb	t1, 972(sp)
	lb	t2, 972(sp)
	mv	t1, t2
	sb	t1, 144(sp)
	j	logic.exit.2394
logic.exit.2394:
	lb	t2, 144(sp)
	bne	t2,zero,if.true.9
	j	if.false.9
mid.3002:
	j	logic.exit.2393
mid.3003:
	j	logic.exit.2394
                            #function ends.
	.globl	main.main.4
	.p2align	1
	.type	main.main.4,@function
main.main.4:
entry.31:
	addi	sp, sp, -32
	mv	t1, ra
	sw	t1, 4(sp)
	mv	t1, s0
	sw	t1, 8(sp)
	addi	s0, sp, 32
	mv	t1, a0
	sw	t1, 0(sp)
	call	_glb_init
	lw	t2, 0(sp)
	mv	a0, t2
	call	test.test.1
	mv	t1, a0
	sw	t1, 12(sp)
	li	t1, 100
	sw	t1, 20(sp)
	lw	t2, 12(sp)
	lw	t3, 20(sp)
	sub	t1, t2, t3
	sw	t1, 16(sp)
	j	exit.31
exit.31:
	lw	t2, 16(sp)
	mv	a0, t2
	lw	t2, 4(sp)
	mv	ra, t2
	lw	t2, 8(sp)
	mv	s0, t2
	addi	sp, sp, 32
	ret
                            #function ends.
	.globl	main
	.p2align	1
	.type	main,@function
main:
entry.32:
	addi	sp, sp, -144
	mv	t1, ra
	sw	t1, 16(sp)
	mv	t1, s0
	sw	t1, 20(sp)
	addi	s0, sp, 144
	call	_glb_init
	li	t1, 36
	sw	t1, 24(sp)
	lw	t2, 24(sp)
	mv	a0, t2
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 28(sp)
	lw	t2, 28(sp)
	mv	t1, t2
	sw	t1, 32(sp)
	lw	t2, 32(sp)
	mv	a0, t2
	call	taskNTT.taskNTT
	lw	t2, 32(sp)
	mv	a0, t2
	call	main.main
	mv	t1, a0
	sw	t1, 36(sp)
	li	t1, 4
	sw	t1, 40(sp)
	lw	t2, 40(sp)
	mv	a0, t2
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 44(sp)
	lw	t2, 44(sp)
	mv	t1, t2
	sw	t1, 48(sp)
	lw	t2, 48(sp)
	mv	a0, t2
	call	taskStress.taskStress
	lw	t2, 48(sp)
	mv	a0, t2
	call	main.main.1
	mv	t1, a0
	sw	t1, 52(sp)
	li	t1, 4
	sw	t1, 56(sp)
	lw	t2, 56(sp)
	mv	a0, t2
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 60(sp)
	lw	t2, 60(sp)
	mv	t1, t2
	sw	t1, 64(sp)
	lw	t2, 64(sp)
	mv	a0, t2
	call	taskInline.taskInline
	lw	t2, 64(sp)
	mv	a0, t2
	call	main.main.2
	mv	t1, a0
	sw	t1, 68(sp)
	lw	t2, 68(sp)
	bne	t2,zero,if.true.10
	j	if.false.10
exit.32:
	lw	t2, 72(sp)
	mv	a0, t2
	lw	t2, 16(sp)
	mv	ra, t2
	lw	t2, 20(sp)
	mv	s0, t2
	addi	sp, sp, 144
	ret
if.true.10:
	li	t1, 1
	sw	t1, 80(sp)
	lw	t3, 80(sp)
	sub	t1, zero, t3
	sw	t1, 76(sp)
	mv	t1, zero
	sw	t1, 84(sp)
	mv	t1, zero
	sw	t1, 88(sp)
	lw	t2, 76(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	j	exit.32
if.false.10:
	j	if.exit.10
if.exit.10:
	li	t1, 4
	sw	t1, 92(sp)
	lw	t2, 92(sp)
	mv	a0, t2
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 96(sp)
	lw	t2, 96(sp)
	mv	t1, t2
	sw	t1, 100(sp)
	lw	t2, 100(sp)
	mv	a0, t2
	call	taskSSA.taskSSA
	lw	t2, 100(sp)
	mv	a0, t2
	call	main.main.3
	mv	t1, a0
	sw	t1, 104(sp)
	lw	t2, 104(sp)
	bne	t2,zero,if.true.11
	j	if.false.11
if.true.11:
	li	t1, 1
	sw	t1, 112(sp)
	lw	t3, 112(sp)
	sub	t1, zero, t3
	sw	t1, 108(sp)
	mv	t1, zero
	sw	t1, 84(sp)
	lw	t2, 100(sp)
	mv	t1, t2
	sw	t1, 88(sp)
	lw	t2, 108(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	j	exit.32
if.false.11:
	j	if.exit.11
if.exit.11:
	mv	a0, zero
	call	_bot_malloc
	mv	t1, a0
	sw	t1, 116(sp)
	lw	t2, 116(sp)
	mv	t1, t2
	sw	t1, 120(sp)
	lw	t2, 120(sp)
	mv	a0, t2
	call	taskConst.taskConst
	lw	t2, 120(sp)
	mv	a0, t2
	call	main.main.4
	mv	t1, a0
	sw	t1, 124(sp)
	lw	t2, 124(sp)
	bne	t2,zero,if.true.12
	j	if.false.12
if.true.12:
	li	t1, 1
	sw	t1, 132(sp)
	lw	t3, 132(sp)
	sub	t1, zero, t3
	sw	t1, 128(sp)
	lw	t2, 120(sp)
	mv	t1, t2
	sw	t1, 84(sp)
	lw	t2, 100(sp)
	mv	t1, t2
	sw	t1, 88(sp)
	lw	t2, 128(sp)
	mv	t1, t2
	sw	t1, 72(sp)
	j	exit.32
if.false.12:
	j	if.exit.12
if.exit.12:
	lw	t2, 120(sp)
	mv	t1, t2
	sw	t1, 84(sp)
	lw	t2, 100(sp)
	mv	t1, t2
	sw	t1, 88(sp)
	li	t1, 0
	sw	t1, 72(sp)
	j	exit.32
                            #function ends.
	.type	anon.strconst,@object
	.section	.rodata
anon.strconst:
	.asciz	"wtf"
	.size	anon.strconst, 3
