Fitter report for mux_128_8
Tue Mar 16 15:53:54 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Global & Other Fast Signals
 10. Non-Global High Fan-Out Signals
 11. LAB
 12. Local Routing Interconnect
 13. LAB External Interconnect
 14. Row Interconnect
 15. LAB Column Interconnect
 16. LAB Column Interconnect
 17. Fitter Resource Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pin-Out File
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Mar 16 15:53:54 2021        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; mux_128_8                                    ;
; Top-level Entity Name ; mux_128_8                                    ;
; Family                ; FLEX10KE                                     ;
; Device                ; EPF10K50SQC240-3                             ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 88 / 2,880 ( 3 % )                           ;
; Total pins            ; 141 / 189 ( 75 % )                           ;
; Total memory bits     ; 0 / 40,960 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K50SQC240-3   ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                   ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; data_10[0] ; 91    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; mux_sel[1] ; 212   ; --  ; --   ; 30      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[0]  ; 230   ; --  ; 30   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; mux_sel[0] ; 210   ; --  ; --   ; 30      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[0]  ; 78    ; --  ; 25   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[0] ; 215   ; --  ; 20   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; mux_sel[3] ; 90    ; --  ; --   ; 30      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[0]  ; 236   ; --  ; 33   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[0]  ; 84    ; --  ; 21   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[0]  ; 220   ; --  ; 23   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[0]  ; 218   ; --  ; 22   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; mux_sel[2] ; 92    ; --  ; --   ; 30      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[0]  ; 82    ; --  ; 22   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[0]  ; 129   ;  J  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[0]  ; 194   ; --  ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[0]  ; 53    ;  J  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[0] ; 128   ;  J  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[0] ; 196   ; --  ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[0] ; 198   ; --  ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[0] ; 108   ; --  ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; mux_sel[4] ; 211   ; --  ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[1]  ; 158   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[1] ; 228   ; --  ; 28   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[1]  ; 239   ; --  ; 35   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[1] ; 229   ; --  ; 29   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[1]  ; 24    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[1]  ; 156   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[1]  ; 157   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[1] ; 227   ; --  ; 27   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[1]  ; 67    ; --  ; 31   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[1]  ; 81    ; --  ; 23   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[1]  ; 76    ; --  ; 26   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[1] ; 71    ; --  ; 29   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[1] ; 74    ; --  ; 27   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[1]  ; 225   ; --  ; 26   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[1]  ; 238   ; --  ; 34   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[1] ; 80    ; --  ; 24   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[2]  ; 56    ;  J  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[2]  ; 186   ; --  ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[2]  ; 127   ;  J  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[2]  ; 209   ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[2]  ; 199   ; --  ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[2] ; 110   ; --  ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[2]  ; 188   ; --  ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[2] ; 207   ; --  ; 17   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[2]  ; 208   ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[2]  ; 117   ; --  ; 3    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[2]  ; 202   ; --  ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[2]  ; 120   ; --  ; 1    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[2] ; 119   ; --  ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[2] ; 181   ; --  ; 1    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[2] ; 195   ; --  ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[2] ; 206   ; --  ; 17   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[3]  ; 48    ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[3]  ; 75    ; --  ; 26   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[3]  ; 23    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[3] ; 133   ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[3] ; 132   ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[3]  ; 131   ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[3]  ; 51    ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[3] ; 62    ; --  ; 36   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[3]  ; 49    ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[3]  ; 68    ; --  ; 31   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[3]  ; 234   ; --  ; 32   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[3] ; 134   ;  I  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[3]  ; 159   ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[3] ; 70    ; --  ; 30   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[3]  ; 26    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[3] ; 226   ; --  ; 27   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[4] ; 19    ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[4]  ; 98    ; --  ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[4]  ; 162   ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[4] ; 109   ; --  ; 8    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[4]  ; 164   ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[4]  ; 185   ; --  ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[4]  ; 183   ; --  ; 3    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[4]  ; 163   ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[4]  ; 161   ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[4]  ; 99    ; --  ; 14   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[4]  ; 18    ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[4]  ; 105   ; --  ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[4] ; 20    ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[4] ; 107   ; --  ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[4] ; 115   ; --  ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[4] ; 21    ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[5]  ; 174   ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[5] ; 6     ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[5]  ; 8     ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[5] ; 171   ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[5]  ; 172   ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[5]  ; 223   ; --  ; 25   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[5]  ; 7     ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[5] ; 235   ; --  ; 32   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[5]  ; 213   ; --  ; 19   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[5]  ; 64    ; --  ; 34   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[5]  ; 63    ; --  ; 35   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[5] ; 25    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[5] ; 173   ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[5]  ; 9     ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[5]  ; 175   ;  A  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[5] ; 219   ; --  ; 22   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[6]  ; 14    ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[6]  ; 102   ; --  ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[6]  ; 12    ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[6]  ; 168   ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[6]  ; 11    ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[6] ; 15    ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[6]  ; 106   ; --  ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[6] ; 166   ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[6]  ; 17    ;  C  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[6]  ; 193   ; --  ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[6]  ; 203   ; --  ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[6]  ; 200   ; --  ; 14   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[6] ; 13    ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[6] ; 55    ;  J  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[6] ; 95    ; --  ; 17   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[6] ; 169   ;  B  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_5[7]  ; 138   ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_9[7]  ; 45    ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_1[7]  ; 139   ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_13[7] ; 222   ; --  ; 24   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_10[7] ; 190   ; --  ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_6[7]  ; 97    ; --  ; 16   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_2[7]  ; 114   ; --  ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_14[7] ; 137   ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_8[7]  ; 46    ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_4[7]  ; 116   ; --  ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_0[7]  ; 94    ; --  ; 18   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_12[7] ; 100   ; --  ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_7[7]  ; 88    ; --  ; 19   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_11[7] ; 43    ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_3[7]  ; 72    ; --  ; 29   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_15[7] ; 136   ;  H  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                               ;
+-------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name        ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; data_out[0] ; 54    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[1] ; 65    ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[2] ; 126   ;  J  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[3] ; 50    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[4] ; 204   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[5] ; 44    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[6] ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_out[7] ; 217   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+-------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+------------------------------------+
; All Package Pins                   ;
+-------+-------------+--------------+
; Pin # ; Usage       ; I/O Standard ;
+-------+-------------+--------------+
; 1     ; #TCK        ;              ;
; 2     ; ^CONF_DONE  ;              ;
; 3     ; ^nCEO       ;              ;
; 4     ; #TDO        ;              ;
; 5     ; VCC_INT     ;              ;
; 6     ; data_10[5]  ; LVTTL/LVCMOS ;
; 7     ; data_1[5]   ; LVTTL/LVCMOS ;
; 8     ; data_2[5]   ; LVTTL/LVCMOS ;
; 9     ; data_7[5]   ; LVTTL/LVCMOS ;
; 10    ; GND_INT     ;              ;
; 11    ; data_9[6]   ; LVTTL/LVCMOS ;
; 12    ; data_4[6]   ; LVTTL/LVCMOS ;
; 13    ; data_14[6]  ; LVTTL/LVCMOS ;
; 14    ; data_6[6]   ; LVTTL/LVCMOS ;
; 15    ; data_10[6]  ; LVTTL/LVCMOS ;
; 16    ; VCC_IO      ;              ;
; 17    ; data_1[6]   ; LVTTL/LVCMOS ;
; 18    ; data_0[4]   ; LVTTL/LVCMOS ;
; 19    ; data_10[4]  ; LVTTL/LVCMOS ;
; 20    ; data_13[4]  ; LVTTL/LVCMOS ;
; 21    ; data_15[4]  ; LVTTL/LVCMOS ;
; 22    ; GND_INT     ;              ;
; 23    ; data_1[3]   ; LVTTL/LVCMOS ;
; 24    ; data_9[1]   ; LVTTL/LVCMOS ;
; 25    ; data_12[5]  ; LVTTL/LVCMOS ;
; 26    ; data_3[3]   ; LVTTL/LVCMOS ;
; 27    ; VCC_INT     ;              ;
; 28    ; GND*        ;              ;
; 29    ; GND*        ;              ;
; 30    ; GND*        ;              ;
; 31    ; GND*        ;              ;
; 32    ; GND_INT     ;              ;
; 33    ; GND*        ;              ;
; 34    ; GND*        ;              ;
; 35    ; GND*        ;              ;
; 36    ; GND*        ;              ;
; 37    ; VCC_IO      ;              ;
; 38    ; GND*        ;              ;
; 39    ; GND*        ;              ;
; 40    ; GND*        ;              ;
; 41    ; GND*        ;              ;
; 42    ; GND_INT     ;              ;
; 43    ; data_11[7]  ; LVTTL/LVCMOS ;
; 44    ; data_out[5] ; LVTTL/LVCMOS ;
; 45    ; data_9[7]   ; LVTTL/LVCMOS ;
; 46    ; data_8[7]   ; LVTTL/LVCMOS ;
; 47    ; VCC_INT     ;              ;
; 48    ; data_5[3]   ; LVTTL/LVCMOS ;
; 49    ; data_8[3]   ; LVTTL/LVCMOS ;
; 50    ; data_out[3] ; LVTTL/LVCMOS ;
; 51    ; data_2[3]   ; LVTTL/LVCMOS ;
; 52    ; GND_INT     ;              ;
; 53    ; data_3[0]   ; LVTTL/LVCMOS ;
; 54    ; data_out[0] ; LVTTL/LVCMOS ;
; 55    ; data_13[6]  ; LVTTL/LVCMOS ;
; 56    ; data_6[2]   ; LVTTL/LVCMOS ;
; 57    ; VCC_IO      ;              ;
; 58    ; #TMS        ;              ;
; 59    ; #TRST       ;              ;
; 60    ; ^nSTATUS    ;              ;
; 61    ; GND*        ;              ;
; 62    ; data_14[3]  ; LVTTL/LVCMOS ;
; 63    ; data_0[5]   ; LVTTL/LVCMOS ;
; 64    ; data_8[5]   ; LVTTL/LVCMOS ;
; 65    ; data_out[1] ; LVTTL/LVCMOS ;
; 66    ; GND*        ;              ;
; 67    ; data_4[1]   ; LVTTL/LVCMOS ;
; 68    ; data_4[3]   ; LVTTL/LVCMOS ;
; 69    ; GND_INT     ;              ;
; 70    ; data_11[3]  ; LVTTL/LVCMOS ;
; 71    ; data_12[1]  ; LVTTL/LVCMOS ;
; 72    ; data_3[7]   ; LVTTL/LVCMOS ;
; 73    ; GND*        ;              ;
; 74    ; data_11[1]  ; LVTTL/LVCMOS ;
; 75    ; data_9[3]   ; LVTTL/LVCMOS ;
; 76    ; data_0[1]   ; LVTTL/LVCMOS ;
; 77    ; VCC_IO      ;              ;
; 78    ; data_8[0]   ; LVTTL/LVCMOS ;
; 79    ; GND*        ;              ;
; 80    ; data_15[1]  ; LVTTL/LVCMOS ;
; 81    ; data_8[1]   ; LVTTL/LVCMOS ;
; 82    ; data_2[0]   ; LVTTL/LVCMOS ;
; 83    ; GND*        ;              ;
; 84    ; data_6[0]   ; LVTTL/LVCMOS ;
; 85    ; GND_INT     ;              ;
; 86    ; GND*        ;              ;
; 87    ; GND*        ;              ;
; 88    ; data_7[7]   ; LVTTL/LVCMOS ;
; 89    ; VCC_CKLK    ;              ;
; 90    ; mux_sel[3]  ; LVTTL/LVCMOS ;
; 91    ; data_10[0]  ; LVTTL/LVCMOS ;
; 92    ; mux_sel[2]  ; LVTTL/LVCMOS ;
; 93    ; GND_CKLK    ;              ;
; 94    ; data_0[7]   ; LVTTL/LVCMOS ;
; 95    ; data_12[6]  ; LVTTL/LVCMOS ;
; 96    ; VCC_INT     ;              ;
; 97    ; data_6[7]   ; LVTTL/LVCMOS ;
; 98    ; data_9[4]   ; LVTTL/LVCMOS ;
; 99    ; data_1[4]   ; LVTTL/LVCMOS ;
; 100   ; data_12[7]  ; LVTTL/LVCMOS ;
; 101   ; GND*        ;              ;
; 102   ; data_5[6]   ; LVTTL/LVCMOS ;
; 103   ; GND*        ;              ;
; 104   ; GND_INT     ;              ;
; 105   ; data_3[4]   ; LVTTL/LVCMOS ;
; 106   ; data_8[6]   ; LVTTL/LVCMOS ;
; 107   ; data_14[4]  ; LVTTL/LVCMOS ;
; 108   ; data_15[0]  ; LVTTL/LVCMOS ;
; 109   ; data_11[4]  ; LVTTL/LVCMOS ;
; 110   ; data_10[2]  ; LVTTL/LVCMOS ;
; 111   ; GND*        ;              ;
; 112   ; VCC_IO      ;              ;
; 113   ; GND*        ;              ;
; 114   ; data_2[7]   ; LVTTL/LVCMOS ;
; 115   ; data_12[4]  ; LVTTL/LVCMOS ;
; 116   ; data_4[7]   ; LVTTL/LVCMOS ;
; 117   ; data_2[2]   ; LVTTL/LVCMOS ;
; 118   ; GND*        ;              ;
; 119   ; data_14[2]  ; LVTTL/LVCMOS ;
; 120   ; data_3[2]   ; LVTTL/LVCMOS ;
; 121   ; ^nCONFIG    ;              ;
; 122   ; VCC_INT     ;              ;
; 123   ; ^MSEL1      ;              ;
; 124   ; ^MSEL0      ;              ;
; 125   ; GND_INT     ;              ;
; 126   ; data_out[2] ; LVTTL/LVCMOS ;
; 127   ; data_4[2]   ; LVTTL/LVCMOS ;
; 128   ; data_13[0]  ; LVTTL/LVCMOS ;
; 129   ; data_1[0]   ; LVTTL/LVCMOS ;
; 130   ; VCC_INT     ;              ;
; 131   ; data_6[3]   ; LVTTL/LVCMOS ;
; 132   ; data_10[3]  ; LVTTL/LVCMOS ;
; 133   ; data_13[3]  ; LVTTL/LVCMOS ;
; 134   ; data_12[3]  ; LVTTL/LVCMOS ;
; 135   ; GND_INT     ;              ;
; 136   ; data_15[7]  ; LVTTL/LVCMOS ;
; 137   ; data_14[7]  ; LVTTL/LVCMOS ;
; 138   ; data_5[7]   ; LVTTL/LVCMOS ;
; 139   ; data_1[7]   ; LVTTL/LVCMOS ;
; 140   ; VCC_IO      ;              ;
; 141   ; GND*        ;              ;
; 142   ; GND*        ;              ;
; 143   ; GND*        ;              ;
; 144   ; GND*        ;              ;
; 145   ; GND_INT     ;              ;
; 146   ; GND*        ;              ;
; 147   ; GND*        ;              ;
; 148   ; GND*        ;              ;
; 149   ; GND*        ;              ;
; 150   ; VCC_INT     ;              ;
; 151   ; GND*        ;              ;
; 152   ; GND*        ;              ;
; 153   ; GND*        ;              ;
; 154   ; GND*        ;              ;
; 155   ; GND_INT     ;              ;
; 156   ; data_5[1]   ; LVTTL/LVCMOS ;
; 157   ; data_1[1]   ; LVTTL/LVCMOS ;
; 158   ; data_6[1]   ; LVTTL/LVCMOS ;
; 159   ; data_7[3]   ; LVTTL/LVCMOS ;
; 160   ; VCC_IO      ;              ;
; 161   ; data_2[4]   ; LVTTL/LVCMOS ;
; 162   ; data_8[4]   ; LVTTL/LVCMOS ;
; 163   ; data_7[4]   ; LVTTL/LVCMOS ;
; 164   ; data_5[4]   ; LVTTL/LVCMOS ;
; 165   ; GND_INT     ;              ;
; 166   ; data_11[6]  ; LVTTL/LVCMOS ;
; 167   ; data_out[6] ; LVTTL/LVCMOS ;
; 168   ; data_7[6]   ; LVTTL/LVCMOS ;
; 169   ; data_15[6]  ; LVTTL/LVCMOS ;
; 170   ; VCC_INT     ;              ;
; 171   ; data_14[5]  ; LVTTL/LVCMOS ;
; 172   ; data_9[5]   ; LVTTL/LVCMOS ;
; 173   ; data_11[5]  ; LVTTL/LVCMOS ;
; 174   ; data_6[5]   ; LVTTL/LVCMOS ;
; 175   ; data_3[5]   ; LVTTL/LVCMOS ;
; 176   ; GND_INT     ;              ;
; 177   ; #TDI        ;              ;
; 178   ; ^nCE        ;              ;
; 179   ; ^DCLK       ;              ;
; 180   ; ^DATA0      ;              ;
; 181   ; data_13[2]  ; LVTTL/LVCMOS ;
; 182   ; GND*        ;              ;
; 183   ; data_4[4]   ; LVTTL/LVCMOS ;
; 184   ; GND*        ;              ;
; 185   ; data_6[4]   ; LVTTL/LVCMOS ;
; 186   ; data_5[2]   ; LVTTL/LVCMOS ;
; 187   ; GND*        ;              ;
; 188   ; data_8[2]   ; LVTTL/LVCMOS ;
; 189   ; VCC_IO      ;              ;
; 190   ; data_10[7]  ; LVTTL/LVCMOS ;
; 191   ; GND*        ;              ;
; 192   ; GND*        ;              ;
; 193   ; data_2[6]   ; LVTTL/LVCMOS ;
; 194   ; data_0[0]   ; LVTTL/LVCMOS ;
; 195   ; data_12[2]  ; LVTTL/LVCMOS ;
; 196   ; data_14[0]  ; LVTTL/LVCMOS ;
; 197   ; GND_INT     ;              ;
; 198   ; data_12[0]  ; LVTTL/LVCMOS ;
; 199   ; data_9[2]   ; LVTTL/LVCMOS ;
; 200   ; data_3[6]   ; LVTTL/LVCMOS ;
; 201   ; GND*        ;              ;
; 202   ; data_0[2]   ; LVTTL/LVCMOS ;
; 203   ; data_0[6]   ; LVTTL/LVCMOS ;
; 204   ; data_out[4] ; LVTTL/LVCMOS ;
; 205   ; VCC_IO      ;              ;
; 206   ; data_15[2]  ; LVTTL/LVCMOS ;
; 207   ; data_11[2]  ; LVTTL/LVCMOS ;
; 208   ; data_1[2]   ; LVTTL/LVCMOS ;
; 209   ; data_7[2]   ; LVTTL/LVCMOS ;
; 210   ; mux_sel[0]  ; LVTTL/LVCMOS ;
; 211   ; mux_sel[4]  ; LVTTL/LVCMOS ;
; 212   ; mux_sel[1]  ; LVTTL/LVCMOS ;
; 213   ; data_4[5]   ; LVTTL/LVCMOS ;
; 214   ; GND*        ;              ;
; 215   ; data_11[0]  ; LVTTL/LVCMOS ;
; 216   ; GND_INT     ;              ;
; 217   ; data_out[7] ; LVTTL/LVCMOS ;
; 218   ; data_7[0]   ; LVTTL/LVCMOS ;
; 219   ; data_15[5]  ; LVTTL/LVCMOS ;
; 220   ; data_4[0]   ; LVTTL/LVCMOS ;
; 221   ; GND*        ;              ;
; 222   ; data_13[7]  ; LVTTL/LVCMOS ;
; 223   ; data_5[5]   ; LVTTL/LVCMOS ;
; 224   ; VCC_IO      ;              ;
; 225   ; data_7[1]   ; LVTTL/LVCMOS ;
; 226   ; data_15[3]  ; LVTTL/LVCMOS ;
; 227   ; data_13[1]  ; LVTTL/LVCMOS ;
; 228   ; data_10[1]  ; LVTTL/LVCMOS ;
; 229   ; data_14[1]  ; LVTTL/LVCMOS ;
; 230   ; data_9[0]   ; LVTTL/LVCMOS ;
; 231   ; GND*        ;              ;
; 232   ; GND_INT     ;              ;
; 233   ; GND*        ;              ;
; 234   ; data_0[3]   ; LVTTL/LVCMOS ;
; 235   ; data_13[5]  ; LVTTL/LVCMOS ;
; 236   ; data_5[0]   ; LVTTL/LVCMOS ;
; 237   ; GND*        ;              ;
; 238   ; data_3[1]   ; LVTTL/LVCMOS ;
; 239   ; data_2[1]   ; LVTTL/LVCMOS ;
; 240   ; GND*        ;              ;
+-------+-------------+--------------+


+---------------------------------------+
; Global & Other Fast Signals           ;
+------------+-------+---------+--------+
; Name       ; Pin # ; Fan-Out ; Global ;
+------------+-------+---------+--------+
; data_10[0] ; 91    ; 1       ; no     ;
; mux_sel[1] ; 212   ; 30      ; no     ;
; mux_sel[0] ; 210   ; 30      ; no     ;
; mux_sel[3] ; 90    ; 30      ; no     ;
; mux_sel[2] ; 92    ; 30      ; no     ;
; mux_sel[4] ; 211   ; 8       ; no     ;
+------------+-------+---------+--------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------+--------------------+
; Name       ; Fan-Out            ;
+------------+--------------------+
; mux_sel[1] ; 30                 ;
; mux_sel[3] ; 30                 ;
; mux_sel[0] ; 30                 ;
; mux_sel[2] ; 30                 ;
; mux_sel[4] ; 8                  ;
; Mux1~21    ; 1                  ;
; Mux5~11    ; 1                  ;
; Mux3~18    ; 1                  ;
; Mux0~11    ; 1                  ;
; data_5[2]  ; 1                  ;
; data_7[7]  ; 1                  ;
; data_12[7] ; 1                  ;
; data_0[7]  ; 1                  ;
; data_4[7]  ; 1                  ;
; data_8[7]  ; 1                  ;
; data_14[7] ; 1                  ;
; data_2[7]  ; 1                  ;
; data_6[7]  ; 1                  ;
; data_10[7] ; 1                  ;
; data_13[7] ; 1                  ;
; data_1[7]  ; 1                  ;
; data_9[7]  ; 1                  ;
; data_5[7]  ; 1                  ;
; data_15[6] ; 1                  ;
; data_12[6] ; 1                  ;
; data_13[6] ; 1                  ;
; data_14[6] ; 1                  ;
; data_3[6]  ; 1                  ;
; data_0[6]  ; 1                  ;
; data_2[6]  ; 1                  ;
; data_1[6]  ; 1                  ;
; data_11[6] ; 1                  ;
; data_8[6]  ; 1                  ;
; data_10[6] ; 1                  ;
; data_9[6]  ; 1                  ;
; data_7[6]  ; 1                  ;
; data_4[6]  ; 1                  ;
; data_11[7] ; 1                  ;
; data_6[6]  ; 1                  ;
; data_15[5] ; 1                  ;
; data_3[5]  ; 1                  ;
; data_7[5]  ; 1                  ;
; data_11[5] ; 1                  ;
; data_12[5] ; 1                  ;
; data_0[5]  ; 1                  ;
; data_8[5]  ; 1                  ;
; data_4[5]  ; 1                  ;
; data_13[5] ; 1                  ;
; data_1[5]  ; 1                  ;
; data_5[5]  ; 1                  ;
+------------+--------------------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 346            ;
; 1                        ; 2              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 1              ;
; 5                        ; 1              ;
; 6                        ; 0              ;
; 7                        ; 3              ;
; 8                        ; 7              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 348            ;
; 1                           ; 0              ;
; 2                           ; 2              ;
; 3                           ; 1              ;
; 4                           ; 1              ;
; 5                           ; 1              ;
; 6                           ; 0              ;
; 7                           ; 7              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 346            ;
; 1                          ; 0              ;
; 2                          ; 0              ;
; 3                          ; 0              ;
; 4                          ; 2              ;
; 5                          ; 0              ;
; 6                          ; 0              ;
; 7                          ; 0              ;
; 8                          ; 0              ;
; 9                          ; 0              ;
; 10                         ; 1              ;
; 11                         ; 0              ;
; 12                         ; 1              ;
; 13                         ; 0              ;
; 14                         ; 1              ;
; 15                         ; 0              ;
; 16                         ; 2              ;
; 17                         ; 7              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  10 / 144 ( 7 % )  ;  0 / 72 ( 0 % )             ;  3 / 72 ( 4 % )              ;
;  B    ;  9 / 144 ( 6 % )   ;  4 / 72 ( 6 % )             ;  0 / 72 ( 0 % )              ;
;  C    ;  9 / 144 ( 6 % )   ;  11 / 72 ( 15 % )           ;  0 / 72 ( 0 % )              ;
;  D    ;  13 / 144 ( 9 % )  ;  0 / 72 ( 0 % )             ;  15 / 72 ( 21 % )            ;
;  E    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  F    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  G    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  H    ;  10 / 144 ( 7 % )  ;  5 / 72 ( 7 % )             ;  4 / 72 ( 6 % )              ;
;  I    ;  8 / 144 ( 6 % )   ;  0 / 72 ( 0 % )             ;  5 / 72 ( 7 % )              ;
;  J    ;  13 / 144 ( 9 % )  ;  19 / 72 ( 26 % )           ;  9 / 72 ( 13 % )             ;
; Total ;  72 / 1440 ( 5 % ) ;  39 / 720 ( 5 % )           ;  36 / 720 ( 5 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  2 / 24 ( 8 % )    ;
; 2     ;  1 / 24 ( 4 % )    ;
; 3     ;  2 / 24 ( 8 % )    ;
; 4     ;  2 / 24 ( 8 % )    ;
; 5     ;  4 / 24 ( 17 % )   ;
; 6     ;  1 / 24 ( 4 % )    ;
; 7     ;  2 / 24 ( 8 % )    ;
; 8     ;  1 / 24 ( 4 % )    ;
; 9     ;  3 / 24 ( 13 % )   ;
; 10    ;  2 / 24 ( 8 % )    ;
; 11    ;  3 / 24 ( 13 % )   ;
; 12    ;  3 / 24 ( 13 % )   ;
; 13    ;  2 / 24 ( 8 % )    ;
; 14    ;  3 / 24 ( 13 % )   ;
; 15    ;  3 / 24 ( 13 % )   ;
; 16    ;  2 / 24 ( 8 % )    ;
; 17    ;  3 / 24 ( 13 % )   ;
; 18    ;  3 / 24 ( 13 % )   ;
; 19    ;  2 / 24 ( 8 % )    ;
; 20    ;  1 / 24 ( 4 % )    ;
; 21    ;  2 / 24 ( 8 % )    ;
; 22    ;  3 / 24 ( 13 % )   ;
; 23    ;  6 / 24 ( 25 % )   ;
; 24    ;  2 / 24 ( 8 % )    ;
; 25    ;  2 / 24 ( 8 % )    ;
; 26    ;  3 / 24 ( 13 % )   ;
; 27    ;  3 / 24 ( 13 % )   ;
; 28    ;  1 / 24 ( 4 % )    ;
; 29    ;  3 / 24 ( 13 % )   ;
; 30    ;  2 / 24 ( 8 % )    ;
; 31    ;  2 / 24 ( 8 % )    ;
; 32    ;  2 / 24 ( 8 % )    ;
; 33    ;  2 / 24 ( 8 % )    ;
; 34    ;  2 / 24 ( 8 % )    ;
; 35    ;  2 / 24 ( 8 % )    ;
; 36    ;  1 / 24 ( 4 % )    ;
; Total ;  83 / 864 ( 10 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+-----------------------------------+--------------------+
; Resource                          ; Usage              ;
+-----------------------------------+--------------------+
; Total logic elements              ; 88 / 2,880 ( 3 % ) ;
; Registers                         ; 0 / 2,880 ( 0 % )  ;
; Logic elements in carry chains    ; 0                  ;
; User inserted logic elements      ; 0                  ;
; I/O pins                          ; 141 / 189 ( 75 % ) ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )    ;
;     -- Dedicated input pins       ; 8 / 4 ( 200 % )    ;
; Global signals                    ; 0                  ;
; EABs                              ; 0 / 10 ( 0 % )     ;
; Total memory bits                 ; 0 / 40,960 ( 0 % ) ;
; Total RAM block bits              ; 0 / 40,960 ( 0 % ) ;
; Maximum fan-out node              ; mux_sel[1]         ;
; Maximum fan-out                   ; 30                 ;
; Highest non-global fan-out signal ; mux_sel[1]         ;
; Highest non-global fan-out        ; 30                 ;
; Total fan-out                     ; 344                ;
; Average fan-out                   ; 1.50               ;
+-----------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |mux_128_8                 ; 88 (88)     ; 0            ; 0           ; 141  ; 88 (88)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mux_128_8          ; work         ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------+
; Delay Chain Summary                  ;
+-------------+----------+-------------+
; Name        ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; data_10[0]  ; Input    ; ON          ;
; mux_sel[1]  ; Input    ; OFF         ;
; data_9[0]   ; Input    ; ON          ;
; mux_sel[0]  ; Input    ; OFF         ;
; data_8[0]   ; Input    ; ON          ;
; data_11[0]  ; Input    ; ON          ;
; mux_sel[3]  ; Input    ; OFF         ;
; data_5[0]   ; Input    ; ON          ;
; data_6[0]   ; Input    ; ON          ;
; data_4[0]   ; Input    ; ON          ;
; data_7[0]   ; Input    ; ON          ;
; mux_sel[2]  ; Input    ; OFF         ;
; data_2[0]   ; Input    ; ON          ;
; data_1[0]   ; Input    ; ON          ;
; data_0[0]   ; Input    ; ON          ;
; data_3[0]   ; Input    ; ON          ;
; data_13[0]  ; Input    ; ON          ;
; data_14[0]  ; Input    ; ON          ;
; data_12[0]  ; Input    ; ON          ;
; data_15[0]  ; Input    ; ON          ;
; mux_sel[4]  ; Input    ; ON          ;
; data_6[1]   ; Input    ; ON          ;
; data_10[1]  ; Input    ; ON          ;
; data_2[1]   ; Input    ; ON          ;
; data_14[1]  ; Input    ; ON          ;
; data_9[1]   ; Input    ; ON          ;
; data_5[1]   ; Input    ; ON          ;
; data_1[1]   ; Input    ; ON          ;
; data_13[1]  ; Input    ; ON          ;
; data_4[1]   ; Input    ; ON          ;
; data_8[1]   ; Input    ; ON          ;
; data_0[1]   ; Input    ; ON          ;
; data_12[1]  ; Input    ; ON          ;
; data_11[1]  ; Input    ; ON          ;
; data_7[1]   ; Input    ; ON          ;
; data_3[1]   ; Input    ; ON          ;
; data_15[1]  ; Input    ; ON          ;
; data_6[2]   ; Input    ; ON          ;
; data_5[2]   ; Input    ; ON          ;
; data_4[2]   ; Input    ; ON          ;
; data_7[2]   ; Input    ; ON          ;
; data_9[2]   ; Input    ; ON          ;
; data_10[2]  ; Input    ; ON          ;
; data_8[2]   ; Input    ; ON          ;
; data_11[2]  ; Input    ; ON          ;
; data_1[2]   ; Input    ; ON          ;
; data_2[2]   ; Input    ; ON          ;
; data_0[2]   ; Input    ; ON          ;
; data_3[2]   ; Input    ; ON          ;
; data_14[2]  ; Input    ; ON          ;
; data_13[2]  ; Input    ; ON          ;
; data_12[2]  ; Input    ; ON          ;
; data_15[2]  ; Input    ; ON          ;
; data_5[3]   ; Input    ; ON          ;
; data_9[3]   ; Input    ; ON          ;
; data_1[3]   ; Input    ; ON          ;
; data_13[3]  ; Input    ; ON          ;
; data_10[3]  ; Input    ; ON          ;
; data_6[3]   ; Input    ; ON          ;
; data_2[3]   ; Input    ; ON          ;
; data_14[3]  ; Input    ; ON          ;
; data_8[3]   ; Input    ; ON          ;
; data_4[3]   ; Input    ; ON          ;
; data_0[3]   ; Input    ; ON          ;
; data_12[3]  ; Input    ; ON          ;
; data_7[3]   ; Input    ; ON          ;
; data_11[3]  ; Input    ; ON          ;
; data_3[3]   ; Input    ; ON          ;
; data_15[3]  ; Input    ; ON          ;
; data_10[4]  ; Input    ; ON          ;
; data_9[4]   ; Input    ; ON          ;
; data_8[4]   ; Input    ; ON          ;
; data_11[4]  ; Input    ; ON          ;
; data_5[4]   ; Input    ; ON          ;
; data_6[4]   ; Input    ; ON          ;
; data_4[4]   ; Input    ; ON          ;
; data_7[4]   ; Input    ; ON          ;
; data_2[4]   ; Input    ; ON          ;
; data_1[4]   ; Input    ; ON          ;
; data_0[4]   ; Input    ; ON          ;
; data_3[4]   ; Input    ; ON          ;
; data_13[4]  ; Input    ; ON          ;
; data_14[4]  ; Input    ; ON          ;
; data_12[4]  ; Input    ; ON          ;
; data_15[4]  ; Input    ; ON          ;
; data_6[5]   ; Input    ; ON          ;
; data_10[5]  ; Input    ; ON          ;
; data_2[5]   ; Input    ; ON          ;
; data_14[5]  ; Input    ; ON          ;
; data_9[5]   ; Input    ; ON          ;
; data_5[5]   ; Input    ; ON          ;
; data_1[5]   ; Input    ; ON          ;
; data_13[5]  ; Input    ; ON          ;
; data_4[5]   ; Input    ; ON          ;
; data_8[5]   ; Input    ; ON          ;
; data_0[5]   ; Input    ; ON          ;
; data_12[5]  ; Input    ; ON          ;
; data_11[5]  ; Input    ; ON          ;
; data_7[5]   ; Input    ; ON          ;
; data_3[5]   ; Input    ; ON          ;
; data_15[5]  ; Input    ; ON          ;
; data_6[6]   ; Input    ; ON          ;
; data_5[6]   ; Input    ; ON          ;
; data_4[6]   ; Input    ; ON          ;
; data_7[6]   ; Input    ; ON          ;
; data_9[6]   ; Input    ; ON          ;
; data_10[6]  ; Input    ; ON          ;
; data_8[6]   ; Input    ; ON          ;
; data_11[6]  ; Input    ; ON          ;
; data_1[6]   ; Input    ; ON          ;
; data_2[6]   ; Input    ; ON          ;
; data_0[6]   ; Input    ; ON          ;
; data_3[6]   ; Input    ; ON          ;
; data_14[6]  ; Input    ; ON          ;
; data_13[6]  ; Input    ; ON          ;
; data_12[6]  ; Input    ; ON          ;
; data_15[6]  ; Input    ; ON          ;
; data_5[7]   ; Input    ; ON          ;
; data_9[7]   ; Input    ; ON          ;
; data_1[7]   ; Input    ; ON          ;
; data_13[7]  ; Input    ; ON          ;
; data_10[7]  ; Input    ; ON          ;
; data_6[7]   ; Input    ; ON          ;
; data_2[7]   ; Input    ; ON          ;
; data_14[7]  ; Input    ; ON          ;
; data_8[7]   ; Input    ; ON          ;
; data_4[7]   ; Input    ; ON          ;
; data_0[7]   ; Input    ; ON          ;
; data_12[7]  ; Input    ; ON          ;
; data_7[7]   ; Input    ; ON          ;
; data_11[7]  ; Input    ; ON          ;
; data_3[7]   ; Input    ; ON          ;
; data_15[7]  ; Input    ; ON          ;
; data_out[0] ; Output   ; OFF         ;
; data_out[1] ; Output   ; OFF         ;
; data_out[2] ; Output   ; OFF         ;
; data_out[3] ; Output   ; OFF         ;
; data_out[4] ; Output   ; OFF         ;
; data_out[5] ; Output   ; OFF         ;
; data_out[6] ; Output   ; OFF         ;
; data_out[7] ; Output   ; OFF         ;
+-------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Dmitry/Harris_harris/mux_128_8/mux_128_8.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Mar 16 15:53:53 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mux_128_8 -c mux_128_8
Info: Selected device EPF10K50SQC240-3 for design "mux_128_8"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Mar 16 2021 at 15:53:53
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 256 megabytes
    Info: Processing ended: Tue Mar 16 15:53:54 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


