Source URL: https://www.sigaa.ufs.br/sigaa/link/public/curso/curriculo/32672606


Sistema Integrado de Gest√£o de Atividades Acad√™micas

    



![](https://www.sistemas.ufs.br/shared/img/instituicao/logo_ufs_relatorio.png)  

![](https://www.sistemas.ufs.br/shared/img/instituicao/sti.png) 
Universidade Federal de Sergipe  

Sistema Integrado de Gest√£o de Atividades Acad√™micas  

  

 Emitido em 26/01/2026 22:03 

 

  

| Componente Curricular: | COMP0415 - ARQUITETURA DE COMPUTADORES |
| --- | --- |
| Cr√©ditos: | 4 cr√©ditos |
| Carga Hor√°ria: | 60 horas |
| Unidade Respons√°vel: | DEPARTAMENTO DE COMPUTA√á√ÉO |
| Tipo do Componente: | DISCIPLINA |
| Ementa: | Representa√ß√£o de dados. No√ß√µes b√°sicas de arquitetura e organiza√ß√£o de computadores. No√ß√µes de linguagem de m√°quina. Sistemas de mem√≥ria: principal e cache. Sistemas de interface e comunica√ß√£o. Medidas de Desempenho. T√©cnica de pipeline, arquiteturas superescalares, multiprocessadores e arquiteturas paralelas. |

  
### Dados do Programa

---


  

| **Ano-Per√≠odo:** ¬† 2021-1 |
| --- |
| **Quantidade de Avalia√ß√µes:** ¬† 3 |
| Objetivos: | |
| Geral‚Äì Fornecer todos os conceitos para entendimento da organiza√ß√£o e do funcionamento decomputadores, atrav√©s de conceitos te√≥ricos dos principais paradigmas existentes e atividadespr√°ticas que v√£o permitir uma consolida√ß√£o de todos os conhecimentos.Espec√≠ficos‚Äì Apresentar conceitos de componentes de computadores, como mem√≥ria, unidade central deprocessamento e opera√ß√µes de entrada e sa√≠da‚Äì Detalhar aspectos de funcionamento b√°sicos, como a linguagem de m√°quina e software b√°sico‚Äì Construir modelos de simula√ß√£o de um computador hipot√©tico‚Äì Analisar organiza√ß√µes de mem√≥ria em cache e conceito de mem√≥ria virtual‚Äì Abordar o conceito de paralelismo e multiprocessamento. | |
| Conte√∫do: | |
| Aula 01: Apresenta√ß√£oAula 02: Introdu√ß√£oAula 03: Conjunto de instru√ß√µes da arquiteturaAula 04: Registradores e mem√≥riaAula 05: Linguagem de m√°quina e de montagemAula 06: Aula pr√°ticaAula 07: Aritm√©tica bin√°riaAula 08: Controle de fluxoAula 09: Aula pr√°ticaAula 10: Processamento e controleAula 11: Revis√£oAula 12: Primeira provaAula 13: Software b√°sicoAula 14: Aula pr√°ticaAula 15: Interrup√ß√£o e tratamento de exce√ß√£oAula 16: Aula pr√°ticaAula 17: Entrada e sa√≠daAula 18: Aula pr√°ticaAula 19: Mecanismos de interconex√£oAula 20: Multiciclo e pipelineAula 21: Conflitos de execu√ß√£oAula 22: Aula pr√°ticaAula 23: Revis√£oAula 24: Segunda provaAula 25: Hierarquia de mem√≥riaAula 26: Gerenciamento de cacheAula 27: Aula pr√°ticaAula 28: Mem√≥ria virtualAula 29: SuperescalarAula 30: MultiprocessamentoAula 31: Paralelismo de softwareAula 32: Aula pr√°ticaAula 33: Avalia√ß√£o de desempenhoAula 34: Aula pr√°ticaAula 35: Revis√£oAula 36: Terceira prova | |
| Compet√™ncias e Habilidades: | |
|  | |
| Refer√™ncias | |
|  B√°sica‚Äì Computer Organization and Design: The Hardware/Software Interface, 3rd Edition; David A.Patterson and John L. Hennessy‚Äì Structured Computer Organization, 5th Edition; Andrew S. Tanenbaum‚Äì Computer Organization and Architecture: Designing for Performance, 8th Edition; William Stallings. Complementar‚Äì Computer Architecture: A Quantitative Approach, 4th Edition; John L. Hennessy and David A.Patterson‚Äì Hardware and Computer Organization: The Software Perspective, 1st Edition; Arnold S. Berger‚Äì A History of Modern Computing, 2nd Edition; Paul E. Ceruzzi. | |
| Para verificar a autenticidade deste documento acesse https://www.sigaa.ufs.br/sigaa/documentos/ informando o c√≥digo do componente, a data de emiss√£o e o c√≥digo de verifica√ß√£o af94489a3a |


 
  



| [Voltar](javascript:history.back();) | SIGAA | Copyright ¬© 2006-2026 - Superintend√™ncia de Inform√°tica - UFRN - fragata4 | [Imprimir](#) | [Imprimir](#) |
| --- | --- | --- | --- |






