# Projeto2MIPS_BERY


Este projeto implementa uma versão simplificada de um processador MIPS monociclo em Verilog.

Objetivo: Construir um CPU MIPS funcional a nível de hardware, capaz de executar um subconjunto de instruções R, I e J-type.

Tecnologias:

Linguagem de Descrição de Hardware: Verilog

Ferramentas: Quartus Prime, ModelSim

Estrutura do Projeto:
O projeto é organizado em módulos Verilog que representam os principais componentes da CPU.