0.6
2019.2
Nov  6 2019
21:57:16
C:/Users/q1109/OneDrive/RISC_V/RISC_V.sim/sim_1/synth/timing/xsim/testbench_time_synth.v,1585710479,verilog,,C:/Users/q1109/OneDrive/RISC_V/RISC_V.srcs/sim_1/new/testbench.v,,ALU;BTB;EX;Instr_Decode;Instr_Fetch;MEM;PC;PHT;Pipeline;RAM32;RAM32__bindec;RAM32__blk_mem_gen_generic_cstr;RAM32__blk_mem_gen_mux;RAM32__blk_mem_gen_prim_width;RAM32__blk_mem_gen_prim_width__parameterized0;RAM32__blk_mem_gen_prim_width__parameterized1;RAM32__blk_mem_gen_prim_width__parameterized10;RAM32__blk_mem_gen_prim_width__parameterized11;RAM32__blk_mem_gen_prim_width__parameterized12;RAM32__blk_mem_gen_prim_width__parameterized13;RAM32__blk_mem_gen_prim_width__parameterized2;RAM32__blk_mem_gen_prim_width__parameterized3;RAM32__blk_mem_gen_prim_width__parameterized4;RAM32__blk_mem_gen_prim_width__parameterized5;RAM32__blk_mem_gen_prim_width__parameterized6;RAM32__blk_mem_gen_prim_width__parameterized7;RAM32__blk_mem_gen_prim_width__parameterized8;RAM32__blk_mem_gen_prim_width__parameterized9;RAM32__blk_mem_gen_prim_wrapper_init;RAM32__blk_mem_gen_prim_wrapper_init__parameterized0;RAM32__blk_mem_gen_prim_wrapper_init__parameterized1;RAM32__blk_mem_gen_prim_wrapper_init__parameterized10;RAM32__blk_mem_gen_prim_wrapper_init__parameterized11;RAM32__blk_mem_gen_prim_wrapper_init__parameterized12;RAM32__blk_mem_gen_prim_wrapper_init__parameterized13;RAM32__blk_mem_gen_prim_wrapper_init__parameterized2;RAM32__blk_mem_gen_prim_wrapper_init__parameterized3;RAM32__blk_mem_gen_prim_wrapper_init__parameterized4;RAM32__blk_mem_gen_prim_wrapper_init__parameterized5;RAM32__blk_mem_gen_prim_wrapper_init__parameterized6;RAM32__blk_mem_gen_prim_wrapper_init__parameterized7;RAM32__blk_mem_gen_prim_wrapper_init__parameterized8;RAM32__blk_mem_gen_prim_wrapper_init__parameterized9;RAM32__blk_mem_gen_top;RAM32__blk_mem_gen_v8_4_4;RAM32__blk_mem_gen_v8_4_4_synth;ROM;ROM_8;ROM_8__dist_mem_gen_v8_0_13;ROM_8__dist_mem_gen_v8_0_13_synth;ROM_8__rom;WB;adder4;ctrl;de_ex;ex_mem;fet_dec;glbl;ins_val;mem_wb;register;shifter,,,,,,,,
C:/Users/q1109/OneDrive/RISC_V/RISC_V.srcs/sim_1/new/testbench.v,1581505813,verilog,,,C:/Users/q1109/OneDrive/RISC_V/RISC_V.srcs/sources_1/new/Define.v,testbench,,,,,,,,
C:/Users/q1109/OneDrive/RISC_V/RISC_V.srcs/sources_1/new/Define.v,1581504328,verilog,,,,,,,,,,,,
