Fitter report for ChipSet_v02
Mon Sep 04 15:31:04 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Control Signals
 13. Non-Global High Fan-Out Signals
 14. Other Routing Usage Summary
 15. LAB External Interconnect
 16. LAB Macrocells
 17. Logic Cell Interconnection
 18. Fitter Device Options
 19. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Mon Sep 04 15:31:04 2023           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; ChipSet_v02                                     ;
; Top-level Entity Name     ; ChipSet                                         ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 25 / 128 ( 20 % )                               ;
; Total pins                ; 51 / 68 ( 75 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Dominic/OneDrive/Projets/Intel 80286/Quartus/output_files/ChipSet_v02.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 25 / 128 ( 20 % ) ;
; Registers                    ; 4 / 128 ( 3 % )   ;
; Number of pterms used        ; 34                ;
; I/O pins                     ; 51 / 68 ( 75 % )  ;
;     -- Clock pins            ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )     ;
;                              ;                   ;
; Global signals               ; 0                 ;
; Shareable expanders          ; 0 / 128 ( 0 % )   ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 25 / 128 ( 20 % ) ;
; Maximum fan-out              ; 8                 ;
; Highest non-global fan-out   ; 8                 ;
; Total fan-out                ; 85                ;
; Average fan-out              ; 1.12              ;
+------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A0         ; 54    ; --       ; 6   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A1         ; 55    ; --       ; 6   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A19        ; 65    ; --       ; 7   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A2         ; 57    ; --       ; 6   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A3         ; 58    ; --       ; 6   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A4         ; 60    ; --       ; 6   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A5         ; 61    ; --       ; 6   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A6         ; 63    ; --       ; 7   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A7         ; 64    ; --       ; 7   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; ALE        ; 80    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; B_BHE_LTC  ; 46    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CLK_MASTER ; 81    ; --       ; 8   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CODINTA    ; 41    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; DEN        ; 52    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IORC       ; 37    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IOWC       ; 39    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MIO        ; 74    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MRDC       ; 35    ; --       ; 4   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MWTC       ; 36    ; --       ; 4   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RESET      ; 50    ; --       ; 5   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; S0         ; 48    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; S1         ; 49    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                     ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; B_CS_PPI1   ; 20    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_DEN_OUT   ; 51    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_MEMR      ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_MEMW      ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_PCLK      ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_RAM_OE    ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_RAM_WE    ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_ROM_OE    ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; B_ROM_WE    ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CLK1        ; 4     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CLK2        ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CLK3        ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CLK4        ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CLK5        ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CODINTA_OUT ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; IO_RD_LED   ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; IO_RW_LED   ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MIO_OUT     ; 56    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; PCLK        ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_RD_LED  ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_RW_LED  ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_RD_LED  ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_RW_LED  ; 79    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; S0_OUT      ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; S1_OUT      ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; CLK1           ; output ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; CLK2           ; output ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; CLK3           ; output ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; CLK4           ; output ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; CLK5           ; output ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; B_CS_PPI1      ; output ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; IO_RW_LED      ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; S0_OUT         ; output ; TTL          ;         ; N               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; IO_RD_LED      ; output ; TTL          ;         ; N               ;
; 28       ; 27         ; --       ; B_ROM_OE       ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; B_ROM_WE       ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; B_RAM_OE       ; output ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; B_RAM_WE       ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; B_MEMR         ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; B_MEMW         ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; MRDC           ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; MWTC           ; input  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; IORC           ; input  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; IOWC           ; input  ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; S1_OUT         ; output ; TTL          ;         ; N               ;
; 41       ; 40         ; --       ; CODINTA        ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; PCLK           ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; B_PCLK         ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; B_BHE_LTC      ; input  ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; S0             ; input  ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; S1             ; input  ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; RESET          ; input  ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; B_DEN_OUT      ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; DEN            ; input  ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; A0             ; input  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; A1             ; input  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; MIO_OUT        ; output ; TTL          ;         ; N               ;
; 57       ; 56         ; --       ; A2             ; input  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; A3             ; input  ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; A4             ; input  ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; A5             ; input  ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; A6             ; input  ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; A7             ; input  ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; A19            ; input  ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; CODINTA_OUT    ; output ; TTL          ;         ; N               ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; MIO            ; input  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; RAM_RD_LED     ; output ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; RAM_RW_LED     ; output ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; ROM_RD_LED     ; output ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; ROM_RW_LED     ; output ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; ALE            ; input  ; TTL          ;         ; N               ;
; 81       ; 80         ; --       ; CLK_MASTER     ; input  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                        ;
+----------------------------+------------+------+------------------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name          ; Library Name ;
+----------------------------+------------+------+------------------------------+--------------+
; |ChipSet                   ; 25         ; 51   ; |ChipSet                     ; work         ;
;    |Ram-Rom_Logic:inst8|   ; 8          ; 0    ; |ChipSet|Ram-Rom_Logic:inst8 ; work         ;
;    |freqdiv:inst37|        ; 6          ; 0    ; |ChipSet|freqdiv:inst37      ; work         ;
+----------------------------+------------+------+------------------------------+--------------+


+---------------------------------------------------------------------------------------------------+
; Control Signals                                                                                   ;
+------------+----------+---------+--------------+--------+----------------------+------------------+
; Name       ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------+----------+---------+--------------+--------+----------------------+------------------+
; CLK_MASTER ; PIN_81   ; 5       ; Clock        ; no     ; --                   ; --               ;
; RESET      ; PIN_50   ; 4       ; Async. clear ; no     ; --                   ; --               ;
+------------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; MRDC                         ; 8       ;
; freqdiv:inst37|21            ; 6       ;
; CLK_MASTER                   ; 5       ;
; RESET                        ; 4       ;
; MWTC                         ; 4       ;
; A19                          ; 4       ;
; A4                           ; 3       ;
; A7                           ; 3       ;
; A5                           ; 3       ;
; A6                           ; 3       ;
; A2                           ; 3       ;
; freqdiv:inst37|22            ; 3       ;
; A3                           ; 2       ;
; A1                           ; 2       ;
; A0                           ; 2       ;
; freqdiv:inst37|23            ; 2       ;
; IOWC                         ; 1       ;
; CODINTA                      ; 1       ;
; MIO                          ; 1       ;
; S1                           ; 1       ;
; S0                           ; 1       ;
; DEN                          ; 1       ;
; ~GND~1                       ; 1       ;
; ~GND~0                       ; 1       ;
; freqdiv:inst37|24            ; 1       ;
; freqdiv:inst37|21~8          ; 1       ;
; freqdiv:inst37|21~6          ; 1       ;
; inst~6                       ; 1       ;
; Ram-Rom_Logic:inst8|inst12~5 ; 1       ;
; Ram-Rom_Logic:inst8|inst8~6  ; 1       ;
; Ram-Rom_Logic:inst8|inst2~6  ; 1       ;
; Ram-Rom_Logic:inst8|inst7~5  ; 1       ;
; inst5~7                      ; 1       ;
; CLK_MASTER~1                 ; 1       ;
; CODINTA~1                    ; 1       ;
; MIO~1                        ; 1       ;
; S1~1                         ; 1       ;
; S0~1                         ; 1       ;
; DEN~1                        ; 1       ;
; Ram-Rom_Logic:inst8|inst8~3  ; 1       ;
; Ram-Rom_Logic:inst8|inst12~2 ; 1       ;
; Ram-Rom_Logic:inst8|inst2~3  ; 1       ;
; Ram-Rom_Logic:inst8|inst7~2  ; 1       ;
; inst~3                       ; 1       ;
+------------------------------+---------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 31 / 288 ( 11 % ) ;
; PIAs                        ; 31 / 288 ( 11 % ) ;
+-----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 3.88) ; Number of LABs  (Total = 8) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 3                           ;
; 2                                            ; 1                           ;
; 3                                            ; 1                           ;
; 4                                            ; 0                           ;
; 5                                            ; 1                           ;
; 6                                            ; 1                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 3.13) ; Number of LABs  (Total = 8) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 0                           ;
; 1                                      ; 3                           ;
; 2                                      ; 0                           ;
; 3                                      ; 2                           ;
; 4                                      ; 1                           ;
; 5                                      ; 1                           ;
; 6                                      ; 0                           ;
; 7                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                              ;
+-----+------------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                      ; Output                                                                                                  ;
+-----+------------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
;  A  ; LC16       ; CLK_MASTER                                                                 ; CLK1                                                                                                    ;
;  A  ; LC14       ; CLK_MASTER, RESET                                                          ; CLK2, freqdiv:inst37|21~6, freqdiv:inst37|21~8, freqdiv:inst37|22, freqdiv:inst37|23, freqdiv:inst37|24 ;
;  A  ; LC13       ; freqdiv:inst37|21, CLK_MASTER, RESET                                       ; CLK3, freqdiv:inst37|23, freqdiv:inst37|24                                                              ;
;  A  ; LC11       ; freqdiv:inst37|22, freqdiv:inst37|21, CLK_MASTER, RESET                    ; CLK4, freqdiv:inst37|24                                                                                 ;
;  A  ; LC8        ; freqdiv:inst37|23, freqdiv:inst37|22, freqdiv:inst37|21, CLK_MASTER, RESET ; CLK5                                                                                                    ;
;  B  ; LC21       ; A2, IOWC, A6, A5, A7, A4                                                   ; B_CS_PPI1                                                                                               ;
;  C  ; LC46       ; A0, A2, A1, A3, A6, A5, A7, A4                                             ; IO_RW_LED                                                                                               ;
;  C  ; LC37       ; A19, MRDC                                                                  ; B_RAM_OE                                                                                                ;
;  C  ; LC40       ; A19, MRDC                                                                  ; B_ROM_OE                                                                                                ;
;  C  ; LC38       ; MRDC, MWTC                                                                 ; B_ROM_WE                                                                                                ;
;  C  ; LC35       ; MRDC, MWTC                                                                 ; B_RAM_WE                                                                                                ;
;  C  ; LC45       ; S0                                                                         ; S0_OUT                                                                                                  ;
;  C  ; LC43       ; A0, A2, A1, A3, A6, A5, A7, A4                                             ; IO_RD_LED                                                                                               ;
;  D  ; LC51       ; S1                                                                         ; S1_OUT                                                                                                  ;
;  D  ; LC64       ;                                                                            ; B_MEMR                                                                                                  ;
;  D  ; LC61       ;                                                                            ; B_MEMW                                                                                                  ;
;  E  ; LC77       ; DEN                                                                        ; B_DEN_OUT                                                                                               ;
;  E  ; LC65       ; freqdiv:inst37|21                                                          ; PCLK                                                                                                    ;
;  E  ; LC67       ; freqdiv:inst37|21                                                          ; B_PCLK                                                                                                  ;
;  F  ; LC86       ; MIO                                                                        ; MIO_OUT                                                                                                 ;
;  G  ; LC104      ; CODINTA                                                                    ; CODINTA_OUT                                                                                             ;
;  H  ; LC118      ; A19, MRDC                                                                  ; RAM_RD_LED                                                                                              ;
;  H  ; LC123      ; A19, MRDC                                                                  ; ROM_RD_LED                                                                                              ;
;  H  ; LC120      ; MRDC, MWTC                                                                 ; RAM_RW_LED                                                                                              ;
;  H  ; LC125      ; MRDC, MWTC                                                                 ; ROM_RW_LED                                                                                              ;
+-----+------------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "ChipSet_v02"
Warning (163099): I/O standard setting for individual pin "ROM_RW_LED" not supported for selected device family -- setting I/O standard for pins according to device-wide I/O standard
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4601 megabytes
    Info: Processing ended: Mon Sep 04 15:31:04 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


