<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üõ•Ô∏è üê´ üõãÔ∏è Tendances dans la conception de FPGA. La traduction üôÖüèΩ üõ•Ô∏è üë£</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Ce n'est pas la premi√®re ann√©e que le Wilson Research Group √©tudie les tendances du FPGA et de l'ASIC. Selon les recherches, vous pouvez d√©terminer le...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Tendances dans la conception de FPGA. La traduction</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/417953/">  Ce n'est pas la premi√®re ann√©e que le Wilson Research Group √©tudie les tendances du FPGA et de l'ASIC.  Selon les recherches, vous pouvez d√©terminer les principaux vecteurs de d√©veloppement et de changement qui se produisent dans le monde de la logique programmable. <br><br><img src="https://nikellanjilo.ru/wp/wp-content/uploads/2018/07/2183634705_2fe4344698_o-1.png" alt="image"><br><a name="habracut"></a><br><h2>  Seed </h2><br>  Sur Habr√©, et ailleurs, ce n'est pas si souvent que vous pouvez trouver des informations sur l'analyse du march√© du d√©veloppement FPGA.  On ne sait pas exactement ce qui change et comment, bien qu'il semble qu'il y ait beaucoup de changements et d'int√©r√™t sur le march√©.  Des gens loin des FPGA et ils ont entendu parler du rachat d'Altera par Intel. <br><br>  Alors pourquoi n'y a-t-il pas d'informations?  Ce message est con√ßu pour tout r√©parer et apporter de l'ordre et de la clart√© aux rangs du mat√©riel.  <s>Et toujours en train de finir l'holivar entre les partisans de Verilog / SystemVerilog et VHDL.</s> <br><br>  Et pourtant ... voici les principaux points sur FPGA, si vous avez besoin d'ASIC - il y a des liens vers des sources dans le pied de page.  S'il y a beaucoup d'int√©r√™t - vous pouvez √©crire un article s√©par√©. <br><br><h2>  Commen√ßons </h2><br>  La plupart des participants √† l'enqu√™te sont des concepteurs d'√©lectronique (concepteur de mat√©riel), des ing√©nieurs de v√©rification (ing√©nieur de v√©rification). <br><br>  L'√©tude a r√©v√©l√© une tendance √† augmenter le nombre de processeurs int√©gr√©s dans les projets FPGA depuis 2014 (pass√© de 56% √† 59%). <br><br>  L'augmentation est n√©gligeable.  Et c'est clair pourquoi.  Les projets qui utilisent des processeurs int√©gr√©s ajoutent de la complexit√© √† la v√©rification en raison des interactions mat√©rielles et logicielles, ainsi que de la n√©cessit√© de mettre en ≈ìuvre des interfaces complexes. <br><br>  Le march√© des FPGA SoC programmables tels que ZYNQ de Xilinx, Arria / Cydone d'Altera (Intel) et SmartFusion de Microsemi est en pleine croissance.  La mise en ≈ìuvre de projets avec un processeur int√©gr√© a √©t√© consid√©rablement simplifi√©e et maintenant 36% des projets FPGA sont publi√©s sur ces puces. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-2-520x293.png" alt="image"></div><br>  Parall√®lement √† cela, la part des projets utilisant des interfaces standardis√©es sur une puce au lieu de celles propri√©taires augmente.  La croissance d'AMBA est due au fait que dans les puces ci-dessus, en r√®gle g√©n√©rale, le processeur int√©gr√© est ARM.  Oui, et la norme est ouverte. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-3-520x293.png" alt="image"></div><br><h2>  Maintenant sur la v√©rification </h2><br>  48% du temps consacr√© au projet est consacr√© √† la v√©rification.  Cette valeur augmente.  Ainsi, par exemple, en 2014, la v√©rification a pris 46% et en 2012 - 43% du temps du projet. <br>  Si nous regardons le temps moyen que les ing√©nieurs de v√©rification consacrent √† diverses t√¢ches li√©es √† un projet sp√©cifique, nous verrons qu'ils passent la plupart du temps √† rechercher et √† corriger les erreurs.  En r√®gle g√©n√©rale, cette fois diff√®re consid√©rablement d'un projet √† l'autre. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-3-2-520x293.png" alt="image"></div><br>  Les donn√©es suivantes aideront √† expliquer au gestionnaire pourquoi vous n'avez pas termin√© le projet √† temps :) <br><br>  Si vous terminez votre projet pour une p√©riode une fois et demie plus √©lev√©e que pr√©vu, vous serez loin d'une exception (environ un dixi√®me projet sera livr√© de cette fa√ßon). <br>  Pendant ou avant la date limite, seulement 35% des projets sont achev√©s. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-1-520x293.png" alt="image"></div><br>  En r√®gle g√©n√©rale, le d√©calage est d√ª au fait que 78% des projets comportent des erreurs "difficiles".  Au moins 30% des projets ont une erreur et la d√©pendance du nombre de projets sur le nombre d'erreurs a la forme d'une distribution de Rayleigh. <br><br>  Les types d'erreurs dans les projets FPGA peuvent √™tre class√©s du plus populaire au moins.  L'erreur la plus courante n√©cessitant le traitement d'un projet est une erreur logique ou fonctionnelle, puis des erreurs de temporisation, dans les circuits analogiques-num√©riques, des erreurs dans le fichier firmware du processeur, etc. <br><br>  Les principales causes d'erreurs dans la logique et la fonctionnalit√© du projet sont: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-5-520x293.png" alt="image"></div><br>  1. Erreurs de conception, 2. Modifications de la sp√©cification, 3. Documentation incorrecte ou incompl√®te, 4. Erreurs dans leurs blocs IP / bancs d'essai tiers et autres √©l√©ments du projet. <br><br>  Les assertions, la couverture fonctionnelle et cod√©e et la simulation limit√©e de fa√ßon al√©atoire sont de plus en plus utilis√©es comme outils de test: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-5-1-520x293.png" alt="image"></div><br><br>  47% des projets sont adapt√©s √† la v√©rification des assertions comme strat√©gie de v√©rification de code. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-4-520x293.png" alt="image"></div><br><h2>  Langues HDL et plus </h2><br>  <i>Langues utilis√©es pour la conception RTL</i> . <br><br>  Il y a une diminution du nombre de code VHDL dans les projets.  Et c'est une tendance mondiale.  Mais cette baisse est moins pertinente pour les d√©veloppeurs europ√©ens, o√π les projets FPGA sont √©crits √† 79% en VHDL, alors que la moyenne mondiale est de 62%. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-1-1-520x293.png" alt="image"></div><br>  <i>Langues utilis√©es dans les tests</i> <br><br>  Ici, le leader incontest√© est SystemVerilog.  Mais ici, les d√©veloppeurs europ√©ens sont tr√®s diff√©rents du reste du monde.  En Europe, VHDL est utilis√© pour la v√©rification dans 66% des cas, tandis que SystemVerilog dans 41%. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-2-1-520x293.png" alt="image"></div><br>  Le VHDL est donc en quelque sorte vivant.  Bien s√ªr, on ne sait pas pourquoi en Europe les statistiques sont diff√©rentes des statistiques mondiales.  Cela est peut-√™tre d√ª aux √©tudes dans les universit√©s.  Bien que d'un autre c√¥t√©, je devais √™tre ind√©pendant et il y avait des ordres d'√©tudiants am√©ricains, et presque tous √©taient en VHDL. <br><br>  C‚Äôest tout. <br><br>  J'esp√®re que l'article vous a √©t√© utile. <br><br>  En savoir plus ici - <br><br>  Sources FPGA: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Fois</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Deux</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Trois</a> <br><br>  Sources ASIC: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Fois</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Deux</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Trois</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr417953/">https://habr.com/ru/post/fr417953/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr417943/index.html">Sans serveur et React 2: tour de passe-passe et aucune fraude</a></li>
<li><a href="../fr417945/index.html">De quels outils dispose la sonde solaire Parker</a></li>
<li><a href="../fr417947/index.html">Visualisation des donn√©es pour votre projet web</a></li>
<li><a href="../fr417949/index.html">Comment ai-je √©crit la biblioth√®que C ++ 11 standard ou pourquoi boost est si effrayant. Chapitre 4.2</a></li>
<li><a href="../fr417951/index.html">√âcrire du code Kotlin convivial pour Java</a></li>
<li><a href="../fr417955/index.html">Comment devenir concepteur d'interface. Comp√©tences n√©cessaires et outils puissants dont on ne nous parle pas</a></li>
<li><a href="../fr417957/index.html">Webinaire ouvert M√©canismes de conteneurisation Linux</a></li>
<li><a href="../fr417959/index.html">10 conseils de conception d'interface</a></li>
<li><a href="../fr417963/index.html">Vent, criquet et date limite: comment nous avons construit la sous-station √©lectrique</a></li>
<li><a href="../fr417965/index.html">Le√ßon ouverte ¬´Nous √©crivons notre biblioth√®que pour travailler avec des fichiers xlsx¬ª</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>