# 互补CMOS门、伪NMOS门、动态逻辑电路各自的优缺点，以及再何时选择什么电路：

#互补CMOS门 
	继承了CMOS反相器的所有优点，它们表现出在电源的两条轨线之间电压的摆幅，即$V_{OH}=V_{DD}$ 和$V_{OL}=GND$ 。由于这些电路设计成使上拉网络和下拉网络相互排斥，所以这些电路没有静态功耗。 
	==静态门的优点是对噪声具有稳定性。缺点是对于具有大扇入的复合门，互补CMOS就其面积和性能的代价太大

#伪NMOS门 
	的优点： 减少了晶体管的数量，
	缺点：因为在PDN器件和栅极接地的PMS负载器件之间存在通路。这降低了噪声容限，更重要的是引起了静态功耗。
	==伪NMOS结构简单，速度很快，但是以减少噪声容限和增加静态功耗为代价

#动态COMS 
	逻辑功能通过NMOS下拉网络实现。构成PDN的过程与静态CMOS一样
	晶体管的数目伪N+2 而不是2N。
	是无比的逻辑门
	只有动态功耗，但是总功耗还是明显高于静态逻辑门
	具有较快的开关速度
	==动态逻辑可以实现较快和面积较小的复杂逻辑门，但是像电荷分享这样一些寄生效应使设计过程很难把握。电荷的泄露又迫使进行周期性的刷新，这限制了电路的最小工作频率。

>module checker(input [7:0] din, output odd, output even)
>	assign odd = ^din;
>	assign even = ~odd;
>	endmodule

>module select(input [7:0] din, input [2:0] sel , output dout)
>	assign dout = din[sel]

>module encoder (input [3:0] in, output [2:0] out);
>	always @(*)begin
>		case(in)
>			4'b0001: out=3'd1;
>			4'b0010: out=3'd2;
>			4'b0100: out=3'd3;
>			4'b1000: out=3'd4;
>			default:out=3'd0;
>		endcase
>	end
>endmodule