# 东南大学信息学院大三短学期FPGA课程设计——售货机
本次课程设计我花了大概一天了解verilog和VHDL的差异，并选择用verilog；半天代码；一晚了解vga；半天界面；一天修复bug；一晚了解flash上电启动不需要烧录。

之后有空补录图像写入IP核的操作步骤，IP核生成时钟的操作步骤和VGA的使用步骤

 ![image](https://github.com/Quzard/FPGA/演示图片1.jpg)
 ![image](https://github.com/Quzard/FPGA/演示图片2.jpg)



