<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:32.2232</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0043168</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0145851</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/15</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 글래스 및 제1 비아홀을 포함하는 제1 코어층; 및 글래스 및 제2 비아홀을 포함하고, 상기 제1 코어층 하부에 배치된 제2 코어층;을 포함하고, 상기 제1 비아홀은 상기 제2 비아홀과 적어도 일부 오버랩되고, 상기 제1 비아홀의 제1 중심축은 상기 제2 비아홀의 중심축과 어긋나는 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 글래스 및 제1 비아홀을 포함하는 제1 코어층; 및글래스 및 제2 비아홀을 포함하고, 상기 제1 코어층 하부에 배치된 제2 코어층;을 포함하고,상기 제1 비아홀은 상기 제2 비아홀과 적어도 일부 오버랩되고, 상기 제1 비아홀의 제1 중심축은 상기 제2 비아홀의 중심축과 어긋나는 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 코어층은 제1 저면 및 제1 상면을 포함하고,상기 제2 코어층은 제2 저면 및 제2 상면을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 저면은 상기 제2 상면과 접하는 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제1 코어층은 상기 제1 저면에 상기 제1 비아홀 주위에 형성된 제1 홈;을 포함하고,상기 제2 코어층은 상기 제2 상면에 상기 제2 비아홀 주위에 형성된 제2 홈;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 홈과 상기 제2 홈은 적층 방향으로 적어도 일부 중첩되지 않는 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 제1 홈은 상기 제2 홈과 중심축이 서로 어긋나는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 제1 저면에 매립된 제1 패턴홈;상기 제2 상면에 매립된 제2 패턴홈;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 패턴홈은 상기 제2 패턴홈과 인접하는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1 패턴홈 및 상기 제2 패턴홈은 측면, 저면 및 상기 측면과 상기 저면을 연결하는 연결면을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 연결면이 곡면인 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서,상기 제1 패턴홈과 상기 제2 패턴홈은 적층 방향으로 적어도 일부 중첩되지 않는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제7항에 있어서,상기 제1 비아홀의 가장자리와 상기 제2 비아홀의 가장자리 간의 최소 길이는 상기 제1 패턴홈과 상기 제2 패턴홈 간의 가장자리 간의 최소 길이에 대응하는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 코어층 상부에 배치된 제1 절연층; 및상기 제2 코어층 하부에 배치된 제2 절연층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 제1 비아홀에 배치되는 제1 비아 전극; 및상기 제2 비아홀에 배치되는 제2 비아 전극;을 포함하는 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HWANG, Deok Ki</engName><name>황덕기</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, Ji Chul</engName><name>정지철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.29</receiptDate><receiptNumber>1-1-2024-0353666-98</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240043168.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828ebb188cd9ea1095751660c98de84ce6fef5f07d3abb9c867022397d6e5f1a84f0c919ecb6d205f8b20cbde3656a300c21b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae0584f674ea4203383a160b5884dce67d5fe9b613429a3f4f3a12185c69309574fa4eb9ac51edd4a287c4b5d8762eea6060</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>