Tayfun Gokmen's RPU Paper: 아날로그 메모리 소자 기반의 인공지능 연산을 위한 기본 소자 스펙 연구 논문
### Abstract
실제 CMOS 호환 기술에서 DNN 훈련용 가속기 칩을 구현하기 위한 장치 및 시스템 수준 사양에 따라 다양한 RPU 장치의 기능/비기능 및 시스템 매개변수의 성능을 평가합니다.
약 10억 개의 무게가 나가는 대형 DNN의 경우, 병렬RPU 아키텍처는 최신 마이크로프로세서에 비해 30,000배의 가속율을 달성하는 동시에 84,000GigaOps/s/W의 전력 효율을 제공할 수 있습니다.
현재 수천 대의 머신이 있는 데이터센터 규모의 클러스터에서 일일 단위의 소프트 트레이닝이 필요한 문제를 단일 RPU 가속기로 몇 시간 내에 해결할 수 있습니다.
클러스터로 구성된 시스템은 자연어 음성 인식 및 전 세계 언어 간 번역, 대규모 비즈니스 스트림에 대한 실시간 분석 및 과학과 같은 현재로서는 해결이 불가능한 수조 개의 파라미터를 가진 빅데이터 문제를 해결할 수 있습니다.