中文摘要： 
關鍵詞：交流型電漿顯示器、掃描電壓、定址延遲時間，驅動波形 
 
我們提出新的定址驅動波形來改善電漿電視定址延遲問題並將節省下的定址時間
來提升大尺度重置週期的對比度以及提升維持週期的亮度。計畫所提波形是根據位址-
顯示分離技術(ADS)，並且利用新波形在重置週期的低電壓特性，減少重置週期所需時
間。在驅動電路的實踐上，我們結合可程式邏輯閘陣列(FPGA)與數位類比轉換電路(DAC)
來產生等比例的類比驅動波形，其輸出電壓範圍為±1.45V，再經由設計的高壓放大電路
反向放大150倍，使其輸出達±200V，此驅動電路具有同步三組訊號輸出與隨意調整波形
等特性，有助於最佳波形參數的獲得。我們使用42吋的測試面板作為本研究的實驗面
板，藉由我們自製的驅動電路來驅動面板，觀察定址波形與IR（823nm、828nm）訊號之
間的關系，進而探討定址延遲隨掃描時間的變化情形。 
為了減少定址時的功率消耗，我們採用漸進提升掃描電壓方式來加快定址速度，使
得定址延遲時間可以縮短至 942ns，改善了 40%，而且可以把定址脈衝縮短至 1.5us，比
起常用驅動脈衝縮短了 25%的定址時間，我們也成功的縮短重置週期所需時間，改善了
42%，並且改善維持週期時間至 53%。 
 
Abstract： 
Key words：AC-PDP, scan voltage, address time lag, driving waveform 
 
We proposed a novel address waveform based on address display separated technology 
(ADS) to overcome the display lag issue, hence the image qualities can be enhanced by using 
the saved address time. This proposed novel driving waveform has relative low voltage close 
to the reset period, and progressively increases driving address voltage along the scanning 
time, such that it can reduce the necessary reset period and shorten the lag time in the address 
period. This waveform is described by VHDL language and stored in a FPGA which owns 
three output channels and easily tuning waveform to the output range ±1.45V with the add of 
DAC circuit, and then amplified to ±200V by a feed back amplifier circuit. Connect them to a 
plasma panel to ignite the weak discharge for addressing. The observed IR emission (823nm, 
828nm) is emitted from a 42 inch panel and then recorded and compared with standard 
driving waveform to derive the address time lag. 
The data show that the novel system has 40% improvement on the address time lag, and 
25% in shortening the address pulse. By using the saving time, we can shorten the reset 
period about 42% and enrich sustain period about 53%.      
 
研究結果與討論：     
此次計劃所決定的結構如圖一所示，42 吋電漿測試面板是 SAMSUNG 公司所製造
的商用面板，型號是 S42SD-YD07，使用的混合隋性氣體是氖氣與氙氣（Ne-Xe），混
合比例是 0.95: 0.5，解析度為 852 × 480，掃描電極、維持電極各有 480 條，位址電極
有 2556（852 × 3）條，近紅外光量測是選用 Hamamatsu 公司的 Photosensor amplifier 
C6386-01，FPGA 模組採用 ALTERA 公司的 EP1C6T144C8，晶片為 Cyclone 系列，其
他 DAC 電路、放大電路以及電流補償電路皆為自製，其架構與實體圖如圖二所示。硬
體描述語言(VHDL)則由 ALTERA 的 QUART II 6.0 來完成。 
圖三為 DAC 小訊號輸出圖，DAC 轉換速度需要較高的要求，其轉換速度至少要達
1 MSPS 以上，滿足可以產生 200kHz 的脈波；不過 D/A IC 為了達到高轉換速度的要求，
往往都得犧牲掉輸出電壓振幅，因此額外加了放大倍率兩倍的放大器，使得類比訊號輸
出振幅可達 ±1.5 V，避免輸出訊號過小而容易受到雜訊干擾。小訊號經由放大電路即成
如圖四所示，在重置週期中電壓變化緩慢，但在定址和維持週期的電壓迅速變化，最快
時其變化速度高達 1MHz 以上，因此高壓放大器轉換速度要跟得上小信號的變化，所以
迴轉率至少需 1000V/us 以上才不會造成波形失真。 
圖五為實驗所量測的 IR 訊號以及三極電壓輸入的時間關係圖，由圖中可以看出放
電電流產生時間與 IR 訊號幾乎同步，但 IR 訊號明顯落後掃描電壓升起時間，其為延遲
時間的定義，其值大約集中在 800~900ns，最長可達 1654ns。為了加速定址時間，我們
採用電場漸進增強模式來設計定址驅動波形，將其作用在掃描電極上來做實驗其結果呈
現在圖六。圖中固定定址電壓為 70V 時，採用 80V 的定址偏壓到最後一條採用 90V 的
定址偏壓，在這邊本研究以解析度為 1366×720 為例與常用驅動波形作比較，新波形可
以把定址延遲時間平均縮短至 942ns，改善了 40%，並且定址脈波寬度也可以由原先的
2us 縮短到 1.5us，可以把原本的 14.4ms 定址時間縮短至 10.8ms，而維持週期佔整體顯
示時間也可以提升至 23%。 
本研究的測試波形 Vt 封閉曲線如圖七所示，在實際量測過程中可以發現當位址電
極的定址電壓低於 57V 時，無法產生定址放電，其定址壓差(A-Y)為 207V，其為定址週
期 A-Y 之間的最低點火電壓，比常用驅動波形來得高（通常定址壓差為 70V）；當掃描
電極的定址電壓為-180V 以上時，會產生誤點火現象，定址壓差(A-Y)為 251V，所以 251V
為定址週期的最高定址壓差，兩者之間可以有 44V 的變化，符合高工作電壓範圍的需求。 
計畫成果自評 
本研究計劃為一年期計畫，已經成功開發出所需的實驗架構，可以寫出三極式電
漿面板所需的驅動波形並可以量測定址延遲時間。所提出的新定址波形具有下面兩個未
來可以加以持續研究的特徵：（a）重置週期時間比常用驅動波形來得短。因電壓以雙
擺幅方式驅動，在重置週期運作時三電極之間的壓差較小，因此壁電荷累積較少，所以
本研究提高重置週期斜緩上升與下降波形的斜率，降低重置週期所耗時間。（b）掃描
電極與位址電極之間的定址壓差比常用驅動波形來得大。在重置週期三電極累積較少的
壁電荷，所以本研究提高在定址的電壓差，期能增加定址穩定性，因比常用驅動波形高
的定址壓差，定址延遲時間比常用驅動波形來得短。 
在此我們以成功將定址脈衝寬由原先 3us 降到 1.5us，然而為了提高輸出電流，訊
號經高壓放大器放大訊號之後再經Current Booster提高輸出電流會造成訊號需要經過兩
次轉換相對的造成訊號的延遲，所以在定址時其上升與下降斜率有過高的問題，約高達
550ns 左右，因此量測的定址延遲時間有偏高的現象，如果可以把下升與下降斜率降至
100ns 左右，定址延遲時間預計可以縮短 450ns 的時間甚至更多，而定址脈波寬度也可
以降至 1us 左右。 
參考文獻 
[1]  Choon-Sang Park, Heung-Sik Tae, Young-Kuk Kwon, and Eun Gi Heo “Recovery of 
Boundary Image Sticking Using Aging Discharge in AC Plasma Display Panel” IEEE 
Trans. On Plasma Science, Vol. 35, No. 5, pp. 1511-1517, (2007). 
[2]  Sung-Hwan Kim, Jeong-Hyun Seo, and Seok-Hyun Lee “A New Driving Waveform for 
Stable Address Discharge in an Alternating Current Plasma Display Panels,” IEEE 
Trans. On Plasma Science, Vol. 34, No. 3, pp. 966-927, (2006). 
[3]  Heung-Sik Tae, Soo-Kwan Jang, Ki-Duck Cho, and Ki-Hyung Park “High-Speed 
Driving Method Using Bipolar Scan Waveform in AC Plasma Display Panel,” IEEE 
Trans. On Electron Devices, Vol. 53, No. 2, pp. 196-204, (2006). 
[4]  Tsutae Shinoda, Kenji Awamoto,  “Plasma Dispaly Technologies for Large Area 
Screen and Cost Reduction.”, IEEE Trans. On Plasma Science, Vol. 34, No. 2, pp. 
279-286, (2006). 
[5]  Gun-Su Kim, Jeong-Hyun Seo, and Seok-Hyun Lee “New Addressing Method Using 
Overlapping Scan Time of AC-PDP,” IEEE Trans. On Electron Devices, Vol. 52, No. 1, 
pp. 11-16, (2005). 
[6]  Byung-Gwon Cho, Heung-Sik Tae, Senior, Dong Ho Lee, and Sung-IL Chien, “A New 
Overlap-Scan Circuit for High Speed and Low Data Voltage in Plasma-TV,” IEEE 
Trans. On Consumer Electronics, Vol. 51, No. 4, pp. 1218-1222, (2005) 
[7] Byung-Gwon Cho, Heung-Sik Tae, and Sung-Il Chien “Improvement of Address 
Discharge Characteristics Using Asymmetric Variable-Width Scan Waveform in ac 
Plasma Display Panel,” IEEE Trans. On Electron Devices, Vol. 50, NO. 8, pp. 
1758-1768, (2003). 附件一: 國際會議發表論文 
所發表的”非對稱性波導對非倒置極化向量的轉換設計”教受好評，其可以做到 TE-TM 模態 93%
的轉換效率，未來主要應用於光積體電路上，算是很前端的研究成果，也認識到了日本人研究的
實力，值得我們學習。中午用餐直到 2:00，才開始下午議程，下午論文發表主題為高亮度雷射，
邀請演講者為德國 Prof. Lichtner 講半導體雷射的動態模擬，提出如何經由模擬計算結果改善設計
以達雷射輸出功率最佳化。另外，英國 York 大學 Prof. Avrutin 發表論文讓我最有收穫，因為他
把元件主動區，接觸點的放置作有系統的介紹，並分析他們的優劣好壞，算是我門外漢的收穫。
下午下半場時間是付費 short course，所以就回宿舍休息，晚上有一個正式晚宴約 7:00 開始，我
和中國大陸上海科技大學的與會學者談的不錯，他們主要是做太陽能電池的，感覺剛起步不久。
用餐直到 10:00 才回宿舍，帶著愉快心情入睡了。 
3. 第三天(9月3日)早上會議內容主題為光偵測器以及太陽能電池為主，一開始由法國學者Prof. 
Bellanca 主講用 FDTD 模擬計算量子井紅外線偵測器的技巧與方法，針對量子井設計的尺寸給
予最佳化，我也是用 FTDT 的方法，所以也請教他關於邊界條件收斂的方法。接下來為路文發
表，以我國高雄大學蔡教授發表的量子井太陽能電池效率計算相對受矚目，另外大陸學者
Prof.Lin 則發表單一光子崩潰二極體的理論模擬分析，希望藉由單一變因去分析暗電流與崩潰電
壓大小的實驗值，感覺他們理論分析手法直覺簡單但很實在。上午的後半段會議主題為面型雷
射，面型雷射紅了近 10 年，但對於效率的模擬理論計算仍有學者持續加以研究，今年由英國
Bristol 大學 Ivanov 教授提出面型雷射內部加以光子晶體導波的功率模擬計算算是比較有創見，
但是量產製造上卻不是那麼容易。下午的會議主題為新穎材料與元件，邀請英國 Surrey 大學
Prof.Hess 主講光在新穎物質中的速度控制問題，所謂新穎物質是一種人造結構物質，因為表面
電漿因素而具有負折射現象，因而會在光導中慢速行進，是很不錯的應用，但也有人提出理論
分析是在光導中發生，但如何讓光到具有負折射區域也會是個問題，所以有時分析問題的技巧
與回答問題的功力在這場演講中表現的很好。另外澳洲學者 Prof. Pourfath 發表以奈米碳管做成
光感測器的能障大小計算與其非侷域的模擬結果，其結果可以做為光放大器來發展，與現行的
CCD 元件發展不同，到是個不錯的主題，未來也很有可能運用在商用光電元件上具有可積體化
特性。下午的會只到 4 點，接下來的時間是付費的 short course，我也利用下午時間逛逛校園，
只可惜下雨破壞了不少興致，晚上大會有安排鬼屋參觀行程，晚餐得各自解決，但下雨很多人
都打消念頭，我也只好回宿舍整理東西準備明天回國。 
4. 第四天（9 月 4 日）這一天上午論文發表內容主要為奈米結構與量子雷射動力學，早上 8:30
邀請演講由波蘭學者 Kotynski 主講介電質覆包奈米金屬球的光轉換問題，可以應用在可見光範
圍做為影像處理 filter 用，蠻新穎的概念，另外 Pereira 提出利用價電帶轉移方式不需要居量反
轉也可以產生雷射條件的理論計算，算是不錯的演講。由於下午是較晚投稿的論文發表時間，
我因為必須趕時間搭上長途巴士所以下午的演講就缺席了，車子是 11:00，到 Heathrw 機場約下
午 4:00 左右，我搭長榮航空當地時間晚上 9:00 起飛返國，到達台灣已是 8 月 5 日晚上 9:00。搭
乘信用卡機場接送服務的車回花蓮已是半夜，才結束這趟旅程。 
 
二、與會心得 
這是我第二次參加 NUSOD 國際會議，前一次是在新加坡舉辦，這次是因為該會議主席 Eric
本人任教於 Nottingham 大學，我們也很想了解一下英國關於光電以及奈米科技這一方面的最新
研究進展，我覺得歐洲關於基礎科學研究方面的經費補助來源很多，不像台灣只有國科會以及
經濟部在支援，研究的方向也五花八門，有最新的主題，也有很古老的題目，相對於亞洲國家
如日本、韓國、以及台灣而言，所報告的多是目前較熱門的題目，這可以解釋為亞洲地區研究
A novel driving waveform for improving address time lag in PDP 
 
Bing-Hung Chen, Chih-Yung Hsiung and Ji-Kai Ye 
Institute of Electrical Engineering, National Dong-Hwa University, Taiwan, ROC 
bhchen@mail.ndhu.edu.tw
 
Abstract 
We proposed a new waveform to improve the address 
time lag. Each line scan waveform has different applied 
voltage having progressively increased pulse height 
instead of conventional all line with constant scan 
voltage. Our results show address pulse width can 
reduce from 3us to 1us by improvement of time lag. 
 
Ι. Introduction 
The alternating current plasma display panel
（AC-PDP）is a promising candidate for high definition 
TV, because it has advantages such as thin type, large 
area ( >52-in.), high contrast ratio, and fast response 
time (few micro-second). However, it still have many 
aspects in AC-PDP need to improve [1-3], which 
include reducing address time lag and improvement of 
picture quality. High performance plasma display 
requires high frame flash rate to have address period as 
short as possible, but the period is decided on the 
address pulse width by using ADS methodology. 
According the waveform design rules, address pulse 
width must be larger than the delay time of discharge, 
so that studying address time lag becomes more and 
more important in these days. In the current driving 
method, address-display-separated (ADS), a picture of 
one frame is divided into eight sub-fields, in which each 
has reset period, address period and sustain period, and 
must be address once. Based on the practical 
experiences, address period nearly occupy about 70% of 
display time, in other words, if we can reduce the 
address period, then the reset and sustain periods have 
more space to improve the contrast and display 
intensity.  
 
Ⅱ. The proposed address waveform 
The conventional address waveform is shown in Fig.1 
[4], in which the address voltage bias and its pulse 
width are set unchanged. From Fig.1 (b) and (c), we can 
realize the relationship between applied and cell 
voltages of any two electrodes in our configuration. A 
successful addressing depends on the cell voltage [5] 
which is the sum of applied voltage and wall voltages 
between XY electrodes, or AY electrodes followed by 
the reset period. A weak discharge will occur at point A 
while Vy is applied, then system switch to strong 
discharge, successful addressing, at B while Va is 
applied [6].  
 
 
            (a)  
  
Fig.3. (a) Experimental setup, (b) the measured 
driving waveform, and (c) response signal profile. 
Ⅲ. Result and Discussion 
For the purpose of studying the suppression on the 
increase of addressing time lag in later scanning lines, 
we chose Vy as 60, 80, 90 and 100V, and set address 
voltage at 70V. We measured the averaged addressing 
time lag and showed the corresponding IR emission in 
Fig.4 from 100 samplings, for which has 200us 
separation to be sure decoupling.   
 
Fig.4. IR emission vs. scanning voltages at (a) 60, ( b) 
80, (c) 90 and ( d ) 100V while address voltage fixed 
at 70V. 
 
 
Fig.5. Statistics of address lag vs. scanning time at 
different scanning voltages, 60, 80, 90and 100V while 
address voltage fixed at 70V. 
Results are shown in Fig.5, in which we can find the 
longest addressing time lag occurred at scanning 
voltage with 60V because that it has 210V address 
voltage drop between scanning and address electrodes 
with meaning of insufficient electric field to cause 
successful address discharge. Later scanning lines have 
more serious address time lag. When the scanning 
voltages were chosen as 80V and 90V, their 
corresponding address voltage drop waveform having 
230V and 240V respectively，were higher than test 
waveform and got less addressing time lag. When Vy 
was chosen as 90V, we can get the best results of 
efficiently suppressing the addressing time lag in the 
later scanning lines. Data show the addressing time lag 
was 420ns at the scanning time 1us, however，the time 
lag was only 519ns while scanning time at 1000us. The 
lag time difference is less than 100ns, and seems to be 
saturated whatever greater Vy voltage than 90V 
applied. Fig.6 shows the Vt closed-curve of the new 
designed waveform among the three electrodes，in 
which, there have misfiring occurred at Vy over 101V 
when address voltage is fixed at 70V. Therefore, for 
the maximum operation windows, we set Vy to be 90V 
and use progressively increased pulse height method 
from 80V to 90V. By the way，there also exists a large 
range of applying voltage between AY electrodes for a 
steady addressing discharge when Va is chosen in the 
