
# e4.1-tang3-p94

![](assets/e4.1-tang3-p94-1.png)

![](assets/e4.1-tang3-p94-2.png)


## key

第一步，先将十六进制地址范围写成二进制地址码，并确定其总容量。

第二步，根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。

根据6000H～67FFH为系统程序区的范围，应选择1片$2K\times8$位的ROM，若选择$4K\times8$或$8K\times8$位的ROM，都超出了$2K\times8$位的系统程序区范围。

根据6800H～68FFH为用户程序区的范围，选2片$1K\times4$位的RAM芯片正好满足$1K\times8$位的用户程序区要求。

第三步，分配CPU的地址线。

将CPU的低11位地址$A_{10}~A_0$与$2K\times8$位的ROM地址线相连；将CPU的低10位地址$A_9~A_0$与2片$1K\times4$位的RAM地址线相连。剩下的高位地址与访存控制信号$\overline{\text{MREQ}}$共同产生存储芯片的片选信号。

![](assets/e4.1-tang3-p94-key1.png)
![](assets/e4.1-tang3-p94-key2.png)
![](assets/p4.37-tang3-p96.png)

第四步，片选信号的形成。

由图给出的74138译码器输入逻辑关系可知，必须保证控制端$G_1$为高电平，$\overline{G_{2A}}$与$\overline{G_{2B}}$为低电平，才能使译码器正常工作。根据第一步写出的存储器地址范围得出，$A_{15}$始终为低电平，$A_{14}$始终为高电平，它们正好可分别与译码器的$\overline{G_{2A}}$（低）和$G_1$（高）对应。而访存控制信号$\overline{\text{MREQ}}$（低电平有效）又正好可与$\overline{G_{2B}}$（低）对应。剩下的$A_{13},A_{12},A_{11}$可分别接到译码器的C、B、A输入端。其输出$\overline{Y_4}$有效时，选中一片ROM；$\overline{Y_5}$与$A_{10}$同时有效且为低电平时，与门输出选中2片RAM，如图所示。图中的ROM芯片的$\overline{\text{PD}}/Progr$端接地，以确保在读出时低电平有效。RAM芯片的读写控制端与CPU的读写命令端$\overline{\text{WR}}$相连。ROM的8根数据线直接与CPU的8根数据线相连，2片RAM的数据线分别与CPU数据总线的高4位和低4位相连。


---

地址线
数据线
访存控制信号（低电平有效）
$$
\overline{MREQ}
$$
读/写控制信号（高电平为读，低电平为写）
$$
W\overline R
$$
存储芯片
RAM
ROM

译码器
门电路

连接图

