TimeQuest Timing Analyzer report for vga_red
Mon Jul 30 00:48:11 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Signal Integrity Metrics (Slow 1200mv 0c Model)
 50. Signal Integrity Metrics (Slow 1200mv 85c Model)
 51. Signal Integrity Metrics (Fast 1200mv 0c Model)
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; vga_red                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+
; Clock Name                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                     ; Targets                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+
; clk                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                            ; { clk }                                      ;
; vga_pll_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; vga_pll_inst|altpll_component|pll|inclk[0] ; { vga_pll_inst|altpll_component|pll|clk[0] } ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                             ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 173.46 MHz ; 173.46 MHz      ; vga_pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                               ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 34.235 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.452 ; 0.000         ;
+------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                 ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.858  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.716 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 34.235 ; h_cnt[6]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.684      ;
; 34.236 ; h_cnt[6]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.683      ;
; 34.240 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.681      ;
; 34.242 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.677      ;
; 34.243 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.678      ;
; 34.243 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.678      ;
; 34.243 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.678      ;
; 34.243 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.676      ;
; 34.244 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.677      ;
; 34.248 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.673      ;
; 34.251 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.670      ;
; 34.251 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.670      ;
; 34.251 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.670      ;
; 34.252 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.669      ;
; 34.331 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.588      ;
; 34.331 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.588      ;
; 34.333 ; h_cnt[0]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.586      ;
; 34.333 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.586      ;
; 34.401 ; h_cnt[8]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.518      ;
; 34.402 ; h_cnt[8]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.517      ;
; 34.408 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.511      ;
; 34.409 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.510      ;
; 34.447 ; h_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.474      ;
; 34.450 ; h_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.471      ;
; 34.450 ; h_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.471      ;
; 34.450 ; h_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.471      ;
; 34.451 ; h_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.470      ;
; 34.557 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.362      ;
; 34.558 ; h_cnt[9]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.361      ;
; 34.563 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.346      ;
; 34.563 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.346      ;
; 34.564 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.345      ;
; 34.564 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.355      ;
; 34.565 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.354      ;
; 34.571 ; h_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.338      ;
; 34.571 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.338      ;
; 34.571 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.338      ;
; 34.572 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.337      ;
; 34.579 ; h_cnt[3]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.330      ;
; 34.580 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.339      ;
; 34.580 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.339      ;
; 34.581 ; h_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.340      ;
; 34.582 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.337      ;
; 34.582 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.337      ;
; 34.584 ; h_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.337      ;
; 34.584 ; h_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.337      ;
; 34.584 ; h_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.337      ;
; 34.585 ; h_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.336      ;
; 34.611 ; h_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.310      ;
; 34.613 ; h_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.308      ;
; 34.614 ; h_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.307      ;
; 34.614 ; h_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.307      ;
; 34.614 ; h_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.307      ;
; 34.732 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.187      ;
; 34.734 ; h_cnt[5]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.185      ;
; 34.741 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.180      ;
; 34.741 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.178      ;
; 34.741 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 5.178      ;
; 34.744 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.177      ;
; 34.744 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.177      ;
; 34.744 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.177      ;
; 34.745 ; h_cnt[8]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.176      ;
; 34.770 ; h_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.139      ;
; 34.770 ; h_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.139      ;
; 34.771 ; h_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.138      ;
; 34.778 ; h_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.131      ;
; 34.886 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.035      ;
; 34.889 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.032      ;
; 34.889 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.032      ;
; 34.889 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.032      ;
; 34.890 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 5.031      ;
; 34.904 ; h_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.005      ;
; 34.904 ; h_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.005      ;
; 34.905 ; h_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 5.004      ;
; 34.912 ; h_cnt[4]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.997      ;
; 34.952 ; h_cnt[6]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.957      ;
; 34.952 ; h_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.957      ;
; 34.953 ; h_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.956      ;
; 34.958 ; h_cnt[6]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.951      ;
; 34.964 ; h_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.957      ;
; 34.966 ; h_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.955      ;
; 34.967 ; h_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.954      ;
; 34.967 ; h_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.954      ;
; 34.967 ; h_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.954      ;
; 35.052 ; h_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.869      ;
; 35.055 ; h_cnt[5]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.866      ;
; 35.055 ; h_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.866      ;
; 35.055 ; h_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.866      ;
; 35.056 ; h_cnt[5]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.865      ;
; 35.064 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.845      ;
; 35.064 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.845      ;
; 35.065 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.844      ;
; 35.072 ; h_cnt[8]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.092     ; 4.837      ;
; 35.129 ; v_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 4.790      ;
; 35.129 ; h_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.792      ;
; 35.131 ; h_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.790      ;
; 35.132 ; h_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.789      ;
; 35.132 ; h_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.789      ;
; 35.132 ; h_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.080     ; 4.789      ;
; 35.137 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 4.782      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.452 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.550 ; v_cnt[5]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 0.843      ;
; 0.742 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.036      ;
; 0.745 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.747 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.041      ;
; 0.760 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.054      ;
; 0.764 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 0.775 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.068      ;
; 1.099 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.393      ;
; 1.106 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.400      ;
; 1.115 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.117 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.411      ;
; 1.124 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.133 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.427      ;
; 1.239 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.533      ;
; 1.246 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.542      ;
; 1.248 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.542      ;
; 1.249 ; v_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.549      ;
; 1.258 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.552      ;
; 1.259 ; h_cnt[4]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.553      ;
; 1.264 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.558      ;
; 1.266 ; h_cnt[4]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.560      ;
; 1.267 ; h_cnt[4]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.561      ;
; 1.273 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.567      ;
; 1.370 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.664      ;
; 1.385 ; v_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.678      ;
; 1.386 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.680      ;
; 1.388 ; v_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; v_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.683      ;
; 1.395 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.689      ;
; 1.398 ; h_cnt[7]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.692      ;
; 1.398 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.692      ;
; 1.399 ; h_cnt[7]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.693      ;
; 1.406 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.700      ;
; 1.407 ; h_cnt[7]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.701      ;
; 1.413 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.707      ;
; 1.489 ; v_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.783      ;
; 1.526 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.820      ;
; 1.544 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.838      ;
; 1.586 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.880      ;
; 1.589 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.883      ;
; 1.598 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.892      ;
; 1.612 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.906      ;
; 1.614 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.908      ;
; 1.615 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.909      ;
; 1.615 ; h_cnt[2]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.909      ;
; 1.616 ; h_cnt[3]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.910      ;
; 1.622 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.916      ;
; 1.623 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.917      ;
; 1.623 ; h_cnt[2]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.917      ;
; 1.623 ; h_cnt[3]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.917      ;
; 1.628 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.922      ;
; 1.751 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.045      ;
; 1.770 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.064      ;
; 1.806 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.100      ;
; 1.890 ; v_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.184      ;
; 1.909 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.203      ;
; 1.911 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.205      ;
; 1.956 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.250      ;
; 1.974 ; v_cnt[4]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.267      ;
; 2.023 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.316      ;
; 2.026 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.319      ;
; 2.027 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.320      ;
; 2.027 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.320      ;
; 2.032 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.326      ;
; 2.048 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.342      ;
; 2.079 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.373      ;
; 2.084 ; v_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.378      ;
; 2.123 ; v_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.416      ;
; 2.126 ; v_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.419      ;
; 2.127 ; v_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.420      ;
; 2.128 ; v_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.421      ;
; 2.190 ; v_cnt[2]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.483      ;
; 2.191 ; v_cnt[6]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 2.484      ;
; 2.196 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.490      ;
; 2.214 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 2.508      ;
; 2.225 ; v_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.070      ; 2.507      ;
; 2.230 ; v_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.070      ; 2.512      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.914  ; 9.914        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.085 ; 10.085       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.716 ; 19.936       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.720 ; 19.940       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.870 ; 20.058       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.873 ; 20.061       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.873 ; 20.061       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.873 ; 20.061       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.873 ; 20.061       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.873 ; 20.061       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.989 ; 19.989       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.989 ; 19.989       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.989 ; 19.989       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.989 ; 19.989       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.989 ; 19.989       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.989 ; 19.989       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.010 ; 20.010       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.013 ; 20.013       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 5.616 ; 5.421 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.410 ; 5.161 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 5.006 ; 4.814 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.809 ; 4.564 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                              ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 181.06 MHz ; 181.06 MHz      ; vga_pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 34.477 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.401 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.855  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.717 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 34.477 ; h_cnt[6]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.452      ;
; 34.478 ; h_cnt[6]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.451      ;
; 34.484 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.445      ;
; 34.484 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.445      ;
; 34.665 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.267      ;
; 34.667 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.265      ;
; 34.667 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.265      ;
; 34.668 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.264      ;
; 34.668 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.264      ;
; 34.671 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.261      ;
; 34.673 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.259      ;
; 34.673 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.259      ;
; 34.674 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.258      ;
; 34.674 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.258      ;
; 34.751 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.178      ;
; 34.752 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.177      ;
; 34.753 ; h_cnt[0]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.176      ;
; 34.754 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.175      ;
; 34.800 ; h_cnt[8]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.129      ;
; 34.801 ; h_cnt[8]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.128      ;
; 34.807 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.122      ;
; 34.807 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.122      ;
; 34.838 ; h_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.094      ;
; 34.840 ; h_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.092      ;
; 34.840 ; h_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.092      ;
; 34.841 ; h_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.091      ;
; 34.841 ; h_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.091      ;
; 34.848 ; h_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.084      ;
; 34.851 ; h_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.081      ;
; 34.851 ; h_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.081      ;
; 34.851 ; h_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.081      ;
; 34.852 ; h_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 5.080      ;
; 34.926 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.003      ;
; 34.927 ; h_cnt[9]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 5.002      ;
; 34.933 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.996      ;
; 34.933 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.996      ;
; 34.951 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.967      ;
; 34.951 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.967      ;
; 34.952 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.966      ;
; 34.955 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.974      ;
; 34.956 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.973      ;
; 34.957 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.972      ;
; 34.957 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.961      ;
; 34.957 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.961      ;
; 34.958 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.971      ;
; 34.958 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.960      ;
; 34.959 ; h_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.959      ;
; 34.965 ; h_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.967      ;
; 34.965 ; h_cnt[3]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.953      ;
; 34.967 ; h_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.965      ;
; 34.967 ; h_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.965      ;
; 34.968 ; h_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.964      ;
; 34.968 ; h_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.964      ;
; 35.103 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.826      ;
; 35.104 ; h_cnt[5]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.825      ;
; 35.110 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.819      ;
; 35.110 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.819      ;
; 35.122 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.810      ;
; 35.124 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.808      ;
; 35.124 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.808      ;
; 35.124 ; h_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.794      ;
; 35.124 ; h_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.794      ;
; 35.125 ; h_cnt[8]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.807      ;
; 35.125 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.807      ;
; 35.125 ; h_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.793      ;
; 35.132 ; h_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.786      ;
; 35.169 ; h_cnt[6]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.749      ;
; 35.169 ; h_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.749      ;
; 35.170 ; h_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.748      ;
; 35.177 ; h_cnt[6]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.741      ;
; 35.185 ; h_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.747      ;
; 35.188 ; h_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.744      ;
; 35.188 ; h_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.744      ;
; 35.188 ; h_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.744      ;
; 35.189 ; h_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.743      ;
; 35.251 ; h_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.667      ;
; 35.251 ; h_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.667      ;
; 35.252 ; h_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.666      ;
; 35.259 ; h_cnt[4]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.659      ;
; 35.267 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.665      ;
; 35.269 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.663      ;
; 35.269 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.663      ;
; 35.270 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.662      ;
; 35.270 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.662      ;
; 35.340 ; h_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.592      ;
; 35.343 ; h_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.589      ;
; 35.343 ; h_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.589      ;
; 35.343 ; h_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.589      ;
; 35.344 ; h_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.588      ;
; 35.407 ; h_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.525      ;
; 35.408 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.510      ;
; 35.408 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.510      ;
; 35.409 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.509      ;
; 35.409 ; h_cnt[5]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.523      ;
; 35.409 ; h_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.523      ;
; 35.410 ; h_cnt[5]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.522      ;
; 35.410 ; h_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.070     ; 4.522      ;
; 35.416 ; h_cnt[8]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.084     ; 4.502      ;
; 35.419 ; v_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.510      ;
; 35.422 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 4.507      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.401 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.514 ; v_cnt[5]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.782      ;
; 0.690 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.695 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.705 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.711 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.719 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.987      ;
; 1.014 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.282      ;
; 1.019 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
; 1.027 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.029 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.044 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.312      ;
; 1.120 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
; 1.128 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.137 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.139 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.140 ; h_cnt[4]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.408      ;
; 1.141 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.409      ;
; 1.146 ; h_cnt[4]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.414      ;
; 1.147 ; h_cnt[4]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.415      ;
; 1.149 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.151 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.166 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.434      ;
; 1.175 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.443      ;
; 1.176 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.444      ;
; 1.176 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.444      ;
; 1.177 ; v_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.445      ;
; 1.238 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.506      ;
; 1.258 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.270 ; h_cnt[7]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.538      ;
; 1.271 ; h_cnt[7]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.539      ;
; 1.277 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.545      ;
; 1.278 ; h_cnt[7]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.546      ;
; 1.288 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.556      ;
; 1.301 ; v_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.569      ;
; 1.301 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.569      ;
; 1.304 ; v_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.572      ;
; 1.305 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.573      ;
; 1.306 ; v_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.574      ;
; 1.360 ; v_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.628      ;
; 1.364 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.632      ;
; 1.393 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.661      ;
; 1.439 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.707      ;
; 1.448 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.716      ;
; 1.455 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.723      ;
; 1.468 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.736      ;
; 1.474 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.742      ;
; 1.475 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.743      ;
; 1.475 ; h_cnt[3]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.743      ;
; 1.476 ; h_cnt[2]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.744      ;
; 1.479 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.747      ;
; 1.481 ; h_cnt[3]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.749      ;
; 1.481 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.749      ;
; 1.482 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.750      ;
; 1.483 ; h_cnt[2]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.751      ;
; 1.591 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.859      ;
; 1.608 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.876      ;
; 1.662 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.930      ;
; 1.712 ; v_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.980      ;
; 1.724 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.992      ;
; 1.731 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.999      ;
; 1.768 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.036      ;
; 1.789 ; v_cnt[4]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.057      ;
; 1.841 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.109      ;
; 1.845 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.113      ;
; 1.878 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.146      ;
; 1.900 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.168      ;
; 1.903 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.171      ;
; 1.904 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.172      ;
; 1.904 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.172      ;
; 1.906 ; v_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.174      ;
; 1.975 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.243      ;
; 1.991 ; v_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.259      ;
; 1.992 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.260      ;
; 1.994 ; v_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 2.248      ;
; 1.994 ; v_cnt[2]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.262      ;
; 1.994 ; v_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.262      ;
; 1.995 ; v_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.263      ;
; 1.996 ; v_cnt[6]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.264      ;
; 1.996 ; v_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 2.264      ;
; 2.000 ; v_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 2.254      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.920  ; 9.920        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.079 ; 10.079       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.717 ; 19.933       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.879 ; 20.063       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.011 ; 20.011       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.032 ; 20.032       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.032 ; 20.032       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 5.266 ; 4.920 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.095 ; 4.687 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.703 ; 4.365 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.539 ; 4.142 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 37.316 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.186 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.423  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.797 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 37.316 ; h_cnt[6]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.635      ;
; 37.317 ; h_cnt[6]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.634      ;
; 37.325 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.626      ;
; 37.326 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.625      ;
; 37.421 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.530      ;
; 37.421 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.530      ;
; 37.423 ; h_cnt[0]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.528      ;
; 37.423 ; h_cnt[0]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.528      ;
; 37.469 ; h_cnt[8]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.482      ;
; 37.470 ; h_cnt[8]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.481      ;
; 37.478 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.473      ;
; 37.479 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.472      ;
; 37.482 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.468      ;
; 37.484 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.466      ;
; 37.485 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.465      ;
; 37.485 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.465      ;
; 37.485 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.465      ;
; 37.488 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.462      ;
; 37.490 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.460      ;
; 37.491 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.459      ;
; 37.491 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.459      ;
; 37.491 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.459      ;
; 37.526 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.425      ;
; 37.527 ; h_cnt[9]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.424      ;
; 37.528 ; h_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.422      ;
; 37.530 ; h_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.420      ;
; 37.531 ; h_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.419      ;
; 37.531 ; h_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.419      ;
; 37.531 ; h_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.419      ;
; 37.535 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.416      ;
; 37.536 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.415      ;
; 37.542 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.409      ;
; 37.542 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.409      ;
; 37.544 ; h_cnt[1]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.407      ;
; 37.544 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.407      ;
; 37.582 ; h_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.368      ;
; 37.584 ; h_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.366      ;
; 37.585 ; h_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.365      ;
; 37.585 ; h_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.365      ;
; 37.585 ; h_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.365      ;
; 37.624 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.327      ;
; 37.625 ; h_cnt[5]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.326      ;
; 37.633 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.318      ;
; 37.634 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 2.317      ;
; 37.635 ; h_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.315      ;
; 37.637 ; h_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.313      ;
; 37.638 ; h_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.312      ;
; 37.638 ; h_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.312      ;
; 37.638 ; h_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.312      ;
; 37.646 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.304      ;
; 37.648 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.302      ;
; 37.649 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.301      ;
; 37.649 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.301      ;
; 37.650 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.287      ;
; 37.650 ; h_cnt[8]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.300      ;
; 37.651 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.286      ;
; 37.651 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.286      ;
; 37.655 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.282      ;
; 37.655 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.282      ;
; 37.656 ; h_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.294      ;
; 37.656 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.281      ;
; 37.658 ; h_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.292      ;
; 37.659 ; h_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.278      ;
; 37.659 ; h_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.291      ;
; 37.659 ; h_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.291      ;
; 37.659 ; h_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.291      ;
; 37.661 ; h_cnt[3]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.276      ;
; 37.696 ; h_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.241      ;
; 37.697 ; h_cnt[6]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.240      ;
; 37.697 ; h_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.240      ;
; 37.705 ; h_cnt[6]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.232      ;
; 37.724 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.226      ;
; 37.726 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.224      ;
; 37.727 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.223      ;
; 37.727 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.223      ;
; 37.728 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.222      ;
; 37.740 ; h_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.197      ;
; 37.740 ; h_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.197      ;
; 37.741 ; h_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.196      ;
; 37.746 ; h_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.191      ;
; 37.755 ; h_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.195      ;
; 37.757 ; h_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.193      ;
; 37.758 ; h_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.192      ;
; 37.758 ; h_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.192      ;
; 37.758 ; h_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.192      ;
; 37.797 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.140      ;
; 37.797 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.140      ;
; 37.798 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.139      ;
; 37.799 ; h_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.138      ;
; 37.799 ; h_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.138      ;
; 37.800 ; h_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.137      ;
; 37.803 ; h_cnt[8]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.134      ;
; 37.805 ; h_cnt[4]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.132      ;
; 37.813 ; h_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.137      ;
; 37.815 ; h_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.135      ;
; 37.816 ; h_cnt[5]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.134      ;
; 37.816 ; h_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.134      ;
; 37.817 ; h_cnt[5]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 2.133      ;
; 37.824 ; h_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.113      ;
; 37.825 ; h_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.050     ; 2.112      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.186 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.216 ; v_cnt[5]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.337      ;
; 0.298 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.433      ;
; 0.448 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.457 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.465 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.507 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.628      ;
; 0.507 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.628      ;
; 0.507 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; v_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.514 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.517 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.531 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.539 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; h_cnt[4]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.660      ;
; 0.545 ; h_cnt[4]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.665      ;
; 0.546 ; h_cnt[4]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.666      ;
; 0.557 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.677      ;
; 0.564 ; v_cnt[4]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.685      ;
; 0.568 ; v_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.689      ;
; 0.569 ; v_cnt[4]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.690      ;
; 0.577 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.697      ;
; 0.586 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.589 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; h_cnt[7]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; h_cnt[7]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.711      ;
; 0.596 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; h_cnt[7]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.717      ;
; 0.600 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.720      ;
; 0.615 ; v_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.735      ;
; 0.628 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.748      ;
; 0.630 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.750      ;
; 0.648 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.768      ;
; 0.649 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.769      ;
; 0.663 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.783      ;
; 0.667 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.787      ;
; 0.677 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.797      ;
; 0.678 ; h_cnt[2]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.798      ;
; 0.678 ; h_cnt[3]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.798      ;
; 0.679 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.799      ;
; 0.684 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.804      ;
; 0.684 ; h_cnt[3]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.804      ;
; 0.685 ; h_cnt[2]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.805      ;
; 0.685 ; h_cnt[3]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.805      ;
; 0.717 ; h_cnt[8]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.837      ;
; 0.733 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.853      ;
; 0.733 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.853      ;
; 0.783 ; h_cnt[6]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.903      ;
; 0.789 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.909      ;
; 0.799 ; v_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.919      ;
; 0.808 ; v_cnt[4]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.929      ;
; 0.812 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.932      ;
; 0.817 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.938      ;
; 0.821 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.942      ;
; 0.821 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.942      ;
; 0.821 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.942      ;
; 0.838 ; h_cnt[5]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.958      ;
; 0.844 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.964      ;
; 0.860 ; v_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.981      ;
; 0.864 ; v_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.985      ;
; 0.864 ; v_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.985      ;
; 0.865 ; v_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; v_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.986      ;
; 0.878 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.998      ;
; 0.898 ; v_cnt[2]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 1.019      ;
; 0.905 ; h_cnt[1]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.025      ;
; 0.907 ; v_cnt[6]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 1.028      ;
; 0.919 ; h_cnt[0]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 1.039      ;
; 0.936 ; v_cnt[2]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.023      ; 1.043      ;
; 0.936 ; v_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 1.057      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.550 ; 10.550       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.577 ; 10.577       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.577 ; 10.577       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.980 ; 19.980       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 19.998 ; 19.998       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.998 ; 19.998       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 20.002 ; 20.002       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.002 ; 20.002       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.502 ; 2.549 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.400 ; 2.425 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.225 ; 2.267 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.126 ; 2.147 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 34.235 ; 0.186 ; N/A      ; N/A     ; 9.423               ;
;  clk                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 9.423               ;
;  vga_pll_inst|altpll_component|pll|clk[0] ; 34.235 ; 0.186 ; N/A      ; N/A     ; 19.716              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  vga_pll_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 5.616 ; 5.421 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.410 ; 5.161 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.225 ; 2.267 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.126 ; 2.147 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hys           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vys           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_r         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_g         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_b         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r0        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r1        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r2        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g0        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g1        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g2        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b0        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b1        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b2        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; vga_r1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; vga_r1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; vga_r1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b0        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b1        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b2        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 382      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 382      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jul 30 00:48:08 2018
Info: Command: quartus_sta vga_red -c vga_red
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_red.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {vga_pll_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {vga_pll_inst|altpll_component|pll|clk[0]} {vga_pll_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 34.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    34.235               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.858               0.000 clk 
    Info (332119):    19.716               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 34.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    34.477               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.855               0.000 clk 
    Info (332119):    19.717               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 37.316
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    37.316               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.423               0.000 clk 
    Info (332119):    19.797               0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 624 megabytes
    Info: Processing ended: Mon Jul 30 00:48:11 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


