Fitter report for DistanceControl
Tue Dec 22 17:30:20 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 22 17:30:19 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DistanceControl                                 ;
; Top-level Entity Name              ; DistanceControl                                 ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 764 / 4,608 ( 17 % )                            ;
;     Total combinational functions  ; 751 / 4,608 ( 16 % )                            ;
;     Dedicated logic registers      ; 141 / 4,608 ( 3 % )                             ;
; Total registers                    ; 141                                             ;
; Total pins                         ; 12 / 89 ( 13 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 908 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 908 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 905     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Tech/Desktop/PSC/Verilog_Implementacija/output_files/DistanceControl.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 764 / 4,608 ( 17 % ) ;
;     -- Combinational with no register       ; 623                  ;
;     -- Register only                        ; 13                   ;
;     -- Combinational with a register        ; 128                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 151                  ;
;     -- 3 input functions                    ; 227                  ;
;     -- <=2 input functions                  ; 373                  ;
;     -- Register only                        ; 13                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 439                  ;
;     -- arithmetic mode                      ; 312                  ;
;                                             ;                      ;
; Total registers*                            ; 141 / 4,851 ( 3 % )  ;
;     -- Dedicated logic registers            ; 141 / 4,608 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 61 / 288 ( 21 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 12 / 89 ( 13 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 8 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 3% / 2%         ;
; Maximum fan-out                             ; 141                  ;
; Highest non-global fan-out                  ; 35                   ;
; Total fan-out                               ; 2336                 ;
; Average fan-out                             ; 2.54                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 764 / 4608 ( 17 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 623                 ; 0                              ;
;     -- Register only                        ; 13                  ; 0                              ;
;     -- Combinational with a register        ; 128                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 151                 ; 0                              ;
;     -- 3 input functions                    ; 227                 ; 0                              ;
;     -- <=2 input functions                  ; 373                 ; 0                              ;
;     -- Register only                        ; 13                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 439                 ; 0                              ;
;     -- arithmetic mode                      ; 312                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 141                 ; 0                              ;
;     -- Dedicated logic registers            ; 141 / 4608 ( 3 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 61 / 288 ( 21 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 12                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2336                ; 0                              ;
;     -- Registered Connections               ; 460                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 0                              ;
;     -- Output Ports                         ; 7                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock            ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; echo             ; 137   ; 2        ; 3            ; 14           ; 2           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; qtiL             ; 134   ; 2        ; 7            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; qtiR             ; 135   ; 2        ; 3            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_regulatora ; 142   ; 2        ; 1            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Distance ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led1     ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; motorL   ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; motorR   ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; qtiLEFT  ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; qtiRIGHT ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; trig     ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 19 ( 32 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 23 ( 22 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 3 / 24 ( 13 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; led1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; motorR                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; motorL                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; Distance                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; qtiLEFT                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; qtiRIGHT                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; qtiL                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; qtiR                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; trig                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; echo                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; reset_regulatora                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DistanceControl                               ; 764 (222)   ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 12   ; 0            ; 623 (81)     ; 13 (13)           ; 128 (119)        ; |DistanceControl                                                                                                                        ; work         ;
;    |lpm_divide:Div0|                           ; 512 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (0)      ; 0 (0)             ; 9 (0)            ; |DistanceControl|lpm_divide:Div0                                                                                                        ; work         ;
;       |lpm_divide_hem:auto_generated|          ; 512 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (0)      ; 0 (0)             ; 9 (0)            ; |DistanceControl|lpm_divide:Div0|lpm_divide_hem:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_rlh:divider|         ; 512 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (0)      ; 0 (0)             ; 9 (0)            ; |DistanceControl|lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider                                              ; work         ;
;             |alt_u_div_o2f:divider|            ; 512 (512)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (503)    ; 0 (0)             ; 9 (9)            ; |DistanceControl|lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider                        ; work         ;
;    |lpm_mult:Mult0|                            ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 35 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (15)      ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_5ch:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_9ch:auto_generated| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated ; work         ;
;    |lpm_mult:Mult1|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult1                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DistanceControl|lpm_mult:Mult1|multcore:mult_core                                                                                      ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; trig             ; Output   ; --            ; --            ; --                    ; --  ;
; motorL           ; Output   ; --            ; --            ; --                    ; --  ;
; motorR           ; Output   ; --            ; --            ; --                    ; --  ;
; Distance         ; Output   ; --            ; --            ; --                    ; --  ;
; qtiLEFT          ; Output   ; --            ; --            ; --                    ; --  ;
; qtiRIGHT         ; Output   ; --            ; --            ; --                    ; --  ;
; led1             ; Output   ; --            ; --            ; --                    ; --  ;
; reset_regulatora ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; qtiL             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; qtiR             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clock            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; echo             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; reset_regulatora         ;                   ;         ;
; qtiL                     ;                   ;         ;
;      - outL~0            ; 0                 ; 6       ;
;      - qtiLEFT           ; 0                 ; 6       ;
; qtiR                     ;                   ;         ;
;      - outR~0            ; 0                 ; 6       ;
;      - qtiRIGHT          ; 0                 ; 6       ;
; clock                    ;                   ;         ;
; echo                     ;                   ;         ;
;      - us_counter[32]    ; 1                 ; 6       ;
;      - us_counter[31]    ; 1                 ; 6       ;
;      - us_counter[30]    ; 1                 ; 6       ;
;      - us_counter[29]    ; 1                 ; 6       ;
;      - us_counter[28]    ; 1                 ; 6       ;
;      - us_counter[27]    ; 1                 ; 6       ;
;      - us_counter[26]    ; 1                 ; 6       ;
;      - us_counter[25]    ; 1                 ; 6       ;
;      - us_counter[24]    ; 1                 ; 6       ;
;      - us_counter[23]    ; 1                 ; 6       ;
;      - us_counter[22]    ; 1                 ; 6       ;
;      - us_counter[21]    ; 1                 ; 6       ;
;      - us_counter[20]    ; 1                 ; 6       ;
;      - us_counter[19]    ; 1                 ; 6       ;
;      - us_counter[18]    ; 1                 ; 6       ;
;      - us_counter[17]    ; 1                 ; 6       ;
;      - us_counter[16]    ; 1                 ; 6       ;
;      - us_counter[15]    ; 1                 ; 6       ;
;      - us_counter[14]    ; 1                 ; 6       ;
;      - us_counter[13]    ; 1                 ; 6       ;
;      - us_counter[12]    ; 1                 ; 6       ;
;      - us_counter[11]    ; 1                 ; 6       ;
;      - us_counter[10]    ; 1                 ; 6       ;
;      - us_counter[9]     ; 1                 ; 6       ;
;      - us_counter[8]     ; 1                 ; 6       ;
;      - us_counter[7]     ; 1                 ; 6       ;
;      - us_counter[6]     ; 1                 ; 6       ;
;      - us_counter[5]     ; 1                 ; 6       ;
;      - us_counter[4]     ; 1                 ; 6       ;
;      - us_counter[3]     ; 1                 ; 6       ;
;      - us_counter[2]     ; 1                 ; 6       ;
;      - us_counter[1]     ; 1                 ; 6       ;
;      - us_counter[0]     ; 1                 ; 6       ;
;      - distance[0]~15    ; 1                 ; 6       ;
;      - us_counter[32]~99 ; 1                 ; 6       ;
+--------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                ;
+-------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock             ; PIN_17             ; 141     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; distance[0]~15    ; LCCOMB_X17_Y8_N8   ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; echo              ; PIN_137            ; 35      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; impuls[4]~13      ; LCCOMB_X13_Y12_N26 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; us_counter[32]~99 ; LCCOMB_X17_Y8_N2   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_17   ; 141     ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; echo                                                                                                                           ; 35      ;
; us_counter[32]~99                                                                                                              ; 33      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[7]~12    ; 17      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_15_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_14_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_13_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_12_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[7]~12    ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[7]~12     ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[7]~12     ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_7_result_int[7]~12     ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_6_result_int[7]~12     ; 16      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_5_result_int[6]~10     ; 16      ;
; u_out[0]                                                                                                                       ; 13      ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[7]~12    ; 13      ;
; u_out[4]                                                                                                                       ; 11      ;
; distance[0]~15                                                                                                                 ; 10      ;
; u_out[5]                                                                                                                       ; 10      ;
; u_out[2]                                                                                                                       ; 10      ;
; u_out[1]                                                                                                                       ; 10      ;
; u_out[6]                                                                                                                       ; 9       ;
; Equal2~6                                                                                                                       ; 8       ;
; ten_us_cnt[0]                                                                                                                  ; 8       ;
; u_out[7]                                                                                                                       ; 8       ;
; u_out[3]                                                                                                                       ; 8       ;
; impuls[4]~13                                                                                                                   ; 7       ;
; Equal1~2                                                                                                                       ; 7       ;
; u_out[8]                                                                                                                       ; 6       ;
; us_counter[3]                                                                                                                  ; 6       ;
; us_counter[4]                                                                                                                  ; 6       ;
; us_counter[5]                                                                                                                  ; 6       ;
; us_counter[6]                                                                                                                  ; 6       ;
; us_counter[7]                                                                                                                  ; 6       ;
; us_counter[8]                                                                                                                  ; 6       ;
; us_counter[9]                                                                                                                  ; 6       ;
; us_counter[10]                                                                                                                 ; 6       ;
; us_counter[11]                                                                                                                 ; 6       ;
; us_counter[12]                                                                                                                 ; 6       ;
; us_counter[13]                                                                                                                 ; 6       ;
; us_counter[14]                                                                                                                 ; 6       ;
; us_counter[15]                                                                                                                 ; 6       ;
; us_counter[16]                                                                                                                 ; 6       ;
; us_counter[17]                                                                                                                 ; 6       ;
; us_counter[18]                                                                                                                 ; 6       ;
; us_counter[19]                                                                                                                 ; 6       ;
; us_counter[20]                                                                                                                 ; 6       ;
; us_counter[21]                                                                                                                 ; 6       ;
; us_counter[22]                                                                                                                 ; 6       ;
; us_counter[23]                                                                                                                 ; 6       ;
; us_counter[24]                                                                                                                 ; 6       ;
; us_counter[25]                                                                                                                 ; 6       ;
; us_counter[26]                                                                                                                 ; 6       ;
; us_counter[27]                                                                                                                 ; 6       ;
; Equal0~2                                                                                                                       ; 5       ;
; u_out[9]                                                                                                                       ; 5       ;
; us_counter[2]                                                                                                                  ; 5       ;
; us_counter[28]                                                                                                                 ; 5       ;
; us_counter[29]                                                                                                                 ; 5       ;
; us_counter[30]                                                                                                                 ; 5       ;
; us_counter[31]                                                                                                                 ; 5       ;
; LessThan1~2                                                                                                                    ; 4       ;
; us_counter[1]                                                                                                                  ; 4       ;
; us_counter[32]                                                                                                                 ; 4       ;
; u_prev[0]                                                                                                                      ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|romout[2][7]                                                                                 ; 3       ;
; distance[1]                                                                                                                    ; 3       ;
; distance[2]                                                                                                                    ; 3       ;
; distance[3]                                                                                                                    ; 3       ;
; qtiR                                                                                                                           ; 2       ;
; qtiL                                                                                                                           ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[212]~704              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[205]~703              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[198]~702              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[191]~701              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[184]~700              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[177]~699              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[170]~698              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[163]~697              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[156]~696              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[149]~695              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[142]~694              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[135]~693              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[128]~692              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[121]~691              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[114]~690              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[107]~689              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[100]~688              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[93]~687               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[86]~686               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[79]~685               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[72]~684               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[65]~683               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[58]~682               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[51]~681               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[44]~680               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[45]~679               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[46]~678               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[213]~673              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[214]~672              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[206]~670              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[207]~669              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[199]~667              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[200]~666              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[192]~664              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[193]~663              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[185]~661              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[186]~660              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[178]~658              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[179]~657              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[171]~655              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[172]~654              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[164]~652              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[165]~651              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[157]~649              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[158]~648              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[150]~646              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[151]~645              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[143]~643              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[144]~642              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[136]~640              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[137]~639              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[129]~637              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[130]~636              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[122]~634              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[123]~633              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[115]~631              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[116]~630              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[108]~628              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[109]~627              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[101]~625              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[102]~624              ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[94]~622               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[95]~621               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[87]~619               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[88]~618               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[80]~616               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[81]~615               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[73]~613               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[74]~612               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[66]~610               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[67]~609               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[59]~607               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[60]~606               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[52]~604               ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[53]~603               ; 2       ;
; u_prev[8]                                                                                                                      ; 2       ;
; u_prev[7]                                                                                                                      ; 2       ;
; u_prev[5]                                                                                                                      ; 2       ;
; u_prev[6]                                                                                                                      ; 2       ;
; e_prev[1][0]                                                                                                                   ; 2       ;
; u_prev[1]                                                                                                                      ; 2       ;
; u_prev[2]                                                                                                                      ; 2       ;
; u_prev[3]                                                                                                                      ; 2       ;
; u_prev[4]                                                                                                                      ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][6]                                                                                 ; 2       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][7]~3                                                                               ; 2       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][8]~2                                                                               ; 2       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][9]~1                                                                               ; 2       ;
; lpm_mult:Mult1|multcore:mult_core|romout[1][5]~0                                                                               ; 2       ;
; LessThan1~1                                                                                                                    ; 2       ;
; distance[4]                                                                                                                    ; 2       ;
; distance[5]                                                                                                                    ; 2       ;
; distance[6]                                                                                                                    ; 2       ;
; distance[7]                                                                                                                    ; 2       ;
; distance[8]                                                                                                                    ; 2       ;
; distance[9]                                                                                                                    ; 2       ;
; WideOr0~10                                                                                                                     ; 2       ;
; izlaz[0]                                                                                                                       ; 2       ;
; _trig                                                                                                                          ; 2       ;
; e_in[8]                                                                                                                        ; 2       ;
; e_in[7]                                                                                                                        ; 2       ;
; e_in[6]                                                                                                                        ; 2       ;
; e_in[4]                                                                                                                        ; 2       ;
; e_in[5]                                                                                                                        ; 2       ;
; e_in[1]                                                                                                                        ; 2       ;
; e_in[2]                                                                                                                        ; 2       ;
; e_in[3]                                                                                                                        ; 2       ;
; brojac[3]                                                                                                                      ; 2       ;
; brojac[4]                                                                                                                      ; 2       ;
; brojac[5]                                                                                                                      ; 2       ;
; brojac[6]                                                                                                                      ; 2       ;
; brojac[7]                                                                                                                      ; 2       ;
; brojac[8]                                                                                                                      ; 2       ;
; brojac[9]                                                                                                                      ; 2       ;
; us_counter[0]                                                                                                                  ; 2       ;
; one_us_cnt[9]                                                                                                                  ; 2       ;
; one_us_cnt[8]                                                                                                                  ; 2       ;
; one_us_cnt[7]                                                                                                                  ; 2       ;
; one_us_cnt[6]                                                                                                                  ; 2       ;
; one_us_cnt[5]                                                                                                                  ; 2       ;
; one_us_cnt[4]                                                                                                                  ; 2       ;
; one_us_cnt[3]                                                                                                                  ; 2       ;
; one_us_cnt[2]                                                                                                                  ; 2       ;
; one_us_cnt[1]                                                                                                                  ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_15_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_15_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_15_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_15_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_14_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_14_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_14_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_14_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_13_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_13_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_13_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_13_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_12_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_12_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_12_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_12_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[4]~6     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[3]~4     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[2]~2     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[1]~0     ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[4]~6      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[3]~4      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[2]~2      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[1]~0      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[4]~6      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[3]~4      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[2]~2      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[1]~0      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_7_result_int[4]~6      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_7_result_int[3]~4      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_7_result_int[2]~2      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_7_result_int[1]~0      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_6_result_int[4]~6      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_6_result_int[3]~4      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_6_result_int[2]~2      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_6_result_int[1]~0      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_5_result_int[4]~6      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_5_result_int[3]~4      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_5_result_int[2]~2      ; 2       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_5_result_int[1]~0      ; 2       ;
; ten_us_cnt[9]                                                                                                                  ; 2       ;
; ten_us_cnt[8]                                                                                                                  ; 2       ;
; ten_us_cnt[7]                                                                                                                  ; 2       ;
; ten_us_cnt[6]                                                                                                                  ; 2       ;
; ten_us_cnt[5]                                                                                                                  ; 2       ;
; ten_us_cnt[4]                                                                                                                  ; 2       ;
; ten_us_cnt[3]                                                                                                                  ; 2       ;
; ten_us_cnt[2]                                                                                                                  ; 2       ;
; ten_us_cnt[1]                                                                                                                  ; 2       ;
; forty_ms_cnt[21]                                                                                                               ; 2       ;
; forty_ms_cnt[20]                                                                                                               ; 2       ;
; forty_ms_cnt[19]                                                                                                               ; 2       ;
; forty_ms_cnt[18]                                                                                                               ; 2       ;
; forty_ms_cnt[17]                                                                                                               ; 2       ;
; forty_ms_cnt[16]                                                                                                               ; 2       ;
; forty_ms_cnt[15]                                                                                                               ; 2       ;
; forty_ms_cnt[14]                                                                                                               ; 2       ;
; forty_ms_cnt[13]                                                                                                               ; 2       ;
; forty_ms_cnt[12]                                                                                                               ; 2       ;
; forty_ms_cnt[11]                                                                                                               ; 2       ;
; forty_ms_cnt[10]                                                                                                               ; 2       ;
; forty_ms_cnt[9]                                                                                                                ; 2       ;
; forty_ms_cnt[8]                                                                                                                ; 2       ;
; forty_ms_cnt[7]                                                                                                                ; 2       ;
; forty_ms_cnt[6]                                                                                                                ; 2       ;
; forty_ms_cnt[5]                                                                                                                ; 2       ;
; forty_ms_cnt[4]                                                                                                                ; 2       ;
; forty_ms_cnt[3]                                                                                                                ; 2       ;
; forty_ms_cnt[2]                                                                                                                ; 2       ;
; forty_ms_cnt[1]                                                                                                                ; 2       ;
; distance[0]                                                                                                                    ; 2       ;
; ~GND                                                                                                                           ; 1       ;
; distance[4]~24                                                                                                                 ; 1       ;
; distance[5]~23                                                                                                                 ; 1       ;
; distance[6]~22                                                                                                                 ; 1       ;
; distance[7]~21                                                                                                                 ; 1       ;
; distance[8]~20                                                                                                                 ; 1       ;
; distance[9]~19                                                                                                                 ; 1       ;
; distance[1]~18                                                                                                                 ; 1       ;
; distance[2]~17                                                                                                                 ; 1       ;
; distance[3]~16                                                                                                                 ; 1       ;
; ten_us_cnt[0]~29                                                                                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[219]~705              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[47]~677               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[220]~676              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[221]~675              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[222]~674              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[215]~671              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[208]~668              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[201]~665              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[194]~662              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[187]~659              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[180]~656              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[173]~653              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[166]~650              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[159]~647              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[152]~644              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[145]~641              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[138]~638              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[131]~635              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[124]~632              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[117]~629              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[110]~626              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[103]~623              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[96]~620               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[89]~617               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[82]~614               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[75]~611               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[68]~608               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[61]~605               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[54]~602               ; 1       ;
; e_prev[1][8]                                                                                                                   ; 1       ;
; u_prev[9]                                                                                                                      ; 1       ;
; e_prev[1][7]                                                                                                                   ; 1       ;
; e_prev[1][6]                                                                                                                   ; 1       ;
; e_prev[1][4]                                                                                                                   ; 1       ;
; e_prev[1][5]                                                                                                                   ; 1       ;
; e_prev[1][1]                                                                                                                   ; 1       ;
; e_prev[1][2]                                                                                                                   ; 1       ;
; e_prev[1][3]                                                                                                                   ; 1       ;
; impuls~17                                                                                                                      ; 1       ;
; impuls~16                                                                                                                      ; 1       ;
; impuls~15                                                                                                                      ; 1       ;
; impuls~14                                                                                                                      ; 1       ;
; impuls[4]~12                                                                                                                   ; 1       ;
; impuls[4]~11                                                                                                                   ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[2][6]~10                                                                              ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][10]~9                                                                              ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][11]~8                                                                              ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][12]~7                                                                              ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][13]~6                                                                              ; 1       ;
; impuls[4]~10                                                                                                                   ; 1       ;
; LessThan2~0                                                                                                                    ; 1       ;
; impuls[4]~9                                                                                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][10]~5                                                                              ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][6]~4                                                                               ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][7]~3                                                                               ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][12]                                                                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                                                                               ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][13]~1                                                                              ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][9]~0                                                                               ; 1       ;
; impuls[3]                                                                                                                      ; 1       ;
; impuls[4]                                                                                                                      ; 1       ;
; impuls[5]                                                                                                                      ; 1       ;
; impuls[6]                                                                                                                      ; 1       ;
; LessThan0~0                                                                                                                    ; 1       ;
; LessThan1~0                                                                                                                    ; 1       ;
; WideOr0~9                                                                                                                      ; 1       ;
; WideOr0~8                                                                                                                      ; 1       ;
; WideOr0~7                                                                                                                      ; 1       ;
; WideOr0~6                                                                                                                      ; 1       ;
; WideOr0~5                                                                                                                      ; 1       ;
; WideOr0~4                                                                                                                      ; 1       ;
; WideOr0~3                                                                                                                      ; 1       ;
; WideOr0~2                                                                                                                      ; 1       ;
; WideOr0~1                                                                                                                      ; 1       ;
; WideOr0~0                                                                                                                      ; 1       ;
; Equal0~1                                                                                                                       ; 1       ;
; Equal0~0                                                                                                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[217]~601              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[217]~600              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[218]~599              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[218]~598              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[219]~597              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[220]~596              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[221]~595              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[222]~594              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[210]~593              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[210]~592              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[211]~591              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[211]~590              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[212]~589              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[213]~588              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[214]~587              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[215]~586              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[203]~585              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[203]~584              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[204]~583              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[204]~582              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[205]~581              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[206]~580              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[207]~579              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[208]~578              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[196]~577              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[196]~576              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[197]~575              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[197]~574              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[198]~573              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[199]~572              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[200]~571              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[201]~570              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[189]~569              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[189]~568              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[190]~567              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[190]~566              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[191]~565              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[192]~564              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[193]~563              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[194]~562              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[182]~561              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[182]~560              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[183]~559              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[183]~558              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[184]~557              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[185]~556              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[186]~555              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[187]~554              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[175]~553              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[175]~552              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[176]~551              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[176]~550              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[177]~549              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[178]~548              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[179]~547              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[180]~546              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[168]~545              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[168]~544              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[169]~543              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[169]~542              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[170]~541              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[171]~540              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[172]~539              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[173]~538              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[161]~537              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[161]~536              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[162]~535              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[162]~534              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[163]~533              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[164]~532              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[165]~531              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[166]~530              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[154]~529              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[154]~528              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[155]~527              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[155]~526              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[156]~525              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[157]~524              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[158]~523              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[159]~522              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[147]~521              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[147]~520              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[148]~519              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[148]~518              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[149]~517              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[150]~516              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[151]~515              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[152]~514              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[140]~513              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[140]~512              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[141]~511              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[141]~510              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[142]~509              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[143]~508              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[144]~507              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[145]~506              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[133]~505              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[133]~504              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[134]~503              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[134]~502              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[135]~501              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[136]~500              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[137]~499              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[138]~498              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[126]~497              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[126]~496              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[127]~495              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[127]~494              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[128]~493              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[129]~492              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[130]~491              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[131]~490              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[119]~489              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[119]~488              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[120]~487              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[120]~486              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[121]~485              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[122]~484              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[123]~483              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[124]~482              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[112]~481              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[112]~480              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[113]~479              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[113]~478              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[114]~477              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[115]~476              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[116]~475              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[117]~474              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[105]~473              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[105]~472              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[106]~471              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[106]~470              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[107]~469              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[108]~468              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[109]~467              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[110]~466              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[98]~465               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[98]~464               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[99]~463               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[99]~462               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[100]~461              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[101]~460              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[102]~459              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[103]~458              ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[91]~457               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[91]~456               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[92]~455               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[92]~454               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[93]~453               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[94]~452               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[95]~451               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[96]~450               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[84]~449               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[84]~448               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[85]~447               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[85]~446               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[86]~445               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[87]~444               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[88]~443               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[89]~442               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[77]~441               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[77]~440               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[78]~439               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[78]~438               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[79]~437               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[80]~436               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[81]~435               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[82]~434               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[70]~433               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[70]~432               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[71]~431               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[71]~430               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[72]~429               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[73]~428               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[74]~427               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[75]~426               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[63]~425               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[63]~424               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[64]~423               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[64]~422               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[65]~421               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[66]~420               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[67]~419               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[68]~418               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[56]~417               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[56]~416               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[57]~415               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[57]~414               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[58]~413               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[59]~412               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[60]~411               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[61]~410               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[49]~409               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[49]~408               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[50]~407               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[50]~406               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[51]~405               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[52]~404               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[53]~403               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[54]~402               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[42]~401               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[42]~400               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[43]~399               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[43]~398               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[44]~397               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[45]~396               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[46]~395               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[47]~394               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[35]~393               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[35]~392               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[36]~391               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[36]~390               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[37]~389               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[37]~388               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[38]~387               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[38]~386               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[39]~385               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[39]~384               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[40]~383               ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[40]~382               ; 1       ;
; outR~0                                                                                                                         ; 1       ;
; outL~0                                                                                                                         ; 1       ;
; _trig~0                                                                                                                        ; 1       ;
; Equal1~1                                                                                                                       ; 1       ;
; Equal1~0                                                                                                                       ; 1       ;
; Equal2~5                                                                                                                       ; 1       ;
; Equal2~4                                                                                                                       ; 1       ;
; Equal2~3                                                                                                                       ; 1       ;
; Equal2~2                                                                                                                       ; 1       ;
; Equal2~1                                                                                                                       ; 1       ;
; Equal2~0                                                                                                                       ; 1       ;
; led1~reg0                                                                                                                      ; 1       ;
; outR[0]                                                                                                                        ; 1       ;
; outL[0]                                                                                                                        ; 1       ;
; e_in[8]~24                                                                                                                     ; 1       ;
; e_in[7]~23                                                                                                                     ; 1       ;
; e_in[7]~22                                                                                                                     ; 1       ;
; e_in[6]~21                                                                                                                     ; 1       ;
; e_in[6]~20                                                                                                                     ; 1       ;
; e_in[5]~19                                                                                                                     ; 1       ;
; e_in[5]~18                                                                                                                     ; 1       ;
; e_in[4]~17                                                                                                                     ; 1       ;
; e_in[4]~16                                                                                                                     ; 1       ;
; e_in[3]~15                                                                                                                     ; 1       ;
; e_in[3]~14                                                                                                                     ; 1       ;
; e_in[2]~13                                                                                                                     ; 1       ;
; e_in[2]~12                                                                                                                     ; 1       ;
; e_in[1]~11                                                                                                                     ; 1       ;
; e_in[1]~10                                                                                                                     ; 1       ;
; e_in[1]~9                                                                                                                      ; 1       ;
; u_out[9]~25                                                                                                                    ; 1       ;
; Add7~16                                                                                                                        ; 1       ;
; Add6~16                                                                                                                        ; 1       ;
; Add5~16                                                                                                                        ; 1       ;
; u_out[8]~24                                                                                                                    ; 1       ;
; u_out[8]~23                                                                                                                    ; 1       ;
; Add7~15                                                                                                                        ; 1       ;
; Add7~14                                                                                                                        ; 1       ;
; Add6~15                                                                                                                        ; 1       ;
; Add6~14                                                                                                                        ; 1       ;
; Add5~15                                                                                                                        ; 1       ;
; Add5~14                                                                                                                        ; 1       ;
; u_out[7]~22                                                                                                                    ; 1       ;
; u_out[7]~21                                                                                                                    ; 1       ;
; Add7~13                                                                                                                        ; 1       ;
; Add7~12                                                                                                                        ; 1       ;
; Add6~13                                                                                                                        ; 1       ;
; Add6~12                                                                                                                        ; 1       ;
; Add5~13                                                                                                                        ; 1       ;
; Add5~12                                                                                                                        ; 1       ;
; u_out[6]~20                                                                                                                    ; 1       ;
; u_out[6]~19                                                                                                                    ; 1       ;
; u_out[5]~18                                                                                                                    ; 1       ;
; u_out[5]~17                                                                                                                    ; 1       ;
; Add7~11                                                                                                                        ; 1       ;
; Add7~10                                                                                                                        ; 1       ;
; Add7~9                                                                                                                         ; 1       ;
; Add7~8                                                                                                                         ; 1       ;
; Add6~11                                                                                                                        ; 1       ;
; Add6~10                                                                                                                        ; 1       ;
; Add6~9                                                                                                                         ; 1       ;
; Add6~8                                                                                                                         ; 1       ;
; Add5~11                                                                                                                        ; 1       ;
; Add5~10                                                                                                                        ; 1       ;
; Add5~9                                                                                                                         ; 1       ;
; Add5~8                                                                                                                         ; 1       ;
; u_out[4]~16                                                                                                                    ; 1       ;
; u_out[4]~15                                                                                                                    ; 1       ;
; u_out[3]~14                                                                                                                    ; 1       ;
; u_out[3]~13                                                                                                                    ; 1       ;
; u_out[2]~12                                                                                                                    ; 1       ;
; u_out[2]~11                                                                                                                    ; 1       ;
; u_out[1]~10                                                                                                                    ; 1       ;
; u_out[1]~9                                                                                                                     ; 1       ;
; Add7~7                                                                                                                         ; 1       ;
; Add7~6                                                                                                                         ; 1       ;
; Add7~5                                                                                                                         ; 1       ;
; Add7~4                                                                                                                         ; 1       ;
; Add7~3                                                                                                                         ; 1       ;
; Add7~2                                                                                                                         ; 1       ;
; Add7~1                                                                                                                         ; 1       ;
; Add7~0                                                                                                                         ; 1       ;
; Add6~7                                                                                                                         ; 1       ;
; Add6~6                                                                                                                         ; 1       ;
; Add6~5                                                                                                                         ; 1       ;
; Add6~4                                                                                                                         ; 1       ;
; Add6~3                                                                                                                         ; 1       ;
; Add6~2                                                                                                                         ; 1       ;
; Add6~1                                                                                                                         ; 1       ;
; Add5~7                                                                                                                         ; 1       ;
; Add5~6                                                                                                                         ; 1       ;
; Add5~5                                                                                                                         ; 1       ;
; Add5~4                                                                                                                         ; 1       ;
; Add5~3                                                                                                                         ; 1       ;
; Add5~2                                                                                                                         ; 1       ;
; Add5~1                                                                                                                         ; 1       ;
; Add5~0                                                                                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~16 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~15 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~14 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~13 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~12 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~11 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~10 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~9  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~8  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~7  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~6  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~20                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~19                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~18                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~17                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~16                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~15                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~14                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~5  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~4  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~3  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~2  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~1  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~0  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~13                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~12                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~11                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~10                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~9                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~8                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~7                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~6                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~5                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~4                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~3                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~2                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~1                       ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~0                       ; 1       ;
; impuls[9]~7                                                                                                                    ; 1       ;
; impuls[8]~6                                                                                                                    ; 1       ;
; impuls[8]~5                                                                                                                    ; 1       ;
; impuls[7]~4                                                                                                                    ; 1       ;
; impuls[7]~3                                                                                                                    ; 1       ;
; brojac[9]~25                                                                                                                   ; 1       ;
; brojac[8]~24                                                                                                                   ; 1       ;
; brojac[8]~23                                                                                                                   ; 1       ;
; brojac[7]~22                                                                                                                   ; 1       ;
; brojac[7]~21                                                                                                                   ; 1       ;
; brojac[6]~20                                                                                                                   ; 1       ;
; brojac[6]~19                                                                                                                   ; 1       ;
; brojac[5]~18                                                                                                                   ; 1       ;
; brojac[5]~17                                                                                                                   ; 1       ;
; brojac[4]~16                                                                                                                   ; 1       ;
; brojac[4]~15                                                                                                                   ; 1       ;
; brojac[3]~14                                                                                                                   ; 1       ;
; brojac[3]~13                                                                                                                   ; 1       ;
; brojac[2]~12                                                                                                                   ; 1       ;
; brojac[2]~11                                                                                                                   ; 1       ;
; brojac[1]~10                                                                                                                   ; 1       ;
; brojac[1]~9                                                                                                                    ; 1       ;
; brojac[1]                                                                                                                      ; 1       ;
; brojac[2]                                                                                                                      ; 1       ;
; one_us_cnt[9]~27                                                                                                               ; 1       ;
; one_us_cnt[8]~26                                                                                                               ; 1       ;
; one_us_cnt[8]~25                                                                                                               ; 1       ;
; one_us_cnt[7]~24                                                                                                               ; 1       ;
; one_us_cnt[7]~23                                                                                                               ; 1       ;
; one_us_cnt[6]~22                                                                                                               ; 1       ;
; one_us_cnt[6]~21                                                                                                               ; 1       ;
; one_us_cnt[5]~20                                                                                                               ; 1       ;
; one_us_cnt[5]~19                                                                                                               ; 1       ;
; one_us_cnt[4]~18                                                                                                               ; 1       ;
; one_us_cnt[4]~17                                                                                                               ; 1       ;
; one_us_cnt[3]~16                                                                                                               ; 1       ;
; one_us_cnt[3]~15                                                                                                               ; 1       ;
; one_us_cnt[2]~14                                                                                                               ; 1       ;
; one_us_cnt[2]~13                                                                                                               ; 1       ;
; one_us_cnt[1]~12                                                                                                               ; 1       ;
; one_us_cnt[1]~11                                                                                                               ; 1       ;
; one_us_cnt[1]~10                                                                                                               ; 1       ;
; us_counter[32]~97                                                                                                              ; 1       ;
; us_counter[31]~96                                                                                                              ; 1       ;
; us_counter[31]~95                                                                                                              ; 1       ;
; us_counter[30]~94                                                                                                              ; 1       ;
; us_counter[30]~93                                                                                                              ; 1       ;
; us_counter[29]~92                                                                                                              ; 1       ;
; us_counter[29]~91                                                                                                              ; 1       ;
; us_counter[28]~90                                                                                                              ; 1       ;
; us_counter[28]~89                                                                                                              ; 1       ;
; us_counter[27]~88                                                                                                              ; 1       ;
; us_counter[27]~87                                                                                                              ; 1       ;
; us_counter[26]~86                                                                                                              ; 1       ;
; us_counter[26]~85                                                                                                              ; 1       ;
; us_counter[25]~84                                                                                                              ; 1       ;
; us_counter[25]~83                                                                                                              ; 1       ;
; us_counter[24]~82                                                                                                              ; 1       ;
; us_counter[24]~81                                                                                                              ; 1       ;
; us_counter[23]~80                                                                                                              ; 1       ;
; us_counter[23]~79                                                                                                              ; 1       ;
; us_counter[22]~78                                                                                                              ; 1       ;
; us_counter[22]~77                                                                                                              ; 1       ;
; us_counter[21]~76                                                                                                              ; 1       ;
; us_counter[21]~75                                                                                                              ; 1       ;
; us_counter[20]~74                                                                                                              ; 1       ;
; us_counter[20]~73                                                                                                              ; 1       ;
; us_counter[19]~72                                                                                                              ; 1       ;
; us_counter[19]~71                                                                                                              ; 1       ;
; us_counter[18]~70                                                                                                              ; 1       ;
; us_counter[18]~69                                                                                                              ; 1       ;
; us_counter[17]~68                                                                                                              ; 1       ;
; us_counter[17]~67                                                                                                              ; 1       ;
; us_counter[16]~66                                                                                                              ; 1       ;
; us_counter[16]~65                                                                                                              ; 1       ;
; us_counter[15]~64                                                                                                              ; 1       ;
; us_counter[15]~63                                                                                                              ; 1       ;
; us_counter[14]~62                                                                                                              ; 1       ;
; us_counter[14]~61                                                                                                              ; 1       ;
; us_counter[13]~60                                                                                                              ; 1       ;
; us_counter[13]~59                                                                                                              ; 1       ;
; us_counter[12]~58                                                                                                              ; 1       ;
; us_counter[12]~57                                                                                                              ; 1       ;
; us_counter[11]~56                                                                                                              ; 1       ;
; us_counter[11]~55                                                                                                              ; 1       ;
; us_counter[10]~54                                                                                                              ; 1       ;
; us_counter[10]~53                                                                                                              ; 1       ;
; us_counter[9]~52                                                                                                               ; 1       ;
; us_counter[9]~51                                                                                                               ; 1       ;
; us_counter[8]~50                                                                                                               ; 1       ;
; us_counter[8]~49                                                                                                               ; 1       ;
; us_counter[7]~48                                                                                                               ; 1       ;
; us_counter[7]~47                                                                                                               ; 1       ;
; us_counter[6]~46                                                                                                               ; 1       ;
; us_counter[6]~45                                                                                                               ; 1       ;
; us_counter[5]~44                                                                                                               ; 1       ;
; us_counter[5]~43                                                                                                               ; 1       ;
; us_counter[4]~42                                                                                                               ; 1       ;
; us_counter[4]~41                                                                                                               ; 1       ;
; us_counter[3]~40                                                                                                               ; 1       ;
; us_counter[3]~39                                                                                                               ; 1       ;
; us_counter[2]~38                                                                                                               ; 1       ;
; us_counter[2]~37                                                                                                               ; 1       ;
; us_counter[1]~36                                                                                                               ; 1       ;
; us_counter[1]~35                                                                                                               ; 1       ;
; us_counter[0]~34                                                                                                               ; 1       ;
; us_counter[0]~33                                                                                                               ; 1       ;
; LessThan4~12                                                                                                                   ; 1       ;
; LessThan4~11                                                                                                                   ; 1       ;
; LessThan4~9                                                                                                                    ; 1       ;
; LessThan4~7                                                                                                                    ; 1       ;
; LessThan4~5                                                                                                                    ; 1       ;
; LessThan4~3                                                                                                                    ; 1       ;
; LessThan4~1                                                                                                                    ; 1       ;
; impuls[7]                                                                                                                      ; 1       ;
; impuls[8]                                                                                                                      ; 1       ;
; impuls[9]                                                                                                                      ; 1       ;
; ten_us_cnt[9]~27                                                                                                               ; 1       ;
; ten_us_cnt[8]~26                                                                                                               ; 1       ;
; ten_us_cnt[8]~25                                                                                                               ; 1       ;
; ten_us_cnt[7]~24                                                                                                               ; 1       ;
; ten_us_cnt[7]~23                                                                                                               ; 1       ;
; ten_us_cnt[6]~22                                                                                                               ; 1       ;
; ten_us_cnt[6]~21                                                                                                               ; 1       ;
; ten_us_cnt[5]~20                                                                                                               ; 1       ;
; ten_us_cnt[5]~19                                                                                                               ; 1       ;
; ten_us_cnt[4]~18                                                                                                               ; 1       ;
; ten_us_cnt[4]~17                                                                                                               ; 1       ;
; ten_us_cnt[3]~16                                                                                                               ; 1       ;
; ten_us_cnt[3]~15                                                                                                               ; 1       ;
; ten_us_cnt[2]~14                                                                                                               ; 1       ;
; ten_us_cnt[2]~13                                                                                                               ; 1       ;
; ten_us_cnt[1]~12                                                                                                               ; 1       ;
; ten_us_cnt[1]~11                                                                                                               ; 1       ;
; ten_us_cnt[1]~10                                                                                                               ; 1       ;
; forty_ms_cnt[21]~63                                                                                                            ; 1       ;
; forty_ms_cnt[20]~62                                                                                                            ; 1       ;
; forty_ms_cnt[20]~61                                                                                                            ; 1       ;
; forty_ms_cnt[19]~60                                                                                                            ; 1       ;
; forty_ms_cnt[19]~59                                                                                                            ; 1       ;
; forty_ms_cnt[18]~58                                                                                                            ; 1       ;
; forty_ms_cnt[18]~57                                                                                                            ; 1       ;
; forty_ms_cnt[17]~56                                                                                                            ; 1       ;
; forty_ms_cnt[17]~55                                                                                                            ; 1       ;
; forty_ms_cnt[16]~54                                                                                                            ; 1       ;
; forty_ms_cnt[16]~53                                                                                                            ; 1       ;
; forty_ms_cnt[15]~52                                                                                                            ; 1       ;
; forty_ms_cnt[15]~51                                                                                                            ; 1       ;
; forty_ms_cnt[14]~50                                                                                                            ; 1       ;
; forty_ms_cnt[14]~49                                                                                                            ; 1       ;
; forty_ms_cnt[13]~48                                                                                                            ; 1       ;
; forty_ms_cnt[13]~47                                                                                                            ; 1       ;
; forty_ms_cnt[12]~46                                                                                                            ; 1       ;
; forty_ms_cnt[12]~45                                                                                                            ; 1       ;
; forty_ms_cnt[11]~44                                                                                                            ; 1       ;
; forty_ms_cnt[11]~43                                                                                                            ; 1       ;
; forty_ms_cnt[10]~42                                                                                                            ; 1       ;
; forty_ms_cnt[10]~41                                                                                                            ; 1       ;
; forty_ms_cnt[9]~40                                                                                                             ; 1       ;
; forty_ms_cnt[9]~39                                                                                                             ; 1       ;
; forty_ms_cnt[8]~38                                                                                                             ; 1       ;
; forty_ms_cnt[8]~37                                                                                                             ; 1       ;
; forty_ms_cnt[7]~36                                                                                                             ; 1       ;
; forty_ms_cnt[7]~35                                                                                                             ; 1       ;
; forty_ms_cnt[6]~34                                                                                                             ; 1       ;
; forty_ms_cnt[6]~33                                                                                                             ; 1       ;
; forty_ms_cnt[5]~32                                                                                                             ; 1       ;
; forty_ms_cnt[5]~31                                                                                                             ; 1       ;
; forty_ms_cnt[4]~30                                                                                                             ; 1       ;
; forty_ms_cnt[4]~29                                                                                                             ; 1       ;
; forty_ms_cnt[3]~28                                                                                                             ; 1       ;
; forty_ms_cnt[3]~27                                                                                                             ; 1       ;
; forty_ms_cnt[2]~26                                                                                                             ; 1       ;
; forty_ms_cnt[2]~25                                                                                                             ; 1       ;
; forty_ms_cnt[1]~24                                                                                                             ; 1       ;
; forty_ms_cnt[1]~23                                                                                                             ; 1       ;
; forty_ms_cnt[1]~22                                                                                                             ; 1       ;
; distance[0]~13                                                                                                                 ; 1       ;
; distance[0]~12                                                                                                                 ; 1       ;
; distance[0]~10                                                                                                                 ; 1       ;
; distance[0]~8                                                                                                                  ; 1       ;
; distance[0]~6                                                                                                                  ; 1       ;
; distance[0]~4                                                                                                                  ; 1       ;
; distance[0]~2                                                                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[6]~11    ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[5]~9     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[5]~8     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[4]~7     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[4]~6     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[3]~5     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[3]~4     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[2]~3     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[2]~2     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[1]~1     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[1]~0     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[6]~11    ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[5]~9     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[5]~8     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[4]~7     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[3]~5     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[2]~3     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[1]~1     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[6]~11    ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[5]~9     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[5]~8     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[4]~7     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[3]~5     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[2]~3     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[1]~1     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[6]~11    ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[5]~9     ; 1       ;
; lpm_divide:Div0|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[5]~8     ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; Block interconnects         ; 857 / 15,666 ( 5 % ) ;
; C16 interconnects           ; 4 / 812 ( < 1 % )    ;
; C4 interconnects            ; 253 / 11,424 ( 2 % ) ;
; Direct links                ; 276 / 15,666 ( 2 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )       ;
; Local interconnects         ; 389 / 4,608 ( 8 % )  ;
; R24 interconnects           ; 4 / 652 ( < 1 % )    ;
; R4 interconnects            ; 408 / 13,328 ( 3 % ) ;
+-----------------------------+----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.52) ; Number of LABs  (Total = 61) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 36                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.80) ; Number of LABs  (Total = 61) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 25                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 9                            ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.08) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 24                           ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 4                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.64) ; Number of LABs  (Total = 61) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 11                           ;
; 11                                              ; 7                            ;
; 12                                              ; 5                            ;
; 13                                              ; 5                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.97) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 4                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 4                            ;
; 17                                           ; 6                            ;
; 18                                           ; 8                            ;
; 19                                           ; 5                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "DistanceControl"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DistanceControl.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.45 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 7 output pins without output pin load capacitance assignment
    Info (306007): Pin "trig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "motorL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "motorR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Distance" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "qtiLEFT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "qtiRIGHT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Tech/Desktop/PSC/Verilog_Implementacija/output_files/DistanceControl.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4807 megabytes
    Info: Processing ended: Tue Dec 22 17:30:20 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Tech/Desktop/PSC/Verilog_Implementacija/output_files/DistanceControl.fit.smsg.


