/* SPDX-License-Identifier: Apache-2.0 OR MIT */
/*
 * Copyright (c) 2024 Rockchip Electronics Co., Ltd.
 */

#ifndef __HAL_H264E_VEPU500C_REG_H__
#define __HAL_H264E_VEPU500C_REG_H__

#include "rk_type.h"
#include "vepu500_common.h"

/* class: buffer/video syntax */
/* 0x00000270 reg156 - 0x000003fc reg255*/
typedef struct Vepu500FrameCfg_t {
	/* 0x00000270 reg156 - 0x0000027c reg159 */
	vepu500_online online_addr;

	/* 0x00000280 reg160 4*/
	RK_U32 adr_src0;

	/* 0x00000284 reg161 5*/
	RK_U32 adr_src1;

	/* 0x00000288 reg162 6*/
	RK_U32 adr_src2;

	/* 0x0000028c reg163 7*/
	RK_U32 rfpw_h_addr;

	/* 0x00000290 reg164 8*/
	RK_U32 rfpw_b_addr;

	/* 0x00000294 reg165 9*/
	RK_U32 rfpr_h_addr;

	/* 0x00000298 reg166 10*/
	RK_U32 rfpr_b_addr;

	/* 0x0000029c reg167 11*/
	RK_U32 colmvw_addr;

	/* 0x000002a0 reg168 12*/
	RK_U32 colmvr_addr;

	/* 0x000002a4 reg169 13*/
	RK_U32 dspw_addr;

	/* 0x000002a8 reg170 14*/
	RK_U32 dspr_addr;

	/* 0x000002ac reg171 15*/
	RK_U32 meiw_addr;

	/* 0x000002b0 reg172 16*/
	RK_U32 bsbt_addr;

	/* 0x000002b4 reg173 17*/
	RK_U32 bsbb_addr;

	/* 0x000002b8 reg174 18*/
	RK_U32 bsbs_addr;

	/* 0x000002bc reg175 19*/
	RK_U32 bsbr_addr;

	/* 0x000002c0 reg176 20*/
	RK_U32 lpfw_addr;

	/* 0x000002c4 reg177 21*/
	RK_U32 lpfr_addr;

	/* 0x000002c8 reg178 22*/
	RK_U32 ebuft_addr;

	/* 0x000002cc reg179 23*/
	RK_U32 ebufb_addr;

	/* 0x000002d0 reg180 */
	RK_U32 rfpt_h_addr;

	/* 0x000002d4 reg181 */
	RK_U32 rfpb_h_addr;

	/* 0x000002d8 reg182 */
	RK_U32 rfpt_b_addr;

	/* 0x000002dc reg183 */
	RK_U32 rfpb_b_addr;

	/* 0x000002e0 reg184 */
	RK_U32 adr_smear_rd;

	/* 0x000002e4 reg185 */
	RK_U32 adr_smear_wr;

	/* 0x000002e8 reg186 */
	RK_U32 adr_roir;

	/* 0x000002ec reg187 */
	RK_U32 adr_eslf;

	/* 0x2f0 - 0x2fc */
	RK_U32 reserved188_191[4];

	/* 0x00000300 reg192 */
	struct {
		RK_U32 enc_stnd                : 2;
		RK_U32 cur_frm_ref             : 1;
		RK_U32 mei_stor                : 1;
		RK_U32 bs_scp                  : 1;
		RK_U32 reserved                : 3;
		RK_U32 pic_qp                  : 6;
		RK_U32 num_pic_tot_cur_hevc    : 5;
		RK_U32 log2_ctu_num_hevc       : 5;
		RK_U32 reserved1               : 3;
		RK_U32 eslf_out_e_jpeg         : 1;
		RK_U32 jpeg_slen_fifo          : 1;
		RK_U32 eslf_out_e              : 1;
		RK_U32 slen_fifo               : 1;
		RK_U32 rec_fbc_dis             : 1;
	} enc_pic;

	/* 0x00000304 reg193 */
	struct {
		RK_U32 dchs_txid    : 2;
		RK_U32 dchs_rxid    : 2;
		RK_U32 dchs_txe     : 1;
		RK_U32 dchs_rxe     : 1;
		RK_U32 reserved     : 2;
		RK_U32 dchs_dly     : 8;
		RK_U32 dchs_ofst    : 10;
		RK_U32 reserved1    : 6;
	} dual_core;

	/* 0x00000308 reg194 */
	struct {
		RK_U32 frame_id        : 8;
		RK_U32 frm_id_match    : 1;
		RK_U32 reserved        : 3;
		RK_U32 source_id       : 1;
		RK_U32 src_id_match    : 1;
		RK_U32 reserved1       : 2;
		RK_U32 ch_id           : 2;
		RK_U32 vrsp_rtn_en     : 1;
		RK_U32 vinf_req_en     : 1;
		RK_U32 reserved2       : 12;
	} enc_id;

	/* 0x0000030c reg195 */
	RK_U32 bsp_size;

	/* 0x00000310 reg196 */
	struct {
		RK_U32 pic_wd8_m1    : 11;
		RK_U32 reserved      : 5;
		RK_U32 pic_hd8_m1    : 11;
		RK_U32 reserved1     : 5;
	} enc_rsl;

	/* 0x00000314 reg197 */
	struct {
		RK_U32 pic_wfill    : 6;
		RK_U32 reserved     : 10;
		RK_U32 pic_hfill    : 6;
		RK_U32 reserved1    : 10;
	} src_fill;

	/* 0x00000318 reg198 */
	struct {
		RK_U32 alpha_swap            : 1;
		RK_U32 rbuv_swap             : 1;
		RK_U32 src_cfmt              : 4;
		RK_U32 src_rcne              : 1;
		RK_U32 out_fmt               : 1;
		RK_U32 src_range_trns_en     : 1;
		RK_U32 src_range_trns_sel    : 1;
		RK_U32 chroma_ds_mode        : 1;
		RK_U32 reserved              : 21;
	} src_fmt;

	/* 0x0000031c reg199 */
	struct {
		RK_U32 csc_wgt_b2y    : 9;
		RK_U32 csc_wgt_g2y    : 9;
		RK_U32 csc_wgt_r2y    : 9;
		RK_U32 reserved       : 5;
	} src_udfy;

	/* 0x00000320 reg200 */
	struct {
		RK_U32 csc_wgt_b2u    : 9;
		RK_U32 csc_wgt_g2u    : 9;
		RK_U32 csc_wgt_r2u    : 9;
		RK_U32 reserved       : 5;
	} src_udfu;

	/* 0x00000324 reg201 */
	struct {
		RK_U32 csc_wgt_b2v    : 9;
		RK_U32 csc_wgt_g2v    : 9;
		RK_U32 csc_wgt_r2v    : 9;
		RK_U32 reserved       : 5;
	} src_udfv;

	/* 0x00000328 reg202 */
	struct {
		RK_U32 csc_ofst_v    : 8;
		RK_U32 csc_ofst_u    : 8;
		RK_U32 csc_ofst_y    : 5;
		RK_U32 reserved      : 11;
	} src_udfo;

	/* 0x0000032c reg203 */
	struct {
		RK_U32 cr_force_value     : 8;
		RK_U32 cb_force_value     : 8;
		RK_U32 chroma_force_en    : 1;
		RK_U32 reserved           : 9;
		RK_U32 src_mirr           : 1;
		RK_U32 src_rot            : 2;
		RK_U32 tile4x4_en         : 1;
		RK_U32 reserved1          : 2;
	} src_proc;

	/* 0x00000330 reg204 */
	struct {
		RK_U32 pic_ofst_x    : 14;
		RK_U32 reserved      : 2;
		RK_U32 pic_ofst_y    : 14;
		RK_U32 reserved1     : 2;
	} pic_ofst;

	/* 0x00000334 reg205 */
	struct {
		RK_U32 src_strd0    : 21;
		RK_U32 reserved     : 11;
	} src_strd0;

	/* 0x00000338 reg206 */
	struct {
		RK_U32 src_strd1    : 16;
		RK_U32 reserved     : 16;
	} src_strd1;

	/* 0x0000033c reg207 */
	struct {
		RK_U32 pp_corner_filter_strength      : 2;
		RK_U32 reserved                       : 2;
		RK_U32 pp_edge_filter_strength        : 2;
		RK_U32 reserved1                      : 2;
		RK_U32 pp_internal_filter_strength    : 2;
		RK_U32 reserved2                      : 22;
	} src_flt_cfg;

	/* 0x340 - 0x34c */
	RK_U32 reserved208_211[4];

	/* 0x00000350 reg212 */
	struct {
		RK_U32 rc_en         : 1;
		RK_U32 aq_en         : 1;
		RK_U32 reserved      : 10;
		RK_U32 rc_ctu_num    : 20;
	} rc_cfg;

	/* 0x00000354 reg213 */
	struct {
		RK_U32 reserved       : 16;
		RK_U32 rc_qp_range    : 4;
		RK_U32 rc_max_qp      : 6;
		RK_U32 rc_min_qp      : 6;
	} rc_qp;

	/* 0x00000358 reg214 */
	struct {
		RK_U32 ctu_ebit    : 20;
		RK_U32 reserved    : 12;
	} rc_tgt;

	/* 0x0000035c reg215 */
	struct {
		RK_U32 eslf_rptr    : 10;
		RK_U32 eslf_wptr    : 10;
		RK_U32 eslf_blen    : 10;
		RK_U32 eslf_updt    : 2;
	} eslf_buf;

	/* 0x00000360 reg216 */
	struct {
		RK_U32 sli_splt          : 1;
		RK_U32 sli_splt_mode     : 1;
		RK_U32 sli_splt_cpst     : 1;
		RK_U32 reserved          : 12;
		RK_U32 sli_flsh          : 1;
		RK_U32 sli_max_num_m1    : 15;
		RK_U32 reserved1         : 1;
	} sli_splt;

	/* 0x00000364 reg217 */
	struct {
		RK_U32 sli_splt_byte    : 20;
		RK_U32 reserved         : 12;
	} sli_byte;

	/* 0x00000368 reg218 */
	struct {
		RK_U32 sli_splt_cnum_m1    : 20;
		RK_U32 reserved            : 12;
	} sli_cnum;

	/* 0x0000036c reg219 */
	struct {
		RK_U32 uvc_partition0_len    : 12;
		RK_U32 uvc_partition_len     : 12;
		RK_U32 uvc_skip_len          : 6;
		RK_U32 reserved              : 2;
	} vbs_pad;

	/* 0x00000370 reg220 */
	struct {
		RK_U32 cime_srch_dwnh    : 4;
		RK_U32 cime_srch_uph     : 4;
		RK_U32 cime_srch_rgtw    : 4;
		RK_U32 cime_srch_lftw    : 4;
		RK_U32 dlt_frm_num       : 16;
	} me_rnge;

	/* 0x00000374 reg221 */
	struct {
		RK_U32 srgn_max_num      : 7;
		RK_U32 cime_dist_thre    : 13;
		RK_U32 rme_srch_h        : 2;
		RK_U32 rme_srch_v        : 2;
		RK_U32 rme_dis           : 3;
		RK_U32 reserved          : 1;
		RK_U32 fme_dis           : 3;
		RK_U32 reserved1         : 1;
	} me_cfg;

	/* 0x00000378 reg222 */
	struct {
		RK_U32 cime_zero_thre     : 13;
		RK_U32 reserved           : 15;
		RK_U32 fme_prefsu_en      : 2;
		RK_U32 colmv_stor_hevc    : 1;
		RK_U32 colmv_load_hevc    : 1;
	} me_cach;

	/* 0x37c - 0x39c */
	RK_U32 reserved223_231[9];

	/* 0x000003a0 reg232 */
	struct {
		RK_U32 rect_size         : 1;
		RK_U32 reserved          : 2;
		RK_U32 vlc_lmt           : 1;
		RK_U32 chrm_spcl         : 1;
		RK_U32 reserved1         : 8;
		RK_U32 ccwa_e            : 1;
		RK_U32 reserved2         : 1;
		RK_U32 atr_e             : 1;
		RK_U32 reserved3         : 4;
		RK_U32 scl_lst_sel       : 2;
		RK_U32 reserved4         : 6;
		RK_U32 atf_e             : 1;
		RK_U32 atr_mult_sel_e    : 1;
		RK_U32 reserved5         : 2;
	} rdo_cfg;

	/* 0x000003a4 reg233 */
	struct {
		RK_U32 rdo_mark_mode    : 9;
		RK_U32 reserved         : 23;
	} rdo_mark_mode;

	/* 0x3a8 - 0x3ac */
	RK_U32 reserved234_235[2];

	/* 0x000003b0 reg236 */
	struct {
		RK_U32 nal_ref_idc      : 2;
		RK_U32 nal_unit_type    : 5;
		RK_U32 reserved         : 25;
	} synt_nal;

	/* 0x000003b4 reg237 */
	struct {
		RK_U32 max_fnum    : 4;
		RK_U32 drct_8x8    : 1;
		RK_U32 mpoc_lm4    : 4;
		RK_U32 poc_type    : 2;
		RK_U32 reserved    : 21;
	} synt_sps;

	/* 0x000003b8 reg238 */
	struct {
		RK_U32 etpy_mode       : 1;
		RK_U32 trns_8x8        : 1;
		RK_U32 csip_flag       : 1;
		RK_U32 num_ref0_idx    : 2;
		RK_U32 num_ref1_idx    : 2;
		RK_U32 pic_init_qp     : 6;
		RK_U32 cb_ofst         : 5;
		RK_U32 cr_ofst         : 5;
		RK_U32 reserved        : 1;
		RK_U32 dbf_cp_flg      : 1;
		RK_U32 reserved1       : 7;
	} synt_pps;

	/* 0x000003bc reg239 */
	struct {
		RK_U32 sli_type        : 2;
		RK_U32 pps_id          : 8;
		RK_U32 drct_smvp       : 1;
		RK_U32 num_ref_ovrd    : 1;
		RK_U32 cbc_init_idc    : 2;
		RK_U32 reserved        : 2;
		RK_U32 frm_num         : 16;
	} synt_sli0;

	/* 0x000003c0 reg240 */
	struct {
		RK_U32 idr_pid    : 16;
		RK_U32 poc_lsb    : 16;
	} synt_sli1;

	/* 0x000003c4 reg241 */
	struct {
		RK_U32 rodr_pic_idx      : 2;
		RK_U32 ref_list0_rodr    : 1;
		RK_U32 sli_beta_ofst     : 4;
		RK_U32 sli_alph_ofst     : 4;
		RK_U32 dis_dblk_idc      : 2;
		RK_U32 reserved          : 3;
		RK_U32 rodr_pic_num      : 16;
	} synt_sli2;

	/* 0x000003c8 reg242 */
	struct {
		RK_U32 nopp_flg      : 1;
		RK_U32 ltrf_flg      : 1;
		RK_U32 arpm_flg      : 1;
		RK_U32 mmco4_pre     : 1;
		RK_U32 mmco_type0    : 3;
		RK_U32 mmco_parm0    : 16;
		RK_U32 mmco_type1    : 3;
		RK_U32 mmco_type2    : 3;
		RK_U32 reserved      : 3;
	} synt_refm0;

	/* 0x000003cc reg243 */
	struct {
		RK_U32 mmco_parm1    : 16;
		RK_U32 mmco_parm2    : 16;
	} synt_refm1;

	/* 0x000003d0 reg244 */
	struct {
		RK_U32 long_term_frame_idx0    : 4;
		RK_U32 long_term_frame_idx1    : 4;
		RK_U32 long_term_frame_idx2    : 4;
		RK_U32 reserved                : 20;
	} synt_refm2;

	/* 0x000003d4 reg245 */
	struct {
		RK_U32 dlt_poc_s0_m12    : 16;
		RK_U32 dlt_poc_s0_m13    : 16;
	} synt_refm3_hevc;

	/* 0x000003d8 reg246 */
	struct {
		RK_U32 poc_lsb_lt1    : 16;
		RK_U32 poc_lsb_lt2    : 16;
	} synt_long_refm0_hevc;

	/* 0x000003dc reg247 */
	struct {
		RK_U32 dlt_poc_msb_cycl1    : 16;
		RK_U32 dlt_poc_msb_cycl2    : 16;
	} synt_long_refm1_hevc;

	/* 0x000003e0 reg248 */
	struct {
		RK_U32 sao_lambda_multi    : 3;
		RK_U32 reserved            : 29;
	} sao_cfg_hevc;

	/* 0x3e4 - 0x3ec */
	RK_U32 reserved249_251[3];

	/* 0x000003f0 reg252 */
	struct {
		RK_U32 mv_v_lmt_thd    : 14;
		RK_U32 reserved        : 1;
		RK_U32 mv_v_lmt_en     : 1;
		RK_U32 reserved1       : 16;
	} sli_cfg;

	/* 0x000003f4 reg253 */
	struct {
		RK_U32 tile_x       : 9;
		RK_U32 reserved     : 7;
		RK_U32 tile_y       : 9;
		RK_U32 reserved1    : 7;
	} tile_pos_hevc;

	/* 0x000003f8 reg254 */
	struct {
		RK_U32 slice_sta_x      : 9;
		RK_U32 reserved1        : 7;
		RK_U32 slice_sta_y      : 10;
		RK_U32 reserved2        : 5;
		RK_U32 slice_enc_ena    : 1;
	} slice_enc_cfg0;

	/* 0x000003fc reg255 */
	struct {
		RK_U32 slice_end_x    : 9;
		RK_U32 reserved       : 7;
		RK_U32 slice_end_y    : 10;
		RK_U32 reserved1      : 6;
	} slice_enc_cfg1;
	/* 0x400 - 0x50c*/
	Vepu500JpegFrame jpeg_frame;
} Vepu500FrameCfg;

/* class: rc/roi/aq/klut */
/* 0x00001000 reg1024 - 0x0000110c reg1091 */
typedef struct Vepu500RcRoiCfg_t {
	/* 0x00001000 reg1024 */
	struct {
		RK_U32 qp_adj0     : 5;
		RK_U32 qp_adj1     : 5;
		RK_U32 qp_adj2     : 5;
		RK_U32 qp_adj3     : 5;
		RK_U32 qp_adj4     : 5;
		RK_U32 reserved    : 7;
	} rc_adj0;

	/* 0x00001004 reg1025 */
	struct {
		RK_U32 qp_adj5     : 5;
		RK_U32 qp_adj6     : 5;
		RK_U32 qp_adj7     : 5;
		RK_U32 qp_adj8     : 5;
		RK_U32 reserved    : 12;
	} rc_adj1;

	/* 0x00001008 reg1026 - 0x00001028 reg1034 */
	RK_U32 rc_dthd_0_8[9];

	/* 0x102c */
	RK_U32 reserved_1035;

	/* 0x00001030 reg1036 */
	struct {
		RK_U32 qpmin_area0    : 6;
		RK_U32 qpmax_area0    : 6;
		RK_U32 qpmin_area1    : 6;
		RK_U32 qpmax_area1    : 6;
		RK_U32 qpmin_area2    : 6;
		RK_U32 reserved       : 2;
	} roi_qthd0;

	/* 0x00001034 reg1037 */
	struct {
		RK_U32 qpmax_area2    : 6;
		RK_U32 qpmin_area3    : 6;
		RK_U32 qpmax_area3    : 6;
		RK_U32 qpmin_area4    : 6;
		RK_U32 qpmax_area4    : 6;
		RK_U32 reserved       : 2;
	} roi_qthd1;

	/* 0x00001038 reg1038 */
	struct {
		RK_U32 qpmin_area5    : 6;
		RK_U32 qpmax_area5    : 6;
		RK_U32 qpmin_area6    : 6;
		RK_U32 qpmax_area6    : 6;
		RK_U32 qpmin_area7    : 6;
		RK_U32 reserved       : 2;
	} roi_qthd2;

	/* 0x0000103c reg1039 */
	struct {
		RK_U32 qpmax_area7    : 6;
		RK_U32 reserved       : 24;
		RK_U32 qpmap_mode     : 2;
	} roi_qthd3;

	/* 0x1040 */
	RK_U32 reserved_1040;

	/* 0x00001044 reg1041 */
	struct {
		RK_U32 aq_tthd0    : 8;
		RK_U32 aq_tthd1    : 8;
		RK_U32 aq_tthd2    : 8;
		RK_U32 aq_tthd3    : 8;
	} aq_tthd0;

	/* 0x00001048 reg1042 */
	struct {
		RK_U32 aq_tthd4    : 8;
		RK_U32 aq_tthd5    : 8;
		RK_U32 aq_tthd6    : 8;
		RK_U32 aq_tthd7    : 8;
	} aq_tthd1;

	/* 0x0000104c reg1043 */
	struct {
		RK_U32 aq_tthd8     : 8;
		RK_U32 aq_tthd9     : 8;
		RK_U32 aq_tthd10    : 8;
		RK_U32 aq_tthd11    : 8;
	} aq_tthd2;

	/* 0x00001050 reg1044 */
	struct {
		RK_U32 aq_tthd12    : 8;
		RK_U32 aq_tthd13    : 8;
		RK_U32 aq_tthd14    : 8;
		RK_U32 aq_tthd15    : 8;
	} aq_tthd3;

	/* 0x00001054 reg1045 */
	struct {
		RK_U32 aq_stp_s0     : 5;
		RK_U32 aq_stp_0t1    : 5;
		RK_U32 aq_stp_1t2    : 5;
		RK_U32 aq_stp_2t3    : 5;
		RK_U32 aq_stp_3t4    : 5;
		RK_U32 aq_stp_4t5    : 5;
		RK_U32 reserved      : 2;
	} aq_stp0;

	/* 0x00001058 reg1046 */
	struct {
		RK_U32 aq_stp_5t6      : 5;
		RK_U32 aq_stp_6t7      : 5;
		RK_U32 aq_stp_7t8      : 5;
		RK_U32 aq_stp_8t9      : 5;
		RK_U32 aq_stp_9t10     : 5;
		RK_U32 aq_stp_10t11    : 5;
		RK_U32 reserved        : 2;
	} aq_stp1;

	/* 0x0000105c reg1047 */
	struct {
		RK_U32 aq_stp_11t12    : 5;
		RK_U32 aq_stp_12t13    : 5;
		RK_U32 aq_stp_13t14    : 5;
		RK_U32 aq_stp_14t15    : 5;
		RK_U32 aq_stp_b15      : 5;
		RK_U32 reserved        : 7;
	} aq_stp2;

	/* 0x00001060 reg1048 */
	struct {
		RK_U32 aq16_rnge         : 4;
		RK_U32 reserved          : 20;
		RK_U32 aq_cme_en         : 1;
		RK_U32 aq_subj_cme_en    : 1;
		RK_U32 aq_rme_en         : 1;
		RK_U32 aq_subj_rme_en    : 1;
		RK_U32 reserved1         : 4;
	} aq_clip;

	/* 0x00001064 reg1049 */
	struct {
		RK_U32 madi_th0    : 8;
		RK_U32 madi_th1    : 8;
		RK_U32 madi_th2    : 8;
		RK_U32 reserved    : 8;
	} madi_st_thd;

	/* 0x00001068 reg1050 */
	struct {
		RK_U32 madp_th0     : 12;
		RK_U32 reserved     : 4;
		RK_U32 madp_th1     : 12;
		RK_U32 reserved1    : 4;
	} madp_st_thd0;

	/* 0x0000106c reg1051 */
	struct {
		RK_U32 madp_th2    : 12;
		RK_U32 reserved    : 20;
	} madp_st_thd1;

	/* 0x1070 - 0x1078 */
	RK_U32 reserved1052_1054[3];

	/* 0x0000107c reg1055 */
	struct {
		RK_U32 chrm_klut_ofst                : 4;
		RK_U32 reserved                      : 4;
		RK_U32 inter_chrm_dist_multi_hevc    : 6;
		RK_U32 reserved1                     : 18;
	} klut_ofst;

	/* 0x00001080 reg1056 */
	struct {
		RK_U32 fmdc_adju_inter16         : 4;
		RK_U32 fmdc_adju_skip16          : 4;
		RK_U32 fmdc_adju_intra16         : 4;
		RK_U32 fmdc_adju_inter32         : 4;
		RK_U32 fmdc_adju_skip32          : 4;
		RK_U32 fmdc_adju_intra32         : 4;
		RK_U32 fmdc_adj_pri              : 5;
		RK_U32 reserved                  : 3;
	} fmdc_adj0;

	/* 0x00001084 reg1057 */
	struct {
		RK_U32 fmdc_adju_inter8         : 4;
		RK_U32 fmdc_adju_skip8          : 4;
		RK_U32 fmdc_adju_intra8         : 4;
		RK_U32 reserved                 : 20;
	} fmdc_adj1;

	/* 0x1088 */
	RK_U32 reserved_1058;

	/* 0x0000108c reg1059 */
	struct {
		RK_U32 bmap_en               : 1;
		RK_U32 bmap_pri              : 5;
		RK_U32 bmap_qpmin            : 6;
		RK_U32 bmap_qpmax            : 6;
		RK_U32 bmap_mdc_dpth         : 1;
		RK_U32 reserved              : 13;
	} bmap_cfg;

	/* 0x00001080 reg1056 - - 0x0000110c reg1091 */
	Vepu500RoiCfg roi_cfg;
} Vepu500RcRoiCfg;

/* class: iprd/iprd_wgt/rdo_wgta/prei_dif/sobel */
/* 0x00001700 reg1472 -0x000019cc reg1651 */
typedef struct Vepu500Param_t {
	/* 0x00001700 reg1472 */
	struct {
		RK_U32 iprd_tthdy4_0    : 12;
		RK_U32 reserved         : 4;
		RK_U32 iprd_tthdy4_1    : 12;
		RK_U32 reserved1        : 4;
	} iprd_tthdy4_0;

	/* 0x00001704 reg1473 */
	struct {
		RK_U32 iprd_tthdy4_2    : 12;
		RK_U32 reserved         : 4;
		RK_U32 iprd_tthdy4_3    : 12;
		RK_U32 reserved1        : 4;
	} iprd_tthdy4_1;

	/* 0x00001708 reg1474 */
	struct {
		RK_U32 iprd_tthdc8_0    : 12;
		RK_U32 reserved         : 4;
		RK_U32 iprd_tthdc8_1    : 12;
		RK_U32 reserved1        : 4;
	} iprd_tthdc8_0;

	/* 0x0000170c reg1475 */
	struct {
		RK_U32 iprd_tthdc8_2    : 12;
		RK_U32 reserved         : 4;
		RK_U32 iprd_tthdc8_3    : 12;
		RK_U32 reserved1        : 4;
	} iprd_tthdc8_1;

	/* 0x00001710 reg1476 */
	struct {
		RK_U32 iprd_tthdy8_0    : 12;
		RK_U32 reserved         : 4;
		RK_U32 iprd_tthdy8_1    : 12;
		RK_U32 reserved1        : 4;
	} iprd_tthdy8_0;

	/* 0x00001714 reg1477 */
	struct {
		RK_U32 iprd_tthdy8_2    : 12;
		RK_U32 reserved         : 4;
		RK_U32 iprd_tthdy8_3    : 12;
		RK_U32 reserved1        : 4;
	} iprd_tthdy8_1;

	/* 0x00001718 reg1478 */
	struct {
		RK_U32 iprd_tthd_ul    : 12;
		RK_U32 reserved        : 20;
	} iprd_tthd_ul;

	/* 0x0000171c reg1479 */
	struct {
		RK_U32 iprd_wgty8_0    : 8;
		RK_U32 iprd_wgty8_1    : 8;
		RK_U32 iprd_wgty8_2    : 8;
		RK_U32 iprd_wgty8_3    : 8;
	} iprd_wgty8;

	/* 0x00001720 reg1480 */
	struct {
		RK_U32 iprd_wgty4_0    : 8;
		RK_U32 iprd_wgty4_1    : 8;
		RK_U32 iprd_wgty4_2    : 8;
		RK_U32 iprd_wgty4_3    : 8;
	} iprd_wgty4;

	/* 0x00001724 reg1481 */
	struct {
		RK_U32 iprd_wgty16_0    : 8;
		RK_U32 iprd_wgty16_1    : 8;
		RK_U32 iprd_wgty16_2    : 8;
		RK_U32 iprd_wgty16_3    : 8;
	} iprd_wgty16;

	/* 0x00001728 reg1482 */
	struct {
		RK_U32 iprd_wgtc8_0    : 8;
		RK_U32 iprd_wgtc8_1    : 8;
		RK_U32 iprd_wgtc8_2    : 8;
		RK_U32 iprd_wgtc8_3    : 8;
	} iprd_wgtc8;

	/* 0x172c */
	RK_U32 reserved_1483;

	/* 0x00001730 reg1484 */
	struct {
		RK_U32 bias_madi_th0    : 8;
		RK_U32 bias_madi_th1    : 8;
		RK_U32 bias_madi_th2    : 8;
		RK_U32 reserved         : 8;
	} bias_madi_thd_comb;

	/* 0x00001734 reg1485 */
	struct {
		RK_U32 bias_i_val0    : 10;
		RK_U32 bias_i_val1    : 10;
		RK_U32 bias_i_val2    : 10;
		RK_U32 reserved       : 2;
	} qnt0_i_bias_comb;

	/* 0x00001738 reg1486 */
	struct {
		RK_U32 bias_i_val3    : 10;
		RK_U32 reserved       : 22;
	} qnt1_i_bias_comb;

	/* 0x0000173c reg1487 */
	struct {
		RK_U32 bias_p_val0    : 10;
		RK_U32 bias_p_val1    : 10;
		RK_U32 bias_p_val2    : 10;
		RK_U32 reserved       : 2;
	} qnt0_p_bias_comb;

	/* 0x00001740 reg1488 */
	struct {
		RK_U32 bias_p_val3    : 10;
		RK_U32 reserved       : 22;
	} qnt1_p_bias_comb;

	/* 0x1744 - 0x175c */
	RK_U32 reserved1489_1495[7];

	/* 0x00001760 reg1496 */
	struct {
		RK_U32 cime_pmv_num      : 1;
		RK_U32 cime_fuse         : 1;
		RK_U32 itp_mode          : 1;
		RK_U32 reserved          : 1;
		RK_U32 move_lambda       : 4;
		RK_U32 rime_lvl_mrg      : 2;
		RK_U32 rime_prelvl_en    : 2;
		RK_U32 rime_prersu_en    : 3;
		RK_U32 reserved1         : 17;
	} me_sqi;

	/* 0x00001764 reg1497 */
	struct {
		RK_U32 cime_mvd_th0    : 9;
		RK_U32 reserved        : 1;
		RK_U32 cime_mvd_th1    : 9;
		RK_U32 reserved1       : 1;
		RK_U32 cime_mvd_th2    : 9;
		RK_U32 reserved2       : 3;
	}  cime_mvd_th;

	/* 0x00001768 reg1498 */
	struct {
		RK_U32 cime_madp_th       : 12;
		RK_U32 ratio_consi_cfg    : 4;
		RK_U32 ratio_bmv_dist     : 4;
		RK_U32 reserved           : 12;
	} cime_madp_th;

	/* 0x0000176c reg1499 */
	struct {
		RK_U32 cime_multi0    : 8;
		RK_U32 cime_multi1    : 8;
		RK_U32 cime_multi2    : 8;
		RK_U32 cime_multi3    : 8;
	} cime_multi;

	/* 0x00001770 reg1500 */
	struct {
		RK_U32 rime_mvd_th0    : 3;
		RK_U32 reserved        : 1;
		RK_U32 rime_mvd_th1    : 3;
		RK_U32 reserved1       : 9;
		RK_U32 fme_madp_th     : 12;
		RK_U32 reserved2       : 4;
	} rime_mvd_th;

	/* 0x00001774 reg1501 */
	struct {
		RK_U32 rime_madp_th0    : 12;
		RK_U32 reserved         : 4;
		RK_U32 rime_madp_th1    : 12;
		RK_U32 reserved1        : 4;
	} rime_madp_th;

	/* 0x00001778 reg1502 */
	struct {
		RK_U32 rime_multi0    : 10;
		RK_U32 rime_multi1    : 10;
		RK_U32 rime_multi2    : 10;
		RK_U32 reserved       : 2;
	} rime_multi;

	/* 0x0000177c reg1503 */
	struct {
		RK_U32 cmv_th0     : 8;
		RK_U32 cmv_th1     : 8;
		RK_U32 cmv_th2     : 8;
		RK_U32 reserved    : 8;
	} cmv_st_th;

	/* 0x1780 - 0x17fc */
	RK_U32 reserved1504_1535[32];

	/* 0x00001800 reg1536 - 0x000018cc reg1587*/
	RK_U32 pprd_lamb_satd_hevc_0_51[52];

	/* 0x000018d0 reg1588 */
	RK_U32 iprd_lamb_satd_ofst_hevc;

	/* 0x18d4 - 0x18fc */
	RK_U32 reserved1589_1599[11];

	// /* 0x00001900 reg1600 - 0x000019cc reg1651*/
	RK_U32 rdo_wgta_qp_grpa_0_51[52];
} Vepu500Param;

/* class: rdo/q_i */
/* 0x00002000 reg2048 - 0x0000212c reg2123 */
typedef struct Vepu500SqiCfg_t {
	/* 0x00002000 reg2048 */
	struct {
		RK_U32 subj_opt_en                     : 1;
		RK_U32 subj_opt_strength               : 3;
		RK_U32 aq_subj_en                      : 1;
		RK_U32 aq_subj_strength                : 3;
		RK_U32 bndry_cmplx_static_choose_en    : 2;
		RK_U32 reserved                        : 2;
		RK_U32 thre_sum_grdn_point             : 20;
	} subj_opt_cfg_hevc;

	/* 0x00002004 reg2049 */
	struct {
		RK_U32 common_thre_num_grdn_point_dep0    : 8;
		RK_U32 common_thre_num_grdn_point_dep1    : 8;
		RK_U32 common_thre_num_grdn_point_dep2    : 8;
		RK_U32 reserved                           : 8;
	} subj_opt_dpth_thd_hevc;

	/* 0x00002008 reg2050 */
	struct {
		RK_U32 common_rdo_cu_intra_r_coef_dep0    : 8;
		RK_U32 common_rdo_cu_intra_r_coef_dep1    : 8;
		RK_U32 reserved                           : 16;
	} subj_opt_inrar_coef_hevc;

	/* 0x200c */
	RK_U32 reserved_2051;

	/* 0x00002010 reg2052 */
	struct {
		RK_U32 anti_smear_en                  : 1;
		RK_U32 frm_static                     : 1;
		RK_U32 smear_stor_en                  : 1;
		RK_U32 smear_load_en                  : 1;
		RK_U32 smear_strength                 : 3;
		RK_U32 reserved                       : 1;
		RK_U32 thre_mv_inconfor_cime          : 4;
		RK_U32 thre_mv_confor_cime            : 2;
		RK_U32 thre_mv_confor_cime_gmv        : 2;
		RK_U32 thre_mv_inconfor_cime_gmv      : 4;
		RK_U32 thre_num_mv_confor_cime        : 2;
		RK_U32 thre_num_mv_confor_cime_gmv    : 2;
		RK_U32 reserved1                      : 8;
	} smear_opt_cfg0_hevc;

	/* 0x00002014 reg2053 */
	struct {
		RK_U32 rdo_smear_lvl16_multi    : 8;
		RK_U32 rdo_smear_dlt_qp         : 4;
		RK_U32 reserved                 : 1;
		RK_U32 stated_mode              : 2;
		RK_U32 rdo_smear_en             : 1;
		RK_U32 reserved1                : 16;
	} smear_opt_cfg;

	/* 0x00002018 reg2054 */
	struct {
		RK_U32 rdo_smear_madp_cur_thd0    : 12;
		RK_U32 reserved                   : 4;
		RK_U32 rdo_smear_madp_cur_thd1    : 12;
		RK_U32 reserved1                  : 4;
	} smear_madp_thd0;

	/* 0x0000201c reg2055 */
	struct {
		RK_U32 rdo_smear_madp_cur_thd2    : 12;
		RK_U32 reserved                   : 4;
		RK_U32 rdo_smear_madp_cur_thd3    : 12;
		RK_U32 reserved1                  : 4;
	} smear_madp_thd1;

	/* 0x00002020 reg2056 */
	struct {
		RK_U32 rdo_smear_madp_around_thd0    : 12;
		RK_U32 reserved                      : 4;
		RK_U32 rdo_smear_madp_around_thd1    : 12;
		RK_U32 reserved1                     : 4;
	} smear_madp_thd2;

	/* 0x00002024 reg2057 */
	struct {
		RK_U32 rdo_smear_madp_around_thd2    : 12;
		RK_U32 reserved                      : 4;
		RK_U32 rdo_smear_madp_around_thd3    : 12;
		RK_U32 reserved1                     : 4;
	} smear_madp_thd3;

	/* 0x00002028 reg2058 */
	struct {
		RK_U32 rdo_smear_madp_around_thd4    : 12;
		RK_U32 reserved                      : 4;
		RK_U32 rdo_smear_madp_around_thd5    : 12;
		RK_U32 reserved1                     : 4;
	} smear_madp_thd4;

	/* 0x0000202c reg2059 */
	struct {
		RK_U32 rdo_smear_madp_ref_thd0    : 12;
		RK_U32 reserved                   : 4;
		RK_U32 rdo_smear_madp_ref_thd1    : 12;
		RK_U32 reserved1                  : 4;
	} smear_madp_thd5;

	/* 0x00002030 reg2060 */
	struct {
		RK_U32 rdo_smear_cnt_cur_thd0    : 4;
		RK_U32 reserved                  : 4;
		RK_U32 rdo_smear_cnt_cur_thd1    : 4;
		RK_U32 reserved1                 : 4;
		RK_U32 rdo_smear_cnt_cur_thd2    : 4;
		RK_U32 reserved2                 : 4;
		RK_U32 rdo_smear_cnt_cur_thd3    : 4;
		RK_U32 reserved3                 : 4;
	} smear_cnt_thd0;

	/* 0x00002034 reg2061 */
	struct {
		RK_U32 rdo_smear_cnt_around_thd0    : 4;
		RK_U32 reserved                     : 4;
		RK_U32 rdo_smear_cnt_around_thd1    : 4;
		RK_U32 reserved1                    : 4;
		RK_U32 rdo_smear_cnt_around_thd2    : 4;
		RK_U32 reserved2                    : 4;
		RK_U32 rdo_smear_cnt_around_thd3    : 4;
		RK_U32 reserved3                    : 4;
	} smear_cnt_thd1;

	/* 0x00002038 reg2062 */
	struct {
		RK_U32 rdo_smear_cnt_around_thd4    : 4;
		RK_U32 reserved                     : 4;
		RK_U32 rdo_smear_cnt_around_thd5    : 4;
		RK_U32 reserved1                    : 4;
		RK_U32 rdo_smear_cnt_around_thd6    : 4;
		RK_U32 reserved2                    : 4;
		RK_U32 rdo_smear_cnt_around_thd7    : 4;
		RK_U32 reserved3                    : 4;
	} smear_cnt_thd2;

	/* 0x0000203c reg2063 */
	struct {
		RK_U32 rdo_smear_cnt_ref_thd0    : 4;
		RK_U32 reserved                  : 4;
		RK_U32 rdo_smear_cnt_ref_thd1    : 4;
		RK_U32 reserved1                 : 20;
	} smear_cnt_thd3;

	/* 0x00002040 reg2064 */
	struct {
		RK_U32 rdo_smear_resi_small_cur_th0    : 6;
		RK_U32 reserved                        : 2;
		RK_U32 rdo_smear_resi_big_cur_th0      : 6;
		RK_U32 reserved1                       : 2;
		RK_U32 rdo_smear_resi_small_cur_th1    : 6;
		RK_U32 reserved2                       : 2;
		RK_U32 rdo_smear_resi_big_cur_th1      : 6;
		RK_U32 reserved3                       : 2;
	} smear_resi_thd0;

	/* 0x00002044 reg2065 */
	struct {
		RK_U32 rdo_smear_resi_small_around_th0    : 6;
		RK_U32 reserved                           : 2;
		RK_U32 rdo_smear_resi_big_around_th0      : 6;
		RK_U32 reserved1                          : 2;
		RK_U32 rdo_smear_resi_small_around_th1    : 6;
		RK_U32 reserved2                          : 2;
		RK_U32 rdo_smear_resi_big_around_th1      : 6;
		RK_U32 reserved3                          : 2;
	} smear_resi_thd1;

	/* 0x00002048 reg2066 */
	struct {
		RK_U32 rdo_smear_resi_small_around_th2    : 6;
		RK_U32 reserved                           : 2;
		RK_U32 rdo_smear_resi_big_around_th2      : 6;
		RK_U32 reserved1                          : 2;
		RK_U32 rdo_smear_resi_small_around_th3    : 6;
		RK_U32 reserved2                          : 2;
		RK_U32 rdo_smear_resi_big_around_th3      : 6;
		RK_U32 reserved3                          : 2;
	} smear_resi_thd2;

	/* 0x0000204c reg2067 */
	struct {
		RK_U32 rdo_smear_resi_small_ref_th0    : 6;
		RK_U32 reserved                        : 2;
		RK_U32 rdo_smear_resi_big_ref_th0      : 6;
		RK_U32 reserved1                       : 18;
	} smear_resi_thd3;

	/* 0x00002050 reg2068 */
	struct {
		RK_U32 rdo_smear_resi_th0    : 8;
		RK_U32 reserved              : 8;
		RK_U32 rdo_smear_resi_th1    : 8;
		RK_U32 reserved1             : 8;
	} smear_resi_thd4;

	/* 0x00002054 reg2069 */
	struct {
		RK_U32 rdo_smear_madp_cnt_th0    : 4;
		RK_U32 rdo_smear_madp_cnt_th1    : 4;
		RK_U32 rdo_smear_madp_cnt_th2    : 4;
		RK_U32 rdo_smear_madp_cnt_th3    : 4;
		RK_U32 reserved                  : 16;
	} rdo_smear_st_thd;

	/* 0x2058 - 0x206c */
	RK_U32 reserved2070_2075[6];

	/* 0x00002070 reg2076 */
	struct {
		RK_U32 cu16_rdo_skip_atf_madp_thd0    : 12;
		RK_U32 reserved                       : 4;
		RK_U32 cu16_rdo_skip_atf_madp_thd1    : 12;
		RK_U32 reserved1                      : 4;
	} rdo_b16_skip_atf_thd0;

	/* 0x00002074 reg2077 */
	struct {
		RK_U32 cu16_rdo_skip_atf_madp_thd2    : 12;
		RK_U32 reserved                       : 4;
		RK_U32 cu16_rdo_skip_atf_madp_thd3    : 12;
		RK_U32 reserved1                      : 4;
	} rdo_b16_skip_atf_thd1;

	/* 0x00002078 reg2078 */
	struct {
		RK_U32 cu16_rdo_skip_atf_wgt0    : 8;
		RK_U32 cu16_rdo_skip_atf_wgt1    : 8;
		RK_U32 cu16_rdo_skip_atf_wgt2    : 8;
		RK_U32 cu16_rdo_skip_atf_wgt3    : 8;
	} rdo_b16_skip_atf_wgt0;

	/* 0x0000207c reg2079 */
	struct {
		RK_U32 cu16_rdo_skip_atf_wgt4    : 8;
		RK_U32 reserved                  : 24;
	} rdo_b16_skip_atf_wgt1;

	/* 0x00002080 reg2080 */
	struct {
		RK_U32 cu32_rdo_inter_atf_madp_thd0    : 12;
		RK_U32 reserved                        : 4;
		RK_U32 cu32_rdo_inter_atf_madp_thd1    : 12;
		RK_U32 reserved1                       : 4;
	} rdo_b32_inter_atf_thd0_hevc;

	/* 0x00002084 reg2081 */
	struct {
		RK_U32 cu32_rdo_inter_atf_madp_thd2    : 12;
		RK_U32 reserved                        : 4;
		RK_U32 atf_bypass_pri_flag             : 1;
		RK_U32 reserved1                       : 15;
	} rdo_b32_inter_atf_thd1_hevc;

	/* 0x00002088 reg2082 */
	struct {
		RK_U32 cu32_rdo_inter_atf_wgt0    : 8;
		RK_U32 cu32_rdo_inter_atf_wgt1    : 8;
		RK_U32 cu32_rdo_inter_atf_wgt2    : 8;
		RK_U32 reserved                   : 8;
	} rdo_b32_inter_atf_wgt_hevc;

	/* 0x0000208c reg2083 */
	struct {
		RK_U32 cu16_rdo_inter_atf_madp_thd0    : 12;
		RK_U32 reserved                        : 4;
		RK_U32 cu16_rdo_inter_atf_madp_thd1    : 12;
		RK_U32 reserved1                       : 4;
	} rdo_b16_inter_atf_thd0;

	/* 0x00002090 reg2084 */
	struct {
		RK_U32 cu16_rdo_inter_atf_madp_thd2    : 12;
		RK_U32 reserved                        : 20;
	} rdo_b16_inter_atf_thd1;

	/* 0x00002094 reg2085 */
	struct {
		RK_U32 cu16_rdo_inter_atf_wgt0         : 8;
		RK_U32 cu16_rdo_inter_atf_wgt1         : 8;
		RK_U32 cu16_rdo_inter_atf_wgt2         : 8;
		RK_U32 cu16_rdo_inter_atf_wgt3         : 8;
	} rdo_b16_inter_atf_wgt;

	/* 0x00002098 reg2086 */
	struct {
		RK_U32 cu32_rdo_intra_atf_madp_thd0    : 12;
		RK_U32 reserved                        : 4;
		RK_U32 cu32_rdo_intra_atf_madp_thd1    : 12;
		RK_U32 reserved1                       : 4;
	} rdo_b32_intra_atf_thd0_hevc;

	/* 0x0000209c reg2087 */
	struct {
		RK_U32 cu32_rdo_intra_atf_madp_thd2    : 12;
		RK_U32 reserved                        : 20;
	} rdo_b32_intra_atf_thd1_hevc;

	/* 0x000020a0 reg2088 */
	struct {
		RK_U32 cu32_rdo_intra_atf_wgt0    : 8;
		RK_U32 cu32_rdo_intra_atf_wgt1    : 8;
		RK_U32 cu32_rdo_intra_atf_wgt2    : 8;
		RK_U32 reserved                   : 8;
	} rdo_b32_intra_atf_wgt_hevc;

	/* 0x000020a4 reg2089 */
	struct {
		RK_U32 cu16_rdo_intra_atf_madp_thd0    : 12;
		RK_U32 reserved                        : 4;
		RK_U32 cu16_rdo_intra_atf_madp_thd1    : 12;
		RK_U32 reserved1                       : 4;
	} rdo_b16_intra_atf_thd0;

	/* 0x000020a8 reg2090 */
	struct {
		RK_U32 cu16_rdo_intra_atf_madp_thd2    : 12;
		RK_U32 reserved                        : 20;
	} rdo_b16_intra_atf_thd1;

	/* 0x000020ac reg2091 */
	struct {
		RK_U32 cu16_rdo_intra_atf_wgt0         : 8;
		RK_U32 cu16_rdo_intra_atf_wgt1         : 8;
		RK_U32 cu16_rdo_intra_atf_wgt2         : 8;
		RK_U32 cu16_rdo_intra_atf_wgt3    : 8;
	} rdo_b16_intra_atf_wgt;

	/* 0x20b0 */
	RK_U32 reserved_2092;

	/* 0x000020b4 reg2093 */
	struct {
		RK_U32 cu16_rdo_intra_atf_cnt_thd0    : 4;
		RK_U32 reserved                       : 4;
		RK_U32 cu16_rdo_intra_atf_cnt_thd1    : 4;
		RK_U32 reserved1                      : 4;
		RK_U32 cu16_rdo_intra_atf_cnt_thd2    : 4;
		RK_U32 reserved2                      : 4;
		RK_U32 cu16_rdo_intra_atf_cnt_thd3    : 4;
		RK_U32 reserved3                      : 4;
	} rdo_b16_intra_atf_cnt_thd;

	/* 0x000020b8 reg2094 */
	struct {
		RK_U32 rdo_atf_resi_big_th0      : 6;
		RK_U32 reserved                  : 2;
		RK_U32 rdo_atf_resi_big_th1      : 6;
		RK_U32 reserved1                 : 2;
		RK_U32 rdo_atf_resi_small_th0    : 6;
		RK_U32 reserved2                 : 2;
		RK_U32 rdo_atf_resi_small_th1    : 6;
		RK_U32 reserved3                 : 2;
	} rdo_atf_resi_thd;

	/* 0x20bc reg2095 - 0x0000215c reg2135*/
	RK_U32 reserved_2095_2135[41];

	/* 0x00002160 reg2136 */
	struct {
		RK_U32 atr_thd0    : 8;
		RK_U32 atr_thd1    : 8;
		RK_U32 atr_thd2    : 8;
		RK_U32 atr_qp      : 6;
		RK_U32 reserved    : 2;
	} atr_thd;

	/* 0x00002164 reg2137 */
	struct {
		RK_U32 atr_lv16_wgt0    : 8;
		RK_U32 atr_lv16_wgt1    : 8;
		RK_U32 atr_lv16_wgt2    : 8;
		RK_U32 reserved         : 8;
	} atr_wgt16;

	/* 0x00002168 reg2138 */
	struct {
		RK_U32 atr_lv8_wgt0    : 8;
		RK_U32 atr_lv8_wgt1    : 8;
		RK_U32 atr_lv8_wgt2    : 8;
		RK_U32 reserved        : 8;
	} atr_wgt8;

	/* 0x0000216c reg2139 */
	struct {
		RK_U32 atr_lv4_wgt0    : 8;
		RK_U32 atr_lv4_wgt1    : 8;
		RK_U32 atr_lv4_wgt2    : 8;
		RK_U32 reserved        : 8;
	} atr_wgt4;
} Vepu500SqiCfg;

typedef struct HalVepu500Reg_t {
	Vepu500ControlCfg   reg_ctl;
	Vepu500FrameCfg     reg_frm;
	Vepu500RcRoiCfg     reg_rc_roi;
	Vepu500Param        reg_param;
	Vepu500SqiCfg       reg_sqi;
	Vepu500SclJpgTbl    reg_scl_jpgtbl;
	Vepu500Osd          reg_osd;
	Vepu500Status       reg_st;
	Vepu500Dbg          reg_dbg;
} HalVepu500RegSet;

#endif

/*
    1 ctl
    Line 428: RK_U32 reserved73_155[83]; //dd
    2 base
    Line 1410: RK_U32 reserved291_1023[733]; //dd
    3 rc_roi
    Line 2079: RK_U32 reserved1104_1471[368]; //dd
    4 s3
    Line 2296: RK_U32 reserved1652_2047[396]; //dd
    5 rdo
    Line 3275: RK_U32 reserved2177_2400[224]; //dd
    6 scl
    Line 3299: RK_U32 reserved2500_3071[572]; //dd
    7 osd
    Line 4524: RK_U32 reserved3228_4095[868]; //dd
    8 status
    Line 4978: RK_U32 reserved4244_5119[876]; //dd
    9 dbg
 */