<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚ö°Ô∏è üåì üí™üèø "Hello World!" pada FPGA atau versi UART berikutnya üéä üè¥ üîë</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Akhirnya, tangan saya mencapai studi tentang FPGA. Dan entah bagaimana ternyata ternyata salah: saya menulis driver untuk perangkat keras untuk Linux,...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>"Hello World!" pada FPGA atau versi UART berikutnya</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/427011/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/vd/rt/t0/vdrtt025hvmkjqjf05vhm3xpnne.png" alt="Halo Dunia saya!  pada FPGA atau versi UART berikutnya"></div><br>  Akhirnya, tangan saya mencapai studi tentang FPGA.  Dan entah bagaimana ternyata ternyata salah: saya menulis driver untuk perangkat keras untuk Linux, saya memprogram mikrokontroler, saya membaca sirkuit (dan mendesain sedikit), saya perlu tumbuh lebih jauh. <br><br>  Karena menurut saya tidak menarik untuk berkedip LED, saya memutuskan untuk melakukan hal yang sederhana.  Yaitu, tulis modul penerima dan pemancar untuk UART, gabungkan di dalam FPGA (pada saat yang sama pahami cara menggunakan IP Core), baik, dan uji semuanya pada perangkat keras nyata. <br><a name="habracut"></a><br>  Saya katakan segera bahwa itu bukan tugas untuk membuat inti parameterized universal dari tugas.  Ini hanyalah proyek uji coba, dengan subjek "rasakan apa itu FPGA dan bagaimana berkomunikasi dengannya." <br><br>  Jadi, mari kita mulai dengan penerima.  Algoritma ini <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">dijelaskan dengan</a> cukup <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">baik</a> , jadi saya akan ulangi di sini hanya poin utamanya. <br><br><ul><li>  Frekuensi pengambilan sampel sinyal RX empat kali lebih besar dari laju transmisi UART yang diperlukan. </li><li>  Kondisi untuk dimulainya penerimaan dianggap sebagai transisi dari sinyal input RX dari tingkat tinggi ke yang rendah, jika penerimaan saat ini tidak sedang berlangsung. </li><li>  Kondisi untuk identifikasi awal bit yang dapat dipercaya dianggap sebagai retensi sinyal RX dalam keadaan rendah pada jam kedua dari frekuensi sampling.  Pada saat yang sama, kita praktis jatuh ke tengah-tengah pulsa bit, yang akan memungkinkan kita untuk mengambil sampel pulsa lebih lanjut setiap 4 siklus. </li><li>  Jika terjadi kesalahan pada bit mulai atau berhenti, atur kesalahan sinyal kesalahan.  Berdasarkan itu, kami membentuk sinyal fastsync, yang akan kami gunakan di masa depan untuk sinkronisasi penerima cepat. </li><li>  Setelah mengidentifikasi bit mulai, kami memulai penerimaan bit data berurutan, dimulai dengan yang termuda.  Data yang diterima ditulis ke dalam register dengan pergeseran ke kanan sedikit demi sedikit.  Kondisi untuk akhir penerimaan akan menjadi deteksi bit awal pada posisi ke-0 register geser. </li><li>  Sinkronisasi cepat pada penerima terdiri dari membawanya ke keadaan semula setelah mendeteksi kesalahan ketika sinyal RX naik ke level tinggi (ini bisa berupa transmisi logis ‚Äú1‚Äù, transmisi bit stop atau keadaan idle dari saluran transmisi). </li><li>  Kondisi untuk penyelesaian penerimaan yang sukses (nilai bit start dan stop yang benar) adalah sinyal lengkap.  Dari itu (ketika clocked oleh sinyal rdclk), sinyal pulsa siap dihasilkan, yang menunjukkan adanya data yang valid pada bus rxdata. </li></ul><br>  Saya akan segera mencatat bahwa saya tidak ingin clock sinyal baca siap dari sinyal clock clk (tiba-tiba, kan?), Agar tidak mengikat kecepatan pemrosesan data selanjutnya ke nilai tukar UART.  Implementasi serupa ada di modul pemancar ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">lihat di bawah</a> ).  Kumpulan uji modul penerima dan pemancar didasarkan pada Intel Core IP FIFO, dan dengan kemampuan untuk mensimulasikan kecepatan yang berbeda untuk konsumen dan generator data.  Satu-satunya batasan adalah bahwa frekuensi jam dari produsen dan konsumen data tidak boleh lebih rendah dari frekuensi clock clk. <br><br><div class="spoiler">  <b class="spoiler_title">Modul Penerima (Verilog)</b> <div class="spoiler_text"><pre><code class="hljs ruby">/<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   UART /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  rxdata ,  ready==1  error==0. /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  ready   1       rdclk. /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ : /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    rx         /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ 2- .    ,     . /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/      8     - ( 9 ). /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ 2  -    ,      /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ . /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/       . /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ . '0'    , . '1'     /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ idle     (. '1') /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ start-     (. '0') /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ stop-     (. '1') module uart_rx( nreset, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   (,   0) clk, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   UART, ..        UART rx, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   UART rdclk, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     (rxdata, ready) rxdata, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  ,    ready==1 ready, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    rxdata (  1) error, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    (  1) busy, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    ( ,   1) idle); /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     (  1) input wire nreset; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   (,   0) input wire clk; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  , ..        UART input wire rx; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   UART input wire rdclk; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     output wire[7:0] rxdata; output wire ready; output error; output busy; output idle; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    ,   rdclk reg[2:0] done = 3'b000; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     ,  rdclk /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/assign ready = (done == 2'b10) ? 1'b1 : 1'b0; assign ready = (done[1] &amp;&amp; !done[0]) ? 1'b1 : 1'b0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     reg error = 1'b0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/          /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/         error   /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   rx,       . wire fastsync = (error &amp;&amp; rx); /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     reg idle = 1'b1; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  : /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ d[9] -  , .. == 1 /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ d[8:1] -  /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ d[0] -  , .. == 0 reg[9:0] d = 10'b1xxxxxxxx1; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  .     2'b10 wire[1:0] status = { d[9], d[0] }; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   . wire complete = (status == 2'b10) ? 1'b1 : 1'b0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    assign rxdata = d[8:1]; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    reg busy = 0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/       rx reg[1:0] cnt; always @(posedge clk, negedge nreset) begin if(!nreset) begin rxreset(); end else begin if(fastsync) begin rxreset(); end else begin if(busy == 1'b1) begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   -,    rx if(cnt == 2'd0) begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/          /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ (..       ) d &lt;= { rx, d[9:1] }; if(d[1] == 1'b0) begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/         ,   busy &lt;= 1'b0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     error &lt;= (rx == 1'b1) ? 1'b0 : 1'b1; end else begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/      if(rx &amp;&amp; (d == 10'b1111111111)) begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/      busy &lt;= 1'b0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    error &lt;= 1'b1; end else begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ -    -      cnt &lt;= 2'd3; end end end else begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  -     cnt &lt;= cnt - 2'd1; end end else begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/       if(!error) begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   ,       if(rx == 1'b0) begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/            -   busy &lt;= 1'b1; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    .     1, ..  /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    d[0]==0 d &lt;= 10'b1111111111; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   rx   1/</span></span><span class="hljs-number"><span class="hljs-number">2</span></span>   /<span class="hljs-regexp"><span class="hljs-regexp">/ 1-  -    /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ 2-  -    (cnt  0) cnt &lt;= 2'd0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ ..    ,     idle &lt;= 1'b0; end else begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    idle &lt;= 1'b1; end end end end end end task rxreset; begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    error &lt;= 1'b0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     (!?) idle &lt;= 1'b1; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     busy &lt;= 0; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     -,       complete d &lt;= 10'b1xxxxxxxx1; end endtask always @(negedge rdclk, negedge nreset) begin if(!nreset) begin done &lt;= 3'b000; end else begin /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/       complete. /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     ready     /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   complete  0  1    rdclk. done &lt;= { complete, done[2:1] }; end end endmodule</span></span></code> </pre> <br></div></div><br>  Karena sinyal input RX tidak sinkron dan (mungkin) tidak stabil, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">elemen mayoritas</a> terhubung di depan modul penerima di <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">modul utama</a> .  Elemen ini juga ditulis dalam Verilog, tetapi kodenya tidak masuk akal di sini.  Sebagai gantinya, gambar yang indah dari elemen yang disintesis. <br><br><div class="spoiler">  <b class="spoiler_title">Skema disintesis dari elemen mayoritas</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/qs/iq/iu/qsiqiuovqktckhttmdqf8ixsday.png" alt="Elemen yang dibahas"><br></div></div><br><a name="TRANSMITTER"></a>  Unit pemancar bahkan lebih sederhana dan, saya harap, tidak memerlukan komentar tambahan. <br><br><div class="spoiler">  <b class="spoiler_title">Modul pemancar (selalu ada tugas pemblokiran Verilog dan non-pemblokiran)</b> <div class="spoiler_text"><pre> <code class="hljs pgsql">// //   UART // // : // clk -     <span class="hljs-number"><span class="hljs-number">4</span></span>    ,    // rdclk -   txdata, <span class="hljs-keyword"><span class="hljs-keyword">write</span></span>, <span class="hljs-keyword"><span class="hljs-keyword">fetch</span></span>.  ..  clk // txdata -   ,   <span class="hljs-keyword"><span class="hljs-keyword">write</span></span>/<span class="hljs-keyword"><span class="hljs-keyword">fetch</span></span> // <span class="hljs-keyword"><span class="hljs-keyword">write</span></span> -      (<span class="hljs-number"><span class="hljs-number">1</span></span>=) // <span class="hljs-keyword"><span class="hljs-keyword">fetch</span></span> -      (<span class="hljs-number"><span class="hljs-number">1</span></span>=) // tx -   UART // idle -    (<span class="hljs-number"><span class="hljs-number">1</span></span>=,  ) // //  FIFO    dcfifo_component.lpm_showahead = "ON" module uart_tx( nreset, //   (,   <span class="hljs-number"><span class="hljs-number">0</span></span>) clk, //   UART, ..        UART rdclk, //       txdata, //       <span class="hljs-keyword"><span class="hljs-keyword">write</span></span>, //      (  <span class="hljs-number"><span class="hljs-number">1</span></span>) idle, //     (  <span class="hljs-number"><span class="hljs-number">1</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">fetch</span></span>, //     ,  rdclk tx); //   UART <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> wire nreset; //   (,   <span class="hljs-number"><span class="hljs-number">0</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> wire clk; //  UART <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> wire rdclk; <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> wire[<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] txdata; <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> wire <span class="hljs-keyword"><span class="hljs-keyword">write</span></span>; output wire idle; output <span class="hljs-keyword"><span class="hljs-keyword">fetch</span></span>; output tx; //    reg tx = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; reg fetch = 1'</span></span>b0; //    <span class="hljs-number"><span class="hljs-number">4</span></span> reg[<span class="hljs-number"><span class="hljs-number">1</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] div4 = <span class="hljs-number"><span class="hljs-number">2</span></span><span class="hljs-string"><span class="hljs-string">'d0; //  : reg[3:0] s = 4'</span></span>d10; //    assign idle = (s == <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'d10); //    reg[7:0] d; //        reg sendstart; //        reg canfetch; //     ,  clk reg gotdata = 1'</span></span>b0; //   clock domains reg[<span class="hljs-number"><span class="hljs-number">2</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] sync = <span class="hljs-number"><span class="hljs-number">3</span></span><span class="hljs-string"><span class="hljs-string">'b000; //   rdclk  write reg wr = 1'</span></span>b0; //    getdata==<span class="hljs-number"><span class="hljs-number">1</span></span>       //      nextdata    //  gotdata==<span class="hljs-number"><span class="hljs-number">1.</span></span>  ,      //  . //  gotdata     getdata. <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge rdclk, negedge nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(!nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> wr &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; sync &lt;= 3'</span></span>b000; //      <span class="hljs-keyword"><span class="hljs-keyword">fetch</span></span> &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; end else begin //   write wr &lt;= write; //        sync &lt;= { gotdata, sync[2:1] }; //     gotdata  //     .   //   . fetch &lt;= (sync[1] &amp;&amp; !sync[0]) ? 1'</span></span>b1 : <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; end end always @(posedge clk, negedge nreset) begin if(!nreset) begin //      div4 &lt;= 2'</span></span>d0; s &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'d10; gotdata &lt;= 1'</span></span>b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //          sendstart = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; //        canfetch = wr; if(div4 == 2'</span></span>d0) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">case</span></span>(s) <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'d0: begin //       sendstart = 1'</span></span>b1; //  ,     canfetch = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; end 4'</span></span>d9: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    tx &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; end 4'</span></span>d10: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //  idle,    <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">default</span></span>: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    ,     tx &lt;= d[<span class="hljs-number"><span class="hljs-number">0</span></span>]; //     d &lt;= { <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0, d[7:1] }; //  ,     canfetch = 1'</span></span>b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endcase <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    div4 &lt;= div4 - <span class="hljs-number"><span class="hljs-number">2</span></span><span class="hljs-string"><span class="hljs-string">'d1; if(s &lt; 4'</span></span>d9) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //     <span class="hljs-number"><span class="hljs-number">9</span></span>    ! canfetch = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; end end if(canfetch) begin //   ,     d &lt;= txdata; //      gotdata &lt;= 1'</span></span>b1; <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(idle <span class="hljs-comment"><span class="hljs-comment">/*s == 4'd10*/</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //  idle -      sendstart = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; end else begin //         s &lt;= 4'</span></span>d0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(gotdata) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    ,    gotdata &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; end if(sendstart) begin //        tx &lt;= 1'</span></span>b0; //     s &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'d1; //    div4 &lt;= 2'</span></span>d3; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(div4 == <span class="hljs-number"><span class="hljs-number">2</span></span><span class="hljs-string"><span class="hljs-string">'d0) begin if(s &lt; 4'</span></span>d10) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //      s &lt;= s + <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'d1; //    div4 &lt;= 2'</span></span>d3; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre><br></div></div><br>  Implementasi pemancar di atas menyebabkan diskusi panas di komentar.  Meskipun, sebagai hasilnya, semua orang tampaknya setuju bahwa itu mungkin dilakukan, tetapi dengan hati-hati.  Untuk ketenangan pikiran Anda sendiri, modul telah ditulis ulang dengan mempertimbangkan semua pedoman yang disebutkan.  Menurut pendapat saya, tidak jauh lebih rumit dari yang sebelumnya dari sudut pandang persepsi manusia tentang algoritma yang diterapkan. <br><br><div class="spoiler">  <b class="spoiler_title">Modul Transmitter (Verilog, benar secara ideologis)</b> <div class="spoiler_text"><pre> <code class="hljs julia">// //   UART // // : // clk -     <span class="hljs-number"><span class="hljs-number">4</span></span>    ,    // rdclk -   txdata, write, fetch.  ..  clk // txdata -   ,   write/fetch // write -      (<span class="hljs-number"><span class="hljs-number">1</span></span>=) // fetch -      (<span class="hljs-number"><span class="hljs-number">1</span></span>=) // tx -   UART // idle -    (<span class="hljs-number"><span class="hljs-number">1</span></span>=,  ) // //  FIFO    dcfifo_component.lpm_showahead = <span class="hljs-string"><span class="hljs-string">"ON"</span></span> <span class="hljs-keyword"><span class="hljs-keyword">module</span></span> uart_tx( nreset, //   (,   <span class="hljs-number"><span class="hljs-number">0</span></span>) clk, //   UART, ..        UART rdclk, //       txdata, //       write, //      (  <span class="hljs-number"><span class="hljs-number">1</span></span>) idle, //     (  <span class="hljs-number"><span class="hljs-number">1</span></span>) fetch, //     ,  rdclk tx); //   UART input wire nreset; //   (,   <span class="hljs-number"><span class="hljs-number">0</span></span>) input wire clk; //  UART input wire rdclk; input wire[<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] txdata; input wire write; output wire idle; output fetch; output tx; //    reg tx = <span class="hljs-number"><span class="hljs-number">1</span></span>'b1; reg fetch = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; //    <span class="hljs-number"><span class="hljs-number">4</span></span> reg[<span class="hljs-number"><span class="hljs-number">1</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] div4 = <span class="hljs-number"><span class="hljs-number">2</span></span>'d0; //  : reg[<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] s = <span class="hljs-number"><span class="hljs-number">4</span></span>'d10; //    assign idle = (s == <span class="hljs-number"><span class="hljs-number">4</span></span>'d10); //    reg[<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] d; //        reg sendstart; //        reg canfetch; //     ,  clk reg gotdata = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; //   clock domains reg[<span class="hljs-number"><span class="hljs-number">2</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] sync = <span class="hljs-number"><span class="hljs-number">3</span></span>'b000; //   rdclk  write reg wr = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; //    getdata==<span class="hljs-number"><span class="hljs-number">1</span></span>       //      nextdata    //  gotdata==<span class="hljs-number"><span class="hljs-number">1.</span></span>  ,      //  . //  gotdata     getdata. always @(posedge rdclk, negedge nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(!nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> wr &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; sync &lt;= <span class="hljs-number"><span class="hljs-number">3</span></span>'b000; //      fetch &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //   write wr &lt;= write; //        sync &lt;= { gotdata, sync[<span class="hljs-number"><span class="hljs-number">2</span></span>:<span class="hljs-number"><span class="hljs-number">1</span></span>] }; //     gotdata  //     .   //   . fetch &lt;= (sync[<span class="hljs-number"><span class="hljs-number">1</span></span>] &amp;&amp; !sync[<span class="hljs-number"><span class="hljs-number">0</span></span>]) ? <span class="hljs-number"><span class="hljs-number">1</span></span>'b1 : <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> //   (?)      always //      sendstart  canfetch always @(*) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //          sendstart = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //        canfetch = wr; <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(div4 == <span class="hljs-number"><span class="hljs-number">2</span></span>'d0) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> case(s) <span class="hljs-number"><span class="hljs-number">4</span></span>'d0: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //       sendstart = <span class="hljs-number"><span class="hljs-number">1</span></span>'b1; //  ,     canfetch = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-number"><span class="hljs-number">4</span></span>'d9: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-number"><span class="hljs-number">4</span></span>'d10: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //  idle,    <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> default: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //     //  ,     canfetch = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endcase <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(s &lt; <span class="hljs-number"><span class="hljs-number">4</span></span>'d9) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //     <span class="hljs-number"><span class="hljs-number">9</span></span>    ! canfetch = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(canfetch &amp;&amp; idle) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //  idle -      sendstart = <span class="hljs-number"><span class="hljs-number">1</span></span>'b1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    reset      canfetch = <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> always @(posedge clk, negedge nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(!nreset) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //      div4 &lt;= <span class="hljs-number"><span class="hljs-number">2</span></span>'d0; s &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span>'d10; gotdata &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(div4 == <span class="hljs-number"><span class="hljs-number">2</span></span>'d0) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> case(s) <span class="hljs-number"><span class="hljs-number">4</span></span>'d0: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    sendstart       <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-number"><span class="hljs-number">4</span></span>'d9: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    tx &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-number"><span class="hljs-number">4</span></span>'d10: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //  idle,    <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> default: <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    ,     tx &lt;= d[<span class="hljs-number"><span class="hljs-number">0</span></span>]; //     d &lt;= { <span class="hljs-number"><span class="hljs-number">1</span></span>'b0, d[<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">1</span></span>] }; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endcase <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //    div4 &lt;= div4 - <span class="hljs-number"><span class="hljs-number">2</span></span>'d1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(canfetch) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //   ,     d &lt;= txdata; //      gotdata &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b1; <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(!idle /*s == <span class="hljs-number"><span class="hljs-number">4</span></span>'d10*/) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //         s &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span>'d0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //     ,    gotdata &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(sendstart) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //        tx &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span>'b0; //     s &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span>'d1; //    div4 &lt;= <span class="hljs-number"><span class="hljs-number">2</span></span>'d3; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>((div4 == <span class="hljs-number"><span class="hljs-number">2</span></span>'d0) &amp;&amp; (s &lt; <span class="hljs-number"><span class="hljs-number">4</span></span>'d10)) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> //      s &lt;= s + <span class="hljs-number"><span class="hljs-number">4</span></span>'d1; //    div4 &lt;= <span class="hljs-number"><span class="hljs-number">2</span></span>'d3; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre><br></div></div><br><br><a name="MAIN"></a>  Untuk menguji penerima dan pemancar, modul utama ditulis pada lutut.  Saya meminta Anda untuk tidak bersumpah, saya tahu kesalahan desain (nreset sinyal asinkron eksternal, kurangnya FIFO reset, dll).  Tetapi untuk tujuan memverifikasi fungsionalitas, mereka tidak signifikan. <br><br>  Papan demo saya clock dari sumber sinyal 50Mhz.  Oleh karena itu, dalam modul utama, saya menggunakan PLL, pada output C0 di mana saya membentuk frekuensi untuk bekerja dengan UART (1.8432Mhz, sebenarnya 1.843198Mhz) dan, untuk bersenang-senang, saya membentuk frekuensi 300Mhz (output c1 PLL) untuk mencatat simulasi rangkaian pemrosesan informasi. <br><br><div class="spoiler">  <b class="spoiler_title">Modul utama (Verilog)</b> <div class="spoiler_text"><pre> <code class="hljs ruby">/<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ ..      UART    UART, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/       FPGA,    /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    FIFO IP CORE  DCFIFO. /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/NB! /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    SDC-    ! /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     (    if , /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   ). module uart( input wire clk50mhz, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   50Mhz input wire nreset, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    input wire rx, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   UART output wire tx, /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   UART output wire overflow ); /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   1.8432Mhz ( 1.843198Mhz) wire clk_1843200; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/   1.2288Mhz ( 1.228799Mhz) /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/wire clk_1228800; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    300Mhz,  PLL wire clk300mhz; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/     UART uart_pll pll50mhz(.inclk0(clk50mhz), .c0(clk_1843200) /</span></span>*, .c1(clk_122880<span class="hljs-number"><span class="hljs-number">0</span></span>)*<span class="hljs-regexp"><span class="hljs-regexp">/, .c1(clk300mhz)); /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  UART 38400 /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/  (1843200/</span></span><span class="hljs-number"><span class="hljs-number">38400</span></span>)/<span class="hljs-number"><span class="hljs-number">4</span></span> = <span class="hljs-number"><span class="hljs-number">12</span></span> (<span class="hljs-string"><span class="hljs-string">'b1100). //  UART 57600 //  (1843200/57600)/4 = 8 //  UART 115200 //  (1843200/115200)/4 = 4 //  UART 230400 //  (1843200/230400)/4 = 2 //  UART 460800 //  (1843200/460800)/4 = 1 (..    !) //    UART wire uart_baud4; //     //   .data    1   .  //   uart_baud4    .clock/ //     uart_baud4     .clock uart_osc uart_osc_1(.clock(clk_1843200), .data(5'</span></span>d2/*<span class="hljs-number"><span class="hljs-number">5</span></span><span class="hljs-string"><span class="hljs-string">'d4*//*5'</span></span>d12*<span class="hljs-regexp"><span class="hljs-regexp">/-5'd1), .sload(uart_baud4), .cout(uart_baud4)); /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/wire uart_baud4 = clk_1843200; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/      wire rxf; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/       mfilter mfilter_rx(.clk(clk50mhz /</span></span>*clk_184320<span class="hljs-number"><span class="hljs-number">0</span></span>*<span class="hljs-regexp"><span class="hljs-regexp">/), .in(rx), .out(rxf)); /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/wire rxf = rx; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    wire[7:0] rxdata; wire rxready; wire error; uart_rx uart_rx_1(.nreset(nreset), .clk(uart_baud4), .rx(rxf), .rdclk(clk300mhz /</span></span>*clk50mhz*<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span>*clk_184320<span class="hljs-number"><span class="hljs-number">0</span></span>*<span class="hljs-regexp"><span class="hljs-regexp">/), .rxdata(rxdata), .ready(rxready), .error(error)); wire[7:0] txdata; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ ,   ,   wire txnone; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/ ,       wire fetch; wire full; /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    uart_baud4 /</span></span><span class="hljs-regexp"><span class="hljs-regexp">/    clk50mhz uart_fifo_rx uart_fifo_rx_1(.data(rxdata), .rdclk(clk300mhz /</span></span>*clk50mhz*<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span>*clk_184320<span class="hljs-number"><span class="hljs-number">0</span></span>*<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span>*uart_baud4*<span class="hljs-regexp"><span class="hljs-regexp">/), .rdreq(fetch), .wrclk(clk300mhz /</span></span>*clk50mhz*<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span>*clk_184320<span class="hljs-number"><span class="hljs-number">0</span></span>*<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span>*uart_baud4*<span class="hljs-regexp"><span class="hljs-regexp">/), .wrreq(rxready), .rdempty(txnone), .q(txdata), .wrfull(full)); assign overflow = ~error; uart_tx uart_tx_1(.nreset(nreset), .clk(uart_baud4), .rdclk(clk300mhz /</span></span>*clk50mhz*<span class="hljs-regexp"><span class="hljs-regexp">/ /</span></span>*clk_184320<span class="hljs-number"><span class="hljs-number">0</span></span>*<span class="hljs-regexp"><span class="hljs-regexp">/), .txdata(txdata), .write(~txnone), .fetch(fetch), .tx(tx)); endmodule</span></span></code> </pre><br></div></div><br>  Untuk pengujian, generator traffic testcom dari Zelax digunakan.  Sayangnya, adaptor USB / UART saya menolak untuk bekerja dengan kecepatan di atas 230400BPS, jadi semua pengujian dilakukan pada kecepatan ini. <br><br><div class="spoiler">  <b class="spoiler_title">Hasil pengujian dengan memfilter sinyal input RX menggunakan elemen mayoritas</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/8z/yn/zn/8zynznsrzdnaatteubdqtlc4yqc.png" alt="Pengujian Pra-Filter RX"><br>  Sinyal Ketuk Status Sinyal <br><img src="https://habrastorage.org/webt/nz/56/1v/nz561vbxuhk1c-b0w119edi4ife.png" alt="Sinyal penerima UART tanpa ada kesalahan"><br></div></div><br><div class="spoiler">  <b class="spoiler_title">Dan di sini elemen mayoritas dari pintu masuk telah dihapus.</b> <div class="spoiler_text">  Tapi apa, bagaimana lagi saya bisa mensimulasikan kesalahan sewenang-wenang ketika memeriksa skema sinkronisasi cepat? <br><img src="https://habrastorage.org/webt/tg/6o/ev/tg6oev_uqqud58n-runl_-uwrzi.png" alt="Menguji tanpa menyaring sinyal RX"><br>  Sinyal Ketuk Status Sinyal <br><img src="https://habrastorage.org/webt/bi/px/oq/bipxoq985gohzd5jg3uimqq86wa.png" alt="Sinyal selama menerima penerima cepat setelah deteksi kesalahan"><br></div></div><br><h4>  <u>Catatan</u> </h4><br>  Maaf, saya tidak mengikuti kursus Quartus dan tidak ada yang mengajukan pertanyaan.  Apa yang saya temukan pada diri saya dan apa yang saya peringatkan tentang FPGA start-up lainnya: Pastikan untuk membuat file SDC dalam proyek dan menggambarkan frekuensi jam di dalamnya.  Ya, proyek sedang dibangun tanpanya, meskipun peringatan mungkin muncul jika synthesizer tidak dapat menentukan karakteristik waktu jam.  Pada awalnya saya mengabaikan mereka sampai saya membunuh setengah hari untuk menentukan masalah mengapa di modul penerima saya ketika mengeksekusi kode <br><br><pre> <code class="hljs vhdl"><span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(rx == <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-symbol"><span class="hljs-symbol">'b0</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> busy &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-symbol"><span class="hljs-symbol">'b1</span></span>; d &lt;= <span class="hljs-number"><span class="hljs-number">10</span></span><span class="hljs-symbol"><span class="hljs-symbol">'b1111111111</span></span>; cnt &lt;= <span class="hljs-number"><span class="hljs-number">2</span></span><span class="hljs-symbol"><span class="hljs-symbol">'d0</span></span>; idle &lt;= <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-symbol"><span class="hljs-symbol">'b0</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span></code> </pre><br>  sinyal sibuk dan idle diatur dengan benar, tetapi isi register d terkadang tidak berubah. <br><br><div class="spoiler">  <b class="spoiler_title">Lampiran: File SDC untuk proyek</b> <div class="spoiler_text"><pre> <code class="hljs pgsql">set_time_format -unit ns -decimal_places <span class="hljs-number"><span class="hljs-number">3</span></span> #   <span class="hljs-number"><span class="hljs-number">50</span></span>Mhz, (<span class="hljs-number"><span class="hljs-number">50</span></span>/<span class="hljs-number"><span class="hljs-number">50</span></span> duty <span class="hljs-keyword"><span class="hljs-keyword">cycle</span></span>) create_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> {clk50mhz} -period <span class="hljs-number"><span class="hljs-number">20.000</span></span> -waveform { <span class="hljs-number"><span class="hljs-number">0.000</span></span> <span class="hljs-number"><span class="hljs-number">10.000</span></span> } ############################################################################## Now that we have created the custom clocks which will be base clocks,# derive_pll_clock <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> used <span class="hljs-keyword"><span class="hljs-keyword">to</span></span> calculate <span class="hljs-keyword"><span class="hljs-keyword">all</span></span> remaining clocks <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> PLLs derive_pll_clocks -create_base_clocks derive_clock_uncertainty #   PLL    ? # altpll_component.clk0_divide_by = <span class="hljs-number"><span class="hljs-number">15625</span></span>, # altpll_component.clk0_duty_cycle = <span class="hljs-number"><span class="hljs-number">50</span></span>, # altpll_component.clk0_multiply_by = <span class="hljs-number"><span class="hljs-number">576</span></span>, # altpll_component.clk0_phase_shift = "0", #create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> clk_1843200 -source [get_ports {clk50mhz}] -divide_by <span class="hljs-number"><span class="hljs-number">15625</span></span> -multiply_by <span class="hljs-number"><span class="hljs-number">576</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">50</span></span> -phase <span class="hljs-number"><span class="hljs-number">0</span></span> -<span class="hljs-keyword"><span class="hljs-keyword">offset</span></span> <span class="hljs-number"><span class="hljs-number">0</span></span> #  baudrate=<span class="hljs-number"><span class="hljs-number">38400</span></span> #     <span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span> , .. duty=(<span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span>)*<span class="hljs-number"><span class="hljs-number">100</span></span>=<span class="hljs-number"><span class="hljs-number">25</span></span>% #create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] -divide_by <span class="hljs-number"><span class="hljs-number">12</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">25</span></span> [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] #  baudrate=<span class="hljs-number"><span class="hljs-number">230400</span></span> #     <span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span> , .. duty=(<span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span>)*<span class="hljs-number"><span class="hljs-number">100</span></span>=<span class="hljs-number"><span class="hljs-number">50</span></span>% create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] -divide_by <span class="hljs-number"><span class="hljs-number">2</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">25</span></span> [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] #  baudrate=<span class="hljs-number"><span class="hljs-number">460800</span></span> #   <span class="hljs-number"><span class="hljs-number">1</span></span>,    PLL,      .</code> | altpll_component | auto_generated | wire_pll1_clk [ <code class="hljs pgsql">set_time_format -unit ns -decimal_places <span class="hljs-number"><span class="hljs-number">3</span></span> #   <span class="hljs-number"><span class="hljs-number">50</span></span>Mhz, (<span class="hljs-number"><span class="hljs-number">50</span></span>/<span class="hljs-number"><span class="hljs-number">50</span></span> duty <span class="hljs-keyword"><span class="hljs-keyword">cycle</span></span>) create_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> {clk50mhz} -period <span class="hljs-number"><span class="hljs-number">20.000</span></span> -waveform { <span class="hljs-number"><span class="hljs-number">0.000</span></span> <span class="hljs-number"><span class="hljs-number">10.000</span></span> } ############################################################################## Now that we have created the custom clocks which will be base clocks,# derive_pll_clock <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> used <span class="hljs-keyword"><span class="hljs-keyword">to</span></span> calculate <span class="hljs-keyword"><span class="hljs-keyword">all</span></span> remaining clocks <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> PLLs derive_pll_clocks -create_base_clocks derive_clock_uncertainty #   PLL    ? # altpll_component.clk0_divide_by = <span class="hljs-number"><span class="hljs-number">15625</span></span>, # altpll_component.clk0_duty_cycle = <span class="hljs-number"><span class="hljs-number">50</span></span>, # altpll_component.clk0_multiply_by = <span class="hljs-number"><span class="hljs-number">576</span></span>, # altpll_component.clk0_phase_shift = "0", #create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> clk_1843200 -source [get_ports {clk50mhz}] -divide_by <span class="hljs-number"><span class="hljs-number">15625</span></span> -multiply_by <span class="hljs-number"><span class="hljs-number">576</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">50</span></span> -phase <span class="hljs-number"><span class="hljs-number">0</span></span> -<span class="hljs-keyword"><span class="hljs-keyword">offset</span></span> <span class="hljs-number"><span class="hljs-number">0</span></span> #  baudrate=<span class="hljs-number"><span class="hljs-number">38400</span></span> #     <span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span> , .. duty=(<span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span>)*<span class="hljs-number"><span class="hljs-number">100</span></span>=<span class="hljs-number"><span class="hljs-number">25</span></span>% #create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] -divide_by <span class="hljs-number"><span class="hljs-number">12</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">25</span></span> [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] #  baudrate=<span class="hljs-number"><span class="hljs-number">230400</span></span> #     <span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span> , .. duty=(<span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span>)*<span class="hljs-number"><span class="hljs-number">100</span></span>=<span class="hljs-number"><span class="hljs-number">50</span></span>% create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] -divide_by <span class="hljs-number"><span class="hljs-number">2</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">25</span></span> [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] #  baudrate=<span class="hljs-number"><span class="hljs-number">460800</span></span> #   <span class="hljs-number"><span class="hljs-number">1</span></span>,    PLL,      .</code> | counter_reg_bit [ <code class="hljs pgsql">set_time_format -unit ns -decimal_places <span class="hljs-number"><span class="hljs-number">3</span></span> #   <span class="hljs-number"><span class="hljs-number">50</span></span>Mhz, (<span class="hljs-number"><span class="hljs-number">50</span></span>/<span class="hljs-number"><span class="hljs-number">50</span></span> duty <span class="hljs-keyword"><span class="hljs-keyword">cycle</span></span>) create_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> {clk50mhz} -period <span class="hljs-number"><span class="hljs-number">20.000</span></span> -waveform { <span class="hljs-number"><span class="hljs-number">0.000</span></span> <span class="hljs-number"><span class="hljs-number">10.000</span></span> } ############################################################################## Now that we have created the custom clocks which will be base clocks,# derive_pll_clock <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> used <span class="hljs-keyword"><span class="hljs-keyword">to</span></span> calculate <span class="hljs-keyword"><span class="hljs-keyword">all</span></span> remaining clocks <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> PLLs derive_pll_clocks -create_base_clocks derive_clock_uncertainty #   PLL    ? # altpll_component.clk0_divide_by = <span class="hljs-number"><span class="hljs-number">15625</span></span>, # altpll_component.clk0_duty_cycle = <span class="hljs-number"><span class="hljs-number">50</span></span>, # altpll_component.clk0_multiply_by = <span class="hljs-number"><span class="hljs-number">576</span></span>, # altpll_component.clk0_phase_shift = "0", #create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> clk_1843200 -source [get_ports {clk50mhz}] -divide_by <span class="hljs-number"><span class="hljs-number">15625</span></span> -multiply_by <span class="hljs-number"><span class="hljs-number">576</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">50</span></span> -phase <span class="hljs-number"><span class="hljs-number">0</span></span> -<span class="hljs-keyword"><span class="hljs-keyword">offset</span></span> <span class="hljs-number"><span class="hljs-number">0</span></span> #  baudrate=<span class="hljs-number"><span class="hljs-number">38400</span></span> #     <span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span> , .. duty=(<span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span>)*<span class="hljs-number"><span class="hljs-number">100</span></span>=<span class="hljs-number"><span class="hljs-number">25</span></span>% #create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] -divide_by <span class="hljs-number"><span class="hljs-number">12</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">25</span></span> [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] #  baudrate=<span class="hljs-number"><span class="hljs-number">230400</span></span> #     <span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span> , .. duty=(<span class="hljs-number"><span class="hljs-number">1</span></span>/<span class="hljs-number"><span class="hljs-number">4</span></span>)*<span class="hljs-number"><span class="hljs-number">100</span></span>=<span class="hljs-number"><span class="hljs-number">50</span></span>% create_generated_clock -<span class="hljs-type"><span class="hljs-type">name</span></span> uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] -divide_by <span class="hljs-number"><span class="hljs-number">2</span></span> -duty_cycle <span class="hljs-number"><span class="hljs-number">25</span></span> [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[<span class="hljs-number"><span class="hljs-number">0</span></span>]}] #  baudrate=<span class="hljs-number"><span class="hljs-number">460800</span></span> #   <span class="hljs-number"><span class="hljs-number">1</span></span>,    PLL,      .</code> </pre><br></div></div><br>  <i>Banyak terima kasih manusia kepada semua orang yang menulis komentar pada artikel!</i>  <i>Dari jumlah tersebut, saya mengumpulkan banyak informasi yang berguna, walaupun terkadang agak saling bertentangan.</i>  <i>Menurut pendapat saya, nilainya jauh lebih besar daripada implementasi algoritma yang dijelaskan di atas.</i>  <i>Dan, tidak diragukan lagi, mereka akan bermanfaat bagi mereka yang juga berani naik ke dunia FPGA.</i> <br><br>  Daftar tautan eksternal <br><br><ol><li><a name="UART"></a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Universal Asynchronous Transceiver (Wikipedia)</a> </li><li><a name="FILTER"></a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Elemen Mayoritas (Wikipedia)</a> </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/id427011/">https://habr.com/ru/post/id427011/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../id426997/index.html">Cara membuat bentuk khusus menggunakan MaterialShapeDrawable</a></li>
<li><a href="../id426999/index.html">Mengikuti tren, atau bergerak menuju RxJava dan LiveData</a></li>
<li><a href="../id427003/index.html">Hexagon maps in Unity: kabut perang, riset peta, pembuatan prosedural</a></li>
<li><a href="../id427005/index.html">Pengembang AI - profesi jutawan?</a></li>
<li><a href="../id427009/index.html">"Berjalan" dari elektron: manipulasi dengan muatan di dalam struktur ikatan tak jenuh</a></li>
<li><a href="../id427013/index.html">Tatap muka NeoQUEST-2018: ingat bagaimana itu</a></li>
<li><a href="../id427015/index.html">Mengapa pusat data cerdas komersial membutuhkan PDU pintar?</a></li>
<li><a href="../id427017/index.html">Seberapa serius rencana Tim Berners-Lee untuk mendesentralisasi web?</a></li>
<li><a href="../id427019/index.html">Data Halloween - konferensi tentang kemungkinan Ilmu Data untuk bisnis</a></li>
<li><a href="../id427021/index.html">Chrome 70 mendukung [daftar fitur] dan AV1 - mengapa dukungan codec begitu penting?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>