TimeQuest Timing Analyzer report for VGA
Wed Aug 15 17:17:40 2018
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'C|altpll_0|sd1|pll|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'C|altpll_0|sd1|pll|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_24[0]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                              ;
+---------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------+-------------------------------+
; Clock Name                ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                      ; Targets                       ;
+---------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------+-------------------------------+
; CLOCK_24[0]               ; Base      ; 41.666 ; 24.0 MHz  ; 0.000 ; 20.833 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                             ; { CLOCK_24[0] }               ;
; C|altpll_0|sd1|pll|clk[0] ; Generated ; 9.259  ; 108.0 MHz ; 0.000 ; 4.629  ; 50.00      ; 2         ; 9           ;       ;        ;           ;            ; false    ; CLOCK_24[0] ; C|altpll_0|sd1|pll|inclk[0] ; { C|altpll_0|sd1|pll|clk[0] } ;
+---------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-----------------------------+-------------------------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                             ;
+-----------+-----------------+---------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                ; Note ;
+-----------+-----------------+---------------------------+------+
; 149.3 MHz ; 149.3 MHz       ; C|altpll_0|sd1|pll|clk[0] ;      ;
+-----------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 2.561 ; 0.000         ;
+---------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 0.390 ; 0.000         ;
+---------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 4.386  ; 0.000         ;
; CLOCK_24[0]               ; 20.572 ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'C|altpll_0|sd1|pll|clk[0]'                                                                                       ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 2.561 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.640      ;
; 2.705 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.496      ;
; 2.833 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.368      ;
; 2.959 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.242      ;
; 2.964 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.237      ;
; 2.977 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.224      ;
; 3.038 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.163      ;
; 3.095 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.106      ;
; 3.103 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.098      ;
; 3.108 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.093      ;
; 3.116 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.085      ;
; 3.138 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.063      ;
; 3.182 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 6.019      ;
; 3.213 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.988      ;
; 3.228 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.973      ;
; 3.239 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.962      ;
; 3.260 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.941      ;
; 3.282 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.919      ;
; 3.289 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.912      ;
; 3.317 ; SYNC:C1|SQ_X2[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.884      ;
; 3.357 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.844      ;
; 3.372 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.829      ;
; 3.404 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.783      ;
; 3.422 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.765      ;
; 3.433 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.768      ;
; 3.461 ; SYNC:C1|SQ_X2[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.740      ;
; 3.536 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.651      ;
; 3.554 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.633      ;
; 3.638 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.549      ;
; 3.689 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.512      ;
; 3.708 ; SYNC:C1|HPOS[1]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 5.483      ;
; 3.717 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.484      ;
; 3.739 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.461      ;
; 3.747 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.443      ;
; 3.754 ; SYNC:C1|HPOS[1]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 5.437      ;
; 3.770 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.417      ;
; 3.794 ; SYNC:C1|SQ_Y1[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.406      ;
; 3.796 ; SYNC:C1|SQ_Y2[9]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.405      ;
; 3.833 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.368      ;
; 3.861 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.340      ;
; 3.861 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.339      ;
; 3.863 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.327      ;
; 3.871 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.329      ;
; 3.879 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.311      ;
; 3.918 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.282      ;
; 3.926 ; SYNC:C1|SQ_Y1[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.274      ;
; 3.937 ; SYNC:C1|VPOS[1]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.264      ;
; 3.940 ; SYNC:C1|SQ_Y2[9]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.261      ;
; 3.969 ; SYNC:C1|VPOS[2]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.232      ;
; 3.978 ; SYNC:C1|SQ_X1[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.212      ;
; 3.982 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.208      ;
; 3.993 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.207      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.994 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 5.190      ;
; 3.995 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.195      ;
; 4.019 ; SYNC:C1|HPOS[5]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 5.172      ;
; 4.050 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.150      ;
; 4.053 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.147      ;
; 4.065 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.135      ;
; 4.069 ; SYNC:C1|VPOS[1]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.132      ;
; 4.073 ; SYNC:C1|VPOS[3]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.128      ;
; 4.080 ; SYNC:C1|HPOS[5]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 5.111      ;
; 4.081 ; SYNC:C1|VPOS[0]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.120      ;
; 4.082 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 5.105      ;
; 4.087 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.062     ; 5.105      ;
; 4.101 ; SYNC:C1|VPOS[2]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.100      ;
; 4.110 ; SYNC:C1|SQ_X1[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.080      ;
; 4.114 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.064     ; 5.076      ;
; 4.123 ; SYNC:C1|HPOS[0]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 5.068      ;
; 4.154 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.047      ;
; 4.169 ; SYNC:C1|HPOS[0]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 5.022      ;
; 4.174 ; SYNC:C1|VPOS[5]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.027      ;
; 4.185 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.015      ;
; 4.189 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 5.012      ;
; 4.197 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.003      ;
; 4.197 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.054     ; 5.003      ;
; 4.199 ; SYNC:C1|HPOS[3]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 4.992      ;
; 4.205 ; SYNC:C1|VPOS[3]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 4.996      ;
; 4.213 ; SYNC:C1|VPOS[0]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 4.988      ;
; 4.214 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.067     ; 4.973      ;
; 4.219 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.062     ; 4.973      ;
; 4.232 ; SYNC:C1|HPOS[7]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 4.959      ;
; 4.240 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 4.951      ;
; 4.245 ; SYNC:C1|HPOS[3]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 4.946      ;
; 4.273 ; SYNC:C1|HPOS[2]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 4.918      ;
; 4.278 ; SYNC:C1|HPOS[7]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.063     ; 4.913      ;
; 4.284 ; SYNC:C1|VPOS[4]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 4.917      ;
; 4.286 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 4.915      ;
; 4.296 ; SYNC:C1|VPOS[8]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 4.905      ;
; 4.298 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.053     ; 4.903      ;
; 4.300 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 4.884      ;
; 4.300 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.070     ; 4.884      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'C|altpll_0|sd1|pll|clk[0]'                                                                                        ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.390 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.608      ;
; 0.390 ; SYNC:C1|HPOS[10]  ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.608      ;
; 0.571 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.574 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; SYNC:C1|SQ_Y1[10] ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; SYNC:C1|SQ_X2[10] ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; SYNC:C1|SQ_X1[10] ; SYNC:C1|SQ_X1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.794      ;
; 0.579 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; SYNC:C1|VPOS[10]  ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.799      ;
; 0.583 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.801      ;
; 0.583 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.801      ;
; 0.589 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.807      ;
; 0.589 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.807      ;
; 0.590 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.808      ;
; 0.591 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.809      ;
; 0.592 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; SYNC:C1|SQ_X1[0]  ; SYNC:C1|SQ_X1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; SYNC:C1|SQ_Y1[0]  ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.811      ;
; 0.593 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.811      ;
; 0.594 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.812      ;
; 0.594 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.812      ;
; 0.598 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.816      ;
; 0.598 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.816      ;
; 0.598 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.816      ;
; 0.600 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.818      ;
; 0.603 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.821      ;
; 0.611 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.829      ;
; 0.691 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.909      ;
; 0.699 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.918      ;
; 0.708 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.926      ;
; 0.714 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.933      ;
; 0.715 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.933      ;
; 0.727 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 0.945      ;
; 0.742 ; SYNC:C1|SQ_X2[1]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 0.961      ;
; 0.799 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.064      ; 1.020      ;
; 0.845 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.848 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.066      ;
; 0.854 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.072      ;
; 0.854 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.072      ;
; 0.855 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.073      ;
; 0.859 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; SYNC:C1|SQ_Y1[0]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; SYNC:C1|SQ_X1[0]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; SYNC:C1|SQ_X2[9]  ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 0.864 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 0.865 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.083      ;
; 0.866 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.084      ;
; 0.867 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.085      ;
; 0.867 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.085      ;
; 0.867 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.087      ;
; 0.869 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.087      ;
; 0.869 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.087      ;
; 0.869 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.087      ;
; 0.870 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.088      ;
; 0.870 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.088      ;
; 0.870 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.090      ;
; 0.872 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.090      ;
; 0.872 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.090      ;
; 0.873 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.091      ;
; 0.874 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.092      ;
; 0.884 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.103      ;
; 0.885 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.062      ; 1.104      ;
; 0.885 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.103      ;
; 0.886 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.104      ;
; 0.887 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.105      ;
; 0.888 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.106      ;
; 0.898 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.116      ;
; 0.900 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.118      ;
; 0.955 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.957 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.061      ; 1.175      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'                                                ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[10] ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8]  ;
; 4.386 ; 4.602        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8]  ;
; 4.388 ; 4.604        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[0]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[10]  ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[1]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[2]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[3]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[4]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[5]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[6]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[7]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[8]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[9]   ;
; 4.389 ; 4.605        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VSYNC     ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 4.390 ; 4.606        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[0]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[10]  ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[1]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[2]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[3]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[4]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[5]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[6]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[7]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[8]   ;
; 4.468 ; 4.652        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[9]   ;
; 4.469 ; 4.653        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 4.469 ; 4.653        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 4.469 ; 4.653        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 4.469 ; 4.653        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                   ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+
; 20.572 ; 20.572       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]           ;
; 20.572 ; 20.572       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|observablevcoout ;
; 20.578 ; 20.578       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                 ;
; 20.598 ; 20.598       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0]         ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                 ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                 ;
; 21.067 ; 21.067       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0]         ;
; 21.088 ; 21.088       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                 ;
; 21.091 ; 21.091       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]           ;
; 21.091 ; 21.091       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|observablevcoout ;
; 37.666 ; 41.666       ; 4.000          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                         ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 7.087 ; 7.706 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 5.980 ; 6.444 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 6.271 ; 6.755 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 7.087 ; 7.706 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 6.824 ; 7.374 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 5.743 ; 6.235 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 5.743 ; 6.235 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 5.440 ; 5.970 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -3.297 ; -3.820 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -4.672 ; -5.109 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -3.594 ; -4.122 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -6.019 ; -6.590 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -3.297 ; -3.820 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -3.246 ; -3.746 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -3.246 ; -3.746 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -4.380 ; -4.884 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 4.806 ; 4.756 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.831 ; 3.760 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 3.377 ; 3.325 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.806 ; 4.756 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 3.120 ; 3.062 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 4.973 ; 4.964 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.973 ; 4.964 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.746 ; 3.649 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 4.290 ; 4.199 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 4.141 ; 4.080 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.131 ; 3.079 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 4.135 ; 4.121 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.572 ; 3.509 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.845 ; 3.770 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.845 ; 3.770 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 4.135 ; 4.121 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.539 ; 3.451 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.694 ; 2.633 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.376 ; 3.304 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.941 ; 2.886 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.323 ; 4.270 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.694 ; 2.633 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 3.295 ; 3.197 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.477 ; 4.464 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.295 ; 3.197 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 3.828 ; 3.734 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 3.679 ; 3.615 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.705 ; 2.650 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 3.128 ; 3.062 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.128 ; 3.062 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.389 ; 3.313 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.389 ; 3.313 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 3.668 ; 3.649 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.095 ; 3.006 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                               ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 167.81 MHz ; 167.81 MHz      ; C|altpll_0|sd1|pll|clk[0] ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 3.300 ; 0.000         ;
+---------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 0.346 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 4.381  ; 0.000         ;
; CLOCK_24[0]               ; 20.545 ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll|clk[0]'                                                                                        ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 3.300 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.907      ;
; 3.452 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.755      ;
; 3.514 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.693      ;
; 3.622 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.585      ;
; 3.646 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.561      ;
; 3.666 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.541      ;
; 3.741 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.465      ;
; 3.772 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.435      ;
; 3.774 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.433      ;
; 3.798 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.409      ;
; 3.808 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.398      ;
; 3.827 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.380      ;
; 3.866 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.340      ;
; 3.877 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.329      ;
; 3.897 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.310      ;
; 3.901 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.306      ;
; 3.933 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.273      ;
; 3.952 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.255      ;
; 3.964 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.242      ;
; 3.966 ; SYNC:C1|SQ_X2[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.240      ;
; 4.002 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.204      ;
; 4.026 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 5.181      ;
; 4.039 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 5.154      ;
; 4.079 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 5.114      ;
; 4.089 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.117      ;
; 4.091 ; SYNC:C1|SQ_X2[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 5.115      ;
; 4.161 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 5.032      ;
; 4.201 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 4.992      ;
; 4.227 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 4.966      ;
; 4.304 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.902      ;
; 4.334 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.874      ;
; 4.342 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.864      ;
; 4.344 ; SYNC:C1|HPOS[1]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.853      ;
; 4.349 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 4.844      ;
; 4.356 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.839      ;
; 4.382 ; SYNC:C1|SQ_Y2[9]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 4.825      ;
; 4.398 ; SYNC:C1|HPOS[1]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.799      ;
; 4.412 ; SYNC:C1|SQ_Y1[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.796      ;
; 4.429 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.777      ;
; 4.452 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.743      ;
; 4.456 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.752      ;
; 4.467 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.739      ;
; 4.478 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.717      ;
; 4.481 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.727      ;
; 4.507 ; SYNC:C1|SQ_Y2[9]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 4.700      ;
; 4.510 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.698      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.513 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.676      ;
; 4.534 ; SYNC:C1|SQ_Y1[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.674      ;
; 4.539 ; SYNC:C1|HPOS[5]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.658      ;
; 4.542 ; SYNC:C1|VPOS[2]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.664      ;
; 4.550 ; SYNC:C1|SQ_X1[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.645      ;
; 4.554 ; SYNC:C1|VPOS[1]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.652      ;
; 4.559 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.636      ;
; 4.574 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.621      ;
; 4.603 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.605      ;
; 4.615 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.593      ;
; 4.632 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.576      ;
; 4.634 ; SYNC:C1|VPOS[2]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.572      ;
; 4.634 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 4.559      ;
; 4.647 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.561      ;
; 4.653 ; SYNC:C1|HPOS[5]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.544      ;
; 4.662 ; SYNC:C1|HPOS[0]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.535      ;
; 4.672 ; SYNC:C1|SQ_X1[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.523      ;
; 4.673 ; SYNC:C1|VPOS[0]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.533      ;
; 4.676 ; SYNC:C1|VPOS[1]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.530      ;
; 4.679 ; SYNC:C1|VPOS[3]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.527      ;
; 4.681 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.059     ; 4.514      ;
; 4.685 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.056     ; 4.513      ;
; 4.703 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 4.504      ;
; 4.723 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.047     ; 4.484      ;
; 4.737 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.471      ;
; 4.741 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.056     ; 4.457      ;
; 4.744 ; SYNC:C1|HPOS[0]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.453      ;
; 4.756 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.061     ; 4.437      ;
; 4.759 ; SYNC:C1|HPOS[3]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.438      ;
; 4.763 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.445      ;
; 4.765 ; SYNC:C1|VPOS[0]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.441      ;
; 4.769 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.046     ; 4.439      ;
; 4.769 ; SYNC:C1|VPOS[5]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.048     ; 4.437      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.785 ; SYNC:C1|HPOS[6]   ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.065     ; 4.404      ;
; 4.788 ; SYNC:C1|HPOS[7]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.057     ; 4.409      ;
; 4.793 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.056     ; 4.405      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll|clk[0]'                                                                                         ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.346 ; SYNC:C1|HPOS[10]  ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.545      ;
; 0.513 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; SYNC:C1|SQ_X1[10] ; SYNC:C1|SQ_X1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; SYNC:C1|SQ_Y1[10] ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; SYNC:C1|SQ_X2[10] ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.717      ;
; 0.519 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; SYNC:C1|VPOS[10]  ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.718      ;
; 0.520 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.718      ;
; 0.520 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.719      ;
; 0.523 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.722      ;
; 0.527 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.726      ;
; 0.528 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.727      ;
; 0.530 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.531 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.729      ;
; 0.532 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; SYNC:C1|SQ_X1[0]  ; SYNC:C1|SQ_X1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; SYNC:C1|SQ_Y1[0]  ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.533 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.731      ;
; 0.533 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.731      ;
; 0.536 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.735      ;
; 0.538 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.736      ;
; 0.538 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.737      ;
; 0.538 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.737      ;
; 0.548 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.746      ;
; 0.634 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.832      ;
; 0.636 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.835      ;
; 0.645 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.843      ;
; 0.655 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.854      ;
; 0.655 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.853      ;
; 0.662 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.861      ;
; 0.676 ; SYNC:C1|SQ_X2[1]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.875      ;
; 0.729 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.058      ; 0.931      ;
; 0.756 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.759 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.762 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; SYNC:C1|SQ_Y1[0]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; SYNC:C1|SQ_X1[0]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.768 ; SYNC:C1|SQ_X2[9]  ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.966      ;
; 0.769 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.967      ;
; 0.769 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.967      ;
; 0.769 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.973      ;
; 0.774 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.973      ;
; 0.775 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.973      ;
; 0.776 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.975      ;
; 0.778 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.976      ;
; 0.778 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.976      ;
; 0.778 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.978      ;
; 0.780 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.978      ;
; 0.781 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.979      ;
; 0.783 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.982      ;
; 0.785 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.984      ;
; 0.787 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.985      ;
; 0.792 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.991      ;
; 0.793 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.992      ;
; 0.794 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.055      ; 0.993      ;
; 0.794 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.992      ;
; 0.797 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 0.995      ;
; 0.804 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 1.002      ;
; 0.845 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.851 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.054      ; 1.049      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'                                                 ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[10] ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8]  ;
; 4.381 ; 4.597        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[0]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[10]  ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[1]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[2]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[3]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[4]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[5]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[6]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[7]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[8]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[9]   ;
; 4.382 ; 4.598        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VSYNC     ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8]  ;
; 4.383 ; 4.599        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0]  ;
; 4.476 ; 4.660        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+
; 20.545 ; 20.545       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]           ;
; 20.545 ; 20.545       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|observablevcoout ;
; 20.578 ; 20.578       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                 ;
; 20.598 ; 20.598       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0]         ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                 ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                 ;
; 21.067 ; 21.067       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0]         ;
; 21.088 ; 21.088       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                 ;
; 21.120 ; 21.120       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]           ;
; 21.120 ; 21.120       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|observablevcoout ;
; 37.666 ; 41.666       ; 4.000          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                         ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 6.239 ; 6.794 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 5.189 ; 5.640 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 5.469 ; 5.938 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 6.239 ; 6.794 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 6.004 ; 6.486 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 5.041 ; 5.438 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 5.041 ; 5.438 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 4.743 ; 5.189 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -2.798 ; -3.259 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -4.040 ; -4.425 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -3.083 ; -3.537 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -5.264 ; -5.781 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -2.798 ; -3.259 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -2.763 ; -3.194 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -2.763 ; -3.194 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -3.778 ; -4.230 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 4.720 ; 4.578 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.814 ; 3.692 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 3.385 ; 3.292 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.720 ; 4.578 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 3.140 ; 3.055 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 4.864 ; 4.783 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.864 ; 4.783 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.728 ; 3.610 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 4.244 ; 4.113 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 4.095 ; 3.994 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.156 ; 3.067 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 4.099 ; 3.995 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.565 ; 3.444 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.825 ; 3.706 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.825 ; 3.706 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 4.099 ; 3.995 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.538 ; 3.417 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.764 ; 2.678 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.411 ; 3.290 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.999 ; 2.905 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.291 ; 4.149 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 2.764 ; 2.678 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 3.329 ; 3.210 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.424 ; 4.341 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.329 ; 3.210 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 3.834 ; 3.702 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 3.685 ; 3.584 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 2.780 ; 2.689 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 3.172 ; 3.050 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.172 ; 3.050 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.422 ; 3.302 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.422 ; 3.302 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 3.684 ; 3.580 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.145 ; 3.024 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 5.397 ; 0.000         ;
+---------------------------+-------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 0.204 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C|altpll_0|sd1|pll|clk[0] ; 4.416  ; 0.000         ;
; CLOCK_24[0]               ; 20.257 ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'C|altpll_0|sd1|pll|clk[0]'                                                                                        ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 5.397 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.819      ;
; 5.482 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.734      ;
; 5.602 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.614      ;
; 5.632 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.584      ;
; 5.671 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.544      ;
; 5.673 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.543      ;
; 5.687 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.529      ;
; 5.717 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.499      ;
; 5.719 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.496      ;
; 5.731 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.485      ;
; 5.756 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.459      ;
; 5.758 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.458      ;
; 5.760 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.456      ;
; 5.787 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.429      ;
; 5.804 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.411      ;
; 5.814 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.401      ;
; 5.816 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.400      ;
; 5.826 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.389      ;
; 5.845 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.371      ;
; 5.865 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 3.340      ;
; 5.868 ; SYNC:C1|SQ_X2[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.347      ;
; 5.872 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.344      ;
; 5.880 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 3.325      ;
; 5.899 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.316      ;
; 5.911 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.304      ;
; 5.934 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 3.271      ;
; 5.949 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 3.256      ;
; 5.953 ; SYNC:C1|SQ_X2[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.262      ;
; 6.037 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.178      ;
; 6.045 ; SYNC:C1|HPOS[1]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 3.165      ;
; 6.049 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 3.156      ;
; 6.062 ; SYNC:C1|HPOS[1]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 3.148      ;
; 6.073 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 3.135      ;
; 6.091 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.124      ;
; 6.114 ; SYNC:C1|SQ_Y1[5]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.101      ;
; 6.115 ; SYNC:C1|SQ_Y2[9]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.101      ;
; 6.118 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 3.087      ;
; 6.122 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.093      ;
; 6.134 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.081      ;
; 6.142 ; SYNC:C1|SQ_X1[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 3.066      ;
; 6.155 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 3.053      ;
; 6.176 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.039      ;
; 6.183 ; SYNC:C1|SQ_Y1[5]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.032      ;
; 6.188 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.027      ;
; 6.189 ; SYNC:C1|VPOS[1]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.026      ;
; 6.200 ; SYNC:C1|SQ_Y2[9]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 3.016      ;
; 6.203 ; SYNC:C1|SQ_Y1[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.012      ;
; 6.205 ; SYNC:C1|VPOS[2]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 3.010      ;
; 6.214 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 2.994      ;
; 6.224 ; SYNC:C1|SQ_X1[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 2.984      ;
; 6.227 ; SYNC:C1|SQ_X1[6]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 2.981      ;
; 6.242 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.963      ;
; 6.255 ; SYNC:C1|HPOS[5]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.955      ;
; 6.257 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.958      ;
; 6.258 ; SYNC:C1|VPOS[1]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.957      ;
; 6.261 ; SYNC:C1|HPOS[5]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.949      ;
; 6.262 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.953      ;
; 6.262 ; SYNC:C1|VPOS[3]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.953      ;
; 6.271 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.939      ;
; 6.274 ; SYNC:C1|VPOS[2]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.941      ;
; 6.275 ; SYNC:C1|VPOS[0]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.940      ;
; 6.276 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 2.940      ;
; 6.278 ; SYNC:C1|HPOS[0]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.932      ;
; 6.283 ; SYNC:C1|SQ_X1[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 2.925      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.284 ; SYNC:C1|HPOS[5]   ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.921      ;
; 6.294 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.921      ;
; 6.295 ; SYNC:C1|HPOS[0]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.915      ;
; 6.296 ; SYNC:C1|SQ_X1[6]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.038     ; 2.912      ;
; 6.310 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.905      ;
; 6.311 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.041     ; 2.894      ;
; 6.326 ; SYNC:C1|HPOS[3]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.884      ;
; 6.331 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.884      ;
; 6.331 ; SYNC:C1|VPOS[3]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.884      ;
; 6.334 ; SYNC:C1|VPOS[5]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.881      ;
; 6.340 ; SYNC:C1|SQ_Y1[2]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.870      ;
; 6.343 ; SYNC:C1|HPOS[3]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.867      ;
; 6.344 ; SYNC:C1|VPOS[0]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.871      ;
; 6.346 ; SYNC:C1|HPOS[7]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.864      ;
; 6.359 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 2.857      ;
; 6.361 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 2.855      ;
; 6.363 ; SYNC:C1|HPOS[7]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.847      ;
; 6.363 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.852      ;
; 6.365 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.850      ;
; 6.376 ; SYNC:C1|HPOS[2]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.834      ;
; 6.379 ; SYNC:C1|SQ_Y1[8]  ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.836      ;
; 6.385 ; SYNC:C1|VPOS[8]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.830      ;
; 6.389 ; SYNC:C1|VPOS[4]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.826      ;
; 6.393 ; SYNC:C1|HPOS[2]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.817      ;
; 6.397 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.030     ; 2.819      ;
; 6.403 ; SYNC:C1|HPOS[9]   ; SYNC:C1|B[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.036     ; 2.807      ;
; 6.403 ; SYNC:C1|VPOS[5]   ; SYNC:C1|R[0]      ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 9.259        ; -0.031     ; 2.812      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'C|altpll_0|sd1|pll|clk[0]'                                                                                         ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.204 ; SYNC:C1|HPOS[10]  ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; SYNC:C1|SQ_Y2[10] ; SYNC:C1|SQ_Y2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.324      ;
; 0.306 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_X2[2]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_X1[3]  ; SYNC:C1|SQ_X1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_Y1[10] ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_Y1[3]  ; SYNC:C1|SQ_Y1[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SYNC:C1|SQ_Y1[1]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SYNC:C1|SQ_X2[10] ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SYNC:C1|SQ_Y2[2]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SYNC:C1|SQ_X1[10] ; SYNC:C1|SQ_X1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; SYNC:C1|VPOS[10]  ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.316 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; SYNC:C1|SQ_X2[5]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; SYNC:C1|SQ_Y1[0]  ; SYNC:C1|SQ_Y1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; SYNC:C1|SQ_X1[0]  ; SYNC:C1|SQ_X1[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[0]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.441      ;
; 0.322 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.442      ;
; 0.323 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[0]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.443      ;
; 0.329 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.448      ;
; 0.365 ; SYNC:C1|SQ_Y2[5]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.484      ;
; 0.368 ; SYNC:C1|SQ_X1[1]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.488      ;
; 0.374 ; SYNC:C1|SQ_Y2[8]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.493      ;
; 0.377 ; SYNC:C1|SQ_X1[9]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; SYNC:C1|VPOS[1]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.498      ;
; 0.385 ; SYNC:C1|HPOS[8]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.505      ;
; 0.396 ; SYNC:C1|SQ_X2[1]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.516      ;
; 0.426 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HSYNC     ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.039      ; 0.549      ;
; 0.455 ; SYNC:C1|SQ_X2[7]  ; SYNC:C1|SQ_X2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SYNC:C1|SQ_Y2[1]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; SYNC:C1|SQ_Y2[7]  ; SYNC:C1|SQ_Y2[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; SYNC:C1|HPOS[1]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; SYNC:C1|VPOS[5]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|SQ_Y1[7]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; SYNC:C1|VPOS[9]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.463 ; SYNC:C1|SQ_X2[4]  ; SYNC:C1|SQ_X2[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; SYNC:C1|SQ_Y1[4]  ; SYNC:C1|SQ_Y1[4]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; SYNC:C1|SQ_Y1[0]  ; SYNC:C1|SQ_Y1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; SYNC:C1|HPOS[9]   ; SYNC:C1|HPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; SYNC:C1|HPOS[3]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; SYNC:C1|SQ_X1[0]  ; SYNC:C1|SQ_X1[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; SYNC:C1|SQ_Y1[9]  ; SYNC:C1|SQ_Y1[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[1]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; SYNC:C1|SQ_X2[0]  ; SYNC:C1|SQ_X2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SYNC:C1|SQ_Y1[7]  ; SYNC:C1|SQ_Y1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; SYNC:C1|SQ_Y2[6]  ; SYNC:C1|SQ_Y2[6]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; SYNC:C1|SQ_X2[9]  ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; SYNC:C1|SQ_X2[8]  ; SYNC:C1|SQ_X2[10] ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; SYNC:C1|VPOS[7]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; SYNC:C1|VPOS[0]   ; SYNC:C1|VPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; SYNC:C1|HPOS[7]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; SYNC:C1|SQ_Y2[0]  ; SYNC:C1|SQ_Y2[2]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; SYNC:C1|SQ_X2[3]  ; SYNC:C1|SQ_X2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[1]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[9]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[7]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|SQ_X1[9]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; SYNC:C1|HPOS[5]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; SYNC:C1|VPOS[3]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; SYNC:C1|HPOS[2]   ; SYNC:C1|HPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; SYNC:C1|HPOS[6]   ; SYNC:C1|HPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; SYNC:C1|HPOS[0]   ; SYNC:C1|HPOS[2]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; SYNC:C1|VPOS[8]   ; SYNC:C1|VPOS[10]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; SYNC:C1|VPOS[6]   ; SYNC:C1|VPOS[8]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.477 ; SYNC:C1|SQ_X1[5]  ; SYNC:C1|SQ_X1[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.478 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; SYNC:C1|SQ_X1[8]  ; SYNC:C1|SQ_X1[8]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.599      ;
; 0.481 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[3]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.600      ;
; 0.481 ; SYNC:C1|HPOS[4]   ; SYNC:C1|HPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.036      ; 0.601      ;
; 0.484 ; SYNC:C1|VPOS[2]   ; SYNC:C1|VPOS[4]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.603      ;
; 0.487 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[5]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.606      ;
; 0.490 ; SYNC:C1|VPOS[4]   ; SYNC:C1|VPOS[6]   ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.609      ;
; 0.515 ; SYNC:C1|SQ_Y2[4]  ; SYNC:C1|SQ_Y2[5]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.634      ;
; 0.516 ; SYNC:C1|SQ_Y2[3]  ; SYNC:C1|SQ_Y2[3]  ; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.035      ; 0.635      ;
+-------+-------------------+-------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'C|altpll_0|sd1|pll|clk[0]'                                                 ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[0]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[10] ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[1]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[3]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[4]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[5]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[6]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[7]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[8]  ;
; 4.416 ; 4.632        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[9]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[0]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[10] ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[1]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[2]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[3]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[4]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[5]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[6]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[7]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[8]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X2[9]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[3]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[4]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[5]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[6]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[7]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[8]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[9]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[0]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[10]  ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[1]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[2]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[3]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[4]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[5]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[6]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[7]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[8]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VPOS[9]   ;
; 4.417 ; 4.633        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|VSYNC     ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 4.418 ; 4.634        ; 0.216          ; High Pulse Width ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|B[0]      ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[0]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[10]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[1]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[2]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[3]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[4]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[5]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[6]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[7]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[8]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HPOS[9]   ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|HSYNC     ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|R[0]      ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[0]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[10] ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[1]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[2]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[3]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[4]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[5]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[6]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[7]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[8]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_X1[9]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y1[2]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[0]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[10] ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[1]  ;
; 4.439 ; 4.623        ; 0.184          ; Low Pulse Width  ; C|altpll_0|sd1|pll|clk[0] ; Rise       ; SYNC:C1|SQ_Y2[2]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+
; 20.257 ; 20.257       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]           ;
; 20.257 ; 20.257       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|observablevcoout ;
; 20.274 ; 20.274       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                 ;
; 20.283 ; 20.283       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0]         ;
; 20.833 ; 20.833       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                 ;
; 20.833 ; 20.833       ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|i                 ;
; 21.383 ; 21.383       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|inclk[0]         ;
; 21.392 ; 21.392       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~input|o                 ;
; 21.408 ; 21.408       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|clk[0]           ;
; 21.408 ; 21.408       ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; C|altpll_0|sd1|pll|observablevcoout ;
; 37.666 ; 41.666       ; 4.000          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                         ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 4.117 ; 4.826 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 3.439 ; 4.105 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 3.603 ; 4.305 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 4.117 ; 4.826 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 3.968 ; 4.644 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 3.244 ; 4.080 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 3.244 ; 4.080 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 3.088 ; 3.910 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -1.903 ; -2.655 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -2.647 ; -3.343 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -2.057 ; -2.839 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -3.465 ; -4.204 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -1.903 ; -2.655 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -1.863 ; -2.606 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -1.863 ; -2.606 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -2.532 ; -3.241 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 2.888 ; 2.969 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.320 ; 2.339 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 2.064 ; 2.055 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.888 ; 2.969 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 1.913 ; 1.892 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 2.986 ; 3.083 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.986 ; 3.083 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 2.262 ; 2.266 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.576 ; 2.624 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.479 ; 2.523 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 1.933 ; 1.905 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 2.500 ; 2.553 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 2.165 ; 2.166 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.317 ; 2.349 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.317 ; 2.349 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.500 ; 2.553 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 2.146 ; 2.144 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 1.660 ; 1.637 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.051 ; 2.066 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 1.806 ; 1.793 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.602 ; 2.676 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 1.660 ; 1.637 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 1.996 ; 1.996 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.692 ; 2.782 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 1.996 ; 1.996 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.303 ; 2.345 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.206 ; 2.244 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 1.679 ; 1.649 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 1.902 ; 1.899 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 1.902 ; 1.899 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.048 ; 2.075 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.048 ; 2.075 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.224 ; 2.272 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 1.883 ; 1.878 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+----------------------------+-------+-------+----------+---------+---------------------+
; Clock                      ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack           ; 2.561 ; 0.204 ; N/A      ; N/A     ; 4.381               ;
;  CLOCK_24[0]               ; N/A   ; N/A   ; N/A      ; N/A     ; 20.257              ;
;  C|altpll_0|sd1|pll|clk[0] ; 2.561 ; 0.204 ; N/A      ; N/A     ; 4.381               ;
; Design-wide TNS            ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_24[0]               ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  C|altpll_0|sd1|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; 7.087 ; 7.706 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; 5.980 ; 6.444 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; 6.271 ; 6.755 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; 7.087 ; 7.706 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; 6.824 ; 7.374 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; 5.743 ; 6.235 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; 5.743 ; 6.235 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; 5.440 ; 5.970 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+-------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+-------------+--------+--------+------------+---------------------------+
; KEY[*]    ; CLOCK_24[0] ; -1.903 ; -2.655 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[0]   ; CLOCK_24[0] ; -2.647 ; -3.343 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[1]   ; CLOCK_24[0] ; -2.057 ; -2.839 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[2]   ; CLOCK_24[0] ; -3.465 ; -4.204 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  KEY[3]   ; CLOCK_24[0] ; -1.903 ; -2.655 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; SW[*]     ; CLOCK_24[0] ; -1.863 ; -2.606 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[0]    ; CLOCK_24[0] ; -1.863 ; -2.606 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  SW[1]    ; CLOCK_24[0] ; -2.532 ; -3.241 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 4.806 ; 4.756 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 3.831 ; 3.760 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 3.385 ; 3.325 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 4.806 ; 4.756 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 3.140 ; 3.062 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 4.973 ; 4.964 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 4.973 ; 4.964 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 3.746 ; 3.649 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 4.290 ; 4.199 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 4.141 ; 4.080 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 3.156 ; 3.079 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 4.135 ; 4.121 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 3.572 ; 3.509 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 3.845 ; 3.770 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 3.845 ; 3.770 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 4.135 ; 4.121 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 3.539 ; 3.451 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+-------------+-------+-------+------------+---------------------------+
; VGA_B[*]  ; CLOCK_24[0] ; 1.660 ; 1.637 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_24[0] ; 2.051 ; 2.066 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_24[0] ; 1.806 ; 1.793 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_24[0] ; 2.602 ; 2.676 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_24[0] ; 1.660 ; 1.637 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_24[0] ; 1.996 ; 1.996 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_24[0] ; 2.692 ; 2.782 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_24[0] ; 1.996 ; 1.996 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_24[0] ; 2.303 ; 2.345 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_24[0] ; 2.206 ; 2.244 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_HS    ; CLOCK_24[0] ; 1.679 ; 1.649 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_24[0] ; 1.902 ; 1.899 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_24[0] ; 1.902 ; 1.899 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_24[0] ; 2.048 ; 2.075 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_24[0] ; 2.048 ; 2.075 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_24[0] ; 2.224 ; 2.272 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
; VGA_VS    ; CLOCK_24[0] ; 1.883 ; 1.878 ; Rise       ; C|altpll_0|sd1|pll|clk[0] ;
+-----------+-------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_24[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_24[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.0651 V           ; 0.234 V                              ; 0.087 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.0651 V          ; 0.234 V                             ; 0.087 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 2510     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; C|altpll_0|sd1|pll|clk[0] ; C|altpll_0|sd1|pll|clk[0] ; 2510     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Aug 15 17:17:32 2018
Info: Command: quartus_sta VGA -c VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 41.666 -waveform {0.000 20.833} -name CLOCK_24[0] CLOCK_24[0]
    Info (332110): create_generated_clock -source {C|altpll_0|sd1|pll|inclk[0]} -divide_by 2 -multiply_by 9 -duty_cycle 50.00 -name {C|altpll_0|sd1|pll|clk[0]} {C|altpll_0|sd1|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.561               0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.390               0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.386               0.000 C|altpll_0|sd1|pll|clk[0] 
    Info (332119):    20.572               0.000 CLOCK_24[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 3.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.300               0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.346               0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.381               0.000 C|altpll_0|sd1|pll|clk[0] 
    Info (332119):    20.545               0.000 CLOCK_24[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.397               0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 C|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.416               0.000 C|altpll_0|sd1|pll|clk[0] 
    Info (332119):    20.257               0.000 CLOCK_24[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Wed Aug 15 17:17:40 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


