---
title: "[베릴로그 HDL] 04. 모듈 및 포트"
date: 2025-03-20 00:53:00 +09:00
categories: [verilog, 베릴로그공부]
tags:
  [
    verilog,
    systemverilog,
    Vivado,
    Vitis
  ]
---

# 4장 모듈과 포트

## 4.1 모듈
✅ Verilog 모듈(Module)이란?
Verilog에서 **모듈(Module)**은 설계의 기본 단위로, 디지털 회로의 특정 기능을 정의하거나 하위 설계 블록을 캡슐화하는 데 사용됩니다. 

모듈은 입력, 출력, 내부 로직을 포함하며, 상위 블록과의 통신을 위해 포트 인터페이스를 제공합니다. 

이를 통해 복잡한 시스템을 계층적으로 설계할 수 있습니다.

#### 📌 모듈의 주요 특징

1. 기본 설계 블록

    - 모듈은 Verilog 설계의 기본 단위로, 하드웨어 기능을 정의합니다.

    - 모듈 내부에는 변수, 함수, 태스크, 하위 모듈 등이 포함될 수 있습니다.

2. 포트 인터페이스

    - 입력(input), 출력(output), 양방향(inout) 포트를 통해 외부와 통신합니다.

    - 포트는 스칼라 또는 벡터 형태로 정의할 수 있습니다.

3. 내부 구현 숨김

    - 모듈은 내부 구현을 숨기고, 외부에서는 포트를 통해서만 접근할 수 있습니다.

4. 재사용성

    - 동일한 모듈을 여러 번 인스턴스화하여 설계의 재사용성을 높일 수 있습니다.
포
5. 계층적 설계 지원

    - 상위 모듈이 하위 모듈을 인스턴스화하여 계층적 구조를 형성합니다.

#### 📌 모듈 선언 및 구조

##### 기본 문법
```verilog
module <module_name> ([port_list]);
    // 포트 선언
    input <port_name>;
    output <port_name>;
    inout <port_name>;

    // 내부 로직
    <statements>;

endmodule

```
✔ 설명:

- module 키워드로 시작하고 endmodule로 끝납니다.

- <module_name>은 모듈 이름이며, <port_list>는 입력/출력 포트 목록입니다.





## 4.2 포트
Verilog의 **포트(Port)**는 모듈이 외부 환경과 상호작용할 수 있는 인터페이스입니다. 포트를 통해 데이터가 모듈 내부와 외부 간에 전달되며, 설계의 캡슐화를 보장합니다.

외부에서는 모듈 내부의 구현을 볼 수 없으며, 포트를 통해서만 데이터를 주고받을 수 있습니다.

#### 📌 포트의 주요 특징

1. 모듈과 외부 환경 간 상호작용

    - 포트는 모듈과 외부 환경 간의 유일한 통신 경로를 제공합니다.

2. 캡슐화 제공

    - 모듈 내부는 외부에서 접근할 수 없으며, 포트를 통해서만 데이터를 전달할 수 있습니다.

3. 독립적 수정 가능
 
    - 포트 인터페이스가 변하지 않는 한, 모듈 내부를 수정해도 외부 환경에 영향을 주지 않습니다.

4. 터미널 역할

    - 포트는 신호가 들어오거나 나가는 터미널로 작동합니다.



### 4.2.1. 포트 나열
✅ Verilog에서 포트 나열(Port List)이란?
Verilog의 **포트 나열(Port List)**은 모듈 정의 시 외부 환경과 상호작용하기 위해 사용하는 포트의 목록입니다. 

포트 리스트는 모듈의 입력, 출력, 양방향 포트를 정의하며, 외부와 데이터를 주고받는 인터페이스 역할을 합니다. 

하지만 외부와 상호작용하지 않는 경우, 포트를 가지지 않는 모듈도 가능합니다.

#### 📌 포트 나열의 주요 특징

1. 포트 리스트 포함 여부

    - 모듈은 선택적으로 포트 리스트를 포함할 수 있습니다.

    - 외부 환경과 상호작용하지 않는 경우, 포트 리스트가 없는 모듈도 작성 가능합니다

2. 포트 리스트 형식

    - 포트 리스트는 모듈 정의 시 괄호(()) 안에 나열됩니다.

    - 각 포트를 입력(input), 출력(output), 양방향(inout)으로 선언합니다.

3. 최상위 모듈

    - 시뮬레이션에서 최상위 모듈(예: 테스트 벤치)은 외부와 상호작용하지 않으므로 보통 포트를 가지지 않습니다.

#### 📌 포트 나열 예제

1. 포트를 가지는 모듈

```python
module a(input clk, input rst);
    // 내부 로직
endmodule
```

✔ 설명:

- a 모듈은 입력 포트 clk와 rst를 포함합니다.

- 이 포트를 통해 외부 신호를 받아 내부 로직을 수행합니다.

2. 포트를 가지지 않는 모듈

```verilog
module tb();
    // 테스트 벤치 로직
endmodule
```

✔ 설명:

- tb는 테스트 벤치로, 외부 환경과 상호작용하지 않으므로 포트를 가지지 않습니다.

- 시뮬레이션에서 최상위 모듈로 사용됩니다.

#### 📌 포트 나열 방식

Verilog에서는 포트를 나열하는 방식에 두 가지가 있습니다:

1. 암시적 선언 (Implicit Declaration)
    - 포트 리스트에서 이름만 나열하고, 이후에 별도로 선언합니다.

예제:
```verilog
module ImplicitPortExample(clk, rst, out);
    input clk, rst; // 입력 포트 선언
    output out;     // 출력 포트 선언

    assign out = clk & rst;
endmodule
```

✔ 설명:

- 포트 리스트에서 clk, rst, out을 나열하고 이후에 각각의 타입을 명시적으로 선언합니다.


2. 명시적 선언 (Explicit Declaration)
    - 포트 리스트에서 데이터 타입과 크기를 함께 명시합니다.

예제:

```verilog
module ExplicitPortExample(input clk, input rst, output out);
    assign out = clk & rst;
endmodule
```

✔ 설명:

- 입력과 출력의 타입(input, output)을 포트 리스트에서 바로 선언합니다.

- 가독성이 높아지고 코드가 간결해집니다.



### 4.2.2. 포트 선언
✅ Verilog에서 포트 선언(Port Declaration)이란?
Verilog의 포트 선언은 모듈의 입력, 출력, 양방향 포트를 정의하는 과정입니다.

포트는 모듈과 외부 환경 간의 데이터 전달을 담당하며, 각각의 포트는 특정 데이터 타입(wire, reg 등)을 가질 수 있습니다. 

포트 선언은 설계의 의도를 명확히 하고, 신호의 흐름을 정의하는 데 중요합니다.

#### 📌 포트 선언 키워드

| 키워드 | 포트의 타입 | 설명 |
|--------|------------|------|
| **input** | 입력 포트 | 외부에서 모듈로 신호를 받는 포트 |
| **output** | 출력 포트 | 모듈에서 외부로 신호를 보내는 포트 |
| **inout** | 입출력 포트 | 외부와 양방향으로 신호를 주고받는 포트 |

✔ 주의사항:

- input과 inout은 기본적으로 상태를 저장하지 않는 `wire` 타입으로 간주됩니다.

- output은 기본적으로 wire 타입이지만, 필요에 따라 상태를 저장할 수 있는 `reg` 타입으로 선언할 수 있습니다.

#### 📌 포트 데이터 타입

1. wire: 넷 타입 (기본값)

    - 상태를 저장하지 않으며, 항상 드라이버에 의해 값을 유도받습니다.

    - 대부분의 입력 및 출력 포트는 기본적으로 wire 타입입니다.

2. reg: 레지스터 타입

    - 상태를 저장할 수 있으며, 주로 출력 포트에서 사용됩니다.

    - 절차적 블록(always, initial) 내에서 값을 할당받습니다.

### 4.2.3. 포트 연결 규칙
✅ Verilog에서 포트 연결 규칙(Port Connection Rules)
Verilog의 포트 연결 규칙은 모듈 내부와 외부 간의 데이터 타입 및 연결 방식에 대한 명확한 규칙을 정의합니다. 

이를 통해 설계의 일관성을 유지하고, 데이터 흐름을 올바르게 처리할 수 있습니다. 

포트 연결은 입력, 출력, 입출력(inout) 포트에 따라 다르며, 크기와 연결 여부도 중요합니다.

📌 포트 연결 규칙

1. 입력 포트 (input)
    - 내부: 입력 포트는 반드시 넷(wire) 타입이어야 합니다.

    - 외부: 입력 포트는 reg 또는 넷(wire) 변수와 연결될 수 있습니다.

2. 출력 포트 (output)
    - 내부: 출력 포트는 reg 또는 넷(wire) 타입일 수 있습니다.

    - 외부: 출력 포트는 반드시 넷(wire)과 연결되어야 합니다.

3. 입출력 포트 (inout)
    - 내부: 입출력 포트는 반드시 넷(wire) 타입이어야 합니다.

    - 외부: 입출력 포트는 반드시 넷(wire)과 연결되어야 합니다.


#### 📌 크기 맞춤

모듈 내부와 외부를 연결할 때, 서로 다른 크기의 신호를 연결하는 것이 허용됩니다.

하지만 크기를 맞추는 것이 설계의 가독성과 유지보수성을 높이는 데 중요합니다.

✔ 예제: 크기가 다른 신호 연결

```verilog
module SizeMismatchExample(input [7:0] in_data, output [3:0] out_data);
    assign out_data = in_data[3:0]; // 크기를 맞추어 하위 4비트를 선택
endmodule

module TopModule;
    wire [7:0] large_data;
    wire [3:0] small_data;

    SizeMismatchExample instance (.in_data(large_data), .out_data(small_data));
endmodule

```
✔ 설명:

- large_data(8비트)와 small_data(4비트)는 크기가 다르지만 연결이 가능합니다.

- 내부적으로 하위 4비트를 선택하여 크기를 맞췄습니다.

#### 📌 연결되지 않는 포트

Verilog에서는 특정 포트를 연결하지 않고도 설계를 작성할 수 있습니다.

포트를 연결하지 않은 경우 해당 신호는 기본값을 가집니다 (z 또는 x).

✔ 예제: 연결되지 않은 포트 처리

```verilog
module UnconnectedPortExample(input wire a, output wire b);
    assign b = a; // a가 외부에서 연결되지 않으면 기본값(z)을 가짐
endmodule

module TopModule;
    wire x;

    UnconnectedPortExample instance (.a(), .b(x)); // 입력 a는 연결되지 않음
endmodule
```
✔ 설명:

- 입력 a가 외부에서 연결되지 않았으므로 기본값(z)을 가집니다.



### 4.2.4. 외부 신호에 포트 연결하기
✅ Verilog에서 외부 신호에 포트를 연결하기
Verilog에서는 모듈의 포트를 외부 신호와 연결하는 방법으로 위치에 의한 포트 연결과 이름에 의한 포트 연결을 제공합니다.

이 두 가지 방식은 모듈을 인스턴스화할 때 사용되며, 설계의 복잡도와 가독성에 따라 적절히 선택됩니다.

#### 📌 1. 위치에 의한 포트 연결

- 설명:
    - 포트 리스트의 순서대로 신호를 연결하는 방식입니다.
    - 인스턴스화 시 모듈 정의에서 지정된 순서대로 신호를 매핑합니다.

- 특징:

    - 간단하고 빠르게 연결 가능.

    - 포트 순서를 정확히 알고 있어야 합니다.

    - 포트 리스트가 많아지면 실수 가능성이 증가합니다.

✔ 예제:

```verilog
module AndGate(input wire a, b, output wire c);
    assign c = a & b; // AND 연산 수행
endmodule

module TopModule;
    wire x, y, z;

    // 위치 기반 연결
    AndGate and1 (x, y, z); // 순서대로 연결: a -> x, b -> y, c -> z

    initial begin
        $display("x = %b, y = %b -> z = %b", x, y, z);
    end
endmodule
```

✔ 설명:

-AndGate 모듈의 포트 리스트 순서(a, b, c)에 따라 신호(x, y, z)를 연결했습니다.

#### 📌 2. 이름에 의한 포트 연결

- 설명:
    - 각 포트 이름과 신호 이름을 명시적으로 매핑하여 연결하는 방식입니다.

- 특징:

    - 가독성이 높고 실수를 방지할 수 있음.

    - 포트 리스트가 많아질수록 유리함.

    - 순서와 관계없이 명확히 매핑 가능.

✔ 예제:

```verilog
module AndGate(input wire a, b, output wire c);
    assign c = a & b; // AND 연산 수행
endmodule

module TopModule;
    wire x, y, z;

    // 이름 기반 연결
    AndGate and1 (.a(x), .b(y), .c(z)); // 이름을 명시적으로 매핑

    initial begin
        $display("x = %b, y = %b -> z = %b", x, y, z);
    end
endmodule
```

✔ 설명:

- 각 포트(a, b, c)를 신호(x, y, z)와 명시적으로 매핑하여 연결했습니다.




### 4.3. 계층적 이름
✅ Verilog에서 계층적 이름(Hierarchical Naming)이란?
Verilog의 **계층적 이름(Hierarchical Naming)**은 설계 계층 구조를 따라 각 모듈과 신호를 고유하게 참조하는 방법입니다.

계층적 설계는 복잡한 시스템을 작은 블록으로 나누어 관리하며, 모듈성, 재사용성, 디버깅의 용이성을 제공합니다. 

계층적 이름은 최상위 모듈부터 시작하여 하위 모듈과 신호를 도트(.)로 구분하여 참조합니다.

#### 📌 계층적 이름의 주요 특징

1. 최상위 모듈 (root)

    - 최상위 모듈은 다른 모듈에 의해 파생되지 않으며, 설계 계층의 시작점입니다.

2. 하위 블록 연결

    - 하위 블록은 최상위 모듈 아래에 연결되며, 계층적 경로를 따라 참조됩니다.

    - 예: top.a1.rst는 최상위 모듈 top 아래에 있는 하위 모듈 a1의 신호 rst를 참조합니다.

3. 고유 이름 지정

    - 각 지시어(모듈, 변수 등)는 계층적 경로 이름을 통해 설계 내에서 고유하게 식별됩니다.

4. 디버깅 지원

    - $display 태스크에서 %m 포맷 명세자를 사용하여 현재 계층적 수준을 확인할 수 있습니다.


