{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port usb_uart -pg 1 -lvl 5 -x 1260 -y 1080 -defaultsOSRD
preplace port gpio_rtl_0 -pg 1 -lvl 5 -x 1260 -y 720 -defaultsOSRD
preplace port CM3_CODE_AXI3 -pg 1 -lvl 5 -x 1260 -y 80 -defaultsOSRD
preplace port sys_clock -pg 1 -lvl 0 -x -180 -y 920 -defaultsOSRD
preplace port TDI -pg 1 -lvl 0 -x -180 -y 340 -defaultsOSRD
preplace port nTRST -pg 1 -lvl 0 -x -180 -y 310 -defaultsOSRD
preplace port reset -pg 1 -lvl 0 -x -180 -y 960 -defaultsOSRD
preplace port SWDI -pg 1 -lvl 0 -x -180 -y 280 -defaultsOSRD
preplace port SWCLK -pg 1 -lvl 0 -x -180 -y 250 -defaultsOSRD
preplace port SWDOEN -pg 1 -lvl 5 -x 1260 -y 240 -defaultsOSRD
preplace port SWDO -pg 1 -lvl 5 -x 1260 -y 210 -defaultsOSRD
preplace port JTAGTOP -pg 1 -lvl 5 -x 1260 -y 180 -defaultsOSRD
preplace port JTAGNSW -pg 1 -lvl 5 -x 1260 -y 150 -defaultsOSRD
preplace port ext_clock -pg 1 -lvl 5 -x 1260 -y 830 -defaultsOSRD
preplace port locked -pg 1 -lvl 5 -x 1260 -y 990 -defaultsOSRD
preplace port TDO -pg 1 -lvl 5 -x 1260 -y 270 -defaultsOSRD
preplace port SWV -pg 1 -lvl 5 -x 1260 -y 360 -defaultsOSRD
preplace port nTDOEN -pg 1 -lvl 5 -x 1260 -y 300 -defaultsOSRD
preplace portBus CFGITCMEN -pg 1 -lvl 0 -x -180 -y 170 -defaultsOSRD
preplace portBus M3_RESET_OUT -pg 1 -lvl 5 -x 1260 -y 860 -defaultsOSRD
preplace inst Clocks_and_Resets -pg 1 -lvl 3 -x 800 -y 940 -defaultsOSRD
preplace inst Cortex_M3_0 -pg 1 -lvl 3 -x 800 -y 210 -defaultsOSRD
preplace inst axi_bram_ctrl_0 -pg 1 -lvl 3 -x 800 -y 520 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 3 -x 800 -y 730 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 2 -x 390 -y 640 -defaultsOSRD
preplace inst axi_uartlite_0 -pg 1 -lvl 3 -x 800 -y 1110 -defaultsOSRD
preplace inst blk_mem_gen_0 -pg 1 -lvl 4 -x 1140 -y 590 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -x 390 -y 1330 -defaultsOSRD
preplace inst xlconstant_1 -pg 1 -lvl 1 -x 100 -y 1170 -defaultsOSRD
preplace inst xlconstant_2 -pg 1 -lvl 1 -x 100 -y 870 -defaultsOSRD
preplace inst xlconstant_3 -pg 1 -lvl 1 -x 100 -y 970 -defaultsOSRD
preplace inst xlconstant_4 -pg 1 -lvl 1 -x 100 -y 1070 -defaultsOSRD
preplace inst xlconstant_5 -pg 1 -lvl 1 -x 100 -y 1270 -defaultsOSRD
preplace inst xlconstant_6 -pg 1 -lvl 1 -x 100 -y 1370 -defaultsOSRD
preplace inst xlconstant_7 -pg 1 -lvl 1 -x 100 -y 1470 -defaultsOSRD
preplace netloc axi_uartlite_0_interrupt 1 1 3 250 1200 530J 1210 990
preplace netloc clk_wiz_0_clk_out1 1 1 4 200 480 570 830 1020 830 NJ
preplace netloc proc_sys_reset_1_interconnect_aresetn 1 2 2 600 1220 1000
preplace netloc proc_sys_reset_1_peripheral_aresetn 1 1 3 240 810 NJ 810 1000
preplace netloc sys_clock_1 1 0 3 -150J 1540 200J 920 NJ
preplace netloc xlconcat_0_dout 1 2 1 550 130n
preplace netloc Clocks_and_Resets_sysresetn 1 2 3 590 1200 1030 860 NJ
preplace netloc Clocks_and_Resets_dbgresetn 1 2 2 610 430 1010
preplace netloc TDI_1 1 0 3 -150J 330 NJ 330 NJ
preplace netloc nTRST_1 1 0 3 NJ 310 NJ 310 NJ
preplace netloc Cortex_M3_0_SYSRESETREQ 1 2 2 610 440 1000
preplace netloc reset_1 1 0 3 -160J 1530 210J 960 NJ
preplace netloc SWDI_1 1 0 3 NJ 280 NJ 280 580J
preplace netloc SWCLK_1 1 0 3 NJ 250 NJ 250 580J
preplace netloc Cortex_M3_0_SWDOEN 1 3 2 NJ 240 NJ
preplace netloc Cortex_M3_0_SWDO 1 3 2 1030J 210 NJ
preplace netloc Cortex_M3_0_JTAGTOP 1 3 2 1040J 180 NJ
preplace netloc Cortex_M3_0_JTAGNSW 1 3 2 1030J 150 NJ
preplace netloc xlconstant_2_dout 1 1 1 240J 870n
preplace netloc xlconstant_3_dout 1 1 1 230J 970n
preplace netloc xlconstant_4_dout 1 1 1 220J 1070n
preplace netloc xlconstant_1_dout 1 1 1 190J 1170n
preplace netloc xlconstant_5_dout 1 1 1 180J 1270n
preplace netloc xlconstant_6_dout 1 1 1 180J 1370n
preplace netloc xlconstant_7_dout 1 1 1 240J 1400n
preplace netloc CFGITCMEN_1 1 0 3 NJ 170 NJ 170 NJ
preplace netloc Clocks_and_Resets_locked 1 3 2 NJ 990 NJ
preplace netloc Cortex_M3_0_TDO 1 3 2 NJ 260 1240J
preplace netloc Cortex_M3_0_SWV 1 3 2 NJ 360 NJ
preplace netloc Cortex_M3_0_nTDOEN 1 3 2 NJ 280 1240J
preplace netloc Cortex_M3_0_CM3_SYS_AXI3 1 1 3 190 420 NJ 420 1010
preplace netloc axi_interconnect_0_M00_AXI 1 2 1 540 620n
preplace netloc Cortex_M3_0_CM3_CODE_AXI3 1 3 2 NJ 80 NJ
preplace netloc axi_uartlite_0_UART 1 3 2 1040J 1080 NJ
preplace netloc axi_gpio_0_GPIO 1 3 2 1040J 720 NJ
preplace netloc axi_interconnect_0_M01_AXI 1 2 1 530 640n
preplace netloc axi_interconnect_0_M02_AXI 1 2 1 560 500n
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 3 1 1040J 520n
levelinfo -pg 1 -180 100 390 800 1140 1260
pagesize -pg 1 -db -bbox -sgen -340 0 1440 1700
"
}
0
