<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(280,110)" to="(280,270)"/>
    <wire from="(310,330)" to="(310,350)"/>
    <wire from="(280,110)" to="(340,110)"/>
    <wire from="(100,110)" to="(100,210)"/>
    <wire from="(390,100)" to="(470,100)"/>
    <wire from="(460,160)" to="(480,160)"/>
    <wire from="(470,120)" to="(480,120)"/>
    <wire from="(50,210)" to="(60,210)"/>
    <wire from="(310,170)" to="(310,330)"/>
    <wire from="(460,160)" to="(460,190)"/>
    <wire from="(310,170)" to="(340,170)"/>
    <wire from="(60,80)" to="(120,80)"/>
    <wire from="(390,190)" to="(460,190)"/>
    <wire from="(120,180)" to="(180,180)"/>
    <wire from="(280,330)" to="(310,330)"/>
    <wire from="(470,100)" to="(470,120)"/>
    <wire from="(280,300)" to="(280,330)"/>
    <wire from="(230,200)" to="(340,200)"/>
    <wire from="(100,220)" to="(180,220)"/>
    <wire from="(230,90)" to="(340,90)"/>
    <wire from="(100,110)" to="(180,110)"/>
    <wire from="(100,210)" to="(100,220)"/>
    <wire from="(530,140)" to="(600,140)"/>
    <wire from="(120,80)" to="(120,180)"/>
    <wire from="(340,80)" to="(340,90)"/>
    <wire from="(120,80)" to="(180,80)"/>
    <wire from="(60,210)" to="(100,210)"/>
    <comp lib="0" loc="(60,210)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(390,100)" name="AND Gate">
      <a name="label" val="And2"/>
    </comp>
    <comp lib="1" loc="(530,140)" name="OR Gate">
      <a name="label" val="Or2"/>
    </comp>
    <comp lib="6" loc="(276,80)" name="Text">
      <a name="text" val="temp1"/>
    </comp>
    <comp lib="1" loc="(280,270)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="1" loc="(230,200)" name="OR Gate">
      <a name="label" val="Or1"/>
    </comp>
    <comp lib="0" loc="(600,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(390,190)" name="AND Gate">
      <a name="label" val="And3"/>
    </comp>
    <comp lib="6" loc="(289,148)" name="Text">
      <a name="text" val="notchave"/>
    </comp>
    <comp lib="6" loc="(423,79)" name="Text">
      <a name="text" val="tmp3"/>
    </comp>
    <comp lib="1" loc="(230,90)" name="AND Gate">
      <a name="label" val="And1"/>
    </comp>
    <comp lib="6" loc="(412,213)" name="Text">
      <a name="text" val="tmp4"/>
    </comp>
    <comp lib="0" loc="(310,350)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Chave"/>
    </comp>
    <comp lib="6" loc="(255,219)" name="Text">
      <a name="text" val="temp2"/>
    </comp>
    <comp lib="0" loc="(60,80)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
  </circuit>
</project>
