TimeQuest Timing Analyzer report for project
Fri Dec 04 00:10:23 2015
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; project                                                         ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.42 MHz ; 6.42 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -154.820 ; -9278.504     ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.547 ; -26.973       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -1024.567             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -154.820 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 155.861    ;
; -154.820 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 155.861    ;
; -154.587 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 155.627    ;
; -154.587 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 155.627    ;
; -154.458 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.495    ;
; -154.458 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.495    ;
; -154.450 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.004     ; 155.484    ;
; -154.441 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.478    ;
; -154.441 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.478    ;
; -154.431 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.473      ; 155.942    ;
; -154.310 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.347    ;
; -154.310 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.347    ;
; -154.244 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.281    ;
; -154.244 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.281    ;
; -154.225 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.261    ;
; -154.225 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.261    ;
; -154.217 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.002      ; 155.257    ;
; -154.209 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.246    ;
; -154.209 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.246    ;
; -154.208 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.244    ;
; -154.208 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.244    ;
; -154.205 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.003      ; 155.246    ;
; -154.172 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.209    ;
; -154.172 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.209    ;
; -154.166 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.203    ;
; -154.166 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.203    ;
; -154.088 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 155.118    ;
; -154.083 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 155.123    ;
; -154.077 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.113    ;
; -154.077 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.113    ;
; -154.071 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 155.101    ;
; -154.069 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.576    ;
; -154.052 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.559    ;
; -154.050 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.087    ;
; -154.050 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.087    ;
; -154.011 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.047    ;
; -154.011 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.047    ;
; -153.978 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.473      ; 155.489    ;
; -153.976 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.012    ;
; -153.976 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 155.012    ;
; -153.963 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.000    ;
; -153.963 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 155.000    ;
; -153.962 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.002      ; 155.002    ;
; -153.952 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.989    ;
; -153.952 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.989    ;
; -153.940 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.970    ;
; -153.939 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 154.979    ;
; -153.939 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.975    ;
; -153.939 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.975    ;
; -153.933 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.969    ;
; -153.933 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.969    ;
; -153.921 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.428    ;
; -153.883 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.001      ; 154.922    ;
; -153.874 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.904    ;
; -153.859 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; 0.002      ; 154.899    ;
; -153.855 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.362    ;
; -153.855 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.891    ;
; -153.849 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; 0.002      ; 154.889    ;
; -153.843 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.001     ; 154.880    ;
; -153.839 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.869    ;
; -153.838 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.874    ;
; -153.826 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.001     ; 154.863    ;
; -153.820 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.327    ;
; -153.817 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.853    ;
; -153.817 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.853    ;
; -153.808 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.845    ;
; -153.808 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.845    ;
; -153.802 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.832    ;
; -153.796 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.826    ;
; -153.783 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.290    ;
; -153.777 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.284    ;
; -153.730 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.766    ;
; -153.730 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.766    ;
; -153.722 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.759    ;
; -153.722 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.759    ;
; -153.721 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 154.757    ;
; -153.719 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.755    ;
; -153.719 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.755    ;
; -153.714 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.751    ;
; -153.714 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 154.751    ;
; -153.707 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.743    ;
; -153.704 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 154.740    ;
; -153.695 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.001     ; 154.732    ;
; -153.680 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.710    ;
; -153.661 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.168    ;
; -153.641 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.677    ;
; -153.629 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.001     ; 154.666    ;
; -153.616 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.123    ;
; -153.606 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.642    ;
; -153.600 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.002     ; 154.636    ;
; -153.599 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.106    ;
; -153.594 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.001     ; 154.631    ;
; -153.593 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.623    ;
; -153.583 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.002     ; 154.619    ;
; -153.582 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 154.612    ;
; -153.577 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.613    ;
; -153.575 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.611    ;
; -153.575 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.002     ; 154.611    ;
; -153.574 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.469      ; 155.081    ;
; -153.573 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 154.609    ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.547 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clk          ; clk         ; -0.500       ; 4.667      ; 0.906      ;
; -3.434 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clk          ; clk         ; -0.500       ; 4.667      ; 1.019      ;
; -1.975 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clk          ; clk         ; -0.500       ; 4.625      ; 2.436      ;
; -1.808 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clk          ; clk         ; -0.500       ; 4.673      ; 2.651      ;
; -1.784 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clk          ; clk         ; -0.500       ; 4.673      ; 2.675      ;
; -1.783 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clk          ; clk         ; -0.500       ; 4.673      ; 2.676      ;
; -1.772 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clk          ; clk         ; -0.500       ; 4.638      ; 2.652      ;
; -1.750 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clk          ; clk         ; -0.500       ; 4.638      ; 2.674      ;
; -1.749 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clk          ; clk         ; -0.500       ; 4.638      ; 2.675      ;
; -1.592 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clk          ; clk         ; -0.500       ; 4.673      ; 2.867      ;
; -1.558 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clk          ; clk         ; -0.500       ; 4.638      ; 2.866      ;
; -1.292 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clk          ; clk         ; -0.500       ; 4.617      ; 3.111      ;
; -1.030 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clk          ; clk         ; -0.500       ; 4.683      ; 3.439      ;
; -0.993 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clk          ; clk         ; -0.500       ; 4.648      ; 3.441      ;
; -0.906 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clk          ; clk         ; -0.500       ; 4.619      ; 3.499      ;
; 0.445  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.622  ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.623  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.630  ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630  ; BuffReg16:RB_inst|output[4]                                                      ; BuffReg16:RM|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.632  ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.640  ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.729  ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.729  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.731  ; BuffReg16:RB_inst|output[1]                                                      ; BuffReg16:RM|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.732  ; BuffReg16:RB_inst|output[12]                                                     ; BuffReg16:RM|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.018      ;
; 0.733  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.019      ;
; 0.744  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.030      ;
; 0.764  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.764  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.765  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.767  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.960  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.969  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.970  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.971  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.996  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.002  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.010  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.019  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.304      ;
; 1.060  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BuffReg16:RY|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.064  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.064  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.096  ; registerFile:inst8|Reg16:reg11|output[1]                                         ; BuffReg16:RA|output[1]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.381      ;
; 1.147  ; registerFile:inst8|Reg16:reg11|output[4]                                         ; BuffReg16:RA|output[4]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.432      ;
; 1.147  ; registerFile:inst8|Reg16:reg9|output[0]                                          ; BuffReg16:RA|output[0]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.432      ;
; 1.152  ; registerFile:inst8|Reg16:reg11|output[5]                                         ; BuffReg16:RA|output[5]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.437      ;
; 1.174  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk          ; clk         ; 0.000        ; 0.005      ; 1.465      ;
; 1.193  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.482      ;
; 1.213  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.502      ;
; 1.214  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.502      ;
; 1.218  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.507      ;
; 1.222  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[0]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.225  ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 1.505      ;
; 1.266  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk          ; clk         ; 0.000        ; 0.005      ; 1.557      ;
; 1.273  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk          ; clk         ; 0.000        ; 0.005      ; 1.564      ;
; 1.278  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.559      ;
; 1.285  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.572      ;
; 1.288  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.005      ; 1.579      ;
; 1.288  ; registerFile:inst8|Reg16:reg2|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.575      ;
; 1.293  ; registerFile:inst8|Reg16:reg2|output[11]                                         ; BuffReg16:RA|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.579      ;
; 1.297  ; registerFile:inst8|Reg16:reg2|output[14]                                         ; BuffReg16:RB_inst|output[14]                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.584      ;
; 1.304  ; registerFile:inst8|Reg16:reg2|output[13]                                         ; BuffReg16:RB_inst|output[13]                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.591      ;
; 1.306  ; registerFile:inst8|Reg16:reg3|output[12]                                         ; BuffReg16:RB_inst|output[12]                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.593      ;
; 1.307  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg12|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.013      ; 1.606      ;
; 1.307  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg13|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.013      ; 1.606      ;
; 1.308  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg5|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.016      ; 1.610      ;
; 1.308  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg6|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.016      ; 1.610      ;
; 1.311  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg15|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.013      ; 1.610      ;
; 1.315  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg14|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.013      ; 1.614      ;
; 1.316  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg6|output[7]                                          ; clk          ; clk         ; 0.000        ; 0.016      ; 1.618      ;
; 1.316  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg5|output[7]                                          ; clk          ; clk         ; 0.000        ; 0.016      ; 1.618      ;
; 1.320  ; ControlUnit:inst2|pc_enable                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk          ; clk         ; 0.000        ; 0.563      ; 2.169      ;
; 1.320  ; ControlUnit:inst2|pc_enable                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clk          ; clk         ; 0.000        ; 0.563      ; 2.169      ;
; 1.325  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg14|output[6]                                         ; clk          ; clk         ; 0.000        ; 0.021      ; 1.632      ;
; 1.329  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg15|output[6]                                         ; clk          ; clk         ; 0.000        ; 0.021      ; 1.636      ;
; 1.355  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.643      ;
; 1.359  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.640      ;
; 1.372  ; ControlUnit:inst2|pc_select                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk          ; clk         ; 0.000        ; 0.562      ; 2.220      ;
; 1.372  ; ControlUnit:inst2|pc_select                                                      ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clk          ; clk         ; 0.000        ; 0.562      ; 2.220      ;
; 1.407  ; BuffReg16:RB_inst|output[7]                                                      ; BuffReg16:RM|output[7]                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.689      ;
; 1.409  ; IO_MemoryInterface:inst12|Reg_16:SWITCHES|lpm_ff:lpm_ff_component|dffs[1]        ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.195      ;
; 1.438  ; registerFile:inst8|Reg16:reg15|output[13]                                        ; BuffReg16:RA|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.725      ;
; 1.441  ; registerFile:inst8|Reg16:reg11|output[11]                                        ; BuffReg16:RA|output[11]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.726      ;
; 1.441  ; registerFile:inst8|Reg16:reg11|output[6]                                         ; BuffReg16:RA|output[6]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.726      ;
; 1.473  ; registerFile:inst8|Reg16:reg3|output[14]                                         ; BuffReg16:RB_inst|output[14]                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.760      ;
; 1.487  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg4|output[6]                                          ; clk          ; clk         ; 0.000        ; 0.020      ; 1.793      ;
; 1.489  ; registerFile:inst8|Reg16:reg14|output[9]                                         ; BuffReg16:RB_inst|output[9]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.491  ; registerFile:inst8|Reg16:reg14|output[10]                                        ; BuffReg16:RB_inst|output[10]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.777      ;
; 1.492  ; registerFile:inst8|Reg16:reg14|output[12]                                        ; BuffReg16:RB_inst|output[12]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; registerFile:inst8|Reg16:reg14|output[3]                                         ; BuffReg16:RB_inst|output[3]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.778      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 155.402 ; 155.402 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.878   ; 4.878   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 4.369   ; 4.369   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 4.575   ; 4.575   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 4.549   ; 4.549   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.878   ; 4.878   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.692   ; 0.692   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.672   ; 0.672   ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.314   ; 0.314   ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.210   ; 0.210   ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.692   ; 0.692   ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.325   ; 0.325   ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.299   ; 0.299   ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.264   ; 0.264   ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.198  ; -0.198  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.179  ; -0.179  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.096   ; 0.096   ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -3.675 ; -3.675 ; Rise       ; clk             ;
; key[*]    ; clk        ; -4.121 ; -4.121 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -4.121 ; -4.121 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -4.327 ; -4.327 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -4.301 ; -4.301 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -4.630 ; -4.630 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.446  ; 0.446  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.424 ; -0.424 ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.066 ; -0.066 ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.038  ; 0.038  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.444 ; -0.444 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.077 ; -0.077 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.051 ; -0.051 ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.016 ; -0.016 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.446  ; 0.446  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.427  ; 0.427  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.152  ; 0.152  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 8.321  ; 8.321  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 9.331  ; 9.331  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 8.326  ; 8.326  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 8.034  ; 8.034  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 7.474  ; 7.474  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 8.684  ; 8.684  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 28.591 ; 28.591 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 13.461 ; 13.461 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 14.127 ; 14.127 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 16.451 ; 16.451 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 16.972 ; 16.972 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 17.445 ; 17.445 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 18.874 ; 18.874 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 19.774 ; 19.774 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 20.705 ; 20.705 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 22.192 ; 22.192 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 23.883 ; 23.883 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 25.082 ; 25.082 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 25.123 ; 25.123 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 26.108 ; 26.108 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 26.164 ; 26.164 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 27.448 ; 27.448 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 28.591 ; 28.591 ; Rise       ; clk             ;
; b_select    ; clk        ; 9.753  ; 9.753  ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 8.680  ; 8.680  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 8.377  ; 8.377  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 7.921  ; 7.921  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 8.403  ; 8.403  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 7.827  ; 7.827  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 8.385  ; 8.385  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 8.258  ; 8.258  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 8.012  ; 8.012  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 8.343  ; 8.343  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 8.079  ; 8.079  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 8.553  ; 8.553  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 7.959  ; 7.959  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 8.228  ; 8.228  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 8.006  ; 8.006  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 8.086  ; 8.086  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 8.146  ; 8.146  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 8.816  ; 8.816  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 7.953  ; 7.953  ; Rise       ; clk             ;
; incSelect   ; clk        ; 7.324  ; 7.324  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 9.530  ; 9.530  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 7.411  ; 7.411  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 7.449  ; 7.449  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 8.014  ; 8.014  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 7.838  ; 7.838  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 7.681  ; 7.681  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 7.649  ; 7.649  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 8.747  ; 8.747  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 8.348  ; 8.348  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 8.073  ; 8.073  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 8.614  ; 8.614  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 7.655  ; 7.655  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 7.873  ; 7.873  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 8.861  ; 8.861  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 9.530  ; 9.530  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 7.739  ; 7.739  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 8.201  ; 8.201  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 8.024  ; 8.024  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 8.026  ; 8.026  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 11.796 ; 11.796 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 10.127 ; 10.127 ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 10.079 ; 10.079 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 9.933  ; 9.933  ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 10.864 ; 10.864 ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 9.946  ; 9.946  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 10.461 ; 10.461 ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 10.193 ; 10.193 ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 10.543 ; 10.543 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 10.844 ; 10.844 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 9.890  ; 9.890  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 11.002 ; 11.002 ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 11.796 ; 11.796 ; Rise       ; clk             ;
; ma_select   ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
; memRead     ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
; memWrite    ; clk        ; 8.952  ; 8.952  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.286  ; 8.286  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.920  ; 7.920  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.836  ; 8.836  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 7.350  ; 7.350  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 8.482  ; 8.482  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.435  ; 8.435  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 7.833  ; 7.833  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.653  ; 8.653  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 8.136  ; 8.136  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.437  ; 8.437  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 8.764  ; 8.764  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.004  ; 8.004  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 8.274  ; 8.274  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 9.162  ; 9.162  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 9.066  ; 9.066  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 13.042 ; 13.042 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 11.937 ; 11.937 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 11.668 ; 11.668 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 11.860 ; 11.860 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 11.048 ; 11.048 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 11.542 ; 11.542 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 11.290 ; 11.290 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 11.304 ; 11.304 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 11.279 ; 11.279 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 11.606 ; 11.606 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 11.597 ; 11.597 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 11.642 ; 11.642 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 11.573 ; 11.573 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 12.195 ; 12.195 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 12.630 ; 12.630 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 13.042 ; 13.042 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 11.900 ; 11.900 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 11.169 ; 11.169 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 11.520 ; 11.520 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 11.697 ; 11.697 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 11.177 ; 11.177 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 12.449 ; 12.449 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 11.529 ; 11.529 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 11.785 ; 11.785 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 12.271 ; 12.271 ; Fall       ; clk             ;
; hex0[*]     ; clk        ; 13.015 ; 13.015 ; Fall       ; clk             ;
;  hex0[0]    ; clk        ; 11.570 ; 11.570 ; Fall       ; clk             ;
;  hex0[1]    ; clk        ; 11.215 ; 11.215 ; Fall       ; clk             ;
;  hex0[2]    ; clk        ; 11.575 ; 11.575 ; Fall       ; clk             ;
;  hex0[3]    ; clk        ; 13.015 ; 13.015 ; Fall       ; clk             ;
;  hex0[4]    ; clk        ; 11.653 ; 11.653 ; Fall       ; clk             ;
;  hex0[5]    ; clk        ; 11.735 ; 11.735 ; Fall       ; clk             ;
;  hex0[6]    ; clk        ; 12.854 ; 12.854 ; Fall       ; clk             ;
; ledG[*]     ; clk        ; 12.218 ; 12.218 ; Fall       ; clk             ;
;  ledG[0]    ; clk        ; 11.223 ; 11.223 ; Fall       ; clk             ;
;  ledG[1]    ; clk        ; 11.210 ; 11.210 ; Fall       ; clk             ;
;  ledG[2]    ; clk        ; 11.220 ; 11.220 ; Fall       ; clk             ;
;  ledG[3]    ; clk        ; 12.001 ; 12.001 ; Fall       ; clk             ;
;  ledG[4]    ; clk        ; 11.433 ; 11.433 ; Fall       ; clk             ;
;  ledG[5]    ; clk        ; 11.551 ; 11.551 ; Fall       ; clk             ;
;  ledG[6]    ; clk        ; 12.218 ; 12.218 ; Fall       ; clk             ;
;  ledG[7]    ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 7.474  ; 7.474  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 8.321  ; 8.321  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 9.331  ; 9.331  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 8.326  ; 8.326  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 8.034  ; 8.034  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 7.474  ; 7.474  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 8.684  ; 8.684  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 9.164  ; 9.164  ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 9.802  ; 9.802  ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 10.213 ; 10.213 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 9.995  ; 9.995  ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 10.554 ; 10.554 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 9.815  ; 9.815  ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 10.102 ; 10.102 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 9.864  ; 9.864  ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 10.483 ; 10.483 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 10.734 ; 10.734 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 9.165  ; 9.165  ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 10.350 ; 10.350 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 11.598 ; 11.598 ; Rise       ; clk             ;
; b_select    ; clk        ; 9.753  ; 9.753  ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 8.680  ; 8.680  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 8.377  ; 8.377  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 7.921  ; 7.921  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 8.403  ; 8.403  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 7.827  ; 7.827  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 8.385  ; 8.385  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 8.258  ; 8.258  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 8.012  ; 8.012  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 8.343  ; 8.343  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 8.079  ; 8.079  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 8.553  ; 8.553  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 7.959  ; 7.959  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 8.228  ; 8.228  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 8.006  ; 8.006  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 8.086  ; 8.086  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 8.146  ; 8.146  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 8.816  ; 8.816  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 7.953  ; 7.953  ; Rise       ; clk             ;
; incSelect   ; clk        ; 7.324  ; 7.324  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 7.411  ; 7.411  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 7.411  ; 7.411  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 7.449  ; 7.449  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 8.014  ; 8.014  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 7.838  ; 7.838  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 7.681  ; 7.681  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 7.649  ; 7.649  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 8.747  ; 8.747  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 8.348  ; 8.348  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 8.073  ; 8.073  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 8.614  ; 8.614  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 7.655  ; 7.655  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 7.873  ; 7.873  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 8.861  ; 8.861  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 9.530  ; 9.530  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 7.739  ; 7.739  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 8.201  ; 8.201  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 8.024  ; 8.024  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 8.026  ; 8.026  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 8.520  ; 8.520  ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 9.651  ; 9.651  ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 9.315  ; 9.315  ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 9.214  ; 9.214  ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 9.049  ; 9.049  ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 8.849  ; 8.849  ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 8.520  ; 8.520  ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 9.249  ; 9.249  ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 9.037  ; 9.037  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 9.464  ; 9.464  ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 9.560  ; 9.560  ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 9.164  ; 9.164  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 9.851  ; 9.851  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 9.465  ; 9.465  ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 9.685  ; 9.685  ; Rise       ; clk             ;
; ma_select   ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
; memRead     ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
; memWrite    ; clk        ; 8.952  ; 8.952  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 7.350  ; 7.350  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.286  ; 8.286  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.920  ; 7.920  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.836  ; 8.836  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 7.350  ; 7.350  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 8.482  ; 8.482  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.435  ; 8.435  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 7.833  ; 7.833  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.653  ; 8.653  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 8.136  ; 8.136  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.437  ; 8.437  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 8.764  ; 8.764  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.004  ; 8.004  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 8.274  ; 8.274  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 9.162  ; 9.162  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 9.066  ; 9.066  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 11.048 ; 11.048 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 11.937 ; 11.937 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 11.668 ; 11.668 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 11.860 ; 11.860 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 11.048 ; 11.048 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 11.542 ; 11.542 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 11.290 ; 11.290 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 11.304 ; 11.304 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 11.279 ; 11.279 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 11.606 ; 11.606 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 11.597 ; 11.597 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 11.642 ; 11.642 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 11.573 ; 11.573 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 12.195 ; 12.195 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 12.630 ; 12.630 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 13.042 ; 13.042 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 11.900 ; 11.900 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 11.169 ; 11.169 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 11.520 ; 11.520 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 11.697 ; 11.697 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 11.177 ; 11.177 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 12.449 ; 12.449 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 11.529 ; 11.529 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 11.785 ; 11.785 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 12.271 ; 12.271 ; Fall       ; clk             ;
; hex0[*]     ; clk        ; 11.215 ; 11.215 ; Fall       ; clk             ;
;  hex0[0]    ; clk        ; 11.570 ; 11.570 ; Fall       ; clk             ;
;  hex0[1]    ; clk        ; 11.215 ; 11.215 ; Fall       ; clk             ;
;  hex0[2]    ; clk        ; 11.575 ; 11.575 ; Fall       ; clk             ;
;  hex0[3]    ; clk        ; 13.015 ; 13.015 ; Fall       ; clk             ;
;  hex0[4]    ; clk        ; 11.653 ; 11.653 ; Fall       ; clk             ;
;  hex0[5]    ; clk        ; 11.735 ; 11.735 ; Fall       ; clk             ;
;  hex0[6]    ; clk        ; 12.854 ; 12.854 ; Fall       ; clk             ;
; ledG[*]     ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
;  ledG[0]    ; clk        ; 11.223 ; 11.223 ; Fall       ; clk             ;
;  ledG[1]    ; clk        ; 11.210 ; 11.210 ; Fall       ; clk             ;
;  ledG[2]    ; clk        ; 11.220 ; 11.220 ; Fall       ; clk             ;
;  ledG[3]    ; clk        ; 12.001 ; 12.001 ; Fall       ; clk             ;
;  ledG[4]    ; clk        ; 11.433 ; 11.433 ; Fall       ; clk             ;
;  ledG[5]    ; clk        ; 11.551 ; 11.551 ; Fall       ; clk             ;
;  ledG[6]    ; clk        ; 12.218 ; 12.218 ; Fall       ; clk             ;
;  ledG[7]    ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -60.181 ; -3403.815     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.136 ; -6.482        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -909.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -60.181 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.190     ; 61.023     ;
; -60.070 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 61.104     ;
; -60.070 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 61.104     ;
; -60.043 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.883     ;
; -60.042 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.882     ;
; -60.013 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.190     ; 60.855     ;
; -59.990 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.830     ;
; -59.985 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 61.018     ;
; -59.985 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 61.018     ;
; -59.938 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.778     ;
; -59.932 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.964     ;
; -59.932 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.964     ;
; -59.931 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.963     ;
; -59.931 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.963     ;
; -59.921 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.761     ;
; -59.915 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.755     ;
; -59.906 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.746     ;
; -59.879 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.911     ;
; -59.879 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.911     ;
; -59.875 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.715     ;
; -59.874 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.714     ;
; -59.847 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.878     ;
; -59.847 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.878     ;
; -59.846 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.877     ;
; -59.846 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.877     ;
; -59.832 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.004     ; 60.860     ;
; -59.827 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.859     ;
; -59.827 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.859     ;
; -59.822 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.662     ;
; -59.820 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.660     ;
; -59.811 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.651     ;
; -59.810 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.842     ;
; -59.810 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.842     ;
; -59.804 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.836     ;
; -59.804 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.836     ;
; -59.795 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.827     ;
; -59.795 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.827     ;
; -59.794 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.825     ;
; -59.794 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.825     ;
; -59.770 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.610     ;
; -59.760 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.600     ;
; -59.753 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.593     ;
; -59.747 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.587     ;
; -59.742 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.773     ;
; -59.742 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.773     ;
; -59.740 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; 0.001      ; 60.773     ;
; -59.738 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.578     ;
; -59.725 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.756     ;
; -59.725 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.756     ;
; -59.719 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.002      ; 60.753     ;
; -59.719 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.750     ;
; -59.719 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.750     ;
; -59.711 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.551     ;
; -59.710 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.741     ;
; -59.710 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.741     ;
; -59.709 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.741     ;
; -59.709 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.741     ;
; -59.705 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.545     ;
; -59.700 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.732     ;
; -59.700 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.732     ;
; -59.694 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.720     ;
; -59.693 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.719     ;
; -59.682 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 60.715     ;
; -59.674 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.514     ;
; -59.652 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.492     ;
; -59.649 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|extend[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 60.682     ;
; -59.649 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.681     ;
; -59.649 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.681     ;
; -59.643 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.483     ;
; -59.641 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.667     ;
; -59.636 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; 0.001      ; 60.669     ;
; -59.628 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; 0.001      ; 60.661     ;
; -59.624 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.655     ;
; -59.624 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.655     ;
; -59.615 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.646     ;
; -59.615 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.646     ;
; -59.614 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_select    ; clk          ; clk         ; 1.000        ; 0.000      ; 60.646     ;
; -59.607 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; 0.001      ; 60.640     ;
; -59.602 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.633     ;
; -59.601 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.632     ;
; -59.600 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.632     ;
; -59.600 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.632     ;
; -59.594 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.626     ;
; -59.594 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.626     ;
; -59.592 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.432     ;
; -59.589 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.615     ;
; -59.587 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.427     ;
; -59.581 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 60.613     ;
; -59.580 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; 0.000      ; 60.612     ;
; -59.572 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.412     ;
; -59.572 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.598     ;
; -59.566 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.592     ;
; -59.564 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.595     ;
; -59.564 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.595     ;
; -59.563 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.595     ;
; -59.563 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 60.595     ;
; -59.557 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 60.583     ;
; -59.549 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.001     ; 60.580     ;
; -59.544 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|c_select[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 60.575     ;
; -59.543 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.192     ; 60.383     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.136 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clk          ; clk         ; -0.500       ; 1.874      ; 0.390      ;
; -1.057 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clk          ; clk         ; -0.500       ; 1.874      ; 0.469      ;
; -0.476 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clk          ; clk         ; -0.500       ; 1.879      ; 1.055      ;
; -0.462 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clk          ; clk         ; -0.500       ; 1.879      ; 1.069      ;
; -0.457 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clk          ; clk         ; -0.500       ; 1.879      ; 1.074      ;
; -0.455 ; BuffReg16:RM|output[2]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clk          ; clk         ; -0.500       ; 1.859      ; 1.056      ;
; -0.443 ; BuffReg16:RM|output[4]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clk          ; clk         ; -0.500       ; 1.859      ; 1.068      ;
; -0.438 ; BuffReg16:RM|output[1]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clk          ; clk         ; -0.500       ; 1.859      ; 1.073      ;
; -0.435 ; BuffReg16:RM|output[7]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clk          ; clk         ; -0.500       ; 1.848      ; 1.065      ;
; -0.345 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clk          ; clk         ; -0.500       ; 1.879      ; 1.186      ;
; -0.325 ; BuffReg16:RM|output[0]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clk          ; clk         ; -0.500       ; 1.859      ; 1.186      ;
; -0.228 ; BuffReg16:RM|output[3]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clk          ; clk         ; -0.500       ; 1.841      ; 1.265      ;
; -0.087 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clk          ; clk         ; -0.500       ; 1.890      ; 1.455      ;
; -0.073 ; BuffReg16:RM|output[6]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clk          ; clk         ; -0.500       ; 1.842      ; 1.421      ;
; -0.065 ; BuffReg16:RM|output[5]                                                           ; IO_MemoryInterface:inst12|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clk          ; clk         ; -0.500       ; 1.870      ; 1.457      ;
; 0.215  ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|b_select                                                       ; ControlUnit:inst2|b_select                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ControlUnit:inst2|extend[0]                                                      ; ControlUnit:inst2|extend[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.242  ; BuffReg16:RB_inst|output[4]                                                      ; BuffReg16:RM|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.248  ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.314  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.315  ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.316  ; BuffReg16:RB_inst|output[12]                                                     ; BuffReg16:RM|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.317  ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; BuffReg16:RB_inst|output[1]                                                      ; BuffReg16:RM|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.322  ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.325  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.354  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.359  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.362  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.372  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.411  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.424  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.575      ;
; 0.426  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BuffReg16:RY|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.428  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.428  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.448  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.602      ;
; 0.450  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk          ; clk         ; 0.000        ; 0.004      ; 0.606      ;
; 0.455  ; registerFile:inst8|Reg16:reg11|output[1]                                         ; BuffReg16:RA|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.459  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.613      ;
; 0.461  ; registerFile:inst8|Reg16:reg11|output[4]                                         ; BuffReg16:RA|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.462  ; registerFile:inst8|Reg16:reg9|output[0]                                          ; BuffReg16:RA|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463  ; registerFile:inst8|Reg16:reg11|output[5]                                         ; BuffReg16:RA|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.463  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.616      ;
; 0.465  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.619      ;
; 0.471  ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 0.619      ;
; 0.489  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[0]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.641      ;
; 0.516  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.663      ;
; 0.518  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk          ; clk         ; 0.000        ; 0.004      ; 0.674      ;
; 0.521  ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.677      ;
; 0.522  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk          ; clk         ; 0.000        ; 0.004      ; 0.678      ;
; 0.528  ; BuffReg16:RB_inst|output[7]                                                      ; BuffReg16:RM|output[7]                                                           ; clk          ; clk         ; 0.000        ; -0.003     ; 0.677      ;
; 0.529  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg13|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.009      ; 0.690      ;
; 0.530  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg5|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.695      ;
; 0.530  ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg6|output[9]                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.695      ;
; 0.531  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg12|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.009      ; 0.692      ;
; 0.532  ; BuffReg16:RB_inst|output[13]                                                     ; BuffReg16:RM|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.685      ;
; 0.533  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg15|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.009      ; 0.694      ;
; 0.534  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg6|output[7]                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.699      ;
; 0.534  ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg5|output[7]                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.699      ;
; 0.536  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg14|output[6]                                         ; clk          ; clk         ; 0.000        ; 0.016      ; 0.704      ;
; 0.539  ; BuffReg16:RY|output[2]                                                           ; registerFile:inst8|Reg16:reg14|output[2]                                         ; clk          ; clk         ; 0.000        ; 0.009      ; 0.700      ;
; 0.541  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg15|output[6]                                         ; clk          ; clk         ; 0.000        ; 0.016      ; 0.709      ;
; 0.545  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.698      ;
; 0.546  ; registerFile:inst8|Reg16:reg2|output[7]                                          ; BuffReg16:RB_inst|output[7]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; registerFile:inst8|Reg16:reg2|output[11]                                         ; BuffReg16:RA|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; registerFile:inst8|Reg16:reg2|output[14]                                         ; BuffReg16:RB_inst|output[14]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.700      ;
; 0.555  ; registerFile:inst8|Reg16:reg2|output[13]                                         ; BuffReg16:RB_inst|output[13]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.557  ; registerFile:inst8|Reg16:reg3|output[12]                                         ; BuffReg16:RB_inst|output[12]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.567  ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk          ; clk         ; 0.000        ; 0.112      ; 0.831      ;
; 0.568  ; IR24:inst3|output[23]                                                            ; ControlUnit:inst2|y_select[1]                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg4|output[6]                                          ; clk          ; clk         ; 0.000        ; 0.015      ; 0.736      ;
; 0.575  ; registerFile:inst8|Reg16:reg11|output[11]                                        ; BuffReg16:RA|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; IR24:inst3|output[9]                                                             ; BuffReg16:RZ|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.576  ; BuffReg16:RB_inst|output[5]                                                      ; BuffReg16:RM|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.729      ;
; 0.577  ; registerFile:inst8|Reg16:reg11|output[6]                                         ; BuffReg16:RA|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.578  ; registerFile:inst8|Reg16:reg3|output[14]                                         ; BuffReg16:RB_inst|output[14]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.580  ; BuffReg16:RZ|output[5]                                                           ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.585  ; registerFile:inst8|Reg16:reg14|output[10]                                        ; BuffReg16:RB_inst|output[10]                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.736      ;
; 0.585  ; registerFile:inst8|Reg16:reg14|output[4]                                         ; BuffReg16:RB_inst|output[4]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585  ; registerFile:inst8|Reg16:reg14|output[9]                                         ; BuffReg16:RB_inst|output[9]                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.736      ;
; 0.585  ; registerFile:inst8|Reg16:reg15|output[0]                                         ; BuffReg16:RB_inst|output[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.586  ; registerFile:inst8|Reg16:reg14|output[12]                                        ; BuffReg16:RB_inst|output[12]                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.737      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:no|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 60.515 ; 60.515 ; Rise       ; clk             ;
; key[*]    ; clk        ; 2.253  ; 2.253  ; Fall       ; clk             ;
;  key[0]   ; clk        ; 2.002  ; 2.002  ; Fall       ; clk             ;
;  key[1]   ; clk        ; 2.126  ; 2.126  ; Fall       ; clk             ;
;  key[2]   ; clk        ; 2.115  ; 2.115  ; Fall       ; clk             ;
;  key[3]   ; clk        ; 2.253  ; 2.253  ; Fall       ; clk             ;
; sw[*]     ; clk        ; -0.177 ; -0.177 ; Fall       ; clk             ;
;  sw[0]    ; clk        ; -0.177 ; -0.177 ; Fall       ; clk             ;
;  sw[1]    ; clk        ; -0.326 ; -0.326 ; Fall       ; clk             ;
;  sw[2]    ; clk        ; -0.387 ; -0.387 ; Fall       ; clk             ;
;  sw[3]    ; clk        ; -0.179 ; -0.179 ; Fall       ; clk             ;
;  sw[4]    ; clk        ; -0.326 ; -0.326 ; Fall       ; clk             ;
;  sw[5]    ; clk        ; -0.354 ; -0.354 ; Fall       ; clk             ;
;  sw[6]    ; clk        ; -0.358 ; -0.358 ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.568 ; -0.568 ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.524 ; -0.524 ; Fall       ; clk             ;
;  sw[9]    ; clk        ; -0.462 ; -0.462 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.811 ; -0.811 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.882 ; -1.882 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -1.882 ; -1.882 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -2.006 ; -2.006 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.995 ; -1.995 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -2.133 ; -2.133 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.688  ; 0.688  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.297  ; 0.297  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.446  ; 0.446  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.507  ; 0.507  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.299  ; 0.299  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.446  ; 0.446  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.474  ; 0.474  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.478  ; 0.478  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.688  ; 0.688  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.644  ; 0.644  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.582  ; 0.582  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 4.822  ; 4.822  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 4.355  ; 4.355  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 4.207  ; 4.207  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 4.314  ; 4.314  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 4.768  ; 4.768  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 4.273  ; 4.273  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 4.648  ; 4.648  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 4.671  ; 4.671  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 4.221  ; 4.221  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 4.055  ; 4.055  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 4.486  ; 4.486  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 4.367  ; 4.367  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 4.822  ; 4.822  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 4.527  ; 4.527  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 4.524  ; 4.524  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 4.586  ; 4.586  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 4.166  ; 4.166  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 4.361  ; 4.361  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.361  ; 4.361  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 4.078  ; 4.078  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 11.663 ; 11.663 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 6.371  ; 6.371  ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 6.618  ; 6.618  ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 7.516  ; 7.516  ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 7.657  ; 7.657  ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 7.780  ; 7.780  ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 8.304  ; 8.304  ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 8.602  ; 8.602  ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 8.913  ; 8.913  ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 9.533  ; 9.533  ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 10.064 ; 10.064 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 10.470 ; 10.470 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 10.421 ; 10.421 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 10.907 ; 10.907 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 10.923 ; 10.923 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 11.333 ; 11.333 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 11.663 ; 11.663 ; Rise       ; clk             ;
; b_select    ; clk        ; 5.061  ; 5.061  ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 4.522  ; 4.522  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.522  ; 4.522  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.395  ; 4.395  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.131  ; 4.131  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.322  ; 4.322  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.097  ; 4.097  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.296  ; 4.296  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.171  ; 4.171  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.280  ; 4.280  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.012  ; 4.012  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 4.139  ; 4.139  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.197  ; 4.197  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 4.425  ; 4.425  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 4.318  ; 4.318  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 4.408  ; 4.408  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 5.110  ; 5.110  ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 4.216  ; 4.216  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 4.308  ; 4.308  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 4.181  ; 4.181  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 4.765  ; 4.765  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 4.233  ; 4.233  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 4.194  ; 4.194  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 4.316  ; 4.316  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 4.197  ; 4.197  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 4.204  ; 4.204  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 4.239  ; 4.239  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 4.484  ; 4.484  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 4.244  ; 4.244  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 4.512  ; 4.512  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 5.110  ; 5.110  ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 4.355  ; 4.355  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 4.198  ; 4.198  ; Rise       ; clk             ;
; incSelect   ; clk        ; 3.919  ; 3.919  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 4.881  ; 4.881  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 3.926  ; 3.926  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 3.934  ; 3.934  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 4.162  ; 4.162  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 4.111  ; 4.111  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 4.013  ; 4.013  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 4.007  ; 4.007  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 4.456  ; 4.456  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 4.447  ; 4.447  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 4.384  ; 4.384  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 4.281  ; 4.281  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 4.476  ; 4.476  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 4.090  ; 4.090  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 4.178  ; 4.178  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 4.578  ; 4.578  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 4.881  ; 4.881  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 4.173  ; 4.173  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 4.046  ; 4.046  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 4.302  ; 4.302  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 4.305  ; 4.305  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 4.328  ; 4.328  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 4.207  ; 4.207  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 4.148  ; 4.148  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 4.161  ; 4.161  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 4.061  ; 4.061  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 5.379  ; 5.379  ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 4.902  ; 4.902  ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 4.765  ; 4.765  ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 4.753  ; 4.753  ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 4.612  ; 4.612  ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 4.655  ; 4.655  ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 4.758  ; 4.758  ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 4.981  ; 4.981  ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 4.710  ; 4.710  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 4.702  ; 4.702  ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 4.831  ; 4.831  ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 5.101  ; 5.101  ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 5.279  ; 5.279  ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 4.372  ; 4.372  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 4.494  ; 4.494  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 5.379  ; 5.379  ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 5.343  ; 5.343  ; Rise       ; clk             ;
; ma_select   ; clk        ; 4.440  ; 4.440  ; Rise       ; clk             ;
; memRead     ; clk        ; 4.194  ; 4.194  ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.197  ; 4.197  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 4.073  ; 4.073  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 4.125  ; 4.125  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.650  ; 4.650  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.416  ; 4.416  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.650  ; 4.650  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.351  ; 4.351  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.177  ; 4.177  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.610  ; 4.610  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.029  ; 4.029  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 3.878  ; 3.878  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.375  ; 4.375  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.393  ; 4.393  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.267  ; 4.267  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.212  ; 4.212  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.559  ; 4.559  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.368  ; 4.368  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.153  ; 4.153  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.488  ; 4.488  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.245  ; 4.245  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.731  ; 4.731  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.314  ; 4.314  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.600  ; 4.600  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.731  ; 4.731  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.347  ; 4.347  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.480  ; 4.480  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.139  ; 4.139  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.264  ; 4.264  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.642  ; 4.642  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.416  ; 4.416  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.207  ; 4.207  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.693  ; 4.693  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 4.045  ; 4.045  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.264  ; 4.264  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.371  ; 4.371  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.561  ; 4.561  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 6.807  ; 6.807  ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 6.339  ; 6.339  ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 6.303  ; 6.303  ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 6.354  ; 6.354  ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 6.041  ; 6.041  ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 6.221  ; 6.221  ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 6.135  ; 6.135  ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 6.141  ; 6.141  ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 6.129  ; 6.129  ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 6.274  ; 6.274  ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 6.267  ; 6.267  ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 6.289  ; 6.289  ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 6.239  ; 6.239  ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 6.558  ; 6.558  ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 6.690  ; 6.690  ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 6.807  ; 6.807  ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 6.372  ; 6.372  ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 6.060  ; 6.060  ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 6.224  ; 6.224  ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 6.327  ; 6.327  ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 6.067  ; 6.067  ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 6.632  ; 6.632  ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 6.270  ; 6.270  ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 6.361  ; 6.361  ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 6.599  ; 6.599  ; Fall       ; clk             ;
; hex0[*]     ; clk        ; 6.221  ; 6.221  ; Fall       ; clk             ;
;  hex0[0]    ; clk        ; 5.609  ; 5.609  ; Fall       ; clk             ;
;  hex0[1]    ; clk        ; 5.465  ; 5.465  ; Fall       ; clk             ;
;  hex0[2]    ; clk        ; 5.612  ; 5.612  ; Fall       ; clk             ;
;  hex0[3]    ; clk        ; 6.221  ; 6.221  ; Fall       ; clk             ;
;  hex0[4]    ; clk        ; 5.714  ; 5.714  ; Fall       ; clk             ;
;  hex0[5]    ; clk        ; 5.665  ; 5.665  ; Fall       ; clk             ;
;  hex0[6]    ; clk        ; 6.169  ; 6.169  ; Fall       ; clk             ;
; ledG[*]     ; clk        ; 5.902  ; 5.902  ; Fall       ; clk             ;
;  ledG[0]    ; clk        ; 5.487  ; 5.487  ; Fall       ; clk             ;
;  ledG[1]    ; clk        ; 5.475  ; 5.475  ; Fall       ; clk             ;
;  ledG[2]    ; clk        ; 5.485  ; 5.485  ; Fall       ; clk             ;
;  ledG[3]    ; clk        ; 5.746  ; 5.746  ; Fall       ; clk             ;
;  ledG[4]    ; clk        ; 5.550  ; 5.550  ; Fall       ; clk             ;
;  ledG[5]    ; clk        ; 5.647  ; 5.647  ; Fall       ; clk             ;
;  ledG[6]    ; clk        ; 5.902  ; 5.902  ; Fall       ; clk             ;
;  ledG[7]    ; clk        ; 5.445  ; 5.445  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RM_out[*]   ; clk        ; 4.055 ; 4.055 ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 4.768 ; 4.768 ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 4.221 ; 4.221 ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 4.055 ; 4.055 ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 4.931 ; 4.931 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 5.005 ; 5.005 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 4.947 ; 4.947 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 4.994 ; 4.994 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
; b_select    ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 4.425 ; 4.425 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
; inA[*]      ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 4.765 ; 4.765 ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 4.316 ; 4.316 ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 4.484 ; 4.484 ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 5.110 ; 5.110 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
; incSelect   ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
; ir[*]       ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 4.384 ; 4.384 ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 4.881 ; 4.881 ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 4.148 ; 4.148 ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 4.449 ; 4.449 ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
; ma_select   ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
; memRead     ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
; pcEnable    ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
; pcSelect    ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.488 ; 4.488 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.045 ; 4.045 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.600 ; 4.600 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 4.045 ; 4.045 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 6.041 ; 6.041 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 6.303 ; 6.303 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 6.041 ; 6.041 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 6.135 ; 6.135 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 6.141 ; 6.141 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 6.129 ; 6.129 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 6.274 ; 6.274 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 6.267 ; 6.267 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 6.289 ; 6.289 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 6.239 ; 6.239 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 6.558 ; 6.558 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 6.690 ; 6.690 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 6.807 ; 6.807 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 6.060 ; 6.060 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 6.224 ; 6.224 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 6.327 ; 6.327 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 6.067 ; 6.067 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 6.632 ; 6.632 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 6.270 ; 6.270 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 6.361 ; 6.361 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 6.599 ; 6.599 ; Fall       ; clk             ;
; hex0[*]     ; clk        ; 5.465 ; 5.465 ; Fall       ; clk             ;
;  hex0[0]    ; clk        ; 5.609 ; 5.609 ; Fall       ; clk             ;
;  hex0[1]    ; clk        ; 5.465 ; 5.465 ; Fall       ; clk             ;
;  hex0[2]    ; clk        ; 5.612 ; 5.612 ; Fall       ; clk             ;
;  hex0[3]    ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  hex0[4]    ; clk        ; 5.714 ; 5.714 ; Fall       ; clk             ;
;  hex0[5]    ; clk        ; 5.665 ; 5.665 ; Fall       ; clk             ;
;  hex0[6]    ; clk        ; 6.169 ; 6.169 ; Fall       ; clk             ;
; ledG[*]     ; clk        ; 5.445 ; 5.445 ; Fall       ; clk             ;
;  ledG[0]    ; clk        ; 5.487 ; 5.487 ; Fall       ; clk             ;
;  ledG[1]    ; clk        ; 5.475 ; 5.475 ; Fall       ; clk             ;
;  ledG[2]    ; clk        ; 5.485 ; 5.485 ; Fall       ; clk             ;
;  ledG[3]    ; clk        ; 5.746 ; 5.746 ; Fall       ; clk             ;
;  ledG[4]    ; clk        ; 5.550 ; 5.550 ; Fall       ; clk             ;
;  ledG[5]    ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  ledG[6]    ; clk        ; 5.902 ; 5.902 ; Fall       ; clk             ;
;  ledG[7]    ; clk        ; 5.445 ; 5.445 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -154.820  ; -3.547  ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -154.820  ; -3.547  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -9278.504 ; -26.973 ; 0.0      ; 0.0     ; -1024.567           ;
;  clk             ; -9278.504 ; -26.973 ; N/A      ; N/A     ; -1024.567           ;
+------------------+-----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 155.402 ; 155.402 ; Rise       ; clk             ;
; key[*]    ; clk        ; 4.878   ; 4.878   ; Fall       ; clk             ;
;  key[0]   ; clk        ; 4.369   ; 4.369   ; Fall       ; clk             ;
;  key[1]   ; clk        ; 4.575   ; 4.575   ; Fall       ; clk             ;
;  key[2]   ; clk        ; 4.549   ; 4.549   ; Fall       ; clk             ;
;  key[3]   ; clk        ; 4.878   ; 4.878   ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.692   ; 0.692   ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.672   ; 0.672   ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.314   ; 0.314   ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.210   ; 0.210   ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.692   ; 0.692   ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.325   ; 0.325   ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.299   ; 0.299   ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.264   ; 0.264   ; Fall       ; clk             ;
;  sw[7]    ; clk        ; -0.198  ; -0.198  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; -0.179  ; -0.179  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.096   ; 0.096   ; Fall       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.811 ; -0.811 ; Rise       ; clk             ;
; key[*]    ; clk        ; -1.882 ; -1.882 ; Fall       ; clk             ;
;  key[0]   ; clk        ; -1.882 ; -1.882 ; Fall       ; clk             ;
;  key[1]   ; clk        ; -2.006 ; -2.006 ; Fall       ; clk             ;
;  key[2]   ; clk        ; -1.995 ; -1.995 ; Fall       ; clk             ;
;  key[3]   ; clk        ; -2.133 ; -2.133 ; Fall       ; clk             ;
; sw[*]     ; clk        ; 0.688  ; 0.688  ; Fall       ; clk             ;
;  sw[0]    ; clk        ; 0.297  ; 0.297  ; Fall       ; clk             ;
;  sw[1]    ; clk        ; 0.446  ; 0.446  ; Fall       ; clk             ;
;  sw[2]    ; clk        ; 0.507  ; 0.507  ; Fall       ; clk             ;
;  sw[3]    ; clk        ; 0.299  ; 0.299  ; Fall       ; clk             ;
;  sw[4]    ; clk        ; 0.446  ; 0.446  ; Fall       ; clk             ;
;  sw[5]    ; clk        ; 0.474  ; 0.474  ; Fall       ; clk             ;
;  sw[6]    ; clk        ; 0.478  ; 0.478  ; Fall       ; clk             ;
;  sw[7]    ; clk        ; 0.688  ; 0.688  ; Fall       ; clk             ;
;  sw[8]    ; clk        ; 0.644  ; 0.644  ; Fall       ; clk             ;
;  sw[9]    ; clk        ; 0.582  ; 0.582  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 8.321  ; 8.321  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 9.331  ; 9.331  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 8.326  ; 8.326  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 8.034  ; 8.034  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 7.474  ; 7.474  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 8.684  ; 8.684  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 28.591 ; 28.591 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 13.461 ; 13.461 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 14.127 ; 14.127 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 16.451 ; 16.451 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 16.972 ; 16.972 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 17.445 ; 17.445 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 18.874 ; 18.874 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 19.774 ; 19.774 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 20.705 ; 20.705 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 22.192 ; 22.192 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 23.883 ; 23.883 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 25.082 ; 25.082 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 25.123 ; 25.123 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 26.108 ; 26.108 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 26.164 ; 26.164 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 27.448 ; 27.448 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 28.591 ; 28.591 ; Rise       ; clk             ;
; b_select    ; clk        ; 9.753  ; 9.753  ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 8.680  ; 8.680  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 8.377  ; 8.377  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 7.921  ; 7.921  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 8.403  ; 8.403  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 7.827  ; 7.827  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 8.385  ; 8.385  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 8.058  ; 8.058  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 8.258  ; 8.258  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 8.012  ; 8.012  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 8.343  ; 8.343  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 8.079  ; 8.079  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 8.553  ; 8.553  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 8.551  ; 8.551  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 7.959  ; 7.959  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 8.228  ; 8.228  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 8.006  ; 8.006  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 8.086  ; 8.086  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 8.146  ; 8.146  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 8.816  ; 8.816  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 7.953  ; 7.953  ; Rise       ; clk             ;
; incSelect   ; clk        ; 7.324  ; 7.324  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 9.530  ; 9.530  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 7.411  ; 7.411  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 7.449  ; 7.449  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 8.014  ; 8.014  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 7.838  ; 7.838  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 7.681  ; 7.681  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 7.649  ; 7.649  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 8.747  ; 8.747  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 8.741  ; 8.741  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 8.348  ; 8.348  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 8.073  ; 8.073  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 8.614  ; 8.614  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 7.655  ; 7.655  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 7.873  ; 7.873  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 8.861  ; 8.861  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 9.530  ; 9.530  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 7.739  ; 7.739  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 8.201  ; 8.201  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 7.942  ; 7.942  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 8.024  ; 8.024  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 8.026  ; 8.026  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 11.796 ; 11.796 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 10.182 ; 10.182 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 10.127 ; 10.127 ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 10.079 ; 10.079 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 9.933  ; 9.933  ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 10.864 ; 10.864 ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 9.946  ; 9.946  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 10.461 ; 10.461 ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 10.193 ; 10.193 ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 10.543 ; 10.543 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 10.844 ; 10.844 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 9.890  ; 9.890  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 11.002 ; 11.002 ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 11.796 ; 11.796 ; Rise       ; clk             ;
; ma_select   ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
; memRead     ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
; memWrite    ; clk        ; 8.952  ; 8.952  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 7.637  ; 7.637  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.286  ; 8.286  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.920  ; 7.920  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.836  ; 8.836  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.714  ; 7.714  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 7.350  ; 7.350  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 8.482  ; 8.482  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.435  ; 8.435  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 8.858  ; 8.858  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 7.833  ; 7.833  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.653  ; 8.653  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 8.136  ; 8.136  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.242  ; 8.242  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 9.230  ; 9.230  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.437  ; 8.437  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 8.764  ; 8.764  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.004  ; 8.004  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 8.274  ; 8.274  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 9.162  ; 9.162  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 9.066  ; 9.066  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 8.862  ; 8.862  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 13.042 ; 13.042 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 11.937 ; 11.937 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 11.668 ; 11.668 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 11.860 ; 11.860 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 11.048 ; 11.048 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 11.542 ; 11.542 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 11.290 ; 11.290 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 11.304 ; 11.304 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 11.279 ; 11.279 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 11.606 ; 11.606 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 11.597 ; 11.597 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 11.642 ; 11.642 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 11.573 ; 11.573 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 12.195 ; 12.195 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 12.630 ; 12.630 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 13.042 ; 13.042 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 11.900 ; 11.900 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 11.169 ; 11.169 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 11.520 ; 11.520 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 11.697 ; 11.697 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 11.177 ; 11.177 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 12.449 ; 12.449 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 11.529 ; 11.529 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 11.785 ; 11.785 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 12.271 ; 12.271 ; Fall       ; clk             ;
; hex0[*]     ; clk        ; 13.015 ; 13.015 ; Fall       ; clk             ;
;  hex0[0]    ; clk        ; 11.570 ; 11.570 ; Fall       ; clk             ;
;  hex0[1]    ; clk        ; 11.215 ; 11.215 ; Fall       ; clk             ;
;  hex0[2]    ; clk        ; 11.575 ; 11.575 ; Fall       ; clk             ;
;  hex0[3]    ; clk        ; 13.015 ; 13.015 ; Fall       ; clk             ;
;  hex0[4]    ; clk        ; 11.653 ; 11.653 ; Fall       ; clk             ;
;  hex0[5]    ; clk        ; 11.735 ; 11.735 ; Fall       ; clk             ;
;  hex0[6]    ; clk        ; 12.854 ; 12.854 ; Fall       ; clk             ;
; ledG[*]     ; clk        ; 12.218 ; 12.218 ; Fall       ; clk             ;
;  ledG[0]    ; clk        ; 11.223 ; 11.223 ; Fall       ; clk             ;
;  ledG[1]    ; clk        ; 11.210 ; 11.210 ; Fall       ; clk             ;
;  ledG[2]    ; clk        ; 11.220 ; 11.220 ; Fall       ; clk             ;
;  ledG[3]    ; clk        ; 12.001 ; 12.001 ; Fall       ; clk             ;
;  ledG[4]    ; clk        ; 11.433 ; 11.433 ; Fall       ; clk             ;
;  ledG[5]    ; clk        ; 11.551 ; 11.551 ; Fall       ; clk             ;
;  ledG[6]    ; clk        ; 12.218 ; 12.218 ; Fall       ; clk             ;
;  ledG[7]    ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RM_out[*]   ; clk        ; 4.055 ; 4.055 ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 4.768 ; 4.768 ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 4.221 ; 4.221 ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 4.055 ; 4.055 ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 4.931 ; 4.931 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 5.005 ; 5.005 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 4.947 ; 4.947 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 4.994 ; 4.994 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 4.717 ; 4.717 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
; b_select    ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.522 ; 4.522 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 4.425 ; 4.425 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
; inA[*]      ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 4.216 ; 4.216 ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 4.765 ; 4.765 ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 4.316 ; 4.316 ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 4.484 ; 4.484 ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 5.110 ; 5.110 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
; incSelect   ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
; ir[*]       ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 4.447 ; 4.447 ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 4.384 ; 4.384 ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 4.881 ; 4.881 ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 4.148 ; 4.148 ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 4.449 ; 4.449 ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
; ma_select   ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
; memRead     ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
; pcEnable    ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
; pcSelect    ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.488 ; 4.488 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.245 ; 4.245 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.045 ; 4.045 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.600 ; 4.600 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 4.045 ; 4.045 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 6.041 ; 6.041 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 6.303 ; 6.303 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 6.041 ; 6.041 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 6.135 ; 6.135 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 6.141 ; 6.141 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 6.129 ; 6.129 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 6.274 ; 6.274 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 6.267 ; 6.267 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 6.289 ; 6.289 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 6.239 ; 6.239 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 6.558 ; 6.558 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 6.690 ; 6.690 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 6.807 ; 6.807 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 6.060 ; 6.060 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 6.224 ; 6.224 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 6.327 ; 6.327 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 6.067 ; 6.067 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 6.632 ; 6.632 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 6.270 ; 6.270 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 6.361 ; 6.361 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 6.599 ; 6.599 ; Fall       ; clk             ;
; hex0[*]     ; clk        ; 5.465 ; 5.465 ; Fall       ; clk             ;
;  hex0[0]    ; clk        ; 5.609 ; 5.609 ; Fall       ; clk             ;
;  hex0[1]    ; clk        ; 5.465 ; 5.465 ; Fall       ; clk             ;
;  hex0[2]    ; clk        ; 5.612 ; 5.612 ; Fall       ; clk             ;
;  hex0[3]    ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  hex0[4]    ; clk        ; 5.714 ; 5.714 ; Fall       ; clk             ;
;  hex0[5]    ; clk        ; 5.665 ; 5.665 ; Fall       ; clk             ;
;  hex0[6]    ; clk        ; 6.169 ; 6.169 ; Fall       ; clk             ;
; ledG[*]     ; clk        ; 5.445 ; 5.445 ; Fall       ; clk             ;
;  ledG[0]    ; clk        ; 5.487 ; 5.487 ; Fall       ; clk             ;
;  ledG[1]    ; clk        ; 5.475 ; 5.475 ; Fall       ; clk             ;
;  ledG[2]    ; clk        ; 5.485 ; 5.485 ; Fall       ; clk             ;
;  ledG[3]    ; clk        ; 5.746 ; 5.746 ; Fall       ; clk             ;
;  ledG[4]    ; clk        ; 5.550 ; 5.550 ; Fall       ; clk             ;
;  ledG[5]    ; clk        ; 5.647 ; 5.647 ; Fall       ; clk             ;
;  ledG[6]    ; clk        ; 5.902 ; 5.902 ; Fall       ; clk             ;
;  ledG[7]    ; clk        ; 5.445 ; 5.445 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 454      ; 217      ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 454      ; 217      ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 437   ; 437  ;
; Unconstrained Output Ports      ; 185   ; 185  ;
; Unconstrained Output Port Paths ; 877   ; 877  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 04 00:10:18 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -154.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -154.820     -9278.504 clk 
Info (332146): Worst-case hold slack is -3.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.547       -26.973 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1024.567 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -60.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -60.181     -3403.815 clk 
Info (332146): Worst-case hold slack is -1.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.136        -6.482 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -909.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 395 megabytes
    Info: Processing ended: Fri Dec 04 00:10:23 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


