package cuda

/*
 THIS FILE IS AUTO-GENERATED BY CUDA2GO.
 EDITING IS FUTILE.
*/

import(
	"unsafe"
	"github.com/mumax/3/cuda/cu"
	"github.com/mumax/3/timer"
	"sync"
)

// CUDA handle for LLBtorque2 kernel
var LLBtorque2_code cu.Function

// Stores the arguments for LLBtorque2 kernel invocation
type LLBtorque2_args_t struct{
	 arg_tx unsafe.Pointer
	 arg_ty unsafe.Pointer
	 arg_tz unsafe.Pointer
	 arg_mx unsafe.Pointer
	 arg_my unsafe.Pointer
	 arg_mz unsafe.Pointer
	 arg_hx unsafe.Pointer
	 arg_hy unsafe.Pointer
	 arg_hz unsafe.Pointer
	 arg_alpha_ unsafe.Pointer
	 arg_alpha_mul float32
	 arg_TCurie_ unsafe.Pointer
	 arg_TCurie_mul float32
	 arg_Msat_ unsafe.Pointer
	 arg_Msat_mul float32
	 arg_hth1x unsafe.Pointer
	 arg_hth1y unsafe.Pointer
	 arg_hth1z unsafe.Pointer
	 arg_hth2x unsafe.Pointer
	 arg_hth2y unsafe.Pointer
	 arg_hth2z unsafe.Pointer
	 arg_temp_ unsafe.Pointer
	 arg_temp_mul float32
	 arg_N int
	 argptr [24]unsafe.Pointer
	sync.Mutex
}

// Stores the arguments for LLBtorque2 kernel invocation
var LLBtorque2_args LLBtorque2_args_t

func init(){
	// CUDA driver kernel call wants pointers to arguments, set them up once.
	 LLBtorque2_args.argptr[0] = unsafe.Pointer(&LLBtorque2_args.arg_tx)
	 LLBtorque2_args.argptr[1] = unsafe.Pointer(&LLBtorque2_args.arg_ty)
	 LLBtorque2_args.argptr[2] = unsafe.Pointer(&LLBtorque2_args.arg_tz)
	 LLBtorque2_args.argptr[3] = unsafe.Pointer(&LLBtorque2_args.arg_mx)
	 LLBtorque2_args.argptr[4] = unsafe.Pointer(&LLBtorque2_args.arg_my)
	 LLBtorque2_args.argptr[5] = unsafe.Pointer(&LLBtorque2_args.arg_mz)
	 LLBtorque2_args.argptr[6] = unsafe.Pointer(&LLBtorque2_args.arg_hx)
	 LLBtorque2_args.argptr[7] = unsafe.Pointer(&LLBtorque2_args.arg_hy)
	 LLBtorque2_args.argptr[8] = unsafe.Pointer(&LLBtorque2_args.arg_hz)
	 LLBtorque2_args.argptr[9] = unsafe.Pointer(&LLBtorque2_args.arg_alpha_)
	 LLBtorque2_args.argptr[10] = unsafe.Pointer(&LLBtorque2_args.arg_alpha_mul)
	 LLBtorque2_args.argptr[11] = unsafe.Pointer(&LLBtorque2_args.arg_TCurie_)
	 LLBtorque2_args.argptr[12] = unsafe.Pointer(&LLBtorque2_args.arg_TCurie_mul)
	 LLBtorque2_args.argptr[13] = unsafe.Pointer(&LLBtorque2_args.arg_Msat_)
	 LLBtorque2_args.argptr[14] = unsafe.Pointer(&LLBtorque2_args.arg_Msat_mul)
	 LLBtorque2_args.argptr[15] = unsafe.Pointer(&LLBtorque2_args.arg_hth1x)
	 LLBtorque2_args.argptr[16] = unsafe.Pointer(&LLBtorque2_args.arg_hth1y)
	 LLBtorque2_args.argptr[17] = unsafe.Pointer(&LLBtorque2_args.arg_hth1z)
	 LLBtorque2_args.argptr[18] = unsafe.Pointer(&LLBtorque2_args.arg_hth2x)
	 LLBtorque2_args.argptr[19] = unsafe.Pointer(&LLBtorque2_args.arg_hth2y)
	 LLBtorque2_args.argptr[20] = unsafe.Pointer(&LLBtorque2_args.arg_hth2z)
	 LLBtorque2_args.argptr[21] = unsafe.Pointer(&LLBtorque2_args.arg_temp_)
	 LLBtorque2_args.argptr[22] = unsafe.Pointer(&LLBtorque2_args.arg_temp_mul)
	 LLBtorque2_args.argptr[23] = unsafe.Pointer(&LLBtorque2_args.arg_N)
	 }

// Wrapper for LLBtorque2 CUDA kernel, asynchronous.
func k_LLBtorque2_async ( tx unsafe.Pointer, ty unsafe.Pointer, tz unsafe.Pointer, mx unsafe.Pointer, my unsafe.Pointer, mz unsafe.Pointer, hx unsafe.Pointer, hy unsafe.Pointer, hz unsafe.Pointer, alpha_ unsafe.Pointer, alpha_mul float32, TCurie_ unsafe.Pointer, TCurie_mul float32, Msat_ unsafe.Pointer, Msat_mul float32, hth1x unsafe.Pointer, hth1y unsafe.Pointer, hth1z unsafe.Pointer, hth2x unsafe.Pointer, hth2y unsafe.Pointer, hth2z unsafe.Pointer, temp_ unsafe.Pointer, temp_mul float32, N int,  cfg *config) {
	if Synchronous{ // debug
		Sync()
		timer.Start("LLBtorque2")
	}

	LLBtorque2_args.Lock()
	defer LLBtorque2_args.Unlock()

	if LLBtorque2_code == 0{
		LLBtorque2_code = fatbinLoad(LLBtorque2_map, "LLBtorque2")
	}

	 LLBtorque2_args.arg_tx = tx
	 LLBtorque2_args.arg_ty = ty
	 LLBtorque2_args.arg_tz = tz
	 LLBtorque2_args.arg_mx = mx
	 LLBtorque2_args.arg_my = my
	 LLBtorque2_args.arg_mz = mz
	 LLBtorque2_args.arg_hx = hx
	 LLBtorque2_args.arg_hy = hy
	 LLBtorque2_args.arg_hz = hz
	 LLBtorque2_args.arg_alpha_ = alpha_
	 LLBtorque2_args.arg_alpha_mul = alpha_mul
	 LLBtorque2_args.arg_TCurie_ = TCurie_
	 LLBtorque2_args.arg_TCurie_mul = TCurie_mul
	 LLBtorque2_args.arg_Msat_ = Msat_
	 LLBtorque2_args.arg_Msat_mul = Msat_mul
	 LLBtorque2_args.arg_hth1x = hth1x
	 LLBtorque2_args.arg_hth1y = hth1y
	 LLBtorque2_args.arg_hth1z = hth1z
	 LLBtorque2_args.arg_hth2x = hth2x
	 LLBtorque2_args.arg_hth2y = hth2y
	 LLBtorque2_args.arg_hth2z = hth2z
	 LLBtorque2_args.arg_temp_ = temp_
	 LLBtorque2_args.arg_temp_mul = temp_mul
	 LLBtorque2_args.arg_N = N
	

	args := LLBtorque2_args.argptr[:]
	cu.LaunchKernel(LLBtorque2_code, cfg.Grid.X, cfg.Grid.Y, cfg.Grid.Z, cfg.Block.X, cfg.Block.Y, cfg.Block.Z, 0, stream0, args)

	if Synchronous{ // debug
		Sync()
		timer.Stop("LLBtorque2")
	}
}

// maps compute capability on PTX code for LLBtorque2 kernel.
var LLBtorque2_map = map[int]string{ 0: "" ,
20: LLBtorque2_ptx_20 ,
30: LLBtorque2_ptx_30 ,
35: LLBtorque2_ptx_35 ,
50: LLBtorque2_ptx_50 ,
52: LLBtorque2_ptx_52 ,
53: LLBtorque2_ptx_53  }

// LLBtorque2 PTX code for various compute capabilities.
const(
  LLBtorque2_ptx_20 = `
.version 4.3
.target sm_20
.address_size 64

	// .globl	LLBtorque2

.visible .entry LLBtorque2(
	.param .u64 LLBtorque2_param_0,
	.param .u64 LLBtorque2_param_1,
	.param .u64 LLBtorque2_param_2,
	.param .u64 LLBtorque2_param_3,
	.param .u64 LLBtorque2_param_4,
	.param .u64 LLBtorque2_param_5,
	.param .u64 LLBtorque2_param_6,
	.param .u64 LLBtorque2_param_7,
	.param .u64 LLBtorque2_param_8,
	.param .u64 LLBtorque2_param_9,
	.param .f32 LLBtorque2_param_10,
	.param .u64 LLBtorque2_param_11,
	.param .f32 LLBtorque2_param_12,
	.param .u64 LLBtorque2_param_13,
	.param .f32 LLBtorque2_param_14,
	.param .u64 LLBtorque2_param_15,
	.param .u64 LLBtorque2_param_16,
	.param .u64 LLBtorque2_param_17,
	.param .u64 LLBtorque2_param_18,
	.param .u64 LLBtorque2_param_19,
	.param .u64 LLBtorque2_param_20,
	.param .u64 LLBtorque2_param_21,
	.param .f32 LLBtorque2_param_22,
	.param .u32 LLBtorque2_param_23
)
{
	.reg .pred 	%p<57>;
	.reg .f32 	%f<396>;
	.reg .b32 	%r<41>;
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<66>;


	ld.param.u64 	%rd5, [LLBtorque2_param_3];
	ld.param.u64 	%rd6, [LLBtorque2_param_4];
	ld.param.u64 	%rd7, [LLBtorque2_param_5];
	ld.param.u64 	%rd8, [LLBtorque2_param_6];
	ld.param.u64 	%rd9, [LLBtorque2_param_7];
	ld.param.u64 	%rd10, [LLBtorque2_param_8];
	ld.param.u64 	%rd11, [LLBtorque2_param_9];
	ld.param.f32 	%f382, [LLBtorque2_param_10];
	ld.param.u64 	%rd12, [LLBtorque2_param_11];
	ld.param.f32 	%f383, [LLBtorque2_param_12];
	ld.param.u64 	%rd13, [LLBtorque2_param_15];
	ld.param.u64 	%rd14, [LLBtorque2_param_16];
	ld.param.u64 	%rd15, [LLBtorque2_param_17];
	ld.param.u64 	%rd16, [LLBtorque2_param_18];
	ld.param.u64 	%rd17, [LLBtorque2_param_19];
	ld.param.u64 	%rd18, [LLBtorque2_param_20];
	ld.param.u64 	%rd19, [LLBtorque2_param_21];
	ld.param.f32 	%f384, [LLBtorque2_param_22];
	ld.param.u32 	%r2, [LLBtorque2_param_23];
	mov.u32 	%r3, %nctaid.x;
	mov.u32 	%r4, %ctaid.y;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p3, %r1, %r2;
	@%p3 bra 	BB0_39;

	cvta.to.global.u64 	%rd20, %rd5;
	cvt.s64.s32	%rd1, %r1;
	mul.wide.s32 	%rd21, %r1, 4;
	add.s64 	%rd22, %rd20, %rd21;
	ld.global.f32 	%f1, [%rd22];
	cvta.to.global.u64 	%rd23, %rd6;
	add.s64 	%rd24, %rd23, %rd21;
	ld.global.f32 	%f2, [%rd24];
	cvta.to.global.u64 	%rd25, %rd7;
	add.s64 	%rd26, %rd25, %rd21;
	ld.global.f32 	%f3, [%rd26];
	cvta.to.global.u64 	%rd27, %rd8;
	add.s64 	%rd28, %rd27, %rd21;
	ld.global.f32 	%f4, [%rd28];
	cvta.to.global.u64 	%rd29, %rd9;
	add.s64 	%rd30, %rd29, %rd21;
	ld.global.f32 	%f5, [%rd30];
	cvta.to.global.u64 	%rd31, %rd10;
	add.s64 	%rd32, %rd31, %rd21;
	ld.global.f32 	%f6, [%rd32];
	setp.eq.s64	%p4, %rd11, 0;
	@%p4 bra 	BB0_3;

	cvta.to.global.u64 	%rd33, %rd11;
	shl.b64 	%rd34, %rd1, 2;
	add.s64 	%rd35, %rd33, %rd34;
	ld.global.f32 	%f78, [%rd35];
	mul.f32 	%f382, %f78, %f382;

BB0_3:
	setp.eq.s64	%p5, %rd12, 0;
	@%p5 bra 	BB0_5;

	cvta.to.global.u64 	%rd36, %rd12;
	shl.b64 	%rd37, %rd1, 2;
	add.s64 	%rd38, %rd36, %rd37;
	ld.global.f32 	%f79, [%rd38];
	mul.f32 	%f383, %f79, %f383;

BB0_5:
	setp.eq.s64	%p6, %rd19, 0;
	@%p6 bra 	BB0_7;

	cvta.to.global.u64 	%rd39, %rd19;
	shl.b64 	%rd40, %rd1, 2;
	add.s64 	%rd41, %rd39, %rd40;
	ld.global.f32 	%f80, [%rd41];
	mul.f32 	%f384, %f80, %f384;

BB0_7:
	cvt.f64.f32	%fd1, %f384;
	add.f64 	%fd2, %fd1, 0d3F21437448FD1EFA;
	cvt.rn.f32.f64	%f13, %fd2;
	mul.f32 	%f81, %f2, %f2;
	fma.rn.f32 	%f82, %f1, %f1, %f81;
	fma.rn.f32 	%f14, %f3, %f3, %f82;
	mul.f32 	%f393, %f1, 0f00000000;
	mul.f32 	%f394, %f2, 0f00000000;
	mul.f32 	%f395, %f3, 0f00000000;
	setp.neu.f32	%p7, %f14, 0f00000000;
	setp.neu.f32	%p8, %f383, 0f00000000;
	and.pred  	%p9, %p7, %p8;
	@!%p9 bra 	BB0_38;
	bra.uni 	BB0_8;

BB0_8:
	cvta.to.global.u64 	%rd42, %rd18;
	cvta.to.global.u64 	%rd43, %rd17;
	cvta.to.global.u64 	%rd44, %rd16;
	cvta.to.global.u64 	%rd45, %rd15;
	cvta.to.global.u64 	%rd46, %rd14;
	cvta.to.global.u64 	%rd47, %rd13;
	shl.b64 	%rd48, %rd1, 2;
	add.s64 	%rd49, %rd47, %rd48;
	ld.global.f32 	%f18, [%rd49];
	add.s64 	%rd50, %rd46, %rd48;
	ld.global.f32 	%f19, [%rd50];
	add.s64 	%rd51, %rd45, %rd48;
	ld.global.f32 	%f20, [%rd51];
	add.s64 	%rd52, %rd44, %rd48;
	ld.global.f32 	%f21, [%rd52];
	add.s64 	%rd53, %rd43, %rd48;
	ld.global.f32 	%f22, [%rd53];
	add.s64 	%rd54, %rd42, %rd48;
	ld.global.f32 	%f23, [%rd54];
	add.f32 	%f83, %f382, %f382;
	mul.f32 	%f84, %f83, %f13;
	mul.f32 	%f24, %f383, 0f40400000;
	div.rn.f32 	%f25, %f84, %f24;
	setp.gtu.f32	%p10, %f13, %f383;
	@%p10 bra 	BB0_36;
	bra.uni 	BB0_9;

BB0_36:
	sub.f32 	%f293, %f13, %f383;
	mov.f32 	%f294, 0f359EAF64;
	div.rn.f32 	%f295, %f294, %f293;
	mov.f32 	%f296, 0fBF800000;
	div.rn.f32 	%f297, %f296, %f295;
	div.rn.f32 	%f298, %f383, %f293;
	mul.f32 	%f299, %f14, 0f3F19999A;
	fma.rn.f32 	%f300, %f299, %f298, 0f3F800000;
	mul.f32 	%f301, %f297, %f300;
	mul.f32 	%f302, %f301, 0f35A8A9B8;
	mul.f32 	%f390, %f1, %f302;
	mul.f32 	%f391, %f2, %f302;
	mul.f32 	%f392, %f3, %f302;
	mov.f32 	%f389, %f25;
	bra.uni 	BB0_37;

BB0_9:
	div.rn.f32 	%f26, %f13, %f383;
	mov.f32 	%f89, 0f3FDF5C29;
	cvt.rzi.f32.f32	%f90, %f89;
	fma.rn.f32 	%f91, %f90, 0fC0000000, 0f405F5C29;
	abs.f32 	%f27, %f91;
	abs.f32 	%f28, %f26;
	setp.lt.f32	%p11, %f28, 0f00800000;
	mul.f32 	%f92, %f28, 0f4B800000;
	selp.f32	%f93, 0fC3170000, 0fC2FE0000, %p11;
	selp.f32	%f94, %f92, %f28, %p11;
	mov.b32 	 %r9, %f94;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f95, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f96, %r12;
	add.f32 	%f97, %f93, %f96;
	setp.gt.f32	%p12, %f95, 0f3FB504F3;
	mul.f32 	%f98, %f95, 0f3F000000;
	add.f32 	%f99, %f97, 0f3F800000;
	selp.f32	%f100, %f98, %f95, %p12;
	selp.f32	%f101, %f99, %f97, %p12;
	add.f32 	%f102, %f100, 0fBF800000;
	add.f32 	%f86, %f100, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f85,%f86;
	// inline asm
	add.f32 	%f103, %f102, %f102;
	mul.f32 	%f104, %f85, %f103;
	mul.f32 	%f105, %f104, %f104;
	mov.f32 	%f106, 0f3C4CAF63;
	mov.f32 	%f107, 0f3B18F0FE;
	fma.rn.f32 	%f108, %f107, %f105, %f106;
	mov.f32 	%f109, 0f3DAAAABD;
	fma.rn.f32 	%f110, %f108, %f105, %f109;
	mul.rn.f32 	%f111, %f110, %f105;
	mul.rn.f32 	%f112, %f111, %f104;
	sub.f32 	%f113, %f102, %f104;
	neg.f32 	%f114, %f104;
	add.f32 	%f115, %f113, %f113;
	fma.rn.f32 	%f116, %f114, %f102, %f115;
	mul.rn.f32 	%f117, %f85, %f116;
	add.f32 	%f118, %f112, %f104;
	sub.f32 	%f119, %f104, %f118;
	add.f32 	%f120, %f112, %f119;
	add.f32 	%f121, %f117, %f120;
	add.f32 	%f122, %f118, %f121;
	sub.f32 	%f123, %f118, %f122;
	add.f32 	%f124, %f121, %f123;
	mov.f32 	%f125, 0f3F317200;
	mul.rn.f32 	%f126, %f101, %f125;
	mov.f32 	%f127, 0f35BFBE8E;
	mul.rn.f32 	%f128, %f101, %f127;
	add.f32 	%f129, %f126, %f122;
	sub.f32 	%f130, %f126, %f129;
	add.f32 	%f131, %f122, %f130;
	add.f32 	%f132, %f124, %f131;
	add.f32 	%f133, %f128, %f132;
	add.f32 	%f134, %f129, %f133;
	sub.f32 	%f135, %f129, %f134;
	add.f32 	%f136, %f133, %f135;
	mov.f32 	%f137, 0f405F5C29;
	abs.f32 	%f29, %f137;
	setp.gt.f32	%p13, %f29, 0f77F684DF;
	selp.f32	%f138, 0f39DF5C29, 0f405F5C29, %p13;
	mul.rn.f32 	%f139, %f138, %f134;
	neg.f32 	%f140, %f139;
	fma.rn.f32 	%f141, %f138, %f134, %f140;
	fma.rn.f32 	%f142, %f138, %f136, %f141;
	mov.f32 	%f143, 0f00000000;
	fma.rn.f32 	%f144, %f143, %f134, %f142;
	add.rn.f32 	%f145, %f139, %f144;
	neg.f32 	%f146, %f145;
	add.rn.f32 	%f147, %f139, %f146;
	add.rn.f32 	%f148, %f147, %f144;
	mov.b32 	 %r13, %f145;
	setp.eq.s32	%p14, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f149, %r14;
	add.f32 	%f150, %f148, 0f37000000;
	selp.f32	%f151, %f149, %f145, %p14;
	selp.f32	%f30, %f150, %f148, %p14;
	mul.f32 	%f152, %f151, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f153, %f152;
	mov.f32 	%f154, 0fBF317200;
	fma.rn.f32 	%f155, %f153, %f154, %f151;
	mov.f32 	%f156, 0fB5BFBE8E;
	fma.rn.f32 	%f157, %f153, %f156, %f155;
	mul.f32 	%f88, %f157, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f87,%f88;
	// inline asm
	add.f32 	%f158, %f153, 0f00000000;
	ex2.approx.f32 	%f159, %f158;
	mul.f32 	%f160, %f87, %f159;
	setp.lt.f32	%p15, %f151, 0fC2D20000;
	selp.f32	%f161, 0f00000000, %f160, %p15;
	setp.gt.f32	%p16, %f151, 0f42D20000;
	selp.f32	%f385, 0f7F800000, %f161, %p16;
	setp.eq.f32	%p17, %f385, 0f7F800000;
	@%p17 bra 	BB0_11;

	fma.rn.f32 	%f385, %f385, %f30, %f385;

BB0_11:
	setp.lt.f32	%p18, %f26, 0f00000000;
	setp.eq.f32	%p19, %f27, 0f3F800000;
	and.pred  	%p1, %p18, %p19;
	mov.b32 	 %r15, %f385;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f162, %r16;
	selp.f32	%f386, %f162, %f385, %p1;
	setp.eq.f32	%p20, %f26, 0f00000000;
	@%p20 bra 	BB0_14;
	bra.uni 	BB0_12;

BB0_14:
	add.f32 	%f165, %f26, %f26;
	selp.f32	%f386, %f165, 0f00000000, %p19;
	bra.uni 	BB0_15;

BB0_12:
	setp.geu.f32	%p21, %f26, 0f00000000;
	@%p21 bra 	BB0_15;

	mov.f32 	%f378, 0f405F5C29;
	cvt.rzi.f32.f32	%f164, %f378;
	setp.neu.f32	%p22, %f164, 0f405F5C29;
	selp.f32	%f386, 0f7FFFFFFF, %f386, %p22;

BB0_15:
	add.f32 	%f166, %f28, %f29;
	mov.b32 	 %r17, %f166;
	setp.lt.s32	%p24, %r17, 2139095040;
	@%p24 bra 	BB0_22;

	setp.gtu.f32	%p25, %f28, 0f7F800000;
	setp.gtu.f32	%p26, %f29, 0f7F800000;
	or.pred  	%p27, %p25, %p26;
	@%p27 bra 	BB0_21;
	bra.uni 	BB0_17;

BB0_21:
	add.f32 	%f386, %f26, 0f405F5C29;
	bra.uni 	BB0_22;

BB0_17:
	setp.eq.f32	%p28, %f29, 0f7F800000;
	@%p28 bra 	BB0_20;
	bra.uni 	BB0_18;

BB0_20:
	setp.gt.f32	%p30, %f28, 0f3F800000;
	selp.f32	%f167, 0f7F800000, 0f00000000, %p30;
	setp.eq.f32	%p31, %f26, 0fBF800000;
	selp.f32	%f386, 0f3F800000, %f167, %p31;
	bra.uni 	BB0_22;

BB0_18:
	setp.neu.f32	%p29, %f28, 0f7F800000;
	@%p29 bra 	BB0_22;

	selp.f32	%f386, 0fFF800000, 0f7F800000, %p1;

BB0_22:
	mov.f32 	%f375, 0fB5BFBE8E;
	mov.f32 	%f374, 0fBF317200;
	mov.f32 	%f373, 0f00000000;
	mov.f32 	%f372, 0f35BFBE8E;
	mov.f32 	%f371, 0f3F317200;
	mov.f32 	%f370, 0f3DAAAABD;
	mov.f32 	%f369, 0f3C4CAF63;
	mov.f32 	%f368, 0f3B18F0FE;
	mov.f32 	%f172, 0f3F800000;
	sub.f32 	%f173, %f172, %f386;
	setp.eq.f32	%p32, %f26, 0f3F800000;
	selp.f32	%f42, 0f00000000, %f173, %p32;
	mov.f32 	%f174, 0f3E8A3D71;
	cvt.rzi.f32.f32	%f175, %f174;
	fma.rn.f32 	%f176, %f175, 0fC0000000, 0f3F0A3D71;
	abs.f32 	%f43, %f176;
	abs.f32 	%f44, %f42;
	setp.lt.f32	%p33, %f44, 0f00800000;
	mul.f32 	%f177, %f44, 0f4B800000;
	selp.f32	%f178, 0fC3170000, 0fC2FE0000, %p33;
	selp.f32	%f179, %f177, %f44, %p33;
	mov.b32 	 %r18, %f179;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f180, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f181, %r21;
	add.f32 	%f182, %f178, %f181;
	setp.gt.f32	%p34, %f180, 0f3FB504F3;
	mul.f32 	%f183, %f180, 0f3F000000;
	add.f32 	%f184, %f182, 0f3F800000;
	selp.f32	%f185, %f183, %f180, %p34;
	selp.f32	%f186, %f184, %f182, %p34;
	add.f32 	%f187, %f185, 0fBF800000;
	add.f32 	%f169, %f185, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f168,%f169;
	// inline asm
	add.f32 	%f188, %f187, %f187;
	mul.f32 	%f189, %f168, %f188;
	mul.f32 	%f190, %f189, %f189;
	fma.rn.f32 	%f193, %f368, %f190, %f369;
	fma.rn.f32 	%f195, %f193, %f190, %f370;
	mul.rn.f32 	%f196, %f195, %f190;
	mul.rn.f32 	%f197, %f196, %f189;
	sub.f32 	%f198, %f187, %f189;
	neg.f32 	%f199, %f189;
	add.f32 	%f200, %f198, %f198;
	fma.rn.f32 	%f201, %f199, %f187, %f200;
	mul.rn.f32 	%f202, %f168, %f201;
	add.f32 	%f203, %f197, %f189;
	sub.f32 	%f204, %f189, %f203;
	add.f32 	%f205, %f197, %f204;
	add.f32 	%f206, %f202, %f205;
	add.f32 	%f207, %f203, %f206;
	sub.f32 	%f208, %f203, %f207;
	add.f32 	%f209, %f206, %f208;
	mul.rn.f32 	%f211, %f186, %f371;
	mul.rn.f32 	%f213, %f186, %f372;
	add.f32 	%f214, %f211, %f207;
	sub.f32 	%f215, %f211, %f214;
	add.f32 	%f216, %f207, %f215;
	add.f32 	%f217, %f209, %f216;
	add.f32 	%f218, %f213, %f217;
	add.f32 	%f219, %f214, %f218;
	sub.f32 	%f220, %f214, %f219;
	add.f32 	%f221, %f218, %f220;
	mov.f32 	%f222, 0f3F0A3D71;
	abs.f32 	%f45, %f222;
	setp.gt.f32	%p35, %f45, 0f77F684DF;
	selp.f32	%f223, 0f388A3D71, 0f3F0A3D71, %p35;
	mul.rn.f32 	%f224, %f223, %f219;
	neg.f32 	%f225, %f224;
	fma.rn.f32 	%f226, %f223, %f219, %f225;
	fma.rn.f32 	%f227, %f223, %f221, %f226;
	fma.rn.f32 	%f229, %f373, %f219, %f227;
	add.rn.f32 	%f230, %f224, %f229;
	neg.f32 	%f231, %f230;
	add.rn.f32 	%f232, %f224, %f231;
	add.rn.f32 	%f233, %f232, %f229;
	mov.b32 	 %r22, %f230;
	setp.eq.s32	%p36, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f234, %r23;
	add.f32 	%f235, %f233, 0f37000000;
	selp.f32	%f236, %f234, %f230, %p36;
	selp.f32	%f46, %f235, %f233, %p36;
	mul.f32 	%f237, %f236, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f238, %f237;
	fma.rn.f32 	%f240, %f238, %f374, %f236;
	fma.rn.f32 	%f242, %f238, %f375, %f240;
	mul.f32 	%f171, %f242, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f170,%f171;
	// inline asm
	add.f32 	%f243, %f238, 0f00000000;
	ex2.approx.f32 	%f244, %f243;
	mul.f32 	%f245, %f170, %f244;
	setp.lt.f32	%p37, %f236, 0fC2D20000;
	selp.f32	%f246, 0f00000000, %f245, %p37;
	setp.gt.f32	%p38, %f236, 0f42D20000;
	selp.f32	%f387, 0f7F800000, %f246, %p38;
	setp.eq.f32	%p39, %f387, 0f7F800000;
	@%p39 bra 	BB0_24;

	fma.rn.f32 	%f387, %f387, %f46, %f387;

BB0_24:
	setp.lt.f32	%p40, %f42, 0f00000000;
	setp.eq.f32	%p41, %f43, 0f3F800000;
	and.pred  	%p2, %p40, %p41;
	mov.b32 	 %r24, %f387;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f247, %r25;
	selp.f32	%f388, %f247, %f387, %p2;
	setp.eq.f32	%p42, %f42, 0f00000000;
	@%p42 bra 	BB0_27;
	bra.uni 	BB0_25;

BB0_27:
	add.f32 	%f250, %f42, %f42;
	selp.f32	%f388, %f250, 0f00000000, %p41;
	bra.uni 	BB0_28;

BB0_25:
	setp.geu.f32	%p43, %f42, 0f00000000;
	@%p43 bra 	BB0_28;

	mov.f32 	%f381, 0f3F0A3D71;
	cvt.rzi.f32.f32	%f249, %f381;
	setp.neu.f32	%p44, %f249, 0f3F0A3D71;
	selp.f32	%f388, 0f7FFFFFFF, %f388, %p44;

BB0_28:
	add.f32 	%f251, %f44, %f45;
	mov.b32 	 %r26, %f251;
	setp.lt.s32	%p46, %r26, 2139095040;
	@%p46 bra 	BB0_35;

	setp.gtu.f32	%p47, %f44, 0f7F800000;
	setp.gtu.f32	%p48, %f45, 0f7F800000;
	or.pred  	%p49, %p47, %p48;
	@%p49 bra 	BB0_34;
	bra.uni 	BB0_30;

BB0_34:
	add.f32 	%f388, %f42, 0f3F0A3D71;
	bra.uni 	BB0_35;

BB0_30:
	setp.eq.f32	%p50, %f45, 0f7F800000;
	@%p50 bra 	BB0_33;
	bra.uni 	BB0_31;

BB0_33:
	setp.gt.f32	%p52, %f44, 0f3F800000;
	selp.f32	%f252, 0f7F800000, 0f00000000, %p52;
	setp.eq.f32	%p53, %f42, 0fBF800000;
	selp.f32	%f388, 0f3F800000, %f252, %p53;
	bra.uni 	BB0_35;

BB0_31:
	setp.neu.f32	%p51, %f44, 0f7F800000;
	@%p51 bra 	BB0_35;

	selp.f32	%f388, 0fFF800000, 0f7F800000, %p2;

BB0_35:
	mul.f32 	%f380, %f383, 0f40400000;
	mov.f32 	%f379, 0f3F800000;
	mov.f32 	%f377, 0fB5BFBE8E;
	mov.f32 	%f376, 0fBF317200;
	setp.eq.f32	%p54, %f42, 0f3F800000;
	selp.f32	%f255, 0f3F800000, %f388, %p54;
	mul.f32 	%f256, %f13, 0f19857725;
	rcp.rn.f32 	%f257, %f256;
	div.rn.f32 	%f258, %f383, %f13;
	mul.f32 	%f259, %f255, %f258;
	abs.f32 	%f260, %f259;
	mul.f32 	%f261, %f260, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f262, %f261;
	fma.rn.f32 	%f264, %f262, %f376, %f260;
	fma.rn.f32 	%f266, %f262, %f377, %f264;
	mul.f32 	%f254, %f266, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f253,%f254;
	// inline asm
	add.f32 	%f267, %f262, 0fC0000000;
	ex2.approx.f32 	%f268, %f267;
	mul.f32 	%f269, %f253, %f268;
	mov.f32 	%f270, 0f3E000000;
	div.approx.f32 	%f271, %f270, %f269;
	mov.f32 	%f272, 0f40000000;
	fma.rn.f32 	%f273, %f272, %f269, %f271;
	setp.ltu.f32	%p55, %f260, 0f42B40000;
	selp.f32	%f274, %f273, 0f7F800000, %p55;
	mul.f32 	%f275, %f274, %f274;
	rcp.rn.f32 	%f276, %f275;
	mul.f32 	%f277, %f257, 0f0FA575F3;
	mul.f32 	%f278, %f258, %f276;
	sub.f32 	%f280, %f379, %f278;
	div.rn.f32 	%f281, %f276, %f280;
	mul.f32 	%f282, %f277, %f281;
	cvt.f64.f32	%fd3, %f282;
	setp.lt.f64	%p56, %fd3, 0d3DD5FD7FE1796495;
	div.rn.f32 	%f283, %f13, %f380;
	sub.f32 	%f284, %f379, %f283;
	mul.f32 	%f58, %f382, %f284;
	add.f32 	%f285, %f282, %f282;
	rcp.rn.f32 	%f286, %f285;
	selp.f32	%f287, 0f4FBA43B7, %f286, %p56;
	mul.f32 	%f288, %f255, %f255;
	div.rn.f32 	%f289, %f14, %f288;
	sub.f32 	%f290, %f379, %f289;
	mul.f32 	%f291, %f287, %f290;
	mul.f32 	%f292, %f291, 0f35A8A9B8;
	mul.f32 	%f390, %f1, %f292;
	mul.f32 	%f391, %f2, %f292;
	mul.f32 	%f392, %f3, %f292;
	mov.f32 	%f389, %f58;

BB0_37:
	mov.f32 	%f65, %f389;
	mul.f32 	%f303, %f382, %f65;
	mul.f32 	%f304, %f65, %f303;
	sub.f32 	%f305, %f65, %f25;
	div.rn.f32 	%f306, %f305, %f304;
	sqrt.rn.f32 	%f307, %f306;
	div.rn.f32 	%f308, %f25, %f382;
	sqrt.rn.f32 	%f309, %f308;
	add.f32 	%f310, %f4, %f390;
	add.f32 	%f311, %f5, %f391;
	add.f32 	%f312, %f6, %f392;
	fma.rn.f32 	%f313, %f18, %f307, %f310;
	fma.rn.f32 	%f314, %f19, %f307, %f311;
	fma.rn.f32 	%f315, %f20, %f307, %f312;
	mul.f32 	%f316, %f2, %f312;
	mul.f32 	%f317, %f3, %f311;
	sub.f32 	%f318, %f316, %f317;
	mul.f32 	%f319, %f3, %f310;
	mul.f32 	%f320, %f1, %f312;
	sub.f32 	%f321, %f319, %f320;
	mul.f32 	%f322, %f1, %f311;
	mul.f32 	%f323, %f2, %f310;
	sub.f32 	%f324, %f322, %f323;
	mul.f32 	%f325, %f2, %f311;
	fma.rn.f32 	%f326, %f1, %f310, %f325;
	fma.rn.f32 	%f327, %f3, %f312, %f326;
	mul.f32 	%f328, %f2, %f315;
	mul.f32 	%f329, %f3, %f314;
	sub.f32 	%f330, %f328, %f329;
	mul.f32 	%f331, %f3, %f313;
	mul.f32 	%f332, %f1, %f315;
	sub.f32 	%f333, %f331, %f332;
	mul.f32 	%f334, %f1, %f314;
	mul.f32 	%f335, %f2, %f313;
	sub.f32 	%f336, %f334, %f335;
	mul.f32 	%f337, %f2, %f336;
	mul.f32 	%f338, %f3, %f333;
	sub.f32 	%f339, %f337, %f338;
	mul.f32 	%f340, %f3, %f330;
	mul.f32 	%f341, %f1, %f336;
	sub.f32 	%f342, %f340, %f341;
	mul.f32 	%f343, %f1, %f333;
	mul.f32 	%f344, %f2, %f330;
	sub.f32 	%f345, %f343, %f344;
	fma.rn.f32 	%f346, %f382, %f382, 0f3F800000;
	rcp.rn.f32 	%f347, %f346;
	mul.f32 	%f348, %f318, %f347;
	mul.f32 	%f349, %f321, %f347;
	mul.f32 	%f350, %f324, %f347;
	mul.f32 	%f351, %f25, %f347;
	div.rn.f32 	%f352, %f351, %f14;
	mul.f32 	%f353, %f327, %f352;
	mul.f32 	%f354, %f1, %f353;
	mul.f32 	%f355, %f2, %f353;
	mul.f32 	%f356, %f3, %f353;
	sub.f32 	%f357, %f354, %f348;
	sub.f32 	%f358, %f355, %f349;
	sub.f32 	%f359, %f356, %f350;
	mul.f32 	%f360, %f65, %f347;
	div.rn.f32 	%f361, %f360, %f14;
	mul.f32 	%f362, %f361, %f339;
	mul.f32 	%f363, %f361, %f342;
	mul.f32 	%f364, %f361, %f345;
	sub.f32 	%f365, %f357, %f362;
	sub.f32 	%f366, %f358, %f363;
	sub.f32 	%f367, %f359, %f364;
	fma.rn.f32 	%f393, %f21, %f309, %f365;
	fma.rn.f32 	%f394, %f22, %f309, %f366;
	fma.rn.f32 	%f395, %f23, %f309, %f367;

BB0_38:
	ld.param.u64 	%rd65, [LLBtorque2_param_2];
	ld.param.u64 	%rd64, [LLBtorque2_param_1];
	mov.u32 	%r40, %ctaid.x;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r38, %nctaid.x;
	mov.u32 	%r37, %tid.x;
	mov.u32 	%r36, %ntid.x;
	mad.lo.s32 	%r35, %r38, %r39, %r40;
	mad.lo.s32 	%r34, %r35, %r36, %r37;
	mul.wide.s32 	%rd63, %r34, 4;
	ld.param.u64 	%rd62, [LLBtorque2_param_0];
	cvta.to.global.u64 	%rd55, %rd62;
	add.s64 	%rd57, %rd55, %rd63;
	st.global.f32 	[%rd57], %f393;
	cvta.to.global.u64 	%rd58, %rd64;
	add.s64 	%rd59, %rd58, %rd63;
	st.global.f32 	[%rd59], %f394;
	cvta.to.global.u64 	%rd60, %rd65;
	add.s64 	%rd61, %rd60, %rd63;
	st.global.f32 	[%rd61], %f395;

BB0_39:
	ret;
}


`
   LLBtorque2_ptx_30 = `
.version 4.3
.target sm_30
.address_size 64

	// .globl	LLBtorque2

.visible .entry LLBtorque2(
	.param .u64 LLBtorque2_param_0,
	.param .u64 LLBtorque2_param_1,
	.param .u64 LLBtorque2_param_2,
	.param .u64 LLBtorque2_param_3,
	.param .u64 LLBtorque2_param_4,
	.param .u64 LLBtorque2_param_5,
	.param .u64 LLBtorque2_param_6,
	.param .u64 LLBtorque2_param_7,
	.param .u64 LLBtorque2_param_8,
	.param .u64 LLBtorque2_param_9,
	.param .f32 LLBtorque2_param_10,
	.param .u64 LLBtorque2_param_11,
	.param .f32 LLBtorque2_param_12,
	.param .u64 LLBtorque2_param_13,
	.param .f32 LLBtorque2_param_14,
	.param .u64 LLBtorque2_param_15,
	.param .u64 LLBtorque2_param_16,
	.param .u64 LLBtorque2_param_17,
	.param .u64 LLBtorque2_param_18,
	.param .u64 LLBtorque2_param_19,
	.param .u64 LLBtorque2_param_20,
	.param .u64 LLBtorque2_param_21,
	.param .f32 LLBtorque2_param_22,
	.param .u32 LLBtorque2_param_23
)
{
	.reg .pred 	%p<57>;
	.reg .f32 	%f<396>;
	.reg .b32 	%r<41>;
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<66>;


	ld.param.u64 	%rd5, [LLBtorque2_param_3];
	ld.param.u64 	%rd6, [LLBtorque2_param_4];
	ld.param.u64 	%rd7, [LLBtorque2_param_5];
	ld.param.u64 	%rd8, [LLBtorque2_param_6];
	ld.param.u64 	%rd9, [LLBtorque2_param_7];
	ld.param.u64 	%rd10, [LLBtorque2_param_8];
	ld.param.u64 	%rd11, [LLBtorque2_param_9];
	ld.param.f32 	%f382, [LLBtorque2_param_10];
	ld.param.u64 	%rd12, [LLBtorque2_param_11];
	ld.param.f32 	%f383, [LLBtorque2_param_12];
	ld.param.u64 	%rd13, [LLBtorque2_param_15];
	ld.param.u64 	%rd14, [LLBtorque2_param_16];
	ld.param.u64 	%rd15, [LLBtorque2_param_17];
	ld.param.u64 	%rd16, [LLBtorque2_param_18];
	ld.param.u64 	%rd17, [LLBtorque2_param_19];
	ld.param.u64 	%rd18, [LLBtorque2_param_20];
	ld.param.u64 	%rd19, [LLBtorque2_param_21];
	ld.param.f32 	%f384, [LLBtorque2_param_22];
	ld.param.u32 	%r2, [LLBtorque2_param_23];
	mov.u32 	%r3, %nctaid.x;
	mov.u32 	%r4, %ctaid.y;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p3, %r1, %r2;
	@%p3 bra 	BB0_39;

	cvta.to.global.u64 	%rd20, %rd5;
	cvt.s64.s32	%rd1, %r1;
	mul.wide.s32 	%rd21, %r1, 4;
	add.s64 	%rd22, %rd20, %rd21;
	ld.global.f32 	%f1, [%rd22];
	cvta.to.global.u64 	%rd23, %rd6;
	add.s64 	%rd24, %rd23, %rd21;
	ld.global.f32 	%f2, [%rd24];
	cvta.to.global.u64 	%rd25, %rd7;
	add.s64 	%rd26, %rd25, %rd21;
	ld.global.f32 	%f3, [%rd26];
	cvta.to.global.u64 	%rd27, %rd8;
	add.s64 	%rd28, %rd27, %rd21;
	ld.global.f32 	%f4, [%rd28];
	cvta.to.global.u64 	%rd29, %rd9;
	add.s64 	%rd30, %rd29, %rd21;
	ld.global.f32 	%f5, [%rd30];
	cvta.to.global.u64 	%rd31, %rd10;
	add.s64 	%rd32, %rd31, %rd21;
	ld.global.f32 	%f6, [%rd32];
	setp.eq.s64	%p4, %rd11, 0;
	@%p4 bra 	BB0_3;

	cvta.to.global.u64 	%rd33, %rd11;
	shl.b64 	%rd34, %rd1, 2;
	add.s64 	%rd35, %rd33, %rd34;
	ld.global.f32 	%f78, [%rd35];
	mul.f32 	%f382, %f78, %f382;

BB0_3:
	setp.eq.s64	%p5, %rd12, 0;
	@%p5 bra 	BB0_5;

	cvta.to.global.u64 	%rd36, %rd12;
	shl.b64 	%rd37, %rd1, 2;
	add.s64 	%rd38, %rd36, %rd37;
	ld.global.f32 	%f79, [%rd38];
	mul.f32 	%f383, %f79, %f383;

BB0_5:
	setp.eq.s64	%p6, %rd19, 0;
	@%p6 bra 	BB0_7;

	cvta.to.global.u64 	%rd39, %rd19;
	shl.b64 	%rd40, %rd1, 2;
	add.s64 	%rd41, %rd39, %rd40;
	ld.global.f32 	%f80, [%rd41];
	mul.f32 	%f384, %f80, %f384;

BB0_7:
	cvt.f64.f32	%fd1, %f384;
	add.f64 	%fd2, %fd1, 0d3F21437448FD1EFA;
	cvt.rn.f32.f64	%f13, %fd2;
	mul.f32 	%f81, %f2, %f2;
	fma.rn.f32 	%f82, %f1, %f1, %f81;
	fma.rn.f32 	%f14, %f3, %f3, %f82;
	mul.f32 	%f393, %f1, 0f00000000;
	mul.f32 	%f394, %f2, 0f00000000;
	mul.f32 	%f395, %f3, 0f00000000;
	setp.neu.f32	%p7, %f14, 0f00000000;
	setp.neu.f32	%p8, %f383, 0f00000000;
	and.pred  	%p9, %p7, %p8;
	@!%p9 bra 	BB0_38;
	bra.uni 	BB0_8;

BB0_8:
	cvta.to.global.u64 	%rd42, %rd18;
	cvta.to.global.u64 	%rd43, %rd17;
	cvta.to.global.u64 	%rd44, %rd16;
	cvta.to.global.u64 	%rd45, %rd15;
	cvta.to.global.u64 	%rd46, %rd14;
	cvta.to.global.u64 	%rd47, %rd13;
	shl.b64 	%rd48, %rd1, 2;
	add.s64 	%rd49, %rd47, %rd48;
	ld.global.f32 	%f18, [%rd49];
	add.s64 	%rd50, %rd46, %rd48;
	ld.global.f32 	%f19, [%rd50];
	add.s64 	%rd51, %rd45, %rd48;
	ld.global.f32 	%f20, [%rd51];
	add.s64 	%rd52, %rd44, %rd48;
	ld.global.f32 	%f21, [%rd52];
	add.s64 	%rd53, %rd43, %rd48;
	ld.global.f32 	%f22, [%rd53];
	add.s64 	%rd54, %rd42, %rd48;
	ld.global.f32 	%f23, [%rd54];
	add.f32 	%f83, %f382, %f382;
	mul.f32 	%f84, %f83, %f13;
	mul.f32 	%f24, %f383, 0f40400000;
	div.rn.f32 	%f25, %f84, %f24;
	setp.gtu.f32	%p10, %f13, %f383;
	@%p10 bra 	BB0_36;
	bra.uni 	BB0_9;

BB0_36:
	sub.f32 	%f293, %f13, %f383;
	mov.f32 	%f294, 0f359EAF64;
	div.rn.f32 	%f295, %f294, %f293;
	mov.f32 	%f296, 0fBF800000;
	div.rn.f32 	%f297, %f296, %f295;
	div.rn.f32 	%f298, %f383, %f293;
	mul.f32 	%f299, %f14, 0f3F19999A;
	fma.rn.f32 	%f300, %f299, %f298, 0f3F800000;
	mul.f32 	%f301, %f297, %f300;
	mul.f32 	%f302, %f301, 0f35A8A9B8;
	mul.f32 	%f390, %f1, %f302;
	mul.f32 	%f391, %f2, %f302;
	mul.f32 	%f392, %f3, %f302;
	mov.f32 	%f389, %f25;
	bra.uni 	BB0_37;

BB0_9:
	div.rn.f32 	%f26, %f13, %f383;
	mov.f32 	%f89, 0f3FDF5C29;
	cvt.rzi.f32.f32	%f90, %f89;
	fma.rn.f32 	%f91, %f90, 0fC0000000, 0f405F5C29;
	abs.f32 	%f27, %f91;
	abs.f32 	%f28, %f26;
	setp.lt.f32	%p11, %f28, 0f00800000;
	mul.f32 	%f92, %f28, 0f4B800000;
	selp.f32	%f93, 0fC3170000, 0fC2FE0000, %p11;
	selp.f32	%f94, %f92, %f28, %p11;
	mov.b32 	 %r9, %f94;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f95, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f96, %r12;
	add.f32 	%f97, %f93, %f96;
	setp.gt.f32	%p12, %f95, 0f3FB504F3;
	mul.f32 	%f98, %f95, 0f3F000000;
	add.f32 	%f99, %f97, 0f3F800000;
	selp.f32	%f100, %f98, %f95, %p12;
	selp.f32	%f101, %f99, %f97, %p12;
	add.f32 	%f102, %f100, 0fBF800000;
	add.f32 	%f86, %f100, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f85,%f86;
	// inline asm
	add.f32 	%f103, %f102, %f102;
	mul.f32 	%f104, %f85, %f103;
	mul.f32 	%f105, %f104, %f104;
	mov.f32 	%f106, 0f3C4CAF63;
	mov.f32 	%f107, 0f3B18F0FE;
	fma.rn.f32 	%f108, %f107, %f105, %f106;
	mov.f32 	%f109, 0f3DAAAABD;
	fma.rn.f32 	%f110, %f108, %f105, %f109;
	mul.rn.f32 	%f111, %f110, %f105;
	mul.rn.f32 	%f112, %f111, %f104;
	sub.f32 	%f113, %f102, %f104;
	neg.f32 	%f114, %f104;
	add.f32 	%f115, %f113, %f113;
	fma.rn.f32 	%f116, %f114, %f102, %f115;
	mul.rn.f32 	%f117, %f85, %f116;
	add.f32 	%f118, %f112, %f104;
	sub.f32 	%f119, %f104, %f118;
	add.f32 	%f120, %f112, %f119;
	add.f32 	%f121, %f117, %f120;
	add.f32 	%f122, %f118, %f121;
	sub.f32 	%f123, %f118, %f122;
	add.f32 	%f124, %f121, %f123;
	mov.f32 	%f125, 0f3F317200;
	mul.rn.f32 	%f126, %f101, %f125;
	mov.f32 	%f127, 0f35BFBE8E;
	mul.rn.f32 	%f128, %f101, %f127;
	add.f32 	%f129, %f126, %f122;
	sub.f32 	%f130, %f126, %f129;
	add.f32 	%f131, %f122, %f130;
	add.f32 	%f132, %f124, %f131;
	add.f32 	%f133, %f128, %f132;
	add.f32 	%f134, %f129, %f133;
	sub.f32 	%f135, %f129, %f134;
	add.f32 	%f136, %f133, %f135;
	mov.f32 	%f137, 0f405F5C29;
	abs.f32 	%f29, %f137;
	setp.gt.f32	%p13, %f29, 0f77F684DF;
	selp.f32	%f138, 0f39DF5C29, 0f405F5C29, %p13;
	mul.rn.f32 	%f139, %f138, %f134;
	neg.f32 	%f140, %f139;
	fma.rn.f32 	%f141, %f138, %f134, %f140;
	fma.rn.f32 	%f142, %f138, %f136, %f141;
	mov.f32 	%f143, 0f00000000;
	fma.rn.f32 	%f144, %f143, %f134, %f142;
	add.rn.f32 	%f145, %f139, %f144;
	neg.f32 	%f146, %f145;
	add.rn.f32 	%f147, %f139, %f146;
	add.rn.f32 	%f148, %f147, %f144;
	mov.b32 	 %r13, %f145;
	setp.eq.s32	%p14, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f149, %r14;
	add.f32 	%f150, %f148, 0f37000000;
	selp.f32	%f151, %f149, %f145, %p14;
	selp.f32	%f30, %f150, %f148, %p14;
	mul.f32 	%f152, %f151, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f153, %f152;
	mov.f32 	%f154, 0fBF317200;
	fma.rn.f32 	%f155, %f153, %f154, %f151;
	mov.f32 	%f156, 0fB5BFBE8E;
	fma.rn.f32 	%f157, %f153, %f156, %f155;
	mul.f32 	%f88, %f157, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f87,%f88;
	// inline asm
	add.f32 	%f158, %f153, 0f00000000;
	ex2.approx.f32 	%f159, %f158;
	mul.f32 	%f160, %f87, %f159;
	setp.lt.f32	%p15, %f151, 0fC2D20000;
	selp.f32	%f161, 0f00000000, %f160, %p15;
	setp.gt.f32	%p16, %f151, 0f42D20000;
	selp.f32	%f385, 0f7F800000, %f161, %p16;
	setp.eq.f32	%p17, %f385, 0f7F800000;
	@%p17 bra 	BB0_11;

	fma.rn.f32 	%f385, %f385, %f30, %f385;

BB0_11:
	setp.lt.f32	%p18, %f26, 0f00000000;
	setp.eq.f32	%p19, %f27, 0f3F800000;
	and.pred  	%p1, %p18, %p19;
	mov.b32 	 %r15, %f385;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f162, %r16;
	selp.f32	%f386, %f162, %f385, %p1;
	setp.eq.f32	%p20, %f26, 0f00000000;
	@%p20 bra 	BB0_14;
	bra.uni 	BB0_12;

BB0_14:
	add.f32 	%f165, %f26, %f26;
	selp.f32	%f386, %f165, 0f00000000, %p19;
	bra.uni 	BB0_15;

BB0_12:
	setp.geu.f32	%p21, %f26, 0f00000000;
	@%p21 bra 	BB0_15;

	mov.f32 	%f378, 0f405F5C29;
	cvt.rzi.f32.f32	%f164, %f378;
	setp.neu.f32	%p22, %f164, 0f405F5C29;
	selp.f32	%f386, 0f7FFFFFFF, %f386, %p22;

BB0_15:
	add.f32 	%f166, %f28, %f29;
	mov.b32 	 %r17, %f166;
	setp.lt.s32	%p24, %r17, 2139095040;
	@%p24 bra 	BB0_22;

	setp.gtu.f32	%p25, %f28, 0f7F800000;
	setp.gtu.f32	%p26, %f29, 0f7F800000;
	or.pred  	%p27, %p25, %p26;
	@%p27 bra 	BB0_21;
	bra.uni 	BB0_17;

BB0_21:
	add.f32 	%f386, %f26, 0f405F5C29;
	bra.uni 	BB0_22;

BB0_17:
	setp.eq.f32	%p28, %f29, 0f7F800000;
	@%p28 bra 	BB0_20;
	bra.uni 	BB0_18;

BB0_20:
	setp.gt.f32	%p30, %f28, 0f3F800000;
	selp.f32	%f167, 0f7F800000, 0f00000000, %p30;
	setp.eq.f32	%p31, %f26, 0fBF800000;
	selp.f32	%f386, 0f3F800000, %f167, %p31;
	bra.uni 	BB0_22;

BB0_18:
	setp.neu.f32	%p29, %f28, 0f7F800000;
	@%p29 bra 	BB0_22;

	selp.f32	%f386, 0fFF800000, 0f7F800000, %p1;

BB0_22:
	mov.f32 	%f375, 0fB5BFBE8E;
	mov.f32 	%f374, 0fBF317200;
	mov.f32 	%f373, 0f00000000;
	mov.f32 	%f372, 0f35BFBE8E;
	mov.f32 	%f371, 0f3F317200;
	mov.f32 	%f370, 0f3DAAAABD;
	mov.f32 	%f369, 0f3C4CAF63;
	mov.f32 	%f368, 0f3B18F0FE;
	mov.f32 	%f172, 0f3F800000;
	sub.f32 	%f173, %f172, %f386;
	setp.eq.f32	%p32, %f26, 0f3F800000;
	selp.f32	%f42, 0f00000000, %f173, %p32;
	mov.f32 	%f174, 0f3E8A3D71;
	cvt.rzi.f32.f32	%f175, %f174;
	fma.rn.f32 	%f176, %f175, 0fC0000000, 0f3F0A3D71;
	abs.f32 	%f43, %f176;
	abs.f32 	%f44, %f42;
	setp.lt.f32	%p33, %f44, 0f00800000;
	mul.f32 	%f177, %f44, 0f4B800000;
	selp.f32	%f178, 0fC3170000, 0fC2FE0000, %p33;
	selp.f32	%f179, %f177, %f44, %p33;
	mov.b32 	 %r18, %f179;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f180, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f181, %r21;
	add.f32 	%f182, %f178, %f181;
	setp.gt.f32	%p34, %f180, 0f3FB504F3;
	mul.f32 	%f183, %f180, 0f3F000000;
	add.f32 	%f184, %f182, 0f3F800000;
	selp.f32	%f185, %f183, %f180, %p34;
	selp.f32	%f186, %f184, %f182, %p34;
	add.f32 	%f187, %f185, 0fBF800000;
	add.f32 	%f169, %f185, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f168,%f169;
	// inline asm
	add.f32 	%f188, %f187, %f187;
	mul.f32 	%f189, %f168, %f188;
	mul.f32 	%f190, %f189, %f189;
	fma.rn.f32 	%f193, %f368, %f190, %f369;
	fma.rn.f32 	%f195, %f193, %f190, %f370;
	mul.rn.f32 	%f196, %f195, %f190;
	mul.rn.f32 	%f197, %f196, %f189;
	sub.f32 	%f198, %f187, %f189;
	neg.f32 	%f199, %f189;
	add.f32 	%f200, %f198, %f198;
	fma.rn.f32 	%f201, %f199, %f187, %f200;
	mul.rn.f32 	%f202, %f168, %f201;
	add.f32 	%f203, %f197, %f189;
	sub.f32 	%f204, %f189, %f203;
	add.f32 	%f205, %f197, %f204;
	add.f32 	%f206, %f202, %f205;
	add.f32 	%f207, %f203, %f206;
	sub.f32 	%f208, %f203, %f207;
	add.f32 	%f209, %f206, %f208;
	mul.rn.f32 	%f211, %f186, %f371;
	mul.rn.f32 	%f213, %f186, %f372;
	add.f32 	%f214, %f211, %f207;
	sub.f32 	%f215, %f211, %f214;
	add.f32 	%f216, %f207, %f215;
	add.f32 	%f217, %f209, %f216;
	add.f32 	%f218, %f213, %f217;
	add.f32 	%f219, %f214, %f218;
	sub.f32 	%f220, %f214, %f219;
	add.f32 	%f221, %f218, %f220;
	mov.f32 	%f222, 0f3F0A3D71;
	abs.f32 	%f45, %f222;
	setp.gt.f32	%p35, %f45, 0f77F684DF;
	selp.f32	%f223, 0f388A3D71, 0f3F0A3D71, %p35;
	mul.rn.f32 	%f224, %f223, %f219;
	neg.f32 	%f225, %f224;
	fma.rn.f32 	%f226, %f223, %f219, %f225;
	fma.rn.f32 	%f227, %f223, %f221, %f226;
	fma.rn.f32 	%f229, %f373, %f219, %f227;
	add.rn.f32 	%f230, %f224, %f229;
	neg.f32 	%f231, %f230;
	add.rn.f32 	%f232, %f224, %f231;
	add.rn.f32 	%f233, %f232, %f229;
	mov.b32 	 %r22, %f230;
	setp.eq.s32	%p36, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f234, %r23;
	add.f32 	%f235, %f233, 0f37000000;
	selp.f32	%f236, %f234, %f230, %p36;
	selp.f32	%f46, %f235, %f233, %p36;
	mul.f32 	%f237, %f236, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f238, %f237;
	fma.rn.f32 	%f240, %f238, %f374, %f236;
	fma.rn.f32 	%f242, %f238, %f375, %f240;
	mul.f32 	%f171, %f242, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f170,%f171;
	// inline asm
	add.f32 	%f243, %f238, 0f00000000;
	ex2.approx.f32 	%f244, %f243;
	mul.f32 	%f245, %f170, %f244;
	setp.lt.f32	%p37, %f236, 0fC2D20000;
	selp.f32	%f246, 0f00000000, %f245, %p37;
	setp.gt.f32	%p38, %f236, 0f42D20000;
	selp.f32	%f387, 0f7F800000, %f246, %p38;
	setp.eq.f32	%p39, %f387, 0f7F800000;
	@%p39 bra 	BB0_24;

	fma.rn.f32 	%f387, %f387, %f46, %f387;

BB0_24:
	setp.lt.f32	%p40, %f42, 0f00000000;
	setp.eq.f32	%p41, %f43, 0f3F800000;
	and.pred  	%p2, %p40, %p41;
	mov.b32 	 %r24, %f387;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f247, %r25;
	selp.f32	%f388, %f247, %f387, %p2;
	setp.eq.f32	%p42, %f42, 0f00000000;
	@%p42 bra 	BB0_27;
	bra.uni 	BB0_25;

BB0_27:
	add.f32 	%f250, %f42, %f42;
	selp.f32	%f388, %f250, 0f00000000, %p41;
	bra.uni 	BB0_28;

BB0_25:
	setp.geu.f32	%p43, %f42, 0f00000000;
	@%p43 bra 	BB0_28;

	mov.f32 	%f381, 0f3F0A3D71;
	cvt.rzi.f32.f32	%f249, %f381;
	setp.neu.f32	%p44, %f249, 0f3F0A3D71;
	selp.f32	%f388, 0f7FFFFFFF, %f388, %p44;

BB0_28:
	add.f32 	%f251, %f44, %f45;
	mov.b32 	 %r26, %f251;
	setp.lt.s32	%p46, %r26, 2139095040;
	@%p46 bra 	BB0_35;

	setp.gtu.f32	%p47, %f44, 0f7F800000;
	setp.gtu.f32	%p48, %f45, 0f7F800000;
	or.pred  	%p49, %p47, %p48;
	@%p49 bra 	BB0_34;
	bra.uni 	BB0_30;

BB0_34:
	add.f32 	%f388, %f42, 0f3F0A3D71;
	bra.uni 	BB0_35;

BB0_30:
	setp.eq.f32	%p50, %f45, 0f7F800000;
	@%p50 bra 	BB0_33;
	bra.uni 	BB0_31;

BB0_33:
	setp.gt.f32	%p52, %f44, 0f3F800000;
	selp.f32	%f252, 0f7F800000, 0f00000000, %p52;
	setp.eq.f32	%p53, %f42, 0fBF800000;
	selp.f32	%f388, 0f3F800000, %f252, %p53;
	bra.uni 	BB0_35;

BB0_31:
	setp.neu.f32	%p51, %f44, 0f7F800000;
	@%p51 bra 	BB0_35;

	selp.f32	%f388, 0fFF800000, 0f7F800000, %p2;

BB0_35:
	mul.f32 	%f380, %f383, 0f40400000;
	mov.f32 	%f379, 0f3F800000;
	mov.f32 	%f377, 0fB5BFBE8E;
	mov.f32 	%f376, 0fBF317200;
	setp.eq.f32	%p54, %f42, 0f3F800000;
	selp.f32	%f255, 0f3F800000, %f388, %p54;
	mul.f32 	%f256, %f13, 0f19857725;
	rcp.rn.f32 	%f257, %f256;
	div.rn.f32 	%f258, %f383, %f13;
	mul.f32 	%f259, %f255, %f258;
	abs.f32 	%f260, %f259;
	mul.f32 	%f261, %f260, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f262, %f261;
	fma.rn.f32 	%f264, %f262, %f376, %f260;
	fma.rn.f32 	%f266, %f262, %f377, %f264;
	mul.f32 	%f254, %f266, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f253,%f254;
	// inline asm
	add.f32 	%f267, %f262, 0fC0000000;
	ex2.approx.f32 	%f268, %f267;
	mul.f32 	%f269, %f253, %f268;
	mov.f32 	%f270, 0f3E000000;
	div.approx.f32 	%f271, %f270, %f269;
	mov.f32 	%f272, 0f40000000;
	fma.rn.f32 	%f273, %f272, %f269, %f271;
	setp.ltu.f32	%p55, %f260, 0f42B40000;
	selp.f32	%f274, %f273, 0f7F800000, %p55;
	mul.f32 	%f275, %f274, %f274;
	rcp.rn.f32 	%f276, %f275;
	mul.f32 	%f277, %f257, 0f0FA575F3;
	mul.f32 	%f278, %f258, %f276;
	sub.f32 	%f280, %f379, %f278;
	div.rn.f32 	%f281, %f276, %f280;
	mul.f32 	%f282, %f277, %f281;
	cvt.f64.f32	%fd3, %f282;
	setp.lt.f64	%p56, %fd3, 0d3DD5FD7FE1796495;
	div.rn.f32 	%f283, %f13, %f380;
	sub.f32 	%f284, %f379, %f283;
	mul.f32 	%f58, %f382, %f284;
	add.f32 	%f285, %f282, %f282;
	rcp.rn.f32 	%f286, %f285;
	selp.f32	%f287, 0f4FBA43B7, %f286, %p56;
	mul.f32 	%f288, %f255, %f255;
	div.rn.f32 	%f289, %f14, %f288;
	sub.f32 	%f290, %f379, %f289;
	mul.f32 	%f291, %f287, %f290;
	mul.f32 	%f292, %f291, 0f35A8A9B8;
	mul.f32 	%f390, %f1, %f292;
	mul.f32 	%f391, %f2, %f292;
	mul.f32 	%f392, %f3, %f292;
	mov.f32 	%f389, %f58;

BB0_37:
	mov.f32 	%f65, %f389;
	mul.f32 	%f303, %f382, %f65;
	mul.f32 	%f304, %f65, %f303;
	sub.f32 	%f305, %f65, %f25;
	div.rn.f32 	%f306, %f305, %f304;
	sqrt.rn.f32 	%f307, %f306;
	div.rn.f32 	%f308, %f25, %f382;
	sqrt.rn.f32 	%f309, %f308;
	add.f32 	%f310, %f4, %f390;
	add.f32 	%f311, %f5, %f391;
	add.f32 	%f312, %f6, %f392;
	fma.rn.f32 	%f313, %f18, %f307, %f310;
	fma.rn.f32 	%f314, %f19, %f307, %f311;
	fma.rn.f32 	%f315, %f20, %f307, %f312;
	mul.f32 	%f316, %f2, %f312;
	mul.f32 	%f317, %f3, %f311;
	sub.f32 	%f318, %f316, %f317;
	mul.f32 	%f319, %f3, %f310;
	mul.f32 	%f320, %f1, %f312;
	sub.f32 	%f321, %f319, %f320;
	mul.f32 	%f322, %f1, %f311;
	mul.f32 	%f323, %f2, %f310;
	sub.f32 	%f324, %f322, %f323;
	mul.f32 	%f325, %f2, %f311;
	fma.rn.f32 	%f326, %f1, %f310, %f325;
	fma.rn.f32 	%f327, %f3, %f312, %f326;
	mul.f32 	%f328, %f2, %f315;
	mul.f32 	%f329, %f3, %f314;
	sub.f32 	%f330, %f328, %f329;
	mul.f32 	%f331, %f3, %f313;
	mul.f32 	%f332, %f1, %f315;
	sub.f32 	%f333, %f331, %f332;
	mul.f32 	%f334, %f1, %f314;
	mul.f32 	%f335, %f2, %f313;
	sub.f32 	%f336, %f334, %f335;
	mul.f32 	%f337, %f2, %f336;
	mul.f32 	%f338, %f3, %f333;
	sub.f32 	%f339, %f337, %f338;
	mul.f32 	%f340, %f3, %f330;
	mul.f32 	%f341, %f1, %f336;
	sub.f32 	%f342, %f340, %f341;
	mul.f32 	%f343, %f1, %f333;
	mul.f32 	%f344, %f2, %f330;
	sub.f32 	%f345, %f343, %f344;
	fma.rn.f32 	%f346, %f382, %f382, 0f3F800000;
	rcp.rn.f32 	%f347, %f346;
	mul.f32 	%f348, %f318, %f347;
	mul.f32 	%f349, %f321, %f347;
	mul.f32 	%f350, %f324, %f347;
	mul.f32 	%f351, %f25, %f347;
	div.rn.f32 	%f352, %f351, %f14;
	mul.f32 	%f353, %f327, %f352;
	mul.f32 	%f354, %f1, %f353;
	mul.f32 	%f355, %f2, %f353;
	mul.f32 	%f356, %f3, %f353;
	sub.f32 	%f357, %f354, %f348;
	sub.f32 	%f358, %f355, %f349;
	sub.f32 	%f359, %f356, %f350;
	mul.f32 	%f360, %f65, %f347;
	div.rn.f32 	%f361, %f360, %f14;
	mul.f32 	%f362, %f361, %f339;
	mul.f32 	%f363, %f361, %f342;
	mul.f32 	%f364, %f361, %f345;
	sub.f32 	%f365, %f357, %f362;
	sub.f32 	%f366, %f358, %f363;
	sub.f32 	%f367, %f359, %f364;
	fma.rn.f32 	%f393, %f21, %f309, %f365;
	fma.rn.f32 	%f394, %f22, %f309, %f366;
	fma.rn.f32 	%f395, %f23, %f309, %f367;

BB0_38:
	ld.param.u64 	%rd65, [LLBtorque2_param_2];
	ld.param.u64 	%rd64, [LLBtorque2_param_1];
	mov.u32 	%r40, %ctaid.x;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r38, %nctaid.x;
	mov.u32 	%r37, %tid.x;
	mov.u32 	%r36, %ntid.x;
	mad.lo.s32 	%r35, %r38, %r39, %r40;
	mad.lo.s32 	%r34, %r35, %r36, %r37;
	mul.wide.s32 	%rd63, %r34, 4;
	ld.param.u64 	%rd62, [LLBtorque2_param_0];
	cvta.to.global.u64 	%rd55, %rd62;
	add.s64 	%rd57, %rd55, %rd63;
	st.global.f32 	[%rd57], %f393;
	cvta.to.global.u64 	%rd58, %rd64;
	add.s64 	%rd59, %rd58, %rd63;
	st.global.f32 	[%rd59], %f394;
	cvta.to.global.u64 	%rd60, %rd65;
	add.s64 	%rd61, %rd60, %rd63;
	st.global.f32 	[%rd61], %f395;

BB0_39:
	ret;
}


`
   LLBtorque2_ptx_35 = `
.version 4.3
.target sm_35
.address_size 64

	// .weak	cudaMalloc

.weak .func  (.param .b32 func_retval0) cudaMalloc(
	.param .b64 cudaMalloc_param_0,
	.param .b64 cudaMalloc_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaFuncGetAttributes
.weak .func  (.param .b32 func_retval0) cudaFuncGetAttributes(
	.param .b64 cudaFuncGetAttributes_param_0,
	.param .b64 cudaFuncGetAttributes_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaDeviceGetAttribute
.weak .func  (.param .b32 func_retval0) cudaDeviceGetAttribute(
	.param .b64 cudaDeviceGetAttribute_param_0,
	.param .b32 cudaDeviceGetAttribute_param_1,
	.param .b32 cudaDeviceGetAttribute_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaGetDevice
.weak .func  (.param .b32 func_retval0) cudaGetDevice(
	.param .b64 cudaGetDevice_param_0
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessor
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessor(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_3
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_3,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_4
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	LLBtorque2
.visible .entry LLBtorque2(
	.param .u64 LLBtorque2_param_0,
	.param .u64 LLBtorque2_param_1,
	.param .u64 LLBtorque2_param_2,
	.param .u64 LLBtorque2_param_3,
	.param .u64 LLBtorque2_param_4,
	.param .u64 LLBtorque2_param_5,
	.param .u64 LLBtorque2_param_6,
	.param .u64 LLBtorque2_param_7,
	.param .u64 LLBtorque2_param_8,
	.param .u64 LLBtorque2_param_9,
	.param .f32 LLBtorque2_param_10,
	.param .u64 LLBtorque2_param_11,
	.param .f32 LLBtorque2_param_12,
	.param .u64 LLBtorque2_param_13,
	.param .f32 LLBtorque2_param_14,
	.param .u64 LLBtorque2_param_15,
	.param .u64 LLBtorque2_param_16,
	.param .u64 LLBtorque2_param_17,
	.param .u64 LLBtorque2_param_18,
	.param .u64 LLBtorque2_param_19,
	.param .u64 LLBtorque2_param_20,
	.param .u64 LLBtorque2_param_21,
	.param .f32 LLBtorque2_param_22,
	.param .u32 LLBtorque2_param_23
)
{
	.reg .pred 	%p<57>;
	.reg .f32 	%f<405>;
	.reg .b32 	%r<41>;
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<96>;


	ld.param.u64 	%rd5, [LLBtorque2_param_3];
	ld.param.u64 	%rd6, [LLBtorque2_param_4];
	ld.param.u64 	%rd7, [LLBtorque2_param_5];
	ld.param.u64 	%rd11, [LLBtorque2_param_9];
	ld.param.f32 	%f391, [LLBtorque2_param_10];
	ld.param.u64 	%rd12, [LLBtorque2_param_11];
	ld.param.f32 	%f392, [LLBtorque2_param_12];
	ld.param.u64 	%rd19, [LLBtorque2_param_21];
	ld.param.f32 	%f393, [LLBtorque2_param_22];
	ld.param.u32 	%r2, [LLBtorque2_param_23];
	mov.u32 	%r3, %nctaid.x;
	mov.u32 	%r4, %ctaid.y;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p3, %r1, %r2;
	@%p3 bra 	BB6_39;

	cvta.to.global.u64 	%rd20, %rd5;
	cvt.s64.s32	%rd1, %r1;
	mul.wide.s32 	%rd21, %r1, 4;
	add.s64 	%rd22, %rd20, %rd21;
	ld.global.nc.f32 	%f1, [%rd22];
	cvta.to.global.u64 	%rd23, %rd6;
	add.s64 	%rd24, %rd23, %rd21;
	ld.global.nc.f32 	%f2, [%rd24];
	cvta.to.global.u64 	%rd25, %rd7;
	add.s64 	%rd26, %rd25, %rd21;
	ld.global.nc.f32 	%f3, [%rd26];
	setp.eq.s64	%p4, %rd11, 0;
	@%p4 bra 	BB6_3;

	cvta.to.global.u64 	%rd33, %rd11;
	shl.b64 	%rd34, %rd1, 2;
	add.s64 	%rd35, %rd33, %rd34;
	ld.global.nc.f32 	%f78, [%rd35];
	mul.f32 	%f391, %f78, %f391;

BB6_3:
	setp.eq.s64	%p5, %rd12, 0;
	@%p5 bra 	BB6_5;

	cvta.to.global.u64 	%rd36, %rd12;
	shl.b64 	%rd37, %rd1, 2;
	add.s64 	%rd38, %rd36, %rd37;
	ld.global.nc.f32 	%f79, [%rd38];
	mul.f32 	%f392, %f79, %f392;

BB6_5:
	setp.eq.s64	%p6, %rd19, 0;
	@%p6 bra 	BB6_7;

	cvta.to.global.u64 	%rd39, %rd19;
	shl.b64 	%rd40, %rd1, 2;
	add.s64 	%rd41, %rd39, %rd40;
	ld.global.nc.f32 	%f80, [%rd41];
	mul.f32 	%f393, %f80, %f393;

BB6_7:
	cvt.f64.f32	%fd1, %f393;
	add.f64 	%fd2, %fd1, 0d3F21437448FD1EFA;
	cvt.rn.f32.f64	%f13, %fd2;
	mul.f32 	%f81, %f2, %f2;
	fma.rn.f32 	%f82, %f1, %f1, %f81;
	fma.rn.f32 	%f14, %f3, %f3, %f82;
	mul.f32 	%f402, %f1, 0f00000000;
	mul.f32 	%f403, %f2, 0f00000000;
	mul.f32 	%f404, %f3, 0f00000000;
	setp.neu.f32	%p7, %f14, 0f00000000;
	setp.neu.f32	%p8, %f392, 0f00000000;
	and.pred  	%p9, %p7, %p8;
	@!%p9 bra 	BB6_38;
	bra.uni 	BB6_8;

BB6_8:
	add.f32 	%f83, %f391, %f391;
	mul.f32 	%f84, %f83, %f13;
	mul.f32 	%f24, %f392, 0f40400000;
	div.rn.f32 	%f25, %f84, %f24;
	setp.gtu.f32	%p10, %f13, %f392;
	@%p10 bra 	BB6_36;
	bra.uni 	BB6_9;

BB6_36:
	sub.f32 	%f293, %f13, %f392;
	mov.f32 	%f294, 0f359EAF64;
	div.rn.f32 	%f295, %f294, %f293;
	mov.f32 	%f296, 0fBF800000;
	div.rn.f32 	%f297, %f296, %f295;
	div.rn.f32 	%f298, %f392, %f293;
	mul.f32 	%f299, %f14, 0f3F19999A;
	fma.rn.f32 	%f300, %f299, %f298, 0f3F800000;
	mul.f32 	%f301, %f297, %f300;
	mul.f32 	%f302, %f301, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f302;
	mul.f32 	%f400, %f2, %f302;
	mul.f32 	%f401, %f3, %f302;
	mov.f32 	%f398, %f25;
	bra.uni 	BB6_37;

BB6_9:
	div.rn.f32 	%f26, %f13, %f392;
	mov.f32 	%f89, 0f3FDF5C29;
	cvt.rzi.f32.f32	%f90, %f89;
	fma.rn.f32 	%f91, %f90, 0fC0000000, 0f405F5C29;
	abs.f32 	%f27, %f91;
	abs.f32 	%f28, %f26;
	setp.lt.f32	%p11, %f28, 0f00800000;
	mul.f32 	%f92, %f28, 0f4B800000;
	selp.f32	%f93, 0fC3170000, 0fC2FE0000, %p11;
	selp.f32	%f94, %f92, %f28, %p11;
	mov.b32 	 %r9, %f94;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f95, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f96, %r12;
	add.f32 	%f97, %f93, %f96;
	setp.gt.f32	%p12, %f95, 0f3FB504F3;
	mul.f32 	%f98, %f95, 0f3F000000;
	add.f32 	%f99, %f97, 0f3F800000;
	selp.f32	%f100, %f98, %f95, %p12;
	selp.f32	%f101, %f99, %f97, %p12;
	add.f32 	%f102, %f100, 0fBF800000;
	add.f32 	%f86, %f100, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f85,%f86;
	// inline asm
	add.f32 	%f103, %f102, %f102;
	mul.f32 	%f104, %f85, %f103;
	mul.f32 	%f105, %f104, %f104;
	mov.f32 	%f106, 0f3C4CAF63;
	mov.f32 	%f107, 0f3B18F0FE;
	fma.rn.f32 	%f108, %f107, %f105, %f106;
	mov.f32 	%f109, 0f3DAAAABD;
	fma.rn.f32 	%f110, %f108, %f105, %f109;
	mul.rn.f32 	%f111, %f110, %f105;
	mul.rn.f32 	%f112, %f111, %f104;
	sub.f32 	%f113, %f102, %f104;
	neg.f32 	%f114, %f104;
	add.f32 	%f115, %f113, %f113;
	fma.rn.f32 	%f116, %f114, %f102, %f115;
	mul.rn.f32 	%f117, %f85, %f116;
	add.f32 	%f118, %f112, %f104;
	sub.f32 	%f119, %f104, %f118;
	add.f32 	%f120, %f112, %f119;
	add.f32 	%f121, %f117, %f120;
	add.f32 	%f122, %f118, %f121;
	sub.f32 	%f123, %f118, %f122;
	add.f32 	%f124, %f121, %f123;
	mov.f32 	%f125, 0f3F317200;
	mul.rn.f32 	%f126, %f101, %f125;
	mov.f32 	%f127, 0f35BFBE8E;
	mul.rn.f32 	%f128, %f101, %f127;
	add.f32 	%f129, %f126, %f122;
	sub.f32 	%f130, %f126, %f129;
	add.f32 	%f131, %f122, %f130;
	add.f32 	%f132, %f124, %f131;
	add.f32 	%f133, %f128, %f132;
	add.f32 	%f134, %f129, %f133;
	sub.f32 	%f135, %f129, %f134;
	add.f32 	%f136, %f133, %f135;
	mov.f32 	%f137, 0f405F5C29;
	abs.f32 	%f29, %f137;
	setp.gt.f32	%p13, %f29, 0f77F684DF;
	selp.f32	%f138, 0f39DF5C29, 0f405F5C29, %p13;
	mul.rn.f32 	%f139, %f138, %f134;
	neg.f32 	%f140, %f139;
	fma.rn.f32 	%f141, %f138, %f134, %f140;
	fma.rn.f32 	%f142, %f138, %f136, %f141;
	mov.f32 	%f143, 0f00000000;
	fma.rn.f32 	%f144, %f143, %f134, %f142;
	add.rn.f32 	%f145, %f139, %f144;
	neg.f32 	%f146, %f145;
	add.rn.f32 	%f147, %f139, %f146;
	add.rn.f32 	%f148, %f147, %f144;
	mov.b32 	 %r13, %f145;
	setp.eq.s32	%p14, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f149, %r14;
	add.f32 	%f150, %f148, 0f37000000;
	selp.f32	%f151, %f149, %f145, %p14;
	selp.f32	%f30, %f150, %f148, %p14;
	mul.f32 	%f152, %f151, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f153, %f152;
	mov.f32 	%f154, 0fBF317200;
	fma.rn.f32 	%f155, %f153, %f154, %f151;
	mov.f32 	%f156, 0fB5BFBE8E;
	fma.rn.f32 	%f157, %f153, %f156, %f155;
	mul.f32 	%f88, %f157, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f87,%f88;
	// inline asm
	add.f32 	%f158, %f153, 0f00000000;
	ex2.approx.f32 	%f159, %f158;
	mul.f32 	%f160, %f87, %f159;
	setp.lt.f32	%p15, %f151, 0fC2D20000;
	selp.f32	%f161, 0f00000000, %f160, %p15;
	setp.gt.f32	%p16, %f151, 0f42D20000;
	selp.f32	%f394, 0f7F800000, %f161, %p16;
	setp.eq.f32	%p17, %f394, 0f7F800000;
	@%p17 bra 	BB6_11;

	fma.rn.f32 	%f394, %f394, %f30, %f394;

BB6_11:
	setp.lt.f32	%p18, %f26, 0f00000000;
	setp.eq.f32	%p19, %f27, 0f3F800000;
	and.pred  	%p1, %p18, %p19;
	mov.b32 	 %r15, %f394;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f162, %r16;
	selp.f32	%f395, %f162, %f394, %p1;
	setp.eq.f32	%p20, %f26, 0f00000000;
	@%p20 bra 	BB6_14;
	bra.uni 	BB6_12;

BB6_14:
	add.f32 	%f165, %f26, %f26;
	selp.f32	%f395, %f165, 0f00000000, %p19;
	bra.uni 	BB6_15;

BB6_12:
	setp.geu.f32	%p21, %f26, 0f00000000;
	@%p21 bra 	BB6_15;

	mov.f32 	%f387, 0f405F5C29;
	cvt.rzi.f32.f32	%f164, %f387;
	setp.neu.f32	%p22, %f164, 0f405F5C29;
	selp.f32	%f395, 0f7FFFFFFF, %f395, %p22;

BB6_15:
	add.f32 	%f166, %f28, %f29;
	mov.b32 	 %r17, %f166;
	setp.lt.s32	%p24, %r17, 2139095040;
	@%p24 bra 	BB6_22;

	setp.gtu.f32	%p25, %f28, 0f7F800000;
	setp.gtu.f32	%p26, %f29, 0f7F800000;
	or.pred  	%p27, %p25, %p26;
	@%p27 bra 	BB6_21;
	bra.uni 	BB6_17;

BB6_21:
	add.f32 	%f395, %f26, 0f405F5C29;
	bra.uni 	BB6_22;

BB6_17:
	setp.eq.f32	%p28, %f29, 0f7F800000;
	@%p28 bra 	BB6_20;
	bra.uni 	BB6_18;

BB6_20:
	setp.gt.f32	%p30, %f28, 0f3F800000;
	selp.f32	%f167, 0f7F800000, 0f00000000, %p30;
	setp.eq.f32	%p31, %f26, 0fBF800000;
	selp.f32	%f395, 0f3F800000, %f167, %p31;
	bra.uni 	BB6_22;

BB6_18:
	setp.neu.f32	%p29, %f28, 0f7F800000;
	@%p29 bra 	BB6_22;

	selp.f32	%f395, 0fFF800000, 0f7F800000, %p1;

BB6_22:
	mov.f32 	%f375, 0fB5BFBE8E;
	mov.f32 	%f374, 0fBF317200;
	mov.f32 	%f373, 0f00000000;
	mov.f32 	%f372, 0f35BFBE8E;
	mov.f32 	%f371, 0f3F317200;
	mov.f32 	%f370, 0f3DAAAABD;
	mov.f32 	%f369, 0f3C4CAF63;
	mov.f32 	%f368, 0f3B18F0FE;
	mov.f32 	%f172, 0f3F800000;
	sub.f32 	%f173, %f172, %f395;
	setp.eq.f32	%p32, %f26, 0f3F800000;
	selp.f32	%f42, 0f00000000, %f173, %p32;
	mov.f32 	%f174, 0f3E8A3D71;
	cvt.rzi.f32.f32	%f175, %f174;
	fma.rn.f32 	%f176, %f175, 0fC0000000, 0f3F0A3D71;
	abs.f32 	%f43, %f176;
	abs.f32 	%f44, %f42;
	setp.lt.f32	%p33, %f44, 0f00800000;
	mul.f32 	%f177, %f44, 0f4B800000;
	selp.f32	%f178, 0fC3170000, 0fC2FE0000, %p33;
	selp.f32	%f179, %f177, %f44, %p33;
	mov.b32 	 %r18, %f179;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f180, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f181, %r21;
	add.f32 	%f182, %f178, %f181;
	setp.gt.f32	%p34, %f180, 0f3FB504F3;
	mul.f32 	%f183, %f180, 0f3F000000;
	add.f32 	%f184, %f182, 0f3F800000;
	selp.f32	%f185, %f183, %f180, %p34;
	selp.f32	%f186, %f184, %f182, %p34;
	add.f32 	%f187, %f185, 0fBF800000;
	add.f32 	%f169, %f185, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f168,%f169;
	// inline asm
	add.f32 	%f188, %f187, %f187;
	mul.f32 	%f189, %f168, %f188;
	mul.f32 	%f190, %f189, %f189;
	fma.rn.f32 	%f193, %f368, %f190, %f369;
	fma.rn.f32 	%f195, %f193, %f190, %f370;
	mul.rn.f32 	%f196, %f195, %f190;
	mul.rn.f32 	%f197, %f196, %f189;
	sub.f32 	%f198, %f187, %f189;
	neg.f32 	%f199, %f189;
	add.f32 	%f200, %f198, %f198;
	fma.rn.f32 	%f201, %f199, %f187, %f200;
	mul.rn.f32 	%f202, %f168, %f201;
	add.f32 	%f203, %f197, %f189;
	sub.f32 	%f204, %f189, %f203;
	add.f32 	%f205, %f197, %f204;
	add.f32 	%f206, %f202, %f205;
	add.f32 	%f207, %f203, %f206;
	sub.f32 	%f208, %f203, %f207;
	add.f32 	%f209, %f206, %f208;
	mul.rn.f32 	%f211, %f186, %f371;
	mul.rn.f32 	%f213, %f186, %f372;
	add.f32 	%f214, %f211, %f207;
	sub.f32 	%f215, %f211, %f214;
	add.f32 	%f216, %f207, %f215;
	add.f32 	%f217, %f209, %f216;
	add.f32 	%f218, %f213, %f217;
	add.f32 	%f219, %f214, %f218;
	sub.f32 	%f220, %f214, %f219;
	add.f32 	%f221, %f218, %f220;
	mov.f32 	%f222, 0f3F0A3D71;
	abs.f32 	%f45, %f222;
	setp.gt.f32	%p35, %f45, 0f77F684DF;
	selp.f32	%f223, 0f388A3D71, 0f3F0A3D71, %p35;
	mul.rn.f32 	%f224, %f223, %f219;
	neg.f32 	%f225, %f224;
	fma.rn.f32 	%f226, %f223, %f219, %f225;
	fma.rn.f32 	%f227, %f223, %f221, %f226;
	fma.rn.f32 	%f229, %f373, %f219, %f227;
	add.rn.f32 	%f230, %f224, %f229;
	neg.f32 	%f231, %f230;
	add.rn.f32 	%f232, %f224, %f231;
	add.rn.f32 	%f233, %f232, %f229;
	mov.b32 	 %r22, %f230;
	setp.eq.s32	%p36, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f234, %r23;
	add.f32 	%f235, %f233, 0f37000000;
	selp.f32	%f236, %f234, %f230, %p36;
	selp.f32	%f46, %f235, %f233, %p36;
	mul.f32 	%f237, %f236, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f238, %f237;
	fma.rn.f32 	%f240, %f238, %f374, %f236;
	fma.rn.f32 	%f242, %f238, %f375, %f240;
	mul.f32 	%f171, %f242, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f170,%f171;
	// inline asm
	add.f32 	%f243, %f238, 0f00000000;
	ex2.approx.f32 	%f244, %f243;
	mul.f32 	%f245, %f170, %f244;
	setp.lt.f32	%p37, %f236, 0fC2D20000;
	selp.f32	%f246, 0f00000000, %f245, %p37;
	setp.gt.f32	%p38, %f236, 0f42D20000;
	selp.f32	%f396, 0f7F800000, %f246, %p38;
	setp.eq.f32	%p39, %f396, 0f7F800000;
	@%p39 bra 	BB6_24;

	fma.rn.f32 	%f396, %f396, %f46, %f396;

BB6_24:
	setp.lt.f32	%p40, %f42, 0f00000000;
	setp.eq.f32	%p41, %f43, 0f3F800000;
	and.pred  	%p2, %p40, %p41;
	mov.b32 	 %r24, %f396;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f247, %r25;
	selp.f32	%f397, %f247, %f396, %p2;
	setp.eq.f32	%p42, %f42, 0f00000000;
	@%p42 bra 	BB6_27;
	bra.uni 	BB6_25;

BB6_27:
	add.f32 	%f250, %f42, %f42;
	selp.f32	%f397, %f250, 0f00000000, %p41;
	bra.uni 	BB6_28;

BB6_25:
	setp.geu.f32	%p43, %f42, 0f00000000;
	@%p43 bra 	BB6_28;

	mov.f32 	%f390, 0f3F0A3D71;
	cvt.rzi.f32.f32	%f249, %f390;
	setp.neu.f32	%p44, %f249, 0f3F0A3D71;
	selp.f32	%f397, 0f7FFFFFFF, %f397, %p44;

BB6_28:
	add.f32 	%f251, %f44, %f45;
	mov.b32 	 %r26, %f251;
	setp.lt.s32	%p46, %r26, 2139095040;
	@%p46 bra 	BB6_35;

	setp.gtu.f32	%p47, %f44, 0f7F800000;
	setp.gtu.f32	%p48, %f45, 0f7F800000;
	or.pred  	%p49, %p47, %p48;
	@%p49 bra 	BB6_34;
	bra.uni 	BB6_30;

BB6_34:
	add.f32 	%f397, %f42, 0f3F0A3D71;
	bra.uni 	BB6_35;

BB6_30:
	setp.eq.f32	%p50, %f45, 0f7F800000;
	@%p50 bra 	BB6_33;
	bra.uni 	BB6_31;

BB6_33:
	setp.gt.f32	%p52, %f44, 0f3F800000;
	selp.f32	%f252, 0f7F800000, 0f00000000, %p52;
	setp.eq.f32	%p53, %f42, 0fBF800000;
	selp.f32	%f397, 0f3F800000, %f252, %p53;
	bra.uni 	BB6_35;

BB6_31:
	setp.neu.f32	%p51, %f44, 0f7F800000;
	@%p51 bra 	BB6_35;

	selp.f32	%f397, 0fFF800000, 0f7F800000, %p2;

BB6_35:
	mul.f32 	%f389, %f392, 0f40400000;
	mov.f32 	%f388, 0f3F800000;
	mov.f32 	%f377, 0fB5BFBE8E;
	mov.f32 	%f376, 0fBF317200;
	setp.eq.f32	%p54, %f42, 0f3F800000;
	selp.f32	%f255, 0f3F800000, %f397, %p54;
	mul.f32 	%f256, %f13, 0f19857725;
	rcp.rn.f32 	%f257, %f256;
	div.rn.f32 	%f258, %f392, %f13;
	mul.f32 	%f259, %f255, %f258;
	abs.f32 	%f260, %f259;
	mul.f32 	%f261, %f260, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f262, %f261;
	fma.rn.f32 	%f264, %f262, %f376, %f260;
	fma.rn.f32 	%f266, %f262, %f377, %f264;
	mul.f32 	%f254, %f266, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f253,%f254;
	// inline asm
	add.f32 	%f267, %f262, 0fC0000000;
	ex2.approx.f32 	%f268, %f267;
	mul.f32 	%f269, %f253, %f268;
	mov.f32 	%f270, 0f3E000000;
	div.approx.f32 	%f271, %f270, %f269;
	mov.f32 	%f272, 0f40000000;
	fma.rn.f32 	%f273, %f272, %f269, %f271;
	setp.ltu.f32	%p55, %f260, 0f42B40000;
	selp.f32	%f274, %f273, 0f7F800000, %p55;
	mul.f32 	%f275, %f274, %f274;
	rcp.rn.f32 	%f276, %f275;
	mul.f32 	%f277, %f257, 0f0FA575F3;
	mul.f32 	%f278, %f258, %f276;
	sub.f32 	%f280, %f388, %f278;
	div.rn.f32 	%f281, %f276, %f280;
	mul.f32 	%f282, %f277, %f281;
	cvt.f64.f32	%fd3, %f282;
	setp.lt.f64	%p56, %fd3, 0d3DD5FD7FE1796495;
	div.rn.f32 	%f283, %f13, %f389;
	sub.f32 	%f284, %f388, %f283;
	mul.f32 	%f58, %f391, %f284;
	add.f32 	%f285, %f282, %f282;
	rcp.rn.f32 	%f286, %f285;
	selp.f32	%f287, 0f4FBA43B7, %f286, %p56;
	mul.f32 	%f288, %f255, %f255;
	div.rn.f32 	%f289, %f14, %f288;
	sub.f32 	%f290, %f388, %f289;
	mul.f32 	%f291, %f287, %f290;
	mul.f32 	%f292, %f291, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f292;
	mul.f32 	%f400, %f2, %f292;
	mul.f32 	%f401, %f3, %f292;
	mov.f32 	%f398, %f58;

BB6_37:
	mov.f32 	%f65, %f398;
	mov.u32 	%r33, %nctaid.x;
	mov.u32 	%r32, %tid.x;
	mov.u32 	%r31, %ctaid.x;
	mov.u32 	%r30, %ctaid.y;
	mov.u32 	%r29, %ntid.x;
	mad.lo.s32 	%r28, %r33, %r30, %r31;
	mad.lo.s32 	%r27, %r28, %r29, %r32;
	cvt.s64.s32	%rd91, %r27;
	shl.b64 	%rd90, %rd91, 2;
	mul.wide.s32 	%rd89, %r27, 4;
	ld.param.u64 	%rd88, [LLBtorque2_param_20];
	cvta.to.global.u64 	%rd87, %rd88;
	add.s64 	%rd86, %rd87, %rd90;
	ld.global.nc.f32 	%f386, [%rd86];
	ld.param.u64 	%rd85, [LLBtorque2_param_19];
	cvta.to.global.u64 	%rd84, %rd85;
	add.s64 	%rd83, %rd84, %rd90;
	ld.global.nc.f32 	%f385, [%rd83];
	ld.param.u64 	%rd82, [LLBtorque2_param_18];
	cvta.to.global.u64 	%rd81, %rd82;
	add.s64 	%rd80, %rd81, %rd90;
	ld.global.nc.f32 	%f384, [%rd80];
	ld.param.u64 	%rd79, [LLBtorque2_param_17];
	cvta.to.global.u64 	%rd78, %rd79;
	add.s64 	%rd77, %rd78, %rd90;
	ld.global.nc.f32 	%f383, [%rd77];
	ld.param.u64 	%rd76, [LLBtorque2_param_16];
	cvta.to.global.u64 	%rd75, %rd76;
	add.s64 	%rd74, %rd75, %rd90;
	ld.global.nc.f32 	%f382, [%rd74];
	ld.param.u64 	%rd73, [LLBtorque2_param_15];
	cvta.to.global.u64 	%rd72, %rd73;
	add.s64 	%rd71, %rd72, %rd90;
	ld.global.nc.f32 	%f381, [%rd71];
	ld.param.u64 	%rd70, [LLBtorque2_param_8];
	cvta.to.global.u64 	%rd69, %rd70;
	add.s64 	%rd68, %rd69, %rd89;
	ld.global.nc.f32 	%f380, [%rd68];
	ld.param.u64 	%rd67, [LLBtorque2_param_7];
	cvta.to.global.u64 	%rd66, %rd67;
	add.s64 	%rd65, %rd66, %rd89;
	ld.global.nc.f32 	%f379, [%rd65];
	ld.param.u64 	%rd64, [LLBtorque2_param_6];
	cvta.to.global.u64 	%rd63, %rd64;
	add.s64 	%rd62, %rd63, %rd89;
	ld.global.nc.f32 	%f378, [%rd62];
	mul.f32 	%f303, %f391, %f65;
	mul.f32 	%f304, %f65, %f303;
	sub.f32 	%f305, %f65, %f25;
	div.rn.f32 	%f306, %f305, %f304;
	sqrt.rn.f32 	%f307, %f306;
	div.rn.f32 	%f308, %f25, %f391;
	sqrt.rn.f32 	%f309, %f308;
	add.f32 	%f310, %f378, %f399;
	add.f32 	%f311, %f379, %f400;
	add.f32 	%f312, %f380, %f401;
	fma.rn.f32 	%f313, %f381, %f307, %f310;
	fma.rn.f32 	%f314, %f382, %f307, %f311;
	fma.rn.f32 	%f315, %f383, %f307, %f312;
	mul.f32 	%f316, %f2, %f312;
	mul.f32 	%f317, %f3, %f311;
	sub.f32 	%f318, %f316, %f317;
	mul.f32 	%f319, %f3, %f310;
	mul.f32 	%f320, %f1, %f312;
	sub.f32 	%f321, %f319, %f320;
	mul.f32 	%f322, %f1, %f311;
	mul.f32 	%f323, %f2, %f310;
	sub.f32 	%f324, %f322, %f323;
	mul.f32 	%f325, %f2, %f311;
	fma.rn.f32 	%f326, %f1, %f310, %f325;
	fma.rn.f32 	%f327, %f3, %f312, %f326;
	mul.f32 	%f328, %f2, %f315;
	mul.f32 	%f329, %f3, %f314;
	sub.f32 	%f330, %f328, %f329;
	mul.f32 	%f331, %f3, %f313;
	mul.f32 	%f332, %f1, %f315;
	sub.f32 	%f333, %f331, %f332;
	mul.f32 	%f334, %f1, %f314;
	mul.f32 	%f335, %f2, %f313;
	sub.f32 	%f336, %f334, %f335;
	mul.f32 	%f337, %f2, %f336;
	mul.f32 	%f338, %f3, %f333;
	sub.f32 	%f339, %f337, %f338;
	mul.f32 	%f340, %f3, %f330;
	mul.f32 	%f341, %f1, %f336;
	sub.f32 	%f342, %f340, %f341;
	mul.f32 	%f343, %f1, %f333;
	mul.f32 	%f344, %f2, %f330;
	sub.f32 	%f345, %f343, %f344;
	fma.rn.f32 	%f346, %f391, %f391, 0f3F800000;
	rcp.rn.f32 	%f347, %f346;
	mul.f32 	%f348, %f318, %f347;
	mul.f32 	%f349, %f321, %f347;
	mul.f32 	%f350, %f324, %f347;
	mul.f32 	%f351, %f25, %f347;
	div.rn.f32 	%f352, %f351, %f14;
	mul.f32 	%f353, %f327, %f352;
	mul.f32 	%f354, %f1, %f353;
	mul.f32 	%f355, %f2, %f353;
	mul.f32 	%f356, %f3, %f353;
	sub.f32 	%f357, %f354, %f348;
	sub.f32 	%f358, %f355, %f349;
	sub.f32 	%f359, %f356, %f350;
	mul.f32 	%f360, %f65, %f347;
	div.rn.f32 	%f361, %f360, %f14;
	mul.f32 	%f362, %f361, %f339;
	mul.f32 	%f363, %f361, %f342;
	mul.f32 	%f364, %f361, %f345;
	sub.f32 	%f365, %f357, %f362;
	sub.f32 	%f366, %f358, %f363;
	sub.f32 	%f367, %f359, %f364;
	fma.rn.f32 	%f402, %f384, %f309, %f365;
	fma.rn.f32 	%f403, %f385, %f309, %f366;
	fma.rn.f32 	%f404, %f386, %f309, %f367;

BB6_38:
	ld.param.u64 	%rd95, [LLBtorque2_param_0];
	ld.param.u64 	%rd94, [LLBtorque2_param_1];
	ld.param.u64 	%rd93, [LLBtorque2_param_2];
	mov.u32 	%r40, %ctaid.x;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r38, %nctaid.x;
	mov.u32 	%r37, %tid.x;
	mov.u32 	%r36, %ntid.x;
	mad.lo.s32 	%r35, %r38, %r39, %r40;
	mad.lo.s32 	%r34, %r35, %r36, %r37;
	cvt.s64.s32	%rd92, %r34;
	cvta.to.global.u64 	%rd55, %rd93;
	cvta.to.global.u64 	%rd56, %rd94;
	cvta.to.global.u64 	%rd57, %rd95;
	shl.b64 	%rd58, %rd92, 2;
	add.s64 	%rd59, %rd57, %rd58;
	st.global.f32 	[%rd59], %f402;
	add.s64 	%rd60, %rd56, %rd58;
	st.global.f32 	[%rd60], %f403;
	add.s64 	%rd61, %rd55, %rd58;
	st.global.f32 	[%rd61], %f404;

BB6_39:
	ret;
}


`
   LLBtorque2_ptx_50 = `
.version 4.3
.target sm_50
.address_size 64

	// .weak	cudaMalloc

.weak .func  (.param .b32 func_retval0) cudaMalloc(
	.param .b64 cudaMalloc_param_0,
	.param .b64 cudaMalloc_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaFuncGetAttributes
.weak .func  (.param .b32 func_retval0) cudaFuncGetAttributes(
	.param .b64 cudaFuncGetAttributes_param_0,
	.param .b64 cudaFuncGetAttributes_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaDeviceGetAttribute
.weak .func  (.param .b32 func_retval0) cudaDeviceGetAttribute(
	.param .b64 cudaDeviceGetAttribute_param_0,
	.param .b32 cudaDeviceGetAttribute_param_1,
	.param .b32 cudaDeviceGetAttribute_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaGetDevice
.weak .func  (.param .b32 func_retval0) cudaGetDevice(
	.param .b64 cudaGetDevice_param_0
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessor
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessor(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_3
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_3,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_4
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	LLBtorque2
.visible .entry LLBtorque2(
	.param .u64 LLBtorque2_param_0,
	.param .u64 LLBtorque2_param_1,
	.param .u64 LLBtorque2_param_2,
	.param .u64 LLBtorque2_param_3,
	.param .u64 LLBtorque2_param_4,
	.param .u64 LLBtorque2_param_5,
	.param .u64 LLBtorque2_param_6,
	.param .u64 LLBtorque2_param_7,
	.param .u64 LLBtorque2_param_8,
	.param .u64 LLBtorque2_param_9,
	.param .f32 LLBtorque2_param_10,
	.param .u64 LLBtorque2_param_11,
	.param .f32 LLBtorque2_param_12,
	.param .u64 LLBtorque2_param_13,
	.param .f32 LLBtorque2_param_14,
	.param .u64 LLBtorque2_param_15,
	.param .u64 LLBtorque2_param_16,
	.param .u64 LLBtorque2_param_17,
	.param .u64 LLBtorque2_param_18,
	.param .u64 LLBtorque2_param_19,
	.param .u64 LLBtorque2_param_20,
	.param .u64 LLBtorque2_param_21,
	.param .f32 LLBtorque2_param_22,
	.param .u32 LLBtorque2_param_23
)
{
	.reg .pred 	%p<57>;
	.reg .f32 	%f<405>;
	.reg .b32 	%r<41>;
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<96>;


	ld.param.u64 	%rd5, [LLBtorque2_param_3];
	ld.param.u64 	%rd6, [LLBtorque2_param_4];
	ld.param.u64 	%rd7, [LLBtorque2_param_5];
	ld.param.u64 	%rd11, [LLBtorque2_param_9];
	ld.param.f32 	%f391, [LLBtorque2_param_10];
	ld.param.u64 	%rd12, [LLBtorque2_param_11];
	ld.param.f32 	%f392, [LLBtorque2_param_12];
	ld.param.u64 	%rd19, [LLBtorque2_param_21];
	ld.param.f32 	%f393, [LLBtorque2_param_22];
	ld.param.u32 	%r2, [LLBtorque2_param_23];
	mov.u32 	%r3, %nctaid.x;
	mov.u32 	%r4, %ctaid.y;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p3, %r1, %r2;
	@%p3 bra 	BB6_39;

	cvta.to.global.u64 	%rd20, %rd5;
	cvt.s64.s32	%rd1, %r1;
	mul.wide.s32 	%rd21, %r1, 4;
	add.s64 	%rd22, %rd20, %rd21;
	ld.global.nc.f32 	%f1, [%rd22];
	cvta.to.global.u64 	%rd23, %rd6;
	add.s64 	%rd24, %rd23, %rd21;
	ld.global.nc.f32 	%f2, [%rd24];
	cvta.to.global.u64 	%rd25, %rd7;
	add.s64 	%rd26, %rd25, %rd21;
	ld.global.nc.f32 	%f3, [%rd26];
	setp.eq.s64	%p4, %rd11, 0;
	@%p4 bra 	BB6_3;

	cvta.to.global.u64 	%rd33, %rd11;
	shl.b64 	%rd34, %rd1, 2;
	add.s64 	%rd35, %rd33, %rd34;
	ld.global.nc.f32 	%f78, [%rd35];
	mul.f32 	%f391, %f78, %f391;

BB6_3:
	setp.eq.s64	%p5, %rd12, 0;
	@%p5 bra 	BB6_5;

	cvta.to.global.u64 	%rd36, %rd12;
	shl.b64 	%rd37, %rd1, 2;
	add.s64 	%rd38, %rd36, %rd37;
	ld.global.nc.f32 	%f79, [%rd38];
	mul.f32 	%f392, %f79, %f392;

BB6_5:
	setp.eq.s64	%p6, %rd19, 0;
	@%p6 bra 	BB6_7;

	cvta.to.global.u64 	%rd39, %rd19;
	shl.b64 	%rd40, %rd1, 2;
	add.s64 	%rd41, %rd39, %rd40;
	ld.global.nc.f32 	%f80, [%rd41];
	mul.f32 	%f393, %f80, %f393;

BB6_7:
	cvt.f64.f32	%fd1, %f393;
	add.f64 	%fd2, %fd1, 0d3F21437448FD1EFA;
	cvt.rn.f32.f64	%f13, %fd2;
	mul.f32 	%f81, %f2, %f2;
	fma.rn.f32 	%f82, %f1, %f1, %f81;
	fma.rn.f32 	%f14, %f3, %f3, %f82;
	mul.f32 	%f402, %f1, 0f00000000;
	mul.f32 	%f403, %f2, 0f00000000;
	mul.f32 	%f404, %f3, 0f00000000;
	setp.neu.f32	%p7, %f14, 0f00000000;
	setp.neu.f32	%p8, %f392, 0f00000000;
	and.pred  	%p9, %p7, %p8;
	@!%p9 bra 	BB6_38;
	bra.uni 	BB6_8;

BB6_8:
	add.f32 	%f83, %f391, %f391;
	mul.f32 	%f84, %f83, %f13;
	mul.f32 	%f24, %f392, 0f40400000;
	div.rn.f32 	%f25, %f84, %f24;
	setp.gtu.f32	%p10, %f13, %f392;
	@%p10 bra 	BB6_36;
	bra.uni 	BB6_9;

BB6_36:
	sub.f32 	%f293, %f13, %f392;
	mov.f32 	%f294, 0f359EAF64;
	div.rn.f32 	%f295, %f294, %f293;
	mov.f32 	%f296, 0fBF800000;
	div.rn.f32 	%f297, %f296, %f295;
	div.rn.f32 	%f298, %f392, %f293;
	mul.f32 	%f299, %f14, 0f3F19999A;
	fma.rn.f32 	%f300, %f299, %f298, 0f3F800000;
	mul.f32 	%f301, %f297, %f300;
	mul.f32 	%f302, %f301, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f302;
	mul.f32 	%f400, %f2, %f302;
	mul.f32 	%f401, %f3, %f302;
	mov.f32 	%f398, %f25;
	bra.uni 	BB6_37;

BB6_9:
	div.rn.f32 	%f26, %f13, %f392;
	mov.f32 	%f89, 0f3FDF5C29;
	cvt.rzi.f32.f32	%f90, %f89;
	fma.rn.f32 	%f91, %f90, 0fC0000000, 0f405F5C29;
	abs.f32 	%f27, %f91;
	abs.f32 	%f28, %f26;
	setp.lt.f32	%p11, %f28, 0f00800000;
	mul.f32 	%f92, %f28, 0f4B800000;
	selp.f32	%f93, 0fC3170000, 0fC2FE0000, %p11;
	selp.f32	%f94, %f92, %f28, %p11;
	mov.b32 	 %r9, %f94;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f95, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f96, %r12;
	add.f32 	%f97, %f93, %f96;
	setp.gt.f32	%p12, %f95, 0f3FB504F3;
	mul.f32 	%f98, %f95, 0f3F000000;
	add.f32 	%f99, %f97, 0f3F800000;
	selp.f32	%f100, %f98, %f95, %p12;
	selp.f32	%f101, %f99, %f97, %p12;
	add.f32 	%f102, %f100, 0fBF800000;
	add.f32 	%f86, %f100, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f85,%f86;
	// inline asm
	add.f32 	%f103, %f102, %f102;
	mul.f32 	%f104, %f85, %f103;
	mul.f32 	%f105, %f104, %f104;
	mov.f32 	%f106, 0f3C4CAF63;
	mov.f32 	%f107, 0f3B18F0FE;
	fma.rn.f32 	%f108, %f107, %f105, %f106;
	mov.f32 	%f109, 0f3DAAAABD;
	fma.rn.f32 	%f110, %f108, %f105, %f109;
	mul.rn.f32 	%f111, %f110, %f105;
	mul.rn.f32 	%f112, %f111, %f104;
	sub.f32 	%f113, %f102, %f104;
	neg.f32 	%f114, %f104;
	add.f32 	%f115, %f113, %f113;
	fma.rn.f32 	%f116, %f114, %f102, %f115;
	mul.rn.f32 	%f117, %f85, %f116;
	add.f32 	%f118, %f112, %f104;
	sub.f32 	%f119, %f104, %f118;
	add.f32 	%f120, %f112, %f119;
	add.f32 	%f121, %f117, %f120;
	add.f32 	%f122, %f118, %f121;
	sub.f32 	%f123, %f118, %f122;
	add.f32 	%f124, %f121, %f123;
	mov.f32 	%f125, 0f3F317200;
	mul.rn.f32 	%f126, %f101, %f125;
	mov.f32 	%f127, 0f35BFBE8E;
	mul.rn.f32 	%f128, %f101, %f127;
	add.f32 	%f129, %f126, %f122;
	sub.f32 	%f130, %f126, %f129;
	add.f32 	%f131, %f122, %f130;
	add.f32 	%f132, %f124, %f131;
	add.f32 	%f133, %f128, %f132;
	add.f32 	%f134, %f129, %f133;
	sub.f32 	%f135, %f129, %f134;
	add.f32 	%f136, %f133, %f135;
	mov.f32 	%f137, 0f405F5C29;
	abs.f32 	%f29, %f137;
	setp.gt.f32	%p13, %f29, 0f77F684DF;
	selp.f32	%f138, 0f39DF5C29, 0f405F5C29, %p13;
	mul.rn.f32 	%f139, %f138, %f134;
	neg.f32 	%f140, %f139;
	fma.rn.f32 	%f141, %f138, %f134, %f140;
	fma.rn.f32 	%f142, %f138, %f136, %f141;
	mov.f32 	%f143, 0f00000000;
	fma.rn.f32 	%f144, %f143, %f134, %f142;
	add.rn.f32 	%f145, %f139, %f144;
	neg.f32 	%f146, %f145;
	add.rn.f32 	%f147, %f139, %f146;
	add.rn.f32 	%f148, %f147, %f144;
	mov.b32 	 %r13, %f145;
	setp.eq.s32	%p14, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f149, %r14;
	add.f32 	%f150, %f148, 0f37000000;
	selp.f32	%f151, %f149, %f145, %p14;
	selp.f32	%f30, %f150, %f148, %p14;
	mul.f32 	%f152, %f151, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f153, %f152;
	mov.f32 	%f154, 0fBF317200;
	fma.rn.f32 	%f155, %f153, %f154, %f151;
	mov.f32 	%f156, 0fB5BFBE8E;
	fma.rn.f32 	%f157, %f153, %f156, %f155;
	mul.f32 	%f88, %f157, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f87,%f88;
	// inline asm
	add.f32 	%f158, %f153, 0f00000000;
	ex2.approx.f32 	%f159, %f158;
	mul.f32 	%f160, %f87, %f159;
	setp.lt.f32	%p15, %f151, 0fC2D20000;
	selp.f32	%f161, 0f00000000, %f160, %p15;
	setp.gt.f32	%p16, %f151, 0f42D20000;
	selp.f32	%f394, 0f7F800000, %f161, %p16;
	setp.eq.f32	%p17, %f394, 0f7F800000;
	@%p17 bra 	BB6_11;

	fma.rn.f32 	%f394, %f394, %f30, %f394;

BB6_11:
	setp.lt.f32	%p18, %f26, 0f00000000;
	setp.eq.f32	%p19, %f27, 0f3F800000;
	and.pred  	%p1, %p18, %p19;
	mov.b32 	 %r15, %f394;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f162, %r16;
	selp.f32	%f395, %f162, %f394, %p1;
	setp.eq.f32	%p20, %f26, 0f00000000;
	@%p20 bra 	BB6_14;
	bra.uni 	BB6_12;

BB6_14:
	add.f32 	%f165, %f26, %f26;
	selp.f32	%f395, %f165, 0f00000000, %p19;
	bra.uni 	BB6_15;

BB6_12:
	setp.geu.f32	%p21, %f26, 0f00000000;
	@%p21 bra 	BB6_15;

	mov.f32 	%f387, 0f405F5C29;
	cvt.rzi.f32.f32	%f164, %f387;
	setp.neu.f32	%p22, %f164, 0f405F5C29;
	selp.f32	%f395, 0f7FFFFFFF, %f395, %p22;

BB6_15:
	add.f32 	%f166, %f28, %f29;
	mov.b32 	 %r17, %f166;
	setp.lt.s32	%p24, %r17, 2139095040;
	@%p24 bra 	BB6_22;

	setp.gtu.f32	%p25, %f28, 0f7F800000;
	setp.gtu.f32	%p26, %f29, 0f7F800000;
	or.pred  	%p27, %p25, %p26;
	@%p27 bra 	BB6_21;
	bra.uni 	BB6_17;

BB6_21:
	add.f32 	%f395, %f26, 0f405F5C29;
	bra.uni 	BB6_22;

BB6_17:
	setp.eq.f32	%p28, %f29, 0f7F800000;
	@%p28 bra 	BB6_20;
	bra.uni 	BB6_18;

BB6_20:
	setp.gt.f32	%p30, %f28, 0f3F800000;
	selp.f32	%f167, 0f7F800000, 0f00000000, %p30;
	setp.eq.f32	%p31, %f26, 0fBF800000;
	selp.f32	%f395, 0f3F800000, %f167, %p31;
	bra.uni 	BB6_22;

BB6_18:
	setp.neu.f32	%p29, %f28, 0f7F800000;
	@%p29 bra 	BB6_22;

	selp.f32	%f395, 0fFF800000, 0f7F800000, %p1;

BB6_22:
	mov.f32 	%f375, 0fB5BFBE8E;
	mov.f32 	%f374, 0fBF317200;
	mov.f32 	%f373, 0f00000000;
	mov.f32 	%f372, 0f35BFBE8E;
	mov.f32 	%f371, 0f3F317200;
	mov.f32 	%f370, 0f3DAAAABD;
	mov.f32 	%f369, 0f3C4CAF63;
	mov.f32 	%f368, 0f3B18F0FE;
	mov.f32 	%f172, 0f3F800000;
	sub.f32 	%f173, %f172, %f395;
	setp.eq.f32	%p32, %f26, 0f3F800000;
	selp.f32	%f42, 0f00000000, %f173, %p32;
	mov.f32 	%f174, 0f3E8A3D71;
	cvt.rzi.f32.f32	%f175, %f174;
	fma.rn.f32 	%f176, %f175, 0fC0000000, 0f3F0A3D71;
	abs.f32 	%f43, %f176;
	abs.f32 	%f44, %f42;
	setp.lt.f32	%p33, %f44, 0f00800000;
	mul.f32 	%f177, %f44, 0f4B800000;
	selp.f32	%f178, 0fC3170000, 0fC2FE0000, %p33;
	selp.f32	%f179, %f177, %f44, %p33;
	mov.b32 	 %r18, %f179;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f180, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f181, %r21;
	add.f32 	%f182, %f178, %f181;
	setp.gt.f32	%p34, %f180, 0f3FB504F3;
	mul.f32 	%f183, %f180, 0f3F000000;
	add.f32 	%f184, %f182, 0f3F800000;
	selp.f32	%f185, %f183, %f180, %p34;
	selp.f32	%f186, %f184, %f182, %p34;
	add.f32 	%f187, %f185, 0fBF800000;
	add.f32 	%f169, %f185, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f168,%f169;
	// inline asm
	add.f32 	%f188, %f187, %f187;
	mul.f32 	%f189, %f168, %f188;
	mul.f32 	%f190, %f189, %f189;
	fma.rn.f32 	%f193, %f368, %f190, %f369;
	fma.rn.f32 	%f195, %f193, %f190, %f370;
	mul.rn.f32 	%f196, %f195, %f190;
	mul.rn.f32 	%f197, %f196, %f189;
	sub.f32 	%f198, %f187, %f189;
	neg.f32 	%f199, %f189;
	add.f32 	%f200, %f198, %f198;
	fma.rn.f32 	%f201, %f199, %f187, %f200;
	mul.rn.f32 	%f202, %f168, %f201;
	add.f32 	%f203, %f197, %f189;
	sub.f32 	%f204, %f189, %f203;
	add.f32 	%f205, %f197, %f204;
	add.f32 	%f206, %f202, %f205;
	add.f32 	%f207, %f203, %f206;
	sub.f32 	%f208, %f203, %f207;
	add.f32 	%f209, %f206, %f208;
	mul.rn.f32 	%f211, %f186, %f371;
	mul.rn.f32 	%f213, %f186, %f372;
	add.f32 	%f214, %f211, %f207;
	sub.f32 	%f215, %f211, %f214;
	add.f32 	%f216, %f207, %f215;
	add.f32 	%f217, %f209, %f216;
	add.f32 	%f218, %f213, %f217;
	add.f32 	%f219, %f214, %f218;
	sub.f32 	%f220, %f214, %f219;
	add.f32 	%f221, %f218, %f220;
	mov.f32 	%f222, 0f3F0A3D71;
	abs.f32 	%f45, %f222;
	setp.gt.f32	%p35, %f45, 0f77F684DF;
	selp.f32	%f223, 0f388A3D71, 0f3F0A3D71, %p35;
	mul.rn.f32 	%f224, %f223, %f219;
	neg.f32 	%f225, %f224;
	fma.rn.f32 	%f226, %f223, %f219, %f225;
	fma.rn.f32 	%f227, %f223, %f221, %f226;
	fma.rn.f32 	%f229, %f373, %f219, %f227;
	add.rn.f32 	%f230, %f224, %f229;
	neg.f32 	%f231, %f230;
	add.rn.f32 	%f232, %f224, %f231;
	add.rn.f32 	%f233, %f232, %f229;
	mov.b32 	 %r22, %f230;
	setp.eq.s32	%p36, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f234, %r23;
	add.f32 	%f235, %f233, 0f37000000;
	selp.f32	%f236, %f234, %f230, %p36;
	selp.f32	%f46, %f235, %f233, %p36;
	mul.f32 	%f237, %f236, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f238, %f237;
	fma.rn.f32 	%f240, %f238, %f374, %f236;
	fma.rn.f32 	%f242, %f238, %f375, %f240;
	mul.f32 	%f171, %f242, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f170,%f171;
	// inline asm
	add.f32 	%f243, %f238, 0f00000000;
	ex2.approx.f32 	%f244, %f243;
	mul.f32 	%f245, %f170, %f244;
	setp.lt.f32	%p37, %f236, 0fC2D20000;
	selp.f32	%f246, 0f00000000, %f245, %p37;
	setp.gt.f32	%p38, %f236, 0f42D20000;
	selp.f32	%f396, 0f7F800000, %f246, %p38;
	setp.eq.f32	%p39, %f396, 0f7F800000;
	@%p39 bra 	BB6_24;

	fma.rn.f32 	%f396, %f396, %f46, %f396;

BB6_24:
	setp.lt.f32	%p40, %f42, 0f00000000;
	setp.eq.f32	%p41, %f43, 0f3F800000;
	and.pred  	%p2, %p40, %p41;
	mov.b32 	 %r24, %f396;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f247, %r25;
	selp.f32	%f397, %f247, %f396, %p2;
	setp.eq.f32	%p42, %f42, 0f00000000;
	@%p42 bra 	BB6_27;
	bra.uni 	BB6_25;

BB6_27:
	add.f32 	%f250, %f42, %f42;
	selp.f32	%f397, %f250, 0f00000000, %p41;
	bra.uni 	BB6_28;

BB6_25:
	setp.geu.f32	%p43, %f42, 0f00000000;
	@%p43 bra 	BB6_28;

	mov.f32 	%f390, 0f3F0A3D71;
	cvt.rzi.f32.f32	%f249, %f390;
	setp.neu.f32	%p44, %f249, 0f3F0A3D71;
	selp.f32	%f397, 0f7FFFFFFF, %f397, %p44;

BB6_28:
	add.f32 	%f251, %f44, %f45;
	mov.b32 	 %r26, %f251;
	setp.lt.s32	%p46, %r26, 2139095040;
	@%p46 bra 	BB6_35;

	setp.gtu.f32	%p47, %f44, 0f7F800000;
	setp.gtu.f32	%p48, %f45, 0f7F800000;
	or.pred  	%p49, %p47, %p48;
	@%p49 bra 	BB6_34;
	bra.uni 	BB6_30;

BB6_34:
	add.f32 	%f397, %f42, 0f3F0A3D71;
	bra.uni 	BB6_35;

BB6_30:
	setp.eq.f32	%p50, %f45, 0f7F800000;
	@%p50 bra 	BB6_33;
	bra.uni 	BB6_31;

BB6_33:
	setp.gt.f32	%p52, %f44, 0f3F800000;
	selp.f32	%f252, 0f7F800000, 0f00000000, %p52;
	setp.eq.f32	%p53, %f42, 0fBF800000;
	selp.f32	%f397, 0f3F800000, %f252, %p53;
	bra.uni 	BB6_35;

BB6_31:
	setp.neu.f32	%p51, %f44, 0f7F800000;
	@%p51 bra 	BB6_35;

	selp.f32	%f397, 0fFF800000, 0f7F800000, %p2;

BB6_35:
	mul.f32 	%f389, %f392, 0f40400000;
	mov.f32 	%f388, 0f3F800000;
	mov.f32 	%f377, 0fB5BFBE8E;
	mov.f32 	%f376, 0fBF317200;
	setp.eq.f32	%p54, %f42, 0f3F800000;
	selp.f32	%f255, 0f3F800000, %f397, %p54;
	mul.f32 	%f256, %f13, 0f19857725;
	rcp.rn.f32 	%f257, %f256;
	div.rn.f32 	%f258, %f392, %f13;
	mul.f32 	%f259, %f255, %f258;
	abs.f32 	%f260, %f259;
	mul.f32 	%f261, %f260, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f262, %f261;
	fma.rn.f32 	%f264, %f262, %f376, %f260;
	fma.rn.f32 	%f266, %f262, %f377, %f264;
	mul.f32 	%f254, %f266, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f253,%f254;
	// inline asm
	add.f32 	%f267, %f262, 0fC0000000;
	ex2.approx.f32 	%f268, %f267;
	mul.f32 	%f269, %f253, %f268;
	mov.f32 	%f270, 0f3E000000;
	div.approx.f32 	%f271, %f270, %f269;
	mov.f32 	%f272, 0f40000000;
	fma.rn.f32 	%f273, %f272, %f269, %f271;
	setp.ltu.f32	%p55, %f260, 0f42B40000;
	selp.f32	%f274, %f273, 0f7F800000, %p55;
	mul.f32 	%f275, %f274, %f274;
	rcp.rn.f32 	%f276, %f275;
	mul.f32 	%f277, %f257, 0f0FA575F3;
	mul.f32 	%f278, %f258, %f276;
	sub.f32 	%f280, %f388, %f278;
	div.rn.f32 	%f281, %f276, %f280;
	mul.f32 	%f282, %f277, %f281;
	cvt.f64.f32	%fd3, %f282;
	setp.lt.f64	%p56, %fd3, 0d3DD5FD7FE1796495;
	div.rn.f32 	%f283, %f13, %f389;
	sub.f32 	%f284, %f388, %f283;
	mul.f32 	%f58, %f391, %f284;
	add.f32 	%f285, %f282, %f282;
	rcp.rn.f32 	%f286, %f285;
	selp.f32	%f287, 0f4FBA43B7, %f286, %p56;
	mul.f32 	%f288, %f255, %f255;
	div.rn.f32 	%f289, %f14, %f288;
	sub.f32 	%f290, %f388, %f289;
	mul.f32 	%f291, %f287, %f290;
	mul.f32 	%f292, %f291, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f292;
	mul.f32 	%f400, %f2, %f292;
	mul.f32 	%f401, %f3, %f292;
	mov.f32 	%f398, %f58;

BB6_37:
	mov.f32 	%f65, %f398;
	mov.u32 	%r33, %nctaid.x;
	mov.u32 	%r32, %tid.x;
	mov.u32 	%r31, %ctaid.x;
	mov.u32 	%r30, %ctaid.y;
	mov.u32 	%r29, %ntid.x;
	mad.lo.s32 	%r28, %r33, %r30, %r31;
	mad.lo.s32 	%r27, %r28, %r29, %r32;
	cvt.s64.s32	%rd91, %r27;
	shl.b64 	%rd90, %rd91, 2;
	mul.wide.s32 	%rd89, %r27, 4;
	ld.param.u64 	%rd88, [LLBtorque2_param_20];
	cvta.to.global.u64 	%rd87, %rd88;
	add.s64 	%rd86, %rd87, %rd90;
	ld.global.nc.f32 	%f386, [%rd86];
	ld.param.u64 	%rd85, [LLBtorque2_param_19];
	cvta.to.global.u64 	%rd84, %rd85;
	add.s64 	%rd83, %rd84, %rd90;
	ld.global.nc.f32 	%f385, [%rd83];
	ld.param.u64 	%rd82, [LLBtorque2_param_18];
	cvta.to.global.u64 	%rd81, %rd82;
	add.s64 	%rd80, %rd81, %rd90;
	ld.global.nc.f32 	%f384, [%rd80];
	ld.param.u64 	%rd79, [LLBtorque2_param_17];
	cvta.to.global.u64 	%rd78, %rd79;
	add.s64 	%rd77, %rd78, %rd90;
	ld.global.nc.f32 	%f383, [%rd77];
	ld.param.u64 	%rd76, [LLBtorque2_param_16];
	cvta.to.global.u64 	%rd75, %rd76;
	add.s64 	%rd74, %rd75, %rd90;
	ld.global.nc.f32 	%f382, [%rd74];
	ld.param.u64 	%rd73, [LLBtorque2_param_15];
	cvta.to.global.u64 	%rd72, %rd73;
	add.s64 	%rd71, %rd72, %rd90;
	ld.global.nc.f32 	%f381, [%rd71];
	ld.param.u64 	%rd70, [LLBtorque2_param_8];
	cvta.to.global.u64 	%rd69, %rd70;
	add.s64 	%rd68, %rd69, %rd89;
	ld.global.nc.f32 	%f380, [%rd68];
	ld.param.u64 	%rd67, [LLBtorque2_param_7];
	cvta.to.global.u64 	%rd66, %rd67;
	add.s64 	%rd65, %rd66, %rd89;
	ld.global.nc.f32 	%f379, [%rd65];
	ld.param.u64 	%rd64, [LLBtorque2_param_6];
	cvta.to.global.u64 	%rd63, %rd64;
	add.s64 	%rd62, %rd63, %rd89;
	ld.global.nc.f32 	%f378, [%rd62];
	mul.f32 	%f303, %f391, %f65;
	mul.f32 	%f304, %f65, %f303;
	sub.f32 	%f305, %f65, %f25;
	div.rn.f32 	%f306, %f305, %f304;
	sqrt.rn.f32 	%f307, %f306;
	div.rn.f32 	%f308, %f25, %f391;
	sqrt.rn.f32 	%f309, %f308;
	add.f32 	%f310, %f378, %f399;
	add.f32 	%f311, %f379, %f400;
	add.f32 	%f312, %f380, %f401;
	fma.rn.f32 	%f313, %f381, %f307, %f310;
	fma.rn.f32 	%f314, %f382, %f307, %f311;
	fma.rn.f32 	%f315, %f383, %f307, %f312;
	mul.f32 	%f316, %f2, %f312;
	mul.f32 	%f317, %f3, %f311;
	sub.f32 	%f318, %f316, %f317;
	mul.f32 	%f319, %f3, %f310;
	mul.f32 	%f320, %f1, %f312;
	sub.f32 	%f321, %f319, %f320;
	mul.f32 	%f322, %f1, %f311;
	mul.f32 	%f323, %f2, %f310;
	sub.f32 	%f324, %f322, %f323;
	mul.f32 	%f325, %f2, %f311;
	fma.rn.f32 	%f326, %f1, %f310, %f325;
	fma.rn.f32 	%f327, %f3, %f312, %f326;
	mul.f32 	%f328, %f2, %f315;
	mul.f32 	%f329, %f3, %f314;
	sub.f32 	%f330, %f328, %f329;
	mul.f32 	%f331, %f3, %f313;
	mul.f32 	%f332, %f1, %f315;
	sub.f32 	%f333, %f331, %f332;
	mul.f32 	%f334, %f1, %f314;
	mul.f32 	%f335, %f2, %f313;
	sub.f32 	%f336, %f334, %f335;
	mul.f32 	%f337, %f2, %f336;
	mul.f32 	%f338, %f3, %f333;
	sub.f32 	%f339, %f337, %f338;
	mul.f32 	%f340, %f3, %f330;
	mul.f32 	%f341, %f1, %f336;
	sub.f32 	%f342, %f340, %f341;
	mul.f32 	%f343, %f1, %f333;
	mul.f32 	%f344, %f2, %f330;
	sub.f32 	%f345, %f343, %f344;
	fma.rn.f32 	%f346, %f391, %f391, 0f3F800000;
	rcp.rn.f32 	%f347, %f346;
	mul.f32 	%f348, %f318, %f347;
	mul.f32 	%f349, %f321, %f347;
	mul.f32 	%f350, %f324, %f347;
	mul.f32 	%f351, %f25, %f347;
	div.rn.f32 	%f352, %f351, %f14;
	mul.f32 	%f353, %f327, %f352;
	mul.f32 	%f354, %f1, %f353;
	mul.f32 	%f355, %f2, %f353;
	mul.f32 	%f356, %f3, %f353;
	sub.f32 	%f357, %f354, %f348;
	sub.f32 	%f358, %f355, %f349;
	sub.f32 	%f359, %f356, %f350;
	mul.f32 	%f360, %f65, %f347;
	div.rn.f32 	%f361, %f360, %f14;
	mul.f32 	%f362, %f361, %f339;
	mul.f32 	%f363, %f361, %f342;
	mul.f32 	%f364, %f361, %f345;
	sub.f32 	%f365, %f357, %f362;
	sub.f32 	%f366, %f358, %f363;
	sub.f32 	%f367, %f359, %f364;
	fma.rn.f32 	%f402, %f384, %f309, %f365;
	fma.rn.f32 	%f403, %f385, %f309, %f366;
	fma.rn.f32 	%f404, %f386, %f309, %f367;

BB6_38:
	ld.param.u64 	%rd95, [LLBtorque2_param_0];
	ld.param.u64 	%rd94, [LLBtorque2_param_1];
	ld.param.u64 	%rd93, [LLBtorque2_param_2];
	mov.u32 	%r40, %ctaid.x;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r38, %nctaid.x;
	mov.u32 	%r37, %tid.x;
	mov.u32 	%r36, %ntid.x;
	mad.lo.s32 	%r35, %r38, %r39, %r40;
	mad.lo.s32 	%r34, %r35, %r36, %r37;
	cvt.s64.s32	%rd92, %r34;
	cvta.to.global.u64 	%rd55, %rd93;
	cvta.to.global.u64 	%rd56, %rd94;
	cvta.to.global.u64 	%rd57, %rd95;
	shl.b64 	%rd58, %rd92, 2;
	add.s64 	%rd59, %rd57, %rd58;
	st.global.f32 	[%rd59], %f402;
	add.s64 	%rd60, %rd56, %rd58;
	st.global.f32 	[%rd60], %f403;
	add.s64 	%rd61, %rd55, %rd58;
	st.global.f32 	[%rd61], %f404;

BB6_39:
	ret;
}


`
   LLBtorque2_ptx_52 = `
.version 4.3
.target sm_52
.address_size 64

	// .weak	cudaMalloc

.weak .func  (.param .b32 func_retval0) cudaMalloc(
	.param .b64 cudaMalloc_param_0,
	.param .b64 cudaMalloc_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaFuncGetAttributes
.weak .func  (.param .b32 func_retval0) cudaFuncGetAttributes(
	.param .b64 cudaFuncGetAttributes_param_0,
	.param .b64 cudaFuncGetAttributes_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaDeviceGetAttribute
.weak .func  (.param .b32 func_retval0) cudaDeviceGetAttribute(
	.param .b64 cudaDeviceGetAttribute_param_0,
	.param .b32 cudaDeviceGetAttribute_param_1,
	.param .b32 cudaDeviceGetAttribute_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaGetDevice
.weak .func  (.param .b32 func_retval0) cudaGetDevice(
	.param .b64 cudaGetDevice_param_0
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessor
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessor(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_3
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_3,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_4
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	LLBtorque2
.visible .entry LLBtorque2(
	.param .u64 LLBtorque2_param_0,
	.param .u64 LLBtorque2_param_1,
	.param .u64 LLBtorque2_param_2,
	.param .u64 LLBtorque2_param_3,
	.param .u64 LLBtorque2_param_4,
	.param .u64 LLBtorque2_param_5,
	.param .u64 LLBtorque2_param_6,
	.param .u64 LLBtorque2_param_7,
	.param .u64 LLBtorque2_param_8,
	.param .u64 LLBtorque2_param_9,
	.param .f32 LLBtorque2_param_10,
	.param .u64 LLBtorque2_param_11,
	.param .f32 LLBtorque2_param_12,
	.param .u64 LLBtorque2_param_13,
	.param .f32 LLBtorque2_param_14,
	.param .u64 LLBtorque2_param_15,
	.param .u64 LLBtorque2_param_16,
	.param .u64 LLBtorque2_param_17,
	.param .u64 LLBtorque2_param_18,
	.param .u64 LLBtorque2_param_19,
	.param .u64 LLBtorque2_param_20,
	.param .u64 LLBtorque2_param_21,
	.param .f32 LLBtorque2_param_22,
	.param .u32 LLBtorque2_param_23
)
{
	.reg .pred 	%p<57>;
	.reg .f32 	%f<405>;
	.reg .b32 	%r<41>;
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<96>;


	ld.param.u64 	%rd5, [LLBtorque2_param_3];
	ld.param.u64 	%rd6, [LLBtorque2_param_4];
	ld.param.u64 	%rd7, [LLBtorque2_param_5];
	ld.param.u64 	%rd11, [LLBtorque2_param_9];
	ld.param.f32 	%f391, [LLBtorque2_param_10];
	ld.param.u64 	%rd12, [LLBtorque2_param_11];
	ld.param.f32 	%f392, [LLBtorque2_param_12];
	ld.param.u64 	%rd19, [LLBtorque2_param_21];
	ld.param.f32 	%f393, [LLBtorque2_param_22];
	ld.param.u32 	%r2, [LLBtorque2_param_23];
	mov.u32 	%r3, %nctaid.x;
	mov.u32 	%r4, %ctaid.y;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p3, %r1, %r2;
	@%p3 bra 	BB6_39;

	cvta.to.global.u64 	%rd20, %rd5;
	cvt.s64.s32	%rd1, %r1;
	mul.wide.s32 	%rd21, %r1, 4;
	add.s64 	%rd22, %rd20, %rd21;
	ld.global.nc.f32 	%f1, [%rd22];
	cvta.to.global.u64 	%rd23, %rd6;
	add.s64 	%rd24, %rd23, %rd21;
	ld.global.nc.f32 	%f2, [%rd24];
	cvta.to.global.u64 	%rd25, %rd7;
	add.s64 	%rd26, %rd25, %rd21;
	ld.global.nc.f32 	%f3, [%rd26];
	setp.eq.s64	%p4, %rd11, 0;
	@%p4 bra 	BB6_3;

	cvta.to.global.u64 	%rd33, %rd11;
	shl.b64 	%rd34, %rd1, 2;
	add.s64 	%rd35, %rd33, %rd34;
	ld.global.nc.f32 	%f78, [%rd35];
	mul.f32 	%f391, %f78, %f391;

BB6_3:
	setp.eq.s64	%p5, %rd12, 0;
	@%p5 bra 	BB6_5;

	cvta.to.global.u64 	%rd36, %rd12;
	shl.b64 	%rd37, %rd1, 2;
	add.s64 	%rd38, %rd36, %rd37;
	ld.global.nc.f32 	%f79, [%rd38];
	mul.f32 	%f392, %f79, %f392;

BB6_5:
	setp.eq.s64	%p6, %rd19, 0;
	@%p6 bra 	BB6_7;

	cvta.to.global.u64 	%rd39, %rd19;
	shl.b64 	%rd40, %rd1, 2;
	add.s64 	%rd41, %rd39, %rd40;
	ld.global.nc.f32 	%f80, [%rd41];
	mul.f32 	%f393, %f80, %f393;

BB6_7:
	cvt.f64.f32	%fd1, %f393;
	add.f64 	%fd2, %fd1, 0d3F21437448FD1EFA;
	cvt.rn.f32.f64	%f13, %fd2;
	mul.f32 	%f81, %f2, %f2;
	fma.rn.f32 	%f82, %f1, %f1, %f81;
	fma.rn.f32 	%f14, %f3, %f3, %f82;
	mul.f32 	%f402, %f1, 0f00000000;
	mul.f32 	%f403, %f2, 0f00000000;
	mul.f32 	%f404, %f3, 0f00000000;
	setp.neu.f32	%p7, %f14, 0f00000000;
	setp.neu.f32	%p8, %f392, 0f00000000;
	and.pred  	%p9, %p7, %p8;
	@!%p9 bra 	BB6_38;
	bra.uni 	BB6_8;

BB6_8:
	add.f32 	%f83, %f391, %f391;
	mul.f32 	%f84, %f83, %f13;
	mul.f32 	%f24, %f392, 0f40400000;
	div.rn.f32 	%f25, %f84, %f24;
	setp.gtu.f32	%p10, %f13, %f392;
	@%p10 bra 	BB6_36;
	bra.uni 	BB6_9;

BB6_36:
	sub.f32 	%f293, %f13, %f392;
	mov.f32 	%f294, 0f359EAF64;
	div.rn.f32 	%f295, %f294, %f293;
	mov.f32 	%f296, 0fBF800000;
	div.rn.f32 	%f297, %f296, %f295;
	div.rn.f32 	%f298, %f392, %f293;
	mul.f32 	%f299, %f14, 0f3F19999A;
	fma.rn.f32 	%f300, %f299, %f298, 0f3F800000;
	mul.f32 	%f301, %f297, %f300;
	mul.f32 	%f302, %f301, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f302;
	mul.f32 	%f400, %f2, %f302;
	mul.f32 	%f401, %f3, %f302;
	mov.f32 	%f398, %f25;
	bra.uni 	BB6_37;

BB6_9:
	div.rn.f32 	%f26, %f13, %f392;
	mov.f32 	%f89, 0f3FDF5C29;
	cvt.rzi.f32.f32	%f90, %f89;
	fma.rn.f32 	%f91, %f90, 0fC0000000, 0f405F5C29;
	abs.f32 	%f27, %f91;
	abs.f32 	%f28, %f26;
	setp.lt.f32	%p11, %f28, 0f00800000;
	mul.f32 	%f92, %f28, 0f4B800000;
	selp.f32	%f93, 0fC3170000, 0fC2FE0000, %p11;
	selp.f32	%f94, %f92, %f28, %p11;
	mov.b32 	 %r9, %f94;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f95, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f96, %r12;
	add.f32 	%f97, %f93, %f96;
	setp.gt.f32	%p12, %f95, 0f3FB504F3;
	mul.f32 	%f98, %f95, 0f3F000000;
	add.f32 	%f99, %f97, 0f3F800000;
	selp.f32	%f100, %f98, %f95, %p12;
	selp.f32	%f101, %f99, %f97, %p12;
	add.f32 	%f102, %f100, 0fBF800000;
	add.f32 	%f86, %f100, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f85,%f86;
	// inline asm
	add.f32 	%f103, %f102, %f102;
	mul.f32 	%f104, %f85, %f103;
	mul.f32 	%f105, %f104, %f104;
	mov.f32 	%f106, 0f3C4CAF63;
	mov.f32 	%f107, 0f3B18F0FE;
	fma.rn.f32 	%f108, %f107, %f105, %f106;
	mov.f32 	%f109, 0f3DAAAABD;
	fma.rn.f32 	%f110, %f108, %f105, %f109;
	mul.rn.f32 	%f111, %f110, %f105;
	mul.rn.f32 	%f112, %f111, %f104;
	sub.f32 	%f113, %f102, %f104;
	neg.f32 	%f114, %f104;
	add.f32 	%f115, %f113, %f113;
	fma.rn.f32 	%f116, %f114, %f102, %f115;
	mul.rn.f32 	%f117, %f85, %f116;
	add.f32 	%f118, %f112, %f104;
	sub.f32 	%f119, %f104, %f118;
	add.f32 	%f120, %f112, %f119;
	add.f32 	%f121, %f117, %f120;
	add.f32 	%f122, %f118, %f121;
	sub.f32 	%f123, %f118, %f122;
	add.f32 	%f124, %f121, %f123;
	mov.f32 	%f125, 0f3F317200;
	mul.rn.f32 	%f126, %f101, %f125;
	mov.f32 	%f127, 0f35BFBE8E;
	mul.rn.f32 	%f128, %f101, %f127;
	add.f32 	%f129, %f126, %f122;
	sub.f32 	%f130, %f126, %f129;
	add.f32 	%f131, %f122, %f130;
	add.f32 	%f132, %f124, %f131;
	add.f32 	%f133, %f128, %f132;
	add.f32 	%f134, %f129, %f133;
	sub.f32 	%f135, %f129, %f134;
	add.f32 	%f136, %f133, %f135;
	mov.f32 	%f137, 0f405F5C29;
	abs.f32 	%f29, %f137;
	setp.gt.f32	%p13, %f29, 0f77F684DF;
	selp.f32	%f138, 0f39DF5C29, 0f405F5C29, %p13;
	mul.rn.f32 	%f139, %f138, %f134;
	neg.f32 	%f140, %f139;
	fma.rn.f32 	%f141, %f138, %f134, %f140;
	fma.rn.f32 	%f142, %f138, %f136, %f141;
	mov.f32 	%f143, 0f00000000;
	fma.rn.f32 	%f144, %f143, %f134, %f142;
	add.rn.f32 	%f145, %f139, %f144;
	neg.f32 	%f146, %f145;
	add.rn.f32 	%f147, %f139, %f146;
	add.rn.f32 	%f148, %f147, %f144;
	mov.b32 	 %r13, %f145;
	setp.eq.s32	%p14, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f149, %r14;
	add.f32 	%f150, %f148, 0f37000000;
	selp.f32	%f151, %f149, %f145, %p14;
	selp.f32	%f30, %f150, %f148, %p14;
	mul.f32 	%f152, %f151, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f153, %f152;
	mov.f32 	%f154, 0fBF317200;
	fma.rn.f32 	%f155, %f153, %f154, %f151;
	mov.f32 	%f156, 0fB5BFBE8E;
	fma.rn.f32 	%f157, %f153, %f156, %f155;
	mul.f32 	%f88, %f157, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f87,%f88;
	// inline asm
	add.f32 	%f158, %f153, 0f00000000;
	ex2.approx.f32 	%f159, %f158;
	mul.f32 	%f160, %f87, %f159;
	setp.lt.f32	%p15, %f151, 0fC2D20000;
	selp.f32	%f161, 0f00000000, %f160, %p15;
	setp.gt.f32	%p16, %f151, 0f42D20000;
	selp.f32	%f394, 0f7F800000, %f161, %p16;
	setp.eq.f32	%p17, %f394, 0f7F800000;
	@%p17 bra 	BB6_11;

	fma.rn.f32 	%f394, %f394, %f30, %f394;

BB6_11:
	setp.lt.f32	%p18, %f26, 0f00000000;
	setp.eq.f32	%p19, %f27, 0f3F800000;
	and.pred  	%p1, %p18, %p19;
	mov.b32 	 %r15, %f394;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f162, %r16;
	selp.f32	%f395, %f162, %f394, %p1;
	setp.eq.f32	%p20, %f26, 0f00000000;
	@%p20 bra 	BB6_14;
	bra.uni 	BB6_12;

BB6_14:
	add.f32 	%f165, %f26, %f26;
	selp.f32	%f395, %f165, 0f00000000, %p19;
	bra.uni 	BB6_15;

BB6_12:
	setp.geu.f32	%p21, %f26, 0f00000000;
	@%p21 bra 	BB6_15;

	mov.f32 	%f387, 0f405F5C29;
	cvt.rzi.f32.f32	%f164, %f387;
	setp.neu.f32	%p22, %f164, 0f405F5C29;
	selp.f32	%f395, 0f7FFFFFFF, %f395, %p22;

BB6_15:
	add.f32 	%f166, %f28, %f29;
	mov.b32 	 %r17, %f166;
	setp.lt.s32	%p24, %r17, 2139095040;
	@%p24 bra 	BB6_22;

	setp.gtu.f32	%p25, %f28, 0f7F800000;
	setp.gtu.f32	%p26, %f29, 0f7F800000;
	or.pred  	%p27, %p25, %p26;
	@%p27 bra 	BB6_21;
	bra.uni 	BB6_17;

BB6_21:
	add.f32 	%f395, %f26, 0f405F5C29;
	bra.uni 	BB6_22;

BB6_17:
	setp.eq.f32	%p28, %f29, 0f7F800000;
	@%p28 bra 	BB6_20;
	bra.uni 	BB6_18;

BB6_20:
	setp.gt.f32	%p30, %f28, 0f3F800000;
	selp.f32	%f167, 0f7F800000, 0f00000000, %p30;
	setp.eq.f32	%p31, %f26, 0fBF800000;
	selp.f32	%f395, 0f3F800000, %f167, %p31;
	bra.uni 	BB6_22;

BB6_18:
	setp.neu.f32	%p29, %f28, 0f7F800000;
	@%p29 bra 	BB6_22;

	selp.f32	%f395, 0fFF800000, 0f7F800000, %p1;

BB6_22:
	mov.f32 	%f375, 0fB5BFBE8E;
	mov.f32 	%f374, 0fBF317200;
	mov.f32 	%f373, 0f00000000;
	mov.f32 	%f372, 0f35BFBE8E;
	mov.f32 	%f371, 0f3F317200;
	mov.f32 	%f370, 0f3DAAAABD;
	mov.f32 	%f369, 0f3C4CAF63;
	mov.f32 	%f368, 0f3B18F0FE;
	mov.f32 	%f172, 0f3F800000;
	sub.f32 	%f173, %f172, %f395;
	setp.eq.f32	%p32, %f26, 0f3F800000;
	selp.f32	%f42, 0f00000000, %f173, %p32;
	mov.f32 	%f174, 0f3E8A3D71;
	cvt.rzi.f32.f32	%f175, %f174;
	fma.rn.f32 	%f176, %f175, 0fC0000000, 0f3F0A3D71;
	abs.f32 	%f43, %f176;
	abs.f32 	%f44, %f42;
	setp.lt.f32	%p33, %f44, 0f00800000;
	mul.f32 	%f177, %f44, 0f4B800000;
	selp.f32	%f178, 0fC3170000, 0fC2FE0000, %p33;
	selp.f32	%f179, %f177, %f44, %p33;
	mov.b32 	 %r18, %f179;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f180, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f181, %r21;
	add.f32 	%f182, %f178, %f181;
	setp.gt.f32	%p34, %f180, 0f3FB504F3;
	mul.f32 	%f183, %f180, 0f3F000000;
	add.f32 	%f184, %f182, 0f3F800000;
	selp.f32	%f185, %f183, %f180, %p34;
	selp.f32	%f186, %f184, %f182, %p34;
	add.f32 	%f187, %f185, 0fBF800000;
	add.f32 	%f169, %f185, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f168,%f169;
	// inline asm
	add.f32 	%f188, %f187, %f187;
	mul.f32 	%f189, %f168, %f188;
	mul.f32 	%f190, %f189, %f189;
	fma.rn.f32 	%f193, %f368, %f190, %f369;
	fma.rn.f32 	%f195, %f193, %f190, %f370;
	mul.rn.f32 	%f196, %f195, %f190;
	mul.rn.f32 	%f197, %f196, %f189;
	sub.f32 	%f198, %f187, %f189;
	neg.f32 	%f199, %f189;
	add.f32 	%f200, %f198, %f198;
	fma.rn.f32 	%f201, %f199, %f187, %f200;
	mul.rn.f32 	%f202, %f168, %f201;
	add.f32 	%f203, %f197, %f189;
	sub.f32 	%f204, %f189, %f203;
	add.f32 	%f205, %f197, %f204;
	add.f32 	%f206, %f202, %f205;
	add.f32 	%f207, %f203, %f206;
	sub.f32 	%f208, %f203, %f207;
	add.f32 	%f209, %f206, %f208;
	mul.rn.f32 	%f211, %f186, %f371;
	mul.rn.f32 	%f213, %f186, %f372;
	add.f32 	%f214, %f211, %f207;
	sub.f32 	%f215, %f211, %f214;
	add.f32 	%f216, %f207, %f215;
	add.f32 	%f217, %f209, %f216;
	add.f32 	%f218, %f213, %f217;
	add.f32 	%f219, %f214, %f218;
	sub.f32 	%f220, %f214, %f219;
	add.f32 	%f221, %f218, %f220;
	mov.f32 	%f222, 0f3F0A3D71;
	abs.f32 	%f45, %f222;
	setp.gt.f32	%p35, %f45, 0f77F684DF;
	selp.f32	%f223, 0f388A3D71, 0f3F0A3D71, %p35;
	mul.rn.f32 	%f224, %f223, %f219;
	neg.f32 	%f225, %f224;
	fma.rn.f32 	%f226, %f223, %f219, %f225;
	fma.rn.f32 	%f227, %f223, %f221, %f226;
	fma.rn.f32 	%f229, %f373, %f219, %f227;
	add.rn.f32 	%f230, %f224, %f229;
	neg.f32 	%f231, %f230;
	add.rn.f32 	%f232, %f224, %f231;
	add.rn.f32 	%f233, %f232, %f229;
	mov.b32 	 %r22, %f230;
	setp.eq.s32	%p36, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f234, %r23;
	add.f32 	%f235, %f233, 0f37000000;
	selp.f32	%f236, %f234, %f230, %p36;
	selp.f32	%f46, %f235, %f233, %p36;
	mul.f32 	%f237, %f236, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f238, %f237;
	fma.rn.f32 	%f240, %f238, %f374, %f236;
	fma.rn.f32 	%f242, %f238, %f375, %f240;
	mul.f32 	%f171, %f242, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f170,%f171;
	// inline asm
	add.f32 	%f243, %f238, 0f00000000;
	ex2.approx.f32 	%f244, %f243;
	mul.f32 	%f245, %f170, %f244;
	setp.lt.f32	%p37, %f236, 0fC2D20000;
	selp.f32	%f246, 0f00000000, %f245, %p37;
	setp.gt.f32	%p38, %f236, 0f42D20000;
	selp.f32	%f396, 0f7F800000, %f246, %p38;
	setp.eq.f32	%p39, %f396, 0f7F800000;
	@%p39 bra 	BB6_24;

	fma.rn.f32 	%f396, %f396, %f46, %f396;

BB6_24:
	setp.lt.f32	%p40, %f42, 0f00000000;
	setp.eq.f32	%p41, %f43, 0f3F800000;
	and.pred  	%p2, %p40, %p41;
	mov.b32 	 %r24, %f396;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f247, %r25;
	selp.f32	%f397, %f247, %f396, %p2;
	setp.eq.f32	%p42, %f42, 0f00000000;
	@%p42 bra 	BB6_27;
	bra.uni 	BB6_25;

BB6_27:
	add.f32 	%f250, %f42, %f42;
	selp.f32	%f397, %f250, 0f00000000, %p41;
	bra.uni 	BB6_28;

BB6_25:
	setp.geu.f32	%p43, %f42, 0f00000000;
	@%p43 bra 	BB6_28;

	mov.f32 	%f390, 0f3F0A3D71;
	cvt.rzi.f32.f32	%f249, %f390;
	setp.neu.f32	%p44, %f249, 0f3F0A3D71;
	selp.f32	%f397, 0f7FFFFFFF, %f397, %p44;

BB6_28:
	add.f32 	%f251, %f44, %f45;
	mov.b32 	 %r26, %f251;
	setp.lt.s32	%p46, %r26, 2139095040;
	@%p46 bra 	BB6_35;

	setp.gtu.f32	%p47, %f44, 0f7F800000;
	setp.gtu.f32	%p48, %f45, 0f7F800000;
	or.pred  	%p49, %p47, %p48;
	@%p49 bra 	BB6_34;
	bra.uni 	BB6_30;

BB6_34:
	add.f32 	%f397, %f42, 0f3F0A3D71;
	bra.uni 	BB6_35;

BB6_30:
	setp.eq.f32	%p50, %f45, 0f7F800000;
	@%p50 bra 	BB6_33;
	bra.uni 	BB6_31;

BB6_33:
	setp.gt.f32	%p52, %f44, 0f3F800000;
	selp.f32	%f252, 0f7F800000, 0f00000000, %p52;
	setp.eq.f32	%p53, %f42, 0fBF800000;
	selp.f32	%f397, 0f3F800000, %f252, %p53;
	bra.uni 	BB6_35;

BB6_31:
	setp.neu.f32	%p51, %f44, 0f7F800000;
	@%p51 bra 	BB6_35;

	selp.f32	%f397, 0fFF800000, 0f7F800000, %p2;

BB6_35:
	mul.f32 	%f389, %f392, 0f40400000;
	mov.f32 	%f388, 0f3F800000;
	mov.f32 	%f377, 0fB5BFBE8E;
	mov.f32 	%f376, 0fBF317200;
	setp.eq.f32	%p54, %f42, 0f3F800000;
	selp.f32	%f255, 0f3F800000, %f397, %p54;
	mul.f32 	%f256, %f13, 0f19857725;
	rcp.rn.f32 	%f257, %f256;
	div.rn.f32 	%f258, %f392, %f13;
	mul.f32 	%f259, %f255, %f258;
	abs.f32 	%f260, %f259;
	mul.f32 	%f261, %f260, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f262, %f261;
	fma.rn.f32 	%f264, %f262, %f376, %f260;
	fma.rn.f32 	%f266, %f262, %f377, %f264;
	mul.f32 	%f254, %f266, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f253,%f254;
	// inline asm
	add.f32 	%f267, %f262, 0fC0000000;
	ex2.approx.f32 	%f268, %f267;
	mul.f32 	%f269, %f253, %f268;
	mov.f32 	%f270, 0f3E000000;
	div.approx.f32 	%f271, %f270, %f269;
	mov.f32 	%f272, 0f40000000;
	fma.rn.f32 	%f273, %f272, %f269, %f271;
	setp.ltu.f32	%p55, %f260, 0f42B40000;
	selp.f32	%f274, %f273, 0f7F800000, %p55;
	mul.f32 	%f275, %f274, %f274;
	rcp.rn.f32 	%f276, %f275;
	mul.f32 	%f277, %f257, 0f0FA575F3;
	mul.f32 	%f278, %f258, %f276;
	sub.f32 	%f280, %f388, %f278;
	div.rn.f32 	%f281, %f276, %f280;
	mul.f32 	%f282, %f277, %f281;
	cvt.f64.f32	%fd3, %f282;
	setp.lt.f64	%p56, %fd3, 0d3DD5FD7FE1796495;
	div.rn.f32 	%f283, %f13, %f389;
	sub.f32 	%f284, %f388, %f283;
	mul.f32 	%f58, %f391, %f284;
	add.f32 	%f285, %f282, %f282;
	rcp.rn.f32 	%f286, %f285;
	selp.f32	%f287, 0f4FBA43B7, %f286, %p56;
	mul.f32 	%f288, %f255, %f255;
	div.rn.f32 	%f289, %f14, %f288;
	sub.f32 	%f290, %f388, %f289;
	mul.f32 	%f291, %f287, %f290;
	mul.f32 	%f292, %f291, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f292;
	mul.f32 	%f400, %f2, %f292;
	mul.f32 	%f401, %f3, %f292;
	mov.f32 	%f398, %f58;

BB6_37:
	mov.f32 	%f65, %f398;
	mov.u32 	%r33, %nctaid.x;
	mov.u32 	%r32, %tid.x;
	mov.u32 	%r31, %ctaid.x;
	mov.u32 	%r30, %ctaid.y;
	mov.u32 	%r29, %ntid.x;
	mad.lo.s32 	%r28, %r33, %r30, %r31;
	mad.lo.s32 	%r27, %r28, %r29, %r32;
	cvt.s64.s32	%rd91, %r27;
	shl.b64 	%rd90, %rd91, 2;
	mul.wide.s32 	%rd89, %r27, 4;
	ld.param.u64 	%rd88, [LLBtorque2_param_20];
	cvta.to.global.u64 	%rd87, %rd88;
	add.s64 	%rd86, %rd87, %rd90;
	ld.global.nc.f32 	%f386, [%rd86];
	ld.param.u64 	%rd85, [LLBtorque2_param_19];
	cvta.to.global.u64 	%rd84, %rd85;
	add.s64 	%rd83, %rd84, %rd90;
	ld.global.nc.f32 	%f385, [%rd83];
	ld.param.u64 	%rd82, [LLBtorque2_param_18];
	cvta.to.global.u64 	%rd81, %rd82;
	add.s64 	%rd80, %rd81, %rd90;
	ld.global.nc.f32 	%f384, [%rd80];
	ld.param.u64 	%rd79, [LLBtorque2_param_17];
	cvta.to.global.u64 	%rd78, %rd79;
	add.s64 	%rd77, %rd78, %rd90;
	ld.global.nc.f32 	%f383, [%rd77];
	ld.param.u64 	%rd76, [LLBtorque2_param_16];
	cvta.to.global.u64 	%rd75, %rd76;
	add.s64 	%rd74, %rd75, %rd90;
	ld.global.nc.f32 	%f382, [%rd74];
	ld.param.u64 	%rd73, [LLBtorque2_param_15];
	cvta.to.global.u64 	%rd72, %rd73;
	add.s64 	%rd71, %rd72, %rd90;
	ld.global.nc.f32 	%f381, [%rd71];
	ld.param.u64 	%rd70, [LLBtorque2_param_8];
	cvta.to.global.u64 	%rd69, %rd70;
	add.s64 	%rd68, %rd69, %rd89;
	ld.global.nc.f32 	%f380, [%rd68];
	ld.param.u64 	%rd67, [LLBtorque2_param_7];
	cvta.to.global.u64 	%rd66, %rd67;
	add.s64 	%rd65, %rd66, %rd89;
	ld.global.nc.f32 	%f379, [%rd65];
	ld.param.u64 	%rd64, [LLBtorque2_param_6];
	cvta.to.global.u64 	%rd63, %rd64;
	add.s64 	%rd62, %rd63, %rd89;
	ld.global.nc.f32 	%f378, [%rd62];
	mul.f32 	%f303, %f391, %f65;
	mul.f32 	%f304, %f65, %f303;
	sub.f32 	%f305, %f65, %f25;
	div.rn.f32 	%f306, %f305, %f304;
	sqrt.rn.f32 	%f307, %f306;
	div.rn.f32 	%f308, %f25, %f391;
	sqrt.rn.f32 	%f309, %f308;
	add.f32 	%f310, %f378, %f399;
	add.f32 	%f311, %f379, %f400;
	add.f32 	%f312, %f380, %f401;
	fma.rn.f32 	%f313, %f381, %f307, %f310;
	fma.rn.f32 	%f314, %f382, %f307, %f311;
	fma.rn.f32 	%f315, %f383, %f307, %f312;
	mul.f32 	%f316, %f2, %f312;
	mul.f32 	%f317, %f3, %f311;
	sub.f32 	%f318, %f316, %f317;
	mul.f32 	%f319, %f3, %f310;
	mul.f32 	%f320, %f1, %f312;
	sub.f32 	%f321, %f319, %f320;
	mul.f32 	%f322, %f1, %f311;
	mul.f32 	%f323, %f2, %f310;
	sub.f32 	%f324, %f322, %f323;
	mul.f32 	%f325, %f2, %f311;
	fma.rn.f32 	%f326, %f1, %f310, %f325;
	fma.rn.f32 	%f327, %f3, %f312, %f326;
	mul.f32 	%f328, %f2, %f315;
	mul.f32 	%f329, %f3, %f314;
	sub.f32 	%f330, %f328, %f329;
	mul.f32 	%f331, %f3, %f313;
	mul.f32 	%f332, %f1, %f315;
	sub.f32 	%f333, %f331, %f332;
	mul.f32 	%f334, %f1, %f314;
	mul.f32 	%f335, %f2, %f313;
	sub.f32 	%f336, %f334, %f335;
	mul.f32 	%f337, %f2, %f336;
	mul.f32 	%f338, %f3, %f333;
	sub.f32 	%f339, %f337, %f338;
	mul.f32 	%f340, %f3, %f330;
	mul.f32 	%f341, %f1, %f336;
	sub.f32 	%f342, %f340, %f341;
	mul.f32 	%f343, %f1, %f333;
	mul.f32 	%f344, %f2, %f330;
	sub.f32 	%f345, %f343, %f344;
	fma.rn.f32 	%f346, %f391, %f391, 0f3F800000;
	rcp.rn.f32 	%f347, %f346;
	mul.f32 	%f348, %f318, %f347;
	mul.f32 	%f349, %f321, %f347;
	mul.f32 	%f350, %f324, %f347;
	mul.f32 	%f351, %f25, %f347;
	div.rn.f32 	%f352, %f351, %f14;
	mul.f32 	%f353, %f327, %f352;
	mul.f32 	%f354, %f1, %f353;
	mul.f32 	%f355, %f2, %f353;
	mul.f32 	%f356, %f3, %f353;
	sub.f32 	%f357, %f354, %f348;
	sub.f32 	%f358, %f355, %f349;
	sub.f32 	%f359, %f356, %f350;
	mul.f32 	%f360, %f65, %f347;
	div.rn.f32 	%f361, %f360, %f14;
	mul.f32 	%f362, %f361, %f339;
	mul.f32 	%f363, %f361, %f342;
	mul.f32 	%f364, %f361, %f345;
	sub.f32 	%f365, %f357, %f362;
	sub.f32 	%f366, %f358, %f363;
	sub.f32 	%f367, %f359, %f364;
	fma.rn.f32 	%f402, %f384, %f309, %f365;
	fma.rn.f32 	%f403, %f385, %f309, %f366;
	fma.rn.f32 	%f404, %f386, %f309, %f367;

BB6_38:
	ld.param.u64 	%rd95, [LLBtorque2_param_0];
	ld.param.u64 	%rd94, [LLBtorque2_param_1];
	ld.param.u64 	%rd93, [LLBtorque2_param_2];
	mov.u32 	%r40, %ctaid.x;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r38, %nctaid.x;
	mov.u32 	%r37, %tid.x;
	mov.u32 	%r36, %ntid.x;
	mad.lo.s32 	%r35, %r38, %r39, %r40;
	mad.lo.s32 	%r34, %r35, %r36, %r37;
	cvt.s64.s32	%rd92, %r34;
	cvta.to.global.u64 	%rd55, %rd93;
	cvta.to.global.u64 	%rd56, %rd94;
	cvta.to.global.u64 	%rd57, %rd95;
	shl.b64 	%rd58, %rd92, 2;
	add.s64 	%rd59, %rd57, %rd58;
	st.global.f32 	[%rd59], %f402;
	add.s64 	%rd60, %rd56, %rd58;
	st.global.f32 	[%rd60], %f403;
	add.s64 	%rd61, %rd55, %rd58;
	st.global.f32 	[%rd61], %f404;

BB6_39:
	ret;
}


`
   LLBtorque2_ptx_53 = `
.version 4.3
.target sm_53
.address_size 64

	// .weak	cudaMalloc

.weak .func  (.param .b32 func_retval0) cudaMalloc(
	.param .b64 cudaMalloc_param_0,
	.param .b64 cudaMalloc_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaFuncGetAttributes
.weak .func  (.param .b32 func_retval0) cudaFuncGetAttributes(
	.param .b64 cudaFuncGetAttributes_param_0,
	.param .b64 cudaFuncGetAttributes_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaDeviceGetAttribute
.weak .func  (.param .b32 func_retval0) cudaDeviceGetAttribute(
	.param .b64 cudaDeviceGetAttribute_param_0,
	.param .b32 cudaDeviceGetAttribute_param_1,
	.param .b32 cudaDeviceGetAttribute_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaGetDevice
.weak .func  (.param .b32 func_retval0) cudaGetDevice(
	.param .b64 cudaGetDevice_param_0
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessor
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessor(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_3
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_3,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_4
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	LLBtorque2
.visible .entry LLBtorque2(
	.param .u64 LLBtorque2_param_0,
	.param .u64 LLBtorque2_param_1,
	.param .u64 LLBtorque2_param_2,
	.param .u64 LLBtorque2_param_3,
	.param .u64 LLBtorque2_param_4,
	.param .u64 LLBtorque2_param_5,
	.param .u64 LLBtorque2_param_6,
	.param .u64 LLBtorque2_param_7,
	.param .u64 LLBtorque2_param_8,
	.param .u64 LLBtorque2_param_9,
	.param .f32 LLBtorque2_param_10,
	.param .u64 LLBtorque2_param_11,
	.param .f32 LLBtorque2_param_12,
	.param .u64 LLBtorque2_param_13,
	.param .f32 LLBtorque2_param_14,
	.param .u64 LLBtorque2_param_15,
	.param .u64 LLBtorque2_param_16,
	.param .u64 LLBtorque2_param_17,
	.param .u64 LLBtorque2_param_18,
	.param .u64 LLBtorque2_param_19,
	.param .u64 LLBtorque2_param_20,
	.param .u64 LLBtorque2_param_21,
	.param .f32 LLBtorque2_param_22,
	.param .u32 LLBtorque2_param_23
)
{
	.reg .pred 	%p<57>;
	.reg .f32 	%f<405>;
	.reg .b32 	%r<41>;
	.reg .f64 	%fd<4>;
	.reg .b64 	%rd<96>;


	ld.param.u64 	%rd5, [LLBtorque2_param_3];
	ld.param.u64 	%rd6, [LLBtorque2_param_4];
	ld.param.u64 	%rd7, [LLBtorque2_param_5];
	ld.param.u64 	%rd11, [LLBtorque2_param_9];
	ld.param.f32 	%f391, [LLBtorque2_param_10];
	ld.param.u64 	%rd12, [LLBtorque2_param_11];
	ld.param.f32 	%f392, [LLBtorque2_param_12];
	ld.param.u64 	%rd19, [LLBtorque2_param_21];
	ld.param.f32 	%f393, [LLBtorque2_param_22];
	ld.param.u32 	%r2, [LLBtorque2_param_23];
	mov.u32 	%r3, %nctaid.x;
	mov.u32 	%r4, %ctaid.y;
	mov.u32 	%r5, %ctaid.x;
	mad.lo.s32 	%r6, %r3, %r4, %r5;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r1, %r6, %r7, %r8;
	setp.ge.s32	%p3, %r1, %r2;
	@%p3 bra 	BB6_39;

	cvta.to.global.u64 	%rd20, %rd5;
	cvt.s64.s32	%rd1, %r1;
	mul.wide.s32 	%rd21, %r1, 4;
	add.s64 	%rd22, %rd20, %rd21;
	ld.global.nc.f32 	%f1, [%rd22];
	cvta.to.global.u64 	%rd23, %rd6;
	add.s64 	%rd24, %rd23, %rd21;
	ld.global.nc.f32 	%f2, [%rd24];
	cvta.to.global.u64 	%rd25, %rd7;
	add.s64 	%rd26, %rd25, %rd21;
	ld.global.nc.f32 	%f3, [%rd26];
	setp.eq.s64	%p4, %rd11, 0;
	@%p4 bra 	BB6_3;

	cvta.to.global.u64 	%rd33, %rd11;
	shl.b64 	%rd34, %rd1, 2;
	add.s64 	%rd35, %rd33, %rd34;
	ld.global.nc.f32 	%f78, [%rd35];
	mul.f32 	%f391, %f78, %f391;

BB6_3:
	setp.eq.s64	%p5, %rd12, 0;
	@%p5 bra 	BB6_5;

	cvta.to.global.u64 	%rd36, %rd12;
	shl.b64 	%rd37, %rd1, 2;
	add.s64 	%rd38, %rd36, %rd37;
	ld.global.nc.f32 	%f79, [%rd38];
	mul.f32 	%f392, %f79, %f392;

BB6_5:
	setp.eq.s64	%p6, %rd19, 0;
	@%p6 bra 	BB6_7;

	cvta.to.global.u64 	%rd39, %rd19;
	shl.b64 	%rd40, %rd1, 2;
	add.s64 	%rd41, %rd39, %rd40;
	ld.global.nc.f32 	%f80, [%rd41];
	mul.f32 	%f393, %f80, %f393;

BB6_7:
	cvt.f64.f32	%fd1, %f393;
	add.f64 	%fd2, %fd1, 0d3F21437448FD1EFA;
	cvt.rn.f32.f64	%f13, %fd2;
	mul.f32 	%f81, %f2, %f2;
	fma.rn.f32 	%f82, %f1, %f1, %f81;
	fma.rn.f32 	%f14, %f3, %f3, %f82;
	mul.f32 	%f402, %f1, 0f00000000;
	mul.f32 	%f403, %f2, 0f00000000;
	mul.f32 	%f404, %f3, 0f00000000;
	setp.neu.f32	%p7, %f14, 0f00000000;
	setp.neu.f32	%p8, %f392, 0f00000000;
	and.pred  	%p9, %p7, %p8;
	@!%p9 bra 	BB6_38;
	bra.uni 	BB6_8;

BB6_8:
	add.f32 	%f83, %f391, %f391;
	mul.f32 	%f84, %f83, %f13;
	mul.f32 	%f24, %f392, 0f40400000;
	div.rn.f32 	%f25, %f84, %f24;
	setp.gtu.f32	%p10, %f13, %f392;
	@%p10 bra 	BB6_36;
	bra.uni 	BB6_9;

BB6_36:
	sub.f32 	%f293, %f13, %f392;
	mov.f32 	%f294, 0f359EAF64;
	div.rn.f32 	%f295, %f294, %f293;
	mov.f32 	%f296, 0fBF800000;
	div.rn.f32 	%f297, %f296, %f295;
	div.rn.f32 	%f298, %f392, %f293;
	mul.f32 	%f299, %f14, 0f3F19999A;
	fma.rn.f32 	%f300, %f299, %f298, 0f3F800000;
	mul.f32 	%f301, %f297, %f300;
	mul.f32 	%f302, %f301, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f302;
	mul.f32 	%f400, %f2, %f302;
	mul.f32 	%f401, %f3, %f302;
	mov.f32 	%f398, %f25;
	bra.uni 	BB6_37;

BB6_9:
	div.rn.f32 	%f26, %f13, %f392;
	mov.f32 	%f89, 0f3FDF5C29;
	cvt.rzi.f32.f32	%f90, %f89;
	fma.rn.f32 	%f91, %f90, 0fC0000000, 0f405F5C29;
	abs.f32 	%f27, %f91;
	abs.f32 	%f28, %f26;
	setp.lt.f32	%p11, %f28, 0f00800000;
	mul.f32 	%f92, %f28, 0f4B800000;
	selp.f32	%f93, 0fC3170000, 0fC2FE0000, %p11;
	selp.f32	%f94, %f92, %f28, %p11;
	mov.b32 	 %r9, %f94;
	and.b32  	%r10, %r9, 8388607;
	or.b32  	%r11, %r10, 1065353216;
	mov.b32 	 %f95, %r11;
	shr.u32 	%r12, %r9, 23;
	cvt.rn.f32.u32	%f96, %r12;
	add.f32 	%f97, %f93, %f96;
	setp.gt.f32	%p12, %f95, 0f3FB504F3;
	mul.f32 	%f98, %f95, 0f3F000000;
	add.f32 	%f99, %f97, 0f3F800000;
	selp.f32	%f100, %f98, %f95, %p12;
	selp.f32	%f101, %f99, %f97, %p12;
	add.f32 	%f102, %f100, 0fBF800000;
	add.f32 	%f86, %f100, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f85,%f86;
	// inline asm
	add.f32 	%f103, %f102, %f102;
	mul.f32 	%f104, %f85, %f103;
	mul.f32 	%f105, %f104, %f104;
	mov.f32 	%f106, 0f3C4CAF63;
	mov.f32 	%f107, 0f3B18F0FE;
	fma.rn.f32 	%f108, %f107, %f105, %f106;
	mov.f32 	%f109, 0f3DAAAABD;
	fma.rn.f32 	%f110, %f108, %f105, %f109;
	mul.rn.f32 	%f111, %f110, %f105;
	mul.rn.f32 	%f112, %f111, %f104;
	sub.f32 	%f113, %f102, %f104;
	neg.f32 	%f114, %f104;
	add.f32 	%f115, %f113, %f113;
	fma.rn.f32 	%f116, %f114, %f102, %f115;
	mul.rn.f32 	%f117, %f85, %f116;
	add.f32 	%f118, %f112, %f104;
	sub.f32 	%f119, %f104, %f118;
	add.f32 	%f120, %f112, %f119;
	add.f32 	%f121, %f117, %f120;
	add.f32 	%f122, %f118, %f121;
	sub.f32 	%f123, %f118, %f122;
	add.f32 	%f124, %f121, %f123;
	mov.f32 	%f125, 0f3F317200;
	mul.rn.f32 	%f126, %f101, %f125;
	mov.f32 	%f127, 0f35BFBE8E;
	mul.rn.f32 	%f128, %f101, %f127;
	add.f32 	%f129, %f126, %f122;
	sub.f32 	%f130, %f126, %f129;
	add.f32 	%f131, %f122, %f130;
	add.f32 	%f132, %f124, %f131;
	add.f32 	%f133, %f128, %f132;
	add.f32 	%f134, %f129, %f133;
	sub.f32 	%f135, %f129, %f134;
	add.f32 	%f136, %f133, %f135;
	mov.f32 	%f137, 0f405F5C29;
	abs.f32 	%f29, %f137;
	setp.gt.f32	%p13, %f29, 0f77F684DF;
	selp.f32	%f138, 0f39DF5C29, 0f405F5C29, %p13;
	mul.rn.f32 	%f139, %f138, %f134;
	neg.f32 	%f140, %f139;
	fma.rn.f32 	%f141, %f138, %f134, %f140;
	fma.rn.f32 	%f142, %f138, %f136, %f141;
	mov.f32 	%f143, 0f00000000;
	fma.rn.f32 	%f144, %f143, %f134, %f142;
	add.rn.f32 	%f145, %f139, %f144;
	neg.f32 	%f146, %f145;
	add.rn.f32 	%f147, %f139, %f146;
	add.rn.f32 	%f148, %f147, %f144;
	mov.b32 	 %r13, %f145;
	setp.eq.s32	%p14, %r13, 1118925336;
	add.s32 	%r14, %r13, -1;
	mov.b32 	 %f149, %r14;
	add.f32 	%f150, %f148, 0f37000000;
	selp.f32	%f151, %f149, %f145, %p14;
	selp.f32	%f30, %f150, %f148, %p14;
	mul.f32 	%f152, %f151, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f153, %f152;
	mov.f32 	%f154, 0fBF317200;
	fma.rn.f32 	%f155, %f153, %f154, %f151;
	mov.f32 	%f156, 0fB5BFBE8E;
	fma.rn.f32 	%f157, %f153, %f156, %f155;
	mul.f32 	%f88, %f157, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f87,%f88;
	// inline asm
	add.f32 	%f158, %f153, 0f00000000;
	ex2.approx.f32 	%f159, %f158;
	mul.f32 	%f160, %f87, %f159;
	setp.lt.f32	%p15, %f151, 0fC2D20000;
	selp.f32	%f161, 0f00000000, %f160, %p15;
	setp.gt.f32	%p16, %f151, 0f42D20000;
	selp.f32	%f394, 0f7F800000, %f161, %p16;
	setp.eq.f32	%p17, %f394, 0f7F800000;
	@%p17 bra 	BB6_11;

	fma.rn.f32 	%f394, %f394, %f30, %f394;

BB6_11:
	setp.lt.f32	%p18, %f26, 0f00000000;
	setp.eq.f32	%p19, %f27, 0f3F800000;
	and.pred  	%p1, %p18, %p19;
	mov.b32 	 %r15, %f394;
	xor.b32  	%r16, %r15, -2147483648;
	mov.b32 	 %f162, %r16;
	selp.f32	%f395, %f162, %f394, %p1;
	setp.eq.f32	%p20, %f26, 0f00000000;
	@%p20 bra 	BB6_14;
	bra.uni 	BB6_12;

BB6_14:
	add.f32 	%f165, %f26, %f26;
	selp.f32	%f395, %f165, 0f00000000, %p19;
	bra.uni 	BB6_15;

BB6_12:
	setp.geu.f32	%p21, %f26, 0f00000000;
	@%p21 bra 	BB6_15;

	mov.f32 	%f387, 0f405F5C29;
	cvt.rzi.f32.f32	%f164, %f387;
	setp.neu.f32	%p22, %f164, 0f405F5C29;
	selp.f32	%f395, 0f7FFFFFFF, %f395, %p22;

BB6_15:
	add.f32 	%f166, %f28, %f29;
	mov.b32 	 %r17, %f166;
	setp.lt.s32	%p24, %r17, 2139095040;
	@%p24 bra 	BB6_22;

	setp.gtu.f32	%p25, %f28, 0f7F800000;
	setp.gtu.f32	%p26, %f29, 0f7F800000;
	or.pred  	%p27, %p25, %p26;
	@%p27 bra 	BB6_21;
	bra.uni 	BB6_17;

BB6_21:
	add.f32 	%f395, %f26, 0f405F5C29;
	bra.uni 	BB6_22;

BB6_17:
	setp.eq.f32	%p28, %f29, 0f7F800000;
	@%p28 bra 	BB6_20;
	bra.uni 	BB6_18;

BB6_20:
	setp.gt.f32	%p30, %f28, 0f3F800000;
	selp.f32	%f167, 0f7F800000, 0f00000000, %p30;
	setp.eq.f32	%p31, %f26, 0fBF800000;
	selp.f32	%f395, 0f3F800000, %f167, %p31;
	bra.uni 	BB6_22;

BB6_18:
	setp.neu.f32	%p29, %f28, 0f7F800000;
	@%p29 bra 	BB6_22;

	selp.f32	%f395, 0fFF800000, 0f7F800000, %p1;

BB6_22:
	mov.f32 	%f375, 0fB5BFBE8E;
	mov.f32 	%f374, 0fBF317200;
	mov.f32 	%f373, 0f00000000;
	mov.f32 	%f372, 0f35BFBE8E;
	mov.f32 	%f371, 0f3F317200;
	mov.f32 	%f370, 0f3DAAAABD;
	mov.f32 	%f369, 0f3C4CAF63;
	mov.f32 	%f368, 0f3B18F0FE;
	mov.f32 	%f172, 0f3F800000;
	sub.f32 	%f173, %f172, %f395;
	setp.eq.f32	%p32, %f26, 0f3F800000;
	selp.f32	%f42, 0f00000000, %f173, %p32;
	mov.f32 	%f174, 0f3E8A3D71;
	cvt.rzi.f32.f32	%f175, %f174;
	fma.rn.f32 	%f176, %f175, 0fC0000000, 0f3F0A3D71;
	abs.f32 	%f43, %f176;
	abs.f32 	%f44, %f42;
	setp.lt.f32	%p33, %f44, 0f00800000;
	mul.f32 	%f177, %f44, 0f4B800000;
	selp.f32	%f178, 0fC3170000, 0fC2FE0000, %p33;
	selp.f32	%f179, %f177, %f44, %p33;
	mov.b32 	 %r18, %f179;
	and.b32  	%r19, %r18, 8388607;
	or.b32  	%r20, %r19, 1065353216;
	mov.b32 	 %f180, %r20;
	shr.u32 	%r21, %r18, 23;
	cvt.rn.f32.u32	%f181, %r21;
	add.f32 	%f182, %f178, %f181;
	setp.gt.f32	%p34, %f180, 0f3FB504F3;
	mul.f32 	%f183, %f180, 0f3F000000;
	add.f32 	%f184, %f182, 0f3F800000;
	selp.f32	%f185, %f183, %f180, %p34;
	selp.f32	%f186, %f184, %f182, %p34;
	add.f32 	%f187, %f185, 0fBF800000;
	add.f32 	%f169, %f185, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f168,%f169;
	// inline asm
	add.f32 	%f188, %f187, %f187;
	mul.f32 	%f189, %f168, %f188;
	mul.f32 	%f190, %f189, %f189;
	fma.rn.f32 	%f193, %f368, %f190, %f369;
	fma.rn.f32 	%f195, %f193, %f190, %f370;
	mul.rn.f32 	%f196, %f195, %f190;
	mul.rn.f32 	%f197, %f196, %f189;
	sub.f32 	%f198, %f187, %f189;
	neg.f32 	%f199, %f189;
	add.f32 	%f200, %f198, %f198;
	fma.rn.f32 	%f201, %f199, %f187, %f200;
	mul.rn.f32 	%f202, %f168, %f201;
	add.f32 	%f203, %f197, %f189;
	sub.f32 	%f204, %f189, %f203;
	add.f32 	%f205, %f197, %f204;
	add.f32 	%f206, %f202, %f205;
	add.f32 	%f207, %f203, %f206;
	sub.f32 	%f208, %f203, %f207;
	add.f32 	%f209, %f206, %f208;
	mul.rn.f32 	%f211, %f186, %f371;
	mul.rn.f32 	%f213, %f186, %f372;
	add.f32 	%f214, %f211, %f207;
	sub.f32 	%f215, %f211, %f214;
	add.f32 	%f216, %f207, %f215;
	add.f32 	%f217, %f209, %f216;
	add.f32 	%f218, %f213, %f217;
	add.f32 	%f219, %f214, %f218;
	sub.f32 	%f220, %f214, %f219;
	add.f32 	%f221, %f218, %f220;
	mov.f32 	%f222, 0f3F0A3D71;
	abs.f32 	%f45, %f222;
	setp.gt.f32	%p35, %f45, 0f77F684DF;
	selp.f32	%f223, 0f388A3D71, 0f3F0A3D71, %p35;
	mul.rn.f32 	%f224, %f223, %f219;
	neg.f32 	%f225, %f224;
	fma.rn.f32 	%f226, %f223, %f219, %f225;
	fma.rn.f32 	%f227, %f223, %f221, %f226;
	fma.rn.f32 	%f229, %f373, %f219, %f227;
	add.rn.f32 	%f230, %f224, %f229;
	neg.f32 	%f231, %f230;
	add.rn.f32 	%f232, %f224, %f231;
	add.rn.f32 	%f233, %f232, %f229;
	mov.b32 	 %r22, %f230;
	setp.eq.s32	%p36, %r22, 1118925336;
	add.s32 	%r23, %r22, -1;
	mov.b32 	 %f234, %r23;
	add.f32 	%f235, %f233, 0f37000000;
	selp.f32	%f236, %f234, %f230, %p36;
	selp.f32	%f46, %f235, %f233, %p36;
	mul.f32 	%f237, %f236, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f238, %f237;
	fma.rn.f32 	%f240, %f238, %f374, %f236;
	fma.rn.f32 	%f242, %f238, %f375, %f240;
	mul.f32 	%f171, %f242, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f170,%f171;
	// inline asm
	add.f32 	%f243, %f238, 0f00000000;
	ex2.approx.f32 	%f244, %f243;
	mul.f32 	%f245, %f170, %f244;
	setp.lt.f32	%p37, %f236, 0fC2D20000;
	selp.f32	%f246, 0f00000000, %f245, %p37;
	setp.gt.f32	%p38, %f236, 0f42D20000;
	selp.f32	%f396, 0f7F800000, %f246, %p38;
	setp.eq.f32	%p39, %f396, 0f7F800000;
	@%p39 bra 	BB6_24;

	fma.rn.f32 	%f396, %f396, %f46, %f396;

BB6_24:
	setp.lt.f32	%p40, %f42, 0f00000000;
	setp.eq.f32	%p41, %f43, 0f3F800000;
	and.pred  	%p2, %p40, %p41;
	mov.b32 	 %r24, %f396;
	xor.b32  	%r25, %r24, -2147483648;
	mov.b32 	 %f247, %r25;
	selp.f32	%f397, %f247, %f396, %p2;
	setp.eq.f32	%p42, %f42, 0f00000000;
	@%p42 bra 	BB6_27;
	bra.uni 	BB6_25;

BB6_27:
	add.f32 	%f250, %f42, %f42;
	selp.f32	%f397, %f250, 0f00000000, %p41;
	bra.uni 	BB6_28;

BB6_25:
	setp.geu.f32	%p43, %f42, 0f00000000;
	@%p43 bra 	BB6_28;

	mov.f32 	%f390, 0f3F0A3D71;
	cvt.rzi.f32.f32	%f249, %f390;
	setp.neu.f32	%p44, %f249, 0f3F0A3D71;
	selp.f32	%f397, 0f7FFFFFFF, %f397, %p44;

BB6_28:
	add.f32 	%f251, %f44, %f45;
	mov.b32 	 %r26, %f251;
	setp.lt.s32	%p46, %r26, 2139095040;
	@%p46 bra 	BB6_35;

	setp.gtu.f32	%p47, %f44, 0f7F800000;
	setp.gtu.f32	%p48, %f45, 0f7F800000;
	or.pred  	%p49, %p47, %p48;
	@%p49 bra 	BB6_34;
	bra.uni 	BB6_30;

BB6_34:
	add.f32 	%f397, %f42, 0f3F0A3D71;
	bra.uni 	BB6_35;

BB6_30:
	setp.eq.f32	%p50, %f45, 0f7F800000;
	@%p50 bra 	BB6_33;
	bra.uni 	BB6_31;

BB6_33:
	setp.gt.f32	%p52, %f44, 0f3F800000;
	selp.f32	%f252, 0f7F800000, 0f00000000, %p52;
	setp.eq.f32	%p53, %f42, 0fBF800000;
	selp.f32	%f397, 0f3F800000, %f252, %p53;
	bra.uni 	BB6_35;

BB6_31:
	setp.neu.f32	%p51, %f44, 0f7F800000;
	@%p51 bra 	BB6_35;

	selp.f32	%f397, 0fFF800000, 0f7F800000, %p2;

BB6_35:
	mul.f32 	%f389, %f392, 0f40400000;
	mov.f32 	%f388, 0f3F800000;
	mov.f32 	%f377, 0fB5BFBE8E;
	mov.f32 	%f376, 0fBF317200;
	setp.eq.f32	%p54, %f42, 0f3F800000;
	selp.f32	%f255, 0f3F800000, %f397, %p54;
	mul.f32 	%f256, %f13, 0f19857725;
	rcp.rn.f32 	%f257, %f256;
	div.rn.f32 	%f258, %f392, %f13;
	mul.f32 	%f259, %f255, %f258;
	abs.f32 	%f260, %f259;
	mul.f32 	%f261, %f260, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f262, %f261;
	fma.rn.f32 	%f264, %f262, %f376, %f260;
	fma.rn.f32 	%f266, %f262, %f377, %f264;
	mul.f32 	%f254, %f266, 0f3FB8AA3B;
	// inline asm
	ex2.approx.ftz.f32 %f253,%f254;
	// inline asm
	add.f32 	%f267, %f262, 0fC0000000;
	ex2.approx.f32 	%f268, %f267;
	mul.f32 	%f269, %f253, %f268;
	mov.f32 	%f270, 0f3E000000;
	div.approx.f32 	%f271, %f270, %f269;
	mov.f32 	%f272, 0f40000000;
	fma.rn.f32 	%f273, %f272, %f269, %f271;
	setp.ltu.f32	%p55, %f260, 0f42B40000;
	selp.f32	%f274, %f273, 0f7F800000, %p55;
	mul.f32 	%f275, %f274, %f274;
	rcp.rn.f32 	%f276, %f275;
	mul.f32 	%f277, %f257, 0f0FA575F3;
	mul.f32 	%f278, %f258, %f276;
	sub.f32 	%f280, %f388, %f278;
	div.rn.f32 	%f281, %f276, %f280;
	mul.f32 	%f282, %f277, %f281;
	cvt.f64.f32	%fd3, %f282;
	setp.lt.f64	%p56, %fd3, 0d3DD5FD7FE1796495;
	div.rn.f32 	%f283, %f13, %f389;
	sub.f32 	%f284, %f388, %f283;
	mul.f32 	%f58, %f391, %f284;
	add.f32 	%f285, %f282, %f282;
	rcp.rn.f32 	%f286, %f285;
	selp.f32	%f287, 0f4FBA43B7, %f286, %p56;
	mul.f32 	%f288, %f255, %f255;
	div.rn.f32 	%f289, %f14, %f288;
	sub.f32 	%f290, %f388, %f289;
	mul.f32 	%f291, %f287, %f290;
	mul.f32 	%f292, %f291, 0f35A8A9B8;
	mul.f32 	%f399, %f1, %f292;
	mul.f32 	%f400, %f2, %f292;
	mul.f32 	%f401, %f3, %f292;
	mov.f32 	%f398, %f58;

BB6_37:
	mov.f32 	%f65, %f398;
	mov.u32 	%r33, %nctaid.x;
	mov.u32 	%r32, %tid.x;
	mov.u32 	%r31, %ctaid.x;
	mov.u32 	%r30, %ctaid.y;
	mov.u32 	%r29, %ntid.x;
	mad.lo.s32 	%r28, %r33, %r30, %r31;
	mad.lo.s32 	%r27, %r28, %r29, %r32;
	cvt.s64.s32	%rd91, %r27;
	shl.b64 	%rd90, %rd91, 2;
	mul.wide.s32 	%rd89, %r27, 4;
	ld.param.u64 	%rd88, [LLBtorque2_param_20];
	cvta.to.global.u64 	%rd87, %rd88;
	add.s64 	%rd86, %rd87, %rd90;
	ld.global.nc.f32 	%f386, [%rd86];
	ld.param.u64 	%rd85, [LLBtorque2_param_19];
	cvta.to.global.u64 	%rd84, %rd85;
	add.s64 	%rd83, %rd84, %rd90;
	ld.global.nc.f32 	%f385, [%rd83];
	ld.param.u64 	%rd82, [LLBtorque2_param_18];
	cvta.to.global.u64 	%rd81, %rd82;
	add.s64 	%rd80, %rd81, %rd90;
	ld.global.nc.f32 	%f384, [%rd80];
	ld.param.u64 	%rd79, [LLBtorque2_param_17];
	cvta.to.global.u64 	%rd78, %rd79;
	add.s64 	%rd77, %rd78, %rd90;
	ld.global.nc.f32 	%f383, [%rd77];
	ld.param.u64 	%rd76, [LLBtorque2_param_16];
	cvta.to.global.u64 	%rd75, %rd76;
	add.s64 	%rd74, %rd75, %rd90;
	ld.global.nc.f32 	%f382, [%rd74];
	ld.param.u64 	%rd73, [LLBtorque2_param_15];
	cvta.to.global.u64 	%rd72, %rd73;
	add.s64 	%rd71, %rd72, %rd90;
	ld.global.nc.f32 	%f381, [%rd71];
	ld.param.u64 	%rd70, [LLBtorque2_param_8];
	cvta.to.global.u64 	%rd69, %rd70;
	add.s64 	%rd68, %rd69, %rd89;
	ld.global.nc.f32 	%f380, [%rd68];
	ld.param.u64 	%rd67, [LLBtorque2_param_7];
	cvta.to.global.u64 	%rd66, %rd67;
	add.s64 	%rd65, %rd66, %rd89;
	ld.global.nc.f32 	%f379, [%rd65];
	ld.param.u64 	%rd64, [LLBtorque2_param_6];
	cvta.to.global.u64 	%rd63, %rd64;
	add.s64 	%rd62, %rd63, %rd89;
	ld.global.nc.f32 	%f378, [%rd62];
	mul.f32 	%f303, %f391, %f65;
	mul.f32 	%f304, %f65, %f303;
	sub.f32 	%f305, %f65, %f25;
	div.rn.f32 	%f306, %f305, %f304;
	sqrt.rn.f32 	%f307, %f306;
	div.rn.f32 	%f308, %f25, %f391;
	sqrt.rn.f32 	%f309, %f308;
	add.f32 	%f310, %f378, %f399;
	add.f32 	%f311, %f379, %f400;
	add.f32 	%f312, %f380, %f401;
	fma.rn.f32 	%f313, %f381, %f307, %f310;
	fma.rn.f32 	%f314, %f382, %f307, %f311;
	fma.rn.f32 	%f315, %f383, %f307, %f312;
	mul.f32 	%f316, %f2, %f312;
	mul.f32 	%f317, %f3, %f311;
	sub.f32 	%f318, %f316, %f317;
	mul.f32 	%f319, %f3, %f310;
	mul.f32 	%f320, %f1, %f312;
	sub.f32 	%f321, %f319, %f320;
	mul.f32 	%f322, %f1, %f311;
	mul.f32 	%f323, %f2, %f310;
	sub.f32 	%f324, %f322, %f323;
	mul.f32 	%f325, %f2, %f311;
	fma.rn.f32 	%f326, %f1, %f310, %f325;
	fma.rn.f32 	%f327, %f3, %f312, %f326;
	mul.f32 	%f328, %f2, %f315;
	mul.f32 	%f329, %f3, %f314;
	sub.f32 	%f330, %f328, %f329;
	mul.f32 	%f331, %f3, %f313;
	mul.f32 	%f332, %f1, %f315;
	sub.f32 	%f333, %f331, %f332;
	mul.f32 	%f334, %f1, %f314;
	mul.f32 	%f335, %f2, %f313;
	sub.f32 	%f336, %f334, %f335;
	mul.f32 	%f337, %f2, %f336;
	mul.f32 	%f338, %f3, %f333;
	sub.f32 	%f339, %f337, %f338;
	mul.f32 	%f340, %f3, %f330;
	mul.f32 	%f341, %f1, %f336;
	sub.f32 	%f342, %f340, %f341;
	mul.f32 	%f343, %f1, %f333;
	mul.f32 	%f344, %f2, %f330;
	sub.f32 	%f345, %f343, %f344;
	fma.rn.f32 	%f346, %f391, %f391, 0f3F800000;
	rcp.rn.f32 	%f347, %f346;
	mul.f32 	%f348, %f318, %f347;
	mul.f32 	%f349, %f321, %f347;
	mul.f32 	%f350, %f324, %f347;
	mul.f32 	%f351, %f25, %f347;
	div.rn.f32 	%f352, %f351, %f14;
	mul.f32 	%f353, %f327, %f352;
	mul.f32 	%f354, %f1, %f353;
	mul.f32 	%f355, %f2, %f353;
	mul.f32 	%f356, %f3, %f353;
	sub.f32 	%f357, %f354, %f348;
	sub.f32 	%f358, %f355, %f349;
	sub.f32 	%f359, %f356, %f350;
	mul.f32 	%f360, %f65, %f347;
	div.rn.f32 	%f361, %f360, %f14;
	mul.f32 	%f362, %f361, %f339;
	mul.f32 	%f363, %f361, %f342;
	mul.f32 	%f364, %f361, %f345;
	sub.f32 	%f365, %f357, %f362;
	sub.f32 	%f366, %f358, %f363;
	sub.f32 	%f367, %f359, %f364;
	fma.rn.f32 	%f402, %f384, %f309, %f365;
	fma.rn.f32 	%f403, %f385, %f309, %f366;
	fma.rn.f32 	%f404, %f386, %f309, %f367;

BB6_38:
	ld.param.u64 	%rd95, [LLBtorque2_param_0];
	ld.param.u64 	%rd94, [LLBtorque2_param_1];
	ld.param.u64 	%rd93, [LLBtorque2_param_2];
	mov.u32 	%r40, %ctaid.x;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r38, %nctaid.x;
	mov.u32 	%r37, %tid.x;
	mov.u32 	%r36, %ntid.x;
	mad.lo.s32 	%r35, %r38, %r39, %r40;
	mad.lo.s32 	%r34, %r35, %r36, %r37;
	cvt.s64.s32	%rd92, %r34;
	cvta.to.global.u64 	%rd55, %rd93;
	cvta.to.global.u64 	%rd56, %rd94;
	cvta.to.global.u64 	%rd57, %rd95;
	shl.b64 	%rd58, %rd92, 2;
	add.s64 	%rd59, %rd57, %rd58;
	st.global.f32 	[%rd59], %f402;
	add.s64 	%rd60, %rd56, %rd58;
	st.global.f32 	[%rd60], %f403;
	add.s64 	%rd61, %rd55, %rd58;
	st.global.f32 	[%rd61], %f404;

BB6_39:
	ret;
}


`
 )
