Fitter report for hw_3_1
Mon May 05 09:25:01 2014
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Non-Global High Fan-Out Signals
 13. Interconnect Usage Summary
 14. LAB External Interconnect
 15. LAB Macrocells
 16. Parallel Expander
 17. Shareable Expander
 18. Logic Cell Interconnection
 19. Fitter Device Options
 20. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Mon May 05 09:25:01 2014   ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name         ; hw_3_1                                  ;
; Top-level Entity Name ; hw_3_1                                  ;
; Family                ; MAX7000S                                ;
; Device                ; EPM7128SLC84-15                         ;
; Timing Models         ; Final                                   ;
; Total macrocells      ; 21 / 128 ( 16 % )                       ;
; Total pins            ; 20 / 68 ( 29 % )                        ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Use TimeQuest Timing Analyzer                                              ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; On              ; On            ;
; Limit to One Fitting Attempt                                               ; Off             ; Off           ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
; Use Best Effort Settings for Compilation                                   ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in S:/My Documents/DavidHouston/EE133/Homework/HW3/PART 2/hw_3_1.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 21 / 128 ( 16 % ) ;
; Registers                         ; 0 / 128 ( 0 % )   ;
; Number of pterms used             ; 89                ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 20 / 68 ( 29 % )  ;
;     -- Clock pins                 ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins       ; 0 / 2 ( 0 % )     ;
; Global signals                    ; 0                 ;
; Shareable expanders               ; 8 / 128 ( 6 % )   ;
; Parallel expanders                ; 10 / 120 ( 8 % )  ;
; Cells using turbo bit             ; 21 / 128 ( 16 % ) ;
; Maximum fan-out node              ; a[1]              ;
; Maximum fan-out                   ; 17                ;
; Highest non-global fan-out signal ; a[1]              ;
; Highest non-global fan-out        ; 17                ;
; Total fan-out                     ; 184               ;
; Average fan-out                   ; 3.76              ;
+-----------------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                      ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; a[0]      ; 81    ; --       ; 8   ; 14                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; a[1]      ; 33    ; --       ; 4   ; 17                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; a[2]      ; 4     ; --       ; 1   ; 16                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; a[3]      ; 60    ; --       ; 6   ; 9                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; b[0]      ; 52    ; --       ; 5   ; 13                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; b[1]      ; 24    ; --       ; 3   ; 16                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; b[2]      ; 61    ; --       ; 6   ; 14                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; b[3]      ; 34    ; --       ; 4   ; 10                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; select[0] ; 80    ; --       ; 8   ; 14                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; select[1] ; 25    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; select[2] ; 79    ; --       ; 8   ; 11                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                 ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; fout[0] ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; fout[1] ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; fout[2] ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; fout[3] ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; fout[4] ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; a[2]           ; input  ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; fout[3]        ; output ; TTL          ;         ; N               ;
; 6        ; 5          ; --       ; fout[2]        ; output ; TTL          ;         ; N               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; fout[4]        ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; fout[0]        ; output ; TTL          ;         ; N               ;
; 10       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; fout[1]        ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; b[1]           ; input  ; TTL          ;         ; N               ;
; 25       ; 24         ; --       ; select[1]      ; input  ; TTL          ;         ; N               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; a[1]           ; input  ; TTL          ;         ; N               ;
; 34       ; 33         ; --       ; b[3]           ; input  ; TTL          ;         ; N               ;
; 35       ; 34         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 36       ; 35         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 37       ; 36         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 40       ; 39         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 41       ; 40         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 45       ; 44         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 46       ; 45         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 49       ; 48         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 51       ; 50         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 52       ; 51         ; --       ; b[0]           ; input  ; TTL          ;         ; N               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; a[3]           ; input  ; TTL          ;         ; N               ;
; 61       ; 60         ; --       ; b[2]           ; input  ; TTL          ;         ; N               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; select[2]      ; input  ; TTL          ;         ; N               ;
; 80       ; 79         ; --       ; select[0]      ; input  ; TTL          ;         ; N               ;
; 81       ; 80         ; --       ; a[0]           ; input  ; TTL          ;         ; N               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                  ;
+------------------------------------+------------+------+----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                            ; Library Name ;
+------------------------------------+------------+------+----------------------------------------------------------------+--------------+
; |hw_3_1                            ; 21         ; 20   ; |hw_3_1                                                        ; work         ;
;    |lpm_add_sub:Add0|              ; 3          ; 0    ; |hw_3_1|lpm_add_sub:Add0                                       ; work         ;
;       |addcore:adder|              ; 3          ; 0    ; |hw_3_1|lpm_add_sub:Add0|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node| ; 3          ; 0    ; |hw_3_1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add1|              ; 2          ; 0    ; |hw_3_1|lpm_add_sub:Add1                                       ; work         ;
;       |addcore:adder|              ; 2          ; 0    ; |hw_3_1|lpm_add_sub:Add1|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node| ; 2          ; 0    ; |hw_3_1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node ; work         ;
+------------------------------------+------------+------+----------------------------------------------------------------+--------------+


+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                     ;
+---------------------------------------------------------------------------+---------+
; Name                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; a[1]                                                                      ; 17      ;
; b[1]                                                                      ; 16      ;
; a[2]                                                                      ; 16      ;
; select[0]                                                                 ; 14      ;
; b[2]                                                                      ; 14      ;
; a[0]                                                                      ; 14      ;
; b[0]                                                                      ; 13      ;
; select[1]                                                                 ; 12      ;
; select[2]                                                                 ; 11      ;
; b[3]                                                                      ; 10      ;
; a[3]                                                                      ; 9       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~16bal ; 5       ;
; fout[0]~100bal                                                            ; 3       ;
; fout[0]~101bal                                                            ; 2       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~15    ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~15    ; 2       ;
; fout[4]~165                                                               ; 1       ;
; fout[0]~159                                                               ; 1       ;
; fout[0]~153                                                               ; 1       ;
; fout[0]~151                                                               ; 1       ;
; fout[2]~145                                                               ; 1       ;
; fout[2]~140                                                               ; 1       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~42    ; 1       ;
; fout[1]~134                                                               ; 1       ;
; fout[1]~129                                                               ; 1       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~42    ; 1       ;
; fout[3]~128                                                               ; 1       ;
; fout[4]~122                                                               ; 1       ;
; fout[4]~116                                                               ; 1       ;
; fout[4]~115                                                               ; 1       ;
; fout[0]~110                                                               ; 1       ;
; fout[0]~103                                                               ; 1       ;
; fout[0]~102                                                               ; 1       ;
; fout[0]~99                                                                ; 1       ;
; fout[2]~97                                                                ; 1       ;
; fout[2]~83                                                                ; 1       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~17    ; 1       ;
; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~16    ; 1       ;
; fout[1]~82                                                                ; 1       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~17    ; 1       ;
+---------------------------------------------------------------------------+---------+


+-----------------------------------------------+
; Interconnect Usage Summary                    ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage            ;
+----------------------------+------------------+
; Output enables             ; 0 / 6 ( 0 % )    ;
; PIA buffers                ; 26 / 288 ( 9 % ) ;
; PIAs                       ; 26 / 288 ( 9 % ) ;
+----------------------------+------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 3.25) ; Number of LABs  (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 6                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 1                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 2.63) ; Number of LABs  (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 6                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 1                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 0                           ;
; 14                                     ; 0                           ;
; 15                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 3                            ;
; 2                        ; 2                            ;
; 3                        ; 1                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 1.00) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 7                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                         ; Output                                                                                                                     ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC2        ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~42, a[1], a[2], a[0], b[0], b[2], b[1], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~15, lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~16bal                                 ; fout[3]~128                                                                                                                ;
;  A  ; LC4        ; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~42, b[2], a[0], b[1], b[0], a[1], a[2], lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~15, lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~16                                    ; fout[3]~128                                                                                                                ;
;  A  ; LC13       ; a[1], select[1], select[2], select[0], a[3], b[1], b[3], fout[2]~83                                                                                                                                                                                                                           ; fout[2]                                                                                                                    ;
;  A  ; LC8        ; fout[0]~159, fout[0]~99, a[1], select[0], select[2], select[1], b[3], b[1], a[3], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~16bal, fout[0]~100bal, fout[0]~101bal, a[0], b[0], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~15, fout[0]~103  ; fout[0]                                                                                                                    ;
;  A  ; LC11       ; fout[4]~165, lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~15, a[2], select[0], b[2], select[1], select[2], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~16bal, fout[0]~100bal, a[1], b[1], fout[4]~115, fout[0]~101bal, a[0], b[0], fout[4]~116 ; fout[4]                                                                                                                    ;
;  A  ; LC14       ; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~17, select[1], select[2], select[0], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~17, b[2], a[2], a[0]                                                                                             ; fout[3]                                                                                                                    ;
;  A  ; LC1        ; a[2], b[2], a[1], b[1]                                                                                                                                                                                                                                                                        ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~17                                                     ;
;  A  ; LC3        ; b[2], a[1], a[0], b[0], b[1], a[2]                                                                                                                                                                                                                                                            ; lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|sout_node[4]~17                                                     ;
;  A  ; LC5        ; a[1], select[0], select[2], select[1]                                                                                                                                                                                                                                                         ; fout[0]~153                                                                                                                ;
;  A  ; LC6        ; fout[0]~151, select[0], select[2], select[1], b[3], a[3], b[1], a[0], b[0], b[2], a[2]                                                                                                                                                                                                        ; fout[0]~159                                                                                                                ;
;  A  ; LC7        ; fout[0]~153, select[0], select[2], a[3], b[2], a[2], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~16bal, select[1], fout[0]~100bal, a[1], b[3], b[1], a[0], b[0], fout[0]~102                                                                                          ; fout[0]~110                                                                                                                ;
;  A  ; LC10       ; b[3], select[0], a[3], select[1], select[2], lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~16bal, a[2], b[2]                                                                                                                                                            ; fout[4]~122                                                                                                                ;
;  A  ; LC9        ; b[3], a[3]                                                                                                                                                                                                                                                                                    ; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~17, fout[0]~110, fout[0]~159, fout[4]~122, fout[4]~165 ;
;  A  ; LC12       ; a[2], b[2]                                                                                                                                                                                                                                                                                    ; fout[0]~110, fout[0]~159, fout[4]~122                                                                                      ;
;  A  ; LC15       ; a[1], b[1]                                                                                                                                                                                                                                                                                    ; fout[0]~110, fout[4]~122                                                                                                   ;
;  B  ; LC24       ; fout[1]~134, a[0], select[0], b[0], b[1], a[1], select[2], select[1]                                                                                                                                                                                                                          ; fout[1]                                                                                                                    ;
;  B  ; LC19       ; fout[2]~145, a[0], b[0], a[1], a[2], b[1], select[0], b[2]                                                                                                                                                                                                                                    ; fout[2]~97                                                                                                                 ;
;  B  ; LC22       ; a[0], select[0], select[1], select[2], a[2], b[0], b[2]                                                                                                                                                                                                                                       ; fout[1]~134                                                                                                                ;
;  B  ; LC23       ; fout[1]~129, a[0], select[0], b[1], a[1], select[1], select[2], b[0]                                                                                                                                                                                                                          ; fout[1]~82                                                                                                                 ;
;  B  ; LC17       ; a[0], b[0], a[1], a[2], select[0]                                                                                                                                                                                                                                                             ; fout[2]~145                                                                                                                ;
;  B  ; LC18       ; fout[2]~140, b[0], a[1], a[2], select[0], b[1], a[0]                                                                                                                                                                                                                                          ; fout[2]~83                                                                                                                 ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon May 05 09:24:45 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off hw_3_1 -c hw_3_1
Info: Selected device EPM7128SLC84-15 for design "hw_3_1"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 170 megabytes
    Info: Processing ended: Mon May 05 09:25:09 2014
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:01


