PCB的绘制包括**起名, 放置引脚, 放置丝印和放置PCB外框**四个步骤
MSOP8
![[attachments/Pasted image 20231124174336.png|600]]

TOP overlay丝印层


原理图绘制如图, 而使用左侧moduleManager添加Module并绑定到MSOP8
![[attachments/Pasted image 20231125162402.png|800]]

X, Y控制镜像对称
芯片的去耦电容离芯片的引脚越近越好, 且容值越小应当离管脚越近。

原理图绘制完成之后，应当检查(右键compile) 

网表传递 : **器件**的编号, 封装, **网络**的网名, 包含的引脚, 模型和属性(**参数**)都可以包含到网表中
称为Design `->` netlist for project `->` protel

通过annotate进行芯片部分的自动重命名

绘制完毕原理图Schematic之后, 可以使用Design-> update to PCB document 
注意导入是否成功

器件更新需要选择Update Schematic Sheets, 可以更新原理图中的封装
![[attachments/Pasted image 20231125171518.png]]

导入时绿色点表示有错误产生


使用Design > Rules 可以更改PCB的设计规则, 
例如线距 0.254 可以更改为0.1左右  

有时via -> track的间距需要增大Routine Via hole size (0.2mm)
Routine Via style  preferred Minimum 0.45 

L 键可以使用板的层和颜色以及层的显示的部分 All Off
shift + 空格

高速信号线需要尽量短, 而模拟信号线也需要尽量短。
布线时需要<b><mark style="background: transparent; color: blue">优先布高速线和模拟信号线</mark></b>
shift + 点击某个器件可以高亮某个引脚的所有布线
polygon pour 铺铜

ctrl + shift + 滚轮 换层 

地线可以 

过孔塞树脂之后，即使在焊盘上， 也不会吸焊锡的
电路板有高速需求时，地层要电源层大一点 
只要对铜层有任何修改, 则

Design -> Redesign Body shape 
