1目錄
前言 .............................................................................................1
一、研究目的...............................................................................2
二、研究方法...............................................................................4
2-1、超寬頻低雜訊放大器設計與製作................………….4
2-2、四相位正交 CMOS LC 壓控振盪器設計與製作..........9
2-3、低功率高增益偶次諧波混頻器設計與製作................14
三、結果與討論.........................................................................20
四、參考文獻..... ......................................................................21
2一、研究目的
近年來無線通訊的快速發展，從昔日人手一隻手機到現在的無線上網，科技
的快速進步都很明確的告訴了我們，任何有線的束縛在未來都將被無線給取代，
此外隨著Wireless LAN 802.11a, b,g 技術成熟的應用在Notebook、PC 之外，新
興的超寬頻技術(Ultra WideBand)簡稱為UWB，也十分受到各家廠商青睞，其中
的基本訴求還是以低成本、高性能、低耗電量等特性做為在設計上的基本考量。
根據美國聯邦通訊委員會(FCC)在2002年對短距離的超寬頻(UWB)技術訂定
出了相關限制與規範，其中所定義的頻段在3.1 GHz ~ 10.6 GHz，頻寬為7500
MHz，具有高速傳輸率(110 Mbps ~480 Mbps)，例如：從10公尺距離的110 Mbps
延展至2公尺480 Mbps的各種資料速率、以及低發射功率(-41.25 dBm/MHz)，超
寬頻技術主要的應用範圍包含了短距離傳輸的家庭娛樂系統，例如DVD、數位
錄影機、視訊轉換器、電視機、個人電腦週邊設備等之間傳輸數位資訊等等，建
立起多媒體傳輸管道，以及其他行動電子設備與電腦之間的資料同步工作(例如
Wireless USB)，因為這些設備與設備之間的傳送需要交換大量的資料，因此需要
高頻寬的無線通訊來加以連結，此外由圖1所示我們可以預見到包括掃描器、印
表機、攝錄影機、數位相機、以及MP3播放器等裝置，未來將能與消費性PC建
立無線連結，讓配備有線型USB2.0或IEEE 1394介面的裝置擴增其應用價值(例如:
無線USB的應用價值)，同時也為技術的創新和進步帶來許多的機會。根據最新
的美國聯邦通訊委員會(FCC)的定義，超寬頻(UWB)系統的中心頻率須大於
2.5GHz，並具備至少500 MHz的-10 dB頻寬，頻率較低的UWB系統必須具備至少
20 %的頻寬比(fractional bandwidth)，這些特性讓UWB明顯異於傳統的無線電系
統，以往的無線電系統的頻寬比不會超過1%或20 MHz，例如像2.4 GHz的IEEE
802.11b或是IEEE 802.11g的無線區域網路。
圖1-1 由無線USB(WUSB)所取代的無線家庭娛樂方案
來源處：Texas Instruments white paper
4Cbypass
Rf
RD
M2
M1
Cf
C1
RFin
L3 C3
C2 L2
Bias
RFout
L4
VDD
LD
C4
二、研究方法
2-1、超寬頻低雜訊放大器設計與製作
 Cascode 超寬頻低雜訊放大器
學生在超寬頻低雜訊放大器(LNA)之設計採用疊接(Cascode)之方式設計，此
架構有降低消耗功率與、抑制米勒效應與增加頻寬之功用，在輸入匹配學生改進
了傳統式的三階柴比雪夫(Chebyshev)架構，在不影響電路數值之情況下有效的節
省晶片面積，在電晶體 M1 與 M2 之間使用中間級電感增加其增益平坦度，Cf 與
Rf 所構成之 RC 回授可增加電路穩定度，在輸出匹配僅用電容匹配，學生所製作
之電路雜訊指數(NF)量測數值最低點約為 4.1 dB，其消耗功率為 25 mW，其完整
電路如下圖 2-1 所示。
圖 2-1 超寬頻(UWB)低雜訊放大器電路圖
6圖 2-4 超寬頻(UWB)低雜訊放大器增益(S21)
圖 2-5 超寬頻(UWB)低雜訊放大器隔離度(S12)
圖 2-6 超寬頻(UWB)低雜訊放大器雜訊指數(NF)
0 2 4 6 8 10 12 14
Freq(GHz)
-15
-10
-5
0
5
10
15
d
B
Simulation(S(2,1))
Measurement(S(2,1))
Measurement [21](S(2,1))
0 2 4 6 8 10 12 14
Freq(GHz)
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
d
B
Simulation(S(1,2))
Measurement(S(1,2))
Measurement [21] (S(1,2))
3 4 5 6 7 8 9 10 11
Freq(GHz)
4
5
6
7
8
9
10
N
F
82-2、四相位正交 CMOS LC 壓控振盪器設計與製作
 CMOS LC VCO 架構與交越耦合電路的改良
在此電路裡使用的是互補式交越耦合差動 LC 壓控振盪器，如圖 2-8 所示。
在此電路裡交越耦合電晶體所採取的架構為串聯式連接法(S-QVCO)，交越耦合
電晶體為並聯形式，則其在相位準確度與相位雜訊的選擇度影響較串聯式來得
大，且若為並聯式則必須提供電壓以驅動交越耦合電晶體，ㄧ般較常見是以電流
鏡的方式來提供其直流電壓，但這樣除了會造成元件上的浪費之外，也可能會導
致電流量些許的增加。
在交越耦合電晶體方面，本電路是採用 PMOS 來取代 NMOS，由此次模擬
可得在相同的共振腔之下，可以得到較佳的可調頻寬與相位雜訊，此外由於台
積電所提供之電晶體模擬模型可以得知，PMOS 在閘極端等於零的情況下依然
能夠動作，這表示除了上述優點外，還可減去額外的供給電壓。
在相位準確度方面，跟據可得知，若要相同的相位準確度，對 P-QVCO 而
言，需要較大的電流才可達到，且由於本電路架構為採取串聯式架構，因在相位
雜訊與相位準確度的 Trade off 較小，故可直接對與相位準確度有關的電路作調
整的動作，而較不至於影響其相位雜訊。
本電路為互補式架構，其 PMOS 差動對能提供比傳統電路多一倍的 gm。且此架
構與 NMOS 的差動 LC 振盪器做比較之後可發現擁有較好的相位雜訊。
Vctrl
VDD
c
L
c
Msw Msw
McplMcpl
圖 2-8 使用壓控電容之差動壓控振盪器
10
 CMOS LC VCO 架構與交越耦合電路量測結果
此由於本電路為差動電路，因此無法利用 G-S-G pad ，此電路之量測將藉助
CIC 的磅線機將晶片打線至 RO4003 板上，並連接 SMA 接頭作儀器的量測，如
圖 2-11 所示，並且我們利用 ESA_E (Agilent E4407B)進行我們此次電路之量測，
而量測結果我們如圖 2-12 到 2-16 所示。圖 2-12 為在 Vt=0，操作頻率 3.772 GHz
之輸出功率大小為-7.26 dBm，圖 2-13 為調整電壓(Vt = 0 V~1.75 V)壓控電容之振
盪頻率，圖 2-14 為當壓控電容電壓(Vt = 1.8 V)之相位雜訊，圖 2-15 為輸出波形
(0°,180°,270°)之量測，最後將本章研製的四相位正交 CMOS LC 壓控振盪器模擬
與實測結果整理列表於表 2-2。
圖 2-11 晶片磅線量測圖
圖 2-12 輸出端功率量測圖
12
圖 2-15 為輸出波形(0°,180°,270°)量測圖
表 2-2 LC VCO 架構與交越耦合電路模擬與量測結果
Simulated Measured
Operation voltage 1.8 V 1.8 V
RF carrier frequency 3.42 ~ 3.8 GHz 3.419 ~ 3.772 GHz
Total current 11.3 mA 11 mA
Power consumption 20.4 mW 20 mW
Phase noise (@100 KHz) < -93 dBc/Hz < -91.83 dBc/Hz
Tuning voltage 0 ~ 1.8 V 0 ~ 1.75 V
Tuning range 12 % 10 %
14
由以上的推導得知，源極接地對輸出電流跟輸入電壓線性相依，因此會有較佳的
線性度表現，如圖 2-18 所示。

SSI

SSI
IS S
-IS S
)(2 T HG S VV 
)(2 T H tG S VV V in V in
)(
2
1
L
W
C o xn
ID 1-ID 2 ID 1-ID 2
圖 2-18 (a)差動對輸入級之電壓電流 (b)源極接地對輸入級之電壓電流
LO調變切換級：Gilbert mixer是由M3~M6構成混頻器的LO調變切換級，這
四個開關主要用來切換相位相反的兩個射頻電流，而這種方式會使port與port之
間有良好的隔離度與較低交互調變失真，如圖2-19所示。
圖2-19 LO調變切換級動作示意圖
而在這次設計的LO調變切換級將利用倍頻器的方式來做設計，這樣設計會降
低LO頻率的洩漏，同時也能使LO振福大小降為原來的一半，並且達到低相位雜
訊且高頻率之振盪器等優點，如圖2-20所示。
M1LO(fo)+ M2
L1
L3 L4
C1 C2
C3 C4
L2
LO(fo)-
Output1
Output2
圖 2-20 應用於 Gilbert Mixer 之倍頻器架構
IF+ IF-
RF-RF+
LO=LO+
IF+ IF-
RF-RF+
LO=LO-M3
M5M4 M6 M3 M4 M5 M6
16
 低功率高增益偶次諧波混頻器模擬
我們以 Agilent ADS 軟體來完成我們電路之設計。其過程包含了模擬軟體
所需之模擬元件庫之建立；輸出輸入埠的 Bonding wire 等效電路約在 1~3 nH 及
I/O Pad (實驗室經驗) 而為了使模擬更加準確。
在操作電壓為 1.8 V，操作頻率為 3 GHz~ 5 GHz，其模擬結果如圖 2-24 至
圖 2-26 所示。首先我們必須選擇 LO Power 大小以取得最佳的轉換增益效果，決
定好 LO Power 大小後便利用小訊號、大訊號的匹配方式完成各埠的阻抗匹配，
如圖 2-24 至 2-25 所示為射頻端與中頻的輸入輸出反射損失可以看出在想要的頻
帶接在-10 dB 之下。，圖 2-26 Conversion Gain 為 UWB Group 1- Group 3 頻帶，
且 LO power = 2 dBm 時，中頻頻帶內轉換增益變化。
0 1 2 3 4 5 6 7
Freqency (GHz)
-18
-16
-14
-12
-10
-8
-6
-4
-2
0
R
F
In
p
u
t
R
et
u
rn
L
o
ss
(d
B
)
Simulation dB(S(RF))
圖 2-24 RF 端輸入返回損耗模擬圖
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8
Freqency (GHz)
-15
-14
-13
-12
-11
-10
-9
-8
-7
-6
IF
In
p
u
t
R
et
u
rn
L
o
ss
(d
B
)
Simulation dB(S(IF))
圖 2-25 IF 端輸出返回損耗模擬圖
18
表 2-3 Mixer 模擬與量測結果
Simulation Measured
Vdd 1.8 V 1.8 V
RF frequency (GHz) 3.1 ~ 4.8 3.1 ~ 4.8
Band#1 1.5 ~ 3.42 NA
Band#2 1.4 ~3.39 NA
Conversion Gain
(dB)
Band#3 1.5 ~2.94 NA
Band#1 -15 NA
Band#2 -14 NA
Input P1dB
(dBm)
Band#3 -15 NA
RF Port Return Loss (dB) > -11.6 > -7.3
IF Port Return Loss (dB) > -10.3 > -8.2
LO-RF Isolation (dB) Band#1 > 63.82 > 63.3
LO-IF Isolation (dB) Band#2 > 73.909 > 45.3
RF-IF Isolation (dB) Band#3 > 74.349 > 54.4
Power consumption
(mixer core) 7.32 mW 13.2 mW
20
四、參考文獻
[1] Seong-Mo, Moon; Moon-Que, Lee; Byung-Sung, Kim; “Design of quadrature
CMOS VCO using source degeneration resistor”Radio Frequency integrated
Circuits (RFIC) Symposium, 2005. Digest of Papers. 2005 IEEE. 12-14 June 2005
Page(s):535-538
[2]Fard, A.;  Andreani,P.; “A low-phase-noise wide-band CMOS quadrature VCO
for multi-standard RF front-ends” Digital Object Identifier 10.1109/RFIC.2005. 
12-14 June 2005 Page(s):539–542
[3]Ahmadreza Rofougaran; Jacob Real; Maryam Rofougaran; Asad Abidi; “A 900 
MHz CMOS LC-Oscilator with Quadrature outputs” Electrical Engineering 
Department, University of California, Los Angeles, CA
[4] Shih-Hao Tarng; Christina F, Jou; “A 10 GHz low power CMOS quadrature
voltage-controlled oscillator” Digital Object Identifier/APMC Volume 2,4-7
Dec.2005 Page(s):4 pp.
[5] 郭明清，“無線通訊之單晶片 CMOS 混波器及壓控振盪器設計”，碩士論
文，清華大學，電子工程研究所。
[6] Ming-Feng Huang, Shuenn-Yuh Lee and Chung J. Kuo, “Design and Analysis of 
A CMOS Even Harmonic Mixer with Curent Reuse Circuits,” in proc. IEEE
Asia-Pacific Conference on Circuits and Systems (APCCAS), December 2004,
pp.269-272.
[7] S. -G.Lee, et al, “Current-reuse bleeding mixer” ,Electronics Leters,    
Vo1.36, No 8, Apri1.2000.
[8] Tuan- Anh Phan, Chang-Wan Kim, Min-Suk Kang ,and Sang-Gug Lee, “Low 
Noise And High Gain CMOS Down Conversion Mixer”, IEEE 2004 April.
[9] A. Ismail, A.Abidi,“A 3 to 10 GHz LNA using a wideband LC-ladder
matching network,”Solid-State Circuits Conference, 2004. Digest of
Technical Papers. ISSCC. 2004 IEEE International, pp. 384 - 534 Vol.1, 15-19
Feb. 2004.
[10] A. Bevilacqua, A. Niknejad,“An ultra-wideband CMOS LNA for 3.1 to 10.6
GHz wireless receivers,”IEEE International Solid State Circuit Conf., pp.
382-384, February 2004.
[11]Molavi, R., Mirabbasi, S., Hashemi, M., “A Wideband CMOS LNA Design
Approach,” Circuits and Systems, 2005. ISCAS 2005, pp. 5107 –5110, IEEE
International Symposium on 23-26 May 2005.
[12] T. H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits,” 
Cambridge Univ, Press, New York, NY, 2st Edition, 2004.
