<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val="Half_adder"/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(90,280)" to="(140,280)"/>
    <wire from="(140,170)" to="(160,170)"/>
    <wire from="(350,280)" to="(370,280)"/>
    <wire from="(260,110)" to="(260,130)"/>
    <wire from="(140,210)" to="(160,210)"/>
    <wire from="(340,110)" to="(450,110)"/>
    <wire from="(90,230)" to="(90,280)"/>
    <wire from="(260,130)" to="(280,130)"/>
    <wire from="(30,320)" to="(280,320)"/>
    <wire from="(90,130)" to="(160,130)"/>
    <wire from="(220,110)" to="(260,110)"/>
    <wire from="(430,260)" to="(450,260)"/>
    <wire from="(30,190)" to="(30,320)"/>
    <wire from="(30,90)" to="(160,90)"/>
    <wire from="(140,260)" to="(160,260)"/>
    <wire from="(140,300)" to="(160,300)"/>
    <wire from="(220,280)" to="(280,280)"/>
    <wire from="(30,90)" to="(30,190)"/>
    <wire from="(140,280)" to="(140,300)"/>
    <wire from="(340,210)" to="(350,210)"/>
    <wire from="(350,210)" to="(350,240)"/>
    <wire from="(350,240)" to="(370,240)"/>
    <wire from="(350,280)" to="(350,300)"/>
    <wire from="(220,190)" to="(280,190)"/>
    <wire from="(140,170)" to="(140,190)"/>
    <wire from="(30,50)" to="(30,90)"/>
    <wire from="(260,90)" to="(260,110)"/>
    <wire from="(90,230)" to="(280,230)"/>
    <wire from="(90,50)" to="(90,130)"/>
    <wire from="(260,90)" to="(280,90)"/>
    <wire from="(140,260)" to="(140,280)"/>
    <wire from="(340,300)" to="(350,300)"/>
    <wire from="(30,190)" to="(140,190)"/>
    <wire from="(140,190)" to="(140,210)"/>
    <wire from="(90,130)" to="(90,230)"/>
    <comp lib="0" loc="(30,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(450,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(220,280)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(340,300)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(450,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(373,57)" name="Text">
      <a name="text" val="Matricula: 416589"/>
    </comp>
    <comp lib="1" loc="(220,110)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(220,190)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(383,44)" name="Text">
      <a name="text" val="Aluno: Alyson Deives"/>
    </comp>
    <comp lib="1" loc="(340,110)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(340,210)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(391,32)" name="Text">
      <a name="text" val="Guia 03_02 - Half Adder with NAND gates"/>
    </comp>
    <comp lib="1" loc="(430,260)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
