同步fifo
    fifo_syn 为同步fifo,FIFO_DWTH确定FIFO的数据位宽，FIFO_DEPTH确定FIFO的深度为2的幂次；
    参数PROG_FULL_NEG_VALUE可以定制FIFO的可编程满信号，其应为一个正值，表示prog_full拉高时FIFO还可容纳的数据个数；
    参数PROG_EMPTY_POS_VALUE可以定制FIFO的可编程空信号，其应为一个正值，表示当FIFO内的数据个数大于等于该值时，prog_empty空信号才拉低。

异步fifo
    fifo_asyn 为异步fifo,FIFO_DWTH确定FIFO的数据位宽，FIFO_DEPTH确定FIFO的深度为2的幂次；

Q1：异步fifo使用格雷码转化是否有亚稳态产生?若有亚稳态产生是否会产生危害？
A1：（1）异步信号一定会产生亚稳态，采用格雷码后，对于快时钟域采慢时钟域，只可能有1bit的信号产生亚稳态，是因为在产生亚稳态的周期
    因慢时钟域的信号变化慢，快时钟域下一个时钟到来时，慢时钟域的信号不会有变化，所以在这个时钟边沿一定不会产生亚稳态；
    对于慢时钟域采快时钟域是一样的，因为被采样信号是连续变化的，所以仍只可能导致单个bit位的亚稳态。

    （2）读快写慢：a.读采写产生empty信号，单周期的亚稳态可能会产生虚空信号；
                   b.写采读产生full信号，因为读的速度快于写的速度，fifo真实写满的情况只可能发生在只写不读的情况下，这就
                     意味着读地址不会产生变化，所以不会有亚稳态，可以正确产生满信号。
         写快读慢：a.读采写产生empty信号，因为写的速度快于读的速度，fifo真实读空只可能发生在只读不写的情况下，这就意味着
                     写地址不会产生变化，所以不会导致亚稳态，可以正确产生空信号；
                   b.写采读产full信号，单周期的亚稳态可能会产生虚空信号。
    注意：虚空和虚慢对功能的正确性没有影响。

Q2：为什么普通的十进制计数器亚稳态会导致错误的空满信号?
A2：普通计数器在相邻周期可能会产生多个比特的变化，就有可能导致多个bit位的亚稳态，就有可能导致频繁的虚空和虚满现象，
    也可能由于亚稳态导致无法产正正确的空满标志。

Q3：怎么实现格雷码转换?
A3：可以将比特位较少的情况下，观察变化规律，结合真值表写出转换公式，普通二进制码转换到格雷码，最高位不变，其他位置的值
    为本位与上一个高比特位的异或。

Q4：怎么判断空满信号?
A4：将另一个时钟域的地址同步到本时钟域，同步导致的延迟可能会产生虚空和虚满现象，但这不影响功能的正确实现。
    empty = (读地址格雷码 == 写地址格雷码);
    full  = &(读地址格雷码[n-1:n-2]^写地址格雷码[n-1:n-2]) & (读地址格雷码[n-3:0] == 写地址格雷码[n-3:0]));

