configurations are sensitive to the tSOI effect, but 
the carrier mobilities of different tSOI are less 
sensitive to external compressive stress compared 
with those of CESL configurations. The CESL-induced 
compressive devices show higher piezoresistive 
coefficients than the tensile CESL devices, probably 
results from nonlinear stress-strain relations on the 
CESL-induced strained channel. MOS ring oscillators 
(ROs) fabricated side by side. External compressive 
stresses were applied on <110> n-/p-MOSFETs and ROs 
in longitudinal and transverse configurations. The 
measured shifting delay of the ROs resulted from 
capacitance shift aside from the changes in the 
mobilities of the MOS. The stress-induced delay 
simulation of the ROs can be conducted only with 
mobility change obtained from n-/p-MOSFET measurement 
with external stresses. Subtracting the shifting 
mobility factor from the measured delay can 
approximate the shifting capacitance in the ROs. The 
side-by-side ROs provide an alternative approach to 
estimating shifting capacitance under mechanical 
stress. 
英文關鍵詞： contact etch stop layer, silicon on insulator, 
stress-induced interfacial defect, strain 
engineering； ring oscillator 
 
 I
目錄 
 中文摘要及關鍵詞.................................................................................................…….Ⅱ 
 英文摘要及關鍵詞.................................................................................................…….Ⅲ 
 報告內容 ............................................................................................................................. 1 
 前言 .............................................................................................................................. 1 
 研究目的 ..................................................................................................................... 1 
 文獻探討 ..................................................................................................................... 1 
 研究方法 ..................................................................................................................... 2 
一、施與應力與電性參數量測 ............................................................................ 2 
二、應力下的閘電容變量...................................................................................... 3 
 結果與討論 ................................................................................................................ 4 
一、無外應力下絕緣層上矽厚度與伸張或壓縮閘極薄膜覆蓋影響 ...... 4 
二、施加外應力下絕緣層上矽厚度與伸張或壓縮閘極覆蓋影響 ........... 5 
三、可靠度分析 ........................................................................................................ 5 
四、施加外應力所測量的壓阻係數 ................................................................... 7 
五、施加外應力的界面缺陷分析........................................................................ 8 
六、利用環形振盪器評估應力對閘電容變化 ................................................ 8 
 參考文獻 ....................................................................................................................10 
 國科會補助專題研究計畫成果報告自評表.. .............................................…….11 
 國科會補助計畫衍生研發成果推廣資料表............................................................…….13 
 附錄 ：由計畫產生的論文全文內容 ...........................................................…….15 
 
 
 III
Abstract 
The n-/p- SOI MOSFETs capped with a standard 380 Å low tensile contact etching stop layer (CESL) and a 
700 Å high tensile and compressive CESL, and with SOI thickness of 500/700/900 Å were measured in this 
work. Additionally, external uniaxial compressive stresses with both longitudinal and transverse directions up 
to 45.7 MPa were applied on the devices sitting on cut silicon bars. Temperature-induced threshold voltage 
shift and input-referred voltage noise showed bigger depletion zone and higher noise in the device with 
compressive CESL. The measurement suggests that both SOI thickness and CESL type are critical for 
mobility enhancement or degradation of devices. The capped compressive CESL for n-/p- SOI MOSFETs 
demonstrated higher piezoresistive coefficient compared with tensile CESL under external uniaxial 
compressive stresses for both longitudinal and transverse configurations. The devices with thicker SOI show a 
higher interface state, particularly the highly strained devices, although they exhibit higher mobility. The 
carrier mobilities of different CESL configurations are sensitive to the tSOI effect, but the carrier mobilities of 
different tSOI are less sensitive to external compressive stress compared with those of CESL configurations. 
The CESL-induced compressive devices show higher piezoresistive coefficients than the tensile CESL 
devices, probably results from nonlinear stress-strain relations on the CESL-induced strained channel. MOS 
ring oscillators (ROs) fabricated side by side. External compressive stresses were applied on <110> 
n-/p-MOSFETs and ROs in longitudinal and transverse configurations. The measured shifting delay of the 
ROs resulted from capacitance shift aside from the changes in the mobilities of the MOS. The stress-induced 
delay simulation of the ROs can be conducted only with mobility change obtained from n-/p-MOSFET 
measurement with external stresses. Subtracting the shifting mobility factor from the measured delay can 
approximate the shifting capacitance in the ROs. The side-by-side ROs provide an alternative approach to 
estimating shifting capacitance under mechanical stress. 
 
Keyword: contact etch stop layer, silicon on insulator, stress-induced interfacial defect, strain engineering; 
ring oscillator 
 2
人發現閘極的應變確可改變電晶體的介電系數[14] ，Matsuda等人更製作大面積閘極以找出閘極電容的
變化量[14] 。但是，這種直接測量的方式，在縮小化的元件上，由於邊際效應(fringe effect)，測量上是
有困難的，因此本計畫同時以環形振盪器的延遲時間，與測量的電晶體電性變化關係，來衡量閘極電
容的變化。 
研究方法 
一、施與應力與電性參數量測 
本計畫的 SOI 晶圓由 smart-cut 的技術，氧化矽厚度為 200nm，使用 n-/p- MOSFETs 為砷或硼掺雜。
SOI 厚度有 500 Å，700 Å 和 900 Å 三種；氮化矽 CESL 則包括低伸張氮化矽(tensile)應變，及氮化矽
高伸張應變，與氮化矽高壓縮(compressive)應變。同時為了達到單軸應變的實驗，將晶圓做縱向與橫
向的切割(0o 與 90o 的切割)如圖一(a) ，形成與通道平行(Longitudinal configuration)與垂直方向
(Transverse configuration)形態。圖一(b)為元件的示意圖及相關尺寸，包括二氧化矽尺寸；TSOI 為絕緣
層上矽的厚度；TCESL 為接觸蝕刻截止層的厚度，圖一(c)為實驗裝置示意圖。對於施加壓力的計算，將
利用懸壁樑(cantilever)的結構來測量實際壓力，其中，一端夾止而另一端為施力點，施力長度 Δd，以
旋轉螺絲測量，其應變(strain)大約為 
lldlstrain /))(( 22   (1) 
在此 l 為夾止端到施力點的距離，因為單晶矽的楊氏係數(Young’s modulus)約 150 GPa，其應力可以由 
(應變)×(楊氏係數) 推導得出。用精密的螺絲旋轉，當轉距分別為 1/4, 2/4 和 3/4 轉時，施加的應力大約
為 5.1 Mpa, 20.3MPa 和 45.7MPa。電晶體的電性特性以 HP4156 與 Agilent 4145 半導體參數儀進行 I-V
電性與電導量測；HP-4284A 作為 C-V 量測；BTA 9812 與 Celestry 9812B 作為低頻雜訊分析。 
 
圖一 : (a) 晶圓做縱/橫的切割(0o與90o的切割)，作為施力的方向 (b)元件的示意圖及尺寸(c)實驗裝置示
意圖。 
理論上若選擇<110>作為應變方向，將晶圓做 0o 與 90o 的切割，如圖一，以便得到縱與橫型態的應
力，應力方向分別為<110>與<110>。其壓阻係數就是測量到電流變化率對壓力的斜率，如下列等式， 
 4
結果與討論 
一、 無外應力下絕緣層上矽厚度與伸張或壓縮閘極薄膜覆蓋影響 
圖三為pMOSFETs 在覆蓋低伸張(T.L.)或壓縮(C.L.)閘極薄膜及絕緣層上矽厚度500 Å/700 Å/900 Å
的量測圖。因該 pMOSFETs 為單軸(uniaxial)平行(longtudinal)應力，壓縮應力會增加而伸張應力會減少
載子遷移率，換言之，減低驅動電流。所以，壓縮應力比伸張應力有較高的 ID。此外，遷移率在較薄
的 SOI 厚度元件中將受制於聲子散射(phonon scattering) 所以，薄的 SOI 元件有較低的驅動電流。圖
四為針對不同絕緣層上矽厚度，覆蓋(a)低伸張(L. Ten.)對壓縮(Com.)與(b)低伸張(L. Ten.)對高伸張(H. 
Ten.)的電導變量量測圖。由此可知，除了壓縮在覆蓋伸張或壓縮的電導(Transconductance ; Gm)變量量
測圖。其電導量測結果與圖三驅動電流結果相似。 
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6
0
200
400
600
800
1000
1200 PMOS, VG-VT= -1.2V
W/L=10 um/ 90 nm
 
 
 VD(V)
I D
(u
A
/u
m
)
 SOI 500A; T.L.  SOI 500A; C.L.
 SOI 700A; T.L.  SOI 700A; C.L.
 SOI 900A; T.L.  SOI  900A; C.L.
 
圖三 pMOSFETs 在覆蓋伸張(T.L.)或壓縮(C.L.) 閘及SOI 厚度500 Å, 700 Å, 900 Å的量測圖 
 
-1.2 -0.9 -0.6 -0.3 0.0 0.3 0.6
0
50
100
150
200
250
300
tSOI (nm) 50   70  90
L. Ten.     
H. Ten.     
 
 
G
m
(u
S/
um
)
VG-VT(V)
n-MOSFETs
W/L=10/0.09um
(b)
-0.9 -0.6 -0.3 0.0 0.3 0.6
0
20
40
60
80
100
120
140
p-MOSFETs  
 
G
m
(u
S/
um
)
V
G
-V
T
(V)
tSOI (nm) 50  70   90
L. Ten.      
Com.         
(a)
W/L=10um/90nm
 
圖四 為針對不同SOI厚度覆蓋(a)低伸張(L.Ten.)對壓縮(Com.)與(b)低伸張(L.Ten.)對高伸張(H.Ten.)的
電導變量量測圖。 
 
 6
-1.2 -0.8 -0.4 0.0 0.4 0.8
0
40
80
120
(-26.36%)
(-19.11%)
 (-20.71%)
(-22.85%)
T.L. ,C.L.
 ,      T=25oC 
 ,      T=100oC
 ,      T=200oC
PMOS, SOI=900A
W/L=10 um/90 nm
VD= -0.05V
 
 
 
 
VG-VT(V)
G
m
(u
s/
um
)
 
圖六 為覆蓋伸張(Low tensile CESL)或壓縮(compressive CESL)薄膜的溫度與電導退化關係 
25 50 75 100 125 150 175 200
0.36
0.40
0.44
0.48
0.52
0.56
-159mV(-29.5%)
-136mV(-24.55%)
 Tensile CESL
 Compressive CESL
PMOS, SOI=900A
W/L=10 um/90 nm
 
 
V
T
H
 (V
)
Temperature (oC)
 
圖七 臨界電壓對溫度關係圖(溫度係數)，其值約為 -0.70 mV/K(compressive CESL) 及 -0.91 mV/K 
(low tensile CESL) 
0 20 40 60 80 100
0
2
4
6
8
10
0 20 40 60 80100
0
1
2
3
4
5  
 
 V
th
 S
hi
ft
 (m
V
)
Stress Time (min)
 
 
G
m
 D
eg
ra
da
tio
n 
 (u
S/
um
)
Stress Time (min)
 tSOI=50nm
 tSOI=70nm
 tSOI=90nm
Low Strain CESL
W/L=10um/90nm
n-MOSFETs
 
圖八 SOI =90/70/50 nm電應時間對電導與臨界電壓退化的關係
 8
五、 施加外應力的界面缺陷分析 
圖十一為典型測量元件界面缺陷 Flicker Noise，元件受到外加應力時，其雜訊頻譜均大於未受力，
因閘極氧化層缺陷和矽基板介面缺陷，造成閘極氧化層(Gate Oxide) 界面較差。但該結果在SOI厚度
900Å的Noise量測，卻不甚明顯，證實SOI厚度較薄的元件，相對承受的壓力較大，以至於氧化層與
矽基板界面缺陷較大。另外，以電荷汲引電流的方式，也證實相同的結果。 
10 100 1000
10-21
10-20
10-19
10-18
10-17
10-16
10-15
S
id
(I2
/H
z)
Frequency(Hz)
 no stress
 stress
 
圖十一 nMOSFET 在 SOI 厚度 500Å 應力對元件缺陷 Flicker Noise 
 
六、 利用環形振盪器評估應力對閘電容變化 
由環形振盪器的振盪頻率(f) 如下： 
2)
2
(
)(
)(
1
2
1
T
DDpn
frD
VV
nq
C
L
W
ttnnT
f  

  (5) 
上式的 tr 和 tf 分別為反向器的上升(rise time)與下降(fall time)時間，且假設波型對稱，C為氧化層電
容，(VDD/2-VT)為中央閘極過驅動電壓，q為輸入端電荷，η 為一常數， Wn和 Wp 是nMOSFET 和 
pMOSFET 通道寬，L是通道寬，μp 和 μn分別為電洞與電子的遷移率。推導出振盪頻率偏微分與載子
遷移率及閘電容相關，關係式如下： 
  
C
C
M
M
f
f
pn
pn 
),(
),(

  (6) 
 
pn
pn
p
p
M
M






1
)1( ,  (7) 
np
np
n
n






1
)1( , (8) 
對一個部份空乏(partial depletion)型場效電晶體而言，其總電容(Ctotal)為 
 10
參考文獻 
[1] S. E. Thompson, G. Sun, Y. S. Choi, and T. Nishida, “Uniaxial-process-induced strained-Si : Extending the 
CMOS roadmap,” IEEE Trans. Electron Devices, vol. 53, no. 5, pp.1010–1020, 2006. 
[2] V. Sverdlov, H. Kosina, and S. Selberherr, “Strain engineering for CMOS devices” in 8th Int. Conf. 
Sol.-Stat. Int. Cir. Technol., 2006, pp.124–127. 
[3] T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T. Hoffmann, K. Johnson, C. Kenyon, J. 
Klaus, B. McIntyre, K. Mistry, A. Murthy, J. Sandford, M. Silberstein, S. Sivakumar, P. Smith, K. 
Zawadzki, S. Thompson, and M. Bohr, “A 90nm high volume manufacturing logic technology featuring 
novel 45nm gate length strained silicon CMOS transistors,” in IEDM Tech. Dig., 2003, pp. 978–980.  
[4] http://www.freescale.com/webapp/sps/site/overview.jsp?nodeId=0ST287482183078 
[5] T. Komoda, A. Oishi, T. Sanuki, K. Kasai, H. Yoshimura, K. Ohno, M. Iwai, M. Saito, F. Matsuoka, N. 
Nagashima, and T. Noguchi, “Mobility improvement for 45nm node by combination of optimized stress 
and channel orientation design,” in IEDM Tech. Dig., 2004, pp. 217–220. 
[6] K. Rim, J. L. Hoyt, and J. F. Gibbons, “Fabrication and analysis of deep submicron. strained-Si 
n-MOSFET's,” IEEE Trans. Electron Devices, vol. 47, no. 7, pp.1406–1415, Jul. 2000. 
[7] K. Rim, J. Welser, J. L. Hoyt, and J. F. Gibbons, “Enhanced hole mobilities in surface-channel strained-Si 
pMOSFETs,” in IEDM Tech. Dig., 1995, pp.517–520. 
[8] T. Tezuka, N. Sugiyama, T. Mizuno, and S. Takagi, “Novel fully-depleted SiGe-on-insulator pMOSFETs 
with high-mobilitySiGe surface channels,” in IEDM Tech. Dig., 2001, pp.33.6.1–33.6.3. 
[9] W.-C. Hua, H.-L. Chang, T. Wang, C.-Y. Lin, C.-P.Lin, S. S. Lu, C. C. Meng, and C. W. Liu, “Performance 
enhancement of the nMOSFET low-noise amplifier by package strain,” IEEE Trans. Electron Devices, vol. 
54, no. 1,  pp.160–162, Jan. 2007. 
[10]W T Chang, and J A Lin, “Piezoresistive coefficients of  <110> silicon-on-insulator  MOSFETs with 
0.135/0.45/10  micrometers channel length with external forces,” Microelectronic Engineering, vol. 86, 
no. 7-9, pp.1965–1968, 2009. 
[11]C. L. Lin, Y. T. Chen, F. S. Huang, W. K. Yeh, and C. T. Lin, IEEE Electron Device Lett. 31, 165 _2010 
[12]K. Kajiwara, Y. Nakajima, T. Hanajiri, T. Toyabe, and T. Sugan, “Characterization of distribution of trap 
states in silicon-on-insulator layers by front-gate characteristics in n-channel SOI MOSFETs,” IEEE Trans. 
Electron Devices, vol. 55, no. 7, pp.1702–1707, Jul. 2008. 
[13]W.-K. Yeh, J.-A. Wang,   M.-H. Tsai,   C.-T. Lin, and P.-Y. Chen, “The impact of strain technology on 
FUSI gate SOI CMOSFET,” IEEE Trans. Trans. Dev. Mater. Reli., vol. 9, no. 1, pp.74–79, 2009. 
[14]K. Suzuki, K. Imasaki, Y.  Ito, and H. Miura, “Strain dependence of dielectric properties and reliability of 
high-k thin films,” Int. Con. & Sim. Semi. Proc. Dev. Conf. 2009, pp.1 – 4. 
[15]K. Matsuda, and Y. Kanda, ”Stress-induced effects on depletion-layer capacitance of 
metal-oxide-semiconductor capacitors,” Appl. Phys. Lett., vol.83, no. 21, pp.4351–4353, 2003. 
 
 
 12
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
(1) 電晶體壓阻係數討論與文獻整理，具有學術價值與應用參考價值。 
(2) 設計實驗裝置，該方式驗證量測電性的可行性，也是目前首見之測量方式。一般使用的4
點壓法(兩點上，兩點下)有測量空間的限制。 
(3) 首次系統性討論(i)無外應力伸張或壓縮型態，及(ii)有外應力下，產生單向應變對於絕緣
層上矽厚度，壓縮閘極覆蓋型態(capping SiN)，以及平行及垂直於通道，的電性參數討論。
該研究成果具有系統性的學術價值，在產業界應用以機械應力提升電晶體驅動電流，具有
具體的參考價值。 
(4) 利用以上實驗設計裝置方式，作雜訊(介面缺陷)的討論，有助於了解應力誘導的界面缺陷
產生。 
(5) 利用電晶體及side-by-side 製作的環狀振盪器，在施加外力的情況下，計算其產生的誘導
空乏區電容。有助於在未來縮小化元件上，正確衡量應力誘導的電容變量。 
(6) 由上述壓阻系數及電性特性討論，可以作為一個整合型的壓力感測元件應用。 
以上結論所發表於 SCI 的期刊論文如下(文中均有註明本計畫編號) 
1. Wen-Teng Chang, Chih-Chung Wang, Jian-An Lin, Wen-Kuan Yeh, “Effect of Gate Capping 
Configurations and Silicon-on-Insulator Thickness with External Stresses on Partially Depleted 
MOSFETs” Journal of Vacuum Science and Technology B, 29, 1, A904, 2011. (SCI) 
98-2221-E-390-025-MY2 
2. Wen-Teng Chang, Chih-Chung Wang, Jian-An Lin, Wen-Kuan Yeh, “External Stresses on 
Tensile and Compressive Contact Etching Stop Layer SOI MOSFETs,” IEEE Transactions on 
Electron Devices, 57, 8, 1889–1894, 2010. (SCI) 98-2221-E-390-025-MY2 
另有一篇期刊文稿正於審稿中，另一篇文稿正於撰寫中。 
 
 
 
 
 
 
 
 
 
 14
國科會補助計畫衍生研發成果推廣資料表 
日期：100 年 6 月 20 日 
國科會補助計畫 
計畫名稱：利用電晶體及環形振盪器製作壓阻感測器 
計畫主持人： 張文騰        
計畫編號： 98-2221-E-390-025-MY2 領域：光電半導體自動化
（中文）以內嵌式感應磁場電路做為奈米碳管開關的半導體裝置
及其製造方法  研發成果名稱 （英文）Using embedded induced magnetic field to switch cabon 
nanotubes 
成果歸屬機構 國立高雄大學 發明人 (創作人) 
張文騰 
李明峰 
（中文） 
奈米碳管的導電性主要與與管徑及原子的排列相關，但其導電特
性有也可利用外加磁場，使其做明顯的改變。本技術在使用非接
觸式的一組電路，藉由控制電流大小，以改變感應磁場。技術內
容有兩組電路，第一組由奈米碳管所構成的橋接電路，另一組則
是以內嵌之金屬線，以通入電流，並可以藉由控制電流大小，而
產生影響第一組的感應磁場，藉由該平行或垂直的磁場控制奈米
碳管導通，即可構成奈米元件。由於是局部，內嵌且金屬線與奈
米碳管距離很近(幾十到幾百奈米)，可產生強而精確的控制能力，
與其它以外部施加的磁場大為不同。 技術說明 
（英文） 
The conductivity of carbon nanotubes depends on diameter and 
chirarity. However, their conductivity can be adjusted used external 
electrical of magnetic field. This technology uses embedded magnetic 
field to alter their conductivity. Two set s of circuits composes of this 
device. One set of circuit compses of CNT-bridge circuit. The other set 
uses embedded metal lines to induce magnetic field. Owing to  
short-distance induction, the CNT(s) can precisely and locally 
controlled, which is largely different with the previous literatures that 
employed external fields as controller. 
產業別 
化學業 
電機及電子機械器材業 
技術/產品應用範圍 
電子業 
技術移轉可行性及預期
效益 
具技術移轉可行性 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 16
 18
 20
 22
 
 
 24
 26
 
 28
 
 1
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100 年 5 月 22 日 
一、參加會議經過 
以碳為主題的New Diamond and Nano Carbon (NDNC) 為每年於世界各國家的輪流舉辦的學術會
議，該會議已經具二十多年(自1988年)的歷史，歐洲也有一個Diamond and Nano Carbon的會議，但限於
歐洲地區的國家舉辦。NDNC 在2008年曾於台北舉辦，該會議主要討論碳為主的相關議題。原本本次
會議是在日本仙台舉辦，後來因為311日本地震造成福島核電廠輻射外洩，仙台因接近福島而有輻射污
染的疑慮，所以大會改在島根縣松江市舉辦。 
因松江市並非交通很方便的地方，故筆者搭日航才可以轉日本國內飛機，由東京轉機，於5/16晚
上抵松江，會議於5/17開始，共三天半，接受約200篇論文，大會分兩個場地。若以類別區分本次口頭
報告，graphene相關議題共3個session，diamond相關共2個session，Carbon nanotube相關共1個session的，
另有carbon 其他應用的主題。由此可大致看出目前熱門主題的趨勢。因大會僅於5/16提供晚餐，無提
供午餐，所以5/16中午與哥倫比亞大學Philip Kim 與南開大學陳永勝教授一起在外用參。晚上於poster
報告完後於會場享用大會提供自助式晚餐，並藉此認識許多學者，包括2008年該會議的organizer 陳貴
賢教授。5/17則於聽完carbon 相關的場次後下午離開，參觀號稱水城美譽的松江市。由於日航事先自
行將班機更改於5/20早上(訂票後旅行社通知)，所以必須於5/19抵大阪才能趕上飛機，因此在5/18離開
松江，於大阪度過一晚後，5/20清早離開大阪關西機場返回台灣。 
 
二、與會心得 
計畫編號 NSC 98－2221－E－390－025－MY2 
計畫名稱 利用電晶體及環形振盪器製作壓阻感測器 
出國人員
姓名 張文騰 
服務機構
及職稱 國立高雄大學電機系副教授 
會議時間 
100年5 月16 日至 
100年5 月20 日 
會議地點 日本松江市會議中心 
會議名稱 
(中文)新鑽石及奈米碳國際研討會 
(英文)International Conference on New Diamond and Nano Carbon 2011 
發表論文
題目 
(中文)自我組裝的橫向奈米碳管作為調整式濾波元件 
(英文) Self-Assembled Lateral Carbon Nanotube as Tunable Rectifier 
5th International Conference on New Diamond and Nano Carbons 2011(NDNC2011)
16-20 May 2011, Sendai, Japan
Sendai International Center
http://www.ndnc2011.org/
18 February, 2011
Dear  Prof. Wen-Teng  Chang,
Thank you very much for your contribution to the 5th International Conference on New
Diamond and Nano Carbons 2011.
We have accepted your submission, Abstract ID: wtchang@nuk.edu.tw, titled
"Self-Assembled Lateral Carbon Nanotube as Tunable Rectifier" .
Your presentation schedule has been assigned to the following session as Poster
presentation on 17th May or 19th May.
Please make sure that your presentation time is fixed on the final program which will be
updated on the web site (http://www.ndnc2011.org/program.html) by the end of February,
2011.
-Presentation time-
Keynote speech: 40 min + 5 min (Q&A)
Invited talk: 25min + 5 min (Q&A)  
Oral presentation: 10 min + 5 min (Q&A)
Poster presentation: 90 min
Before March 11th, 2011, all speakers must complete the online registration and the
payment by accessing to the following website:  http://www.ndnc2011.org/registration.html
Please kindly note that we may cancel your presentation if we fail to receive your payment.
We are looking forward to seeing you on this conference in the beautiful town of Sendai.
Yours sincerely,
Fumio Kokai
Chief of program committee of NDNC 2011
Hiroshi Kawarada
Chairman of NDNC 2011
ndnc2011@prime-pco.com
國科會補助計畫衍生研發成果推廣資料表
日期:2011/03/08
國科會補助計畫
計畫名稱: 利用電晶體及環形振盪器製作壓阻感測器
計畫主持人: 張文騰
計畫編號: 98-2221-E-390-025-MY2 學門領域: 光電半導體自動化 
研發成果名稱
(中文) 以內嵌式感應磁場電路做為奈米碳管開關的半導體裝置及其製造方法
(英文) Using embedded induced magnetic field to switch cabon nanotubes
成果歸屬機構
國立高雄大學 發明人
(創作人)
張文騰,李明峰
技術說明
(中文) 奈米碳管的導電性主要與與管徑及原子的排列相關，但其導電特性有也可利用外
加磁場，使其做明顯的改變。本技術在使用非接觸式的一組電路，藉由控制電流
大小，以改變感應磁場。技術內容有兩組電路，第一組由奈米碳管所構成的橋接
電路，另一組則是以內嵌之金屬線，以通入電流，並可以藉由控制電流大小，而
產生影響第一組的感應磁場，藉由該平行或垂直的磁場控制奈米碳管導通，即可
構成奈米元件。由於是局部，內嵌且金屬線與奈米碳管距離很近(幾十到幾百奈
米)，可產生強而精確的控制能力，與其它以外部施加的磁場大為不同。
(英文) The conductivity of carbon nanotubes depends on diameter and chirarity. However, their 
conductivity can be adjusted used external electrical of magnetic field. This technology 
uses embedded magnetic field to alter their conductivity. Two set s of circuits composes 
of this device. One set of circuit compses of CNT-bridge circuit. The other set uses 
embedded metal lines to induce magnetic field. Owing to short-distance induction, the 
CNT(s) can precisely and locally controlled, which is largely different with the previous 
literatures that employed external fields as controller.
產業別 電機及電子機械器材業；化學業
技術/產品應用範圍 電子業
技術移轉可行性及
預期效益
具技術移轉可行性
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 擔 任 IEEE, International Workshop on Next Generation 
Electronicssection chair 與 section paper editor。 
2. 2009/9~2011/6 擔任國際期刊(SCI)reviewer 約 16 次 
3. 執行教育部跨學門人才培育計畫(2009/1/1~2010/12/30) 
4. 執行經濟部「工業區廠商轉型再造升級計畫」(2011)與擔任工業局人力扎根
計畫講師(2010, 2011)獲優良講師 
5. 擔任高雄大學研發處組長(2008/7~2011/1)促進與校外交流，產學合作，與
規章制定。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
