#Substrate Graph
# noVertices
40
# noArcs
132
# Vertices: id availableCpu routingCapacity isCenter
0 605 605 1
1 150 150 0
2 1945 1945 1
3 279 279 1
4 279 279 1
5 1681 1681 1
6 336 336 0
7 150 150 0
8 667 667 1
9 223 223 1
10 279 279 1
11 37 37 0
12 279 279 1
13 243 243 1
14 37 37 0
15 468 468 1
16 386 386 1
17 1363 1363 1
18 150 150 0
19 150 150 0
20 605 605 1
21 150 150 0
22 167 167 1
23 100 100 0
24 150 150 0
25 261 261 1
26 468 468 1
27 400 400 1
28 37 37 0
29 37 37 0
30 37 37 0
31 279 279 1
32 150 150 0
33 37 37 0
34 37 37 0
35 37 37 0
36 150 150 0
37 37 37 0
38 279 279 1
39 25 25 0
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 2 9 156
2 0 9 156
0 4 1 93
4 0 1 93
0 8 5 156
8 0 5 156
0 15 7 125
15 0 7 125
1 20 8 75
20 1 8 75
2 3 1 93
3 2 1 93
2 5 1 406
5 2 1 406
2 6 1 112
6 2 1 112
2 10 1 93
10 2 1 93
2 12 1 93
12 2 1 93
2 16 5 125
16 2 5 125
2 26 11 156
26 2 11 156
2 38 1 93
38 2 1 93
2 17 4 312
17 2 4 312
2 7 4 75
7 2 4 75
2 20 9 156
20 2 9 156
2 24 5 75
24 2 5 75
3 5 2 93
5 3 2 93
3 17 3 93
17 3 3 93
4 15 1 93
15 4 1 93
4 20 1 93
20 4 1 93
5 7 2 75
7 5 2 75
5 9 8 93
9 5 8 93
5 14 1 37
14 5 1 37
5 24 1 75
24 5 1 75
5 28 1 37
28 5 1 37
5 33 13 37
33 5 13 37
5 17 1 312
17 5 1 312
5 27 3 125
27 5 3 125
5 38 2 93
38 5 2 93
5 10 3 93
10 5 3 93
5 12 5 93
12 5 5 93
5 6 5 112
6 5 5 112
6 17 6 112
17 6 6 112
8 13 1 93
13 8 1 93
8 23 6 75
23 8 6 75
8 34 1 37
34 8 1 37
8 18 8 75
18 8 8 75
8 20 8 156
20 8 8 156
8 21 7 75
21 8 7 75
9 11 1 37
11 9 1 37
9 22 16 93
22 9 16 93
10 17 13 93
17 10 13 93
12 17 6 93
17 12 6 93
13 18 1 75
18 13 1 75
13 21 1 75
21 13 1 75
15 20 1 125
20 15 1 125
15 17 5 125
17 15 5 125
16 19 1 75
19 16 1 75
16 31 1 93
31 16 1 93
16 25 4 93
25 16 4 93
17 29 2 37
29 17 2 37
17 31 1 93
31 17 1 93
17 38 3 93
38 17 3 93
19 25 1 75
25 19 1 75
22 35 1 37
35 22 1 37
22 37 1 37
37 22 1 37
23 39 3 25
39 23 3 25
25 31 3 93
31 25 3 93
26 27 1 125
27 26 1 125
26 30 1 37
30 26 1 37
26 32 5 75
32 26 5 75
26 36 2 75
36 26 2 75
27 32 1 75
32 27 1 75
27 36 1 75
36 27 1 75
