# Codesign â€“ CESI

## ğŸ”— Lien vers le support Notion
https://chief-violin-c20.notion.site/TP-VHDL-Codesign-2026-2be3b9c822568011b904e0d58f24585e

---

## âœ… Prise en main de Quartus 18
âœ” TerminÃ©e

---

## ğŸŸ¦ Exercice 1 â€“ Compteur 0 â†’ 15

**Objectif :**  
Ã‰crire en VHDL un compteur 4 bits allant de **0 Ã  15**, puis rÃ©aliser sa simulation.

**Livrables :**
- Code VHDL du compteur  
- Testbench de simulation  

âœ” Exercice rÃ©alisÃ© et validÃ©

---

## ğŸŸ© Exercice 2 â€“ Compteur 0 â†’ 9 + test sur DE0-Nano

**Objectif :**  
Modifier le compteur prÃ©cÃ©dent pour qu'il compte de **0 Ã  9**.

### ğŸ”§ Modification principale

Avant (0 â†’ 15) :
```vhdl
if count = "1111" then   -- 15
    count <= (others => '0');
```
AprÃ¨s (0 â†’ 9) :
```vhdl
if count = "1001" then   -- 9
    count <= (others => '0');
```

### ğŸ’¡ Remarque (DE0-Nano)

La carte DE0-Nano utilise une horloge **clk_50MHz**, trop rapide pour observer le comptage sur les LEDs.  
Un ralentissement de lâ€™horloge sera nÃ©cessaire pour un affichage visible.

âœ” MÃªme testbench utilisÃ© pour les compteurs 0â€“15 et 0â€“9  
âœ” Simulation validÃ©e avant test expÃ©rimental

---

## ğŸŸ¥ Exercice 3 â€“ Compteur synchrone 0 â†’ 9 avec pÃ©riode de 1 seconde

**Objectif :**  
RÃ©aliser un compteur synchrone **0 â†’ 9** avec un incrÃ©ment toutes les **1 seconde**.

### ğŸ›  Solution

Ajout dâ€™un **diviseur dâ€™horloge** :
- EntrÃ©e : 50 MHz  
- Sortie : 1 Hz  

Le compteur est alors pilotÃ© par cette horloge lente.

âœ” Compteur fonctionnel  
âœ” Simulation possible  
âœ” PrÃªt pour implÃ©mentation sur la carte DE0-Nano

dout_tb passe de 0 â†’ 1 â†’ 2

avec un changement toutes les ~1000 ms (1 seconde):

    âœ” donc le temps de comptage est bien de 1 s

    âœ” le compteur est synchrone

    âœ” lâ€™objectif de lâ€™exercice est atteint

Un diviseur dâ€™horloge a Ã©tÃ© ajoutÃ© afin de transformer lâ€™horloge de la carte 50 MHz en une horloge lente de 1 Hz.
Le compteur 0 Ã  9 est pilotÃ© par cette horloge divisÃ©e, ce qui permet une incrÃ©mentation toutes les 1 seconde.
La simulation sous ModelSim montre que la sortie Ã©volue de 0 Ã  9 avec un pas temporel de 1 s, validant le bon fonctionnement du compteur.

![alt text](priseEnMain/doc/shema_pushBotton.JPG)

---

## exo 4
![alt text](priseEnMain/doc/image.png)
![alt text](priseEnMain/doc/mae_simulation_prof.png)
Le testbench vÃ©rifie le bon fonctionnement de la machine Ã  Ã©tats en testant le reset, les transitions entre etat1 et etat2, ainsi que le maintien dans un Ã©tat lorsque lâ€™entrÃ©e ne correspond pas Ã  une transition valide.
Il valide Ã©galement la prioritÃ© du reset, y compris lorsquâ€™il est appliquÃ© pendant un changement dâ€™Ã©tat, et confirme **que la sortie out1 dÃ©pend uniquement de lâ€™Ã©tat prÃ©sent (machine de Moore).**

Dans ton TB, tu as :
constant clk_period : time := 20 ns;
et :
    ck_tb <= '0'; wait for clk_period/2;
    ck_tb <= '1'; wait for clk_period/2;

    â¡ï¸ PÃ©riode = 20 ns
    â¡ï¸ FrÃ©quence = 1 / 20 ns = 50 MHz

![alt text](priseEnMain/doc/mae_verif_prof.JPG)

---

## Exercice 5 : 
Programmer, simuler et tester le compteur asynchrone suivant :

![alt text](priseEnMain/doc/exo5_enonce.webp)

**Cahier des charges :**
OK âœ… Exo5 = 1 incrÃ©mentation par appui sur go, avec anti-rebond 20 ms (clk = 50 MHz).
Le Compteur doit Ãªtre incrÃ©mentÃ© chaque fois que le bouton **go** est activÃ© (afin dâ€™Ã©viter les rebonds du bouton le temps dâ€™appui minimum est de 20ms)

Rmque : Une incrÃ©mentation par appui

l'idee:
une MAE dÃ©tecte lâ€™appui
un timer 20 ms valide que le bouton est bien stable
la MAE gÃ©nÃ¨re une impulsion go_compte dâ€™un seul cycle dâ€™horloge
le compteur incrÃ©mente uniquement sur cette impulsion
â¡ï¸ donc une incrÃ©mentation par appui, mÃªme si tu gardes le bouton appuyÃ©.

**Ce que tu dois observer (validation Exo5)**

Si tu appuies une fois sur go (mÃªme longtemps) â†’ dout fait +1 une seule fois
Les rebonds (impulsions rapides < 20ms) â†’ ignorÃ©s
Si tu veux, je te fais aussi un testbench Exo5 oÃ¹ je simule des rebonds (go qui â€œtrembleâ€ pendant 5ms puis se stabilise) pour prouver que Ã§a nâ€™incrÃ©mente quâ€™une fois.


On vas coder 3 file:
compteur_en : Compteur 4 bits incrÃ©mentÃ© par impulsion (enable)
mae_go_20ms: MAE + Timer 20 ms + impulsion go_compte
exo5: TOP : MAE + Compteur

![alt text](priseEnMain/doc/exo5_avant_sim.JPG)

ğŸ‘‰ Câ€™est quoi idle ?

idle = Ã©tat dâ€™attente / repos

**pour 20 ms**
![alt text](priseEnMain/doc/exo5_affiche_20ms.JPG)

---

## Exercice 6 : 
RÃ©aliser le SOPC sopc_compteur, test expÃ©rimental sur carte DE0 Nano.
**Conception des SOC/SOPC (Platform Designer)**

- **Utilisation de Platform Designer pour la conception de SOPC (System On Programmable Chip)SOPC**
    
    DÃ©veloppement matÃ©riel HARD Â Â Â Â Â Â Â Â DÃ©veloppement logiciel SOFT
    
    Q18 + Plateform Designer Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â Â  NIOS II (processeur softcore)
    
    (Q11 + SOPC Builder)
    
    **Platform Designer** permet, entre autres, de concevoir des microcontrÃ´leurs spÃ©cifiques Ã  une application. Ces microcontrÃ´leurs comportent donc une partie processeur (softcore NIOS II) Ã  laquelle on associe des pÃ©riphÃ©riques (PIO, Timers, UART, USB, composants propriÃ©taires, ...) et de la mÃ©moire. Cette derniÃ¨re peut Ãªtre embarquÃ©e dans le FPGA (on parle alors de RAM/ROM On Chip) ou Ã  lâ€™extÃ©rieur du composant FPGA.
    
    La partie microprocesseur proprement dite est le softcore NIOS II de INTEL, processeur de 32 bits qui se dÃ©cline en trois versions : Ã©conomique, standard, rapide. La version Ã©conomique, la moins puissante, utilise le moins de ressources du FPGA. Bien sÃ»r il est possible dâ€™intÃ©grer dâ€™autres types de processeurs pour peu quâ€™on dispose de leurs modÃ¨les (VHDL, Verilog, ...).
    
- La crÃ©ation dâ€™une application SOPC comprend les Ã©tapes suivantes :
    
    1) CrÃ©ation du composant matÃ©riel (processeur + pÃ©riphÃ©riques) dans lâ€™environnement Quartus II.
    
    2) Eventuellement simulation avec lâ€™outil Modelsim.
    
    3) TÃ©lÃ©chargement dans le composant FPGA (configuration) (environnement Quartus II).
    
    4) CrÃ©ation du logiciel dans lâ€™environnement NIOS2IDE, tÃ©lÃ©chargement dans le FPGA et dÃ©bogage.

**Partie 2 : DÃ©veloppement logiciel**
*Hello world et PWM*

hello world -> VALIDE [OK]

---

## Partie 3 : 
lien : https://chief-violin-c20.notion.site/TP-VHDL-Codesign-2025-45ad154132b3417b96d6bfab48f48d36

**IntÃ©gration dâ€™un composant propriÃ©taire**
![alt text](priseEnMain/doc/pwm.webp)

PWM -> VALIDE [OK]

ajoute photo tel

---
## SpÃ©cifications circuit acquisition vitesse vent
![alt text](priseEnMain/doc/anemometre.JPG)

**Top Level**
![alt text](priseEnMain/doc/topLevelAnemo.png)
photo tel

**MAE**
<!-- ![alt text](priseEnMain/doc/maePouranemometre.png) -->

![alt text](priseEnMain/doc/mae_anomemtre.png)

![alt text](priseEnMain/doc/mae1.png)
![alt text](priseEnMain/doc/mae2.png)


---

## ğŸ“ Outils utilisÃ©s
- Quartus Prime 18
- ModelSim
- Carte FPGA DE0-Nano
