
## 华为2023实习第一批 2023/4/19

### 单选

1. `dc_shell > create_clock -name CLK -period 20 -waveform {10 18}`
以上命令的时钟周期为：
A. 28ns
B. 10ns
C. 18ns
D. 20ns

> D. 20ns，波形上升沿10ns处，下降沿18ns处，占空比40%

2. `$signed(4'b1011)>>2`的值为
A. 4'b0010
B. 4'b1100
C. 4'b1110
D. 4'b0011

> A. 4'b0010，>>不会补充符号位，>>>是有符号数右移

3. 关于宏定义说法正确的是
A. 宏定义会覆盖，不需要单独undef
B. 仿真时出现宏定义冲突以最后一次值为准
C. 宏定义最好在各文件中随用随定义
D. 综合时不同文件列表内的宏定义仅在本列表生效

> B
> 

4. 时序逻辑中，所有if都必须要有else语句对应，以避免产生latch，且有助于综合(Design Compile, DC) 自动插入icg，降低寄存器翻转率。
A. 正确
B. 错误

> 错误
> [[Design Methodologies#Avoid Latches]]

5. 时序逻辑中case分支未写全时，可以不用加default分支
A. 正确
B. 错误

> 正确
> [[Design Methodologies#Avoid Latches]]

6. 有符号数右移需要使用哪种操作符
A. >>
B. >>>
C. <
D. >

> B. >>>，>>不会补充符号位

7. standard cell 库中寄存器的 D pin 的 setup required time 既可以是正值，也可以是负值
A. 正确
B. 错误

正确
[[Static Timing Analysis for Nanometer Designs#Negative Values in Setup or Hold Checks]]

8. 不能使用 `std::randomize()` 对于非rand类型的变量进行随机
A. 正确
B. 错误

SystemVerilog



9. `wire a=0; wire b=1; wire c; assign c=a; assign (pull1, pull0) c=b;` 则 c=
A. x
B. z
C. 1
D. 0

> SystemVerilog
> https://vlsiverify.com/verilog/strength-in-verilog

> Online Verilog/System Verilog Compiler : https://www.tutorialspoint.com/compile_verilog_online.php

10. 分析下面的一段程序，正确的打印结果是：
```systemverilog
program test;
	initial begin for (int i=0; i<3; i++)
		fork
			$write(i);
		join_none
			#0 $display("\n");
	end
endprogram
```
A. 2 2 2
B. 2 1 0
C. 3 3 3
D. 0 1 2

11. I2C协议采用推挽(push-pull)输出，输出1和输出0时分别由MOS管驱动输出高电平和低电平。
A. 正确
B. 错误

12. 以下哪个表示的工艺最快？
A. TT
B. SS
C. FF

13. `input signed [3:0] a,b;` 代表
A. a,b 均为4bit有符号数
B. a为4bit有符号数，b为1bit有符号数
C. a为4bit有符号数，b为4bit无符号数
D. a为4bit有符号数，b为1bit无符号数

14. 下列不属于动态数组内建函数的是：
A. delete()
B. size()
C. length()
D. new[]

15. 关于外设中断树说法错误的是
A. 中断树可以挂接不可屏蔽中断
B. 中断树结构便于中断源的查询
C. 中断树上所有中断节点都可以清除
D. 中断树结构便于中断源的管理

16. 下列速度最快的存储器件是
A. SRAM
B. NVME SSD
C. Register File
D. DDR SDRAM

17. 逻辑化简 `Y=A'B'C'+AB'+B'C+B'D` 结果为
A. B'
B. AB'+B'D
C. B'D
D. (A+C+D)B'

> A. B' 卡诺图化简即可

18. 有以下代码，仿真输出的结果为
```systemverilog
class b;
	int v1, v2;
	task print_v1;
		$display("b-v1=%d\n",v1);
	endtask
	virtual task print_v2;
		$display("b-v2=%d\n",v2);
	endtask
endclass

class c extends b;
	task print_v1;
		$display("c-v1=%d\n",v1);
	endtask
	virtual task print_v2;
		$display("c-v2=%d\n",v2);
	endtask
end class

initial begin
	b bb; c cc;
	cc=new; bb=new;
	cc.v1=1; cc.v2=2;
	bb.v1=3; bb.v2=4;
	cc.print_v1; cc.print_v2;
	bb.print_v1; bb.print_v2;
end
```
A. c-v1=3  c-v2=4  b-v1=3  c-v2=4
B. c-v1=1  c-v2=2  b-v1=3  b-v2=4
C. c-v1=1  c-v2=2  b-v1=3  b-v2=2
D. c-v1=1  c-v2=2  b-v1=1  b-v2=2

19. 同步复位说法错误的是
A. 100%同步时序电路，频率高
B. 同步复位的电路逻辑可能产生毛刺，毛刺会作用于触发器产生误复位
C. 对时钟有所依赖，难以对整芯片电路进行全局复位控制
D. 要求复位时间足够长，至少为最大时钟周期+相关组合逻辑延迟

20. DC综合过程中，GTECH网表是在那个过程中产生的
A. optimization
B. translate
C. write_file
D. mapping

21. 十进制负整数-10的8bit补码表示正确的是
A. 8‘hF6
B. 8'hF5
C. 8'h76
D. 8'hA

22. 为了降低功耗，在某个状态下，对不关心的寄存器的输出值（即对系统运行没有影响的寄存器），最优的低功耗设计方法是将其固定为0或者1
A. 正确
B. 错误

23. 一般来说静态功耗受温度的影响很大，翻转功耗受温度影响不是很大
A. 正确
B. 错误

24. 有以下代码块
```verilog
wire [1:0] b[2:0];
integer i;
assign b[0]=2'b00;
assign b[1]=2'b01;
assign b[2]=2'b10;
always@ (*) begin
	a = 2'b11;
	for (i=0;i<3;i=i+1) begin
		if (i>0)
			a = b[i];
	end
end
```
a的输出值为
A. 2'b10
B. 2'b01
C. 2'b11
D. 2'b00

25. 关于时钟门控描述错误的是
A. 模块级时钟门控可以手动例化
B. 代码书写风格（coding style）会影响时钟门控的插入
C. 为降低动态功耗，应尽量多的插入时钟门控
D. 插入时钟门控会导致静态功耗增加

26. 以下关于异步处理的说法正确的是
A. 时钟域A的三个单bit信号可以分别同步到时钟域B后再做组合处理
B. 多bit数据信号处理可以用"打3拍“的方式
C. 时钟域A的3个单bit信号不能分别同步到时钟域B后再做组合处理
D. 每个时钟周期跳变的数据信号可以用dmux的方式实现异步处理

27. 随着器件的阈值电压增大，器件的延时将（），漏电流功耗将（）
A. 减小，减小
B. 减小，增大
C. 增大，减小
D. 增大，增大

> C，延时增大，泄漏功耗减小
> [[Static Timing Analysis for Nanometer Designs#3.8.2 Leakage Power]]

28. CPU Load访问L1 Cache hit平均时延为2-cycle，Miss率为5%，L2 Cache hit平均时延为40-cycle；假设L2 Cache hit率为100%，那么CPU的100个Load指令平均时延是多少
A. 3-cycle
B. 3.9-cycle
C. 4.5-cycle
D. 2-cycle

29. 在DC优化timing的时候，工具采用下面那个命令可以通过移动寄存器来达到调整时序优化的目的
A. `compile_ultra -timing_high_effort`
B. `compile_ultra -incremental`
C. `compile_ultra -piple`
D. `compile_ultra -retime`

30. PLL锁定指的是
A. VCO输出的时钟频率不再发生变换
B. VCO不再震荡
C. VCO输出的时钟相位不再发生变化
D. 输出时钟与反馈时钟的频率和相位差稳定

----
### 多选

31. 添加断言的作用主要包含以下哪些方面
A. 关键节点添加assertion，帮助设计人员迅速找到代码出错点，提高问题定位的效率
B. 部分bug需要累积效应才会暴露，验证环境难以构造足够长时间的用例冲击出来，通过assertion来保证这种问题在第一次发生时便被发现
C. 增加覆盖率的检查，保证自己希望冲击的场景都被冲击到
D. 复杂逻辑中添加assertion，增加微观检查，做补充验证，相当于验证的白盒检查

32. 针对Specify语句 `(posedge clock => (out+:in)) = (8,10)` 如下描述正确的是
A. 时钟上升沿到输出的最大延时是10
B. 时钟上升沿到输出低变高延时是8
C. 时钟上升沿到输出高变低延时是10
D. 时钟上升沿到输出的最小延时是8

33.  以下对verilog中任务的描述哪些是正确的
A. 任务调用中的输出和输入参数必须是寄存器类型
B. 任务中可以直接赋值和采样全局信号
C. 一个任务也可以调用其他任务和函数
D. 任务定义中可以包含延时控制

34. 关于dmux同步，以下说法正确的是
A. DMUX的输入数据信号是跨异步时钟域的，STA不会检查异步路径的timing，设计上可以保证采样时信号是稳定的，不需要BES进行skew check；
B. DMUX不需要care两侧的时钟频率关系；
C. DMUX做异步处理的时候，要考虑两侧时钟的频率差异，确保在各种频率范围下，DMUX的数据采样信号都能被采样到数据稳定的窗口内；
D. 利用DMUX电路结果做异步处理时，valid信号要符合单bit同步信号要求，同步的数据要保持缓变，并被同步信号正确采样。

35. 改善亚稳态的措施
A. 降低数据变化频率
B. 降低采样时钟频率
C. 使用反应更快的寄存器，减少建立保持时间
D. 使用同步机制，防止亚稳态传播

36. 关于异步复位同步撤离，正确的是
A. 复位生效的时候，复位信号受时钟信号的影响
B. 复位撤离的时候，复位信号不受时钟信号的影响
C. 复位撤离的时候，复位信号受时钟信号的影响
D. 复位生效的时候，复位信号不受时钟信号的影响

37. 对于无复位寄存器的使用，描述正确的是
A. 可以在状态机中使用减少翻转功耗
B. 相比于同步复位寄存器面积有收益，但功耗会恶化
C. 相比于异步复位寄存器面积和功耗均有收益
D. 通常在datapath上使用

38. 关于I2C协议描述错误的是
A. I2C的master与slave之间只能采用一对一的联接方式
B. 挂在同一条I2C总线上的I2C从设备地址不能相同
C. I2C的上拉电阻越小，能支持的速度越快
D. I2C的上拉电阻越大，能支持的速度越快

39. 以下关于存储管理单元MMU的描述正确的是
A. MMU可以完成虚拟地址到物理地址的转换
B. MMU可以控制Master访问Memory的权限
C. 一个物理地址只能被映射到一个虚拟地址
D. MMU的页表本身只能通过物理地址访问

40. 8'hAA相同的数值表示方式有
A. 8'd180
B. 8'o252
C. 8'b10101010
D. 8'd170

## 华为2022秋招#1

### 单选

1. 影响芯片成本的主要因素是die size和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计：
A. 错误
B. 正确

解析：B
常识题，低成本设计要兼顾低功耗设计，需要注意记住他的前半句，影响芯片成本的主要因素是die size 与封装。

2. `reg[31:0] big_vect; big_vect[0+:8]` 是多少？
A. `big_vect[0:7]`
B. `big_vect[7:0]`

> 解析：B
> 要看data是从高位向低位定义还是低位向高位定义，表达式的位顺序取决于此。
> In this example, `big_vect[0+:8]` is equal to `big_vect[7-:8]`, which leads to `big_vect[7:0]`

3. generate语句中的循环控制变量应该定义为integer类型。
A. 错误
B. 正确

> 解析：A
> generate语句中的循环控制变量应该定义为genvar.

```verilog
// Generate block
genvar i;
generate
	for(i=0; i<8; i=i+1) begin: BLOCK1
		buffer_1 buffer_1_1(
			.in(din[i]), 
			.out(dout[i])
		);
	end
endgenerate
```

4. o10换算成十进制是多少？
A. 8
B. 16
C. 10
D. 2

> 解析：A
> o10表示8进制的10，换算成十进制$=1*8^1+0*8^0=8$

5. 哪些情况下不会产生latch电路()?
A. 组合逻辑中条件不全的case语句没有default赋值
B. 时序逻辑中if选择语句，没有else部分表达
C. 使用if选择语句的组合逻辑没有else部分表达
D. 使用case选择语句的组合逻辑没有else表达

>B
> [[Design Methodologies#Avoid Latches]]

6. 关于类的构造函数，以下说法中正确的有
A. 函数体中必须有new语句
B. 返回类型是void类型
C. 函数名与齐类名完全相同
D. 不能有形参

解析：C
类可以认为是用户定义的一种数据类型
类的显式定义有new()，隐式定义无，new()的作用是进行初始化，没有new()时，类默认为null,A错;
构造类可以没有返回值，也没有返回值类型，但是可以有参数（包括形参int a），D错;
类名与函数名一样，C对;
返回值类型不一定是void，void用于有返回值的数据类型，用来取消返回值，B错
类的显式定义如下：
class Packet;
  bit [31:0] addr;
  function new ();//显示定义构造方法，并在方法中对addr进行初始化
    addr = 32'hfade_cafe;
  endfunction
Endclass
 
类的隐式定义如下：
class Packet;//没有显示定义构造方法
  bit [31:0] addr;
endclass

7. 中断指示寄存器由实时告警的状态触发，是只读寄存器。
A. 错误
B. 正确

解析：B
中断寄存器是只读的，当发生中断时，硬件会自动将该寄存器对应位置置1.

8. 下面的选项中关于宏定义的说法不正确的是？
A. 宏定义文件最好放在一个文件中集中管理，防止出现不同项目需要修改为不同的宏定义值，但是却漏改了某些地方的情况出现。
B. 综合的时候，define可以跨文件列表生效
C. 如果模块中有很多宏定义，在模块的文件列表最后需要undef掉使用的宏，防止和其他模块的宏定义冲突。
D. 仿真时如果出现宏定义冲突，后面的define值会覆盖前面的define值。

解析：C
A对。宏定义最好放到同一个文件中集中管理，比如放到para.v中，使用的时候
include “para.v”调用即可。
B对.define可以跨文件使用，parameter可以跨module使用，localparam只能在本module使用。
C错，把不希望下面使用的宏undef掉。
D对，后面的宏会覆盖前面的宏。

9. 在systemverilog中，函数（task）可以调用函数任务（function）。
A. 错误
B. 正确

解析：B
task与function
Function不能有延时，不能有调用，不能事件触发，相当于一块组合逻辑；
task可以有延时，可以调用，可以事件触发。
Function只能与主模块用同一个仿真时间单位，task可以有自己的单位。
Function不能调用function和task，task可以调用function和task。
Function至少一个输入变量，task可以没有或者有多个输入值。
Function返回一个值，task则不返回值。

10. 假设输入信号X位宽为12bit，inA位宽为6bit,inB位宽为17bit，实现$Y = X*inA+inB$ 功能，并要求不损失精度，呢么输出信号Y位宽应不小于（）？
A. 17bit
B. 12bit
C. 18bit
D. 19bit

> 解析：D
> `X*inA` 需要18bit, `Y` 需要19bit

11. 有以下代码
```verilog
reg [7:0] mem[1:256];
initial 
	$readmemh(“mem.data”,mem,128,1);
```
对于mem行为正确的描述是（）？

A. 从地址128开始，写到地址1
B. 从地址128开始，写1个地址
C. 从地址1开始，写128个地址

> 解析：A
> $readmemh(“mem.data”,mem,128,1) 表示从mem.data中读取数据写进mem寄存器，从地址128开始写到地址1

12. 九进制数16与九进制数27相加的结果用九进制表示为（）？
A. 45.0
B. 46.0
C. 43.0
D. 44.0

> 解析：D
> `16 = d(9+6) = d15`, `27 = d(2*9+7) = d25`, `d15+d25 = d40 = 44`
> `16+27 = 3x+(13) = 4x+(4) = 44`

13. 有关DFT，以下说法不正确的是（）？
A. scan的设计规则，需保证时钟复位可控
B. ECO时无须关注DFT网表
C. 主流的scan方式采用MUX-DFF
D. MBIST指的是对memory的BIST测试

解析：B
ECO表示工程改动要求，就是代码不能修改之后，工程有问题，再对设计进行的手工门级修改，这一步必定要关注DFT网表，DFT表示可测性设计，用来测试芯片加工过程中出现的问题。
Scan中要保证时钟复位可控，是对的；主流的scan方式采用Mux-DFF，就是在dff的输入端加入mux，
这是对的；bist在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，
以此降低器件测试对自动测试设备（ATE）的依赖程度。
包括LBIST和MBIST，前者用于测试随机逻辑电路，后者用于测试存储器。

14. 对芯片性能影响最大的三个因素是PVT，分别是指？
A. package,voltage,temperature
B. process,voltage,temperature
C. process,verification,temperature
D. process,voltage,test

> 解析：B
> 影响芯片性能的三大因素-PVT
> 1）Process: 考虑制造工艺不定因素，提供制程因子
> 2）Voltage: 工作电压，电压越高，延时越小
> 3）Temperature：工作温度，温度越高，延时越大

15. 下面这段代码，说法错误的是（）？
```verilog
always @（posedge clk）begin
	din_dly <= din;
end
```

A. din_dly 用来当控制信号是安全的
B. din_dly不受复位影响
C. 数据寄存推荐这样的写法
D. din的不定态会传递到din_dly

解析：A
din_dly不能当控制信号，因为没有进行打拍处理，可能将din的不定态传递出去，
影响系统稳定，A错，D对；
触发条件没有复位信号，故din_dly不受复位信号影响，B对；
数据寄存推荐这样写法，因为数据寄存不需要复位，C对。

16. 下列不属于动态数组内建函数的是（）？
A. delete
B. new[]
C. size()
D. length()

解析：A
动态数组内建函数
Size：用来约束动态数组元素的个数；
length：防止数据越界，即控制数据的位宽；
new是构造函数，创造对象空间;
Delete用于给队列删除元素，A错；

17. 关于功耗，以下描述不正确的是()：
A.改变芯片的供电电业和时钟频率都会对芯片功耗产生影响
B.设计者需要关注平均功耗、峰值功耗和功耗跳变
C.芯片的功耗会受实际信号的影响，所以功耗测试需要结合业务来开展
D.对于可关断的模块，使用时钟门控即可降低功耗

解析：C/B
我认为这个题四个选项都对，但是非要选一个的话，我觉得B\C之间二选一，个人倾向C，
我认为芯片功耗测试的时候，是在芯片上跑最大业务来测功耗，
选项C的意思是说要结合实际的各种业务来测，说的不准确，因此这里C错。
其实本题B选项中的功耗跳变是什么我也没看懂，可能B也有问题。

18. 为实现占空比50%三分频时钟，下面描述的电路，正确的是（）？

A. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟上升沿采样计数，产生1个占空比2/3的分频时钟；把A与B相或得到50%占空比时钟。
B. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟下降沿采样计数，产生1个占空比1/3的分频时钟；把A与B相与得到50%占空比时钟。
C. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟下降沿采样计数，产生1个占空比1/3的分频时钟；把A与B相或得到50%占空比时钟。
D. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟上升沿采样计数，产生1个占空比2/3的分频时钟；把A与B相与得到50%占空比时钟。

解析：B
三分频占空比50%的时钟，先采上升沿实现占空比1/3的分频时钟A，
再采下降沿实现占空比1/3的分频时钟B，两者相与即可。

19. 关于冯诺依曼结构和哈佛结构的描述中，错误的是（）？

A.冯诺依曼接口中程序计数器负责提供程序执行所需要的地址
B.哈佛结构中取指令和执行不能完全重叠
C.冯诺依曼结构的计算机中数据和程序共用一个存储空间
D.哈佛结构的计算机在一个机器周期内科同时获得指令和操作数

解析：B
哈佛结构由于程序和数据存储器在两个分开的物理空间中，因此取指和执行能完全重叠
哈佛结构与冯诺依曼结构的区别就是哈佛结构中数据与指令分开存储，可以同时获取。

20. 状态机必须有1个缺省状态？
A. 正确
B. 错误

解析：A
状态机必须要有一个缺省状态，相当于case必须要有default，防止生成锁存器，
使电路更加简洁，也防止电路进入未知状态。

21. a1和a2的检查效果完全一样?
```verilog
property p1;
@(posedge clk) a|=>b|=>c;
endproperty
a1:assert property(p1);
property p2;
@(posedge clk) a##1 b##1 |->c;
endproperty
a2: assert property(p2);
```

A. 正确
B. 错误

解析：A
断言检测：a1与a2的检查效果一样。
（|->）表示交叠蕴含，指左边条件发生时，立即在同一个上升沿检测右边。
（|=>）表示非交叠蕴含。指左边条件发生时，在下一个周期检测右边。
本题a1表示上升沿到来之后检测到a=1，下一个周期b=1，再下一个周期c=1;
A2表示上升沿到来之后检测到a=1，延时一个周期b=1，再延时一个周期立即检测c=1；

22. 以下关于false-path，正确的是（）？
A. 一般模拟IP和系统的互联接口都可以设置为false-path。
B. 一般异步电路可以设置为false-path。
C. 一般异步复位可以设置为false-path。
D. 两个不同频率之间的接口一定可以设置为false-path。

> 解析：B
> A is wrong, although the clock frequency of analog IP is for slower than the digital circuit, the data transferred is required to be safe, the timing analysis is must.
 >B是正确的。严谨的来讲，这个选项也是错误的，但是对于大环境而言，这句话是正确的。set_false_path可以应用于异步电路，但只用于加了同步器的路径，并且这条路径不需要进行时序分析。这句话的前提一定要是无需进行分析的路径（无需分析delay），并且RTL设计中加了同步器。
> C is wrong. The asynchronous reset signal should be checked with the ==recovery== and ==removal== time.
> D is wrong. The interface within two separate frequency can be a real-path that is required to be analyzed. For example, the generated clocks from a common MMCM/PLL with a period ratio of an integer are ==synchronous== but required to be analyzed.
 
23. 在verilog中，比算数运算符+优先级高的是?
A. &
B. %
C. >
D. !==

解析：B
B 表中可以看出取反乘除取余加减这种运算符优先级高，接下来是移位，再接下来是等价判断符，
最后是逻辑运算符。

24. 有关功耗，以下说法不正确的是（）？
A.电压越大，工作频率越高，其动态功耗越高
B.低功耗设计的目标就是采用各种优化技术和方法，在各个设计目标之间找到最佳的结合点
C.设计层次越高，功耗优化所能达到的效果越好
D.芯片单位面积的动态功耗和静态功耗随着工艺的发展呈下降趋势

> 解析：D
> 随着工艺的上升，晶体管阈值降低，漏电流变大，静态功耗变大。
> [[Static Timing Analysis for Nanometer Designs#3.8.2 Leakage Power]]

25. generate for 循环语句中使用的标尺变量可定义为integer？
A. 错误
B. 正确

> 解析：A
> generate for中使用的是genvar

26. 在时钟上升沿时采样到start有效开始，两个时钟周期后，信号“a”连续或者间断地出现3次为高电平，紧接着信号“stop”在下一周期为高的是哪个？

A.
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[=>3]) ##1 stop;
endproperty
a0:assert property(p0);
```

B. 
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[*3]) ##1 stop;
endproperty
a0:assert property(p0);
```

C. 
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[->3]) ##1 stop;
endproperty
a0:assert property(p0);
```

D. 
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[=3]) ##1 stop;
endproperty
a0:assert property(p0);
```

解析：C
a[->3] ## 1stop表示a要连续或者间断的在三个上升沿为高，且第三次为高的下一个时钟
周期stop为高。符合题目所说。
其中要说明下的是D选项a[=3] ## 1stop，他表示a要连续或者间断的在三个上升沿为高后
stop可以立即为高也可以过几个周期为高。

27. ASIC开发流程中，如下环节的先后顺序是？
A. synthesis->P&R->RTL
B. RTL-> P&R-> synthesis
C. RTL-> synthesis-> P&R
D. synthesis-> RTL-> P&R

解析：C
先rtl设计，然后synthesis（综合），再布局布线（P&R）

28. 以下关于flase-path，正确的是（）？
A. 一般模拟IP和系统的互联接口都可以设置为flase-path。
B. 一般异步电路可以设置为flase-path。
C. 一般异步复位可以设置为flase-path。
D. 两个不同频率之间的接口一定可以设置为flase-path。

解析：A
A是正确的。模拟ip的时钟频率一般远小于数字电路，因此对数字电路的时序不敏感，
互联接口可以设置false path。
 
B是错误的。设置false path的原因是该路径没必要满足特定时序（比如
setup/hold,recovery/removal,clock gating，max delay等特定时序）。
虽然异步电路时钟之间没有固定的相位关系，工具没法直接做reg-reg的setup/hold检查，
但是可以设置max delay等特殊约束对需要满足一定时序关系的异步电路做检查，需要看具体的场景。
 
D是错误的。频率不同和false path没有任何关系。而异步电路的频率可能不同，
但是频率不同不等于异步电路，异步电路的本质是来自不同晶振的时钟源驱动的电路，
他们频率甚至也可以相同。
 
C是错误的。对于异步复位，指的只是寄存器使用了异步复位端口async_reset，
在复位的时候复位信号可以是异步的。但它在释放的时候是需要满足recovery-removal时序
检查的，需要做同步释放，因为做了同步，所以STA工具有能力做检查。所以异步复位
不能设为false path，需要检查recovery-removal时序。

29. 有关综合的说法，一下哪个选项是错误的？
A. 综合网表可用于EDA功能仿真
B. 时序逻辑always语句中，if-else如果else的分支缺乏，会综合成latch
C. casez是不可综合的
D. 相同的RTL代码，每次综合出来的网表可能是不一样的

解析：B
casez属于有些工具可综合，有些工具不可综合，这里不一定对错;
B肯定不对，因为时序逻辑有记忆功能，不会产生锁存器。

30. 下面是一个什么电路（）？
```verilog
always @（posedge clk）begin
	if(rst_n == 1'b0)
		a <=2'b0;
	else if (b>2'b0)
		a <= b;
end
```

A. 综合成latch
B. 带异步复位的D触发器
C. 组合逻辑
D. 带同步复位的D触发器

解析：D
同步复位的D触发器，没啥可说的。

### 多选

31. 添加断言（SVA）的作用主要包含以下哪些方面（）？
A. 增加覆盖率的检查，保证自己希望冲击的场景都被冲击到。
B. 部分bug需要积累效应才会暴露，验证环境难以构造足够长时间的用例用冲击出来，通过断言可以有效解决。
C. 复杂逻辑中添加assertion，增加微观检查，做补充验证，相当于验证的白盒检查。
D. 关键节点添加assertion，帮助设计人员迅速找出代码出错点，提高问题定位的效率。

解析：ABCD 
没啥问题，应该都对，仅仅觉得B可能有点问题，但是没查到。

32.多bit信号跨时钟域同步常用的方式有（）？
A. DMUX
B. 打三拍
C. 乒乓buffer
D. 异步fifo

解析：ABD
乒乓Buffer是用于提高数据吞吐率的，这里需要解释一下的是DMUX，
DMUX相当于一个D触发器+一个多路选择器，MUX充当的作用就是触发器的一个使能信号。
判断源时钟域的单比特信号是否在目的时钟域成功同步，
如果是，那么这个时间长度下多比特信号也可以同步过来，而不违背建立时间。

33. Formality是由synopsys公司开发的一种形式验证（Formal verification）工具，用于两个design之间的等价性验证，它可以支持如下哪些等价性验证（）？
A. RTL级对RTL级
B. RTL级对门级网表
C. 门级网表对门级网表

解析：ABC
Formality 可以实现对RTL、门级网表之间任意两者之间的等价性验证。

34. 下列表达式中，哪些可以使用一个或多个二输入与非门器件实现？
A. A&B
B. 常数1
C. ~A
D. A+B

> 解析：ABCD 
> 与非门是通用门，可以实现任何组合逻辑。

35. DFT设计增加的电路一般包括（）？
A. SCAN
B. JTAG
C. BIST
D. MBIST

解析：ACD 
A是边界扫描，C是自建内测试，D是存储器自建内测试，
B是下载通道，在dft里面的边界扫描大多是通过这个实现的。他是芯片自带的，不是DFT额外加的。

36. 在STA分析中，下列选项中哪些属于时钟的时序特性（）？
A. 时钟频率
B. 时钟占空比
C. 时钟抖动
D. 时钟偏移

解析：ABCD
时钟的时序特性包括时钟周期、时钟占空比、时钟转换时间、时钟延迟、时钟偏斜和时钟抖动。

37. 不满足下列哪些时间要求，会产生时序问题（）?
A.hold时间
B.recovery时间
C.setup时间

解析：ABC
B是复位信号要进行检查的

38. verilog语法关于任务和函数，描述正确的有（）？
A. 任务可以调用函数（function）
B. 函数可以调用任务
C. 函数可以调用函数
D. 任务（task）可以调用任务

解析：AD
函数（function）就是块组合逻辑，任务（task）是个事件，函数不能调用函数和任务，
任务可以调用函数和任务，函数要有一个或多个输入且要有返回值，
任务可以有输入也可以没有输入，也没有返回值，函数不能有延时、事件触发，任务可以。

39. 对于设计中所使用的的pipelin，说法正确的有（）？
A. 使用pipeline一定可以减少面积
B. 使用pipeline可能会导致面积增大
C. 使用pipeline会对时序有好处，STA更容易通过
D. 使用pipeline会导致数据延时增加，但如果工作频率不变，系统的吞吐量不会改变

> 解析：BC
> 需要注意的是D选项，工作频率不变，系统的吞吐量也会变大。

40. 下列说法不正确的是（）？
A. 设计异步FIFO时采用格雷码的原因主要是为了省功耗
B. 对单比特控制信号采用双寄存器法打拍就可以消除亚稳态
C. 异步处理需要考虑发送和接收时钟之间的频率关系
D. 尽量将异步逻辑和同步逻辑剥离开，分别在不同的模块中实现

解析：AB
A,是为了防止亚稳态 B单比特信号快到慢打拍没用。

