=============================================

Лабораторна робота №2

=============================================

Тема

-----

Створення регістрового файлу MIPS

Завдання

------

*Створити регістровий файл ядра MIPS з допомогою 32-ох 32-бітних регістрів запису
з синхронним, асинхронним скиданням та дозволу запису.

Специфікація

-----
* Розрядність регістрів - 32 bit
* Кількість регістрів - 32 шт
* Входи асинхронного скидання та дозволу запису
* Вхід адреси запису та данних

Хід роботи

-----

**Створення проекту**
За допомогою мови Verilog було реалізовано регістровий файл ядра MIPS з 32-ома 32-бітними регістрами.
Також творили входи синхронного та асинхронного скидання, та дозволу запису. Після створення Verilog регістрового файлу 
ми описали тест для проекту та просимулювали у симуляторі Cadence incisive 15.20. Отримали потрібні нам сигнали у цьому ж середовищі.

.. image:: media/RegFile_Lab2.png

Вигляд схеми в RTL-Viewer Quartus'a

.. image:: media/waveform_2lab.png

Вигляд Waveform'и у Cadence Incisive 15.20

Висновок

-----

При виконанні данної лабораторної роботи було досягнуто поставлених цілей, а саме: реалізовано регістровий файл ядра MIPS.
Спочатку спроби реалізації були проведені у схематиці, але було зроблено декілька висновків та продовження реалізації проводилося за допомогою мови Verilog.
Це зекономило багато часу та сил, задля виконання інших лабораторних робіт.
Усі запозичення були зазначенні, конфлікту ліцензій немає.


