=========================================================
Scheduler report file
Generated by stratus_hls 19.12-s100  (91710.131054)
On:          Sun Apr 17 22:24:12 2022
Project Dir: /home/u107/u107061139/EE6470/midterm
Module:      dut
HLS Config:  DPA
=========================================================
Scheduler report for : gen_unvalidated_req                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy::use_vl  7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld::  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : thread1                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.m_stalling.reset  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout.m_req.m_trig_re  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
arr                   5 (4:FALSE)      --              FALSE  dut.cc,l:42,c:15 -> l:43,c:6                        
                                                                                                                  
din.m_busy_req_0.get  6 (5:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din                   8 (7:TRUE)       --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
thread1::get          8 (7:TRUE)       --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  9 (8:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.a.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.b.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.c.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.d.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.e.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.f.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.g.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.h.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
arr                   12 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:43,c:6                        
                                                                                                                  
arr                   13 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:44,c:6                        
                                                                                                                  
arr                   14 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:45,c:6                        
                                                                                                                  
arr                   15 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:46,c:6                        
                                                                                                                  
arr                   16 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:47,c:6                        
                                                                                                                  
arr                   17 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:48,c:6                        
                                                                                                                  
arr                   18 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:49,c:6                        
                                                                                                                  
i                     19 (11:TRUE)     --              FALSE  dut.cc,l:54,c:12 -> c:14                            
                                                                                                                  
arr                   19 (11:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:50,c:6                        
                                                                                                                  
arr                   20 (12:FALSE)    --              FALSE  dut.cc,l:42,c:15 -> l:71,c:7                        
                                                                                                                  
i                     20 (12:FALSE)    --              FALSE  dut.cc,l:54,c:12 -> c:26                            
                                                                                                                  
f:dut.cc,l:57,c:21    20 (12:FALSE)    --              FALSE  & c:19                                              
                                                                                                                  
f:dut.cc,l:57,c:28    20 (12:FALSE)    --              FALSE  & c:26                                              
                                                                                                                  
min_idx               20 (12:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> l:56,c:4                         
                                                                                                                  
arr                   24 (15:FALSE)    --              FALSE  dut.cc,l:42,c:15 -> l:64,c:12                       
                                                                                                                  
min_idx               24 (15:FALSE)    --              FALSE  dut.cc,l:53,c:7 -> l:64,c:5                         
                                                                                                                  
j                     24 (15:FALSE)    --              FALSE  dut.cc,l:57,c:13 -> c:31                            
                                                                                                                  
arr                   26 (15:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:64,c:21                       
                                                                                                                  
                      26 (15:TRUE)     --              FALSE  f:dut.cc,l:57,c:32                                  
                                                                                                                  
f:dut.cc,l:57,c:28    26 (15:TRUE)     --              FALSE  & c:26                                              
                                                                                                                  
arr                   28 (15:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:64,c:12                       
                                                                                                                  
operator<             28 (15:TRUE)     --              FALSE  dut.cc,l:64,c:16                                    
                                                                                                                  
f:dut.cc,l:65,c:6     28 (15:TRUE)     --              FALSE  & l:64,c:5                                          
                                                                                                                  
f:dut.cc,l:57,c:26    29 (13:FALSE)    --              FALSE  & min_idx @l:53,c:7                                 
                                                                                                                  
arr                   32 (18:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:69,c:16                       
                                                                                                                  
                      33 (18:TRUE)     --              FALSE  f:dut.cc,l:54,c:27                                  
                                                                                                                  
arr                   33 (18:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:70,c:16                       
                                                                                                                  
f:dut.cc,l:54,c:23    34 (18:TRUE)     --              FALSE  & c:21                                              
                                                                                                                  
arr                   34 (18:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:70,c:7                        
                                                                                                                  
arr                   35 (18:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:71,c:7                        
                                                                                                                  
arr                   38 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:75,c:34                       
                                                                                                                  
arr                   39 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:76,c:34                       
                                                                                                                  
arr                   40 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:77,c:34                       
                                                                                                                  
arr                   41 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:78,c:34                       
                                                                                                                  
arr                   42 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:79,c:34                       
                                                                                                                  
arr                   43 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:80,c:34                       
                                                                                                                  
arr                   44 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:81,c:34                       
                                                                                                                  
arr                   45 (20:TRUE)     --              FALSE  dut.cc,l:42,c:15 -> l:82,c:34                       
                                                                                                                  
output                45 (20:TRUE)     --              FALSE  dut.cc,l:30,c:11 -> l:82,c:3                        
                                                                                                                  
dout.data.put::nb_pu  46 (21:FALSE)    --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  46 (21:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.m_trig_re  46 (21:FALSE)    --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  48 (23:TRUE)     --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
thread1::put          48 (23:TRUE)     --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
