AMDGPU_CP_IRQ_GFX_ME0_PIPE0_EOP,VAR_0
AMDGPU_GFX_NORMAL_MODE,VAR_1
AMDGPU_IRQ_CLIENTID_LEGACY,VAR_2
DRM_ERROR,FUNC_0
GFX8_MEC_HPD_SIZE,VAR_3
INIT_WORK,FUNC_1
VISLANDS30_IV_SRCID_CP_ECC_ERROR,VAR_4
VISLANDS30_IV_SRCID_CP_END_OF_PIPE,VAR_5
VISLANDS30_IV_SRCID_CP_PRIV_INSTR_FAULT,VAR_6
VISLANDS30_IV_SRCID_CP_PRIV_REG_FAULT,VAR_7
VISLANDS30_IV_SRCID_SQ_INTERRUPT_MSG,VAR_8
amdgpu_gfx_is_mec_queue_enabled,FUNC_2
amdgpu_gfx_kiq_init,FUNC_3
amdgpu_gfx_kiq_init_ring,FUNC_4
amdgpu_gfx_mqd_sw_init,FUNC_5
amdgpu_irq_add_id,FUNC_6
amdgpu_ring_init,FUNC_7
gfx_v8_0_compute_ring_init,FUNC_8
gfx_v8_0_gpu_early_init,FUNC_9
gfx_v8_0_init_microcode,FUNC_10
gfx_v8_0_mec_init,FUNC_11
gfx_v8_0_scratch_init,FUNC_12
gfx_v8_0_sq_irq_work_func,VAR_9
sprintf,FUNC_13
stub1,FUNC_14
gfx_v8_0_sw_init,FUNC_15
handle,VAR_10
i,VAR_11
j,VAR_12
k,VAR_13
r,VAR_14
ring_id,VAR_15
ring,VAR_16
kiq,VAR_17
adev,VAR_18
