
-  Quando declaramos uma entrada o saída em SystemVerilog, além de colocar se vai ser I/O, dizemos o tipo.
-  Os principais tipos são:

	1.  bit - assume 0 ou 1;
	2.  logic - assume os valores 0, 1 - x (don't care) ou z (alta impedância);;
	3.  tri-state - admitem alta impedância, mas que podem ter múltiplos acionadores;
		1.  Usado para fazer barramentos.

-  Tipos legados (recomendado não usar!!!)
	-  reg - semelhante ao logic, apresenta capacidade de armazenamento, porém não pode ser entrada, apenas saída;
	-  wire - semelhante ao logic, porém não apresenta capacidade de armazenamento (pode ser tanto entrada como saída).

-  Declaração de Barramentos
	São um conjunto de bits (um vetor de bits basicamente)

```systemverilog
<tipo_da_porta> <tipo_do_dado> [MSB:LSB] nome da porta,
input logic [3:0] a,
```

##### Descrição por Fluxo de Dados

-  Descreve o circuito em termos de expressões (lógicas e aritméticas) que relacionam entradas e saídas;
-  Utiliza a diretiva **assign**;

```systemverilog
assign <saida ou dado intermediario> = (constante, segmento de vetor ou expressao);
```

-  Operadores Lógicos

```systemverilog
assign x = ~a;                 // not
assign y = a & b;              // and
assign z = a | b;              // or
assign q = a & b & c;          // and
assign w = a ^ b;              // xor
```

-  Declaração de Sinais 

	-  Sinais são valores intermediários que são internos aos circuitos;
	-  Os sinais são declarados dentro de um módulo e não podem ser "visualizados" fora deste módulo;
	-  Formato de declaração de um sinal:

```systemverilog
<tipo_do_sinal> nome_do_sinal;
```

Os sinais servem para fazer a ligação de um ponto até outro ponto, ou então para fazer valores intermediários.



















