{"Run":[{"clk": {"type": "clock", "size": 1, "state": 0, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 0}, "branch": {"type": "logic", "size": 32, "state": 0}, "instr": {"type": "logic", "size": 32, "state": 0}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 0}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 10}, "pc4": {"type": "logic", "size": 32, "state": 4}, "branch": {"type": "logic", "size": 32, "state": 18}, "instr": {"type": "logic", "size": 32, "state": 3818946570}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 6}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 11}, "pc4": {"type": "logic", "size": 32, "state": 8}, "branch": {"type": "logic", "size": 32, "state": 13}, "instr": {"type": "logic", "size": 32, "state": 3800600577}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 1}, "rd1": {"type": "logic", "size": 32, "state": 10}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 1100}, "pc4": {"type": "logic", "size": 32, "state": 12}, "branch": {"type": "logic", "size": 32, "state": 2490384}, "instr": {"type": "logic", "size": 32, "state": 3758688664}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": false}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 7}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 2490368}, "rd1": {"type": "logic", "size": 32, "state": 10}, "rd2": {"type": "logic", "size": 32, "state": 110}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 16}, "branch": {"type": "logic", "size": 32, "state": 20}, "instr": {"type": "logic", "size": 32, "state": 3818954752}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 6}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 4294967232}, "pc4": {"type": "logic", "size": 32, "state": 20}, "branch": {"type": "logic", "size": 32, "state": 56}, "instr": {"type": "logic", "size": 32, "state": 3796541472}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 1}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 32}, "rd1": {"type": "logic", "size": 32, "state": 4294967264}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 96}, "pc4": {"type": "logic", "size": 32, "state": 24}, "branch": {"type": "logic", "size": 32, "state": 38}, "instr": {"type": "logic", "size": 32, "state": 3759775754}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 2}, "aluflagwr": {"type": "logic", "size": 1, "state": 1}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 10}, "rd1": {"type": "logic", "size": 32, "state": 110}, "rd2": {"type": "logic", "size": 32, "state": 96}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 1}, "pc4": {"type": "logic", "size": 32, "state": 28}, "branch": {"type": "logic", "size": 32, "state": 40}, "instr": {"type": "logic", "size": 32, "state": 167772162}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 2}, "alus": {"type": "logic", "size": 4, "state": 15}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 8}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 1}, "pc4": {"type": "logic", "size": 32, "state": 32}, "branch": {"type": "logic", "size": 32, "state": 37}, "instr": {"type": "logic", "size": 32, "state": 3818958849}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 6}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 1}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 4}, "pc4": {"type": "logic", "size": 32, "state": 36}, "branch": {"type": "logic", "size": 32, "state": 44}, "instr": {"type": "logic", "size": 32, "state": 3818962948}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 6}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 4}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 4}, "pc4": {"type": "logic", "size": 32, "state": 40}, "branch": {"type": "logic", "size": 32, "state": 44}, "instr": {"type": "logic", "size": 32, "state": 3851202560}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 2}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 1}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 1}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 4}, "rd2": {"type": "logic", "size": 32, "state": 1}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 1}, "pc4": {"type": "logic", "size": 32, "state": 44}, "branch": {"type": "logic", "size": 32, "state": 48}, "instr": {"type": "logic", "size": 32, "state": 3852230656}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 1}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 4}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 1}, "pc4": {"type": "logic", "size": 32, "state": 48}, "branch": {"type": "logic", "size": 32, "state": 40}, "instr": {"type": "logic", "size": 32, "state": 3942645757}, "pcsrc": {"type": "logic", "size": 2, "state": 0}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 0}, "exts": {"type": "logic", "size": 2, "state": 2}, "alus": {"type": "logic", "size": 4, "state": 15}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 4294967284}, "rd1": {"type": "logic", "size": 32, "state": 44}, "rd2": {"type": "logic", "size": 32, "state": 0}},{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 1}, "pc4": {"type": "logic", "size": 32, "state": 44}, "branch": {"type": "logic", "size": 32, "state": 48}, "instr": {"type": "logic", "size": 32, "state": 3852230656}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": true}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 1}, "alus": {"type": "logic", "size": 4, "state": 0}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 0}, "wdbs": {"type": "logic", "size": 1, "state": false}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 4}, "rd2": {"type": "logic", "size": 32, "state": 0}}]}