# mips-verilog
Implementação de um MIPS de ciclo único em VERILOG e demonstração de seu funcionamento através de simulação.
Para a simulação, utilizei um heapsort em assembly que precisei modificar para que o meu processador interpretasse corretamente, utilizando apenas instruções que implementei a interpretação.
