<?xml version="1.0" encoding="utf-8"?>
<!--

-->
<ipxact:component 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org" 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>adv_debug_sys</ipxact:library>
<ipxact:name>adv_dbg_if</ipxact:name>
<ipxact:version>cpu1_tb</ipxact:version>  



<ipxact:componentGenerators>




<ipxact:componentGenerator>
  <ipxact:name>gen_verilog</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*common:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>${SOCGEN_TOOLS}/verilog/gen_verilog</ipxact:generatorExe>
  <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>destination</ipxact:name>
      <ipxact:value>adv_dbg_if_cpu1_tb</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>



</ipxact:componentGenerators>







<ipxact:model>    
<ipxact:modelParameters>
    <ipxact:modelParameter><ipxact:name>JTAG_MODEL_DIVCNT</ipxact:name>     <ipxact:value>4'h4</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>JTAG_MODEL_SIZE</ipxact:name>       <ipxact:value>4</ipxact:value></ipxact:modelParameter>
</ipxact:modelParameters>

       <ipxact:views>

              <ipxact:view>
              <ipxact:name>Params</ipxact:name>
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="adv_debug_sys" 
                                   ipxact:name="adv_dbg_if" 
                                   ipxact:version="cpu1_dut.params"/>  
             </ipxact:vendorExtensions>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>Bfm</ipxact:name>
              <ipxact:hierarchyRef ipxact:vendor="opencores.org" 
                                   ipxact:library="adv_debug_sys" 
                                   ipxact:name="adv_dbg_if" 
                                   ipxact:version="bfm.design"/>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>icarus</ipxact:name>              
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="icarus"/> 
              </ipxact:vendorExtensions>
              </ipxact:view>




              <ipxact:view>
              <ipxact:name>common</ipxact:name><ipxact:envIdentifier>:*common:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-common</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>sim</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-sim</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>

              <ipxact:view>
              <ipxact:name>lint</ipxact:name><ipxact:envIdentifier>:*Lint:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-lint</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>

      </ipxact:views>




</ipxact:model>    





<ipxact:fileSets>




   <ipxact:fileSet>
      <ipxact:name>fs-common</ipxact:name>



      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/tb.cpu1</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType>
        <ipxact:userFileType>fragment</ipxact:userFileType>
      </ipxact:file>








   </ipxact:fileSet>





   <ipxact:fileSet>
      <ipxact:name>fs-sim</ipxact:name>


      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/tb.ext</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType>
        <ipxact:userFileType>fragment</ipxact:userFileType>
      </ipxact:file>




      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/adv_dbg_if_cpu1_tb</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>




   </ipxact:fileSet>


   <ipxact:fileSet>
      <ipxact:name>fs-lint</ipxact:name>
      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/adv_dbg_if_cpu1_tb</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>


   </ipxact:fileSet>





</ipxact:fileSets>





</ipxact:component>
