TimeQuest Timing Analyzer report for lcd1602
Mon Mar 25 17:41:31 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_sys'
 13. Slow 1200mV 85C Model Setup: 'ad:pcf8591|clk_in'
 14. Slow 1200mV 85C Model Hold: 'clk_sys'
 15. Slow 1200mV 85C Model Hold: 'ad:pcf8591|clk_in'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sys'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ad:pcf8591|clk_in'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clk_sys'
 34. Slow 1200mV 0C Model Setup: 'ad:pcf8591|clk_in'
 35. Slow 1200mV 0C Model Hold: 'clk_sys'
 36. Slow 1200mV 0C Model Hold: 'ad:pcf8591|clk_in'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sys'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'ad:pcf8591|clk_in'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'clk_sys'
 54. Fast 1200mV 0C Model Setup: 'ad:pcf8591|clk_in'
 55. Fast 1200mV 0C Model Hold: 'clk_sys'
 56. Fast 1200mV 0C Model Hold: 'ad:pcf8591|clk_in'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sys'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'ad:pcf8591|clk_in'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; lcd1602                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; ad:pcf8591|clk_in ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad:pcf8591|clk_in } ;
; clk_sys           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sys }           ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 143.99 MHz ; 143.99 MHz      ; ad:pcf8591|clk_in ;      ;
; 232.56 MHz ; 232.56 MHz      ; clk_sys           ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+-------------------+---------+---------------+
; Clock             ; Slack   ; End Point TNS ;
+-------------------+---------+---------------+
; clk_sys           ; -15.893 ; -188.208      ;
; ad:pcf8591|clk_in ; -5.945  ; -136.940      ;
+-------------------+---------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_sys           ; -0.091 ; -0.091        ;
; ad:pcf8591|clk_in ; 0.453  ; 0.000         ;
+-------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk_sys           ; -3.000 ; -95.194              ;
; ad:pcf8591|clk_in ; -1.487 ; -49.071              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sys'                                                                                               ;
+---------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; -15.893 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.191      ; 17.075     ;
; -15.819 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.192      ; 17.002     ;
; -15.772 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.191      ; 16.954     ;
; -15.721 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.192      ; 16.904     ;
; -15.717 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.296     ; 16.412     ;
; -15.643 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.295     ; 16.339     ;
; -15.622 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.191      ; 16.804     ;
; -15.596 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.296     ; 16.291     ;
; -15.545 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.295     ; 16.241     ;
; -15.446 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.296     ; 16.141     ;
; -14.694 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.296     ; 15.389     ;
; -14.512 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.296     ; 15.207     ;
; -14.298 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.296     ; 14.993     ;
; -14.079 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.191      ; 15.261     ;
; -13.897 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.191      ; 15.079     ;
; -13.683 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.191      ; 14.865     ;
; -13.594 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.192      ; 14.777     ;
; -13.532 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.194      ; 14.717     ;
; -13.423 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.192      ; 14.606     ;
; -13.356 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.293     ; 14.054     ;
; -13.276 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.295     ; 13.972     ;
; -11.227 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.194      ; 12.412     ;
; -11.175 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.295     ; 11.871     ;
; -8.092  ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.293     ; 8.790      ;
; -5.698  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.175      ; 6.864      ;
; -5.579  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.312     ; 6.258      ;
; -5.350  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.312     ; 6.029      ;
; -4.755  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.175      ; 5.921      ;
; -3.626  ; ad:pcf8591|data_out[0] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.174      ; 4.791      ;
; -3.300  ; lcd1602:U5|state1[3]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 4.220      ;
; -3.252  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 4.174      ;
; -3.247  ; ad:pcf8591|cnt[6]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 4.167      ;
; -3.222  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 4.144      ;
; -3.212  ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.083     ; 4.130      ;
; -3.118  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 4.041      ;
; -3.110  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 4.032      ;
; -3.106  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 4.028      ;
; -3.095  ; lcd1602:U5|state1[4]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.082     ; 4.014      ;
; -3.084  ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.082     ; 4.003      ;
; -3.080  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 4.002      ;
; -3.077  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 3.997      ;
; -3.055  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.415      ; 4.471      ;
; -3.055  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.415      ; 4.471      ;
; -3.046  ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.968      ;
; -3.042  ; lcd1602:U5|state1[1]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.080     ; 3.963      ;
; -3.006  ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.406      ; 4.413      ;
; -2.989  ; ad:pcf8591|cnt[4]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 3.909      ;
; -2.988  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.911      ;
; -2.973  ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.896      ;
; -2.964  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.886      ;
; -2.960  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.882      ;
; -2.930  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.852      ;
; -2.921  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.351      ;
; -2.909  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.831      ;
; -2.905  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.408      ; 4.314      ;
; -2.902  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.332      ;
; -2.891  ; lcd1602:U5|state1[4]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.407      ; 4.299      ;
; -2.879  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[5] ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.808      ;
; -2.879  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.808      ;
; -2.879  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[3] ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.808      ;
; -2.872  ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.794      ;
; -2.872  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.302      ;
; -2.856  ; ad:pcf8591|cnt[7]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 3.776      ;
; -2.854  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.284      ;
; -2.854  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.284      ;
; -2.853  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[7]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.283      ;
; -2.852  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.282      ;
; -2.852  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[10]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.282      ;
; -2.848  ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.770      ;
; -2.843  ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.766      ;
; -2.842  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.765      ;
; -2.834  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.757      ;
; -2.831  ; ad:pcf8591|cnt[1]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 3.751      ;
; -2.826  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.749      ;
; -2.818  ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.740      ;
; -2.818  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.740      ;
; -2.814  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[24]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.736      ;
; -2.793  ; lcd1602:U5|cnt[5]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.716      ;
; -2.788  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.710      ;
; -2.784  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[25]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.706      ;
; -2.769  ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.407      ; 4.177      ;
; -2.767  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.690      ;
; -2.767  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.690      ;
; -2.766  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[7]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.689      ;
; -2.765  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.688      ;
; -2.765  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[10]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.688      ;
; -2.763  ; lcd1602:U5|cnt[5]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.686      ;
; -2.756  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.571     ; 3.186      ;
; -2.754  ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.676      ;
; -2.753  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.573     ; 3.181      ;
; -2.734  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.408      ; 4.143      ;
; -2.727  ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.407      ; 4.135      ;
; -2.726  ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.648      ;
; -2.721  ; ad:pcf8591|cnt[2]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.081     ; 3.641      ;
; -2.721  ; lcd1602:U5|cnt[28]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.080     ; 3.642      ;
; -2.702  ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.079     ; 3.624      ;
; -2.698  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.573     ; 3.126      ;
; -2.697  ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.620      ;
; -2.696  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.619      ;
; -2.696  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.573     ; 3.124      ;
+---------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad:pcf8591|clk_in'                                                                                    ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; -5.945 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 6.834      ;
; -5.791 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 6.680      ;
; -5.751 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 6.640      ;
; -5.719 ; ad:pcf8591|delay[3] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.621      ;
; -5.692 ; ad:pcf8591|delay[1] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.594      ;
; -5.621 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 6.510      ;
; -5.530 ; ad:pcf8591|delay[4] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.432      ;
; -5.510 ; ad:pcf8591|delay[2] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.412      ;
; -5.498 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 6.387      ;
; -5.482 ; ad:pcf8591|delay[5] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.384      ;
; -5.360 ; ad:pcf8591|scl      ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.080     ; 6.281      ;
; -5.331 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.095     ; 6.237      ;
; -5.286 ; ad:pcf8591|delay[0] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.188      ;
; -5.257 ; ad:pcf8591|delay[6] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.159      ;
; -5.240 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.095     ; 6.146      ;
; -5.236 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 6.125      ;
; -5.138 ; ad:pcf8591|delay[7] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.099     ; 6.040      ;
; -5.068 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 5.957      ;
; -4.928 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.831      ;
; -4.928 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.831      ;
; -4.928 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.831      ;
; -4.764 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.667      ;
; -4.764 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.667      ;
; -4.764 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.667      ;
; -4.732 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.635      ;
; -4.724 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.627      ;
; -4.724 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.627      ;
; -4.724 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.627      ;
; -4.722 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.625      ;
; -4.646 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.549      ;
; -4.627 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.547      ;
; -4.615 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.112     ; 5.504      ;
; -4.594 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.497      ;
; -4.594 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.497      ;
; -4.594 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.497      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.558 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.477      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.542 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.461      ;
; -4.471 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.374      ;
; -4.471 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.374      ;
; -4.471 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.374      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.466 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.385      ;
; -4.415 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.318      ;
; -4.381 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.284      ;
; -4.359 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.11   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.262      ;
; -4.356 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.259      ;
; -4.349 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.11   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.252      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.082     ; 5.228      ;
; -4.304 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.224      ;
; -4.304 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.224      ;
; -4.304 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.224      ;
; -4.280 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.183      ;
; -4.273 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.11   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.176      ;
; -4.261 ; ad:pcf8591|delay[5] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.164      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.230 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.166      ;
; -4.213 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.133      ;
; -4.213 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.133      ;
; -4.213 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.081     ; 5.133      ;
; -4.209 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.112      ;
; -4.209 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.112      ;
; -4.209 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.112      ;
; -4.166 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.069      ;
; -4.163 ; ad:pcf8591|delay[6] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.098     ; 5.066      ;
; -4.139 ; ad:pcf8591|ack.01   ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.075      ;
; -4.139 ; ad:pcf8591|ack.01   ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.075      ;
; -4.139 ; ad:pcf8591|ack.01   ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.065     ; 5.075      ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sys'                                                                                                     ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.091 ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in ; clk_sys     ; 0.000        ; 2.595      ; 3.007      ;
; 0.296  ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in ; clk_sys     ; -0.500       ; 2.595      ; 2.894      ;
; 0.453  ; lcd1602:U5|state1[5]      ; lcd1602:U5|state1[5]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; lcd1602:U5|state1[4]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; lcd1602:U5|lcd_rs         ; lcd1602:U5|lcd_rs         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; lcd1602:U5|lcd_en         ; lcd1602:U5|lcd_en         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; lcd1602:U5|lcd_data[7]    ; lcd1602:U5|lcd_data[7]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[0]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; lcd1602:U5|state1[6]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 0.758      ;
; 0.635  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.420      ;
; 0.687  ; ad:pcf8591|start_check[0] ; ad:pcf8591|start_check[1] ; clk_sys           ; clk_sys     ; 0.000        ; 0.099      ; 0.998      ;
; 0.688  ; ad:pcf8591|start_check[1] ; ad:pcf8591|start_check[2] ; clk_sys           ; clk_sys     ; 0.000        ; 0.099      ; 0.999      ;
; 0.743  ; lcd1602:U5|cnt[29]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.100      ; 1.055      ;
; 0.745  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[7]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.038      ;
; 0.748  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.041      ;
; 0.749  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.082      ; 1.043      ;
; 0.756  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.541      ;
; 0.761  ; lcd1602:U5|cnt[15]        ; lcd1602:U5|cnt[15]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; lcd1602:U5|cnt[5]         ; lcd1602:U5|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; lcd1602:U5|cnt[11]        ; lcd1602:U5|cnt[11]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; lcd1602:U5|cnt[19]        ; lcd1602:U5|cnt[19]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; lcd1602:U5|cnt[17]        ; lcd1602:U5|cnt[17]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[21]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[27]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; ad:pcf8591|cnt[3]         ; ad:pcf8591|cnt[3]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; lcd1602:U5|cnt[2]         ; lcd1602:U5|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; lcd1602:U5|cnt[6]         ; lcd1602:U5|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; lcd1602:U5|cnt[9]         ; lcd1602:U5|cnt[9]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; lcd1602:U5|cnt[31]        ; lcd1602:U5|cnt[31]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; lcd1602:U5|cnt[12]        ; lcd1602:U5|cnt[12]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[14]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[23]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[25]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.057      ;
; 0.766  ; lcd1602:U5|cnt[8]         ; lcd1602:U5|cnt[8]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; lcd1602:U5|cnt[30]        ; lcd1602:U5|cnt[30]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.058      ;
; 0.767  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.059      ;
; 0.767  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.059      ;
; 0.767  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.059      ;
; 0.775  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.560      ;
; 0.787  ; lcd1602:U5|cnt[0]         ; lcd1602:U5|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.079      ;
; 0.790  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.083      ;
; 0.897  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.682      ;
; 0.915  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.700      ;
; 0.949  ; ad:pcf8591|cnt[6]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.242      ;
; 0.954  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.247      ;
; 0.954  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.247      ;
; 0.956  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[5]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.249      ;
; 0.956  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[1]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.249      ;
; 0.979  ; lcd1602:U5|state1[5]      ; lcd1602:U5|lcd_data[4]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.271      ;
; 1.008  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.082      ; 1.302      ;
; 1.013  ; lcd1602:U5|state1[5]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.082      ; 1.307      ;
; 1.037  ; lcd1602:U5|state1[6]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.329      ;
; 1.037  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.822      ;
; 1.046  ; lcd1602:U5|state1[0]      ; lcd1602:U5|lcd_en         ; clk_sys           ; clk_sys     ; 0.000        ; 0.077      ; 1.335      ;
; 1.053  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.573      ; 1.838      ;
; 1.066  ; lcd1602:U5|state1[3]      ; lcd1602:U5|lcd_data[6]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.359      ;
; 1.079  ; lcd1602:U5|state1[2]      ; lcd1602:U5|state1[2]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.372      ;
; 1.096  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.389      ;
; 1.096  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.389      ;
; 1.098  ; lcd1602:U5|state1[5]      ; lcd1602:U5|lcd_data[5]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.082      ; 1.392      ;
; 1.098  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[1]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.391      ;
; 1.109  ; lcd1602:U5|state1[2]      ; lcd1602:U5|state1[0]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.402      ;
; 1.109  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[3]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.402      ;
; 1.114  ; lcd1602:U5|state1[3]      ; lcd1602:U5|state1[2]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.407      ;
; 1.114  ; lcd1602:U5|cnt[15]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.082      ; 1.408      ;
; 1.117  ; lcd1602:U5|cnt[5]         ; lcd1602:U5|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; lcd1602:U5|cnt[11]        ; lcd1602:U5|cnt[12]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; lcd1602:U5|cnt[17]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; lcd1602:U5|cnt[19]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; ad:pcf8591|cnt[4]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.410      ;
; 1.119  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.411      ;
; 1.119  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.411      ;
; 1.120  ; ad:pcf8591|cnt[5]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.081      ; 1.413      ;
; 1.125  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[17]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.417      ;
; 1.126  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[15]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[19]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[23]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.418      ;
; 1.127  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[21]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.419      ;
; 1.127  ; lcd1602:U5|cnt[30]        ; lcd1602:U5|cnt[31]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.419      ;
; 1.127  ; lcd1602:U5|cnt[8]         ; lcd1602:U5|cnt[9]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.419      ;
; 1.128  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[27]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.420      ;
; 1.128  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[25]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.420      ;
; 1.133  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.082      ; 1.427      ;
; 1.134  ; lcd1602:U5|cnt[0]         ; lcd1602:U5|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.426      ;
; 1.134  ; lcd1602:U5|cnt[6]         ; lcd1602:U5|cnt[8]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.426      ;
; 1.134  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.426      ;
; 1.135  ; lcd1602:U5|cnt[12]        ; lcd1602:U5|cnt[14]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.427      ;
; 1.135  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.427      ;
; 1.135  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.427      ;
; 1.136  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.428      ;
; 1.137  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[30]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.429      ;
; 1.137  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.429      ;
; 1.137  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.080      ; 1.429      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad:pcf8591|clk_in'                                                                                       ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.453 ; ad:pcf8591|ack.01   ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad:pcf8591|ack.10   ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad:pcf8591|ack.11   ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; ad:pcf8591|ack.00   ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[3]  ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[4]  ; ad:pcf8591|data[4]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[5]  ; ad:pcf8591|data[5]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[6]  ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[7]  ; ad:pcf8591|data[7]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[2]  ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[1]  ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad:pcf8591|data[0]  ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.746      ;
; 0.700 ; ad:pcf8591|data[7]  ; ad:pcf8591|data_out[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 0.992      ;
; 0.730 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.024      ;
; 0.804 ; ad:pcf8591|delay[6] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.098      ;
; 0.808 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.102      ;
; 0.809 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.103      ;
; 0.810 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.104      ;
; 0.825 ; ad:pcf8591|ack.01   ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 1.118      ;
; 0.872 ; ad:pcf8591|ack.10   ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 1.165      ;
; 0.908 ; ad:pcf8591|data[5]  ; ad:pcf8591|data_out[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 1.200      ;
; 1.018 ; ad:pcf8591|data[6]  ; ad:pcf8591|data_out[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.080      ; 1.310      ;
; 1.042 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 1.335      ;
; 1.046 ; ad:pcf8591|data[0]  ; ad:pcf8591|data_out[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.097      ; 1.355      ;
; 1.141 ; ad:pcf8591|data[2]  ; ad:pcf8591|data_out[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.077      ; 1.430      ;
; 1.148 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.442      ;
; 1.157 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.451      ;
; 1.163 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.457      ;
; 1.164 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.458      ;
; 1.165 ; ad:pcf8591|delay[6] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.459      ;
; 1.225 ; ad:pcf8591|data[3]  ; ad:pcf8591|data_out[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.079      ; 1.516      ;
; 1.237 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.079      ; 1.528      ;
; 1.260 ; ad:pcf8591|data[4]  ; ad:pcf8591|data_out[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.079      ; 1.551      ;
; 1.277 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.065      ; 1.554      ;
; 1.288 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.582      ;
; 1.294 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.588      ;
; 1.295 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.589      ;
; 1.297 ; ad:pcf8591|data[1]  ; ad:pcf8591|data_out[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.096      ; 1.605      ;
; 1.297 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.591      ;
; 1.303 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.597      ;
; 1.314 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.608      ;
; 1.379 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.673      ;
; 1.428 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.722      ;
; 1.434 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.728      ;
; 1.437 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.731      ;
; 1.514 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.808      ;
; 1.568 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.862      ;
; 1.641 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 1.935      ;
; 1.712 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.006      ;
; 1.718 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.012      ;
; 1.759 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.053      ;
; 1.781 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.075      ;
; 1.784 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.066      ; 2.062      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.787 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.081      ;
; 1.825 ; ad:pcf8591|delay[7] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.051      ; 2.088      ;
; 1.826 ; ad:pcf8591|delay[0] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.063      ; 2.101      ;
; 1.852 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.146      ;
; 1.858 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.152      ;
; 1.869 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.163      ;
; 1.894 ; ad:pcf8591|delay[5] ; ad:pcf8591|data[4]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.160      ;
; 1.921 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.215      ;
; 1.951 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.245      ;
; 1.954 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.094      ; 2.260      ;
; 1.959 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.225      ;
; 1.960 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.226      ;
; 2.009 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.303      ;
; 2.010 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.065      ; 2.287      ;
; 2.011 ; ad:pcf8591|ack.00   ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.092      ; 2.315      ;
; 2.013 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.050      ; 2.275      ;
; 2.071 ; ad:pcf8591|ack.10   ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.079      ; 2.362      ;
; 2.082 ; ad:pcf8591|ack.00   ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.094      ; 2.388      ;
; 2.086 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.066      ; 2.364      ;
; 2.091 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.385      ;
; 2.127 ; ad:pcf8591|delay[7] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.063      ; 2.402      ;
; 2.135 ; ad:pcf8591|delay[5] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.051      ; 2.398      ;
; 2.149 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.443      ;
; 2.169 ; ad:pcf8591|delay[5] ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.435      ;
; 2.169 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.435      ;
; 2.169 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.435      ;
; 2.177 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.065      ; 2.454      ;
; 2.178 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.444      ;
; 2.181 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.447      ;
; 2.215 ; ad:pcf8591|delay[6] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.063      ; 2.490      ;
; 2.231 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.081      ; 2.524      ;
; 2.231 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.525      ;
; 2.254 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.083      ; 2.549      ;
; 2.255 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.083      ; 2.550      ;
; 2.255 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.050      ; 2.517      ;
; 2.307 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.065      ; 2.584      ;
; 2.309 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.051      ; 2.572      ;
; 2.336 ; ad:pcf8591|delay[6] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.051      ; 2.599      ;
; 2.338 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.050      ; 2.600      ;
; 2.361 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.627      ;
; 2.378 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.054      ; 2.644      ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sys'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_sys ; Rise       ; clk_sys                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|clk_in         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|start_check[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|start_check[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|start_check[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_en         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[6]      ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[0] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[1] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[2] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]    ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_en         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]         ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ad:pcf8591|clk_in'                                                      ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en      ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00      ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01      ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10      ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11      ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0       ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1       ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2       ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en      ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1] ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl         ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl         ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0] ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1] ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]    ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3] ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4] ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5] ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6] ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7] ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00      ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01      ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10      ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11      ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2] ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0       ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1       ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2       ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; pcf8591|scl|clk        ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; 3.137 ; 3.084 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; 2.941 ; 3.269 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; -0.555 ; -0.636 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; -2.038 ; -2.356 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+--------+--------+------------+-------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+--------------+-------------------+--------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise   ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+--------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 8.549  ; 8.468 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 9.850  ; 9.643 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 10.080 ; 9.979 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 8.814  ; 8.642 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 7.510  ; 7.397 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 10.080 ; 9.979 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 7.435  ; 7.307 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 7.731  ; 7.552 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 7.220  ; 7.160 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 7.685  ; 7.509 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 7.480  ; 7.379 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 7.808  ; 7.667 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 7.452  ; 7.304 ; Rise       ; clk_sys           ;
+--------------+-------------------+--------+-------+------------+-------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+--------------+-------------------+-------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+-------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 8.219 ; 8.139 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 9.147 ; 8.902 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 6.969 ; 6.911 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 8.503 ; 8.336 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 7.248 ; 7.139 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 9.771 ; 9.677 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 7.173 ; 7.048 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 7.460 ; 7.287 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 6.969 ; 6.911 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 7.412 ; 7.241 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 7.219 ; 7.121 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 7.536 ; 7.398 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 7.194 ; 7.050 ; Rise       ; clk_sys           ;
+--------------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 8.960 ; 8.846 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 8.586 ; 8.472 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; Data Port ; Clock Port        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 8.573     ; 8.687     ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-----------+-----------+------------+-------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; Data Port ; Clock Port        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 8.210     ; 8.324     ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-----------+-----------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                       ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 152.65 MHz ; 152.65 MHz      ; ad:pcf8591|clk_in ;      ;
; 249.25 MHz ; 249.25 MHz      ; clk_sys           ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+-------------------+---------+---------------+
; Clock             ; Slack   ; End Point TNS ;
+-------------------+---------+---------------+
; clk_sys           ; -14.393 ; -166.366      ;
; ad:pcf8591|clk_in ; -5.551  ; -126.894      ;
+-------------------+---------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_sys           ; -0.063 ; -0.063        ;
; ad:pcf8591|clk_in ; 0.401  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_sys           ; -3.000 ; -95.194             ;
; ad:pcf8591|clk_in ; -1.487 ; -49.071             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sys'                                                                                                ;
+---------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; -14.393 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.200      ; 15.585     ;
; -14.343 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.257     ; 15.078     ;
; -14.324 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.201      ; 15.517     ;
; -14.283 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.200      ; 15.475     ;
; -14.274 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.256     ; 15.010     ;
; -14.236 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.201      ; 15.429     ;
; -14.233 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.257     ; 14.968     ;
; -14.186 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.256     ; 14.922     ;
; -14.153 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.200      ; 15.345     ;
; -14.103 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.257     ; 14.838     ;
; -13.501 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.257     ; 14.236     ;
; -13.256 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.257     ; 13.991     ;
; -13.127 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.257     ; 13.862     ;
; -12.951 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.200      ; 14.143     ;
; -12.706 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.200      ; 13.898     ;
; -12.577 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.200      ; 13.769     ;
; -12.397 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.201      ; 13.590     ;
; -12.250 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.201      ; 13.443     ;
; -12.234 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.256     ; 12.970     ;
; -12.193 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.203      ; 13.388     ;
; -12.143 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.254     ; 12.881     ;
; -10.302 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.256     ; 11.038     ;
; -10.299 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.203      ; 11.494     ;
; -7.344  ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.254     ; 8.082      ;
; -5.283  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.188      ; 6.463      ;
; -5.064  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.269     ; 5.787      ;
; -4.936  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.269     ; 5.659      ;
; -4.377  ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.188      ; 5.557      ;
; -3.407  ; ad:pcf8591|data_out[0] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.187      ; 4.586      ;
; -3.012  ; ad:pcf8591|cnt[6]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.942      ;
; -3.000  ; lcd1602:U5|state1[3]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.930      ;
; -2.885  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.395      ; 4.282      ;
; -2.885  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.395      ; 4.282      ;
; -2.872  ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.074     ; 3.800      ;
; -2.861  ; lcd1602:U5|state1[4]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.073     ; 3.790      ;
; -2.854  ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.073     ; 3.783      ;
; -2.823  ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.385      ; 4.210      ;
; -2.820  ; ad:pcf8591|cnt[4]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.750      ;
; -2.793  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.723      ;
; -2.770  ; lcd1602:U5|state1[1]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.071     ; 3.701      ;
; -2.748  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.678      ;
; -2.736  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.387      ; 4.125      ;
; -2.711  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.641      ;
; -2.706  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.638      ;
; -2.696  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[5] ; clk_sys           ; clk_sys     ; 1.000        ; -0.062     ; 3.636      ;
; -2.696  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.062     ; 3.636      ;
; -2.696  ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[3] ; clk_sys           ; clk_sys     ; 1.000        ; -0.062     ; 3.636      ;
; -2.678  ; ad:pcf8591|cnt[7]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.608      ;
; -2.647  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.579      ;
; -2.646  ; ad:pcf8591|cnt[1]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.576      ;
; -2.642  ; lcd1602:U5|state1[4]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.386      ; 4.030      ;
; -2.624  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.554      ;
; -2.622  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.552      ;
; -2.617  ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.547      ;
; -2.585  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.515      ;
; -2.567  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.540     ; 3.029      ;
; -2.550  ; ad:pcf8591|cnt[2]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.480      ;
; -2.537  ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.386      ; 3.925      ;
; -2.533  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.069     ; 3.466      ;
; -2.522  ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.454      ;
; -2.510  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.442      ;
; -2.502  ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.386      ; 3.890      ;
; -2.500  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.540     ; 2.962      ;
; -2.500  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.540     ; 2.962      ;
; -2.498  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[7]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.540     ; 2.960      ;
; -2.498  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.428      ;
; -2.497  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.540     ; 2.959      ;
; -2.497  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[10]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.540     ; 2.959      ;
; -2.496  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.426      ;
; -2.495  ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.387      ; 3.884      ;
; -2.494  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.538     ; 2.958      ;
; -2.489  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.541     ; 2.950      ;
; -2.483  ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.541     ; 2.944      ;
; -2.466  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.069     ; 3.399      ;
; -2.466  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.069     ; 3.399      ;
; -2.464  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[7]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.069     ; 3.397      ;
; -2.463  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.069     ; 3.396      ;
; -2.463  ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[10]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.069     ; 3.396      ;
; -2.459  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.389      ;
; -2.452  ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.382      ;
; -2.450  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.538     ; 2.914      ;
; -2.449  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.538     ; 2.913      ;
; -2.449  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[7]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.538     ; 2.913      ;
; -2.448  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.538     ; 2.912      ;
; -2.448  ; lcd1602:U5|cnt[29]     ; lcd1602:U5|cnt[10]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.538     ; 2.912      ;
; -2.447  ; lcd1602:U5|state1[3]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.387      ; 3.836      ;
; -2.447  ; lcd1602:U5|state1[3]   ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.387      ; 3.836      ;
; -2.420  ; lcd1602:U5|cnt[28]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.071     ; 3.351      ;
; -2.417  ; lcd1602:U5|state1[1]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.386      ; 3.805      ;
; -2.403  ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.333      ;
; -2.398  ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.328      ;
; -2.395  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.327      ;
; -2.392  ; lcd1602:U5|cnt[27]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.071     ; 3.323      ;
; -2.390  ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_data[7] ; clk_sys           ; clk_sys     ; 1.000        ; -0.078     ; 3.314      ;
; -2.387  ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.317      ;
; -2.385  ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.317      ;
; -2.384  ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.070     ; 3.316      ;
; -2.372  ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.302      ;
; -2.370  ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[24]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.300      ;
; -2.367  ; ad:pcf8591|cnt[0]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.072     ; 3.297      ;
+---------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad:pcf8591|clk_in'                                                                                     ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+
; -5.551 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 6.452      ;
; -5.325 ; ad:pcf8591|delay[1] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 6.237      ;
; -5.315 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 6.216      ;
; -5.302 ; ad:pcf8591|delay[3] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 6.214      ;
; -5.282 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 6.183      ;
; -5.161 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 6.062      ;
; -5.147 ; ad:pcf8591|delay[5] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 6.059      ;
; -5.133 ; ad:pcf8591|delay[2] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 6.045      ;
; -5.123 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 6.024      ;
; -5.115 ; ad:pcf8591|delay[4] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 6.027      ;
; -5.041 ; ad:pcf8591|scl      ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.970      ;
; -5.014 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.929      ;
; -4.904 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 5.805      ;
; -4.842 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.757      ;
; -4.836 ; ad:pcf8591|delay[6] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 5.748      ;
; -4.831 ; ad:pcf8591|delay[0] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 5.743      ;
; -4.783 ; ad:pcf8591|delay[7] ; ad:pcf8591|scl      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.090     ; 5.695      ;
; -4.711 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 5.612      ;
; -4.571 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.486      ;
; -4.571 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.486      ;
; -4.571 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.486      ;
; -4.407 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.322      ;
; -4.345 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.260      ;
; -4.335 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.250      ;
; -4.335 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.250      ;
; -4.335 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.250      ;
; -4.302 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.217      ;
; -4.302 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.217      ;
; -4.302 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.217      ;
; -4.288 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.074     ; 5.216      ;
; -4.263 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.178      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.241 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.170      ;
; -4.181 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.096      ;
; -4.181 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.096      ;
; -4.181 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.096      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.179 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.108      ;
; -4.171 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~en   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.101     ; 5.072      ;
; -4.143 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.058      ;
; -4.143 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.058      ;
; -4.143 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 5.058      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.097 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 5.026      ;
; -4.074 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.989      ;
; -4.073 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.988      ;
; -4.059 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.11   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.974      ;
; -4.034 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.963      ;
; -4.034 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.963      ;
; -4.034 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.963      ;
; -4.011 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.926      ;
; -3.997 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.11   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.912      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.985 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.928      ;
; -3.942 ; ad:pcf8591|delay[5] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.857      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.941 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.870      ;
; -3.929 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.844      ;
; -3.924 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.839      ;
; -3.924 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.839      ;
; -3.924 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.839      ;
; -3.915 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.11   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.830      ;
; -3.904 ; ad:pcf8591|delay[6] ; ad:pcf8591|ack.01   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.819      ;
; -3.862 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~0    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.791      ;
; -3.862 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~1    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.791      ;
; -3.862 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~2    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.073     ; 4.791      ;
; -3.816 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.10   ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.087     ; 4.731      ;
; -3.813 ; ad:pcf8591|ack.01   ; ad:pcf8591|delay[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.756      ;
; -3.813 ; ad:pcf8591|ack.01   ; ad:pcf8591|delay[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.756      ;
; -3.813 ; ad:pcf8591|ack.01   ; ad:pcf8591|delay[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.059     ; 4.756      ;
+--------+---------------------+---------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sys'                                                                                                      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.063 ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in ; clk_sys     ; 0.000        ; 2.384      ; 2.786      ;
; 0.216  ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in ; clk_sys     ; -0.500       ; 2.384      ; 2.565      ;
; 0.402  ; lcd1602:U5|state1[5]      ; lcd1602:U5|state1[5]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; lcd1602:U5|state1[4]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; lcd1602:U5|lcd_rs         ; lcd1602:U5|lcd_rs         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; lcd1602:U5|lcd_en         ; lcd1602:U5|lcd_en         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; lcd1602:U5|lcd_data[7]    ; lcd1602:U5|lcd_data[7]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.669      ;
; 0.417  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[0]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; lcd1602:U5|state1[6]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.684      ;
; 0.563  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.297      ;
; 0.609  ; ad:pcf8591|start_check[0] ; ad:pcf8591|start_check[1] ; clk_sys           ; clk_sys     ; 0.000        ; 0.089      ; 0.893      ;
; 0.637  ; ad:pcf8591|start_check[1] ; ad:pcf8591|start_check[2] ; clk_sys           ; clk_sys     ; 0.000        ; 0.089      ; 0.921      ;
; 0.655  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.389      ;
; 0.676  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.073      ; 0.944      ;
; 0.685  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.419      ;
; 0.688  ; lcd1602:U5|cnt[29]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.090      ; 0.973      ;
; 0.693  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[7]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.960      ;
; 0.698  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.965      ;
; 0.705  ; lcd1602:U5|cnt[5]         ; lcd1602:U5|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.972      ;
; 0.705  ; lcd1602:U5|cnt[15]        ; lcd1602:U5|cnt[15]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; lcd1602:U5|cnt[11]        ; lcd1602:U5|cnt[11]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; lcd1602:U5|cnt[19]        ; lcd1602:U5|cnt[19]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[21]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; lcd1602:U5|cnt[17]        ; lcd1602:U5|cnt[17]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[27]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.974      ;
; 0.708  ; lcd1602:U5|cnt[6]         ; lcd1602:U5|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; lcd1602:U5|cnt[9]         ; lcd1602:U5|cnt[9]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; lcd1602:U5|cnt[31]        ; lcd1602:U5|cnt[31]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[23]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[25]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; ad:pcf8591|cnt[3]         ; ad:pcf8591|cnt[3]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.976      ;
; 0.710  ; lcd1602:U5|cnt[2]         ; lcd1602:U5|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[14]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; lcd1602:U5|cnt[12]        ; lcd1602:U5|cnt[12]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.978      ;
; 0.712  ; lcd1602:U5|cnt[8]         ; lcd1602:U5|cnt[8]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; lcd1602:U5|cnt[30]        ; lcd1602:U5|cnt[30]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.979      ;
; 0.713  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 0.980      ;
; 0.733  ; lcd1602:U5|cnt[0]         ; lcd1602:U5|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.000      ;
; 0.735  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.002      ;
; 0.783  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.517      ;
; 0.808  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.542      ;
; 0.859  ; ad:pcf8591|cnt[6]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.126      ;
; 0.876  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.143      ;
; 0.876  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.143      ;
; 0.877  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[1]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.144      ;
; 0.895  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[5]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.162      ;
; 0.902  ; lcd1602:U5|state1[5]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.073      ; 1.170      ;
; 0.906  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.640      ;
; 0.922  ; lcd1602:U5|state1[6]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.071      ; 1.188      ;
; 0.923  ; lcd1602:U5|state1[5]      ; lcd1602:U5|lcd_data[4]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.071      ; 1.189      ;
; 0.926  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.660      ;
; 0.932  ; lcd1602:U5|state1[0]      ; lcd1602:U5|lcd_en         ; clk_sys           ; clk_sys     ; 0.000        ; 0.068      ; 1.195      ;
; 0.934  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.073      ; 1.202      ;
; 0.972  ; lcd1602:U5|state1[3]      ; lcd1602:U5|lcd_data[6]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.239      ;
; 0.991  ; lcd1602:U5|state1[5]      ; lcd1602:U5|lcd_data[5]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.073      ; 1.259      ;
; 0.993  ; lcd1602:U5|state1[2]      ; lcd1602:U5|state1[2]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.260      ;
; 1.007  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.274      ;
; 1.007  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.274      ;
; 1.008  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[1]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.275      ;
; 1.017  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[3]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.284      ;
; 1.021  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.539      ; 1.755      ;
; 1.025  ; lcd1602:U5|cnt[15]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.074      ; 1.294      ;
; 1.027  ; lcd1602:U5|cnt[5]         ; lcd1602:U5|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.294      ;
; 1.027  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[23]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.294      ;
; 1.028  ; lcd1602:U5|state1[3]      ; lcd1602:U5|state1[2]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[15]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[17]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; lcd1602:U5|cnt[11]        ; lcd1602:U5|cnt[12]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; lcd1602:U5|cnt[19]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[19]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[21]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.296      ;
; 1.030  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[27]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030  ; lcd1602:U5|cnt[8]         ; lcd1602:U5|cnt[9]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030  ; lcd1602:U5|cnt[30]        ; lcd1602:U5|cnt[31]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.297      ;
; 1.031  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[25]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; lcd1602:U5|cnt[17]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; ad:pcf8591|cnt[4]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.299      ;
; 1.033  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.300      ;
; 1.033  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.300      ;
; 1.035  ; lcd1602:U5|state1[1]      ; lcd1602:U5|lcd_data[1]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.073      ; 1.303      ;
; 1.035  ; lcd1602:U5|state1[1]      ; lcd1602:U5|lcd_data[3]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.073      ; 1.303      ;
; 1.035  ; ad:pcf8591|cnt[5]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.302      ;
; 1.042  ; lcd1602:U5|cnt[6]         ; lcd1602:U5|cnt[8]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.309      ;
; 1.042  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.074      ; 1.311      ;
; 1.042  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.309      ;
; 1.043  ; lcd1602:U5|cnt[0]         ; lcd1602:U5|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.310      ;
; 1.044  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.311      ;
; 1.045  ; lcd1602:U5|state1[2]      ; lcd1602:U5|state1[0]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.312      ;
; 1.045  ; lcd1602:U5|cnt[12]        ; lcd1602:U5|cnt[14]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.312      ;
; 1.045  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.312      ;
; 1.046  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[30]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.072      ; 1.313      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad:pcf8591|clk_in'                                                                                        ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.401 ; ad:pcf8591|ack.01   ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad:pcf8591|ack.10   ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad:pcf8591|ack.11   ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ad:pcf8591|ack.00   ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[3]  ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[4]  ; ad:pcf8591|data[4]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[5]  ; ad:pcf8591|data[5]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[6]  ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[7]  ; ad:pcf8591|data[7]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[2]  ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[1]  ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad:pcf8591|data[0]  ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.669      ;
; 0.646 ; ad:pcf8591|data[7]  ; ad:pcf8591|data_out[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 0.913      ;
; 0.649 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 0.917      ;
; 0.744 ; ad:pcf8591|delay[6] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.012      ;
; 0.751 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.019      ;
; 0.754 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.022      ;
; 0.756 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.024      ;
; 0.771 ; ad:pcf8591|ack.01   ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.039      ;
; 0.807 ; ad:pcf8591|ack.10   ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.075      ;
; 0.842 ; ad:pcf8591|data[5]  ; ad:pcf8591|data_out[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 1.109      ;
; 0.903 ; ad:pcf8591|data[6]  ; ad:pcf8591|data_out[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.072      ; 1.170      ;
; 0.938 ; ad:pcf8591|data[0]  ; ad:pcf8591|data_out[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.085      ; 1.218      ;
; 0.967 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.235      ;
; 1.031 ; ad:pcf8591|data[2]  ; ad:pcf8591|data_out[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.069      ; 1.295      ;
; 1.049 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.317      ;
; 1.063 ; ad:pcf8591|delay[6] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.331      ;
; 1.066 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.334      ;
; 1.073 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.341      ;
; 1.076 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.344      ;
; 1.111 ; ad:pcf8591|data[3]  ; ad:pcf8591|data_out[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.071      ; 1.377      ;
; 1.139 ; ad:pcf8591|data[4]  ; ad:pcf8591|data_out[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.071      ; 1.405      ;
; 1.150 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.059      ; 1.404      ;
; 1.165 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.070      ; 1.430      ;
; 1.170 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.438      ;
; 1.171 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.439      ;
; 1.172 ; ad:pcf8591|data[1]  ; ad:pcf8591|data_out[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.084      ; 1.451      ;
; 1.176 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.444      ;
; 1.183 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.451      ;
; 1.188 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.456      ;
; 1.195 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.463      ;
; 1.226 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.494      ;
; 1.293 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.561      ;
; 1.298 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.566      ;
; 1.310 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.578      ;
; 1.373 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.641      ;
; 1.415 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.683      ;
; 1.466 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.734      ;
; 1.530 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.798      ;
; 1.573 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.841      ;
; 1.588 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.856      ;
; 1.598 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.058      ; 1.851      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.628 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.896      ;
; 1.637 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.905      ;
; 1.652 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.920      ;
; 1.657 ; ad:pcf8591|delay[0] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.056      ; 1.908      ;
; 1.662 ; ad:pcf8591|delay[7] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.046      ; 1.903      ;
; 1.695 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.963      ;
; 1.700 ; ad:pcf8591|delay[5] ; ad:pcf8591|data[4]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 1.944      ;
; 1.710 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 1.978      ;
; 1.733 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.001      ;
; 1.748 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.016      ;
; 1.749 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 1.993      ;
; 1.749 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 1.993      ;
; 1.766 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.085      ; 2.046      ;
; 1.810 ; ad:pcf8591|ack.00   ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.082      ; 2.087      ;
; 1.835 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.044      ; 2.074      ;
; 1.847 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.059      ; 2.101      ;
; 1.852 ; ad:pcf8591|ack.10   ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.070      ; 2.117      ;
; 1.855 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.123      ;
; 1.868 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.058      ; 2.121      ;
; 1.869 ; ad:pcf8591|ack.00   ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.085      ; 2.149      ;
; 1.870 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.138      ;
; 1.900 ; ad:pcf8591|delay[5] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.046      ; 2.141      ;
; 1.962 ; ad:pcf8591|delay[7] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.056      ; 2.213      ;
; 1.964 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 2.208      ;
; 1.964 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 2.208      ;
; 1.966 ; ad:pcf8591|delay[5] ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 2.210      ;
; 1.977 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.245      ;
; 1.979 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 2.223      ;
; 1.979 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 2.223      ;
; 1.990 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.059      ; 2.244      ;
; 1.992 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.260      ;
; 2.004 ; ad:pcf8591|delay[6] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.056      ; 2.255      ;
; 2.008 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.075      ; 2.278      ;
; 2.008 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.075      ; 2.278      ;
; 2.026 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.073      ; 2.294      ;
; 2.061 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.059      ; 2.315      ;
; 2.079 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.046      ; 2.320      ;
; 2.081 ; ad:pcf8591|delay[6] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.046      ; 2.322      ;
; 2.105 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.044      ; 2.344      ;
; 2.110 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.049      ; 2.354      ;
; 2.124 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.044      ; 2.363      ;
; 2.154 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.046      ; 2.395      ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sys'                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_sys ; Rise       ; clk_sys                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|clk_in         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|start_check[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|start_check[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; ad:pcf8591|start_check[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_en         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sys ; Rise       ; lcd1602:U5|state1[6]      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]        ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]    ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]    ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]        ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[0] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[1] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[2] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_en         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[0]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[1]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[2]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[3]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[4]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[5]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|state1[6]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|clk_in         ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]         ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ad:pcf8591|clk_in'                                                                ;
+--------+--------------+----------------+------------------+-------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en               ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00               ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01               ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10               ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11               ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2]          ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0                ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1                ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2                ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en               ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3]          ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4]          ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5]          ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6]          ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7]          ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]             ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]             ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0]          ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1]          ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl                  ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl                  ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0]          ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1]          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]              ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3]          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4]          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5]          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6]          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7]          ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]             ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]             ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01               ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10               ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11               ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0                ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1                ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2                ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en               ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00               ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2]          ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; pcf8591|clk_in~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+-------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; 3.019 ; 2.876 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; 2.670 ; 2.777 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; -0.536 ; -0.682 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; -1.842 ; -1.962 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+--------+--------+------------+-------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+--------------+-------------------+-------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+-------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 7.860 ; 7.618 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 9.091 ; 8.691 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 9.204 ; 8.940 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 8.113 ; 7.822 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 6.891 ; 6.666 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 9.204 ; 8.940 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 6.800 ; 6.587 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 7.100 ; 6.803 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 6.611 ; 6.453 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 7.031 ; 6.772 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 6.861 ; 6.644 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 7.162 ; 6.916 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 6.818 ; 6.588 ; Rise       ; clk_sys           ;
+--------------+-------------------+-------+-------+------------+-------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+--------------+-------------------+-------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+-------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 7.533 ; 7.299 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 8.418 ; 8.000 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 6.365 ; 6.212 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 7.807 ; 7.526 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 6.634 ; 6.417 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 8.901 ; 8.650 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 6.542 ; 6.337 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 6.834 ; 6.548 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 6.365 ; 6.212 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 6.764 ; 6.515 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 6.605 ; 6.395 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 6.893 ; 6.656 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 6.563 ; 6.341 ; Rise       ; clk_sys           ;
+--------------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 8.250 ; 8.157 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 7.892 ; 7.799 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; Data Port ; Clock Port        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 7.690     ; 7.783     ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-----------+-----------+------------+-------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; Data Port ; Clock Port        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 7.351     ; 7.444     ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-----------+-----------+------------+-------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_sys           ; -6.222 ; -49.566       ;
; ad:pcf8591|clk_in ; -2.286 ; -43.170       ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Fast 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_sys           ; -0.209 ; -0.209        ;
; ad:pcf8591|clk_in ; 0.187  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_sys           ; -3.000 ; -69.138             ;
; ad:pcf8591|clk_in ; -1.000 ; -33.000             ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sys'                                                                                               ;
+--------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; -6.222 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.088      ; 7.287      ;
; -6.208 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.089      ; 7.274      ;
; -6.167 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.088      ; 7.232      ;
; -6.157 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.088      ; 7.222      ;
; -6.131 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.089      ; 7.197      ;
; -6.116 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.109     ; 6.984      ;
; -6.102 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.108     ; 6.971      ;
; -6.052 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.109     ; 6.920      ;
; -6.051 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.109     ; 6.919      ;
; -6.018 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.108     ; 6.887      ;
; -5.662 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.109     ; 6.530      ;
; -5.620 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.109     ; 6.488      ;
; -5.498 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.109     ; 6.366      ;
; -5.411 ; ad:pcf8591|data_out[5] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.088      ; 6.476      ;
; -5.369 ; ad:pcf8591|data_out[6] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.088      ; 6.434      ;
; -5.247 ; ad:pcf8591|data_out[7] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.088      ; 6.312      ;
; -5.183 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.089      ; 6.249      ;
; -5.176 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.092      ; 6.245      ;
; -5.167 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.089      ; 6.233      ;
; -5.062 ; ad:pcf8591|data_out[4] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.108     ; 5.931      ;
; -5.050 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.105     ; 5.922      ;
; -4.212 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.092      ; 5.281      ;
; -4.205 ; ad:pcf8591|data_out[3] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.108     ; 5.074      ;
; -2.852 ; ad:pcf8591|data_out[2] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.105     ; 3.724      ;
; -1.954 ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.081      ; 3.012      ;
; -1.791 ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[1] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.116     ; 2.652      ;
; -1.736 ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[3] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; -0.116     ; 2.597      ;
; -1.485 ; ad:pcf8591|data_out[1] ; lcd1602:U5|lcd_data[2] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.081      ; 2.543      ;
; -1.026 ; ad:pcf8591|data_out[0] ; lcd1602:U5|lcd_data[0] ; ad:pcf8591|clk_in ; clk_sys     ; 1.000        ; 0.080      ; 2.083      ;
; -0.919 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.871      ;
; -0.915 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.867      ;
; -0.852 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.804      ;
; -0.848 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.800      ;
; -0.847 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.799      ;
; -0.839 ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.168      ; 1.994      ;
; -0.839 ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[2] ; clk_sys           ; clk_sys     ; 1.000        ; 0.168      ; 1.994      ;
; -0.838 ; lcd1602:U5|state1[3]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.036     ; 1.789      ;
; -0.823 ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.776      ;
; -0.803 ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.038     ; 1.752      ;
; -0.801 ; ad:pcf8591|cnt[6]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.036     ; 1.752      ;
; -0.785 ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.738      ;
; -0.783 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.735      ;
; -0.780 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.732      ;
; -0.779 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.731      ;
; -0.770 ; lcd1602:U5|state1[6]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.161      ; 1.918      ;
; -0.765 ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.717      ;
; -0.756 ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.709      ;
; -0.749 ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.036     ; 1.700      ;
; -0.742 ; lcd1602:U5|state1[1]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.694      ;
; -0.737 ; lcd1602:U5|state1[4]   ; lcd1602:U5|lcd_rs      ; clk_sys           ; clk_sys     ; 1.000        ; -0.037     ; 1.687      ;
; -0.737 ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.689      ;
; -0.730 ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.682      ;
; -0.726 ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.678      ;
; -0.723 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.235     ; 1.475      ;
; -0.722 ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.163      ; 1.872      ;
; -0.719 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.235     ; 1.471      ;
; -0.718 ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.671      ;
; -0.717 ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.670      ;
; -0.716 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.668      ;
; -0.715 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[25]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.667      ;
; -0.714 ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[5] ; clk_sys           ; clk_sys     ; 1.000        ; -0.029     ; 1.672      ;
; -0.714 ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.029     ; 1.672      ;
; -0.714 ; lcd1602:U5|lcd_clk_en  ; lcd1602:U5|lcd_data[3] ; clk_sys           ; clk_sys     ; 1.000        ; -0.029     ; 1.672      ;
; -0.712 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.664      ;
; -0.711 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[24]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; ad:pcf8591|cnt[4]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.036     ; 1.662      ;
; -0.698 ; lcd1602:U5|state1[2]   ; lcd1602:U5|lcd_data[1] ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.651      ;
; -0.698 ; lcd1602:U5|cnt[5]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.651      ;
; -0.694 ; lcd1602:U5|cnt[5]      ; lcd1602:U5|cnt[30]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.647      ;
; -0.688 ; lcd1602:U5|state1[4]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.162      ; 1.837      ;
; -0.687 ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.640      ;
; -0.686 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.236     ; 1.437      ;
; -0.669 ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.621      ;
; -0.666 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.236     ; 1.417      ;
; -0.662 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.236     ; 1.413      ;
; -0.662 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.236     ; 1.413      ;
; -0.662 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[7]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.236     ; 1.413      ;
; -0.662 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[10]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.236     ; 1.413      ;
; -0.660 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[29]     ; clk_sys           ; clk_sys     ; 1.000        ; 0.156      ; 1.803      ;
; -0.658 ; lcd1602:U5|cnt[7]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.610      ;
; -0.651 ; lcd1602:U5|cnt[13]     ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.235     ; 1.403      ;
; -0.650 ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.603      ;
; -0.649 ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[26]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.602      ;
; -0.648 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[25]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.600      ;
; -0.647 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[23]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.599      ;
; -0.644 ; lcd1602:U5|cnt[3]      ; lcd1602:U5|cnt[24]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.596      ;
; -0.643 ; lcd1602:U5|cnt[1]      ; lcd1602:U5|cnt[22]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.595      ;
; -0.637 ; lcd1602:U5|cnt[15]     ; lcd1602:U5|lcd_clk_en  ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.589      ;
; -0.632 ; ad:pcf8591|cnt[1]      ; ad:pcf8591|clk_in      ; clk_sys           ; clk_sys     ; 1.000        ; -0.036     ; 1.583      ;
; -0.630 ; lcd1602:U5|state1[5]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.162      ; 1.779      ;
; -0.629 ; lcd1602:U5|cnt[4]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.581      ;
; -0.626 ; lcd1602:U5|cnt[5]      ; lcd1602:U5|cnt[28]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.579      ;
; -0.620 ; lcd1602:U5|cnt[6]      ; lcd1602:U5|cnt[31]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.573      ;
; -0.620 ; lcd1602:U5|cnt[2]      ; lcd1602:U5|cnt[27]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.573      ;
; -0.619 ; lcd1602:U5|state1[1]   ; lcd1602:U5|lcd_data[0] ; clk_sys           ; clk_sys     ; 1.000        ; 0.162      ; 1.768      ;
; -0.619 ; lcd1602:U5|cnt[0]      ; lcd1602:U5|cnt[25]     ; clk_sys           ; clk_sys     ; 1.000        ; -0.034     ; 1.572      ;
; -0.617 ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[1]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.569      ;
; -0.613 ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[3]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.565      ;
; -0.613 ; lcd1602:U5|cnt[15]     ; lcd1602:U5|cnt[4]      ; clk_sys           ; clk_sys     ; 1.000        ; -0.035     ; 1.565      ;
+--------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad:pcf8591|clk_in'                                                                                        ;
+--------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; -2.286 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 3.220      ;
; -2.078 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 3.012      ;
; -2.053 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 2.987      ;
; -1.983 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 2.917      ;
; -1.932 ; ad:pcf8591|delay[3] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.873      ;
; -1.918 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 2.852      ;
; -1.905 ; ad:pcf8591|delay[1] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.846      ;
; -1.894 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.044     ; 2.837      ;
; -1.894 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 2.828      ;
; -1.889 ; ad:pcf8591|delay[2] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.830      ;
; -1.879 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 2.813      ;
; -1.850 ; ad:pcf8591|delay[4] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.791      ;
; -1.840 ; ad:pcf8591|delay[5] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.781      ;
; -1.836 ; ad:pcf8591|scl      ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.787      ;
; -1.821 ; ad:pcf8591|delay[6] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.762      ;
; -1.791 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.044     ; 2.734      ;
; -1.760 ; ad:pcf8591|delay[7] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.701      ;
; -1.728 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.670      ;
; -1.728 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.670      ;
; -1.728 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.670      ;
; -1.678 ; ad:pcf8591|delay[0] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.046     ; 2.619      ;
; -1.555 ; ad:pcf8591|delay[7] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.053     ; 2.489      ;
; -1.553 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.495      ;
; -1.530 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.472      ;
; -1.525 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.467      ;
; -1.520 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.462      ;
; -1.520 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.462      ;
; -1.520 ; ad:pcf8591|delay[3] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.462      ;
; -1.497 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.439      ;
; -1.497 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.439      ;
; -1.497 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.439      ;
; -1.494 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.037     ; 2.444      ;
; -1.439 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.381      ;
; -1.439 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.381      ;
; -1.439 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.381      ;
; -1.407 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.349      ;
; -1.402 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.344      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.349      ;
; -1.389 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.331      ;
; -1.384 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.326      ;
; -1.379 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.321      ;
; -1.379 ; ad:pcf8591|delay[3] ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.321      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.375 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.326      ;
; -1.374 ; ad:pcf8591|delay[2] ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.316      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.370 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.321      ;
; -1.360 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.302      ;
; -1.360 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.302      ;
; -1.360 ; ad:pcf8591|delay[5] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.302      ;
; -1.336 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.287      ;
; -1.336 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.287      ;
; -1.336 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.287      ;
; -1.336 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.278      ;
; -1.336 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.278      ;
; -1.336 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.278      ;
; -1.321 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.263      ;
; -1.321 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.263      ;
; -1.321 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.263      ;
; -1.307 ; ad:pcf8591|delay[5] ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.249      ;
; -1.299 ; ad:pcf8591|delay[6] ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.241      ;
; -1.269 ; ad:pcf8591|delay[3] ; ad:pcf8591|data_out[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.049     ; 2.207      ;
; -1.269 ; ad:pcf8591|delay[3] ; ad:pcf8591|data_out[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.049     ; 2.207      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.268 ; ad:pcf8591|ack.10   ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.027     ; 2.228      ;
; -1.256 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.045     ; 2.198      ;
; -1.253 ; ad:pcf8591|ack.11   ; ad:pcf8591|data_out[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.040     ; 2.200      ;
; -1.253 ; ad:pcf8591|ack.11   ; ad:pcf8591|data_out[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.040     ; 2.200      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
; -1.252 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1.000        ; -0.036     ; 2.203      ;
+--------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sys'                                                                                                      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.209 ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in ; clk_sys     ; 0.000        ; 1.178      ; 1.188      ;
; 0.187  ; lcd1602:U5|state1[5]      ; lcd1602:U5|state1[5]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|state1[4]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|lcd_rs         ; lcd1602:U5|lcd_rs         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|lcd_en         ; lcd1602:U5|lcd_en         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcd1602:U5|lcd_data[7]    ; lcd1602:U5|lcd_data[7]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[0]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; lcd1602:U5|state1[6]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.314      ;
; 0.261  ; ad:pcf8591|start_check[0] ; ad:pcf8591|start_check[1] ; clk_sys           ; clk_sys     ; 0.000        ; 0.043      ; 0.388      ;
; 0.264  ; ad:pcf8591|start_check[1] ; ad:pcf8591|start_check[2] ; clk_sys           ; clk_sys     ; 0.000        ; 0.043      ; 0.391      ;
; 0.267  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.586      ;
; 0.292  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.413      ;
; 0.297  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[7]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.417      ;
; 0.297  ; lcd1602:U5|cnt[29]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.044      ; 0.425      ;
; 0.299  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.419      ;
; 0.303  ; lcd1602:U5|cnt[15]        ; lcd1602:U5|cnt[15]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.423      ;
; 0.304  ; lcd1602:U5|cnt[5]         ; lcd1602:U5|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; lcd1602:U5|cnt[6]         ; lcd1602:U5|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; lcd1602:U5|cnt[11]        ; lcd1602:U5|cnt[11]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; lcd1602:U5|cnt[31]        ; lcd1602:U5|cnt[31]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; lcd1602:U5|cnt[2]         ; lcd1602:U5|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[8]         ; lcd1602:U5|cnt[8]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[9]         ; lcd1602:U5|cnt[9]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[14]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; lcd1602:U5|cnt[17]        ; lcd1602:U5|cnt[17]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; lcd1602:U5|cnt[19]        ; lcd1602:U5|cnt[19]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[21]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[27]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; ad:pcf8591|cnt[3]         ; ad:pcf8591|cnt[3]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; lcd1602:U5|cnt[12]        ; lcd1602:U5|cnt[12]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[23]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[25]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; lcd1602:U5|cnt[30]        ; lcd1602:U5|cnt[30]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.428      ;
; 0.309  ; lcd1602:U5|cnt[28]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.428      ;
; 0.316  ; lcd1602:U5|cnt[0]         ; lcd1602:U5|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.436      ;
; 0.318  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.637      ;
; 0.320  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[4]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.440      ;
; 0.333  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.652      ;
; 0.367  ; ad:pcf8591|cnt[6]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.487      ;
; 0.378  ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in         ; ad:pcf8591|clk_in ; clk_sys     ; -0.500       ; 1.178      ; 1.275      ;
; 0.383  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[5]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.503      ;
; 0.385  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.704      ;
; 0.395  ; lcd1602:U5|state1[5]      ; lcd1602:U5|lcd_data[4]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.514      ;
; 0.395  ; lcd1602:U5|state1[5]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.516      ;
; 0.396  ; lcd1602:U5|state1[0]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.517      ;
; 0.398  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.518      ;
; 0.398  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.717      ;
; 0.399  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.519      ;
; 0.401  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[1]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.521      ;
; 0.406  ; lcd1602:U5|state1[6]      ; lcd1602:U5|state1[1]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.525      ;
; 0.413  ; lcd1602:U5|state1[0]      ; lcd1602:U5|lcd_en         ; clk_sys           ; clk_sys     ; 0.000        ; 0.031      ; 0.528      ;
; 0.427  ; lcd1602:U5|state1[3]      ; lcd1602:U5|lcd_data[6]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.547      ;
; 0.438  ; lcd1602:U5|state1[5]      ; lcd1602:U5|lcd_data[5]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.559      ;
; 0.443  ; lcd1602:U5|state1[2]      ; lcd1602:U5|state1[0]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.563      ;
; 0.445  ; lcd1602:U5|state1[2]      ; lcd1602:U5|state1[2]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.565      ;
; 0.451  ; lcd1602:U5|state1[3]      ; lcd1602:U5|state1[2]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.571      ;
; 0.451  ; lcd1602:U5|cnt[15]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.770      ;
; 0.452  ; ad:pcf8591|cnt[4]         ; ad:pcf8591|cnt[4]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.572      ;
; 0.453  ; lcd1602:U5|cnt[5]         ; lcd1602:U5|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; lcd1602:U5|cnt[11]        ; lcd1602:U5|cnt[12]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[0]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; lcd1602:U5|cnt[21]        ; lcd1602:U5|cnt[22]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; lcd1602:U5|cnt[17]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; lcd1602:U5|cnt[19]        ; lcd1602:U5|cnt[20]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; lcd1602:U5|cnt[27]        ; lcd1602:U5|cnt[28]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[5]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; lcd1602:U5|state1[1]      ; lcd1602:U5|state1[6]      ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; lcd1602:U5|cnt[23]        ; lcd1602:U5|cnt[24]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; lcd1602:U5|cnt[25]        ; lcd1602:U5|cnt[26]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; ad:pcf8591|cnt[2]         ; ad:pcf8591|cnt[3]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; ad:pcf8591|cnt[7]         ; ad:pcf8591|cnt[1]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; ad:pcf8591|cnt[5]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.578      ;
; 0.461  ; lcd1602:U5|state1[4]      ; lcd1602:U5|lcd_data[4]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; lcd1602:U5|state1[4]      ; lcd1602:U5|lcd_data[6]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; ad:pcf8591|cnt[4]         ; ad:pcf8591|cnt[6]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.581      ;
; 0.463  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[29]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.235      ; 0.782      ;
; 0.464  ; lcd1602:U5|state1[1]      ; lcd1602:U5|lcd_data[1]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; lcd1602:U5|state1[1]      ; lcd1602:U5|lcd_data[3]    ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[15]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; lcd1602:U5|cnt[8]         ; lcd1602:U5|cnt[9]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[17]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; lcd1602:U5|cnt[22]        ; lcd1602:U5|cnt[23]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; lcd1602:U5|cnt[30]        ; lcd1602:U5|cnt[31]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; lcd1602:U5|cnt[0]         ; lcd1602:U5|cnt[2]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; lcd1602:U5|cnt[6]         ; lcd1602:U5|cnt[8]         ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; lcd1602:U5|cnt[18]        ; lcd1602:U5|cnt[19]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; lcd1602:U5|cnt[20]        ; lcd1602:U5|cnt[21]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; lcd1602:U5|cnt[24]        ; lcd1602:U5|cnt[25]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; lcd1602:U5|cnt[14]        ; lcd1602:U5|cnt[16]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; lcd1602:U5|cnt[26]        ; lcd1602:U5|cnt[27]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; lcd1602:U5|cnt[12]        ; lcd1602:U5|cnt[14]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; lcd1602:U5|cnt[16]        ; lcd1602:U5|cnt[18]        ; clk_sys           ; clk_sys     ; 0.000        ; 0.035      ; 0.587      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad:pcf8591|clk_in'                                                                                        ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.187 ; ad:pcf8591|ack.00   ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|ack.01   ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|ack.10   ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|ack.11   ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[3]  ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[4]  ; ad:pcf8591|data[4]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[5]  ; ad:pcf8591|data[5]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[6]  ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[7]  ; ad:pcf8591|data[7]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[2]  ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[1]  ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad:pcf8591|data[0]  ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.307      ;
; 0.267 ; ad:pcf8591|data[7]  ; ad:pcf8591|data_out[7] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.387      ;
; 0.282 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.402      ;
; 0.326 ; ad:pcf8591|delay[6] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.446      ;
; 0.329 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.450      ;
; 0.332 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; ad:pcf8591|ack.01   ; ad:pcf8591|ack.10      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.453      ;
; 0.339 ; ad:pcf8591|data[5]  ; ad:pcf8591|data_out[5] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.459      ;
; 0.357 ; ad:pcf8591|ack.10   ; ad:pcf8591|ack.11      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.477      ;
; 0.404 ; ad:pcf8591|data[6]  ; ad:pcf8591|data_out[6] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.037      ; 0.525      ;
; 0.405 ; ad:pcf8591|data[0]  ; ad:pcf8591|data_out[0] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.045      ; 0.534      ;
; 0.429 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.549      ;
; 0.439 ; ad:pcf8591|data[2]  ; ad:pcf8591|data_out[2] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.033      ; 0.556      ;
; 0.475 ; ad:pcf8591|data[3]  ; ad:pcf8591|data_out[3] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.599      ;
; 0.479 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.599      ;
; 0.481 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.601      ;
; 0.484 ; ad:pcf8591|data[4]  ; ad:pcf8591|data_out[4] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.604      ;
; 0.484 ; ad:pcf8591|delay[6] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.604      ;
; 0.493 ; ad:pcf8591|data[1]  ; ad:pcf8591|data_out[1] ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.044      ; 0.621      ;
; 0.493 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.035      ; 0.612      ;
; 0.520 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.640      ;
; 0.526 ; ad:pcf8591|delay[6] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.027      ; 0.637      ;
; 0.535 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.655      ;
; 0.542 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.662      ;
; 0.544 ; ad:pcf8591|delay[5] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.664      ;
; 0.545 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.665      ;
; 0.545 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.665      ;
; 0.608 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.728      ;
; 0.608 ; ad:pcf8591|delay[3] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.728      ;
; 0.611 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.731      ;
; 0.620 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.740      ;
; 0.674 ; ad:pcf8591|delay[0] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.794      ;
; 0.678 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.798      ;
; 0.681 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.801      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[0]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[1]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; ad:pcf8591|delay[7] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.811      ;
; 0.693 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.813      ;
; 0.696 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.816      ;
; 0.740 ; ad:pcf8591|delay[0] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.026      ; 0.850      ;
; 0.742 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.028      ; 0.854      ;
; 0.744 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.864      ;
; 0.747 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.867      ;
; 0.759 ; ad:pcf8591|delay[4] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.879      ;
; 0.761 ; ad:pcf8591|delay[7] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.020      ; 0.865      ;
; 0.769 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[2]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.889      ;
; 0.793 ; ad:pcf8591|delay[5] ; ad:pcf8591|data[4]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 0.900      ;
; 0.802 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 0.909      ;
; 0.803 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 0.910      ;
; 0.810 ; ad:pcf8591|delay[2] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.930      ;
; 0.829 ; ad:pcf8591|ack.00   ; ad:pcf8591|sda~2       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.043      ; 0.956      ;
; 0.832 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[3]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.952      ;
; 0.835 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[4]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 0.955      ;
; 0.857 ; ad:pcf8591|ack.00   ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.042      ; 0.983      ;
; 0.860 ; ad:pcf8591|delay[5] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.020      ; 0.964      ;
; 0.860 ; ad:pcf8591|ack.10   ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.028      ; 0.972      ;
; 0.863 ; ad:pcf8591|delay[0] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.019      ; 0.966      ;
; 0.863 ; ad:pcf8591|ack.10   ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.035      ; 0.982      ;
; 0.874 ; ad:pcf8591|ack.00   ; ad:pcf8591|ack.01      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.043      ; 1.001      ;
; 0.880 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 0.987      ;
; 0.882 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 0.989      ;
; 0.882 ; ad:pcf8591|delay[2] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.027      ; 0.993      ;
; 0.891 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.039      ; 1.014      ;
; 0.892 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.039      ; 1.015      ;
; 0.894 ; ad:pcf8591|delay[6] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.026      ; 1.004      ;
; 0.898 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[5]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 1.018      ;
; 0.901 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[6]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 1.021      ;
; 0.905 ; ad:pcf8591|delay[7] ; ad:pcf8591|scl         ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.026      ; 1.015      ;
; 0.920 ; ad:pcf8591|ack.01   ; ad:pcf8591|sda~0       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 1.040      ;
; 0.928 ; ad:pcf8591|delay[5] ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 1.035      ;
; 0.934 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[3]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 1.041      ;
; 0.934 ; ad:pcf8591|delay[7] ; ad:pcf8591|data[2]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 1.041      ;
; 0.955 ; ad:pcf8591|delay[4] ; ad:pcf8591|sda~1       ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.027      ; 1.066      ;
; 0.956 ; ad:pcf8591|delay[4] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.020      ; 1.060      ;
; 0.963 ; ad:pcf8591|delay[6] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.020      ; 1.067      ;
; 0.964 ; ad:pcf8591|delay[1] ; ad:pcf8591|delay[7]    ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.036      ; 1.084      ;
; 0.965 ; ad:pcf8591|delay[0] ; ad:pcf8591|data[6]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.023      ; 1.072      ;
; 0.968 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[1]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.039      ; 1.091      ;
; 0.970 ; ad:pcf8591|ack.00   ; ad:pcf8591|data[0]     ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.039      ; 1.093      ;
; 0.971 ; ad:pcf8591|delay[1] ; ad:pcf8591|sda~en      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.019      ; 1.074      ;
; 0.976 ; ad:pcf8591|delay[1] ; ad:pcf8591|ack.00      ; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 0.000        ; 0.020      ; 1.080      ;
+-------+---------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sys'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_sys ; Rise       ; clk_sys                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|clk_in         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|start_check[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|start_check[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; ad:pcf8591|start_check[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_en         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|lcd_rs         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_sys ; Rise       ; lcd1602:U5|state1[6]      ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[13]        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[29]        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[0]    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_data[2]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[0] ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[1] ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|start_check[2] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[0]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[1]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[2]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[3]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[4]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[5]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[6]         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|cnt[7]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; ad:pcf8591|clk_in         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[10]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[16]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[17]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[18]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[19]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[1]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[20]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[21]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[22]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[23]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[24]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[25]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[26]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[27]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[28]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[30]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[31]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[3]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[4]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|cnt[7]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_sys ; Rise       ; lcd1602:U5|lcd_clk_en     ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ad:pcf8591|clk_in'                                                       ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en      ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]     ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00      ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]     ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]     ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]    ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl         ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11      ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0       ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1       ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2       ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.01      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.10      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.11      ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~0       ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~1       ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~2       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|ack.00      ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[5]     ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[7]     ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[0] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[2] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[3] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[4] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[5] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[6] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[7] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[0]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[1]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[2]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[3]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[4]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[5]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[6]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|delay[7]    ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|scl         ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|sda~en      ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[0]     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[1]     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[2]     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[3]     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[4]     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data[6]     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ad:pcf8591|clk_in ; Rise       ; ad:pcf8591|data_out[1] ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ad:pcf8591|clk_in ; Rise       ; pcf8591|data[0]|clk    ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; 1.339 ; 1.744 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; 1.385 ; 2.086 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; -0.281 ; -0.578 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; -1.010 ; -1.676 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+--------+--------+------------+-------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+--------------+-------------------+-------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+-------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 3.930 ; 4.080 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 4.460 ; 4.664 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 4.862 ; 5.035 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 4.051 ; 4.186 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 3.503 ; 3.609 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 4.862 ; 5.035 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 3.444 ; 3.529 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 3.578 ; 3.681 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 3.380 ; 3.483 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 3.545 ; 3.638 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 3.474 ; 3.586 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 3.620 ; 3.722 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 3.463 ; 3.540 ; Rise       ; clk_sys           ;
+--------------+-------------------+-------+-------+------------+-------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+--------------+-------------------+-------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+-------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 3.787 ; 3.931 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 4.162 ; 4.333 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 3.275 ; 3.375 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 3.916 ; 4.045 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 3.393 ; 3.495 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 4.733 ; 4.901 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 3.334 ; 3.416 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 3.465 ; 3.565 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 3.275 ; 3.375 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 3.431 ; 3.520 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 3.365 ; 3.473 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 3.501 ; 3.600 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 3.351 ; 3.425 ; Rise       ; clk_sys           ;
+--------------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 4.029 ; 4.015 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 3.881 ; 3.867 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; Data Port ; Clock Port        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 4.144     ; 4.158     ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-----------+-----------+------------+-------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; Data Port ; Clock Port        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-----------+-----------+------------+-------------------+
; sda       ; ad:pcf8591|clk_in ; 3.991     ; 4.005     ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-----------+-----------+------------+-------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+--------------------+----------+--------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack   ; -15.893  ; -0.209 ; N/A      ; N/A     ; -3.000              ;
;  ad:pcf8591|clk_in ; -5.945   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
;  clk_sys           ; -15.893  ; -0.209 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS    ; -325.148 ; -0.209 ; 0.0      ; 0.0     ; -144.265            ;
;  ad:pcf8591|clk_in ; -136.940 ; 0.000  ; N/A      ; N/A     ; -49.071             ;
;  clk_sys           ; -188.208 ; -0.209 ; N/A      ; N/A     ; -95.194             ;
+--------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; 3.137 ; 3.084 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; 2.941 ; 3.269 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; rst_n     ; ad:pcf8591|clk_in ; -0.281 ; -0.578 ; Rise       ; ad:pcf8591|clk_in ;
; sda       ; ad:pcf8591|clk_in ; -1.010 ; -1.676 ; Rise       ; ad:pcf8591|clk_in ;
+-----------+-------------------+--------+--------+------------+-------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+--------------+-------------------+--------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise   ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+--------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 8.549  ; 8.468 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 9.850  ; 9.643 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 10.080 ; 9.979 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 8.814  ; 8.642 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 7.510  ; 7.397 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 10.080 ; 9.979 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 7.435  ; 7.307 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 7.731  ; 7.552 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 7.220  ; 7.160 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 7.685  ; 7.509 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 7.480  ; 7.379 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 7.808  ; 7.667 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 7.452  ; 7.304 ; Rise       ; clk_sys           ;
+--------------+-------------------+--------+-------+------------+-------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+--------------+-------------------+-------+-------+------------+-------------------+
; Data Port    ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+--------------+-------------------+-------+-------+------------+-------------------+
; scl          ; ad:pcf8591|clk_in ; 3.787 ; 3.931 ; Rise       ; ad:pcf8591|clk_in ;
; sda          ; ad:pcf8591|clk_in ; 4.162 ; 4.333 ; Rise       ; ad:pcf8591|clk_in ;
; lcd_data[*]  ; clk_sys           ; 3.275 ; 3.375 ; Rise       ; clk_sys           ;
;  lcd_data[0] ; clk_sys           ; 3.916 ; 4.045 ; Rise       ; clk_sys           ;
;  lcd_data[1] ; clk_sys           ; 3.393 ; 3.495 ; Rise       ; clk_sys           ;
;  lcd_data[2] ; clk_sys           ; 4.733 ; 4.901 ; Rise       ; clk_sys           ;
;  lcd_data[3] ; clk_sys           ; 3.334 ; 3.416 ; Rise       ; clk_sys           ;
;  lcd_data[4] ; clk_sys           ; 3.465 ; 3.565 ; Rise       ; clk_sys           ;
;  lcd_data[5] ; clk_sys           ; 3.275 ; 3.375 ; Rise       ; clk_sys           ;
;  lcd_data[6] ; clk_sys           ; 3.431 ; 3.520 ; Rise       ; clk_sys           ;
;  lcd_data[7] ; clk_sys           ; 3.365 ; 3.473 ; Rise       ; clk_sys           ;
; lcd_en       ; clk_sys           ; 3.501 ; 3.600 ; Rise       ; clk_sys           ;
; lcd_rs       ; clk_sys           ; 3.351 ; 3.425 ; Rise       ; clk_sys           ;
+--------------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rw        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_sys                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1863     ; 0        ; 0        ; 0        ;
; ad:pcf8591|clk_in ; clk_sys           ; 1073270  ; 1        ; 0        ; 0        ;
; clk_sys           ; clk_sys           ; 1176     ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; ad:pcf8591|clk_in ; ad:pcf8591|clk_in ; 1863     ; 0        ; 0        ; 0        ;
; ad:pcf8591|clk_in ; clk_sys           ; 1073270  ; 1        ; 0        ; 0        ;
; clk_sys           ; clk_sys           ; 1176     ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Mar 25 17:41:28 2019
Info: Command: quartus_sta lcd1602 -c lcd1602
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lcd1602.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sys clk_sys
    Info (332105): create_clock -period 1.000 -name ad:pcf8591|clk_in ad:pcf8591|clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.893      -188.208 clk_sys 
    Info (332119):    -5.945      -136.940 ad:pcf8591|clk_in 
Info (332146): Worst-case hold slack is -0.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.091        -0.091 clk_sys 
    Info (332119):     0.453         0.000 ad:pcf8591|clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.194 clk_sys 
    Info (332119):    -1.487       -49.071 ad:pcf8591|clk_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.393      -166.366 clk_sys 
    Info (332119):    -5.551      -126.894 ad:pcf8591|clk_in 
Info (332146): Worst-case hold slack is -0.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.063        -0.063 clk_sys 
    Info (332119):     0.401         0.000 ad:pcf8591|clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.194 clk_sys 
    Info (332119):    -1.487       -49.071 ad:pcf8591|clk_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.222       -49.566 clk_sys 
    Info (332119):    -2.286       -43.170 ad:pcf8591|clk_in 
Info (332146): Worst-case hold slack is -0.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.209        -0.209 clk_sys 
    Info (332119):     0.187         0.000 ad:pcf8591|clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -69.138 clk_sys 
    Info (332119):    -1.000       -33.000 ad:pcf8591|clk_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Mon Mar 25 17:41:31 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


