# TUM-GERMAN-ERA-Projekt-Logarithmierer-VHDL-2016
Am 25.07.2016 schloss ich mit meiner Gruppe erfolgreich das Rechnerarchitektur Projekt mit einer finalen Abschlusspr√§sentation, die sehr gut Bewertet wurde.
