# Constru√ß√£o da Porta L√≥gica AND no Xilinx

Este reposit√≥rio cont√©m a implementa√ß√£o de uma **porta l√≥gica AND** utilizando o software **Xilinx** (Vivado ou ISE). O projeto foi desenvolvido como parte de estudos em l√≥gica digital, eletr√¥nica ou arquitetura de computadores.

## üí° Objetivo

Construir e simular uma **porta l√≥gica AND** utilizando ferramentas de desenvolvimento HDL (Hardware Description Language), com foco em:

- Modelagem da l√≥gica em **VHDL** ou **Verilog**
- Simula√ß√£o funcional da porta AND
- Gera√ß√£o de waveform (forma de onda)
- (Opcional) S√≠ntese e implementa√ß√£o em FPGA

## üõ†Ô∏è Ferramentas Utilizadas

- **Xilinx Vivado** ou **Xilinx ISE Design Suite**
- Linguagem de descri√ß√£o de hardware: **VHDL** ou **Verilog**
- (Opcional) Simulador integrado (ISim, Vivado Simulator)
