Partition Merge report for part1
Tue Jun 20 11:30:33 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Tue Jun 20 11:30:33 2023       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; part1                                       ;
; Top-level Entity Name           ; part1                                       ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 1306                                        ;
; Total pins                      ; 53                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 18,688                                      ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                        ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; Name                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; CLOCK_50             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                            ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; counter[0]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[0]                          ; N/A     ;
; counter[0]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[0]                          ; N/A     ;
; counter[10]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[10]                         ; N/A     ;
; counter[10]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[10]                         ; N/A     ;
; counter[11]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[11]                         ; N/A     ;
; counter[11]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[11]                         ; N/A     ;
; counter[12]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[12]                         ; N/A     ;
; counter[12]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[12]                         ; N/A     ;
; counter[13]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[13]                         ; N/A     ;
; counter[13]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[13]                         ; N/A     ;
; counter[14]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[14]                         ; N/A     ;
; counter[14]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[14]                         ; N/A     ;
; counter[15]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[15]                         ; N/A     ;
; counter[15]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[15]                         ; N/A     ;
; counter[16]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[16]                         ; N/A     ;
; counter[16]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[16]                         ; N/A     ;
; counter[17]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[17]                         ; N/A     ;
; counter[17]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[17]                         ; N/A     ;
; counter[18]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[18]                         ; N/A     ;
; counter[18]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[18]                         ; N/A     ;
; counter[19]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[19]                         ; N/A     ;
; counter[19]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[19]                         ; N/A     ;
; counter[1]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[1]                          ; N/A     ;
; counter[1]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[1]                          ; N/A     ;
; counter[20]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[20]                         ; N/A     ;
; counter[20]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[20]                         ; N/A     ;
; counter[21]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[21]                         ; N/A     ;
; counter[21]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[21]                         ; N/A     ;
; counter[22]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[22]                         ; N/A     ;
; counter[22]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[22]                         ; N/A     ;
; counter[23]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[23]                         ; N/A     ;
; counter[23]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[23]                         ; N/A     ;
; counter[2]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[2]                          ; N/A     ;
; counter[2]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[2]                          ; N/A     ;
; counter[3]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[3]                          ; N/A     ;
; counter[3]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[3]                          ; N/A     ;
; counter[4]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[4]                          ; N/A     ;
; counter[4]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[4]                          ; N/A     ;
; counter[5]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[5]                          ; N/A     ;
; counter[5]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[5]                          ; N/A     ;
; counter[6]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[6]                          ; N/A     ;
; counter[6]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[6]                          ; N/A     ;
; counter[7]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[7]                          ; N/A     ;
; counter[7]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[7]                          ; N/A     ;
; counter[8]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[8]                          ; N/A     ;
; counter[8]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[8]                          ; N/A     ;
; counter[9]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[9]                          ; N/A     ;
; counter[9]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; counter[9]                          ; N/A     ;
; stop[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[0]                             ; N/A     ;
; stop[0]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[0]                             ; N/A     ;
; stop[10]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[10]                            ; N/A     ;
; stop[10]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[10]                            ; N/A     ;
; stop[11]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[11]                            ; N/A     ;
; stop[11]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[11]                            ; N/A     ;
; stop[12]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[12]                            ; N/A     ;
; stop[12]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[12]                            ; N/A     ;
; stop[13]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[13]                            ; N/A     ;
; stop[13]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[13]                            ; N/A     ;
; stop[14]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[14]                            ; N/A     ;
; stop[14]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[14]                            ; N/A     ;
; stop[15]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[15]                            ; N/A     ;
; stop[15]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[15]                            ; N/A     ;
; stop[16]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[16]                            ; N/A     ;
; stop[16]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[16]                            ; N/A     ;
; stop[17]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[17]                            ; N/A     ;
; stop[17]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[17]                            ; N/A     ;
; stop[18]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[18]                            ; N/A     ;
; stop[18]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[18]                            ; N/A     ;
; stop[19]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[19]                            ; N/A     ;
; stop[19]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[19]                            ; N/A     ;
; stop[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[1]                             ; N/A     ;
; stop[1]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[1]                             ; N/A     ;
; stop[20]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[20]                            ; N/A     ;
; stop[20]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[20]                            ; N/A     ;
; stop[21]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[21]                            ; N/A     ;
; stop[21]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[21]                            ; N/A     ;
; stop[22]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[22]                            ; N/A     ;
; stop[22]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[22]                            ; N/A     ;
; stop[23]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[23]                            ; N/A     ;
; stop[23]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[23]                            ; N/A     ;
; stop[24]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[24]                            ; N/A     ;
; stop[24]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[24]                            ; N/A     ;
; stop[25]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[25]                            ; N/A     ;
; stop[25]             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[25]                            ; N/A     ;
; stop[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[2]                             ; N/A     ;
; stop[2]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[2]                             ; N/A     ;
; stop[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[3]                             ; N/A     ;
; stop[3]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[3]                             ; N/A     ;
; stop[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[4]                             ; N/A     ;
; stop[4]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[4]                             ; N/A     ;
; stop[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[5]                             ; N/A     ;
; stop[5]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[5]                             ; N/A     ;
; stop[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[6]                             ; N/A     ;
; stop[6]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[6]                             ; N/A     ;
; stop[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[7]                             ; N/A     ;
; stop[7]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[7]                             ; N/A     ;
; stop[8]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[8]                             ; N/A     ;
; stop[8]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[8]                             ; N/A     ;
; stop[9]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[9]                             ; N/A     ;
; stop[9]              ; post-fitting  ; connected ; Top                            ; post-synthesis    ; stop[9]                             ; N/A     ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 263   ; 60               ; 444                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 465   ; 90               ; 270                            ; 0                              ;
;     -- 7 input functions                    ; 3     ; 1                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 80    ; 13               ; 65                             ; 0                              ;
;     -- 5 input functions                    ; 83    ; 24               ; 78                             ; 0                              ;
;     -- 4 input functions                    ; 92    ; 15               ; 22                             ; 0                              ;
;     -- <=3 input functions                  ; 207   ; 37               ; 105                            ; 0                              ;
; Memory ALUT usage                           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 343   ; 90               ; 873                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
;                                             ;       ;                  ;                                ;                                ;
; I/O pins                                    ; 50    ; 0                ; 0                              ; 3                              ;
; I/O registers                               ; 0     ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 12288 ; 0                ; 6400                           ; 0                              ;
; Total block memory implementation bits      ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 340   ; 133              ; 1375                           ; 1                              ;
;     -- Registered Input Connections         ; 250   ; 109              ; 992                            ; 0                              ;
;     -- Output Connections                   ; 651   ; 275              ; 34                             ; 889                            ;
;     -- Registered Output Connections        ; 100   ; 275              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 5482  ; 917              ; 4847                           ; 905                            ;
;     -- Registered Connections               ; 2258  ; 741              ; 3438                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 2     ; 0                ; 650                            ; 339                            ;
;     -- sld_hub:auto_hub                     ; 0     ; 20               ; 266                            ; 122                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 650   ; 266              ; 64                             ; 429                            ;
;     -- hard_block:auto_generated_inst       ; 339   ; 122              ; 429                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 10    ; 45               ; 219                            ; 6                              ;
;     -- Output Ports                         ; 46    ; 62               ; 115                            ; 11                             ;
;     -- Bidir Ports                          ; 1     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 13               ; 105                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 101                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 54                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 68                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 103                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; AUD_ADCDAT                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_BCLK                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_DACDAT                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_DACLRCK                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_XCK                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK2_50                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FPGA_I2C_SCLK                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FPGA_I2C_SDAT                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SDAT~output       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 759            ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 825            ;
;     -- 7 input functions                    ; 4              ;
;     -- 6 input functions                    ; 158            ;
;     -- 5 input functions                    ; 185            ;
;     -- 4 input functions                    ; 129            ;
;     -- <=3 input functions                  ; 349            ;
;                                             ;                ;
; Dedicated logic registers                   ; 1306           ;
;                                             ;                ;
; I/O pins                                    ; 53             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 18688          ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 989            ;
; Total fan-out                               ; 10074          ;
; Average fan-out                             ; 4.21           ;
+---------------------------------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                                                                                        ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; audio_codec:codec|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072 ; None ;
; audio_codec:codec|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072 ; None ;
; audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072 ; None ;
; audio_codec:codec|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_8ba1:auto_generated|a_dpfifo_r2a1:dpfifo|altsyncram_p3i1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072 ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gb84:auto_generated|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; 128          ; 50           ; 128          ; 50           ; 6400 ; None ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Tue Jun 20 11:30:32 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off part1 -c part1 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 133 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 16 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 1845 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 10 input pins
    Info (21059): Implemented 46 output pins
    Info (21060): Implemented 1 bidirectional pins
    Info (21061): Implemented 1640 logic cells
    Info (21064): Implemented 146 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4772 megabytes
    Info: Processing ended: Tue Jun 20 11:30:33 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


