sch2hdl,-intstyle,ise,-family,spartan6,-verilog,C:/usr/FPGA3/Mod4_A1/Mod4_A1.vf,-w,C:/usr/FPGA3/Mod4_A1/Mod4_A1.sch
