---
layout: post
title:  "Reason of Using High-K Dielectrics"
date:   2020-06-14T14:25:52-05:00
author: Gyujun Jeong
categories: Academics
---

<br>
&nbsp;&nbsp;&nbsp;&nbsp;Modern CMOS의 performance 향상은 주로 물리적인 scaling을 통해서 발전하였다. Device의 크기를 반도체 공정 기술의 발전을 보여주는 Moore’s Law와 같이 줄여 가면서, gate와 채널 사이에 있는 dielectric 의 scaling 문제가 불거지기 시작했다. Gate length와 같이 dielectric의 scaling또한 매 technology node마다 0.75배씩 감소시켜야 했다. Device의 크기가 줄수록 dielectric의 두께도 줄여가면서 그에 해당하는 여러 가지 부작용이 발생하게 되었고, 엔지니어들은 이를 해결하기 위한 방안을 모색하기 시작하였다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;특히, channel length와 더불어 gate oxide의 두께와 junction depth는 short channel effect를 줄이기 위하여 scaling되어 왔다. 먼저gate oxide의 두께를 scaling하는 이유에 대해서 알아보자. 수식적으로 생각해 보면, Drain current는 Charge와 velocity의 곱에 비례하고, charge는 Cox*(Vgs-Vt)에 비례하게 된다. 따라서Gate oxide의 두께를 scaling하면, Cox가 커지게 되고, 이는 동일 전압을 걸어주어도 더 큰 전류를 얻을 수 있다는 의미이다.
<br>
![alt text]({{ site.baseurl }}/assets/images/gyulab/ru1.PNG "image"){:.profile}
<br>
&nbsp;&nbsp;&nbsp;&nbsp;Gate oxide, 특히 SiO2의 두께는 CMOS 기술의 발전에 따라 0.75배씩 감소 되어 왔다. 하지만2000년도 초반, 다양한 기술적 한계로 인해 gate oxide의 두께는 그간의 발전속도에 비해 점점 느려지게 되었고, Figure 1에서와 같이 SiO2 gate oxide scaling은 한계에 부딪히게 되었다. 기존의 두꺼운 dielectric에서는 적당한 thickness를 유지하면서 dielectric을 통과하는 leakage current가 나타나지 않게 할 수 있었다. 하지만 device의 크기를 줄여나가면서 dielectric의 두께를 줄이게 되면서, gate oxide의 두께는 atomic layer 몇 층 수준으로 매우 얇아지게 되었다. 예를 들어, 45nm technology에서 필요한 SiO2 gate oxide의 두께는 약 1nm이고, 이는 수 atomic layer 두께에 불과했다. SiO2 gate oxide는 gate tunneling과 같은 현상이 일어나 gate leakage를 control할 수 없는 상황에 이르게 되어 더 이상 절연막으로써 동작할 수 없게 되었고, 새로운 oxide 물질의 필요성이 대두되었다. 또한, leakage current 뿐만 아니라 dopant penetration, dielectric breakdown, gate oxide defect, oxide film nonuniformity, reliability 문제 등 아주 다양한 side effect들을 낳게 되었다. 이러한 문제를 해결하기 위해 새로운 oxide 물질을 찾는 방향으로 gate stack technology의 발전이 이루어졌다. 이제 SiO2 Gate stack 기술이 직면했던 한계에 대해서 조금 더 자세히 다루어보고자 한다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;Gate oxide 물질인 SiO2의 두께가 scaling되면서 생기는 가장 큰 문제는 gate direct tunneling에 의한 gate leakage current이다. Polysilicon gate depletion이나 boron penetration과 같은 문제도 있으나, 주된 문제인 gate leakage current에 대해 주요하게 다루고자 한다. 
<br>
![alt text]({{ site.baseurl }}/assets/images/gyulab/ru2.PNG "image"){:.profile}
<br>
&nbsp;&nbsp;&nbsp;&nbsp;새로운 oxide 물질을 이용한 gate stack technology에 대해서 이야기하기 전 알아두어야 할 개념인 EOT (Equivalent oxide thickness)에 대하여 알아보고자 한다. EOT는 이름의 의미와 같이 oxide의 유효 두께를 나타내는 지표이다. 즉, Oxide물질을 High-K 물질로 사용했을 때, 같은 효과를 내는 데 필요한 유효 SiO2 두께를 나타내는 지표이다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;예를 들어, gate oxide 물질로 SiO2(ε_SiO2=3.9) 1nm와 같은 효과를 내기 위해서는, High-K material인 HfO2 (ε_HfO2= 22) 5.6nm의 두께를 가질 수 있다. 이렇게 되면 더 두꺼운 두께로도 같은 Capacitance를 가질 수 있기 때문에, gate leakage current를 줄일 수 있게 된다.
<br>
![alt text]({{ site.baseurl }}/assets/images/gyulab/ru3.PNG "image"){:.profile}
<br>
&nbsp;&nbsp;&nbsp;&nbsp;SiO2 gate oxide를 이용한Device의 발전은 oxide 두께를 얇게 함으로써 gate capacitance를 높여 소자 성능을 향상시키는 쪽으로 이루어졌는데, 그 결과 gate leakage라는 문제가 대두되었고, 결국 gate oxide의 두께를 다시 두껍게 해야 되는 상황에 직면하게 되었다. 하지만 기존의 SiO2의 두께를 줄이지 않으면, MOS Capacitor의 Capacitance가 줄게 되어 충분한 drain 전류를 얻을 수 없게 되었다. 이러한 Trade-off relation으로 인해 엔지니어들은 dielectric의 두께를 얇게 하면서도 capacitance를 유지할 수 있는 방법을 고안하기 시작하였다. 즉, EOT를 유지하기 위한 방법을 모색하기 시작하였다. 결국, 다른 oxide 물질을 이용하여 두께를 두껍게 하는 대신, 유전율이 높은 High-K gate oxide 물질을 통해 gate leakage는 줄이고, gate capacitance는 유지하면서 device의 performance degradation 없이 scaling할 수 있게 되었다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;하지만 문제는 그렇게 간단하지 않았다. ‘해답 없는 문제는 없고, 문제 없는 해답은 없다’ 라는 반도체 공정의 지혜가 있다. 즉, 새로운 solution은 또 다른 문제를 야기하고, 문제가 있으면 반드시 solution이 존재한다. 이를 반복하면서 CMOS process는 무한히 발전해왔다. 우리는 앞으로 이를 BJ’s Law라고 말할 것이다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;BJ’s Law에 따라, 새로운 해법으로 등장한 High-K dielectric은 또다른 문제를 야기하였다. 유전율만 높다고 해서 gate oxide material이 될 수는 없다. Gate oxide material이 되기 위해서는 여러 가지 까다로운 조건을 만족해야 한다. 먼저 높은 유전율과 Bandgap을 가져야 한다. 또한 공정 시 높은 purity를 가진 oxide 형성이 가능해야 하고, oxide-dielectric interface가 깨끗해야 한다. 마지막으로 Si를 이용한 기존 공정에 호환 가능하여야 한다. 즉, 높은 공정 온도에 durable해야 하고, 공정 환경에 contaminate되지 않아야 한다. 위의 조건들을 만족할 수 있는 gate oxide에 대한 연구가 지속되어 왔고, 위의 조건을 만족하기 위한 여러 가지 High-K dielectric 후보들이 나오게 되었다.
<br>
<br>
1)	Silicon Nitroxide
<br>
![alt text]({{ site.baseurl }}/assets/images/gyulab/ru4.PNG "image"){:.profile}
<br>
&nbsp;&nbsp;&nbsp;&nbsp;Silicon Nitroxide는 SiO2를 N-ambient (NH3, N2O 등)에서 thermal nitridation을 통해 얻을 수 있다. Silicon nitroxide를 gate dielectric으로 사용하면, gate dielectric의 reliability를 높일 수 있고, 앞서 언급한 poly-Si로부터의 dopant penetration을 효과적으로 막을 수 있었다. 하지만 유전율이 높지 않아 scaling을 충분히 시키지 못한다는 단점이 있어 이후에는 사용하지 않게 되었다.
<br>
<br>
2)	Silicon Nitride<br>
&nbsp;&nbsp;&nbsp;&nbsp;Silicon Nitride는 SiO2보다 유전율이 약 2배 크기 때문에 Silicon Nitroxide에 비해 scaling에 유리하다. 하지만 Silicon oxidization을 통해 SiO2를 만들 때 보다 dangling bond가 많아져interface 특성이 좋지 않다. 즉, 높은 농도의 interface trap과 charge가 생기게 된다. 따라서 silicon nitride를 silicon과 SiO2의 interface처럼 기를 수 있는 기술이 필요하였다. 이는 스탠포드 Saraswat 연구팀에서 개발한 RTA (Rapid Thermal Annealing) 방식을 통해 아주 얇고 interface 품질이 좋은silicon nitride를 구현할 수 있게 된다. 하지만 이 방법은 섭씨 약 1100~1200도의 매우 높은 온도를 요구하기 때문에, 이러한 높은 thermal budget이 문제가 되었고, 현재는 Backend process에서 배웠던 것과 같이 Barrier material로 사용하게 되었다.
<br>
<br>
3)	High-K metal oxides (e.g., Al2O3, HfO2, ZrO2)<br>
&nbsp;&nbsp;&nbsp;&nbsp;위의 nitride나 nitroxide는 근본적으로 낮은 유전율과 각각의 단점으로 인해, 훨씬 더 높은 유전율을 갖는 metal oxide가 연구되었다. Ta2O5(~22)나 TiO2(~100)의 경우, 높은 유전율과 화학적으로 간단한 구조로 인해 초기에 관심을 받은 물질이지만, annealing을 할 때 실리콘과 반응하여 SiO2를 형성하게 되어서, silicon nitride와 같은 barrier material을 중간에 삽입시켜야 했다. 즉 EOT를 효과적으로 scaling할 수 없는 문제가 있었다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;반면 Al2O3(~10), HfO2(~22), ZrO2(~22)의 경우 실리콘과 만났을 때 annealing 후에도 반응하지 않기 때문에 barrier layer를 필요로 하지 않는다. 하지만 너무 큰 유전율을 갖는 물질을 gate dielectric으로 사용하면, Figure 5와 같이 drain쪽의 field가 높은 유전율을 갖는 oxide를 거쳐 더 강한 field로 channel 영역을 간섭하기 때문에 Short channel effect가 발생한다. 즉, gate dielectric의 유전율 값이 무조건 크다고 좋은 것은 아니다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;High-K Dielectric의 후보 물질로 언급되었던 각 물질의 특성 값을 알아보자.
<br>
![alt text]({{ site.baseurl }}/assets/images/gyulab/ru5.PNG "image"){:.profile}
<br>
&nbsp;&nbsp;&nbsp;&nbsp;이 중 가장 많이 사용하는 High-K 물질은 HfO2와 ZrO2이고, 이들은 큰 유전 상수값과 높은 breakdown voltage 등을 가지고 있어서 High-K process에서 널리 쓰이게 되었다. 이 외에도, sub-1nm-EOT에서는 더 많은 문제들이 발생하여, 이를 accommodate 하기 위해 HfSiON (Nitrided Hafnium Silicate)와 같이 더 많은 화합물을 사용한 gate dielectric 물질이 개발되었다. 이에 대해서는 다음 포스팅에서 더 자세하게 다루어 볼 것이다.

