TimeQuest Timing Analyzer report for competition
Fri May 04 14:24:23 2018
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'SEG_DISPLAY:inst2|CNT[0]'
 12. Slow 1200mV 85C Model Setup: 'clk_50M'
 13. Slow 1200mV 85C Model Setup: 'uart:inst|gen_div:uart_baud|tmp'
 14. Slow 1200mV 85C Model Setup: 'SEG_SEL:inst4|CLK_1KHz'
 15. Slow 1200mV 85C Model Hold: 'clk_50M'
 16. Slow 1200mV 85C Model Hold: 'uart:inst|gen_div:uart_baud|tmp'
 17. Slow 1200mV 85C Model Hold: 'SEG_SEL:inst4|CLK_1KHz'
 18. Slow 1200mV 85C Model Hold: 'SEG_DISPLAY:inst2|CNT[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50M'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:inst|gen_div:uart_baud|tmp'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'SEG_SEL:inst4|CLK_1KHz'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'SEG_DISPLAY:inst2|CNT[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'SEG_DISPLAY:inst2|CNT[0]'
 35. Slow 1200mV 0C Model Setup: 'clk_50M'
 36. Slow 1200mV 0C Model Setup: 'uart:inst|gen_div:uart_baud|tmp'
 37. Slow 1200mV 0C Model Setup: 'SEG_SEL:inst4|CLK_1KHz'
 38. Slow 1200mV 0C Model Hold: 'clk_50M'
 39. Slow 1200mV 0C Model Hold: 'uart:inst|gen_div:uart_baud|tmp'
 40. Slow 1200mV 0C Model Hold: 'SEG_SEL:inst4|CLK_1KHz'
 41. Slow 1200mV 0C Model Hold: 'SEG_DISPLAY:inst2|CNT[0]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50M'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:inst|gen_div:uart_baud|tmp'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'SEG_SEL:inst4|CLK_1KHz'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'SEG_DISPLAY:inst2|CNT[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'SEG_DISPLAY:inst2|CNT[0]'
 57. Fast 1200mV 0C Model Setup: 'clk_50M'
 58. Fast 1200mV 0C Model Setup: 'uart:inst|gen_div:uart_baud|tmp'
 59. Fast 1200mV 0C Model Setup: 'SEG_SEL:inst4|CLK_1KHz'
 60. Fast 1200mV 0C Model Hold: 'clk_50M'
 61. Fast 1200mV 0C Model Hold: 'SEG_SEL:inst4|CLK_1KHz'
 62. Fast 1200mV 0C Model Hold: 'uart:inst|gen_div:uart_baud|tmp'
 63. Fast 1200mV 0C Model Hold: 'SEG_DISPLAY:inst2|CNT[0]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50M'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:inst|gen_div:uart_baud|tmp'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'SEG_SEL:inst4|CLK_1KHz'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'SEG_DISPLAY:inst2|CNT[0]'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; competition                                                      ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE10E22C8                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_50M                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50M }                         ;
; SEG_DISPLAY:inst2|CNT[0]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SEG_DISPLAY:inst2|CNT[0] }        ;
; SEG_SEL:inst4|CLK_1KHz          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SEG_SEL:inst4|CLK_1KHz }          ;
; uart:inst|gen_div:uart_baud|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:inst|gen_div:uart_baud|tmp } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 185.36 MHz ; 185.36 MHz      ; clk_50M                         ;                                                ;
; 235.79 MHz ; 235.79 MHz      ; uart:inst|gen_div:uart_baud|tmp ;                                                ;
; 946.07 MHz ; 402.09 MHz      ; SEG_SEL:inst4|CLK_1KHz          ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; SEG_DISPLAY:inst2|CNT[0]        ; -4.759 ; -33.837       ;
; clk_50M                         ; -4.395 ; -108.097      ;
; uart:inst|gen_div:uart_baud|tmp ; -3.241 ; -63.310       ;
; SEG_SEL:inst4|CLK_1KHz          ; -0.057 ; -0.057        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk_50M                         ; 0.008 ; 0.000         ;
; uart:inst|gen_div:uart_baud|tmp ; 0.452 ; 0.000         ;
; SEG_SEL:inst4|CLK_1KHz          ; 0.453 ; 0.000         ;
; SEG_DISPLAY:inst2|CNT[0]        ; 0.779 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -98.168       ;
; uart:inst|gen_div:uart_baud|tmp ; -1.487 ; -43.123       ;
; SEG_SEL:inst4|CLK_1KHz          ; -1.487 ; -2.974        ;
; SEG_DISPLAY:inst2|CNT[0]        ; 0.402  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SEG_DISPLAY:inst2|CNT[0]'                                                                                                        ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; -4.759 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.240      ; 4.864      ;
; -4.671 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.239      ; 4.782      ;
; -4.564 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.717      ; 5.136      ;
; -4.488 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.240      ; 4.593      ;
; -4.476 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.716      ; 5.054      ;
; -4.473 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.377      ; 4.550      ;
; -4.400 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.239      ; 4.511      ;
; -4.278 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.854      ; 4.822      ;
; -4.251 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.139      ; 4.583      ;
; -4.202 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.377      ; 4.279      ;
; -4.133 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.139      ; 4.339      ;
; -4.074 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.262      ; 4.209      ;
; -4.056 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.616      ; 4.855      ;
; -4.051 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.732      ; 4.638      ;
; -3.980 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.139      ; 4.312      ;
; -3.963 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 4.556      ;
; -3.938 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.616      ; 4.611      ;
; -3.879 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.739      ; 4.481      ;
; -3.862 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.139      ; 4.068      ;
; -3.817 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.868      ; 4.375      ;
; -3.815 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.262      ; 3.950      ;
; -3.765 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.869      ; 4.324      ;
; -3.750 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.095      ; 3.912      ;
; -3.729 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 4.315      ;
; -3.726 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.138      ; 3.931      ;
; -3.671 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.572      ; 4.300      ;
; -3.662 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.732      ; 4.249      ;
; -3.578 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.138      ; 3.783      ;
; -3.570 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 4.163      ;
; -3.551 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.615      ; 4.223      ;
; -3.543 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 4.357      ;
; -3.538 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.753      ; 4.154      ;
; -3.497 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 4.089      ;
; -3.479 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.095      ; 3.641      ;
; -3.437 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.869      ; 3.996      ;
; -3.425 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 4.113      ;
; -3.399 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.868      ; 3.957      ;
; -3.366 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.754      ; 3.983      ;
; -3.322 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 4.135      ;
; -3.307 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.733      ; 3.895      ;
; -3.268 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.854      ;
; -3.261 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.948      ;
; -3.251 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 3.937      ;
; -3.219 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.732      ; 3.813      ;
; -3.150 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.587      ; 3.794      ;
; -3.106 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.754      ; 3.723      ;
; -3.081 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.895      ;
; -3.077 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.753      ; 3.693      ;
; -3.042 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.587      ; 3.686      ;
; -3.036 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.628      ;
; -3.032 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.720      ;
; -3.030 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.717      ;
; -3.021 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.870      ; 3.581      ;
; -3.021 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.607      ;
; -3.003 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.586      ; 3.646      ;
; -3.000 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.592      ;
; -2.968 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.870      ; 3.528      ;
; -2.893 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.733      ; 3.481      ;
; -2.870 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.557      ;
; -2.861 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.674      ;
; -2.855 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.441      ;
; -2.814 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.753      ; 3.430      ;
; -2.811 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.870      ; 3.371      ;
; -2.810 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.868      ; 3.368      ;
; -2.805 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.732      ; 3.399      ;
; -2.800 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.487      ;
; -2.799 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.632      ; 3.614      ;
; -2.790 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 3.476      ;
; -2.765 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.357      ;
; -2.733 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.732      ; 3.327      ;
; -2.733 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.420      ;
; -2.725 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 3.411      ;
; -2.681 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.632      ; 3.370      ;
; -2.638 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.868      ; 3.196      ;
; -2.622 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.755      ; 3.240      ;
; -2.615 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.733      ; 3.203      ;
; -2.607 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.870      ; 3.167      ;
; -2.587 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.179      ;
; -2.579 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.165      ;
; -2.542 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.586      ; 3.185      ;
; -2.464 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.733      ; 3.052      ;
; -2.445 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.258      ;
; -2.444 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.030      ;
; -2.424 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.755      ; 3.042      ;
; -2.420 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.732      ; 3.014      ;
; -2.388 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.868      ; 2.946      ;
; -2.385 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.632      ; 3.200      ;
; -2.372 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.753      ; 2.988      ;
; -2.354 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 2.946      ;
; -2.318 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.586      ; 2.961      ;
; -2.298 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.588      ; 2.943      ;
; -2.291 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 2.978      ;
; -2.285 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 2.971      ;
; -2.274 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.753      ; 2.890      ;
; -2.267 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.632      ; 2.956      ;
; -2.249 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.062      ;
; -2.227 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.868      ; 2.785      ;
; -2.208 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.755      ; 2.826      ;
; -2.208 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.632      ; 3.023      ;
; -2.200 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 2.887      ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50M'                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.395 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 5.316      ;
; -4.372 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 5.293      ;
; -4.323 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 5.244      ;
; -4.103 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 5.024      ;
; -4.031 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.952      ;
; -3.911 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.832      ;
; -3.910 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.831      ;
; -3.910 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.831      ;
; -3.909 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.830      ;
; -3.797 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.718      ;
; -3.796 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.717      ;
; -3.795 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.716      ;
; -3.794 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.715      ;
; -3.756 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.677      ;
; -3.725 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.646      ;
; -3.724 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.645      ;
; -3.723 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.644      ;
; -3.722 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.643      ;
; -3.691 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.612      ;
; -3.685 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.606      ;
; -3.684 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.605      ;
; -3.683 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.604      ;
; -3.682 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.603      ;
; -3.650 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.571      ;
; -3.649 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.570      ;
; -3.648 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.569      ;
; -3.647 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.568      ;
; -3.574 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.495      ;
; -3.552 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.473      ;
; -3.464 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.385      ;
; -3.429 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.350      ;
; -3.342 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.263      ;
; -3.341 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.262      ;
; -3.340 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.261      ;
; -3.339 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.260      ;
; -3.306 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.227      ;
; -3.236 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.157      ;
; -3.234 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.155      ;
; -3.189 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.110      ;
; -3.163 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.084      ;
; -3.162 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.083      ;
; -3.162 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.083      ;
; -3.161 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.082      ;
; -3.159 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.080      ;
; -3.133 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.054      ;
; -3.132 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.053      ;
; -3.131 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.052      ;
; -3.130 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 4.051      ;
; -3.024 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.945      ;
; -3.023 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.944      ;
; -3.023 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.944      ;
; -3.022 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.943      ;
; -3.020 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.941      ;
; -2.889 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.810      ;
; -2.775 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.696      ;
; -2.774 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.695      ;
; -2.774 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.695      ;
; -2.773 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.694      ;
; -2.716 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.637      ;
; -2.675 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.596      ;
; -2.637 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.081     ; 3.557      ;
; -2.578 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.081     ; 3.498      ;
; -2.577 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.498      ;
; -2.429 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.350      ;
; -2.428 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.349      ;
; -2.428 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.349      ;
; -2.427 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.348      ;
; -2.418 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.081     ; 3.338      ;
; -2.412 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.333      ;
; -2.339 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.260      ;
; -2.338 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.259      ;
; -2.338 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.259      ;
; -2.337 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.258      ;
; -2.311 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.230      ;
; -2.311 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.230      ;
; -2.311 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.230      ;
; -2.311 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.230      ;
; -2.311 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.230      ;
; -2.310 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.081     ; 3.230      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[7]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[5]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[6]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[2]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[0]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[4]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[1]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.289 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[3]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.584     ; 2.696      ;
; -2.274 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.081     ; 3.194      ;
; -2.172 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.093      ;
; -2.165 ; SEG_SEL:inst4|TMP[12]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.080     ; 3.086      ;
; -2.165 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.084      ;
; -2.165 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.084      ;
; -2.165 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.084      ;
; -2.165 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.084      ;
; -2.165 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.082     ; 3.084      ;
; -2.129 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.081     ; 3.049      ;
; -2.117 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.044      ;
; -2.117 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.044      ;
; -2.117 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.044      ;
; -2.117 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.044      ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:inst|gen_div:uart_baud|tmp'                                                                                                                                                                       ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.241 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 4.160      ;
; -3.241 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 4.160      ;
; -3.241 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 4.160      ;
; -3.241 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 4.160      ;
; -3.011 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.929      ;
; -3.011 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.929      ;
; -3.011 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.929      ;
; -3.011 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.929      ;
; -2.960 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.872      ;
; -2.937 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.855      ;
; -2.937 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.855      ;
; -2.937 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.855      ;
; -2.937 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.855      ;
; -2.913 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.825      ;
; -2.900 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.812      ;
; -2.887 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.806      ;
; -2.887 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.806      ;
; -2.887 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.806      ;
; -2.887 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.806      ;
; -2.885 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.796      ;
; -2.884 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.795      ;
; -2.880 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.792      ;
; -2.876 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.788      ;
; -2.858 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.770      ;
; -2.853 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.765      ;
; -2.847 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.759      ;
; -2.838 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.749      ;
; -2.837 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.748      ;
; -2.820 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.732      ;
; -2.818 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.729      ;
; -2.817 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.728      ;
; -2.816 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.728      ;
; -2.815 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.726      ;
; -2.814 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.725      ;
; -2.804 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.716      ;
; -2.800 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.712      ;
; -2.798 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.710      ;
; -2.788 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.699      ;
; -2.787 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.090     ; 3.698      ;
; -2.767 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.679      ;
; -2.763 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.675      ;
; -2.757 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.669      ;
; -2.749 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.661      ;
; -2.745 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.657      ;
; -2.730 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.650      ;
; -2.730 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.650      ;
; -2.724 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.636      ;
; -2.720 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.632      ;
; -2.704 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.623      ;
; -2.702 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.614      ;
; -2.702 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.614      ;
; -2.669 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.581      ;
; -2.665 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.577      ;
; -2.662 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.574      ;
; -2.647 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.559      ;
; -2.621 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.533      ;
; -2.615 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.527      ;
; -2.582 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.494      ;
; -2.578 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.490      ;
; -2.574 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.486      ;
; -2.560 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.472      ;
; -2.541 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.453      ;
; -2.539 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.466      ;
; -2.539 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.466      ;
; -2.537 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.449      ;
; -2.520 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.439      ;
; -2.520 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.439      ;
; -2.520 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.439      ;
; -2.520 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.439      ;
; -2.519 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.431      ;
; -2.513 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.432      ;
; -2.513 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.432      ;
; -2.500 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.075     ; 3.426      ;
; -2.500 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.075     ; 3.426      ;
; -2.487 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.405      ;
; -2.435 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.355      ;
; -2.433 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.352      ;
; -2.433 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.352      ;
; -2.407 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.325      ;
; -2.375 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.295      ;
; -2.362 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.282      ;
; -2.362 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.282      ;
; -2.350 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.269      ;
; -2.349 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.268      ;
; -2.336 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.255      ;
; -2.332 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.251      ;
; -2.322 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.242      ;
; -2.279 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.199      ;
; -2.224 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.144      ;
; -2.207 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.126      ;
; -2.207 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.126      ;
; -2.207 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.126      ;
; -2.207 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.126      ;
; -2.197 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.109      ;
; -2.163 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.075      ;
; -2.137 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.057      ;
; -2.117 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.037      ;
; -2.117 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.037      ;
; -2.115 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.083     ; 3.033      ;
; -2.110 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.089     ; 3.022      ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SEG_SEL:inst4|CLK_1KHz'                                                                                           ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; -0.057 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.081     ; 0.977      ;
; 0.062  ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.081     ; 0.858      ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50M'                                                                                                                                       ;
+-------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.008 ; uart:inst|gen_div:uart_baud|tmp       ; uart:inst|gen_div:uart_baud|tmp    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; 2.610      ; 3.121      ;
; 0.034 ; SEG_SEL:inst4|CLK_1KHz                ; SEG_SEL:inst4|CLK_1KHz             ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M     ; 0.000        ; 2.596      ; 3.133      ;
; 0.224 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[1]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; 0.000        ; 2.613      ; 3.340      ;
; 0.260 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[0]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; 0.000        ; 2.613      ; 3.376      ;
; 0.331 ; SEG_SEL:inst4|CLK_1KHz                ; SEG_SEL:inst4|CLK_1KHz             ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M     ; -0.500       ; 2.596      ; 2.930      ;
; 0.396 ; uart:inst|gen_div:uart_baud|tmp       ; uart:inst|gen_div:uart_baud|tmp    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; -0.500       ; 2.610      ; 3.009      ;
; 0.452 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|cnt[1]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; HANDLE:inst3|DATA_OUT[9]              ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.758      ;
; 0.500 ; HANDLE:inst3|SIGN2[0]                 ; SEG_SEL:inst4|B[0]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; uart:inst|DATA_OUT[2]                 ; HANDLE:inst3|DATA_OUT[2]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; SEG_SEL:inst4|shiWei[1]               ; SEG_SEL:inst4|C[1]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart:inst|DATA_OUT[1]                 ; HANDLE:inst3|DATA_OUT[1]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; SEG_SEL:inst4|shiWei[0]               ; SEG_SEL:inst4|C[0]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 0.795      ;
; 0.516 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.810      ;
; 0.524 ; uart:inst|DATA_OUT[5]                 ; HANDLE:inst3|DATA_OUT[5]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.818      ;
; 0.526 ; uart:inst|DATA_OUT[3]                 ; HANDLE:inst3|DATA_OUT[3]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.820      ;
; 0.662 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[1]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; -0.500       ; 2.613      ; 3.278      ;
; 0.666 ; uart:inst|DATA_OUT[0]                 ; HANDLE:inst3|DATA_OUT[0]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 0.960      ;
; 0.736 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[11]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.030      ;
; 0.746 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.040      ;
; 0.754 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[0]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.047      ;
; 0.764 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.059      ;
; 0.798 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|cnt[1]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.092      ;
; 0.809 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[0]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; -0.500       ; 2.613      ; 3.425      ;
; 0.814 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.108      ;
; 0.864 ; uart:inst|\display:cnt[1]             ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.158      ;
; 0.882 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.176      ;
; 0.892 ; uart:inst|DATA_OUT[4]                 ; HANDLE:inst3|DATA_OUT[4]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.186      ;
; 0.914 ; uart:inst|\display:cnt[1]             ; uart:inst|\display:cnt[0]          ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.208      ;
; 0.917 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.210      ;
; 0.923 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.216      ;
; 0.931 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[1]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.224      ;
; 0.939 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.232      ;
; 0.942 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.235      ;
; 0.945 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.238      ;
; 1.057 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.350      ;
; 1.063 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.356      ;
; 1.064 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|\display:cnt[0]          ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.332     ; 0.974      ;
; 1.080 ; uart:inst|flag                        ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.374      ;
; 1.091 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.384      ;
; 1.098 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[11]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[1]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.391      ;
; 1.100 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; uart:inst|\display:cnt[0]             ; uart:inst|\display:cnt[1]          ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.402      ;
; 1.117 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.411      ;
; 1.122 ; HANDLE:inst3|DATA_OUT[4]              ; SEG_SEL:inst4|shiWei[0]            ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.415      ;
; 1.125 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.418      ;
; 1.134 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.429      ;
; 1.147 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.440      ;
; 1.148 ; uart:inst|\display:cnt[0]             ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.082      ; 1.442      ;
; 1.164 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.457      ;
; 1.191 ; uart:inst|DATA_OUT[4]                 ; HANDLE:inst3|DATA_OUT[7]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.505      ;
; 1.199 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.492      ;
; 1.206 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.499      ;
; 1.225 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.518      ;
; 1.232 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.525      ;
; 1.236 ; uart:inst|DATA_OUT[5]                 ; HANDLE:inst3|DATA_OUT[8]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.550      ;
; 1.240 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.533      ;
; 1.244 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[6]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.558      ;
; 1.246 ; uart:inst|DATA_OUT[6]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.560      ;
; 1.247 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.551      ;
; 1.274 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.567      ;
; 1.280 ; SEG_SEL:inst4|TMP[12]                 ; SEG_SEL:inst4|TMP[12]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.572      ;
; 1.286 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.579      ;
; 1.286 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.579      ;
; 1.299 ; uart:inst|DATA_OUT[0]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.613      ;
; 1.314 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.607      ;
; 1.315 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.608      ;
; 1.316 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.608      ;
; 1.322 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.615      ;
; 1.326 ; uart:inst|DATA_OUT[3]                 ; HANDLE:inst3|DATA_OUT[6]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.640      ;
; 1.346 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.639      ;
; 1.348 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.641      ;
; 1.350 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.643      ;
; 1.350 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.642      ;
; 1.353 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.646      ;
; 1.354 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.647      ;
; 1.356 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.648      ;
; 1.361 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[8]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.675      ;
; 1.362 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.676      ;
; 1.371 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.664      ;
; 1.378 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.671      ;
; 1.384 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[7]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.102      ; 1.698      ;
; 1.387 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.680      ;
; 1.389 ; HANDLE:inst3|DATA_OUT[5]              ; SEG_SEL:inst4|shiWei[1]            ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.682      ;
; 1.393 ; uart:inst|flag                        ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.088      ; 1.693      ;
; 1.397 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.690      ;
+-------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:inst|gen_div:uart_baud|tmp'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.452 ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.758      ;
; 0.500 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|uart_r:uart_receive|rbuf[2]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|uart_r:uart_receive|rbuf[1]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|uart_r:uart_receive|rbuf[3]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|uart_r:uart_receive|rbuf[4]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.795      ;
; 0.641 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|uart_r:uart_receive|rbuf[0]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 0.935      ;
; 0.723 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.017      ;
; 0.736 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.030      ;
; 0.768 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.062      ;
; 0.795 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.089      ;
; 0.895 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.189      ;
; 0.896 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.190      ;
; 1.125 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.419      ;
; 1.132 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.426      ;
; 1.161 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.455      ;
; 1.171 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.465      ;
; 1.192 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.486      ;
; 1.226 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 1.519      ;
; 1.261 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.555      ;
; 1.261 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.555      ;
; 1.271 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 1.564      ;
; 1.382 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|uart_r:uart_receive|rbuf[5]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.668      ;
; 1.388 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.682      ;
; 1.393 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.687      ;
; 1.394 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.688      ;
; 1.399 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|uart_r:uart_receive|rbuf[7]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.685      ;
; 1.473 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 1.768      ;
; 1.478 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 1.773      ;
; 1.537 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|uart_r:uart_receive|rbuf[6]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.823      ;
; 1.561 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 1.856      ;
; 1.576 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 1.871      ;
; 1.599 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.893      ;
; 1.648 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.942      ;
; 1.654 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.075      ; 1.941      ;
; 1.693 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 1.987      ;
; 1.702 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.089      ; 2.003      ;
; 1.704 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 1.999      ;
; 1.709 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.004      ;
; 1.720 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.089      ; 2.021      ;
; 1.730 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.024      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[7]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[5]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[6]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[2]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[0]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[4]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[1]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.829 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[3]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.123      ;
; 1.839 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 2.132      ;
; 1.847 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 2.140      ;
; 1.861 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.155      ;
; 1.888 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.183      ;
; 1.894 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.188      ;
; 1.907 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.201      ;
; 1.930 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.224      ;
; 1.951 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.245      ;
; 1.952 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.246      ;
; 1.959 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.254      ;
; 1.959 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.254      ;
; 1.959 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.253      ;
; 1.960 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.254      ;
; 1.965 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.260      ;
; 1.981 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 2.274      ;
; 2.060 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 2.353      ;
; 2.067 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.361      ;
; 2.075 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.369      ;
; 2.082 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 2.375      ;
; 2.096 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.391      ;
; 2.098 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.393      ;
; 2.132 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.427      ;
; 2.147 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.441      ;
; 2.188 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.482      ;
; 2.213 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.508      ;
; 2.216 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.511      ;
; 2.262 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.556      ;
; 2.265 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.560      ;
; 2.268 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.083      ; 2.563      ;
; 2.280 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.574      ;
; 2.283 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.577      ;
; 2.287 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.082      ; 2.581      ;
; 2.294 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.075      ; 2.581      ;
; 2.301 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.075      ; 2.588      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SEG_SEL:inst4|CLK_1KHz'                                                                                           ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.453 ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.081      ; 0.758      ;
; 0.549 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.081      ; 0.842      ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SEG_DISPLAY:inst2|CNT[0]'                                                                                                        ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; 0.779 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 1.922      ;
; 0.798 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.816      ; 1.644      ;
; 0.857 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.114      ; 2.001      ;
; 1.033 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.967      ; 2.030      ;
; 1.079 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.991      ; 2.100      ;
; 1.183 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 2.326      ;
; 1.263 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.258      ;
; 1.288 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 2.308      ;
; 1.308 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.304      ;
; 1.309 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.200      ;
; 1.315 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.311      ;
; 1.339 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 2.482      ;
; 1.345 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.420      ; 1.785      ;
; 1.390 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.815      ; 2.235      ;
; 1.407 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.374      ; 1.801      ;
; 1.410 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.301      ;
; 1.415 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.114      ; 2.559      ;
; 1.432 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 2.322      ;
; 1.439 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.435      ;
; 1.450 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.420      ; 1.890      ;
; 1.529 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.420      ;
; 1.535 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 2.678      ;
; 1.547 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.815      ; 2.392      ;
; 1.548 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.816      ; 2.394      ;
; 1.568 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.563      ;
; 1.571 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.816      ; 2.417      ;
; 1.576 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.991      ; 2.597      ;
; 1.582 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.967      ; 2.579      ;
; 1.588 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.584      ;
; 1.595 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.374      ; 1.989      ;
; 1.612 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.503      ;
; 1.620 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.616      ;
; 1.625 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 2.517      ;
; 1.665 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 2.685      ;
; 1.675 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.114      ; 2.819      ;
; 1.687 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.682      ;
; 1.687 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.578      ;
; 1.691 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.672      ; 2.383      ;
; 1.699 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.695      ;
; 1.711 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 2.731      ;
; 1.715 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.606      ;
; 1.716 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 2.859      ;
; 1.746 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.967      ; 2.743      ;
; 1.755 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 2.647      ;
; 1.761 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.652      ;
; 1.771 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 2.663      ;
; 1.773 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.769      ;
; 1.787 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.678      ;
; 1.795 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.815      ; 2.640      ;
; 1.809 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 2.699      ;
; 1.817 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.813      ;
; 1.818 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.991      ; 2.839      ;
; 1.846 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 2.738      ;
; 1.847 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.738      ;
; 1.859 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 2.749      ;
; 1.871 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.866      ;
; 1.892 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 2.784      ;
; 1.906 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 2.797      ;
; 1.924 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.815      ; 2.769      ;
; 1.931 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.816      ; 2.777      ;
; 1.945 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.940      ;
; 1.949 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 2.945      ;
; 1.954 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.991      ; 2.975      ;
; 1.959 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 2.851      ;
; 1.960 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.967      ; 2.957      ;
; 1.960 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.672      ; 2.652      ;
; 2.041 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 3.184      ;
; 2.050 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.524      ; 2.594      ;
; 2.053 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.114      ; 3.197      ;
; 2.065 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.525      ; 2.610      ;
; 2.108 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 3.103      ;
; 2.115 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 3.135      ;
; 2.119 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.010      ;
; 2.132 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.549      ; 2.701      ;
; 2.147 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.815      ; 2.992      ;
; 2.155 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.815      ; 3.000      ;
; 2.177 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 3.173      ;
; 2.224 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 3.116      ;
; 2.233 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.525      ; 2.778      ;
; 2.251 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.142      ;
; 2.263 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 3.153      ;
; 2.276 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.419      ; 2.715      ;
; 2.324 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 3.214      ;
; 2.334 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.225      ;
; 2.337 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.862      ; 3.229      ;
; 2.373 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.420      ; 2.813      ;
; 2.381 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 3.401      ;
; 2.400 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 3.290      ;
; 2.448 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 3.468      ;
; 2.455 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.346      ;
; 2.467 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.990      ; 3.487      ;
; 2.467 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.549      ; 3.036      ;
; 2.471 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.362      ;
; 2.484 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.524      ; 3.028      ;
; 2.499 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.113      ; 3.642      ;
; 2.516 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.966      ; 3.512      ;
; 2.530 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 3.525      ;
; 2.570 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.461      ;
; 2.592 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.860      ; 3.482      ;
; 2.603 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.861      ; 3.494      ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50M'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50M ; Rise       ; clk_50M                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|B[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|B[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|CLK_1KHz             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|C[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|C[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|\display:cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|\display:cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|flag                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|tmp    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[1]                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[3]                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|B[2]                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[1]                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[2]                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[3]                 ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[0]           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[1]           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[2]           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[3]           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[4]           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[5]           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[0]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[1]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[2]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[3]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[4]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[5]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[6]              ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[7]              ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[0]           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[1]           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[0]                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[2]                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|C[0]                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|C[1]                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[0]                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[0]            ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[1]            ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|\display:cnt[0]          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|\display:cnt[1]          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|flag                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|CLK_1KHz             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[0]               ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[10]              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:inst|gen_div:uart_baud|tmp'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; 0.395  ; 0.583        ; 0.188          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_baud|tmp~clkctrl|inclk[0]                    ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_baud|tmp~clkctrl|outclk                      ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[0]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[1]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[2]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[3]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[4]|clk                   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[0]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[1]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[2]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[3]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[4]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[5]|clk                          ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SEG_SEL:inst4|CLK_1KHz'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|outclk   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[0]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz|q                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[0]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[1]|clk                ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SEG_DISPLAY:inst2|CNT[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[4] ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[1] ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[3] ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[5] ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|inclk[0] ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|outclk   ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[0]|datad       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[2]|datad       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[6]|datad       ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[1]|datac       ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[7]|datad       ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[4]|datab       ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[3]|datac       ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[5]|datac       ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[0] ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[2] ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[6] ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]|q                ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[7] ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[0] ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[2] ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[6] ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[5]|datac       ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[3]|datac       ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[4]|datab       ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[1]|datac       ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[7]|datad       ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|inclk[0] ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|outclk   ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[0]|datad       ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[2]|datad       ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[6]|datad       ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[5] ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[3] ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[1] ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[4] ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; 3.880 ; 4.018 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; 4.987 ; 5.253 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; -2.268 ; -2.487 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; -1.899 ; -2.078 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 7.287  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 6.476  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 11.579 ; 11.273 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 10.880 ; 10.375 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 9.625  ; 9.285  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 10.353 ; 9.984  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 11.579 ; 11.273 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 8.990  ; 8.828  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 8.843  ; 8.672  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 9.365  ; 9.146  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 9.692  ; 9.382  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 7.161  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 6.250  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 4.992  ; 4.863  ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 10.770 ; 10.702 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 8.494  ; 8.422  ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 4.992  ; 4.863  ; Fall       ; clk_50M                  ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 7.051  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 6.238  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 8.513  ; 8.347  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 10.468 ; 9.981  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 9.263  ; 8.934  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 9.962  ; 9.606  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 11.198 ; 10.906 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 8.650  ; 8.492  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 8.513  ; 8.347  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 9.014  ; 8.802  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 9.328  ; 9.028  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 6.930  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 6.018  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 4.840  ; 4.716  ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 10.348 ; 10.274 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 8.175  ; 8.101  ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 4.840  ; 4.716  ; Fall       ; clk_50M                  ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                ;
+-------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+-------------+-----------------+---------------------------------+------------------------------------------------+
; 199.52 MHz  ; 199.52 MHz      ; clk_50M                         ;                                                ;
; 250.94 MHz  ; 250.94 MHz      ; uart:inst|gen_div:uart_baud|tmp ;                                                ;
; 1042.75 MHz ; 402.09 MHz      ; SEG_SEL:inst4|CLK_1KHz          ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; SEG_DISPLAY:inst2|CNT[0]        ; -4.395 ; -31.055       ;
; clk_50M                         ; -4.012 ; -96.540       ;
; uart:inst|gen_div:uart_baud|tmp ; -2.985 ; -57.246       ;
; SEG_SEL:inst4|CLK_1KHz          ; 0.041  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk_50M                         ; 0.016 ; 0.000         ;
; uart:inst|gen_div:uart_baud|tmp ; 0.400 ; 0.000         ;
; SEG_SEL:inst4|CLK_1KHz          ; 0.401 ; 0.000         ;
; SEG_DISPLAY:inst2|CNT[0]        ; 0.605 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -98.168       ;
; uart:inst|gen_div:uart_baud|tmp ; -1.487 ; -43.123       ;
; SEG_SEL:inst4|CLK_1KHz          ; -1.487 ; -2.974        ;
; SEG_DISPLAY:inst2|CNT[0]        ; 0.259  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SEG_DISPLAY:inst2|CNT[0]'                                                                                                         ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; -4.395 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.263      ; 4.610      ;
; -4.249 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.262      ; 4.467      ;
; -4.243 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.717      ; 4.902      ;
; -4.134 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.397      ; 4.358      ;
; -4.097 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.716      ; 4.759      ;
; -4.097 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.263      ; 4.312      ;
; -3.982 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.851      ; 4.650      ;
; -3.951 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.262      ; 4.169      ;
; -3.910 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.163      ; 4.324      ;
; -3.836 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.397      ; 4.060      ;
; -3.827 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.163      ; 4.127      ;
; -3.766 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.280      ; 4.003      ;
; -3.758 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.617      ; 4.616      ;
; -3.735 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 4.407      ;
; -3.675 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.617      ; 4.419      ;
; -3.614 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.734      ; 4.295      ;
; -3.612 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.163      ; 4.026      ;
; -3.589 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.729      ; 4.264      ;
; -3.529 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.163      ; 3.829      ;
; -3.474 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.864      ; 4.155      ;
; -3.468 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.280      ; 3.705      ;
; -3.409 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.130      ; 3.676      ;
; -3.384 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.584      ; 4.095      ;
; -3.384 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 4.057      ;
; -3.372 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 4.054      ;
; -3.365 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 4.037      ;
; -3.365 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.161      ; 3.662      ;
; -3.295 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.729      ; 3.970      ;
; -3.280 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.161      ; 3.577      ;
; -3.277 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.615      ; 4.018      ;
; -3.250 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 4.121      ;
; -3.185 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 3.880      ;
; -3.167 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.924      ;
; -3.149 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.825      ;
; -3.111 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.130      ; 3.378      ;
; -3.106 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.747      ; 3.800      ;
; -3.047 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.864      ; 3.728      ;
; -2.998 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.870      ;
; -2.992 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.665      ;
; -2.971 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.644      ;
; -2.968 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.726      ;
; -2.959 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 3.641      ;
; -2.936 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 3.691      ;
; -2.875 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.597      ; 3.599      ;
; -2.856 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.747      ; 3.550      ;
; -2.846 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.522      ;
; -2.802 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.673      ;
; -2.792 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.630      ; 3.549      ;
; -2.772 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 3.467      ;
; -2.768 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.628      ; 3.522      ;
; -2.749 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.597      ; 3.473      ;
; -2.747 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.420      ;
; -2.736 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.412      ;
; -2.731 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 3.413      ;
; -2.730 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 3.412      ;
; -2.660 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.598      ; 3.385      ;
; -2.621 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.297      ;
; -2.620 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.628      ; 3.374      ;
; -2.599 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.272      ;
; -2.585 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.457      ;
; -2.555 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.313      ;
; -2.529 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.202      ;
; -2.523 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 3.278      ;
; -2.516 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.192      ;
; -2.512 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 3.207      ;
; -2.507 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.379      ;
; -2.473 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.231      ;
; -2.459 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.135      ;
; -2.453 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 3.129      ;
; -2.440 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 3.195      ;
; -2.424 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.182      ;
; -2.424 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 3.106      ;
; -2.420 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 3.102      ;
; -2.363 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 3.058      ;
; -2.338 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 3.020      ;
; -2.335 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.008      ;
; -2.330 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 3.003      ;
; -2.301 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 2.983      ;
; -2.282 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 2.958      ;
; -2.247 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.598      ; 2.972      ;
; -2.187 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 3.059      ;
; -2.173 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 2.846      ;
; -2.137 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.731      ; 2.810      ;
; -2.136 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 2.831      ;
; -2.114 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.986      ;
; -2.107 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 2.783      ;
; -2.095 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 2.790      ;
; -2.067 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.730      ; 2.743      ;
; -2.056 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.814      ;
; -2.045 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.865      ; 2.727      ;
; -2.039 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.598      ; 2.764      ;
; -2.031 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.789      ;
; -2.023 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.629      ; 2.778      ;
; -2.020 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 2.715      ;
; -2.006 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.598      ; 2.731      ;
; -1.975 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.847      ;
; -1.970 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.748      ; 2.665      ;
; -1.966 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.838      ;
; -1.956 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.714      ;
; -1.949 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.631      ; 2.821      ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.012 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.942      ;
; -3.969 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.899      ;
; -3.916 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.846      ;
; -3.692 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.622      ;
; -3.659 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.589      ;
; -3.507 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.437      ;
; -3.506 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.436      ;
; -3.505 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.435      ;
; -3.505 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.435      ;
; -3.407 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.337      ;
; -3.406 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.336      ;
; -3.405 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.335      ;
; -3.405 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.335      ;
; -3.382 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.312      ;
; -3.361 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.291      ;
; -3.311 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.241      ;
; -3.311 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.241      ;
; -3.310 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.240      ;
; -3.309 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.239      ;
; -3.309 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.239      ;
; -3.309 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.239      ;
; -3.309 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.239      ;
; -3.278 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.208      ;
; -3.277 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.207      ;
; -3.276 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.206      ;
; -3.276 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.206      ;
; -3.269 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.199      ;
; -3.243 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.173      ;
; -3.147 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.077      ;
; -3.087 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 4.017      ;
; -2.977 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.907      ;
; -2.976 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.906      ;
; -2.975 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.905      ;
; -2.975 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.905      ;
; -2.967 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.897      ;
; -2.898 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.828      ;
; -2.871 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.801      ;
; -2.871 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.801      ;
; -2.870 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.800      ;
; -2.869 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.799      ;
; -2.868 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.798      ;
; -2.868 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.798      ;
; -2.838 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.768      ;
; -2.784 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.714      ;
; -2.783 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.713      ;
; -2.782 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.712      ;
; -2.752 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.682      ;
; -2.751 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.681      ;
; -2.750 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.680      ;
; -2.750 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.680      ;
; -2.701 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.631      ;
; -2.557 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.487      ;
; -2.451 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.381      ;
; -2.450 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.380      ;
; -2.450 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.380      ;
; -2.449 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.379      ;
; -2.449 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.379      ;
; -2.431 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.073     ; 3.360      ;
; -2.417 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.073     ; 3.346      ;
; -2.364 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.294      ;
; -2.332 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.262      ;
; -2.214 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.144      ;
; -2.207 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.073     ; 3.136      ;
; -2.151 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.081      ;
; -2.150 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.080      ;
; -2.149 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.079      ;
; -2.149 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.079      ;
; -2.144 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.072      ;
; -2.144 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.072      ;
; -2.144 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.072      ;
; -2.144 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.072      ;
; -2.144 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 3.072      ;
; -2.136 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.073     ; 3.065      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[7]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[5]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[6]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[2]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[0]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[4]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[1]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.106 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[3]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.539     ; 2.559      ;
; -2.098 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.028      ;
; -2.097 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.027      ;
; -2.096 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.026      ;
; -2.096 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 3.026      ;
; -2.089 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.073     ; 3.018      ;
; -1.977 ; SEG_SEL:inst4|TMP[12]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 2.907      ;
; -1.965 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.072     ; 2.895      ;
; -1.941 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.073     ; 2.870      ;
; -1.938 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 2.866      ;
; -1.938 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 2.866      ;
; -1.938 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 2.866      ;
; -1.938 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 2.866      ;
; -1.938 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.074     ; 2.866      ;
; -1.891 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.066     ; 2.827      ;
; -1.891 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.066     ; 2.827      ;
; -1.891 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.066     ; 2.827      ;
; -1.891 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.066     ; 2.827      ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:inst|gen_div:uart_baud|tmp'                                                                                                                                                                        ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.985 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.913      ;
; -2.985 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.913      ;
; -2.985 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.913      ;
; -2.985 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.913      ;
; -2.765 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.685      ;
; -2.762 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.690      ;
; -2.762 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.690      ;
; -2.762 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.690      ;
; -2.762 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.690      ;
; -2.727 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.655      ;
; -2.727 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.655      ;
; -2.727 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.655      ;
; -2.727 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.655      ;
; -2.717 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.637      ;
; -2.711 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.631      ;
; -2.708 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.636      ;
; -2.708 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.636      ;
; -2.708 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.636      ;
; -2.708 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.636      ;
; -2.683 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.603      ;
; -2.683 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.603      ;
; -2.663 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.583      ;
; -2.659 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.579      ;
; -2.657 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.577      ;
; -2.651 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.571      ;
; -2.640 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.560      ;
; -2.629 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.549      ;
; -2.629 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.549      ;
; -2.621 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.541      ;
; -2.609 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.529      ;
; -2.605 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.525      ;
; -2.603 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.523      ;
; -2.592 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.512      ;
; -2.575 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.496      ;
; -2.575 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.495      ;
; -2.575 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.495      ;
; -2.573 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.493      ;
; -2.569 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.489      ;
; -2.569 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.489      ;
; -2.558 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.478      ;
; -2.558 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.478      ;
; -2.551 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.471      ;
; -2.545 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.465      ;
; -2.539 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.459      ;
; -2.539 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.459      ;
; -2.534 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.454      ;
; -2.527 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.448      ;
; -2.515 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.435      ;
; -2.493 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.414      ;
; -2.493 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.414      ;
; -2.482 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.402      ;
; -2.470 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.399      ;
; -2.470 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.399      ;
; -2.469 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.081     ; 3.390      ;
; -2.446 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.366      ;
; -2.445 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.373      ;
; -2.434 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.354      ;
; -2.400 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.320      ;
; -2.400 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.320      ;
; -2.398 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.318      ;
; -2.376 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.296      ;
; -2.364 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.284      ;
; -2.364 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.284      ;
; -2.340 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 3.260      ;
; -2.287 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.216      ;
; -2.287 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.216      ;
; -2.275 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.064     ; 3.213      ;
; -2.275 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.064     ; 3.213      ;
; -2.273 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.202      ;
; -2.262 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.190      ;
; -2.236 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.065     ; 3.173      ;
; -2.236 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.065     ; 3.173      ;
; -2.233 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.162      ;
; -2.233 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.162      ;
; -2.233 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.162      ;
; -2.233 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.162      ;
; -2.219 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.148      ;
; -2.207 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.136      ;
; -2.207 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.136      ;
; -2.182 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.110      ;
; -2.165 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.094      ;
; -2.159 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.088      ;
; -2.148 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.077      ;
; -2.144 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.073      ;
; -2.144 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.073      ;
; -2.129 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 3.058      ;
; -2.119 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 3.047      ;
; -2.083 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.072     ; 3.013      ;
; -2.061 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.074     ; 2.989      ;
; -2.049 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 2.969      ;
; -2.002 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 2.922      ;
; -2.000 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 2.929      ;
; -2.000 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 2.929      ;
; -2.000 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 2.929      ;
; -2.000 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 2.929      ;
; -1.990 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 2.919      ;
; -1.954 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.073     ; 2.883      ;
; -1.948 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.082     ; 2.868      ;
; -1.942 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.072     ; 2.872      ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SEG_SEL:inst4|CLK_1KHz'                                                                                           ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.041 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.073     ; 0.888      ;
; 0.159 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.073     ; 0.770      ;
; 0.159 ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.073     ; 0.770      ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                        ;
+-------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.016 ; uart:inst|gen_div:uart_baud|tmp       ; uart:inst|gen_div:uart_baud|tmp    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; 2.397      ; 2.878      ;
; 0.153 ; SEG_SEL:inst4|CLK_1KHz                ; SEG_SEL:inst4|CLK_1KHz             ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M     ; 0.000        ; 2.387      ; 3.005      ;
; 0.238 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[1]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; 0.000        ; 2.403      ; 3.106      ;
; 0.276 ; SEG_SEL:inst4|CLK_1KHz                ; SEG_SEL:inst4|CLK_1KHz             ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M     ; -0.500       ; 2.387      ; 2.628      ;
; 0.284 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[0]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; 0.000        ; 2.403      ; 3.152      ;
; 0.315 ; uart:inst|gen_div:uart_baud|tmp       ; uart:inst|gen_div:uart_baud|tmp    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; -0.500       ; 2.397      ; 2.677      ;
; 0.400 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|cnt[1]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; HANDLE:inst3|DATA_OUT[9]              ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 0.669      ;
; 0.415 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 0.684      ;
; 0.468 ; HANDLE:inst3|SIGN2[0]                 ; SEG_SEL:inst4|B[0]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 0.737      ;
; 0.470 ; uart:inst|DATA_OUT[2]                 ; HANDLE:inst3|DATA_OUT[2]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; SEG_SEL:inst4|shiWei[1]               ; SEG_SEL:inst4|C[1]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:inst|DATA_OUT[1]                 ; HANDLE:inst3|DATA_OUT[1]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; SEG_SEL:inst4|shiWei[0]               ; SEG_SEL:inst4|C[0]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.739      ;
; 0.476 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 0.745      ;
; 0.490 ; uart:inst|DATA_OUT[5]                 ; HANDLE:inst3|DATA_OUT[5]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.758      ;
; 0.492 ; uart:inst|DATA_OUT[3]                 ; HANDLE:inst3|DATA_OUT[3]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.760      ;
; 0.556 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[1]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; -0.500       ; 2.403      ; 2.924      ;
; 0.620 ; uart:inst|DATA_OUT[0]                 ; HANDLE:inst3|DATA_OUT[0]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.888      ;
; 0.685 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[11]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 0.954      ;
; 0.695 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.965      ;
; 0.706 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[0]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.975      ;
; 0.711 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 0.979      ;
; 0.744 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|cnt[1]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 1.013      ;
; 0.761 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 1.030      ;
; 0.779 ; uart:inst|\display:cnt[1]             ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.047      ;
; 0.804 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[0]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; -0.500       ; 2.403      ; 3.172      ;
; 0.807 ; uart:inst|\display:cnt[1]             ; uart:inst|\display:cnt[0]          ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.075      ;
; 0.816 ; uart:inst|DATA_OUT[4]                 ; HANDLE:inst3|DATA_OUT[4]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.084      ;
; 0.822 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.074      ; 1.091      ;
; 0.840 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.107      ;
; 0.848 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.115      ;
; 0.850 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.117      ;
; 0.856 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[1]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.123      ;
; 0.858 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.126      ;
; 0.865 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.133      ;
; 0.966 ; uart:inst|flag                        ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.234      ;
; 0.987 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.255      ;
; 0.988 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|\display:cnt[0]          ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.311     ; 0.902      ;
; 0.994 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.262      ;
; 0.998 ; HANDLE:inst3|DATA_OUT[4]              ; SEG_SEL:inst4|shiWei[0]            ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.266      ;
; 1.004 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[11]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.271      ;
; 1.004 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[1]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.271      ;
; 1.011 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.278      ;
; 1.019 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.288      ;
; 1.026 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.294      ;
; 1.028 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.297      ;
; 1.036 ; uart:inst|\display:cnt[0]             ; uart:inst|\display:cnt[1]          ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.304      ;
; 1.041 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.309      ;
; 1.045 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.313      ;
; 1.065 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.333      ;
; 1.070 ; uart:inst|DATA_OUT[4]                 ; HANDLE:inst3|DATA_OUT[7]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.356      ;
; 1.072 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.340      ;
; 1.075 ; uart:inst|\display:cnt[0]             ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.343      ;
; 1.107 ; uart:inst|DATA_OUT[5]                 ; HANDLE:inst3|DATA_OUT[8]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.393      ;
; 1.122 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[6]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.408      ;
; 1.122 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.390      ;
; 1.123 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.391      ;
; 1.125 ; uart:inst|DATA_OUT[6]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.411      ;
; 1.130 ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.398      ;
; 1.132 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.400      ;
; 1.136 ; SEG_SEL:inst4|TMP[12]                 ; SEG_SEL:inst4|TMP[12]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.403      ;
; 1.136 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.404      ;
; 1.139 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.407      ;
; 1.141 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.408      ;
; 1.141 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.409      ;
; 1.150 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.419      ;
; 1.163 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.431      ;
; 1.182 ; uart:inst|DATA_OUT[3]                 ; HANDLE:inst3|DATA_OUT[6]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.468      ;
; 1.187 ; uart:inst|DATA_OUT[0]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.473      ;
; 1.204 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.471      ;
; 1.209 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[8]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.495      ;
; 1.222 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.490      ;
; 1.229 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.497      ;
; 1.230 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.497      ;
; 1.230 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.497      ;
; 1.231 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[7]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.517      ;
; 1.231 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.498      ;
; 1.233 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.091      ; 1.519      ;
; 1.235 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.503      ;
; 1.236 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.504      ;
; 1.239 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.507      ;
; 1.240 ; HANDLE:inst3|DATA_OUT[5]              ; SEG_SEL:inst4|shiWei[1]            ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.508      ;
; 1.244 ; uart:inst|flag                        ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.077      ; 1.516      ;
; 1.248 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.515      ;
; 1.251 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.518      ;
; 1.255 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.522      ;
; 1.255 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.522      ;
; 1.258 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.525      ;
; 1.262 ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.073      ; 1.530      ;
; 1.263 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.530      ;
+-------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:inst|gen_div:uart_baud|tmp'                                                                                                                                                                         ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.400 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.684      ;
; 0.465 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.733      ;
; 0.470 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|uart_r:uart_receive|rbuf[2]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|uart_r:uart_receive|rbuf[1]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|uart_r:uart_receive|rbuf[3]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|uart_r:uart_receive|rbuf[4]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.739      ;
; 0.598 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|uart_r:uart_receive|rbuf[0]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.866      ;
; 0.655 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.923      ;
; 0.685 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 0.953      ;
; 0.712 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 0.981      ;
; 0.739 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.007      ;
; 0.815 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.084      ;
; 0.816 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.085      ;
; 0.999 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.268      ;
; 1.007 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.276      ;
; 1.080 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.349      ;
; 1.085 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.354      ;
; 1.085 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.354      ;
; 1.094 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.362      ;
; 1.132 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.400      ;
; 1.166 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.435      ;
; 1.166 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.435      ;
; 1.233 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.502      ;
; 1.238 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|uart_r:uart_receive|rbuf[5]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.064      ; 1.497      ;
; 1.238 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.507      ;
; 1.239 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.508      ;
; 1.252 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|uart_r:uart_receive|rbuf[7]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.064      ; 1.511      ;
; 1.375 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.644      ;
; 1.376 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.645      ;
; 1.385 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|uart_r:uart_receive|rbuf[6]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.064      ; 1.644      ;
; 1.410 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.679      ;
; 1.410 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.679      ;
; 1.419 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.688      ;
; 1.484 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.065      ; 1.744      ;
; 1.499 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.768      ;
; 1.515 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.784      ;
; 1.519 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 1.795      ;
; 1.519 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.788      ;
; 1.535 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.081      ; 1.811      ;
; 1.547 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.815      ;
; 1.548 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.816      ;
; 1.675 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.944      ;
; 1.683 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.072      ; 1.950      ;
; 1.686 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.072      ; 1.953      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[7]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[5]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[6]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[2]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[0]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[4]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[1]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.696 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[3]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.964      ;
; 1.707 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 1.976      ;
; 1.711 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 1.979      ;
; 1.742 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.011      ;
; 1.747 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.016      ;
; 1.747 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.016      ;
; 1.760 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 2.028      ;
; 1.767 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.036      ;
; 1.780 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.049      ;
; 1.780 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.049      ;
; 1.794 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.063      ;
; 1.795 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.064      ;
; 1.832 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.072      ; 2.099      ;
; 1.858 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 2.126      ;
; 1.859 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 2.127      ;
; 1.891 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 2.159      ;
; 1.909 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.072      ; 2.176      ;
; 1.913 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.182      ;
; 1.922 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.191      ;
; 1.924 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.193      ;
; 1.947 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.216      ;
; 1.983 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.252      ;
; 1.985 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.254      ;
; 1.989 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.258      ;
; 2.024 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 2.292      ;
; 2.035 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.304      ;
; 2.045 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.073      ; 2.313      ;
; 2.045 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.314      ;
; 2.047 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.316      ;
; 2.062 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.331      ;
; 2.063 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.074      ; 2.332      ;
; 2.078 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.065      ; 2.338      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SEG_SEL:inst4|CLK_1KHz'                                                                                            ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.401 ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.073      ; 0.684      ;
; 0.509 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.073      ; 0.777      ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SEG_DISPLAY:inst2|CNT[0]'                                                                                                         ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; 0.605 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 1.721      ;
; 0.675 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 1.514      ;
; 0.728 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 1.844      ;
; 0.890 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 1.867      ;
; 0.906 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 1.901      ;
; 0.969 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.085      ;
; 1.080 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.056      ;
; 1.080 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.075      ;
; 1.095 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.071      ;
; 1.124 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 1.996      ;
; 1.140 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.117      ;
; 1.149 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.265      ;
; 1.186 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.424      ; 1.630      ;
; 1.187 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.026      ;
; 1.191 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.167      ;
; 1.194 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.067      ;
; 1.215 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.331      ;
; 1.228 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.390      ; 1.638      ;
; 1.235 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.107      ;
; 1.259 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.424      ; 1.703      ;
; 1.308 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.284      ;
; 1.320 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.193      ;
; 1.320 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.436      ;
; 1.324 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.301      ;
; 1.333 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.172      ;
; 1.339 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.178      ;
; 1.354 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.349      ;
; 1.355 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.331      ;
; 1.374 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.213      ;
; 1.381 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.390      ; 1.791      ;
; 1.382 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.255      ;
; 1.383 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.360      ;
; 1.385 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.257      ;
; 1.398 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.514      ;
; 1.419 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.414      ;
; 1.453 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.448      ;
; 1.464 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.336      ;
; 1.473 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.667      ; 2.160      ;
; 1.481 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.457      ;
; 1.481 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.354      ;
; 1.482 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.459      ;
; 1.491 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.607      ;
; 1.495 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.472      ;
; 1.518 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.391      ;
; 1.526 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.503      ;
; 1.528 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.400      ;
; 1.529 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.402      ;
; 1.531 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.507      ;
; 1.533 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.406      ;
; 1.551 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.390      ;
; 1.574 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.446      ;
; 1.578 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.451      ;
; 1.581 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.454      ;
; 1.582 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.577      ;
; 1.588 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.564      ;
; 1.609 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.481      ;
; 1.645 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.518      ;
; 1.647 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.623      ;
; 1.659 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.532      ;
; 1.664 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.641      ;
; 1.672 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.511      ;
; 1.679 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.518      ;
; 1.694 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.689      ;
; 1.698 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.571      ;
; 1.715 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.692      ;
; 1.724 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.667      ; 2.411      ;
; 1.738 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.854      ;
; 1.772 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.527      ; 2.319      ;
; 1.775 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.086      ; 2.891      ;
; 1.814 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.528      ; 2.362      ;
; 1.817 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 2.812      ;
; 1.845 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.718      ;
; 1.859 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.947      ; 2.836      ;
; 1.867 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.706      ;
; 1.878 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 2.854      ;
; 1.895 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.546      ; 2.461      ;
; 1.902 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.809      ; 2.741      ;
; 1.921 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.794      ;
; 1.942 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.815      ;
; 1.965 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.528      ; 2.513      ;
; 1.973 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.845      ;
; 2.021 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 2.893      ;
; 2.022 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.895      ;
; 2.038 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 2.911      ;
; 2.050 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.423      ; 2.493      ;
; 2.075 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 3.070      ;
; 2.099 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.841      ; 2.970      ;
; 2.120 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.964      ; 3.114      ;
; 2.135 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.424      ; 2.579      ;
; 2.138 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 3.011      ;
; 2.166 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.945      ; 3.141      ;
; 2.168 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.965      ; 3.163      ;
; 2.170 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.527      ; 2.717      ;
; 2.193 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 1.085      ; 3.308      ;
; 2.196 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 3.069      ;
; 2.205 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.546      ; 2.771      ;
; 2.234 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.842      ; 3.106      ;
; 2.271 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.946      ; 3.247      ;
; 2.275 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.841      ; 3.146      ;
; 2.293 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.843      ; 3.166      ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50M'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50M ; Rise       ; clk_50M                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; HANDLE:inst3|cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|A[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|B[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|B[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|CLK_1KHz             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|C[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|C[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|D[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|DATA_OUT[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|\display:cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|\display:cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|flag                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|tmp    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[0]           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[1]           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[2]           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[3]           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[4]           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[5]           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|C[0]                 ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|C[1]                 ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[0]            ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[1]            ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[0]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[1]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[2]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[3]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[4]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[5]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[6]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|DATA_OUT[7]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|\display:cnt[0]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|\display:cnt[1]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; uart:inst|flag                     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[6]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[7]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[8]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[9]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[0]              ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[2]              ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|cnt[0]                ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|cnt[1]                ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[0]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[1]           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[0]                 ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[1]                 ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[2]                 ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[3]                 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:inst|gen_div:uart_baud|tmp'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_baud|tmp~clkctrl|inclk[0]                    ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_baud|tmp~clkctrl|outclk                      ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[0]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[1]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[2]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[3]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[4]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[0]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[1]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[2]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[3]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[4]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[5]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[6]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[7]|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|state.r_stop|clk                     ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|r_ready|clk                          ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|state.r_idle|clk                     ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|state.r_sample_data_bit|clk          ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|state.r_sample_start_bit|clk         ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:count[2]|clk                   ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:count[3]|clk                   ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rcnt[0]|clk                    ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rcnt[1]|clk                    ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rcnt[2]|clk                    ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rcnt[3]|clk                    ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:count[0]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:count[1]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[5]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[6]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[7]|clk                   ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; 0.447  ; 0.631        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SEG_SEL:inst4|CLK_1KHz'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|inclk[0] ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|outclk   ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[0]|clk                ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[1]|clk                ;
; 0.438  ; 0.622        ; 0.184          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; 0.438  ; 0.622        ; 0.184          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz|q                ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[0]|clk                ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[1]|clk                ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SEG_DISPLAY:inst2|CNT[0]'                                                             ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; 0.259 ; 0.259        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[4] ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[1] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[3] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[5] ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[4]|datab       ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[7]|datad       ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[0]|datad       ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[2]|datad       ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[6]|datad       ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[1]|datac       ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[7] ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[3]|datac       ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[5]|datac       ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[0] ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[2] ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[6] ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|inclk[0] ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]|q                ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|inclk[0] ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|outclk   ;
; 0.695 ; 0.695        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[0] ;
; 0.695 ; 0.695        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[2] ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[6] ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[7] ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[3]|datac       ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[5]|datac       ;
; 0.700 ; 0.700        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[1]|datac       ;
; 0.703 ; 0.703        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[0]|datad       ;
; 0.703 ; 0.703        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[2]|datad       ;
; 0.704 ; 0.704        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[6]|datad       ;
; 0.704 ; 0.704        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[7]|datad       ;
; 0.705 ; 0.705        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[4]|datab       ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[3] ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[5] ;
; 0.713 ; 0.713        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[1] ;
; 0.735 ; 0.735        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[4] ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; 3.571 ; 3.431 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; 4.557 ; 4.625 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; -2.032 ; -2.062 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; -1.692 ; -1.691 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 6.623  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 6.042  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 10.691 ; 10.161 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 10.147 ; 9.401  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 8.945  ; 8.437  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 9.652  ; 9.062  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 10.691 ; 10.161 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 8.346  ; 8.043  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 8.205  ; 7.891  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 8.691  ; 8.294  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 9.022  ; 8.534  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 6.337  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 5.549  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 4.579  ; 4.379  ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 9.863  ; 9.580  ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 7.809  ; 7.576  ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 4.579  ; 4.379  ; Fall       ; clk_50M                  ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+--------------+--------------------------+--------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+-------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 6.388  ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 5.799  ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 7.875  ; 7.572 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 9.739  ; 9.022 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 8.586  ; 8.096 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 9.263  ; 8.695 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 10.313 ; 9.805 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 8.011  ; 7.719 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 7.875  ; 7.572 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 8.342  ; 7.960 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 8.659  ; 8.189 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 6.112 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 5.324 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 4.421  ; 4.229 ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 9.451  ; 9.172 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 7.499  ; 7.271 ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 4.421  ; 4.229 ; Fall       ; clk_50M                  ;
+--------------+--------------------------+--------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; SEG_DISPLAY:inst2|CNT[0]        ; -1.547 ; -10.326       ;
; clk_50M                         ; -1.268 ; -16.381       ;
; uart:inst|gen_div:uart_baud|tmp ; -0.825 ; -11.755       ;
; SEG_SEL:inst4|CLK_1KHz          ; 0.538  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -0.179 ; -0.411        ;
; SEG_SEL:inst4|CLK_1KHz          ; 0.186  ; 0.000         ;
; uart:inst|gen_div:uart_baud|tmp ; 0.186  ; 0.000         ;
; SEG_DISPLAY:inst2|CNT[0]        ; 0.333  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -71.102       ;
; uart:inst|gen_div:uart_baud|tmp ; -1.000 ; -29.000       ;
; SEG_SEL:inst4|CLK_1KHz          ; -1.000 ; -2.000        ;
; SEG_DISPLAY:inst2|CNT[0]        ; 0.362  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SEG_DISPLAY:inst2|CNT[0]'                                                                                                         ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; -1.547 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.052      ; 2.108      ;
; -1.533 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.232      ; 2.264      ;
; -1.454 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.051      ; 2.017      ;
; -1.440 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.231      ; 2.173      ;
; -1.433 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.052      ; 1.994      ;
; -1.388 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.106      ; 1.917      ;
; -1.374 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.286      ; 2.073      ;
; -1.340 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.051      ; 1.903      ;
; -1.317 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 2.053      ;
; -1.285 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.014      ; 1.953      ;
; -1.274 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.106      ; 1.803      ;
; -1.271 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.194      ; 2.109      ;
; -1.258 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.014      ; 1.862      ;
; -1.244 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.194      ; 2.018      ;
; -1.225 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.061      ; 1.798      ;
; -1.211 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.241      ; 1.954      ;
; -1.189 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.236      ; 1.927      ;
; -1.171 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.014      ; 1.839      ;
; -1.158 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.291      ; 1.862      ;
; -1.144 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.014      ; 1.748      ;
; -1.120 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.825      ;
; -1.111 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.847      ;
; -1.111 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.061      ; 1.684      ;
; -1.093 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.176      ; 1.849      ;
; -1.087 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; -0.004     ; 1.673      ;
; -1.076 ; SEG_SEL:inst4|B[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.193      ; 1.849      ;
; -1.064 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.236      ; 1.802      ;
; -1.055 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.898      ;
; -1.048 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.013      ; 1.651      ;
; -1.046 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.783      ;
; -1.028 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.807      ;
; -1.006 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.291      ; 1.710      ;
; -0.995 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.246      ; 1.743      ;
; -0.983 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.013      ; 1.586      ;
; -0.973 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; -0.004     ; 1.559      ;
; -0.963 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.668      ;
; -0.960 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.699      ;
; -0.952 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.701      ;
; -0.941 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.678      ;
; -0.906 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.643      ;
; -0.884 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.246      ; 1.632      ;
; -0.866 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.181      ; 1.627      ;
; -0.857 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.181      ; 1.618      ;
; -0.850 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.693      ;
; -0.849 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.198      ; 1.627      ;
; -0.848 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.587      ;
; -0.847 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.626      ;
; -0.843 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.687      ;
; -0.842 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.622      ;
; -0.825 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.604      ;
; -0.799 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.548      ;
; -0.787 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.524      ;
; -0.784 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.489      ;
; -0.782 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.487      ;
; -0.770 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.507      ;
; -0.758 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.497      ;
; -0.753 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.198      ; 1.531      ;
; -0.752 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.491      ;
; -0.733 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.182      ; 1.495      ;
; -0.708 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.445      ;
; -0.703 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.547      ;
; -0.702 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.482      ;
; -0.701 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.450      ;
; -0.699 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.404      ;
; -0.699 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.404      ;
; -0.685 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.464      ;
; -0.683 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.422      ;
; -0.681 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.460      ;
; -0.679 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.523      ;
; -0.673 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.453      ;
; -0.672 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.411      ;
; -0.663 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.402      ;
; -0.652 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.432      ;
; -0.642 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.379      ;
; -0.619 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.368      ;
; -0.611 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.316      ;
; -0.607 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.312      ;
; -0.603 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.340      ;
; -0.593 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.182      ; 1.355      ;
; -0.580 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.319      ;
; -0.547 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.391      ;
; -0.542 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.279      ;
; -0.538 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.238      ; 1.275      ;
; -0.535 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.284      ;
; -0.517 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.266      ;
; -0.515 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.292      ; 1.220      ;
; -0.514 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.253      ;
; -0.508 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.352      ;
; -0.499 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.237      ; 1.238      ;
; -0.497 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.276      ;
; -0.489 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.269      ;
; -0.481 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.261      ;
; -0.481 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.230      ;
; -0.481 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.182      ; 1.243      ;
; -0.463 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.182      ; 1.225      ;
; -0.448 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.247      ; 1.197      ;
; -0.447 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.291      ;
; -0.446 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.199      ; 1.225      ;
; -0.444 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.224      ;
; -0.439 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 1.000        ; 0.200      ; 1.283      ;
+--------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.268 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.218      ;
; -1.188 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.138      ;
; -1.187 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.137      ;
; -1.184 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.134      ;
; -1.093 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.043      ;
; -1.091 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.041      ;
; -1.091 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.041      ;
; -1.090 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.040      ;
; -1.090 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 2.040      ;
; -1.026 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.976      ;
; -1.013 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.963      ;
; -1.011 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.961      ;
; -1.011 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.961      ;
; -1.010 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.960      ;
; -0.988 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.938      ;
; -0.982 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.932      ;
; -0.980 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.930      ;
; -0.979 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.929      ;
; -0.979 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.929      ;
; -0.977 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.927      ;
; -0.977 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.927      ;
; -0.976 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.926      ;
; -0.947 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.897      ;
; -0.921 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.871      ;
; -0.915 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.865      ;
; -0.913 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.863      ;
; -0.912 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.862      ;
; -0.883 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.833      ;
; -0.878 ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.828      ;
; -0.851 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.801      ;
; -0.849 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.799      ;
; -0.849 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.799      ;
; -0.848 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.798      ;
; -0.813 ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.763      ;
; -0.810 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.760      ;
; -0.808 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.758      ;
; -0.807 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.757      ;
; -0.776 ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.726      ;
; -0.773 ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.723      ;
; -0.769 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.719      ;
; -0.767 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.717      ;
; -0.767 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.717      ;
; -0.766 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.716      ;
; -0.741 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.691      ;
; -0.709 ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.659      ;
; -0.705 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.655      ;
; -0.703 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.653      ;
; -0.703 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.653      ;
; -0.702 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.652      ;
; -0.694 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.644      ;
; -0.636 ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.586      ;
; -0.632 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.582      ;
; -0.630 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.580      ;
; -0.630 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.580      ;
; -0.629 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.579      ;
; -0.595 ; SEG_SEL:inst4|TMP[7]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.545      ;
; -0.554 ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.504      ;
; -0.536 ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.486      ;
; -0.524 ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.474      ;
; -0.490 ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.440      ;
; -0.490 ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[12]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.440      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[7]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[5]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[6]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[2]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[0]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[4]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[1]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.485 ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|DATA_OUT[3]           ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 1.000        ; -0.228     ; 1.234      ;
; -0.474 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.425      ;
; -0.466 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.416      ;
; -0.464 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.414      ;
; -0.464 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.414      ;
; -0.463 ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.413      ;
; -0.457 ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.407      ;
; -0.417 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[7]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.367      ;
; -0.415 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[3]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[8]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.365      ;
; -0.414 ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[9]            ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.364      ;
; -0.404 ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.354      ;
; -0.383 ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.333      ;
; -0.372 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.323      ;
; -0.372 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.323      ;
; -0.372 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.323      ;
; -0.372 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.323      ;
; -0.372 ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.036     ; 1.323      ;
; -0.337 ; SEG_SEL:inst4|TMP[12]                 ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.287      ;
; -0.326 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[8]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.034     ; 1.279      ;
; -0.326 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[2]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.034     ; 1.279      ;
; -0.326 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[0]           ; clk_50M                         ; clk_50M     ; 1.000        ; -0.034     ; 1.279      ;
; -0.326 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[7]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.034     ; 1.279      ;
; -0.326 ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[6]        ; clk_50M                         ; clk_50M     ; 1.000        ; -0.034     ; 1.279      ;
; -0.319 ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; clk_50M     ; 1.000        ; -0.037     ; 1.269      ;
+--------+---------------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:inst|gen_div:uart_baud|tmp'                                                                                                                                                                        ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.825 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.775      ;
; -0.825 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.775      ;
; -0.825 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.775      ;
; -0.825 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.775      ;
; -0.797 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.740      ;
; -0.788 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.731      ;
; -0.785 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.728      ;
; -0.775 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.718      ;
; -0.767 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.710      ;
; -0.766 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.709      ;
; -0.764 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.707      ;
; -0.763 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.706      ;
; -0.758 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.701      ;
; -0.755 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.698      ;
; -0.755 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.698      ;
; -0.752 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.695      ;
; -0.750 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.693      ;
; -0.742 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.692      ;
; -0.741 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.684      ;
; -0.739 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.689      ;
; -0.739 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.689      ;
; -0.739 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.689      ;
; -0.739 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.689      ;
; -0.738 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.681      ;
; -0.731 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.674      ;
; -0.724 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.667      ;
; -0.723 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.666      ;
; -0.710 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.043     ; 1.654      ;
; -0.709 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.652      ;
; -0.702 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.645      ;
; -0.701 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.644      ;
; -0.701 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.644      ;
; -0.698 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.641      ;
; -0.694 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.637      ;
; -0.693 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.636      ;
; -0.691 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.634      ;
; -0.690 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.633      ;
; -0.688 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.043     ; 1.632      ;
; -0.684 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.627      ;
; -0.680 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.043     ; 1.624      ;
; -0.678 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.628      ;
; -0.678 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.628      ;
; -0.678 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.628      ;
; -0.678 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.628      ;
; -0.677 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.043     ; 1.621      ;
; -0.677 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.620      ;
; -0.676 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.619      ;
; -0.663 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.043     ; 1.607      ;
; -0.648 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.591      ;
; -0.626 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.569      ;
; -0.618 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.561      ;
; -0.615 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.558      ;
; -0.601 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.544      ;
; -0.584 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.527      ;
; -0.577 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.527      ;
; -0.576 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.526      ;
; -0.562 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.505      ;
; -0.558 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.508      ;
; -0.554 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.497      ;
; -0.552 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.029     ; 1.510      ;
; -0.552 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.029     ; 1.510      ;
; -0.551 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.494      ;
; -0.542 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.029     ; 1.500      ;
; -0.542 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|\pro2:count[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.029     ; 1.500      ;
; -0.537 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.480      ;
; -0.511 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.462      ;
; -0.511 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.462      ;
; -0.511 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.462      ;
; -0.511 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.462      ;
; -0.503 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.453      ;
; -0.494 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.444      ;
; -0.491 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.441      ;
; -0.487 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.437      ;
; -0.486 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.436      ;
; -0.468 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.418      ;
; -0.467 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.417      ;
; -0.452 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.402      ;
; -0.446 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.389      ;
; -0.439 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.038     ; 1.388      ;
; -0.437 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.380      ;
; -0.434 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.377      ;
; -0.430 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.380      ;
; -0.429 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.379      ;
; -0.416 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.367      ;
; -0.412 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.362      ;
; -0.411 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.361      ;
; -0.395 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.346      ;
; -0.395 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.346      ;
; -0.395 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.346      ;
; -0.395 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.036     ; 1.346      ;
; -0.393 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.343      ;
; -0.390 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.333      ;
; -0.382 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.325      ;
; -0.379 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]          ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.037     ; 1.329      ;
; -0.373 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_stop            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 1.000        ; -0.044     ; 1.316      ;
+--------+--------------------------------------------------------+-------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SEG_SEL:inst4|CLK_1KHz'                                                                                           ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.538 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.037     ; 0.412      ;
; 0.591 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 1.000        ; -0.037     ; 0.359      ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                         ;
+--------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.179 ; uart:inst|gen_div:uart_baud|tmp       ; uart:inst|gen_div:uart_baud|tmp    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; 1.183      ; 1.223      ;
; -0.161 ; SEG_SEL:inst4|CLK_1KHz                ; SEG_SEL:inst4|CLK_1KHz             ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M     ; 0.000        ; 1.177      ; 1.235      ;
; -0.071 ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[1]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; 0.000        ; 1.188      ; 1.336      ;
; 0.011  ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[0]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; 0.000        ; 1.188      ; 1.418      ;
; 0.187  ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|cnt[1]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; HANDLE:inst3|DATA_OUT[9]              ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; uart:inst|DATA_OUT[2]                 ; HANDLE:inst3|DATA_OUT[2]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; SEG_SEL:inst4|shiWei[1]               ; SEG_SEL:inst4|C[1]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; uart:inst|DATA_OUT[1]                 ; HANDLE:inst3|DATA_OUT[1]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; SEG_SEL:inst4|shiWei[0]               ; SEG_SEL:inst4|C[0]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; HANDLE:inst3|SIGN2[0]                 ; SEG_SEL:inst4|B[0]                 ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.314      ;
; 0.204  ; uart:inst|DATA_OUT[5]                 ; HANDLE:inst3|DATA_OUT[5]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; uart:inst|DATA_OUT[3]                 ; HANDLE:inst3|DATA_OUT[3]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.326      ;
; 0.210  ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.330      ;
; 0.264  ; uart:inst|DATA_OUT[0]                 ; HANDLE:inst3|DATA_OUT[0]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.385      ;
; 0.293  ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; SEG_SEL:inst4|TMP[11]                 ; SEG_SEL:inst4|TMP[11]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.414      ;
; 0.298  ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.420      ;
; 0.302  ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[0]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.423      ;
; 0.305  ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.427      ;
; 0.323  ; HANDLE:inst3|cnt[0]                   ; HANDLE:inst3|cnt[1]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.443      ;
; 0.332  ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|cnt[0]                ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.452      ;
; 0.340  ; uart:inst|DATA_OUT[4]                 ; HANDLE:inst3|DATA_OUT[4]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.461      ;
; 0.346  ; uart:inst|\display:cnt[1]             ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.467      ;
; 0.357  ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[1]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.478      ;
; 0.359  ; HANDLE:inst3|cnt[1]                   ; HANDLE:inst3|DATA_OUT[9]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.479      ;
; 0.360  ; SEG_SEL:inst4|TMP[6]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.481      ;
; 0.361  ; uart:inst|\display:cnt[1]             ; uart:inst|\display:cnt[0]          ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.482      ;
; 0.362  ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.483      ;
; 0.362  ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.483      ;
; 0.365  ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.486      ;
; 0.372  ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.493      ;
; 0.390  ; uart:inst|uart_r:uart_receive|r_ready ; uart:inst|\display:cnt[0]          ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.392      ;
; 0.415  ; uart:inst|gen_div:uart_baud|tmp       ; uart:inst|gen_div:uart_baud|tmp    ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; -0.500       ; 1.183      ; 1.317      ;
; 0.417  ; uart:inst|flag                        ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.538      ;
; 0.425  ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.546      ;
; 0.427  ; uart:inst|\display:cnt[0]             ; uart:inst|\display:cnt[1]          ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.548      ;
; 0.432  ; HANDLE:inst3|DATA_OUT[4]              ; SEG_SEL:inst4|shiWei[0]            ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.554      ;
; 0.432  ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.553      ;
; 0.442  ; SEG_SEL:inst4|TMP[5]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.563      ;
; 0.447  ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.568      ;
; 0.449  ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.570      ;
; 0.451  ; SEG_SEL:inst4|TMP[10]                 ; SEG_SEL:inst4|TMP[11]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451  ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[1]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; uart:inst|\display:cnt[0]             ; uart:inst|flag                     ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.576      ;
; 0.460  ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[2] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.582      ;
; 0.463  ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.584      ;
; 0.466  ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; uart:inst|gen_div:uart_baud|cnt[4]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.588      ;
; 0.473  ; SEG_SEL:inst4|CLK_1KHz                ; SEG_SEL:inst4|CLK_1KHz             ; SEG_SEL:inst4|CLK_1KHz          ; clk_50M     ; -0.500       ; 1.177      ; 1.369      ;
; 0.475  ; uart:inst|DATA_OUT[4]                 ; HANDLE:inst3|DATA_OUT[7]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.606      ;
; 0.477  ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.598      ;
; 0.483  ; uart:inst|gen_div:uart_baud|cnt[7]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.604      ;
; 0.488  ; uart:inst|DATA_OUT[5]                 ; HANDLE:inst3|DATA_OUT[8]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.619      ;
; 0.493  ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[1]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; -0.500       ; 1.188      ; 1.400      ;
; 0.497  ; uart:inst|DATA_OUT[6]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.628      ;
; 0.500  ; SEG_SEL:inst4|TMP[12]                 ; SEG_SEL:inst4|TMP[12]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.621      ;
; 0.502  ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[7] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.623      ;
; 0.504  ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[6]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.635      ;
; 0.506  ; SEG_SEL:inst4|TMP[1]                  ; SEG_SEL:inst4|TMP[2]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.627      ;
; 0.507  ; uart:inst|gen_div:uart_baud|cnt[6]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; SEG_DISPLAY:inst2|CNT[0]              ; SEG_DISPLAY:inst2|CNT[0]           ; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M     ; -0.500       ; 1.188      ; 1.414      ;
; 0.513  ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.634      ;
; 0.517  ; uart:inst|DATA_OUT[0]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.648      ;
; 0.518  ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.639      ;
; 0.520  ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[5]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; SEG_SEL:inst4|TMP[0]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; uart:inst|gen_div:uart_baud|cnt[1]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.642      ;
; 0.523  ; SEG_SEL:inst4|TMP[4]                  ; SEG_SEL:inst4|TMP[6]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; SEG_SEL:inst4|TMP[2]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[3] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.645      ;
; 0.525  ; SEG_SEL:inst4|TMP[8]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.646      ;
; 0.526  ; SEG_SEL:inst4|TMP[9]                  ; SEG_SEL:inst4|TMP[10]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.647      ;
; 0.527  ; SEG_SEL:inst4|TMP[3]                  ; SEG_SEL:inst4|TMP[4]               ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.648      ;
; 0.527  ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[4] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.648      ;
; 0.532  ; uart:inst|gen_div:uart_baud|cnt[2]    ; uart:inst|gen_div:uart_baud|cnt[6] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.653      ;
; 0.534  ; uart:inst|DATA_OUT[3]                 ; HANDLE:inst3|DATA_OUT[6]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.665      ;
; 0.534  ; uart:inst|gen_div:uart_baud|cnt[0]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.655      ;
; 0.543  ; uart:inst|gen_div:uart_baud|cnt[5]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.664      ;
; 0.544  ; uart:inst|uart_r:uart_receive|rbuf[2] ; uart:inst|DATA_OUT[2]              ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.546      ;
; 0.544  ; uart:inst|uart_r:uart_receive|rbuf[1] ; uart:inst|DATA_OUT[1]              ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.546      ;
; 0.547  ; uart:inst|uart_r:uart_receive|rbuf[4] ; uart:inst|DATA_OUT[4]              ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.549      ;
; 0.549  ; uart:inst|uart_r:uart_receive|rbuf[3] ; uart:inst|DATA_OUT[3]              ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.551      ;
; 0.550  ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|SIGN2[0]              ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.681      ;
; 0.551  ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[8]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.682      ;
; 0.551  ; uart:inst|uart_r:uart_receive|rbuf[0] ; uart:inst|DATA_OUT[0]              ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.553      ;
; 0.556  ; uart:inst|uart_r:uart_receive|rbuf[5] ; uart:inst|DATA_OUT[5]              ; uart:inst|gen_div:uart_baud|tmp ; clk_50M     ; 0.000        ; -0.112     ; 0.558      ;
; 0.561  ; HANDLE:inst3|DATA_OUT[5]              ; SEG_SEL:inst4|shiWei[1]            ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.683      ;
; 0.561  ; uart:inst|DATA_OUT[7]                 ; HANDLE:inst3|DATA_OUT[7]           ; clk_50M                         ; clk_50M     ; 0.000        ; 0.047      ; 0.692      ;
; 0.564  ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[1] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.685      ;
; 0.565  ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.686      ;
; 0.567  ; uart:inst|gen_div:uart_baud|cnt[3]    ; uart:inst|gen_div:uart_baud|cnt[5] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.688      ;
+--------+---------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SEG_SEL:inst4|CLK_1KHz'                                                                                            ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.186 ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.037      ; 0.314      ;
; 0.226 ; SEG_SEL:inst4|CNT[0] ; SEG_SEL:inst4|CNT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_SEL:inst4|CLK_1KHz ; 0.000        ; 0.037      ; 0.347      ;
+-------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:inst|gen_div:uart_baud|tmp'                                                                                                                                                                         ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ; uart:inst|uart_r:uart_receive|rbuf[2]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ; uart:inst|uart_r:uart_receive|rbuf[1]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ; uart:inst|uart_r:uart_receive|rbuf[3]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ; uart:inst|uart_r:uart_receive|rbuf[4]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.316      ;
; 0.207 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.328      ;
; 0.253 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ; uart:inst|uart_r:uart_receive|rbuf[0]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.373      ;
; 0.276 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.397      ;
; 0.283 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.404      ;
; 0.308 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.429      ;
; 0.321 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.442      ;
; 0.359 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.480      ;
; 0.361 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.482      ;
; 0.449 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.571      ;
; 0.456 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.577      ;
; 0.463 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.584      ;
; 0.469 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.590      ;
; 0.477 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.598      ;
; 0.494 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.615      ;
; 0.497 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.618      ;
; 0.498 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.619      ;
; 0.558 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.680      ;
; 0.563 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.685      ;
; 0.565 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.687      ;
; 0.577 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.698      ;
; 0.580 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.701      ;
; 0.583 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|uart_r:uart_receive|rbuf[5]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.029      ; 0.696      ;
; 0.590 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|uart_r:uart_receive|rbuf[7]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.029      ; 0.703      ;
; 0.619 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.740      ;
; 0.633 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.754      ;
; 0.640 ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|uart_r:uart_receive|rbuf[6]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.029      ; 0.753      ;
; 0.641 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.763      ;
; 0.668 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.789      ;
; 0.671 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.792      ;
; 0.690 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.810      ;
; 0.694 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.030      ; 0.808      ;
; 0.706 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|r_ready                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.043      ; 0.833      ;
; 0.712 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.833      ;
; 0.719 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.043      ; 0.846      ;
; 0.724 ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.846      ;
; 0.733 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.853      ;
; 0.739 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.859      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[7]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[5]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[6]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[2]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[0]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[4]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[1]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; uart:inst|uart_r:uart_receive|state.r_stop             ; uart:inst|uart_r:uart_receive|rbuf[3]                  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.869      ;
; 0.750 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.870      ;
; 0.755 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.876      ;
; 0.768 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.889      ;
; 0.775 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.896      ;
; 0.785 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.906      ;
; 0.790 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.910      ;
; 0.791 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.913      ;
; 0.792 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.913      ;
; 0.806 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.928      ;
; 0.806 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.928      ;
; 0.811 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.932      ;
; 0.813 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.933      ;
; 0.821 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.942      ;
; 0.826 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.946      ;
; 0.828 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.949      ;
; 0.860 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.981      ;
; 0.862 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.982      ;
; 0.866 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 0.986      ;
; 0.869 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.990      ;
; 0.871 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.992      ;
; 0.873 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.995      ;
; 0.875 ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 0.997      ;
; 0.876 ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 0.997      ;
; 0.886 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 1.007      ;
; 0.888 ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 1.009      ;
; 0.889 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 1.010      ;
; 0.905 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 1.025      ;
; 0.917 ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.036      ; 1.037      ;
; 0.923 ; uart:inst|uart_r:uart_receive|state.r_idle             ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.038      ; 1.045      ;
; 0.929 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 1.050      ;
; 0.931 ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 1.052      ;
; 0.935 ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 0.000        ; 0.037      ; 1.056      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SEG_DISPLAY:inst2|CNT[0]'                                                                                                         ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock           ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+
; 0.333 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 0.647      ;
; 0.353 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 0.781      ;
; 0.369 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 0.797      ;
; 0.452 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 0.825      ;
; 0.476 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 0.858      ;
; 0.518 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 0.946      ;
; 0.549 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 0.931      ;
; 0.552 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 0.924      ;
; 0.562 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.137      ; 0.719      ;
; 0.573 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.118      ; 0.711      ;
; 0.579 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 0.951      ;
; 0.583 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[6] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.137      ; 0.740      ;
; 0.587 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 0.901      ;
; 0.590 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 0.921      ;
; 0.593 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 0.966      ;
; 0.594 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 0.927      ;
; 0.607 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.035      ;
; 0.621 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 0.952      ;
; 0.623 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.051      ;
; 0.637 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.009      ;
; 0.655 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[7] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.118      ; 0.793      ;
; 0.656 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 0.970      ;
; 0.663 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 0.977      ;
; 0.670 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.003      ;
; 0.676 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.009      ;
; 0.676 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.058      ;
; 0.676 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 0.990      ;
; 0.681 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.054      ;
; 0.681 ; SEG_SEL:inst4|D[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.053      ;
; 0.685 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.058      ;
; 0.700 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.082      ;
; 0.700 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.232      ; 0.952      ;
; 0.701 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.032      ;
; 0.716 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.144      ;
; 0.717 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.145      ;
; 0.718 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.100      ;
; 0.727 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.099      ;
; 0.736 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.069      ;
; 0.739 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.072      ;
; 0.742 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.073      ;
; 0.744 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.117      ;
; 0.745 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.078      ;
; 0.745 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.118      ;
; 0.748 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.120      ;
; 0.752 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 1.066      ;
; 0.754 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.085      ;
; 0.758 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.091      ;
; 0.758 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.186      ;
; 0.761 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.094      ;
; 0.769 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.102      ;
; 0.772 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.103      ;
; 0.774 ; SEG_DISPLAY:inst2|CNT[1] ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.147      ;
; 0.781 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.153      ;
; 0.788 ; SEG_SEL:inst4|D[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.119      ;
; 0.789 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.161      ;
; 0.792 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.174      ;
; 0.807 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 1.121      ;
; 0.815 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 1.129      ;
; 0.817 ; SEG_SEL:inst4|A[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.150      ;
; 0.827 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.160      ;
; 0.828 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.210      ;
; 0.832 ; SEG_SEL:inst4|A[1]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.204      ;
; 0.837 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.210      ;
; 0.846 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.177      ; 1.043      ;
; 0.850 ; SEG_SEL:inst4|D[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.183      ;
; 0.852 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.280      ;
; 0.853 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[4] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.232      ; 1.105      ;
; 0.864 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.237      ;
; 0.868 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.398      ; 1.296      ;
; 0.872 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.176      ; 1.068      ;
; 0.883 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.265      ;
; 0.895 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.186      ; 1.101      ;
; 0.898 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.270      ;
; 0.901 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.234      ;
; 0.905 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 1.219      ;
; 0.910 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.343      ; 1.283      ;
; 0.921 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.254      ;
; 0.923 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.256      ;
; 0.927 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[3] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.177      ; 1.124      ;
; 0.944 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[7] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.284      ; 1.258      ;
; 0.953 ; SEG_SEL:inst4|A[3]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.284      ;
; 0.967 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.135      ; 1.122      ;
; 0.968 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.301      ;
; 0.983 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.301      ; 1.314      ;
; 1.002 ; SEG_SEL:inst4|A[0]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.335      ;
; 1.011 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.351      ; 1.392      ;
; 1.015 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[1] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.186      ; 1.221      ;
; 1.021 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.403      ;
; 1.022 ; SEG_SEL:inst4|CNT[1]     ; SEG_DISPLAY:inst2|DATA_OUT[0] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.137      ; 1.179      ;
; 1.027 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[5] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.176      ; 1.223      ;
; 1.029 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.300      ; 1.359      ;
; 1.046 ; SEG_SEL:inst4|D[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.379      ;
; 1.055 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[3] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.342      ; 1.427      ;
; 1.056 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[6] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.302      ; 1.388      ;
; 1.069 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[4] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.397      ; 1.496      ;
; 1.076 ; SEG_SEL:inst4|C[0]       ; SEG_DISPLAY:inst2|DATA_OUT[5] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.341      ; 1.447      ;
; 1.082 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[1] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.352      ; 1.464      ;
; 1.083 ; SEG_SEL:inst4|C[1]       ; SEG_DISPLAY:inst2|DATA_OUT[2] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.300      ; 1.413      ;
; 1.087 ; SEG_SEL:inst4|CNT[0]     ; SEG_DISPLAY:inst2|DATA_OUT[2] ; SEG_SEL:inst4|CLK_1KHz ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.135      ; 1.242      ;
; 1.100 ; SEG_SEL:inst4|B[2]       ; SEG_DISPLAY:inst2|DATA_OUT[0] ; clk_50M                ; SEG_DISPLAY:inst2|CNT[0] ; 0.000        ; 0.303      ; 1.433      ;
+-------+--------------------------+-------------------------------+------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50M'                                                                  ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50M ; Rise       ; clk_50M                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|cnt[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; HANDLE:inst3|cnt[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|A[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|A[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|A[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|A[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|B[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|B[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|CLK_1KHz             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|C[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|C[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|D[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|D[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|D[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|D[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; SEG_SEL:inst4|shiWei[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|DATA_OUT[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|\display:cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|\display:cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|flag                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|cnt[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; uart:inst|gen_div:uart_baud|tmp    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[6]           ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[7]           ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[8]           ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[9]           ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[0]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|SIGN2[2]              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|cnt[0]                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|cnt[1]                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|B[0]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[0]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[1]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[2]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[3]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[4]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; HANDLE:inst3|DATA_OUT[5]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[0]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_DISPLAY:inst2|CNT[1]           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[0]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[1]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[2]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|A[3]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|B[2]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|CLK_1KHz             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|C[0]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|C[1]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[0]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[1]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[2]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|D[3]                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[0]               ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[10]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[11]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[12]              ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[1]               ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; SEG_SEL:inst4|TMP[2]               ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:inst|gen_div:uart_baud|tmp'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[0]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[1]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[2]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:count[3]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[5]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[6]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[7]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[0]            ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[1]            ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[2]            ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rcnt[3]            ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|r_ready                  ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_idle             ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_data_bit  ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_sample_start_bit ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[0]           ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[1]           ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[2]           ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[3]           ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|\pro2:rbufs[4]           ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[0]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[1]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[2]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[3]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[4]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[5]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[6]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|rbuf[7]                  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; uart:inst|uart_r:uart_receive|state.r_stop             ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[0]|clk                   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[1]|clk                   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[2]|clk                   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[3]|clk                   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|\pro2:rbufs[4]|clk                   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[0]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[1]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[2]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[3]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[4]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[5]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[6]|clk                          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; uart:inst|gen_div:uart_baud|tmp ; Rise       ; inst|uart_receive|rbuf[7]|clk                          ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SEG_SEL:inst4|CLK_1KHz'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[0]            ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; SEG_SEL:inst4|CNT[1]            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[0]|clk                ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[1]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|inclk[0] ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz|q                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|inclk[0] ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CLK_1KHz~clkctrl|outclk   ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[0]|clk                ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; SEG_SEL:inst4|CLK_1KHz ; Rise       ; inst4|CNT[1]|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SEG_DISPLAY:inst2|CNT[0]'                                                             ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[4] ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[4]|datab       ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[2] ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[0] ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[6] ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[7] ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[3]|datac       ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[5]|datac       ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[1]|datac       ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[2]|datad       ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[0]|datad       ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[6]|datad       ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[7]|datad       ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[3] ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[5] ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[1] ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|inclk[0] ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]|q                ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|inclk[0] ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|CNT[0]~clkctrl|outclk   ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[1] ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[3] ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[5] ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[2]|datad       ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[6]|datad       ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[7]|datad       ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[0]|datad       ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[1]|datac       ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[3]|datac       ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[5]|datac       ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[2] ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[6] ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[7] ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[0] ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; SEG_DISPLAY:inst2|DATA_OUT[4] ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; SEG_DISPLAY:inst2|CNT[0] ; Rise       ; inst2|DATA_OUT[4]|datab       ;
+-------+--------------+----------------+------------------+--------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; 1.717 ; 2.413 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; 2.252 ; 2.908 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; -1.041 ; -1.670 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; -0.915 ; -1.523 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 3.653 ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 2.938 ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 5.462 ; 5.675 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 4.830 ; 5.009 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 4.310 ; 4.440 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 4.629 ; 4.828 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 5.462 ; 5.675 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 4.061 ; 4.192 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 4.007 ; 4.139 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 4.219 ; 4.364 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 4.370 ; 4.528 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;       ; 3.836 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;       ; 3.149 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 2.738 ; 2.393 ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 5.178 ; 5.426 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 3.943 ; 4.102 ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 2.738 ; 2.393 ; Fall       ; clk_50M                  ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 3.554 ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 2.844 ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 3.866 ; 3.993 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 4.656 ; 4.828 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 4.157 ; 4.281 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 4.464 ; 4.655 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 5.299 ; 5.507 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 3.919 ; 4.044 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 3.866 ; 3.993 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 4.069 ; 4.209 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 4.214 ; 4.367 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;       ; 3.730 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;       ; 3.048 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 2.677 ; 2.331 ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 5.001 ; 5.234 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 3.805 ; 3.955 ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 2.677 ; 2.331 ; Fall       ; clk_50M                  ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.759   ; -0.179 ; N/A      ; N/A     ; -3.000              ;
;  SEG_DISPLAY:inst2|CNT[0]        ; -4.759   ; 0.333  ; N/A      ; N/A     ; 0.259               ;
;  SEG_SEL:inst4|CLK_1KHz          ; -0.057   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  clk_50M                         ; -4.395   ; -0.179 ; N/A      ; N/A     ; -3.000              ;
;  uart:inst|gen_div:uart_baud|tmp ; -3.241   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                  ; -205.301 ; -0.411 ; 0.0      ; 0.0     ; -144.265            ;
;  SEG_DISPLAY:inst2|CNT[0]        ; -33.837  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  SEG_SEL:inst4|CLK_1KHz          ; -0.057   ; 0.000  ; N/A      ; N/A     ; -2.974              ;
;  clk_50M                         ; -108.097 ; -0.411 ; N/A      ; N/A     ; -98.168             ;
;  uart:inst|gen_div:uart_baud|tmp ; -63.310  ; 0.000  ; N/A      ; N/A     ; -43.123             ;
+----------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; 3.880 ; 4.018 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; 4.987 ; 5.253 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; resetin   ; uart:inst|gen_div:uart_baud|tmp ; -1.041 ; -1.670 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
; rxd       ; uart:inst|gen_div:uart_baud|tmp ; -0.915 ; -1.523 ; Rise       ; uart:inst|gen_div:uart_baud|tmp ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 7.287  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 6.476  ;        ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 11.579 ; 11.273 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 10.880 ; 10.375 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 9.625  ; 9.285  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 10.353 ; 9.984  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 11.579 ; 11.273 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 8.990  ; 8.828  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 8.843  ; 8.672  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 9.365  ; 9.146  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 9.692  ; 9.382  ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 7.161  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;        ; 6.250  ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 4.992  ; 4.863  ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 10.770 ; 10.702 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 8.494  ; 8.422  ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 4.992  ; 4.863  ; Fall       ; clk_50M                  ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ; 3.554 ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ; 2.844 ;       ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; DATA_OUT[*]  ; SEG_DISPLAY:inst2|CNT[0] ; 3.866 ; 3.993 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[0] ; SEG_DISPLAY:inst2|CNT[0] ; 4.656 ; 4.828 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[1] ; SEG_DISPLAY:inst2|CNT[0] ; 4.157 ; 4.281 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[2] ; SEG_DISPLAY:inst2|CNT[0] ; 4.464 ; 4.655 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[3] ; SEG_DISPLAY:inst2|CNT[0] ; 5.299 ; 5.507 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[4] ; SEG_DISPLAY:inst2|CNT[0] ; 3.919 ; 4.044 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[5] ; SEG_DISPLAY:inst2|CNT[0] ; 3.866 ; 3.993 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[6] ; SEG_DISPLAY:inst2|CNT[0] ; 4.069 ; 4.209 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
;  DATA_OUT[7] ; SEG_DISPLAY:inst2|CNT[0] ; 4.214 ; 4.367 ; Rise       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS1          ; SEG_DISPLAY:inst2|CNT[0] ;       ; 3.730 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CS2          ; SEG_DISPLAY:inst2|CNT[0] ;       ; 3.048 ; Fall       ; SEG_DISPLAY:inst2|CNT[0] ;
; CLK_OUT      ; clk_50M                  ; 2.677 ; 2.331 ; Rise       ; clk_50M                  ;
; CS1          ; clk_50M                  ; 5.001 ; 5.234 ; Rise       ; clk_50M                  ;
; CS2          ; clk_50M                  ; 3.805 ; 3.955 ; Rise       ; clk_50M                  ;
; CLK_OUT      ; clk_50M                  ; 2.677 ; 2.331 ; Fall       ; clk_50M                  ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CS1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK_OUT       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetin                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; CS2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; CLK_OUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DATA_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; CS2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; CLK_OUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DATA_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; CS2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; CLK_OUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DATA_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_50M                         ; clk_50M                         ; 878      ; 0        ; 0        ; 0        ;
; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M                         ; 2        ; 2        ; 0        ; 0        ;
; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; 1        ; 1        ; 0        ; 0        ;
; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; 20       ; 1        ; 0        ; 0        ;
; clk_50M                         ; SEG_DISPLAY:inst2|CNT[0]        ; 215      ; 0        ; 0        ; 0        ;
; SEG_SEL:inst4|CLK_1KHz          ; SEG_DISPLAY:inst2|CNT[0]        ; 182      ; 0        ; 0        ; 0        ;
; SEG_SEL:inst4|CLK_1KHz          ; SEG_SEL:inst4|CLK_1KHz          ; 3        ; 0        ; 0        ; 0        ;
; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 283      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_50M                         ; clk_50M                         ; 878      ; 0        ; 0        ; 0        ;
; SEG_DISPLAY:inst2|CNT[0]        ; clk_50M                         ; 2        ; 2        ; 0        ; 0        ;
; SEG_SEL:inst4|CLK_1KHz          ; clk_50M                         ; 1        ; 1        ; 0        ; 0        ;
; uart:inst|gen_div:uart_baud|tmp ; clk_50M                         ; 20       ; 1        ; 0        ; 0        ;
; clk_50M                         ; SEG_DISPLAY:inst2|CNT[0]        ; 215      ; 0        ; 0        ; 0        ;
; SEG_SEL:inst4|CLK_1KHz          ; SEG_DISPLAY:inst2|CNT[0]        ; 182      ; 0        ; 0        ; 0        ;
; SEG_SEL:inst4|CLK_1KHz          ; SEG_SEL:inst4|CLK_1KHz          ; 3        ; 0        ; 0        ; 0        ;
; uart:inst|gen_div:uart_baud|tmp ; uart:inst|gen_div:uart_baud|tmp ; 283      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri May 04 14:24:20 2018
Info: Command: quartus_sta competition -c competition
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst2|DATA_OUT[7]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[6]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[5]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[4]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[3]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[2]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[1]|combout" is a latch
    Warning: Node "inst2|DATA_OUT[0]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'competition.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_50M clk_50M
    Info: create_clock -period 1.000 -name SEG_SEL:inst4|CLK_1KHz SEG_SEL:inst4|CLK_1KHz
    Info: create_clock -period 1.000 -name uart:inst|gen_div:uart_baud|tmp uart:inst|gen_div:uart_baud|tmp
    Info: create_clock -period 1.000 -name SEG_DISPLAY:inst2|CNT[0] SEG_DISPLAY:inst2|CNT[0]
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.759
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.759       -33.837 SEG_DISPLAY:inst2|CNT[0] 
    Info:    -4.395      -108.097 clk_50M 
    Info:    -3.241       -63.310 uart:inst|gen_div:uart_baud|tmp 
    Info:    -0.057        -0.057 SEG_SEL:inst4|CLK_1KHz 
Info: Worst-case hold slack is 0.008
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.008         0.000 clk_50M 
    Info:     0.452         0.000 uart:inst|gen_div:uart_baud|tmp 
    Info:     0.453         0.000 SEG_SEL:inst4|CLK_1KHz 
    Info:     0.779         0.000 SEG_DISPLAY:inst2|CNT[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -98.168 clk_50M 
    Info:    -1.487       -43.123 uart:inst|gen_div:uart_baud|tmp 
    Info:    -1.487        -2.974 SEG_SEL:inst4|CLK_1KHz 
    Info:     0.402         0.000 SEG_DISPLAY:inst2|CNT[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.395
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.395       -31.055 SEG_DISPLAY:inst2|CNT[0] 
    Info:    -4.012       -96.540 clk_50M 
    Info:    -2.985       -57.246 uart:inst|gen_div:uart_baud|tmp 
    Info:     0.041         0.000 SEG_SEL:inst4|CLK_1KHz 
Info: Worst-case hold slack is 0.016
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.016         0.000 clk_50M 
    Info:     0.400         0.000 uart:inst|gen_div:uart_baud|tmp 
    Info:     0.401         0.000 SEG_SEL:inst4|CLK_1KHz 
    Info:     0.605         0.000 SEG_DISPLAY:inst2|CNT[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -98.168 clk_50M 
    Info:    -1.487       -43.123 uart:inst|gen_div:uart_baud|tmp 
    Info:    -1.487        -2.974 SEG_SEL:inst4|CLK_1KHz 
    Info:     0.259         0.000 SEG_DISPLAY:inst2|CNT[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {uart:inst|gen_div:uart_baud|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_SEL:inst4|CLK_1KHz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {SEG_DISPLAY:inst2|CNT[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.547
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.547       -10.326 SEG_DISPLAY:inst2|CNT[0] 
    Info:    -1.268       -16.381 clk_50M 
    Info:    -0.825       -11.755 uart:inst|gen_div:uart_baud|tmp 
    Info:     0.538         0.000 SEG_SEL:inst4|CLK_1KHz 
Info: Worst-case hold slack is -0.179
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.179        -0.411 clk_50M 
    Info:     0.186         0.000 SEG_SEL:inst4|CLK_1KHz 
    Info:     0.186         0.000 uart:inst|gen_div:uart_baud|tmp 
    Info:     0.333         0.000 SEG_DISPLAY:inst2|CNT[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -71.102 clk_50M 
    Info:    -1.000       -29.000 uart:inst|gen_div:uart_baud|tmp 
    Info:    -1.000        -2.000 SEG_SEL:inst4|CLK_1KHz 
    Info:     0.362         0.000 SEG_DISPLAY:inst2|CNT[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 288 megabytes
    Info: Processing ended: Fri May 04 14:24:23 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


