在 x86 系统中，IOAPIC 主要用于 中断管理，取代传统的 8259 PIC，支持 多处理器 和 可编程中断重映射。IOAPIC 通过 MMIO（内存映射 I/O） 进行访问，通常涉及以下端口：

1. IOAPIC 主要寄存器（基地址 + 偏移）

IOAPIC 通过两个主要端口访问：

- IOREGSEL（索引寄存器） → 选择 需要访问的 IOAPIC 寄存器
- IOWIN（数据寄存器） → 读写 寄存器数据

| 端口地址（偏移）| 	说明 |
|--|--|
| IOAPICBASE + 0x00 |	IOREGSEL（索引寄存器），指定要访问的 IOAPIC 寄存器索引 |
| IOAPICBASE + 0x10 |	IOWIN（数据寄存器），读写 IOAPIC 选定寄存器的数据| 

示例：

```c
#define IOAPIC_BASE  0xFEC00000  // IOAPIC 默认基地址
#define IOAPIC_REGSEL  (IOAPIC_BASE + 0x00)  // 选择寄存器
#define IOAPIC_WIN     (IOAPIC_BASE + 0x10)  // 读写寄存器数据

// 读取 IOAPIC 寄存器
uint32_t ioapic_read(uint8_t reg) {
    *(volatile uint32_t*)IOAPIC_REGSEL = reg;  // 选择寄存器
    return *(volatile uint32_t*)IOAPIC_WIN;    // 读取数据
}

// 写入 IOAPIC 寄存器
void ioapic_write(uint8_t reg, uint32_t value) {
    *(volatile uint32_t*)IOAPIC_REGSEL = reg;  // 选择寄存器
    *(volatile uint32_t*)IOAPIC_WIN = value;   // 写入数据
}
```

2. IOAPIC 关键寄存器索引

| 寄存器索引	| 名称	| 说明 |
|--|--|--|
| 0x00	| IOAPICID	| IOAPIC ID（低 4 位） |
| 0x01	| IOAPICVER	| IOAPIC 版本号 & 最大可用中断 |
| 0x02	| IOAPICARB	| IOAPIC 仲裁 ID（仅用于多 IOAPIC） |
| 0x10 + (2 × n)	| IOREDTBL[n] 低 32 位| 	中断重定向表项（低 32 位） |
| 0x10 + (2 × n + 1)	| IOREDTBL[n] 高 32 位	| 中断重定向表项（高 32 位）

- IOREDTBL[n]（中断重定向表） 用于 配置 IRQ 到 CPU 核心的映射，n 代表中断号（通常从 0 开始）。
- 低 32 位：指定中断类型、向量号、屏蔽位等。
- 高 32 位：目标 CPU 号。

3. IOAPIC 访问示例

读取 IOAPIC ID

```c
uint32_t ioapic_id = ioapic_read(0x00) >> 24;  // ID 在高 8 位
```

读取最大支持中断数

```c
uint32_t max_irq = (ioapic_read(0x01) >> 16) & 0xFF;
```

屏蔽某个中断（IRQ 3）

```c
uint32_t redtbl_low = ioapic_read(0x10 + (2 * 3));  // 读取原始值
ioapic_write(0x10 + (2 * 3), redtbl_low | (1 << 16));  // 设置 MASKED（第 16 位）
```

配置中断重定向

```c
void ioapic_set_irq(uint8_t irq, uint8_t vector, uint8_t cpu) {
    ioapic_write(0x10 + (2 * irq), vector);        // 设置中断向量
    ioapic_write(0x10 + (2 * irq) + 1, cpu << 24); // 目标 CPU
}
```

xv6中的代码

```c
#define IRQ_TIMER        0
#define IRQ_KBD          1
#define IRQ_COM1         4
#define IRQ_IDE         14
#define IRQ_ERROR       19
#define IRQ_SPURIOUS    31


ioapicenable(IRQ_IDE, ncpu - 1);
ioapicenable(IRQ_KBD, 0);
ioapicenable(IRQ_COM1, 0);

void
ioapicenable(int irq, int cpunum)
{
  // Mark interrupt edge-triggered, active high,
  // enabled, and routed to the given cpunum,
  // which happens to be that cpu's APIC ID.
  ioapicwrite(REG_TABLE+2*irq, T_IRQ0 + irq);
  ioapicwrite(REG_TABLE+2*irq+1, cpunum << 24);
}


static void
ioapicwrite(int reg, uint data)
{
  ioapic->reg = reg;
  ioapic->data = data;
}
```

| IRQ 号	| 宏定义	| 对应的设备| 
|--|--|--|
| 0	| IRQ_TIMER	| 系统定时器（PIT，Programmable Interval Timer）| 
| 1	| IRQ_KBD	| 键盘（Keyboard）| 
| 4	| IRQ_COM1	| 串口 1（COM1），用于串行通信| 
| 14	| IRQ_IDE	| IDE 硬盘控制器| 
| 19	| IRQ_ERROR	| APIC 错误中断（APIC Error）| 
| 31	| IRQ_SPURIOUS	| 伪中断（Spurious Interrupt）| 

