0.7
2020.2
Oct 14 2022
05:20:55
C:/Users/franc/OneDrive - Politecnico di Milano/AA 202223/Reti Logiche/Progetto_Reti_Logiche/Project_code_2023/Progetto_reti/10680462_10670892.sim/sim_1/synth/func/xsim/test_bench_mem_addr_func_synth.vhd,1678465597,vhdl,,,,datapath;project_reti_logiche,,,,,,,,
C:/Users/franc/OneDrive - Politecnico di Milano/AA 202223/Reti Logiche/Progetto_Reti_Logiche/Project_code_2023/Progetto_reti/10680462_10670892.srcs/sim_1/new/test_bench_ch_out.vhd,1678465493,vhdl,,,,test_bench_ch_out,,,,,,,,
C:/Users/franc/OneDrive - Politecnico di Milano/AA 202223/Reti Logiche/Progetto_Reti_Logiche/Project_code_2023/Progetto_reti/10680462_10670892.srcs/sim_1/new/test_bench_mem_addr.vhd,1678465029,vhdl,,,,test_bench_mem_addr,,,,,,,,
