TimeQuest Timing Analyzer report for cpu_prj
Fri Oct 13 14:52:58 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cpu_prj                                                            ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.0%      ;
;     Processors 3-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; cpu_prj.sdc   ; OK     ; Fri Oct 13 14:52:55 2023 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 18.000 ; 55.56 MHz ; 0.000 ; 9.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 33.81 MHz ; 33.81 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -11.580 ; -9642.488         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 8.652 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.580 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.212      ; 29.840     ;
; -11.568 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.236      ; 29.852     ;
; -11.554 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.211      ; 29.813     ;
; -11.543 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.231      ; 29.822     ;
; -11.542 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.235      ; 29.825     ;
; -11.517 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.230      ; 29.795     ;
; -11.515 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.200      ; 29.763     ;
; -11.503 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.125     ; 29.379     ;
; -11.503 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.224      ; 29.775     ;
; -11.491 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.101     ; 29.391     ;
; -11.483 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.108     ; 29.376     ;
; -11.483 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.108     ; 29.376     ;
; -11.483 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.108     ; 29.376     ;
; -11.483 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.108     ; 29.376     ;
; -11.478 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.219      ; 29.745     ;
; -11.471 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.388     ;
; -11.471 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.388     ;
; -11.471 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.388     ;
; -11.471 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.388     ;
; -11.466 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.106     ; 29.361     ;
; -11.463 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.236      ; 29.747     ;
; -11.455 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.121     ; 29.335     ;
; -11.455 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.113     ; 29.343     ;
; -11.450 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.206      ; 29.704     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.109     ; 29.338     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.109     ; 29.338     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.109     ; 29.338     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.109     ; 29.338     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.089     ; 29.358     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.089     ; 29.358     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.089     ; 29.358     ;
; -11.446 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.089     ; 29.358     ;
; -11.443 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.097     ; 29.347     ;
; -11.443 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.089     ; 29.355     ;
; -11.442 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.125     ; 29.318     ;
; -11.439 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.125     ; 29.315     ;
; -11.438 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.230      ; 29.716     ;
; -11.437 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.235      ; 29.720     ;
; -11.434 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.085     ; 29.350     ;
; -11.434 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.085     ; 29.350     ;
; -11.434 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.085     ; 29.350     ;
; -11.434 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.085     ; 29.350     ;
; -11.430 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.101     ; 29.330     ;
; -11.427 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.101     ; 29.327     ;
; -11.423 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.236      ; 29.707     ;
; -11.418 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.102     ; 29.317     ;
; -11.418 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.094     ; 29.325     ;
; -11.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.129     ; 29.287     ;
; -11.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.129     ; 29.287     ;
; -11.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.129     ; 29.287     ;
; -11.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.129     ; 29.287     ;
; -11.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.129     ; 29.287     ;
; -11.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.129     ; 29.287     ;
; -11.413 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.225      ; 29.686     ;
; -11.410 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.223      ; 29.681     ;
; -11.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.213      ; 29.670     ;
; -11.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.090     ; 29.320     ;
; -11.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.090     ; 29.320     ;
; -11.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.090     ; 29.320     ;
; -11.409 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.090     ; 29.320     ;
; -11.405 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.126     ; 29.280     ;
; -11.403 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.105     ; 29.299     ;
; -11.403 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.105     ; 29.299     ;
; -11.403 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.105     ; 29.299     ;
; -11.403 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.105     ; 29.299     ;
; -11.403 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.105     ; 29.299     ;
; -11.403 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.105     ; 29.299     ;
; -11.398 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.224      ; 29.670     ;
; -11.398 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.247      ; 29.693     ;
; -11.397 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.235      ; 29.680     ;
; -11.397 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.237      ; 29.682     ;
; -11.393 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.213      ; 29.654     ;
; -11.393 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.102     ; 29.292     ;
; -11.393 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.094     ; 29.300     ;
; -11.391 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[24]                                                                     ; clk          ; clk         ; 18.000       ; -0.124     ; 29.268     ;
; -11.391 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[29]                                                                     ; clk          ; clk         ; 18.000       ; -0.124     ; 29.268     ;
; -11.391 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[28]                                                                     ; clk          ; clk         ; 18.000       ; -0.124     ; 29.268     ;
; -11.390 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.094     ; 29.297     ;
; -11.386 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.101     ; 29.286     ;
; -11.381 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.237      ; 29.666     ;
; -11.379 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[24]                                                                     ; clk          ; clk         ; 18.000       ; -0.100     ; 29.280     ;
; -11.379 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[29]                                                                     ; clk          ; clk         ; 18.000       ; -0.100     ; 29.280     ;
; -11.379 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[28]                                                                     ; clk          ; clk         ; 18.000       ; -0.100     ; 29.280     ;
; -11.378 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.110     ; 29.269     ;
; -11.378 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.110     ; 29.269     ;
; -11.378 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.110     ; 29.269     ;
; -11.378 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.110     ; 29.269     ;
; -11.378 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.110     ; 29.269     ;
; -11.378 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.110     ; 29.269     ;
; -11.373 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.242      ; 29.663     ;
; -11.372 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.232      ; 29.652     ;
; -11.366 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.283     ;
; -11.366 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.283     ;
; -11.366 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.283     ;
; -11.366 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.084     ; 29.283     ;
; -11.358 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.224      ; 29.630     ;
; -11.356 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.095     ; 29.262     ;
; -11.350 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.257      ; 29.655     ;
; -11.346 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.101     ; 29.246     ;
; -11.344 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.244      ; 29.636     ;
+---------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; gpio:u_gpio|gpio_ctrl[2]                                     ; gpio:u_gpio|gpio_ctrl[2]                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[9]                                     ; gpio:u_gpio|gpio_data[9]                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[9]                                     ; gpio:u_gpio|gpio_ctrl[9]                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[3]                                     ; gpio:u_gpio|gpio_data[3]                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[3]                                     ; gpio:u_gpio|gpio_ctrl[3]                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[20]                                    ; gpio:u_gpio|gpio_data[20]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[20]                                    ; gpio:u_gpio|gpio_ctrl[20]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[23]                                    ; gpio:u_gpio|gpio_data[23]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[23]                                    ; gpio:u_gpio|gpio_ctrl[23]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[24]                                    ; gpio:u_gpio|gpio_ctrl[24]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[24]                                    ; gpio:u_gpio|gpio_data[24]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[21]                                    ; gpio:u_gpio|gpio_data[21]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[21]                                    ; gpio:u_gpio|gpio_ctrl[21]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[29]                                    ; gpio:u_gpio|gpio_ctrl[29]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_data[29]                                    ; gpio:u_gpio|gpio_data[29]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[31]                                    ; gpio:u_gpio|gpio_ctrl[31]                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; gpio:u_gpio|gpio_ctrl[1]                                     ; gpio:u_gpio|gpio_ctrl[1]                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[16]                                    ; gpio:u_gpio|gpio_data[16]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[19]                                    ; gpio:u_gpio|gpio_data[19]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[20]                                 ; timer:u_timer|timer_ctrl[20]                                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[30]                                    ; gpio:u_gpio|gpio_data[30]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[30]                                    ; gpio:u_gpio|gpio_ctrl[30]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[22]                                    ; gpio:u_gpio|gpio_data[22]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; timer:u_timer|timer_ctrl[26]                                 ; timer:u_timer|timer_ctrl[26]                                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[26]                                    ; gpio:u_gpio|gpio_data[26]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[26]                                    ; gpio:u_gpio|gpio_ctrl[26]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[28]                                    ; gpio:u_gpio|gpio_ctrl[28]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[28]                                    ; gpio:u_gpio|gpio_data[28]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[31]                                    ; gpio:u_gpio|gpio_data[31]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_ctrl[13]                                    ; gpio:u_gpio|gpio_ctrl[13]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; gpio:u_gpio|gpio_data[13]                                    ; gpio:u_gpio|gpio_data[13]                                    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|uart_state.BEGIN                     ; uart_debug:u_uart_debug|uart_state.BEGIN                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|bit_cnt[1]                           ; uart_debug:u_uart_debug|bit_cnt[1]                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|bit_cnt[3]                           ; uart_debug:u_uart_debug|bit_cnt[3]                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_debug:u_uart_debug|uart_state.END                       ; uart_debug:u_uart_debug|uart_state.END                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[9]                                  ; timer:u_timer|timer_ctrl[9]                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[12]                                 ; timer:u_timer|timer_ctrl[12]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_data[8]                                     ; gpio:u_gpio|gpio_data[8]                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[8]                                     ; gpio:u_gpio|gpio_ctrl[8]                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:u_gpio|gpio_ctrl[0]                                     ; gpio:u_gpio|gpio_ctrl[0]                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; timer:u_timer|timer_ctrl[10]                                 ; timer:u_timer|timer_ctrl[10]                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o                ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE               ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[0]                          ; uart_debug:u_uart_debug|byte_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[1]                          ; uart_debug:u_uart_debug|byte_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[2]                          ; uart_debug:u_uart_debug|byte_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_state.IDLE                               ; uart:u_uart|uart_rx_state.IDLE                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_state.BEGIN                              ; uart:u_uart|uart_rx_state.BEGIN                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|rx_bit_cnt[0]                                    ; uart:u_uart|rx_bit_cnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|rx_bit_cnt[2]                                    ; uart:u_uart|rx_bit_cnt[2]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|rx_bit_cnt[3]                                    ; uart:u_uart|rx_bit_cnt[3]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_rx_state.RX_BYTE                            ; uart:u_uart|uart_rx_state.RX_BYTE                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[16]                                 ; timer:u_timer|timer_ctrl[16]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[18]                                 ; timer:u_timer|timer_ctrl[18]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[18]                                    ; gpio:u_gpio|gpio_ctrl[18]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[4]                                  ; timer:u_timer|timer_ctrl[4]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[4]                                     ; gpio:u_gpio|gpio_data[4]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[4]                                     ; gpio:u_gpio|gpio_ctrl[4]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_evalue[14]                               ; timer:u_timer|timer_evalue[14]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[14]                                 ; timer:u_timer|timer_ctrl[14]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[14]                                    ; gpio:u_gpio|gpio_data[14]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[14]                                    ; gpio:u_gpio|gpio_ctrl[14]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[6]                                  ; timer:u_timer|timer_ctrl[6]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[6]                                     ; gpio:u_gpio|gpio_data[6]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[6]                                     ; gpio:u_gpio|gpio_ctrl[6]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[15]                                    ; gpio:u_gpio|gpio_ctrl[15]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[15]                                    ; gpio:u_gpio|gpio_data[15]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_tx_state.BEGIN                              ; uart:u_uart|uart_tx_state.BEGIN                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_tx_state.TX_BYTE                            ; uart:u_uart|uart_tx_state.TX_BYTE                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_tx_state.END                                ; uart:u_uart|uart_tx_state.END                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|tx_data_rd                                       ; uart:u_uart|tx_data_rd                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_tx_state.IDLE                               ; uart:u_uart|uart_tx_state.IDLE                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[27]                                 ; timer:u_timer|timer_ctrl[27]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[16]                                    ; gpio:u_gpio|gpio_ctrl[16]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o      ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[19]                                 ; timer:u_timer|timer_ctrl[19]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[19]                                    ; gpio:u_gpio|gpio_ctrl[19]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_ready_o ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_ready_o ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[3]                                  ; timer:u_timer|timer_ctrl[3]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[18]                                    ; gpio:u_gpio|gpio_data[18]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[12]                                    ; gpio:u_gpio|gpio_ctrl[12]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[12]                                    ; gpio:u_gpio|gpio_data[12]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_evalue[4]                                ; timer:u_timer|timer_evalue[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[23]                                 ; timer:u_timer|timer_ctrl[23]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[7]                                  ; timer:u_timer|timer_ctrl[7]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[7]                                     ; gpio:u_gpio|gpio_data[7]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[7]                                     ; gpio:u_gpio|gpio_ctrl[7]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[24]                                 ; timer:u_timer|timer_ctrl[24]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[21]                                 ; timer:u_timer|timer_ctrl[21]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[11]                                 ; timer:u_timer|timer_ctrl[11]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[11]                                    ; gpio:u_gpio|gpio_ctrl[11]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_data[11]                                    ; gpio:u_gpio|gpio_data[11]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[8]                                  ; timer:u_timer|timer_ctrl[8]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[29]                                 ; timer:u_timer|timer_ctrl[29]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[30]                                 ; timer:u_timer|timer_ctrl[30]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[22]                                 ; timer:u_timer|timer_ctrl[22]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; gpio:u_gpio|gpio_ctrl[22]                                    ; gpio:u_gpio|gpio_ctrl[22]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_evalue[28]                               ; timer:u_timer|timer_evalue[28]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; timer:u_timer|timer_ctrl[28]                                 ; timer:u_timer|timer_ctrl[28]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                          ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+
; 8.652 ; 8.887        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 8.652 ; 8.887        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; 8.654 ; 8.889        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 8.655 ; 8.890        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.655 ; 8.890        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.656 ; 8.891        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.656 ; 8.891        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.657 ; 8.892        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_we_reg       ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_address_reg0 ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_we_reg       ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.658 ; 8.893        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.659 ; 8.894        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.659 ; 8.894        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.659 ; 8.894        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 8.659 ; 8.894        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; 8.659 ; 8.894        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 8.659 ; 8.894        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_we_reg       ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.660 ; 8.895        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_address_reg0 ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_we_reg       ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 8.661 ; 8.896        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a25~porta_address_reg0 ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a25~porta_we_reg       ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 8.662 ; 8.897        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.663 ; 8.898        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.344 ; 4.371 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 4.475 ; 4.389 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.943 ; 3.234 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.325  ; 0.230  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.009  ; -0.139 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -2.438 ; -2.706 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 9.110 ; 9.412 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.845 ; 9.039 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 9.110 ; 9.412 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 8.677 ; 8.824 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.152 ; 8.296 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 8.043 ; 8.112 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.864 ; 8.004 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.528 ; 8.717 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.784 ; 9.076 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 8.367 ; 8.511 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.864 ; 8.004 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.759 ; 7.827 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.64 MHz ; 36.64 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.293 ; -6920.964         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 8.661 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.293 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.186      ; 27.518     ;
; -9.266 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.187      ; 27.492     ;
; -9.244 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.098     ; 27.148     ;
; -9.244 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.098     ; 27.148     ;
; -9.244 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.098     ; 27.148     ;
; -9.244 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.098     ; 27.148     ;
; -9.237 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.174      ; 27.450     ;
; -9.223 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.208      ; 27.470     ;
; -9.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.115     ; 27.098     ;
; -9.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.115     ; 27.098     ;
; -9.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.115     ; 27.098     ;
; -9.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.115     ; 27.098     ;
; -9.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.115     ; 27.098     ;
; -9.211 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.115     ; 27.098     ;
; -9.209 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.111     ; 27.100     ;
; -9.199 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.208      ; 27.446     ;
; -9.196 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.209      ; 27.444     ;
; -9.180 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.183      ; 27.402     ;
; -9.177 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.193      ; 27.409     ;
; -9.174 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.100     ;
; -9.174 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.100     ;
; -9.174 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.100     ;
; -9.174 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.100     ;
; -9.172 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.209      ; 27.420     ;
; -9.169 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.110     ; 27.061     ;
; -9.167 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.196      ; 27.402     ;
; -9.166 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.099     ; 27.069     ;
; -9.157 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.098     ; 27.061     ;
; -9.157 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.098     ; 27.061     ;
; -9.157 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.098     ; 27.061     ;
; -9.157 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.098     ; 27.061     ;
; -9.155 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.112     ; 27.045     ;
; -9.152 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.112     ; 27.042     ;
; -9.150 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.076     ;
; -9.150 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.076     ;
; -9.150 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.076     ;
; -9.150 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.076     ; 27.076     ;
; -9.147 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.187      ; 27.373     ;
; -9.143 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.196      ; 27.378     ;
; -9.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.050     ;
; -9.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.050     ;
; -9.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.050     ;
; -9.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.050     ;
; -9.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.050     ;
; -9.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.050     ;
; -9.139 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.089     ; 27.052     ;
; -9.130 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.187      ; 27.356     ;
; -9.122 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.113     ; 27.011     ;
; -9.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.026     ;
; -9.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.026     ;
; -9.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.026     ;
; -9.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.026     ;
; -9.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.026     ;
; -9.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.093     ; 27.026     ;
; -9.115 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.089     ; 27.028     ;
; -9.110 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.205      ; 27.354     ;
; -9.109 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[24]                                                                     ; clk          ; clk         ; 18.000       ; -0.111     ; 27.000     ;
; -9.109 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[29]                                                                     ; clk          ; clk         ; 18.000       ; -0.111     ; 27.000     ;
; -9.109 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; timer:u_timer|rd_data_o[28]                                                                     ; clk          ; clk         ; 18.000       ; -0.111     ; 27.000     ;
; -9.108 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.229      ; 27.376     ;
; -9.107 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.215      ; 27.361     ;
; -9.099 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.088     ; 27.013     ;
; -9.096 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.077     ; 27.021     ;
; -9.089 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.205      ; 27.333     ;
; -9.088 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.208      ; 27.335     ;
; -9.087 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.076     ; 27.013     ;
; -9.087 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.076     ; 27.013     ;
; -9.087 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.076     ; 27.013     ;
; -9.087 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.076     ; 27.013     ;
; -9.086 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.205      ; 27.330     ;
; -9.085 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.090     ; 26.997     ;
; -9.083 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.215      ; 27.337     ;
; -9.082 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.090     ; 26.994     ;
; -9.081 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.230      ; 27.350     ;
; -9.077 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.209      ; 27.325     ;
; -9.075 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.088     ; 26.989     ;
; -9.072 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.077     ; 26.997     ;
; -9.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.076     ; 26.989     ;
; -9.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.076     ; 26.989     ;
; -9.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.076     ; 26.989     ;
; -9.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.076     ; 26.989     ;
; -9.062 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.206      ; 27.307     ;
; -9.061 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.090     ; 26.973     ;
; -9.061 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.209      ; 27.309     ;
; -9.060 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.209      ; 27.308     ;
; -9.059 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.055     ; 27.006     ;
; -9.059 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.055     ; 27.006     ;
; -9.059 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.055     ; 27.006     ;
; -9.059 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.055     ; 27.006     ;
; -9.058 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.090     ; 26.970     ;
; -9.053 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.209      ; 27.301     ;
; -9.052 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.091     ; 26.963     ;
; -9.052 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.217      ; 27.308     ;
; -9.040 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.079     ; 26.963     ;
; -9.040 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.079     ; 26.963     ;
; -9.040 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.079     ; 26.963     ;
; -9.040 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.079     ; 26.963     ;
; -9.039 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[24]                                                                     ; clk          ; clk         ; 18.000       ; -0.089     ; 26.952     ;
; -9.039 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[29]                                                                     ; clk          ; clk         ; 18.000       ; -0.089     ; 26.952     ;
; -9.039 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[28]                                                                     ; clk          ; clk         ; 18.000       ; -0.089     ; 26.952     ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; gpio:u_gpio|gpio_data[9]                                    ; gpio:u_gpio|gpio_data[9]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[9]                                    ; gpio:u_gpio|gpio_ctrl[9]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[3]                                    ; gpio:u_gpio|gpio_data[3]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[3]                                    ; gpio:u_gpio|gpio_ctrl[3]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[20]                                   ; gpio:u_gpio|gpio_data[20]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[20]                                   ; gpio:u_gpio|gpio_ctrl[20]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[23]                                   ; gpio:u_gpio|gpio_data[23]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[23]                                   ; gpio:u_gpio|gpio_ctrl[23]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[24]                                   ; gpio:u_gpio|gpio_ctrl[24]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[24]                                   ; gpio:u_gpio|gpio_data[24]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[21]                                   ; gpio:u_gpio|gpio_data[21]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[21]                                   ; gpio:u_gpio|gpio_ctrl[21]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[29]                                   ; gpio:u_gpio|gpio_ctrl[29]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_data[29]                                   ; gpio:u_gpio|gpio_data[29]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[2]                                    ; gpio:u_gpio|gpio_ctrl[2]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[31]                                   ; gpio:u_gpio|gpio_ctrl[31]                                   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; gpio:u_gpio|gpio_ctrl[1]                                    ; gpio:u_gpio|gpio_ctrl[1]                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[16]                                   ; gpio:u_gpio|gpio_data[16]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[19]                                   ; gpio:u_gpio|gpio_data[19]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[20]                                ; timer:u_timer|timer_ctrl[20]                                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[30]                                   ; gpio:u_gpio|gpio_data[30]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[30]                                   ; gpio:u_gpio|gpio_ctrl[30]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[22]                                   ; gpio:u_gpio|gpio_data[22]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; timer:u_timer|timer_ctrl[26]                                ; timer:u_timer|timer_ctrl[26]                                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[26]                                   ; gpio:u_gpio|gpio_data[26]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[26]                                   ; gpio:u_gpio|gpio_ctrl[26]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[28]                                   ; gpio:u_gpio|gpio_ctrl[28]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[28]                                   ; gpio:u_gpio|gpio_data[28]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[31]                                   ; gpio:u_gpio|gpio_data[31]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_ctrl[13]                                   ; gpio:u_gpio|gpio_ctrl[13]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; gpio:u_gpio|gpio_data[13]                                   ; gpio:u_gpio|gpio_data[13]                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.400 ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o               ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; uart_debug:u_uart_debug|uart_state.BEGIN                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[1]                          ; uart_debug:u_uart_debug|bit_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[3]                          ; uart_debug:u_uart_debug|bit_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.END                      ; uart_debug:u_uart_debug|uart_state.END                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.IDLE                              ; uart:u_uart|uart_rx_state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.BEGIN                             ; uart:u_uart|uart_rx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|rx_bit_cnt[0]                                   ; uart:u_uart|rx_bit_cnt[0]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|rx_bit_cnt[2]                                   ; uart:u_uart|rx_bit_cnt[2]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|rx_bit_cnt[3]                                   ; uart:u_uart|rx_bit_cnt[3]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|uart_rx_state.RX_BYTE                           ; uart:u_uart|uart_rx_state.RX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[18]                                ; timer:u_timer|timer_ctrl[18]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[18]                                   ; gpio:u_gpio|gpio_ctrl[18]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[4]                                    ; gpio:u_gpio|gpio_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[4]                                    ; gpio:u_gpio|gpio_ctrl[4]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[14]                                ; timer:u_timer|timer_ctrl[14]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[14]                                   ; gpio:u_gpio|gpio_data[14]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[14]                                   ; gpio:u_gpio|gpio_ctrl[14]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[8]                                    ; gpio:u_gpio|gpio_data[8]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[8]                                    ; gpio:u_gpio|gpio_ctrl[8]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[0]                                    ; gpio:u_gpio|gpio_ctrl[0]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[15]                                   ; gpio:u_gpio|gpio_ctrl[15]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[15]                                   ; gpio:u_gpio|gpio_data[15]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[19]                                ; timer:u_timer|timer_ctrl[19]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[19]                                   ; gpio:u_gpio|gpio_ctrl[19]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[3]                                 ; timer:u_timer|timer_ctrl[3]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[12]                                   ; gpio:u_gpio|gpio_ctrl[12]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[12]                                   ; gpio:u_gpio|gpio_data[12]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_evalue[4]                               ; timer:u_timer|timer_evalue[4]                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[23]                                ; timer:u_timer|timer_ctrl[23]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[7]                                    ; gpio:u_gpio|gpio_ctrl[7]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[21]                                ; timer:u_timer|timer_ctrl[21]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[11]                                ; timer:u_timer|timer_ctrl[11]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[11]                                   ; gpio:u_gpio|gpio_ctrl[11]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[11]                                   ; gpio:u_gpio|gpio_data[11]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[8]                                 ; timer:u_timer|timer_ctrl[8]                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[22]                                ; timer:u_timer|timer_ctrl[22]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[27]                                   ; gpio:u_gpio|gpio_data[27]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[25]                                   ; gpio:u_gpio|gpio_ctrl[25]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[25]                                   ; gpio:u_gpio|gpio_data[25]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[15]                                ; timer:u_timer|timer_ctrl[15]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[10]                                   ; gpio:u_gpio|gpio_data[10]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[10]                                   ; gpio:u_gpio|gpio_ctrl[10]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[31]                                ; timer:u_timer|timer_ctrl[31]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_ctrl[5]                                    ; gpio:u_gpio|gpio_ctrl[5]                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:u_gpio|gpio_data[17]                                   ; gpio:u_gpio|gpio_data[17]                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE              ; RISCV:u_RISCV|clint:u_clint|csr_state.CSR_IDLE              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; timer:u_timer|timer_ctrl[13]                                ; timer:u_timer|timer_ctrl[13]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_debug:u_uart_debug|byte_cnt[0]                         ; uart_debug:u_uart_debug|byte_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_debug:u_uart_debug|byte_cnt[1]                         ; uart_debug:u_uart_debug|byte_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_debug:u_uart_debug|byte_cnt[2]                         ; uart_debug:u_uart_debug|byte_cnt[2]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[16]                                ; timer:u_timer|timer_ctrl[16]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[9]                                 ; timer:u_timer|timer_ctrl[9]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[12]                                ; timer:u_timer|timer_ctrl[12]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[4]                                 ; timer:u_timer|timer_ctrl[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_evalue[14]                              ; timer:u_timer|timer_evalue[14]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[6]                                 ; timer:u_timer|timer_ctrl[6]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_data[6]                                    ; gpio:u_gpio|gpio_data[6]                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_ctrl[6]                                    ; gpio:u_gpio|gpio_ctrl[6]                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[10]                                ; timer:u_timer|timer_ctrl[10]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.BEGIN                             ; uart:u_uart|uart_tx_state.BEGIN                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.TX_BYTE                           ; uart:u_uart|uart_tx_state.TX_BYTE                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.END                               ; uart:u_uart|uart_tx_state.END                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|tx_data_rd                                      ; uart:u_uart|tx_data_rd                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.IDLE                              ; uart:u_uart|uart_tx_state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer:u_timer|timer_ctrl[27]                                ; timer:u_timer|timer_ctrl[27]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; gpio:u_gpio|gpio_ctrl[16]                                   ; gpio:u_gpio|gpio_ctrl[16]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                          ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+
; 8.661 ; 8.891        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.661 ; 8.891        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.663 ; 8.893        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.664 ; 8.894        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 8.664 ; 8.894        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; 8.665 ; 8.895        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.665 ; 8.895        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.665 ; 8.895        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.665 ; 8.895        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.666 ; 8.896        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_address_reg0 ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_we_reg       ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 8.667 ; 8.897        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_we_reg       ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; 8.668 ; 8.898        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a25~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a25~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_address_reg0 ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_we_reg       ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 8.669 ; 8.899        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.670 ; 8.900        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~porta_we_reg       ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; 8.671 ; 8.901        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.143 ; 4.053 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 4.257 ; 4.086 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.666 ; 2.737 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.269  ; 0.135  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.021  ; -0.238 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -2.212 ; -2.271 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 8.209 ; 8.754 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.975 ; 8.350 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 8.209 ; 8.754 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.830 ; 8.139 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.360 ; 7.638 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 7.261 ; 7.436 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 7.080 ; 7.348 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 7.671 ; 8.033 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 7.895 ; 8.420 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 7.531 ; 7.829 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 7.080 ; 7.348 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 6.986 ; 7.156 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.944 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 8.369 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.944 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.109      ; 13.174     ;
; 4.955 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.108      ; 13.162     ;
; 4.969 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.112      ; 13.152     ;
; 4.976 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.107      ; 13.140     ;
; 4.980 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.111      ; 13.140     ;
; 4.981 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.100      ; 13.128     ;
; 5.001 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.110      ; 13.118     ;
; 5.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.103      ; 13.106     ;
; 5.010 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.104      ; 13.103     ;
; 5.022 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.037     ; 12.928     ;
; 5.022 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.037     ; 12.928     ;
; 5.022 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.037     ; 12.928     ;
; 5.022 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.037     ; 12.928     ;
; 5.035 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.107      ; 13.081     ;
; 5.040 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.112      ; 13.081     ;
; 5.042 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.104      ; 13.071     ;
; 5.047 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.906     ;
; 5.047 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.906     ;
; 5.047 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.906     ;
; 5.047 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.906     ;
; 5.051 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.111      ; 13.069     ;
; 5.057 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.109      ; 13.061     ;
; 5.057 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.099      ; 13.051     ;
; 5.059 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.099      ; 13.049     ;
; 5.062 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.113      ; 13.060     ;
; 5.064 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.045     ; 12.878     ;
; 5.068 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.098      ; 13.039     ;
; 5.070 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.103      ; 13.042     ;
; 5.071 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.122      ; 13.060     ;
; 5.072 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.110      ; 13.047     ;
; 5.077 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.103      ; 13.035     ;
; 5.079 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.108      ; 13.038     ;
; 5.082 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.121      ; 13.048     ;
; 5.082 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.112      ; 13.039     ;
; 5.087 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.098      ; 13.020     ;
; 5.089 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[16]                                                                     ; clk          ; clk         ; 18.000       ; -0.042     ; 12.856     ;
; 5.089 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.097      ; 13.017     ;
; 5.089 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.107      ; 13.027     ;
; 5.091 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.038     ; 12.858     ;
; 5.093 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.044     ; 12.850     ;
; 5.094 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.090      ; 13.005     ;
; 5.095 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.048     ; 12.844     ;
; 5.095 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.048     ; 12.844     ;
; 5.095 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.048     ; 12.844     ;
; 5.095 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.048     ; 12.844     ;
; 5.095 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.048     ; 12.844     ;
; 5.095 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.048     ; 12.844     ;
; 5.097 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.107      ; 13.019     ;
; 5.102 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.038     ; 12.847     ;
; 5.102 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.038     ; 12.847     ;
; 5.102 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.038     ; 12.847     ;
; 5.102 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.038     ; 12.847     ;
; 5.103 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.120      ; 13.026     ;
; 5.106 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.102      ; 13.005     ;
; 5.106 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.107      ; 13.010     ;
; 5.108 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.113      ; 13.014     ;
; 5.109 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.112      ; 13.012     ;
; 5.109 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.038     ; 12.840     ;
; 5.113 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.038     ; 12.836     ;
; 5.114 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.102      ; 12.997     ;
; 5.116 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[14]                                                                     ; clk          ; clk         ; 18.000       ; -0.035     ; 12.836     ;
; 5.118 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[18]                                                                     ; clk          ; clk         ; 18.000       ; -0.041     ; 12.828     ;
; 5.118 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.835     ;
; 5.118 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.835     ;
; 5.118 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.835     ;
; 5.118 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.034     ; 12.835     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 18.000       ; -0.045     ; 12.822     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[4]                                                                        ; clk          ; clk         ; 18.000       ; -0.045     ; 12.822     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 18.000       ; -0.045     ; 12.822     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 18.000       ; -0.045     ; 12.822     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 18.000       ; -0.045     ; 12.822     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 18.000       ; -0.045     ; 12.822     ;
; 5.120 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.111      ; 13.000     ;
; 5.123 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.094      ; 12.980     ;
; 5.123 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.039     ; 12.825     ;
; 5.125 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.114      ; 12.998     ;
; 5.125 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.106      ; 12.990     ;
; 5.126 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[7]                                                                      ; clk          ; clk         ; 18.000       ; -0.043     ; 12.818     ;
; 5.126 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.112      ; 12.995     ;
; 5.127 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[9]                                                                      ; clk          ; clk         ; 18.000       ; -0.035     ; 12.825     ;
; 5.127 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[12]                                                                     ; clk          ; clk         ; 18.000       ; -0.035     ; 12.825     ;
; 5.127 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[20]                                                                     ; clk          ; clk         ; 18.000       ; -0.035     ; 12.825     ;
; 5.127 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[10]                                                                     ; clk          ; clk         ; 18.000       ; -0.035     ; 12.825     ;
; 5.129 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[24]                                                                     ; clk          ; clk         ; 18.000       ; -0.037     ; 12.821     ;
; 5.129 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[29]                                                                     ; clk          ; clk         ; 18.000       ; -0.037     ; 12.821     ;
; 5.129 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; timer:u_timer|rd_data_o[28]                                                                     ; clk          ; clk         ; 18.000       ; -0.037     ; 12.821     ;
; 5.130 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[5]                                                                      ; clk          ; clk         ; 18.000       ; -0.043     ; 12.814     ;
; 5.130 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2] ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.099      ; 12.978     ;
; 5.135 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 18.000       ; -0.047     ; 12.805     ;
; 5.135 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 18.000       ; -0.047     ; 12.805     ;
; 5.135 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 18.000       ; -0.047     ; 12.805     ;
; 5.135 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1] ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 18.000       ; -0.047     ; 12.805     ;
; 5.137 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.117      ; 12.989     ;
; 5.137 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.111      ; 12.983     ;
; 5.137 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 18.000       ; 0.113      ; 12.985     ;
; 5.140 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[25]                                                                     ; clk          ; clk         ; 18.000       ; -0.044     ; 12.803     ;
; 5.141 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.110      ; 12.978     ;
; 5.142 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 18.000       ; 0.101      ; 12.968     ;
; 5.146 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[24]                                                                     ; clk          ; clk         ; 18.000       ; -0.042     ; 12.799     ;
; 5.146 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0] ; timer:u_timer|rd_data_o[29]                                                                     ; clk          ; clk         ; 18.000       ; -0.042     ; 12.799     ;
+-------+--------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; gpio:u_gpio|gpio_data[3]                                     ; gpio:u_gpio|gpio_data[3]                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[3]                                     ; gpio:u_gpio|gpio_ctrl[3]                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[20]                                    ; gpio:u_gpio|gpio_data[20]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[20]                                    ; gpio:u_gpio|gpio_ctrl[20]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[23]                                    ; gpio:u_gpio|gpio_data[23]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[23]                                    ; gpio:u_gpio|gpio_ctrl[23]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[21]                                    ; gpio:u_gpio|gpio_data[21]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_ctrl[29]                                    ; gpio:u_gpio|gpio_ctrl[29]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; gpio:u_gpio|gpio_data[29]                                    ; gpio:u_gpio|gpio_data[29]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[16]                                    ; gpio:u_gpio|gpio_data[16]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[19]                                    ; gpio:u_gpio|gpio_data[19]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[9]                                     ; gpio:u_gpio|gpio_data[9]                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[9]                                     ; gpio:u_gpio|gpio_ctrl[9]                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[20]                                 ; timer:u_timer|timer_ctrl[20]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[24]                                    ; gpio:u_gpio|gpio_ctrl[24]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[24]                                    ; gpio:u_gpio|gpio_data[24]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[21]                                    ; gpio:u_gpio|gpio_ctrl[21]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[30]                                    ; gpio:u_gpio|gpio_data[30]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[30]                                    ; gpio:u_gpio|gpio_ctrl[30]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[22]                                    ; gpio:u_gpio|gpio_data[22]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; timer:u_timer|timer_ctrl[26]                                 ; timer:u_timer|timer_ctrl[26]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[26]                                    ; gpio:u_gpio|gpio_data[26]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[26]                                    ; gpio:u_gpio|gpio_ctrl[26]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[28]                                    ; gpio:u_gpio|gpio_ctrl[28]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[28]                                    ; gpio:u_gpio|gpio_data[28]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[2]                                     ; gpio:u_gpio|gpio_ctrl[2]                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[31]                                    ; gpio:u_gpio|gpio_ctrl[31]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[31]                                    ; gpio:u_gpio|gpio_data[31]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[1]                                     ; gpio:u_gpio|gpio_ctrl[1]                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_ctrl[13]                                    ; gpio:u_gpio|gpio_ctrl[13]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; gpio:u_gpio|gpio_data[13]                                    ; gpio:u_gpio|gpio_data[13]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[0]                          ; uart_debug:u_uart_debug|byte_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[1]                          ; uart_debug:u_uart_debug|byte_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_debug:u_uart_debug|byte_cnt[2]                          ; uart_debug:u_uart_debug|byte_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.IDLE                               ; uart:u_uart|uart_rx_state.IDLE                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.BEGIN                              ; uart:u_uart|uart_rx_state.BEGIN                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[0]                                    ; uart:u_uart|rx_bit_cnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[2]                                    ; uart:u_uart|rx_bit_cnt[2]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|rx_bit_cnt[3]                                    ; uart:u_uart|rx_bit_cnt[3]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_rx_state.RX_BYTE                            ; uart:u_uart|uart_rx_state.RX_BYTE                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[9]                                  ; timer:u_timer|timer_ctrl[9]                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[12]                                 ; timer:u_timer|timer_ctrl[12]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[4]                                     ; gpio:u_gpio|gpio_data[4]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[4]                                     ; gpio:u_gpio|gpio_ctrl[4]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[14]                               ; timer:u_timer|timer_evalue[14]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[14]                                 ; timer:u_timer|timer_ctrl[14]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[14]                                    ; gpio:u_gpio|gpio_data[14]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[14]                                    ; gpio:u_gpio|gpio_ctrl[14]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[8]                                     ; gpio:u_gpio|gpio_data[8]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[8]                                     ; gpio:u_gpio|gpio_ctrl[8]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[0]                                     ; gpio:u_gpio|gpio_ctrl[0]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[10]                                 ; timer:u_timer|timer_ctrl[10]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.BEGIN                              ; uart:u_uart|uart_tx_state.BEGIN                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.TX_BYTE                            ; uart:u_uart|uart_tx_state.TX_BYTE                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.END                                ; uart:u_uart|uart_tx_state.END                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_data_rd                                       ; uart:u_uart|tx_data_rd                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.IDLE                               ; uart:u_uart|uart_tx_state.IDLE                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[16]                                    ; gpio:u_gpio|gpio_ctrl[16]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_evalue[4]                                ; timer:u_timer|timer_evalue[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[11]                                 ; timer:u_timer|timer_ctrl[11]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[11]                                    ; gpio:u_gpio|gpio_ctrl[11]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[22]                                    ; gpio:u_gpio|gpio_ctrl[22]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o                ; RISCV:u_RISCV|clint:u_clint|wr_privilege_en_o                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[15]                                 ; timer:u_timer|timer_ctrl[15]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_data[10]                                    ; gpio:u_gpio|gpio_data[10]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[10]                                    ; gpio:u_gpio|gpio_ctrl[10]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[17]                                 ; timer:u_timer|timer_ctrl[17]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; gpio:u_gpio|gpio_ctrl[17]                                    ; gpio:u_gpio|gpio_ctrl[17]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; timer:u_timer|timer_ctrl[13]                                 ; timer:u_timer|timer_ctrl[13]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.BEGIN                     ; uart_debug:u_uart_debug|uart_state.BEGIN                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|bit_cnt[1]                           ; uart_debug:u_uart_debug|bit_cnt[1]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|bit_cnt[3]                           ; uart_debug:u_uart_debug|bit_cnt[3]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.END                       ; uart_debug:u_uart_debug|uart_state.END                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[16]                                 ; timer:u_timer|timer_ctrl[16]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[18]                                 ; timer:u_timer|timer_ctrl[18]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[18]                                    ; gpio:u_gpio|gpio_ctrl[18]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[4]                                  ; timer:u_timer|timer_ctrl[4]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[6]                                  ; timer:u_timer|timer_ctrl[6]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[6]                                     ; gpio:u_gpio|gpio_data[6]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[6]                                     ; gpio:u_gpio|gpio_ctrl[6]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[15]                                    ; gpio:u_gpio|gpio_ctrl[15]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[15]                                    ; gpio:u_gpio|gpio_data[15]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[27]                                 ; timer:u_timer|timer_ctrl[27]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_state.BUSY  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o      ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_busy_o      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[19]                                 ; timer:u_timer|timer_ctrl[19]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[19]                                    ; gpio:u_gpio|gpio_ctrl[19]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_ready_o ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|div:u_div|div_res_ready_o ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[3]                                  ; timer:u_timer|timer_ctrl[3]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[18]                                    ; gpio:u_gpio|gpio_data[18]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[12]                                    ; gpio:u_gpio|gpio_ctrl[12]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[12]                                    ; gpio:u_gpio|gpio_data[12]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[23]                                 ; timer:u_timer|timer_ctrl[23]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[7]                                  ; timer:u_timer|timer_ctrl[7]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[7]                                     ; gpio:u_gpio|gpio_data[7]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_ctrl[7]                                     ; gpio:u_gpio|gpio_ctrl[7]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[24]                                 ; timer:u_timer|timer_ctrl[24]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer:u_timer|timer_ctrl[21]                                 ; timer:u_timer|timer_ctrl[21]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; gpio:u_gpio|gpio_data[11]                                    ; gpio:u_gpio|gpio_data[11]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                          ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+
; 8.369 ; 8.599        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.369 ; 8.599        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.369 ; 8.599        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.369 ; 8.599        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_address_reg0 ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_we_reg       ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_we_reg       ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_we_reg       ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_we_reg       ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.370 ; 8.600        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_we_reg       ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_we_reg       ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a19~porta_we_reg       ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_address_reg0 ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a28~porta_we_reg       ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.371 ; 8.601        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a17~portb_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a23~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a5~portb_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a8~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a18~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a20~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a22~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a25~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a25~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_address_reg0 ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a26~porta_we_reg       ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a4~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a5~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a7~porta_we_reg        ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 8.372 ; 8.602        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_emc1:auto_generated|ram_block1a9~porta_we_reg        ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_2mc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 8.373 ; 8.603        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_emc1:auto_generated|ram_block1a0~portb_address_reg0  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 1.904 ; 2.367 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 1.927 ; 2.372 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 1.364 ; 2.038 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.155  ; -0.173 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; -0.076 ; -0.346 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.144 ; -1.800 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 4.392 ; 4.235 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.348 ; 4.165 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 4.392 ; 4.235 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 4.259 ; 4.067 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.894 ; 3.780 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.932 ; 3.773 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.762 ; 3.653 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.199 ; 4.024 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 4.242 ; 4.091 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 4.115 ; 3.930 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.762 ; 3.653 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.800 ; 3.647 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.580   ; 0.178 ; N/A      ; N/A     ; 8.369               ;
;  clk             ; -11.580   ; 0.178 ; N/A      ; N/A     ; 8.369               ;
; Design-wide TNS  ; -9642.488 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -9642.488 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rst_n          ; clk        ; 4.344 ; 4.371 ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 4.475 ; 4.389 ; Rise       ; clk             ;
; uart_rx        ; clk        ; 2.943 ; 3.234 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rst_n          ; clk        ; 0.325  ; 0.230  ; Rise       ; clk             ;
; uart_debug_pin ; clk        ; 0.021  ; -0.139 ; Rise       ; clk             ;
; uart_rx        ; clk        ; -1.144 ; -1.800 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 9.110 ; 9.412 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 8.845 ; 9.039 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 9.110 ; 9.412 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 8.677 ; 8.824 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 8.152 ; 8.296 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 8.043 ; 8.112 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpio_pins[*]  ; clk        ; 3.762 ; 3.653 ; Rise       ; clk             ;
;  gpio_pins[0] ; clk        ; 4.199 ; 4.024 ; Rise       ; clk             ;
;  gpio_pins[1] ; clk        ; 4.242 ; 4.091 ; Rise       ; clk             ;
;  gpio_pins[2] ; clk        ; 4.115 ; 3.930 ; Rise       ; clk             ;
;  gpio_pins[3] ; clk        ; 3.762 ; 3.653 ; Rise       ; clk             ;
; uart_tx       ; clk        ; 3.800 ; 3.647 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_debug_pin          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 1495  ; 1495 ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Oct 13 14:52:54 2023
Info: Command: quartus_sta cpu_prj -c cpu_prj
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'cpu_prj.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.580     -9642.488 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.433         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.652
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.652         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.293     -6920.964 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.383         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.661         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 4.944
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.944         0.000 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.369
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.369         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4871 megabytes
    Info: Processing ended: Fri Oct 13 14:52:58 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


