---
title: "Aritmetica binaria"
permalink: /docs/math/
excerpt: "Aritmetica binaria"
---
## WORK IN PROGRESS - WORK IN PROGRESS - WORK IN PROGRESS

## Concetti importanti

Studiando il funzionamento dei moduli Flag e ALU, avevo scoperto diverse mie lacune nell'aritmetica binaria:

1. Numeri binari senza segno (Unsigned) e con segno (Signed)
2. Modalit√† di rappresentazione dei numeri binari con segno:
   - Modulo e Segno (Signed Magnitude)
   - Complemento a 1 (One‚Äôs Complement, o anche 1C)
   - Complemento a 2 (Two‚Äôs Complement, o anche 2C)
3. Somma e sottrazione di numeri binari
4. Overflow

## Fonti

Lungi dal voler (e poter) spiegare tutto in questo pagina, cerco di riassumere quanto avevo appreso per rimediare alle mie lacune e suggerisco una serie di fonti di approfondimento.

Per una comprensione completa dei temi trattati, raccomando di accedere pi√π volte alle informazioni, anche in tempi diversi e in sequenze diverse: con letture ed approfondimenti ripetuti avevo raggiunto lo scopo prefissato, mentre pi√π visualizzazioni dei video in modalit√† *brainstorming* mi avevano permesso di riempire i buchi fino a colmarli.

Ecco una serie di video su YouTube:

1. **Binary Overflow** - Mr Powell's Computer Science Channel - [link](https://www.youtube.com/watch?v=Q7t9-Sq_4Ww&lc=Ugy04nCzuiaOJIqK_5J4AaABAg): concetto generico di Overflow.

    Ipotizziamo di avere un computer a 8 bit, in grado di sommare due numeri a 8 bit: sia gli addendi sia la somma sono numeri a 8 bit che possono dunque andare da 0 a 255.
      - Sommando ad esempio 73 + 114 si ottiene 187, che √® un numero rappresentabile con 8 bit;
      - sommando invece ad esempio 175 + 92 si ottiene 267, che non √® rappresentabile con un numero a 8 bit: abbiamo un errore di Overflow, perch√© i bit a nostra disposizione (8) non ci consentono di rappresentare il risultato della somma.

    Abbiamo in pratica un riporto che dovremmo portare al 9¬∞ bit del nostro computer, che per√≤ ne ha solo 8. In questo caso il segnale di Carry in uscita dall'ALU ci segnalerebbe che il numero risultante dalla somma dei due addendi √® pi√π grande del numero calcolabile dall'ALU.

2. **Somme di numeri Unsigned, il concetto di Carry ed eventuale Overflow** - Mr Dimmick's Computing Channel - [link](https://www.youtube.com/watch?v=nKxjLM6ePcI): molto ben fatto; spiega anche le regole di base applicabili a tutte le somme di numeri binari.

3. **Numeri negativi in binario** dello stesso autore del video 1 - [link](https://www.youtube.com/watch?v=dHB7jFjESLY): un ottimo video che spiega come rappresentare i numeri negativi in complemento a 2 e come convertire un numero positivo in negativo e viceversa.

    - Con il complemento a 2, vi √® un solo 0, a differenza di quanto accade con Modulo e Segno (si veda pi√π avanti in questa pagina).
    - Per convertire un numero positivo in negativo √® sufficiente invertire tutti i bit ed aggiungere 1.
    - Lo stesso procedimento √® perfettamente valido anche al contrario (da negativo a positivo).
    - Prestare attenzione a un errore riconosciuto anche dall'autore nei commenti: nella discussione di Segno e Modulo il range non va da -64 a +64, ma da -128 a +128.

4. **Twos complement: Negative numbers in binary** di Ben Eater - [link](https://www.youtube.com/watch?v=dHB7jFjESLY): ancora su numeri negativi, complementi e sottrazioni. Ottimo per capire come il complemento a 2 indirizzi le lacune del complemento a 1.

5. **Binary Addition and Subtraction With Negative Numbers, 2's Complements & Signed Magnitude** - The Organic Chemistry Tutor - [link](https://www.youtube.com/watch?v=sJXTo3EZoxM): ottimo video con visualizzazione grafica molto efficace.

    - Particolarmente interessante un [commento](https://www.youtube.com/watch?v=sJXTo3EZoxM&lc=Ugyl7WIoyqVR8wM0dAJ4AaABAg) che segnala che per invertire il segno di un numero binario rappresentato in 2C √® sufficiente seguire due passaggi:
      1) partire da destra e non modificare nulla fino al primo bit a 1 incluso;
      2) invertire tutti i bit rimanenti.

      Esempio: per invertire il numero 01010100 (84 decimale) si lasciano invariati i primi 3 bit partendo da destra (01010**100**) e si invertono poi tutti gli altri da **01010**100 a **10101**100, ottenendo come risultato finale 10101100 (-84).

E qualche pagina da visitare:

1. [The Overflow (V) Flag Explained](http://www.6502.org/tutorials/vflag.html) di Bruce Clark su [6502.org](http://6502.org) - linguaggio essenziale e tante informazioni.
2. [The 6502 overflow flag explained mathematically](https://www.righto.com/2012/12/the-6502-overflow-flag-explained.html) di Ken Shirriff - una pagina incredibilmente ben fatta che tratta Complementi, numeri Signed, Overflow.
3. [The 6502 CPU's overflow flag explained at the silicon level](https://www.righto.com/2013/01/a-small-part-of-6502-chip-explained.html) di Ken Shirriff - interessantissima analisi dell'Overflow al livello del silicio del 6502.
4. [Signed Binary Addition Calculator](https://madformath.com/calculators/digital-systems/signed-arithmetic/signed-binary-addition-calculator/signed-binary-addition-calculator) - calcolatore per somme di numeri Signed con evidenza dei vari passaggi di calcolo.

Evidenzio in particolare [The 6502 overflow flag explained mathematically](https://www.righto.com/2012/12/the-6502-overflow-flag-explained.html) per una comprensione completa dell'Overflow, che sar√† ripreso e approfondito in seguito in questa pagina.

## Numeri Unsigned e numeri Signed

E' necessario comprendere a fondo logica e differenze relative ai numeri Unsigned e Signed.

Approfondendo i numeri Signed, ero giunto a questa [interessantissima pagina](https://sandbox.mc.edu/~bennet/cs110/) dell'Universit√† del Mississippi dedicata alla matematica binaria.

Grazie alla sezione *Textbook ==> Module 3: Computer Integer Arithmetic ==> 2. Negative binary numbers* avevo perfettamente compreso la rappresentazione binaria dei numeri negativi.

Il metodo **Signed Magnitude** √® molto facile da comprendere: si sacrifica un bit dedicandolo alla rappresentazione del segno; il bit sacrificabile √® quello pi√π significativo (MSB), pertanto se un numero Unsigned a 8 bit pu√≤ andare da 0 a 255 (2^8 = 256 combinazioni rappresentabili), un numero Unsigned avr√† 7 bit disponibili per il Modulo (2^7 = 128 combinazioni) e un bit per il segno, dunque potr√† andare da -128 a + 128 (sempre 256 numeri rappresentabili, ma met√† negativi e met√† positivi).

![Rappresentazione Modulo e Segno dei numeri a 4 bit](../../assets/math/math_signed_magnitude.gif){:width="100%"}

*Rappresentazione Modulo e Segno dei numeri a 4 bit.*

Nell'immagine (semplificata a soli 4 bit per ragioni di spazio) si nota un problema non secondario: lo zero appare due volte (0000 e 1000): noi sappiamo che lo zero non ha segno, pertanto questa rappresentazione non √® la migliore possibile.

NB: nella pagina citata, vi √® un'immagina errata nella sottrazione "5 - 2". L'immagine √® la seguente:

![Errore sottrazione](../../assets/math/math_mistake.gif
){:width="15%"}

Quanto si desiderava in realt√† rappresentare era una sottrazione utilizzando il metodo Modulo e Segno, che *dovrebbe* permettere di trasformare l'operazione da "5 - 2" in "5 + (-2)" invertendo il primo bit del numero 2, che dunque da 0010 diventa 1010:

~~~text
   Dec        Bin 
A     5  ==>  0101+
B    -2  ==>  1010
   ----       ----
Q     3       1111 ==> -7
~~~

Tuttavia, la somma binaria di 0101 (5) e 1010 (-2) non porta al risultato aspettato (3), bens√¨ a un chiaro errore. La rappresentazione Modulo e Segno non permette di trasformare un'operazione "A - B" in "A + (-B)".

Tralasciando la spiegazione del metodo **Complemento a 1 (1C)** (inversione di tutti i bit del numero), anch'esso non ottimale, il **Complemento a 2 (2C)** risulta invece perfetto per la rappresentazione dei numeri negativi, portando tra l'altro in dote una grandissima semplificazione nell'esecuzione delle sottrazioni.

![Rappresentazione in Complemento a 2 dei numeri a 4 bit](../../assets/math/math_2c.gif){:width="100%"}

*Rappresentazione in Complemento a 2 dei numeri a 4 bit.*

Due sono gli aspetti da evidenziare:

- Risoluzione del problema del doppio zero.
  - La regola che sta alla base della teoria del complemento a 2 √®: come posso rappresentare il numero "-1" in modo che, aggiungendovi "1", si ottenga "0"?
  - Similarmente ai vecchi tachimetri delle automobili, che una volta giunti a 99.999 passavano a 00.000, il 99.999 del tachimetro corrisponde allo 1111.1111 dell'aritmetica binaria a 8 bit: sommato a 0000.0001, genera come risultato 0000.0000 (il punto separatore fra i primi 4 bit e i secondi 4 bit dei numeri a 8 bit √® inserito solamente per agevolarne la visualizzazione e non ne modifica in alcun modo i valori).

- Le sottrazioni si possono eseguire senza errori sommando minuendo e complemento a 2 del sottraendo.
  - Ad esempio, invece di eseguire "15 - 7", si effettua "15 + (-7)": l'addizione √® l'operazione pi√π semplice in assoluto da eseguire e implementare; utilizzando il complemento a 2 diventa possibile applicare alle sottrazioni le stesse regole gi√† applicate alle addizioni, semplificandone enormemente i calcoli.
  - Per approfondire la sottrazione in 2C, si vedano i [link](#fonti) evidenziati in precedenza, in particolar modo il [video numero 4](https://www.youtube.com/watch?v=sJXTo3EZoxM).

Riprendendo anche quanto esposto nella pagina dei [Flag](../flags/#overflow), in un byte sono possibili 256 combinazioni:

- trattando i numeri come Unsigned, √® possibile contare da 0 a 255;
- trattando invece i numeri come Signed in complemento a 2:
  - i valori da 0 a 127 sono rappresentati allo stesso modo dei numeri Unsigned da 0 a 127 (da Hex 0x00 a 0x7F);
  - i valori da -128 a -1 fanno il paio con le rappresentazioni esadecimali e binarie dei numeri Unsigned da 128 a 255 (da Hex 0x80 a 0xFF).
  
Questa tabella dovrebbe chiarire il concetto:

~~~text
----------------------------------------
| Hex  | Binary    | Signed | Unsigned | 
----------------------------------------
| 0x80 | 1000.0000 |   -128 |      128 | 
| 0x81 | 1000.0001 |   -127 |      129 | 
| 0x82 | 1000.0010 |   -126 |      130 | 
| 0x83 | 1000.0011 |   -125 |      131 | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| 0x90 | 1001.0000 |   -112 |      144 | 
| 0xA0 | 1010.0000 |   - 96 |      160 | 
| 0xB0 | 1011.0000 |   - 80 |      176 | 
| 0xC0 | 1100.0000 |   - 64 |      192 | 
| 0xD0 | 1101.0000 |   - 48 |      208 | 
| 0xE0 | 1110.0000 |   - 32 |      224 | 
| 0xF0 | 1111.0000 |   - 16 |      240 | 
| 0xF1 | 1111.0001 |   - 15 |      241 | 
| 0xF2 | 1111.0010 |   - 14 |      242 | 
| 0xF3 | 1111.0011 |   - 13 |      243 | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| 0xFD | 1111.1101 |   -  3 |      253 | 
| 0xFE | 1111.1110 |   -  2 |      254 | 
| 0xFF | 1111.1111 |   -  1 |      255 | 
----------------------------------------
| Hex  | Binary    | Signed | Unsigned | 
----------------------------------------
| 0x00 | 0000.0000 |      0 |        0 | 
| 0x01 | 0000.0001 |      1 |        1 | 
| 0x02 | 0000.0010 |      2 |        2 | 
| 0x03 | 0000.0011 |      3 |        3 | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| 0x10 | 0001.0000 |     16 |       16 | 
| 0x20 | 0010.0000 |     32 |       32 | 
| 0x30 | 0011.0000 |     48 |       48 | 
| 0x40 | 0100.0000 |     64 |       64 | 
| 0x50 | 0101.0000 |     80 |       80 | 
| 0x60 | 0110.0000 |     96 |       96 | 
| 0x70 | 0111.0000 |    112 |      112 | 
| 0x71 | 0111.0001 |    113 |      113 | 
| 0x72 | 0111.0010 |    114 |      114 | 
| 0x73 | 0111.0011 |    115 |      115 | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| .... | ......... |    ... |      ... | 
| 0x7C | 0111.1100 |    124 |      124 | 
| 0x7D | 0111.1101 |    125 |      125 | 
| 0x7E | 0111.1110 |    126 |      126 | 
| 0x7F | 0111.1111 |    127 |      127 | 
~~~

*Relazione tra numeri Hex, Bin, Signed e Unsigned a 8 bit.*

Come gi√† visto nell'immagine *Rappresentazione in Complemento a 2 dei numeri a 4 bit*, √® importante notare anche qui il passaggio dei numeri Signed da -1 a 0 in corrispondenza del passaggio binario da 1111.1111 a 0000.0000.

Il complemento a 2 √® dunque un modo molto pratico per rappresentare i numeri Signed, nei quali un MSB = 0 indica un numero positivo e un MSB = 1 indica un numero negativo.

## Approfondimento Overflow

L'approfondimento dell'Overflow √® stato un passaggio obbligato; prima di capire il funzionamento della parte di circuito dedicata al [flag V](../flags/#overflow), dovevo comprenderne bene la definizione e quali metodi si usassero per determinarne una eventuale presenza.

Tom Nisbet segnalava che l'ispirazione per l'uso di un Data Selector/Multiplexer [74LS151](https://www.ti.com/lit/ds/symlink/sn54s151.pdf) per individuare situazioni di Overflow nel suo NQSAP derivava da [un thread su Reddit](https://www.reddit.com/r/beneater/comments/kmuuex/question_for_all_74ls181_alu_people/), che rimandava poi a pagine scritte da Dieter Mueller (aka ttlworks) su 6502.org.

Nel [link di riferimento](http://6502.org/users/dieter/v_flag/v_0.htm), Dieter inizialmente spiegava in maniera visiva in quali situazioni di somma o sottrazione tra due numeri Signed a 8 bit si generasse un Overflow, utilizzando quella che si potrebbe forse definire una sorta di tavola pitagorica.

Ricordiamo che l'Overflow indica un errore nel processo di somma o sottrazione di due numeri Signed: se il numero risultante ha un segno errato rispetto al previsto, si ha un Overflow.

Nelle due tabelle sottostanti, che rappresentano rispettivamente operazioni di addizione e di sottrazione, le combinazioni Colonna/Riga al cui incrocio vi √® un asterisco "\*" indicano situazioni di Overflow, cio√® di un risultato che non pu√≤ essere correttamente rappresentato con gli 8 bit disponibili.

~~~text
Operazione       Sum  (Column + Row)       Sub (Column - Row)
                   +0123456789ABCDEF         +0123456789ABCDEF
                 +  0000000000000000       -  0000000000000000
Overflow:        00 ................       00 ................
Overflow:        10 .......*........       10 ........*.......
Overflow:        20 ......**........       20 ........**......
Overflow:        30 .....***........       30 ........***.....
Overflow:        40 ....****........       40 ........****....
Overflow:        50 ...*****........       50 ........*****...
Overflow:        60 ..******........       60 ........******..
Overflow:        70 .*******........       70 ........*******.
Overflow:        80 ........********       80 ********........
Overflow:        90 ........*******.       90 .*******........
Overflow:        A0 ........******..       A0 ..******........
Overflow:        B0 ........*****...       B0 ...*****........
Overflow:        C0 ........****....       C0 ....****........
Overflow:        D0 ........***.....       D0 .....***........
Overflow:        E0 ........**......       E0 ......**........
Overflow:        F0 ........*.......       F0 .......*........

Esempio:        0x70 + 0x40 = Overflow    0xA0 - 0x30 = Overflow
~~~

Note:

- Le tabelle sono semplificate: sono mostrati solo i numeri multipli di 16 (0x**X**0), dunque 0x00, 0x10, 0x20 e cos√¨ via.
- Sono rappresentati numeri Signed a 8 bit, dunque, ad esempio, 0x20 corrisponde a 32 decimale, mentre 0xA0 corrisponde a -96 decimale.
- Come esposto nella tabella *Relazione tra numeri Hex, Bin, Signed e Unsigned a 8 bit*, il range dei numeri Signed a 8 bit si estende da -128 (0x80) a 127 (0x7F) passando per lo zero (0x00).

Riprendiamo i due esempi di Overflow riportati in calce alle tabelle:

- **0x70 + 0x40 =** in decimale 112 + 64 = 176, che per√≤ non rientra nel range -128 / + 127 dei numeri Signed a 8 bit. In effetti, la somma tra 112 e 64 genera un risultato il cui MSB √® 1, che secondo la notazione Signed √® un numero negativo. Poich√© abbiamo sommato numeri Signed, anche il risultato deve essere letto come Signed: 0xB0 = -80, che √® palesemente errato. Ne ricaviamo che se la somma di due Signed positivi genera un risultato Signed negativo, siamo in una situazione di Overflow, cio√® di numero non rappresentabile con i bit a disposizione.

~~~text
  Hex       Dec       Bin
                      1
  0x70 ==>  112  ==>  0111.0000 +
 +0x40 ==>   64  ==>  0100.0000 = 
           ----     ----------- 
            176       1011.0000 ==> 0xB0
~~~

- **0xA0 - 0x30 =** -96 - 48 = -144, che per√≤ non rientra nel range -128 / + 127 dei numeri Signed a 8 bit. In effetti, la sottrazione tra -96 e 48\* genera un risultato il cui MSB √® 0, che secondo la notazione Signed √® un numero positivo. Poich√© abbiamo sottratto numeri Signed, anche il risultato deve essere letto come Signed: 0x70 = 112, che √® palesemente errato. Ne ricaviamo che se la sottrazione tra un Signed negativo e un Signed positivo genera un risultato Signed positivo, siamo in una situazione di Overflow, cio√® di numero non rappresentabile con i bit a disposizione.

~~~text
  Hex       Dec       Bin
                     1
  0xA0 ==>  -96  ==>  1010.0000 +
 -0x30 ==>  -48  ==>  1101.0000 = 
           ----     ----------- 
           -144      10111.0000** ==> 0111.0000 ==> 0x70
~~~

\* Notare che in questo secondo caso l'ALU esegue internamente una operazione A + (-B), dunque la rappresentazione di B √®  invertita secondo la regola del complemento a 2 (2C).

\*\* Il 9¬∞ bit viene troncato, perch√© la dimensione della word usata nell'operazione √® di 8 bit.

Oltre ai due esempi citati poco sopra, √® opportuno anticipare che sono dimostrabili anche le ipotesi contrarie:

- se la somma di due Signed negativi genera un risultato Signed positivo, siamo in una situazione di Overflow;
- se la sottrazione tra un Signed positivo e un Signed negativo genera un risultato Signed negativo, siamo in una situazione di Overflow.

In definitiva, possiamo dire che se il bit del segno viene corrotto si √® verificato un Overflow e il flag V viene conseguentemente settato.

### L'Overflow e l'hardware

Dieter esponeva una rappresentazione logica di un Adder in grado di effettuare sia somme sia sottrazioni, segnalando che "le somme A+B sono facili; per eseguire invece le sottrazioni, il metodo pi√π semplice √® quello di invertire B e procedere poi esattamente come per le somme: A+(-B)".

![Adder hardware per somme A+B e sottrazioni A-B](../../assets/math/dieter-alu.png){:width="66%"}

*Adder hardware per somme A+B e sottrazioni A-B.*

In un Adder a 8 bit abbiamo 8 Adder a 1 bit in cascata; quello rappresentato di seguito √® l'8¬∞ ed ultimo, i cui ingressi A e B' sono i bit pi√π significativi A7 e B7' dei numeri da sommare; l'ingresso Carry-in C_IN √® connesso all'output Carry-Out C_OUT proveniente dall'Adder precedente.

![Ultimo stadio di un Adder a 8 bit](../../assets/math/dieter-8th-adder.png){:width="25%"}

*Ultimo stadio di un Adder a 8 bit.*

La tabella seguente sintetizza quanto accade nell'8¬∞ Adder:

| C7    | B7'   | A7    | Q7    | C8    |  V       |
| -     | -     | -     | -     | -     | -        |
| 0     | 0     | 0     | 0     | 0     | 0        |
| 0     | 0     | 1     | 1     | 0     | 0        |
| 0     | 1     | 0     | 1     | 0     | 0        |
| **0** | **1** | **1** | **0** | **1** | **1**\*  |
| **1** | **0** | **0** | **1** | **0** | **1**\*\*|
| 1     | 0     | 1     | 0     | 1     | 0        |
| 1     | 1     | 0     | 0     | 1     | 0        |
| 1     | 1     | 1     | 1     | 1     | 0        |

- C7 (C_IN nel disegno) proviene dal C_OUT dell'Adder precedente;
- B7' √® l'MSB del numero da sommare B (normale o invertito dalla circuiteria interna dell'ALU, a seconda che si esegua una somma o una sottrazione);
- A7 √® l'MSB del numero da sommare A;
- Q7 √® l'MSB del risultato di A7 + B7' + C7;
- C8 √® il Carry in uscita (C_OUT);
- C8 risulta a 1 se almeno due tra A7, B7' e C7 sono a 1;
- V √® il Flag di Overflow.

Nella sezione [Approfondimento Overflow](#approfondimento-overflow) abbiamo visto che la somma di due Signed positivi non pu√≤ avere come risultato un Signed negativo e che anche la situazione opposta √® vera. Nelle due righe evidenziate troviamo infatti:

- \* due Signed negativi (A7 = B7' = 1) la cui somma genera un risultato positivo (Q7 = 0) --> corrisponde a una situazione di Overflow.
- \*\* due Signed positivi (A7 = B7' = 0) la cui somma genera un risultato negativo (Q7 = 1) --> corrisponde a una situazione di Overflow.

### Metodi di identificazione dell'Overflow

Mettendo a fattor comune quanto abbiamo visto fino ad ora, possiamo identificare 3 situazioni misurabili che determinano un Overflow in una somma:

1. A7 e B7' sono dello stesso segno e Q √® invertito, cio√® **(A7 == B7') AND (Q7 <> A7)** (notare che non stiamo specificando un valore assoluto 1 o 0 dei bit: stiamo considerando le relazioni tra i segnali);
2. C7 e C8 sono invertiti tra loro, cio√® **C7 <> C8** (anche in questo caso si esegue una comparazione relativa);
3. **(A7 = B7' = 1 AND Q7 = 0) OR (A7 = B7' = 0 AND Q7 = 1)** √® simile al punto 1, ma, anzich√© porre i bit in una comparazione relativa, ne stiamo specificando il valore assoluto.

La truth table **(A7 == B7') AND (Q7 <> A7)** del primo caso si tradurrebbe nella logica in figura; purtroppo, il computer basato su 74LS181 non offre visibilit√† del valore di B7', che √® computato internamente all'ALU e non esposto, pertanto questo metodo non √® utilizzabile:

![Primo metodo](../../assets/math/overflow-detector-xor-not-and.png)

Per dovere di cronaca üòä riporto lo schema di due registri A e B e di un generico Adder che avevo disegnato per comprendere meglio le addizioni; si noti la circuiteria preposta ad individuare situazioni di Overflow.

[![Adder su carta](../../assets/math/adder.png "Adder su carta"){:width="50%"}](../../assets/math/adder.png){:width="75%"}

---
Anche nel secondo caso **C7 <> C8** manca una informazione, perch√© C7 √® computato internamente all'ALU e non esposto:

![Secondo metodo](../../assets/math/overflow-detector-xor.png)

---
Nemmeno il terzo metodo **(A7 = B7' = 1 AND Q7 = 0) OR (A7 = B7' = 0 AND Q7 = 1)** sembra utilizzabile, perch√© B7' √® confinato alla circuiteria interna dell'ALU:

![Terzo metodo](../../assets/math/overflow-detector-and-or.png){:width="45%"}

I tre metodi esaminati sembrano portare a una strada chiusa; tuttavia, √® possibile ricostruire artificialmente il segnale B7' basandosi sugli altri segnali disponibili nel computer.

- In una *addizione*, il valore B7' in ingresso all'ultimo Adder del '181 sar√† infatti uguale al valore di B7 dato in input al chip (in una somma A7 + B7, B7' non subisce modifiche dalla circuiteria interna dell'ALU e possiamo dunque usare B7 come input del circuito che determina l'eventuale stato di Overflow).

![Overflow somma](../../assets/math/overflow-detector-a+b.png){:width="43%"}

Qualche considerazione permette di riutilizzare lo stesso metodo anche per la verifica dell'Overflow nelle *sottrazioni*.

- Il valore B7' in ingresso all'ultimo Adder del '181 sar√† infatti invertito rispetto al valore di B7 dato in input al chip (in una sottrazione A7 - B7, B7' viene invertito dalla circuiteria interna dell'ALU* e possiamo dunque usare l'inverso di B7 come input del circuito che determina l'eventuale stato di Overflow):

![Overflow sottrazione](../../assets/math/overflow-detector-a-b.png){:width="43%"}

\* La sottrazione viene effettuata sommando il complemento a 2 del sottraendo, pertanto sappiamo che il valore di B7' sar√† invertito rispetto a B7.

In definitiva, il terzo metodo √® utilizzabile per la verifica dell'Overflow sia per le addizioni, sia per le sottrazioni.

Giunti a questo punto, per realizzare un circuito in grado di identificare l'Overflow basandoci sul terzo metodo servirebbero 4 porte AND con 3 ingressi e 3 porte OR con 2 ingressi: la terza OR servirebbe ad eseguire l'OR logico tra i due circuiti precedenti per creare un'unica segnalazione di Overflow tanto in caso di addizione quanto in caso di sottrazione.

![Overflow somma e sottrazione](../../assets/math/overflow-detector-a+b-a-b.png){:width="57%"}

L'equazione completa diventa: **(A7 = B7 = 1 AND Q7 = 0) OR (A7 = B7 = 0 AND Q7 = 1) OR (A7 = 1 AND B7 = Q7 = 0) OR (A7 = 0 AND B7 = Q7 = 1)**

### Semplificazione con 74LS151

Ora le cose si fanno interessanti: Dieter prosegue indicando che un unico chip 74LS151 √® in grado di indirizzare tutte le necessit√†.

![Schema logico del 74LS151](../../assets/math/overflow-74151.png){:width="80%"}

*Schema logico del 74LS151.*

Evidenziamo i due punti da prendere in considerazione per vedere se possiamo farli combaciare con il '151:

- l'equazione dell'Overflow √® basata su 3 input (A, B, Q);
- l'eventuale Overflow √® anche conseguenza dell'operazione seguita; l'Instruction Register ci pu√≤ indicare se si sta eseguendo una addizione o una sottrazione.

Un esempio concreto con input uguali, ma diverse situazioni:

- se A = 1, B = 1 e Q = 0 e stiamo eseguendo una somma, abbiamo un Overflow;
- se A = 1, B = 1 e Q = 0 e stiamo facendo una sottrazione, allora non vi √® Overflow.

In effetti, il '151 consente di selezionare una sorgente di dati (tra le 8 disponibili I0-I7) in funzione di una codifica univoca presentata ai suoi ingressi di selezione S2-S1-S0.

Provando a scrivere un flusso logico:

1. la presenza di uno specifico stato logico agli ingressi di selezione **S2-S1-S0** connessi a **Q7**, **B7** e **A7**
2. attiva un determinato ingresso **Ix** tra quelli connessi all'Instruction Register, che
3. grazie alla opportuna scelta dell'opcode delle istruzioni di somma e sottrazione
4. pu√≤ risultare in uno stato logico 1 sull'uscita **Z** uscita sul '151
5. evidenziando una condizione di Overflow.

Ipotizziamo ad esempio di eseguire una somma con:

- input sull'ALU A7 = B7 = 1 e output Q7 = 0, cio√® due Signed negativi in ingresso e un Signed positivo in uscita, che determinano una situazione di Overflow;
- I3 del '151 connesso a una linea dell'Instruction Register attiva in caso di istruzione di somma A + B.

La combinazione 011 agli ingressi S2-S1-S0 del '151 attiver√† l'ingresso I3, che porter√† all'uscita Z il segnale allo stato logico 1 proveniente dall'IR, evidenziando una situazione di Overflow.

![74LS151](../../assets/math/overflow-74151-i3-sum.png){:width="40%"}

Dovendo indirizzare 8 combinazioni di Q, B e A (000, 001 etc. fino a 111), una configurazione dei pin di ingresso come evidenziato nella successiva figura risolve le equazioni di Overflow sia per le addizioni A + B, sia per le sottrazioni A - B e B - A, purch√© i pin I0-I7 del '151 siano correttamente connessi all'IR per rilevare l'esecuzione di istruzioni di somma A + B e sottrazione A - B e B - A:

![74LS151](../../assets/math/overflow-74151-i3-sum-full.png){:width="50%"}

La seguente tabella riepiloga le situazioni di Overflow in base agli stati di Q, B ed A ed al fatto che si stiano eseguendo addizioni o sottrazioni:

| Q7-S2 | B7-S1 | A7-S0 | Sum/Sub | Input  | Overflow     |
| -     | -     | -     |  -      | -      |  -     |
|   0   |   0   |   0   |         | I0     |  -     |
| **0** | **0** | **1** | **A-B** | **I1** |  **1** |
| **0** | **1** | **0** | **B-A** | **I2** |  **1** |
| **0** | **1** | **1** | **A+B** | **I3** |  **1** |
| **1** | **0** | **0** | **A+B** | **I4** |  **1** |
| **1** | **0** | **1** | **B-A** | **I5** |  **1** |
| **1** | **1** | **0** | **A-B** | **I6** |  **1** |
|   1   |   1   |   1   |         | I7     |  -     |

Si noti per√≤ che l'operazione B - A non √® necessaria per simulare le istruzioni di sottrazione del 6502, dunque in futuro non la terremo in considerazione.

Riepilogando:

- le combinazioni degli ingressi S2-S1-S0 del '151 (connessi agli MSB Q7, B7 e A7 dei registri A e B e dell'uscita Q dell'ALU) selezionano quale tra gli ingressi I0-I7 sia necessario attivare per portare in uscita una eventuale segnalazione di Overflow;

- alcuni degli ingressi I0-I7 sono opportunamente connessi in modalit√† "Hardwired" all'Instruction Register per determinare l'operazione correntemente in esecuzione.

### Addizioni e sottrazioni con verifica dell'hardware

Testiamo alcuni casi di addizione e sottrazione, ma non prima di aver fatto un esempio iniziale spiegando anche il significato delle colonne:

- Nella colonna **Hex** √® esposta la rappresentazione esadecimale dei numeri che vogliamo sommare o sottrarre, con il simbolo dell'operazione alla sinistra del secondo numero; desideriamo eseguire l'operazione 0x70 - 0x30.
- La colonna **Dec** mostra il valore decimale ricavato dalla tabella *Relazione tra numeri Hex, Bin, Signed e Unsigned a 8 bit*; 0x70 corrisponde a 112 decimale, mentre 0x30 corrisponde a 48: l'operazione √® quindi 112 - 48 (che avr√† come risultato 64).
- La colonna **Bin** espone la rappresentazione binaria dei numeri (in complemento a 2 se negativi): 112 corrisponde a 0111.0000, mentre 48 corrisponde a 0011.0000.
  - NB: se invece di una sottrazione 112 - 48 avessimo voluto eseguire ad esempio un'operazione di addizione 112 + (-48) tra un Signed positivo e un Signed negativo, il -48 sarebbe stato qui rappresentato colonna nella sua forma in complemento a 2, cio√® 1101.000.
- La colonna **2C** √® infine utilizzata per eseguire l'operazione di somma invertendo l'eventuale sottraendo positivo: il sottraendo 48 viene convertito in 2C 1101.0000 (che in decimale √® -48) e sommato al minuendo.

~~~text
    Hex        Dec        Bin             2C
C                                        1111 
A   0x70  ==>   112  ==>  0111.0000  ==>  0111.0000 +
B  -0x30  ==>   -48  ==>  0011.0000  ==>  1101.0000 = 
               ----                      ----------
Q                64                      10100.0000 ==> 0100.0000 ==> 0x40 = 64, no Overflow
~~~

Come riportato in pi√π occasioni, la sottrazione di un numero positivo (nel nostro caso 48) viene eseguita sommando il minuendo con il valore invertito del sottraendo, cio√® -48; il grande vantaggio del complemento a 2 √® proprio quello di permettere la trasformazione di una sottrazione in addizione, pertanto l'operazione originaria 112 - 48 diventa 112 + (-48), cio√® 0111.0000 + 1101.0000 nella colonna 2C. Nel risultato, l'eventuale 9¬∞ bit deve essere scartato, in quanto il calcolo √® effettuato su una word a 8 bit; l'8¬∞ bit (MSB) del risultato rappresenta il segno, che nel nostro esempio √® 0 ad indicare un Signed positivo.

In altre parole: quando devo effettuare la sottrazione di un numero positivo, ne calcolo il complemento a 2 e lo sommo al minuendo.

Nel caso specifico di questa sottrazione di esempio, non c'√® Overflow, in quanto il valore 64 risultante dalla sottrazione 0x70 - 0x30 √® incluso nel range di numeri Signed ad 8 bit.

- **Caso 1:** 0x20 + 0xC0; somma A + B di un Signed positivo e un Signed negativo.

~~~text
    Hex        Dec        Bin             2C
C                                                     
A   0x20  ==>    32  ==>  0010.0000  ==>  0010.0000 +
B  +0xC0  ==>   -64  ==>  1100.0000  ==>  1100.0000 = 
               ----                      ----------
Q               -32                       1110.0000 ==> 0xE0 = -32, no Overflow
~~~

Il microcode opportunamente codificato dell'istruzione A + B porterebbe a 1 gli ingressi I3 e I4 del '151, mentre tutti gli altri ingressi sarebbero a 0; l'operazione produrrebbe Q7=1, B7=1 e A7=0 sugli ingressi di selezione (S2-S1-S0 = 110), che attiverebbero l'ingresso **I6** che risulta a 0 in quanto non attivato dal microcode, pertanto l'uscita Q del '151 sarebbe a 0, indicando che non vi √® Overflow --> situazione verificata correttamente:

![74LS151](../../assets/math/overflow-74151-i6.png){:width="50%"}

---

- **Caso 2:** 0x20 + 0x70; somma A + B di due Signed positivi.

~~~text
    Hex        Dec        Bin             2C
C                                         11
A   0x20  ==>    32  ==>  0010.0000  ==>  0010.0000 +
B  +0x70  ==>   112  ==>  0111.0000  ==>  0111.0000 = 
               ----                      ----------
Q               144                       1001.0000 ==> 0x90 = -112, Overflow
~~~

Il microcode opportunamente codificato dell'istruzione A + B porterebbe a 1 gli ingressi I3 e I4 del '151, mentre tutti gli altri ingressi sarebbero a 0; l'operazione produrrebbe Q7=1, B7=0 e A7=0 sugli ingressi di selezione (S2-S1-S0 = 100), che attiverebbero l'ingresso **I4** che risulta a 1 in quanto attivato dal microcode, pertanto l'uscita Q del '151 sarebbe a 1, indicando che vi √® Overflow --> situazione verificata correttamente.

![74LS151](../../assets/math/overflow-74151-i4.png){:width="50%"}

---

- **Caso 3:** 0x50 - 0x30; sottrazione A - B tra due Signed positivi.

~~~text
    Hex        Dec        Bin             2C
C                                        11 1
A   0x50  ==>    80  ==>  0101.0000  ==>  0101.0000 +
B  -0x30  ==>   -48  ==>  0011.0000  ==>  1101.0000 = 
               ----                      ----------
Q                32                      10010.0000 ==> 0010.0000 ==> 0x20 = 32, no Overflow
~~~

Il microcode opportunamente codificato dell'istruzione A - B porterebbe a 1 gli ingressi I1 e I6 del '151, mentre tutti gli altri ingressi sarebbero a 0; l'operazione produrrebbe Q7=0, B7=0 e A7=0 sugli ingressi di selezione (S2-S1-S0 = 000), che attiverebbero l'ingresso **I0** che risulta a 0, pertanto l'uscita Q del '151 sarebbe a 0, indicando che non vi √® Overflow --> situazione verificata correttamente.

![74LS151](../../assets/math/overflow-74151-i0.png){:width="50%"}

---

- **Caso 4:** 0x90 - 0x30; sottrazione A - B tra un Signed negativo e un Signed positivo.

~~~text
    Hex        Dec        Bin             2C
C                                        1  1
A   0x90  ==>  -112  ==>  1001.0000  ==>  1001.0000 +
B  -0x30  ==>   -48  ==>  0011.0000  ==>  1101.0000 = 
               ----                      ---------- 
Q              -160                      10110.0000 ==> 0110.0000 ==> 0x60 = 96, Overflow
~~~

Il microcode opportunamente codificato dell'istruzione A - B porterebbe a 1 gli ingressi I1 e I6 del '151, mentre tutti gli altri ingressi sarebbero a 0; l'operazione produrrebbe Q7=0, B7=0 e A7=1 sugli ingressi di selezione (S2-S1-S0 = 001), che attiverebbero l'ingresso **I1** che risulta a 1 in quanto attivato dal microcode, pertanto l'uscita Q del '151 sarebbe a 1, indicando che vi √® Overflow --> situazione verificata correttamente.

![74LS151](../../assets/math/overflow-74151-i1.png){:width="50%"}

Riprendendo la spiegazione dell'esempio svolto in testa ai quattro casi appena discussi, si noti che anche i casi 3 e 4 sono sottrazioni nelle quali il sottraendo √® positivo: in entrambi i casi l'ALU eseguir√† internamente una somma del minuendo nel suo stato originario e del sottraendo invertito col complemento a 2.

Tornando poi all'interpretazione dell'hardware, abbiamo anticipato che i moduli ALU del computer NQSAP e del computer BEAM utilizzano solo le istruzioni A + B e A - B, dunque possiamo semplificare le connessioni del '151 eliminando B - A:

![74LS151](../../assets/math/overflow-74151-a+b-a-b.png){:width="50%"}

I segnali (A + B) e (A - B) dovranno avere una connessione hardwired con l'Instruction Register per permetterci di identificare rispettivamente le istruzioni di somma e di sottrazione. Quando nella descrizione dei quattro casi appena visti si indica "Il microcode opportunamente codificato..." si intende infatti che tali istruzioni dovranno rispettare dei vincoli nella scelta degli opcode, in modo da poter sapere con certezza se stiamo eseguendo l'una o l'altra.

Riprendendo lo schema della sezione [Overflow](../flags/#overflow) dalla pagina del modulo Flag, possiamo ora applicare quanto visto in questa pagina per comprenderne il funzionamento e visualizzare la truth table definitiva:

![Utilizzo del 74LS151 nell'NQSAP per il calcolo dell'Overflow con evidenza degli MSB di H, B e dell'ALU e degli ingressi di selezione dell'operazione IR-Q1 e IR-Q3.](../../assets/flags/30-flag-v-151.png){:width="50%"}

*Utilizzo del 74LS151 nell'NQSAP per il calcolo dell'Overflow con evidenza degli MSB di H, B e dell'ALU e degli ingressi di selezione dell'operazione IR-Q1 e IR-Q3.*

Alla luce di tutte le considerazioni fatte, questa tabella pu√≤ assumere ora un significato pi√π semplice rispetto a quanto non si potesse inizialmente pensare:

| Q7-S2 | B7-S1 | A7-S0 | Sum/Sub | Input  | Overflow     |
| -     | -     | -     |  -      | -      |  -     |
|   0   |   0   |   0   |         | I0     |  -     |
| **0** | **0** | **1** | **A-B** | **I1** |  **1** |
|   0   |   1   |   0   |         | I2     |  -     |
| **0** | **1** | **1** | **A+B** | **I3** |  **1** |
| **1** | **0** | **0** | **A+B** | **I4** |  **1** |
|   1   |   0   |   1   |         | I5     |  -     |
| **1** | **1** | **0** | **A-B** | **I6** |  **1** |
|   1   |   1   |   1   |         | I7     |  -     |

Il flag Overflow si attiva se:

- **(A7 = B7 = 1 AND Q7 = 0)** *E* stiamo eseguendo una addizione (IR-Q3 attivo), oppure
- **(A7 = B7 = 0 AND Q7 = 1)** *E* stiamo eseguendo una addizione (IR-Q3 attivo), oppure
- **(A = 1 AND B = 0 AND Q = 0)** *E* stiamo eseguendo una sottrazione (IR-Q1 attivo), oppure
- **(A = 0 AND B = 1 AND Q = 1)** *E* stiamo eseguendo una sottrazione (IR-Q1 attivo).

Per identificare l'esecuzione di un'operazione di addizione o di sottrazione, si utilizzano due linee dell'Instruction Register:

| IR-Q3 | IR-Q1 | Operazione  |
| -     | -     | -           |
| LO    | HI    | Sottrazione |
| HI    | LO    | Addizione   |

Detto in altri termini, gli opcode delle istruzioni di addizione e sottrazione dovranno avere i bit 1 e 3 settati come in tabella, mentre gli altri bit non avranno tali vincoli:

| bit |  Addizione | Sottrazione |
| -   |  -         | -           |
|   0 |      X     |           X |
|   1 | **LO**     |      **HI** |
|   2 |      X     |           X |
|   3 | **HI**     |      **LO** |
|   4 |      X     |           X |
|   5 |      X     |           X |
|   6 |      X     |           X |
|   7 |      X     |           X |

Questo corrisponde esattamente a quanto indicato nella sezione [Un esempio pratico](../alu/#un-esempio-pratico) della pagina del modulo ALU, nella quale si evidenzia ad esempio che le istruzioni di somma dovranno presentare "01001 sui 5 bit comuni tra Instruction Register e ALU": il bit numero 3 √® a 1, mentre il bit numero 1 √® a 0, esattamente come richiesto dalla tabella precedente.

![Connessioni in uscita dall'Instruction Register dell'NQSAP.](../../assets/math/IR-to-74151.png){:width="66%"}

Per finire, da quanto visto fino ad ora possiamo dedurre un'altra regola: la somma di due Signed di segno opposto e la sottrazione di due Signed dello stesso segno non possono causare Overflow.
