Page1/ 可热/ 扩展/ 的/ 三维/ 并行/ 散热/ 集成/ 方法/ :/ 用于/ 大规模/ 并行计算/ 的/ 片/ 上/ 系统/ 关键技术/ 骆祖莹/ 1/ )/ 韩银/ 和/ 2/ )/ 赵国/ 兴/ 1/ )/ 余先川/ 1/ )/ 周明全/ 1/ )/ 1/ )/ (/ 北京师范大学/ 信息科学/ 与/ 技术/ 学院/ 北京/ 100875/ )/ 2/ )/ (/ 中国科学院计算技术研究所/ 北京/ 100190/ )/ 摘要/ 现有/ 的/ 三维/ (/ 3D/ )/ 垂直/ 集成/ 技术/ 无法/ 实现/ 热/ 扩展/ ,/ 受限于/ 过高/ 的/ 温度/ ,/ 难以/ 通过/ 众多/ 器件/ 层/ 的/ 叠放/ 来/ 实现/ 性能/ 的/ 最大化/ ./ 文中/ 提出/ 了/ 一种/ 具有/ 热/ 扩展性/ 的/ 3D/ 并行/ 散热/ 集成/ 方法/ ,/ 将/ 每个/ 器件/ 层/ 平行/ 于/ 散热/ 方向/ 进行/ 叠放/ ,/ 器件/ 层为/ 长条形/ ,/ 其短边/ 平行/ 于/ 散热/ 方向/ ,/ 长/ 边/ 垂直于/ 散热/ 方向/ ,/ 这样/ 就/ 保证/ 了/ 每个/ 器件/ 层均/ 可以/ 凭借/ 自身/ 所/ 拥有/ 的/ 高/ 导热性/ 硅/ 衬底/ (/ 而/ 不是/ 导热/ 过/ 孔/ )/ 来/ 获得/ 独立/ 而/ 较/ 短/ 的/ 散热/ 通道/ ,/ 保证/ 3D/ 并行/ 散热/ 集成/ 芯片/ 最高/ 温度/ 与/ 所/ 叠加/ 的/ 器件/ 层数/ 无关/ ./ 文中/ 提出/ 了/ 一种/ 用于/ 3D/ 并行/ 散热/ 集成/ 芯片/ 最高/ 衬底/ 温度/ 计算/ 的/ 分析模型/ ,/ 推导/ 出/ 3D/ 芯片/ 最高/ 衬底/ 温度/ 的/ 解析/ 表达式/ ,/ 从/ 理论/ 上/ 说明/ 了/ 该/ 方法/ 具有/ 热/ 扩展性/ ./ 通过/ 对/ 未来/ 用于/ 千核/ 并行计算/ 的/ 芯片/ 进行/ 3D/ 集成/ 设计/ 表明/ :/ 该文/ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 热/ 扩展性/ 、/ 不/ 需要/ 导热/ 过/ 孔/ 、/ 良品率/ 高等/ 优点/ ./ 关键词/ 片上/ 系统/ ;/ 三维/ 芯片/ ;/ 热/ 分析/ ;/ 并行计算/ ;/ 算法/ 1/ 引言/ 1.13/ D/ 集成/ 技术/ 研究/ 的/ 重要性/ 与/ 优点/ 摩尔定律/ (/ Moore/ ’/ sLaw/ )/ 给出/ 了/ IC/ 产业/ 的/ 发展/ 方向/ ,/ 即/ IC/ 生产工艺/ 2/ ~/ 3/ 年/ 提高/ 一代/ ,/ 集成度/ 、/ 性能/ 、/ 和/ 性能/ // 价格比/ 提高/ 一倍/ [/ 1/ -/ 2/ ]/ ./ 但/ 随着/ 晶体管/ 尺寸/ 越来越/ 接近/ 其/ 物理/ 极限/ ,/ 如何/ 延续/ 摩尔定律/ 就/ 成为/ IT/ 产业/ 发展/ 的/ 关键/ [/ 1/ -/ 2/ ]/ ./ 3D/ 芯片/ 技术/ 作为/ 一种/ 能够/ 延续/ 摩尔定律/ 的/ 候选/ 技术/ ,/ 获得/ 了/ 广泛/ 的/ 研究/ [/ 3/ -/ 14/ ]/ ./ 同时/ 为了/ 提高/ 性能/ 和/ 降低/ 设计/ 复杂度/ ,/ 片上/ 集成/ 并行计算/ 技术/ 被/ 广泛/ 地/ 应用/ 于高端/ 计算/ 领域/ ,/ 多/ 核片/ 上/ 系统/ (/ MPSoC/ )/ 已/ 成为/ 集成电路/ 设计/ 的/ 重要/ 研究/ 方向/ [/ 5/ ,/ 14/ ]/ ./ 为了/ 追求/ 性能/ 的/ 最大化/ ,/ 未来/ 必须/ 在/ 芯片/ 中/ 集成/ 数以千计/ 的/ 计算/ 单元/ [/ 14/ ]/ ,/ 需要/ 更/ 高/ 的/ 集成度/ ,/ 只有/ 3D/ 集成/ 技术/ 才能/ 提供/ 如此/ 高/ 的/ 集成度/ ./ 目前/ ,/ 3D/ 垂直/ 集成/ 技术/ 将/ 普通/ 的/ 2D/ 平面/ 芯片/ 或/ 器件/ 层/ 垂直于/ 散热/ 通道/ 进行/ 叠加/ ,/ 所有/ 器件/ 层/ 平行/ 于/ 散热器/ 底面/ ,/ 以/ 获取/ 如下/ 性能/ 和/ 成本/ 的/ 改善/ :/ (/ 1/ )/ 高集成度/ ./ 由于/ 3D/ 芯片/ 拥有/ 2/ 个/ 以上/ 的/ 器件/ 层/ ,/ 所以/ 其/ 单位/ 面积/ 上/ 可以/ 集成/ 更/ 多/ 的/ 晶体管/ ,/ 其/ 集成度/ 更高/ [/ 3/ -/ 14/ ]/ ./ (/ 2/ )/ 高性能/ ./ 由于/ 3D/ 集成/ 中/ 的/ 垂直/ 互连/ 要远/ 短于/ 水平/ 互连/ ,/ 用/ 3D/ 芯片/ 代替/ 2D/ 芯片/ ,/ 不仅/ 可以/ 减小/ 芯片尺寸/ ,/ 而且/ 使/ 影响/ 芯片/ 性能/ 的/ 全局/ 互连/ 得到/ 明显/ 的/ 缩短/ ,/ 提高/ 芯片/ 的/ 工作频率/ 与/ 性能/ [/ 3/ -/ 14/ ]/ ./ (/ 3/ )/ 高/ 工艺/ 兼容性/ ./ 先/ 采用/ 不同/ 工艺/ 制造/ 出/ 无疵/ 内核/ (/ KnownGoodDie/ ,/ KGD/ )/ ,/ 再/ 对/ KGD/ 进行/ 垂直叠加/ 来/ 制造/ 3D/ 芯片/ ,/ 可以/ 获得/ 很/ 好/ 的/ 工艺/ 兼容性/ [/ 3/ -/ 4/ ]/ ./ (/ 4/ )/ 消除/ 数模/ 混合/ 电路/ 的/ 干扰/ 问题/ ./ 对于/ 数模/ 混合/ 电路/ ,/ 2D/ 集成/ 会/ 产生/ 明显/ 的/ 干扰/ ;/ 通过/ 将/ 数模/ 电路/ 分层/ 集成/ ,/ 3D/ 集成/ 能够/ 很/ 好/ 地/ 消除/ 数模/ 电路/ 之间/ 的/ 干扰/ [/ 6/ ]/ ./ (/ 5/ )/ 减少/ 芯片/ 管脚/ 的/ 需求/ ./ 3D/ 芯片/ 中较/ 多/ 的/ 是/ KGD/ 之间/ 的/ 互连/ ,/ 其/ 对外/ 的/ 芯片/ 管脚/ 需求/ 相对/ 较/ 少/ [/ 3/ -/ 7/ ]/ ./ (/ 6/ )/ 降低/ 封装/ 成本/ ./ 由于/ 3D/ 集成/ 中/ 多个/ KGD/ 共用/ 一个/ 封装/ ,/ 并且/ 芯片/ 管脚/ 少/ ,/ 所以/ 3D/ 芯片/ 的/ 封装/ 成本/ 较/ 低/ [/ 3/ -/ 4/ ]/ ./ 由于/ 具有/ 众多/ 的/ 优点/ ,/ 所以/ 3D/ 集成/ 技术/ 被/ 视为/ 延续/ 摩尔定律/ 的/ 有效/ 手段/ [/ 3/ -/ 14/ ]/ ./ 1.2/ 现有/ 3D/ 集成/ 技术/ 所/ 面临/ 的/ 工作温度/ 高/ 难题/ 及其/ 对策/ 现有/ 的/ 3D/ 垂直/ 集成/ 技术/ 工作温度/ 高/ 的/ 缺陷/ 也/ 很/ 明显/ [/ 3/ -/ 14/ ]/ ,/ 这/ 主要/ 源于/ :/ (/ 1/ )/ 高功耗/ 密度/ ./ 3D/ 芯片/ 的/ 高集成度/ ,/ 必然/ 带来/ 高功耗/ 密度/ ,/ 特别/ 是/ 高端/ MPSoC/ 芯片/ ,/ 会/ 因为/ 大规模/ 的/ 并行计算/ 而/ 产生/ 大量/ 的/ 功耗/ [/ 3/ -/ 5/ ]/ ./ (/ 2/ )/ 低/ 散热/ 能力/ ./ 由于/ 导电/ 与/ 导热/ 都/ 靠/ 电子/ 的/ 运动/ ,/ 所以/ 材料/ 的/ 导电性/ 与/ 导热性/ 是/ 正/ 相关/ 的/ ,/ 布线/ 层/ 之间/ 的/ 绝缘/ 隔离/ 层/ 具有/ 很差/ 的/ 导热/ 能力/ [/ 3/ ,/ 10/ -/ 13/ ]/ ,/ 尤其/ 是/ 多孔结构/ 的/ 低/ K/ 材料/ 绝缘/ 隔离/ 层/ 具有/ 非常/ 差/ 的/ 导热/ 能力/ [/ 3/ ]/ ;/ 一般来说/ ,/ 一个/ 器件/ 层配/ 4/ ~/ 8/ 个/ 布线/ 层/ ,/ 如果/ 3D/ 芯片/ 集成/ 3/ 个/ 以上/ 的/ 器件/ 层/ ,/ 它/ 的/ 导热/ 能力/ 就/ 非常/ 差/ 了/ ,/ 必须/ 插入/ 导热/ 过/ 孔/ [/ 11/ -/ 13/ ]/ ./ 为了/ 更好/ 地/ 控制/ 3D/ 芯片/ 的/ 工作温度/ ,/ 不仅/ 要/ 进行/ 基础性/ 的/ 3D/ 热/ 分析/ 研究/ ,/ 包括/ 简单/ 的/ 静态/ 热/ 分析方法/ [/ 8/ ,/ 16/ -/ 17/ ]/ 和/ 较为/ 复杂/ 的/ 动态/ RC/ 热/ 分析方法/ [/ 13/ ]/ ,/ 更要/ 进行/ 温度/ 管理/ 方面/ 的/ 研究/ [/ 7/ -/ 9/ ,/ 11/ -/ 12/ ]/ ./ 目前/ 3D/ 芯片/ 的/ 温度/ 管理/ 方法/ 主要/ 有/ 如下/ 4/ 种/ :/ (/ 1/ )/ 面向/ 温度/ 的/ 布图/ 规划/ [/ 7/ ]/ ,/ 由于/ 3D/ 芯片/ 中/ 与/ 散热片/ 相连/ 的/ 是/ 顶层/ ,/ 顶层/ 散热/ 性/ 最好/ 、/ 温度/ 最低/ ,/ 越往/ 下/ 的/ 层/ 散热/ 性越/ 差/ 、/ 温度/ 越高/ ,/ 所以/ 在/ 布图/ 规划/ 中/ ,/ 将/ 功耗/ 高/ 的/ 功能块/ 置于/ 顶层/ ,/ 功耗/ 低/ 的/ 功能块/ 置于/ 下面/ 的/ 层/ ./ (/ 2/ )/ 面向/ 温度/ 的/ 布局/ 优化/ [/ 8/ ]/ ,/ 在/ 布局/ 优化/ 中/ ,/ 将/ 过/ 孔/ 尽量/ 置于/ 温度梯度/ 大/ 的/ 部位/ ,/ 可以/ 尽快/ 地/ 将/ 3D/ 芯片/ 中下层/ 的/ 热量/ 散出/ ./ (/ 3/ )/ 系统/ 运行/ 时/ 的/ 实时/ 温度/ 管理/ [/ 9/ ]/ ,/ 根据/ 对/ 任务/ 的/ 多寡/ 和/ 部件/ 的/ 冷热/ 来/ 进行/ 任务/ 平衡/ 分配/ ,/ 避免/ 系统/ 中/ 出现/ 过/ 热点/ ./ (/ 4/ )/ 插入/ 导热/ TSV/ (/ Through/ -/ Silicon/ -/ Via/ ,/ 过/ 硅/ 器件/ 层/ 的/ 过/ 孔/ )/ [/ 8/ ,/ 11/ -/ 13/ ]/ ,/ 针对/ 3D/ 芯片/ 中下层/ 的/ 散热/ 性差/ 的/ 问题/ ,/ 最/ 直接/ 的/ 方法/ 是/ 插入/ 导热/ TSV/ 来/ 提高/ 散热/ 性能/ ./ 前/ 3/ 种/ 方法/ 是/ 间接/ 温度控制/ 方法/ ,/ 优点/ 是/ 不/ 增加/ 面积/ 和/ TSV/ 的/ 开销/ ,/ 缺点/ 是/ 它们/ 不能/ 在/ 散热片/ 和/ 热源/ 之间/ 建立/ 直接/ 的/ 散热/ 通路/ ,/ 所以/ 散热/ 效果/ 有限/ ;/ 第/ 4/ 种/ 方法/ 则/ 是/ 一种/ 直接/ 温度控制/ 方法/ ,/ 导热/ TSV/ 在/ 散热片/ 和/ 热源/ 之间/ 建立/ 起/ 直接/ 的/ 散热/ 通路/ ,/ 所以/ 它/ 的/ 控制/ 温度/ 能力/ 明显/ 强于/ 前/ 3/ 种/ 方法/ ,/ 但/ 缺点/ 也/ 很/ 明显/ ,/ 即/ 需/ 增加/ 面积/ 和/ TSV/ 的/ 开销/ ,/ 降低/ 3D/ 芯片/ 的/ 集成度/ ./ 由于/ 现有/ 3D/ 芯片/ 均/ 采用/ 垂直/ 散热/ 技术/ ,/ 所以/ 在/ 进行/ 更/ 多/ 器件/ 层/ 集成/ 时/ ,/ 必须/ 打破/ 散热/ 与/ 供电/ 对/ 3D/ 设计/ 的/ 瓶颈/ 约束/ [/ 3/ ,/ 12/ ]/ ./ 为了/ 未来/ 在/ 单颗/ 芯片/ 上/ 集成/ 多达/ 千颗/ 处理器/ 单元/ ,/ 以/ 进行/ 片上/ 大规模/ 并行计算/ [/ 14/ ]/ ,/ 现行/ 的/ 3D/ 垂直/ 集成/ 技术/ 必须/ 回答/ 如下/ 两个/ 科学/ 问题/ :/ “/ 3D/ 集成/ 技术/ 是否/ 存在/ 对/ 器件/ 层叠/ 加数/ 的/ 技术/ 限制/ ?/ 利用/ 3D/ 技术/ 的/ 其它/ 可能/ 选择/ 是/ 什么/ ?/ ”/ [/ 10/ ]/ (/ “/ Isthereapracticallimitofhowmanylevelsoneshouldstack/ ?/ Whatareotherpossibili/ -/ tiestoutilize3Dtechnology/ ?/ ”/ )/ 1.3/ 本文/ 工作/ 及/ 创新/ 本文/ 最大/ 的/ 创新/ 就/ 体现/ 在/ :/ 从/ 理论/ 上/ 首次/ 回答/ Page3/ 了/ 以上/ 两个/ 科学/ 问题/ ,/ 明确指出/ 现有/ 的/ 3D/ 垂直/ 集成/ 技术/ 无法/ 对/ 多/ 器件/ 层/ 进行/ 叠加/ ,/ 并/ 提出/ 了/ 一种/ 能够/ 叠加/ 足够/ 多/ 器件/ 层/ 的/ 3D/ 并行/ 集成/ 方法/ ./ 为了/ 回答/ 1.2/ 节/ 的/ 第一个/ 科学/ 问题/ ,/ 基于/ 在/ 芯片/ 三维/ 热/ 分析/ 领域/ 作者/ 已有/ 的/ 研究成果/ [/ 15/ ,/ 17/ ]/ ,/ 对/ 3D/ 垂直/ 集成/ 芯片/ 的/ 散热/ 问题/ 进行/ 模型/ 化/ ,/ 推导/ 出/ 精确/ 计算/ 3D/ 芯片/ 最高/ 衬底/ 温度/ Tchip/ 的/ 解析/ 表达式/ ,/ 指出/ Tchip/ 是/ 关于/ 3D/ 芯片/ 垂直叠加/ 层数/ M/ 的/ 二次/ 多项式/ 函数/ ,/ 从/ 理论/ 上/ 证明/ 了/ 现有/ 的/ 3D/ 垂直/ 集成/ 技术/ 具有/ 热/ 不可/ 扩展/ 的/ 固有/ 局限性/ ./ 为了/ 回答/ 1.2/ 节/ 的/ 第/ 2/ 个/ 科学/ 问题/ ,/ 本文/ 提出/ 了/ 一种/ 并行/ 散热/ 的/ 3D/ 集成/ 方法/ ,/ 将/ 所有/ 器件/ 层/ 与/ 散热/ 通道/ 平行/ (/ 即/ 所有/ 器件/ 层/ 与/ 散热片/ 的/ 接触面/ 垂直/ )/ ,/ 借助/ 硅/ 材料/ 的/ 高热/ 导性/ ,/ 将/ 器件/ 层/ 的/ 衬底/ 用作/ 导热/ 层/ ,/ 以/ 降低/ 晶体管/ 沟道/ 的/ 温度/ ./ 由于/ 每个/ 器件/ 层/ 的/ 导热/ 层/ 是/ 固有/ 的/ ,/ 所以/ 都/ 会/ 获得/ 一个/ 独立/ 而/ 稳定/ 的/ 散热/ 通道/ ,/ 即/ 3D/ 芯片/ 获得/ 了/ 并行/ 散热/ 能力/ ./ 同时/ 随着/ 器件/ 层/ 的/ 增加/ ,/ 3D/ 并行/ 散热/ 集成/ 芯片/ 与/ 散热片/ 之间/ 的/ 接触/ 面积/ 也/ 成/ 比例/ 地/ 增加/ ,/ 可以/ 有效/ 地/ 将/ 3D/ 芯片/ 的/ 热量/ 传导/ 出去/ ,/ 使得/ 3D/ 芯片/ 衬底/ 温度/ 保持/ 不变/ ./ 为此/ ,/ 本文/ 专门/ 针对/ 3D/ 并行/ 散热/ 集成/ 方法/ 进行/ 模型/ 化/ ,/ 推导/ 出/ 精确/ 计算/ 3D/ 芯片/ 最高/ 衬底/ 温度/ Tchip/ 的/ 解析/ 表达式/ ,/ 从/ 理论/ 上/ 证明/ 了/ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 可热/ 扩展性/ 的/ 优点/ ,/ 并/ 分析/ 了/ 器件/ 层/ 尺寸/ 对/ 3D/ 芯片/ 最高/ 衬底/ 温度/ 的/ 影响/ ./ 基于/ 现有/ 的/ 3D/ 垂直/ 散热/ 集成/ 方法/ 和/ 本文/ 提出/ 的/ 3D/ 并行/ 散热/ 集成/ 方法/ ,/ 我们/ 对/ 采用/ 10nm/ 工艺/ 、/ 面积/ 10cm2/ 、/ 功耗/ 200W/ 的/ 千核/ SOC/ 三维/ 集成/ 进行/ 了/ 散热/ 设计/ ./ 当/ 采用/ 3D/ 垂直/ 集成/ 技术/ 时/ ,/ 受困/ 于/ 过/ 大/ 的/ 功耗/ 密度/ 与/ 层/ 内/ 温度差/ ,/ 只有/ 采用/ 传统/ 的/ 双层/ 垂直/ 集成/ ,/ 才能/ 满足/ 热/ 性能/ 的/ 设计/ 要求/ ,/ 但/ 单层/ 5cm2/ 内核/ 面积/ 会/ 极大/ 地/ 降低/ 芯片/ 的/ 良品率/ ./ 采用/ 3D/ 并行/ 散热/ 集成/ 方法/ ,/ 则/ 可以/ 将千核/ SOC/ 等/ 分为/ 20/ 个/ 0.2/ ×/ 2.5/ cm2/ 器件/ 层/ ,/ 获得/ 2.5/ cm2/ 的/ 散热/ 面/ ,/ 此时/ 3D/ 芯片/ 的/ 最高/ 衬底/ 温度/ 为/ 66.22/ ,/ 小于/ 设定/ 的/ 70/ 最高/ 温度/ 限/ ,/ 即/ 满足/ 热/ 性能/ 的/ 设计/ 要求/ ;/ 同时/ 制造/ 0.2/ ×/ 2.5/ cm2/ 器件/ 层/ 的/ 无疵/ 内核/ (/ KGD/ )/ 则/ 可以/ 获得/ 较/ 高/ 的/ 良品率/ ,/ 规避/ 3D/ 垂直/ 集成/ 技术/ 所/ 面临/ 的/ 散热/ 和/ 良品率/ 之间/ 的/ 矛盾/ ,/ 在/ 保证/ 良品率/ 的/ 前提/ 下/ ,/ 满足/ 热/ 性能/ 的/ 设计/ 要求/ ./ 文章/ 最后/ 进一步/ 对/ 3D/ 并行/ 散热/ 集成/ 方法/ 所/ 存在/ 的/ 相关/ 技术/ 问题/ 及其/ 解决方案/ 进行/ 了/ 简单/ 论述/ ,/ 指出/ 本文/ 方法/ 还/ 可以/ 采用/ 如下/ 技术/ 来/ 提高/ 并行处理/ 能力/ :/ (/ 1/ )/ 每个/ 器件/ 层/ 集成/ 多个/ 处理器/ 核/ ,/ 多核/ 共用/ L2/ 和/ L3/ -/ Cache/ 技术/ 来/ 提高/ 芯片/ 数据处理/ 性能/ ./ (/ 2/ )/ 采用/ 片上/ 网络/ (/ NoC/ )/ 获得/ 更好/ 的/ 核间/ 数据通信/ 性能/ ,/ 并/ 减少/ 多/ 核对/ 3D/ 芯片/ I/ // O/ 管脚/ 的/ 需求/ ./ (/ 3/ )/ 本文/ 方法/ 可以/ 降低/ 对/ TSV/ 资源/ 的/ 需求/ ,/ 并/ 提供/ 更/ 多/ 的/ I/ // O/ 管脚/ ,/ 使/ 3D/ 芯片/ 获得/ 更好/ 的/ 供电/ 性能/ ./ 总之/ ,/ 本文/ 提出/ 的/ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 如下/ 优点/ :/ (/ 1/ )/ 并行/ 散热/ ;/ (/ 2/ )/ 无需/ 导热/ TSV/ ;/ (/ 3/ )/ 高/ 良品率/ ./ 本文/ 下面/ 内容/ 的/ 组织/ 如下/ :/ 第/ 2/ 节是/ 研究/ 基础/ ;/ 第/ 3/ 节/ 论述/ 3D/ 垂直/ 集成/ 芯片/ 的/ 静态/ 热/ 分析模型/ 并/ 给出/ 这种/ 技术/ 热/ 不/ 可扩展性/ 的/ 结论/ ;/ 第/ 4/ 节/ 提出/ 3D/ 并行/ 散热/ 集成/ 方法/ 及其/ 热/ 分析模型/ 、/ 从/ 理论/ 上/ 证明/ 这种/ 新/ 方法/ 的/ 热/ 扩展性/ 优点/ ;/ 第/ 5/ 节对/ 千核/ SOC/ 进行/ 3D/ 集成/ 的/ 热/ 设计/ ,/ 显示/ 3D/ 并行/ 散热/ 集成/ 方法/ 的/ 优越性/ ;/ 第/ 6/ 节/ 给出/ 3D/ 并行/ 散热/ 集成/ 技术/ 的/ 应用/ 及其/ 相关/ 技术/ 问题/ ;/ 第/ 7/ 节/ 总结/ 全文/ ./ 2/ 研究/ 基础/ 2.1/ 不同/ 材料/ 的/ 热导率/ 在/ 集成电路/ 所用/ 材料/ (/ 如/ Si/ 、/ Cu/ 、/ SiO2/ 、/ SiN/ 等/ )/ 中/ ,/ 其热/ (/ 电/ )/ 导率/ 差异/ 很大/ ,/ 但/ 一般而言/ ,/ 导电/ 材料/ 的/ 导热性/ 好/ ,/ 绝缘材料/ 的/ 导热性/ 差/ ,/ 半导体/ 材料/ 的/ 导热性/ 明显/ 好于/ 绝缘材料/ ,/ 但弱/ 于/ 导电/ 材料/ ./ 不同/ 材料/ 的/ 热导率/ κ/ 如表/ 1/ 的/ 前/ 4/ 项/ 所示/ ./ 从表/ 1/ 的/ 前/ 4/ 项/ 可以/ 看出/ ,/ 铜/ 具有/ 最好/ 的/ 导热性/ ,/ 硅/ 材料/ 的/ 导热性/ 也/ 比较/ 好/ ,/ 二氧化硅/ 和/ 空气/ 的/ 导热性/ 非常/ 差/ ./ 在/ 3D/ 热/ 分析/ 中/ ,/ 可以/ 将/ 二氧化硅/ 和/ 空气/ 近似/ 为/ 绝热材料/ ,/ 硅/ 材料/ 的/ 热导率/ 是/ 铜/ 的/ 1/ // 4/ ,/ 所以/ 本文/ 将/ 铜/ 和/ 硅/ 视为/ 导热/ 材料/ ./ 另外/ ,/ 栅极/ 绝缘层/ 所用/ 的/ high/ -/ κ/ 材料/ 、/ 铜/ 导线/ 的/ 包裹/ 材料/ 和/ 互连/ 线/ 之间/ 的/ low/ -/ κ/ 材料/ 等/ 用于/ 绝缘/ 的/ 材料/ 均/ 可以/ 视为/ 绝热材料/ [/ 3/ ,/ 12/ ]/ ./ 此外/ ,/ 碳纳米管/ 具有/ 非常/ 高/ 的/ 导热性/ ,/ 但/ 没有/ 应用/ 于/ 实际/ 的/ 3D/ 芯片/ 集成/ ,/ 同时/ 液体/ 微管/ 散热/ 技术/ 过于/ 复杂/ [/ 12/ -/ 13/ ]/ ,/ 所以/ 本文/ 不/ 考虑/ 碳纳米管/ 与/ 液体/ 微管/ ,/ 仅/ 考虑/ 铜/ 材料/ 与/ 硅/ 材料/ ./ 2.22/ D/ 芯片/ 的/ 散热/ 系统/ 图/ 1/ 给出/ 了/ 完整/ 的/ 2D/ 芯片/ 散热/ 系统结构/ (/ 事实上/ 3D/ 芯片/ 的/ 散热/ 系统结构/ 也/ 是/ 一样/ 的/ )/ ,/ 在/ 散热片/ 上/ 是/ 导热/ 层/ ,/ 导热/ 层/ 可/ 进一步/ 分为/ 导热/ 层/ 1/ (/ TIM1/ )/ 和/ 导热/ 层/ 2/ (/ TIM2/ )/ ,/ 导热/ 层/ 上方/ 就是/ 芯片/ 的/ 内核/ (/ die/ )/ ,/ 导热/ 层/ 的/ 热传导/ 性能/ 远好/ 于/ 空气/ ,/ 可以/ 有效/ 地/ 改善/ 内核/ 与/ 散热片/ 之间/ 的/ 热传导/ 性能/ ,/ 因此/ 内核/ +/ 导热/ 层/ +/ 散热片/ 构成/ 了/ 主/ 散热/ 通道/ ./ 内核/ 下方/ 是/ 芯片/ 的/ 封装/ 基座/ ,/ 封装/ 基座/ 下方/ 是/ 芯片/ 插座/ ,/ Page4/ 芯片/ 插座/ 下方/ 则/ 是/ 印刷电路/ 版/ (/ PCB/ )/ ,/ 内核/ +/ 封装/ 基座/ +/ 芯片/ 插座/ +/ PCB/ 构成/ 了/ 辅/ 散热/ 通道/ ./ 主/ 散热/ 通道/ 的/ 散热/ 能力/ 强于/ 辅/ 散热/ 通道/ 几个/ 数量级/ ,/ 所以/ 在/ 全/ 芯片/ 3D/ 热/ 分析/ 中/ ,/ 均/ 只/ 讨论/ 主/ 散热/ 通道/ ,/ 而/ 忽略/ 辅/ 散热/ 通道/ ,/ 本文/ 下面/ 将主/ 散热/ 通道/ 简称/ 散热/ 通道/ ./ 2.32/ D/ 芯片/ 的/ 静态/ 热/ 分析/ 简化/ 模型/ 由于/ 全/ 芯片/ 3D/ 静态/ 热/ 分析/ 较为/ 复杂/ [/ 15/ -/ 17/ ]/ ,/ 所以/ 本文/ 假设/ 芯片/ 内核/ 的/ 功耗/ 密度/ 分布/ 均匀/ ,/ 硅/ 衬底/ 、/ 导热/ 层/ 、/ 散热片/ 及/ 风扇/ 均匀/ 导热/ ,/ 就/ 可以/ 获得/ 一个/ 简单/ 的/ 串行/ 导热/ 模型/ ,/ 如图/ 2/ 所示/ ./ 在/ 图/ 2/ (/ a/ )/ 所示/ 的/ 直接/ 简化/ 模型/ 中/ ,/ 硅/ 衬底/ 、/ 导热/ 层/ 、/ 散热片/ 及/ 风扇/ 的/ 导热/ 能力/ 被/ 等效/ 为/ 各自/ 的/ 热阻/ ,/ 分别/ 为/ rbulk/ 、/ rcond/ 、/ rsink/ 、/ rfan/ ,/ 器件/ 层/ 的/ 功耗/ 密度/ P/ 为/ 器件/ 层/ 所/ 产生/ 的/ 热量/ ./ 在/ 图/ 2/ (/ b/ )/ 所示/ 的/ 深度/ 简化/ 模型/ 中/ ,/ 导热/ 层/ 、/ 散热片/ 及/ 风扇/ 的/ 热阻/ 被/ 合并/ 为/ 一个/ 总/ 的/ 等效/ 电阻/ r0/ ,/ 即/ r0/ =/ rcond/ +/ rsink/ +/ rfan/ ./ 以上/ 两图/ 可以/ 形式化/ 为/ 如下/ 公式/ 式/ 中/ rsystem/ =/ rbulk/ +/ r0/ 为/ 芯片/ 散热/ 系统/ 的/ 系统/ 等效/ 热阻/ ,/ Ta/ 为/ 环境温度/ ./ Intel/ 公司/ 的/ Xeon7400/ 系列/ 处理器/ 手册/ [/ 18/ ]/ 给出/ 了/ 如下/ 的/ 温度/ 函数/ (/ 最好/ 的/ 一条/ 温度/ 曲线/ )/ 式/ 中/ TDP/ (/ ThermalDesignPower/ )/ 是/ 芯片/ 的/ 热/ 设计/ 功耗/ ,/ 最高值/ 为/ 130W/ ,/ Ta/ 为/ 45/ ./ 从式/ (/ 2/ )/ 可以/ 获得/ 如下/ 结论/ :/ (/ 1/ )/ 芯片/ 的/ 最高/ 工作温度/ 为/ 64/ ./ (/ 2/ )/ 由于/ 其/ 内核/ 面积/ 为/ Achip/ =/ 1.43/ cm2/ ,/ 则/ 其/ 单位/ 面积/ 所/ 对应/ 的/ 系统/ 热阻/ rsystem/ =/ 0.146/ ×/ 1.43/ =/ 0.209/ cm2K/ // W/ ./ 33D/ 垂直/ 集成/ 芯片/ 的/ 静态/ 热/ 分析模型/ 3.13/ D/ 垂直/ 集成/ 芯片/ 图/ 3/ 给出/ 了/ 3D/ 垂直/ 集成/ 芯片/ 的/ 结构图/ 及其/ 垂直/ 散热/ 的/ 工作/ 原理/ ./ 在/ 3D/ 垂直/ 散热/ 芯片/ 中/ ,/ 第/ 1/ 器件/ 层/ 具有/ 常规/ 厚度/ 的/ 硅/ 衬底/ ,/ 其它/ 器件/ 层/ 具有/ 剪薄/ 衬底/ ,/ 以/ 缩短/ 3D/ 互连/ 线/ 长度/ ./ 3D/ 互连/ 包含/ 两类/ TSV/ ,/ 即/ 信号/ TSV/ 与/ 导热/ TSV/ ,/ 信号/ TSV/ 穿过/ 器件/ 层/ 和/ 硅/ 衬底/ ,/ 在/ 两个/ 器件/ 层/ 之间/ 进行/ 信号/ 传输/ ,/ 为了/ 防止/ 信号/ 电流/ 的/ 泄漏/ ,/ 信号/ TSV/ 和/ 硅/ 衬底/ 之间/ 有/ 绝缘层/ ,/ 因此/ 信号/ TSV/ 的/ 导热性/ 比较/ 差/ ;/ 而/ 导热/ TSV/ 仅/ 穿过/ 器件/ 层/ ,/ 在/ 两个/ 相邻/ 的/ 硅/ 衬底/ 之间/ 进行/ 热传导/ ,/ 要求/ 采用/ 导热性/ 非常/ 好/ 的/ 材料/ ,/ 本文/ 采用/ 的/ 是/ 铜/ ./ 图/ 33D/ 垂直/ 散热/ 芯片/ 的/ 截面/ 示意图/ (/ 未/ 按/ 比例/ 绘制/ )/ 3D/ 垂直/ 集成/ 芯片/ 的/ 垂直/ 散热/ 工作/ 原理/ 如下/ :/ 各个/ 器件/ 层/ 所/ 产生/ 的/ 热量/ 从/ 第/ 5/ 器件/ 层/ 向/ 第/ 1/ 器件/ 层/ 传导/ ,/ 最后/ 依次/ 经/ 导热/ 层/ 、/ 散热片/ 、/ 风扇/ ,/ 散入/ 环境/ 中/ ,/ 此/ 路径/ 构成/ 了/ 散热/ 通道/ ./ 因此/ ,/ 在/ 3D/ 垂直/ 散热/ 芯片/ 中/ ,/ 沿着/ 散热/ 方向/ 的/ 逆/ 方向/ ,/ 从/ 第/ 1/ 器件/ 层到/ 第/ 5/ 器件/ 层/ ,/ 其/ 衬底/ 温度/ 依次/ 升高/ ,/ 第/ 5/ 器件/ 层/ 的/ 衬底/ 温度/ 最高/ ,/ 被/ 称为/ 3D/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ ./ 同理/ ,/ 对于/ 一个/ 叠加/ M/ 个/ 器件/ 层/ 的/ 3D/ 垂直/ 散热/ 芯片/ ,/ Page5/ 其/ 第/ M/ 器件/ 层/ 具有/ 最高/ 衬底/ 温度/ ./ 图/ 4/ 给出/ 了/ 器件/ 层/ 的/ 版图/ 示意/ ./ 对于/ 一个/ 正方形/ 的/ 器件/ 层/ ,/ 其/ 边长/ 为/ Ddie/ ,/ 其/ 面积/ Adie/ =/ Ddie/ ×/ Ddie/ ./ 器件/ 层中/ 有/ 数个/ 3D/ 垂直/ 布线/ 通道/ ,/ 所有/ TSV/ 都/ 布/ 放在/ 3D/ 垂直/ 布线/ 通道/ 中/ [/ 14/ ]/ ,/ 其中/ 信号/ TSV/ 优先/ 布放/ ,/ 剩下/ 的/ 所有/ TSV/ 均/ 作为/ 导热/ TSV/ ./ 器件/ 层/ 被/ 3D/ 垂直/ 布线/ 通道/ 均匀/ 地/ 分为/ 几个/ 器件/ 模块/ ,/ 器件/ 模块/ 所/ 产生/ 的/ 热量/ 通过/ 导热/ TSV/ 导出/ ,/ 每个/ 模块/ 的/ 宽度/ 为/ Lblock/ ./ 由于/ 模块/ 中心线/ 离/ 3D/ 垂直/ 布线/ 通道/ 最远/ ,/ 所以/ 中心线/ 具有/ 模块/ 中/ 的/ 最高/ 温度/ ./ 3.2/ 多/ 器件/ 层/ 3D/ 垂直/ 散热/ 芯片/ 的/ 热/ 分析模型/ 为了/ 对/ 3D/ 垂直/ 散热/ 芯片/ 静态/ 热/ 分析/ 进行/ 模型/ 化/ ,/ 本文/ 进行/ 如下/ 假设/ :/ (/ 1/ )/ 每个/ 器件/ 层/ 具有/ 均匀/ 的/ 功耗/ 密度/ ;/ (/ 2/ )/ 在/ 器件/ 层/ ,/ 只有/ 导热/ TSV/ 将/ 一个/ 硅/ 衬底/ 的/ 热量/ 传导/ 到/ 它/ 的/ 低温/ 相邻/ 的/ 硅/ 衬底/ ;/ (/ 3/ )/ 导热/ TSV/ 在/ 3D/ 垂直/ 布线/ 通道/ 中/ 均匀分布/ ./ 依据/ 以上/ 假设/ 可以/ 得出/ 如下/ 结论/ :/ (/ 1/ )/ 在/ 同一个/ 器件/ 层内/ ,/ 导热/ TSV/ 具有/ 相同/ 的/ 温度/ ,/ 传导/ 相同/ 的/ 热量/ ;/ (/ 2/ )/ 在/ 每个/ 器件/ 模块/ ,/ 由于/ 模块/ 中心线/ 离/ 3D/ 垂直/ 布线/ 通道/ 最远/ ,/ 所以/ 模块/ 中心线/ 具有/ 模块/ 中/ 最高/ 的/ 温度/ ./ 对于/ 第/ i/ 个/ 器件/ 层/ ,/ 它/ 的/ 剪/ 薄/ 衬底/ 厚度/ 为/ h2/ ,/ 其/ 器件/ 模块/ 中心线/ 到/ 导热/ TSV/ 之间/ 的/ 温度差/ 取为/ Ti/ ,/ block/ ./ 通过/ 3D/ 热/ 分析/ 的/ 离散/ 化后/ ,/ 从/ 器件/ 模块/ 中心线/ 到/ 导热/ TSV/ 之间/ 共有/ 0.5/ Lblock/ // h2/ 个/ 边长/ 为/ h2/ 的/ 正/ 方块/ 质元/ ./ 每个/ 质元/ 的/ 热阻/ 为/ rthin/ =/ h2/ // kSi/ ,/ 其中/ kSi/ 为/ 硅/ 材料/ 的/ 热导率/ ,/ kSi/ 单位/ 为/ W/ // (/ cm/ ·/ K/ )/ ./ 设此/ 器件/ 层上/ 所有/ 器件/ 模块/ 的/ 功耗/ 密度/ 为/ Pi/ ,/ 则/ 可以/ 将/ Ti/ ,/ block/ 形式化/ 为/ Ti/ ,/ block/ =/ ∑/ 0.5/ L/ // h2/ 根据/ 式/ (/ 3/ )/ 可以/ 得出/ 如下/ 结论/ :/ (/ 1/ )/ 缩小/ 器件/ 模块/ 宽度/ Lblock/ 或/ 加厚/ 剪博/ 衬底/ 的/ 厚度/ h2/ 都/ 可以/ 降低/ Ti/ ,/ block/ ,/ 但/ 对于/ 3D/ 垂直/ 集成/ 设计/ ,/ 降低/ Lblock/ 和/ 加厚/ h2/ 都/ 存在/ 技术难度/ ./ (/ 2/ )/ 降低功耗/ 密度/ Pi/ 也/ 可以/ 降低/ Ti/ ,/ block/ ,/ 可以/ 通过/ 在/ 器件/ 层/ 布放/ L2/ 或/ L3/ 高速缓存/ 的/ 设计/ 来/ 适当/ 降低/ Pi/ ,/ 但/ 大幅度降低/ Pi/ 也/ 不/ 现实/ ./ (/ 3/ )/ 对于/ 具有/ 剪薄/ 衬底/ 的/ 器件/ 层/ ,/ 降低/ h2/ 尽管/ 可以/ 提高/ 3D/ 互连/ 的/ 性能/ ,/ 但/ 也/ 导致/ 了/ 器件/ 层内/ 导热/ 能力/ 的/ 降低/ ,/ 扩大/ 了/ 器件/ 层内/ 温度/ 分布/ 的/ 最大/ 温度差/ ./ 如图/ 5/ 所示/ ,/ 与/ 形式化/ Ti/ ,/ block/ 所/ 需/ 的/ 平面/ 离散/ 相比/ ,/ 对/ 每个/ 器件/ 层/ 导热/ TSV/ 的/ 温度/ 进行/ 形式化/ 则/ 需要/ 进行/ 3D/ 离散/ 处理/ ,/ 其中/ 采用/ 边长/ 为/ h3/ 的/ 正/ 方块/ 质元/ 、/ 对/ 厚度/ 为/ h3/ 的/ 常规/ 衬底/ 进行/ 离散/ 化/ ,/ 每个/ 质元/ 的/ 热阻/ r1/ =/ h3/ // kSi/ ,/ 并设/ 导热/ 层/ 、/ 散热片/ 及/ 风扇/ 的/ 等效/ 热阻/ 为/ r0/ ./ 对于/ i/ >/ 1/ 的/ 器件/ 层/ ,/ 取/ ri/ 为/ 厚度/ 为/ h1/ 的/ 第/ i/ 个/ 器件/ 层/ 与/ 第/ i/ +/ 1/ 个/ 器件/ 层/ 剪/ 薄/ 衬底/ 的/ 等效/ 热阻/ ,/ 如果/ 不/ 考虑/ 剪薄/ 衬底/ 中/ 导热/ 通路/ 的/ 侧面/ 扩展/ 效应/ ,/ 可/ 直接/ 采用/ 下/ 式/ 计算/ ri/ 式/ 中/ Adie/ 和/ ATSV/ 分别/ 为/ 器件/ 层/ 与/ 3D/ 垂直/ 布线/ 通道/ 的/ 面积/ ./ 在/ 本文/ 研究/ 中/ ,/ 我们/ 假设/ 所有/ TSV/ 均/ 作为/ 导热/ TSV/ ,/ 采用/ 铜/ 材料/ 制作/ 导热/ TSV/ ,/ 式/ 中/ kCu/ 是/ 铜/ 材料/ 的/ 导热/ 率/ ./ 基于/ 图/ 5/ 所示/ 的/ 3D/ 离散/ 化/ 处理/ ,/ 可以/ 将/ 第/ i/ 个/ 器件/ 层/ 的/ 导热/ TSV/ 温度/ Ti/ ,/ TSV/ 形式化/ 为/ Ti/ ,/ TSV/ =/ Ta/ +/ r0/ +/ r/ (/ )/ 1/ ∑/ M/ 式/ 中/ M/ 为/ 3D/ 垂直/ 散热/ 芯片/ 所/ 叠加/ 的/ 器件/ 层数/ ,/ Ta/ 为/ 环境温度/ ./ 将/ Ti/ ,/ block/ 和/ Ti/ ,/ TSV/ 进行/ 相加/ 可以/ 获得/ 第/ i/ 个/ 器件/ 层/ 的/ 最高/ 衬底/ 温度/ TiTi/ =/ Ti/ ,/ TSV/ +/ Ti/ ,/ block/ =/ Ta/ +/ r0/ +/ r/ (/ )/ 1/ ∑/ M/ 将/ TM/ 作为/ 3D/ 垂直/ 散热/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ ,/ 则/ 可以/ 获得/ 下式/ Page6/ 其中/ 式/ 中/ T2Dchip/ 是/ 2D/ 等效/ 衬底/ 温度/ ,/ 即/ 对/ 所有/ 器件/ 层/ 功耗/ 密度/ 进行/ 累加/ 后/ ,/ 将/ 其/ 总和/ 加/ 到/ 第一/ 器件/ 层/ 所产图/ 5/ 多/ 器件/ 层/ 3D/ 垂直/ 散热/ 集成/ 芯片/ 的/ 静态/ 热/ 分析模型/ Tchip/ =/ TM/ ,/ TSV/ +/ TM/ ,/ block/ 基于/ 表/ 2/ 所/ 给出/ 的/ 3D/ 垂直/ 集成/ 工艺/ 与/ 设计/ 参数/ ,/ 本文/ 采用/ 经典/ 的/ 连续/ 过/ 松弛/ (/ SOR/ )/ 算法/ [/ 17/ ]/ 来/ 验证/ 以上/ 的/ 解析/ 分析模型/ ./ 首先/ ,/ 计算/ 出/ Lblock/ =/ 1.0/ -/ ATSVA/ (/ )/ die/ 接着/ 可以/ 计算/ 出/ r1/ =/ h3/ // kSi/ =/ 0.05/ cm2/ ·/ K/ // W/ ,/ 并/ 采用/ 式/ (/ 4/ )/ 计算/ 出/ ri/ =/ 0.205/ cm2/ ·/ K/ // W/ ,/ 采用/ 式/ (/ 5/ )/ 计算/ 出/ 第/ i/ 个/ 器件/ 层/ 的/ 导热/ TSV/ 温度/ Ti/ ,/ TSVTi/ ,/ TSV/ =/ 45/ +/ 0.209/ ×/ (/ 10/ +/ 5/ ×/ M/ )/ +/ 基于/ 式/ (/ 7/ )/ 、/ (/ 10/ )/ 、/ (/ 11/ )/ 可以/ 计算/ 出/ 3D/ 垂直/ 集成/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ :/ 生/ 的/ 最高/ 衬底/ 温度/ ;/ T3D/ 带来/ 的/ 温度/ 增量/ ./ 按照/ 式/ (/ 8/ )/ 和/ (/ 9/ )/ ,/ 当/ 3D/ 所/ 叠加/ 的/ 器件/ 层数/ M/ 增加/ 时/ ,/ T2D/ 呈现出/ 二次方/ 增加/ ,/ 即/ 3D/ 垂直/ 集成/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ 是/ 关于/ 其所/ 叠加/ 器件/ 层数/ M/ 的/ 二次/ 多/ 形式/ 函数/ ./ 因此/ ,/ 3D/ 垂直/ 集成/ 芯片/ 存在/ 一个/ 致命/ 的/ 技术/ 缺陷/ ,/ 即/ 无法/ 实现/ 热/ 扩展/ ,/ 在/ 限定/ 最高/ 工作温度/ 的/ 前提/ 下/ ,/ 3D/ 垂直/ 集成/ 技术/ 难以/ 叠加/ 更/ 多/ 的/ 器件/ 层/ ,/ 无法/ 实现/ 大规模/ 的/ 片/ 上/ 并行计算/ ./ =/ 45/ +/ 1.045/ (/ 2/ +/ M/ )/ +/ =/ 49.75/ +/ 1.045/ (/ 2/ +/ M/ )/ +/ 0.5125/ M/ (/ M/ -/ 1/ )/ =/ 51.84/ +/ 0.5325/ M/ +/ 0.5125/ M2/ (/ 12/ )/ 对于/ 集成/ 不同/ 器件/ 层数/ M/ 的/ 3D/ 垂直/ 散热/ 芯片/ ,/ 采用/ 式/ (/ 12/ )/ 可以/ 直接/ 计算/ 出/ 最高/ 衬底/ 温度/ Tchip/ ./ 为了/ 对/ 叠加/ 2/ ~/ 10/ 层/ 的/ 3D/ 垂直/ 集成/ 芯片/ 进行/ 设计/ ,/ 本文/ 根据/ 文献/ [/ 8/ ,/ 14/ ,/ 16/ ]/ 设定/ 相关/ 参数/ ,/ 列于/ 表/ 1/ 中/ ./ 其中/ 与/ 散热片/ 接触/ 的/ 第一/ 器件/ 层/ 功耗/ 密度/ P1/ 为/ 15W/ // cm2/ ,/ 其它/ 器件/ 层/ 的/ 功耗/ 密度/ 均/ 为/ 5W/ // cm2/ ,/ 器件/ 层/ 厚度/ h1/ 取为/ 5/ μ/ m/ ,/ 剪薄/ 硅/ 衬底/ 厚度/ h2/ 取为/ 50/ μ/ m/ ,/ 常规/ 硅/ 衬底/ 厚度/ h3/ 取为/ 500/ μ/ m/ ,/ 器件/ 层/ 正方形/ 内核/ 面积/ Adie/ 为/ 1.0/ cm2/ ,/ 边长/ Ddie/ 为/ 1.0/ cm/ ,/ 器件/ 层/ 3D/ 互连/ 通道/ 面积/ ATSV/ 为/ 0.025/ cm2/ ,/ 器件/ 层/ 拥有/ Nblock/ =/ 5/ 个/ 功能模块/ ,/ 环境温度/ Ta/ 为/ 45/ ./ 将/ 采用/ 本文/ 模型/ 计算/ 出/ 的/ Tchip/ 数据/ 与/ SOR/ 模/ Page7/ 拟/ 算法/ 求解/ 的/ 数据/ 列在表/ 2/ 中/ ./ 从表中/ 数据/ 可以/ 看出/ ,/ 随着/ 3D/ 垂直/ 散热/ 芯片/ 所/ 集成/ 器件/ 层数/ M/ 的/ 增加/ ,/ Tchip/ 快速/ 增加/ ,/ 呈现出/ 二次曲线/ 性质/ ,/ 这/ 表明/ 3D/ 垂直/ 集成/ 技术/ 无法/ 进行/ 热/ 扩展/ ,/ 存在/ 着/ 致命/ 的/ 热/ 性能/ 缺陷/ ;/ 同时/ ,/ 与/ 采用/ SOR/ 算法/ 模拟出/ 的/ 精确/ 值/ 相比/ ,/ 本文/ 解析/ 模型/ 所/ 计算/ Tchip/ 的/ 最大/ 误差/ 小于/ 1.7/ %/ ,/ 这/ 表明/ 本文/ 模型/ 足够/ 精确/ ./ 因此/ ,/ 本文/ 模型/ 可以/ 直接/ 用来/ 计算/ 集成/ M/ 个/ 器件/ 层/ 的/ 3D/ 垂直/ 集成/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ ,/ 分析/ 3D/ 垂直/ 集成/ 设计/ 的/ 热/ 性能/ ./ 表/ 1/ 用于/ 3D/ 垂直/ 集成/ 芯片/ 热/ 设计/ 的/ 全部/ 工艺/ 与/ 设计/ 参数/ [/ 8/ ,/ 14/ ,/ 16/ ]/ 参数/ kCu4/ ./ 00W/ // (/ cm/ ·/ K/ )/ r00/ ./ 159cm2K/ // WkSi1/ ./ 00W/ // (/ cm/ ·/ K/ )/ M2/ ~/ 10kSiO20/ ./ 014W/ // (/ cm/ ·/ K/ )/ Nblockkair0/ ./ 0003W/ // (/ cm/ ·/ K/ )/ Adie1/ ./ 00cm2h1h2h3Ta/ 表/ 2/ 关于/ 3D/ 垂直/ 集成/ 芯片/ 犜/ chip/ 的/ 算法/ 比较/ MSOR/ 解析/ 模型/ 误差/ // %/ 255.35358/ ./ 84463.19568/ ./ 41674.51781/ ./ 47889.29997/ ./ 9910107.56108/ ./ 4243D/ 并行/ 散热/ 集成/ 方法/ 及其/ 热/ 分析模型/ 4.1/ 多/ 器件/ 层/ 3D/ 并行/ 散热/ 集成/ 方法/ 由于/ 3D/ 垂直/ 集成/ 技术/ 无法/ 解决/ 热/ 扩展性/ 问题/ ,/ 现有/ 的/ 3D/ 垂直/ 集成/ 技术/ 难以/ 在/ 3D/ 芯片/ 中/ 集成/ 众多/ 的/ 器件/ 层/ ./ 但/ IC/ 工业/ 确实/ 需要/ 集成/ 更/ 多/ 的/ 器件/ 层来/ 实现/ 片上/ 大规模/ 并行计算/ [/ 6/ ,/ 14/ ]/ ./ 为了/ 克服/ 3D/ 垂直/ 集成/ 技术/ 难以/ 进行/ 热/ 扩展/ 的/ 缺陷/ ,/ 本文/ 提出/ 了/ 一种/ 全新/ 的/ 多/ 器件/ 层/ 3D/ 并行/ 散热/ 集成/ 技术/ ,/ 即将/ 器件/ 层/ 做成/ 长条形/ 内核/ ,/ 长/ 边/ 垂直于/ 散热/ 通道/ 方向/ ,/ 短边/ 平行/ 于/ 散热/ 通道/ 方向/ ,/ 具体/ 如图/ 6/ 所示/ ./ 按照/ 3D/ 集成/ 工艺/ [/ 3/ ]/ ,/ 多/ 器件/ 层/ 3D/ 并行/ 散热/ 集成/ 技术/ 的/ 制造/ 工艺流程/ 是/ :/ (/ 1/ )/ 制造/ 无疵/ 内核/ (/ KGD/ )/ ,/ 先/ 在/ 晶圆/ (/ Wafer/ )/ 上/ 制造/ 内核/ ,/ 再/ 采用/ 磨平/ 工艺/ 以/ 获得/ 常规/ 厚度/ 的/ 衬底/ ,/ 然后/ 进行/ 切割/ 、/ 测试/ ,/ 最后/ 获得/ 形状/ 划一/ 的/ 无疵/ 内核/ ./ (/ 2/ )/ 将/ 无疵/ 内核/ 逐片/ 进行/ 粘接/ ,/ 粘接/ 前/ 必须/ 采用/ 高精度/ 的/ 对准/ 定位/ ,/ 以/ 保证/ 信号/ TSV/ 的/ 连通/ ./ (/ 3/ )/ 将/ 粘接/ 完毕/ 的/ 3D/ 芯片/ 固定/ 在/ 封装/ 基底/ 上/ ,/ 获得/ 一颗/ 3D/ 芯片/ ./ 封装/ 基底/ 与/ 散热片/ 位于/ 3D/ 芯片/ 内核/ 的/ 两侧/ ,/ 图/ 6/ 中/ 只/ 画出/ 散热片/ ,/ 而/ 没有/ 画出/ 封装/ 基底/ ./ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 两个/ 重要/ 的/ 优点/ 来/ 保证/ 它/ 的/ 热/ 扩展性/ :/ (/ 1/ )/ 图中/ 所有/ 器件/ 层均/ 具有/ 常规/ 厚度/ 的/ 硅/ 衬底/ ,/ 由于/ 硅/ 材料/ 是/ 一种/ 很/ 好/ 的/ 导热/ 材料/ ,/ 每个/ 器件/ 层均/ 可以/ 通过/ 它/ 自己/ 的/ 硅/ 衬底/ 将/ 它/ 产生/ 的/ 热量/ 传导/ 到/ 散热片/ ,/ 所以/ 每个/ 器件/ 层/ 都/ 拥有/ 自己/ 独立/ 的/ 散热/ 通道/ ,/ 因此/ 本文/ 提出/ 的/ 3D/ 集成/ 方法/ 具有/ 并行/ 散热/ 能力/ ./ (/ 2/ )/ 对于/ 3D/ 并行/ 散热/ 集成/ 芯片/ ,/ 由于/ 它/ 与/ 散热片/ 之间/ 的/ 接触/ 面积/ 正比/ 于/ 器件/ 层数/ ,/ 所以/ 当/ 它/ 集成/ 更/ 多/ 的/ 器件/ 层时/ ,/ 它/ 与/ 散热片/ 之间/ 的/ 接触/ 面积/ 也/ 同比/ 增大/ ,/ 加大/ 热对流/ 的/ 能力/ ./ 与此相反/ ,/ 当所/ 集成/ 的/ 器件/ 层数/ 增加/ 时/ ,/ 3D/ 垂直/ 集成/ 芯片/ 与/ 散热片/ 的/ 接触/ 面积/ 却/ 没有/ 增加/ ./ 受惠/ 于/ 以上/ 两个/ 优点/ ,/ 当/ 集成/ 的/ 器件/ 层数/ 增加/ 时/ ,/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 衬底/ 温度/ 才/ 能够/ 保持/ 不变/ ./ 同时/ 如图/ 6/ 所示/ ,/ 3D/ 并行/ 散热/ 集成/ 方法/ 不/ 需要/ 导热/ TSV/ ,/ 不会/ 产生/ TSV/ 和/ 芯片/ 面积/ 的/ 额外/ 开销/ ./ 在/ 3D/ 并行/ 散热/ 集成/ 方法/ 中/ ,/ 每个/ 器件/ 层均/ 为/ 具有/ 常规/ 厚度/ 硅/ 衬底/ 的/ 无疵/ 内核/ (/ KGD/ )/ ,/ 通过/ 适当/ 封装/ 来/ 制造/ 3D/ 并行/ 散热/ 集成/ 芯片/ ./ 由于/ 每个/ 无疵/ 内核/ 的/ 面积/ 较/ 小/ ,/ 所以/ 无疵/ 内核/ 制造/ 的/ 良品率/ 很/ 高/ ,/ 进而/ 保证/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 高/ 良品率/ ./ 图/ 6/ 多/ 器件/ 层/ 3D/ 并行/ 散热/ 集成/ 技术/ 的/ 装配/ 及/ 为了/ 控制/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ ,/ 应当/ 适当/ 降低/ 器件/ 层/ 高度/ H/ 的/ 取值/ ./ 本/ 部分/ 下面/ 内容/ 将/ 推导/ 二者之间/ 的/ 关系/ ./ 4.2/ 用于/ 3D/ 并行/ 散热/ 芯片/ 热/ 分析/ 的/ 离散/ 化/ 模型/ 在/ 3D/ 芯片/ 并行/ 散热器/ 件/ 层/ 的/ 分布式/ 热/ 分析模型/ 化中/ ,/ 本文/ 按/ 如下/ 步骤/ 进行/ 离散/ 化/ :/ Page8/ (/ 1/ )/ 设/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 所有/ 器件/ 层/ 具有/ 相同/ 功耗/ PD/ ,/ 也/ 具有/ 相同/ 的/ 面积/ 与/ 尺寸/ 规格/ ,/ 其/ 面积/ AD/ =/ H/ ×/ L/ ,/ 则/ 器件/ 层/ 的/ 功耗/ 密度/ 为/ Pd/ =/ PD/ // AD/ =/ PD/ // (/ H/ ×/ L/ )/ ./ (/ 2/ )/ 以/ 常规/ 衬底/ 厚度/ h3/ 为/ 单位/ 将/ 器件/ 层/ 高度/ H/ 均匀/ 细分/ 为/ K/ 个/ 热量/ 单元/ ,/ 其/ 计算公式/ 如下/ 中轴线/ 上/ 的/ 标准/ 热阻/ 为/ rd/ ,/ 可以/ 用下式/ 表示/ (/ 3/ )/ 第/ i/ 个/ 热量/ 单元/ 的/ 功耗/ 密度/ Pd/ 分别/ 通过/ 水平/ 热阻/ 传到/ 衬底/ 的/ 散热/ 通道/ (/ 中轴线/ )/ 上/ ,/ 由于/ 从/ 器件/ 层到/ 中轴线/ 的/ 距离/ 为/ 0.5/ h3/ ,/ 所以/ 水平/ 热阻/ 为/ 0.5/ rd/ ./ (/ 4/ )/ 第/ i/ 个/ 热量/ 单元/ 的/ 功耗/ 密度/ Pd/ 传到/ 中轴线/ 后/ ,/ 汇合/ 从/ 上面/ 传来/ 的/ (/ i/ -/ 1/ )/ ×/ Pd/ 功耗/ 密度/ ,/ 向下/ 传/ 的/ 功耗/ 密度/ 为/ i/ ×/ Pd/ ./ (/ 5/ )/ 中轴线/ 上/ 的/ 热量/ 沿/ 中轴线/ 向/ 散热片/ 传导/ ,/ 标准/ 热阻/ 为/ rd/ ,/ 由于/ 从/ 散热片/ 接触面/ 到/ 第/ 1/ 个/ 温度/ 节点/ 的/ 距离/ 为/ 0.5/ h3/ ,/ 所以/ 与/ 散热片/ 热阻/ r0/ 相连/ 的/ 热阻/ 为/ 0.5/ rd/ ./ (/ 6/ )/ 导热/ 层/ 与/ 内核/ 接触面/ 处/ 的/ 功耗/ 密度/ 为/ (/ 7/ )/ 风扇/ 、/ 散热片/ 、/ 导热/ 层/ 的/ 等效/ 热阻/ 为/ r0/ ./ (/ 8/ )/ 由于/ 各/ 器件/ 层/ 拥有/ 各自/ 独立/ 的/ 散热/ 通道/ ,/ 所/ K/ ×/ Pd/ ./ 图/ 73D/ 并行/ 散热/ 集成/ 芯片/ 的/ 分布式/ 热/ 分析模型/ 为了/ 验证/ 以上/ 所/ 推导/ 的/ 3D/ 并行/ 散热/ 集成/ 芯片/ 热/ 分析/ 的/ 解析/ 模型/ ,/ 本文/ 分别/ 采用/ 经典/ 的/ SOR/ 求解/ 方法/ [/ 17/ ]/ 和/ 本文/ 的/ 解析/ 模型/ 分别/ 求解/ Tchip/ ,/ 其中/ 器件/ 以/ 每个/ 器件/ 层/ 的/ 散热/ 通路/ 相互/ 独立/ ./ 4.33/ D/ 并行/ 散热/ 集成/ 技术/ 热/ 分析/ 的/ 解析/ 模型/ 如图/ 7/ 所示/ ,/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ 与/ 器件/ 层数/ M/ 无关/ ,/ 只/ 与/ 器件/ 层/ 的/ 功耗/ 密度/ 、/ 尺寸/ 规格/ 有关/ ,/ 所以/ 3D/ 并行/ 散热/ 集成/ 技术/ 具有/ 热/ 可扩展性/ ./ 根据/ 图/ 7/ 所示/ 的/ 模型/ 化/ 结果/ ,/ 可以/ 计算/ 出/ Tchip/ :/ Tchip/ =/ Ta/ +/ 0.5/ rd/ ×/ Pd/ +/ ∑/ K/ -/ 10.5/ rd/ +/ r/ (/ )/ 0/ ×/ K/ ×/ Pd/ =/ Ta/ +/ 0.5/ K2/ +/ (/ )/ 1/ ×/ rd/ ×/ Pd/ +/ r0/ ×/ K/ ×/ Pd/ 按照/ 表/ 1/ 中/ 的/ 参数/ ,/ 可以/ 获得/ rd/ =/ 0.05/ cm2/ ·/ K/ // W/ 和/ r0/ =/ 0.159/ cm2/ ·/ K/ // W/ ,/ 进而/ 将式/ (/ 15/ )/ 改写/ 为/ Tchip/ =/ Ta/ +/ 0.5/ K2/ +/ (/ )/ 10.05/ Pd/ +/ K/ ×/ 0.159/ Pd/ 从式/ (/ 16/ )/ 可以/ 获得/ 关于/ 3D/ 并行/ 散热/ 集成/ 方法/ 的/ 如下/ 结论/ :/ (/ 1/ )/ Tchip/ 和/ 器件/ 层数/ M/ 无关/ ,/ 即/ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 明显/ 的/ 热/ 可扩展性/ ./ (/ 2/ )/ Tchip/ 正比/ 于/ 器件/ 层/ 功耗/ 密度/ Pd/ ./ (/ 3/ )/ Tchip/ 正比/ 于/ K/ 的/ 平方/ ,/ 由于/ K/ =/ H/ // h3/ ,/ 所以/ 随着/ 器件/ 层/ 高度/ H/ 的/ 增加/ ,/ Tchip/ 会/ 呈现出/ 平方/ 量/ 的/ 增加/ ./ 因此/ ,/ 可以/ 通过/ 调低/ Pd/ 和/ H/ 的/ 值/ ,/ 来/ 达到/ 降低/ Tchip/ 的/ 目的/ ./ 对于/ 条状/ 的/ 器件/ 层/ ,/ 它/ 的/ 高度/ 较/ 小/ ,/ 因此/ 可以/ 保证/ 较/ 低/ 的/ Tchip/ ./ =/ Ta/ +/ 0.025/ +/ 0.159/ K/ +/ 0.025/ K/ 层/ 功耗/ 密度/ Pd/ 取为/ 10W/ // cm2/ ./ 在/ SOR/ 求解/ 方法/ 中/ ,/ 为了/ 保证/ SOR/ 求解/ 的/ 精确性/ ,/ 采用/ 边长/ 为/ 50/ μ/ m/ (/ 而/ 不是/ 500/ μ/ m/ 的/ h3/ )/ 的/ 正/ 方块/ 对/ 3D/ 并行/ 散热/ 集/ Page9/ 成/ 芯片/ 进行/ 离散/ 化/ ./ 对应/ 于/ 不同/ 的/ K/ 取值/ ,/ 所有/ Tchip/ 的/ 求解/ 值/ (/ 单位/ 为/ )/ 被/ 列于/ 表/ 3/ 中/ ./ 如表/ 3/ 所示/ ,/ 随着/ K/ 取值/ 的/ 不断/ 增加/ ,/ Tchip/ 也/ 快速/ 增加/ ,/ 并/ 呈现出/ 二次曲线/ 的/ 变化规律/ ,/ 表明/ Tchip/ 与/ K/ (/ 和/ H/ )/ 之间/ 存在/ 二次/ 多项式/ 函数/ 的/ 关系/ ./ 同时/ ,/ 与/ SOR/ 算法/ 相比/ ,/ 本文/ 的/ 解析/ 模型/ 非常/ 精确/ ,/ 其/ 最大/ 误差/ 小于/ 0.17/ %/ ,/ 因此/ 本文/ 的/ 解析/ 模型/ 可以/ 用于/ 快速/ 分析/ 3D/ 并行/ 散热/ 集成/ 设计/ 的/ 热/ 性能/ ./ 表/ 3/ 关于/ 3D/ 并行/ 散热/ 集成/ 芯片/ 最高/ 衬底/ 温度/ 犜/ chip/ 的/ 方法/ 比较/ K/ =/ H/ // h3SOR/ 解析/ 方法/ 误差/ // %/ 23456789105/ 千核/ SOC/ 的/ 3D/ 集成/ 热/ 设计/ 对于/ 目前/ 采用/ 45nm/ 生产/ 的/ Xeon7400/ 系列/ 处理器/ [/ 18/ ]/ ,/ 其/ 内核/ 面积/ 为/ 1.43/ cm2/ ,/ 最大/ 功耗/ 为/ 130W/ ,/ 包含/ 6/ 个/ 处理器/ 单元/ ./ 按照/ 摩尔定律/ ,/ 在/ 10/ 年内/ IC/ 工艺/ 将/ 提高/ 4/ 代/ ,/ 即/ 45nm/ →/ 32nm/ →/ 22nm/ →/ 15nm/ →/ 10nm/ ,/ 集成度/ 提高/ 16/ 倍/ ,/ 可以/ 在/ 1.43/ cm2/ 面积/ 上/ 集成/ 96/ 个/ 核/ ,/ 单核/ 功耗/ 可以/ 控制/ 在/ 1W/ 左右/ ./ 受困/ 于/ MOS/ 管/ 工艺/ 的/ 量子/ 效应/ ,/ 10nm/ 以后/ 的/ 工艺/ 提升/ 将/ 面临/ 物理/ 极限/ ,/ 难于/ 再/ 对/ 工艺/ 进行/ 提升/ ./ 为了/ 延续/ 摩尔定律/ ,/ 3D/ 集成/ 芯片/ 的/ 层数/ 将/ 不断/ 增加/ ,/ 以/ 保持/ 芯片/ 集成度/ 的/ 不断/ 提升/ ,/ 如何/ 对千核/ SOC/ 进行/ 3D/ 集成/ 就/ 成为/ 一个/ 有/ 意义/ 的/ 研究/ 问题/ [/ 10/ -/ 14/ ]/ ./ 在/ 千核/ SOC/ 的/ 3D/ 集成/ 中/ ,/ 我们/ 可以/ 假设/ 芯片/ 采用/ 10nm/ 工艺/ ,/ 单核/ 面积/ 为/ 0.01/ cm2/ (/ 即/ 1mm2/ )/ ,/ 单核/ 功耗/ 为/ 0.2/ W/ (/ 采用/ 超/ 低功耗/ 设计/ )/ ,/ 从/ 理论/ 上/ 对千核/ SOC/ 的/ 3D/ 集成/ 进行/ 散热/ 设计/ ,/ 尽管/ 10nm/ 工艺/ 在/ 今天/ 看来/ 还是/ 不可/ 想象/ 的/ ./ 按照/ 以上/ 假设/ ,/ 千核/ SOC/ 的/ 内核/ 面积/ 为/ 10cm2/ ,/ 功耗/ 为/ 200W/ ./ 如果/ 还/ 采用/ 传统/ 的/ 2D/ 芯片/ 进行/ 设计/ ,/ 按照/ 式/ (/ 1/ )/ 与/ 式/ (/ 2/ )/ 可以/ 计算/ 它/ 的/ 最高/ 衬底/ 温度/ 为/ 49.38/ ,/ 远/ 小于/ 热/ 设计/ 的/ 70/ 温度/ 限/ ,/ 但/ 它/ 的/ 10cm2/ 内核/ 面积/ 却会/ 造成/ 良品率/ 奇低/ 的/ 后果/ ,/ 所以/ 传统/ 的/ 2D/ 芯片/ 设计方案/ 不/ 可取/ ./ 下面/ 我们/ 将/ 分别/ 采用/ 3D/ 垂直/ 集成/ 技术/ 和/ 3D/ 并行/ 散热/ 集成/ 技术/ 、/ 对千核/ SOC/ 的/ 3D/ 集成/ 热/ 设计/ 问题/ 进行/ 研究/ ,/ 研究/ 焦点/ 集中/ 于/ 芯片/ 的/ 最高/ 衬底/ 温度/ Tchip/ ./ 5.1/ 现行/ 的/ 3D/ 垂直/ 集成/ 方案/ 在/ 3D/ 垂直/ 集成/ 设计/ 中/ ,/ 设/ 与/ 散热片/ 接触/ 的/ 第一/ 器件/ 层/ 功耗/ 密度/ 为/ P1/ ,/ 其它/ 器件/ 层/ 的/ 功耗/ 密度/ 为/ Pi/ ,/ P1/ =/ 3Pi/ ./ 本文/ 使用/ 第/ 2/ 节所/ 给出/ 的/ 解析/ 模型/ 计算/ 所有/ 3D/ 垂直/ 集成/ 设计方案/ 的/ 最高/ 衬底/ 温度/ Tchip/ ./ 对应/ 于/ 2/ ~/ 5/ 个/ 器件/ 层/ 的/ 3D/ 垂直/ 集成/ 设计方案/ 的/ 热/ 设计/ 参数/ 都/ 列/ 在/ 表/ 4/ 中/ ./ 随着/ 3D/ 芯片/ 所/ 集成/ 器件/ 层数/ M/ 的/ 增加/ ,/ 可以/ 看出/ 每个/ 器件/ 层/ 面积/ Adie/ 不断/ 减少/ ,/ 意味着/ 3D/ 芯片/ 与/ 散热片/ 的/ 接触/ 面积/ 也/ 在/ 不断/ 减少/ ,/ 同时/ P1/ 和/ Pi/ 也/ 有/ 少量/ 增加/ ,/ 但/ 二者之间/ 的/ 比例/ 保持/ 不变/ ,/ 但/ 3D/ 垂直/ 集成/ 芯片/ 的/ Tchip/ 却/ 在/ 大幅/ 增加/ ./ 只有/ 采用/ 目前/ 常用/ 的/ 双/ 器件/ 层/ 集成/ 方案/ ,/ 才能/ 保证/ Tchip/ =/ 64.91/ ,/ 满足/ Tchip/ </ 70/ 的/ 设计/ 要求/ ,/ 但/ 对于/ 双/ 器件/ 层/ 集成/ 方案/ ,/ 由于/ 每个/ 器件/ 层/ 的/ 内核/ 面积/ 为/ 5.0/ cm2/ ,/ 如此/ 大面积/ 的/ 内核/ 将会/ 显著/ 降低/ 制造/ 的/ 良品率/ ./ 因此/ ,/ 受困/ 于/ 3D/ 垂直/ 集成/ 技术/ 的/ 热/ 不/ 可扩展性/ ,/ 千核/ SOC/ 的/ 3D/ 垂直/ 集成/ 方案/ 在/ 热/ 性能/ 和/ 良品率/ 之间/ 存在/ 难以/ 调和/ 的/ 矛盾/ ./ MAdie/ // cm2P1/ // (/ W/ // cm2/ )/ Pi/ // (/ W/ // cm2/ )/ Tchip/ // 25.0030/ ./ 0010.0064/ ./ 9133.3336/ ./ 0012.0076/ ./ 3242.5040/ ./ 0013.3390/ ./ 7952.0042/ ./ 8614.29108/ ./ 765.23/ D/ 并行/ 散热/ 集成/ 方案/ 对于/ 3D/ 并行/ 散热/ 集成/ 设计/ ,/ 本文/ 采用/ 式/ (/ 16/ )/ 来/ 计算/ 出/ :/ 对应/ 于/ 不同/ Pd/ 和/ K/ 的/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ Tchip/ 值/ ,/ 所有/ 参数/ 列于/ 表/ 5/ 中/ ./ 随着/ K/ =/ H/ // h3/ 的/ 增加/ ,/ Tchip/ 不断/ 增大/ ,/ 必须/ 降低/ K/ 和/ H/ 的/ 值/ ,/ 才能/ 降低/ Tchip/ ./ 在/ 表/ 5/ 中/ ,/ 浅/ 灰色/ 区域/ 所/ 对应/ 的/ 设计方案/ 均/ 能够/ 保证/ Tchip/ </ 70/ 的/ 设计/ 要求/ ./ 对于/ 内核/ 面积/ 为/ 10cm2/ 、/ 功耗/ 为/ 200W/ 的/ 千核/ SOC/ ,/ 假设/ 其/ 功耗/ 密度/ 均匀/ ,/ 则/ Pd/ =/ 20W/ // cm2/ ,/ 当取/ K/ =/ 4/ 时/ ,/ Tchip/ =/ 66.22/ ,/ 满足/ Tchip/ </ 70/ 的/ 设计/ 要求/ ./ 当/ K/ =/ 4/ 时/ ,/ H/ =/ K/ ×/ h3/ =/ 4/ ×/ 500/ μ/ m/ =/ 0.2/ cm/ ./ 为了/ 保证/ 器件/ 层/ 的/ 长/ // 高比/ 合理/ ,/ 本文/ 取/ L/ =/ 2.5/ cm/ ,/ 此时/ 内核/ 的/ 长/ // 高比为/ 12.5/ ,/ 内核/ 面积/ Adie/ =/ 0.5/ cm2/ ,/ 即/ 需要/ 集成/ 20/ 片/ 无疵/ 内核/ 才能/ 获得/ 千核/ SOC/ 的/ 10cm2/ 内核/ 面积/ ./ 此/ 3D/ 并行/ 散热/ 集成/ 芯片/ 与/ 散热片/ 的/ 接触/ 面积/ Ainterface/ =/ M/ ×/ h3/ ×/ L/ =/ 20/ ×/ 0.05/ ×/ 2.5/ =/ 2.5/ cm2/ ,/ 表明/ 3D/ 并行/ 散热/ 集成/ 芯片/ 具有/ 足够/ 大/ 的/ 热对流/ 面积/ ./ 表/ 6/ 列出/ 了/ 采用/ Pd/ =/ 20W/ // cm2/ 和/ K/ =/ 4/ 的/ 3D/ 并行/ 散热/ 集成/ 所/ 对应/ 的/ 所有/ 热/ 设计/ 参数/ ./ Page10/ 表/ 5/ 对应/ 于/ 不同/ 犘/ 犱/ 和/ 犓/ 的/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 犜/ chipK247/ ./ 21549.4351/ ./ 64553.86348/ ./ 63552.2755/ ./ 90559.54450/ ./ 30555.6160/ ./ 91566.22552/ ./ 22559.4566/ ./ 67573.90654/ ./ 39563.7973/ ./ 18582.58756/ ./ 81568.6380/ ./ 44592.26859/ ./ 48573.9788/ ./ 455102.94962/ ./ 40579.8197/ ./ 215114.621065/ ./ 57586.15106/ ./ 725127.30/ 表/ 63D/ 平行/ 散热/ 集成/ 芯片/ 设计方案/ 的/ 热/ 设计/ 参数/ 参数/ Pd20W/ // cm2Adie0/ ./ 5cm2KH0/ ./ 2cmAinterface2/ ./ 5cm2L2/ ./ 5cmTchip66/ ./ 22/ 与/ 现有/ 的/ 3D/ 垂直/ 集成/ 技术/ 相比/ ,/ 本文/ 提出/ 的/ 3D/ 并行/ 散热/ 集成/ 方法/ 显示/ 出/ 如下/ 优点/ :/ (/ 1/ )/ 热/ 扩展性/ ,/ 每个/ 器件/ 层均/ 拥有/ 自己/ 独自/ 的/ 散热/ 通道/ ,/ 并且/ 3D/ 并行/ 散热/ 芯片/ 与/ 散热片/ 之间/ 的/ 接触/ 面积/ 正比/ 于/ 器件/ 层/ 的/ 数目/ M/ ,/ 都/ 保证/ 了/ Tchip/ 不随/ M/ 的/ 增加/ 而/ 增大/ ./ (/ 2/ )/ 无需/ 导热/ TSV/ ,/ 不会/ 带来/ 内核/ 面积/ 与/ TSV/ 的/ 额外/ 开销/ ./ (/ 3/ )/ 高/ 良品率/ ,/ 3D/ 并行/ 散热/ 芯片/ 需要/ 平行/ 叠加/ 很多/ 层/ 的/ 无疵/ 内核/ ,/ 无疵/ 内核/ 较/ 小/ 的/ 内核/ 面积/ 保证/ 它/ 拥有/ 非常/ 高/ 的/ 良品率/ ,/ 进而/ 保证/ 3D/ 并行/ 散热/ 芯片/ 拥有/ 较/ 高/ 的/ 良品率/ ./ 63D/ 并行/ 散热/ 集成/ 技术/ 的/ 应用/ 及其/ 相关/ 技术/ 问题/ 作为/ 一种/ 全新/ 的/ 3D/ 集成/ 技术/ ,/ 3D/ 并行/ 散热/ 集成/ 技术/ 带来/ 了/ 一些/ 新/ 的/ 技术/ 特点/ ,/ 也/ 面临/ 一些/ 额外/ 的/ 技术难题/ ,/ 下面/ 就/ 对/ 几个/ 突出/ 的/ 技术/ 特点/ 与/ 相关/ 问题/ 进行/ 讨论/ ,/ 以/ 进一步/ 说明/ 这项/ 技术/ 的/ 优越性/ 与/ 实用性/ ./ 6.13/ D/ 并行/ 散热/ 集成/ 芯片/ 的/ 并行计算/ 技术/ 有别于/ 现有/ 3D/ 集成/ 中/ 所用/ 的/ 矩形/ 器件/ 层/ ,/ 3D/ 并行/ 散热/ 集成/ 方法/ 使用/ 条形/ KGD/ 上/ 的/ 器件/ 层/ ,/ 采用/ 何种/ 体系结构/ 才能/ 实现/ 系统/ 性能/ 的/ 最大化/ ?/ 下面/ 对/ 这个/ 问题/ 进行/ 论述/ ./ 如图/ 6/ 所示/ ,/ 在/ 千核/ SOC/ 的/ 3D/ 并行/ 散热/ 集成/ 设计/ 中/ ,/ 按照/ 表/ 6/ 的/ 设计/ 参数/ ,/ 20/ 片/ 无疵/ 内核/ (/ KGD/ )/ 器件/ 层上/ 集成/ 1000/ 个/ 处理器/ ,/ 平均/ 每个/ 无疵/ 内核/ 器件/ 层/ 集成/ 50/ 个/ 处理器/ ./ 对于/ 采用/ CPU/ +/ L1Cache/ +/ L2Cache/ +/ L3Cache/ 的/ 多/ 核/ 并行计算/ 技术/ ,/ 在/ 一个/ 矩形/ 器件/ 层上/ ,/ 可以/ 采用/ 如图/ 8/ 所示/ 的/ 布放/ 形式/ 来/ 实行/ 片上/ 并行计算/ ./ KGD/ 上/ 的/ 50/ 个/ 处理器/ 可以/ 分为/ 5/ 组/ ,/ 每组/ 包括/ 10/ 个/ 处理器/ ,/ 每组/ 共享/ 一个/ L3Cache/ ;/ 一个组/ 可以/ 分为/ 2/ 个子/ 组/ ,/ 每个/ 子组/ 包括/ 5/ 个/ 处理器/ ,/ 共享/ 一个/ L2Cache/ ,/ 共享/ 一个/ 3D/ 路由器/ ./ 每个/ 处理器/ 包括/ 一个/ 处理器/ 核心/ (/ 逻辑/ 部分/ )/ 与/ 一个/ 专用/ 的/ L1Cache/ ./ 图/ 850/ 核/ KGD/ 布放/ 版图/ 局部/ 示意/ (/ 未/ 按/ 比例/ 绘制/ )/ 图/ 8/ 所示/ 的/ 布放/ 形式/ 主要/ 追求/ 如下/ 目的/ :/ (/ 1/ )/ 良好/ 的/ 散热/ 性能/ ./ 由于/ 就/ 功耗/ 密度/ 而言/ ,/ 处理器/ 核心/ >/ L1Cache/ >/ L2Cache/ ,/ 所以/ 将/ 三者/ 依次/ 排列/ ,/ 并/ 将/ 散热片/ 置于/ 处理器/ 核心/ 的/ 下侧/ ,/ 利于/ 将/ 热量/ 散出/ ./ (/ 2/ )/ 层次化/ 的/ 储存器/ 架构/ ./ 可以/ 提高/ 命中率/ ,/ 降低/ 数据总线/ 带宽/ ./ (/ 3/ )/ 高性能/ 片上/ 网络/ ./ 20/ 个/ 器件/ 层/ 每层/ 拥有/ 10/ 个/ 3D/ 路由器/ ,/ 可以/ 构成/ 一个/ 20/ ×/ 10/ 的/ 片/ 上/ 网络/ ,/ 每个/ 路由器/ 实现/ 每个/ 子/ 组内/ 5/ 个/ 处理器/ 的/ 数据通信/ ./ 由于/ KGD/ 的/ 厚度/ 小于/ 600/ μ/ m/ ,/ 片上/ 网络/ 在/ 叠片/ 方向/ 具有/ 较/ 小/ 的/ 互连/ 延迟/ ,/ 所以/ 3D/ 并行/ 散热/ 集成/ 方法/ 可以/ 获得/ 一个/ 高性能/ 片上/ 网络/ ./ 6.2/ 高性能/ 的/ 3D/ 并行/ 散热/ 集成/ 技术/ 借鉴/ 现有/ 3D/ 集成/ 技术/ 中/ 大容量/ 缓存/ 与/ 处理器/ 核心/ 分层/ 集成/ 方法/ ,/ 3D/ 并行/ 散热/ 集成/ 芯片/ 可以/ 进一步/ 获得/ 性能/ 的/ 提升/ ./ 尽管/ 采用/ 图/ 8/ 所示/ 的/ 多/ 核/ 布放/ 版图/ 形式/ 可以/ 获得/ 很/ 高/ 的/ 性能/ ,/ 但/ L2Cache/ 到/ L3Cache/ 的/ 距离/ 仍然/ 较/ 远/ ,/ 将/ L3Cache/ 放到/ 另外/ 一个/ 器件/ 层上/ 则/ 可以/ 获得/ 更/ 短/ 的/ 信号/ 延迟/ ,/ 提高/ 缓存/ 带宽/ ,/ 以/ 获得/ 更/ 高/ 的/ 并行计算/ 性能/ [/ 2/ -/ 6/ ]/ ,/ 并/ 已/ 获得/ IC/ 厂商/ 的/ 应用/ [/ 3/ ]/ ./ 由于/ 3D/ 并行/ 散热/ 集成/ 方法/ 的/ 基本/ 部件/ 是/ KGD/ (/ 无疵/ 内核/ )/ ,/ 所以/ 对/ 如图/ 9/ 所示/ 的/ 双/ 器件/ 层/ KGD/ 可以/ 直接/ 进行/ 并行/ 集成/ ./ 在/ 图/ 9/ 中/ ,/ 双/ 器件/ 层/ KGD/ 由/ 脸/ 对/ 脸/ (/ 器件/ 层/ 对/ 器件/ 层/ )/ 的/ 两个/ 器件/ 层/ 构成/ ,/ 其中/ 一个/ 器件/ 层/ 具有/ 常规/ 衬底/ ,/ 用于/ 布放/ 高功耗/ 的/ 处理器/ 核心/ 、/ L1Cache/ 和/ L2Cache/ 、/ 3D/ 路由器/ ,/ 另/ 一个/ 器件/ 层/ 具有/ 剪薄/ 衬底/ ,/ 用于/ 布放/ 低功耗/ 的/ L3Cache/ ./ 由于/ 两个/ 器件/ 层/ 直接/ 通过/ 片内/ 互连/ (/ 而/ 不是/ TSV/ 互连/ )/ 进行/ 通信/ ,/ 并且/ 互连/ 层/ 的/ 厚度/ 非常/ 小/ (/ </ 10/ μ/ m/ )/ ,/ 与/ L2/ 缓存/ 进行/ 通信/ 的/ 总线/ 距离/ 非常/ 短/ ,/ 因此/ 可以/ 获得/ 非常/ Page11/ 大/ 的/ 通信/ 带宽/ ,/ 极大地提高/ 处理器/ 的/ 性能/ ./ 在/ 散热/ 方面/ ,/ 由于/ L3Cache/ 的/ 功耗/ 较/ 低/ ,/ 它/ 自己/ 的/ 剪/ 薄/ 衬底/ 以及/ 相邻/ 的/ 常规/ 衬底/ 可以/ 提供/ 很/ 好/ 的/ 散热/ 条件/ ./ 但/ 对于/ 最/ 左边/ 的/ 那个/ L3Cache/ 器件/ 层/ ,/ 由于/ 无/ 相邻/ 的/ 常规/ 衬底/ ,/ 它/ 自己/ 的/ 剪/ 薄/ 衬底/ 难于/ 进行/ 高效/ 散热/ ,/ 则/ 将/ 剪/ 薄/ 衬底/ 更换/ 为/ 常规/ 衬底/ ,/ 以/ 保证/ 它/ 的/ 热/ 性能/ ./ 图/ 9/ 由/ 脸/ 对/ 脸/ 双/ 器件/ 层/ KGD/ 构成/ 的/ 3D/ 并行/ 6.33/ D/ 并行/ 散热/ 集成/ 技术/ 的/ I/ // O/ 与/ 供电/ 技术/ 现有/ 的/ 3D/ 垂直/ 散热/ 集成/ 芯片/ 与/ 封装/ 基座/ 之间/ 的/ 接触/ 面积/ 是/ 固定/ 的/ ,/ 并/ 不/ 随/ 器件/ 层/ 的/ 增加/ 而/ 增大/ ,/ 因此/ 3D/ 垂直/ 集成/ 芯片/ 的/ I/ // O/ 数目/ 是/ 固定/ 的/ [/ 3/ ,/ 12/ ]/ ./ 相反/ ,/ 对于/ 3D/ 并行/ 散热/ 集成/ 芯片/ 而言/ ,/ 由于/ 随/ 集成/ 器件/ 层数/ 的/ 增加/ ,/ 它/ 与/ 封装/ 基座/ 之间/ 的/ 接触/ 面积/ 同比增加/ ,/ 所以/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ I/ // O/ 数目/ 也/ 同比增加/ ,/ 即/ 3D/ 并行/ 散热/ 集成/ 芯片/ 具有/ I/ // O/ 的/ 可扩展性/ ./ I/ // O/ 可扩展性/ 的/ 优点/ 体现/ 在/ 如下/ 两个/ 方面/ :/ (/ 1/ )/ 更/ 多/ 的/ 片/ 外存储器/ 总线/ 端口/ 及/ 更/ 大/ 的/ 前端/ 总线/ 带宽/ ./ (/ 2/ )/ 更/ 多/ 的/ 电源线/ // 地/ 线/ 网络/ (/ P/ // G/ 网/ )/ 供电/ 管脚/ ,/ 降低/ P/ // G/ 网/ 的/ IR/ 电压/ 降/ ./ 同时/ 与/ 3D/ 垂直/ 散热/ 集成/ 芯片/ 相比/ ,/ 由于/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 器件/ 层/ 是/ 长条形/ ,/ 其/ 高度/ 较/ 小/ (/ B/ / 2mm/ )/ ,/ 所以/ 其/ I/ // O/ 更/ 接近/ 于/ 器件/ 层/ ,/ 其/ I/ // O/ 的/ 性能/ 更好/ ./ 以/ 电源线/ // 地/ 线/ 网络/ (/ P/ // G/ 网/ )/ 供电系统/ 为例/ ,/ 由于/ 每个/ 器件/ 层/ 都/ 有/ 自己/ 的/ P/ // G/ 网/ PAD/ ,/ 所以/ 3D/ 并行/ 散热/ 集成/ 芯片/ 的/ 供电/ I/ // O/ 更/ 多/ ,/ 更/ 容易/ 保证/ 芯片/ 的/ 电源/ 供应/ ./ 7/ 结论/ 用于/ 大规模/ 并行计算/ 的/ 片/ 上/ 系统/ 迫切需要/ 散热/ 性能/ 好/ 的/ 3D/ 集成/ 方案/ ,/ 本文/ 主要/ 针对/ 这个/ 问题/ ,/ 不仅/ 从/ 理论/ 上/ 指出/ 现有/ 3D/ 垂直/ 集成/ 技术/ 面临/ 热/ 扩展性/ 的/ 难题/ ,/ 还/ 提出/ 了/ 多/ 器件/ 层/ 3D/ 并行/ 散热/ 集成/ 方法/ ,/ 并/ 对/ 3D/ 并行/ 散热/ 集成/ 芯片/ 温度/ 分析/ 进行/ 建模/ ,/ 推导/ 出/ 简洁/ 而/ 精确/ 的/ 解析/ 分析/ 公式/ ,/ 从/ 理论/ 上/ 指出/ 本文/ 的/ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 热/ 扩展性/ ./ 本文/ 工作/ 表明/ :/ 采用/ 3D/ 并行/ 散热/ 集成/ 方法/ 可以/ 在/ 保证/ 芯片/ 热/ 性能/ 的/ 前提/ 下/ ,/ 大幅度提高/ 芯片/ 的/ 良品率/ ,/ 并/ 更好/ 地/ 保障/ 器件/ 层/ 的/ 供电/ 和/ 大/ 数据量/ 的/ NoC/ 通信/ ,/ 适用/ 于/ 未来/ 千核/ SOC/ 的/ 3D/ 集成/ ,/ 使/ 摩尔定律/ 能够/ 在/ IC/ 工艺/ 达到/ 物理/ 极限/ 后/ 、/ 还/ 能够/ 延续下去/ ./ 本文/ 仅/ 采用/ 简单/ 的/ 静态/ 热/ 分析模型/ 、/ 来/ 定性/ 地/ 分析/ 了/ 3D/ 垂直/ 集成/ 技术/ 无热/ 扩展性/ 的/ 缺陷/ 和/ 本文/ 的/ 3D/ 并行/ 散热/ 集成/ 方法/ 具有/ 热/ 扩展性/ 的/ 优点/ ./ 但/ 要/ 对/ 采用/ 特定/ 工艺/ 的/ 3D/ 芯片/ 进行/ 定量/ 的/ 热/ 分析/ ,/ 则/ 需要/ 更/ 复杂/ 的/ 瞬态/ 热/ 分析模型/ ./ 3D/ 芯片/ 瞬态/ 热/ 分析/ 的/ 计算/ 复杂度/ 非常/ 巨大/ ,/ 不仅/ 需要/ 低/ 复杂度/ 的/ 高效/ EDA/ 算法/ ,/ 还/ 需要/ 更为/ 强大/ 的/ 计算能力/ ./ 为了/ 对/ 3D/ 芯片/ 进行/ 电热/ 分析/ (/ 包括/ 功耗/ 分析/ 、/ P/ // G/ 网/ 分析/ 与/ 热/ 分析/ )/ 与/ 优化/ ,/ 本/ 课题组/ 已/ 成功/ 研制/ 了/ 基于/ Windows/ 操作系统/ 的/ GPU/ 高性能/ 计算/ 集群/ ,/ 今后/ 将/ 基于/ 该/ 集群/ 、/ 对应/ 用于/ 3D/ 芯片/ 电热/ 分析/ 与/ 优化/ 的/ GPU/ 集群/ 层次/ 式/ 并行算法/ 进行/ 研究/ ,/ 满足/ 3D/ 芯片/ 电热/ 设计/ 的/ 需求/ ./ 致谢/ 清华大学/ 微电子/ 与/ 纳/ 电子学/ 系叶佐昌/ 老师/ 对/ 本文/ 理论/ 工作/ 提出/ 了/ 有益/ 的/ 建议/ ,/ 在/ 此/ 表示感谢/ !/ 

