Timing Analyzer report for programador
Thu Jun  6 17:35:09 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int'
 14. Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int_2'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int'
 17. Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int_2'
 18. Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int_2'
 19. Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int'
 20. Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int'
 21. Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int_2'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int'
 31. Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int'
 34. Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'
 35. Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'
 36. Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int'
 37. Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int'
 38. Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int'
 47. Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int'
 50. Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'
 51. Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'
 52. Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int'
 53. Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int'
 54. Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths Summary
 69. Clock Status Summary
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Unconstrained Input Ports
 73. Unconstrained Output Ports
 74. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; programador                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; controlador:inst|clk_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:inst|clk_int }   ;
; controlador:inst|clk_int_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:inst|clk_int_2 } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 296.65 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 366.7 MHz  ; 366.7 MHz       ; controlador:inst|clk_int_2 ;                                                               ;
; 390.63 MHz ; 390.63 MHz      ; controlador:inst|clk_int   ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.371 ; -11.344       ;
; controlador:inst|clk_int   ; -1.861 ; -20.879       ;
; controlador:inst|clk_int_2 ; -1.727 ; -24.049       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.356 ; 0.000         ;
; controlador:inst|clk_int   ; 0.356 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.357 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -0.929 ; -14.218       ;
; controlador:inst|clk_int   ; -0.716 ; -7.247        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.871 ; 0.000         ;
; controlador:inst|clk_int_2 ; 1.114 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -14.000       ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.371 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.302      ;
; -2.332 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.263      ;
; -2.195 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.126      ;
; -2.106 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.037      ;
; -2.093 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.024      ;
; -2.059 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.063     ; 2.991      ;
; -2.025 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.063     ; 2.957      ;
; -1.811 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.063     ; 2.743      ;
; -1.692 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.623      ;
; -1.428 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.359      ;
; -1.427 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.358      ;
; -1.425 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.356      ;
; -1.389 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.320      ;
; -1.386 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.317      ;
; -1.261 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.192      ;
; -1.256 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.187      ;
; -1.252 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.183      ;
; -1.249 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.180      ;
; -1.147 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.078      ;
; -1.145 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.076      ;
; -1.141 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.072      ;
; -1.068 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.999      ;
; -1.009 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.500        ; 1.991      ; 3.684      ;
; -0.880 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.500        ; 1.991      ; 3.555      ;
; -0.851 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.782      ;
; -0.804 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.736      ;
; -0.770 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.702      ;
; -0.769 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.065     ; 1.699      ;
; -0.746 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.677      ;
; -0.744 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.675      ;
; -0.740 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.671      ;
; -0.722 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.653      ;
; -0.688 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.619      ;
; -0.680 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.611      ;
; -0.623 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.554      ;
; -0.566 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.497      ;
; -0.556 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.488      ;
; -0.487 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.418      ;
; -0.479 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.410      ;
; -0.399 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 1.000        ; 1.991      ; 3.574      ;
; -0.267 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 1.000        ; 1.991      ; 3.442      ;
; -0.253 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.065     ; 1.183      ;
; -0.200 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.065     ; 1.130      ;
; -0.171 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.102      ;
; -0.146 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.065     ; 1.076      ;
; -0.041 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.972      ;
; 0.208  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.723      ;
; 0.272  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.659      ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int'                                                                                                                       ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -1.861 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.758      ;
; -1.861 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.758      ;
; -1.861 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.758      ;
; -1.861 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.758      ;
; -1.861 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.758      ;
; -1.769 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.666      ;
; -1.769 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.666      ;
; -1.769 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.666      ;
; -1.769 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.666      ;
; -1.769 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.666      ;
; -1.762 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.659      ;
; -1.762 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.659      ;
; -1.762 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.659      ;
; -1.762 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.659      ;
; -1.762 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.659      ;
; -1.722 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.619      ;
; -1.722 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.619      ;
; -1.722 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.619      ;
; -1.722 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.619      ;
; -1.722 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.619      ;
; -1.712 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.608      ;
; -1.712 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.608      ;
; -1.712 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.608      ;
; -1.712 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.608      ;
; -1.712 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.608      ;
; -1.642 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.538      ;
; -1.642 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.538      ;
; -1.642 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.538      ;
; -1.642 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.538      ;
; -1.642 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.538      ;
; -1.593 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.490      ;
; -1.593 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.490      ;
; -1.593 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.490      ;
; -1.593 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.490      ;
; -1.593 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.490      ;
; -1.589 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.485      ;
; -1.589 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.485      ;
; -1.589 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.485      ;
; -1.589 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.485      ;
; -1.589 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.485      ;
; -1.560 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.491      ;
; -1.560 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.491      ;
; -1.560 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.491      ;
; -1.560 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.491      ;
; -1.560 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.491      ;
; -1.489 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 2.387      ;
; -1.482 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 2.380      ;
; -1.480 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.376      ;
; -1.480 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.376      ;
; -1.480 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.376      ;
; -1.480 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.376      ;
; -1.480 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.376      ;
; -1.426 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.357      ;
; -1.426 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.357      ;
; -1.426 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.357      ;
; -1.426 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.357      ;
; -1.426 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 2.357      ;
; -1.362 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.259      ;
; -1.356 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.253      ;
; -1.313 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 2.211      ;
; -1.309 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.206      ;
; -1.261 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.158      ;
; -1.214 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.111      ;
; -1.184 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.062     ; 2.117      ;
; -1.184 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.062     ; 2.117      ;
; -1.184 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.062     ; 2.117      ;
; -1.183 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 2.081      ;
; -1.176 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 2.074      ;
; -1.057 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.955      ;
; -1.056 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.953      ;
; -1.051 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.949      ;
; -1.050 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.948      ;
; -1.048 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.946      ;
; -1.047 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.096     ; 1.946      ;
; -1.047 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.096     ; 1.946      ;
; -1.047 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.096     ; 1.946      ;
; -1.044 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.942      ;
; -1.027 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.924      ;
; -1.007 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.905      ;
; -1.004 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.936      ;
; -0.984 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.916      ;
; -0.963 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.893      ;
; -0.940 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.836      ;
; -0.931 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.827      ;
; -0.930 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.827      ;
; -0.927 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 1.857      ;
; -0.925 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.822      ;
; -0.924 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.821      ;
; -0.917 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.814      ;
; -0.916 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.813      ;
; -0.885 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.782      ;
; -0.881 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.779      ;
; -0.877 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.809      ;
; -0.877 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.774      ;
; -0.875 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.773      ;
; -0.872 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.804      ;
; -0.871 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.768      ;
; -0.869 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.767      ;
; -0.820 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.752      ;
; -0.818 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.715      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.727 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.659      ;
; -1.727 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.659      ;
; -1.720 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.652      ;
; -1.720 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.652      ;
; -1.600 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.531      ;
; -1.581 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.513      ;
; -1.581 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.513      ;
; -1.551 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.483      ;
; -1.551 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.483      ;
; -1.547 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.478      ;
; -1.547 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.478      ;
; -1.450 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.381      ;
; -1.438 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.369      ;
; -1.438 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 2.369      ;
; -1.437 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 2.342      ;
; -1.373 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.305      ;
; -1.350 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.282      ;
; -1.349 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.281      ;
; -1.349 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.281      ;
; -1.328 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 2.233      ;
; -1.328 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 2.233      ;
; -1.287 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 2.192      ;
; -1.287 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 2.192      ;
; -1.243 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 2.149      ;
; -1.243 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 2.149      ;
; -1.243 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 2.149      ;
; -1.207 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 2.112      ;
; -1.191 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 2.124      ;
; -1.157 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.089      ;
; -1.122 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.054      ;
; -1.113 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 2.019      ;
; -1.113 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 2.019      ;
; -1.074 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 2.006      ;
; -1.066 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.972      ;
; -1.062 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.994      ;
; -1.059 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.965      ;
; -1.039 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.971      ;
; -1.038 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.943      ;
; -1.038 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.943      ;
; -1.038 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.970      ;
; -1.038 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.970      ;
; -1.033 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.939      ;
; -0.991 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.897      ;
; -0.991 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.897      ;
; -0.991 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.897      ;
; -0.952 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.884      ;
; -0.947 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.879      ;
; -0.940 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.872      ;
; -0.907 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.840      ;
; -0.902 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.835      ;
; -0.902 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.835      ;
; -0.900 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.833      ;
; -0.899 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.832      ;
; -0.880 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.813      ;
; -0.846 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.778      ;
; -0.823 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.729      ;
; -0.818 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.723      ;
; -0.818 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.724      ;
; -0.815 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.720      ;
; -0.813 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.718      ;
; -0.812 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.717      ;
; -0.812 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.717      ;
; -0.811 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.717      ;
; -0.802 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.708      ;
; -0.801 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.707      ;
; -0.763 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.695      ;
; -0.721 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.627      ;
; -0.596 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.529      ;
; -0.591 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.524      ;
; -0.591 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.524      ;
; -0.589 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.522      ;
; -0.588 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 1.521      ;
; -0.553 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.458      ;
; -0.552 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.457      ;
; -0.551 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.457      ;
; -0.548 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.453      ;
; -0.548 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.453      ;
; -0.546 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.451      ;
; -0.423 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.355      ;
; -0.399 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.304      ;
; -0.389 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.321      ;
; -0.240 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.146      ;
; -0.189 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.121      ;
; -0.162 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.094      ;
; -0.137 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.042      ;
; -0.113 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.045      ;
; -0.083 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.015      ;
; -0.082 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.014      ;
; -0.080 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.012      ;
; -0.074 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.006      ;
; -0.066 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 0.999      ;
; -0.046 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 0.978      ;
; -0.019 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 0.951      ;
; 0.001  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 0.931      ;
; 0.007  ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.899      ;
; 0.225  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 0.707      ;
; 0.245  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 0.687      ;
; 0.273  ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.356 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.390 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.574 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.686 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.907      ;
; 0.701 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.922      ;
; 0.709 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.929      ;
; 0.748 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.968      ;
; 0.748 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.000        ; 2.067      ; 3.201      ;
; 0.750 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.970      ;
; 0.823 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.044      ;
; 0.838 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.059      ;
; 0.847 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.068      ;
; 0.850 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.000        ; 2.067      ; 3.303      ;
; 0.865 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.065      ; 1.087      ;
; 0.909 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.130      ;
; 0.919 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.140      ;
; 0.934 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.155      ;
; 0.961 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.182      ;
; 0.970 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.191      ;
; 0.980 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.200      ;
; 1.060 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.281      ;
; 1.069 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.065      ; 1.291      ;
; 1.079 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.065      ; 1.301      ;
; 1.099 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.320      ;
; 1.121 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.342      ;
; 1.144 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.365      ;
; 1.157 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.378      ;
; 1.173 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.394      ;
; 1.182 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.403      ;
; 1.184 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.405      ;
; 1.186 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.407      ;
; 1.249 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.470      ;
; 1.265 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.486      ;
; 1.327 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; -0.500       ; 2.067      ; 3.280      ;
; 1.338 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.559      ;
; 1.381 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.602      ;
; 1.408 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; -0.500       ; 2.067      ; 3.361      ;
; 1.409 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.630      ;
; 1.856 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.077      ;
; 1.992 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.213      ;
; 2.003 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.224      ;
; 2.086 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.307      ;
; 2.141 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.065      ; 2.363      ;
; 2.155 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.376      ;
; 2.287 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.508      ;
; 2.332 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.065      ; 2.554      ;
; 2.342 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.065      ; 2.564      ;
; 2.420 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.641      ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.356 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.580      ;
; 0.372 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.592      ;
; 0.515 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.735      ;
; 0.524 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.791      ;
; 0.546 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.766      ;
; 0.636 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.856      ;
; 0.673 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 0.938      ;
; 0.690 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.910      ;
; 0.692 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 0.914      ;
; 0.696 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 0.961      ;
; 0.700 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.921      ;
; 0.704 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.925      ;
; 0.707 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.927      ;
; 0.716 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.937      ;
; 0.728 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 0.993      ;
; 0.749 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 0.968      ;
; 0.759 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 0.981      ;
; 0.760 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 0.982      ;
; 0.763 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 0.985      ;
; 0.777 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.997      ;
; 0.815 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 1.034      ;
; 0.825 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.091      ;
; 0.838 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.058      ;
; 0.840 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.106      ;
; 0.841 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.108      ;
; 0.848 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.114      ;
; 0.866 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.132      ;
; 0.907 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.127      ;
; 0.914 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.179      ;
; 0.936 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.201      ;
; 0.948 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.213      ;
; 0.948 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.213      ;
; 0.949 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 1.168      ;
; 0.963 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.229      ;
; 0.973 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.193      ;
; 0.982 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.247      ;
; 0.991 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.211      ;
; 1.011 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.278      ;
; 1.016 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 1.235      ;
; 1.076 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.342      ;
; 1.134 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.399      ;
; 1.167 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.387      ;
; 1.171 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.436      ;
; 1.238 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 1.459      ;
; 1.238 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 1.459      ;
; 1.238 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 1.459      ;
; 1.240 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.460      ;
; 1.286 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.552      ;
; 1.301 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 1.520      ;
; 1.301 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.567      ;
; 1.310 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.576      ;
; 1.319 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.539      ;
; 1.336 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.603      ;
; 1.343 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.609      ;
; 1.352 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.618      ;
; 1.354 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.574      ;
; 1.358 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.624      ;
; 1.363 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.630      ;
; 1.367 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.633      ;
; 1.371 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.637      ;
; 1.378 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.645      ;
; 1.389 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.654      ;
; 1.399 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.664      ;
; 1.399 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.665      ;
; 1.408 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.674      ;
; 1.418 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.684      ;
; 1.426 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.691      ;
; 1.433 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.699      ;
; 1.453 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.719      ;
; 1.470 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.736      ;
; 1.476 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.696      ;
; 1.482 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.749      ;
; 1.485 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.751      ;
; 1.485 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.752      ;
; 1.490 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 1.709      ;
; 1.523 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 1.742      ;
; 1.534 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.801      ;
; 1.535 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.802      ;
; 1.537 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.803      ;
; 1.549 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.816      ;
; 1.550 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.817      ;
; 1.564 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.784      ;
; 1.573 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.793      ;
; 1.650 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.919      ;
; 1.650 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.919      ;
; 1.650 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.919      ;
; 1.653 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.920      ;
; 1.654 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.921      ;
; 1.715 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.981      ;
; 1.742 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 2.008      ;
; 1.752 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 2.018      ;
; 1.780 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 2.046      ;
; 1.813 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.089      ; 2.079      ;
; 1.822 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 2.041      ;
; 1.822 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.062      ; 2.041      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.357 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.580      ;
; 0.372 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.592      ;
; 0.392 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.612      ;
; 0.516 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 0.791      ;
; 0.550 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.770      ;
; 0.570 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.790      ;
; 0.572 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.792      ;
; 0.598 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.818      ;
; 0.609 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.829      ;
; 0.610 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.830      ;
; 0.649 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.870      ;
; 0.666 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 0.940      ;
; 0.717 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.937      ;
; 0.722 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 0.997      ;
; 0.725 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 0.945      ;
; 0.740 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 0.959      ;
; 0.810 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.030      ;
; 0.848 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.122      ;
; 0.890 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.110      ;
; 0.963 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.183      ;
; 1.053 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.327      ;
; 1.053 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.327      ;
; 1.054 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.328      ;
; 1.061 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.336      ;
; 1.065 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.339      ;
; 1.069 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.343      ;
; 1.170 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.391      ;
; 1.174 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.395      ;
; 1.174 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.395      ;
; 1.176 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.397      ;
; 1.178 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.399      ;
; 1.207 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.482      ;
; 1.246 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.521      ;
; 1.247 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.521      ;
; 1.247 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.521      ;
; 1.251 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.525      ;
; 1.252 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.526      ;
; 1.253 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.527      ;
; 1.265 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.540      ;
; 1.272 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.547      ;
; 1.286 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.561      ;
; 1.286 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.561      ;
; 1.333 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.552      ;
; 1.351 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.571      ;
; 1.369 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.644      ;
; 1.381 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.601      ;
; 1.394 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.615      ;
; 1.398 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.619      ;
; 1.398 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.619      ;
; 1.399 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.618      ;
; 1.400 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.621      ;
; 1.402 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.623      ;
; 1.403 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.624      ;
; 1.410 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.630      ;
; 1.445 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.720      ;
; 1.445 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.720      ;
; 1.453 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.672      ;
; 1.460 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.679      ;
; 1.463 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.738      ;
; 1.465 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.684      ;
; 1.468 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.743      ;
; 1.470 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.690      ;
; 1.476 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.696      ;
; 1.500 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.720      ;
; 1.526 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.745      ;
; 1.537 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.757      ;
; 1.539 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.759      ;
; 1.560 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.780      ;
; 1.564 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.784      ;
; 1.564 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.784      ;
; 1.575 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.795      ;
; 1.581 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.801      ;
; 1.582 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.802      ;
; 1.586 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.806      ;
; 1.592 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.062      ; 1.811      ;
; 1.595 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.870      ;
; 1.595 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.870      ;
; 1.595 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.870      ;
; 1.605 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.825      ;
; 1.627 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.848      ;
; 1.629 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.903      ;
; 1.636 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.856      ;
; 1.637 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.911      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                             ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.929 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.835      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
; -0.616 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.521      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int'                                                                                                                ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.716 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.096     ; 1.615      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.538 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.436      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
; -0.395 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.097     ; 1.293      ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 0.871 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.138      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.023 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.290      ;
; 1.200 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.092      ; 1.469      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int_2'                                                                                                             ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.114 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.388      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
; 1.434 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.709      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 333.56 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 405.68 MHz ; 405.68 MHz      ; controlador:inst|clk_int_2 ;                                                               ;
; 430.48 MHz ; 430.48 MHz      ; controlador:inst|clk_int   ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.998 ; -8.994        ;
; controlador:inst|clk_int   ; -1.554 ; -16.632       ;
; controlador:inst|clk_int_2 ; -1.465 ; -19.257       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.310 ; 0.000         ;
; controlador:inst|clk_int   ; 0.311 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.311 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -0.727 ; -10.870       ;
; controlador:inst|clk_int   ; -0.526 ; -4.796        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.783 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.999 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -14.000       ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.998 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.936      ;
; -1.970 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.908      ;
; -1.851 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.789      ;
; -1.790 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.728      ;
; -1.756 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.694      ;
; -1.748 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.686      ;
; -1.715 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.653      ;
; -1.526 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.464      ;
; -1.405 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.343      ;
; -1.207 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.145      ;
; -1.158 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.096      ;
; -1.155 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.093      ;
; -1.130 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.068      ;
; -1.127 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.065      ;
; -1.015 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.953      ;
; -1.011 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.949      ;
; -1.008 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.946      ;
; -0.994 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.932      ;
; -0.897 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.835      ;
; -0.896 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.834      ;
; -0.893 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.831      ;
; -0.837 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.500        ; 1.812      ; 3.314      ;
; -0.831 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.769      ;
; -0.681 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.500        ; 1.812      ; 3.158      ;
; -0.642 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.580      ;
; -0.600 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.538      ;
; -0.570 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.508      ;
; -0.567 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.505      ;
; -0.546 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.484      ;
; -0.545 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.483      ;
; -0.542 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.480      ;
; -0.528 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.466      ;
; -0.495 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.433      ;
; -0.489 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.427      ;
; -0.445 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.383      ;
; -0.391 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.329      ;
; -0.378 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.316      ;
; -0.327 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.265      ;
; -0.326 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.264      ;
; -0.306 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 1.000        ; 1.812      ; 3.283      ;
; -0.152 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 1.000        ; 1.812      ; 3.129      ;
; -0.109 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.047      ;
; -0.068 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.006      ;
; -0.042 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.980      ;
; -0.015 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.953      ;
; 0.068  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.870      ;
; 0.289  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.649      ;
; 0.355  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -1.554 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.463      ;
; -1.554 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.463      ;
; -1.554 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.463      ;
; -1.554 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.463      ;
; -1.554 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.463      ;
; -1.513 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.422      ;
; -1.513 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.422      ;
; -1.513 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.422      ;
; -1.513 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.422      ;
; -1.513 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.422      ;
; -1.506 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.415      ;
; -1.506 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.415      ;
; -1.506 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.415      ;
; -1.506 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.415      ;
; -1.506 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.415      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.369      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.369      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.369      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.369      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.369      ;
; -1.454 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.362      ;
; -1.454 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.362      ;
; -1.454 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.362      ;
; -1.454 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.362      ;
; -1.454 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.362      ;
; -1.402 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.310      ;
; -1.402 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.310      ;
; -1.402 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.310      ;
; -1.402 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.310      ;
; -1.402 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.310      ;
; -1.364 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.273      ;
; -1.364 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.273      ;
; -1.364 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.273      ;
; -1.364 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.273      ;
; -1.364 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.273      ;
; -1.332 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.240      ;
; -1.332 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.240      ;
; -1.332 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.240      ;
; -1.332 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.240      ;
; -1.332 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.240      ;
; -1.323 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.261      ;
; -1.323 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.261      ;
; -1.323 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.261      ;
; -1.323 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.261      ;
; -1.323 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.261      ;
; -1.259 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 2.169      ;
; -1.252 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 2.162      ;
; -1.248 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.156      ;
; -1.248 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.156      ;
; -1.248 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.156      ;
; -1.248 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.156      ;
; -1.248 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 2.156      ;
; -1.183 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.121      ;
; -1.183 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.121      ;
; -1.183 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.121      ;
; -1.183 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.121      ;
; -1.183 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.121      ;
; -1.148 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.057      ;
; -1.115 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 2.024      ;
; -1.110 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 2.020      ;
; -1.078 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.987      ;
; -1.042 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.951      ;
; -0.994 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.903      ;
; -0.963 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.873      ;
; -0.956 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 1.897      ;
; -0.956 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 1.897      ;
; -0.956 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 1.897      ;
; -0.956 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.866      ;
; -0.859 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.769      ;
; -0.857 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.767      ;
; -0.852 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.761      ;
; -0.852 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.762      ;
; -0.850 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.760      ;
; -0.841 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.083     ; 1.753      ;
; -0.841 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.083     ; 1.753      ;
; -0.841 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.083     ; 1.753      ;
; -0.830 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.740      ;
; -0.814 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.724      ;
; -0.809 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.718      ;
; -0.783 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.722      ;
; -0.769 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.708      ;
; -0.748 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.657      ;
; -0.747 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.684      ;
; -0.746 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.655      ;
; -0.730 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 1.638      ;
; -0.718 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.627      ;
; -0.718 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.627      ;
; -0.717 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.087     ; 1.625      ;
; -0.712 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.649      ;
; -0.710 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.620      ;
; -0.708 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.618      ;
; -0.705 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.614      ;
; -0.703 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.642      ;
; -0.688 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.597      ;
; -0.678 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.587      ;
; -0.677 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.616      ;
; -0.676 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.585      ;
; -0.664 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.574      ;
; -0.634 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.086     ; 1.543      ;
; -0.633 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.572      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.465 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.404      ;
; -1.465 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.404      ;
; -1.458 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.397      ;
; -1.458 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.397      ;
; -1.354 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.292      ;
; -1.354 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.292      ;
; -1.321 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.260      ;
; -1.321 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.260      ;
; -1.316 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.255      ;
; -1.316 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.255      ;
; -1.284 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.222      ;
; -1.284 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.222      ;
; -1.218 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.156      ;
; -1.218 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.156      ;
; -1.204 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.142      ;
; -1.204 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 2.142      ;
; -1.162 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.076      ;
; -1.101 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.040      ;
; -1.092 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.006      ;
; -1.092 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.006      ;
; -1.073 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.012      ;
; -1.073 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.012      ;
; -1.070 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 2.009      ;
; -1.053 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.967      ;
; -1.053 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.967      ;
; -1.016 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.930      ;
; -1.013 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.928      ;
; -1.013 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.928      ;
; -1.013 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.928      ;
; -0.941 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.881      ;
; -0.909 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.848      ;
; -0.884 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.823      ;
; -0.877 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.792      ;
; -0.871 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.786      ;
; -0.853 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.767      ;
; -0.853 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.767      ;
; -0.847 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.786      ;
; -0.844 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.759      ;
; -0.838 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.777      ;
; -0.836 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.751      ;
; -0.813 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.728      ;
; -0.813 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.728      ;
; -0.813 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.728      ;
; -0.811 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.750      ;
; -0.811 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.750      ;
; -0.807 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.746      ;
; -0.806 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.721      ;
; -0.770 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.709      ;
; -0.740 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.679      ;
; -0.727 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.666      ;
; -0.695 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.635      ;
; -0.686 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.626      ;
; -0.683 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.623      ;
; -0.679 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.619      ;
; -0.677 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.617      ;
; -0.675 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.615      ;
; -0.655 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.570      ;
; -0.653 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.592      ;
; -0.649 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.564      ;
; -0.637 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.552      ;
; -0.636 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.551      ;
; -0.624 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.538      ;
; -0.621 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.535      ;
; -0.616 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.531      ;
; -0.611 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.525      ;
; -0.610 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.524      ;
; -0.610 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.524      ;
; -0.576 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.515      ;
; -0.566 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.481      ;
; -0.419 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.359      ;
; -0.418 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.332      ;
; -0.418 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.332      ;
; -0.416 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.330      ;
; -0.414 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.354      ;
; -0.413 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.327      ;
; -0.413 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.327      ;
; -0.410 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.350      ;
; -0.409 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.349      ;
; -0.409 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.349      ;
; -0.404 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.319      ;
; -0.256 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.195      ;
; -0.251 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.165      ;
; -0.228 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.167      ;
; -0.093 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.008      ;
; -0.051 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.990      ;
; -0.026 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.965      ;
; -0.019 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 0.933      ;
; 0.013  ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.926      ;
; 0.039  ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.900      ;
; 0.040  ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.899      ;
; 0.042  ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.897      ;
; 0.047  ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.892      ;
; 0.056  ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 0.884      ;
; 0.073  ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.866      ;
; 0.097  ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.842      ;
; 0.114  ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 0.801      ;
; 0.116  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.823      ;
; 0.312  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.627      ;
; 0.330  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.609      ;
; 0.356  ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.583      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.310 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.347 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.548      ;
; 0.516 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.624 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.825      ;
; 0.630 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.831      ;
; 0.647 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.848      ;
; 0.673 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.000        ; 1.879      ; 2.906      ;
; 0.677 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.878      ;
; 0.679 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.880      ;
; 0.738 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.939      ;
; 0.748 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.949      ;
; 0.764 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.788 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.000        ; 1.879      ; 3.021      ;
; 0.790 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.991      ;
; 0.817 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.018      ;
; 0.828 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.029      ;
; 0.832 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.033      ;
; 0.862 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.063      ;
; 0.865 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.066      ;
; 0.884 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.085      ;
; 0.949 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.150      ;
; 0.956 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.157      ;
; 0.967 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.168      ;
; 1.005 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.206      ;
; 1.008 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.209      ;
; 1.038 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.239      ;
; 1.044 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.245      ;
; 1.058 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.259      ;
; 1.067 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.268      ;
; 1.069 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.270      ;
; 1.071 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.272      ;
; 1.119 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.320      ;
; 1.137 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.338      ;
; 1.195 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.396      ;
; 1.212 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; -0.500       ; 1.879      ; 2.945      ;
; 1.233 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.434      ;
; 1.278 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.479      ;
; 1.292 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; -0.500       ; 1.879      ; 3.025      ;
; 1.690 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.891      ;
; 1.783 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.984      ;
; 1.813 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.014      ;
; 1.864 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.065      ;
; 1.937 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.138      ;
; 1.949 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.150      ;
; 2.051 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.252      ;
; 2.099 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.300      ;
; 2.110 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.311      ;
; 2.203 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.404      ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.311 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.519      ;
; 0.338 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.538      ;
; 0.465 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.665      ;
; 0.476 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.721      ;
; 0.503 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.703      ;
; 0.573 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.773      ;
; 0.626 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.869      ;
; 0.634 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.834      ;
; 0.642 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.058      ; 0.844      ;
; 0.643 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.843      ;
; 0.645 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.888      ;
; 0.648 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.848      ;
; 0.651 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.851      ;
; 0.660 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.860      ;
; 0.666 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.909      ;
; 0.683 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 0.881      ;
; 0.700 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.058      ; 0.902      ;
; 0.701 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.058      ; 0.903      ;
; 0.703 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.058      ; 0.905      ;
; 0.708 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.908      ;
; 0.741 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 0.939      ;
; 0.752 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 0.996      ;
; 0.767 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.011      ;
; 0.769 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.013      ;
; 0.770 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.970      ;
; 0.770 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.014      ;
; 0.772 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.972      ;
; 0.794 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.038      ;
; 0.821 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.021      ;
; 0.840 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.083      ;
; 0.861 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.104      ;
; 0.861 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.104      ;
; 0.862 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.105      ;
; 0.872 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.070      ;
; 0.880 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.124      ;
; 0.882 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.082      ;
; 0.893 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.093      ;
; 0.896 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.139      ;
; 0.915 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.160      ;
; 0.923 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.121      ;
; 0.979 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.223      ;
; 1.029 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.272      ;
; 1.062 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.305      ;
; 1.076 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.276      ;
; 1.121 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.321      ;
; 1.121 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.321      ;
; 1.121 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.321      ;
; 1.137 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.337      ;
; 1.153 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.397      ;
; 1.170 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.414      ;
; 1.197 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.397      ;
; 1.199 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.397      ;
; 1.200 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.444      ;
; 1.203 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.447      ;
; 1.210 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.455      ;
; 1.221 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.465      ;
; 1.223 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.468      ;
; 1.227 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.472      ;
; 1.230 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.430      ;
; 1.238 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.482      ;
; 1.240 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.484      ;
; 1.248 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.492      ;
; 1.265 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.508      ;
; 1.271 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.514      ;
; 1.271 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.515      ;
; 1.274 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.518      ;
; 1.281 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.525      ;
; 1.291 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.535      ;
; 1.298 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.541      ;
; 1.323 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.567      ;
; 1.331 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.576      ;
; 1.334 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.578      ;
; 1.337 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.581      ;
; 1.337 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.582      ;
; 1.350 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.550      ;
; 1.367 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.612      ;
; 1.367 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.612      ;
; 1.368 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.566      ;
; 1.384 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.629      ;
; 1.384 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.629      ;
; 1.395 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.639      ;
; 1.399 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.597      ;
; 1.420 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.620      ;
; 1.442 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.642      ;
; 1.488 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.733      ;
; 1.488 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.733      ;
; 1.509 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.083      ; 1.756      ;
; 1.509 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.083      ; 1.756      ;
; 1.509 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.083      ; 1.756      ;
; 1.565 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.809      ;
; 1.569 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.813      ;
; 1.602 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.846      ;
; 1.614 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.858      ;
; 1.622 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.867      ;
; 1.631 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.875      ;
; 1.653 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.055      ; 1.852      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.311 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.519      ;
; 0.338 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.538      ;
; 0.356 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.556      ;
; 0.472 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 0.722      ;
; 0.494 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.694      ;
; 0.511 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.711      ;
; 0.513 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.715      ;
; 0.536 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.736      ;
; 0.545 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.745      ;
; 0.547 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.747      ;
; 0.596 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.797      ;
; 0.599 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 0.848      ;
; 0.653 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.853      ;
; 0.659 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 0.909      ;
; 0.663 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.863      ;
; 0.687 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 0.886      ;
; 0.739 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.939      ;
; 0.760 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.009      ;
; 0.815 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.015      ;
; 0.885 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.085      ;
; 0.938 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.187      ;
; 0.938 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.187      ;
; 0.939 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.188      ;
; 0.950 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.200      ;
; 0.954 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.203      ;
; 0.957 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.206      ;
; 1.073 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.323      ;
; 1.077 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.278      ;
; 1.079 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.280      ;
; 1.079 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.280      ;
; 1.083 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.284      ;
; 1.085 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.286      ;
; 1.130 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.380      ;
; 1.131 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.381      ;
; 1.137 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.387      ;
; 1.137 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.387      ;
; 1.139 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.388      ;
; 1.139 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.388      ;
; 1.143 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.393      ;
; 1.149 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.398      ;
; 1.151 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.400      ;
; 1.151 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.400      ;
; 1.198 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.397      ;
; 1.237 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.437      ;
; 1.251 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.501      ;
; 1.255 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.455      ;
; 1.266 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.466      ;
; 1.266 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.465      ;
; 1.277 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.478      ;
; 1.283 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.484      ;
; 1.287 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.488      ;
; 1.287 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.488      ;
; 1.289 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.490      ;
; 1.292 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.493      ;
; 1.311 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.510      ;
; 1.317 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.567      ;
; 1.317 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.567      ;
; 1.319 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.518      ;
; 1.323 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.522      ;
; 1.331 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.581      ;
; 1.336 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.586      ;
; 1.346 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.546      ;
; 1.359 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.559      ;
; 1.368 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.568      ;
; 1.369 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.568      ;
; 1.379 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.579      ;
; 1.389 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.589      ;
; 1.402 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.602      ;
; 1.404 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.604      ;
; 1.404 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.604      ;
; 1.412 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.612      ;
; 1.412 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.612      ;
; 1.432 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.631      ;
; 1.438 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.688      ;
; 1.438 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.688      ;
; 1.438 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.688      ;
; 1.440 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.640      ;
; 1.444 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.693      ;
; 1.452 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.652      ;
; 1.465 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.665      ;
; 1.477 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.726      ;
; 1.477 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.726      ;
; 1.479 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.679      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                              ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.727 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.642      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
; -0.450 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.364      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int'                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.526 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.083     ; 1.438      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.369 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.279      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
; -0.241 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.085     ; 1.151      ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int'                                                                                                                 ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.783 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.028      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 0.924 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.169      ;
; 1.096 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.083      ; 1.343      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'                                                                                                              ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 0.999 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.085      ; 1.248      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
; 1.310 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.086      ; 1.560      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.888 ; -2.703        ;
; controlador:inst|clk_int   ; -0.654 ; -5.059        ;
; controlador:inst|clk_int_2 ; -0.496 ; -5.302        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.186 ; 0.000         ;
; controlador:inst|clk_int   ; 0.186 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.186 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -0.100 ; -1.000        ;
; controlador:inst|clk_int   ; 0.004  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.466 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.604 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -14.704       ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.888 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.838      ;
; -0.859 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.809      ;
; -0.810 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.760      ;
; -0.784 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.734      ;
; -0.779 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.729      ;
; -0.765 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.743 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.643 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.593      ;
; -0.525 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.475      ;
; -0.481 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.500        ; 1.146      ; 2.209      ;
; -0.429 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.390 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.500        ; 1.146      ; 2.118      ;
; -0.347 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.297      ;
; -0.344 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.318 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.315 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.265 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.238 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.188      ;
; -0.235 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.185      ;
; -0.203 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.153      ;
; -0.201 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.151      ;
; -0.199 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.149      ;
; -0.152 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.102      ;
; -0.047 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.997      ;
; -0.021 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.971      ;
; -0.002 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; 0.015  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.935      ;
; 0.017  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.933      ;
; 0.019  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.931      ;
; 0.024  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.926      ;
; 0.043  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.062  ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.888      ;
; 0.094  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.856      ;
; 0.120  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.830      ;
; 0.126  ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.165  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.785      ;
; 0.175  ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.775      ;
; 0.194  ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 1.000        ; 1.146      ; 2.034      ;
; 0.280  ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 1.000        ; 1.146      ; 1.948      ;
; 0.288  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.662      ;
; 0.319  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.631      ;
; 0.337  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.613      ;
; 0.353  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.597      ;
; 0.418  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.532      ;
; 0.559  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.391      ;
; 0.591  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.359      ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.654 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.584      ;
; -0.654 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.584      ;
; -0.654 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.584      ;
; -0.654 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.584      ;
; -0.654 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.584      ;
; -0.514 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.444      ;
; -0.514 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.444      ;
; -0.514 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.444      ;
; -0.514 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.444      ;
; -0.514 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.444      ;
; -0.507 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.437      ;
; -0.507 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.437      ;
; -0.507 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.437      ;
; -0.507 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.437      ;
; -0.507 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.437      ;
; -0.504 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.434      ;
; -0.504 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.434      ;
; -0.504 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.434      ;
; -0.504 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.434      ;
; -0.504 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.434      ;
; -0.497 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.426      ;
; -0.497 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.426      ;
; -0.497 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.426      ;
; -0.497 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.426      ;
; -0.497 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.426      ;
; -0.449 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.378      ;
; -0.449 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.378      ;
; -0.449 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.378      ;
; -0.449 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.378      ;
; -0.449 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.378      ;
; -0.443 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.372      ;
; -0.443 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.372      ;
; -0.443 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.372      ;
; -0.443 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.372      ;
; -0.443 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.372      ;
; -0.410 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.340      ;
; -0.410 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.340      ;
; -0.410 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.340      ;
; -0.410 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.340      ;
; -0.410 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.340      ;
; -0.406 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.355      ;
; -0.406 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.355      ;
; -0.406 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.355      ;
; -0.406 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.355      ;
; -0.406 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.355      ;
; -0.381 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.312      ;
; -0.380 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.311      ;
; -0.378 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.307      ;
; -0.378 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.307      ;
; -0.378 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.307      ;
; -0.378 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.307      ;
; -0.378 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.307      ;
; -0.357 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.306      ;
; -0.357 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.306      ;
; -0.357 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.306      ;
; -0.357 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.306      ;
; -0.357 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.306      ;
; -0.334 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.264      ;
; -0.314 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.244      ;
; -0.288 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.219      ;
; -0.277 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.207      ;
; -0.274 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.204      ;
; -0.233 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.185      ;
; -0.233 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.185      ;
; -0.233 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.185      ;
; -0.218 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.148      ;
; -0.207 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.138      ;
; -0.200 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.131      ;
; -0.180 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.130      ;
; -0.172 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.122      ;
; -0.157 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 1.090      ;
; -0.157 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 1.090      ;
; -0.157 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 1.090      ;
; -0.152 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.083      ;
; -0.150 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.080      ;
; -0.136 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.066      ;
; -0.121 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.052      ;
; -0.117 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.048      ;
; -0.116 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.047      ;
; -0.114 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.045      ;
; -0.113 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.062      ;
; -0.109 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.059      ;
; -0.099 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.030      ;
; -0.094 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.023      ;
; -0.092 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.041      ;
; -0.087 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.058     ; 1.016      ;
; -0.086 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.016      ;
; -0.079 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.009      ;
; -0.076 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 1.006      ;
; -0.062 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 0.992      ;
; -0.056 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 0.986      ;
; -0.054 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.004      ;
; -0.050 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 0.980      ;
; -0.050 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 0.980      ;
; -0.050 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 0.980      ;
; -0.046 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 0.976      ;
; -0.041 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.972      ;
; -0.024 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.955      ;
; -0.020 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.951      ;
; -0.002 ; programador:inst1|state.idle      ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 0.952      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.496 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.446      ;
; -0.496 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.446      ;
; -0.489 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.439      ;
; -0.437 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.387      ;
; -0.431 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.380      ;
; -0.431 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.380      ;
; -0.425 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.374      ;
; -0.425 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.374      ;
; -0.401 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.335      ;
; -0.388 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.338      ;
; -0.362 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.313      ;
; -0.361 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.310      ;
; -0.361 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.310      ;
; -0.360 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.309      ;
; -0.360 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.309      ;
; -0.350 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.301      ;
; -0.350 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.301      ;
; -0.347 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.298      ;
; -0.300 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.234      ;
; -0.300 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.234      ;
; -0.284 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.218      ;
; -0.284 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.218      ;
; -0.277 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.212      ;
; -0.277 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.212      ;
; -0.277 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.212      ;
; -0.266 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.216      ;
; -0.253 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.205      ;
; -0.228 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.179      ;
; -0.216 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.150      ;
; -0.210 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.145      ;
; -0.210 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.145      ;
; -0.186 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.137      ;
; -0.184 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.119      ;
; -0.182 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.133      ;
; -0.177 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.112      ;
; -0.174 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.125      ;
; -0.174 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.125      ;
; -0.171 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.122      ;
; -0.159 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.094      ;
; -0.159 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.109      ;
; -0.156 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.107      ;
; -0.105 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.039      ;
; -0.105 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 1.039      ;
; -0.092 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.027      ;
; -0.092 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.027      ;
; -0.092 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.027      ;
; -0.092 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.044      ;
; -0.090 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.042      ;
; -0.090 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.042      ;
; -0.090 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.042      ;
; -0.089 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.039      ;
; -0.080 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.032      ;
; -0.077 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 1.029      ;
; -0.052 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.003      ;
; -0.039 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.973      ;
; -0.039 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.973      ;
; -0.037 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.971      ;
; -0.034 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.968      ;
; -0.033 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.968      ;
; -0.031 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.965      ;
; -0.025 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.960      ;
; -0.025 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.960      ;
; -0.006 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.957      ;
; 0.001  ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.934      ;
; 0.008  ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.927      ;
; 0.026  ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.909      ;
; 0.084  ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 0.868      ;
; 0.086  ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 0.866      ;
; 0.096  ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.035     ; 0.856      ;
; 0.146  ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.788      ;
; 0.146  ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.788      ;
; 0.148  ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.786      ;
; 0.151  ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.783      ;
; 0.152  ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.783      ;
; 0.154  ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.780      ;
; 0.190  ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.760      ;
; 0.213  ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.737      ;
; 0.218  ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.716      ;
; 0.294  ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.641      ;
; 0.332  ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.618      ;
; 0.344  ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.606      ;
; 0.371  ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.563      ;
; 0.377  ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.573      ;
; 0.394  ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.556      ;
; 0.394  ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.556      ;
; 0.396  ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.554      ;
; 0.397  ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.553      ;
; 0.401  ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.550      ;
; 0.417  ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.533      ;
; 0.428  ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.522      ;
; 0.438  ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 0.497      ;
; 0.440  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.510      ;
; 0.566  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.384      ;
; 0.577  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.373      ;
; 0.592  ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.359      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.186 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.205 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.309 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.361 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.363 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.000        ; 1.191      ; 1.773      ;
; 0.372 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.387 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.000        ; 1.191      ; 1.797      ;
; 0.396 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.398 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.442 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.449 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.570      ;
; 0.454 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.489 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.610      ;
; 0.497 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.507 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.513 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.520 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.532 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.566 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.687      ;
; 0.584 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.595 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.716      ;
; 0.597 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.718      ;
; 0.604 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.622 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.743      ;
; 0.627 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.748      ;
; 0.628 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.631 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.671 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.792      ;
; 0.679 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.800      ;
; 0.723 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.844      ;
; 0.749 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.755 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.876      ;
; 1.004 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.125      ;
; 1.007 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; -0.500       ; 1.191      ; 1.917      ;
; 1.040 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; -0.500       ; 1.191      ; 1.950      ;
; 1.049 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.170      ;
; 1.060 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.181      ;
; 1.103 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.224      ;
; 1.147 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.268      ;
; 1.150 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.271      ;
; 1.220 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.341      ;
; 1.286 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.407      ;
; 1.294 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.415      ;
; 1.298 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.419      ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.186 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.314      ;
; 0.258 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.415      ;
; 0.266 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.387      ;
; 0.281 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.402      ;
; 0.340 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.495      ;
; 0.343 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.464      ;
; 0.353 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.474      ;
; 0.354 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.509      ;
; 0.358 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.480      ;
; 0.362 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.483      ;
; 0.366 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.521      ;
; 0.372 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.492      ;
; 0.372 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.492      ;
; 0.379 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.499      ;
; 0.392 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.511      ;
; 0.401 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.523      ;
; 0.402 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.524      ;
; 0.404 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.526      ;
; 0.414 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.535      ;
; 0.421 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.577      ;
; 0.428 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.584      ;
; 0.430 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.586      ;
; 0.431 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.552      ;
; 0.431 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.550      ;
; 0.432 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.553      ;
; 0.432 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.588      ;
; 0.447 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.603      ;
; 0.472 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.593      ;
; 0.475 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.630      ;
; 0.489 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.644      ;
; 0.490 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.645      ;
; 0.490 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.645      ;
; 0.497 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.616      ;
; 0.501 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.657      ;
; 0.508 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.663      ;
; 0.513 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.634      ;
; 0.522 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.681      ;
; 0.536 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.655      ;
; 0.551 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.707      ;
; 0.579 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.734      ;
; 0.595 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.750      ;
; 0.602 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.723      ;
; 0.653 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.774      ;
; 0.663 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.783      ;
; 0.663 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.783      ;
; 0.663 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.783      ;
; 0.673 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.792      ;
; 0.685 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.841      ;
; 0.688 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.844      ;
; 0.690 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.847      ;
; 0.694 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.850      ;
; 0.701 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.822      ;
; 0.703 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.859      ;
; 0.704 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.860      ;
; 0.718 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.874      ;
; 0.721 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.842      ;
; 0.724 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.880      ;
; 0.727 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.882      ;
; 0.727 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.883      ;
; 0.734 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.890      ;
; 0.739 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.896      ;
; 0.742 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.899      ;
; 0.743 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.898      ;
; 0.744 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.900      ;
; 0.759 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.051      ; 0.914      ;
; 0.762 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.918      ;
; 0.773 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.929      ;
; 0.774 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.930      ;
; 0.777 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.933      ;
; 0.785 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.904      ;
; 0.787 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.944      ;
; 0.789 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.910      ;
; 0.791 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.948      ;
; 0.799 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.918      ;
; 0.802 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.958      ;
; 0.817 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 0.973      ;
; 0.835 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.956      ;
; 0.836 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.993      ;
; 0.839 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.996      ;
; 0.843 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 1.000      ;
; 0.846 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 1.003      ;
; 0.850 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.971      ;
; 0.870 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.028      ;
; 0.870 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.028      ;
; 0.870 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 1.028      ;
; 0.880 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 1.037      ;
; 0.881 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 1.038      ;
; 0.918 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 1.074      ;
; 0.934 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 1.090      ;
; 0.934 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 1.090      ;
; 0.941 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 1.097      ;
; 0.961 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 1.118      ;
; 0.978 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.052      ; 1.134      ;
; 0.980 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.100      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.186 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.325      ;
; 0.261 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.422      ;
; 0.293 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.414      ;
; 0.304 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.427      ;
; 0.322 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.443      ;
; 0.327 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.448      ;
; 0.329 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.450      ;
; 0.337 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.459      ;
; 0.350 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.510      ;
; 0.369 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.530      ;
; 0.378 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.499      ;
; 0.380 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.501      ;
; 0.388 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.507      ;
; 0.430 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.550      ;
; 0.448 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.608      ;
; 0.469 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.590      ;
; 0.509 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.630      ;
; 0.577 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.737      ;
; 0.579 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.739      ;
; 0.579 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.739      ;
; 0.579 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.739      ;
; 0.581 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.742      ;
; 0.582 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.742      ;
; 0.613 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.735      ;
; 0.613 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.735      ;
; 0.614 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.736      ;
; 0.615 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.737      ;
; 0.621 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.743      ;
; 0.647 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.808      ;
; 0.652 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.812      ;
; 0.654 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.814      ;
; 0.654 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.814      ;
; 0.654 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.814      ;
; 0.656 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.817      ;
; 0.657 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.817      ;
; 0.689 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.850      ;
; 0.689 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.850      ;
; 0.697 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.858      ;
; 0.703 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.864      ;
; 0.704 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.825      ;
; 0.722 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.883      ;
; 0.722 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.843      ;
; 0.723 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.842      ;
; 0.738 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.860      ;
; 0.741 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.863      ;
; 0.741 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.863      ;
; 0.742 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.864      ;
; 0.743 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.865      ;
; 0.749 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.871      ;
; 0.762 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.881      ;
; 0.764 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.925      ;
; 0.764 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.925      ;
; 0.768 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.889      ;
; 0.772 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.933      ;
; 0.776 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.896      ;
; 0.778 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.939      ;
; 0.790 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.909      ;
; 0.801 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.921      ;
; 0.803 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.922      ;
; 0.811 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.930      ;
; 0.817 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.938      ;
; 0.821 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.942      ;
; 0.823 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.944      ;
; 0.823 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.944      ;
; 0.829 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.948      ;
; 0.832 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.953      ;
; 0.836 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.957      ;
; 0.839 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.959      ;
; 0.846 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.966      ;
; 0.850 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.971      ;
; 0.866 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.988      ;
; 0.873 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.993      ;
; 0.874 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.035      ; 0.993      ;
; 0.880 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 1.000      ;
; 0.884 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.045      ;
; 0.884 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.045      ;
; 0.884 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.045      ;
; 0.888 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 1.009      ;
; 0.889 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.049      ;
; 0.896 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.055      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                              ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; -0.100 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.052     ; 1.035      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
; 0.088  ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.053     ; 0.846      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.004 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.054     ; 0.929      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.117 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.814      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
; 0.201 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 0.730      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int'                                                                                                                 ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.466 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.623      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.541 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.053      ; 0.698      ;
; 0.641 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.054      ; 0.799      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'                                                                                                              ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.604 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.764      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
; 0.768 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.929      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.538 ns




+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.371  ; 0.186 ; -0.929   ; 0.466   ; -3.000              ;
;  clk                        ; -2.371  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  controlador:inst|clk_int   ; -1.861  ; 0.186 ; -0.716   ; 0.466   ; -1.000              ;
;  controlador:inst|clk_int_2 ; -1.727  ; 0.186 ; -0.929   ; 0.604   ; -1.000              ;
; Design-wide TNS             ; -56.272 ; 0.0   ; -21.465  ; 0.0     ; -58.704             ;
;  clk                        ; -11.344 ; 0.000 ; N/A      ; N/A     ; -14.704             ;
;  controlador:inst|clk_int   ; -20.879 ; 0.000 ; -7.247   ; 0.000   ; -24.000             ;
;  controlador:inst|clk_int_2 ; -24.049 ; 0.000 ; -14.218  ; 0.000   ; -20.000             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DONE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trigg         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_camara  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 108      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 109      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 108      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 109      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; clk                        ; clk                        ; Base ; Constrained ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; Base ; Constrained ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Jun  6 17:35:06 2024
Info: Command: quartus_sta programador -c programador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'programador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:inst|clk_int controlador:inst|clk_int
    Info (332105): create_clock -period 1.000 -name controlador:inst|clk_int_2 controlador:inst|clk_int_2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.371             -11.344 clk 
    Info (332119):    -1.861             -20.879 controlador:inst|clk_int 
    Info (332119):    -1.727             -24.049 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
    Info (332119):     0.356               0.000 controlador:inst|clk_int 
    Info (332119):     0.357               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case recovery slack is -0.929
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.929             -14.218 controlador:inst|clk_int_2 
    Info (332119):    -0.716              -7.247 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.871
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.871               0.000 controlador:inst|clk_int 
    Info (332119):     1.114               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.998
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.998              -8.994 clk 
    Info (332119):    -1.554             -16.632 controlador:inst|clk_int 
    Info (332119):    -1.465             -19.257 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
    Info (332119):     0.311               0.000 controlador:inst|clk_int 
    Info (332119):     0.311               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case recovery slack is -0.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.727             -10.870 controlador:inst|clk_int_2 
    Info (332119):    -0.526              -4.796 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.783               0.000 controlador:inst|clk_int 
    Info (332119):     0.999               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.888              -2.703 clk 
    Info (332119):    -0.654              -5.059 controlador:inst|clk_int 
    Info (332119):    -0.496              -5.302 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.186               0.000 controlador:inst|clk_int 
    Info (332119):     0.186               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case recovery slack is -0.100
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.100              -1.000 controlador:inst|clk_int_2 
    Info (332119):     0.004               0.000 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.466               0.000 controlador:inst|clk_int 
    Info (332119):     0.604               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.704 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.538 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4760 megabytes
    Info: Processing ended: Thu Jun  6 17:35:09 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


