{{noteTA
|1 = zh-cn:模拟; zh-tw:類比;
|2 = zh-cn:数字; zh-tw:數位;
|T = zh-cn:锁相环; zh-tw:鎖相迴路;
|3 = zh-cn:锁相环; zh-tw:鎖相迴路;
}}
[[File:Phase_locked_loop.svg|thumb]]

'''鎖相迴路'''（PLL: Phase-locked loops）是利用[[反馈|反馈]]（Feedback）控制原理实现的[[频率|频率]]及[[相位|相位]]的[[控制系統|控制系統]]，其作用是将[[电路|电路]]输出的信號与其外部的参考信號保持同步，当参考信號的[[频率|频率]]或[[相位|相位]]发生改变时，鎖相迴路会检测到这种变化，并且通过其内部的[[反馈|反馈]]系统来调节输出频率，直到两者重新同步，这种同步又称为“鎖相”（Phase-locked）。

鎖相迴路有許多種，最簡單的鎖相迴路會包括{{le|變頻振盪器|variable frequency oscillator}}以及[[鉴相器|鉴相器]]，形成[[反馈|反馈]]迴路。振盪器產生訊號，鉴相器比較輸出訊號和輸入週期訊號之間的相位，調整振盪器輸出，設法和輸入週期訊號同步。

若讓輸出訊號和輸入訊號之間的相位一致，則兩者的頻率也會一致。因此，鎖相迴路除了讓相位一致之外，也可以追蹤輸入訊號的頻率，或是產生頻率是輸入訊號整數倍的信號。此特性可以用在電腦時脈的同步、{{le|解調變|demodulation}}及{{le|頻率合成|frequency synthesis}}。

鎖相迴路常用在[[无线电|无线电]]、[[电信|电信]]、[[电子计算机|电子计算机]]及其他電子設備中。鎖相迴路也可以用來解調變訊號、從高雜訊的通訊頻道中恢復原始信號、產生頻率為輸入信號頻率整數倍的頻率（頻率合成）、或在數位電路（例如[[微处理器|微处理器]]）中產生準確的時鐘脈衝。因為單一的[[集成电路|集成电路]]即可提供完整的鎖相迴路機能，此技術已普遍使用在現在的電子設備中，輸出頻率從1Hz以下，到數GHz。
==實際上類似的例子==
===賽車===
鎖相迴路可以用賽車來說明：考慮兩部車進行的繞圈賽車，一部車代表輸入信號，另一部車代表鎖相迴路的輸出，也就是[[壓控振盪器|壓控振盪器]]（VCO）頻率。每一圈代表一個完整的週期。每小時的圈數代表頻率，兩部車之間的距離代表信號之間的相位差。

大部份賽車的過程中，兩部車都可以超過對方或落過對方，這類似鎖相迴路的非鎖相狀態。

但若有事故，賽車場會出現黃色警告旗，此時，任何一部車輛都不允許超過其他的車，也不允許被其他的車超過。此時的兩部車就代表鎖相迴路在鎖相狀態下的輸入信號和輸出信號。每一個駕駛者都會量測其車輛和其他車輛的相位差。若和前車保持的距離太遠了，會設法加速使距離拉近，若和前車保持的距離太近了，會設法減速使距離拉遠。因此，兩部車會保持固定的距離。因為車輛不允許超過其他的車，因此在相同時間內，兩車繞的圈數會相同，因此兩個信號的頻率相同。

===時鐘的例子===
相位和時間成正比{{Efn|若頻率為常數，初始相位為零，弦波的相位就和時間成正比}}，因此相位差可以用時間差來表示。時鐘相對其他時鐘而言，某程度上會有鎖相（固定時間差），但準確度可能有些不同。

若讓時鐘自行運作，各時鐘計時的速率會有些微的差距。例如牆上的鐘每一小時可能會比[[國家標準技術研究所|國家標準技術研究所]]的鐘快了幾秒，隨著時間過去，時間差會越來越大。

若要讓牆上的鐘和參考時鐘同步，可以每一週比較牆上的鐘和參考時鐘的時間（相位比較），然後調整牆上的鐘。若沒有調整，牆上的鐘和參考時鐘的偏差會越來越大。

有些時鐘有計時調整功能，若比較時鐘和標準時鐘，發現時鐘太快了，會設法讓時鐘的計時慢一點，若時鐘太慢了，會設法讓時鐘的計時快一點。若順利的話，時鐘和標準時鐘的誤差會漸漸縮小。幾週後，時鐘就會準確的對應標準時鐘（在時鐘本身的穩定性範圍內，頻率和相位都和標準時鐘一致）。

早期[[电动机械学|电动机械学]]中也有鎖相迴路，例如1921年的{{le|Shortt-Synchronome鐘|Shortt-Synchronome clock}}。

==歷史==
[[File:Auerswald_COMander_Basic_-_Mainboard_-_On_Semiconductor_HC4046A-3027.jpg|thumb]] HC4046A，是鎖相迴路IC]]
荷兰物理學家[[克里斯蒂安·惠更斯|克里斯蒂安·惠更斯]]早在1673年就發現弱耦合的[[摆钟|摆钟]]會有自發性同步的情形<ref>Christiaan Huygens, ''Horologium Oscillatorium'' … (Paris, France:  F. Muguet, 1673),  [https://archive.org/details/bub_gb_SOjZR1P1eE8C/page/n37 pages 18–19.]  From page 18:  ''" … illudque accidit memoratu dignum, … brevi tempore reduceret."'' ( … and it is worth mentioning, since with two clocks constructed in this form and which we suspend in like manner, truly the cross beam is assigned two fulcrums [i.e., two pendulum clocks were suspended from the same wooden beam]; the motions of the pendulums thus share the opposite swings between the two [clocks], since the two clocks at no time move even a small distance, and the sound of both can be heard clearly together always: for if the innermost part [of one of the clocks] is disturbed with a little help, it will have been restored in a short time by the clocks themselves.)  English translation provided by Ian Bruce's translation of [http://www.17centurymaths.com/contents/huygens/horologiumpart1.pdf ''Horologium Oscillatorium'' … ] {{Wayback|url=http://www.17centurymaths.com/contents/huygens/horologiumpart1.pdf |date=20191219221743 }}, pages 16–17.</ref>。在19世紀時，[[第三代瑞利男爵約翰·斯特拉特|瑞利男爵]]發現弱耦合的風琴管及音叉也有同步的情形<ref>See:
*  Lord Rayleigh, ''The Theory of Sound'' (London, England:  Macmillan, 1896), vol. 2.  The synchronization of organ pipes in opposed phase is mentioned in §322c, [https://archive.org/details/theorysound05raylgoog/page/n239 pages 221–222.]
*  Lord Rayleigh (1907) "Acoustical notes — VII," ''Philosophical Magazine'', 6th series, '''13''' :  316–333.  See "Tuning-forks with slight mutual influence," [https://books.google.com/books?id=vVjKOdktZhsC&pg=PA322#v=onepage&q&f=false pages 322–323.] {{Wayback|url=https://books.google.com/books?id=vVjKOdktZhsC&pg=PA322#v=onepage&q&f=false |date=20210207025503 }}</ref>。1919年時，{{le|威廉·埃克爾斯|William Eccles}}和J. H. Vincent發現二個調諧到頻率略有差異的電子振盪器，若在諧振電路中耦合，會以相同的頻率共振<ref>See:
*  Vincent (1919) "On some experiments in which two neighbouring maintained oscillatory circuits affect a resonating circuit," ''Proceedings of the Physical Society of London'', '''32''', pt. 2, 84–91.
*  W. H. Eccles and J. H. Vincent, ''British Patent Specifications'', '''163''' :  462 (17 Feb. 1920).</ref>。電子振盪器的自動同步是由[[爱德华·阿普尔顿|爱德华·阿普尔顿]]在1923年發現的<ref>E. V. Appleton (1923) "The automatic synchronization of triode oscillators," ''Proceedings of the Cambridge Philosophical Society'', '''21''' (Part III): 231–248.  Available on-line at:  [https://archive.org/stream/proceedingscambr21camb#page/231/mode/2up Internet Archive].</ref>。

1925年時，[[布里斯托尔大学|布里斯托尔大学]]電機系的大衛·羅賓森（David Robertson）教授，在威尔斯纪念大楼Great George鐘敲鐘出聲的時鐘控制電路中，引入了锁相的概念。羅賓森教授設計的鐘有一個機電裝置可以調整擺鐘的振動速率，所用的修正訊號是來自一個比較電路，在每天上午格林威治時間10點時，比較格林威治天文台的電報脈衝以及擺鐘的相位。其中除了現在電子鎖相迴路中會有的每一個組件之外，羅賓森的設計還有一個特點，其相位比較器是用繼電器邏輯的方式實現相位/頻率比較的機能，一直到1970年代之後才在電子電路中看到類似的設計。羅賓森的研究比後來1932年提出，後來命名為「鎖相迴路」（phase-lock loop）的研究要早。1932年的研究是英國科學家設法想找到可以代替[[埃德温·霍华德·阿姆斯特朗|埃德温·霍华德·阿姆斯特朗]]的[[超外差收音机|超外差收音机]]、{{le|同差檢測|Homodyne detection}}或{{le|直接變換接收機|direct-conversion receiver}}的方案。在同差系統中，會將{{le|本機振盪器|local oscillator}}調到想要的頻率，再乘上輸入的信號。所得的輸出信號會包括原始的調變資訊。原意是想發展一種調諧電路比超外差收音机要少的電路。因為本機振盪器的頻率會快速的飄移，會有自動修正信號加到振盪器上，使其頻率和相位和輸入信號相同。此技術是在1932年時，在Henri de Bellescize發表在法文期刊L'Onde Électrique的論文中所提及<ref>Henri de Bellescize, "La réception synchrone," ''L'Onde Électrique'' (later: ''Revue de l'Electricité et de l'Electronique''), vol. 11, pages 230–240 (June 1932).</ref><ref>See also:  French patent no. 635,451 (filed: 6 October 1931; issued: 29 September 1932); and U.S. patent [http://patimg1.uspto.gov/.piw?Docid=01990428&homeurl=http%3A%2F%2Fpatft.uspto.gov%2Fnetacgi%2Fnph-Parser%3FSect1%3DPTO2%2526Sect2%3DHITOFF%2526p%3D1%2526u%3D%25252Fnetahtml%25252FPTO%25252Fsearch-bool.html%2526r%3D1%2526f%3DG%2526l%3D50%2526co1%3DAND%2526d%3DPALL%2526s1%3D1,990,428.PN.%2526OS%3DPN%2F1,990,428%2526RS%3DPN%2F1,990,428&PageNum=&Rtype=&SectionNum=&idkey=NONE&Input=View+first+page "Synchronizing system,"] {{Wayback|url=http://patimg1.uspto.gov/.piw?Docid=01990428&homeurl=http%3A%2F%2Fpatft.uspto.gov%2Fnetacgi%2Fnph-Parser%3FSect1%3DPTO2%2526Sect2%3DHITOFF%2526p%3D1%2526u%3D%25252Fnetahtml%25252FPTO%25252Fsearch-bool.html%2526r%3D1%2526f%3DG%2526l%3D50%2526co1%3DAND%2526d%3DPALL%2526s1%3D1,990,428.PN.%2526OS%3DPN%2F1,990,428%2526RS%3DPN%2F1,990,428&PageNum=&Rtype=&SectionNum=&idkey=NONE&Input=View+first+page |date=20170108192410 }} no. 1,990,428 (filed: 29 September 1932; issued: 5 February 1935).</ref><ref>[http://www.uoguelph.ca/~antoon/gadgets/pll/pll.html Notes for a University of Guelph course describing the PLL and early history, including an IC PLL tutorial] {{webarchive|url=https://web.archive.org/web/20090224002345/http://www.uoguelph.ca/~antoon/gadgets/pll/pll.html |date=2009-02-24 }}</ref>。

至少從1930年代起，類比電視接收器的鎖相迴路垂直掃描和水平掃描電路，都會和廣播信號的同步信號鎖相<ref>{{cite web |url=http://www.sxlist.com/techref/io/video/ntsc.htm |title=National Television Systems Committee Video Display Signal IO |publisher=Sxlist.com |access-date=2010-10-14 |archive-date=2021-02-25 |archive-url=https://web.archive.org/web/20210225020059/http://www.sxlist.com/techref/io/video/ntsc.htm |dead-url=no }}</ref>。
[[西格尼蒂克|西格尼蒂克]]在1969年推出了具有完整鎖相迴路機能的單片[[集成电路|集成电路]]（例如NE565）<ref>A. B. Grebene, H. R. Camenzind, "Phase Locking As A New Approach For Tuned Integrated Circuits", ISSCC Digest of Technical Papers, pp. 100–101, Feb. 1969.</ref>，類似技術的應用就不斷的增加。後來RCA推出了CD4046[[互補式金屬氧化物半導體|互補式金屬氧化物半導體]]的微功率鎖相迴路IC，是當時廣為使用的積體電路。

== 結構和功能 ==

一个鎖相迴路电路通常由以下模块构成：
*[[鉴频鉴相器|鉴频鉴相器]]（PFD）
*[[低通滤波器|低通滤波器]]（LPF）
*[[压控振荡器|压控振荡器]]（VCO）
*反馈回路（通常由一个[[分频器|分频器]]来实现）

[[Image:Pll.png|alt=PLL]]

每个模块的简单原理描述如下：
*[[鉴频鉴相器|鉴频鉴相器]]： 对输入的参考信号和[[反馈|反馈]]回路的信号进行[[频率|频率]]和[[相位|相位]]的比较，输出一个代表两者差异的信号至[[低通滤波器|低通滤波器]]。
*[[低通滤波器|低通滤波器]]： 将输入信号中的高频成分滤除，保留直流部分送至[[压控振荡器|压控振荡器]]。
*[[压控振荡器|压控振荡器]]： 输出一个[[周期信号|周期信号]],其频率由输入电压所控制。
*反馈回路  ：     将[[压控振荡器|压控振荡器]]输出的信号送回至[[鉴频鉴相器|鉴频鉴相器]]。通常[[压控振荡器|压控振荡器]]的输出信号的频率大于参考信号的频率，因此需在此加入[[分频器|分频器]]以降低频率。

=== 分类 ===

*按照实现技术，可以分为模拟鎖相迴路（APLL，Analog PLL）和数字鎖相迴路（DPLL，Digital PLL）。
**模拟鎖相迴路（Analog PLL）是指類比的鉴相器，濾波器可能是主動的，也可能是被動的。使用压控振荡器，若其迴路在原點恰有一個極點，則此APLL稱為type II鎖相迴路。
**数字鎖相迴路（Digital PLL）是指數位的鉴相器，若濾波器、振盪器也都是數位的（如{{le|數控振盪器|Numerically-controlled oscillator}}），則稱為全數位鎖相迴路（ADPLL，All digital PLL）
*按照反馈回路，可以分为整数倍分频鎖相迴路（Integer-N PLL）和分数倍分频鎖相迴路（Fractional-N PLL）。
*按照[[鉴频鉴相器|鉴频鉴相器]]的实现方式，可以分为[[電荷泵鎖相迴路|電荷泵鎖相迴路]]（Charge-Pump PLL）和非电荷泵鎖相迴路。
*按照环路的带宽，它可以分为宽带鎖相迴路（Wide band loop PLL）和窄带鎖相迴路（Narrow band loop PLL）。

== 性能指标 ==
{{main|鎖相迴路範圍}}
*種類和階數
*[[鎖相迴路範圍|鎖相迴路頻率範圍]]：hold-in範圍（追蹤範圍）、捕獲範圍、鎖定範圍<ref name=Leonov2015>{{cite journal
 | last1=Leonov | first1=G. A.
 | last2=Kuznetsov | first2=N. V.
 | last3=Yuldashev | first3=M. V.
 | last4=Yuldashev | first4=R. V.
 | title=Hold-in, pull-in, and lock-in ranges of PLL circuits: rigorous mathematical definitions and limitations of classical theory.
 | journal=IEEE Transactions on Circuits and Systems I: Regular Papers
 | publisher=IEEE
 | volume=62 | issue=10 | pages=2454–2464
 | doi=10.1109/TCSI.2015.2476295
 |arxiv=1505.04262
 | year=2015
 | s2cid=12292968
 }}</ref><!-- See also [[Floyd_M._Gardner#Gardner's_problem_on_the_lock-in_range|Gardner's problem on the lock-in range]], [[William_F._Egan#Egan's_conjecture_on_the_pull-in_range_of_type_II_APLL|Egan's conjecture on the pull-in range of type II APLL]].-->
*稳定性指标：迴路頻寬，[[相位裕度|相位裕度]]（Phase margin）。
*暫態響應：例如過沖、到特定精度（例如50 ppm）的安定時間。
*穩態誤差：相位誤差或是時序誤差。
*輸出頻譜純淨度：例如特定VCO調諧電壓漣波的邊帶。
*相位雜訊：定義為特定頻帶的雜訊能量（例如載波上下10 kHz）。這和VCO相位雜訊、PLL頻寬高度相關。
*通用參數：例如能耗、電源範圍、輸出振幅。

===減少抖動以及雜訊===
鎖相迴路的理想特性是是參考時脈和回授時脈的邊緣可以對正。在PLL已經鎖定時，兩者相位的平均誤差稱為靜態相位偏移（static phase offset）或穩態相位誤差（steady-state phase error）。二個相位之間的變異稱為追隨[[抖动|抖动]]。理想上，靜態相位偏移要是0，追隨抖动越小越好{{Dubious|date=2021年4月}}<!-- If phase variance between input and output is 0, no jitter attenuation is possible. -->。

{{le|相位雜訊|Phase noise}}是鎖相迴路會有的另一種抖動，是因為振盪器本身以及振盪器的頻率控制電路元件所造成。在此一層面上，已有一些技術比其他技術的性能更好。最早的數位鎖相迴路是用{{le|射極耦合邏輯電路|Emitter coupled logic}}（ECL）組成，不過其功耗很高。若要讓鎖相迴路有小的相位雜訊，最好避免使用[[電晶體－電晶體邏輯|電晶體－電晶體邏輯]]（TTL）或的[[互補式金屬氧化物半導體|互補式金屬氧化物半導體]]（CMOS）等飽和邏輯特性的零件<ref>{{Cite book|last1=Basab Bijoy Purkayastha|title=A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel|last2=Kandarpa Kumar Sarma|publisher=Springer (India) Pvt. Ltd. (Part of Springer Scinece+Business Media)|year=2015|isbn=978-81-322-2040-4|location=India|pages=5}}</ref>。

鎖相迴路的另一個理想特性是在電源及地的電壓突然變化時,其產生的時脈頻率和相位不會受到影響。這稱為[[電源電壓抑制比|電源電壓抑制比]]，抑制比越高越好。

若要改善輸出的相位雜訊，其VCO可以用{{le|注入鎖定振盪器|injection locked oscillator}}。

== 应用领域 ==
鎖相迴路常用在[[同步|同步]]應用中，例如太空{{le|同調解調|coherent demodulation}}和門限擴展（threshold extension）的通訊、{{le|位元同步|bit synchronization}}和符號同步。鎖相迴路也用在[[频率调制|频率调制]]信號的解調變。在無線電發射機中，會用PLL來合成新的頻率，是參考頻率的倍數，和參考頻率有相同的穩定度。

其他的應用有：
* [[频率调制|频率调制]]（FM）訊號的解調變：若PLL鎖定FM訊號，VCO會追蹤輸入信號的瞬時頻率。濾波後的誤差電壓會控制VCO，並且和輸入信號鎖定，這就是解調變後的FM輸出。VCO轉遞特徵會決定解調變輸出的線性度。因為用在PLL積分電路中的VCO是高度線性的信號,因此可以實現高線性度的FM解調變器。
* [[頻率偏移調變|頻率偏移調變]]（FSK）的解調變：用在數位資料通訊以及電腦週邊上，透過在二個事先設定頻率之間切換的信號來傳輸二進位資料。
* 小信號的恢复（用[[锁相放大器|锁相放大器]]來追蹤參考頻率）
* 恢复資料流（例如來自[[碟盤存儲|碟盤存儲]]資料）的時脈資訊
* [[微处理器|微处理器]]的{{le|CPU倍頻器|CPU multiplier|倍頻器}}，讓內部的處理器元件可以運行的比外部的時脈更快，而且有準確的比例關係。
* [[调制解调器|调制解调器]]的解調變，以及[[电信|电信]]和[[遙控|遙控]]訊號的音頻信號。
* 影響信號的[[数字信号处理|数字信号处理]]。鎖相迴路也用來同步[[视频|影片]]訊號的相位和頻率，因此可以取樣及進行數位處理。
* 非接觸式的[[原子力显微镜|原子力显微镜]]，偵測探針和表面的交叉作用產生的共振頻率。
* [[直流电动机|直流电动机]][[电机控制器|电机控制器]]
===時脈恢復===
有些資料流，特別是高速的串列資料流（例如硬碟磁頭讀到的原始資料流），在傳送時不會將其時脈信號一起送出。接收器利用類似的參考頻率來產生時脈，再利用PLL將其時脈和接收資料的相位鎖定同步。此程序稱為{{le|時脈恢復|clock recovery}}。為了時脈功能，資料流中必須有夠快的資料切換，以校正PLL振盪器的頻率飄移。一般而言，會使用一些[[线路码|线路码]]（例如[[8b/10b|8b/10b]]），讓二次資料切換時間間隔有一個明確的上限值
<ref name="#1">{{cite web
 |url         = http://www-vlsi.stanford.edu/papers/mh_micro_98.pdf
 |author1     = M Horowitz
 |author2     = C. Yang
 |author3     = S. Sidiropoulos
 |title       = High-speed electrical signaling: overview and limitations
 |publisher   = IEEE Micro
 |date        = 1998-01-01
 |url-status     = dead
 |archive-url  = https://web.archive.org/web/20060221015031/http://www-vlsi.stanford.edu/papers/mh_micro_98.pdf
 |archive-date = 2006-02-21
}}</ref>。

=== 偏移校正===
若時脈和資料一起傳送，會用時脈為準來進行資料取樣。因為時脈接收後需放大，才能驅動正反器取樣資料。時脈邊緣和接收的資料窗之間會有一個有限大小的時間延遲，長度隨過程、溫度、電壓而不同。此時間延遲會限制傳送資料的速率。有一種消除延遲的方式是在接收端加入一個偏移校正（deskew）的PLL，使得每一次資料正反器的時脈都接收到的時間同相位。此應用中，常會使用一種特殊的鎖相迴路，稱為{{le|延遲鎖定迴路|delay-locked loop}}（DLL）<ref name="#1"/>。

===展頻===
所有的電子系統都會發射一些不想要的無線電訊號。有許多的機構（例如美國的[[联邦通信委员会|联邦通信委员会]]）會限制這些發射的能量，以及其帶來的干擾。發射的雜訊其頻率一般會有一個尖銳的頻譜峰值（一般是在元件的工作頻率，或是其幾倍的諧波）。系統設計者可以用展頻（spread-spectrum）PLL，將頻譜上的能量分散在其他頻段，使峰值降低，以減少對高Q值接收器的干擾。例如，將工作頻率略為往上或往下調整（約1%），工作在數百MHz的元件，可以將其干擾頻譜擴展到數MHz的頻寬範圍內，這可以大幅減少對[[调频广播|调频广播]]頻道（其頻寬是數萬Hz）的干擾。

===時脈分配===
[[File:PLL_usage.svg|center]]

一般來說，晶片的參考時脈會驅動晶片中的鎖相迴路（PLL），接著驅動晶片內的時脈分配。時脈分配一般會以平衡分配，設法讓時脈可以同時到達晶片的各個端點。其中一個端點是鎖相迴路的回授輸入。鎖相迴路的功能是比較分配的時脈以及參考時脈，並且調整分配時脈的相位以及頻率，使其分配時脈的相位以及頻率和參考輸入同步。

鎖相迴路無所不在，包括在距離數公尺的系統時鐘校準，也用在晶片中的時脈裡。有時參考信號不一定是單純的時脈信號，也有可能是有夠快資料轉換的資料流，讓鎖相迴路可以從資料流中取得正常且夠快的時脈訊號。有時參考時脈的頻率和分配時脈相同，也有可能分配時脈的頻率和參考頻率之間有有理數的比例關係。

===AM偵測===
鎖相迴路可以同步的解調變[[調幅|調幅]]（AM）信號。鎖相迴路會從調幅信號的載波中還原頻率以及相位資料。VCO收到的相位會和載波差90度，因此會調整相位差使其同步，再送到乘法器中。乘法器的輸出包括頻率信號的和以及差，再經過低通濾波後取得解調變信號。因為PLL只會針對很接近VCO輸出的載波頻率有反應，因此PLL AM偵測器有高度的選擇性以及雜訊抑制能力，這是傳統峰值型解調變器作不到的。不過，若調幅訊號的調變深度到100%，鎖相迴路可能會無法鎖定（lose lock）<ref>{{citation |first=Robert |last=Dixon |title=Radio Receiver Design |publisher=CRC Press |date=1998 |isbn=0824701615 |page=215}}</ref>。
===頻率合成===
在數位無線通訊系統（例如GSM、CDMA等）中，在傳輸時會用PLL針對本地振盪器進行上轉換（up-conversion），在接收時也會對本地振盪器進行{{le|數位下轉換|Digital down converter}}。大部份的行動電話中，此一機能已整合到單一的積體電路中，以減小行動電話的成本及體積。在基地站，因為訊號需要的高性能，需要用分立元件來達到所需的性能。GSM本地振盪器模組一般會用{{le|頻率合成器|frequency synthesizer}}積體電路及分立的共振腔壓控振盪器{{Citation needed|date=2021年4月}}。

==方塊圖==
[[File:PLL_generic_inline_optional_N.svg|center]]]]

鑒相器會比較兩個輸入信號，並產生和其相位差成正比的誤差信號，誤差信號會經過低通濾波，之後驅動壓控振盪器（VCO），以產生輸出相位。此輸出會透過回授迴路（可能再加上除頻器）再成為系統的回授輸入，因此形成[[负反馈|负反馈]]。若輸出相位偏移，誤差信號會增加，使壓控振盪器的相位往另一個方向變化，以減少相位誤差。因此輸出相位可以鎖定另一輸入信號（稱為參考信號）的相位{{citation needed|date=October 2017}}。

類比的鎖相迴路是由類比的鑒相器、低通濾波器以及壓控振盪器組成，形成负反馈的組態。數位的鎖相迴路則會有數位的鑒相器，也可能在參考信號、反馈路徑（或兩者都有）加上除頻器，讓PLL輸出的頻率可以維持為參考信號頻率的[[有理数|有理数]]。若將反馈路徑的除以''N''除頻器改為可程式化的[[吞脉冲计数器|吞脉冲计数器]]，也可以讓輸出信號的頻率是參考信號的非整數倍。

振盪器會產生週期性的輸出信號。假設一開始振盪器的頻率幾乎和參考信號相同，若振盪器的相位落後參考信號，鑒相器會增加振盪器的控制電壓，使其頻率加快。若振盪器的相位領先參考信號，鑒相器會降低振盪器的控制電壓，使其頻率減慢。因為一開始振盪器的頻率可能會和參考信號的頻率差很多。實務上的鑒相器也會回應頻率差，目的是增加可允許輸入的鎖定範圍。依應用的不同，可能會用壓控振盪器的輸出作為PLL系統的輸出，也可能是以給振盪器的控制信號作為系統輸出{{citation needed|date=2021年4月}}。
==組成==
===鑒相器===
{{Main|鑒相器}}

鑒相器（phase detector，簡稱PD）會產生對應二信號相位差的電壓。在鑒相器中，鑒相器的信號輸入分別是參考輸入，以及壓控振盪器（VCO）輸出的回授信號。鑒相器的輸出可以用來控制壓控振盪器，使二信號之間的相位差可以調整為定值，因此整個系統是負回授系統
<ref>{{Cite book|last1=Basab Bijoy Purkayastha|title=A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel|last2=Kandarpa Kumar Sarma|publisher=Springer (India) Pvt. Ltd. (Part of Springer Scinece+Business Media)|year=2015|isbn=978-81-322-2040-4|location=India|pages=94}}</ref>。

不同種類的鑒相器有不同的性能特性。

例如，[[混频器|混频器]]會產生諧波，因此會產生不希望出現的頻率邊帶，也稱為參考突波（reference spurs），若希望壓控振盪器（VCO）產生的是單一頻率的訊號，這就會增加設計的複雜性。在濾波器設計需求中，會因為這部份的濾波而降低捕獲範圍，或是拉長鎖定時間。在這些應用中會使用比較複雜的數位鑒相器，其輸出不會有嚴重的參考突波問題。而且在鎖波時，其輸入的穩態的相差會接近90度{{citation needed|date=2021年5月}}。

在鎖相迴路應用中，常需要知道鎖相迴路是否有失鎖（out of lock）的情形，比較複雜的數位鑒相器會有對應失鎖的輸出信號。

數位鎖相迴路中常會使用[[异或门|XOR 门]]當作簡易鑒相器。若對線路作一些簡單的修改，也可以用在類比鎖相迴路中。
===濾波器===
鎖相迴路濾波器（多半是[[低通濾波器|低通濾波器]]）一般會有兩種不同的功能。

第一個功能是決定迴路的動態特性（也稱為穩定性）。這是指迴路對擾動（例如參考頻率的變動、田回授除頻器的變化，或是啟動）的響應特性。常見的考量是迴路可以鎖定的範圍（pull-in範圍、鎖定範圍、捕獲範圍），迴路鎖定的速度（lock時間，lock-up時間或[[安定時間|安定時間]]）、{{le|阻尼係數|Damping factor|阻尼}}特性等。依應用的不同，濾波器可能會是以下幾種的一種或多種：單純的比例（P，增益或衰減量）、[[积分|积分]]（I，低通濾波器）、[[导数|导数]]（D，[[高通滤波器|高通滤波器]]）。迴路的參數常會用[[波德圖|波德圖]]及[[相位裕度|相位裕度]]進行檢驗。[[控制理论|控制理论]]中的常用概念（包括[[PID控制器|PID控制器]]）用設計此功能。

第二個功能是限制參考信號的頻率能量範圍（漣波），這是鑒相器輸出以及VCO控制輸入上的信號。此信號上若有不希望出現的頻率邊帶，即為參考突波（reference spurs）。

此模組的設計可能主要會是上述二個功能中的一個，也有可能是比較複雜的模組，設法達到上述二功能。常見的取捨可能是增加系統頻寬，但是會降低穩定值，或是加入阻尼使穩定性變好，但是降低系統反應速度，增加安定時間。上述的調整也會影響相位雜訊。

===振盪器===
{{Main|电子振荡器}}

所有的鎖相迴路都會有可以調整輸出頻率的振盪器，可以是由類比電路驅動的類比振荡器（類比鎖相迴路），或是像部份數位鎖相迴路（DPLL）的作法，使用[[數位類比轉換器|數位類比轉換器]]（D-A converter）。若是全數位鎖相迴路（ADPLL），會用純數位的振荡器{{citation needed|date=2021年5月}}。
===回授路徑以及除頻器===
[[File:Divide_4.svg|thumb]]

可以在PLL的振盪器和回授輸入之間加入除頻器，以進行{{le|頻率合成|Frequency synthesizer}}。在無線電發射器的應用中常會用到可程式的除頻器，因為可以用穩定、準確但昂貴的單一頻率[[石英晶体谐振器|石英晶体谐振器]]產生許多不同的頻率。

有些PLL在參考時脈和給鑒相器的參考輸入之間加入除頻器。若回授回路有除<math>N</math>的除頻器，而參考輸入有除<math>M</math>的除頻器，可以讓PLL的頻率為參考頻率的<math>N/M</math>倍。直接給鎖相迴路較低頻率的參考輸入似乎不難，不過有時參考頻率因為其他因素而受到限制，因此會改在參考時脈和給鑒相器的參考輸入之間加入除頻器。

乘頻率的PLL也可以用將电子振荡器的輸出鎖定在參考信號的''N''次諧波來實現。此時就不用單純的鑒相器，會用諧波混合器（harmonic mixer）。諧波混合器會將參考信號變成有許多諧波的脈衝序列，{{Efn|一般而言，參考弦波會驅動{{le|步進恢復二極體|step recovery diode}}產生脈衝序列。脈衝序列會驅動取樣率}}。VCO的輸出會大約調整到接近其中的一個諧波。因此，想要的諧波混合器輸出（表示''N''次諧波和VCO輸出的差異）落在濾波器通帶頻率範圍內。

回授迴路中也不一定只能用除頻器。回授迴路中也可以用乘頻器或頻率混合器。乘頻器會讓VCO的輸出是參考頻率的幾分之一。也可以是這些元件的組合。例如頻率混合器加上除頻器：這可以讓除頻器運作在很低的頻率，但不會影響迴路增益。

==建模==
===類比PLL的時域模型===
用類比乘法器作為鑒相器，使用線性濾波器的類比PLL，可以用以下方式來推導其方程式。令鑒相器的參考輸入為<math>f_1(\theta_1(t))</math>，VCO的輸出為<math>f_2(\theta_2(t))</math>，相位分別是<math>\theta_1(t)</math>和<math>\theta_2(t)</math>。<math>f_1(\theta) </math>和<math>f_2(\theta)</math>是各信號[[波形|波形]]的函數。則鑒相器的輸出<math>\varphi(t)</math>為

:<math>\varphi(t) = f_1(\theta_1(t)) f_2(\theta_2(t))</math>

VCO頻率會是VCO輸入的函數<math>g(t)</math>
:<math>\dot\theta_2(t) = \omega_2(t) =
\omega_\text{free} + g_v g(t)\,</math>
其中<math>g_v</math>為VCO的靈敏度，其單位為Hz / V，
<math>\omega_\text{free}</math>是VCO的自由運行頻率。

迴路濾波器可以用以下線性微分方程系統來表示
:<math>
\begin{array}{rcl}
   \dot x & = & Ax + b \varphi(t), \\
   g(t) & = & c^{*}x,
\end{array}
\quad
x(0) = x_0,
</math>

其中<math>\varphi(t)</math>是濾波器輸入
<math>g(t)</math>是輸波器輸出，<math>A</math>是
<math>n</math>維方陣，
<math>x \in \mathbb{C}^n,\quad b \in \mathbb{R}^n, \quad c \in
\mathbb{C}^n, \quad</math>. <math>x_0 \in \mathbb{C}^n</math>是濾波器的初始狀態。星號表示[[共轭转置|共轭转置]]。

因此PLL的系統如下
:<math>\begin{array}{rcl}
 \dot x &= &Ax + b f_1(\theta_1(t)) f_2(\theta_2(t)),\\
 \dot \theta_2 &= & \omega_\text{free} + g_v (c^{*}x) \\
\end{array}
\quad
x(0) = x_0, \quad \theta_2(0) = \theta_0.
</math>
其中<math>\theta_0</math>是初始的相位偏差量。
===類比PLL的相位域模型===
考慮PLL的參考輸入<math>f_1(\theta_1(t))</math>和VCO的輸出
<math>f_2(\theta_2(t))</math>是高頻訊號。
則針對任何片段可微的<math>2\pi</math>週期函數
<math>f_1(\theta)</math> and <math>f_2(\theta)</math>，存在一函數
<math>\varphi(\theta)</math>使得濾波器<math>G(t)</math>的輸出
:<math>\begin{array}{rcl}
 \dot x &= &Ax + b \varphi(\theta_1(t) - \theta_2(t)), \\
 G(t) &= &c^{*}x,
\end{array}
\quad
x(0) = x_0,
</math>
在相位域上漸近等於在時域模型中濾波器的輸出（<math>G(t)- g(t)</math>的差值，相對頻率而言很小）
<ref>{{cite journal
 | author = G. A. Leonov, N. V. Kuznetsov, M. V. Yuldashev, R. V. Yuldashev
 | year = 2012
 | title = Analytical method for computation of phase-detector characteristic
 | journal = IEEE Transactions on Circuits and Systems II: Express Briefs
 | volume = 59
 | issue = 10
 | pages = 633–637
 | url = http://www.math.spbu.ru/user/nk/PDF/2012-IEEE-TCAS-Phase-detector-characteristic-computation-PLL.pdf
 | last2 = Kuznetsov
 | last3 = Yuldashev
 | last4 = Yuldashev
 | doi = 10.1109/TCSII.2012.2213362
 | s2cid = 2405056
 | access-date = 2021-05-01
 | archive-date = 2021-01-20
 | archive-url = https://web.archive.org/web/20210120200957/https://www.math.spbu.ru/user/nk/PDF/2012-IEEE-TCAS-Phase-detector-characteristic-computation-PLL.pdf
 | dead-url = no
 }}</ref><ref>{{cite journal
 | author = N.V. Kuznetsov, G.A. Leonov, M.V. Yuldashev, R.V. Yuldashev
 | year = 2011
 | title = Analytical methods for computation of phase-detector characteristics and PLL design
 | journal = ISSCS 2011 – International Symposium on Signals, Circuits and Systems, Proceedings
 | pages = 7–10
 | doi = 10.1109/ISSCS.2011.5978639
 | last2 = Leonov
 | last3 = Yuldashev
 | last4 = Yuldashev
 | isbn = 978-1-61284-944-7
 | s2cid = 30208667
 | url = https://zenodo.org/record/889367
 | access-date = 2021-05-01
 | archive-date = 2021-02-26
 | archive-url = https://web.archive.org/web/20210226212915/https://zenodo.org/record/889367
 | dead-url = no
 }}</ref>。 
此處<math>\varphi(\theta)</math>是[[鑒相器特性函數|鑒相器特性函數]]。

相位差標示為<math>\theta_{\Delta}(t)</math>
:<math>\theta_{\Delta} = \theta_1(t) - \theta_2(t).</math>
則以下的[[动力系统|动力系统]]可以描述PLL的行為

:<math>\begin{array}{rcl}
 \dot x &= &Ax + b \varphi(\theta_{\Delta}),\\
 \dot \theta_{\Delta} &= & \omega_{\Delta} - g_v (c^{*}x). \\
\end{array}
\quad
x(0) = x_0, \quad \theta_{\Delta}(0) = \theta_{1}(0) - \theta_2(0).
</math>

此處<math>\omega_{\Delta} = \omega_1 - \omega_\text{free}</math>; <math>\omega_1</math> 是參考振盪器的頻率（假設<math>\omega_\text{free}</math>是定值）。
====舉例====
考慮弦波信號

:<math>f_1(\theta_1(t)) = A_1 \sin(\theta_1(t)), \quad f_2(\theta_2(t))
= A_2\cos(\theta_2(t))</math>

以及作為濾波器的單極點[[RC電路|RC電路]]。其時域模型如下

:<math>\begin{align}
 \dot x &= -\frac{1}{RC}x + \frac{1}{RC}
A_1A_2\sin(\theta_1(t)) \cos(\theta_2(t)),\\[6pt]
 \dot \theta_2 &= \omega_\text{free} + g_v (c^{*}x)
\end{align}
</math>

此信號的鑒相器特性等於<ref>A. J. Viterbi, ''Principles of Coherent Communication'', McGraw-Hill, New York, 1966</ref>

:<math>
 \varphi(\theta_1 - \theta_2) = \frac{A_1 A_2}{2}\sin(\theta_1 - \theta_2)
</math>

因此相位域模型如下

:<math>\begin{align}
 \dot x &= -\frac{1}{RC}x + \frac{1}{RC}\frac{A_1 A_2}{2}\sin(\theta_{\Delta}),\\[6pt]
 \dot \theta_{\Delta} &= \omega_{\Delta} - g_v (c^{*}x).
\end{align}
</math>

此系統方程式和單擺的數學方程式等效

:<math>
\begin{align}
x & = \frac{\dot\theta_2 - \omega_2}{g_v c^*} = \frac{\omega_1 - \dot\theta_{\Delta} - \omega_2}{g_v c^*},\\[6pt]
\dot x & = \frac{\ddot\theta_2}{g_v c^*},\\[6pt]
\theta_1 & = \omega_1 t + \Psi,\\[6pt]
\theta_{\Delta} & = \theta_1 -\theta_2,\\[6pt]
\dot\theta_{\Delta} & = \dot\theta_1 - \dot\theta_2 = \omega_1 - \dot\theta_2,\\[6pt]
& \frac{1}{g_v c^*}\ddot\theta_{\Delta} - \frac{1}{g_v c^* RC}\dot\theta_{\Delta} - \frac{A_1A_2}{2RC}\sin\theta_{\Delta} = \frac{\omega_2 - \omega_1}{g_v c^* RC}.
\end{align}
</math>

===線性化的相位域模型===
鎖相迴路也可以進行[[拉普拉斯变换|拉普拉斯变换]]，當做控制系統來分析。其迴路響應可以寫為下式：

:<math>\frac{\theta_o}{\theta_i} = \frac{K_p K_v F(s)} {s + K_p K_v F(s)}</math>

其中
* <math>\theta_o</math>是輸出相位，單位為[[弧度|弧度]]。
* <math>\theta_i</math>是輸入相位，單位為弧度。
* <math>K_p</math>是鑒相器增益，單位是[[伏特|V]]/[[弧度|rads]]
* <math>K_v</math>是壓控振盪器增益，單位是rads/V-s
* <math>F(s)</math>是迴路濾波器傳遞函數（無因次）

迴路中可以加入不同的迴路濾波器，以控制迴路特性。最簡單的濾波器是一個極點的[[RC電路|RC電路]]。其迴路傳遞函數如下

:<math>F(s) = \frac{1}{1 + s R C}</math>

迴路響應為：

:<math>\frac{\theta_o}{\theta_i} = \frac{\frac{K_p K_v}{R C}}{s^2 + \frac{s}{R C} + \frac{K_p K_v}{R C}}</math>

這是標準的[[諧振子|諧振子]]型式。其分母和以下的二階系統有關：

:<math>s^2 + 2 s \zeta \omega_n + \omega_n^2</math>

其中<math>\zeta</math>是[[阻尼比|阻尼比]]，<math>\omega_n</math>是迴路的[[自然頻率|自然頻率]]。

針對單極點的RC濾波器

:<math>\omega_n = \sqrt{\frac{K_p K_v}{R C}}</math>
:<math>\zeta = \frac{1}{2 \sqrt{K_p K_v R C}}</math>

迴路的自然頻率是量測迴路的響應時間，阻尼比則是和過沖和振鈴（ringing）有關。理想上，自然頻率越高越好，阻尼比應接近0.707（臨界阻尼）。不過針對單極點濾波器，自然頻率和阻尼比兩者無法個別獨立調整。考慮臨界阻尼

:<math>R C = \frac{1}{2 K_p K_v}</math>
:<math>\omega_c = K_p K_v \sqrt{2}</math>

另外一種比較有效的濾波器，[[超前－滯後濾波器|超前－滯後濾波器]]（lag-lead filter），其中有一個極點和一個零點，可以用二個電阻和一個電容實現，其傳遞函數為

:<math>F(s) = \frac{1+s C R_2}{1+s C (R_1+R_2)}</math>

此濾波器有二個時間常數

:<math>\tau_1 = C (R_1 + R_2)</math>
:<math>\tau_2 = C R_2</math>

自然頻率和阻尼比和時間常數的關係如下

:<math>\omega_n = \sqrt{\frac{K_p K_v}{\tau_1}}</math>
:<math>\zeta = \frac{1}{2 \omega_n \tau_1} + \frac{\omega_n \tau_2}{2}</math>

因此給定自然頻率和阻尼比，可以針算迴路濾波器的時間常數

:<math>\tau_1 = \frac{K_p K_v}{\omega_n^2}</math>
:<math>\tau_2 = \frac{2 \zeta}{\omega_n} - \frac{1}{K_p K_v}</math>

真實應用中的迴路濾波器設計會更複雜，可能會使用高階的濾波器去降低特定來源的相位雜訊（可以參考以下D Banerjee的參考資料）。
===用軟體實現數位鎖相迴路===
數位鎖相迴路可以用硬體來實現，例如用像是CMOS 4046的積體電路。不過微處理器的速度越來越快，因此若鎖相的頻率沒有到MHz的等級，這類的應用（例如精準的控制馬達速度）可以用軟體來實現鎖相迴路。用軟體實現數位鎖相迴路有幾個好處，對於反饋迴路的客製比比較簡單（包括參考信號和輸出信號的除頻、倍頻或頻率比例關係）。而且，軟體實現容易瞭解，也容易作實驗。以下是一個用MATLAB實現的數位[[鉴相器|鉴相器]]，這類的鉴相器強健性高，而且容易實現。
<syntaxhighlight lang="matlab">
% This example is written in MATLAB

% Initialize variables
vcofreq = zeros(1, numiterations);
ervec = zeros(1, numiterations);
% Keep track of last states of reference, signal, and error signal
qsig = 0; qref = 0; lref = 0; lsig = 0; lersig = 0;
phs = 0;
freq = 0;

% Loop filter constants (proportional and derivative)
% Currently powers of two to facilitate multiplication by shifts
prop = 1 / 128;
deriv = 64;

for it = 1:numiterations
    % Simulate a local oscillator using a 16-bit counter
    phs = mod(phs + floor(freq / 2 ^ 16), 2 ^ 16);
    ref = phs < 32768;
    % Get the next digital value (0 or 1) of the signal to track
    sig = tracksig(it);
    % Implement the phase-frequency detector
    rst = ~ (qsig & qref); % Reset the "flip-flop" of the phase-frequency
    % detector when both signal and reference are high
    qsig = (qsig | (sig & ~ lsig)) & rst; % Trigger signal flip-flop and leading edge of signal
    qref = (qref | (ref & ~ lref)) & rst; % Trigger reference flip-flop on leading edge of reference
    lref = ref; lsig = sig; % Store these values for next iteration (for edge detection)
    ersig = qref - qsig; % Compute the error signal (whether frequency should increase or decrease)
    % Error signal is given by one or the other flip flop signal
    % Implement a pole-zero filter by proportional and derivative input to frequency
    filtered_ersig = ersig + (ersig - lersig) * deriv;
    % Keep error signal for proportional output
    lersig = ersig;
    % Integrate VCO frequency using the error signal
    freq = freq - 2 ^ 16 * filtered_ersig * prop;
    % Frequency is tracked as a fixed-point binary fraction
    % Store the current VCO frequency
    vcofreq(1, it) = freq / 2 ^ 16;
    % Store the error signal to show whether signal or reference is higher frequency
    ervec(1, it) = ersig;
end
</syntaxhighlight>

在此例子中，假設<tt>tracksig</tt>陣列中有要追蹤的參考信號。振盪器是用計數器來實現，計數器的最高位元表示振盪器開啟或是關閉。程式模擬二個D型[[触发器|触发器]]，可以作為相位和頻率的比較器。不論參考信號或回授信號出現上緣時，對應的触发器會為高準位，當二個触发器都是高準位時，會將触发器重置。二個[[触发器|触发器]]中何者為高準位，表示參考信號領先回授信號或落後回授信號。誤差信號是這二個触发器值的差值。超前－滯後濾波器是用在濾波誤差信號中入誤差信號以及其導數所得。接下來要進行整合以找到其自然頻率。

在實務上，可以在鎖相迴路的回授中加入其他的動作。例如鎖相迴路是要實現倍頻器，則振盪信號可以先除頻，再和參考信號比較。

==相關條目==
* {{le|頻率鎖定迴路|Frequency-locked loop}}
* [[電荷泵鎖相迴路|電荷泵鎖相迴路]]
* {{le|載波恢復|Carrier recovery}}
<!--*  [[Circle_map|Circle map]] – A simple mathematical model of the phase-locked loop showing both mode-locking and chaotic behavior. -->
* {{le|科斯塔斯循環|Costas loop}}
* {{le|延遲鎖定迴路|Delay-locked loop}}（DLL）
* {{le|直接變換接收機|Direct conversion receiver}}
* [[直接数字合成|直接数字合成]]
* [[卡尔曼滤波|卡尔曼滤波]]
* {{le|多位元鎖相迴路|PLL multibit}}
* {{le|Shortt–Synchronome clock|Shortt–Synchronome clock}}：相位鎖定主單擺的單擺（約1921年）
* {{le|佛洛依德·加德納|Floyd M. Gardner}}：锁相迴路研究的專家，有提出電荷泵鎖相迴路猜想（Gardner's conjecture on charge-pump phase-locked loops），[[鎖定範圍|鎖定範圍]]問題（Gardner's problem on the lock-in range）也和他有關。
* {{le|威廉·伊根|William F. Egan}}，有提出對type II類比鎖相迴路鎖定範圍的猜想（Egan's conjecture on the pull-in range of type II APLL）

==註解==
{{Notelist}}

==參考資料==
{{reflist}}
==延伸閱讀==
{{Commons category|Phase-locked loops}}
*{{Citation
 |first= Dean
 |last= Banerjee
 |url= http://www.ti.com/tool/pll_book
 |title= PLL Performance, Simulation and Design Handbook
 |edition= 4th
 |year= 2006
 |publisher= [[National_Semiconductor|National Semiconductor]]
 |ref= none
 |access-date= 2012-12-04
 |archive-url= https://web.archive.org/web/20120902032009/http://www.ti.com/tool/pll_book
 |archive-date= 2012-09-02
 |url-status= dead
 }}.
*{{Citation
 |first= R. E.
 |last= Best
 |title= Phase-locked Loops: Design, Simulation and Applications
 |publisher= McGraw-Hill
 |year= 2003
 |isbn= 0-07-141201-8
 |ref=none}}
*{{Citation
 |first= Henri
 |last= de Bellescize
 |title= La réception Synchrone
 |journal= L'Onde Electrique
 |volume= 11
 |pages=230–240
 |date= June 1932
 |ref=none}}
*{{Citation
 |first= Richard C.
 |last= Dorf
 |title= The Electrical Engineering Handbook
 |publisher= CRC Press
 |location= Boca Raton
 |year= 1993
 |bibcode= 1993eeh..book.....D
 |isbn= 0-8493-0185-8
 |ref=none}}
*{{Citation
 |first= William F.
 |last=Egan
 |title= Phase-Lock Basics
 |publisher= John Wiley & Sons
 |year= 1998
 |ref=none}}. (provides useful Matlab scripts for simulation)
*{{Citation
 |first= William F.
 |last= Egan
 |title= Frequency Synthesis by Phase Lock
 |edition= 2nd
 |publisher= John Wiley and Sons
 |year= 2000
 |ref=none}}. (provides useful Matlab scripts for simulation)
*{{Citation
 |first= Floyd M.
 |last= Gardner
 |title= Phaselock Techniques
 |edition= 3rd
 |publisher= Wiley-Interscience
 |year= 2005
 |isbn= 978-0-471-43063-6 |ref=none}}
*{{Citation
 |first1= J.
 |last1= Klapper
 |first2= J. T.
 |last2= Frankle
 |title= Phase-Locked and Frequency-Feedback Systems
 |publisher= Academic Press
 |year= 1972
 |ref=none}}. (FM Demodulation)
*{{Citation
 |title= Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers
 |edition= 4g
 |first= Ken
 |last= Kundert
 |date= August 2006
 |publisher= Designer's Guide Consulting, Inc.
 |url= http://www.designers-guide.org/Analysis/PLLnoise+jitter.pdf
 |ref= none
 |accessdate= 2008-05-25
 |archive-date= 2008-05-09
 |archive-url= https://web.archive.org/web/20080509195145/http://www.designers-guide.org/Analysis/PLLnoise+jitter.pdf
 |dead-url= no
 }}
*{{Citation
 |first= Mingliang
 |last= Liu
 |title= Build a 1.5-V 2.4-GHz CMOS PLL
 |date= February 21, 2006
 |publisher= Wireless Net Design Line
 |url= http://www.wirelessnetdesignline.com/howto/180205535
 |ref= none
 |archive-url= https://web.archive.org/web/20100701082915/http://www.wirelessnetdesignline.com/howto/180205535
 |archive-date= July 1, 2010
 |url-status= dead
 }}. An article on designing a standard PLL IC for Bluetooth applications.
*{{Citation
 |first= Dan H.
 |last= Wolaver
 |title= Phase-Locked Loop Circuit Design
 |publisher= Prentice Hall
 |year= 1991
 |isbn= 0-13-662743-9
 |ref=none}}
==外部連結==
* [https://web.archive.org/web/20071014013436/http://www.national.com/appinfo/wireless/pll_designbook.html D.Banerjee, PLL Performance, Simulation and Design, Fourth Edition, Dog Ear Publishing, LLC, 2006.] 
* P.R. Gray et coll., Analysis and Design of Analog Integrated Circuits, Wiley, 2001.
* T.H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits, Second Edition, Cambridge University Press, 2003.
* B. Razavi, RF Microelectronics, Prentice Hall, 1998.
* K. Shu et E. Sánchez-Sinencio, CMOS PLL Synthesizers: Analysis and Design, Springer, 2004.
*[http://www.designers-guide.org/Analysis/PLLnoise+jitter.pdf Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers] {{Wayback|url=http://www.designers-guide.org/Analysis/PLLnoise+jitter.pdf |date=20080509195145 }} 
*[http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6-976High-Speed-Communication-Circuits-and-SystemsSpring2003/CourseHome/ MIT Open Course: 6.976 High Speed Communication Circuits and Systems, Spring 2003] {{Wayback|url=http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6-976High-Speed-Communication-Circuits-and-SystemsSpring2003/CourseHome/ |date=20081002052636 }} 
* [http://www.circuitsage.com/pll.html Circuit sage: Phase Locked Loop Design] {{Wayback|url=http://www.circuitsage.com/pll.html |date=20080516050357 }} 
* [http://www.delroy.com/PLL_dir/pll.htm Dennis Fischette's 1-Stop PLL Center] {{Wayback|url=http://www.delroy.com/PLL_dir/pll.htm |date=20080706055118 }} 
* [https://web.archive.org/web/20070125224435/http://www.analog.com/UploadedFiles/Application_Notes/494973545190600605APP_NOTE_FOX.pdf Ask the Applications Engineer - 30 - PLL Synthesizers]
* [https://web.archive.org/web/20060117152609/http://www.cadence.com/whitepapers/pllapp_note.pdf Jess Chen,“An introduction to the PLL library”, Cadence Design Systems document]
* [http://eesof.tm.agilent.com/applications/pll-b.html Agilent EEsof EDA Applications: Phase-Locked Loops] {{Wayback|url=http://eesof.tm.agilent.com/applications/pll-b.html |date=20080517081855 }} 
* [http://www.unilim.fr/theses/2009/sciences/2009limo4001/wang_b.pdf PhD thesis: Modeling and simulation techniques for the accurate verification of Integer-N PLLs]{{dead link|date=2018年5月 |bot=InternetArchiveBot |fix-attempted=yes }}
{{Authority control}}
[[Category:振荡器|Category:振荡器]]
[[Category:通信电路|Category:通信电路]]
[[Category:電子設計|Category:電子設計]]
[[Category:无线电电子学|Category:无线电电子学]]