# TD7

## Rappels

### Dépendances

Types de dépendances:

* contrôle
* données
	* RAW
	* WAR
	* WAW
	* mémoire:
		* lecture/écriture

```
R4 <- Mem[A] # RAW
R7 -> Mem[A]

add R1, R2, R2 # WAR
addi R2, R1, 7

add R1, R2, R2 # WAW
addi R1, R2, 7

R3 -> Mem[C] # dépendance mémoire
R7 -> Mem[D] # C = D? C chevauche D?
```

### Dans un bloc de base

* Au plus 1 dépendance RAW par registre source (2 maximum dans MIPS32)
* Au plus j dépendances WAR pour l'instruction $i_j$. Si k $\in [0, j-1]$ l'indice de la dernière l'instruction qui écrit dans le registre source de $i_j$ , au plus 
$j-k$ dépendances.
* Au plus 1 dépendance WAW (avec l'instruction précédente écrivant dans le registre

## Ex1. DAG, chemin critique et ordonnancement

### Q1. 

* Registre défini:
	* On remonte en notant les lectures, on s'arrête à la première redéfinition.
* Registre utilisé:
	* On remonte en s'arrêtant à la première écriture.

```asm
main:
	lw $4, 0($6)
	lw $2, 0($4)
	add $5, $14, $2
	ori $10, $6, 0
	sw $5, 0($10)
	lw $2, -12($10)
	addi $5, $2, 4
	bne $5, $2, $L5
	add $0, $0, $0    # BLOC 1
	
	lw $4, 0($6)
	lw $2, 0($7)
	add $5, $4, $2
	sw $5, 0($6)
	addiu $12, $8, 2
	addiu $7, $12, 1
	bne $7, $0, $L5
	add $0, $0, $0    # BLOC 2
	
	sub $6, $0, $5
	sll $6, $3, 4
	addiu $5, $6, -2
	sw $15, 12($7)
	sw $10, -4($6)    # BLOC 3

$L5:
	sub $8, $10, $15
	sll $10, $10, 4
	sw $8, 8($7)
	add $10, $8, $10
	sw $10, 12($7)
	jr $31
	add $0, $0, $0    # BLOC 4
```

### Q2.

Chemin critique: 1 2 3 6 7 8.

### Q4.

inst$_j$ sort au cycle t = max {cycle de sortie de inst$_{j-1}$ + 1, max(cycle de p + délai de la dépendance p vers inst$_j$)}
