Fitter report for BB_SYSTEM
Wed Nov 25 12:12:17 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 25 12:12:17 2020       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; BB_SYSTEM                                   ;
; Top-level Entity Name              ; BB_SYSTEM                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 591 / 22,320 ( 3 % )                        ;
;     Total combinational functions  ; 580 / 22,320 ( 3 % )                        ;
;     Dedicated logic registers      ; 266 / 22,320 ( 1 % )                        ;
; Total registers                    ; 266                                         ;
; Total pins                         ; 16 / 154 ( 10 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 2                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 890 ) ; 0.00 % ( 0 / 890 )         ; 0.00 % ( 0 / 890 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 890 ) ; 0.00 % ( 0 / 890 )         ; 0.00 % ( 0 / 890 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 880 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 591 / 22,320 ( 3 % ) ;
;     -- Combinational with no register       ; 325                  ;
;     -- Register only                        ; 11                   ;
;     -- Combinational with a register        ; 255                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 202                  ;
;     -- 3 input functions                    ; 110                  ;
;     -- <=2 input functions                  ; 268                  ;
;     -- Register only                        ; 11                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 423                  ;
;     -- arithmetic mode                      ; 157                  ;
;                                             ;                      ;
; Total registers*                            ; 266 / 23,018 ( 1 % ) ;
;     -- Dedicated logic registers            ; 266 / 22,320 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 51 / 1,395 ( 4 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 16 / 154 ( 10 % )    ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )       ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global signals                              ; 2                    ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0.5% / 0.5% / 0.6%   ;
; Peak interconnect usage (total/H/V)         ; 3.1% / 2.5% / 3.9%   ;
; Maximum fan-out                             ; 265                  ;
; Highest non-global fan-out                  ; 263                  ;
; Total fan-out                               ; 2698                 ;
; Average fan-out                             ; 3.00                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 591 / 22320 ( 3 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 325                 ; 0                              ;
;     -- Register only                        ; 11                  ; 0                              ;
;     -- Combinational with a register        ; 255                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 202                 ; 0                              ;
;     -- 3 input functions                    ; 110                 ; 0                              ;
;     -- <=2 input functions                  ; 268                 ; 0                              ;
;     -- Register only                        ; 11                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 423                 ; 0                              ;
;     -- arithmetic mode                      ; 157                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 266                 ; 0                              ;
;     -- Dedicated logic registers            ; 266 / 22320 ( 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 51 / 1395 ( 4 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 16                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2693                ; 5                              ;
;     -- Registered Connections               ; 888                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 0                              ;
;     -- Output Ports                         ; 11                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                             ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; BB_SYSTEM_CLOCK_50    ; R8    ; 3        ; 27           ; 0            ; 21           ; 266                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; BB_SYSTEM_LEFT_InLow  ; F9    ; 7        ; 34           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; BB_SYSTEM_RESET_InLow ; N15   ; 5        ; 53           ; 9            ; 14           ; 263                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; BB_SYSTEM_RIGHT_InLow ; E8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; BB_SYSTEM_START_InLow ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BB_SYSTEM_CLK_Out ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BB_SYSTEM_DIN_Out ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BB_SYSTEM_NCS_Out ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]            ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]            ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]            ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]            ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]            ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]            ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]            ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]            ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                    ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; BB_SYSTEM_LEFT_InLow    ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                    ; Use as regular IO        ; BB_SYSTEM_RIGHT_InLow   ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 24 ( 17 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; BB_SYSTEM_CLK_Out                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; BB_SYSTEM_NCS_Out                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; BB_SYSTEM_DIN_Out                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; BB_SYSTEM_RIGHT_InLow                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; BB_SYSTEM_LEFT_InLow                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; BB_SYSTEM_RESET_InLow                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; BB_SYSTEM_START_InLow                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; BB_SYSTEM_CLOCK_50                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+-------------------+------------------------+
; Pin Name          ; Reason                 ;
+-------------------+------------------------+
; LED[0]            ; Missing drive strength ;
; LED[1]            ; Missing drive strength ;
; LED[2]            ; Missing drive strength ;
; LED[3]            ; Missing drive strength ;
; LED[4]            ; Missing drive strength ;
; LED[5]            ; Missing drive strength ;
; LED[6]            ; Missing drive strength ;
; LED[7]            ; Missing drive strength ;
; BB_SYSTEM_DIN_Out ; Missing drive strength ;
; BB_SYSTEM_NCS_Out ; Missing drive strength ;
; BB_SYSTEM_CLK_Out ; Missing drive strength ;
+-------------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Entity Name                 ; Library Name ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |BB_SYSTEM                                                      ; 591 (0)     ; 266 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 16   ; 0            ; 325 (0)      ; 11 (0)            ; 255 (0)          ; |BB_SYSTEM                                                                                                       ; BB_SYSTEM                   ; work         ;
;    |CC_COMPARATOR_LEVEL:CC_COMPARATOR_LEVEL_u0|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |BB_SYSTEM|CC_COMPARATOR_LEVEL:CC_COMPARATOR_LEVEL_u0                                                            ; CC_COMPARATOR_LEVEL         ; work         ;
;    |CC_COMPARATOR_LOSE:CC_COMPARATOR_LOSE_u0|                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |BB_SYSTEM|CC_COMPARATOR_LOSE:CC_COMPARATOR_LOSE_u0                                                              ; CC_COMPARATOR_LOSE          ; work         ;
;    |CC_JOINER:CC_JOINER_u0|                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |BB_SYSTEM|CC_JOINER:CC_JOINER_u0                                                                                ; CC_JOINER                   ; work         ;
;    |CC_SELECTOR_SCREEN:CC_SELECTOR_SCREEN_u0|                   ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |BB_SYSTEM|CC_SELECTOR_SCREEN:CC_SELECTOR_SCREEN_u0                                                              ; CC_SELECTOR_SCREEN          ; work         ;
;    |CC_TRANSITION:CC_TRANSITION_u0|                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |BB_SYSTEM|CC_TRANSITION:CC_TRANSITION_u0                                                                        ; CC_TRANSITION               ; work         ;
;    |IMAGEN:IMG_u0|                                              ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |BB_SYSTEM|IMAGEN:IMG_u0                                                                                         ; IMAGEN                      ; work         ;
;    |SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|                       ; 28 (28)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0                                                                  ; SC_COUNTER_SCORE            ; work         ;
;    |SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|             ; 36 (36)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 27 (27)          ; |BB_SYSTEM|SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0                                                        ; SC_COUNTER_TRANSITION       ; work         ;
;    |SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|                 ; 60 (11)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (11)      ; 0 (0)             ; 22 (0)           ; |BB_SYSTEM|SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0                                                            ; SC_COUNTER_VELOCITY         ; work         ;
;       |SC_COUNTER_VEL1:SC_COUNTER_VEL1_u0|                      ; 25 (25)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 1 (1)            ; |BB_SYSTEM|SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL1:SC_COUNTER_VEL1_u0                         ; SC_COUNTER_VEL1             ; work         ;
;       |SC_COUNTER_VEL2:SC_COUNTER_VEL2_u0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |BB_SYSTEM|SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL2:SC_COUNTER_VEL2_u0                         ; SC_COUNTER_VEL2             ; work         ;
;       |SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|                      ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |BB_SYSTEM|SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0                         ; SC_COUNTER_VEL3             ; work         ;
;    |SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|       ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 5 (0)             ; 11 (0)           ; |BB_SYSTEM|SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0                                                  ; SC_GENERATOR_ENVIRONMENT    ; work         ;
;       |Random1:Random1_u0|                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |BB_SYSTEM|SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0                               ; Random1                     ; work         ;
;       |SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|        ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0 ; SC_STATEMACHINE_RANDOM      ; work         ;
;    |SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|         ; 64 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (0)           ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0                                                    ; SC_REGISTER_ENVIRONMENT     ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u0|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u1|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u2|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u3|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u4|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u5|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u6|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6                     ; SC_REGGENERAL               ; work         ;
;       |SC_REGGENERAL:SC_REGGENERAL_u7|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7                     ; SC_REGGENERAL               ; work         ;
;    |SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|                     ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (8)            ; |BB_SYSTEM|SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0                                                                ; SC_REGSHIFTER_CAR           ; work         ;
;    |SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |BB_SYSTEM|SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0                                                            ; SC_STATEMACHINE_CAR         ; work         ;
;    |SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0| ; 31 (31)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 16 (16)          ; |BB_SYSTEM|SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0                                            ; SC_STATEMACHINE_ENVIRONMENT ; work         ;
;    |SI_DEBOUNCE:DB_LEFT_u0|                                     ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |BB_SYSTEM|SI_DEBOUNCE:DB_LEFT_u0                                                                                ; SI_DEBOUNCE                 ; work         ;
;    |SI_DEBOUNCE:DB_RIGHT_u0|                                    ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |BB_SYSTEM|SI_DEBOUNCE:DB_RIGHT_u0                                                                               ; SI_DEBOUNCE                 ; work         ;
;    |SI_DEBOUNCE:DB_START_u0|                                    ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |BB_SYSTEM|SI_DEBOUNCE:DB_START_u0                                                                               ; SI_DEBOUNCE                 ; work         ;
;    |matrix_ctrl:MAXC_u0|                                        ; 133 (76)    ; 55 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (53)      ; 5 (0)             ; 50 (23)          ; |BB_SYSTEM|matrix_ctrl:MAXC_u0                                                                                   ; matrix_ctrl                 ; work         ;
;       |shift_reg_start_done:shift_reg_start_done_unit_0|        ; 57 (57)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 5 (5)             ; 27 (27)          ; |BB_SYSTEM|matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0                                  ; shift_reg_start_done        ; work         ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_DIN_Out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_NCS_Out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_CLK_Out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_CLOCK_50    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_RESET_InLow ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_LEFT_InLow  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_RIGHT_InLow ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BB_SYSTEM_START_InLow ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; BB_SYSTEM_CLOCK_50                                                                                                                  ;                   ;         ;
; BB_SYSTEM_RESET_InLow                                                                                                               ;                   ;         ;
;      - matrix_ctrl:MAXC_u0|clk_driver_reg~0                                                                                         ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|Trig_Register2                                                                                           ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[15]                                               ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[14]                                               ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[10]                                                                                            ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[10]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[10]                                                                                            ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[13]                                               ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[9]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[8]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[7]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[6]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[5]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[4]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[3]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[2]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[1]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|q_reg[0]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[9]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[8]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[7]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[6]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[5]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[4]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[3]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[2]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[1]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|q_reg[0]                                                                                              ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[9]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[8]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[7]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[6]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[5]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[4]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[3]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[2]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[1]                                                                                             ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|q_reg[0]                                                                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[12]                                               ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[11]                                               ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[10]                                               ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[9]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[8]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[3]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[2]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[1]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[0]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.UPDATE_FRAME_WAIT2FINISH                                                                       ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.SET_DECODE_MODE_WAIT2FINISH                                                                    ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.INTENSITY_WAIT2FINISH                                                                          ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.SET_SCAN_MODE_WAIT2FINISH                                                                      ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.DIS_SHUTDOWN_WAIT2FINISH                                                                       ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.DISPLAY_TEST_OFF_WAIT2FINISH                                                                   ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[0]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[1]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[2]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[3]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[4]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[5]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[6]                                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[7]                                                                           ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[0]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[1]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[2]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[3]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[4]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[5]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[6]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[7]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[8]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[9]                                              ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[10]                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[11]                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[12]                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[13]                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[14]                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[15]                                             ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|clk_driver_reg~2                                                                                         ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL2:SC_COUNTER_VEL2_u0|COUNTER_Register[23]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL2:SC_COUNTER_VEL2_u0|COUNTER_Register[24]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[4]                            ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[5]                            ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[6]                            ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[7]                            ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[8]                            ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[9]                            ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[10]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[11]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[12]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[13]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[14]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[15]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[16]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[17]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[18]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[19]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[20]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[21]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL3:SC_COUNTER_VEL3_u0|COUNTER_Register[22]                           ; 0                 ; 6       ;
;      - SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VEL1:SC_COUNTER_VEL1_u0|COUNTER_Register[25]                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[0]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[1]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[2]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[3]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[4]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[5]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[6]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[7]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[8]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[9]                                                           ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[10]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[11]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[12]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[13]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[14]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[15]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[16]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[17]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[18]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[19]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[20]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[21]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[22]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[23]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[24]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[25]                                                          ; 0                 ; 6       ;
;      - SC_COUNTER_TRANSITION:SC_COUNTER_TRANSITION_u0|COUNTER_Register[26]                                                          ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[4]                                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[7]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[6]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[5]                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[4]                                                ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_SHIFTDOWN_0                                  ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_SHIFTDOWN_02                                 ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_SHIFTDOWN_03                                 ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_RESET                                        ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.UPDATE_FRAME                                                                                   ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|cur_col_reg[3]                                                                                           ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|cur_col_reg[0]                                                                                           ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|cur_col_reg[2]                                                                                           ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|cur_col_reg[1]                                                                                           ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.SET_DECODE_MODE                                                                                ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.INTENSITY                                                                                      ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.SET_SCAN_MODE                                                                                  ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.DIS_SHUTDOWN                                                                                   ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.DISPLAY_TEST_OFF                                                                               ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|clk_driver_reg~1                                                                                         ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|clk_driver_reg~3                                                                                         ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[7]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[6]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[5]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[3]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[2]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[1]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Register[0]                                                                ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u0|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_READY1                                       ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_READY2                                       ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_READY3                                       ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_LOSE                                         ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_WIN                                          ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP                                                                                      ; 0                 ; 6       ;
;      - matrix_ctrl:MAXC_u0|state_reg.START                                                                                          ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_LEFT_0                                                             ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_START                                                              ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_RIGHT_0                                                            ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_RESET                                                              ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u1|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_SHIFTDOWN_1                                  ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_TRANSITION1                                  ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_SHIFTDOWN_12                                 ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_TRANSITION2                                  ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_SHIFTDOWN_13                                 ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_TRANSITION3                                  ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_TRANSITION                                   ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_READY                                                              ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u2|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|STATE_Register.STATE_START                                        ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_LEFT_1                                                             ; 0                 ; 6       ;
;      - SC_STATEMACHINE_CAR:SC_STATEMACHINE_CAR_u0|St_Register.St_RIGHT_1                                                            ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u3|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|DFF2~0                                                                                                ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|DFF2~0                                                                                               ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|DFF2~0                                                                                               ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u4|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_LEFT_u0|DFF1~0                                                                                                ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|DFF1~0                                                                                               ; 0                 ; 6       ;
;      - SI_DEBOUNCE:DB_START_u0|DFF1~0                                                                                               ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u5|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u6|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[7]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[6]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[5]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[4]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[3]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[2]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[1]                     ; 0                 ; 6       ;
;      - SC_REGISTER_ENVIRONMENT:SC_REGISTER_ENVIRONMENT_u0|SC_REGGENERAL:SC_REGGENERAL_u7|REGGENERAL_Register[0]                     ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_READY   ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[7]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[6]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[5]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[4]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[3]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[2]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[1]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|Random1:Random1_u0|random[0]                                            ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_START   ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_LEVEL1  ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_LEVEL00 ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_LEVEL0  ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_RESET   ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_LEVEL2  ; 0                 ; 6       ;
;      - SC_GENERATOR_ENVIRONMENT:SC_GENERATOR_ENVIRONMENT_u0|SC_STATEMACHINE_RANDOM:SC_STATEMACHINE_RANDOM_u0|St_Register.St_LEVEL3  ; 0                 ; 6       ;
; BB_SYSTEM_LEFT_InLow                                                                                                                ;                   ;         ;
;      - SI_DEBOUNCE:DB_LEFT_u0|DFF1~0                                                                                                ; 0                 ; 6       ;
; BB_SYSTEM_RIGHT_InLow                                                                                                               ;                   ;         ;
;      - SI_DEBOUNCE:DB_RIGHT_u0|DFF1~0                                                                                               ; 0                 ; 6       ;
; BB_SYSTEM_START_InLow                                                                                                               ;                   ;         ;
;      - SI_DEBOUNCE:DB_START_u0|DFF1~0                                                                                               ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; BB_SYSTEM_CLOCK_50                                                                 ; PIN_R8             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; BB_SYSTEM_CLOCK_50                                                                 ; PIN_R8             ; 265     ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; BB_SYSTEM_RESET_InLow                                                              ; PIN_N15            ; 263     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; SC_COUNTER_SCORE:SC_COUNTER_SCORE_u0|R_Register[1]~10                              ; LCCOMB_X31_Y17_N20 ; 72      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SC_COUNTER_VELOCITY:SC_COUNTER_VELOCITY_u0|SC_COUNTER_VELOCITY_COUNT_Out~9         ; LCCOMB_X31_Y15_N26 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SC_REGSHIFTER_CAR:SC_REGSHIFTER_CAR_u0|RegSHIFTER_Signal[7]~2                      ; LCCOMB_X36_Y17_N14 ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|WideOr11~0              ; LCCOMB_X31_Y17_N0  ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SC_STATEMACHINE_ENVIRONMENT:SC_STATEMACHINE_ENVIRONMENT_u0|WideOr12~0              ; LCCOMB_X34_Y17_N26 ; 27      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; matrix_ctrl:MAXC_u0|Trig_SignalPOS                                                 ; LCCOMB_X31_Y16_N0  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; matrix_ctrl:MAXC_u0|ctrl_sr[1]                                                     ; LCCOMB_X31_Y20_N24 ; 19      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|cnt_reg[0]~18 ; LCCOMB_X31_Y16_N6  ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; matrix_ctrl:MAXC_u0|shift_reg_start_done:shift_reg_start_done_unit_0|r_reg[15]~5   ; LCCOMB_X31_Y16_N2  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP                                            ; FF_X27_Y19_N29     ; 2       ; Latch enable              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; matrix_ctrl:MAXC_u0|state_reg~47                                                   ; LCCOMB_X27_Y19_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+-----------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                    ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BB_SYSTEM_CLOCK_50                      ; PIN_R8         ; 265     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP ; FF_X27_Y19_N29 ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 576 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 13 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 241 / 46,848 ( < 1 % ) ;
; Direct links          ; 172 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 342 / 24,624 ( 1 % )   ;
; R24 interconnects     ; 16 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 253 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.59) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 51) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 27                           ;
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 11                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.71) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 5                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.37) ; Number of LABs  (Total = 51) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 6                            ;
; 5                                               ; 1                            ;
; 6                                               ; 7                            ;
; 7                                               ; 6                            ;
; 8                                               ; 5                            ;
; 9                                               ; 5                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.71) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 4                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 3                            ;
; 8                                            ; 4                            ;
; 9                                            ; 7                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules             ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass            ; 16        ; 0            ; 16        ; 0            ; 0            ; 16        ; 16        ; 0            ; 16        ; 16        ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked       ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable    ; 0         ; 16           ; 0         ; 16           ; 16           ; 0         ; 0         ; 16           ; 0         ; 0         ; 16           ; 16           ; 16           ; 16           ; 11           ; 16           ; 16           ; 11           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_DIN_Out     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_NCS_Out     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_CLK_Out     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_CLOCK_50    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_RESET_InLow ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_LEFT_InLow  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_RIGHT_InLow ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BB_SYSTEM_START_InLow ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE22F17C6 for design "BB_SYSTEM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'BB_SYSTEM.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch matrix_ctrl:MAXC_u0|ctrl_sr[0] is being clocked by matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 BB_SYSTEM_CLOCK_50
Info (176353): Automatically promoted node BB_SYSTEM_CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.v Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/rtl/max7219_ctrl.v Line: 135
Info (176353): Automatically promoted node matrix_ctrl:MAXC_u0|state_reg.MAIN_LOOP  File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/rtl/max7219_ctrl.v Line: 135
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node matrix_ctrl:MAXC_u0|Selector2~0 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/rtl/max7219_ctrl.v Line: 158
        Info (176357): Destination node matrix_ctrl:MAXC_u0|Selector26~0 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/rtl/max7219_ctrl.v Line: 158
        Info (176357): Destination node matrix_ctrl:MAXC_u0|Selector28~0 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/rtl/max7219_ctrl.v Line: 158
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 5 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin BB_SYSTEM_CLOCK_50 uses I/O standard 3.3-V LVTTL at R8 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.v Line: 35
    Info (169178): Pin BB_SYSTEM_RESET_InLow uses I/O standard 3.3-V LVTTL at N15 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.v Line: 36
    Info (169178): Pin BB_SYSTEM_LEFT_InLow uses I/O standard 3.3-V LVTTL at F9 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.v Line: 39
    Info (169178): Pin BB_SYSTEM_RIGHT_InLow uses I/O standard 3.3-V LVTTL at E8 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.v Line: 38
    Info (169178): Pin BB_SYSTEM_START_InLow uses I/O standard 3.3-V LVTTL at N16 File: D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.v Line: 37
Info (144001): Generated suppressed messages file D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1152 megabytes
    Info: Processing ended: Wed Nov 25 12:12:18 2020
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Projects/Proyectos Quartus/PRJ01_ROADFIGHTER/BB_SYSTEM.fit.smsg.


