{"patent_id": "10-2021-0171478", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0079468", "출원번호": "10-2021-0171478", "발명의 명칭": "칩 상호연결 방법, 상호연결 소자 및 패키지 형성 방법", "출원인": "상하이 이부 세미컨덕터 컴퍼니 리미티드", "발명자": "웨이핑 리"}}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "칩 상호연결 방법에 있어서,상부 표면에 접촉면이 제2 범프보다 작은 복수의 제1 범프가 형성된 제1 칩과 상부 표면에 복수의 제2 범프가형성된 제2 칩을 캐리어 표면에 설치하는 단계; 및상기 복수의 제1 범프에 본딩되기 위한 복수의 제1 패드 및 상기 복수의 제2 범프에 본딩되기 위한 복수의 제2패드가 일측 표면에 형성된 상호연결 소자를 상기 제1 칩과 상기 제2 칩의 일부 상부 표면에 부착하는 단계를포함하며,상기 상호연결 소자의 복수의 상기 제1 패드를 복수의 상기 제1 범프에 정렬시켜 본딩함으로써, 상기 상호연결소자의 복수의 상기 제2 패드가 상기 제2 칩의 복수의 상기 제2 범프에 자기정렬되어 본딩되도록 하는 것을 특징으로 하는, 칩 상호연결 방법."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 칩의 복수의 상기 제1 범프는 복수의 고밀도 범프이고, 상기 제2 칩의 복수의 상기 제2 범프는 복수의저밀도 범프인 것을 특징으로 하는, 방법."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,각 그룹의 칩에 포함된 상기 제1 칩이 상기 상호연결 소자를 통해 상기 제2 칩에 전기적으로 연결될 수 있도록,상기 상호연결 소자의 복수의 상기 제1 패드와 복수의 상기 제2 패드 사이에 팬아웃 회로를 형성하는 것을 특징으로 하는, 방법."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중의 어느 한 항에 있어서,상기 상호연결 소자는 수직 상호연결 관통 비아를 구비하는 상호연결 소자로 형성되는 것을 특징으로 하는, 방법."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 내지 제3항 중의 어느 한 항에 있어서,상기 상호연결 소자는 수동 소자 또는 능동 소자로 형성되는 것을 특징으로 하는, 방법."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "상호연결 소자에 있어서,상기 상호연결 소자의 일측 표면에 제1 칩에 본딩되기 위한 복수의 제1 패드와 제2 칩에 본딩되기 위한 복수의제2 패드가 형성되고;상기 상호연결 소자의 상기 복수의 제1 패드와 상기 복수의 제2 패드 사이에 상기 복수의 제1 패드와 상기 복수의 제2 패드 사이의 전기적인 연결을 구현하기 위한 팬아웃 회로가 형성되는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2022-0079468-3-제6항에 있어서,상기 상호연결 소자는 수직 상호연결 관통 비아를 구비한 상호연결 소자로 형성되는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 상호연결 소자는 수동 소자 또는 능동 소자로 형성되는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제6항에 있어서,상기 상호연결 소자는 실리콘(Si), 탄화규소(SiC), 비소화 갈륨(GaAs), 질화 갈륨(GaN) 중의 하나 이상을 포함하는 반도체 소재를 채택하는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제6항에 있어서,상기 상호연결 소자는 유리, 세라믹 중의 하나 이상을 포함하는 무기재료를 채택하는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제6항에 있어서,상기 상호연결 소자는 인쇄회로기판(PCB), 몰드 기판(EMC), 연성회로기판 중의 하나 이상을 포함하는 패키지 기판 소재를 채택하는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제6항에 있어서,상기 상호연결 소자는 구리, 알루미늄 중의 하나 이상을 포함하는 금속 기판 소재를 채택하는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제6항에 있어서,상기 상호연결 소자는 부가적으로 집적회로, 미세전자기계시스템(MEMS), 광전자소자 및 수동소자(IPD)의 기능을갖는 것을 특징으로 하는, 상호연결 소자."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "패키지 형성 방법에 있어서,캐리어 및, 각각 적어도 제1 칩과 제2 칩을 포함하는 적어도 한 그룹의 칩을 제공하는 단계; 각 그룹의 칩에 포함된, 상부 표면에 제1 범프를 구비한 상기 제1 칩과 상부 표면에 제2 범프를 구비한 상기 제2 칩을 정면이 위를 향하도록 상기 캐리어 표면에 설치하는 단계; 제1항 내지 제5항 중의 어느 한 항에 따른 방법을 이용하여 각 그룹의 칩에 포함된 상기 제1 칩이 상기 상호연결 소자를 통해 상기 제2 칩에 전기적으로 연결될 수 있도록, 상호연결 소자를 각 그룹의 칩에 포함된 상기 제1칩과 상기 제2 칩의 일부 상부 표면에 부착하는 단계; 상기 제1 칩과 상기 제2 칩의 주위에 몰딩층을 형성하여, 상기 제1 칩, 상기 제2 칩과 상기 상호연결 소자가 몰딩층 내에 감입되도록 하는 단계; 상기 몰딩층의 캐리어에서 먼 일측 표면에 대해 박화 처리를 수행하여, 상기 제1 칩의 상기 제1 범프와 상기 제공개특허 10-2022-0079468-4-2 칩의 제2 범프를 노출시키는 단계; 상기 몰딩층의 상기 제1 범프와 상기 제2 범프가 노출된 일측 표면에 제3 범프를 형성하는 단계; 및, 상기 캐리어를 제거하는 단계를 포함하는 것을 특징으로 하는, 패키지 형성 방법."}
{"patent_id": "10-2021-0171478", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,칩 그룹의 수량은 1보다 크며, 상기 방법은, 캐리어를 제거한 후, 형성된 상기 패키지에 대해 절단을 수행하여, 복수의 유닛 패키지를 획득하는 단계를 더포함하며, 각 유닛 패키지는 한 그룹의 칩을 포함하는 것을 특징으로 하는, 패키지 형성 방법."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 칩 상호연결 방법, 상호연결 소자 및 패키지 형성 방법을 제공하며, 상기 칩 상호연결 방법은, 상부 표면에 접촉면이 제2 범프보다 작은 복수의 제1 범프가 형성된 제1 칩과 상부 표면에 복수의 제2 범프가 형성된 제2 칩을 캐리어 표면에 설치하는 단계; 복수의 제1 범프에 본딩되기 위한 복수의 제1 패드 및 복수의 제2 범프 에 본딩되기 위한 복수의 제2 패드가 일측 표면에 형성된 상호연결 소자를 제1 칩과 제2 칩의 일부 상부 표면에 부착하는 단계를 포함하며, 여기서 상호연결 소자의 복수의 제1 패드를 복수의 제1 범프에 정렬시켜 본딩함으로 써, 상호연결 소자의 복수의 제2 패드와 복수의 제2 범프의 자기정렬 본딩을 구현한다. 상기 방법을 이용하여, 오차로 인해 정렬 본딩이 어려운 문제를 피할 수 있다."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 분야에 속하며, 구체적으로는 칩 상호연결 방법, 상호연결 소자 및 패키지 형성 방법에 관한 것이다."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "본 부분은 청구항에 진술된 본 발명의 실시방식에 대해 배경 또는 맥락을 제공하기 위한 것이다. 여기에 기술된 내용이 본 부분에 포함되었다고 해서 종래 기술로 인정되는 것은 아니다. 인공지능 시대가 도래함에 따라, 반도체 집적회로의 발전은 기능은 갈수록 많아지고 계산속도는 갈수록 빨라지 는 추세이다. \"무어의 법칙\"으로 인해, 단순히 대형 칩의 SOC 집적으로 이러한 발전 추세를 충족시킨다면, 회로 설계의 난이도는 점점 더 높아지고, 제조비용은 더욱 비싸질 것이 틀림없다. 보다 실제적인 해결방안은 복수의 소형 칩의 이종 집적화 기술을 이용하여 기능을 집적시키는 목적을 완수하는 것이다. 이를 바탕으로, 현재 하이 엔드 패키징의 중요 임무는 고효율, 고밀도 멀티칩 상호연결 기술을 발전시키는 것이며, 베어칩 사이의 직접적 인 연결을 통해 칩의 물리계층 기능 블록을 형성하여, 대형 칩의 SOC 집적을 대체함으로써, 저비용 및 높은 자 유도를 구현하면서도 동일한 기능성을 갖추도록 하는 것이다. 종래의 멀티칩 상호연결 기술에서는 반도체 칩의 패키징 과정 중의 실장 오차가 불가피하게 존재하므로, 멀티칩 과 상호연결 소자 간의 정렬 본딩을 구현하기 어렵다."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "상기 종래 기술에 존재하는 문제점에 대해, 칩 상호연결 방법, 상호연결 소자 및 패키지 형성방법을 제안하며, 이러한 방법, 소자 및 패키지를 이용하여 상기 문제를 해결할 수 있다."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명은 이하 방안을 제공한다. 첫 번째 측면으로, 칩 상호연결 방법을 제공하며, 이는 상부 표면에 접촉면이 제2 범프보다 작은 복수의 제1 범 프가 형성된 제1 칩과 상부 표면에 복수의 제2 범프가 형성된 제2 칩을 캐리어 표면에 설치하는 단계; 복수의 제1 범프에 본딩되기 위한 복수의 제1 패드 및 복수의 제2 범프에 본딩되기 위한 복수의 제2 패드가 일측 표면 에 형성된 상호연결 소자를 제1 칩과 제2 칩의 일부 상부 표면에 부착하는 단계를 포함하며, 여기서 상호연결 소자의 복수의 제1 패드를 복수의 제1 범프에 정렬시켜 본딩함으로써, 상호연결 소자의 복수의 제2 패드와 복수 의 제2 범프의 자기정렬(self alignment) 본딩을 구현한다. 일부 가능한 실시방식에서, 제1 칩의 복수의 제1 범프는 복수의 고밀도 범프이고, 제2 칩의 복수의 제2 범프는 복수의 저밀도 범프이다. 일부 가능한 실시방식에서, 각 그룹의 칩에 포함된 제1 칩이 상호연결 소자를 통해 제2 칩에 전기적으로 연결될 수 있도록, 상호연결 소자의 복수의 제1 패드와 복수의 제2 패드 사이에 팬아웃 회로를 형성한다. 일부 가능한 실시방식에서, 상호연결 소자는 수직 상호연결 관통 비아를 구비한 상호연결 소자로 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 수동소자 또는 능동소자로 형성된다. 두 번째 측면으로, 일측 표면에 제1 칩에 본딩되기 위한 복수의 제1 패드와 제2 칩에 본딩되기 위한 복수의 제2 패드가 형성된 상호연결 소자를 제공하며; 상호연결 소자의 복수의 제1 패드와 복수의 제2 패드 사이에, 복수의 제1 패드와 복수의 제2 패드 사이의 전기적인 연결을 구현하기 위한 팬아웃 회로가 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 수직 상호연결 관통 비아를 구비한 상호연결 소자로 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 수동소자 또는 능동소자로 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 실리콘(Si), 탄화규소(SiC), 비소화 갈륨(GaAs), 질화 갈륨(GaN) 중의 하나 이상을 포함하는 반도체 소재를 채택한다. 일부 가능한 실시방식에서, 상호연결 소자는 유리, 세라믹 중의 하나 이상을 포함하는 무기재료를 채택한다. 일부 가능한 실시방식에서, 상호연결 소자는 인쇄회로기판(PCB), 몰드 기판(EMC), 연성회로기판 중의 하나 이상 을 포함하는 패키지 기판 소재를 채택한다. 일부 가능한 실시방식에서, 상호연결 소자는 구리, 알루미늄 중의 하나 이상을 포함하는 금속 기판 소재를 채택 한다. 일부 가능한 실시방식에서, 상호연결 소자는 부가적으로 집적회로, 미세전자기계시스템(MEMS), 광전자 소자 및 수동 소자(IPD)의 기능을 갖는다. 세 번째 측면으로, 패키지 형성 방법을 제공하며, 이는 캐리어 및, 각각 적어도 제1 칩과 제2 칩을 포함하는 적 어도 한 그룹의 칩을 제공하는 단계; 각 그룹의 칩에 포함된, 상부 표면에 제1 범프를 구비한 제1 칩과 상부 표 면에 제2 범프를 구비한 제2 칩을 정면이 위를 향하도록 캐리어 표면에 설치하는 단계; 첫 번째 측면의 방법을 이용하여 각 그룹의 칩에 포함된 제1 칩이 상호연결 소자를 통해 제2 칩에 전기적으로 연결될 수 있도록, 상호 연결 소자를 각 그룹의 칩에 포함된 제1 칩과 제2 칩의 일부 상부 표면에 부착하는 단계; 제1 칩과 제2 칩의 주 위에 몰딩층을 형성하여, 제1 칩, 제2 칩과 상호연결 소자가 몰딩층 내에 감입되도록 하는 단계; 몰딩층의 캐리 어에서 먼 일측 표면에 박화 처리를 수행하여, 제1 칩의 제1 범프와 제2 칩의 제2 범프를 노출시키는 단계; 몰 딩층의 제1 범프와 제2 범프가 노출된 일측 표면에 제3 범프를 형성하는 단계; 및, 캐리어를 제거하는 단계를 포함한다. 일부 가능한 실시방식에서, 칩 그룹의 수량은 1보다 크며, 방법은 캐리어를 제거한 후, 형성된 패키지에 대해 절단을 수행하여, 복수의 유닛 패키지를 획득하는 단계를 더 포함하며, 각 유닛 패키지는 한 그룹의 칩을 포함 한다."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 출원의 실시예는 상기 적어도 하나의 기술방안을 적용하여 다음과 같은 유익한 효과를 얻을 수 있다: 반도체 칩을 패키징하는 과정에서, 실장 오차가 불가피하게 존재한다는 것을 이해할 수 있다. 본 실시예에서, 제2 범프 는 더 큰 접촉 면적으로 인해 더 큰 오차 허용 공간을 지니므로, 먼저 제1 범프와 제1 패드를 정확하게 정렬시 켜 본딩함으로써, 이를 통해 상호연결 소자의 복수의 제2 패드가 더 큰 오차 허용 공간을 지닌 복수의 제2 범프 로 자기정렬되어 본딩되도록 할 수 있으며, 오차로 인해 정렬 본딩이 어려운 문제를 피할 수 있다. 상기 설명은 단지 본 발명의 기술수단을 보다 명확하게 이해하고 명세서의 내용에 따라 실시할 수 있도록 본 발 명의 기술방안에 대해 개략적으로 기술한 것에 불과하다는 점을 이해하여야 한다. 본 발명의 상기 및 기타 목적, 특징과 장점이 더욱 명확하고 쉽게 이해될 수 있도록, 이하 본 발명의 구체적인 실시방식을 특별히 예시 를 들어 설명한다."}
{"patent_id": "10-2021-0171478", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 첨부도면을 참조하여 본 공개의 예시적 실시예를 보다 상세히 기술하고자 한다. 비록 도면에서 본 공개의 예시적인 실시예를 나타내었으나, 각종 형식으로 본 공개를 구현할 수 있으므로 여기에 기술된 실시예로 한정해 서는 안됨을 이해하여야 한다. 반대로, 이러한 실시예는 단지 본 공개를 보다 철저히 이해할 수 있도록 하고, 또한 본 공개의 범위를 당업계의 기술자에게 완벽하게 전달하기 위한 것에 불과하다. 이하 공개 내용은 본 발명의 상이한 특징을 구현하기 위한 다양한 상이한 실시예 또는 구현예를 제공한다. 이하 본 발명을 단순화하기 위하여 어셈블리와 배치의 구체적인 구현예를 기술한다. 물론, 이는 단지 구현예일뿐이며, 본 발명을 제한하고자 하는 것이 아니다. 예를 들어, 이하 기재에서, 상호연결 소자를 제1 칩과 제2 칩의 상부 표면에 부착하는 단계는 제1 칩, 제2 칩과 상호연결 소자를 직접 접촉 시켜 형성되는 실시예를 포함할 수도 있고, 제1 칩, 제2 칩과 상호연결 소자 사이에 별도의 부재를 형성하여, 제1 칩, 제2 칩과 상호연결 소자가 직접적으로 접촉되지 않도록 하는 실시예를 포함할 수도 있다. 또한, 본 발명은 각 실시예에서 부호 및/또는 문자 부호를 반복적으로 참고할 수 있다. 상기 반복은 단순성 및 명확성의 목적을 위한 것이며, 또한 그 자체는 논의되는 각 실시예 및/또는 구성 간의 관계를 나타내 는 것이 아니다. 이해하여야 할 점은, \"포함하다\" 또는 \"구비하다\" 등의 용어는 본 명세서에 공개된 특징, 숫자, 단계, 행위, 부 재, 부분 또는 이들의 조합이 존재한다는 것을 지시하기 위한 것이지, 하나 또는 복수의 기타 특징, 숫자, 단계, 행위, 부재, 부분 또는 이들의 조합이 존재할 가능성을 배제하고자 하는 것이 아니다. 또한, 설명의 편의를 위하여, \"~의 아래\", \"~하부에\", \"하부\", \"~의 위에\", \"상부\" 등 공간 상대적인 용어를 사 용하여 도시된 바와 같은 하나의 소자 또는 부재와 다른(또는 다른 일부) 소자 또는 부재의 관계를 기술할 수 있다. 도시된 방위 이외에, 공간 상대적 용어는 소자를 사용하거나 조작 시의 상이한 방위를 포함하기 위한 것 이다. 소자는 기타 방식으로 방향을 정할 수 있으며(90도 회전 또는 다른 방위에서), 본문에서 사용되는 공간 상대적인 기술용어 역시 상응하게 해석될 수 있다. 또한 충돌이 없는 한, 본 발명 중의 실시예 및 실시예 중의 특징은 서로 조합 가능하다는 점을 더 설명해둔다. 이하 첨부도면을 참조하고 실시예를 결합하여 본 발명에 대해 상세히 설명한다. 도 1은 본 출원의 일 실시예에 따른 패키지 형성 방법의 흐름 설명도이다. 도 1에 도시된 바와 같이, 상기 방법은 단계 101 내지 102를 포함한다. 단계 101: 제1 칩과 제2 칩을 캐리어 표면에 설치하는 단계. 도 2a를 참조하면, 미리 설계해 놓은 사전 설정 칩 간격 또는 사전 설정 칩 배치 위치에 따라 제1 칩과 제2 칩의 정면이 위를 향하도록 하여 캐리어의 표면에 설치할 수 있다. 제1 칩의 상부 표면은 제1 범프 를 구비하고, 제2 칩의 상부 표면은 제2 범프를 구비한다. 범프는 칩 핀(chip pin)이라고도 칭할 수 있으며, 칩 핀을 구비한 측 표면을 칩의 정면이라 칭하고, 정면과 반대되는 측의 표면을 배면이라 칭한다. 예를 들어, 일부 실시예에서, 제1 범프와 제2 범프는 전도성 소재로 제작되는 솔더 범프로 형성될 수 있으며, 전도성 소재는 Cu, Ag, Au 등 또는 이들의 합금을 포함할 수도 있고, 기타 소재를 포함할 수도 있다. 예를 들어, 일부 실시예에서, 예컨대 패키징 기기와 같은 자동화 기기를 사용하거나 또는 수동으로 2개 또는 복 수의 칩을 캐리어에 연결할 수 있다. 일부 실시예에서, 접착 필름(미도시) 또는 칩 부착 필름(die attach film)(미도시)을 사용하여 제1 칩과 제2 칩의 배면을 캐리어의 임의의 일 측면에 결합시킴으로써, 제1 칩과 제2 칩의 정면이 캐리어에서 먼 바깥쪽으로 보여지게 할 수 있으며, 반도체 패키지에서, 이를 페이스 업(face-up)이라고도 칭한다.도 3a를 참조하면, 제1 칩과 제2 칩의 평면도(top view)이다. 본 실시예에서, 제1 칩과 제2 칩 은 캐리어 표면에 간격을 두고 나란히 배열되며, 제1 칩의 제1 가장자리 영역과 제2 칩의 제2 가장자리 영 역은 제1 칩과 제2 칩 사이의 간극의 양측에 분포된다. 제1 칩의 제1 가장자리 영역은 복수의 제1 범프(2 1)를 포함하고, 제2 칩의 제2 가장자리 영역은 복수의 제2 범프를 포함한다. 여기서, 제1 범프의 접촉 면은 제2 범프의 접촉면보다 작다. 반도체 칩의 패키징 과정에서, 실장 오차가 불가피하게 존재한다는 것을 이해할 수 있을 것이다. 단계 101에서, 제1 칩과 제2 칩을 캐리어의 일측 표면에 실장 시, 일정 정도의 실장 간격 오차가 발생할 수 있다. 예를 들어, 제1 칩과 제2 칩 사이의 실제 칩 간격은 사전에 설계된 사전 설정 칩 간격보다 가깝거나 멀 수 있다. 또한 예를 들어, 사전에 설계된 칩 배치 위치는 제1 칩과 제2 칩이 나란히 평행하게 배치되도 록 하는 것이나, 실제 배치 과정에서, 제1 칩과 제2 칩은 완전히 평행하게 배치될 수 있는 것이 아니라 각도의 오차가 존재한다. 칩 배치 과정에서 이러한 실장 오차는 피하기 어렵다. 단계 102: 상호연결 소자를 제1 칩과 제2 칩의 일부 상부 표면에 부착하는 단계. 도 3b를 참조하면, 상호연결 소자의 일측 표면에 복수의 제1 패드와 복수의 제2 패드가 형성된다. 복수의 제1 패드는 제1 칩 상부 표면에 형성된 복수의 제1 범프에 본딩되기 위한 것이 고, 복수의 제2 패드는 제2 칩 상부 표면에 형성된 복수의 제2 범프에 본딩되기 위한 것이다. 본 실시예에서, 상호연결 소자는 제1 칩과 제2 칩 사이의 간격을 가로질러 제1 칩의 제1 가장자리 영역과 제2 칩의 제2 가장자리 영역 상부에 부착되기 위한 것이다. 상호연결 소자의 일측 표면에 분포되는 복수의 제1 패드는 제1 가장자리 영역에 포함되는 복수의 제1 범프와 서로 본딩되기 위한 것이고, 분포되는 복수의 제2 패드는 제2 가장자리 영역에 포함되는 복수의 제2 범프와 서로 본딩되기 위한 것이다. 상 호연결 소자 중의 복수의 제1 패드와 복수의 제2 패드의 패드 위치는 미리 설정된 칩 배치 위치 및 제1 칩, 제2 칩 상의 범프 분포 위치에 의해 결정된다는 점을 이해하여야 한다. 예를 들어, 칩 설계 시 확정된 제1 칩과 제2 칩 사이의 칩 간격이 비교적 넓을 경우, 도 3a에 도시된 제1 칩과 제2 칩(1 2)은 설계된 비교적 넓은 칩 간격에 따라 배치해야 하고, 도 3b에 도시된 상호연결 소자 역시 마찬가지로 더 넓게 설계되어야 한다. 구체적으로, 상호연결 소자 중 제1 패드 영역과 제2 패드 영역 사이의 폭이 더 넓다. 다시 말해, 이상적인 상황에서, 즉 상기 실장 오차가 없는 경우, 상호연결 소자는 제1 칩과 제2 칩의 상부에 부착될 수 있으며, 상호연결 소자 중의 복수의 제1 패드와 복수의 제2 패드가 제1 칩과 제2 칩 상부의 대응되는 범프에 동시에 정확하게 본딩될 수 있다. 단계 101에서, 실장 오차를 피하기 어렵기 때문에, 본 실시예에서 상호연결 소자를 제1 칩과 제2 칩 의 상부 표면에 부착하는 구체적인 실장 단계는, 상호연결 소자의 복수의 제1 패드를 복수의 제1 범프 에 정렬시켜 본딩함으로써, 상호연결 소자의 복수의 제2 패드가 제2 칩의 복수의 제2 범프에 자기 정렬되어 본딩되도록 하는 것이다. 다시 말해, 이미 정렬되어 본딩된 복수의 제1 범프와 제1 패드를 참고 기준으로 삼아, 상호연결 소자의 복수의 제2 패드는 소자 자체의 장력에 따라 복수의 제2 범프로 자기정렬되어 본딩된다. 도 3c를 참조하면, 본 실시예에서, 먼저 제1 범프와 제1 패드를 정확하게 정렬시킴으로써, 제1 범프 와 제1 패드 사이의 정렬 본딩을 구현할 수 있으며, 상호연결 소자의 복수의 제1 패드와 복수의 제1 범프가 서로 본딩된 후에는 상호연결 소자의 실제 배치 위치가 이미 확정되게 된다. 이때 제2 범프(2 2)는 접촉 면적이 더 크므로 더 큰 오차 허용 공간을 지니며, 상호연결 소자 자체의 장력에 따라, 복수의 제2 패드가 더 큰 오차 허용 공간을 지닌 복수의 제2 범프로 자기정렬되어 본딩될 수 있다. 따라서, 복수 의 제1 범프와 복수의 제1 패드 사이의 정렬 본딩, 및 복수의 제2 범프와 복수의 제2 패드 사이의 자기정렬 본딩을 구현할 수 있어, 오차로 인해 정렬 본딩이 어려운 문제를 피할 수 있다. 일부 실시방안에서, 제1 범프와 제1 패드는 동일하거나 유사한 형상, 크기의 접촉면을 가질 수 있어, 제1 범프와 제1 패드 사이의 정확한 정렬을 용이하게 할 수 있고, 제1 범프와 제1 패드 사이 의 정렬 오차로 인해 제2 범프와 제2 패드 사이에 추가로 발생되는 정렬 오차의 증가를 피하거나 감소 시킬 수 있다. 일부 실시방식에서, 도 3a를 참조하면, 제1 칩의 복수의 제1 범프는 복수의 고밀도 범프이고, 제2 칩 의 복수의 제2 범프는 복수의 저밀도 범프이다. 따라서, 고밀도 제1 범프와 제1 패드는 정렬 본딩을 구현할 수 있는 반면, 저밀도 제1 범프는 접촉 면적이 더 크기 때문에 더욱 큰 오차 허용 공간을 지니므로, 오차로 인해 정렬 본딩이 어려운 문제를 피할 수 있다. 일부 실시방식에서, 도 3b를 참조하면, 상호연결 소자의 복수의 제1 패드와 복수의 제2 패드 사 이에 팬아웃(fan-out) 회로가 형성되며, 팬아웃 회로는 연결되는 한 그룹의 제1 패드와 제2 패드 사 이를 전기적으로 연결시켜, 상호연결 소자가 제1 칩과 제2 칩에 부착된 후, 제1 칩이 상호연결 소자를 통해 제2 칩에 전기적으로 연결될 수 있도록 하기 위한 것이다. 일부 다른 실시방식에서, 상호연결 소자의 복수의 제1 패드와 복수의 제2 패드 사이는 다른 임의 의 유형의 상호연결 회로를 형성할 수도 있으며, 상기 상호연결 회로가 어느 하나 또는 복수의 제1 패드와 어느 하나 또는 복수의 제2 패드 사이의 전기적인 연결을 구현할 수 있기만 하면 된다. 일부 실시방식에서, 제1 패드의 접촉면은 제2 패드의 접촉면보다 작다. 따라서, 제2 패드는 접 촉 면적이 더 크기 때문에 더 큰 오차 허용 공간을 지니며, 제1 패드와 제1 범프가 정렬되어 본딩된 후, 상호연결 소자의 더 큰 오차 허용 공간을 지닌 복수의 제2 패드는 더 큰 오차 허용 공간을 지닌 복수의 제2 범프로 자기정렬되어 본딩될 수 있어, 오차 허용도가 더욱 향상된다. 본 출원의 실시예는 상호연결 소자를 더 제공하며, 도 3b는 상기 상호연결 소자의 구조 설명도이다. 도 3을 참조하면, 상기 상호연결 소자의 일측 표면에 복수의 제1 패드와 복수의 제2 패드가 형성 되며, 여기서, 복수의 제1 패드는 제1 칩에 본딩되기 위한 것이고, 복수의 제2 패드는 제2 칩에 본딩 되기 위한 것이며; 상호연결 소자의 복수의 제1 패드와 복수의 제2 패드 사이에 복수의 제1 패드 와 복수의 제2 패드 사이의 전기적인 연결을 구현하기 위한 팬아웃 회로가 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 수직 상호연결 관통 비아를 구비한 상호연결 소자로 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 수동 소자 또는 능동 소자로 형성된다. 일부 가능한 실시방식에서, 상호연결 소자는 실리콘(Si), 탄화규소(SiC), 비소화 갈륨(GaAs), 질화 갈륨(GaN) 중의 하나 이상을 포함하는 반도체 소재를 채택한다. 일부 가능한 실시방식에서, 상호연결 소자는 유리, 세라믹 중의 하나 이상을 포함하는 무기재료를 채택한다. 일부 가능한 실시방식에서, 상호연결 소자는 인쇄회로기판(PCB), 몰드 기판(EMC), 연성회로기판 중의 하나 이상 을 포함하는 패키지 기판 소재를 채택한다. 일부 가능한 실시방식에서, 상호연결 소자는 구리, 알루미늄 중의 하나 이상을 포함하는 금속 기판 소재를 채택 한다. 일부 가능한 실시방식에서, 상호연결 소자는 부가적으로 집적회로, 미세전자기계시스템(MEMS), 광전자 소자 및 수동 소자(IPD)의 기능을 갖는다. 본 출원의 실시예는 패키지 형성 방법을 더 제공하며, 도 2a-도2e는 본 출원 의 일 실시예의 과정 중의 중간 단계의 단면 설명도이다. 상기 방법은, 캐리어 및 적어도 제1 칩과 제2 칩을 포함하는 적어도 한 그룹의 칩을 제공하는 단계; 도 2a를 참조하면, 각 그룹의 칩에 포함된, 상부 표면에 제1 범프를 구비한 제1 칩과 상부 표면 에 제2 범프를 구비한 제2 칩을 정면이 위를 향하도록 캐리어의 표면에 설치하는 단계; 상기 실시 예와 같은 방법을 이용하여 각 그룹의 칩에 포함된 제1 칩이 상호연결 소자를 통해 제2 칩에 전기 적으로 연결될 수 있도록 상호연결 소자를 각 그룹의 칩에 포함된 제1 칩과 제2 칩의 일부 상부 표 면에 부착하는 단계; 도 2b를 참조하면, 제1 칩과 제2 칩의 주위에 몰딩층을 형성하여, 제1 칩 , 제2 칩과 상호연결 소자가 몰딩층 내에 감입되도록 하는 단계; 도 2c를 참조하면, 몰딩층 의 캐리어에서 먼 일측 표면에 대해 박화 처리를 수행하여, 제1 칩의 제1 범프와 제2 칩의 제2 범프를 노출시키는 단계; 도 2d를 참조하면, 몰딩층의 제1 범프와 제2 범프가 노출된 일측 표면에 제3 범프를 형성하는 단계; 및 도 2e를 참조하면, 캐리어를 제거하는 단계를 포함한다. 일 가능한 실시방식에서, 상기 칩 그룹의 수량은 1보다 크며, 방법은 캐리어를 제거한 후, 형성된 패키지에 대해 절단을 수행하여 복수의 유닛 패키지를 획득하는 단계를 더 포함하며, 여기서 각 유닛 패키지는 한 그룹의 칩을 포함한다. 이에 따라 대규모 패키징을 구현할 수 있다. 본 출원의 실시예가 제공하는 칩 상호연결 방법과 상호연결 소자는 칩 스택 형식의 반도체 패키지에도 마찬가 지로 응용될 수 있다. 예를 들어, 도 4를 참조하면, 캐리어와 다층 칩을 제공할 수 있으며; 도 4를 참조하면, 제1 층의 칩에 포함된 제1 칩과 제2 칩을 정면이 위를 향하도록 캐리어의 표면에 실장할 수 있 고; 도 1에 도시된 칩 상호연결 방법을 이용하여 제1 층의 칩에 포함된 제1 칩이 상호연결 소자를 통해 제2 칩에 전기적으로 연결될 수 있도록, 상호연결 소자를 제1 층의 칩에 포함된 제1 칩과 제2 칩 의 일부 상부 표면에 부착하며; 제2 층의 칩에 포함된 제3 칩과 제4 칩을 정면이 위를 향하도록 제 1 칩과 제2 칩의 상부 표면에 실장하고, 상호연결 소자의 양측에 분포시킨 후, 도 1에 도시된 칩 상호연결 방법을 이용하여, 제2 층의 칩에 포함된 제3 칩이 상호연결 소자를 통해 제4 칩에 전기적 으로 연결될 수 있도록, 상호연결 소자를 제2 층의 칩에 포함된 제3 칩과 제4 칩의 일부 상부 표면 에 부착함과 동시에, 상호연결 소자에 연결할 수 있다. 상호연결 소자(13, 16)를 통해, 제1 층의 칩에 포함 된 제1 칩, 제2 칩 및 제2 층의 칩에 포함된 제3 칩, 제4 칩 모두 전기적인 연결을 구현할 수 있으며, 이에 따라, 상호연결 소자를 이용한 다층 칩 간의 전기적인 연결을 구현할 수 있다. 비록 일부 구체적인 실시방식을 참고하여 본 발명의 정신과 원리를 기술하였으나, 본 발명은 공개된 구체적인 실시방식에 한정되지 않고, 각 측면에 대한 구분 역시 이익을 위해 이러한 측면 중의 특징을 조합할 수 없음을 의미하는 것이 아니며, 이러한 구분은 단지 표현의 편의를 위한 것임을 이해하여야 한다. 본 발명의 취지는 첨 부된 청구항의 정신과 범위 내에 포함되는 각종 수정과 등가의 배치를 포괄하고자 하는데 있다."}
{"patent_id": "10-2021-0171478", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하 예시적인 실시예의 상세한 설명을 통해, 당업계의 보통의 기술자라면 본문의 상기 장점과 이점 및 기타 장 점과 이점을 명백히 이해하게 될 것이다. 도면은 단지 실시예를 예시적으로 나타내기 위한 목적일 뿐이며, 본 발명을 제한하는 것으로 여겨서는 안 된다. 또한 전체 도면에서, 동일한 부호는 동일한 부재를 나타낸다. 도면에서, 도 1은 본 발명의 일 실시예에 따른 반도체 패키지 형성 방법의 흐름도이다. 도 2a 내지 도 2e는 본 발명의 일 실시예에 따라 패키지를 형성하는 과정 중의 중간 단계의 단면 설명도이다. 도 3a 내지 도 3c는 본 발명의 다른 일 실시예에 따라 칩을 상호 연결하는 과정 중의 설명도이다. 도 4는 본 발명의 일 실시예에 따른 상호연결 소자를 사용하는 적층된 칩 패키지의 구조 설명도이다. 도면에서, 동일하거나 대응되는 부호는 동일하거나 또는 대응되는 부분을 나타낸다."}
