# ğŸ’¡ Proyecto OSS CAD con Docker + VS Code

Este entorno te permite compilar automÃ¡ticamente cÃ³digo VHDL o verilog para una FPGA iCE40HX4K usando herramientas libres como Yosys, GHDL y NextPNR, sin tener que instalar linux en tu sistema.

---

## âš™ï¸ Requisitos

Antes de empezar, necesitÃ¡s tener instalado:

- ğŸ³ [**Docker Desktop**](https://www.docker.com/products/docker-desktop/)
- ğŸ’» [**Visual Studio Code**](https://code.visualstudio.com/)
- ğŸ“¦ ExtensiÃ³n de VS Code: **Dev Containers**  
  (Buscar en el marketplace como: `ms-vscode-remote.remote-containers`)
  
- :floppy_disk: [**Programador de lattice**](https://www.latticesemi.com/view_document?document_id=54451)

---

## ğŸš€ CÃ³mo usar el entorno

1. **ClonÃ¡ este repositorio**

   ```bash
   git clone https://github.com/Fresita-codificadora/Proyecto_Final_DOME.git
   ```

2. **AbrÃ­ la carpeta desde VS Code**

3. **Cuando VS Code detecte el contenedor, hacÃ© clic en**:  
   `Reopen in Container` (Reabrir en contenedor)

   si no aparece apreta ctrl+p y en los comandos `Reopen in Container`

5. **Â¡Listo! Ya estÃ¡s dentro del entorno**.
6. **Ahora te recomiendo instalarte dentro del entorno unas extenciones**
   - :pager: **VHDL** (Buscar en el marketplace como: `puorc.awesome-vhdl`)
   - :vhs:  **TerosHDL**(Buscar en el marketplace como: `teros-technology.teroshdl`)
   - :cd: **Verilog-HDL**(Buscar en el marketplace como: `mshr-h.veriloghdl`)
---

## ğŸ“ Estructura del proyecto

| Carpeta       | Contenido                                        |
|---------------|--------------------------------------------------|
| `src/`        | Tu cÃ³digo fuente VHDL o Verilog                 |
| `constraints/`| Archivos `.pcf` con las restricciones del pinout |
| `output/`     | AquÃ­ se genera el archivo `.bin` final           |

---

## ğŸ› ï¸ CÃ³mo compilar

### ğŸ”˜ Paso 1: Ejecutar la tarea de compilaciÃ³n

En VS Code, presionÃ¡ `Ctrl+Shift+P` y elegÃ­:

- `Run Task > Compilar VHDL` â€” para proyectos en VHDL
- `Run Task > Compilar Verilog` â€” para proyectos en Verilog

ğŸ§  Te va a preguntar:

- El **nombre del mÃ³dulo top** (sin extensiÃ³n)
- El **archivo `.pcf`** correspondiente (sin `.pcf`)

-**importante el nombre del archivo debe coincidir con el nombre del entity**
### ğŸ“¦ Resultado

El binario resultante se guarda como:

```
output/mi_modulo.bin
```

---

## â¬†ï¸ Paso 2: Subir el binario a la FPGA

Una vez compilado, podÃ©s usar tu programador preferido.
te recomiendo 
ğŸ‘‰ [**Programador de lattice**](https://www.latticesemi.com/view_document?document_id=54451)

si no el programador oficial IceStorm, descargalo desde:

ğŸ“¥ [https://github.com/cliffordwolf/icestorm](https://github.com/cliffordwolf/icestorm)

> Si usÃ¡s otra herramienta como `iceprog`, `openFPGALoader` o similar, podÃ©s adaptarlo a tu flujo.

---

## ğŸ“Œ Licencia

MIT License â€“ libre de usar y modificar.
