# 01｜Introduction / 序論

---

## 1.1 背景 / Background
- 半導体の微細化 (Scaling) は 0.18 µm を超えて進み、現在は 5 nm 以下の領域に到達。  
- しかし、微細化の限界に伴い **新しい計算パラダイム** が求められている。  
- その一つが **量子コンピューティング** であり、シリコン量子ドットは **CMOS互換性の高い有力候補**。  

---

## 1.2 研究課題 / Research Problem
- 量子ドットは nm オーダーの閉じ込めが必要だが、  
  実験的には **0.18 µm CMOS プロセスでも電子閉じ込め構造が形成可能**と報告されている。  
- ただし、以下の課題が残されている：  
  - CMOS標準プロセスを用いた場合の **量子ドット形成の再現性**  
  - 低温における **電気的特性（Coulombブロッケード等）の評価**  
  - **量子デバイスと古典回路の橋渡し**となる設計手法の確立  

---

## 1.3 研究目的 / Research Objective
本研究の目的は、  
- **0.18 µm CMOS ゲートパターン**を利用してシリコン量子ドットを形成し、  
- その **電気的特性**を低温で評価することにある。  

これにより、**量産可能なCMOSプロセスでの量子デバイス実現性**を明らかにする。  

---

## 1.4 本論文の構成 / Organization of This Work
- **Chapter 2｜Design** : CMOSゲートレイアウト設計  
- **Chapter 3｜Measurement** : Cryo測定またはTCAD/回路シミュレーション  
- **Chapter 4｜Results** : 電気的特性（I–V, Coulomb振動）の結果  
- **Chapter 5｜Discussion** : CMOS互換性・量子アクセラレータへの展望  
- **Chapter 6｜Conclusion** : まとめと将来課題  

---
