## Problem 1: xnor_xor Module

‡∏ß‡∏á‡∏à‡∏£‡∏ô‡∏µ‡πâ‡πÄ‡∏õ‡πá‡∏ô Combinational Logic Circuit
‡πÑ‡∏°‡πà‡∏°‡∏µ memory ‡πÅ‡∏•‡∏∞‡∏ú‡∏•‡∏•‡∏±‡∏û‡∏ò‡πå‡∏Ç‡∏∂‡πâ‡∏ô‡∏Å‡∏±‡∏ö‡∏Ñ‡πà‡∏≤ input ‡∏ì ‡∏Ç‡∏ì‡∏∞‡∏ô‡∏±‡πâ‡∏ô‡πÄ‡∏ó‡πà‡∏≤‡∏ô‡∏±‡πâ‡∏ô

## 1Ô∏è‚É£ Basic Syntax: module / input / output / assign

```verilog
  module xnor_xor (
    input  wire in1,
    input  wire in2,
    input  wire in3,
    output wire out
);
```

**‡∏≠‡∏ò‡∏¥‡∏ö‡∏≤‡∏¢‡∏ó‡∏µ‡∏•‡∏∞‡∏™‡πà‡∏ß‡∏ô**

* `module xnor_xor (...)` 
  ‡∏Ñ‡∏∑‡∏≠‡∏Å‡∏≤‡∏£‡∏õ‡∏£‡∏∞‡∏Å‡∏≤‡∏®‡∏ä‡∏∑‡πà‡∏≠‡πÇ‡∏°‡∏î‡∏π‡∏• (‡πÄ‡∏´‡∏°‡∏∑‡∏≠‡∏ô‡∏ä‡∏∑‡πà‡∏≠‡∏ü‡∏±‡∏á‡∏Å‡πå‡∏ä‡∏±‡∏ô)

* `input wire in1, in2, in3`
  ‡∏Ñ‡∏∑‡∏≠‡∏™‡∏±‡∏ç‡∏ç‡∏≤‡∏ì‡∏≠‡∏¥‡∏ô‡∏û‡∏∏‡∏ï‡∏Ç‡∏≠‡∏á‡∏ß‡∏á‡∏à‡∏£ ‡πÄ‡∏õ‡πá‡∏ô‡∏ä‡∏ô‡∏¥‡∏î `wire` ‡πÄ‡∏û‡∏£‡∏≤‡∏∞‡πÄ‡∏õ‡πá‡∏ô combinational logic

* `output wire out`
  ‡∏Ñ‡∏∑‡∏≠‡πÄ‡∏≠‡∏≤‡∏ï‡πå‡∏û‡∏∏‡∏ï‡∏Ç‡∏≠‡∏á‡∏ß‡∏á‡∏à‡∏£
  ‡πÉ‡∏ä‡πâ `wire` ‡πÄ‡∏ä‡πà‡∏ô‡∏Å‡∏±‡∏ô ‡πÄ‡∏û‡∏£‡∏≤‡∏∞‡∏Ñ‡∏≥‡∏ô‡∏ß‡∏ì‡∏à‡∏≤‡∏Å logic gate

## 2Ô∏è‚É£ ‡πÅ‡∏õ‡∏•‡∏á‡∏£‡∏π‡∏õ‡∏ß‡∏á‡∏à‡∏£‡πÄ‡∏õ‡πá‡∏ô ASCII Diagram

‡∏à‡∏≤‡∏Å‡∏£‡∏π‡∏õ (XNOR ‡∏Å‡πà‡∏≠‡∏ô ‡πÅ‡∏•‡πâ‡∏ß‡πÄ‡∏≠‡∏≤‡πÑ‡∏õ XOR ‡∏Å‡∏±‡∏ö in3)
‡∏™‡∏≤‡∏°‡∏≤‡∏£‡∏ñ‡∏≠‡∏ò‡∏¥‡∏ö‡∏≤‡∏¢‡πÄ‡∏õ‡πá‡∏ô ASCII ‡πÑ‡∏î‡πâ‡∏î‡∏±‡∏á‡∏ô‡∏µ‡πâ
```

   in1 ----\
            XNOR ----\
   in2 ----/          \
                        XOR ---- out
   in3 ----------------/
```

‡∏´‡∏£‡∏∑‡∏≠‡πÄ‡∏Ç‡∏µ‡∏¢‡∏ô‡πÄ‡∏õ‡πá‡∏ô‡∏Ç‡∏±‡πâ‡∏ô‡∏ï‡∏≠‡∏ô‡∏Ç‡∏≠‡∏á‡∏™‡∏±‡∏ç‡∏ç‡∏≤‡∏ì

```
step1 = in1 XNOR in2
step2 = step1 XOR in3
```

## 3Ô∏è‚É£ ‡∏≠‡∏ò‡∏¥‡∏ö‡∏≤‡∏¢‡πÇ‡∏Ñ‡πâ‡∏î‡∏ó‡∏µ‡πà‡∏ï‡πâ‡∏≠‡∏á‡∏ó‡∏≥ (‡∏´‡∏±‡∏ß‡πÉ‡∏à‡∏Ç‡∏≠‡∏á‡πÇ‡∏à‡∏ó‡∏¢‡πå)

```
assign out = ~(in1 ^ in2) ^ in3;
```

‡πÄ‡∏£‡∏≤‡∏à‡∏∞‡πÅ‡∏¢‡∏Å‡∏≠‡∏ò‡∏¥‡∏ö‡∏≤‡∏¢ **‡∏à‡∏≤‡∏Å‡∏ã‡πâ‡∏≤‡∏¢‡πÑ‡∏õ‡∏Ç‡∏ß‡∏≤**

üîπ (1) `in1 ^ in2` ‚Üí XOR

- ‡πÄ‡∏Ñ‡∏£‡∏∑‡πà‡∏≠‡∏á‡∏´‡∏°‡∏≤‡∏¢ `^` ‡∏Ñ‡∏∑‡∏≠ XOR
- ‡∏ú‡∏•‡∏•‡∏±‡∏û‡∏ò‡πå‡πÄ‡∏õ‡πá‡∏ô 1 ‡πÄ‡∏°‡∏∑‡πà‡∏≠‡∏Ñ‡πà‡∏≤ ‡∏ï‡πà‡∏≤‡∏á‡∏Å‡∏±‡∏ô

|in1|	in2|	in1 ^ in2
| ---- | ---- | ---- |
|0	|0	|0
|0	|1	|1
|1	|0	|1
|1	|1	|0

üîπ (2) `~(in1 ^ in2)` ‚Üí **XNOR**

- ~ ‡∏Ñ‡∏∑‡∏≠ NOT
- ‡πÄ‡∏°‡∏∑‡πà‡∏≠‡πÄ‡∏≠‡∏≤ NOT ‡∏°‡∏≤‡∏Ñ‡∏£‡∏≠‡∏ö XOR ‚Üí ‡∏Å‡∏•‡∏≤‡∏¢‡πÄ‡∏õ‡πá‡∏ô **XNOR**

|in1	|in2	|~(in1 ^ in2)
| ---- | ---- | ---- |
|0	|0	|1
|0	|1	|0
|1	|0	|0
|1	|1	|1

üìå **‡∏ï‡∏£‡∏á‡∏ô‡∏µ‡πâ‡∏ï‡∏£‡∏á‡∏Å‡∏±‡∏ö XNOR gate ‡πÉ‡∏ô‡∏£‡∏π‡∏õ‡∏ß‡∏á‡∏à‡∏£**

üîπ (3) `~(in1 ^ in2) ^ in3` ‚Üí XOR ‡∏Å‡∏±‡∏ö in3

- ‡∏ô‡∏≥‡∏ú‡∏•‡∏à‡∏≤‡∏Å XNOR ‡∏°‡∏≤‡∏Å XOR ‡∏Å‡∏±‡∏ö `in3`
- ‡πÄ‡∏õ‡πá‡∏ô logic gate ‡∏ï‡∏±‡∏ß‡∏™‡∏∏‡∏î‡∏ó‡πâ‡∏≤‡∏¢‡∏Å‡πà‡∏≠‡∏ô‡∏≠‡∏≠‡∏Å `out`

‡πÄ‡∏Ç‡∏µ‡∏¢‡∏ô‡πÄ‡∏õ‡πá‡∏ô‡∏•‡∏≥‡∏î‡∏±‡∏ö‡∏Ñ‡∏ß‡∏≤‡∏°‡∏Ñ‡∏¥‡∏î‡πÑ‡∏î‡πâ‡∏ß‡πà‡∏≤

```
temp = ~(in1 ^ in2);  // XNOR
out  = temp ^ in3;   // XOR
```

## 4Ô∏è‚É£ ‡πÇ‡∏Ñ‡πâ‡∏î‡∏™‡∏°‡∏ö‡∏π‡∏£‡∏ì‡πå‡∏Ç‡∏≠‡∏á‡πÇ‡∏°‡∏î‡∏π‡∏•
```
module xnor_xor (
    input  wire in1,
    input  wire in2,
    input  wire in3,
    output wire out
);

    // XNOR ‡∏£‡∏∞‡∏´‡∏ß‡πà‡∏≤‡∏á in1 ‡πÅ‡∏•‡∏∞ in2 ‡πÅ‡∏•‡πâ‡∏ß‡∏ô‡∏≥‡πÑ‡∏õ XOR ‡∏Å‡∏±‡∏ö in3
    assign out = ~(in1 ^ in2) ^ in3;

endmodule
```

