TimeQuest Timing Analyzer report for top
Wed Dec 10 13:54:16 2025
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'state.IDLE'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'state.IDLE'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Recovery Transfers
 44. Removal Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; state.IDLE ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.IDLE } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.46 MHz ; 39.46 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -24.562 ; -2269.557     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.346 ; -0.346        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.181 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.332 ; -52.456       ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk        ; -1.631 ; -237.477         ;
; state.IDLE ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                  ;
+---------+----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -24.562 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.283      ; 25.883     ;
; -24.503 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.266      ; 25.807     ;
; -24.344 ; reg:regX|Sint[3]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 25.380     ;
; -24.305 ; reg:regX|Sint[0]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 25.341     ;
; -24.264 ; reg:regX|Sint[1]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 25.300     ;
; -24.181 ; reg:regX|Sint[2]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 25.217     ;
; -24.162 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.254      ; 25.454     ;
; -24.116 ; reg:regA|Sint[9]~37  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.288      ; 25.442     ;
; -24.115 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.255      ; 25.408     ;
; -24.101 ; reg:regX|Sint[7]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 25.137     ;
; -24.050 ; reg:regA|Sint[3]~13  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.255      ; 25.343     ;
; -24.009 ; reg:regA|Sint[5]~21  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.267      ; 25.314     ;
; -23.998 ; reg:regX|Sint[4]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 25.034     ;
; -23.925 ; reg:regX|Sint[5]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.961     ;
; -23.906 ; reg:regX|Sint[8]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.942     ;
; -23.863 ; reg:regA|Sint[16]~65 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.295      ; 25.196     ;
; -23.840 ; reg:regX|Sint[6]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.876     ;
; -23.786 ; reg:regA|Sint[6]~25  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.257      ; 25.081     ;
; -23.714 ; reg:regA|Sint[7]~29  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.256      ; 25.008     ;
; -23.706 ; reg:regA|Sint[10]~41 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.291      ; 25.035     ;
; -23.672 ; reg:regX|Sint[11]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.708     ;
; -23.671 ; reg:regA|Sint[15]~61 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.295      ; 25.004     ;
; -23.613 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.930     ;
; -23.554 ; reg:regA|Sint[8]~33  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.255      ; 24.847     ;
; -23.554 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.854     ;
; -23.512 ; reg:regA|Sint[14]~57 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.295      ; 24.845     ;
; -23.509 ; reg:regX|Sint[13]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.545     ;
; -23.504 ; reg:regX|Sint[9]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.540     ;
; -23.496 ; reg:regA|Sint[12]~49 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.289      ; 24.823     ;
; -23.453 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.770     ;
; -23.438 ; reg:regA|Sint[11]~45 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.289      ; 24.765     ;
; -23.431 ; reg:regX|Sint[14]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.467     ;
; -23.421 ; reg:regX|Sint[10]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.457     ;
; -23.395 ; reg:regX|Sint[3]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.427     ;
; -23.394 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.694     ;
; -23.373 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.690     ;
; -23.356 ; reg:regX|Sint[0]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.388     ;
; -23.315 ; reg:regX|Sint[1]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.347     ;
; -23.314 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.614     ;
; -23.293 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.610     ;
; -23.263 ; reg:regX|Sint[12]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.299     ;
; -23.235 ; reg:regX|Sint[3]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.267     ;
; -23.234 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.534     ;
; -23.232 ; reg:regX|Sint[2]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.264     ;
; -23.213 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[58] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.530     ;
; -23.213 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.250      ; 24.501     ;
; -23.196 ; reg:regX|Sint[0]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.228     ;
; -23.167 ; reg:regA|Sint[9]~37  ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.284      ; 24.489     ;
; -23.166 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.455     ;
; -23.165 ; reg:regA|Sint[13]~53 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.256      ; 24.459     ;
; -23.155 ; reg:regX|Sint[3]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.187     ;
; -23.155 ; reg:regX|Sint[1]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.187     ;
; -23.154 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[58] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.454     ;
; -23.152 ; reg:regX|Sint[7]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.184     ;
; -23.133 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[57] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.450     ;
; -23.116 ; reg:regX|Sint[0]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.148     ;
; -23.113 ; reg:regA|Sint[17]~69 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.295      ; 24.446     ;
; -23.101 ; reg:regA|Sint[3]~13  ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.390     ;
; -23.075 ; reg:regX|Sint[3]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.107     ;
; -23.075 ; reg:regX|Sint[1]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.107     ;
; -23.074 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[57] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.374     ;
; -23.072 ; reg:regX|Sint[2]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.104     ;
; -23.060 ; reg:regA|Sint[5]~21  ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.263      ; 24.361     ;
; -23.053 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[56] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.370     ;
; -23.053 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.250      ; 24.341     ;
; -23.049 ; reg:regX|Sint[4]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.081     ;
; -23.036 ; reg:regX|Sint[0]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.068     ;
; -23.023 ; reg:regA|Sint[18]~73 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.324      ; 24.385     ;
; -23.007 ; reg:regA|Sint[9]~37  ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.284      ; 24.329     ;
; -23.006 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.295     ;
; -22.995 ; reg:regX|Sint[3]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.027     ;
; -22.995 ; reg:regX|Sint[1]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.027     ;
; -22.994 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[56] ; state.IDLE   ; clk         ; 1.000        ; 0.262      ; 24.294     ;
; -22.992 ; reg:regX|Sint[7]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.024     ;
; -22.992 ; reg:regX|Sint[2]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.024     ;
; -22.984 ; reg:regX|Sint[15]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; -0.002     ; 24.020     ;
; -22.976 ; reg:regX|Sint[5]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 24.008     ;
; -22.973 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.250      ; 24.261     ;
; -22.957 ; reg:regX|Sint[8]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.989     ;
; -22.956 ; reg:regX|Sint[0]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.988     ;
; -22.952 ; state.IDLE           ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 26.612     ;
; -22.941 ; reg:regA|Sint[3]~13  ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.230     ;
; -22.927 ; reg:regA|Sint[9]~37  ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.284      ; 24.249     ;
; -22.926 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.215     ;
; -22.915 ; reg:regX|Sint[3]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.947     ;
; -22.915 ; reg:regX|Sint[1]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.947     ;
; -22.914 ; reg:regA|Sint[16]~65 ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.291      ; 24.243     ;
; -22.912 ; reg:regX|Sint[7]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.944     ;
; -22.912 ; reg:regX|Sint[2]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.944     ;
; -22.900 ; reg:regA|Sint[5]~21  ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.263      ; 24.201     ;
; -22.894 ; reg:regA|Sint[20]~81 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.225      ; 24.157     ;
; -22.893 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.250      ; 24.181     ;
; -22.891 ; reg:regX|Sint[6]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.923     ;
; -22.889 ; reg:regX|Sint[4]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.921     ;
; -22.879 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[55] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 24.196     ;
; -22.876 ; reg:regX|Sint[0]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.908     ;
; -22.861 ; reg:regA|Sint[3]~13  ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.150     ;
; -22.850 ; reg:regX|Sint[16]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.004      ; 23.892     ;
; -22.847 ; reg:regA|Sint[9]~37  ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.284      ; 24.169     ;
; -22.846 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.251      ; 24.135     ;
+---------+----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.346 ; state.IDLE                  ; state.COMPUTE               ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.070      ;
; 0.154  ; state.IDLE                  ; state.COMPUTE               ; state.IDLE   ; clk         ; -0.500       ; 2.853      ; 3.070      ;
; 0.445  ; state.COMPUTE               ; state.COMPUTE               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.629  ; decompteur:counter|Sint[31] ; decompteur:counter|Sint[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.780  ; reg:regV|Sint[27]           ; reg:regV|Sint[26]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.783  ; reg:regV|Sint[25]           ; reg:regV|Sint[24]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.791  ; reg:regV|Sint[19]           ; reg:regV|Sint[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.791  ; reg:regV|Sint[17]           ; reg:regV|Sint[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.792  ; reg:regV|Sint[14]           ; reg:regV|Sint[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.792  ; reg:regV|Sint[11]           ; reg:regV|Sint[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.792  ; reg:regV|Sint[9]            ; reg:regV|Sint[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.795  ; reg:regV|Sint[15]           ; reg:regV|Sint[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.870  ; reg:regZ|Sint[1]            ; reg:regR|Sint[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 0.879  ; reg:regZ|Sint[3]            ; reg:regR|Sint[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.165      ;
; 0.940  ; reg:regZ|Sint[31]           ; reg:regR|Sint[31]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.226      ;
; 0.945  ; decompteur:counter|Sint[17] ; decompteur:counter|Sint[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.946  ; decompteur:counter|Sint[9]  ; decompteur:counter|Sint[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.946  ; decompteur:counter|Sint[25] ; decompteur:counter|Sint[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.947  ; decompteur:counter|Sint[7]  ; decompteur:counter|Sint[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; decompteur:counter|Sint[11] ; decompteur:counter|Sint[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; decompteur:counter|Sint[13] ; decompteur:counter|Sint[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; decompteur:counter|Sint[15] ; decompteur:counter|Sint[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; decompteur:counter|Sint[23] ; decompteur:counter|Sint[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; decompteur:counter|Sint[27] ; decompteur:counter|Sint[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.956  ; decompteur:counter|Sint[29] ; decompteur:counter|Sint[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.963  ; reg:regZ|Sint[8]            ; reg:regZ|Sint[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.967  ; reg:regX|Sint[27]           ; reg:regX|Sint[27]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.967  ; reg:regX|Sint[55]           ; reg:regX|Sint[55]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.967  ; reg:regX|Sint[59]           ; reg:regX|Sint[59]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.968  ; decompteur:counter|Sint[16] ; decompteur:counter|Sint[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; reg:regZ|Sint[11]           ; reg:regZ|Sint[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.972  ; reg:regZ|Sint[20]           ; reg:regZ|Sint[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; reg:regZ|Sint[22]           ; reg:regZ|Sint[22]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; reg:regX|Sint[14]           ; reg:regX|Sint[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; reg:regX|Sint[29]           ; reg:regX|Sint[29]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; reg:regX|Sint[43]           ; reg:regX|Sint[43]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; reg:regX|Sint[17]           ; reg:regX|Sint[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; decompteur:counter|Sint[18] ; decompteur:counter|Sint[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regZ|Sint[7]            ; reg:regZ|Sint[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regX|Sint[7]            ; reg:regX|Sint[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regX|Sint[9]            ; reg:regX|Sint[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regX|Sint[11]           ; reg:regX|Sint[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regX|Sint[13]           ; reg:regX|Sint[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regX|Sint[39]           ; reg:regX|Sint[39]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; reg:regX|Sint[57]           ; reg:regX|Sint[57]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; decompteur:counter|Sint[4]  ; decompteur:counter|Sint[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; decompteur:counter|Sint[14] ; decompteur:counter|Sint[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; decompteur:counter|Sint[20] ; decompteur:counter|Sint[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; reg:regZ|Sint[21]           ; reg:regZ|Sint[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; reg:regX|Sint[46]           ; reg:regX|Sint[46]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; reg:regX|Sint[63]           ; reg:regX|Sint[63]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.980  ; reg:regX|Sint[16]           ; reg:regX|Sint[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; reg:regX|Sint[4]            ; reg:regX|Sint[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; reg:regX|Sint[36]           ; reg:regX|Sint[36]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; reg:regX|Sint[52]           ; reg:regX|Sint[52]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.984  ; decompteur:counter|Sint[1]  ; decompteur:counter|Sint[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; decompteur:counter|Sint[2]  ; decompteur:counter|Sint[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 0.986  ; decompteur:counter|Sint[30] ; decompteur:counter|Sint[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 0.987  ; decompteur:counter|Sint[19] ; decompteur:counter|Sint[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 0.987  ; decompteur:counter|Sint[21] ; decompteur:counter|Sint[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 0.987  ; decompteur:counter|Sint[5]  ; decompteur:counter|Sint[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.008  ; reg:regV|Sint[13]           ; reg:regV|Sint[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.010  ; reg:regV|Sint[1]            ; reg:regV|Sint[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.010  ; reg:regZ|Sint[29]           ; reg:regR|Sint[29]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.012  ; reg:regZ|Sint[12]           ; reg:regZ|Sint[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.014  ; reg:regZ|Sint[13]           ; reg:regZ|Sint[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.014  ; reg:regZ|Sint[24]           ; reg:regR|Sint[24]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.016  ; decompteur:counter|Sint[3]  ; decompteur:counter|Sint[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; reg:regX|Sint[3]            ; reg:regX|Sint[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; reg:regX|Sint[53]           ; reg:regX|Sint[53]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; reg:regZ|Sint[28]           ; reg:regZ|Sint[28]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.017  ; reg:regZ|Sint[15]           ; reg:regZ|Sint[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.017  ; reg:regX|Sint[24]           ; reg:regX|Sint[24]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.018  ; decompteur:counter|Sint[8]  ; decompteur:counter|Sint[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; decompteur:counter|Sint[24] ; decompteur:counter|Sint[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; reg:regV|Sint[21]           ; reg:regV|Sint[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; reg:regZ|Sint[17]           ; reg:regZ|Sint[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; reg:regZ|Sint[19]           ; reg:regZ|Sint[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.019  ; decompteur:counter|Sint[6]  ; decompteur:counter|Sint[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; decompteur:counter|Sint[10] ; decompteur:counter|Sint[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; decompteur:counter|Sint[12] ; decompteur:counter|Sint[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; decompteur:counter|Sint[22] ; decompteur:counter|Sint[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; decompteur:counter|Sint[28] ; decompteur:counter|Sint[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; reg:regV|Sint[5]            ; reg:regV|Sint[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.020  ; reg:regZ|Sint[23]           ; reg:regR|Sint[23]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.022  ; reg:regX|Sint[40]           ; reg:regX|Sint[40]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.022  ; reg:regX|Sint[42]           ; reg:regX|Sint[42]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.025  ; reg:regX|Sint[5]            ; reg:regX|Sint[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.025  ; reg:regX|Sint[19]           ; reg:regX|Sint[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.025  ; reg:regX|Sint[21]           ; reg:regX|Sint[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.025  ; reg:regX|Sint[35]           ; reg:regX|Sint[35]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.025  ; reg:regX|Sint[37]           ; reg:regX|Sint[37]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.025  ; reg:regX|Sint[51]           ; reg:regX|Sint[51]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.026  ; reg:regX|Sint[8]            ; reg:regX|Sint[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.026  ; reg:regX|Sint[56]           ; reg:regX|Sint[56]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.027  ; reg:regX|Sint[6]            ; reg:regX|Sint[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.027  ; reg:regX|Sint[10]           ; reg:regX|Sint[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.027  ; reg:regX|Sint[12]           ; reg:regX|Sint[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.027  ; reg:regX|Sint[22]           ; reg:regX|Sint[22]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.027  ; reg:regX|Sint[26]           ; reg:regX|Sint[26]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                             ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; state.IDLE ; reg:regX|Sint[62]           ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.479      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[0]  ; state.IDLE   ; clk         ; 0.500        ; 2.846      ; 3.077      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[1]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[2]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[3]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[4]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[6]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[7]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[8]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[9]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[10] ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[11] ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[12] ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[13] ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[14] ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[15] ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[16] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[17] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[18] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[19] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[20] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[21] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[22] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[23] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[24] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[25] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[26] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[27] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[28] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[29] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[30] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[31] ; state.IDLE   ; clk         ; 0.500        ; 2.861      ; 3.092      ;
; 0.584 ; state.IDLE ; decompteur:counter|Sint[5]  ; state.IDLE   ; clk         ; 0.500        ; 2.859      ; 3.090      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[30]           ; state.IDLE   ; clk         ; 0.500        ; 2.856      ; 3.087      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[29]           ; state.IDLE   ; clk         ; 0.500        ; 2.856      ; 3.087      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[28]           ; state.IDLE   ; clk         ; 0.500        ; 2.854      ; 3.085      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[27]           ; state.IDLE   ; clk         ; 0.500        ; 2.854      ; 3.085      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[26]           ; state.IDLE   ; clk         ; 0.500        ; 2.854      ; 3.085      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[25]           ; state.IDLE   ; clk         ; 0.500        ; 2.854      ; 3.085      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[24]           ; state.IDLE   ; clk         ; 0.500        ; 2.854      ; 3.085      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[23]           ; state.IDLE   ; clk         ; 0.500        ; 2.854      ; 3.085      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[22]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[21]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[20]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[19]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[18]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[17]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[16]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[15]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[14]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[13]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[12]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[11]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[10]           ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[9]            ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[8]            ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[7]            ; state.IDLE   ; clk         ; 0.500        ; 2.850      ; 3.081      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[6]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[5]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[4]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[3]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[2]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[1]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regV|Sint[0]            ; state.IDLE   ; clk         ; 0.500        ; 2.845      ; 3.076      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[0]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[1]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[2]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[3]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[4]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[5]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[6]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[7]            ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[8]            ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[9]            ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[10]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[11]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[12]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[13]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[14]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[3]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[15]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[16]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[17]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[18]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[19]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[20]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[21]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[22]           ; state.IDLE   ; clk         ; 0.500        ; 2.853      ; 3.084      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[23]           ; state.IDLE   ; clk         ; 0.500        ; 2.857      ; 3.088      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[24]           ; state.IDLE   ; clk         ; 0.500        ; 2.857      ; 3.088      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[25]           ; state.IDLE   ; clk         ; 0.500        ; 2.857      ; 3.088      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[26]           ; state.IDLE   ; clk         ; 0.500        ; 2.857      ; 3.088      ;
; 0.584 ; state.IDLE ; reg:regZ|Sint[27]           ; state.IDLE   ; clk         ; 0.500        ; 2.857      ; 3.088      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[4]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[5]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[6]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[7]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[8]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[9]            ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
; 0.584 ; state.IDLE ; reg:regX|Sint[10]           ; state.IDLE   ; clk         ; 0.500        ; 2.847      ; 3.078      ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                               ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.332 ; state.IDLE ; decompteur:counter|Sint[0]  ; state.IDLE   ; clk         ; 0.000        ; 2.846      ; 3.077      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[1]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[2]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[3]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[4]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[6]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[7]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[8]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[9]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[10] ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[11] ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[12] ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[13] ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[14] ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[15] ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[16] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[17] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[18] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[19] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[20] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[21] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[22] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[23] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[24] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[25] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[26] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[27] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[28] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[29] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[30] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[31] ; state.IDLE   ; clk         ; 0.000        ; 2.861      ; 3.092      ;
; -0.332 ; state.IDLE ; decompteur:counter|Sint[5]  ; state.IDLE   ; clk         ; 0.000        ; 2.859      ; 3.090      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[30]           ; state.IDLE   ; clk         ; 0.000        ; 2.856      ; 3.087      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[29]           ; state.IDLE   ; clk         ; 0.000        ; 2.856      ; 3.087      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[28]           ; state.IDLE   ; clk         ; 0.000        ; 2.854      ; 3.085      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[27]           ; state.IDLE   ; clk         ; 0.000        ; 2.854      ; 3.085      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[26]           ; state.IDLE   ; clk         ; 0.000        ; 2.854      ; 3.085      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[25]           ; state.IDLE   ; clk         ; 0.000        ; 2.854      ; 3.085      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[24]           ; state.IDLE   ; clk         ; 0.000        ; 2.854      ; 3.085      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[23]           ; state.IDLE   ; clk         ; 0.000        ; 2.854      ; 3.085      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[22]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[21]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[20]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[19]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[18]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[17]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[16]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[15]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[14]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[13]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[12]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 2.850      ; 3.081      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[2]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[1]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regV|Sint[0]            ; state.IDLE   ; clk         ; 0.000        ; 2.845      ; 3.076      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[0]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[1]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[2]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[12]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[13]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[14]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[15]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[16]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[17]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[18]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[19]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[20]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[21]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[22]           ; state.IDLE   ; clk         ; 0.000        ; 2.853      ; 3.084      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[23]           ; state.IDLE   ; clk         ; 0.000        ; 2.857      ; 3.088      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[24]           ; state.IDLE   ; clk         ; 0.000        ; 2.857      ; 3.088      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[25]           ; state.IDLE   ; clk         ; 0.000        ; 2.857      ; 3.088      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[26]           ; state.IDLE   ; clk         ; 0.000        ; 2.857      ; 3.088      ;
; -0.332 ; state.IDLE ; reg:regZ|Sint[27]           ; state.IDLE   ; clk         ; 0.000        ; 2.857      ; 3.088      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
; -0.332 ; state.IDLE ; reg:regX|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 2.847      ; 3.078      ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[25] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[25] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[26] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[26] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[27] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[27] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[28] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[28] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[29] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[29] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[30] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[30] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[31] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[31] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[10]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[10]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[11]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[11]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[12]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[12]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[13]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[13]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[14]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[14]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[15]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[15]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[16]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[16]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[17]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[17]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[18]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[18]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[19]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[19]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[20]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[20]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[21]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[21]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[22]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[22]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[23]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[23]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[24]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[24]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[25]           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.IDLE'                                                               ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[0]~1    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[0]~1    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[10]~41  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[10]~41  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[11]~45  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[11]~45  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[12]~49  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[12]~49  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[13]~53  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[13]~53  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[14]~57  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[14]~57  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[15]~61  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[15]~61  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[16]~65  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[16]~65  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[17]~69  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[17]~69  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[18]~73  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[18]~73  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[19]~77  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[19]~77  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[1]~5    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[1]~5    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[20]~81  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[20]~81  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[21]~85  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[21]~85  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[22]~89  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[22]~89  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[23]~93  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[23]~93  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[24]~97  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[24]~97  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[25]~101 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[25]~101 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[26]~105 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[26]~105 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[27]~109 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[27]~109 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[28]~113 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[28]~113 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[29]~117 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[29]~117 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[2]~9    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[2]~9    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[30]~121 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[30]~121 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[31]~125 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[31]~125 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[32]~129 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[32]~129 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[33]~133 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[33]~133 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[34]~137 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[34]~137 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[35]~141 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[35]~141 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[36]~145 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[36]~145 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[37]~149 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[37]~149 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[38]~153 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[38]~153 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[39]~157 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[39]~157 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[3]~13   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[3]~13   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[40]~161 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[40]~161 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[41]~165 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[41]~165 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[42]~169 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[42]~169 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[43]~173 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[43]~173 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[44]~177 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[44]~177 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[45]~181 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[45]~181 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[46]~185 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[46]~185 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[47]~189 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[47]~189 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[48]~193 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[48]~193 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[49]~197 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[49]~197 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[4]~17   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[4]~17   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[50]~201 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[50]~201 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[51]~205 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[51]~205 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[52]~209 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[52]~209 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[53]~213 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[53]~213 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[54]~217 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[54]~217 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 29.799 ; 29.799 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 26.276 ; 26.276 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 25.652 ; 25.652 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 29.320 ; 29.320 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 29.030 ; 29.030 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 29.799 ; 29.799 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 29.008 ; 29.008 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 29.292 ; 29.292 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 28.667 ; 28.667 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 28.527 ; 28.527 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 28.900 ; 28.900 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 29.099 ; 29.099 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 28.724 ; 28.724 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 28.447 ; 28.447 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 28.507 ; 28.507 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 28.825 ; 28.825 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 28.159 ; 28.159 ; Rise       ; clk             ;
;  A[16]    ; clk        ; 28.359 ; 28.359 ; Rise       ; clk             ;
;  A[17]    ; clk        ; 28.556 ; 28.556 ; Rise       ; clk             ;
;  A[18]    ; clk        ; 27.867 ; 27.867 ; Rise       ; clk             ;
;  A[19]    ; clk        ; 28.422 ; 28.422 ; Rise       ; clk             ;
;  A[20]    ; clk        ; 28.205 ; 28.205 ; Rise       ; clk             ;
;  A[21]    ; clk        ; 27.957 ; 27.957 ; Rise       ; clk             ;
;  A[22]    ; clk        ; 27.620 ; 27.620 ; Rise       ; clk             ;
;  A[23]    ; clk        ; 27.749 ; 27.749 ; Rise       ; clk             ;
;  A[24]    ; clk        ; 27.630 ; 27.630 ; Rise       ; clk             ;
;  A[25]    ; clk        ; 27.158 ; 27.158 ; Rise       ; clk             ;
;  A[26]    ; clk        ; 26.853 ; 26.853 ; Rise       ; clk             ;
;  A[27]    ; clk        ; 27.238 ; 27.238 ; Rise       ; clk             ;
;  A[28]    ; clk        ; 26.954 ; 26.954 ; Rise       ; clk             ;
;  A[29]    ; clk        ; 27.006 ; 27.006 ; Rise       ; clk             ;
;  A[30]    ; clk        ; 26.804 ; 26.804 ; Rise       ; clk             ;
;  A[31]    ; clk        ; 26.969 ; 26.969 ; Rise       ; clk             ;
;  A[32]    ; clk        ; 27.474 ; 27.474 ; Rise       ; clk             ;
;  A[33]    ; clk        ; 27.624 ; 27.624 ; Rise       ; clk             ;
;  A[34]    ; clk        ; 26.746 ; 26.746 ; Rise       ; clk             ;
;  A[35]    ; clk        ; 26.829 ; 26.829 ; Rise       ; clk             ;
;  A[36]    ; clk        ; 27.521 ; 27.521 ; Rise       ; clk             ;
;  A[37]    ; clk        ; 26.808 ; 26.808 ; Rise       ; clk             ;
;  A[38]    ; clk        ; 27.370 ; 27.370 ; Rise       ; clk             ;
;  A[39]    ; clk        ; 26.317 ; 26.317 ; Rise       ; clk             ;
;  A[40]    ; clk        ; 26.459 ; 26.459 ; Rise       ; clk             ;
;  A[41]    ; clk        ; 26.923 ; 26.923 ; Rise       ; clk             ;
;  A[42]    ; clk        ; 26.214 ; 26.214 ; Rise       ; clk             ;
;  A[43]    ; clk        ; 26.069 ; 26.069 ; Rise       ; clk             ;
;  A[44]    ; clk        ; 25.512 ; 25.512 ; Rise       ; clk             ;
;  A[45]    ; clk        ; 25.228 ; 25.228 ; Rise       ; clk             ;
;  A[46]    ; clk        ; 26.013 ; 26.013 ; Rise       ; clk             ;
;  A[47]    ; clk        ; 25.872 ; 25.872 ; Rise       ; clk             ;
;  A[48]    ; clk        ; 25.736 ; 25.736 ; Rise       ; clk             ;
;  A[49]    ; clk        ; 25.538 ; 25.538 ; Rise       ; clk             ;
;  A[50]    ; clk        ; 26.126 ; 26.126 ; Rise       ; clk             ;
;  A[51]    ; clk        ; 25.997 ; 25.997 ; Rise       ; clk             ;
;  A[52]    ; clk        ; 25.568 ; 25.568 ; Rise       ; clk             ;
;  A[53]    ; clk        ; 26.137 ; 26.137 ; Rise       ; clk             ;
;  A[54]    ; clk        ; 25.268 ; 25.268 ; Rise       ; clk             ;
;  A[55]    ; clk        ; 25.221 ; 25.221 ; Rise       ; clk             ;
;  A[56]    ; clk        ; 25.299 ; 25.299 ; Rise       ; clk             ;
;  A[57]    ; clk        ; 25.632 ; 25.632 ; Rise       ; clk             ;
;  A[58]    ; clk        ; 25.908 ; 25.908 ; Rise       ; clk             ;
;  A[59]    ; clk        ; 25.999 ; 25.999 ; Rise       ; clk             ;
;  A[60]    ; clk        ; 26.753 ; 26.753 ; Rise       ; clk             ;
;  A[61]    ; clk        ; 26.369 ; 26.369 ; Rise       ; clk             ;
;  A[62]    ; clk        ; 25.033 ; 25.033 ; Rise       ; clk             ;
;  A[63]    ; clk        ; 25.416 ; 25.416 ; Rise       ; clk             ;
; debut     ; clk        ; 6.143  ; 6.143  ; Rise       ; clk             ;
; A[*]      ; state.IDLE ; 6.072  ; 6.072  ; Rise       ; state.IDLE      ;
;  A[0]     ; state.IDLE ; 2.316  ; 2.316  ; Rise       ; state.IDLE      ;
;  A[1]     ; state.IDLE ; 1.974  ; 1.974  ; Rise       ; state.IDLE      ;
;  A[2]     ; state.IDLE ; 5.493  ; 5.493  ; Rise       ; state.IDLE      ;
;  A[3]     ; state.IDLE ; 5.316  ; 5.316  ; Rise       ; state.IDLE      ;
;  A[4]     ; state.IDLE ; 5.715  ; 5.715  ; Rise       ; state.IDLE      ;
;  A[5]     ; state.IDLE ; 5.447  ; 5.447  ; Rise       ; state.IDLE      ;
;  A[6]     ; state.IDLE ; 6.047  ; 6.047  ; Rise       ; state.IDLE      ;
;  A[7]     ; state.IDLE ; 5.239  ; 5.239  ; Rise       ; state.IDLE      ;
;  A[8]     ; state.IDLE ; 5.552  ; 5.552  ; Rise       ; state.IDLE      ;
;  A[9]     ; state.IDLE ; 5.207  ; 5.207  ; Rise       ; state.IDLE      ;
;  A[10]    ; state.IDLE ; 5.819  ; 5.819  ; Rise       ; state.IDLE      ;
;  A[11]    ; state.IDLE ; 5.801  ; 5.801  ; Rise       ; state.IDLE      ;
;  A[12]    ; state.IDLE ; 5.579  ; 5.579  ; Rise       ; state.IDLE      ;
;  A[13]    ; state.IDLE ; 5.679  ; 5.679  ; Rise       ; state.IDLE      ;
;  A[14]    ; state.IDLE ; 5.743  ; 5.743  ; Rise       ; state.IDLE      ;
;  A[15]    ; state.IDLE ; 4.922  ; 4.922  ; Rise       ; state.IDLE      ;
;  A[16]    ; state.IDLE ; 4.915  ; 4.915  ; Rise       ; state.IDLE      ;
;  A[17]    ; state.IDLE ; 5.714  ; 5.714  ; Rise       ; state.IDLE      ;
;  A[18]    ; state.IDLE ; 5.263  ; 5.263  ; Rise       ; state.IDLE      ;
;  A[19]    ; state.IDLE ; 5.836  ; 5.836  ; Rise       ; state.IDLE      ;
;  A[20]    ; state.IDLE ; 5.743  ; 5.743  ; Rise       ; state.IDLE      ;
;  A[21]    ; state.IDLE ; 5.936  ; 5.936  ; Rise       ; state.IDLE      ;
;  A[22]    ; state.IDLE ; 5.575  ; 5.575  ; Rise       ; state.IDLE      ;
;  A[23]    ; state.IDLE ; 5.703  ; 5.703  ; Rise       ; state.IDLE      ;
;  A[24]    ; state.IDLE ; 5.973  ; 5.973  ; Rise       ; state.IDLE      ;
;  A[25]    ; state.IDLE ; 5.485  ; 5.485  ; Rise       ; state.IDLE      ;
;  A[26]    ; state.IDLE ; 5.189  ; 5.189  ; Rise       ; state.IDLE      ;
;  A[27]    ; state.IDLE ; 5.819  ; 5.819  ; Rise       ; state.IDLE      ;
;  A[28]    ; state.IDLE ; 5.242  ; 5.242  ; Rise       ; state.IDLE      ;
;  A[29]    ; state.IDLE ; 5.462  ; 5.462  ; Rise       ; state.IDLE      ;
;  A[30]    ; state.IDLE ; 5.336  ; 5.336  ; Rise       ; state.IDLE      ;
;  A[31]    ; state.IDLE ; 5.642  ; 5.642  ; Rise       ; state.IDLE      ;
;  A[32]    ; state.IDLE ; 6.044  ; 6.044  ; Rise       ; state.IDLE      ;
;  A[33]    ; state.IDLE ; 6.072  ; 6.072  ; Rise       ; state.IDLE      ;
;  A[34]    ; state.IDLE ; 6.015  ; 6.015  ; Rise       ; state.IDLE      ;
;  A[35]    ; state.IDLE ; 6.021  ; 6.021  ; Rise       ; state.IDLE      ;
;  A[36]    ; state.IDLE ; 5.802  ; 5.802  ; Rise       ; state.IDLE      ;
;  A[37]    ; state.IDLE ; 5.744  ; 5.744  ; Rise       ; state.IDLE      ;
;  A[38]    ; state.IDLE ; 5.511  ; 5.511  ; Rise       ; state.IDLE      ;
;  A[39]    ; state.IDLE ; 5.264  ; 5.264  ; Rise       ; state.IDLE      ;
;  A[40]    ; state.IDLE ; 5.459  ; 5.459  ; Rise       ; state.IDLE      ;
;  A[41]    ; state.IDLE ; 5.458  ; 5.458  ; Rise       ; state.IDLE      ;
;  A[42]    ; state.IDLE ; 5.812  ; 5.812  ; Rise       ; state.IDLE      ;
;  A[43]    ; state.IDLE ; 5.840  ; 5.840  ; Rise       ; state.IDLE      ;
;  A[44]    ; state.IDLE ; 5.329  ; 5.329  ; Rise       ; state.IDLE      ;
;  A[45]    ; state.IDLE ; 5.312  ; 5.312  ; Rise       ; state.IDLE      ;
;  A[46]    ; state.IDLE ; 5.820  ; 5.820  ; Rise       ; state.IDLE      ;
;  A[47]    ; state.IDLE ; 5.496  ; 5.496  ; Rise       ; state.IDLE      ;
;  A[48]    ; state.IDLE ; 5.940  ; 5.940  ; Rise       ; state.IDLE      ;
;  A[49]    ; state.IDLE ; 5.422  ; 5.422  ; Rise       ; state.IDLE      ;
;  A[50]    ; state.IDLE ; 5.509  ; 5.509  ; Rise       ; state.IDLE      ;
;  A[51]    ; state.IDLE ; 5.484  ; 5.484  ; Rise       ; state.IDLE      ;
;  A[52]    ; state.IDLE ; 5.561  ; 5.561  ; Rise       ; state.IDLE      ;
;  A[53]    ; state.IDLE ; 5.478  ; 5.478  ; Rise       ; state.IDLE      ;
;  A[54]    ; state.IDLE ; 5.510  ; 5.510  ; Rise       ; state.IDLE      ;
;  A[55]    ; state.IDLE ; 5.379  ; 5.379  ; Rise       ; state.IDLE      ;
;  A[56]    ; state.IDLE ; 5.464  ; 5.464  ; Rise       ; state.IDLE      ;
;  A[57]    ; state.IDLE ; 5.449  ; 5.449  ; Rise       ; state.IDLE      ;
;  A[58]    ; state.IDLE ; 5.695  ; 5.695  ; Rise       ; state.IDLE      ;
;  A[59]    ; state.IDLE ; 5.759  ; 5.759  ; Rise       ; state.IDLE      ;
;  A[60]    ; state.IDLE ; 5.930  ; 5.930  ; Rise       ; state.IDLE      ;
;  A[61]    ; state.IDLE ; 5.660  ; 5.660  ; Rise       ; state.IDLE      ;
;  A[62]    ; state.IDLE ; 5.324  ; 5.324  ; Rise       ; state.IDLE      ;
;  A[63]    ; state.IDLE ; 5.201  ; 5.201  ; Rise       ; state.IDLE      ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; A[*]      ; clk        ; -6.885  ; -6.885  ; Rise       ; clk             ;
;  A[0]     ; clk        ; -7.660  ; -7.660  ; Rise       ; clk             ;
;  A[1]     ; clk        ; -6.885  ; -6.885  ; Rise       ; clk             ;
;  A[2]     ; clk        ; -10.198 ; -10.198 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -10.140 ; -10.140 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -10.273 ; -10.273 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -10.210 ; -10.210 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -10.649 ; -10.649 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -10.095 ; -10.095 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -10.585 ; -10.585 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -10.016 ; -10.016 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -10.579 ; -10.579 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -10.130 ; -10.130 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -10.397 ; -10.397 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -10.451 ; -10.451 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -10.462 ; -10.462 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -9.601  ; -9.601  ; Rise       ; clk             ;
;  A[16]    ; clk        ; -9.657  ; -9.657  ; Rise       ; clk             ;
;  A[17]    ; clk        ; -10.741 ; -10.741 ; Rise       ; clk             ;
;  A[18]    ; clk        ; -10.297 ; -10.297 ; Rise       ; clk             ;
;  A[19]    ; clk        ; -10.730 ; -10.730 ; Rise       ; clk             ;
;  A[20]    ; clk        ; -10.394 ; -10.394 ; Rise       ; clk             ;
;  A[21]    ; clk        ; -10.487 ; -10.487 ; Rise       ; clk             ;
;  A[22]    ; clk        ; -9.652  ; -9.652  ; Rise       ; clk             ;
;  A[23]    ; clk        ; -10.021 ; -10.021 ; Rise       ; clk             ;
;  A[24]    ; clk        ; -10.360 ; -10.360 ; Rise       ; clk             ;
;  A[25]    ; clk        ; -10.011 ; -10.011 ; Rise       ; clk             ;
;  A[26]    ; clk        ; -10.132 ; -10.132 ; Rise       ; clk             ;
;  A[27]    ; clk        ; -10.568 ; -10.568 ; Rise       ; clk             ;
;  A[28]    ; clk        ; -10.049 ; -10.049 ; Rise       ; clk             ;
;  A[29]    ; clk        ; -10.553 ; -10.553 ; Rise       ; clk             ;
;  A[30]    ; clk        ; -9.637  ; -9.637  ; Rise       ; clk             ;
;  A[31]    ; clk        ; -10.086 ; -10.086 ; Rise       ; clk             ;
;  A[32]    ; clk        ; -11.503 ; -11.503 ; Rise       ; clk             ;
;  A[33]    ; clk        ; -11.478 ; -11.478 ; Rise       ; clk             ;
;  A[34]    ; clk        ; -10.782 ; -10.782 ; Rise       ; clk             ;
;  A[35]    ; clk        ; -10.606 ; -10.606 ; Rise       ; clk             ;
;  A[36]    ; clk        ; -11.153 ; -11.153 ; Rise       ; clk             ;
;  A[37]    ; clk        ; -10.751 ; -10.751 ; Rise       ; clk             ;
;  A[38]    ; clk        ; -11.296 ; -11.296 ; Rise       ; clk             ;
;  A[39]    ; clk        ; -10.318 ; -10.318 ; Rise       ; clk             ;
;  A[40]    ; clk        ; -9.806  ; -9.806  ; Rise       ; clk             ;
;  A[41]    ; clk        ; -10.465 ; -10.465 ; Rise       ; clk             ;
;  A[42]    ; clk        ; -9.609  ; -9.609  ; Rise       ; clk             ;
;  A[43]    ; clk        ; -10.105 ; -10.105 ; Rise       ; clk             ;
;  A[44]    ; clk        ; -9.112  ; -9.112  ; Rise       ; clk             ;
;  A[45]    ; clk        ; -9.162  ; -9.162  ; Rise       ; clk             ;
;  A[46]    ; clk        ; -10.009 ; -10.009 ; Rise       ; clk             ;
;  A[47]    ; clk        ; -9.690  ; -9.690  ; Rise       ; clk             ;
;  A[48]    ; clk        ; -9.549  ; -9.549  ; Rise       ; clk             ;
;  A[49]    ; clk        ; -9.574  ; -9.574  ; Rise       ; clk             ;
;  A[50]    ; clk        ; -9.806  ; -9.806  ; Rise       ; clk             ;
;  A[51]    ; clk        ; -9.517  ; -9.517  ; Rise       ; clk             ;
;  A[52]    ; clk        ; -9.208  ; -9.208  ; Rise       ; clk             ;
;  A[53]    ; clk        ; -9.169  ; -9.169  ; Rise       ; clk             ;
;  A[54]    ; clk        ; -9.288  ; -9.288  ; Rise       ; clk             ;
;  A[55]    ; clk        ; -8.740  ; -8.740  ; Rise       ; clk             ;
;  A[56]    ; clk        ; -9.016  ; -9.016  ; Rise       ; clk             ;
;  A[57]    ; clk        ; -9.181  ; -9.181  ; Rise       ; clk             ;
;  A[58]    ; clk        ; -9.117  ; -9.117  ; Rise       ; clk             ;
;  A[59]    ; clk        ; -9.598  ; -9.598  ; Rise       ; clk             ;
;  A[60]    ; clk        ; -9.845  ; -9.845  ; Rise       ; clk             ;
;  A[61]    ; clk        ; -8.891  ; -8.891  ; Rise       ; clk             ;
;  A[62]    ; clk        ; -8.082  ; -8.082  ; Rise       ; clk             ;
;  A[63]    ; clk        ; -8.002  ; -8.002  ; Rise       ; clk             ;
; debut     ; clk        ; -4.143  ; -4.143  ; Rise       ; clk             ;
; A[*]      ; state.IDLE ; -0.975  ; -0.975  ; Rise       ; state.IDLE      ;
;  A[0]     ; state.IDLE ; -1.269  ; -1.269  ; Rise       ; state.IDLE      ;
;  A[1]     ; state.IDLE ; -0.975  ; -0.975  ; Rise       ; state.IDLE      ;
;  A[2]     ; state.IDLE ; -4.488  ; -4.488  ; Rise       ; state.IDLE      ;
;  A[3]     ; state.IDLE ; -4.266  ; -4.266  ; Rise       ; state.IDLE      ;
;  A[4]     ; state.IDLE ; -4.919  ; -4.919  ; Rise       ; state.IDLE      ;
;  A[5]     ; state.IDLE ; -4.634  ; -4.634  ; Rise       ; state.IDLE      ;
;  A[6]     ; state.IDLE ; -4.997  ; -4.997  ; Rise       ; state.IDLE      ;
;  A[7]     ; state.IDLE ; -4.235  ; -4.235  ; Rise       ; state.IDLE      ;
;  A[8]     ; state.IDLE ; -4.558  ; -4.558  ; Rise       ; state.IDLE      ;
;  A[9]     ; state.IDLE ; -4.406  ; -4.406  ; Rise       ; state.IDLE      ;
;  A[10]    ; state.IDLE ; -5.018  ; -5.018  ; Rise       ; state.IDLE      ;
;  A[11]    ; state.IDLE ; -4.764  ; -4.764  ; Rise       ; state.IDLE      ;
;  A[12]    ; state.IDLE ; -4.583  ; -4.583  ; Rise       ; state.IDLE      ;
;  A[13]    ; state.IDLE ; -4.629  ; -4.629  ; Rise       ; state.IDLE      ;
;  A[14]    ; state.IDLE ; -4.938  ; -4.938  ; Rise       ; state.IDLE      ;
;  A[15]    ; state.IDLE ; -4.117  ; -4.117  ; Rise       ; state.IDLE      ;
;  A[16]    ; state.IDLE ; -4.119  ; -4.119  ; Rise       ; state.IDLE      ;
;  A[17]    ; state.IDLE ; -4.719  ; -4.719  ; Rise       ; state.IDLE      ;
;  A[18]    ; state.IDLE ; -4.466  ; -4.466  ; Rise       ; state.IDLE      ;
;  A[19]    ; state.IDLE ; -4.832  ; -4.832  ; Rise       ; state.IDLE      ;
;  A[20]    ; state.IDLE ; -4.938  ; -4.938  ; Rise       ; state.IDLE      ;
;  A[21]    ; state.IDLE ; -4.894  ; -4.894  ; Rise       ; state.IDLE      ;
;  A[22]    ; state.IDLE ; -4.532  ; -4.532  ; Rise       ; state.IDLE      ;
;  A[23]    ; state.IDLE ; -4.894  ; -4.894  ; Rise       ; state.IDLE      ;
;  A[24]    ; state.IDLE ; -4.940  ; -4.940  ; Rise       ; state.IDLE      ;
;  A[25]    ; state.IDLE ; -4.675  ; -4.675  ; Rise       ; state.IDLE      ;
;  A[26]    ; state.IDLE ; -4.189  ; -4.189  ; Rise       ; state.IDLE      ;
;  A[27]    ; state.IDLE ; -4.823  ; -4.823  ; Rise       ; state.IDLE      ;
;  A[28]    ; state.IDLE ; -4.445  ; -4.445  ; Rise       ; state.IDLE      ;
;  A[29]    ; state.IDLE ; -4.463  ; -4.463  ; Rise       ; state.IDLE      ;
;  A[30]    ; state.IDLE ; -4.531  ; -4.531  ; Rise       ; state.IDLE      ;
;  A[31]    ; state.IDLE ; -4.836  ; -4.836  ; Rise       ; state.IDLE      ;
;  A[32]    ; state.IDLE ; -5.040  ; -5.040  ; Rise       ; state.IDLE      ;
;  A[33]    ; state.IDLE ; -5.076  ; -5.076  ; Rise       ; state.IDLE      ;
;  A[34]    ; state.IDLE ; -4.979  ; -4.979  ; Rise       ; state.IDLE      ;
;  A[35]    ; state.IDLE ; -5.016  ; -5.016  ; Rise       ; state.IDLE      ;
;  A[36]    ; state.IDLE ; -4.993  ; -4.993  ; Rise       ; state.IDLE      ;
;  A[37]    ; state.IDLE ; -4.735  ; -4.735  ; Rise       ; state.IDLE      ;
;  A[38]    ; state.IDLE ; -4.706  ; -4.706  ; Rise       ; state.IDLE      ;
;  A[39]    ; state.IDLE ; -4.467  ; -4.467  ; Rise       ; state.IDLE      ;
;  A[40]    ; state.IDLE ; -4.662  ; -4.662  ; Rise       ; state.IDLE      ;
;  A[41]    ; state.IDLE ; -4.649  ; -4.649  ; Rise       ; state.IDLE      ;
;  A[42]    ; state.IDLE ; -5.009  ; -5.009  ; Rise       ; state.IDLE      ;
;  A[43]    ; state.IDLE ; -5.034  ; -5.034  ; Rise       ; state.IDLE      ;
;  A[44]    ; state.IDLE ; -4.520  ; -4.520  ; Rise       ; state.IDLE      ;
;  A[45]    ; state.IDLE ; -4.503  ; -4.503  ; Rise       ; state.IDLE      ;
;  A[46]    ; state.IDLE ; -5.019  ; -5.019  ; Rise       ; state.IDLE      ;
;  A[47]    ; state.IDLE ; -4.501  ; -4.501  ; Rise       ; state.IDLE      ;
;  A[48]    ; state.IDLE ; -5.144  ; -5.144  ; Rise       ; state.IDLE      ;
;  A[49]    ; state.IDLE ; -4.624  ; -4.624  ; Rise       ; state.IDLE      ;
;  A[50]    ; state.IDLE ; -4.696  ; -4.696  ; Rise       ; state.IDLE      ;
;  A[51]    ; state.IDLE ; -4.489  ; -4.489  ; Rise       ; state.IDLE      ;
;  A[52]    ; state.IDLE ; -4.752  ; -4.752  ; Rise       ; state.IDLE      ;
;  A[53]    ; state.IDLE ; -4.437  ; -4.437  ; Rise       ; state.IDLE      ;
;  A[54]    ; state.IDLE ; -4.712  ; -4.712  ; Rise       ; state.IDLE      ;
;  A[55]    ; state.IDLE ; -4.571  ; -4.571  ; Rise       ; state.IDLE      ;
;  A[56]    ; state.IDLE ; -4.659  ; -4.659  ; Rise       ; state.IDLE      ;
;  A[57]    ; state.IDLE ; -4.644  ; -4.644  ; Rise       ; state.IDLE      ;
;  A[58]    ; state.IDLE ; -4.692  ; -4.692  ; Rise       ; state.IDLE      ;
;  A[59]    ; state.IDLE ; -4.931  ; -4.931  ; Rise       ; state.IDLE      ;
;  A[60]    ; state.IDLE ; -4.927  ; -4.927  ; Rise       ; state.IDLE      ;
;  A[61]    ; state.IDLE ; -4.614  ; -4.614  ; Rise       ; state.IDLE      ;
;  A[62]    ; state.IDLE ; -4.523  ; -4.523  ; Rise       ; state.IDLE      ;
;  A[63]    ; state.IDLE ; -4.389  ; -4.389  ; Rise       ; state.IDLE      ;
+-----------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Resultat[*]   ; clk        ; 8.458 ; 8.458 ; Rise       ; clk             ;
;  Resultat[0]  ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  Resultat[1]  ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  Resultat[2]  ; clk        ; 7.858 ; 7.858 ; Rise       ; clk             ;
;  Resultat[3]  ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  Resultat[4]  ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  Resultat[5]  ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[6]  ; clk        ; 7.552 ; 7.552 ; Rise       ; clk             ;
;  Resultat[7]  ; clk        ; 7.964 ; 7.964 ; Rise       ; clk             ;
;  Resultat[8]  ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  Resultat[9]  ; clk        ; 7.312 ; 7.312 ; Rise       ; clk             ;
;  Resultat[10] ; clk        ; 8.019 ; 8.019 ; Rise       ; clk             ;
;  Resultat[11] ; clk        ; 8.010 ; 8.010 ; Rise       ; clk             ;
;  Resultat[12] ; clk        ; 7.622 ; 7.622 ; Rise       ; clk             ;
;  Resultat[13] ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  Resultat[14] ; clk        ; 8.302 ; 8.302 ; Rise       ; clk             ;
;  Resultat[15] ; clk        ; 7.581 ; 7.581 ; Rise       ; clk             ;
;  Resultat[16] ; clk        ; 8.458 ; 8.458 ; Rise       ; clk             ;
;  Resultat[17] ; clk        ; 7.381 ; 7.381 ; Rise       ; clk             ;
;  Resultat[18] ; clk        ; 7.987 ; 7.987 ; Rise       ; clk             ;
;  Resultat[19] ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  Resultat[20] ; clk        ; 8.162 ; 8.162 ; Rise       ; clk             ;
;  Resultat[21] ; clk        ; 8.024 ; 8.024 ; Rise       ; clk             ;
;  Resultat[22] ; clk        ; 8.322 ; 8.322 ; Rise       ; clk             ;
;  Resultat[23] ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[24] ; clk        ; 7.602 ; 7.602 ; Rise       ; clk             ;
;  Resultat[25] ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  Resultat[26] ; clk        ; 8.199 ; 8.199 ; Rise       ; clk             ;
;  Resultat[27] ; clk        ; 7.838 ; 7.838 ; Rise       ; clk             ;
;  Resultat[28] ; clk        ; 7.970 ; 7.970 ; Rise       ; clk             ;
;  Resultat[29] ; clk        ; 8.388 ; 8.388 ; Rise       ; clk             ;
;  Resultat[30] ; clk        ; 8.370 ; 8.370 ; Rise       ; clk             ;
;  Resultat[31] ; clk        ; 7.960 ; 7.960 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Resultat[*]   ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[0]  ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  Resultat[1]  ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  Resultat[2]  ; clk        ; 7.858 ; 7.858 ; Rise       ; clk             ;
;  Resultat[3]  ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  Resultat[4]  ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  Resultat[5]  ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[6]  ; clk        ; 7.552 ; 7.552 ; Rise       ; clk             ;
;  Resultat[7]  ; clk        ; 7.964 ; 7.964 ; Rise       ; clk             ;
;  Resultat[8]  ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  Resultat[9]  ; clk        ; 7.312 ; 7.312 ; Rise       ; clk             ;
;  Resultat[10] ; clk        ; 8.019 ; 8.019 ; Rise       ; clk             ;
;  Resultat[11] ; clk        ; 8.010 ; 8.010 ; Rise       ; clk             ;
;  Resultat[12] ; clk        ; 7.622 ; 7.622 ; Rise       ; clk             ;
;  Resultat[13] ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  Resultat[14] ; clk        ; 8.302 ; 8.302 ; Rise       ; clk             ;
;  Resultat[15] ; clk        ; 7.581 ; 7.581 ; Rise       ; clk             ;
;  Resultat[16] ; clk        ; 8.458 ; 8.458 ; Rise       ; clk             ;
;  Resultat[17] ; clk        ; 7.381 ; 7.381 ; Rise       ; clk             ;
;  Resultat[18] ; clk        ; 7.987 ; 7.987 ; Rise       ; clk             ;
;  Resultat[19] ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  Resultat[20] ; clk        ; 8.162 ; 8.162 ; Rise       ; clk             ;
;  Resultat[21] ; clk        ; 8.024 ; 8.024 ; Rise       ; clk             ;
;  Resultat[22] ; clk        ; 8.322 ; 8.322 ; Rise       ; clk             ;
;  Resultat[23] ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[24] ; clk        ; 7.602 ; 7.602 ; Rise       ; clk             ;
;  Resultat[25] ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  Resultat[26] ; clk        ; 8.199 ; 8.199 ; Rise       ; clk             ;
;  Resultat[27] ; clk        ; 7.838 ; 7.838 ; Rise       ; clk             ;
;  Resultat[28] ; clk        ; 7.970 ; 7.970 ; Rise       ; clk             ;
;  Resultat[29] ; clk        ; 8.388 ; 8.388 ; Rise       ; clk             ;
;  Resultat[30] ; clk        ; 8.370 ; 8.370 ; Rise       ; clk             ;
;  Resultat[31] ; clk        ; 7.960 ; 7.960 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.511 ; -813.252      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.882 ; -0.882        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.436 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.241 ; -38.134       ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk        ; -1.380 ; -194.380         ;
; state.IDLE ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                 ;
+--------+----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.511 ; reg:regX|Sint[3]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.543     ;
; -9.508 ; reg:regX|Sint[0]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.540     ;
; -9.486 ; reg:regX|Sint[1]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.518     ;
; -9.449 ; reg:regX|Sint[2]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.481     ;
; -9.389 ; reg:regX|Sint[7]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.421     ;
; -9.374 ; reg:regX|Sint[4]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.373 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.279      ; 10.684     ;
; -9.354 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.271      ; 10.657     ;
; -9.343 ; reg:regX|Sint[5]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.375     ;
; -9.306 ; reg:regX|Sint[6]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.338     ;
; -9.292 ; reg:regX|Sint[8]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.324     ;
; -9.199 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.496     ;
; -9.191 ; reg:regX|Sint[11]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.223     ;
; -9.191 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.488     ;
; -9.150 ; reg:regX|Sint[3]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.176     ;
; -9.147 ; reg:regX|Sint[0]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.173     ;
; -9.143 ; reg:regA|Sint[3]~13  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.266      ; 10.441     ;
; -9.140 ; reg:regX|Sint[9]     ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.172     ;
; -9.127 ; reg:regA|Sint[5]~21  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.271      ; 10.430     ;
; -9.125 ; reg:regX|Sint[1]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.151     ;
; -9.121 ; reg:regX|Sint[13]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.153     ;
; -9.112 ; reg:regA|Sint[9]~37  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.284      ; 10.428     ;
; -9.103 ; reg:regX|Sint[10]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.135     ;
; -9.091 ; reg:regX|Sint[14]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.123     ;
; -9.088 ; reg:regX|Sint[2]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.114     ;
; -9.080 ; reg:regX|Sint[3]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.106     ;
; -9.077 ; reg:regX|Sint[0]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.103     ;
; -9.055 ; reg:regX|Sint[1]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.081     ;
; -9.045 ; reg:regX|Sint[3]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.071     ;
; -9.042 ; reg:regX|Sint[0]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.068     ;
; -9.035 ; reg:regX|Sint[12]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.067     ;
; -9.033 ; reg:regA|Sint[6]~25  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.268      ; 10.333     ;
; -9.028 ; reg:regX|Sint[7]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.054     ;
; -9.020 ; reg:regX|Sint[1]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.046     ;
; -9.018 ; reg:regX|Sint[2]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.044     ;
; -9.013 ; reg:regX|Sint[4]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.039     ;
; -9.012 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.273      ; 10.317     ;
; -9.010 ; reg:regX|Sint[3]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.036     ;
; -9.007 ; reg:regX|Sint[0]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.033     ;
; -8.996 ; reg:regA|Sint[7]~29  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.266      ; 10.294     ;
; -8.993 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.290     ;
; -8.985 ; reg:regX|Sint[1]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.011     ;
; -8.983 ; reg:regX|Sint[2]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.009     ;
; -8.982 ; reg:regX|Sint[5]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.008     ;
; -8.979 ; reg:regA|Sint[16]~65 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.290      ; 10.301     ;
; -8.975 ; reg:regX|Sint[3]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 10.001     ;
; -8.972 ; reg:regX|Sint[0]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.998      ;
; -8.958 ; reg:regX|Sint[7]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.984      ;
; -8.958 ; reg:regA|Sint[10]~41 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.286      ; 10.276     ;
; -8.950 ; reg:regX|Sint[1]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.976      ;
; -8.948 ; reg:regX|Sint[2]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.974      ;
; -8.945 ; reg:regX|Sint[6]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.971      ;
; -8.943 ; reg:regX|Sint[4]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.969      ;
; -8.942 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.273      ; 10.247     ;
; -8.940 ; reg:regX|Sint[3]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.966      ;
; -8.937 ; reg:regX|Sint[0]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.963      ;
; -8.931 ; reg:regX|Sint[8]     ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.957      ;
; -8.923 ; reg:regX|Sint[7]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.949      ;
; -8.923 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[61] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.220     ;
; -8.917 ; reg:regA|Sint[14]~57 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.290      ; 10.239     ;
; -8.916 ; reg:regX|Sint[15]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.000      ; 9.948      ;
; -8.915 ; reg:regX|Sint[1]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.941      ;
; -8.913 ; reg:regX|Sint[2]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.939      ;
; -8.912 ; reg:regX|Sint[5]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.938      ;
; -8.912 ; reg:regA|Sint[8]~33  ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.266      ; 10.210     ;
; -8.910 ; reg:regA|Sint[15]~61 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.291      ; 10.233     ;
; -8.908 ; reg:regX|Sint[4]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.934      ;
; -8.907 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.273      ; 10.212     ;
; -8.905 ; reg:regX|Sint[3]     ; reg:regX|Sint[56] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.931      ;
; -8.902 ; reg:regX|Sint[0]     ; reg:regX|Sint[56] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.928      ;
; -8.888 ; reg:regX|Sint[7]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.914      ;
; -8.888 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[60] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.185     ;
; -8.880 ; reg:regX|Sint[1]     ; reg:regX|Sint[56] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.906      ;
; -8.878 ; reg:regX|Sint[2]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.904      ;
; -8.877 ; reg:regX|Sint[5]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.903      ;
; -8.875 ; reg:regX|Sint[6]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.901      ;
; -8.873 ; reg:regX|Sint[4]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.899      ;
; -8.872 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.273      ; 10.177     ;
; -8.865 ; reg:regA|Sint[12]~49 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.284      ; 10.181     ;
; -8.861 ; reg:regX|Sint[8]     ; reg:regX|Sint[61] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.887      ;
; -8.853 ; reg:regX|Sint[7]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.879      ;
; -8.853 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[59] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.150     ;
; -8.850 ; reg:regA|Sint[11]~45 ; reg:regX|Sint[62] ; state.IDLE   ; clk         ; 1.000        ; 0.285      ; 10.167     ;
; -8.843 ; reg:regX|Sint[2]     ; reg:regX|Sint[56] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.869      ;
; -8.842 ; reg:regX|Sint[5]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.868      ;
; -8.840 ; reg:regX|Sint[6]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.866      ;
; -8.838 ; reg:regX|Sint[4]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.864      ;
; -8.838 ; reg:regA|Sint[1]~5   ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.259      ; 10.129     ;
; -8.837 ; reg:regA|Sint[0]~1   ; reg:regX|Sint[58] ; state.IDLE   ; clk         ; 1.000        ; 0.273      ; 10.142     ;
; -8.834 ; reg:regX|Sint[16]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.005      ; 9.871      ;
; -8.830 ; reg:regX|Sint[11]    ; reg:regX|Sint[63] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.856      ;
; -8.830 ; reg:regA|Sint[2]~9   ; reg:regX|Sint[63] ; state.IDLE   ; clk         ; 1.000        ; 0.259      ; 10.121     ;
; -8.826 ; reg:regX|Sint[8]     ; reg:regX|Sint[60] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.852      ;
; -8.818 ; reg:regX|Sint[7]     ; reg:regX|Sint[57] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.844      ;
; -8.818 ; reg:regA|Sint[4]~17  ; reg:regX|Sint[58] ; state.IDLE   ; clk         ; 1.000        ; 0.265      ; 10.115     ;
; -8.811 ; reg:regX|Sint[3]     ; reg:regX|Sint[55] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.837      ;
; -8.811 ; reg:regX|Sint[17]    ; reg:regX|Sint[62] ; clk          ; clk         ; 1.000        ; 0.005      ; 9.848      ;
; -8.808 ; reg:regX|Sint[0]     ; reg:regX|Sint[55] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.834      ;
; -8.807 ; reg:regX|Sint[5]     ; reg:regX|Sint[58] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.833      ;
; -8.805 ; reg:regX|Sint[6]     ; reg:regX|Sint[59] ; clk          ; clk         ; 1.000        ; -0.006     ; 9.831      ;
+--------+----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.882 ; state.IDLE                  ; state.COMPUTE               ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.201      ;
; -0.382 ; state.IDLE                  ; state.COMPUTE               ; state.IDLE   ; clk         ; -0.500       ; 1.790      ; 1.201      ;
; 0.095  ; state.IDLE                  ; reg:regZ|Sint[0]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.173      ;
; 0.116  ; state.IDLE                  ; reg:regR|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 1.786      ; 2.195      ;
; 0.130  ; state.IDLE                  ; reg:regZ|Sint[1]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.208      ;
; 0.165  ; state.IDLE                  ; reg:regZ|Sint[2]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.243      ;
; 0.185  ; state.IDLE                  ; reg:regR|Sint[2]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.263      ;
; 0.188  ; state.IDLE                  ; reg:regR|Sint[0]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.266      ;
; 0.188  ; state.IDLE                  ; reg:regR|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.266      ;
; 0.189  ; state.IDLE                  ; reg:regR|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.267      ;
; 0.189  ; state.IDLE                  ; reg:regR|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.267      ;
; 0.190  ; state.IDLE                  ; reg:regR|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.268      ;
; 0.200  ; state.IDLE                  ; reg:regZ|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.278      ;
; 0.215  ; state.COMPUTE               ; state.COMPUTE               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; state.IDLE                  ; reg:regZ|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.313      ;
; 0.243  ; decompteur:counter|Sint[31] ; decompteur:counter|Sint[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.259  ; state.IDLE                  ; reg:regR|Sint[25]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 2.346      ;
; 0.262  ; state.IDLE                  ; reg:regR|Sint[30]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 2.349      ;
; 0.263  ; state.IDLE                  ; reg:regR|Sint[27]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 2.350      ;
; 0.266  ; state.IDLE                  ; reg:regR|Sint[1]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.344      ;
; 0.270  ; state.IDLE                  ; reg:regZ|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.348      ;
; 0.270  ; state.IDLE                  ; reg:regR|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.348      ;
; 0.273  ; state.IDLE                  ; reg:regR|Sint[31]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 2.360      ;
; 0.274  ; state.IDLE                  ; reg:regR|Sint[28]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 2.361      ;
; 0.284  ; state.IDLE                  ; reg:regR|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.367      ;
; 0.284  ; state.IDLE                  ; reg:regR|Sint[15]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.367      ;
; 0.293  ; state.IDLE                  ; reg:regR|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.376      ;
; 0.293  ; state.IDLE                  ; reg:regR|Sint[12]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.376      ;
; 0.296  ; state.IDLE                  ; reg:regR|Sint[22]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.379      ;
; 0.302  ; state.IDLE                  ; reg:regR|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.385      ;
; 0.302  ; state.IDLE                  ; reg:regR|Sint[18]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.385      ;
; 0.304  ; state.IDLE                  ; reg:regR|Sint[20]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.387      ;
; 0.304  ; state.IDLE                  ; reg:regR|Sint[21]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.387      ;
; 0.305  ; state.IDLE                  ; reg:regZ|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 2.383      ;
; 0.305  ; state.IDLE                  ; reg:regR|Sint[13]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.388      ;
; 0.305  ; state.IDLE                  ; reg:regR|Sint[16]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.388      ;
; 0.305  ; state.IDLE                  ; reg:regR|Sint[19]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.388      ;
; 0.308  ; state.IDLE                  ; reg:regR|Sint[14]           ; state.IDLE   ; clk         ; 0.000        ; 1.789      ; 2.390      ;
; 0.332  ; reg:regV|Sint[27]           ; reg:regV|Sint[26]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333  ; reg:regV|Sint[25]           ; reg:regV|Sint[24]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333  ; reg:regZ|Sint[1]            ; reg:regR|Sint[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; reg:regZ|Sint[3]            ; reg:regR|Sint[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.337  ; reg:regV|Sint[17]           ; reg:regV|Sint[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; reg:regV|Sint[19]           ; reg:regV|Sint[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; reg:regV|Sint[14]           ; reg:regV|Sint[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; reg:regV|Sint[11]           ; reg:regV|Sint[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; reg:regV|Sint[9]            ; reg:regV|Sint[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342  ; reg:regV|Sint[15]           ; reg:regV|Sint[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.355  ; decompteur:counter|Sint[16] ; decompteur:counter|Sint[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; reg:regZ|Sint[8]            ; reg:regZ|Sint[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; reg:regZ|Sint[11]           ; reg:regZ|Sint[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; reg:regX|Sint[14]           ; reg:regX|Sint[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; reg:regX|Sint[27]           ; reg:regX|Sint[27]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; reg:regX|Sint[55]           ; reg:regX|Sint[55]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; reg:regX|Sint[59]           ; reg:regX|Sint[59]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; reg:regZ|Sint[31]           ; reg:regR|Sint[31]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; decompteur:counter|Sint[17] ; decompteur:counter|Sint[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; reg:regZ|Sint[7]            ; reg:regZ|Sint[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; reg:regX|Sint[43]           ; reg:regX|Sint[43]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; state.IDLE                  ; reg:regR|Sint[17]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 2.442      ;
; 0.360  ; decompteur:counter|Sint[9]  ; decompteur:counter|Sint[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; decompteur:counter|Sint[11] ; decompteur:counter|Sint[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; decompteur:counter|Sint[18] ; decompteur:counter|Sint[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; decompteur:counter|Sint[25] ; decompteur:counter|Sint[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; decompteur:counter|Sint[27] ; decompteur:counter|Sint[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; reg:regX|Sint[16]           ; reg:regX|Sint[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; reg:regX|Sint[17]           ; reg:regX|Sint[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; reg:regX|Sint[29]           ; reg:regX|Sint[29]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; reg:regX|Sint[46]           ; reg:regX|Sint[46]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; reg:regX|Sint[63]           ; reg:regX|Sint[63]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; decompteur:counter|Sint[4]  ; decompteur:counter|Sint[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; decompteur:counter|Sint[7]  ; decompteur:counter|Sint[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; decompteur:counter|Sint[13] ; decompteur:counter|Sint[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; decompteur:counter|Sint[14] ; decompteur:counter|Sint[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; decompteur:counter|Sint[15] ; decompteur:counter|Sint[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; decompteur:counter|Sint[20] ; decompteur:counter|Sint[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; decompteur:counter|Sint[23] ; decompteur:counter|Sint[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regZ|Sint[20]           ; reg:regZ|Sint[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regZ|Sint[21]           ; reg:regZ|Sint[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regZ|Sint[22]           ; reg:regZ|Sint[22]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[4]            ; reg:regX|Sint[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[7]            ; reg:regX|Sint[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[9]            ; reg:regX|Sint[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[11]           ; reg:regX|Sint[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[13]           ; reg:regX|Sint[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[36]           ; reg:regX|Sint[36]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[39]           ; reg:regX|Sint[39]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[52]           ; reg:regX|Sint[52]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; reg:regX|Sint[57]           ; reg:regX|Sint[57]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; decompteur:counter|Sint[1]  ; decompteur:counter|Sint[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; decompteur:counter|Sint[2]  ; decompteur:counter|Sint[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; decompteur:counter|Sint[29] ; decompteur:counter|Sint[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; decompteur:counter|Sint[30] ; decompteur:counter|Sint[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; reg:regZ|Sint[12]           ; reg:regZ|Sint[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; reg:regZ|Sint[13]           ; reg:regZ|Sint[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; decompteur:counter|Sint[3]  ; decompteur:counter|Sint[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; decompteur:counter|Sint[8]  ; decompteur:counter|Sint[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; decompteur:counter|Sint[10] ; decompteur:counter|Sint[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; decompteur:counter|Sint[19] ; decompteur:counter|Sint[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; decompteur:counter|Sint[24] ; decompteur:counter|Sint[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                             ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; state.IDLE ; reg:regX|Sint[62]           ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 2.021      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[0]  ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[1]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[2]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[3]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[4]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[6]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[7]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[8]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[9]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[10] ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[11] ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[12] ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[13] ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[14] ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[15] ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[16] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[17] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[18] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[19] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[20] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[21] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[22] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[23] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[24] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[25] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[26] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[27] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[28] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[29] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[30] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[31] ; state.IDLE   ; clk         ; 0.500        ; 1.798      ; 1.850      ;
; 0.621 ; state.IDLE ; decompteur:counter|Sint[5]  ; state.IDLE   ; clk         ; 0.500        ; 1.796      ; 1.848      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[30]           ; state.IDLE   ; clk         ; 0.500        ; 1.793      ; 1.845      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[29]           ; state.IDLE   ; clk         ; 0.500        ; 1.793      ; 1.845      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[28]           ; state.IDLE   ; clk         ; 0.500        ; 1.792      ; 1.844      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[27]           ; state.IDLE   ; clk         ; 0.500        ; 1.792      ; 1.844      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[26]           ; state.IDLE   ; clk         ; 0.500        ; 1.792      ; 1.844      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[25]           ; state.IDLE   ; clk         ; 0.500        ; 1.792      ; 1.844      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[24]           ; state.IDLE   ; clk         ; 0.500        ; 1.792      ; 1.844      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[23]           ; state.IDLE   ; clk         ; 0.500        ; 1.792      ; 1.844      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[22]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[21]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[20]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[19]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[18]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[17]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[16]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[15]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[14]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[13]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[12]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[11]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[10]           ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[9]            ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[8]            ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[7]            ; state.IDLE   ; clk         ; 0.500        ; 1.788      ; 1.840      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[6]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[5]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[4]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[3]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[2]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[1]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regV|Sint[0]            ; state.IDLE   ; clk         ; 0.500        ; 1.783      ; 1.835      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[0]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[1]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[2]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[3]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[4]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[5]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[6]            ; state.IDLE   ; clk         ; 0.500        ; 1.785      ; 1.837      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[7]            ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[8]            ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[9]            ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[10]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[11]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[12]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[13]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[14]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[3]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[15]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[16]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[17]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[18]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[19]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[20]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[21]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[22]           ; state.IDLE   ; clk         ; 0.500        ; 1.790      ; 1.842      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[23]           ; state.IDLE   ; clk         ; 0.500        ; 1.794      ; 1.846      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[24]           ; state.IDLE   ; clk         ; 0.500        ; 1.794      ; 1.846      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[25]           ; state.IDLE   ; clk         ; 0.500        ; 1.794      ; 1.846      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[26]           ; state.IDLE   ; clk         ; 0.500        ; 1.794      ; 1.846      ;
; 0.621 ; state.IDLE ; reg:regZ|Sint[27]           ; state.IDLE   ; clk         ; 0.500        ; 1.794      ; 1.846      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[4]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[5]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[6]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[7]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[8]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[9]            ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
; 0.621 ; state.IDLE ; reg:regX|Sint[10]           ; state.IDLE   ; clk         ; 0.500        ; 1.784      ; 1.836      ;
+-------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                               ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.241 ; state.IDLE ; decompteur:counter|Sint[0]  ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[1]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[2]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[3]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[4]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[6]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[7]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[8]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[9]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[10] ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[11] ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[12] ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[13] ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[14] ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[15] ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[16] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[17] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[18] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[19] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[20] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[21] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[22] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[23] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[24] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[25] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[26] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[27] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[28] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[29] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[30] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[31] ; state.IDLE   ; clk         ; 0.000        ; 1.798      ; 1.850      ;
; -0.241 ; state.IDLE ; decompteur:counter|Sint[5]  ; state.IDLE   ; clk         ; 0.000        ; 1.796      ; 1.848      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[30]           ; state.IDLE   ; clk         ; 0.000        ; 1.793      ; 1.845      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[29]           ; state.IDLE   ; clk         ; 0.000        ; 1.793      ; 1.845      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[28]           ; state.IDLE   ; clk         ; 0.000        ; 1.792      ; 1.844      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[27]           ; state.IDLE   ; clk         ; 0.000        ; 1.792      ; 1.844      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[26]           ; state.IDLE   ; clk         ; 0.000        ; 1.792      ; 1.844      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[25]           ; state.IDLE   ; clk         ; 0.000        ; 1.792      ; 1.844      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[24]           ; state.IDLE   ; clk         ; 0.000        ; 1.792      ; 1.844      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[23]           ; state.IDLE   ; clk         ; 0.000        ; 1.792      ; 1.844      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[22]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[21]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[20]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[19]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[18]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[17]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[16]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[15]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[14]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[13]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[12]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 1.788      ; 1.840      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[2]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[1]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regV|Sint[0]            ; state.IDLE   ; clk         ; 0.000        ; 1.783      ; 1.835      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[0]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[1]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[2]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 1.785      ; 1.837      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[12]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[13]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[14]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[3]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[15]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[16]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[17]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[18]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[19]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[20]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[21]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[22]           ; state.IDLE   ; clk         ; 0.000        ; 1.790      ; 1.842      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[23]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 1.846      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[24]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 1.846      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[25]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 1.846      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[26]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 1.846      ;
; -0.241 ; state.IDLE ; reg:regZ|Sint[27]           ; state.IDLE   ; clk         ; 0.000        ; 1.794      ; 1.846      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[4]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[5]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[6]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[7]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[8]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[9]            ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[10]           ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
; -0.241 ; state.IDLE ; reg:regX|Sint[11]           ; state.IDLE   ; clk         ; 0.000        ; 1.784      ; 1.836      ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; decompteur:counter|Sint[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; decompteur:counter|Sint[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg:regR|Sint[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg:regR|Sint[25]           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.IDLE'                                                               ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[0]~1    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[0]~1    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[10]~41  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[10]~41  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[11]~45  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[11]~45  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[12]~49  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[12]~49  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[13]~53  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[13]~53  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[14]~57  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[14]~57  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[15]~61  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[15]~61  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[16]~65  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[16]~65  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[17]~69  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[17]~69  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[18]~73  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[18]~73  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[19]~77  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[19]~77  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[1]~5    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[1]~5    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[20]~81  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[20]~81  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[21]~85  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[21]~85  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[22]~89  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[22]~89  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[23]~93  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[23]~93  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[24]~97  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[24]~97  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[25]~101 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[25]~101 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[26]~105 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[26]~105 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[27]~109 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[27]~109 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[28]~113 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[28]~113 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[29]~117 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[29]~117 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[2]~9    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[2]~9    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[30]~121 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[30]~121 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[31]~125 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[31]~125 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[32]~129 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[32]~129 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[33]~133 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[33]~133 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[34]~137 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[34]~137 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[35]~141 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[35]~141 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[36]~145 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[36]~145 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[37]~149 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[37]~149 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[38]~153 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[38]~153 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[39]~157 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[39]~157 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[3]~13   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[3]~13   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[40]~161 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[40]~161 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[41]~165 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[41]~165 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[42]~169 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[42]~169 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[43]~173 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[43]~173 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[44]~177 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[44]~177 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[45]~181 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[45]~181 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[46]~185 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[46]~185 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[47]~189 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[47]~189 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[48]~193 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[48]~193 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[49]~197 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[49]~197 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[4]~17   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[4]~17   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[50]~201 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[50]~201 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[51]~205 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[51]~205 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[52]~209 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[52]~209 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[53]~213 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[53]~213 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE ; Rise       ; reg:regA|Sint[54]~217 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE ; Rise       ; reg:regA|Sint[54]~217 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 12.441 ; 12.441 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 10.371 ; 10.371 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 10.077 ; 10.077 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 12.275 ; 12.275 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 12.160 ; 12.160 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 12.441 ; 12.441 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 12.088 ; 12.088 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 12.237 ; 12.237 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 12.000 ; 12.000 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 11.935 ; 11.935 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 12.000 ; 12.000 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 12.123 ; 12.123 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 11.998 ; 11.998 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 11.815 ; 11.815 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 11.894 ; 11.894 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 12.043 ; 12.043 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 11.701 ; 11.701 ; Rise       ; clk             ;
;  A[16]    ; clk        ; 11.771 ; 11.771 ; Rise       ; clk             ;
;  A[17]    ; clk        ; 11.929 ; 11.929 ; Rise       ; clk             ;
;  A[18]    ; clk        ; 11.531 ; 11.531 ; Rise       ; clk             ;
;  A[19]    ; clk        ; 11.812 ; 11.812 ; Rise       ; clk             ;
;  A[20]    ; clk        ; 11.737 ; 11.737 ; Rise       ; clk             ;
;  A[21]    ; clk        ; 11.643 ; 11.643 ; Rise       ; clk             ;
;  A[22]    ; clk        ; 11.524 ; 11.524 ; Rise       ; clk             ;
;  A[23]    ; clk        ; 11.570 ; 11.570 ; Rise       ; clk             ;
;  A[24]    ; clk        ; 11.476 ; 11.476 ; Rise       ; clk             ;
;  A[25]    ; clk        ; 11.232 ; 11.232 ; Rise       ; clk             ;
;  A[26]    ; clk        ; 11.155 ; 11.155 ; Rise       ; clk             ;
;  A[27]    ; clk        ; 11.311 ; 11.311 ; Rise       ; clk             ;
;  A[28]    ; clk        ; 11.157 ; 11.157 ; Rise       ; clk             ;
;  A[29]    ; clk        ; 11.196 ; 11.196 ; Rise       ; clk             ;
;  A[30]    ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  A[31]    ; clk        ; 11.188 ; 11.188 ; Rise       ; clk             ;
;  A[32]    ; clk        ; 11.353 ; 11.353 ; Rise       ; clk             ;
;  A[33]    ; clk        ; 11.408 ; 11.408 ; Rise       ; clk             ;
;  A[34]    ; clk        ; 11.051 ; 11.051 ; Rise       ; clk             ;
;  A[35]    ; clk        ; 11.093 ; 11.093 ; Rise       ; clk             ;
;  A[36]    ; clk        ; 11.353 ; 11.353 ; Rise       ; clk             ;
;  A[37]    ; clk        ; 10.919 ; 10.919 ; Rise       ; clk             ;
;  A[38]    ; clk        ; 11.080 ; 11.080 ; Rise       ; clk             ;
;  A[39]    ; clk        ; 10.683 ; 10.683 ; Rise       ; clk             ;
;  A[40]    ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  A[41]    ; clk        ; 11.070 ; 11.070 ; Rise       ; clk             ;
;  A[42]    ; clk        ; 10.833 ; 10.833 ; Rise       ; clk             ;
;  A[43]    ; clk        ; 10.668 ; 10.668 ; Rise       ; clk             ;
;  A[44]    ; clk        ; 10.545 ; 10.545 ; Rise       ; clk             ;
;  A[45]    ; clk        ; 10.375 ; 10.375 ; Rise       ; clk             ;
;  A[46]    ; clk        ; 10.643 ; 10.643 ; Rise       ; clk             ;
;  A[47]    ; clk        ; 10.485 ; 10.485 ; Rise       ; clk             ;
;  A[48]    ; clk        ; 10.547 ; 10.547 ; Rise       ; clk             ;
;  A[49]    ; clk        ; 10.400 ; 10.400 ; Rise       ; clk             ;
;  A[50]    ; clk        ; 10.642 ; 10.642 ; Rise       ; clk             ;
;  A[51]    ; clk        ; 10.572 ; 10.572 ; Rise       ; clk             ;
;  A[52]    ; clk        ; 10.416 ; 10.416 ; Rise       ; clk             ;
;  A[53]    ; clk        ; 10.615 ; 10.615 ; Rise       ; clk             ;
;  A[54]    ; clk        ; 10.311 ; 10.311 ; Rise       ; clk             ;
;  A[55]    ; clk        ; 10.269 ; 10.269 ; Rise       ; clk             ;
;  A[56]    ; clk        ; 10.340 ; 10.340 ; Rise       ; clk             ;
;  A[57]    ; clk        ; 10.447 ; 10.447 ; Rise       ; clk             ;
;  A[58]    ; clk        ; 10.535 ; 10.535 ; Rise       ; clk             ;
;  A[59]    ; clk        ; 10.623 ; 10.623 ; Rise       ; clk             ;
;  A[60]    ; clk        ; 10.915 ; 10.915 ; Rise       ; clk             ;
;  A[61]    ; clk        ; 10.728 ; 10.728 ; Rise       ; clk             ;
;  A[62]    ; clk        ; 10.244 ; 10.244 ; Rise       ; clk             ;
;  A[63]    ; clk        ; 10.360 ; 10.360 ; Rise       ; clk             ;
; debut     ; clk        ; 2.600  ; 2.600  ; Rise       ; clk             ;
; A[*]      ; state.IDLE ; 2.763  ; 2.763  ; Rise       ; state.IDLE      ;
;  A[0]     ; state.IDLE ; 0.563  ; 0.563  ; Rise       ; state.IDLE      ;
;  A[1]     ; state.IDLE ; 0.400  ; 0.400  ; Rise       ; state.IDLE      ;
;  A[2]     ; state.IDLE ; 2.536  ; 2.536  ; Rise       ; state.IDLE      ;
;  A[3]     ; state.IDLE ; 2.486  ; 2.486  ; Rise       ; state.IDLE      ;
;  A[4]     ; state.IDLE ; 2.585  ; 2.585  ; Rise       ; state.IDLE      ;
;  A[5]     ; state.IDLE ; 2.476  ; 2.476  ; Rise       ; state.IDLE      ;
;  A[6]     ; state.IDLE ; 2.745  ; 2.745  ; Rise       ; state.IDLE      ;
;  A[7]     ; state.IDLE ; 2.456  ; 2.456  ; Rise       ; state.IDLE      ;
;  A[8]     ; state.IDLE ; 2.590  ; 2.590  ; Rise       ; state.IDLE      ;
;  A[9]     ; state.IDLE ; 2.386  ; 2.386  ; Rise       ; state.IDLE      ;
;  A[10]    ; state.IDLE ; 2.667  ; 2.667  ; Rise       ; state.IDLE      ;
;  A[11]    ; state.IDLE ; 2.676  ; 2.676  ; Rise       ; state.IDLE      ;
;  A[12]    ; state.IDLE ; 2.544  ; 2.544  ; Rise       ; state.IDLE      ;
;  A[13]    ; state.IDLE ; 2.621  ; 2.621  ; Rise       ; state.IDLE      ;
;  A[14]    ; state.IDLE ; 2.629  ; 2.629  ; Rise       ; state.IDLE      ;
;  A[15]    ; state.IDLE ; 2.296  ; 2.296  ; Rise       ; state.IDLE      ;
;  A[16]    ; state.IDLE ; 2.293  ; 2.293  ; Rise       ; state.IDLE      ;
;  A[17]    ; state.IDLE ; 2.639  ; 2.639  ; Rise       ; state.IDLE      ;
;  A[18]    ; state.IDLE ; 2.409  ; 2.409  ; Rise       ; state.IDLE      ;
;  A[19]    ; state.IDLE ; 2.700  ; 2.700  ; Rise       ; state.IDLE      ;
;  A[20]    ; state.IDLE ; 2.648  ; 2.648  ; Rise       ; state.IDLE      ;
;  A[21]    ; state.IDLE ; 2.745  ; 2.745  ; Rise       ; state.IDLE      ;
;  A[22]    ; state.IDLE ; 2.589  ; 2.589  ; Rise       ; state.IDLE      ;
;  A[23]    ; state.IDLE ; 2.659  ; 2.659  ; Rise       ; state.IDLE      ;
;  A[24]    ; state.IDLE ; 2.721  ; 2.721  ; Rise       ; state.IDLE      ;
;  A[25]    ; state.IDLE ; 2.485  ; 2.485  ; Rise       ; state.IDLE      ;
;  A[26]    ; state.IDLE ; 2.421  ; 2.421  ; Rise       ; state.IDLE      ;
;  A[27]    ; state.IDLE ; 2.653  ; 2.653  ; Rise       ; state.IDLE      ;
;  A[28]    ; state.IDLE ; 2.441  ; 2.441  ; Rise       ; state.IDLE      ;
;  A[29]    ; state.IDLE ; 2.519  ; 2.519  ; Rise       ; state.IDLE      ;
;  A[30]    ; state.IDLE ; 2.495  ; 2.495  ; Rise       ; state.IDLE      ;
;  A[31]    ; state.IDLE ; 2.628  ; 2.628  ; Rise       ; state.IDLE      ;
;  A[32]    ; state.IDLE ; 2.757  ; 2.757  ; Rise       ; state.IDLE      ;
;  A[33]    ; state.IDLE ; 2.763  ; 2.763  ; Rise       ; state.IDLE      ;
;  A[34]    ; state.IDLE ; 2.743  ; 2.743  ; Rise       ; state.IDLE      ;
;  A[35]    ; state.IDLE ; 2.750  ; 2.750  ; Rise       ; state.IDLE      ;
;  A[36]    ; state.IDLE ; 2.672  ; 2.672  ; Rise       ; state.IDLE      ;
;  A[37]    ; state.IDLE ; 2.631  ; 2.631  ; Rise       ; state.IDLE      ;
;  A[38]    ; state.IDLE ; 2.510  ; 2.510  ; Rise       ; state.IDLE      ;
;  A[39]    ; state.IDLE ; 2.425  ; 2.425  ; Rise       ; state.IDLE      ;
;  A[40]    ; state.IDLE ; 2.492  ; 2.492  ; Rise       ; state.IDLE      ;
;  A[41]    ; state.IDLE ; 2.470  ; 2.470  ; Rise       ; state.IDLE      ;
;  A[42]    ; state.IDLE ; 2.701  ; 2.701  ; Rise       ; state.IDLE      ;
;  A[43]    ; state.IDLE ; 2.651  ; 2.651  ; Rise       ; state.IDLE      ;
;  A[44]    ; state.IDLE ; 2.520  ; 2.520  ; Rise       ; state.IDLE      ;
;  A[45]    ; state.IDLE ; 2.464  ; 2.464  ; Rise       ; state.IDLE      ;
;  A[46]    ; state.IDLE ; 2.715  ; 2.715  ; Rise       ; state.IDLE      ;
;  A[47]    ; state.IDLE ; 2.501  ; 2.501  ; Rise       ; state.IDLE      ;
;  A[48]    ; state.IDLE ; 2.702  ; 2.702  ; Rise       ; state.IDLE      ;
;  A[49]    ; state.IDLE ; 2.523  ; 2.523  ; Rise       ; state.IDLE      ;
;  A[50]    ; state.IDLE ; 2.521  ; 2.521  ; Rise       ; state.IDLE      ;
;  A[51]    ; state.IDLE ; 2.498  ; 2.498  ; Rise       ; state.IDLE      ;
;  A[52]    ; state.IDLE ; 2.566  ; 2.566  ; Rise       ; state.IDLE      ;
;  A[53]    ; state.IDLE ; 2.495  ; 2.495  ; Rise       ; state.IDLE      ;
;  A[54]    ; state.IDLE ; 2.553  ; 2.553  ; Rise       ; state.IDLE      ;
;  A[55]    ; state.IDLE ; 2.486  ; 2.486  ; Rise       ; state.IDLE      ;
;  A[56]    ; state.IDLE ; 2.486  ; 2.486  ; Rise       ; state.IDLE      ;
;  A[57]    ; state.IDLE ; 2.477  ; 2.477  ; Rise       ; state.IDLE      ;
;  A[58]    ; state.IDLE ; 2.563  ; 2.563  ; Rise       ; state.IDLE      ;
;  A[59]    ; state.IDLE ; 2.641  ; 2.641  ; Rise       ; state.IDLE      ;
;  A[60]    ; state.IDLE ; 2.689  ; 2.689  ; Rise       ; state.IDLE      ;
;  A[61]    ; state.IDLE ; 2.537  ; 2.537  ; Rise       ; state.IDLE      ;
;  A[62]    ; state.IDLE ; 2.498  ; 2.498  ; Rise       ; state.IDLE      ;
;  A[63]    ; state.IDLE ; 2.372  ; 2.372  ; Rise       ; state.IDLE      ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -2.308 ; -2.308 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -4.065 ; -4.065 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -4.071 ; -4.071 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -4.035 ; -4.035 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -4.028 ; -4.028 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -4.228 ; -4.228 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -4.039 ; -4.039 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -4.218 ; -4.218 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -3.948 ; -3.948 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -4.191 ; -4.191 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -4.057 ; -4.057 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -4.088 ; -4.088 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -4.157 ; -4.157 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -3.791 ; -3.791 ; Rise       ; clk             ;
;  A[16]    ; clk        ; -3.871 ; -3.871 ; Rise       ; clk             ;
;  A[17]    ; clk        ; -4.319 ; -4.319 ; Rise       ; clk             ;
;  A[18]    ; clk        ; -4.051 ; -4.051 ; Rise       ; clk             ;
;  A[19]    ; clk        ; -4.280 ; -4.280 ; Rise       ; clk             ;
;  A[20]    ; clk        ; -4.168 ; -4.168 ; Rise       ; clk             ;
;  A[21]    ; clk        ; -4.217 ; -4.217 ; Rise       ; clk             ;
;  A[22]    ; clk        ; -3.887 ; -3.887 ; Rise       ; clk             ;
;  A[23]    ; clk        ; -4.056 ; -4.056 ; Rise       ; clk             ;
;  A[24]    ; clk        ; -4.131 ; -4.131 ; Rise       ; clk             ;
;  A[25]    ; clk        ; -3.965 ; -3.965 ; Rise       ; clk             ;
;  A[26]    ; clk        ; -4.019 ; -4.019 ; Rise       ; clk             ;
;  A[27]    ; clk        ; -4.208 ; -4.208 ; Rise       ; clk             ;
;  A[28]    ; clk        ; -3.969 ; -3.969 ; Rise       ; clk             ;
;  A[29]    ; clk        ; -4.179 ; -4.179 ; Rise       ; clk             ;
;  A[30]    ; clk        ; -3.853 ; -3.853 ; Rise       ; clk             ;
;  A[31]    ; clk        ; -4.027 ; -4.027 ; Rise       ; clk             ;
;  A[32]    ; clk        ; -4.605 ; -4.605 ; Rise       ; clk             ;
;  A[33]    ; clk        ; -4.578 ; -4.578 ; Rise       ; clk             ;
;  A[34]    ; clk        ; -4.283 ; -4.283 ; Rise       ; clk             ;
;  A[35]    ; clk        ; -4.235 ; -4.235 ; Rise       ; clk             ;
;  A[36]    ; clk        ; -4.444 ; -4.444 ; Rise       ; clk             ;
;  A[37]    ; clk        ; -4.296 ; -4.296 ; Rise       ; clk             ;
;  A[38]    ; clk        ; -4.487 ; -4.487 ; Rise       ; clk             ;
;  A[39]    ; clk        ; -4.068 ; -4.068 ; Rise       ; clk             ;
;  A[40]    ; clk        ; -3.877 ; -3.877 ; Rise       ; clk             ;
;  A[41]    ; clk        ; -4.117 ; -4.117 ; Rise       ; clk             ;
;  A[42]    ; clk        ; -3.877 ; -3.877 ; Rise       ; clk             ;
;  A[43]    ; clk        ; -4.002 ; -4.002 ; Rise       ; clk             ;
;  A[44]    ; clk        ; -3.691 ; -3.691 ; Rise       ; clk             ;
;  A[45]    ; clk        ; -3.656 ; -3.656 ; Rise       ; clk             ;
;  A[46]    ; clk        ; -4.050 ; -4.050 ; Rise       ; clk             ;
;  A[47]    ; clk        ; -3.892 ; -3.892 ; Rise       ; clk             ;
;  A[48]    ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  A[49]    ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  A[50]    ; clk        ; -4.002 ; -4.002 ; Rise       ; clk             ;
;  A[51]    ; clk        ; -3.891 ; -3.891 ; Rise       ; clk             ;
;  A[52]    ; clk        ; -3.733 ; -3.733 ; Rise       ; clk             ;
;  A[53]    ; clk        ; -3.695 ; -3.695 ; Rise       ; clk             ;
;  A[54]    ; clk        ; -3.718 ; -3.718 ; Rise       ; clk             ;
;  A[55]    ; clk        ; -3.523 ; -3.523 ; Rise       ; clk             ;
;  A[56]    ; clk        ; -3.600 ; -3.600 ; Rise       ; clk             ;
;  A[57]    ; clk        ; -3.669 ; -3.669 ; Rise       ; clk             ;
;  A[58]    ; clk        ; -3.653 ; -3.653 ; Rise       ; clk             ;
;  A[59]    ; clk        ; -3.842 ; -3.842 ; Rise       ; clk             ;
;  A[60]    ; clk        ; -3.960 ; -3.960 ; Rise       ; clk             ;
;  A[61]    ; clk        ; -3.552 ; -3.552 ; Rise       ; clk             ;
;  A[62]    ; clk        ; -3.258 ; -3.258 ; Rise       ; clk             ;
;  A[63]    ; clk        ; -3.250 ; -3.250 ; Rise       ; clk             ;
; debut     ; clk        ; -1.804 ; -1.804 ; Rise       ; clk             ;
; A[*]      ; state.IDLE ; -0.052 ; -0.052 ; Rise       ; state.IDLE      ;
;  A[0]     ; state.IDLE ; -0.199 ; -0.199 ; Rise       ; state.IDLE      ;
;  A[1]     ; state.IDLE ; -0.052 ; -0.052 ; Rise       ; state.IDLE      ;
;  A[2]     ; state.IDLE ; -2.185 ; -2.185 ; Rise       ; state.IDLE      ;
;  A[3]     ; state.IDLE ; -2.120 ; -2.120 ; Rise       ; state.IDLE      ;
;  A[4]     ; state.IDLE ; -2.309 ; -2.309 ; Rise       ; state.IDLE      ;
;  A[5]     ; state.IDLE ; -2.190 ; -2.190 ; Rise       ; state.IDLE      ;
;  A[6]     ; state.IDLE ; -2.376 ; -2.376 ; Rise       ; state.IDLE      ;
;  A[7]     ; state.IDLE ; -2.105 ; -2.105 ; Rise       ; state.IDLE      ;
;  A[8]     ; state.IDLE ; -2.245 ; -2.245 ; Rise       ; state.IDLE      ;
;  A[9]     ; state.IDLE ; -2.107 ; -2.107 ; Rise       ; state.IDLE      ;
;  A[10]    ; state.IDLE ; -2.388 ; -2.388 ; Rise       ; state.IDLE      ;
;  A[11]    ; state.IDLE ; -2.314 ; -2.314 ; Rise       ; state.IDLE      ;
;  A[12]    ; state.IDLE ; -2.198 ; -2.198 ; Rise       ; state.IDLE      ;
;  A[13]    ; state.IDLE ; -2.255 ; -2.255 ; Rise       ; state.IDLE      ;
;  A[14]    ; state.IDLE ; -2.348 ; -2.348 ; Rise       ; state.IDLE      ;
;  A[15]    ; state.IDLE ; -2.014 ; -2.014 ; Rise       ; state.IDLE      ;
;  A[16]    ; state.IDLE ; -2.017 ; -2.017 ; Rise       ; state.IDLE      ;
;  A[17]    ; state.IDLE ; -2.293 ; -2.293 ; Rise       ; state.IDLE      ;
;  A[18]    ; state.IDLE ; -2.132 ; -2.132 ; Rise       ; state.IDLE      ;
;  A[19]    ; state.IDLE ; -2.350 ; -2.350 ; Rise       ; state.IDLE      ;
;  A[20]    ; state.IDLE ; -2.367 ; -2.367 ; Rise       ; state.IDLE      ;
;  A[21]    ; state.IDLE ; -2.384 ; -2.384 ; Rise       ; state.IDLE      ;
;  A[22]    ; state.IDLE ; -2.230 ; -2.230 ; Rise       ; state.IDLE      ;
;  A[23]    ; state.IDLE ; -2.379 ; -2.379 ; Rise       ; state.IDLE      ;
;  A[24]    ; state.IDLE ; -2.360 ; -2.360 ; Rise       ; state.IDLE      ;
;  A[25]    ; state.IDLE ; -2.204 ; -2.204 ; Rise       ; state.IDLE      ;
;  A[26]    ; state.IDLE ; -2.076 ; -2.076 ; Rise       ; state.IDLE      ;
;  A[27]    ; state.IDLE ; -2.308 ; -2.308 ; Rise       ; state.IDLE      ;
;  A[28]    ; state.IDLE ; -2.167 ; -2.167 ; Rise       ; state.IDLE      ;
;  A[29]    ; state.IDLE ; -2.174 ; -2.174 ; Rise       ; state.IDLE      ;
;  A[30]    ; state.IDLE ; -2.216 ; -2.216 ; Rise       ; state.IDLE      ;
;  A[31]    ; state.IDLE ; -2.349 ; -2.349 ; Rise       ; state.IDLE      ;
;  A[32]    ; state.IDLE ; -2.409 ; -2.409 ; Rise       ; state.IDLE      ;
;  A[33]    ; state.IDLE ; -2.420 ; -2.420 ; Rise       ; state.IDLE      ;
;  A[34]    ; state.IDLE ; -2.381 ; -2.381 ; Rise       ; state.IDLE      ;
;  A[35]    ; state.IDLE ; -2.399 ; -2.399 ; Rise       ; state.IDLE      ;
;  A[36]    ; state.IDLE ; -2.391 ; -2.391 ; Rise       ; state.IDLE      ;
;  A[37]    ; state.IDLE ; -2.280 ; -2.280 ; Rise       ; state.IDLE      ;
;  A[38]    ; state.IDLE ; -2.228 ; -2.228 ; Rise       ; state.IDLE      ;
;  A[39]    ; state.IDLE ; -2.151 ; -2.151 ; Rise       ; state.IDLE      ;
;  A[40]    ; state.IDLE ; -2.215 ; -2.215 ; Rise       ; state.IDLE      ;
;  A[41]    ; state.IDLE ; -2.189 ; -2.189 ; Rise       ; state.IDLE      ;
;  A[42]    ; state.IDLE ; -2.422 ; -2.422 ; Rise       ; state.IDLE      ;
;  A[43]    ; state.IDLE ; -2.372 ; -2.372 ; Rise       ; state.IDLE      ;
;  A[44]    ; state.IDLE ; -2.237 ; -2.237 ; Rise       ; state.IDLE      ;
;  A[45]    ; state.IDLE ; -2.180 ; -2.180 ; Rise       ; state.IDLE      ;
;  A[46]    ; state.IDLE ; -2.436 ; -2.436 ; Rise       ; state.IDLE      ;
;  A[47]    ; state.IDLE ; -2.155 ; -2.155 ; Rise       ; state.IDLE      ;
;  A[48]    ; state.IDLE ; -2.426 ; -2.426 ; Rise       ; state.IDLE      ;
;  A[49]    ; state.IDLE ; -2.247 ; -2.247 ; Rise       ; state.IDLE      ;
;  A[50]    ; state.IDLE ; -2.235 ; -2.235 ; Rise       ; state.IDLE      ;
;  A[51]    ; state.IDLE ; -2.153 ; -2.153 ; Rise       ; state.IDLE      ;
;  A[52]    ; state.IDLE ; -2.283 ; -2.283 ; Rise       ; state.IDLE      ;
;  A[53]    ; state.IDLE ; -2.134 ; -2.134 ; Rise       ; state.IDLE      ;
;  A[54]    ; state.IDLE ; -2.277 ; -2.277 ; Rise       ; state.IDLE      ;
;  A[55]    ; state.IDLE ; -2.203 ; -2.203 ; Rise       ; state.IDLE      ;
;  A[56]    ; state.IDLE ; -2.205 ; -2.205 ; Rise       ; state.IDLE      ;
;  A[57]    ; state.IDLE ; -2.195 ; -2.195 ; Rise       ; state.IDLE      ;
;  A[58]    ; state.IDLE ; -2.214 ; -2.214 ; Rise       ; state.IDLE      ;
;  A[59]    ; state.IDLE ; -2.348 ; -2.348 ; Rise       ; state.IDLE      ;
;  A[60]    ; state.IDLE ; -2.340 ; -2.340 ; Rise       ; state.IDLE      ;
;  A[61]    ; state.IDLE ; -2.173 ; -2.173 ; Rise       ; state.IDLE      ;
;  A[62]    ; state.IDLE ; -2.219 ; -2.219 ; Rise       ; state.IDLE      ;
;  A[63]    ; state.IDLE ; -2.087 ; -2.087 ; Rise       ; state.IDLE      ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Resultat[*]   ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  Resultat[0]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  Resultat[1]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  Resultat[2]  ; clk        ; 4.154 ; 4.154 ; Rise       ; clk             ;
;  Resultat[3]  ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  Resultat[4]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  Resultat[5]  ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  Resultat[6]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  Resultat[7]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  Resultat[8]  ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  Resultat[9]  ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  Resultat[10] ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  Resultat[11] ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  Resultat[12] ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  Resultat[13] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  Resultat[14] ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  Resultat[15] ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  Resultat[16] ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  Resultat[17] ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  Resultat[18] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  Resultat[19] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  Resultat[20] ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  Resultat[21] ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  Resultat[22] ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  Resultat[23] ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  Resultat[24] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  Resultat[25] ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  Resultat[26] ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  Resultat[27] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  Resultat[28] ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  Resultat[29] ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  Resultat[30] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  Resultat[31] ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Resultat[*]   ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  Resultat[0]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  Resultat[1]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  Resultat[2]  ; clk        ; 4.154 ; 4.154 ; Rise       ; clk             ;
;  Resultat[3]  ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  Resultat[4]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  Resultat[5]  ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  Resultat[6]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  Resultat[7]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  Resultat[8]  ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  Resultat[9]  ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  Resultat[10] ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  Resultat[11] ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  Resultat[12] ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  Resultat[13] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  Resultat[14] ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  Resultat[15] ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  Resultat[16] ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  Resultat[17] ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  Resultat[18] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  Resultat[19] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  Resultat[20] ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  Resultat[21] ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  Resultat[22] ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  Resultat[23] ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  Resultat[24] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  Resultat[25] ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  Resultat[26] ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  Resultat[27] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  Resultat[28] ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  Resultat[29] ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  Resultat[30] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  Resultat[31] ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -24.562   ; -0.882 ; 0.181    ; -0.332  ; -1.631              ;
;  clk             ; -24.562   ; -0.882 ; 0.181    ; -0.332  ; -1.631              ;
;  state.IDLE      ; N/A       ; N/A    ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -2269.557 ; -0.882 ; 0.0      ; -52.456 ; -237.477            ;
;  clk             ; -2269.557 ; -0.882 ; 0.000    ; -52.456 ; -237.477            ;
;  state.IDLE      ; N/A       ; N/A    ; N/A      ; N/A     ; 0.000               ;
+------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; 29.799 ; 29.799 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 26.276 ; 26.276 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 25.652 ; 25.652 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 29.320 ; 29.320 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 29.030 ; 29.030 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 29.799 ; 29.799 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 29.008 ; 29.008 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 29.292 ; 29.292 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 28.667 ; 28.667 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 28.527 ; 28.527 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 28.900 ; 28.900 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 29.099 ; 29.099 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 28.724 ; 28.724 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 28.447 ; 28.447 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 28.507 ; 28.507 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 28.825 ; 28.825 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 28.159 ; 28.159 ; Rise       ; clk             ;
;  A[16]    ; clk        ; 28.359 ; 28.359 ; Rise       ; clk             ;
;  A[17]    ; clk        ; 28.556 ; 28.556 ; Rise       ; clk             ;
;  A[18]    ; clk        ; 27.867 ; 27.867 ; Rise       ; clk             ;
;  A[19]    ; clk        ; 28.422 ; 28.422 ; Rise       ; clk             ;
;  A[20]    ; clk        ; 28.205 ; 28.205 ; Rise       ; clk             ;
;  A[21]    ; clk        ; 27.957 ; 27.957 ; Rise       ; clk             ;
;  A[22]    ; clk        ; 27.620 ; 27.620 ; Rise       ; clk             ;
;  A[23]    ; clk        ; 27.749 ; 27.749 ; Rise       ; clk             ;
;  A[24]    ; clk        ; 27.630 ; 27.630 ; Rise       ; clk             ;
;  A[25]    ; clk        ; 27.158 ; 27.158 ; Rise       ; clk             ;
;  A[26]    ; clk        ; 26.853 ; 26.853 ; Rise       ; clk             ;
;  A[27]    ; clk        ; 27.238 ; 27.238 ; Rise       ; clk             ;
;  A[28]    ; clk        ; 26.954 ; 26.954 ; Rise       ; clk             ;
;  A[29]    ; clk        ; 27.006 ; 27.006 ; Rise       ; clk             ;
;  A[30]    ; clk        ; 26.804 ; 26.804 ; Rise       ; clk             ;
;  A[31]    ; clk        ; 26.969 ; 26.969 ; Rise       ; clk             ;
;  A[32]    ; clk        ; 27.474 ; 27.474 ; Rise       ; clk             ;
;  A[33]    ; clk        ; 27.624 ; 27.624 ; Rise       ; clk             ;
;  A[34]    ; clk        ; 26.746 ; 26.746 ; Rise       ; clk             ;
;  A[35]    ; clk        ; 26.829 ; 26.829 ; Rise       ; clk             ;
;  A[36]    ; clk        ; 27.521 ; 27.521 ; Rise       ; clk             ;
;  A[37]    ; clk        ; 26.808 ; 26.808 ; Rise       ; clk             ;
;  A[38]    ; clk        ; 27.370 ; 27.370 ; Rise       ; clk             ;
;  A[39]    ; clk        ; 26.317 ; 26.317 ; Rise       ; clk             ;
;  A[40]    ; clk        ; 26.459 ; 26.459 ; Rise       ; clk             ;
;  A[41]    ; clk        ; 26.923 ; 26.923 ; Rise       ; clk             ;
;  A[42]    ; clk        ; 26.214 ; 26.214 ; Rise       ; clk             ;
;  A[43]    ; clk        ; 26.069 ; 26.069 ; Rise       ; clk             ;
;  A[44]    ; clk        ; 25.512 ; 25.512 ; Rise       ; clk             ;
;  A[45]    ; clk        ; 25.228 ; 25.228 ; Rise       ; clk             ;
;  A[46]    ; clk        ; 26.013 ; 26.013 ; Rise       ; clk             ;
;  A[47]    ; clk        ; 25.872 ; 25.872 ; Rise       ; clk             ;
;  A[48]    ; clk        ; 25.736 ; 25.736 ; Rise       ; clk             ;
;  A[49]    ; clk        ; 25.538 ; 25.538 ; Rise       ; clk             ;
;  A[50]    ; clk        ; 26.126 ; 26.126 ; Rise       ; clk             ;
;  A[51]    ; clk        ; 25.997 ; 25.997 ; Rise       ; clk             ;
;  A[52]    ; clk        ; 25.568 ; 25.568 ; Rise       ; clk             ;
;  A[53]    ; clk        ; 26.137 ; 26.137 ; Rise       ; clk             ;
;  A[54]    ; clk        ; 25.268 ; 25.268 ; Rise       ; clk             ;
;  A[55]    ; clk        ; 25.221 ; 25.221 ; Rise       ; clk             ;
;  A[56]    ; clk        ; 25.299 ; 25.299 ; Rise       ; clk             ;
;  A[57]    ; clk        ; 25.632 ; 25.632 ; Rise       ; clk             ;
;  A[58]    ; clk        ; 25.908 ; 25.908 ; Rise       ; clk             ;
;  A[59]    ; clk        ; 25.999 ; 25.999 ; Rise       ; clk             ;
;  A[60]    ; clk        ; 26.753 ; 26.753 ; Rise       ; clk             ;
;  A[61]    ; clk        ; 26.369 ; 26.369 ; Rise       ; clk             ;
;  A[62]    ; clk        ; 25.033 ; 25.033 ; Rise       ; clk             ;
;  A[63]    ; clk        ; 25.416 ; 25.416 ; Rise       ; clk             ;
; debut     ; clk        ; 6.143  ; 6.143  ; Rise       ; clk             ;
; A[*]      ; state.IDLE ; 6.072  ; 6.072  ; Rise       ; state.IDLE      ;
;  A[0]     ; state.IDLE ; 2.316  ; 2.316  ; Rise       ; state.IDLE      ;
;  A[1]     ; state.IDLE ; 1.974  ; 1.974  ; Rise       ; state.IDLE      ;
;  A[2]     ; state.IDLE ; 5.493  ; 5.493  ; Rise       ; state.IDLE      ;
;  A[3]     ; state.IDLE ; 5.316  ; 5.316  ; Rise       ; state.IDLE      ;
;  A[4]     ; state.IDLE ; 5.715  ; 5.715  ; Rise       ; state.IDLE      ;
;  A[5]     ; state.IDLE ; 5.447  ; 5.447  ; Rise       ; state.IDLE      ;
;  A[6]     ; state.IDLE ; 6.047  ; 6.047  ; Rise       ; state.IDLE      ;
;  A[7]     ; state.IDLE ; 5.239  ; 5.239  ; Rise       ; state.IDLE      ;
;  A[8]     ; state.IDLE ; 5.552  ; 5.552  ; Rise       ; state.IDLE      ;
;  A[9]     ; state.IDLE ; 5.207  ; 5.207  ; Rise       ; state.IDLE      ;
;  A[10]    ; state.IDLE ; 5.819  ; 5.819  ; Rise       ; state.IDLE      ;
;  A[11]    ; state.IDLE ; 5.801  ; 5.801  ; Rise       ; state.IDLE      ;
;  A[12]    ; state.IDLE ; 5.579  ; 5.579  ; Rise       ; state.IDLE      ;
;  A[13]    ; state.IDLE ; 5.679  ; 5.679  ; Rise       ; state.IDLE      ;
;  A[14]    ; state.IDLE ; 5.743  ; 5.743  ; Rise       ; state.IDLE      ;
;  A[15]    ; state.IDLE ; 4.922  ; 4.922  ; Rise       ; state.IDLE      ;
;  A[16]    ; state.IDLE ; 4.915  ; 4.915  ; Rise       ; state.IDLE      ;
;  A[17]    ; state.IDLE ; 5.714  ; 5.714  ; Rise       ; state.IDLE      ;
;  A[18]    ; state.IDLE ; 5.263  ; 5.263  ; Rise       ; state.IDLE      ;
;  A[19]    ; state.IDLE ; 5.836  ; 5.836  ; Rise       ; state.IDLE      ;
;  A[20]    ; state.IDLE ; 5.743  ; 5.743  ; Rise       ; state.IDLE      ;
;  A[21]    ; state.IDLE ; 5.936  ; 5.936  ; Rise       ; state.IDLE      ;
;  A[22]    ; state.IDLE ; 5.575  ; 5.575  ; Rise       ; state.IDLE      ;
;  A[23]    ; state.IDLE ; 5.703  ; 5.703  ; Rise       ; state.IDLE      ;
;  A[24]    ; state.IDLE ; 5.973  ; 5.973  ; Rise       ; state.IDLE      ;
;  A[25]    ; state.IDLE ; 5.485  ; 5.485  ; Rise       ; state.IDLE      ;
;  A[26]    ; state.IDLE ; 5.189  ; 5.189  ; Rise       ; state.IDLE      ;
;  A[27]    ; state.IDLE ; 5.819  ; 5.819  ; Rise       ; state.IDLE      ;
;  A[28]    ; state.IDLE ; 5.242  ; 5.242  ; Rise       ; state.IDLE      ;
;  A[29]    ; state.IDLE ; 5.462  ; 5.462  ; Rise       ; state.IDLE      ;
;  A[30]    ; state.IDLE ; 5.336  ; 5.336  ; Rise       ; state.IDLE      ;
;  A[31]    ; state.IDLE ; 5.642  ; 5.642  ; Rise       ; state.IDLE      ;
;  A[32]    ; state.IDLE ; 6.044  ; 6.044  ; Rise       ; state.IDLE      ;
;  A[33]    ; state.IDLE ; 6.072  ; 6.072  ; Rise       ; state.IDLE      ;
;  A[34]    ; state.IDLE ; 6.015  ; 6.015  ; Rise       ; state.IDLE      ;
;  A[35]    ; state.IDLE ; 6.021  ; 6.021  ; Rise       ; state.IDLE      ;
;  A[36]    ; state.IDLE ; 5.802  ; 5.802  ; Rise       ; state.IDLE      ;
;  A[37]    ; state.IDLE ; 5.744  ; 5.744  ; Rise       ; state.IDLE      ;
;  A[38]    ; state.IDLE ; 5.511  ; 5.511  ; Rise       ; state.IDLE      ;
;  A[39]    ; state.IDLE ; 5.264  ; 5.264  ; Rise       ; state.IDLE      ;
;  A[40]    ; state.IDLE ; 5.459  ; 5.459  ; Rise       ; state.IDLE      ;
;  A[41]    ; state.IDLE ; 5.458  ; 5.458  ; Rise       ; state.IDLE      ;
;  A[42]    ; state.IDLE ; 5.812  ; 5.812  ; Rise       ; state.IDLE      ;
;  A[43]    ; state.IDLE ; 5.840  ; 5.840  ; Rise       ; state.IDLE      ;
;  A[44]    ; state.IDLE ; 5.329  ; 5.329  ; Rise       ; state.IDLE      ;
;  A[45]    ; state.IDLE ; 5.312  ; 5.312  ; Rise       ; state.IDLE      ;
;  A[46]    ; state.IDLE ; 5.820  ; 5.820  ; Rise       ; state.IDLE      ;
;  A[47]    ; state.IDLE ; 5.496  ; 5.496  ; Rise       ; state.IDLE      ;
;  A[48]    ; state.IDLE ; 5.940  ; 5.940  ; Rise       ; state.IDLE      ;
;  A[49]    ; state.IDLE ; 5.422  ; 5.422  ; Rise       ; state.IDLE      ;
;  A[50]    ; state.IDLE ; 5.509  ; 5.509  ; Rise       ; state.IDLE      ;
;  A[51]    ; state.IDLE ; 5.484  ; 5.484  ; Rise       ; state.IDLE      ;
;  A[52]    ; state.IDLE ; 5.561  ; 5.561  ; Rise       ; state.IDLE      ;
;  A[53]    ; state.IDLE ; 5.478  ; 5.478  ; Rise       ; state.IDLE      ;
;  A[54]    ; state.IDLE ; 5.510  ; 5.510  ; Rise       ; state.IDLE      ;
;  A[55]    ; state.IDLE ; 5.379  ; 5.379  ; Rise       ; state.IDLE      ;
;  A[56]    ; state.IDLE ; 5.464  ; 5.464  ; Rise       ; state.IDLE      ;
;  A[57]    ; state.IDLE ; 5.449  ; 5.449  ; Rise       ; state.IDLE      ;
;  A[58]    ; state.IDLE ; 5.695  ; 5.695  ; Rise       ; state.IDLE      ;
;  A[59]    ; state.IDLE ; 5.759  ; 5.759  ; Rise       ; state.IDLE      ;
;  A[60]    ; state.IDLE ; 5.930  ; 5.930  ; Rise       ; state.IDLE      ;
;  A[61]    ; state.IDLE ; 5.660  ; 5.660  ; Rise       ; state.IDLE      ;
;  A[62]    ; state.IDLE ; 5.324  ; 5.324  ; Rise       ; state.IDLE      ;
;  A[63]    ; state.IDLE ; 5.201  ; 5.201  ; Rise       ; state.IDLE      ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -2.308 ; -2.308 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -4.065 ; -4.065 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -4.071 ; -4.071 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -4.035 ; -4.035 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -4.028 ; -4.028 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -4.228 ; -4.228 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -4.039 ; -4.039 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -4.218 ; -4.218 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -3.948 ; -3.948 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -4.191 ; -4.191 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -4.057 ; -4.057 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -4.088 ; -4.088 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -4.157 ; -4.157 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -3.791 ; -3.791 ; Rise       ; clk             ;
;  A[16]    ; clk        ; -3.871 ; -3.871 ; Rise       ; clk             ;
;  A[17]    ; clk        ; -4.319 ; -4.319 ; Rise       ; clk             ;
;  A[18]    ; clk        ; -4.051 ; -4.051 ; Rise       ; clk             ;
;  A[19]    ; clk        ; -4.280 ; -4.280 ; Rise       ; clk             ;
;  A[20]    ; clk        ; -4.168 ; -4.168 ; Rise       ; clk             ;
;  A[21]    ; clk        ; -4.217 ; -4.217 ; Rise       ; clk             ;
;  A[22]    ; clk        ; -3.887 ; -3.887 ; Rise       ; clk             ;
;  A[23]    ; clk        ; -4.056 ; -4.056 ; Rise       ; clk             ;
;  A[24]    ; clk        ; -4.131 ; -4.131 ; Rise       ; clk             ;
;  A[25]    ; clk        ; -3.965 ; -3.965 ; Rise       ; clk             ;
;  A[26]    ; clk        ; -4.019 ; -4.019 ; Rise       ; clk             ;
;  A[27]    ; clk        ; -4.208 ; -4.208 ; Rise       ; clk             ;
;  A[28]    ; clk        ; -3.969 ; -3.969 ; Rise       ; clk             ;
;  A[29]    ; clk        ; -4.179 ; -4.179 ; Rise       ; clk             ;
;  A[30]    ; clk        ; -3.853 ; -3.853 ; Rise       ; clk             ;
;  A[31]    ; clk        ; -4.027 ; -4.027 ; Rise       ; clk             ;
;  A[32]    ; clk        ; -4.605 ; -4.605 ; Rise       ; clk             ;
;  A[33]    ; clk        ; -4.578 ; -4.578 ; Rise       ; clk             ;
;  A[34]    ; clk        ; -4.283 ; -4.283 ; Rise       ; clk             ;
;  A[35]    ; clk        ; -4.235 ; -4.235 ; Rise       ; clk             ;
;  A[36]    ; clk        ; -4.444 ; -4.444 ; Rise       ; clk             ;
;  A[37]    ; clk        ; -4.296 ; -4.296 ; Rise       ; clk             ;
;  A[38]    ; clk        ; -4.487 ; -4.487 ; Rise       ; clk             ;
;  A[39]    ; clk        ; -4.068 ; -4.068 ; Rise       ; clk             ;
;  A[40]    ; clk        ; -3.877 ; -3.877 ; Rise       ; clk             ;
;  A[41]    ; clk        ; -4.117 ; -4.117 ; Rise       ; clk             ;
;  A[42]    ; clk        ; -3.877 ; -3.877 ; Rise       ; clk             ;
;  A[43]    ; clk        ; -4.002 ; -4.002 ; Rise       ; clk             ;
;  A[44]    ; clk        ; -3.691 ; -3.691 ; Rise       ; clk             ;
;  A[45]    ; clk        ; -3.656 ; -3.656 ; Rise       ; clk             ;
;  A[46]    ; clk        ; -4.050 ; -4.050 ; Rise       ; clk             ;
;  A[47]    ; clk        ; -3.892 ; -3.892 ; Rise       ; clk             ;
;  A[48]    ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  A[49]    ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  A[50]    ; clk        ; -4.002 ; -4.002 ; Rise       ; clk             ;
;  A[51]    ; clk        ; -3.891 ; -3.891 ; Rise       ; clk             ;
;  A[52]    ; clk        ; -3.733 ; -3.733 ; Rise       ; clk             ;
;  A[53]    ; clk        ; -3.695 ; -3.695 ; Rise       ; clk             ;
;  A[54]    ; clk        ; -3.718 ; -3.718 ; Rise       ; clk             ;
;  A[55]    ; clk        ; -3.523 ; -3.523 ; Rise       ; clk             ;
;  A[56]    ; clk        ; -3.600 ; -3.600 ; Rise       ; clk             ;
;  A[57]    ; clk        ; -3.669 ; -3.669 ; Rise       ; clk             ;
;  A[58]    ; clk        ; -3.653 ; -3.653 ; Rise       ; clk             ;
;  A[59]    ; clk        ; -3.842 ; -3.842 ; Rise       ; clk             ;
;  A[60]    ; clk        ; -3.960 ; -3.960 ; Rise       ; clk             ;
;  A[61]    ; clk        ; -3.552 ; -3.552 ; Rise       ; clk             ;
;  A[62]    ; clk        ; -3.258 ; -3.258 ; Rise       ; clk             ;
;  A[63]    ; clk        ; -3.250 ; -3.250 ; Rise       ; clk             ;
; debut     ; clk        ; -1.804 ; -1.804 ; Rise       ; clk             ;
; A[*]      ; state.IDLE ; -0.052 ; -0.052 ; Rise       ; state.IDLE      ;
;  A[0]     ; state.IDLE ; -0.199 ; -0.199 ; Rise       ; state.IDLE      ;
;  A[1]     ; state.IDLE ; -0.052 ; -0.052 ; Rise       ; state.IDLE      ;
;  A[2]     ; state.IDLE ; -2.185 ; -2.185 ; Rise       ; state.IDLE      ;
;  A[3]     ; state.IDLE ; -2.120 ; -2.120 ; Rise       ; state.IDLE      ;
;  A[4]     ; state.IDLE ; -2.309 ; -2.309 ; Rise       ; state.IDLE      ;
;  A[5]     ; state.IDLE ; -2.190 ; -2.190 ; Rise       ; state.IDLE      ;
;  A[6]     ; state.IDLE ; -2.376 ; -2.376 ; Rise       ; state.IDLE      ;
;  A[7]     ; state.IDLE ; -2.105 ; -2.105 ; Rise       ; state.IDLE      ;
;  A[8]     ; state.IDLE ; -2.245 ; -2.245 ; Rise       ; state.IDLE      ;
;  A[9]     ; state.IDLE ; -2.107 ; -2.107 ; Rise       ; state.IDLE      ;
;  A[10]    ; state.IDLE ; -2.388 ; -2.388 ; Rise       ; state.IDLE      ;
;  A[11]    ; state.IDLE ; -2.314 ; -2.314 ; Rise       ; state.IDLE      ;
;  A[12]    ; state.IDLE ; -2.198 ; -2.198 ; Rise       ; state.IDLE      ;
;  A[13]    ; state.IDLE ; -2.255 ; -2.255 ; Rise       ; state.IDLE      ;
;  A[14]    ; state.IDLE ; -2.348 ; -2.348 ; Rise       ; state.IDLE      ;
;  A[15]    ; state.IDLE ; -2.014 ; -2.014 ; Rise       ; state.IDLE      ;
;  A[16]    ; state.IDLE ; -2.017 ; -2.017 ; Rise       ; state.IDLE      ;
;  A[17]    ; state.IDLE ; -2.293 ; -2.293 ; Rise       ; state.IDLE      ;
;  A[18]    ; state.IDLE ; -2.132 ; -2.132 ; Rise       ; state.IDLE      ;
;  A[19]    ; state.IDLE ; -2.350 ; -2.350 ; Rise       ; state.IDLE      ;
;  A[20]    ; state.IDLE ; -2.367 ; -2.367 ; Rise       ; state.IDLE      ;
;  A[21]    ; state.IDLE ; -2.384 ; -2.384 ; Rise       ; state.IDLE      ;
;  A[22]    ; state.IDLE ; -2.230 ; -2.230 ; Rise       ; state.IDLE      ;
;  A[23]    ; state.IDLE ; -2.379 ; -2.379 ; Rise       ; state.IDLE      ;
;  A[24]    ; state.IDLE ; -2.360 ; -2.360 ; Rise       ; state.IDLE      ;
;  A[25]    ; state.IDLE ; -2.204 ; -2.204 ; Rise       ; state.IDLE      ;
;  A[26]    ; state.IDLE ; -2.076 ; -2.076 ; Rise       ; state.IDLE      ;
;  A[27]    ; state.IDLE ; -2.308 ; -2.308 ; Rise       ; state.IDLE      ;
;  A[28]    ; state.IDLE ; -2.167 ; -2.167 ; Rise       ; state.IDLE      ;
;  A[29]    ; state.IDLE ; -2.174 ; -2.174 ; Rise       ; state.IDLE      ;
;  A[30]    ; state.IDLE ; -2.216 ; -2.216 ; Rise       ; state.IDLE      ;
;  A[31]    ; state.IDLE ; -2.349 ; -2.349 ; Rise       ; state.IDLE      ;
;  A[32]    ; state.IDLE ; -2.409 ; -2.409 ; Rise       ; state.IDLE      ;
;  A[33]    ; state.IDLE ; -2.420 ; -2.420 ; Rise       ; state.IDLE      ;
;  A[34]    ; state.IDLE ; -2.381 ; -2.381 ; Rise       ; state.IDLE      ;
;  A[35]    ; state.IDLE ; -2.399 ; -2.399 ; Rise       ; state.IDLE      ;
;  A[36]    ; state.IDLE ; -2.391 ; -2.391 ; Rise       ; state.IDLE      ;
;  A[37]    ; state.IDLE ; -2.280 ; -2.280 ; Rise       ; state.IDLE      ;
;  A[38]    ; state.IDLE ; -2.228 ; -2.228 ; Rise       ; state.IDLE      ;
;  A[39]    ; state.IDLE ; -2.151 ; -2.151 ; Rise       ; state.IDLE      ;
;  A[40]    ; state.IDLE ; -2.215 ; -2.215 ; Rise       ; state.IDLE      ;
;  A[41]    ; state.IDLE ; -2.189 ; -2.189 ; Rise       ; state.IDLE      ;
;  A[42]    ; state.IDLE ; -2.422 ; -2.422 ; Rise       ; state.IDLE      ;
;  A[43]    ; state.IDLE ; -2.372 ; -2.372 ; Rise       ; state.IDLE      ;
;  A[44]    ; state.IDLE ; -2.237 ; -2.237 ; Rise       ; state.IDLE      ;
;  A[45]    ; state.IDLE ; -2.180 ; -2.180 ; Rise       ; state.IDLE      ;
;  A[46]    ; state.IDLE ; -2.436 ; -2.436 ; Rise       ; state.IDLE      ;
;  A[47]    ; state.IDLE ; -2.155 ; -2.155 ; Rise       ; state.IDLE      ;
;  A[48]    ; state.IDLE ; -2.426 ; -2.426 ; Rise       ; state.IDLE      ;
;  A[49]    ; state.IDLE ; -2.247 ; -2.247 ; Rise       ; state.IDLE      ;
;  A[50]    ; state.IDLE ; -2.235 ; -2.235 ; Rise       ; state.IDLE      ;
;  A[51]    ; state.IDLE ; -2.153 ; -2.153 ; Rise       ; state.IDLE      ;
;  A[52]    ; state.IDLE ; -2.283 ; -2.283 ; Rise       ; state.IDLE      ;
;  A[53]    ; state.IDLE ; -2.134 ; -2.134 ; Rise       ; state.IDLE      ;
;  A[54]    ; state.IDLE ; -2.277 ; -2.277 ; Rise       ; state.IDLE      ;
;  A[55]    ; state.IDLE ; -2.203 ; -2.203 ; Rise       ; state.IDLE      ;
;  A[56]    ; state.IDLE ; -2.205 ; -2.205 ; Rise       ; state.IDLE      ;
;  A[57]    ; state.IDLE ; -2.195 ; -2.195 ; Rise       ; state.IDLE      ;
;  A[58]    ; state.IDLE ; -2.214 ; -2.214 ; Rise       ; state.IDLE      ;
;  A[59]    ; state.IDLE ; -2.348 ; -2.348 ; Rise       ; state.IDLE      ;
;  A[60]    ; state.IDLE ; -2.340 ; -2.340 ; Rise       ; state.IDLE      ;
;  A[61]    ; state.IDLE ; -2.173 ; -2.173 ; Rise       ; state.IDLE      ;
;  A[62]    ; state.IDLE ; -2.219 ; -2.219 ; Rise       ; state.IDLE      ;
;  A[63]    ; state.IDLE ; -2.087 ; -2.087 ; Rise       ; state.IDLE      ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Resultat[*]   ; clk        ; 8.458 ; 8.458 ; Rise       ; clk             ;
;  Resultat[0]  ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  Resultat[1]  ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
;  Resultat[2]  ; clk        ; 7.858 ; 7.858 ; Rise       ; clk             ;
;  Resultat[3]  ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  Resultat[4]  ; clk        ; 7.301 ; 7.301 ; Rise       ; clk             ;
;  Resultat[5]  ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[6]  ; clk        ; 7.552 ; 7.552 ; Rise       ; clk             ;
;  Resultat[7]  ; clk        ; 7.964 ; 7.964 ; Rise       ; clk             ;
;  Resultat[8]  ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  Resultat[9]  ; clk        ; 7.312 ; 7.312 ; Rise       ; clk             ;
;  Resultat[10] ; clk        ; 8.019 ; 8.019 ; Rise       ; clk             ;
;  Resultat[11] ; clk        ; 8.010 ; 8.010 ; Rise       ; clk             ;
;  Resultat[12] ; clk        ; 7.622 ; 7.622 ; Rise       ; clk             ;
;  Resultat[13] ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  Resultat[14] ; clk        ; 8.302 ; 8.302 ; Rise       ; clk             ;
;  Resultat[15] ; clk        ; 7.581 ; 7.581 ; Rise       ; clk             ;
;  Resultat[16] ; clk        ; 8.458 ; 8.458 ; Rise       ; clk             ;
;  Resultat[17] ; clk        ; 7.381 ; 7.381 ; Rise       ; clk             ;
;  Resultat[18] ; clk        ; 7.987 ; 7.987 ; Rise       ; clk             ;
;  Resultat[19] ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  Resultat[20] ; clk        ; 8.162 ; 8.162 ; Rise       ; clk             ;
;  Resultat[21] ; clk        ; 8.024 ; 8.024 ; Rise       ; clk             ;
;  Resultat[22] ; clk        ; 8.322 ; 8.322 ; Rise       ; clk             ;
;  Resultat[23] ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  Resultat[24] ; clk        ; 7.602 ; 7.602 ; Rise       ; clk             ;
;  Resultat[25] ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  Resultat[26] ; clk        ; 8.199 ; 8.199 ; Rise       ; clk             ;
;  Resultat[27] ; clk        ; 7.838 ; 7.838 ; Rise       ; clk             ;
;  Resultat[28] ; clk        ; 7.970 ; 7.970 ; Rise       ; clk             ;
;  Resultat[29] ; clk        ; 8.388 ; 8.388 ; Rise       ; clk             ;
;  Resultat[30] ; clk        ; 8.370 ; 8.370 ; Rise       ; clk             ;
;  Resultat[31] ; clk        ; 7.960 ; 7.960 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Resultat[*]   ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  Resultat[0]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  Resultat[1]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  Resultat[2]  ; clk        ; 4.154 ; 4.154 ; Rise       ; clk             ;
;  Resultat[3]  ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  Resultat[4]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  Resultat[5]  ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  Resultat[6]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  Resultat[7]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  Resultat[8]  ; clk        ; 4.180 ; 4.180 ; Rise       ; clk             ;
;  Resultat[9]  ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  Resultat[10] ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  Resultat[11] ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  Resultat[12] ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  Resultat[13] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  Resultat[14] ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  Resultat[15] ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  Resultat[16] ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  Resultat[17] ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  Resultat[18] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  Resultat[19] ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
;  Resultat[20] ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  Resultat[21] ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  Resultat[22] ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  Resultat[23] ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  Resultat[24] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  Resultat[25] ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  Resultat[26] ; clk        ; 4.198 ; 4.198 ; Rise       ; clk             ;
;  Resultat[27] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  Resultat[28] ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
;  Resultat[29] ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  Resultat[30] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  Resultat[31] ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+----------+-----------+-----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths  ; RF Paths ; FF Paths ;
+------------+----------+-----------+-----------+----------+----------+
; clk        ; clk      ; 229251414 ; 0         ; 0        ; 0        ;
; state.IDLE ; clk      ; 438569729 ; 219284865 ; 0        ; 0        ;
+------------+----------+-----------+-----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+----------+-----------+-----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths  ; RF Paths ; FF Paths ;
+------------+----------+-----------+-----------+----------+----------+
; clk        ; clk      ; 229251414 ; 0         ; 0        ; 0        ;
; state.IDLE ; clk      ; 438569729 ; 219284865 ; 0        ; 0        ;
+------------+----------+-----------+-----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; state.IDLE ; clk      ; 159      ; 159      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; state.IDLE ; clk      ; 159      ; 159      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 66    ; 66   ;
; Unconstrained Input Port Paths  ; 8260  ; 8260 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 10 13:54:10 2025
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.IDLE state.IDLE
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.562     -2269.557 clk 
Info (332146): Worst-case hold slack is -0.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.346        -0.346 clk 
Info (332146): Worst-case recovery slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case removal slack is -0.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.332       -52.456 clk 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -237.477 clk 
    Info (332119):     0.500         0.000 state.IDLE 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.511
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.511      -813.252 clk 
Info (332146): Worst-case hold slack is -0.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.882        -0.882 clk 
Info (332146): Worst-case recovery slack is 0.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.436         0.000 clk 
Info (332146): Worst-case removal slack is -0.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.241       -38.134 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -194.380 clk 
    Info (332119):     0.500         0.000 state.IDLE 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 355 megabytes
    Info: Processing ended: Wed Dec 10 13:54:16 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


