TimeQuest Timing Analyzer report for mic1
Fri Dec 13 18:12:14 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK'
 24. Fast Model Hold: 'CLOCK'
 25. Fast Model Minimum Pulse Width: 'CLOCK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.21 MHz ; 20.21 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -24.237 ; -4463.974     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.456 ; -34.576       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                      ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -24.237 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.074     ; 24.699     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.812 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.074      ; 24.422     ;
; -22.658 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.163     ; 20.531     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.249 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.072     ; 22.713     ;
; -22.032 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.163     ; 19.905     ;
; -21.999 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.754     ; 20.281     ;
; -21.860 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.575     ; 20.321     ;
; -21.710 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.139     ; 21.607     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.705 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.063     ; 22.178     ;
; -21.655 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.575     ; 20.116     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.646 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.383      ; 24.565     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.619 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 2.411      ; 24.566     ;
; -21.593 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.462     ; 20.167     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.551 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 23.154     ;
; -21.483 ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.463     ; 20.056     ;
; -21.448 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.762     ; 19.722     ;
; -21.441 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -3.163     ; 19.314     ;
; -21.441 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.942     ; 19.535     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.375 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.690      ; 24.601     ;
; -21.342 ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.575     ; 19.803     ;
; -21.262 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.351     ; 19.947     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.252 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 2.492      ; 24.280     ;
; -21.233 ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 1.000        ; -2.015     ; 20.254     ;
; -21.226 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -2.351     ; 19.911     ;
; -21.215 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 22.818     ;
; -21.215 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 22.818     ;
; -21.215 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 22.818     ;
; -21.215 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 1.067      ; 22.818     ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.456 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.955      ; 3.765      ;
; -2.345 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.955      ; 3.876      ;
; -2.236 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.955      ; 3.985      ;
; -2.041 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.820      ; 4.045      ;
; -2.013 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.951      ; 4.204      ;
; -1.933 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.946      ; 4.279      ;
; -1.894 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.941      ; 4.313      ;
; -1.886 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.941      ; 4.321      ;
; -1.816 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.812      ; 4.262      ;
; -1.746 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.948      ; 4.468      ;
; -1.732 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.811      ; 4.345      ;
; -1.666 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.943      ; 4.543      ;
; -1.653 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.812      ; 4.425      ;
; -1.649 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.941      ; 4.558      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.593 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.065      ;
; -1.534 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.028      ; 2.760      ;
; -1.512 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.953      ; 4.707      ;
; -1.504 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.953      ; 4.715      ;
; -1.451 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 5.954      ; 4.769      ;
; -1.429 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 5.941      ; 4.778      ;
; -1.421 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.811      ; 4.656      ;
; -1.389 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.804      ; 4.681      ;
; -1.374 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.820      ; 4.712      ;
; -1.340 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.800      ; 4.726      ;
; -1.331 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.954      ; 4.889      ;
; -1.329 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.948      ; 4.885      ;
; -1.307 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.953      ; 4.912      ;
; -1.299 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst20                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.022      ; 2.989      ;
; -1.270 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.800      ; 4.796      ;
; -1.249 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 5.943      ; 4.960      ;
; -1.243 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.958      ; 4.981      ;
; -1.240 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.811      ; 4.837      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.217 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 6.892      ; 5.441      ;
; -1.174 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 5.823      ; 4.915      ;
; -1.168 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.811      ; 4.909      ;
; -1.159 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst8                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 4.009      ; 3.116      ;
; -1.131 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 5.958      ; 5.093      ;
; -1.127 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst5                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 4.009      ; 3.148      ;
; -1.111 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.811      ; 4.966      ;
; -1.106 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 5.800      ; 4.960      ;
; -1.085 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 5.797      ; 4.978      ;
; -1.073 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 5.811      ; 5.004      ;
; -1.068 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst12                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.021      ; 3.219      ;
; -1.067 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 4.021      ; 3.220      ;
; -1.064 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.022      ; 3.224      ;
; -1.054 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 5.953      ; 5.165      ;
; -1.051 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.953      ; 5.168      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.039 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.607      ;
; -1.031 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                     ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.023      ; 3.258      ;
; -1.027 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 5.953      ; 5.192      ;
; -1.019 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.815      ; 5.062      ;
; -0.996 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 4.009      ; 3.279      ;
; -0.992 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.019      ; 3.293      ;
; -0.976 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 5.955      ; 5.245      ;
; -0.966 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 5.948      ; 5.248      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.958 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 6.880      ; 5.688      ;
; -0.954 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 5.800      ; 5.112      ;
; -0.943 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst20                                                   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 4.197      ; 3.520      ;
; -0.926 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20                                                    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 4.025      ; 3.365      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
; -0.926 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 6.891      ; 5.731      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 3.372  ; 3.372  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.958  ; 2.958  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 2.689  ; 2.689  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 2.634  ; 2.634  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 2.643  ; 2.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 3.199  ; 3.199  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 2.708  ; 2.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 3.053  ; 3.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 3.372  ; 3.372  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 2.536  ; 2.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 2.512  ; 2.512  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 2.753  ; 2.753  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 2.848  ; 2.848  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 3.234  ; 3.234  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 3.304  ; 3.304  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 3.020  ; 3.020  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 2.852  ; 2.852  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 3.091  ; 3.091  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 3.072  ; 3.072  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 2.920  ; 2.920  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 3.284  ; 3.284  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 3.002  ; 3.002  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 2.859  ; 2.859  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 2.555  ; 2.555  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 2.843  ; 2.843  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 3.094  ; 3.094  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 3.284  ; 3.284  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 2.977  ; 2.977  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 3.210  ; 3.210  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 2.961  ; 2.961  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 3.090  ; 3.090  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 3.050  ; 3.050  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 3.000  ; 3.000  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.618  ; 3.618  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.897 ; -0.897 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.146  ; 3.146  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.618  ; 3.618  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.040  ; 3.040  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 2.799  ; 2.799  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.472  ; 3.472  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.229  ; 3.229  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 3.600  ; 3.600  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -2.282 ; -2.282 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -2.728 ; -2.728 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -2.459 ; -2.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -2.404 ; -2.404 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -2.413 ; -2.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -2.969 ; -2.969 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -2.478 ; -2.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -2.823 ; -2.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -3.142 ; -3.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -2.306 ; -2.306 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -2.282 ; -2.282 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -2.523 ; -2.523 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -2.618 ; -2.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -3.004 ; -3.004 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -3.074 ; -3.074 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -2.790 ; -2.790 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -2.622 ; -2.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -2.861 ; -2.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -2.842 ; -2.842 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -2.690 ; -2.690 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -3.054 ; -3.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -2.772 ; -2.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -2.629 ; -2.629 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -2.325 ; -2.325 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -2.613 ; -2.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -2.864 ; -2.864 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -3.054 ; -3.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -2.747 ; -2.747 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -2.980 ; -2.980 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -2.731 ; -2.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -2.860 ; -2.860 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -2.820 ; -2.820 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -2.770 ; -2.770 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.130  ; 1.130  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.130  ; 1.130  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.411 ; -2.411 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -3.035 ; -3.035 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -2.808 ; -2.808 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -2.490 ; -2.490 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -2.882 ; -2.882 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -2.471 ; -2.471 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -3.367 ; -3.367 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.034 ; 15.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.825 ; 14.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.109 ; 14.109 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.189 ; 14.189 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.949 ; 14.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.618 ; 13.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.815 ; 14.815 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.368 ; 14.368 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.623 ; 13.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.493 ; 14.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.079 ; 14.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.545 ; 14.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.223 ; 14.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.312 ; 14.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.331 ; 14.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.937 ; 14.937 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 15.034 ; 15.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.309 ; 14.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.885 ; 13.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.900 ; 13.900 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.346 ; 14.346 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.965 ; 14.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 14.285 ; 14.285 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.268 ; 14.268 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.534 ; 14.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.565 ; 14.565 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.443 ; 14.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.548 ; 14.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.376 ; 14.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.950 ; 14.950 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 8.195  ; 8.195  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 8.798  ; 8.798  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 8.542  ; 8.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 8.650  ; 8.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 8.775  ; 8.775  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 8.988  ; 8.988  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 8.506  ; 8.506  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 8.630  ; 8.630  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 8.757  ; 8.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 8.852  ; 8.852  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 8.520  ; 8.520  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 8.646  ; 8.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 8.963  ; 8.963  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 9.093  ; 9.093  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 8.444  ; 8.444  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.140  ; 9.140  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 8.772  ; 8.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.084  ; 9.084  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.536  ; 8.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 8.766  ; 8.766  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 8.918  ; 8.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 8.942  ; 8.942  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.149  ; 9.149  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.049  ; 6.049  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.997  ; 8.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.821  ; 8.821  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.455  ; 8.455  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.532  ; 8.532  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.445  ; 8.445  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.440  ; 8.440  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.951  ; 8.951  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.997  ; 8.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.772  ; 8.772  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.949  ; 6.949  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.072  ; 7.072  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.974  ; 6.974  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.177  ; 7.177  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.221  ; 7.221  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.190  ; 7.190  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.930  ; 6.930  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.088  ; 7.088  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 10.726 ; 10.726 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.252 ; 10.252 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.611  ; 9.611  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.742  ; 9.742  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.784  ; 9.784  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.350 ; 10.350 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.508 ; 10.508 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.238 ; 10.238 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.075 ; 10.075 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.236 ; 10.236 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.379  ; 9.379  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.280 ; 10.280 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.887  ; 9.887  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.819  ; 9.819  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.877  ; 9.877  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.157 ; 10.157 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.212 ; 10.212 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.183 ; 10.183 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.555  ; 9.555  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.274 ; 10.274 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.612 ; 10.612 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.726 ; 10.726 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.323 ; 10.323 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.951 ; 10.951 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.377 ; 10.377 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.368 ; 10.368 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.482 ; 10.482 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.823 ; 10.823 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.219 ; 10.219 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.728 ; 10.728 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.282 ; 10.282 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.214 ; 10.214 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.008 ; 10.008 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.407 ; 10.407 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.206 ; 10.206 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.692 ; 10.692 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.733 ; 10.733 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.951 ; 10.951 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.790 ; 10.790 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.379 ; 10.379 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.285 ; 10.285 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.361 ; 10.361 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.614 ; 10.614 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.595 ; 10.595 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.261 ; 10.261 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.085 ; 10.085 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.307 ; 10.307 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.084 ; 10.084 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.299 ; 10.299 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.104 ; 10.104 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.107 ; 10.107 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.227 ; 12.227 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.559 ; 11.559 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.683 ; 11.683 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.585 ; 11.585 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.787 ; 11.787 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.832 ; 11.832 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.801 ; 11.801 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.544 ; 11.544 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.700 ; 11.700 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.227 ; 12.227 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 13.618 ; 13.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.825 ; 14.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.109 ; 14.109 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.189 ; 14.189 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.949 ; 14.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.618 ; 13.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.815 ; 14.815 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.368 ; 14.368 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.623 ; 13.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.493 ; 14.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.079 ; 14.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.545 ; 14.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.223 ; 14.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.312 ; 14.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.331 ; 14.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.937 ; 14.937 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 15.034 ; 15.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.309 ; 14.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.885 ; 13.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.900 ; 13.900 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.346 ; 14.346 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.965 ; 14.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 14.285 ; 14.285 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.268 ; 14.268 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.534 ; 14.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.565 ; 14.565 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.443 ; 14.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.548 ; 14.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.376 ; 14.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.950 ; 14.950 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 8.195  ; 8.195  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 8.798  ; 8.798  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 8.542  ; 8.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 8.650  ; 8.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 8.775  ; 8.775  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 8.988  ; 8.988  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 8.506  ; 8.506  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 8.630  ; 8.630  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 8.757  ; 8.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 8.852  ; 8.852  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 8.520  ; 8.520  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 8.646  ; 8.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 8.963  ; 8.963  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 9.093  ; 9.093  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 8.444  ; 8.444  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.140  ; 9.140  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 8.772  ; 8.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.084  ; 9.084  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.536  ; 8.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 8.766  ; 8.766  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 8.918  ; 8.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 8.942  ; 8.942  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.149  ; 9.149  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.049  ; 6.049  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.440  ; 8.440  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.821  ; 8.821  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.455  ; 8.455  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.532  ; 8.532  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.445  ; 8.445  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.440  ; 8.440  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.951  ; 8.951  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.997  ; 8.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.772  ; 8.772  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.930  ; 6.930  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.949  ; 6.949  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.072  ; 7.072  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.974  ; 6.974  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.177  ; 7.177  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.221  ; 7.221  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.190  ; 7.190  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.930  ; 6.930  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.088  ; 7.088  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.187  ; 9.187  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.252 ; 10.252 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.611  ; 9.611  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.742  ; 9.742  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.784  ; 9.784  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.350 ; 10.350 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.508 ; 10.508 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.238 ; 10.238 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.075 ; 10.075 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.236 ; 10.236 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.379  ; 9.379  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.280 ; 10.280 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.887  ; 9.887  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.819  ; 9.819  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.877  ; 9.877  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.157 ; 10.157 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.212 ; 10.212 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.183 ; 10.183 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.555  ; 9.555  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.274 ; 10.274 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.612 ; 10.612 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.726 ; 10.726 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.323 ; 10.323 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.377 ; 10.377 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.368 ; 10.368 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.482 ; 10.482 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.823 ; 10.823 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.219 ; 10.219 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.728 ; 10.728 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.282 ; 10.282 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.214 ; 10.214 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.008 ; 10.008 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.407 ; 10.407 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.206 ; 10.206 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.692 ; 10.692 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.733 ; 10.733 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.951 ; 10.951 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.790 ; 10.790 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.379 ; 10.379 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.285 ; 10.285 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.361 ; 10.361 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.614 ; 10.614 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.595 ; 10.595 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.261 ; 10.261 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.085 ; 10.085 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.307 ; 10.307 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.084 ; 10.084 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.299 ; 10.299 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.104 ; 10.104 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.107 ; 10.107 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 10.837 ; 10.837 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 10.770 ; 10.770 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 10.945 ; 10.945 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.029 ; 11.029 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.000 ; 11.000 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 10.780 ; 10.780 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 10.857 ; 10.857 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 10.782 ; 10.782 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.732 ; -1991.246     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.235 ; -20.585       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                      ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.732 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.077     ; 11.187     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -10.140 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.481      ; 11.153     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.917  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.076     ; 10.373     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.639  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                           ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 10.104     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.550  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.160      ; 11.242     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.542  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5    ; CLOCK        ; CLOCK       ; 0.500        ; 1.169      ; 11.243     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.484  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.491     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.423  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.299      ; 11.254     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.391  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5   ; CLOCK        ; CLOCK       ; 0.500        ; 1.176      ; 11.099     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.344  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.475      ; 10.351     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.325  ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 0.482      ; 10.339     ;
; -9.291  ; DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                           ; CLOCK        ; CLOCK       ; 1.000        ; -1.589     ; 8.734      ;
+---------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.235 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 1.721      ;
; -1.193 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 1.763      ;
; -1.134 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 1.822      ;
; -1.107 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.766      ; 1.811      ;
; -1.051 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.799      ; 1.900      ;
; -1.006 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.795      ; 1.941      ;
; -0.998 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.790      ; 1.944      ;
; -0.990 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.790      ; 1.952      ;
; -0.987 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 1.922      ;
; -0.972 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 1.939      ;
; -0.931 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.796      ; 2.017      ;
; -0.912 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 1.999      ;
; -0.886 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.792      ; 2.058      ;
; -0.877 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.790      ; 2.065      ;
; -0.838 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.751      ; 2.065      ;
; -0.830 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.079      ;
; -0.807 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.766      ; 2.111      ;
; -0.798 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.111      ;
; -0.798 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.803      ; 2.157      ;
; -0.789 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.164      ;
; -0.782 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.117      ;
; -0.781 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.172      ;
; -0.776 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.790      ; 2.166      ;
; -0.775 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.886      ; 1.263      ;
; -0.770 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.769      ; 2.151      ;
; -0.758 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 2.802      ; 2.196      ;
; -0.755 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.796      ; 2.193      ;
; -0.736 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.173      ;
; -0.728 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.807      ; 2.231      ;
; -0.727 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.182      ;
; -0.717 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.192      ;
; -0.714 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.239      ;
; -0.710 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.792      ; 2.234      ;
; -0.706 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst20   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.881      ; 1.327      ;
; -0.693 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.206      ;
; -0.691 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.744      ; 2.205      ;
; -0.663 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.249      ;
; -0.656 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.297      ;
; -0.630 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.269      ;
; -0.628 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.806      ; 2.330      ;
; -0.626 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.283      ;
; -0.623 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.803      ; 2.332      ;
; -0.623 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.330      ;
; -0.615 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst12   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.879      ; 1.416      ;
; -0.608 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.348      ;
; -0.601 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.796      ; 2.347      ;
; -0.598 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.355      ;
; -0.596 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.360      ;
; -0.595 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst8    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.868      ; 1.425      ;
; -0.593 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.756      ; 2.315      ;
; -0.586 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.323      ;
; -0.586 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.760      ; 2.326      ;
; -0.583 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.326      ;
; -0.579 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst5    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 1.867      ; 1.440      ;
; -0.578 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst12   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.879      ; 1.453      ;
; -0.576 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst16   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.881      ; 1.457      ;
; -0.576 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.807      ; 2.383      ;
; -0.573 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.745      ; 2.324      ;
; -0.571 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.882      ; 1.463      ;
; -0.558 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.341      ;
; -0.556 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.792      ; 2.388      ;
; -0.545 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.769      ; 2.376      ;
; -0.537 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.372      ;
; -0.534 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.422      ;
; -0.532 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.803      ; 2.423      ;
; -0.529 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.427      ;
; -0.528 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.876      ; 1.500      ;
; -0.513 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.867      ; 1.506      ;
; -0.507 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.807      ; 2.452      ;
; -0.503 ; DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.941      ; 1.590      ;
; -0.497 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 2.801      ; 2.456      ;
; -0.493 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.142      ; 1.801      ;
; -0.487 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.769      ; 2.434      ;
; -0.487 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.882      ; 1.547      ;
; -0.480 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.476      ;
; -0.477 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.762      ; 2.437      ;
; -0.477 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 2.434      ;
; -0.476 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.772      ; 2.448      ;
; -0.472 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.751      ; 2.431      ;
; -0.457 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.747      ; 2.442      ;
; -0.456 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.453      ;
; -0.451 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 2.460      ;
; -0.450 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst20   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 1.871      ; 1.573      ;
; -0.449 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.756      ; 2.459      ;
; -0.448 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.154      ; 1.858      ;
; -0.442 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst3|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.807      ; 2.517      ;
; -0.440 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 2.789      ; 2.501      ;
; -0.437 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst20   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 1.867      ; 1.582      ;
; -0.435 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.757      ; 2.474      ;
; -0.432 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.524      ;
; -0.428 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.807      ; 2.531      ;
; -0.425 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst16   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 1.879      ; 1.606      ;
; -0.422 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 2.807      ; 2.537      ;
; -0.421 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.751      ; 2.482      ;
; -0.418 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 2.796      ; 2.530      ;
; -0.411 ; DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.804      ; 2.545      ;
; -0.405 ; DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst28    ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 1.876      ; 1.623      ;
; -0.399 ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst20  ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.157      ; 1.910      ;
; -0.398 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 2.759      ; 2.513      ;
; -0.396 ; DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.745      ; 2.501      ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a18~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a27~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[6]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst4[7]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.726  ; 1.726  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 1.461  ; 1.461  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.372  ; 1.372  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.344  ; 1.344  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.320  ; 1.320  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.608  ; 1.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 1.371  ; 1.371  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 1.561  ; 1.561  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 1.689  ; 1.689  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.337  ; 1.337  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 1.306  ; 1.306  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.422  ; 1.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.484  ; 1.484  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.665  ; 1.665  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.714  ; 1.714  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.570  ; 1.570  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.461  ; 1.461  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 1.590  ; 1.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.583  ; 1.583  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.507  ; 1.507  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.668  ; 1.668  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.490  ; 1.490  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.449  ; 1.449  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.344  ; 1.344  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.447  ; 1.447  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.574  ; 1.574  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.726  ; 1.726  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.519  ; 1.519  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.657  ; 1.657  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.504  ; 1.504  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.573  ; 1.573  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.533  ; 1.533  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.561  ; 1.561  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.839  ; 1.839  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.908 ; -0.908 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.574  ; 1.574  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.827  ; 1.827  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.543  ; 1.543  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.422  ; 1.422  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.737  ; 1.737  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.612  ; 1.612  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.839  ; 1.839  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -1.186 ; -1.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.341 ; -1.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.252 ; -1.252 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.224 ; -1.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.200 ; -1.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.488 ; -1.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.251 ; -1.251 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.569 ; -1.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.217 ; -1.217 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.186 ; -1.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.302 ; -1.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.364 ; -1.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.545 ; -1.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.594 ; -1.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.450 ; -1.450 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.341 ; -1.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.470 ; -1.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.463 ; -1.463 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.387 ; -1.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.548 ; -1.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.370 ; -1.370 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.329 ; -1.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.224 ; -1.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.327 ; -1.327 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.454 ; -1.454 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.606 ; -1.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.399 ; -1.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.537 ; -1.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.384 ; -1.384 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.453 ; -1.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.413 ; -1.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.030  ; 1.030  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.030  ; 1.030  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.235 ; -1.235 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.531 ; -1.531 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.420 ; -1.420 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.233 ; -1.233 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.438 ; -1.438 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.274 ; -1.274 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.716 ; -1.716 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.905 ; 7.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.768 ; 7.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.460 ; 7.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.481 ; 7.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.808 ; 7.808 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.234 ; 7.234 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.814 ; 7.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.237 ; 7.237 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.661 ; 7.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.442 ; 7.442 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.803 ; 7.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.694 ; 7.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.539 ; 7.539 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.590 ; 7.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.803 ; 7.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.582 ; 7.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.363 ; 7.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.429 ; 7.429 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.874 ; 7.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.905 ; 7.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.534 ; 7.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.707 ; 7.707 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.682 ; 7.682 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.638 ; 7.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.521 ; 7.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.511 ; 7.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.813 ; 7.813 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.218 ; 5.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 4.824 ; 4.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.653 ; 4.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.947 ; 4.947 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.826 ; 4.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.953 ; 4.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.061 ; 5.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.825 ; 4.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.060 ; 5.060 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 4.763 ; 4.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.054 ; 5.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 4.928 ; 4.928 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.218 ; 5.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.634 ; 4.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.862 ; 4.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 4.810 ; 4.810 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 4.836 ; 4.836 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 4.885 ; 4.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.030 ; 5.030 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.074 ; 5.074 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.115 ; 5.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.881 ; 4.881 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.065 ; 5.065 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.955 ; 4.955 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 4.922 ; 4.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.023 ; 5.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.019 ; 5.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.123 ; 5.123 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.593 ; 3.593 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.931 ; 4.931 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.849 ; 4.849 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.130 ; 5.130 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.067 ; 4.067 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.126 ; 4.126 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.084 ; 4.084 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.182 ; 4.182 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.209 ; 4.209 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.191 ; 4.191 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.060 ; 4.060 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.134 ; 4.134 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.130 ; 5.130 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.707 ; 5.707 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.543 ; 5.543 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.725 ; 5.725 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.766 ; 5.766 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.811 ; 5.811 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.469 ; 5.469 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.412 ; 5.412 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.369 ; 5.369 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.281 ; 5.281 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.754 ; 5.754 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.517 ; 6.517 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.150 ; 6.150 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.149 ; 6.149 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.142 ; 6.142 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.195 ; 6.195 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.373 ; 6.373 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.113 ; 6.113 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.315 ; 6.315 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.658 ; 5.658 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.662 ; 5.662 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.837 ; 5.837 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.753 ; 5.753 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.681 ; 5.681 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.698 ; 5.698 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.575 ; 5.575 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.168 ; 6.168 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.144 ; 6.144 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.358 ; 6.358 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.388 ; 6.388 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.517 ; 6.517 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.414 ; 6.414 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.206 ; 6.206 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.101 ; 6.101 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.189 ; 6.189 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.294 ; 6.294 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.334 ; 6.334 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.141 ; 6.141 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.013 ; 6.013 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.171 ; 6.171 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.069 ; 6.069 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.167 ; 6.167 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.078 ; 6.078 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.253 ; 6.253 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.026 ; 6.026 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.035 ; 7.035 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.782 ; 6.782 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.844 ; 6.844 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.802 ; 6.802 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.897 ; 6.897 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.925 ; 6.925 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.908 ; 6.908 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.778 ; 6.778 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.850 ; 6.850 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.035 ; 7.035 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.234 ; 7.234 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.768 ; 7.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.460 ; 7.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.481 ; 7.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.808 ; 7.808 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.234 ; 7.234 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.814 ; 7.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.237 ; 7.237 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.661 ; 7.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.442 ; 7.442 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.803 ; 7.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.694 ; 7.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.539 ; 7.539 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.590 ; 7.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.803 ; 7.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.582 ; 7.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.363 ; 7.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.429 ; 7.429 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.874 ; 7.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.905 ; 7.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.534 ; 7.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.707 ; 7.707 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.682 ; 7.682 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.638 ; 7.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.521 ; 7.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.511 ; 7.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.813 ; 7.813 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.634 ; 4.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 4.824 ; 4.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.653 ; 4.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.947 ; 4.947 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.826 ; 4.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.953 ; 4.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.061 ; 5.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.825 ; 4.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.060 ; 5.060 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 4.763 ; 4.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.054 ; 5.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 4.928 ; 4.928 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.218 ; 5.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.634 ; 4.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.862 ; 4.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 4.810 ; 4.810 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 4.836 ; 4.836 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 4.885 ; 4.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.030 ; 5.030 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.074 ; 5.074 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.115 ; 5.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.881 ; 4.881 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.065 ; 5.065 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.955 ; 4.955 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 4.922 ; 4.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.023 ; 5.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.019 ; 5.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.123 ; 5.123 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.593 ; 3.593 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.931 ; 4.931 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.849 ; 4.849 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.060 ; 4.060 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.067 ; 4.067 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.126 ; 4.126 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.084 ; 4.084 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.182 ; 4.182 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.209 ; 4.209 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.191 ; 4.191 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.060 ; 4.060 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.134 ; 4.134 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.046 ; 5.046 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.707 ; 5.707 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.543 ; 5.543 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.725 ; 5.725 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.766 ; 5.766 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.811 ; 5.811 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.469 ; 5.469 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.412 ; 5.412 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.369 ; 5.369 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.281 ; 5.281 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.754 ; 5.754 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.575 ; 5.575 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.150 ; 6.150 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.149 ; 6.149 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.142 ; 6.142 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.195 ; 6.195 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.373 ; 6.373 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.113 ; 6.113 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.315 ; 6.315 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.658 ; 5.658 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.662 ; 5.662 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.837 ; 5.837 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.753 ; 5.753 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.681 ; 5.681 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.698 ; 5.698 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.575 ; 5.575 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.168 ; 6.168 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.144 ; 6.144 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.358 ; 6.358 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.388 ; 6.388 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.517 ; 6.517 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.414 ; 6.414 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.206 ; 6.206 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.101 ; 6.101 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.189 ; 6.189 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.294 ; 6.294 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.334 ; 6.334 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.141 ; 6.141 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.013 ; 6.013 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.171 ; 6.171 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.069 ; 6.069 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.167 ; 6.167 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.078 ; 6.078 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.253 ; 6.253 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.026 ; 6.026 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.331 ; 6.331 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.331 ; 6.331 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.380 ; 6.380 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.348 ; 6.348 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.438 ; 6.438 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.482 ; 6.482 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.473 ; 6.473 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.382 ; 6.382 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.390 ; 6.390 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.361 ; 6.361 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -24.237   ; -2.456  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -24.237   ; -2.456  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4463.974 ; -34.576 ; 0.0      ; 0.0     ; -420.836            ;
;  CLOCK           ; -4463.974 ; -34.576 ; N/A      ; N/A     ; -420.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 3.372  ; 3.372  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 2.958  ; 2.958  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 2.689  ; 2.689  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 2.634  ; 2.634  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 2.643  ; 2.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 3.199  ; 3.199  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 2.708  ; 2.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 3.053  ; 3.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 3.372  ; 3.372  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 2.536  ; 2.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 2.512  ; 2.512  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 2.753  ; 2.753  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 2.848  ; 2.848  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 3.234  ; 3.234  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 3.304  ; 3.304  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 3.020  ; 3.020  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 2.852  ; 2.852  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 3.091  ; 3.091  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 3.072  ; 3.072  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 2.920  ; 2.920  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 3.284  ; 3.284  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 3.002  ; 3.002  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 2.859  ; 2.859  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 2.555  ; 2.555  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 2.843  ; 2.843  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 3.094  ; 3.094  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 3.284  ; 3.284  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 2.977  ; 2.977  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 3.210  ; 3.210  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 2.961  ; 2.961  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 3.090  ; 3.090  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 3.050  ; 3.050  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 3.000  ; 3.000  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.618  ; 3.618  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -0.897 ; -0.897 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.146  ; 3.146  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.618  ; 3.618  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.040  ; 3.040  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 2.799  ; 2.799  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.472  ; 3.472  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.229  ; 3.229  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 3.600  ; 3.600  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -1.186 ; -1.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -1.341 ; -1.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -1.252 ; -1.252 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.224 ; -1.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.200 ; -1.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -1.488 ; -1.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -1.251 ; -1.251 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -1.569 ; -1.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -1.217 ; -1.217 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -1.186 ; -1.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -1.302 ; -1.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -1.364 ; -1.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -1.545 ; -1.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -1.594 ; -1.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.450 ; -1.450 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.341 ; -1.341 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -1.470 ; -1.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.463 ; -1.463 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.387 ; -1.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.548 ; -1.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.370 ; -1.370 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -1.329 ; -1.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -1.224 ; -1.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.327 ; -1.327 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -1.454 ; -1.454 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -1.606 ; -1.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -1.399 ; -1.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.537 ; -1.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.384 ; -1.384 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.453 ; -1.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.413 ; -1.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.441 ; -1.441 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.130  ; 1.130  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.130  ; 1.130  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.235 ; -1.235 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.531 ; -1.531 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.420 ; -1.420 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.233 ; -1.233 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.438 ; -1.438 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.274 ; -1.274 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.716 ; -1.716 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 15.034 ; 15.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.825 ; 14.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.109 ; 14.109 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.189 ; 14.189 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 14.949 ; 14.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 13.618 ; 13.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 14.815 ; 14.815 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 14.368 ; 14.368 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 13.623 ; 13.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.493 ; 14.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.079 ; 14.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 14.545 ; 14.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 14.223 ; 14.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 14.312 ; 14.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 14.331 ; 14.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.937 ; 14.937 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 15.034 ; 15.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 14.309 ; 14.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 13.885 ; 13.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 13.900 ; 13.900 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 14.346 ; 14.346 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 14.965 ; 14.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 14.285 ; 14.285 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 14.268 ; 14.268 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.534 ; 14.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 14.565 ; 14.565 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 14.443 ; 14.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.548 ; 14.548 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 14.376 ; 14.376 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 14.950 ; 14.950 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 8.195  ; 8.195  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 8.798  ; 8.798  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 8.542  ; 8.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 8.650  ; 8.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 8.775  ; 8.775  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 8.988  ; 8.988  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 8.644  ; 8.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 9.053  ; 9.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 8.506  ; 8.506  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 8.630  ; 8.630  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 8.757  ; 8.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 9.368  ; 9.368  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 8.852  ; 8.852  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 8.603  ; 8.603  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 8.520  ; 8.520  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 8.646  ; 8.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 8.963  ; 8.963  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 9.093  ; 9.093  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 8.444  ; 8.444  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 9.140  ; 9.140  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 8.772  ; 8.772  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.084  ; 9.084  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 8.536  ; 8.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 8.773  ; 8.773  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 8.766  ; 8.766  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 8.918  ; 8.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 8.942  ; 8.942  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 9.149  ; 9.149  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.049  ; 6.049  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.997  ; 8.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.821  ; 8.821  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.455  ; 8.455  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.532  ; 8.532  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.445  ; 8.445  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.440  ; 8.440  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.951  ; 8.951  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.997  ; 8.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.772  ; 8.772  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.949  ; 6.949  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.072  ; 7.072  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.974  ; 6.974  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.177  ; 7.177  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.221  ; 7.221  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.190  ; 7.190  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.930  ; 6.930  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.088  ; 7.088  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 10.726 ; 10.726 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.479  ; 9.479  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.252 ; 10.252 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 9.611  ; 9.611  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.277 ; 10.277 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 9.742  ; 9.742  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.784  ; 9.784  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.350 ; 10.350 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.508 ; 10.508 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.238 ; 10.238 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 10.075 ; 10.075 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.236 ; 10.236 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 9.379  ; 9.379  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.280 ; 10.280 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 9.887  ; 9.887  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 9.819  ; 9.819  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 9.877  ; 9.877  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 10.157 ; 10.157 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 10.212 ; 10.212 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 10.183 ; 10.183 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 9.555  ; 9.555  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.274 ; 10.274 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.612 ; 10.612 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.726 ; 10.726 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 10.250 ; 10.250 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.323 ; 10.323 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.951 ; 10.951 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.377 ; 10.377 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.398 ; 10.398 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.368 ; 10.368 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.482 ; 10.482 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.823 ; 10.823 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.219 ; 10.219 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 10.728 ; 10.728 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.481 ; 10.481 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.282 ; 10.282 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.214 ; 10.214 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.008 ; 10.008 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.102 ; 10.102 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 10.407 ; 10.407 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 10.206 ; 10.206 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 10.692 ; 10.692 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 10.733 ; 10.733 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 10.951 ; 10.951 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.790 ; 10.790 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.379 ; 10.379 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.285 ; 10.285 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.361 ; 10.361 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.614 ; 10.614 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.595 ; 10.595 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.261 ; 10.261 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.085 ; 10.085 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.307 ; 10.307 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.084 ; 10.084 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.299 ; 10.299 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 9.602  ; 9.602  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.104 ; 10.104 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.458 ; 10.458 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.107 ; 10.107 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.227 ; 12.227 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.559 ; 11.559 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 11.683 ; 11.683 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 11.585 ; 11.585 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.787 ; 11.787 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.832 ; 11.832 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.801 ; 11.801 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.544 ; 11.544 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.700 ; 11.700 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.227 ; 12.227 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_ADDR[*]      ; CLOCK      ; 7.234 ; 7.234 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.768 ; 7.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.460 ; 7.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.481 ; 7.481 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.808 ; 7.808 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.234 ; 7.234 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.814 ; 7.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.237 ; 7.237 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.661 ; 7.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.442 ; 7.442 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.803 ; 7.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.694 ; 7.694 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.539 ; 7.539 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.576 ; 7.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.590 ; 7.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.803 ; 7.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.875 ; 7.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.582 ; 7.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.363 ; 7.363 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.429 ; 7.429 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.874 ; 7.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.905 ; 7.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.563 ; 7.563 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.534 ; 7.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.707 ; 7.707 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.682 ; 7.682 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.638 ; 7.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.521 ; 7.521 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.511 ; 7.511 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.813 ; 7.813 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 4.634 ; 4.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 4.824 ; 4.824 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 4.653 ; 4.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 4.947 ; 4.947 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 4.826 ; 4.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 4.953 ; 4.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.061 ; 5.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 4.825 ; 4.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.060 ; 5.060 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 4.763 ; 4.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 4.871 ; 4.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.054 ; 5.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 4.928 ; 4.928 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.218 ; 5.218 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 4.634 ; 4.634 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 4.976 ; 4.976 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 4.862 ; 4.862 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 4.810 ; 4.810 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 4.836 ; 4.836 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 4.885 ; 4.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.030 ; 5.030 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.074 ; 5.074 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 4.800 ; 4.800 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.115 ; 5.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 4.881 ; 4.881 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.065 ; 5.065 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 4.955 ; 4.955 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 4.922 ; 4.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.023 ; 5.023 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.019 ; 5.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.123 ; 5.123 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.593 ; 3.593 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.931 ; 4.931 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.849 ; 4.849 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.806 ; 4.806 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.893 ; 4.893 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.060 ; 4.060 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.067 ; 4.067 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.126 ; 4.126 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.084 ; 4.084 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.182 ; 4.182 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.209 ; 4.209 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.191 ; 4.191 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.060 ; 4.060 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.134 ; 4.134 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.046 ; 5.046 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.707 ; 5.707 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.543 ; 5.543 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.725 ; 5.725 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.564 ; 5.564 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.476 ; 5.476 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.766 ; 5.766 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.811 ; 5.811 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.635 ; 5.635 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.469 ; 5.469 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.412 ; 5.412 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.452 ; 5.452 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.369 ; 5.369 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.281 ; 5.281 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.166 ; 5.166 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.754 ; 5.754 ; Rise       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.575 ; 5.575 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.150 ; 6.150 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.149 ; 6.149 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.142 ; 6.142 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.195 ; 6.195 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.373 ; 6.373 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.113 ; 6.113 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.315 ; 6.315 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.658 ; 5.658 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.662 ; 5.662 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.837 ; 5.837 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.753 ; 5.753 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.681 ; 5.681 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.698 ; 5.698 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.575 ; 5.575 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.666 ; 5.666 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.168 ; 6.168 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.144 ; 6.144 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.358 ; 6.358 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.388 ; 6.388 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.517 ; 6.517 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.414 ; 6.414 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.206 ; 6.206 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.101 ; 6.101 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.189 ; 6.189 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.294 ; 6.294 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.334 ; 6.334 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.141 ; 6.141 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.013 ; 6.013 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.171 ; 6.171 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.069 ; 6.069 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.167 ; 6.167 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.078 ; 6.078 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.253 ; 6.253 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.026 ; 6.026 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.331 ; 6.331 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.331 ; 6.331 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.380 ; 6.380 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.348 ; 6.348 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.438 ; 6.438 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.482 ; 6.482 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.473 ; 6.473 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.382 ; 6.382 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.390 ; 6.390 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.361 ; 6.361 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075402  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075402  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 150   ; 150  ;
; Unconstrained Output Port Paths ; 601   ; 601  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 13 18:12:14 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.237
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.237     -4463.974 CLOCK 
Info (332146): Worst-case hold slack is -2.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.456       -34.576 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.732     -1991.246 CLOCK 
Info (332146): Worst-case hold slack is -1.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.235       -20.585 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4560 megabytes
    Info: Processing ended: Fri Dec 13 18:12:14 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


