<!DOCTYPE html>
<html lang="es">
<head>
<meta charset="UTF-8">
<meta http-equiv="X-UA-Compatible" content="IE=edge">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="generator" content="Asciidoctor 2.0.17">
<meta name="keywords" content="computer, architecture">
<meta name="author" content="Cándido Aramburu">
<title>Apéndice: Unidad de Memoria</title>
<style>
@import "https://fonts.googleapis.com/css?family=Open+Sans:300,300italic,400,400italic,600,600italic%7CNoto+Serif:400,400italic,700,700italic%7CDroid+Sans+Mono:400,700";
@import "https://cdn.jsdelivr.net/gh/asciidoctor/asciidoctor@2.0/data/stylesheets/asciidoctor-default.css";



h1, h2, h3, h4, h5, h6, #toctitle,
.sidebarblock > .content > .title {
  color: rgba(221, 72, 20, 0.8);
}



</style>
<link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/4.7.0/css/font-awesome.min.css">
<!-- Change some CSS.
<style>
.imageblock{
  &.text-center > .title {
    text-align: center !important;
  }
}
</style>

-->

<style type="text/css"> .imageblock > .title { text-align: center; } </style>

<style>.toc-current{font-weight: bold;} .toc-root{font-family: "Open Sans","DejaVu Sans",sans-serif;
                       font-size: 0.9em;} #content{display: flex; flex-direction: column; flex: 1 1 auto;}
             .nav-footer{text-align: center; margin-top: auto;}
             .nav-footer > p > a {white-space: nowrap;}</style>
</head>
<body id="apendice_organizacion_dram" class="book">
<div id="header">
<h1>Apéndice: Unidad de Memoria</h1>
<div class="details">
<span id="author" class="author">Cándido Aramburu</span><br>
<span id="email" class="email"><a href="mailto:candido@unavarra.es">candido@unavarra.es</a></span><br>
<span id="revdate">2023-10-23</span>
</div>
<div id="toc" class="toc">
<div id="toctitle">Table of Contents</div>
<p><span class="toc-root"><a href="eecc_book.html">Apéndice: Unidad de Memoria</a></span></p><ul class="sectlevel0">
<li><a href="_i_arquitectura_del_repertorio_de_instrucciones_isa_computadora_von_neumann_datos_instrucciones_programación.html">I Arquitectura del Repertorio de Instrucciones (ISA): computadora von Neumann, datos, instrucciones, programación.</a>
</li>
<li><a href="_ii_unidades_básicas_procesador_central_unidad_de_memoria_mecanismos_entradasalida.html">II Unidades Básicas: Procesador Central, Unidad de Memoria, Mecanismos Entrada/Salida.</a>
</li>
<li><a href="_iii_ejercicios_de_teoría.html">III Ejercicios de Teoría</a>
</li>
<li><a href="_iv_autoevaluación_teoría.html">IV Autoevaluación Teoría</a>
</li>
<li><a href="_v_guiones_de_prácticas_programación_ensamblador_x86.html">V Guiones de Prácticas: Programación Ensamblador x86</a>
</li>
<li><a href="_vi_hojas_de_referencia_rápida.html">VI Hojas de Referencia Rápida</a>
</li>
<li><a href="_vii_autoevaluación_prácticas.html">VII Autoevaluación Prácticas</a>
</li>
<li><a href="_viii_apéndices.html">VIII Apéndices</a>
</li>
<li><a href="_apéndice_unidad_de_memoria_dram.html">Apéndice: Unidad de Memoria DRAM</a>
<ul class="sectlevel1">
<li><a href="_memoria_principal_dram.html">38. Memoria Principal: DRAM</a>
</li>
<li><a href="apendice_organizacion_dram.html"><span class="toc-current">39. Organización avanzada de memorias DRAM</span></a>
<ul class="sectlevel2">
<li><a href="apendice_organizacion_dram.html#_dram_asincrona">39.1. DRAM asincrona</a>
</li>
<li><a href="apendice_organizacion_dram.html#_sdram_synchronous_dram_2">39.2. SDRAM (Synchronous DRAM)</a>
<ul class="sectlevel3">
<li><a href="apendice_organizacion_dram.html#_referencias_4">39.2.1. Referencias</a>
</li>
<li><a href="apendice_organizacion_dram.html#_introducción_25">39.2.2. Introducción</a>
</li>
</ul>
</li>
</ul>
</li>
</ul>
</li>
<li><a href="_apéndice_memoria_virtual.html">Apéndice: Memoria Virtual</a>
</li>
<li><a href="_lenguaje_de_programación_c_2.html">Lenguaje de Programación C</a>
</li>
<li><a href="_fpu_x87.html">FPU x87</a>
</li>
<li><a href="_estructura_de_computadores_2022_primer_parcial_teoría.html">Estructura de Computadores 2022: Primer Parcial Teoría</a>
</li>
<li><a href="_estructura_de_computadores_2022_primer_parcial_prácticas.html">Estructura de Computadores 2022: Primer Parcial Prácticas</a>
</li>
<li><a href="_estructura_de_computadores_2022_segundo_parcial_prácticas.html">Estructura de Computadores 2022: Segundo Parcial Prácticas</a>
</li>
<li><a href="_nominación_de_los_ficheros_del_examen.html">Nominación de los ficheros del examen</a>
</li>
<li><a href="_exámenes_de_cursos_anteriores.html">Exámenes de Cursos Anteriores</a>
</li>
<li><a href="_miaulario_videoconferencia.html">Miaulario: Videoconferencia</a>
</li>
<li><a href="_ix_bibliografía.html">IX Bibliografía</a>
</li>
<li><a href="_x_glosario.html">X Glosario</a>
</li>
<li><a href="_xi_colofón.html">XI Colofón</a>
</li>
<li><a href="_index.html">Index</a>
</li>
</ul>
</div>
</div>
<div id="content">
<div class="sect1">
<h2 id="apendice_organizacion_dram">39. Organización avanzada de memorias DRAM</h2>
<div class="sectionbody">
<div class="sect2">
<h3 id="_dram_asincrona">39.1. DRAM asincrona</h3>
<div class="ulist">
<ul>
<li>
<p>En la memoria asíncrona las acciones realizadas dependen del diálogo entre el controlador y la memoria.</p>
</li>
<li>
<p>La memoria síncrona comienza y finaliza las acciones en el flanco de subida o bajada del reloj facilitando el diseño del circuito digital electrónico y permitiendo mayores velocidades en el bus.</p>
</li>
<li>
<p>Although the RAM is asynchronous, the signals are typically generated by a clocked memory controller, which limits their timing to multiples of the controller&#8217;s clock cycle.</p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/Dynamic_random-access_memory">DRAM</a></p>
</li>
</ul>
</div>
</div>
<div class="sect2">
<h3 id="_sdram_synchronous_dram_2">39.2. SDRAM (Synchronous DRAM)</h3>
<div class="sect3">
<h4 id="_referencias_4">39.2.1. Referencias</h4>
<div class="ulist">
<ul>
<li>
<p><a href="http://es.wikipedia.org/wiki/SDRAM">SDRAM</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/Synchronous_dynamic_random-access_memory">SDRAM</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/DDR_SDRAM">DDR_SDRAM</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/DDR2_SDRAM">DDR2_SDRAM</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/DDR3_SDRAM">DDR3_SDRAM</a></p>
</li>
<li>
<p><a href="http://www.jedec.org/standards-documents/docs/jesd-79-3d">jedec standard</a></p>
</li>
<li>
<p><a href="http://www.freescale.com/webapp/sps/site/overview.jsp?code=784_LPBB_DDR" class="bare">http://www.freescale.com/webapp/sps/site/overview.jsp?code=784_LPBB_DDR</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/Dynamic_random-access_memory#Memory_timing">memory timing</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/Memory_timings" class="bare">http://en.wikipedia.org/wiki/Memory_timings</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/SDRAM_latency" class="bare">http://en.wikipedia.org/wiki/SDRAM_latency</a></p>
</li>
<li>
<p><a href="http://en.wikipedia.org/wiki/CAS_latency" class="bare">http://en.wikipedia.org/wiki/CAS_latency</a></p>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_introducción_25">39.2.2. Introducción</h4>
<div class="ulist">
<ul>
<li>
<p>El flanco del reloj es el patrón de comienzo y fin de las operaciones</p>
</li>
<li>
<p><strong>DDR (Double Data Rate)</strong></p>
<div class="ulist">
<ul>
<li>
<p>Permite transferir el bit tanto en el flanco de bajada como de subida del reloj (<strong>doble bombeo</strong>)</p>
</li>
</ul>
</div>
</li>
<li>
<p>frecuencia del buffer i/o</p>
<div class="ulist">
<ul>
<li>
<p>El buffer i/o de la memoria pude ir a frecuencias x2, x4 y x8 respecto de la frecuencia de acceso a la celda.</p>
</li>
<li>
<p><strong>Supercelda</strong>:Ahora una selección (fila,columna) de un array supone no la seleccion de 1 celda sino la de 2, 4 u 8 CELDAS del array.</p>
</li>
<li>
<p>DDR1: una macrocelda de 2<sup>1</sup> celdas &#8594; 2 celdas</p>
</li>
<li>
<p>DDR2: una macrocelda de 2<sup>2</sup> celdas &#8594; 4 celdas</p>
</li>
<li>
<p>DDR1: una macrocelda de 2<sup>3</sup> celdas &#8594; 8 celdas</p>
</li>
<li>
<p>DDR1: una macrocelda de 2<sup>4</sup> celdas &#8594; 16 celdas</p>
</li>
<li>
<p>DDR1: una macrocelda de 2<sup>5</sup> celdas &#8594; 32 celdas</p>
</li>
</ul>
</div>
</li>
<li>
<p>Fabricantes: Samsung, Hitachi, NEC, IBM, Siemens.</p>
</li>
</ul>
</div>
<table class="tableblock frame-all grid-all" style="width: 60%;">
<caption class="title">Table 24. Módulos DDR para PC  : características</caption>
<colgroup>
<col style="width: 50%;">
<col style="width: 16.6666%;">
<col style="width: 16.6666%;">
<col style="width: 16.6668%;">
</colgroup>
<thead>
<tr>
<th class="tableblock halign-left valign-top"></th>
<th class="tableblock halign-center valign-top">DDR1</th>
<th class="tableblock halign-center valign-top">DDR2</th>
<th class="tableblock halign-center valign-top">DDR3</th>
</tr>
</thead>
<tbody>
<tr>
<td class="tableblock halign-left valign-top"><p class="tableblock"><code>bit i/o: celdas/ciclo_bus</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>x2</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>x4</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>x8</code></p></td>
</tr>
<tr>
<td class="tableblock halign-left valign-top"><p class="tableblock"><code>frecuencia bus</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>f</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>2f</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>4f</code></p></td>
</tr>
<tr>
<td class="tableblock halign-left valign-top"><p class="tableblock"><code>burst mínimo</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>2</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>4</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>8</code></p></td>
</tr>
<tr>
<td class="tableblock halign-left valign-top"><p class="tableblock"><code>pines DIMM</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>184</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>240</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>240</code></p></td>
</tr>
<tr>
<td class="tableblock halign-left valign-top"><p class="tableblock"><code>pines SO-DIMM</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>200</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>200</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>144/200/204</code></p></td>
</tr>
<tr>
<td class="tableblock halign-left valign-top"><p class="tableblock"><code>alimentación(v)</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>2.5</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>1.8</code></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><code>1.5</code></p></td>
</tr>
</tbody>
</table>
</div>
</div>
</div>
</div>
<div class="paragraph nav-footer">
<p>← Previous: <a href="_memoria_principal_dram.html">Memoria Principal: DRAM</a> | ↑ Up: <a href="_apéndice_unidad_de_memoria_dram.html">Apéndice: Unidad de Memoria DRAM</a> | ⌂ Home: <a href="eecc_book.html">Estructura de Computadores  (240306)</a> | Next: <a href="_apéndice_memoria_virtual.html">Apéndice: Memoria Virtual</a> →</p>
</div>
</div>
<div id="footer">
<div id="footer-text">
Last updated 2023-10-11 14:37:36 +0200
</div>
</div>
<script type="text/x-mathjax-config">
MathJax.Hub.Config({
  messageStyle: "none",
  tex2jax: {
    inlineMath: [["\\(", "\\)"]],
    displayMath: [["\\[", "\\]"]],
    ignoreClass: "nostem|nolatexmath"
  },
  asciimath2jax: {
    delimiters: [["\\$", "\\$"]],
    ignoreClass: "nostem|noasciimath"
  },
  TeX: { equationNumbers: { autoNumber: "none" } }
})
MathJax.Hub.Register.StartupHook("AsciiMath Jax Ready", function () {
  MathJax.InputJax.AsciiMath.postfilterHooks.Add(function (data, node) {
    if ((node = data.script.parentNode) && (node = node.parentNode) && node.classList.contains("stemblock")) {
      data.math.root.display = "block"
    }
    return data
  })
})
</script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/MathJax.js?config=TeX-MML-AM_HTMLorMML"></script>
</body>
</html>