<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1674675548">
  <File Type="PA-TCL" Name="fibonacci_8bit_sequence.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="fibonacci_8bit_sequence_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="fibonacci_8bit_sequence_reports.tcl"/>
  <File Type="RDS-RDS" Name="fibonacci_8bit_sequence.vds"/>
  <File Type="RDS-UTIL" Name="fibonacci_8bit_sequence_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="fibonacci_8bit_sequence_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="fibonacci_8bit_sequence.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="fibonacci_8bit_sequence_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="fibonacci_8bit_sequence_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Digital Engineering/DigEng.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="G:/Sync/Digital Engineering/DigEng.vhd"/>
        <Attr Name="ImportTime" Val="1674567218"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/d_type_flip_flop.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/parameterizable_counter.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/efficient_debouncer.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/fibonacci_8bit_async_read_rom.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="G:/Sync/Digital Design with HDL/Lab3/DDVHDL_Lab3A/DDVHDL_Lab3A.srcs/sources_1/new/fibonacci_8bit_async_read_rom.vhd"/>
        <Attr Name="ImportTime" Val="1637240968"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/sync_enable_4bit_counter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="G:/Sync/Digital Design with HDL/Lab3/DDVHDL_Lab3A/DDVHDL_Lab3A.srcs/sources_1/new/sync_enable_4bit_counter.vhd"/>
        <Attr Name="ImportTime" Val="1637241518"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/fibonacci_8bit_sequence.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="G:/Sync/Digital Design with HDL/Lab3/DDVHDL_Lab3A/DDVHDL_Lab3A.srcs/sources_1/new/fibonacci_8bit_sequence.vhd"/>
        <Attr Name="ImportTime" Val="1637240512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/input_debouncer.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="G:/Sync/Digital Design with HDL/Lab3/DDVHDL_Lab3A/DDVHDL_Lab3A.srcs/sources_1/new/input_debouncer.vhd"/>
        <Attr Name="ImportTime" Val="1635847446"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fibonacci_8bit_sequence"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
