Fitter report for finalproject
Thu Apr 13 15:20:37 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. |finalproject|finalproject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mvg1:auto_generated|ALTSYNCRAM
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 13 15:20:37 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; finalproject                                ;
; Top-level Entity Name              ; finalproject                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DCF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,016 / 49,760 ( 8 % )                      ;
;     Total combinational functions  ; 3,445 / 49,760 ( 7 % )                      ;
;     Dedicated logic registers      ; 2,462 / 49,760 ( 5 % )                      ;
; Total registers                    ; 2531                                        ;
; Total pins                         ; 58 / 360 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 49,736 / 1,677,312 ( 3 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DCF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.66        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.5%      ;
;     Processor 3            ;   4.5%      ;
;     Processor 4            ;   4.4%      ;
;     Processor 5            ;   4.4%      ;
;     Processor 6            ;   4.4%      ;
;     Processor 7            ;   4.4%      ;
;     Processor 8            ;   4.4%      ;
;     Processors 9-16        ;   4.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; finalproject_sdram:sdram|m_addr[0]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[0]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[1]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[1]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[2]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[2]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[3]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[3]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[4]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[4]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[5]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[5]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[6]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[6]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[7]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[7]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[8]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[8]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[9]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[9]~output                                                                                                                                                                                ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[10]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[10]~output                                                                                                                                                                               ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[11]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[11]~output                                                                                                                                                                               ; I                ;                       ;
; finalproject_sdram:sdram|m_addr[12]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[12]~output                                                                                                                                                                               ; I                ;                       ;
; finalproject_sdram:sdram|m_bank[0]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[0]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_bank[1]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[1]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_cmd[0]                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; finalproject_sdram:sdram|m_cmd[0]                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_we_n~output                                                                                                                                                                                   ; I                ;                       ;
; finalproject_sdram:sdram|m_cmd[0]                                                                          ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|m_cmd[1]                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; finalproject_sdram:sdram|m_cmd[1]                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cas_n~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_cmd[1]                                                                          ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|m_cmd[2]                                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; finalproject_sdram:sdram|m_cmd[2]                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ras_n~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_cmd[2]                                                                          ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|m_cmd[3]                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cs_n~output                                                                                                                                                                                   ; I                ;                       ;
; finalproject_sdram:sdram|m_cmd[3]                                                                          ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|m_data[0]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[0]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[1]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[1]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[2]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[2]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[3]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[3]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[4]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[4]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[5]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[5]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[6]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[6]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[7]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[7]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[8]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[8]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[9]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[9]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                  ; I                ;                       ;
; finalproject_sdram:sdram|m_data[10]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[10]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_data[11]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[11]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_data[12]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[12]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_data[13]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[13]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_data[14]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[14]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_data[15]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalproject_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalproject_sdram:sdram|m_data[15]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_dqm[0]                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[0]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|m_dqm[1]                                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[1]~output                                                                                                                                                                                 ; I                ;                       ;
; finalproject_sdram:sdram|oe                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_1                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_1                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_1                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_2                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_2                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_2                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_3                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_3                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_3                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_4                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_4                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_4                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_5                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_5                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_5                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_6                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_6                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_6                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_7                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_7                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_7                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_8                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                 ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_8                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_8                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_9                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_9                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                  ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_9                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_10                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_10                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                 ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_10                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_11                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_11                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                 ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_11                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_12                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_12                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                 ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_12                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_13                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_13                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                 ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_13                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_14                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalproject_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                ; Q                ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_14                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                 ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_14                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_15                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                 ; OE               ;                       ;
; finalproject_sdram:sdram|oe~_Duplicate_15                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                          ;                  ;                       ;
; finalproject_sdram:sdram|za_data[0]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[0]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[1]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[1]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[2]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[2]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[3]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[3]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[4]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[4]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[5]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[5]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[6]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[6]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[7]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[7]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[8]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[8]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[9]                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[9]~input                                                                                                                                                                                   ; O                ;                       ;
; finalproject_sdram:sdram|za_data[10]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[10]~input                                                                                                                                                                                  ; O                ;                       ;
; finalproject_sdram:sdram|za_data[11]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[11]~input                                                                                                                                                                                  ; O                ;                       ;
; finalproject_sdram:sdram|za_data[12]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[12]~input                                                                                                                                                                                  ; O                ;                       ;
; finalproject_sdram:sdram|za_data[13]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[13]~input                                                                                                                                                                                  ; O                ;                       ;
; finalproject_sdram:sdram|za_data[14]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[14]~input                                                                                                                                                                                  ; O                ;                       ;
; finalproject_sdram:sdram|za_data[15]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[15]~input                                                                                                                                                                                  ; O                ;                       ;
+------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity     ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; finalproject_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalproject_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalproject_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6254 ) ; 0.00 % ( 0 / 6254 )        ; 0.00 % ( 0 / 6254 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6254 ) ; 0.00 % ( 0 / 6254 )        ; 0.00 % ( 0 / 6254 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6009 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 234 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/oddly/OneDrive/Documents/GitHub/final_project/output_files/finalproject.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,016 / 49,760 ( 8 % )      ;
;     -- Combinational with no register       ; 1554                        ;
;     -- Register only                        ; 571                         ;
;     -- Combinational with a register        ; 1891                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 1799                        ;
;     -- 3 input functions                    ; 885                         ;
;     -- <=2 input functions                  ; 761                         ;
;     -- Register only                        ; 571                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3189                        ;
;     -- arithmetic mode                      ; 256                         ;
;                                             ;                             ;
; Total registers*                            ; 2,531 / 51,509 ( 5 % )      ;
;     -- Dedicated logic registers            ; 2,462 / 49,760 ( 5 % )      ;
;     -- I/O registers                        ; 69 / 1,749 ( 4 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 317 / 3,110 ( 10 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 58 / 360 ( 16 % )           ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 15 / 182 ( 8 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; Total block memory bits                     ; 49,736 / 1,677,312 ( 3 % )  ;
; Total block memory implementation bits      ; 138,240 / 1,677,312 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 9                           ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.7% / 2.6% / 2.9%          ;
; Peak interconnect usage (total/H/V)         ; 26.5% / 25.6% / 27.8%       ;
; Maximum fan-out                             ; 1594                        ;
; Highest non-global fan-out                  ; 75                          ;
; Total fan-out                               ; 21110                       ;
; Average fan-out                             ; 3.22                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+----------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                   ; Low                            ;
;                                              ;                      ;                       ;                                ;
; Total logic elements                         ; 3850 / 49760 ( 8 % ) ; 166 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 1473                 ; 81                    ; 0                              ;
;     -- Register only                         ; 554                  ; 17                    ; 0                              ;
;     -- Combinational with a register         ; 1823                 ; 68                    ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                       ;                                ;
;     -- 4 input functions                     ; 1727                 ; 72                    ; 0                              ;
;     -- 3 input functions                     ; 850                  ; 35                    ; 0                              ;
;     -- <=2 input functions                   ; 719                  ; 42                    ; 0                              ;
;     -- Register only                         ; 554                  ; 17                    ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Logic elements by mode                       ;                      ;                       ;                                ;
;     -- normal mode                           ; 3048                 ; 141                   ; 0                              ;
;     -- arithmetic mode                       ; 248                  ; 8                     ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Total registers                              ; 2446                 ; 85                    ; 0                              ;
;     -- Dedicated logic registers             ; 2377 / 49760 ( 5 % ) ; 85 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 138                  ; 0                     ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Total LABs:  partially or completely used    ; 304 / 3110 ( 10 % )  ; 14 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                      ;                       ;                                ;
; Virtual pins                                 ; 0                    ; 0                     ; 0                              ;
; I/O pins                                     ; 58                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 49736                ; 0                     ; 0                              ;
; Total RAM block bits                         ; 138240               ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 15 / 182 ( 8 % )     ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 8 / 24 ( 33 % )      ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry        ; 37 / 500 ( 7 % )     ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )     ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                      ;                       ;                                ;
; Connections                                  ;                      ;                       ;                                ;
;     -- Input Connections                     ; 1080                 ; 125                   ; 2                              ;
;     -- Registered Input Connections          ; 913                  ; 94                    ; 0                              ;
;     -- Output Connections                    ; 239                  ; 182                   ; 786                            ;
;     -- Registered Output Connections         ; 6                    ; 182                   ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Internal Connections                         ;                      ;                       ;                                ;
;     -- Total Connections                     ; 20513                ; 948                   ; 795                            ;
;     -- Registered Connections                ; 8093                 ; 667                   ; 0                              ;
;                                              ;                      ;                       ;                                ;
; External Connections                         ;                      ;                       ;                                ;
;     -- Top                                   ; 226                  ; 305                   ; 788                            ;
;     -- sld_hub:auto_hub                      ; 305                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 788                  ; 0                     ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Partition Interface                          ;                      ;                       ;                                ;
;     -- Input Ports                           ; 45                   ; 62                    ; 2                              ;
;     -- Output Ports                          ; 40                   ; 79                    ; 3                              ;
;     -- Bidir Ports                           ; 16                   ; 0                     ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Registered Ports                             ;                      ;                       ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 40                    ; 0                              ;
;                                              ;                      ;                       ;                                ;
; Port Connectivity                            ;                      ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 2                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 47                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 59                    ; 0                              ;
+----------------------------------------------+----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_clk                           ; R11   ; 3        ; 31           ; 0            ; 0            ; 1595                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; i2c_scl_in                        ; AA8   ; 3        ; 31           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; i2c_sda_in                        ; V9    ; 3        ; 31           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; key_external_connection_export[0] ; C9    ; 7        ; 46           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; key_external_connection_export[1] ; AA12  ; 4        ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset_reset_n                     ; M8    ; 2        ; 0            ; 18           ; 14           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; usb_gpx_export                    ; D10   ; 8        ; 31           ; 39           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; usb_irq_export                    ; A6    ; 8        ; 34           ; 39           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-----------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; i2c_scl_oe          ; Y11   ; 4        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; i2c_sda_oe          ; W11   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[0]   ; E11   ; 8        ; 36           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[1]   ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[2]   ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[3]   ; D9    ; 8        ; 31           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[4]   ; P21   ; 5        ; 78           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[5]   ; Y13   ; 4        ; 51           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[6]   ; G3    ; 1A       ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; keycode_export[7]   ; W12   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_clk_clk       ; T6    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[0]  ; C7    ; 8        ; 34           ; 39           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[10] ; K5    ; 1A       ; 0            ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[11] ; K9    ; 1B       ; 0            ; 30           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[12] ; D2    ; 1B       ; 0            ; 30           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[1]  ; B7    ; 8        ; 34           ; 39           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[2]  ; H11   ; 8        ; 34           ; 39           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[3]  ; J10   ; 8        ; 34           ; 39           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[4]  ; A4    ; 8        ; 31           ; 39           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[5]  ; J3    ; 1A       ; 0            ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[6]  ; K6    ; 1A       ; 0            ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[7]  ; K4    ; 1A       ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[8]  ; D3    ; 1B       ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[9]  ; D8    ; 8        ; 31           ; 39           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_ba[0]    ; H3    ; 1A       ; 0            ; 35           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_ba[1]    ; J4    ; 1A       ; 0            ; 35           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_cas_n    ; E6    ; 8        ; 20           ; 39           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_cke      ; U15   ; 4        ; 56           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_cs_n     ; AB4   ; 3        ; 26           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_dqm[0]   ; H4    ; 1A       ; 0            ; 35           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_dqm[1]   ; F3    ; 1A       ; 0            ; 36           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_ras_n    ; C2    ; 8        ; 20           ; 39           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_we_n     ; C3    ; 8        ; 20           ; 39           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; usb_rst_export      ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+
; sdram_wire_dq[0]  ; C5    ; 8        ; 24           ; 39           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe               ;
; sdram_wire_dq[10] ; A3    ; 8        ; 26           ; 39           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_10 ;
; sdram_wire_dq[11] ; E9    ; 8        ; 29           ; 39           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_11 ;
; sdram_wire_dq[12] ; B3    ; 8        ; 26           ; 39           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_12 ;
; sdram_wire_dq[13] ; D7    ; 8        ; 29           ; 39           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_13 ;
; sdram_wire_dq[14] ; B4    ; 8        ; 26           ; 39           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_14 ;
; sdram_wire_dq[15] ; B5    ; 8        ; 26           ; 39           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_15 ;
; sdram_wire_dq[1]  ; D6    ; 8        ; 22           ; 39           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_1  ;
; sdram_wire_dq[2]  ; B2    ; 8        ; 22           ; 39           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_2  ;
; sdram_wire_dq[3]  ; C4    ; 8        ; 24           ; 39           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_3  ;
; sdram_wire_dq[4]  ; E8    ; 8        ; 24           ; 39           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_4  ;
; sdram_wire_dq[5]  ; C6    ; 8        ; 29           ; 39           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_5  ;
; sdram_wire_dq[6]  ; D5    ; 8        ; 24           ; 39           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_6  ;
; sdram_wire_dq[7]  ; F7    ; 8        ; 24           ; 39           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_7  ;
; sdram_wire_dq[8]  ; A2    ; 8        ; 26           ; 39           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_8  ;
; sdram_wire_dq[9]  ; A5    ; 8        ; 31           ; 39           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; finalproject_sdram:sdram|oe~_Duplicate_9  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L15p, DIFFOUT_L15p, JTAGEN, Low_Speed    ; Use as regular IO              ; sdram_wire_addr[11] ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; keycode_export[3]   ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T44p, DIFFOUT_T44p, DEV_OE, Low_Speed    ; Use as regular IO              ; usb_gpx_export      ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T48n, DIFFOUT_T48n, CRC_ERROR, Low_Speed ; Use as regular IO              ; sdram_wire_dq[7]    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 9 / 16 ( 56 % )  ; 2.5V          ; --           ;
; 1B       ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 3 / 36 ( 8 % )   ; 2.5V          ; --           ;
; 3        ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ;
; 4        ; 6 / 48 ( 13 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 40 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 1 / 52 ( 2 % )   ; 2.5V          ; --           ;
; 8        ; 35 / 36 ( 97 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; sdram_wire_dq[8]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 483        ; 8        ; sdram_wire_dq[10]                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 475        ; 8        ; sdram_wire_addr[4]                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 473        ; 8        ; sdram_wire_dq[9]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 471        ; 8        ; usb_irq_export                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; i2c_scl_in                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; key_external_connection_export[1]    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; sdram_wire_cs_n                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; sdram_wire_dq[2]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B3       ; 484        ; 8        ; sdram_wire_dq[12]                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 486        ; 8        ; sdram_wire_dq[14]                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 485        ; 8        ; sdram_wire_dq[15]                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; sdram_wire_addr[1]                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; sdram_wire_ras_n                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 497        ; 8        ; sdram_wire_we_n                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 487        ; 8        ; sdram_wire_dq[3]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 489        ; 8        ; sdram_wire_dq[0]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 477        ; 8        ; sdram_wire_dq[5]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 467        ; 8        ; sdram_wire_addr[0]                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 465        ; 8        ; keycode_export[1]                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; key_external_connection_export[0]    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; sdram_wire_addr[12]                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 29         ; 1B       ; sdram_wire_addr[8]                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; sdram_wire_dq[6]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 496        ; 8        ; sdram_wire_dq[1]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 479        ; 8        ; sdram_wire_dq[13]                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 472        ; 8        ; sdram_wire_addr[9]                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 474        ; 8        ; keycode_export[3]                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 476        ; 8        ; usb_gpx_export                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; sdram_wire_cas_n                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; sdram_wire_dq[4]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 478        ; 8        ; sdram_wire_dq[11]                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 466        ; 8        ; usb_rst_export                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; keycode_export[0]                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; sdram_wire_dqm[1]                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; sdram_wire_dq[7]                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; keycode_export[6]                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; sdram_wire_ba[0]                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; sdram_wire_dqm[0]                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; sdram_wire_addr[2]                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; sdram_wire_addr[5]                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; sdram_wire_ba[1]                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; sdram_wire_addr[3]                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; sdram_wire_addr[7]                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; sdram_wire_addr[10]                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; sdram_wire_addr[6]                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; sdram_wire_addr[11]                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; reset_reset_n                        ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; keycode_export[2]                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; keycode_export[4]                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; clk_clk                              ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; sdram_clk_clk                        ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; sdram_wire_cke                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; i2c_sda_in                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; i2c_sda_oe                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 193        ; 4        ; keycode_export[7]                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; i2c_scl_oe                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; keycode_export[5]                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; sdram_pll|sd1|pll7                                                           ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ;
; Nominal VCO frequency         ; 500.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 250 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 30.0 MHz                                                                     ;
; Freq max lock                 ; 65.02 MHz                                                                    ;
; M VCO Tap                     ; 4                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 10                                                                           ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                         ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; clk_clk                                                                      ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name              ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 4       ; sdram_pll|sd1|pll7|clk[0] ;
; finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -18 (-1000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; sdram_pll|sd1|pll7|clk[1] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+


+-------------------------------------------------------------------+
; I/O Assignment Warnings                                           ;
+-----------------------------------+-------------------------------+
; Pin Name                          ; Reason                        ;
+-----------------------------------+-------------------------------+
; i2c_sda_oe                        ; Incomplete set of assignments ;
; i2c_scl_oe                        ; Incomplete set of assignments ;
; keycode_export[0]                 ; Incomplete set of assignments ;
; keycode_export[1]                 ; Incomplete set of assignments ;
; keycode_export[2]                 ; Incomplete set of assignments ;
; keycode_export[3]                 ; Incomplete set of assignments ;
; keycode_export[4]                 ; Incomplete set of assignments ;
; keycode_export[5]                 ; Incomplete set of assignments ;
; keycode_export[6]                 ; Incomplete set of assignments ;
; keycode_export[7]                 ; Incomplete set of assignments ;
; sdram_clk_clk                     ; Incomplete set of assignments ;
; sdram_wire_addr[0]                ; Incomplete set of assignments ;
; sdram_wire_addr[1]                ; Incomplete set of assignments ;
; sdram_wire_addr[2]                ; Incomplete set of assignments ;
; sdram_wire_addr[3]                ; Incomplete set of assignments ;
; sdram_wire_addr[4]                ; Incomplete set of assignments ;
; sdram_wire_addr[5]                ; Incomplete set of assignments ;
; sdram_wire_addr[6]                ; Incomplete set of assignments ;
; sdram_wire_addr[7]                ; Incomplete set of assignments ;
; sdram_wire_addr[8]                ; Incomplete set of assignments ;
; sdram_wire_addr[9]                ; Incomplete set of assignments ;
; sdram_wire_addr[10]               ; Incomplete set of assignments ;
; sdram_wire_addr[11]               ; Incomplete set of assignments ;
; sdram_wire_addr[12]               ; Incomplete set of assignments ;
; sdram_wire_ba[0]                  ; Incomplete set of assignments ;
; sdram_wire_ba[1]                  ; Incomplete set of assignments ;
; sdram_wire_cas_n                  ; Incomplete set of assignments ;
; sdram_wire_cke                    ; Incomplete set of assignments ;
; sdram_wire_cs_n                   ; Incomplete set of assignments ;
; sdram_wire_dqm[0]                 ; Incomplete set of assignments ;
; sdram_wire_dqm[1]                 ; Incomplete set of assignments ;
; sdram_wire_ras_n                  ; Incomplete set of assignments ;
; sdram_wire_we_n                   ; Incomplete set of assignments ;
; usb_rst_export                    ; Incomplete set of assignments ;
; sdram_wire_dq[0]                  ; Incomplete set of assignments ;
; sdram_wire_dq[1]                  ; Incomplete set of assignments ;
; sdram_wire_dq[2]                  ; Incomplete set of assignments ;
; sdram_wire_dq[3]                  ; Incomplete set of assignments ;
; sdram_wire_dq[4]                  ; Incomplete set of assignments ;
; sdram_wire_dq[5]                  ; Incomplete set of assignments ;
; sdram_wire_dq[6]                  ; Incomplete set of assignments ;
; sdram_wire_dq[7]                  ; Incomplete set of assignments ;
; sdram_wire_dq[8]                  ; Incomplete set of assignments ;
; sdram_wire_dq[9]                  ; Incomplete set of assignments ;
; sdram_wire_dq[10]                 ; Incomplete set of assignments ;
; sdram_wire_dq[11]                 ; Incomplete set of assignments ;
; sdram_wire_dq[12]                 ; Incomplete set of assignments ;
; sdram_wire_dq[13]                 ; Incomplete set of assignments ;
; sdram_wire_dq[14]                 ; Incomplete set of assignments ;
; sdram_wire_dq[15]                 ; Incomplete set of assignments ;
; clk_clk                           ; Incomplete set of assignments ;
; reset_reset_n                     ; Incomplete set of assignments ;
; i2c_scl_in                        ; Incomplete set of assignments ;
; i2c_sda_in                        ; Incomplete set of assignments ;
; usb_gpx_export                    ; Incomplete set of assignments ;
; usb_irq_export                    ; Incomplete set of assignments ;
; key_external_connection_export[0] ; Incomplete set of assignments ;
; key_external_connection_export[1] ; Incomplete set of assignments ;
; i2c_sda_oe                        ; Missing location assignment   ;
; i2c_scl_oe                        ; Missing location assignment   ;
; keycode_export[0]                 ; Missing location assignment   ;
; keycode_export[1]                 ; Missing location assignment   ;
; keycode_export[2]                 ; Missing location assignment   ;
; keycode_export[3]                 ; Missing location assignment   ;
; keycode_export[4]                 ; Missing location assignment   ;
; keycode_export[5]                 ; Missing location assignment   ;
; keycode_export[6]                 ; Missing location assignment   ;
; keycode_export[7]                 ; Missing location assignment   ;
; sdram_clk_clk                     ; Missing location assignment   ;
; sdram_wire_addr[0]                ; Missing location assignment   ;
; sdram_wire_addr[1]                ; Missing location assignment   ;
; sdram_wire_addr[2]                ; Missing location assignment   ;
; sdram_wire_addr[3]                ; Missing location assignment   ;
; sdram_wire_addr[4]                ; Missing location assignment   ;
; sdram_wire_addr[5]                ; Missing location assignment   ;
; sdram_wire_addr[6]                ; Missing location assignment   ;
; sdram_wire_addr[7]                ; Missing location assignment   ;
; sdram_wire_addr[8]                ; Missing location assignment   ;
; sdram_wire_addr[9]                ; Missing location assignment   ;
; sdram_wire_addr[10]               ; Missing location assignment   ;
; sdram_wire_addr[11]               ; Missing location assignment   ;
; sdram_wire_addr[12]               ; Missing location assignment   ;
; sdram_wire_ba[0]                  ; Missing location assignment   ;
; sdram_wire_ba[1]                  ; Missing location assignment   ;
; sdram_wire_cas_n                  ; Missing location assignment   ;
; sdram_wire_cke                    ; Missing location assignment   ;
; sdram_wire_cs_n                   ; Missing location assignment   ;
; sdram_wire_dqm[0]                 ; Missing location assignment   ;
; sdram_wire_dqm[1]                 ; Missing location assignment   ;
; sdram_wire_ras_n                  ; Missing location assignment   ;
; sdram_wire_we_n                   ; Missing location assignment   ;
; usb_rst_export                    ; Missing location assignment   ;
; sdram_wire_dq[0]                  ; Missing location assignment   ;
; sdram_wire_dq[1]                  ; Missing location assignment   ;
; sdram_wire_dq[2]                  ; Missing location assignment   ;
; sdram_wire_dq[3]                  ; Missing location assignment   ;
; sdram_wire_dq[4]                  ; Missing location assignment   ;
; sdram_wire_dq[5]                  ; Missing location assignment   ;
; sdram_wire_dq[6]                  ; Missing location assignment   ;
; sdram_wire_dq[7]                  ; Missing location assignment   ;
; sdram_wire_dq[8]                  ; Missing location assignment   ;
; sdram_wire_dq[9]                  ; Missing location assignment   ;
; sdram_wire_dq[10]                 ; Missing location assignment   ;
; sdram_wire_dq[11]                 ; Missing location assignment   ;
; sdram_wire_dq[12]                 ; Missing location assignment   ;
; sdram_wire_dq[13]                 ; Missing location assignment   ;
; sdram_wire_dq[14]                 ; Missing location assignment   ;
; sdram_wire_dq[15]                 ; Missing location assignment   ;
; clk_clk                           ; Missing location assignment   ;
; reset_reset_n                     ; Missing location assignment   ;
; i2c_scl_in                        ; Missing location assignment   ;
; i2c_sda_in                        ; Missing location assignment   ;
; usb_gpx_export                    ; Missing location assignment   ;
; usb_irq_export                    ; Missing location assignment   ;
; key_external_connection_export[0] ; Missing location assignment   ;
; key_external_connection_export[1] ; Missing location assignment   ;
+-----------------------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                           ; Entity Name                                          ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; |finalproject                                                                                                                           ; 4016 (1)    ; 2462 (0)                  ; 69 (69)       ; 49736       ; 15   ; 1          ; 0            ; 0       ; 0         ; 58   ; 0            ; 1554 (1)     ; 571 (0)           ; 1891 (0)         ; 0          ; |finalproject                                                                                                                                                                                                                                                                                                                                                                                                                                 ; finalproject                                         ; finalproject ;
;    |altera_avalon_i2c:i2c_0|                                                                                                            ; 500 (3)     ; 280 (0)                   ; 0 (0)         ; 72          ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (3)      ; 35 (0)            ; 245 (1)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c                                    ; finalproject ;
;       |altera_avalon_i2c_clk_cnt:u_clk_cnt|                                                                                             ; 94 (94)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 16 (16)           ; 18 (18)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_i2c_clk_cnt                            ; finalproject ;
;       |altera_avalon_i2c_condt_det:u_condt_det|                                                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_det:u_condt_det                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_condt_det                          ; finalproject ;
;       |altera_avalon_i2c_condt_gen:u_condt_gen|                                                                                         ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 24 (24)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_gen:u_condt_gen                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_condt_gen                          ; finalproject ;
;       |altera_avalon_i2c_csr:u_csr|                                                                                                     ; 121 (121)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 10 (10)           ; 80 (80)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_i2c_csr                                ; finalproject ;
;       |altera_avalon_i2c_fifo:u_rxfifo|                                                                                                 ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_fifo                               ; finalproject ;
;          |altsyncram:the_dp_ram|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                           ; work         ;
;             |altsyncram_h0b1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_h0b1:auto_generated                                                                                                                                                                                                                                                                                                                    ; altsyncram_h0b1                                      ; work         ;
;       |altera_avalon_i2c_fifo:u_txfifo|                                                                                                 ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 40          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 8 (8)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_fifo                               ; finalproject ;
;          |altsyncram:the_dp_ram|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                           ; work         ;
;             |altsyncram_33b1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_33b1:auto_generated                                                                                                                                                                                                                                                                                                                    ; altsyncram_33b1                                      ; work         ;
;       |altera_avalon_i2c_mstfsm:u_mstfsm|                                                                                               ; 51 (51)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 21 (21)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm                                                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_i2c_mstfsm                             ; finalproject ;
;       |altera_avalon_i2c_rxshifter:u_rxshifter|                                                                                         ; 50 (50)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 26 (26)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_rxshifter:u_rxshifter                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_rxshifter                          ; finalproject ;
;       |altera_avalon_i2c_spksupp:u_spksupp|                                                                                             ; 26 (26)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_i2c_spksupp                            ; finalproject ;
;       |altera_avalon_i2c_txout:u_txout|                                                                                                 ; 65 (65)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 35 (35)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_txout                              ; finalproject ;
;       |altera_avalon_i2c_txshifter:u_txshifter|                                                                                         ; 43 (43)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 21 (21)          ; 0          ; |finalproject|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txshifter:u_txshifter                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_txshifter                          ; finalproject ;
;    |altera_reset_controller:rst_controller_001|                                                                                         ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |finalproject|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                              ; finalproject ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |finalproject|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                            ; finalproject ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |finalproject|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                            ; finalproject ;
;    |altera_reset_controller:rst_controller_002|                                                                                         ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; 0          ; |finalproject|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                              ; finalproject ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |finalproject|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                            ; finalproject ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |finalproject|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                              ; finalproject ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |finalproject|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                            ; finalproject ;
;    |finalproject_jtag_uart_0:jtag_uart_0|                                                                                               ; 168 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (18)      ; 22 (2)            ; 92 (20)          ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                            ; finalproject_jtag_uart_0                             ; finalproject ;
;       |alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|                                                                    ; 77 (77)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 20 (20)           ; 32 (32)          ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                               ; alt_jtag_atlantic                                    ; work         ;
;       |finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                    ; finalproject_jtag_uart_0_scfifo_r                    ; finalproject ;
;          |scfifo:rfifo|                                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                       ; scfifo                                               ; work         ;
;             |scfifo_9621:auto_generated|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                            ; scfifo_9621                                          ; work         ;
;                |a_dpfifo_bb01:dpfifo|                                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                       ; a_dpfifo_bb01                                        ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                               ; a_fefifo_7cf                                         ; work         ;
;                      |cntr_337:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                          ; cntr_337                                             ; work         ;
;                   |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                               ; altsyncram_dtn1                                      ; work         ;
;                   |cntr_n2b:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                 ; cntr_n2b                                             ; work         ;
;                   |cntr_n2b:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                       ; cntr_n2b                                             ; work         ;
;       |finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                    ; finalproject_jtag_uart_0_scfifo_w                    ; finalproject ;
;          |scfifo:wfifo|                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                       ; scfifo                                               ; work         ;
;             |scfifo_9621:auto_generated|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                            ; scfifo_9621                                          ; work         ;
;                |a_dpfifo_bb01:dpfifo|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                       ; a_dpfifo_bb01                                        ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                               ; a_fefifo_7cf                                         ; work         ;
;                      |cntr_337:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                          ; cntr_337                                             ; work         ;
;                   |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                               ; altsyncram_dtn1                                      ; work         ;
;                   |cntr_n2b:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                 ; cntr_n2b                                             ; work         ;
;                   |cntr_n2b:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                       ; cntr_n2b                                             ; work         ;
;    |finalproject_key:key|                                                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_key:key                                                                                                                                                                                                                                                                                                                                                                                                            ; finalproject_key                                     ; finalproject ;
;    |finalproject_keycode:keycode|                                                                                                       ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; 0          ; |finalproject|finalproject_keycode:keycode                                                                                                                                                                                                                                                                                                                                                                                                    ; finalproject_keycode                                 ; finalproject ;
;    |finalproject_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 1508 (0)    ; 927 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 474 (0)      ; 333 (0)           ; 701 (0)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                ; finalproject_mm_interconnect_0                       ; finalproject ;
;       |altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|                                                                                  ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 7 (7)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                                 ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                               ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                                 ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 82 (82)           ; 89 (89)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                   ; 91 (91)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 9 (9)             ; 71 (71)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                                 ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                                 ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                                 ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalproject ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                            ; 77 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 57 (0)            ; 17 (0)           ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalproject ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 77 (73)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 57 (55)           ; 17 (17)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalproject ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalproject ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalproject ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                            ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 3 (0)             ; 67 (0)           ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalproject ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 67 (65)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalproject ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalproject ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalproject ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                            ; 71 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 38 (0)            ; 32 (0)           ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalproject ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 71 (67)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (36)           ; 32 (32)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalproject ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalproject ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalproject ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                ; 143 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 121 (0)           ; 19 (0)           ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser             ; finalproject ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 143 (139)   ; 140 (136)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 121 (118)         ; 19 (19)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                       ; finalproject ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                        ; finalproject ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                        ; finalproject ;
;       |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                      ; altera_merlin_master_agent                           ; finalproject ;
;       |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                           ; finalproject ;
;       |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_master_translator                      ; finalproject ;
;       |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                      ; 22 (22)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                      ; finalproject ;
;       |altera_merlin_slave_agent:i2c_0_csr_agent|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_0_csr_agent                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:key_s1_agent|                                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:keycode_s1_agent|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:sdram_s1_agent|                                                                                        ; 16 (7)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 5 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                            ; finalproject ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                     ; finalproject ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:usb_gpx_s1_agent|                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalproject ;
;       |altera_merlin_slave_translator:i2c_0_csr_translator|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_0_csr_translator                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                         ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:key_s1_translator|                                                                                ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:keycode_s1_translator|                                                                            ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                          ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                                            ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 14 (14)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                            ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                            ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalproject ;
;       |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                          ; 91 (91)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 87 (87)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                          ; finalproject ;
;       |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                          ; 53 (53)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 49 (49)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                          ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_cmd_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                              ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                              ; 30 (28)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 5 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                              ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                              ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (1)             ; 4 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                              ; 57 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (40)      ; 0 (0)             ; 16 (13)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                              ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                              ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 5 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                              ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (1)             ; 4 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                              ; 12 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 4 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                              ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                              ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                              ; 32 (29)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (14)      ; 1 (1)             ; 16 (13)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 1 (1)             ; 8 (5)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                 ; finalproject_mm_interconnect_0_cmd_mux               ; finalproject ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                             ; finalproject ;
;       |finalproject_mm_interconnect_0_router:router_001|                                                                                ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                                               ; finalproject_mm_interconnect_0_router                ; finalproject ;
;       |finalproject_mm_interconnect_0_router:router|                                                                                    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                   ; finalproject_mm_interconnect_0_router                ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux_012|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                                                                                                                         ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_demux:rsp_demux|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_rsp_demux             ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 7 (7)            ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                                             ; finalproject_mm_interconnect_0_rsp_mux               ; finalproject ;
;       |finalproject_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 57 (57)          ; 0          ; |finalproject|finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                 ; finalproject_mm_interconnect_0_rsp_mux               ; finalproject ;
;    |finalproject_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 1163 (0)    ; 594 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 515 (0)      ; 57 (0)            ; 591 (0)          ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                          ; finalproject_nios2_gen2_0                            ; finalproject ;
;       |finalproject_nios2_gen2_0_cpu:cpu|                                                                                               ; 1163 (770)  ; 594 (323)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 515 (393)    ; 57 (6)            ; 591 (371)        ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                        ; finalproject_nios2_gen2_0_cpu                        ; finalproject ;
;          |finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|                                          ; 393 (87)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (7)      ; 51 (4)            ; 220 (76)         ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                    ; finalproject_nios2_gen2_0_cpu_nios2_oci              ; finalproject ;
;             |finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|                   ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 43 (0)            ; 54 (0)           ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                            ; finalproject_nios2_gen2_0_cpu_debug_slave_wrapper    ; finalproject ;
;                |finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|                  ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 34 (31)           ; 15 (14)          ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; finalproject_nios2_gen2_0_cpu_debug_slave_sysclk     ; finalproject ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                              ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                              ; work         ;
;                |finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck|                        ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 9 (5)             ; 50 (50)          ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck                                                            ; finalproject_nios2_gen2_0_cpu_debug_slave_tck        ; finalproject ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                              ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                              ; work         ;
;                |sld_virtual_jtag_basic:finalproject_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalproject_nios2_gen2_0_cpu_debug_slave_phy                                                                                       ; sld_virtual_jtag_basic                               ; work         ;
;             |finalproject_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalproject_nios2_gen2_0_cpu_nios2_avalon_reg|                         ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalproject_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                  ; finalproject_nios2_gen2_0_cpu_nios2_avalon_reg       ; finalproject ;
;             |finalproject_nios2_gen2_0_cpu_nios2_oci_break:the_finalproject_nios2_gen2_0_cpu_nios2_oci_break|                           ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_oci_break:the_finalproject_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                    ; finalproject_nios2_gen2_0_cpu_nios2_oci_break        ; finalproject ;
;             |finalproject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalproject_nios2_gen2_0_cpu_nios2_oci_debug|                           ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (1)             ; 6 (6)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalproject_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                    ; finalproject_nios2_gen2_0_cpu_nios2_oci_debug        ; finalproject ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalproject_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; altera_std_synchronizer                              ; work         ;
;             |finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|                                 ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 49 (49)          ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                          ; finalproject_nios2_gen2_0_cpu_nios2_ocimem           ; finalproject ;
;                |finalproject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalproject_nios2_gen2_0_cpu_ociram_sp_ram|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|finalproject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalproject_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; finalproject_nios2_gen2_0_cpu_ociram_sp_ram_module   ; finalproject ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|finalproject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalproject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                           ; work         ;
;                      |altsyncram_0n61:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|finalproject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalproject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                      ; work         ;
;          |finalproject_nios2_gen2_0_cpu_register_bank_a_module:finalproject_nios2_gen2_0_cpu_register_bank_a|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_a_module:finalproject_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                     ; finalproject_nios2_gen2_0_cpu_register_bank_a_module ; finalproject ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_a_module:finalproject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;                |altsyncram_s0c1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_a_module:finalproject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                            ; altsyncram_s0c1                                      ; work         ;
;          |finalproject_nios2_gen2_0_cpu_register_bank_b_module:finalproject_nios2_gen2_0_cpu_register_bank_b|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_b_module:finalproject_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                     ; finalproject_nios2_gen2_0_cpu_register_bank_b_module ; finalproject ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_b_module:finalproject_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;                |altsyncram_s0c1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_b_module:finalproject_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                            ; altsyncram_s0c1                                      ; work         ;
;    |finalproject_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 38400       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                  ; finalproject_onchip_memory2_0                        ; finalproject ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 38400       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                        ; altsyncram                                           ; work         ;
;          |altsyncram_mvg1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 38400       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |finalproject|finalproject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mvg1:auto_generated                                                                                                                                                                                                                                                                                                                         ; altsyncram_mvg1                                      ; work         ;
;    |finalproject_sdram:sdram|                                                                                                           ; 361 (243)   ; 214 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (139)    ; 48 (3)            ; 166 (80)         ; 0          ; |finalproject|finalproject_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                        ; finalproject_sdram                                   ; finalproject ;
;       |finalproject_sdram_input_efifo_module:the_finalproject_sdram_input_efifo_module|                                                 ; 141 (141)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 45 (45)           ; 88 (88)          ; 0          ; |finalproject|finalproject_sdram:sdram|finalproject_sdram_input_efifo_module:the_finalproject_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                        ; finalproject_sdram_input_efifo_module                ; finalproject ;
;    |finalproject_sdram_pll:sdram_pll|                                                                                                   ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 6 (4)            ; 0          ; |finalproject|finalproject_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                                                ; finalproject_sdram_pll                               ; finalproject ;
;       |finalproject_sdram_pll_altpll_vg92:sd1|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1                                                                                                                                                                                                                                                                                                                                                         ; finalproject_sdram_pll_altpll_vg92                   ; finalproject ;
;       |finalproject_sdram_pll_stdsync_sv6:stdsync2|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |finalproject|finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                    ; finalproject_sdram_pll_stdsync_sv6                   ; finalproject ;
;          |finalproject_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |finalproject|finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_stdsync_sv6:stdsync2|finalproject_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                        ; finalproject_sdram_pll_dffpipe_l2c                   ; finalproject ;
;    |finalproject_timer_0:timer_0|                                                                                                       ; 263 (263)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 36 (36)           ; 181 (181)        ; 0          ; |finalproject|finalproject_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                                    ; finalproject_timer_0                                 ; finalproject ;
;    |finalproject_usb_gpx:usb_gpx|                                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_usb_gpx:usb_gpx                                                                                                                                                                                                                                                                                                                                                                                                    ; finalproject_usb_gpx                                 ; finalproject ;
;    |finalproject_usb_gpx:usb_irq|                                                                                                       ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |finalproject|finalproject_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                                                    ; finalproject_usb_gpx                                 ; finalproject ;
;    |finalproject_usb_rst:usb_rst|                                                                                                       ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |finalproject|finalproject_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                                                    ; finalproject_usb_rst                                 ; finalproject ;
;    |sld_hub:auto_hub|                                                                                                                   ; 166 (1)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 17 (0)            ; 68 (0)           ; 0          ; |finalproject|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                              ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 165 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 17 (0)            ; 68 (0)           ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                          ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 165 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 17 (0)            ; 68 (0)           ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                             ; alt_sld_fab                                          ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 165 (7)     ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)       ; 17 (3)            ; 68 (0)           ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                              ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 161 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 14 (0)            ; 68 (0)           ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                    ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 161 (116)   ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (62)      ; 14 (12)           ; 68 (43)          ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                ; sld_jtag_hub                                         ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                        ; sld_rom_sr                                           ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |finalproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                      ; sld_shadow_jsm                                       ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-----------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; i2c_sda_oe                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; i2c_scl_oe                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[0]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[1]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[2]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[3]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[4]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[5]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[6]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; keycode_export[7]                 ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_clk_clk                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_addr[0]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[1]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[2]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[3]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[4]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[5]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[6]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[7]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[8]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[9]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[10]               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[11]               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[12]               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[0]                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[1]                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cas_n                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cke                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_cs_n                   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[0]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[1]                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ras_n                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_we_n                   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; usb_rst_export                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_dq[0]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[1]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[2]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[3]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[4]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[5]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[6]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[7]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[8]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[9]                  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[10]                 ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[11]                 ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[12]                 ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[13]                 ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[14]                 ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[15]                 ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; clk_clk                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; reset_reset_n                     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; i2c_scl_in                        ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; i2c_sda_in                        ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; usb_gpx_export                    ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; usb_irq_export                    ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; key_external_connection_export[0] ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; key_external_connection_export[1] ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
+-----------------------------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                      ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; sdram_wire_dq[0]                                                                      ;                   ;         ;
; sdram_wire_dq[1]                                                                      ;                   ;         ;
; sdram_wire_dq[2]                                                                      ;                   ;         ;
; sdram_wire_dq[3]                                                                      ;                   ;         ;
; sdram_wire_dq[4]                                                                      ;                   ;         ;
; sdram_wire_dq[5]                                                                      ;                   ;         ;
; sdram_wire_dq[6]                                                                      ;                   ;         ;
; sdram_wire_dq[7]                                                                      ;                   ;         ;
; sdram_wire_dq[8]                                                                      ;                   ;         ;
; sdram_wire_dq[9]                                                                      ;                   ;         ;
; sdram_wire_dq[10]                                                                     ;                   ;         ;
; sdram_wire_dq[11]                                                                     ;                   ;         ;
; sdram_wire_dq[12]                                                                     ;                   ;         ;
; sdram_wire_dq[13]                                                                     ;                   ;         ;
; sdram_wire_dq[14]                                                                     ;                   ;         ;
; sdram_wire_dq[15]                                                                     ;                   ;         ;
; clk_clk                                                                               ;                   ;         ;
; reset_reset_n                                                                         ;                   ;         ;
;      - altera_reset_controller:rst_controller_002|merged_reset~0                      ; 0                 ; 0       ;
; i2c_scl_in                                                                            ;                   ;         ;
;      - altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|scl_doublesync_a~0 ; 0                 ; 6       ;
; i2c_sda_in                                                                            ;                   ;         ;
;      - altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|sda_doublesync_a~0 ; 0                 ; 6       ;
; usb_gpx_export                                                                        ;                   ;         ;
;      - finalproject_usb_gpx:usb_gpx|read_mux_out~1                                    ; 1                 ; 6       ;
; usb_irq_export                                                                        ;                   ;         ;
;      - finalproject_usb_gpx:usb_irq|read_mux_out~3                                    ; 0                 ; 6       ;
; key_external_connection_export[0]                                                     ;                   ;         ;
;      - finalproject_key:key|read_mux_out[0]                                           ; 1                 ; 6       ;
; key_external_connection_export[1]                                                     ;                   ;         ;
;      - finalproject_key:key|read_mux_out[1]                                           ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                              ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[3]~18                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y23_N0      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[3]~22                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y20_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_det:u_condt_det|mst_arb_lost_reg                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y20_N13         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|ctrl_wren~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y28_N18     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|iser_wren~1                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y22_N14     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|scl_high_wren~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y28_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|scl_low_wren~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y22_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|sda_hold_wren~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y28_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|internal_used[1]~7                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y22_N18     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|internal_used[2]~7                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y22_N2      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[0]~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y22_N22     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|Selector3~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y22_N4      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|scl_clear_cnt~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y15_N18     ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|sda_clear_cnt~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y17_N18     ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|put_rxfifo                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y22_N8      ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; altera_avalon_i2c:i2c_0|put_txfifo~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y22_N0      ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0        ; 171     ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                            ; FF_X58_Y32_N29         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                             ; FF_X58_Y32_N17         ; 600     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                     ; FF_X27_Y33_N27         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                     ; FF_X27_Y33_N27         ; 500     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y31_N8      ; 6       ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                         ; FF_X1_Y38_N17          ; 739     ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_R11                ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_R11                ; 1592    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y24_N14     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y26_N0      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|wdata[1]~3                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y27_N24     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:finalproject_jtag_uart_0_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y26_N12     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y26_N16     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                      ; FF_X49_Y27_N9          ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                             ; LCCOMB_X52_Y22_N18     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                             ; LCCOMB_X50_Y24_N12     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y26_N26     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y24_N12     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                       ; FF_X52_Y26_N31         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y23_N8      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; finalproject_keycode:keycode|always0~1                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y29_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y25_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y24_N16     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|mem_used[0]~5                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y24_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y27_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y29_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y29_N26     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y27_N26     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y28_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y29_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                                                                                                                             ; LCCOMB_X39_Y28_N22     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y32_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y32_N8      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y32_N6      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y32_N10     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y32_N0      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y28_N4      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y28_N0      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y28_N20     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y28_N14     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y30_N8      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y27_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y27_N10     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y29_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y29_N0      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y32_N24     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                       ; LCCOMB_X44_Y31_N28     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                     ; LCCOMB_X39_Y28_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                     ; LCCOMB_X39_Y28_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                           ; LCCOMB_X43_Y32_N0      ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~2                                                                                                                                                                                                                                              ; LCCOMB_X38_Y28_N24     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[14]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y33_N4      ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                   ; FF_X38_Y32_N9          ; 75      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always9~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y28_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X40_Y27_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y27_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X40_Y24_N16     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y24_N4      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                            ; LCCOMB_X47_Y28_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X51_Y28_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                            ; LCCOMB_X42_Y30_N20     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y30_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X42_Y32_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y30_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                                            ; LCCOMB_X38_Y32_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y32_N0      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X44_Y33_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y29_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X41_Y32_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y33_N8      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                            ; LCCOMB_X39_Y29_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y29_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X40_Y31_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y31_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X41_Y31_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y33_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X44_Y34_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~1                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y30_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                ; LCCOMB_X50_Y28_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_mm_interconnect_0:mm_interconnect_0|finalproject_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y28_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y32_N2      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                  ; FF_X47_Y29_N25         ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X50_Y31_N30     ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                               ; FF_X50_Y30_N27         ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                           ; FF_X50_Y30_N7          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y30_N6      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                          ; FF_X51_Y31_N23         ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                         ; FF_X50_Y35_N23         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y33_N26     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X51_Y33_N30     ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y30_N12     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y30_N10     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                  ; FF_X50_Y30_N5          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[3]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y32_N6      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y32_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y32_N20     ; 31      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                           ; FF_X50_Y28_N21         ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X55_Y31_N31         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X55_Y30_N16     ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X55_Y31_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X55_Y31_N10     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X55_Y31_N18     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalproject_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X58_Y34_N17         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck|sr[24]~21                    ; LCCOMB_X60_Y30_N10     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~29                    ; LCCOMB_X60_Y30_N16     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|finalproject_nios2_gen2_0_cpu_debug_slave_tck:the_finalproject_nios2_gen2_0_cpu_debug_slave_tck|sr[3]~13                     ; LCCOMB_X60_Y30_N0      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalproject_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                     ; LCCOMB_X60_Y30_N28     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalproject_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalproject_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                     ; LCCOMB_X60_Y30_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalproject_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LCCOMB_X50_Y28_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_oci_break:the_finalproject_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[30]~1                                                                                                                  ; LCCOMB_X55_Y31_N24     ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                              ; LCCOMB_X55_Y31_N20     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                           ; LCCOMB_X51_Y29_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                             ; LCCOMB_X55_Y29_N12     ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; finalproject_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X39_Y30_N2      ; 8       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y33_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y33_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y33_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y33_N4      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|finalproject_sdram_input_efifo_module:the_finalproject_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y33_N24     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|finalproject_sdram_input_efifo_module:the_finalproject_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y33_N14     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y33_N28     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                        ; FF_X26_Y33_N3          ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                        ; FF_X25_Y33_N1          ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X24_Y39_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y39_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X26_Y39_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X29_Y39_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X26_Y39_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X29_Y39_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X26_Y39_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X26_Y39_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y39_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X24_Y39_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X24_Y39_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X29_Y39_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X24_Y39_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X24_Y39_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X26_Y39_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X31_Y39_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                          ; PLL_1                  ; 783     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                          ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; finalproject_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                                                       ; FF_X43_Y29_N1          ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; finalproject_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y24_N12     ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y24_N6      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y24_N18     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y24_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y24_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y24_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|snap_strobe~1                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y24_N0      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalproject_timer_0:timer_0|stop_strobe~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y24_N10     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_reset_n                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_M8                 ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                          ; FF_X55_Y33_N21         ; 59      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                               ; LCCOMB_X55_Y34_N12     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                 ; LCCOMB_X55_Y34_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                               ; LCCOMB_X55_Y33_N6      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                  ; LCCOMB_X56_Y34_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                  ; LCCOMB_X57_Y33_N20     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                                   ; LCCOMB_X57_Y33_N12     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~18                                                    ; LCCOMB_X58_Y34_N26     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~19                                                    ; LCCOMB_X55_Y34_N22     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                       ; LCCOMB_X56_Y33_N10     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                             ; LCCOMB_X55_Y33_N24     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                           ; LCCOMB_X57_Y32_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                            ; LCCOMB_X58_Y34_N0      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                                       ; LCCOMB_X59_Y34_N30     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                                       ; LCCOMB_X58_Y34_N2      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                               ; FF_X56_Y32_N7          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                              ; FF_X56_Y32_N27         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                               ; FF_X56_Y32_N19         ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                               ; FF_X55_Y33_N9          ; 49      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                        ; LCCOMB_X56_Y32_N10     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                              ; FF_X55_Y32_N9          ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                            ; LCCOMB_X56_Y33_N8      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                  ; JTAG_X43_Y40_N0   ; 171     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; altera_reset_controller:rst_controller_001|r_sync_rst                                                                         ; FF_X58_Y32_N17    ; 600     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X27_Y33_N27    ; 500     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altera_reset_controller:rst_controller_002|merged_reset~0                                                                     ; LCCOMB_X58_Y31_N8 ; 6       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; FF_X1_Y38_N17     ; 739     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk_clk                                                                                                                       ; PIN_R11           ; 1592    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                      ; PLL_1             ; 783     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; finalproject_sdram_pll:sdram_pll|prev_reset                                                                                   ; FF_X43_Y29_N1     ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; reset_reset_n                                                                                                                 ; PIN_M8            ; 3       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                               ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_h0b1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1    ; None                              ; M9K_X33_Y22_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_33b1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 10           ; 4            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40    ; 4                           ; 10                          ; 4                           ; 10                          ; 40                  ; 1    ; None                              ; M9K_X33_Y21_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_r:the_finalproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M9K_X53_Y26_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalproject_jtag_uart_0:jtag_uart_0|finalproject_jtag_uart_0_scfifo_w:the_finalproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M9K_X53_Y24_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_ocimem:the_finalproject_nios2_gen2_0_cpu_nios2_ocimem|finalproject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalproject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                              ; M9K_X53_Y29_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_a_module:finalproject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                              ; M9K_X53_Y33_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_register_bank_b_module:finalproject_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                              ; M9K_X53_Y32_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalproject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mvg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1200         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 38400 ; 1200                        ; 32                          ; --                          ; --                          ; 38400               ; 8    ; finalproject_onchip_memory2_0.hex ; M9K_X33_Y26_N0, M9K_X33_Y25_N0, M9K_X33_Y32_N0, M9K_X33_Y27_N0, M9K_X33_Y31_N0, M9K_X33_Y29_N0, M9K_X33_Y30_N0, M9K_X33_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |finalproject|finalproject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_mvg1:auto_generated|ALTSYNCRAM                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,681 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 42 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 3,252 / 106,704 ( 3 % ) ;
; Direct links          ; 814 / 148,641 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )         ;
; Local interconnects   ; 1,981 / 49,760 ( 4 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 61 / 5,406 ( 1 % )      ;
; R4 interconnects      ; 4,011 / 147,764 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 317) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 23                            ;
; 2                                           ; 9                             ;
; 3                                           ; 9                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 5                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 5                             ;
; 11                                          ; 6                             ;
; 12                                          ; 13                            ;
; 13                                          ; 12                            ;
; 14                                          ; 26                            ;
; 15                                          ; 47                            ;
; 16                                          ; 144                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 317) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 196                           ;
; 1 Clock                            ; 246                           ;
; 1 Clock enable                     ; 122                           ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 33                            ;
; 2 Async. clears                    ; 49                            ;
; 2 Clock enables                    ; 41                            ;
; 2 Clocks                           ; 48                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.87) ; Number of LABs  (Total = 317) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 8                             ;
; 2                                            ; 15                            ;
; 3                                            ; 3                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 15                            ;
; 17                                           ; 9                             ;
; 18                                           ; 11                            ;
; 19                                           ; 10                            ;
; 20                                           ; 18                            ;
; 21                                           ; 23                            ;
; 22                                           ; 17                            ;
; 23                                           ; 19                            ;
; 24                                           ; 16                            ;
; 25                                           ; 19                            ;
; 26                                           ; 10                            ;
; 27                                           ; 24                            ;
; 28                                           ; 20                            ;
; 29                                           ; 9                             ;
; 30                                           ; 10                            ;
; 31                                           ; 3                             ;
; 32                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.22) ; Number of LABs  (Total = 317) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 26                            ;
; 2                                               ; 18                            ;
; 3                                               ; 10                            ;
; 4                                               ; 5                             ;
; 5                                               ; 12                            ;
; 6                                               ; 22                            ;
; 7                                               ; 17                            ;
; 8                                               ; 30                            ;
; 9                                               ; 23                            ;
; 10                                              ; 31                            ;
; 11                                              ; 21                            ;
; 12                                              ; 23                            ;
; 13                                              ; 21                            ;
; 14                                              ; 12                            ;
; 15                                              ; 11                            ;
; 16                                              ; 24                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 4                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.56) ; Number of LABs  (Total = 317) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 11                            ;
; 4                                            ; 12                            ;
; 5                                            ; 10                            ;
; 6                                            ; 15                            ;
; 7                                            ; 10                            ;
; 8                                            ; 9                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 9                             ;
; 12                                           ; 18                            ;
; 13                                           ; 18                            ;
; 14                                           ; 11                            ;
; 15                                           ; 16                            ;
; 16                                           ; 9                             ;
; 17                                           ; 11                            ;
; 18                                           ; 7                             ;
; 19                                           ; 15                            ;
; 20                                           ; 16                            ;
; 21                                           ; 17                            ;
; 22                                           ; 9                             ;
; 23                                           ; 12                            ;
; 24                                           ; 10                            ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
; 33                                           ; 4                             ;
; 34                                           ; 3                             ;
; 35                                           ; 3                             ;
; 36                                           ; 1                             ;
; 37                                           ; 5                             ;
; 38                                           ; 1                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                         ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                        ; 0            ; 37           ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ; 62        ; 62        ; 0            ; 50           ; 0            ; 0            ; 24           ; 0            ; 50           ; 24           ; 0            ; 0            ; 0            ; 50           ; 0            ; 0            ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ;
; Total Unchecked                   ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                ; 62           ; 25           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ; 0         ; 0         ; 62           ; 12           ; 62           ; 62           ; 38           ; 62           ; 12           ; 38           ; 62           ; 62           ; 62           ; 12           ; 62           ; 62           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ;
; Total Fail                        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; i2c_sda_oe                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_scl_oe                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[4]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[5]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[6]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keycode_export[7]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk_clk                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[0]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[1]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[2]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[3]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[4]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[5]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[6]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[7]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[8]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[9]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[10]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[11]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[12]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[0]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[1]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cas_n                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cke                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cs_n                   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[0]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[1]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ras_n                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_we_n                   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_rst_export                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[0]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[1]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[2]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[3]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[4]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[5]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[6]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[7]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[8]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[9]                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[10]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[11]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[12]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[13]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[14]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[15]                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_clk                           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_reset_n                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_scl_in                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sda_in                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_gpx_export                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_irq_export                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_external_connection_export[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_external_connection_export[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M50DCF484C7G for design "finalproject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|pll7" as MAX 10 PLL type File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] port File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-1000 ps) for finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] port File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DCF484I7G is compatible
    Info (176445): Device 10M16DCF484C7G is compatible
    Info (176445): Device 10M16DCF484I7G is compatible
    Info (176445): Device 10M25DCF484C7G is compatible
    Info (176445): Device 10M25DCF484I7G is compatible
    Info (176445): Device 10M50DCF484I7G is compatible
    Info (176445): Device 10M40DCF484C7G is compatible
    Info (176445): Device 10M40DCF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 58 pins of 58 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/oddly/onedrive/documents/github/final_project/db/ip/finalproject/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'c:/users/oddly/onedrive/documents/github/final_project/db/ip/finalproject/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/oddly/onedrive/documents/github/final_project/db/ip/finalproject/submodules/finalproject_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register finalproject_sdram:sdram|m_addr[0] is being clocked by clk_clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: sdram_pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: sdram_pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_clk~input (placed in PIN R11 (CLK7n, DIFFIO_TX_RX_B20n, DIFFOUT_B20n, High_Speed)) File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/finalproject.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_1) File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node finalproject_sdram_pll:sdram_pll|finalproject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1) File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset_reset_n~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/finalproject.v Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node altera_reset_controller:rst_controller_002|merged_reset~0 File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/altera_reset_controller.v Line: 134
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_001|r_sync_rst  File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|W_rf_wren File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node altera_reset_controller:rst_controller_001|WideOr0~0 File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node finalproject_nios2_gen2_0:nios2_gen2_0|finalproject_nios2_gen2_0_cpu:cpu|finalproject_nios2_gen2_0_cpu_nios2_oci:the_finalproject_nios2_gen2_0_cpu_nios2_oci|finalproject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalproject_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node finalproject_sdram:sdram|active_rnw~1 File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram.v Line: 215
        Info (176357): Destination node finalproject_sdram:sdram|active_cs_n~0 File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram.v Line: 212
        Info (176357): Destination node finalproject_sdram:sdram|active_cs_n~1 File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram.v Line: 212
        Info (176357): Destination node finalproject_sdram:sdram|i_refs[0] File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram.v Line: 356
        Info (176357): Destination node finalproject_sdram:sdram|i_refs[2] File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram.v Line: 356
        Info (176357): Destination node finalproject_sdram:sdram|i_refs[1] File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram.v Line: 356
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_002|merged_reset~0  File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node finalproject_sdram_pll:sdram_pll|prev_reset  File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 274
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node finalproject_sdram_pll:sdram_pll|readdata[0]~1 File: C:/Users/oddly/OneDrive/Documents/GitHub/final_project/db/ip/finalproject/submodules/finalproject_sdram_pll.v Line: 258
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 55 (unused VREF, 2.5V VCCIO, 6 input, 33 output, 16 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/oddly/OneDrive/Documents/GitHub/final_project/output_files/finalproject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 6679 megabytes
    Info: Processing ended: Thu Apr 13 15:20:38 2023
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/oddly/OneDrive/Documents/GitHub/final_project/output_files/finalproject.fit.smsg.


