集成电路CAD课程设计要求

一、	目的：
    通过集成电路CAD课程设计，让大家将在本课程中学到的集成电路电路设计、仿真知识和方法串联起来，用于解决实际问题。

二、	内容：
要求设计一个带闹钟功能的24小时计时器控制芯片，计时器的外观如下图所示。
 
计时器包括以下几个组成部分：① 显示屏，由4个七段数码管组成，用于显示当前时间(时：分)或设置的闹钟时间；② 数字键‘0’～‘9’，用于输入新的时间或新的闹钟时间；③ TIME(时间)键，用于确定新的时间设置；④ ALARM(闹钟)键，用于确定新的闹钟时间设置，或显示已设置的闹钟时间；⑤ 扬声器，在当前时钟时间与闹钟时间相同时，发出蜂鸣声。
计时控制器设计要求完成如下功能：
 (1) 计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。
 (2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。
 (3) 设置新的计时器时间：用户用数字键‘0’～‘9’输入新的时间，然后按 “TIME”键确认。在输入过程中，输入数字在显示屏上从右到左依次显示。例如，用户要设置新的时间12：34，则按顺序输入“1”，“2”，“3”，“4”键，与之对应，显示屏上依次显示的信息为：“1”，“12”，“123”，“1234"。如果用户在输入任意几个数字后较长时间内，例如5 s，没有按任何键，则计时器恢复到正常的计时显示状态。
 (4) 设置新的闹钟时间：用户用数字键“0”~“9”输入新的时间，然后按“ALARM”键确认。过程与(3)类似。
 (5) 显示所设置的闹钟时间：在正常计时显示状态下，用户直接按下“ALARM”键，则已设置的闹钟时间将显示在显示屏上。
请根据需求设计芯片并编写芯片电路的硬件描述语言Verilog程序。

三、	要求：
①说明计时器控制芯片的工作流程
②画出芯片管脚图，设计输入输出的电特性
③用Verilog程序进行逻辑设计，要求画出程序流程图，并进行逻辑仿真

四、	参考材料：
[1] 王金明．EDA技术与Verilog HDL[M]．北京清华大学出版社， 2021年4月．
[2] 蔡觉平，李振荣等．Verilog HDL数字集成电路设计原理与应用[M]．西安：西安电子科技大学出版社，2016.
[3] 王松林编. 专用集成电路设计实践[M]．西安电子科技大学出版社，2008年11月．
[4] 何宾．Xilinx FPGA权威设计指南：基于Vivado 2018集成开发环境[M]．电子工业出版社，2018.10.1．
[5] 杜树春．常用数字集成电路设计和仿真[M]．清华大学出版社，2020.7.1．

五、	上交材料要求：
⑴ 工作过程描述文档
  ① 设计过程描述
  ② 流程图
  ③ 你使用的软件工具介绍及选择理由
  ④ 仿真结果截图

⑵ Verilog程序文件

