###############################################################################################################
# Core-Level Timing Constraints for axi_clock_converter Component "bd_d216_ddr4_mem00_ctrl_cc_0"
###############################################################################################################
#
# This component is configured to perform asynchronous clock-domain-crossing.
# Constraints will be handled by XPM_CDC.
