TimeQuest Timing Analyzer report for Disponibilite
Mon Oct 30 10:36:41 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'rst'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'clk'
 34. Slow 1200mV 0C Model Removal: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'rst'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Recovery: 'clk'
 52. Fast 1200mV 0C Model Removal: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'rst'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Disponibilite                                      ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.263 ; -1.648             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.671 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.097 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.129 ; -1.548               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -15.000                          ;
; rst   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                    ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; dispo[8]~33  ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.305     ; 0.433      ;
; -0.143 ; dispo[7]~29  ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.194     ; 0.424      ;
; -0.142 ; dispo[0]~1   ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.191     ; 0.426      ;
; -0.142 ; dispo[6]~25  ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.193     ; 0.424      ;
; -0.140 ; dispo[5]~21  ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.191     ; 0.424      ;
; -0.127 ; dispo[4]~17  ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.168     ; 0.434      ;
; -0.126 ; dispo[1]~5   ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.168     ; 0.433      ;
; -0.126 ; dispo[3]~13  ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.166     ; 0.435      ;
; -0.116 ; dispo[2]~9   ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.167     ; 0.424      ;
; -0.109 ; dispo[10]~41 ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.500        ; -0.160     ; 0.424      ;
; -0.107 ; dispo[9]~37  ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.160     ; 0.422      ;
; -0.107 ; dispo[11]~45 ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.500        ; -0.160     ; 0.422      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                    ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; dispo[11]~45 ; dispo[11]~reg0_emulated ; rst          ; clk         ; -0.500       ; 0.000      ; 0.368      ;
; 0.672 ; dispo[9]~37  ; dispo[9]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 0.000      ; 0.369      ;
; 0.672 ; dispo[10]~41 ; dispo[10]~reg0_emulated ; rst          ; clk         ; -0.500       ; 0.001      ; 0.370      ;
; 0.680 ; dispo[2]~9   ; dispo[2]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.007     ; 0.370      ;
; 0.686 ; dispo[3]~13  ; dispo[3]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.006     ; 0.377      ;
; 0.687 ; dispo[1]~5   ; dispo[1]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.008     ; 0.376      ;
; 0.688 ; dispo[4]~17  ; dispo[4]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.008     ; 0.377      ;
; 0.696 ; dispo[0]~1   ; dispo[0]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.030     ; 0.363      ;
; 0.702 ; dispo[5]~21  ; dispo[5]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.029     ; 0.370      ;
; 0.704 ; dispo[6]~25  ; dispo[6]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.031     ; 0.370      ;
; 0.705 ; dispo[7]~29  ; dispo[7]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.033     ; 0.369      ;
; 0.819 ; dispo[8]~33  ; dispo[8]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.140     ; 0.376      ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                             ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.097 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.263      ; 2.641      ;
; 0.097 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.263      ; 2.641      ;
; 0.097 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.263      ; 2.641      ;
; 0.097 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.263      ; 2.641      ;
; 0.097 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.263      ; 2.641      ;
; 0.098 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.098 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.098 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.098 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.098 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.098 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.098 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.500        ; 2.255      ; 2.632      ;
; 0.730 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.263      ; 2.508      ;
; 0.730 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
; 0.730 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
; 0.730 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
; 0.730 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
; 0.730 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.263      ; 2.508      ;
; 0.730 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.263      ; 2.508      ;
; 0.730 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.263      ; 2.508      ;
; 0.730 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.263      ; 2.508      ;
; 0.730 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
; 0.730 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
; 0.730 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 1.000        ; 2.255      ; 2.500      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                               ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.129 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.354      ; 2.422      ;
; -0.129 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; -0.129 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; -0.129 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; -0.129 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; -0.129 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.354      ; 2.422      ;
; -0.129 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.354      ; 2.422      ;
; -0.129 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.354      ; 2.422      ;
; -0.129 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.354      ; 2.422      ;
; -0.129 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; -0.129 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; -0.129 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.000        ; 2.346      ; 2.414      ;
; 0.501  ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.501  ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.501  ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.501  ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.501  ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.501  ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.501  ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; -0.500       ; 2.346      ; 2.544      ;
; 0.502  ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.354      ; 2.553      ;
; 0.502  ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.354      ; 2.553      ;
; 0.502  ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.354      ; 2.553      ;
; 0.502  ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.354      ; 2.553      ;
; 0.502  ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.354      ; 2.553      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[0]~reg0_emulated|clk  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[5]~reg0_emulated|clk  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[6]~reg0_emulated|clk  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[7]~reg0_emulated|clk  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[8]~reg0_emulated|clk  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[10]~reg0_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[11]~reg0_emulated|clk ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[1]~reg0_emulated|clk  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[2]~reg0_emulated|clk  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[3]~reg0_emulated|clk  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[4]~reg0_emulated|clk  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[9]~reg0_emulated|clk  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[10]~reg0_emulated|clk ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[11]~reg0_emulated|clk ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[1]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[2]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[3]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[4]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[9]~reg0_emulated|clk  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[0]~reg0_emulated|clk  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[5]~reg0_emulated|clk  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[6]~reg0_emulated|clk  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[7]~reg0_emulated|clk  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[8]~reg0_emulated|clk  ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rst'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[1]~5|datad          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[2]~9|datad          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[3]~13|datad         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[4]~17|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[0]~1|datad          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[6]~25|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[7]~29|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[9]~37|datad         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[10]~41|datad        ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[11]~45|datad        ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[5]~21|datad         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[8]~33|datac         ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[8]~33               ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[1]~5                ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[2]~9                ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[3]~13               ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[4]~17               ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[0]~1                ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[6]~25               ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[7]~29               ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[9]~37               ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[10]~41              ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[11]~45              ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[5]~21               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i               ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[0]~1                ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[11]~45              ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[10]~41              ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[3]~13               ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[5]~21               ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[6]~25               ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[7]~29               ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[9]~37               ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[1]~5                ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[2]~9                ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[4]~17               ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[8]~33               ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[8]~33|datac         ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[0]~1|datad          ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[11]~45|datad        ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[10]~41|datad        ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[3]~13|datad         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[5]~21|datad         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[6]~25|datad         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[7]~29|datad         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[9]~37|datad         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[1]~5|datad          ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[2]~9|datad          ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[4]~17|datad         ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; C_dispo[*]   ; clk        ; 2.416  ; 2.885  ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.158  ; 0.323  ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; 2.128  ; 2.600  ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; 1.722  ; 2.185  ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; 1.426  ; 1.876  ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; 2.157  ; 2.636  ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; 1.901  ; 2.343  ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; 1.636  ; 2.083  ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; 2.416  ; 2.852  ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; 1.795  ; 2.228  ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; 1.806  ; 2.298  ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; 2.373  ; 2.885  ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; 1.532  ; 2.013  ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 2.504  ; 3.024  ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; 1.955  ; 2.395  ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; 1.581  ; 2.059  ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; 2.413  ; 2.893  ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; 2.504  ; 3.024  ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; 1.848  ; 2.331  ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; 2.310  ; 2.767  ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; 2.127  ; 2.588  ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; 1.806  ; 2.228  ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; 2.210  ; 2.668  ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; -0.519 ; -0.361 ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; -0.527 ; -0.360 ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; 1.718  ; 2.189  ; Rise       ; clk             ;
; charger      ; clk        ; 0.517  ; 0.625  ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 3.069  ; 3.583  ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; 2.285  ; 2.730  ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; 2.138  ; 2.590  ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; 2.941  ; 3.415  ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; 3.069  ; 3.583  ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; 2.409  ; 2.867  ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; 2.809  ; 3.260  ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; 2.630  ; 3.088  ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; 2.476  ; 2.899  ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; 2.509  ; 2.956  ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.153  ; 0.308  ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.154  ; 0.309  ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; 2.423  ; 2.889  ; Fall       ; rst             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; C_dispo[*]   ; clk        ; 0.173  ; 0.034  ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.173  ; 0.034  ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; -1.691 ; -2.126 ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; -1.327 ; -1.749 ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; -1.042 ; -1.451 ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; -1.719 ; -2.160 ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; -1.493 ; -1.898 ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; -1.239 ; -1.647 ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; -1.979 ; -2.371 ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; -1.391 ; -1.786 ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; -1.399 ; -1.835 ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; -1.942 ; -2.397 ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; -1.134 ; -1.559 ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 0.830  ; 0.690  ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; -1.515 ; -1.921 ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; -1.160 ; -1.582 ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; -1.959 ; -2.400 ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; -2.046 ; -2.526 ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; -1.416 ; -1.843 ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; -1.856 ; -2.277 ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; -1.679 ; -2.105 ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; -1.401 ; -1.787 ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; -1.759 ; -2.182 ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; 0.822  ; 0.690  ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; 0.830  ; 0.689  ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; -1.322 ; -1.752 ; Rise       ; clk             ;
; charger      ; clk        ; 0.842  ; 0.700  ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 0.715  ; 0.572  ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; -1.299 ; -1.723 ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; -1.155 ; -1.581 ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; -1.959 ; -2.402 ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; -2.048 ; -2.530 ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; -1.415 ; -1.847 ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; -1.830 ; -2.253 ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; -1.658 ; -2.094 ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; -1.477 ; -1.879 ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; -1.626 ; -2.050 ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.711  ; 0.572  ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.715  ; 0.570  ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; -1.436 ; -1.871 ; Fall       ; rst             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 7.764 ; 7.749 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 6.155 ; 6.015 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 6.562 ; 6.498 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 7.245 ; 7.210 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 7.148 ; 7.067 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 7.469 ; 7.435 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 7.764 ; 7.749 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 6.632 ; 6.517 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 6.238 ; 6.094 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 6.288 ; 6.184 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 5.838 ; 5.712 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 6.568 ; 6.493 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 7.740 ; 7.715 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 8.002 ; 7.933 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 5.655 ; 5.554 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 6.155 ; 6.015 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 6.717 ; 6.606 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 6.748 ; 6.719 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 6.940 ; 6.830 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 7.192 ; 7.101 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 6.063 ; 5.872 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 6.040 ; 5.852 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 5.868 ; 5.680 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 6.225 ; 6.055 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 5.628 ; 5.530 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 8.002 ; 7.933 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 8.002 ; 7.933 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 6.120 ; 6.032 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 6.368 ; 6.298 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 6.936 ; 6.899 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 7.279 ; 7.225 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 7.319 ; 7.261 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 7.462 ; 7.452 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 6.334 ; 6.223 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 6.495 ; 6.391 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 6.591 ; 6.460 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 6.225 ; 6.055 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 6.345 ; 6.275 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 8.002 ; 7.933 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 5.581 ; 5.464 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 5.909 ; 5.779 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 6.242 ; 6.170 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 6.910 ; 6.866 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 6.762 ; 6.734 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 7.127 ; 7.084 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 7.442 ; 7.419 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 6.323 ; 6.201 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 5.974 ; 5.840 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 6.054 ; 5.919 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 5.581 ; 5.464 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 6.259 ; 6.184 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 7.455 ; 7.437 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 5.368 ; 5.279 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 5.414 ; 5.282 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 5.797 ; 5.768 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 6.336 ; 6.335 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 6.441 ; 6.380 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 6.550 ; 6.550 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 6.828 ; 6.848 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 5.714 ; 5.635 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 5.690 ; 5.581 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 5.527 ; 5.451 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 5.862 ; 5.770 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 5.368 ; 5.279 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 7.601 ; 7.608 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 5.368 ; 5.279 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 5.414 ; 5.282 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 5.797 ; 5.768 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 6.336 ; 6.335 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 6.441 ; 6.380 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 6.550 ; 6.550 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 6.828 ; 6.848 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 5.714 ; 5.635 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 5.690 ; 5.581 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 5.527 ; 5.451 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 5.812 ; 5.688 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 5.368 ; 5.279 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 7.589 ; 7.556 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 7.015 ;    ;    ; 7.342 ;
; M_dispo[1]  ; dispo[1]    ; 6.865 ;    ;    ; 7.213 ;
; M_dispo[2]  ; dispo[2]    ; 8.272 ;    ;    ; 8.668 ;
; M_dispo[3]  ; dispo[3]    ; 8.337 ;    ;    ; 8.775 ;
; M_dispo[4]  ; dispo[4]    ; 7.932 ;    ;    ; 8.310 ;
; M_dispo[5]  ; dispo[5]    ; 8.674 ;    ;    ; 9.070 ;
; M_dispo[6]  ; dispo[6]    ; 7.371 ;    ;    ; 7.674 ;
; M_dispo[7]  ; dispo[7]    ; 7.277 ;    ;    ; 7.563 ;
; M_dispo[8]  ; dispo[8]    ; 7.260 ;    ;    ; 7.557 ;
; M_dispo[9]  ; dispo[9]    ; 4.553 ;    ;    ; 4.593 ;
; M_dispo[10] ; dispo[10]   ; 5.102 ;    ;    ; 5.178 ;
; M_dispo[11] ; dispo[11]   ; 8.570 ;    ;    ; 9.024 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 6.734 ;    ;    ; 7.037 ;
; M_dispo[1]  ; dispo[1]    ; 6.644 ;    ;    ; 6.977 ;
; M_dispo[2]  ; dispo[2]    ; 7.993 ;    ;    ; 8.374 ;
; M_dispo[3]  ; dispo[3]    ; 8.055 ;    ;    ; 8.477 ;
; M_dispo[4]  ; dispo[4]    ; 7.667 ;    ;    ; 8.030 ;
; M_dispo[5]  ; dispo[5]    ; 8.407 ;    ;    ; 8.793 ;
; M_dispo[6]  ; dispo[6]    ; 7.126 ;    ;    ; 7.418 ;
; M_dispo[7]  ; dispo[7]    ; 7.033 ;    ;    ; 7.311 ;
; M_dispo[8]  ; dispo[8]    ; 7.019 ;    ;    ; 7.307 ;
; M_dispo[9]  ; dispo[9]    ; 4.417 ;    ;    ; 4.459 ;
; M_dispo[10] ; dispo[10]   ; 4.938 ;    ;    ; 5.003 ;
; M_dispo[11] ; dispo[11]   ; 8.305 ;    ;    ; 8.744 ;
+-------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.189 ; -0.866            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.642 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.130 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.131 ; -1.572              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.000                         ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; dispo[8]~33  ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.273     ; 0.391      ;
; -0.078 ; dispo[7]~29  ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.171     ; 0.382      ;
; -0.076 ; dispo[0]~1   ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.168     ; 0.383      ;
; -0.076 ; dispo[6]~25  ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.169     ; 0.382      ;
; -0.073 ; dispo[5]~21  ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.167     ; 0.381      ;
; -0.063 ; dispo[4]~17  ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.147     ; 0.391      ;
; -0.062 ; dispo[1]~5   ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.147     ; 0.390      ;
; -0.062 ; dispo[3]~13  ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.146     ; 0.391      ;
; -0.053 ; dispo[2]~9   ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.146     ; 0.382      ;
; -0.046 ; dispo[10]~41 ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.500        ; -0.139     ; 0.382      ;
; -0.044 ; dispo[9]~37  ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.139     ; 0.380      ;
; -0.044 ; dispo[11]~45 ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.500        ; -0.139     ; 0.380      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                     ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.642 ; dispo[9]~37  ; dispo[9]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 0.002      ; 0.328      ;
; 0.642 ; dispo[11]~45 ; dispo[11]~reg0_emulated ; rst          ; clk         ; -0.500       ; 0.001      ; 0.327      ;
; 0.644 ; dispo[10]~41 ; dispo[10]~reg0_emulated ; rst          ; clk         ; -0.500       ; 0.002      ; 0.330      ;
; 0.652 ; dispo[2]~9   ; dispo[2]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.006     ; 0.330      ;
; 0.657 ; dispo[3]~13  ; dispo[3]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.005     ; 0.336      ;
; 0.658 ; dispo[1]~5   ; dispo[1]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.007     ; 0.335      ;
; 0.659 ; dispo[4]~17  ; dispo[4]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.007     ; 0.336      ;
; 0.668 ; dispo[0]~1   ; dispo[0]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.027     ; 0.325      ;
; 0.671 ; dispo[5]~21  ; dispo[5]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.026     ; 0.329      ;
; 0.673 ; dispo[6]~25  ; dispo[6]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.028     ; 0.329      ;
; 0.674 ; dispo[7]~29  ; dispo[7]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.029     ; 0.329      ;
; 0.777 ; dispo[8]~33  ; dispo[8]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.126     ; 0.335      ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                              ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.130 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.047      ; 2.392      ;
; 0.130 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.130 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.130 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.130 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.130 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.047      ; 2.392      ;
; 0.130 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.047      ; 2.392      ;
; 0.130 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.047      ; 2.392      ;
; 0.130 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.047      ; 2.392      ;
; 0.130 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.130 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.130 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.500        ; 2.040      ; 2.385      ;
; 0.765 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.047      ; 2.257      ;
; 0.765 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
; 0.765 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
; 0.765 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
; 0.765 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
; 0.765 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.047      ; 2.257      ;
; 0.765 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.047      ; 2.257      ;
; 0.765 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.047      ; 2.257      ;
; 0.765 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.047      ; 2.257      ;
; 0.765 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
; 0.765 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
; 0.765 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 1.000        ; 2.040      ; 2.250      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.131 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.127      ; 2.180      ;
; -0.131 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; -0.131 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; -0.131 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; -0.131 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; -0.131 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.127      ; 2.180      ;
; -0.131 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.127      ; 2.180      ;
; -0.131 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.127      ; 2.180      ;
; -0.131 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.127      ; 2.180      ;
; -0.131 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; -0.131 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; -0.131 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.000        ; 2.120      ; 2.173      ;
; 0.500  ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.127      ; 2.311      ;
; 0.500  ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
; 0.500  ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
; 0.500  ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
; 0.500  ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
; 0.500  ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.127      ; 2.311      ;
; 0.500  ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.127      ; 2.311      ;
; 0.500  ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.127      ; 2.311      ;
; 0.500  ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.127      ; 2.311      ;
; 0.500  ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
; 0.500  ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
; 0.500  ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; -0.500       ; 2.120      ; 2.304      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[0]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[10]~reg0_emulated|clk ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[11]~reg0_emulated|clk ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[1]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[2]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[3]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[4]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[5]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[6]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[7]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[8]~reg0_emulated|clk  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[9]~reg0_emulated|clk  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[0]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[10]~reg0_emulated|clk ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[11]~reg0_emulated|clk ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[1]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[2]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[3]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[4]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[5]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[6]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[7]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[8]~reg0_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[9]~reg0_emulated|clk  ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rst'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[0]~1|datad          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[1]~5|datad          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[4]~17|datad         ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[5]~21|datad         ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[6]~25|datad         ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[7]~29|datad         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[2]~9|datad          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[3]~13|datad         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[8]~33|datac         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[11]~45|datad        ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[10]~41|datad        ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[9]~37|datad         ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[8]~33               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[0]~1                ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[1]~5                ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[4]~17               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[5]~21               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[6]~25               ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[7]~29               ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[2]~9                ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[3]~13               ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[11]~45              ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[10]~41              ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[9]~37               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i               ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[11]~45              ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[10]~41              ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[9]~37               ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[1]~5                ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[2]~9                ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[4]~17               ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[5]~21               ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[0]~1                ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[3]~13               ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[6]~25               ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[7]~29               ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[8]~33               ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[11]~45|datad        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[10]~41|datad        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[9]~37|datad         ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[1]~5|datad          ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[2]~9|datad          ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[4]~17|datad         ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[5]~21|datad         ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[8]~33|datac         ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[0]~1|datad          ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[3]~13|datad         ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[6]~25|datad         ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[7]~29|datad         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; C_dispo[*]   ; clk        ; 2.087  ; 2.457  ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.144  ; 0.333  ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; 1.825  ; 2.204  ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; 1.466  ; 1.835  ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; 1.192  ; 1.555  ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; 1.861  ; 2.231  ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; 1.619  ; 1.976  ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; 1.376  ; 1.737  ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; 2.087  ; 2.419  ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; 1.524  ; 1.865  ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; 1.535  ; 1.931  ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; 2.060  ; 2.457  ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; 1.280  ; 1.669  ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 2.185  ; 2.575  ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; 1.675  ; 2.009  ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; 1.334  ; 1.712  ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; 2.090  ; 2.469  ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; 2.185  ; 2.575  ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; 1.575  ; 1.959  ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; 1.998  ; 2.344  ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; 1.821  ; 2.188  ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; 1.528  ; 1.867  ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; 1.913  ; 2.255  ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; -0.460 ; -0.299 ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; -0.465 ; -0.300 ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; 1.463  ; 1.837  ; Rise       ; clk             ;
; charger      ; clk        ; 0.461  ; 0.603  ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 2.693  ; 3.080  ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; 1.960  ; 2.313  ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; 1.831  ; 2.190  ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; 2.571  ; 2.947  ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; 2.693  ; 3.080  ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; 2.077  ; 2.441  ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; 2.453  ; 2.795  ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; 2.278  ; 2.647  ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; 2.141  ; 2.473  ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; 2.190  ; 2.525  ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.154  ; 0.308  ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.156  ; 0.309  ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; 2.106  ; 2.467  ; Fall       ; rst             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; C_dispo[*]   ; clk        ; 0.155  ; -0.019 ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.155  ; -0.019 ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; -1.437 ; -1.793 ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; -1.110 ; -1.457 ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; -0.847 ; -1.188 ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; -1.472 ; -1.818 ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; -1.255 ; -1.590 ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; -1.021 ; -1.360 ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; -1.699 ; -2.001 ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; -1.162 ; -1.483 ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; -1.172 ; -1.528 ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; -1.675 ; -2.033 ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; -0.926 ; -1.275 ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 0.740  ; 0.588  ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; -1.281 ; -1.595 ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; -0.954 ; -1.297 ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; -1.681 ; -2.038 ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; -1.772 ; -2.140 ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; -1.186 ; -1.533 ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; -1.590 ; -1.916 ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; -1.421 ; -1.766 ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; -1.166 ; -1.485 ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; -1.509 ; -1.831 ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; 0.735  ; 0.588  ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; 0.740  ; 0.588  ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; -1.107 ; -1.458 ; Rise       ; clk             ;
; charger      ; clk        ; 0.753  ; 0.600  ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 0.628  ; 0.484  ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; -1.086 ; -1.424 ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; -0.957 ; -1.299 ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; -1.688 ; -2.044 ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; -1.780 ; -2.147 ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; -1.192 ; -1.540 ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; -1.574 ; -1.899 ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; -1.409 ; -1.761 ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; -1.245 ; -1.562 ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; -1.395 ; -1.714 ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.627  ; 0.484  ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.628  ; 0.483  ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; -1.219 ; -1.561 ; Fall       ; rst             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 6.917 ; 6.872 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 5.514 ; 5.353 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 5.881 ; 5.780 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 6.499 ; 6.420 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 6.414 ; 6.298 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 6.710 ; 6.624 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 6.917 ; 6.872 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 5.951 ; 5.799 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 5.600 ; 5.424 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 5.638 ; 5.508 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 5.196 ; 5.092 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 5.885 ; 5.773 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 6.908 ; 6.858 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 7.214 ; 7.130 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 5.126 ; 5.000 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 5.576 ; 5.408 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 6.087 ; 5.941 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 6.123 ; 6.050 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 6.295 ; 6.142 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 6.462 ; 6.350 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 5.499 ; 5.280 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 5.479 ; 5.269 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 5.314 ; 5.110 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 5.614 ; 5.476 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 5.095 ; 4.963 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 7.214 ; 7.130 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 7.214 ; 7.130 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 5.476 ; 5.365 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 5.719 ; 5.604 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 6.236 ; 6.148 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 6.539 ; 6.466 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 6.594 ; 6.486 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 6.665 ; 6.611 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 5.703 ; 5.540 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 5.845 ; 5.687 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 5.931 ; 5.780 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 5.614 ; 5.476 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 5.697 ; 5.583 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 7.214 ; 7.130 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 4.975 ; 4.879 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 5.305 ; 5.153 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 5.606 ; 5.501 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 6.218 ; 6.135 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 6.086 ; 6.010 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 6.422 ; 6.332 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 6.646 ; 6.596 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 5.692 ; 5.537 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 5.369 ; 5.203 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 5.437 ; 5.280 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 4.975 ; 4.879 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 5.618 ; 5.514 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 6.668 ; 6.626 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 4.834 ; 4.711 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 4.866 ; 4.712 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 5.215 ; 5.152 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 5.705 ; 5.664 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 5.809 ; 5.706 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 5.906 ; 5.858 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 6.093 ; 6.085 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 5.143 ; 5.030 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 5.120 ; 4.979 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 4.966 ; 4.868 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 5.236 ; 5.165 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 4.834 ; 4.711 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 6.802 ; 6.785 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 4.834 ; 4.711 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 4.866 ; 4.712 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 5.215 ; 5.152 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 5.705 ; 5.664 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 5.809 ; 5.706 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 5.906 ; 5.858 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 6.093 ; 6.085 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 5.143 ; 5.030 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 5.120 ; 4.979 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 4.966 ; 4.868 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 5.166 ; 5.085 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 4.834 ; 4.711 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 6.768 ; 6.735 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 6.204 ;    ;    ; 6.421 ;
; M_dispo[1]  ; dispo[1]    ; 6.074 ;    ;    ; 6.304 ;
; M_dispo[2]  ; dispo[2]    ; 7.353 ;    ;    ; 7.620 ;
; M_dispo[3]  ; dispo[3]    ; 7.432 ;    ;    ; 7.711 ;
; M_dispo[4]  ; dispo[4]    ; 7.049 ;    ;    ; 7.295 ;
; M_dispo[5]  ; dispo[5]    ; 7.667 ;    ;    ; 7.937 ;
; M_dispo[6]  ; dispo[6]    ; 6.534 ;    ;    ; 6.723 ;
; M_dispo[7]  ; dispo[7]    ; 6.447 ;    ;    ; 6.622 ;
; M_dispo[8]  ; dispo[8]    ; 6.442 ;    ;    ; 6.614 ;
; M_dispo[9]  ; dispo[9]    ; 4.056 ;    ;    ; 4.124 ;
; M_dispo[10] ; dispo[10]   ; 4.586 ;    ;    ; 4.628 ;
; M_dispo[11] ; dispo[11]   ; 7.583 ;    ;    ; 7.918 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 5.951 ;    ;    ; 6.149 ;
; M_dispo[1]  ; dispo[1]    ; 5.877 ;    ;    ; 6.101 ;
; M_dispo[2]  ; dispo[2]    ; 7.104 ;    ;    ; 7.364 ;
; M_dispo[3]  ; dispo[3]    ; 7.182 ;    ;    ; 7.452 ;
; M_dispo[4]  ; dispo[4]    ; 6.813 ;    ;    ; 7.052 ;
; M_dispo[5]  ; dispo[5]    ; 7.429 ;    ;    ; 7.693 ;
; M_dispo[6]  ; dispo[6]    ; 6.316 ;    ;    ; 6.499 ;
; M_dispo[7]  ; dispo[7]    ; 6.231 ;    ;    ; 6.400 ;
; M_dispo[8]  ; dispo[8]    ; 6.227 ;    ;    ; 6.395 ;
; M_dispo[9]  ; dispo[9]    ; 3.936 ;    ;    ; 4.005 ;
; M_dispo[10] ; dispo[10]   ; 4.438 ;    ;    ; 4.473 ;
; M_dispo[11] ; dispo[11]   ; 7.347 ;    ;    ; 7.674 ;
+-------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.230 ; -1.935            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.855 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.029 ; -0.348               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.085 ; -1.010              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.322                         ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.230 ; dispo[8]~33  ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.456     ; 0.241      ;
; -0.167 ; dispo[0]~1   ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.397     ; 0.237      ;
; -0.167 ; dispo[7]~29  ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.399     ; 0.235      ;
; -0.165 ; dispo[6]~25  ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.398     ; 0.234      ;
; -0.163 ; dispo[5]~21  ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.396     ; 0.234      ;
; -0.156 ; dispo[4]~17  ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.382     ; 0.241      ;
; -0.155 ; dispo[1]~5   ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.382     ; 0.240      ;
; -0.154 ; dispo[3]~13  ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.380     ; 0.241      ;
; -0.149 ; dispo[2]~9   ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.381     ; 0.235      ;
; -0.144 ; dispo[10]~41 ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.500        ; -0.376     ; 0.235      ;
; -0.143 ; dispo[11]~45 ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.500        ; -0.377     ; 0.233      ;
; -0.142 ; dispo[9]~37  ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.500        ; -0.376     ; 0.233      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                     ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.855 ; dispo[9]~37  ; dispo[9]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.284     ; 0.195      ;
; 0.855 ; dispo[11]~45 ; dispo[11]~reg0_emulated ; rst          ; clk         ; -0.500       ; -0.284     ; 0.195      ;
; 0.856 ; dispo[10]~41 ; dispo[10]~reg0_emulated ; rst          ; clk         ; -0.500       ; -0.284     ; 0.196      ;
; 0.859 ; dispo[2]~9   ; dispo[2]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.287     ; 0.196      ;
; 0.863 ; dispo[1]~5   ; dispo[1]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.288     ; 0.199      ;
; 0.864 ; dispo[3]~13  ; dispo[3]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.287     ; 0.201      ;
; 0.864 ; dispo[4]~17  ; dispo[4]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.288     ; 0.200      ;
; 0.870 ; dispo[0]~1   ; dispo[0]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.301     ; 0.193      ;
; 0.873 ; dispo[5]~21  ; dispo[5]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.301     ; 0.196      ;
; 0.874 ; dispo[6]~25  ; dispo[6]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.302     ; 0.196      ;
; 0.876 ; dispo[7]~29  ; dispo[7]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.304     ; 0.196      ;
; 0.935 ; dispo[8]~33  ; dispo[8]~reg0_emulated  ; rst          ; clk         ; -0.500       ; -0.358     ; 0.201      ;
+-------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                               ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.300      ; 1.796      ;
; -0.029 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; -0.029 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; -0.029 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; -0.029 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; -0.029 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.300      ; 1.796      ;
; -0.029 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.300      ; 1.796      ;
; -0.029 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.300      ; 1.796      ;
; -0.029 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.300      ; 1.796      ;
; -0.029 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; -0.029 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; -0.029 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.500        ; 1.296      ; 1.792      ;
; 0.822  ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.300      ; 1.445      ;
; 0.822  ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.300      ; 1.445      ;
; 0.822  ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.300      ; 1.445      ;
; 0.822  ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.300      ; 1.445      ;
; 0.822  ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.300      ; 1.445      ;
; 0.823  ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.296      ; 1.440      ;
; 0.823  ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.296      ; 1.440      ;
; 0.823  ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.296      ; 1.440      ;
; 0.823  ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.296      ; 1.440      ;
; 0.824  ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 1.000        ; 1.296      ; 1.439      ;
; 0.824  ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 1.000        ; 1.296      ; 1.439      ;
; 0.824  ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 1.000        ; 1.296      ; 1.439      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.085 ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.354      ; 1.393      ;
; -0.085 ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.354      ; 1.393      ;
; -0.085 ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.354      ; 1.393      ;
; -0.085 ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.354      ; 1.393      ;
; -0.085 ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.354      ; 1.393      ;
; -0.084 ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.349      ; 1.389      ;
; -0.084 ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.349      ; 1.389      ;
; -0.084 ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.349      ; 1.389      ;
; -0.084 ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.349      ; 1.389      ;
; -0.083 ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; 0.000        ; 1.348      ; 1.389      ;
; -0.083 ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; 0.000        ; 1.348      ; 1.389      ;
; -0.083 ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; 0.000        ; 1.348      ; 1.389      ;
; 0.763  ; rst       ; dispo[0]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.354      ; 1.741      ;
; 0.763  ; rst       ; dispo[5]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.354      ; 1.741      ;
; 0.763  ; rst       ; dispo[6]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.354      ; 1.741      ;
; 0.763  ; rst       ; dispo[7]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.354      ; 1.741      ;
; 0.763  ; rst       ; dispo[8]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.354      ; 1.741      ;
; 0.764  ; rst       ; dispo[1]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.349      ; 1.737      ;
; 0.764  ; rst       ; dispo[2]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.349      ; 1.737      ;
; 0.764  ; rst       ; dispo[3]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.349      ; 1.737      ;
; 0.764  ; rst       ; dispo[4]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.349      ; 1.737      ;
; 0.764  ; rst       ; dispo[9]~reg0_emulated  ; rst          ; clk         ; -0.500       ; 1.348      ; 1.736      ;
; 0.764  ; rst       ; dispo[10]~reg0_emulated ; rst          ; clk         ; -0.500       ; 1.348      ; 1.736      ;
; 0.764  ; rst       ; dispo[11]~reg0_emulated ; rst          ; clk         ; -0.500       ; 1.348      ; 1.736      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[0]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[10]~reg0_emulated|clk ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[11]~reg0_emulated|clk ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[1]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[2]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[3]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[4]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[5]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[6]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[7]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[8]~reg0_emulated|clk  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dispo[9]~reg0_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[10]~reg0_emulated     ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[11]~reg0_emulated     ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[9]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[0]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[1]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[2]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[3]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[4]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[5]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[6]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[7]~reg0_emulated      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dispo[8]~reg0_emulated      ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[0]~reg0_emulated|clk  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[5]~reg0_emulated|clk  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[6]~reg0_emulated|clk  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[7]~reg0_emulated|clk  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[8]~reg0_emulated|clk  ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[10]~reg0_emulated|clk ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[11]~reg0_emulated|clk ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[1]~reg0_emulated|clk  ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[2]~reg0_emulated|clk  ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[3]~reg0_emulated|clk  ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[4]~reg0_emulated|clk  ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; dispo[9]~reg0_emulated|clk  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rst'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o               ;
; 0.127  ; 0.127        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[8]~33               ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[0]~1|datad          ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[5]~21|datad         ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[6]~25|datad         ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[7]~29|datad         ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[1]~5|datad          ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[2]~9|datad          ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[3]~13|datad         ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[4]~17|datad         ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[10]~41|datad        ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[11]~45|datad        ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[8]~33|datac         ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; dispo[9]~37|datad         ;
; 0.132  ; 0.132        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[5]~21               ;
; 0.132  ; 0.132        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[7]~29               ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[0]~1                ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[1]~5                ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[3]~13               ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[4]~17               ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[6]~25               ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[10]~41              ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[11]~45              ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[2]~9                ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; dispo[9]~37               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[10]~41              ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[11]~45              ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[9]~37               ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[1]~5                ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[2]~9                ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[3]~13               ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[4]~17               ;
; 0.867  ; 0.867        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[0]~1                ;
; 0.867  ; 0.867        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[5]~21               ;
; 0.867  ; 0.867        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[6]~25               ;
; 0.867  ; 0.867        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[7]~29               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[8]~33|datac         ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[10]~41|datad        ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[11]~45|datad        ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[2]~9|datad          ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[9]~37|datad         ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[0]~1|datad          ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[1]~5|datad          ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[3]~13|datad         ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[4]~17|datad         ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[6]~25|datad         ;
; 0.872  ; 0.872        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[5]~21|datad         ;
; 0.872  ; 0.872        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; dispo[7]~29|datad         ;
; 0.872  ; 0.872        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; dispo[8]~33               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; C_dispo[*]   ; clk        ; 1.343  ; 1.981 ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.098  ; 0.400 ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; 1.194  ; 1.806 ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; 0.976  ; 1.553 ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; 0.797  ; 1.351 ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; 1.215  ; 1.828 ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; 1.082  ; 1.658 ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; 0.922  ; 1.486 ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; 1.336  ; 1.953 ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; 0.997  ; 1.568 ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; 1.024  ; 1.616 ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; 1.343  ; 1.981 ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; 0.840  ; 1.417 ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 1.414  ; 2.061 ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; 1.091  ; 1.666 ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; 0.874  ; 1.454 ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; 1.354  ; 1.986 ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; 1.414  ; 2.061 ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; 1.029  ; 1.627 ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; 1.290  ; 1.902 ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; 1.190  ; 1.795 ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; 1.010  ; 1.572 ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; 1.244  ; 1.841 ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; -0.320 ; 0.019 ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; -0.320 ; 0.026 ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; 0.970  ; 1.553 ; Rise       ; clk             ;
; charger      ; clk        ; 0.316  ; 0.577 ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 1.444  ; 2.091 ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; 0.999  ; 1.564 ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; 0.900  ; 1.465 ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; 1.364  ; 1.996 ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; 1.444  ; 2.091 ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; 1.060  ; 1.643 ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; 1.280  ; 1.892 ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; 1.182  ; 1.789 ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; 1.092  ; 1.661 ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; 1.121  ; 1.715 ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; -0.231 ; 0.107 ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; -0.224 ; 0.115 ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; 1.073  ; 1.660 ; Fall       ; rst             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; C_dispo[*]   ; clk        ; 0.091  ; -0.196 ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.091  ; -0.196 ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; -0.946 ; -1.532 ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; -0.750 ; -1.300 ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; -0.578 ; -1.106 ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; -0.966 ; -1.553 ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; -0.849 ; -1.399 ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; -0.695 ; -1.233 ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; -1.089 ; -1.681 ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; -0.767 ; -1.312 ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; -0.792 ; -1.358 ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; -1.098 ; -1.707 ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; -0.614 ; -1.165 ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 0.490  ; 0.168  ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; -0.843 ; -1.397 ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; -0.635 ; -1.185 ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; -1.097 ; -1.705 ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; -1.155 ; -1.777 ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; -0.784 ; -1.351 ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; -1.034 ; -1.623 ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; -0.937 ; -1.521 ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; -0.779 ; -1.316 ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; -0.990 ; -1.565 ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; 0.490  ; 0.168  ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; 0.489  ; 0.161  ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; -0.745 ; -1.300 ; Rise       ; clk             ;
; charger      ; clk        ; 0.504  ; 0.176  ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 0.715  ; 0.389  ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; -0.444 ; -0.994 ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; -0.346 ; -0.896 ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; -0.810 ; -1.419 ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; -0.870 ; -1.493 ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; -0.499 ; -1.066 ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; -0.731 ; -1.321 ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; -0.636 ; -1.227 ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; -0.533 ; -1.086 ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; -0.633 ; -1.208 ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.715  ; 0.389  ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.709  ; 0.378  ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; -0.518 ; -1.084 ; Fall       ; rst             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 4.649 ; 4.721 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 3.575 ; 3.572 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 3.884 ; 3.872 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 4.270 ; 4.309 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 4.234 ; 4.243 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 4.407 ; 4.461 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 4.637 ; 4.701 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 3.844 ; 3.862 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 3.619 ; 3.626 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 3.648 ; 3.669 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 3.393 ; 3.376 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 3.885 ; 3.866 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 4.649 ; 4.721 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 5.061 ; 5.100 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 3.549 ; 3.568 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 3.918 ; 3.865 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 4.236 ; 4.234 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 4.252 ; 4.301 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 4.370 ; 4.383 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 4.572 ; 4.595 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 3.783 ; 3.760 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 3.768 ; 3.742 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 3.678 ; 3.646 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 3.879 ; 3.829 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 3.618 ; 3.594 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 5.061 ; 5.100 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 5.061 ; 5.100 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 3.855 ; 3.876 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 4.058 ; 4.058 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 4.382 ; 4.433 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 4.609 ; 4.625 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 4.592 ; 4.658 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 4.753 ; 4.829 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 3.965 ; 3.995 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 4.054 ; 4.091 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 4.105 ; 4.114 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 3.879 ; 3.829 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 4.040 ; 4.038 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 5.061 ; 5.100 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 3.240 ; 3.231 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 3.413 ; 3.418 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 3.691 ; 3.678 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 4.059 ; 4.094 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 4.001 ; 4.044 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 4.190 ; 4.239 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 4.430 ; 4.492 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 3.646 ; 3.663 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 3.460 ; 3.474 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 3.496 ; 3.497 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 3.240 ; 3.231 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 3.698 ; 3.679 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 4.467 ; 4.544 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 3.194 ; 3.194 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 3.194 ; 3.194 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 3.502 ; 3.512 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 3.807 ; 3.865 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 3.891 ; 3.918 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 3.936 ; 4.008 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 4.144 ; 4.229 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 3.364 ; 3.404 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 3.350 ; 3.371 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 3.263 ; 3.294 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 3.494 ; 3.492 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 3.243 ; 3.225 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 4.654 ; 4.738 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 3.194 ; 3.194 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 3.194 ; 3.194 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 3.502 ; 3.512 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 3.807 ; 3.865 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 3.891 ; 3.918 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 3.936 ; 4.008 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 4.144 ; 4.229 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 3.364 ; 3.404 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 3.350 ; 3.371 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 3.263 ; 3.294 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 3.494 ; 3.492 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 3.243 ; 3.225 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 4.654 ; 4.738 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 4.070 ;    ;    ; 4.639 ;
; M_dispo[1]  ; dispo[1]    ; 4.053 ;    ;    ; 4.584 ;
; M_dispo[2]  ; dispo[2]    ; 4.854 ;    ;    ; 5.505 ;
; M_dispo[3]  ; dispo[3]    ; 4.920 ;    ;    ; 5.581 ;
; M_dispo[4]  ; dispo[4]    ; 4.666 ;    ;    ; 5.283 ;
; M_dispo[5]  ; dispo[5]    ; 5.148 ;    ;    ; 5.801 ;
; M_dispo[6]  ; dispo[6]    ; 4.265 ;    ;    ; 4.868 ;
; M_dispo[7]  ; dispo[7]    ; 4.204 ;    ;    ; 4.777 ;
; M_dispo[8]  ; dispo[8]    ; 4.210 ;    ;    ; 4.796 ;
; M_dispo[9]  ; dispo[9]    ; 2.652 ;    ;    ; 2.978 ;
; M_dispo[10] ; dispo[10]   ; 3.043 ;    ;    ; 3.366 ;
; M_dispo[11] ; dispo[11]   ; 5.127 ;    ;    ; 5.786 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 3.905 ;    ;    ; 4.460 ;
; M_dispo[1]  ; dispo[1]    ; 3.919 ;    ;    ; 4.443 ;
; M_dispo[2]  ; dispo[2]    ; 4.688 ;    ;    ; 5.326 ;
; M_dispo[3]  ; dispo[3]    ; 4.751 ;    ;    ; 5.401 ;
; M_dispo[4]  ; dispo[4]    ; 4.508 ;    ;    ; 5.113 ;
; M_dispo[5]  ; dispo[5]    ; 4.990 ;    ;    ; 5.634 ;
; M_dispo[6]  ; dispo[6]    ; 4.119 ;    ;    ; 4.714 ;
; M_dispo[7]  ; dispo[7]    ; 4.062 ;    ;    ; 4.628 ;
; M_dispo[8]  ; dispo[8]    ; 4.066 ;    ;    ; 4.644 ;
; M_dispo[9]  ; dispo[9]    ; 2.571 ;    ;    ; 2.899 ;
; M_dispo[10] ; dispo[10]   ; 2.947 ;    ;    ; 3.262 ;
; M_dispo[11] ; dispo[11]   ; 4.970 ;    ;    ; 5.617 ;
+-------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.263 ; 0.642 ; -0.029   ; -0.131  ; -3.000              ;
;  clk             ; -0.263 ; 0.642 ; -0.029   ; -0.131  ; -3.000              ;
;  rst             ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1.935 ; 0.0   ; -0.348   ; -1.572  ; -18.322             ;
;  clk             ; -1.935 ; 0.000 ; -0.348   ; -1.572  ; -15.322             ;
;  rst             ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; C_dispo[*]   ; clk        ; 2.416  ; 2.885 ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.158  ; 0.400 ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; 2.128  ; 2.600 ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; 1.722  ; 2.185 ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; 1.426  ; 1.876 ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; 2.157  ; 2.636 ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; 1.901  ; 2.343 ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; 1.636  ; 2.083 ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; 2.416  ; 2.852 ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; 1.795  ; 2.228 ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; 1.806  ; 2.298 ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; 2.373  ; 2.885 ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; 1.532  ; 2.013 ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 2.504  ; 3.024 ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; 1.955  ; 2.395 ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; 1.581  ; 2.059 ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; 2.413  ; 2.893 ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; 2.504  ; 3.024 ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; 1.848  ; 2.331 ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; 2.310  ; 2.767 ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; 2.127  ; 2.588 ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; 1.806  ; 2.228 ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; 2.210  ; 2.668 ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; -0.320 ; 0.019 ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; -0.320 ; 0.026 ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; 1.718  ; 2.189 ; Rise       ; clk             ;
; charger      ; clk        ; 0.517  ; 0.625 ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 3.069  ; 3.583 ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; 2.285  ; 2.730 ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; 2.138  ; 2.590 ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; 2.941  ; 3.415 ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; 3.069  ; 3.583 ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; 2.409  ; 2.867 ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; 2.809  ; 3.260 ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; 2.630  ; 3.088 ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; 2.476  ; 2.899 ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; 2.509  ; 2.956 ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.154  ; 0.308 ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.156  ; 0.309 ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; 2.423  ; 2.889 ; Fall       ; rst             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; C_dispo[*]   ; clk        ; 0.173  ; 0.034  ; Rise       ; clk             ;
;  C_dispo[0]  ; clk        ; 0.173  ; 0.034  ; Rise       ; clk             ;
;  C_dispo[1]  ; clk        ; -0.946 ; -1.532 ; Rise       ; clk             ;
;  C_dispo[2]  ; clk        ; -0.750 ; -1.300 ; Rise       ; clk             ;
;  C_dispo[3]  ; clk        ; -0.578 ; -1.106 ; Rise       ; clk             ;
;  C_dispo[4]  ; clk        ; -0.966 ; -1.553 ; Rise       ; clk             ;
;  C_dispo[5]  ; clk        ; -0.849 ; -1.399 ; Rise       ; clk             ;
;  C_dispo[6]  ; clk        ; -0.695 ; -1.233 ; Rise       ; clk             ;
;  C_dispo[7]  ; clk        ; -1.089 ; -1.681 ; Rise       ; clk             ;
;  C_dispo[8]  ; clk        ; -0.767 ; -1.312 ; Rise       ; clk             ;
;  C_dispo[9]  ; clk        ; -0.792 ; -1.358 ; Rise       ; clk             ;
;  C_dispo[10] ; clk        ; -1.098 ; -1.707 ; Rise       ; clk             ;
;  C_dispo[11] ; clk        ; -0.614 ; -1.165 ; Rise       ; clk             ;
; M_dispo[*]   ; clk        ; 0.830  ; 0.690  ; Rise       ; clk             ;
;  M_dispo[0]  ; clk        ; -0.843 ; -1.397 ; Rise       ; clk             ;
;  M_dispo[1]  ; clk        ; -0.635 ; -1.185 ; Rise       ; clk             ;
;  M_dispo[2]  ; clk        ; -1.097 ; -1.705 ; Rise       ; clk             ;
;  M_dispo[3]  ; clk        ; -1.155 ; -1.777 ; Rise       ; clk             ;
;  M_dispo[4]  ; clk        ; -0.784 ; -1.351 ; Rise       ; clk             ;
;  M_dispo[5]  ; clk        ; -1.034 ; -1.623 ; Rise       ; clk             ;
;  M_dispo[6]  ; clk        ; -0.937 ; -1.521 ; Rise       ; clk             ;
;  M_dispo[7]  ; clk        ; -0.779 ; -1.316 ; Rise       ; clk             ;
;  M_dispo[8]  ; clk        ; -0.990 ; -1.565 ; Rise       ; clk             ;
;  M_dispo[9]  ; clk        ; 0.822  ; 0.690  ; Rise       ; clk             ;
;  M_dispo[10] ; clk        ; 0.830  ; 0.689  ; Rise       ; clk             ;
;  M_dispo[11] ; clk        ; -0.745 ; -1.300 ; Rise       ; clk             ;
; charger      ; clk        ; 0.842  ; 0.700  ; Rise       ; clk             ;
; M_dispo[*]   ; rst        ; 0.715  ; 0.572  ; Fall       ; rst             ;
;  M_dispo[0]  ; rst        ; -0.444 ; -0.994 ; Fall       ; rst             ;
;  M_dispo[1]  ; rst        ; -0.346 ; -0.896 ; Fall       ; rst             ;
;  M_dispo[2]  ; rst        ; -0.810 ; -1.419 ; Fall       ; rst             ;
;  M_dispo[3]  ; rst        ; -0.870 ; -1.493 ; Fall       ; rst             ;
;  M_dispo[4]  ; rst        ; -0.499 ; -1.066 ; Fall       ; rst             ;
;  M_dispo[5]  ; rst        ; -0.731 ; -1.321 ; Fall       ; rst             ;
;  M_dispo[6]  ; rst        ; -0.636 ; -1.227 ; Fall       ; rst             ;
;  M_dispo[7]  ; rst        ; -0.533 ; -1.086 ; Fall       ; rst             ;
;  M_dispo[8]  ; rst        ; -0.633 ; -1.208 ; Fall       ; rst             ;
;  M_dispo[9]  ; rst        ; 0.715  ; 0.572  ; Fall       ; rst             ;
;  M_dispo[10] ; rst        ; 0.715  ; 0.570  ; Fall       ; rst             ;
;  M_dispo[11] ; rst        ; -0.518 ; -1.084 ; Fall       ; rst             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 7.764 ; 7.749 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 6.155 ; 6.015 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 6.562 ; 6.498 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 7.245 ; 7.210 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 7.148 ; 7.067 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 7.469 ; 7.435 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 7.764 ; 7.749 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 6.632 ; 6.517 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 6.238 ; 6.094 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 6.288 ; 6.184 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 5.838 ; 5.712 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 6.568 ; 6.493 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 7.740 ; 7.715 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 8.002 ; 7.933 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 5.655 ; 5.554 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 6.155 ; 6.015 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 6.717 ; 6.606 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 6.748 ; 6.719 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 6.940 ; 6.830 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 7.192 ; 7.101 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 6.063 ; 5.872 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 6.040 ; 5.852 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 5.868 ; 5.680 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 6.225 ; 6.055 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 5.628 ; 5.530 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 8.002 ; 7.933 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 8.002 ; 7.933 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 6.120 ; 6.032 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 6.368 ; 6.298 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 6.936 ; 6.899 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 7.279 ; 7.225 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 7.319 ; 7.261 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 7.462 ; 7.452 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 6.334 ; 6.223 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 6.495 ; 6.391 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 6.591 ; 6.460 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 6.225 ; 6.055 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 6.345 ; 6.275 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 8.002 ; 7.933 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dispo[*]   ; clk        ; 3.240 ; 3.231 ; Rise       ; clk             ;
;  dispo[0]  ; clk        ; 3.413 ; 3.418 ; Rise       ; clk             ;
;  dispo[1]  ; clk        ; 3.691 ; 3.678 ; Rise       ; clk             ;
;  dispo[2]  ; clk        ; 4.059 ; 4.094 ; Rise       ; clk             ;
;  dispo[3]  ; clk        ; 4.001 ; 4.044 ; Rise       ; clk             ;
;  dispo[4]  ; clk        ; 4.190 ; 4.239 ; Rise       ; clk             ;
;  dispo[5]  ; clk        ; 4.430 ; 4.492 ; Rise       ; clk             ;
;  dispo[6]  ; clk        ; 3.646 ; 3.663 ; Rise       ; clk             ;
;  dispo[7]  ; clk        ; 3.460 ; 3.474 ; Rise       ; clk             ;
;  dispo[8]  ; clk        ; 3.496 ; 3.497 ; Rise       ; clk             ;
;  dispo[9]  ; clk        ; 3.240 ; 3.231 ; Rise       ; clk             ;
;  dispo[10] ; clk        ; 3.698 ; 3.679 ; Rise       ; clk             ;
;  dispo[11] ; clk        ; 4.467 ; 4.544 ; Rise       ; clk             ;
; dispo[*]   ; rst        ; 3.194 ; 3.194 ; Rise       ; rst             ;
;  dispo[0]  ; rst        ; 3.194 ; 3.194 ; Rise       ; rst             ;
;  dispo[1]  ; rst        ; 3.502 ; 3.512 ; Rise       ; rst             ;
;  dispo[2]  ; rst        ; 3.807 ; 3.865 ; Rise       ; rst             ;
;  dispo[3]  ; rst        ; 3.891 ; 3.918 ; Rise       ; rst             ;
;  dispo[4]  ; rst        ; 3.936 ; 4.008 ; Rise       ; rst             ;
;  dispo[5]  ; rst        ; 4.144 ; 4.229 ; Rise       ; rst             ;
;  dispo[6]  ; rst        ; 3.364 ; 3.404 ; Rise       ; rst             ;
;  dispo[7]  ; rst        ; 3.350 ; 3.371 ; Rise       ; rst             ;
;  dispo[8]  ; rst        ; 3.263 ; 3.294 ; Rise       ; rst             ;
;  dispo[9]  ; rst        ; 3.494 ; 3.492 ; Rise       ; rst             ;
;  dispo[10] ; rst        ; 3.243 ; 3.225 ; Rise       ; rst             ;
;  dispo[11] ; rst        ; 4.654 ; 4.738 ; Rise       ; rst             ;
; dispo[*]   ; rst        ; 3.194 ; 3.194 ; Fall       ; rst             ;
;  dispo[0]  ; rst        ; 3.194 ; 3.194 ; Fall       ; rst             ;
;  dispo[1]  ; rst        ; 3.502 ; 3.512 ; Fall       ; rst             ;
;  dispo[2]  ; rst        ; 3.807 ; 3.865 ; Fall       ; rst             ;
;  dispo[3]  ; rst        ; 3.891 ; 3.918 ; Fall       ; rst             ;
;  dispo[4]  ; rst        ; 3.936 ; 4.008 ; Fall       ; rst             ;
;  dispo[5]  ; rst        ; 4.144 ; 4.229 ; Fall       ; rst             ;
;  dispo[6]  ; rst        ; 3.364 ; 3.404 ; Fall       ; rst             ;
;  dispo[7]  ; rst        ; 3.350 ; 3.371 ; Fall       ; rst             ;
;  dispo[8]  ; rst        ; 3.263 ; 3.294 ; Fall       ; rst             ;
;  dispo[9]  ; rst        ; 3.494 ; 3.492 ; Fall       ; rst             ;
;  dispo[10] ; rst        ; 3.243 ; 3.225 ; Fall       ; rst             ;
;  dispo[11] ; rst        ; 4.654 ; 4.738 ; Fall       ; rst             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 7.015 ;    ;    ; 7.342 ;
; M_dispo[1]  ; dispo[1]    ; 6.865 ;    ;    ; 7.213 ;
; M_dispo[2]  ; dispo[2]    ; 8.272 ;    ;    ; 8.668 ;
; M_dispo[3]  ; dispo[3]    ; 8.337 ;    ;    ; 8.775 ;
; M_dispo[4]  ; dispo[4]    ; 7.932 ;    ;    ; 8.310 ;
; M_dispo[5]  ; dispo[5]    ; 8.674 ;    ;    ; 9.070 ;
; M_dispo[6]  ; dispo[6]    ; 7.371 ;    ;    ; 7.674 ;
; M_dispo[7]  ; dispo[7]    ; 7.277 ;    ;    ; 7.563 ;
; M_dispo[8]  ; dispo[8]    ; 7.260 ;    ;    ; 7.557 ;
; M_dispo[9]  ; dispo[9]    ; 4.553 ;    ;    ; 4.593 ;
; M_dispo[10] ; dispo[10]   ; 5.102 ;    ;    ; 5.178 ;
; M_dispo[11] ; dispo[11]   ; 8.570 ;    ;    ; 9.024 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; M_dispo[0]  ; dispo[0]    ; 3.905 ;    ;    ; 4.460 ;
; M_dispo[1]  ; dispo[1]    ; 3.919 ;    ;    ; 4.443 ;
; M_dispo[2]  ; dispo[2]    ; 4.688 ;    ;    ; 5.326 ;
; M_dispo[3]  ; dispo[3]    ; 4.751 ;    ;    ; 5.401 ;
; M_dispo[4]  ; dispo[4]    ; 4.508 ;    ;    ; 5.113 ;
; M_dispo[5]  ; dispo[5]    ; 4.990 ;    ;    ; 5.634 ;
; M_dispo[6]  ; dispo[6]    ; 4.119 ;    ;    ; 4.714 ;
; M_dispo[7]  ; dispo[7]    ; 4.062 ;    ;    ; 4.628 ;
; M_dispo[8]  ; dispo[8]    ; 4.066 ;    ;    ; 4.644 ;
; M_dispo[9]  ; dispo[9]    ; 2.571 ;    ;    ; 2.899 ;
; M_dispo[10] ; dispo[10]   ; 2.947 ;    ;    ; 3.262 ;
; M_dispo[11] ; dispo[11]   ; 4.970 ;    ;    ; 5.617 ;
+-------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dispo[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispo[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M_dispo[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; charger        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C_dispo[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dispo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dispo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dispo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dispo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dispo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dispo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; dispo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dispo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dispo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dispo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; dispo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dispo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dispo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dispo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dispo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dispo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dispo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dispo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; dispo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dispo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dispo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dispo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; dispo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dispo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dispo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dispo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dispo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dispo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dispo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dispo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; dispo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dispo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dispo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dispo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dispo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 12       ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 12       ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Oct 30 10:36:37 2023
Info: Command: quartus_sta Disponibilite -c Disponibilite
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Disponibilite.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.263
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.263              -1.648 clk 
Info (332146): Worst-case hold slack is 0.671
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.671               0.000 clk 
Info (332146): Worst-case recovery slack is 0.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.097               0.000 clk 
Info (332146): Worst-case removal slack is -0.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.129              -1.548 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
    Info (332119):    -3.000              -3.000 rst 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.189              -0.866 clk 
Info (332146): Worst-case hold slack is 0.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.642               0.000 clk 
Info (332146): Worst-case recovery slack is 0.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.130               0.000 clk 
Info (332146): Worst-case removal slack is -0.131
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.131              -1.572 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
    Info (332119):    -3.000              -3.000 rst 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.230
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.230              -1.935 clk 
Info (332146): Worst-case hold slack is 0.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.855               0.000 clk 
Info (332146): Worst-case recovery slack is -0.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.029              -0.348 clk 
Info (332146): Worst-case removal slack is -0.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.085              -1.010 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.322 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4667 megabytes
    Info: Processing ended: Mon Oct 30 10:36:41 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


