[Inputs]
clk
[Outputs]
Qa
Qb
Qc
Qd
Rc
[BiDir]
[ATTRIBUTES]
VeriModel counter_4b

