[Inputs]
clk_50MHz
[Outputs]
slowClk
[BiDir]
[ATTRIBUTES]
VeriModel slowClk

