Opó¼nienie sygna³u na bramkach buforowanych i niebuforowanych
* Wojciech Mu³a, 13.10.2005

Vdd	10 0		DC 10V
V001	1 0		AC PULSE(0V 8V 1us 1us 1us 5us 7us)
*V069	2 0		AC PULSE(0V 8V 1us 10ns 10ns 5us 7us)

X001	1 3 10		u001
*X069	2 4 10		u069

.SUBCKT u069 1 2 3
* 74069 -- cztery niebuforowane inwertery (bramki NOR ze zwartymi wej¶ciami)
* 1:	wej¶cie
* 2:	wyj¶cie
* 3:	zasilanie

Xnor1	1  1  10 3	CMOS_NOR
Xnor2	10 10 11 3	CMOS_NOR
Xnor3	11 11 12 3	CMOS_NOR
Xnor4	12 12  2 3	CMOS_NOR
.ENDS u069

.SUBCKT u001 1 2 3
* 74001 -- cztery buforowane inwertery
* 1:	wej¶cie
* 2:	wyj¶cie
* 3:	zasilanie

Xneg1	 1 10 3		CMOS_NEG
Xneg2	10 11 3		CMOS_BUF
Xneg3	11 12 3		CMOS_NEG
Xneg4	12 13 3		CMOS_BUF
Xneg5	13 14 3		CMOS_NEG
Xneg6	14 15 3		CMOS_BUF
Xneg7	15 16 3		CMOS_NEG
Xneg8	16  2 3		CMOS_BUF
.ENDS u001

.include bramki_cmos.spice 

* analiza
.TRAN 0.01u 7u
.plot
+	V(1) V(3)
+	V(2) V(4)

.end
