<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>👨‍👦‍👦 ☸️ 🛌🏾 微电子技术触手可及：摩尔定律，行销方式以及为什么纳米现在不相同。 第二部分 👋🏾 👩🏻‍🌾 🎀</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="在第一部分中，我们简要介绍了硅物理，微电子技术和技术局限性。 现在，我们来讨论影响晶体管中元件尺寸的物理限制和物理效应。 其中有很多，所以让我们看一下主要的。 在这里，您必须进入物理学，否则就什么都不是。 

 免责声明：很久以前，我涉足撰写有关芯片制造的文章， 在“ Inside Look”系列文...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>微电子技术触手可及：摩尔定律，行销方式以及为什么纳米现在不相同。 第二部分</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/456298/"><img src="https://aftershock.news/sites/default/files/styles/teaserlarge/public/u37570/teasers/wafer-big_2.jpg?itok=ysE4kn2b" alt="图片"><br><br> 在<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">第一部分中，</a>我们简要介绍了硅物理，微电子技术和技术局限性。 现在，我们来讨论影响晶体管中元件尺寸的物理限制和物理效应。 其中有很多，所以让我们看一下主要的。 在这里，您必须进入物理学，否则就什么都不是。 <br><br>  <b>免责声明：</b>很久以前，我涉足撰写有关<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">芯片制造的</a>文章， <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">在“ Inside Look”系列文章中，我</a>什至查看了其中的内容，即 这个话题对我来说非常有趣。 自然，我希望原始文章<b>的</b>作者将其发表在哈布雷（Habré）上，但出于就业方面的考虑，他允许我将其转移到这里。 不幸的是，Habr规则不允许直接复制粘贴，因此我添加了到源代码，图片的链接和一些插科打and，并尝试使文本更直一些。 是的，我了解并尊重非<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link">生物学领域</a>有关该主题的文章（第<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">1</a>和第<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">2条</a> ）。 <br><a name="habracut"></a><br><h2> 微电子学中的物理效应 </h2><br><h3> 硅的基本数量顺序 </h3><br> 晶体中硅原子的浓度为10 <sup>22</sup> cm <sup>-3</sup> <br> 室温下本征电子和空穴的浓度-10 <sup>10</sup> cm <sup>-3</sup> <br> 来自轻掺杂区的杂质原子浓度-10 <sup>16</sup> -10 <sup>18</sup> cm <sup>-3</sup> <br> 来自重掺杂区的杂质原子的浓度-10 <sup>19</sup> -10 <sup>20</sup> cm <sup>-3</sup> <br> 在非常重掺杂的区域中，杂质原子的浓度为10 <sup>21</sup> cm <sup>-3</sup> 。 在这种情况下，人们已经在谈论<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">退化的半导体</a> ，因为这种浓度（每10个或更少的硅原子一个杂质原子）会改变晶体的能量结构。 <br><br><h3> 硅特性的温度依赖性 </h3><br> 从第一部分开始，我们记得在室温下纯硅是一种电介质。 电子空穴对仅在万亿个案例中出现，但该分数随温度升高呈指数增长。 有这样的事情-使自己的电荷载流子浓度加倍的温度。 对于硅，约为9度。 <br><br> 即 将温度提高9度，硅原子衰变的百分比增加2倍。  18度-4倍；  27度-8倍；  36度-16倍；  45-32次；  90-1024次；  180-10 <sup>6</sup>次；  270-10 <sup>9</sup>次。 <br><br><img src="https://www.pvsm.ru/images/2019/06/19/tehnologii-mikroelektroniki-na-palcah-zakona-mura-marketingovye-hody-i-pochemu-nanometry-nynche-ne-te-chast-2-2.png" alt="图片"><br>  <i>铜，硅和锗的热导率比较。</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">来源</a></i> <br><br> 我们得到的结果是，加热到200度（上图中的〜2.1）时，电子-空穴对的本征浓度变为10 <sup>16</sup> ，这等于轻掺杂层的杂质浓度。 在300度（〜1.75）已经10 <sup>19时</sup> ，这是重掺杂层（n +和p +）的浓度。 在此温度下，硅实际上变成了导体，晶体管失去了可控性。 <br><br> 问题将更早开始。 芯片中的温度不均匀。 通常在芯片中间有局部加热区。 如果小区域的温度超过200度，则由于硅的本征电导率增加，漏电流开始增加。 这导致更多的热量，并且进一步增加了泄漏电流并扩大了过热区域。 这个过程变得不可逆转并且蓬勃发展。 而且是不可挽回的。 因此，在所有大型微电路上，都设置了自动过热保护功能。 <br><br> 这就是为什么不允许强烈加热晶体如此重要的原因。 <br><br> 为了比较，在室温下的氮化镓中，本征电子和空穴的浓度低几个数量级，并且使本征载流子的数量加倍的温度约为25度。 氮化镓中的上述问题始于大约600-700度。 <br><br><h3> 隧道电流 </h3><br> 同时，这种现象既复杂又简单。 根源在于电子的量子性质。 电子受量子力学定律的影响，而从经典物理学的观点来看，这并不总是可以理解的。 根据这些定律，电子不仅是粒子，而且是波，其行为只能以一定概率来计算。 有一个这样的海森堡公式： <br><img src="https://aftershock.news/sites/default/files/u37570/MUR/%D0%93%D0%B5%D0%BD%D0%B7%D0%B5%D0%BD%D0%B1%D0%B5%D1%80%D0%B3.png" alt="图片" width="100"><br><br> 也称为<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">海森堡不确定性关系</a> 。 由公式得出，不能以大于一定值（普朗克常数）的精度确定电子的空间参数。 在方程的极端情况下，如果我们知道电子的确切位置，我们将不会对它的速度和运动方向一无所知。 如果您确切地知道速度和方向，那么对他的下落一无所知。 事实证明，电子就是这样一种粒子，它在空间中具有存在概率峰值的模糊。 在任何时候，电子都可以在宇宙中的任何地方而不受任何外部影响。 的确，它出现的可能性与当前位置相去甚远，而这种可能性很小。 <br><br> 现在想象一下金属-电介质-半导体n型（MIS）的结构。 在金属中，自由电子的浓度大约等于原子的浓度（10 <sup>22</sup> / cm <sup>3</sup> ）。 它们不能渗透到电介质中，因为对于来自金属的电子来说，这是一个禁能区域。 在电介质内部，像金属一样具有能量的电子波将开始干涉（自身破坏）。 但是它们可以在n型半导体中实现，在该半导体中，存在一个允许能量的区域。 电子仅仅由于其概率性质，就通过氧化物层从金属传递到半导体而没有任何外部影响。 这是<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">隧道电流</a> 。 该过程本身称为隧穿或量子隧穿（听起来更酷！）。 <br><br> 为了“经典”渗透到氧化物中而必须添加到电子中的额外能量称为势垒。 示意地，电子咬穿穿过势垒的隧道。 <br><br><img src="https://fainaidea.com/wp-content/uploads/2017/11/ab0f542dbf60909f72ebc854556e23fa.jpg" alt="图片"><br><br> 有相反方向的流动-从半导体到金属。 但是，由于半导体中自由电子的浓度要低几个数量级，因此逆流成比例地变小。 <br><br> 用于金属电子的p型半导体也是禁带。 但是，在这里可以进行相反的处理-价电子从半导体到金属的隧穿，并在硅中出现空穴。 看来孔是从金属中挖出来的。 在其他条件相同的情况下，该强度比自由电子的隧穿大约低十倍。 <br><br> 距离大于1μm的隧道电流可以忽略不计。 可能性太低，过渡太少见。 随着距离的减小，自发跃迁的可能性急剧增加。 在单位为nm的距离处，接近0.2 nm时，隧道电流增长10倍。 <br><br> 类似的机制适用于npn硅层。 对于来自n区域的自由电子，p区域是禁能带，不会发生跃迁。 但是，如果将p基极的宽度设置得太窄，电子将开始直接从源极传输到吸收极。 这将理论最大基极宽度限制为8 nm。 在较小的尺寸下，由于隧穿电流，源-漏晶体管原则上变得不可控。 <br><br> 对于pnp结构，情况类似，但空穴（价电子）隧穿。 <br><br> 在禁能带中的退化半导体（重掺杂）中，存在允许能量的孤岛。 对于他们来说，可以选择通过这些岛进行隧道建设。 关于如何通过跳上巨石来克服溪流。 <br><br><h3> 空间电荷区（SCR） </h3><br> 空间电荷区域（SCR），它也是一个耗尽区域，它也是空间电荷区域，是在n和p区域的边界处形成的带电层。 <br><br><img src="http://www.radio-samodel.ru/images/p-n1.png" alt="图片"><br><br> 轻轻地连接2个硅片，一个是n型，另一个是p型。 在n层中有许多自由电子，在p层中有许多空穴；它们随机移动。 部分自由电子进入p层，部分空穴进入n层。 结果，未补偿的正离子保留在n层中，而负离子在p层中未被补偿。 沿区域边界出现局部电场，开始阻止进一步的跃迁。 场强在边界处最大，并随距离逐渐减小。 最后，场强变成使得空穴和电子的传输停止并且建立平衡状态。 对于硅，这种内部场的电压约为0.5伏。 取决于两侧的杂质浓度。 依赖性很弱，浓度变化10倍时约为0.1伏。 <br><br> 除了在边界处出现电场外，自由电子和空穴的浓度也降低了。 直接在层的边界处为零。 因此，第二个名字-“枯竭地区”。 该区域的宽度取决于过渡电压和杂质浓度。 对杂质浓度的依赖性是反二次的，即 当浓度增加100倍时，SCR的宽度减小10倍（实际上，由于结处的电压增加，所以宽度稍小）。 <br><br> 这是不向结构施加外部电压的状态。 <br><br> 如果施加外部电压，则将其与内部向量化。 <br><br><img src="http://www.radio-samodel.ru/images/p-n5.png" alt="图片"><br><br> 我们向结点施加一个小的正向电压，即 加号（+）到p层，减号（-）到n层。 内部和外部磁场指向不同的方向，并开始相互补偿。 减小了过渡电压和SCR宽度。 当外部磁场的电压高于内部电压时，SCR消失，pn结完全打开。 对于半导体二极管，甚至有这样一个参数-阈值电压。 这是二极管完全断开时的正向电压。 <br><br><img src="http://www.radio-samodel.ru/images/p-n4.png" alt="图片"><br><br> 现在，施加反向电压：对p层施加负（-），对n层施加正（+）。 外部和内部磁场加在一起，结点的电压和SCR的宽度增加。 <br><br> 如果我们将此模型转移到我们的场效应晶体管，则会得到下图： <br><br><img src="http://sub.allaboutcircuits.com/images/03423.png" alt="图片"><br><br> 浅粉红色表示耗尽区域（SCR）。 我们得到由栅极电压控制的<b>有源基极</b>的实际宽度小于源极-漏极距离。 也就是说，基极的大小减去SCR过渡的宽度。 在没有电源电压的情况下，源极和漏极的SCR宽度相同。 如果施加工作电压，则漏极的SCR的宽度会增加，因为它处于反向偏置状态。 活跃的基础正在进一步缩小： <br><br><img src="https://aftershock.news/sites/default/files/u37570/MUR/Prokol.jpg" alt="图片"><br><br> 如果基极太短，则漏极和源极的SCR已连接。 有源基极的宽度变为0，直通电流从漏极流到源极，晶体管打开。 无论快门上的电压如何。 晶体管变得不可控。 这种作用称为“基础穿刺”（ <b>注意：</b> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">正如</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link">F376</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">正确指出的那样</a> ，很可能是我们所说的“基础穿刺”）。 <br><br> 当SCR没有关闭时，还有一个中间选择，但是从源到径流SCR边界的距离小于8 nm。 然后，在SCR中，电子开始从源中隧穿。 一旦进入SCR，它们就会被电场抛入漏极。 简而言之，一个相当大的隧道电流将从源极流到漏极。 <br><br><h3> 雪崩击穿 </h3><br> 如果SCR内的电场变得太高，则意外飞入其中的电子会加速得如此之快，以至于它将电子从中性原子中去除。 出现2个电子，它们再次加速并从其后剥离电子，依此类推。 该过程类似于雪崩，因此得名。 导电通道出现在SCR中，电流流过该通道。 晶体管自发地打开。 <br><br> 栅极电介质中可能发生类似情况。 如果场强高于阈值，则从金属中飞出的“快速”电子会加速并引起雪崩。 <br><br><img src="https://studfiles.net/html/2706/141/html_MaH9sDKxVO.p2kq/img-XUXL9u.png" alt="图片"><br>  <i>清楚比较不同类型的故障。</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">来源</a></i> <br><br> 为了避免这种雪崩击穿，有必要防止超过击穿值的场强过大。 场强=应力/长度。 即 必须降低电压并增加SCR的宽度（或电介质的厚度）。 <br><br><h3> 电阻面积 </h3><br> 这已经是经典的电气工程。 漏极，源极，沟道，甚至导电金属走线都有自己的电阻。 电阻越高，图的长度越大，横截面积越小。 <br><br> 假设我们将晶体管的所有元件按比例减少2倍。 通过减小长度，该部分的电阻<b>减小了2倍</b> ，而通过减小宽度和高度将其<b>增大了4倍</b> 。 总之，这使<b>元件的电阻增加了2倍</b> 。 随着电流的通过，电阻会导致电压下降。 对于1 V及以下的晶体管电压，即使很小的压降也很关键。 <br><br> 对于金属化，这个问题可以简单地解决-第一窄金属层仅连接电池内部的元素。 其他所有东西都被带到了较高的金属化层：那里的氧化层更厚，走线更宽。 然而，接触窗和金属化轨道的尺寸不能无限减小。 <br><br> 对于硅面积，电阻的增加被杂质浓度的增加所补偿。 至少直到最近，直到隧道效应和击穿效应开始影响。 <br><br> 另一种方法是“拉伸硅”或“应变硅”技术。 其本质是在硅衬底上沉积一层锗。 锗是与硅相同族的元素，晶体结构相似。 然而，锗原子分别更大，它们在晶格中的距离更大。 然后，在锗上形成外延硅薄膜。 薄膜中的硅开始重复锗的晶体结构，晶格中的台阶将不仅存在于锗中，而且也将出现在普通硅中。 事实证明，硅在所有方向上都是一样的。 因此得名。 这增加了电子和空穴的迁移率。 <br><br><h2> 物理效应的综合效应 </h2><br> 现在一起考虑这些效果的效果。 <br><br> 晶体管小型化的主要威胁是穿刺基础。 要删除它，您需要减小SCR的宽度。 可以通过减少外部应力和增加碱中杂质的浓度来降低它。 <br><br> 电源电压无处降低，它已经在1V的范围内-大约两个阈值。 如果做得更少，那么由于电阻，我们就有冒着“糊状”打开晶体管的风险。 <br><br> 您可以增加数据库中杂质的浓度，但是我们得到： <br><br><ul><li> 从漏极到基极的隧穿漏电流急剧增加； </li><li> 发生雪崩分解的风险增加； </li><li> 增加了用于感应沟道的电压阈值，并有导致栅极电介质击穿的风险。 </li></ul><br> 由于这些限制， <b>碱中杂质</b>的<b>浓度固定为10 <sup>18</sup> -10 <sup>19</sup></b> 。 <br><br> 所有这些因素和未提及的因素将<b>硅MOS晶体管</b>的<b>最小基极宽度</b>限制在<b>25 nm左右</b> 。 可能少一些，但泄漏电流不足，并且故障的可能性呈指数增长。 <br><br><img src="https://habrastorage.org/webt/bo/jt/-o/bojt-o-zixpduhin_ajqqy2ismk.png" alt="图片"><br>  <i>使用90 nm和32 nm工艺技术制造的晶体管的显微照片。</i>  <i>缩放和比例相同。</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">来源</a></i> <br><br> 可以看到，金属触点的尺寸已经变小了，但是底座的宽度没有改变。 都相同的25 nm。 而且，对于使用14 nm，10 nm和7 nm技术的晶体管，它是相同的（ <b>糟糕！</b> ）。 <br><br> 从130 nm移至最初的90 nm系列时，首次遇到这种情况。 然后，他们第一次无法与其他所有尺寸成比例地减小底座的宽度，但仍保持约35 nm。 后来，它仍然减小到25 nm，但是从那时起，基座的宽度不再受技术的限制。 晶体管越小，这种现象越明显。 <br><br> 有必要更改技术流程的标准。 你干了什么 大多数人什么也没做。 他们继续颁发光刻许可作为工艺流程的规范。 或将金属化路径的最小宽度表示为最简单直观的操作。 然后我们继续进行营销... <br><br> 最具创意的营销人员来自英特尔。 他们开始根据元素的大小来计算技术处理速度，例如，基于静态存储器的六晶体管单元的面积。 在具有65 nm光刻分辨率的技术中，该分辨率为0.77μm2，在40 nm分辨率下为0.37μm2。 如果像以前一样按比例减小晶体管的尺寸，则相当于45 nm技术。 因此，我们假设我们拥有45 nm技术。 这就是Intel技术与其他技术之间的差异的出处-全部为28 nm，英特尔为32 nm； 全部20纳米，英特尔22纳米； 全部为10 nm，英特尔为14 nm。 <br><br> 如后来的历史所示，英特尔最终比竞争对手更诚实。 <br><br><h3> 漏电流的影响 </h3><br>  2010年已有一篇文章提供了精彩的时间表： <br><br><img src="https://habrastorage.org/webt/0a/sw/cu/0aswcuju3qms3wjvdgu3vhupd1i.jpeg" alt="图片"><br>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">来源</a></i> <br><br> 该图显示了工作和杂散能耗的百分比。 蓝色-充电电流（工作电流）释放能量，紫色-泄漏电流（杂散电流）释放。 这是考虑到已采取的减少杂散电流的措施。 <br><br> 处理器时钟速度停止增长的原因显而易见。  3 GHz的第一批处理器（例如<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">Pentium 4</a> ）出现在2000年代初期。 所以在这个水平上留下来。 通常，这可以通过以下事实来解释：内核数增加了，逻辑变得更加复杂，流水线得到了加深，因此对千兆赫兹的稳定性（通常来说，幸福感）的要求越来越高。 部分正确。  <b>但是！</b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">以前，他们以某种方式设法将所有这些因素与频率增加结合起来。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">事实是，随着晶体管尺寸的减小，出现了能量消耗的储备。例如，技术规范减少了2倍，晶体管的数量增加了4倍，每个晶体管的平均功耗减少了6-7倍。事实是，CMOS晶体管在切换时会消耗电流，并且晶体管数量的增加主要是由于高速缓存的增加。存储器晶体管的切换相对很少。因此，它们消耗的能量少于处理器的活动元素。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">这种差异使得可以在相同热量下提高时钟频率。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">在从180 nm到130 nm的范围内，漏电流会占用该增量。从那以后，尽管有很多花招，但它们并没有加分。全部</font></font><s><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">吞噬了该死的象鼻虫</font></font></s><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">吃的漏电流。</font><font style="vertical-align: inherit;">例如，节能处理器不得不降低频率，甚至降到某个地方。</font><font style="vertical-align: inherit;">如果消除了奇迹，那么对于45 nm技术，增加频率将获得三倍的余量。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">实际上，在2000年代，一个安静的压盖物发生了优先级的变化。</font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">以前，当务之急是减小晶体管的尺寸，现在是为了减少泄漏。</font></font></b> <br><br><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 关于泄漏控制技术 </font></font></h3><br><h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 栅氧化层材料变化 </font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">随着切换到</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">High-k，电介质还</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">必须改变栅极材料。</font><font style="vertical-align: inherit;">他们代替多晶硅，开始重新使用金属，通常是硅化镍NiSi。</font><font style="vertical-align: inherit;">氧化硅仍用于与第二和另一金属化层分离。</font></font><br><br><div class="spoiler"> <b class="spoiler_title"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">简要介绍高k电介质</font></font></b> <div class="spoiler_text">           .  .     ,     .  ,    ,   .   –  –          . <br><br><img src="https://microtechnics.ru/wp-content/uploads/2016/02/Ploskiy-kondensator-4.jpg" alt="图片"><br><br>    — .             .     ,    .                 .        .   : <br><br><img src="http://sverh-zadacha.ucoz.ru/lessons/Contents/em/static/Cpk.png" alt="图片"><br><br> S –  , <br> d –   , <br> ԑ –     ,   1,   1, <br> ԑ <sub>0</sub> –  . <br><br>    ,    .   ,    .       1,2  ( <b>sic!</b> ).  6 <b>(!!!)</b>  .           .       5  , ..  1 ,      10 ( <b>!!!</b> )  (       10     0,2 ).         . <br><br>      –    .               — High-k .     HfO <sub>2</sub>    Ta <sub>2</sub> O <sub>5</sub> .    3.9,  High-k  25-30.            ,      , -        . <br><br><img src="https://www.ixbt.com/short/2k3-11/high-k2.jpg" alt="图片"><br><br></div></div><br><h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 绝缘体上的硅（SOI） </font></font></h4><br><font style="vertical-align: inherit;"></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">绝缘体</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">（又名SOI，又名SOI）</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">上的硅</font></a><font style="vertical-align: inherit;">技术</font><font style="vertical-align: inherit;">以前曾用于隔离细胞。在这里，我们走得更远：在硅基板的顶部形成氧化层，并外延</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">生长</font></a><font style="vertical-align: inherit;">硅层（</font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">UPD：</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">显然，作者在</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">某种程度上</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">简化了</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">SIMOX</font></a><font style="vertical-align: inherit;">和</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Smart Cut</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">工艺</font><font style="vertical-align: inherit;">）。</font></font><br><br><img src="https://aftershock.news/sites/default/files/u37570/MUR/Cross-sections-of-SOI-top-and-bulk-silicon-bottom-n-and-p-channel-transistors.png" alt="图片"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">从原理上讲，SOI技术与常规平面MOS的区别在于</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">该技术可显着降低泄漏电流。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">但是也有缺点。</font><font style="vertical-align: inherit;">SOI技术仍然非常复杂且昂贵。</font><font style="vertical-align: inherit;">另外，由于薄的隔离基极，存在足够数量的电子或空穴的积累以形成沟道的问题。</font><font style="vertical-align: inherit;">通道很窄。</font><font style="vertical-align: inherit;">另一个问题是散热。</font><font style="vertical-align: inherit;">氧化硅的热导率低，并且难以从膜到基板的整体上散热。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">替代地，代替氧化硅，可以使用蓝宝石Al </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> O </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">；其导热率更高。</font><font style="vertical-align: inherit;">理想情况下，氧化物应位于漏极和源极下方，但不应位于基极下方。</font><font style="vertical-align: inherit;">然后，结合High-k电介质，可以增加基极中的杂质浓度并将沟道宽度减小到15 nm。</font><font style="vertical-align: inherit;">但是，尽管使用此技术受到限制。</font></font><br><br><h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> FinFET晶体管 </font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">英文Fin的名字-鳍，冠。</font><font style="vertical-align: inherit;">该技术首次用于22 nm技术，目前在处理器生产中占主导地位。</font><font style="vertical-align: inherit;">底线是外延生长的不是氧化物顶部的完整硅层，而是区域中的各个脊清除了氧化物。</font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">UPD：</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">从</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link"><font style="vertical-align: inherit;">a5b</font></a><font style="vertical-align: inherit;">到FinFET </font><b><font style="vertical-align: inherit;">的</font></b><font style="vertical-align: inherit;">良好</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">链接</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">，最初蚀刻硅晶片以生产鳍片。</font><i><font style="vertical-align: inherit;">像这样</font></i></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link"><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"></font><br><br><img src="http://www.russianelectronics.ru/files/59738/b.JPG" alt="图片"><br> <i><font style="vertical-align: inherit;"></font></i>  <i><a href="" rel="nofollow">来源</a></i> <br><br><img src="https://st.overclockers.ru/images/news/2018/06/20/finfet.jpg" alt="图片"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">与平面技术的原理图比较-晶体管变为三维。</font></font></i>  <i><a href="" rel="nofollow">来源</a></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">该技术中的百叶窗从三个侧面围绕通道流动。当我们在栅极上施加电压时，它会从深处吸引电子（空穴）到脊的顶部，并在其中形成沟道。因此，漏极，源极和栅极的整个有源区都进入了脊，并且更深的电流泄漏到基板中的可能性很小。在这种情况下，脊不与基板热隔离，并且热量自由散发。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">通常使用两肋或三肋（三栅极）晶体管。在这样的尺寸下，制作如图所示的矩形脊是不现实的，其形状实际上是截锥。</font></font><br><br><img src="https://habrastorage.org/webt/_b/vj/6x/_bvj6xbb4sef90_qd2qpq2gfh1y.png" alt="图片"><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">来源</font></font></a> <br><br><img src="http://www.russianelectronics.ru/files/59738/d.JPG" alt="图片"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">相同的</font></font><s><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">鸡蛋</font></font></s><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">晶体管，顶视图。氧化物上方伸出的是纳米冰山的一角。脊的底部宽得多，在这里看不见。</font></font></i>  <i><a href="" rel="nofollow">来源</a></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">下方是我们的CMOS晶体管。我们看到6个脊，n沟道3个，p沟道3个（图中用Fin表示），在栅极（Gate）的中间，沿着边缘有漏极和源极的接触。晶体管的尺寸取决于脊之间的距离，脊的数量，沟道宽度（均等于25 nm或更大），漏区和源区的大小。通过减小脊之间的台阶的可能性，光刻的分辨率对晶体管的尺寸间接地影响。例如，在22 nm技术中，脊之间的间距为54 nm，14 nm-42 nm，10 nm-34 nm。如您在这里看到的，没有线性相关性。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">现在，全球只有3家公司掌握了该技术。</font><font style="vertical-align: inherit;">这些是美国英特尔，韩国三星和台湾台积电。</font><font style="vertical-align: inherit;">甚至AMD的前女儿GlobalFoundries也退出了这一程序。</font><font style="vertical-align: inherit;">AMD目前正在从台积电订购处理器，并已与三星达成协议。</font></font><br><br><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 关于金属化的一点 </font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">一直试图将第一，最底层金属化层中的金属轨迹最小化。事实是，金属化路径与硅形成相同的平面金属-电介质-硅电容器。但是与快门不同，它是一个杂散电容器。在千兆赫频率处具有大电容时，可能会在不应该出现的地方发生杂散的电气通信。为了减少杂散电容，您需要减小走线的面积。因此，使第一金属化层中的迹线尽可能短和尽可能薄。出于相同的原因，他们尝试以直角重叠不同的金属化层-首先制作纵向轨道，然后再制作横向轨道。层越高，其下的氧化物越厚，轨道越宽。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">我为什么呢？</font><font style="vertical-align: inherit;">由于第一金属轨道的厚度是最小的，因此通常被指示为工艺过程的规范。</font><font style="vertical-align: inherit;">在FinFET技术中，脊之间的空间充满了氧化物。</font><font style="vertical-align: inherit;">高k介电层，栅极，凸脊和波谷顶部的相当厚的层。</font><font style="vertical-align: inherit;">将第一金属化层去除到槽上方的这些堵塞处。</font><font style="vertical-align: inherit;">迹线本身应做得更宽以减少电阻并补偿凸起。</font></font>即<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">最小的轨道宽度和实际情况也有所不同。</font></font><br><br><img src="https://aftershock.news/sites/default/files/u37570/MUR/%D0%9C%D0%B5%D1%82%D0%B0%D0%BB%D0%BB.jpg" alt="图片"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">层压金属派</font></font></i> <br><br> 即<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">过程标准越来越成为虚拟的数量。因此，我们有类似的处理器，其参数标有从7 nm到22 nm的标准。 FinFET的22 nm工艺使您能够获得两个凸脊，其中7个凸脊需要3个凸脊，因此，晶体管的尺寸大致相同。但是，杂志经常继续写道，随着从10 nm过渡到7 nm，晶体管的数量将增加1.8倍。人们仍然拥有摩尔时代的旧模式... </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">接下来呢？向体积晶体管的过渡导致出现了许多有希望的修改。例如，三星宣布将GAAFET技术用于5nm技术。</font></font><br><br><img src="https://techiedigest.files.wordpress.com/2017/08/tech-all-img.jpg" alt="图片"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">CMOS，FinFET和GAAFET的比较显而易见。</font></font></i>  <i><a href="" rel="nofollow">来源</a></i> <br><br> 即<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">梳子不应是连续的，而应分为单独的线程。</font><font style="vertical-align: inherit;">问题：这场比赛值得吗？</font><font style="vertical-align: inherit;">-保持开放。</font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">UPD：</font></font></b> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">正如</font></font></a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">F376 </font></font></a><font style="vertical-align: inherit;"><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u="><font style="vertical-align: inherit;">正确指出的那样</font></a><font style="vertical-align: inherit;">，FinFet提供了来自两方的电场输入。</font><font style="vertical-align: inherit;">全方位栅极FET可从各个方向进入，效率更高。</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">还提供环形快门，垂直快门等选项。FinFET和SOI组合。</font><font style="vertical-align: inherit;">通常，与光刻相比，外延的化学过程更复杂，但线性和可预测性更高。</font><font style="vertical-align: inherit;">其提供用来</font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">为</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">更高的精度和创造更微妙的三维结构的能力。</font></font><br><br><h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 微处理器制造商现代市场的状况和前景 </font></font></h2><br> 因此，三个领导者脱颖而出-英特尔，三星和台积电。 英特尔以自己的品牌生产，其余的主要是按订单生产。 在AMD，NVIDIA，Qualcomm，Apple，IBM等品牌下，它们隐藏了台积电或三星工厂生产的芯片。 一些老领导人跌倒或遇到障碍。 中国人试图闯入大联盟，但到目前为止还不是很成功：他们缺乏自己的技术基础，设备生产的世界领导者为中国人保留了最新的技术路线。 <br><br> 专家的乐观与向整体结构的过渡以及EUV光刻技术的开始使用有关。 三星和台积电已经开始在有限的范围内将其用于最精致的结构。 这使他们有机会报告达到7纳米以及将来达到5纳米的标准。 尽管，如前所述，这些数字实际上影响不大。 相同的英特尔通常放弃了EUV。 显然，他们认为这样做不会大大提高性能。 <br><br> 另一方面，该主题的人们知道摩尔时代已经结束，生产力增长的每个新步骤都将需要更多的精力和时间。 微电子学的快速增长结束了（ <b>so！</b> ）。 在汽车工业和航空领域，这是怎么发生的。 爆炸性增长之后，发展缓慢。 <br><br> 在有希望的突破点中，可以挑出向另一种材料（不是硅）的过渡以及多层微电路的创建（3D集成-向AMD的想法致意）。 对于3D集成，您将必须大大减少热量的产生或增强散热。 <br><br> 这就是晶体管尺寸的全部。 生产力增长还有其他储备。 以优化架构为例。 您甚至可以采取行销行动，说具有改进架构的新处理器的工作就像是采用0.5 nm技术的旧处理器一样。 因此，我们将其标记为0.5 nm。 与他一起无花果认为晶体管的尺寸是相同的。 <br><br> 可以通过晶体管的组合来创建新型的单元。 例如，代替6个晶体管存储单元，而是制作2个具有相互影响的复杂物理原理的晶体管结构。 这里的体积结构提供了很多机会。 <br><br><h2> 物理极限 </h2><br> 有人可能会说作者的悲观主义是没有道理的。 他们找到了解决限制的方法。 也许没有以前那么快，但是。 <br><br> 事实是仍然存在无法绕过的物理过程。 主要的是由原子组成的物质，电荷载体是电子。 创建小于原子的晶体管是行不通的。 创建少于1000个原子将不起作用。 因为存在电子与海森堡的不确定性关系。 电子是非常不稳定的粒子，只有成千上万个电子阵列才可能或多或少地具有稳定的行为。 在一个电子上，您只能消灭薛定ding猫。 <br><br>  <b>注意：</b>尽管单电子晶体管（ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">1、2</a>和<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">3</a> ）有所发展 <br><br> 即使在当前大小下，由于晶体管的自发操作也会发生冲突。 如果发生碰撞的可能性是10 <sup>-9</sup> （十亿分之一），则以十亿个元素的数量和GHz的频率为单位，则平均每个周期1次碰撞，或每秒数十亿次碰撞。 为了捕获这些错误，有一些用于监视操作完整性的系统，并且发送了可疑操作以重新执行。 <br><br> 随着小型化，碰撞次数开始急剧增加。 结果，我们从小型化变成零影响甚至负面影响的情况。 即 晶体管制造得更少，它们更适合晶体，但是由于碰撞和后处理周期的增加，总生产率并未提高。 甚至跌倒了。 这个门槛即将出现。 <br><br><h2> 关于家用数字微电子学的几句话 </h2><br> 与普遍的看法相反，直到1985年，苏联与领导人的滞后并不那么大。 大约3-4年。 这就是如果我们采用Zelenograd的<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link">领先</a>企业（请注意： <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" class="user_link">BarsMonster当时</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">撰写了</a>有关Micron <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">的文章</a> ）。 根据摩尔定律，即使是3到4年的延迟也会极大地影响效果。 在获得具有pn结透明性的高质量氧化物时存在问题。 如果我们对外壳的芯片包装增加保守的政策（较长的接触线并不能提高设备的生产率），以及苏联用铁板生产纸板和外壳的标准（那些拆解苏联磁带录音机的人会理解的话），我们就会开玩笑说铸铁的苏联芯片提手。 <br><br> 积压的原因很多。 后期初产，有限的资源，喷涂资源。 当美国人专注于CMOS时，我们继续尝试各种技术。 他们与硅替代品（主要是A <sub>3</sub> B <sub>5</sub>材料）合作非常积极。 好吧，已故苏联研究机构的全面放松。 <br><br>  1985年以后，美国人突然开始，我们开始遇到麻烦。 然后是1990年代，当时行业的生活因惯性而温暖。 结果，他们以800纳米技术进入了21世纪，当时领导者已经进入了130纳米技术领域。 卡的大规模芯片化和政府订单赋予了该行业第二个生命。 主要生产钢材：用于SIM卡，银行卡，支付卡，运输和折扣卡以及其他消费品的芯片。 那里不需要大的千兆赫和小纳米。 <br><br>  <b>注意：</b>顺便说一句，虽然在莫斯科时间只有一张票（买来的废品，装满了工厂），但在同一中国，他们正在积极推广节约资源的技术，尤其是在地铁上可重复使用的“令牌”（即使是短途旅行） 。 <br><br><div class="spoiler">  <b class="spoiler_title">关于深圳地铁的视频</b> <div class="spoiler_text"><iframe width="560" height="315" src="https://www.youtube.com/embed/hb6BrMwEjSU" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br></div></div><br> 尽管如此，仍试图进入微电子的“大联盟”。 发展有四个主要方向。 <br><br><ol><li>  <b>“主权”技术流程。</b> 试图在家用设备和我们自己的技术流程上形成完整的生产周期。 我们遵循领导者20年前采取的相同方法，但要考虑发现的问题和解决方案。 在后者中，开源中的系列是250 nm，实施过程中是150 nm。 这还包括尝试在13.5 nm处创建我们自己的EUV光刻设备，如果不在大型联盟中，则立即退出，然后靠近它们。 </li><li>  <b>从领先的制造商处购买技术线。</b> 这里的问题是，即使在最佳年份，最现代化的装置也没有卖给我们。 通常，他们出售已停产的过时生产线。 现在，在制裁方面，更是如此。 在这里，我们可以回想起史诗般的历史，Angstrom在2007年购买了180纳米制造工艺的AMD德累斯顿工厂的设备。 或从法国意法半导体（STMicroelectronics）购买美光（Micron）90 nm系列产品，然后升级到65 nm。 尽管这是俄罗斯最薄的制造工艺，但他们还是在制裁之前抢了头。 没错，现在有一种解决方法-通过中国采购。 </li><li>  <b>在中国或台湾的工厂订购生产。</b> 同时，我们已经全面开发了架构和拓扑， <s>现在我们甚至可以制作自己的光罩</s> 。 中国人只能在自己的工厂中复制技术流程。 我们获得了更先进的生产性处理器，并在最现代化的处理器系统的开发中发展了竞争力。 在这里，不是由库里宾的科学家组成，而是由大型设计团队组成。 只有最后一部分，即生产，才退出整个周期。 <br><br>  <b>注意：</b>贝加尔湖仅根据台积电工厂的28 nm标准制造。 关于<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">贝加尔湖出口</a>及其<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">分析的文章。</a> <br></li><li>  <b>替代技术的发展。</b> 这是有前途的技术的发展，可能会在将来广泛使用。 这包括研究A <sub>3</sub> B <sub>5</sub>化合物和异质结构，主要是砷化镓和氮化物。 以及尝试优化电子束和X射线光刻以进行批量生产，这通常消除了光刻的局限性。 <br><br>  <b>注意：</b>我们从已故的<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">Alferov</a>继承了关于异质结构的一门强大学派，但是即使有国家的支持， <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=" rel="nofollow">OptoGaN仍未能将其延伸</a> ，但市场和市场条件都在失败。 <br></li></ol><br> 总体而言，俄罗斯微电子的情况并不乐观。 但是有希望的是，领导人由于身体上的限制而不可避免地会放慢脚步，而在这里，我们慢慢地匆匆前进，逐渐落后。 <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">在接下来</a>的几天中，关于记忆和机会之窗<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">的最后决定</a>在几天之内-敬请期待！ <br><br><hr><br> 不要忘记订阅<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">博客</a> ：这对您来说并不困难-我很高兴！ <br><br> 是的，请写出PM中文本中指出的缺点。 </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/zh-CN456298/">https://habr.com/ru/post/zh-CN456298/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../zh-CN456282/index.html">Python中的多维图形-从三维到六维</a></li>
<li><a href="../zh-CN456288/index.html">MAM：前端组装无痛苦</a></li>
<li><a href="../zh-CN456290/index.html">电报 无限的网络驱动器。 免费的</a></li>
<li><a href="../zh-CN456294/index.html">SciKit学习中的LabelEncoder和OneHotEncoder之间的区别</a></li>
<li><a href="../zh-CN456296/index.html">三维超球体的世界。 具有球形几何形状的封闭宇宙中的测地线追踪</a></li>
<li><a href="../zh-CN456300/index.html">寻找zina</a></li>
<li><a href="../zh-CN456302/index.html">为什么我们更喜欢CSS（-变量）而不是SASS（$变量）？</a></li>
<li><a href="../zh-CN456304/index.html">如何在1分钟内在PyPI上发布控制台实用程序</a></li>
<li><a href="../zh-CN456306/index.html">微电子技术触手可及：摩尔定律，行销方式以及为什么纳米现在不相同。 第三部分</a></li>
<li><a href="../zh-CN456310/index.html">后勤行动，单独收集可回收物品</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>