# Reading pref.tcl
# do Alu_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU {C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/muxprueba.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 13:26:04 on Apr 30,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU" C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/muxprueba.sv 
# -- Compiling module muxprueba
# 
# Top level modules:
# 	muxprueba
# End time: 13:26:04 on Apr 30,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU {C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/Alu_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 13:26:04 on Apr 30,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU" C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/Alu_tb.sv 
# -- Compiling module Alu_tb
# 
# Top level modules:
# 	Alu_tb
# End time: 13:26:04 on Apr 30,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU {C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/full_adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 13:26:05 on Apr 30,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU" C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/full_adder.sv 
# -- Compiling module full_adder
# 
# Top level modules:
# 	full_adder
# End time: 13:26:05 on Apr 30,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU {C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/nbit_full_adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 13:26:05 on Apr 30,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU" C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/nbit_full_adder.sv 
# -- Compiling module nbit_full_adder
# 
# Top level modules:
# 	nbit_full_adder
# End time: 13:26:05 on Apr 30,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU {C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/nbit_multiplier.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 13:26:05 on Apr 30,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU" C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/nbit_multiplier.sv 
# -- Compiling module nbit_multiplier
# 
# Top level modules:
# 	nbit_multiplier
# End time: 13:26:05 on Apr 30,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU {C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/nbit_divider.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 13:26:05 on Apr 30,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU" C:/Users/Pablo/Desktop/Arqui/proyecto2/Proyecto2-Arqui/ALU/nbit_divider.sv 
# -- Compiling module nbit_divider
# 
# Top level modules:
# 	nbit_divider
# End time: 13:26:05 on Apr 30,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.Alu_tb
# vsim work.Alu_tb 
# Start time: 13:26:08 on Apr 30,2022
# Loading sv_std.std
# Loading work.Alu_tb
# Loading work.muxprueba
# Loading work.nbit_full_adder
# Loading work.nbit_multiplier
# Loading work.nbit_divider
# Loading work.full_adder
add wave -position end sim:/Alu_tb/*
run
# *******resultados para a=0111 y b=0010*******
# resultado correcto en SUMA: 1001
# cero correcto: Bajo
# acarreo correcto: Bajo
# resultado correcto en MULTIPLICACIÓN: 0001
# resultado correcto en DIVISION: 0001
# *******resultados para a=0101 y b=0101*******
# resultado correcto en SUMA: 1010
# cero correcto: Bajo
# acarreo correcto: Bajo
run
# resultado correcto en MULTIPLICACIÓN: 0001
# resultado correcto en DIVISION: 0001
# *******resultados para a=1101 y b=0011*******
# resultado correcto en SUMA: 10000
# cero correcto: Bajo
# acarreo correcto: Bajo
# resultado correcto en MULTIPLICACIÓN: 0001
run
# resultado correcto en DIVISION: 0001
# *******resultados para a=0001 y b=0010*******
# resultado correcto en SUMA: 0011
# cero correcto: Bajo
# acarreo correcto: Bajo
# resultado correcto en MULTIPLICACIÓN: 0001
# resultado correcto en DIVISION: 0001
run
run
run
run
# End time: 13:28:16 on Apr 30,2022, Elapsed time: 0:02:08
# Errors: 0, Warnings: 0
