Timing Analyzer report for DE0_NANO
Mon Mar 07 14:21:44 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK50M'
 14. Slow 1200mV 85C Model Setup: 'clock_divider:inst|clk_divider[6]'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:inst|clk_divider[6]'
 16. Slow 1200mV 85C Model Hold: 'CLK50M'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLK50M'
 25. Slow 1200mV 0C Model Setup: 'clock_divider:inst|clk_divider[6]'
 26. Slow 1200mV 0C Model Hold: 'clock_divider:inst|clk_divider[6]'
 27. Slow 1200mV 0C Model Hold: 'CLK50M'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLK50M'
 35. Fast 1200mV 0C Model Setup: 'clock_divider:inst|clk_divider[6]'
 36. Fast 1200mV 0C Model Hold: 'clock_divider:inst|clk_divider[6]'
 37. Fast 1200mV 0C Model Hold: 'CLK50M'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths Summary
 50. Clock Status Summary
 51. Unconstrained Input Ports
 52. Unconstrained Output Ports
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DE0_NANO                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DE0_NANO.sdc  ; OK     ; Mon Mar 07 14:21:43 2022 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; CLK50M                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK50M }                            ;
; clock_divider:inst|clk_divider[6] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst|clk_divider[6] } ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 577.03 MHz ; 500.0 MHz       ; clock_divider:inst|clk_divider[6] ; limit due to minimum period restriction (tmin)                ;
; 594.88 MHz ; 250.0 MHz       ; CLK50M                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK50M                            ; -0.861 ; -3.179        ;
; clock_divider:inst|clk_divider[6] ; -0.733 ; -3.457        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clock_divider:inst|clk_divider[6] ; 0.358 ; 0.000         ;
; CLK50M                            ; 0.360 ; 0.000         ;
+-----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK50M                            ; -3.000 ; -10.000       ;
; clock_divider:inst|clk_divider[6] ; -1.000 ; -6.000        ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK50M'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.861 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 0.500        ; 2.078      ; 3.623      ;
; -0.681 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.613      ;
; -0.681 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.613      ;
; -0.679 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.611      ;
; -0.675 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.607      ;
; -0.604 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.536      ;
; -0.600 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.532      ;
; -0.569 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.501      ;
; -0.565 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.497      ;
; -0.565 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.497      ;
; -0.563 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.495      ;
; -0.563 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.495      ;
; -0.562 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.494      ;
; -0.559 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.491      ;
; -0.488 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.420      ;
; -0.488 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.420      ;
; -0.484 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.416      ;
; -0.450 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.382      ;
; -0.449 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.381      ;
; -0.447 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.379      ;
; -0.446 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 1.378      ;
; -0.162 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 1.000        ; 2.078      ; 3.424      ;
; -0.058 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.990      ;
; -0.058 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.990      ;
; -0.054 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.986      ;
; -0.052 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.984      ;
; -0.033 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.965      ;
; -0.030 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.962      ;
; 0.273  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[0] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.063     ; 0.659      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst|clk_divider[6]'                                                                                                                  ;
+--------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.733 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.666      ;
; -0.709 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.642      ;
; -0.709 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.642      ;
; -0.681 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.614      ;
; -0.681 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.614      ;
; -0.614 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.547      ;
; -0.587 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.520      ;
; -0.587 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.520      ;
; -0.562 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.495      ;
; -0.562 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.495      ;
; -0.471 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.404      ;
; -0.462 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.395      ;
; -0.462 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.395      ;
; -0.437 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.370      ;
; -0.437 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.370      ;
; -0.400 ; 74163:inst4|f74163:sub|134 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.333      ;
; -0.397 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.330      ;
; -0.396 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.329      ;
; -0.384 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.317      ;
; -0.384 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.317      ;
; -0.368 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.301      ;
; -0.368 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.301      ;
; -0.368 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.301      ;
; -0.365 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.298      ;
; -0.365 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.298      ;
; -0.337 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.270      ;
; -0.273 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.206      ;
; -0.118 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.051      ;
; -0.109 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.042      ;
; -0.106 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.062     ; 1.039      ;
+--------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst|clk_divider[6]'                                                                                                                  ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.358 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.577      ;
; 0.624 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.843      ;
; 0.634 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.853      ;
; 0.701 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.920      ;
; 0.724 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 0.943      ;
; 0.823 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.042      ;
; 0.826 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.045      ;
; 0.871 ; 74163:inst4|f74163:sub|134 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.090      ;
; 0.875 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.094      ;
; 0.878 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.097      ;
; 0.878 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.097      ;
; 0.881 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.100      ;
; 0.886 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.105      ;
; 0.901 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.120      ;
; 0.939 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.158      ;
; 0.946 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.165      ;
; 0.946 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.165      ;
; 0.949 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.168      ;
; 0.949 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.168      ;
; 0.985 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.204      ;
; 1.005 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.224      ;
; 1.007 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.226      ;
; 1.039 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.258      ;
; 1.039 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.258      ;
; 1.102 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.321      ;
; 1.104 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.323      ;
; 1.136 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.355      ;
; 1.136 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.062      ; 1.355      ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK50M'                                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.360 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[0] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.580      ;
; 0.549 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.770      ;
; 0.552 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.772      ;
; 0.554 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.774      ;
; 0.562 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.782      ;
; 0.565 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 0.785      ;
; 0.725 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 0.000        ; 2.163      ; 3.274      ;
; 0.824 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.044      ;
; 0.826 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.046      ;
; 0.838 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.061      ;
; 0.841 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.062      ;
; 0.934 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.154      ;
; 0.936 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.156      ;
; 0.936 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.156      ;
; 0.950 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.170      ;
; 0.951 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.171      ;
; 0.952 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.174      ;
; 1.046 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.266      ;
; 1.063 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.283      ;
; 1.064 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.063      ; 1.284      ;
; 1.413 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; -0.500       ; 2.163      ; 3.462      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 645.58 MHz ; 500.0 MHz       ; clock_divider:inst|clk_divider[6] ; limit due to minimum period restriction (tmin)                ;
; 670.69 MHz ; 250.0 MHz       ; CLK50M                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK50M                            ; -0.715 ; -2.273        ;
; clock_divider:inst|clk_divider[6] ; -0.549 ; -2.491        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clock_divider:inst|clk_divider[6] ; 0.312 ; 0.000         ;
; CLK50M                            ; 0.320 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK50M                            ; -3.000 ; -10.000       ;
; clock_divider:inst|clk_divider[6] ; -1.000 ; -6.000        ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK50M'                                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.715 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 0.500        ; 1.875      ; 3.255      ;
; -0.491 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.431      ;
; -0.488 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.428      ;
; -0.488 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.428      ;
; -0.470 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.410      ;
; -0.426 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.366      ;
; -0.420 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.360      ;
; -0.392 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.332      ;
; -0.391 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.331      ;
; -0.388 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.328      ;
; -0.388 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.328      ;
; -0.388 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.328      ;
; -0.374 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.314      ;
; -0.370 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.310      ;
; -0.326 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.266      ;
; -0.326 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.266      ;
; -0.320 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.260      ;
; -0.292 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.232      ;
; -0.291 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.231      ;
; -0.288 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.228      ;
; -0.288 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 1.228      ;
; -0.120 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 1.000        ; 1.875      ; 3.160      ;
; 0.062  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.878      ;
; 0.062  ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.878      ;
; 0.066  ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.874      ;
; 0.068  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.872      ;
; 0.076  ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.864      ;
; 0.078  ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.862      ;
; 0.357  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[0] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.055     ; 0.583      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst|clk_divider[6]'                                                                                                                   ;
+--------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.549 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.489      ;
; -0.541 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.481      ;
; -0.498 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.438      ;
; -0.440 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.380      ;
; -0.431 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.371      ;
; -0.431 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.371      ;
; -0.407 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.347      ;
; -0.406 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.346      ;
; -0.319 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.259      ;
; -0.315 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.255      ;
; -0.315 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.255      ;
; -0.291 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.231      ;
; -0.290 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.230      ;
; -0.254 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.194      ;
; -0.244 ; 74163:inst4|f74163:sub|134 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.184      ;
; -0.240 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.180      ;
; -0.240 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.180      ;
; -0.240 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.180      ;
; -0.227 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.167      ;
; -0.227 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.167      ;
; -0.227 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.167      ;
; -0.227 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.167      ;
; -0.217 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.157      ;
; -0.203 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.143      ;
; -0.135 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 1.075      ;
; -0.001 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 0.941      ;
; 0.002  ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 0.938      ;
; 0.002  ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.055     ; 0.938      ;
+--------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst|clk_divider[6]'                                                                                                                   ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.312 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.511      ;
; 0.558 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.757      ;
; 0.569 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.768      ;
; 0.629 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.828      ;
; 0.658 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.857      ;
; 0.734 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.933      ;
; 0.735 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.934      ;
; 0.781 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.980      ;
; 0.782 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.981      ;
; 0.784 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.983      ;
; 0.787 ; 74163:inst4|f74163:sub|134 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.986      ;
; 0.790 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 0.989      ;
; 0.802 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.001      ;
; 0.811 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.010      ;
; 0.842 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.041      ;
; 0.842 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.041      ;
; 0.844 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.043      ;
; 0.850 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.049      ;
; 0.882 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.081      ;
; 0.907 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.106      ;
; 0.908 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.107      ;
; 0.936 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.135      ;
; 0.936 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.135      ;
; 0.990 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.189      ;
; 0.991 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.190      ;
; 1.019 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.218      ;
; 1.019 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.055      ; 1.218      ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK50M'                                                                                                                                      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.320 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[0] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.519      ;
; 0.495 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.695      ;
; 0.498 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.697      ;
; 0.500 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.699      ;
; 0.509 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.708      ;
; 0.510 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.709      ;
; 0.717 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 0.000        ; 1.949      ; 3.020      ;
; 0.739 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.938      ;
; 0.743 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.942      ;
; 0.745 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.944      ;
; 0.748 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.948      ;
; 0.752 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.951      ;
; 0.755 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 0.954      ;
; 0.828 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.027      ;
; 0.832 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.031      ;
; 0.835 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.034      ;
; 0.841 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.040      ;
; 0.841 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.043      ;
; 0.848 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.047      ;
; 0.851 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.050      ;
; 0.924 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.123      ;
; 0.937 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.136      ;
; 0.940 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.055      ; 1.139      ;
; 1.302 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; -0.500       ; 1.949      ; 3.105      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK50M                            ; -0.525 ; -0.525        ;
; clock_divider:inst|clk_divider[6] ; 0.038  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clock_divider:inst|clk_divider[6] ; 0.187 ; 0.000         ;
; CLK50M                            ; 0.193 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK50M                            ; -3.000 ; -12.040       ;
; clock_divider:inst|clk_divider[6] ; -1.000 ; -6.000        ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK50M'                                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.525 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 0.500        ; 1.112      ; 2.219      ;
; 0.057  ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.893      ;
; 0.061  ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.889      ;
; 0.066  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.884      ;
; 0.068  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.882      ;
; 0.103  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.847      ;
; 0.106  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.844      ;
; 0.121  ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.829      ;
; 0.125  ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.825      ;
; 0.125  ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.825      ;
; 0.129  ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.821      ;
; 0.134  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.816      ;
; 0.136  ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.814      ;
; 0.136  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.814      ;
; 0.171  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.779      ;
; 0.174  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.776      ;
; 0.175  ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.775      ;
; 0.202  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.748      ;
; 0.204  ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.746      ;
; 0.256  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 1.000        ; 1.112      ; 1.938      ;
; 0.406  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.544      ;
; 0.409  ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.541      ;
; 0.410  ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.540      ;
; 0.418  ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.532      ;
; 0.421  ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.529      ;
; 0.591  ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[0] ; CLK50M                            ; CLK50M      ; 1.000        ; -0.037     ; 0.359      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst|clk_divider[6]'                                                                                                                  ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.038 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.913      ;
; 0.051 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.900      ;
; 0.052 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.899      ;
; 0.057 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.894      ;
; 0.058 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.893      ;
; 0.103 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.848      ;
; 0.130 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.821      ;
; 0.130 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.821      ;
; 0.131 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.820      ;
; 0.132 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.819      ;
; 0.181 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.770      ;
; 0.196 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.755      ;
; 0.196 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.755      ;
; 0.197 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.754      ;
; 0.198 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.753      ;
; 0.213 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.738      ;
; 0.217 ; 74163:inst4|f74163:sub|134 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.734      ;
; 0.219 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.732      ;
; 0.220 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.731      ;
; 0.231 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.720      ;
; 0.234 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.717      ;
; 0.239 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.712      ;
; 0.240 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.711      ;
; 0.240 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.711      ;
; 0.241 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.710      ;
; 0.261 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.690      ;
; 0.287 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.664      ;
; 0.370 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.581      ;
; 0.381 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.570      ;
; 0.398 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 1.000        ; -0.036     ; 0.553      ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst|clk_divider[6]'                                                                                                                   ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.187 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.307      ;
; 0.336 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.456      ;
; 0.339 ; j_k_flip_flop:inst2|iq     ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.459      ;
; 0.366 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.486      ;
; 0.383 ; j_k_flip_flop:inst3|iq     ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.503      ;
; 0.438 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.558      ;
; 0.438 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|34  ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.558      ;
; 0.463 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; 74163:inst4|f74163:sub|134 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.584      ;
; 0.472 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|111 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.594      ;
; 0.477 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; j_k_flip_flop:inst2|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.597      ;
; 0.484 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.604      ;
; 0.493 ; 74163:inst4|f74163:sub|122 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.613      ;
; 0.519 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; 74163:inst4|f74163:sub|134 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; 74163:inst4|f74163:sub|122 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.639      ;
; 0.527 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; 74163:inst4|f74163:sub|34  ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.650      ;
; 0.538 ; j_k_flip_flop:inst3|iq     ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.658      ;
; 0.564 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; 74163:inst4|f74163:sub|34  ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.684      ;
; 0.581 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|122 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.701      ;
; 0.584 ; 74163:inst4|f74163:sub|111 ; 74163:inst4|f74163:sub|134 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.704      ;
; 0.618 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst2|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.738      ;
; 0.618 ; 74163:inst4|f74163:sub|111 ; j_k_flip_flop:inst3|iq     ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 0.000        ; 0.036      ; 0.738      ;
+-------+----------------------------+----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK50M'                                                                                                                                      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.193 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[0] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.293 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.416      ;
; 0.300 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[1] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.423      ;
; 0.442 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; clock_divider:inst|clk_divider[5] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[2] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[3] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.578      ;
; 0.467 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; 0.000        ; 1.163      ; 1.849      ;
; 0.505 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; clock_divider:inst|clk_divider[4] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.627      ;
; 0.508 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.629      ;
; 0.518 ; clock_divider:inst|clk_divider[3] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[4] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[5] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.644      ;
; 0.571 ; clock_divider:inst|clk_divider[2] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.692      ;
; 0.585 ; clock_divider:inst|clk_divider[1] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; clock_divider:inst|clk_divider[0] ; clock_divider:inst|clk_divider[6] ; CLK50M                            ; CLK50M      ; 0.000        ; 0.037      ; 0.707      ;
; 1.241 ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; CLK50M      ; -0.500       ; 1.163      ; 2.123      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -0.861 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK50M                            ; -0.861 ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst|clk_divider[6] ; -0.733 ; 0.187 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                    ; -6.636 ; 0.0   ; 0.0      ; 0.0     ; -18.04              ;
;  CLK50M                            ; -3.179 ; 0.000 ; N/A      ; N/A     ; -12.040             ;
;  clock_divider:inst|clk_divider[6] ; -3.457 ; 0.000 ; N/A      ; N/A     ; -6.000              ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Ladda         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rakna         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_out         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_163       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; jk1           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; jk0           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QA            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QB            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; klar1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Klar                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW_CLK                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Start                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK50M                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLEAR                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ladda         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Rakna         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; A_out         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; clk_163       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; jk1           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; jk0           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; QA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; QB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; QC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; QD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; klar1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ladda         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Rakna         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; A_out         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; clk_163       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; jk1           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; jk0           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; QA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; QB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; QC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; QD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; klar1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ladda         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Rakna         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; A_out         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; clk_163       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; jk1           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; jk0           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; QA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; QB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; QC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; QD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; klar1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; CLK50M                            ; CLK50M                            ; 27       ; 0        ; 0        ; 0        ;
; clock_divider:inst|clk_divider[6] ; CLK50M                            ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 41       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; CLK50M                            ; CLK50M                            ; 27       ; 0        ; 0        ; 0        ;
; clock_divider:inst|clk_divider[6] ; CLK50M                            ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; 41       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                       ;
+-----------------------------------+-----------------------------------+------+-------------+
; Target                            ; Clock                             ; Type ; Status      ;
+-----------------------------------+-----------------------------------+------+-------------+
; CLK50M                            ; CLK50M                            ; Base ; Constrained ;
; clock_divider:inst|clk_divider[6] ; clock_divider:inst|clk_divider[6] ; Base ; Constrained ;
+-----------------------------------+-----------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CLEAR      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; A_out       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Ladda       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QB          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QC          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rakna       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_163     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; jk0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; jk1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; klar1       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CLEAR      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; A_out       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Ladda       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QB          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QC          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; QD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rakna       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_163     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; jk0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; jk1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; klar1       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Mar 07 14:21:43 2022
Info: Command: quartus_sta DE0_NANO -c DE0_NANO
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DE0_NANO.sdc'
Warning (332174): Ignored filter at DE0_NANO.sdc(9): CLOCK_50 could not be matched with a port File: C:/Users/linus/Desktop/skal_lab3_2022/DE0_NANO.sdc Line: 9
Warning (332049): Ignored create_clock at DE0_NANO.sdc(9): Argument <targets> is an empty collection File: C:/Users/linus/Desktop/skal_lab3_2022/DE0_NANO.sdc Line: 9
    Info (332050): create_clock -period 20 [get_ports CLOCK_50] File: C:/Users/linus/Desktop/skal_lab3_2022/DE0_NANO.sdc Line: 9
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK50M CLK50M
    Info (332105): create_clock -period 1.000 -name clock_divider:inst|clk_divider[6] clock_divider:inst|clk_divider[6]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.861
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.861              -3.179 CLK50M 
    Info (332119):    -0.733              -3.457 clock_divider:inst|clk_divider[6] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clock_divider:inst|clk_divider[6] 
    Info (332119):     0.360               0.000 CLK50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK50M 
    Info (332119):    -1.000              -6.000 clock_divider:inst|clk_divider[6] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.715              -2.273 CLK50M 
    Info (332119):    -0.549              -2.491 clock_divider:inst|clk_divider[6] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clock_divider:inst|clk_divider[6] 
    Info (332119):     0.320               0.000 CLK50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK50M 
    Info (332119):    -1.000              -6.000 clock_divider:inst|clk_divider[6] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.525              -0.525 CLK50M 
    Info (332119):     0.038               0.000 clock_divider:inst|clk_divider[6] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clock_divider:inst|clk_divider[6] 
    Info (332119):     0.193               0.000 CLK50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -12.040 CLK50M 
    Info (332119):    -1.000              -6.000 clock_divider:inst|clk_divider[6] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4777 megabytes
    Info: Processing ended: Mon Mar 07 14:21:44 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


