PRECISION 1ps

# after reset, all clocks have the same clock which is ref clk = 50MHz
CLOCK  hdl_top.i_ref_clk 50 MHz

CLOCK hdl_top.i_tck 50 MHz

CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_fast_clk_ext 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_fast_clk_int 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_apu_clk 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.rtc_clk 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_codec_clk 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_emmc_clk 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_periph_clk_ext 50 MHz
CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_periph_clk_int 50 MHz

#LPDDR
group lpddr_clocks
  CLOCK hdl_top.i_europa.u_aipu.u_soc_mgmt_p.u_soc_mgmt.u_soc_mgmt_clk_gen.o_ddr_ref_east_clk  6250 KHz both_edge
  CLOCK hdl_top.i_europa.u_aipu.u_ddr_west_clock_gen_p.o_ddr_west_clk 6250 KHz both_edge
endgroup

# UART: 115200 baud * 4 CLK_SAMPLES
CLOCK hdl_top.uart_clk_4x 460800 Hz

# SPI clk2x for softmodel. Must be at least twice as fast as the regular SPI clk
CLOCK hdl_top.spi_clk2x 20 MHz

# PCIe
CLOCK hdl_top.i_europa.u_aipu.u_pcie_p.u_pcie_subsys.vpcie_clk 20 MHz

