Timing Analyzer report for DUT
Tue May 10 09:55:24 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'select_ALU[0]'
 13. Setup: 'select_ALU2[0]'
 14. Setup: 'wr_inc'
 15. Setup: 'select_Mux_LUT[0]'
 16. Hold: 'select_ALU2[0]'
 17. Hold: 'select_ALU[0]'
 18. Hold: 'select_Mux_LUT[0]'
 19. Hold: 'clk'
 20. Hold: 'wr_inc'
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths Summary
 26. Clock Status Summary
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DUT                                                 ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M2210ZF256C4                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }               ;
; select_ALU2[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select_ALU2[0] }    ;
; select_ALU[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select_ALU[0] }     ;
; select_Mux_LUT[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select_Mux_LUT[0] } ;
; wr_inc            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wr_inc }            ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Fmax Summary                                            ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 64.19 MHz  ; 64.19 MHz       ; clk               ;      ;
; 121.51 MHz ; 121.51 MHz      ; select_ALU2[0]    ;      ;
; 127.16 MHz ; 127.16 MHz      ; select_Mux_LUT[0] ;      ;
; 147.75 MHz ; 147.75 MHz      ; select_ALU[0]     ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Setup Summary                               ;
+-------------------+---------+---------------+
; Clock             ; Slack   ; End Point TNS ;
+-------------------+---------+---------------+
; clk               ; -14.579 ; -12651.379    ;
; select_ALU[0]     ; -10.510 ; -109.645      ;
; select_ALU2[0]    ; -8.927  ; -105.458      ;
; wr_inc            ; -7.822  ; -106.829      ;
; select_Mux_LUT[0] ; -3.432  ; -17.305       ;
+-------------------+---------+---------------+


+--------------------------------------------+
; Hold Summary                               ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; select_ALU2[0]    ; -0.733 ; -0.733        ;
; select_ALU[0]     ; -0.443 ; -0.653        ;
; select_Mux_LUT[0] ; -0.322 ; -0.322        ;
; clk               ; 1.333  ; 0.000         ;
; wr_inc            ; 2.408  ; 0.000         ;
+-------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------------------+
; Minimum Pulse Width Summary                ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; select_Mux_LUT[0] ; -2.289 ; -65.943       ;
; clk               ; -2.289 ; -2.289        ;
; select_ALU2[0]    ; -2.289 ; -2.289        ;
; select_ALU[0]     ; -2.289 ; -2.289        ;
; wr_inc            ; -2.289 ; -2.289        ;
+-------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                  ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -14.579 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 15.308     ;
; -14.571 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[13]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.300     ;
; -14.518 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 15.247     ;
; -14.497 ; ram:DMem|mem~675             ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.226     ;
; -14.453 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.182     ;
; -14.395 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.124     ;
; -14.368 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.097     ;
; -14.329 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.058     ;
; -14.317 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 15.046     ;
; -14.308 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 15.037     ;
; -14.299 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.028     ;
; -14.296 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; reg:PC|Op[13]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.025     ;
; -14.280 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 15.009     ;
; -14.274 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 15.003     ;
; -14.243 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; reg:PC|Op[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.972     ;
; -14.190 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.919     ;
; -14.182 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.911     ;
; -14.180 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.909     ;
; -14.178 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.907     ;
; -14.154 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.883     ;
; -14.105 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[13]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.834     ;
; -14.100 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.829     ;
; -14.093 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.822     ;
; -14.084 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.813     ;
; -14.078 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[13]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.807     ;
; -14.074 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[10]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.803     ;
; -14.073 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.802     ;
; -14.072 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.801     ;
; -14.061 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[8]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.790     ;
; -14.036 ; EXMEM:EX_MEM|reg:LMSM|Op[0]  ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.765     ;
; -14.033 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.762     ;
; -14.030 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.759     ;
; -14.006 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; reg:PC|Op[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.735     ;
; -13.997 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.726     ;
; -13.995 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.724     ;
; -13.977 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[9]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.706     ;
; -13.975 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.704     ;
; -13.960 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[0]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.689     ;
; -13.957 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.686     ;
; -13.951 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[10]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.680     ;
; -13.948 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[5]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.677     ;
; -13.927 ; EXMEM:EX_MEM|reg:LMSM|Op[0]  ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.656     ;
; -13.908 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.637     ;
; -13.905 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.634     ;
; -13.891 ; EXMEM:EX_MEM|reg:LMSM|Op[0]  ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.620     ;
; -13.885 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.614     ;
; -13.883 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.612     ;
; -13.881 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; RREX:RR_EX|reg:LMSM|Op[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.610     ;
; -13.869 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[10]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.598     ;
; -13.857 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[15]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.586     ;
; -13.856 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; RREX:RR_EX|reg:RF_D1|Op[14]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.585     ;
; -13.847 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[9]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.576     ;
; -13.846 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; RREX:RR_EX|reg:RF_D1|Op[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.575     ;
; -13.842 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.571     ;
; -13.842 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.571     ;
; -13.839 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[10]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.568     ;
; -13.834 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[3]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.563     ;
; -13.834 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.563     ;
; -13.832 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[11]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.561     ;
; -13.826 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[0]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.555     ;
; -13.825 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.554     ;
; -13.825 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; MEMWB:MEM_WB|reg:DMem_D|Op[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.554     ;
; -13.819 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.548     ;
; -13.810 ; EXMEM:EX_MEM|reg:LMSM|Op[0]  ; RREX:RR_EX|reg:LMSM|Op[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.539     ;
; -13.807 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[3]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.536     ;
; -13.803 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; RREX:RR_EX|reg:RF_D1|Op[13]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.532     ;
; -13.799 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; reg:PC|Op[10]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.528     ;
; -13.799 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; reg:PC|Op[5]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.528     ;
; -13.794 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[6]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.523     ;
; -13.794 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; reg:PC|Op[13]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.523     ;
; -13.790 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[8]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.519     ;
; -13.789 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; reg:PC|Op[7]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.518     ;
; -13.786 ; ram:DMem|mem~675             ; RREX:RR_EX|reg:RF_D1|Op[12]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.515     ;
; -13.786 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; reg:PC|Op[8]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.515     ;
; -13.786 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:LMSM|Op[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.515     ;
; -13.784 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:RF_D1|Op[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.513     ;
; -13.773 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.502     ;
; -13.768 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[8]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.497     ;
; -13.765 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; reg:PC|Op[8]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.494     ;
; -13.742 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[12]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.471     ;
; -13.737 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; reg:PC|Op[9]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.466     ;
; -13.732 ; EXMEM:EX_MEM|reg:LMSM|Op[0]  ; RREX:RR_EX|reg:LMSM|Op[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.461     ;
; -13.726 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[0]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.455     ;
; -13.723 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; RREX:RR_EX|reg:LMSM|Op[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.452     ;
; -13.722 ; EXMEM:EX_MEM|reg:LMSM|Op[3]  ; RREX:RR_EX|reg:RF_D1|Op[11]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.451     ;
; -13.693 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.422     ;
; -13.692 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[5]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.421     ;
; -13.688 ; EXMEM:EX_MEM|reg:LMSM|Op[0]  ; reg:PC|Op[10]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.417     ;
; -13.678 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; reg:PC|Op[9]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.407     ;
; -13.664 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:RF_D1|Op[14]    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.393     ;
; -13.661 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; reg:PC|Op[0]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.390     ;
; -13.649 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; reg:PC|Op[5]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.378     ;
; -13.646 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; reg:PC|Op[12]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.375     ;
; -13.637 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; reg:PC|Op[1]                   ; clk          ; clk         ; 1.000        ; 0.000      ; 14.366     ;
; -13.635 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; RREX:RR_EX|reg:RF_D1|Op[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.364     ;
; -13.633 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:RF_D1|Op[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.362     ;
; -13.631 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; RREX:RR_EX|reg:LMSM|Op[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.360     ;
; -13.629 ; ram:DMem|mem~1030            ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.358     ;
; -13.624 ; EXMEM:EX_MEM|reg:LMSM|Op[2]  ; RREX:RR_EX|reg:RF_D1|Op[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.353     ;
; -13.621 ; EXMEM:EX_MEM|reg:LMSM|Op[1]  ; MEMWB:MEM_WB|reg:DMem_D|Op[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.350     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'select_ALU[0]'                                                                                                               ;
+---------+---------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; -10.510 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 13.315     ;
; -10.507 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 13.312     ;
; -10.412 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 13.217     ;
; -9.788  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 12.593     ;
; -9.760  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 12.565     ;
; -9.586  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 12.391     ;
; -9.129  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 11.934     ;
; -9.102  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 11.907     ;
; -9.076  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 13.238     ;
; -9.073  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 13.235     ;
; -8.978  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 13.140     ;
; -8.875  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 13.011     ;
; -8.872  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 13.008     ;
; -8.777  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 12.913     ;
; -8.599  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 12.756     ;
; -8.596  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 12.753     ;
; -8.501  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 12.658     ;
; -8.354  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 12.516     ;
; -8.326  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 12.488     ;
; -8.153  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 12.289     ;
; -8.152  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 12.314     ;
; -8.125  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 12.261     ;
; -7.951  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 12.087     ;
; -7.949  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 12.123     ;
; -7.946  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 12.120     ;
; -7.877  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 12.034     ;
; -7.851  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 12.025     ;
; -7.849  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 12.006     ;
; -7.798  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 10.603     ;
; -7.695  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 11.857     ;
; -7.675  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 11.832     ;
; -7.668  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 11.830     ;
; -7.609  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 11.799     ;
; -7.606  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 11.796     ;
; -7.597  ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 10.402     ;
; -7.511  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 11.701     ;
; -7.494  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 11.630     ;
; -7.467  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 11.603     ;
; -7.446  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 11.584     ;
; -7.443  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 11.581     ;
; -7.405  ; RREX:RR_EX|reg:RF_D1|Op[13]     ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 10.210     ;
; -7.388  ; RREX:RR_EX|reg:RF_D1|Op[9]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 10.193     ;
; -7.371  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 10.176     ;
; -7.348  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 11.486     ;
; -7.227  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 11.401     ;
; -7.218  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 11.375     ;
; -7.199  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 11.373     ;
; -7.191  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 11.348     ;
; -7.025  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 11.199     ;
; -6.887  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 11.077     ;
; -6.859  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 11.049     ;
; -6.724  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 10.862     ;
; -6.696  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 10.834     ;
; -6.685  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 10.875     ;
; -6.650  ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 9.455      ;
; -6.618  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[4]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 10.443     ;
; -6.615  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[4]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 10.440     ;
; -6.568  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 10.742     ;
; -6.541  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.857      ; 10.715     ;
; -6.522  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 10.660     ;
; -6.520  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[4]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 10.345     ;
; -6.364  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 10.526     ;
; -6.278  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 10.418     ;
; -6.275  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 10.415     ;
; -6.240  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.854      ; 10.423     ;
; -6.237  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.854      ; 10.420     ;
; -6.228  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 10.418     ;
; -6.201  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.860      ; 10.391     ;
; -6.180  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 10.320     ;
; -6.163  ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 10.325     ;
; -6.163  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 10.299     ;
; -6.142  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.854      ; 10.325     ;
; -6.068  ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 8.873      ;
; -6.065  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 10.203     ;
; -6.038  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.808      ; 10.176     ;
; -5.971  ; RREX:RR_EX|reg:RF_D1|Op[13]     ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 10.133     ;
; -5.962  ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 10.098     ;
; -5.954  ; RREX:RR_EX|reg:RF_D1|Op[9]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 10.116     ;
; -5.937  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.853      ; 10.099     ;
; -5.897  ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 8.702      ;
; -5.887  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 10.044     ;
; -5.868  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[4]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 9.693      ;
; -5.787  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[5]  ; clk          ; select_ALU[0] ; 0.500        ; 4.867      ; 9.583      ;
; -5.784  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[5]  ; clk          ; select_ALU[0] ; 0.500        ; 4.867      ; 9.580      ;
; -5.783  ; RREX:RR_EX|reg:RF_D1|Op[14]     ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.823      ; 8.588      ;
; -5.753  ; RREX:RR_EX|reg:RF_D1|Op[9]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 9.889      ;
; -5.736  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.811      ; 9.872      ;
; -5.694  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[4]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 9.519      ;
; -5.689  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[5]  ; clk          ; select_ALU[0] ; 0.500        ; 4.867      ; 9.485      ;
; -5.686  ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 9.843      ;
; -5.556  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 9.696      ;
; -5.547  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[2]  ; clk          ; select_ALU[0] ; 0.500        ; 4.836      ; 9.108      ;
; -5.544  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[2]  ; clk          ; select_ALU[0] ; 0.500        ; 4.836      ; 9.105      ;
; -5.528  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.825      ; 9.668      ;
; -5.521  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[7]  ; clk          ; select_ALU[0] ; 0.500        ; 4.870      ; 9.729      ;
; -5.518  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.854      ; 9.701      ;
; -5.518  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[7]  ; clk          ; select_ALU[0] ; 0.500        ; 4.870      ; 9.726      ;
; -5.490  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.854      ; 9.673      ;
; -5.477  ; RREX:RR_EX|reg:RF_D1|Op[9]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 9.634      ;
; -5.460  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.826      ; 9.617      ;
+---------+---------------------------------+------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'select_ALU2[0]'                                                                                                                 ;
+--------+------------------------------------+------------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node          ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------+--------------+----------------+--------------+------------+------------+
; -8.927 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 12.746     ;
; -8.902 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 12.687     ;
; -8.710 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 12.529     ;
; -8.685 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 12.470     ;
; -8.629 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 12.454     ;
; -8.557 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 12.376     ;
; -8.532 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 12.317     ;
; -8.499 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 12.160     ;
; -8.499 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 12.606     ;
; -8.460 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 12.279     ;
; -8.435 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 12.220     ;
; -8.412 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 12.237     ;
; -8.282 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.943     ;
; -8.282 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 12.389     ;
; -8.263 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 12.041     ;
; -8.259 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 12.084     ;
; -8.251 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 12.070     ;
; -8.226 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 12.011     ;
; -8.180 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.999     ;
; -8.162 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.987     ;
; -8.155 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.940     ;
; -8.129 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.790     ;
; -8.129 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 12.236     ;
; -8.054 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.873     ;
; -8.046 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.824     ;
; -8.038 ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.857     ;
; -8.032 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.693     ;
; -8.032 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 12.139     ;
; -8.029 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.814     ;
; -8.013 ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.798     ;
; -7.953 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.778     ;
; -7.916 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.735     ;
; -7.893 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.671     ;
; -7.891 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.676     ;
; -7.882 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.707     ;
; -7.823 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.484     ;
; -7.823 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.930     ;
; -7.796 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.574     ;
; -7.769 ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.588     ;
; -7.756 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.581     ;
; -7.752 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.413     ;
; -7.752 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.859     ;
; -7.748 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.567     ;
; -7.744 ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.529     ;
; -7.740 ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.565     ;
; -7.723 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.508     ;
; -7.714 ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.533     ;
; -7.689 ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.474     ;
; -7.626 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.287     ;
; -7.626 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.733     ;
; -7.618 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.443     ;
; -7.610 ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.271     ;
; -7.610 ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.717     ;
; -7.587 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.365     ;
; -7.516 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.294     ;
; -7.488 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.149     ;
; -7.488 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.595     ;
; -7.471 ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.296     ;
; -7.450 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.275     ;
; -7.416 ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 11.241     ;
; -7.414 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 11.233     ;
; -7.390 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.168     ;
; -7.389 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 11.174     ;
; -7.374 ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.152     ;
; -7.341 ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 11.002     ;
; -7.341 ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.448     ;
; -7.320 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.981     ;
; -7.320 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.427     ;
; -7.286 ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.947     ;
; -7.286 ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.393     ;
; -7.252 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 11.030     ;
; -7.212 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.502      ; 10.063     ;
; -7.166 ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 10.985     ;
; -7.141 ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 10.926     ;
; -7.116 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 10.941     ;
; -7.105 ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 10.883     ;
; -7.084 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 10.862     ;
; -7.050 ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 10.828     ;
; -6.995 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.502      ; 9.846      ;
; -6.986 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.647     ;
; -6.986 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 11.093     ;
; -6.980 ; EXMEM:EX_MEM|reg:RF_D1|Op[13]      ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 10.765     ;
; -6.919 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.566     ;
; -6.868 ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 10.693     ;
; -6.842 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.502      ; 9.693      ;
; -6.761 ; EXMEM:EX_MEM|reg:RF_D1|Op[13]      ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 10.580     ;
; -6.750 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 10.528     ;
; -6.745 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.502      ; 9.596      ;
; -6.738 ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.399     ;
; -6.738 ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 4.970      ; 10.845     ;
; -6.702 ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.349     ;
; -6.570 ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.969      ; 10.657     ;
; -6.549 ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.196     ;
; -6.536 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.502      ; 9.387      ;
; -6.514 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 4.535      ; 10.333     ;
; -6.502 ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 4.908      ; 10.280     ;
; -6.489 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 4.938      ; 10.274     ;
; -6.465 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.502      ; 9.316      ;
; -6.463 ; EXMEM:EX_MEM|reg:RF_D1|Op[13]      ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 4.531      ; 10.288     ;
; -6.452 ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 4.528      ; 10.099     ;
+--------+------------------------------------+------------------+--------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'wr_inc'                                                                                                ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.822 ; reg:PC|Op[2]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.940      ;
; -7.781 ; reg:PC|Op[2]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.999      ;
; -7.667 ; reg:PC|Op[2]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.916      ;
; -7.640 ; reg:PC|Op[1]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.758      ;
; -7.623 ; reg:PC|Op[2]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 6.864      ;
; -7.621 ; reg:PC|Op[3]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.739      ;
; -7.599 ; reg:PC|Op[1]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.817      ;
; -7.580 ; reg:PC|Op[3]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.798      ;
; -7.485 ; reg:PC|Op[1]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.734      ;
; -7.466 ; reg:PC|Op[3]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.715      ;
; -7.441 ; reg:PC|Op[1]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 6.682      ;
; -7.422 ; reg:PC|Op[3]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 6.663      ;
; -7.409 ; reg:PC|Op[1]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; 0.500        ; 0.083      ; 6.481      ;
; -7.398 ; reg:PC|Op[0]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.516      ;
; -7.357 ; reg:PC|Op[0]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.575      ;
; -7.349 ; reg:PC|Op[2]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.612      ;
; -7.243 ; reg:PC|Op[0]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.492      ;
; -7.223 ; reg:PC|Op[7]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.341      ;
; -7.207 ; reg:PC|Op[10] ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.425      ;
; -7.199 ; reg:PC|Op[0]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 6.440      ;
; -7.186 ; reg:PC|Op[9]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.404      ;
; -7.182 ; reg:PC|Op[7]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.400      ;
; -7.168 ; reg:PC|Op[8]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.386      ;
; -7.167 ; reg:PC|Op[0]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; 0.500        ; 0.083      ; 6.239      ;
; -7.167 ; reg:PC|Op[1]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.430      ;
; -7.151 ; reg:PC|Op[2]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 6.262      ;
; -7.148 ; reg:PC|Op[3]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.411      ;
; -7.128 ; reg:PC|Op[2]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 6.288      ;
; -7.093 ; reg:PC|Op[10] ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.342      ;
; -7.072 ; reg:PC|Op[9]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.321      ;
; -7.068 ; reg:PC|Op[7]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.317      ;
; -7.054 ; reg:PC|Op[8]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.303      ;
; -7.024 ; reg:PC|Op[7]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 6.265      ;
; -6.978 ; reg:PC|Op[2]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.369      ; 6.227      ;
; -6.969 ; reg:PC|Op[1]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 6.080      ;
; -6.967 ; reg:PC|Op[2]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; 0.500        ; 0.083      ; 6.039      ;
; -6.965 ; reg:PC|Op[11] ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.183      ;
; -6.950 ; reg:PC|Op[3]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 6.061      ;
; -6.946 ; reg:PC|Op[1]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 6.106      ;
; -6.927 ; reg:PC|Op[3]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 6.087      ;
; -6.925 ; reg:PC|Op[0]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.188      ;
; -6.911 ; reg:PC|Op[5]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.029      ;
; -6.908 ; reg:PC|Op[12] ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.126      ;
; -6.899 ; reg:PC|Op[2]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.353      ; 6.117      ;
; -6.896 ; reg:PC|Op[10] ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 6.014      ;
; -6.875 ; reg:PC|Op[9]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 5.993      ;
; -6.870 ; reg:PC|Op[5]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.088      ;
; -6.857 ; reg:PC|Op[8]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 5.975      ;
; -6.851 ; reg:PC|Op[11] ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.100      ;
; -6.834 ; reg:PC|Op[4]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 5.952      ;
; -6.815 ; reg:PC|Op[6]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 5.933      ;
; -6.796 ; reg:PC|Op[1]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.369      ; 6.045      ;
; -6.794 ; reg:PC|Op[12] ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.043      ;
; -6.793 ; reg:PC|Op[4]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 6.011      ;
; -6.775 ; reg:PC|Op[10] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.038      ;
; -6.774 ; reg:PC|Op[6]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 5.992      ;
; -6.756 ; reg:PC|Op[5]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 6.005      ;
; -6.754 ; reg:PC|Op[9]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.017      ;
; -6.750 ; reg:PC|Op[7]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 6.013      ;
; -6.736 ; reg:PC|Op[8]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.999      ;
; -6.727 ; reg:PC|Op[0]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 5.838      ;
; -6.717 ; reg:PC|Op[1]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.353      ; 5.935      ;
; -6.712 ; reg:PC|Op[5]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 5.953      ;
; -6.704 ; reg:PC|Op[0]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 5.864      ;
; -6.698 ; reg:PC|Op[3]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.353      ; 5.916      ;
; -6.679 ; reg:PC|Op[4]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 5.928      ;
; -6.660 ; reg:PC|Op[6]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 5.909      ;
; -6.654 ; reg:PC|Op[11] ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.113      ; 5.772      ;
; -6.635 ; reg:PC|Op[4]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 5.876      ;
; -6.616 ; reg:PC|Op[6]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 5.857      ;
; -6.607 ; reg:PC|Op[3]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.369      ; 5.856      ;
; -6.597 ; reg:PC|Op[10] ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 5.838      ;
; -6.576 ; reg:PC|Op[9]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 5.817      ;
; -6.558 ; reg:PC|Op[8]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.361      ; 5.799      ;
; -6.554 ; reg:PC|Op[0]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.369      ; 5.803      ;
; -6.552 ; reg:PC|Op[7]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 5.663      ;
; -6.540 ; reg:PC|Op[14] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.803      ;
; -6.533 ; reg:PC|Op[11] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.796      ;
; -6.529 ; reg:PC|Op[7]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 5.689      ;
; -6.476 ; reg:PC|Op[12] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.739      ;
; -6.475 ; reg:PC|Op[0]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.353      ; 5.693      ;
; -6.456 ; reg:PC|Op[13] ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 5.705      ;
; -6.438 ; reg:PC|Op[5]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.701      ;
; -6.416 ; reg:PC|Op[2]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.521      ;
; -6.415 ; reg:PC|Op[2]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; 0.500        ; 0.396      ; 5.691      ;
; -6.361 ; reg:PC|Op[4]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.624      ;
; -6.342 ; reg:PC|Op[6]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.605      ;
; -6.300 ; reg:PC|Op[7]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.353      ; 5.518      ;
; -6.240 ; reg:PC|Op[5]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 5.351      ;
; -6.238 ; reg:PC|Op[13] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.382      ; 5.501      ;
; -6.234 ; reg:PC|Op[1]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.339      ;
; -6.233 ; reg:PC|Op[1]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; 0.500        ; 0.396      ; 5.509      ;
; -6.217 ; reg:PC|Op[5]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 5.377      ;
; -6.190 ; reg:PC|Op[14] ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 5.439      ;
; -6.163 ; reg:PC|Op[4]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 5.274      ;
; -6.144 ; reg:PC|Op[6]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.350      ; 5.255      ;
; -6.140 ; reg:PC|Op[4]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 5.300      ;
; -6.121 ; reg:PC|Op[6]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.392      ; 5.281      ;
; -5.992 ; reg:PC|Op[0]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.097      ;
; -5.991 ; reg:PC|Op[0]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; 0.500        ; 0.396      ; 5.267      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'select_Mux_LUT[0]'                                                                                                                 ;
+--------+-------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -3.432 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[17] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.500        ; 6.841      ; 9.078      ;
; -3.071 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[31] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.500        ; 6.867      ; 9.085      ;
; -2.932 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[17] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 1.000        ; 6.841      ; 9.078      ;
; -2.894 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[1]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.500        ; 6.499      ; 8.547      ;
; -2.864 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[0]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.500        ; 5.980      ; 8.118      ;
; -2.602 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[30] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.500        ; 7.158      ; 9.083      ;
; -2.571 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[31] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 1.000        ; 6.867      ; 9.085      ;
; -2.442 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[16] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.500        ; 7.499      ; 9.080      ;
; -2.394 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[1]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 1.000        ; 6.499      ; 8.547      ;
; -2.364 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[0]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 1.000        ; 5.980      ; 8.118      ;
; -2.102 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[30] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 1.000        ; 7.158      ; 9.083      ;
; -1.942 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[16] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 1.000        ; 7.499      ; 9.080      ;
+--------+-------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'select_ALU2[0]'                                                                                                                    ;
+--------+------------------------------------+------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------+----------------+----------------+--------------+------------+------------+
; -0.733 ; select_ALU2[0]                     ; alu:ALU_2|Op[12] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.182      ; 7.449      ;
; -0.233 ; select_ALU2[0]                     ; alu:ALU_2|Op[12] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.182      ; 7.449      ;
; 0.649  ; EXMEM:EX_MEM|reg:RF_D1|Op[15]      ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 4.535      ; 4.684      ;
; 0.731  ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[4]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 4.750      ;
; 1.070  ; EXMEM:EX_MEM|reg:PC|Op[15]         ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 4.535      ; 5.105      ;
; 1.085  ; EXMEM:EX_MEM|reg:RF_D1|Op[12]      ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 4.970      ; 5.555      ;
; 1.134  ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.958      ; 5.592      ;
; 1.153  ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.958      ; 5.611      ;
; 1.199  ; EXMEM:EX_MEM|reg:RF_D1|Op[12]      ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 4.938      ; 5.637      ;
; 1.337  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 5.356      ;
; 1.345  ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[3]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 5.814      ;
; 1.366  ; select_ALU2[0]                     ; alu:ALU_2|Op[9]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.181      ; 9.547      ;
; 1.378  ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 5.397      ;
; 1.401  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 4.535      ; 5.436      ;
; 1.417  ; select_ALU2[0]                     ; alu:ALU_2|Op[13] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.150      ; 9.567      ;
; 1.444  ; select_ALU2[0]                     ; alu:ALU_2|Op[3]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.181      ; 9.625      ;
; 1.453  ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.958      ; 5.911      ;
; 1.454  ; select_ALU2[0]                     ; alu:ALU_2|Op[11] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.120      ; 9.574      ;
; 1.494  ; select_ALU2[0]                     ; alu:ALU_2|Op[5]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.170      ; 9.664      ;
; 1.500  ; select_ALU2[0]                     ; alu:ALU_2|Op[0]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.701      ; 9.201      ;
; 1.571  ; select_ALU2[0]                     ; alu:ALU_2|Op[8]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.740      ; 9.311      ;
; 1.590  ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[4]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 5.609      ;
; 1.613  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.958      ; 6.071      ;
; 1.614  ; EXMEM:EX_MEM|reg:PC|Op[2]          ; alu:ALU_2|Op[2]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.517      ; 5.631      ;
; 1.649  ; select_ALU2[0]                     ; alu:ALU_2|Op[15] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.747      ; 9.396      ;
; 1.714  ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 5.733      ;
; 1.719  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 6.127      ;
; 1.747  ; EXMEM:EX_MEM|reg:PC|Op[10]         ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 6.155      ;
; 1.810  ; select_ALU2[0]                     ; alu:ALU_2|Op[14] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.743      ; 9.553      ;
; 1.866  ; select_ALU2[0]                     ; alu:ALU_2|Op[9]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.181      ; 9.547      ;
; 1.882  ; select_ALU2[0]                     ; alu:ALU_2|Op[2]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.729      ; 9.611      ;
; 1.899  ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[2]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.517      ; 5.916      ;
; 1.912  ; EXMEM:EX_MEM|reg:PC|Op[14]         ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 4.531      ; 5.943      ;
; 1.917  ; select_ALU2[0]                     ; alu:ALU_2|Op[13] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.150      ; 9.567      ;
; 1.937  ; EXMEM:EX_MEM|reg:PC|Op[12]         ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 4.970      ; 6.407      ;
; 1.943  ; EXMEM:EX_MEM|reg:RF_D1|Op[8]       ; alu:ALU_2|Op[8]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 5.971      ;
; 1.944  ; select_ALU2[0]                     ; alu:ALU_2|Op[3]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.181      ; 9.625      ;
; 1.954  ; select_ALU2[0]                     ; alu:ALU_2|Op[11] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.120      ; 9.574      ;
; 1.964  ; select_ALU2[0]                     ; alu:ALU_2|Op[6]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.714      ; 9.678      ;
; 1.994  ; select_ALU2[0]                     ; alu:ALU_2|Op[5]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.170      ; 9.664      ;
; 1.998  ; select_ALU2[0]                     ; alu:ALU_2|Op[7]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.740      ; 9.738      ;
; 2.000  ; select_ALU2[0]                     ; alu:ALU_2|Op[0]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.701      ; 9.201      ;
; 2.005  ; EXMEM:EX_MEM|reg:RF_D1|Op[8]       ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.474      ;
; 2.013  ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[3]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.482      ;
; 2.016  ; select_ALU2[0]                     ; alu:ALU_2|Op[1]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.731      ; 9.747      ;
; 2.020  ; EXMEM:EX_MEM|reg:PC|Op[1]          ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 6.039      ;
; 2.051  ; EXMEM:EX_MEM|reg:PC|Op[12]         ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 4.938      ; 6.489      ;
; 2.054  ; select_ALU2[0]                     ; alu:ALU_2|Op[10] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.740      ; 9.794      ;
; 2.071  ; select_ALU2[0]                     ; alu:ALU_2|Op[8]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.740      ; 9.311      ;
; 2.072  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 4.938      ; 6.510      ;
; 2.078  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.547      ;
; 2.078  ; select_ALU2[0]                     ; alu:ALU_2|Op[4]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 7.731      ; 9.809      ;
; 2.100  ; EXMEM:EX_MEM|reg:PC|Op[6]          ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.502      ; 6.102      ;
; 2.140  ; EXMEM:EX_MEM|reg:PC|Op[9]          ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.609      ;
; 2.142  ; EXMEM:EX_MEM|reg:PC|Op[14]         ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 4.535      ; 6.177      ;
; 2.149  ; select_ALU2[0]                     ; alu:ALU_2|Op[15] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.747      ; 9.396      ;
; 2.153  ; EXMEM:EX_MEM|reg:RF_D1|Op[12]      ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 4.531      ; 6.184      ;
; 2.181  ; EXMEM:EX_MEM|reg:RF_D1|Op[9]       ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.650      ;
; 2.199  ; EXMEM:EX_MEM|reg:RF_D1|Op[11]      ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 6.607      ;
; 2.227  ; EXMEM:EX_MEM|reg:PC|Op[8]          ; alu:ALU_2|Op[8]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.255      ;
; 2.239  ; EXMEM:EX_MEM|reg:PC|Op[10]         ; alu:ALU_2|Op[10] ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.267      ;
; 2.244  ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[4]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 6.263      ;
; 2.289  ; EXMEM:EX_MEM|reg:PC|Op[8]          ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.758      ;
; 2.303  ; EXMEM:EX_MEM|reg:PC|Op[3]          ; alu:ALU_2|Op[3]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 6.772      ;
; 2.310  ; select_ALU2[0]                     ; alu:ALU_2|Op[14] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.743      ; 9.553      ;
; 2.349  ; EXMEM:EX_MEM|reg:RF_D1|Op[14]      ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 4.531      ; 6.380      ;
; 2.382  ; select_ALU2[0]                     ; alu:ALU_2|Op[2]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.729      ; 9.611      ;
; 2.396  ; EXMEM:EX_MEM|reg:RF_D1|Op[6]       ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.502      ; 6.398      ;
; 2.441  ; EXMEM:EX_MEM|reg:RF_D1|Op[12]      ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 4.535      ; 6.476      ;
; 2.456  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[2]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.517      ; 6.473      ;
; 2.464  ; select_ALU2[0]                     ; alu:ALU_2|Op[6]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.714      ; 9.678      ;
; 2.494  ; EXMEM:EX_MEM|reg:PC|Op[11]         ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 6.902      ;
; 2.498  ; select_ALU2[0]                     ; alu:ALU_2|Op[7]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.740      ; 9.738      ;
; 2.516  ; select_ALU2[0]                     ; alu:ALU_2|Op[1]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.731      ; 9.747      ;
; 2.554  ; select_ALU2[0]                     ; alu:ALU_2|Op[10] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.740      ; 9.794      ;
; 2.559  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 4.970      ; 7.029      ;
; 2.578  ; select_ALU2[0]                     ; alu:ALU_2|Op[4]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 7.731      ; 9.809      ;
; 2.579  ; EXMEM:EX_MEM|reg:RF_D1|Op[14]      ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 4.535      ; 6.614      ;
; 2.583  ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 6.602      ;
; 2.595  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 4.531      ; 6.626      ;
; 2.653  ; EXMEM:EX_MEM|reg:PC|Op[5]          ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.958      ; 7.111      ;
; 2.666  ; EXMEM:EX_MEM|reg:PC|Op[4]          ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.958      ; 7.124      ;
; 2.690  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[8]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.718      ;
; 2.710  ; EXMEM:EX_MEM|reg:RF_D1|Op[8]       ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 7.118      ;
; 2.767  ; EXMEM:EX_MEM|reg:RF_D1|Op[7]       ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 7.236      ;
; 2.791  ; EXMEM:EX_MEM|reg4:opcode|Op[2]     ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.819      ;
; 2.842  ; EXMEM:EX_MEM|reg:RF_D1|Op[7]       ; alu:ALU_2|Op[8]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.870      ;
; 2.863  ; EXMEM:EX_MEM|reg:PC|Op[0]          ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.519      ; 6.882      ;
; 2.883  ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.502      ; 6.885      ;
; 2.887  ; EXMEM:EX_MEM|reg:PC|Op[10]         ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 4.970      ; 7.357      ;
; 2.905  ; EXMEM:EX_MEM|reg:PC|Op[6]          ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.933      ;
; 2.914  ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.528      ; 6.942      ;
; 2.964  ; EXMEM:EX_MEM|reg:PC|Op[9]          ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 7.372      ;
; 2.994  ; EXMEM:EX_MEM|reg:PC|Op[8]          ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 7.402      ;
; 3.000  ; EXMEM:EX_MEM|reg:PC|Op[10]         ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 4.938      ; 7.438      ;
; 3.005  ; EXMEM:EX_MEM|reg:PC|Op[12]         ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 4.531      ; 7.036      ;
; 3.005  ; EXMEM:EX_MEM|reg:RF_D1|Op[9]       ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 7.413      ;
; 3.051  ; EXMEM:EX_MEM|reg:PC|Op[7]          ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.969      ; 7.520      ;
; 3.081  ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[2]  ; clk            ; select_ALU2[0] ; -0.500       ; 4.517      ; 7.098      ;
; 3.100  ; EXMEM:EX_MEM|reg:RF_D1|Op[10]      ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 4.908      ; 7.508      ;
+--------+------------------------------------+------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'select_ALU[0]'                                                                                                                ;
+--------+---------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; -0.443 ; RREX:RR_EX|reg:RF_D1|Op[15]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.853      ; 3.910      ;
; -0.210 ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.808      ; 4.098      ;
; 0.491  ; select_ALU[0]                   ; alu:ALU_1|Op[9]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.037      ; 8.528      ;
; 0.538  ; select_ALU[0]                   ; alu:ALU_1|Op[10] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.072      ; 8.610      ;
; 0.608  ; select_ALU[0]                   ; alu:ALU_1|Op[4]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.037      ; 8.645      ;
; 0.620  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 4.945      ;
; 0.668  ; select_ALU[0]                   ; alu:ALU_1|Op[0]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.039      ; 8.707      ;
; 0.680  ; select_ALU[0]                   ; alu:ALU_1|Op[5]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.079      ; 8.759      ;
; 0.682  ; select_ALU[0]                   ; alu:ALU_1|Op[3]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.038      ; 8.720      ;
; 0.686  ; select_ALU[0]                   ; alu:ALU_1|Op[15] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.065      ; 8.751      ;
; 0.690  ; select_ALU[0]                   ; alu:ALU_1|Op[12] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.038      ; 8.728      ;
; 0.699  ; select_ALU[0]                   ; alu:ALU_1|Op[13] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.023      ; 8.722      ;
; 0.702  ; select_ALU[0]                   ; alu:ALU_1|Op[7]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.082      ; 8.784      ;
; 0.749  ; select_ALU[0]                   ; alu:ALU_1|Op[11] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.069      ; 8.818      ;
; 0.766  ; select_ALU[0]                   ; alu:ALU_1|Op[8]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.066      ; 8.832      ;
; 0.800  ; select_ALU[0]                   ; alu:ALU_1|Op[2]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.048      ; 8.848      ;
; 0.821  ; select_ALU[0]                   ; alu:ALU_1|Op[6]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.020      ; 8.841      ;
; 0.866  ; select_ALU[0]                   ; alu:ALU_1|Op[14] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.035      ; 8.901      ;
; 0.991  ; select_ALU[0]                   ; alu:ALU_1|Op[9]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.037      ; 8.528      ;
; 1.038  ; select_ALU[0]                   ; alu:ALU_1|Op[10] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.072      ; 8.610      ;
; 1.108  ; select_ALU[0]                   ; alu:ALU_1|Op[4]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.037      ; 8.645      ;
; 1.114  ; select_ALU[0]                   ; alu:ALU_1|Op[1]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.068      ; 9.182      ;
; 1.168  ; select_ALU[0]                   ; alu:ALU_1|Op[0]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.039      ; 8.707      ;
; 1.180  ; select_ALU[0]                   ; alu:ALU_1|Op[5]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.079      ; 8.759      ;
; 1.182  ; select_ALU[0]                   ; alu:ALU_1|Op[3]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.038      ; 8.720      ;
; 1.186  ; select_ALU[0]                   ; alu:ALU_1|Op[15] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.065      ; 8.751      ;
; 1.190  ; select_ALU[0]                   ; alu:ALU_1|Op[12] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.038      ; 8.728      ;
; 1.199  ; select_ALU[0]                   ; alu:ALU_1|Op[13] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.023      ; 8.722      ;
; 1.202  ; select_ALU[0]                   ; alu:ALU_1|Op[7]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.082      ; 8.784      ;
; 1.249  ; select_ALU[0]                   ; alu:ALU_1|Op[11] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.069      ; 8.818      ;
; 1.266  ; select_ALU[0]                   ; alu:ALU_1|Op[8]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.066      ; 8.832      ;
; 1.300  ; select_ALU[0]                   ; alu:ALU_1|Op[2]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.048      ; 8.848      ;
; 1.321  ; select_ALU[0]                   ; alu:ALU_1|Op[6]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.020      ; 8.841      ;
; 1.366  ; select_ALU[0]                   ; alu:ALU_1|Op[14] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.035      ; 8.901      ;
; 1.499  ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 5.869      ;
; 1.541  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 5.866      ;
; 1.614  ; select_ALU[0]                   ; alu:ALU_1|Op[1]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.068      ; 9.182      ;
; 1.641  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[2]  ; clk           ; select_ALU[0] ; -0.500       ; 4.836      ; 5.977      ;
; 1.853  ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[1]  ; clk           ; select_ALU[0] ; -0.500       ; 4.856      ; 6.209      ;
; 1.929  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 6.283      ;
; 2.042  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 6.412      ;
; 2.077  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.867      ; 6.444      ;
; 2.193  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[1]  ; clk           ; select_ALU[0] ; -0.500       ; 4.856      ; 6.549      ;
; 2.209  ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 6.563      ;
; 2.220  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 6.590      ;
; 2.233  ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 6.558      ;
; 2.307  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[2]  ; clk           ; select_ALU[0] ; -0.500       ; 4.836      ; 6.643      ;
; 2.308  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.857      ; 6.665      ;
; 2.366  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.853      ; 6.719      ;
; 2.488  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[13] ; clk           ; select_ALU[0] ; -0.500       ; 4.811      ; 6.799      ;
; 2.541  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.860      ; 6.901      ;
; 2.559  ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.857      ; 6.916      ;
; 2.684  ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 7.010      ;
; 2.738  ; RREX:RR_EX|reg:RF_D1|Op[12]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 7.064      ;
; 2.761  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 7.087      ;
; 2.790  ; RREX:RR_EX|reg:RF_D1|Op[14]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.853      ; 7.143      ;
; 2.930  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 7.284      ;
; 2.954  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 7.279      ;
; 2.956  ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 7.310      ;
; 2.985  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 7.311      ;
; 3.001  ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.860      ; 7.361      ;
; 3.007  ; RREX:RR_EX|reg:RF_D1|Op[12]     ; alu:ALU_1|Op[13] ; clk           ; select_ALU[0] ; -0.500       ; 4.811      ; 7.318      ;
; 3.111  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[1]  ; clk           ; select_ALU[0] ; -0.500       ; 4.856      ; 7.467      ;
; 3.122  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[14] ; clk           ; select_ALU[0] ; -0.500       ; 4.823      ; 7.445      ;
; 3.173  ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.867      ; 7.540      ;
; 3.200  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.867      ; 7.567      ;
; 3.262  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.867      ; 7.629      ;
; 3.322  ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.857      ; 7.679      ;
; 3.343  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 7.713      ;
; 3.357  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 7.711      ;
; 3.381  ; RREX:RR_EX|reg:RF_D1|Op[7]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 7.706      ;
; 3.405  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 7.775      ;
; 3.419  ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 7.744      ;
; 3.432  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[1]  ; clk           ; select_ALU[0] ; -0.500       ; 4.856      ; 7.788      ;
; 3.440  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 7.810      ;
; 3.487  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 7.813      ;
; 3.536  ; RREX:RR_EX|reg:RF_D1|Op[12]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.853      ; 7.889      ;
; 3.574  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 7.899      ;
; 3.579  ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.860      ; 7.939      ;
; 3.629  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.808      ; 7.937      ;
; 3.643  ; RREX:RR_EX|reg:RF_D1|Op[12]     ; alu:ALU_1|Op[14] ; clk           ; select_ALU[0] ; -0.500       ; 4.823      ; 7.966      ;
; 3.808  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.867      ; 8.175      ;
; 3.817  ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 8.143      ;
; 3.835  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.867      ; 8.202      ;
; 3.853  ; RREX:RR_EX|reg:RF_D1|Op[9]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 8.178      ;
; 3.906  ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.857      ; 8.263      ;
; 3.913  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 8.239      ;
; 3.929  ; RREX:RR_EX|reg4:opcode|Op[2]    ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.808      ; 8.237      ;
; 3.976  ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[0]  ; clk           ; select_ALU[0] ; -0.500       ; 4.827      ; 8.303      ;
; 3.978  ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.870      ; 8.348      ;
; 3.988  ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.826      ; 8.314      ;
; 4.087  ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[13] ; clk           ; select_ALU[0] ; -0.500       ; 4.811      ; 8.398      ;
; 4.115  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 8.469      ;
; 4.137  ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.808      ; 8.445      ;
; 4.139  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 8.464      ;
; 4.150  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.854      ; 8.504      ;
; 4.164  ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 8.489      ;
; 4.174  ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.825      ; 8.499      ;
; 4.258  ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[13] ; clk           ; select_ALU[0] ; -0.500       ; 4.811      ; 8.569      ;
; 4.265  ; RREX:RR_EX|reg:RF_D1|Op[14]     ; alu:ALU_1|Op[14] ; clk           ; select_ALU[0] ; -0.500       ; 4.823      ; 8.588      ;
+--------+---------------------------------+------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'select_Mux_LUT[0]'                                                                                                                  ;
+--------+-------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.322 ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[16] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.000        ; 9.402      ; 9.080      ;
; 0.022  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[30] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.000        ; 9.061      ; 9.083      ;
; 0.145  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[1]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.000        ; 8.402      ; 8.547      ;
; 0.178  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[16] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; -0.500       ; 9.402      ; 9.080      ;
; 0.235  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[0]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.000        ; 7.883      ; 8.118      ;
; 0.334  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[17] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.000        ; 8.744      ; 9.078      ;
; 0.522  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[30] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; -0.500       ; 9.061      ; 9.083      ;
; 0.645  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[1]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; -0.500       ; 8.402      ; 8.547      ;
; 0.684  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[31] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0.000        ; 8.401      ; 9.085      ;
; 0.735  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[0]  ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; -0.500       ; 7.883      ; 8.118      ;
; 0.834  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[17] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; -0.500       ; 8.744      ; 9.078      ;
; 1.184  ; select_Mux_LUT[0] ; BranchLUT:lut|historybit[31] ; select_Mux_LUT[0] ; select_Mux_LUT[0] ; -0.500       ; 8.401      ; 9.085      ;
+--------+-------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.333 ; IFID:IF_ID|reg:inc|Op[8]             ; IDRR:ID_RR|reg:inc|Op[8]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.335 ; RREX:RR_EX|reg3:dec|Op[1]            ; EXMEM:EX_MEM|reg3:dec|Op[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.335 ; IFID:IF_ID|reg:inc|Op[4]             ; IDRR:ID_RR|reg:inc|Op[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.336 ; IFID:IF_ID|reg:PC|Op[15]             ; IDRR:ID_RR|reg:PC|Op[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.340 ; IFID:IF_ID|reg1_int:indexout|Op[4]   ; IDRR:ID_RR|reg1_int:indexout|Op[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.341 ; IFID:IF_ID|reg:PC|Op[1]              ; IDRR:ID_RR|reg:PC|Op[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.343 ; RREX:RR_EX|reg:inc|Op[2]             ; EXMEM:EX_MEM|reg:inc|Op[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.344 ; EXMEM:EX_MEM|reg:inc|Op[11]          ; MEMWB:MEM_WB|reg:inc|Op[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.348 ; RREX:RR_EX|reg1_int:indexout|Op[0]   ; RREX:RR_EX|reg1_int:indexout|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.381 ; IFID:IF_ID|reg:IMem|Op[4]            ; reg:IR|Op[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.542 ; RREX:RR_EX|reg:inc|Op[8]             ; EXMEM:EX_MEM|reg:inc|Op[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.721      ;
; 1.543 ; RREX:RR_EX|reg:inc|Op[3]             ; EXMEM:EX_MEM|reg:inc|Op[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.544 ; reg:IR|Op[14]                        ; IDRR:ID_RR|reg4:opcode|Op[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.544 ; EXMEM:EX_MEM|reg:ALU_C|Op[15]        ; MEMWB:MEM_WB|reg:ALU_C|Op[15]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.545 ; RREX:RR_EX|reg:PC|Op[13]             ; EXMEM:EX_MEM|reg:PC|Op[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.545 ; RREX:RR_EX|reg:inc|Op[15]            ; EXMEM:EX_MEM|reg:inc|Op[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.547 ; IFID:IF_ID|reg:PC|Op[12]             ; IDRR:ID_RR|reg:PC|Op[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.726      ;
; 1.547 ; IFID:IF_ID|reg:inc|Op[11]            ; IDRR:ID_RR|reg:inc|Op[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.726      ;
; 1.548 ; EXMEM:EX_MEM|reg:RF_D1|Op[13]        ; ram:DMem|mem~324                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.548 ; IFID:IF_ID|reg:inc|Op[14]            ; IDRR:ID_RR|reg:inc|Op[14]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.550 ; IFID:IF_ID|reg:PC|Op[13]             ; IDRR:ID_RR|reg:PC|Op[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.729      ;
; 1.551 ; RREX:RR_EX|reg:PC|Op[12]             ; EXMEM:EX_MEM|reg:PC|Op[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.730      ;
; 1.552 ; MEMWB:MEM_WB|reg:inc|Op[3]           ; register_bank:RF|reg_bank[5][3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.552 ; RREX:RR_EX|reg:PC|Op[10]             ; EXMEM:EX_MEM|reg:PC|Op[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.552 ; RREX:RR_EX|reg3:dec|Op[0]            ; EXMEM:EX_MEM|reg3:dec|Op[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.552 ; RREX:RR_EX|reg:inc|Op[10]            ; EXMEM:EX_MEM|reg:inc|Op[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.552 ; IFID:IF_ID|reg:inc|Op[6]             ; IDRR:ID_RR|reg:inc|Op[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.552 ; IFID:IF_ID|reg:inc|Op[9]             ; IDRR:ID_RR|reg:inc|Op[9]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.553 ; RREX:RR_EX|reg:PC|Op[9]              ; EXMEM:EX_MEM|reg:PC|Op[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.732      ;
; 1.554 ; EXMEM:EX_MEM|reg:inc|Op[12]          ; MEMWB:MEM_WB|reg:inc|Op[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.733      ;
; 1.555 ; RREX:RR_EX|reg:PC|Op[11]             ; EXMEM:EX_MEM|reg:PC|Op[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.556 ; MEMWB:MEM_WB|reg:inc|Op[5]           ; register_bank:RF|reg_bank[5][5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.556 ; EXMEM:EX_MEM|reg:ALU_C|Op[7]         ; MEMWB:MEM_WB|reg:ALU_C|Op[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.556 ; RREX:RR_EX|reg:inc|Op[14]            ; EXMEM:EX_MEM|reg:inc|Op[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.556 ; IFID:IF_ID|reg:inc|Op[5]             ; IDRR:ID_RR|reg:inc|Op[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.556 ; IFID:IF_ID|reg:inc|Op[10]            ; IDRR:ID_RR|reg:inc|Op[10]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.559 ; EXMEM:EX_MEM|reg:ALU_C|Op[3]         ; MEMWB:MEM_WB|reg:ALU_C|Op[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.559 ; RREX:RR_EX|reg:inc|Op[13]            ; EXMEM:EX_MEM|reg:inc|Op[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.559 ; IFID:IF_ID|reg:inc|Op[0]             ; IDRR:ID_RR|reg:inc|Op[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.559 ; IFID:IF_ID|reg:inc|Op[13]            ; IDRR:ID_RR|reg:inc|Op[13]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.560 ; reg:IR|Op[9]                         ; IDRR:ID_RR|reg3:eleven_nine|Op[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.739      ;
; 1.560 ; EXMEM:EX_MEM|reg:ALU_C|Op[14]        ; MEMWB:MEM_WB|reg:ALU_C|Op[14]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.739      ;
; 1.561 ; IFID:IF_ID|reg:PC|Op[11]             ; IDRR:ID_RR|reg:PC|Op[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.562 ; RREX:RR_EX|reg:PC|Op[1]              ; EXMEM:EX_MEM|reg:PC|Op[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.562 ; IFID:IF_ID|reg:PC|Op[10]             ; IDRR:ID_RR|reg:PC|Op[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.564 ; reg:IR|Op[12]                        ; IDRR:ID_RR|reg4:opcode|Op[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.743      ;
; 1.564 ; IFID:IF_ID|reg:inc|Op[7]             ; IDRR:ID_RR|reg:inc|Op[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.743      ;
; 1.565 ; reg:IR|Op[13]                        ; IDRR:ID_RR|reg4:opcode|Op[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.744      ;
; 1.565 ; EXMEM:EX_MEM|reg:ALU_C|Op[12]        ; MEMWB:MEM_WB|reg:ALU_C|Op[12]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.744      ;
; 1.585 ; IFID:IF_ID|reg1_int:indexout|Op[0]   ; IFID:IF_ID|reg1_int:indexout|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.593 ; IFID:IF_ID|reg1_int:indexout|Op[0]   ; IDRR:ID_RR|reg1_int:indexout|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.772      ;
; 1.597 ; IDRR:ID_RR|reg1_int:indexout|Op[0]   ; RREX:RR_EX|reg1_int:indexout|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.776      ;
; 1.651 ; RREX:RR_EX|reg1_int:indexout|Op[0]   ; EXMEM:EX_MEM|reg1_int:indexout|Op[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.830      ;
; 1.676 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]         ; ram:DMem|mem~601                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.713 ; reg:IR|Op[1]                         ; IDRR:ID_RR|reg6:five_zero|Op[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.713 ; RREX:RR_EX|reg:PC|Op[5]              ; EXMEM:EX_MEM|reg:PC|Op[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.713 ; IFID:IF_ID|reg:inc|Op[15]            ; IDRR:ID_RR|reg:inc|Op[15]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.715 ; MEMWB:MEM_WB|reg:inc|Op[1]           ; register_bank:RF|reg_bank[5][1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.716 ; RREX:RR_EX|reg:PC|Op[8]              ; EXMEM:EX_MEM|reg:PC|Op[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.716 ; IFID:IF_ID|reg:inc|Op[12]            ; IDRR:ID_RR|reg:inc|Op[12]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.717 ; RREX:RR_EX|reg3:dec|Op[2]            ; EXMEM:EX_MEM|reg3:dec|Op[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.720 ; RREX:RR_EX|reg:LMSM|Op[1]            ; RREX:RR_EX|reg:LMSM|Op[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.720 ; RREX:RR_EX|reg:LMSM|Op[0]            ; RREX:RR_EX|reg:LMSM|Op[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.721 ; IFID:IF_ID|reg:PC|Op[7]              ; IDRR:ID_RR|reg:PC|Op[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.722 ; RREX:RR_EX|reg:PC|Op[0]              ; EXMEM:EX_MEM|reg:PC|Op[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.722 ; IFID:IF_ID|reg:PC|Op[5]              ; IDRR:ID_RR|reg:PC|Op[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.722 ; RREX:RR_EX|reg:inc|Op[9]             ; EXMEM:EX_MEM|reg:inc|Op[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.723 ; IFID:IF_ID|reg:inc|Op[1]             ; IDRR:ID_RR|reg:inc|Op[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.724 ; RREX:RR_EX|reg:PC|Op[4]              ; EXMEM:EX_MEM|reg:PC|Op[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.724 ; IFID:IF_ID|reg:PC|Op[6]              ; IDRR:ID_RR|reg:PC|Op[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.724 ; IFID:IF_ID|reg:PC|Op[8]              ; IDRR:ID_RR|reg:PC|Op[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.724 ; IFID:IF_ID|reg:PC|Op[9]              ; IDRR:ID_RR|reg:PC|Op[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.728 ; RREX:RR_EX|reg:inc|Op[4]             ; EXMEM:EX_MEM|reg:inc|Op[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.732 ; EXMEM:EX_MEM|reg:inc|Op[7]           ; MEMWB:MEM_WB|reg:inc|Op[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.911      ;
; 1.733 ; MEMWB:MEM_WB|reg:inc|Op[6]           ; register_bank:RF|reg_bank[6][6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.912      ;
; 1.762 ; EXMEM:EX_MEM|reg4:opcode|Op[1]       ; MEMWB:MEM_WB|reg4:opcode|Op[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.941      ;
; 1.770 ; EXMEM:EX_MEM|reg1_int:indexout|Op[0] ; EXMEM:EX_MEM|reg1_int:indexout|Op[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.774 ; EXMEM:EX_MEM|reg3:eleven_nine|Op[0]  ; MEMWB:MEM_WB|reg3:eleven_nine|Op[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.953      ;
; 1.798 ; IFID:IF_ID|reg:PC|Op[4]              ; IDRR:ID_RR|reg:PC|Op[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.977      ;
; 1.800 ; MEMWB:MEM_WB|reg:inc|Op[2]           ; register_bank:RF|reg_bank[6][2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.979      ;
; 1.801 ; IFID:IF_ID|reg:PC|Op[0]              ; IDRR:ID_RR|reg:PC|Op[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.980      ;
; 1.805 ; IFID:IF_ID|reg:PC|Op[3]              ; IDRR:ID_RR|reg:PC|Op[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.806 ; IFID:IF_ID|reg:PC|Op[2]              ; IDRR:ID_RR|reg:PC|Op[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.807 ; IFID:IF_ID|reg:PC|Op[14]             ; IDRR:ID_RR|reg:PC|Op[14]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.986      ;
; 1.810 ; IFID:IF_ID|reg:inc|Op[3]             ; IDRR:ID_RR|reg:inc|Op[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.812 ; RREX:RR_EX|reg:LMSM|Op[2]            ; RREX:RR_EX|reg:LMSM|Op[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.813 ; RREX:RR_EX|reg:inc|Op[1]             ; EXMEM:EX_MEM|reg:inc|Op[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.853 ; IDRR:ID_RR|reg1_int:indexout|Op[0]   ; IDRR:ID_RR|reg1_int:indexout|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.032      ;
; 1.867 ; IDRR:ID_RR|reg:PC|Op[4]              ; RREX:RR_EX|reg:PC|Op[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.888 ; RREX:RR_EX|reg:inc|Op[7]             ; EXMEM:EX_MEM|reg:inc|Op[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.939 ; IFID:IF_ID|reg:IMem|Op[12]           ; reg:IR|Op[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.118      ;
; 2.010 ; IFID:IF_ID|reg:IMem|Op[1]            ; reg:IR|Op[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 2.049 ; IDRR:ID_RR|reg:PC|Op[12]             ; register_bank:RF|reg_bank[7][12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.228      ;
; 2.060 ; EXMEM:EX_MEM|reg:inc|Op[6]           ; MEMWB:MEM_WB|reg:inc|Op[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.239      ;
; 2.064 ; MEMWB:MEM_WB|reg:inc|Op[0]           ; register_bank:RF|reg_bank[6][0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.243      ;
; 2.075 ; reg:PC|Op[8]                         ; IFID:IF_ID|reg:PC|Op[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.254      ;
; 2.081 ; RREX:RR_EX|reg:LMSM|Op[3]            ; RREX:RR_EX|reg:LMSM|Op[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.260      ;
; 2.111 ; IFID:IF_ID|reg:IMem|Op[14]           ; reg:IR|Op[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.290      ;
; 2.116 ; IDRR:ID_RR|reg:PC|Op[13]             ; register_bank:RF|reg_bank[7][13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.295      ;
; 2.118 ; IFID:IF_ID|reg:IMem|Op[13]           ; reg:IR|Op[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.297      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'wr_inc'                                                                                                ;
+-------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; 2.408 ; reg:PC|Op[0]  ; incr:inc|Op[0]  ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 2.020      ;
; 3.393 ; reg:PC|Op[4]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 3.002      ;
; 3.801 ; reg:PC|Op[6]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 3.410      ;
; 4.056 ; reg:PC|Op[5]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 3.626      ;
; 4.331 ; reg:PC|Op[8]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 4.184      ;
; 4.384 ; reg:PC|Op[15] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 4.266      ;
; 4.411 ; reg:PC|Op[4]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.020      ;
; 4.456 ; reg:PC|Op[3]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; -0.500       ; 0.396      ; 4.352      ;
; 4.499 ; reg:PC|Op[5]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.108      ;
; 4.580 ; reg:PC|Op[4]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 4.150      ;
; 4.597 ; reg:PC|Op[9]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 4.447      ;
; 4.656 ; reg:PC|Op[10] ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 4.548      ;
; 4.735 ; reg:PC|Op[3]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.344      ;
; 4.959 ; reg:PC|Op[7]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 4.828      ;
; 4.984 ; reg:PC|Op[0]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.593      ;
; 5.134 ; reg:PC|Op[8]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 4.984      ;
; 5.167 ; reg:PC|Op[11] ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.028      ;
; 5.167 ; reg:PC|Op[4]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 5.036      ;
; 5.169 ; reg:PC|Op[6]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 5.038      ;
; 5.188 ; reg:PC|Op[3]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.797      ;
; 5.208 ; reg:PC|Op[8]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.100      ;
; 5.227 ; reg:PC|Op[1]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.836      ;
; 5.236 ; reg:PC|Op[9]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.128      ;
; 5.242 ; reg:PC|Op[4]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.095      ;
; 5.243 ; reg:PC|Op[0]  ; incr:inc|Op[1]  ; clk          ; wr_inc      ; -0.500       ; 0.059      ; 4.802      ;
; 5.244 ; reg:PC|Op[6]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.097      ;
; 5.255 ; reg:PC|Op[5]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 5.124      ;
; 5.257 ; reg:PC|Op[0]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.866      ;
; 5.330 ; reg:PC|Op[5]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.183      ;
; 5.357 ; reg:PC|Op[3]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 4.927      ;
; 5.360 ; reg:PC|Op[0]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; -0.500       ; 0.396      ; 5.256      ;
; 5.374 ; reg:PC|Op[4]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.266      ;
; 5.376 ; reg:PC|Op[6]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.268      ;
; 5.390 ; reg:PC|Op[4]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 5.240      ;
; 5.392 ; reg:PC|Op[6]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 5.242      ;
; 5.419 ; reg:PC|Op[2]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.028      ;
; 5.439 ; reg:PC|Op[1]  ; incr:inc|Op[1]  ; clk          ; wr_inc      ; -0.500       ; 0.059      ; 4.998      ;
; 5.462 ; reg:PC|Op[5]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.354      ;
; 5.478 ; reg:PC|Op[12] ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.091      ;
; 5.478 ; reg:PC|Op[5]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 5.328      ;
; 5.500 ; reg:PC|Op[1]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.109      ;
; 5.508 ; reg:PC|Op[13] ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 5.120      ;
; 5.516 ; reg:PC|Op[0]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.086      ;
; 5.596 ; reg:PC|Op[13] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.478      ;
; 5.603 ; reg:PC|Op[1]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; -0.500       ; 0.396      ; 5.499      ;
; 5.665 ; reg:PC|Op[7]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.518      ;
; 5.692 ; reg:PC|Op[2]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.301      ;
; 5.708 ; reg:PC|Op[4]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.590      ;
; 5.710 ; reg:PC|Op[6]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.592      ;
; 5.759 ; reg:PC|Op[1]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.329      ;
; 5.795 ; reg:PC|Op[2]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; -0.500       ; 0.396      ; 5.691      ;
; 5.796 ; reg:PC|Op[5]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.678      ;
; 5.797 ; reg:PC|Op[7]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.689      ;
; 5.813 ; reg:PC|Op[7]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 5.663      ;
; 5.829 ; reg:PC|Op[0]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.682      ;
; 5.830 ; reg:PC|Op[14] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.439      ;
; 5.857 ; reg:PC|Op[12] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.739      ;
; 5.903 ; reg:PC|Op[11] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.785      ;
; 5.905 ; reg:PC|Op[8]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.766      ;
; 5.908 ; reg:PC|Op[14] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.790      ;
; 5.923 ; reg:PC|Op[0]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 5.792      ;
; 5.933 ; reg:PC|Op[9]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.794      ;
; 5.944 ; reg:PC|Op[3]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 5.813      ;
; 5.951 ; reg:PC|Op[2]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.521      ;
; 5.961 ; reg:PC|Op[0]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 5.853      ;
; 5.965 ; reg:PC|Op[10] ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.826      ;
; 5.977 ; reg:PC|Op[0]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 5.827      ;
; 5.981 ; reg:PC|Op[4]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.842      ;
; 5.983 ; reg:PC|Op[6]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.844      ;
; 6.019 ; reg:PC|Op[3]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.872      ;
; 6.069 ; reg:PC|Op[5]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 5.930      ;
; 6.072 ; reg:PC|Op[1]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 5.925      ;
; 6.076 ; reg:PC|Op[8]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.958      ;
; 6.083 ; reg:PC|Op[13] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.692      ;
; 6.104 ; reg:PC|Op[9]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 5.986      ;
; 6.131 ; reg:PC|Op[7]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 6.013      ;
; 6.136 ; reg:PC|Op[10] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 6.018      ;
; 6.146 ; reg:PC|Op[11] ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.759      ;
; 6.151 ; reg:PC|Op[3]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 6.043      ;
; 6.166 ; reg:PC|Op[1]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 6.035      ;
; 6.167 ; reg:PC|Op[3]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 6.017      ;
; 6.204 ; reg:PC|Op[1]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 6.096      ;
; 6.220 ; reg:PC|Op[1]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 6.070      ;
; 6.264 ; reg:PC|Op[2]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.353      ; 6.117      ;
; 6.285 ; reg:PC|Op[4]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.894      ;
; 6.287 ; reg:PC|Op[6]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.896      ;
; 6.295 ; reg:PC|Op[0]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.382      ; 6.177      ;
; 6.305 ; reg:PC|Op[4]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.918      ;
; 6.307 ; reg:PC|Op[6]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.920      ;
; 6.319 ; reg:PC|Op[8]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.932      ;
; 6.347 ; reg:PC|Op[9]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.960      ;
; 6.358 ; reg:PC|Op[2]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.369      ; 6.227      ;
; 6.365 ; reg:PC|Op[4]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 5.977      ;
; 6.367 ; reg:PC|Op[6]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 5.979      ;
; 6.373 ; reg:PC|Op[5]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 5.982      ;
; 6.379 ; reg:PC|Op[10] ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 5.992      ;
; 6.393 ; reg:PC|Op[5]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.113      ; 6.006      ;
; 6.396 ; reg:PC|Op[2]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.392      ; 6.288      ;
; 6.404 ; reg:PC|Op[7]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.361      ; 6.265      ;
; 6.412 ; reg:PC|Op[2]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.350      ; 6.262      ;
+-------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk               ; clk               ; 26736    ; 0        ; 0        ; 0        ;
; select_ALU2[0]    ; clk               ; 0        ; 32       ; 0        ; 0        ;
; select_ALU[0]     ; clk               ; 0        ; 54       ; 0        ; 0        ;
; select_Mux_LUT[0] ; clk               ; 0        ; 96       ; 0        ; 0        ;
; wr_inc            ; clk               ; 0        ; 32       ; 0        ; 0        ;
; clk               ; select_ALU2[0]    ; 0        ; 0        ; 405      ; 0        ;
; select_ALU2[0]    ; select_ALU2[0]    ; 0        ; 0        ; 16       ; 16       ;
; clk               ; select_ALU[0]     ; 0        ; 0        ; 270      ; 0        ;
; select_ALU[0]     ; select_ALU[0]     ; 0        ; 0        ; 16       ; 16       ;
; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0        ; 0        ; 6        ; 6        ;
; clk               ; wr_inc            ; 0        ; 0        ; 231      ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk               ; clk               ; 26736    ; 0        ; 0        ; 0        ;
; select_ALU2[0]    ; clk               ; 0        ; 32       ; 0        ; 0        ;
; select_ALU[0]     ; clk               ; 0        ; 54       ; 0        ; 0        ;
; select_Mux_LUT[0] ; clk               ; 0        ; 96       ; 0        ; 0        ;
; wr_inc            ; clk               ; 0        ; 32       ; 0        ; 0        ;
; clk               ; select_ALU2[0]    ; 0        ; 0        ; 405      ; 0        ;
; select_ALU2[0]    ; select_ALU2[0]    ; 0        ; 0        ; 16       ; 16       ;
; clk               ; select_ALU[0]     ; 0        ; 0        ; 270      ; 0        ;
; select_ALU[0]     ; select_ALU[0]     ; 0        ; 0        ; 16       ; 16       ;
; select_Mux_LUT[0] ; select_Mux_LUT[0] ; 0        ; 0        ; 6        ; 6        ;
; clk               ; wr_inc            ; 0        ; 0        ; 231      ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 4915  ; 4915 ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------------------------------+
; Clock Status Summary                                       ;
+-------------------+-------------------+------+-------------+
; Target            ; Clock             ; Type ; Status      ;
+-------------------+-------------------+------+-------------+
; clk               ; clk               ; Base ; Constrained ;
; select_ALU2[0]    ; select_ALU2[0]    ; Base ; Constrained ;
; select_ALU[0]     ; select_ALU[0]     ; Base ; Constrained ;
; select_Mux_LUT[0] ; select_Mux_LUT[0] ; Base ; Constrained ;
; wr_inc            ; wr_inc            ; Base ; Constrained ;
+-------------------+-------------------+------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; clr_EXMEM            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_IDRR             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_IFID             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_MEMWB            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_RREX             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[0]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[1]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[2]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU2[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU[1]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_A    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_A     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_A    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_Din  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_LMSM      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_LUT[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_PC[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_PC[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_PC[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A2     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_DMem              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_EXMEM             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IDRR              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IFID              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IR                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_MEMWB             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_PC                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RF                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RF_r7             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RREX              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; EXMEM_opcode[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EXMEM_opcode[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EXMEM_opcode[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_8_6[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_8_6[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_8_6[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_11_9[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_opcode[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_opcode[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_opcode[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MEMWB_opcode[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MEMWB_opcode[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MEMWB_opcode[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_11_9[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_opcode[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_opcode[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_opcode[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; clr_EXMEM            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_IDRR             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_IFID             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_MEMWB            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clr_RREX             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[0]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[1]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[2]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU2[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU[1]        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_A    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_A     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_A    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_Din  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_LMSM      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_LUT[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_PC[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_PC[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_PC[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A2     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_DMem              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_EXMEM             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IDRR              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IFID              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IR                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_MEMWB             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_PC                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RF                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RF_r7             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RREX              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; EXMEM_opcode[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EXMEM_opcode[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EXMEM_opcode[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_5_0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_8_6[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_8_6[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_8_6[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_11_9[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_opcode[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_opcode[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IDRR_opcode[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MEMWB_opcode[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MEMWB_opcode[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MEMWB_opcode[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_5_0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_11_9[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_opcode[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_opcode[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RREX_opcode[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 10 09:55:20 2022
Info: Command: quartus_sta datapath -c DUT
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (335093): The Timing Analyzer is analyzing 56 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUT.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name select_ALU2[0] select_ALU2[0]
    Info (332105): create_clock -period 1.000 -name wr_inc wr_inc
    Info (332105): create_clock -period 1.000 -name select_Mux_LUT[0] select_Mux_LUT[0]
    Info (332105): create_clock -period 1.000 -name select_ALU[0] select_ALU[0]
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.579
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.579          -12651.379 clk 
    Info (332119):   -10.510            -109.645 select_ALU[0] 
    Info (332119):    -8.927            -105.458 select_ALU2[0] 
    Info (332119):    -7.822            -106.829 wr_inc 
    Info (332119):    -3.432             -17.305 select_Mux_LUT[0] 
Info (332146): Worst-case hold slack is -0.733
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.733              -0.733 select_ALU2[0] 
    Info (332119):    -0.443              -0.653 select_ALU[0] 
    Info (332119):    -0.322              -0.322 select_Mux_LUT[0] 
    Info (332119):     1.333               0.000 clk 
    Info (332119):     2.408               0.000 wr_inc 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289             -65.943 select_Mux_LUT[0] 
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 select_ALU2[0] 
    Info (332119):    -2.289              -2.289 select_ALU[0] 
    Info (332119):    -2.289              -2.289 wr_inc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4696 megabytes
    Info: Processing ended: Tue May 10 09:55:24 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


