### 数字逻辑设计lab2
+ 本实验分为两个部分，第一部分为序列检测电路代码示例以及新功能的实现，第二部分为移位取余的设计。

#### task1
+ 随机序列中xxx101101xxx检测序列“101101”（左先），每检测到一个序列输出一个周期的脉冲，输入:clk,rstn,data_in，输出:detector， 仅检测不重叠的101101序列。


+ 修改代码，检测可重叠的序列


#### task2
+ 现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[2:0]。

+ 不能直接用求余运算符
+ 自行编写testbench，至少检测>2000个数
> 思路：
> 0 0000 %0
> 1 0001 %1
> 2 0010 %2
> 3 0011 %3
> 4 0100 %4
> 5 0101 %5 
> 6 0110 %6
> 7 0111 %0
> 8 1000 %1
> 9 1001 %2
> 10 1010 %3
> 11 1011 %4
> 12 1100 %5
> 13 1101 %6
> 14 1110 %0
> 15 1111 %1  
> 16 10000 %2 
> 17 10001 %3 
> 18 10010 %4
> 19 10011 %5
> 20 10100 %6
> 21 10101 %0