{"patent_id": "10-2019-0152646", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0064504", "출원번호": "10-2019-0152646", "발명의 명칭": "반도체 소자 및 이를 이용한 메모리 장치", "출원인": "고려대학교 산학협력단", "발명자": "유현용"}}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "게이트 산화층;상기 게이트 산화층의 극성에 따라서 전하의 양과 극성이 조절되는 채널; 및상기 게이트 산화층 및 상기 채널 사이에 배치된 패시베이션 층을 포함하는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 패시베이션 층은 고분자 절연 물질 및 2차원 절연 물질 중 적어도 하나를 이용하여 형성된 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 고분자 절연 물질은 3-아미노프로필트리에톡시실란(APTES) 및 트리페닐포스핀(PPh3) 중 적어도 하나를 포함하는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 2차원 절연 물질은 육방정 질화붕소(h-BN)를 포함하는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 패시베이션 층은 일 면이 상기 채널이 접하여 장착되고, 상기 일 면에 대향하는 타 면에 상기 게이트 산화층이 접하여 장착되는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 채널에 접하여 상기 패시베이션 층의 일 면에 장착되는 소스; 및상기 채널에 접하되 상기 소스와 이격되어 상기 패시베이션 층의 일 면에 장착되는 드레인을 더 포함하는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 게이트 산화층은 강유전체 물질을 이용하여 형성되되,공개특허 10-2021-0064504-3-상기 강유전체 물질은 티탄산 지르콘산 납(PZT: PbZrTiO3), 탄탈산 스트론튬비스무스(STB: SrBi2Ta2O9), 비스무스철산화물(BFO: BiFeO3), 이산화하프늄(HfO2) 및 지르콘산하프늄(HZO: Hf0.5Zr0.5O2) 중 적어도 하나를 포함하는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 채널은 2차원 물질을 이용하여 형성되되,상기 2차원 물질은 그래핀 및 전이금속 칼코겐 화합물 중 적어도 하나를 포함하는 반도체 소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 전이금속 칼코겐 화합물은 이황화 텅스텐(WS2), 이황화 몰리브덴(MoS2), 이황화 레늄(ReS2), 텅스텐 디셀레나이드(WSe2), 몰리브덴 디셀레나이드(MoSe2) 및 레늄 디셀레나이드(ReS2) 중 적어도 하나를 포함하는 반도체소자."}
{"patent_id": "10-2019-0152646", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "게이트 산화층;상기 게이트 산화층의 극성에 따라서 전하의 양과 극성이 조절되는 채널; 및상기 게이트 산화층 및 상기 채널 사이에 배치된 패시베이션 층을 포함하는 메모리 장치."}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 소자 및 이를 이용한 메모리 장치에 관한 것으로, 반도체 소자는 게이트 산화층, 상기 게이트 산화층의 극성에 따라서 전하의 양과 극성이 조절되는 채널 및 상기 게이트 산화층 및 상기 채널 사이에 배치된 패시베이 션 층을 포함할 수 있다."}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자 및 이를 이용한 메모리 장치에 관한 것이다."}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치에는 데이터의 일시적 또는 비일시적 기록을 위해 반도체 기반의 메모리 장치가 설치되어 있다. 최근 에는 전자 장치의 소형화에 따라서 보다 작고 가벼우면서도 소비 전력이 우수한 대용량 메모리 장치에 대한 수 요가 증가하고 있는 추세이다. 낸드 플래시 메모리(NAND flash memory) 장치는 이와 같은 메모리 장치의 일례로, 상대적으로 작고 가벼우면서도 다른 저장 장치에 비해 높은 속도로 데이터를 처리할 수 있어 각광을 받 고 있다. 그러나, 이와 같은 낸드 플래시 메모리는 반복 기록 동작을 1만 회 정도만 할 수 있고, 또한 미세화를 위해 소자의 집적도를 높이면 소자 간의 간섭이 증가하여 기록된 데이터의 신뢰성이 낮아지는 것과 같은 문제점 이 존재하였다. 선행기술문헌 특허문헌 (특허문헌 0001) 미합중국 공개공보 US 2018/0190833 A1 (2018.06.05)"}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "(특허문헌 0002) 대한민국 등록특허 제1385735호 (2014.04.21. 공고) 발명의 내용"}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "채널 및 게이트 산화물 계면에 발생될 수 있는 계면 포획을 감소시킬 수 있는 반도체 소자 및 이를 이용한 메모 리 장치를 제공하는 것을 해결하고자 하는 과제로 한다."}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 반도체 소자 및 이를 이용한 메모리 장치가 제공된다. 반도체 소자는 게이트 산화층, 상기 게이트 산화층의 극성에 따라서 전하의 양과 극성이 조절되는 채널 및 상기 게이트 산화층 및 상기 채널 사이에 배치된 패시베이션 층을 포함하는 것일 수 있다. 메모리 장치는 게이트 산화층, 상기 게이트 산화층의 극성에 따라서 전하의 양과 극성이 조절되는 채널 및 상기 게이트 산화층 및 상기 채널 사이에 배치된 패시베이션 층을 포함할 수 있다."}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상술한 반도체 소자 및 이를 이용한 메모리 장치에 의하면, 채널 및 게이트 산화물 계면에 발생될 수 있는 계면 포획을 감소시킬 수 있는 효과를 얻을 수 있다. 또한, 강유전체 물질에 의해 발생되는 채널 전하의 극성이 계면 포획에 의해 상쇄되어 성능이 저하되는 문제점 을 해결할 수 있는 효과도 얻을 수 있다. 또한, 2차원 물질이 보유하는 우수한 전기적 특성을 가지면서도 미세화의 강점을 유지할 수 있는 강유전체를 포 함하는 트랜지스터의 제작을 가능하게 하는 효과를 얻을 수 있다. 또한, 반복 기록 동작 회수를 비약적으로 향상시키면서도 얇은 두께를 가져 미세화에 용이한 메모리 소자나 메 모리 장치의 구현이 가능해지는 효과도 얻을 수 있다. 또한, 채널에 존재하는 전하의 산란(scattering)을 감소시키고 인접 메모리 셀 간의 간섭 현상을 방지 또는 최 소화함으로써 동작의 안정성을 확보하며 데이터 신뢰성을 증진할 수 있는 소자 및 장치를 제작할 수 있는 효과 도 얻을 수 있다."}
{"patent_id": "10-2019-0152646", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 명세서 전체에서 동일 참조 부호는 특별한 사정이 없는 한 동일 구성요소를 지칭한다. 이하에서 사용되는 '부'가 부가된 용어는, 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예에 따라 하나의 '부'가 하나의 물 리적 또는 논리적 부품으로 구현되거나, 복수의 '부'가 하나의 물리적 또는 논리적 부품으로 구현되거나, 하나 의 '부'가 복수의 물리적 또는 논리적 부품들로 구현되는 것도 가능하다. 명세서 전체에서 어떤 부분이 다른 부분과 '연결되어 있다'고 할 때, 이는 어떤 부분과 다른 부분에 따라서 물 리적 연결을 의미할 수도 있고, 또는 전기적으로 연결된 것을 의미할 수도 있다. 또한, 어떤 부분이 다른 부분 을 '포함한다'고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 부분 이외의 또 다른 부분을 제외하는 것이 아니며, 설계자의 선택에 따라서 또 다른 부분을 더 포함할 수 있음을 의미한다. '제1' 이나 '제2' 등의 용어는 하나의 부분을 다른 부분으로부터 구별하기 위해 사용되는 것으로, 특별한 기재 가 없는 이상 이들이 순차적인 표현을 의미하는 것은 아니다. 또한 단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함할 수 있다. 이하, 도 1 내지 도 8을 참조하여 반도체 소자 및 이를 이용한 메모리 장치의 일 실시예를 설명한다. 도 1은 반도체 소자의 일 실시예에 대한 단면도이다. 도 1에 도시된 바를 참조하면, 반도체 소자는 게이트 산화층과, 채널과, 게이트 산화층 및 채널 사이에 배치된 패시베이션 층(150, passivation layer)을 포함할 수 있다. 또한, 필요에 따라, 반도 체 소자는 채널과 전기적으로 연결되어 설치되는 소스 및 채널과 전기적으로 연결되되 소 스와 이격되어 설치되는 드레인과, 게이트 산화층에 전압 및/또는 전류를 인가하는 게이트(13 3)를 더 포함할 수도 있다. 게이트 산화층은 전기적 신호에 따라서 분극되고, 전기적 신호의 극성에 대응하여 소정의 극성을 나타낸다. 게이트 산화층은 전기적 신호의 인가가 중단된 경우에도 전기적 분극을 유지하도록 마련될 수도 있다. 일 실시예에 따르면, 게이트 산화층은 적어도 하나의 유전체를 이용하여 구현될 수 있으며, 보다 구 체적으로는 적어도 하나의 강유전체 물질을 이용하여 구현된 것일 수 있다. 게이트 산화층으로 이용되는 강유전체는, 예를 들어, 티탄산 지르콘산 납(PZT: PbZrTiO3), 탄탈산 스트론튬비스무스(STB: SrBi2Ta2O9), 비스 무스철산화물(BFO: BiFeO3), 이산화하프늄(HfO2) 및 지르콘산하프늄(HZO: Hf0.5Zr0.5O2) 중 적어도 하나를 포 함할 수 있으나, 이에 한정되는 것은 아니다. 게이트 산화층의 일 면 방향에는 패시베이션 층이 형성될 수 있다. 패시베이션 층은 게이 트 산화층에 직접 접하여 형성될 수도 있고, 또는 근접하게 이격되어 형성될 수도 있다. 실시예에 따라서, 게이트 산화층과 패시베이션 층 사이에는 적어도 하나의 다른 물질(미도시)이 더 추가되는 것도 가능 하며, 적어도 하나의 다른 물질은 층의 형태로 형성된 것일 수도 있다. 또한, 게이트 산화층의 타 면(11 4)에는 게이트 산화층에 전기적 신호(전압 및/또는 전류)를 인가하기 위한 게이트가 더 형성되어 있 을 수 있다. 여기서, 게이트 산화층의 타면은 상술한 일 면에 대향하는 면을 포함할 수 있다. 게이트는 게이트 산화층에 직접 접하여 형성될 수도 있고, 또는 근접하게 이격되어 형성될 수도 있다. 도 2는 종래의 그래핀을 이용한 반도체 소자를 도시한 제1 도이고, 도 3은 종래의 그래핀을 이용한 반도체 소자 를 도시한 제2 도이다. 패시베이션 층은 게이트 산화층 및 채널의 사이에 배치되어, 채널의 전자가 게이트 산화층과 채널 사이의 계면에 포획되는 것(이하 계면 포획이라 함)을 감소시키거나 차단하도록 마련 된다. 구체적으로, 도 2에 도시된 바를 참조하면, 종래의 2차원 물질을 이용하는 반도체 소자는 게이트 산화층 과, 게이트 산화층과 직접 접하여 설치되고 2차원 물질로 제작된 채널과, 채널에 서로 이 격되어 설치된 소스 및 드레인과, 강유전체에 설치된 게이트로 이루어져 있다. 종래의 반 도체 소자의 게이트에 양의 펄스 신호(p1)가 인가되면, 채널 내의 전자는 게이트 산화층 및 채널이 접하여 형성된 계면에 상대적으로 더 포획되고, 반대로 게이트에 음의 펄스 신 호(p2)가 인가되면, 도 2에 도시된 바와 같이, 채널 내의 전자가 계면에 상대적으로 덜 포획되게 된다. 따라서, 종래의 반도체 소자에 양의 펄스 신호(p1)가 인가되면, 채널 내에는 흐르는 전자 의 수가 감소하여 전류가 감소하게 되고(depression), 반대로 음의 펄스 신호(p2)가 인가되면, 도 3에 도 시된 바와 같이, 채널 내에 흐르는 전자의 수가 증가하여 전류가 증가하게 된다(potentation). 이러 한 반도체 소자의 동작 특성은 종래의 강유전체 장 효과 트랜지스터(FeFET: ferroelectric field-effect transistor)의 동작 특성과는 상이하다. 강유전체 장 효과 트랜지스터는 게이트에 양의 펄스를 인가하면 채널에 서 흐르는 전류가 증가하고, 음의 펄스를 인가하면 채널에서 흐르는 전류가 감소한다. 다시 말해서, 펄스 인가 에 따른 종래의 반도체 소자에 흐르는 전하의 움직임은 강유전체 장 효과 트랜지스터의 전하의 움직임과 반대로 변화하게 된다. 따라서, 종래의 반도체 소자가 강유전체 장 효과 트랜지스터이고, 소자의 채 널을 2차원 물질을 이용하여 구현하는 경우, 양자 각각에 기인한 채널 전하의 극성은 서로 반대 방향 으로 형성되므로, 상쇄되어 그 성능이 저하되는 문제점이 있다. 예를 들어, 계면 포획에 따른 극성의 상쇄는 소 자의 기억 특성을 저하하는 문제점이 존재한다. 패시베이션 층은 이와 같이 종래의 반도체 소자에 발생될 수 있는 전자의 계면 포획을 감소시키거나 차단함으로써, 계면 포획에 따른 특성 저하를 방지할 수 있게 한다. 일 실시예에 의하면, 패시베이션 층은 절연 물질을 이용하여 구현될 수 있으며, 절연 물질은 고분자 절연 물질 및 2차원 절연 물질 중 적어도 하나를 포함할 수 있다. 고분자 절연 물질은, 예를 들어, 3-아미노프로필트 리에톡시실란(APTES) 및 트리페닐포스핀(PPh3) 중 적어도 하나를 포함할 수 있다. 또한, 2차원 절연 물질은, 예 를 들어, 육방정 질화붕소(h-BN)를 포함할 수 있다. 그러나, 고분자 절연 물질이나 2차원 절연 물질은 이에 한 정되는 것은 아니며, 계면 포획을 차단할 수 있는 적어도 하나의 물질이 패시베이션 층을 구현하기 위해 이용될 수 있다. 일 실시예에 의하면, 패시베이션 층은, 도 1에 도시된 바와 같이, 일 면에는 채널이 형성되고 타 면에는 게이트 산화층이 형성되어, 반도체 소자가 채널, 패시베이션 층 및 게이트 산화층이 순차적으로 적층된 구조를 가지도록 마련될 수도 있다. 이 경우, 채널과 게이트 산화층 은 패시베이션 층을 중심으로 서로 대향하여 배치되게 된다. 그러나, 반도체 소자의 이와 같은 구조는 예시적인 것으로, 채널과 게이트 산화층은 반드시 패시베이션 층의 양 면(152, 154) 각 각에 대향하여 배치될 필요는 없다. 채널, 패시베이션 층 및 게이트 산화층은 패시베이션 층 을 게이트 산화층과 채널 사이에 위치시킬 수 있는 적어도 하나의 다른 구조를 기반으로 구현되 는 것도 가능하다. 채널은 패시베이션 층의 일 면에 형성되되, 패시베이션 층에 직접 접하여 형성될 수도 있 고 또는 근접하게 이격되어 형성될 수도 있다. 실시예에 따라서, 패시베이션 층과 채널 사이에 적어 도 하나의 다른 층(미도시)이 더 형성될 수도 있으며, 적어도 하나의 다른 층은 채널 및 패시베이션 층 을 이루는 물질과 상이한 물질로 이루어진 것일 수도 있다. 채널은 내측에 적어도 하나의 전자를 포함하며, 전자의 흐름에 따라 소스 및 드레인 사이 에서는 전류가 흐르게 된다. 다시 말해서, 채널은 소스 및 드레인을 전기적으로 연결할 수 있다. 채널에 흐르는 전류의 크기는 게이트에 인가되고 있거나 또는 인가되었던 전기적 신호의 극성 에 따라 상이해질 수 있다. 도 4는 반도체 소자의 동작의 일례를 설명하기 위한 제1 도이고, 도 5는 반도체 소자의 동작의 일례를 설명하기 위한 제2 도이다. 도 6은 반도체 소자의 동작의 일례를 설명하기 위한 제3 도이다. 구체적으로, 도 4에 도시된 바와 같이 게이트에 전기적 신호가 입력되지 않은 경우, 게이트 산화층에 는 특정한 방향의 극성이 발생되지 않는다. 이에 따라 채널의 전류는 변화하지 않는다. 만약 도 5에 도시 된 바와 같이 양의 펄스가 게이트를 통해 게이트 산화층에 인가되거나 또는 도 6에 도시된 바와 같이 음의 펄스가 게이트를 통해 게이트 산화층에 인가되면, 이에 응하여 게이트 산화층의 극성이 변 화하게 된다. 즉, 양의 펄스가 인가된 경우에서의 게이트 산화층의 극성은, 음의 펄스가 인가된 경우에서 의 게이트 산화층의 극성과 사로 반대 방향을 향하게 된다. 게이트 산화층의 극성의 변화에 대응하여 채널에 존재하는 전자(122, 123)의 양도 변화하게 된다. 다시 말해서, 게이트에 인가되는 펄스 신호 의 극성에 따라서 채널의 극성과 전하량을 조절할 수 있게 된다. 보다 구체적으로 게이트로 양의 펄 스가 인가된 경우에는 채널 내에 전자가 증가하여 채널을 통해 흐르는 전류의 세기가 상대적으로 증가하게 되고(potentation), 반대로 음의 펄스가 인가된 경우에는 채널에 전자가 감소하여 채널 을 통해 흐르는 전류의 세기가 상대적으로 감소하게 된다(depression). 따라서, 드레인에서 측정되는 전류의 양은 게이트에 인가되는 펄스 신호의 극성에 따라 상이하게 변화하게 된다. 이와 같은 원리를 이용 하면, 전기적 신호(데이터를 포함할 수 있다)를 기록하거나 또는 독출할 수 있게 된다. 한편, 상술한 패시베이 션 층의 존재로 인하여, 채널이 다른 층, 일례로 패시베이션 층과 접하는 계면에는 전자의 계면 포섭이 발생하지 않거나 또는 상대적으로 감소하여 발생하게 된다. 그러므로 계면 포섭에 따른 채널 의 극성 변화나 전류의 변화 등은 발생하지 않거나 또는 상대적으로 덜 발생하게 되고, 이에 따라 신호를 보다 안정적이면서 정확하게 저장할 수 있게 된다. 일 실시예에 의하면, 채널은 2차원 물질을 이용하여 구현된 것일 수 있다. 2차원 물질은 그 구조가 층 간 에 판데르발스(van der Waals) 결합을 이루도록 형성되어 있어, 특유의 전기적 특성을 가지고 있다. 또한, 2차 원 물질은 박막의 형태를 가지기 때문에 미세화에 유리하며, 광에 반응하여 전하가 생성되는 광 특성도 가지고 있다. 2차원 물질은, 예를 들어, 탄소 원자들이 2차원 평면 구조로 이루고 있는 탄소 동소체인 그래핀 (graphene)을 포함할 수도 있고, 적어도 하나의 전이금속 칼코겐 화합물을 포함할 수도 있으며, 및/또는 그래핀 및 전이금속 칼코겐 화합물을 조합하여 형성된 화합물을 포함할 수도 있다. 여기서, 전이금속 칼코겐 화합물은, 예를 들어, 이황화 텅스텐(WS2), 텅스텐 디셀레나이드(WSe2), 이황화 몰리브덴(MoS2), 몰리브덴 디셀레나이드 (MoSe2), 레늄 디셀레나이드(ReS2) 및 이황화 레늄(ReS2) 중 적어도 하나를 포함 가능하다. 상술한 반도체 소자는, 이와 같은 2차원 물질을 채널로 이용하므로, 미세화의 장점을 유지하면서도 상대적으로 우수한 전기적 특성을 나타낼 수 있게 된다. 또한, 2차원 물질의 광 특성을 이용하여, 상술한 반도 체 소자는 광 신호만을 이용하거나 또는 광 신호를 더 이용하여 정보를 기록하는 광 기억 소자로도 이용될 수 있게 된다. 실시예에 따라서, 채널은 2차원 물질 이외의 다른 물질을 포함할 수도 있으며, 보다 구체적 으로 2차원 물질 대신에 강유전체 물질과 접했을 때 계면 포획이 발생할 수 있는 적어도 하나의 물질을 이용하 여 구현될 수도 있다. 소스 및 드레인 중 적어도 하나는 금속 소재로 구현될 수 있으며, 실시예에 따라 패시베이션 층(15 0)에 직접 접하여 설치되거나 또는 근접 이격되어 설치될 수도 있다. 또한, 필요에 따라, 소스 및 패시베 이션 층 사이 및/또는 드레인 및 패시베이션 층 사이에는 적어도 하나의 다른 물질로 이루어진 층(미도시)이 더 추가되는 것도 가능하다. 이하 상술한 반도체 소자의 성능을 종래의 반도체 소자와 비교하여 설명하도록 한다. 도 7은 종래의 반도체 소자에 대한 게이트 전압 및 드레인 전류 간의 상관 관계를 나타낸 그래프 도면이고, 도 8은 일 실시예에 따른 반도체 소자에 대한 게이트 전압 및 드레인 전류 간의 상관 관계의 일례를 도시한 그래프 도면이다. 도 7 및 도 8에서 x축은 게이트(133, 333)에 인가된 전압의 크기를 나타내고, y축은 드레인(132, 332)에서 측정된 전류의 크기를 나타낸다. 도 7 및 도 8에 도시된 바를 참조하면, 종래의 소자 및 상술한 반도체 소자 모두 전압에 따른 전류의 변화는 대체적으로 유사한 형태를 가지게 된다. 그러나, 종래 소자는 기억 윈도우(MW, Memory window, 메 모리 윈도우로 지칭 가능함)가 대략 1V 정도의 크기로 나타나는 반면에, 상술한 반도체 소자는 기억 윈도 우가 대략 4V 정도의 크기로 나타나게 된다. 다시 말해서, 패시베이션 층의 추가 및 이에 기인한 계면 포 획의 감소에 따라 반도체 소자의 기억 윈도우가 증가하게 됨을 알 수 있다. 따라서, 반도체 소자는 큰 기억 윈도우를 확보할 수 있게 되고, 이에 따라 소자 동작(예를 들어, 기억 동작 등)의 신뢰성을 보다 개선 할 수 있게 되고, 동작 특성(예를 들어, 기억 특성)을 강화할 수 있게 된다. 상술한 반도체 소자는, 데이터의 일시적 또는 비일시적 기억을 위한 메모리 장치의 제작을 위해 이용될 수 있다. 특히 상술한 반도체 소자는 집적 설치되어도 데이터의 신뢰성이 약화되지 않으므로, 소형의 대용량 저장 장치의 제작에 이용될 수도 있다. 반도체 소자는 비휘발성 메모리 장치의 제작을 위해 이용될 수도 있다. 구체적으로 예를 들어, 메모리 장치는 다수의 반도체 소자를 소정의 패턴에 따라 또는 임의적으로 배치 또는 배열하여 제작될 수 있으며, 이 경우 전기적 신호가 메모리 장치 내의 각각의 반도체 소자에 인 가되면, 반도체 소자는 1 또는 0을 기록함으로써 소정의 데이터를 높은 신뢰성으로 기록할 수 있게 된다. 반도체 소자를 포함하는 메모리 장치는 주기억장치 및/또는 보조기억장치로 이용될 수도 있고, 또는 이들 의 제작을 위한 부품으로 이용될 수도 있다. 상술한 반도체 소자를 이용한 메모리 장치는 다양한 전자 장치에 설치될 수도 있다. 전자 장치는, 예를 들 어, 데스크톱 컴퓨터, 랩톱 컴퓨터, 서버용 컴퓨터 장치, 셀룰러 폰, 스마트 폰, 태블릿 피씨, 인공지능 음향 재생 장치, 스마트 시계, 두부 장착형 디스플레이(HMD, Head Mounted Display) 장치, 디지털 텔레비전, 셋톱 박 스, 내비게이션 장치, 휴대용 게임기, 개인용 디지털 보조기(PDA, Personal Digital Assistant), 전자 광고판, 로봇, 차량, 가전기기(냉장고, 로봇 청소기 또는 전기 오븐 등), 공작 기계 및/또는 건설 장비 등 메모리 장치 를 필요로 하는 적어도 하나의 장치를 포함 가능하다. 또한, 상술한 반도체 소자는, 데이터의 연산 처리 및/또는 제어를 수행하기 위한 프로세서에 의해 이용되 거나 및/또는 프로세서에 포함될 수도 있다. 여기서, 프로세서는, 예를 들어, 중앙 처리 장치(CPU, Central Processing Unit), 마이크로 컨트롤러 유닛(MCU, Micro Controller Unit), 애플리케이션 프로세서(AP, Application Processor), 전자 제어 유닛(ECU, Electronic Controlling Unit), 마이컴(Micom, Micro Processor) 및/또는 각종 연산 처리 및 제어 신호의 생성이 가능한 적어도 하나의 전자 장치 등을 포함할 수 있 다. 이상 반도체 소자 및 이를 이용한 메모리 장치의 여러 실시예에 대해 설명하였으나, 반도체 소자 및 이를 이용 한 메모리 장치는 오직 상술한 실시예에 한정되는 것은 아니다. 해당 기술 분야에서 통상의 지식을 가진 자가 상술한 실시예를 기초로 수정 및 변형하여 구현 가능한 다양한 장치 역시 상술한 반도체 소자 및 이를 이용한 메모리 장치의 일례가 될 수 있다. 예를 들어, 설명된 시스템, 구조, 장치, 회로 등의 구성 요소들이 설명된 방 법과 다른 형태로 결합 또는 조합되거나 또는 적어도 하나의 구성 요소가 다른 구성 요소 또는 균등물에 의하여 대치되거나 또는 치환되더라도 상술한 반도체 소자 및 이를 이용한 메모리 장치의 일 실시예가 될 수 있다."}
{"patent_id": "10-2019-0152646", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다. 도 1은 반도체 소자의 일 실시예에 대한 단면도이다. 도 2는 종래의 그래핀을 이용한 반도체 소자를 도시한 제1 도이다. 도 3은 종래의 그래핀을 이용한 반도체 소자를 도시한 제2 도이다. 도 4는 반도체 소자의 동작의 일례를 설명하기 위한 제1 도이다. 도 5는 반도체 소자의 동작의 일례를 설명하기 위한 제2 도이다. 도 6은 반도체 소자의 동작의 일례를 설명하기 위한 제3 도이다. 도 7은 종래의 반도체 소자에 대한 게이트 전압 및 드레인 전류 간의 상관 관계를 나타낸 그래프 도면이다. 도 8은 일 실시예에 따른 반도체 소자에 대한 게이트 전압 및 드레인 전류 간의 상관 관계의 일례를 도시한 그 래프 도면이다."}
