<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	ControlTest	</className>
<METHOD>
	<methodName>	controlTest	</methodName>
	<totalPhaseNum>67	</totalPhaseNum>
	<totalStageNum>30	</totalStageNum>
	<totalStepNum>140	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>int&nbsp;k&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1156300965	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_i_1	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1370797052	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	1	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	781487948	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	781487948	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	457956984	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_j_2	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	301639240	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	2	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1589299760	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1589299760	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	959464934	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_k_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	272440415	</componentID>
					<variableName>	k	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	470919501	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	470919501	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;+=&nbsp;1<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1266814112	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_i_1	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1370797052	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	1	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1191904026	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp1	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1191904026	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	603505766	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_i_1	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1370797052	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	1	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	556144381	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	556144381	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	38	</stepNum>
				<minCriticalPath>	37	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;%&nbsp;2&nbsp;==&nbsp;1<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1269779723	</nodeID>
					<startStep>	37	</startStep>
					<endStep>	37	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp2	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	37	</fastestStepForAlap>
					<componentID>	1269779723	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Binary>
							<nodeID>	859655531	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	37	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp3	</destSignalName>
							<priority>	37	</priority>
							<minPathToEnd>	37	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1642804222	</componentID>
							<op>	%	</op>
							<ipcore>	DivInt_inst_0	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	413309675	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_i_1	</destSignalName>
									<priority>	37	</priority>
									<minPathToEnd>	37	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1370797052	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	1	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1533593327	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp4	</destSignalName>
									<priority>	37	</priority>
									<minPathToEnd>	37	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1533593327	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp4&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1004315595	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intOne	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	1004315595	</componentID>
							<type>	int	</type>
							<value>	1	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	310739745	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_j_2	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	301639240	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	2	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	2070148358	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2070148358	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	11	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--j&nbsp;&lt;&nbsp;11<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1600887859	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp5	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1600887859	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	299632950	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_j_2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	301639240	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	81838435	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp6	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	81838435	</componentID>
							<type>	int	</type>
							<value>	11	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp6&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	14	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--k&nbsp;=&nbsp;-2<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1069042965	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_k_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	272440415	</componentID>
					<variableName>	k	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1556921953	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1556921953	</componentID>
							<type>	int	</type>
							<value>	-2	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'shfffffffe&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	16	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--k&nbsp;&lt;&nbsp;9<br>-->	</exprInStage>
				<Binary>
					<nodeID>	99025376	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp9	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	99025376	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	19668007	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_k_3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	272440415	</componentID>
							<variableName>	k	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1995195658	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp10	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1995195658	</componentID>
							<type>	int	</type>
							<value>	9	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	18	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--++k<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	296276101	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_k_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	272440415	</componentID>
					<variableName>	k	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1645335761	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp11	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1645335761	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	11212708	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_k_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	272440415	</componentID>
									<variableName>	k	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1620906067	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1620906067	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	20	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--k&nbsp;&lt;&nbsp;4&nbsp;&amp;&amp;&nbsp;j&nbsp;&lt;&nbsp;5<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1738205874	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp12	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1738205874	</componentID>
					<op>	AND	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Binary>
							<nodeID>	1806074177	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp13	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1806074177	</componentID>
							<op>	LT	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	7342494	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_k_3	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	272440415	</componentID>
									<variableName>	k	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	902403701	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp14	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	902403701	</componentID>
									<type>	int	</type>
									<value>	4	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</leftNode>

					<rightNode>
						<Binary>
							<nodeID>	1169487593	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1169487593	</componentID>
							<op>	LT	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1807638207	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_j_2	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	301639240	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	2	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	524190940	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	524190940	</componentID>
									<type>	int	</type>
									<value>	5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp16&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&amp;&amp;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	22	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;32<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1099208586	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	237119412	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp17	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	237119412	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1683792299	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2105152774	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp18	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	2105152774	</componentID>
									<type>	int	</type>
									<value>	32	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp18&nbsp;=&nbsp;32'sh00000020&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	24	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--k&nbsp;==&nbsp;-2&nbsp;||&nbsp;j&nbsp;==&nbsp;10<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1509588293	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp19	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1509588293	</componentID>
					<op>	||	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Binary>
							<nodeID>	1278634793	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp20	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1278634793	</componentID>
							<op>	==	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	146110422	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_k_3	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	272440415	</componentID>
									<variableName>	k	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1104054033	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp21	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1104054033	</componentID>
									<type>	int	</type>
									<value>	-2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp21&nbsp;=&nbsp;32'shfffffffe&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</leftNode>

					<rightNode>
						<Binary>
							<nodeID>	1577422551	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp22	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1577422551	</componentID>
							<op>	==	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1055192442	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_j_2	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	301639240	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	2	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	699415768	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp23	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	699415768	</componentID>
									<type>	int	</type>
									<value>	10	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp23&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;||&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	26	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;1000<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1902812745	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	247334091	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp24	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	247334091	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1563210492	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	563801646	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp25	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	563801646	</componentID>
									<type>	int	</type>
									<value>	1000	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp25&nbsp;=&nbsp;32'sh000003e8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	28	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&gt;&nbsp;10<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1116413758	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp26	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1116413758	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Literal>
							<nodeID>	1001406867	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp27	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1001406867	</componentID>
							<type>	int	</type>
							<value>	10	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp27&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	815872130	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_i_1	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1370797052	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	30	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;i&nbsp;+&nbsp;k<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	679802815	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	832909665	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp28	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	832909665	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1414328509	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	122762120	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp29	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	122762120	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1678649720	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_controlTest_i_1	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1370797052	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	1	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1573173401	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_controlTest_k_3	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	272440415	</componentID>
											<variableName>	k	</variableName>
											<type>	int	</type>
											<variableID>	3	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	31	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;k&nbsp;+&nbsp;j<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	506688743	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1145043246	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp30	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1145043246	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1140874755	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	1948006869	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp31	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1948006869	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<VariableAccess>
											<nodeID>	1763248768	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_controlTest_k_3	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	272440415	</componentID>
											<variableName>	k	</variableName>
											<type>	int	</type>
											<variableID>	3	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_k_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</leftNode>

									<rightNode>
										<VariableAccess>
											<nodeID>	1795198823	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_controlTest_j_2	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	301639240	</componentID>
											<variableName>	j	</variableName>
											<type>	int	</type>
											<variableID>	2	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	33	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--j&nbsp;==&nbsp;10<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1908861458	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp32	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1908861458	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	976322073	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_j_2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	301639240	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	122534184	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	122534184	</componentID>
							<type>	int	</type>
							<value>	10	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp33&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	35	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--++ret<br>++j<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	2142696662	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1149521691	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1149521691	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1248172225	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1410321679	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1410321679	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1499447014	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_j_2	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	301639240	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	2	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	485366753	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	485366753	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1416126365	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_j_2	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	301639240	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	2	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	274556854	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	274556854	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	37	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--j&nbsp;&lt;&nbsp;13<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1682171422	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp36	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1682171422	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	632876799	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_j_2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	301639240	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	273857202	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp37	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	273857202	</componentID>
							<type>	int	</type>
							<value>	13	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp37&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	40	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--j&nbsp;&gt;&nbsp;5<br>-->	</exprInStage>
				<Binary>
					<nodeID>	660538493	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp38	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	660538493	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Literal>
							<nodeID>	1327480508	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp39	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1327480508	</componentID>
							<type>	int	</type>
							<value>	5	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp39&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	757289273	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_j_2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	301639240	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	42	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;33<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1772719189	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2050774692	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2050774692	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	257714094	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2073745506	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp41	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	2073745506	</componentID>
									<type>	int	</type>
									<value>	33	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp41&nbsp;=&nbsp;32'sh00000021&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	44	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	38	</stepNum>
				<minCriticalPath>	37	</minCriticalPath>
				<exprInStage>	<!--j&nbsp;%&nbsp;5<br>-->	</exprInStage>
				<Binary>
					<nodeID>	2108016148	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	37	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp42	</destSignalName>
					<priority>	37	</priority>
					<minPathToEnd>	37	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1928612179	</componentID>
					<op>	%	</op>
					<ipcore>	DivInt_inst_1	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	66724635	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_j_2	</destSignalName>
							<priority>	37	</priority>
							<minPathToEnd>	37	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	301639240	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	454476711	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp43	</destSignalName>
							<priority>	37	</priority>
							<minPathToEnd>	37	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	454476711	</componentID>
							<type>	int	</type>
							<value>	5	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp43&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	46	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;3<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1938233045	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	703345972	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp44	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	703345972	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1385758316	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	979865297	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp45	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	979865297	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp45&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	49	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;41<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1691441483	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1815969442	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp46	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1815969442	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	960820530	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1581105917	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp47	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1581105917	</componentID>
									<type>	int	</type>
									<value>	41	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp47&nbsp;=&nbsp;32'sh00000029&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	54	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;133<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	684499041	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	305485108	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp48	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	305485108	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1802293826	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	895492647	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp49	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	895492647	</componentID>
									<type>	int	</type>
									<value>	133	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000085&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	55	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--++j<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	979519953	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_controlTest_j_2	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	301639240	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	2	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	182212169	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp50	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	182212169	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	128243761	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_j_2	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	301639240	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	2	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1466793186	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1466793186	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_j_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	57	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&gt;&nbsp;16<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1428293189	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp51	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1428293189	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Literal>
							<nodeID>	751421357	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp52	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	751421357	</componentID>
							<type>	int	</type>
							<value>	16	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp52&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1934902739	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_controlTest_i_1	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1370797052	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	60	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	38	</stepNum>
				<minCriticalPath>	37	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;%&nbsp;3&nbsp;==&nbsp;0<br>-->	</exprInStage>
				<Binary>
					<nodeID>	565467852	</nodeID>
					<startStep>	37	</startStep>
					<endStep>	37	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp53	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	37	</fastestStepForAlap>
					<componentID>	565467852	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Binary>
							<nodeID>	242191230	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	37	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp54	</destSignalName>
							<priority>	37	</priority>
							<minPathToEnd>	37	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1928612179	</componentID>
							<op>	%	</op>
							<ipcore>	DivInt_inst_1	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1203050589	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_controlTest_i_1	</destSignalName>
									<priority>	37	</priority>
									<minPathToEnd>	37	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1370797052	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	1	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_controlTest_i_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1112712818	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp55	</destSignalName>
									<priority>	37	</priority>
									<minPathToEnd>	37	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1112712818	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp55&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1076734050	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	1076734050	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	63	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+=&nbsp;200<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1971968728	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_ret_0	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1744373408	</componentID>
					<variableName>	ret	</variableName>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	763287345	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp56	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	763287345	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1650583884	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	169586442	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp57	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	169586442	</componentID>
									<type>	int	</type>
									<value>	200	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp57&nbsp;=&nbsp;32'sh000000c8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	65	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--ret&nbsp;+&nbsp;1<br>-->	</exprInStage>
				<Cast>
					<nodeID>	528531125	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp58	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	528531125	</componentID>
					<castType>	int	</castType>
					<ipcore>	notUsed	</ipcore>
					<srcNode>
						<Binary>
							<nodeID>	1030253883	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp59	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1030253883	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	316365820	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_ret_0	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1744373408	</componentID>
									<variableName>	ret	</variableName>
									<type>	int	</type>
									<variableID>	0	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_ret_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2138310415	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	2138310415	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp58&nbsp;=&nbsp;w_sys_tmp59&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Cast>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>public&nbsp;int&nbsp;controlTest()&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i&nbsp;=&nbsp;0;<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;j&nbsp;=&nbsp;0;<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;k&nbsp;=&nbsp;0;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(;&nbsp;;&nbsp;i&nbsp;+=&nbsp;1)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(i&nbsp;%&nbsp;2&nbsp;==&nbsp;1)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(j&nbsp;=&nbsp;0;&nbsp;j&nbsp;&lt;&nbsp;11;&nbsp;++j)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;k&nbsp;=&nbsp;-2;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;while&nbsp;(k&nbsp;&lt;&nbsp;9)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;++k;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(k&nbsp;&lt;&nbsp;4&nbsp;&amp;&amp;&nbsp;j&nbsp;&lt;&nbsp;5)&nbsp;ret&nbsp;+=&nbsp;32;&nbsp;else&nbsp;if&nbsp;(k&nbsp;==&nbsp;-2&nbsp;||&nbsp;j&nbsp;==&nbsp;10)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;1000;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}&nbsp;else&nbsp;if&nbsp;(i&nbsp;&gt;&nbsp;10)&nbsp;ret&nbsp;+=&nbsp;i&nbsp;+&nbsp;k;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;k&nbsp;+&nbsp;j;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(j&nbsp;==&nbsp;10)&nbsp;break;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;++ret;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}&nbsp;else&nbsp;do&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(j&nbsp;&gt;&nbsp;5)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;33;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;switch&nbsp;(j&nbsp;%&nbsp;5)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;case&nbsp;1:&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;3;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;break;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;case&nbsp;2:&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;41;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;break;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;case&nbsp;3:&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;default:&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;133;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;++j;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;while&nbsp;(j&nbsp;&lt;&nbsp;13);<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(i&nbsp;&gt;&nbsp;16)&nbsp;break;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(i&nbsp;%&nbsp;3&nbsp;==&nbsp;0)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;continue;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ret&nbsp;+=&nbsp;200;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;ret&nbsp;+&nbsp;1;<br>}--></exprInMethod>
</METHOD>

	</CLASS>
