//
//  Configuration ROM Data
//
//
// TLP #1 - CfgWr to Command Reg - Enable Bus Master, Memory Space, I/O Space
//          Reg Num 1, write data : 111
//
   00000000000000010000000000010001    
   00000000000000000000000000000111
//
// TLP #2 - CfgWr to BAR0 - assign base address 
//          Reg Num 4, Dword count 1, Write data : h0000_0000
//
   00000000000000010000000001001111
   00000000000000000000000000000000
//
// TLP #3 - CfgWr to BAR1 - write second half of 64-bit BAR 
//          Reg Num 4, Dword count 1, Write data : h0000_0010
//
   00000000000000010000000001011111  
   00000000000000000000000000010000 
//
// TLP #4 - MemWr to AQA (Admin Queue Attribute)
//          offset 0x24, Dword count 1, Write data : 0x000f000f
//
   00000000000001110000000000100100 
   00000000000011110000000000001111 
//
// TLP #5 - MemWr offset 0x28, ASQ, 0xFFFF F100, Dword 1
//
   00000000000001110000000000101000 
   11111111111111111111111100000000 
//
// TLP #6 - MemWr offset 0x2C, ASQ2, 0x0000 0000, Dword 1
//
   00000000000001110000000000101100 
   00000000000000000000000000000000 
//
// TLP #7 - MemWr offset 0x30, ACQ, 0xFFFF F200, Dword 1
//
   00000000000001110000000000110000 
   00000000000000000000000000000000 
//
// TLP #8 - MemWr offset 0x34, ACQ2, 0x0000 0000, Dword 1
//
   00000000000001110000000000110100 
   00000000000000000000000000000000
//
// TLP #9 - MemWr 0x0000_0001 at CC.EN (0x14), Dword 1 
//
   00000000000001110000000000010100
   00000000000000000000000000000001
//
// TLP #10 - MemRd CSTS.RDY (0x1c), Dword 1
//
   00000000000001100000000000011100
   00000000000000000000000000000000  // Data unused
//
// TLP #11 - MemRd offset 0x00, CAP, Dword 2
//
   00000000000010100000000000000000
   00000000000000000000000000000000  // Data unused
//
// TLP #12 - MemRd offset 0x24, AQA, DWord1
//
   00000000000001100000000000100100 
   00001000000000000000100000000000 // Data unused
//
// TLP #13 - MemRd offset 0x14, CC, Dword 1
//
   00000000000001100000000000010100 
   00000000000000000000000000000000  // Data unused
//
// TLP #14 - MemRd offset 0x28, ASQ, Dword 2
//
   00000000000010100000000000101000 
   10000000000000000000000000000000 // unused
//
// TLP #15 - MemRd offset 0x30, ACQ, Dword 2
//
   00000000000010100000000000110000 
   10000000000000000000000000000000 // unused
//
// TLP #16 - MemWr offset 0x1000, ASQTDBL Dword 1
//             Write data : 0x0000_0001
//                          0xFFFF F102
//
   00000000000001110001000000000000
   00000000000000000000000000000001