+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u5|u7                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u6                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u5                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u4                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u3                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u2                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u1                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5|u0                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u5                                                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_component                                                                                                                                       ; 2     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                        ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                     ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|ws_dgrp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|ws_bwp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|ws_brp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                     ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rs_dgwp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rs_bwp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rs_brp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|fifo_ram                                                                                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|wrptr_g1p                                                                                             ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rdptr_g1p                                                                                             ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2|dcfifo_component|auto_generated                                                                                                       ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo2                                                                                                                                       ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                        ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                     ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|ws_dgrp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|ws_bwp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|ws_brp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                     ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rs_dgwp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rs_bwp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rs_brp                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|fifo_ram                                                                                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                                                                             ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                                                                             ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                      ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1|dcfifo_component|auto_generated                                                                                                       ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|read_fifo1                                                                                                                                       ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|ws_dgrp                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|ws_bwp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|ws_brp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rs_dgwp                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rs_bwp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rs_brp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|fifo_ram                                                                                             ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|wrptr_g1p                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rdptr_g1p                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2|dcfifo_component|auto_generated                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo2                                                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                       ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                      ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|ws_dgrp                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|ws_bwp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|ws_brp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rs_dgwp                                                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rs_bwp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rs_brp                                                                                               ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|fifo_ram                                                                                             ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                                                                            ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                     ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1|dcfifo_component|auto_generated                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|write_fifo1                                                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|data_path1                                                                                                                                       ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|command1                                                                                                                                         ; 37    ; 0              ; 2            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|control1                                                                                                                                         ; 32    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_pll0_inst|sdram_pll0_inst                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_pll0_inst                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                  ; 282   ; 238            ; 0            ; 238            ; 56     ; 238             ; 238           ; 238             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|bit_to_bcd1|\bcd_digits:3:digit_0                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|bit_to_bcd1|\bcd_digits:2:digit_0                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|bit_to_bcd1|\bcd_digits:1:digit_0                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|bit_to_bcd1                                                                                                                                      ; 13    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component|\shift_reg_ram_generate:1:last_line:shift_reg|ram_memory|altsyncram_component|auto_generated                                     ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component|\shift_reg_ram_generate:1:last_line:shift_reg|ram_memory                                                                         ; 41    ; 8              ; 0            ; 8              ; 16     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component|\shift_reg_ram_generate:1:last_line:shift_reg                                                                                    ; 31    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component|\shift_reg_ram_generate:0:Regular_lines:shift_reg|ram_memory|altsyncram_component|auto_generated                                 ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component|\shift_reg_ram_generate:0:Regular_lines:shift_reg|ram_memory                                                                     ; 41    ; 8              ; 0            ; 8              ; 16     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component|\shift_reg_ram_generate:0:Regular_lines:shift_reg                                                                                ; 31    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4|MF_component                                                                                                                                  ; 47    ; 5              ; 0            ; 5              ; 118    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u4                                                                                                                                               ; 47    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|frame_sync1                                                                                                                                      ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u3                                                                                                                                               ; 41    ; 0              ; 2            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|camera_conf|u0                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u0|camera_conf                                                                                                                                      ; 210   ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|rst_controller|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|rst_controller|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|rst_controller                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|irq_mapper_001                                                                                                                                ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|irq_mapper                                                                                                                                    ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_st_adapter_002                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_st_adapter_001                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_st_adapter                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_cmd_width_adapter|check_and_align_address_to_size                                                        ; 45    ; 10             ; 2            ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_cmd_width_adapter                                                                                        ; 247   ; 3              ; 4            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_cmd_width_adapter|check_and_align_address_to_size                                                      ; 45    ; 10             ; 2            ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_cmd_width_adapter                                                                                      ; 247   ; 3              ; 4            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_cmd_width_adapter|check_and_align_address_to_size                                    ; 45    ; 10             ; 2            ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_cmd_width_adapter                                                                    ; 247   ; 3              ; 4            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_rsp_width_adapter|uncompressor                                                                           ; 58    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_rsp_width_adapter                                                                                        ; 139   ; 3              ; 0            ; 3              ; 242    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_rsp_width_adapter|uncompressor                                                                         ; 58    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_rsp_width_adapter                                                                                      ; 139   ; 3              ; 0            ; 3              ; 242    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_rsp_width_adapter|uncompressor                                                       ; 58    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_rsp_width_adapter                                                                    ; 139   ; 3              ; 0            ; 3              ; 242    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_mux_001|arb|adder                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_mux_001|arb                                                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_mux_001                                                                                                                 ; 726   ; 0              ; 0            ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_mux|arb|adder                                                                                                           ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_mux|arb                                                                                                                 ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_mux                                                                                                                     ; 726   ; 0              ; 0            ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_demux_002                                                                                                               ; 245   ; 4              ; 2            ; 4              ; 483    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_demux_001                                                                                                               ; 245   ; 4              ; 2            ; 4              ; 483    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|rsp_demux                                                                                                                   ; 245   ; 4              ; 2            ; 4              ; 483    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux_002|arb|adder                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux_002|arb                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux_002                                                                                                                 ; 485   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux_001|arb|adder                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux_001|arb                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux_001                                                                                                                 ; 485   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_mux                                                                                                                     ; 485   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_demux_001                                                                                                               ; 248   ; 9              ; 2            ; 9              ; 724    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|cmd_demux                                                                                                                   ; 248   ; 9              ; 2            ; 9              ; 724    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                     ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                              ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                     ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                              ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                     ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                              ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                     ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                              ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                     ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                              ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                     ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                              ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                     ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                     ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                       ; 38    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                             ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_burst_adapter                                                                                            ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                   ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                            ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                   ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                   ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                     ; 38    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                           ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_burst_adapter                                                                                          ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 38    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_burst_adapter                                                                        ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|hps_0_h2f_axi_master_rd_limiter                                                                                             ; 486   ; 0              ; 0            ; 0              ; 486    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|hps_0_h2f_axi_master_wr_limiter                                                                                             ; 486   ; 0              ; 0            ; 0              ; 486    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_004|the_default_decode                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_004                                                                                                                  ; 133   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_003|the_default_decode                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_003                                                                                                                  ; 133   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_002|the_default_decode                                                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_002                                                                                                                  ; 133   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_001|the_default_decode                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router_001                                                                                                                  ; 241   ; 0              ; 4            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router|the_default_decode                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|router                                                                                                                      ; 241   ; 0              ; 4            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_agent_rdata_fifo                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_agent_rsp_fifo                                                                                           ; 173   ; 39             ; 0            ; 39             ; 132    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_agent|uncompressor                                                                                       ; 58    ; 1              ; 0            ; 1              ; 56     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_agent                                                                                                    ; 342   ; 39             ; 40           ; 39             ; 372    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_agent_rdata_fifo                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_agent_rsp_fifo                                                                                         ; 173   ; 39             ; 0            ; 39             ; 132    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_agent|uncompressor                                                                                     ; 58    ; 1              ; 0            ; 1              ; 56     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_agent                                                                                                  ; 342   ; 39             ; 40           ; 39             ; 372    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_agent_rsp_fifo                                                                       ; 173   ; 39             ; 0            ; 39             ; 132    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_agent|uncompressor                                                                   ; 58    ; 1              ; 0            ; 1              ; 56     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_agent                                                                                ; 342   ; 39             ; 40           ; 39             ; 372    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|hps_0_h2f_axi_master_agent|align_address_to_size                                                                            ; 49    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|hps_0_h2f_axi_master_agent                                                                                                  ; 787   ; 197            ; 335          ; 197            ; 640    ; 197             ; 197           ; 197             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_camera_0_s1_translator                                                                                               ; 113   ; 6              ; 25           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|accel_0_avalon_slave_translator                                                                                             ; 113   ; 5              ; 27           ; 5              ; 71     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2|avalon_img_writer_rgbgray_avalon_slave_translator                                                                           ; 113   ; 6              ; 26           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_2                                                                                                                             ; 381   ; 0              ; 0            ; 0              ; 276    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                           ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|avalon_st_adapter                                                                                                           ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|rsp_mux                                                                                                                     ; 226   ; 0              ; 2            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|rsp_demux                                                                                                                   ; 226   ; 1              ; 2            ; 1              ; 224    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|cmd_mux                                                                                                                     ; 226   ; 0              ; 2            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|cmd_demux                                                                                                                   ; 226   ; 1              ; 2            ; 1              ; 224    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|router_001|the_default_decode                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|router_001                                                                                                                  ; 225   ; 0              ; 2            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|router|the_default_decode                                                                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|router                                                                                                                      ; 225   ; 0              ; 3            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|hps_0_f2h_sdram1_data_agent_rsp_fifo                                                                                        ; 265   ; 39             ; 0            ; 39             ; 224    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|hps_0_f2h_sdram1_data_agent|uncompressor                                                                                    ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|hps_0_f2h_sdram1_data_agent                                                                                                 ; 716   ; 137            ; 134          ; 137            ; 771    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|avalon_img_writer_rgbgray_avalon_master_agent                                                                               ; 417   ; 31             ; 98           ; 31             ; 353    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|hps_0_f2h_sdram1_data_translator                                                                                            ; 328   ; 133            ; 4            ; 133            ; 311    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1|avalon_img_writer_rgbgray_avalon_master_translator                                                                          ; 326   ; 11             ; 0            ; 11             ; 192    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_1                                                                                                                             ; 187   ; 0              ; 0            ; 0              ; 182    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_rd_rsp_width_adapter                                                                                    ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_wr_rsp_width_adapter                                                                                    ; 239   ; 3              ; 2            ; 3              ; 126    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_rd_cmd_width_adapter|uncompressor                                                                       ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_rd_cmd_width_adapter                                                                                    ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_wr_cmd_width_adapter|uncompressor                                                                       ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_wr_cmd_width_adapter                                                                                    ; 131   ; 5              ; 0            ; 5              ; 234    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux|arb                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux                                                                                                                     ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux_001                                                                                                               ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux                                                                                                                   ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_001                                                                                                                 ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux                                                                                                                     ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_demux                                                                                                                   ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_002|the_default_decode                                                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_002                                                                                                                  ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_001|the_default_decode                                                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_001                                                                                                                  ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router|the_default_decode                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router                                                                                                                      ; 126   ; 0              ; 3            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_rsp_fifo                                                                                     ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|write_rsp_fifo                                                                                    ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_burst_uncompressor                                                                           ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent|check_and_align_address_to_size                                                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hps_0_f2h_axi_slave_agent                                                                                                   ; 624   ; 30             ; 23           ; 30             ; 748    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|accel_0_avalon_master_agent                                                                                                 ; 203   ; 49             ; 90           ; 49             ; 158    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|accel_0_avalon_master_translator                                                                                            ; 116   ; 17             ; 0            ; 17             ; 108    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0                                                                                                                             ; 222   ; 0              ; 0            ; 0              ; 317    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|pll_vga_clks                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|pll_camera_clks                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                         ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                             ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                            ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                               ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                            ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                         ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                        ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                      ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                 ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                         ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                        ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border|hps_sdram_inst                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io|border                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|hps_io                                                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0|fpga_interfaces                                                                                                                         ; 944   ; 0              ; 0            ; 0              ; 724    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hps_0                                                                                                                                         ; 707   ; 0              ; 0            ; 0              ; 479    ; 0               ; 0             ; 0               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|avalon_img_writer_rgbgray                                                                                                                     ; 107   ; 23             ; 1            ; 23             ; 216    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|avalon_camera_0                                                                                                                               ; 41    ; 0              ; 16           ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|accel_0                                                                                                                                       ; 72    ; 33             ; 0            ; 33             ; 99     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0                                                                                                                                               ; 79    ; 8              ; 0            ; 8              ; 286    ; 8               ; 8             ; 8               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                  ; 14    ; 20             ; 0            ; 20             ; 115    ; 20              ; 20            ; 20              ; 99    ; 0              ; 17           ; 0                ; 17                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
