to jest opis sieci NoC zaimplementowanej w Verilog/SystemVerilog, wrzucamy to na github, ą tam wszystkie komponenty włacznie z symulacjami itd, czy na podstawie tego możesz wygenerować opis na pierwszą strone repozytorium, ?  
