<!DOCTYPE html>
<html>
<head>
  <meta charset="utf-8">
  
  <title>CoDeleven的个人博客</title>
  <meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=1">
  <meta name="description" content="Codeleven的博客">
<meta property="og:type" content="website">
<meta property="og:title" content="CoDeleven的个人博客">
<meta property="og:url" content="http://yoursite.com/GithubPages/index.html">
<meta property="og:site_name" content="CoDeleven的个人博客">
<meta property="og:description" content="Codeleven的博客">
<meta property="og:locale" content="zh">
<meta name="twitter:card" content="summary">
<meta name="twitter:title" content="CoDeleven的个人博客">
<meta name="twitter:description" content="Codeleven的博客">
  
    <link rel="alternate" href="/atom.xml" title="CoDeleven的个人博客" type="application/atom+xml">
  
  
    <link rel="icon" href="/favicon.png">
  
  
    <link href="//fonts.googleapis.com/css?family=Source+Code+Pro" rel="stylesheet" type="text/css">
  
  <link rel="stylesheet" href="/codeleven.github.io/css/style.css">
  

</head>

<body>
  <div id="container">
    <div id="wrap">
      <header id="header">
  <div id="banner"></div>
  <div id="header-outer" class="outer">
    <div id="header-title" class="inner">
      <h1 id="logo-wrap">
        <a href="/codeleven.github.io/" id="logo">CoDeleven的个人博客</a>
      </h1>
      
    </div>
    <div id="header-inner" class="inner">
      <nav id="main-nav">
        <a id="main-nav-toggle" class="nav-icon"></a>
        
          <a class="main-nav-link" href="/codeleven.github.io/">Home</a>
        
          <a class="main-nav-link" href="/codeleven.github.io/archives">Archives</a>
        
      </nav>
      <nav id="sub-nav">
        
          <a id="nav-rss-link" class="nav-icon" href="/atom.xml" title="RSS Feed"></a>
        
        <a id="nav-search-btn" class="nav-icon" title="Search"></a>
      </nav>
      <div id="search-form-wrap">
        <form action="//google.com/search" method="get" accept-charset="UTF-8" class="search-form"><input type="search" name="q" class="search-form-input" placeholder="Search"><button type="submit" class="search-form-submit">&#xF002;</button><input type="hidden" name="sitesearch" value="http://yoursite.com/GithubPages"></form>
      </div>
    </div>
  </div>
</header>
      <div class="outer">
        <section id="main">
  
    <article id="post-(未埋)了解阻塞队列之PriorityBlockingQueue" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/25/(未埋)了解阻塞队列之PriorityBlockingQueue/" class="article-date">
  <time datetime="2018-07-25T07:23:20.439Z" itemprop="datePublished">2018-07-25</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/25/(未埋)了解阻塞队列之PriorityBlockingQueue/">了解阻塞队列之PriorityBlockingQueue</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <p>下次埋</p>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/25/(未埋)了解阻塞队列之PriorityBlockingQueue/" data-id="cjk0syqx8000128vj6u8nplql" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/数据结构和算法/">数据结构和算法</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-《七周七并发模型》第一章第一天" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/25/《七周七并发模型》第一章第一天/" class="article-date">
  <time datetime="2018-07-25T07:23:20.311Z" itemprop="datePublished">2018-07-25</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/25/《七周七并发模型》第一章第一天/">《七周七并发模型》第一章第一天</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="前言收获"><a href="#前言收获" class="headerlink" title="前言收获"></a>前言收获</h1><p>并行和并发的区别</p>
<ul>
<li>并发：面对多个任务同时存在的情况下，能够处理它，不用管如何执行（可以交替执行、可以并行执行）</li>
<li>并行：面对多个任务同时存在的情况下，能够处理它，任务和任务间互不影响，一起执行</li>
</ul>
<p>并行概念是并发概念的一个子集，如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/JavaConcurrent/Concurrency_Parallelism.jpg" alt=""></p>
<p>并行架构：</p>
<ul>
<li>位级并行</li>
<li>指令级并行</li>
<li>数据集并行</li>
<li>任务级并行</li>
</ul>
<p>全书要讲解的7个模型：</p>
<ul>
<li>线程与锁：其他模型的技术基础，虽然存在不足但仍是众多软件的首选</li>
<li>函数式编程：消除了可变状态，根本上是线程安全的，易于并行执行</li>
<li>Clojure之道——分离标识与状态：命令式编程和函数式编程混搭的方案，在两种编程方式中取得平衡来发挥两者的优势</li>
<li>actor: 适用于共享内存模型和分布式内存模型，也适合解决地理分布型问题，能够提供强大的容错</li>
<li>通信顺序进程（Communicating Sequential Processes ，CSP）: 该模型和actor很类似，两者都基于消息传递。不过CSP侧重于传递信息的通道，而actor模型侧重于通道两端的实体，使用CSP模型的代码会有明显不同的风格</li>
<li>数据级并行：GPU，如果要进行有限元分析、流体力学计算或其他的大量数字计算，GPU的性能将是不二选择</li>
<li>Lambda: 综合了MapReduce和流式处理的特点，是一种可以处理多种大数据问题的架构</li>
</ul>
<p>后续学习要带上以下几个问题：</p>
<ul>
<li>这个模型适用于解决并发问题、并行问题还是两者皆可？</li>
<li>这个模型适合哪种并行架构</li>
<li>这个模型是否有利于我们写出容错性强的代码，或用于解决分布式问题的代码？</li>
</ul>
<h1 id="互斥和内存模型"><a href="#互斥和内存模型" class="headerlink" title="互斥和内存模型"></a>互斥和内存模型</h1><p>因为该部分讲的不深，而且经过两本并发书籍的洗礼，理解起来较为简单，就将总结的话记一下：</p>
<ul>
<li>对共享变量的所有访问都需要被同步化</li>
<li>读线程和写线程都需要同步化</li>
<li>按照约定的全局顺序来获取多吧锁</li>
<li>当持有锁时不要访问外星方法（不了解的方法，里面可能会对部分资源加锁）</li>
<li>持有锁的时间尽可能短</li>
</ul>
<h1 id="自学篇之JMM"><a href="#自学篇之JMM" class="headerlink" title="自学篇之JMM"></a>自学篇之JMM</h1><h1 id="自学篇之JSR-133的FAQ"><a href="#自学篇之JSR-133的FAQ" class="headerlink" title="自学篇之JSR-133的FAQ"></a>自学篇之JSR-133的FAQ</h1><p>原文出自(<a href="http://www.cs.umd.edu/~pugh/java/memoryModel/jsr-133-faq.html" target="_blank" rel="noopener">http://www.cs.umd.edu/~pugh/java/memoryModel/jsr-133-faq.html</a>)</p>
<h2 id="究竟什么是内存模型？"><a href="#究竟什么是内存模型？" class="headerlink" title="究竟什么是内存模型？"></a>究竟什么是内存模型？</h2><p>在现代处理器系统里，通常会划分几个内存缓冲层。它们能够提高访问数据的速度并且降低共享内存总线的流量（因为缓存层就直接可以满足处理器需求），它们的结构示意图如下所示。那么两个处理器在同一时间查看同个内存地址时，什么情况下能看到一样的值。这就是内存可见性问题</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/JavaConcurrent/CPUcache_architecture.PNG" alt="处理器、缓存、共享内存总线间的关系"></p>
<p>第一个影响可见性的原因是，强内存模型能直接保证 <strong>对同一个内存地址在任何时候都能看到相同的值</strong>；弱内存模型需要 <strong>内存屏障(memory barriers)</strong>，这些指令会要求处理器刷新或无效化本地缓冲区，所以就能看到其他处理器的写入。因为强内存模型对内存指令的需求较少（注意，不是不需要，只是需求少），所以强内存模型易于编程。然而近代处理器都是鼓励往弱内存模型发展，由于弱内存模型对缓存一致性比较放松，跨多处理器和大量内存会有更好的扩展性。</p>
<p>第二个影响可见性的原因就是重排序，在内存模型给定的边界里任由编译器、内存、处理器优化。</p>
<p>所以Java内存模型主要描述了程序中的变量和物理机中内存、寄存器间的关系，JMM尽可能让编译器、硬件可以执行优化。</p>
<h2 id="其他语言有内存模型吗"><a href="#其他语言有内存模型吗" class="headerlink" title="其他语言有内存模型吗"></a>其他语言有内存模型吗</h2><p>很多编程语言，像C、C++，就没有直接支持多线程。如果想避免所有重排序发生在编译器里，整个架构都需要依赖线程库、依赖编译器、系统</p>
<h2 id="JSR-133讲了什么"><a href="#JSR-133讲了什么" class="headerlink" title="JSR-133讲了什么"></a>JSR-133讲了什么</h2><p>JSR-133 为Java定义了一个新的内存模型，修复了早期的内存模型问题。为了实现它，final、volatile的语义均得到改变。通过<a href="http://www.cs.umd.edu/users/pugh/java/memoryModel" target="_blank" rel="noopener">完整的JSR-133语义</a>可以了解到JSR-133的全貌</p>
<p>JSR-133的目的包含以下几点：</p>
<ul>
<li>保持已存在的安全保证，加强其他安全，比如变量值不能凭空出现，每个变量值的出现都应该有理有据</li>
<li>正确同步的程序语义应该尽可能简单、直观</li>
<li>对于不正确同步的程序语义，应尽可能的减小风险。</li>
<li>对于每个程序员来说，都应该能正确推导多线程和内存间的交互关系</li>
<li>JVM应该被设计为：能为大部分主流的硬件架构提供高性能</li>
<li>应该保证初始化安全。如果一个对象被正确的构造（没有发生this逸出），就算没有同步，所有引用该对象的线程都将看到该构造器设置的final变量的值。</li>
<li>对现有代码造成最小的影响</li>
</ul>
<h2 id="重排序意味着什么"><a href="#重排序意味着什么" class="headerlink" title="重排序意味着什么"></a>重排序意味着什么</h2><p>当访问某个变量时，可能出现它的值和预期指定的值不一样。编译器会重排序指令，处理器也可能会重排序指令。数据在寄存器、缓冲、内存间移动的顺序不按程序指定的来。<br>尽管如此，单线程程序是看不到重排序的影响的，即中途发生重排序，结果仍然不会改变。然而重排序会在多线程中起到作用：由于一个线程的修改可以被另外一个线程观察到，所以重排序中途修改的值会被另一个线程观测到。</p>
<h2 id="旧的内存模型有什么问题"><a href="#旧的内存模型有什么问题" class="headerlink" title="旧的内存模型有什么问题"></a>旧的内存模型有什么问题</h2><p>难理解，出现范围广。具体表现在以下两个例子里：</p>
<ul>
<li>final变量被一个线程读时可能出现默认值，另一个线程读时可能出现构造值。这就意味着不可变对象发生变化了。</li>
<li>volatile写会和普通读/写发生重排序。</li>
</ul>
<h2 id="什么是不正确的同步"><a href="#什么是不正确的同步" class="headerlink" title="什么是不正确的同步"></a>什么是不正确的同步</h2><ol>
<li>一个线程对一个变量执行写入</li>
<li>另一个线程对同一个变量执行读取</li>
<li>写入和读取没有用同步排序<br>当发生这种情况时，都可以认为是发生了“数据竞争”</li>
</ol>
<h2 id="同步做了什么"><a href="#同步做了什么" class="headerlink" title="同步做了什么"></a>同步做了什么</h2><ul>
<li>排斥：一个线程获取了管程，另一个线程只能等到第一个线程释放后才能获取</li>
<li>可见性：在我们释放管程时，同步块会将本地内存刷新到主内存；获取管程之后，同步块会使本地缓存失效，重新去主内存中加载。</li>
<li>happens-before：当一个操作happens-before另一个操作，那么就能向程序员保证JMM会让第一个先于第二个发生并对第二个可见</li>
</ul>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/25/《七周七并发模型》第一章第一天/" data-id="cjk0syqyr001928vj7hciac6k" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/JMM/">JMM</a></li><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/Java并发/">Java并发</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-输入输出系统概述" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/25/输入输出系统概述/" class="article-date">
  <time datetime="2018-07-25T05:38:56.000Z" itemprop="datePublished">2018-07-25</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/25/输入输出系统概述/">输入输出系统之概述</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="I-O设备的发展"><a href="#I-O设备的发展" class="headerlink" title="I/O设备的发展"></a>I/O设备的发展</h1><h2 id="第一阶段"><a href="#第一阶段" class="headerlink" title="第一阶段"></a>第一阶段</h2><p>早期计算机采用 <strong>分散连接(指计算机各个部件间相连的方式)</strong> 的结构，如下图所示。每一个部件之间都需要连接。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%88%86%E6%95%A3%E8%BF%9E%E6%8E%A5.png" alt="分散连接"></p>
<p>以下是分散连接的抽象图</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/CPU%E5%92%8CIO%E8%AE%BE%E5%A4%87%E7%9A%84%E8%81%94%E7%B3%BB%E7%AC%AC%E4%B8%80%E9%98%B6%E6%AE%B5.png" alt="CPU和IO设备的联系-第一阶段"></p>
<p>缺点：</p>
<ol>
<li>由于一个I/O设备需要一个专用的逻辑控制电路才能连接使用，所以线路会很多很繁琐。</li>
<li>该结构下对I/O设备的读写基本都是串行的，会严重影响CPU的运行速度</li>
<li>由于I/O设备和CPU之间的耦合性过于紧密，所以对于设备的增减过于麻烦</li>
</ol>
<h2 id="第二阶段"><a href="#第二阶段" class="headerlink" title="第二阶段"></a>第二阶段</h2><p>这个阶段计算机采用 <strong>总线连接</strong>的结构，(这里关注点在于I/O设备，所以拿单总线结构距离)。如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E6%80%BB%E7%BA%BF%E8%BF%9E%E6%8E%A5%E4%B9%8B%E5%8D%95%E6%80%BB%E7%BA%BF%E8%BF%9E%E6%8E%A5.png" alt="单总线连接"></p>
<p>这个阶段I/O设备通过 <strong>接口</strong> 挂在在总线上与CPU相连。I/O接口通常包含 <strong>数据通路</strong>、 <strong>控制通路</strong> 两个部分：</p>
<ul>
<li>数据通路：用于缓冲数据，可以进行串-并转换，匹配I/O设备和CPU的速度。</li>
<li>控制通路：用于接收I/O指令</li>
</ul>
<p>这个阶段相比第一阶段，补足了缺点，并让CPU和I/O设备并发处理的时间更多，但是还不能做到完全的并发处理</p>
<h2 id="第三阶段"><a href="#第三阶段" class="headerlink" title="第三阶段"></a>第三阶段</h2><p>这个阶段更适用于I/O设备数量繁多的大型计算机，即在CPU和I/O接口之间又加入了 <strong>通道</strong>，通道用于负责管理整个I/O过程。当通道接收到CPU的指令后，先从主存中取出通道程序，然后单独执行，直至I/O设备输入或输出完毕，再通知CPU完成。这个过程不需要CPU参与，就大大提高了CPU和I/O设备的并行能力。</p>
<h2 id="第四阶段"><a href="#第四阶段" class="headerlink" title="第四阶段"></a>第四阶段</h2><p>采用I/O处理机，I/O处理机又称 <strong>外围处理机</strong>，其相当于一个小型CPU，基本是独立于CPU进行工作的</p>
<h1 id="输入输出系统的组成"><a href="#输入输出系统的组成" class="headerlink" title="输入输出系统的组成"></a>输入输出系统的组成</h1><p>输入输出系统主要包含两个部分：I/O软件、I/O硬件</p>
<h2 id="I-O软件"><a href="#I-O软件" class="headerlink" title="I/O软件"></a>I/O软件</h2><h3 id="I-O指令"><a href="#I-O指令" class="headerlink" title="I/O指令"></a>I/O指令</h3><p>I/O指令时CPU指令集的一部分，如下图所示<br><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/IO%E6%8C%87%E4%BB%A4%E7%9A%84%E4%B8%80%E8%88%AC%E6%A0%BC%E5%BC%8F.png" alt="I/O指令"></p>
<ul>
<li>操作码：标明该指令是 I/O指令还是其他指令</li>
<li>命令码： 标明该指令具体做什么事，比如从I/O设备取出数据到CPU里、或者将数据送到I/O设备里</li>
<li>设备码：标明要处理的目标对象</li>
</ul>
<h3 id="通道指令"><a href="#通道指令" class="headerlink" title="通道指令"></a>通道指令</h3><p>通道指令不是CPU指令集的一部分，通道指令是为拥有通道的I/O系统专门设置的指令，这类指令结构通常如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E9%80%9A%E9%81%93%E6%8C%87%E4%BB%A4.png" alt="通道指令"></p>
<p>该指令通常存放再主存中，当需要运行时，由通道从主存中取出并执行。通道程序即由通道指令组成，它完成了某种外围设备与主存之间传送信息的操作。</p>
<h3 id="区别"><a href="#区别" class="headerlink" title="区别"></a>区别</h3><p>通道是通道自身的指令，用来执行I/O操作；<br>I/O指令是CPU指令系统的一部分，是CPU用来控制输入输出的操作命令。<br>在有通道结构的计算机中，I/O指令不实现I/O数据传输，主要是用于启动、暂停I/O设备；或者查询通道和I/O设备的状态及控制通道所做的其他操作。</p>
<p>一旦CPU启动了I/O设备后，就由通道接管CPU对I/O设备的管理。</p>
<h2 id="I-O硬件"><a href="#I-O硬件" class="headerlink" title="I/O硬件"></a>I/O硬件</h2><p>通常包括接口模块和I/O设备两大部分</p>
<h1 id="I-O设备与主机的联系方式"><a href="#I-O设备与主机的联系方式" class="headerlink" title="I/O设备与主机的联系方式"></a>I/O设备与主机的联系方式</h1><p>这个部分主要解决三个部分：</p>
<ul>
<li>设备地址</li>
<li>设备选择</li>
<li>传送方式</li>
<li>CPU和设备间的传输方式</li>
</ul>
<h2 id="设备地址"><a href="#设备地址" class="headerlink" title="设备地址"></a>设备地址</h2><ul>
<li><p>统一编址：<br>将主存划分一部分地址出来作为设备地址，比如在64K地址的存储空间中，划出8K地址作为I/O设备的地址，只要访问的地址在这8K范围内，就是对I/O设备的访问。</p>
</li>
<li><p>单独编址<br>单独设置一个存储空间作为I/O设备的地址，使用专用的指令来存储。</p>
</li>
</ul>
<h2 id="设备选择"><a href="#设备选择" class="headerlink" title="设备选择"></a>设备选择</h2><p>用设备选择电路识别是否被选中</p>
<h2 id="传送方式"><a href="#传送方式" class="headerlink" title="传送方式"></a>传送方式</h2><ul>
<li>串行</li>
<li>并行</li>
</ul>
<h2 id="联络方式"><a href="#联络方式" class="headerlink" title="联络方式"></a>联络方式</h2><h3 id="立即响应"><a href="#立即响应" class="headerlink" title="立即响应"></a>立即响应</h3><p>信号一到，立即响应</p>
<h3 id="异步工作-应答信号"><a href="#异步工作-应答信号" class="headerlink" title="异步工作 + 应答信号"></a>异步工作 + 应答信号</h3><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/IO%E8%AE%BE%E5%A4%87%E8%AF%BB%E6%B5%81%E7%A8%8B%E4%B9%8B%E5%BC%82%E6%AD%A5%E5%BA%94%E7%AD%94%E8%81%94%E7%BB%9C.png" alt="I/O设备读流程"></p>
<ol>
<li>在读过程中，I/O接口发送 <code>READY</code> 信号 给 I/O设备</li>
<li>I/O设备收到信号后，从I/O接口中取出数据，并回应一个 <code>Strobe</code> 信号给I/O接口</li>
</ol>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/IO%E5%86%99%E6%B5%81%E7%A8%8B%E4%B9%8B%E5%BC%82%E6%AD%A5%E5%BA%94%E7%AD%94%E8%81%94%E7%BB%9C.png" alt="I/O设备写流程"></p>
<ol>
<li>在写过程中，I/O设备发送数据到I/O接口中，并发送信号<code>Strobe</code></li>
<li>I/O接口收到信号后，通知CPU中断处理，然后返回<code>READY</code>信号给I/O设备</li>
</ol>
<h1 id="I-O设备的控制方式"><a href="#I-O设备的控制方式" class="headerlink" title="I/O设备的控制方式"></a>I/O设备的控制方式</h1><h2 id="程序查询控制"><a href="#程序查询控制" class="headerlink" title="程序查询控制"></a>程序查询控制</h2><h2 id="程序中断控制"><a href="#程序中断控制" class="headerlink" title="程序中断控制"></a>程序中断控制</h2><h2 id="DMA控制"><a href="#DMA控制" class="headerlink" title="DMA控制"></a>DMA控制</h2>
      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/25/输入输出系统概述/" data-id="cjk0syr2y003s28vjw0gro3ys" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器（九）之高速缓冲器（下）" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/22/存储器（九）之高速缓冲器（下）/" class="article-date">
  <time datetime="2018-07-22T07:15:42.000Z" itemprop="datePublished">2018-07-22</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/22/存储器（九）之高速缓冲器（下）/">存储器之高速缓冲器(Cache)(下)</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="概要"><a href="#概要" class="headerlink" title="概要"></a>概要</h1><p>CPU将主存地址 转换成 Cache地址时，需要经过 <strong>地址映射变换机构</strong>。不同层级的Cache 对 <strong>地址映射的算法方案</strong> 有不同的要求。</p>
<h1 id="主存Cache地址映射变换机构"><a href="#主存Cache地址映射变换机构" class="headerlink" title="主存Cache地址映射变换机构"></a>主存Cache地址映射变换机构</h1><p>该机构主要是 将主存地址 按一定算法映射到 Cache地址</p>
<h2 id="直接映射"><a href="#直接映射" class="headerlink" title="直接映射"></a>直接映射</h2><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/Cache%E7%9B%B4%E6%8E%A5%E6%98%A0%E5%B0%84.png" alt="直接映射"></p>
<h3 id="映射算法"><a href="#映射算法" class="headerlink" title="映射算法"></a>映射算法</h3><p>假设主存的块数为 <code>m</code>，Cache的块数为 <code>c</code>。那么通常会按 <code>c</code>个块为一组划分主存，每组的块编号依次按 <code>0,1,2,...,c</code>进行编号。假设m为16，c为2，其示意图如下所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E7%9B%B4%E6%8E%A5%E6%98%A0%E5%B0%84%E5%9B%BE%E4%B8%80.png" alt="直接映射图一"></p>
<p>每组的编号（每组都从0开始计算），组0的块0、组1的块0（整体来看即块2）都对应着Cache的块0。也就是说，<strong>每组的第一个块</strong> 都必须存放在 <strong>Cache的第一个块里</strong>，同理 <strong>每组的第二块</strong> 都必须存放在 <strong>Cache第二个块里</strong>。示意图如下所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E7%9B%B4%E6%8E%A5%E6%98%A0%E5%B0%84%E5%9B%BE%E4%BA%8C.png" alt="直接映射图二"></p>
<p>用数学来表示映射算法即 <code>z = i % c</code>，i表示块编号，c表示cache的总块数（每组的块数）</p>
<p>比如：</p>
<ol>
<li>3 % 2 = 1</li>
<li>2 % 2 = 0</li>
</ol>
<h3 id="映射流程"><a href="#映射流程" class="headerlink" title="映射流程"></a>映射流程</h3><p>CPU发送来一个主存地址，该地址会分为三部分，一部分是主存组号，一部分是组内编号，一部分是块内地址，主存组号和组内编号共同组成块号。 如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/CPU%E5%8F%91%E9%80%81%E7%9A%84%E4%B8%BB%E5%AD%98%E5%9C%B0%E5%9D%80.png" alt="CPU发送的主存地址格式"></p>
<ol>
<li>当Cache收到CPU发送的主存地址时，提取组内编号</li>
<li>查找Cache中 组内编号指示 的块</li>
<li>将块中的标识提取出来（此处的标识保存着主存的组号）</li>
<li>比较Cache块提供的标识 和 主存提供的组号</li>
<li>如果组号一致，则进入下个判断；否则不命中</li>
<li>判断该块的有效位是否为“1”，如果为“1”，则命中；反之不命中</li>
<li>如果判断为不命中，Cache就从主存里取出新的字块，并替换旧字块，最后将该块的有效位置为“1”</li>
</ol>
<h3 id="总结"><a href="#总结" class="headerlink" title="总结"></a>总结</h3><p>直接映射的缺点就是不够灵活，因为每个主存块都对应着唯一的Cache块，如果CPU频繁访问 <strong>不同组的同编号</strong>块，那么Cache就经常会发生替换，影响速度，空间利用率不高</p>
<h2 id="全相联映射"><a href="#全相联映射" class="headerlink" title="全相联映射"></a>全相联映射</h2><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%85%A8%E7%9B%B8%E8%81%94%E6%98%A0%E5%B0%84.png" alt="全相联映射"></p>
<h3 id="映射算法-1"><a href="#映射算法-1" class="headerlink" title="映射算法"></a>映射算法</h3><p>主存内每个字块都可以被存储到Cache的任意字块内。</p>
<h3 id="映射流程-1"><a href="#映射流程-1" class="headerlink" title="映射流程"></a>映射流程</h3><p>当CPU发出如下图所示的地址时，</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%85%A8%E7%9B%B8%E8%81%94%E6%98%A0%E5%B0%84CPU%E5%8F%91%E9%80%81%E7%9A%84%E5%9C%B0%E5%9D%80.png" alt="全相联映射地址"></p>
<ol>
<li>CPU通过主存块编号遍历Cache，查找Cache的标记是否和该主存编号相同</li>
<li>如果找到则命中，未找到则未命中</li>
</ol>
<h3 id="总结-1"><a href="#总结-1" class="headerlink" title="总结"></a>总结</h3><p>全相联映射更加灵活，主存块可以保存到Cache的任意块中。Cache的利用率就会高，但是由于遍历，速度往往较低。</p>
<h2 id="组相联映射"><a href="#组相联映射" class="headerlink" title="组相联映射"></a>组相联映射</h2><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E7%BB%84%E7%9B%B8%E8%81%94%E6%98%A0%E5%B0%84.png" alt="组相联映射"></p>
<h3 id="映射算法-2"><a href="#映射算法-2" class="headerlink" title="映射算法"></a>映射算法</h3><p>主存划分为多个组，缓存也划分为多个组，每个组里的块编号都对应着缓存里的组编号。简而言之，原来的直接映射只能一个缓存块对应多个主存块，为了提高空间利用率，允许一个多个同组的缓存块对应多个主存块。示意图如下所示<br><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E7%BB%84%E7%9B%B8%E8%81%94%E6%98%A0%E5%B0%84%E5%9B%BE%E4%B8%80.png" alt="组相联映射一"></p>
<p>每个组的第一个块都对应着缓存的第一个组。同理，每个组的第二块都对应着缓存的第二块。</p>
<h3 id="映射流程-2"><a href="#映射流程-2" class="headerlink" title="映射流程"></a>映射流程</h3><p>每个组的第一块 都能放到缓存的第一个组内的任意位置。一方面，主存的块可以放在对应组内的任意一个位置，体现出了全相联的思想；另一方面，主存的每个块都对应着唯一一个组，这是直接映射的思想。</p>
<p>该方案是直接映射和全相联映射的折中方案。</p>
<h1 id="替换机构"><a href="#替换机构" class="headerlink" title="替换机构"></a>替换机构</h1><p>替换就是指 <strong>Cache满了之后，如果要存放新的主存块，就需要将某个Cache块取出，并替换新的主存块进入</strong></p>
<blockquote>
<p>主存块就像是放在书架上的书，缓存块就像是放在床头的书，如果床头的书满了，就需要找个方案取出一本书，然后将想看的书加进去</p>
</blockquote>
<p>替换机构就是做了 <strong>如何取书</strong> 这件事</p>
<p>目前有两种方案：</p>
<ul>
<li>先进先出FIFO</li>
<li>近期最少使用(Least Recently Used)<br>  LRU算法比较好的利用访存局部性原理，替换出近期用的最少的字块。通常是只记录每个快最近一次使用的时间。</li>
<li>随机法<br>  取一个随机数，没有根据访存的局部性原理。</li>
</ul>
<p>注意，这里讲到的访存局部性原理是指 <strong>只访问某个块的内容，而不是全部的内容，即局部性</strong></p>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/22/存储器（九）之高速缓冲器（下）/" data-id="cjk0syr0c002p28vjgzxvjfad" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器（八）之高速缓冲器（上）" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/20/存储器（八）之高速缓冲器（上）/" class="article-date">
  <time datetime="2018-07-20T07:46:19.000Z" itemprop="datePublished">2018-07-20</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/20/存储器（八）之高速缓冲器（上）/">存储器之高速缓冲器(Cache)(上篇)</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="概要"><a href="#概要" class="headerlink" title="概要"></a>概要</h1><p>目前CPU遇到以下两个问题：</p>
<ol>
<li>当 <strong>I/O设备向主存请求</strong>时，<strong>CPU无法访问主存</strong>，只能空等着</li>
<li><strong>主存速度的提高</strong> 始终跟不上 <strong>CPU的发展</strong></li>
</ol>
<p>为了避免CPU和I/O设备争抢方寸，可在CPU与主存之间加一级Cache，此时CPU只需要跟Cache交互即可；另一方面，添加Cache还能解决主存与CPU速度的不匹配。</p>
<h1 id="问题的提出"><a href="#问题的提出" class="headerlink" title="问题的提出"></a>问题的提出</h1><ol>
<li>为什么添加一个Cache可以解决主存与CPU速度的不匹配问题？</li>
<li>既然Cache速度这么快，为什么不用 Cache 替换 主存？</li>
<li>Cache的工作原理？</li>
<li>如何判断Cache的性能？</li>
<li>Cache的性能由哪些方面决定？</li>
<li>CPU、Cache、主存间是如何进行交互的？</li>
</ol>
<h2 id="为什么添加一个Cache可以解决主存与CPU速度的不匹配问题"><a href="#为什么添加一个Cache可以解决主存与CPU速度的不匹配问题" class="headerlink" title="为什么添加一个Cache可以解决主存与CPU速度的不匹配问题"></a>为什么添加一个Cache可以解决主存与CPU速度的不匹配问题</h2><p>因为经过数据分析，发现代码执行时是存在 <strong>局部性</strong>的。<br>局部性主要分成两部分：<strong>时间局部性</strong>、<strong>空间局部性</strong>。</p>
<ul>
<li>时间局部性：CPU从主存取指令或取数据时，在一定时间内，可能会对同个块重复访问。</li>
<li>空间局部性：由于数据在主存内都是连续存放的，所以很可能下一个即将访问的指令也在同一个区域内。</li>
</ul>
<p>根据以上两点，只要将CPU近期要用到的程序和数据提前存到Cache中，那么CPU在一定时间内，只需要访问Cache即可。</p>
<h2 id="既然Cache速度这么快，为什么不用-Cache-替换-主存"><a href="#既然Cache速度这么快，为什么不用-Cache-替换-主存" class="headerlink" title="既然Cache速度这么快，为什么不用 Cache 替换 主存"></a>既然Cache速度这么快，为什么不用 Cache 替换 主存</h2><p>因为Cache一般采用SRAM制作，其价格比主存昂贵。</p>
<h2 id="Cache的工作原理"><a href="#Cache的工作原理" class="headerlink" title="Cache的工作原理"></a>Cache的工作原理</h2><p>主存由2<sup>n</sup>个可编址的字组成，每个字有惟一的n位地址。<br>为了与Cache映射，将主存与缓存都分成若干 <strong>块</strong>，每个块内又包含多个 <strong>字</strong>，并使他们的块大小相同（即块内字数相同）。</p>
<p>这就将主存的地址分成了两端：<strong>主存块号</strong>、<strong>块内地址</strong>。<strong>主存块号的位数 + 块内地址的位数 = 一个字的位数</strong>。</p>
<p>除此之外，Cache中有一个“标记”。标记是用来表示当前存放的是 <strong>哪一块主存块</strong>。设置这个标记是因为 Cache块 <strong>远比</strong> 主存块 <strong>少</strong>，所以Cache里停留的内容不会是固定的，需要一个东西标志 某个缓存块对应的主存块。</p>
<blockquote>
<p>不是主存地址可以通过转换获取缓存地址吗，为什么还需要标志位？因为Map需要的时间是最少的。</p>
</blockquote>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/Cache-%E4%B8%BB%E5%AD%98%E5%AD%98%E5%82%A8%E7%A9%BA%E9%97%B4.png" alt="Cache-主存原理"></p>
<h2 id="Cache的性能指标"><a href="#Cache的性能指标" class="headerlink" title="Cache的性能指标"></a>Cache的性能指标</h2><p>判断Cache好坏的指标有三个：</p>
<ul>
<li>Cache的命中率</li>
<li>Cache的平均访问时间</li>
<li>Cache的访问效率</li>
</ul>
<h3 id="Cache的命中率"><a href="#Cache的命中率" class="headerlink" title="Cache的命中率"></a>Cache的命中率</h3><p><code>Cache命中率 = 命中数 / (命中数 + 未命中数)</code></p>
<p>当CPU欲访问主存中的某块数据时，Cache中正好存在，则称为 <strong>缓存命中</strong><br>当CPU欲访问主存中的某块数据时，Cache中不存在，则称为 <strong>缓存不命中</strong></p>
<h3 id="平均访问时间"><a href="#平均访问时间" class="headerlink" title="平均访问时间"></a>平均访问时间</h3><p><code>平均访问时间 = 命中时访问时间 * 命中率 + (1 - 命中率) * 未命中时间</code></p>
<p><strong>平均访问时间</strong> 越接近 <strong>命中时访问时间</strong>越好</p>
<h3 id="访问效率"><a href="#访问效率" class="headerlink" title="访问效率"></a>访问效率</h3><p>在平均访问时间的基础上，扩充出访问效率，即<code>访问效率 = 平均访问时间 / 命中时访问时间</code></p>
<h2 id="Cache的性能由哪些方面决定"><a href="#Cache的性能由哪些方面决定" class="headerlink" title="Cache的性能由哪些方面决定"></a>Cache的性能由哪些方面决定</h2><p>通常来说，Cache 由 <strong>块的数量</strong>、<strong>块的长度</strong>决定的。</p>
<h3 id="Cache块的数量"><a href="#Cache块的数量" class="headerlink" title="Cache块的数量"></a>Cache块的数量</h3><p>因为Cache的块数量够多，达到主存的块数量，那么Cache除了第一次不命中，后面都是100%命中的。</p>
<h3 id="Cache块的长度"><a href="#Cache块的长度" class="headerlink" title="Cache块的长度"></a>Cache块的长度</h3><p>Cache的块长则需要具体情况具体分析，因为Cache块过短，保存的数据量不够多，可以被命中的字少了，那么命中率就下降了；而Cache块过长，缓存中块数减少，可装入的块就少了，很容易出现新块 覆盖 旧块，然后因为新块被使用次数不够多，最终导致命中率下讲；另外块过长，可能会导致一些不相关的数据保存进来，白白浪费空间。</p>
<h3 id="总结"><a href="#总结" class="headerlink" title="总结"></a>总结</h3><p>一般来说Cache块通常取4~8个字或字节，也可以取 一个主存周期所能获得的主存信息长度。</p>
<h2 id="CPU、Cache和主存间的交互"><a href="#CPU、Cache和主存间的交互" class="headerlink" title="CPU、Cache和主存间的交互"></a>CPU、Cache和主存间的交互</h2><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/CPU%E3%80%81Cache%E3%80%81%E4%B8%BB%E5%AD%98%E9%97%B4%E7%9A%84%E4%BA%A4%E4%BA%92.png" alt="CPU、Cache和主存间的交互"></p>
<h3 id="Cache存储体"><a href="#Cache存储体" class="headerlink" title="Cache存储体"></a>Cache存储体</h3><p>Cache存储体以块为单位与主存交换信息，为了加速主存和Cache之间的调用速度，主存通常采用多体结构，且Cache访存的优先级最高。</p>
<h3 id="主存Cache地址映射变换机构"><a href="#主存Cache地址映射变换机构" class="headerlink" title="主存Cache地址映射变换机构"></a>主存Cache地址映射变换机构</h3><p>该机构是将CPU送来的主存地址转换为Cache地址。由于主存和Cache的块内地址都是一样的长度，因此地址映射变换机构主要是将 <strong>主存块号</strong> 转换成 <strong>Cache块号</strong>。如果Cache命中，则CPU可以直接访问Cache存储体；如果Cache未命中，CPU会直接访问主存，不仅将该字从主存中取出，同时将它（代指字）所在的主存块一并存入Cache内。如果Cache不可装进，就得采用替换策略；反正，可以直接装入Cache。</p>
<h3 id="替换机构"><a href="#替换机构" class="headerlink" title="替换机构"></a>替换机构</h3><p>当Cache内容已满时，需要根据一定的替换算法将Cache内的某个块移除，从而装入新的主存块。</p>
<p>注意：Cache对用户是透明得，用户编程时用到的地址是主存地址，用户根本不知道这些主存是否已调入Cache内。因为将主存块调入Cache的任务全由机器硬件自动完成。</p>
<h3 id="Cache的读写操作"><a href="#Cache的读写操作" class="headerlink" title="Cache的读写操作"></a>Cache的读写操作</h3><h4 id="Cache读"><a href="#Cache读" class="headerlink" title="Cache读"></a>Cache读</h4><p>Cache读如下图所示<br><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/Cache%E8%AF%BB%E6%B5%81%E7%A8%8B.png" alt="Cache的读操作"></p>
<p>当CPU发出主存地址后，先判断该字是否在Cache中。若命中，直接访问Cache，并将该字送至CPU；若未命中，一方面要访问主存，将该字传送给CPU，与此同时，要将该字所在的主存块装入Cache。</p>
<p>Cache写分为 <strong>写通</strong> 和 <strong>回写</strong>两种方法</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/Cache%E9%80%8F%E5%86%99.png" alt="Cache的写直达操作"><br>当CPU对某个Cache块内的数据进行修改时，也将对应的主存块的内容进行修改。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/Cache%E5%86%99%E6%B5%81%E7%A8%8B.png" alt="Cache的回写操作"><br>当CPU对某个Cache块内的数据进行修改后，该块被标记为 <strong>浊</strong>。当Cache发生替换时，将浊的块写回主存中去。</p>
<p><em>注意，上述的写操作都只针对于单核处理去，对于多核处理器，需要考虑Cache一致性问题</em></p>
<h3 id="Cache的改进"><a href="#Cache的改进" class="headerlink" title="Cache的改进"></a>Cache的改进</h3><p>改进方法有以下两种：</p>
<ul>
<li>增加Cache级数</li>
<li>将统一的Cache变成分立的Cache</li>
</ul>
<h4 id="增加Cache级数"><a href="#增加Cache级数" class="headerlink" title="增加Cache级数"></a>增加Cache级数</h4><p>一开始CPU的Cache是直接集成在芯片内部的，这种Cache称为<strong>片内Cache(又或是L1 Cache)</strong>。片内Cache离CPU近，CPU也不需要占用系统总线就可以直接访问，速度极快。但是片内Cache没有相应数据块时，CPU被迫要访问主存内的信息，访问次数多了，速度相比直接访问Cache就慢下来很多。</p>
<p>所以为了解决CPU与主存间通讯占用总线的问题：在主存与片内缓存之间再加一级缓存，称为 <strong>片外缓存</strong>，<strong>片外缓存不使用系统总线</strong>而是 <strong>使用一个独立的数据路径</strong>。那么从片外缓存调入片内缓存的速度就得到了提高。</p>
<p>所以增加一个层次，即 <strong>片外Cache</strong>，该Cache置于L1与主存之间，当CPU要获取数据，先访问L1 Cache，如果L1 Cache没有，则访问L2 Cache。</p>
<h4 id="将统一的Cache变成分立的Cache"><a href="#将统一的Cache变成分立的Cache" class="headerlink" title="将统一的Cache变成分立的Cache"></a>将统一的Cache变成分立的Cache</h4><p>统一缓存是将数据、指令都存放在同一缓存内；分立缓存是将指令和数据分别存放在指令Cache、数据Cache内。</p>
<p>两种方案如何选择是由 <strong>存储结构</strong>、<strong>指令控制方式</strong>两个方面决定的。</p>
<p>如果存储结构是统一的（指令和数据存储在同一主存内），则相应的Cache采用统一缓存；如果主存采用指令、数据分开存储的方案，则相应的Cache采用分立缓存</p>
<p>如果指令控制方式是超前控制或流水控制，一般采用分立缓存。</p>
<blockquote>
<p>超前控制指在当前指令执行过程尚未结束时，就提前将下一条准备执行的指令取出，称为 <strong>超前取指</strong> 或 <strong>指令预取</strong>；流水线控制指多条指令同时执行，又可视为指令流水。</p>
</blockquote>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/20/存储器（八）之高速缓冲器（上）/" data-id="cjk0syr21003928vjonmzq82z" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器（六）之校验码（下）" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/17/存储器（六）之校验码（下）/" class="article-date">
  <time datetime="2018-07-17T07:41:07.000Z" itemprop="datePublished">2018-07-17</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/17/存储器（六）之校验码（下）/">存储器之校验码（下）</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="前言"><a href="#前言" class="headerlink" title="前言"></a>前言</h1><p>额，主要是校验码上篇好像布局有点问题。就拆了一个下篇。</p>
<h1 id="海明码（又称汉明码）"><a href="#海明码（又称汉明码）" class="headerlink" title="海明码（又称汉明码）"></a>海明码（又称汉明码）</h1><p>根据上篇，我们可以得知海明码主要解决的是“规则”这个问题，主要从以下几个角度进行分析：</p>
<ul>
<li>一串数据需要几个检测位</li>
<li>检测位加在什么地方</li>
<li>检测位需要监督哪些位置的数据</li>
<li>如何验证检测位和数据位的关系</li>
</ul>
<h2 id="一串数据需要几个检测位"><a href="#一串数据需要几个检测位" class="headerlink" title="一串数据需要几个检测位"></a>一串数据需要几个检测位</h2><p>设欲检测的二进制代码有n位，为使其具有纠错能力，需增加k位，组成n + k的代码。为了能准确对错误定位以及指出代码没错，k需要满足以下关系： <strong>2<sup>k</sup> &gt;= n + k + 1</strong></p>
<p>这个不等式的意思就是：检测位的所能表示的状态需要大于等于 n + k + 1 个（这里额外加1是全正确的情况下，即000…）</p>
<h2 id="检测位加在什么地方"><a href="#检测位加在什么地方" class="headerlink" title="检测位加在什么地方"></a>检测位加在什么地方</h2><p>放在 <strong>2<sup>i - 1</sup></strong> 的位置上，比如：</p>
<ol>
<li>第一个检测位，就放在第1的位置上</li>
<li>第二个检测位，就放在第2的位置上</li>
<li>第三个检测位，就放在第4的位置上<br>…</li>
</ol>
<p>数据位按序依次填到检测位和检测位之间的间隔中去。</p>
<p>比如二进制代码：“0010”</p>
<ol>
<li>通过2<sup>k</sup> &gt;= n + k + 1，解出k为3。需要3个检测位</li>
<li>我们用“?”代替检测位：??0?010</li>
</ol>
<h2 id="检测位需要监督哪些位置的数据"><a href="#检测位需要监督哪些位置的数据" class="headerlink" title="检测位需要监督哪些位置的数据"></a>检测位需要监督哪些位置的数据</h2><ol>
<li>第一个检测位，需要检测1、3、5、7、9…每检测一个跳过一个</li>
<li>第二个检测位，需要检测2、3、6、7、10、11…每检测两个跳过两个</li>
<li>第三个检测位，需要检测4、5、6、7、12、13、14、15…每检查四个跳过四个</li>
</ol>
<p>用公式总结一下<br>第i个检测位，每检测完 <strong>2<sup>i - 1</sup></strong> ，就跳过 <strong>2<sup>i - 1</sup></strong>，再检测下一个范围 <strong>2<sup>i - 1</sup></strong>…</p>
<p>这样分组能有以下这些特点：</p>
<ol>
<li>每个小组有且仅有一位被该组所独占，该位是其他组没有的。</li>
<li>每两个小组（g<sub>i</sub>和 g<sub>j</sub>）共同占有一位，该位是其他组没有的。即 g<sub>i</sub>和 g<sub>j</sub> 共同占有第 2<sup>i-1</sup> + 2<sup>j-1</sup> 位</li>
<li>每三个小组（g<sub>i</sub>、g<sub>j</sub>和g<sub>t</sub>）共同占有一位，该位同样是其他组没有的。即 g<sub>i</sub>、 g<sub>j</sub> 、g<sub>t</sub>共同占有第 2<sup>i-1</sup> + 2<sup>j-1</sup> + 2<sup>t-1</sup>位</li>
</ol>
<p>比如二进制代码：“1101 1010”</p>
<ol>
<li>通过2<sup>k</sup> &gt;= n + k + 1，解出k为4。需要4个检测位</li>
<li>我们用“?”代替检测位：??1? 101? 1010</li>
<li><p>检测位需要对要监督的位置进行异或（⊕）</p>
<ul>
<li>第一位检测位：需要检查1、3、5、7、9… 根据题目判断（这里的3、5、7、9表示位置） 3 ⊕ 5 ⊕ 7 ⊕ 9 ⊕ 11 = 1 ⊕ 1 ⊕ 1 ⊕ 1 ⊕ 1 = 0。所以第一位检测位是0。</li>
<li>第二位检测位：需要检查2、3、6、7… 根据题目判断 3 ⊕ 6 ⊕ 7 ⊕ 10 ⊕ 11 = 1 ⊕ 0 ⊕ 1 ⊕ 0 ⊕ 1 = 1</li>
<li>…后面的如上所示</li>
<li>最后得出0110 1010 1010 </li>
</ul>
</li>
</ol>
<p>为什么使用异或？<br>答：因为异或运算符正好满足相同为0，不同为1的情况</p>
<h2 id="如何验证检测位和数据位的关系"><a href="#如何验证检测位和数据位的关系" class="headerlink" title="如何验证检测位和数据位的关系"></a>如何验证检测位和数据位的关系</h2><p>P<sub>i</sub>表示从左到右的位数。</p>
<p>比如第一组，只要验证P1 ⊕ P3 ⊕ P5 ⊕ P7 ⊕ P9 ⊕ P11 = 0 即可。<br>如果所有的小组异或后为0，那么就代表数据没有问题</p>
<p>比如：<br>|情况| P8 | P4 | P2 | P1 |<br>| :-: | :-: | :-: | :-: | :-: |<br>| 1 | 0 | 0 | 0 | 0 |<br>| 2 | 0 | 1 | 1 | 0 |<br>| 3 | 1 | 1 | 0 | 0 | </p>
<ul>
<li>第一种情况，所有的数据全部正确</li>
<li>第二种情况，P2和P4的数据有问题，说明P2和P4的交叉位置有错。将二进制转换成十进制，可以直接得出第6位数据有误（第6位正好是P2组和P4组负责的）。</li>
<li>第三种情况，P4和P8的数据有问题，说明P4和P8的交叉位置有错。将二进制转换成十进制，可以直接得出第12位数据有误。</li>
</ul>
<h2 id="例子"><a href="#例子" class="headerlink" title="例子"></a>例子</h2><p>按配奇原则（偶数个数的“1”，用1表示；奇数个数的“1”，用0表示）配置1100 101的海明码</p>
<ol>
<li>通过2<sup>k</sup> &gt;= n + k + 1，解出k为4。需要4个检测位</li>
<li>??1?100?101</li>
<li>计算校验位<ul>
<li>P1 = P3 ⊕ P5 ⊕ P7 ⊕ P9 ⊕ P11… = 1</li>
<li>P2 = P3 ⊕ P6 ⊕ P7 ⊕ P10 ⊕ P11…= 1</li>
<li>P4 = P5 ⊕ P6 ⊕ P7 ⊕ P12 ⊕ P13 ⊕ P14 ⊕ P15…= 0；</li>
<li>P8 = P9 ⊕ P10 ⊕ P11 ⊕ P12 ⊕ P13… = 1；</li>
</ul>
</li>
<li>新配置的汉明码为1110 1001 101</li>
</ol>
<p>按配偶原则（偶数个数的“1”，用0表示；奇数个数的“1”，用1表示）配置0110 101的海明码</p>
<ol>
<li>通过2<sup>k</sup> &gt;= n + k + 1，解出k为4。需要4个检测位</li>
<li>??0?110?101</li>
<li>P1 = 1；P2 = 0；P3 = 0；P8 = 0；</li>
<li>新配置的汉明码为1000 1000 101</li>
</ol>
<h1 id="小结"><a href="#小结" class="headerlink" title="小结"></a>小结</h1><p>海明码通常用于一位纠错、两位检错，实际使用时需要再加一位检测码。</p>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/17/存储器（六）之校验码（下）/" data-id="cjk0syr05002h28vj3wx9zx6l" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器（五）之校验码（上）" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/17/存储器（五）之校验码（上）/" class="article-date">
  <time datetime="2018-07-17T00:28:13.000Z" itemprop="datePublished">2018-07-17</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/17/存储器（五）之校验码（上）/">存储器之校验码（上）</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <p>在数据传输过程中，难免会有数据出现问题，所以需要及时发现错误和纠错。</p>
<h1 id="校验码的相关术语"><a href="#校验码的相关术语" class="headerlink" title="校验码的相关术语"></a>校验码的相关术语</h1><ul>
<li>编码的距离：一串代码A 和 另一串代码B 相比较，两串代码相同位置上的不同位的个数称为码组的距离。</li>
<li><p>编码的最小距离（码距）：任意两组代码之间的最小二进制位数的差异。</p>
   <figure class="highlight plain"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line">根据纠错理论得出如下得公式：</span><br><span class="line">L - 1 = D + C</span><br></pre></td></tr></table></figure>
<p>编码最小距离（L）越大，能检测的位数（D） 和 能纠错的位数（C）就越大，且纠错能力恒小于等于检错能力。</p>
</li>
</ul>
<h2 id="什么是检测和纠错"><a href="#什么是检测和纠错" class="headerlink" title="什么是检测和纠错"></a>什么是检测和纠错</h2><ul>
<li>检测：当收到的信息按一定规则推导时，发现一个以上的错误位置，而通过已知信息无法推导孰对孰错，只能是知道有错误而已。</li>
<li>纠错：当收到的信息按一定规则推导时，发现错误位置且能纠正错误位置。<br>这两方面的内容基本都是通过 <strong>添加相关冗余位</strong> 来实现的。</li>
</ul>
<p>以下是<a href="http://www.voidcn.com/article/p-kskihivf-gu.html" target="_blank" rel="noopener">详解差错控制之码距、检错与纠错</a>一文看到的例子，觉得讲的很透彻。</p>
<blockquote>
<p>有很多网友和学员不明白，为什么有些编码能检查出错误，而不能纠正错误?下面来举一个生活当中简单的例子来说明这一点。若希赛公司发出一个通知：“明天14:00~16:00开会”，但在通知过程中由于行政部工作人员疏忽，变成了“明天10:00~16:00开会”。员工收到这个错误通知后由于无法判断其正确与否，就会按这个错误时间去安排与组织。</p>
</blockquote>
<blockquote>
<p>为了使接收者能判断正误，可以在通知内容中增加“下午”两个字，即改为：“明天下午14:00~16:00开会”。这时，如果仍错为：“明天下午10:00~16:00开会，则收到此通知后，根据“下午”与“10:00”信息即可判断出通知发生了错误。但仍不能纠正其错误，因为无法判断是“下午”与“10:00”哪一信息出错，即无法判断公司原来制定开会的具体时间。这时，接收者可以告诉发送方再发一次通知(员工向行政部人员询问，行政部再次确认会议时间)，这就是检错重发(这也就是我们所说的能检错，但无法纠错)。</p>
</blockquote>
<blockquote>
<p>为了实现不但能判断通知准确性(检错)，同时还能正确判断会议开始的具体时间(纠错)，行政部可以把通知内容再增加“两个小时”四个字，即改为：“明天下午14:00~16:00开会两个小时”。这样，如果其中“14:00”错为“10:00”，不但能判断出错误，同时还能纠正错误，因为其中增加的“两个小时”这个标识可以判断出正确的时间为“14:00~16:00”。当然，这显然也增加了信息的冗余，降低了数据处理的效率。但随着带宽的不断提高，数据执行与处理的能力日益增强，可靠性与效率的均衡，这是值得的。</p>
</blockquote>
<h2 id="码距和纠错检错有什么关系？"><a href="#码距和纠错检错有什么关系？" class="headerlink" title="码距和纠错检错有什么关系？"></a>码距和纠错检错有什么关系？</h2><p>规则1. “A”字母代表1，“B”字母代表0。</p>
<p>1) 当发送端发送“1” 和 “0”，接收端收到“1” 和 “1”时。接收端无法通过规则推导判断孰对孰错。<br>2) 现在在规则1的基础上增加规则2：每次发送的第0位都是和第1位相同的代码。</p>
<pre><code>* 当发送端发送“11” 和 “00”时，接收端收到“10” 和 “00”时。接收端能通过已有规则得知第一串代码有误，但是无法得知第一串代码哪里有错（此规则下，通常会让客户端重发）。
</code></pre><p>3) 现在在规则1、规则2的基础上增加规则3：每次发送的第0位和第1位、第2位均相同。</p>
<pre><code>* 当发送端发送“111” 和 “000”时，接收端收到“101” 和 “000”时。接收端能通过已有规则得知第一串代码有误，而根据 **误码少的概率大于误码多的概率的规律**，判断第一串代码应该是“111”。
</code></pre><p>上面的规则不是很严谨，但是确实说明了接收端和发送端的最小码距越大，检错和纠错能力越强。</p>
<p><em>笔者个人认为最小码距是指 <strong>编码后</strong> 和 <strong>编码前</strong> 的最小长度差异（这句是笔者的观点）。</em></p>
<p>比如发送“1”代表A，如果按规则1和规则2编码，客户端会发送“11”。“11” 和 “1”相比多了一位，即最小长度为1，检测位数为2，纠错位数为0；如果按规则1、2、3编码，客户端会发送“111”。“111” 和 “1” 相比多了两位，检测位数为2（问题Q1），纠错位数为1（问题Q2）</p>
<ul>
<li><p>问题Q1<br>为什么检测位数不是3，换句话说不可能是3个全错？<br>答：三个同时发生的几率很低，不考虑</p>
</li>
<li><p>问题Q2<br>为什么纠错位数不是2？<br>答：因为规则3后面是根据“少数服从多数”判断的，必然有两个数是一样的，另外一个被校正为和其他。被校正位只会有一个，所以纠错位为1</p>
</li>
</ul>
<h1 id="小结"><a href="#小结" class="headerlink" title="小结"></a>小结</h1><p>处理前的数据（又称原数据） –“规则”–&gt; 处理后的数据</p>
<p><em>处理后的数据长度 - 处理前的数据长度 = 最小码距 （这句是笔者的观点）</em></p>
<p>根据检测和纠错的例子，我们可以看出来“规则”就是如何处理 原数据，即 <strong>如何添加检测位</strong> 以及 <strong>检测位如何倒推</strong></p>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/17/存储器（五）之校验码（上）/" data-id="cjk0syr25003a28vjmhcyd8ge" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器（七）之主存结构" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/17/存储器（七）之主存结构/" class="article-date">
  <time datetime="2018-07-17T00:28:13.000Z" itemprop="datePublished">2018-07-17</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/17/存储器（七）之主存结构/">存储器之主存结构</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="概要"><a href="#概要" class="headerlink" title="概要"></a>概要</h1><p>前面了解过，CPU速度 提升的会越来越快，存储芯片速度 提升的相比来说就会比较慢。比如CPU五年提高50%，存储芯片10年提高50%。<br>因为CPU需要的程序、数据都在存储器里；CPU又需要将计算结果存储在存储器里；所以如果两者的执行速度差就会越来越大，那么即使CPU速度再快也无济于事。<br>这种问题在业界内称为 <strong>存储墙问题</strong></p>
<p>所以为了提高存储芯片的性能，我们前面介绍了以下几种方法：</p>
<ul>
<li>提高芯片性能（SRAM、DRAM等等）</li>
<li>存储系统的层次结构（CPU-缓存-主存）</li>
</ul>
<p>本节就是要讲另外一种提高存储器速度的方法：<strong>改变主存内部的结构</strong></p>
<h1 id="主存的结构"><a href="#主存的结构" class="headerlink" title="主存的结构"></a>主存的结构</h1><h2 id="单体多字处理系统"><a href="#单体多字处理系统" class="headerlink" title="单体多字处理系统"></a>单体多字处理系统</h2><p>单体多字系统的核心在于：扩展存储字长。<br>比如原来是一个 存储字长（=机器字长），现在将存储字长提高为原来的N倍。</p>
<p>假设现在机器字长为16位，存储字长为64位。如下图所示：</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8D%95%E4%BD%93%E5%A4%9A%E5%AD%97%E7%B3%BB%E7%BB%9F.png" alt="单体多字处理系统"></p>
<p>单体多字处理系统的要点：</p>
<ol>
<li>图中存储体那行，其实分成了四块（每一块的存储字长都是和机器字长相等的，即16位），共组成了一个64位的存储单元</li>
<li>当CPU要获取数据时，先将 <strong>一个存储单元内</strong>的数据（即64位） 读到 <strong>数据寄存器</strong>中，下一次要用时可以直接用</li>
</ol>
<p>这样就能提高存储器的带宽，但是它也有自己的缺点：</p>
<ol>
<li>CPU每次写入时，由于只能写入16位的数据，所以每次都需要先写入图中的单字寄存器，然后由单字寄存器写回存储体。但是对于存储体来说，每次应该写入64位，所以在写入过程中可能会发生误伤的情况（覆盖了不必要的数据）</li>
<li>CPU读取数据时，如果数据不是连续的，就会产生浪费。比如读到一条指令，该指令要跳转到后面的存储地址，那么此次读就会产生浪费</li>
</ol>
<h2 id="多体并行之高位交叉"><a href="#多体并行之高位交叉" class="headerlink" title="多体并行之高位交叉"></a>多体并行之高位交叉</h2><p>多体并行的核心在于：让多个存储体并行操作，每个存储体有各自独立的地址寄存器（MAR）、数据寄存器（MDR）、地址译码、驱动电路、读/写电路等等。而高位交叉如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%A4%9A%E4%BD%93%E7%B3%BB%E7%BB%9F%E4%B9%8B%E9%AB%98%E4%BD%8D%E4%BA%A4%E5%8F%89.png" alt="多体并行之高位交叉"></p>
<p>高位表示体号、低位表示体内地址（可以参考字扩展），由于程序因按体内地址顺序存放（一个体存满后，再存入下一个体），故又有顺序存储之称。这种编码方式，只要合理调动，使不同的请求源访问不同的体，便可实现并行工作。</p>
<p>缺点：<br>如果CPU经常访问同一个个体，其他个体就会空闲着，就会产生“一体有难，三核围观”的现象。</p>
<h2 id="多体并行之低位交叉（又称交叉存储）"><a href="#多体并行之低位交叉（又称交叉存储）" class="headerlink" title="多体并行之低位交叉（又称交叉存储）"></a>多体并行之低位交叉（又称交叉存储）</h2><p>多体并行就不赘述了，这里讲一下低位交叉，因为高位交叉是顺序存储的，只有当一个存储体全部用完后才会使用后面的存储体，所以多体并行就可能发生CPU一直访问一个存储体，而不访问其他存储体的问题。</p>
<p>而低位交叉正好解决了这个问题，让低位作为体号，高位作为体内地址，如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%A4%9A%E4%BD%93%E7%B3%BB%E7%BB%9F%E4%B9%8B%E4%BD%8E%E4%BD%8D%E4%BA%A4%E5%8F%89.png" alt="多体并行之低位交叉"></p>
<p>每次先将第一排放满，再放第二排，第三排…</p>
<h2 id="多体并行的总结"><a href="#多体并行的总结" class="headerlink" title="多体并行的总结"></a>多体并行的总结</h2><p>虽然对于每个存储操作来说，周期没有缩短，但由于CPU交叉访问各体，使四个存储体的读/写重叠在一起，最终在一个存储周期内完成，存储器向CPU提供了四个存储字。时间关系如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%BA%A4%E5%8F%89%E8%AE%BF%E9%97%AE%E7%9A%84%E6%97%B6%E9%97%B4%E5%85%B3%E7%B3%BB.png" alt="交叉访问的时间关系"></p>
<p>在每一个读写周期内，会执行多次总线传输。保证<code>T(存取周期) = n(存储体个数) * τ(总线传输周期)</code>。注意，读写周期并没有缩短，而是让读/写过程重叠进行，最终在一个存取周期内 <strong>开始</strong>（注意图，不是完成，而是启动存储体的时间，正好在一个存取周期内。），存储器最终向CPU提供了4个字节。</p>
<p>用流水线表示低位交叉的多体并行系统的图如下所示：<br><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%9B%9B%E4%BD%93%E4%BD%8E%E4%BD%8D%E4%BA%A4%E5%8F%89%E6%B5%81%E6%B0%B4%E7%BA%BF%E5%9B%BE.png" alt="四体低位交叉系统"></p>
<p>很明显，读取四个字所花费的时间是 <code>T + 3τ</code>：在第一个存取周期内开始所有体的读/写操作。并在延迟3τ之后全部完成。</p>
<p>可见，对于低位交叉来说，如果连续读取n个 <strong>字</strong>，所需要花费的时间为：<code>t = T + (n - 1) * τ</code></p>
<p>对于高位交叉（即顺序存储）来说，如果连续读取n个 <strong>字</strong>，所需要花费的时间为：<code>t = n * T</code></p>
<blockquote>
<p>注意这里的概念：存取周期是指连续开始两次读/写操作的间隔时间，这个指标是对于存储器来说的；总线传输周期是指完成地址分配、传指、传数、结束阶段的时间。总线传输周期总会小于存取周期，因为CPU的处理速度几乎远大于主存处理的速度。</p>
</blockquote>
<p>例子：<br>设有四个模块组成的四体存储器结构，每个体的存储字长为32 位，存取周期为200ns。</p>
<p>假设数据总线宽度为32 位，总线传输周期为50ns，试求顺序存储和交叉存储的存储器带宽。</p>
<p>解：</p>
<ol>
<li>对于四个低位存储体来说，连续读取4个字所花费的时间为：<code>t = T + (n - 1) * τ = 200 + 3 * 50 = 350ns</code></li>
<li><p>对于四个高位存储体来说，连续读取4个字所花费的时间为：<code>t = T * n = 200 * 4 = 800ns</code></p>
</li>
<li><p>交叉存储的带宽即为：<code>32 * n / t = 32b * 4 / 350ns = 0.3657 * 10^9 bps</code></p>
</li>
<li>顺序存储的带宽即为：<code>32 * n / t = 32b * 4 / 800ns = 0.16 * 10^9 bps</code></li>
</ol>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/17/存储器（七）之主存结构/" data-id="cjk0syqzy002a28vjs58hjyt4" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器 (三）之随机存储器" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/13/存储器 (三）之随机存储器/" class="article-date">
  <time datetime="2018-07-13T06:03:34.000Z" itemprop="datePublished">2018-07-13</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/13/存储器 (三）之随机存储器/">存储器（三）之随机存储器</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="随机存储器"><a href="#随机存储器" class="headerlink" title="随机存储器"></a>随机存储器</h1><p>随机存储器根据 <strong>存储信息的原理不同</strong>，分为静态随机存储器和动态随机存储器。</p>
<h2 id="静态RAM"><a href="#静态RAM" class="headerlink" title="静态RAM"></a>静态RAM</h2><h3 id="静态RAM基本单元电路"><a href="#静态RAM基本单元电路" class="headerlink" title="静态RAM基本单元电路"></a>静态RAM基本单元电路</h3><p>存储器中用于寄存 “0” 和 “1”代码的电路称为存储器的基本单元电路。如下图所示，图中T<sub>1</sub> ~ T<sub>4</sub>是一个由MOS管组成的触发器基本电路，T5、T6受行地址选择信号控制，只要有高电压进来，该开关就会被打开（连通，否则就阻断）。T7和T8是列选择器，列选择器是共有的，不包含在基本单元电路内，而是芯片同一列的各个基本单元电路所共有的。</p>
<p>假设触发器内已经保存有 “1”这个信息，即A点为高电平。当需读出时，只要使行、列地址选择信号均有效，使T5、T6、T7、T8均导通，A点高电平通过T6，再由位线A通过T8作为读出放大器的输入信号，在读选择有效时，将1信号输出。</p>
<p>由于静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保持其原状态，不需要再生。但电源掉电时，原存信息丢失，故属于易失性半导体存储器。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E9%9D%99%E6%80%81RAM%E5%AD%98%E5%82%A8%E7%BB%93%E6%9E%84.png" alt="静态RAM存储结构"></p>
<p>当要写入“1”时，数据从D<sub>IN</sub>进入写电路，通过写左边的写放大器，向T7输入低电压；经过右边的写放大器，向T8输入高电压。选中的那行及那列就会导通（即T1~T6被导通），A点就是高电压，A’点就是低电压。这样就把欲写入的信息写到了该基本单元电路中。</p>
<h3 id="静态RAM举例"><a href="#静态RAM举例" class="headerlink" title="静态RAM举例"></a>静态RAM举例</h3><p>2144芯片由6个MOS管组成，如图所示A<sub>9</sub> ~ A<sub>0</sub> 为地址输入端；I/O<sub>1</sub> ~ I/O<sub>4</sub>为数据输入/输出端；CS<sup>-</sup> 为片选信号（低电平有效）；WE<sup>-</sup>为写允许信号（低电平为写，高电平为读）；V<sub>cc</sub>为电源端；GND为接地端。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/2144%E8%8A%AF%E7%89%87%E5%A4%96%E7%89%B9%E6%80%A7.png" alt="2144芯片外特性"></p>
<p>下图为2144芯片结构的说明图，A3~A8作为行地址选择先，共有2<sup>^6</sup>条。而因为I/O线有4条，所以每次读/写都应该产生四个数据，所以列选择器也会有四个。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/2144%E8%8A%AF%E7%89%87%E7%BB%93%E6%9E%84.png" alt="2144芯片结构"></p>
<p>举个例子，如果现在要向某个单元格进行写入，先通过行地址线和列地址线选择出具体的单元格。如下图所示</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/SRAM%E9%80%89%E6%8B%A9%E7%BB%93%E6%9E%84.png" alt="地址单元选择示意图"></p>
<p>找到对应的地址单元后，如果做读操作，先使CS<sup>-</sup>为低电平（被选中），然后WE<sup>-</sup>为高电平（执行写操作），然后在四个I/O口输出数据。如果做写操作，先将数据送到四个I/O口处，并使CS<sup>-</sup>为低电平、WE<sup>-</sup>为高电平，这样输入数据就会被写入到指定单元格内。</p>
<h3 id="静态RAM读时序"><a href="#静态RAM读时序" class="headerlink" title="静态RAM读时序"></a>静态RAM读时序</h3><ol>
<li>WE<sup>-</sup>的低电平信号长期有效</li>
<li>在t<sub>A</sub> - t<sub>CO</sub>的时间内，必须发出片选信号</li>
<li>在t<sub>CO</sub>的时间内，经过t<sub>cx</sub>时间（注意t<sub>cx</sub>不能超过t<sub>CO</sub>），必须发出数据，并在t片选信号失效前保证数据稳定</li>
<li>在片选信号失效后，t<sub>OTD</sub> - t<sub>OHA</sub>这段时间里，数据仍有效。</li>
<li>在地址、片选信号均失效后，在OHA时间里数据仍有效</li>
</ol>
<p>注意，<strong>第四项、第五项都表明了，即使当片选信号、地址失效后，数据也不是立马就消失的</strong>。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E8%AF%BB%E6%97%B6%E5%BA%8F.png" alt="读时序"></p>
<h3 id="静态RAM写时序"><a href="#静态RAM写时序" class="headerlink" title="静态RAM写时序"></a>静态RAM写时序</h3><p>注意：</p>
<ol>
<li>这里的滞后时间，是因为上一个操作结束后留下来的。为了避免无效数据的写入，所以需要等待一段时间。</li>
<li>tWR &gt; tDH是为了有充足的时间进行写入</li>
</ol>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%86%99%E6%97%B6%E5%BA%8F.png" alt="写时序"></p>
<h3 id="总结"><a href="#总结" class="headerlink" title="总结"></a>总结</h3><p>在静态RAM的每个读写周期内，地址都是有效的。</p>
<h2 id="动态RAM"><a href="#动态RAM" class="headerlink" title="动态RAM"></a>动态RAM</h2><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM.png" alt="三管MOS动态RAM"></p>
<h3 id="读过程"><a href="#读过程" class="headerlink" title="读过程"></a>读过程</h3><ol>
<li>对T<sub>4</sub>进行预充电，T<sub>4</sub>被打开，使读数据线的电压达到V<sub>DD</sub>。</li>
<li>读选择线打开T<sub>2</sub></li>
<li>如果电容C<sub>g</sub>里有电容（即存储的数据为“1”时），T<sub>1</sub>被打开</li>
<li>因为T<sub>2</sub> 和 T<sub>1</sub> 被接通，导地，读数据线变为低电平，输出0</li>
</ol>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM%E4%B9%8B%E8%AF%BB%E6%93%8D%E4%BD%9C.png" alt="3管MOS读过程"></p>
<h3 id="写过程"><a href="#写过程" class="headerlink" title="写过程"></a>写过程</h3><ol>
<li>写选择线打开T<sub>3</sub></li>
<li>写数据经过写数据线，C<sub>g</sub>就能保存一个电平</li>
</ol>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM%E4%B9%8B%E5%86%99%E6%93%8D%E4%BD%9C.png" alt="3管MOS写过程"></p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8D%95%E7%AE%A1MOS%E8%AF%BB%E4%B8%8E%E5%86%99.png" alt="单管MOS动态RAM"></p>
<h3 id="读过程-1"><a href="#读过程-1" class="headerlink" title="读过程"></a>读过程</h3><ol>
<li>字线传来高电平，使T导通</li>
<li>如果C<sub>s</sub>内包含数据，则向数据线输出</li>
</ol>
<h3 id="写过程-1"><a href="#写过程-1" class="headerlink" title="写过程"></a>写过程</h3><ol>
<li>字线传来低电平，使T导通</li>
<li>若数据线内为高电平，经T管对C<sub>s</sub>进行充电</li>
</ol>
<h2 id="三管MOS动态RAM举例"><a href="#三管MOS动态RAM举例" class="headerlink" title="三管MOS动态RAM举例"></a>三管MOS动态RAM举例</h2><p>这是1K x 1位的存储芯片，每一个小方块都代表一个三管MOS基本电路。<br>由于三管MOS读选择线和写选择先不是通过一条线的一个高低电平就能决定的(需要两条线各控制读/写)。<br>所以行地址译码器比5条多一条，每一行都会占用读、写两条选择线。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM%E4%BE%8B%E5%AD%90%E4%B8%80.png" alt="三管MOS动态RAM"></p>
<p>读出时预充电信号，只有在行、列选择器共同作用下的基本单元电路才能将信息从D输出。</p>
<p>写入时，受行地址译码器选中一行，受列地址译码器选中一列，从D获取信息写入到，行、列选择器共同作用的基本电路单元格中。</p>
<h2 id="单管动态RAM举例"><a href="#单管动态RAM举例" class="headerlink" title="单管动态RAM举例"></a>单管动态RAM举例</h2><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8D%95MOS%E5%8A%A8%E6%80%81RAM%E4%BE%8B%E4%B8%80.png" alt="单管动态RAM4116芯片"></p>
<p>该存储器自带了一个小的控制器（顶部的长方形）：</p>
<ul>
<li>RAS<sup>-</sup>表示行选通信号</li>
<li>CAS<sup>-</sup>表示列选通信号</li>
<li>WE<sup>-</sup>表示写/读信号</li>
</ul>
<p>它们对应的输出行时钟、列时钟、写时钟。</p>
<p>本来4116芯片是16K x 1位的（即2<sup>^7</sup> x 2<sup>^7</sup>），但由于4116的外特性，它只能拥有7个管脚。所以写入行地址时，需要传7位，暂存到行地址缓冲器中；写入列地址时，传七位到列地址缓冲器中。</p>
<p>比如说行地址输入:0111111（6个1，即64），列地址输入0000000（7个0，即0）：</p>
<ol>
<li>确定行地址63，打开63行的MOS管；确定列地址0，打开0列的MOS管</li>
<li>假设电容C<sub>s</sub>里存有数据“1”，那么在读放大器左边就是“1”；反之则是“0”</li>
<li>“1”即高电压，经过读放大器后，会往右输出“0”即低电压。</li>
<li>由于一路的MOS管都已经打开，就理所当然的进入I/O缓冲器内</li>
<li>最后输出</li>
</ol>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/4116%E8%AF%BB%E4%BF%A1%E5%8F%B7.png" alt="4116读信号"></p>
<p>比如说行地址输入：0000000（7个0，即0），列地址输入0000000（7个0，即0）。其写流程如下所示：</p>
<ol>
<li>确定行地址0，打开第0行的MOS管；确定列地址0，打开0列的MOS管。</li>
<li>输入的信息只能通过已打开的电路</li>
<li>经过读放大器后进入相反的一侧，例如存入数据“1”，则从右往左经过读放大器的时候会变成“0”，信息就写入到电容里了。</li>
</ol>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/4116%E5%86%99%E4%BF%A1%E5%8F%B7.png" alt="4116写信号"></p>
<p>注意，由于经过读放大器都会进入相反的状态，所以存“1”（实际存“0”），取出来时（实际取“0”），经过读放大器成为取“1”。</p>
<h3 id="动态RAM刷新"><a href="#动态RAM刷新" class="headerlink" title="动态RAM刷新"></a>动态RAM刷新</h3><p>刷新的实质是刷新放大器将原信息读出，再由刷新放大器形成原信息再写入的过程。<br>上面的4116芯片里的读放大器、三管MOS动态RAM里的刷新放大器都是起到刷新的作用。</p>
<p>由于存储单元被访问是随机的，无法确定哪些存储单元会被访问，所以需要隔一段时间就对全部的基本单元电路进行刷新，一般取2ms。这个时间称刷新周期，又称再生周期。</p>
<p>刷新是 <strong>一行行</strong>进行的，由专用的刷新电路来完成对基本单元电路的逐行刷新，才能保证动态RAM内的信息不丢失。</p>
<p>1) 集中刷新<br>集中刷新是指 <strong>每行数据的刷新时间集中在一段时间内刷新</strong>。如图所示，假设对于128 x 128的矩阵来说，读/写周期为0.5us，刷新时间需要2us。2ms（刷新周期内）内会占4000个存取周期，而在这4000个周期里，3872个周期用来读/写；128个周期用来刷新。</p>
<p>这128个周期（占64us）被称为“死时间”，又称“死区”，所占比率为 128 / 4000 * 100% = 3.2%。在死时间内，CPU无法访问存储器。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E9%9B%86%E4%B8%AD%E5%88%B7%E6%96%B0.png" alt="集中刷新"></p>
<p>2) 分散刷新<br>分散刷新是指 <strong>每行存储单元在存储时都进行一次刷新</strong>。如图所示，假设对于128 x 128的矩阵来说，读/写一次所花费的时间为（0.5us + 0.5us），128us就刷新一次完所有行。而要求只需要在2000us内刷新，所以在电容失效之前的这段时间里总共刷新15.625次，极其浪费资源。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%88%86%E6%95%A3%E5%88%B7%E6%96%B0.png" alt="分散刷新"></p>
<p>3) 异步刷新<br>异步刷新是指 <strong>前两种方式的结合，在一段时间内进行刷新</strong>。该方法相比集中式刷新，解决了死区范围过大的问题；相比分散刷新，将每行刷新的时间控制在最大限度内。<br>如图所示<br>每一次完整的刷新需要在2ms内，总共128行，所以每隔（2000 / 128） us 要刷新一行</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%BC%82%E6%AD%A5%E5%88%B7%E6%96%B0.png" alt="异步刷新"></p>
<p>如果动态RAM的刷新安排在CPU对指令的译码阶段，由于这个阶段CPU不访问存储器，所以不会出现集中刷新里面的“大量死区”的问题。</p>
<h2 id="总结-1"><a href="#总结-1" class="headerlink" title="总结"></a>总结</h2><table>
<thead>
<tr>
<th>条目</th>
<th style="text-align:center">动态RAM</th>
<th style="text-align:right">静态RAM</th>
</tr>
</thead>
<tbody>
<tr>
<td>速度</td>
<td style="text-align:center">慢（体现在电容上）</td>
<td style="text-align:right">快</td>
</tr>
<tr>
<td>价格</td>
<td style="text-align:center">便宜</td>
<td style="text-align:right">贵</td>
</tr>
<tr>
<td>集成度</td>
<td style="text-align:center">高</td>
<td style="text-align:right">低</td>
</tr>
<tr>
<td>功耗</td>
<td style="text-align:center">低</td>
<td style="text-align:right">高</td>
</tr>
</tbody>
</table>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8A%A8%E6%80%81RAM%E5%92%8C%E9%9D%99%E6%80%81RAM%E6%80%BB%E7%BB%93.png" alt=""></p>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/13/存储器 (三）之随机存储器/" data-id="cjk0syr01002c28vjm5nqxo2o" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  
    <article id="post-存储器 (二）之主存与CPU的联系" class="article article-type-post" itemscope itemprop="blogPost">
  <div class="article-meta">
    <a href="/codeleven.github.io/2018/07/13/存储器 (二）之主存与CPU的联系/" class="article-date">
  <time datetime="2018-07-13T06:03:34.000Z" itemprop="datePublished">2018-07-13</time>
</a>
    
  </div>
  <div class="article-inner">
    
    
      <header class="article-header">
        
  
    <h1 itemprop="name">
      <a class="article-title" href="/codeleven.github.io/2018/07/13/存储器 (二）之主存与CPU的联系/">存储器之主存与CPU的联系</a>
    </h1>
  

      </header>
    
    <div class="article-entry" itemprop="articleBody">
      
        <h1 id="主存储器"><a href="#主存储器" class="headerlink" title="主存储器"></a>主存储器</h1><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%BB%E5%AD%98%E7%9A%84%E5%9F%BA%E6%9C%AC%E6%9E%84%E6%88%90.png" alt="主存的基本构成"></p>
<p>主存储器需要根据MAR中的地址访问某个存储单元，还需要经过地址译码、驱动等电路，才能找到所需要访问的单元。</p>
<p>当主存储器写入时，会从MDR中取出数据经过写入电路，才会被写入到选中的单元中。</p>
<p>当主存储器被读时，会从 <strong>被选中单元</strong>中取出数据，经过读取放大器，最后送入到MDR。</p>
<h1 id="主存和CPU的联系"><a href="#主存和CPU的联系" class="headerlink" title="主存和CPU的联系"></a>主存和CPU的联系</h1><p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%BB%E5%AD%98%E5%92%8CCPU%E4%B9%8B%E9%97%B4%E7%9A%84%E8%81%94%E7%B3%BB.png" alt=""></p>
<p>现代主存通常将 <strong>译码器</strong>、 <strong>驱动器</strong>、 <strong>读/写电路</strong>做在主存储器中；将 <strong>MDR</strong>、 <strong>MAR</strong> 集成在CPU中。两者通过总线相连接。</p>
<p>当CPU要读取数据时：</p>
<ol>
<li>CPU会将待读取地址发送到MAR，地址经MAR发送到主存</li>
<li>CPU发出读命令。</li>
<li>主存接到命令后，读取指定地址单元上的内容</li>
<li>将单元的内容读至数据总线上</li>
</ol>
<p>当CPU要写入数据时：</p>
<ol>
<li>CPU会将待写地址发送到MAR，地址经MAR发送到主存</li>
<li>CPU将要写入的数据发送到MDR，数据经MDR发送到主存</li>
<li>CPU发出写入命令</li>
<li>主存街道命令，将数据线上的信息写入到对应地址单元。</li>
</ol>
<h2 id="主存中存储单元地址分配"><a href="#主存中存储单元地址分配" class="headerlink" title="主存中存储单元地址分配"></a>主存中存储单元地址分配</h2><p>不同的机器，存储字长不同，通常存储字长是8的倍数。CPU可按字地址查找，也可以通过字节查找。如果存储字长为8位，机器字长32位（每一个字有32位），每个字都包含4个可独立寻址的字节，字地址是用该字的高位字节来表示的。</p>
<p><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/IBM370%E5%92%8CPDP-11.png" alt="不同机器的字地址和字节地址"></p>
<p>如图a所示，对24位地址线的主存而言，按字节寻址的范围是 2^24 bit，按字寻址的范围是 2^22 bit（先算出按字节算的个数，然后再除以一个字占用的字节）。<br>如图b所示，对24位地址线的主存而言，按字节寻址的范围是，2^24 bit，按字寻址的范围是 2^23 bit。</p>
<h2 id="主存的技术指标"><a href="#主存的技术指标" class="headerlink" title="主存的技术指标"></a>主存的技术指标</h2><h3 id="存储容量"><a href="#存储容量" class="headerlink" title="存储容量"></a>存储容量</h3><p>存储容量是指 <strong>主存能存放二进制代码的总位数</strong>，即<br><figure class="highlight plain"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line">    存储容量 = 存储单元个数 X 存储字长         </span><br><span class="line">或</span><br><span class="line">    存储容量 = 存储单元个数 X 存储字长 / 8</span><br></pre></td></tr></table></figure></p>
<h3 id="存储速度"><a href="#存储速度" class="headerlink" title="存储速度"></a>存储速度</h3><p>存储速度是由存取时间和存取周期来表示的。<br>存取时间又称为 <strong>存储器的访问时间(Memory Access Time)</strong> ， 是指启动一次存储器操作(读或写)到完成该操作所需的全部时间。</p>
<p>存取时间分为 <strong>读出时间</strong> 和 <strong>写入时间</strong>：</p>
<ul>
<li>读出时间：存储器接收到有戏地址开始，到产生有效输出所需的全部时间。</li>
<li>写入时间：存储器接受到有效地址开始，到数据写入被选中单元为止所需的全部时间。</li>
</ul>
<p>存取周期是指存储器进行连续 <strong>开始</strong> 两次独立的存储操作所需的最小间隔时间（开始读取操作到下一次开始读取操作这段时间称为存取周期）。</p>
<h2 id="译码驱动方式"><a href="#译码驱动方式" class="headerlink" title="译码驱动方式"></a>译码驱动方式</h2><h3 id="线选法"><a href="#线选法" class="headerlink" title="线选法"></a>线选法</h3><p>一根字选择先，直接选中一个存储单元（比如一个字节）。这种方式适用于容量不大的存储芯片，因为容量大了之后所需要的字线根数就会很大。如图所示<br><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E7%BA%BF%E9%80%89%E6%B3%95.png" alt=""></p>
<h3 id="重合法"><a href="#重合法" class="headerlink" title="重合法"></a>重合法</h3><p>对于1K X 1位存储芯片，采用重合法就只需要32 + 32根选择线，重合法就和x、y轴确定一个点一样，所以当地址线输入全为0时，x<sub>0</sub>和y<sub>0</sub>就有效了，矩阵中第0行、第0列共同选中的那行就被选中了。所以当x、y线都被选中时才能决定地址，所以称为重合法。<br><img src="https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E9%87%8D%E5%90%88%E6%B3%95.png" alt="重合法"></p>

      
    </div>
    <footer class="article-footer">
      <a data-url="http://yoursite.com/GithubPages/2018/07/13/存储器 (二）之主存与CPU的联系/" data-id="cjk0syr03002f28vjhr41ex1o" class="article-share-link">Share</a>
      
      
  <ul class="article-tag-list"><li class="article-tag-list-item"><a class="article-tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li></ul>

    </footer>
  </div>
  
</article>


  


  <nav id="page-nav">
    <span class="page-number current">1</span><a class="page-number" href="/codeleven.github.io/page/2/">2</a><a class="page-number" href="/codeleven.github.io/page/3/">3</a><span class="space">&hellip;</span><a class="page-number" href="/codeleven.github.io/page/6/">6</a><a class="extend next" rel="next" href="/codeleven.github.io/page/2/">__('next') &raquo;</a>
  </nav>
</section>
        
          <aside id="sidebar">
  
    

  
    
  <div class="widget-wrap">
    <h3 class="widget-title">Tags</h3>
    <div class="widget">
      <ul class="tag-list"><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/JMM/">JMM</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/JVM/">JVM</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/Java并发/">Java并发</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/Java集合/">Java集合</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/数据结构与算法/">数据结构与算法</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/数据结构和算法/">数据结构和算法</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/计算机组成/">计算机组成</a></li><li class="tag-list-item"><a class="tag-list-link" href="/codeleven.github.io/tags/设计模式/">设计模式</a></li></ul>
    </div>
  </div>


  
    
  <div class="widget-wrap">
    <h3 class="widget-title">Tag Cloud</h3>
    <div class="widget tagcloud">
      <a href="/codeleven.github.io/tags/JMM/" style="font-size: 16.67px;">JMM</a> <a href="/codeleven.github.io/tags/JVM/" style="font-size: 16.67px;">JVM</a> <a href="/codeleven.github.io/tags/Java并发/" style="font-size: 20px;">Java并发</a> <a href="/codeleven.github.io/tags/Java集合/" style="font-size: 15px;">Java集合</a> <a href="/codeleven.github.io/tags/数据结构与算法/" style="font-size: 10px;">数据结构与算法</a> <a href="/codeleven.github.io/tags/数据结构和算法/" style="font-size: 13.33px;">数据结构和算法</a> <a href="/codeleven.github.io/tags/计算机组成/" style="font-size: 18.33px;">计算机组成</a> <a href="/codeleven.github.io/tags/设计模式/" style="font-size: 11.67px;">设计模式</a>
    </div>
  </div>

  
    
  <div class="widget-wrap">
    <h3 class="widget-title">Archives</h3>
    <div class="widget">
      <ul class="archive-list"><li class="archive-list-item"><a class="archive-list-link" href="/codeleven.github.io/archives/2018/07/">July 2018</a></li><li class="archive-list-item"><a class="archive-list-link" href="/codeleven.github.io/archives/2018/06/">June 2018</a></li><li class="archive-list-item"><a class="archive-list-link" href="/codeleven.github.io/archives/2018/05/">May 2018</a></li><li class="archive-list-item"><a class="archive-list-link" href="/codeleven.github.io/archives/2018/04/">April 2018</a></li></ul>
    </div>
  </div>


  
    
  <div class="widget-wrap">
    <h3 class="widget-title">Recent Posts</h3>
    <div class="widget">
      <ul>
        
          <li>
            <a href="/codeleven.github.io/2018/07/25/(未埋)了解阻塞队列之PriorityBlockingQueue/">了解阻塞队列之PriorityBlockingQueue</a>
          </li>
        
          <li>
            <a href="/codeleven.github.io/2018/07/25/《七周七并发模型》第一章第一天/">《七周七并发模型》第一章第一天</a>
          </li>
        
          <li>
            <a href="/codeleven.github.io/2018/07/25/输入输出系统概述/">输入输出系统之概述</a>
          </li>
        
          <li>
            <a href="/codeleven.github.io/2018/07/22/存储器（九）之高速缓冲器（下）/">存储器之高速缓冲器(Cache)(下)</a>
          </li>
        
          <li>
            <a href="/codeleven.github.io/2018/07/20/存储器（八）之高速缓冲器（上）/">存储器之高速缓冲器(Cache)(上篇)</a>
          </li>
        
      </ul>
    </div>
  </div>

  
</aside>
        
      </div>
      <footer id="footer">
  
  <div class="outer">
    <div id="footer-info" class="inner">
      &copy; 2018 CoDeleven<br>
      Powered by <a href="http://hexo.io/" target="_blank">Hexo</a>
    </div>
  </div>
</footer>
    </div>
    <nav id="mobile-nav">
  
    <a href="/codeleven.github.io/" class="mobile-nav-link">Home</a>
  
    <a href="/codeleven.github.io/archives" class="mobile-nav-link">Archives</a>
  
</nav>
    

<script src="//ajax.googleapis.com/ajax/libs/jquery/2.0.3/jquery.min.js"></script>


  <link rel="stylesheet" href="/codeleven.github.io/fancybox/jquery.fancybox.css">
  <script src="/codeleven.github.io/fancybox/jquery.fancybox.pack.js"></script>


<script src="/codeleven.github.io/js/script.js"></script>

  </div>
</body>
</html>