////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2011 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____
//  /   /\/   /
// /___/  \  /    Vendor: Xilinx
// \   \   \/     Version: O.87xd
//  \   \         Application: netgen
//  /   /         Filename: routed.v
// /___/   /\     Timestamp: Wed Mar 14 07:10:08 2012
// \   \  /  \ 
//  \___\/\___\
//             
// Command	: -ofmt verilog -sim -ne -sdf_path ..\..\implement\results -tm xilinx_pcie_1_1_ep_s6 -w routed.ncd 
// Device	: 6slx45tfgg484-3 (PRODUCTION 1.21 2012-01-07)
// Input file	: routed.ncd
// Output file	: routed.v
// # of Modules	: 1
// Design Name	: xilinx_pcie_1_1_ep_s6
// Xilinx        : C:\Xilinx\13.4\ISE_DS\ISE\
//             
// Purpose:    
//     This verilog netlist is a verification model and uses simulation 
//     primitives which may not represent the true implementation of the 
//     device, however the netlist is functionally correct and should not 
//     be modified. This file cannot be synthesized and should only be used 
//     with supported simulation tools.
//             
// Reference:  
//     Command Line Tools User Guide, Chapter 23 and Synthesis and Simulation Design Guide, Chapter 6
//             
////////////////////////////////////////////////////////////////////////////////

`timescale 1 ns/1 ps

module xilinx_pcie_1_1_ep_s6 (
  pci_exp_rxp, pci_exp_rxn, sys_clk_p, sys_clk_n, sys_reset_n, pci_exp_txp, pci_exp_txn, led_0, led_1, led_2
);
  input pci_exp_rxp;
  input pci_exp_rxn;
  input sys_clk_p;
  input sys_clk_n;
  input sys_reset_n;
  output pci_exp_txp;
  output pci_exp_txn;
  output led_0;
  output led_1;
  output led_2;
  wire NlwRenamedSig_IO_sys_reset_n;
  wire N58;
  wire app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0;
  wire N60_0;
  wire N32;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708;
  wire N33_0;
  wire app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o;
  wire app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o_0;
  wire app_PIO_PIO_EP_EP_MEM_rd_data0_en;
  wire app_PIO_PIO_EP_EP_MEM_rd_data1_en_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv;
  wire user_clk;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19__0;
  wire user_reset;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2__0;
  wire app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o;
  wire app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o_0;
  wire app_PIO_PIO_EP_EP_MEM_rd_data3_en;
  wire app_PIO_PIO_EP_EP_MEM_rd_data2_en_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_5795;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796;
  wire app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done;
  wire N45_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6__0;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_25__0;
  wire app_PIO_PIO_EP_EP_MEM_rst_n_inv;
  wire app_PIO_PIO_EP_EP_TX__n0287_inv;
  wire app_PIO_PIO_EP_EP_TX_req_compl_q_5817;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819;
  wire app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_27__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_29__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_31__0;
  wire N23;
  wire N24_0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT141_5843;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT132_5845;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT131_5846;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161_0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151_0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT301_5855;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37_0;
  wire app_PIO_PIO_EP_EP_RX_wr_en_o_5858;
  wire app_PIO_PIO_EP_EP_RX__n0469_inv;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_5861;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_5862;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT162_5863;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT152_5864;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT352_5868;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT312_5869;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_17__0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT302_5881;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT252_5882;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT251_5883;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261_0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT411;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT431_0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT282_5893;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281_0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT262_5895;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_19__0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT44;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_21__0;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT371_5916;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT391_0;
  wire N35;
  wire N36_0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_23__0;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_5929;
  wire app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_41_o;
  wire app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28__0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7__0;
  wire N26;
  wire N27_0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_17__0;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_16__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_9__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0;
  wire s6_pcie_v2_4_i_user_reset_out_w;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_6009;
  wire s6_pcie_v2_4_i_trn_rsrc_rdy_n;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011;
  wire s6_pcie_v2_4_i_trn_rsof_n;
  wire s6_pcie_v2_4_i_trn_rsrc_dsc_n;
  wire N0_0;
  wire app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable1_6015;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_6017;
  wire app_PIO_pio_reset_n;
  wire app_PIO_PIO_TO_trn_pending_6019;
  wire app_PIO_PIO_EP_EP_RX_req_compl_o_6020;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_6021;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31__0;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_19__0;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_18__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_11__0;
  wire app_PIO_PIO_EP_EP_TX_cpl_w_data_6041;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_6042;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_13__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_15__0;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_6077;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_6078;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_6080;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_6081;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_1__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_3__0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_5__0;
  wire app_PIO_PIO_EP_EP_RX__n0461_inv;
  wire app_PIO_PIO_EP_EP_RX__n0453_inv;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103;
  wire app_PIO_PIO_EP_EP_RX__n0445_inv_0;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_7__0;
  wire app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_6111;
  wire N29;
  wire N30_0;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115;
  wire s6_pcie_v2_4_i_trn_tdst_rdy_n;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_6117;
  wire s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o_0;
  wire app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o;
  wire app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o_0;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121;
  wire app_PIO_PIO_EP_EP_RX__n0457_inv_0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12__0;
  wire s6_pcie_v2_4_i_trn_tsof_INV_119_o;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_6130;
  wire s6_pcie_v2_4_i_trn_reof_n;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_6132;
  wire N18_0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14__0;
  wire N19;
  wire app_PIO_PIO_EP_EP_RX_in_packet_q_6141;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0;
  wire s6_pcie_v2_4_i_mim_tx_wen;
  wire s6_pcie_v2_4_i_mim_tx_ren;
  wire s6_pcie_v2_4_i_mim_rx_wen;
  wire s6_pcie_v2_4_i_mim_rx_ren;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_0__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_1__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_2__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__6618;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_3__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_4__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_5__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_6__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__6623;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_7__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_8__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_10__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_0__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_1__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_2__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__6637;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_3__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_4__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_5__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_6__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__6646;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_7__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_8__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_9__0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__0;
  wire s6_pcie_v2_4_i_sys_reset_n_0;
  wire user_lnk_up;
  wire pci_exp_rxn_IBUF;
  wire pci_exp_rxp_IBUF;
  wire pci_exp_txn_OBUF;
  wire pci_exp_txp_OBUF;
  wire refclk_ibuf_ML_IBUF2;
  wire refclk_ibuf_ML_IBUF1;
  wire sys_clk_c;
  wire s6_pcie_v2_4_i_gt_refclk_buf;
  wire s6_pcie_v2_4_i_cfg_to_turnoff_n;
  wire s6_pcie_v2_4_i_cfg_turnoff_ok_n;
  wire s6_pcie_v2_4_i_clock_locked;
  wire s6_pcie_v2_4_i_mgt_clk;
  wire s6_pcie_v2_4_i_gt_reset_done;
  wire s6_pcie_v2_4_i_pipe_gt_tx_elec_idle_a;
  wire s6_pcie_v2_4_i_phystatus;
  wire s6_pcie_v2_4_i_rx_enter_elecidle;
  wire s6_pcie_v2_4_i_pipe_rx_polarity_a;
  wire s6_pcie_v2_4_i_pipe_rxreset_a;
  wire s6_pcie_v2_4_i_pipe_tx_rcvr_det_a;
  wire s6_pcie_v2_4_i_trn_rbar_hit_n_6_;
  wire s6_pcie_v2_4_i_trn_rbar_hit_n_0_;
  wire s6_pcie_v2_4_i_trn_rdst_rdy_INV_114_o;
  wire s6_pcie_v2_4_i_trn_teof_INV_117_o;
  wire s6_pcie_v2_4_i_pll_rst;
  wire s6_pcie_v2_4_i_gt_refclk_fb;
  wire s6_pcie_v2_4_i_clk_62_5;
  wire s6_pcie_v2_4_i_clk_125;
  wire s6_pcie_v2_4_i_clk_250;
  wire sys_reset_n_c_INV_124_o;
  wire s6_pcie_v2_4_i_gt_plllkdet_out;
  wire s6_pcie_v2_4_i_mgt_clk_2x;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n01571;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734;
  wire N48_0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_51_6736;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_6737;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o11;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT6;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT20;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT8;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT221_6749;
  wire app_PIO_PIO_EP_EP_RX_req_ep_o_6752;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT10;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT24;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT34;
  wire app_PIO_PIO_EP_EP_RX_req_td_o_6758;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT12;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT27;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT29;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_6764;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In1;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In2;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_6767;
  wire app_PIO_PIO_EP_EP_RX__n0358;
  wire N6;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770;
  wire app_PIO_PIO_EP_EP_RX_m_axis_rx_tdata_9__GND_11_o_equal_3_o;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In1_6772;
  wire app_PIO_PIO_TO_cfg_turnoff_ok_6773;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT331;
  wire N42;
  wire N41;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT392_6778;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT412_6780;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT432_6782;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT46;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT48;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2_6790;
  wire app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_rstpot_6791;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_6797;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_glue_set_6798;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT23_6799;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT21;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT181;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT186;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT372_6803;
  wire N56;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_4;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_52_6807;
  wire N54;
  wire N16;
  wire N2;
  wire N47;
  wire N49_0;
  wire app_PIO_PIO_EP_wr_busy;
  wire app_PIO_PIO_EP_EP_RX_state__n0436_inv;
  wire app_PIO_PIO_EP_EP_RX_state__n0436_inv1_6820;
  wire app_PIO_PIO_EP_EP_RX__n0465_inv;
  wire N68;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT4;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT3;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT441_6827;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT30;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT25;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351_6830;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT35;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT311_6832;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT31_6833;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT28;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT26;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT16;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT15;
  wire N38;
  wire N39;
  wire N10;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT142_6846;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT14;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT13;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT22;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT182_6850;
  wire N51;
  wire N52;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_trn_rsof_OR_62_o;
  wire N21;
  wire app_PIO_PIO_EP_EP_MEM_write_en_6855;
  wire app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_6857;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_6858;
  wire N70;
  wire app_PIO_PIO_EP_EP_RX_state__n0436_inv3_6860;
  wire N44;
  wire N8;
  wire app_PIO_PIO_EP_EP_RX__n0436_inv;
  wire app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_6864;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_41_6865;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_42_6866;
  wire ProtoComp34_CYINITGND_0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead_2__mand1_1722;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut_1792;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut1_1778;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0__rt_1825;
  wire ProtoComp37_CYINITVCC_1;
  wire s6_pcie_v2_4_i_sys_reset_n;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO0;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO1;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO2;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO3;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO4;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO5;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO6;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO7;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO8;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO9;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO10;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO11;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO12;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO13;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO14;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO15;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM0;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUT4;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKFBDCM;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM5;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM1;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DRDY;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM2;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUT5;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM4;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM3;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUT3;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI0;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI1;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI2;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI3;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI4;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI5;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI6;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI7;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI8;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI9;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI10;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI11;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI12;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI13;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI14;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI15;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR0;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR1;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR2;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR3;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR4;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DWE;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_RST_INT;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKIN2;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DEN;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DCLK;
  wire s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKFBIN_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBEAST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBEAST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXSTATUS10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXSTATUS11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXSTATUS12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA14;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA15;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA16;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA17;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA18;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA19;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA110;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA111;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA112;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA113;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA114;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA115;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA116;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA117;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA118;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA119;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA120;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA121;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA122;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA123;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA124;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA125;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA126;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA127;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA128;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA129;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA130;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA131;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA016;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA017;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA018;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA019;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA020;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA021;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA022;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA023;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA024;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA025;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA026;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA027;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA028;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA029;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA030;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA031;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST3;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST4;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKOUT10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKOUT11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKOUT01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT14;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT04;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDO0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDO1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDO2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST3;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST4;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO3;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO4;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO5;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO6;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO7;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO8;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO9;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO14;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO15;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBWEST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBWEST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK03;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT02;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK12;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK13;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANBONDSEQ1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PHYSTATUS1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXOUTCLK0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCOMMADET0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKPLL1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXPRBSERR1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANISALIGNED0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRECCLK1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEREALIGN1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKOUT0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEISALIGNED0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXVALID0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKPLL0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXN1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXELECIDLE1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKOUT1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANISALIGNED1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RESETDONE1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCOMMADET1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANREALIGN1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLLKDET1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANREALIGN0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRECCLK0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEISALIGNED1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXOUTCLK1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXP1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANBONDSEQ0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRDY;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEREALIGN0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXVALID1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXPRBSERR0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST3;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST4;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST3;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST4;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDI0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDI1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDI2;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINEAST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK1_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLK11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXN1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLK01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK1_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK0_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXP1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINWEST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK21_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK11;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK10;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DCLK_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK20_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK0_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINEAST1;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINWEST0;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK1_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK00;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK21_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK20_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK0_INT;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK01;
  wire s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLK10;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_glue_set_2850;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_glue_set_2855;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_2874;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tlast_pm_prioity_pipeline_tlast_prev_MUX_281_o;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tvalid_pm_prioity_pipeline_tvalid_prev_MUX_280_o;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_rstpot_2877;
  wire s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_glue_set_2897;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_2914;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_rstpot_2911;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_glue_set_2921;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_8_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_16_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_11_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_12_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_13_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_14_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_15_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_9_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_13_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_12_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_11_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_10_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_9_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_8_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_15_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_14_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tvalid_Mux_29_o;
  wire app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_3142;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_0_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_6_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_1_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_20_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_3_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_4_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_5_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_10_;
  wire s6_pcie_v2_4_i_trn_reof_n_INV_103_o;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_25_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_31_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_27_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_28_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_29_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_2_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_30_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_26_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_17_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_24_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_18_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_19_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_21_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_22_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_23_;
  wire s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_7_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_2_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_3_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_4_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT431;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_0_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_7_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_2_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_3_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_4_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_5_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_6_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_1_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_5_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_6_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_7_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_3472;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_8_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_16_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_11_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_12_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_13_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_14_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_15_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_9_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261_3569;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_28_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_23_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT30_pack_5;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_30_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281_3609;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_31_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_29_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT35_pack_6;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351_pack_8;
  wire N33;
  wire N18;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_26_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_24_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT28_pack_6;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_27_;
  wire N24;
  wire N27;
  wire N30;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_19_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_18_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT16_pack_6;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_20_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161_3782;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_22_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_21_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_25_;
  wire N39_pack_5;
  wire app_PIO_PIO_EP_EP_TX_cpl_w_data_pack_1;
  wire app_PIO_PIO_EP_EP_TX_cpl_w_data_rstpot_3835;
  wire N36;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151_3858;
  wire app_PIO_PIO_TO_cfg_turnoff_ok_rstpot_3864;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_0_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_6_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_1_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_20_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_3_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_4_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_5_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_10_;
  wire s6_pcie_v2_4_i_trn_rd_23__rt_3982;
  wire s6_pcie_v2_4_i_trn_rd_22__rt_3972;
  wire s6_pcie_v2_4_i_trn_rd_20__rt_3971;
  wire s6_pcie_v2_4_i_trn_rd_21__rt_3966;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__rt_4016;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18__rt_4006;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__rt_4005;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17__rt_4000;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_17_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_24_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_18_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_19_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_21_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_22_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_23_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_7_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_17_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_16_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT14_pack_5;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_0_;
  wire app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_1_;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT391;
  wire s6_pcie_v2_4_i_trn_rd_27__rt_4191;
  wire s6_pcie_v2_4_i_trn_rd_26__rt_4181;
  wire s6_pcie_v2_4_i_trn_rd_24__rt_4180;
  wire s6_pcie_v2_4_i_trn_rd_25__rt_4175;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_glue_set_4218;
  wire s6_pcie_v2_4_i_trn_rsrc_dsc_n_INV_105_o;
  wire N49;
  wire N60;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_25_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_31_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_27_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_28_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_29_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_2_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_30_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_26_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o;
  wire ProtoComp157_CARRY4_O0;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_glue_set_4352;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_pack_4;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_glue_set_4338;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_rstpot_4381;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_4380;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_rstpot1_4416;
  wire N0;
  wire app_PIO_PIO_EP_EP_TX_state_2__GND_12_o_Mux_30_o;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_pack_10;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In;
  wire app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_4438;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_In;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_0_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_7_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_2_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_3_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_4_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_5_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_6_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_1_;
  wire N48;
  wire N62;
  wire N21_pack_6;
  wire N63;
  wire app_PIO_PIO_EP_EP_RX__n0445_inv;
  wire app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_2__GND_8_o_Select_20_o;
  wire app_PIO_PIO_EP_EP_MEM_write_en_pack_13;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_In;
  wire app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_0_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_7_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_2_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_3_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_4_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_5_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_6_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_1_;
  wire app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o;
  wire app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_4696;
  wire app_PIO_PIO_EP_EP_RX_state_3__PWR_11_o_Mux_75_o;
  wire app_PIO_PIO_EP_EP_MEM_rd_data2_en;
  wire app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_is_eof_4__null_is_eof_4__mux_18_OUT_8_;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_is_eof_4__null_is_eof_4__mux_18_OUT_2_;
  wire s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_6_;
  wire s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_0_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_0_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_7_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_2_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_3_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_4_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_5_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_6_;
  wire app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_1_;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In;
  wire app_PIO_PIO_EP_EP_RX__n0469_inv_pack_3;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_12_rstpot1_5085;
  wire app_PIO_PIO_EP_EP_MEM_rd_data1_en;
  wire app_PIO_PIO_TO_trn_pending_rstpot_5233;
  wire app_PIO_PIO_TO_trn_pending_pack_3;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_10_rstpot1_5245;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_In;
  wire app_PIO_PIO_EP_EP_RX__n0457_inv;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_pack_12;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_pack_10;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_pack_8;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_In_5410;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_In;
  wire app_PIO_PIO_EP_EP_RX_in_packet_q_glue_set_5429;
  wire app_PIO_PIO_EP_EP_RX_in_packet_q_pack_3;
  wire app_PIO_PIO_EP_EP_RX_state_3__GND_11_o_Mux_66_o;
  wire N70_pack_2;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_null_rx_tlast_MUX_215_o;
  wire s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_next_state;
  wire N45;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_pack_2;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKB;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENB;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKB;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKB;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKB;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENA;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_10_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_11_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_12_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_13_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_8_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_9_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_3_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_4_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_5_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_6_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_7_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIPA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTB;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_0_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_1_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_2_;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_3_;
  wire NlwBufferSignal_led_0_obuf_I;
  wire NlwBufferSignal_led_1_obuf_I;
  wire NlwBufferSignal_led_2_obuf_I;
  wire NlwBufferSignal_s6_pcie_v2_4_i_gt_refclk_bufio2_I;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_CFGTURNOFFOKN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_CLOCKLOCKED;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MGTCLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPEGTRESETDONEA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPEPHYSTATUSA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXENTERELECIDLEA;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_SYSRESETN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNRDSTRDYN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTEOFN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTSOFN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTSRCRDYN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_USERCLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKIN1;
  wire NlwBufferSignal_s6_pcie_v2_4_i_mgt_bufg_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_phy_bufg_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_mgt2x_bufg_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_td_o_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_td_o_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_ep_o_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_ep_o_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_13_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_11_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_8_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_13_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_9_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_8_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_15_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_14_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_0_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_7_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_4_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_3_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_0_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_29_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_27_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_25_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_15_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_15_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_14_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_14_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_13_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_13_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_12_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_21_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_18_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_17_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_30_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_31_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_28_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_29_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_26_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_27_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_24_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_25_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_7_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_4_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_0_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_7_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_4_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_13_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_11_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_8_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_23_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_28_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_31_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_15_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_15_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_14_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_14_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_13_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_13_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_12_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_24_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_26_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_7_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_4_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_18_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_19_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_22_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_21_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_cpl_w_data_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_11_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_10_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_9_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_8_IN;
  wire NlwBufferSignal_app_PIO_PIO_TO_cfg_turnoff_ok_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_3_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_0_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_0_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_23_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_23_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_19_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_22_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_22_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_18_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_21_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_21_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_17_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_20_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_20_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_16_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_21_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_17_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_0_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_27_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_27_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_26_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_26_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_25_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_25_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_24_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_24_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_29_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_27_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_25_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_31_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_31_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_30_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_30_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_29_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_29_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_28_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_28_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_10_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_compl_done_o_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_22_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_23_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_20_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_21_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_18_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_19_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_16_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_17_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_11_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_10_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_9_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_8_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_q_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_q_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_19_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_18_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_17_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_16_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_9_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_8_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_7_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_write_en_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_14_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_15_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_13_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_4_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_IN;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_23_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_22_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_21_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_20_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_en_o_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_en_o_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_10_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_31_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_30_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_29_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_28_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_TO_trn_pending_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_15_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_14_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_13_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_27_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_26_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_25_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_24_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_6_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_6_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_5_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_5_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_4_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_4_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_in_packet_q_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_compl_o_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_3_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_3_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_2_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_2_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_1_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_1_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_0_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_0_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_CLK;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_IN;
  wire NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_9_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_8_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_7_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_6_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_5_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_4_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_3_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_2_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_1_CLK;
  wire NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0_CLK;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_3__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_0__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_1__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_2__UNCONNECTED;
  wire NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__450_D5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__446_D5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__447_C5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__448_B5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__449_A5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__99_D5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_CO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_CO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_O_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_O_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__454_C5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__444_B5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__445_A5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__94_D5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__95_C5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__96_B5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__453_A5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__90_D5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__91_C5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__92_B5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__93_A5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__86_D6LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__DI_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__87_C5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__88_B5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__89_A5LUT_O_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_gt_refclk_bufio2_IOCLK_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_gt_refclk_bufio2_SERDESSTROBE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDBUSMASTERENABLE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDINTERRUPTDISABLE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDIOENABLE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDMEMENABLE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDSERREN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLAUXPOWEREN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLCORRERRREPORTINGEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLENABLERO_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLEXTTAGEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLFATALERRREPORTINGEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXPAYLOAD_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXPAYLOAD_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXPAYLOAD_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXREADREQ_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXREADREQ_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXREADREQ_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLNONFATALREPORTINGEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLNOSNOOPEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLPHANTOMEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLURERRREPORTINGEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSCORRERRDETECTED_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSFATALERRDETECTED_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSNONFATALERRDETECTED_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSURDETECTED_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_16__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_17__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_18__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_19__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_20__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_21__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_22__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_23__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_24__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_25__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_26__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_27__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_28__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_29__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_30__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_31__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGERRCPLRDYN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMMENABLE_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMMENABLE_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMMENABLE_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMSIENABLE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTRDYN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTOLRCB_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLASPMCONTROL_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLASPMCONTROL_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLCOMMONCLOCK_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLEXTENDEDSYNC_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGPCIELINKSTATEN_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGPCIELINKSTATEN_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGPCIELINKSTATEN_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_CFGRDWRDONEN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADDLLPSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADTLPLCRC_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADTLPSEQNUM_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADTLPSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGDLPROTOCOLSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGFCPROTOCOLERRSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDLENGTH_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDMPS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDTCVC_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDTLPSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDUNRECTYPE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGPOISTLPSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGRCVROVERFLOWSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDCORRECTABLE_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDFATAL_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDNONFATAL_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDUNSUPPORTED_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGRPLYROLLOVERSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGRPLYTIMEOUTSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURNOBARHIT_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURPOISCFGWR_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURSTATUS_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURUNSUPMSG_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_MIMRXRADDR_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_MIMRXWADDR_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_MIMTXRADDR_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_MIMTXWADDR_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPEGTPOWERDOWNB_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPEGTPOWERDOWNB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPEGTTXELECIDLEB_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPERXPOLARITYB_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPERXRESETB_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPMODEB_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPMODEB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALA_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALA_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALB_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARISKB_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARISKB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_12__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_13__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_14__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_15__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXRCVRDETB_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_RECEIVEDHOTRESET_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_10__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_11__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_8__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_9__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_6__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_7__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRERRFWDN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_0__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_1__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_2__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_3__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_4__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_5__UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTCFGREQN_UNCONNECTED;
  wire NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTERRDROPN_UNCONNECTED;
  wire VCC;
  wire NLW_s6_pcie_v2_4_i_pll_base_i_PLL_ADV_REL_UNCONNECTED;
  wire GND;
  wire NLW_PhysOnlyBuf_CO_0__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_0__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_O_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_O_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_O_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_S_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_S_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_S_3__UNCONNECTED;
  wire NLW_PhysOnlyGnd_A6LUT_O_UNCONNECTED;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_req_be_o;
  wire [7 : 0] cfg_bus_number;
  wire [10 : 0] app_PIO_PIO_EP_EP_RX_wr_addr_o;
  wire [12 : 2] app_PIO_PIO_EP_EP_RX_req_addr_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata;
  wire [31 : 0] s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev;
  wire [31 : 0] s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata;
  wire [15 : 0] app_PIO_PIO_EP_EP_RX_req_rid_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_pre_wr_data;
  wire [31 : 0] app_PIO_PIO_EP_EP_RX_wr_data_o;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_wr_be_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data;
  wire [4 : 0] cfg_device_number;
  wire [2 : 0] cfg_function_number;
  wire [9 : 0] app_PIO_PIO_EP_EP_RX_req_len_o;
  wire [31 : 0] s6_pcie_v2_4_i_trn_rd;
  wire [31 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev;
  wire [31 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data1_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data2_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2;
  wire [35 : 0] s6_pcie_v2_4_i_mim_tx_wdata;
  wire [10 : 0] s6_pcie_v2_4_i_mim_tx_waddr;
  wire [10 : 0] s6_pcie_v2_4_i_mim_tx_raddr;
  wire [35 : 0] s6_pcie_v2_4_i_mim_tx_rdata;
  wire [10 : 0] s6_pcie_v2_4_i_mim_rx_waddr;
  wire [10 : 0] s6_pcie_v2_4_i_mim_rx_raddr;
  wire [34 : 0] s6_pcie_v2_4_i_n0115;
  wire [34 : 0] s6_pcie_v2_4_i_mim_rx_wdata;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data3_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data0_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0;
  wire [10 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter;
  wire [10 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter;
  wire [0 : 0] s6_pcie_v2_4_i_gt_refclk_out;
  wire [1 : 0] s6_pcie_v2_4_i_pipe_gt_power_down_a;
  wire [1 : 0] s6_pcie_v2_4_i_rx_char_is_k;
  wire [15 : 0] s6_pcie_v2_4_i_rx_data;
  wire [2 : 0] s6_pcie_v2_4_i_rx_status;
  wire [1 : 0] s6_pcie_v2_4_i_pipe_tx_char_disp_mode_a;
  wire [1 : 0] s6_pcie_v2_4_i_pipe_tx_char_is_k_a;
  wire [15 : 0] s6_pcie_v2_4_i_pipe_tx_data_a;
  wire [7 : 0] app_PIO_PIO_EP_EP_RX_req_tag_o;
  wire [1 : 0] app_PIO_PIO_EP_EP_RX_req_attr_o;
  wire [2 : 0] app_PIO_PIO_EP_EP_RX_req_tc_o;
  wire [0 : 0] app_PIO_PIO_EP_EP_RX_region_select;
  wire [6 : 0] app_PIO_PIO_EP_EP_RX_tlp_type;
  wire [2 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut;
  wire [1 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead;
  wire [9 : 3] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len;
  wire [9 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len;
  wire [10 : 1] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut;
  wire [11 : 0] s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB;
  wire [31 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB;
  wire [3 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB;
  wire [31 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB;
  wire [3 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB;
  wire [31 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB;
  wire [3 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA;
  wire [13 : 5] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB;
  wire [31 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB;
  wire [3 : 0] NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB;
  wire [34 : 0] NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA;
  wire [35 : 0] NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA;
  wire [1 : 0] NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA;
  wire [15 : 0] NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA;
  wire [2 : 0] NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA;
  wire [31 : 0] NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD;
  assign
    NlwRenamedSig_IO_sys_reset_n = sys_reset_n;
  initial $sdf_annotate("../../implement/results/routed.sdf");
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 36 ),
    .DATA_WIDTH_B ( 36 ),
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X2Y48" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32 (
    .CLKA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKA),
    .CLKB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKB),
    .ENA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENA),
    .ENB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENB),
    .REGCEA(1'b1),
    .REGCEB(1'b1),
    .RSTA(1'b0),
    .RSTB(1'b0),
    .ADDRA({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[31], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[30], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[29], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[28], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[27], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[26], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[25], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[24], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[23], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[22], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[21], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[20], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[19], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[18], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[17], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[16], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[15], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[14], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[5], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[4], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[0]}),
    .DIPA({1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data1_o[31], app_PIO_PIO_EP_EP_MEM_rd_data1_o[30], app_PIO_PIO_EP_EP_MEM_rd_data1_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[28], app_PIO_PIO_EP_EP_MEM_rd_data1_o[27], app_PIO_PIO_EP_EP_MEM_rd_data1_o[26], app_PIO_PIO_EP_EP_MEM_rd_data1_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[24], app_PIO_PIO_EP_EP_MEM_rd_data1_o[23], app_PIO_PIO_EP_EP_MEM_rd_data1_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[21], app_PIO_PIO_EP_EP_MEM_rd_data1_o[20], app_PIO_PIO_EP_EP_MEM_rd_data1_o[19], app_PIO_PIO_EP_EP_MEM_rd_data1_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[17], app_PIO_PIO_EP_EP_MEM_rd_data1_o[16], app_PIO_PIO_EP_EP_MEM_rd_data1_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[14], app_PIO_PIO_EP_EP_MEM_rd_data1_o[13], app_PIO_PIO_EP_EP_MEM_rd_data1_o[12], app_PIO_PIO_EP_EP_MEM_rd_data1_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[10], app_PIO_PIO_EP_EP_MEM_rd_data1_o[9], app_PIO_PIO_EP_EP_MEM_rd_data1_o[8], app_PIO_PIO_EP_EP_MEM_rd_data1_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[6], app_PIO_PIO_EP_EP_MEM_rd_data1_o[5], app_PIO_PIO_EP_EP_MEM_rd_data1_o[4], app_PIO_PIO_EP_EP_MEM_rd_data1_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[2], app_PIO_PIO_EP_EP_MEM_rd_data1_o[1], app_PIO_PIO_EP_EP_MEM_rd_data1_o[0]}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[0]}),
    .DOPA({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB_0__UNCONNECTED}),
    .WEA({1'b0, 1'b0, 1'b0, 1'b0}),
    .WEB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[0]})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 36 ),
    .DATA_WIDTH_B ( 36 ),
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X2Y50" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64 (
    .CLKA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKA),
    .CLKB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKB),
    .ENA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENA),
    .ENB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENB),
    .REGCEA(1'b1),
    .REGCEB(1'b1),
    .RSTA(1'b0),
    .RSTB(1'b0),
    .ADDRA({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[31], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[30], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[29], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[28], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[27], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[26], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[25], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[24], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[23], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[22], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[21], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[20], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[19], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[18], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[17], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[16], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[15], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[14], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[5], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[4], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[0]}),
    .DIPA({1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data2_o[31], app_PIO_PIO_EP_EP_MEM_rd_data2_o[30], app_PIO_PIO_EP_EP_MEM_rd_data2_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[28], app_PIO_PIO_EP_EP_MEM_rd_data2_o[27], app_PIO_PIO_EP_EP_MEM_rd_data2_o[26], app_PIO_PIO_EP_EP_MEM_rd_data2_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[24], app_PIO_PIO_EP_EP_MEM_rd_data2_o[23], app_PIO_PIO_EP_EP_MEM_rd_data2_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[21], app_PIO_PIO_EP_EP_MEM_rd_data2_o[20], app_PIO_PIO_EP_EP_MEM_rd_data2_o[19], app_PIO_PIO_EP_EP_MEM_rd_data2_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[17], app_PIO_PIO_EP_EP_MEM_rd_data2_o[16], app_PIO_PIO_EP_EP_MEM_rd_data2_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[14], app_PIO_PIO_EP_EP_MEM_rd_data2_o[13], app_PIO_PIO_EP_EP_MEM_rd_data2_o[12], app_PIO_PIO_EP_EP_MEM_rd_data2_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[10], app_PIO_PIO_EP_EP_MEM_rd_data2_o[9], app_PIO_PIO_EP_EP_MEM_rd_data2_o[8], app_PIO_PIO_EP_EP_MEM_rd_data2_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[6], app_PIO_PIO_EP_EP_MEM_rd_data2_o[5], app_PIO_PIO_EP_EP_MEM_rd_data2_o[4], app_PIO_PIO_EP_EP_MEM_rd_data2_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[2], app_PIO_PIO_EP_EP_MEM_rd_data2_o[1], app_PIO_PIO_EP_EP_MEM_rd_data2_o[0]}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[0]}),
    .DOPA({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB_0__UNCONNECTED}),
    .WEA({1'b0, 1'b0, 1'b0, 1'b0}),
    .WEB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[0]})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y58" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[7], s6_pcie_v2_4_i_mim_tx_rdata[6]
, s6_pcie_v2_4_i_mim_tx_rdata[5], s6_pcie_v2_4_i_mim_tx_rdata[4], s6_pcie_v2_4_i_mim_tx_rdata[3], s6_pcie_v2_4_i_mim_tx_rdata[2], 
s6_pcie_v2_4_i_mim_tx_rdata[1], s6_pcie_v2_4_i_mim_tx_rdata[0]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[8]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y46" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_n0115[34], s6_pcie_v2_4_i_n0115[33], 
s6_pcie_v2_4_i_n0115[32], s6_pcie_v2_4_i_n0115[31], s6_pcie_v2_4_i_n0115[30], s6_pcie_v2_4_i_n0115[29], s6_pcie_v2_4_i_n0115[28], 
s6_pcie_v2_4_i_n0115[27]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DOPB_0__UNCONNECTED}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y54" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[34], 
s6_pcie_v2_4_i_mim_tx_rdata[33], s6_pcie_v2_4_i_mim_tx_rdata[32], s6_pcie_v2_4_i_mim_tx_rdata[31], s6_pcie_v2_4_i_mim_tx_rdata[30], 
s6_pcie_v2_4_i_mim_tx_rdata[29], s6_pcie_v2_4_i_mim_tx_rdata[28], s6_pcie_v2_4_i_mim_tx_rdata[27]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[35]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y48" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_n0115[16], s6_pcie_v2_4_i_n0115[15], 
s6_pcie_v2_4_i_n0115[14], s6_pcie_v2_4_i_n0115[13], s6_pcie_v2_4_i_n0115[12], s6_pcie_v2_4_i_n0115[11], s6_pcie_v2_4_i_n0115[10], 
s6_pcie_v2_4_i_n0115[9]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_n0115[17]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y60" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[16], 
s6_pcie_v2_4_i_mim_tx_rdata[15], s6_pcie_v2_4_i_mim_tx_rdata[14], s6_pcie_v2_4_i_mim_tx_rdata[13], s6_pcie_v2_4_i_mim_tx_rdata[12], 
s6_pcie_v2_4_i_mim_tx_rdata[11], s6_pcie_v2_4_i_mim_tx_rdata[10], s6_pcie_v2_4_i_mim_tx_rdata[9]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[17]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 36 ),
    .DATA_WIDTH_B ( 36 ),
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X2Y52" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom (
    .CLKA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKA),
    .CLKB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKB),
    .ENA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENA),
    .ENB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENB),
    .REGCEA(1'b1),
    .REGCEB(1'b1),
    .RSTA(1'b0),
    .RSTB(1'b0),
    .ADDRA({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[31], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[30], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[29], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[28], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[27], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[26], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[25], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[24], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[23], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[22], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[21], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[20], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[19], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[18], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[17], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[16], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[15], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[14], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[5], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[4], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[0]}),
    .DIPA({1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data3_o[31], app_PIO_PIO_EP_EP_MEM_rd_data3_o[30], app_PIO_PIO_EP_EP_MEM_rd_data3_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[28], app_PIO_PIO_EP_EP_MEM_rd_data3_o[27], app_PIO_PIO_EP_EP_MEM_rd_data3_o[26], app_PIO_PIO_EP_EP_MEM_rd_data3_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[24], app_PIO_PIO_EP_EP_MEM_rd_data3_o[23], app_PIO_PIO_EP_EP_MEM_rd_data3_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[21], app_PIO_PIO_EP_EP_MEM_rd_data3_o[20], app_PIO_PIO_EP_EP_MEM_rd_data3_o[19], app_PIO_PIO_EP_EP_MEM_rd_data3_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[17], app_PIO_PIO_EP_EP_MEM_rd_data3_o[16], app_PIO_PIO_EP_EP_MEM_rd_data3_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[14], app_PIO_PIO_EP_EP_MEM_rd_data3_o[13], app_PIO_PIO_EP_EP_MEM_rd_data3_o[12], app_PIO_PIO_EP_EP_MEM_rd_data3_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[10], app_PIO_PIO_EP_EP_MEM_rd_data3_o[9], app_PIO_PIO_EP_EP_MEM_rd_data3_o[8], app_PIO_PIO_EP_EP_MEM_rd_data3_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[6], app_PIO_PIO_EP_EP_MEM_rd_data3_o[5], app_PIO_PIO_EP_EP_MEM_rd_data3_o[4], app_PIO_PIO_EP_EP_MEM_rd_data3_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[2], app_PIO_PIO_EP_EP_MEM_rd_data3_o[1], app_PIO_PIO_EP_EP_MEM_rd_data3_o[0]}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[0]}),
    .DOPA({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB_0__UNCONNECTED}),
    .WEA({1'b0, 1'b0, 1'b0, 1'b0}),
    .WEB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[0]})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y50" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_n0115[25], s6_pcie_v2_4_i_n0115[24], 
s6_pcie_v2_4_i_n0115[23], s6_pcie_v2_4_i_n0115[22], s6_pcie_v2_4_i_n0115[21], s6_pcie_v2_4_i_n0115[20], s6_pcie_v2_4_i_n0115[19], 
s6_pcie_v2_4_i_n0115[18]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_n0115[26]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 36 ),
    .DATA_WIDTH_B ( 36 ),
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X2Y54" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem (
    .CLKA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKA),
    .CLKB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKB),
    .ENA(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENA),
    .ENB(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENB),
    .REGCEA(1'b1),
    .REGCEB(1'b1),
    .RSTA(1'b0),
    .RSTB(1'b0),
    .ADDRA({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[5], 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[31], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[30], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[29], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[28], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[27], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[26], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[25], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[24], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[23], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[22], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[21], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[20], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[19], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[18], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[17], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[16], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[15], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[14], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[13], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[12], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[11], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[10], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[9], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[8], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[7], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[6], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[5], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[4], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[0]}),
    .DIPA({1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data0_o[31], app_PIO_PIO_EP_EP_MEM_rd_data0_o[30], app_PIO_PIO_EP_EP_MEM_rd_data0_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[28], app_PIO_PIO_EP_EP_MEM_rd_data0_o[27], app_PIO_PIO_EP_EP_MEM_rd_data0_o[26], app_PIO_PIO_EP_EP_MEM_rd_data0_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[24], app_PIO_PIO_EP_EP_MEM_rd_data0_o[23], app_PIO_PIO_EP_EP_MEM_rd_data0_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[21], app_PIO_PIO_EP_EP_MEM_rd_data0_o[20], app_PIO_PIO_EP_EP_MEM_rd_data0_o[19], app_PIO_PIO_EP_EP_MEM_rd_data0_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[17], app_PIO_PIO_EP_EP_MEM_rd_data0_o[16], app_PIO_PIO_EP_EP_MEM_rd_data0_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[14], app_PIO_PIO_EP_EP_MEM_rd_data0_o[13], app_PIO_PIO_EP_EP_MEM_rd_data0_o[12], app_PIO_PIO_EP_EP_MEM_rd_data0_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[10], app_PIO_PIO_EP_EP_MEM_rd_data0_o[9], app_PIO_PIO_EP_EP_MEM_rd_data0_o[8], app_PIO_PIO_EP_EP_MEM_rd_data0_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[6], app_PIO_PIO_EP_EP_MEM_rd_data0_o[5], app_PIO_PIO_EP_EP_MEM_rd_data0_o[4], app_PIO_PIO_EP_EP_MEM_rd_data0_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[2], app_PIO_PIO_EP_EP_MEM_rd_data0_o[1], app_PIO_PIO_EP_EP_MEM_rd_data0_o[0]}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[0]}),
    .DOPA({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_3__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_2__UNCONNECTED, 
NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_1__UNCONNECTED, NLW_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB_0__UNCONNECTED}),
    .WEA({1'b0, 1'b0, 1'b0, 1'b0}),
    .WEB({NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[3], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[2], 
NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[1], NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[0]})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y56" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[25], 
s6_pcie_v2_4_i_mim_tx_rdata[24], s6_pcie_v2_4_i_mim_tx_rdata[23], s6_pcie_v2_4_i_mim_tx_rdata[22], s6_pcie_v2_4_i_mim_tx_rdata[21], 
s6_pcie_v2_4_i_mim_tx_rdata[20], s6_pcie_v2_4_i_mim_tx_rdata[19], s6_pcie_v2_4_i_mim_tx_rdata[18]}),
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_rdata[26]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_RAMB16BWER #(
    .DATA_WIDTH_A ( 9 ),
    .DATA_WIDTH_B ( 9 ),
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .EN_RSTRAM_A ( "TRUE" ),
    .EN_RSTRAM_B ( "TRUE" ),
    .RST_PRIORITY_A ( "CE" ),
    .RST_PRIORITY_B ( "CE" ),
    .RSTTYPE ( "SYNC" ),
    .WRITE_MODE_A ( "NO_CHANGE" ),
    .WRITE_MODE_B ( "NO_CHANGE" ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .INIT_FILE ( "NONE" ),
    .LOC ( "RAMB16_X0Y52" ))
  s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16 (
    .CLKA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKA),
    .CLKB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKB),
    .ENA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENA),
    .ENB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENB),
    .REGCEA(1'b0),
    .REGCEB(1'b1),
    .RSTA(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTA),
    .RSTB(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTB),
    .ADDRA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_3_, 1'b0, 1'b0, 1'b0}),
    .ADDRB({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_13_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_12_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_11_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_10_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_9_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_8_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_3_, 1'b0, 1'b0, 1'b0}),
    .DIA({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_7_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_6_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_5_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_4_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_0_}),
    .DIB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .DIPA({1'b0, 1'b0, 1'b0, NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIPA_0_}),
    .DIPB({1'b0, 1'b0, 1'b0, 1'b0}),
    .DOA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_7__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOA_0__UNCONNECTED}),
    .DOB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_31__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_29__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_28__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_26__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_25__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_23__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_22__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_20__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_19__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_17__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_16__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_13__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_11__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOB_8__UNCONNECTED, s6_pcie_v2_4_i_n0115[7], s6_pcie_v2_4_i_n0115[6], 
s6_pcie_v2_4_i_n0115[5], s6_pcie_v2_4_i_n0115[4], s6_pcie_v2_4_i_n0115[3], s6_pcie_v2_4_i_n0115[2], s6_pcie_v2_4_i_n0115[1], s6_pcie_v2_4_i_n0115[0]})
,
    .DOPA({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPA_0__UNCONNECTED}),
    .DOPB({NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPB_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DOPB_1__UNCONNECTED, s6_pcie_v2_4_i_n0115[8]}),
    .WEA({NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_3_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_2_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_1_, 
NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_0_}),
    .WEB({1'b0, 1'b0, 1'b0, 1'b0})
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[3]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_3__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[2]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_2__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[1]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_1__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[0]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_0__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 64'hF0F00000F0F00000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len41 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__450_D5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__450_D5LUT_O_UNCONNECTED)
  );
  X_ZERO #(
    .LOC ( "SLICE_X32Y106" ))
  ProtoComp34_CYINITGND (
    .O(ProtoComp34_CYINITGND_0)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X32Y106" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3_ (
    .CI(1'b0),
    .CYINIT(ProtoComp34_CYINITGND_0),
    .CO({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__6618, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CO_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CO_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__CO_0__UNCONNECTED}),
    .DI({1'b0, s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead_2__mand1_1722, 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead[1], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead[0]}),
    .O({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[3], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[2], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[1], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[0]}),
    .S({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[3], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut[2], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut[1], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 64'h3CF0CC003CF0CC00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut_2_ (
    .ADR0(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 32'hF0F00000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead_2__mand1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR3(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead_2__mand1_1722)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 64'hC30F33FFC30F33FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut_1_ (
    .ADR0(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 32'h33FF33FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead_3_1 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 64'hC03F3FC0C03F3FC0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut_0_ (
    .ADR0(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y106" ),
    .INIT ( 32'h00FFFF00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead_4_1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_packet_overhead[0])
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[7]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_7__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[6]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_6__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[5]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_5__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[4]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 64'hFF000000FF000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len81 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[7])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__446_D5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__446_D5LUT_O_UNCONNECTED)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X32Y107" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7_ (
    .CI(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_3__6618),
    .CYINIT(1'b0),
    .CO({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__6623, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CO_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CO_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__CO_0__UNCONNECTED}),
    .DI({1'b0, 1'b0, 1'b0, 1'b0}),
    .O({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[7], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[6], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[5], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[4]}),
    .S({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[7], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[6], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[5], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len71 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__447_C5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__447_C5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len61 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__448_B5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__448_B5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len51 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y107" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__449_A5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__449_A5LUT_O_UNCONNECTED)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[8]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_8__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 64'hB3BBF7FFB3BBF7FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut1 (
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[10]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_10__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut1_1778)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__99_D5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__99_D5LUT_O_UNCONNECTED)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X32Y108" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1 (
    .CI(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_7__6623),
    .CYINIT(1'b0),
    .CO({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[10], 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_CO_2__UNCONNECTED, 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9_, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_CO_0__UNCONNECTED}),
    .DI({1'b1, 1'b0, 1'b0, 1'b0}),
    .O({NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_O_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_cy1_O_2__UNCONNECTED, 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[9], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[8]}),
    .S({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut1_1778, 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut_1792, 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[9], s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 64'hBB33BB33BB33BB33 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR3(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter21_lut_1792)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__454_C5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__454_C5LUT_O_UNCONNECTED)
  );
  X_AND2B1L #(
    .LOC ( "SLICE_X32Y108" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__rt (
    .DI(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len[9]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__0),
    .SRI(1'b0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len101 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[9])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__444_B5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__444_B5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 64'hCCCC0000CCCC0000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_payload_len91 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_payload_len[8])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y108" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__445_A5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__445_A5LUT_O_UNCONNECTED)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[3]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_3__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[2]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_2__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[1]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_1__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[0]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_0__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 64'h3333333333333333 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_3__INV_0 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[3]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__94_D5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__94_D5LUT_O_UNCONNECTED)
  );
  X_ONE #(
    .LOC ( "SLICE_X58Y106" ))
  ProtoComp37_CYINITVCC (
    .O(ProtoComp37_CYINITVCC_1)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X58Y106" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3_ (
    .CI(1'b0),
    .CYINIT(ProtoComp37_CYINITVCC_1),
    .CO({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__6637, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CO_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CO_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__CO_0__UNCONNECTED}),
    .DI({1'b1, 1'b1, 1'b1, 1'b0}),
    .O({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[3], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[2], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[1], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[0]}),
    .S({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[3], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[2], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[1], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0__rt_1825})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 64'h5555555555555555 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_2__INV_0 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[2]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__95_C5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__95_C5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 64'h5555555555555555 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_1__INV_0 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[1]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__96_B5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__96_B5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 64'hCCCCCCCCCCCCCCCC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0__rt (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[0]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0__rt_1825)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y106" ),
    .INIT ( 32'h00000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__453_A5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_11__453_A5LUT_O_UNCONNECTED)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[7]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_7__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[6]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_6__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[5]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_5__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[4]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_7__INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[7]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[7])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__90_D5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__90_D5LUT_O_UNCONNECTED)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X58Y107" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7_ (
    .CI(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_3__6637),
    .CYINIT(1'b0),
    .CO({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__6646, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CO_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CO_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__CO_0__UNCONNECTED}),
    .DI({1'b1, 1'b1, 1'b1, 1'b1}),
    .O({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[7], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[6], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[5], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[4]}),
    .S({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[7], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[6], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[5], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_6__INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[6]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__91_C5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__91_C5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_5__INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[5]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__92_B5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__92_B5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 64'h3333333333333333 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_4__INV_0 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[4]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y107" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__93_A5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__93_A5LUT_O_UNCONNECTED)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[11]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[10]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_10__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[9]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_9__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[8]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_8__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__86_D6LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR5(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__86_D6LUT_O_UNCONNECTED)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X58Y108" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11_ (
    .CI(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_cy_7__6646),
    .CYINIT(1'b0),
    .CO({NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_xor_11__DI_3__UNCONNECTED, 1'b1, 1'b1, 1'b1}),
    .O({s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[11], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[10], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[9], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec[8]}),
    .S({1'b1, s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[10], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[9], 
s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_10__INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[10]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[10])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__87_C5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__87_C5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_9__INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[9]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[9])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__88_B5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__88_B5LUT_O_UNCONNECTED)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_8__INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[8]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut[8])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X58Y108" ),
    .INIT ( 32'hFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__89_A5LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(NLW_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Msub_pkt_len_counter_dec_lut_11__89_A5LUT_O_UNCONNECTED)
  );
  X_OPAD #(
    .LOC ( "PAD45" ))
  led_0_89 (
    .PAD(led_0)
  );
  X_OBUF #(
    .LOC ( "PAD45" ))
  led_0_obuf (
    .I(NlwBufferSignal_led_0_obuf_I),
    .O(led_0)
  );
  X_OPAD #(
    .LOC ( "PAD254" ))
  led_1_92 (
    .PAD(led_1)
  );
  X_OBUF #(
    .LOC ( "PAD254" ))
  led_1_obuf (
    .I(NlwBufferSignal_led_1_obuf_I),
    .O(led_1)
  );
  X_OPAD #(
    .LOC ( "PAD75" ))
  led_2_95 (
    .PAD(led_2)
  );
  X_OBUF #(
    .LOC ( "PAD75" ))
  led_2_obuf (
    .I(NlwBufferSignal_led_2_obuf_I),
    .O(led_2)
  );
  X_PU #(
    .LOC ( "PAD365" ))
  sys_reset_n_PULLUP (
    .O(NlwRenamedSig_IO_sys_reset_n)
  );
  X_IPAD #(
    .LOC ( "PAD365" ))
  sys_reset_n_99 (
    .PAD(NlwRenamedSig_IO_sys_reset_n)
  );
  X_BUF #(
    .LOC ( "PAD365" ))
  sys_reset_n_ibuf (
    .O(s6_pcie_v2_4_i_sys_reset_n),
    .I(NlwRenamedSig_IO_sys_reset_n)
  );
  X_BUF #(
    .LOC ( "PAD365" ))
  ProtoComp41_IMUX (
    .I(s6_pcie_v2_4_i_sys_reset_n),
    .O(s6_pcie_v2_4_i_sys_reset_n_0)
  );
  X_IPAD #(
    .LOC ( "IPAD_X0Y0" ))
  pci_exp_rxn_103 (
    .PAD(pci_exp_rxn)
  );
  X_BUF #(
    .LOC ( "IPAD_X0Y0" ))
  ProtoComp42_IPAD (
    .I(pci_exp_rxn),
    .O(pci_exp_rxn_IBUF)
  );
  X_IPAD #(
    .LOC ( "IPAD_X0Y2" ))
  pci_exp_rxp_106 (
    .PAD(pci_exp_rxp)
  );
  X_BUF #(
    .LOC ( "IPAD_X0Y2" ))
  ProtoComp42_IPAD_1 (
    .I(pci_exp_rxp),
    .O(pci_exp_rxp_IBUF)
  );
  X_OPAD #(
    .LOC ( "OPAD_X0Y3" ))
  pci_exp_txn_109 (
    .PAD(pci_exp_txn)
  );
  X_BUF #(
    .LOC ( "OPAD_X0Y3" ))
  ProtoComp43_OPAD (
    .I(pci_exp_txn_OBUF),
    .O(pci_exp_txn)
  );
  X_OPAD #(
    .LOC ( "OPAD_X0Y1" ))
  pci_exp_txp_112 (
    .PAD(pci_exp_txp)
  );
  X_BUF #(
    .LOC ( "OPAD_X0Y1" ))
  ProtoComp43_OPAD_1 (
    .I(pci_exp_txp_OBUF),
    .O(pci_exp_txp)
  );
  X_IPAD #(
    .LOC ( "IPAD_X0Y4" ))
  sys_clk_n_115 (
    .PAD(sys_clk_n)
  );
  X_BUF #(
    .LOC ( "IPAD_X0Y4" ))
  ProtoComp42_IPAD_2 (
    .I(sys_clk_n),
    .O(refclk_ibuf_ML_IBUF2)
  );
  X_IPAD #(
    .LOC ( "IPAD_X0Y5" ))
  sys_clk_p_118 (
    .PAD(sys_clk_p)
  );
  X_BUF #(
    .LOC ( "IPAD_X0Y5" ))
  ProtoComp42_IPAD_3 (
    .I(sys_clk_p),
    .O(refclk_ibuf_ML_IBUF1)
  );
  X_IBUFDS #(
    .LOC ( "BUFDS_X1Y2" ))
  refclk_ibuf_ML_BUFDS (
    .I(refclk_ibuf_ML_IBUF1),
    .IB(refclk_ibuf_ML_IBUF2),
    .O(sys_clk_c)
  );
  X_BUFIO2 #(
    .DIVIDE ( 1 ),
    .DIVIDE_BYPASS ( "TRUE" ),
    .I_INVERT ( "FALSE" ),
    .USE_DOUBLER ( "FALSE" ),
    .LOC ( "BUFIO2_X2Y28" ))
  s6_pcie_v2_4_i_gt_refclk_bufio2 (
    .DIVCLK(s6_pcie_v2_4_i_gt_refclk_buf),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_gt_refclk_bufio2_I),
    .IOCLK(NLW_s6_pcie_v2_4_i_gt_refclk_bufio2_IOCLK_UNCONNECTED),
    .SERDESSTROBE(NLW_s6_pcie_v2_4_i_gt_refclk_bufio2_SERDESSTROBE_UNCONNECTED)
  );
  X_PCIE_A1 #(
    .USR_EXT_CFG ( "FALSE" ),
    .FAST_TRAIN ( "FALSE" ),
    .PLM_AUTO_CONFIG ( "FALSE" ),
    .SLOT_CAP_POWER_INDICATOR_PRESENT ( "FALSE" ),
    .DEV_CAP_EXT_TAG_SUPPORTED ( "FALSE" ),
    .DISABLE_BAR_FILTERING ( "FALSE" ),
    .ENABLE_RX_TD_ECRC_TRIM ( "TRUE" ),
    .PM_CAP_PME_CLOCK ( "FALSE" ),
    .LINK_STATUS_SLOT_CLOCK_CONFIG ( "FALSE" ),
    .VC0_CPL_INFINITE ( "TRUE" ),
    .SLOT_CAP_ATT_INDICATOR_PRESENT ( "FALSE" ),
    .PCIE_CAP_SLOT_IMPLEMENTED ( "FALSE" ),
    .DEV_CAP_ROLE_BASED_ERROR ( "TRUE" ),
    .PM_CAP_D2SUPPORT ( "TRUE" ),
    .PM_CAP_DSI ( "FALSE" ),
    .DISABLE_SCRAMBLING ( "FALSE" ),
    .PM_CAP_D1SUPPORT ( "TRUE" ),
    .LL_ACK_TIMEOUT_EN ( "FALSE" ),
    .LL_REPLAY_TIMEOUT_EN ( "TRUE" ),
    .SLOT_CAP_ATT_BUTTON_PRESENT ( "FALSE" ),
    .TL_TX_CHECKS_DISABLE ( "FALSE" ),
    .USR_CFG ( "FALSE" ),
    .DISABLE_ID_CHECK ( "FALSE" ),
    .TL_TFC_DISABLE ( "FALSE" ),
    .DEV_CAP_ENDPOINT_L0S_LATENCY ( 7 ),
    .GTP_SEL ( 0 ),
    .MSI_CAP_MULTIMSG_EXTENSION ( 0 ),
    .MSI_CAP_MULTIMSGCAP ( 0 ),
    .LINK_CAP_ASPM_SUPPORT ( 1 ),
    .VC0_TOTAL_CREDITS_CD ( 211 ),
    .VC0_TOTAL_CREDITS_PD ( 211 ),
    .TL_RX_RAM_WRITE_LATENCY ( 0 ),
    .DEV_CAP_ENDPOINT_L1_LATENCY ( 7 ),
    .LINK_CAP_L0S_EXIT_LATENCY ( 7 ),
    .TL_RX_RAM_RADDR_LATENCY ( 0 ),
    .PM_CAP_AUXCURRENT ( 0 ),
    .VC0_TOTAL_CREDITS_NPH ( 8 ),
    .DEV_CAP_PHANTOM_FUNCTIONS_SUPPORT ( 0 ),
    .TL_TX_RAM_RADDR_LATENCY ( 0 ),
    .VC0_TOTAL_CREDITS_PH ( 32 ),
    .PM_CAP_VERSION ( 3 ),
    .TL_TX_RAM_RDATA_LATENCY ( 2 ),
    .VC0_TX_LASTPACKET ( 14 ),
    .LINK_CAP_L1_EXIT_LATENCY ( 7 ),
    .VC0_TOTAL_CREDITS_CH ( 40 ),
    .TL_RX_RAM_RDATA_LATENCY ( 2 ),
    .DEV_CAP_MAX_PAYLOAD_SUPPORTED ( 2 ),
    .BAR5 ( 32'h00000000 ),
    .BAR0 ( 32'hFFF00000 ),
    .BAR3 ( 32'h00000000 ),
    .CARDBUS_CIS_POINTER ( 32'h00000000 ),
    .EXPANSION_ROM ( 22'h000000 ),
    .PM_DATA6 ( 8'h00 ),
    .PCIE_CAP_DEVICE_PORT_TYPE ( 4'h0 ),
    .PM_DATA_SCALE7 ( 2'b00 ),
    .PM_DATA1 ( 8'h00 ),
    .PM_DATA3 ( 8'h00 ),
    .PM_DATA0 ( 8'h00 ),
    .LL_REPLAY_TIMEOUT ( 15'h00FF ),
    .PM_DATA_SCALE5 ( 2'b00 ),
    .PM_DATA_SCALE4 ( 2'b00 ),
    .PM_DATA7 ( 8'h00 ),
    .PM_DATA_SCALE2 ( 2'b00 ),
    .BAR2 ( 32'h00000000 ),
    .PM_CAP_PMESUPPORT ( 5'b01111 ),
    .PM_DATA_SCALE3 ( 2'b00 ),
    .BAR1 ( 32'h00000000 ),
    .PCIE_CAP_CAPABILITY_VERSION ( 4'h1 ),
    .PM_DATA5 ( 8'h00 ),
    .PM_DATA_SCALE1 ( 2'b00 ),
    .PM_DATA_SCALE6 ( 2'b00 ),
    .VC0_RX_RAM_LIMIT ( 12'h7FF ),
    .PM_DATA_SCALE0 ( 2'b00 ),
    .BAR4 ( 32'h00000000 ),
    .PM_DATA4 ( 8'h00 ),
    .LL_ACK_TIMEOUT ( 15'h00B7 ),
    .PM_DATA2 ( 8'h00 ),
    .PCIE_CAP_INT_MSG_NUM ( 5'b00000 ),
    .PCIE_GENERIC ( 12'h0EF ),
    .CLASS_CODE ( 24'h050000 ),
    .SIM_VERSION ( "1.0" ),
    .LOC ( "PCIE_X0Y0" ))
  s6_pcie_v2_4_i_PCIE_A1 (
    .CFGCOMMANDBUSMASTERENABLE(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDBUSMASTERENABLE_UNCONNECTED),
    .CFGCOMMANDINTERRUPTDISABLE(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDINTERRUPTDISABLE_UNCONNECTED),
    .CFGCOMMANDIOENABLE(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDIOENABLE_UNCONNECTED),
    .CFGCOMMANDMEMENABLE(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDMEMENABLE_UNCONNECTED),
    .CFGCOMMANDSERREN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGCOMMANDSERREN_UNCONNECTED),
    .CFGDEVCONTROLAUXPOWEREN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLAUXPOWEREN_UNCONNECTED),
    .CFGDEVCONTROLCORRERRREPORTINGEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLCORRERRREPORTINGEN_UNCONNECTED),
    .CFGDEVCONTROLENABLERO(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLENABLERO_UNCONNECTED),
    .CFGDEVCONTROLEXTTAGEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLEXTTAGEN_UNCONNECTED),
    .CFGDEVCONTROLFATALERRREPORTINGEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLFATALERRREPORTINGEN_UNCONNECTED),
    .CFGDEVCONTROLNONFATALREPORTINGEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLNONFATALREPORTINGEN_UNCONNECTED),
    .CFGDEVCONTROLNOSNOOPEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLNOSNOOPEN_UNCONNECTED),
    .CFGDEVCONTROLPHANTOMEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLPHANTOMEN_UNCONNECTED),
    .CFGDEVCONTROLURERRREPORTINGEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLURERRREPORTINGEN_UNCONNECTED),
    .CFGDEVSTATUSCORRERRDETECTED(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSCORRERRDETECTED_UNCONNECTED),
    .CFGDEVSTATUSFATALERRDETECTED(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSFATALERRDETECTED_UNCONNECTED),
    .CFGDEVSTATUSNONFATALERRDETECTED(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSNONFATALERRDETECTED_UNCONNECTED),
    .CFGDEVSTATUSURDETECTED(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVSTATUSURDETECTED_UNCONNECTED),
    .CFGERRCORN(1'b1),
    .CFGERRCPLABORTN(1'b1),
    .CFGERRCPLRDYN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGERRCPLRDYN_UNCONNECTED),
    .CFGERRCPLTIMEOUTN(1'b1),
    .CFGERRECRCN(1'b1),
    .CFGERRLOCKEDN(1'b1),
    .CFGERRPOSTEDN(1'b1),
    .CFGERRURN(1'b1),
    .CFGINTERRUPTASSERTN(1'b1),
    .CFGINTERRUPTMSIENABLE(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMSIENABLE_UNCONNECTED),
    .CFGINTERRUPTN(1'b1),
    .CFGINTERRUPTRDYN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTRDYN_UNCONNECTED),
    .CFGLINKCONTOLRCB(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTOLRCB_UNCONNECTED),
    .CFGLINKCONTROLCOMMONCLOCK(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLCOMMONCLOCK_UNCONNECTED),
    .CFGLINKCONTROLEXTENDEDSYNC(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLEXTENDEDSYNC_UNCONNECTED),
    .CFGPMWAKEN(1'b1),
    .CFGRDENN(1'b1),
    .CFGRDWRDONEN(NLW_s6_pcie_v2_4_i_PCIE_A1_CFGRDWRDONEN_UNCONNECTED),
    .CFGTOTURNOFFN(s6_pcie_v2_4_i_cfg_to_turnoff_n),
    .CFGTRNPENDINGN(1'b1),
    .CFGTURNOFFOKN(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_CFGTURNOFFOKN),
    .CLOCKLOCKED(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_CLOCKLOCKED),
    .DBGBADDLLPSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADDLLPSTATUS_UNCONNECTED),
    .DBGBADTLPLCRC(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADTLPLCRC_UNCONNECTED),
    .DBGBADTLPSEQNUM(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADTLPSEQNUM_UNCONNECTED),
    .DBGBADTLPSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGBADTLPSTATUS_UNCONNECTED),
    .DBGDLPROTOCOLSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGDLPROTOCOLSTATUS_UNCONNECTED),
    .DBGFCPROTOCOLERRSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGFCPROTOCOLERRSTATUS_UNCONNECTED),
    .DBGMLFRMDLENGTH(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDLENGTH_UNCONNECTED),
    .DBGMLFRMDMPS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDMPS_UNCONNECTED),
    .DBGMLFRMDTCVC(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDTCVC_UNCONNECTED),
    .DBGMLFRMDTLPSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDTLPSTATUS_UNCONNECTED),
    .DBGMLFRMDUNRECTYPE(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGMLFRMDUNRECTYPE_UNCONNECTED),
    .DBGPOISTLPSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGPOISTLPSTATUS_UNCONNECTED),
    .DBGRCVROVERFLOWSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGRCVROVERFLOWSTATUS_UNCONNECTED),
    .DBGREGDETECTEDCORRECTABLE(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDCORRECTABLE_UNCONNECTED),
    .DBGREGDETECTEDFATAL(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDFATAL_UNCONNECTED),
    .DBGREGDETECTEDNONFATAL(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDNONFATAL_UNCONNECTED),
    .DBGREGDETECTEDUNSUPPORTED(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGREGDETECTEDUNSUPPORTED_UNCONNECTED),
    .DBGRPLYROLLOVERSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGRPLYROLLOVERSTATUS_UNCONNECTED),
    .DBGRPLYTIMEOUTSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGRPLYTIMEOUTSTATUS_UNCONNECTED),
    .DBGURNOBARHIT(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURNOBARHIT_UNCONNECTED),
    .DBGURPOISCFGWR(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURPOISCFGWR_UNCONNECTED),
    .DBGURSTATUS(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURSTATUS_UNCONNECTED),
    .DBGURUNSUPMSG(NLW_s6_pcie_v2_4_i_PCIE_A1_DBGURUNSUPMSG_UNCONNECTED),
    .MGTCLK(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MGTCLK),
    .MIMRXREN(s6_pcie_v2_4_i_mim_rx_ren),
    .MIMRXWEN(s6_pcie_v2_4_i_mim_rx_wen),
    .MIMTXREN(s6_pcie_v2_4_i_mim_tx_ren),
    .MIMTXWEN(s6_pcie_v2_4_i_mim_tx_wen),
    .PIPEGTRESETDONEA(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPEGTRESETDONEA),
    .PIPEGTRESETDONEB(1'b0),
    .PIPEGTTXELECIDLEA(s6_pcie_v2_4_i_pipe_gt_tx_elec_idle_a),
    .PIPEGTTXELECIDLEB(NLW_s6_pcie_v2_4_i_PCIE_A1_PIPEGTTXELECIDLEB_UNCONNECTED),
    .PIPEPHYSTATUSA(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPEPHYSTATUSA),
    .PIPEPHYSTATUSB(1'b0),
    .PIPERXENTERELECIDLEA(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXENTERELECIDLEA),
    .PIPERXENTERELECIDLEB(1'b0),
    .PIPERXPOLARITYA(s6_pcie_v2_4_i_pipe_rx_polarity_a),
    .PIPERXPOLARITYB(NLW_s6_pcie_v2_4_i_PCIE_A1_PIPERXPOLARITYB_UNCONNECTED),
    .PIPERXRESETA(s6_pcie_v2_4_i_pipe_rxreset_a),
    .PIPERXRESETB(NLW_s6_pcie_v2_4_i_PCIE_A1_PIPERXRESETB_UNCONNECTED),
    .PIPETXRCVRDETA(s6_pcie_v2_4_i_pipe_tx_rcvr_det_a),
    .PIPETXRCVRDETB(NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXRCVRDETB_UNCONNECTED),
    .RECEIVEDHOTRESET(NLW_s6_pcie_v2_4_i_PCIE_A1_RECEIVEDHOTRESET_UNCONNECTED),
    .SYSRESETN(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_SYSRESETN),
    .TRNLNKUPN(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .TRNRDSTRDYN(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNRDSTRDYN),
    .TRNREOFN(s6_pcie_v2_4_i_trn_reof_n),
    .TRNRERRFWDN(NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRERRFWDN_UNCONNECTED),
    .TRNRNPOKN(1'b0),
    .TRNRSOFN(s6_pcie_v2_4_i_trn_rsof_n),
    .TRNRSRCDSCN(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .TRNRSRCRDYN(s6_pcie_v2_4_i_trn_rsrc_rdy_n),
    .TRNTCFGGNTN(1'b0),
    .TRNTCFGREQN(NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTCFGREQN_UNCONNECTED),
    .TRNTDSTRDYN(s6_pcie_v2_4_i_trn_tdst_rdy_n),
    .TRNTEOFN(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTEOFN),
    .TRNTERRDROPN(NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTERRDROPN_UNCONNECTED),
    .TRNTERRFWDN(1'b1),
    .TRNTSOFN(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTSOFN),
    .TRNTSRCDSCN(1'b1),
    .TRNTSRCRDYN(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTSRCRDYN),
    .TRNTSTRN(1'b1),
    .USERCLK(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_USERCLK),
    .USERRSTN(s6_pcie_v2_4_i_user_reset_out_w),
    .CFGBUSNUMBER({cfg_bus_number[7], cfg_bus_number[6], cfg_bus_number[5], cfg_bus_number[4], cfg_bus_number[3], cfg_bus_number[2], cfg_bus_number[1]
, cfg_bus_number[0]}),
    .CFGDEVCONTROLMAXPAYLOAD({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXPAYLOAD_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXPAYLOAD_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXPAYLOAD_0__UNCONNECTED}),
    .CFGDEVCONTROLMAXREADREQ({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXREADREQ_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXREADREQ_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDEVCONTROLMAXREADREQ_0__UNCONNECTED}),
    .CFGDEVICENUMBER({cfg_device_number[4], cfg_device_number[3], cfg_device_number[2], cfg_device_number[1], cfg_device_number[0]}),
    .CFGDEVID({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b1}),
    .CFGDO({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_31__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_30__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_29__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_28__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_27__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_26__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_25__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_24__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_23__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_22__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_21__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_20__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_19__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_18__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_17__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_16__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_15__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_14__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_13__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_11__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_10__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_9__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_8__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_4__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_2__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGDO_0__UNCONNECTED}),
    .CFGDSN({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0
, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0
, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b0, 1'b1, 1'b0, 1'b1}),
    .CFGDWADDR({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .CFGERRTLPCPLHEADER({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0
, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0
, 1'b0, 1'b0}),
    .CFGFUNCTIONNUMBER({cfg_function_number[2], cfg_function_number[1], cfg_function_number[0]}),
    .CFGINTERRUPTDI({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .CFGINTERRUPTDO({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTDO_0__UNCONNECTED}),
    .CFGINTERRUPTMMENABLE({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMMENABLE_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMMENABLE_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGINTERRUPTMMENABLE_0__UNCONNECTED}),
    .CFGLINKCONTROLASPMCONTROL({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLASPMCONTROL_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLINKCONTROLASPMCONTROL_0__UNCONNECTED}),
    .CFGLTSSMSTATE({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_4__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_2__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGLTSSMSTATE_0__UNCONNECTED}),
    .CFGPCIELINKSTATEN({NLW_s6_pcie_v2_4_i_PCIE_A1_CFGPCIELINKSTATEN_2__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_CFGPCIELINKSTATEN_1__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_CFGPCIELINKSTATEN_0__UNCONNECTED}),
    .CFGREVID({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .CFGSUBSYSID({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b1}),
    .CFGSUBSYSVENID({1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b1, 1'b0, 1'b1, 1'b1, 1'b1, 1'b0}),
    .CFGVENID({1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 1'b1, 1'b1, 1'b0, 1'b1, 1'b1, 1'b1, 1'b0}),
    .MIMRXRADDR({NLW_s6_pcie_v2_4_i_PCIE_A1_MIMRXRADDR_11__UNCONNECTED, s6_pcie_v2_4_i_mim_rx_raddr[10], s6_pcie_v2_4_i_mim_rx_raddr[9], 
s6_pcie_v2_4_i_mim_rx_raddr[8], s6_pcie_v2_4_i_mim_rx_raddr[7], s6_pcie_v2_4_i_mim_rx_raddr[6], s6_pcie_v2_4_i_mim_rx_raddr[5], 
s6_pcie_v2_4_i_mim_rx_raddr[4], s6_pcie_v2_4_i_mim_rx_raddr[3], s6_pcie_v2_4_i_mim_rx_raddr[2], s6_pcie_v2_4_i_mim_rx_raddr[1], 
s6_pcie_v2_4_i_mim_rx_raddr[0]}),
    .MIMRXRDATA({NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[34], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[33], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[32], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[31], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[30], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[29], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[28], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[27], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[26], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[25], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[24], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[23], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[22], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[21], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[20], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[19], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[18], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[17], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[16], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[15], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[14], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[13], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[12], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[11], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[10], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[9], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[8], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[7], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[6], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[5], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[4], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[3], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[2], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[1], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[0]}),
    .MIMRXWADDR({NLW_s6_pcie_v2_4_i_PCIE_A1_MIMRXWADDR_11__UNCONNECTED, s6_pcie_v2_4_i_mim_rx_waddr[10], s6_pcie_v2_4_i_mim_rx_waddr[9], 
s6_pcie_v2_4_i_mim_rx_waddr[8], s6_pcie_v2_4_i_mim_rx_waddr[7], s6_pcie_v2_4_i_mim_rx_waddr[6], s6_pcie_v2_4_i_mim_rx_waddr[5], 
s6_pcie_v2_4_i_mim_rx_waddr[4], s6_pcie_v2_4_i_mim_rx_waddr[3], s6_pcie_v2_4_i_mim_rx_waddr[2], s6_pcie_v2_4_i_mim_rx_waddr[1], 
s6_pcie_v2_4_i_mim_rx_waddr[0]}),
    .MIMRXWDATA({s6_pcie_v2_4_i_mim_rx_wdata[34], s6_pcie_v2_4_i_mim_rx_wdata[33], s6_pcie_v2_4_i_mim_rx_wdata[32], s6_pcie_v2_4_i_mim_rx_wdata[31], 
s6_pcie_v2_4_i_mim_rx_wdata[30], s6_pcie_v2_4_i_mim_rx_wdata[29], s6_pcie_v2_4_i_mim_rx_wdata[28], s6_pcie_v2_4_i_mim_rx_wdata[27], 
s6_pcie_v2_4_i_mim_rx_wdata[26], s6_pcie_v2_4_i_mim_rx_wdata[25], s6_pcie_v2_4_i_mim_rx_wdata[24], s6_pcie_v2_4_i_mim_rx_wdata[23], 
s6_pcie_v2_4_i_mim_rx_wdata[22], s6_pcie_v2_4_i_mim_rx_wdata[21], s6_pcie_v2_4_i_mim_rx_wdata[20], s6_pcie_v2_4_i_mim_rx_wdata[19], 
s6_pcie_v2_4_i_mim_rx_wdata[18], s6_pcie_v2_4_i_mim_rx_wdata[17], s6_pcie_v2_4_i_mim_rx_wdata[16], s6_pcie_v2_4_i_mim_rx_wdata[15], 
s6_pcie_v2_4_i_mim_rx_wdata[14], s6_pcie_v2_4_i_mim_rx_wdata[13], s6_pcie_v2_4_i_mim_rx_wdata[12], s6_pcie_v2_4_i_mim_rx_wdata[11], 
s6_pcie_v2_4_i_mim_rx_wdata[10], s6_pcie_v2_4_i_mim_rx_wdata[9], s6_pcie_v2_4_i_mim_rx_wdata[8], s6_pcie_v2_4_i_mim_rx_wdata[7], 
s6_pcie_v2_4_i_mim_rx_wdata[6], s6_pcie_v2_4_i_mim_rx_wdata[5], s6_pcie_v2_4_i_mim_rx_wdata[4], s6_pcie_v2_4_i_mim_rx_wdata[3], 
s6_pcie_v2_4_i_mim_rx_wdata[2], s6_pcie_v2_4_i_mim_rx_wdata[1], s6_pcie_v2_4_i_mim_rx_wdata[0]}),
    .MIMTXRADDR({NLW_s6_pcie_v2_4_i_PCIE_A1_MIMTXRADDR_11__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_raddr[10], s6_pcie_v2_4_i_mim_tx_raddr[9], 
s6_pcie_v2_4_i_mim_tx_raddr[8], s6_pcie_v2_4_i_mim_tx_raddr[7], s6_pcie_v2_4_i_mim_tx_raddr[6], s6_pcie_v2_4_i_mim_tx_raddr[5], 
s6_pcie_v2_4_i_mim_tx_raddr[4], s6_pcie_v2_4_i_mim_tx_raddr[3], s6_pcie_v2_4_i_mim_tx_raddr[2], s6_pcie_v2_4_i_mim_tx_raddr[1], 
s6_pcie_v2_4_i_mim_tx_raddr[0]}),
    .MIMTXRDATA({NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[35], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[34], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[33], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[32], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[31], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[30], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[29], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[28], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[27], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[26], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[25], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[24], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[23], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[22], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[21], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[20], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[19], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[18], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[17], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[16], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[15], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[14], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[13], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[12], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[11], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[10], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[9], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[8], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[7], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[6], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[5], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[4], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[3], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[2], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[1], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[0]}),
    .MIMTXWADDR({NLW_s6_pcie_v2_4_i_PCIE_A1_MIMTXWADDR_11__UNCONNECTED, s6_pcie_v2_4_i_mim_tx_waddr[10], s6_pcie_v2_4_i_mim_tx_waddr[9], 
s6_pcie_v2_4_i_mim_tx_waddr[8], s6_pcie_v2_4_i_mim_tx_waddr[7], s6_pcie_v2_4_i_mim_tx_waddr[6], s6_pcie_v2_4_i_mim_tx_waddr[5], 
s6_pcie_v2_4_i_mim_tx_waddr[4], s6_pcie_v2_4_i_mim_tx_waddr[3], s6_pcie_v2_4_i_mim_tx_waddr[2], s6_pcie_v2_4_i_mim_tx_waddr[1], 
s6_pcie_v2_4_i_mim_tx_waddr[0]}),
    .MIMTXWDATA({s6_pcie_v2_4_i_mim_tx_wdata[35], s6_pcie_v2_4_i_mim_tx_wdata[34], s6_pcie_v2_4_i_mim_tx_wdata[33], s6_pcie_v2_4_i_mim_tx_wdata[32], 
s6_pcie_v2_4_i_mim_tx_wdata[31], s6_pcie_v2_4_i_mim_tx_wdata[30], s6_pcie_v2_4_i_mim_tx_wdata[29], s6_pcie_v2_4_i_mim_tx_wdata[28], 
s6_pcie_v2_4_i_mim_tx_wdata[27], s6_pcie_v2_4_i_mim_tx_wdata[26], s6_pcie_v2_4_i_mim_tx_wdata[25], s6_pcie_v2_4_i_mim_tx_wdata[24], 
s6_pcie_v2_4_i_mim_tx_wdata[23], s6_pcie_v2_4_i_mim_tx_wdata[22], s6_pcie_v2_4_i_mim_tx_wdata[21], s6_pcie_v2_4_i_mim_tx_wdata[20], 
s6_pcie_v2_4_i_mim_tx_wdata[19], s6_pcie_v2_4_i_mim_tx_wdata[18], s6_pcie_v2_4_i_mim_tx_wdata[17], s6_pcie_v2_4_i_mim_tx_wdata[16], 
s6_pcie_v2_4_i_mim_tx_wdata[15], s6_pcie_v2_4_i_mim_tx_wdata[14], s6_pcie_v2_4_i_mim_tx_wdata[13], s6_pcie_v2_4_i_mim_tx_wdata[12], 
s6_pcie_v2_4_i_mim_tx_wdata[11], s6_pcie_v2_4_i_mim_tx_wdata[10], s6_pcie_v2_4_i_mim_tx_wdata[9], s6_pcie_v2_4_i_mim_tx_wdata[8], 
s6_pcie_v2_4_i_mim_tx_wdata[7], s6_pcie_v2_4_i_mim_tx_wdata[6], s6_pcie_v2_4_i_mim_tx_wdata[5], s6_pcie_v2_4_i_mim_tx_wdata[4], 
s6_pcie_v2_4_i_mim_tx_wdata[3], s6_pcie_v2_4_i_mim_tx_wdata[2], s6_pcie_v2_4_i_mim_tx_wdata[1], s6_pcie_v2_4_i_mim_tx_wdata[0]}),
    .PIPEGTPOWERDOWNA({s6_pcie_v2_4_i_pipe_gt_power_down_a[1], s6_pcie_v2_4_i_pipe_gt_power_down_a[0]}),
    .PIPEGTPOWERDOWNB({NLW_s6_pcie_v2_4_i_PCIE_A1_PIPEGTPOWERDOWNB_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPEGTPOWERDOWNB_0__UNCONNECTED}),
    .PIPERXCHARISKA({NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA[1], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA[0]}),
    .PIPERXCHARISKB({1'b0, 1'b0}),
    .PIPERXDATAA({NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[15], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[14], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[13], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[12], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[11], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[10], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[9], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[8], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[7], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[6], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[5], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[4], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[3], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[2], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[1], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[0]}),
    .PIPERXDATAB({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}),
    .PIPERXSTATUSA({NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA[2], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA[1], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA[0]}),
    .PIPERXSTATUSB({1'b0, 1'b0, 1'b0}),
    .PIPETXCHARDISPMODEA({s6_pcie_v2_4_i_pipe_tx_char_disp_mode_a[1], s6_pcie_v2_4_i_pipe_tx_char_disp_mode_a[0]}),
    .PIPETXCHARDISPMODEB({NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPMODEB_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPMODEB_0__UNCONNECTED
}),
    .PIPETXCHARDISPVALA({NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALA_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALA_0__UNCONNECTED}),
    .PIPETXCHARDISPVALB({NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALB_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARDISPVALB_0__UNCONNECTED}),
    .PIPETXCHARISKA({s6_pcie_v2_4_i_pipe_tx_char_is_k_a[1], s6_pcie_v2_4_i_pipe_tx_char_is_k_a[0]}),
    .PIPETXCHARISKB({NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARISKB_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXCHARISKB_0__UNCONNECTED}),
    .PIPETXDATAA({s6_pcie_v2_4_i_pipe_tx_data_a[15], s6_pcie_v2_4_i_pipe_tx_data_a[14], s6_pcie_v2_4_i_pipe_tx_data_a[13], 
s6_pcie_v2_4_i_pipe_tx_data_a[12], s6_pcie_v2_4_i_pipe_tx_data_a[11], s6_pcie_v2_4_i_pipe_tx_data_a[10], s6_pcie_v2_4_i_pipe_tx_data_a[9], 
s6_pcie_v2_4_i_pipe_tx_data_a[8], s6_pcie_v2_4_i_pipe_tx_data_a[7], s6_pcie_v2_4_i_pipe_tx_data_a[6], s6_pcie_v2_4_i_pipe_tx_data_a[5], 
s6_pcie_v2_4_i_pipe_tx_data_a[4], s6_pcie_v2_4_i_pipe_tx_data_a[3], s6_pcie_v2_4_i_pipe_tx_data_a[2], s6_pcie_v2_4_i_pipe_tx_data_a[1], 
s6_pcie_v2_4_i_pipe_tx_data_a[0]}),
    .PIPETXDATAB({NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_15__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_14__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_13__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_12__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_11__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_9__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_PIPETXDATAB_0__UNCONNECTED}),
    .TRNFCCPLD({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_11__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_9__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLD_0__UNCONNECTED}),
    .TRNFCCPLH({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCCPLH_0__UNCONNECTED}),
    .TRNFCNPD({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_11__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_9__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPD_0__UNCONNECTED}),
    .TRNFCNPH({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCNPH_0__UNCONNECTED}),
    .TRNFCPD({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_11__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_10__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_9__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_8__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPD_0__UNCONNECTED}),
    .TRNFCPH({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_7__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_6__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNFCPH_0__UNCONNECTED}),
    .TRNFCSEL({1'b0, 1'b0, 1'b0}),
    .TRNRBARHITN({s6_pcie_v2_4_i_trn_rbar_hit_n_6_, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_5__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_4__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_3__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_2__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNRBARHITN_1__UNCONNECTED, s6_pcie_v2_4_i_trn_rbar_hit_n_0_}),
    .TRNRD({s6_pcie_v2_4_i_trn_rd[31], s6_pcie_v2_4_i_trn_rd[30], s6_pcie_v2_4_i_trn_rd[29], s6_pcie_v2_4_i_trn_rd[28], s6_pcie_v2_4_i_trn_rd[27], 
s6_pcie_v2_4_i_trn_rd[26], s6_pcie_v2_4_i_trn_rd[25], s6_pcie_v2_4_i_trn_rd[24], s6_pcie_v2_4_i_trn_rd[23], s6_pcie_v2_4_i_trn_rd[22], 
s6_pcie_v2_4_i_trn_rd[21], s6_pcie_v2_4_i_trn_rd[20], s6_pcie_v2_4_i_trn_rd[19], s6_pcie_v2_4_i_trn_rd[18], s6_pcie_v2_4_i_trn_rd[17], 
s6_pcie_v2_4_i_trn_rd[16], s6_pcie_v2_4_i_trn_rd[15], s6_pcie_v2_4_i_trn_rd[14], s6_pcie_v2_4_i_trn_rd[13], s6_pcie_v2_4_i_trn_rd[12], 
s6_pcie_v2_4_i_trn_rd[11], s6_pcie_v2_4_i_trn_rd[10], s6_pcie_v2_4_i_trn_rd[9], s6_pcie_v2_4_i_trn_rd[8], s6_pcie_v2_4_i_trn_rd[7], 
s6_pcie_v2_4_i_trn_rd[6], s6_pcie_v2_4_i_trn_rd[5], s6_pcie_v2_4_i_trn_rd[4], s6_pcie_v2_4_i_trn_rd[3], s6_pcie_v2_4_i_trn_rd[2], 
s6_pcie_v2_4_i_trn_rd[1], s6_pcie_v2_4_i_trn_rd[0]}),
    .TRNTBUFAV({NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_5__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_4__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_3__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_2__UNCONNECTED, 
NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_1__UNCONNECTED, NLW_s6_pcie_v2_4_i_PCIE_A1_TRNTBUFAV_0__UNCONNECTED}),
    .TRNTD({NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[31], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[30], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[29], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[28], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[27], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[26], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[25], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[24], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[23], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[22], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[21], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[20], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[19], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[18], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[17], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[16], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[15], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[14], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[13], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[12], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[11], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[10], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[9], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[8], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[7], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[6], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[5], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[4], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[3], 
NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[2], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[1], NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[0]})
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y2" ))
  s6_pcie_v2_4_i_pll_base_i_PLL_ADV_RSTINV (
    .I(s6_pcie_v2_4_i_pll_rst),
    .O(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_RST_INT)
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y2" ))
  s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKFBIN (
    .I(s6_pcie_v2_4_i_gt_refclk_fb),
    .O(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKFBIN_INT)
  );
  X_PLL_ADV #(
    .COMPENSATION ( "INTERNAL" ),
    .BANDWIDTH ( "OPTIMIZED" ),
    .CLK_FEEDBACK ( "CLKFBOUT" ),
    .SIM_DEVICE ( "SPARTAN6" ),
    .CLKOUT2_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT5_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT3_DUTY_CYCLE ( 0.500000 ),
    .CLKFBOUT_PHASE ( 0.000000 ),
    .CLKOUT4_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT1_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT1_PHASE ( 0.000000 ),
    .CLKOUT2_PHASE ( 0.000000 ),
    .CLKOUT3_PHASE ( 0.000000 ),
    .CLKOUT4_PHASE ( 0.000000 ),
    .CLKOUT0_PHASE ( 0.000000 ),
    .CLKOUT5_PHASE ( 0.000000 ),
    .REF_JITTER ( 0.100000 ),
    .CLKOUT0_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT4_DIVIDE ( 1 ),
    .CLKOUT0_DIVIDE ( 2 ),
    .CLKOUT1_DIVIDE ( 4 ),
    .CLKOUT3_DIVIDE ( 1 ),
    .DIVCLK_DIVIDE ( 1 ),
    .CLKFBOUT_MULT ( 4 ),
    .CLKOUT5_DIVIDE ( 1 ),
    .CLKOUT2_DIVIDE ( 8 ),
    .CLKIN2_PERIOD ( 8 ),
    .CLKIN1_PERIOD ( 8 ),
    .LOC ( "PLL_ADV_X0Y2" ),
    .VCOCLK_FREQ_MAX ( 1080.000000 ),
    .VCOCLK_FREQ_MIN ( 400.000000 ),
    .CLKIN_FREQ_MAX ( 540.000000 ),
    .CLKIN_FREQ_MIN ( 19.000000 ),
    .CLKPFD_FREQ_MAX ( 500.000000 ),
    .CLKPFD_FREQ_MIN ( 19.000000 ))
  s6_pcie_v2_4_i_pll_base_i_PLL_ADV (
    .CLKFBIN(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKFBIN_INT),
    .DCLK(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DCLK),
    .DEN(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DEN),
    .CLKINSEL(VCC),
    .CLKIN2(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKIN2),
    .RST(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_RST_INT),
    .DWE(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DWE),
    .REL(NLW_s6_pcie_v2_4_i_pll_base_i_PLL_ADV_REL_UNCONNECTED),
    .CLKIN1(NlwBufferSignal_s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKIN1),
    .CLKOUT3(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUT3),
    .CLKOUTDCM3(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM3),
    .CLKFBOUT(s6_pcie_v2_4_i_gt_refclk_fb),
    .CLKOUTDCM4(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM4),
    .CLKOUT1(s6_pcie_v2_4_i_clk_125),
    .CLKOUT5(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUT5),
    .CLKOUTDCM2(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM2),
    .DRDY(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DRDY),
    .CLKOUTDCM1(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM1),
    .CLKOUTDCM5(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM5),
    .CLKFBDCM(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKFBDCM),
    .CLKOUT0(s6_pcie_v2_4_i_clk_250),
    .CLKOUT4(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUT4),
    .CLKOUT2(s6_pcie_v2_4_i_clk_62_5),
    .CLKOUTDCM0(s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKOUTDCM0),
    .LOCKED(s6_pcie_v2_4_i_clock_locked),
    .DADDR({s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR4, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR3, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR2, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR1, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DADDR0}),
    .DI({s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI15, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI14, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI13, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI12, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI11, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI10, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI9, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI8, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI7, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI6, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI5, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI4, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI3, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI2, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI1, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DI0}),
    .DO({s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO15, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO14, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO13, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO12, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO11, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO10, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO9, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO8, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO7, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO6, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO5, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO4, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO3, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO2, s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO1, 
s6_pcie_v2_4_i_pll_base_i_PLL_ADV_DO0})
  );
  X_CKBUF #(
    .LOC ( "BUFGMUX_X2Y2" ))
  s6_pcie_v2_4_i_mgt_bufg (
    .I(NlwBufferSignal_s6_pcie_v2_4_i_mgt_bufg_IN),
    .O(s6_pcie_v2_4_i_mgt_clk)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK1INV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK1_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK1INV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK1_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK0INV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK0_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK21INV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK21_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DCLKINV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DCLK_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK20INV (
    .I(s6_pcie_v2_4_i_mgt_clk),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK20_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK0INV (
    .I(s6_pcie_v2_4_i_mgt_clk_2x),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK0_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK1INV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK1_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK21INV (
    .I(GND),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK21_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK20INV (
    .I(s6_pcie_v2_4_i_mgt_clk),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK20_INT)
  );
  X_BUF #(
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK0INV (
    .I(s6_pcie_v2_4_i_mgt_clk_2x),
    .O(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK0_INT)
  );
  X_GTPA1_DUAL #(
    .CHAN_BOND_SEQ_LEN_0 ( 1 ),
    .SATA_MAX_BURST_0 ( 7 ),
    .OOB_CLK_DIVIDER_0 ( 4 ),
    .CLK_COR_ADJ_LEN_1 ( 1 ),
    .SATA_MIN_INIT_0 ( 12 ),
    .CHAN_BOND_2_MAX_SKEW_0 ( 1 ),
    .SATA_MAX_WAKE_1 ( 7 ),
    .CLK_COR_MIN_LAT_1 ( 18 ),
    .CLK25_DIVIDER_0 ( 5 ),
    .SATA_MAX_INIT_1 ( 22 ),
    .CLK_COR_MAX_LAT_0 ( 20 ),
    .CLK_COR_DET_LEN_1 ( 1 ),
    .CHAN_BOND_SEQ_LEN_1 ( 1 ),
    .PLL_TXDIVSEL_OUT_0 ( 1 ),
    .CLK_COR_REPEAT_WAIT_1 ( 0 ),
    .CLK_COR_ADJ_LEN_0 ( 1 ),
    .CLK_COR_DET_LEN_0 ( 1 ),
    .ALIGN_COMMA_WORD_1 ( 1 ),
    .ALIGN_COMMA_WORD_0 ( 1 ),
    .PLL_DIVSEL_FB_0 ( 2 ),
    .CLK_COR_MAX_LAT_1 ( 20 ),
    .RX_LOS_INVALID_INCR_0 ( 8 ),
    .PLL_RXDIVSEL_OUT_0 ( 1 ),
    .PLL_DIVSEL_REF_1 ( 1 ),
    .SATA_MAX_INIT_0 ( 22 ),
    .SATA_MIN_BURST_0 ( 4 ),
    .OOB_CLK_DIVIDER_1 ( 4 ),
    .PLL_DIVSEL_FB_1 ( 2 ),
    .SATA_MIN_WAKE_0 ( 4 ),
    .PLL_DIVSEL_REF_0 ( 1 ),
    .SATA_MIN_BURST_1 ( 4 ),
    .CHAN_BOND_1_MAX_SKEW_1 ( 1 ),
    .PLL_RXDIVSEL_OUT_1 ( 1 ),
    .CHAN_BOND_2_MAX_SKEW_1 ( 1 ),
    .RX_LOS_INVALID_INCR_1 ( 8 ),
    .RX_LOS_THRESHOLD_0 ( 128 ),
    .SATA_MIN_INIT_1 ( 12 ),
    .RX_LOS_THRESHOLD_1 ( 128 ),
    .SATA_MIN_WAKE_1 ( 4 ),
    .SATA_MAX_BURST_1 ( 7 ),
    .CLK_COR_MIN_LAT_0 ( 18 ),
    .CB2_INH_CC_PERIOD_0 ( 8 ),
    .CB2_INH_CC_PERIOD_1 ( 8 ),
    .CLK_COR_REPEAT_WAIT_0 ( 0 ),
    .CLK25_DIVIDER_1 ( 5 ),
    .PLL_TXDIVSEL_OUT_1 ( 1 ),
    .CHAN_BOND_1_MAX_SKEW_0 ( 1 ),
    .SATA_MAX_WAKE_0 ( 7 ),
    .PLL_SATA_0 ( "FALSE" ),
    .CLK_COR_SEQ_2_USE_0 ( "FALSE" ),
    .RCV_TERM_VTTRX_0 ( "FALSE" ),
    .DEC_MCOMMA_DETECT_0 ( "TRUE" ),
    .RX_EN_MODE_RESET_BUF_1 ( "TRUE" ),
    .PCI_EXPRESS_MODE_0 ( "TRUE" ),
    .RX_EN_IDLE_RESET_FR_0 ( "TRUE" ),
    .RCV_TERM_GND_0 ( "TRUE" ),
    .MCOMMA_DETECT_0 ( "TRUE" ),
    .PLL_SOURCE_0 ( "PLL0" ),
    .AC_CAP_DIS_0 ( "FALSE" ),
    .RCV_TERM_VTTRX_1 ( "FALSE" ),
    .CLK_COR_SEQ_2_USE_1 ( "FALSE" ),
    .RX_STATUS_FMT_1 ( "PCIE" ),
    .RX_LOSS_OF_SYNC_FSM_1 ( "FALSE" ),
    .DEC_MCOMMA_DETECT_1 ( "TRUE" ),
    .RX_BUFFER_USE_1 ( "TRUE" ),
    .CLK_OUT_GTP_SEL_0 ( "REFCLKPLL0" ),
    .CLK_COR_KEEP_IDLE_0 ( "FALSE" ),
    .CHAN_BOND_SEQ_2_USE_1 ( "FALSE" ),
    .RCV_TERM_GND_1 ( "TRUE" ),
    .CHAN_BOND_KEEP_ALIGN_0 ( "FALSE" ),
    .RX_SLIDE_MODE_0 ( "PCS" ),
    .CLKINDC_B_1 ( "TRUE" ),
    .TX_BUFFER_USE_1 ( "TRUE" ),
    .RX_STATUS_FMT_0 ( "PCIE" ),
    .RX_EN_IDLE_HOLD_CDR_0 ( "TRUE" ),
    .PLL_SATA_1 ( "FALSE" ),
    .PCI_EXPRESS_MODE_1 ( "TRUE" ),
    .TERMINATION_OVRD_0 ( "FALSE" ),
    .DEC_PCOMMA_DETECT_1 ( "TRUE" ),
    .DEC_VALID_COMMA_ONLY_0 ( "TRUE" ),
    .RX_LOSS_OF_SYNC_FSM_0 ( "FALSE" ),
    .RX_DECODE_SEQ_MATCH_0 ( "TRUE" ),
    .CLK_CORRECT_USE_0 ( "TRUE" ),
    .TX_XCLK_SEL_0 ( "TXOUT" ),
    .RX_EN_IDLE_HOLD_CDR_1 ( "TRUE" ),
    .CHAN_BOND_KEEP_ALIGN_1 ( "FALSE" ),
    .TERMINATION_OVRD_1 ( "FALSE" ),
    .RX_EN_IDLE_RESET_PH_1 ( "TRUE" ),
    .TX_BUFFER_USE_0 ( "TRUE" ),
    .RX_EN_IDLE_RESET_PH_0 ( "TRUE" ),
    .CHAN_BOND_SEQ_2_USE_0 ( "FALSE" ),
    .CLK_COR_KEEP_IDLE_1 ( "FALSE" ),
    .DEC_VALID_COMMA_ONLY_1 ( "TRUE" ),
    .CLK_OUT_GTP_SEL_1 ( "REFCLKPLL1" ),
    .RX_EN_IDLE_RESET_BUF_0 ( "TRUE" ),
    .PCOMMA_DETECT_1 ( "TRUE" ),
    .DEC_PCOMMA_DETECT_0 ( "TRUE" ),
    .AC_CAP_DIS_1 ( "FALSE" ),
    .MCOMMA_DETECT_1 ( "TRUE" ),
    .TX_XCLK_SEL_1 ( "TXOUT" ),
    .GTP_CFG_PWRUP_1 ( "TRUE" ),
    .CLK_COR_PRECEDENCE_1 ( "TRUE" ),
    .RX_EN_MODE_RESET_BUF_0 ( "TRUE" ),
    .RX_DECODE_SEQ_MATCH_1 ( "TRUE" ),
    .CLK_COR_INSERT_IDLE_FLAG_1 ( "FALSE" ),
    .RX_EN_IDLE_RESET_BUF_1 ( "TRUE" ),
    .PCOMMA_DETECT_0 ( "TRUE" ),
    .RX_EN_IDLE_RESET_FR_1 ( "TRUE" ),
    .GTP_CFG_PWRUP_0 ( "TRUE" ),
    .CLK_COR_INSERT_IDLE_FLAG_0 ( "FALSE" ),
    .PLL_SOURCE_1 ( "PLL1" ),
    .RX_BUFFER_USE_0 ( "TRUE" ),
    .RX_XCLK_SEL_0 ( "RXREC" ),
    .CLK_CORRECT_USE_1 ( "TRUE" ),
    .RX_XCLK_SEL_1 ( "RXREC" ),
    .CLKRCV_TRST_1 ( "TRUE" ),
    .CLK_COR_PRECEDENCE_0 ( "TRUE" ),
    .CLKINDC_B_0 ( "TRUE" ),
    .RX_SLIDE_MODE_1 ( "PCS" ),
    .CLKRCV_TRST_0 ( "TRUE" ),
    .SIM_GTPRESET_SPEEDUP ( 1 ),
    .SIM_TX_ELEC_IDLE_LEVEL ( "Z" ),
    .SIM_VERSION ( "2.0" ),
    .SIM_REFCLK1_SOURCE ( 3'b000 ),
    .SIM_REFCLK0_SOURCE ( 3'b000 ),
    .SIM_RECEIVER_DETECT_PASS ( "TRUE" ),
    .SATA_BURST_VAL_0 ( 3'b100 ),
    .PLL_CP_CFG_1 ( 8'h21 ),
    .RXEQ_CFG_0 ( 8'b01111011 ),
    .MCOMMA_10B_VALUE_0 ( 10'b1010000011 ),
    .CLK_COR_SEQ_2_ENABLE_0 ( 4'b0000 ),
    .CHAN_BOND_SEQ_1_2_1 ( 10'b0001001010 ),
    .PLL_COM_CFG_0 ( 24'h21680A ),
    .PLL_COM_CFG_1 ( 24'h21680A ),
    .TXRX_INVERT_1 ( 3'b011 ),
    .TX_IDLE_DELAY_0 ( 3'b010 ),
    .CM_TRIM_1 ( 2'b00 ),
    .CHAN_BOND_SEQ_1_1_0 ( 10'b0001001010 ),
    .CLK_COR_SEQ_2_3_1 ( 10'b0000000000 ),
    .PMA_COM_CFG_EAST ( 36'h000008000 ),
    .CLK_COR_SEQ_1_4_1 ( 10'b0000000000 ),
    .CHAN_BOND_SEQ_1_3_0 ( 10'b0001001010 ),
    .TXRX_INVERT_0 ( 3'b011 ),
    .CLK_COR_SEQ_1_2_1 ( 10'b0000000000 ),
    .PCOMMA_10B_VALUE_1 ( 10'b0101111100 ),
    .TX_DETECT_RX_CFG_1 ( 14'h1832 ),
    .CHAN_BOND_SEQ_1_4_1 ( 10'b0110111100 ),
    .PLL_CP_CFG_0 ( 8'h21 ),
    .RX_IDLE_LO_CNT_0 ( 4'b0000 ),
    .TRANS_TIME_TO_P2_1 ( 10'h064 ),
    .PMA_TX_CFG_1 ( 20'h00082 ),
    .SATA_BURST_VAL_1 ( 3'b100 ),
    .TX_TDCC_CFG_0 ( 2'b11 ),
    .RXEQ_CFG_1 ( 8'b01111011 ),
    .CLK_COR_SEQ_1_3_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_ENABLE_0 ( 4'b0001 ),
    .TERMINATION_CTRL_0 ( 5'b10100 ),
    .CLK_COR_SEQ_2_4_1 ( 10'b0000000000 ),
    .CHAN_BOND_SEQ_2_4_1 ( 10'b0100011100 ),
    .CLK_COR_SEQ_2_2_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_4_0 ( 10'b0000000000 ),
    .CHAN_BOND_SEQ_2_2_0 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_1_ENABLE_0 ( 4'b0000 ),
    .CHAN_BOND_SEQ_1_1_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_2_3_1 ( 10'b0110111100 ),
    .CLK_COR_SEQ_1_2_0 ( 10'b0000000000 ),
    .COM_BURST_VAL_0 ( 4'b1111 ),
    .CHAN_BOND_SEQ_2_1_1 ( 10'b0100111100 ),
    .CDR_PH_ADJ_TIME_0 ( 5'b01010 ),
    .CHAN_BOND_SEQ_2_ENABLE_0 ( 4'b0000 ),
    .CHAN_BOND_SEQ_1_4_0 ( 10'b0110111100 ),
    .PLLLKDET_CFG_0 ( 3'b111 ),
    .CLK_COR_SEQ_1_ENABLE_1 ( 4'b0001 ),
    .CLK_COR_SEQ_2_1_0 ( 10'b0000000000 ),
    .SATA_IDLE_VAL_1 ( 3'b100 ),
    .OOBDETECT_THRESHOLD_1 ( 3'b111 ),
    .CM_TRIM_0 ( 2'b00 ),
    .CHAN_BOND_SEQ_2_2_1 ( 10'b0100111100 ),
    .CLK_COR_SEQ_1_3_0 ( 10'b0000000000 ),
    .CHAN_BOND_SEQ_2_4_0 ( 10'b0100011100 ),
    .RXPRBSERR_LOOPBACK_1 ( 1'b0 ),
    .COM_BURST_VAL_1 ( 4'b1111 ),
    .CHAN_BOND_SEQ_1_ENABLE_1 ( 4'b0000 ),
    .PMA_TX_CFG_0 ( 20'h00082 ),
    .PMA_RXSYNC_CFG_0 ( 7'h00 ),
    .CLK_COR_SEQ_2_2_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_1_0 ( 10'b0100011100 ),
    .SATA_IDLE_VAL_0 ( 3'b100 ),
    .MCOMMA_10B_VALUE_1 ( 10'b1010000011 ),
    .PMA_RX_CFG_0 ( 25'h05CE044 ),
    .RX_IDLE_LO_CNT_1 ( 4'b0000 ),
    .TX_TDCC_CFG_1 ( 2'b11 ),
    .TST_ATTR_0 ( 32'h00000000 ),
    .PLLLKDET_CFG_1 ( 3'b111 ),
    .PMA_CDR_SCAN_0 ( 27'h6404040 ),
    .PCOMMA_10B_VALUE_0 ( 10'b0101111100 ),
    .CDR_PH_ADJ_TIME_1 ( 5'b01010 ),
    .OOBDETECT_THRESHOLD_0 ( 3'b111 ),
    .CHAN_BOND_SEQ_1_3_1 ( 10'b0001001010 ),
    .PMA_CDR_SCAN_1 ( 27'h6404040 ),
    .RX_IDLE_HI_CNT_0 ( 4'b1000 ),
    .TRANS_TIME_FROM_P2_1 ( 12'h03C ),
    .CHAN_BOND_SEQ_1_2_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_2_1_0 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_3_0 ( 10'b0110111100 ),
    .CLK_COR_SEQ_2_ENABLE_1 ( 4'b0000 ),
    .COMMA_10B_ENABLE_0 ( 10'b1111111111 ),
    .RX_IDLE_HI_CNT_1 ( 4'b1000 ),
    .CHAN_BOND_SEQ_2_ENABLE_1 ( 4'b0000 ),
    .TX_IDLE_DELAY_1 ( 3'b010 ),
    .PMA_COM_CFG_WEST ( 36'h00000A000 ),
    .TRANS_TIME_NON_P2_1 ( 8'h19 ),
    .TRANS_TIME_NON_P2_0 ( 8'h19 ),
    .COMMA_10B_ENABLE_1 ( 10'b1111111111 ),
    .CLK_COR_SEQ_1_4_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_1_1 ( 10'b0100011100 ),
    .RXPRBSERR_LOOPBACK_0 ( 1'b0 ),
    .TRANS_TIME_FROM_P2_0 ( 12'h03C ),
    .TX_DETECT_RX_CFG_0 ( 14'h1832 ),
    .TERMINATION_CTRL_1 ( 5'b10100 ),
    .CLK_COR_SEQ_2_1_1 ( 10'b0000000000 ),
    .PMA_RX_CFG_1 ( 25'h05CE044 ),
    .TRANS_TIME_TO_P2_0 ( 10'h064 ),
    .TST_ATTR_1 ( 32'h00000000 ),
    .PMA_RXSYNC_CFG_1 ( 7'h00 ),
    .CLK_COR_SEQ_2_3_0 ( 10'b0000000000 ),
    .LOC ( "GTPA1_DUAL_X0Y0" ))
  s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i (
    .TXINHIBIT0(GND),
    .CLK10(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLK10),
    .PLLCLK01(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK01),
    .USRCODEERR0(GND),
    .TXCOMSTART0(GND),
    .RXP0(pci_exp_rxp_IBUF),
    .RXUSRCLK0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK0_INT),
    .DEN(GND),
    .TXELECIDLE0(s6_pcie_v2_4_i_pipe_gt_tx_elec_idle_a),
    .RXENPCOMMAALIGN1(VCC),
    .INTDATAWIDTH0(VCC),
    .TXUSRCLK20(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK20_INT),
    .RXBUFRESET0(GND),
    .RXUSRCLK21(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK21_INT),
    .RXPMASETPHASE0(GND),
    .GCLK00(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK00),
    .RXCHBONDSLAVE1(GND),
    .RXUSRCLK1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK1_INT),
    .CLKINWEST0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINWEST0),
    .CLKINEAST1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINEAST1),
    .RXCDRRESET0(GND),
    .REFCLKPWRDNB0(VCC),
    .CLK00(sys_clk_c),
    .TXPOLARITY1(GND),
    .PLLPOWERDOWN0(GND),
    .TXUSRCLK0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK0_INT),
    .RXUSRCLK20(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXUSRCLK20_INT),
    .RXN0(pci_exp_rxn_IBUF),
    .DCLK(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DCLK_INT),
    .RXENCHANSYNC1(GND),
    .TXPRBSFORCEERR0(GND),
    .TXENPMAPHASEALIGN1(GND),
    .RXENMCOMMAALIGN0(VCC),
    .GTPRESET0(sys_reset_n_c_INV_124_o),
    .TXDETECTRX0(s6_pcie_v2_4_i_pipe_tx_rcvr_det_a),
    .TXPMASETPHASE0(GND),
    .RXENPMAPHASEALIGN1(GND),
    .TXINHIBIT1(GND),
    .DWE(GND),
    .RXPOLARITY0(s6_pcie_v2_4_i_pipe_rx_polarity_a),
    .GCLK01(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK01),
    .RXDEC8B10BUSE1(VCC),
    .RXSLIDE0(GND),
    .PLLLKDETEN0(VCC),
    .IGNORESIGDET0(GND),
    .TXRESET1(GND),
    .PLLCLK10(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK10),
    .PLLCLK11(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK11),
    .TXPOLARITY0(GND),
    .TXCOMTYPE1(GND),
    .RXPMASETPHASE1(GND),
    .TXUSRCLK21(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK21_INT),
    .CLKINWEST1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINWEST1),
    .PLLPOWERDOWN1(GND),
    .INTDATAWIDTH1(VCC),
    .GATERXELECIDLE1(GND),
    .RXP1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXP1),
    .TXPDOWNASYNCH0(GND),
    .RXSLIDE1(GND),
    .RXCHBONDMASTER1(GND),
    .RXENPCOMMAALIGN0(VCC),
    .TSTCLK0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK0_INT),
    .GCLK10(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK10),
    .RXDEC8B10BUSE0(VCC),
    .RXCHBONDSLAVE0(GND),
    .TXENC8B10BUSE1(VCC),
    .TXENC8B10BUSE0(VCC),
    .TSTCLK1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTCLK1_INT),
    .TXCOMSTART1(GND),
    .RXPOLARITY1(GND),
    .USRCODEERR1(GND),
    .GATERXELECIDLE0(GND),
    .RXCHBONDMASTER0(GND),
    .CLK01(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLK01),
    .RXCOMMADETUSE0(VCC),
    .REFCLKPWRDNB1(VCC),
    .GCLK11(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GCLK11),
    .TXCOMTYPE0(GND),
    .RXN1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXN1),
    .TXPRBSFORCEERR1(GND),
    .RXBUFRESET1(GND),
    .RXRESET1(VCC),
    .TXPMASETPHASE1(GND),
    .RXENMCOMMAALIGN1(VCC),
    .PLLCLK00(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLCLK00),
    .IGNORESIGDET1(GND),
    .CLK11(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLK11),
    .RXRESET0(s6_pcie_v2_4_i_pipe_rxreset_a),
    .GTPRESET1(VCC),
    .TXRESET0(GND),
    .TXENPMAPHASEALIGN0(GND),
    .PRBSCNTRESET0(GND),
    .TXPDOWNASYNCH1(GND),
    .RXENCHANSYNC0(GND),
    .TXUSRCLK1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXUSRCLK1_INT),
    .RXCDRRESET1(GND),
    .RXCOMMADETUSE1(VCC),
    .RXENPMAPHASEALIGN0(GND),
    .PRBSCNTRESET1(GND),
    .CLKINEAST0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_CLKINEAST0),
    .PLLLKDETEN1(VCC),
    .TXELECIDLE1(GND),
    .TXDETECTRX1(GND),
    .RXPRBSERR0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXPRBSERR0),
    .PHYSTATUS0(s6_pcie_v2_4_i_phystatus),
    .RXVALID1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXVALID1),
    .RXBYTEREALIGN0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEREALIGN0),
    .DRDY(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRDY),
    .RXCHANBONDSEQ0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANBONDSEQ0),
    .TXP1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXP1),
    .TXOUTCLK1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXOUTCLK1),
    .RXBYTEISALIGNED1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEISALIGNED1),
    .RXRECCLK0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRECCLK0),
    .RXCHANREALIGN0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANREALIGN0),
    .PLLLKDET0(s6_pcie_v2_4_i_gt_plllkdet_out),
    .PLLLKDET1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PLLLKDET1),
    .RXCHANREALIGN1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANREALIGN1),
    .RXCOMMADET1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCOMMADET1),
    .RESETDONE1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RESETDONE1),
    .TXN0(pci_exp_txn_OBUF),
    .RXCHANISALIGNED1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANISALIGNED1),
    .REFCLKOUT1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKOUT1),
    .RXELECIDLE1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXELECIDLE1),
    .TXN1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXN1),
    .REFCLKPLL0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKPLL0),
    .RXVALID0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXVALID0),
    .RXBYTEISALIGNED0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEISALIGNED0),
    .REFCLKOUT0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKOUT0),
    .RXBYTEREALIGN1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBYTEREALIGN1),
    .RXRECCLK1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRECCLK1),
    .RXCHANISALIGNED0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANISALIGNED0),
    .RXPRBSERR1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXPRBSERR1),
    .TXP0(pci_exp_txp_OBUF),
    .REFCLKPLL1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_REFCLKPLL1),
    .RXCOMMADET0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCOMMADET0),
    .TXOUTCLK0(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXOUTCLK0),
    .RESETDONE0(s6_pcie_v2_4_i_gt_reset_done),
    .RXELECIDLE0(s6_pcie_v2_4_i_rx_enter_elecidle),
    .PHYSTATUS1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_PHYSTATUS1),
    .RXCHANBONDSEQ1(s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHANBONDSEQ1),
    .RXENPRBSTST1({GND, GND, GND}),
    .TXCHARDISPMODE0({GND, GND, s6_pcie_v2_4_i_pipe_tx_char_disp_mode_a[0], s6_pcie_v2_4_i_pipe_tx_char_disp_mode_a[1]}),
    .TXBYPASS8B10B1({GND, GND, GND, GND}),
    .GTPCLKFBSEL1WEST({GND, VCC}),
    .GTPCLKFBSEL0EAST({VCC, GND}),
    .RXENPRBSTST0({GND, GND, GND}),
    .RXCHBONDI({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDI2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDI1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDI0}),
    .TXENPRBSTST1({GND, GND, GND}),
    .TXDATAWIDTH0({GND, VCC}),
    .TSTIN0({GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND}),
    .TXCHARDISPMODE1({GND, GND, GND, GND}),
    .LOOPBACK0({GND, GND, GND}),
    .TXPOWERDOWN0({s6_pcie_v2_4_i_pipe_gt_power_down_a[1], s6_pcie_v2_4_i_pipe_gt_power_down_a[0]}),
    .RXEQMIX0({VCC, VCC}),
    .TXCHARISK0({GND, GND, s6_pcie_v2_4_i_pipe_tx_char_is_k_a[0], s6_pcie_v2_4_i_pipe_tx_char_is_k_a[1]}),
    .TXCHARDISPVAL0({GND, GND, GND, GND}),
    .DADDR({GND, GND, GND, GND, GND, GND, GND, GND}),
    .REFSELDYPLL0({GND, GND, GND}),
    .TSTIN1({GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND}),
    .RXPOWERDOWN0({s6_pcie_v2_4_i_pipe_gt_power_down_a[1], s6_pcie_v2_4_i_pipe_gt_power_down_a[0]}),
    .GTPTEST1({GND, GND, GND, VCC, GND, GND, GND, GND}),
    .TXDIFFCTRL1({VCC, GND, GND, VCC}),
    .TXDATAWIDTH1({GND, VCC}),
    .RXPOWERDOWN1({VCC, GND}),
    .RXDATAWIDTH1({GND, VCC}),
    .GTPTEST0({GND, GND, GND, VCC, GND, GND, GND, GND}),
    .GTPCLKFBSEL0WEST({GND, GND}),
    .TXCHARDISPVAL1({GND, GND, GND, GND}),
    .RCALINWEST({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST4, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST3, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINWEST0}),
    .TXCHARISK1({GND, GND, GND, GND}),
    .TXPREEMPHASIS1({GND, GND, GND}),
    .TXPOWERDOWN1({VCC, GND}),
    .REFSELDYPLL1({GND, GND, GND}),
    .TXDATA0({GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, s6_pcie_v2_4_i_pipe_tx_data_a[7], 
s6_pcie_v2_4_i_pipe_tx_data_a[6], s6_pcie_v2_4_i_pipe_tx_data_a[5], s6_pcie_v2_4_i_pipe_tx_data_a[4], s6_pcie_v2_4_i_pipe_tx_data_a[3], 
s6_pcie_v2_4_i_pipe_tx_data_a[2], s6_pcie_v2_4_i_pipe_tx_data_a[1], s6_pcie_v2_4_i_pipe_tx_data_a[0], s6_pcie_v2_4_i_pipe_tx_data_a[15], 
s6_pcie_v2_4_i_pipe_tx_data_a[14], s6_pcie_v2_4_i_pipe_tx_data_a[13], s6_pcie_v2_4_i_pipe_tx_data_a[12], s6_pcie_v2_4_i_pipe_tx_data_a[11], 
s6_pcie_v2_4_i_pipe_tx_data_a[10], s6_pcie_v2_4_i_pipe_tx_data_a[9], s6_pcie_v2_4_i_pipe_tx_data_a[8]}),
    .LOOPBACK1({GND, GND, GND}),
    .TXBUFDIFFCTRL1({VCC, GND, VCC}),
    .RXDATAWIDTH0({GND, VCC}),
    .GTPCLKFBSEL1EAST({VCC, VCC}),
    .TXPREEMPHASIS0({GND, GND, GND}),
    .TXBYPASS8B10B0({GND, GND, GND, GND}),
    .TXENPRBSTST0({GND, GND, GND}),
    .RXEQMIX1({VCC, VCC}),
    .TXBUFDIFFCTRL0({VCC, GND, VCC}),
    .TXDATA1({GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, 
GND, GND, GND, GND, GND}),
    .RCALINEAST({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST4, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST3, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALINEAST0}),
    .DI({GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND, GND}),
    .TXDIFFCTRL0({VCC, GND, GND, VCC}),
    .RXSTATUS0({s6_pcie_v2_4_i_rx_status[2], s6_pcie_v2_4_i_rx_status[1], s6_pcie_v2_4_i_rx_status[0]}),
    .RXCHARISK1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK10}),
    .RXCLKCORCNT0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT02, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT01, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT00})
,
    .RXCHARISK0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISK02, s6_pcie_v2_4_i_rx_char_is_k[1], s6_pcie_v2_4_i_rx_char_is_k[0]}),
    .RXNOTINTABLE1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE11
, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE10}),
    .GTPCLKFBWEST({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBWEST1, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBWEST0}),
    .RXNOTINTABLE0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE02, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE01
, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXNOTINTABLE00}),
    .DRPDO({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO15, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO14, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO13, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO12, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO11, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO10, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO9, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO8, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO7, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO6, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO5, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO4, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO3, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_DRPDO0}),
    .TXRUNDISP0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP02, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP00}),
    .RXBUFSTATUS1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS12, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS11, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS10})
,
    .TXBUFSTATUS0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS00}),
    .RXCHARISCOMMA0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA02, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA00}),
    .RXLOSSOFSYNC0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC00}),
    .RCALOUTWEST({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST4, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST3, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTWEST0}),
    .RXCHBONDO({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDO2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDO1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHBONDO0}),
    .RXDISPERR0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR02, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR00}),
    .TSTOUT0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT04, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT03, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT02, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT01, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT00}),
    .TSTOUT1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT14, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT13, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT12, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT11, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TSTOUT10}),
    .GTPCLKOUT0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKOUT01, s6_pcie_v2_4_i_gt_refclk_out[0]}),
    .RXLOSSOFSYNC1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXLOSSOFSYNC10}),
    .GTPCLKOUT1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKOUT11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKOUT10}),
    .RXCLKCORCNT1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT12, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT11, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCLKCORCNT10})
,
    .RXRUNDISP1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP10}),
    .RCALOUTEAST({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST4, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST3, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST2, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST1, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RCALOUTEAST0}),
    .RXDATA0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA031, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA030, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA029, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA028, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA027, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA026, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA025, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA024, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA023, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA022, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA021, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA020, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA019, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA018, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA017, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA016, s6_pcie_v2_4_i_rx_data[15], s6_pcie_v2_4_i_rx_data[14], 
s6_pcie_v2_4_i_rx_data[13], s6_pcie_v2_4_i_rx_data[12], s6_pcie_v2_4_i_rx_data[11], s6_pcie_v2_4_i_rx_data[10], s6_pcie_v2_4_i_rx_data[9], 
s6_pcie_v2_4_i_rx_data[8], s6_pcie_v2_4_i_rx_data[7], s6_pcie_v2_4_i_rx_data[6], s6_pcie_v2_4_i_rx_data[5], s6_pcie_v2_4_i_rx_data[4], 
s6_pcie_v2_4_i_rx_data[3], s6_pcie_v2_4_i_rx_data[2], s6_pcie_v2_4_i_rx_data[1], s6_pcie_v2_4_i_rx_data[0]}),
    .RXRUNDISP0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP02, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXRUNDISP00}),
    .TXKERR1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR10}),
    .RXCHARISCOMMA1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA12, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXCHARISCOMMA10}),
    .RXBUFSTATUS0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS02, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS01, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXBUFSTATUS00})
,
    .RXDATA1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA131, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA130, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA129, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA128, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA127, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA126, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA125, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA124, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA123, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA122, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA121, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA120, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA119, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA118, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA117, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA116, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA115, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA114, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA113, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA112, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA111, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA110, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA19, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA18, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA17, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA16, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA15, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA14, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDATA10}),
    .TXKERR0({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR03, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR02, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR01, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXKERR00}),
    .RXSTATUS1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXSTATUS12, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXSTATUS11, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXSTATUS10}),
    .GTPCLKFBEAST({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBEAST1, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_GTPCLKFBEAST0}),
    .RXDISPERR1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_RXDISPERR10}),
    .TXBUFSTATUS1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXBUFSTATUS10}),
    .TXRUNDISP1({s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP13, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP12, s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP11, 
s6_pcie_v2_4_i_GT_i_tile0_gtpa1_dual_wrapper_i_gtpa1_dual_i_TXRUNDISP10})
  );
  X_CKBUF #(
    .LOC ( "BUFGMUX_X3Y13" ))
  s6_pcie_v2_4_i_phy_bufg (
    .I(NlwBufferSignal_s6_pcie_v2_4_i_phy_bufg_IN),
    .O(user_clk)
  );
  X_CKBUF #(
    .LOC ( "BUFGMUX_X2Y3" ))
  s6_pcie_v2_4_i_mgt2x_bufg (
    .I(NlwBufferSignal_s6_pcie_v2_4_i_mgt2x_bufg_IN),
    .O(s6_pcie_v2_4_i_mgt_clk_2x)
  );
  X_SFF #(
    .LOC ( "SLICE_X0Y94" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_glue_set_2850),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_6737),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X0Y94" ),
    .INIT ( 64'h33FF0000FFFFCC00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_glue_set (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_6737),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_glue_set_2850)
  );
  X_SFF #(
    .LOC ( "SLICE_X1Y94" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_glue_set_2855),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_6117),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X1Y94" ),
    .INIT ( 64'h7F7F7F7F7F000000 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_glue_set (
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_6737),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_6117),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_glue_set_2855)
  );
  X_BUF   s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_2874),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X2Y94" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tlast_pm_prioity_pipeline_tlast_prev_MUX_281_o),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_6080),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X2Y94" ),
    .INIT ( 64'hCCFFCC00CCFFCC00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tlast_pm_prioity_pipeline_tlast_prev_MUX_281_o11 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_6078),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tlast_pm_prioity_pipeline_tlast_prev_MUX_281_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X2Y94" ),
    .INIT ( 32'hF0AAF0AA ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tvalid_pm_prioity_pipeline_tvalid_prev_MUX_280_o11 (
    .ADR0(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_6077),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tvalid_pm_prioity_pipeline_tvalid_prev_MUX_280_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X2Y94" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tvalid_pm_prioity_pipeline_tvalid_prev_MUX_280_o),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_2874),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X2Y95" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_rstpot_2877),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X2Y95" ),
    .INIT ( 64'hFFFFFFFFCF00FFFF ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_rstpot (
    .ADR0(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_6117),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR4(s6_pcie_v2_4_i_user_reset_out_w),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_rstpot_2877)
  );
  X_SFF #(
    .LOC ( "SLICE_X3Y94" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_6077),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X3Y94" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_6078),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_DMUX_Delay (
    .I(s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o),
    .O(s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X3Y95" ),
    .INIT ( 64'h3300000033000000 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_glue_set_SW0 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0),
    .ADR3(s6_pcie_v2_4_i_trn_tdst_rdy_n),
    .ADR5(1'b1),
    .O(N68)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X3Y95" ),
    .INIT ( 32'hCCCCFFFF ))
  s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o1 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0),
    .ADR3(1'b1),
    .O(s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X3Y95" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_glue_set_2897),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X3Y95" ),
    .INIT ( 64'h22AAAAAA2FAFAFAF ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_glue_set (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_6117),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR5(N68),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_glue_set_2897)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv_AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_2914),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X3Y98" ),
    .INIT ( 64'hFFFF55FFFFFF55FF ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv11 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0),
    .ADR0(s6_pcie_v2_4_i_trn_tdst_rdy_n),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X3Y98" ),
    .INIT ( 32'h0000A000 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_rstpot (
    .ADR1(1'b1),
    .ADR2(s6_pcie_v2_4_i_user_reset_out_w),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0),
    .ADR0(s6_pcie_v2_4_i_trn_tdst_rdy_n),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_rstpot_2911)
  );
  X_FF #(
    .LOC ( "SLICE_X3Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_rstpot_2911),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_2914),
    .RST(GND),
    .SET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X3Y99" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_glue_set_2921),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_6132),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X3Y99" ),
    .INIT ( 64'h0B0F0B0F00001100 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_glue_set (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_6115),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_6132),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_6080),
    .ADR4(s6_pcie_v2_4_i_trn_tdst_rdy_n),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_glue_set_2921)
  );
  X_SFF #(
    .LOC ( "SLICE_X4Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_td_o (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_td_o_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_td_o_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_td_o_6758),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X5Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_ep_o (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_ep_o_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_ep_o_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_ep_o_6752),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[16]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[14]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[12]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[9]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_15_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[15]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 64'hDD88DD88DD88DD88 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT71 (
    .ADR2(1'b1),
    .ADR4(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[15]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[15]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_15_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 32'hF5F5A0A0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT81 (
    .ADR4(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[16]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[16]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_16_)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_16_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[16]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_13 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_13_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_13_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[13]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 64'hFF00CCCCFF00CCCC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT51 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[13]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[13]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_13_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 32'hAAAAF0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT61 (
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[14]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[14]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_14_)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_14_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[14]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_11 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_11_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_11_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[11]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 64'hAACCAACCAACCAACC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT33 (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[11]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[11]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_11_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 32'hFFF000F0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT41 (
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[12]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[12]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(1'b1),
    .ADR0(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_12_)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_12_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[12]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_8 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_8_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_8_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[8]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 64'hDD88DD88DD88DD88 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT311 (
    .ADR2(1'b1),
    .ADR4(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[8]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[8]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_8_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 32'hF5F5A0A0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT321 (
    .ADR4(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[9]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[9]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_9_)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_9_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[9]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_13 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_13_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_13_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[13]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 64'hFFFFF888F888F888 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT83 (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT8),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_13_)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_12 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_12_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_12_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[12]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 64'hFEEEFAAAFCCCF000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT63 (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT6),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_12_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 64'hF3EEF322C0EEC022 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT41 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[19]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[19]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[19]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[19]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT4)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_11 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_11_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_11_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[11]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y105" ),
    .INIT ( 64'h2020000030003000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT42 (
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT4),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_11_)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_9_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_9_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_8_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_8_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[15]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[14]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[13]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[12]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 64'hF7D5E6C4B391A280 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT31 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[18]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[18]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[18]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[18]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT3)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_10 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_10_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_10_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[10]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 64'h2220002000200020 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT32 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT3),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_10_)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_9 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_9_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_9_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 64'hFEFAEEAAFCF0CC00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT483 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT48),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_9_)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_8 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_8_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_8_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y105" ),
    .INIT ( 64'hFFF8F8F8FF888888 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT463 (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT46),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_8_)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_15 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_15_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_15_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[15]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y106" ),
    .INIT ( 64'hFFF8F8F8FF888888 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT123 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_td_o_6758),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT12),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_15_)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_14 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_14_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_14_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[14]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y106" ),
    .INIT ( 64'hFFF8FF88F8F88888 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT103 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_ep_o_6752),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT10),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_14_)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_7_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_7_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X7Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y109" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_user_reset_out1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR5(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_user_reset_out_w),
    .O(user_reset)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[27]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[26]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[25]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[24]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[31]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[30]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[29]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[28]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX__n0287_inv_app_PIO_PIO_EP_EP_TX__n0287_inv_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_3142),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y95" ),
    .INIT ( 64'h000CCCCF000CCCCF ))
  app_PIO_PIO_EP_EP_TX__n0287_inv1 (
    .ADR0(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX__n0287_inv)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X8Y95" ),
    .INIT ( 32'h0000FFFA ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tvalid_Mux_29_o11 (
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_5817),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tvalid_Mux_29_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y95" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tvalid_Mux_29_o),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_3142),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y97" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[3]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y97" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[2]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y97" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[1]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y97" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[0]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[6]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[4]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[20]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[10]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_5_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[5]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 64'hAAFFAA00AAFFAA00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT281 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR4(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[5]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[5]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_5_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 32'hF0CCF0CC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT291 (
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[6]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[6]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_6_)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_6_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[6]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_3 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_3_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_3_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[3]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 64'hCCCCFF00CCCCFF00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT261 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[3]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[3]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_3_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 32'hAAAAF0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT271 (
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[4]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[4]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_4_)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_4_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[4]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_1 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_1_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_1_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[1]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT121 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[1]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[1]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_1_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 32'hCCCCAAAA ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT131 (
    .ADR0(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[20]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[20]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_20_)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_20_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[20]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_0 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_0_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_0_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[0]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 64'hFF33CC00FF33CC00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT110 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR4(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[0]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[0]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_0_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 32'hB8B8B8B8 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT210 (
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[10]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[10]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_10_)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_10_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[10]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y101" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  s6_pcie_v2_4_i_trn_teof_INV_117_o1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR5(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_6080),
    .O(s6_pcie_v2_4_i_trn_teof_INV_117_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[11]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[10]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[9]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y103" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[8]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X8Y106" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_CLK),
    .I(s6_pcie_v2_4_i_trn_reof_n_INV_103_o),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_6130),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y106" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_trn_reof_n_INV_103_o1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR5(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_trn_reof_n),
    .O(s6_pcie_v2_4_i_trn_reof_n_INV_103_o)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[31]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[2]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[28]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[26]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_30_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[30]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 64'hAAAAFF00AAAAFF00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT241 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[30]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_30_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 32'hF0F0CCCC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT251 (
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[31]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[31]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR0(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_31_)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_31_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[31]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_29 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_29_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_29_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[29]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT221 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[29]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[29]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_29_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 32'hAAAACCCC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT231 (
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[2]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[2]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_2_)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_2_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[2]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_27 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_27_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_27_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[27]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 64'hCCCCFF00CCCCFF00 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT201 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[27]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[27]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_27_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 32'hAAAAF0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT211 (
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[28]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[28]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_28_)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_28_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[28]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_25 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_25_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_25_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[25]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 64'hFAFA0A0AFAFA0A0A ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT181 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR0(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[25]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[25]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_25_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 32'hCFC0CFC0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT191 (
    .ADR3(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[26]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[26]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_26_)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_26_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[26]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[23]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[22]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[21]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y93" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[20]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[7]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[6]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[5]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y98" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[4]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y104" ),
    .INIT ( 64'h000000AA000000AA ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT1841 (
    .ADR5(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y110" ),
    .INIT ( 64'h00000000FFFFFFFF ))
  sys_reset_n_c_INV_124_o1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR5(s6_pcie_v2_4_i_sys_reset_n_0),
    .O(sys_reset_n_c_INV_124_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X10Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_15 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_15_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_15_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X10Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_14 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_14_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_14_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X10Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_13 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_13_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_13_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X10Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_12 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_12_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_12_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[24]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[22]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[19]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[7]),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_23_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[23]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 64'hFF00CCCCFF00CCCC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT161 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[23]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[23]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_23_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 32'hF0F0AAAA ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT171 (
    .ADR0(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[24]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[24]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_24_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_24_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[24]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_21 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_21_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_21_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[21]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 64'hF0F0CCCCF0F0CCCC ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT141 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[21]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[21]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_21_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 32'hFF00AAAA ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT151 (
    .ADR0(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[22]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[22]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_22_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_22_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[22]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_18 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_18_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_18_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[18]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 64'hFC30FC30FC30FC30 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT101 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[18]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[18]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_18_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 32'hBBBB8888 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT111 (
    .ADR4(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[19]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[19]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_19_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_19_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[19]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_17 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_17_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_17_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[17]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 64'hFFAA00AAFFAA00AA ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT91 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR0(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[17]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[17]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_17_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 32'hCCF0CCF0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_Mmux_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT301 (
    .ADR2(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[7]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[7]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_0),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_s_axis_tx_tdata_31__pm_prioity_pipeline_tdata_prev_31__mux_15_OUT_7_),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[7]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT301_app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT301_DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y99" ),
    .INIT ( 64'h00CC00CC00CC00CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT302 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(cfg_bus_number[4]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT301_5855)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y99" ),
    .INIT ( 32'h0000FF00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT371 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_4 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_4_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_4_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 64'hFAEAF0C0FAAAF000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT395 (
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37_0),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT392_6778),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT391_0),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_4_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 64'h0000000A0000000A ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT1851 (
    .ADR5(1'b1),
    .ADR1(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_5817),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_3 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_3_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_3_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 64'hFFECFF00ECEC0000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT375 (
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37_0),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT372_6803),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT371_5916),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_2 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_2_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_2_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y100" ),
    .INIT ( 64'h88888888888FFF8F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT334 (
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT331),
    .ADR4(N42),
    .ADR2(N41),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_2_)
  );
  X_BUF 
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT411_app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT411_DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT431),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT431_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y103" ),
    .INIT ( 64'h3000300030003000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT412 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT411)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y103" ),
    .INIT ( 32'h33000000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT432 (
    .ADR0(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT431)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y103" ),
    .INIT ( 64'h3333333333333333 ))
  s6_pcie_v2_4_i_trn_rdst_rdy_INV_114_o1_INV_0 (
    .ADR0(1'b1),
    .ADR5(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .O(s6_pcie_v2_4_i_trn_rdst_rdy_INV_114_o)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_30__app_PIO_PIO_EP_EP_MEM_post_wr_data_30__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[31]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_30__app_PIO_PIO_EP_EP_MEM_post_wr_data_30__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[29]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_30__app_PIO_PIO_EP_EP_MEM_post_wr_data_30__BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[27]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_30__app_PIO_PIO_EP_EP_MEM_post_wr_data_30__AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[25]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_30 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_30_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_6_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 64'hAAAAF0F0AAAAF0F0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT71 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[30]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_6_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 32'hFF00CCCC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT81 (
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[31]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR0(1'b1),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_31 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_31_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_7_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[31]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_28 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_28_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_4_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 64'hF0F0CCCCF0F0CCCC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT51 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[28]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_4_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 32'hAAAAFF00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT61 (
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[29]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_29 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_29_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_5_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[29]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_26 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_26_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_2_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 64'hFF0FF000FF0FF000 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT31 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[26]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_2_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 32'hACACACAC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT41 (
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[27]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_27 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_27_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_3_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[27]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_24 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_24_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_0_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 64'hE4E4E4E4E4E4E4E4 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT11 (
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[24]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_0_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 32'hFFAA5500 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT21 (
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[25]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_1_)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_25 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_25_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b3_7__w_wr_data_b3_7__mux_10_OUT_1_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[25]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_7_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_7_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[15]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[14]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[13]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X12Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[12]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[19]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[18]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[17]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y92" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev[16]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_3472),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 64'h0C0000000C000000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT442 (
    .ADR0(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT441_6827)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 32'h08000800 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT62 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101_3472)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_7_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 64'hFFF0FF00F0F00000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT443 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT44),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT441_6827),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_6 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_6_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_6_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 64'hFAAAF888FAAAF000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT435 (
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37_0),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT432_6782),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_0),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT431_0),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_6_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_5 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_5_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_5_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y103" ),
    .INIT ( 64'hFFECECECFF000000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT415 (
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT37_0),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT412_6780),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT411),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_7_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_7_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[16]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[14]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[12]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[9]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_15_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 64'hCCCCFF00CCCCFF00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT71 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(s6_pcie_v2_4_i_trn_rd[15]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[15]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_15_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 32'hAAAAF0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT81 (
    .ADR2(s6_pcie_v2_4_i_trn_rd[16]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[16]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_16_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_16_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[16]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_13 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_13_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_13_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[13]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 64'hF5A0F5A0F5A0F5A0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT51 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(s6_pcie_v2_4_i_trn_rd[13]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[13]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_13_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 32'hDDDD8888 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT61 (
    .ADR4(s6_pcie_v2_4_i_trn_rd[14]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[14]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_14_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_14_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[14]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_11 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_11_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_11_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[11]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 64'hACACACACACACACAC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT33 (
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rd[11]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[11]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_11_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 32'hFFF00F00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT41 (
    .ADR3(s6_pcie_v2_4_i_trn_rd[12]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[12]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_12_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_12_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[12]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_8 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_8_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_8_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 64'hFCFC3030FCFC3030 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT311 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR2(s6_pcie_v2_4_i_trn_rd[8]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[8]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_8_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 32'hBB88BB88 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT321 (
    .ADR3(s6_pcie_v2_4_i_trn_rd[9]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[9]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR2(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_9_)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_9_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[9]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT251_app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT251_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261_3569),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y93" ),
    .INIT ( 64'h0000FF000000FF00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT252 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(cfg_device_number[4]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT251_5883)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X15Y93" ),
    .INIT ( 32'h0000F0F0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT262 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(cfg_bus_number[0]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261_3569)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT30_pack_5),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT30)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_30_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[30]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 64'hFF01FF5101015151 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT343 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT34),
    .ADR4(N33_0),
    .ADR1(N32),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_6111),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_30_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 64'h0A000A000A000A00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT251 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT25)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 32'h0C000C00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT301 (
    .ADR0(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT30_pack_5)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_23 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_23_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_23_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[23]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 64'h0000FFCC0000FF80 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT255 (
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT252_5882),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT251_5883),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT25),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_23_)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_28 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_28_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_28_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[28]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y93" ),
    .INIT ( 64'h0000FEAA0000FAAA ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT305 (
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT302_5881),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT301_5855),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT30),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_28_)
  );
  X_BUF 
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281_3609),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y94" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT264 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X18Y94" ),
    .INIT ( 32'h33330000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT282 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(cfg_bus_number[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281_3609)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351_pack_8),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351_6830)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT35_pack_6),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT35)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 64'h00F000F000F000F0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT312 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR2(cfg_bus_number[5]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT311_6832)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 32'h00CC00CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT352 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(cfg_bus_number[7]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351_pack_8)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 64'h00AA000000AA0000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT311 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT31_6833)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 32'h00F00000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351 (
    .ADR0(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT35_pack_6)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_29_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[29]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 64'h0000FFA80000FF88 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT315 (
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT312_5869),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT311_6832),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT31_6833),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_29_)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_31 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_31_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_31_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[31]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y93" ),
    .INIT ( 64'h5454544454445444 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT355 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT352_5868),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT351_6830),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT35),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_31_)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_rid_o_15__app_PIO_PIO_EP_EP_RX_req_rid_o_15__AMUX_Delay (
    .I(N33),
    .O(N33_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_15 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_15_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_15_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_14 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_14_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_14_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_13 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_13_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_13_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_12 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_12_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_12_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y94" ),
    .INIT ( 64'hBBBB55FFBBBB55FF ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT342_SW0 (
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(cfg_bus_number[6]),
    .ADR5(1'b1),
    .O(N32)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X19Y94" ),
    .INIT ( 32'h1B1B55FF ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT342_SW1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(cfg_bus_number[6]),
    .O(N33)
  );
  X_BUF   s6_pcie_v2_4_i_trn_tsof_INV_119_o_s6_pcie_v2_4_i_trn_tsof_INV_119_o_AMUX_Delay (
    .I(N18),
    .O(N18_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y106" ),
    .INIT ( 64'hF0FFF0FFF0FFF0FF ))
  s6_pcie_v2_4_i_trn_tsof_INV_119_o1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_6132),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_trn_tsof_INV_119_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X23Y106" ),
    .INIT ( 32'h77774444 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_null_rx_tlast11_SW0 (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_6130),
    .ADR4(s6_pcie_v2_4_i_trn_reof_n),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(N18)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT28_pack_6),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT28)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_27_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[27]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 64'hFFFFFFFF40004555 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT293 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(N35),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT29),
    .ADR1(N36_0),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_27_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 64'h00C000C000C000C0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT26)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 32'h00F00000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281 (
    .ADR0(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT28_pack_6)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_24 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_24_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_24_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[24]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 64'h3332330033223300 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT265 (
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT262_5895),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT261_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT26),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_24_)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_26 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_26_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_26_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[26]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y93" ),
    .INIT ( 64'h00FE00CC00EE00CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT285 (
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263_5867),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT282_5893),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT281_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT28),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_26_)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_rid_o_7__app_PIO_PIO_EP_EP_RX_req_rid_o_7__CMUX_Delay (
    .I(N30),
    .O(N30_0)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_rid_o_7__app_PIO_PIO_EP_EP_RX_req_rid_o_7__BMUX_Delay (
    .I(N27),
    .O(N27_0)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_rid_o_7__app_PIO_PIO_EP_EP_RX_req_rid_o_7__AMUX_Delay (
    .I(N24),
    .O(N24_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_7_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_7_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 64'hDDDD3F3FDDDD3F3F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT242_SW0 (
    .ADR3(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .ADR0(cfg_device_number[3]),
    .ADR5(1'b1),
    .O(N29)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 32'h11DD3F3F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT242_SW1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .ADR0(cfg_device_number[3]),
    .O(N30)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 64'hF05FFF5FF05FFF5F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT222_SW0 (
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .ADR4(cfg_device_number[2]),
    .ADR5(1'b1),
    .O(N26)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 32'h305F3F5F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT222_SW1 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .ADR4(cfg_device_number[2]),
    .O(N27)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 64'hF35FF35FF35FF35F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT202_SW0 (
    .ADR4(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .ADR1(cfg_device_number[1]),
    .ADR5(1'b1),
    .O(N23)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X24Y94" ),
    .INIT ( 32'h035FF35F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT202_SW1 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .ADR1(cfg_device_number[1]),
    .O(N24)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y95" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_TX_req_compl_with_data_q (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_IN),
    .O(app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_6111),
    .SSET(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SRST(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT16_pack_6),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT16)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_20_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[20]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 64'hCCCCDDCF0000550F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT203 (
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT20),
    .ADR0(N24_0),
    .ADR2(N23),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_20_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 64'h5050000050500000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT15)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 32'h40404040 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161 (
    .ADR3(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT16_pack_6)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_18 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_18_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_18_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[18]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 64'h3332332233003300 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT155 (
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT152_5864),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT15),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_18_)
  );
  X_SFF #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_19 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_19_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_19_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[19]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y96" ),
    .INIT ( 64'h0000FEFC0000F0F0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT165 (
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT162_5863),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161_0),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT16),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_19_)
  );
  X_BUF 
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161_3782),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y97" ),
    .INIT ( 64'hCC00CC00CC00CC00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT134 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X24Y97" ),
    .INIT ( 32'h30303030 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT162 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR2(cfg_device_number[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT161_3782)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y98" ),
    .INIT ( 64'h00000000FFFFFFFF ))
  s6_pcie_v2_4_i_cfg_turnoff_ok_n1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR5(app_PIO_PIO_TO_cfg_turnoff_ok_6773),
    .O(s6_pcie_v2_4_i_cfg_turnoff_ok_n)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y100" ),
    .INIT ( 64'hAAFF7F7FFFFF7F7F ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT333_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .O(N41)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25__DMUX_Delay (
    .I(N39_pack_5),
    .O(N39)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 64'h9BDF9BDF9BDF9BDF ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT272_SW0 (
    .ADR4(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(cfg_bus_number[1]),
    .ADR5(1'b1),
    .O(N38)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 32'hECA8ECA8 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT272_SW1 (
    .ADR4(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(cfg_bus_number[1]),
    .O(N39_pack_5)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_25_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[25]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 64'hBAAABBABAAAABBBB ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT273 (
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(N38),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT27),
    .ADR3(N39),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_25_)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_22 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_22_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_22_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[22]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 64'hF1F11111F0F30033 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT243 (
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT24),
    .ADR0(N30_0),
    .ADR3(N29),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_22_)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_21 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_21_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_21_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[21]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y94" ),
    .INIT ( 64'hF0F3F0F500330055 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT223 (
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT221_6749),
    .ADR1(N27_0),
    .ADR0(N26),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_21_)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_rst_n_inv_app_PIO_PIO_EP_EP_MEM_rst_n_inv_BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_cpl_w_data_pack_1),
    .O(app_PIO_PIO_EP_EP_TX_cpl_w_data_6041)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y95" ),
    .INIT ( 64'hFFFF00FFFFFF00FF ))
  app_PIO_PIO_EP_EP_RX_rst_n_inv1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR3(s6_pcie_v2_4_i_user_reset_out_w),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X25Y95" ),
    .INIT ( 32'hAAAACAAA ))
  app_PIO_PIO_EP_EP_TX_cpl_w_data_rstpot (
    .ADR0(app_PIO_PIO_EP_EP_TX_cpl_w_data_6041),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .ADR1(app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_6111),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR3(s6_pcie_v2_4_i_user_reset_out_w),
    .O(app_PIO_PIO_EP_EP_TX_cpl_w_data_rstpot_3835)
  );
  X_FF #(
    .LOC ( "SLICE_X25Y95" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_cpl_w_data (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_cpl_w_data_CLK),
    .I(app_PIO_PIO_EP_EP_TX_cpl_w_data_rstpot_3835),
    .O(app_PIO_PIO_EP_EP_TX_cpl_w_data_pack_1),
    .RST(GND),
    .SET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_rid_o_11__app_PIO_PIO_EP_EP_RX_req_rid_o_11__AMUX_Delay (
    .I(N36),
    .O(N36_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_11 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_11_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_11_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_10 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_10_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_10_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_9_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_9_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y96" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_8_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_8_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y96" ),
    .INIT ( 64'hD3D3DFDFD3D3DFDF ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT292_SW0 (
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(cfg_bus_number[3]),
    .ADR5(1'b1),
    .O(N35)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X25Y96" ),
    .INIT ( 32'hECECE0E0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT292_SW1 (
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(cfg_bus_number[3]),
    .O(N36)
  );
  X_BUF 
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT141_app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT141_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151_3858),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y97" ),
    .INIT ( 64'h3300330033003300 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT142 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(cfg_function_number[1]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT141_5843)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X25Y97" ),
    .INIT ( 32'h33330000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT152 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR4(cfg_function_number[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT151_3858)
  );
  X_FF #(
    .LOC ( "SLICE_X25Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_TO_cfg_turnoff_ok (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_TO_cfg_turnoff_ok_CLK),
    .I(app_PIO_PIO_TO_cfg_turnoff_ok_rstpot_3864),
    .O(app_PIO_PIO_TO_cfg_turnoff_ok_6773),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y98" ),
    .INIT ( 64'h0005000000050000 ))
  app_PIO_PIO_TO_cfg_turnoff_ok_rstpot (
    .ADR5(1'b1),
    .ADR1(1'b1),
    .ADR3(app_PIO_PIO_TO_trn_pending_6019),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR2(s6_pcie_v2_4_i_cfg_to_turnoff_n),
    .ADR4(s6_pcie_v2_4_i_user_reset_out_w),
    .O(app_PIO_PIO_TO_cfg_turnoff_ok_rstpot_3864)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y100" ),
    .INIT ( 64'h535F53FF5F5F5FFF ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT333_SW1 (
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .O(N42)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X26Y108" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFC ))
  app_PIO_PIO_EP_EP_RX_m_axis_rx_tdata_9__GND_11_o_equal_3_o_9__SW0 (
    .ADR0(1'b1),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .O(N10)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X26Y108" ),
    .INIT ( 64'h0000000100000000 ))
  app_PIO_PIO_EP_EP_RX_m_axis_rx_tdata_9__GND_11_o_equal_3_o_9_ (
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0),
    .ADR3(N10),
    .O(app_PIO_PIO_EP_EP_RX_m_axis_rx_tdata_9__GND_11_o_equal_3_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[3]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[2]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[1]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[0]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[7]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[6]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[5]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[4]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y94" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[6]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[4]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[20]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[10]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_5_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 64'hFCFC0C0CFCFC0C0C ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT281 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rd[5]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[5]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_5_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 32'hAFA0AFA0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT291 (
    .ADR3(s6_pcie_v2_4_i_trn_rd[6]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[6]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_6_)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_6_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[6]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_3 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_3_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_3_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 64'hFFCC3300FFCC3300 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT261 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(s6_pcie_v2_4_i_trn_rd[3]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[3]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_3_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 32'hE2E2E2E2 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT271 (
    .ADR0(s6_pcie_v2_4_i_trn_rd[4]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[4]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_4_)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_4_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[4]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_1 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_1_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_1_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 64'hF0CCF0CCF0CCF0CC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT121 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rd[1]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[1]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_1_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 32'hFFAA00AA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT131 (
    .ADR0(s6_pcie_v2_4_i_trn_rd[20]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR2(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_20_)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_20_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[20]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_0 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_0_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_0_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 64'hACACACACACACACAC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT110 (
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rd[0]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[0]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_0_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 32'hFF0FF000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT210 (
    .ADR4(s6_pcie_v2_4_i_trn_rd[10]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[10]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(1'b1),
    .ADR0(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_10_)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_10_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[10]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[23]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[22]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[21]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[20]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[11]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 32'hFFFF0000 ))
  s6_pcie_v2_4_i_trn_rd_23__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_trn_rd[23]),
    .O(s6_pcie_v2_4_i_trn_rd_23__rt_3982)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_23__rt_3982),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[23]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[10]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 32'hAAAAAAAA ))
  s6_pcie_v2_4_i_trn_rd_22__rt (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR0(s6_pcie_v2_4_i_trn_rd[22]),
    .O(s6_pcie_v2_4_i_trn_rd_22__rt_3972)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_22__rt_3972),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[22]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[9]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 32'hF0F0F0F0 ))
  s6_pcie_v2_4_i_trn_rd_21__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_trn_rd[21]),
    .O(s6_pcie_v2_4_i_trn_rd_21__rt_3966)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_21__rt_3966),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[21]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[8]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 32'hF0F0F0F0 ))
  s6_pcie_v2_4_i_trn_rd_20__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_trn_rd[20]),
    .O(s6_pcie_v2_4_i_trn_rd_20__rt_3971)
  );
  X_SFF #(
    .LOC ( "SLICE_X27Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_20__rt_3971),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[20]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX__n0445_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_wr_data_o_23__app_PIO_PIO_EP_EP_RX_wr_data_o_23__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_19__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_wr_data_o_23__app_PIO_PIO_EP_EP_RX_wr_data_o_23__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_18__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_wr_data_o_23__app_PIO_PIO_EP_EP_RX_wr_data_o_23__BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_17__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_wr_data_o_23__app_PIO_PIO_EP_EP_RX_wr_data_o_23__AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_16__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_23 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_23_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_23_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 32'hF0F0F0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__rt_4016)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_19 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_19_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__rt_4016),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_22 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_22_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_22_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 32'hFFFF0000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[18]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18__rt_4006)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_18 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_18_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18__rt_4006),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_21 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_21_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_21_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 32'hCCCCCCCC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17__rt (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[17]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17__rt_4000)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_17 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_17_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17__rt_4000),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_20 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_20_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_20_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 32'hFFFF0000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__rt_4005)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_16 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_16_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__rt_4005),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[24]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[22]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[19]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[7]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_23_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[23]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 64'hF3C0F3C0F3C0F3C0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT161 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(s6_pcie_v2_4_i_trn_rd[23]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23__0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_23_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 32'hBBBB8888 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT171 (
    .ADR4(s6_pcie_v2_4_i_trn_rd[24]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_24_)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_24_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[24]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_21 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_21_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_21_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[21]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 64'hBBBB8888BBBB8888 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT141 (
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR4(s6_pcie_v2_4_i_trn_rd[21]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21__0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_21_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 32'hFC30FC30 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT151 (
    .ADR2(s6_pcie_v2_4_i_trn_rd[22]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_22_)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_22_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[22]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_18_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[18]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 64'hFC0CFC0CFC0CFC0C ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT101 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rd[18]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[18]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_18_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 32'hAFAFA0A0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT111 (
    .ADR4(s6_pcie_v2_4_i_trn_rd[19]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[19]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_19_)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_19_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[19]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_17_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[17]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 64'hF0AAF0AAF0AAF0AA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT91 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(s6_pcie_v2_4_i_trn_rd[17]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[17]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_17_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 32'hCCFFCC00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT301 (
    .ADR4(s6_pcie_v2_4_i_trn_rd[7]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[7]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR2(1'b1),
    .ADR0(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_7_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[7]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16__app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT14_pack_5),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT14)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 64'hF3BBF388C0BBC088 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT143 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[9]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT142_6846)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 64'h0000888800008888 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT131 (
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT13)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 32'h0000AA00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT141 (
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT14_pack_5)
  );
  X_SFF #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_16_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[16]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 64'h0000FFF00000FF80 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT135 (
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT132_5845),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT131_5846),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT13),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_16_)
  );
  X_SFF #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_17 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_17_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_17_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[17]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y98" ),
    .INIT ( 64'h00FF00CC00FF0080 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT145 (
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133_5842),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT142_6846),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT141_5843),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT14),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_17_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y99" ),
    .INIT ( 64'h00CC00CC00CC00CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT132 (
    .ADR0(1'b1),
    .ADR5(1'b1),
    .ADR2(1'b1),
    .ADR4(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(cfg_function_number[0]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT131_5846)
  );
  X_SFF #(
    .LOC ( "SLICE_X29Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[19]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X29Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[18]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X29Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[17]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X29Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[16]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y98" ),
    .INIT ( 64'hBA30FFFFBA30BA30 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT183 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR1(N58),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT181),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT182_6850)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_1 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_1_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_1_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y98" ),
    .INIT ( 64'hFFFFFFFF08000000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT186),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT182_6850),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_1_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y98" ),
    .INIT ( 64'hFAAAFEEEF000FCCC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT210 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR0(N60_0),
    .ADR1(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT21),
    .ADR5(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184_6742),
    .ADR3(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT185_5906),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT22)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_0 (
    .CE(app_PIO_PIO_EP_EP_TX__n0287_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_0_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_0_),
    .O(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y98" ),
    .INIT ( 64'hFFFF0000FFFF8000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT212 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT23_6799),
    .ADR4(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT22),
    .O(app_PIO_PIO_EP_EP_TX_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT_0_)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_len_o_3__app_PIO_PIO_EP_EP_RX_req_len_o_3__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT391),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT391_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y100" ),
    .INIT ( 64'h2222000022220000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT372 (
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT371_5916)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y100" ),
    .INIT ( 32'h30300000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT392 (
    .ADR0(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR3(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT391)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y101" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0453_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y101" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0453_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y101" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX__n0453_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y101" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX__n0453_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[27]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[26]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[25]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[24]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[31]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 32'hF0F0F0F0 ))
  s6_pcie_v2_4_i_trn_rd_27__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_trn_rd[27]),
    .O(s6_pcie_v2_4_i_trn_rd_27__rt_4191)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_27__rt_4191),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[27]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[30]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 32'hCCCCCCCC ))
  s6_pcie_v2_4_i_trn_rd_26__rt (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR1(s6_pcie_v2_4_i_trn_rd[26]),
    .O(s6_pcie_v2_4_i_trn_rd_26__rt_4181)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_26__rt_4181),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[26]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[29]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 32'hFFFF0000 ))
  s6_pcie_v2_4_i_trn_rd_25__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(s6_pcie_v2_4_i_trn_rd[25]),
    .O(s6_pcie_v2_4_i_trn_rd_25__rt_4175)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_25__rt_4175),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[25]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[28]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 32'hF0F0F0F0 ))
  s6_pcie_v2_4_i_trn_rd_24__rt (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_trn_rd[24]),
    .O(s6_pcie_v2_4_i_trn_rd_24__rt_4180)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24_CLK),
    .I(s6_pcie_v2_4_i_trn_rd_24__rt_4180),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[24]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_BMUX_Delay (
    .I(N49),
    .O(N49_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_CLK),
    .I(s6_pcie_v2_4_i_trn_rsrc_dsc_n_INV_105_o),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_6764),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  s6_pcie_v2_4_i_trn_rsrc_dsc_n_INV_105_o1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR5(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR2(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .O(s6_pcie_v2_4_i_trn_rsrc_dsc_n_INV_105_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_glue_set_4218),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 64'hCC00CC00CE084C00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_glue_set (
    .ADR1(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .ADR5(s6_pcie_v2_4_i_trn_rsrc_rdy_n),
    .ADR2(s6_pcie_v2_4_i_trn_rsof_n),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .ADR4(s6_pcie_v2_4_i_trn_reof_n),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_glue_set_4218)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 64'hFBFFF8FFFBFFF8FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW2 (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n01571),
    .ADR5(1'b1),
    .O(N47)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 32'h8C888F88 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW4 (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n01571),
    .O(N49)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y110" ),
    .INIT ( 64'hFFFFFFFFAFEFFFEF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n015711 (
    .ADR5(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .ADR4(s6_pcie_v2_4_i_trn_rsof_n),
    .ADR3(s6_pcie_v2_4_i_trn_reof_n),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_6797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_6764),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n01571)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_27 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_27_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_27_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y98" ),
    .INIT ( 64'h000E00000E080000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT182 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT181)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_26 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_26_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_26_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_25 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_25_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_25_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_24 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_24_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_24_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y98" ),
    .INIT ( 64'h00004B5700000000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT23 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT21)
  );
  X_BUF   N58_N58_AMUX_Delay (
    .I(N60),
    .O(N60_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y99" ),
    .INIT ( 64'hFFFFBBBFFFFFBBBF ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT181_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .ADR5(1'b1),
    .O(N58)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X31Y99" ),
    .INIT ( 32'h000088C8 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT21_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .O(N60)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__DMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[31]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__CMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[2]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[28]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28__0)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30__AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[26]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_30_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 64'hFFAA00AAFFAA00AA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT241 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(s6_pcie_v2_4_i_trn_rd[30]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[30]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_30_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 32'hCCF0CCF0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT251 (
    .ADR2(s6_pcie_v2_4_i_trn_rd[31]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[31]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_31_)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_31_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[31]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_29 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_29_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_29_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 64'hFF00AAAAFF00AAAA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT221 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(s6_pcie_v2_4_i_trn_rd[29]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[29]),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_29_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 32'hCCCCF0F0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT231 (
    .ADR2(s6_pcie_v2_4_i_trn_rd[2]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[2]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR3(1'b1),
    .ADR0(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_2_)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_2_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[2]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_27 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_27_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_27_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[27]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 64'hF0AAF0AAF0AAF0AA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT201 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(s6_pcie_v2_4_i_trn_rd[27]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27__0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_27_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 32'hCCFFCC00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT211 (
    .ADR4(s6_pcie_v2_4_i_trn_rd[28]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev[28]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR2(1'b1),
    .ADR0(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_28_)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_28_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[28]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_25 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_25_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_25_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 64'hDDDD8888DDDD8888 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT181 (
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR4(s6_pcie_v2_4_i_trn_rd[25]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25__0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_25_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 32'hFA50FA50 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT191 (
    .ADR2(s6_pcie_v2_4_i_trn_rd[26]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26__0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_26_)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_DW_swapped_31__trn_rd_prev_31__mux_9_OUT_26_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[26]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X31Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y110" ),
    .INIT ( 64'hFFFFFFFEFFFFFBFA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o1 (
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_6009),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR3(N0_0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o11),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_31 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_31_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_31_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_30 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_30_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_30_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_29 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_29_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_29_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_28 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_28_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_28_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X32Y109" ))
  PhysOnlyBuf (
    .CI(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[10]),
    .CYINIT(1'b0),
    .CO({NLW_PhysOnlyBuf_CO_3__UNCONNECTED, NLW_PhysOnlyBuf_CO_2__UNCONNECTED, NLW_PhysOnlyBuf_CO_1__UNCONNECTED, NLW_PhysOnlyBuf_CO_0__UNCONNECTED}),
    .DI({NLW_PhysOnlyBuf_DI_3__UNCONNECTED, NLW_PhysOnlyBuf_DI_2__UNCONNECTED, NLW_PhysOnlyBuf_DI_1__UNCONNECTED, NLW_PhysOnlyBuf_DI_0__UNCONNECTED}),
    .O({NLW_PhysOnlyBuf_O_3__UNCONNECTED, NLW_PhysOnlyBuf_O_2__UNCONNECTED, NLW_PhysOnlyBuf_O_1__UNCONNECTED, ProtoComp157_CARRY4_O0}),
    .S({NLW_PhysOnlyBuf_S_3__UNCONNECTED, NLW_PhysOnlyBuf_S_2__UNCONNECTED, NLW_PhysOnlyBuf_S_1__UNCONNECTED, 1'b0})
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_glue_set_6798),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_6797),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y109" ),
    .INIT ( 64'hF0F04455F0F07755 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_glue_set (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9__0),
    .ADR0(N47),
    .ADR2(N49_0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_52_6807),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_4),
    .ADR5(N48_0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_glue_set_6798)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_10 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_10_CLK),
    .I(ProtoComp157_CARRY4_O0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[10]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y109" ),
    .INIT ( 64'h0000000000000000 ))
  PhysOnlyGnd_A6LUT (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR5(1'b1),
    .O(NLW_PhysOnlyGnd_A6LUT_O_UNCONNECTED)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_BMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_pack_4),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_glue_set_4338),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 64'h3FAA3FAA3FAA30AA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_glue_set (
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9__0),
    .ADR0(N51),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_4),
    .ADR4(N52),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_glue_set_4338)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW6 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_6__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_7__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_8__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__0),
    .ADR1(N54),
    .ADR2(N56),
    .O(N52)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 64'hF3A2F3A2F3A2F3A2 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW5 (
    .ADR4(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o11),
    .ADR5(1'b1),
    .O(N51)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 32'hFF00FFAA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_glue_set (
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o11),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_glue_set_4352)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_glue_set_4352),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_pack_4),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y110" ),
    .INIT ( 64'h0020000000310000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o111 (
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011),
    .ADR3(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_6764),
    .ADR0(s6_pcie_v2_4_i_trn_reof_n),
    .ADR2(s6_pcie_v2_4_i_trn_rsof_n),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o11)
  );
  X_SFF #(
    .LOC ( "SLICE_X33Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0461_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X33Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0461_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X33Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX__n0461_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X33Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX__n0461_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv_AMUX_Delay (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_4380),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y108" ),
    .INIT ( 64'hFFFF5555FFFF5555 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv1 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X33Y108" ),
    .INIT ( 32'h0000AA00 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_rstpot (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR3(s6_pcie_v2_4_i_user_reset_out_w),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_rstpot_4381)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_rstpot_4381),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_4380),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y109" ),
    .INIT ( 64'h0000000000000001 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_51 (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_2__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_1__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_3__0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_4__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_5__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_6__0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_51_6736)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y109" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFD ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_51_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_1__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_2__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_3__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_4__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_5__0),
    .O(N56)
  );
  X_SFF #(
    .LOC ( "SLICE_X33Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_CLK),
    .I(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_IN),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF 
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_BMUX_Delay (
    .I(N0),
    .O(N0_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y110" ),
    .INIT ( 64'hCFCCCFCCCFCCCFCC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_trn_rsof_OR_62_o1 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011),
    .ADR2(s6_pcie_v2_4_i_trn_rsof_n),
    .ADR3(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_trn_rsof_OR_62_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X33Y110" ),
    .INIT ( 32'h45444544 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_rsrc_rdy_filtered_null_rx_tvalid_MUX_214_o1_SW0 (
    .ADR4(1'b1),
    .ADR0(s6_pcie_v2_4_i_trn_rsrc_rdy_n),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_6011),
    .ADR2(s6_pcie_v2_4_i_trn_rsof_n),
    .ADR3(s6_pcie_v2_4_i_trn_rsrc_dsc_n),
    .O(N0)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_rstpot1_4416),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_6009),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y110" ),
    .INIT ( 64'h44004400CC884400 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_rstpot1 (
    .ADR2(1'b1),
    .ADR1(s6_pcie_v2_4_i_user_reset_out_w),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_6009),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_trn_rsof_OR_62_o),
    .ADR5(s6_pcie_v2_4_i_trn_rsrc_rdy_n),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_rstpot1_4416)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_4438),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_0)
  );
  X_BUF   app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_TX_compl_done_o_pack_10),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_6021)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 64'h00000011F0F0F0F0 ))
  app_PIO_PIO_EP_EP_RX_state__n0436_inv1 (
    .ADR2(app_PIO_PIO_EP_EP_TX_compl_done_o_6021),
    .ADR5(app_PIO_PIO_EP_EP_RX_tlp_type[6]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_en_o_5858),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075),
    .ADR1(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .ADR0(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .O(app_PIO_PIO_EP_EP_RX_state__n0436_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd3 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 64'h00CCFF00000AFF0A ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_In1 (
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR1(app_PIO_PIO_EP_EP_TX_cpl_w_data_6041),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_5817),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 64'h7575888875758888 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In1 (
    .ADR3(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR2(app_PIO_PIO_EP_EP_TX_cpl_w_data_6041),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 32'hCC00CC00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT374 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373_4438)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 64'hF575A020F575A020 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In1 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(app_PIO_PIO_EP_EP_TX_cpl_w_data_6041),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 32'h000A0000 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__GND_12_o_Mux_30_o11 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_5818),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_5707),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_5708),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_TX_state_2__GND_12_o_Mux_30_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_compl_done_o (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_compl_done_o_CLK),
    .I(app_PIO_PIO_EP_EP_TX_state_2__GND_12_o_Mux_30_o),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_pack_10),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_22__app_PIO_PIO_EP_EP_MEM_post_wr_data_22__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[23]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_22__app_PIO_PIO_EP_EP_MEM_post_wr_data_22__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[21]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_22__app_PIO_PIO_EP_EP_MEM_post_wr_data_22__BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[19]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_22__app_PIO_PIO_EP_EP_MEM_post_wr_data_22__AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[17]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_22 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_22_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_6_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 64'hFFAA5500FFAA5500 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT71 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[22]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_6_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 32'hD8D8D8D8 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT81 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[23]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_23 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_23_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_7_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[23]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_20 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_20_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_4_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 64'hF0F0AAAAF0F0AAAA ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT51 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[20]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_4_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 32'hFF00CCCC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT61 (
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[21]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR0(1'b1),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_21 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_21_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_5_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[21]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_18 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_18_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_2_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 64'hAACCAACCAACCAACC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT31 (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[18]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_2_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 32'hFFF000F0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT41 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[19]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR1(1'b1),
    .ADR0(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_19 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_19_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_3_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[19]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_16 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_16_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_0_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 64'hAAAAF0F0AAAAF0F0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT11 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[16]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_0_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 32'hFF00CCCC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT21 (
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[17]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR0(1'b1),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_1_)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_17 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_17_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b2_7__w_wr_data_b2_7__mux_11_OUT_1_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[17]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_11 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_11_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_11_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_10 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_10_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_10_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_9_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_9_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X34Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_8_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_8_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   s6_pcie_v2_4_i_pll_rst_s6_pcie_v2_4_i_pll_rst_CMUX_Delay (
    .I(N48),
    .O(N48_0)
  );
  X_BUF   s6_pcie_v2_4_i_pll_rst_s6_pcie_v2_4_i_pll_rst_BMUX_Delay (
    .I(N21_pack_6),
    .O(N21)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X34Y110" ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW3 (
    .IA(N62),
    .IB(N63),
    .O(N48),
    .SEL(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_51_6736)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y110" ),
    .INIT ( 64'hFFFFFF0FFFFFCFCF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW3_F (
    .ADR0(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n01571),
    .O(N62)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y110" ),
    .INIT ( 64'hFFF7FFF7BBB38880 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW3_G (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_8__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__0),
    .ADR5(N21),
    .O(N63)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y110" ),
    .INIT ( 64'h5F5F5F5F5F5F5F5F ))
  s6_pcie_v2_4_i_pll_rst1 (
    .ADR4(1'b1),
    .ADR1(1'b1),
    .ADR3(1'b1),
    .ADR2(s6_pcie_v2_4_i_gt_plllkdet_out),
    .ADR0(s6_pcie_v2_4_i_sys_reset_n_0),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_pll_rst)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X34Y110" ),
    .INIT ( 32'hFF33FF33 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_null_rx_tlast11_SW2 (
    .ADR0(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_6732),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst__n01571),
    .ADR2(1'b1),
    .ADR4(1'b1),
    .O(N21_pack_6)
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_req_compl_q (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_q_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_q_IN),
    .O(app_PIO_PIO_EP_EP_TX_req_compl_q_5817),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_19 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_19_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[19]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[19]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 64'hFBEA7362D9C85140 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data111 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[19]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[19]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[19]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[19]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[19])
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_18 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_18_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[18]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[18]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 64'hBBF388F3BBC088C0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data101 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[18]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[18]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[18]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[18]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[18])
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_17 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_17_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[17]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[17]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 64'hFF00AAAACCCCF0F0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data91 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[17]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[17]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[17]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[17]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[17])
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_16 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_16_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[16]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[16]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y106" ),
    .INIT ( 64'hAAFFF0CCAA00F0CC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data81 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[16]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[16]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[16]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[16]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[16])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y100" ),
    .INIT ( 64'hFFE4AAE455E400E4 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT303 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[4]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[4]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[4]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[4]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT302_5881)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y100" ),
    .INIT ( 64'hF0F0FF00CCCCAAAA ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT283 (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[2]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[2]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT282_5893)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_9_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_9_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_8_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_8_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_7_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_7_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_wr_addr_o_7__app_PIO_PIO_EP_EP_RX_wr_addr_o_7__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX__n0445_inv),
    .O(app_PIO_PIO_EP_EP_RX__n0445_inv_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y106" ),
    .INIT ( 64'hAA880000AA880000 ))
  app_PIO_PIO_EP_EP_RX_state__n0453_inv1 (
    .ADR2(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_6042),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX__n0453_inv)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X36Y106" ),
    .INIT ( 32'hAAA80000 ))
  app_PIO_PIO_EP_EP_RX_state__n0445_inv1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_6081),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_6042),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103),
    .O(app_PIO_PIO_EP_EP_RX__n0445_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X36Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o_0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_pack_13),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_6855)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 64'hF0000000F0000000 ))
  app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_MEM_write_en_6855),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 32'h0000F000 ))
  app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_MEM_write_en_6855),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_In),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 64'h0000000C0000000C ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_In1 (
    .ADR0(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .ADR2(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_en_o_5858),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 32'hF0F0F0F8 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_2__GND_8_o_Select_20_o1 (
    .ADR0(app_PIO_PIO_EP_EP_MEM_write_en_6855),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .ADR2(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_en_o_5858),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_2__GND_8_o_Select_20_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_write_en (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_write_en_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_2__GND_8_o_Select_20_o),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_pack_13),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_IN),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 64'h0000CC000000CC00 ))
  app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o1 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_write_en_6855),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 32'h000000CC ))
  app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o1 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_write_en_6855),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_IN),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y100" ),
    .INIT ( 64'hFFFFFFFFFFFFFFAA ))
  app_PIO_PIO_EP_EP_MEM_wr_busy_o1 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_en_o_5858),
    .ADR5(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075),
    .ADR0(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .O(app_PIO_PIO_EP_wr_busy)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_14__app_PIO_PIO_EP_EP_MEM_post_wr_data_14__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[15]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_14__app_PIO_PIO_EP_EP_MEM_post_wr_data_14__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[13]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_14__app_PIO_PIO_EP_EP_MEM_post_wr_data_14__BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[11]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_11__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_14__app_PIO_PIO_EP_EP_MEM_post_wr_data_14__AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[9]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_14 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_14_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_6_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 64'hFFAA5500FFAA5500 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT71 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[14]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_6_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 32'hD8D8D8D8 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT81 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[15]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_15 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_15_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_7_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[15]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_12 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_12_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_4_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 64'hF0F0FF00F0F0FF00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT51 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[12]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_4_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 32'hCCCCAAAA ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT61 (
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[13]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_13 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_13_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_5_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[13]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_10 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_10_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_2_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 64'hAACCAACCAACCAACC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT31 (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o_18__0),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_2_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 32'hFFF000F0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT41 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[11]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o_19__0),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR1(1'b1),
    .ADR0(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_11 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_11_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_3_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[11]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_8 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_8_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_0_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 64'hFF33CC00FF33CC00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT11 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[8]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o_16__0),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_0_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 32'hB8B8B8B8 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT21 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[9]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o_17__0),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_1_)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_9 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_9_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b1_7__w_wr_data_b1_7__mux_12_OUT_1_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o_app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o_DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o),
    .O(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o_0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o_app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_4696),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y106" ),
    .INIT ( 64'hCC00CC00CC00CC00 ))
  app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o_10_1 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y106" ),
    .INIT ( 32'h33003300 ))
  app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o_10_1 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y106" ),
    .INIT ( 64'hAA880000AA880000 ))
  app_PIO_PIO_EP_EP_RX_state__n0461_inv1 (
    .ADR2(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_6081),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_5929),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX__n0461_inv)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X37Y106" ),
    .INIT ( 32'h5F5FFFFF ))
  app_PIO_PIO_EP_EP_RX_Mmux_state_3__PWR_11_o_Mux_75_o11 (
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(1'b1),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_3__PWR_11_o_Mux_75_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X37Y106" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_RX_req_compl_with_data_o (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_3__PWR_11_o_Mux_75_o),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_4696),
    .SSET(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SRST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y100" ),
    .INIT ( 64'hAAAAF0F0CCCCFF00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT271 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data2_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[1]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT27)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y100" ),
    .INIT ( 64'hFFE233E2CCE200E2 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT291 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[3]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT29)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_rd_data3_en_app_PIO_PIO_EP_EP_MEM_rd_data3_en_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data2_en),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data2_en_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y101" ),
    .INIT ( 64'hCCCC0000CCCC0000 ))
  app_PIO_PIO_EP_EP_MEM_rd_data3_en_10_1 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data3_en)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X38Y101" ),
    .INIT ( 32'h0000CCCC ))
  app_PIO_PIO_EP_EP_MEM_rd_data2_en_10_1 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data2_en)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y103" ),
    .INIT ( 64'hFD5DF858AD0DA808 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT413 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[29]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[29]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[29]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[29]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT412_6780)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y103" ),
    .INIT ( 64'hBFB38F83BCB08C80 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT332 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[26]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[26]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[26]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[26]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT331)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y104" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y104" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y105" ),
    .INIT ( 64'hFEDCBA9876543210 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT461 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[16]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[16]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[16]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[16]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT46)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y105" ),
    .INIT ( 64'hFE76BA32DC549810 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT61 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[20]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[20]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[20]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[20]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT6)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y106" ),
    .INIT ( 64'hCAFFCA0FCAF0CA00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT81 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data3_o[21]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[21]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[21]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[21]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT8)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_41_o_app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_41_o_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o),
    .O(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y107" ),
    .INIT ( 64'h1111111111111111 ))
  app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_41_o_10_1 (
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_41_o)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X38Y107" ),
    .INIT ( 32'h44444444 ))
  app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o_10_1 (
    .ADR3(1'b1),
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_is_eof_4__null_is_eof_4__mux_18_OUT_8_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y110" ),
    .INIT ( 64'h00000000AAAA3333 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_is_eof_4__null_is_eof_4__mux_18_OUT141 (
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rbar_hit_n_6_),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_is_eof_4__null_is_eof_4__mux_18_OUT_8_)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_is_eof_4__null_is_eof_4__mux_18_OUT_2_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y110" ),
    .INIT ( 64'h00AA00AA00330033 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_is_eof_4__null_is_eof_4__mux_18_OUT81 (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_0),
    .ADR1(s6_pcie_v2_4_i_trn_rbar_hit_n_0_),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_is_eof_4__null_is_eof_4__mux_18_OUT_2_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y100" ),
    .INIT ( 64'hF0AAFFCCF0AA00CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT263 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[0]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT262_5895)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y100" ),
    .INIT ( 64'hFE5EF454AE0EA404 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT313 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[5]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[5]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[5]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[5]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT312_5869)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y103" ),
    .INIT ( 64'hACACACACFFF00F00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT373 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[27]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[27]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[27]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[27]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT372_6803)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y105" ),
    .INIT ( 64'hB8FFB8CCB833B800 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT481 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[17]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[17]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[17]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[17]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT48)
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_23 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_23_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[23]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[23]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 64'hFFE233E2CCE200E2 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data161 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[23]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[23]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[23]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[23]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[23])
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_22 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_22_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[22]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[22]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 64'hFFE233E2CCE200E2 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data151 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[22]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[22]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[22]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[22]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[22])
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_21 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_21_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[21]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[21]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 64'hAFA0AFA0FCFC0C0C ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data141 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[21]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[21]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[21]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[21]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[21])
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_20 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_20_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[20]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[20]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y106" ),
    .INIT ( 64'hD8D8FF55D8D8AA00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data131 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[20]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[20]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[20]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[20]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[20])
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_CLK),
    .I(s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_6_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y110" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_6_1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR5(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_trn_rbar_hit_n_6_),
    .O(s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_6_)
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y110" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0 (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_6008),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_CLK),
    .I(s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_0_),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y110" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_0_1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR5(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_trn_rbar_hit_n_0_),
    .O(s6_pcie_v2_4_i_trn_rbar_hit_n_6__inv_15_OUT_0_)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_6__app_PIO_PIO_EP_EP_MEM_post_wr_data_6__DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_6__app_PIO_PIO_EP_EP_MEM_post_wr_data_6__CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_6__app_PIO_PIO_EP_EP_MEM_post_wr_data_6__BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_3__0)
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_post_wr_data_6__app_PIO_PIO_EP_EP_MEM_post_wr_data_6__AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_6 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_6_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_6_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 64'hEEEE2222EEEE2222 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT71 (
    .ADR3(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_6_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 32'hFC30FC30 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT81 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[7]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR0(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_7_)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_7 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_7_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_7_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_4 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_4_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_4_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 64'hB8B8B8B8B8B8B8B8 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT51 (
    .ADR4(1'b1),
    .ADR3(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[4]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_4_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 32'hFF33CC00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT61 (
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[5]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR2(1'b1),
    .ADR0(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_5 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_5_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_5_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_2 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_2_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_2_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 64'hFCFC0C0CFCFC0C0C ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT31 (
    .ADR0(1'b1),
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_2_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 32'hFA0AFA0A ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT41 (
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[3]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_3 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_3_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_3_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_0 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_0_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_0_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 64'hAACCAACCAACCAACC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT11 (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_0_)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 32'hFFF000F0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT21 (
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR1(1'b1),
    .ADR0(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_1_)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y98" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_1 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_5807),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_1_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_b0_7__w_wr_data_b0_7__mux_13_OUT_1_),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y99" ),
    .INIT ( 64'hFFAA00AAF0CCF0CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT341 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[6]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[6]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[6]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[6]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT34)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_3 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_3_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[3]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 64'hEEF3EEC022F322C0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data261 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[3]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[3]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_2 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_2_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[2]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 64'hCCF0AAFFCCF0AA00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data231 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[2]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[2]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[2]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_1 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_1_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[1]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 64'hAAF0FFCCAAF000CC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data121 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[1]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[1]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_0 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_0_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[0]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y100" ),
    .INIT ( 64'hDFD58F85DAD08A80 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data11 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[0]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[0]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[0]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y101" ),
    .INIT ( 64'hAAAAF0F0CCCCFF00 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT163 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data2_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[11]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT162_5863)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y101" ),
    .INIT ( 64'hFFE233E2CCE200E2 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT221 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[13]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[13]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[13]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[13]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT221_6749)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y101" ),
    .INIT ( 64'hEEEE4444F5A0F5A0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT153 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[10]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT152_5864)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX__n0469_inv_pack_3),
    .O(app_PIO_PIO_EP_EP_RX__n0469_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y103" ),
    .INIT ( 64'hF5EEF544A0EEA044 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT393 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[28]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[28]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[28]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[28]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT392_6778)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_5861),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y103" ),
    .INIT ( 64'hCFC0FF00CFC0FF00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In1 (
    .ADR0(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_5861),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_5862),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X40Y103" ),
    .INIT ( 32'hF0A00000 ))
  app_PIO_PIO_EP_EP_RX__n0469_inv1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_5861),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_RX__n0469_inv_pack_3)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_en_o (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_en_o_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_en_o_IN),
    .O(app_PIO_PIO_EP_EP_RX_wr_en_o_5858),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y103" ),
    .INIT ( 64'hFD75B931EC64A820 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT433 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[30]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[30]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[30]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[30]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT432_6782)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y104" ),
    .INIT ( 64'hBBBBF3C08888F3C0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT133 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[8]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[8]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[8]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[8]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT132_5845)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y104" ),
    .INIT ( 64'hFC30FC30EEEE2222 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT211 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[24]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[24]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[24]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[24]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT23_6799)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y104" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_11 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_11_CLK),
    .I(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y104" ),
    .INIT ( 64'h0000FFFFFFFF0000 ))
  app_PIO_PIO_EP_EP_RX_region_select_0_1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR3(1'b1),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_),
    .O(app_PIO_PIO_EP_EP_RX_region_select[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y104" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_10 (
    .CE(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_10_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_10_IN),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y104" ),
    .INIT ( 64'hBFBCB3B08F8C8380 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT201 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[12]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT20)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_11 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_11_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[11]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[11]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 64'hFFE2CCE233E200E2 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data31 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[11]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[11]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_10 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_10_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[10]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[10]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 64'hBB88BB88F3F3C0C0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data21 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[10]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_9 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_9_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[9]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[9]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 64'hFF55D8D8AA00D8D8 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data321 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[9]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_8 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_8_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[8]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[8]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y105" ),
    .INIT ( 64'hFEBA7632DC985410 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data311 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[8]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[8]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[8]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[8]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y106" ),
    .INIT ( 64'hB8FFB833B8CCB800 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT121 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[23]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[23]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[23]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[23]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT12)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y106" ),
    .INIT ( 64'hB8B8FFCCB8B83300 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT101 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[22]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[22]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[22]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[22]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT10)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y106" ),
    .INIT ( 64'hAF0F0F0F8F0F0F0F ))
  app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable1 (
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043),
    .ADR2(app_PIO_pio_reset_n),
    .O(app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_12 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_12_CLK),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_12_rstpot1_5085),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y106" ),
    .INIT ( 64'h0000FF330000CC00 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_12_rstpot1 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX__n0457_inv_0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_12_rstpot1_5085)
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_31 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_31_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[31]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[31]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 64'hFBEAD9C873625140 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data251 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[31]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[31]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[31]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[31]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[31])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_30 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_30_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[30]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[30]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 64'hEEFC22FCEE302230 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data241 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[30]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[30]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[30]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[30]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[30])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_29 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_29_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[29]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[29]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 64'hFFF0CACA0F00CACA ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data221 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[29]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[29]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[29]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[29]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[29])
  );
  X_SFF #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_28 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_28_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[28]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[28]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y107" ),
    .INIT ( 64'hFCEE30EEFC223022 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data211 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[28]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[28]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[28]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[28]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[28])
  );
  X_BUF   app_PIO_PIO_EP_EP_MEM_rd_data0_en_app_PIO_PIO_EP_EP_MEM_rd_data0_en_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data1_en),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data1_en_0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y98" ),
    .INIT ( 64'h00000F0F00000F0F ))
  app_PIO_PIO_EP_EP_MEM_rd_data0_en_10_1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data0_en)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X41Y98" ),
    .INIT ( 32'h0F0F0000 ))
  app_PIO_PIO_EP_EP_MEM_rd_data1_en_10_1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data1_en)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y99" ),
    .INIT ( 64'hE2FFE233E2CCE200 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT353 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[7]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[7]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[7]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT352_5868)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_7 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_7_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[7]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[7]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 64'hCCF0AAFFCCF0AA00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data301 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[7]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[7]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[7]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_6 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_6_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[6]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 64'hDDDDF5A08888F5A0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data291 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[6]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[6]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[6]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_5 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_5_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[5]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 64'hF0AAF0AACCFFCC00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data281 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[5]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[5]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[5]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[5]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_4 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_4_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[4]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y100" ),
    .INIT ( 64'hE2E2FFCCE2E23300 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data271 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[4]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[4]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[4]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[4]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y101" ),
    .INIT ( 64'hEEFCEE3022FC2230 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT241 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[14]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[14]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[14]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[14]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT24)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y101" ),
    .INIT ( 64'hFFACF0AC0FAC00AC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT253 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[15]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[15]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[15]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[15]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT252_5882)
  );
  X_BUF   app_PIO_pio_reset_n_app_PIO_pio_reset_n_DMUX_Delay (
    .I(app_PIO_PIO_TO_trn_pending_pack_3),
    .O(app_PIO_PIO_TO_trn_pending_6019)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y103" ),
    .INIT ( 64'h5555000055550000 ))
  app_PIO_pio_reset_n1 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR4(s6_pcie_v2_4_i_user_reset_out_w),
    .ADR5(1'b1),
    .O(app_PIO_pio_reset_n)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X41Y103" ),
    .INIT ( 32'h10540000 ))
  app_PIO_PIO_TO_trn_pending_rstpot (
    .ADR1(app_PIO_PIO_TO_trn_pending_6019),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_compl_o_6020),
    .ADR3(app_PIO_PIO_EP_EP_TX_compl_done_o_6021),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .ADR4(s6_pcie_v2_4_i_user_reset_out_w),
    .O(app_PIO_PIO_TO_trn_pending_rstpot_5233)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_TO_trn_pending (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_TO_trn_pending_CLK),
    .I(app_PIO_PIO_TO_trn_pending_rstpot_5233),
    .O(app_PIO_PIO_TO_trn_pending_pack_3),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y103" ),
    .INIT ( 64'hA0008000FFFFFFFF ))
  app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable11 (
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_6017),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_5862),
    .ADR5(app_PIO_pio_reset_n),
    .O(app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable1_6015)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y103" ),
    .INIT ( 64'hBBBBF3C08888F3C0 ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT441 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[31]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[31]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[31]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[31]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT44)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y103" ),
    .INIT ( 64'hFFAAF0CC00AAF0CC ))
  app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT184 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[25]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[25]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[25]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[25]),
    .O(app_PIO_PIO_EP_EP_TX_Mmux_state_2__s_axis_tx_tdata_31__wide_mux_31_OUT186)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y104" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_10 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_10_CLK),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_10_rstpot1_5245),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .RST(GND),
    .SET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y104" ),
    .INIT ( 64'h3300330033330000 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_10_rstpot1 (
    .ADR0(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_Reset_OR_DriverANDClockEnable1_6015),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX__n0465_inv),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_10_rstpot1_5245)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y104" ),
    .INIT ( 64'hF0C00000F0C00000 ))
  app_PIO_PIO_EP_EP_RX__n0465_inv1 (
    .ADR0(1'b1),
    .ADR5(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_5862),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_6017),
    .O(app_PIO_PIO_EP_EP_RX__n0465_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_15 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_15_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[15]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[15]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 64'hEEFC22FCEE302230 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data71 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[15]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[15]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[15]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[15]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[15])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_14 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_14_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[14]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[14]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 64'hB8B8FFCCB8B83300 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data61 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[14]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[14]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[14]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[14]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[14])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_13 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_13_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[13]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[13]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 64'hE2E2E2E2FF33CC00 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data51 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[13]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[13]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[13]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[13]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[13])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_12 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_12_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[12]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[12]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y105" ),
    .INIT ( 64'hFD75B931EC64A820 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data41 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[12]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[12]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[12])
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_DMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX__n0457_inv),
    .O(app_PIO_PIO_EP_EP_RX__n0457_inv_0)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_CMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_pack_12),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_6017)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_pack_10),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_6858)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_pack_8),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_6857)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd9 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 64'hCCF0F0F0CCF0F0F0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_In1 (
    .ADR0(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 32'hFA000000 ))
  app_PIO_PIO_EP_EP_RX__n0457_inv1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121),
    .ADR1(1'b1),
    .O(app_PIO_PIO_EP_EP_RX__n0457_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd6 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 64'hDDFF8800DDFF8800 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_In1 (
    .ADR2(1'b1),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_6017),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 32'hE4CCE4CC ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_In1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_6081),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_6017),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd7 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_pack_12),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd4 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 64'hCACAAAAACACAAAAA ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In1 (
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_6858),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 32'hFC0CCCCC ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_In1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_6042),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR0(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_6858),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd5 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_pack_10),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_5862),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 64'hCFC0FF00CFC0FF00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In1 (
    .ADR0(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_5862),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_6857),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 32'hACACCCCC ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_5929),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR3(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_6857),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y106" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_pack_8),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_27 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_27_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[27]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[27]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 64'hFC30BBBBFC308888 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data201 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[27]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[27]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[27]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[27]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[27])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_26 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_26_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[26]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[26]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 64'hCCFFCC00AAF0AAF0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data191 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[26]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[26]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[26]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[26]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[26])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_25 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_25_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[25]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[25]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 64'hF0AAF0AAFFCC00CC ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data181 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[25]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[25]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[25]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[25]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[25])
  );
  X_SFF #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_24 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_24_CLK),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[24]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[24]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y107" ),
    .INIT ( 64'hCFCFAFA0C0C0AFA0 ))
  app_PIO_PIO_EP_EP_MEM_Mmux_w_pre_wr_data171 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[24]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[24]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[24]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[24]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[24])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y108" ),
    .INIT ( 64'hFFFFFFFAFFFFFFFA ))
  app_PIO_PIO_EP_EP_RX__n0358_28_1 (
    .ADR5(1'b1),
    .ADR1(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[27]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24__0),
    .O(app_PIO_PIO_EP_EP_RX__n0358)
  );
  X_SFF #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd12 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_6081),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 64'h33FF0000B3FFA0A0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_In1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_6081),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In2),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd11 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_6042),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 64'hF000F444F000F000 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_In1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_6042),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In2),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd10 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_5929),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 64'hB3A0A0A0A0A0A0A0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In3 (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_5929),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In2),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y108" ),
    .INIT ( 64'h000000000A000000 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In21 (
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .ADR2(app_PIO_PIO_EP_EP_RX_in_packet_q_6141),
    .ADR5(app_PIO_PIO_EP_EP_RX__n0358),
    .ADR3(app_PIO_PIO_EP_EP_RX_m_axis_rx_tdata_9__GND_11_o_equal_3_o),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In2)
  );
  X_SFF #(
    .LOC ( "SLICE_X50Y108" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd14 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_In_5410),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .SSET(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SRST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y108" ),
    .INIT ( 64'hFCFF0000FEFFAAAA ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_In (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_6767),
    .ADR1(app_PIO_PIO_EP_EP_RX__n0358),
    .ADR2(N6),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .ADR3(app_PIO_PIO_EP_EP_RX_m_axis_rx_tdata_9__GND_11_o_equal_3_o),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In1_6772),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_In_5410)
  );
  X_SFF #(
    .LOC ( "SLICE_X50Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd13 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y108" ),
    .INIT ( 64'h1F11FF110F00FF00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_In1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In2),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_6 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_6_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_6_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[6]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_5 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_5_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_5_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[5]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_4 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_4_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_4_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[4]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   N6_N6_AMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_in_packet_q_pack_3),
    .O(app_PIO_PIO_EP_EP_RX_in_packet_q_6141)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y108" ),
    .INIT ( 64'hFFFFFFFFF000FFFF ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_In_SW0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR5(app_PIO_PIO_EP_EP_RX_in_packet_q_6141),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .O(N6)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y108" ),
    .INIT ( 64'hF0FFF0FFF0FFF0FF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_null_rx_tlast11_SW1 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR5(1'b1),
    .O(N19)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X51Y108" ),
    .INIT ( 32'h4C4CECEC ))
  app_PIO_PIO_EP_EP_RX_in_packet_q_glue_set (
    .ADR1(app_PIO_PIO_EP_EP_RX_in_packet_q_6141),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_5795),
    .ADR3(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .O(app_PIO_PIO_EP_EP_RX_in_packet_q_glue_set_5429)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_in_packet_q (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_in_packet_q_CLK),
    .I(app_PIO_PIO_EP_EP_RX_in_packet_q_glue_set_5429),
    .O(app_PIO_PIO_EP_EP_RX_in_packet_q_pack_3),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_req_compl_o_app_PIO_PIO_EP_EP_RX_req_compl_o_DMUX_Delay (
    .I(N70_pack_2),
    .O(N70)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y103" ),
    .INIT ( 64'h5F0000005F000000 ))
  app_PIO_PIO_EP_EP_RX_state__n0436_inv2 (
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_tlp_type[5]),
    .ADR0(app_PIO_PIO_EP_EP_RX_tlp_type[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_6767),
    .ADR4(app_PIO_PIO_EP_EP_RX_state__n0436_inv3_6860),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state__n0436_inv1_6820)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X52Y103" ),
    .INIT ( 32'hF7F7FFFF ))
  app_PIO_PIO_EP_EP_RX_state_state_3__GND_11_o_Mux_66_o_SW1 (
    .ADR1(app_PIO_PIO_EP_EP_RX_tlp_type[6]),
    .ADR2(app_PIO_PIO_EP_EP_RX_tlp_type[5]),
    .ADR0(app_PIO_PIO_EP_EP_RX_tlp_type[1]),
    .ADR3(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_state__n0436_inv3_6860),
    .O(N70_pack_2)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y103" ),
    .INIT ( 64'h0000000000000505 ))
  app_PIO_PIO_EP_EP_RX_state__n0436_inv31 (
    .ADR3(1'b1),
    .ADR1(1'b1),
    .ADR2(app_PIO_PIO_EP_EP_RX_tlp_type[4]),
    .ADR5(app_PIO_PIO_EP_EP_RX_tlp_type[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_tlp_type[2]),
    .ADR0(app_PIO_PIO_EP_EP_RX_tlp_type[0]),
    .O(app_PIO_PIO_EP_EP_RX_state__n0436_inv3_6860)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_compl_o (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_compl_o_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_3__GND_11_o_Mux_66_o),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_o_6020),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y103" ),
    .INIT ( 64'hF0F0D0C000000000 ))
  app_PIO_PIO_EP_EP_RX_state_state_3__GND_11_o_Mux_66_o (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860),
    .ADR0(N70),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043),
    .O(app_PIO_PIO_EP_EP_RX_state_3__GND_11_o_Mux_66_o)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y108" ),
    .INIT ( 64'hCCCCCC4CFFFFFF5F ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW0 (
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_8__0),
    .ADR1(N19),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_52_6807),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_51_6736),
    .O(N44)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast (
    .CE(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_hold_inv),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_null_rx_tlast_MUX_215_o),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_5795),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y108" ),
    .INIT ( 64'h88C88CCCBBFBBFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_Mmux_trn_reof_null_rx_tlast_MUX_215_o11 (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_6734),
    .ADR5(N18_0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Madd_new_pkt_len_cy_9__0),
    .ADR3(N45_0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_4),
    .ADR4(N44),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_null_rx_tlast_MUX_215_o)
  );
  X_BUF   s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_AMUX_Delay (
    .I(N45),
    .O(N45_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_next_state),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y109" ),
    .INIT ( 64'h26AE22AA26AE22AA ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_next_state11 (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_5795),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .ADR5(1'b1),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_next_state)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X52Y109" ),
    .INIT ( 32'hDDFFDDFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_53_SW1 (
    .ADR4(1'b1),
    .ADR2(1'b1),
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(N45)
  );
  X_BUF   app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2_app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2_BMUX_Delay (
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_pack_2),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_6767)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y103" ),
    .INIT ( 64'hFFFFFFFCFFFFFFFC ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In21 (
    .ADR0(1'b1),
    .ADR5(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_5861),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_6043),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_5860),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_6121),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2_6790)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y103" ),
    .INIT ( 64'hFFFFFFFFFFF0FF00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In1_SW0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR5(app_PIO_PIO_EP_EP_RX_tlp_type[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_tlp_type[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_tlp_type[5]),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type[0]),
    .O(N8)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y103" ),
    .INIT ( 64'h00FFFFFF00FFFFFF ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In11 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR5(1'b1),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_In1)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X53Y103" ),
    .INIT ( 32'hECA0A0A0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2 (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_6767),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2_6790),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In1_6772),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y103" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd8 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_CLK),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_pack_2),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y103" ),
    .INIT ( 64'hFFFFFFFBFFFFFAFB ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_tlp_type[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_tlp_type[4]),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type[6]),
    .ADR1(app_PIO_PIO_EP_EP_TX_compl_done_o_6021),
    .ADR0(N8),
    .ADR5(app_PIO_PIO_EP_wr_busy),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In1_6772)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_3 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_3_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_3_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[3]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_2 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_2_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_2_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[2]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_1 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_1_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_1_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[1]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y105" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_0 (
    .CE(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_0_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_0_IN),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type[0]),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X54Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_m_axis_rx_tready (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_CLK),
    .I(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_IN),
    .O(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y108" ),
    .INIT ( 64'hFFFCFFFCFFFFFFFF ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_3_SW1 (
    .ADR0(1'b1),
    .ADR4(1'b1),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[3]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[4]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[5]),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_6864),
    .O(N16)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y108" ),
    .INIT ( 64'h000F000F000F001F ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_52 (
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[2]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[1]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR0(N2),
    .ADR4(N16),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_7__0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_52_6807)
  );
  X_SFF #(
    .LOC ( "SLICE_X55Y108" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1 (
    .CE(VCC),
    .CLK(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_CLK),
    .I(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_rstpot_6791),
    .O(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_6864),
    .SRST(app_PIO_PIO_EP_EP_MEM_rst_n_inv),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y108" ),
    .INIT ( 64'hFFEEFFEEFFFF0000 ))
  app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_rstpot (
    .ADR2(1'b1),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_6767),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_6103),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR5(app_PIO_PIO_EP_EP_RX__n0436_inv),
    .O(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_rstpot_6791)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y108" ),
    .INIT ( 64'hFFFFFFFFEAC0C0C0 ))
  app_PIO_PIO_EP_EP_RX_state__n0436_inv3 (
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_6770),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_5796),
    .ADR4(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_In2_6790),
    .ADR2(app_PIO_PIO_EP_EP_RX_state__n0436_inv),
    .ADR1(app_PIO_PIO_EP_EP_RX_state__n0436_inv1_6820),
    .O(app_PIO_PIO_EP_EP_RX__n0436_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y108" ),
    .INIT ( 64'hFFFFFFFFFFFEFFFE ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_3_SW0 (
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[9]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[6]),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[7]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[8]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[10]),
    .O(N2)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y108" ),
    .INIT ( 64'hF0F0F0F0F0F0F0C0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_52_SW0 (
    .ADR0(1'b1),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[2]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[1]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR1(N16),
    .ADR5(N2),
    .O(N54)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_9 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_9_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[9]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[9]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y108" ),
    .INIT ( 64'hFD08FD08FFAA5500 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter121 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_9__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[9]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_9__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y108" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_8 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_8_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[8]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[8]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y108" ),
    .INIT ( 64'hF0F0B8B8FC30FC30 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter111 (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_8__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[8]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_8__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y95" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  s6_pcie_v2_4_i_user_lnk_up1_INV_0 (
    .ADR0(1'b1),
    .ADR1(1'b1),
    .ADR2(1'b1),
    .ADR5(1'b1),
    .ADR4(1'b1),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_lnk_up_inv),
    .O(user_lnk_up)
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_7 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_7_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[7]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[7]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 64'hFD08FD08FFAA5500 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter101 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_7__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[7]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_7__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_6 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_6_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[6]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[6]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 64'hE2F0E2F0FFF000F0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter91 (
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_6__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[6]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_6__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_5 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_5_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[5]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[5]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 64'hF4F4B0B0FC74B830 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter81 (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_5__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[5]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_5__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_4 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_4_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[4]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[4]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y109" ),
    .INIT ( 64'hFF0CF300BF8CB380 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter71 (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR2(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_4__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[4]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_4__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_3 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_3_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[3]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[3]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 64'hDFD5CCCC8A80CCCC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter61 (
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_3__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[3]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_3__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_2 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_2_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[2]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[2]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 64'hDDF588A0CCCCCCCC ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter51 (
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_2__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[2]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_2__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_1 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_1_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[1]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[1]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 64'hF2F2D0D0FA72D850 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter41 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR1(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_1__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[1]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_1__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 1'b0 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0 (
    .CE(VCC),
    .CLK(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0_CLK),
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[0]),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[0]),
    .SRST(user_reset),
    .SET(GND),
    .RST(GND),
    .SSET(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y106" ),
    .INIT ( 64'hFB40FB40FBC87340 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_Mmux_pkt_len_counter11 (
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_0__0),
    .ADR0(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[0]),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_new_pkt_len_0__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y108" ),
    .INIT ( 64'h0000000200000000 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_41 (
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_5798),
    .ADR5(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_5797),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_1__0),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_2__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_3__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_4__0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_41_6865)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y108" ),
    .INIT ( 64'h0000000000000055 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_42 (
    .ADR2(1'b1),
    .ADR1(1'b1),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_6__0),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_5__0),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_7__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_8__0),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_42_6866)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y108" ),
    .INIT ( 64'h0000000000000400 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_43 (
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_9__0),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_11__0),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_dec_10__0),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_41_6865),
    .ADR3(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_42_6866),
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_4)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y108" ),
    .INIT ( 64'h0000000000000001 ))
  s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_len_counter_11__GND_28_o_equal_13_o_11_3 (
    .ADR5(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[1]),
    .ADR1(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[2]),
    .ADR2(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[3]),
    .ADR0(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[4]),
    .ADR4(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter[5]),
    .ADR3(N2),
    .O(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_pkt_done)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_10_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_11_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_12_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_13_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_5_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_6_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_7_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_8_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA_9_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRA[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_10_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_11_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_12_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_13_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_5_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_6_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_7_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_8_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB_9_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_10_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_11_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_11__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_12_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_13_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_14_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[14])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_15_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[15])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_16_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[16])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_17_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[17])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_18_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[18])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_19_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[19])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_20_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[20])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_21_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[21])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_22_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[22])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_23_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[23])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_24_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[24])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_25_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[25])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_26_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[26])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_27_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[27])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_28_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[28])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_29_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[29])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_3__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[3])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_30_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[30])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_31_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[31])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_4_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[4])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_5_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_6_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_7_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_8_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB_9_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DIB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENA (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data1_en_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENB (
    .I(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_43_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_12_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_WEB[3])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_10_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_11_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_12_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_13_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_5_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_6_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_7_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_8_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA_9_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRA[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_10_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_11_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_12_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_13_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_5_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_6_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_7_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_8_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB_9_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_10_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_11_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_11__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_12_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_13_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_14_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[14])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_15_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[15])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_16_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[16])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_17_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[17])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_18_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[18])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_19_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[19])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_20_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[20])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_21_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[21])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_22_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[22])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_23_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[23])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_24_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[24])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_25_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[25])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_26_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[26])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_27_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[27])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_28_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[28])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_29_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[29])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_3__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[3])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_30_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[30])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_31_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[31])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_4_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[4])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_5_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_6_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_7_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_8_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB_9_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DIB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENA (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data2_en_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENB (
    .I(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_45_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_13_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_WEB[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_tx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_0__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[27]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[28]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[31]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[32]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[33]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[34]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_rx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_3__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[27]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[28]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[31]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[32]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[33]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[34]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[35]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_tx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_3__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[16]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_rx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_1__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[16]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_tx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_1__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_10_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_11_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_12_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_13_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_5_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_6_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_7_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_8_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA_9_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRA[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_10_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_11_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_12_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_13_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_5_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_6_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_7_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_8_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB_9_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_10_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_11_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_11__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_12_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_13_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_14_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[14])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_15_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[15])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_16_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[16])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_17_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[17])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_18_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[18])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_19_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[19])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_20_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[20])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_21_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[21])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_22_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[22])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_23_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[23])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_24_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[24])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_25_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[25])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_26_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[26])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_27_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[27])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_28_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[28])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_29_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[29])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_3__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[3])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_30_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[30])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_31_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[31])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_4_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[4])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_5_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_6_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_7_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_8_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB_9_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DIB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENA (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data3_en),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENB (
    .I(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__PWR_8_o_equal_47_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_14_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_WEB[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[19]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[20]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[21]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[22]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[23]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[24]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[25]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[26]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_rx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_2__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_10_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_11_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_12_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_13_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_5_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_6_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_7_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_8_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA_9_ (
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRA[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_10_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_11_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_12_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_13_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_5_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_6_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_7_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_8_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB_9_ (
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_10_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[10])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_11_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_11__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[11])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_12_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[12])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_13_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[13])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_14_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[14])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_15_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[15])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_16_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[16])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_17_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[17])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_18_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[18])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_19_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[19])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_20_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[20])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_21_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[21])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_22_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[22])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_23_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[23])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_24_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[24])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_25_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[25])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_26_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[26])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_27_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[27])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_28_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[28])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_29_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[29])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_3__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[3])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_30_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[30])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_31_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[31])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_4_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[4])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_5_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[5])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_6_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[6])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_7_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[7])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_8_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[8])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB_9_ (
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DIB[9])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENA (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data0_en),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENA)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENB (
    .I(app_PIO_PIO_EP_EP_MEM_wr_addr_i_10__GND_8_o_equal_41_o),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENB)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB_0_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[0])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB_1_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[1])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB_2_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[2])
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB_3_ (
    .I(app_PIO_PIO_EP_EP_MEM_write_en_wr_addr_i_10__AND_11_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_WEB[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[19]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[20]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[21]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[22]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[23]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[24]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[25]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wdata[26]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_tx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_tx_brams_2__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_waddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRA_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_10_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_10_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_11_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_11_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_12_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_12_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_13_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_13_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_8_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_8_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_9_ (
    .I(s6_pcie_v2_4_i_mim_rx_raddr[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ADDRB_9_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKA (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKB (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_CLKB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_3_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_4_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_4_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_5_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_5_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_6_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_6_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_7_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIA_7_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIPA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wdata[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_DIPA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENA (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENB (
    .I(s6_pcie_v2_4_i_mim_rx_ren),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_ENB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTA (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTB (
    .I(user_reset),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_RSTB)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_0_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_0_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_1_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_1_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_2_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_2_)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_3_ (
    .I(s6_pcie_v2_4_i_mim_rx_wen),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pcie_bram_top_pcie_brams_rx_brams_0__ram_ramb16_WEA_3_)
  );
  X_BUF   NlwBufferBlock_led_0_obuf_I (
    .I(s6_pcie_v2_4_i_sys_reset_n_0),
    .O(NlwBufferSignal_led_0_obuf_I)
  );
  X_BUF   NlwBufferBlock_led_1_obuf_I (
    .I(user_reset),
    .O(NlwBufferSignal_led_1_obuf_I)
  );
  X_BUF   NlwBufferBlock_led_2_obuf_I (
    .I(user_lnk_up),
    .O(NlwBufferSignal_led_2_obuf_I)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_gt_refclk_bufio2_I (
    .I(s6_pcie_v2_4_i_gt_refclk_out[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_gt_refclk_bufio2_I)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_CFGTURNOFFOKN (
    .I(s6_pcie_v2_4_i_cfg_turnoff_ok_n),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_CFGTURNOFFOKN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_CLOCKLOCKED (
    .I(s6_pcie_v2_4_i_clock_locked),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_CLOCKLOCKED)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MGTCLK (
    .I(s6_pcie_v2_4_i_mgt_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MGTCLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_0_ (
    .I(s6_pcie_v2_4_i_n0115[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[0])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_1_ (
    .I(s6_pcie_v2_4_i_n0115[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[1])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_10_ (
    .I(s6_pcie_v2_4_i_n0115[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[10])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_11_ (
    .I(s6_pcie_v2_4_i_n0115[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[11])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_12_ (
    .I(s6_pcie_v2_4_i_n0115[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[12])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_13_ (
    .I(s6_pcie_v2_4_i_n0115[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[13])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_14_ (
    .I(s6_pcie_v2_4_i_n0115[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[14])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_15_ (
    .I(s6_pcie_v2_4_i_n0115[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[15])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_16_ (
    .I(s6_pcie_v2_4_i_n0115[16]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[16])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_17_ (
    .I(s6_pcie_v2_4_i_n0115[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[17])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_18_ (
    .I(s6_pcie_v2_4_i_n0115[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[18])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_19_ (
    .I(s6_pcie_v2_4_i_n0115[19]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[19])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_2_ (
    .I(s6_pcie_v2_4_i_n0115[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[2])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_20_ (
    .I(s6_pcie_v2_4_i_n0115[20]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[20])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_21_ (
    .I(s6_pcie_v2_4_i_n0115[21]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[21])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_22_ (
    .I(s6_pcie_v2_4_i_n0115[22]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[22])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_23_ (
    .I(s6_pcie_v2_4_i_n0115[23]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[23])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_24_ (
    .I(s6_pcie_v2_4_i_n0115[24]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[24])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_25_ (
    .I(s6_pcie_v2_4_i_n0115[25]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[25])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_26_ (
    .I(s6_pcie_v2_4_i_n0115[26]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[26])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_27_ (
    .I(s6_pcie_v2_4_i_n0115[27]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[27])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_28_ (
    .I(s6_pcie_v2_4_i_n0115[28]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[28])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_29_ (
    .I(s6_pcie_v2_4_i_n0115[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[29])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_3_ (
    .I(s6_pcie_v2_4_i_n0115[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_30_ (
    .I(s6_pcie_v2_4_i_n0115[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[30])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_31_ (
    .I(s6_pcie_v2_4_i_n0115[31]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[31])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_32_ (
    .I(s6_pcie_v2_4_i_n0115[32]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[32])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_33_ (
    .I(s6_pcie_v2_4_i_n0115[33]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[33])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_34_ (
    .I(s6_pcie_v2_4_i_n0115[34]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[34])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_4_ (
    .I(s6_pcie_v2_4_i_n0115[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[4])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_5_ (
    .I(s6_pcie_v2_4_i_n0115[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[5])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_6_ (
    .I(s6_pcie_v2_4_i_n0115[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[6])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_7_ (
    .I(s6_pcie_v2_4_i_n0115[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[7])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_8_ (
    .I(s6_pcie_v2_4_i_n0115[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[8])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA_9_ (
    .I(s6_pcie_v2_4_i_n0115[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMRXRDATA[9])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_0_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[0])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_1_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[1])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_10_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[10])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_11_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[11])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_12_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[12])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_13_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[13])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_14_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[14])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_15_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[15])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_16_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[16]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[16])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_17_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[17])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_18_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[18])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_19_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[19]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[19])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_2_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[2])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_20_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[20]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[20])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_21_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[21]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[21])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_22_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[22]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[22])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_23_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[23]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[23])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_24_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[24]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[24])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_25_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[25]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[25])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_26_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[26]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[26])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_27_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[27]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[27])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_28_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[28]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[28])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_29_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[29])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_3_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_30_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[30])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_31_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[31]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[31])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_32_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[32]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[32])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_33_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[33]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[33])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_34_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[34]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[34])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_35_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[35]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[35])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_4_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[4])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_5_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[5])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_6_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[6])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_7_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[7])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_8_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[8])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA_9_ (
    .I(s6_pcie_v2_4_i_mim_tx_rdata[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_MIMTXRDATA[9])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPEGTRESETDONEA (
    .I(s6_pcie_v2_4_i_gt_reset_done),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPEGTRESETDONEA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPEPHYSTATUSA (
    .I(s6_pcie_v2_4_i_phystatus),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPEPHYSTATUSA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA_0_ (
    .I(s6_pcie_v2_4_i_rx_char_is_k[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA[0])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA_1_ (
    .I(s6_pcie_v2_4_i_rx_char_is_k[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXCHARISKA[1])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_0_ (
    .I(s6_pcie_v2_4_i_rx_data[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[0])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_1_ (
    .I(s6_pcie_v2_4_i_rx_data[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[1])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_10_ (
    .I(s6_pcie_v2_4_i_rx_data[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[10])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_11_ (
    .I(s6_pcie_v2_4_i_rx_data[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[11])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_12_ (
    .I(s6_pcie_v2_4_i_rx_data[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[12])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_13_ (
    .I(s6_pcie_v2_4_i_rx_data[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[13])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_14_ (
    .I(s6_pcie_v2_4_i_rx_data[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[14])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_15_ (
    .I(s6_pcie_v2_4_i_rx_data[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[15])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_2_ (
    .I(s6_pcie_v2_4_i_rx_data[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[2])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_3_ (
    .I(s6_pcie_v2_4_i_rx_data[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_4_ (
    .I(s6_pcie_v2_4_i_rx_data[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[4])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_5_ (
    .I(s6_pcie_v2_4_i_rx_data[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[5])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_6_ (
    .I(s6_pcie_v2_4_i_rx_data[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[6])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_7_ (
    .I(s6_pcie_v2_4_i_rx_data[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[7])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_8_ (
    .I(s6_pcie_v2_4_i_rx_data[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[8])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA_9_ (
    .I(s6_pcie_v2_4_i_rx_data[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXDATAA[9])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXENTERELECIDLEA (
    .I(s6_pcie_v2_4_i_rx_enter_elecidle),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXENTERELECIDLEA)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA_0_ (
    .I(s6_pcie_v2_4_i_rx_status[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA[0])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA_1_ (
    .I(s6_pcie_v2_4_i_rx_status[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA[1])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA_2_ (
    .I(s6_pcie_v2_4_i_rx_status[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_PIPERXSTATUSA[2])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_SYSRESETN (
    .I(s6_pcie_v2_4_i_sys_reset_n_0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_SYSRESETN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNRDSTRDYN (
    .I(s6_pcie_v2_4_i_trn_rdst_rdy_INV_114_o),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNRDSTRDYN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_0_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[0])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_1_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[1])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_10_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[10])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_11_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[11])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_12_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[12])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_13_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[13])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_14_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[14])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_15_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[15])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_16_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[16])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_17_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[17])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_18_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[18])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_19_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[19])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_2_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[2])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_20_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[20])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_21_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[21]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[21])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_22_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[22])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_23_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[23]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[23])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_24_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[24])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_25_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[25]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[25])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_26_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[26])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_27_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[27]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[27])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_28_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[28])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_29_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[29])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_3_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[3])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_30_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[30])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_31_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[31])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_4_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[4])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_5_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[5])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_6_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[6])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_7_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[7])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_8_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[8])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTD_9_ (
    .I(s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9__0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTD[9])
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTEOFN (
    .I(s6_pcie_v2_4_i_trn_teof_INV_117_o),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTEOFN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTSOFN (
    .I(s6_pcie_v2_4_i_trn_tsof_INV_119_o),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTSOFN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_TRNTSRCRDYN (
    .I(s6_pcie_v2_4_i_trn_tsrc_rdy_INV_121_o_0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_TRNTSRCRDYN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_PCIE_A1_USERCLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_PCIE_A1_USERCLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKIN1 (
    .I(s6_pcie_v2_4_i_gt_refclk_buf),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_pll_base_i_PLL_ADV_CLKIN1)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_mgt_bufg_IN (
    .I(s6_pcie_v2_4_i_clk_125),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_mgt_bufg_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_phy_bufg_IN (
    .I(s6_pcie_v2_4_i_clk_62_5),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_phy_bufg_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_mgt2x_bufg_IN (
    .I(s6_pcie_v2_4_i_clk_250),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_mgt2x_bufg_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_axi_in_packet_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_flush_axi_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tlast_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tvalid_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_disable_trn_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_0),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tvalid_prev_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_IN (
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_5819),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tlast_prev_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tready_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_data_prev_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_trn_in_packet_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_td_o_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_td_o_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_td_o_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_td_o_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_ep_o_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_ep_o_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_ep_o_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_ep_o_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_15_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_16_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_13_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_14_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_11_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_12_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_8_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_13_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_9_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_9_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_8_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_8_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_attr_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_attr_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[13]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_attr_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_attr_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_attr_o_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_15_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_14_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_13_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_12_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_15_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_14_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[11]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_0_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_7_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_7_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[13]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tag_o_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tag_o_4_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[27]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_27_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[26]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_26_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[25]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_25_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[24]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_24_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[31]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_31_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_30_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_29_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[28]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_28_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tvalid_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_3_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_2_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_1_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_5_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_6_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_3_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_4_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_20_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_0_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_10_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_11_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_10_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_9_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_8_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_reof_prev_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_30_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_31_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_29_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_2_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_27_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_28_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_25_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_26_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[23]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_23_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[22]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_22_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[21]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_21_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[20]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_20_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_7_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_6_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_5_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_4_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_15_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_15_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[15]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_15_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_14_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_14_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_14_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_13_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_13_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[13]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_13_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_12_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_12_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_23_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_24_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_21_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_22_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_18_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_19_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_17_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_reg_tdata_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_30_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_31_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_28_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_29_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_26_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_27_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_24_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_25_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_7_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_7_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_4_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_IN (
    .I(s6_pcie_v2_4_i_trn_rd[15]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_15_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_IN (
    .I(s6_pcie_v2_4_i_trn_rd[14]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_14_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_IN (
    .I(s6_pcie_v2_4_i_trn_rd[13]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_13_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_IN (
    .I(s6_pcie_v2_4_i_trn_rd[12]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_12_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[19]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_19_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_18_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_17_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_IN (
    .I(app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata[16]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_tx_inst_tx_pipeline_inst_pm_prioity_pipeline_tdata_prev_16_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_0_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_7_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_7_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_4_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_15_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_13_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_14_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_11_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_12_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_8_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_30_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_23_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_28_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_29_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_31_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_15_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_15_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_15_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_14_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_14_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_14_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_13_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_13_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_13_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_12_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_12_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_27_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_24_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_26_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_7_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[23]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_7_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[21]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_4_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_IN (
    .I(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_20_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_18_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_19_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_25_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_22_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_21_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_cpl_w_data_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_cpl_w_data_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_11_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[27]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_11_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_10_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_10_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_9_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_9_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_8_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_8_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_TO_cfg_turnoff_ok_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_TO_cfg_turnoff_ok_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_IN (
    .I(s6_pcie_v2_4_i_trn_rd[3]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_3_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_IN (
    .I(s6_pcie_v2_4_i_trn_rd[2]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_2_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_IN (
    .I(s6_pcie_v2_4_i_trn_rd[1]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_1_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_IN (
    .I(s6_pcie_v2_4_i_trn_rd[0]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_IN (
    .I(s6_pcie_v2_4_i_trn_rd[7]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_7_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_IN (
    .I(s6_pcie_v2_4_i_trn_rd[6]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_6_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_IN (
    .I(s6_pcie_v2_4_i_trn_rd[5]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_5_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_IN (
    .I(s6_pcie_v2_4_i_trn_rd[4]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_4_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tc_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tc_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tc_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tc_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[21]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tc_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_tc_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_tc_o_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_5_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_3_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_0_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_IN (
    .I(s6_pcie_v2_4_i_trn_rd[11]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_11_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_23_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_IN (
    .I(s6_pcie_v2_4_i_trn_rd[10]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_10_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_22_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_IN (
    .I(s6_pcie_v2_4_i_trn_rd[9]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_9_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_21_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_IN (
    .I(s6_pcie_v2_4_i_trn_rd[8]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_8_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_20_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[18]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[17]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_rid_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_16__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_rid_o_0_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_23_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_23_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[23]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_23_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_19_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_22_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_22_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_22_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_18_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_21_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_21_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[21]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_21_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_17_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_20_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_20_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_20__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_20_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_16_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_23_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_21_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_22_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_18_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_19_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_17_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_16_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_17_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_IN (
    .I(s6_pcie_v2_4_i_trn_rd[19]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_19_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_IN (
    .I(s6_pcie_v2_4_i_trn_rd[18]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_18_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_IN (
    .I(s6_pcie_v2_4_i_trn_rd[17]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_17_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_IN (
    .I(s6_pcie_v2_4_i_trn_rd[16]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_16_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_s_axis_tx_tdata_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_len_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_len_o_0_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_be_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_be_o_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_IN (
    .I(s6_pcie_v2_4_i_trn_rd[31]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_31_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_27_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_IN (
    .I(s6_pcie_v2_4_i_trn_rd[30]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_30_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_26_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_IN (
    .I(s6_pcie_v2_4_i_trn_rd[29]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_29_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_25_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_IN (
    .I(s6_pcie_v2_4_i_trn_rd[28]),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_28_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rd_prev_24_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_dsc_d_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_in_packet_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_27_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_27_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[27]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_27_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_26_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_26_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_26_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_25_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_25_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_25_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_24_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_24_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_24_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_30_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_29_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_27_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_25_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tvalid_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_31_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_31_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_31__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_31_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_30_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_30_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_30_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_29_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_29_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_29_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_28_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_28_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_28_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_10_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_null_mux_sel_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_dsc_detect_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[1]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_be_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_be_o_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_data_prev_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_glue_set_6798),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rdst_rdy_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rsrc_rdy_prev_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_compl_done_o_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_compl_done_o_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_22_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_23_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_20_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_21_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_18_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_19_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_16_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_17_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_11_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[11]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_11_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_10_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_10_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_9_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_9_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_data_o_8_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_data_o_8_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_req_compl_q_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_q_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_TX_req_compl_q_IN (
    .I(app_PIO_PIO_EP_EP_RX_req_compl_o_6020),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_TX_req_compl_q_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_19_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_19_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_18_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_18_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_17_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_17_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_16_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_16_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_9_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_9_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_8_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_8_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_7_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_7_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_9__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_7_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[8]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_7__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_6__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_4_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_write_en_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_write_en_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_IN (
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd3_6075),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_IN (
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_6074),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_14_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_15_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_13_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_IN (
    .I(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_9_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_8_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_4_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[5]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_4__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[3]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_2__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_0_IN)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_8_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tuser_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_23_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_23_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_22_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_22_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_21_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_21_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_20_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_20_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_6_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_trn_rbar_hit_prev_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_post_wr_data_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_post_wr_data_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_en_o_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_en_o_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_en_o_IN (
    .I(app_PIO_PIO_EP_EP_RX__n0469_inv),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_en_o_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_10_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_10__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_10_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_addr_o_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_addr_o_12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_31_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_31_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_30_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_30_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_29_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_29_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_28_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_28_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_TO_trn_pending_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_TO_trn_pending_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_wr_addr_o_10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_wr_addr_o_10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_15_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_15_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_14_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_13_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd9_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd7_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_27_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_27_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_26_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_26_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_25_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_25_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_MEM_pre_wr_data_24_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_MEM_pre_wr_data_24_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd12_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd11_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd10_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd14_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd13_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_6_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_6_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[30]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_6_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_5_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_5_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[29]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_5_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_4_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_4_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_28__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_4_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_in_packet_q_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_in_packet_q_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_req_compl_o_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_req_compl_o_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_reg_tlast_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_cur_state_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_state_FSM_FFd8_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_3_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_3_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[27]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_3_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_2_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_2_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_26__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_2_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_1_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_1_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata[25]),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_1_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_0_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_tlp_type_0_IN (
    .I(s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_pipeline_inst_m_axis_rx_tdata_24__0),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_tlp_type_0_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_CLK)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_IN (
    .I(app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_rstpot_6791),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_IN)
  );
  X_BUF   NlwBufferBlock_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_app_PIO_PIO_EP_EP_RX_m_axis_rx_tready_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_9_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_9_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_8_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_8_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_7_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_7_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_6_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_6_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_5_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_5_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_4_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_4_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_3_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_3_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_2_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_2_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_1_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_1_CLK)
  );
  X_BUF   NlwBufferBlock_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0_CLK (
    .I(user_clk),
    .O(NlwBufferSignal_s6_pcie_v2_4_i_axi_basic_top_rx_inst_rx_null_gen_inst_reg_pkt_len_counter_0_CLK)
  );
  X_ONE   NlwBlock_xilinx_pcie_1_1_ep_s6_VCC (
    .O(VCC)
  );
  X_ZERO   NlwBlock_xilinx_pcie_1_1_ep_s6_GND (
    .O(GND)
  );
endmodule


`ifndef GLBL
`define GLBL

`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

//--------   STARTUP Globals --------------
    wire GSR;
    wire GTS;
    wire GWE;
    wire PRLD;
    tri1 p_up_tmp;
    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;

    wire PROGB_GLBL;
    wire CCLKO_GLBL;

    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (weak1, weak0) GSR = GSR_int;
    assign (weak1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule

`endif

