<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:55.2955</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7010144</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>트랜지스터 및 기억 장치</inventionTitle><inventionTitleEng>TRANSISTOR AND STORAGE DEVICE</inventionTitleEng><openDate>2025.06.19</openDate><openNumber>10-2025-0090280</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 기억 장치를 제공한다. 기둥 형상의 영역을 갖는 제 1 도전체와, 통 형상의 제 1 영역을 갖는 제 1 절연체와, 제 1 도전체에 의하여 관통되는 개구를 갖는 제 2 도전체와, 제 2 도전체 위에 위치하고 통 형상의 제 2 영역을 갖는 제 1 반도체와, 제 1 반도체 위의 제 3 도전체를 갖고, 제 1 절연체가 갖는 제 1 영역으로 제 1 도전체가 갖는 기둥 형상의 영역을 둘러싸고, 제 1 도전체는 제 2 도전체가 갖는 개구보다 상부에 위치하는 제 3 영역을 갖고, 제 1 도전체의 제 3 영역은 제 1 절연체가 갖는 제 1 영역을 사이에 두고 제 1 반도체가 갖는 제 2 영역으로 둘러싸인다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.04.18</internationOpenDate><internationOpenNumber>WO2024079585</internationOpenNumber><internationalApplicationDate>2023.10.06</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/060029</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터로서,기둥 형상의 영역을 갖는 제 1 도전체와, 통 형상의 제 1 영역을 갖는 제 1 절연체와, 상기 제 1 도전체에 의하여 관통되는 개구를 갖는 제 2 도전체와, 상기 제 2 도전체 위에 위치하고 통 형상의 제 2 영역을 갖는 제 1 반도체와, 상기 제 1 반도체 위의 제 3 도전체를 갖고,상기 제 1 영역으로 상기 기둥 형상의 영역을 둘러싸고,상기 제 1 도전체는 상기 개구보다 상부에 위치하는 제 3 영역을 갖고,상기 제 1 도전체의 상기 제 3 영역은 상기 제 1 영역을 사이에 두고 상기 제 2 영역으로 둘러싸이는, 트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 3 도전체는 상기 제 1 도전체와 중첩되는, 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,제 2 절연체를 갖고,상기 제 2 절연체는 제 2 개구를 갖고,상기 제 1 도전체는 상기 제 2 개구 내에 위치하는 영역을 갖고,상기 제 2 도전체는 상기 제 2 절연체의 상면과 접촉하는 영역을 갖는, 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 트랜지스터로서,기둥 형상의 영역을 갖는 제 1 도전체와, 통 형상의 제 1 영역을 갖는 제 1 절연체와, 상기 제 1 도전체에 의하여 관통되는 개구를 갖는 제 2 도전체와, 상기 제 2 도전체 위에 위치하고 통 형상의 제 2 영역을 갖는 제 1 반도체와, 상기 제 1 도전체 위의 제 2 절연체와, 상기 제 2 절연체 위의 제 3 도전체를 갖고,상기 제 1 영역으로 상기 기둥 형상의 영역을 둘러싸고,상기 제 1 도전체는 상기 개구보다 상부에 위치하는 제 3 영역을 갖고,상기 제 1 도전체의 상기 제 3 영역은 상기 제 1 영역을 사이에 두고 상기 제 1 반도체가 갖는 상기 제 2 영역으로 둘러싸이고,상기 제 3 도전체는 상기 제 2 절연체를 사이에 두고 상기 제 1 도전체와 중첩되는, 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 3 도전체는 상기 제 1 도전체와 중첩되는, 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제 1 반도체는 상기 제 2 절연체 위에 위치하고, 또한 상기 제 2 절연체와 상기 제 3 도전체 사이에 위치하는 영역을 갖는, 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제 4 항에 있어서,상기 제 1 절연체는 산화 실리콘 및 산화질화 실리콘 중 적어도 한쪽을 갖고,상기 제 2 절연체는 질화 실리콘 및 질화산화 실리콘 중 적어도 한쪽을 갖는, 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제 4 항에 있어서,제 3 절연체를 갖고,상기 제 3 절연체는 제 2 개구를 갖고,상기 제 1 도전체는 상기 제 2 개구 내에 위치하는 영역을 갖고,상기 제 2 도전체는 상기 제 2 절연체의 상면과 접촉하는 영역을 갖는, 트랜지스터.</claim></claimInfo><claimInfo><claim>9. 제 1 항 또는 제 4 항에 있어서,상기 제 3 도전체는 상기 제 1 반도체의 상면과 접촉하는, 트랜지스터.</claim></claimInfo><claimInfo><claim>10. 제 1 항 또는 제 4 항에 있어서,상기 제 1 반도체는 상기 제 3 도전체의 측면과 접촉하는 영역을 갖는, 트랜지스터.</claim></claimInfo><claimInfo><claim>11. 제 1 항 또는 제 4 항에 있어서,상기 제 1 반도체는 인듐 또는 아연을 포함하는 금속 산화물인, 트랜지스터.</claim></claimInfo><claimInfo><claim>12. 기억 장치로서,트랜지스터와, 상기 트랜지스터 위의 용량 소자를 갖고,상기 트랜지스터는 기둥 형상의 영역을 갖는 제 1 도전체와, 통 형상의 제 1 영역을 갖는 제 1 절연체와, 상기 제 1 도전체에 의하여 관통되는 개구를 갖는 제 2 도전체와, 상기 제 2 도전체 위에 위치하고 통 형상의 제 2 영역을 갖는 제 1 반도체와, 상기 제 1 반도체 위의 제 3 도전체를 갖고,상기 용량 소자는 기둥 형상의 영역을 갖는 제 4 도전체와, 상기 제 4 도전체의 측면을 덮도록 제공되는 제 2 절연체와, 상기 제 2 절연체 위의 제 5 도전체를 갖고,상기 제 1 절연체가 갖는 상기 제 1 영역으로 상기 기둥 형상의 영역을 둘러싸고,상기 제 1 도전체는 상기 개구보다 상부에 위치하는 제 3 영역을 갖고,상기 제 1 도전체의 상기 제 3 영역은 상기 제 1 영역을 사이에 두고 상기 제 1 반도체가 갖는 상기 제 2 영역으로 둘러싸이고,상기 제 4 도전체는 상기 제 3 도전체 위에 위치하는, 기억 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 3 도전체는 상기 제 1 도전체와 중첩되는, 기억 장치.</claim></claimInfo><claimInfo><claim>14. 제 12 항에 있어서,평면에서 보았을 때 상기 제 1 도전체와 상기 제 4 도전체는 중첩되는, 기억 장치.</claim></claimInfo><claimInfo><claim>15. 제 12 항에 있어서,제 3 절연체를 갖고,상기 제 3 절연체는 제 2 개구를 갖고,상기 제 4 도전체는 상기 제 2 개구 내에 위치하고 측면이 상기 제 3 절연체와 접촉하는 제 4 영역과, 상기 제 4 영역 위에 위치하고 측면이 상기 제 2 절연체와 접촉하는 제 5 영역을 갖는, 기억 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>MIYAIRI, Hidekazu</engName><name>미야이리 히데카즈</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>EGI, Yuji</engName><name>에기 유지</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.10.14</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-165766</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.27</receiptDate><receiptNumber>1-1-2025-0348263-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.19</receiptDate><receiptNumber>1-5-2025-0082467-57</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257010144.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9380d278569d775277dfe8417f89a62d92d5e86791eb1f821c9388ed94ed7a26215d68a8a50f26b16c2c7af383f2325f8907bb97149c450c2c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf297428012f3eab7e3a441c2739c06703353770a737d660948982b97b223a651bb34972b31067229ddd628249cab13bc13ad53a58b927a900</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>